TimeQuest Timing Analyzer report for RESDMAC
Tue Apr 11 22:24:28 2023
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow Model Fmax Summary
  7. Slow Model Setup Summary
  8. Slow Model Hold Summary
  9. Slow Model Recovery Summary
 10. Slow Model Removal Summary
 11. Slow Model Minimum Pulse Width Summary
 12. Slow Model Setup: 'n/a'
 13. Slow Model Setup: 'sclk'
 14. Slow Model Setup: 'u_PLL|APLL_inst|altpll_component|pll|clk[1]'
 15. Slow Model Setup: 'u_PLL|APLL_inst|altpll_component|pll|clk[0]'
 16. Slow Model Hold: 'n/a'
 17. Slow Model Hold: 'u_PLL|APLL_inst|altpll_component|pll|clk[0]'
 18. Slow Model Hold: 'u_PLL|APLL_inst|altpll_component|pll|clk[1]'
 19. Slow Model Hold: 'sclk'
 20. Slow Model Recovery: 'u_PLL|APLL_inst|altpll_component|pll|clk[1]'
 21. Slow Model Recovery: 'u_PLL|APLL_inst|altpll_component|pll|clk[2]'
 22. Slow Model Removal: 'u_PLL|APLL_inst|altpll_component|pll|clk[2]'
 23. Slow Model Removal: 'u_PLL|APLL_inst|altpll_component|pll|clk[1]'
 24. Slow Model Minimum Pulse Width: 'sclk'
 25. Slow Model Minimum Pulse Width: 'u_PLL|APLL_inst|altpll_component|pll|clk[0]'
 26. Slow Model Minimum Pulse Width: 'u_PLL|APLL_inst|altpll_component|pll|clk[1]'
 27. Slow Model Minimum Pulse Width: 'u_PLL|APLL_inst|altpll_component|pll|clk[2]'
 28. Setup Times
 29. Hold Times
 30. Clock to Output Times
 31. Minimum Clock to Output Times
 32. Propagation Delay
 33. Minimum Propagation Delay
 34. Output Enable Times
 35. Minimum Output Enable Times
 36. Output Disable Times
 37. Minimum Output Disable Times
 38. Fast Model Setup Summary
 39. Fast Model Hold Summary
 40. Fast Model Recovery Summary
 41. Fast Model Removal Summary
 42. Fast Model Minimum Pulse Width Summary
 43. Fast Model Setup: 'n/a'
 44. Fast Model Setup: 'sclk'
 45. Fast Model Setup: 'u_PLL|APLL_inst|altpll_component|pll|clk[1]'
 46. Fast Model Setup: 'u_PLL|APLL_inst|altpll_component|pll|clk[0]'
 47. Fast Model Hold: 'n/a'
 48. Fast Model Hold: 'u_PLL|APLL_inst|altpll_component|pll|clk[0]'
 49. Fast Model Hold: 'u_PLL|APLL_inst|altpll_component|pll|clk[1]'
 50. Fast Model Hold: 'sclk'
 51. Fast Model Recovery: 'u_PLL|APLL_inst|altpll_component|pll|clk[1]'
 52. Fast Model Recovery: 'u_PLL|APLL_inst|altpll_component|pll|clk[2]'
 53. Fast Model Removal: 'u_PLL|APLL_inst|altpll_component|pll|clk[2]'
 54. Fast Model Removal: 'u_PLL|APLL_inst|altpll_component|pll|clk[1]'
 55. Fast Model Minimum Pulse Width: 'sclk'
 56. Fast Model Minimum Pulse Width: 'u_PLL|APLL_inst|altpll_component|pll|clk[0]'
 57. Fast Model Minimum Pulse Width: 'u_PLL|APLL_inst|altpll_component|pll|clk[1]'
 58. Fast Model Minimum Pulse Width: 'u_PLL|APLL_inst|altpll_component|pll|clk[2]'
 59. Setup Times
 60. Hold Times
 61. Clock to Output Times
 62. Minimum Clock to Output Times
 63. Propagation Delay
 64. Minimum Propagation Delay
 65. Output Enable Times
 66. Minimum Output Enable Times
 67. Output Disable Times
 68. Minimum Output Disable Times
 69. Multicorner Timing Analysis Summary
 70. Setup Times
 71. Hold Times
 72. Clock to Output Times
 73. Minimum Clock to Output Times
 74. Progagation Delay
 75. Minimum Progagation Delay
 76. Setup Transfers
 77. Hold Transfers
 78. Recovery Transfers
 79. Removal Transfers
 80. Report TCCS
 81. Report RSKM
 82. Unconstrained Paths
 83. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; RESDMAC                                                           ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C5T144C8                                                       ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ; < 0.1%      ;
;     Processors 3-12        ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; RESDMAC.sdc   ; OK     ; Tue Apr 11 22:24:27 2023 ;
+---------------+--------+--------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                ;
+---------------------------------------------+-----------+--------+-----------+--------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+-----------------------------------------------+-------------------------------------------------+
; Clock Name                                  ; Type      ; Period ; Frequency ; Rise   ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source                                        ; Targets                                         ;
+---------------------------------------------+-----------+--------+-----------+--------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+-----------------------------------------------+-------------------------------------------------+
; sclk                                        ; Base      ; 40.000 ; 25.0 MHz  ; 0.000  ; 20.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                               ; { SCLK }                                        ;
; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Generated ; 40.000 ; 25.0 MHz  ; 2.500  ; 22.500 ; 50.00      ; 1         ; 1           ; 22.5  ;        ;           ;            ; false    ; sclk   ; u_PLL|APLL_inst|altpll_component|pll|inclk[0] ; { u_PLL|APLL_inst|altpll_component|pll|clk[0] } ;
; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Generated ; 40.000 ; 25.0 MHz  ; 10.000 ; 30.000 ; 50.00      ; 1         ; 1           ; 90.0  ;        ;           ;            ; false    ; sclk   ; u_PLL|APLL_inst|altpll_component|pll|inclk[0] ; { u_PLL|APLL_inst|altpll_component|pll|clk[1] } ;
; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Generated ; 40.000 ; 25.0 MHz  ; 15.000 ; 35.000 ; 50.00      ; 1         ; 1           ; 135.0 ;        ;           ;            ; false    ; sclk   ; u_PLL|APLL_inst|altpll_component|pll|inclk[0] ; { u_PLL|APLL_inst|altpll_component|pll|clk[2] } ;
+---------------------------------------------+-----------+--------+-----------+--------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+-----------------------------------------------+-------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                                           ;
+------------+-----------------+---------------------------------------------+------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                  ; Note                                                 ;
+------------+-----------------+---------------------------------------------+------------------------------------------------------+
; 91.29 MHz  ; 91.29 MHz       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;                                                      ;
; 472.14 MHz ; 402.58 MHz      ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; limit due to low minimum pulse width violation (tcl) ;
+------------+-----------------+---------------------------------------------+------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------------------------+
; Slow Model Setup Summary                                             ;
+---------------------------------------------+--------+---------------+
; Clock                                       ; Slack  ; End Point TNS ;
+---------------------------------------------+--------+---------------+
; n/a                                         ; -7.794 ; -7.794        ;
; sclk                                        ; 11.035 ; 0.000         ;
; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 19.207 ; 0.000         ;
; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 37.882 ; 0.000         ;
+---------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------+
; Slow Model Hold Summary                                               ;
+---------------------------------------------+---------+---------------+
; Clock                                       ; Slack   ; End Point TNS ;
+---------------------------------------------+---------+---------------+
; n/a                                         ; -27.244 ; -27.244       ;
; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 0.499   ; 0.000         ;
; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.499   ; 0.000         ;
; sclk                                        ; 27.519  ; 0.000         ;
+---------------------------------------------+---------+---------------+


+----------------------------------------------------------------------+
; Slow Model Recovery Summary                                          ;
+---------------------------------------------+--------+---------------+
; Clock                                       ; Slack  ; End Point TNS ;
+---------------------------------------------+--------+---------------+
; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 23.703 ; 0.000         ;
; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 28.703 ; 0.000         ;
+---------------------------------------------+--------+---------------+


+----------------------------------------------------------------------+
; Slow Model Removal Summary                                           ;
+---------------------------------------------+--------+---------------+
; Clock                                       ; Slack  ; End Point TNS ;
+---------------------------------------------+--------+---------------+
; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 10.337 ; 0.000         ;
; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 14.498 ; 0.000         ;
+---------------------------------------------+--------+---------------+


+----------------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                               ;
+---------------------------------------------+--------+---------------+
; Clock                                       ; Slack  ; End Point TNS ;
+---------------------------------------------+--------+---------------+
; sclk                                        ; 18.758 ; 0.000         ;
; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 18.758 ; 0.000         ;
; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 18.758 ; 0.000         ;
; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 18.758 ; 0.000         ;
+---------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'n/a'                                                                             ;
+--------+-----------+----------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------+--------------+-------------+--------------+------------+------------+
; -7.794 ; _CS       ; DATA_OE_ ; n/a          ; n/a         ; 5.000        ; 0.000      ; 12.794     ;
+--------+-----------+----------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'sclk'                                                                                                                     ;
+--------+----------------------+---------+---------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node ; Launch Clock                                ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+---------+---------------------------------------------+-------------+--------------+------------+------------+
; 11.035 ; CPU_SM:u_CPU_SM|PAS  ; AS_O_   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 10.000       ; 2.216      ; 1.221      ;
; 11.098 ; CPU_SM:u_CPU_SM|PLHW ; LHW     ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 10.000       ; 3.713      ; 2.655      ;
; 11.277 ; CPU_SM:u_CPU_SM|PLLW ; LLW     ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 10.000       ; 3.717      ; 2.480      ;
; 12.215 ; CPU_SM:u_CPU_SM|PDS  ; DS_O_   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 10.000       ; 3.231      ; 1.056      ;
+--------+----------------------+---------+---------------------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'u_PLL|APLL_inst|altpll_component|pll|clk[1]'                                                                                                                                              ;
+--------+-----------------------------------+----------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                    ; Launch Clock                                ; Latch Clock                                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+----------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; 19.207 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1] ; CPU_SM:u_CPU_SM|STATE[0]   ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.006      ; 8.339      ;
; 19.460 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0] ; CPU_SM:u_CPU_SM|STATE[0]   ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.006      ; 8.086      ;
; 19.529 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1] ; CPU_SM:u_CPU_SM|PAS        ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.026     ; 7.985      ;
; 19.711 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0] ; CPU_SM:u_CPU_SM|PAS        ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.026     ; 7.803      ;
; 20.220 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1] ; CPU_SM:u_CPU_SM|DECFIFO    ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.011      ; 7.331      ;
; 20.232 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1] ; CPU_SM:u_CPU_SM|INCFIFO    ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.011      ; 7.319      ;
; 20.413 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1] ; CPU_SM:u_CPU_SM|STATE[2]   ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.002      ; 7.129      ;
; 20.473 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0] ; CPU_SM:u_CPU_SM|DECFIFO    ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.011      ; 7.078      ;
; 20.485 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0] ; CPU_SM:u_CPU_SM|INCFIFO    ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.011      ; 7.066      ;
; 20.581 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1] ; CPU_SM:u_CPU_SM|STATE[4]   ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.002      ; 6.961      ;
; 20.604 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1] ; CPU_SM:u_CPU_SM|STATE[3]   ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.004      ; 6.940      ;
; 20.681 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0] ; CPU_SM:u_CPU_SM|STATE[2]   ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.002      ; 6.861      ;
; 20.834 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0] ; CPU_SM:u_CPU_SM|STATE[4]   ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.002      ; 6.708      ;
; 20.857 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0] ; CPU_SM:u_CPU_SM|STATE[3]   ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.004      ; 6.687      ;
; 20.867 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1] ; CPU_SM:u_CPU_SM|SIZE1      ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.001      ; 6.674      ;
; 20.893 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1] ; CPU_SM:u_CPU_SM|DIEL       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.005      ; 6.652      ;
; 21.049 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0] ; CPU_SM:u_CPU_SM|SIZE1      ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.001      ; 6.492      ;
; 21.146 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0] ; CPU_SM:u_CPU_SM|DIEL       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.005      ; 6.399      ;
; 21.226 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1] ; CPU_SM:u_CPU_SM|INCNO      ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.011      ; 6.325      ;
; 21.479 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0] ; CPU_SM:u_CPU_SM|INCNO      ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.011      ; 6.072      ;
; 21.634 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1] ; CPU_SM:u_CPU_SM|STATE[1]   ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.003      ; 5.909      ;
; 21.735 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1] ; CPU_SM:u_CPU_SM|PDS        ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.003      ; 5.808      ;
; 21.816 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0] ; CPU_SM:u_CPU_SM|STATE[1]   ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.003      ; 5.727      ;
; 21.825 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1] ; CPU_SM:u_CPU_SM|BRIDGEOUT  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.001      ; 5.716      ;
; 21.917 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0] ; CPU_SM:u_CPU_SM|PDS        ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.003      ; 5.626      ;
; 22.007 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0] ; CPU_SM:u_CPU_SM|BRIDGEOUT  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.001      ; 5.534      ;
; 22.074 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1] ; CPU_SM:u_CPU_SM|DIEH       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.005      ; 5.471      ;
; 22.175 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1] ; CPU_SM:u_CPU_SM|PLLW       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.002      ; 5.367      ;
; 22.256 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0] ; CPU_SM:u_CPU_SM|DIEH       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.005      ; 5.289      ;
; 22.353 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0] ; CPU_SM:u_CPU_SM|PLLW       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.002      ; 5.189      ;
; 23.703 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1] ; CPU_SM:u_CPU_SM|F2CPUH     ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.004      ; 3.841      ;
; 23.751 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1] ; CPU_SM:u_CPU_SM|F2CPUL     ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.004      ; 3.793      ;
; 23.956 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0] ; CPU_SM:u_CPU_SM|F2CPUH     ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.004      ; 3.588      ;
; 23.964 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0] ; CPU_SM:u_CPU_SM|F2CPUL     ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.004      ; 3.580      ;
; 24.312 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1] ; CPU_SM:u_CPU_SM|PLHW       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.006      ; 3.234      ;
; 24.450 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0] ; CPU_SM:u_CPU_SM|PLHW       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.006      ; 3.096      ;
; 27.049 ; CPU_SM:u_CPU_SM|nCYCLEDONE        ; CPU_SM:u_CPU_SM|STATE[3]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; -0.004     ; 7.987      ;
; 27.325 ; CPU_SM:u_CPU_SM|nCYCLEDONE        ; CPU_SM:u_CPU_SM|STATE[2]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; -0.006     ; 7.709      ;
; 27.561 ; CPU_SM:u_CPU_SM|BGRANT_           ; CPU_SM:u_CPU_SM|STATE[3]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; -0.004     ; 7.475      ;
; 27.723 ; CPU_SM:u_CPU_SM|nCYCLEDONE        ; CPU_SM:u_CPU_SM|STATE[4]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; -0.006     ; 7.311      ;
; 27.837 ; CPU_SM:u_CPU_SM|BGRANT_           ; CPU_SM:u_CPU_SM|STATE[2]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; -0.006     ; 7.197      ;
; 28.235 ; CPU_SM:u_CPU_SM|BGRANT_           ; CPU_SM:u_CPU_SM|STATE[4]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; -0.006     ; 6.799      ;
; 28.379 ; CPU_SM:u_CPU_SM|FLUSHFIFO         ; CPU_SM:u_CPU_SM|STATE[3]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; -0.004     ; 6.657      ;
; 28.992 ; SCSI_SM:u_SCSI_SM|CDREQ_          ; SCSI_SM:u_SCSI_SM|DACK_o   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; -0.017     ; 6.031      ;
; 29.002 ; SCSI_SM:u_SCSI_SM|CCPUREQ         ; SCSI_SM:u_SCSI_SM|DACK_o   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; 0.001      ; 6.039      ;
; 29.046 ; CPU_SM:u_CPU_SM|INCFIFO           ; CPU_SM:u_CPU_SM|STATE[2]   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.009     ; 10.985     ;
; 29.049 ; CPU_SM:u_CPU_SM|DMAENA            ; CPU_SM:u_CPU_SM|STATE[3]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; -0.004     ; 5.987      ;
; 29.099 ; SCSI_SM:u_SCSI_SM|CDREQ_          ; SCSI_SM:u_SCSI_SM|STATE[4] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; -0.018     ; 5.923      ;
; 29.109 ; SCSI_SM:u_SCSI_SM|CCPUREQ         ; SCSI_SM:u_SCSI_SM|STATE[4] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; 0.000      ; 5.931      ;
; 29.493 ; CPU_SM:u_CPU_SM|INCFIFO           ; CPU_SM:u_CPU_SM|STATE[0]   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.005     ; 10.542     ;
; 29.515 ; SCSI_SM:u_SCSI_SM|CDREQ_          ; SCSI_SM:u_SCSI_SM|STATE[3] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; -0.018     ; 5.507      ;
; 29.525 ; SCSI_SM:u_SCSI_SM|CCPUREQ         ; SCSI_SM:u_SCSI_SM|STATE[3] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; 0.000      ; 5.515      ;
; 29.791 ; CPU_SM:u_CPU_SM|nCYCLEDONE        ; CPU_SM:u_CPU_SM|STATE[1]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; -0.005     ; 5.244      ;
; 29.806 ; CPU_SM:u_CPU_SM|INCFIFO           ; CPU_SM:u_CPU_SM|STATE[3]   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.007     ; 10.227     ;
; 29.821 ; CPU_SM:u_CPU_SM|STATE[1]          ; CPU_SM:u_CPU_SM|PAS        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.029     ; 10.190     ;
; 29.928 ; SCSI_SM:u_SCSI_SM|CDREQ_          ; CPU_SM:u_CPU_SM|STATE[4]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; -0.006     ; 5.106      ;
; 30.076 ; CPU_SM:u_CPU_SM|INCFIFO           ; CPU_SM:u_CPU_SM|STATE[4]   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.009     ; 9.955      ;
; 30.312 ; CPU_SM:u_CPU_SM|BGRANT_           ; CPU_SM:u_CPU_SM|STATE[1]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; -0.005     ; 4.723      ;
; 30.430 ; CPU_SM:u_CPU_SM|STATE[4]          ; CPU_SM:u_CPU_SM|PAS        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.028     ; 9.582      ;
; 30.436 ; CPU_SM:u_CPU_SM|nCYCLEDONE        ; CPU_SM:u_CPU_SM|STATE[0]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; -0.002     ; 4.602      ;
; 30.446 ; CPU_SM:u_CPU_SM|STATE[1]          ; CPU_SM:u_CPU_SM|STATE[3]   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; 0.001      ; 9.595      ;
; 30.480 ; CPU_SM:u_CPU_SM|STATE[3]          ; CPU_SM:u_CPU_SM|PAS        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.030     ; 9.530      ;
; 30.490 ; CPU_SM:u_CPU_SM|STATE[0]          ; CPU_SM:u_CPU_SM|PAS        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.032     ; 9.518      ;
; 30.524 ; SCSI_SM:u_SCSI_SM|CDSACK_         ; SCSI_SM:u_SCSI_SM|STATE[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; 0.000      ; 4.516      ;
; 30.775 ; CPU_SM:u_CPU_SM|STATE[2]          ; CPU_SM:u_CPU_SM|PAS        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.028     ; 9.237      ;
; 30.926 ; CPU_SM:u_CPU_SM|nCYCLEDONE        ; CPU_SM:u_CPU_SM|STOPFLUSH  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; 0.000      ; 4.114      ;
; 30.957 ; CPU_SM:u_CPU_SM|BGRANT_           ; CPU_SM:u_CPU_SM|STATE[0]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; -0.002     ; 4.081      ;
; 30.966 ; CPU_SM:u_CPU_SM|DMAENA            ; CPU_SM:u_CPU_SM|STATE[4]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; -0.006     ; 4.068      ;
; 30.971 ; SCSI_SM:u_SCSI_SM|CDSACK_         ; SCSI_SM:u_SCSI_SM|STATE[3] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; 0.000      ; 4.069      ;
; 30.989 ; CPU_SM:u_CPU_SM|STATE[1]          ; CPU_SM:u_CPU_SM|STATE[2]   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.001     ; 9.050      ;
; 30.992 ; SCSI_SM:u_SCSI_SM|CDSACK_         ; SCSI_SM:u_SCSI_SM|STATE[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; 0.000      ; 4.048      ;
; 31.017 ; CPU_SM:u_CPU_SM|STATE[4]          ; CPU_SM:u_CPU_SM|STATE[3]   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; 0.002      ; 9.025      ;
; 31.030 ; CPU_SM:u_CPU_SM|nCYCLEDONE        ; CPU_SM:u_CPU_SM|BGACK      ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; 0.000      ; 4.010      ;
; 31.105 ; CPU_SM:u_CPU_SM|STATE[4]          ; CPU_SM:u_CPU_SM|DECFIFO    ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; 0.009      ; 8.944      ;
; 31.177 ; CPU_SM:u_CPU_SM|STATE[4]          ; CPU_SM:u_CPU_SM|INCFIFO    ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; 0.009      ; 8.872      ;
; 31.209 ; CPU_SM:u_CPU_SM|STATE[0]          ; CPU_SM:u_CPU_SM|STATE[2]   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.004     ; 8.827      ;
; 31.284 ; CPU_SM:u_CPU_SM|BGRANT_           ; CPU_SM:u_CPU_SM|BGACK      ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; 0.000      ; 3.756      ;
; 31.301 ; CPU_SM:u_CPU_SM|STATE[3]          ; CPU_SM:u_CPU_SM|STATE[2]   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.002     ; 8.737      ;
; 31.314 ; CPU_SM:u_CPU_SM|STATE[2]          ; CPU_SM:u_CPU_SM|STATE[0]   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; 0.004      ; 8.730      ;
; 31.330 ; CPU_SM:u_CPU_SM|STATE[1]          ; CPU_SM:u_CPU_SM|DECFIFO    ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; 0.008      ; 8.718      ;
; 31.335 ; CPU_SM:u_CPU_SM|STATE[4]          ; CPU_SM:u_CPU_SM|STATE[0]   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; 0.004      ; 8.709      ;
; 31.372 ; CPU_SM:u_CPU_SM|STATE[4]          ; CPU_SM:u_CPU_SM|INCNO      ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; 0.009      ; 8.677      ;
; 31.383 ; CPU_SM:u_CPU_SM|STATE[2]          ; CPU_SM:u_CPU_SM|STATE[3]   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; 0.002      ; 8.659      ;
; 31.396 ; CPU_SM:u_CPU_SM|STATE[4]          ; CPU_SM:u_CPU_SM|STATE[4]   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; 0.000      ; 8.644      ;
; 31.402 ; CPU_SM:u_CPU_SM|STATE[1]          ; CPU_SM:u_CPU_SM|INCFIFO    ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; 0.008      ; 8.646      ;
; 31.438 ; CPU_SM:u_CPU_SM|BGRANT_           ; CPU_SM:u_CPU_SM|STOPFLUSH  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; 0.000      ; 3.602      ;
; 31.467 ; CPU_SM:u_CPU_SM|STATE[3]          ; CPU_SM:u_CPU_SM|STATE[3]   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; 0.000      ; 8.573      ;
; 31.505 ; CPU_SM:u_CPU_SM|INCFIFO           ; CPU_SM:u_CPU_SM|PAS        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.037     ; 8.498      ;
; 31.543 ; CPU_SM:u_CPU_SM|STATE[2]          ; CPU_SM:u_CPU_SM|STATE[2]   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; 0.000      ; 8.497      ;
; 31.548 ; CPU_SM:u_CPU_SM|INCFIFO           ; CPU_SM:u_CPU_SM|STATE[1]   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.008     ; 8.484      ;
; 31.550 ; SCSI_SM:u_SCSI_SM|CDSACK_         ; SCSI_SM:u_SCSI_SM|S2CPU_o  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; -0.003     ; 3.487      ;
; 31.560 ; CPU_SM:u_CPU_SM|STATE[4]          ; CPU_SM:u_CPU_SM|STATE[2]   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; 0.000      ; 8.480      ;
; 31.560 ; CPU_SM:u_CPU_SM|STATE[1]          ; CPU_SM:u_CPU_SM|STATE[0]   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; 0.003      ; 8.483      ;
; 31.578 ; CPU_SM:u_CPU_SM|DMAENA            ; CPU_SM:u_CPU_SM|STATE[1]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; -0.005     ; 3.457      ;
; 31.597 ; CPU_SM:u_CPU_SM|STATE[1]          ; CPU_SM:u_CPU_SM|INCNO      ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; 0.008      ; 8.451      ;
; 31.612 ; CPU_SM:u_CPU_SM|STATE[2]          ; CPU_SM:u_CPU_SM|PLLW       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; 0.000      ; 8.428      ;
; 31.623 ; CPU_SM:u_CPU_SM|STATE[2]          ; CPU_SM:u_CPU_SM|DECFIFO    ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; 0.009      ; 8.426      ;
; 31.638 ; CPU_SM:u_CPU_SM|STATE[3]          ; CPU_SM:u_CPU_SM|STATE[4]   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.002     ; 8.400      ;
; 31.695 ; CPU_SM:u_CPU_SM|STATE[2]          ; CPU_SM:u_CPU_SM|INCFIFO    ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; 0.009      ; 8.354      ;
; 31.758 ; CPU_SM:u_CPU_SM|STATE[2]          ; CPU_SM:u_CPU_SM|F2CPUH     ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; 0.002      ; 8.284      ;
+--------+-----------------------------------+----------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'u_PLL|APLL_inst|altpll_component|pll|clk[0]'                                                                                                                                                                                                                             ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                             ; To Node                                                               ; Launch Clock                                ; Latch Clock                                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; 37.882 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 2.158      ;
; 38.493 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.547      ;
; 38.509 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.531      ;
; 39.235 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 0.805      ;
; 39.235 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 0.805      ;
; 39.235 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 0.805      ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'n/a'                                                                               ;
+---------+-----------+----------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node ; To Node  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------+----------+--------------+-------------+--------------+------------+------------+
; -27.244 ; _CS       ; DATA_OE_ ; n/a          ; n/a         ; 40.000       ; 0.000      ; 12.756     ;
+---------+-----------+----------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'u_PLL|APLL_inst|altpll_component|pll|clk[0]'                                                                                                                                                                                                                             ;
+-------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                             ; To Node                                                               ; Launch Clock                                ; Latch Clock                                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; 0.499 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 1.225 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.531      ;
; 1.241 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.547      ;
; 1.852 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.158      ;
+-------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'u_PLL|APLL_inst|altpll_component|pll|clk[1]'                                                                                                                                        ;
+-------+----------------------------+-----------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                     ; Launch Clock                                ; Latch Clock                                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+-----------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; 0.499 ; SCSI_SM:u_SCSI_SM|STATE[4] ; SCSI_SM:u_SCSI_SM|STATE[4]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.805      ;
; 0.965 ; SCSI_SM:u_SCSI_SM|STATE[4] ; SCSI_SM:u_SCSI_SM|STATE[2]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.271      ;
; 1.270 ; SCSI_SM:u_SCSI_SM|STATE[4] ; SCSI_SM:u_SCSI_SM|STATE[3]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.576      ;
; 1.351 ; SCSI_SM:u_SCSI_SM|STATE[0] ; SCSI_SM:u_SCSI_SM|STATE[0]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.657      ;
; 1.459 ; SCSI_SM:u_SCSI_SM|STATE[4] ; SCSI_SM:u_SCSI_SM|STATE[1]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.765      ;
; 1.460 ; SCSI_SM:u_SCSI_SM|STATE[3] ; SCSI_SM:u_SCSI_SM|S2CPU_o   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.003     ; 1.763      ;
; 1.524 ; SCSI_SM:u_SCSI_SM|STATE[4] ; SCSI_SM:u_SCSI_SM|DACK_o    ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 1.831      ;
; 1.610 ; SCSI_SM:u_SCSI_SM|STATE[0] ; SCSI_SM:u_SCSI_SM|INCBO_o   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 1.917      ;
; 1.670 ; SCSI_SM:u_SCSI_SM|STATE[0] ; SCSI_SM:u_SCSI_SM|SCSI_CS_o ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 1.975      ;
; 1.785 ; SCSI_SM:u_SCSI_SM|STATE[1] ; SCSI_SM:u_SCSI_SM|INCBO_o   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 2.092      ;
; 1.805 ; CPU_SM:u_CPU_SM|STATE[3]   ; CPU_SM:u_CPU_SM|F2CPUL      ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.111      ;
; 1.824 ; SCSI_SM:u_SCSI_SM|STATE[3] ; SCSI_SM:u_SCSI_SM|INCBO_o   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 2.131      ;
; 1.842 ; SCSI_SM:u_SCSI_SM|STATE[4] ; SCSI_SM:u_SCSI_SM|INCBO_o   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 2.149      ;
; 1.842 ; SCSI_SM:u_SCSI_SM|STATE[4] ; SCSI_SM:u_SCSI_SM|STATE[0]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.148      ;
; 1.863 ; SCSI_SM:u_SCSI_SM|STATE[0] ; SCSI_SM:u_SCSI_SM|STATE[1]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.169      ;
; 1.868 ; SCSI_SM:u_SCSI_SM|STATE[3] ; SCSI_SM:u_SCSI_SM|RE_o      ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 2.175      ;
; 1.872 ; SCSI_SM:u_SCSI_SM|STATE[3] ; SCSI_SM:u_SCSI_SM|STATE[0]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.178      ;
; 1.927 ; SCSI_SM:u_SCSI_SM|STATE[3] ; SCSI_SM:u_SCSI_SM|F2S_o     ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 2.232      ;
; 1.950 ; SCSI_SM:u_SCSI_SM|STATE[1] ; SCSI_SM:u_SCSI_SM|STATE[3]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.256      ;
; 2.006 ; CPU_SM:u_CPU_SM|STATE[4]   ; CPU_SM:u_CPU_SM|STATE[2]    ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.312      ;
; 2.029 ; SCSI_SM:u_SCSI_SM|STATE[1] ; SCSI_SM:u_SCSI_SM|STATE[1]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.335      ;
; 2.110 ; CPU_SM:u_CPU_SM|STATE[1]   ; CPU_SM:u_CPU_SM|BRIDGEOUT   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.002     ; 2.414      ;
; 2.124 ; CPU_SM:u_CPU_SM|STATE[1]   ; CPU_SM:u_CPU_SM|BRIDGEIN    ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.002      ; 2.432      ;
; 2.164 ; CPU_SM:u_CPU_SM|STATE[3]   ; CPU_SM:u_CPU_SM|STOPFLUSH   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.004      ; 2.474      ;
; 2.206 ; CPU_SM:u_CPU_SM|STATE[2]   ; CPU_SM:u_CPU_SM|BRIDGEIN    ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.003      ; 2.515      ;
; 2.210 ; CPU_SM:u_CPU_SM|STATE[2]   ; CPU_SM:u_CPU_SM|DIEH        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.003      ; 2.519      ;
; 2.268 ; SCSI_SM:u_SCSI_SM|STATE[2] ; SCSI_SM:u_SCSI_SM|INCBO_o   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 2.575      ;
; 2.278 ; CPU_SM:u_CPU_SM|STATE[3]   ; CPU_SM:u_CPU_SM|F2CPUH      ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.584      ;
; 2.285 ; SCSI_SM:u_SCSI_SM|STATE[2] ; SCSI_SM:u_SCSI_SM|SCSI_CS_o ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 2.590      ;
; 2.290 ; SCSI_SM:u_SCSI_SM|STATE[1] ; SCSI_SM:u_SCSI_SM|STATE[0]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.596      ;
; 2.292 ; CPU_SM:u_CPU_SM|STATE[0]   ; CPU_SM:u_CPU_SM|BRIDGEIN    ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 2.597      ;
; 2.377 ; SCSI_SM:u_SCSI_SM|STATE[0] ; SCSI_SM:u_SCSI_SM|STATE[4]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.683      ;
; 2.387 ; SCSI_SM:u_SCSI_SM|STATE[4] ; SCSI_SM:u_SCSI_SM|S2CPU_o   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.003     ; 2.690      ;
; 2.399 ; SCSI_SM:u_SCSI_SM|STATE[2] ; SCSI_SM:u_SCSI_SM|CPU2S_o   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 2.704      ;
; 2.409 ; CPU_SM:u_CPU_SM|STATE[1]   ; CPU_SM:u_CPU_SM|BREQ        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.005      ; 2.720      ;
; 2.410 ; CPU_SM:u_CPU_SM|STATE[1]   ; CPU_SM:u_CPU_SM|STOPFLUSH   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.005      ; 2.721      ;
; 2.427 ; CPU_SM:u_CPU_SM|STATE[2]   ; CPU_SM:u_CPU_SM|STATE[2]    ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.733      ;
; 2.432 ; CPU_SM:u_CPU_SM|STATE[4]   ; CPU_SM:u_CPU_SM|STATE[4]    ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.738      ;
; 2.441 ; SCSI_SM:u_SCSI_SM|STATE[3] ; SCSI_SM:u_SCSI_SM|SCSI_CS_o ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 2.746      ;
; 2.464 ; CPU_SM:u_CPU_SM|STATE[1]   ; CPU_SM:u_CPU_SM|DIEL        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.002      ; 2.772      ;
; 2.492 ; SCSI_SM:u_SCSI_SM|STATE[1] ; SCSI_SM:u_SCSI_SM|RE_o      ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 2.799      ;
; 2.504 ; SCSI_SM:u_SCSI_SM|STATE[3] ; SCSI_SM:u_SCSI_SM|RDFIFO_d  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 2.809      ;
; 2.516 ; CPU_SM:u_CPU_SM|STATE[4]   ; CPU_SM:u_CPU_SM|BRIDGEIN    ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.003      ; 2.825      ;
; 2.520 ; CPU_SM:u_CPU_SM|STATE[4]   ; CPU_SM:u_CPU_SM|DIEH        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.003      ; 2.829      ;
; 2.530 ; SCSI_SM:u_SCSI_SM|STATE[0] ; SCSI_SM:u_SCSI_SM|S2CPU_o   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.003     ; 2.833      ;
; 2.539 ; SCSI_SM:u_SCSI_SM|STATE[2] ; SCSI_SM:u_SCSI_SM|STATE[0]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.845      ;
; 2.554 ; SCSI_SM:u_SCSI_SM|STATE[4] ; SCSI_SM:u_SCSI_SM|SCSI_CS_o ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 2.859      ;
; 2.590 ; CPU_SM:u_CPU_SM|STATE[3]   ; CPU_SM:u_CPU_SM|BRIDGEIN    ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 2.897      ;
; 2.605 ; SCSI_SM:u_SCSI_SM|STATE[2] ; SCSI_SM:u_SCSI_SM|S2F_o     ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 2.910      ;
; 2.615 ; SCSI_SM:u_SCSI_SM|STATE[0] ; SCSI_SM:u_SCSI_SM|F2S_o     ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 2.920      ;
; 2.626 ; CPU_SM:u_CPU_SM|STATE[2]   ; CPU_SM:u_CPU_SM|PDS         ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 2.933      ;
; 2.674 ; SCSI_SM:u_SCSI_SM|STATE[4] ; SCSI_SM:u_SCSI_SM|CPU2S_o   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 2.979      ;
; 2.696 ; SCSI_SM:u_SCSI_SM|STATE[1] ; SCSI_SM:u_SCSI_SM|S2CPU_o   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.003     ; 2.999      ;
; 2.707 ; CPU_SM:u_CPU_SM|STATE[0]   ; CPU_SM:u_CPU_SM|DIEL        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 3.012      ;
; 2.718 ; CPU_SM:u_CPU_SM|STATE[0]   ; CPU_SM:u_CPU_SM|INCNI       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.009     ; 3.015      ;
; 2.718 ; SCSI_SM:u_SCSI_SM|STATE[2] ; SCSI_SM:u_SCSI_SM|WE_o      ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 3.023      ;
; 2.740 ; CPU_SM:u_CPU_SM|STATE[3]   ; CPU_SM:u_CPU_SM|INCNI       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.007     ; 3.039      ;
; 2.747 ; SCSI_SM:u_SCSI_SM|STATE[3] ; SCSI_SM:u_SCSI_SM|STATE[3]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 3.053      ;
; 2.749 ; SCSI_SM:u_SCSI_SM|STATE[4] ; SCSI_SM:u_SCSI_SM|S2F_o     ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 3.054      ;
; 2.751 ; CPU_SM:u_CPU_SM|STATE[1]   ; CPU_SM:u_CPU_SM|PLHW        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.003      ; 3.060      ;
; 2.759 ; SCSI_SM:u_SCSI_SM|STATE[3] ; SCSI_SM:u_SCSI_SM|CPU2S_o   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 3.064      ;
; 2.792 ; SCSI_SM:u_SCSI_SM|STATE[2] ; SCSI_SM:u_SCSI_SM|RIFIFO_d  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 3.097      ;
; 2.806 ; CPU_SM:u_CPU_SM|STATE[0]   ; CPU_SM:u_CPU_SM|BGACK       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.002      ; 3.114      ;
; 2.823 ; CPU_SM:u_CPU_SM|STATE[2]   ; CPU_SM:u_CPU_SM|F2CPUL      ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.002      ; 3.131      ;
; 2.830 ; SCSI_SM:u_SCSI_SM|STATE[0] ; SCSI_SM:u_SCSI_SM|STATE[2]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 3.136      ;
; 2.850 ; SCSI_SM:u_SCSI_SM|STATE[0] ; SCSI_SM:u_SCSI_SM|RDFIFO_d  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 3.155      ;
; 2.853 ; CPU_SM:u_CPU_SM|STATE[2]   ; CPU_SM:u_CPU_SM|STATE[4]    ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 3.159      ;
; 2.858 ; SCSI_SM:u_SCSI_SM|STATE[3] ; SCSI_SM:u_SCSI_SM|WE_o      ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 3.163      ;
; 2.887 ; SCSI_SM:u_SCSI_SM|STATE[1] ; SCSI_SM:u_SCSI_SM|SCSI_CS_o ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 3.192      ;
; 2.906 ; SCSI_SM:u_SCSI_SM|STATE[2] ; SCSI_SM:u_SCSI_SM|F2S_o     ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 3.211      ;
; 2.930 ; SCSI_SM:u_SCSI_SM|STATE[3] ; SCSI_SM:u_SCSI_SM|INCNO_o   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 3.235      ;
; 2.934 ; SCSI_SM:u_SCSI_SM|STATE[3] ; SCSI_SM:u_SCSI_SM|S2F_o     ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 3.239      ;
; 2.936 ; CPU_SM:u_CPU_SM|STATE[4]   ; CPU_SM:u_CPU_SM|PDS         ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 3.243      ;
; 2.940 ; CPU_SM:u_CPU_SM|STATE[4]   ; CPU_SM:u_CPU_SM|F2CPUL      ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.002      ; 3.248      ;
; 2.952 ; SCSI_SM:u_SCSI_SM|STATE[4] ; SCSI_SM:u_SCSI_SM|RE_o      ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 3.259      ;
; 2.968 ; CPU_SM:u_CPU_SM|STATE[0]   ; CPU_SM:u_CPU_SM|STATE[4]    ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.004     ; 3.270      ;
; 2.975 ; SCSI_SM:u_SCSI_SM|STATE[2] ; SCSI_SM:u_SCSI_SM|S2CPU_o   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.003     ; 3.278      ;
; 2.992 ; SCSI_SM:u_SCSI_SM|STATE[4] ; SCSI_SM:u_SCSI_SM|WE_o      ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 3.297      ;
; 3.002 ; SCSI_SM:u_SCSI_SM|STATE[1] ; SCSI_SM:u_SCSI_SM|S2F_o     ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 3.307      ;
; 3.004 ; SCSI_SM:u_SCSI_SM|STATE[0] ; SCSI_SM:u_SCSI_SM|S2F_o     ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 3.309      ;
; 3.005 ; CPU_SM:u_CPU_SM|STATE[3]   ; CPU_SM:u_CPU_SM|DIEL        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 3.312      ;
; 3.006 ; SCSI_SM:u_SCSI_SM|STATE[0] ; SCSI_SM:u_SCSI_SM|INCNO_o   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 3.311      ;
; 3.010 ; SCSI_SM:u_SCSI_SM|STATE[2] ; SCSI_SM:u_SCSI_SM|RE_o      ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 3.317      ;
; 3.032 ; CPU_SM:u_CPU_SM|STATE[2]   ; CPU_SM:u_CPU_SM|SIZE1       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 3.337      ;
; 3.032 ; CPU_SM:u_CPU_SM|STATE[2]   ; CPU_SM:u_CPU_SM|BRIDGEOUT   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 3.337      ;
; 3.056 ; SCSI_SM:u_SCSI_SM|STATE[0] ; SCSI_SM:u_SCSI_SM|WE_o      ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 3.361      ;
; 3.077 ; SCSI_SM:u_SCSI_SM|STATE[2] ; SCSI_SM:u_SCSI_SM|STATE[3]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 3.383      ;
; 3.081 ; SCSI_SM:u_SCSI_SM|STATE[0] ; SCSI_SM:u_SCSI_SM|DACK_o    ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 3.388      ;
; 3.093 ; CPU_SM:u_CPU_SM|STATE[1]   ; CPU_SM:u_CPU_SM|DIEH        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.002      ; 3.401      ;
; 3.113 ; CPU_SM:u_CPU_SM|STATE[0]   ; CPU_SM:u_CPU_SM|PLHW        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 3.419      ;
; 3.115 ; CPU_SM:u_CPU_SM|STATE[1]   ; CPU_SM:u_CPU_SM|STATE[1]    ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 3.421      ;
; 3.128 ; SCSI_SM:u_SCSI_SM|STATE[4] ; SCSI_SM:u_SCSI_SM|F2S_o     ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 3.433      ;
; 3.138 ; CPU_SM:u_CPU_SM|STATE[4]   ; CPU_SM:u_CPU_SM|F2CPUH      ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.002      ; 3.446      ;
; 3.139 ; SCSI_SM:u_SCSI_SM|STATE[3] ; SCSI_SM:u_SCSI_SM|DACK_o    ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 3.446      ;
; 3.146 ; CPU_SM:u_CPU_SM|STATE[4]   ; CPU_SM:u_CPU_SM|BREQ        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.006      ; 3.458      ;
; 3.154 ; SCSI_SM:u_SCSI_SM|STATE[1] ; SCSI_SM:u_SCSI_SM|DACK_o    ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 3.461      ;
; 3.171 ; CPU_SM:u_CPU_SM|STATE[4]   ; CPU_SM:u_CPU_SM|BRIDGEOUT   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 3.476      ;
; 3.178 ; SCSI_SM:u_SCSI_SM|STATE[1] ; SCSI_SM:u_SCSI_SM|WE_o      ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 3.483      ;
; 3.187 ; SCSI_SM:u_SCSI_SM|STATE[3] ; SCSI_SM:u_SCSI_SM|RIFIFO_d  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 3.492      ;
; 3.188 ; CPU_SM:u_CPU_SM|STATE[0]   ; CPU_SM:u_CPU_SM|SIZE1       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.005     ; 3.489      ;
+-------+----------------------------+-----------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'sclk'                                                                                                                      ;
+--------+----------------------+---------+---------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node ; Launch Clock                                ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+---------+---------------------------------------------+-------------+--------------+------------+------------+
; 27.519 ; CPU_SM:u_CPU_SM|PDS  ; DS_O_   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -30.000      ; 3.231      ; 1.056      ;
; 28.457 ; CPU_SM:u_CPU_SM|PLLW ; LLW     ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -30.000      ; 3.717      ; 2.480      ;
; 28.636 ; CPU_SM:u_CPU_SM|PLHW ; LHW     ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -30.000      ; 3.713      ; 2.655      ;
; 28.699 ; CPU_SM:u_CPU_SM|PAS  ; AS_O_   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -30.000      ; 2.216      ; 1.221      ;
+--------+----------------------+---------+---------------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'u_PLL|APLL_inst|altpll_component|pll|clk[1]'                                                                                                                                   ;
+--------+---------------------------+----------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                    ; Launch Clock                                ; Latch Clock                                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+----------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; 23.703 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|BGACK      ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.013      ; 3.850      ;
; 23.717 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|PAS        ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.021     ; 3.802      ;
; 24.004 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|F2CPUL     ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.009      ; 3.545      ;
; 24.004 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|F2CPUH     ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.009      ; 3.545      ;
; 24.004 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[3]   ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.009      ; 3.545      ;
; 24.005 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|BRIDGEOUT  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.006      ; 3.541      ;
; 24.005 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|SIZE1      ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.006      ; 3.541      ;
; 24.006 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|INCNI      ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.002      ; 3.536      ;
; 24.013 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|PLLW       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.007      ; 3.534      ;
; 24.013 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[2]   ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.007      ; 3.534      ;
; 24.013 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[4]   ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.007      ; 3.534      ;
; 24.032 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|PLHW       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.011      ; 3.519      ;
; 24.032 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[0]   ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.011      ; 3.519      ;
; 24.035 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STOPFLUSH  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.013      ; 3.518      ;
; 24.035 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|BREQ       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.013      ; 3.518      ;
; 24.039 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|BRIDGEIN   ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.010      ; 3.511      ;
; 24.039 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|DIEH       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.010      ; 3.511      ;
; 24.039 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|DIEL       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.010      ; 3.511      ;
; 24.109 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|INCFIFO    ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.016      ; 3.447      ;
; 24.397 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|STATE[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.005     ; 3.138      ;
; 24.397 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|STATE[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.005     ; 3.138      ;
; 24.397 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|STATE[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.005     ; 3.138      ;
; 24.397 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|STATE[3] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.005     ; 3.138      ;
; 24.397 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|STATE[4] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.005     ; 3.138      ;
; 24.435 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|INCNO      ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.016      ; 3.121      ;
; 24.435 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|DECFIFO    ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.016      ; 3.121      ;
; 25.236 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|PDS        ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.008      ; 2.312      ;
; 25.236 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[1]   ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.008      ; 2.312      ;
+--------+---------------------------+----------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'u_PLL|APLL_inst|altpll_component|pll|clk[2]'                                                                                                                                   ;
+--------+---------------------------+----------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                    ; Launch Clock                                ; Latch Clock                                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+----------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; 28.703 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|BGRANT_    ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 32.500       ; 0.013      ; 3.850      ;
; 28.703 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|nCYCLEDONE ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 32.500       ; 0.013      ; 3.850      ;
; 29.035 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|DMAENA     ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 32.500       ; 0.013      ; 3.518      ;
; 29.035 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|CDREQ_   ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 32.500       ; 0.013      ; 3.518      ;
; 29.035 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|FLUSHFIFO  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 32.500       ; 0.013      ; 3.518      ;
; 29.394 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|CCPUREQ  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 32.500       ; -0.005     ; 3.141      ;
; 29.397 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|CDSACK_  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 32.500       ; -0.005     ; 3.138      ;
+--------+---------------------------+----------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'u_PLL|APLL_inst|altpll_component|pll|clk[2]'                                                                                                                                    ;
+--------+---------------------------+----------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                    ; Launch Clock                                ; Latch Clock                                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+----------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; 10.337 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|CDSACK_  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; -7.500       ; -0.005     ; 3.138      ;
; 10.340 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|CCPUREQ  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; -7.500       ; -0.005     ; 3.141      ;
; 10.699 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|DMAENA     ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; -7.500       ; 0.013      ; 3.518      ;
; 10.699 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|CDREQ_   ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; -7.500       ; 0.013      ; 3.518      ;
; 10.699 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|FLUSHFIFO  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; -7.500       ; 0.013      ; 3.518      ;
; 11.031 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|BGRANT_    ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; -7.500       ; 0.013      ; 3.850      ;
; 11.031 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|nCYCLEDONE ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; -7.500       ; 0.013      ; 3.850      ;
+--------+---------------------------+----------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'u_PLL|APLL_inst|altpll_component|pll|clk[1]'                                                                                                                                    ;
+--------+---------------------------+----------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                    ; Launch Clock                                ; Latch Clock                                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+----------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; 14.498 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|PDS        ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; 0.008      ; 2.312      ;
; 14.498 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[1]   ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; 0.008      ; 2.312      ;
; 15.299 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|INCNO      ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; 0.016      ; 3.121      ;
; 15.299 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|DECFIFO    ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; 0.016      ; 3.121      ;
; 15.337 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|STATE[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.005     ; 3.138      ;
; 15.337 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|STATE[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.005     ; 3.138      ;
; 15.337 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|STATE[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.005     ; 3.138      ;
; 15.337 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|STATE[3] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.005     ; 3.138      ;
; 15.337 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|STATE[4] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.005     ; 3.138      ;
; 15.625 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|INCFIFO    ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; 0.016      ; 3.447      ;
; 15.695 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|BRIDGEIN   ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; 0.010      ; 3.511      ;
; 15.695 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|DIEH       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; 0.010      ; 3.511      ;
; 15.695 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|DIEL       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; 0.010      ; 3.511      ;
; 15.699 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STOPFLUSH  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; 0.013      ; 3.518      ;
; 15.699 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|BREQ       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; 0.013      ; 3.518      ;
; 15.702 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|PLHW       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; 0.011      ; 3.519      ;
; 15.702 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[0]   ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; 0.011      ; 3.519      ;
; 15.721 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|PLLW       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; 0.007      ; 3.534      ;
; 15.721 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[2]   ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; 0.007      ; 3.534      ;
; 15.721 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[4]   ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; 0.007      ; 3.534      ;
; 15.728 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|INCNI      ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; 0.002      ; 3.536      ;
; 15.729 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|BRIDGEOUT  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; 0.006      ; 3.541      ;
; 15.729 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|SIZE1      ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; 0.006      ; 3.541      ;
; 15.730 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|F2CPUL     ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; 0.009      ; 3.545      ;
; 15.730 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|F2CPUH     ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; 0.009      ; 3.545      ;
; 15.730 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[3]   ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; 0.009      ; 3.545      ;
; 16.017 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|PAS        ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.021     ; 3.802      ;
; 16.031 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|BGACK      ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; 0.013      ; 3.850      ;
+--------+---------------------------+----------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'sclk'                                                                                         ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                        ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------+
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; sclk  ; Fall       ; AS_O_                                         ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; sclk  ; Fall       ; AS_O_                                         ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; sclk  ; Fall       ; DS_O_                                         ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; sclk  ; Fall       ; DS_O_                                         ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; sclk  ; Fall       ; LHW                                           ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; sclk  ; Fall       ; LHW                                           ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; sclk  ; Fall       ; LLW                                           ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; sclk  ; Fall       ; LLW                                           ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; sclk  ; Rise       ; AS_O_|clk                                     ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; AS_O_|clk                                     ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; sclk  ; Rise       ; DS_O_|clk                                     ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; DS_O_|clk                                     ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; sclk  ; Rise       ; LHW|clk                                       ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; LHW|clk                                       ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; sclk  ; Rise       ; LLW|clk                                       ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; LLW|clk                                       ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; sclk  ; Rise       ; SCLK|combout                                  ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; SCLK|combout                                  ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; sclk  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[0]   ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[0]   ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; sclk  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1]   ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1]   ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; sclk  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2]   ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2]   ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; sclk  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|inclk[0] ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|inclk[0] ;
; 37.059 ; 40.000       ; 2.941          ; Port Rate        ; sclk  ; Rise       ; SCLK                                          ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'u_PLL|APLL_inst|altpll_component|pll|clk[0]'                                                                                                                ;
+--------+--------------+----------------+------------------+---------------------------------------------+------------+-----------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                       ; Clock Edge ; Target                                                                ;
+--------+--------------+----------------+------------------+---------------------------------------------+------------+-----------------------------------------------------------------------+
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0]                                     ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0]                                     ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1]                                     ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1]                                     ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; SCSI_SM:u_SCSI_SM|CRESET_                                             ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; SCSI_SM:u_SCSI_SM|CRESET_                                             ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_CPU_SM|DSACK_LATCHED_[0]|clk                                        ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_CPU_SM|DSACK_LATCHED_[0]|clk                                        ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_CPU_SM|DSACK_LATCHED_[1]|clk                                        ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_CPU_SM|DSACK_LATCHED_[1]|clk                                        ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_PLL|APLL_inst|altpll_component|_clk0~clkctrl|inclk[0]               ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_PLL|APLL_inst|altpll_component|_clk0~clkctrl|inclk[0]               ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_PLL|APLL_inst|altpll_component|_clk0~clkctrl|outclk                 ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_PLL|APLL_inst|altpll_component|_clk0~clkctrl|outclk                 ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_SCSI_SM|CRESET_|clk                                                 ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_SCSI_SM|CRESET_|clk                                                 ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_term|TERM_COUNTER[0]|clk                      ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_term|TERM_COUNTER[0]|clk                      ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_term|TERM_COUNTER[1]|clk                      ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_term|TERM_COUNTER[1]|clk                      ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_term|TERM_COUNTER[2]|clk                      ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_term|TERM_COUNTER[2]|clk                      ;
+--------+--------------+----------------+------------------+---------------------------------------------+------------+-----------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'u_PLL|APLL_inst|altpll_component|pll|clk[1]'                                                                      ;
+--------+--------------+----------------+------------------+---------------------------------------------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                       ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+---------------------------------------------+------------+-----------------------------+
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|BGACK       ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|BGACK       ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|BREQ        ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|BREQ        ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|BRIDGEIN    ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|BRIDGEIN    ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|BRIDGEOUT   ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|BRIDGEOUT   ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|DECFIFO     ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|DECFIFO     ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|DIEH        ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|DIEH        ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|DIEL        ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|DIEL        ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|F2CPUH      ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|F2CPUH      ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|F2CPUL      ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|F2CPUL      ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|INCFIFO     ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|INCFIFO     ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|INCNI       ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|INCNI       ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|INCNO       ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|INCNO       ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|PAS         ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|PAS         ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|PDS         ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|PDS         ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|PLHW        ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|PLHW        ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|PLLW        ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|PLLW        ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|SIZE1       ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|SIZE1       ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|STATE[0]    ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|STATE[0]    ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|STATE[1]    ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|STATE[1]    ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|STATE[2]    ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|STATE[2]    ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|STATE[3]    ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|STATE[3]    ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|STATE[4]    ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|STATE[4]    ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|STOPFLUSH   ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|STOPFLUSH   ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|CPU2S_o   ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|CPU2S_o   ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|DACK_o    ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|DACK_o    ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|F2S_o     ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|F2S_o     ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o   ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o   ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|INCNI_o   ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|INCNI_o   ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|INCNO_o   ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|INCNO_o   ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|RDFIFO_d  ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|RDFIFO_d  ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|RE_o      ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|RE_o      ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|RIFIFO_d  ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|RIFIFO_d  ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|S2CPU_o   ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|S2CPU_o   ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|S2F_o     ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|S2F_o     ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_CS_o ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_CS_o ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|STATE[0]  ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|STATE[0]  ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|STATE[1]  ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|STATE[1]  ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|STATE[2]  ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|STATE[2]  ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|STATE[3]  ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|STATE[3]  ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|STATE[4]  ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|STATE[4]  ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|WE_o      ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|WE_o      ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; u_CPU_SM|BGACK|clk          ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; u_CPU_SM|BGACK|clk          ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; u_CPU_SM|BREQ|clk           ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; u_CPU_SM|BREQ|clk           ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; u_CPU_SM|BRIDGEIN|clk       ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; u_CPU_SM|BRIDGEIN|clk       ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; u_CPU_SM|BRIDGEOUT|clk      ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; u_CPU_SM|BRIDGEOUT|clk      ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; u_CPU_SM|DECFIFO|clk        ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; u_CPU_SM|DECFIFO|clk        ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; u_CPU_SM|DIEH|clk           ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; u_CPU_SM|DIEH|clk           ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; u_CPU_SM|DIEL|clk           ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; u_CPU_SM|DIEL|clk           ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; u_CPU_SM|F2CPUH|clk         ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; u_CPU_SM|F2CPUH|clk         ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; u_CPU_SM|F2CPUL|clk         ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; u_CPU_SM|F2CPUL|clk         ;
+--------+--------------+----------------+------------------+---------------------------------------------+------------+-----------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'u_PLL|APLL_inst|altpll_component|pll|clk[2]'                                                                                                  ;
+--------+--------------+----------------+------------------+---------------------------------------------+------------+---------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                       ; Clock Edge ; Target                                                  ;
+--------+--------------+----------------+------------------+---------------------------------------------+------------+---------------------------------------------------------+
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; CPU_SM:u_CPU_SM|BGRANT_                                 ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; CPU_SM:u_CPU_SM|BGRANT_                                 ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; CPU_SM:u_CPU_SM|DMAENA                                  ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; CPU_SM:u_CPU_SM|DMAENA                                  ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; CPU_SM:u_CPU_SM|FLUSHFIFO                               ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; CPU_SM:u_CPU_SM|FLUSHFIFO                               ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; CPU_SM:u_CPU_SM|nCYCLEDONE                              ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; CPU_SM:u_CPU_SM|nCYCLEDONE                              ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; SCSI_SM:u_SCSI_SM|CCPUREQ                               ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; SCSI_SM:u_SCSI_SM|CCPUREQ                               ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; SCSI_SM:u_SCSI_SM|CDREQ_                                ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; SCSI_SM:u_SCSI_SM|CDREQ_                                ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; SCSI_SM:u_SCSI_SM|CDSACK_                               ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; SCSI_SM:u_SCSI_SM|CDSACK_                               ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; u_CPU_SM|BGRANT_|clk                                    ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; u_CPU_SM|BGRANT_|clk                                    ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; u_CPU_SM|DMAENA|clk                                     ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; u_CPU_SM|DMAENA|clk                                     ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; u_CPU_SM|FLUSHFIFO|clk                                  ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; u_CPU_SM|FLUSHFIFO|clk                                  ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; u_CPU_SM|nCYCLEDONE|clk                                 ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; u_CPU_SM|nCYCLEDONE|clk                                 ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; u_PLL|APLL_inst|altpll_component|_clk2~clkctrl|inclk[0] ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; u_PLL|APLL_inst|altpll_component|_clk2~clkctrl|inclk[0] ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; u_PLL|APLL_inst|altpll_component|_clk2~clkctrl|outclk   ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; u_PLL|APLL_inst|altpll_component|_clk2~clkctrl|outclk   ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; u_SCSI_SM|CCPUREQ|clk                                   ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; u_SCSI_SM|CCPUREQ|clk                                   ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; u_SCSI_SM|CDREQ_|clk                                    ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; u_SCSI_SM|CDREQ_|clk                                    ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; u_SCSI_SM|CDSACK_|clk                                   ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; u_SCSI_SM|CDSACK_|clk                                   ;
+--------+--------------+----------------+------------------+---------------------------------------------+------------+---------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                               ;
+---------------+------------+---------+---------+------------+---------------------------------------------+
; Data Port     ; Clock Port ; Rise    ; Fall    ; Clock Edge ; Clock Reference                             ;
+---------------+------------+---------+---------+------------+---------------------------------------------+
; _AS_IO        ; sclk       ; 6.172   ; 6.172   ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; _BERR         ; sclk       ; 6.501   ; 6.501   ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; _CS           ; sclk       ; 5.309   ; 5.309   ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; _DSACK_IO[*]  ; sclk       ; 6.361   ; 6.361   ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  _DSACK_IO[0] ; sclk       ; 6.361   ; 6.361   ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  _DSACK_IO[1] ; sclk       ; 5.548   ; 5.548   ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; R_W_IO        ; sclk       ; 0.132   ; 0.132   ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _BERR         ; sclk       ; 5.257   ; 5.257   ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _DSACK_IO[*]  ; sclk       ; 4.308   ; 4.308   ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  _DSACK_IO[0] ; sclk       ; 4.182   ; 4.182   ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  _DSACK_IO[1] ; sclk       ; 4.308   ; 4.308   ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _STERM        ; sclk       ; -2.796  ; -2.796  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; ADDR[*]       ; sclk       ; -7.400  ; -7.400  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  ADDR[6]      ; sclk       ; -7.400  ; -7.400  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _AS_IO        ; sclk       ; -4.375  ; -4.375  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _BERR         ; sclk       ; -4.439  ; -4.439  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _BG           ; sclk       ; -7.756  ; -7.756  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _BGACK_IO     ; sclk       ; -8.197  ; -8.197  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _CS           ; sclk       ; -7.503  ; -7.503  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _DREQ         ; sclk       ; -12.358 ; -12.358 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _DSACK_IO[*]  ; sclk       ; -4.378  ; -4.378  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  _DSACK_IO[0] ; sclk       ; -4.378  ; -4.378  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  _DSACK_IO[1] ; sclk       ; -7.781  ; -7.781  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _STERM        ; sclk       ; -9.954  ; -9.954  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
+---------------+------------+---------+---------+------------+---------------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                              ;
+---------------+------------+--------+--------+------------+---------------------------------------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                             ;
+---------------+------------+--------+--------+------------+---------------------------------------------+
; _AS_IO        ; sclk       ; -5.574 ; -5.574 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; _BERR         ; sclk       ; -5.780 ; -5.780 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; _CS           ; sclk       ; -4.466 ; -4.466 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; _DSACK_IO[*]  ; sclk       ; -5.282 ; -5.282 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  _DSACK_IO[0] ; sclk       ; -6.095 ; -6.095 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  _DSACK_IO[1] ; sclk       ; -5.282 ; -5.282 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; R_W_IO        ; sclk       ; 1.698  ; 1.698  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _BERR         ; sclk       ; 0.451  ; 0.451  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _DSACK_IO[*]  ; sclk       ; 0.572  ; 0.572  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  _DSACK_IO[0] ; sclk       ; 0.572  ; 0.572  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  _DSACK_IO[1] ; sclk       ; 0.502  ; 0.502  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _STERM        ; sclk       ; 7.002  ; 7.002  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; ADDR[*]       ; sclk       ; 7.666  ; 7.666  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  ADDR[6]      ; sclk       ; 7.666  ; 7.666  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _AS_IO        ; sclk       ; 7.649  ; 7.649  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _BERR         ; sclk       ; 4.705  ; 4.705  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _BG           ; sclk       ; 8.022  ; 8.022  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _BGACK_IO     ; sclk       ; 8.463  ; 8.463  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _CS           ; sclk       ; 7.769  ; 7.769  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _DREQ         ; sclk       ; 12.624 ; 12.624 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _DSACK_IO[*]  ; sclk       ; 8.047  ; 8.047  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  _DSACK_IO[0] ; sclk       ; 4.644  ; 4.644  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  _DSACK_IO[1] ; sclk       ; 8.047  ; 8.047  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _STERM        ; sclk       ; 10.220 ; 10.220 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
+---------------+------------+--------+--------+------------+---------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                  ;
+--------------+------------+--------+--------+------------+---------------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                             ;
+--------------+------------+--------+--------+------------+---------------------------------------------+
; _AS_IO       ; sclk       ; 8.260  ; 8.260  ; Fall       ; sclk                                        ;
; _DS_IO       ; sclk       ; 8.640  ; 8.640  ; Fall       ; sclk                                        ;
; DATA_IO[*]   ; sclk       ; 27.295 ; 27.295 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[0]  ; sclk       ; 26.853 ; 26.853 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[1]  ; sclk       ; 25.712 ; 25.712 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[2]  ; sclk       ; 21.088 ; 21.088 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[3]  ; sclk       ; 21.080 ; 21.080 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[4]  ; sclk       ; 25.909 ; 25.909 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[5]  ; sclk       ; 27.295 ; 27.295 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[6]  ; sclk       ; 26.809 ; 26.809 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[7]  ; sclk       ; 27.122 ; 27.122 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[8]  ; sclk       ; 25.851 ; 25.851 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[9]  ; sclk       ; 23.036 ; 23.036 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[10] ; sclk       ; 22.286 ; 22.286 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[11] ; sclk       ; 21.891 ; 21.891 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[12] ; sclk       ; 21.904 ; 21.904 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[13] ; sclk       ; 21.469 ; 21.469 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[14] ; sclk       ; 21.811 ; 21.811 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[15] ; sclk       ; 21.944 ; 21.944 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[16] ; sclk       ; 19.925 ; 19.925 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[17] ; sclk       ; 19.734 ; 19.734 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[18] ; sclk       ; 18.123 ; 18.123 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[19] ; sclk       ; 20.146 ; 20.146 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[20] ; sclk       ; 20.660 ; 20.660 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[21] ; sclk       ; 18.106 ; 18.106 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[22] ; sclk       ; 18.238 ; 18.238 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[23] ; sclk       ; 17.883 ; 17.883 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[24] ; sclk       ; 21.111 ; 21.111 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[25] ; sclk       ; 22.343 ; 22.343 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[26] ; sclk       ; 21.400 ; 21.400 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[27] ; sclk       ; 21.888 ; 21.888 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[28] ; sclk       ; 20.997 ; 20.997 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[29] ; sclk       ; 21.672 ; 21.672 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[30] ; sclk       ; 21.566 ; 21.566 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[31] ; sclk       ; 21.645 ; 21.645 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; OWN_         ; sclk       ; 14.651 ; 14.651 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; PDATA_OE_    ; sclk       ; 17.557 ; 17.557 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; PD_PORT[*]   ; sclk       ; 26.201 ; 26.201 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[0]  ; sclk       ; 25.211 ; 25.211 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[1]  ; sclk       ; 24.135 ; 24.135 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[2]  ; sclk       ; 24.836 ; 24.836 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[3]  ; sclk       ; 25.754 ; 25.754 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[4]  ; sclk       ; 24.443 ; 24.443 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[5]  ; sclk       ; 25.065 ; 25.065 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[6]  ; sclk       ; 25.336 ; 25.336 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[7]  ; sclk       ; 26.201 ; 26.201 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; SIZ1         ; sclk       ; 19.965 ; 19.965 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _BGACK_IO    ; sclk       ; 14.860 ; 14.860 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _BR          ; sclk       ; 14.991 ; 14.991 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _CSS         ; sclk       ; 14.498 ; 14.498 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _DACK        ; sclk       ; 15.358 ; 15.358 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _DMAEN       ; sclk       ; 17.972 ; 17.972 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _IOR         ; sclk       ; 15.873 ; 15.873 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _IOW         ; sclk       ; 15.826 ; 15.826 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _LED_DMA     ; sclk       ; 18.242 ; 18.242 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _LED_RD      ; sclk       ; 19.437 ; 19.437 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _LED_WR      ; sclk       ; 19.116 ; 19.116 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
+--------------+------------+--------+--------+------------+---------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                          ;
+--------------+------------+--------+--------+------------+---------------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                             ;
+--------------+------------+--------+--------+------------+---------------------------------------------+
; _AS_IO       ; sclk       ; 8.260  ; 8.260  ; Fall       ; sclk                                        ;
; _DS_IO       ; sclk       ; 8.640  ; 8.640  ; Fall       ; sclk                                        ;
; DATA_IO[*]   ; sclk       ; 16.958 ; 16.958 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[0]  ; sclk       ; 20.216 ; 20.216 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[1]  ; sclk       ; 19.898 ; 19.898 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[2]  ; sclk       ; 18.571 ; 18.571 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[3]  ; sclk       ; 19.539 ; 19.539 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[4]  ; sclk       ; 20.066 ; 20.066 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[5]  ; sclk       ; 18.424 ; 18.424 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[6]  ; sclk       ; 17.938 ; 17.938 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[7]  ; sclk       ; 18.728 ; 18.728 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[8]  ; sclk       ; 18.773 ; 18.773 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[9]  ; sclk       ; 18.718 ; 18.718 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[10] ; sclk       ; 17.531 ; 17.531 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[11] ; sclk       ; 17.309 ; 17.309 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[12] ; sclk       ; 18.309 ; 18.309 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[13] ; sclk       ; 17.658 ; 17.658 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[14] ; sclk       ; 17.726 ; 17.726 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[15] ; sclk       ; 17.407 ; 17.407 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[16] ; sclk       ; 17.327 ; 17.327 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[17] ; sclk       ; 17.314 ; 17.314 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[18] ; sclk       ; 17.764 ; 17.764 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[19] ; sclk       ; 17.733 ; 17.733 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[20] ; sclk       ; 18.131 ; 18.131 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[21] ; sclk       ; 17.764 ; 17.764 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[22] ; sclk       ; 17.475 ; 17.475 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[23] ; sclk       ; 17.526 ; 17.526 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[24] ; sclk       ; 17.819 ; 17.819 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[25] ; sclk       ; 17.749 ; 17.749 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[26] ; sclk       ; 17.118 ; 17.118 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[27] ; sclk       ; 18.770 ; 18.770 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[28] ; sclk       ; 17.995 ; 17.995 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[29] ; sclk       ; 18.673 ; 18.673 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[30] ; sclk       ; 17.257 ; 17.257 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[31] ; sclk       ; 16.958 ; 16.958 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; OWN_         ; sclk       ; 14.651 ; 14.651 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; PDATA_OE_    ; sclk       ; 16.432 ; 16.432 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; PD_PORT[*]   ; sclk       ; 18.161 ; 18.161 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[0]  ; sclk       ; 18.161 ; 18.161 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[1]  ; sclk       ; 18.636 ; 18.636 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[2]  ; sclk       ; 18.684 ; 18.684 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[3]  ; sclk       ; 18.409 ; 18.409 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[4]  ; sclk       ; 19.093 ; 19.093 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[5]  ; sclk       ; 19.185 ; 19.185 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[6]  ; sclk       ; 18.499 ; 18.499 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[7]  ; sclk       ; 19.192 ; 19.192 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; SIZ1         ; sclk       ; 16.178 ; 16.178 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _BGACK_IO    ; sclk       ; 14.860 ; 14.860 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _BR          ; sclk       ; 14.991 ; 14.991 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _CSS         ; sclk       ; 14.498 ; 14.498 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _DACK        ; sclk       ; 15.358 ; 15.358 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _DMAEN       ; sclk       ; 17.972 ; 17.972 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _IOR         ; sclk       ; 15.873 ; 15.873 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _IOW         ; sclk       ; 15.826 ; 15.826 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _LED_DMA     ; sclk       ; 18.242 ; 18.242 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _LED_RD      ; sclk       ; 19.437 ; 19.437 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _LED_WR      ; sclk       ; 19.116 ; 19.116 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
+--------------+------------+--------+--------+------------+---------------------------------------------+


+---------------------------------------------------------------+
; Propagation Delay                                             ;
+-------------+-------------+--------+--------+--------+--------+
; Input Port  ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+-------------+-------------+--------+--------+--------+--------+
; ADDR[2]     ; DATA_IO[0]  ; 18.320 ;        ;        ; 18.320 ;
; ADDR[2]     ; DATA_IO[1]  ; 18.533 ; 17.206 ; 17.206 ; 18.533 ;
; ADDR[2]     ; DATA_IO[2]  ; 18.410 ; 19.437 ; 19.437 ; 18.410 ;
; ADDR[2]     ; DATA_IO[4]  ; 18.090 ; 17.816 ; 17.816 ; 18.090 ;
; ADDR[2]     ; DATA_IO[5]  ; 18.784 ;        ;        ; 18.784 ;
; ADDR[2]     ; DATA_IO[6]  ; 18.298 ;        ;        ; 18.298 ;
; ADDR[2]     ; DATA_IO[7]  ; 18.611 ;        ;        ; 18.611 ;
; ADDR[2]     ; DATA_IO[8]  ;        ; 17.849 ; 17.849 ;        ;
; ADDR[2]     ; DATA_OE_    ; 13.009 ;        ;        ; 13.009 ;
; ADDR[3]     ; DATA_IO[0]  ; 18.287 ; 19.195 ; 19.195 ; 18.287 ;
; ADDR[3]     ; DATA_IO[1]  ; 18.686 ; 19.408 ; 19.408 ; 18.686 ;
; ADDR[3]     ; DATA_IO[2]  ; 19.890 ; 19.890 ; 19.890 ; 19.890 ;
; ADDR[3]     ; DATA_IO[4]  ; 19.296 ; 18.965 ; 18.965 ; 19.296 ;
; ADDR[3]     ; DATA_IO[5]  ; 18.751 ; 19.659 ; 19.659 ; 18.751 ;
; ADDR[3]     ; DATA_IO[6]  ; 18.265 ; 19.173 ; 19.173 ; 18.265 ;
; ADDR[3]     ; DATA_IO[7]  ; 18.578 ; 19.486 ; 19.486 ; 18.578 ;
; ADDR[3]     ; DATA_IO[8]  ; 19.329 ;        ;        ; 19.329 ;
; ADDR[3]     ; DATA_OE_    ; 14.772 ;        ;        ; 14.772 ;
; ADDR[3]     ; PD_PORT[0]  ; 16.352 ; 16.352 ; 16.352 ; 16.352 ;
; ADDR[3]     ; PD_PORT[1]  ; 15.546 ; 15.546 ; 15.546 ; 15.546 ;
; ADDR[3]     ; PD_PORT[2]  ; 15.344 ; 15.344 ; 15.344 ; 15.344 ;
; ADDR[3]     ; PD_PORT[3]  ; 15.533 ; 15.533 ; 15.533 ; 15.533 ;
; ADDR[3]     ; PD_PORT[4]  ; 15.983 ; 15.983 ; 15.983 ; 15.983 ;
; ADDR[3]     ; PD_PORT[5]  ; 15.829 ; 15.829 ; 15.829 ; 15.829 ;
; ADDR[3]     ; PD_PORT[6]  ; 16.172 ; 16.172 ; 16.172 ; 16.172 ;
; ADDR[3]     ; PD_PORT[7]  ; 16.926 ; 16.926 ; 16.926 ; 16.926 ;
; ADDR[4]     ; DATA_IO[0]  ; 18.374 ;        ;        ; 18.374 ;
; ADDR[4]     ; DATA_IO[1]  ; 18.587 ; 17.177 ; 17.177 ; 18.587 ;
; ADDR[4]     ; DATA_IO[2]  ; 18.381 ; 19.491 ; 19.491 ; 18.381 ;
; ADDR[4]     ; DATA_IO[4]  ; 18.144 ; 17.787 ; 17.787 ; 18.144 ;
; ADDR[4]     ; DATA_IO[5]  ; 18.838 ;        ;        ; 18.838 ;
; ADDR[4]     ; DATA_IO[6]  ; 18.352 ;        ;        ; 18.352 ;
; ADDR[4]     ; DATA_IO[7]  ; 18.665 ;        ;        ; 18.665 ;
; ADDR[4]     ; DATA_IO[8]  ;        ; 17.820 ; 17.820 ;        ;
; ADDR[4]     ; DATA_OE_    ;        ; 13.699 ; 13.699 ;        ;
; ADDR[5]     ; DATA_IO[0]  ; 17.893 ; 17.274 ; 17.274 ; 17.893 ;
; ADDR[5]     ; DATA_IO[1]  ; 18.106 ; 17.487 ; 17.487 ; 18.106 ;
; ADDR[5]     ; DATA_IO[2]  ; 18.588 ; 18.588 ; 18.588 ; 18.588 ;
; ADDR[5]     ; DATA_IO[4]  ; 17.663 ; 17.994 ; 17.994 ; 17.663 ;
; ADDR[5]     ; DATA_IO[5]  ; 18.357 ; 17.738 ; 17.738 ; 18.357 ;
; ADDR[5]     ; DATA_IO[6]  ; 17.871 ; 17.252 ; 17.252 ; 17.871 ;
; ADDR[5]     ; DATA_IO[7]  ; 18.184 ; 17.565 ; 17.565 ; 18.184 ;
; ADDR[5]     ; DATA_IO[8]  ;        ; 18.027 ; 18.027 ;        ;
; ADDR[5]     ; DATA_OE_    ;        ; 13.970 ; 13.970 ;        ;
; ADDR[6]     ; DATA_IO[0]  ; 18.981 ; 18.073 ; 18.073 ; 18.981 ;
; ADDR[6]     ; DATA_IO[1]  ; 19.194 ; 18.472 ; 18.472 ; 19.194 ;
; ADDR[6]     ; DATA_IO[2]  ; 19.676 ; 19.676 ; 19.676 ; 19.676 ;
; ADDR[6]     ; DATA_IO[4]  ; 18.751 ; 19.082 ; 19.082 ; 18.751 ;
; ADDR[6]     ; DATA_IO[5]  ; 19.445 ; 18.537 ; 18.537 ; 19.445 ;
; ADDR[6]     ; DATA_IO[6]  ; 18.959 ; 18.051 ; 18.051 ; 18.959 ;
; ADDR[6]     ; DATA_IO[7]  ; 19.272 ; 18.364 ; 18.364 ; 19.272 ;
; ADDR[6]     ; DATA_IO[8]  ;        ; 19.115 ; 19.115 ;        ;
; ADDR[6]     ; DATA_OE_    ;        ; 14.472 ; 14.472 ;        ;
; DATA_IO[0]  ; PD_PORT[0]  ; 19.220 ;        ;        ; 19.220 ;
; DATA_IO[1]  ; PD_PORT[1]  ; 17.941 ;        ;        ; 17.941 ;
; DATA_IO[2]  ; PD_PORT[2]  ; 18.873 ;        ;        ; 18.873 ;
; DATA_IO[3]  ; PD_PORT[3]  ; 19.953 ;        ;        ; 19.953 ;
; DATA_IO[4]  ; PD_PORT[4]  ; 18.020 ;        ;        ; 18.020 ;
; DATA_IO[5]  ; PD_PORT[5]  ; 19.356 ;        ;        ; 19.356 ;
; DATA_IO[6]  ; PD_PORT[6]  ; 18.506 ;        ;        ; 18.506 ;
; DATA_IO[7]  ; PD_PORT[7]  ; 19.401 ;        ;        ; 19.401 ;
; DATA_IO[16] ; PD_PORT[0]  ; 17.553 ;        ;        ; 17.553 ;
; DATA_IO[17] ; PD_PORT[1]  ; 16.308 ;        ;        ; 16.308 ;
; DATA_IO[18] ; PD_PORT[2]  ; 17.957 ;        ;        ; 17.957 ;
; DATA_IO[19] ; PD_PORT[3]  ; 16.518 ;        ;        ; 16.518 ;
; DATA_IO[20] ; PD_PORT[4]  ; 18.122 ;        ;        ; 18.122 ;
; DATA_IO[21] ; PD_PORT[5]  ; 17.992 ;        ;        ; 17.992 ;
; DATA_IO[22] ; PD_PORT[6]  ; 17.595 ;        ;        ; 17.595 ;
; DATA_IO[23] ; PD_PORT[7]  ; 18.787 ;        ;        ; 18.787 ;
; INTA        ; _INT        ;        ; 12.599 ; 12.599 ;        ;
; PD_PORT[0]  ; DATA_IO[8]  ; 16.429 ;        ;        ; 16.429 ;
; PD_PORT[0]  ; DATA_IO[24] ; 16.252 ;        ;        ; 16.252 ;
; PD_PORT[0]  ; PD_PORT[0]  ; 19.112 ;        ;        ; 19.112 ;
; PD_PORT[1]  ; DATA_IO[9]  ; 16.663 ;        ;        ; 16.663 ;
; PD_PORT[1]  ; DATA_IO[25] ; 17.314 ;        ;        ; 17.314 ;
; PD_PORT[1]  ; PD_PORT[1]  ; 17.524 ;        ;        ; 17.524 ;
; PD_PORT[2]  ; DATA_IO[10] ; 16.873 ;        ;        ; 16.873 ;
; PD_PORT[2]  ; DATA_IO[26] ; 17.229 ;        ;        ; 17.229 ;
; PD_PORT[2]  ; PD_PORT[2]  ; 18.260 ;        ;        ; 18.260 ;
; PD_PORT[3]  ; DATA_IO[11] ; 14.897 ;        ;        ; 14.897 ;
; PD_PORT[3]  ; DATA_IO[27] ; 16.784 ;        ;        ; 16.784 ;
; PD_PORT[3]  ; PD_PORT[3]  ; 19.578 ;        ;        ; 19.578 ;
; PD_PORT[4]  ; DATA_IO[12] ; 16.252 ;        ;        ; 16.252 ;
; PD_PORT[4]  ; DATA_IO[28] ; 16.192 ;        ;        ; 16.192 ;
; PD_PORT[4]  ; PD_PORT[4]  ; 18.919 ;        ;        ; 18.919 ;
; PD_PORT[5]  ; DATA_IO[13] ; 15.901 ;        ;        ; 15.901 ;
; PD_PORT[5]  ; DATA_IO[29] ; 17.228 ;        ;        ; 17.228 ;
; PD_PORT[5]  ; PD_PORT[5]  ; 18.343 ;        ;        ; 18.343 ;
; PD_PORT[6]  ; DATA_IO[14] ; 16.115 ;        ;        ; 16.115 ;
; PD_PORT[6]  ; DATA_IO[30] ; 16.600 ;        ;        ; 16.600 ;
; PD_PORT[6]  ; PD_PORT[6]  ; 17.872 ;        ;        ; 17.872 ;
; PD_PORT[7]  ; DATA_IO[15] ; 15.836 ;        ;        ; 15.836 ;
; PD_PORT[7]  ; DATA_IO[31] ; 15.964 ;        ;        ; 15.964 ;
; PD_PORT[7]  ; PD_PORT[7]  ; 18.833 ;        ;        ; 18.833 ;
; R_W_IO      ; DATA_IO[0]  ; 16.578 ; 22.187 ; 22.187 ; 16.578 ;
; R_W_IO      ; DATA_IO[1]  ; 16.578 ; 21.046 ; 21.046 ; 16.578 ;
; R_W_IO      ; DATA_IO[2]  ; 16.890 ; 17.291 ; 17.291 ; 16.890 ;
; R_W_IO      ; DATA_IO[3]  ; 16.588 ; 17.283 ; 17.283 ; 16.588 ;
; R_W_IO      ; DATA_IO[4]  ; 16.589 ; 21.243 ; 21.243 ; 16.589 ;
; R_W_IO      ; DATA_IO[5]  ; 16.206 ; 22.629 ; 22.629 ; 16.206 ;
; R_W_IO      ; DATA_IO[6]  ; 15.844 ; 22.143 ; 22.143 ; 15.844 ;
; R_W_IO      ; DATA_IO[7]  ; 16.206 ; 22.456 ; 22.456 ; 16.206 ;
; R_W_IO      ; DATA_IO[8]  ; 16.631 ; 21.185 ; 21.185 ; 16.631 ;
; R_W_IO      ; DATA_IO[9]  ; 15.844 ; 18.092 ; 18.092 ; 15.844 ;
; R_W_IO      ; DATA_IO[10] ; 15.413 ; 17.620 ; 17.620 ; 15.413 ;
; R_W_IO      ; DATA_IO[11] ; 15.408 ; 17.225 ; 17.225 ; 15.408 ;
; R_W_IO      ; DATA_IO[12] ; 15.442 ; 16.637 ; 16.637 ; 15.442 ;
; R_W_IO      ; DATA_IO[13] ; 15.408 ; 16.803 ; 16.803 ; 15.408 ;
; R_W_IO      ; DATA_IO[14] ; 15.413 ; 17.145 ; 17.145 ; 15.413 ;
; R_W_IO      ; DATA_IO[15] ; 15.408 ; 17.002 ; 17.002 ; 15.408 ;
; R_W_IO      ; DATA_IO[16] ; 15.753 ; 15.753 ; 15.753 ; 15.753 ;
; R_W_IO      ; DATA_IO[17] ; 15.763 ; 15.763 ; 15.763 ; 15.763 ;
; R_W_IO      ; DATA_IO[18] ; 16.175 ; 16.175 ; 16.175 ; 16.175 ;
; R_W_IO      ; DATA_IO[19] ; 16.166 ; 16.166 ; 16.166 ; 16.166 ;
; R_W_IO      ; DATA_IO[20] ; 16.175 ; 16.175 ; 16.175 ; 16.175 ;
; R_W_IO      ; DATA_IO[21] ; 16.175 ; 16.175 ; 16.175 ; 16.175 ;
; R_W_IO      ; DATA_IO[22] ; 16.366 ; 16.366 ; 16.366 ; 16.366 ;
; R_W_IO      ; DATA_IO[23] ; 16.366 ; 16.366 ; 16.366 ; 16.366 ;
; R_W_IO      ; DATA_IO[24] ; 16.495 ; 17.449 ; 17.449 ; 16.495 ;
; R_W_IO      ; DATA_IO[25] ; 16.377 ; 18.681 ; 18.681 ; 16.377 ;
; R_W_IO      ; DATA_IO[26] ; 15.487 ; 17.738 ; 17.738 ; 15.487 ;
; R_W_IO      ; DATA_IO[27] ; 17.091 ; 18.226 ; 18.226 ; 17.091 ;
; R_W_IO      ; DATA_IO[28] ; 15.487 ; 17.335 ; 17.335 ; 15.487 ;
; R_W_IO      ; DATA_IO[29] ; 17.266 ; 17.877 ; 17.877 ; 17.266 ;
; R_W_IO      ; DATA_IO[30] ; 17.266 ; 17.904 ; 17.904 ; 17.266 ;
; R_W_IO      ; DATA_IO[31] ; 17.276 ; 17.772 ; 17.772 ; 17.276 ;
; R_W_IO      ; _LED_RD     ;        ; 14.024 ; 14.024 ;        ;
; R_W_IO      ; _LED_WR     ; 13.705 ;        ;        ; 13.705 ;
; _AS_IO      ; DATA_IO[0]  ; 13.638 ; 12.730 ; 12.730 ; 13.638 ;
; _AS_IO      ; DATA_IO[1]  ; 13.851 ; 13.129 ; 13.129 ; 13.851 ;
; _AS_IO      ; DATA_IO[2]  ; 14.333 ; 14.333 ; 14.333 ; 14.333 ;
; _AS_IO      ; DATA_IO[4]  ; 13.408 ; 13.739 ; 13.739 ; 13.408 ;
; _AS_IO      ; DATA_IO[5]  ; 14.102 ; 13.194 ; 13.194 ; 14.102 ;
; _AS_IO      ; DATA_IO[6]  ; 13.616 ; 12.708 ; 12.708 ; 13.616 ;
; _AS_IO      ; DATA_IO[7]  ; 13.929 ; 13.021 ; 13.021 ; 13.929 ;
; _AS_IO      ; DATA_IO[8]  ;        ; 13.772 ; 13.772 ;        ;
; _AS_IO      ; DATA_OE_    ; 12.580 ; 13.968 ; 13.968 ; 12.580 ;
; _AS_IO      ; _LED_RD     ; 14.904 ;        ;        ; 14.904 ;
; _AS_IO      ; _LED_WR     ; 14.581 ;        ;        ; 14.581 ;
; _BGACK_IO   ; DATA_OE_    ; 12.186 ;        ;        ; 12.186 ;
; _CS         ; DATA_IO[0]  ; 21.402 ; 17.516 ; 17.516 ; 21.402 ;
; _CS         ; DATA_IO[1]  ; 20.261 ; 17.915 ; 17.915 ; 20.261 ;
; _CS         ; DATA_IO[2]  ; 19.119 ; 19.119 ; 19.119 ; 19.119 ;
; _CS         ; DATA_IO[3]  ; 16.498 ; 15.803 ; 15.803 ; 16.498 ;
; _CS         ; DATA_IO[4]  ; 20.458 ; 18.525 ; 18.525 ; 20.458 ;
; _CS         ; DATA_IO[5]  ; 21.844 ; 17.980 ; 17.980 ; 21.844 ;
; _CS         ; DATA_IO[6]  ; 21.358 ; 17.494 ; 17.494 ; 21.358 ;
; _CS         ; DATA_IO[7]  ; 21.671 ; 17.807 ; 17.807 ; 21.671 ;
; _CS         ; DATA_IO[8]  ; 20.400 ; 18.558 ; 18.558 ; 20.400 ;
; _CS         ; DATA_IO[9]  ; 17.307 ; 15.059 ; 15.059 ; 17.307 ;
; _CS         ; DATA_IO[10] ; 16.835 ; 14.628 ; 14.628 ; 16.835 ;
; _CS         ; DATA_IO[11] ; 16.440 ; 14.623 ; 14.623 ; 16.440 ;
; _CS         ; DATA_IO[12] ; 15.852 ; 14.657 ; 14.657 ; 15.852 ;
; _CS         ; DATA_IO[13] ; 16.018 ; 14.623 ; 14.623 ; 16.018 ;
; _CS         ; DATA_IO[14] ; 16.360 ; 14.628 ; 14.628 ; 16.360 ;
; _CS         ; DATA_IO[15] ; 16.217 ; 14.623 ; 14.623 ; 16.217 ;
; _CS         ; DATA_IO[16] ; 14.968 ; 14.968 ; 14.968 ; 14.968 ;
; _CS         ; DATA_IO[17] ; 14.978 ; 14.978 ; 14.978 ; 14.978 ;
; _CS         ; DATA_IO[18] ; 15.390 ; 15.390 ; 15.390 ; 15.390 ;
; _CS         ; DATA_IO[19] ; 15.381 ; 15.381 ; 15.381 ; 15.381 ;
; _CS         ; DATA_IO[20] ; 15.390 ; 15.390 ; 15.390 ; 15.390 ;
; _CS         ; DATA_IO[21] ; 15.390 ; 15.390 ; 15.390 ; 15.390 ;
; _CS         ; DATA_IO[22] ; 15.581 ; 15.581 ; 15.581 ; 15.581 ;
; _CS         ; DATA_IO[23] ; 15.581 ; 15.581 ; 15.581 ; 15.581 ;
; _CS         ; DATA_IO[24] ; 16.664 ; 15.710 ; 15.710 ; 16.664 ;
; _CS         ; DATA_IO[25] ; 17.896 ; 15.592 ; 15.592 ; 17.896 ;
; _CS         ; DATA_IO[26] ; 16.953 ; 14.702 ; 14.702 ; 16.953 ;
; _CS         ; DATA_IO[27] ; 17.441 ; 16.306 ; 16.306 ; 17.441 ;
; _CS         ; DATA_IO[28] ; 16.550 ; 14.702 ; 14.702 ; 16.550 ;
; _CS         ; DATA_IO[29] ; 17.092 ; 16.481 ; 16.481 ; 17.092 ;
; _CS         ; DATA_IO[30] ; 17.119 ; 16.481 ; 16.481 ; 17.119 ;
; _CS         ; DATA_IO[31] ; 16.987 ; 16.491 ; 16.491 ; 16.987 ;
; _CS         ; DATA_OE_    ; 12.756 ; 12.794 ; 12.794 ; 12.756 ;
; _CS         ; _LED_RD     ; 14.041 ;        ;        ; 14.041 ;
; _CS         ; _LED_WR     ; 13.718 ;        ;        ; 13.718 ;
; _DS_IO      ; DATA_IO[0]  ; 21.819 ; 16.210 ; 16.210 ; 21.819 ;
; _DS_IO      ; DATA_IO[1]  ; 20.678 ; 16.210 ; 16.210 ; 20.678 ;
; _DS_IO      ; DATA_IO[2]  ; 16.923 ; 16.210 ; 16.210 ; 16.923 ;
; _DS_IO      ; DATA_IO[3]  ; 16.915 ; 16.220 ; 16.220 ; 16.915 ;
; _DS_IO      ; DATA_IO[4]  ; 20.875 ; 16.221 ; 16.221 ; 20.875 ;
; _DS_IO      ; DATA_IO[5]  ; 22.261 ; 15.838 ; 15.838 ; 22.261 ;
; _DS_IO      ; DATA_IO[6]  ; 21.775 ; 15.476 ; 15.476 ; 21.775 ;
; _DS_IO      ; DATA_IO[7]  ; 22.088 ; 15.838 ; 15.838 ; 22.088 ;
; _DS_IO      ; DATA_IO[8]  ; 20.817 ; 15.476 ; 15.476 ; 20.817 ;
; _DS_IO      ; DATA_IO[9]  ; 17.724 ; 15.476 ; 15.476 ; 17.724 ;
; _DS_IO      ; DATA_IO[10] ; 17.252 ; 15.045 ; 15.045 ; 17.252 ;
; _DS_IO      ; DATA_IO[11] ; 16.857 ; 15.040 ; 15.040 ; 16.857 ;
; _DS_IO      ; DATA_IO[12] ; 16.269 ; 15.074 ; 15.074 ; 16.269 ;
; _DS_IO      ; DATA_IO[13] ; 16.435 ; 15.040 ; 15.040 ; 16.435 ;
; _DS_IO      ; DATA_IO[14] ; 16.777 ; 15.045 ; 15.045 ; 16.777 ;
; _DS_IO      ; DATA_IO[15] ; 16.634 ; 15.040 ; 15.040 ; 16.634 ;
; _DS_IO      ; DATA_IO[16] ; 15.385 ; 15.385 ; 15.385 ; 15.385 ;
; _DS_IO      ; DATA_IO[17] ; 15.395 ; 15.395 ; 15.395 ; 15.395 ;
; _DS_IO      ; DATA_IO[18] ; 15.807 ; 15.807 ; 15.807 ; 15.807 ;
; _DS_IO      ; DATA_IO[19] ; 15.798 ; 15.798 ; 15.798 ; 15.798 ;
; _DS_IO      ; DATA_IO[20] ; 15.807 ; 15.807 ; 15.807 ; 15.807 ;
; _DS_IO      ; DATA_IO[21] ; 15.807 ; 15.807 ; 15.807 ; 15.807 ;
; _DS_IO      ; DATA_IO[22] ; 15.998 ; 15.998 ; 15.998 ; 15.998 ;
; _DS_IO      ; DATA_IO[23] ; 15.998 ; 15.998 ; 15.998 ; 15.998 ;
; _DS_IO      ; DATA_IO[24] ; 17.081 ; 16.127 ; 16.127 ; 17.081 ;
; _DS_IO      ; DATA_IO[25] ; 18.313 ; 16.009 ; 16.009 ; 18.313 ;
; _DS_IO      ; DATA_IO[26] ; 17.370 ; 15.119 ; 15.119 ; 17.370 ;
; _DS_IO      ; DATA_IO[27] ; 17.858 ; 16.723 ; 16.723 ; 17.858 ;
; _DS_IO      ; DATA_IO[28] ; 16.967 ; 15.119 ; 15.119 ; 16.967 ;
; _DS_IO      ; DATA_IO[29] ; 17.509 ; 16.898 ; 16.898 ; 17.509 ;
; _DS_IO      ; DATA_IO[30] ; 17.536 ; 16.898 ; 16.898 ; 17.536 ;
; _DS_IO      ; DATA_IO[31] ; 17.404 ; 16.908 ; 16.908 ; 17.404 ;
+-------------+-------------+--------+--------+--------+--------+


+---------------------------------------------------------------+
; Minimum Propagation Delay                                     ;
+-------------+-------------+--------+--------+--------+--------+
; Input Port  ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+-------------+-------------+--------+--------+--------+--------+
; ADDR[2]     ; DATA_IO[0]  ; 17.715 ;        ;        ; 17.715 ;
; ADDR[2]     ; DATA_IO[1]  ; 17.928 ; 17.206 ; 17.206 ; 17.928 ;
; ADDR[2]     ; DATA_IO[2]  ; 18.410 ; 18.410 ; 18.410 ; 18.410 ;
; ADDR[2]     ; DATA_IO[4]  ; 17.485 ; 17.816 ; 17.816 ; 17.485 ;
; ADDR[2]     ; DATA_IO[5]  ; 18.179 ;        ;        ; 18.179 ;
; ADDR[2]     ; DATA_IO[6]  ; 17.693 ;        ;        ; 17.693 ;
; ADDR[2]     ; DATA_IO[7]  ; 18.006 ;        ;        ; 18.006 ;
; ADDR[2]     ; DATA_IO[8]  ;        ; 17.849 ; 17.849 ;        ;
; ADDR[2]     ; DATA_OE_    ; 13.009 ;        ;        ; 13.009 ;
; ADDR[3]     ; DATA_IO[0]  ; 18.287 ; 19.195 ; 19.195 ; 18.287 ;
; ADDR[3]     ; DATA_IO[1]  ; 18.500 ; 19.408 ; 19.408 ; 18.500 ;
; ADDR[3]     ; DATA_IO[2]  ; 19.890 ; 19.404 ; 19.404 ; 19.890 ;
; ADDR[3]     ; DATA_IO[4]  ; 18.057 ; 18.965 ; 18.965 ; 18.057 ;
; ADDR[3]     ; DATA_IO[5]  ; 18.751 ; 19.659 ; 19.659 ; 18.751 ;
; ADDR[3]     ; DATA_IO[6]  ; 18.265 ; 19.173 ; 19.173 ; 18.265 ;
; ADDR[3]     ; DATA_IO[7]  ; 18.578 ; 19.486 ; 19.486 ; 18.578 ;
; ADDR[3]     ; DATA_IO[8]  ; 19.329 ;        ;        ; 19.329 ;
; ADDR[3]     ; DATA_OE_    ; 14.772 ;        ;        ; 14.772 ;
; ADDR[3]     ; PD_PORT[0]  ; 16.352 ; 16.352 ; 16.352 ; 16.352 ;
; ADDR[3]     ; PD_PORT[1]  ; 15.546 ; 15.546 ; 15.546 ; 15.546 ;
; ADDR[3]     ; PD_PORT[2]  ; 15.344 ; 15.344 ; 15.344 ; 15.344 ;
; ADDR[3]     ; PD_PORT[3]  ; 15.533 ; 15.533 ; 15.533 ; 15.533 ;
; ADDR[3]     ; PD_PORT[4]  ; 15.983 ; 15.983 ; 15.983 ; 15.983 ;
; ADDR[3]     ; PD_PORT[5]  ; 15.829 ; 15.829 ; 15.829 ; 15.829 ;
; ADDR[3]     ; PD_PORT[6]  ; 16.172 ; 16.172 ; 16.172 ; 16.172 ;
; ADDR[3]     ; PD_PORT[7]  ; 16.926 ; 16.926 ; 16.926 ; 16.926 ;
; ADDR[4]     ; DATA_IO[0]  ; 17.686 ;        ;        ; 17.686 ;
; ADDR[4]     ; DATA_IO[1]  ; 17.899 ; 17.177 ; 17.177 ; 17.899 ;
; ADDR[4]     ; DATA_IO[2]  ; 18.381 ; 18.381 ; 18.381 ; 18.381 ;
; ADDR[4]     ; DATA_IO[4]  ; 17.456 ; 17.787 ; 17.787 ; 17.456 ;
; ADDR[4]     ; DATA_IO[5]  ; 18.150 ;        ;        ; 18.150 ;
; ADDR[4]     ; DATA_IO[6]  ; 17.664 ;        ;        ; 17.664 ;
; ADDR[4]     ; DATA_IO[7]  ; 17.977 ;        ;        ; 17.977 ;
; ADDR[4]     ; DATA_IO[8]  ;        ; 17.820 ; 17.820 ;        ;
; ADDR[4]     ; DATA_OE_    ;        ; 13.699 ; 13.699 ;        ;
; ADDR[5]     ; DATA_IO[0]  ; 17.893 ; 17.274 ; 17.274 ; 17.893 ;
; ADDR[5]     ; DATA_IO[1]  ; 18.106 ; 17.384 ; 17.384 ; 18.106 ;
; ADDR[5]     ; DATA_IO[2]  ; 18.391 ; 18.588 ; 18.588 ; 18.391 ;
; ADDR[5]     ; DATA_IO[4]  ; 17.663 ; 17.044 ; 17.044 ; 17.663 ;
; ADDR[5]     ; DATA_IO[5]  ; 18.357 ; 17.738 ; 17.738 ; 18.357 ;
; ADDR[5]     ; DATA_IO[6]  ; 17.871 ; 17.252 ; 17.252 ; 17.871 ;
; ADDR[5]     ; DATA_IO[7]  ; 18.184 ; 17.565 ; 17.565 ; 18.184 ;
; ADDR[5]     ; DATA_IO[8]  ;        ; 18.027 ; 18.027 ;        ;
; ADDR[5]     ; DATA_OE_    ;        ; 13.970 ; 13.970 ;        ;
; ADDR[6]     ; DATA_IO[0]  ; 18.981 ; 18.073 ; 18.073 ; 18.981 ;
; ADDR[6]     ; DATA_IO[1]  ; 19.194 ; 18.286 ; 18.286 ; 19.194 ;
; ADDR[6]     ; DATA_IO[2]  ; 19.190 ; 19.676 ; 19.676 ; 19.190 ;
; ADDR[6]     ; DATA_IO[4]  ; 18.751 ; 17.843 ; 17.843 ; 18.751 ;
; ADDR[6]     ; DATA_IO[5]  ; 19.445 ; 18.537 ; 18.537 ; 19.445 ;
; ADDR[6]     ; DATA_IO[6]  ; 18.959 ; 18.051 ; 18.051 ; 18.959 ;
; ADDR[6]     ; DATA_IO[7]  ; 19.272 ; 18.364 ; 18.364 ; 19.272 ;
; ADDR[6]     ; DATA_IO[8]  ;        ; 19.115 ; 19.115 ;        ;
; ADDR[6]     ; DATA_OE_    ;        ; 14.472 ; 14.472 ;        ;
; DATA_IO[0]  ; PD_PORT[0]  ; 19.220 ;        ;        ; 19.220 ;
; DATA_IO[1]  ; PD_PORT[1]  ; 17.941 ;        ;        ; 17.941 ;
; DATA_IO[2]  ; PD_PORT[2]  ; 18.873 ;        ;        ; 18.873 ;
; DATA_IO[3]  ; PD_PORT[3]  ; 19.953 ;        ;        ; 19.953 ;
; DATA_IO[4]  ; PD_PORT[4]  ; 18.020 ;        ;        ; 18.020 ;
; DATA_IO[5]  ; PD_PORT[5]  ; 19.356 ;        ;        ; 19.356 ;
; DATA_IO[6]  ; PD_PORT[6]  ; 18.506 ;        ;        ; 18.506 ;
; DATA_IO[7]  ; PD_PORT[7]  ; 19.401 ;        ;        ; 19.401 ;
; DATA_IO[16] ; PD_PORT[0]  ; 17.553 ;        ;        ; 17.553 ;
; DATA_IO[17] ; PD_PORT[1]  ; 16.308 ;        ;        ; 16.308 ;
; DATA_IO[18] ; PD_PORT[2]  ; 17.957 ;        ;        ; 17.957 ;
; DATA_IO[19] ; PD_PORT[3]  ; 16.518 ;        ;        ; 16.518 ;
; DATA_IO[20] ; PD_PORT[4]  ; 18.122 ;        ;        ; 18.122 ;
; DATA_IO[21] ; PD_PORT[5]  ; 17.992 ;        ;        ; 17.992 ;
; DATA_IO[22] ; PD_PORT[6]  ; 17.595 ;        ;        ; 17.595 ;
; DATA_IO[23] ; PD_PORT[7]  ; 18.787 ;        ;        ; 18.787 ;
; INTA        ; _INT        ;        ; 12.599 ; 12.599 ;        ;
; PD_PORT[0]  ; DATA_IO[8]  ; 16.429 ;        ;        ; 16.429 ;
; PD_PORT[0]  ; DATA_IO[24] ; 16.252 ;        ;        ; 16.252 ;
; PD_PORT[0]  ; PD_PORT[0]  ; 18.121 ;        ;        ; 18.121 ;
; PD_PORT[1]  ; DATA_IO[9]  ; 16.663 ;        ;        ; 16.663 ;
; PD_PORT[1]  ; DATA_IO[25] ; 17.314 ;        ;        ; 17.314 ;
; PD_PORT[1]  ; PD_PORT[1]  ; 16.669 ;        ;        ; 16.669 ;
; PD_PORT[2]  ; DATA_IO[10] ; 16.873 ;        ;        ; 16.873 ;
; PD_PORT[2]  ; DATA_IO[26] ; 17.229 ;        ;        ; 17.229 ;
; PD_PORT[2]  ; PD_PORT[2]  ; 17.985 ;        ;        ; 17.985 ;
; PD_PORT[3]  ; DATA_IO[11] ; 14.897 ;        ;        ; 14.897 ;
; PD_PORT[3]  ; DATA_IO[27] ; 16.784 ;        ;        ; 16.784 ;
; PD_PORT[3]  ; PD_PORT[3]  ; 16.772 ;        ;        ; 16.772 ;
; PD_PORT[4]  ; DATA_IO[12] ; 16.252 ;        ;        ; 16.252 ;
; PD_PORT[4]  ; DATA_IO[28] ; 16.192 ;        ;        ; 16.192 ;
; PD_PORT[4]  ; PD_PORT[4]  ; 17.109 ;        ;        ; 17.109 ;
; PD_PORT[5]  ; DATA_IO[13] ; 15.901 ;        ;        ; 15.901 ;
; PD_PORT[5]  ; DATA_IO[29] ; 17.228 ;        ;        ; 17.228 ;
; PD_PORT[5]  ; PD_PORT[5]  ; 18.247 ;        ;        ; 18.247 ;
; PD_PORT[6]  ; DATA_IO[14] ; 16.115 ;        ;        ; 16.115 ;
; PD_PORT[6]  ; DATA_IO[30] ; 16.600 ;        ;        ; 16.600 ;
; PD_PORT[6]  ; PD_PORT[6]  ; 17.300 ;        ;        ; 17.300 ;
; PD_PORT[7]  ; DATA_IO[15] ; 15.836 ;        ;        ; 15.836 ;
; PD_PORT[7]  ; DATA_IO[31] ; 15.964 ;        ;        ; 15.964 ;
; PD_PORT[7]  ; PD_PORT[7]  ; 18.733 ;        ;        ; 18.733 ;
; R_W_IO      ; DATA_IO[0]  ; 12.110 ; 16.249 ; 16.249 ; 12.110 ;
; R_W_IO      ; DATA_IO[1]  ; 12.323 ; 16.462 ; 16.462 ; 12.323 ;
; R_W_IO      ; DATA_IO[2]  ; 16.578 ; 13.227 ; 13.227 ; 16.578 ;
; R_W_IO      ; DATA_IO[3]  ; 16.588 ; 16.588 ; 16.588 ; 16.588 ;
; R_W_IO      ; DATA_IO[4]  ; 11.880 ; 16.019 ; 16.019 ; 11.880 ;
; R_W_IO      ; DATA_IO[5]  ; 12.574 ; 16.206 ; 16.206 ; 12.574 ;
; R_W_IO      ; DATA_IO[6]  ; 12.088 ; 15.844 ; 15.844 ; 12.088 ;
; R_W_IO      ; DATA_IO[7]  ; 12.401 ; 16.206 ; 16.206 ; 12.401 ;
; R_W_IO      ; DATA_IO[8]  ; 15.844 ; 15.844 ; 15.844 ; 15.844 ;
; R_W_IO      ; DATA_IO[9]  ; 15.844 ; 15.844 ; 15.844 ; 15.844 ;
; R_W_IO      ; DATA_IO[10] ; 15.413 ; 15.413 ; 15.413 ; 15.413 ;
; R_W_IO      ; DATA_IO[11] ; 15.408 ; 15.408 ; 15.408 ; 15.408 ;
; R_W_IO      ; DATA_IO[12] ; 15.442 ; 15.442 ; 15.442 ; 15.442 ;
; R_W_IO      ; DATA_IO[13] ; 15.408 ; 15.408 ; 15.408 ; 15.408 ;
; R_W_IO      ; DATA_IO[14] ; 15.413 ; 15.413 ; 15.413 ; 15.413 ;
; R_W_IO      ; DATA_IO[15] ; 15.408 ; 15.408 ; 15.408 ; 15.408 ;
; R_W_IO      ; DATA_IO[16] ; 15.753 ; 14.514 ; 14.514 ; 15.753 ;
; R_W_IO      ; DATA_IO[17] ; 15.763 ; 14.763 ; 14.763 ; 15.763 ;
; R_W_IO      ; DATA_IO[18] ; 16.175 ; 14.391 ; 14.391 ; 16.175 ;
; R_W_IO      ; DATA_IO[19] ; 16.166 ; 15.180 ; 15.180 ; 16.166 ;
; R_W_IO      ; DATA_IO[20] ; 16.175 ; 15.859 ; 15.859 ; 16.175 ;
; R_W_IO      ; DATA_IO[21] ; 16.175 ; 14.378 ; 14.378 ; 16.175 ;
; R_W_IO      ; DATA_IO[22] ; 16.366 ; 14.088 ; 14.088 ; 16.366 ;
; R_W_IO      ; DATA_IO[23] ; 16.366 ; 14.153 ; 14.153 ; 16.366 ;
; R_W_IO      ; DATA_IO[24] ; 16.495 ; 16.495 ; 16.495 ; 16.495 ;
; R_W_IO      ; DATA_IO[25] ; 16.377 ; 16.377 ; 16.377 ; 16.377 ;
; R_W_IO      ; DATA_IO[26] ; 15.487 ; 15.487 ; 15.487 ; 15.487 ;
; R_W_IO      ; DATA_IO[27] ; 17.091 ; 17.091 ; 17.091 ; 17.091 ;
; R_W_IO      ; DATA_IO[28] ; 15.487 ; 15.487 ; 15.487 ; 15.487 ;
; R_W_IO      ; DATA_IO[29] ; 17.266 ; 17.266 ; 17.266 ; 17.266 ;
; R_W_IO      ; DATA_IO[30] ; 17.266 ; 17.266 ; 17.266 ; 17.266 ;
; R_W_IO      ; DATA_IO[31] ; 17.276 ; 17.276 ; 17.276 ; 17.276 ;
; R_W_IO      ; _LED_RD     ;        ; 14.024 ; 14.024 ;        ;
; R_W_IO      ; _LED_WR     ; 13.705 ;        ;        ; 13.705 ;
; _AS_IO      ; DATA_IO[0]  ; 13.638 ; 12.730 ; 12.730 ; 13.638 ;
; _AS_IO      ; DATA_IO[1]  ; 13.851 ; 12.943 ; 12.943 ; 13.851 ;
; _AS_IO      ; DATA_IO[2]  ; 13.847 ; 14.333 ; 14.333 ; 13.847 ;
; _AS_IO      ; DATA_IO[4]  ; 13.408 ; 12.500 ; 12.500 ; 13.408 ;
; _AS_IO      ; DATA_IO[5]  ; 14.102 ; 13.194 ; 13.194 ; 14.102 ;
; _AS_IO      ; DATA_IO[6]  ; 13.616 ; 12.708 ; 12.708 ; 13.616 ;
; _AS_IO      ; DATA_IO[7]  ; 13.929 ; 13.021 ; 13.021 ; 13.929 ;
; _AS_IO      ; DATA_IO[8]  ;        ; 13.772 ; 13.772 ;        ;
; _AS_IO      ; DATA_OE_    ; 12.580 ; 13.968 ; 13.968 ; 12.580 ;
; _AS_IO      ; _LED_RD     ; 14.904 ;        ;        ; 14.904 ;
; _AS_IO      ; _LED_WR     ; 14.581 ;        ;        ; 14.581 ;
; _BGACK_IO   ; DATA_OE_    ; 12.186 ;        ;        ; 12.186 ;
; _CS         ; DATA_IO[0]  ; 15.793 ; 15.793 ; 15.793 ; 15.793 ;
; _CS         ; DATA_IO[1]  ; 15.793 ; 15.793 ; 15.793 ; 15.793 ;
; _CS         ; DATA_IO[2]  ; 15.793 ; 15.793 ; 15.793 ; 15.793 ;
; _CS         ; DATA_IO[3]  ; 15.803 ; 15.803 ; 15.803 ; 15.803 ;
; _CS         ; DATA_IO[4]  ; 15.804 ; 15.804 ; 15.804 ; 15.804 ;
; _CS         ; DATA_IO[5]  ; 15.421 ; 15.421 ; 15.421 ; 15.421 ;
; _CS         ; DATA_IO[6]  ; 15.059 ; 15.059 ; 15.059 ; 15.059 ;
; _CS         ; DATA_IO[7]  ; 15.421 ; 15.421 ; 15.421 ; 15.421 ;
; _CS         ; DATA_IO[8]  ; 15.059 ; 15.059 ; 15.059 ; 15.059 ;
; _CS         ; DATA_IO[9]  ; 15.059 ; 15.059 ; 15.059 ; 15.059 ;
; _CS         ; DATA_IO[10] ; 14.628 ; 14.628 ; 14.628 ; 14.628 ;
; _CS         ; DATA_IO[11] ; 14.623 ; 14.623 ; 14.623 ; 14.623 ;
; _CS         ; DATA_IO[12] ; 14.657 ; 14.657 ; 14.657 ; 14.657 ;
; _CS         ; DATA_IO[13] ; 14.623 ; 14.623 ; 14.623 ; 14.623 ;
; _CS         ; DATA_IO[14] ; 14.628 ; 14.628 ; 14.628 ; 14.628 ;
; _CS         ; DATA_IO[15] ; 14.623 ; 14.623 ; 14.623 ; 14.623 ;
; _CS         ; DATA_IO[16] ; 13.729 ; 14.968 ; 14.968 ; 13.729 ;
; _CS         ; DATA_IO[17] ; 13.978 ; 14.978 ; 14.978 ; 13.978 ;
; _CS         ; DATA_IO[18] ; 13.606 ; 15.390 ; 15.390 ; 13.606 ;
; _CS         ; DATA_IO[19] ; 14.395 ; 15.381 ; 15.381 ; 14.395 ;
; _CS         ; DATA_IO[20] ; 15.074 ; 15.390 ; 15.390 ; 15.074 ;
; _CS         ; DATA_IO[21] ; 13.593 ; 15.390 ; 15.390 ; 13.593 ;
; _CS         ; DATA_IO[22] ; 13.303 ; 15.581 ; 15.581 ; 13.303 ;
; _CS         ; DATA_IO[23] ; 13.368 ; 15.581 ; 15.581 ; 13.368 ;
; _CS         ; DATA_IO[24] ; 15.710 ; 15.710 ; 15.710 ; 15.710 ;
; _CS         ; DATA_IO[25] ; 15.592 ; 15.592 ; 15.592 ; 15.592 ;
; _CS         ; DATA_IO[26] ; 14.702 ; 14.702 ; 14.702 ; 14.702 ;
; _CS         ; DATA_IO[27] ; 16.306 ; 16.306 ; 16.306 ; 16.306 ;
; _CS         ; DATA_IO[28] ; 14.702 ; 14.702 ; 14.702 ; 14.702 ;
; _CS         ; DATA_IO[29] ; 16.481 ; 16.481 ; 16.481 ; 16.481 ;
; _CS         ; DATA_IO[30] ; 16.481 ; 16.481 ; 16.481 ; 16.481 ;
; _CS         ; DATA_IO[31] ; 16.491 ; 16.491 ; 16.491 ; 16.491 ;
; _CS         ; DATA_OE_    ; 12.756 ; 12.794 ; 12.794 ; 12.756 ;
; _CS         ; _LED_RD     ; 14.041 ;        ;        ; 14.041 ;
; _CS         ; _LED_WR     ; 13.718 ;        ;        ; 13.718 ;
; _DS_IO      ; DATA_IO[0]  ; 16.210 ; 16.210 ; 16.210 ; 16.210 ;
; _DS_IO      ; DATA_IO[1]  ; 16.210 ; 16.210 ; 16.210 ; 16.210 ;
; _DS_IO      ; DATA_IO[2]  ; 16.210 ; 16.210 ; 16.210 ; 16.210 ;
; _DS_IO      ; DATA_IO[3]  ; 16.220 ; 16.220 ; 16.220 ; 16.220 ;
; _DS_IO      ; DATA_IO[4]  ; 16.221 ; 16.221 ; 16.221 ; 16.221 ;
; _DS_IO      ; DATA_IO[5]  ; 15.838 ; 15.838 ; 15.838 ; 15.838 ;
; _DS_IO      ; DATA_IO[6]  ; 15.476 ; 15.476 ; 15.476 ; 15.476 ;
; _DS_IO      ; DATA_IO[7]  ; 15.838 ; 15.838 ; 15.838 ; 15.838 ;
; _DS_IO      ; DATA_IO[8]  ; 15.476 ; 15.476 ; 15.476 ; 15.476 ;
; _DS_IO      ; DATA_IO[9]  ; 15.476 ; 15.476 ; 15.476 ; 15.476 ;
; _DS_IO      ; DATA_IO[10] ; 15.045 ; 15.045 ; 15.045 ; 15.045 ;
; _DS_IO      ; DATA_IO[11] ; 15.040 ; 15.040 ; 15.040 ; 15.040 ;
; _DS_IO      ; DATA_IO[12] ; 15.074 ; 15.074 ; 15.074 ; 15.074 ;
; _DS_IO      ; DATA_IO[13] ; 15.040 ; 15.040 ; 15.040 ; 15.040 ;
; _DS_IO      ; DATA_IO[14] ; 15.045 ; 15.045 ; 15.045 ; 15.045 ;
; _DS_IO      ; DATA_IO[15] ; 15.040 ; 15.040 ; 15.040 ; 15.040 ;
; _DS_IO      ; DATA_IO[16] ; 14.146 ; 15.385 ; 15.385 ; 14.146 ;
; _DS_IO      ; DATA_IO[17] ; 14.395 ; 15.395 ; 15.395 ; 14.395 ;
; _DS_IO      ; DATA_IO[18] ; 14.023 ; 15.807 ; 15.807 ; 14.023 ;
; _DS_IO      ; DATA_IO[19] ; 14.812 ; 15.798 ; 15.798 ; 14.812 ;
; _DS_IO      ; DATA_IO[20] ; 15.491 ; 15.807 ; 15.807 ; 15.491 ;
; _DS_IO      ; DATA_IO[21] ; 14.010 ; 15.807 ; 15.807 ; 14.010 ;
; _DS_IO      ; DATA_IO[22] ; 13.720 ; 15.998 ; 15.998 ; 13.720 ;
; _DS_IO      ; DATA_IO[23] ; 13.785 ; 15.998 ; 15.998 ; 13.785 ;
; _DS_IO      ; DATA_IO[24] ; 16.127 ; 16.127 ; 16.127 ; 16.127 ;
; _DS_IO      ; DATA_IO[25] ; 16.009 ; 16.009 ; 16.009 ; 16.009 ;
; _DS_IO      ; DATA_IO[26] ; 15.119 ; 15.119 ; 15.119 ; 15.119 ;
; _DS_IO      ; DATA_IO[27] ; 16.723 ; 16.723 ; 16.723 ; 16.723 ;
; _DS_IO      ; DATA_IO[28] ; 15.119 ; 15.119 ; 15.119 ; 15.119 ;
; _DS_IO      ; DATA_IO[29] ; 16.898 ; 16.898 ; 16.898 ; 16.898 ;
; _DS_IO      ; DATA_IO[30] ; 16.898 ; 16.898 ; 16.898 ; 16.898 ;
; _DS_IO      ; DATA_IO[31] ; 16.908 ; 16.908 ; 16.908 ; 16.908 ;
+-------------+-------------+--------+--------+--------+--------+


+------------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                                  ;
+--------------+------------+--------+------+------------+---------------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference                             ;
+--------------+------------+--------+------+------------+---------------------------------------------+
; DATA_IO[*]   ; sclk       ; 20.074 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[0]  ; sclk       ; 21.244 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[1]  ; sclk       ; 21.244 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[2]  ; sclk       ; 21.244 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[3]  ; sclk       ; 21.254 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[4]  ; sclk       ; 21.255 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[5]  ; sclk       ; 20.872 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[6]  ; sclk       ; 20.510 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[7]  ; sclk       ; 20.872 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[8]  ; sclk       ; 20.510 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[9]  ; sclk       ; 20.510 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[10] ; sclk       ; 20.079 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[11] ; sclk       ; 20.074 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[12] ; sclk       ; 20.108 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[13] ; sclk       ; 20.074 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[14] ; sclk       ; 20.079 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[15] ; sclk       ; 20.074 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[16] ; sclk       ; 20.419 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[17] ; sclk       ; 20.429 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[18] ; sclk       ; 20.841 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[19] ; sclk       ; 20.832 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[20] ; sclk       ; 20.841 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[21] ; sclk       ; 20.841 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[22] ; sclk       ; 21.032 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[23] ; sclk       ; 21.032 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[24] ; sclk       ; 21.161 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[25] ; sclk       ; 21.043 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[26] ; sclk       ; 20.153 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[27] ; sclk       ; 21.757 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[28] ; sclk       ; 20.153 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[29] ; sclk       ; 21.932 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[30] ; sclk       ; 21.932 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[31] ; sclk       ; 21.942 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; PD_PORT[*]   ; sclk       ; 18.596 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[0]  ; sclk       ; 18.596 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[1]  ; sclk       ; 18.600 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[2]  ; sclk       ; 18.610 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[3]  ; sclk       ; 18.996 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[4]  ; sclk       ; 18.996 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[5]  ; sclk       ; 18.998 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[6]  ; sclk       ; 19.000 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[7]  ; sclk       ; 19.010 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; R_W_IO       ; sclk       ; 14.574 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _AS_IO       ; sclk       ; 14.584 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _DS_IO       ; sclk       ; 14.594 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
+--------------+------------+--------+------+------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                          ;
+--------------+------------+--------+------+------------+---------------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference                             ;
+--------------+------------+--------+------+------------+---------------------------------------------+
; DATA_IO[*]   ; sclk       ; 17.441 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[0]  ; sclk       ; 18.611 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[1]  ; sclk       ; 18.611 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[2]  ; sclk       ; 18.611 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[3]  ; sclk       ; 18.621 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[4]  ; sclk       ; 18.622 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[5]  ; sclk       ; 18.239 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[6]  ; sclk       ; 17.877 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[7]  ; sclk       ; 18.239 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[8]  ; sclk       ; 17.877 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[9]  ; sclk       ; 17.877 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[10] ; sclk       ; 17.446 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[11] ; sclk       ; 17.441 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[12] ; sclk       ; 17.475 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[13] ; sclk       ; 17.441 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[14] ; sclk       ; 17.446 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[15] ; sclk       ; 17.441 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[16] ; sclk       ; 17.786 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[17] ; sclk       ; 17.796 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[18] ; sclk       ; 18.208 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[19] ; sclk       ; 18.199 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[20] ; sclk       ; 18.208 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[21] ; sclk       ; 18.208 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[22] ; sclk       ; 18.399 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[23] ; sclk       ; 18.399 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[24] ; sclk       ; 18.528 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[25] ; sclk       ; 18.410 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[26] ; sclk       ; 17.520 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[27] ; sclk       ; 19.124 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[28] ; sclk       ; 17.520 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[29] ; sclk       ; 19.299 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[30] ; sclk       ; 19.299 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[31] ; sclk       ; 19.309 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; PD_PORT[*]   ; sclk       ; 18.222 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[0]  ; sclk       ; 18.222 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[1]  ; sclk       ; 18.226 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[2]  ; sclk       ; 18.236 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[3]  ; sclk       ; 18.622 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[4]  ; sclk       ; 18.622 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[5]  ; sclk       ; 18.624 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[6]  ; sclk       ; 18.626 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[7]  ; sclk       ; 18.636 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; R_W_IO       ; sclk       ; 14.574 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _AS_IO       ; sclk       ; 14.584 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _DS_IO       ; sclk       ; 14.594 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
+--------------+------------+--------+------+------------+---------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                         ;
+--------------+------------+-----------+-----------+------------+---------------------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                             ;
+--------------+------------+-----------+-----------+------------+---------------------------------------------+
; DATA_IO[*]   ; sclk       ; 20.074    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[0]  ; sclk       ; 21.244    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[1]  ; sclk       ; 21.244    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[2]  ; sclk       ; 21.244    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[3]  ; sclk       ; 21.254    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[4]  ; sclk       ; 21.255    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[5]  ; sclk       ; 20.872    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[6]  ; sclk       ; 20.510    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[7]  ; sclk       ; 20.872    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[8]  ; sclk       ; 20.510    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[9]  ; sclk       ; 20.510    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[10] ; sclk       ; 20.079    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[11] ; sclk       ; 20.074    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[12] ; sclk       ; 20.108    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[13] ; sclk       ; 20.074    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[14] ; sclk       ; 20.079    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[15] ; sclk       ; 20.074    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[16] ; sclk       ; 20.419    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[17] ; sclk       ; 20.429    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[18] ; sclk       ; 20.841    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[19] ; sclk       ; 20.832    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[20] ; sclk       ; 20.841    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[21] ; sclk       ; 20.841    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[22] ; sclk       ; 21.032    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[23] ; sclk       ; 21.032    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[24] ; sclk       ; 21.161    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[25] ; sclk       ; 21.043    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[26] ; sclk       ; 20.153    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[27] ; sclk       ; 21.757    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[28] ; sclk       ; 20.153    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[29] ; sclk       ; 21.932    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[30] ; sclk       ; 21.932    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[31] ; sclk       ; 21.942    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; PD_PORT[*]   ; sclk       ; 18.596    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[0]  ; sclk       ; 18.596    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[1]  ; sclk       ; 18.600    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[2]  ; sclk       ; 18.610    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[3]  ; sclk       ; 18.996    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[4]  ; sclk       ; 18.996    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[5]  ; sclk       ; 18.998    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[6]  ; sclk       ; 19.000    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[7]  ; sclk       ; 19.010    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; R_W_IO       ; sclk       ; 14.574    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _AS_IO       ; sclk       ; 14.584    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _DS_IO       ; sclk       ; 14.594    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
+--------------+------------+-----------+-----------+------------+---------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                                 ;
+--------------+------------+-----------+-----------+------------+---------------------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                             ;
+--------------+------------+-----------+-----------+------------+---------------------------------------------+
; DATA_IO[*]   ; sclk       ; 17.441    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[0]  ; sclk       ; 18.611    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[1]  ; sclk       ; 18.611    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[2]  ; sclk       ; 18.611    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[3]  ; sclk       ; 18.621    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[4]  ; sclk       ; 18.622    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[5]  ; sclk       ; 18.239    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[6]  ; sclk       ; 17.877    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[7]  ; sclk       ; 18.239    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[8]  ; sclk       ; 17.877    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[9]  ; sclk       ; 17.877    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[10] ; sclk       ; 17.446    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[11] ; sclk       ; 17.441    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[12] ; sclk       ; 17.475    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[13] ; sclk       ; 17.441    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[14] ; sclk       ; 17.446    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[15] ; sclk       ; 17.441    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[16] ; sclk       ; 17.786    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[17] ; sclk       ; 17.796    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[18] ; sclk       ; 18.208    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[19] ; sclk       ; 18.199    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[20] ; sclk       ; 18.208    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[21] ; sclk       ; 18.208    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[22] ; sclk       ; 18.399    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[23] ; sclk       ; 18.399    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[24] ; sclk       ; 18.528    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[25] ; sclk       ; 18.410    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[26] ; sclk       ; 17.520    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[27] ; sclk       ; 19.124    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[28] ; sclk       ; 17.520    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[29] ; sclk       ; 19.299    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[30] ; sclk       ; 19.299    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[31] ; sclk       ; 19.309    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; PD_PORT[*]   ; sclk       ; 18.222    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[0]  ; sclk       ; 18.222    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[1]  ; sclk       ; 18.226    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[2]  ; sclk       ; 18.236    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[3]  ; sclk       ; 18.622    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[4]  ; sclk       ; 18.622    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[5]  ; sclk       ; 18.624    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[6]  ; sclk       ; 18.626    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[7]  ; sclk       ; 18.636    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; R_W_IO       ; sclk       ; 14.574    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _AS_IO       ; sclk       ; 14.584    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _DS_IO       ; sclk       ; 14.594    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
+--------------+------------+-----------+-----------+------------+---------------------------------------------+


+----------------------------------------------------------------------+
; Fast Model Setup Summary                                             ;
+---------------------------------------------+--------+---------------+
; Clock                                       ; Slack  ; End Point TNS ;
+---------------------------------------------+--------+---------------+
; n/a                                         ; -0.842 ; -0.842        ;
; sclk                                        ; 10.778 ; 0.000         ;
; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 24.978 ; 0.000         ;
; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 39.327 ; 0.000         ;
+---------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------+
; Fast Model Hold Summary                                               ;
+---------------------------------------------+---------+---------------+
; Clock                                       ; Slack   ; End Point TNS ;
+---------------------------------------------+---------+---------------+
; n/a                                         ; -34.182 ; -34.182       ;
; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 0.215   ; 0.000         ;
; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.215   ; 0.000         ;
; sclk                                        ; 28.718  ; 0.000         ;
+---------------------------------------------+---------+---------------+


+----------------------------------------------------------------------+
; Fast Model Recovery Summary                                          ;
+---------------------------------------------+--------+---------------+
; Clock                                       ; Slack  ; End Point TNS ;
+---------------------------------------------+--------+---------------+
; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 26.114 ; 0.000         ;
; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 31.126 ; 0.000         ;
+---------------------------------------------+--------+---------------+


+----------------------------------------------------------------------+
; Fast Model Removal Summary                                           ;
+---------------------------------------------+--------+---------------+
; Clock                                       ; Slack  ; End Point TNS ;
+---------------------------------------------+--------+---------------+
; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 8.568  ; 0.000         ;
; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 13.273 ; 0.000         ;
+---------------------------------------------+--------+---------------+


+----------------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                               ;
+---------------------------------------------+--------+---------------+
; Clock                                       ; Slack  ; End Point TNS ;
+---------------------------------------------+--------+---------------+
; sclk                                        ; 19.000 ; 0.000         ;
; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 19.000 ; 0.000         ;
; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 19.000 ; 0.000         ;
; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 19.000 ; 0.000         ;
+---------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'n/a'                                                                             ;
+--------+-----------+----------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------+--------------+-------------+--------------+------------+------------+
; -0.842 ; _CS       ; DATA_OE_ ; n/a          ; n/a         ; 5.000        ; 0.000      ; 5.842      ;
+--------+-----------+----------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'sclk'                                                                                                                     ;
+--------+----------------------+---------+---------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node ; Launch Clock                                ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+---------+---------------------------------------------+-------------+--------------+------------+------------+
; 10.778 ; CPU_SM:u_CPU_SM|PAS  ; AS_O_   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 10.000       ; 1.186      ; 0.440      ;
; 10.805 ; CPU_SM:u_CPU_SM|PLHW ; LHW     ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 10.000       ; 1.701      ; 0.928      ;
; 10.903 ; CPU_SM:u_CPU_SM|PLLW ; LLW     ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 10.000       ; 1.704      ; 0.833      ;
; 11.162 ; CPU_SM:u_CPU_SM|PDS  ; DS_O_   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 10.000       ; 1.549      ; 0.419      ;
+--------+----------------------+---------+---------------------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'u_PLL|APLL_inst|altpll_component|pll|clk[1]'                                                                                                                                              ;
+--------+-----------------------------------+----------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                    ; Launch Clock                                ; Latch Clock                                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+----------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; 24.978 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1] ; CPU_SM:u_CPU_SM|STATE[0]   ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.004      ; 2.558      ;
; 25.000 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1] ; CPU_SM:u_CPU_SM|PAS        ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.025     ; 2.507      ;
; 25.048 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0] ; CPU_SM:u_CPU_SM|STATE[0]   ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.004      ; 2.488      ;
; 25.079 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0] ; CPU_SM:u_CPU_SM|PAS        ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.025     ; 2.428      ;
; 25.285 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1] ; CPU_SM:u_CPU_SM|DECFIFO    ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.011      ; 2.258      ;
; 25.290 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1] ; CPU_SM:u_CPU_SM|INCFIFO    ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.011      ; 2.253      ;
; 25.309 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1] ; CPU_SM:u_CPU_SM|STATE[2]   ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.001      ; 2.224      ;
; 25.355 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0] ; CPU_SM:u_CPU_SM|DECFIFO    ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.011      ; 2.188      ;
; 25.360 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0] ; CPU_SM:u_CPU_SM|INCFIFO    ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.011      ; 2.183      ;
; 25.392 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0] ; CPU_SM:u_CPU_SM|STATE[2]   ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.001      ; 2.141      ;
; 25.402 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1] ; CPU_SM:u_CPU_SM|STATE[4]   ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.001      ; 2.131      ;
; 25.427 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1] ; CPU_SM:u_CPU_SM|STATE[3]   ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.005      ; 2.110      ;
; 25.459 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1] ; CPU_SM:u_CPU_SM|DIEL       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.003      ; 2.076      ;
; 25.469 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1] ; CPU_SM:u_CPU_SM|SIZE1      ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.000      ; 2.063      ;
; 25.472 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0] ; CPU_SM:u_CPU_SM|STATE[4]   ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.001      ; 2.061      ;
; 25.497 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0] ; CPU_SM:u_CPU_SM|STATE[3]   ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.005      ; 2.040      ;
; 25.524 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1] ; CPU_SM:u_CPU_SM|INCNO      ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.011      ; 2.019      ;
; 25.529 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0] ; CPU_SM:u_CPU_SM|DIEL       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.003      ; 2.006      ;
; 25.548 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0] ; CPU_SM:u_CPU_SM|SIZE1      ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.000      ; 1.984      ;
; 25.594 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0] ; CPU_SM:u_CPU_SM|INCNO      ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.011      ; 1.949      ;
; 25.688 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1] ; CPU_SM:u_CPU_SM|STATE[1]   ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.003      ; 1.847      ;
; 25.725 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1] ; CPU_SM:u_CPU_SM|PDS        ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.003      ; 1.810      ;
; 25.755 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1] ; CPU_SM:u_CPU_SM|BRIDGEOUT  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.000      ; 1.777      ;
; 25.767 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0] ; CPU_SM:u_CPU_SM|STATE[1]   ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.003      ; 1.768      ;
; 25.804 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0] ; CPU_SM:u_CPU_SM|PDS        ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.003      ; 1.731      ;
; 25.825 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1] ; CPU_SM:u_CPU_SM|DIEH       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.003      ; 1.710      ;
; 25.834 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0] ; CPU_SM:u_CPU_SM|BRIDGEOUT  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.000      ; 1.698      ;
; 25.855 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1] ; CPU_SM:u_CPU_SM|PLLW       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.001      ; 1.678      ;
; 25.899 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0] ; CPU_SM:u_CPU_SM|DIEH       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.003      ; 1.636      ;
; 25.929 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0] ; CPU_SM:u_CPU_SM|PLLW       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.001      ; 1.604      ;
; 26.298 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1] ; CPU_SM:u_CPU_SM|F2CPUL     ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.005      ; 1.239      ;
; 26.310 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1] ; CPU_SM:u_CPU_SM|F2CPUH     ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.005      ; 1.227      ;
; 26.363 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0] ; CPU_SM:u_CPU_SM|F2CPUL     ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.005      ; 1.174      ;
; 26.380 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0] ; CPU_SM:u_CPU_SM|F2CPUH     ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.005      ; 1.157      ;
; 26.458 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1] ; CPU_SM:u_CPU_SM|PLHW       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.004      ; 1.078      ;
; 26.536 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0] ; CPU_SM:u_CPU_SM|PLHW       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.004      ; 1.000      ;
; 32.556 ; CPU_SM:u_CPU_SM|nCYCLEDONE        ; CPU_SM:u_CPU_SM|STATE[3]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; -0.003     ; 2.473      ;
; 32.646 ; CPU_SM:u_CPU_SM|nCYCLEDONE        ; CPU_SM:u_CPU_SM|STATE[2]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; -0.007     ; 2.379      ;
; 32.703 ; CPU_SM:u_CPU_SM|BGRANT_           ; CPU_SM:u_CPU_SM|STATE[3]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; -0.003     ; 2.326      ;
; 32.761 ; CPU_SM:u_CPU_SM|nCYCLEDONE        ; CPU_SM:u_CPU_SM|STATE[4]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; -0.007     ; 2.264      ;
; 32.793 ; CPU_SM:u_CPU_SM|BGRANT_           ; CPU_SM:u_CPU_SM|STATE[2]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; -0.007     ; 2.232      ;
; 32.908 ; CPU_SM:u_CPU_SM|BGRANT_           ; CPU_SM:u_CPU_SM|STATE[4]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; -0.007     ; 2.117      ;
; 32.983 ; CPU_SM:u_CPU_SM|FLUSHFIFO         ; CPU_SM:u_CPU_SM|STATE[3]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; -0.003     ; 2.046      ;
; 33.125 ; SCSI_SM:u_SCSI_SM|CCPUREQ         ; SCSI_SM:u_SCSI_SM|DACK_o   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; -0.001     ; 1.906      ;
; 33.131 ; SCSI_SM:u_SCSI_SM|CCPUREQ         ; SCSI_SM:u_SCSI_SM|STATE[4] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; -0.001     ; 1.900      ;
; 33.148 ; SCSI_SM:u_SCSI_SM|CDREQ_          ; SCSI_SM:u_SCSI_SM|DACK_o   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; -0.020     ; 1.864      ;
; 33.153 ; CPU_SM:u_CPU_SM|DMAENA            ; CPU_SM:u_CPU_SM|STATE[3]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; -0.003     ; 1.876      ;
; 33.154 ; SCSI_SM:u_SCSI_SM|CDREQ_          ; SCSI_SM:u_SCSI_SM|STATE[4] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; -0.020     ; 1.858      ;
; 33.249 ; SCSI_SM:u_SCSI_SM|CCPUREQ         ; SCSI_SM:u_SCSI_SM|STATE[3] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; -0.001     ; 1.782      ;
; 33.272 ; SCSI_SM:u_SCSI_SM|CDREQ_          ; SCSI_SM:u_SCSI_SM|STATE[3] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; -0.020     ; 1.740      ;
; 33.342 ; CPU_SM:u_CPU_SM|nCYCLEDONE        ; CPU_SM:u_CPU_SM|STATE[1]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; -0.005     ; 1.685      ;
; 33.441 ; SCSI_SM:u_SCSI_SM|CDREQ_          ; CPU_SM:u_CPU_SM|STATE[4]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; -0.007     ; 1.584      ;
; 33.489 ; CPU_SM:u_CPU_SM|BGRANT_           ; CPU_SM:u_CPU_SM|STATE[1]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; -0.005     ; 1.538      ;
; 33.564 ; CPU_SM:u_CPU_SM|nCYCLEDONE        ; CPU_SM:u_CPU_SM|STATE[0]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; -0.004     ; 1.464      ;
; 33.615 ; SCSI_SM:u_SCSI_SM|CDSACK_         ; SCSI_SM:u_SCSI_SM|STATE[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; 0.000      ; 1.417      ;
; 33.709 ; CPU_SM:u_CPU_SM|nCYCLEDONE        ; CPU_SM:u_CPU_SM|STOPFLUSH  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; 0.000      ; 1.323      ;
; 33.711 ; CPU_SM:u_CPU_SM|BGRANT_           ; CPU_SM:u_CPU_SM|STATE[0]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; -0.004     ; 1.317      ;
; 33.716 ; SCSI_SM:u_SCSI_SM|CDSACK_         ; SCSI_SM:u_SCSI_SM|STATE[3] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; 0.000      ; 1.316      ;
; 33.729 ; CPU_SM:u_CPU_SM|DMAENA            ; CPU_SM:u_CPU_SM|STATE[4]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; -0.007     ; 1.296      ;
; 33.757 ; SCSI_SM:u_SCSI_SM|CDSACK_         ; SCSI_SM:u_SCSI_SM|STATE[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; 0.000      ; 1.275      ;
; 33.797 ; CPU_SM:u_CPU_SM|nCYCLEDONE        ; CPU_SM:u_CPU_SM|BGACK      ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; 0.000      ; 1.235      ;
; 33.856 ; CPU_SM:u_CPU_SM|BGRANT_           ; CPU_SM:u_CPU_SM|STOPFLUSH  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; 0.000      ; 1.176      ;
; 33.857 ; CPU_SM:u_CPU_SM|BGRANT_           ; CPU_SM:u_CPU_SM|BGACK      ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; 0.000      ; 1.175      ;
; 33.902 ; SCSI_SM:u_SCSI_SM|CDSACK_         ; SCSI_SM:u_SCSI_SM|S2CPU_o  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; -0.004     ; 1.126      ;
; 33.910 ; CPU_SM:u_CPU_SM|DMAENA            ; CPU_SM:u_CPU_SM|STATE[1]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; -0.005     ; 1.117      ;
; 33.995 ; SCSI_SM:u_SCSI_SM|CDREQ_          ; SCSI_SM:u_SCSI_SM|STATE[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; -0.020     ; 1.017      ;
; 34.016 ; SCSI_SM:u_SCSI_SM|CDSACK_         ; SCSI_SM:u_SCSI_SM|STATE[4] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; 0.000      ; 1.016      ;
; 34.033 ; SCSI_SM:u_SCSI_SM|CDREQ_          ; CPU_SM:u_CPU_SM|STATE[1]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; -0.005     ; 0.994      ;
; 34.056 ; SCSI_SM:u_SCSI_SM|CCPUREQ         ; SCSI_SM:u_SCSI_SM|STATE[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; -0.001     ; 0.975      ;
; 34.218 ; CPU_SM:u_CPU_SM|FLUSHFIFO         ; CPU_SM:u_CPU_SM|STOPFLUSH  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; 0.000      ; 0.814      ;
; 34.220 ; CPU_SM:u_CPU_SM|FLUSHFIFO         ; CPU_SM:u_CPU_SM|BREQ       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; 0.000      ; 0.812      ;
; 34.342 ; SCSI_SM:u_SCSI_SM|CDSACK_         ; SCSI_SM:u_SCSI_SM|STATE[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; 0.000      ; 0.690      ;
; 34.454 ; CPU_SM:u_CPU_SM|DMAENA            ; CPU_SM:u_CPU_SM|STOPFLUSH  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; 0.000      ; 0.578      ;
; 34.456 ; CPU_SM:u_CPU_SM|DMAENA            ; CPU_SM:u_CPU_SM|BREQ       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; 0.000      ; 0.576      ;
; 36.611 ; CPU_SM:u_CPU_SM|INCFIFO           ; CPU_SM:u_CPU_SM|STATE[2]   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.010     ; 3.411      ;
; 36.740 ; CPU_SM:u_CPU_SM|INCFIFO           ; CPU_SM:u_CPU_SM|STATE[0]   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.007     ; 3.285      ;
; 36.810 ; CPU_SM:u_CPU_SM|INCFIFO           ; CPU_SM:u_CPU_SM|STATE[3]   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.006     ; 3.216      ;
; 36.821 ; CPU_SM:u_CPU_SM|STATE[1]          ; CPU_SM:u_CPU_SM|PAS        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.028     ; 3.183      ;
; 36.845 ; CPU_SM:u_CPU_SM|INCFIFO           ; CPU_SM:u_CPU_SM|STATE[4]   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.010     ; 3.177      ;
; 36.963 ; CPU_SM:u_CPU_SM|STATE[3]          ; CPU_SM:u_CPU_SM|PAS        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.030     ; 3.039      ;
; 36.972 ; CPU_SM:u_CPU_SM|STATE[4]          ; CPU_SM:u_CPU_SM|PAS        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.026     ; 3.034      ;
; 37.008 ; CPU_SM:u_CPU_SM|STATE[0]          ; CPU_SM:u_CPU_SM|PAS        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.029     ; 2.995      ;
; 37.028 ; CPU_SM:u_CPU_SM|STATE[1]          ; CPU_SM:u_CPU_SM|STATE[3]   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; 0.002      ; 3.006      ;
; 37.105 ; CPU_SM:u_CPU_SM|STATE[2]          ; CPU_SM:u_CPU_SM|PAS        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.026     ; 2.901      ;
; 37.182 ; CPU_SM:u_CPU_SM|STATE[1]          ; CPU_SM:u_CPU_SM|STATE[2]   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.002     ; 2.848      ;
; 37.194 ; CPU_SM:u_CPU_SM|STATE[4]          ; CPU_SM:u_CPU_SM|DECFIFO    ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; 0.010      ; 2.848      ;
; 37.200 ; CPU_SM:u_CPU_SM|STATE[4]          ; CPU_SM:u_CPU_SM|INCFIFO    ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; 0.010      ; 2.842      ;
; 37.225 ; CPU_SM:u_CPU_SM|STATE[4]          ; CPU_SM:u_CPU_SM|INCNO      ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; 0.010      ; 2.817      ;
; 37.232 ; CPU_SM:u_CPU_SM|STATE[4]          ; CPU_SM:u_CPU_SM|STATE[3]   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; 0.004      ; 2.804      ;
; 37.279 ; CPU_SM:u_CPU_SM|STATE[4]          ; CPU_SM:u_CPU_SM|STATE[0]   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; 0.003      ; 2.756      ;
; 37.285 ; CPU_SM:u_CPU_SM|STATE[0]          ; CPU_SM:u_CPU_SM|STATE[2]   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.003     ; 2.744      ;
; 37.287 ; CPU_SM:u_CPU_SM|STATE[2]          ; CPU_SM:u_CPU_SM|STATE[0]   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; 0.003      ; 2.748      ;
; 37.288 ; CPU_SM:u_CPU_SM|STATE[3]          ; CPU_SM:u_CPU_SM|STATE[2]   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.004     ; 2.740      ;
; 37.296 ; CPU_SM:u_CPU_SM|INCFIFO           ; CPU_SM:u_CPU_SM|STATE[1]   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.008     ; 2.728      ;
; 37.296 ; CPU_SM:u_CPU_SM|STATE[1]          ; CPU_SM:u_CPU_SM|DECFIFO    ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; 0.008      ; 2.744      ;
; 37.302 ; CPU_SM:u_CPU_SM|STATE[1]          ; CPU_SM:u_CPU_SM|INCFIFO    ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; 0.008      ; 2.738      ;
; 37.310 ; CPU_SM:u_CPU_SM|STATE[2]          ; CPU_SM:u_CPU_SM|STATE[3]   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; 0.004      ; 2.726      ;
; 37.323 ; CPU_SM:u_CPU_SM|INCFIFO           ; CPU_SM:u_CPU_SM|PAS        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.036     ; 2.673      ;
; 37.327 ; CPU_SM:u_CPU_SM|STATE[1]          ; CPU_SM:u_CPU_SM|INCNO      ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; 0.008      ; 2.713      ;
; 37.333 ; CPU_SM:u_CPU_SM|STATE[3]          ; CPU_SM:u_CPU_SM|STATE[3]   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; 0.000      ; 2.699      ;
+--------+-----------------------------------+----------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'u_PLL|APLL_inst|altpll_component|pll|clk[0]'                                                                                                                                                                                                                             ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                             ; To Node                                                               ; Launch Clock                                ; Latch Clock                                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; 39.327 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 0.705      ;
; 39.501 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 0.531      ;
; 39.507 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 0.525      ;
; 39.665 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 0.367      ;
; 39.665 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 0.367      ;
; 39.665 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 0.367      ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'n/a'                                                                               ;
+---------+-----------+----------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node ; To Node  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------+----------+--------------+-------------+--------------+------------+------------+
; -34.182 ; _CS       ; DATA_OE_ ; n/a          ; n/a         ; 40.000       ; 0.000      ; 5.818      ;
+---------+-----------+----------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'u_PLL|APLL_inst|altpll_component|pll|clk[0]'                                                                                                                                                                                                                             ;
+-------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                             ; To Node                                                               ; Launch Clock                                ; Latch Clock                                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; 0.215 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.373 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.525      ;
; 0.379 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.531      ;
; 0.553 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.705      ;
+-------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'u_PLL|APLL_inst|altpll_component|pll|clk[1]'                                                                                                                                        ;
+-------+----------------------------+-----------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                     ; Launch Clock                                ; Latch Clock                                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+-----------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; 0.215 ; SCSI_SM:u_SCSI_SM|STATE[4] ; SCSI_SM:u_SCSI_SM|STATE[4]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.313 ; SCSI_SM:u_SCSI_SM|STATE[4] ; SCSI_SM:u_SCSI_SM|STATE[2]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.465      ;
; 0.395 ; SCSI_SM:u_SCSI_SM|STATE[4] ; SCSI_SM:u_SCSI_SM|STATE[3]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.547      ;
; 0.422 ; SCSI_SM:u_SCSI_SM|STATE[0] ; SCSI_SM:u_SCSI_SM|STATE[0]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.574      ;
; 0.451 ; SCSI_SM:u_SCSI_SM|STATE[4] ; SCSI_SM:u_SCSI_SM|STATE[1]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.603      ;
; 0.459 ; SCSI_SM:u_SCSI_SM|STATE[3] ; SCSI_SM:u_SCSI_SM|S2CPU_o   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.004     ; 0.607      ;
; 0.489 ; SCSI_SM:u_SCSI_SM|STATE[4] ; SCSI_SM:u_SCSI_SM|DACK_o    ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.641      ;
; 0.493 ; SCSI_SM:u_SCSI_SM|STATE[0] ; SCSI_SM:u_SCSI_SM|INCBO_o   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.645      ;
; 0.528 ; SCSI_SM:u_SCSI_SM|STATE[0] ; SCSI_SM:u_SCSI_SM|SCSI_CS_o ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.680      ;
; 0.561 ; SCSI_SM:u_SCSI_SM|STATE[3] ; SCSI_SM:u_SCSI_SM|STATE[0]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.713      ;
; 0.562 ; SCSI_SM:u_SCSI_SM|STATE[3] ; SCSI_SM:u_SCSI_SM|INCBO_o   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.714      ;
; 0.563 ; CPU_SM:u_CPU_SM|STATE[3]   ; CPU_SM:u_CPU_SM|F2CPUL      ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.715      ;
; 0.566 ; SCSI_SM:u_SCSI_SM|STATE[3] ; SCSI_SM:u_SCSI_SM|RE_o      ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.718      ;
; 0.570 ; SCSI_SM:u_SCSI_SM|STATE[4] ; SCSI_SM:u_SCSI_SM|STATE[0]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.722      ;
; 0.576 ; SCSI_SM:u_SCSI_SM|STATE[0] ; SCSI_SM:u_SCSI_SM|STATE[1]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.728      ;
; 0.598 ; SCSI_SM:u_SCSI_SM|STATE[1] ; SCSI_SM:u_SCSI_SM|INCBO_o   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.750      ;
; 0.605 ; SCSI_SM:u_SCSI_SM|STATE[1] ; SCSI_SM:u_SCSI_SM|STATE[3]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.757      ;
; 0.617 ; SCSI_SM:u_SCSI_SM|STATE[3] ; SCSI_SM:u_SCSI_SM|F2S_o     ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 0.770      ;
; 0.630 ; CPU_SM:u_CPU_SM|STATE[4]   ; CPU_SM:u_CPU_SM|STATE[2]    ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.782      ;
; 0.650 ; SCSI_SM:u_SCSI_SM|STATE[1] ; SCSI_SM:u_SCSI_SM|STATE[1]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.802      ;
; 0.652 ; CPU_SM:u_CPU_SM|STATE[3]   ; CPU_SM:u_CPU_SM|STOPFLUSH   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.003      ; 0.807      ;
; 0.667 ; CPU_SM:u_CPU_SM|STATE[1]   ; CPU_SM:u_CPU_SM|BRIDGEOUT   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.003     ; 0.816      ;
; 0.672 ; CPU_SM:u_CPU_SM|STATE[1]   ; CPU_SM:u_CPU_SM|BRIDGEIN    ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.824      ;
; 0.673 ; SCSI_SM:u_SCSI_SM|STATE[4] ; SCSI_SM:u_SCSI_SM|INCBO_o   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.825      ;
; 0.690 ; CPU_SM:u_CPU_SM|STATE[3]   ; CPU_SM:u_CPU_SM|F2CPUH      ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.842      ;
; 0.706 ; SCSI_SM:u_SCSI_SM|STATE[0] ; SCSI_SM:u_SCSI_SM|STATE[4]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.858      ;
; 0.719 ; SCSI_SM:u_SCSI_SM|STATE[2] ; SCSI_SM:u_SCSI_SM|SCSI_CS_o ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.871      ;
; 0.721 ; CPU_SM:u_CPU_SM|STATE[0]   ; CPU_SM:u_CPU_SM|BRIDGEIN    ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 0.872      ;
; 0.728 ; SCSI_SM:u_SCSI_SM|STATE[1] ; SCSI_SM:u_SCSI_SM|STATE[0]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.880      ;
; 0.728 ; CPU_SM:u_CPU_SM|STATE[2]   ; CPU_SM:u_CPU_SM|BRIDGEIN    ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.002      ; 0.882      ;
; 0.729 ; SCSI_SM:u_SCSI_SM|STATE[2] ; SCSI_SM:u_SCSI_SM|INCBO_o   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.881      ;
; 0.732 ; CPU_SM:u_CPU_SM|STATE[2]   ; CPU_SM:u_CPU_SM|DIEH        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.002      ; 0.886      ;
; 0.734 ; SCSI_SM:u_SCSI_SM|STATE[4] ; SCSI_SM:u_SCSI_SM|S2CPU_o   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.004     ; 0.882      ;
; 0.748 ; CPU_SM:u_CPU_SM|STATE[2]   ; CPU_SM:u_CPU_SM|STATE[2]    ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.900      ;
; 0.749 ; CPU_SM:u_CPU_SM|STATE[4]   ; CPU_SM:u_CPU_SM|STATE[4]    ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.901      ;
; 0.763 ; SCSI_SM:u_SCSI_SM|STATE[3] ; SCSI_SM:u_SCSI_SM|SCSI_CS_o ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.915      ;
; 0.765 ; SCSI_SM:u_SCSI_SM|STATE[0] ; SCSI_SM:u_SCSI_SM|S2CPU_o   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.004     ; 0.913      ;
; 0.770 ; SCSI_SM:u_SCSI_SM|STATE[2] ; SCSI_SM:u_SCSI_SM|STATE[0]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.922      ;
; 0.776 ; SCSI_SM:u_SCSI_SM|STATE[1] ; SCSI_SM:u_SCSI_SM|RE_o      ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.928      ;
; 0.779 ; CPU_SM:u_CPU_SM|STATE[1]   ; CPU_SM:u_CPU_SM|BREQ        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.005      ; 0.936      ;
; 0.781 ; CPU_SM:u_CPU_SM|STATE[1]   ; CPU_SM:u_CPU_SM|STOPFLUSH   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.005      ; 0.938      ;
; 0.788 ; CPU_SM:u_CPU_SM|STATE[1]   ; CPU_SM:u_CPU_SM|DIEL        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.940      ;
; 0.789 ; SCSI_SM:u_SCSI_SM|STATE[3] ; SCSI_SM:u_SCSI_SM|RDFIFO_d  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 0.942      ;
; 0.791 ; SCSI_SM:u_SCSI_SM|STATE[2] ; SCSI_SM:u_SCSI_SM|CPU2S_o   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.943      ;
; 0.811 ; SCSI_SM:u_SCSI_SM|STATE[4] ; SCSI_SM:u_SCSI_SM|SCSI_CS_o ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.963      ;
; 0.812 ; SCSI_SM:u_SCSI_SM|STATE[3] ; SCSI_SM:u_SCSI_SM|STATE[3]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.964      ;
; 0.823 ; SCSI_SM:u_SCSI_SM|STATE[2] ; SCSI_SM:u_SCSI_SM|S2F_o     ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 0.976      ;
; 0.830 ; CPU_SM:u_CPU_SM|STATE[0]   ; CPU_SM:u_CPU_SM|BGACK       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.004      ; 0.986      ;
; 0.832 ; SCSI_SM:u_SCSI_SM|STATE[0] ; SCSI_SM:u_SCSI_SM|F2S_o     ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 0.985      ;
; 0.836 ; CPU_SM:u_CPU_SM|STATE[2]   ; CPU_SM:u_CPU_SM|PDS         ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.002      ; 0.990      ;
; 0.838 ; SCSI_SM:u_SCSI_SM|STATE[3] ; SCSI_SM:u_SCSI_SM|CPU2S_o   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.990      ;
; 0.839 ; CPU_SM:u_CPU_SM|STATE[3]   ; CPU_SM:u_CPU_SM|BRIDGEIN    ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.002     ; 0.989      ;
; 0.839 ; SCSI_SM:u_SCSI_SM|STATE[1] ; SCSI_SM:u_SCSI_SM|S2CPU_o   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.004     ; 0.987      ;
; 0.842 ; SCSI_SM:u_SCSI_SM|STATE[2] ; SCSI_SM:u_SCSI_SM|WE_o      ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.994      ;
; 0.853 ; CPU_SM:u_CPU_SM|STATE[1]   ; CPU_SM:u_CPU_SM|PLHW        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 1.006      ;
; 0.856 ; SCSI_SM:u_SCSI_SM|STATE[2] ; SCSI_SM:u_SCSI_SM|RIFIFO_d  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 1.009      ;
; 0.856 ; CPU_SM:u_CPU_SM|STATE[4]   ; CPU_SM:u_CPU_SM|BRIDGEIN    ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.002      ; 1.010      ;
; 0.857 ; CPU_SM:u_CPU_SM|STATE[0]   ; CPU_SM:u_CPU_SM|DIEL        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 1.008      ;
; 0.860 ; CPU_SM:u_CPU_SM|STATE[4]   ; CPU_SM:u_CPU_SM|DIEH        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.002      ; 1.014      ;
; 0.863 ; SCSI_SM:u_SCSI_SM|STATE[4] ; SCSI_SM:u_SCSI_SM|S2F_o     ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 1.016      ;
; 0.864 ; SCSI_SM:u_SCSI_SM|STATE[4] ; SCSI_SM:u_SCSI_SM|CPU2S_o   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.016      ;
; 0.865 ; CPU_SM:u_CPU_SM|STATE[2]   ; CPU_SM:u_CPU_SM|F2CPUL      ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.004      ; 1.021      ;
; 0.867 ; CPU_SM:u_CPU_SM|STATE[2]   ; CPU_SM:u_CPU_SM|STATE[4]    ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.019      ;
; 0.869 ; SCSI_SM:u_SCSI_SM|STATE[0] ; SCSI_SM:u_SCSI_SM|STATE[2]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.021      ;
; 0.869 ; SCSI_SM:u_SCSI_SM|STATE[0] ; SCSI_SM:u_SCSI_SM|RDFIFO_d  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 1.022      ;
; 0.884 ; SCSI_SM:u_SCSI_SM|STATE[4] ; SCSI_SM:u_SCSI_SM|RE_o      ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.036      ;
; 0.886 ; SCSI_SM:u_SCSI_SM|STATE[2] ; SCSI_SM:u_SCSI_SM|F2S_o     ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 1.039      ;
; 0.888 ; SCSI_SM:u_SCSI_SM|STATE[2] ; SCSI_SM:u_SCSI_SM|S2CPU_o   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.004     ; 1.036      ;
; 0.894 ; CPU_SM:u_CPU_SM|STATE[0]   ; CPU_SM:u_CPU_SM|INCNI       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.008     ; 1.038      ;
; 0.898 ; CPU_SM:u_CPU_SM|STATE[3]   ; CPU_SM:u_CPU_SM|INCNI       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.009     ; 1.041      ;
; 0.900 ; CPU_SM:u_CPU_SM|STATE[0]   ; CPU_SM:u_CPU_SM|STATE[4]    ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.003     ; 1.049      ;
; 0.901 ; SCSI_SM:u_SCSI_SM|STATE[2] ; SCSI_SM:u_SCSI_SM|RE_o      ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.053      ;
; 0.901 ; SCSI_SM:u_SCSI_SM|STATE[3] ; SCSI_SM:u_SCSI_SM|S2F_o     ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 1.054      ;
; 0.909 ; SCSI_SM:u_SCSI_SM|STATE[2] ; SCSI_SM:u_SCSI_SM|STATE[3]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.061      ;
; 0.911 ; SCSI_SM:u_SCSI_SM|STATE[3] ; SCSI_SM:u_SCSI_SM|INCNO_o   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 1.064      ;
; 0.915 ; CPU_SM:u_CPU_SM|STATE[4]   ; CPU_SM:u_CPU_SM|F2CPUL      ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.004      ; 1.071      ;
; 0.922 ; SCSI_SM:u_SCSI_SM|STATE[3] ; SCSI_SM:u_SCSI_SM|WE_o      ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.074      ;
; 0.924 ; CPU_SM:u_CPU_SM|STATE[0]   ; CPU_SM:u_CPU_SM|PLHW        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.076      ;
; 0.926 ; SCSI_SM:u_SCSI_SM|STATE[0] ; SCSI_SM:u_SCSI_SM|DACK_o    ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.078      ;
; 0.928 ; SCSI_SM:u_SCSI_SM|STATE[0] ; SCSI_SM:u_SCSI_SM|S2F_o     ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 1.081      ;
; 0.930 ; SCSI_SM:u_SCSI_SM|STATE[0] ; SCSI_SM:u_SCSI_SM|INCNO_o   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 1.083      ;
; 0.933 ; SCSI_SM:u_SCSI_SM|STATE[1] ; SCSI_SM:u_SCSI_SM|SCSI_CS_o ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.085      ;
; 0.937 ; SCSI_SM:u_SCSI_SM|STATE[4] ; SCSI_SM:u_SCSI_SM|WE_o      ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.089      ;
; 0.943 ; CPU_SM:u_CPU_SM|STATE[4]   ; CPU_SM:u_CPU_SM|BRIDGEOUT   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 1.094      ;
; 0.945 ; CPU_SM:u_CPU_SM|STATE[3]   ; CPU_SM:u_CPU_SM|DIEL        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.002     ; 1.095      ;
; 0.948 ; SCSI_SM:u_SCSI_SM|STATE[0] ; SCSI_SM:u_SCSI_SM|STATE[3]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.100      ;
; 0.951 ; SCSI_SM:u_SCSI_SM|STATE[0] ; SCSI_SM:u_SCSI_SM|WE_o      ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.103      ;
; 0.963 ; CPU_SM:u_CPU_SM|STATE[4]   ; CPU_SM:u_CPU_SM|BREQ        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.007      ; 1.122      ;
; 0.964 ; CPU_SM:u_CPU_SM|STATE[4]   ; CPU_SM:u_CPU_SM|PDS         ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.002      ; 1.118      ;
; 0.966 ; CPU_SM:u_CPU_SM|STATE[1]   ; CPU_SM:u_CPU_SM|STATE[1]    ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.118      ;
; 0.967 ; CPU_SM:u_CPU_SM|STATE[1]   ; CPU_SM:u_CPU_SM|DIEH        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.119      ;
; 0.968 ; CPU_SM:u_CPU_SM|STATE[2]   ; CPU_SM:u_CPU_SM|SIZE1       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 1.119      ;
; 0.968 ; SCSI_SM:u_SCSI_SM|STATE[3] ; SCSI_SM:u_SCSI_SM|DACK_o    ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.120      ;
; 0.968 ; CPU_SM:u_CPU_SM|STATE[2]   ; CPU_SM:u_CPU_SM|BRIDGEOUT   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 1.119      ;
; 0.977 ; SCSI_SM:u_SCSI_SM|STATE[2] ; SCSI_SM:u_SCSI_SM|STATE[4]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.129      ;
; 0.980 ; CPU_SM:u_CPU_SM|STATE[1]   ; CPU_SM:u_CPU_SM|BGACK       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.005      ; 1.137      ;
; 0.982 ; SCSI_SM:u_SCSI_SM|STATE[3] ; SCSI_SM:u_SCSI_SM|RIFIFO_d  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 1.135      ;
; 0.989 ; CPU_SM:u_CPU_SM|STATE[4]   ; CPU_SM:u_CPU_SM|F2CPUH      ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.004      ; 1.145      ;
; 0.991 ; CPU_SM:u_CPU_SM|STATE[2]   ; CPU_SM:u_CPU_SM|F2CPUH      ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.004      ; 1.147      ;
; 0.991 ; SCSI_SM:u_SCSI_SM|STATE[1] ; SCSI_SM:u_SCSI_SM|S2F_o     ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 1.144      ;
+-------+----------------------------+-----------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'sclk'                                                                                                                      ;
+--------+----------------------+---------+---------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node ; Launch Clock                                ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+---------+---------------------------------------------+-------------+--------------+------------+------------+
; 28.718 ; CPU_SM:u_CPU_SM|PDS  ; DS_O_   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -30.000      ; 1.549      ; 0.419      ;
; 28.977 ; CPU_SM:u_CPU_SM|PLLW ; LLW     ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -30.000      ; 1.704      ; 0.833      ;
; 29.075 ; CPU_SM:u_CPU_SM|PLHW ; LHW     ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -30.000      ; 1.701      ; 0.928      ;
; 29.102 ; CPU_SM:u_CPU_SM|PAS  ; AS_O_   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -30.000      ; 1.186      ; 0.440      ;
+--------+----------------------+---------+---------------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'u_PLL|APLL_inst|altpll_component|pll|clk[1]'                                                                                                                                   ;
+--------+---------------------------+----------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                    ; Launch Clock                                ; Latch Clock                                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+----------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; 26.114 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|PAS        ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.021     ; 1.397      ;
; 26.126 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|BGACK      ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.012      ; 1.418      ;
; 26.200 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|F2CPUL     ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.009      ; 1.341      ;
; 26.200 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|INCNI      ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.000      ; 1.332      ;
; 26.200 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|F2CPUH     ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.009      ; 1.341      ;
; 26.200 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[3]   ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.009      ; 1.341      ;
; 26.206 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|BRIDGEOUT  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.004      ; 1.330      ;
; 26.206 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|SIZE1      ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.004      ; 1.330      ;
; 26.211 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|PLLW       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.005      ; 1.326      ;
; 26.211 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[2]   ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.005      ; 1.326      ;
; 26.211 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[4]   ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.005      ; 1.326      ;
; 26.223 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STOPFLUSH  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.012      ; 1.321      ;
; 26.223 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|BREQ       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.012      ; 1.321      ;
; 26.230 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|PLHW       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.008      ; 1.310      ;
; 26.230 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[0]   ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.008      ; 1.310      ;
; 26.232 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|BRIDGEIN   ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.007      ; 1.307      ;
; 26.232 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|DIEH       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.007      ; 1.307      ;
; 26.232 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|DIEL       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.007      ; 1.307      ;
; 26.256 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|INCFIFO    ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.015      ; 1.291      ;
; 26.312 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|STATE[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.008     ; 1.212      ;
; 26.312 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|STATE[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.008     ; 1.212      ;
; 26.312 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|STATE[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.008     ; 1.212      ;
; 26.312 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|STATE[3] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.008     ; 1.212      ;
; 26.312 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|STATE[4] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.008     ; 1.212      ;
; 26.347 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|INCNO      ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.015      ; 1.200      ;
; 26.347 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|DECFIFO    ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.015      ; 1.200      ;
; 26.607 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|PDS        ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.007      ; 0.932      ;
; 26.607 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[1]   ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.007      ; 0.932      ;
+--------+---------------------------+----------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'u_PLL|APLL_inst|altpll_component|pll|clk[2]'                                                                                                                                   ;
+--------+---------------------------+----------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                    ; Launch Clock                                ; Latch Clock                                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+----------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; 31.126 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|BGRANT_    ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 32.500       ; 0.012      ; 1.418      ;
; 31.126 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|nCYCLEDONE ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 32.500       ; 0.012      ; 1.418      ;
; 31.223 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|DMAENA     ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 32.500       ; 0.012      ; 1.321      ;
; 31.223 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|CDREQ_   ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 32.500       ; 0.012      ; 1.321      ;
; 31.223 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|FLUSHFIFO  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 32.500       ; 0.012      ; 1.321      ;
; 31.311 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|CCPUREQ  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 32.500       ; -0.007     ; 1.214      ;
; 31.312 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|CDSACK_  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 32.500       ; -0.008     ; 1.212      ;
+--------+---------------------------+----------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'u_PLL|APLL_inst|altpll_component|pll|clk[2]'                                                                                                                                   ;
+-------+---------------------------+----------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                    ; Launch Clock                                ; Latch Clock                                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+----------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; 8.568 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|CDSACK_  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; -7.500       ; -0.008     ; 1.212      ;
; 8.569 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|CCPUREQ  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; -7.500       ; -0.007     ; 1.214      ;
; 8.657 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|DMAENA     ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; -7.500       ; 0.012      ; 1.321      ;
; 8.657 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|CDREQ_   ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; -7.500       ; 0.012      ; 1.321      ;
; 8.657 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|FLUSHFIFO  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; -7.500       ; 0.012      ; 1.321      ;
; 8.754 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|BGRANT_    ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; -7.500       ; 0.012      ; 1.418      ;
; 8.754 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|nCYCLEDONE ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; -7.500       ; 0.012      ; 1.418      ;
+-------+---------------------------+----------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'u_PLL|APLL_inst|altpll_component|pll|clk[1]'                                                                                                                                    ;
+--------+---------------------------+----------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                    ; Launch Clock                                ; Latch Clock                                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+----------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; 13.273 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|PDS        ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; 0.007      ; 0.932      ;
; 13.273 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[1]   ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; 0.007      ; 0.932      ;
; 13.533 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|INCNO      ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; 0.015      ; 1.200      ;
; 13.533 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|DECFIFO    ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; 0.015      ; 1.200      ;
; 13.568 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|STATE[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.008     ; 1.212      ;
; 13.568 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|STATE[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.008     ; 1.212      ;
; 13.568 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|STATE[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.008     ; 1.212      ;
; 13.568 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|STATE[3] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.008     ; 1.212      ;
; 13.568 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|STATE[4] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.008     ; 1.212      ;
; 13.624 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|INCFIFO    ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; 0.015      ; 1.291      ;
; 13.648 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|BRIDGEIN   ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; 0.007      ; 1.307      ;
; 13.648 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|DIEH       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; 0.007      ; 1.307      ;
; 13.648 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|DIEL       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; 0.007      ; 1.307      ;
; 13.650 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|PLHW       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; 0.008      ; 1.310      ;
; 13.650 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[0]   ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; 0.008      ; 1.310      ;
; 13.657 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STOPFLUSH  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; 0.012      ; 1.321      ;
; 13.657 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|BREQ       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; 0.012      ; 1.321      ;
; 13.669 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|PLLW       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; 0.005      ; 1.326      ;
; 13.669 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[2]   ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; 0.005      ; 1.326      ;
; 13.669 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[4]   ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; 0.005      ; 1.326      ;
; 13.674 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|BRIDGEOUT  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; 0.004      ; 1.330      ;
; 13.674 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|SIZE1      ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; 0.004      ; 1.330      ;
; 13.680 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|F2CPUL     ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; 0.009      ; 1.341      ;
; 13.680 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|INCNI      ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; 0.000      ; 1.332      ;
; 13.680 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|F2CPUH     ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; 0.009      ; 1.341      ;
; 13.680 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[3]   ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; 0.009      ; 1.341      ;
; 13.754 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|BGACK      ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; 0.012      ; 1.418      ;
; 13.766 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|PAS        ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.021     ; 1.397      ;
+--------+---------------------------+----------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'sclk'                                                                                         ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                        ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------+
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; sclk  ; Fall       ; AS_O_                                         ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; sclk  ; Fall       ; AS_O_                                         ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; sclk  ; Fall       ; DS_O_                                         ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; sclk  ; Fall       ; DS_O_                                         ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; sclk  ; Fall       ; LHW                                           ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; sclk  ; Fall       ; LHW                                           ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; sclk  ; Fall       ; LLW                                           ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; sclk  ; Fall       ; LLW                                           ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; sclk  ; Rise       ; AS_O_|clk                                     ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; AS_O_|clk                                     ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; sclk  ; Rise       ; DS_O_|clk                                     ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; DS_O_|clk                                     ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; sclk  ; Rise       ; LHW|clk                                       ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; LHW|clk                                       ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; sclk  ; Rise       ; LLW|clk                                       ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; LLW|clk                                       ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; sclk  ; Rise       ; SCLK|combout                                  ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; SCLK|combout                                  ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; sclk  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[0]   ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[0]   ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; sclk  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1]   ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1]   ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; sclk  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2]   ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2]   ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; sclk  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|inclk[0] ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|inclk[0] ;
; 37.620 ; 40.000       ; 2.380          ; Port Rate        ; sclk  ; Rise       ; SCLK                                          ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'u_PLL|APLL_inst|altpll_component|pll|clk[0]'                                                                                                                ;
+--------+--------------+----------------+------------------+---------------------------------------------+------------+-----------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                       ; Clock Edge ; Target                                                                ;
+--------+--------------+----------------+------------------+---------------------------------------------+------------+-----------------------------------------------------------------------+
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0]                                     ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0]                                     ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1]                                     ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1]                                     ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; SCSI_SM:u_SCSI_SM|CRESET_                                             ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; SCSI_SM:u_SCSI_SM|CRESET_                                             ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_CPU_SM|DSACK_LATCHED_[0]|clk                                        ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_CPU_SM|DSACK_LATCHED_[0]|clk                                        ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_CPU_SM|DSACK_LATCHED_[1]|clk                                        ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_CPU_SM|DSACK_LATCHED_[1]|clk                                        ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_PLL|APLL_inst|altpll_component|_clk0~clkctrl|inclk[0]               ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_PLL|APLL_inst|altpll_component|_clk0~clkctrl|inclk[0]               ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_PLL|APLL_inst|altpll_component|_clk0~clkctrl|outclk                 ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_PLL|APLL_inst|altpll_component|_clk0~clkctrl|outclk                 ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_SCSI_SM|CRESET_|clk                                                 ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_SCSI_SM|CRESET_|clk                                                 ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_term|TERM_COUNTER[0]|clk                      ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_term|TERM_COUNTER[0]|clk                      ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_term|TERM_COUNTER[1]|clk                      ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_term|TERM_COUNTER[1]|clk                      ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_term|TERM_COUNTER[2]|clk                      ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_term|TERM_COUNTER[2]|clk                      ;
+--------+--------------+----------------+------------------+---------------------------------------------+------------+-----------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'u_PLL|APLL_inst|altpll_component|pll|clk[1]'                                                                      ;
+--------+--------------+----------------+------------------+---------------------------------------------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                       ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+---------------------------------------------+------------+-----------------------------+
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|BGACK       ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|BGACK       ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|BREQ        ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|BREQ        ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|BRIDGEIN    ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|BRIDGEIN    ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|BRIDGEOUT   ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|BRIDGEOUT   ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|DECFIFO     ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|DECFIFO     ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|DIEH        ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|DIEH        ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|DIEL        ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|DIEL        ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|F2CPUH      ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|F2CPUH      ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|F2CPUL      ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|F2CPUL      ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|INCFIFO     ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|INCFIFO     ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|INCNI       ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|INCNI       ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|INCNO       ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|INCNO       ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|PAS         ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|PAS         ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|PDS         ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|PDS         ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|PLHW        ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|PLHW        ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|PLLW        ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|PLLW        ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|SIZE1       ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|SIZE1       ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|STATE[0]    ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|STATE[0]    ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|STATE[1]    ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|STATE[1]    ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|STATE[2]    ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|STATE[2]    ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|STATE[3]    ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|STATE[3]    ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|STATE[4]    ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|STATE[4]    ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|STOPFLUSH   ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|STOPFLUSH   ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|CPU2S_o   ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|CPU2S_o   ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|DACK_o    ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|DACK_o    ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|F2S_o     ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|F2S_o     ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o   ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o   ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|INCNI_o   ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|INCNI_o   ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|INCNO_o   ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|INCNO_o   ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|RDFIFO_d  ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|RDFIFO_d  ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|RE_o      ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|RE_o      ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|RIFIFO_d  ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|RIFIFO_d  ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|S2CPU_o   ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|S2CPU_o   ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|S2F_o     ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|S2F_o     ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_CS_o ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_CS_o ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|STATE[0]  ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|STATE[0]  ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|STATE[1]  ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|STATE[1]  ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|STATE[2]  ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|STATE[2]  ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|STATE[3]  ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|STATE[3]  ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|STATE[4]  ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|STATE[4]  ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|WE_o      ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|WE_o      ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; u_CPU_SM|BGACK|clk          ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; u_CPU_SM|BGACK|clk          ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; u_CPU_SM|BREQ|clk           ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; u_CPU_SM|BREQ|clk           ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; u_CPU_SM|BRIDGEIN|clk       ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; u_CPU_SM|BRIDGEIN|clk       ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; u_CPU_SM|BRIDGEOUT|clk      ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; u_CPU_SM|BRIDGEOUT|clk      ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; u_CPU_SM|DECFIFO|clk        ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; u_CPU_SM|DECFIFO|clk        ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; u_CPU_SM|DIEH|clk           ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; u_CPU_SM|DIEH|clk           ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; u_CPU_SM|DIEL|clk           ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; u_CPU_SM|DIEL|clk           ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; u_CPU_SM|F2CPUH|clk         ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; u_CPU_SM|F2CPUH|clk         ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; u_CPU_SM|F2CPUL|clk         ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; u_CPU_SM|F2CPUL|clk         ;
+--------+--------------+----------------+------------------+---------------------------------------------+------------+-----------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'u_PLL|APLL_inst|altpll_component|pll|clk[2]'                                                                                                  ;
+--------+--------------+----------------+------------------+---------------------------------------------+------------+---------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                       ; Clock Edge ; Target                                                  ;
+--------+--------------+----------------+------------------+---------------------------------------------+------------+---------------------------------------------------------+
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; CPU_SM:u_CPU_SM|BGRANT_                                 ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; CPU_SM:u_CPU_SM|BGRANT_                                 ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; CPU_SM:u_CPU_SM|DMAENA                                  ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; CPU_SM:u_CPU_SM|DMAENA                                  ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; CPU_SM:u_CPU_SM|FLUSHFIFO                               ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; CPU_SM:u_CPU_SM|FLUSHFIFO                               ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; CPU_SM:u_CPU_SM|nCYCLEDONE                              ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; CPU_SM:u_CPU_SM|nCYCLEDONE                              ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; SCSI_SM:u_SCSI_SM|CCPUREQ                               ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; SCSI_SM:u_SCSI_SM|CCPUREQ                               ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; SCSI_SM:u_SCSI_SM|CDREQ_                                ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; SCSI_SM:u_SCSI_SM|CDREQ_                                ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; SCSI_SM:u_SCSI_SM|CDSACK_                               ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; SCSI_SM:u_SCSI_SM|CDSACK_                               ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; u_CPU_SM|BGRANT_|clk                                    ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; u_CPU_SM|BGRANT_|clk                                    ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; u_CPU_SM|DMAENA|clk                                     ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; u_CPU_SM|DMAENA|clk                                     ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; u_CPU_SM|FLUSHFIFO|clk                                  ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; u_CPU_SM|FLUSHFIFO|clk                                  ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; u_CPU_SM|nCYCLEDONE|clk                                 ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; u_CPU_SM|nCYCLEDONE|clk                                 ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; u_PLL|APLL_inst|altpll_component|_clk2~clkctrl|inclk[0] ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; u_PLL|APLL_inst|altpll_component|_clk2~clkctrl|inclk[0] ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; u_PLL|APLL_inst|altpll_component|_clk2~clkctrl|outclk   ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; u_PLL|APLL_inst|altpll_component|_clk2~clkctrl|outclk   ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; u_SCSI_SM|CCPUREQ|clk                                   ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; u_SCSI_SM|CCPUREQ|clk                                   ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; u_SCSI_SM|CDREQ_|clk                                    ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; u_SCSI_SM|CDREQ_|clk                                    ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; u_SCSI_SM|CDSACK_|clk                                   ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; u_SCSI_SM|CDSACK_|clk                                   ;
+--------+--------------+----------------+------------------+---------------------------------------------+------------+---------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                               ;
+---------------+------------+---------+---------+------------+---------------------------------------------+
; Data Port     ; Clock Port ; Rise    ; Fall    ; Clock Edge ; Clock Reference                             ;
+---------------+------------+---------+---------+------------+---------------------------------------------+
; _AS_IO        ; sclk       ; 1.633   ; 1.633   ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; _BERR         ; sclk       ; 1.699   ; 1.699   ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; _CS           ; sclk       ; 1.334   ; 1.334   ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; _DSACK_IO[*]  ; sclk       ; 1.724   ; 1.724   ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  _DSACK_IO[0] ; sclk       ; 1.724   ; 1.724   ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  _DSACK_IO[1] ; sclk       ; 1.476   ; 1.476   ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; R_W_IO        ; sclk       ; -5.434  ; -5.434  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _BERR         ; sclk       ; -3.938  ; -3.938  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _DSACK_IO[*]  ; sclk       ; -4.178  ; -4.178  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  _DSACK_IO[0] ; sclk       ; -4.226  ; -4.226  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  _DSACK_IO[1] ; sclk       ; -4.178  ; -4.178  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _STERM        ; sclk       ; -7.391  ; -7.391  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; ADDR[*]       ; sclk       ; -11.218 ; -11.218 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  ADDR[6]      ; sclk       ; -11.218 ; -11.218 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _AS_IO        ; sclk       ; -10.240 ; -10.240 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _BERR         ; sclk       ; -10.298 ; -10.298 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _BG           ; sclk       ; -11.301 ; -11.301 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _BGACK_IO     ; sclk       ; -11.484 ; -11.484 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _CS           ; sclk       ; -11.248 ; -11.248 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _DREQ         ; sclk       ; -13.820 ; -13.820 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _DSACK_IO[*]  ; sclk       ; -10.231 ; -10.231 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  _DSACK_IO[0] ; sclk       ; -10.231 ; -10.231 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  _DSACK_IO[1] ; sclk       ; -11.339 ; -11.339 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _STERM        ; sclk       ; -13.047 ; -13.047 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
+---------------+------------+---------+---------+------------+---------------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                              ;
+---------------+------------+--------+--------+------------+---------------------------------------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                             ;
+---------------+------------+--------+--------+------------+---------------------------------------------+
; _AS_IO        ; sclk       ; -1.405 ; -1.405 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; _BERR         ; sclk       ; -1.485 ; -1.485 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; _CS           ; sclk       ; -1.039 ; -1.039 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; _DSACK_IO[*]  ; sclk       ; -1.356 ; -1.356 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  _DSACK_IO[0] ; sclk       ; -1.604 ; -1.604 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  _DSACK_IO[1] ; sclk       ; -1.356 ; -1.356 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; R_W_IO        ; sclk       ; 6.026  ; 6.026  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _BERR         ; sclk       ; 5.664  ; 5.664  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _DSACK_IO[*]  ; sclk       ; 5.630  ; 5.630  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  _DSACK_IO[0] ; sclk       ; 5.627  ; 5.627  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  _DSACK_IO[1] ; sclk       ; 5.630  ; 5.630  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _STERM        ; sclk       ; 8.707  ; 8.707  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; ADDR[*]       ; sclk       ; 11.338 ; 11.338 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  ADDR[6]      ; sclk       ; 11.338 ; 11.338 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _AS_IO        ; sclk       ; 11.332 ; 11.332 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _BERR         ; sclk       ; 10.418 ; 10.418 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _BG           ; sclk       ; 11.421 ; 11.421 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _BGACK_IO     ; sclk       ; 11.604 ; 11.604 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _CS           ; sclk       ; 11.368 ; 11.368 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _DREQ         ; sclk       ; 13.940 ; 13.940 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _DSACK_IO[*]  ; sclk       ; 11.459 ; 11.459 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  _DSACK_IO[0] ; sclk       ; 10.351 ; 10.351 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  _DSACK_IO[1] ; sclk       ; 11.459 ; 11.459 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _STERM        ; sclk       ; 13.167 ; 13.167 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
+---------------+------------+--------+--------+------------+---------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                  ;
+--------------+------------+--------+--------+------------+---------------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                             ;
+--------------+------------+--------+--------+------------+---------------------------------------------+
; _AS_IO       ; sclk       ; 3.591  ; 3.591  ; Fall       ; sclk                                        ;
; _DS_IO       ; sclk       ; 3.710  ; 3.710  ; Fall       ; sclk                                        ;
; DATA_IO[*]   ; sclk       ; 16.041 ; 16.041 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[0]  ; sclk       ; 15.881 ; 15.881 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[1]  ; sclk       ; 15.515 ; 15.515 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[2]  ; sclk       ; 14.048 ; 14.048 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[3]  ; sclk       ; 14.047 ; 14.047 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[4]  ; sclk       ; 15.567 ; 15.567 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[5]  ; sclk       ; 16.041 ; 16.041 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[6]  ; sclk       ; 15.859 ; 15.859 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[7]  ; sclk       ; 15.939 ; 15.939 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[8]  ; sclk       ; 15.479 ; 15.479 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[9]  ; sclk       ; 14.644 ; 14.644 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[10] ; sclk       ; 14.349 ; 14.349 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[11] ; sclk       ; 14.247 ; 14.247 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[12] ; sclk       ; 14.326 ; 14.326 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[13] ; sclk       ; 14.151 ; 14.151 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[14] ; sclk       ; 14.245 ; 14.245 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[15] ; sclk       ; 14.316 ; 14.316 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[16] ; sclk       ; 13.697 ; 13.697 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[17] ; sclk       ; 13.620 ; 13.620 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[18] ; sclk       ; 12.986 ; 12.986 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[19] ; sclk       ; 13.760 ; 13.760 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[20] ; sclk       ; 13.904 ; 13.904 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[21] ; sclk       ; 12.972 ; 12.972 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[22] ; sclk       ; 13.006 ; 13.006 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[23] ; sclk       ; 12.926 ; 12.926 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[24] ; sclk       ; 13.889 ; 13.889 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[25] ; sclk       ; 14.190 ; 14.190 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[26] ; sclk       ; 13.980 ; 13.980 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[27] ; sclk       ; 14.190 ; 14.190 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[28] ; sclk       ; 13.871 ; 13.871 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[29] ; sclk       ; 13.998 ; 13.998 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[30] ; sclk       ; 13.997 ; 13.997 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[31] ; sclk       ; 14.063 ; 14.063 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; OWN_         ; sclk       ; 11.927 ; 11.927 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; PDATA_OE_    ; sclk       ; 12.828 ; 12.828 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; PD_PORT[*]   ; sclk       ; 15.403 ; 15.403 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[0]  ; sclk       ; 15.087 ; 15.087 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[1]  ; sclk       ; 14.768 ; 14.768 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[2]  ; sclk       ; 15.024 ; 15.024 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[3]  ; sclk       ; 15.335 ; 15.335 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[4]  ; sclk       ; 14.865 ; 14.865 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[5]  ; sclk       ; 15.138 ; 15.138 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[6]  ; sclk       ; 15.109 ; 15.109 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[7]  ; sclk       ; 15.403 ; 15.403 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; SIZ1         ; sclk       ; 13.679 ; 13.679 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _BGACK_IO    ; sclk       ; 11.907 ; 11.907 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _BR          ; sclk       ; 11.972 ; 11.972 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _CSS         ; sclk       ; 11.781 ; 11.781 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _DACK        ; sclk       ; 12.070 ; 12.070 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _DMAEN       ; sclk       ; 13.094 ; 13.094 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _IOR         ; sclk       ; 12.203 ; 12.203 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _IOW         ; sclk       ; 12.197 ; 12.197 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _LED_DMA     ; sclk       ; 13.161 ; 13.161 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _LED_RD      ; sclk       ; 13.407 ; 13.407 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _LED_WR      ; sclk       ; 13.321 ; 13.321 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
+--------------+------------+--------+--------+------------+---------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                          ;
+--------------+------------+--------+--------+------------+---------------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                             ;
+--------------+------------+--------+--------+------------+---------------------------------------------+
; _AS_IO       ; sclk       ; 3.591  ; 3.591  ; Fall       ; sclk                                        ;
; _DS_IO       ; sclk       ; 3.710  ; 3.710  ; Fall       ; sclk                                        ;
; DATA_IO[*]   ; sclk       ; 12.586 ; 12.586 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[0]  ; sclk       ; 13.667 ; 13.667 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[1]  ; sclk       ; 13.591 ; 13.591 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[2]  ; sclk       ; 13.105 ; 13.105 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[3]  ; sclk       ; 13.386 ; 13.386 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[4]  ; sclk       ; 13.595 ; 13.595 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[5]  ; sclk       ; 13.147 ; 13.147 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[6]  ; sclk       ; 12.966 ; 12.966 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[7]  ; sclk       ; 13.177 ; 13.177 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[8]  ; sclk       ; 13.184 ; 13.184 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[9]  ; sclk       ; 13.161 ; 13.161 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[10] ; sclk       ; 12.795 ; 12.795 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[11] ; sclk       ; 12.761 ; 12.761 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[12] ; sclk       ; 13.070 ; 13.070 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[13] ; sclk       ; 12.832 ; 12.832 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[14] ; sclk       ; 12.835 ; 12.835 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[15] ; sclk       ; 12.744 ; 12.744 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[16] ; sclk       ; 12.742 ; 12.742 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[17] ; sclk       ; 12.739 ; 12.739 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[18] ; sclk       ; 12.829 ; 12.829 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[19] ; sclk       ; 12.884 ; 12.884 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[20] ; sclk       ; 12.948 ; 12.948 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[21] ; sclk       ; 12.833 ; 12.833 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[22] ; sclk       ; 12.746 ; 12.746 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[23] ; sclk       ; 12.771 ; 12.771 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[24] ; sclk       ; 12.871 ; 12.871 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[25] ; sclk       ; 12.787 ; 12.787 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[26] ; sclk       ; 12.666 ; 12.666 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[27] ; sclk       ; 13.230 ; 13.230 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[28] ; sclk       ; 12.947 ; 12.947 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[29] ; sclk       ; 13.086 ; 13.086 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[30] ; sclk       ; 12.652 ; 12.652 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[31] ; sclk       ; 12.586 ; 12.586 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; OWN_         ; sclk       ; 11.927 ; 11.927 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; PDATA_OE_    ; sclk       ; 12.488 ; 12.488 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; PD_PORT[*]   ; sclk       ; 13.021 ; 13.021 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[0]  ; sclk       ; 13.021 ; 13.021 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[1]  ; sclk       ; 13.152 ; 13.152 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[2]  ; sclk       ; 13.187 ; 13.187 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[3]  ; sclk       ; 13.151 ; 13.151 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[4]  ; sclk       ; 13.299 ; 13.299 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[5]  ; sclk       ; 13.332 ; 13.332 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[6]  ; sclk       ; 13.120 ; 13.120 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[7]  ; sclk       ; 13.337 ; 13.337 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; SIZ1         ; sclk       ; 12.371 ; 12.371 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _BGACK_IO    ; sclk       ; 11.907 ; 11.907 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _BR          ; sclk       ; 11.972 ; 11.972 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _CSS         ; sclk       ; 11.781 ; 11.781 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _DACK        ; sclk       ; 12.070 ; 12.070 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _DMAEN       ; sclk       ; 13.094 ; 13.094 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _IOR         ; sclk       ; 12.203 ; 12.203 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _IOW         ; sclk       ; 12.197 ; 12.197 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _LED_DMA     ; sclk       ; 13.161 ; 13.161 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _LED_RD      ; sclk       ; 13.407 ; 13.407 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _LED_WR      ; sclk       ; 13.321 ; 13.321 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
+--------------+------------+--------+--------+------------+---------------------------------------------+


+-----------------------------------------------------------+
; Propagation Delay                                         ;
+-------------+-------------+-------+-------+-------+-------+
; Input Port  ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+-------------+-------------+-------+-------+-------+-------+
; ADDR[2]     ; DATA_IO[0]  ; 7.501 ;       ;       ; 7.501 ;
; ADDR[2]     ; DATA_IO[1]  ; 7.537 ; 7.155 ; 7.155 ; 7.537 ;
; ADDR[2]     ; DATA_IO[2]  ; 7.492 ; 7.784 ; 7.784 ; 7.492 ;
; ADDR[2]     ; DATA_IO[4]  ; 7.412 ; 7.324 ; 7.324 ; 7.412 ;
; ADDR[2]     ; DATA_IO[5]  ; 7.692 ;       ;       ; 7.692 ;
; ADDR[2]     ; DATA_IO[6]  ; 7.510 ;       ;       ; 7.510 ;
; ADDR[2]     ; DATA_IO[7]  ; 7.590 ;       ;       ; 7.590 ;
; ADDR[2]     ; DATA_IO[8]  ;       ; 7.349 ; 7.349 ;       ;
; ADDR[2]     ; DATA_OE_    ; 5.905 ;       ;       ; 5.905 ;
; ADDR[3]     ; DATA_IO[0]  ; 7.513 ; 7.784 ; 7.784 ; 7.513 ;
; ADDR[3]     ; DATA_IO[1]  ; 7.598 ; 7.820 ; 7.820 ; 7.598 ;
; ADDR[3]     ; DATA_IO[2]  ; 7.935 ; 7.935 ; 7.935 ; 7.935 ;
; ADDR[3]     ; DATA_IO[4]  ; 7.767 ; 7.695 ; 7.695 ; 7.767 ;
; ADDR[3]     ; DATA_IO[5]  ; 7.704 ; 7.975 ; 7.975 ; 7.704 ;
; ADDR[3]     ; DATA_IO[6]  ; 7.522 ; 7.793 ; 7.793 ; 7.522 ;
; ADDR[3]     ; DATA_IO[7]  ; 7.602 ; 7.873 ; 7.873 ; 7.602 ;
; ADDR[3]     ; DATA_IO[8]  ; 7.792 ;       ;       ; 7.792 ;
; ADDR[3]     ; DATA_OE_    ; 6.458 ;       ;       ; 6.458 ;
; ADDR[3]     ; PD_PORT[0]  ; 6.919 ; 6.919 ; 6.919 ; 6.919 ;
; ADDR[3]     ; PD_PORT[1]  ; 6.690 ; 6.690 ; 6.690 ; 6.690 ;
; ADDR[3]     ; PD_PORT[2]  ; 6.674 ; 6.674 ; 6.674 ; 6.674 ;
; ADDR[3]     ; PD_PORT[3]  ; 6.757 ; 6.757 ; 6.757 ; 6.757 ;
; ADDR[3]     ; PD_PORT[4]  ; 6.820 ; 6.820 ; 6.820 ; 6.820 ;
; ADDR[3]     ; PD_PORT[5]  ; 6.779 ; 6.779 ; 6.779 ; 6.779 ;
; ADDR[3]     ; PD_PORT[6]  ; 6.878 ; 6.878 ; 6.878 ; 6.878 ;
; ADDR[3]     ; PD_PORT[7]  ; 7.121 ; 7.121 ; 7.121 ; 7.121 ;
; ADDR[4]     ; DATA_IO[0]  ; 7.526 ;       ;       ; 7.526 ;
; ADDR[4]     ; DATA_IO[1]  ; 7.562 ; 7.172 ; 7.172 ; 7.562 ;
; ADDR[4]     ; DATA_IO[2]  ; 7.509 ; 7.809 ; 7.809 ; 7.509 ;
; ADDR[4]     ; DATA_IO[4]  ; 7.437 ; 7.341 ; 7.341 ; 7.437 ;
; ADDR[4]     ; DATA_IO[5]  ; 7.717 ;       ;       ; 7.717 ;
; ADDR[4]     ; DATA_IO[6]  ; 7.535 ;       ;       ; 7.535 ;
; ADDR[4]     ; DATA_IO[7]  ; 7.615 ;       ;       ; 7.615 ;
; ADDR[4]     ; DATA_IO[8]  ;       ; 7.366 ; 7.366 ;       ;
; ADDR[4]     ; DATA_OE_    ;       ; 6.144 ; 6.144 ;       ;
; ADDR[5]     ; DATA_IO[0]  ; 7.401 ; 7.229 ; 7.229 ; 7.401 ;
; ADDR[5]     ; DATA_IO[1]  ; 7.437 ; 7.265 ; 7.265 ; 7.437 ;
; ADDR[5]     ; DATA_IO[2]  ; 7.552 ; 7.552 ; 7.552 ; 7.552 ;
; ADDR[5]     ; DATA_IO[4]  ; 7.312 ; 7.384 ; 7.384 ; 7.312 ;
; ADDR[5]     ; DATA_IO[5]  ; 7.592 ; 7.420 ; 7.420 ; 7.592 ;
; ADDR[5]     ; DATA_IO[6]  ; 7.410 ; 7.238 ; 7.238 ; 7.410 ;
; ADDR[5]     ; DATA_IO[7]  ; 7.490 ; 7.318 ; 7.318 ; 7.490 ;
; ADDR[5]     ; DATA_IO[8]  ;       ; 7.409 ; 7.409 ;       ;
; ADDR[5]     ; DATA_OE_    ;       ; 6.217 ; 6.217 ;       ;
; ADDR[6]     ; DATA_IO[0]  ; 7.713 ; 7.442 ; 7.442 ; 7.713 ;
; ADDR[6]     ; DATA_IO[1]  ; 7.749 ; 7.527 ; 7.527 ; 7.749 ;
; ADDR[6]     ; DATA_IO[2]  ; 7.864 ; 7.864 ; 7.864 ; 7.864 ;
; ADDR[6]     ; DATA_IO[4]  ; 7.624 ; 7.696 ; 7.696 ; 7.624 ;
; ADDR[6]     ; DATA_IO[5]  ; 7.904 ; 7.633 ; 7.633 ; 7.904 ;
; ADDR[6]     ; DATA_IO[6]  ; 7.722 ; 7.451 ; 7.451 ; 7.722 ;
; ADDR[6]     ; DATA_IO[7]  ; 7.802 ; 7.531 ; 7.531 ; 7.802 ;
; ADDR[6]     ; DATA_IO[8]  ;       ; 7.721 ; 7.721 ;       ;
; ADDR[6]     ; DATA_OE_    ;       ; 6.347 ; 6.347 ;       ;
; DATA_IO[0]  ; PD_PORT[0]  ; 7.783 ;       ;       ; 7.783 ;
; DATA_IO[1]  ; PD_PORT[1]  ; 7.441 ;       ;       ; 7.441 ;
; DATA_IO[2]  ; PD_PORT[2]  ; 7.781 ;       ;       ; 7.781 ;
; DATA_IO[3]  ; PD_PORT[3]  ; 8.154 ;       ;       ; 8.154 ;
; DATA_IO[4]  ; PD_PORT[4]  ; 7.505 ;       ;       ; 7.505 ;
; DATA_IO[5]  ; PD_PORT[5]  ; 7.862 ;       ;       ; 7.862 ;
; DATA_IO[6]  ; PD_PORT[6]  ; 7.542 ;       ;       ; 7.542 ;
; DATA_IO[7]  ; PD_PORT[7]  ; 7.858 ;       ;       ; 7.858 ;
; DATA_IO[16] ; PD_PORT[0]  ; 7.233 ;       ;       ; 7.233 ;
; DATA_IO[17] ; PD_PORT[1]  ; 6.870 ;       ;       ; 6.870 ;
; DATA_IO[18] ; PD_PORT[2]  ; 7.449 ;       ;       ; 7.449 ;
; DATA_IO[19] ; PD_PORT[3]  ; 7.023 ;       ;       ; 7.023 ;
; DATA_IO[20] ; PD_PORT[4]  ; 7.446 ;       ;       ; 7.446 ;
; DATA_IO[21] ; PD_PORT[5]  ; 7.417 ;       ;       ; 7.417 ;
; DATA_IO[22] ; PD_PORT[6]  ; 7.285 ;       ;       ; 7.285 ;
; DATA_IO[23] ; PD_PORT[7]  ; 7.666 ;       ;       ; 7.666 ;
; INTA        ; _INT        ;       ; 5.774 ; 5.774 ;       ;
; PD_PORT[0]  ; DATA_IO[8]  ; 6.947 ;       ;       ; 6.947 ;
; PD_PORT[0]  ; DATA_IO[24] ; 6.881 ;       ;       ; 6.881 ;
; PD_PORT[0]  ; PD_PORT[0]  ; 7.746 ;       ;       ; 7.746 ;
; PD_PORT[1]  ; DATA_IO[9]  ; 7.012 ;       ;       ; 7.012 ;
; PD_PORT[1]  ; DATA_IO[25] ; 7.122 ;       ;       ; 7.122 ;
; PD_PORT[1]  ; PD_PORT[1]  ; 7.299 ;       ;       ; 7.299 ;
; PD_PORT[2]  ; DATA_IO[10] ; 7.048 ;       ;       ; 7.048 ;
; PD_PORT[2]  ; DATA_IO[26] ; 7.157 ;       ;       ; 7.157 ;
; PD_PORT[2]  ; PD_PORT[2]  ; 7.542 ;       ;       ; 7.542 ;
; PD_PORT[3]  ; DATA_IO[11] ; 6.524 ;       ;       ; 6.524 ;
; PD_PORT[3]  ; DATA_IO[27] ; 7.156 ;       ;       ; 7.156 ;
; PD_PORT[3]  ; PD_PORT[3]  ; 7.993 ;       ;       ; 7.993 ;
; PD_PORT[4]  ; DATA_IO[12] ; 6.947 ;       ;       ; 6.947 ;
; PD_PORT[4]  ; DATA_IO[28] ; 6.916 ;       ;       ; 6.916 ;
; PD_PORT[4]  ; PD_PORT[4]  ; 7.708 ;       ;       ; 7.708 ;
; PD_PORT[5]  ; DATA_IO[13] ; 6.781 ;       ;       ; 6.781 ;
; PD_PORT[5]  ; DATA_IO[29] ; 7.151 ;       ;       ; 7.151 ;
; PD_PORT[5]  ; PD_PORT[5]  ; 7.591 ;       ;       ; 7.591 ;
; PD_PORT[6]  ; DATA_IO[14] ; 6.826 ;       ;       ; 6.826 ;
; PD_PORT[6]  ; DATA_IO[30] ; 6.931 ;       ;       ; 6.931 ;
; PD_PORT[6]  ; PD_PORT[6]  ; 7.362 ;       ;       ; 7.362 ;
; PD_PORT[7]  ; DATA_IO[15] ; 6.761 ;       ;       ; 6.761 ;
; PD_PORT[7]  ; DATA_IO[31] ; 6.765 ;       ;       ; 6.765 ;
; PD_PORT[7]  ; PD_PORT[7]  ; 7.691 ;       ;       ; 7.691 ;
; R_W_IO      ; DATA_IO[0]  ; 6.998 ; 8.805 ; 8.805 ; 6.998 ;
; R_W_IO      ; DATA_IO[1]  ; 6.998 ; 8.439 ; 8.439 ; 6.998 ;
; R_W_IO      ; DATA_IO[2]  ; 7.020 ; 7.209 ; 7.209 ; 7.020 ;
; R_W_IO      ; DATA_IO[3]  ; 7.008 ; 7.208 ; 7.208 ; 7.008 ;
; R_W_IO      ; DATA_IO[4]  ; 7.016 ; 8.491 ; 8.491 ; 7.016 ;
; R_W_IO      ; DATA_IO[5]  ; 6.887 ; 8.965 ; 8.965 ; 6.887 ;
; R_W_IO      ; DATA_IO[6]  ; 6.778 ; 8.783 ; 8.783 ; 6.778 ;
; R_W_IO      ; DATA_IO[7]  ; 6.887 ; 8.863 ; 8.863 ; 6.887 ;
; R_W_IO      ; DATA_IO[8]  ; 6.961 ; 8.403 ; 8.403 ; 6.961 ;
; R_W_IO      ; DATA_IO[9]  ; 6.778 ; 7.445 ; 7.445 ; 6.778 ;
; R_W_IO      ; DATA_IO[10] ; 6.616 ; 7.273 ; 7.273 ; 6.616 ;
; R_W_IO      ; DATA_IO[11] ; 6.624 ; 7.171 ; 7.171 ; 6.624 ;
; R_W_IO      ; DATA_IO[12] ; 6.640 ; 7.034 ; 7.034 ; 6.640 ;
; R_W_IO      ; DATA_IO[13] ; 6.624 ; 7.075 ; 7.075 ; 6.624 ;
; R_W_IO      ; DATA_IO[14] ; 6.616 ; 7.169 ; 7.169 ; 6.616 ;
; R_W_IO      ; DATA_IO[15] ; 6.624 ; 7.121 ; 7.121 ; 6.624 ;
; R_W_IO      ; DATA_IO[16] ; 6.714 ; 6.714 ; 6.714 ; 6.714 ;
; R_W_IO      ; DATA_IO[17] ; 6.724 ; 6.724 ; 6.724 ; 6.724 ;
; R_W_IO      ; DATA_IO[18] ; 6.864 ; 6.864 ; 6.864 ; 6.864 ;
; R_W_IO      ; DATA_IO[19] ; 6.856 ; 6.856 ; 6.856 ; 6.856 ;
; R_W_IO      ; DATA_IO[20] ; 6.864 ; 6.864 ; 6.864 ; 6.864 ;
; R_W_IO      ; DATA_IO[21] ; 6.864 ; 6.864 ; 6.864 ; 6.864 ;
; R_W_IO      ; DATA_IO[22] ; 6.829 ; 6.829 ; 6.829 ; 6.829 ;
; R_W_IO      ; DATA_IO[23] ; 6.829 ; 6.829 ; 6.829 ; 6.829 ;
; R_W_IO      ; DATA_IO[24] ; 6.907 ; 7.249 ; 7.249 ; 6.907 ;
; R_W_IO      ; DATA_IO[25] ; 6.843 ; 7.550 ; 7.550 ; 6.843 ;
; R_W_IO      ; DATA_IO[26] ; 6.671 ; 7.340 ; 7.340 ; 6.671 ;
; R_W_IO      ; DATA_IO[27] ; 7.203 ; 7.550 ; 7.550 ; 7.203 ;
; R_W_IO      ; DATA_IO[28] ; 6.671 ; 7.231 ; 7.231 ; 6.671 ;
; R_W_IO      ; DATA_IO[29] ; 7.149 ; 7.358 ; 7.358 ; 7.149 ;
; R_W_IO      ; DATA_IO[30] ; 7.149 ; 7.357 ; 7.357 ; 7.149 ;
; R_W_IO      ; DATA_IO[31] ; 7.159 ; 7.336 ; 7.336 ; 7.159 ;
; R_W_IO      ; _LED_RD     ;       ; 6.152 ; 6.152 ;       ;
; R_W_IO      ; _LED_WR     ; 6.075 ;       ;       ; 6.075 ;
; _AS_IO      ; DATA_IO[0]  ; 5.051 ; 4.780 ; 4.780 ; 5.051 ;
; _AS_IO      ; DATA_IO[1]  ; 5.087 ; 4.865 ; 4.865 ; 5.087 ;
; _AS_IO      ; DATA_IO[2]  ; 5.202 ; 5.202 ; 5.202 ; 5.202 ;
; _AS_IO      ; DATA_IO[4]  ; 4.962 ; 5.034 ; 5.034 ; 4.962 ;
; _AS_IO      ; DATA_IO[5]  ; 5.242 ; 4.971 ; 4.971 ; 5.242 ;
; _AS_IO      ; DATA_IO[6]  ; 5.060 ; 4.789 ; 4.789 ; 5.060 ;
; _AS_IO      ; DATA_IO[7]  ; 5.140 ; 4.869 ; 4.869 ; 5.140 ;
; _AS_IO      ; DATA_IO[8]  ;       ; 5.059 ; 5.059 ;       ;
; _AS_IO      ; DATA_OE_    ; 5.795 ; 6.253 ; 6.253 ; 5.795 ;
; _AS_IO      ; _LED_RD     ; 6.455 ;       ;       ; 6.455 ;
; _AS_IO      ; _LED_WR     ; 6.367 ;       ;       ; 6.367 ;
; _BGACK_IO   ; DATA_OE_    ; 5.688 ;       ;       ; 5.688 ;
; _CS         ; DATA_IO[0]  ; 8.511 ; 7.256 ; 7.256 ; 8.511 ;
; _CS         ; DATA_IO[1]  ; 8.145 ; 7.341 ; 7.341 ; 8.145 ;
; _CS         ; DATA_IO[2]  ; 7.678 ; 7.678 ; 7.678 ; 7.678 ;
; _CS         ; DATA_IO[3]  ; 6.914 ; 6.714 ; 6.714 ; 6.914 ;
; _CS         ; DATA_IO[4]  ; 8.197 ; 7.510 ; 7.510 ; 8.197 ;
; _CS         ; DATA_IO[5]  ; 8.671 ; 7.447 ; 7.447 ; 8.671 ;
; _CS         ; DATA_IO[6]  ; 8.489 ; 7.265 ; 7.265 ; 8.489 ;
; _CS         ; DATA_IO[7]  ; 8.569 ; 7.345 ; 7.345 ; 8.569 ;
; _CS         ; DATA_IO[8]  ; 8.109 ; 7.535 ; 7.535 ; 8.109 ;
; _CS         ; DATA_IO[9]  ; 7.151 ; 6.484 ; 6.484 ; 7.151 ;
; _CS         ; DATA_IO[10] ; 6.979 ; 6.322 ; 6.322 ; 6.979 ;
; _CS         ; DATA_IO[11] ; 6.877 ; 6.330 ; 6.330 ; 6.877 ;
; _CS         ; DATA_IO[12] ; 6.740 ; 6.346 ; 6.346 ; 6.740 ;
; _CS         ; DATA_IO[13] ; 6.781 ; 6.330 ; 6.330 ; 6.781 ;
; _CS         ; DATA_IO[14] ; 6.875 ; 6.322 ; 6.322 ; 6.875 ;
; _CS         ; DATA_IO[15] ; 6.827 ; 6.330 ; 6.330 ; 6.827 ;
; _CS         ; DATA_IO[16] ; 6.420 ; 6.420 ; 6.420 ; 6.420 ;
; _CS         ; DATA_IO[17] ; 6.430 ; 6.430 ; 6.430 ; 6.430 ;
; _CS         ; DATA_IO[18] ; 6.570 ; 6.570 ; 6.570 ; 6.570 ;
; _CS         ; DATA_IO[19] ; 6.562 ; 6.562 ; 6.562 ; 6.562 ;
; _CS         ; DATA_IO[20] ; 6.570 ; 6.570 ; 6.570 ; 6.570 ;
; _CS         ; DATA_IO[21] ; 6.570 ; 6.570 ; 6.570 ; 6.570 ;
; _CS         ; DATA_IO[22] ; 6.535 ; 6.535 ; 6.535 ; 6.535 ;
; _CS         ; DATA_IO[23] ; 6.535 ; 6.535 ; 6.535 ; 6.535 ;
; _CS         ; DATA_IO[24] ; 6.955 ; 6.613 ; 6.613 ; 6.955 ;
; _CS         ; DATA_IO[25] ; 7.256 ; 6.549 ; 6.549 ; 7.256 ;
; _CS         ; DATA_IO[26] ; 7.046 ; 6.377 ; 6.377 ; 7.046 ;
; _CS         ; DATA_IO[27] ; 7.256 ; 6.909 ; 6.909 ; 7.256 ;
; _CS         ; DATA_IO[28] ; 6.937 ; 6.377 ; 6.377 ; 6.937 ;
; _CS         ; DATA_IO[29] ; 7.064 ; 6.855 ; 6.855 ; 7.064 ;
; _CS         ; DATA_IO[30] ; 7.063 ; 6.855 ; 6.855 ; 7.063 ;
; _CS         ; DATA_IO[31] ; 7.042 ; 6.865 ; 6.865 ; 7.042 ;
; _CS         ; DATA_OE_    ; 5.818 ; 5.842 ; 5.842 ; 5.818 ;
; _CS         ; _LED_RD     ; 6.156 ;       ;       ; 6.156 ;
; _CS         ; _LED_WR     ; 6.068 ;       ;       ; 6.068 ;
; _DS_IO      ; DATA_IO[0]  ; 8.676 ; 6.869 ; 6.869 ; 8.676 ;
; _DS_IO      ; DATA_IO[1]  ; 8.310 ; 6.869 ; 6.869 ; 8.310 ;
; _DS_IO      ; DATA_IO[2]  ; 7.080 ; 6.869 ; 6.869 ; 7.080 ;
; _DS_IO      ; DATA_IO[3]  ; 7.079 ; 6.879 ; 6.879 ; 7.079 ;
; _DS_IO      ; DATA_IO[4]  ; 8.362 ; 6.887 ; 6.887 ; 8.362 ;
; _DS_IO      ; DATA_IO[5]  ; 8.836 ; 6.758 ; 6.758 ; 8.836 ;
; _DS_IO      ; DATA_IO[6]  ; 8.654 ; 6.649 ; 6.649 ; 8.654 ;
; _DS_IO      ; DATA_IO[7]  ; 8.734 ; 6.758 ; 6.758 ; 8.734 ;
; _DS_IO      ; DATA_IO[8]  ; 8.274 ; 6.649 ; 6.649 ; 8.274 ;
; _DS_IO      ; DATA_IO[9]  ; 7.316 ; 6.649 ; 6.649 ; 7.316 ;
; _DS_IO      ; DATA_IO[10] ; 7.144 ; 6.487 ; 6.487 ; 7.144 ;
; _DS_IO      ; DATA_IO[11] ; 7.042 ; 6.495 ; 6.495 ; 7.042 ;
; _DS_IO      ; DATA_IO[12] ; 6.905 ; 6.511 ; 6.511 ; 6.905 ;
; _DS_IO      ; DATA_IO[13] ; 6.946 ; 6.495 ; 6.495 ; 6.946 ;
; _DS_IO      ; DATA_IO[14] ; 7.040 ; 6.487 ; 6.487 ; 7.040 ;
; _DS_IO      ; DATA_IO[15] ; 6.992 ; 6.495 ; 6.495 ; 6.992 ;
; _DS_IO      ; DATA_IO[16] ; 6.585 ; 6.585 ; 6.585 ; 6.585 ;
; _DS_IO      ; DATA_IO[17] ; 6.595 ; 6.595 ; 6.595 ; 6.595 ;
; _DS_IO      ; DATA_IO[18] ; 6.735 ; 6.735 ; 6.735 ; 6.735 ;
; _DS_IO      ; DATA_IO[19] ; 6.727 ; 6.727 ; 6.727 ; 6.727 ;
; _DS_IO      ; DATA_IO[20] ; 6.735 ; 6.735 ; 6.735 ; 6.735 ;
; _DS_IO      ; DATA_IO[21] ; 6.735 ; 6.735 ; 6.735 ; 6.735 ;
; _DS_IO      ; DATA_IO[22] ; 6.700 ; 6.700 ; 6.700 ; 6.700 ;
; _DS_IO      ; DATA_IO[23] ; 6.700 ; 6.700 ; 6.700 ; 6.700 ;
; _DS_IO      ; DATA_IO[24] ; 7.120 ; 6.778 ; 6.778 ; 7.120 ;
; _DS_IO      ; DATA_IO[25] ; 7.421 ; 6.714 ; 6.714 ; 7.421 ;
; _DS_IO      ; DATA_IO[26] ; 7.211 ; 6.542 ; 6.542 ; 7.211 ;
; _DS_IO      ; DATA_IO[27] ; 7.421 ; 7.074 ; 7.074 ; 7.421 ;
; _DS_IO      ; DATA_IO[28] ; 7.102 ; 6.542 ; 6.542 ; 7.102 ;
; _DS_IO      ; DATA_IO[29] ; 7.229 ; 7.020 ; 7.020 ; 7.229 ;
; _DS_IO      ; DATA_IO[30] ; 7.228 ; 7.020 ; 7.020 ; 7.228 ;
; _DS_IO      ; DATA_IO[31] ; 7.207 ; 7.030 ; 7.030 ; 7.207 ;
+-------------+-------------+-------+-------+-------+-------+


+-----------------------------------------------------------+
; Minimum Propagation Delay                                 ;
+-------------+-------------+-------+-------+-------+-------+
; Input Port  ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+-------------+-------------+-------+-------+-------+-------+
; ADDR[2]     ; DATA_IO[0]  ; 7.341 ;       ;       ; 7.341 ;
; ADDR[2]     ; DATA_IO[1]  ; 7.377 ; 7.155 ; 7.155 ; 7.377 ;
; ADDR[2]     ; DATA_IO[2]  ; 7.492 ; 7.492 ; 7.492 ; 7.492 ;
; ADDR[2]     ; DATA_IO[4]  ; 7.252 ; 7.324 ; 7.324 ; 7.252 ;
; ADDR[2]     ; DATA_IO[5]  ; 7.532 ;       ;       ; 7.532 ;
; ADDR[2]     ; DATA_IO[6]  ; 7.350 ;       ;       ; 7.350 ;
; ADDR[2]     ; DATA_IO[7]  ; 7.430 ;       ;       ; 7.430 ;
; ADDR[2]     ; DATA_IO[8]  ;       ; 7.349 ; 7.349 ;       ;
; ADDR[2]     ; DATA_OE_    ; 5.905 ;       ;       ; 5.905 ;
; ADDR[3]     ; DATA_IO[0]  ; 7.513 ; 7.784 ; 7.784 ; 7.513 ;
; ADDR[3]     ; DATA_IO[1]  ; 7.549 ; 7.820 ; 7.820 ; 7.549 ;
; ADDR[3]     ; DATA_IO[2]  ; 7.935 ; 7.796 ; 7.796 ; 7.935 ;
; ADDR[3]     ; DATA_IO[4]  ; 7.424 ; 7.695 ; 7.695 ; 7.424 ;
; ADDR[3]     ; DATA_IO[5]  ; 7.704 ; 7.975 ; 7.975 ; 7.704 ;
; ADDR[3]     ; DATA_IO[6]  ; 7.522 ; 7.793 ; 7.793 ; 7.522 ;
; ADDR[3]     ; DATA_IO[7]  ; 7.602 ; 7.873 ; 7.873 ; 7.602 ;
; ADDR[3]     ; DATA_IO[8]  ; 7.792 ;       ;       ; 7.792 ;
; ADDR[3]     ; DATA_OE_    ; 6.458 ;       ;       ; 6.458 ;
; ADDR[3]     ; PD_PORT[0]  ; 6.919 ; 6.919 ; 6.919 ; 6.919 ;
; ADDR[3]     ; PD_PORT[1]  ; 6.690 ; 6.690 ; 6.690 ; 6.690 ;
; ADDR[3]     ; PD_PORT[2]  ; 6.674 ; 6.674 ; 6.674 ; 6.674 ;
; ADDR[3]     ; PD_PORT[3]  ; 6.757 ; 6.757 ; 6.757 ; 6.757 ;
; ADDR[3]     ; PD_PORT[4]  ; 6.820 ; 6.820 ; 6.820 ; 6.820 ;
; ADDR[3]     ; PD_PORT[5]  ; 6.779 ; 6.779 ; 6.779 ; 6.779 ;
; ADDR[3]     ; PD_PORT[6]  ; 6.878 ; 6.878 ; 6.878 ; 6.878 ;
; ADDR[3]     ; PD_PORT[7]  ; 7.121 ; 7.121 ; 7.121 ; 7.121 ;
; ADDR[4]     ; DATA_IO[0]  ; 7.358 ;       ;       ; 7.358 ;
; ADDR[4]     ; DATA_IO[1]  ; 7.394 ; 7.172 ; 7.172 ; 7.394 ;
; ADDR[4]     ; DATA_IO[2]  ; 7.509 ; 7.509 ; 7.509 ; 7.509 ;
; ADDR[4]     ; DATA_IO[4]  ; 7.269 ; 7.341 ; 7.341 ; 7.269 ;
; ADDR[4]     ; DATA_IO[5]  ; 7.549 ;       ;       ; 7.549 ;
; ADDR[4]     ; DATA_IO[6]  ; 7.367 ;       ;       ; 7.367 ;
; ADDR[4]     ; DATA_IO[7]  ; 7.447 ;       ;       ; 7.447 ;
; ADDR[4]     ; DATA_IO[8]  ;       ; 7.366 ; 7.366 ;       ;
; ADDR[4]     ; DATA_OE_    ;       ; 6.144 ; 6.144 ;       ;
; ADDR[5]     ; DATA_IO[0]  ; 7.401 ; 7.229 ; 7.229 ; 7.401 ;
; ADDR[5]     ; DATA_IO[1]  ; 7.437 ; 7.215 ; 7.215 ; 7.437 ;
; ADDR[5]     ; DATA_IO[2]  ; 7.512 ; 7.552 ; 7.552 ; 7.512 ;
; ADDR[5]     ; DATA_IO[4]  ; 7.312 ; 7.140 ; 7.140 ; 7.312 ;
; ADDR[5]     ; DATA_IO[5]  ; 7.592 ; 7.420 ; 7.420 ; 7.592 ;
; ADDR[5]     ; DATA_IO[6]  ; 7.410 ; 7.238 ; 7.238 ; 7.410 ;
; ADDR[5]     ; DATA_IO[7]  ; 7.490 ; 7.318 ; 7.318 ; 7.490 ;
; ADDR[5]     ; DATA_IO[8]  ;       ; 7.409 ; 7.409 ;       ;
; ADDR[5]     ; DATA_OE_    ;       ; 6.217 ; 6.217 ;       ;
; ADDR[6]     ; DATA_IO[0]  ; 7.713 ; 7.442 ; 7.442 ; 7.713 ;
; ADDR[6]     ; DATA_IO[1]  ; 7.749 ; 7.478 ; 7.478 ; 7.749 ;
; ADDR[6]     ; DATA_IO[2]  ; 7.725 ; 7.864 ; 7.864 ; 7.725 ;
; ADDR[6]     ; DATA_IO[4]  ; 7.624 ; 7.353 ; 7.353 ; 7.624 ;
; ADDR[6]     ; DATA_IO[5]  ; 7.904 ; 7.633 ; 7.633 ; 7.904 ;
; ADDR[6]     ; DATA_IO[6]  ; 7.722 ; 7.451 ; 7.451 ; 7.722 ;
; ADDR[6]     ; DATA_IO[7]  ; 7.802 ; 7.531 ; 7.531 ; 7.802 ;
; ADDR[6]     ; DATA_IO[8]  ;       ; 7.721 ; 7.721 ;       ;
; ADDR[6]     ; DATA_OE_    ;       ; 6.347 ; 6.347 ;       ;
; DATA_IO[0]  ; PD_PORT[0]  ; 7.783 ;       ;       ; 7.783 ;
; DATA_IO[1]  ; PD_PORT[1]  ; 7.441 ;       ;       ; 7.441 ;
; DATA_IO[2]  ; PD_PORT[2]  ; 7.781 ;       ;       ; 7.781 ;
; DATA_IO[3]  ; PD_PORT[3]  ; 8.154 ;       ;       ; 8.154 ;
; DATA_IO[4]  ; PD_PORT[4]  ; 7.505 ;       ;       ; 7.505 ;
; DATA_IO[5]  ; PD_PORT[5]  ; 7.862 ;       ;       ; 7.862 ;
; DATA_IO[6]  ; PD_PORT[6]  ; 7.542 ;       ;       ; 7.542 ;
; DATA_IO[7]  ; PD_PORT[7]  ; 7.858 ;       ;       ; 7.858 ;
; DATA_IO[16] ; PD_PORT[0]  ; 7.233 ;       ;       ; 7.233 ;
; DATA_IO[17] ; PD_PORT[1]  ; 6.870 ;       ;       ; 6.870 ;
; DATA_IO[18] ; PD_PORT[2]  ; 7.449 ;       ;       ; 7.449 ;
; DATA_IO[19] ; PD_PORT[3]  ; 7.023 ;       ;       ; 7.023 ;
; DATA_IO[20] ; PD_PORT[4]  ; 7.446 ;       ;       ; 7.446 ;
; DATA_IO[21] ; PD_PORT[5]  ; 7.417 ;       ;       ; 7.417 ;
; DATA_IO[22] ; PD_PORT[6]  ; 7.285 ;       ;       ; 7.285 ;
; DATA_IO[23] ; PD_PORT[7]  ; 7.666 ;       ;       ; 7.666 ;
; INTA        ; _INT        ;       ; 5.774 ; 5.774 ;       ;
; PD_PORT[0]  ; DATA_IO[8]  ; 6.947 ;       ;       ; 6.947 ;
; PD_PORT[0]  ; DATA_IO[24] ; 6.881 ;       ;       ; 6.881 ;
; PD_PORT[0]  ; PD_PORT[0]  ; 7.455 ;       ;       ; 7.455 ;
; PD_PORT[1]  ; DATA_IO[9]  ; 7.012 ;       ;       ; 7.012 ;
; PD_PORT[1]  ; DATA_IO[25] ; 7.122 ;       ;       ; 7.122 ;
; PD_PORT[1]  ; PD_PORT[1]  ; 7.011 ;       ;       ; 7.011 ;
; PD_PORT[2]  ; DATA_IO[10] ; 7.048 ;       ;       ; 7.048 ;
; PD_PORT[2]  ; DATA_IO[26] ; 7.157 ;       ;       ; 7.157 ;
; PD_PORT[2]  ; PD_PORT[2]  ; 7.495 ;       ;       ; 7.495 ;
; PD_PORT[3]  ; DATA_IO[11] ; 6.524 ;       ;       ; 6.524 ;
; PD_PORT[3]  ; DATA_IO[27] ; 7.156 ;       ;       ; 7.156 ;
; PD_PORT[3]  ; PD_PORT[3]  ; 7.125 ;       ;       ; 7.125 ;
; PD_PORT[4]  ; DATA_IO[12] ; 6.947 ;       ;       ; 6.947 ;
; PD_PORT[4]  ; DATA_IO[28] ; 6.916 ;       ;       ; 6.916 ;
; PD_PORT[4]  ; PD_PORT[4]  ; 7.170 ;       ;       ; 7.170 ;
; PD_PORT[5]  ; DATA_IO[13] ; 6.781 ;       ;       ; 6.781 ;
; PD_PORT[5]  ; DATA_IO[29] ; 7.151 ;       ;       ; 7.151 ;
; PD_PORT[5]  ; PD_PORT[5]  ; 7.530 ;       ;       ; 7.530 ;
; PD_PORT[6]  ; DATA_IO[14] ; 6.826 ;       ;       ; 6.826 ;
; PD_PORT[6]  ; DATA_IO[30] ; 6.931 ;       ;       ; 6.931 ;
; PD_PORT[6]  ; PD_PORT[6]  ; 7.194 ;       ;       ; 7.194 ;
; PD_PORT[7]  ; DATA_IO[15] ; 6.761 ;       ;       ; 6.761 ;
; PD_PORT[7]  ; DATA_IO[31] ; 6.765 ;       ;       ; 6.765 ;
; PD_PORT[7]  ; PD_PORT[7]  ; 7.637 ;       ;       ; 7.637 ;
; R_W_IO      ; DATA_IO[0]  ; 4.614 ; 6.872 ; 6.872 ; 4.614 ;
; R_W_IO      ; DATA_IO[1]  ; 4.650 ; 6.908 ; 6.908 ; 4.650 ;
; R_W_IO      ; DATA_IO[2]  ; 6.998 ; 4.897 ; 4.897 ; 6.998 ;
; R_W_IO      ; DATA_IO[3]  ; 7.008 ; 7.008 ; 7.008 ; 7.008 ;
; R_W_IO      ; DATA_IO[4]  ; 4.525 ; 6.783 ; 6.783 ; 4.525 ;
; R_W_IO      ; DATA_IO[5]  ; 4.805 ; 6.887 ; 6.887 ; 4.805 ;
; R_W_IO      ; DATA_IO[6]  ; 4.623 ; 6.778 ; 6.778 ; 4.623 ;
; R_W_IO      ; DATA_IO[7]  ; 4.703 ; 6.887 ; 6.887 ; 4.703 ;
; R_W_IO      ; DATA_IO[8]  ; 6.778 ; 6.778 ; 6.778 ; 6.778 ;
; R_W_IO      ; DATA_IO[9]  ; 6.778 ; 6.778 ; 6.778 ; 6.778 ;
; R_W_IO      ; DATA_IO[10] ; 6.616 ; 6.616 ; 6.616 ; 6.616 ;
; R_W_IO      ; DATA_IO[11] ; 6.624 ; 6.624 ; 6.624 ; 6.624 ;
; R_W_IO      ; DATA_IO[12] ; 6.640 ; 6.640 ; 6.640 ; 6.640 ;
; R_W_IO      ; DATA_IO[13] ; 6.624 ; 6.624 ; 6.624 ; 6.624 ;
; R_W_IO      ; DATA_IO[14] ; 6.616 ; 6.616 ; 6.616 ; 6.616 ;
; R_W_IO      ; DATA_IO[15] ; 6.624 ; 6.624 ; 6.624 ; 6.624 ;
; R_W_IO      ; DATA_IO[16] ; 6.714 ; 6.367 ; 6.367 ; 6.714 ;
; R_W_IO      ; DATA_IO[17] ; 6.724 ; 6.443 ; 6.443 ; 6.724 ;
; R_W_IO      ; DATA_IO[18] ; 6.864 ; 6.309 ; 6.309 ; 6.864 ;
; R_W_IO      ; DATA_IO[19] ; 6.856 ; 6.589 ; 6.589 ; 6.856 ;
; R_W_IO      ; DATA_IO[20] ; 6.864 ; 6.759 ; 6.759 ; 6.864 ;
; R_W_IO      ; DATA_IO[21] ; 6.864 ; 6.299 ; 6.299 ; 6.864 ;
; R_W_IO      ; DATA_IO[22] ; 6.829 ; 6.212 ; 6.212 ; 6.829 ;
; R_W_IO      ; DATA_IO[23] ; 6.829 ; 6.252 ; 6.252 ; 6.829 ;
; R_W_IO      ; DATA_IO[24] ; 6.907 ; 6.907 ; 6.907 ; 6.907 ;
; R_W_IO      ; DATA_IO[25] ; 6.843 ; 6.843 ; 6.843 ; 6.843 ;
; R_W_IO      ; DATA_IO[26] ; 6.671 ; 6.671 ; 6.671 ; 6.671 ;
; R_W_IO      ; DATA_IO[27] ; 7.203 ; 7.203 ; 7.203 ; 7.203 ;
; R_W_IO      ; DATA_IO[28] ; 6.671 ; 6.671 ; 6.671 ; 6.671 ;
; R_W_IO      ; DATA_IO[29] ; 7.149 ; 7.149 ; 7.149 ; 7.149 ;
; R_W_IO      ; DATA_IO[30] ; 7.149 ; 7.149 ; 7.149 ; 7.149 ;
; R_W_IO      ; DATA_IO[31] ; 7.159 ; 7.159 ; 7.159 ; 7.159 ;
; R_W_IO      ; _LED_RD     ;       ; 6.152 ; 6.152 ;       ;
; R_W_IO      ; _LED_WR     ; 6.075 ;       ;       ; 6.075 ;
; _AS_IO      ; DATA_IO[0]  ; 5.051 ; 4.780 ; 4.780 ; 5.051 ;
; _AS_IO      ; DATA_IO[1]  ; 5.087 ; 4.816 ; 4.816 ; 5.087 ;
; _AS_IO      ; DATA_IO[2]  ; 5.063 ; 5.202 ; 5.202 ; 5.063 ;
; _AS_IO      ; DATA_IO[4]  ; 4.962 ; 4.691 ; 4.691 ; 4.962 ;
; _AS_IO      ; DATA_IO[5]  ; 5.242 ; 4.971 ; 4.971 ; 5.242 ;
; _AS_IO      ; DATA_IO[6]  ; 5.060 ; 4.789 ; 4.789 ; 5.060 ;
; _AS_IO      ; DATA_IO[7]  ; 5.140 ; 4.869 ; 4.869 ; 5.140 ;
; _AS_IO      ; DATA_IO[8]  ;       ; 5.059 ; 5.059 ;       ;
; _AS_IO      ; DATA_OE_    ; 5.795 ; 6.253 ; 6.253 ; 5.795 ;
; _AS_IO      ; _LED_RD     ; 6.455 ;       ;       ; 6.455 ;
; _AS_IO      ; _LED_WR     ; 6.367 ;       ;       ; 6.367 ;
; _BGACK_IO   ; DATA_OE_    ; 5.688 ;       ;       ; 5.688 ;
; _CS         ; DATA_IO[0]  ; 6.704 ; 6.704 ; 6.704 ; 6.704 ;
; _CS         ; DATA_IO[1]  ; 6.704 ; 6.704 ; 6.704 ; 6.704 ;
; _CS         ; DATA_IO[2]  ; 6.704 ; 6.704 ; 6.704 ; 6.704 ;
; _CS         ; DATA_IO[3]  ; 6.714 ; 6.714 ; 6.714 ; 6.714 ;
; _CS         ; DATA_IO[4]  ; 6.722 ; 6.722 ; 6.722 ; 6.722 ;
; _CS         ; DATA_IO[5]  ; 6.593 ; 6.593 ; 6.593 ; 6.593 ;
; _CS         ; DATA_IO[6]  ; 6.484 ; 6.484 ; 6.484 ; 6.484 ;
; _CS         ; DATA_IO[7]  ; 6.593 ; 6.593 ; 6.593 ; 6.593 ;
; _CS         ; DATA_IO[8]  ; 6.484 ; 6.484 ; 6.484 ; 6.484 ;
; _CS         ; DATA_IO[9]  ; 6.484 ; 6.484 ; 6.484 ; 6.484 ;
; _CS         ; DATA_IO[10] ; 6.322 ; 6.322 ; 6.322 ; 6.322 ;
; _CS         ; DATA_IO[11] ; 6.330 ; 6.330 ; 6.330 ; 6.330 ;
; _CS         ; DATA_IO[12] ; 6.346 ; 6.346 ; 6.346 ; 6.346 ;
; _CS         ; DATA_IO[13] ; 6.330 ; 6.330 ; 6.330 ; 6.330 ;
; _CS         ; DATA_IO[14] ; 6.322 ; 6.322 ; 6.322 ; 6.322 ;
; _CS         ; DATA_IO[15] ; 6.330 ; 6.330 ; 6.330 ; 6.330 ;
; _CS         ; DATA_IO[16] ; 6.073 ; 6.420 ; 6.420 ; 6.073 ;
; _CS         ; DATA_IO[17] ; 6.149 ; 6.430 ; 6.430 ; 6.149 ;
; _CS         ; DATA_IO[18] ; 6.015 ; 6.570 ; 6.570 ; 6.015 ;
; _CS         ; DATA_IO[19] ; 6.295 ; 6.562 ; 6.562 ; 6.295 ;
; _CS         ; DATA_IO[20] ; 6.465 ; 6.570 ; 6.570 ; 6.465 ;
; _CS         ; DATA_IO[21] ; 6.005 ; 6.570 ; 6.570 ; 6.005 ;
; _CS         ; DATA_IO[22] ; 5.918 ; 6.535 ; 6.535 ; 5.918 ;
; _CS         ; DATA_IO[23] ; 5.958 ; 6.535 ; 6.535 ; 5.958 ;
; _CS         ; DATA_IO[24] ; 6.613 ; 6.613 ; 6.613 ; 6.613 ;
; _CS         ; DATA_IO[25] ; 6.549 ; 6.549 ; 6.549 ; 6.549 ;
; _CS         ; DATA_IO[26] ; 6.377 ; 6.377 ; 6.377 ; 6.377 ;
; _CS         ; DATA_IO[27] ; 6.909 ; 6.909 ; 6.909 ; 6.909 ;
; _CS         ; DATA_IO[28] ; 6.377 ; 6.377 ; 6.377 ; 6.377 ;
; _CS         ; DATA_IO[29] ; 6.855 ; 6.855 ; 6.855 ; 6.855 ;
; _CS         ; DATA_IO[30] ; 6.855 ; 6.855 ; 6.855 ; 6.855 ;
; _CS         ; DATA_IO[31] ; 6.865 ; 6.865 ; 6.865 ; 6.865 ;
; _CS         ; DATA_OE_    ; 5.818 ; 5.842 ; 5.842 ; 5.818 ;
; _CS         ; _LED_RD     ; 6.156 ;       ;       ; 6.156 ;
; _CS         ; _LED_WR     ; 6.068 ;       ;       ; 6.068 ;
; _DS_IO      ; DATA_IO[0]  ; 6.869 ; 6.869 ; 6.869 ; 6.869 ;
; _DS_IO      ; DATA_IO[1]  ; 6.869 ; 6.869 ; 6.869 ; 6.869 ;
; _DS_IO      ; DATA_IO[2]  ; 6.869 ; 6.869 ; 6.869 ; 6.869 ;
; _DS_IO      ; DATA_IO[3]  ; 6.879 ; 6.879 ; 6.879 ; 6.879 ;
; _DS_IO      ; DATA_IO[4]  ; 6.887 ; 6.887 ; 6.887 ; 6.887 ;
; _DS_IO      ; DATA_IO[5]  ; 6.758 ; 6.758 ; 6.758 ; 6.758 ;
; _DS_IO      ; DATA_IO[6]  ; 6.649 ; 6.649 ; 6.649 ; 6.649 ;
; _DS_IO      ; DATA_IO[7]  ; 6.758 ; 6.758 ; 6.758 ; 6.758 ;
; _DS_IO      ; DATA_IO[8]  ; 6.649 ; 6.649 ; 6.649 ; 6.649 ;
; _DS_IO      ; DATA_IO[9]  ; 6.649 ; 6.649 ; 6.649 ; 6.649 ;
; _DS_IO      ; DATA_IO[10] ; 6.487 ; 6.487 ; 6.487 ; 6.487 ;
; _DS_IO      ; DATA_IO[11] ; 6.495 ; 6.495 ; 6.495 ; 6.495 ;
; _DS_IO      ; DATA_IO[12] ; 6.511 ; 6.511 ; 6.511 ; 6.511 ;
; _DS_IO      ; DATA_IO[13] ; 6.495 ; 6.495 ; 6.495 ; 6.495 ;
; _DS_IO      ; DATA_IO[14] ; 6.487 ; 6.487 ; 6.487 ; 6.487 ;
; _DS_IO      ; DATA_IO[15] ; 6.495 ; 6.495 ; 6.495 ; 6.495 ;
; _DS_IO      ; DATA_IO[16] ; 6.238 ; 6.585 ; 6.585 ; 6.238 ;
; _DS_IO      ; DATA_IO[17] ; 6.314 ; 6.595 ; 6.595 ; 6.314 ;
; _DS_IO      ; DATA_IO[18] ; 6.180 ; 6.735 ; 6.735 ; 6.180 ;
; _DS_IO      ; DATA_IO[19] ; 6.460 ; 6.727 ; 6.727 ; 6.460 ;
; _DS_IO      ; DATA_IO[20] ; 6.630 ; 6.735 ; 6.735 ; 6.630 ;
; _DS_IO      ; DATA_IO[21] ; 6.170 ; 6.735 ; 6.735 ; 6.170 ;
; _DS_IO      ; DATA_IO[22] ; 6.083 ; 6.700 ; 6.700 ; 6.083 ;
; _DS_IO      ; DATA_IO[23] ; 6.123 ; 6.700 ; 6.700 ; 6.123 ;
; _DS_IO      ; DATA_IO[24] ; 6.778 ; 6.778 ; 6.778 ; 6.778 ;
; _DS_IO      ; DATA_IO[25] ; 6.714 ; 6.714 ; 6.714 ; 6.714 ;
; _DS_IO      ; DATA_IO[26] ; 6.542 ; 6.542 ; 6.542 ; 6.542 ;
; _DS_IO      ; DATA_IO[27] ; 7.074 ; 7.074 ; 7.074 ; 7.074 ;
; _DS_IO      ; DATA_IO[28] ; 6.542 ; 6.542 ; 6.542 ; 6.542 ;
; _DS_IO      ; DATA_IO[29] ; 7.020 ; 7.020 ; 7.020 ; 7.020 ;
; _DS_IO      ; DATA_IO[30] ; 7.020 ; 7.020 ; 7.020 ; 7.020 ;
; _DS_IO      ; DATA_IO[31] ; 7.030 ; 7.030 ; 7.030 ; 7.030 ;
+-------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                                  ;
+--------------+------------+--------+------+------------+---------------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference                             ;
+--------------+------------+--------+------+------------+---------------------------------------------+
; DATA_IO[*]   ; sclk       ; 13.692 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[0]  ; sclk       ; 14.074 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[1]  ; sclk       ; 14.074 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[2]  ; sclk       ; 14.074 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[3]  ; sclk       ; 14.084 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[4]  ; sclk       ; 14.092 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[5]  ; sclk       ; 13.963 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[6]  ; sclk       ; 13.854 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[7]  ; sclk       ; 13.963 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[8]  ; sclk       ; 13.854 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[9]  ; sclk       ; 13.854 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[10] ; sclk       ; 13.692 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[11] ; sclk       ; 13.700 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[12] ; sclk       ; 13.716 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[13] ; sclk       ; 13.700 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[14] ; sclk       ; 13.692 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[15] ; sclk       ; 13.700 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[16] ; sclk       ; 13.790 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[17] ; sclk       ; 13.800 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[18] ; sclk       ; 13.940 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[19] ; sclk       ; 13.932 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[20] ; sclk       ; 13.940 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[21] ; sclk       ; 13.940 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[22] ; sclk       ; 13.905 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[23] ; sclk       ; 13.905 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[24] ; sclk       ; 13.983 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[25] ; sclk       ; 13.919 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[26] ; sclk       ; 13.747 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[27] ; sclk       ; 14.279 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[28] ; sclk       ; 13.747 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[29] ; sclk       ; 14.225 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[30] ; sclk       ; 14.225 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[31] ; sclk       ; 14.235 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; PD_PORT[*]   ; sclk       ; 13.134 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[0]  ; sclk       ; 13.134 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[1]  ; sclk       ; 13.139 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[2]  ; sclk       ; 13.149 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[3]  ; sclk       ; 13.269 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[4]  ; sclk       ; 13.269 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[5]  ; sclk       ; 13.272 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[6]  ; sclk       ; 13.269 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[7]  ; sclk       ; 13.279 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; R_W_IO       ; sclk       ; 11.886 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _AS_IO       ; sclk       ; 11.896 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _DS_IO       ; sclk       ; 11.906 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
+--------------+------------+--------+------+------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                          ;
+--------------+------------+--------+------+------------+---------------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference                             ;
+--------------+------------+--------+------+------------+---------------------------------------------+
; DATA_IO[*]   ; sclk       ; 12.748 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[0]  ; sclk       ; 13.130 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[1]  ; sclk       ; 13.130 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[2]  ; sclk       ; 13.130 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[3]  ; sclk       ; 13.140 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[4]  ; sclk       ; 13.148 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[5]  ; sclk       ; 13.019 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[6]  ; sclk       ; 12.910 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[7]  ; sclk       ; 13.019 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[8]  ; sclk       ; 12.910 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[9]  ; sclk       ; 12.910 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[10] ; sclk       ; 12.748 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[11] ; sclk       ; 12.756 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[12] ; sclk       ; 12.772 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[13] ; sclk       ; 12.756 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[14] ; sclk       ; 12.748 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[15] ; sclk       ; 12.756 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[16] ; sclk       ; 12.846 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[17] ; sclk       ; 12.856 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[18] ; sclk       ; 12.996 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[19] ; sclk       ; 12.988 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[20] ; sclk       ; 12.996 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[21] ; sclk       ; 12.996 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[22] ; sclk       ; 12.961 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[23] ; sclk       ; 12.961 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[24] ; sclk       ; 13.039 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[25] ; sclk       ; 12.975 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[26] ; sclk       ; 12.803 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[27] ; sclk       ; 13.335 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[28] ; sclk       ; 12.803 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[29] ; sclk       ; 13.281 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[30] ; sclk       ; 13.281 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[31] ; sclk       ; 13.291 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; PD_PORT[*]   ; sclk       ; 12.995 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[0]  ; sclk       ; 12.995 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[1]  ; sclk       ; 13.000 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[2]  ; sclk       ; 13.010 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[3]  ; sclk       ; 13.130 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[4]  ; sclk       ; 13.130 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[5]  ; sclk       ; 13.133 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[6]  ; sclk       ; 13.130 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[7]  ; sclk       ; 13.140 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; R_W_IO       ; sclk       ; 11.886 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _AS_IO       ; sclk       ; 11.896 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _DS_IO       ; sclk       ; 11.906 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
+--------------+------------+--------+------+------------+---------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                         ;
+--------------+------------+-----------+-----------+------------+---------------------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                             ;
+--------------+------------+-----------+-----------+------------+---------------------------------------------+
; DATA_IO[*]   ; sclk       ; 13.692    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[0]  ; sclk       ; 14.074    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[1]  ; sclk       ; 14.074    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[2]  ; sclk       ; 14.074    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[3]  ; sclk       ; 14.084    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[4]  ; sclk       ; 14.092    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[5]  ; sclk       ; 13.963    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[6]  ; sclk       ; 13.854    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[7]  ; sclk       ; 13.963    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[8]  ; sclk       ; 13.854    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[9]  ; sclk       ; 13.854    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[10] ; sclk       ; 13.692    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[11] ; sclk       ; 13.700    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[12] ; sclk       ; 13.716    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[13] ; sclk       ; 13.700    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[14] ; sclk       ; 13.692    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[15] ; sclk       ; 13.700    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[16] ; sclk       ; 13.790    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[17] ; sclk       ; 13.800    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[18] ; sclk       ; 13.940    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[19] ; sclk       ; 13.932    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[20] ; sclk       ; 13.940    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[21] ; sclk       ; 13.940    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[22] ; sclk       ; 13.905    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[23] ; sclk       ; 13.905    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[24] ; sclk       ; 13.983    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[25] ; sclk       ; 13.919    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[26] ; sclk       ; 13.747    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[27] ; sclk       ; 14.279    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[28] ; sclk       ; 13.747    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[29] ; sclk       ; 14.225    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[30] ; sclk       ; 14.225    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[31] ; sclk       ; 14.235    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; PD_PORT[*]   ; sclk       ; 13.134    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[0]  ; sclk       ; 13.134    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[1]  ; sclk       ; 13.139    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[2]  ; sclk       ; 13.149    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[3]  ; sclk       ; 13.269    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[4]  ; sclk       ; 13.269    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[5]  ; sclk       ; 13.272    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[6]  ; sclk       ; 13.269    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[7]  ; sclk       ; 13.279    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; R_W_IO       ; sclk       ; 11.886    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _AS_IO       ; sclk       ; 11.896    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _DS_IO       ; sclk       ; 11.906    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
+--------------+------------+-----------+-----------+------------+---------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                                 ;
+--------------+------------+-----------+-----------+------------+---------------------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                             ;
+--------------+------------+-----------+-----------+------------+---------------------------------------------+
; DATA_IO[*]   ; sclk       ; 12.748    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[0]  ; sclk       ; 13.130    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[1]  ; sclk       ; 13.130    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[2]  ; sclk       ; 13.130    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[3]  ; sclk       ; 13.140    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[4]  ; sclk       ; 13.148    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[5]  ; sclk       ; 13.019    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[6]  ; sclk       ; 12.910    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[7]  ; sclk       ; 13.019    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[8]  ; sclk       ; 12.910    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[9]  ; sclk       ; 12.910    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[10] ; sclk       ; 12.748    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[11] ; sclk       ; 12.756    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[12] ; sclk       ; 12.772    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[13] ; sclk       ; 12.756    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[14] ; sclk       ; 12.748    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[15] ; sclk       ; 12.756    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[16] ; sclk       ; 12.846    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[17] ; sclk       ; 12.856    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[18] ; sclk       ; 12.996    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[19] ; sclk       ; 12.988    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[20] ; sclk       ; 12.996    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[21] ; sclk       ; 12.996    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[22] ; sclk       ; 12.961    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[23] ; sclk       ; 12.961    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[24] ; sclk       ; 13.039    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[25] ; sclk       ; 12.975    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[26] ; sclk       ; 12.803    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[27] ; sclk       ; 13.335    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[28] ; sclk       ; 12.803    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[29] ; sclk       ; 13.281    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[30] ; sclk       ; 13.281    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[31] ; sclk       ; 13.291    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; PD_PORT[*]   ; sclk       ; 12.995    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[0]  ; sclk       ; 12.995    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[1]  ; sclk       ; 13.000    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[2]  ; sclk       ; 13.010    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[3]  ; sclk       ; 13.130    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[4]  ; sclk       ; 13.130    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[5]  ; sclk       ; 13.133    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[6]  ; sclk       ; 13.130    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[7]  ; sclk       ; 13.140    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; R_W_IO       ; sclk       ; 11.886    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _AS_IO       ; sclk       ; 11.896    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _DS_IO       ; sclk       ; 11.906    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
+--------------+------------+-----------+-----------+------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                        ;
+----------------------------------------------+--------+---------+----------+---------+---------------------+
; Clock                                        ; Setup  ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------------------------------+--------+---------+----------+---------+---------------------+
; Worst-case Slack                             ; -7.794 ; -34.182 ; 23.703   ; 8.568   ; 18.758              ;
;  n/a                                         ; -7.794 ; -34.182 ; N/A      ; N/A     ; N/A                 ;
;  sclk                                        ; 10.778 ; 27.519  ; N/A      ; N/A     ; 18.758              ;
;  u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 37.882 ; 0.215   ; N/A      ; N/A     ; 18.758              ;
;  u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 19.207 ; 0.215   ; 23.703   ; 13.273  ; 18.758              ;
;  u_PLL|APLL_inst|altpll_component|pll|clk[2] ; N/A    ; N/A     ; 28.703   ; 8.568   ; 18.758              ;
; Design-wide TNS                              ; -7.794 ; -34.182 ; 0.0      ; 0.0     ; 0.0                 ;
;  n/a                                         ; -7.794 ; -34.182 ; N/A      ; N/A     ; N/A                 ;
;  sclk                                        ; 0.000  ; 0.000   ; N/A      ; N/A     ; 0.000               ;
;  u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 0.000  ; 0.000   ; N/A      ; N/A     ; 0.000               ;
;  u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000  ; 0.000   ; 0.000    ; 0.000   ; 0.000               ;
;  u_PLL|APLL_inst|altpll_component|pll|clk[2] ; N/A    ; N/A     ; 0.000    ; 0.000   ; 0.000               ;
+----------------------------------------------+--------+---------+----------+---------+---------------------+


+-----------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                               ;
+---------------+------------+---------+---------+------------+---------------------------------------------+
; Data Port     ; Clock Port ; Rise    ; Fall    ; Clock Edge ; Clock Reference                             ;
+---------------+------------+---------+---------+------------+---------------------------------------------+
; _AS_IO        ; sclk       ; 6.172   ; 6.172   ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; _BERR         ; sclk       ; 6.501   ; 6.501   ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; _CS           ; sclk       ; 5.309   ; 5.309   ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; _DSACK_IO[*]  ; sclk       ; 6.361   ; 6.361   ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  _DSACK_IO[0] ; sclk       ; 6.361   ; 6.361   ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  _DSACK_IO[1] ; sclk       ; 5.548   ; 5.548   ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; R_W_IO        ; sclk       ; 0.132   ; 0.132   ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _BERR         ; sclk       ; 5.257   ; 5.257   ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _DSACK_IO[*]  ; sclk       ; 4.308   ; 4.308   ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  _DSACK_IO[0] ; sclk       ; 4.182   ; 4.182   ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  _DSACK_IO[1] ; sclk       ; 4.308   ; 4.308   ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _STERM        ; sclk       ; -2.796  ; -2.796  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; ADDR[*]       ; sclk       ; -7.400  ; -7.400  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  ADDR[6]      ; sclk       ; -7.400  ; -7.400  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _AS_IO        ; sclk       ; -4.375  ; -4.375  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _BERR         ; sclk       ; -4.439  ; -4.439  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _BG           ; sclk       ; -7.756  ; -7.756  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _BGACK_IO     ; sclk       ; -8.197  ; -8.197  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _CS           ; sclk       ; -7.503  ; -7.503  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _DREQ         ; sclk       ; -12.358 ; -12.358 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _DSACK_IO[*]  ; sclk       ; -4.378  ; -4.378  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  _DSACK_IO[0] ; sclk       ; -4.378  ; -4.378  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  _DSACK_IO[1] ; sclk       ; -7.781  ; -7.781  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _STERM        ; sclk       ; -9.954  ; -9.954  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
+---------------+------------+---------+---------+------------+---------------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                              ;
+---------------+------------+--------+--------+------------+---------------------------------------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                             ;
+---------------+------------+--------+--------+------------+---------------------------------------------+
; _AS_IO        ; sclk       ; -1.405 ; -1.405 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; _BERR         ; sclk       ; -1.485 ; -1.485 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; _CS           ; sclk       ; -1.039 ; -1.039 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; _DSACK_IO[*]  ; sclk       ; -1.356 ; -1.356 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  _DSACK_IO[0] ; sclk       ; -1.604 ; -1.604 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  _DSACK_IO[1] ; sclk       ; -1.356 ; -1.356 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; R_W_IO        ; sclk       ; 6.026  ; 6.026  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _BERR         ; sclk       ; 5.664  ; 5.664  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _DSACK_IO[*]  ; sclk       ; 5.630  ; 5.630  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  _DSACK_IO[0] ; sclk       ; 5.627  ; 5.627  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  _DSACK_IO[1] ; sclk       ; 5.630  ; 5.630  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _STERM        ; sclk       ; 8.707  ; 8.707  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; ADDR[*]       ; sclk       ; 11.338 ; 11.338 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  ADDR[6]      ; sclk       ; 11.338 ; 11.338 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _AS_IO        ; sclk       ; 11.332 ; 11.332 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _BERR         ; sclk       ; 10.418 ; 10.418 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _BG           ; sclk       ; 11.421 ; 11.421 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _BGACK_IO     ; sclk       ; 11.604 ; 11.604 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _CS           ; sclk       ; 11.368 ; 11.368 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _DREQ         ; sclk       ; 13.940 ; 13.940 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _DSACK_IO[*]  ; sclk       ; 11.459 ; 11.459 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  _DSACK_IO[0] ; sclk       ; 10.351 ; 10.351 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  _DSACK_IO[1] ; sclk       ; 11.459 ; 11.459 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _STERM        ; sclk       ; 13.167 ; 13.167 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
+---------------+------------+--------+--------+------------+---------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                  ;
+--------------+------------+--------+--------+------------+---------------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                             ;
+--------------+------------+--------+--------+------------+---------------------------------------------+
; _AS_IO       ; sclk       ; 8.260  ; 8.260  ; Fall       ; sclk                                        ;
; _DS_IO       ; sclk       ; 8.640  ; 8.640  ; Fall       ; sclk                                        ;
; DATA_IO[*]   ; sclk       ; 27.295 ; 27.295 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[0]  ; sclk       ; 26.853 ; 26.853 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[1]  ; sclk       ; 25.712 ; 25.712 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[2]  ; sclk       ; 21.088 ; 21.088 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[3]  ; sclk       ; 21.080 ; 21.080 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[4]  ; sclk       ; 25.909 ; 25.909 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[5]  ; sclk       ; 27.295 ; 27.295 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[6]  ; sclk       ; 26.809 ; 26.809 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[7]  ; sclk       ; 27.122 ; 27.122 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[8]  ; sclk       ; 25.851 ; 25.851 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[9]  ; sclk       ; 23.036 ; 23.036 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[10] ; sclk       ; 22.286 ; 22.286 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[11] ; sclk       ; 21.891 ; 21.891 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[12] ; sclk       ; 21.904 ; 21.904 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[13] ; sclk       ; 21.469 ; 21.469 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[14] ; sclk       ; 21.811 ; 21.811 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[15] ; sclk       ; 21.944 ; 21.944 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[16] ; sclk       ; 19.925 ; 19.925 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[17] ; sclk       ; 19.734 ; 19.734 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[18] ; sclk       ; 18.123 ; 18.123 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[19] ; sclk       ; 20.146 ; 20.146 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[20] ; sclk       ; 20.660 ; 20.660 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[21] ; sclk       ; 18.106 ; 18.106 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[22] ; sclk       ; 18.238 ; 18.238 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[23] ; sclk       ; 17.883 ; 17.883 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[24] ; sclk       ; 21.111 ; 21.111 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[25] ; sclk       ; 22.343 ; 22.343 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[26] ; sclk       ; 21.400 ; 21.400 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[27] ; sclk       ; 21.888 ; 21.888 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[28] ; sclk       ; 20.997 ; 20.997 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[29] ; sclk       ; 21.672 ; 21.672 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[30] ; sclk       ; 21.566 ; 21.566 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[31] ; sclk       ; 21.645 ; 21.645 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; OWN_         ; sclk       ; 14.651 ; 14.651 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; PDATA_OE_    ; sclk       ; 17.557 ; 17.557 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; PD_PORT[*]   ; sclk       ; 26.201 ; 26.201 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[0]  ; sclk       ; 25.211 ; 25.211 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[1]  ; sclk       ; 24.135 ; 24.135 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[2]  ; sclk       ; 24.836 ; 24.836 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[3]  ; sclk       ; 25.754 ; 25.754 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[4]  ; sclk       ; 24.443 ; 24.443 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[5]  ; sclk       ; 25.065 ; 25.065 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[6]  ; sclk       ; 25.336 ; 25.336 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[7]  ; sclk       ; 26.201 ; 26.201 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; SIZ1         ; sclk       ; 19.965 ; 19.965 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _BGACK_IO    ; sclk       ; 14.860 ; 14.860 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _BR          ; sclk       ; 14.991 ; 14.991 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _CSS         ; sclk       ; 14.498 ; 14.498 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _DACK        ; sclk       ; 15.358 ; 15.358 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _DMAEN       ; sclk       ; 17.972 ; 17.972 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _IOR         ; sclk       ; 15.873 ; 15.873 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _IOW         ; sclk       ; 15.826 ; 15.826 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _LED_DMA     ; sclk       ; 18.242 ; 18.242 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _LED_RD      ; sclk       ; 19.437 ; 19.437 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _LED_WR      ; sclk       ; 19.116 ; 19.116 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
+--------------+------------+--------+--------+------------+---------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                          ;
+--------------+------------+--------+--------+------------+---------------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                             ;
+--------------+------------+--------+--------+------------+---------------------------------------------+
; _AS_IO       ; sclk       ; 3.591  ; 3.591  ; Fall       ; sclk                                        ;
; _DS_IO       ; sclk       ; 3.710  ; 3.710  ; Fall       ; sclk                                        ;
; DATA_IO[*]   ; sclk       ; 12.586 ; 12.586 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[0]  ; sclk       ; 13.667 ; 13.667 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[1]  ; sclk       ; 13.591 ; 13.591 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[2]  ; sclk       ; 13.105 ; 13.105 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[3]  ; sclk       ; 13.386 ; 13.386 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[4]  ; sclk       ; 13.595 ; 13.595 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[5]  ; sclk       ; 13.147 ; 13.147 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[6]  ; sclk       ; 12.966 ; 12.966 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[7]  ; sclk       ; 13.177 ; 13.177 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[8]  ; sclk       ; 13.184 ; 13.184 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[9]  ; sclk       ; 13.161 ; 13.161 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[10] ; sclk       ; 12.795 ; 12.795 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[11] ; sclk       ; 12.761 ; 12.761 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[12] ; sclk       ; 13.070 ; 13.070 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[13] ; sclk       ; 12.832 ; 12.832 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[14] ; sclk       ; 12.835 ; 12.835 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[15] ; sclk       ; 12.744 ; 12.744 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[16] ; sclk       ; 12.742 ; 12.742 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[17] ; sclk       ; 12.739 ; 12.739 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[18] ; sclk       ; 12.829 ; 12.829 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[19] ; sclk       ; 12.884 ; 12.884 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[20] ; sclk       ; 12.948 ; 12.948 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[21] ; sclk       ; 12.833 ; 12.833 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[22] ; sclk       ; 12.746 ; 12.746 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[23] ; sclk       ; 12.771 ; 12.771 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[24] ; sclk       ; 12.871 ; 12.871 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[25] ; sclk       ; 12.787 ; 12.787 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[26] ; sclk       ; 12.666 ; 12.666 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[27] ; sclk       ; 13.230 ; 13.230 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[28] ; sclk       ; 12.947 ; 12.947 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[29] ; sclk       ; 13.086 ; 13.086 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[30] ; sclk       ; 12.652 ; 12.652 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[31] ; sclk       ; 12.586 ; 12.586 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; OWN_         ; sclk       ; 11.927 ; 11.927 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; PDATA_OE_    ; sclk       ; 12.488 ; 12.488 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; PD_PORT[*]   ; sclk       ; 13.021 ; 13.021 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[0]  ; sclk       ; 13.021 ; 13.021 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[1]  ; sclk       ; 13.152 ; 13.152 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[2]  ; sclk       ; 13.187 ; 13.187 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[3]  ; sclk       ; 13.151 ; 13.151 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[4]  ; sclk       ; 13.299 ; 13.299 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[5]  ; sclk       ; 13.332 ; 13.332 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[6]  ; sclk       ; 13.120 ; 13.120 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[7]  ; sclk       ; 13.337 ; 13.337 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; SIZ1         ; sclk       ; 12.371 ; 12.371 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _BGACK_IO    ; sclk       ; 11.907 ; 11.907 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _BR          ; sclk       ; 11.972 ; 11.972 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _CSS         ; sclk       ; 11.781 ; 11.781 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _DACK        ; sclk       ; 12.070 ; 12.070 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _DMAEN       ; sclk       ; 13.094 ; 13.094 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _IOR         ; sclk       ; 12.203 ; 12.203 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _IOW         ; sclk       ; 12.197 ; 12.197 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _LED_DMA     ; sclk       ; 13.161 ; 13.161 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _LED_RD      ; sclk       ; 13.407 ; 13.407 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _LED_WR      ; sclk       ; 13.321 ; 13.321 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
+--------------+------------+--------+--------+------------+---------------------------------------------+


+---------------------------------------------------------------+
; Progagation Delay                                             ;
+-------------+-------------+--------+--------+--------+--------+
; Input Port  ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+-------------+-------------+--------+--------+--------+--------+
; ADDR[2]     ; DATA_IO[0]  ; 18.320 ;        ;        ; 18.320 ;
; ADDR[2]     ; DATA_IO[1]  ; 18.533 ; 17.206 ; 17.206 ; 18.533 ;
; ADDR[2]     ; DATA_IO[2]  ; 18.410 ; 19.437 ; 19.437 ; 18.410 ;
; ADDR[2]     ; DATA_IO[4]  ; 18.090 ; 17.816 ; 17.816 ; 18.090 ;
; ADDR[2]     ; DATA_IO[5]  ; 18.784 ;        ;        ; 18.784 ;
; ADDR[2]     ; DATA_IO[6]  ; 18.298 ;        ;        ; 18.298 ;
; ADDR[2]     ; DATA_IO[7]  ; 18.611 ;        ;        ; 18.611 ;
; ADDR[2]     ; DATA_IO[8]  ;        ; 17.849 ; 17.849 ;        ;
; ADDR[2]     ; DATA_OE_    ; 13.009 ;        ;        ; 13.009 ;
; ADDR[3]     ; DATA_IO[0]  ; 18.287 ; 19.195 ; 19.195 ; 18.287 ;
; ADDR[3]     ; DATA_IO[1]  ; 18.686 ; 19.408 ; 19.408 ; 18.686 ;
; ADDR[3]     ; DATA_IO[2]  ; 19.890 ; 19.890 ; 19.890 ; 19.890 ;
; ADDR[3]     ; DATA_IO[4]  ; 19.296 ; 18.965 ; 18.965 ; 19.296 ;
; ADDR[3]     ; DATA_IO[5]  ; 18.751 ; 19.659 ; 19.659 ; 18.751 ;
; ADDR[3]     ; DATA_IO[6]  ; 18.265 ; 19.173 ; 19.173 ; 18.265 ;
; ADDR[3]     ; DATA_IO[7]  ; 18.578 ; 19.486 ; 19.486 ; 18.578 ;
; ADDR[3]     ; DATA_IO[8]  ; 19.329 ;        ;        ; 19.329 ;
; ADDR[3]     ; DATA_OE_    ; 14.772 ;        ;        ; 14.772 ;
; ADDR[3]     ; PD_PORT[0]  ; 16.352 ; 16.352 ; 16.352 ; 16.352 ;
; ADDR[3]     ; PD_PORT[1]  ; 15.546 ; 15.546 ; 15.546 ; 15.546 ;
; ADDR[3]     ; PD_PORT[2]  ; 15.344 ; 15.344 ; 15.344 ; 15.344 ;
; ADDR[3]     ; PD_PORT[3]  ; 15.533 ; 15.533 ; 15.533 ; 15.533 ;
; ADDR[3]     ; PD_PORT[4]  ; 15.983 ; 15.983 ; 15.983 ; 15.983 ;
; ADDR[3]     ; PD_PORT[5]  ; 15.829 ; 15.829 ; 15.829 ; 15.829 ;
; ADDR[3]     ; PD_PORT[6]  ; 16.172 ; 16.172 ; 16.172 ; 16.172 ;
; ADDR[3]     ; PD_PORT[7]  ; 16.926 ; 16.926 ; 16.926 ; 16.926 ;
; ADDR[4]     ; DATA_IO[0]  ; 18.374 ;        ;        ; 18.374 ;
; ADDR[4]     ; DATA_IO[1]  ; 18.587 ; 17.177 ; 17.177 ; 18.587 ;
; ADDR[4]     ; DATA_IO[2]  ; 18.381 ; 19.491 ; 19.491 ; 18.381 ;
; ADDR[4]     ; DATA_IO[4]  ; 18.144 ; 17.787 ; 17.787 ; 18.144 ;
; ADDR[4]     ; DATA_IO[5]  ; 18.838 ;        ;        ; 18.838 ;
; ADDR[4]     ; DATA_IO[6]  ; 18.352 ;        ;        ; 18.352 ;
; ADDR[4]     ; DATA_IO[7]  ; 18.665 ;        ;        ; 18.665 ;
; ADDR[4]     ; DATA_IO[8]  ;        ; 17.820 ; 17.820 ;        ;
; ADDR[4]     ; DATA_OE_    ;        ; 13.699 ; 13.699 ;        ;
; ADDR[5]     ; DATA_IO[0]  ; 17.893 ; 17.274 ; 17.274 ; 17.893 ;
; ADDR[5]     ; DATA_IO[1]  ; 18.106 ; 17.487 ; 17.487 ; 18.106 ;
; ADDR[5]     ; DATA_IO[2]  ; 18.588 ; 18.588 ; 18.588 ; 18.588 ;
; ADDR[5]     ; DATA_IO[4]  ; 17.663 ; 17.994 ; 17.994 ; 17.663 ;
; ADDR[5]     ; DATA_IO[5]  ; 18.357 ; 17.738 ; 17.738 ; 18.357 ;
; ADDR[5]     ; DATA_IO[6]  ; 17.871 ; 17.252 ; 17.252 ; 17.871 ;
; ADDR[5]     ; DATA_IO[7]  ; 18.184 ; 17.565 ; 17.565 ; 18.184 ;
; ADDR[5]     ; DATA_IO[8]  ;        ; 18.027 ; 18.027 ;        ;
; ADDR[5]     ; DATA_OE_    ;        ; 13.970 ; 13.970 ;        ;
; ADDR[6]     ; DATA_IO[0]  ; 18.981 ; 18.073 ; 18.073 ; 18.981 ;
; ADDR[6]     ; DATA_IO[1]  ; 19.194 ; 18.472 ; 18.472 ; 19.194 ;
; ADDR[6]     ; DATA_IO[2]  ; 19.676 ; 19.676 ; 19.676 ; 19.676 ;
; ADDR[6]     ; DATA_IO[4]  ; 18.751 ; 19.082 ; 19.082 ; 18.751 ;
; ADDR[6]     ; DATA_IO[5]  ; 19.445 ; 18.537 ; 18.537 ; 19.445 ;
; ADDR[6]     ; DATA_IO[6]  ; 18.959 ; 18.051 ; 18.051 ; 18.959 ;
; ADDR[6]     ; DATA_IO[7]  ; 19.272 ; 18.364 ; 18.364 ; 19.272 ;
; ADDR[6]     ; DATA_IO[8]  ;        ; 19.115 ; 19.115 ;        ;
; ADDR[6]     ; DATA_OE_    ;        ; 14.472 ; 14.472 ;        ;
; DATA_IO[0]  ; PD_PORT[0]  ; 19.220 ;        ;        ; 19.220 ;
; DATA_IO[1]  ; PD_PORT[1]  ; 17.941 ;        ;        ; 17.941 ;
; DATA_IO[2]  ; PD_PORT[2]  ; 18.873 ;        ;        ; 18.873 ;
; DATA_IO[3]  ; PD_PORT[3]  ; 19.953 ;        ;        ; 19.953 ;
; DATA_IO[4]  ; PD_PORT[4]  ; 18.020 ;        ;        ; 18.020 ;
; DATA_IO[5]  ; PD_PORT[5]  ; 19.356 ;        ;        ; 19.356 ;
; DATA_IO[6]  ; PD_PORT[6]  ; 18.506 ;        ;        ; 18.506 ;
; DATA_IO[7]  ; PD_PORT[7]  ; 19.401 ;        ;        ; 19.401 ;
; DATA_IO[16] ; PD_PORT[0]  ; 17.553 ;        ;        ; 17.553 ;
; DATA_IO[17] ; PD_PORT[1]  ; 16.308 ;        ;        ; 16.308 ;
; DATA_IO[18] ; PD_PORT[2]  ; 17.957 ;        ;        ; 17.957 ;
; DATA_IO[19] ; PD_PORT[3]  ; 16.518 ;        ;        ; 16.518 ;
; DATA_IO[20] ; PD_PORT[4]  ; 18.122 ;        ;        ; 18.122 ;
; DATA_IO[21] ; PD_PORT[5]  ; 17.992 ;        ;        ; 17.992 ;
; DATA_IO[22] ; PD_PORT[6]  ; 17.595 ;        ;        ; 17.595 ;
; DATA_IO[23] ; PD_PORT[7]  ; 18.787 ;        ;        ; 18.787 ;
; INTA        ; _INT        ;        ; 12.599 ; 12.599 ;        ;
; PD_PORT[0]  ; DATA_IO[8]  ; 16.429 ;        ;        ; 16.429 ;
; PD_PORT[0]  ; DATA_IO[24] ; 16.252 ;        ;        ; 16.252 ;
; PD_PORT[0]  ; PD_PORT[0]  ; 19.112 ;        ;        ; 19.112 ;
; PD_PORT[1]  ; DATA_IO[9]  ; 16.663 ;        ;        ; 16.663 ;
; PD_PORT[1]  ; DATA_IO[25] ; 17.314 ;        ;        ; 17.314 ;
; PD_PORT[1]  ; PD_PORT[1]  ; 17.524 ;        ;        ; 17.524 ;
; PD_PORT[2]  ; DATA_IO[10] ; 16.873 ;        ;        ; 16.873 ;
; PD_PORT[2]  ; DATA_IO[26] ; 17.229 ;        ;        ; 17.229 ;
; PD_PORT[2]  ; PD_PORT[2]  ; 18.260 ;        ;        ; 18.260 ;
; PD_PORT[3]  ; DATA_IO[11] ; 14.897 ;        ;        ; 14.897 ;
; PD_PORT[3]  ; DATA_IO[27] ; 16.784 ;        ;        ; 16.784 ;
; PD_PORT[3]  ; PD_PORT[3]  ; 19.578 ;        ;        ; 19.578 ;
; PD_PORT[4]  ; DATA_IO[12] ; 16.252 ;        ;        ; 16.252 ;
; PD_PORT[4]  ; DATA_IO[28] ; 16.192 ;        ;        ; 16.192 ;
; PD_PORT[4]  ; PD_PORT[4]  ; 18.919 ;        ;        ; 18.919 ;
; PD_PORT[5]  ; DATA_IO[13] ; 15.901 ;        ;        ; 15.901 ;
; PD_PORT[5]  ; DATA_IO[29] ; 17.228 ;        ;        ; 17.228 ;
; PD_PORT[5]  ; PD_PORT[5]  ; 18.343 ;        ;        ; 18.343 ;
; PD_PORT[6]  ; DATA_IO[14] ; 16.115 ;        ;        ; 16.115 ;
; PD_PORT[6]  ; DATA_IO[30] ; 16.600 ;        ;        ; 16.600 ;
; PD_PORT[6]  ; PD_PORT[6]  ; 17.872 ;        ;        ; 17.872 ;
; PD_PORT[7]  ; DATA_IO[15] ; 15.836 ;        ;        ; 15.836 ;
; PD_PORT[7]  ; DATA_IO[31] ; 15.964 ;        ;        ; 15.964 ;
; PD_PORT[7]  ; PD_PORT[7]  ; 18.833 ;        ;        ; 18.833 ;
; R_W_IO      ; DATA_IO[0]  ; 16.578 ; 22.187 ; 22.187 ; 16.578 ;
; R_W_IO      ; DATA_IO[1]  ; 16.578 ; 21.046 ; 21.046 ; 16.578 ;
; R_W_IO      ; DATA_IO[2]  ; 16.890 ; 17.291 ; 17.291 ; 16.890 ;
; R_W_IO      ; DATA_IO[3]  ; 16.588 ; 17.283 ; 17.283 ; 16.588 ;
; R_W_IO      ; DATA_IO[4]  ; 16.589 ; 21.243 ; 21.243 ; 16.589 ;
; R_W_IO      ; DATA_IO[5]  ; 16.206 ; 22.629 ; 22.629 ; 16.206 ;
; R_W_IO      ; DATA_IO[6]  ; 15.844 ; 22.143 ; 22.143 ; 15.844 ;
; R_W_IO      ; DATA_IO[7]  ; 16.206 ; 22.456 ; 22.456 ; 16.206 ;
; R_W_IO      ; DATA_IO[8]  ; 16.631 ; 21.185 ; 21.185 ; 16.631 ;
; R_W_IO      ; DATA_IO[9]  ; 15.844 ; 18.092 ; 18.092 ; 15.844 ;
; R_W_IO      ; DATA_IO[10] ; 15.413 ; 17.620 ; 17.620 ; 15.413 ;
; R_W_IO      ; DATA_IO[11] ; 15.408 ; 17.225 ; 17.225 ; 15.408 ;
; R_W_IO      ; DATA_IO[12] ; 15.442 ; 16.637 ; 16.637 ; 15.442 ;
; R_W_IO      ; DATA_IO[13] ; 15.408 ; 16.803 ; 16.803 ; 15.408 ;
; R_W_IO      ; DATA_IO[14] ; 15.413 ; 17.145 ; 17.145 ; 15.413 ;
; R_W_IO      ; DATA_IO[15] ; 15.408 ; 17.002 ; 17.002 ; 15.408 ;
; R_W_IO      ; DATA_IO[16] ; 15.753 ; 15.753 ; 15.753 ; 15.753 ;
; R_W_IO      ; DATA_IO[17] ; 15.763 ; 15.763 ; 15.763 ; 15.763 ;
; R_W_IO      ; DATA_IO[18] ; 16.175 ; 16.175 ; 16.175 ; 16.175 ;
; R_W_IO      ; DATA_IO[19] ; 16.166 ; 16.166 ; 16.166 ; 16.166 ;
; R_W_IO      ; DATA_IO[20] ; 16.175 ; 16.175 ; 16.175 ; 16.175 ;
; R_W_IO      ; DATA_IO[21] ; 16.175 ; 16.175 ; 16.175 ; 16.175 ;
; R_W_IO      ; DATA_IO[22] ; 16.366 ; 16.366 ; 16.366 ; 16.366 ;
; R_W_IO      ; DATA_IO[23] ; 16.366 ; 16.366 ; 16.366 ; 16.366 ;
; R_W_IO      ; DATA_IO[24] ; 16.495 ; 17.449 ; 17.449 ; 16.495 ;
; R_W_IO      ; DATA_IO[25] ; 16.377 ; 18.681 ; 18.681 ; 16.377 ;
; R_W_IO      ; DATA_IO[26] ; 15.487 ; 17.738 ; 17.738 ; 15.487 ;
; R_W_IO      ; DATA_IO[27] ; 17.091 ; 18.226 ; 18.226 ; 17.091 ;
; R_W_IO      ; DATA_IO[28] ; 15.487 ; 17.335 ; 17.335 ; 15.487 ;
; R_W_IO      ; DATA_IO[29] ; 17.266 ; 17.877 ; 17.877 ; 17.266 ;
; R_W_IO      ; DATA_IO[30] ; 17.266 ; 17.904 ; 17.904 ; 17.266 ;
; R_W_IO      ; DATA_IO[31] ; 17.276 ; 17.772 ; 17.772 ; 17.276 ;
; R_W_IO      ; _LED_RD     ;        ; 14.024 ; 14.024 ;        ;
; R_W_IO      ; _LED_WR     ; 13.705 ;        ;        ; 13.705 ;
; _AS_IO      ; DATA_IO[0]  ; 13.638 ; 12.730 ; 12.730 ; 13.638 ;
; _AS_IO      ; DATA_IO[1]  ; 13.851 ; 13.129 ; 13.129 ; 13.851 ;
; _AS_IO      ; DATA_IO[2]  ; 14.333 ; 14.333 ; 14.333 ; 14.333 ;
; _AS_IO      ; DATA_IO[4]  ; 13.408 ; 13.739 ; 13.739 ; 13.408 ;
; _AS_IO      ; DATA_IO[5]  ; 14.102 ; 13.194 ; 13.194 ; 14.102 ;
; _AS_IO      ; DATA_IO[6]  ; 13.616 ; 12.708 ; 12.708 ; 13.616 ;
; _AS_IO      ; DATA_IO[7]  ; 13.929 ; 13.021 ; 13.021 ; 13.929 ;
; _AS_IO      ; DATA_IO[8]  ;        ; 13.772 ; 13.772 ;        ;
; _AS_IO      ; DATA_OE_    ; 12.580 ; 13.968 ; 13.968 ; 12.580 ;
; _AS_IO      ; _LED_RD     ; 14.904 ;        ;        ; 14.904 ;
; _AS_IO      ; _LED_WR     ; 14.581 ;        ;        ; 14.581 ;
; _BGACK_IO   ; DATA_OE_    ; 12.186 ;        ;        ; 12.186 ;
; _CS         ; DATA_IO[0]  ; 21.402 ; 17.516 ; 17.516 ; 21.402 ;
; _CS         ; DATA_IO[1]  ; 20.261 ; 17.915 ; 17.915 ; 20.261 ;
; _CS         ; DATA_IO[2]  ; 19.119 ; 19.119 ; 19.119 ; 19.119 ;
; _CS         ; DATA_IO[3]  ; 16.498 ; 15.803 ; 15.803 ; 16.498 ;
; _CS         ; DATA_IO[4]  ; 20.458 ; 18.525 ; 18.525 ; 20.458 ;
; _CS         ; DATA_IO[5]  ; 21.844 ; 17.980 ; 17.980 ; 21.844 ;
; _CS         ; DATA_IO[6]  ; 21.358 ; 17.494 ; 17.494 ; 21.358 ;
; _CS         ; DATA_IO[7]  ; 21.671 ; 17.807 ; 17.807 ; 21.671 ;
; _CS         ; DATA_IO[8]  ; 20.400 ; 18.558 ; 18.558 ; 20.400 ;
; _CS         ; DATA_IO[9]  ; 17.307 ; 15.059 ; 15.059 ; 17.307 ;
; _CS         ; DATA_IO[10] ; 16.835 ; 14.628 ; 14.628 ; 16.835 ;
; _CS         ; DATA_IO[11] ; 16.440 ; 14.623 ; 14.623 ; 16.440 ;
; _CS         ; DATA_IO[12] ; 15.852 ; 14.657 ; 14.657 ; 15.852 ;
; _CS         ; DATA_IO[13] ; 16.018 ; 14.623 ; 14.623 ; 16.018 ;
; _CS         ; DATA_IO[14] ; 16.360 ; 14.628 ; 14.628 ; 16.360 ;
; _CS         ; DATA_IO[15] ; 16.217 ; 14.623 ; 14.623 ; 16.217 ;
; _CS         ; DATA_IO[16] ; 14.968 ; 14.968 ; 14.968 ; 14.968 ;
; _CS         ; DATA_IO[17] ; 14.978 ; 14.978 ; 14.978 ; 14.978 ;
; _CS         ; DATA_IO[18] ; 15.390 ; 15.390 ; 15.390 ; 15.390 ;
; _CS         ; DATA_IO[19] ; 15.381 ; 15.381 ; 15.381 ; 15.381 ;
; _CS         ; DATA_IO[20] ; 15.390 ; 15.390 ; 15.390 ; 15.390 ;
; _CS         ; DATA_IO[21] ; 15.390 ; 15.390 ; 15.390 ; 15.390 ;
; _CS         ; DATA_IO[22] ; 15.581 ; 15.581 ; 15.581 ; 15.581 ;
; _CS         ; DATA_IO[23] ; 15.581 ; 15.581 ; 15.581 ; 15.581 ;
; _CS         ; DATA_IO[24] ; 16.664 ; 15.710 ; 15.710 ; 16.664 ;
; _CS         ; DATA_IO[25] ; 17.896 ; 15.592 ; 15.592 ; 17.896 ;
; _CS         ; DATA_IO[26] ; 16.953 ; 14.702 ; 14.702 ; 16.953 ;
; _CS         ; DATA_IO[27] ; 17.441 ; 16.306 ; 16.306 ; 17.441 ;
; _CS         ; DATA_IO[28] ; 16.550 ; 14.702 ; 14.702 ; 16.550 ;
; _CS         ; DATA_IO[29] ; 17.092 ; 16.481 ; 16.481 ; 17.092 ;
; _CS         ; DATA_IO[30] ; 17.119 ; 16.481 ; 16.481 ; 17.119 ;
; _CS         ; DATA_IO[31] ; 16.987 ; 16.491 ; 16.491 ; 16.987 ;
; _CS         ; DATA_OE_    ; 12.756 ; 12.794 ; 12.794 ; 12.756 ;
; _CS         ; _LED_RD     ; 14.041 ;        ;        ; 14.041 ;
; _CS         ; _LED_WR     ; 13.718 ;        ;        ; 13.718 ;
; _DS_IO      ; DATA_IO[0]  ; 21.819 ; 16.210 ; 16.210 ; 21.819 ;
; _DS_IO      ; DATA_IO[1]  ; 20.678 ; 16.210 ; 16.210 ; 20.678 ;
; _DS_IO      ; DATA_IO[2]  ; 16.923 ; 16.210 ; 16.210 ; 16.923 ;
; _DS_IO      ; DATA_IO[3]  ; 16.915 ; 16.220 ; 16.220 ; 16.915 ;
; _DS_IO      ; DATA_IO[4]  ; 20.875 ; 16.221 ; 16.221 ; 20.875 ;
; _DS_IO      ; DATA_IO[5]  ; 22.261 ; 15.838 ; 15.838 ; 22.261 ;
; _DS_IO      ; DATA_IO[6]  ; 21.775 ; 15.476 ; 15.476 ; 21.775 ;
; _DS_IO      ; DATA_IO[7]  ; 22.088 ; 15.838 ; 15.838 ; 22.088 ;
; _DS_IO      ; DATA_IO[8]  ; 20.817 ; 15.476 ; 15.476 ; 20.817 ;
; _DS_IO      ; DATA_IO[9]  ; 17.724 ; 15.476 ; 15.476 ; 17.724 ;
; _DS_IO      ; DATA_IO[10] ; 17.252 ; 15.045 ; 15.045 ; 17.252 ;
; _DS_IO      ; DATA_IO[11] ; 16.857 ; 15.040 ; 15.040 ; 16.857 ;
; _DS_IO      ; DATA_IO[12] ; 16.269 ; 15.074 ; 15.074 ; 16.269 ;
; _DS_IO      ; DATA_IO[13] ; 16.435 ; 15.040 ; 15.040 ; 16.435 ;
; _DS_IO      ; DATA_IO[14] ; 16.777 ; 15.045 ; 15.045 ; 16.777 ;
; _DS_IO      ; DATA_IO[15] ; 16.634 ; 15.040 ; 15.040 ; 16.634 ;
; _DS_IO      ; DATA_IO[16] ; 15.385 ; 15.385 ; 15.385 ; 15.385 ;
; _DS_IO      ; DATA_IO[17] ; 15.395 ; 15.395 ; 15.395 ; 15.395 ;
; _DS_IO      ; DATA_IO[18] ; 15.807 ; 15.807 ; 15.807 ; 15.807 ;
; _DS_IO      ; DATA_IO[19] ; 15.798 ; 15.798 ; 15.798 ; 15.798 ;
; _DS_IO      ; DATA_IO[20] ; 15.807 ; 15.807 ; 15.807 ; 15.807 ;
; _DS_IO      ; DATA_IO[21] ; 15.807 ; 15.807 ; 15.807 ; 15.807 ;
; _DS_IO      ; DATA_IO[22] ; 15.998 ; 15.998 ; 15.998 ; 15.998 ;
; _DS_IO      ; DATA_IO[23] ; 15.998 ; 15.998 ; 15.998 ; 15.998 ;
; _DS_IO      ; DATA_IO[24] ; 17.081 ; 16.127 ; 16.127 ; 17.081 ;
; _DS_IO      ; DATA_IO[25] ; 18.313 ; 16.009 ; 16.009 ; 18.313 ;
; _DS_IO      ; DATA_IO[26] ; 17.370 ; 15.119 ; 15.119 ; 17.370 ;
; _DS_IO      ; DATA_IO[27] ; 17.858 ; 16.723 ; 16.723 ; 17.858 ;
; _DS_IO      ; DATA_IO[28] ; 16.967 ; 15.119 ; 15.119 ; 16.967 ;
; _DS_IO      ; DATA_IO[29] ; 17.509 ; 16.898 ; 16.898 ; 17.509 ;
; _DS_IO      ; DATA_IO[30] ; 17.536 ; 16.898 ; 16.898 ; 17.536 ;
; _DS_IO      ; DATA_IO[31] ; 17.404 ; 16.908 ; 16.908 ; 17.404 ;
+-------------+-------------+--------+--------+--------+--------+


+-----------------------------------------------------------+
; Minimum Progagation Delay                                 ;
+-------------+-------------+-------+-------+-------+-------+
; Input Port  ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+-------------+-------------+-------+-------+-------+-------+
; ADDR[2]     ; DATA_IO[0]  ; 7.341 ;       ;       ; 7.341 ;
; ADDR[2]     ; DATA_IO[1]  ; 7.377 ; 7.155 ; 7.155 ; 7.377 ;
; ADDR[2]     ; DATA_IO[2]  ; 7.492 ; 7.492 ; 7.492 ; 7.492 ;
; ADDR[2]     ; DATA_IO[4]  ; 7.252 ; 7.324 ; 7.324 ; 7.252 ;
; ADDR[2]     ; DATA_IO[5]  ; 7.532 ;       ;       ; 7.532 ;
; ADDR[2]     ; DATA_IO[6]  ; 7.350 ;       ;       ; 7.350 ;
; ADDR[2]     ; DATA_IO[7]  ; 7.430 ;       ;       ; 7.430 ;
; ADDR[2]     ; DATA_IO[8]  ;       ; 7.349 ; 7.349 ;       ;
; ADDR[2]     ; DATA_OE_    ; 5.905 ;       ;       ; 5.905 ;
; ADDR[3]     ; DATA_IO[0]  ; 7.513 ; 7.784 ; 7.784 ; 7.513 ;
; ADDR[3]     ; DATA_IO[1]  ; 7.549 ; 7.820 ; 7.820 ; 7.549 ;
; ADDR[3]     ; DATA_IO[2]  ; 7.935 ; 7.796 ; 7.796 ; 7.935 ;
; ADDR[3]     ; DATA_IO[4]  ; 7.424 ; 7.695 ; 7.695 ; 7.424 ;
; ADDR[3]     ; DATA_IO[5]  ; 7.704 ; 7.975 ; 7.975 ; 7.704 ;
; ADDR[3]     ; DATA_IO[6]  ; 7.522 ; 7.793 ; 7.793 ; 7.522 ;
; ADDR[3]     ; DATA_IO[7]  ; 7.602 ; 7.873 ; 7.873 ; 7.602 ;
; ADDR[3]     ; DATA_IO[8]  ; 7.792 ;       ;       ; 7.792 ;
; ADDR[3]     ; DATA_OE_    ; 6.458 ;       ;       ; 6.458 ;
; ADDR[3]     ; PD_PORT[0]  ; 6.919 ; 6.919 ; 6.919 ; 6.919 ;
; ADDR[3]     ; PD_PORT[1]  ; 6.690 ; 6.690 ; 6.690 ; 6.690 ;
; ADDR[3]     ; PD_PORT[2]  ; 6.674 ; 6.674 ; 6.674 ; 6.674 ;
; ADDR[3]     ; PD_PORT[3]  ; 6.757 ; 6.757 ; 6.757 ; 6.757 ;
; ADDR[3]     ; PD_PORT[4]  ; 6.820 ; 6.820 ; 6.820 ; 6.820 ;
; ADDR[3]     ; PD_PORT[5]  ; 6.779 ; 6.779 ; 6.779 ; 6.779 ;
; ADDR[3]     ; PD_PORT[6]  ; 6.878 ; 6.878 ; 6.878 ; 6.878 ;
; ADDR[3]     ; PD_PORT[7]  ; 7.121 ; 7.121 ; 7.121 ; 7.121 ;
; ADDR[4]     ; DATA_IO[0]  ; 7.358 ;       ;       ; 7.358 ;
; ADDR[4]     ; DATA_IO[1]  ; 7.394 ; 7.172 ; 7.172 ; 7.394 ;
; ADDR[4]     ; DATA_IO[2]  ; 7.509 ; 7.509 ; 7.509 ; 7.509 ;
; ADDR[4]     ; DATA_IO[4]  ; 7.269 ; 7.341 ; 7.341 ; 7.269 ;
; ADDR[4]     ; DATA_IO[5]  ; 7.549 ;       ;       ; 7.549 ;
; ADDR[4]     ; DATA_IO[6]  ; 7.367 ;       ;       ; 7.367 ;
; ADDR[4]     ; DATA_IO[7]  ; 7.447 ;       ;       ; 7.447 ;
; ADDR[4]     ; DATA_IO[8]  ;       ; 7.366 ; 7.366 ;       ;
; ADDR[4]     ; DATA_OE_    ;       ; 6.144 ; 6.144 ;       ;
; ADDR[5]     ; DATA_IO[0]  ; 7.401 ; 7.229 ; 7.229 ; 7.401 ;
; ADDR[5]     ; DATA_IO[1]  ; 7.437 ; 7.215 ; 7.215 ; 7.437 ;
; ADDR[5]     ; DATA_IO[2]  ; 7.512 ; 7.552 ; 7.552 ; 7.512 ;
; ADDR[5]     ; DATA_IO[4]  ; 7.312 ; 7.140 ; 7.140 ; 7.312 ;
; ADDR[5]     ; DATA_IO[5]  ; 7.592 ; 7.420 ; 7.420 ; 7.592 ;
; ADDR[5]     ; DATA_IO[6]  ; 7.410 ; 7.238 ; 7.238 ; 7.410 ;
; ADDR[5]     ; DATA_IO[7]  ; 7.490 ; 7.318 ; 7.318 ; 7.490 ;
; ADDR[5]     ; DATA_IO[8]  ;       ; 7.409 ; 7.409 ;       ;
; ADDR[5]     ; DATA_OE_    ;       ; 6.217 ; 6.217 ;       ;
; ADDR[6]     ; DATA_IO[0]  ; 7.713 ; 7.442 ; 7.442 ; 7.713 ;
; ADDR[6]     ; DATA_IO[1]  ; 7.749 ; 7.478 ; 7.478 ; 7.749 ;
; ADDR[6]     ; DATA_IO[2]  ; 7.725 ; 7.864 ; 7.864 ; 7.725 ;
; ADDR[6]     ; DATA_IO[4]  ; 7.624 ; 7.353 ; 7.353 ; 7.624 ;
; ADDR[6]     ; DATA_IO[5]  ; 7.904 ; 7.633 ; 7.633 ; 7.904 ;
; ADDR[6]     ; DATA_IO[6]  ; 7.722 ; 7.451 ; 7.451 ; 7.722 ;
; ADDR[6]     ; DATA_IO[7]  ; 7.802 ; 7.531 ; 7.531 ; 7.802 ;
; ADDR[6]     ; DATA_IO[8]  ;       ; 7.721 ; 7.721 ;       ;
; ADDR[6]     ; DATA_OE_    ;       ; 6.347 ; 6.347 ;       ;
; DATA_IO[0]  ; PD_PORT[0]  ; 7.783 ;       ;       ; 7.783 ;
; DATA_IO[1]  ; PD_PORT[1]  ; 7.441 ;       ;       ; 7.441 ;
; DATA_IO[2]  ; PD_PORT[2]  ; 7.781 ;       ;       ; 7.781 ;
; DATA_IO[3]  ; PD_PORT[3]  ; 8.154 ;       ;       ; 8.154 ;
; DATA_IO[4]  ; PD_PORT[4]  ; 7.505 ;       ;       ; 7.505 ;
; DATA_IO[5]  ; PD_PORT[5]  ; 7.862 ;       ;       ; 7.862 ;
; DATA_IO[6]  ; PD_PORT[6]  ; 7.542 ;       ;       ; 7.542 ;
; DATA_IO[7]  ; PD_PORT[7]  ; 7.858 ;       ;       ; 7.858 ;
; DATA_IO[16] ; PD_PORT[0]  ; 7.233 ;       ;       ; 7.233 ;
; DATA_IO[17] ; PD_PORT[1]  ; 6.870 ;       ;       ; 6.870 ;
; DATA_IO[18] ; PD_PORT[2]  ; 7.449 ;       ;       ; 7.449 ;
; DATA_IO[19] ; PD_PORT[3]  ; 7.023 ;       ;       ; 7.023 ;
; DATA_IO[20] ; PD_PORT[4]  ; 7.446 ;       ;       ; 7.446 ;
; DATA_IO[21] ; PD_PORT[5]  ; 7.417 ;       ;       ; 7.417 ;
; DATA_IO[22] ; PD_PORT[6]  ; 7.285 ;       ;       ; 7.285 ;
; DATA_IO[23] ; PD_PORT[7]  ; 7.666 ;       ;       ; 7.666 ;
; INTA        ; _INT        ;       ; 5.774 ; 5.774 ;       ;
; PD_PORT[0]  ; DATA_IO[8]  ; 6.947 ;       ;       ; 6.947 ;
; PD_PORT[0]  ; DATA_IO[24] ; 6.881 ;       ;       ; 6.881 ;
; PD_PORT[0]  ; PD_PORT[0]  ; 7.455 ;       ;       ; 7.455 ;
; PD_PORT[1]  ; DATA_IO[9]  ; 7.012 ;       ;       ; 7.012 ;
; PD_PORT[1]  ; DATA_IO[25] ; 7.122 ;       ;       ; 7.122 ;
; PD_PORT[1]  ; PD_PORT[1]  ; 7.011 ;       ;       ; 7.011 ;
; PD_PORT[2]  ; DATA_IO[10] ; 7.048 ;       ;       ; 7.048 ;
; PD_PORT[2]  ; DATA_IO[26] ; 7.157 ;       ;       ; 7.157 ;
; PD_PORT[2]  ; PD_PORT[2]  ; 7.495 ;       ;       ; 7.495 ;
; PD_PORT[3]  ; DATA_IO[11] ; 6.524 ;       ;       ; 6.524 ;
; PD_PORT[3]  ; DATA_IO[27] ; 7.156 ;       ;       ; 7.156 ;
; PD_PORT[3]  ; PD_PORT[3]  ; 7.125 ;       ;       ; 7.125 ;
; PD_PORT[4]  ; DATA_IO[12] ; 6.947 ;       ;       ; 6.947 ;
; PD_PORT[4]  ; DATA_IO[28] ; 6.916 ;       ;       ; 6.916 ;
; PD_PORT[4]  ; PD_PORT[4]  ; 7.170 ;       ;       ; 7.170 ;
; PD_PORT[5]  ; DATA_IO[13] ; 6.781 ;       ;       ; 6.781 ;
; PD_PORT[5]  ; DATA_IO[29] ; 7.151 ;       ;       ; 7.151 ;
; PD_PORT[5]  ; PD_PORT[5]  ; 7.530 ;       ;       ; 7.530 ;
; PD_PORT[6]  ; DATA_IO[14] ; 6.826 ;       ;       ; 6.826 ;
; PD_PORT[6]  ; DATA_IO[30] ; 6.931 ;       ;       ; 6.931 ;
; PD_PORT[6]  ; PD_PORT[6]  ; 7.194 ;       ;       ; 7.194 ;
; PD_PORT[7]  ; DATA_IO[15] ; 6.761 ;       ;       ; 6.761 ;
; PD_PORT[7]  ; DATA_IO[31] ; 6.765 ;       ;       ; 6.765 ;
; PD_PORT[7]  ; PD_PORT[7]  ; 7.637 ;       ;       ; 7.637 ;
; R_W_IO      ; DATA_IO[0]  ; 4.614 ; 6.872 ; 6.872 ; 4.614 ;
; R_W_IO      ; DATA_IO[1]  ; 4.650 ; 6.908 ; 6.908 ; 4.650 ;
; R_W_IO      ; DATA_IO[2]  ; 6.998 ; 4.897 ; 4.897 ; 6.998 ;
; R_W_IO      ; DATA_IO[3]  ; 7.008 ; 7.008 ; 7.008 ; 7.008 ;
; R_W_IO      ; DATA_IO[4]  ; 4.525 ; 6.783 ; 6.783 ; 4.525 ;
; R_W_IO      ; DATA_IO[5]  ; 4.805 ; 6.887 ; 6.887 ; 4.805 ;
; R_W_IO      ; DATA_IO[6]  ; 4.623 ; 6.778 ; 6.778 ; 4.623 ;
; R_W_IO      ; DATA_IO[7]  ; 4.703 ; 6.887 ; 6.887 ; 4.703 ;
; R_W_IO      ; DATA_IO[8]  ; 6.778 ; 6.778 ; 6.778 ; 6.778 ;
; R_W_IO      ; DATA_IO[9]  ; 6.778 ; 6.778 ; 6.778 ; 6.778 ;
; R_W_IO      ; DATA_IO[10] ; 6.616 ; 6.616 ; 6.616 ; 6.616 ;
; R_W_IO      ; DATA_IO[11] ; 6.624 ; 6.624 ; 6.624 ; 6.624 ;
; R_W_IO      ; DATA_IO[12] ; 6.640 ; 6.640 ; 6.640 ; 6.640 ;
; R_W_IO      ; DATA_IO[13] ; 6.624 ; 6.624 ; 6.624 ; 6.624 ;
; R_W_IO      ; DATA_IO[14] ; 6.616 ; 6.616 ; 6.616 ; 6.616 ;
; R_W_IO      ; DATA_IO[15] ; 6.624 ; 6.624 ; 6.624 ; 6.624 ;
; R_W_IO      ; DATA_IO[16] ; 6.714 ; 6.367 ; 6.367 ; 6.714 ;
; R_W_IO      ; DATA_IO[17] ; 6.724 ; 6.443 ; 6.443 ; 6.724 ;
; R_W_IO      ; DATA_IO[18] ; 6.864 ; 6.309 ; 6.309 ; 6.864 ;
; R_W_IO      ; DATA_IO[19] ; 6.856 ; 6.589 ; 6.589 ; 6.856 ;
; R_W_IO      ; DATA_IO[20] ; 6.864 ; 6.759 ; 6.759 ; 6.864 ;
; R_W_IO      ; DATA_IO[21] ; 6.864 ; 6.299 ; 6.299 ; 6.864 ;
; R_W_IO      ; DATA_IO[22] ; 6.829 ; 6.212 ; 6.212 ; 6.829 ;
; R_W_IO      ; DATA_IO[23] ; 6.829 ; 6.252 ; 6.252 ; 6.829 ;
; R_W_IO      ; DATA_IO[24] ; 6.907 ; 6.907 ; 6.907 ; 6.907 ;
; R_W_IO      ; DATA_IO[25] ; 6.843 ; 6.843 ; 6.843 ; 6.843 ;
; R_W_IO      ; DATA_IO[26] ; 6.671 ; 6.671 ; 6.671 ; 6.671 ;
; R_W_IO      ; DATA_IO[27] ; 7.203 ; 7.203 ; 7.203 ; 7.203 ;
; R_W_IO      ; DATA_IO[28] ; 6.671 ; 6.671 ; 6.671 ; 6.671 ;
; R_W_IO      ; DATA_IO[29] ; 7.149 ; 7.149 ; 7.149 ; 7.149 ;
; R_W_IO      ; DATA_IO[30] ; 7.149 ; 7.149 ; 7.149 ; 7.149 ;
; R_W_IO      ; DATA_IO[31] ; 7.159 ; 7.159 ; 7.159 ; 7.159 ;
; R_W_IO      ; _LED_RD     ;       ; 6.152 ; 6.152 ;       ;
; R_W_IO      ; _LED_WR     ; 6.075 ;       ;       ; 6.075 ;
; _AS_IO      ; DATA_IO[0]  ; 5.051 ; 4.780 ; 4.780 ; 5.051 ;
; _AS_IO      ; DATA_IO[1]  ; 5.087 ; 4.816 ; 4.816 ; 5.087 ;
; _AS_IO      ; DATA_IO[2]  ; 5.063 ; 5.202 ; 5.202 ; 5.063 ;
; _AS_IO      ; DATA_IO[4]  ; 4.962 ; 4.691 ; 4.691 ; 4.962 ;
; _AS_IO      ; DATA_IO[5]  ; 5.242 ; 4.971 ; 4.971 ; 5.242 ;
; _AS_IO      ; DATA_IO[6]  ; 5.060 ; 4.789 ; 4.789 ; 5.060 ;
; _AS_IO      ; DATA_IO[7]  ; 5.140 ; 4.869 ; 4.869 ; 5.140 ;
; _AS_IO      ; DATA_IO[8]  ;       ; 5.059 ; 5.059 ;       ;
; _AS_IO      ; DATA_OE_    ; 5.795 ; 6.253 ; 6.253 ; 5.795 ;
; _AS_IO      ; _LED_RD     ; 6.455 ;       ;       ; 6.455 ;
; _AS_IO      ; _LED_WR     ; 6.367 ;       ;       ; 6.367 ;
; _BGACK_IO   ; DATA_OE_    ; 5.688 ;       ;       ; 5.688 ;
; _CS         ; DATA_IO[0]  ; 6.704 ; 6.704 ; 6.704 ; 6.704 ;
; _CS         ; DATA_IO[1]  ; 6.704 ; 6.704 ; 6.704 ; 6.704 ;
; _CS         ; DATA_IO[2]  ; 6.704 ; 6.704 ; 6.704 ; 6.704 ;
; _CS         ; DATA_IO[3]  ; 6.714 ; 6.714 ; 6.714 ; 6.714 ;
; _CS         ; DATA_IO[4]  ; 6.722 ; 6.722 ; 6.722 ; 6.722 ;
; _CS         ; DATA_IO[5]  ; 6.593 ; 6.593 ; 6.593 ; 6.593 ;
; _CS         ; DATA_IO[6]  ; 6.484 ; 6.484 ; 6.484 ; 6.484 ;
; _CS         ; DATA_IO[7]  ; 6.593 ; 6.593 ; 6.593 ; 6.593 ;
; _CS         ; DATA_IO[8]  ; 6.484 ; 6.484 ; 6.484 ; 6.484 ;
; _CS         ; DATA_IO[9]  ; 6.484 ; 6.484 ; 6.484 ; 6.484 ;
; _CS         ; DATA_IO[10] ; 6.322 ; 6.322 ; 6.322 ; 6.322 ;
; _CS         ; DATA_IO[11] ; 6.330 ; 6.330 ; 6.330 ; 6.330 ;
; _CS         ; DATA_IO[12] ; 6.346 ; 6.346 ; 6.346 ; 6.346 ;
; _CS         ; DATA_IO[13] ; 6.330 ; 6.330 ; 6.330 ; 6.330 ;
; _CS         ; DATA_IO[14] ; 6.322 ; 6.322 ; 6.322 ; 6.322 ;
; _CS         ; DATA_IO[15] ; 6.330 ; 6.330 ; 6.330 ; 6.330 ;
; _CS         ; DATA_IO[16] ; 6.073 ; 6.420 ; 6.420 ; 6.073 ;
; _CS         ; DATA_IO[17] ; 6.149 ; 6.430 ; 6.430 ; 6.149 ;
; _CS         ; DATA_IO[18] ; 6.015 ; 6.570 ; 6.570 ; 6.015 ;
; _CS         ; DATA_IO[19] ; 6.295 ; 6.562 ; 6.562 ; 6.295 ;
; _CS         ; DATA_IO[20] ; 6.465 ; 6.570 ; 6.570 ; 6.465 ;
; _CS         ; DATA_IO[21] ; 6.005 ; 6.570 ; 6.570 ; 6.005 ;
; _CS         ; DATA_IO[22] ; 5.918 ; 6.535 ; 6.535 ; 5.918 ;
; _CS         ; DATA_IO[23] ; 5.958 ; 6.535 ; 6.535 ; 5.958 ;
; _CS         ; DATA_IO[24] ; 6.613 ; 6.613 ; 6.613 ; 6.613 ;
; _CS         ; DATA_IO[25] ; 6.549 ; 6.549 ; 6.549 ; 6.549 ;
; _CS         ; DATA_IO[26] ; 6.377 ; 6.377 ; 6.377 ; 6.377 ;
; _CS         ; DATA_IO[27] ; 6.909 ; 6.909 ; 6.909 ; 6.909 ;
; _CS         ; DATA_IO[28] ; 6.377 ; 6.377 ; 6.377 ; 6.377 ;
; _CS         ; DATA_IO[29] ; 6.855 ; 6.855 ; 6.855 ; 6.855 ;
; _CS         ; DATA_IO[30] ; 6.855 ; 6.855 ; 6.855 ; 6.855 ;
; _CS         ; DATA_IO[31] ; 6.865 ; 6.865 ; 6.865 ; 6.865 ;
; _CS         ; DATA_OE_    ; 5.818 ; 5.842 ; 5.842 ; 5.818 ;
; _CS         ; _LED_RD     ; 6.156 ;       ;       ; 6.156 ;
; _CS         ; _LED_WR     ; 6.068 ;       ;       ; 6.068 ;
; _DS_IO      ; DATA_IO[0]  ; 6.869 ; 6.869 ; 6.869 ; 6.869 ;
; _DS_IO      ; DATA_IO[1]  ; 6.869 ; 6.869 ; 6.869 ; 6.869 ;
; _DS_IO      ; DATA_IO[2]  ; 6.869 ; 6.869 ; 6.869 ; 6.869 ;
; _DS_IO      ; DATA_IO[3]  ; 6.879 ; 6.879 ; 6.879 ; 6.879 ;
; _DS_IO      ; DATA_IO[4]  ; 6.887 ; 6.887 ; 6.887 ; 6.887 ;
; _DS_IO      ; DATA_IO[5]  ; 6.758 ; 6.758 ; 6.758 ; 6.758 ;
; _DS_IO      ; DATA_IO[6]  ; 6.649 ; 6.649 ; 6.649 ; 6.649 ;
; _DS_IO      ; DATA_IO[7]  ; 6.758 ; 6.758 ; 6.758 ; 6.758 ;
; _DS_IO      ; DATA_IO[8]  ; 6.649 ; 6.649 ; 6.649 ; 6.649 ;
; _DS_IO      ; DATA_IO[9]  ; 6.649 ; 6.649 ; 6.649 ; 6.649 ;
; _DS_IO      ; DATA_IO[10] ; 6.487 ; 6.487 ; 6.487 ; 6.487 ;
; _DS_IO      ; DATA_IO[11] ; 6.495 ; 6.495 ; 6.495 ; 6.495 ;
; _DS_IO      ; DATA_IO[12] ; 6.511 ; 6.511 ; 6.511 ; 6.511 ;
; _DS_IO      ; DATA_IO[13] ; 6.495 ; 6.495 ; 6.495 ; 6.495 ;
; _DS_IO      ; DATA_IO[14] ; 6.487 ; 6.487 ; 6.487 ; 6.487 ;
; _DS_IO      ; DATA_IO[15] ; 6.495 ; 6.495 ; 6.495 ; 6.495 ;
; _DS_IO      ; DATA_IO[16] ; 6.238 ; 6.585 ; 6.585 ; 6.238 ;
; _DS_IO      ; DATA_IO[17] ; 6.314 ; 6.595 ; 6.595 ; 6.314 ;
; _DS_IO      ; DATA_IO[18] ; 6.180 ; 6.735 ; 6.735 ; 6.180 ;
; _DS_IO      ; DATA_IO[19] ; 6.460 ; 6.727 ; 6.727 ; 6.460 ;
; _DS_IO      ; DATA_IO[20] ; 6.630 ; 6.735 ; 6.735 ; 6.630 ;
; _DS_IO      ; DATA_IO[21] ; 6.170 ; 6.735 ; 6.735 ; 6.170 ;
; _DS_IO      ; DATA_IO[22] ; 6.083 ; 6.700 ; 6.700 ; 6.083 ;
; _DS_IO      ; DATA_IO[23] ; 6.123 ; 6.700 ; 6.700 ; 6.123 ;
; _DS_IO      ; DATA_IO[24] ; 6.778 ; 6.778 ; 6.778 ; 6.778 ;
; _DS_IO      ; DATA_IO[25] ; 6.714 ; 6.714 ; 6.714 ; 6.714 ;
; _DS_IO      ; DATA_IO[26] ; 6.542 ; 6.542 ; 6.542 ; 6.542 ;
; _DS_IO      ; DATA_IO[27] ; 7.074 ; 7.074 ; 7.074 ; 7.074 ;
; _DS_IO      ; DATA_IO[28] ; 6.542 ; 6.542 ; 6.542 ; 6.542 ;
; _DS_IO      ; DATA_IO[29] ; 7.020 ; 7.020 ; 7.020 ; 7.020 ;
; _DS_IO      ; DATA_IO[30] ; 7.020 ; 7.020 ; 7.020 ; 7.020 ;
; _DS_IO      ; DATA_IO[31] ; 7.030 ; 7.030 ; 7.030 ; 7.030 ;
+-------------+-------------+-------+-------+-------+-------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                       ;
+---------------------------------------------+---------------------------------------------+----------+----------+----------+----------+
; From Clock                                  ; To Clock                                    ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------------+---------------------------------------------+----------+----------+----------+----------+
; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk                                        ; 0        ; 0        ; 4        ; 0        ;
; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 0        ; 0        ; 0        ; 6        ;
; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0        ; 96       ; 0        ; 0        ;
; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 1553     ; 0        ; 0        ; 0        ;
; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 57       ; 0        ; 0        ; 0        ;
+---------------------------------------------+---------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                        ;
+---------------------------------------------+---------------------------------------------+----------+----------+----------+----------+
; From Clock                                  ; To Clock                                    ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------------+---------------------------------------------+----------+----------+----------+----------+
; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk                                        ; 0        ; 0        ; 4        ; 0        ;
; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 0        ; 0        ; 0        ; 6        ;
; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0        ; 96       ; 0        ; 0        ;
; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 1553     ; 0        ; 0        ; 0        ;
; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 57       ; 0        ; 0        ; 0        ;
+---------------------------------------------+---------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                                                    ;
+---------------------------------------------+---------------------------------------------+----------+----------+----------+----------+
; From Clock                                  ; To Clock                                    ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------------+---------------------------------------------+----------+----------+----------+----------+
; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0        ; 28       ; 0        ; 0        ;
; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0        ; 7        ; 0        ; 0        ;
+---------------------------------------------+---------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                                                     ;
+---------------------------------------------+---------------------------------------------+----------+----------+----------+----------+
; From Clock                                  ; To Clock                                    ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------------+---------------------------------------------+----------+----------+----------+----------+
; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0        ; 28       ; 0        ; 0        ;
; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0        ; 7        ; 0        ; 0        ;
+---------------------------------------------+---------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 16    ; 16   ;
; Unconstrained Input Ports       ; 57    ; 57   ;
; Unconstrained Input Port Paths  ; 876   ; 876  ;
; Unconstrained Output Ports      ; 60    ; 60   ;
; Unconstrained Output Port Paths ; 832   ; 832  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Tue Apr 11 22:24:27 2023
Info: Command: quartus_sta RESDMAC -c RESDMAC
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 12 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 6 of the 6 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 9 combinational loops as latches.
Info (332104): Reading SDC File: 'RESDMAC.sdc'
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {u_PLL|APLL_inst|altpll_component|pll|inclk[0]} -phase 22.50 -duty_cycle 50.00 -name {u_PLL|APLL_inst|altpll_component|pll|clk[0]} {u_PLL|APLL_inst|altpll_component|pll|clk[0]}
    Info (332110): create_generated_clock -source {u_PLL|APLL_inst|altpll_component|pll|inclk[0]} -phase 90.00 -duty_cycle 50.00 -name {u_PLL|APLL_inst|altpll_component|pll|clk[1]} {u_PLL|APLL_inst|altpll_component|pll|clk[1]}
    Info (332110): create_generated_clock -source {u_PLL|APLL_inst|altpll_component|pll|inclk[0]} -phase 135.00 -duty_cycle 50.00 -name {u_PLL|APLL_inst|altpll_component|pll|clk[2]} {u_PLL|APLL_inst|altpll_component|pll|clk[2]}
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "int_fifo|u_full_empty_ctr|FIFOEMPTY~2|combout"
    Warning (332126): Node "int_fifo|u_full_empty_ctr|FIFOEMPTY_RST~0|datab"
    Warning (332126): Node "int_fifo|u_full_empty_ctr|FIFOEMPTY_RST~0|combout"
    Warning (332126): Node "int_fifo|u_full_empty_ctr|FIFOEMPTY~2|datac"
Warning (332060): Node: SCSI_SM:u_SCSI_SM|STATE[0] was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: ADDR[2] was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: SCSI_SM:u_SCSI_SM|RDFIFO_d was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: SCSI_SM:u_SCSI_SM|INCBO_o was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: CPU_SM:u_CPU_SM|DECFIFO was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: SCSI_SM:u_SCSI_SM|nLS2CPU was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: SCSI_SM:u_SCSI_SM|RIFIFO_d was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: CPU_SM:u_CPU_SM|INCFIFO was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: CPU_SM:u_CPU_SM|PAS was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: CPU_SM:u_CPU_SM|INCNO was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: LLW was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: CPU_SM:u_CPU_SM|INCNI was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: DS_O_ was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: LHW was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: SCSI_SM:u_SCSI_SM|S2CPU_o was determined to be a clock but was found without an associated clock assignment.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -7.794
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -7.794        -7.794 n/a 
    Info (332119):    11.035         0.000 sclk 
    Info (332119):    19.207         0.000 u_PLL|APLL_inst|altpll_component|pll|clk[1] 
    Info (332119):    37.882         0.000 u_PLL|APLL_inst|altpll_component|pll|clk[0] 
Info (332146): Worst-case hold slack is -27.244
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -27.244       -27.244 n/a 
    Info (332119):     0.499         0.000 u_PLL|APLL_inst|altpll_component|pll|clk[0] 
    Info (332119):     0.499         0.000 u_PLL|APLL_inst|altpll_component|pll|clk[1] 
    Info (332119):    27.519         0.000 sclk 
Info (332146): Worst-case recovery slack is 23.703
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    23.703         0.000 u_PLL|APLL_inst|altpll_component|pll|clk[1] 
    Info (332119):    28.703         0.000 u_PLL|APLL_inst|altpll_component|pll|clk[2] 
Info (332146): Worst-case removal slack is 10.337
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    10.337         0.000 u_PLL|APLL_inst|altpll_component|pll|clk[2] 
    Info (332119):    14.498         0.000 u_PLL|APLL_inst|altpll_component|pll|clk[1] 
Info (332146): Worst-case minimum pulse width slack is 18.758
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    18.758         0.000 sclk 
    Info (332119):    18.758         0.000 u_PLL|APLL_inst|altpll_component|pll|clk[0] 
    Info (332119):    18.758         0.000 u_PLL|APLL_inst|altpll_component|pll|clk[1] 
    Info (332119):    18.758         0.000 u_PLL|APLL_inst|altpll_component|pll|clk[2] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Warning (332060): Node: SCSI_SM:u_SCSI_SM|STATE[0] was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: ADDR[2] was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: SCSI_SM:u_SCSI_SM|RDFIFO_d was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: SCSI_SM:u_SCSI_SM|INCBO_o was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: CPU_SM:u_CPU_SM|DECFIFO was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: SCSI_SM:u_SCSI_SM|nLS2CPU was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: SCSI_SM:u_SCSI_SM|RIFIFO_d was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: CPU_SM:u_CPU_SM|INCFIFO was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: CPU_SM:u_CPU_SM|PAS was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: CPU_SM:u_CPU_SM|INCNO was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: LLW was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: CPU_SM:u_CPU_SM|INCNI was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: DS_O_ was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: LHW was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: SCSI_SM:u_SCSI_SM|S2CPU_o was determined to be a clock but was found without an associated clock assignment.
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.842
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.842        -0.842 n/a 
    Info (332119):    10.778         0.000 sclk 
    Info (332119):    24.978         0.000 u_PLL|APLL_inst|altpll_component|pll|clk[1] 
    Info (332119):    39.327         0.000 u_PLL|APLL_inst|altpll_component|pll|clk[0] 
Info (332146): Worst-case hold slack is -34.182
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -34.182       -34.182 n/a 
    Info (332119):     0.215         0.000 u_PLL|APLL_inst|altpll_component|pll|clk[0] 
    Info (332119):     0.215         0.000 u_PLL|APLL_inst|altpll_component|pll|clk[1] 
    Info (332119):    28.718         0.000 sclk 
Info (332146): Worst-case recovery slack is 26.114
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    26.114         0.000 u_PLL|APLL_inst|altpll_component|pll|clk[1] 
    Info (332119):    31.126         0.000 u_PLL|APLL_inst|altpll_component|pll|clk[2] 
Info (332146): Worst-case removal slack is 8.568
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     8.568         0.000 u_PLL|APLL_inst|altpll_component|pll|clk[2] 
    Info (332119):    13.273         0.000 u_PLL|APLL_inst|altpll_component|pll|clk[1] 
Info (332146): Worst-case minimum pulse width slack is 19.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    19.000         0.000 sclk 
    Info (332119):    19.000         0.000 u_PLL|APLL_inst|altpll_component|pll|clk[0] 
    Info (332119):    19.000         0.000 u_PLL|APLL_inst|altpll_component|pll|clk[1] 
    Info (332119):    19.000         0.000 u_PLL|APLL_inst|altpll_component|pll|clk[2] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 40 warnings
    Info: Peak virtual memory: 4611 megabytes
    Info: Processing ended: Tue Apr 11 22:24:28 2023
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


