

================================================================
== Vivado HLS Report for 'cc20_algo'
================================================================
* Date:           Wed Jul  5 05:51:21 2023

* Version:        2019.1 (Build 2552052 on Fri May 24 15:28:33 MDT 2019)
* Project:        ChaCha20
* Solution:       cc20
* Product family: zynq
* Target device:  xc7z020-clg484-1


================================================================
== Performance Estimates
================================================================
+ Timing (ns): 
    * Summary: 
    +--------+-------+----------+------------+
    |  Clock | Target| Estimated| Uncertainty|
    +--------+-------+----------+------------+
    |ap_clk  |  10.00|     8.750|        1.25|
    +--------+-------+----------+------------+

+ Latency (clock cycles): 
    * Summary: 
    +------+------+------+------+---------+
    |   Latency   |   Interval  | Pipeline|
    |  min |  max |  min |  max |   Type  |
    +------+------+------+------+---------+
    |  1455|  1455|  1455|  1455|   none  |
    +------+------+------+------+---------+

    + Detail: 
        * Instance: 
        +----------------------------+----------------+-----+-----+-----+-----+----------+
        |                            |                |  Latency  |  Interval | Pipeline |
        |          Instance          |     Module     | min | max | min | max |   Type   |
        +----------------------------+----------------+-----+-----+-----+-----+----------+
        |grp_chacha20_block_fu_1446  |chacha20_block  |   40|   40|    1|    1| function |
        +----------------------------+----------------+-----+-----+-----+-----+----------+

        * Loop: 
        +----------+-----+-----+----------+-----------+-----------+------+----------+
        |          |  Latency  | Iteration|  Initiation Interval  | Trip |          |
        | Loop Name| min | max |  Latency |  achieved |   target  | Count| Pipelined|
        +----------+-----+-----+----------+-----------+-----------+------+----------+
        |- Loop 1  |  375|  375|         1|          1|          1|   375|    yes   |
        |- Loop 2  |  201|  201|        74|         32|          1|     5|    yes   |
        |- Loop 3  |  375|  375|         2|          1|          1|   375|    yes   |
        |- Loop 4  |  376|  376|         3|          1|          1|   375|    yes   |
        +----------+-----+-----+----------+-----------+-----------+------+----------+



================================================================
== Utilization Estimates
================================================================
* Summary: 
+-----------------+---------+-------+--------+-------+-----+
|       Name      | BRAM_18K| DSP48E|   FF   |  LUT  | URAM|
+-----------------+---------+-------+--------+-------+-----+
|DSP              |        -|      -|       -|      -|    -|
|Expression       |        -|      -|       0|    827|    -|
|FIFO             |        -|      -|       -|      -|    -|
|Instance         |        0|      -|   22145|  24256|    -|
|Memory           |        3|      -|       0|      0|    0|
|Multiplexer      |        -|      -|       -|   1916|    -|
|Register         |        0|      -|    1829|     32|    -|
+-----------------+---------+-------+--------+-------+-----+
|Total            |        3|      0|   23974|  27031|    0|
+-----------------+---------+-------+--------+-------+-----+
|Available        |      280|    220|  106400|  53200|    0|
+-----------------+---------+-------+--------+-------+-----+
|Utilization (%)  |        1|      0|      22|     50|    0|
+-----------------+---------+-------+--------+-------+-----+

+ Detail: 
    * Instance: 
    +----------------------------+----------------+---------+-------+-------+-------+-----+
    |          Instance          |     Module     | BRAM_18K| DSP48E|   FF  |  LUT  | URAM|
    +----------------------------+----------------+---------+-------+-------+-------+-----+
    |grp_chacha20_block_fu_1446  |chacha20_block  |        0|      0|  22145|  24256|    0|
    +----------------------------+----------------+---------+-------+-------+-------+-----+
    |Total                       |                |        0|      0|  22145|  24256|    0|
    +----------------------------+----------------+---------+-------+-------+-------+-----+

    * DSP48E: 
    N/A

    * Memory: 
    +-------------+---------------------+---------+---+----+-----+------+-----+------+-------------+
    |    Memory   |        Module       | BRAM_18K| FF| LUT| URAM| Words| Bits| Banks| W*Bits*Banks|
    +-------------+---------------------+---------+---+----+-----+------+-----+------+-------------+
    |keystream_U  |cc20_algo_keystream  |        1|  0|   0|    0|   375|    8|     1|         3000|
    |plaintext_U  |cc20_algo_plaintext  |        1|  0|   0|    0|   375|    8|     1|         3000|
    |cipher_U     |cc20_algo_plaintext  |        1|  0|   0|    0|   375|    8|     1|         3000|
    +-------------+---------------------+---------+---+----+-----+------+-----+------+-------------+
    |Total        |                     |        3|  0|   0|    0|  1125|   24|     3|         9000|
    +-------------+---------------------+---------+---+----+-----+------+-----+------+-------------+

    * FIFO: 
    N/A

    * Expression: 
    +----------------------------------+----------+-------+---+----+------------+------------+
    |           Variable Name          | Operation| DSP48E| FF| LUT| Bitwidth P0| Bitwidth P1|
    +----------------------------------+----------+-------+---+----+------------+------------+
    |i_1_fu_2382_p2                    |     +    |      0|  0|  12|           3|           1|
    |i_2_fu_3172_p2                    |     +    |      0|  0|  15|           9|           1|
    |i_3_fu_3197_p2                    |     +    |      0|  0|  15|           9|           1|
    |i_fu_2271_p2                      |     +    |      0|  0|  15|           9|           1|
    |matrix_12_1_fu_2371_p2            |     +    |      0|  0|  39|          32|           3|
    |matrix_12_2_fu_2388_p2            |     +    |      0|  0|  39|           1|          32|
    |ap_block_state203_io              |    and   |      0|  0|   2|           1|           1|
    |ap_block_state204_io              |    and   |      0|  0|   2|           1|           1|
    |ap_block_state49                  |    and   |      0|  0|   2|           1|           1|
    |input_V_data_0_load_A             |    and   |      0|  0|   2|           1|           1|
    |input_V_data_0_load_B             |    and   |      0|  0|   2|           1|           1|
    |output_V_data_1_load_A            |    and   |      0|  0|   2|           1|           1|
    |output_V_data_1_load_B            |    and   |      0|  0|   2|           1|           1|
    |output_V_last_V_1_load_A          |    and   |      0|  0|   2|           1|           1|
    |output_V_last_V_1_load_B          |    and   |      0|  0|   2|           1|           1|
    |icmp_ln115_fu_3166_p2             |   icmp   |      0|  0|  13|           9|           9|
    |icmp_ln122_fu_3191_p2             |   icmp   |      0|  0|  13|           9|           9|
    |icmp_ln60_fu_2265_p2              |   icmp   |      0|  0|  13|           9|           9|
    |icmp_ln91_fu_2376_p2              |   icmp   |      0|  0|   9|           3|           3|
    |input_V_data_0_state_cmp_full     |   icmp   |      0|  0|   8|           2|           1|
    |output_V_data_1_state_cmp_full    |   icmp   |      0|  0|   8|           2|           1|
    |output_V_last_V_1_state_cmp_full  |   icmp   |      0|  0|   8|           2|           1|
    |tmp_last_V_fu_3208_p2             |   icmp   |      0|  0|  13|           9|           9|
    |ap_block_pp3_stage0_11001         |    or    |      0|  0|   2|           1|           1|
    |ap_block_state205                 |    or    |      0|  0|   2|           1|           1|
    |or_ln96_10_fu_2862_p2             |    or    |      0|  0|   9|           9|           6|
    |or_ln96_11_fu_2902_p2             |    or    |      0|  0|   9|           9|           6|
    |or_ln96_12_fu_2942_p2             |    or    |      0|  0|   9|           9|           6|
    |or_ln96_13_fu_2982_p2             |    or    |      0|  0|   9|           9|           6|
    |or_ln96_14_fu_3022_p2             |    or    |      0|  0|   9|           9|           6|
    |or_ln96_15_fu_3062_p2             |    or    |      0|  0|   9|           9|           6|
    |or_ln96_16_fu_2522_p2             |    or    |      0|  0|   9|           9|           3|
    |or_ln96_17_fu_2562_p2             |    or    |      0|  0|   9|           9|           4|
    |or_ln96_18_fu_2602_p2             |    or    |      0|  0|   9|           9|           4|
    |or_ln96_19_fu_2642_p2             |    or    |      0|  0|   9|           9|           5|
    |or_ln96_1_fu_2502_p2              |    or    |      0|  0|   9|           9|           3|
    |or_ln96_20_fu_2682_p2             |    or    |      0|  0|   9|           9|           5|
    |or_ln96_21_fu_2722_p2             |    or    |      0|  0|   9|           9|           5|
    |or_ln96_22_fu_2762_p2             |    or    |      0|  0|   9|           9|           5|
    |or_ln96_23_fu_2802_p2             |    or    |      0|  0|   9|           9|           6|
    |or_ln96_24_fu_2842_p2             |    or    |      0|  0|   9|           9|           6|
    |or_ln96_25_fu_2882_p2             |    or    |      0|  0|   9|           9|           6|
    |or_ln96_26_fu_2922_p2             |    or    |      0|  0|   9|           9|           6|
    |or_ln96_27_fu_2962_p2             |    or    |      0|  0|   9|           9|           6|
    |or_ln96_28_fu_3002_p2             |    or    |      0|  0|   9|           9|           6|
    |or_ln96_29_fu_3042_p2             |    or    |      0|  0|   9|           9|           6|
    |or_ln96_2_fu_2542_p2              |    or    |      0|  0|   9|           9|           4|
    |or_ln96_30_fu_3082_p2             |    or    |      0|  0|   9|           9|           6|
    |or_ln96_3_fu_2582_p2              |    or    |      0|  0|   9|           9|           4|
    |or_ln96_4_fu_2622_p2              |    or    |      0|  0|   9|           9|           5|
    |or_ln96_5_fu_2662_p2              |    or    |      0|  0|   9|           9|           5|
    |or_ln96_6_fu_2702_p2              |    or    |      0|  0|   9|           9|           5|
    |or_ln96_7_fu_2742_p2              |    or    |      0|  0|   9|           9|           5|
    |or_ln96_8_fu_2782_p2              |    or    |      0|  0|   9|           9|           6|
    |or_ln96_9_fu_2822_p2              |    or    |      0|  0|   9|           9|           6|
    |or_ln96_fu_2466_p2                |    or    |      0|  0|   9|           9|           2|
    |or_ln97_10_fu_2872_p2             |    or    |      0|  0|   9|           9|           6|
    |or_ln97_11_fu_2912_p2             |    or    |      0|  0|   9|           9|           6|
    |or_ln97_12_fu_2952_p2             |    or    |      0|  0|   9|           9|           6|
    |or_ln97_13_fu_2992_p2             |    or    |      0|  0|   9|           9|           6|
    |or_ln97_14_fu_3032_p2             |    or    |      0|  0|   9|           9|           6|
    |or_ln97_15_fu_3072_p2             |    or    |      0|  0|   9|           9|           6|
    |or_ln97_1_fu_2512_p2              |    or    |      0|  0|   9|           9|           3|
    |or_ln97_2_fu_2552_p2              |    or    |      0|  0|   9|           9|           4|
    |or_ln97_3_fu_2592_p2              |    or    |      0|  0|   9|           9|           4|
    |or_ln97_4_fu_2632_p2              |    or    |      0|  0|   9|           9|           5|
    |or_ln97_5_fu_2672_p2              |    or    |      0|  0|   9|           9|           5|
    |or_ln97_6_fu_2712_p2              |    or    |      0|  0|   9|           9|           5|
    |or_ln97_7_fu_2752_p2              |    or    |      0|  0|   9|           9|           5|
    |or_ln97_8_fu_2792_p2              |    or    |      0|  0|   9|           9|           6|
    |or_ln97_9_fu_2832_p2              |    or    |      0|  0|   9|           9|           6|
    |or_ln97_fu_2477_p2                |    or    |      0|  0|   9|           9|           2|
    |or_ln98_10_fu_2887_p2             |    or    |      0|  0|   9|           9|           6|
    |or_ln98_11_fu_2927_p2             |    or    |      0|  0|   9|           9|           6|
    |or_ln98_12_fu_2967_p2             |    or    |      0|  0|   9|           9|           6|
    |or_ln98_13_fu_3007_p2             |    or    |      0|  0|   9|           9|           6|
    |or_ln98_14_fu_3047_p2             |    or    |      0|  0|   9|           9|           6|
    |or_ln98_15_fu_3087_p2             |    or    |      0|  0|   9|           9|           6|
    |or_ln98_1_fu_2527_p2              |    or    |      0|  0|   9|           9|           3|
    |or_ln98_2_fu_2567_p2              |    or    |      0|  0|   9|           9|           4|
    |or_ln98_3_fu_2607_p2              |    or    |      0|  0|   9|           9|           4|
    |or_ln98_4_fu_2647_p2              |    or    |      0|  0|   9|           9|           5|
    |or_ln98_5_fu_2687_p2              |    or    |      0|  0|   9|           9|           5|
    |or_ln98_6_fu_2727_p2              |    or    |      0|  0|   9|           9|           5|
    |or_ln98_7_fu_2767_p2              |    or    |      0|  0|   9|           9|           5|
    |or_ln98_8_fu_2807_p2              |    or    |      0|  0|   9|           9|           6|
    |or_ln98_9_fu_2847_p2              |    or    |      0|  0|   9|           9|           6|
    |or_ln98_fu_2488_p2                |    or    |      0|  0|   9|           9|           1|
    |ap_enable_pp1                     |    xor   |      0|  0|   2|           1|           2|
    |ap_enable_pp2                     |    xor   |      0|  0|   2|           1|           2|
    |ap_enable_pp3                     |    xor   |      0|  0|   2|           1|           2|
    |ap_enable_reg_pp2_iter1           |    xor   |      0|  0|   2|           2|           1|
    |ap_enable_reg_pp3_iter1           |    xor   |      0|  0|   2|           2|           1|
    |cipher_d0                         |    xor   |      0|  0|   8|           8|           8|
    +----------------------------------+----------+-------+---+----+------------+------------+
    |Total                             |          |      0|  0| 827|         701|         429|
    +----------------------------------+----------+-------+---+----+------------+------------+

    * Multiplexer: 
    +------------------------------------------+-----+-----------+-----+-----------+
    |                   Name                   | LUT | Input Size| Bits| Total Bits|
    +------------------------------------------+-----+-----------+-----+-----------+
    |ap_NS_fsm                                 |  709|        161|    1|        161|
    |ap_enable_reg_pp1_iter2                   |    9|          2|    1|          2|
    |ap_enable_reg_pp2_iter1                   |   15|          3|    1|          3|
    |ap_enable_reg_pp3_iter1                   |    9|          2|    1|          2|
    |ap_enable_reg_pp3_iter2                   |    9|          2|    1|          2|
    |ap_phi_mux_i6_0_phi_fu_1416_p4            |    9|          2|    3|          6|
    |ap_phi_mux_matrix_12_0_phi_fu_1405_p4     |    9|          2|   32|         64|
    |cipher_address0                           |   15|          3|    9|         27|
    |grp_chacha20_block_fu_1446_state_12_read  |   15|          3|   32|         96|
    |i3_0_reg_1391                             |    9|          2|    9|         18|
    |i6_0_reg_1412                             |    9|          2|    3|          6|
    |i8_0_reg_1424                             |    9|          2|    9|         18|
    |i9_0_reg_1435                             |    9|          2|    9|         18|
    |input_V_data_0_data_out                   |    9|          2|    8|         16|
    |input_V_data_0_state                      |   15|          3|    2|          6|
    |input_V_last_V_0_state                    |   15|          3|    2|          6|
    |input_r_TDATA_blk_n                       |    9|          2|    1|          2|
    |keystream_address0                        |  297|         66|    9|        594|
    |keystream_address1                        |  293|         65|    9|        585|
    |keystream_d0                              |  149|         33|    8|        264|
    |keystream_d1                              |  213|         49|    8|        392|
    |matrix_12_0_reg_1402                      |    9|          2|   32|         64|
    |output_V_data_1_data_out                  |    9|          2|    8|         16|
    |output_V_data_1_state                     |   15|          3|    2|          6|
    |output_V_last_V_1_data_out                |    9|          2|    1|          2|
    |output_V_last_V_1_state                   |   15|          3|    2|          6|
    |output_r_TDATA_blk_n                      |    9|          2|    1|          2|
    |plaintext_address0                        |   15|          3|    9|         27|
    +------------------------------------------+-----+-----------+-----+-----------+
    |Total                                     | 1916|        428|  213|       2411|
    +------------------------------------------+-----+-----------+-----+-----------+

    * Register: 
    +-----------------------------------+-----+----+-----+-----------+
    |                Name               |  FF | LUT| Bits| Const Bits|
    +-----------------------------------+-----+----+-----+-----------+
    |ap_CS_fsm                          |  160|   0|  160|          0|
    |ap_enable_reg_pp1_iter0            |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter1            |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter2            |    1|   0|    1|          0|
    |ap_enable_reg_pp2_iter0            |    1|   0|    1|          0|
    |ap_enable_reg_pp2_iter1            |    1|   0|    1|          0|
    |ap_enable_reg_pp3_iter0            |    1|   0|    1|          0|
    |ap_enable_reg_pp3_iter1            |    1|   0|    1|          0|
    |ap_enable_reg_pp3_iter2            |    1|   0|    1|          0|
    |counter_reg_3444                   |   32|   0|   32|          0|
    |i3_0_reg_1391                      |    9|   0|    9|          0|
    |i6_0_reg_1412                      |    3|   0|    3|          0|
    |i6_0_reg_1412_pp1_iter1_reg        |    3|   0|    3|          0|
    |i8_0_reg_1424                      |    9|   0|    9|          0|
    |i9_0_reg_1435                      |    9|   0|    9|          0|
    |i_1_reg_3522                       |    3|   0|    3|          0|
    |icmp_ln115_reg_3758                |    1|   0|    1|          0|
    |icmp_ln122_reg_3782                |    1|   0|    1|          0|
    |icmp_ln122_reg_3782_pp3_iter1_reg  |    1|   0|    1|          0|
    |icmp_ln91_reg_3518                 |    1|   0|    1|          0|
    |input_V_data_0_payload_A           |    8|   0|    8|          0|
    |input_V_data_0_payload_B           |    8|   0|    8|          0|
    |input_V_data_0_sel_rd              |    1|   0|    1|          0|
    |input_V_data_0_sel_wr              |    1|   0|    1|          0|
    |input_V_data_0_state               |    2|   0|    2|          0|
    |input_V_last_V_0_state             |    2|   0|    2|          0|
    |matrix_10_reg_3488                 |   32|   0|   32|          0|
    |matrix_11_reg_3493                 |   32|   0|   32|          0|
    |matrix_12_0_reg_1402               |   32|   0|   32|          0|
    |matrix_12_1_reg_3513               |   32|   0|   32|          0|
    |matrix_12_2_reg_3527               |   32|   0|   32|          0|
    |matrix_13_reg_3498                 |   32|   0|   32|          0|
    |matrix_14_reg_3503                 |   32|   0|   32|          0|
    |matrix_15_reg_3508                 |   32|   0|   32|          0|
    |matrix_4_reg_3458                  |   32|   0|   32|          0|
    |matrix_5_reg_3463                  |   32|   0|   32|          0|
    |matrix_6_reg_3468                  |   32|   0|   32|          0|
    |matrix_7_reg_3473                  |   32|   0|   32|          0|
    |matrix_8_reg_3478                  |   32|   0|   32|          0|
    |matrix_9_reg_3483                  |   32|   0|   32|          0|
    |output_V_data_1_payload_A          |    8|   0|    8|          0|
    |output_V_data_1_payload_B          |    8|   0|    8|          0|
    |output_V_data_1_sel_rd             |    1|   0|    1|          0|
    |output_V_data_1_sel_wr             |    1|   0|    1|          0|
    |output_V_data_1_state              |    2|   0|    2|          0|
    |output_V_last_V_1_payload_A        |    1|   0|    1|          0|
    |output_V_last_V_1_payload_B        |    1|   0|    1|          0|
    |output_V_last_V_1_sel_rd           |    1|   0|    1|          0|
    |output_V_last_V_1_sel_wr           |    1|   0|    1|          0|
    |output_V_last_V_1_state            |    2|   0|    2|          0|
    |reg_2012                           |    8|   0|    8|          0|
    |reg_2016                           |    8|   0|    8|          0|
    |reg_2021                           |    8|   0|    8|          0|
    |reg_2026                           |    8|   0|    8|          0|
    |reg_2031                           |    8|   0|    8|          0|
    |reg_2036                           |    8|   0|    8|          0|
    |reg_2041                           |    8|   0|    8|          0|
    |reg_2046                           |    8|   0|    8|          0|
    |reg_2051                           |    8|   0|    8|          0|
    |reg_2056                           |    8|   0|    8|          0|
    |reg_2061                           |    8|   0|    8|          0|
    |reg_2066                           |    8|   0|    8|          0|
    |reg_2071                           |    8|   0|    8|          0|
    |reg_2076                           |    8|   0|    8|          0|
    |reg_2081                           |    8|   0|    8|          0|
    |reg_2086                           |    8|   0|    8|          0|
    |reg_2091                           |    8|   0|    8|          0|
    |reg_2096                           |    8|   0|    8|          0|
    |reg_2101                           |    8|   0|    8|          0|
    |reg_2106                           |    8|   0|    8|          0|
    |reg_2111                           |    8|   0|    8|          0|
    |reg_2116                           |    8|   0|    8|          0|
    |reg_2121                           |    8|   0|    8|          0|
    |reg_2126                           |    8|   0|    8|          0|
    |reg_2131                           |    8|   0|    8|          0|
    |reg_2136                           |    8|   0|    8|          0|
    |reg_2141                           |    8|   0|    8|          0|
    |reg_2146                           |    8|   0|    8|          0|
    |reg_2151                           |    8|   0|    8|          0|
    |reg_2156                           |    8|   0|    8|          0|
    |reg_2161                           |    8|   0|    8|          0|
    |reg_2166                           |    8|   0|    8|          0|
    |reg_2171                           |    8|   0|    8|          0|
    |reg_2176                           |    8|   0|    8|          0|
    |reg_2181                           |    8|   0|    8|          0|
    |reg_2186                           |    8|   0|    8|          0|
    |reg_2191                           |    8|   0|    8|          0|
    |reg_2196                           |    8|   0|    8|          0|
    |reg_2201                           |    8|   0|    8|          0|
    |reg_2206                           |    8|   0|    8|          0|
    |reg_2211                           |    8|   0|    8|          0|
    |reg_2216                           |    8|   0|    8|          0|
    |reg_2221                           |    8|   0|    8|          0|
    |reg_2226                           |    8|   0|    8|          0|
    |reg_2231                           |    8|   0|    8|          0|
    |reg_2236                           |    8|   0|    8|          0|
    |reg_2241                           |    8|   0|    8|          0|
    |reg_2246                           |    8|   0|    8|          0|
    |reg_2251                           |    8|   0|    8|          0|
    |shl_ln_reg_3612                    |    3|   0|    9|          6|
    |tmp_data_10_reg_3414               |    8|   0|    8|          0|
    |tmp_data_11_reg_3419               |    8|   0|    8|          0|
    |tmp_data_12_reg_3424               |    8|   0|    8|          0|
    |tmp_data_13_reg_3429               |    8|   0|    8|          0|
    |tmp_data_14_reg_3434               |    8|   0|    8|          0|
    |tmp_data_15_reg_3439               |    8|   0|    8|          0|
    |tmp_data_19_reg_3214               |    8|   0|    8|          0|
    |tmp_data_1_reg_3374                |    8|   0|    8|          0|
    |tmp_data_20_reg_3219               |    8|   0|    8|          0|
    |tmp_data_21_reg_3224               |    8|   0|    8|          0|
    |tmp_data_22_reg_3229               |    8|   0|    8|          0|
    |tmp_data_23_reg_3234               |    8|   0|    8|          0|
    |tmp_data_24_reg_3239               |    8|   0|    8|          0|
    |tmp_data_25_reg_3244               |    8|   0|    8|          0|
    |tmp_data_26_reg_3249               |    8|   0|    8|          0|
    |tmp_data_27_reg_3254               |    8|   0|    8|          0|
    |tmp_data_28_reg_3259               |    8|   0|    8|          0|
    |tmp_data_29_reg_3264               |    8|   0|    8|          0|
    |tmp_data_2_reg_3379                |    8|   0|    8|          0|
    |tmp_data_30_reg_3269               |    8|   0|    8|          0|
    |tmp_data_31_reg_3274               |    8|   0|    8|          0|
    |tmp_data_32_reg_3279               |    8|   0|    8|          0|
    |tmp_data_33_reg_3284               |    8|   0|    8|          0|
    |tmp_data_34_reg_3289               |    8|   0|    8|          0|
    |tmp_data_35_reg_3294               |    8|   0|    8|          0|
    |tmp_data_36_reg_3299               |    8|   0|    8|          0|
    |tmp_data_37_reg_3304               |    8|   0|    8|          0|
    |tmp_data_38_reg_3309               |    8|   0|    8|          0|
    |tmp_data_39_reg_3314               |    8|   0|    8|          0|
    |tmp_data_3_reg_3384                |    8|   0|    8|          0|
    |tmp_data_40_reg_3319               |    8|   0|    8|          0|
    |tmp_data_41_reg_3324               |    8|   0|    8|          0|
    |tmp_data_42_reg_3329               |    8|   0|    8|          0|
    |tmp_data_43_reg_3334               |    8|   0|    8|          0|
    |tmp_data_44_reg_3339               |    8|   0|    8|          0|
    |tmp_data_45_reg_3344               |    8|   0|    8|          0|
    |tmp_data_46_reg_3349               |    8|   0|    8|          0|
    |tmp_data_47_reg_3354               |    8|   0|    8|          0|
    |tmp_data_48_reg_3359               |    8|   0|    8|          0|
    |tmp_data_49_reg_3364               |    8|   0|    8|          0|
    |tmp_data_4_reg_3389                |    8|   0|    8|          0|
    |tmp_data_50_reg_3369               |    8|   0|    8|          0|
    |tmp_data_51_reg_3394               |    8|   0|    8|          0|
    |tmp_data_52_reg_3399               |    8|   0|    8|          0|
    |tmp_data_53_reg_3404               |    8|   0|    8|          0|
    |tmp_data_9_reg_3409                |    8|   0|    8|          0|
    |tmp_last_V_reg_3796                |    1|   0|    1|          0|
    |trunc_ln111_10_reg_3728            |    8|   0|    8|          0|
    |trunc_ln111_11_reg_3733            |    8|   0|    8|          0|
    |trunc_ln111_12_reg_3738            |    8|   0|    8|          0|
    |trunc_ln111_13_reg_3743            |    8|   0|    8|          0|
    |trunc_ln111_14_reg_3748            |    8|   0|    8|          0|
    |trunc_ln111_15_reg_3753            |    8|   0|    8|          0|
    |trunc_ln111_1_reg_3683             |    8|   0|    8|          0|
    |trunc_ln111_2_reg_3688             |    8|   0|    8|          0|
    |trunc_ln111_3_reg_3693             |    8|   0|    8|          0|
    |trunc_ln111_4_reg_3698             |    8|   0|    8|          0|
    |trunc_ln111_5_reg_3703             |    8|   0|    8|          0|
    |trunc_ln111_6_reg_3708             |    8|   0|    8|          0|
    |trunc_ln111_7_reg_3713             |    8|   0|    8|          0|
    |trunc_ln111_8_reg_3718             |    8|   0|    8|          0|
    |trunc_ln111_9_reg_3723             |    8|   0|    8|          0|
    |trunc_ln111_reg_3678               |    8|   0|    8|          0|
    |trunc_ln99_10_reg_3582             |    8|   0|    8|          0|
    |trunc_ln99_11_reg_3587             |    8|   0|    8|          0|
    |trunc_ln99_12_reg_3592             |    8|   0|    8|          0|
    |trunc_ln99_13_reg_3597             |    8|   0|    8|          0|
    |trunc_ln99_14_reg_3602             |    8|   0|    8|          0|
    |trunc_ln99_15_reg_3607             |    8|   0|    8|          0|
    |trunc_ln99_1_reg_3537              |    8|   0|    8|          0|
    |trunc_ln99_2_reg_3542              |    8|   0|    8|          0|
    |trunc_ln99_3_reg_3547              |    8|   0|    8|          0|
    |trunc_ln99_4_reg_3552              |    8|   0|    8|          0|
    |trunc_ln99_5_reg_3557              |    8|   0|    8|          0|
    |trunc_ln99_6_reg_3562              |    8|   0|    8|          0|
    |trunc_ln99_7_reg_3567              |    8|   0|    8|          0|
    |trunc_ln99_8_reg_3572              |    8|   0|    8|          0|
    |trunc_ln99_9_reg_3577              |    8|   0|    8|          0|
    |trunc_ln99_reg_3532                |    8|   0|    8|          0|
    |zext_ln117_reg_3767                |    9|   0|   64|         55|
    |icmp_ln91_reg_3518                 |   64|  32|    1|          0|
    +-----------------------------------+-----+----+-----+-----------+
    |Total                              | 1829|  32| 1827|         61|
    +-----------------------------------+-----+----+-----+-----------+



================================================================
== Interface
================================================================
* Summary: 
+-----------------+-----+-----+--------------+-----------------+--------------+
|    RTL Ports    | Dir | Bits|   Protocol   |  Source Object  |    C Type    |
+-----------------+-----+-----+--------------+-----------------+--------------+
|ap_clk           |  in |    1| ap_ctrl_none |    cc20_algo    | return value |
|ap_rst_n         |  in |    1| ap_ctrl_none |    cc20_algo    | return value |
|input_r_TDATA    |  in |    8|     axis     |   input_V_data  |    pointer   |
|input_r_TVALID   |  in |    1|     axis     |  input_V_last_V |    pointer   |
|input_r_TREADY   | out |    1|     axis     |  input_V_last_V |    pointer   |
|input_r_TLAST    |  in |    1|     axis     |  input_V_last_V |    pointer   |
|output_r_TDATA   | out |    8|     axis     |  output_V_data  |    pointer   |
|output_r_TREADY  |  in |    1|     axis     |  output_V_data  |    pointer   |
|output_r_TVALID  | out |    1|     axis     | output_V_last_V |    pointer   |
|output_r_TLAST   | out |    1|     axis     | output_V_last_V |    pointer   |
+-----------------+-----+-----+--------------+-----------------+--------------+

