`timescale 1ns / 1ps
// 实现mips-ram，要求和logisim完全相同，
// 使用说明写在文档中,RAM可以不清零
module RAM();
endmodule
