<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:33:07.337</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2023.09.06</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2025-7008720</applicationNumber><claimCount>20</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>짝수/홀수 불일치 보상을 갖는 직렬 데이터 수신기</inventionTitle><inventionTitleEng>SERIAL DATA RECEIVER WITH EVEN/ODD MISMATCH COMPENSATION</inventionTitleEng><openDate>2025.04.18</openDate><openNumber>10-2025-0052415</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2025.03.17</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2025.03.17</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H04L 25/03</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H04L 25/06</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H04L 25/49</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H04L 7/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H04L 7/033</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 컴퓨터 시스템에 포함된 직렬 데이터 수신기 회로는 프론트 엔드 회로, 다수의 아날로그-디지털 컨버터 회로들을 포함하는 샘플 회로, 및 복구 회로를 포함할 수 있다. 샘플 회로는 직렬 데이터 스트림 내의 짝수 넘버링된 심볼 및 홀수 넘버링된 심볼에 대응하는 상이한 시간들에서 직렬 데이터 스트림을 샘플링할 수 있다. 복구 회로는, 직렬 데이터 스트림에서 인코딩된 데이터 심볼들을 복구하기 위해, 상이한 계수들을 사용하여 짝수 넘버링된 심볼 및 홀수 넘버링된 심볼의 각자의 샘플들을 프로세싱할 수 있다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2024.03.28</internationOpenDate><internationOpenNumber>WO2024063950</internationOpenNumber><internationalApplicationDate>2023.09.06</internationalApplicationDate><internationalApplicationNumber>PCT/US2023/032080</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 장치로서,복수의 데이터 심볼들을 포함하는 직렬 데이터 스트림을 인코딩하는 복수의 신호들을 사용하여 등화된 신호를 생성하도록 구성된 프론트 엔드 회로;제1 복수의 아날로그-디지털 컨버터 회로들 및 제2 복수의 아날로그-디지털 컨버터 회로들을 포함하는 샘플 회로 - 상기 제1 복수의 아날로그-디지털 컨버터 회로들은 복구된 클록 신호를 사용하여, 상기 복수의 데이터 심볼들 중 홀수 넘버링된 데이터 심볼들에 대응하는 시간들에서 상기 등화된 신호를 샘플링하여 제1 복수의 샘플들을 생성하도록 구성되고, 상기 제2 복수의 아날로그-디지털 컨버터 회로들은 상기 복구된 클록 신호를 사용하여, 상기 복수의 데이터 심볼들 중 짝수 넘버링된 데이터 심볼들에 대응하는 시간들에서 상기 등화된 신호를 샘플링하여 제2 복수의 샘플들을 생성하도록 구성됨 -; 및상기 제1 복수의 샘플들 및 상기 제2 복수의 샘플들을 프로세싱하여, 복수의 복구된 데이터 심볼들을 생성하도록 구성된 복구 회로를 포함하는, 장치.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서, 상기 제1 복수의 아날로그-디지털 컨버터 회로들은 제1 복수의 샘플 클록 신호들 중 각자의 샘플 클록 신호들을 사용하여, 상기 등화된 신호를 샘플링하여 대응하는 제1 복수의 샘플들의 세트들을 생성하도록 추가로 구성되고, 상기 제1 복수의 샘플 클록 신호들은 상기 복구된 클록 신호에 기초하고, 제1 복수의 샘플들의 특정 세트에 포함된 주어진 샘플은 상기 제1 복수의 샘플 클록 신호들 중 대응하는 샘플 클록 신호와 정렬되는, 장치.</claim></claimInfo><claimInfo><claim>3. 제2항에 있어서, 상기 샘플 회로는, 상기 복구된 클록 신호를 사용하여 상기 복수의 샘플 클록 신호들을 생성하도록 추가로 구성되는, 장치.</claim></claimInfo><claimInfo><claim>4. 제2항에 있어서, 상기 제1 복수의 샘플들 및 상이한 클록 신호를 사용하여 제1 복수의 리타이밍된 샘플들을 생성하도록 구성된 리타이머 회로를 추가로 포함하고, 상기 상이한 클록 신호의 주파수는 상기 제1 복수의 샘플 클록 신호들의 각자의 주파수들과는 상이한, 장치.</claim></claimInfo><claimInfo><claim>5. 제2항에 있어서, 상기 샘플 회로는, 복수의 버퍼 클록 신호들 중 대응하는 버퍼 클록 신호들에 기초하여, 상기 등화된 신호를 샘플링하여 대응하는 복수의 버퍼링된 샘플들을 생성하도록 구성된 복수의 버퍼 회로들을 추가로 포함하고, 상기 제1 복수의 아날로그-디지털 컨버터 회로들은, 상기 대응하는 복수의 버퍼링된 샘플들 중 각자의 버퍼링된 샘플들을 양자화하여 상기 대응하는 제1 복수의 샘플들의 세트들을 생성하도록 구성되는, 장치.</claim></claimInfo><claimInfo><claim>6. 제1항에 있어서, 상기 등화된 신호를 생성하기 위해, 상기 프론트 엔드 회로는,상기 복수의 신호들을 필터링하여 필터링된 신호를 생성하도록; 그리고상기 필터링된 신호의 크기를 조정하여 상기 등화된 신호를 생성하도록 추가로 구성되는, 장치.</claim></claimInfo><claimInfo><claim>7. 방법으로서,복수의 데이터 심볼들을 포함하는 직렬 데이터 스트림을 인코딩하는 적어도 하나의 신호를 사용하여 등화된 신호를 생성하는 단계;제1 복수의 샘플들을 생성하기 위해, 제1 복수의 아날로그-디지털 컨버터 회로들에 의해 제1 임계치를 사용하여, 홀수 넘버링된 데이터 심볼들에 대응하는 시간들에서 상기 등화된 신호를 샘플링하는 단계;제2 복수의 샘플들을 생성하기 위해, 제2 복수의 아날로그-디지털 컨버터 회로들에 의해 제2 임계치를 사용하여, 짝수 넘버링된 데이터 심볼들에 대응하는 시간들에서 상기 등화된 신호를 샘플링하는 단계; 및상기 제1 복수의 샘플들 및 상기 제2 복수의 샘플들을 사용하여 복수의 복구된 데이터 심볼들을 생성하는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>8. 제7항에 있어서, 상기 제1 복수의 샘플들 및 상기 제2 복수의 샘플들을 사용하여 복구된 클록 신호를 생성하는 단계를 추가로 포함하고, 상기 등화된 신호를 생성하는 단계는,상기 적어도 하나의 신호를 필터링하여 필터링된 신호를 생성하는 단계; 및상기 필터링된 신호의 크기를 조정하여 상기 등화된 신호를 생성하는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>9. 제8항에 있어서, 상기 제1 복수의 아날로그-디지털 컨버터 회로들에 의해 상기 제1 임계치를 사용하여, 상기 등화된 신호를 샘플링하는 단계는, 대응하는 샘플들의 세트들을 생성하기 위해, 상기 제1 복수의 아날로그-디지털 컨버터 회로들에 의해 복수의 샘플 클록 신호들 중 각자의 샘플 클록 신호들을 사용하여, 상기 등화된 신호를 샘플링하는 단계를 포함하고, 상기 복수의 샘플 클록 신호들은 복구된 클록 신호에 기초하고, 상기 대응하는 샘플들의 세트들 중 특정 세트에 포함된 주어진 샘플은 상기 복수의 샘플 클록 신호들 중 대응하는 샘플 클록 신호와 정렬되는, 방법.</claim></claimInfo><claimInfo><claim>10. 제9항에 있어서, 복구된 클록 신호를 사용하여 상기 복수의 샘플 클록 신호들을 생성하는 단계를 추가로 포함하는, 방법.</claim></claimInfo><claimInfo><claim>11. 제10항에 있어서, 상기 대응하는 샘플들의 세트들 및 상이한 클록 신호를 사용하여 복수의 리타이밍된 샘플들을 생성하는 단계를 추가로 포함하고, 상기 상이한 클록 신호의 주파수는 상기 복수의 샘플 클록 신호들의 각자의 주파수들과는 상이한, 방법.</claim></claimInfo><claimInfo><claim>12. 제11항에 있어서, 상기 등화된 신호를 샘플링하는 단계는,대응하는 복수의 버퍼링된 샘플들을 생성하기 위해, 복수의 버퍼 회로들에 의해 복수의 버퍼 클록 신호들 중 대응하는 버퍼 클록 신호들을 사용하여, 상기 등화된 신호를 샘플링하는 단계; 및상기 대응하는 샘플들의 세트들을 생성하기 위해, 상기 제1 및 제2 복수의 아날로그-디지털 컨버터 회로들의 서브세트에 의해, 상기 대응하는 복수의 버퍼링된 샘플들 중 각자의 버퍼링된 샘플들을 양자화하는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>13. 제11항에 있어서, 상기 복수의 복구된 데이터 심볼들을 생성하는 단계는 상기 대응하는 샘플들의 세트들을 사용하여 피드 포워드 등화 동작(feed-forward equalization operation)을 수행하는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>14. 장치로서,복수의 데이터 심볼들을 포함하는 직렬 데이터 스트림을 인코딩하는 복수의 신호들을 사용하여 등화된 신호를 생성하도록 구성된 프론트 엔드 회로;제1 복수의 아날로그-디지털 컨버터 회로들 및 제2 복수의 아날로그-디지털 컨버터 회로들을 포함하는 샘플 회로 - 상기 제1 복수의 아날로그-디지털 컨버터 회로들은 복구된 클록 신호를 사용하여, 상기 복수의 데이터 심볼들 중 홀수 넘버링된 데이터 심볼들에 대응하는 시간들에서 상기 등화된 신호를 샘플링하여 제1 복수의 샘플들을 생성하도록 구성되고, 상기 제2 복수의 아날로그-디지털 컨버터 회로들은 상기 복구된 클록 신호를 사용하여, 상기 복수의 데이터 심볼들 중 짝수 넘버링된 데이터 심볼들에 대응하는 시간들에서 상기 등화된 신호를 샘플링하여 제2 복수의 샘플들을 생성하도록 구성됨 -; 및제1 세트의 계수들을 사용하여 상기 제1 복수의 샘플들을 그리고 제2 세트의 계수들을 사용하여 상기 제2 복수의 샘플들을 프로세싱하여, 복수의 복구된 데이터 심볼들을 생성하도록 구성된 복구 회로를 포함하는, 장치.</claim></claimInfo><claimInfo><claim>15. 제14항에 있어서, 상기 제1 복수의 아날로그-디지털 컨버터 회로들은 제1 복수의 샘플 클록 신호들 중 각자의 샘플 클록 신호들을 사용하여, 상기 등화된 신호를 샘플링하여 대응하는 제1 복수의 샘플들의 세트들을 생성하도록 추가로 구성되고, 상기 제1 복수의 샘플 클록 신호들은 상기 복구된 클록 신호에 기초하고, 제1 복수의 샘플들의 특정 세트에 포함된 주어진 샘플은 상기 제1 복수의 샘플 클록 신호들 중 대응하는 샘플 클록 신호와 정렬되는, 장치.</claim></claimInfo><claimInfo><claim>16. 제15항에 있어서, 상기 샘플 회로는, 상기 복구된 클록 신호를 사용하여 상기 제1 복수의 샘플 클록 신호들을 생성하도록 추가로 구성되는, 장치.</claim></claimInfo><claimInfo><claim>17. 제15항에 있어서, 상기 제1 복수의 샘플들 및 상이한 클록 신호를 사용하여 제1 복수의 리타이밍된 샘플들을 생성하도록 구성된 리타이머 회로를 추가로 포함하고, 상기 상이한 클록 신호의 주파수는 상기 제1 복수의 샘플 클록 신호들의 각자의 주파수들과는 상이한, 장치.</claim></claimInfo><claimInfo><claim>18. 제15항에 있어서, 상기 샘플 회로는, 복수의 버퍼 클록 신호들 중 대응하는 버퍼 클록 신호들에 기초하여, 상기 등화된 신호를 샘플링하여 대응하는 복수의 버퍼링된 샘플들을 생성하도록 구성된 복수의 버퍼 회로들을 추가로 포함하고, 상기 제1 복수의 아날로그-디지털 컨버터 회로들은, 상기 대응하는 복수의 버퍼링된 샘플들 중 각자의 버퍼링된 샘플들을 양자화하여 상기 대응하는 제1 샘플들의 세트들을 생성하도록 구성되는, 장치.</claim></claimInfo><claimInfo><claim>19. 제14항에 있어서, 상기 제1 복수의 샘플들을 프로세싱하기 위해, 상기 복구 회로는 상기 제1 세트의 계수들을 사용하여 상기 제1 복수의 샘플들에 대해 결정 피드백 등화 동작을 수행하도록, 그리고 상기 제2 세트의 계수들을 사용하여 상기 제2 복수의 샘플들에 대해 제2 결정 피드백 등화 동작을 수행하도록 추가로 구성되는, 장치.</claim></claimInfo><claimInfo><claim>20. 제14항에 있어서, 상기 등화된 신호를 생성하기 위해, 상기 프론트 엔드 회로는,상기 복수의 신호들을 필터링하여 필터링된 신호를 생성하도록; 그리고상기 필터링된 신호의 크기를 조정하여 상기 등화된 신호를 생성하도록 추가로 구성되는, 장치.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>미국 캘리포니아 (우편번호 *****) 쿠퍼티노 원 애플 파크 웨이</address><code>519990306386</code><country>미국</country><engName>Apple Inc.</engName><name>애플 인크.</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>미국 캘리포니아 ***...</address><code> </code><country>미국</country><engName>BARTLING, Ryan D.</engName><name>바틀링, 라이언 디.</name></inventorInfo><inventorInfo><address>미국 캘리포니아 ***...</address><code> </code><country>미국</country><engName>SAVOJ, Jafar</engName><name>사보즈, 자파르</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 중구 남대문로 **, *층(소공동, 한진빌딩 본관)</address><code>920151000211</code><country>대한민국</country><engName>Lee &amp; Ko IP</engName><name>특허법인광장리앤고</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2022.09.19</priorityApplicationDate><priorityApplicationNumber>63/376,208</priorityApplicationNumber></priorityInfo><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2023.05.17</priorityApplicationDate><priorityApplicationNumber>18/319,421</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2025.03.17</receiptDate><receiptNumber>1-1-2025-0299923-16</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>보정승인간주 (Regarded as an acceptance of amendment) </commonCodeName><documentEngName>[Amendment to Description, etc.] Amendment</documentEngName><documentName>[명세서등 보정]보정서</documentName><receiptDate>2025.03.17</receiptDate><receiptNumber>1-1-2025-0300012-63</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2025.03.20</receiptDate><receiptNumber>1-5-2025-0047472-10</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020257008720.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93717cb67b4b52e810b5dc5dd9fa8817ae1c235528c05aefdc83bcbe6261e712125ee3ac2f43497f1c90aaf3f76cb67878e5b8a300901cbeaa</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cfdf16d1ed973aee0dd6b4fe075175ea2eb8cf50b8697c7c3c5a22203719178a1962fe7450ca8467efae9c779c2d023dc42679c9ec0a032331</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>