Classic Timing Analyzer report for top_level
Wed Oct 12 14:51:49 2011
Quartus II Version 9.0 Build 132 02/25/2009 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Parallel Compilation
  6. Clock Setup: 'Clock_50Mhz'
  7. Clock Hold: 'Clock_50Mhz'
  8. tsu
  9. tco
 10. tpd
 11. th
 12. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                                                                                                                                ;
+------------------------------+------------------------------------------+---------------+----------------------------------+-------------------------------------+------------------------------------------+-------------+-------------+--------------+
; Type                         ; Slack                                    ; Required Time ; Actual Time                      ; From                                ; To                                       ; From Clock  ; To Clock    ; Failed Paths ;
+------------------------------+------------------------------------------+---------------+----------------------------------+-------------------------------------+------------------------------------------+-------------+-------------+--------------+
; Worst-case tsu               ; N/A                                      ; None          ; 5.719 ns                         ; Reset                               ; LCD_controller:inst|clock_count_400Hz[0] ; --          ; Clock_50Mhz ; 0            ;
; Worst-case tco               ; N/A                                      ; None          ; 12.972 ns                        ; pattern_gen:inst1|address_temp[9]   ; SRAM_ADDRESS[9]                          ; Clock_50Mhz ; --          ; 0            ;
; Worst-case tpd               ; N/A                                      ; None          ; 12.204 ns                        ; Switches[17]                        ; SRAM_ADDRESS[17]                         ; --          ; --          ; 0            ;
; Worst-case th                ; N/A                                      ; None          ; 1.743 ns                         ; Switches[11]                        ; LCD_controller:inst|data_bus_value[2]    ; --          ; Clock_50Mhz ; 0            ;
; Clock Setup: 'Clock_50Mhz'   ; N/A                                      ; None          ; 175.35 MHz ( period = 5.703 ns ) ; pattern_gen:inst1|address_temp[0]   ; pattern_gen:inst1|state.start_gen        ; Clock_50Mhz ; Clock_50Mhz ; 0            ;
; Clock Hold: 'Clock_50Mhz'    ; Not operational: Clock Skew > Data Delay ; None          ; N/A                              ; sram_control:inst2|data_in_temp[14] ; LCD_controller:inst|data_bus_value[3]    ; Clock_50Mhz ; Clock_50Mhz ; 69           ;
; Total number of failed paths ;                                          ;               ;                                  ;                                     ;                                          ;             ;             ; 69           ;
+------------------------------+------------------------------------------+---------------+----------------------------------+-------------------------------------+------------------------------------------+-------------+-------------+--------------+


+--------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                           ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                              ; Setting            ; From ; To ; Entity Name ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                         ; EP2C35F672C6       ;      ;    ;             ;
; Timing Models                                                       ; Final              ;      ;    ;             ;
; Default hold multicycle                                             ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                           ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                              ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                      ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                    ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                               ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                             ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                    ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                       ; Off                ;      ;    ;             ;
; Minimum Core Junction Temperature                                   ; 0                  ;      ;    ;             ;
; Maximum Core Junction Temperature                                   ; 85                 ;      ;    ;             ;
; Number of source nodes to report per destination node               ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                               ; 10                 ;      ;    ;             ;
; Number of paths to report                                           ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                        ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                              ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                          ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                        ; On                 ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis      ; Off                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                          ; Near End           ;      ;    ;             ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock_50Mhz     ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'Clock_50Mhz'                                                                                                                                                                                                                                                                     ;
+-----------------------------------------+-----------------------------------------------------+----------------------------------------+---------------------------------------+-------------+-------------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From                                   ; To                                    ; From Clock  ; To Clock    ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+----------------------------------------+---------------------------------------+-------------+-------------+-----------------------------+---------------------------+-------------------------+
; N/A                                     ; 175.35 MHz ( period = 5.703 ns )                    ; pattern_gen:inst1|address_temp[0]      ; pattern_gen:inst1|state.start_inc_gen ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 5.481 ns                ;
; N/A                                     ; 175.35 MHz ( period = 5.703 ns )                    ; pattern_gen:inst1|address_temp[0]      ; pattern_gen:inst1|state.start_gen     ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 5.481 ns                ;
; N/A                                     ; 179.37 MHz ( period = 5.575 ns )                    ; pattern_gen:inst1|address_temp[1]      ; pattern_gen:inst1|state.start_inc_gen ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 5.353 ns                ;
; N/A                                     ; 179.37 MHz ( period = 5.575 ns )                    ; pattern_gen:inst1|address_temp[1]      ; pattern_gen:inst1|state.start_gen     ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 5.353 ns                ;
; N/A                                     ; 181.55 MHz ( period = 5.508 ns )                    ; pattern_gen:inst1|address_temp[0]      ; pattern_gen:inst1|state.stop_write    ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 5.285 ns                ;
; N/A                                     ; 181.65 MHz ( period = 5.505 ns )                    ; pattern_gen:inst1|address_temp[8]      ; pattern_gen:inst1|state.start_inc_gen ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 5.293 ns                ;
; N/A                                     ; 181.65 MHz ( period = 5.505 ns )                    ; pattern_gen:inst1|address_temp[8]      ; pattern_gen:inst1|state.start_gen     ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 5.293 ns                ;
; N/A                                     ; 182.75 MHz ( period = 5.472 ns )                    ; pattern_gen:inst1|address_temp[2]      ; pattern_gen:inst1|state.start_inc_gen ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 5.250 ns                ;
; N/A                                     ; 182.75 MHz ( period = 5.472 ns )                    ; pattern_gen:inst1|address_temp[2]      ; pattern_gen:inst1|state.start_gen     ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 5.250 ns                ;
; N/A                                     ; 182.85 MHz ( period = 5.469 ns )                    ; pattern_gen:inst1|write_data           ; LCD_controller:inst|data_bus_value[2] ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 5.275 ns                ;
; N/A                                     ; 184.40 MHz ( period = 5.423 ns )                    ; pattern_gen:inst1|address_temp[5]      ; pattern_gen:inst1|state.start_inc_gen ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 5.202 ns                ;
; N/A                                     ; 184.40 MHz ( period = 5.423 ns )                    ; pattern_gen:inst1|address_temp[5]      ; pattern_gen:inst1|state.start_gen     ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 5.202 ns                ;
; N/A                                     ; 184.98 MHz ( period = 5.406 ns )                    ; pattern_gen:inst1|address_temp[3]      ; pattern_gen:inst1|state.start_inc_gen ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 5.184 ns                ;
; N/A                                     ; 184.98 MHz ( period = 5.406 ns )                    ; pattern_gen:inst1|address_temp[3]      ; pattern_gen:inst1|state.start_gen     ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 5.184 ns                ;
; N/A                                     ; 185.87 MHz ( period = 5.380 ns )                    ; pattern_gen:inst1|address_temp[1]      ; pattern_gen:inst1|state.stop_write    ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 5.157 ns                ;
; N/A                                     ; 186.36 MHz ( period = 5.366 ns )                    ; pattern_gen:inst1|address_temp[6]      ; pattern_gen:inst1|state.start_inc_gen ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 5.145 ns                ;
; N/A                                     ; 186.36 MHz ( period = 5.366 ns )                    ; pattern_gen:inst1|address_temp[6]      ; pattern_gen:inst1|state.start_gen     ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 5.145 ns                ;
; N/A                                     ; 187.90 MHz ( period = 5.322 ns )                    ; pattern_gen:inst1|address_temp[4]      ; pattern_gen:inst1|state.start_inc_gen ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 5.100 ns                ;
; N/A                                     ; 187.90 MHz ( period = 5.322 ns )                    ; pattern_gen:inst1|address_temp[4]      ; pattern_gen:inst1|state.start_gen     ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 5.100 ns                ;
; N/A                                     ; 188.32 MHz ( period = 5.310 ns )                    ; pattern_gen:inst1|address_temp[8]      ; pattern_gen:inst1|state.stop_write    ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 5.097 ns                ;
; N/A                                     ; 188.64 MHz ( period = 5.301 ns )                    ; pattern_gen:inst1|address_temp[7]      ; pattern_gen:inst1|state.start_inc_gen ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 5.080 ns                ;
; N/A                                     ; 188.64 MHz ( period = 5.301 ns )                    ; pattern_gen:inst1|address_temp[7]      ; pattern_gen:inst1|state.start_gen     ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 5.080 ns                ;
; N/A                                     ; 189.50 MHz ( period = 5.277 ns )                    ; pattern_gen:inst1|address_temp[2]      ; pattern_gen:inst1|state.stop_write    ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 5.054 ns                ;
; N/A                                     ; 191.28 MHz ( period = 5.228 ns )                    ; pattern_gen:inst1|address_temp[5]      ; pattern_gen:inst1|state.stop_write    ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 5.006 ns                ;
; N/A                                     ; 191.90 MHz ( period = 5.211 ns )                    ; pattern_gen:inst1|address_temp[3]      ; pattern_gen:inst1|state.stop_write    ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 4.988 ns                ;
; N/A                                     ; 193.39 MHz ( period = 5.171 ns )                    ; pattern_gen:inst1|address_temp[6]      ; pattern_gen:inst1|state.stop_write    ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 4.949 ns                ;
; N/A                                     ; 195.05 MHz ( period = 5.127 ns )                    ; pattern_gen:inst1|address_temp[4]      ; pattern_gen:inst1|state.stop_write    ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 4.904 ns                ;
; N/A                                     ; 195.85 MHz ( period = 5.106 ns )                    ; pattern_gen:inst1|address_temp[7]      ; pattern_gen:inst1|state.stop_write    ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 4.884 ns                ;
; N/A                                     ; 197.47 MHz ( period = 5.064 ns )                    ; pattern_gen:inst1|address_temp[9]      ; pattern_gen:inst1|state.start_inc_gen ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 4.851 ns                ;
; N/A                                     ; 197.47 MHz ( period = 5.064 ns )                    ; pattern_gen:inst1|address_temp[9]      ; pattern_gen:inst1|state.start_gen     ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 4.851 ns                ;
; N/A                                     ; 197.78 MHz ( period = 5.056 ns )                    ; pattern_gen:inst1|address_temp[13]     ; LCD_controller:inst|data_bus_value[2] ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 4.874 ns                ;
; N/A                                     ; 198.29 MHz ( period = 5.043 ns )                    ; pattern_gen:inst1|address_temp[1]      ; LCD_controller:inst|data_bus_value[2] ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 4.851 ns                ;
; N/A                                     ; 199.24 MHz ( period = 5.019 ns )                    ; LCD_controller:inst|state.TOGGLE_E     ; LCD_controller:inst|data_bus_value[2] ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 4.802 ns                ;
; N/A                                     ; 200.24 MHz ( period = 4.994 ns )                    ; pattern_gen:inst1|address_temp[10]     ; LCD_controller:inst|data_bus_value[2] ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 4.811 ns                ;
; N/A                                     ; 200.32 MHz ( period = 4.992 ns )                    ; pattern_gen:inst1|address_temp[14]     ; LCD_controller:inst|data_bus_value[2] ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 4.810 ns                ;
; N/A                                     ; 203.46 MHz ( period = 4.915 ns )                    ; pattern_gen:inst1|write_data           ; LCD_controller:inst|data_bus_value[1] ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 4.719 ns                ;
; N/A                                     ; 203.58 MHz ( period = 4.912 ns )                    ; pattern_gen:inst1|address_temp[9]      ; LCD_controller:inst|data_bus_value[2] ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 4.729 ns                ;
; N/A                                     ; 204.71 MHz ( period = 4.885 ns )                    ; pattern_gen:inst1|address_temp[1]      ; LCD_controller:inst|data_bus_value[1] ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 4.691 ns                ;
; N/A                                     ; 205.38 MHz ( period = 4.869 ns )                    ; pattern_gen:inst1|address_temp[9]      ; pattern_gen:inst1|state.stop_write    ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 4.655 ns                ;
; N/A                                     ; 205.59 MHz ( period = 4.864 ns )                    ; pattern_gen:inst1|address_temp[10]     ; pattern_gen:inst1|state.start_inc_gen ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 4.651 ns                ;
; N/A                                     ; 205.59 MHz ( period = 4.864 ns )                    ; pattern_gen:inst1|address_temp[10]     ; pattern_gen:inst1|state.start_gen     ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 4.651 ns                ;
; N/A                                     ; 205.72 MHz ( period = 4.861 ns )                    ; pattern_gen:inst1|address_temp[12]     ; pattern_gen:inst1|state.start_inc_gen ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 4.649 ns                ;
; N/A                                     ; 205.72 MHz ( period = 4.861 ns )                    ; pattern_gen:inst1|address_temp[12]     ; pattern_gen:inst1|state.start_gen     ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 4.649 ns                ;
; N/A                                     ; 207.13 MHz ( period = 4.828 ns )                    ; LCD_controller:inst|state.WRITE_ADD5   ; LCD_controller:inst|data_bus_value[2] ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 4.613 ns                ;
; N/A                                     ; 207.21 MHz ( period = 4.826 ns )                    ; pattern_gen:inst1|sram_data[12]        ; sram_control:inst2|data_out_value[12] ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 1.251 ns                ;
; N/A                                     ; 207.94 MHz ( period = 4.809 ns )                    ; pattern_gen:inst1|address_temp[13]     ; pattern_gen:inst1|state.start_inc_gen ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 4.597 ns                ;
; N/A                                     ; 207.94 MHz ( period = 4.809 ns )                    ; pattern_gen:inst1|address_temp[13]     ; pattern_gen:inst1|state.start_gen     ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 4.597 ns                ;
; N/A                                     ; 208.86 MHz ( period = 4.788 ns )                    ; pattern_gen:inst1|sram_data[4]         ; sram_control:inst2|data_out_value[4]  ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 1.191 ns                ;
; N/A                                     ; 208.94 MHz ( period = 4.786 ns )                    ; LCD_controller:inst|state.HOLD         ; LCD_controller:inst|data_bus_value[1] ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 4.583 ns                ;
; N/A                                     ; 209.21 MHz ( period = 4.780 ns )                    ; pattern_gen:inst1|address_temp[15]     ; LCD_controller:inst|data_bus_value[2] ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 4.598 ns                ;
; N/A                                     ; 209.95 MHz ( period = 4.763 ns )                    ; LCD_controller:inst|state.WRITE_ADD7   ; LCD_controller:inst|data_bus_value[1] ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 4.546 ns                ;
; N/A                                     ; 210.17 MHz ( period = 4.758 ns )                    ; pattern_gen:inst1|address_temp[2]      ; LCD_controller:inst|data_bus_value[2] ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 4.566 ns                ;
; N/A                                     ; 212.31 MHz ( period = 4.710 ns )                    ; pattern_gen:inst1|address_temp[11]     ; pattern_gen:inst1|state.start_inc_gen ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 4.497 ns                ;
; N/A                                     ; 212.31 MHz ( period = 4.710 ns )                    ; pattern_gen:inst1|address_temp[11]     ; pattern_gen:inst1|state.start_gen     ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 4.497 ns                ;
; N/A                                     ; 214.18 MHz ( period = 4.669 ns )                    ; pattern_gen:inst1|address_temp[10]     ; pattern_gen:inst1|state.stop_write    ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 4.455 ns                ;
; N/A                                     ; 214.32 MHz ( period = 4.666 ns )                    ; pattern_gen:inst1|address_temp[12]     ; pattern_gen:inst1|state.stop_write    ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 4.453 ns                ;
; N/A                                     ; 215.84 MHz ( period = 4.633 ns )                    ; pattern_gen:inst1|write_data           ; sram_control:inst2|state.write1       ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 1.060 ns                ;
; N/A                                     ; 215.98 MHz ( period = 4.630 ns )                    ; pattern_gen:inst1|write_data           ; sram_control:inst2|state.read1        ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 1.057 ns                ;
; N/A                                     ; 215.98 MHz ( period = 4.630 ns )                    ; pattern_gen:inst1|address_temp[3]      ; LCD_controller:inst|data_bus_value[2] ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 4.438 ns                ;
; N/A                                     ; 216.31 MHz ( period = 4.623 ns )                    ; pattern_gen:inst1|sram_data[7]         ; sram_control:inst2|data_out_value[7]  ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 1.051 ns                ;
; N/A                                     ; 216.45 MHz ( period = 4.620 ns )                    ; LCD_controller:inst|state.WRITE_ADD6   ; LCD_controller:inst|data_bus_value[1] ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 4.403 ns                ;
; N/A                                     ; 216.73 MHz ( period = 4.614 ns )                    ; pattern_gen:inst1|address_temp[13]     ; pattern_gen:inst1|state.stop_write    ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 4.401 ns                ;
; N/A                                     ; 217.06 MHz ( period = 4.607 ns )                    ; LCD_controller:inst|data_bus_value[2]  ; LCD_controller:inst|data_bus_value[2] ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 4.393 ns                ;
; N/A                                     ; 217.20 MHz ( period = 4.604 ns )                    ; pattern_gen:inst1|sram_data[15]        ; sram_control:inst2|data_out_value[15] ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 1.039 ns                ;
; N/A                                     ; 217.25 MHz ( period = 4.603 ns )                    ; pattern_gen:inst1|address_temp[10]     ; LCD_controller:inst|data_bus_value[4] ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 4.415 ns                ;
; N/A                                     ; 217.44 MHz ( period = 4.599 ns )                    ; pattern_gen:inst1|address_temp[10]     ; LCD_controller:inst|data_bus_value[5] ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 4.411 ns                ;
; N/A                                     ; 217.58 MHz ( period = 4.596 ns )                    ; pattern_gen:inst1|address_temp[0]      ; LCD_controller:inst|data_bus_value[2] ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 4.404 ns                ;
; N/A                                     ; 217.68 MHz ( period = 4.594 ns )                    ; pattern_gen:inst1|sram_data[0]         ; sram_control:inst2|data_out_value[0]  ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 1.020 ns                ;
; N/A                                     ; 217.68 MHz ( period = 4.594 ns )                    ; pattern_gen:inst1|address_temp[4]      ; LCD_controller:inst|data_bus_value[2] ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 4.402 ns                ;
; N/A                                     ; 218.29 MHz ( period = 4.581 ns )                    ; pattern_gen:inst1|sram_data[10]        ; sram_control:inst2|data_out_value[10] ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 1.007 ns                ;
; N/A                                     ; 218.44 MHz ( period = 4.578 ns )                    ; pattern_gen:inst1|sram_data[11]        ; sram_control:inst2|data_out_value[11] ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 0.996 ns                ;
; N/A                                     ; 218.44 MHz ( period = 4.578 ns )                    ; pattern_gen:inst1|sram_data[9]         ; sram_control:inst2|data_out_value[9]  ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 1.007 ns                ;
; N/A                                     ; 218.44 MHz ( period = 4.578 ns )                    ; pattern_gen:inst1|sram_data[8]         ; sram_control:inst2|data_out_value[8]  ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 0.997 ns                ;
; N/A                                     ; 218.58 MHz ( period = 4.575 ns )                    ; pattern_gen:inst1|sram_data[14]        ; sram_control:inst2|data_out_value[14] ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 0.993 ns                ;
; N/A                                     ; 218.67 MHz ( period = 4.573 ns )                    ; pattern_gen:inst1|sram_data[6]         ; sram_control:inst2|data_out_value[6]  ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 0.991 ns                ;
; N/A                                     ; 219.54 MHz ( period = 4.555 ns )                    ; pattern_gen:inst1|address_temp[10]     ; LCD_controller:inst|data_bus_value[1] ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 4.370 ns                ;
; N/A                                     ; 219.73 MHz ( period = 4.551 ns )                    ; pattern_gen:inst1|sram_data[13]        ; sram_control:inst2|data_out_value[13] ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 0.981 ns                ;
; N/A                                     ; 219.83 MHz ( period = 4.549 ns )                    ; pattern_gen:inst1|address_temp[14]     ; LCD_controller:inst|data_bus_value[1] ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 4.365 ns                ;
; N/A                                     ; 220.36 MHz ( period = 4.538 ns )                    ; pattern_gen:inst1|address_temp[7]      ; LCD_controller:inst|data_bus_value[2] ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 4.347 ns                ;
; N/A                                     ; 221.48 MHz ( period = 4.515 ns )                    ; pattern_gen:inst1|address_temp[11]     ; pattern_gen:inst1|state.stop_write    ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 4.301 ns                ;
; N/A                                     ; 221.58 MHz ( period = 4.513 ns )                    ; pattern_gen:inst1|address_temp[12]     ; LCD_controller:inst|data_bus_value[2] ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 4.331 ns                ;
; N/A                                     ; 221.63 MHz ( period = 4.512 ns )                    ; LCD_controller:inst|state.WRITE_DATA9  ; LCD_controller:inst|data_bus_value[2] ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 4.299 ns                ;
; N/A                                     ; 222.12 MHz ( period = 4.502 ns )                    ; pattern_gen:inst1|address_temp[13]     ; LCD_controller:inst|data_bus_value[1] ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 4.318 ns                ;
; N/A                                     ; 222.92 MHz ( period = 4.486 ns )                    ; pattern_gen:inst1|address_temp[9]      ; LCD_controller:inst|data_bus_value[4] ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 4.298 ns                ;
; N/A                                     ; 223.06 MHz ( period = 4.483 ns )                    ; LCD_controller:inst|state.WRITE_ADD4   ; LCD_controller:inst|data_bus_value[1] ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 4.266 ns                ;
; N/A                                     ; 223.11 MHz ( period = 4.482 ns )                    ; pattern_gen:inst1|address_temp[9]      ; LCD_controller:inst|data_bus_value[5] ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 4.294 ns                ;
; N/A                                     ; 223.61 MHz ( period = 4.472 ns )                    ; LCD_controller:inst|state.WRITE_ADD7   ; LCD_controller:inst|data_bus_value[0] ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 4.244 ns                ;
; N/A                                     ; 225.07 MHz ( period = 4.443 ns )                    ; pattern_gen:inst1|sram_data[2]         ; sram_control:inst2|data_out_value[2]  ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 0.852 ns                ;
; N/A                                     ; 225.12 MHz ( period = 4.442 ns )                    ; pattern_gen:inst1|address_temp[14]     ; pattern_gen:inst1|state.start_inc_gen ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 4.230 ns                ;
; N/A                                     ; 225.12 MHz ( period = 4.442 ns )                    ; pattern_gen:inst1|address_temp[14]     ; pattern_gen:inst1|state.start_gen     ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 4.230 ns                ;
; N/A                                     ; 225.53 MHz ( period = 4.434 ns )                    ; pattern_gen:inst1|address_temp[9]      ; LCD_controller:inst|data_bus_value[1] ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 4.249 ns                ;
; N/A                                     ; 225.73 MHz ( period = 4.430 ns )                    ; pattern_gen:inst1|address_temp[8]      ; LCD_controller:inst|data_bus_value[2] ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 4.248 ns                ;
; N/A                                     ; 225.84 MHz ( period = 4.428 ns )                    ; LCD_controller:inst|state.WRITE_ADD5   ; LCD_controller:inst|data_bus_value[0] ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 4.200 ns                ;
; N/A                                     ; 226.55 MHz ( period = 4.414 ns )                    ; LCD_controller:inst|state.WRITE_ADD9   ; LCD_controller:inst|data_bus_value[2] ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 4.201 ns                ;
; N/A                                     ; 226.96 MHz ( period = 4.406 ns )                    ; pattern_gen:inst1|address_temp[10]     ; LCD_controller:inst|data_bus_value[3] ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 4.207 ns                ;
; N/A                                     ; 227.43 MHz ( period = 4.397 ns )                    ; LCD_controller:inst|state.WRITE_ADD1   ; LCD_controller:inst|data_bus_value[0] ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 4.167 ns                ;
; N/A                                     ; 227.48 MHz ( period = 4.396 ns )                    ; LCD_controller:inst|state.HOLD         ; LCD_controller:inst|data_bus_value[2] ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 4.195 ns                ;
; N/A                                     ; 227.58 MHz ( period = 4.394 ns )                    ; pattern_gen:inst1|address_temp[6]      ; LCD_controller:inst|data_bus_value[2] ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 4.203 ns                ;
; N/A                                     ; 228.15 MHz ( period = 4.383 ns )                    ; pattern_gen:inst1|address_temp[3]      ; LCD_controller:inst|data_bus_value[1] ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 4.189 ns                ;
; N/A                                     ; 228.89 MHz ( period = 4.369 ns )                    ; pattern_gen:inst1|address_temp[12]     ; LCD_controller:inst|data_bus_value[1] ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 4.185 ns                ;
; N/A                                     ; 229.57 MHz ( period = 4.356 ns )                    ; pattern_gen:inst1|address_temp[1]      ; LCD_controller:inst|data_bus_value[4] ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 4.159 ns                ;
; N/A                                     ; 229.67 MHz ( period = 4.354 ns )                    ; pattern_gen:inst1|address_temp[2]      ; LCD_controller:inst|data_bus_value[1] ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 4.160 ns                ;
; N/A                                     ; 229.78 MHz ( period = 4.352 ns )                    ; pattern_gen:inst1|address_temp[1]      ; LCD_controller:inst|data_bus_value[5] ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 4.155 ns                ;
; N/A                                     ; 229.94 MHz ( period = 4.349 ns )                    ; pattern_gen:inst1|address_temp[0]      ; LCD_controller:inst|data_bus_value[1] ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 4.155 ns                ;
; N/A                                     ; 230.57 MHz ( period = 4.337 ns )                    ; pattern_gen:inst1|address_temp[15]     ; LCD_controller:inst|data_bus_value[1] ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 4.153 ns                ;
; N/A                                     ; 230.95 MHz ( period = 4.330 ns )                    ; LCD_controller:inst|state.WRITE_ADD6   ; LCD_controller:inst|data_bus_value[0] ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 4.102 ns                ;
; N/A                                     ; 232.07 MHz ( period = 4.309 ns )                    ; pattern_gen:inst1|write_data           ; LCD_controller:inst|data_bus_value[4] ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 4.110 ns                ;
; N/A                                     ; 232.18 MHz ( period = 4.307 ns )                    ; pattern_gen:inst1|address_temp[11]     ; LCD_controller:inst|data_bus_value[2] ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 4.124 ns                ;
; N/A                                     ; 232.29 MHz ( period = 4.305 ns )                    ; pattern_gen:inst1|write_data           ; LCD_controller:inst|data_bus_value[5] ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 4.106 ns                ;
; N/A                                     ; 232.67 MHz ( period = 4.298 ns )                    ; LCD_controller:inst|state.TOGGLE_E     ; LCD_controller:inst|data_bus_value[1] ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 4.079 ns                ;
; N/A                                     ; 233.48 MHz ( period = 4.283 ns )                    ; LCD_controller:inst|state.WRITE_ADD15  ; LCD_controller:inst|data_bus_value[2] ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 4.064 ns                ;
; N/A                                     ; 234.58 MHz ( period = 4.263 ns )                    ; pattern_gen:inst1|address_temp[9]      ; LCD_controller:inst|data_bus_value[3] ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 4.064 ns                ;
; N/A                                     ; 235.46 MHz ( period = 4.247 ns )                    ; pattern_gen:inst1|address_temp[14]     ; pattern_gen:inst1|state.stop_write    ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 4.034 ns                ;
; N/A                                     ; 236.07 MHz ( period = 4.236 ns )                    ; LCD_controller:inst|state.WRITE_DATA13 ; LCD_controller:inst|data_bus_value[1] ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 4.027 ns                ;
; N/A                                     ; 236.35 MHz ( period = 4.231 ns )                    ; pattern_gen:inst1|address_temp[5]      ; LCD_controller:inst|data_bus_value[2] ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 4.040 ns                ;
; N/A                                     ; 238.78 MHz ( period = 4.188 ns )                    ; LCD_controller:inst|state.MODE_SET     ; LCD_controller:inst|data_bus_value[2] ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 3.971 ns                ;
; N/A                                     ; 239.87 MHz ( period = 4.169 ns )                    ; pattern_gen:inst1|address_temp[1]      ; LCD_controller:inst|data_bus_value[3] ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 3.961 ns                ;
; N/A                                     ; 240.50 MHz ( period = 4.158 ns )                    ; LCD_controller:inst|state.WRITE_DATA9  ; LCD_controller:inst|data_bus_value[3] ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 3.929 ns                ;
; N/A                                     ; 242.19 MHz ( period = 4.129 ns )                    ; pattern_gen:inst1|sram_data[3]         ; sram_control:inst2|data_out_value[3]  ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 0.538 ns                ;
; N/A                                     ; 242.48 MHz ( period = 4.124 ns )                    ; pattern_gen:inst1|sram_data[5]         ; sram_control:inst2|data_out_value[5]  ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 0.533 ns                ;
; N/A                                     ; 242.60 MHz ( period = 4.122 ns )                    ; pattern_gen:inst1|sram_data[1]         ; sram_control:inst2|data_out_value[1]  ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 0.531 ns                ;
; N/A                                     ; 243.37 MHz ( period = 4.109 ns )                    ; LCD_controller:inst|state.HOLD         ; LCD_controller:inst|data_bus_value[5] ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 3.903 ns                ;
; N/A                                     ; 244.92 MHz ( period = 4.083 ns )                    ; LCD_controller:inst|state.WRITE_ADD15  ; LCD_controller:inst|data_bus_value[3] ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 3.848 ns                ;
; N/A                                     ; 245.16 MHz ( period = 4.079 ns )                    ; pattern_gen:inst1|pattern_inc[9]       ; pattern_gen:inst1|pattern_inc[15]     ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 3.865 ns                ;
; N/A                                     ; 245.28 MHz ( period = 4.077 ns )                    ; pattern_gen:inst1|pattern_inc[0]       ; pattern_gen:inst1|pattern_inc[15]     ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 3.845 ns                ;
; N/A                                     ; 245.28 MHz ( period = 4.077 ns )                    ; pattern_gen:inst1|pattern_inc[9]       ; pattern_gen:inst1|sram_data[15]       ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 3.863 ns                ;
; N/A                                     ; 245.40 MHz ( period = 4.075 ns )                    ; pattern_gen:inst1|pattern_inc[0]       ; pattern_gen:inst1|sram_data[15]       ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 3.843 ns                ;
; N/A                                     ; 245.76 MHz ( period = 4.069 ns )                    ; pattern_gen:inst1|address_temp[1]      ; LCD_controller:inst|data_bus_value[6] ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 3.873 ns                ;
; N/A                                     ; 246.31 MHz ( period = 4.060 ns )                    ; LCD_controller:inst|state.WRITE_ADD9   ; LCD_controller:inst|data_bus_value[3] ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 3.831 ns                ;
; N/A                                     ; 246.49 MHz ( period = 4.057 ns )                    ; LCD_controller:inst|state.WRITE_ADD12  ; LCD_controller:inst|data_bus_value[2] ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 3.852 ns                ;
; N/A                                     ; 246.79 MHz ( period = 4.052 ns )                    ; pattern_gen:inst1|address_temp[15]     ; pattern_gen:inst1|state.start_inc_gen ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 3.840 ns                ;
; N/A                                     ; 246.79 MHz ( period = 4.052 ns )                    ; pattern_gen:inst1|address_temp[15]     ; pattern_gen:inst1|state.start_gen     ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 3.840 ns                ;
; N/A                                     ; 246.97 MHz ( period = 4.049 ns )                    ; LCD_controller:inst|data_bus_value[1]  ; LCD_controller:inst|data_bus_value[1] ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 3.835 ns                ;
; N/A                                     ; 247.59 MHz ( period = 4.039 ns )                    ; pattern_gen:inst1|address_temp[14]     ; LCD_controller:inst|data_bus_value[4] ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 3.852 ns                ;
; N/A                                     ; 247.71 MHz ( period = 4.037 ns )                    ; pattern_gen:inst1|address_temp[2]      ; LCD_controller:inst|data_bus_value[3] ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 3.829 ns                ;
; N/A                                     ; 247.83 MHz ( period = 4.035 ns )                    ; pattern_gen:inst1|address_temp[14]     ; LCD_controller:inst|data_bus_value[5] ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 3.848 ns                ;
; N/A                                     ; 248.45 MHz ( period = 4.025 ns )                    ; pattern_gen:inst1|address_temp[8]      ; LCD_controller:inst|data_bus_value[1] ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 3.841 ns                ;
; N/A                                     ; 250.19 MHz ( period = 3.997 ns )                    ; LCD_controller:inst|state.RESET2       ; LCD_controller:inst|data_bus_value[3] ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 3.772 ns                ;
; N/A                                     ; 250.75 MHz ( period = 3.988 ns )                    ; pattern_gen:inst1|address_temp[10]     ; LCD_controller:inst|data_bus_value[0] ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 3.792 ns                ;
; N/A                                     ; 251.26 MHz ( period = 3.980 ns )                    ; pattern_gen:inst1|pattern_inc[1]       ; pattern_gen:inst1|pattern_inc[15]     ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 3.749 ns                ;
; N/A                                     ; 251.38 MHz ( period = 3.978 ns )                    ; pattern_gen:inst1|pattern_inc[1]       ; pattern_gen:inst1|sram_data[15]       ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 3.747 ns                ;
; N/A                                     ; 251.45 MHz ( period = 3.977 ns )                    ; pattern_gen:inst1|write_data           ; LCD_controller:inst|data_bus_value[6] ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 3.779 ns                ;
; N/A                                     ; 252.27 MHz ( period = 3.964 ns )                    ; pattern_gen:inst1|address_temp[11]     ; LCD_controller:inst|data_bus_value[3] ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 3.765 ns                ;
; N/A                                     ; 252.46 MHz ( period = 3.961 ns )                    ; LCD_controller:inst|state.RESET3       ; LCD_controller:inst|data_bus_value[3] ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 3.736 ns                ;
; N/A                                     ; 252.84 MHz ( period = 3.955 ns )                    ; LCD_controller:inst|state.RETURN_HOME  ; LCD_controller:inst|data_bus_value[5] ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 3.733 ns                ;
; N/A                                     ; 253.10 MHz ( period = 3.951 ns )                    ; LCD_controller:inst|state.WRITE_ADD3   ; LCD_controller:inst|data_bus_value[2] ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 3.732 ns                ;
; N/A                                     ; 253.42 MHz ( period = 3.946 ns )                    ; pattern_gen:inst1|address_temp[11]     ; LCD_controller:inst|data_bus_value[1] ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 3.761 ns                ;
; N/A                                     ; 253.49 MHz ( period = 3.945 ns )                    ; pattern_gen:inst1|address_temp[15]     ; LCD_controller:inst|data_bus_value[4] ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 3.758 ns                ;
; N/A                                     ; 253.74 MHz ( period = 3.941 ns )                    ; pattern_gen:inst1|address_temp[15]     ; LCD_controller:inst|data_bus_value[5] ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 3.754 ns                ;
; N/A                                     ; 254.07 MHz ( period = 3.936 ns )                    ; pattern_gen:inst1|pattern_inc[9]       ; pattern_gen:inst1|pattern_inc[13]     ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 3.722 ns                ;
; N/A                                     ; 254.07 MHz ( period = 3.936 ns )                    ; pattern_gen:inst1|pattern_inc[9]       ; pattern_gen:inst1|sram_data[13]       ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 3.722 ns                ;
; N/A                                     ; 254.19 MHz ( period = 3.934 ns )                    ; pattern_gen:inst1|pattern_inc[0]       ; pattern_gen:inst1|pattern_inc[13]     ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 3.702 ns                ;
; N/A                                     ; 254.19 MHz ( period = 3.934 ns )                    ; pattern_gen:inst1|pattern_inc[0]       ; pattern_gen:inst1|sram_data[13]       ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 3.702 ns                ;
; N/A                                     ; 254.52 MHz ( period = 3.929 ns )                    ; pattern_gen:inst1|pattern_inc[11]      ; pattern_gen:inst1|pattern_inc[15]     ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 3.715 ns                ;
; N/A                                     ; 254.65 MHz ( period = 3.927 ns )                    ; pattern_gen:inst1|pattern_inc[11]      ; pattern_gen:inst1|sram_data[15]       ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 3.713 ns                ;
; N/A                                     ; 255.04 MHz ( period = 3.921 ns )                    ; pattern_gen:inst1|pattern_inc[2]       ; pattern_gen:inst1|pattern_inc[15]     ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 3.689 ns                ;
; N/A                                     ; 255.17 MHz ( period = 3.919 ns )                    ; pattern_gen:inst1|pattern_inc[2]       ; pattern_gen:inst1|sram_data[15]       ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 3.687 ns                ;
; N/A                                     ; 256.41 MHz ( period = 3.900 ns )                    ; pattern_gen:inst1|address_temp[8]      ; LCD_controller:inst|data_bus_value[0] ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 3.705 ns                ;
; N/A                                     ; 256.87 MHz ( period = 3.893 ns )                    ; pattern_gen:inst1|write_data           ; LCD_controller:inst|data_bus_value[0] ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 3.686 ns                ;
; N/A                                     ; 257.00 MHz ( period = 3.891 ns )                    ; LCD_controller:inst|state.WRITE_ADD14  ; LCD_controller:inst|data_bus_value[3] ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 3.656 ns                ;
; N/A                                     ; 257.60 MHz ( period = 3.882 ns )                    ; pattern_gen:inst1|address_temp[4]      ; LCD_controller:inst|data_bus_value[1] ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 3.688 ns                ;
; N/A                                     ; 258.40 MHz ( period = 3.870 ns )                    ; pattern_gen:inst1|address_temp[10]     ; LCD_controller:inst|data_bus_value[6] ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 3.683 ns                ;
; N/A                                     ; 258.67 MHz ( period = 3.866 ns )                    ; pattern_gen:inst1|address_temp[11]     ; LCD_controller:inst|data_bus_value[4] ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 3.678 ns                ;
; N/A                                     ; 258.80 MHz ( period = 3.864 ns )                    ; LCD_controller:inst|state.RESET1       ; LCD_controller:inst|data_bus_value[3] ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 3.639 ns                ;
; N/A                                     ; 258.93 MHz ( period = 3.862 ns )                    ; pattern_gen:inst1|address_temp[11]     ; LCD_controller:inst|data_bus_value[5] ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 3.674 ns                ;
; N/A                                     ; 259.27 MHz ( period = 3.857 ns )                    ; pattern_gen:inst1|address_temp[15]     ; pattern_gen:inst1|state.stop_write    ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 3.644 ns                ;
; N/A                                     ; 259.47 MHz ( period = 3.854 ns )                    ; LCD_controller:inst|state.WRITE_ADD13  ; LCD_controller:inst|data_bus_value[2] ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 3.635 ns                ;
; N/A                                     ; 260.21 MHz ( period = 3.843 ns )                    ; pattern_gen:inst1|pattern_inc[3]       ; pattern_gen:inst1|pattern_inc[15]     ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 3.612 ns                ;
; N/A                                     ; 260.35 MHz ( period = 3.841 ns )                    ; pattern_gen:inst1|pattern_inc[3]       ; pattern_gen:inst1|sram_data[15]       ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 3.610 ns                ;
; N/A                                     ; 260.42 MHz ( period = 3.840 ns )                    ; LCD_controller:inst|state.WRITE_ADD13  ; LCD_controller:inst|data_bus_value[3] ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 3.605 ns                ;
; N/A                                     ; 260.42 MHz ( period = 3.840 ns )                    ; pattern_gen:inst1|address_temp[5]      ; LCD_controller:inst|data_bus_value[0] ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 3.636 ns                ;
; N/A                                     ; 260.62 MHz ( period = 3.837 ns )                    ; pattern_gen:inst1|pattern_inc[1]       ; pattern_gen:inst1|pattern_inc[13]     ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 3.606 ns                ;
; N/A                                     ; 260.62 MHz ( period = 3.837 ns )                    ; pattern_gen:inst1|pattern_inc[1]       ; pattern_gen:inst1|sram_data[13]       ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 3.606 ns                ;
; N/A                                     ; 261.57 MHz ( period = 3.823 ns )                    ; pattern_gen:inst1|pattern_inc[13]      ; pattern_gen:inst1|pattern_inc[15]     ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 3.609 ns                ;
; N/A                                     ; 261.64 MHz ( period = 3.822 ns )                    ; pattern_gen:inst1|address_temp[7]      ; LCD_controller:inst|data_bus_value[1] ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 3.629 ns                ;
; N/A                                     ; 261.71 MHz ( period = 3.821 ns )                    ; pattern_gen:inst1|pattern_inc[13]      ; pattern_gen:inst1|sram_data[15]       ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 3.607 ns                ;
; N/A                                     ; 262.26 MHz ( period = 3.813 ns )                    ; LCD_controller:inst|state.WRITE_ADD14  ; LCD_controller:inst|data_bus_value[2] ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 3.594 ns                ;
; N/A                                     ; 262.40 MHz ( period = 3.811 ns )                    ; LCD_controller:inst|state.WRITE_DATA3  ; LCD_controller:inst|data_bus_value[2] ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 3.593 ns                ;
; N/A                                     ; 262.95 MHz ( period = 3.803 ns )                    ; pattern_gen:inst1|address_temp[7]      ; LCD_controller:inst|data_bus_value[4] ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 3.607 ns                ;
; N/A                                     ; 263.23 MHz ( period = 3.799 ns )                    ; pattern_gen:inst1|address_temp[7]      ; LCD_controller:inst|data_bus_value[5] ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 3.603 ns                ;
; N/A                                     ; 263.50 MHz ( period = 3.795 ns )                    ; LCD_controller:inst|state.WRITE_ADD11  ; LCD_controller:inst|data_bus_value[1] ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 3.580 ns                ;
; N/A                                     ; 263.85 MHz ( period = 3.790 ns )                    ; pattern_gen:inst1|pattern_inc[4]       ; pattern_gen:inst1|pattern_inc[15]     ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 3.558 ns                ;
; N/A                                     ; 263.99 MHz ( period = 3.788 ns )                    ; pattern_gen:inst1|pattern_inc[4]       ; pattern_gen:inst1|sram_data[15]       ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 3.556 ns                ;
; N/A                                     ; 264.13 MHz ( period = 3.786 ns )                    ; pattern_gen:inst1|pattern_inc[11]      ; pattern_gen:inst1|pattern_inc[13]     ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 3.572 ns                ;
; N/A                                     ; 264.13 MHz ( period = 3.786 ns )                    ; pattern_gen:inst1|pattern_inc[11]      ; pattern_gen:inst1|sram_data[13]       ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 3.572 ns                ;
; N/A                                     ; 264.62 MHz ( period = 3.779 ns )                    ; pattern_gen:inst1|address_temp[4]      ; LCD_controller:inst|data_bus_value[0] ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 3.574 ns                ;
; N/A                                     ; 264.69 MHz ( period = 3.778 ns )                    ; pattern_gen:inst1|pattern_inc[2]       ; pattern_gen:inst1|pattern_inc[13]     ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 3.546 ns                ;
; N/A                                     ; 264.69 MHz ( period = 3.778 ns )                    ; pattern_gen:inst1|pattern_inc[2]       ; pattern_gen:inst1|sram_data[13]       ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 3.546 ns                ;
; N/A                                     ; 264.76 MHz ( period = 3.777 ns )                    ; LCD_controller:inst|state.WRITE_ADD7   ; LCD_controller:inst|data_bus_value[6] ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 3.558 ns                ;
; N/A                                     ; 265.04 MHz ( period = 3.773 ns )                    ; pattern_gen:inst1|pattern_inc[9]       ; pattern_gen:inst1|sram_data[11]       ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 3.559 ns                ;
; N/A                                     ; 265.18 MHz ( period = 3.771 ns )                    ; pattern_gen:inst1|pattern_inc[0]       ; pattern_gen:inst1|sram_data[11]       ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 3.539 ns                ;
; N/A                                     ; 265.25 MHz ( period = 3.770 ns )                    ; pattern_gen:inst1|pattern_inc[9]       ; pattern_gen:inst1|pattern_inc[11]     ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 3.556 ns                ;
; N/A                                     ; 265.39 MHz ( period = 3.768 ns )                    ; pattern_gen:inst1|pattern_inc[0]       ; pattern_gen:inst1|pattern_inc[11]     ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 3.536 ns                ;
; N/A                                     ; 266.45 MHz ( period = 3.753 ns )                    ; pattern_gen:inst1|address_temp[9]      ; LCD_controller:inst|data_bus_value[6] ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 3.566 ns                ;
; N/A                                     ; 266.81 MHz ( period = 3.748 ns )                    ; pattern_gen:inst1|address_temp[9]      ; LCD_controller:inst|data_bus_value[0] ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 3.552 ns                ;
; N/A                                     ; 267.38 MHz ( period = 3.740 ns )                    ; pattern_gen:inst1|address_temp[2]      ; LCD_controller:inst|data_bus_value[4] ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 3.543 ns                ;
; N/A                                     ; 267.52 MHz ( period = 3.738 ns )                    ; pattern_gen:inst1|address_temp[15]     ; LCD_controller:inst|data_bus_value[0] ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 3.543 ns                ;
; N/A                                     ; 267.67 MHz ( period = 3.736 ns )                    ; pattern_gen:inst1|address_temp[2]      ; LCD_controller:inst|data_bus_value[5] ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 3.539 ns                ;
; N/A                                     ; 267.88 MHz ( period = 3.733 ns )                    ; LCD_controller:inst|state.WRITE_ADD5   ; LCD_controller:inst|data_bus_value[6] ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 3.514 ns                ;
; N/A                                     ; 268.10 MHz ( period = 3.730 ns )                    ; LCD_controller:inst|state.FUNC_SET     ; LCD_controller:inst|data_bus_value[3] ; Clock_50Mhz ; Clock_50Mhz ; None                        ; None                      ; 3.505 ns                ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;                                        ;                                       ;             ;             ;                             ;                           ;                         ;
+-----------------------------------------+-----------------------------------------------------+----------------------------------------+---------------------------------------+-------------+-------------+-----------------------------+---------------------------+-------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Hold: 'Clock_50Mhz'                                                                                                                                                                                                               ;
+------------------------------------------+-------------------------------------+---------------------------------------+-------------+-------------+----------------------------+----------------------------+--------------------------+
; Minimum Slack                            ; From                                ; To                                    ; From Clock  ; To Clock    ; Required Hold Relationship ; Required Shortest P2P Time ; Actual Shortest P2P Time ;
+------------------------------------------+-------------------------------------+---------------------------------------+-------------+-------------+----------------------------+----------------------------+--------------------------+
; Not operational: Clock Skew > Data Delay ; sram_control:inst2|data_in_temp[14] ; LCD_controller:inst|data_bus_value[3] ; Clock_50Mhz ; Clock_50Mhz ; None                       ; None                       ; 1.937 ns                 ;
; Not operational: Clock Skew > Data Delay ; sram_control:inst2|data_in_temp[13] ; LCD_controller:inst|data_bus_value[6] ; Clock_50Mhz ; Clock_50Mhz ; None                       ; None                       ; 2.037 ns                 ;
; Not operational: Clock Skew > Data Delay ; sram_control:inst2|data_in_temp[13] ; LCD_controller:inst|data_bus_value[3] ; Clock_50Mhz ; Clock_50Mhz ; None                       ; None                       ; 2.084 ns                 ;
; Not operational: Clock Skew > Data Delay ; sram_control:inst2|data_in_temp[7]  ; LCD_controller:inst|data_bus_value[3] ; Clock_50Mhz ; Clock_50Mhz ; None                       ; None                       ; 2.125 ns                 ;
; Not operational: Clock Skew > Data Delay ; sram_control:inst2|data_in_temp[15] ; LCD_controller:inst|data_bus_value[2] ; Clock_50Mhz ; Clock_50Mhz ; None                       ; None                       ; 2.258 ns                 ;
; Not operational: Clock Skew > Data Delay ; sram_control:inst2|data_in_temp[4]  ; LCD_controller:inst|data_bus_value[0] ; Clock_50Mhz ; Clock_50Mhz ; None                       ; None                       ; 2.271 ns                 ;
; Not operational: Clock Skew > Data Delay ; sram_control:inst2|data_in_temp[15] ; LCD_controller:inst|data_bus_value[3] ; Clock_50Mhz ; Clock_50Mhz ; None                       ; None                       ; 2.351 ns                 ;
; Not operational: Clock Skew > Data Delay ; sram_control:inst2|data_in_temp[0]  ; LCD_controller:inst|data_bus_value[1] ; Clock_50Mhz ; Clock_50Mhz ; None                       ; None                       ; 2.394 ns                 ;
; Not operational: Clock Skew > Data Delay ; sram_control:inst2|data_in_temp[1]  ; LCD_controller:inst|data_bus_value[6] ; Clock_50Mhz ; Clock_50Mhz ; None                       ; None                       ; 2.400 ns                 ;
; Not operational: Clock Skew > Data Delay ; sram_control:inst2|data_in_temp[13] ; LCD_controller:inst|data_bus_value[2] ; Clock_50Mhz ; Clock_50Mhz ; None                       ; None                       ; 2.405 ns                 ;
; Not operational: Clock Skew > Data Delay ; sram_control:inst2|data_in_temp[8]  ; LCD_controller:inst|data_bus_value[0] ; Clock_50Mhz ; Clock_50Mhz ; None                       ; None                       ; 2.412 ns                 ;
; Not operational: Clock Skew > Data Delay ; sram_control:inst2|data_in_temp[2]  ; LCD_controller:inst|data_bus_value[6] ; Clock_50Mhz ; Clock_50Mhz ; None                       ; None                       ; 2.447 ns                 ;
; Not operational: Clock Skew > Data Delay ; sram_control:inst2|data_in_temp[5]  ; LCD_controller:inst|data_bus_value[3] ; Clock_50Mhz ; Clock_50Mhz ; None                       ; None                       ; 2.437 ns                 ;
; Not operational: Clock Skew > Data Delay ; sram_control:inst2|data_in_temp[15] ; LCD_controller:inst|data_bus_value[6] ; Clock_50Mhz ; Clock_50Mhz ; None                       ; None                       ; 2.451 ns                 ;
; Not operational: Clock Skew > Data Delay ; sram_control:inst2|data_in_temp[4]  ; LCD_controller:inst|data_bus_value[2] ; Clock_50Mhz ; Clock_50Mhz ; None                       ; None                       ; 2.519 ns                 ;
; Not operational: Clock Skew > Data Delay ; sram_control:inst2|data_in_temp[13] ; LCD_controller:inst|data_bus_value[1] ; Clock_50Mhz ; Clock_50Mhz ; None                       ; None                       ; 2.573 ns                 ;
; Not operational: Clock Skew > Data Delay ; sram_control:inst2|data_in_temp[7]  ; LCD_controller:inst|data_bus_value[5] ; Clock_50Mhz ; Clock_50Mhz ; None                       ; None                       ; 2.602 ns                 ;
; Not operational: Clock Skew > Data Delay ; sram_control:inst2|data_in_temp[14] ; LCD_controller:inst|data_bus_value[6] ; Clock_50Mhz ; Clock_50Mhz ; None                       ; None                       ; 2.602 ns                 ;
; Not operational: Clock Skew > Data Delay ; sram_control:inst2|data_in_temp[7]  ; LCD_controller:inst|data_bus_value[4] ; Clock_50Mhz ; Clock_50Mhz ; None                       ; None                       ; 2.606 ns                 ;
; Not operational: Clock Skew > Data Delay ; sram_control:inst2|data_in_temp[11] ; LCD_controller:inst|data_bus_value[5] ; Clock_50Mhz ; Clock_50Mhz ; None                       ; None                       ; 2.626 ns                 ;
; Not operational: Clock Skew > Data Delay ; sram_control:inst2|data_in_temp[11] ; LCD_controller:inst|data_bus_value[4] ; Clock_50Mhz ; Clock_50Mhz ; None                       ; None                       ; 2.630 ns                 ;
; Not operational: Clock Skew > Data Delay ; sram_control:inst2|data_in_temp[7]  ; LCD_controller:inst|data_bus_value[2] ; Clock_50Mhz ; Clock_50Mhz ; None                       ; None                       ; 2.681 ns                 ;
; Not operational: Clock Skew > Data Delay ; sram_control:inst2|data_in_temp[15] ; LCD_controller:inst|data_bus_value[1] ; Clock_50Mhz ; Clock_50Mhz ; None                       ; None                       ; 2.700 ns                 ;
; Not operational: Clock Skew > Data Delay ; sram_control:inst2|data_in_temp[7]  ; LCD_controller:inst|data_bus_value[0] ; Clock_50Mhz ; Clock_50Mhz ; None                       ; None                       ; 2.722 ns                 ;
; Not operational: Clock Skew > Data Delay ; sram_control:inst2|data_in_temp[5]  ; LCD_controller:inst|data_bus_value[5] ; Clock_50Mhz ; Clock_50Mhz ; None                       ; None                       ; 2.751 ns                 ;
; Not operational: Clock Skew > Data Delay ; sram_control:inst2|data_in_temp[3]  ; LCD_controller:inst|data_bus_value[6] ; Clock_50Mhz ; Clock_50Mhz ; None                       ; None                       ; 2.758 ns                 ;
; Not operational: Clock Skew > Data Delay ; sram_control:inst2|data_in_temp[5]  ; LCD_controller:inst|data_bus_value[4] ; Clock_50Mhz ; Clock_50Mhz ; None                       ; None                       ; 2.755 ns                 ;
; Not operational: Clock Skew > Data Delay ; sram_control:inst2|data_in_temp[10] ; LCD_controller:inst|data_bus_value[2] ; Clock_50Mhz ; Clock_50Mhz ; None                       ; None                       ; 2.766 ns                 ;
; Not operational: Clock Skew > Data Delay ; sram_control:inst2|data_in_temp[13] ; LCD_controller:inst|data_bus_value[5] ; Clock_50Mhz ; Clock_50Mhz ; None                       ; None                       ; 2.778 ns                 ;
; Not operational: Clock Skew > Data Delay ; sram_control:inst2|data_in_temp[13] ; LCD_controller:inst|data_bus_value[4] ; Clock_50Mhz ; Clock_50Mhz ; None                       ; None                       ; 2.782 ns                 ;
; Not operational: Clock Skew > Data Delay ; sram_control:inst2|data_in_temp[1]  ; LCD_controller:inst|data_bus_value[5] ; Clock_50Mhz ; Clock_50Mhz ; None                       ; None                       ; 2.840 ns                 ;
; Not operational: Clock Skew > Data Delay ; sram_control:inst2|data_in_temp[1]  ; LCD_controller:inst|data_bus_value[4] ; Clock_50Mhz ; Clock_50Mhz ; None                       ; None                       ; 2.844 ns                 ;
; Not operational: Clock Skew > Data Delay ; sram_control:inst2|data_in_temp[6]  ; LCD_controller:inst|data_bus_value[3] ; Clock_50Mhz ; Clock_50Mhz ; None                       ; None                       ; 2.846 ns                 ;
; Not operational: Clock Skew > Data Delay ; sram_control:inst2|data_in_temp[5]  ; LCD_controller:inst|data_bus_value[0] ; Clock_50Mhz ; Clock_50Mhz ; None                       ; None                       ; 2.871 ns                 ;
; Not operational: Clock Skew > Data Delay ; sram_control:inst2|data_in_temp[11] ; LCD_controller:inst|data_bus_value[6] ; Clock_50Mhz ; Clock_50Mhz ; None                       ; None                       ; 2.912 ns                 ;
; Not operational: Clock Skew > Data Delay ; sram_control:inst2|data_in_temp[5]  ; LCD_controller:inst|data_bus_value[2] ; Clock_50Mhz ; Clock_50Mhz ; None                       ; None                       ; 2.942 ns                 ;
; Not operational: Clock Skew > Data Delay ; sram_control:inst2|data_in_temp[6]  ; LCD_controller:inst|data_bus_value[2] ; Clock_50Mhz ; Clock_50Mhz ; None                       ; None                       ; 2.969 ns                 ;
; Not operational: Clock Skew > Data Delay ; sram_control:inst2|data_in_temp[10] ; LCD_controller:inst|data_bus_value[5] ; Clock_50Mhz ; Clock_50Mhz ; None                       ; None                       ; 2.969 ns                 ;
; Not operational: Clock Skew > Data Delay ; sram_control:inst2|data_in_temp[10] ; LCD_controller:inst|data_bus_value[4] ; Clock_50Mhz ; Clock_50Mhz ; None                       ; None                       ; 2.973 ns                 ;
; Not operational: Clock Skew > Data Delay ; sram_control:inst2|data_in_temp[6]  ; LCD_controller:inst|data_bus_value[1] ; Clock_50Mhz ; Clock_50Mhz ; None                       ; None                       ; 3.007 ns                 ;
; Not operational: Clock Skew > Data Delay ; sram_control:inst2|data_in_temp[2]  ; LCD_controller:inst|data_bus_value[1] ; Clock_50Mhz ; Clock_50Mhz ; None                       ; None                       ; 3.039 ns                 ;
; Not operational: Clock Skew > Data Delay ; sram_control:inst2|data_in_temp[12] ; LCD_controller:inst|data_bus_value[0] ; Clock_50Mhz ; Clock_50Mhz ; None                       ; None                       ; 3.035 ns                 ;
; Not operational: Clock Skew > Data Delay ; sram_control:inst2|data_in_temp[6]  ; LCD_controller:inst|data_bus_value[5] ; Clock_50Mhz ; Clock_50Mhz ; None                       ; None                       ; 3.048 ns                 ;
; Not operational: Clock Skew > Data Delay ; sram_control:inst2|data_in_temp[6]  ; LCD_controller:inst|data_bus_value[4] ; Clock_50Mhz ; Clock_50Mhz ; None                       ; None                       ; 3.052 ns                 ;
; Not operational: Clock Skew > Data Delay ; sram_control:inst2|data_in_temp[11] ; LCD_controller:inst|data_bus_value[0] ; Clock_50Mhz ; Clock_50Mhz ; None                       ; None                       ; 3.051 ns                 ;
; Not operational: Clock Skew > Data Delay ; sram_control:inst2|data_in_temp[11] ; LCD_controller:inst|data_bus_value[2] ; Clock_50Mhz ; Clock_50Mhz ; None                       ; None                       ; 3.086 ns                 ;
; Not operational: Clock Skew > Data Delay ; sram_control:inst2|data_in_temp[7]  ; LCD_controller:inst|data_bus_value[6] ; Clock_50Mhz ; Clock_50Mhz ; None                       ; None                       ; 3.100 ns                 ;
; Not operational: Clock Skew > Data Delay ; sram_control:inst2|data_in_temp[14] ; LCD_controller:inst|data_bus_value[2] ; Clock_50Mhz ; Clock_50Mhz ; None                       ; None                       ; 3.130 ns                 ;
; Not operational: Clock Skew > Data Delay ; sram_control:inst2|data_in_temp[12] ; LCD_controller:inst|data_bus_value[2] ; Clock_50Mhz ; Clock_50Mhz ; None                       ; None                       ; 3.157 ns                 ;
; Not operational: Clock Skew > Data Delay ; sram_control:inst2|data_in_temp[7]  ; LCD_controller:inst|data_bus_value[1] ; Clock_50Mhz ; Clock_50Mhz ; None                       ; None                       ; 3.163 ns                 ;
; Not operational: Clock Skew > Data Delay ; sram_control:inst2|data_in_temp[8]  ; LCD_controller:inst|data_bus_value[2] ; Clock_50Mhz ; Clock_50Mhz ; None                       ; None                       ; 3.176 ns                 ;
; Not operational: Clock Skew > Data Delay ; sram_control:inst2|data_in_temp[6]  ; LCD_controller:inst|data_bus_value[0] ; Clock_50Mhz ; Clock_50Mhz ; None                       ; None                       ; 3.168 ns                 ;
; Not operational: Clock Skew > Data Delay ; sram_control:inst2|data_in_temp[3]  ; LCD_controller:inst|data_bus_value[2] ; Clock_50Mhz ; Clock_50Mhz ; None                       ; None                       ; 3.186 ns                 ;
; Not operational: Clock Skew > Data Delay ; sram_control:inst2|data_in_temp[15] ; LCD_controller:inst|data_bus_value[5] ; Clock_50Mhz ; Clock_50Mhz ; None                       ; None                       ; 3.192 ns                 ;
; Not operational: Clock Skew > Data Delay ; sram_control:inst2|data_in_temp[15] ; LCD_controller:inst|data_bus_value[4] ; Clock_50Mhz ; Clock_50Mhz ; None                       ; None                       ; 3.196 ns                 ;
; Not operational: Clock Skew > Data Delay ; sram_control:inst2|data_in_temp[2]  ; LCD_controller:inst|data_bus_value[5] ; Clock_50Mhz ; Clock_50Mhz ; None                       ; None                       ; 3.237 ns                 ;
; Not operational: Clock Skew > Data Delay ; sram_control:inst2|data_in_temp[3]  ; LCD_controller:inst|data_bus_value[1] ; Clock_50Mhz ; Clock_50Mhz ; None                       ; None                       ; 3.242 ns                 ;
; Not operational: Clock Skew > Data Delay ; sram_control:inst2|data_in_temp[2]  ; LCD_controller:inst|data_bus_value[4] ; Clock_50Mhz ; Clock_50Mhz ; None                       ; None                       ; 3.241 ns                 ;
; Not operational: Clock Skew > Data Delay ; sram_control:inst2|data_in_temp[5]  ; LCD_controller:inst|data_bus_value[6] ; Clock_50Mhz ; Clock_50Mhz ; None                       ; None                       ; 3.249 ns                 ;
; Not operational: Clock Skew > Data Delay ; sram_control:inst2|data_in_temp[10] ; LCD_controller:inst|data_bus_value[6] ; Clock_50Mhz ; Clock_50Mhz ; None                       ; None                       ; 3.255 ns                 ;
; Not operational: Clock Skew > Data Delay ; sram_control:inst2|data_in_temp[1]  ; LCD_controller:inst|data_bus_value[0] ; Clock_50Mhz ; Clock_50Mhz ; None                       ; None                       ; 3.259 ns                 ;
; Not operational: Clock Skew > Data Delay ; sram_control:inst2|data_in_temp[1]  ; LCD_controller:inst|data_bus_value[1] ; Clock_50Mhz ; Clock_50Mhz ; None                       ; None                       ; 3.284 ns                 ;
; Not operational: Clock Skew > Data Delay ; sram_control:inst2|data_in_temp[12] ; LCD_controller:inst|data_bus_value[1] ; Clock_50Mhz ; Clock_50Mhz ; None                       ; None                       ; 3.292 ns                 ;
; Not operational: Clock Skew > Data Delay ; sram_control:inst2|data_in_temp[14] ; LCD_controller:inst|data_bus_value[1] ; Clock_50Mhz ; Clock_50Mhz ; None                       ; None                       ; 3.300 ns                 ;
; Not operational: Clock Skew > Data Delay ; sram_control:inst2|data_in_temp[2]  ; LCD_controller:inst|data_bus_value[3] ; Clock_50Mhz ; Clock_50Mhz ; None                       ; None                       ; 3.328 ns                 ;
; Not operational: Clock Skew > Data Delay ; sram_control:inst2|data_in_temp[14] ; LCD_controller:inst|data_bus_value[5] ; Clock_50Mhz ; Clock_50Mhz ; None                       ; None                       ; 3.343 ns                 ;
; Not operational: Clock Skew > Data Delay ; sram_control:inst2|data_in_temp[14] ; LCD_controller:inst|data_bus_value[4] ; Clock_50Mhz ; Clock_50Mhz ; None                       ; None                       ; 3.347 ns                 ;
; Not operational: Clock Skew > Data Delay ; sram_control:inst2|data_in_temp[0]  ; LCD_controller:inst|data_bus_value[0] ; Clock_50Mhz ; Clock_50Mhz ; None                       ; None                       ; 3.350 ns                 ;
; Not operational: Clock Skew > Data Delay ; sram_control:inst2|data_in_temp[10] ; LCD_controller:inst|data_bus_value[0] ; Clock_50Mhz ; Clock_50Mhz ; None                       ; None                       ; 3.394 ns                 ;
+------------------------------------------+-------------------------------------+---------------------------------------+-------------+-------------+----------------------------+----------------------------+--------------------------+


+------------------------------------------------------------------------------------------------------------+
; tsu                                                                                                        ;
+-------+--------------+------------+--------------+-------------------------------------------+-------------+
; Slack ; Required tsu ; Actual tsu ; From         ; To                                        ; To Clock    ;
+-------+--------------+------------+--------------+-------------------------------------------+-------------+
; N/A   ; None         ; 5.719 ns   ; Reset        ; LCD_controller:inst|clock_count_400Hz[2]  ; Clock_50Mhz ;
; N/A   ; None         ; 5.719 ns   ; Reset        ; LCD_controller:inst|clock_count_400Hz[3]  ; Clock_50Mhz ;
; N/A   ; None         ; 5.719 ns   ; Reset        ; LCD_controller:inst|clock_count_400Hz[4]  ; Clock_50Mhz ;
; N/A   ; None         ; 5.719 ns   ; Reset        ; LCD_controller:inst|clock_count_400Hz[5]  ; Clock_50Mhz ;
; N/A   ; None         ; 5.719 ns   ; Reset        ; LCD_controller:inst|clock_count_400Hz[6]  ; Clock_50Mhz ;
; N/A   ; None         ; 5.719 ns   ; Reset        ; LCD_controller:inst|clock_count_400Hz[9]  ; Clock_50Mhz ;
; N/A   ; None         ; 5.719 ns   ; Reset        ; LCD_controller:inst|clock_count_400Hz[8]  ; Clock_50Mhz ;
; N/A   ; None         ; 5.719 ns   ; Reset        ; LCD_controller:inst|clock_count_400Hz[7]  ; Clock_50Mhz ;
; N/A   ; None         ; 5.719 ns   ; Reset        ; LCD_controller:inst|clock_count_400Hz[1]  ; Clock_50Mhz ;
; N/A   ; None         ; 5.719 ns   ; Reset        ; LCD_controller:inst|clock_count_400Hz[0]  ; Clock_50Mhz ;
; N/A   ; None         ; 5.266 ns   ; Reset        ; LCD_controller:inst|clock_count_400Hz[10] ; Clock_50Mhz ;
; N/A   ; None         ; 5.266 ns   ; Reset        ; LCD_controller:inst|clock_count_400Hz[11] ; Clock_50Mhz ;
; N/A   ; None         ; 5.266 ns   ; Reset        ; LCD_controller:inst|clock_count_400Hz[18] ; Clock_50Mhz ;
; N/A   ; None         ; 5.266 ns   ; Reset        ; LCD_controller:inst|clock_count_400Hz[19] ; Clock_50Mhz ;
; N/A   ; None         ; 5.266 ns   ; Reset        ; LCD_controller:inst|clock_count_400Hz[17] ; Clock_50Mhz ;
; N/A   ; None         ; 5.266 ns   ; Reset        ; LCD_controller:inst|clock_count_400Hz[16] ; Clock_50Mhz ;
; N/A   ; None         ; 5.266 ns   ; Reset        ; LCD_controller:inst|clock_count_400Hz[15] ; Clock_50Mhz ;
; N/A   ; None         ; 5.266 ns   ; Reset        ; LCD_controller:inst|clock_count_400Hz[14] ; Clock_50Mhz ;
; N/A   ; None         ; 5.266 ns   ; Reset        ; LCD_controller:inst|clock_count_400Hz[12] ; Clock_50Mhz ;
; N/A   ; None         ; 5.266 ns   ; Reset        ; LCD_controller:inst|clock_count_400Hz[13] ; Clock_50Mhz ;
; N/A   ; None         ; 5.040 ns   ; Reset        ; pattern_gen:inst1|clock_count_500Khz[7]   ; Clock_50Mhz ;
; N/A   ; None         ; 5.040 ns   ; Reset        ; pattern_gen:inst1|clock_count_500Khz[6]   ; Clock_50Mhz ;
; N/A   ; None         ; 5.040 ns   ; Reset        ; pattern_gen:inst1|clock_count_500Khz[5]   ; Clock_50Mhz ;
; N/A   ; None         ; 5.040 ns   ; Reset        ; pattern_gen:inst1|clock_count_500Khz[1]   ; Clock_50Mhz ;
; N/A   ; None         ; 5.040 ns   ; Reset        ; pattern_gen:inst1|clock_count_500Khz[4]   ; Clock_50Mhz ;
; N/A   ; None         ; 5.040 ns   ; Reset        ; pattern_gen:inst1|clock_count_500Khz[3]   ; Clock_50Mhz ;
; N/A   ; None         ; 5.040 ns   ; Reset        ; pattern_gen:inst1|clock_count_500Khz[2]   ; Clock_50Mhz ;
; N/A   ; None         ; 5.040 ns   ; Reset        ; pattern_gen:inst1|clock_count_500Khz[0]   ; Clock_50Mhz ;
; N/A   ; None         ; 4.603 ns   ; SRAM_DQ[3]   ; sram_control:inst2|data_in_temp[3]        ; Clock_50Mhz ;
; N/A   ; None         ; 4.505 ns   ; Reset        ; pattern_gen:inst1|clock_500Khz            ; Clock_50Mhz ;
; N/A   ; None         ; 4.505 ns   ; Reset        ; LCD_controller:inst|clock_400Hz           ; Clock_50Mhz ;
; N/A   ; None         ; 4.474 ns   ; Reset        ; sram_control:inst2|WE                     ; Clock_50Mhz ;
; N/A   ; None         ; 4.474 ns   ; Reset        ; sram_control:inst2|OE                     ; Clock_50Mhz ;
; N/A   ; None         ; 4.474 ns   ; Reset        ; sram_control:inst2|CS                     ; Clock_50Mhz ;
; N/A   ; None         ; 4.460 ns   ; Switches[14] ; LCD_controller:inst|data_bus_value[2]     ; Clock_50Mhz ;
; N/A   ; None         ; 4.336 ns   ; SRAM_DQ[2]   ; sram_control:inst2|data_in_temp[2]        ; Clock_50Mhz ;
; N/A   ; None         ; 4.332 ns   ; Switches[13] ; LCD_controller:inst|data_bus_value[2]     ; Clock_50Mhz ;
; N/A   ; None         ; 4.322 ns   ; Reset        ; sram_control:inst2|state.idle             ; Clock_50Mhz ;
; N/A   ; None         ; 4.319 ns   ; Reset        ; sram_control:inst2|state.read1            ; Clock_50Mhz ;
; N/A   ; None         ; 4.317 ns   ; Reset        ; sram_control:inst2|state.write2           ; Clock_50Mhz ;
; N/A   ; None         ; 4.316 ns   ; Reset        ; sram_control:inst2|state.read3            ; Clock_50Mhz ;
; N/A   ; None         ; 4.314 ns   ; Reset        ; sram_control:inst2|state.write4           ; Clock_50Mhz ;
; N/A   ; None         ; 4.313 ns   ; Reset        ; sram_control:inst2|state.read5            ; Clock_50Mhz ;
; N/A   ; None         ; 4.310 ns   ; Reset        ; sram_control:inst2|state.write3           ; Clock_50Mhz ;
; N/A   ; None         ; 4.306 ns   ; Reset        ; sram_control:inst2|state.write1           ; Clock_50Mhz ;
; N/A   ; None         ; 4.302 ns   ; Reset        ; sram_control:inst2|state.read4            ; Clock_50Mhz ;
; N/A   ; None         ; 4.300 ns   ; Reset        ; sram_control:inst2|state.read2            ; Clock_50Mhz ;
; N/A   ; None         ; 4.259 ns   ; SRAM_DQ[0]   ; sram_control:inst2|data_in_temp[0]        ; Clock_50Mhz ;
; N/A   ; None         ; 4.246 ns   ; SRAM_DQ[1]   ; sram_control:inst2|data_in_temp[1]        ; Clock_50Mhz ;
; N/A   ; None         ; 4.086 ns   ; SRAM_DQ[8]   ; sram_control:inst2|data_in_temp[8]        ; Clock_50Mhz ;
; N/A   ; None         ; 4.067 ns   ; SRAM_DQ[9]   ; sram_control:inst2|data_in_temp[9]        ; Clock_50Mhz ;
; N/A   ; None         ; 4.057 ns   ; Switches[15] ; LCD_controller:inst|data_bus_value[2]     ; Clock_50Mhz ;
; N/A   ; None         ; 4.017 ns   ; Switches[14] ; LCD_controller:inst|data_bus_value[1]     ; Clock_50Mhz ;
; N/A   ; None         ; 3.975 ns   ; SRAM_DQ[5]   ; sram_control:inst2|data_in_temp[5]        ; Clock_50Mhz ;
; N/A   ; None         ; 3.974 ns   ; SRAM_DQ[6]   ; sram_control:inst2|data_in_temp[6]        ; Clock_50Mhz ;
; N/A   ; None         ; 3.948 ns   ; SRAM_DQ[4]   ; sram_control:inst2|data_in_temp[4]        ; Clock_50Mhz ;
; N/A   ; None         ; 3.786 ns   ; SRAM_DQ[12]  ; sram_control:inst2|data_in_temp[12]       ; Clock_50Mhz ;
; N/A   ; None         ; 3.778 ns   ; Switches[13] ; LCD_controller:inst|data_bus_value[1]     ; Clock_50Mhz ;
; N/A   ; None         ; 3.756 ns   ; SRAM_DQ[11]  ; sram_control:inst2|data_in_temp[11]       ; Clock_50Mhz ;
; N/A   ; None         ; 3.747 ns   ; SRAM_DQ[13]  ; sram_control:inst2|data_in_temp[13]       ; Clock_50Mhz ;
; N/A   ; None         ; 3.739 ns   ; SRAM_DQ[10]  ; sram_control:inst2|data_in_temp[10]       ; Clock_50Mhz ;
; N/A   ; None         ; 3.738 ns   ; SRAM_DQ[14]  ; sram_control:inst2|data_in_temp[14]       ; Clock_50Mhz ;
; N/A   ; None         ; 3.737 ns   ; SRAM_DQ[15]  ; sram_control:inst2|data_in_temp[15]       ; Clock_50Mhz ;
; N/A   ; None         ; 3.727 ns   ; SRAM_DQ[7]   ; sram_control:inst2|data_in_temp[7]        ; Clock_50Mhz ;
; N/A   ; None         ; 3.614 ns   ; Switches[15] ; LCD_controller:inst|data_bus_value[1]     ; Clock_50Mhz ;
; N/A   ; None         ; 3.507 ns   ; Switches[14] ; LCD_controller:inst|data_bus_value[4]     ; Clock_50Mhz ;
; N/A   ; None         ; 3.503 ns   ; Switches[14] ; LCD_controller:inst|data_bus_value[5]     ; Clock_50Mhz ;
; N/A   ; None         ; 3.480 ns   ; Switches[14] ; LCD_controller:inst|data_bus_value[3]     ; Clock_50Mhz ;
; N/A   ; None         ; 3.472 ns   ; Switches[14] ; LCD_controller:inst|data_bus_value[0]     ; Clock_50Mhz ;
; N/A   ; None         ; 3.264 ns   ; Switches[13] ; LCD_controller:inst|data_bus_value[3]     ; Clock_50Mhz ;
; N/A   ; None         ; 3.256 ns   ; Switches[13] ; LCD_controller:inst|data_bus_value[0]     ; Clock_50Mhz ;
; N/A   ; None         ; 3.222 ns   ; Switches[15] ; LCD_controller:inst|data_bus_value[4]     ; Clock_50Mhz ;
; N/A   ; None         ; 3.218 ns   ; Switches[15] ; LCD_controller:inst|data_bus_value[5]     ; Clock_50Mhz ;
; N/A   ; None         ; 3.124 ns   ; Switches[17] ; LCD_controller:inst|data_bus_value[1]     ; Clock_50Mhz ;
; N/A   ; None         ; 3.002 ns   ; Switches[13] ; LCD_controller:inst|data_bus_value[4]     ; Clock_50Mhz ;
; N/A   ; None         ; 2.998 ns   ; Switches[13] ; LCD_controller:inst|data_bus_value[5]     ; Clock_50Mhz ;
; N/A   ; None         ; 2.784 ns   ; Switches[16] ; LCD_controller:inst|data_bus_value[0]     ; Clock_50Mhz ;
; N/A   ; None         ; 2.773 ns   ; Switches[14] ; LCD_controller:inst|data_bus_value[6]     ; Clock_50Mhz ;
; N/A   ; None         ; 2.488 ns   ; Switches[15] ; LCD_controller:inst|data_bus_value[6]     ; Clock_50Mhz ;
; N/A   ; None         ; 2.428 ns   ; Switches[15] ; LCD_controller:inst|data_bus_value[0]     ; Clock_50Mhz ;
; N/A   ; None         ; 2.413 ns   ; Switches[15] ; LCD_controller:inst|data_bus_value[3]     ; Clock_50Mhz ;
; N/A   ; None         ; 2.385 ns   ; Reset        ; pattern_gen:inst1|pattern_inc[0]          ; Clock_50Mhz ;
; N/A   ; None         ; 2.385 ns   ; Reset        ; pattern_gen:inst1|pattern_inc[2]          ; Clock_50Mhz ;
; N/A   ; None         ; 2.385 ns   ; Reset        ; pattern_gen:inst1|pattern_inc[4]          ; Clock_50Mhz ;
; N/A   ; None         ; 2.385 ns   ; Reset        ; pattern_gen:inst1|pattern_inc[6]          ; Clock_50Mhz ;
; N/A   ; None         ; 2.385 ns   ; Reset        ; pattern_gen:inst1|pattern_inc[8]          ; Clock_50Mhz ;
; N/A   ; None         ; 2.385 ns   ; Reset        ; pattern_gen:inst1|pattern_inc[10]         ; Clock_50Mhz ;
; N/A   ; None         ; 2.385 ns   ; Reset        ; pattern_gen:inst1|pattern_inc[12]         ; Clock_50Mhz ;
; N/A   ; None         ; 2.385 ns   ; Reset        ; pattern_gen:inst1|pattern_inc[14]         ; Clock_50Mhz ;
; N/A   ; None         ; 2.268 ns   ; Switches[13] ; LCD_controller:inst|data_bus_value[6]     ; Clock_50Mhz ;
; N/A   ; None         ; 2.163 ns   ; Reset        ; pattern_gen:inst1|pattern_inc[1]          ; Clock_50Mhz ;
; N/A   ; None         ; 2.163 ns   ; Reset        ; pattern_gen:inst1|pattern_inc[3]          ; Clock_50Mhz ;
; N/A   ; None         ; 2.163 ns   ; Reset        ; pattern_gen:inst1|pattern_inc[5]          ; Clock_50Mhz ;
; N/A   ; None         ; 2.163 ns   ; Reset        ; pattern_gen:inst1|pattern_inc[7]          ; Clock_50Mhz ;
; N/A   ; None         ; 2.138 ns   ; Start        ; pattern_gen:inst1|state.start_inc_gen     ; Clock_50Mhz ;
; N/A   ; None         ; 1.862 ns   ; Reset        ; pattern_gen:inst1|pattern_inc[9]          ; Clock_50Mhz ;
; N/A   ; None         ; 1.862 ns   ; Reset        ; pattern_gen:inst1|pattern_inc[11]         ; Clock_50Mhz ;
; N/A   ; None         ; 1.862 ns   ; Reset        ; pattern_gen:inst1|pattern_inc[13]         ; Clock_50Mhz ;
; N/A   ; None         ; 1.862 ns   ; Reset        ; pattern_gen:inst1|pattern_inc[15]         ; Clock_50Mhz ;
; N/A   ; None         ; 1.750 ns   ; Start        ; pattern_gen:inst1|state.start_gen         ; Clock_50Mhz ;
; N/A   ; None         ; 1.532 ns   ; Start_Inc    ; pattern_gen:inst1|state.idle              ; Clock_50Mhz ;
; N/A   ; None         ; 1.530 ns   ; Start_Inc    ; pattern_gen:inst1|state.start_inc_gen     ; Clock_50Mhz ;
; N/A   ; None         ; 1.473 ns   ; Start        ; pattern_gen:inst1|state.idle              ; Clock_50Mhz ;
; N/A   ; None         ; 1.135 ns   ; Switches[9]  ; LCD_controller:inst|data_bus_value[2]     ; Clock_50Mhz ;
; N/A   ; None         ; 1.110 ns   ; Reset        ; pattern_gen:inst1|write_data              ; Clock_50Mhz ;
; N/A   ; None         ; 1.062 ns   ; Reset        ; pattern_gen:inst1|pattern[15]             ; Clock_50Mhz ;
; N/A   ; None         ; 1.062 ns   ; Reset        ; pattern_gen:inst1|pattern[14]             ; Clock_50Mhz ;
; N/A   ; None         ; 1.020 ns   ; Switches[1]  ; LCD_controller:inst|data_bus_value[2]     ; Clock_50Mhz ;
; N/A   ; None         ; 1.000 ns   ; Switches[0]  ; LCD_controller:inst|data_bus_value[2]     ; Clock_50Mhz ;
; N/A   ; None         ; 0.866 ns   ; Switches[2]  ; LCD_controller:inst|data_bus_value[2]     ; Clock_50Mhz ;
; N/A   ; None         ; 0.862 ns   ; Switches[1]  ; LCD_controller:inst|data_bus_value[1]     ; Clock_50Mhz ;
; N/A   ; None         ; 0.816 ns   ; Switches[5]  ; LCD_controller:inst|data_bus_value[2]     ; Clock_50Mhz ;
; N/A   ; None         ; 0.753 ns   ; Switches[0]  ; LCD_controller:inst|data_bus_value[1]     ; Clock_50Mhz ;
; N/A   ; None         ; 0.709 ns   ; Switches[9]  ; LCD_controller:inst|data_bus_value[4]     ; Clock_50Mhz ;
; N/A   ; None         ; 0.705 ns   ; Switches[9]  ; LCD_controller:inst|data_bus_value[5]     ; Clock_50Mhz ;
; N/A   ; None         ; 0.657 ns   ; Switches[9]  ; LCD_controller:inst|data_bus_value[1]     ; Clock_50Mhz ;
; N/A   ; None         ; 0.599 ns   ; Switches[6]  ; LCD_controller:inst|data_bus_value[2]     ; Clock_50Mhz ;
; N/A   ; None         ; 0.590 ns   ; Switches[3]  ; LCD_controller:inst|data_bus_value[2]     ; Clock_50Mhz ;
; N/A   ; None         ; 0.522 ns   ; Switches[8]  ; LCD_controller:inst|data_bus_value[2]     ; Clock_50Mhz ;
; N/A   ; None         ; 0.462 ns   ; Switches[2]  ; LCD_controller:inst|data_bus_value[1]     ; Clock_50Mhz ;
; N/A   ; None         ; 0.400 ns   ; Switches[10] ; LCD_controller:inst|data_bus_value[2]     ; Clock_50Mhz ;
; N/A   ; None         ; 0.349 ns   ; Switches[12] ; LCD_controller:inst|data_bus_value[2]     ; Clock_50Mhz ;
; N/A   ; None         ; 0.348 ns   ; Switches[7]  ; LCD_controller:inst|data_bus_value[2]     ; Clock_50Mhz ;
; N/A   ; None         ; 0.343 ns   ; Switches[3]  ; LCD_controller:inst|data_bus_value[1]     ; Clock_50Mhz ;
; N/A   ; None         ; 0.333 ns   ; Switches[1]  ; LCD_controller:inst|data_bus_value[4]     ; Clock_50Mhz ;
; N/A   ; None         ; 0.329 ns   ; Switches[1]  ; LCD_controller:inst|data_bus_value[5]     ; Clock_50Mhz ;
; N/A   ; None         ; 0.297 ns   ; Switches[4]  ; LCD_controller:inst|data_bus_value[2]     ; Clock_50Mhz ;
; N/A   ; None         ; 0.205 ns   ; Switches[12] ; LCD_controller:inst|data_bus_value[1]     ; Clock_50Mhz ;
; N/A   ; None         ; 0.127 ns   ; Switches[9]  ; LCD_controller:inst|data_bus_value[0]     ; Clock_50Mhz ;
; N/A   ; None         ; 0.117 ns   ; Switches[8]  ; LCD_controller:inst|data_bus_value[1]     ; Clock_50Mhz ;
; N/A   ; None         ; 0.104 ns   ; Switches[5]  ; LCD_controller:inst|data_bus_value[1]     ; Clock_50Mhz ;
; N/A   ; None         ; 0.060 ns   ; Switches[5]  ; LCD_controller:inst|data_bus_value[4]     ; Clock_50Mhz ;
; N/A   ; None         ; 0.056 ns   ; Switches[5]  ; LCD_controller:inst|data_bus_value[5]     ; Clock_50Mhz ;
; N/A   ; None         ; 0.046 ns   ; Switches[1]  ; LCD_controller:inst|data_bus_value[6]     ; Clock_50Mhz ;
; N/A   ; None         ; 0.009 ns   ; Switches[10] ; LCD_controller:inst|data_bus_value[4]     ; Clock_50Mhz ;
; N/A   ; None         ; 0.005 ns   ; Switches[10] ; LCD_controller:inst|data_bus_value[5]     ; Clock_50Mhz ;
; N/A   ; None         ; -0.008 ns  ; Switches[8]  ; LCD_controller:inst|data_bus_value[0]     ; Clock_50Mhz ;
; N/A   ; None         ; -0.015 ns  ; Switches[7]  ; LCD_controller:inst|data_bus_value[3]     ; Clock_50Mhz ;
; N/A   ; None         ; -0.018 ns  ; Switches[11] ; LCD_controller:inst|data_bus_value[2]     ; Clock_50Mhz ;
; N/A   ; None         ; -0.024 ns  ; Switches[9]  ; LCD_controller:inst|data_bus_value[6]     ; Clock_50Mhz ;
; N/A   ; None         ; -0.039 ns  ; Switches[10] ; LCD_controller:inst|data_bus_value[1]     ; Clock_50Mhz ;
; N/A   ; None         ; -0.113 ns  ; Switches[6]  ; LCD_controller:inst|data_bus_value[1]     ; Clock_50Mhz ;
; N/A   ; None         ; -0.118 ns  ; Switches[9]  ; LCD_controller:inst|data_bus_value[3]     ; Clock_50Mhz ;
; N/A   ; None         ; -0.140 ns  ; Switches[6]  ; LCD_controller:inst|data_bus_value[4]     ; Clock_50Mhz ;
; N/A   ; None         ; -0.144 ns  ; Switches[6]  ; LCD_controller:inst|data_bus_value[5]     ; Clock_50Mhz ;
; N/A   ; None         ; -0.152 ns  ; Switches[2]  ; LCD_controller:inst|data_bus_value[4]     ; Clock_50Mhz ;
; N/A   ; None         ; -0.155 ns  ; Switches[7]  ; LCD_controller:inst|data_bus_value[0]     ; Clock_50Mhz ;
; N/A   ; None         ; -0.156 ns  ; Switches[2]  ; LCD_controller:inst|data_bus_value[5]     ; Clock_50Mhz ;
; N/A   ; None         ; -0.159 ns  ; Switches[5]  ; LCD_controller:inst|data_bus_value[0]     ; Clock_50Mhz ;
; N/A   ; None         ; -0.228 ns  ; Switches[5]  ; LCD_controller:inst|data_bus_value[6]     ; Clock_50Mhz ;
; N/A   ; None         ; -0.238 ns  ; Switches[5]  ; LCD_controller:inst|data_bus_value[3]     ; Clock_50Mhz ;
; N/A   ; None         ; -0.269 ns  ; Switches[10] ; LCD_controller:inst|data_bus_value[0]     ; Clock_50Mhz ;
; N/A   ; None         ; -0.312 ns  ; Switches[2]  ; LCD_controller:inst|data_bus_value[3]     ; Clock_50Mhz ;
; N/A   ; None         ; -0.368 ns  ; Switches[7]  ; LCD_controller:inst|data_bus_value[1]     ; Clock_50Mhz ;
; N/A   ; None         ; -0.379 ns  ; Switches[11] ; LCD_controller:inst|data_bus_value[1]     ; Clock_50Mhz ;
; N/A   ; None         ; -0.387 ns  ; Switches[7]  ; LCD_controller:inst|data_bus_value[4]     ; Clock_50Mhz ;
; N/A   ; None         ; -0.391 ns  ; Switches[7]  ; LCD_controller:inst|data_bus_value[5]     ; Clock_50Mhz ;
; N/A   ; None         ; -0.415 ns  ; Switches[4]  ; LCD_controller:inst|data_bus_value[1]     ; Clock_50Mhz ;
; N/A   ; None         ; -0.423 ns  ; Switches[3]  ; LCD_controller:inst|data_bus_value[4]     ; Clock_50Mhz ;
; N/A   ; None         ; -0.427 ns  ; Switches[3]  ; LCD_controller:inst|data_bus_value[5]     ; Clock_50Mhz ;
; N/A   ; None         ; -0.428 ns  ; Switches[6]  ; LCD_controller:inst|data_bus_value[6]     ; Clock_50Mhz ;
; N/A   ; None         ; -0.439 ns  ; Switches[2]  ; LCD_controller:inst|data_bus_value[6]     ; Clock_50Mhz ;
; N/A   ; None         ; -0.459 ns  ; Switches[11] ; LCD_controller:inst|data_bus_value[4]     ; Clock_50Mhz ;
; N/A   ; None         ; -0.463 ns  ; Switches[11] ; LCD_controller:inst|data_bus_value[5]     ; Clock_50Mhz ;
; N/A   ; None         ; -0.464 ns  ; Switches[1]  ; LCD_controller:inst|data_bus_value[3]     ; Clock_50Mhz ;
; N/A   ; None         ; -0.518 ns  ; Switches[4]  ; LCD_controller:inst|data_bus_value[0]     ; Clock_50Mhz ;
; N/A   ; None         ; -0.545 ns  ; Switches[10] ; LCD_controller:inst|data_bus_value[3]     ; Clock_50Mhz ;
; N/A   ; None         ; -0.551 ns  ; Switches[3]  ; LCD_controller:inst|data_bus_value[3]     ; Clock_50Mhz ;
; N/A   ; None         ; -0.629 ns  ; Switches[12] ; LCD_controller:inst|data_bus_value[0]     ; Clock_50Mhz ;
; N/A   ; None         ; -0.661 ns  ; Switches[11] ; LCD_controller:inst|data_bus_value[0]     ; Clock_50Mhz ;
; N/A   ; None         ; -0.675 ns  ; Switches[7]  ; LCD_controller:inst|data_bus_value[6]     ; Clock_50Mhz ;
; N/A   ; None         ; -0.710 ns  ; Switches[3]  ; LCD_controller:inst|data_bus_value[6]     ; Clock_50Mhz ;
; N/A   ; None         ; -0.724 ns  ; Switches[10] ; LCD_controller:inst|data_bus_value[6]     ; Clock_50Mhz ;
; N/A   ; None         ; -0.849 ns  ; Switches[6]  ; LCD_controller:inst|data_bus_value[0]     ; Clock_50Mhz ;
; N/A   ; None         ; -0.877 ns  ; Switches[2]  ; LCD_controller:inst|data_bus_value[0]     ; Clock_50Mhz ;
; N/A   ; None         ; -0.886 ns  ; Switches[6]  ; LCD_controller:inst|data_bus_value[3]     ; Clock_50Mhz ;
; N/A   ; None         ; -1.031 ns  ; Switches[1]  ; LCD_controller:inst|data_bus_value[0]     ; Clock_50Mhz ;
; N/A   ; None         ; -1.062 ns  ; Switches[0]  ; LCD_controller:inst|data_bus_value[0]     ; Clock_50Mhz ;
; N/A   ; None         ; -1.121 ns  ; Switches[3]  ; LCD_controller:inst|data_bus_value[0]     ; Clock_50Mhz ;
; N/A   ; None         ; -1.192 ns  ; Switches[11] ; LCD_controller:inst|data_bus_value[6]     ; Clock_50Mhz ;
; N/A   ; None         ; -1.480 ns  ; Switches[11] ; LCD_controller:inst|data_bus_value[3]     ; Clock_50Mhz ;
+-------+--------------+------------+--------------+-------------------------------------------+-------------+


+------------------------------------------------------------------------------------------------------------+
; tco                                                                                                        ;
+-------+--------------+------------+---------------------------------------+------------------+-------------+
; Slack ; Required tco ; Actual tco ; From                                  ; To               ; From Clock  ;
+-------+--------------+------------+---------------------------------------+------------------+-------------+
; N/A   ; None         ; 12.972 ns  ; pattern_gen:inst1|address_temp[9]     ; SRAM_ADDRESS[9]  ; Clock_50Mhz ;
; N/A   ; None         ; 12.897 ns  ; pattern_gen:inst1|write_data          ; SRAM_ADDRESS[17] ; Clock_50Mhz ;
; N/A   ; None         ; 12.800 ns  ; pattern_gen:inst1|address_temp[1]     ; SRAM_ADDRESS[1]  ; Clock_50Mhz ;
; N/A   ; None         ; 12.777 ns  ; pattern_gen:inst1|address_temp[10]    ; SRAM_ADDRESS[10] ; Clock_50Mhz ;
; N/A   ; None         ; 12.745 ns  ; pattern_gen:inst1|address_temp[17]    ; SRAM_ADDRESS[17] ; Clock_50Mhz ;
; N/A   ; None         ; 12.700 ns  ; pattern_gen:inst1|write_data          ; SRAM_ADDRESS[9]  ; Clock_50Mhz ;
; N/A   ; None         ; 12.697 ns  ; pattern_gen:inst1|address_temp[2]     ; SRAM_ADDRESS[2]  ; Clock_50Mhz ;
; N/A   ; None         ; 12.691 ns  ; pattern_gen:inst1|write_data          ; SRAM_ADDRESS[5]  ; Clock_50Mhz ;
; N/A   ; None         ; 12.640 ns  ; pattern_gen:inst1|write_data          ; SRAM_ADDRESS[6]  ; Clock_50Mhz ;
; N/A   ; None         ; 12.631 ns  ; pattern_gen:inst1|write_data          ; SRAM_ADDRESS[0]  ; Clock_50Mhz ;
; N/A   ; None         ; 12.617 ns  ; pattern_gen:inst1|write_data          ; SRAM_ADDRESS[2]  ; Clock_50Mhz ;
; N/A   ; None         ; 12.597 ns  ; pattern_gen:inst1|write_data          ; SRAM_ADDRESS[13] ; Clock_50Mhz ;
; N/A   ; None         ; 12.481 ns  ; pattern_gen:inst1|write_data          ; SRAM_ADDRESS[16] ; Clock_50Mhz ;
; N/A   ; None         ; 12.459 ns  ; pattern_gen:inst1|address_temp[0]     ; SRAM_ADDRESS[0]  ; Clock_50Mhz ;
; N/A   ; None         ; 12.351 ns  ; pattern_gen:inst1|address_temp[8]     ; SRAM_ADDRESS[8]  ; Clock_50Mhz ;
; N/A   ; None         ; 12.345 ns  ; pattern_gen:inst1|write_data          ; SRAM_ADDRESS[15] ; Clock_50Mhz ;
; N/A   ; None         ; 12.328 ns  ; LCD_controller:inst|data_bus_value[0] ; LCD_DATA[0]      ; Clock_50Mhz ;
; N/A   ; None         ; 12.323 ns  ; pattern_gen:inst1|write_data          ; SRAM_ADDRESS[3]  ; Clock_50Mhz ;
; N/A   ; None         ; 12.318 ns  ; pattern_gen:inst1|address_temp[7]     ; SRAM_ADDRESS[7]  ; Clock_50Mhz ;
; N/A   ; None         ; 12.316 ns  ; pattern_gen:inst1|write_data          ; SRAM_ADDRESS[11] ; Clock_50Mhz ;
; N/A   ; None         ; 12.296 ns  ; pattern_gen:inst1|write_data          ; SRAM_ADDRESS[12] ; Clock_50Mhz ;
; N/A   ; None         ; 12.288 ns  ; pattern_gen:inst1|address_temp[4]     ; SRAM_ADDRESS[4]  ; Clock_50Mhz ;
; N/A   ; None         ; 12.259 ns  ; pattern_gen:inst1|address_temp[11]    ; SRAM_ADDRESS[11] ; Clock_50Mhz ;
; N/A   ; None         ; 12.254 ns  ; pattern_gen:inst1|write_data          ; SRAM_ADDRESS[10] ; Clock_50Mhz ;
; N/A   ; None         ; 12.245 ns  ; pattern_gen:inst1|write_data          ; SRAM_ADDRESS[8]  ; Clock_50Mhz ;
; N/A   ; None         ; 12.234 ns  ; pattern_gen:inst1|write_data          ; SRAM_ADDRESS[1]  ; Clock_50Mhz ;
; N/A   ; None         ; 12.200 ns  ; pattern_gen:inst1|write_data          ; SRAM_ADDRESS[4]  ; Clock_50Mhz ;
; N/A   ; None         ; 12.191 ns  ; pattern_gen:inst1|address_temp[16]    ; SRAM_ADDRESS[16] ; Clock_50Mhz ;
; N/A   ; None         ; 12.184 ns  ; pattern_gen:inst1|address_temp[13]    ; SRAM_ADDRESS[13] ; Clock_50Mhz ;
; N/A   ; None         ; 12.165 ns  ; pattern_gen:inst1|address_temp[3]     ; SRAM_ADDRESS[3]  ; Clock_50Mhz ;
; N/A   ; None         ; 12.099 ns  ; LCD_controller:inst|data_bus_value[6] ; LCD_DATA[6]      ; Clock_50Mhz ;
; N/A   ; None         ; 12.098 ns  ; LCD_controller:inst|data_bus_value[1] ; LCD_DATA[1]      ; Clock_50Mhz ;
; N/A   ; None         ; 12.094 ns  ; pattern_gen:inst1|address_temp[5]     ; SRAM_ADDRESS[5]  ; Clock_50Mhz ;
; N/A   ; None         ; 12.063 ns  ; pattern_gen:inst1|write_data          ; SRAM_ADDRESS[14] ; Clock_50Mhz ;
; N/A   ; None         ; 12.041 ns  ; LCD_controller:inst|data_bus_value[2] ; LCD_DATA[2]      ; Clock_50Mhz ;
; N/A   ; None         ; 12.030 ns  ; pattern_gen:inst1|address_temp[6]     ; SRAM_ADDRESS[6]  ; Clock_50Mhz ;
; N/A   ; None         ; 12.015 ns  ; pattern_gen:inst1|write_data          ; SRAM_ADDRESS[7]  ; Clock_50Mhz ;
; N/A   ; None         ; 11.981 ns  ; pattern_gen:inst1|address_temp[15]    ; SRAM_ADDRESS[15] ; Clock_50Mhz ;
; N/A   ; None         ; 11.942 ns  ; LCD_controller:inst|data_bus_value[4] ; LCD_DATA[4]      ; Clock_50Mhz ;
; N/A   ; None         ; 11.938 ns  ; pattern_gen:inst1|address_temp[12]    ; SRAM_ADDRESS[12] ; Clock_50Mhz ;
; N/A   ; None         ; 11.929 ns  ; pattern_gen:inst1|address_temp[14]    ; SRAM_ADDRESS[14] ; Clock_50Mhz ;
; N/A   ; None         ; 11.882 ns  ; LCD_controller:inst|data_bus_value[7] ; LCD_DATA[7]      ; Clock_50Mhz ;
; N/A   ; None         ; 11.820 ns  ; LCD_controller:inst|data_bus_value[5] ; LCD_DATA[5]      ; Clock_50Mhz ;
; N/A   ; None         ; 11.799 ns  ; LCD_controller:inst|LCD_RS            ; LCD_RS           ; Clock_50Mhz ;
; N/A   ; None         ; 11.581 ns  ; LCD_controller:inst|data_bus_value[3] ; LCD_DATA[3]      ; Clock_50Mhz ;
; N/A   ; None         ; 11.398 ns  ; pattern_gen:inst1|write_data          ; SRAM_DQ[1]       ; Clock_50Mhz ;
; N/A   ; None         ; 11.398 ns  ; pattern_gen:inst1|write_data          ; SRAM_DQ[2]       ; Clock_50Mhz ;
; N/A   ; None         ; 11.380 ns  ; pattern_gen:inst1|write_data          ; SRAM_DQ[0]       ; Clock_50Mhz ;
; N/A   ; None         ; 11.378 ns  ; pattern_gen:inst1|write_data          ; SRAM_DQ[3]       ; Clock_50Mhz ;
; N/A   ; None         ; 11.140 ns  ; pattern_gen:inst1|write_data          ; SRAM_DQ[7]       ; Clock_50Mhz ;
; N/A   ; None         ; 11.128 ns  ; LCD_controller:inst|LCD_EN            ; LCD_EN           ; Clock_50Mhz ;
; N/A   ; None         ; 11.117 ns  ; pattern_gen:inst1|write_data          ; SRAM_DQ[8]       ; Clock_50Mhz ;
; N/A   ; None         ; 11.117 ns  ; pattern_gen:inst1|write_data          ; SRAM_DQ[10]      ; Clock_50Mhz ;
; N/A   ; None         ; 11.117 ns  ; pattern_gen:inst1|write_data          ; SRAM_DQ[11]      ; Clock_50Mhz ;
; N/A   ; None         ; 11.117 ns  ; pattern_gen:inst1|write_data          ; SRAM_DQ[9]       ; Clock_50Mhz ;
; N/A   ; None         ; 11.089 ns  ; pattern_gen:inst1|write_data          ; SRAM_DQ[4]       ; Clock_50Mhz ;
; N/A   ; None         ; 11.089 ns  ; pattern_gen:inst1|write_data          ; SRAM_DQ[5]       ; Clock_50Mhz ;
; N/A   ; None         ; 11.089 ns  ; pattern_gen:inst1|write_data          ; SRAM_DQ[6]       ; Clock_50Mhz ;
; N/A   ; None         ; 11.080 ns  ; pattern_gen:inst1|write_data          ; SRAM_DQ[15]      ; Clock_50Mhz ;
; N/A   ; None         ; 11.077 ns  ; pattern_gen:inst1|write_data          ; SRAM_DQ[14]      ; Clock_50Mhz ;
; N/A   ; None         ; 10.862 ns  ; pattern_gen:inst1|write_data          ; SRAM_DQ[12]      ; Clock_50Mhz ;
; N/A   ; None         ; 10.862 ns  ; pattern_gen:inst1|write_data          ; SRAM_DQ[13]      ; Clock_50Mhz ;
; N/A   ; None         ; 7.931 ns   ; sram_control:inst2|data_out_value[0]  ; SRAM_DQ[0]       ; Clock_50Mhz ;
; N/A   ; None         ; 7.783 ns   ; sram_control:inst2|data_out_value[2]  ; SRAM_DQ[2]       ; Clock_50Mhz ;
; N/A   ; None         ; 7.719 ns   ; sram_control:inst2|data_out_value[6]  ; SRAM_DQ[6]       ; Clock_50Mhz ;
; N/A   ; None         ; 7.714 ns   ; sram_control:inst2|data_out_value[3]  ; SRAM_DQ[3]       ; Clock_50Mhz ;
; N/A   ; None         ; 7.653 ns   ; sram_control:inst2|data_out_value[1]  ; SRAM_DQ[1]       ; Clock_50Mhz ;
; N/A   ; None         ; 7.585 ns   ; sram_control:inst2|OE                 ; SRAM_OE          ; Clock_50Mhz ;
; N/A   ; None         ; 7.570 ns   ; sram_control:inst2|data_out_value[8]  ; SRAM_DQ[8]       ; Clock_50Mhz ;
; N/A   ; None         ; 7.553 ns   ; sram_control:inst2|CS                 ; SRAM_CS          ; Clock_50Mhz ;
; N/A   ; None         ; 7.499 ns   ; sram_control:inst2|data_out_value[5]  ; SRAM_DQ[5]       ; Clock_50Mhz ;
; N/A   ; None         ; 7.428 ns   ; sram_control:inst2|data_out_value[4]  ; SRAM_DQ[4]       ; Clock_50Mhz ;
; N/A   ; None         ; 7.422 ns   ; sram_control:inst2|data_out_value[10] ; SRAM_DQ[10]      ; Clock_50Mhz ;
; N/A   ; None         ; 7.378 ns   ; sram_control:inst2|WE                 ; SRAM_WE          ; Clock_50Mhz ;
; N/A   ; None         ; 7.224 ns   ; sram_control:inst2|data_out_value[12] ; SRAM_DQ[12]      ; Clock_50Mhz ;
; N/A   ; None         ; 7.205 ns   ; sram_control:inst2|data_out_value[14] ; SRAM_DQ[14]      ; Clock_50Mhz ;
; N/A   ; None         ; 7.197 ns   ; sram_control:inst2|data_out_value[11] ; SRAM_DQ[11]      ; Clock_50Mhz ;
; N/A   ; None         ; 6.998 ns   ; sram_control:inst2|data_out_value[9]  ; SRAM_DQ[9]       ; Clock_50Mhz ;
; N/A   ; None         ; 6.991 ns   ; sram_control:inst2|data_out_value[13] ; SRAM_DQ[13]      ; Clock_50Mhz ;
; N/A   ; None         ; 6.923 ns   ; sram_control:inst2|data_out_value[7]  ; SRAM_DQ[7]       ; Clock_50Mhz ;
; N/A   ; None         ; 6.692 ns   ; sram_control:inst2|data_out_value[15] ; SRAM_DQ[15]      ; Clock_50Mhz ;
+-------+--------------+------------+---------------------------------------+------------------+-------------+


+-------------------------------------------------------------------------------+
; tpd                                                                           ;
+-------+-------------------+-----------------+--------------+------------------+
; Slack ; Required P2P Time ; Actual P2P Time ; From         ; To               ;
+-------+-------------------+-----------------+--------------+------------------+
; N/A   ; None              ; 12.204 ns       ; Switches[17] ; SRAM_ADDRESS[17] ;
; N/A   ; None              ; 11.527 ns       ; Switches[16] ; SRAM_ADDRESS[16] ;
; N/A   ; None              ; 11.460 ns       ; Switches[13] ; SRAM_ADDRESS[13] ;
; N/A   ; None              ; 11.397 ns       ; Switches[14] ; SRAM_ADDRESS[14] ;
; N/A   ; None              ; 11.258 ns       ; Switches[15] ; SRAM_ADDRESS[15] ;
; N/A   ; None              ; 9.195 ns        ; Switches[9]  ; SRAM_ADDRESS[9]  ;
; N/A   ; None              ; 8.863 ns        ; Switches[0]  ; SRAM_ADDRESS[0]  ;
; N/A   ; None              ; 8.805 ns        ; Switches[2]  ; SRAM_ADDRESS[2]  ;
; N/A   ; None              ; 8.777 ns        ; Switches[1]  ; SRAM_ADDRESS[1]  ;
; N/A   ; None              ; 8.679 ns        ; Switches[5]  ; SRAM_ADDRESS[5]  ;
; N/A   ; None              ; 8.443 ns        ; Switches[8]  ; SRAM_ADDRESS[8]  ;
; N/A   ; None              ; 8.235 ns        ; Switches[6]  ; SRAM_ADDRESS[6]  ;
; N/A   ; None              ; 8.183 ns        ; Switches[10] ; SRAM_ADDRESS[10] ;
; N/A   ; None              ; 8.128 ns        ; Switches[7]  ; SRAM_ADDRESS[7]  ;
; N/A   ; None              ; 8.125 ns        ; Switches[3]  ; SRAM_ADDRESS[3]  ;
; N/A   ; None              ; 7.991 ns        ; Switches[4]  ; SRAM_ADDRESS[4]  ;
; N/A   ; None              ; 7.934 ns        ; Switches[11] ; SRAM_ADDRESS[11] ;
; N/A   ; None              ; 7.774 ns        ; Switches[12] ; SRAM_ADDRESS[12] ;
+-------+-------------------+-----------------+--------------+------------------+


+------------------------------------------------------------------------------------------------------------------+
; th                                                                                                               ;
+---------------+-------------+-----------+--------------+-------------------------------------------+-------------+
; Minimum Slack ; Required th ; Actual th ; From         ; To                                        ; To Clock    ;
+---------------+-------------+-----------+--------------+-------------------------------------------+-------------+
; N/A           ; None        ; 1.743 ns  ; Switches[11] ; LCD_controller:inst|data_bus_value[2]     ; Clock_50Mhz ;
; N/A           ; None        ; 1.710 ns  ; Switches[11] ; LCD_controller:inst|data_bus_value[3]     ; Clock_50Mhz ;
; N/A           ; None        ; 1.582 ns  ; Switches[4]  ; LCD_controller:inst|data_bus_value[1]     ; Clock_50Mhz ;
; N/A           ; None        ; 1.475 ns  ; Switches[6]  ; LCD_controller:inst|data_bus_value[2]     ; Clock_50Mhz ;
; N/A           ; None        ; 1.422 ns  ; Switches[11] ; LCD_controller:inst|data_bus_value[6]     ; Clock_50Mhz ;
; N/A           ; None        ; 1.400 ns  ; Switches[6]  ; LCD_controller:inst|data_bus_value[1]     ; Clock_50Mhz ;
; N/A           ; None        ; 1.397 ns  ; Switches[7]  ; LCD_controller:inst|data_bus_value[1]     ; Clock_50Mhz ;
; N/A           ; None        ; 1.351 ns  ; Switches[3]  ; LCD_controller:inst|data_bus_value[0]     ; Clock_50Mhz ;
; N/A           ; None        ; 1.300 ns  ; Switches[10] ; LCD_controller:inst|data_bus_value[2]     ; Clock_50Mhz ;
; N/A           ; None        ; 1.292 ns  ; Switches[0]  ; LCD_controller:inst|data_bus_value[0]     ; Clock_50Mhz ;
; N/A           ; None        ; 1.261 ns  ; Switches[1]  ; LCD_controller:inst|data_bus_value[0]     ; Clock_50Mhz ;
; N/A           ; None        ; 1.227 ns  ; Switches[8]  ; LCD_controller:inst|data_bus_value[2]     ; Clock_50Mhz ;
; N/A           ; None        ; 1.193 ns  ; Switches[11] ; LCD_controller:inst|data_bus_value[1]     ; Clock_50Mhz ;
; N/A           ; None        ; 1.116 ns  ; Switches[6]  ; LCD_controller:inst|data_bus_value[3]     ; Clock_50Mhz ;
; N/A           ; None        ; 1.115 ns  ; Switches[4]  ; LCD_controller:inst|data_bus_value[2]     ; Clock_50Mhz ;
; N/A           ; None        ; 1.107 ns  ; Switches[2]  ; LCD_controller:inst|data_bus_value[0]     ; Clock_50Mhz ;
; N/A           ; None        ; 1.079 ns  ; Switches[6]  ; LCD_controller:inst|data_bus_value[0]     ; Clock_50Mhz ;
; N/A           ; None        ; 1.061 ns  ; Switches[2]  ; LCD_controller:inst|data_bus_value[2]     ; Clock_50Mhz ;
; N/A           ; None        ; 1.027 ns  ; Switches[3]  ; LCD_controller:inst|data_bus_value[1]     ; Clock_50Mhz ;
; N/A           ; None        ; 0.954 ns  ; Switches[5]  ; LCD_controller:inst|data_bus_value[1]     ; Clock_50Mhz ;
; N/A           ; None        ; 0.954 ns  ; Switches[10] ; LCD_controller:inst|data_bus_value[6]     ; Clock_50Mhz ;
; N/A           ; None        ; 0.940 ns  ; Switches[3]  ; LCD_controller:inst|data_bus_value[6]     ; Clock_50Mhz ;
; N/A           ; None        ; 0.905 ns  ; Switches[7]  ; LCD_controller:inst|data_bus_value[6]     ; Clock_50Mhz ;
; N/A           ; None        ; 0.895 ns  ; Switches[3]  ; LCD_controller:inst|data_bus_value[2]     ; Clock_50Mhz ;
; N/A           ; None        ; 0.891 ns  ; Switches[11] ; LCD_controller:inst|data_bus_value[0]     ; Clock_50Mhz ;
; N/A           ; None        ; 0.859 ns  ; Switches[12] ; LCD_controller:inst|data_bus_value[0]     ; Clock_50Mhz ;
; N/A           ; None        ; 0.828 ns  ; Switches[7]  ; LCD_controller:inst|data_bus_value[2]     ; Clock_50Mhz ;
; N/A           ; None        ; 0.781 ns  ; Switches[3]  ; LCD_controller:inst|data_bus_value[3]     ; Clock_50Mhz ;
; N/A           ; None        ; 0.775 ns  ; Switches[10] ; LCD_controller:inst|data_bus_value[3]     ; Clock_50Mhz ;
; N/A           ; None        ; 0.748 ns  ; Switches[4]  ; LCD_controller:inst|data_bus_value[0]     ; Clock_50Mhz ;
; N/A           ; None        ; 0.748 ns  ; Switches[12] ; LCD_controller:inst|data_bus_value[1]     ; Clock_50Mhz ;
; N/A           ; None        ; 0.734 ns  ; Switches[0]  ; LCD_controller:inst|data_bus_value[2]     ; Clock_50Mhz ;
; N/A           ; None        ; 0.694 ns  ; Switches[1]  ; LCD_controller:inst|data_bus_value[3]     ; Clock_50Mhz ;
; N/A           ; None        ; 0.693 ns  ; Switches[11] ; LCD_controller:inst|data_bus_value[5]     ; Clock_50Mhz ;
; N/A           ; None        ; 0.689 ns  ; Switches[11] ; LCD_controller:inst|data_bus_value[4]     ; Clock_50Mhz ;
; N/A           ; None        ; 0.669 ns  ; Switches[2]  ; LCD_controller:inst|data_bus_value[6]     ; Clock_50Mhz ;
; N/A           ; None        ; 0.658 ns  ; Switches[6]  ; LCD_controller:inst|data_bus_value[6]     ; Clock_50Mhz ;
; N/A           ; None        ; 0.657 ns  ; Switches[3]  ; LCD_controller:inst|data_bus_value[5]     ; Clock_50Mhz ;
; N/A           ; None        ; 0.653 ns  ; Switches[3]  ; LCD_controller:inst|data_bus_value[4]     ; Clock_50Mhz ;
; N/A           ; None        ; 0.629 ns  ; Switches[10] ; LCD_controller:inst|data_bus_value[1]     ; Clock_50Mhz ;
; N/A           ; None        ; 0.621 ns  ; Switches[7]  ; LCD_controller:inst|data_bus_value[5]     ; Clock_50Mhz ;
; N/A           ; None        ; 0.617 ns  ; Switches[7]  ; LCD_controller:inst|data_bus_value[4]     ; Clock_50Mhz ;
; N/A           ; None        ; 0.542 ns  ; Switches[2]  ; LCD_controller:inst|data_bus_value[3]     ; Clock_50Mhz ;
; N/A           ; None        ; 0.499 ns  ; Switches[10] ; LCD_controller:inst|data_bus_value[0]     ; Clock_50Mhz ;
; N/A           ; None        ; 0.468 ns  ; Switches[5]  ; LCD_controller:inst|data_bus_value[3]     ; Clock_50Mhz ;
; N/A           ; None        ; 0.458 ns  ; Switches[5]  ; LCD_controller:inst|data_bus_value[6]     ; Clock_50Mhz ;
; N/A           ; None        ; 0.415 ns  ; Switches[1]  ; LCD_controller:inst|data_bus_value[2]     ; Clock_50Mhz ;
; N/A           ; None        ; 0.391 ns  ; Switches[2]  ; LCD_controller:inst|data_bus_value[1]     ; Clock_50Mhz ;
; N/A           ; None        ; 0.389 ns  ; Switches[5]  ; LCD_controller:inst|data_bus_value[0]     ; Clock_50Mhz ;
; N/A           ; None        ; 0.386 ns  ; Switches[2]  ; LCD_controller:inst|data_bus_value[5]     ; Clock_50Mhz ;
; N/A           ; None        ; 0.385 ns  ; Switches[7]  ; LCD_controller:inst|data_bus_value[0]     ; Clock_50Mhz ;
; N/A           ; None        ; 0.382 ns  ; Switches[2]  ; LCD_controller:inst|data_bus_value[4]     ; Clock_50Mhz ;
; N/A           ; None        ; 0.374 ns  ; Switches[6]  ; LCD_controller:inst|data_bus_value[5]     ; Clock_50Mhz ;
; N/A           ; None        ; 0.370 ns  ; Switches[6]  ; LCD_controller:inst|data_bus_value[4]     ; Clock_50Mhz ;
; N/A           ; None        ; 0.348 ns  ; Switches[9]  ; LCD_controller:inst|data_bus_value[3]     ; Clock_50Mhz ;
; N/A           ; None        ; 0.317 ns  ; Switches[5]  ; LCD_controller:inst|data_bus_value[2]     ; Clock_50Mhz ;
; N/A           ; None        ; 0.278 ns  ; Switches[8]  ; LCD_controller:inst|data_bus_value[1]     ; Clock_50Mhz ;
; N/A           ; None        ; 0.254 ns  ; Switches[9]  ; LCD_controller:inst|data_bus_value[6]     ; Clock_50Mhz ;
; N/A           ; None        ; 0.245 ns  ; Switches[7]  ; LCD_controller:inst|data_bus_value[3]     ; Clock_50Mhz ;
; N/A           ; None        ; 0.239 ns  ; Switches[9]  ; LCD_controller:inst|data_bus_value[2]     ; Clock_50Mhz ;
; N/A           ; None        ; 0.238 ns  ; Switches[8]  ; LCD_controller:inst|data_bus_value[0]     ; Clock_50Mhz ;
; N/A           ; None        ; 0.225 ns  ; Switches[10] ; LCD_controller:inst|data_bus_value[5]     ; Clock_50Mhz ;
; N/A           ; None        ; 0.221 ns  ; Switches[10] ; LCD_controller:inst|data_bus_value[4]     ; Clock_50Mhz ;
; N/A           ; None        ; 0.201 ns  ; Switches[12] ; LCD_controller:inst|data_bus_value[2]     ; Clock_50Mhz ;
; N/A           ; None        ; 0.184 ns  ; Switches[1]  ; LCD_controller:inst|data_bus_value[6]     ; Clock_50Mhz ;
; N/A           ; None        ; 0.174 ns  ; Switches[5]  ; LCD_controller:inst|data_bus_value[5]     ; Clock_50Mhz ;
; N/A           ; None        ; 0.170 ns  ; Switches[5]  ; LCD_controller:inst|data_bus_value[4]     ; Clock_50Mhz ;
; N/A           ; None        ; 0.103 ns  ; Switches[9]  ; LCD_controller:inst|data_bus_value[0]     ; Clock_50Mhz ;
; N/A           ; None        ; 0.018 ns  ; Switches[9]  ; LCD_controller:inst|data_bus_value[1]     ; Clock_50Mhz ;
; N/A           ; None        ; -0.099 ns ; Switches[1]  ; LCD_controller:inst|data_bus_value[5]     ; Clock_50Mhz ;
; N/A           ; None        ; -0.103 ns ; Switches[1]  ; LCD_controller:inst|data_bus_value[4]     ; Clock_50Mhz ;
; N/A           ; None        ; -0.219 ns ; Switches[0]  ; LCD_controller:inst|data_bus_value[1]     ; Clock_50Mhz ;
; N/A           ; None        ; -0.399 ns ; Switches[1]  ; LCD_controller:inst|data_bus_value[1]     ; Clock_50Mhz ;
; N/A           ; None        ; -0.475 ns ; Switches[9]  ; LCD_controller:inst|data_bus_value[5]     ; Clock_50Mhz ;
; N/A           ; None        ; -0.479 ns ; Switches[9]  ; LCD_controller:inst|data_bus_value[4]     ; Clock_50Mhz ;
; N/A           ; None        ; -0.832 ns ; Reset        ; pattern_gen:inst1|pattern[15]             ; Clock_50Mhz ;
; N/A           ; None        ; -0.832 ns ; Reset        ; pattern_gen:inst1|pattern[14]             ; Clock_50Mhz ;
; N/A           ; None        ; -0.880 ns ; Reset        ; pattern_gen:inst1|write_data              ; Clock_50Mhz ;
; N/A           ; None        ; -1.243 ns ; Start        ; pattern_gen:inst1|state.idle              ; Clock_50Mhz ;
; N/A           ; None        ; -1.300 ns ; Start_Inc    ; pattern_gen:inst1|state.start_inc_gen     ; Clock_50Mhz ;
; N/A           ; None        ; -1.302 ns ; Start_Inc    ; pattern_gen:inst1|state.idle              ; Clock_50Mhz ;
; N/A           ; None        ; -1.520 ns ; Start        ; pattern_gen:inst1|state.start_gen         ; Clock_50Mhz ;
; N/A           ; None        ; -1.632 ns ; Reset        ; pattern_gen:inst1|pattern_inc[9]          ; Clock_50Mhz ;
; N/A           ; None        ; -1.632 ns ; Reset        ; pattern_gen:inst1|pattern_inc[11]         ; Clock_50Mhz ;
; N/A           ; None        ; -1.632 ns ; Reset        ; pattern_gen:inst1|pattern_inc[13]         ; Clock_50Mhz ;
; N/A           ; None        ; -1.632 ns ; Reset        ; pattern_gen:inst1|pattern_inc[15]         ; Clock_50Mhz ;
; N/A           ; None        ; -1.908 ns ; Start        ; pattern_gen:inst1|state.start_inc_gen     ; Clock_50Mhz ;
; N/A           ; None        ; -1.933 ns ; Reset        ; pattern_gen:inst1|pattern_inc[1]          ; Clock_50Mhz ;
; N/A           ; None        ; -1.933 ns ; Reset        ; pattern_gen:inst1|pattern_inc[3]          ; Clock_50Mhz ;
; N/A           ; None        ; -1.933 ns ; Reset        ; pattern_gen:inst1|pattern_inc[5]          ; Clock_50Mhz ;
; N/A           ; None        ; -1.933 ns ; Reset        ; pattern_gen:inst1|pattern_inc[7]          ; Clock_50Mhz ;
; N/A           ; None        ; -2.038 ns ; Switches[13] ; LCD_controller:inst|data_bus_value[6]     ; Clock_50Mhz ;
; N/A           ; None        ; -2.155 ns ; Reset        ; pattern_gen:inst1|pattern_inc[0]          ; Clock_50Mhz ;
; N/A           ; None        ; -2.155 ns ; Reset        ; pattern_gen:inst1|pattern_inc[2]          ; Clock_50Mhz ;
; N/A           ; None        ; -2.155 ns ; Reset        ; pattern_gen:inst1|pattern_inc[4]          ; Clock_50Mhz ;
; N/A           ; None        ; -2.155 ns ; Reset        ; pattern_gen:inst1|pattern_inc[6]          ; Clock_50Mhz ;
; N/A           ; None        ; -2.155 ns ; Reset        ; pattern_gen:inst1|pattern_inc[8]          ; Clock_50Mhz ;
; N/A           ; None        ; -2.155 ns ; Reset        ; pattern_gen:inst1|pattern_inc[10]         ; Clock_50Mhz ;
; N/A           ; None        ; -2.155 ns ; Reset        ; pattern_gen:inst1|pattern_inc[12]         ; Clock_50Mhz ;
; N/A           ; None        ; -2.155 ns ; Reset        ; pattern_gen:inst1|pattern_inc[14]         ; Clock_50Mhz ;
; N/A           ; None        ; -2.183 ns ; Switches[15] ; LCD_controller:inst|data_bus_value[3]     ; Clock_50Mhz ;
; N/A           ; None        ; -2.198 ns ; Switches[15] ; LCD_controller:inst|data_bus_value[0]     ; Clock_50Mhz ;
; N/A           ; None        ; -2.258 ns ; Switches[15] ; LCD_controller:inst|data_bus_value[6]     ; Clock_50Mhz ;
; N/A           ; None        ; -2.387 ns ; Switches[15] ; LCD_controller:inst|data_bus_value[2]     ; Clock_50Mhz ;
; N/A           ; None        ; -2.496 ns ; Switches[15] ; LCD_controller:inst|data_bus_value[1]     ; Clock_50Mhz ;
; N/A           ; None        ; -2.501 ns ; Switches[13] ; LCD_controller:inst|data_bus_value[1]     ; Clock_50Mhz ;
; N/A           ; None        ; -2.543 ns ; Switches[14] ; LCD_controller:inst|data_bus_value[6]     ; Clock_50Mhz ;
; N/A           ; None        ; -2.554 ns ; Switches[16] ; LCD_controller:inst|data_bus_value[0]     ; Clock_50Mhz ;
; N/A           ; None        ; -2.768 ns ; Switches[13] ; LCD_controller:inst|data_bus_value[5]     ; Clock_50Mhz ;
; N/A           ; None        ; -2.772 ns ; Switches[13] ; LCD_controller:inst|data_bus_value[4]     ; Clock_50Mhz ;
; N/A           ; None        ; -2.823 ns ; Switches[14] ; LCD_controller:inst|data_bus_value[1]     ; Clock_50Mhz ;
; N/A           ; None        ; -2.894 ns ; Switches[17] ; LCD_controller:inst|data_bus_value[1]     ; Clock_50Mhz ;
; N/A           ; None        ; -2.988 ns ; Switches[15] ; LCD_controller:inst|data_bus_value[5]     ; Clock_50Mhz ;
; N/A           ; None        ; -2.992 ns ; Switches[15] ; LCD_controller:inst|data_bus_value[4]     ; Clock_50Mhz ;
; N/A           ; None        ; -3.026 ns ; Switches[13] ; LCD_controller:inst|data_bus_value[0]     ; Clock_50Mhz ;
; N/A           ; None        ; -3.034 ns ; Switches[13] ; LCD_controller:inst|data_bus_value[3]     ; Clock_50Mhz ;
; N/A           ; None        ; -3.242 ns ; Switches[14] ; LCD_controller:inst|data_bus_value[0]     ; Clock_50Mhz ;
; N/A           ; None        ; -3.250 ns ; Switches[14] ; LCD_controller:inst|data_bus_value[3]     ; Clock_50Mhz ;
; N/A           ; None        ; -3.273 ns ; Switches[14] ; LCD_controller:inst|data_bus_value[5]     ; Clock_50Mhz ;
; N/A           ; None        ; -3.277 ns ; Switches[14] ; LCD_controller:inst|data_bus_value[4]     ; Clock_50Mhz ;
; N/A           ; None        ; -3.324 ns ; Switches[13] ; LCD_controller:inst|data_bus_value[2]     ; Clock_50Mhz ;
; N/A           ; None        ; -3.497 ns ; SRAM_DQ[7]   ; sram_control:inst2|data_in_temp[7]        ; Clock_50Mhz ;
; N/A           ; None        ; -3.507 ns ; SRAM_DQ[15]  ; sram_control:inst2|data_in_temp[15]       ; Clock_50Mhz ;
; N/A           ; None        ; -3.508 ns ; SRAM_DQ[14]  ; sram_control:inst2|data_in_temp[14]       ; Clock_50Mhz ;
; N/A           ; None        ; -3.509 ns ; SRAM_DQ[10]  ; sram_control:inst2|data_in_temp[10]       ; Clock_50Mhz ;
; N/A           ; None        ; -3.517 ns ; SRAM_DQ[13]  ; sram_control:inst2|data_in_temp[13]       ; Clock_50Mhz ;
; N/A           ; None        ; -3.526 ns ; SRAM_DQ[11]  ; sram_control:inst2|data_in_temp[11]       ; Clock_50Mhz ;
; N/A           ; None        ; -3.556 ns ; SRAM_DQ[12]  ; sram_control:inst2|data_in_temp[12]       ; Clock_50Mhz ;
; N/A           ; None        ; -3.718 ns ; SRAM_DQ[4]   ; sram_control:inst2|data_in_temp[4]        ; Clock_50Mhz ;
; N/A           ; None        ; -3.744 ns ; SRAM_DQ[6]   ; sram_control:inst2|data_in_temp[6]        ; Clock_50Mhz ;
; N/A           ; None        ; -3.745 ns ; SRAM_DQ[5]   ; sram_control:inst2|data_in_temp[5]        ; Clock_50Mhz ;
; N/A           ; None        ; -3.837 ns ; SRAM_DQ[9]   ; sram_control:inst2|data_in_temp[9]        ; Clock_50Mhz ;
; N/A           ; None        ; -3.856 ns ; SRAM_DQ[8]   ; sram_control:inst2|data_in_temp[8]        ; Clock_50Mhz ;
; N/A           ; None        ; -3.899 ns ; Switches[14] ; LCD_controller:inst|data_bus_value[2]     ; Clock_50Mhz ;
; N/A           ; None        ; -4.016 ns ; SRAM_DQ[1]   ; sram_control:inst2|data_in_temp[1]        ; Clock_50Mhz ;
; N/A           ; None        ; -4.029 ns ; SRAM_DQ[0]   ; sram_control:inst2|data_in_temp[0]        ; Clock_50Mhz ;
; N/A           ; None        ; -4.070 ns ; Reset        ; sram_control:inst2|state.read2            ; Clock_50Mhz ;
; N/A           ; None        ; -4.072 ns ; Reset        ; sram_control:inst2|state.read4            ; Clock_50Mhz ;
; N/A           ; None        ; -4.076 ns ; Reset        ; sram_control:inst2|state.write1           ; Clock_50Mhz ;
; N/A           ; None        ; -4.080 ns ; Reset        ; sram_control:inst2|state.write3           ; Clock_50Mhz ;
; N/A           ; None        ; -4.083 ns ; Reset        ; sram_control:inst2|state.read5            ; Clock_50Mhz ;
; N/A           ; None        ; -4.084 ns ; Reset        ; sram_control:inst2|state.write4           ; Clock_50Mhz ;
; N/A           ; None        ; -4.086 ns ; Reset        ; sram_control:inst2|state.read3            ; Clock_50Mhz ;
; N/A           ; None        ; -4.087 ns ; Reset        ; sram_control:inst2|state.write2           ; Clock_50Mhz ;
; N/A           ; None        ; -4.089 ns ; Reset        ; sram_control:inst2|state.read1            ; Clock_50Mhz ;
; N/A           ; None        ; -4.092 ns ; Reset        ; sram_control:inst2|state.idle             ; Clock_50Mhz ;
; N/A           ; None        ; -4.106 ns ; SRAM_DQ[2]   ; sram_control:inst2|data_in_temp[2]        ; Clock_50Mhz ;
; N/A           ; None        ; -4.244 ns ; Reset        ; sram_control:inst2|WE                     ; Clock_50Mhz ;
; N/A           ; None        ; -4.244 ns ; Reset        ; sram_control:inst2|OE                     ; Clock_50Mhz ;
; N/A           ; None        ; -4.244 ns ; Reset        ; sram_control:inst2|CS                     ; Clock_50Mhz ;
; N/A           ; None        ; -4.275 ns ; Reset        ; pattern_gen:inst1|clock_500Khz            ; Clock_50Mhz ;
; N/A           ; None        ; -4.275 ns ; Reset        ; LCD_controller:inst|clock_400Hz           ; Clock_50Mhz ;
; N/A           ; None        ; -4.373 ns ; SRAM_DQ[3]   ; sram_control:inst2|data_in_temp[3]        ; Clock_50Mhz ;
; N/A           ; None        ; -4.810 ns ; Reset        ; pattern_gen:inst1|clock_count_500Khz[7]   ; Clock_50Mhz ;
; N/A           ; None        ; -4.810 ns ; Reset        ; pattern_gen:inst1|clock_count_500Khz[6]   ; Clock_50Mhz ;
; N/A           ; None        ; -4.810 ns ; Reset        ; pattern_gen:inst1|clock_count_500Khz[5]   ; Clock_50Mhz ;
; N/A           ; None        ; -4.810 ns ; Reset        ; pattern_gen:inst1|clock_count_500Khz[1]   ; Clock_50Mhz ;
; N/A           ; None        ; -4.810 ns ; Reset        ; pattern_gen:inst1|clock_count_500Khz[4]   ; Clock_50Mhz ;
; N/A           ; None        ; -4.810 ns ; Reset        ; pattern_gen:inst1|clock_count_500Khz[3]   ; Clock_50Mhz ;
; N/A           ; None        ; -4.810 ns ; Reset        ; pattern_gen:inst1|clock_count_500Khz[2]   ; Clock_50Mhz ;
; N/A           ; None        ; -4.810 ns ; Reset        ; pattern_gen:inst1|clock_count_500Khz[0]   ; Clock_50Mhz ;
; N/A           ; None        ; -5.036 ns ; Reset        ; LCD_controller:inst|clock_count_400Hz[10] ; Clock_50Mhz ;
; N/A           ; None        ; -5.036 ns ; Reset        ; LCD_controller:inst|clock_count_400Hz[11] ; Clock_50Mhz ;
; N/A           ; None        ; -5.036 ns ; Reset        ; LCD_controller:inst|clock_count_400Hz[18] ; Clock_50Mhz ;
; N/A           ; None        ; -5.036 ns ; Reset        ; LCD_controller:inst|clock_count_400Hz[19] ; Clock_50Mhz ;
; N/A           ; None        ; -5.036 ns ; Reset        ; LCD_controller:inst|clock_count_400Hz[17] ; Clock_50Mhz ;
; N/A           ; None        ; -5.036 ns ; Reset        ; LCD_controller:inst|clock_count_400Hz[16] ; Clock_50Mhz ;
; N/A           ; None        ; -5.036 ns ; Reset        ; LCD_controller:inst|clock_count_400Hz[15] ; Clock_50Mhz ;
; N/A           ; None        ; -5.036 ns ; Reset        ; LCD_controller:inst|clock_count_400Hz[14] ; Clock_50Mhz ;
; N/A           ; None        ; -5.036 ns ; Reset        ; LCD_controller:inst|clock_count_400Hz[12] ; Clock_50Mhz ;
; N/A           ; None        ; -5.036 ns ; Reset        ; LCD_controller:inst|clock_count_400Hz[13] ; Clock_50Mhz ;
; N/A           ; None        ; -5.489 ns ; Reset        ; LCD_controller:inst|clock_count_400Hz[2]  ; Clock_50Mhz ;
; N/A           ; None        ; -5.489 ns ; Reset        ; LCD_controller:inst|clock_count_400Hz[3]  ; Clock_50Mhz ;
; N/A           ; None        ; -5.489 ns ; Reset        ; LCD_controller:inst|clock_count_400Hz[4]  ; Clock_50Mhz ;
; N/A           ; None        ; -5.489 ns ; Reset        ; LCD_controller:inst|clock_count_400Hz[5]  ; Clock_50Mhz ;
; N/A           ; None        ; -5.489 ns ; Reset        ; LCD_controller:inst|clock_count_400Hz[6]  ; Clock_50Mhz ;
; N/A           ; None        ; -5.489 ns ; Reset        ; LCD_controller:inst|clock_count_400Hz[9]  ; Clock_50Mhz ;
; N/A           ; None        ; -5.489 ns ; Reset        ; LCD_controller:inst|clock_count_400Hz[8]  ; Clock_50Mhz ;
; N/A           ; None        ; -5.489 ns ; Reset        ; LCD_controller:inst|clock_count_400Hz[7]  ; Clock_50Mhz ;
; N/A           ; None        ; -5.489 ns ; Reset        ; LCD_controller:inst|clock_count_400Hz[1]  ; Clock_50Mhz ;
; N/A           ; None        ; -5.489 ns ; Reset        ; LCD_controller:inst|clock_count_400Hz[0]  ; Clock_50Mhz ;
+---------------+-------------+-----------+--------------+-------------------------------------------+-------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.0 Build 132 02/25/2009 SJ Web Edition
    Info: Processing started: Wed Oct 12 14:51:49 2011
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off top_level -c top_level --timing_analysis_only
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "Clock_50Mhz" is an undefined clock
Warning: Found 2 node(s) in clock paths which may be acting as ripple and/or gated clocks -- node(s) analyzed as buffer(s) resulting in clock skew
    Info: Detected ripple clock "LCD_controller:inst|clock_400Hz" as buffer
    Info: Detected ripple clock "pattern_gen:inst1|clock_500Khz" as buffer
Info: Clock "Clock_50Mhz" has Internal fmax of 175.35 MHz between source register "pattern_gen:inst1|address_temp[0]" and destination register "pattern_gen:inst1|state.start_inc_gen" (period= 5.703 ns)
    Info: + Longest register to register delay is 5.481 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X23_Y11_N9; Fanout = 3; REG Node = 'pattern_gen:inst1|address_temp[0]'
        Info: 2: + IC(0.318 ns) + CELL(0.485 ns) = 0.803 ns; Loc. = LCCOMB_X23_Y11_N14; Fanout = 2; COMB Node = 'pattern_gen:inst1|Add1~1'
        Info: 3: + IC(0.000 ns) + CELL(0.071 ns) = 0.874 ns; Loc. = LCCOMB_X23_Y11_N16; Fanout = 2; COMB Node = 'pattern_gen:inst1|Add1~3'
        Info: 4: + IC(0.000 ns) + CELL(0.071 ns) = 0.945 ns; Loc. = LCCOMB_X23_Y11_N18; Fanout = 2; COMB Node = 'pattern_gen:inst1|Add1~5'
        Info: 5: + IC(0.000 ns) + CELL(0.071 ns) = 1.016 ns; Loc. = LCCOMB_X23_Y11_N20; Fanout = 2; COMB Node = 'pattern_gen:inst1|Add1~7'
        Info: 6: + IC(0.000 ns) + CELL(0.071 ns) = 1.087 ns; Loc. = LCCOMB_X23_Y11_N22; Fanout = 2; COMB Node = 'pattern_gen:inst1|Add1~9'
        Info: 7: + IC(0.000 ns) + CELL(0.071 ns) = 1.158 ns; Loc. = LCCOMB_X23_Y11_N24; Fanout = 2; COMB Node = 'pattern_gen:inst1|Add1~11'
        Info: 8: + IC(0.000 ns) + CELL(0.071 ns) = 1.229 ns; Loc. = LCCOMB_X23_Y11_N26; Fanout = 2; COMB Node = 'pattern_gen:inst1|Add1~13'
        Info: 9: + IC(0.000 ns) + CELL(0.071 ns) = 1.300 ns; Loc. = LCCOMB_X23_Y11_N28; Fanout = 2; COMB Node = 'pattern_gen:inst1|Add1~15'
        Info: 10: + IC(0.000 ns) + CELL(0.146 ns) = 1.446 ns; Loc. = LCCOMB_X23_Y11_N30; Fanout = 2; COMB Node = 'pattern_gen:inst1|Add1~17'
        Info: 11: + IC(0.000 ns) + CELL(0.071 ns) = 1.517 ns; Loc. = LCCOMB_X23_Y10_N0; Fanout = 2; COMB Node = 'pattern_gen:inst1|Add1~19'
        Info: 12: + IC(0.000 ns) + CELL(0.071 ns) = 1.588 ns; Loc. = LCCOMB_X23_Y10_N2; Fanout = 2; COMB Node = 'pattern_gen:inst1|Add1~21'
        Info: 13: + IC(0.000 ns) + CELL(0.410 ns) = 1.998 ns; Loc. = LCCOMB_X23_Y10_N4; Fanout = 2; COMB Node = 'pattern_gen:inst1|Add1~22'
        Info: 14: + IC(0.452 ns) + CELL(0.410 ns) = 2.860 ns; Loc. = LCCOMB_X23_Y10_N18; Fanout = 1; COMB Node = 'pattern_gen:inst1|Equal0~2'
        Info: 15: + IC(0.940 ns) + CELL(0.150 ns) = 3.950 ns; Loc. = LCCOMB_X23_Y11_N12; Fanout = 1; COMB Node = 'pattern_gen:inst1|Equal0~4'
        Info: 16: + IC(0.702 ns) + CELL(0.150 ns) = 4.802 ns; Loc. = LCCOMB_X23_Y10_N22; Fanout = 3; COMB Node = 'pattern_gen:inst1|Equal0~5'
        Info: 17: + IC(0.445 ns) + CELL(0.150 ns) = 5.397 ns; Loc. = LCCOMB_X24_Y10_N12; Fanout = 1; COMB Node = 'pattern_gen:inst1|Selector86~0'
        Info: 18: + IC(0.000 ns) + CELL(0.084 ns) = 5.481 ns; Loc. = LCFF_X24_Y10_N13; Fanout = 36; REG Node = 'pattern_gen:inst1|state.start_inc_gen'
        Info: Total cell delay = 2.624 ns ( 47.87 % )
        Info: Total interconnect delay = 2.857 ns ( 52.13 % )
    Info: - Smallest clock skew is -0.008 ns
        Info: + Shortest clock path from clock "Clock_50Mhz" to destination register is 6.030 ns
            Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_N2; Fanout = 3; CLK Node = 'Clock_50Mhz'
            Info: 2: + IC(1.083 ns) + CELL(0.787 ns) = 2.869 ns; Loc. = LCFF_X24_Y14_N5; Fanout = 2; REG Node = 'pattern_gen:inst1|clock_500Khz'
            Info: 3: + IC(1.623 ns) + CELL(0.000 ns) = 4.492 ns; Loc. = CLKCTRL_G1; Fanout = 57; COMB Node = 'pattern_gen:inst1|clock_500Khz~clkctrl'
            Info: 4: + IC(1.001 ns) + CELL(0.537 ns) = 6.030 ns; Loc. = LCFF_X24_Y10_N13; Fanout = 36; REG Node = 'pattern_gen:inst1|state.start_inc_gen'
            Info: Total cell delay = 2.323 ns ( 38.52 % )
            Info: Total interconnect delay = 3.707 ns ( 61.48 % )
        Info: - Longest clock path from clock "Clock_50Mhz" to source register is 6.038 ns
            Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_N2; Fanout = 3; CLK Node = 'Clock_50Mhz'
            Info: 2: + IC(1.083 ns) + CELL(0.787 ns) = 2.869 ns; Loc. = LCFF_X24_Y14_N5; Fanout = 2; REG Node = 'pattern_gen:inst1|clock_500Khz'
            Info: 3: + IC(1.623 ns) + CELL(0.000 ns) = 4.492 ns; Loc. = CLKCTRL_G1; Fanout = 57; COMB Node = 'pattern_gen:inst1|clock_500Khz~clkctrl'
            Info: 4: + IC(1.009 ns) + CELL(0.537 ns) = 6.038 ns; Loc. = LCFF_X23_Y11_N9; Fanout = 3; REG Node = 'pattern_gen:inst1|address_temp[0]'
            Info: Total cell delay = 2.323 ns ( 38.47 % )
            Info: Total interconnect delay = 3.715 ns ( 61.53 % )
    Info: + Micro clock to output delay of source is 0.250 ns
    Info: + Micro setup delay of destination is -0.036 ns
Warning: Circuit may not operate. Detected 69 non-operational path(s) clocked by clock "Clock_50Mhz" with clock skew larger than data delay. See Compilation Report for details.
Info: Found hold time violation between source  pin or register "sram_control:inst2|data_in_temp[14]" and destination pin or register "LCD_controller:inst|data_bus_value[3]" for clock "Clock_50Mhz" (Hold time is 1.46 ns)
    Info: + Largest clock skew is 3.381 ns
        Info: + Longest clock path from clock "Clock_50Mhz" to destination register is 6.044 ns
            Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_N2; Fanout = 3; CLK Node = 'Clock_50Mhz'
            Info: 2: + IC(1.083 ns) + CELL(0.787 ns) = 2.869 ns; Loc. = LCFF_X24_Y14_N29; Fanout = 2; REG Node = 'LCD_controller:inst|clock_400Hz'
            Info: 3: + IC(1.637 ns) + CELL(0.000 ns) = 4.506 ns; Loc. = CLKCTRL_G0; Fanout = 95; COMB Node = 'LCD_controller:inst|clock_400Hz~clkctrl'
            Info: 4: + IC(1.001 ns) + CELL(0.537 ns) = 6.044 ns; Loc. = LCFF_X18_Y11_N9; Fanout = 2; REG Node = 'LCD_controller:inst|data_bus_value[3]'
            Info: Total cell delay = 2.323 ns ( 38.43 % )
            Info: Total interconnect delay = 3.721 ns ( 61.57 % )
        Info: - Shortest clock path from clock "Clock_50Mhz" to source register is 2.663 ns
            Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_N2; Fanout = 3; CLK Node = 'Clock_50Mhz'
            Info: 2: + IC(0.118 ns) + CELL(0.000 ns) = 1.117 ns; Loc. = CLKCTRL_G2; Fanout = 73; COMB Node = 'Clock_50Mhz~clkctrl'
            Info: 3: + IC(1.009 ns) + CELL(0.537 ns) = 2.663 ns; Loc. = LCFF_X19_Y12_N11; Fanout = 4; REG Node = 'sram_control:inst2|data_in_temp[14]'
            Info: Total cell delay = 1.536 ns ( 57.68 % )
            Info: Total interconnect delay = 1.127 ns ( 42.32 % )
    Info: - Micro clock to output delay of source is 0.250 ns
    Info: - Shortest register to register delay is 1.937 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X19_Y12_N11; Fanout = 4; REG Node = 'sram_control:inst2|data_in_temp[14]'
        Info: 2: + IC(0.000 ns) + CELL(0.323 ns) = 0.323 ns; Loc. = LCCOMB_X19_Y12_N10; Fanout = 1; COMB Node = 'LCD_controller:inst|Selector6~13'
        Info: 3: + IC(0.254 ns) + CELL(0.149 ns) = 0.726 ns; Loc. = LCCOMB_X19_Y12_N2; Fanout = 1; COMB Node = 'LCD_controller:inst|Selector6~14'
        Info: 4: + IC(0.729 ns) + CELL(0.398 ns) = 1.853 ns; Loc. = LCCOMB_X18_Y11_N8; Fanout = 1; COMB Node = 'LCD_controller:inst|Selector6~16'
        Info: 5: + IC(0.000 ns) + CELL(0.084 ns) = 1.937 ns; Loc. = LCFF_X18_Y11_N9; Fanout = 2; REG Node = 'LCD_controller:inst|data_bus_value[3]'
        Info: Total cell delay = 0.954 ns ( 49.25 % )
        Info: Total interconnect delay = 0.983 ns ( 50.75 % )
    Info: + Micro hold delay of destination is 0.266 ns
Info: tsu for register "LCD_controller:inst|clock_count_400Hz[2]" (data pin = "Reset", clock pin = "Clock_50Mhz") is 5.719 ns
    Info: + Longest pin to register delay is 8.439 ns
        Info: 1: + IC(0.000 ns) + CELL(0.862 ns) = 0.862 ns; Loc. = PIN_W26; Fanout = 22; PIN Node = 'Reset'
        Info: 2: + IC(5.928 ns) + CELL(0.438 ns) = 7.228 ns; Loc. = LCCOMB_X23_Y14_N22; Fanout = 20; COMB Node = 'LCD_controller:inst|clock_count_400Hz[17]~66'
        Info: 3: + IC(0.701 ns) + CELL(0.510 ns) = 8.439 ns; Loc. = LCFF_X23_Y15_N17; Fanout = 3; REG Node = 'LCD_controller:inst|clock_count_400Hz[2]'
        Info: Total cell delay = 1.810 ns ( 21.45 % )
        Info: Total interconnect delay = 6.629 ns ( 78.55 % )
    Info: + Micro setup delay of destination is -0.036 ns
    Info: - Shortest clock path from clock "Clock_50Mhz" to destination register is 2.684 ns
        Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_N2; Fanout = 3; CLK Node = 'Clock_50Mhz'
        Info: 2: + IC(0.118 ns) + CELL(0.000 ns) = 1.117 ns; Loc. = CLKCTRL_G2; Fanout = 73; COMB Node = 'Clock_50Mhz~clkctrl'
        Info: 3: + IC(1.030 ns) + CELL(0.537 ns) = 2.684 ns; Loc. = LCFF_X23_Y15_N17; Fanout = 3; REG Node = 'LCD_controller:inst|clock_count_400Hz[2]'
        Info: Total cell delay = 1.536 ns ( 57.23 % )
        Info: Total interconnect delay = 1.148 ns ( 42.77 % )
Info: tco from clock "Clock_50Mhz" to destination pin "SRAM_ADDRESS[9]" through register "pattern_gen:inst1|address_temp[9]" is 12.972 ns
    Info: + Longest clock path from clock "Clock_50Mhz" to source register is 6.029 ns
        Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_N2; Fanout = 3; CLK Node = 'Clock_50Mhz'
        Info: 2: + IC(1.083 ns) + CELL(0.787 ns) = 2.869 ns; Loc. = LCFF_X24_Y14_N5; Fanout = 2; REG Node = 'pattern_gen:inst1|clock_500Khz'
        Info: 3: + IC(1.623 ns) + CELL(0.000 ns) = 4.492 ns; Loc. = CLKCTRL_G1; Fanout = 57; COMB Node = 'pattern_gen:inst1|clock_500Khz~clkctrl'
        Info: 4: + IC(1.000 ns) + CELL(0.537 ns) = 6.029 ns; Loc. = LCFF_X23_Y10_N31; Fanout = 6; REG Node = 'pattern_gen:inst1|address_temp[9]'
        Info: Total cell delay = 2.323 ns ( 38.53 % )
        Info: Total interconnect delay = 3.706 ns ( 61.47 % )
    Info: + Micro clock to output delay of source is 0.250 ns
    Info: + Longest register to pin delay is 6.693 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X23_Y10_N31; Fanout = 6; REG Node = 'pattern_gen:inst1|address_temp[9]'
        Info: 2: + IC(0.894 ns) + CELL(0.438 ns) = 1.332 ns; Loc. = LCCOMB_X23_Y12_N12; Fanout = 9; COMB Node = 'sram_control:inst2|address_out[9]~8'
        Info: 3: + IC(2.563 ns) + CELL(2.798 ns) = 6.693 ns; Loc. = PIN_AD7; Fanout = 0; PIN Node = 'SRAM_ADDRESS[9]'
        Info: Total cell delay = 3.236 ns ( 48.35 % )
        Info: Total interconnect delay = 3.457 ns ( 51.65 % )
Info: Longest tpd from source pin "Switches[17]" to destination pin "SRAM_ADDRESS[17]" is 12.204 ns
    Info: 1: + IC(0.000 ns) + CELL(0.852 ns) = 0.852 ns; Loc. = PIN_V2; Fanout = 1; PIN Node = 'Switches[17]'
    Info: 2: + IC(5.622 ns) + CELL(0.438 ns) = 6.912 ns; Loc. = LCCOMB_X24_Y14_N26; Fanout = 2; COMB Node = 'sram_control:inst2|address_out[17]~0'
    Info: 3: + IC(2.504 ns) + CELL(2.788 ns) = 12.204 ns; Loc. = PIN_AC8; Fanout = 0; PIN Node = 'SRAM_ADDRESS[17]'
    Info: Total cell delay = 4.078 ns ( 33.42 % )
    Info: Total interconnect delay = 8.126 ns ( 66.58 % )
Info: th for register "LCD_controller:inst|data_bus_value[2]" (data pin = "Switches[11]", clock pin = "Clock_50Mhz") is 1.743 ns
    Info: + Longest clock path from clock "Clock_50Mhz" to destination register is 6.060 ns
        Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_N2; Fanout = 3; CLK Node = 'Clock_50Mhz'
        Info: 2: + IC(1.083 ns) + CELL(0.787 ns) = 2.869 ns; Loc. = LCFF_X24_Y14_N29; Fanout = 2; REG Node = 'LCD_controller:inst|clock_400Hz'
        Info: 3: + IC(1.637 ns) + CELL(0.000 ns) = 4.506 ns; Loc. = CLKCTRL_G0; Fanout = 95; COMB Node = 'LCD_controller:inst|clock_400Hz~clkctrl'
        Info: 4: + IC(1.017 ns) + CELL(0.537 ns) = 6.060 ns; Loc. = LCFF_X24_Y12_N17; Fanout = 2; REG Node = 'LCD_controller:inst|data_bus_value[2]'
        Info: Total cell delay = 2.323 ns ( 38.33 % )
        Info: Total interconnect delay = 3.737 ns ( 61.67 % )
    Info: + Micro hold delay of destination is 0.266 ns
    Info: - Shortest pin to register delay is 4.583 ns
        Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_P1; Fanout = 4; PIN Node = 'Switches[11]'
        Info: 2: + IC(1.500 ns) + CELL(0.275 ns) = 2.774 ns; Loc. = LCCOMB_X23_Y12_N16; Fanout = 2; COMB Node = 'LCD_controller:inst|add_3[2]~53'
        Info: 3: + IC(0.449 ns) + CELL(0.393 ns) = 3.616 ns; Loc. = LCCOMB_X24_Y12_N10; Fanout = 1; COMB Node = 'LCD_controller:inst|Selector7~49'
        Info: 4: + IC(0.245 ns) + CELL(0.149 ns) = 4.010 ns; Loc. = LCCOMB_X24_Y12_N24; Fanout = 1; COMB Node = 'LCD_controller:inst|Selector7~60'
        Info: 5: + IC(0.247 ns) + CELL(0.242 ns) = 4.499 ns; Loc. = LCCOMB_X24_Y12_N16; Fanout = 1; COMB Node = 'LCD_controller:inst|Selector7~62'
        Info: 6: + IC(0.000 ns) + CELL(0.084 ns) = 4.583 ns; Loc. = LCFF_X24_Y12_N17; Fanout = 2; REG Node = 'LCD_controller:inst|data_bus_value[2]'
        Info: Total cell delay = 2.142 ns ( 46.74 % )
        Info: Total interconnect delay = 2.441 ns ( 53.26 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 281 megabytes
    Info: Processing ended: Wed Oct 12 14:51:49 2011
    Info: Elapsed time: 00:00:00
    Info: Total CPU time (on all processors): 00:00:00


