/****************************************************************************
 *     Copyright (c) 1999-2014, Broadcom Corporation
 *     All Rights Reserved
 *     Confidential Property of Broadcom Corporation
 *
 *
 * THIS SOFTWARE MAY ONLY BE USED SUBJECT TO AN EXECUTED SOFTWARE LICENSE
 * AGREEMENT  BETWEEN THE USER AND BROADCOM.  YOU HAVE NO RIGHT TO USE OR
 * EXPLOIT THIS MATERIAL EXCEPT SUBJECT TO THE TERMS OF SUCH AN AGREEMENT.
 *
 * Module Description:
 *                     DO NOT EDIT THIS FILE DIRECTLY
 *
 * This module was generated magically with RDB from a source description
 * file. You must edit the source file for changes to be made to this file.
 *
 *
 * Date:           Generated on               Mon Jul 28 13:28:39 2014
 *                 Full Compile MD5 Checksum  c5ff84748c7fa0d54c801cf0c03aeeca
 *                     (minus title and desc)
 *                 MD5 Checksum               62ec62fd8717a3b00aa7784ade95abce
 *
 * Compiled with:  RDB Utility                combo_header.pl
 *                 RDB.pm                     14541
 *                 unknown                    unknown
 *                 Perl Interpreter           5.008008
 *                 Operating System           linux
 *
 *
 ***************************************************************************/

#ifndef BCHP_XPT_RAVE_MISC_L2_INTR_H__
#define BCHP_XPT_RAVE_MISC_L2_INTR_H__

/***************************************************************************
 *XPT_RAVE_MISC_L2_INTR - Miscellaneous interrupt
 ***************************************************************************/
#define BCHP_XPT_RAVE_MISC_L2_INTR_CPU_STATUS_MISC 0x00a4f040 /* [RO] CPU interrupt Status Register */
#define BCHP_XPT_RAVE_MISC_L2_INTR_CPU_SET_MISC  0x00a4f044 /* [WO] CPU interrupt Set Register */
#define BCHP_XPT_RAVE_MISC_L2_INTR_CPU_CLEAR_MISC 0x00a4f048 /* [WO] CPU interrupt Clear Register */
#define BCHP_XPT_RAVE_MISC_L2_INTR_CPU_MASK_STATUS_MISC 0x00a4f04c /* [RO] CPU interrupt Mask Status Register */
#define BCHP_XPT_RAVE_MISC_L2_INTR_CPU_MASK_SET_MISC 0x00a4f050 /* [WO] CPU interrupt Mask Set Register */
#define BCHP_XPT_RAVE_MISC_L2_INTR_CPU_MASK_CLEAR_MISC 0x00a4f054 /* [WO] CPU interrupt Mask Clear Register */
#define BCHP_XPT_RAVE_MISC_L2_INTR_PCI_STATUS_MISC 0x00a4f058 /* [RO] PCI interrupt Status Register */
#define BCHP_XPT_RAVE_MISC_L2_INTR_PCI_SET_MISC  0x00a4f05c /* [WO] PCI interrupt Set Register */
#define BCHP_XPT_RAVE_MISC_L2_INTR_PCI_CLEAR_MISC 0x00a4f060 /* [WO] PCI interrupt Clear Register */
#define BCHP_XPT_RAVE_MISC_L2_INTR_PCI_MASK_STATUS_MISC 0x00a4f064 /* [RO] PCI interrupt Mask Status Register */
#define BCHP_XPT_RAVE_MISC_L2_INTR_PCI_MASK_SET_MISC 0x00a4f068 /* [WO] PCI interrupt Mask Set Register */
#define BCHP_XPT_RAVE_MISC_L2_INTR_PCI_MASK_CLEAR_MISC 0x00a4f06c /* [WO] PCI interrupt Mask Clear Register */

/***************************************************************************
 *CPU_STATUS_MISC - CPU interrupt Status Register
 ***************************************************************************/
/* XPT_RAVE_MISC_L2_INTR :: CPU_STATUS_MISC :: reserved0 [31:08] */
#define BCHP_XPT_RAVE_MISC_L2_INTR_CPU_STATUS_MISC_reserved0_MASK  0xffffff00
#define BCHP_XPT_RAVE_MISC_L2_INTR_CPU_STATUS_MISC_reserved0_SHIFT 8

/* XPT_RAVE_MISC_L2_INTR :: CPU_STATUS_MISC :: RAVE_MISC7_INTR [07:07] */
#define BCHP_XPT_RAVE_MISC_L2_INTR_CPU_STATUS_MISC_RAVE_MISC7_INTR_MASK 0x00000080
#define BCHP_XPT_RAVE_MISC_L2_INTR_CPU_STATUS_MISC_RAVE_MISC7_INTR_SHIFT 7
#define BCHP_XPT_RAVE_MISC_L2_INTR_CPU_STATUS_MISC_RAVE_MISC7_INTR_DEFAULT 0x00000000

/* XPT_RAVE_MISC_L2_INTR :: CPU_STATUS_MISC :: RAVE_MISC6_INTR [06:06] */
#define BCHP_XPT_RAVE_MISC_L2_INTR_CPU_STATUS_MISC_RAVE_MISC6_INTR_MASK 0x00000040
#define BCHP_XPT_RAVE_MISC_L2_INTR_CPU_STATUS_MISC_RAVE_MISC6_INTR_SHIFT 6
#define BCHP_XPT_RAVE_MISC_L2_INTR_CPU_STATUS_MISC_RAVE_MISC6_INTR_DEFAULT 0x00000000

/* XPT_RAVE_MISC_L2_INTR :: CPU_STATUS_MISC :: RAVE_MISC5_INTR [05:05] */
#define BCHP_XPT_RAVE_MISC_L2_INTR_CPU_STATUS_MISC_RAVE_MISC5_INTR_MASK 0x00000020
#define BCHP_XPT_RAVE_MISC_L2_INTR_CPU_STATUS_MISC_RAVE_MISC5_INTR_SHIFT 5
#define BCHP_XPT_RAVE_MISC_L2_INTR_CPU_STATUS_MISC_RAVE_MISC5_INTR_DEFAULT 0x00000000

/* XPT_RAVE_MISC_L2_INTR :: CPU_STATUS_MISC :: RAVE_MISC4_INTR [04:04] */
#define BCHP_XPT_RAVE_MISC_L2_INTR_CPU_STATUS_MISC_RAVE_MISC4_INTR_MASK 0x00000010
#define BCHP_XPT_RAVE_MISC_L2_INTR_CPU_STATUS_MISC_RAVE_MISC4_INTR_SHIFT 4
#define BCHP_XPT_RAVE_MISC_L2_INTR_CPU_STATUS_MISC_RAVE_MISC4_INTR_DEFAULT 0x00000000

/* XPT_RAVE_MISC_L2_INTR :: CPU_STATUS_MISC :: RAVE_MISC3_INTR [03:03] */
#define BCHP_XPT_RAVE_MISC_L2_INTR_CPU_STATUS_MISC_RAVE_MISC3_INTR_MASK 0x00000008
#define BCHP_XPT_RAVE_MISC_L2_INTR_CPU_STATUS_MISC_RAVE_MISC3_INTR_SHIFT 3
#define BCHP_XPT_RAVE_MISC_L2_INTR_CPU_STATUS_MISC_RAVE_MISC3_INTR_DEFAULT 0x00000000

/* XPT_RAVE_MISC_L2_INTR :: CPU_STATUS_MISC :: RAVE_MISC2_INTR [02:02] */
#define BCHP_XPT_RAVE_MISC_L2_INTR_CPU_STATUS_MISC_RAVE_MISC2_INTR_MASK 0x00000004
#define BCHP_XPT_RAVE_MISC_L2_INTR_CPU_STATUS_MISC_RAVE_MISC2_INTR_SHIFT 2
#define BCHP_XPT_RAVE_MISC_L2_INTR_CPU_STATUS_MISC_RAVE_MISC2_INTR_DEFAULT 0x00000000

/* XPT_RAVE_MISC_L2_INTR :: CPU_STATUS_MISC :: RAVE_MISC1_INTR [01:01] */
#define BCHP_XPT_RAVE_MISC_L2_INTR_CPU_STATUS_MISC_RAVE_MISC1_INTR_MASK 0x00000002
#define BCHP_XPT_RAVE_MISC_L2_INTR_CPU_STATUS_MISC_RAVE_MISC1_INTR_SHIFT 1
#define BCHP_XPT_RAVE_MISC_L2_INTR_CPU_STATUS_MISC_RAVE_MISC1_INTR_DEFAULT 0x00000000

/* XPT_RAVE_MISC_L2_INTR :: CPU_STATUS_MISC :: RAVE_MISC0_INTR [00:00] */
#define BCHP_XPT_RAVE_MISC_L2_INTR_CPU_STATUS_MISC_RAVE_MISC0_INTR_MASK 0x00000001
#define BCHP_XPT_RAVE_MISC_L2_INTR_CPU_STATUS_MISC_RAVE_MISC0_INTR_SHIFT 0
#define BCHP_XPT_RAVE_MISC_L2_INTR_CPU_STATUS_MISC_RAVE_MISC0_INTR_DEFAULT 0x00000000

/***************************************************************************
 *CPU_SET_MISC - CPU interrupt Set Register
 ***************************************************************************/
/* XPT_RAVE_MISC_L2_INTR :: CPU_SET_MISC :: reserved0 [31:08] */
#define BCHP_XPT_RAVE_MISC_L2_INTR_CPU_SET_MISC_reserved0_MASK     0xffffff00
#define BCHP_XPT_RAVE_MISC_L2_INTR_CPU_SET_MISC_reserved0_SHIFT    8

/* XPT_RAVE_MISC_L2_INTR :: CPU_SET_MISC :: RAVE_MISC7_INTR [07:07] */
#define BCHP_XPT_RAVE_MISC_L2_INTR_CPU_SET_MISC_RAVE_MISC7_INTR_MASK 0x00000080
#define BCHP_XPT_RAVE_MISC_L2_INTR_CPU_SET_MISC_RAVE_MISC7_INTR_SHIFT 7
#define BCHP_XPT_RAVE_MISC_L2_INTR_CPU_SET_MISC_RAVE_MISC7_INTR_DEFAULT 0x00000000

/* XPT_RAVE_MISC_L2_INTR :: CPU_SET_MISC :: RAVE_MISC6_INTR [06:06] */
#define BCHP_XPT_RAVE_MISC_L2_INTR_CPU_SET_MISC_RAVE_MISC6_INTR_MASK 0x00000040
#define BCHP_XPT_RAVE_MISC_L2_INTR_CPU_SET_MISC_RAVE_MISC6_INTR_SHIFT 6
#define BCHP_XPT_RAVE_MISC_L2_INTR_CPU_SET_MISC_RAVE_MISC6_INTR_DEFAULT 0x00000000

/* XPT_RAVE_MISC_L2_INTR :: CPU_SET_MISC :: RAVE_MISC5_INTR [05:05] */
#define BCHP_XPT_RAVE_MISC_L2_INTR_CPU_SET_MISC_RAVE_MISC5_INTR_MASK 0x00000020
#define BCHP_XPT_RAVE_MISC_L2_INTR_CPU_SET_MISC_RAVE_MISC5_INTR_SHIFT 5
#define BCHP_XPT_RAVE_MISC_L2_INTR_CPU_SET_MISC_RAVE_MISC5_INTR_DEFAULT 0x00000000

/* XPT_RAVE_MISC_L2_INTR :: CPU_SET_MISC :: RAVE_MISC4_INTR [04:04] */
#define BCHP_XPT_RAVE_MISC_L2_INTR_CPU_SET_MISC_RAVE_MISC4_INTR_MASK 0x00000010
#define BCHP_XPT_RAVE_MISC_L2_INTR_CPU_SET_MISC_RAVE_MISC4_INTR_SHIFT 4
#define BCHP_XPT_RAVE_MISC_L2_INTR_CPU_SET_MISC_RAVE_MISC4_INTR_DEFAULT 0x00000000

/* XPT_RAVE_MISC_L2_INTR :: CPU_SET_MISC :: RAVE_MISC3_INTR [03:03] */
#define BCHP_XPT_RAVE_MISC_L2_INTR_CPU_SET_MISC_RAVE_MISC3_INTR_MASK 0x00000008
#define BCHP_XPT_RAVE_MISC_L2_INTR_CPU_SET_MISC_RAVE_MISC3_INTR_SHIFT 3
#define BCHP_XPT_RAVE_MISC_L2_INTR_CPU_SET_MISC_RAVE_MISC3_INTR_DEFAULT 0x00000000

/* XPT_RAVE_MISC_L2_INTR :: CPU_SET_MISC :: RAVE_MISC2_INTR [02:02] */
#define BCHP_XPT_RAVE_MISC_L2_INTR_CPU_SET_MISC_RAVE_MISC2_INTR_MASK 0x00000004
#define BCHP_XPT_RAVE_MISC_L2_INTR_CPU_SET_MISC_RAVE_MISC2_INTR_SHIFT 2
#define BCHP_XPT_RAVE_MISC_L2_INTR_CPU_SET_MISC_RAVE_MISC2_INTR_DEFAULT 0x00000000

/* XPT_RAVE_MISC_L2_INTR :: CPU_SET_MISC :: RAVE_MISC1_INTR [01:01] */
#define BCHP_XPT_RAVE_MISC_L2_INTR_CPU_SET_MISC_RAVE_MISC1_INTR_MASK 0x00000002
#define BCHP_XPT_RAVE_MISC_L2_INTR_CPU_SET_MISC_RAVE_MISC1_INTR_SHIFT 1
#define BCHP_XPT_RAVE_MISC_L2_INTR_CPU_SET_MISC_RAVE_MISC1_INTR_DEFAULT 0x00000000

/* XPT_RAVE_MISC_L2_INTR :: CPU_SET_MISC :: RAVE_MISC0_INTR [00:00] */
#define BCHP_XPT_RAVE_MISC_L2_INTR_CPU_SET_MISC_RAVE_MISC0_INTR_MASK 0x00000001
#define BCHP_XPT_RAVE_MISC_L2_INTR_CPU_SET_MISC_RAVE_MISC0_INTR_SHIFT 0
#define BCHP_XPT_RAVE_MISC_L2_INTR_CPU_SET_MISC_RAVE_MISC0_INTR_DEFAULT 0x00000000

/***************************************************************************
 *CPU_CLEAR_MISC - CPU interrupt Clear Register
 ***************************************************************************/
/* XPT_RAVE_MISC_L2_INTR :: CPU_CLEAR_MISC :: reserved0 [31:08] */
#define BCHP_XPT_RAVE_MISC_L2_INTR_CPU_CLEAR_MISC_reserved0_MASK   0xffffff00
#define BCHP_XPT_RAVE_MISC_L2_INTR_CPU_CLEAR_MISC_reserved0_SHIFT  8

/* XPT_RAVE_MISC_L2_INTR :: CPU_CLEAR_MISC :: RAVE_MISC7_INTR [07:07] */
#define BCHP_XPT_RAVE_MISC_L2_INTR_CPU_CLEAR_MISC_RAVE_MISC7_INTR_MASK 0x00000080
#define BCHP_XPT_RAVE_MISC_L2_INTR_CPU_CLEAR_MISC_RAVE_MISC7_INTR_SHIFT 7
#define BCHP_XPT_RAVE_MISC_L2_INTR_CPU_CLEAR_MISC_RAVE_MISC7_INTR_DEFAULT 0x00000000

/* XPT_RAVE_MISC_L2_INTR :: CPU_CLEAR_MISC :: RAVE_MISC6_INTR [06:06] */
#define BCHP_XPT_RAVE_MISC_L2_INTR_CPU_CLEAR_MISC_RAVE_MISC6_INTR_MASK 0x00000040
#define BCHP_XPT_RAVE_MISC_L2_INTR_CPU_CLEAR_MISC_RAVE_MISC6_INTR_SHIFT 6
#define BCHP_XPT_RAVE_MISC_L2_INTR_CPU_CLEAR_MISC_RAVE_MISC6_INTR_DEFAULT 0x00000000

/* XPT_RAVE_MISC_L2_INTR :: CPU_CLEAR_MISC :: RAVE_MISC5_INTR [05:05] */
#define BCHP_XPT_RAVE_MISC_L2_INTR_CPU_CLEAR_MISC_RAVE_MISC5_INTR_MASK 0x00000020
#define BCHP_XPT_RAVE_MISC_L2_INTR_CPU_CLEAR_MISC_RAVE_MISC5_INTR_SHIFT 5
#define BCHP_XPT_RAVE_MISC_L2_INTR_CPU_CLEAR_MISC_RAVE_MISC5_INTR_DEFAULT 0x00000000

/* XPT_RAVE_MISC_L2_INTR :: CPU_CLEAR_MISC :: RAVE_MISC4_INTR [04:04] */
#define BCHP_XPT_RAVE_MISC_L2_INTR_CPU_CLEAR_MISC_RAVE_MISC4_INTR_MASK 0x00000010
#define BCHP_XPT_RAVE_MISC_L2_INTR_CPU_CLEAR_MISC_RAVE_MISC4_INTR_SHIFT 4
#define BCHP_XPT_RAVE_MISC_L2_INTR_CPU_CLEAR_MISC_RAVE_MISC4_INTR_DEFAULT 0x00000000

/* XPT_RAVE_MISC_L2_INTR :: CPU_CLEAR_MISC :: RAVE_MISC3_INTR [03:03] */
#define BCHP_XPT_RAVE_MISC_L2_INTR_CPU_CLEAR_MISC_RAVE_MISC3_INTR_MASK 0x00000008
#define BCHP_XPT_RAVE_MISC_L2_INTR_CPU_CLEAR_MISC_RAVE_MISC3_INTR_SHIFT 3
#define BCHP_XPT_RAVE_MISC_L2_INTR_CPU_CLEAR_MISC_RAVE_MISC3_INTR_DEFAULT 0x00000000

/* XPT_RAVE_MISC_L2_INTR :: CPU_CLEAR_MISC :: RAVE_MISC2_INTR [02:02] */
#define BCHP_XPT_RAVE_MISC_L2_INTR_CPU_CLEAR_MISC_RAVE_MISC2_INTR_MASK 0x00000004
#define BCHP_XPT_RAVE_MISC_L2_INTR_CPU_CLEAR_MISC_RAVE_MISC2_INTR_SHIFT 2
#define BCHP_XPT_RAVE_MISC_L2_INTR_CPU_CLEAR_MISC_RAVE_MISC2_INTR_DEFAULT 0x00000000

/* XPT_RAVE_MISC_L2_INTR :: CPU_CLEAR_MISC :: RAVE_MISC1_INTR [01:01] */
#define BCHP_XPT_RAVE_MISC_L2_INTR_CPU_CLEAR_MISC_RAVE_MISC1_INTR_MASK 0x00000002
#define BCHP_XPT_RAVE_MISC_L2_INTR_CPU_CLEAR_MISC_RAVE_MISC1_INTR_SHIFT 1
#define BCHP_XPT_RAVE_MISC_L2_INTR_CPU_CLEAR_MISC_RAVE_MISC1_INTR_DEFAULT 0x00000000

/* XPT_RAVE_MISC_L2_INTR :: CPU_CLEAR_MISC :: RAVE_MISC0_INTR [00:00] */
#define BCHP_XPT_RAVE_MISC_L2_INTR_CPU_CLEAR_MISC_RAVE_MISC0_INTR_MASK 0x00000001
#define BCHP_XPT_RAVE_MISC_L2_INTR_CPU_CLEAR_MISC_RAVE_MISC0_INTR_SHIFT 0
#define BCHP_XPT_RAVE_MISC_L2_INTR_CPU_CLEAR_MISC_RAVE_MISC0_INTR_DEFAULT 0x00000000

/***************************************************************************
 *CPU_MASK_STATUS_MISC - CPU interrupt Mask Status Register
 ***************************************************************************/
/* XPT_RAVE_MISC_L2_INTR :: CPU_MASK_STATUS_MISC :: reserved0 [31:08] */
#define BCHP_XPT_RAVE_MISC_L2_INTR_CPU_MASK_STATUS_MISC_reserved0_MASK 0xffffff00
#define BCHP_XPT_RAVE_MISC_L2_INTR_CPU_MASK_STATUS_MISC_reserved0_SHIFT 8

/* XPT_RAVE_MISC_L2_INTR :: CPU_MASK_STATUS_MISC :: RAVE_MISC7_INTR [07:07] */
#define BCHP_XPT_RAVE_MISC_L2_INTR_CPU_MASK_STATUS_MISC_RAVE_MISC7_INTR_MASK 0x00000080
#define BCHP_XPT_RAVE_MISC_L2_INTR_CPU_MASK_STATUS_MISC_RAVE_MISC7_INTR_SHIFT 7
#define BCHP_XPT_RAVE_MISC_L2_INTR_CPU_MASK_STATUS_MISC_RAVE_MISC7_INTR_DEFAULT 0x00000001

/* XPT_RAVE_MISC_L2_INTR :: CPU_MASK_STATUS_MISC :: RAVE_MISC6_INTR [06:06] */
#define BCHP_XPT_RAVE_MISC_L2_INTR_CPU_MASK_STATUS_MISC_RAVE_MISC6_INTR_MASK 0x00000040
#define BCHP_XPT_RAVE_MISC_L2_INTR_CPU_MASK_STATUS_MISC_RAVE_MISC6_INTR_SHIFT 6
#define BCHP_XPT_RAVE_MISC_L2_INTR_CPU_MASK_STATUS_MISC_RAVE_MISC6_INTR_DEFAULT 0x00000001

/* XPT_RAVE_MISC_L2_INTR :: CPU_MASK_STATUS_MISC :: RAVE_MISC5_INTR [05:05] */
#define BCHP_XPT_RAVE_MISC_L2_INTR_CPU_MASK_STATUS_MISC_RAVE_MISC5_INTR_MASK 0x00000020
#define BCHP_XPT_RAVE_MISC_L2_INTR_CPU_MASK_STATUS_MISC_RAVE_MISC5_INTR_SHIFT 5
#define BCHP_XPT_RAVE_MISC_L2_INTR_CPU_MASK_STATUS_MISC_RAVE_MISC5_INTR_DEFAULT 0x00000001

/* XPT_RAVE_MISC_L2_INTR :: CPU_MASK_STATUS_MISC :: RAVE_MISC4_INTR [04:04] */
#define BCHP_XPT_RAVE_MISC_L2_INTR_CPU_MASK_STATUS_MISC_RAVE_MISC4_INTR_MASK 0x00000010
#define BCHP_XPT_RAVE_MISC_L2_INTR_CPU_MASK_STATUS_MISC_RAVE_MISC4_INTR_SHIFT 4
#define BCHP_XPT_RAVE_MISC_L2_INTR_CPU_MASK_STATUS_MISC_RAVE_MISC4_INTR_DEFAULT 0x00000001

/* XPT_RAVE_MISC_L2_INTR :: CPU_MASK_STATUS_MISC :: RAVE_MISC3_INTR [03:03] */
#define BCHP_XPT_RAVE_MISC_L2_INTR_CPU_MASK_STATUS_MISC_RAVE_MISC3_INTR_MASK 0x00000008
#define BCHP_XPT_RAVE_MISC_L2_INTR_CPU_MASK_STATUS_MISC_RAVE_MISC3_INTR_SHIFT 3
#define BCHP_XPT_RAVE_MISC_L2_INTR_CPU_MASK_STATUS_MISC_RAVE_MISC3_INTR_DEFAULT 0x00000001

/* XPT_RAVE_MISC_L2_INTR :: CPU_MASK_STATUS_MISC :: RAVE_MISC2_INTR [02:02] */
#define BCHP_XPT_RAVE_MISC_L2_INTR_CPU_MASK_STATUS_MISC_RAVE_MISC2_INTR_MASK 0x00000004
#define BCHP_XPT_RAVE_MISC_L2_INTR_CPU_MASK_STATUS_MISC_RAVE_MISC2_INTR_SHIFT 2
#define BCHP_XPT_RAVE_MISC_L2_INTR_CPU_MASK_STATUS_MISC_RAVE_MISC2_INTR_DEFAULT 0x00000001

/* XPT_RAVE_MISC_L2_INTR :: CPU_MASK_STATUS_MISC :: RAVE_MISC1_INTR [01:01] */
#define BCHP_XPT_RAVE_MISC_L2_INTR_CPU_MASK_STATUS_MISC_RAVE_MISC1_INTR_MASK 0x00000002
#define BCHP_XPT_RAVE_MISC_L2_INTR_CPU_MASK_STATUS_MISC_RAVE_MISC1_INTR_SHIFT 1
#define BCHP_XPT_RAVE_MISC_L2_INTR_CPU_MASK_STATUS_MISC_RAVE_MISC1_INTR_DEFAULT 0x00000001

/* XPT_RAVE_MISC_L2_INTR :: CPU_MASK_STATUS_MISC :: RAVE_MISC0_INTR [00:00] */
#define BCHP_XPT_RAVE_MISC_L2_INTR_CPU_MASK_STATUS_MISC_RAVE_MISC0_INTR_MASK 0x00000001
#define BCHP_XPT_RAVE_MISC_L2_INTR_CPU_MASK_STATUS_MISC_RAVE_MISC0_INTR_SHIFT 0
#define BCHP_XPT_RAVE_MISC_L2_INTR_CPU_MASK_STATUS_MISC_RAVE_MISC0_INTR_DEFAULT 0x00000001

/***************************************************************************
 *CPU_MASK_SET_MISC - CPU interrupt Mask Set Register
 ***************************************************************************/
/* XPT_RAVE_MISC_L2_INTR :: CPU_MASK_SET_MISC :: reserved0 [31:08] */
#define BCHP_XPT_RAVE_MISC_L2_INTR_CPU_MASK_SET_MISC_reserved0_MASK 0xffffff00
#define BCHP_XPT_RAVE_MISC_L2_INTR_CPU_MASK_SET_MISC_reserved0_SHIFT 8

/* XPT_RAVE_MISC_L2_INTR :: CPU_MASK_SET_MISC :: RAVE_MISC7_INTR [07:07] */
#define BCHP_XPT_RAVE_MISC_L2_INTR_CPU_MASK_SET_MISC_RAVE_MISC7_INTR_MASK 0x00000080
#define BCHP_XPT_RAVE_MISC_L2_INTR_CPU_MASK_SET_MISC_RAVE_MISC7_INTR_SHIFT 7
#define BCHP_XPT_RAVE_MISC_L2_INTR_CPU_MASK_SET_MISC_RAVE_MISC7_INTR_DEFAULT 0x00000001

/* XPT_RAVE_MISC_L2_INTR :: CPU_MASK_SET_MISC :: RAVE_MISC6_INTR [06:06] */
#define BCHP_XPT_RAVE_MISC_L2_INTR_CPU_MASK_SET_MISC_RAVE_MISC6_INTR_MASK 0x00000040
#define BCHP_XPT_RAVE_MISC_L2_INTR_CPU_MASK_SET_MISC_RAVE_MISC6_INTR_SHIFT 6
#define BCHP_XPT_RAVE_MISC_L2_INTR_CPU_MASK_SET_MISC_RAVE_MISC6_INTR_DEFAULT 0x00000001

/* XPT_RAVE_MISC_L2_INTR :: CPU_MASK_SET_MISC :: RAVE_MISC5_INTR [05:05] */
#define BCHP_XPT_RAVE_MISC_L2_INTR_CPU_MASK_SET_MISC_RAVE_MISC5_INTR_MASK 0x00000020
#define BCHP_XPT_RAVE_MISC_L2_INTR_CPU_MASK_SET_MISC_RAVE_MISC5_INTR_SHIFT 5
#define BCHP_XPT_RAVE_MISC_L2_INTR_CPU_MASK_SET_MISC_RAVE_MISC5_INTR_DEFAULT 0x00000001

/* XPT_RAVE_MISC_L2_INTR :: CPU_MASK_SET_MISC :: RAVE_MISC4_INTR [04:04] */
#define BCHP_XPT_RAVE_MISC_L2_INTR_CPU_MASK_SET_MISC_RAVE_MISC4_INTR_MASK 0x00000010
#define BCHP_XPT_RAVE_MISC_L2_INTR_CPU_MASK_SET_MISC_RAVE_MISC4_INTR_SHIFT 4
#define BCHP_XPT_RAVE_MISC_L2_INTR_CPU_MASK_SET_MISC_RAVE_MISC4_INTR_DEFAULT 0x00000001

/* XPT_RAVE_MISC_L2_INTR :: CPU_MASK_SET_MISC :: RAVE_MISC3_INTR [03:03] */
#define BCHP_XPT_RAVE_MISC_L2_INTR_CPU_MASK_SET_MISC_RAVE_MISC3_INTR_MASK 0x00000008
#define BCHP_XPT_RAVE_MISC_L2_INTR_CPU_MASK_SET_MISC_RAVE_MISC3_INTR_SHIFT 3
#define BCHP_XPT_RAVE_MISC_L2_INTR_CPU_MASK_SET_MISC_RAVE_MISC3_INTR_DEFAULT 0x00000001

/* XPT_RAVE_MISC_L2_INTR :: CPU_MASK_SET_MISC :: RAVE_MISC2_INTR [02:02] */
#define BCHP_XPT_RAVE_MISC_L2_INTR_CPU_MASK_SET_MISC_RAVE_MISC2_INTR_MASK 0x00000004
#define BCHP_XPT_RAVE_MISC_L2_INTR_CPU_MASK_SET_MISC_RAVE_MISC2_INTR_SHIFT 2
#define BCHP_XPT_RAVE_MISC_L2_INTR_CPU_MASK_SET_MISC_RAVE_MISC2_INTR_DEFAULT 0x00000001

/* XPT_RAVE_MISC_L2_INTR :: CPU_MASK_SET_MISC :: RAVE_MISC1_INTR [01:01] */
#define BCHP_XPT_RAVE_MISC_L2_INTR_CPU_MASK_SET_MISC_RAVE_MISC1_INTR_MASK 0x00000002
#define BCHP_XPT_RAVE_MISC_L2_INTR_CPU_MASK_SET_MISC_RAVE_MISC1_INTR_SHIFT 1
#define BCHP_XPT_RAVE_MISC_L2_INTR_CPU_MASK_SET_MISC_RAVE_MISC1_INTR_DEFAULT 0x00000001

/* XPT_RAVE_MISC_L2_INTR :: CPU_MASK_SET_MISC :: RAVE_MISC0_INTR [00:00] */
#define BCHP_XPT_RAVE_MISC_L2_INTR_CPU_MASK_SET_MISC_RAVE_MISC0_INTR_MASK 0x00000001
#define BCHP_XPT_RAVE_MISC_L2_INTR_CPU_MASK_SET_MISC_RAVE_MISC0_INTR_SHIFT 0
#define BCHP_XPT_RAVE_MISC_L2_INTR_CPU_MASK_SET_MISC_RAVE_MISC0_INTR_DEFAULT 0x00000001

/***************************************************************************
 *CPU_MASK_CLEAR_MISC - CPU interrupt Mask Clear Register
 ***************************************************************************/
/* XPT_RAVE_MISC_L2_INTR :: CPU_MASK_CLEAR_MISC :: reserved0 [31:08] */
#define BCHP_XPT_RAVE_MISC_L2_INTR_CPU_MASK_CLEAR_MISC_reserved0_MASK 0xffffff00
#define BCHP_XPT_RAVE_MISC_L2_INTR_CPU_MASK_CLEAR_MISC_reserved0_SHIFT 8

/* XPT_RAVE_MISC_L2_INTR :: CPU_MASK_CLEAR_MISC :: RAVE_MISC7_INTR [07:07] */
#define BCHP_XPT_RAVE_MISC_L2_INTR_CPU_MASK_CLEAR_MISC_RAVE_MISC7_INTR_MASK 0x00000080
#define BCHP_XPT_RAVE_MISC_L2_INTR_CPU_MASK_CLEAR_MISC_RAVE_MISC7_INTR_SHIFT 7
#define BCHP_XPT_RAVE_MISC_L2_INTR_CPU_MASK_CLEAR_MISC_RAVE_MISC7_INTR_DEFAULT 0x00000001

/* XPT_RAVE_MISC_L2_INTR :: CPU_MASK_CLEAR_MISC :: RAVE_MISC6_INTR [06:06] */
#define BCHP_XPT_RAVE_MISC_L2_INTR_CPU_MASK_CLEAR_MISC_RAVE_MISC6_INTR_MASK 0x00000040
#define BCHP_XPT_RAVE_MISC_L2_INTR_CPU_MASK_CLEAR_MISC_RAVE_MISC6_INTR_SHIFT 6
#define BCHP_XPT_RAVE_MISC_L2_INTR_CPU_MASK_CLEAR_MISC_RAVE_MISC6_INTR_DEFAULT 0x00000001

/* XPT_RAVE_MISC_L2_INTR :: CPU_MASK_CLEAR_MISC :: RAVE_MISC5_INTR [05:05] */
#define BCHP_XPT_RAVE_MISC_L2_INTR_CPU_MASK_CLEAR_MISC_RAVE_MISC5_INTR_MASK 0x00000020
#define BCHP_XPT_RAVE_MISC_L2_INTR_CPU_MASK_CLEAR_MISC_RAVE_MISC5_INTR_SHIFT 5
#define BCHP_XPT_RAVE_MISC_L2_INTR_CPU_MASK_CLEAR_MISC_RAVE_MISC5_INTR_DEFAULT 0x00000001

/* XPT_RAVE_MISC_L2_INTR :: CPU_MASK_CLEAR_MISC :: RAVE_MISC4_INTR [04:04] */
#define BCHP_XPT_RAVE_MISC_L2_INTR_CPU_MASK_CLEAR_MISC_RAVE_MISC4_INTR_MASK 0x00000010
#define BCHP_XPT_RAVE_MISC_L2_INTR_CPU_MASK_CLEAR_MISC_RAVE_MISC4_INTR_SHIFT 4
#define BCHP_XPT_RAVE_MISC_L2_INTR_CPU_MASK_CLEAR_MISC_RAVE_MISC4_INTR_DEFAULT 0x00000001

/* XPT_RAVE_MISC_L2_INTR :: CPU_MASK_CLEAR_MISC :: RAVE_MISC3_INTR [03:03] */
#define BCHP_XPT_RAVE_MISC_L2_INTR_CPU_MASK_CLEAR_MISC_RAVE_MISC3_INTR_MASK 0x00000008
#define BCHP_XPT_RAVE_MISC_L2_INTR_CPU_MASK_CLEAR_MISC_RAVE_MISC3_INTR_SHIFT 3
#define BCHP_XPT_RAVE_MISC_L2_INTR_CPU_MASK_CLEAR_MISC_RAVE_MISC3_INTR_DEFAULT 0x00000001

/* XPT_RAVE_MISC_L2_INTR :: CPU_MASK_CLEAR_MISC :: RAVE_MISC2_INTR [02:02] */
#define BCHP_XPT_RAVE_MISC_L2_INTR_CPU_MASK_CLEAR_MISC_RAVE_MISC2_INTR_MASK 0x00000004
#define BCHP_XPT_RAVE_MISC_L2_INTR_CPU_MASK_CLEAR_MISC_RAVE_MISC2_INTR_SHIFT 2
#define BCHP_XPT_RAVE_MISC_L2_INTR_CPU_MASK_CLEAR_MISC_RAVE_MISC2_INTR_DEFAULT 0x00000001

/* XPT_RAVE_MISC_L2_INTR :: CPU_MASK_CLEAR_MISC :: RAVE_MISC1_INTR [01:01] */
#define BCHP_XPT_RAVE_MISC_L2_INTR_CPU_MASK_CLEAR_MISC_RAVE_MISC1_INTR_MASK 0x00000002
#define BCHP_XPT_RAVE_MISC_L2_INTR_CPU_MASK_CLEAR_MISC_RAVE_MISC1_INTR_SHIFT 1
#define BCHP_XPT_RAVE_MISC_L2_INTR_CPU_MASK_CLEAR_MISC_RAVE_MISC1_INTR_DEFAULT 0x00000001

/* XPT_RAVE_MISC_L2_INTR :: CPU_MASK_CLEAR_MISC :: RAVE_MISC0_INTR [00:00] */
#define BCHP_XPT_RAVE_MISC_L2_INTR_CPU_MASK_CLEAR_MISC_RAVE_MISC0_INTR_MASK 0x00000001
#define BCHP_XPT_RAVE_MISC_L2_INTR_CPU_MASK_CLEAR_MISC_RAVE_MISC0_INTR_SHIFT 0
#define BCHP_XPT_RAVE_MISC_L2_INTR_CPU_MASK_CLEAR_MISC_RAVE_MISC0_INTR_DEFAULT 0x00000001

/***************************************************************************
 *PCI_STATUS_MISC - PCI interrupt Status Register
 ***************************************************************************/
/* XPT_RAVE_MISC_L2_INTR :: PCI_STATUS_MISC :: reserved0 [31:08] */
#define BCHP_XPT_RAVE_MISC_L2_INTR_PCI_STATUS_MISC_reserved0_MASK  0xffffff00
#define BCHP_XPT_RAVE_MISC_L2_INTR_PCI_STATUS_MISC_reserved0_SHIFT 8

/* XPT_RAVE_MISC_L2_INTR :: PCI_STATUS_MISC :: RAVE_MISC7_INTR [07:07] */
#define BCHP_XPT_RAVE_MISC_L2_INTR_PCI_STATUS_MISC_RAVE_MISC7_INTR_MASK 0x00000080
#define BCHP_XPT_RAVE_MISC_L2_INTR_PCI_STATUS_MISC_RAVE_MISC7_INTR_SHIFT 7
#define BCHP_XPT_RAVE_MISC_L2_INTR_PCI_STATUS_MISC_RAVE_MISC7_INTR_DEFAULT 0x00000000

/* XPT_RAVE_MISC_L2_INTR :: PCI_STATUS_MISC :: RAVE_MISC6_INTR [06:06] */
#define BCHP_XPT_RAVE_MISC_L2_INTR_PCI_STATUS_MISC_RAVE_MISC6_INTR_MASK 0x00000040
#define BCHP_XPT_RAVE_MISC_L2_INTR_PCI_STATUS_MISC_RAVE_MISC6_INTR_SHIFT 6
#define BCHP_XPT_RAVE_MISC_L2_INTR_PCI_STATUS_MISC_RAVE_MISC6_INTR_DEFAULT 0x00000000

/* XPT_RAVE_MISC_L2_INTR :: PCI_STATUS_MISC :: RAVE_MISC5_INTR [05:05] */
#define BCHP_XPT_RAVE_MISC_L2_INTR_PCI_STATUS_MISC_RAVE_MISC5_INTR_MASK 0x00000020
#define BCHP_XPT_RAVE_MISC_L2_INTR_PCI_STATUS_MISC_RAVE_MISC5_INTR_SHIFT 5
#define BCHP_XPT_RAVE_MISC_L2_INTR_PCI_STATUS_MISC_RAVE_MISC5_INTR_DEFAULT 0x00000000

/* XPT_RAVE_MISC_L2_INTR :: PCI_STATUS_MISC :: RAVE_MISC4_INTR [04:04] */
#define BCHP_XPT_RAVE_MISC_L2_INTR_PCI_STATUS_MISC_RAVE_MISC4_INTR_MASK 0x00000010
#define BCHP_XPT_RAVE_MISC_L2_INTR_PCI_STATUS_MISC_RAVE_MISC4_INTR_SHIFT 4
#define BCHP_XPT_RAVE_MISC_L2_INTR_PCI_STATUS_MISC_RAVE_MISC4_INTR_DEFAULT 0x00000000

/* XPT_RAVE_MISC_L2_INTR :: PCI_STATUS_MISC :: RAVE_MISC3_INTR [03:03] */
#define BCHP_XPT_RAVE_MISC_L2_INTR_PCI_STATUS_MISC_RAVE_MISC3_INTR_MASK 0x00000008
#define BCHP_XPT_RAVE_MISC_L2_INTR_PCI_STATUS_MISC_RAVE_MISC3_INTR_SHIFT 3
#define BCHP_XPT_RAVE_MISC_L2_INTR_PCI_STATUS_MISC_RAVE_MISC3_INTR_DEFAULT 0x00000000

/* XPT_RAVE_MISC_L2_INTR :: PCI_STATUS_MISC :: RAVE_MISC2_INTR [02:02] */
#define BCHP_XPT_RAVE_MISC_L2_INTR_PCI_STATUS_MISC_RAVE_MISC2_INTR_MASK 0x00000004
#define BCHP_XPT_RAVE_MISC_L2_INTR_PCI_STATUS_MISC_RAVE_MISC2_INTR_SHIFT 2
#define BCHP_XPT_RAVE_MISC_L2_INTR_PCI_STATUS_MISC_RAVE_MISC2_INTR_DEFAULT 0x00000000

/* XPT_RAVE_MISC_L2_INTR :: PCI_STATUS_MISC :: RAVE_MISC1_INTR [01:01] */
#define BCHP_XPT_RAVE_MISC_L2_INTR_PCI_STATUS_MISC_RAVE_MISC1_INTR_MASK 0x00000002
#define BCHP_XPT_RAVE_MISC_L2_INTR_PCI_STATUS_MISC_RAVE_MISC1_INTR_SHIFT 1
#define BCHP_XPT_RAVE_MISC_L2_INTR_PCI_STATUS_MISC_RAVE_MISC1_INTR_DEFAULT 0x00000000

/* XPT_RAVE_MISC_L2_INTR :: PCI_STATUS_MISC :: RAVE_MISC0_INTR [00:00] */
#define BCHP_XPT_RAVE_MISC_L2_INTR_PCI_STATUS_MISC_RAVE_MISC0_INTR_MASK 0x00000001
#define BCHP_XPT_RAVE_MISC_L2_INTR_PCI_STATUS_MISC_RAVE_MISC0_INTR_SHIFT 0
#define BCHP_XPT_RAVE_MISC_L2_INTR_PCI_STATUS_MISC_RAVE_MISC0_INTR_DEFAULT 0x00000000

/***************************************************************************
 *PCI_SET_MISC - PCI interrupt Set Register
 ***************************************************************************/
/* XPT_RAVE_MISC_L2_INTR :: PCI_SET_MISC :: reserved0 [31:08] */
#define BCHP_XPT_RAVE_MISC_L2_INTR_PCI_SET_MISC_reserved0_MASK     0xffffff00
#define BCHP_XPT_RAVE_MISC_L2_INTR_PCI_SET_MISC_reserved0_SHIFT    8

/* XPT_RAVE_MISC_L2_INTR :: PCI_SET_MISC :: RAVE_MISC7_INTR [07:07] */
#define BCHP_XPT_RAVE_MISC_L2_INTR_PCI_SET_MISC_RAVE_MISC7_INTR_MASK 0x00000080
#define BCHP_XPT_RAVE_MISC_L2_INTR_PCI_SET_MISC_RAVE_MISC7_INTR_SHIFT 7
#define BCHP_XPT_RAVE_MISC_L2_INTR_PCI_SET_MISC_RAVE_MISC7_INTR_DEFAULT 0x00000000

/* XPT_RAVE_MISC_L2_INTR :: PCI_SET_MISC :: RAVE_MISC6_INTR [06:06] */
#define BCHP_XPT_RAVE_MISC_L2_INTR_PCI_SET_MISC_RAVE_MISC6_INTR_MASK 0x00000040
#define BCHP_XPT_RAVE_MISC_L2_INTR_PCI_SET_MISC_RAVE_MISC6_INTR_SHIFT 6
#define BCHP_XPT_RAVE_MISC_L2_INTR_PCI_SET_MISC_RAVE_MISC6_INTR_DEFAULT 0x00000000

/* XPT_RAVE_MISC_L2_INTR :: PCI_SET_MISC :: RAVE_MISC5_INTR [05:05] */
#define BCHP_XPT_RAVE_MISC_L2_INTR_PCI_SET_MISC_RAVE_MISC5_INTR_MASK 0x00000020
#define BCHP_XPT_RAVE_MISC_L2_INTR_PCI_SET_MISC_RAVE_MISC5_INTR_SHIFT 5
#define BCHP_XPT_RAVE_MISC_L2_INTR_PCI_SET_MISC_RAVE_MISC5_INTR_DEFAULT 0x00000000

/* XPT_RAVE_MISC_L2_INTR :: PCI_SET_MISC :: RAVE_MISC4_INTR [04:04] */
#define BCHP_XPT_RAVE_MISC_L2_INTR_PCI_SET_MISC_RAVE_MISC4_INTR_MASK 0x00000010
#define BCHP_XPT_RAVE_MISC_L2_INTR_PCI_SET_MISC_RAVE_MISC4_INTR_SHIFT 4
#define BCHP_XPT_RAVE_MISC_L2_INTR_PCI_SET_MISC_RAVE_MISC4_INTR_DEFAULT 0x00000000

/* XPT_RAVE_MISC_L2_INTR :: PCI_SET_MISC :: RAVE_MISC3_INTR [03:03] */
#define BCHP_XPT_RAVE_MISC_L2_INTR_PCI_SET_MISC_RAVE_MISC3_INTR_MASK 0x00000008
#define BCHP_XPT_RAVE_MISC_L2_INTR_PCI_SET_MISC_RAVE_MISC3_INTR_SHIFT 3
#define BCHP_XPT_RAVE_MISC_L2_INTR_PCI_SET_MISC_RAVE_MISC3_INTR_DEFAULT 0x00000000

/* XPT_RAVE_MISC_L2_INTR :: PCI_SET_MISC :: RAVE_MISC2_INTR [02:02] */
#define BCHP_XPT_RAVE_MISC_L2_INTR_PCI_SET_MISC_RAVE_MISC2_INTR_MASK 0x00000004
#define BCHP_XPT_RAVE_MISC_L2_INTR_PCI_SET_MISC_RAVE_MISC2_INTR_SHIFT 2
#define BCHP_XPT_RAVE_MISC_L2_INTR_PCI_SET_MISC_RAVE_MISC2_INTR_DEFAULT 0x00000000

/* XPT_RAVE_MISC_L2_INTR :: PCI_SET_MISC :: RAVE_MISC1_INTR [01:01] */
#define BCHP_XPT_RAVE_MISC_L2_INTR_PCI_SET_MISC_RAVE_MISC1_INTR_MASK 0x00000002
#define BCHP_XPT_RAVE_MISC_L2_INTR_PCI_SET_MISC_RAVE_MISC1_INTR_SHIFT 1
#define BCHP_XPT_RAVE_MISC_L2_INTR_PCI_SET_MISC_RAVE_MISC1_INTR_DEFAULT 0x00000000

/* XPT_RAVE_MISC_L2_INTR :: PCI_SET_MISC :: RAVE_MISC0_INTR [00:00] */
#define BCHP_XPT_RAVE_MISC_L2_INTR_PCI_SET_MISC_RAVE_MISC0_INTR_MASK 0x00000001
#define BCHP_XPT_RAVE_MISC_L2_INTR_PCI_SET_MISC_RAVE_MISC0_INTR_SHIFT 0
#define BCHP_XPT_RAVE_MISC_L2_INTR_PCI_SET_MISC_RAVE_MISC0_INTR_DEFAULT 0x00000000

/***************************************************************************
 *PCI_CLEAR_MISC - PCI interrupt Clear Register
 ***************************************************************************/
/* XPT_RAVE_MISC_L2_INTR :: PCI_CLEAR_MISC :: reserved0 [31:08] */
#define BCHP_XPT_RAVE_MISC_L2_INTR_PCI_CLEAR_MISC_reserved0_MASK   0xffffff00
#define BCHP_XPT_RAVE_MISC_L2_INTR_PCI_CLEAR_MISC_reserved0_SHIFT  8

/* XPT_RAVE_MISC_L2_INTR :: PCI_CLEAR_MISC :: RAVE_MISC7_INTR [07:07] */
#define BCHP_XPT_RAVE_MISC_L2_INTR_PCI_CLEAR_MISC_RAVE_MISC7_INTR_MASK 0x00000080
#define BCHP_XPT_RAVE_MISC_L2_INTR_PCI_CLEAR_MISC_RAVE_MISC7_INTR_SHIFT 7
#define BCHP_XPT_RAVE_MISC_L2_INTR_PCI_CLEAR_MISC_RAVE_MISC7_INTR_DEFAULT 0x00000000

/* XPT_RAVE_MISC_L2_INTR :: PCI_CLEAR_MISC :: RAVE_MISC6_INTR [06:06] */
#define BCHP_XPT_RAVE_MISC_L2_INTR_PCI_CLEAR_MISC_RAVE_MISC6_INTR_MASK 0x00000040
#define BCHP_XPT_RAVE_MISC_L2_INTR_PCI_CLEAR_MISC_RAVE_MISC6_INTR_SHIFT 6
#define BCHP_XPT_RAVE_MISC_L2_INTR_PCI_CLEAR_MISC_RAVE_MISC6_INTR_DEFAULT 0x00000000

/* XPT_RAVE_MISC_L2_INTR :: PCI_CLEAR_MISC :: RAVE_MISC5_INTR [05:05] */
#define BCHP_XPT_RAVE_MISC_L2_INTR_PCI_CLEAR_MISC_RAVE_MISC5_INTR_MASK 0x00000020
#define BCHP_XPT_RAVE_MISC_L2_INTR_PCI_CLEAR_MISC_RAVE_MISC5_INTR_SHIFT 5
#define BCHP_XPT_RAVE_MISC_L2_INTR_PCI_CLEAR_MISC_RAVE_MISC5_INTR_DEFAULT 0x00000000

/* XPT_RAVE_MISC_L2_INTR :: PCI_CLEAR_MISC :: RAVE_MISC4_INTR [04:04] */
#define BCHP_XPT_RAVE_MISC_L2_INTR_PCI_CLEAR_MISC_RAVE_MISC4_INTR_MASK 0x00000010
#define BCHP_XPT_RAVE_MISC_L2_INTR_PCI_CLEAR_MISC_RAVE_MISC4_INTR_SHIFT 4
#define BCHP_XPT_RAVE_MISC_L2_INTR_PCI_CLEAR_MISC_RAVE_MISC4_INTR_DEFAULT 0x00000000

/* XPT_RAVE_MISC_L2_INTR :: PCI_CLEAR_MISC :: RAVE_MISC3_INTR [03:03] */
#define BCHP_XPT_RAVE_MISC_L2_INTR_PCI_CLEAR_MISC_RAVE_MISC3_INTR_MASK 0x00000008
#define BCHP_XPT_RAVE_MISC_L2_INTR_PCI_CLEAR_MISC_RAVE_MISC3_INTR_SHIFT 3
#define BCHP_XPT_RAVE_MISC_L2_INTR_PCI_CLEAR_MISC_RAVE_MISC3_INTR_DEFAULT 0x00000000

/* XPT_RAVE_MISC_L2_INTR :: PCI_CLEAR_MISC :: RAVE_MISC2_INTR [02:02] */
#define BCHP_XPT_RAVE_MISC_L2_INTR_PCI_CLEAR_MISC_RAVE_MISC2_INTR_MASK 0x00000004
#define BCHP_XPT_RAVE_MISC_L2_INTR_PCI_CLEAR_MISC_RAVE_MISC2_INTR_SHIFT 2
#define BCHP_XPT_RAVE_MISC_L2_INTR_PCI_CLEAR_MISC_RAVE_MISC2_INTR_DEFAULT 0x00000000

/* XPT_RAVE_MISC_L2_INTR :: PCI_CLEAR_MISC :: RAVE_MISC1_INTR [01:01] */
#define BCHP_XPT_RAVE_MISC_L2_INTR_PCI_CLEAR_MISC_RAVE_MISC1_INTR_MASK 0x00000002
#define BCHP_XPT_RAVE_MISC_L2_INTR_PCI_CLEAR_MISC_RAVE_MISC1_INTR_SHIFT 1
#define BCHP_XPT_RAVE_MISC_L2_INTR_PCI_CLEAR_MISC_RAVE_MISC1_INTR_DEFAULT 0x00000000

/* XPT_RAVE_MISC_L2_INTR :: PCI_CLEAR_MISC :: RAVE_MISC0_INTR [00:00] */
#define BCHP_XPT_RAVE_MISC_L2_INTR_PCI_CLEAR_MISC_RAVE_MISC0_INTR_MASK 0x00000001
#define BCHP_XPT_RAVE_MISC_L2_INTR_PCI_CLEAR_MISC_RAVE_MISC0_INTR_SHIFT 0
#define BCHP_XPT_RAVE_MISC_L2_INTR_PCI_CLEAR_MISC_RAVE_MISC0_INTR_DEFAULT 0x00000000

/***************************************************************************
 *PCI_MASK_STATUS_MISC - PCI interrupt Mask Status Register
 ***************************************************************************/
/* XPT_RAVE_MISC_L2_INTR :: PCI_MASK_STATUS_MISC :: reserved0 [31:08] */
#define BCHP_XPT_RAVE_MISC_L2_INTR_PCI_MASK_STATUS_MISC_reserved0_MASK 0xffffff00
#define BCHP_XPT_RAVE_MISC_L2_INTR_PCI_MASK_STATUS_MISC_reserved0_SHIFT 8

/* XPT_RAVE_MISC_L2_INTR :: PCI_MASK_STATUS_MISC :: RAVE_MISC7_INTR [07:07] */
#define BCHP_XPT_RAVE_MISC_L2_INTR_PCI_MASK_STATUS_MISC_RAVE_MISC7_INTR_MASK 0x00000080
#define BCHP_XPT_RAVE_MISC_L2_INTR_PCI_MASK_STATUS_MISC_RAVE_MISC7_INTR_SHIFT 7
#define BCHP_XPT_RAVE_MISC_L2_INTR_PCI_MASK_STATUS_MISC_RAVE_MISC7_INTR_DEFAULT 0x00000001

/* XPT_RAVE_MISC_L2_INTR :: PCI_MASK_STATUS_MISC :: RAVE_MISC6_INTR [06:06] */
#define BCHP_XPT_RAVE_MISC_L2_INTR_PCI_MASK_STATUS_MISC_RAVE_MISC6_INTR_MASK 0x00000040
#define BCHP_XPT_RAVE_MISC_L2_INTR_PCI_MASK_STATUS_MISC_RAVE_MISC6_INTR_SHIFT 6
#define BCHP_XPT_RAVE_MISC_L2_INTR_PCI_MASK_STATUS_MISC_RAVE_MISC6_INTR_DEFAULT 0x00000001

/* XPT_RAVE_MISC_L2_INTR :: PCI_MASK_STATUS_MISC :: RAVE_MISC5_INTR [05:05] */
#define BCHP_XPT_RAVE_MISC_L2_INTR_PCI_MASK_STATUS_MISC_RAVE_MISC5_INTR_MASK 0x00000020
#define BCHP_XPT_RAVE_MISC_L2_INTR_PCI_MASK_STATUS_MISC_RAVE_MISC5_INTR_SHIFT 5
#define BCHP_XPT_RAVE_MISC_L2_INTR_PCI_MASK_STATUS_MISC_RAVE_MISC5_INTR_DEFAULT 0x00000001

/* XPT_RAVE_MISC_L2_INTR :: PCI_MASK_STATUS_MISC :: RAVE_MISC4_INTR [04:04] */
#define BCHP_XPT_RAVE_MISC_L2_INTR_PCI_MASK_STATUS_MISC_RAVE_MISC4_INTR_MASK 0x00000010
#define BCHP_XPT_RAVE_MISC_L2_INTR_PCI_MASK_STATUS_MISC_RAVE_MISC4_INTR_SHIFT 4
#define BCHP_XPT_RAVE_MISC_L2_INTR_PCI_MASK_STATUS_MISC_RAVE_MISC4_INTR_DEFAULT 0x00000001

/* XPT_RAVE_MISC_L2_INTR :: PCI_MASK_STATUS_MISC :: RAVE_MISC3_INTR [03:03] */
#define BCHP_XPT_RAVE_MISC_L2_INTR_PCI_MASK_STATUS_MISC_RAVE_MISC3_INTR_MASK 0x00000008
#define BCHP_XPT_RAVE_MISC_L2_INTR_PCI_MASK_STATUS_MISC_RAVE_MISC3_INTR_SHIFT 3
#define BCHP_XPT_RAVE_MISC_L2_INTR_PCI_MASK_STATUS_MISC_RAVE_MISC3_INTR_DEFAULT 0x00000001

/* XPT_RAVE_MISC_L2_INTR :: PCI_MASK_STATUS_MISC :: RAVE_MISC2_INTR [02:02] */
#define BCHP_XPT_RAVE_MISC_L2_INTR_PCI_MASK_STATUS_MISC_RAVE_MISC2_INTR_MASK 0x00000004
#define BCHP_XPT_RAVE_MISC_L2_INTR_PCI_MASK_STATUS_MISC_RAVE_MISC2_INTR_SHIFT 2
#define BCHP_XPT_RAVE_MISC_L2_INTR_PCI_MASK_STATUS_MISC_RAVE_MISC2_INTR_DEFAULT 0x00000001

/* XPT_RAVE_MISC_L2_INTR :: PCI_MASK_STATUS_MISC :: RAVE_MISC1_INTR [01:01] */
#define BCHP_XPT_RAVE_MISC_L2_INTR_PCI_MASK_STATUS_MISC_RAVE_MISC1_INTR_MASK 0x00000002
#define BCHP_XPT_RAVE_MISC_L2_INTR_PCI_MASK_STATUS_MISC_RAVE_MISC1_INTR_SHIFT 1
#define BCHP_XPT_RAVE_MISC_L2_INTR_PCI_MASK_STATUS_MISC_RAVE_MISC1_INTR_DEFAULT 0x00000001

/* XPT_RAVE_MISC_L2_INTR :: PCI_MASK_STATUS_MISC :: RAVE_MISC0_INTR [00:00] */
#define BCHP_XPT_RAVE_MISC_L2_INTR_PCI_MASK_STATUS_MISC_RAVE_MISC0_INTR_MASK 0x00000001
#define BCHP_XPT_RAVE_MISC_L2_INTR_PCI_MASK_STATUS_MISC_RAVE_MISC0_INTR_SHIFT 0
#define BCHP_XPT_RAVE_MISC_L2_INTR_PCI_MASK_STATUS_MISC_RAVE_MISC0_INTR_DEFAULT 0x00000001

/***************************************************************************
 *PCI_MASK_SET_MISC - PCI interrupt Mask Set Register
 ***************************************************************************/
/* XPT_RAVE_MISC_L2_INTR :: PCI_MASK_SET_MISC :: reserved0 [31:08] */
#define BCHP_XPT_RAVE_MISC_L2_INTR_PCI_MASK_SET_MISC_reserved0_MASK 0xffffff00
#define BCHP_XPT_RAVE_MISC_L2_INTR_PCI_MASK_SET_MISC_reserved0_SHIFT 8

/* XPT_RAVE_MISC_L2_INTR :: PCI_MASK_SET_MISC :: RAVE_MISC7_INTR [07:07] */
#define BCHP_XPT_RAVE_MISC_L2_INTR_PCI_MASK_SET_MISC_RAVE_MISC7_INTR_MASK 0x00000080
#define BCHP_XPT_RAVE_MISC_L2_INTR_PCI_MASK_SET_MISC_RAVE_MISC7_INTR_SHIFT 7
#define BCHP_XPT_RAVE_MISC_L2_INTR_PCI_MASK_SET_MISC_RAVE_MISC7_INTR_DEFAULT 0x00000001

/* XPT_RAVE_MISC_L2_INTR :: PCI_MASK_SET_MISC :: RAVE_MISC6_INTR [06:06] */
#define BCHP_XPT_RAVE_MISC_L2_INTR_PCI_MASK_SET_MISC_RAVE_MISC6_INTR_MASK 0x00000040
#define BCHP_XPT_RAVE_MISC_L2_INTR_PCI_MASK_SET_MISC_RAVE_MISC6_INTR_SHIFT 6
#define BCHP_XPT_RAVE_MISC_L2_INTR_PCI_MASK_SET_MISC_RAVE_MISC6_INTR_DEFAULT 0x00000001

/* XPT_RAVE_MISC_L2_INTR :: PCI_MASK_SET_MISC :: RAVE_MISC5_INTR [05:05] */
#define BCHP_XPT_RAVE_MISC_L2_INTR_PCI_MASK_SET_MISC_RAVE_MISC5_INTR_MASK 0x00000020
#define BCHP_XPT_RAVE_MISC_L2_INTR_PCI_MASK_SET_MISC_RAVE_MISC5_INTR_SHIFT 5
#define BCHP_XPT_RAVE_MISC_L2_INTR_PCI_MASK_SET_MISC_RAVE_MISC5_INTR_DEFAULT 0x00000001

/* XPT_RAVE_MISC_L2_INTR :: PCI_MASK_SET_MISC :: RAVE_MISC4_INTR [04:04] */
#define BCHP_XPT_RAVE_MISC_L2_INTR_PCI_MASK_SET_MISC_RAVE_MISC4_INTR_MASK 0x00000010
#define BCHP_XPT_RAVE_MISC_L2_INTR_PCI_MASK_SET_MISC_RAVE_MISC4_INTR_SHIFT 4
#define BCHP_XPT_RAVE_MISC_L2_INTR_PCI_MASK_SET_MISC_RAVE_MISC4_INTR_DEFAULT 0x00000001

/* XPT_RAVE_MISC_L2_INTR :: PCI_MASK_SET_MISC :: RAVE_MISC3_INTR [03:03] */
#define BCHP_XPT_RAVE_MISC_L2_INTR_PCI_MASK_SET_MISC_RAVE_MISC3_INTR_MASK 0x00000008
#define BCHP_XPT_RAVE_MISC_L2_INTR_PCI_MASK_SET_MISC_RAVE_MISC3_INTR_SHIFT 3
#define BCHP_XPT_RAVE_MISC_L2_INTR_PCI_MASK_SET_MISC_RAVE_MISC3_INTR_DEFAULT 0x00000001

/* XPT_RAVE_MISC_L2_INTR :: PCI_MASK_SET_MISC :: RAVE_MISC2_INTR [02:02] */
#define BCHP_XPT_RAVE_MISC_L2_INTR_PCI_MASK_SET_MISC_RAVE_MISC2_INTR_MASK 0x00000004
#define BCHP_XPT_RAVE_MISC_L2_INTR_PCI_MASK_SET_MISC_RAVE_MISC2_INTR_SHIFT 2
#define BCHP_XPT_RAVE_MISC_L2_INTR_PCI_MASK_SET_MISC_RAVE_MISC2_INTR_DEFAULT 0x00000001

/* XPT_RAVE_MISC_L2_INTR :: PCI_MASK_SET_MISC :: RAVE_MISC1_INTR [01:01] */
#define BCHP_XPT_RAVE_MISC_L2_INTR_PCI_MASK_SET_MISC_RAVE_MISC1_INTR_MASK 0x00000002
#define BCHP_XPT_RAVE_MISC_L2_INTR_PCI_MASK_SET_MISC_RAVE_MISC1_INTR_SHIFT 1
#define BCHP_XPT_RAVE_MISC_L2_INTR_PCI_MASK_SET_MISC_RAVE_MISC1_INTR_DEFAULT 0x00000001

/* XPT_RAVE_MISC_L2_INTR :: PCI_MASK_SET_MISC :: RAVE_MISC0_INTR [00:00] */
#define BCHP_XPT_RAVE_MISC_L2_INTR_PCI_MASK_SET_MISC_RAVE_MISC0_INTR_MASK 0x00000001
#define BCHP_XPT_RAVE_MISC_L2_INTR_PCI_MASK_SET_MISC_RAVE_MISC0_INTR_SHIFT 0
#define BCHP_XPT_RAVE_MISC_L2_INTR_PCI_MASK_SET_MISC_RAVE_MISC0_INTR_DEFAULT 0x00000001

/***************************************************************************
 *PCI_MASK_CLEAR_MISC - PCI interrupt Mask Clear Register
 ***************************************************************************/
/* XPT_RAVE_MISC_L2_INTR :: PCI_MASK_CLEAR_MISC :: reserved0 [31:08] */
#define BCHP_XPT_RAVE_MISC_L2_INTR_PCI_MASK_CLEAR_MISC_reserved0_MASK 0xffffff00
#define BCHP_XPT_RAVE_MISC_L2_INTR_PCI_MASK_CLEAR_MISC_reserved0_SHIFT 8

/* XPT_RAVE_MISC_L2_INTR :: PCI_MASK_CLEAR_MISC :: RAVE_MISC7_INTR [07:07] */
#define BCHP_XPT_RAVE_MISC_L2_INTR_PCI_MASK_CLEAR_MISC_RAVE_MISC7_INTR_MASK 0x00000080
#define BCHP_XPT_RAVE_MISC_L2_INTR_PCI_MASK_CLEAR_MISC_RAVE_MISC7_INTR_SHIFT 7
#define BCHP_XPT_RAVE_MISC_L2_INTR_PCI_MASK_CLEAR_MISC_RAVE_MISC7_INTR_DEFAULT 0x00000001

/* XPT_RAVE_MISC_L2_INTR :: PCI_MASK_CLEAR_MISC :: RAVE_MISC6_INTR [06:06] */
#define BCHP_XPT_RAVE_MISC_L2_INTR_PCI_MASK_CLEAR_MISC_RAVE_MISC6_INTR_MASK 0x00000040
#define BCHP_XPT_RAVE_MISC_L2_INTR_PCI_MASK_CLEAR_MISC_RAVE_MISC6_INTR_SHIFT 6
#define BCHP_XPT_RAVE_MISC_L2_INTR_PCI_MASK_CLEAR_MISC_RAVE_MISC6_INTR_DEFAULT 0x00000001

/* XPT_RAVE_MISC_L2_INTR :: PCI_MASK_CLEAR_MISC :: RAVE_MISC5_INTR [05:05] */
#define BCHP_XPT_RAVE_MISC_L2_INTR_PCI_MASK_CLEAR_MISC_RAVE_MISC5_INTR_MASK 0x00000020
#define BCHP_XPT_RAVE_MISC_L2_INTR_PCI_MASK_CLEAR_MISC_RAVE_MISC5_INTR_SHIFT 5
#define BCHP_XPT_RAVE_MISC_L2_INTR_PCI_MASK_CLEAR_MISC_RAVE_MISC5_INTR_DEFAULT 0x00000001

/* XPT_RAVE_MISC_L2_INTR :: PCI_MASK_CLEAR_MISC :: RAVE_MISC4_INTR [04:04] */
#define BCHP_XPT_RAVE_MISC_L2_INTR_PCI_MASK_CLEAR_MISC_RAVE_MISC4_INTR_MASK 0x00000010
#define BCHP_XPT_RAVE_MISC_L2_INTR_PCI_MASK_CLEAR_MISC_RAVE_MISC4_INTR_SHIFT 4
#define BCHP_XPT_RAVE_MISC_L2_INTR_PCI_MASK_CLEAR_MISC_RAVE_MISC4_INTR_DEFAULT 0x00000001

/* XPT_RAVE_MISC_L2_INTR :: PCI_MASK_CLEAR_MISC :: RAVE_MISC3_INTR [03:03] */
#define BCHP_XPT_RAVE_MISC_L2_INTR_PCI_MASK_CLEAR_MISC_RAVE_MISC3_INTR_MASK 0x00000008
#define BCHP_XPT_RAVE_MISC_L2_INTR_PCI_MASK_CLEAR_MISC_RAVE_MISC3_INTR_SHIFT 3
#define BCHP_XPT_RAVE_MISC_L2_INTR_PCI_MASK_CLEAR_MISC_RAVE_MISC3_INTR_DEFAULT 0x00000001

/* XPT_RAVE_MISC_L2_INTR :: PCI_MASK_CLEAR_MISC :: RAVE_MISC2_INTR [02:02] */
#define BCHP_XPT_RAVE_MISC_L2_INTR_PCI_MASK_CLEAR_MISC_RAVE_MISC2_INTR_MASK 0x00000004
#define BCHP_XPT_RAVE_MISC_L2_INTR_PCI_MASK_CLEAR_MISC_RAVE_MISC2_INTR_SHIFT 2
#define BCHP_XPT_RAVE_MISC_L2_INTR_PCI_MASK_CLEAR_MISC_RAVE_MISC2_INTR_DEFAULT 0x00000001

/* XPT_RAVE_MISC_L2_INTR :: PCI_MASK_CLEAR_MISC :: RAVE_MISC1_INTR [01:01] */
#define BCHP_XPT_RAVE_MISC_L2_INTR_PCI_MASK_CLEAR_MISC_RAVE_MISC1_INTR_MASK 0x00000002
#define BCHP_XPT_RAVE_MISC_L2_INTR_PCI_MASK_CLEAR_MISC_RAVE_MISC1_INTR_SHIFT 1
#define BCHP_XPT_RAVE_MISC_L2_INTR_PCI_MASK_CLEAR_MISC_RAVE_MISC1_INTR_DEFAULT 0x00000001

/* XPT_RAVE_MISC_L2_INTR :: PCI_MASK_CLEAR_MISC :: RAVE_MISC0_INTR [00:00] */
#define BCHP_XPT_RAVE_MISC_L2_INTR_PCI_MASK_CLEAR_MISC_RAVE_MISC0_INTR_MASK 0x00000001
#define BCHP_XPT_RAVE_MISC_L2_INTR_PCI_MASK_CLEAR_MISC_RAVE_MISC0_INTR_SHIFT 0
#define BCHP_XPT_RAVE_MISC_L2_INTR_PCI_MASK_CLEAR_MISC_RAVE_MISC0_INTR_DEFAULT 0x00000001

#endif /* #ifndef BCHP_XPT_RAVE_MISC_L2_INTR_H__ */

/* End of File */
