TimeQuest Timing Analyzer report for Microcomputer
Fri Jun 25 20:40:59 2021
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Setup: 'cpuClock'
 13. Slow Model Setup: 'T80s:cpu1|IORQ_n'
 14. Slow Model Setup: 'serialClkCount[15]'
 15. Slow Model Hold: 'T80s:cpu1|IORQ_n'
 16. Slow Model Hold: 'clk'
 17. Slow Model Hold: 'cpuClock'
 18. Slow Model Hold: 'serialClkCount[15]'
 19. Slow Model Recovery: 'serialClkCount[15]'
 20. Slow Model Recovery: 'clk'
 21. Slow Model Recovery: 'T80s:cpu1|IORQ_n'
 22. Slow Model Removal: 'T80s:cpu1|IORQ_n'
 23. Slow Model Removal: 'serialClkCount[15]'
 24. Slow Model Removal: 'clk'
 25. Slow Model Minimum Pulse Width: 'clk'
 26. Slow Model Minimum Pulse Width: 'T80s:cpu1|IORQ_n'
 27. Slow Model Minimum Pulse Width: 'cpuClock'
 28. Slow Model Minimum Pulse Width: 'serialClkCount[15]'
 29. Setup Times
 30. Hold Times
 31. Clock to Output Times
 32. Minimum Clock to Output Times
 33. Output Enable Times
 34. Minimum Output Enable Times
 35. Output Disable Times
 36. Minimum Output Disable Times
 37. Fast Model Setup Summary
 38. Fast Model Hold Summary
 39. Fast Model Recovery Summary
 40. Fast Model Removal Summary
 41. Fast Model Minimum Pulse Width Summary
 42. Fast Model Setup: 'clk'
 43. Fast Model Setup: 'cpuClock'
 44. Fast Model Setup: 'serialClkCount[15]'
 45. Fast Model Setup: 'T80s:cpu1|IORQ_n'
 46. Fast Model Hold: 'clk'
 47. Fast Model Hold: 'T80s:cpu1|IORQ_n'
 48. Fast Model Hold: 'cpuClock'
 49. Fast Model Hold: 'serialClkCount[15]'
 50. Fast Model Recovery: 'serialClkCount[15]'
 51. Fast Model Recovery: 'clk'
 52. Fast Model Recovery: 'T80s:cpu1|IORQ_n'
 53. Fast Model Removal: 'T80s:cpu1|IORQ_n'
 54. Fast Model Removal: 'serialClkCount[15]'
 55. Fast Model Removal: 'clk'
 56. Fast Model Minimum Pulse Width: 'clk'
 57. Fast Model Minimum Pulse Width: 'T80s:cpu1|IORQ_n'
 58. Fast Model Minimum Pulse Width: 'cpuClock'
 59. Fast Model Minimum Pulse Width: 'serialClkCount[15]'
 60. Setup Times
 61. Hold Times
 62. Clock to Output Times
 63. Minimum Clock to Output Times
 64. Output Enable Times
 65. Minimum Output Enable Times
 66. Output Disable Times
 67. Minimum Output Disable Times
 68. Multicorner Timing Analysis Summary
 69. Setup Times
 70. Hold Times
 71. Clock to Output Times
 72. Minimum Clock to Output Times
 73. Setup Transfers
 74. Hold Transfers
 75. Recovery Transfers
 76. Removal Transfers
 77. Report TCCS
 78. Report RSKM
 79. Unconstrained Paths
 80. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Microcomputer                                                     ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C5T144C8                                                       ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                 ;
+--------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------+
; Clock Name         ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                ;
+--------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------+
; clk                ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                ;
; cpuClock           ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { cpuClock }           ;
; serialClkCount[15] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { serialClkCount[15] } ;
; T80s:cpu1|IORQ_n   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { T80s:cpu1|IORQ_n }   ;
+--------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------+


+----------------------------------------------------------+
; Slow Model Fmax Summary                                  ;
+------------+-----------------+--------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name         ; Note ;
+------------+-----------------+--------------------+------+
; 51.11 MHz  ; 51.11 MHz       ; clk                ;      ;
; 52.98 MHz  ; 52.98 MHz       ; cpuClock           ;      ;
; 101.69 MHz ; 101.69 MHz      ; T80s:cpu1|IORQ_n   ;      ;
; 179.37 MHz ; 179.37 MHz      ; serialClkCount[15] ;      ;
+------------+-----------------+--------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------+
; Slow Model Setup Summary                     ;
+--------------------+---------+---------------+
; Clock              ; Slack   ; End Point TNS ;
+--------------------+---------+---------------+
; clk                ; -18.567 ; -7447.322     ;
; cpuClock           ; -17.875 ; -4570.257     ;
; T80s:cpu1|IORQ_n   ; -5.676  ; -258.496      ;
; serialClkCount[15] ; -5.585  ; -848.511      ;
+--------------------+---------+---------------+


+---------------------------------------------+
; Slow Model Hold Summary                     ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; T80s:cpu1|IORQ_n   ; -3.269 ; -88.430       ;
; clk                ; -2.295 ; -2.946        ;
; cpuClock           ; -0.129 ; -0.129        ;
; serialClkCount[15] ; -0.044 ; -0.044        ;
+--------------------+--------+---------------+


+---------------------------------------------+
; Slow Model Recovery Summary                 ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; serialClkCount[15] ; -4.369 ; -113.504      ;
; clk                ; -1.585 ; -14.265       ;
; T80s:cpu1|IORQ_n   ; 1.712  ; 0.000         ;
+--------------------+--------+---------------+


+---------------------------------------------+
; Slow Model Removal Summary                  ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; T80s:cpu1|IORQ_n   ; -2.217 ; -10.687       ;
; serialClkCount[15] ; -0.152 ; -0.912        ;
; clk                ; 2.200  ; 0.000         ;
+--------------------+--------+---------------+


+---------------------------------------------+
; Slow Model Minimum Pulse Width Summary      ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; clk                ; -2.567 ; -3099.857     ;
; T80s:cpu1|IORQ_n   ; -2.166 ; -283.418      ;
; cpuClock           ; -0.742 ; -513.464      ;
; serialClkCount[15] ; -0.742 ; -264.152      ;
+--------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                                                                                                                                                            ;
+---------+--------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                            ; To Node                                                                                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -18.567 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg7  ; clk          ; clk         ; 1.000        ; 0.169      ; 19.690     ;
; -18.239 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg7  ; clk          ; clk         ; 1.000        ; 0.169      ; 19.362     ;
; -18.228 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg5  ; clk          ; clk         ; 1.000        ; 0.169      ; 19.351     ;
; -18.210 ; SBCTextDisplayRGB:io2|startAddr[9]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg7  ; clk          ; clk         ; 1.000        ; 0.169      ; 19.333     ;
; -18.176 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg6  ; clk          ; clk         ; 1.000        ; 0.169      ; 19.299     ;
; -18.156 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg3  ; clk          ; clk         ; 1.000        ; 0.169      ; 19.279     ;
; -18.146 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg7    ; clk          ; clk         ; 1.000        ; 0.150      ; 19.250     ;
; -18.139 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7    ; clk          ; clk         ; 1.000        ; 0.162      ; 19.255     ;
; -18.136 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg5  ; clk          ; clk         ; 1.000        ; 0.184      ; 19.274     ;
; -18.134 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg7    ; clk          ; clk         ; 1.000        ; 0.182      ; 19.270     ;
; -18.133 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7  ; clk          ; clk         ; 1.000        ; 0.144      ; 19.231     ;
; -18.126 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg3  ; clk          ; clk         ; 1.000        ; 0.144      ; 19.224     ;
; -18.126 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg7  ; clk          ; clk         ; 1.000        ; 0.184      ; 19.264     ;
; -18.124 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg3    ; clk          ; clk         ; 1.000        ; 0.162      ; 19.240     ;
; -18.092 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg3    ; clk          ; clk         ; 1.000        ; 0.158      ; 19.204     ;
; -18.056 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg2  ; clk          ; clk         ; 1.000        ; 0.169      ; 19.179     ;
; -18.056 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg1  ; clk          ; clk         ; 1.000        ; 0.169      ; 19.179     ;
; -18.049 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg8  ; clk          ; clk         ; 1.000        ; 0.169      ; 19.172     ;
; -18.021 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg8    ; clk          ; clk         ; 1.000        ; 0.162      ; 19.137     ;
; -18.007 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg7  ; clk          ; clk         ; 1.000        ; 0.169      ; 19.130     ;
; -17.900 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg5  ; clk          ; clk         ; 1.000        ; 0.169      ; 19.023     ;
; -17.871 ; SBCTextDisplayRGB:io2|startAddr[9]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg5  ; clk          ; clk         ; 1.000        ; 0.169      ; 18.994     ;
; -17.848 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg6  ; clk          ; clk         ; 1.000        ; 0.169      ; 18.971     ;
; -17.843 ; SBCTextDisplayRGB:io2|startAddr[7]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg7  ; clk          ; clk         ; 1.000        ; 0.169      ; 18.966     ;
; -17.829 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg5    ; clk          ; clk         ; 1.000        ; 0.150      ; 18.933     ;
; -17.828 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg3  ; clk          ; clk         ; 1.000        ; 0.169      ; 18.951     ;
; -17.819 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5  ; clk          ; clk         ; 1.000        ; 0.144      ; 18.917     ;
; -17.819 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg5  ; clk          ; clk         ; 1.000        ; 0.164      ; 18.937     ;
; -17.819 ; SBCTextDisplayRGB:io2|startAddr[9]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg6  ; clk          ; clk         ; 1.000        ; 0.169      ; 18.942     ;
; -17.818 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg7    ; clk          ; clk         ; 1.000        ; 0.150      ; 18.922     ;
; -17.814 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5    ; clk          ; clk         ; 1.000        ; 0.162      ; 18.930     ;
; -17.811 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7    ; clk          ; clk         ; 1.000        ; 0.162      ; 18.927     ;
; -17.808 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg5  ; clk          ; clk         ; 1.000        ; 0.184      ; 18.946     ;
; -17.806 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg7    ; clk          ; clk         ; 1.000        ; 0.182      ; 18.942     ;
; -17.805 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7  ; clk          ; clk         ; 1.000        ; 0.144      ; 18.903     ;
; -17.799 ; SBCTextDisplayRGB:io2|startAddr[9]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg3  ; clk          ; clk         ; 1.000        ; 0.169      ; 18.922     ;
; -17.798 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg3  ; clk          ; clk         ; 1.000        ; 0.144      ; 18.896     ;
; -17.798 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg7  ; clk          ; clk         ; 1.000        ; 0.184      ; 18.936     ;
; -17.796 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg3    ; clk          ; clk         ; 1.000        ; 0.162      ; 18.912     ;
; -17.790 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg6    ; clk          ; clk         ; 1.000        ; 0.162      ; 18.906     ;
; -17.789 ; SBCTextDisplayRGB:io2|startAddr[9]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg7    ; clk          ; clk         ; 1.000        ; 0.150      ; 18.893     ;
; -17.786 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg6    ; clk          ; clk         ; 1.000        ; 0.150      ; 18.890     ;
; -17.784 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg6  ; clk          ; clk         ; 1.000        ; 0.144      ; 18.882     ;
; -17.782 ; SBCTextDisplayRGB:io2|startAddr[9]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7    ; clk          ; clk         ; 1.000        ; 0.162      ; 18.898     ;
; -17.779 ; SBCTextDisplayRGB:io2|startAddr[9]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg5  ; clk          ; clk         ; 1.000        ; 0.184      ; 18.917     ;
; -17.777 ; SBCTextDisplayRGB:io2|startAddr[9]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg7    ; clk          ; clk         ; 1.000        ; 0.182      ; 18.913     ;
; -17.776 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg5    ; clk          ; clk         ; 1.000        ; 0.158      ; 18.888     ;
; -17.776 ; SBCTextDisplayRGB:io2|startAddr[9]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7  ; clk          ; clk         ; 1.000        ; 0.144      ; 18.874     ;
; -17.772 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg3    ; clk          ; clk         ; 1.000        ; 0.150      ; 18.876     ;
; -17.769 ; SBCTextDisplayRGB:io2|startAddr[9]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg3  ; clk          ; clk         ; 1.000        ; 0.144      ; 18.867     ;
; -17.769 ; SBCTextDisplayRGB:io2|startAddr[9]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg7  ; clk          ; clk         ; 1.000        ; 0.184      ; 18.907     ;
; -17.767 ; SBCTextDisplayRGB:io2|startAddr[9]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg3    ; clk          ; clk         ; 1.000        ; 0.162      ; 18.883     ;
; -17.764 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg3    ; clk          ; clk         ; 1.000        ; 0.158      ; 18.876     ;
; -17.742 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg8    ; clk          ; clk         ; 1.000        ; 0.150      ; 18.846     ;
; -17.741 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg6    ; clk          ; clk         ; 1.000        ; 0.158      ; 18.853     ;
; -17.739 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg7  ; clk          ; clk         ; 1.000        ; 0.132      ; 18.825     ;
; -17.735 ; SBCTextDisplayRGB:io2|startAddr[9]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg3    ; clk          ; clk         ; 1.000        ; 0.158      ; 18.847     ;
; -17.733 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg3  ; clk          ; clk         ; 1.000        ; 0.184      ; 18.871     ;
; -17.728 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg2  ; clk          ; clk         ; 1.000        ; 0.169      ; 18.851     ;
; -17.728 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg1  ; clk          ; clk         ; 1.000        ; 0.169      ; 18.851     ;
; -17.727 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg5    ; clk          ; clk         ; 1.000        ; 0.182      ; 18.863     ;
; -17.724 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg7    ; clk          ; clk         ; 1.000        ; 0.158      ; 18.836     ;
; -17.722 ; SBCTextDisplayRGB:io2|startAddr[8]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg7  ; clk          ; clk         ; 1.000        ; 0.169      ; 18.845     ;
; -17.721 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg8  ; clk          ; clk         ; 1.000        ; 0.169      ; 18.844     ;
; -17.718 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg3    ; clk          ; clk         ; 1.000        ; 0.182      ; 18.854     ;
; -17.712 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg8  ; clk          ; clk         ; 1.000        ; 0.144      ; 18.810     ;
; -17.705 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg6    ; clk          ; clk         ; 1.000        ; 0.182      ; 18.841     ;
; -17.704 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg7  ; clk          ; clk         ; 1.000        ; 0.164      ; 18.822     ;
; -17.699 ; SBCTextDisplayRGB:io2|startAddr[9]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg2  ; clk          ; clk         ; 1.000        ; 0.169      ; 18.822     ;
; -17.699 ; SBCTextDisplayRGB:io2|startAddr[9]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg1  ; clk          ; clk         ; 1.000        ; 0.169      ; 18.822     ;
; -17.693 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg8    ; clk          ; clk         ; 1.000        ; 0.162      ; 18.809     ;
; -17.692 ; SBCTextDisplayRGB:io2|startAddr[9]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg8  ; clk          ; clk         ; 1.000        ; 0.169      ; 18.815     ;
; -17.688 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg6  ; clk          ; clk         ; 1.000        ; 0.184      ; 18.826     ;
; -17.685 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg10 ; clk          ; clk         ; 1.000        ; 0.169      ; 18.808     ;
; -17.668 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg5  ; clk          ; clk         ; 1.000        ; 0.169      ; 18.791     ;
; -17.665 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg9  ; clk          ; clk         ; 1.000        ; 0.169      ; 18.788     ;
; -17.664 ; SBCTextDisplayRGB:io2|startAddr[9]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg8    ; clk          ; clk         ; 1.000        ; 0.162      ; 18.780     ;
; -17.658 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg1    ; clk          ; clk         ; 1.000        ; 0.150      ; 18.762     ;
; -17.654 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg4  ; clk          ; clk         ; 1.000        ; 0.169      ; 18.777     ;
; -17.652 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg2    ; clk          ; clk         ; 1.000        ; 0.162      ; 18.768     ;
; -17.646 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg2    ; clk          ; clk         ; 1.000        ; 0.150      ; 18.750     ;
; -17.641 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg2  ; clk          ; clk         ; 1.000        ; 0.144      ; 18.739     ;
; -17.640 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg1    ; clk          ; clk         ; 1.000        ; 0.162      ; 18.756     ;
; -17.636 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg1  ; clk          ; clk         ; 1.000        ; 0.144      ; 18.734     ;
; -17.623 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg1    ; clk          ; clk         ; 1.000        ; 0.158      ; 18.735     ;
; -17.616 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg6  ; clk          ; clk         ; 1.000        ; 0.169      ; 18.739     ;
; -17.605 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~porta_address_reg4  ; clk          ; clk         ; 1.000        ; 0.140      ; 18.699     ;
; -17.602 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg2    ; clk          ; clk         ; 1.000        ; 0.158      ; 18.714     ;
; -17.602 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~porta_address_reg6  ; clk          ; clk         ; 1.000        ; 0.140      ; 18.696     ;
; -17.596 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg3  ; clk          ; clk         ; 1.000        ; 0.169      ; 18.719     ;
; -17.593 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg8    ; clk          ; clk         ; 1.000        ; 0.158      ; 18.705     ;
; -17.589 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg6    ; clk          ; clk         ; 1.000        ; 0.138      ; 18.681     ;
; -17.586 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg7    ; clk          ; clk         ; 1.000        ; 0.150      ; 18.690     ;
; -17.585 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg1  ; clk          ; clk         ; 1.000        ; 0.184      ; 18.723     ;
; -17.583 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg2  ; clk          ; clk         ; 1.000        ; 0.184      ; 18.721     ;
; -17.582 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~porta_address_reg4  ; clk          ; clk         ; 1.000        ; 0.141      ; 18.677     ;
; -17.580 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg2    ; clk          ; clk         ; 1.000        ; 0.182      ; 18.716     ;
; -17.579 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7    ; clk          ; clk         ; 1.000        ; 0.162      ; 18.695     ;
; -17.579 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~porta_address_reg6  ; clk          ; clk         ; 1.000        ; 0.141      ; 18.674     ;
; -17.578 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg4    ; clk          ; clk         ; 1.000        ; 0.138      ; 18.670     ;
+---------+--------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'cpuClock'                                                                                                                           ;
+---------+----------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                  ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; -17.875 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.036      ; 18.951     ;
; -17.875 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.036      ; 18.951     ;
; -17.832 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.028      ; 18.900     ;
; -17.830 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.028      ; 18.898     ;
; -17.643 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.036      ; 18.719     ;
; -17.643 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.036      ; 18.719     ;
; -17.600 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.028      ; 18.668     ;
; -17.598 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.028      ; 18.666     ;
; -17.590 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.036      ; 18.666     ;
; -17.590 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.036      ; 18.666     ;
; -17.583 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.028      ; 18.651     ;
; -17.581 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.028      ; 18.649     ;
; -17.565 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.020      ; 18.625     ;
; -17.565 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.020      ; 18.625     ;
; -17.547 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.028      ; 18.615     ;
; -17.545 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.028      ; 18.613     ;
; -17.522 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.012      ; 18.574     ;
; -17.520 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.012      ; 18.572     ;
; -17.518 ; T80s:cpu1|T80:u0|IR[1]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.022      ; 18.580     ;
; -17.518 ; T80s:cpu1|T80:u0|IR[1]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.022      ; 18.580     ;
; -17.506 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.037      ; 18.583     ;
; -17.475 ; T80s:cpu1|T80:u0|IR[1]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.014      ; 18.529     ;
; -17.473 ; T80s:cpu1|T80:u0|IR[1]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.014      ; 18.527     ;
; -17.420 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.034      ; 18.494     ;
; -17.419 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.034      ; 18.493     ;
; -17.385 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.036      ; 18.461     ;
; -17.385 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.036      ; 18.461     ;
; -17.351 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.028      ; 18.419     ;
; -17.349 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.028      ; 18.417     ;
; -17.348 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.040      ; 18.428     ;
; -17.342 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.028      ; 18.410     ;
; -17.340 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.028      ; 18.408     ;
; -17.340 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.022      ; 18.402     ;
; -17.340 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.022      ; 18.402     ;
; -17.304 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.034      ; 18.378     ;
; -17.304 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.039      ; 18.383     ;
; -17.303 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.034      ; 18.377     ;
; -17.298 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.028      ; 18.366     ;
; -17.297 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.014      ; 18.351     ;
; -17.296 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.028      ; 18.364     ;
; -17.295 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.014      ; 18.349     ;
; -17.290 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.036      ; 18.366     ;
; -17.274 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.037      ; 18.351     ;
; -17.273 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.012      ; 18.325     ;
; -17.271 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.012      ; 18.323     ;
; -17.265 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.028      ; 18.333     ;
; -17.265 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.028      ; 18.333     ;
; -17.258 ; T80s:cpu1|T80:u0|IR[6]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.019      ; 18.317     ;
; -17.258 ; T80s:cpu1|T80:u0|IR[6]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.019      ; 18.317     ;
; -17.257 ; T80s:cpu1|T80:u0|IR[2]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.022      ; 18.319     ;
; -17.257 ; T80s:cpu1|T80:u0|IR[2]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.022      ; 18.319     ;
; -17.233 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.038      ; 18.311     ;
; -17.226 ; T80s:cpu1|T80:u0|IR[1]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.014      ; 18.280     ;
; -17.225 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.036      ; 18.301     ;
; -17.225 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.036      ; 18.301     ;
; -17.224 ; T80s:cpu1|T80:u0|IR[1]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.014      ; 18.278     ;
; -17.221 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.037      ; 18.298     ;
; -17.216 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.040      ; 18.296     ;
; -17.215 ; T80s:cpu1|T80:u0|IR[6]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.011      ; 18.266     ;
; -17.214 ; T80s:cpu1|T80:u0|IR[2]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.014      ; 18.268     ;
; -17.213 ; T80s:cpu1|T80:u0|IR[6]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.011      ; 18.264     ;
; -17.212 ; T80s:cpu1|T80:u0|IR[2]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.014      ; 18.266     ;
; -17.200 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.038      ; 18.278     ;
; -17.197 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.037      ; 18.274     ;
; -17.196 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.037      ; 18.273     ;
; -17.196 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.021      ; 18.257     ;
; -17.190 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.036      ; 18.266     ;
; -17.188 ; T80s:cpu1|T80:u0|IR[5]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.020      ; 18.248     ;
; -17.188 ; T80s:cpu1|T80:u0|IR[5]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.020      ; 18.248     ;
; -17.188 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.034      ; 18.262     ;
; -17.187 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.034      ; 18.261     ;
; -17.182 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.028      ; 18.250     ;
; -17.180 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.028      ; 18.248     ;
; -17.177 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.040      ; 18.257     ;
; -17.172 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[6][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.020      ; 18.232     ;
; -17.161 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.034      ; 18.235     ;
; -17.159 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.034      ; 18.233     ;
; -17.149 ; T80s:cpu1|T80:u0|IR[1]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.023      ; 18.212     ;
; -17.148 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.020      ; 18.208     ;
; -17.148 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.020      ; 18.208     ;
; -17.145 ; T80s:cpu1|T80:u0|IR[5]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.012      ; 18.197     ;
; -17.144 ; T80s:cpu1|T80:u0|IR[0]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.020      ; 18.204     ;
; -17.144 ; T80s:cpu1|T80:u0|IR[0]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.020      ; 18.204     ;
; -17.143 ; T80s:cpu1|T80:u0|IR[5]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.012      ; 18.195     ;
; -17.135 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.034      ; 18.209     ;
; -17.134 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.034      ; 18.208     ;
; -17.127 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.036      ; 18.203     ;
; -17.116 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.040      ; 18.196     ;
; -17.114 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][1] ; cpuClock     ; cpuClock    ; 1.000        ; 0.036      ; 18.190     ;
; -17.110 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.018      ; 18.168     ;
; -17.109 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.018      ; 18.167     ;
; -17.105 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.012      ; 18.157     ;
; -17.103 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.012      ; 18.155     ;
; -17.101 ; T80s:cpu1|T80:u0|IR[0]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.012      ; 18.153     ;
; -17.099 ; T80s:cpu1|T80:u0|IR[0]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.012      ; 18.151     ;
; -17.093 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[7][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.025      ; 18.158     ;
; -17.093 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.028      ; 18.161     ;
; -17.091 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.028      ; 18.159     ;
; -17.072 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.034      ; 18.146     ;
; -17.072 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.039      ; 18.151     ;
+---------+----------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'T80s:cpu1|IORQ_n'                                                                                                                                      ;
+--------+----------------------------------------+----------------------------------------+--------------------+------------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock       ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+--------------------+------------------+--------------+------------+------------+
; -5.676 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[1]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.601     ; 6.115      ;
; -5.652 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.606     ; 6.086      ;
; -5.538 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.606     ; 5.972      ;
; -5.427 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|dataOut[0]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.597     ; 5.870      ;
; -5.354 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[0]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.811     ; 5.583      ;
; -5.341 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[1]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.601     ; 5.780      ;
; -5.290 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[3]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.601     ; 5.729      ;
; -5.272 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[5]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.809     ; 5.503      ;
; -5.262 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[6]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.814     ; 5.488      ;
; -5.228 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[6]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.822     ; 5.446      ;
; -5.222 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[2]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.814     ; 5.448      ;
; -5.220 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|dataOut[0]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.597     ; 5.663      ;
; -5.210 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|dataOut[6]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.597     ; 5.653      ;
; -5.103 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.606     ; 5.537      ;
; -5.073 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[1]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.815     ; 5.298      ;
; -5.061 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|dataOut[4]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.597     ; 5.504      ;
; -5.038 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[1]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.823     ; 5.255      ;
; -5.027 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|dataOut[6]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.597     ; 5.470      ;
; -4.991 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[2]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.601     ; 5.430      ;
; -4.842 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[2]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.601     ; 5.281      ;
; -4.809 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[3]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.814     ; 5.035      ;
; -4.806 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[3]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.601     ; 5.245      ;
; -4.800 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[4]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.814     ; 5.026      ;
; -4.798 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|dataOut[4]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.597     ; 5.241      ;
; -4.774 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[3]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.822     ; 4.992      ;
; -4.767 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[4]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.822     ; 4.985      ;
; -4.692 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[0]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.598     ; 5.134      ;
; -4.692 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[3]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.598     ; 5.134      ;
; -4.692 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[4]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.598     ; 5.134      ;
; -4.692 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[5]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.598     ; 5.134      ;
; -4.692 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[2]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.598     ; 5.134      ;
; -4.692 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[1]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.598     ; 5.134      ;
; -4.608 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[0]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.819     ; 4.829      ;
; -4.525 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[5]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.817     ; 4.748      ;
; -4.522 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.606     ; 4.956      ;
; -4.499 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[5]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.608     ; 4.931      ;
; -4.480 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|rxReadPointer[0]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.598     ; 4.922      ;
; -4.480 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|rxReadPointer[3]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.598     ; 4.922      ;
; -4.480 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|rxReadPointer[4]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.598     ; 4.922      ;
; -4.480 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|rxReadPointer[5]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.598     ; 4.922      ;
; -4.480 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|rxReadPointer[2]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.598     ; 4.922      ;
; -4.480 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|rxReadPointer[1]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.598     ; 4.922      ;
; -4.475 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.814     ; 4.701      ;
; -4.474 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[2]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.822     ; 4.692      ;
; -4.463 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[5]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.608     ; 4.895      ;
; -4.417 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dataOut[7]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.500        ; -0.308     ; 4.649      ;
; -4.337 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[0]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.597     ; 4.780      ;
; -4.174 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[7]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.816     ; 4.398      ;
; -4.109 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|rxReadPointer[0]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.598     ; 4.551      ;
; -4.109 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|rxReadPointer[3]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.598     ; 4.551      ;
; -4.109 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|rxReadPointer[4]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.598     ; 4.551      ;
; -4.109 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|rxReadPointer[5]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.598     ; 4.551      ;
; -4.109 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|rxReadPointer[2]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.598     ; 4.551      ;
; -4.109 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|rxReadPointer[1]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.598     ; 4.551      ;
; -4.101 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.606     ; 4.535      ;
; -4.059 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|rxReadPointer[0]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.598     ; 4.501      ;
; -4.059 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|rxReadPointer[3]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.598     ; 4.501      ;
; -4.059 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|rxReadPointer[4]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.598     ; 4.501      ;
; -4.059 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|rxReadPointer[5]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.598     ; 4.501      ;
; -4.059 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|rxReadPointer[2]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.598     ; 4.501      ;
; -4.059 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|rxReadPointer[1]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.598     ; 4.501      ;
; -4.034 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.606     ; 4.468      ;
; -4.003 ; SBCTextDisplayRGB:io2|controlReg[6]    ; SBCTextDisplayRGB:io2|dataOut[7]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.500        ; -0.308     ; 4.235      ;
; -3.961 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|dataOut[7]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.808     ; 4.193      ;
; -3.944 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.822     ; 4.162      ;
; -3.943 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.822     ; 4.161      ;
; -3.756 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|dataOut[0]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.597     ; 4.199      ;
; -3.707 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|dataOut[0]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.811     ; 3.936      ;
; -3.703 ; bufferedUART:io1|rxBuffer~44           ; bufferedUART:io1|dataOut[7]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; 0.500        ; 1.554      ; 5.797      ;
; -3.623 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[0]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.598     ; 4.065      ;
; -3.623 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[3]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.598     ; 4.065      ;
; -3.623 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[4]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.598     ; 4.065      ;
; -3.623 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[5]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.598     ; 4.065      ;
; -3.623 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[2]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.598     ; 4.065      ;
; -3.623 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[1]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.598     ; 4.065      ;
; -3.577 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.806     ; 3.811      ;
; -3.569 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dataOut[1]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.500        ; -0.315     ; 3.794      ;
; -3.513 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|dataOut[2]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.601     ; 3.952      ;
; -3.492 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|dataOut[1]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.601     ; 3.931      ;
; -3.464 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|rxReadPointer[0]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.598     ; 3.906      ;
; -3.464 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|rxReadPointer[3]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.598     ; 3.906      ;
; -3.464 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|rxReadPointer[4]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.598     ; 3.906      ;
; -3.464 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|rxReadPointer[5]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.598     ; 3.906      ;
; -3.464 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|rxReadPointer[2]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.598     ; 3.906      ;
; -3.464 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|rxReadPointer[1]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.598     ; 3.906      ;
; -3.424 ; bufferedUART:io1|rxBuffer~28           ; bufferedUART:io1|dataOut[7]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; 0.500        ; 1.561      ; 5.525      ;
; -3.422 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[6]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.597     ; 3.865      ;
; -3.419 ; bufferedUART:io1|rxBuffer~86           ; bufferedUART:io1|dataOut[1]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; 0.500        ; 1.560      ; 5.519      ;
; -3.414 ; bufferedUART:io1|rxBuffer~53           ; bufferedUART:io1|dataOut[0]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; 0.500        ; 1.563      ; 5.517      ;
; -3.403 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[4]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.597     ; 3.846      ;
; -3.338 ; SBCTextDisplayRGB:io2|controlReg[5]    ; SBCTextDisplayRGB:io2|dataOut[7]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.500        ; -0.308     ; 3.570      ;
; -3.335 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|dataOut[0]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.597     ; 3.778      ;
; -3.276 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[7]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.808     ; 3.508      ;
; -3.268 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[0]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.597     ; 3.711      ;
; -3.268 ; bufferedUART:io1|rxBuffer~68           ; bufferedUART:io1|dataOut[7]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; 0.500        ; 1.550      ; 5.358      ;
; -3.255 ; bufferedUART:io1|rxBuffer~132          ; bufferedUART:io1|dataOut[7]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; 0.500        ; 1.558      ; 5.353      ;
; -3.247 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[6]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.597     ; 3.690      ;
; -3.228 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[4]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.597     ; 3.671      ;
; -3.228 ; T80s:cpu1|T80:u0|A[3]                  ; n_RomActive                            ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.500        ; 1.359      ; 5.127      ;
; -3.196 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|dataOut[1]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.601     ; 3.635      ;
+--------+----------------------------------------+----------------------------------------+--------------------+------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'serialClkCount[15]'                                                                                                       ;
+--------+------------------------+-------------------------------+--------------+--------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                       ; Launch Clock ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+-------------------------------+--------------+--------------------+--------------+------------+------------+
; -5.585 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxBuffer~64  ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.599      ; 7.724      ;
; -5.542 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~30  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.775     ; 5.307      ;
; -5.542 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~34  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.775     ; 5.307      ;
; -5.540 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~89  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.782     ; 5.298      ;
; -5.531 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~90  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.792     ; 5.279      ;
; -5.531 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~87  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.792     ; 5.279      ;
; -5.515 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~37  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.775     ; 5.280      ;
; -5.515 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~43  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.775     ; 5.280      ;
; -5.504 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxBuffer~30  ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.601      ; 7.645      ;
; -5.504 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxBuffer~34  ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.601      ; 7.645      ;
; -5.483 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~64  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.777     ; 5.246      ;
; -5.400 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxBuffer~64  ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.599      ; 7.539      ;
; -5.370 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxBuffer~89  ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.594      ; 7.504      ;
; -5.361 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxBuffer~90  ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.584      ; 7.485      ;
; -5.361 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxBuffer~87  ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.584      ; 7.485      ;
; -5.326 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~30  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.778     ; 5.088      ;
; -5.326 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~34  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.778     ; 5.088      ;
; -5.324 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~89  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.785     ; 5.079      ;
; -5.319 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxBuffer~30  ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.601      ; 7.460      ;
; -5.319 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxBuffer~34  ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.601      ; 7.460      ;
; -5.315 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~90  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.795     ; 5.060      ;
; -5.315 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~87  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.795     ; 5.060      ;
; -5.299 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~37  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.778     ; 5.061      ;
; -5.299 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~43  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.778     ; 5.061      ;
; -5.267 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~64  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.780     ; 5.027      ;
; -5.263 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxBuffer~60  ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.593      ; 7.396      ;
; -5.263 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxBuffer~53  ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.593      ; 7.396      ;
; -5.263 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxBuffer~57  ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.593      ; 7.396      ;
; -5.263 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxBuffer~56  ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.593      ; 7.396      ;
; -5.263 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxBuffer~59  ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.593      ; 7.396      ;
; -5.258 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxBuffer~54  ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.586      ; 7.384      ;
; -5.258 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxBuffer~58  ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.586      ; 7.384      ;
; -5.258 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxBuffer~55  ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.586      ; 7.384      ;
; -5.220 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxBuffer~37  ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.601      ; 7.361      ;
; -5.220 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxBuffer~43  ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.601      ; 7.361      ;
; -5.213 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxBuffer~64  ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.599      ; 7.352      ;
; -5.206 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~28  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.790     ; 4.956      ;
; -5.206 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~21  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.790     ; 4.956      ;
; -5.206 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~25  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.790     ; 4.956      ;
; -5.206 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~22  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.790     ; 4.956      ;
; -5.206 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~26  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.790     ; 4.956      ;
; -5.206 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~24  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.790     ; 4.956      ;
; -5.206 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~27  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.790     ; 4.956      ;
; -5.206 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~23  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.790     ; 4.956      ;
; -5.185 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxBuffer~89  ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.594      ; 7.319      ;
; -5.176 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxBuffer~90  ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.584      ; 7.300      ;
; -5.176 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxBuffer~87  ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.584      ; 7.300      ;
; -5.135 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBuffer[6]  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.805     ; 4.870      ;
; -5.135 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBuffer[5]  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.805     ; 4.870      ;
; -5.135 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBuffer[4]  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.805     ; 4.870      ;
; -5.135 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBuffer[3]  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.805     ; 4.870      ;
; -5.135 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBuffer[2]  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.805     ; 4.870      ;
; -5.135 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBuffer[1]  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.805     ; 4.870      ;
; -5.135 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBuffer[0]  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.805     ; 4.870      ;
; -5.132 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~30  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.763     ; 4.909      ;
; -5.132 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~34  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.763     ; 4.909      ;
; -5.132 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxBuffer~30  ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.601      ; 7.273      ;
; -5.132 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxBuffer~34  ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.601      ; 7.273      ;
; -5.131 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~60  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.783     ; 4.888      ;
; -5.131 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~53  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.783     ; 4.888      ;
; -5.131 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~57  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.783     ; 4.888      ;
; -5.131 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~56  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.783     ; 4.888      ;
; -5.131 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~59  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.783     ; 4.888      ;
; -5.130 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~89  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.770     ; 4.900      ;
; -5.127 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxBuffer~81  ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.599      ; 7.266      ;
; -5.127 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxBuffer~78  ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.599      ; 7.266      ;
; -5.127 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxBuffer~82  ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.599      ; 7.266      ;
; -5.127 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxBuffer~79  ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.599      ; 7.266      ;
; -5.126 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~54  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.790     ; 4.876      ;
; -5.126 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~58  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.790     ; 4.876      ;
; -5.126 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~55  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.790     ; 4.876      ;
; -5.122 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~132 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.787     ; 4.875      ;
; -5.122 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~125 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.787     ; 4.875      ;
; -5.122 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~129 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.787     ; 4.875      ;
; -5.122 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~126 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.787     ; 4.875      ;
; -5.122 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~130 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.787     ; 4.875      ;
; -5.122 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~128 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.787     ; 4.875      ;
; -5.122 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~131 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.787     ; 4.875      ;
; -5.122 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~127 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.787     ; 4.875      ;
; -5.121 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxBuffer~75  ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.595      ; 7.256      ;
; -5.121 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~90  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.780     ; 4.881      ;
; -5.121 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~87  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.780     ; 4.881      ;
; -5.105 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~37  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.763     ; 4.882      ;
; -5.105 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~43  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.763     ; 4.882      ;
; -5.101 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~96  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.777     ; 4.864      ;
; -5.078 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxBuffer~60  ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.593      ; 7.211      ;
; -5.078 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxBuffer~53  ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.593      ; 7.211      ;
; -5.078 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxBuffer~57  ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.593      ; 7.211      ;
; -5.078 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxBuffer~56  ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.593      ; 7.211      ;
; -5.078 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxBuffer~59  ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.593      ; 7.211      ;
; -5.074 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~81  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.777     ; 4.837      ;
; -5.074 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~78  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.777     ; 4.837      ;
; -5.074 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~82  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.777     ; 4.837      ;
; -5.074 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~79  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.777     ; 4.837      ;
; -5.073 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~64  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.765     ; 4.848      ;
; -5.073 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxBuffer~54  ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.586      ; 7.199      ;
; -5.073 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxBuffer~58  ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.586      ; 7.199      ;
; -5.073 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxBuffer~55  ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.586      ; 7.199      ;
; -5.035 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxBuffer~37  ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.601      ; 7.176      ;
; -5.035 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxBuffer~43  ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.601      ; 7.176      ;
+--------+------------------------+-------------------------------+--------------+--------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'T80s:cpu1|IORQ_n'                                                                                                                                     ;
+--------+--------------------------------------+----------------------------------------+--------------------+------------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                ; Launch Clock       ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+----------------------------------------+--------------------+------------------+--------------+------------+------------+
; -3.269 ; SBCTextDisplayRGB:io2|kbBuffer~49    ; SBCTextDisplayRGB:io2|dataOut[3]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.644      ; 1.681      ;
; -3.248 ; SBCTextDisplayRGB:io2|kbBuffer~60    ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.645      ; 1.703      ;
; -3.046 ; sd_controller:sd1|sd_write_flag      ; sd_controller:sd1|host_write_flag      ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 4.477      ; 1.237      ;
; -2.908 ; SBCTextDisplayRGB:io2|kbBuffer~64    ; SBCTextDisplayRGB:io2|dataOut[4]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.642      ; 2.040      ;
; -2.905 ; SBCTextDisplayRGB:io2|kbBuffer~61    ; SBCTextDisplayRGB:io2|dataOut[1]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.641      ; 2.042      ;
; -2.855 ; SBCTextDisplayRGB:io2|kbBuffer~32    ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.642      ; 2.093      ;
; -2.771 ; sd_controller:sd1|sd_read_flag       ; sd_controller:sd1|host_read_flag       ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 4.031      ; 1.066      ;
; -2.711 ; SBCTextDisplayRGB:io2|kbBuffer~42    ; SBCTextDisplayRGB:io2|dataOut[3]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.644      ; 2.239      ;
; -2.655 ; SBCTextDisplayRGB:io2|func_reset     ; SBCTextDisplayRGB:io2|dataOut[3]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.662      ; 2.313      ;
; -2.655 ; SBCTextDisplayRGB:io2|func_reset     ; SBCTextDisplayRGB:io2|dataOut[4]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.662      ; 2.313      ;
; -2.655 ; SBCTextDisplayRGB:io2|func_reset     ; SBCTextDisplayRGB:io2|dataOut[6]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.662      ; 2.313      ;
; -2.655 ; SBCTextDisplayRGB:io2|func_reset     ; SBCTextDisplayRGB:io2|dataOut[2]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.662      ; 2.313      ;
; -2.654 ; SBCTextDisplayRGB:io2|func_reset     ; SBCTextDisplayRGB:io2|dataOut[1]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.661      ; 2.313      ;
; -2.602 ; SBCTextDisplayRGB:io2|kbBuffer~65    ; SBCTextDisplayRGB:io2|dataOut[5]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.647      ; 2.351      ;
; -2.557 ; SBCTextDisplayRGB:io2|kbBuffer~37    ; SBCTextDisplayRGB:io2|dataOut[5]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.643      ; 2.392      ;
; -2.549 ; SBCTextDisplayRGB:io2|dispByteSent   ; SBCTextDisplayRGB:io2|dispByteWritten  ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 4.148      ; 1.405      ;
; -2.529 ; SBCTextDisplayRGB:io2|kbBuffer~41    ; SBCTextDisplayRGB:io2|dataOut[2]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.644      ; 2.421      ;
; -2.499 ; SBCTextDisplayRGB:io2|kbBuffer~27    ; SBCTextDisplayRGB:io2|dataOut[2]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.636      ; 2.443      ;
; -2.389 ; SBCTextDisplayRGB:io2|kbBuffer~48    ; SBCTextDisplayRGB:io2|dataOut[2]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.644      ; 2.561      ;
; -2.377 ; SBCTextDisplayRGB:io2|kbBuffer~53    ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.645      ; 2.574      ;
; -2.346 ; SBCTextDisplayRGB:io2|kbBuffer~57    ; SBCTextDisplayRGB:io2|dataOut[4]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.642      ; 2.602      ;
; -2.339 ; SBCTextDisplayRGB:io2|kbBuffer~54    ; SBCTextDisplayRGB:io2|dataOut[1]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.641      ; 2.608      ;
; -2.329 ; SBCTextDisplayRGB:io2|kbBuffer~29    ; SBCTextDisplayRGB:io2|dataOut[4]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.636      ; 2.613      ;
; -2.318 ; SBCTextDisplayRGB:io2|func_reset     ; SBCTextDisplayRGB:io2|dataOut[5]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.667      ; 2.655      ;
; -2.317 ; SBCTextDisplayRGB:io2|kbBuffer~28    ; SBCTextDisplayRGB:io2|dataOut[3]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.636      ; 2.625      ;
; -2.304 ; SBCTextDisplayRGB:io2|kbBuffer~31    ; SBCTextDisplayRGB:io2|dataOut[6]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.636      ; 2.638      ;
; -2.280 ; SBCTextDisplayRGB:io2|func_reset     ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.665      ; 2.691      ;
; -2.280 ; SBCTextDisplayRGB:io2|kbBuffer~45    ; SBCTextDisplayRGB:io2|dataOut[6]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.644      ; 2.670      ;
; -2.259 ; SBCTextDisplayRGB:io2|kbBuffer~66    ; SBCTextDisplayRGB:io2|dataOut[6]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.642      ; 2.689      ;
; -2.237 ; SBCTextDisplayRGB:io2|kbInPointer[2] ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.645      ; 2.714      ;
; -2.102 ; SBCTextDisplayRGB:io2|kbBuffer~59    ; SBCTextDisplayRGB:io2|dataOut[6]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.642      ; 2.846      ;
; -2.074 ; SBCTextDisplayRGB:io2|kbBuffer~26    ; SBCTextDisplayRGB:io2|dataOut[1]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.635      ; 2.867      ;
; -2.044 ; SBCTextDisplayRGB:io2|kbBuffer~58    ; SBCTextDisplayRGB:io2|dataOut[5]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.647      ; 2.909      ;
; -2.021 ; SBCTextDisplayRGB:io2|kbBuffer~62    ; SBCTextDisplayRGB:io2|dataOut[2]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.642      ; 2.927      ;
; -1.970 ; SBCTextDisplayRGB:io2|kbInPointer[2] ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.640      ; 2.976      ;
; -1.920 ; SBCTextDisplayRGB:io2|func_reset     ; SBCTextDisplayRGB:io2|dataOut[7]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.668      ; 3.054      ;
; -1.892 ; sd_controller:sd1|sdhc               ; sd_controller:sd1|address[11]          ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 4.481      ; 2.395      ;
; -1.891 ; sd_controller:sd1|sdhc               ; sd_controller:sd1|address[12]          ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 4.481      ; 2.396      ;
; -1.886 ; SBCTextDisplayRGB:io2|kbBuffer~63    ; SBCTextDisplayRGB:io2|dataOut[3]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.642      ; 3.062      ;
; -1.857 ; SBCTextDisplayRGB:io2|kbBuffer~46    ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.647      ; 3.096      ;
; -1.800 ; SBCTextDisplayRGB:io2|kbBuffer~56    ; SBCTextDisplayRGB:io2|dataOut[3]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.642      ; 3.148      ;
; -1.769 ; SBCTextDisplayRGB:io2|kbBuffer~22    ; SBCTextDisplayRGB:io2|dataOut[4]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.636      ; 3.173      ;
; -1.767 ; SBCTextDisplayRGB:io2|kbInPointer[2] ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.637      ; 3.176      ;
; -1.766 ; SBCTextDisplayRGB:io2|kbInPointer[2] ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.637      ; 3.177      ;
; -1.760 ; SBCTextDisplayRGB:io2|kbBuffer~21    ; SBCTextDisplayRGB:io2|dataOut[3]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.636      ; 3.182      ;
; -1.736 ; sd_controller:sd1|sdhc               ; sd_controller:sd1|address[10]          ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 4.481      ; 2.551      ;
; -1.735 ; sd_controller:sd1|sdhc               ; sd_controller:sd1|address[9]           ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 4.481      ; 2.552      ;
; -1.700 ; SBCTextDisplayRGB:io2|kbBuffer~13    ; SBCTextDisplayRGB:io2|dataOut[2]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.635      ; 3.241      ;
; -1.653 ; SBCTextDisplayRGB:io2|kbBuffer~23    ; SBCTextDisplayRGB:io2|dataOut[5]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.640      ; 3.293      ;
; -1.648 ; SBCTextDisplayRGB:io2|kbBuffer~55    ; SBCTextDisplayRGB:io2|dataOut[2]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.642      ; 3.300      ;
; -1.635 ; SBCTextDisplayRGB:io2|kbInPointer[1] ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.637      ; 3.308      ;
; -1.634 ; SBCTextDisplayRGB:io2|kbInPointer[1] ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.637      ; 3.309      ;
; -1.631 ; SBCTextDisplayRGB:io2|kbBuffer~52    ; SBCTextDisplayRGB:io2|dataOut[6]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.637      ; 3.312      ;
; -1.585 ; SBCTextDisplayRGB:io2|kbInPointer[1] ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.640      ; 3.361      ;
; -1.570 ; SBCTextDisplayRGB:io2|kbBuffer~18    ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.638      ; 3.374      ;
; -1.516 ; SBCTextDisplayRGB:io2|kbBuffer~47    ; SBCTextDisplayRGB:io2|dataOut[1]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.643      ; 3.433      ;
; -1.505 ; sd_controller:sd1|sdhc               ; sd_controller:sd1|address[13]          ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 4.481      ; 2.782      ;
; -1.500 ; SBCTextDisplayRGB:io2|kbBuffer~19    ; SBCTextDisplayRGB:io2|dataOut[1]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.635      ; 3.441      ;
; -1.497 ; SBCTextDisplayRGB:io2|kbBuffer~50    ; SBCTextDisplayRGB:io2|dataOut[4]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.644      ; 3.453      ;
; -1.465 ; sd_controller:sd1|sdhc               ; sd_controller:sd1|address[14]          ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 4.481      ; 2.822      ;
; -1.464 ; SBCTextDisplayRGB:io2|kbBuffer~20    ; SBCTextDisplayRGB:io2|dataOut[2]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.635      ; 3.477      ;
; -1.449 ; SBCTextDisplayRGB:io2|kbBuffer~39    ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.647      ; 3.504      ;
; -1.448 ; SBCTextDisplayRGB:io2|kbInPointer[0] ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.637      ; 3.495      ;
; -1.447 ; SBCTextDisplayRGB:io2|kbInPointer[0] ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.637      ; 3.496      ;
; -1.438 ; SBCTextDisplayRGB:io2|kbBuffer~43    ; SBCTextDisplayRGB:io2|dataOut[4]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.644      ; 3.512      ;
; -1.412 ; SBCTextDisplayRGB:io2|kbBuffer~16    ; SBCTextDisplayRGB:io2|dataOut[5]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.640      ; 3.534      ;
; -1.404 ; SBCTextDisplayRGB:io2|kbInPointer[1] ; SBCTextDisplayRGB:io2|dataOut[7]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.643      ; 3.545      ;
; -1.398 ; SBCTextDisplayRGB:io2|kbInPointer[0] ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.640      ; 3.548      ;
; -1.398 ; sd_controller:sd1|sdhc               ; sd_controller:sd1|address[15]          ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 4.481      ; 2.889      ;
; -1.377 ; T80s:cpu1|T80:u0|A[2]                ; sd_controller:sd1|block_write          ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 5.849      ; 4.278      ;
; -1.373 ; T80s:cpu1|T80:u0|A[2]                ; sd_controller:sd1|block_read           ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 5.849      ; 4.282      ;
; -1.366 ; SBCTextDisplayRGB:io2|kbBuffer~40    ; SBCTextDisplayRGB:io2|dataOut[1]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.643      ; 3.583      ;
; -1.349 ; sd_controller:sd1|sdhc               ; sd_controller:sd1|address[24]          ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 4.486      ; 2.943      ;
; -1.337 ; sd_controller:sd1|sdhc               ; sd_controller:sd1|address[30]          ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 4.479      ; 2.948      ;
; -1.333 ; SBCTextDisplayRGB:io2|kbBuffer~11    ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.638      ; 3.611      ;
; -1.322 ; sd_controller:sd1|sdhc               ; sd_controller:sd1|address[8]           ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 4.481      ; 2.965      ;
; -1.310 ; SBCTextDisplayRGB:io2|kbBuffer~24    ; SBCTextDisplayRGB:io2|dataOut[6]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.636      ; 3.632      ;
; -1.289 ; sd_controller:sd1|sdhc               ; sd_controller:sd1|address[19]          ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 4.484      ; 3.001      ;
; -1.222 ; SBCTextDisplayRGB:io2|kbBuffer~15    ; SBCTextDisplayRGB:io2|dataOut[4]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.635      ; 3.719      ;
; -1.221 ; sd_controller:sd1|sdhc               ; sd_controller:sd1|address[17]          ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 4.484      ; 3.069      ;
; -1.217 ; SBCTextDisplayRGB:io2|kbInPointer[0] ; SBCTextDisplayRGB:io2|dataOut[7]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.643      ; 3.732      ;
; -1.202 ; SBCTextDisplayRGB:io2|kbBuffer~14    ; SBCTextDisplayRGB:io2|dataOut[3]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.635      ; 3.739      ;
; -1.105 ; SBCTextDisplayRGB:io2|kbBuffer~44    ; SBCTextDisplayRGB:io2|dataOut[5]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.649      ; 3.850      ;
; -1.103 ; SBCTextDisplayRGB:io2|kbInPointer[1] ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.645      ; 3.848      ;
; -1.093 ; SBCTextDisplayRGB:io2|kbBuffer~34    ; SBCTextDisplayRGB:io2|dataOut[2]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.638      ; 3.851      ;
; -1.091 ; bufferedUART:io1|txByteSent          ; bufferedUART:io1|txByteWritten         ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; 0.000        ; 1.863      ; 1.078      ;
; -1.089 ; sd_controller:sd1|sdhc               ; sd_controller:sd1|address[7]           ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 4.484      ; 3.201      ;
; -1.089 ; sd_controller:sd1|sdhc               ; sd_controller:sd1|address[6]           ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 4.484      ; 3.201      ;
; -1.089 ; sd_controller:sd1|sdhc               ; sd_controller:sd1|address[5]           ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 4.484      ; 3.201      ;
; -1.089 ; sd_controller:sd1|sdhc               ; sd_controller:sd1|address[4]           ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 4.484      ; 3.201      ;
; -1.089 ; sd_controller:sd1|sdhc               ; sd_controller:sd1|address[3]           ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 4.484      ; 3.201      ;
; -1.089 ; sd_controller:sd1|sdhc               ; sd_controller:sd1|address[2]           ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 4.484      ; 3.201      ;
; -1.089 ; sd_controller:sd1|sdhc               ; sd_controller:sd1|address[1]           ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 4.484      ; 3.201      ;
; -1.089 ; sd_controller:sd1|sdhc               ; sd_controller:sd1|address[0]           ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 4.484      ; 3.201      ;
; -1.072 ; sd_controller:sd1|sdhc               ; sd_controller:sd1|address[20]          ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 4.484      ; 3.218      ;
; -1.070 ; sd_controller:sd1|sdhc               ; sd_controller:sd1|address[18]          ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 4.484      ; 3.220      ;
; -1.069 ; T80s:cpu1|T80:u0|A[1]                ; sd_controller:sd1|block_write          ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 5.849      ; 4.586      ;
; -1.065 ; T80s:cpu1|T80:u0|A[1]                ; sd_controller:sd1|block_read           ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 5.849      ; 4.590      ;
; -1.048 ; sd_controller:sd1|sd_write_flag      ; sd_controller:sd1|din_latched[2]       ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 4.477      ; 3.235      ;
; -1.048 ; sd_controller:sd1|sd_write_flag      ; sd_controller:sd1|din_latched[7]       ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 4.477      ; 3.235      ;
+--------+--------------------------------------+----------------------------------------+--------------------+------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                                                                                                       ;
+--------+-------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------+--------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                       ; To Node                                                                                                               ; Launch Clock       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------+--------------------+-------------+--------------+------------+------------+
; -2.295 ; serialClkCount[15]                              ; serialClkCount[15]                                                                                                    ; serialClkCount[15] ; clk         ; 0.000        ; 2.744      ; 1.059      ;
; -1.795 ; serialClkCount[15]                              ; serialClkCount[15]                                                                                                    ; serialClkCount[15] ; clk         ; -0.500       ; 2.744      ; 1.059      ;
; -0.329 ; T80s:cpu1|T80:u0|A[1]                           ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a5~porta_address_reg1 ; cpuClock           ; clk         ; 0.000        ; 1.460      ; 1.398      ;
; -0.322 ; T80s:cpu1|T80:u0|A[2]                           ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a5~porta_address_reg2 ; cpuClock           ; clk         ; 0.000        ; 1.460      ; 1.405      ;
; 0.107  ; T80s:cpu1|T80:u0|A[7]                           ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a5~porta_address_reg7 ; cpuClock           ; clk         ; 0.000        ; 1.460      ; 1.834      ;
; 0.452  ; T80s:cpu1|T80:u0|A[2]                           ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a4~porta_address_reg2 ; cpuClock           ; clk         ; 0.000        ; 1.471      ; 2.190      ;
; 0.460  ; T80s:cpu1|T80:u0|A[1]                           ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a4~porta_address_reg1 ; cpuClock           ; clk         ; 0.000        ; 1.471      ; 2.198      ;
; 0.487  ; T80s:cpu1|T80:u0|A[7]                           ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a4~porta_address_reg7 ; cpuClock           ; clk         ; 0.000        ; 1.471      ; 2.225      ;
; 0.499  ; SBCTextDisplayRGB:io2|vActive                   ; SBCTextDisplayRGB:io2|vActive                                                                                         ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|hActive                   ; SBCTextDisplayRGB:io2|hActive                                                                                         ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[0]           ; SBCTextDisplayRGB:io2|kbWriteTimer[0]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[1]           ; SBCTextDisplayRGB:io2|kbWriteTimer[1]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[2]           ; SBCTextDisplayRGB:io2|kbWriteTimer[2]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[3]           ; SBCTextDisplayRGB:io2|kbWriteTimer[3]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[4]           ; SBCTextDisplayRGB:io2|kbWriteTimer[4]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[5]           ; SBCTextDisplayRGB:io2|kbWriteTimer[5]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[6]           ; SBCTextDisplayRGB:io2|kbWriteTimer[6]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[7]           ; SBCTextDisplayRGB:io2|kbWriteTimer[7]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[8]           ; SBCTextDisplayRGB:io2|kbWriteTimer[8]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[9]           ; SBCTextDisplayRGB:io2|kbWriteTimer[9]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[11]          ; SBCTextDisplayRGB:io2|kbWriteTimer[11]                                                                                ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[12]          ; SBCTextDisplayRGB:io2|kbWriteTimer[12]                                                                                ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[13]          ; SBCTextDisplayRGB:io2|kbWriteTimer[13]                                                                                ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[14]          ; SBCTextDisplayRGB:io2|kbWriteTimer[14]                                                                                ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[15]          ; SBCTextDisplayRGB:io2|kbWriteTimer[15]                                                                                ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[16]          ; SBCTextDisplayRGB:io2|kbWriteTimer[16]                                                                                ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[17]          ; SBCTextDisplayRGB:io2|kbWriteTimer[17]                                                                                ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[18]          ; SBCTextDisplayRGB:io2|kbWriteTimer[18]                                                                                ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[19]          ; SBCTextDisplayRGB:io2|kbWriteTimer[19]                                                                                ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[20]          ; SBCTextDisplayRGB:io2|kbWriteTimer[20]                                                                                ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[21]          ; SBCTextDisplayRGB:io2|kbWriteTimer[21]                                                                                ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[22]          ; SBCTextDisplayRGB:io2|kbWriteTimer[22]                                                                                ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[23]          ; SBCTextDisplayRGB:io2|kbWriteTimer[23]                                                                                ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[24]          ; SBCTextDisplayRGB:io2|kbWriteTimer[24]                                                                                ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[25]          ; SBCTextDisplayRGB:io2|kbWriteTimer[25]                                                                                ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2Shift                  ; SBCTextDisplayRGB:io2|ps2Shift                                                                                        ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|n_kbWR                    ; SBCTextDisplayRGB:io2|n_kbWR                                                                                          ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2ClkCount[1]            ; SBCTextDisplayRGB:io2|ps2ClkCount[1]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2ClkCount[2]            ; SBCTextDisplayRGB:io2|ps2ClkCount[2]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2ClkCount[3]            ; SBCTextDisplayRGB:io2|ps2ClkCount[3]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2WriteByte2[3]          ; SBCTextDisplayRGB:io2|ps2WriteByte2[3]                                                                                ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2Scroll                 ; SBCTextDisplayRGB:io2|ps2Scroll                                                                                       ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2Caps                   ; SBCTextDisplayRGB:io2|ps2Caps                                                                                         ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2Num                    ; SBCTextDisplayRGB:io2|ps2Num                                                                                          ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWRParity                ; SBCTextDisplayRGB:io2|kbWRParity                                                                                      ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2DataOut                ; SBCTextDisplayRGB:io2|ps2DataOut                                                                                      ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[10]          ; SBCTextDisplayRGB:io2|kbWriteTimer[10]                                                                                ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2ClkCount[0]            ; SBCTextDisplayRGB:io2|ps2ClkCount[0]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbInPointer[0]            ; SBCTextDisplayRGB:io2|kbInPointer[0]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbInPointer[1]            ; SBCTextDisplayRGB:io2|kbInPointer[1]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbInPointer[2]            ; SBCTextDisplayRGB:io2|kbInPointer[2]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2Ctrl                   ; SBCTextDisplayRGB:io2|ps2Ctrl                                                                                         ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; sd_controller:sd1|state.write_block_byte        ; sd_controller:sd1|state.write_block_byte                                                                              ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; sd_controller:sd1|state.receive_ocr_wait        ; sd_controller:sd1|state.receive_ocr_wait                                                                              ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; sd_controller:sd1|state.init                    ; sd_controller:sd1|state.init                                                                                          ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; sd_controller:sd1|return_state.cmd55            ; sd_controller:sd1|return_state.cmd55                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; sd_controller:sd1|return_state.acmd41           ; sd_controller:sd1|return_state.acmd41                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; sd_controller:sd1|return_state.poll_cmd         ; sd_controller:sd1|return_state.poll_cmd                                                                               ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; sd_controller:sd1|return_state.cmd8             ; sd_controller:sd1|return_state.cmd8                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; sd_controller:sd1|return_state.cardsel          ; sd_controller:sd1|return_state.cardsel                                                                                ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; sd_controller:sd1|response_mode                 ; sd_controller:sd1|response_mode                                                                                       ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; sd_controller:sd1|init_busy                     ; sd_controller:sd1|init_busy                                                                                           ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; sd_controller:sd1|block_start_ack               ; sd_controller:sd1|block_start_ack                                                                                     ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; sd_controller:sd1|state.send_cmd                ; sd_controller:sd1|state.send_cmd                                                                                      ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; sd_controller:sd1|sclk_sig                      ; sd_controller:sd1|sclk_sig                                                                                            ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; sd_controller:sd1|state.send_regreq             ; sd_controller:sd1|state.send_regreq                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; sd_controller:sd1|return_state.read_block_wait  ; sd_controller:sd1|return_state.read_block_wait                                                                        ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; sd_controller:sd1|return_state.write_block_init ; sd_controller:sd1|return_state.write_block_init                                                                       ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; sd_controller:sd1|sd_write_flag                 ; sd_controller:sd1|sd_write_flag                                                                                       ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; sd_controller:sd1|dout[7]                       ; sd_controller:sd1|dout[7]                                                                                             ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|param4[0]                 ; SBCTextDisplayRGB:io2|param4[0]                                                                                       ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|param3[0]                 ; SBCTextDisplayRGB:io2|param3[0]                                                                                       ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|param2[0]                 ; SBCTextDisplayRGB:io2|param2[0]                                                                                       ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|param1[0]                 ; SBCTextDisplayRGB:io2|param1[0]                                                                                       ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|dispState.dispWrite       ; SBCTextDisplayRGB:io2|dispState.dispWrite                                                                             ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|pixelCount[0]             ; SBCTextDisplayRGB:io2|pixelCount[0]                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|pixelCount[1]             ; SBCTextDisplayRGB:io2|pixelCount[1]                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|charScanLine[0]           ; SBCTextDisplayRGB:io2|charScanLine[0]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|charScanLine[1]           ; SBCTextDisplayRGB:io2|charScanLine[1]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|charScanLine[2]           ; SBCTextDisplayRGB:io2|charScanLine[2]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|charScanLine[3]           ; SBCTextDisplayRGB:io2|charScanLine[3]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|dispWR                    ; SBCTextDisplayRGB:io2|dispWR                                                                                          ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|cursorVert[2]             ; SBCTextDisplayRGB:io2|cursorVert[2]                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|cursorVert[4]             ; SBCTextDisplayRGB:io2|cursorVert[4]                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|paramCount[1]             ; SBCTextDisplayRGB:io2|paramCount[1]                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|paramCount[0]             ; SBCTextDisplayRGB:io2|paramCount[0]                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|paramCount[2]             ; SBCTextDisplayRGB:io2|paramCount[2]                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; serialClkCount[4]                               ; serialClkCount[4]                                                                                                     ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; sd_controller:sd1|dout[0]                       ; sd_controller:sd1|dout[0]                                                                                             ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; sd_controller:sd1|dout[4]                       ; sd_controller:sd1|dout[4]                                                                                             ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; sd_controller:sd1|dout[1]                       ; sd_controller:sd1|dout[1]                                                                                             ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; sd_controller:sd1|block_busy                    ; sd_controller:sd1|block_busy                                                                                          ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; sd_controller:sd1|dout[5]                       ; sd_controller:sd1|dout[5]                                                                                             ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; sd_controller:sd1|dout[3]                       ; sd_controller:sd1|dout[3]                                                                                             ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; sd_controller:sd1|dout[6]                       ; sd_controller:sd1|dout[6]                                                                                             ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; sd_controller:sd1|dout[2]                       ; sd_controller:sd1|dout[2]                                                                                             ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|cursorVert[3]             ; SBCTextDisplayRGB:io2|cursorVert[3]                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|attInverse                ; SBCTextDisplayRGB:io2|attInverse                                                                                      ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|attBold                   ; SBCTextDisplayRGB:io2|attBold                                                                                         ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; sd_controller:sd1|led_on_count[0]               ; sd_controller:sd1|led_on_count[0]                                                                                     ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
+--------+-------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------+--------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'cpuClock'                                                                                                                                                                                                ;
+--------+--------------------------------------------------------------------------------------------------------+--------------------------------+------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                              ; To Node                        ; Launch Clock     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------+--------------------------------+------------------+-------------+--------------+------------+------------+
; -0.129 ; T80s:cpu1|IORQ_n                                                                                       ; T80s:cpu1|DI_Reg[4]            ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 4.228      ; 4.709      ;
; 0.371  ; T80s:cpu1|IORQ_n                                                                                       ; T80s:cpu1|DI_Reg[4]            ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 4.228      ; 4.709      ;
; 0.499  ; T80s:cpu1|T80:u0|TState[2]                                                                             ; T80s:cpu1|T80:u0|TState[2]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; T80s:cpu1|T80:u0|Alternate                                                                             ; T80s:cpu1|T80:u0|Alternate     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; T80s:cpu1|T80:u0|Halt_FF                                                                               ; T80s:cpu1|T80:u0|Halt_FF       ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; T80s:cpu1|T80:u0|BTR_r                                                                                 ; T80s:cpu1|T80:u0|BTR_r         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; T80s:cpu1|T80:u0|R[7]                                                                                  ; T80s:cpu1|T80:u0|R[7]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; T80s:cpu1|T80:u0|IntE_FF2                                                                              ; T80s:cpu1|T80:u0|IntE_FF2      ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; T80s:cpu1|T80:u0|TState[0]                                                                             ; T80s:cpu1|T80:u0|TState[0]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; T80s:cpu1|T80:u0|TState[1]                                                                             ; T80s:cpu1|T80:u0|TState[1]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; T80s:cpu1|T80:u0|MCycle[0]                                                                             ; T80s:cpu1|T80:u0|MCycle[0]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.755  ; T80s:cpu1|T80:u0|ACC[4]                                                                                ; T80s:cpu1|T80:u0|Ap[4]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.061      ;
; 0.763  ; T80s:cpu1|IORQ_n                                                                                       ; T80s:cpu1|T80:u0|IR[4]         ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 4.227      ; 5.600      ;
; 0.905  ; T80s:cpu1|T80:u0|F[3]                                                                                  ; T80s:cpu1|T80:u0|Fp[3]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.211      ;
; 0.910  ; T80s:cpu1|T80:u0|F[5]                                                                                  ; T80s:cpu1|T80:u0|Fp[5]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.216      ;
; 0.910  ; T80s:cpu1|T80:u0|Ap[4]                                                                                 ; T80s:cpu1|T80:u0|ACC[4]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.216      ;
; 0.911  ; T80s:cpu1|T80:u0|ACC[0]                                                                                ; T80s:cpu1|T80:u0|Ap[0]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.217      ;
; 0.918  ; T80s:cpu1|IORQ_n                                                                                       ; T80s:cpu1|DI_Reg[3]            ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 4.230      ; 5.758      ;
; 0.919  ; T80s:cpu1|T80:u0|ACC[7]                                                                                ; T80s:cpu1|T80:u0|Ap[7]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.225      ;
; 0.925  ; T80s:cpu1|T80:u0|Ap[7]                                                                                 ; T80s:cpu1|T80:u0|ACC[7]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.231      ;
; 0.927  ; T80s:cpu1|T80:u0|ACC[3]                                                                                ; T80s:cpu1|T80:u0|Ap[3]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.233      ;
; 0.928  ; T80s:cpu1|T80:u0|ACC[1]                                                                                ; T80s:cpu1|T80:u0|Ap[1]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.234      ;
; 0.931  ; T80s:cpu1|T80:u0|ACC[5]                                                                                ; T80s:cpu1|T80:u0|Ap[5]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.237      ;
; 0.936  ; T80s:cpu1|T80:u0|MCycle[1]                                                                             ; T80s:cpu1|T80:u0|MCycle[1]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.242      ;
; 0.973  ; T80s:cpu1|T80:u0|R[6]                                                                                  ; T80s:cpu1|T80:u0|R[6]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.279      ;
; 0.997  ; T80s:cpu1|IORQ_n                                                                                       ; T80s:cpu1|DI_Reg[6]            ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 4.230      ; 5.837      ;
; 1.011  ; T80s:cpu1|IORQ_n                                                                                       ; T80s:cpu1|DI_Reg[5]            ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 4.230      ; 5.851      ;
; 1.049  ; T80s:cpu1|T80:u0|Ap[2]                                                                                 ; T80s:cpu1|T80:u0|ACC[2]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.355      ;
; 1.062  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[2][7]                                                              ; T80s:cpu1|T80:u0|RegBusA_r[7]  ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.368      ;
; 1.157  ; T80s:cpu1|T80:u0|Ap[6]                                                                                 ; T80s:cpu1|T80:u0|ACC[6]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.463      ;
; 1.160  ; T80s:cpu1|T80:u0|Ap[0]                                                                                 ; T80s:cpu1|T80:u0|ACC[0]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.466      ;
; 1.166  ; T80s:cpu1|T80:u0|TState[0]                                                                             ; T80s:cpu1|T80:u0|TState[1]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.472      ;
; 1.167  ; T80s:cpu1|T80:u0|R[0]                                                                                  ; T80s:cpu1|T80:u0|R[0]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.473      ;
; 1.170  ; T80s:cpu1|T80:u0|TState[0]                                                                             ; T80s:cpu1|T80:u0|TState[2]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.476      ;
; 1.172  ; T80s:cpu1|T80:u0|R[3]                                                                                  ; T80s:cpu1|T80:u0|R[3]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.478      ;
; 1.174  ; T80s:cpu1|T80:u0|I[5]                                                                                  ; T80s:cpu1|T80:u0|A[13]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.480      ;
; 1.179  ; T80s:cpu1|T80:u0|I[6]                                                                                  ; T80s:cpu1|T80:u0|A[14]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.485      ;
; 1.185  ; T80s:cpu1|IORQ_n                                                                                       ; T80s:cpu1|DI_Reg[7]            ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 4.244      ; 6.039      ;
; 1.221  ; T80s:cpu1|T80:u0|Ap[3]                                                                                 ; T80s:cpu1|T80:u0|ACC[3]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.527      ;
; 1.224  ; T80s:cpu1|T80:u0|ACC[6]                                                                                ; T80s:cpu1|T80:u0|Ap[6]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.530      ;
; 1.224  ; T80s:cpu1|T80:u0|Ap[1]                                                                                 ; T80s:cpu1|T80:u0|ACC[1]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.530      ;
; 1.224  ; T80s:cpu1|T80:u0|I[3]                                                                                  ; T80s:cpu1|T80:u0|A[11]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.530      ;
; 1.225  ; T80s:cpu1|T80:u0|R[2]                                                                                  ; T80s:cpu1|T80:u0|R[2]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.531      ;
; 1.225  ; T80s:cpu1|T80:u0|Ap[5]                                                                                 ; T80s:cpu1|T80:u0|ACC[5]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.531      ;
; 1.226  ; T80s:cpu1|T80:u0|R[4]                                                                                  ; T80s:cpu1|T80:u0|R[4]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.532      ;
; 1.226  ; T80s:cpu1|T80:u0|R[5]                                                                                  ; T80s:cpu1|T80:u0|R[5]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.532      ;
; 1.226  ; T80s:cpu1|T80:u0|TState[1]                                                                             ; T80s:cpu1|T80:u0|TState[2]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.532      ;
; 1.228  ; T80s:cpu1|T80:u0|I[2]                                                                                  ; T80s:cpu1|T80:u0|A[10]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.534      ;
; 1.229  ; T80s:cpu1|T80:u0|XY_State[1]                                                                           ; T80s:cpu1|T80:u0|RegAddrB_r[2] ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.535      ;
; 1.241  ; T80s:cpu1|T80:u0|XY_Ind                                                                                ; T80s:cpu1|T80:u0|RegAddrB_r[0] ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.547      ;
; 1.256  ; T80s:cpu1|T80:u0|I[1]                                                                                  ; T80s:cpu1|T80:u0|A[9]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.012      ; 1.574      ;
; 1.263  ; T80s:cpu1|IORQ_n                                                                                       ; T80s:cpu1|T80:u0|IR[4]         ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 4.227      ; 5.600      ;
; 1.352  ; T80s:cpu1|T80:u0|PC[0]                                                                                 ; T80s:cpu1|T80:u0|PC[0]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.658      ;
; 1.387  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][5]                                                              ; T80s:cpu1|T80:u0|RegBusA_r[13] ; cpuClock         ; cpuClock    ; 0.000        ; 0.002      ; 1.695      ;
; 1.418  ; T80s:cpu1|IORQ_n                                                                                       ; T80s:cpu1|DI_Reg[3]            ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 4.230      ; 5.758      ;
; 1.493  ; T80s:cpu1|T80:u0|R[1]                                                                                  ; T80s:cpu1|T80:u0|R[1]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.799      ;
; 1.497  ; T80s:cpu1|IORQ_n                                                                                       ; T80s:cpu1|DI_Reg[6]            ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 4.230      ; 5.837      ;
; 1.511  ; T80s:cpu1|IORQ_n                                                                                       ; T80s:cpu1|DI_Reg[5]            ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 4.230      ; 5.851      ;
; 1.544  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][4]                                                              ; T80s:cpu1|T80:u0|RegBusA_r[12] ; cpuClock         ; cpuClock    ; 0.000        ; 0.002      ; 1.852      ;
; 1.561  ; T80s:cpu1|IORQ_n                                                                                       ; T80s:cpu1|DI_Reg[1]            ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 4.241      ; 6.412      ;
; 1.572  ; T80s:cpu1|T80:u0|BusB[5]                                                                               ; T80s:cpu1|T80:u0|DO[5]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.012      ; 1.890      ;
; 1.592  ; T80s:cpu1|T80:u0|A[1]                                                                                  ; T80s:cpu1|DI_Reg[4]            ; cpuClock         ; cpuClock    ; 0.000        ; 2.841      ; 4.739      ;
; 1.622  ; T80s:cpu1|T80:u0|MCycle[2]                                                                             ; T80s:cpu1|T80:u0|MCycle[2]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.928      ;
; 1.638  ; T80s:cpu1|T80:u0|R[3]                                                                                  ; T80s:cpu1|T80:u0|ACC[3]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.002      ; 1.946      ;
; 1.645  ; T80s:cpu1|T80:u0|R[0]                                                                                  ; T80s:cpu1|T80:u0|R[1]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.951      ;
; 1.651  ; T80s:cpu1|T80:u0|R[3]                                                                                  ; T80s:cpu1|T80:u0|R[4]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.957      ;
; 1.651  ; T80s:cpu1|T80:u0|XY_Ind                                                                                ; T80s:cpu1|T80:u0|RegAddrB_r[2] ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.957      ;
; 1.653  ; sd_controller:sd1|dout[5]                                                                              ; T80s:cpu1|DI_Reg[5]            ; clk              ; cpuClock    ; 0.000        ; 1.486      ; 3.445      ;
; 1.661  ; T80s:cpu1|T80:u0|Halt_FF                                                                               ; T80s:cpu1|T80:u0|IR[4]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.009      ; 1.976      ;
; 1.667  ; T80s:cpu1|T80:u0|XY_State[0]                                                                           ; T80s:cpu1|T80:u0|RegAddrC[2]   ; cpuClock         ; cpuClock    ; 0.000        ; 0.001      ; 1.974      ;
; 1.669  ; T80s:cpu1|T80:u0|XY_State[0]                                                                           ; T80s:cpu1|T80:u0|RegAddrC[0]   ; cpuClock         ; cpuClock    ; 0.000        ; 0.001      ; 1.976      ;
; 1.685  ; T80s:cpu1|IORQ_n                                                                                       ; T80s:cpu1|DI_Reg[7]            ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 4.244      ; 6.039      ;
; 1.704  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[3][6]                                                              ; T80s:cpu1|T80:u0|RegBusA_r[6]  ; cpuClock         ; cpuClock    ; 0.000        ; -0.004     ; 2.006      ;
; 1.705  ; T80s:cpu1|T80:u0|R[2]                                                                                  ; T80s:cpu1|T80:u0|R[3]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.011      ;
; 1.706  ; T80s:cpu1|T80:u0|R[5]                                                                                  ; T80s:cpu1|T80:u0|R[6]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.012      ;
; 1.706  ; T80s:cpu1|T80:u0|R[4]                                                                                  ; T80s:cpu1|T80:u0|R[5]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.012      ;
; 1.721  ; T80s:cpu1|IORQ_n                                                                                       ; T80s:cpu1|DI_Reg[0]            ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 4.241      ; 6.572      ;
; 1.731  ; T80s:cpu1|T80:u0|R[0]                                                                                  ; T80s:cpu1|T80:u0|R[2]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.037      ;
; 1.732  ; T80s:cpu1|IORQ_n                                                                                       ; T80s:cpu1|DI_Reg[2]            ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 4.241      ; 6.583      ;
; 1.737  ; T80s:cpu1|T80:u0|R[3]                                                                                  ; T80s:cpu1|T80:u0|R[5]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.043      ;
; 1.742  ; T80s:cpu1|T80:u0|A[2]                                                                                  ; T80s:cpu1|DI_Reg[4]            ; cpuClock         ; cpuClock    ; 0.000        ; 2.841      ; 4.889      ;
; 1.758  ; T80s:cpu1|IORQ_n                                                                                       ; T80s:cpu1|T80:u0|IR[7]         ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 4.244      ; 6.612      ;
; 1.782  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][6]                                                              ; T80s:cpu1|T80:u0|RegBusA_r[14] ; cpuClock         ; cpuClock    ; 0.000        ; -0.003     ; 2.085      ;
; 1.791  ; T80s:cpu1|T80:u0|R[2]                                                                                  ; T80s:cpu1|T80:u0|R[4]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.097      ;
; 1.792  ; T80s:cpu1|T80:u0|ACC[6]                                                                                ; T80s:cpu1|T80:u0|R[6]          ; cpuClock         ; cpuClock    ; 0.000        ; -0.002     ; 2.096      ;
; 1.792  ; T80s:cpu1|T80:u0|R[4]                                                                                  ; T80s:cpu1|T80:u0|R[6]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.098      ;
; 1.794  ; T80s:cpu1|T80:u0|ACC[0]                                                                                ; T80s:cpu1|T80:u0|ACC[0]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.100      ;
; 1.812  ; T80s:cpu1|T80:u0|TmpAddr[9]                                                                            ; T80s:cpu1|T80:u0|A[9]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.118      ;
; 1.817  ; T80s:cpu1|T80:u0|R[0]                                                                                  ; T80s:cpu1|T80:u0|R[3]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.123      ;
; 1.818  ; T80s:cpu1|T80:u0|XY_Ind                                                                                ; T80s:cpu1|T80:u0|XY_Ind        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.124      ;
; 1.823  ; T80s:cpu1|T80:u0|R[3]                                                                                  ; T80s:cpu1|T80:u0|R[6]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.129      ;
; 1.825  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][2]                                                              ; T80s:cpu1|T80:u0|RegBusA_r[10] ; cpuClock         ; cpuClock    ; 0.000        ; -0.016     ; 2.115      ;
; 1.838  ; T80s:cpu1|T80:u0|BusB[0]                                                                               ; T80s:cpu1|T80:u0|DO[0]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.144      ;
; 1.842  ; T80s:cpu1|T80:u0|ACC[0]                                                                                ; T80s:cpu1|T80:u0|I[0]          ; cpuClock         ; cpuClock    ; 0.000        ; -0.002     ; 2.146      ;
; 1.872  ; T80s:cpu1|T80:u0|ISet[1]                                                                               ; T80s:cpu1|T80:u0|Save_ALU_r    ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.178      ;
; 1.875  ; T80s:cpu1|IORQ_n                                                                                       ; T80s:cpu1|T80:u0|IR[6]         ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 4.244      ; 6.729      ;
; 1.877  ; T80s:cpu1|T80:u0|R[2]                                                                                  ; T80s:cpu1|T80:u0|R[5]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.183      ;
; 1.892  ; T80s:cpu1|T80:u0|ACC[6]                                                                                ; T80s:cpu1|T80:u0|I[6]          ; cpuClock         ; cpuClock    ; 0.000        ; -0.012     ; 2.186      ;
; 1.893  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|address_reg_a[0] ; T80s:cpu1|DI_Reg[4]            ; clk              ; cpuClock    ; 0.000        ; 1.499      ; 3.698      ;
; 1.903  ; T80s:cpu1|T80:u0|R[0]                                                                                  ; T80s:cpu1|T80:u0|R[4]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.209      ;
+--------+--------------------------------------------------------------------------------------------------------+--------------------------------+------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'serialClkCount[15]'                                                                                                                                         ;
+--------+-----------------------------------------+-----------------------------------------+--------------------+--------------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                                 ; Launch Clock       ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+-----------------------------------------+--------------------+--------------------+--------------+------------+------------+
; -0.044 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|txBuffer[7]            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 3.426      ; 3.992      ;
; 0.431  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|txd                    ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 3.426      ; 4.467      ;
; 0.456  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|txBuffer[7]            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; -0.500       ; 3.426      ; 3.992      ;
; 0.499  ; bufferedUART:io1|rxState.idle           ; bufferedUART:io1|rxState.idle           ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; bufferedUART:io1|rxState.dataBit        ; bufferedUART:io1|rxState.dataBit        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; bufferedUART:io1|rxBitCount[0]          ; bufferedUART:io1|rxBitCount[0]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; bufferedUART:io1|rxBitCount[1]          ; bufferedUART:io1|rxBitCount[1]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; bufferedUART:io1|rxBitCount[2]          ; bufferedUART:io1|rxBitCount[2]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; bufferedUART:io1|rxBitCount[3]          ; bufferedUART:io1|rxBitCount[3]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; bufferedUART:io1|rxState.stopBit        ; bufferedUART:io1|rxState.stopBit        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; bufferedUART:io1|txBitCount[0]          ; bufferedUART:io1|txBitCount[0]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; bufferedUART:io1|txBitCount[1]          ; bufferedUART:io1|txBitCount[1]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; bufferedUART:io1|txBitCount[2]          ; bufferedUART:io1|txBitCount[2]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; bufferedUART:io1|txBitCount[3]          ; bufferedUART:io1|txBitCount[3]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; bufferedUART:io1|txState.dataBit        ; bufferedUART:io1|txState.dataBit        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; bufferedUART:io1|txState.stopBit        ; bufferedUART:io1|txState.stopBit        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; bufferedUART:io1|txState.idle           ; bufferedUART:io1|txState.idle           ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; bufferedUART:io1|txByteSent             ; bufferedUART:io1|txByteSent             ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; bufferedUART:io1|txBuffer[7]            ; bufferedUART:io1|txBuffer[7]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; bufferedUART:io1|txd                    ; bufferedUART:io1|txd                    ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.699  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~100           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 3.450      ; 4.759      ;
; 0.699  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~93            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 3.450      ; 4.759      ;
; 0.699  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~97            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 3.450      ; 4.759      ;
; 0.699  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~94            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 3.450      ; 4.759      ;
; 0.699  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~98            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 3.450      ; 4.759      ;
; 0.699  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~99            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 3.450      ; 4.759      ;
; 0.699  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~95            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 3.450      ; 4.759      ;
; 0.742  ; bufferedUART:io1|txBuffer[3]            ; bufferedUART:io1|txBuffer[2]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.048      ;
; 0.747  ; bufferedUART:io1|rxCurrentByteBuffer[3] ; bufferedUART:io1|rxCurrentByteBuffer[2] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.053      ;
; 0.782  ; bufferedUART:io1|rxClockCount[5]        ; bufferedUART:io1|rxClockCount[5]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.088      ;
; 0.792  ; bufferedUART:io1|rxInPointer[5]         ; bufferedUART:io1|rxInPointer[5]         ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.098      ;
; 0.873  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxInPointer[0]         ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 3.449      ; 4.932      ;
; 0.873  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxInPointer[1]         ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 3.449      ; 4.932      ;
; 0.873  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxInPointer[2]         ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 3.449      ; 4.932      ;
; 0.873  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxInPointer[4]         ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 3.449      ; 4.932      ;
; 0.873  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxInPointer[5]         ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 3.449      ; 4.932      ;
; 0.873  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxInPointer[3]         ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 3.449      ; 4.932      ;
; 0.880  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~116           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 3.453      ; 4.943      ;
; 0.880  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~109           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 3.453      ; 4.943      ;
; 0.880  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~113           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 3.453      ; 4.943      ;
; 0.880  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~110           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 3.453      ; 4.943      ;
; 0.880  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~114           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 3.453      ; 4.943      ;
; 0.880  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~112           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 3.453      ; 4.943      ;
; 0.880  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~115           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 3.453      ; 4.943      ;
; 0.880  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~111           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 3.453      ; 4.943      ;
; 0.892  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~108           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 3.447      ; 4.949      ;
; 0.892  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~101           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 3.447      ; 4.949      ;
; 0.892  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~105           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 3.447      ; 4.949      ;
; 0.892  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~102           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 3.447      ; 4.949      ;
; 0.892  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~106           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 3.447      ; 4.949      ;
; 0.892  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~104           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 3.447      ; 4.949      ;
; 0.892  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~107           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 3.447      ; 4.949      ;
; 0.892  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~103           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 3.447      ; 4.949      ;
; 0.906  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~44            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 3.447      ; 4.963      ;
; 0.906  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~41            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 3.447      ; 4.963      ;
; 0.906  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~38            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 3.447      ; 4.963      ;
; 0.906  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~42            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 3.447      ; 4.963      ;
; 0.906  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~40            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 3.447      ; 4.963      ;
; 0.906  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~39            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 3.447      ; 4.963      ;
; 0.912  ; bufferedUART:io1|txBuffer[2]            ; bufferedUART:io1|txBuffer[1]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.218      ;
; 0.921  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxCurrentByteBuffer[7] ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 3.450      ; 4.981      ;
; 0.921  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxCurrentByteBuffer[6] ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 3.450      ; 4.981      ;
; 0.921  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxCurrentByteBuffer[5] ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 3.450      ; 4.981      ;
; 0.921  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxCurrentByteBuffer[4] ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 3.450      ; 4.981      ;
; 0.921  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxCurrentByteBuffer[3] ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 3.450      ; 4.981      ;
; 0.921  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxCurrentByteBuffer[2] ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 3.450      ; 4.981      ;
; 0.921  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxCurrentByteBuffer[1] ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 3.450      ; 4.981      ;
; 0.921  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxCurrentByteBuffer[0] ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 3.450      ; 4.981      ;
; 0.922  ; bufferedUART:io1|rxCurrentByteBuffer[4] ; bufferedUART:io1|rxBuffer~97            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.228      ;
; 0.927  ; bufferedUART:io1|rxCurrentByteBuffer[1] ; bufferedUART:io1|rxCurrentByteBuffer[0] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.233      ;
; 0.928  ; bufferedUART:io1|rxCurrentByteBuffer[1] ; bufferedUART:io1|rxBuffer~94            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.234      ;
; 0.929  ; bufferedUART:io1|rxCurrentByteBuffer[7] ; bufferedUART:io1|rxBuffer~100           ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.235      ;
; 0.929  ; bufferedUART:io1|rxCurrentByteBuffer[7] ; bufferedUART:io1|rxCurrentByteBuffer[6] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.235      ;
; 0.929  ; bufferedUART:io1|rxCurrentByteBuffer[4] ; bufferedUART:io1|rxCurrentByteBuffer[3] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.235      ;
; 0.931  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|txd                    ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; -0.500       ; 3.426      ; 4.467      ;
; 0.935  ; bufferedUART:io1|rxCurrentByteBuffer[2] ; bufferedUART:io1|rxBuffer~95            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.241      ;
; 0.936  ; bufferedUART:io1|rxCurrentByteBuffer[2] ; bufferedUART:io1|rxCurrentByteBuffer[1] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.242      ;
; 0.979  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~96            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 3.453      ; 5.042      ;
; 1.007  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~28            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 3.440      ; 5.057      ;
; 1.007  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~21            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 3.440      ; 5.057      ;
; 1.007  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~25            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 3.440      ; 5.057      ;
; 1.007  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~22            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 3.440      ; 5.057      ;
; 1.007  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~26            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 3.440      ; 5.057      ;
; 1.007  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~24            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 3.440      ; 5.057      ;
; 1.007  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~27            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 3.440      ; 5.057      ;
; 1.007  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~23            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 3.440      ; 5.057      ;
; 1.019  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~92            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 3.446      ; 5.075      ;
; 1.019  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~85            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 3.446      ; 5.075      ;
; 1.019  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~86            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 3.446      ; 5.075      ;
; 1.019  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~88            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 3.446      ; 5.075      ;
; 1.019  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~91            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 3.446      ; 5.075      ;
; 1.041  ; bufferedUART:io1|txClockCount[5]        ; bufferedUART:io1|txClockCount[5]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.347      ;
; 1.077  ; bufferedUART:io1|rxCurrentByteBuffer[5] ; bufferedUART:io1|rxBuffer~98            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.383      ;
; 1.080  ; bufferedUART:io1|rxCurrentByteBuffer[5] ; bufferedUART:io1|rxCurrentByteBuffer[4] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.386      ;
; 1.113  ; bufferedUART:io1|rxdFiltered            ; bufferedUART:io1|rxClockCount[0]        ; clk                ; serialClkCount[15] ; 0.000        ; 0.702      ; 2.121      ;
; 1.113  ; bufferedUART:io1|rxdFiltered            ; bufferedUART:io1|rxClockCount[1]        ; clk                ; serialClkCount[15] ; 0.000        ; 0.702      ; 2.121      ;
; 1.113  ; bufferedUART:io1|rxdFiltered            ; bufferedUART:io1|rxClockCount[3]        ; clk                ; serialClkCount[15] ; 0.000        ; 0.702      ; 2.121      ;
; 1.113  ; bufferedUART:io1|rxdFiltered            ; bufferedUART:io1|rxClockCount[4]        ; clk                ; serialClkCount[15] ; 0.000        ; 0.702      ; 2.121      ;
; 1.113  ; bufferedUART:io1|rxdFiltered            ; bufferedUART:io1|rxClockCount[5]        ; clk                ; serialClkCount[15] ; 0.000        ; 0.702      ; 2.121      ;
; 1.113  ; bufferedUART:io1|rxdFiltered            ; bufferedUART:io1|rxClockCount[2]        ; clk                ; serialClkCount[15] ; 0.000        ; 0.702      ; 2.121      ;
+--------+-----------------------------------------+-----------------------------------------+--------------------+--------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'serialClkCount[15]'                                                                                                       ;
+--------+------------------------+----------------------------------+--------------+--------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                          ; Launch Clock ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+----------------------------------+--------------+--------------------+--------------+------------+------------+
; -4.369 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.804     ; 4.105      ;
; -4.369 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.804     ; 4.105      ;
; -4.369 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.804     ; 4.105      ;
; -4.369 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txByteSent      ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.804     ; 4.105      ;
; -4.364 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.801     ; 4.103      ;
; -4.364 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.801     ; 4.103      ;
; -4.364 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.801     ; 4.103      ;
; -4.364 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.801     ; 4.103      ;
; -4.364 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.801     ; 4.103      ;
; -4.364 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.801     ; 4.103      ;
; -4.364 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.801     ; 4.103      ;
; -4.364 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.801     ; 4.103      ;
; -4.328 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.802     ; 4.066      ;
; -4.328 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.802     ; 4.066      ;
; -4.328 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.802     ; 4.066      ;
; -4.328 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.802     ; 4.066      ;
; -4.328 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.802     ; 4.066      ;
; -4.328 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.802     ; 4.066      ;
; -4.328 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.802     ; 4.066      ;
; -4.328 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.802     ; 4.066      ;
; -4.328 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.802     ; 4.066      ;
; -4.192 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.807     ; 3.925      ;
; -4.192 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.807     ; 3.925      ;
; -4.192 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.807     ; 3.925      ;
; -4.192 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txByteSent      ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.807     ; 3.925      ;
; -4.187 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.804     ; 3.923      ;
; -4.187 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.804     ; 3.923      ;
; -4.187 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.804     ; 3.923      ;
; -4.187 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.804     ; 3.923      ;
; -4.187 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.804     ; 3.923      ;
; -4.187 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.804     ; 3.923      ;
; -4.187 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.804     ; 3.923      ;
; -4.187 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.804     ; 3.923      ;
; -4.151 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.805     ; 3.886      ;
; -4.151 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.805     ; 3.886      ;
; -4.151 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.805     ; 3.886      ;
; -4.151 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.805     ; 3.886      ;
; -4.151 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.805     ; 3.886      ;
; -4.151 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.805     ; 3.886      ;
; -4.151 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.805     ; 3.886      ;
; -4.151 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.805     ; 3.886      ;
; -4.151 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.805     ; 3.886      ;
; -4.136 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|txState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.572      ; 6.248      ;
; -4.136 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|txState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.572      ; 6.248      ;
; -4.136 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|txState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.572      ; 6.248      ;
; -4.136 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|txByteSent      ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.572      ; 6.248      ;
; -4.131 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.575      ; 6.246      ;
; -4.131 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.575      ; 6.246      ;
; -4.131 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.575      ; 6.246      ;
; -4.131 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.575      ; 6.246      ;
; -4.131 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.575      ; 6.246      ;
; -4.131 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.575      ; 6.246      ;
; -4.131 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.575      ; 6.246      ;
; -4.131 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.575      ; 6.246      ;
; -4.095 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.574      ; 6.209      ;
; -4.095 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.574      ; 6.209      ;
; -4.095 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.574      ; 6.209      ;
; -4.095 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.574      ; 6.209      ;
; -4.095 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.574      ; 6.209      ;
; -4.095 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|txBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.574      ; 6.209      ;
; -4.095 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|txBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.574      ; 6.209      ;
; -4.095 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|txBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.574      ; 6.209      ;
; -4.095 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|txBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.574      ; 6.209      ;
; -4.026 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.792     ; 3.774      ;
; -4.026 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.792     ; 3.774      ;
; -4.026 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.792     ; 3.774      ;
; -4.026 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txByteSent      ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.792     ; 3.774      ;
; -4.021 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.789     ; 3.772      ;
; -4.021 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.789     ; 3.772      ;
; -4.021 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.789     ; 3.772      ;
; -4.021 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.789     ; 3.772      ;
; -4.021 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.789     ; 3.772      ;
; -4.021 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.789     ; 3.772      ;
; -4.021 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.789     ; 3.772      ;
; -4.021 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.789     ; 3.772      ;
; -3.985 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.790     ; 3.735      ;
; -3.985 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.790     ; 3.735      ;
; -3.985 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.790     ; 3.735      ;
; -3.985 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.790     ; 3.735      ;
; -3.985 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.790     ; 3.735      ;
; -3.985 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.790     ; 3.735      ;
; -3.985 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.790     ; 3.735      ;
; -3.985 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.790     ; 3.735      ;
; -3.985 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.790     ; 3.735      ;
; -3.951 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|txState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.572      ; 6.063      ;
; -3.951 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|txState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.572      ; 6.063      ;
; -3.951 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|txState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.572      ; 6.063      ;
; -3.951 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|txByteSent      ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.572      ; 6.063      ;
; -3.946 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.575      ; 6.061      ;
; -3.946 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.575      ; 6.061      ;
; -3.946 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.575      ; 6.061      ;
; -3.946 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.575      ; 6.061      ;
; -3.946 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.575      ; 6.061      ;
; -3.946 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.575      ; 6.061      ;
; -3.946 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.575      ; 6.061      ;
; -3.946 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.575      ; 6.061      ;
; -3.910 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.574      ; 6.024      ;
; -3.910 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.574      ; 6.024      ;
; -3.910 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.574      ; 6.024      ;
; -3.910 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.574      ; 6.024      ;
+--------+------------------------+----------------------------------+--------------+--------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'clk'                                                                                                                      ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -1.585 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[1] ; clk          ; clk         ; 1.000        ; 0.002      ; 2.627      ;
; -1.585 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[2] ; clk          ; clk         ; 1.000        ; 0.002      ; 2.627      ;
; -1.585 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[3] ; clk          ; clk         ; 1.000        ; 0.002      ; 2.627      ;
; -1.585 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[4] ; clk          ; clk         ; 1.000        ; 0.002      ; 2.627      ;
; -1.585 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[5] ; clk          ; clk         ; 1.000        ; 0.002      ; 2.627      ;
; -1.585 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[6] ; clk          ; clk         ; 1.000        ; 0.002      ; 2.627      ;
; -1.585 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[7] ; clk          ; clk         ; 1.000        ; 0.002      ; 2.627      ;
; -1.585 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[0] ; clk          ; clk         ; 1.000        ; 0.002      ; 2.627      ;
; -1.585 ; sd_controller:sd1|block_busy ; sd_controller:sd1|driveLED        ; clk          ; clk         ; 1.000        ; 0.002      ; 2.627      ;
; -1.466 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[1] ; clk          ; clk         ; 1.000        ; 0.002      ; 2.508      ;
; -1.466 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[2] ; clk          ; clk         ; 1.000        ; 0.002      ; 2.508      ;
; -1.466 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[3] ; clk          ; clk         ; 1.000        ; 0.002      ; 2.508      ;
; -1.466 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[4] ; clk          ; clk         ; 1.000        ; 0.002      ; 2.508      ;
; -1.466 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[5] ; clk          ; clk         ; 1.000        ; 0.002      ; 2.508      ;
; -1.466 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[6] ; clk          ; clk         ; 1.000        ; 0.002      ; 2.508      ;
; -1.466 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[7] ; clk          ; clk         ; 1.000        ; 0.002      ; 2.508      ;
; -1.466 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[0] ; clk          ; clk         ; 1.000        ; 0.002      ; 2.508      ;
; -1.466 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|driveLED        ; clk          ; clk         ; 1.000        ; 0.002      ; 2.508      ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'T80s:cpu1|IORQ_n'                                                                                                                       ;
+-------+-----------------------------------+----------------------------------------+--------------+------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                                ; Launch Clock ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+----------------------------------------+--------------+------------------+--------------+------------+------------+
; 1.712 ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_read           ; clk          ; T80s:cpu1|IORQ_n ; 0.500        ; 3.808      ; 2.636      ;
; 1.712 ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_write          ; clk          ; T80s:cpu1|IORQ_n ; 0.500        ; 3.808      ; 2.636      ;
; 2.095 ; SBCTextDisplayRGB:io2|func_reset  ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; clk          ; T80s:cpu1|IORQ_n ; 1.000        ; 3.848      ; 2.793      ;
; 2.095 ; SBCTextDisplayRGB:io2|func_reset  ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; clk          ; T80s:cpu1|IORQ_n ; 1.000        ; 3.848      ; 2.793      ;
; 2.125 ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_read           ; clk          ; T80s:cpu1|IORQ_n ; 0.500        ; 3.808      ; 2.223      ;
; 2.125 ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_write          ; clk          ; T80s:cpu1|IORQ_n ; 0.500        ; 3.808      ; 2.223      ;
; 2.137 ; SBCTextDisplayRGB:io2|func_reset  ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; clk          ; T80s:cpu1|IORQ_n ; 1.000        ; 3.856      ; 2.759      ;
+-------+-----------------------------------+----------------------------------------+--------------+------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'T80s:cpu1|IORQ_n'                                                                                                                         ;
+--------+-----------------------------------+----------------------------------------+--------------+------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                                ; Launch Clock ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+----------------------------------------+--------------+------------------+--------------+------------+------------+
; -2.217 ; SBCTextDisplayRGB:io2|func_reset  ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; clk          ; T80s:cpu1|IORQ_n ; 0.000        ; 4.670      ; 2.759      ;
; -2.175 ; SBCTextDisplayRGB:io2|func_reset  ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; clk          ; T80s:cpu1|IORQ_n ; 0.000        ; 4.662      ; 2.793      ;
; -2.175 ; SBCTextDisplayRGB:io2|func_reset  ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; clk          ; T80s:cpu1|IORQ_n ; 0.000        ; 4.662      ; 2.793      ;
; -2.060 ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_read           ; clk          ; T80s:cpu1|IORQ_n ; -0.500       ; 4.477      ; 2.223      ;
; -2.060 ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_write          ; clk          ; T80s:cpu1|IORQ_n ; -0.500       ; 4.477      ; 2.223      ;
; -1.647 ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_read           ; clk          ; T80s:cpu1|IORQ_n ; -0.500       ; 4.477      ; 2.636      ;
; -1.647 ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_write          ; clk          ; T80s:cpu1|IORQ_n ; -0.500       ; 4.477      ; 2.636      ;
+--------+-----------------------------------+----------------------------------------+--------------+------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'serialClkCount[15]'                                                                                                           ;
+--------+-----------------------+----------------------------------+------------------+--------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                          ; Launch Clock     ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+----------------------------------+------------------+--------------------+--------------+------------+------------+
; -0.152 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[0] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 3.431      ; 3.889      ;
; -0.152 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[1] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 3.431      ; 3.889      ;
; -0.152 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[3] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 3.431      ; 3.889      ;
; -0.152 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[4] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 3.431      ; 3.889      ;
; -0.152 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[5] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 3.431      ; 3.889      ;
; -0.152 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[2] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 3.431      ; 3.889      ;
; 0.348  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[0] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 3.431      ; 3.889      ;
; 0.348  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[1] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 3.431      ; 3.889      ;
; 0.348  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[3] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 3.431      ; 3.889      ;
; 0.348  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[4] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 3.431      ; 3.889      ;
; 0.348  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[5] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 3.431      ; 3.889      ;
; 0.348  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[2] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 3.431      ; 3.889      ;
; 0.482  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.idle    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 3.428      ; 4.520      ;
; 0.482  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[0]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 3.428      ; 4.520      ;
; 0.482  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[1]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 3.428      ; 4.520      ;
; 0.482  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[2]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 3.428      ; 4.520      ;
; 0.482  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[3]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 3.428      ; 4.520      ;
; 0.482  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[0]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 3.428      ; 4.520      ;
; 0.482  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[1]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 3.428      ; 4.520      ;
; 0.482  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[2]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 3.428      ; 4.520      ;
; 0.482  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[3]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 3.428      ; 4.520      ;
; 0.518  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[0] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 3.429      ; 4.557      ;
; 0.518  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[1] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 3.429      ; 4.557      ;
; 0.518  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[3] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 3.429      ; 4.557      ;
; 0.518  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[4] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 3.429      ; 4.557      ;
; 0.518  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[5] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 3.429      ; 4.557      ;
; 0.518  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[2] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 3.429      ; 4.557      ;
; 0.518  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.dataBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 3.429      ; 4.557      ;
; 0.518  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.stopBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 3.429      ; 4.557      ;
; 0.523  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.dataBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 3.426      ; 4.559      ;
; 0.523  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.stopBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 3.426      ; 4.559      ;
; 0.523  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.idle    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 3.426      ; 4.559      ;
; 0.523  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txByteSent      ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 3.426      ; 4.559      ;
; 0.982  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.idle    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 3.428      ; 4.520      ;
; 0.982  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[0]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 3.428      ; 4.520      ;
; 0.982  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[1]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 3.428      ; 4.520      ;
; 0.982  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[2]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 3.428      ; 4.520      ;
; 0.982  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[3]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 3.428      ; 4.520      ;
; 0.982  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[0]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 3.428      ; 4.520      ;
; 0.982  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[1]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 3.428      ; 4.520      ;
; 0.982  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[2]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 3.428      ; 4.520      ;
; 0.982  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[3]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 3.428      ; 4.520      ;
; 1.018  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[0] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 3.429      ; 4.557      ;
; 1.018  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[1] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 3.429      ; 4.557      ;
; 1.018  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[3] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 3.429      ; 4.557      ;
; 1.018  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[4] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 3.429      ; 4.557      ;
; 1.018  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[5] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 3.429      ; 4.557      ;
; 1.018  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[2] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 3.429      ; 4.557      ;
; 1.018  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.dataBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 3.429      ; 4.557      ;
; 1.018  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.stopBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 3.429      ; 4.557      ;
; 1.023  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.dataBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 3.426      ; 4.559      ;
; 1.023  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.stopBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 3.426      ; 4.559      ;
; 1.023  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.idle    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 3.426      ; 4.559      ;
; 1.023  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txByteSent      ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 3.426      ; 4.559      ;
; 2.491  ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|txClockCount[0] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 2.044      ; 4.341      ;
; 2.491  ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|txClockCount[1] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 2.044      ; 4.341      ;
; 2.491  ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|txClockCount[3] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 2.044      ; 4.341      ;
; 2.491  ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|txClockCount[4] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 2.044      ; 4.341      ;
; 2.491  ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|txClockCount[5] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 2.044      ; 4.341      ;
; 2.491  ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|txClockCount[2] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 2.044      ; 4.341      ;
; 2.669  ; T80s:cpu1|T80:u0|A[1] ; bufferedUART:io1|txClockCount[0] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 2.044      ; 4.519      ;
; 2.669  ; T80s:cpu1|T80:u0|A[1] ; bufferedUART:io1|txClockCount[1] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 2.044      ; 4.519      ;
; 2.669  ; T80s:cpu1|T80:u0|A[1] ; bufferedUART:io1|txClockCount[3] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 2.044      ; 4.519      ;
; 2.669  ; T80s:cpu1|T80:u0|A[1] ; bufferedUART:io1|txClockCount[4] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 2.044      ; 4.519      ;
; 2.669  ; T80s:cpu1|T80:u0|A[1] ; bufferedUART:io1|txClockCount[5] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 2.044      ; 4.519      ;
; 2.669  ; T80s:cpu1|T80:u0|A[1] ; bufferedUART:io1|txClockCount[2] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 2.044      ; 4.519      ;
; 2.762  ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|txClockCount[0] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 2.044      ; 4.612      ;
; 2.762  ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|txClockCount[1] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 2.044      ; 4.612      ;
; 2.762  ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|txClockCount[3] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 2.044      ; 4.612      ;
; 2.762  ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|txClockCount[4] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 2.044      ; 4.612      ;
; 2.762  ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|txClockCount[5] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 2.044      ; 4.612      ;
; 2.762  ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|txClockCount[2] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 2.044      ; 4.612      ;
; 3.006  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txClockCount[0] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.577      ; 4.389      ;
; 3.006  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txClockCount[1] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.577      ; 4.389      ;
; 3.006  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txClockCount[3] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.577      ; 4.389      ;
; 3.006  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txClockCount[4] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.577      ; 4.389      ;
; 3.006  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txClockCount[5] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.577      ; 4.389      ;
; 3.006  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txClockCount[2] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.577      ; 4.389      ;
; 3.125  ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|rxState.idle    ; cpuClock         ; serialClkCount[15] ; -0.500       ; 2.041      ; 4.972      ;
; 3.125  ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|rxBitCount[0]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 2.041      ; 4.972      ;
; 3.125  ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|rxBitCount[1]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 2.041      ; 4.972      ;
; 3.125  ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|rxBitCount[2]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 2.041      ; 4.972      ;
; 3.125  ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|rxBitCount[3]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 2.041      ; 4.972      ;
; 3.125  ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|txBitCount[0]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 2.041      ; 4.972      ;
; 3.125  ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|txBitCount[1]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 2.041      ; 4.972      ;
; 3.125  ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|txBitCount[2]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 2.041      ; 4.972      ;
; 3.125  ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|txBitCount[3]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 2.041      ; 4.972      ;
; 3.161  ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|rxClockCount[0] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 2.042      ; 5.009      ;
; 3.161  ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|rxClockCount[1] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 2.042      ; 5.009      ;
; 3.161  ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|rxClockCount[3] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 2.042      ; 5.009      ;
; 3.161  ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|rxClockCount[4] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 2.042      ; 5.009      ;
; 3.161  ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|rxClockCount[5] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 2.042      ; 5.009      ;
; 3.161  ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|rxClockCount[2] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 2.042      ; 5.009      ;
; 3.161  ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|rxState.dataBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 2.042      ; 5.009      ;
; 3.161  ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|rxState.stopBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 2.042      ; 5.009      ;
; 3.166  ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|txState.dataBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 2.039      ; 5.011      ;
; 3.166  ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|txState.stopBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 2.039      ; 5.011      ;
; 3.166  ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|txState.idle    ; cpuClock         ; serialClkCount[15] ; -0.500       ; 2.039      ; 5.011      ;
; 3.166  ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|txByteSent      ; cpuClock         ; serialClkCount[15] ; -0.500       ; 2.039      ; 5.011      ;
; 3.303  ; T80s:cpu1|T80:u0|A[1] ; bufferedUART:io1|rxState.idle    ; cpuClock         ; serialClkCount[15] ; -0.500       ; 2.041      ; 5.150      ;
+--------+-----------------------+----------------------------------+------------------+--------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'clk'                                                                                                                      ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 2.200 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[1] ; clk          ; clk         ; 0.000        ; 0.002      ; 2.508      ;
; 2.200 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[2] ; clk          ; clk         ; 0.000        ; 0.002      ; 2.508      ;
; 2.200 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[3] ; clk          ; clk         ; 0.000        ; 0.002      ; 2.508      ;
; 2.200 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[4] ; clk          ; clk         ; 0.000        ; 0.002      ; 2.508      ;
; 2.200 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[5] ; clk          ; clk         ; 0.000        ; 0.002      ; 2.508      ;
; 2.200 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[6] ; clk          ; clk         ; 0.000        ; 0.002      ; 2.508      ;
; 2.200 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[7] ; clk          ; clk         ; 0.000        ; 0.002      ; 2.508      ;
; 2.200 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[0] ; clk          ; clk         ; 0.000        ; 0.002      ; 2.508      ;
; 2.200 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|driveLED        ; clk          ; clk         ; 0.000        ; 0.002      ; 2.508      ;
; 2.319 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[1] ; clk          ; clk         ; 0.000        ; 0.002      ; 2.627      ;
; 2.319 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[2] ; clk          ; clk         ; 0.000        ; 0.002      ; 2.627      ;
; 2.319 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[3] ; clk          ; clk         ; 0.000        ; 0.002      ; 2.627      ;
; 2.319 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[4] ; clk          ; clk         ; 0.000        ; 0.002      ; 2.627      ;
; 2.319 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[5] ; clk          ; clk         ; 0.000        ; 0.002      ; 2.627      ;
; 2.319 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[6] ; clk          ; clk         ; 0.000        ; 0.002      ; 2.627      ;
; 2.319 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[7] ; clk          ; clk         ; 0.000        ; 0.002      ; 2.627      ;
; 2.319 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[0] ; clk          ; clk         ; 0.000        ; 0.002      ; 2.627      ;
; 2.319 ; sd_controller:sd1|block_busy ; sd_controller:sd1|driveLED        ; clk          ; clk         ; 0.000        ; 0.002      ; 2.627      ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                                                                                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_we_reg        ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_we_reg        ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg5  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'T80s:cpu1|IORQ_n'                                                                                 ;
+--------+--------------+----------------+------------------+------------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock            ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+------------------+------------+----------------------------------------+
; -2.166 ; -0.924       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|host_read_flag       ;
; -2.166 ; -0.924       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|host_read_flag       ;
; -1.556 ; -0.314       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[0]       ;
; -1.556 ; -0.314       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[0]       ;
; -1.556 ; -0.314       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[1]       ;
; -1.556 ; -0.314       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[1]       ;
; -1.556 ; -0.314       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[2]       ;
; -1.556 ; -0.314       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[2]       ;
; -1.556 ; -0.314       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[3]       ;
; -1.556 ; -0.314       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[3]       ;
; -1.556 ; -0.314       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[4]       ;
; -1.556 ; -0.314       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[4]       ;
; -1.556 ; -0.314       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[5]       ;
; -1.556 ; -0.314       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[5]       ;
; -1.556 ; -0.314       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[6]       ;
; -1.556 ; -0.314       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[6]       ;
; -1.556 ; -0.314       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[7]       ;
; -1.556 ; -0.314       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[7]       ;
; -1.556 ; -0.314       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|kbReadPointer[0] ;
; -1.556 ; -0.314       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|kbReadPointer[0] ;
; -1.556 ; -0.314       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|kbReadPointer[1] ;
; -1.556 ; -0.314       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|kbReadPointer[1] ;
; -1.556 ; -0.314       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|kbReadPointer[2] ;
; -1.556 ; -0.314       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|kbReadPointer[2] ;
; -1.411 ; -0.169       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[0]           ;
; -1.411 ; -0.169       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[0]           ;
; -1.411 ; -0.169       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[10]          ;
; -1.411 ; -0.169       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[10]          ;
; -1.411 ; -0.169       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[11]          ;
; -1.411 ; -0.169       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[11]          ;
; -1.411 ; -0.169       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[12]          ;
; -1.411 ; -0.169       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[12]          ;
; -1.411 ; -0.169       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[13]          ;
; -1.411 ; -0.169       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[13]          ;
; -1.411 ; -0.169       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[14]          ;
; -1.411 ; -0.169       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[14]          ;
; -1.411 ; -0.169       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[15]          ;
; -1.411 ; -0.169       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[15]          ;
; -1.411 ; -0.169       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[16]          ;
; -1.411 ; -0.169       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[16]          ;
; -1.411 ; -0.169       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[17]          ;
; -1.411 ; -0.169       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[17]          ;
; -1.411 ; -0.169       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[18]          ;
; -1.411 ; -0.169       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[18]          ;
; -1.411 ; -0.169       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[19]          ;
; -1.411 ; -0.169       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[19]          ;
; -1.411 ; -0.169       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[1]           ;
; -1.411 ; -0.169       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[1]           ;
; -1.411 ; -0.169       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[20]          ;
; -1.411 ; -0.169       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[20]          ;
; -1.411 ; -0.169       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[21]          ;
; -1.411 ; -0.169       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[21]          ;
; -1.411 ; -0.169       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[22]          ;
; -1.411 ; -0.169       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[22]          ;
; -1.411 ; -0.169       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[23]          ;
; -1.411 ; -0.169       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[23]          ;
; -1.411 ; -0.169       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[24]          ;
; -1.411 ; -0.169       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[24]          ;
; -1.411 ; -0.169       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[25]          ;
; -1.411 ; -0.169       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[25]          ;
; -1.411 ; -0.169       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[26]          ;
; -1.411 ; -0.169       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[26]          ;
; -1.411 ; -0.169       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[27]          ;
; -1.411 ; -0.169       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[27]          ;
; -1.411 ; -0.169       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[28]          ;
; -1.411 ; -0.169       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[28]          ;
; -1.411 ; -0.169       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[29]          ;
; -1.411 ; -0.169       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[29]          ;
; -1.411 ; -0.169       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[2]           ;
; -1.411 ; -0.169       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[2]           ;
; -1.411 ; -0.169       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[30]          ;
; -1.411 ; -0.169       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[30]          ;
; -1.411 ; -0.169       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[31]          ;
; -1.411 ; -0.169       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[31]          ;
; -1.411 ; -0.169       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[3]           ;
; -1.411 ; -0.169       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[3]           ;
; -1.411 ; -0.169       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[4]           ;
; -1.411 ; -0.169       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[4]           ;
; -1.411 ; -0.169       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[5]           ;
; -1.411 ; -0.169       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[5]           ;
; -1.411 ; -0.169       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[6]           ;
; -1.411 ; -0.169       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[6]           ;
; -1.411 ; -0.169       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[7]           ;
; -1.411 ; -0.169       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[7]           ;
; -1.411 ; -0.169       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[8]           ;
; -1.411 ; -0.169       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[8]           ;
; -1.411 ; -0.169       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[9]           ;
; -1.411 ; -0.169       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[9]           ;
; -1.411 ; -0.169       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|block_read           ;
; -1.411 ; -0.169       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|block_read           ;
; -1.411 ; -0.169       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|block_write          ;
; -1.411 ; -0.169       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|block_write          ;
; -1.411 ; -0.169       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|din_latched[0]       ;
; -1.411 ; -0.169       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|din_latched[0]       ;
; -1.411 ; -0.169       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|din_latched[1]       ;
; -1.411 ; -0.169       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|din_latched[1]       ;
; -1.411 ; -0.169       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|din_latched[2]       ;
; -1.411 ; -0.169       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|din_latched[2]       ;
; -1.411 ; -0.169       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|din_latched[3]       ;
; -1.411 ; -0.169       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|din_latched[3]       ;
+--------+--------------+----------------+------------------+------------------+------------+----------------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'cpuClock'                                                                        ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[0]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[0]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[1]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[1]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[2]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[2]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[3]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[3]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[4]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[4]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[5]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[5]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[6]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[6]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[7]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[7]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|IORQ_n              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|IORQ_n              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|MREQ_n              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|MREQ_n              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|RD_n                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|RD_n                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[0]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[0]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[1]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[1]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[2]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[2]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[3]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[3]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[4]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[4]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[5]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[5]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[6]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[6]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[7]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[7]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[0]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[0]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[1]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[1]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[2]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[2]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[3]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[3]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[0]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[0]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[10]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[10]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[11]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[11]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[12]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[12]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[13]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[13]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[14]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[14]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[15]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[15]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[1]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[1]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[2]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[2]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[3]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[3]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[4]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[4]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[5]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[5]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[6]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[6]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[7]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[7]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[8]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[8]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[9]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[9]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Alternate    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Alternate    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[0]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[0]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[1]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[1]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[2]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[2]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[3]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[3]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[4]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[4]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[5]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[5]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[6]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[6]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[7]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[7]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Arith16_r    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Arith16_r    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Auto_Wait_t1 ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Auto_Wait_t1 ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'serialClkCount[15]'                                                                         ;
+--------+--------------+----------------+------------------+--------------------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock              ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+--------------------+------------+--------------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[0] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[0] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[1] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[1] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[2] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[2] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[3] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[3] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~100  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~100  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~101  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~101  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~102  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~102  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~103  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~103  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~104  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~104  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~105  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~105  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~106  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~106  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~107  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~107  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~108  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~108  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~109  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~109  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~110  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~110  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~111  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~111  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~112  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~112  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~113  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~113  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~114  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~114  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~115  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~115  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~116  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~116  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~117  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~117  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~118  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~118  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~119  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~119  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~120  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~120  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~121  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~121  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~122  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~122  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~123  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~123  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~124  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~124  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~125  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~125  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~126  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~126  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~127  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~127  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~128  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~128  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~129  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~129  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~13   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~13   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~130  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~130  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~131  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~131  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~132  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~132  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~133  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~133  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~134  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~134  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~135  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~135  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~136  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~136  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~137  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~137  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~138  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~138  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~139  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~139  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~14   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~14   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~140  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~140  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~15   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~15   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~16   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~16   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~17   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~17   ;
+--------+--------------+----------------+------------------+--------------------+------------+--------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; n_reset      ; clk        ; 11.584 ; 11.584 ; Rise       ; clk             ;
; ps2Clk       ; clk        ; 6.682  ; 6.682  ; Rise       ; clk             ;
; ps2Data      ; clk        ; 6.360  ; 6.360  ; Rise       ; clk             ;
; sdMISO       ; clk        ; 11.549 ; 11.549 ; Rise       ; clk             ;
; rxd1         ; clk        ; 9.091  ; 9.091  ; Fall       ; clk             ;
; sramData[*]  ; cpuClock   ; 8.893  ; 8.893  ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 7.713  ; 7.713  ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 7.634  ; 7.634  ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 7.752  ; 7.752  ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 8.893  ; 8.893  ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 7.043  ; 7.043  ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 7.360  ; 7.360  ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 6.387  ; 6.387  ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 5.992  ; 5.992  ; Rise       ; cpuClock        ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; n_reset      ; clk        ; -4.865 ; -4.865 ; Rise       ; clk             ;
; ps2Clk       ; clk        ; -4.436 ; -4.436 ; Rise       ; clk             ;
; ps2Data      ; clk        ; -6.094 ; -6.094 ; Rise       ; clk             ;
; sdMISO       ; clk        ; -5.766 ; -5.766 ; Rise       ; clk             ;
; rxd1         ; clk        ; -5.568 ; -5.568 ; Fall       ; clk             ;
; sramData[*]  ; cpuClock   ; -5.153 ; -5.153 ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; -6.122 ; -6.122 ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; -6.049 ; -6.049 ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; -6.161 ; -6.161 ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; -7.367 ; -7.367 ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; -5.885 ; -5.885 ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; -5.823 ; -5.823 ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; -5.243 ; -5.243 ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; -5.153 ; -5.153 ; Rise       ; cpuClock        ;
+--------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                     ;
+------------------+--------------------+--------+--------+------------+--------------------+
; Data Port        ; Clock Port         ; Rise   ; Fall   ; Clock Edge ; Clock Reference    ;
+------------------+--------------------+--------+--------+------------+--------------------+
; n_sRamCS         ; T80s:cpu1|IORQ_n   ; 10.496 ; 10.496 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamOE         ; T80s:cpu1|IORQ_n   ; 11.345 ; 11.345 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamWE         ; T80s:cpu1|IORQ_n   ; 11.502 ; 11.502 ; Fall       ; T80s:cpu1|IORQ_n   ;
; J6IO8[*]         ; clk                ; 9.556  ; 9.556  ; Rise       ; clk                ;
;  J6IO8[0]        ; clk                ; 8.500  ; 8.500  ; Rise       ; clk                ;
;  J6IO8[1]        ; clk                ; 9.093  ; 9.093  ; Rise       ; clk                ;
;  J6IO8[2]        ; clk                ; 8.977  ; 8.977  ; Rise       ; clk                ;
;  J6IO8[3]        ; clk                ; 8.997  ; 8.997  ; Rise       ; clk                ;
;  J6IO8[4]        ; clk                ; 8.653  ; 8.653  ; Rise       ; clk                ;
;  J6IO8[5]        ; clk                ; 8.991  ; 8.991  ; Rise       ; clk                ;
;  J6IO8[6]        ; clk                ; 9.556  ; 9.556  ; Rise       ; clk                ;
;  J6IO8[7]        ; clk                ; 8.806  ; 8.806  ; Rise       ; clk                ;
; J8IO8[*]         ; clk                ; 9.345  ; 9.345  ; Rise       ; clk                ;
;  J8IO8[0]        ; clk                ; 7.886  ; 7.886  ; Rise       ; clk                ;
;  J8IO8[1]        ; clk                ; 7.898  ; 7.898  ; Rise       ; clk                ;
;  J8IO8[2]        ; clk                ; 8.620  ; 8.620  ; Rise       ; clk                ;
;  J8IO8[3]        ; clk                ; 7.893  ; 7.893  ; Rise       ; clk                ;
;  J8IO8[4]        ; clk                ; 8.709  ; 8.709  ; Rise       ; clk                ;
;  J8IO8[5]        ; clk                ; 8.673  ; 8.673  ; Rise       ; clk                ;
;  J8IO8[6]        ; clk                ; 9.345  ; 9.345  ; Rise       ; clk                ;
;  J8IO8[7]        ; clk                ; 8.675  ; 8.675  ; Rise       ; clk                ;
; driveLED         ; clk                ; 8.416  ; 8.416  ; Rise       ; clk                ;
; hSync            ; clk                ; 10.703 ; 10.703 ; Rise       ; clk                ;
; ps2Clk           ; clk                ; 8.917  ; 8.917  ; Rise       ; clk                ;
; ps2Data          ; clk                ; 8.703  ; 8.703  ; Rise       ; clk                ;
; sdCS             ; clk                ; 9.262  ; 9.262  ; Rise       ; clk                ;
; sdMOSI           ; clk                ; 12.206 ; 12.206 ; Rise       ; clk                ;
; sdSCLK           ; clk                ; 10.895 ; 10.895 ; Rise       ; clk                ;
; vSync            ; clk                ; 11.871 ; 11.871 ; Rise       ; clk                ;
; video            ; clk                ; 8.890  ; 8.890  ; Rise       ; clk                ;
; videoB0          ; clk                ; 9.486  ; 9.486  ; Rise       ; clk                ;
; videoB1          ; clk                ; 9.427  ; 9.427  ; Rise       ; clk                ;
; videoG0          ; clk                ; 9.728  ; 9.728  ; Rise       ; clk                ;
; videoG1          ; clk                ; 9.387  ; 9.387  ; Rise       ; clk                ;
; videoR0          ; clk                ; 9.741  ; 9.741  ; Rise       ; clk                ;
; videoR1          ; clk                ; 9.224  ; 9.224  ; Rise       ; clk                ;
; videoSync        ; clk                ; 12.823 ; 12.823 ; Rise       ; clk                ;
; rts1             ; clk                ; 10.888 ; 10.888 ; Fall       ; clk                ;
; n_sRamCS         ; cpuClock           ; 13.089 ; 13.089 ; Rise       ; cpuClock           ;
; n_sRamOE         ; cpuClock           ; 13.938 ; 13.938 ; Rise       ; cpuClock           ;
; n_sRamWE         ; cpuClock           ; 14.095 ; 14.095 ; Rise       ; cpuClock           ;
; sramAddress[*]   ; cpuClock           ; 11.704 ; 11.704 ; Rise       ; cpuClock           ;
;  sramAddress[0]  ; cpuClock           ; 10.936 ; 10.936 ; Rise       ; cpuClock           ;
;  sramAddress[1]  ; cpuClock           ; 7.338  ; 7.338  ; Rise       ; cpuClock           ;
;  sramAddress[2]  ; cpuClock           ; 7.190  ; 7.190  ; Rise       ; cpuClock           ;
;  sramAddress[3]  ; cpuClock           ; 7.391  ; 7.391  ; Rise       ; cpuClock           ;
;  sramAddress[4]  ; cpuClock           ; 8.130  ; 8.130  ; Rise       ; cpuClock           ;
;  sramAddress[5]  ; cpuClock           ; 8.495  ; 8.495  ; Rise       ; cpuClock           ;
;  sramAddress[6]  ; cpuClock           ; 8.288  ; 8.288  ; Rise       ; cpuClock           ;
;  sramAddress[7]  ; cpuClock           ; 7.994  ; 7.994  ; Rise       ; cpuClock           ;
;  sramAddress[8]  ; cpuClock           ; 11.286 ; 11.286 ; Rise       ; cpuClock           ;
;  sramAddress[9]  ; cpuClock           ; 10.459 ; 10.459 ; Rise       ; cpuClock           ;
;  sramAddress[10] ; cpuClock           ; 10.843 ; 10.843 ; Rise       ; cpuClock           ;
;  sramAddress[11] ; cpuClock           ; 11.188 ; 11.188 ; Rise       ; cpuClock           ;
;  sramAddress[12] ; cpuClock           ; 10.699 ; 10.699 ; Rise       ; cpuClock           ;
;  sramAddress[13] ; cpuClock           ; 11.462 ; 11.462 ; Rise       ; cpuClock           ;
;  sramAddress[14] ; cpuClock           ; 11.704 ; 11.704 ; Rise       ; cpuClock           ;
;  sramAddress[15] ; cpuClock           ; 10.512 ; 10.512 ; Rise       ; cpuClock           ;
; sramData[*]      ; cpuClock           ; 13.096 ; 13.096 ; Rise       ; cpuClock           ;
;  sramData[0]     ; cpuClock           ; 12.095 ; 12.095 ; Rise       ; cpuClock           ;
;  sramData[1]     ; cpuClock           ; 11.738 ; 11.738 ; Rise       ; cpuClock           ;
;  sramData[2]     ; cpuClock           ; 10.816 ; 10.816 ; Rise       ; cpuClock           ;
;  sramData[3]     ; cpuClock           ; 13.096 ; 13.096 ; Rise       ; cpuClock           ;
;  sramData[4]     ; cpuClock           ; 11.809 ; 11.809 ; Rise       ; cpuClock           ;
;  sramData[5]     ; cpuClock           ; 11.836 ; 11.836 ; Rise       ; cpuClock           ;
;  sramData[6]     ; cpuClock           ; 10.646 ; 10.646 ; Rise       ; cpuClock           ;
;  sramData[7]     ; cpuClock           ; 10.577 ; 10.577 ; Rise       ; cpuClock           ;
; txd1             ; serialClkCount[15] ; 10.502 ; 10.502 ; Fall       ; serialClkCount[15] ;
+------------------+--------------------+--------+--------+------------+--------------------+


+-------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                             ;
+------------------+--------------------+--------+--------+------------+--------------------+
; Data Port        ; Clock Port         ; Rise   ; Fall   ; Clock Edge ; Clock Reference    ;
+------------------+--------------------+--------+--------+------------+--------------------+
; n_sRamCS         ; T80s:cpu1|IORQ_n   ; 10.496 ; 10.496 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamOE         ; T80s:cpu1|IORQ_n   ; 11.345 ; 11.345 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamWE         ; T80s:cpu1|IORQ_n   ; 11.502 ; 11.502 ; Fall       ; T80s:cpu1|IORQ_n   ;
; J6IO8[*]         ; clk                ; 8.500  ; 8.500  ; Rise       ; clk                ;
;  J6IO8[0]        ; clk                ; 8.500  ; 8.500  ; Rise       ; clk                ;
;  J6IO8[1]        ; clk                ; 9.093  ; 9.093  ; Rise       ; clk                ;
;  J6IO8[2]        ; clk                ; 8.977  ; 8.977  ; Rise       ; clk                ;
;  J6IO8[3]        ; clk                ; 8.997  ; 8.997  ; Rise       ; clk                ;
;  J6IO8[4]        ; clk                ; 8.653  ; 8.653  ; Rise       ; clk                ;
;  J6IO8[5]        ; clk                ; 8.991  ; 8.991  ; Rise       ; clk                ;
;  J6IO8[6]        ; clk                ; 9.556  ; 9.556  ; Rise       ; clk                ;
;  J6IO8[7]        ; clk                ; 8.806  ; 8.806  ; Rise       ; clk                ;
; J8IO8[*]         ; clk                ; 7.886  ; 7.886  ; Rise       ; clk                ;
;  J8IO8[0]        ; clk                ; 7.886  ; 7.886  ; Rise       ; clk                ;
;  J8IO8[1]        ; clk                ; 7.898  ; 7.898  ; Rise       ; clk                ;
;  J8IO8[2]        ; clk                ; 8.620  ; 8.620  ; Rise       ; clk                ;
;  J8IO8[3]        ; clk                ; 7.893  ; 7.893  ; Rise       ; clk                ;
;  J8IO8[4]        ; clk                ; 8.709  ; 8.709  ; Rise       ; clk                ;
;  J8IO8[5]        ; clk                ; 8.673  ; 8.673  ; Rise       ; clk                ;
;  J8IO8[6]        ; clk                ; 9.345  ; 9.345  ; Rise       ; clk                ;
;  J8IO8[7]        ; clk                ; 8.675  ; 8.675  ; Rise       ; clk                ;
; driveLED         ; clk                ; 8.416  ; 8.416  ; Rise       ; clk                ;
; hSync            ; clk                ; 10.703 ; 10.703 ; Rise       ; clk                ;
; ps2Clk           ; clk                ; 8.917  ; 8.917  ; Rise       ; clk                ;
; ps2Data          ; clk                ; 8.703  ; 8.703  ; Rise       ; clk                ;
; sdCS             ; clk                ; 9.262  ; 9.262  ; Rise       ; clk                ;
; sdMOSI           ; clk                ; 11.024 ; 11.024 ; Rise       ; clk                ;
; sdSCLK           ; clk                ; 10.895 ; 10.895 ; Rise       ; clk                ;
; vSync            ; clk                ; 11.871 ; 11.871 ; Rise       ; clk                ;
; video            ; clk                ; 8.890  ; 8.890  ; Rise       ; clk                ;
; videoB0          ; clk                ; 9.486  ; 9.486  ; Rise       ; clk                ;
; videoB1          ; clk                ; 9.427  ; 9.427  ; Rise       ; clk                ;
; videoG0          ; clk                ; 9.728  ; 9.728  ; Rise       ; clk                ;
; videoG1          ; clk                ; 9.387  ; 9.387  ; Rise       ; clk                ;
; videoR0          ; clk                ; 9.741  ; 9.741  ; Rise       ; clk                ;
; videoR1          ; clk                ; 9.224  ; 9.224  ; Rise       ; clk                ;
; videoSync        ; clk                ; 12.775 ; 12.775 ; Rise       ; clk                ;
; rts1             ; clk                ; 10.888 ; 10.888 ; Fall       ; clk                ;
; n_sRamCS         ; cpuClock           ; 11.857 ; 11.857 ; Rise       ; cpuClock           ;
; n_sRamOE         ; cpuClock           ; 8.990  ; 8.990  ; Rise       ; cpuClock           ;
; n_sRamWE         ; cpuClock           ; 8.453  ; 8.453  ; Rise       ; cpuClock           ;
; sramAddress[*]   ; cpuClock           ; 7.190  ; 7.190  ; Rise       ; cpuClock           ;
;  sramAddress[0]  ; cpuClock           ; 10.936 ; 10.936 ; Rise       ; cpuClock           ;
;  sramAddress[1]  ; cpuClock           ; 7.338  ; 7.338  ; Rise       ; cpuClock           ;
;  sramAddress[2]  ; cpuClock           ; 7.190  ; 7.190  ; Rise       ; cpuClock           ;
;  sramAddress[3]  ; cpuClock           ; 7.391  ; 7.391  ; Rise       ; cpuClock           ;
;  sramAddress[4]  ; cpuClock           ; 8.130  ; 8.130  ; Rise       ; cpuClock           ;
;  sramAddress[5]  ; cpuClock           ; 8.495  ; 8.495  ; Rise       ; cpuClock           ;
;  sramAddress[6]  ; cpuClock           ; 8.288  ; 8.288  ; Rise       ; cpuClock           ;
;  sramAddress[7]  ; cpuClock           ; 7.994  ; 7.994  ; Rise       ; cpuClock           ;
;  sramAddress[8]  ; cpuClock           ; 11.286 ; 11.286 ; Rise       ; cpuClock           ;
;  sramAddress[9]  ; cpuClock           ; 10.459 ; 10.459 ; Rise       ; cpuClock           ;
;  sramAddress[10] ; cpuClock           ; 10.843 ; 10.843 ; Rise       ; cpuClock           ;
;  sramAddress[11] ; cpuClock           ; 11.188 ; 11.188 ; Rise       ; cpuClock           ;
;  sramAddress[12] ; cpuClock           ; 10.699 ; 10.699 ; Rise       ; cpuClock           ;
;  sramAddress[13] ; cpuClock           ; 11.462 ; 11.462 ; Rise       ; cpuClock           ;
;  sramAddress[14] ; cpuClock           ; 11.704 ; 11.704 ; Rise       ; cpuClock           ;
;  sramAddress[15] ; cpuClock           ; 10.512 ; 10.512 ; Rise       ; cpuClock           ;
; sramData[*]      ; cpuClock           ; 10.577 ; 10.577 ; Rise       ; cpuClock           ;
;  sramData[0]     ; cpuClock           ; 12.095 ; 12.095 ; Rise       ; cpuClock           ;
;  sramData[1]     ; cpuClock           ; 11.738 ; 11.738 ; Rise       ; cpuClock           ;
;  sramData[2]     ; cpuClock           ; 10.816 ; 10.816 ; Rise       ; cpuClock           ;
;  sramData[3]     ; cpuClock           ; 13.096 ; 13.096 ; Rise       ; cpuClock           ;
;  sramData[4]     ; cpuClock           ; 11.809 ; 11.809 ; Rise       ; cpuClock           ;
;  sramData[5]     ; cpuClock           ; 11.836 ; 11.836 ; Rise       ; cpuClock           ;
;  sramData[6]     ; cpuClock           ; 10.646 ; 10.646 ; Rise       ; cpuClock           ;
;  sramData[7]     ; cpuClock           ; 10.577 ; 10.577 ; Rise       ; cpuClock           ;
; txd1             ; serialClkCount[15] ; 10.502 ; 10.502 ; Fall       ; serialClkCount[15] ;
+------------------+--------------------+--------+--------+------------+--------------------+


+--------------------------------------------------------------------------+
; Output Enable Times                                                      ;
+--------------+------------+--------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 13.381 ;      ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 14.148 ;      ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 13.749 ;      ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 13.381 ;      ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 13.381 ;      ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 13.746 ;      ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 14.138 ;      ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 14.494 ;      ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 14.494 ;      ; Rise       ; cpuClock        ;
+--------------+------------+--------+------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Output Enable Times                                              ;
+--------------+------------+--------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 10.823 ;      ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 11.590 ;      ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 11.191 ;      ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 10.823 ;      ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 10.823 ;      ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 11.188 ;      ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 11.580 ;      ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 11.936 ;      ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 11.936 ;      ; Rise       ; cpuClock        ;
+--------------+------------+--------+------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Output Disable Times                                                             ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 13.381    ;           ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 14.148    ;           ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 13.749    ;           ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 13.381    ;           ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 13.381    ;           ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 13.746    ;           ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 14.138    ;           ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 14.494    ;           ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 14.494    ;           ; Rise       ; cpuClock        ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                     ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 10.823    ;           ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 11.590    ;           ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 11.191    ;           ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 10.823    ;           ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 10.823    ;           ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 11.188    ;           ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 11.580    ;           ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 11.936    ;           ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 11.936    ;           ; Rise       ; cpuClock        ;
+--------------+------------+-----------+-----------+------------+-----------------+


+---------------------------------------------+
; Fast Model Setup Summary                    ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; clk                ; -5.157 ; -1778.518     ;
; cpuClock           ; -4.804 ; -1181.062     ;
; serialClkCount[15] ; -1.593 ; -226.995      ;
; T80s:cpu1|IORQ_n   ; -1.171 ; -54.820       ;
+--------------------+--------+---------------+


+---------------------------------------------+
; Fast Model Hold Summary                     ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; clk                ; -1.328 ; -8.770        ;
; T80s:cpu1|IORQ_n   ; -0.828 ; -9.621        ;
; cpuClock           ; -0.587 ; -2.275        ;
; serialClkCount[15] ; -0.512 ; -7.540        ;
+--------------------+--------+---------------+


+---------------------------------------------+
; Fast Model Recovery Summary                 ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; serialClkCount[15] ; -1.271 ; -32.941       ;
; clk                ; 0.004  ; 0.000         ;
; T80s:cpu1|IORQ_n   ; 0.514  ; 0.000         ;
+--------------------+--------+---------------+


+---------------------------------------------+
; Fast Model Removal Summary                  ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; T80s:cpu1|IORQ_n   ; -0.378 ; -1.102        ;
; serialClkCount[15] ; -0.374 ; -6.236        ;
; clk                ; 0.845  ; 0.000         ;
+--------------------+--------+---------------+


+---------------------------------------------+
; Fast Model Minimum Pulse Width Summary      ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; clk                ; -2.000 ; -2175.732     ;
; T80s:cpu1|IORQ_n   ; -0.898 ; -132.714      ;
; cpuClock           ; -0.500 ; -346.000      ;
; serialClkCount[15] ; -0.500 ; -178.000      ;
+--------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                                                                                                                                                           ;
+--------+--------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                                                                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -5.157 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg7  ; clk          ; clk         ; 1.000        ; 0.091      ; 6.247      ;
; -5.154 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg7  ; clk          ; clk         ; 1.000        ; 0.091      ; 6.244      ;
; -5.062 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg5  ; clk          ; clk         ; 1.000        ; 0.091      ; 6.152      ;
; -5.059 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg5  ; clk          ; clk         ; 1.000        ; 0.091      ; 6.149      ;
; -5.045 ; SBCTextDisplayRGB:io2|startAddr[9]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg7  ; clk          ; clk         ; 1.000        ; 0.091      ; 6.135      ;
; -5.041 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg7  ; clk          ; clk         ; 1.000        ; 0.091      ; 6.131      ;
; -5.033 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg6  ; clk          ; clk         ; 1.000        ; 0.091      ; 6.123      ;
; -5.030 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg6  ; clk          ; clk         ; 1.000        ; 0.091      ; 6.120      ;
; -5.024 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg7    ; clk          ; clk         ; 1.000        ; 0.071      ; 6.094      ;
; -5.022 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg3  ; clk          ; clk         ; 1.000        ; 0.091      ; 6.112      ;
; -5.021 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg7    ; clk          ; clk         ; 1.000        ; 0.071      ; 6.091      ;
; -5.019 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg3  ; clk          ; clk         ; 1.000        ; 0.091      ; 6.109      ;
; -5.018 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7    ; clk          ; clk         ; 1.000        ; 0.083      ; 6.100      ;
; -5.015 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7    ; clk          ; clk         ; 1.000        ; 0.083      ; 6.097      ;
; -5.013 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg2  ; clk          ; clk         ; 1.000        ; 0.091      ; 6.103      ;
; -5.010 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg1  ; clk          ; clk         ; 1.000        ; 0.091      ; 6.100      ;
; -5.010 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg5  ; clk          ; clk         ; 1.000        ; 0.103      ; 6.112      ;
; -5.010 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg2  ; clk          ; clk         ; 1.000        ; 0.091      ; 6.100      ;
; -5.009 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg8  ; clk          ; clk         ; 1.000        ; 0.091      ; 6.099      ;
; -5.007 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7  ; clk          ; clk         ; 1.000        ; 0.067      ; 6.073      ;
; -5.007 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg1  ; clk          ; clk         ; 1.000        ; 0.091      ; 6.097      ;
; -5.007 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg5  ; clk          ; clk         ; 1.000        ; 0.103      ; 6.109      ;
; -5.006 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg3    ; clk          ; clk         ; 1.000        ; 0.083      ; 6.088      ;
; -5.006 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg8  ; clk          ; clk         ; 1.000        ; 0.091      ; 6.096      ;
; -5.004 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7  ; clk          ; clk         ; 1.000        ; 0.067      ; 6.070      ;
; -5.003 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg3    ; clk          ; clk         ; 1.000        ; 0.083      ; 6.085      ;
; -5.000 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg7    ; clk          ; clk         ; 1.000        ; 0.102      ; 6.101      ;
; -5.000 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg7  ; clk          ; clk         ; 1.000        ; 0.103      ; 6.102      ;
; -4.999 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg3  ; clk          ; clk         ; 1.000        ; 0.067      ; 6.065      ;
; -4.997 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg8    ; clk          ; clk         ; 1.000        ; 0.083      ; 6.079      ;
; -4.997 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg7    ; clk          ; clk         ; 1.000        ; 0.102      ; 6.098      ;
; -4.997 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg7  ; clk          ; clk         ; 1.000        ; 0.103      ; 6.099      ;
; -4.996 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg3  ; clk          ; clk         ; 1.000        ; 0.067      ; 6.062      ;
; -4.994 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg8    ; clk          ; clk         ; 1.000        ; 0.083      ; 6.076      ;
; -4.987 ; SBCTextDisplayRGB:io2|startAddr[7]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg7  ; clk          ; clk         ; 1.000        ; 0.091      ; 6.077      ;
; -4.978 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg3    ; clk          ; clk         ; 1.000        ; 0.081      ; 6.058      ;
; -4.975 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg3    ; clk          ; clk         ; 1.000        ; 0.081      ; 6.055      ;
; -4.954 ; SBCTextDisplayRGB:io2|startAddr[8]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg7  ; clk          ; clk         ; 1.000        ; 0.091      ; 6.044      ;
; -4.950 ; SBCTextDisplayRGB:io2|startAddr[9]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg5  ; clk          ; clk         ; 1.000        ; 0.091      ; 6.040      ;
; -4.946 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg5  ; clk          ; clk         ; 1.000        ; 0.091      ; 6.036      ;
; -4.939 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg5    ; clk          ; clk         ; 1.000        ; 0.071      ; 6.009      ;
; -4.936 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg5    ; clk          ; clk         ; 1.000        ; 0.071      ; 6.006      ;
; -4.934 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg8    ; clk          ; clk         ; 1.000        ; 0.071      ; 6.004      ;
; -4.931 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg8    ; clk          ; clk         ; 1.000        ; 0.071      ; 6.001      ;
; -4.927 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5    ; clk          ; clk         ; 1.000        ; 0.083      ; 6.009      ;
; -4.927 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5  ; clk          ; clk         ; 1.000        ; 0.067      ; 5.993      ;
; -4.925 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg5  ; clk          ; clk         ; 1.000        ; 0.087      ; 6.011      ;
; -4.924 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5    ; clk          ; clk         ; 1.000        ; 0.083      ; 6.006      ;
; -4.924 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5  ; clk          ; clk         ; 1.000        ; 0.067      ; 5.990      ;
; -4.922 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg5  ; clk          ; clk         ; 1.000        ; 0.087      ; 6.008      ;
; -4.921 ; SBCTextDisplayRGB:io2|startAddr[9]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg6  ; clk          ; clk         ; 1.000        ; 0.091      ; 6.011      ;
; -4.917 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg6  ; clk          ; clk         ; 1.000        ; 0.091      ; 6.007      ;
; -4.913 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg6    ; clk          ; clk         ; 1.000        ; 0.071      ; 5.983      ;
; -4.912 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg6    ; clk          ; clk         ; 1.000        ; 0.083      ; 5.994      ;
; -4.912 ; SBCTextDisplayRGB:io2|startAddr[9]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg7    ; clk          ; clk         ; 1.000        ; 0.071      ; 5.982      ;
; -4.910 ; SBCTextDisplayRGB:io2|startAddr[9]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg3  ; clk          ; clk         ; 1.000        ; 0.091      ; 6.000      ;
; -4.910 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg6    ; clk          ; clk         ; 1.000        ; 0.071      ; 5.980      ;
; -4.909 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg6    ; clk          ; clk         ; 1.000        ; 0.083      ; 5.991      ;
; -4.908 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg8  ; clk          ; clk         ; 1.000        ; 0.067      ; 5.974      ;
; -4.908 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg7    ; clk          ; clk         ; 1.000        ; 0.071      ; 5.978      ;
; -4.906 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg3  ; clk          ; clk         ; 1.000        ; 0.091      ; 5.996      ;
; -4.906 ; SBCTextDisplayRGB:io2|startAddr[9]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7    ; clk          ; clk         ; 1.000        ; 0.083      ; 5.988      ;
; -4.905 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg3    ; clk          ; clk         ; 1.000        ; 0.071      ; 5.975      ;
; -4.905 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg8  ; clk          ; clk         ; 1.000        ; 0.067      ; 5.971      ;
; -4.904 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg6  ; clk          ; clk         ; 1.000        ; 0.067      ; 5.970      ;
; -4.902 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7    ; clk          ; clk         ; 1.000        ; 0.083      ; 5.984      ;
; -4.902 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg3    ; clk          ; clk         ; 1.000        ; 0.071      ; 5.972      ;
; -4.901 ; SBCTextDisplayRGB:io2|startAddr[9]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg2  ; clk          ; clk         ; 1.000        ; 0.091      ; 5.991      ;
; -4.901 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg6  ; clk          ; clk         ; 1.000        ; 0.067      ; 5.967      ;
; -4.899 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg10 ; clk          ; clk         ; 1.000        ; 0.091      ; 5.989      ;
; -4.898 ; SBCTextDisplayRGB:io2|startAddr[9]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg1  ; clk          ; clk         ; 1.000        ; 0.091      ; 5.988      ;
; -4.898 ; SBCTextDisplayRGB:io2|startAddr[9]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg5  ; clk          ; clk         ; 1.000        ; 0.103      ; 6.000      ;
; -4.897 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg2  ; clk          ; clk         ; 1.000        ; 0.091      ; 5.987      ;
; -4.897 ; SBCTextDisplayRGB:io2|startAddr[9]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg8  ; clk          ; clk         ; 1.000        ; 0.091      ; 5.987      ;
; -4.896 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg10 ; clk          ; clk         ; 1.000        ; 0.091      ; 5.986      ;
; -4.895 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg7  ; clk          ; clk         ; 1.000        ; 0.059      ; 5.953      ;
; -4.895 ; SBCTextDisplayRGB:io2|startAddr[9]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7  ; clk          ; clk         ; 1.000        ; 0.067      ; 5.961      ;
; -4.894 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg1  ; clk          ; clk         ; 1.000        ; 0.091      ; 5.984      ;
; -4.894 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg5  ; clk          ; clk         ; 1.000        ; 0.103      ; 5.996      ;
; -4.894 ; SBCTextDisplayRGB:io2|startAddr[9]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg3    ; clk          ; clk         ; 1.000        ; 0.083      ; 5.976      ;
; -4.893 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg8  ; clk          ; clk         ; 1.000        ; 0.091      ; 5.983      ;
; -4.892 ; SBCTextDisplayRGB:io2|startAddr[7]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg5  ; clk          ; clk         ; 1.000        ; 0.091      ; 5.982      ;
; -4.891 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7  ; clk          ; clk         ; 1.000        ; 0.067      ; 5.957      ;
; -4.890 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg5    ; clk          ; clk         ; 1.000        ; 0.081      ; 5.970      ;
; -4.890 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg3    ; clk          ; clk         ; 1.000        ; 0.083      ; 5.972      ;
; -4.888 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg9  ; clk          ; clk         ; 1.000        ; 0.091      ; 5.978      ;
; -4.888 ; SBCTextDisplayRGB:io2|startAddr[9]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg7    ; clk          ; clk         ; 1.000        ; 0.102      ; 5.989      ;
; -4.888 ; SBCTextDisplayRGB:io2|startAddr[9]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg7  ; clk          ; clk         ; 1.000        ; 0.103      ; 5.990      ;
; -4.887 ; SBCTextDisplayRGB:io2|startAddr[9]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg3  ; clk          ; clk         ; 1.000        ; 0.067      ; 5.953      ;
; -4.887 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg5    ; clk          ; clk         ; 1.000        ; 0.081      ; 5.967      ;
; -4.885 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg1    ; clk          ; clk         ; 1.000        ; 0.071      ; 5.955      ;
; -4.885 ; SBCTextDisplayRGB:io2|startAddr[9]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg8    ; clk          ; clk         ; 1.000        ; 0.083      ; 5.967      ;
; -4.885 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg9  ; clk          ; clk         ; 1.000        ; 0.091      ; 5.975      ;
; -4.884 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg2    ; clk          ; clk         ; 1.000        ; 0.071      ; 5.954      ;
; -4.884 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg7    ; clk          ; clk         ; 1.000        ; 0.102      ; 5.985      ;
; -4.884 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg7  ; clk          ; clk         ; 1.000        ; 0.103      ; 5.986      ;
; -4.883 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg2    ; clk          ; clk         ; 1.000        ; 0.083      ; 5.965      ;
; -4.883 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg3  ; clk          ; clk         ; 1.000        ; 0.067      ; 5.949      ;
; -4.882 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg1    ; clk          ; clk         ; 1.000        ; 0.071      ; 5.952      ;
; -4.881 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg8    ; clk          ; clk         ; 1.000        ; 0.083      ; 5.963      ;
+--------+--------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'cpuClock'                                                                                                                          ;
+--------+----------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.804 ; T80s:cpu1|T80:u0|IR[1]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.012      ; 5.848      ;
; -4.801 ; T80s:cpu1|T80:u0|IR[1]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.012      ; 5.845      ;
; -4.796 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.027      ; 5.855      ;
; -4.795 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.011      ; 5.838      ;
; -4.793 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.027      ; 5.852      ;
; -4.792 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.011      ; 5.835      ;
; -4.789 ; T80s:cpu1|T80:u0|IR[1]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.020      ; 5.841      ;
; -4.789 ; T80s:cpu1|T80:u0|IR[1]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.020      ; 5.841      ;
; -4.781 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.035      ; 5.848      ;
; -4.781 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.035      ; 5.848      ;
; -4.780 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.019      ; 5.831      ;
; -4.780 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.019      ; 5.831      ;
; -4.757 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.027      ; 5.816      ;
; -4.754 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.027      ; 5.813      ;
; -4.749 ; T80s:cpu1|T80:u0|IR[2]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.012      ; 5.793      ;
; -4.746 ; T80s:cpu1|T80:u0|IR[2]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.012      ; 5.790      ;
; -4.742 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.035      ; 5.809      ;
; -4.742 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.035      ; 5.809      ;
; -4.734 ; T80s:cpu1|T80:u0|IR[2]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.020      ; 5.786      ;
; -4.734 ; T80s:cpu1|T80:u0|IR[2]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.020      ; 5.786      ;
; -4.726 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.027      ; 5.785      ;
; -4.723 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.027      ; 5.782      ;
; -4.719 ; T80s:cpu1|T80:u0|IR[1]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.012      ; 5.763      ;
; -4.715 ; T80s:cpu1|T80:u0|IR[1]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.012      ; 5.759      ;
; -4.715 ; T80s:cpu1|T80:u0|IR[6]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.009      ; 5.756      ;
; -4.712 ; T80s:cpu1|T80:u0|IR[6]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.009      ; 5.753      ;
; -4.711 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.035      ; 5.778      ;
; -4.711 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.035      ; 5.778      ;
; -4.711 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.027      ; 5.770      ;
; -4.710 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.011      ; 5.753      ;
; -4.707 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.027      ; 5.766      ;
; -4.706 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.011      ; 5.749      ;
; -4.700 ; T80s:cpu1|T80:u0|IR[6]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.017      ; 5.749      ;
; -4.700 ; T80s:cpu1|T80:u0|IR[6]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.017      ; 5.749      ;
; -4.698 ; T80s:cpu1|T80:u0|IR[0]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.011      ; 5.741      ;
; -4.695 ; T80s:cpu1|T80:u0|IR[0]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.011      ; 5.738      ;
; -4.694 ; T80s:cpu1|T80:u0|IR[1]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.019      ; 5.745      ;
; -4.694 ; T80s:cpu1|T80:u0|IR[1]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.019      ; 5.745      ;
; -4.686 ; T80s:cpu1|T80:u0|IR[1]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.020      ; 5.738      ;
; -4.686 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.034      ; 5.752      ;
; -4.686 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.034      ; 5.752      ;
; -4.685 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.018      ; 5.735      ;
; -4.685 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.018      ; 5.735      ;
; -4.683 ; T80s:cpu1|T80:u0|IR[0]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.019      ; 5.734      ;
; -4.683 ; T80s:cpu1|T80:u0|IR[0]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.019      ; 5.734      ;
; -4.680 ; T80s:cpu1|T80:u0|IR[1]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.021      ; 5.733      ;
; -4.679 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.012      ; 5.723      ;
; -4.678 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.035      ; 5.745      ;
; -4.677 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.019      ; 5.728      ;
; -4.676 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.012      ; 5.720      ;
; -4.672 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.027      ; 5.731      ;
; -4.672 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.036      ; 5.740      ;
; -4.671 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.020      ; 5.723      ;
; -4.669 ; T80s:cpu1|T80:u0|IR[1]     ; T80s:cpu1|T80:u0|A[7]                     ; cpuClock     ; cpuClock    ; 1.000        ; -1.268     ; 4.433      ;
; -4.668 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.027      ; 5.727      ;
; -4.664 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.020      ; 5.716      ;
; -4.664 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.020      ; 5.716      ;
; -4.664 ; T80s:cpu1|T80:u0|IR[2]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.012      ; 5.708      ;
; -4.662 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|A[7]                     ; cpuClock     ; cpuClock    ; 1.000        ; -1.269     ; 4.425      ;
; -4.661 ; T80s:cpu1|T80:u0|IR[1]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.019      ; 5.712      ;
; -4.661 ; T80s:cpu1|T80:u0|IR[1]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.019      ; 5.712      ;
; -4.660 ; T80s:cpu1|T80:u0|IR[2]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.012      ; 5.704      ;
; -4.658 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.027      ; 5.717      ;
; -4.656 ; T80s:cpu1|T80:u0|IR[1]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.012      ; 5.700      ;
; -4.655 ; T80s:cpu1|T80:u0|IR[1]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.012      ; 5.699      ;
; -4.655 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.027      ; 5.714      ;
; -4.654 ; T80s:cpu1|T80:u0|IR[1]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.023      ; 5.709      ;
; -4.653 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.034      ; 5.719      ;
; -4.653 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.034      ; 5.719      ;
; -4.652 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.018      ; 5.702      ;
; -4.652 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.018      ; 5.702      ;
; -4.648 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.027      ; 5.707      ;
; -4.647 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.034      ; 5.713      ;
; -4.647 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.034      ; 5.713      ;
; -4.647 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.011      ; 5.690      ;
; -4.647 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.027      ; 5.706      ;
; -4.646 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.011      ; 5.689      ;
; -4.646 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.038      ; 5.716      ;
; -4.645 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.022      ; 5.699      ;
; -4.643 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.035      ; 5.710      ;
; -4.643 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.035      ; 5.710      ;
; -4.642 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.027      ; 5.701      ;
; -4.641 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.027      ; 5.700      ;
; -4.639 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.027      ; 5.698      ;
; -4.639 ; T80s:cpu1|T80:u0|IR[2]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.019      ; 5.690      ;
; -4.639 ; T80s:cpu1|T80:u0|IR[2]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.019      ; 5.690      ;
; -4.639 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.035      ; 5.706      ;
; -4.637 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.027      ; 5.696      ;
; -4.633 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.036      ; 5.701      ;
; -4.631 ; T80s:cpu1|T80:u0|IR[2]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.020      ; 5.683      ;
; -4.630 ; T80s:cpu1|T80:u0|IR[6]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.009      ; 5.671      ;
; -4.627 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.035      ; 5.694      ;
; -4.627 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.035      ; 5.694      ;
; -4.626 ; T80s:cpu1|T80:u0|IR[6]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.009      ; 5.667      ;
; -4.625 ; T80s:cpu1|T80:u0|IR[2]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.021      ; 5.678      ;
; -4.620 ; T80s:cpu1|T80:u0|IR[5]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.011      ; 5.663      ;
; -4.618 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.011      ; 5.661      ;
; -4.617 ; T80s:cpu1|T80:u0|IR[5]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.011      ; 5.660      ;
; -4.616 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.034      ; 5.682      ;
; -4.616 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.034      ; 5.682      ;
+--------+----------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'serialClkCount[15]'                                                                                                         ;
+--------+------------------------+---------------------------------+--------------+--------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                         ; Launch Clock ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+---------------------------------+--------------+--------------------+--------------+------------+------------+
; -1.593 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~89    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.322     ; 1.803      ;
; -1.592 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~90    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.330     ; 1.794      ;
; -1.592 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~87    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.330     ; 1.794      ;
; -1.587 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~37    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.316     ; 1.803      ;
; -1.587 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~43    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.316     ; 1.803      ;
; -1.582 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~30    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.316     ; 1.798      ;
; -1.582 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~34    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.316     ; 1.798      ;
; -1.566 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~64    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.317     ; 1.781      ;
; -1.553 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~89    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.329     ; 1.756      ;
; -1.552 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~90    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.337     ; 1.747      ;
; -1.552 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~87    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.337     ; 1.747      ;
; -1.547 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~37    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.323     ; 1.756      ;
; -1.547 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~43    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.323     ; 1.756      ;
; -1.542 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~30    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.323     ; 1.751      ;
; -1.542 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~34    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.323     ; 1.751      ;
; -1.526 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~64    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.324     ; 1.734      ;
; -1.496 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~28    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.329     ; 1.699      ;
; -1.496 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~21    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.329     ; 1.699      ;
; -1.496 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~25    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.329     ; 1.699      ;
; -1.496 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~22    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.329     ; 1.699      ;
; -1.496 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~26    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.329     ; 1.699      ;
; -1.496 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~24    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.329     ; 1.699      ;
; -1.496 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~27    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.329     ; 1.699      ;
; -1.496 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~23    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.329     ; 1.699      ;
; -1.485 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~89    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.314     ; 1.703      ;
; -1.484 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~90    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.322     ; 1.694      ;
; -1.484 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~87    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.322     ; 1.694      ;
; -1.479 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~37    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.308     ; 1.703      ;
; -1.479 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~43    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.308     ; 1.703      ;
; -1.476 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~81    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.319     ; 1.689      ;
; -1.476 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~78    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.319     ; 1.689      ;
; -1.476 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~82    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.319     ; 1.689      ;
; -1.476 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~79    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.319     ; 1.689      ;
; -1.474 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~30    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.308     ; 1.698      ;
; -1.474 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~34    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.308     ; 1.698      ;
; -1.469 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~60    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.324     ; 1.677      ;
; -1.469 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~53    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.324     ; 1.677      ;
; -1.469 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~57    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.324     ; 1.677      ;
; -1.469 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~56    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.324     ; 1.677      ;
; -1.469 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~59    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.324     ; 1.677      ;
; -1.467 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~54    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.329     ; 1.670      ;
; -1.467 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~58    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.329     ; 1.670      ;
; -1.467 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~55    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.329     ; 1.670      ;
; -1.458 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~132   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.327     ; 1.663      ;
; -1.458 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~125   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.327     ; 1.663      ;
; -1.458 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~129   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.327     ; 1.663      ;
; -1.458 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~126   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.327     ; 1.663      ;
; -1.458 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~130   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.327     ; 1.663      ;
; -1.458 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~128   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.327     ; 1.663      ;
; -1.458 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~131   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.327     ; 1.663      ;
; -1.458 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~127   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.327     ; 1.663      ;
; -1.458 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~64    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.309     ; 1.681      ;
; -1.457 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~116   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.319     ; 1.670      ;
; -1.457 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~109   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.319     ; 1.670      ;
; -1.457 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~113   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.319     ; 1.670      ;
; -1.457 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~110   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.319     ; 1.670      ;
; -1.457 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~114   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.319     ; 1.670      ;
; -1.457 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~112   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.319     ; 1.670      ;
; -1.457 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~115   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.319     ; 1.670      ;
; -1.457 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~111   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.319     ; 1.670      ;
; -1.456 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxInPointer[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.321     ; 1.667      ;
; -1.456 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxInPointer[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.321     ; 1.667      ;
; -1.456 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxInPointer[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.321     ; 1.667      ;
; -1.456 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxInPointer[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.321     ; 1.667      ;
; -1.456 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxInPointer[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.321     ; 1.667      ;
; -1.456 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxInPointer[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.321     ; 1.667      ;
; -1.456 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~28    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.336     ; 1.652      ;
; -1.456 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~21    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.336     ; 1.652      ;
; -1.456 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~25    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.336     ; 1.652      ;
; -1.456 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~22    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.336     ; 1.652      ;
; -1.456 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~26    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.336     ; 1.652      ;
; -1.456 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~24    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.336     ; 1.652      ;
; -1.456 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~27    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.336     ; 1.652      ;
; -1.456 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~23    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.336     ; 1.652      ;
; -1.455 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBuffer[6]    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.344     ; 1.643      ;
; -1.455 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBuffer[5]    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.344     ; 1.643      ;
; -1.455 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBuffer[4]    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.344     ; 1.643      ;
; -1.455 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBuffer[3]    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.344     ; 1.643      ;
; -1.455 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBuffer[2]    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.344     ; 1.643      ;
; -1.455 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBuffer[1]    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.344     ; 1.643      ;
; -1.455 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBuffer[0]    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.344     ; 1.643      ;
; -1.451 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~96    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.317     ; 1.666      ;
; -1.442 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~75    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.321     ; 1.653      ;
; -1.436 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~81    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.326     ; 1.642      ;
; -1.436 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~78    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.326     ; 1.642      ;
; -1.436 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~82    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.326     ; 1.642      ;
; -1.436 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~79    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.326     ; 1.642      ;
; -1.435 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~140   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.324     ; 1.643      ;
; -1.435 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~133   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.324     ; 1.643      ;
; -1.435 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~137   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.324     ; 1.643      ;
; -1.435 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~134   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.324     ; 1.643      ;
; -1.435 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~138   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.324     ; 1.643      ;
; -1.435 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~136   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.324     ; 1.643      ;
; -1.435 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~139   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.324     ; 1.643      ;
; -1.435 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~135   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.324     ; 1.643      ;
; -1.429 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~60    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.331     ; 1.630      ;
; -1.429 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~53    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.331     ; 1.630      ;
; -1.429 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~57    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.331     ; 1.630      ;
; -1.429 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~56    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.331     ; 1.630      ;
; -1.429 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~59    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.331     ; 1.630      ;
+--------+------------------------+---------------------------------+--------------+--------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'T80s:cpu1|IORQ_n'                                                                                                                                      ;
+--------+----------------------------------------+----------------------------------------+--------------------+------------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock       ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+--------------------+------------------+--------------+------------+------------+
; -1.171 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dataOut[7]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.500        ; -0.133     ; 1.570      ;
; -1.140 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.205     ; 1.967      ;
; -1.094 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[1]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.201     ; 1.925      ;
; -1.076 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.205     ; 1.903      ;
; -1.053 ; SBCTextDisplayRGB:io2|controlReg[6]    ; SBCTextDisplayRGB:io2|dataOut[7]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.500        ; -0.133     ; 1.452      ;
; -1.006 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|dataOut[0]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.198     ; 1.840      ;
; -0.985 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[3]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.201     ; 1.816      ;
; -0.984 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[0]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.281     ; 1.735      ;
; -0.984 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[6]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.283     ; 1.733      ;
; -0.977 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|dataOut[6]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.198     ; 1.811      ;
; -0.974 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[1]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.201     ; 1.805      ;
; -0.966 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[2]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.283     ; 1.715      ;
; -0.958 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[5]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.278     ; 1.712      ;
; -0.955 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dataOut[1]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.500        ; -0.141     ; 1.346      ;
; -0.953 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[6]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.289     ; 1.696      ;
; -0.930 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.205     ; 1.757      ;
; -0.923 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[1]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.284     ; 1.671      ;
; -0.923 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|dataOut[0]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.198     ; 1.757      ;
; -0.911 ; SBCTextDisplayRGB:io2|controlReg[5]    ; SBCTextDisplayRGB:io2|dataOut[7]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.500        ; -0.133     ; 1.310      ;
; -0.906 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|dataOut[6]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.198     ; 1.740      ;
; -0.895 ; T80s:cpu1|T80:u0|A[0]                  ; sd_controller:sd1|host_read_flag       ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.500        ; -0.024     ; 1.403      ;
; -0.892 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[0]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.198     ; 1.726      ;
; -0.892 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[3]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.198     ; 1.726      ;
; -0.892 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[4]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.198     ; 1.726      ;
; -0.892 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[5]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.198     ; 1.726      ;
; -0.892 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[2]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.198     ; 1.726      ;
; -0.892 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[1]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.198     ; 1.726      ;
; -0.891 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[1]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.290     ; 1.633      ;
; -0.888 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[2]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.201     ; 1.719      ;
; -0.863 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|dataOut[4]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.198     ; 1.697      ;
; -0.863 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[2]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.201     ; 1.694      ;
; -0.861 ; bufferedUART:io1|rxBuffer~44           ; bufferedUART:io1|dataOut[7]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; 0.500        ; 0.448      ; 1.841      ;
; -0.844 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[3]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.283     ; 1.593      ;
; -0.840 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[4]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.283     ; 1.589      ;
; -0.831 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[3]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.201     ; 1.662      ;
; -0.817 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|rxReadPointer[0]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.198     ; 1.651      ;
; -0.817 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|rxReadPointer[3]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.198     ; 1.651      ;
; -0.817 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|rxReadPointer[4]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.198     ; 1.651      ;
; -0.817 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|rxReadPointer[5]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.198     ; 1.651      ;
; -0.817 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|rxReadPointer[2]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.198     ; 1.651      ;
; -0.817 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|rxReadPointer[1]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.198     ; 1.651      ;
; -0.814 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|dataOut[4]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.198     ; 1.648      ;
; -0.812 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[3]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.289     ; 1.555      ;
; -0.809 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[4]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.289     ; 1.552      ;
; -0.764 ; bufferedUART:io1|rxBuffer~28           ; bufferedUART:io1|dataOut[7]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; 0.500        ; 0.454      ; 1.750      ;
; -0.748 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[0]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.287     ; 1.493      ;
; -0.746 ; bufferedUART:io1|rxBuffer~53           ; bufferedUART:io1|dataOut[0]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; 0.500        ; 0.456      ; 1.734      ;
; -0.745 ; T80s:cpu1|T80:u0|A[0]                  ; n_RomActive                            ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.500        ; -0.665     ; 0.612      ;
; -0.737 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.283     ; 1.486      ;
; -0.732 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[2]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.289     ; 1.475      ;
; -0.731 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.205     ; 1.558      ;
; -0.729 ; bufferedUART:io1|rxBuffer~86           ; bufferedUART:io1|dataOut[1]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; 0.500        ; 0.453      ; 1.714      ;
; -0.727 ; bufferedUART:io1|rxBuffer~132          ; bufferedUART:io1|dataOut[7]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; 0.500        ; 0.452      ; 1.711      ;
; -0.722 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[5]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.284     ; 1.470      ;
; -0.719 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[5]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.207     ; 1.544      ;
; -0.717 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|rxReadPointer[0]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.198     ; 1.551      ;
; -0.717 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|rxReadPointer[3]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.198     ; 1.551      ;
; -0.717 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|rxReadPointer[4]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.198     ; 1.551      ;
; -0.717 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|rxReadPointer[5]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.198     ; 1.551      ;
; -0.717 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|rxReadPointer[2]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.198     ; 1.551      ;
; -0.717 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|rxReadPointer[1]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.198     ; 1.551      ;
; -0.717 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[5]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.207     ; 1.542      ;
; -0.712 ; bufferedUART:io1|rxBuffer~68           ; bufferedUART:io1|dataOut[7]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; 0.500        ; 0.446      ; 1.690      ;
; -0.698 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[0]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.198     ; 1.532      ;
; -0.676 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|rxReadPointer[0]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.198     ; 1.510      ;
; -0.676 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|rxReadPointer[3]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.198     ; 1.510      ;
; -0.676 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|rxReadPointer[4]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.198     ; 1.510      ;
; -0.676 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|rxReadPointer[5]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.198     ; 1.510      ;
; -0.676 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|rxReadPointer[2]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.198     ; 1.510      ;
; -0.676 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|rxReadPointer[1]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.198     ; 1.510      ;
; -0.665 ; T80s:cpu1|T80:u0|A[3]                  ; n_RomActive                            ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.500        ; 0.434      ; 1.631      ;
; -0.664 ; bufferedUART:io1|rxBuffer~92           ; bufferedUART:io1|dataOut[7]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; 0.500        ; 0.449      ; 1.645      ;
; -0.659 ; bufferedUART:io1|rxBuffer~46           ; bufferedUART:io1|dataOut[1]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; 0.500        ; 0.447      ; 1.638      ;
; -0.639 ; bufferedUART:io1|rxInPointer[4]        ; bufferedUART:io1|rxReadPointer[0]      ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; 0.500        ; 0.453      ; 1.624      ;
; -0.639 ; bufferedUART:io1|rxInPointer[4]        ; bufferedUART:io1|rxReadPointer[3]      ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; 0.500        ; 0.453      ; 1.624      ;
; -0.639 ; bufferedUART:io1|rxInPointer[4]        ; bufferedUART:io1|rxReadPointer[4]      ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; 0.500        ; 0.453      ; 1.624      ;
; -0.639 ; bufferedUART:io1|rxInPointer[4]        ; bufferedUART:io1|rxReadPointer[5]      ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; 0.500        ; 0.453      ; 1.624      ;
; -0.639 ; bufferedUART:io1|rxInPointer[4]        ; bufferedUART:io1|rxReadPointer[2]      ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; 0.500        ; 0.453      ; 1.624      ;
; -0.639 ; bufferedUART:io1|rxInPointer[4]        ; bufferedUART:io1|rxReadPointer[1]      ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; 0.500        ; 0.453      ; 1.624      ;
; -0.637 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[7]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.282     ; 1.387      ;
; -0.635 ; bufferedUART:io1|rxBuffer~29           ; bufferedUART:io1|dataOut[0]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; 0.500        ; 0.460      ; 1.627      ;
; -0.626 ; bufferedUART:io1|rxBuffer~30           ; bufferedUART:io1|dataOut[1]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; 0.500        ; 0.445      ; 1.603      ;
; -0.602 ; T80s:cpu1|T80:u0|A[0]                  ; sd_controller:sd1|address[31]          ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.500        ; 0.610      ; 1.744      ;
; -0.602 ; T80s:cpu1|T80:u0|A[0]                  ; sd_controller:sd1|address[29]          ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.500        ; 0.610      ; 1.744      ;
; -0.602 ; T80s:cpu1|T80:u0|A[0]                  ; sd_controller:sd1|address[28]          ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.500        ; 0.610      ; 1.744      ;
; -0.602 ; T80s:cpu1|T80:u0|A[0]                  ; sd_controller:sd1|address[27]          ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.500        ; 0.610      ; 1.744      ;
; -0.602 ; T80s:cpu1|T80:u0|A[0]                  ; sd_controller:sd1|address[26]          ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.500        ; 0.610      ; 1.744      ;
; -0.602 ; T80s:cpu1|T80:u0|A[0]                  ; sd_controller:sd1|address[25]          ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.500        ; 0.610      ; 1.744      ;
; -0.600 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.205     ; 1.427      ;
; -0.590 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.205     ; 1.417      ;
; -0.585 ; bufferedUART:io1|rxBuffer~93           ; bufferedUART:io1|dataOut[0]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; 0.500        ; 0.452      ; 1.569      ;
; -0.584 ; bufferedUART:io1|rxInPointer[5]        ; bufferedUART:io1|rxReadPointer[0]      ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; 0.500        ; 0.453      ; 1.569      ;
; -0.584 ; bufferedUART:io1|rxInPointer[5]        ; bufferedUART:io1|rxReadPointer[3]      ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; 0.500        ; 0.453      ; 1.569      ;
; -0.584 ; bufferedUART:io1|rxInPointer[5]        ; bufferedUART:io1|rxReadPointer[4]      ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; 0.500        ; 0.453      ; 1.569      ;
; -0.584 ; bufferedUART:io1|rxInPointer[5]        ; bufferedUART:io1|rxReadPointer[5]      ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; 0.500        ; 0.453      ; 1.569      ;
; -0.584 ; bufferedUART:io1|rxInPointer[5]        ; bufferedUART:io1|rxReadPointer[2]      ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; 0.500        ; 0.453      ; 1.569      ;
; -0.584 ; bufferedUART:io1|rxInPointer[5]        ; bufferedUART:io1|rxReadPointer[1]      ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; 0.500        ; 0.453      ; 1.569      ;
; -0.582 ; T80s:cpu1|T80:u0|A[0]                  ; sd_controller:sd1|host_write_flag      ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.500        ; 0.602      ; 1.716      ;
; -0.580 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|dataOut[7]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.276     ; 1.336      ;
; -0.568 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.289     ; 1.311      ;
+--------+----------------------------------------+----------------------------------------+--------------------+------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                                                                                                 ;
+--------+------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                                                                                                ; Launch Clock       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------------+-------------+--------------+------------+------------+
; -1.328 ; serialClkCount[15]                       ; serialClkCount[15]                                                                                                     ; serialClkCount[15] ; clk         ; 0.000        ; 1.430      ; 0.395      ;
; -0.828 ; serialClkCount[15]                       ; serialClkCount[15]                                                                                                     ; serialClkCount[15] ; clk         ; -0.500       ; 1.430      ; 0.395      ;
; -0.572 ; T80s:cpu1|T80:u0|A[1]                    ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a5~porta_address_reg1  ; cpuClock           ; clk         ; 0.000        ; 0.927      ; 0.493      ;
; -0.570 ; T80s:cpu1|T80:u0|A[2]                    ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a5~porta_address_reg2  ; cpuClock           ; clk         ; 0.000        ; 0.927      ; 0.495      ;
; -0.423 ; T80s:cpu1|T80:u0|A[7]                    ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a5~porta_address_reg7  ; cpuClock           ; clk         ; 0.000        ; 0.927      ; 0.642      ;
; -0.353 ; T80s:cpu1|IORQ_n                         ; SBCTextDisplayRGB:io2|func_reset                                                                                       ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.412      ; 1.352      ;
; -0.341 ; T80s:cpu1|T80:u0|A[2]                    ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a4~porta_address_reg2  ; cpuClock           ; clk         ; 0.000        ; 0.935      ; 0.732      ;
; -0.327 ; T80s:cpu1|T80:u0|A[1]                    ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a4~porta_address_reg1  ; cpuClock           ; clk         ; 0.000        ; 0.935      ; 0.746      ;
; -0.309 ; T80s:cpu1|T80:u0|A[7]                    ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a4~porta_address_reg7  ; cpuClock           ; clk         ; 0.000        ; 0.935      ; 0.764      ;
; -0.245 ; T80s:cpu1|T80:u0|A[1]                    ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a8~porta_address_reg1  ; cpuClock           ; clk         ; 0.000        ; 0.924      ; 0.817      ;
; -0.201 ; T80s:cpu1|IORQ_n                         ; OutLatch:latchIO1|Q_tmp[0]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.427      ; 1.519      ;
; -0.201 ; T80s:cpu1|IORQ_n                         ; OutLatch:latchIO1|Q_tmp[1]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.427      ; 1.519      ;
; -0.201 ; T80s:cpu1|IORQ_n                         ; OutLatch:latchIO1|Q_tmp[3]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.427      ; 1.519      ;
; -0.197 ; T80s:cpu1|T80:u0|A[2]                    ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a8~porta_address_reg2  ; cpuClock           ; clk         ; 0.000        ; 0.924      ; 0.865      ;
; -0.195 ; T80s:cpu1|IORQ_n                         ; OutLatch:latchIO1|Q_tmp[5]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.432      ; 1.530      ;
; -0.195 ; T80s:cpu1|IORQ_n                         ; OutLatch:latchIO1|Q_tmp[6]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.416      ; 1.514      ;
; -0.191 ; T80s:cpu1|IORQ_n                         ; OutLatch:latchIO0|Q_tmp[0]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.407      ; 1.509      ;
; -0.191 ; T80s:cpu1|IORQ_n                         ; OutLatch:latchIO0|Q_tmp[1]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.407      ; 1.509      ;
; -0.191 ; T80s:cpu1|IORQ_n                         ; OutLatch:latchIO0|Q_tmp[2]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.407      ; 1.509      ;
; -0.191 ; T80s:cpu1|IORQ_n                         ; OutLatch:latchIO0|Q_tmp[3]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.407      ; 1.509      ;
; -0.191 ; T80s:cpu1|IORQ_n                         ; OutLatch:latchIO0|Q_tmp[4]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.407      ; 1.509      ;
; -0.191 ; T80s:cpu1|IORQ_n                         ; OutLatch:latchIO0|Q_tmp[5]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.407      ; 1.509      ;
; -0.191 ; T80s:cpu1|IORQ_n                         ; OutLatch:latchIO0|Q_tmp[6]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.407      ; 1.509      ;
; -0.191 ; T80s:cpu1|IORQ_n                         ; OutLatch:latchIO0|Q_tmp[7]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.407      ; 1.509      ;
; -0.186 ; T80s:cpu1|IORQ_n                         ; OutLatch:latchIO1|Q_tmp[2]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.428      ; 1.535      ;
; -0.167 ; T80s:cpu1|IORQ_n                         ; OutLatch:latchIO1|Q_tmp[7]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.410      ; 1.536      ;
; -0.149 ; T80s:cpu1|IORQ_n                         ; OutLatch:latchIO1|Q_tmp[4]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.404      ; 1.548      ;
; -0.143 ; T80s:cpu1|T80:u0|A[5]                    ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a5~porta_address_reg5  ; cpuClock           ; clk         ; 0.000        ; 0.760      ; 0.755      ;
; -0.140 ; T80s:cpu1|T80:u0|A[6]                    ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a5~porta_address_reg6  ; cpuClock           ; clk         ; 0.000        ; 0.760      ; 0.758      ;
; -0.139 ; T80s:cpu1|T80:u0|A[6]                    ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a4~porta_address_reg6  ; cpuClock           ; clk         ; 0.000        ; 0.768      ; 0.767      ;
; -0.134 ; T80s:cpu1|T80:u0|A[4]                    ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a4~porta_address_reg4  ; cpuClock           ; clk         ; 0.000        ; 0.768      ; 0.772      ;
; -0.132 ; T80s:cpu1|T80:u0|A[6]                    ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a8~porta_address_reg6  ; cpuClock           ; clk         ; 0.000        ; 0.757      ; 0.763      ;
; -0.126 ; T80s:cpu1|T80:u0|A[5]                    ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a4~porta_address_reg5  ; cpuClock           ; clk         ; 0.000        ; 0.768      ; 0.780      ;
; -0.113 ; T80s:cpu1|T80:u0|A[4]                    ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a8~porta_address_reg4  ; cpuClock           ; clk         ; 0.000        ; 0.757      ; 0.782      ;
; -0.088 ; T80s:cpu1|T80:u0|A[1]                    ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a14~porta_address_reg1 ; cpuClock           ; clk         ; 0.000        ; 0.935      ; 0.985      ;
; -0.067 ; T80s:cpu1|T80:u0|A[4]                    ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a5~porta_address_reg4  ; cpuClock           ; clk         ; 0.000        ; 0.760      ; 0.831      ;
; 0.029  ; T80s:cpu1|T80:u0|A[7]                    ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a12~porta_address_reg7 ; cpuClock           ; clk         ; 0.000        ; 0.943      ; 1.110      ;
; 0.034  ; T80s:cpu1|T80:u0|A[1]                    ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a11~porta_address_reg1 ; cpuClock           ; clk         ; 0.000        ; 0.939      ; 1.111      ;
; 0.034  ; T80s:cpu1|T80:u0|A[3]                    ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a4~porta_address_reg3  ; cpuClock           ; clk         ; 0.000        ; 0.768      ; 0.940      ;
; 0.034  ; T80s:cpu1|T80:u0|A[3]                    ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a8~porta_address_reg3  ; cpuClock           ; clk         ; 0.000        ; 0.757      ; 0.929      ;
; 0.038  ; T80s:cpu1|T80:u0|A[1]                    ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a13~porta_address_reg1 ; cpuClock           ; clk         ; 0.000        ; 0.931      ; 1.107      ;
; 0.041  ; T80s:cpu1|T80:u0|A[3]                    ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a5~porta_address_reg3  ; cpuClock           ; clk         ; 0.000        ; 0.760      ; 0.939      ;
; 0.042  ; T80s:cpu1|T80:u0|A[1]                    ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a15~porta_address_reg1 ; cpuClock           ; clk         ; 0.000        ; 0.941      ; 1.121      ;
; 0.053  ; T80s:cpu1|T80:u0|A[1]                    ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a12~porta_address_reg1 ; cpuClock           ; clk         ; 0.000        ; 0.943      ; 1.134      ;
; 0.059  ; T80s:cpu1|T80:u0|A[1]                    ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a7~porta_address_reg1  ; cpuClock           ; clk         ; 0.000        ; 0.925      ; 1.122      ;
; 0.074  ; T80s:cpu1|T80:u0|A[2]                    ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a12~porta_address_reg2 ; cpuClock           ; clk         ; 0.000        ; 0.943      ; 1.155      ;
; 0.102  ; T80s:cpu1|T80:u0|A[5]                    ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a7~porta_address_reg5  ; cpuClock           ; clk         ; 0.000        ; 0.758      ; 0.998      ;
; 0.104  ; T80s:cpu1|T80:u0|A[3]                    ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a7~porta_address_reg3  ; cpuClock           ; clk         ; 0.000        ; 0.758      ; 1.000      ;
; 0.147  ; T80s:cpu1|IORQ_n                         ; SBCTextDisplayRGB:io2|func_reset                                                                                       ; T80s:cpu1|IORQ_n   ; clk         ; -0.500       ; 1.412      ; 1.352      ;
; 0.150  ; T80s:cpu1|T80:u0|A[7]                    ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a15~porta_address_reg7 ; cpuClock           ; clk         ; 0.000        ; 0.941      ; 1.229      ;
; 0.154  ; T80s:cpu1|T80:u0|A[7]                    ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a8~porta_address_reg7  ; cpuClock           ; clk         ; 0.000        ; 0.924      ; 1.216      ;
; 0.166  ; T80s:cpu1|T80:u0|A[5]                    ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a8~porta_address_reg5  ; cpuClock           ; clk         ; 0.000        ; 0.757      ; 1.061      ;
; 0.170  ; T80s:cpu1|T80:u0|A[7]                    ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a11~porta_address_reg7 ; cpuClock           ; clk         ; 0.000        ; 0.939      ; 1.247      ;
; 0.178  ; T80s:cpu1|T80:u0|A[7]                    ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a14~porta_address_reg7 ; cpuClock           ; clk         ; 0.000        ; 0.935      ; 1.251      ;
; 0.214  ; T80s:cpu1|T80:u0|A[2]                    ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a15~porta_address_reg2 ; cpuClock           ; clk         ; 0.000        ; 0.941      ; 1.293      ;
; 0.215  ; SBCTextDisplayRGB:io2|vActive            ; SBCTextDisplayRGB:io2|vActive                                                                                          ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|hActive            ; SBCTextDisplayRGB:io2|hActive                                                                                          ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[0]    ; SBCTextDisplayRGB:io2|kbWriteTimer[0]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[1]    ; SBCTextDisplayRGB:io2|kbWriteTimer[1]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[2]    ; SBCTextDisplayRGB:io2|kbWriteTimer[2]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[3]    ; SBCTextDisplayRGB:io2|kbWriteTimer[3]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[4]    ; SBCTextDisplayRGB:io2|kbWriteTimer[4]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[5]    ; SBCTextDisplayRGB:io2|kbWriteTimer[5]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[6]    ; SBCTextDisplayRGB:io2|kbWriteTimer[6]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[7]    ; SBCTextDisplayRGB:io2|kbWriteTimer[7]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[8]    ; SBCTextDisplayRGB:io2|kbWriteTimer[8]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[9]    ; SBCTextDisplayRGB:io2|kbWriteTimer[9]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[11]   ; SBCTextDisplayRGB:io2|kbWriteTimer[11]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[12]   ; SBCTextDisplayRGB:io2|kbWriteTimer[12]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[13]   ; SBCTextDisplayRGB:io2|kbWriteTimer[13]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[14]   ; SBCTextDisplayRGB:io2|kbWriteTimer[14]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[15]   ; SBCTextDisplayRGB:io2|kbWriteTimer[15]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[16]   ; SBCTextDisplayRGB:io2|kbWriteTimer[16]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[17]   ; SBCTextDisplayRGB:io2|kbWriteTimer[17]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[18]   ; SBCTextDisplayRGB:io2|kbWriteTimer[18]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[19]   ; SBCTextDisplayRGB:io2|kbWriteTimer[19]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[20]   ; SBCTextDisplayRGB:io2|kbWriteTimer[20]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[21]   ; SBCTextDisplayRGB:io2|kbWriteTimer[21]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[22]   ; SBCTextDisplayRGB:io2|kbWriteTimer[22]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[23]   ; SBCTextDisplayRGB:io2|kbWriteTimer[23]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[24]   ; SBCTextDisplayRGB:io2|kbWriteTimer[24]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[25]   ; SBCTextDisplayRGB:io2|kbWriteTimer[25]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|ps2Shift           ; SBCTextDisplayRGB:io2|ps2Shift                                                                                         ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|n_kbWR             ; SBCTextDisplayRGB:io2|n_kbWR                                                                                           ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|ps2ClkCount[1]     ; SBCTextDisplayRGB:io2|ps2ClkCount[1]                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|ps2ClkCount[2]     ; SBCTextDisplayRGB:io2|ps2ClkCount[2]                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|ps2ClkCount[3]     ; SBCTextDisplayRGB:io2|ps2ClkCount[3]                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|ps2WriteByte2[3]   ; SBCTextDisplayRGB:io2|ps2WriteByte2[3]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|ps2Scroll          ; SBCTextDisplayRGB:io2|ps2Scroll                                                                                        ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|ps2Caps            ; SBCTextDisplayRGB:io2|ps2Caps                                                                                          ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|ps2Num             ; SBCTextDisplayRGB:io2|ps2Num                                                                                           ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWRParity         ; SBCTextDisplayRGB:io2|kbWRParity                                                                                       ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|ps2DataOut         ; SBCTextDisplayRGB:io2|ps2DataOut                                                                                       ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[10]   ; SBCTextDisplayRGB:io2|kbWriteTimer[10]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|ps2ClkCount[0]     ; SBCTextDisplayRGB:io2|ps2ClkCount[0]                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbInPointer[0]     ; SBCTextDisplayRGB:io2|kbInPointer[0]                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbInPointer[1]     ; SBCTextDisplayRGB:io2|kbInPointer[1]                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbInPointer[2]     ; SBCTextDisplayRGB:io2|kbInPointer[2]                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|ps2Ctrl            ; SBCTextDisplayRGB:io2|ps2Ctrl                                                                                          ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; sd_controller:sd1|state.write_block_byte ; sd_controller:sd1|state.write_block_byte                                                                               ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
+--------+------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'T80s:cpu1|IORQ_n'                                                                                                                                     ;
+--------+--------------------------------------+----------------------------------------+--------------------+------------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                ; Launch Clock       ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+----------------------------------------+--------------------+------------------+--------------+------------+------------+
; -0.828 ; SBCTextDisplayRGB:io2|kbBuffer~49    ; SBCTextDisplayRGB:io2|dataOut[3]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.293      ; 0.617      ;
; -0.818 ; SBCTextDisplayRGB:io2|kbBuffer~60    ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.294      ; 0.628      ;
; -0.719 ; SBCTextDisplayRGB:io2|kbBuffer~61    ; SBCTextDisplayRGB:io2|dataOut[1]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.291      ; 0.724      ;
; -0.708 ; SBCTextDisplayRGB:io2|kbBuffer~32    ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.292      ; 0.736      ;
; -0.690 ; SBCTextDisplayRGB:io2|kbBuffer~64    ; SBCTextDisplayRGB:io2|dataOut[4]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.292      ; 0.754      ;
; -0.675 ; SBCTextDisplayRGB:io2|kbBuffer~37    ; SBCTextDisplayRGB:io2|dataOut[5]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.294      ; 0.771      ;
; -0.668 ; SBCTextDisplayRGB:io2|kbBuffer~42    ; SBCTextDisplayRGB:io2|dataOut[3]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.293      ; 0.777      ;
; -0.629 ; SBCTextDisplayRGB:io2|kbBuffer~48    ; SBCTextDisplayRGB:io2|dataOut[2]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.293      ; 0.816      ;
; -0.616 ; SBCTextDisplayRGB:io2|kbBuffer~65    ; SBCTextDisplayRGB:io2|dataOut[5]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.297      ; 0.833      ;
; -0.613 ; SBCTextDisplayRGB:io2|kbBuffer~41    ; SBCTextDisplayRGB:io2|dataOut[2]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.293      ; 0.832      ;
; -0.585 ; SBCTextDisplayRGB:io2|kbBuffer~66    ; SBCTextDisplayRGB:io2|dataOut[6]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.292      ; 0.859      ;
; -0.585 ; SBCTextDisplayRGB:io2|kbBuffer~27    ; SBCTextDisplayRGB:io2|dataOut[2]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.287      ; 0.854      ;
; -0.585 ; SBCTextDisplayRGB:io2|kbBuffer~45    ; SBCTextDisplayRGB:io2|dataOut[6]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.293      ; 0.860      ;
; -0.571 ; SBCTextDisplayRGB:io2|kbBuffer~53    ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.294      ; 0.875      ;
; -0.556 ; SBCTextDisplayRGB:io2|kbBuffer~54    ; SBCTextDisplayRGB:io2|dataOut[1]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.291      ; 0.887      ;
; -0.555 ; SBCTextDisplayRGB:io2|kbInPointer[2] ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.294      ; 0.891      ;
; -0.553 ; SBCTextDisplayRGB:io2|func_reset     ; SBCTextDisplayRGB:io2|dataOut[3]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.312      ; 0.911      ;
; -0.553 ; SBCTextDisplayRGB:io2|func_reset     ; SBCTextDisplayRGB:io2|dataOut[4]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.312      ; 0.911      ;
; -0.553 ; SBCTextDisplayRGB:io2|func_reset     ; SBCTextDisplayRGB:io2|dataOut[6]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.312      ; 0.911      ;
; -0.553 ; SBCTextDisplayRGB:io2|func_reset     ; SBCTextDisplayRGB:io2|dataOut[2]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.312      ; 0.911      ;
; -0.551 ; SBCTextDisplayRGB:io2|func_reset     ; SBCTextDisplayRGB:io2|dataOut[1]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.311      ; 0.912      ;
; -0.535 ; SBCTextDisplayRGB:io2|kbBuffer~29    ; SBCTextDisplayRGB:io2|dataOut[4]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.287      ; 0.904      ;
; -0.532 ; SBCTextDisplayRGB:io2|kbBuffer~59    ; SBCTextDisplayRGB:io2|dataOut[6]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.292      ; 0.912      ;
; -0.528 ; SBCTextDisplayRGB:io2|kbBuffer~57    ; SBCTextDisplayRGB:io2|dataOut[4]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.292      ; 0.916      ;
; -0.527 ; SBCTextDisplayRGB:io2|kbBuffer~28    ; SBCTextDisplayRGB:io2|dataOut[3]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.287      ; 0.912      ;
; -0.522 ; SBCTextDisplayRGB:io2|kbBuffer~31    ; SBCTextDisplayRGB:io2|dataOut[6]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.287      ; 0.917      ;
; -0.514 ; SBCTextDisplayRGB:io2|kbBuffer~62    ; SBCTextDisplayRGB:io2|dataOut[2]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.292      ; 0.930      ;
; -0.471 ; SBCTextDisplayRGB:io2|kbBuffer~46    ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.295      ; 0.976      ;
; -0.460 ; SBCTextDisplayRGB:io2|func_reset     ; SBCTextDisplayRGB:io2|dataOut[5]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.317      ; 1.009      ;
; -0.460 ; SBCTextDisplayRGB:io2|kbBuffer~26    ; SBCTextDisplayRGB:io2|dataOut[1]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.286      ; 0.978      ;
; -0.455 ; SBCTextDisplayRGB:io2|kbBuffer~56    ; SBCTextDisplayRGB:io2|dataOut[3]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.292      ; 0.989      ;
; -0.455 ; SBCTextDisplayRGB:io2|kbBuffer~58    ; SBCTextDisplayRGB:io2|dataOut[5]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.297      ; 0.994      ;
; -0.452 ; SBCTextDisplayRGB:io2|kbBuffer~63    ; SBCTextDisplayRGB:io2|dataOut[3]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.292      ; 0.992      ;
; -0.441 ; SBCTextDisplayRGB:io2|func_reset     ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.314      ; 1.025      ;
; -0.431 ; sd_controller:sd1|sd_write_flag      ; sd_controller:sd1|host_write_flag      ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 1.229      ; 0.450      ;
; -0.410 ; SBCTextDisplayRGB:io2|kbBuffer~55    ; SBCTextDisplayRGB:io2|dataOut[2]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.292      ; 1.034      ;
; -0.405 ; SBCTextDisplayRGB:io2|kbInPointer[2] ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.288      ; 1.035      ;
; -0.404 ; SBCTextDisplayRGB:io2|kbInPointer[2] ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.290      ; 1.038      ;
; -0.403 ; SBCTextDisplayRGB:io2|kbInPointer[2] ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.288      ; 1.037      ;
; -0.374 ; SBCTextDisplayRGB:io2|kbBuffer~47    ; SBCTextDisplayRGB:io2|dataOut[1]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.292      ; 1.070      ;
; -0.373 ; SBCTextDisplayRGB:io2|kbBuffer~22    ; SBCTextDisplayRGB:io2|dataOut[4]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.287      ; 1.066      ;
; -0.368 ; SBCTextDisplayRGB:io2|kbInPointer[1] ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.288      ; 1.072      ;
; -0.367 ; SBCTextDisplayRGB:io2|kbBuffer~21    ; SBCTextDisplayRGB:io2|dataOut[3]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.287      ; 1.072      ;
; -0.366 ; SBCTextDisplayRGB:io2|kbInPointer[1] ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.288      ; 1.074      ;
; -0.354 ; SBCTextDisplayRGB:io2|kbBuffer~23    ; SBCTextDisplayRGB:io2|dataOut[5]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.291      ; 1.089      ;
; -0.349 ; SBCTextDisplayRGB:io2|kbBuffer~52    ; SBCTextDisplayRGB:io2|dataOut[6]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.288      ; 1.091      ;
; -0.348 ; SBCTextDisplayRGB:io2|kbBuffer~39    ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.295      ; 1.099      ;
; -0.342 ; SBCTextDisplayRGB:io2|kbBuffer~13    ; SBCTextDisplayRGB:io2|dataOut[2]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.286      ; 1.096      ;
; -0.334 ; SBCTextDisplayRGB:io2|func_reset     ; SBCTextDisplayRGB:io2|dataOut[7]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.319      ; 1.137      ;
; -0.334 ; SBCTextDisplayRGB:io2|kbBuffer~50    ; SBCTextDisplayRGB:io2|dataOut[4]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.293      ; 1.111      ;
; -0.332 ; SBCTextDisplayRGB:io2|kbBuffer~16    ; SBCTextDisplayRGB:io2|dataOut[5]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.291      ; 1.111      ;
; -0.328 ; SBCTextDisplayRGB:io2|kbBuffer~18    ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.288      ; 1.112      ;
; -0.320 ; SBCTextDisplayRGB:io2|kbBuffer~20    ; SBCTextDisplayRGB:io2|dataOut[2]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.286      ; 1.118      ;
; -0.316 ; T80s:cpu1|T80:u0|A[2]                ; sd_controller:sd1|block_write          ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 2.103      ; 1.439      ;
; -0.314 ; SBCTextDisplayRGB:io2|kbBuffer~43    ; SBCTextDisplayRGB:io2|dataOut[4]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.293      ; 1.131      ;
; -0.313 ; T80s:cpu1|T80:u0|A[2]                ; sd_controller:sd1|block_read           ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 2.103      ; 1.442      ;
; -0.312 ; SBCTextDisplayRGB:io2|kbInPointer[0] ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.288      ; 1.128      ;
; -0.310 ; SBCTextDisplayRGB:io2|kbInPointer[0] ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.288      ; 1.130      ;
; -0.309 ; SBCTextDisplayRGB:io2|kbBuffer~40    ; SBCTextDisplayRGB:io2|dataOut[1]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.292      ; 1.135      ;
; -0.305 ; SBCTextDisplayRGB:io2|kbBuffer~11    ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.288      ; 1.135      ;
; -0.297 ; SBCTextDisplayRGB:io2|kbInPointer[1] ; SBCTextDisplayRGB:io2|dataOut[7]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.295      ; 1.150      ;
; -0.293 ; SBCTextDisplayRGB:io2|kbBuffer~19    ; SBCTextDisplayRGB:io2|dataOut[1]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.286      ; 1.145      ;
; -0.285 ; bufferedUART:io1|txByteSent          ; bufferedUART:io1|txByteWritten         ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; 0.000        ; 0.562      ; 0.429      ;
; -0.279 ; SBCTextDisplayRGB:io2|kbInPointer[1] ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.290      ; 1.163      ;
; -0.278 ; SBCTextDisplayRGB:io2|dispByteSent   ; SBCTextDisplayRGB:io2|dispByteWritten  ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 1.150      ; 0.524      ;
; -0.264 ; SBCTextDisplayRGB:io2|kbBuffer~15    ; SBCTextDisplayRGB:io2|dataOut[4]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.286      ; 1.174      ;
; -0.254 ; SBCTextDisplayRGB:io2|kbBuffer~14    ; SBCTextDisplayRGB:io2|dataOut[3]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.286      ; 1.184      ;
; -0.241 ; SBCTextDisplayRGB:io2|kbInPointer[0] ; SBCTextDisplayRGB:io2|dataOut[7]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.295      ; 1.206      ;
; -0.238 ; T80s:cpu1|T80:u0|A[1]                ; sd_controller:sd1|block_write          ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 2.103      ; 1.517      ;
; -0.235 ; T80s:cpu1|T80:u0|A[1]                ; sd_controller:sd1|block_read           ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 2.103      ; 1.520      ;
; -0.231 ; SBCTextDisplayRGB:io2|kbBuffer~34    ; SBCTextDisplayRGB:io2|dataOut[2]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.289      ; 1.210      ;
; -0.231 ; SBCTextDisplayRGB:io2|kbBuffer~24    ; SBCTextDisplayRGB:io2|dataOut[6]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.287      ; 1.208      ;
; -0.226 ; SBCTextDisplayRGB:io2|kbBuffer~44    ; SBCTextDisplayRGB:io2|dataOut[5]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.298      ; 1.224      ;
; -0.223 ; SBCTextDisplayRGB:io2|kbInPointer[0] ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.290      ; 1.219      ;
; -0.197 ; SBCTextDisplayRGB:io2|kbInPointer[1] ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.294      ; 1.249      ;
; -0.189 ; SBCTextDisplayRGB:io2|kbBuffer~38    ; SBCTextDisplayRGB:io2|dataOut[6]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.289      ; 1.252      ;
; -0.185 ; SBCTextDisplayRGB:io2|kbBuffer~36    ; SBCTextDisplayRGB:io2|dataOut[4]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.289      ; 1.256      ;
; -0.180 ; SBCTextDisplayRGB:io2|kbBuffer~12    ; SBCTextDisplayRGB:io2|dataOut[1]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.285      ; 1.257      ;
; -0.174 ; SBCTextDisplayRGB:io2|kbInPointer[2] ; SBCTextDisplayRGB:io2|dataOut[7]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.295      ; 1.273      ;
; -0.170 ; SBCTextDisplayRGB:io2|kbBuffer~35    ; SBCTextDisplayRGB:io2|dataOut[3]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.289      ; 1.271      ;
; -0.157 ; SBCTextDisplayRGB:io2|kbBuffer~30    ; SBCTextDisplayRGB:io2|dataOut[5]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.292      ; 1.287      ;
; -0.145 ; T80s:cpu1|T80:u0|A[2]                ; sd_controller:sd1|address[24]          ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 2.096      ; 1.603      ;
; -0.143 ; SBCTextDisplayRGB:io2|kbBuffer~51    ; SBCTextDisplayRGB:io2|dataOut[5]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.294      ; 1.303      ;
; -0.141 ; SBCTextDisplayRGB:io2|kbInPointer[0] ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.294      ; 1.305      ;
; -0.119 ; SBCTextDisplayRGB:io2|kbBuffer~17    ; SBCTextDisplayRGB:io2|dataOut[6]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.286      ; 1.319      ;
; -0.112 ; SBCTextDisplayRGB:io2|kbBuffer~33    ; SBCTextDisplayRGB:io2|dataOut[1]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.288      ; 1.328      ;
; -0.109 ; SBCTextDisplayRGB:io2|kbBuffer~25    ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.289      ; 1.332      ;
; -0.083 ; sd_controller:sd1|sdhc               ; sd_controller:sd1|address[11]          ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 1.232      ; 0.801      ;
; -0.080 ; sd_controller:sd1|sdhc               ; sd_controller:sd1|address[12]          ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 1.232      ; 0.804      ;
; -0.075 ; T80s:cpu1|T80:u0|A[2]                ; sd_controller:sd1|address[7]           ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 2.095      ; 1.672      ;
; -0.075 ; T80s:cpu1|T80:u0|A[2]                ; sd_controller:sd1|address[6]           ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 2.095      ; 1.672      ;
; -0.075 ; T80s:cpu1|T80:u0|A[2]                ; sd_controller:sd1|address[5]           ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 2.095      ; 1.672      ;
; -0.075 ; T80s:cpu1|T80:u0|A[2]                ; sd_controller:sd1|address[4]           ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 2.095      ; 1.672      ;
; -0.075 ; T80s:cpu1|T80:u0|A[2]                ; sd_controller:sd1|address[3]           ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 2.095      ; 1.672      ;
; -0.075 ; T80s:cpu1|T80:u0|A[2]                ; sd_controller:sd1|address[2]           ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 2.095      ; 1.672      ;
; -0.075 ; T80s:cpu1|T80:u0|A[2]                ; sd_controller:sd1|address[1]           ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 2.095      ; 1.672      ;
; -0.075 ; T80s:cpu1|T80:u0|A[2]                ; sd_controller:sd1|address[0]           ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 2.095      ; 1.672      ;
; -0.071 ; T80s:cpu1|T80:u0|A[1]                ; sd_controller:sd1|address[15]          ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 2.093      ; 1.674      ;
; -0.071 ; T80s:cpu1|T80:u0|A[1]                ; sd_controller:sd1|address[14]          ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 2.093      ; 1.674      ;
; -0.071 ; T80s:cpu1|T80:u0|A[1]                ; sd_controller:sd1|address[13]          ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 2.093      ; 1.674      ;
+--------+--------------------------------------+----------------------------------------+--------------------+------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'cpuClock'                                                                                                                                   ;
+--------+-------------------------------------------+--------------------------------+------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                        ; Launch Clock     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+--------------------------------+------------------+-------------+--------------+------------+------------+
; -0.587 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[4]            ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.822      ; 1.528      ;
; -0.328 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|T80:u0|IR[4]         ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.820      ; 1.785      ;
; -0.267 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[6]            ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.823      ; 1.849      ;
; -0.262 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[5]            ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.823      ; 1.854      ;
; -0.250 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[3]            ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.823      ; 1.866      ;
; -0.212 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[7]            ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.838      ; 1.919      ;
; -0.129 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[1]            ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.837      ; 2.001      ;
; -0.087 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[4]            ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 1.822      ; 1.528      ;
; -0.086 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[0]            ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.837      ; 2.044      ;
; -0.085 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[2]            ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.837      ; 2.045      ;
; -0.045 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|T80:u0|IR[7]         ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.838      ; 2.086      ;
; -0.024 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|T80:u0|IR[6]         ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.838      ; 2.107      ;
; 0.103  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|T80:u0|IR[5]         ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.836      ; 2.232      ;
; 0.107  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|T80:u0|IR[3]         ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.836      ; 2.236      ;
; 0.118  ; T80s:cpu1|T80:u0|A[1]                     ; T80s:cpu1|DI_Reg[4]            ; cpuClock         ; cpuClock    ; 0.000        ; 1.255      ; 1.525      ;
; 0.156  ; T80s:cpu1|T80:u0|A[2]                     ; T80s:cpu1|DI_Reg[4]            ; cpuClock         ; cpuClock    ; 0.000        ; 1.255      ; 1.563      ;
; 0.172  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|T80:u0|IR[4]         ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 1.820      ; 1.785      ;
; 0.215  ; T80s:cpu1|T80:u0|TState[2]                ; T80s:cpu1|T80:u0|TState[2]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; T80s:cpu1|T80:u0|Alternate                ; T80s:cpu1|T80:u0|Alternate     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; T80s:cpu1|T80:u0|Halt_FF                  ; T80s:cpu1|T80:u0|Halt_FF       ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; T80s:cpu1|T80:u0|BTR_r                    ; T80s:cpu1|T80:u0|BTR_r         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; T80s:cpu1|T80:u0|R[7]                     ; T80s:cpu1|T80:u0|R[7]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; T80s:cpu1|T80:u0|IntE_FF2                 ; T80s:cpu1|T80:u0|IntE_FF2      ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; T80s:cpu1|T80:u0|TState[0]                ; T80s:cpu1|T80:u0|TState[0]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; T80s:cpu1|T80:u0|TState[1]                ; T80s:cpu1|T80:u0|TState[1]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; T80s:cpu1|T80:u0|MCycle[0]                ; T80s:cpu1|T80:u0|MCycle[0]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.233  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[6]            ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 1.823      ; 1.849      ;
; 0.238  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[5]            ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 1.823      ; 1.854      ;
; 0.244  ; T80s:cpu1|T80:u0|ACC[4]                   ; T80s:cpu1|T80:u0|Ap[4]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.396      ;
; 0.249  ; T80s:cpu1|T80:u0|A[1]                     ; T80s:cpu1|DI_Reg[3]            ; cpuClock         ; cpuClock    ; 0.000        ; 1.256      ; 1.657      ;
; 0.250  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[3]            ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 1.823      ; 1.866      ;
; 0.281  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|T80:u0|IR[1]         ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.835      ; 2.409      ;
; 0.288  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[7]            ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 1.838      ; 1.919      ;
; 0.290  ; T80s:cpu1|T80:u0|Ap[4]                    ; T80s:cpu1|T80:u0|ACC[4]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.442      ;
; 0.296  ; T80s:cpu1|T80:u0|Ap[7]                    ; T80s:cpu1|T80:u0|ACC[7]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.448      ;
; 0.318  ; T80s:cpu1|T80:u0|R[6]                     ; T80s:cpu1|T80:u0|R[6]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.470      ;
; 0.325  ; T80s:cpu1|T80:u0|Ap[2]                    ; T80s:cpu1|T80:u0|ACC[2]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.477      ;
; 0.326  ; T80s:cpu1|T80:u0|F[3]                     ; T80s:cpu1|T80:u0|Fp[3]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.478      ;
; 0.327  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|T80:u0|IR[2]         ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.835      ; 2.455      ;
; 0.328  ; T80s:cpu1|T80:u0|A[7]                     ; T80s:cpu1|DI_Reg[4]            ; cpuClock         ; cpuClock    ; 0.000        ; 1.255      ; 1.735      ;
; 0.329  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|T80:u0|IR[0]         ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.836      ; 2.458      ;
; 0.329  ; T80s:cpu1|T80:u0|F[5]                     ; T80s:cpu1|T80:u0|Fp[5]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.481      ;
; 0.330  ; T80s:cpu1|T80:u0|A[3]                     ; T80s:cpu1|DI_Reg[5]            ; cpuClock         ; cpuClock    ; 0.000        ; 1.089      ; 1.571      ;
; 0.330  ; T80s:cpu1|T80:u0|A[3]                     ; T80s:cpu1|DI_Reg[6]            ; cpuClock         ; cpuClock    ; 0.000        ; 1.089      ; 1.571      ;
; 0.330  ; T80s:cpu1|T80:u0|ACC[0]                   ; T80s:cpu1|T80:u0|Ap[0]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.482      ;
; 0.334  ; T80s:cpu1|T80:u0|ACC[7]                   ; T80s:cpu1|T80:u0|Ap[7]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.486      ;
; 0.340  ; T80s:cpu1|T80:u0|ACC[3]                   ; T80s:cpu1|T80:u0|Ap[3]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.492      ;
; 0.341  ; T80s:cpu1|T80:u0|ACC[1]                   ; T80s:cpu1|T80:u0|Ap[1]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.493      ;
; 0.341  ; T80s:cpu1|T80:u0|ACC[5]                   ; T80s:cpu1|T80:u0|Ap[5]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.493      ;
; 0.341  ; T80s:cpu1|T80:u0|MCycle[1]                ; T80s:cpu1|T80:u0|MCycle[1]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.493      ;
; 0.355  ; T80s:cpu1|T80:u0|R[0]                     ; T80s:cpu1|T80:u0|R[0]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.507      ;
; 0.359  ; T80s:cpu1|T80:u0|Ap[6]                    ; T80s:cpu1|T80:u0|ACC[6]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.511      ;
; 0.359  ; T80s:cpu1|T80:u0|R[3]                     ; T80s:cpu1|T80:u0|R[3]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.511      ;
; 0.360  ; T80s:cpu1|T80:u0|Ap[0]                    ; T80s:cpu1|T80:u0|ACC[0]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.512      ;
; 0.362  ; T80s:cpu1|T80:u0|I[5]                     ; T80s:cpu1|T80:u0|A[13]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.514      ;
; 0.362  ; T80s:cpu1|T80:u0|I[6]                     ; T80s:cpu1|T80:u0|A[14]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.514      ;
; 0.371  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[1]            ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 1.837      ; 2.001      ;
; 0.371  ; T80s:cpu1|T80:u0|R[2]                     ; T80s:cpu1|T80:u0|R[2]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.523      ;
; 0.372  ; T80s:cpu1|T80:u0|R[4]                     ; T80s:cpu1|T80:u0|R[4]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; T80s:cpu1|T80:u0|R[5]                     ; T80s:cpu1|T80:u0|R[5]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; T80s:cpu1|T80:u0|I[3]                     ; T80s:cpu1|T80:u0|A[11]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.524      ;
; 0.374  ; T80s:cpu1|T80:u0|I[2]                     ; T80s:cpu1|T80:u0|A[10]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.526      ;
; 0.377  ; T80s:cpu1|T80:u0|XY_Ind                   ; T80s:cpu1|T80:u0|RegAddrB_r[0] ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.529      ;
; 0.377  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[2][7] ; T80s:cpu1|T80:u0|RegBusA_r[7]  ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.529      ;
; 0.377  ; T80s:cpu1|T80:u0|Ap[3]                    ; T80s:cpu1|T80:u0|ACC[3]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.529      ;
; 0.377  ; T80s:cpu1|T80:u0|A[1]                     ; T80s:cpu1|T80:u0|IR[4]         ; cpuClock         ; cpuClock    ; 0.000        ; 1.253      ; 1.782      ;
; 0.378  ; T80s:cpu1|T80:u0|XY_State[1]              ; T80s:cpu1|T80:u0|RegAddrB_r[2] ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.530      ;
; 0.379  ; T80s:cpu1|T80:u0|Ap[1]                    ; T80s:cpu1|T80:u0|ACC[1]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.531      ;
; 0.379  ; T80s:cpu1|T80:u0|Ap[5]                    ; T80s:cpu1|T80:u0|ACC[5]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.531      ;
; 0.379  ; T80s:cpu1|T80:u0|TState[0]                ; T80s:cpu1|T80:u0|TState[2]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.531      ;
; 0.379  ; T80s:cpu1|T80:u0|TState[0]                ; T80s:cpu1|T80:u0|TState[1]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.531      ;
; 0.387  ; T80s:cpu1|T80:u0|I[1]                     ; T80s:cpu1|T80:u0|A[9]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.014      ; 0.553      ;
; 0.387  ; T80s:cpu1|T80:u0|TState[1]                ; T80s:cpu1|T80:u0|TState[2]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.539      ;
; 0.390  ; T80s:cpu1|T80:u0|A[3]                     ; T80s:cpu1|DI_Reg[3]            ; cpuClock         ; cpuClock    ; 0.000        ; 1.089      ; 1.631      ;
; 0.391  ; T80s:cpu1|T80:u0|A[2]                     ; T80s:cpu1|DI_Reg[5]            ; cpuClock         ; cpuClock    ; 0.000        ; 1.256      ; 1.799      ;
; 0.391  ; T80s:cpu1|T80:u0|A[2]                     ; T80s:cpu1|DI_Reg[6]            ; cpuClock         ; cpuClock    ; 0.000        ; 1.256      ; 1.799      ;
; 0.414  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[0]            ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 1.837      ; 2.044      ;
; 0.415  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[2]            ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 1.837      ; 2.045      ;
; 0.415  ; T80s:cpu1|T80:u0|A[3]                     ; T80s:cpu1|DI_Reg[4]            ; cpuClock         ; cpuClock    ; 0.000        ; 1.088      ; 1.655      ;
; 0.415  ; T80s:cpu1|T80:u0|A[2]                     ; T80s:cpu1|T80:u0|IR[4]         ; cpuClock         ; cpuClock    ; 0.000        ; 1.253      ; 1.820      ;
; 0.417  ; T80s:cpu1|T80:u0|ACC[6]                   ; T80s:cpu1|T80:u0|Ap[6]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.569      ;
; 0.424  ; T80s:cpu1|T80:u0|PC[0]                    ; T80s:cpu1|T80:u0|PC[0]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.576      ;
; 0.438  ; T80s:cpu1|T80:u0|A[1]                     ; T80s:cpu1|DI_Reg[6]            ; cpuClock         ; cpuClock    ; 0.000        ; 1.256      ; 1.846      ;
; 0.443  ; T80s:cpu1|T80:u0|A[1]                     ; T80s:cpu1|DI_Reg[5]            ; cpuClock         ; cpuClock    ; 0.000        ; 1.256      ; 1.851      ;
; 0.448  ; T80s:cpu1|T80:u0|R[1]                     ; T80s:cpu1|T80:u0|R[1]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.600      ;
; 0.455  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|T80:u0|IR[7]         ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 1.838      ; 2.086      ;
; 0.467  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][5] ; T80s:cpu1|T80:u0|RegBusA_r[13] ; cpuClock         ; cpuClock    ; 0.000        ; 0.001      ; 0.620      ;
; 0.470  ; T80s:cpu1|T80:u0|BusB[5]                  ; T80s:cpu1|T80:u0|DO[5]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.011      ; 0.633      ;
; 0.476  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|T80:u0|IR[6]         ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 1.838      ; 2.107      ;
; 0.493  ; T80s:cpu1|T80:u0|A[1]                     ; T80s:cpu1|DI_Reg[7]            ; cpuClock         ; cpuClock    ; 0.000        ; 1.271      ; 1.916      ;
; 0.493  ; T80s:cpu1|T80:u0|R[0]                     ; T80s:cpu1|T80:u0|R[1]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.645      ;
; 0.495  ; T80s:cpu1|T80:u0|R[3]                     ; T80s:cpu1|T80:u0|ACC[3]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.001      ; 0.648      ;
; 0.497  ; T80s:cpu1|T80:u0|R[3]                     ; T80s:cpu1|T80:u0|R[4]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.649      ;
; 0.511  ; T80s:cpu1|T80:u0|R[2]                     ; T80s:cpu1|T80:u0|R[3]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.663      ;
; 0.512  ; T80s:cpu1|T80:u0|R[5]                     ; T80s:cpu1|T80:u0|R[6]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.664      ;
; 0.512  ; T80s:cpu1|T80:u0|R[4]                     ; T80s:cpu1|T80:u0|R[5]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.664      ;
; 0.513  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][4] ; T80s:cpu1|T80:u0|RegBusA_r[12] ; cpuClock         ; cpuClock    ; 0.000        ; 0.001      ; 0.666      ;
; 0.516  ; T80s:cpu1|T80:u0|XY_State[0]              ; T80s:cpu1|T80:u0|RegAddrC[2]   ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.668      ;
; 0.519  ; T80s:cpu1|T80:u0|XY_State[0]              ; T80s:cpu1|T80:u0|RegAddrC[0]   ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.671      ;
; 0.527  ; T80s:cpu1|T80:u0|Halt_FF                  ; T80s:cpu1|T80:u0|IR[4]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.006      ; 0.685      ;
+--------+-------------------------------------------+--------------------------------+------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'serialClkCount[15]'                                                                                                                ;
+--------+------------------+-----------------------------------------+------------------+--------------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node                                 ; Launch Clock     ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+-----------------------------------------+------------------+--------------------+--------------+------------+------------+
; -0.512 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|txBuffer[7]            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.484      ; 1.265      ;
; -0.382 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|txd                    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.484      ; 1.395      ;
; -0.154 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~100           ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.506      ; 1.645      ;
; -0.154 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~93            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.506      ; 1.645      ;
; -0.154 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~97            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.506      ; 1.645      ;
; -0.154 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~94            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.506      ; 1.645      ;
; -0.154 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~98            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.506      ; 1.645      ;
; -0.154 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~99            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.506      ; 1.645      ;
; -0.154 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~95            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.506      ; 1.645      ;
; -0.118 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~108           ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.503      ; 1.678      ;
; -0.118 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~101           ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.503      ; 1.678      ;
; -0.118 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~105           ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.503      ; 1.678      ;
; -0.118 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~102           ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.503      ; 1.678      ;
; -0.118 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~106           ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.503      ; 1.678      ;
; -0.118 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~104           ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.503      ; 1.678      ;
; -0.118 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~107           ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.503      ; 1.678      ;
; -0.118 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~103           ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.503      ; 1.678      ;
; -0.114 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~44            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.503      ; 1.682      ;
; -0.114 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~41            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.503      ; 1.682      ;
; -0.114 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~38            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.503      ; 1.682      ;
; -0.114 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~42            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.503      ; 1.682      ;
; -0.114 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~40            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.503      ; 1.682      ;
; -0.114 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~39            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.503      ; 1.682      ;
; -0.108 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxInPointer[0]         ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.505      ; 1.690      ;
; -0.108 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxInPointer[1]         ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.505      ; 1.690      ;
; -0.108 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxInPointer[2]         ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.505      ; 1.690      ;
; -0.108 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxInPointer[4]         ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.505      ; 1.690      ;
; -0.108 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxInPointer[5]         ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.505      ; 1.690      ;
; -0.108 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxInPointer[3]         ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.505      ; 1.690      ;
; -0.101 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~116           ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.507      ; 1.699      ;
; -0.101 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~109           ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.507      ; 1.699      ;
; -0.101 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~113           ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.507      ; 1.699      ;
; -0.101 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~110           ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.507      ; 1.699      ;
; -0.101 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~114           ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.507      ; 1.699      ;
; -0.101 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~112           ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.507      ; 1.699      ;
; -0.101 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~115           ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.507      ; 1.699      ;
; -0.101 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~111           ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.507      ; 1.699      ;
; -0.099 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxCurrentByteBuffer[7] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.506      ; 1.700      ;
; -0.099 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxCurrentByteBuffer[6] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.506      ; 1.700      ;
; -0.099 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxCurrentByteBuffer[5] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.506      ; 1.700      ;
; -0.099 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxCurrentByteBuffer[4] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.506      ; 1.700      ;
; -0.099 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxCurrentByteBuffer[3] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.506      ; 1.700      ;
; -0.099 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxCurrentByteBuffer[2] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.506      ; 1.700      ;
; -0.099 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxCurrentByteBuffer[1] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.506      ; 1.700      ;
; -0.099 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxCurrentByteBuffer[0] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.506      ; 1.700      ;
; -0.086 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~28            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.497      ; 1.704      ;
; -0.086 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~21            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.497      ; 1.704      ;
; -0.086 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~25            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.497      ; 1.704      ;
; -0.086 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~22            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.497      ; 1.704      ;
; -0.086 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~26            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.497      ; 1.704      ;
; -0.086 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~24            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.497      ; 1.704      ;
; -0.086 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~27            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.497      ; 1.704      ;
; -0.086 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~23            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.497      ; 1.704      ;
; -0.085 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~96            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.509      ; 1.717      ;
; -0.075 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~92            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.502      ; 1.720      ;
; -0.075 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~85            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.502      ; 1.720      ;
; -0.075 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~86            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.502      ; 1.720      ;
; -0.075 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~88            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.502      ; 1.720      ;
; -0.075 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~91            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.502      ; 1.720      ;
; -0.024 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|txBuffer[6]            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.482      ; 1.751      ;
; -0.024 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|txBuffer[5]            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.482      ; 1.751      ;
; -0.024 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|txBuffer[4]            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.482      ; 1.751      ;
; -0.024 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|txBuffer[3]            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.482      ; 1.751      ;
; -0.024 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|txBuffer[2]            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.482      ; 1.751      ;
; -0.024 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|txBuffer[1]            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.482      ; 1.751      ;
; -0.024 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|txBuffer[0]            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.482      ; 1.751      ;
; -0.023 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~124           ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.496      ; 1.766      ;
; -0.023 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~117           ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.496      ; 1.766      ;
; -0.023 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~121           ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.496      ; 1.766      ;
; -0.023 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~118           ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.496      ; 1.766      ;
; -0.023 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~122           ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.496      ; 1.766      ;
; -0.023 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~120           ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.496      ; 1.766      ;
; -0.023 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~123           ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.496      ; 1.766      ;
; -0.023 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~119           ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.496      ; 1.766      ;
; -0.013 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~20            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.498      ; 1.778      ;
; -0.013 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~13            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.498      ; 1.778      ;
; -0.013 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~17            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.498      ; 1.778      ;
; -0.013 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~14            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.498      ; 1.778      ;
; -0.013 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~18            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.498      ; 1.778      ;
; -0.013 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~16            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.498      ; 1.778      ;
; -0.013 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~19            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.498      ; 1.778      ;
; -0.013 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~15            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.498      ; 1.778      ;
; -0.012 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|txBuffer[7]            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.484      ; 1.265      ;
; -0.012 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~36            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.498      ; 1.779      ;
; -0.012 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~29            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.498      ; 1.779      ;
; -0.012 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~33            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.498      ; 1.779      ;
; -0.012 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~32            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.498      ; 1.779      ;
; -0.012 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~35            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.498      ; 1.779      ;
; -0.012 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~31            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.498      ; 1.779      ;
; -0.002 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~140           ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.502      ; 1.793      ;
; -0.002 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~133           ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.502      ; 1.793      ;
; -0.002 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~137           ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.502      ; 1.793      ;
; -0.002 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~134           ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.502      ; 1.793      ;
; -0.002 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~138           ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.502      ; 1.793      ;
; -0.002 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~136           ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.502      ; 1.793      ;
; -0.002 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~139           ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.502      ; 1.793      ;
; -0.002 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~135           ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.502      ; 1.793      ;
; 0.001  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~132           ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.499      ; 1.793      ;
; 0.001  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~125           ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.499      ; 1.793      ;
; 0.001  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~129           ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.499      ; 1.793      ;
+--------+------------------+-----------------------------------------+------------------+--------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'serialClkCount[15]'                                                                                                       ;
+--------+------------------------+----------------------------------+--------------+--------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                          ; Launch Clock ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+----------------------------------+--------------+--------------------+--------------+------------+------------+
; -1.271 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.342     ; 1.461      ;
; -1.271 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.342     ; 1.461      ;
; -1.271 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.342     ; 1.461      ;
; -1.271 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txByteSent      ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.342     ; 1.461      ;
; -1.270 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.349     ; 1.453      ;
; -1.270 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.349     ; 1.453      ;
; -1.270 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.349     ; 1.453      ;
; -1.270 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txByteSent      ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.349     ; 1.453      ;
; -1.267 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.341     ; 1.458      ;
; -1.267 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.341     ; 1.458      ;
; -1.267 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.341     ; 1.458      ;
; -1.267 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.341     ; 1.458      ;
; -1.267 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.341     ; 1.458      ;
; -1.267 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.341     ; 1.458      ;
; -1.267 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.341     ; 1.458      ;
; -1.267 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.341     ; 1.458      ;
; -1.266 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.348     ; 1.450      ;
; -1.266 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.348     ; 1.450      ;
; -1.266 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.348     ; 1.450      ;
; -1.266 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.348     ; 1.450      ;
; -1.266 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.348     ; 1.450      ;
; -1.266 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.348     ; 1.450      ;
; -1.266 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.348     ; 1.450      ;
; -1.266 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.348     ; 1.450      ;
; -1.251 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.341     ; 1.442      ;
; -1.251 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.341     ; 1.442      ;
; -1.251 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.341     ; 1.442      ;
; -1.251 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.341     ; 1.442      ;
; -1.251 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.341     ; 1.442      ;
; -1.251 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.341     ; 1.442      ;
; -1.251 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.341     ; 1.442      ;
; -1.251 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.341     ; 1.442      ;
; -1.251 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.341     ; 1.442      ;
; -1.250 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.348     ; 1.434      ;
; -1.250 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.348     ; 1.434      ;
; -1.250 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.348     ; 1.434      ;
; -1.250 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.348     ; 1.434      ;
; -1.250 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.348     ; 1.434      ;
; -1.250 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.348     ; 1.434      ;
; -1.250 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.348     ; 1.434      ;
; -1.250 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.348     ; 1.434      ;
; -1.250 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.348     ; 1.434      ;
; -1.221 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.334     ; 1.419      ;
; -1.221 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.334     ; 1.419      ;
; -1.221 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.334     ; 1.419      ;
; -1.221 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txByteSent      ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.334     ; 1.419      ;
; -1.217 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.333     ; 1.416      ;
; -1.217 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.333     ; 1.416      ;
; -1.217 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.333     ; 1.416      ;
; -1.217 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.333     ; 1.416      ;
; -1.217 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.333     ; 1.416      ;
; -1.217 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.333     ; 1.416      ;
; -1.217 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.333     ; 1.416      ;
; -1.217 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.333     ; 1.416      ;
; -1.201 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.333     ; 1.400      ;
; -1.201 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.333     ; 1.400      ;
; -1.201 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.333     ; 1.400      ;
; -1.201 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.333     ; 1.400      ;
; -1.201 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.333     ; 1.400      ;
; -1.201 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.333     ; 1.400      ;
; -1.201 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.333     ; 1.400      ;
; -1.201 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.333     ; 1.400      ;
; -1.201 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.333     ; 1.400      ;
; -1.077 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.340     ; 1.269      ;
; -1.077 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.340     ; 1.269      ;
; -1.077 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.340     ; 1.269      ;
; -1.077 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.340     ; 1.269      ;
; -1.077 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.340     ; 1.269      ;
; -1.077 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.340     ; 1.269      ;
; -1.076 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.347     ; 1.261      ;
; -1.076 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.347     ; 1.261      ;
; -1.076 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.347     ; 1.261      ;
; -1.076 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.347     ; 1.261      ;
; -1.076 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.347     ; 1.261      ;
; -1.076 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.347     ; 1.261      ;
; -1.027 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.332     ; 1.227      ;
; -1.027 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.332     ; 1.227      ;
; -1.027 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.332     ; 1.227      ;
; -1.027 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.332     ; 1.227      ;
; -1.027 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.332     ; 1.227      ;
; -1.027 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.332     ; 1.227      ;
; -0.867 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|txState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.750      ; 2.149      ;
; -0.867 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|txState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.750      ; 2.149      ;
; -0.867 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|txState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.750      ; 2.149      ;
; -0.867 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|txByteSent      ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.750      ; 2.149      ;
; -0.863 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.751      ; 2.146      ;
; -0.863 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.751      ; 2.146      ;
; -0.863 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.751      ; 2.146      ;
; -0.863 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.751      ; 2.146      ;
; -0.863 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.751      ; 2.146      ;
; -0.863 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.751      ; 2.146      ;
; -0.863 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.751      ; 2.146      ;
; -0.863 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.751      ; 2.146      ;
; -0.847 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.751      ; 2.130      ;
; -0.847 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.751      ; 2.130      ;
; -0.847 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.751      ; 2.130      ;
; -0.847 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.751      ; 2.130      ;
; -0.847 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.751      ; 2.130      ;
; -0.847 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|txBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.751      ; 2.130      ;
; -0.847 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|txBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.751      ; 2.130      ;
+--------+------------------------+----------------------------------+--------------+--------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'clk'                                                                                                                     ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.004 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[1] ; clk          ; clk         ; 1.000        ; 0.002      ; 1.030      ;
; 0.004 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[2] ; clk          ; clk         ; 1.000        ; 0.002      ; 1.030      ;
; 0.004 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[3] ; clk          ; clk         ; 1.000        ; 0.002      ; 1.030      ;
; 0.004 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[4] ; clk          ; clk         ; 1.000        ; 0.002      ; 1.030      ;
; 0.004 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[5] ; clk          ; clk         ; 1.000        ; 0.002      ; 1.030      ;
; 0.004 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[6] ; clk          ; clk         ; 1.000        ; 0.002      ; 1.030      ;
; 0.004 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[7] ; clk          ; clk         ; 1.000        ; 0.002      ; 1.030      ;
; 0.004 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[0] ; clk          ; clk         ; 1.000        ; 0.002      ; 1.030      ;
; 0.004 ; sd_controller:sd1|block_busy ; sd_controller:sd1|driveLED        ; clk          ; clk         ; 1.000        ; 0.002      ; 1.030      ;
; 0.035 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[1] ; clk          ; clk         ; 1.000        ; 0.002      ; 0.999      ;
; 0.035 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[2] ; clk          ; clk         ; 1.000        ; 0.002      ; 0.999      ;
; 0.035 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[3] ; clk          ; clk         ; 1.000        ; 0.002      ; 0.999      ;
; 0.035 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[4] ; clk          ; clk         ; 1.000        ; 0.002      ; 0.999      ;
; 0.035 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[5] ; clk          ; clk         ; 1.000        ; 0.002      ; 0.999      ;
; 0.035 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[6] ; clk          ; clk         ; 1.000        ; 0.002      ; 0.999      ;
; 0.035 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[7] ; clk          ; clk         ; 1.000        ; 0.002      ; 0.999      ;
; 0.035 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[0] ; clk          ; clk         ; 1.000        ; 0.002      ; 0.999      ;
; 0.035 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|driveLED        ; clk          ; clk         ; 1.000        ; 0.002      ; 0.999      ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'T80s:cpu1|IORQ_n'                                                                                                                       ;
+-------+-----------------------------------+----------------------------------------+--------------+------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                                ; Launch Clock ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+----------------------------------------+--------------+------------------+--------------+------------+------------+
; 0.514 ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_read           ; clk          ; T80s:cpu1|IORQ_n ; 0.500        ; 1.007      ; 1.025      ;
; 0.514 ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_write          ; clk          ; T80s:cpu1|IORQ_n ; 0.500        ; 1.007      ; 1.025      ;
; 0.612 ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_read           ; clk          ; T80s:cpu1|IORQ_n ; 0.500        ; 1.007      ; 0.927      ;
; 0.612 ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_write          ; clk          ; T80s:cpu1|IORQ_n ; 0.500        ; 1.007      ; 0.927      ;
; 0.959 ; SBCTextDisplayRGB:io2|func_reset  ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; clk          ; T80s:cpu1|IORQ_n ; 1.000        ; 1.029      ; 1.102      ;
; 0.959 ; SBCTextDisplayRGB:io2|func_reset  ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; clk          ; T80s:cpu1|IORQ_n ; 1.000        ; 1.029      ; 1.102      ;
; 0.975 ; SBCTextDisplayRGB:io2|func_reset  ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; clk          ; T80s:cpu1|IORQ_n ; 1.000        ; 1.035      ; 1.092      ;
+-------+-----------------------------------+----------------------------------------+--------------+------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'T80s:cpu1|IORQ_n'                                                                                                                         ;
+--------+-----------------------------------+----------------------------------------+--------------+------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                                ; Launch Clock ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+----------------------------------------+--------------+------------------+--------------+------------+------------+
; -0.378 ; SBCTextDisplayRGB:io2|func_reset  ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; clk          ; T80s:cpu1|IORQ_n ; 0.000        ; 1.318      ; 1.092      ;
; -0.362 ; SBCTextDisplayRGB:io2|func_reset  ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; clk          ; T80s:cpu1|IORQ_n ; 0.000        ; 1.312      ; 1.102      ;
; -0.362 ; SBCTextDisplayRGB:io2|func_reset  ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; clk          ; T80s:cpu1|IORQ_n ; 0.000        ; 1.312      ; 1.102      ;
; 0.046  ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_read           ; clk          ; T80s:cpu1|IORQ_n ; -0.500       ; 1.229      ; 0.927      ;
; 0.046  ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_write          ; clk          ; T80s:cpu1|IORQ_n ; -0.500       ; 1.229      ; 0.927      ;
; 0.144  ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_read           ; clk          ; T80s:cpu1|IORQ_n ; -0.500       ; 1.229      ; 1.025      ;
; 0.144  ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_write          ; clk          ; T80s:cpu1|IORQ_n ; -0.500       ; 1.229      ; 1.025      ;
+--------+-----------------------------------+----------------------------------------+--------------+------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'serialClkCount[15]'                                                                                                           ;
+--------+-----------------------+----------------------------------+------------------+--------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                          ; Launch Clock     ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+----------------------------------+------------------+--------------------+--------------+------------+------------+
; -0.374 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[0] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.486      ; 1.405      ;
; -0.374 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[1] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.486      ; 1.405      ;
; -0.374 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[3] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.486      ; 1.405      ;
; -0.374 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[4] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.486      ; 1.405      ;
; -0.374 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[5] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.486      ; 1.405      ;
; -0.374 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[2] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.486      ; 1.405      ;
; -0.200 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.idle    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.485      ; 1.578      ;
; -0.200 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[0]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.485      ; 1.578      ;
; -0.200 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[1]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.485      ; 1.578      ;
; -0.200 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[2]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.485      ; 1.578      ;
; -0.200 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[3]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.485      ; 1.578      ;
; -0.200 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[0]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.485      ; 1.578      ;
; -0.200 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[1]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.485      ; 1.578      ;
; -0.200 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[2]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.485      ; 1.578      ;
; -0.200 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[3]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.485      ; 1.578      ;
; -0.184 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[0] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.485      ; 1.594      ;
; -0.184 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[1] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.485      ; 1.594      ;
; -0.184 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[3] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.485      ; 1.594      ;
; -0.184 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[4] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.485      ; 1.594      ;
; -0.184 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[5] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.485      ; 1.594      ;
; -0.184 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[2] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.485      ; 1.594      ;
; -0.184 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.dataBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.485      ; 1.594      ;
; -0.184 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.stopBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.485      ; 1.594      ;
; -0.180 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.dataBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.484      ; 1.597      ;
; -0.180 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.stopBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.484      ; 1.597      ;
; -0.180 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.idle    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.484      ; 1.597      ;
; -0.180 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txByteSent      ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.484      ; 1.597      ;
; 0.126  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[0] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.486      ; 1.405      ;
; 0.126  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[1] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.486      ; 1.405      ;
; 0.126  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[3] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.486      ; 1.405      ;
; 0.126  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[4] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.486      ; 1.405      ;
; 0.126  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[5] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.486      ; 1.405      ;
; 0.126  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[2] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.486      ; 1.405      ;
; 0.300  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.idle    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.485      ; 1.578      ;
; 0.300  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[0]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.485      ; 1.578      ;
; 0.300  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[1]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.485      ; 1.578      ;
; 0.300  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[2]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.485      ; 1.578      ;
; 0.300  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[3]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.485      ; 1.578      ;
; 0.300  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[0]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.485      ; 1.578      ;
; 0.300  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[1]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.485      ; 1.578      ;
; 0.300  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[2]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.485      ; 1.578      ;
; 0.300  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[3]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.485      ; 1.578      ;
; 0.316  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[0] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.485      ; 1.594      ;
; 0.316  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[1] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.485      ; 1.594      ;
; 0.316  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[3] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.485      ; 1.594      ;
; 0.316  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[4] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.485      ; 1.594      ;
; 0.316  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[5] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.485      ; 1.594      ;
; 0.316  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[2] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.485      ; 1.594      ;
; 0.316  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.dataBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.485      ; 1.594      ;
; 0.316  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.stopBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.485      ; 1.594      ;
; 0.320  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.dataBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.484      ; 1.597      ;
; 0.320  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.stopBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.484      ; 1.597      ;
; 0.320  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.idle    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.484      ; 1.597      ;
; 0.320  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txByteSent      ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.484      ; 1.597      ;
; 0.981  ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|txClockCount[0] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.919      ; 1.552      ;
; 0.981  ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|txClockCount[1] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.919      ; 1.552      ;
; 0.981  ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|txClockCount[3] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.919      ; 1.552      ;
; 0.981  ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|txClockCount[4] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.919      ; 1.552      ;
; 0.981  ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|txClockCount[5] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.919      ; 1.552      ;
; 0.981  ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|txClockCount[2] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.919      ; 1.552      ;
; 1.035  ; T80s:cpu1|T80:u0|A[1] ; bufferedUART:io1|txClockCount[0] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.919      ; 1.606      ;
; 1.035  ; T80s:cpu1|T80:u0|A[1] ; bufferedUART:io1|txClockCount[1] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.919      ; 1.606      ;
; 1.035  ; T80s:cpu1|T80:u0|A[1] ; bufferedUART:io1|txClockCount[3] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.919      ; 1.606      ;
; 1.035  ; T80s:cpu1|T80:u0|A[1] ; bufferedUART:io1|txClockCount[4] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.919      ; 1.606      ;
; 1.035  ; T80s:cpu1|T80:u0|A[1] ; bufferedUART:io1|txClockCount[5] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.919      ; 1.606      ;
; 1.035  ; T80s:cpu1|T80:u0|A[1] ; bufferedUART:io1|txClockCount[2] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.919      ; 1.606      ;
; 1.088  ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|txClockCount[0] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.919      ; 1.659      ;
; 1.088  ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|txClockCount[1] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.919      ; 1.659      ;
; 1.088  ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|txClockCount[3] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.919      ; 1.659      ;
; 1.088  ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|txClockCount[4] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.919      ; 1.659      ;
; 1.088  ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|txClockCount[5] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.919      ; 1.659      ;
; 1.088  ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|txClockCount[2] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.919      ; 1.659      ;
; 1.155  ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|rxState.idle    ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.918      ; 1.725      ;
; 1.155  ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|rxBitCount[0]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.918      ; 1.725      ;
; 1.155  ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|rxBitCount[1]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.918      ; 1.725      ;
; 1.155  ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|rxBitCount[2]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.918      ; 1.725      ;
; 1.155  ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|rxBitCount[3]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.918      ; 1.725      ;
; 1.155  ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|txBitCount[0]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.918      ; 1.725      ;
; 1.155  ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|txBitCount[1]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.918      ; 1.725      ;
; 1.155  ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|txBitCount[2]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.918      ; 1.725      ;
; 1.155  ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|txBitCount[3]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.918      ; 1.725      ;
; 1.159  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txClockCount[0] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.752      ; 1.563      ;
; 1.159  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txClockCount[1] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.752      ; 1.563      ;
; 1.159  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txClockCount[3] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.752      ; 1.563      ;
; 1.159  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txClockCount[4] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.752      ; 1.563      ;
; 1.159  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txClockCount[5] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.752      ; 1.563      ;
; 1.159  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txClockCount[2] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.752      ; 1.563      ;
; 1.171  ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|rxClockCount[0] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.918      ; 1.741      ;
; 1.171  ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|rxClockCount[1] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.918      ; 1.741      ;
; 1.171  ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|rxClockCount[3] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.918      ; 1.741      ;
; 1.171  ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|rxClockCount[4] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.918      ; 1.741      ;
; 1.171  ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|rxClockCount[5] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.918      ; 1.741      ;
; 1.171  ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|rxClockCount[2] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.918      ; 1.741      ;
; 1.171  ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|rxState.dataBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.918      ; 1.741      ;
; 1.171  ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|rxState.stopBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.918      ; 1.741      ;
; 1.175  ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|txState.dataBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.917      ; 1.744      ;
; 1.175  ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|txState.stopBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.917      ; 1.744      ;
; 1.175  ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|txState.idle    ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.917      ; 1.744      ;
; 1.175  ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|txByteSent      ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.917      ; 1.744      ;
; 1.209  ; T80s:cpu1|T80:u0|A[1] ; bufferedUART:io1|rxState.idle    ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.918      ; 1.779      ;
+--------+-----------------------+----------------------------------+------------------+--------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'clk'                                                                                                                      ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.845 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[1] ; clk          ; clk         ; 0.000        ; 0.002      ; 0.999      ;
; 0.845 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[2] ; clk          ; clk         ; 0.000        ; 0.002      ; 0.999      ;
; 0.845 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[3] ; clk          ; clk         ; 0.000        ; 0.002      ; 0.999      ;
; 0.845 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[4] ; clk          ; clk         ; 0.000        ; 0.002      ; 0.999      ;
; 0.845 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[5] ; clk          ; clk         ; 0.000        ; 0.002      ; 0.999      ;
; 0.845 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[6] ; clk          ; clk         ; 0.000        ; 0.002      ; 0.999      ;
; 0.845 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[7] ; clk          ; clk         ; 0.000        ; 0.002      ; 0.999      ;
; 0.845 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[0] ; clk          ; clk         ; 0.000        ; 0.002      ; 0.999      ;
; 0.845 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|driveLED        ; clk          ; clk         ; 0.000        ; 0.002      ; 0.999      ;
; 0.876 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[1] ; clk          ; clk         ; 0.000        ; 0.002      ; 1.030      ;
; 0.876 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[2] ; clk          ; clk         ; 0.000        ; 0.002      ; 1.030      ;
; 0.876 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[3] ; clk          ; clk         ; 0.000        ; 0.002      ; 1.030      ;
; 0.876 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[4] ; clk          ; clk         ; 0.000        ; 0.002      ; 1.030      ;
; 0.876 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[5] ; clk          ; clk         ; 0.000        ; 0.002      ; 1.030      ;
; 0.876 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[6] ; clk          ; clk         ; 0.000        ; 0.002      ; 1.030      ;
; 0.876 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[7] ; clk          ; clk         ; 0.000        ; 0.002      ; 1.030      ;
; 0.876 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[0] ; clk          ; clk         ; 0.000        ; 0.002      ; 1.030      ;
; 0.876 ; sd_controller:sd1|block_busy ; sd_controller:sd1|driveLED        ; clk          ; clk         ; 0.000        ; 0.002      ; 1.030      ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                                                                                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg5  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'T80s:cpu1|IORQ_n'                                                                                 ;
+--------+--------------+----------------+------------------+------------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock            ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+------------------+------------+----------------------------------------+
; -0.898 ; 0.102        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|host_read_flag       ;
; -0.898 ; 0.102        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|host_read_flag       ;
; -0.783 ; 0.217        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[0]       ;
; -0.783 ; 0.217        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[0]       ;
; -0.783 ; 0.217        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[1]       ;
; -0.783 ; 0.217        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[1]       ;
; -0.783 ; 0.217        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[2]       ;
; -0.783 ; 0.217        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[2]       ;
; -0.783 ; 0.217        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[3]       ;
; -0.783 ; 0.217        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[3]       ;
; -0.783 ; 0.217        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[4]       ;
; -0.783 ; 0.217        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[4]       ;
; -0.783 ; 0.217        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[5]       ;
; -0.783 ; 0.217        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[5]       ;
; -0.783 ; 0.217        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[6]       ;
; -0.783 ; 0.217        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[6]       ;
; -0.783 ; 0.217        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[7]       ;
; -0.783 ; 0.217        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[7]       ;
; -0.783 ; 0.217        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|kbReadPointer[0] ;
; -0.783 ; 0.217        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|kbReadPointer[0] ;
; -0.783 ; 0.217        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|kbReadPointer[1] ;
; -0.783 ; 0.217        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|kbReadPointer[1] ;
; -0.783 ; 0.217        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|kbReadPointer[2] ;
; -0.783 ; 0.217        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|kbReadPointer[2] ;
; -0.722 ; 0.278        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[0]           ;
; -0.722 ; 0.278        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[0]           ;
; -0.722 ; 0.278        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[10]          ;
; -0.722 ; 0.278        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[10]          ;
; -0.722 ; 0.278        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[11]          ;
; -0.722 ; 0.278        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[11]          ;
; -0.722 ; 0.278        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[12]          ;
; -0.722 ; 0.278        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[12]          ;
; -0.722 ; 0.278        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[13]          ;
; -0.722 ; 0.278        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[13]          ;
; -0.722 ; 0.278        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[14]          ;
; -0.722 ; 0.278        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[14]          ;
; -0.722 ; 0.278        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[15]          ;
; -0.722 ; 0.278        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[15]          ;
; -0.722 ; 0.278        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[16]          ;
; -0.722 ; 0.278        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[16]          ;
; -0.722 ; 0.278        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[17]          ;
; -0.722 ; 0.278        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[17]          ;
; -0.722 ; 0.278        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[18]          ;
; -0.722 ; 0.278        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[18]          ;
; -0.722 ; 0.278        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[19]          ;
; -0.722 ; 0.278        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[19]          ;
; -0.722 ; 0.278        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[1]           ;
; -0.722 ; 0.278        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[1]           ;
; -0.722 ; 0.278        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[20]          ;
; -0.722 ; 0.278        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[20]          ;
; -0.722 ; 0.278        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[21]          ;
; -0.722 ; 0.278        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[21]          ;
; -0.722 ; 0.278        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[22]          ;
; -0.722 ; 0.278        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[22]          ;
; -0.722 ; 0.278        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[23]          ;
; -0.722 ; 0.278        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[23]          ;
; -0.722 ; 0.278        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[24]          ;
; -0.722 ; 0.278        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[24]          ;
; -0.722 ; 0.278        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[25]          ;
; -0.722 ; 0.278        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[25]          ;
; -0.722 ; 0.278        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[26]          ;
; -0.722 ; 0.278        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[26]          ;
; -0.722 ; 0.278        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[27]          ;
; -0.722 ; 0.278        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[27]          ;
; -0.722 ; 0.278        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[28]          ;
; -0.722 ; 0.278        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[28]          ;
; -0.722 ; 0.278        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[29]          ;
; -0.722 ; 0.278        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[29]          ;
; -0.722 ; 0.278        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[2]           ;
; -0.722 ; 0.278        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[2]           ;
; -0.722 ; 0.278        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[30]          ;
; -0.722 ; 0.278        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[30]          ;
; -0.722 ; 0.278        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[31]          ;
; -0.722 ; 0.278        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[31]          ;
; -0.722 ; 0.278        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[3]           ;
; -0.722 ; 0.278        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[3]           ;
; -0.722 ; 0.278        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[4]           ;
; -0.722 ; 0.278        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[4]           ;
; -0.722 ; 0.278        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[5]           ;
; -0.722 ; 0.278        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[5]           ;
; -0.722 ; 0.278        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[6]           ;
; -0.722 ; 0.278        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[6]           ;
; -0.722 ; 0.278        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[7]           ;
; -0.722 ; 0.278        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[7]           ;
; -0.722 ; 0.278        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[8]           ;
; -0.722 ; 0.278        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[8]           ;
; -0.722 ; 0.278        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[9]           ;
; -0.722 ; 0.278        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[9]           ;
; -0.722 ; 0.278        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|block_read           ;
; -0.722 ; 0.278        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|block_read           ;
; -0.722 ; 0.278        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|block_write          ;
; -0.722 ; 0.278        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|block_write          ;
; -0.722 ; 0.278        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|din_latched[0]       ;
; -0.722 ; 0.278        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|din_latched[0]       ;
; -0.722 ; 0.278        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|din_latched[1]       ;
; -0.722 ; 0.278        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|din_latched[1]       ;
; -0.722 ; 0.278        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|din_latched[2]       ;
; -0.722 ; 0.278        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|din_latched[2]       ;
; -0.722 ; 0.278        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|din_latched[3]       ;
; -0.722 ; 0.278        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|din_latched[3]       ;
+--------+--------------+----------------+------------------+------------------+------------+----------------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'cpuClock'                                                                        ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[0]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[0]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[1]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[1]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[2]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[2]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[3]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[3]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[4]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[4]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[5]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[5]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[6]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[6]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[7]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[7]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|IORQ_n              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|IORQ_n              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|MREQ_n              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|MREQ_n              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|RD_n                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|RD_n                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[7]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[10]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[10]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[11]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[11]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[12]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[12]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[13]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[13]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[14]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[14]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[15]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[15]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[3]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[3]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[4]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[4]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[5]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[5]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[6]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[6]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[7]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[7]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[8]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[8]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[9]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[9]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Alternate    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Alternate    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[0]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[0]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[1]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[1]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[2]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[2]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[3]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[3]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[4]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[4]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[5]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[5]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[6]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[6]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[7]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[7]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Arith16_r    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Arith16_r    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Auto_Wait_t1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Auto_Wait_t1 ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'serialClkCount[15]'                                                                         ;
+--------+--------------+----------------+------------------+--------------------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock              ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+--------------------+------------+--------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~100  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~100  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~101  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~101  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~102  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~102  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~103  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~103  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~104  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~104  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~105  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~105  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~106  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~106  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~107  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~107  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~108  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~108  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~109  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~109  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~110  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~110  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~111  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~111  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~112  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~112  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~113  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~113  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~114  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~114  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~115  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~115  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~116  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~116  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~117  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~117  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~118  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~118  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~119  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~119  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~120  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~120  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~121  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~121  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~122  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~122  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~123  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~123  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~124  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~124  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~125  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~125  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~126  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~126  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~127  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~127  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~128  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~128  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~129  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~129  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~13   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~13   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~130  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~130  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~131  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~131  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~132  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~132  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~133  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~133  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~134  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~134  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~135  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~135  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~136  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~136  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~137  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~137  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~138  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~138  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~139  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~139  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~14   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~14   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~140  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~140  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~15   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~15   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~16   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~16   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~17   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~17   ;
+--------+--------------+----------------+------------------+--------------------+------------+--------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; n_reset      ; clk        ; 4.488 ; 4.488 ; Rise       ; clk             ;
; ps2Clk       ; clk        ; 2.733 ; 2.733 ; Rise       ; clk             ;
; ps2Data      ; clk        ; 2.677 ; 2.677 ; Rise       ; clk             ;
; sdMISO       ; clk        ; 4.421 ; 4.421 ; Rise       ; clk             ;
; rxd1         ; clk        ; 3.649 ; 3.649 ; Fall       ; clk             ;
; sramData[*]  ; cpuClock   ; 3.442 ; 3.442 ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 3.098 ; 3.098 ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 3.074 ; 3.074 ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 3.151 ; 3.151 ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 3.442 ; 3.442 ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 2.853 ; 2.853 ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 2.927 ; 2.927 ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 2.642 ; 2.642 ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 2.544 ; 2.544 ; Rise       ; cpuClock        ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; n_reset      ; clk        ; -2.245 ; -2.245 ; Rise       ; clk             ;
; ps2Clk       ; clk        ; -2.005 ; -2.005 ; Rise       ; clk             ;
; ps2Data      ; clk        ; -2.557 ; -2.557 ; Rise       ; clk             ;
; sdMISO       ; clk        ; -2.526 ; -2.526 ; Rise       ; clk             ;
; rxd1         ; clk        ; -2.426 ; -2.426 ; Fall       ; clk             ;
; sramData[*]  ; cpuClock   ; -2.257 ; -2.257 ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; -2.563 ; -2.563 ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; -2.544 ; -2.544 ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; -2.619 ; -2.619 ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; -2.965 ; -2.965 ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; -2.474 ; -2.474 ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; -2.442 ; -2.442 ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; -2.279 ; -2.279 ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; -2.257 ; -2.257 ; Rise       ; cpuClock        ;
+--------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------------+
; Clock to Output Times                                                                   ;
+------------------+--------------------+-------+-------+------------+--------------------+
; Data Port        ; Clock Port         ; Rise  ; Fall  ; Clock Edge ; Clock Reference    ;
+------------------+--------------------+-------+-------+------------+--------------------+
; n_sRamCS         ; T80s:cpu1|IORQ_n   ; 4.427 ; 4.427 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamOE         ; T80s:cpu1|IORQ_n   ; 4.671 ; 4.671 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamWE         ; T80s:cpu1|IORQ_n   ; 4.674 ; 4.674 ; Fall       ; T80s:cpu1|IORQ_n   ;
; J6IO8[*]         ; clk                ; 4.588 ; 4.588 ; Rise       ; clk                ;
;  J6IO8[0]        ; clk                ; 4.128 ; 4.128 ; Rise       ; clk                ;
;  J6IO8[1]        ; clk                ; 4.391 ; 4.391 ; Rise       ; clk                ;
;  J6IO8[2]        ; clk                ; 4.355 ; 4.355 ; Rise       ; clk                ;
;  J6IO8[3]        ; clk                ; 4.364 ; 4.364 ; Rise       ; clk                ;
;  J6IO8[4]        ; clk                ; 4.267 ; 4.267 ; Rise       ; clk                ;
;  J6IO8[5]        ; clk                ; 4.367 ; 4.367 ; Rise       ; clk                ;
;  J6IO8[6]        ; clk                ; 4.588 ; 4.588 ; Rise       ; clk                ;
;  J6IO8[7]        ; clk                ; 4.356 ; 4.356 ; Rise       ; clk                ;
; J8IO8[*]         ; clk                ; 4.425 ; 4.425 ; Rise       ; clk                ;
;  J8IO8[0]        ; clk                ; 4.028 ; 4.028 ; Rise       ; clk                ;
;  J8IO8[1]        ; clk                ; 4.039 ; 4.039 ; Rise       ; clk                ;
;  J8IO8[2]        ; clk                ; 4.253 ; 4.253 ; Rise       ; clk                ;
;  J8IO8[3]        ; clk                ; 4.031 ; 4.031 ; Rise       ; clk                ;
;  J8IO8[4]        ; clk                ; 4.415 ; 4.415 ; Rise       ; clk                ;
;  J8IO8[5]        ; clk                ; 4.275 ; 4.275 ; Rise       ; clk                ;
;  J8IO8[6]        ; clk                ; 4.425 ; 4.425 ; Rise       ; clk                ;
;  J8IO8[7]        ; clk                ; 4.268 ; 4.268 ; Rise       ; clk                ;
; driveLED         ; clk                ; 4.179 ; 4.179 ; Rise       ; clk                ;
; hSync            ; clk                ; 4.953 ; 4.953 ; Rise       ; clk                ;
; ps2Clk           ; clk                ; 4.279 ; 4.279 ; Rise       ; clk                ;
; ps2Data          ; clk                ; 4.252 ; 4.252 ; Rise       ; clk                ;
; sdCS             ; clk                ; 4.450 ; 4.450 ; Rise       ; clk                ;
; sdMOSI           ; clk                ; 5.357 ; 5.357 ; Rise       ; clk                ;
; sdSCLK           ; clk                ; 4.916 ; 4.916 ; Rise       ; clk                ;
; vSync            ; clk                ; 5.331 ; 5.331 ; Rise       ; clk                ;
; video            ; clk                ; 4.272 ; 4.272 ; Rise       ; clk                ;
; videoB0          ; clk                ; 4.544 ; 4.544 ; Rise       ; clk                ;
; videoB1          ; clk                ; 4.511 ; 4.511 ; Rise       ; clk                ;
; videoG0          ; clk                ; 4.581 ; 4.581 ; Rise       ; clk                ;
; videoG1          ; clk                ; 4.484 ; 4.484 ; Rise       ; clk                ;
; videoR0          ; clk                ; 4.597 ; 4.597 ; Rise       ; clk                ;
; videoR1          ; clk                ; 4.473 ; 4.473 ; Rise       ; clk                ;
; videoSync        ; clk                ; 5.523 ; 5.523 ; Rise       ; clk                ;
; rts1             ; clk                ; 5.104 ; 5.104 ; Fall       ; clk                ;
; n_sRamCS         ; cpuClock           ; 5.640 ; 5.640 ; Rise       ; cpuClock           ;
; n_sRamOE         ; cpuClock           ; 5.884 ; 5.884 ; Rise       ; cpuClock           ;
; n_sRamWE         ; cpuClock           ; 5.887 ; 5.887 ; Rise       ; cpuClock           ;
; sramAddress[*]   ; cpuClock           ; 5.139 ; 5.139 ; Rise       ; cpuClock           ;
;  sramAddress[0]  ; cpuClock           ; 4.926 ; 4.926 ; Rise       ; cpuClock           ;
;  sramAddress[1]  ; cpuClock           ; 3.424 ; 3.424 ; Rise       ; cpuClock           ;
;  sramAddress[2]  ; cpuClock           ; 3.451 ; 3.451 ; Rise       ; cpuClock           ;
;  sramAddress[3]  ; cpuClock           ; 3.454 ; 3.454 ; Rise       ; cpuClock           ;
;  sramAddress[4]  ; cpuClock           ; 3.679 ; 3.679 ; Rise       ; cpuClock           ;
;  sramAddress[5]  ; cpuClock           ; 3.786 ; 3.786 ; Rise       ; cpuClock           ;
;  sramAddress[6]  ; cpuClock           ; 3.747 ; 3.747 ; Rise       ; cpuClock           ;
;  sramAddress[7]  ; cpuClock           ; 3.614 ; 3.614 ; Rise       ; cpuClock           ;
;  sramAddress[8]  ; cpuClock           ; 5.037 ; 5.037 ; Rise       ; cpuClock           ;
;  sramAddress[9]  ; cpuClock           ; 4.840 ; 4.840 ; Rise       ; cpuClock           ;
;  sramAddress[10] ; cpuClock           ; 4.879 ; 4.879 ; Rise       ; cpuClock           ;
;  sramAddress[11] ; cpuClock           ; 4.981 ; 4.981 ; Rise       ; cpuClock           ;
;  sramAddress[12] ; cpuClock           ; 4.926 ; 4.926 ; Rise       ; cpuClock           ;
;  sramAddress[13] ; cpuClock           ; 5.089 ; 5.089 ; Rise       ; cpuClock           ;
;  sramAddress[14] ; cpuClock           ; 5.139 ; 5.139 ; Rise       ; cpuClock           ;
;  sramAddress[15] ; cpuClock           ; 4.735 ; 4.735 ; Rise       ; cpuClock           ;
; sramData[*]      ; cpuClock           ; 5.560 ; 5.560 ; Rise       ; cpuClock           ;
;  sramData[0]     ; cpuClock           ; 5.278 ; 5.278 ; Rise       ; cpuClock           ;
;  sramData[1]     ; cpuClock           ; 5.184 ; 5.184 ; Rise       ; cpuClock           ;
;  sramData[2]     ; cpuClock           ; 4.937 ; 4.937 ; Rise       ; cpuClock           ;
;  sramData[3]     ; cpuClock           ; 5.560 ; 5.560 ; Rise       ; cpuClock           ;
;  sramData[4]     ; cpuClock           ; 5.231 ; 5.231 ; Rise       ; cpuClock           ;
;  sramData[5]     ; cpuClock           ; 5.274 ; 5.274 ; Rise       ; cpuClock           ;
;  sramData[6]     ; cpuClock           ; 4.861 ; 4.861 ; Rise       ; cpuClock           ;
;  sramData[7]     ; cpuClock           ; 4.820 ; 4.820 ; Rise       ; cpuClock           ;
; txd1             ; serialClkCount[15] ; 4.751 ; 4.751 ; Fall       ; serialClkCount[15] ;
+------------------+--------------------+-------+-------+------------+--------------------+


+-----------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                           ;
+------------------+--------------------+-------+-------+------------+--------------------+
; Data Port        ; Clock Port         ; Rise  ; Fall  ; Clock Edge ; Clock Reference    ;
+------------------+--------------------+-------+-------+------------+--------------------+
; n_sRamCS         ; T80s:cpu1|IORQ_n   ; 4.427 ; 4.427 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamOE         ; T80s:cpu1|IORQ_n   ; 4.671 ; 4.671 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamWE         ; T80s:cpu1|IORQ_n   ; 4.674 ; 4.674 ; Fall       ; T80s:cpu1|IORQ_n   ;
; J6IO8[*]         ; clk                ; 4.128 ; 4.128 ; Rise       ; clk                ;
;  J6IO8[0]        ; clk                ; 4.128 ; 4.128 ; Rise       ; clk                ;
;  J6IO8[1]        ; clk                ; 4.391 ; 4.391 ; Rise       ; clk                ;
;  J6IO8[2]        ; clk                ; 4.355 ; 4.355 ; Rise       ; clk                ;
;  J6IO8[3]        ; clk                ; 4.364 ; 4.364 ; Rise       ; clk                ;
;  J6IO8[4]        ; clk                ; 4.267 ; 4.267 ; Rise       ; clk                ;
;  J6IO8[5]        ; clk                ; 4.367 ; 4.367 ; Rise       ; clk                ;
;  J6IO8[6]        ; clk                ; 4.588 ; 4.588 ; Rise       ; clk                ;
;  J6IO8[7]        ; clk                ; 4.356 ; 4.356 ; Rise       ; clk                ;
; J8IO8[*]         ; clk                ; 4.028 ; 4.028 ; Rise       ; clk                ;
;  J8IO8[0]        ; clk                ; 4.028 ; 4.028 ; Rise       ; clk                ;
;  J8IO8[1]        ; clk                ; 4.039 ; 4.039 ; Rise       ; clk                ;
;  J8IO8[2]        ; clk                ; 4.253 ; 4.253 ; Rise       ; clk                ;
;  J8IO8[3]        ; clk                ; 4.031 ; 4.031 ; Rise       ; clk                ;
;  J8IO8[4]        ; clk                ; 4.415 ; 4.415 ; Rise       ; clk                ;
;  J8IO8[5]        ; clk                ; 4.275 ; 4.275 ; Rise       ; clk                ;
;  J8IO8[6]        ; clk                ; 4.425 ; 4.425 ; Rise       ; clk                ;
;  J8IO8[7]        ; clk                ; 4.268 ; 4.268 ; Rise       ; clk                ;
; driveLED         ; clk                ; 4.179 ; 4.179 ; Rise       ; clk                ;
; hSync            ; clk                ; 4.953 ; 4.953 ; Rise       ; clk                ;
; ps2Clk           ; clk                ; 4.279 ; 4.279 ; Rise       ; clk                ;
; ps2Data          ; clk                ; 4.252 ; 4.252 ; Rise       ; clk                ;
; sdCS             ; clk                ; 4.450 ; 4.450 ; Rise       ; clk                ;
; sdMOSI           ; clk                ; 5.006 ; 5.006 ; Rise       ; clk                ;
; sdSCLK           ; clk                ; 4.916 ; 4.916 ; Rise       ; clk                ;
; vSync            ; clk                ; 5.331 ; 5.331 ; Rise       ; clk                ;
; video            ; clk                ; 4.272 ; 4.272 ; Rise       ; clk                ;
; videoB0          ; clk                ; 4.544 ; 4.544 ; Rise       ; clk                ;
; videoB1          ; clk                ; 4.511 ; 4.511 ; Rise       ; clk                ;
; videoG0          ; clk                ; 4.581 ; 4.581 ; Rise       ; clk                ;
; videoG1          ; clk                ; 4.484 ; 4.484 ; Rise       ; clk                ;
; videoR0          ; clk                ; 4.597 ; 4.597 ; Rise       ; clk                ;
; videoR1          ; clk                ; 4.473 ; 4.473 ; Rise       ; clk                ;
; videoSync        ; clk                ; 5.451 ; 5.451 ; Rise       ; clk                ;
; rts1             ; clk                ; 5.104 ; 5.104 ; Fall       ; clk                ;
; n_sRamCS         ; cpuClock           ; 5.217 ; 5.217 ; Rise       ; cpuClock           ;
; n_sRamOE         ; cpuClock           ; 3.926 ; 3.926 ; Rise       ; cpuClock           ;
; n_sRamWE         ; cpuClock           ; 3.743 ; 3.743 ; Rise       ; cpuClock           ;
; sramAddress[*]   ; cpuClock           ; 3.424 ; 3.424 ; Rise       ; cpuClock           ;
;  sramAddress[0]  ; cpuClock           ; 4.926 ; 4.926 ; Rise       ; cpuClock           ;
;  sramAddress[1]  ; cpuClock           ; 3.424 ; 3.424 ; Rise       ; cpuClock           ;
;  sramAddress[2]  ; cpuClock           ; 3.451 ; 3.451 ; Rise       ; cpuClock           ;
;  sramAddress[3]  ; cpuClock           ; 3.454 ; 3.454 ; Rise       ; cpuClock           ;
;  sramAddress[4]  ; cpuClock           ; 3.679 ; 3.679 ; Rise       ; cpuClock           ;
;  sramAddress[5]  ; cpuClock           ; 3.786 ; 3.786 ; Rise       ; cpuClock           ;
;  sramAddress[6]  ; cpuClock           ; 3.747 ; 3.747 ; Rise       ; cpuClock           ;
;  sramAddress[7]  ; cpuClock           ; 3.614 ; 3.614 ; Rise       ; cpuClock           ;
;  sramAddress[8]  ; cpuClock           ; 5.037 ; 5.037 ; Rise       ; cpuClock           ;
;  sramAddress[9]  ; cpuClock           ; 4.840 ; 4.840 ; Rise       ; cpuClock           ;
;  sramAddress[10] ; cpuClock           ; 4.879 ; 4.879 ; Rise       ; cpuClock           ;
;  sramAddress[11] ; cpuClock           ; 4.981 ; 4.981 ; Rise       ; cpuClock           ;
;  sramAddress[12] ; cpuClock           ; 4.926 ; 4.926 ; Rise       ; cpuClock           ;
;  sramAddress[13] ; cpuClock           ; 5.089 ; 5.089 ; Rise       ; cpuClock           ;
;  sramAddress[14] ; cpuClock           ; 5.139 ; 5.139 ; Rise       ; cpuClock           ;
;  sramAddress[15] ; cpuClock           ; 4.735 ; 4.735 ; Rise       ; cpuClock           ;
; sramData[*]      ; cpuClock           ; 4.820 ; 4.820 ; Rise       ; cpuClock           ;
;  sramData[0]     ; cpuClock           ; 5.278 ; 5.278 ; Rise       ; cpuClock           ;
;  sramData[1]     ; cpuClock           ; 5.184 ; 5.184 ; Rise       ; cpuClock           ;
;  sramData[2]     ; cpuClock           ; 4.937 ; 4.937 ; Rise       ; cpuClock           ;
;  sramData[3]     ; cpuClock           ; 5.560 ; 5.560 ; Rise       ; cpuClock           ;
;  sramData[4]     ; cpuClock           ; 5.231 ; 5.231 ; Rise       ; cpuClock           ;
;  sramData[5]     ; cpuClock           ; 5.274 ; 5.274 ; Rise       ; cpuClock           ;
;  sramData[6]     ; cpuClock           ; 4.861 ; 4.861 ; Rise       ; cpuClock           ;
;  sramData[7]     ; cpuClock           ; 4.820 ; 4.820 ; Rise       ; cpuClock           ;
; txd1             ; serialClkCount[15] ; 4.751 ; 4.751 ; Fall       ; serialClkCount[15] ;
+------------------+--------------------+-------+-------+------------+--------------------+


+-------------------------------------------------------------------------+
; Output Enable Times                                                     ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 5.732 ;      ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 5.971 ;      ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 5.842 ;      ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 5.732 ;      ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 5.732 ;      ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 5.839 ;      ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 5.961 ;      ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 6.071 ;      ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 6.071 ;      ; Rise       ; cpuClock        ;
+--------------+------------+-------+------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Output Enable Times                                             ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 4.561 ;      ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 4.800 ;      ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 4.671 ;      ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 4.561 ;      ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 4.561 ;      ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 4.668 ;      ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 4.790 ;      ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 4.900 ;      ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 4.900 ;      ; Rise       ; cpuClock        ;
+--------------+------------+-------+------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Output Disable Times                                                             ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 5.732     ;           ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 5.971     ;           ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 5.842     ;           ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 5.732     ;           ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 5.732     ;           ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 5.839     ;           ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 5.961     ;           ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 6.071     ;           ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 6.071     ;           ; Rise       ; cpuClock        ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                     ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 4.561     ;           ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 4.800     ;           ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 4.671     ;           ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 4.561     ;           ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 4.561     ;           ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 4.668     ;           ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 4.790     ;           ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 4.900     ;           ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 4.900     ;           ; Rise       ; cpuClock        ;
+--------------+------------+-----------+-----------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                   ;
+---------------------+------------+---------+----------+---------+---------------------+
; Clock               ; Setup      ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------+------------+---------+----------+---------+---------------------+
; Worst-case Slack    ; -18.567    ; -3.269  ; -4.369   ; -2.217  ; -2.567              ;
;  T80s:cpu1|IORQ_n   ; -5.676     ; -3.269  ; 0.514    ; -2.217  ; -2.166              ;
;  clk                ; -18.567    ; -2.295  ; -1.585   ; 0.845   ; -2.567              ;
;  cpuClock           ; -17.875    ; -0.587  ; N/A      ; N/A     ; -0.742              ;
;  serialClkCount[15] ; -5.585     ; -0.512  ; -4.369   ; -0.374  ; -0.742              ;
; Design-wide TNS     ; -13124.586 ; -91.549 ; -127.769 ; -11.599 ; -4160.891           ;
;  T80s:cpu1|IORQ_n   ; -258.496   ; -88.430 ; 0.000    ; -10.687 ; -283.418            ;
;  clk                ; -7447.322  ; -8.770  ; -14.265  ; 0.000   ; -3099.857           ;
;  cpuClock           ; -4570.257  ; -2.275  ; N/A      ; N/A     ; -513.464            ;
;  serialClkCount[15] ; -848.511   ; -7.540  ; -113.504 ; -6.236  ; -264.152            ;
+---------------------+------------+---------+----------+---------+---------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; n_reset      ; clk        ; 11.584 ; 11.584 ; Rise       ; clk             ;
; ps2Clk       ; clk        ; 6.682  ; 6.682  ; Rise       ; clk             ;
; ps2Data      ; clk        ; 6.360  ; 6.360  ; Rise       ; clk             ;
; sdMISO       ; clk        ; 11.549 ; 11.549 ; Rise       ; clk             ;
; rxd1         ; clk        ; 9.091  ; 9.091  ; Fall       ; clk             ;
; sramData[*]  ; cpuClock   ; 8.893  ; 8.893  ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 7.713  ; 7.713  ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 7.634  ; 7.634  ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 7.752  ; 7.752  ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 8.893  ; 8.893  ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 7.043  ; 7.043  ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 7.360  ; 7.360  ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 6.387  ; 6.387  ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 5.992  ; 5.992  ; Rise       ; cpuClock        ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; n_reset      ; clk        ; -2.245 ; -2.245 ; Rise       ; clk             ;
; ps2Clk       ; clk        ; -2.005 ; -2.005 ; Rise       ; clk             ;
; ps2Data      ; clk        ; -2.557 ; -2.557 ; Rise       ; clk             ;
; sdMISO       ; clk        ; -2.526 ; -2.526 ; Rise       ; clk             ;
; rxd1         ; clk        ; -2.426 ; -2.426 ; Fall       ; clk             ;
; sramData[*]  ; cpuClock   ; -2.257 ; -2.257 ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; -2.563 ; -2.563 ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; -2.544 ; -2.544 ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; -2.619 ; -2.619 ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; -2.965 ; -2.965 ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; -2.474 ; -2.474 ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; -2.442 ; -2.442 ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; -2.279 ; -2.279 ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; -2.257 ; -2.257 ; Rise       ; cpuClock        ;
+--------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                     ;
+------------------+--------------------+--------+--------+------------+--------------------+
; Data Port        ; Clock Port         ; Rise   ; Fall   ; Clock Edge ; Clock Reference    ;
+------------------+--------------------+--------+--------+------------+--------------------+
; n_sRamCS         ; T80s:cpu1|IORQ_n   ; 10.496 ; 10.496 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamOE         ; T80s:cpu1|IORQ_n   ; 11.345 ; 11.345 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamWE         ; T80s:cpu1|IORQ_n   ; 11.502 ; 11.502 ; Fall       ; T80s:cpu1|IORQ_n   ;
; J6IO8[*]         ; clk                ; 9.556  ; 9.556  ; Rise       ; clk                ;
;  J6IO8[0]        ; clk                ; 8.500  ; 8.500  ; Rise       ; clk                ;
;  J6IO8[1]        ; clk                ; 9.093  ; 9.093  ; Rise       ; clk                ;
;  J6IO8[2]        ; clk                ; 8.977  ; 8.977  ; Rise       ; clk                ;
;  J6IO8[3]        ; clk                ; 8.997  ; 8.997  ; Rise       ; clk                ;
;  J6IO8[4]        ; clk                ; 8.653  ; 8.653  ; Rise       ; clk                ;
;  J6IO8[5]        ; clk                ; 8.991  ; 8.991  ; Rise       ; clk                ;
;  J6IO8[6]        ; clk                ; 9.556  ; 9.556  ; Rise       ; clk                ;
;  J6IO8[7]        ; clk                ; 8.806  ; 8.806  ; Rise       ; clk                ;
; J8IO8[*]         ; clk                ; 9.345  ; 9.345  ; Rise       ; clk                ;
;  J8IO8[0]        ; clk                ; 7.886  ; 7.886  ; Rise       ; clk                ;
;  J8IO8[1]        ; clk                ; 7.898  ; 7.898  ; Rise       ; clk                ;
;  J8IO8[2]        ; clk                ; 8.620  ; 8.620  ; Rise       ; clk                ;
;  J8IO8[3]        ; clk                ; 7.893  ; 7.893  ; Rise       ; clk                ;
;  J8IO8[4]        ; clk                ; 8.709  ; 8.709  ; Rise       ; clk                ;
;  J8IO8[5]        ; clk                ; 8.673  ; 8.673  ; Rise       ; clk                ;
;  J8IO8[6]        ; clk                ; 9.345  ; 9.345  ; Rise       ; clk                ;
;  J8IO8[7]        ; clk                ; 8.675  ; 8.675  ; Rise       ; clk                ;
; driveLED         ; clk                ; 8.416  ; 8.416  ; Rise       ; clk                ;
; hSync            ; clk                ; 10.703 ; 10.703 ; Rise       ; clk                ;
; ps2Clk           ; clk                ; 8.917  ; 8.917  ; Rise       ; clk                ;
; ps2Data          ; clk                ; 8.703  ; 8.703  ; Rise       ; clk                ;
; sdCS             ; clk                ; 9.262  ; 9.262  ; Rise       ; clk                ;
; sdMOSI           ; clk                ; 12.206 ; 12.206 ; Rise       ; clk                ;
; sdSCLK           ; clk                ; 10.895 ; 10.895 ; Rise       ; clk                ;
; vSync            ; clk                ; 11.871 ; 11.871 ; Rise       ; clk                ;
; video            ; clk                ; 8.890  ; 8.890  ; Rise       ; clk                ;
; videoB0          ; clk                ; 9.486  ; 9.486  ; Rise       ; clk                ;
; videoB1          ; clk                ; 9.427  ; 9.427  ; Rise       ; clk                ;
; videoG0          ; clk                ; 9.728  ; 9.728  ; Rise       ; clk                ;
; videoG1          ; clk                ; 9.387  ; 9.387  ; Rise       ; clk                ;
; videoR0          ; clk                ; 9.741  ; 9.741  ; Rise       ; clk                ;
; videoR1          ; clk                ; 9.224  ; 9.224  ; Rise       ; clk                ;
; videoSync        ; clk                ; 12.823 ; 12.823 ; Rise       ; clk                ;
; rts1             ; clk                ; 10.888 ; 10.888 ; Fall       ; clk                ;
; n_sRamCS         ; cpuClock           ; 13.089 ; 13.089 ; Rise       ; cpuClock           ;
; n_sRamOE         ; cpuClock           ; 13.938 ; 13.938 ; Rise       ; cpuClock           ;
; n_sRamWE         ; cpuClock           ; 14.095 ; 14.095 ; Rise       ; cpuClock           ;
; sramAddress[*]   ; cpuClock           ; 11.704 ; 11.704 ; Rise       ; cpuClock           ;
;  sramAddress[0]  ; cpuClock           ; 10.936 ; 10.936 ; Rise       ; cpuClock           ;
;  sramAddress[1]  ; cpuClock           ; 7.338  ; 7.338  ; Rise       ; cpuClock           ;
;  sramAddress[2]  ; cpuClock           ; 7.190  ; 7.190  ; Rise       ; cpuClock           ;
;  sramAddress[3]  ; cpuClock           ; 7.391  ; 7.391  ; Rise       ; cpuClock           ;
;  sramAddress[4]  ; cpuClock           ; 8.130  ; 8.130  ; Rise       ; cpuClock           ;
;  sramAddress[5]  ; cpuClock           ; 8.495  ; 8.495  ; Rise       ; cpuClock           ;
;  sramAddress[6]  ; cpuClock           ; 8.288  ; 8.288  ; Rise       ; cpuClock           ;
;  sramAddress[7]  ; cpuClock           ; 7.994  ; 7.994  ; Rise       ; cpuClock           ;
;  sramAddress[8]  ; cpuClock           ; 11.286 ; 11.286 ; Rise       ; cpuClock           ;
;  sramAddress[9]  ; cpuClock           ; 10.459 ; 10.459 ; Rise       ; cpuClock           ;
;  sramAddress[10] ; cpuClock           ; 10.843 ; 10.843 ; Rise       ; cpuClock           ;
;  sramAddress[11] ; cpuClock           ; 11.188 ; 11.188 ; Rise       ; cpuClock           ;
;  sramAddress[12] ; cpuClock           ; 10.699 ; 10.699 ; Rise       ; cpuClock           ;
;  sramAddress[13] ; cpuClock           ; 11.462 ; 11.462 ; Rise       ; cpuClock           ;
;  sramAddress[14] ; cpuClock           ; 11.704 ; 11.704 ; Rise       ; cpuClock           ;
;  sramAddress[15] ; cpuClock           ; 10.512 ; 10.512 ; Rise       ; cpuClock           ;
; sramData[*]      ; cpuClock           ; 13.096 ; 13.096 ; Rise       ; cpuClock           ;
;  sramData[0]     ; cpuClock           ; 12.095 ; 12.095 ; Rise       ; cpuClock           ;
;  sramData[1]     ; cpuClock           ; 11.738 ; 11.738 ; Rise       ; cpuClock           ;
;  sramData[2]     ; cpuClock           ; 10.816 ; 10.816 ; Rise       ; cpuClock           ;
;  sramData[3]     ; cpuClock           ; 13.096 ; 13.096 ; Rise       ; cpuClock           ;
;  sramData[4]     ; cpuClock           ; 11.809 ; 11.809 ; Rise       ; cpuClock           ;
;  sramData[5]     ; cpuClock           ; 11.836 ; 11.836 ; Rise       ; cpuClock           ;
;  sramData[6]     ; cpuClock           ; 10.646 ; 10.646 ; Rise       ; cpuClock           ;
;  sramData[7]     ; cpuClock           ; 10.577 ; 10.577 ; Rise       ; cpuClock           ;
; txd1             ; serialClkCount[15] ; 10.502 ; 10.502 ; Fall       ; serialClkCount[15] ;
+------------------+--------------------+--------+--------+------------+--------------------+


+-----------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                           ;
+------------------+--------------------+-------+-------+------------+--------------------+
; Data Port        ; Clock Port         ; Rise  ; Fall  ; Clock Edge ; Clock Reference    ;
+------------------+--------------------+-------+-------+------------+--------------------+
; n_sRamCS         ; T80s:cpu1|IORQ_n   ; 4.427 ; 4.427 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamOE         ; T80s:cpu1|IORQ_n   ; 4.671 ; 4.671 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamWE         ; T80s:cpu1|IORQ_n   ; 4.674 ; 4.674 ; Fall       ; T80s:cpu1|IORQ_n   ;
; J6IO8[*]         ; clk                ; 4.128 ; 4.128 ; Rise       ; clk                ;
;  J6IO8[0]        ; clk                ; 4.128 ; 4.128 ; Rise       ; clk                ;
;  J6IO8[1]        ; clk                ; 4.391 ; 4.391 ; Rise       ; clk                ;
;  J6IO8[2]        ; clk                ; 4.355 ; 4.355 ; Rise       ; clk                ;
;  J6IO8[3]        ; clk                ; 4.364 ; 4.364 ; Rise       ; clk                ;
;  J6IO8[4]        ; clk                ; 4.267 ; 4.267 ; Rise       ; clk                ;
;  J6IO8[5]        ; clk                ; 4.367 ; 4.367 ; Rise       ; clk                ;
;  J6IO8[6]        ; clk                ; 4.588 ; 4.588 ; Rise       ; clk                ;
;  J6IO8[7]        ; clk                ; 4.356 ; 4.356 ; Rise       ; clk                ;
; J8IO8[*]         ; clk                ; 4.028 ; 4.028 ; Rise       ; clk                ;
;  J8IO8[0]        ; clk                ; 4.028 ; 4.028 ; Rise       ; clk                ;
;  J8IO8[1]        ; clk                ; 4.039 ; 4.039 ; Rise       ; clk                ;
;  J8IO8[2]        ; clk                ; 4.253 ; 4.253 ; Rise       ; clk                ;
;  J8IO8[3]        ; clk                ; 4.031 ; 4.031 ; Rise       ; clk                ;
;  J8IO8[4]        ; clk                ; 4.415 ; 4.415 ; Rise       ; clk                ;
;  J8IO8[5]        ; clk                ; 4.275 ; 4.275 ; Rise       ; clk                ;
;  J8IO8[6]        ; clk                ; 4.425 ; 4.425 ; Rise       ; clk                ;
;  J8IO8[7]        ; clk                ; 4.268 ; 4.268 ; Rise       ; clk                ;
; driveLED         ; clk                ; 4.179 ; 4.179 ; Rise       ; clk                ;
; hSync            ; clk                ; 4.953 ; 4.953 ; Rise       ; clk                ;
; ps2Clk           ; clk                ; 4.279 ; 4.279 ; Rise       ; clk                ;
; ps2Data          ; clk                ; 4.252 ; 4.252 ; Rise       ; clk                ;
; sdCS             ; clk                ; 4.450 ; 4.450 ; Rise       ; clk                ;
; sdMOSI           ; clk                ; 5.006 ; 5.006 ; Rise       ; clk                ;
; sdSCLK           ; clk                ; 4.916 ; 4.916 ; Rise       ; clk                ;
; vSync            ; clk                ; 5.331 ; 5.331 ; Rise       ; clk                ;
; video            ; clk                ; 4.272 ; 4.272 ; Rise       ; clk                ;
; videoB0          ; clk                ; 4.544 ; 4.544 ; Rise       ; clk                ;
; videoB1          ; clk                ; 4.511 ; 4.511 ; Rise       ; clk                ;
; videoG0          ; clk                ; 4.581 ; 4.581 ; Rise       ; clk                ;
; videoG1          ; clk                ; 4.484 ; 4.484 ; Rise       ; clk                ;
; videoR0          ; clk                ; 4.597 ; 4.597 ; Rise       ; clk                ;
; videoR1          ; clk                ; 4.473 ; 4.473 ; Rise       ; clk                ;
; videoSync        ; clk                ; 5.451 ; 5.451 ; Rise       ; clk                ;
; rts1             ; clk                ; 5.104 ; 5.104 ; Fall       ; clk                ;
; n_sRamCS         ; cpuClock           ; 5.217 ; 5.217 ; Rise       ; cpuClock           ;
; n_sRamOE         ; cpuClock           ; 3.926 ; 3.926 ; Rise       ; cpuClock           ;
; n_sRamWE         ; cpuClock           ; 3.743 ; 3.743 ; Rise       ; cpuClock           ;
; sramAddress[*]   ; cpuClock           ; 3.424 ; 3.424 ; Rise       ; cpuClock           ;
;  sramAddress[0]  ; cpuClock           ; 4.926 ; 4.926 ; Rise       ; cpuClock           ;
;  sramAddress[1]  ; cpuClock           ; 3.424 ; 3.424 ; Rise       ; cpuClock           ;
;  sramAddress[2]  ; cpuClock           ; 3.451 ; 3.451 ; Rise       ; cpuClock           ;
;  sramAddress[3]  ; cpuClock           ; 3.454 ; 3.454 ; Rise       ; cpuClock           ;
;  sramAddress[4]  ; cpuClock           ; 3.679 ; 3.679 ; Rise       ; cpuClock           ;
;  sramAddress[5]  ; cpuClock           ; 3.786 ; 3.786 ; Rise       ; cpuClock           ;
;  sramAddress[6]  ; cpuClock           ; 3.747 ; 3.747 ; Rise       ; cpuClock           ;
;  sramAddress[7]  ; cpuClock           ; 3.614 ; 3.614 ; Rise       ; cpuClock           ;
;  sramAddress[8]  ; cpuClock           ; 5.037 ; 5.037 ; Rise       ; cpuClock           ;
;  sramAddress[9]  ; cpuClock           ; 4.840 ; 4.840 ; Rise       ; cpuClock           ;
;  sramAddress[10] ; cpuClock           ; 4.879 ; 4.879 ; Rise       ; cpuClock           ;
;  sramAddress[11] ; cpuClock           ; 4.981 ; 4.981 ; Rise       ; cpuClock           ;
;  sramAddress[12] ; cpuClock           ; 4.926 ; 4.926 ; Rise       ; cpuClock           ;
;  sramAddress[13] ; cpuClock           ; 5.089 ; 5.089 ; Rise       ; cpuClock           ;
;  sramAddress[14] ; cpuClock           ; 5.139 ; 5.139 ; Rise       ; cpuClock           ;
;  sramAddress[15] ; cpuClock           ; 4.735 ; 4.735 ; Rise       ; cpuClock           ;
; sramData[*]      ; cpuClock           ; 4.820 ; 4.820 ; Rise       ; cpuClock           ;
;  sramData[0]     ; cpuClock           ; 5.278 ; 5.278 ; Rise       ; cpuClock           ;
;  sramData[1]     ; cpuClock           ; 5.184 ; 5.184 ; Rise       ; cpuClock           ;
;  sramData[2]     ; cpuClock           ; 4.937 ; 4.937 ; Rise       ; cpuClock           ;
;  sramData[3]     ; cpuClock           ; 5.560 ; 5.560 ; Rise       ; cpuClock           ;
;  sramData[4]     ; cpuClock           ; 5.231 ; 5.231 ; Rise       ; cpuClock           ;
;  sramData[5]     ; cpuClock           ; 5.274 ; 5.274 ; Rise       ; cpuClock           ;
;  sramData[6]     ; cpuClock           ; 4.861 ; 4.861 ; Rise       ; cpuClock           ;
;  sramData[7]     ; cpuClock           ; 4.820 ; 4.820 ; Rise       ; cpuClock           ;
; txd1             ; serialClkCount[15] ; 4.751 ; 4.751 ; Fall       ; serialClkCount[15] ;
+------------------+--------------------+-------+-------+------------+--------------------+


+-------------------------------------------------------------------------------------+
; Setup Transfers                                                                     ;
+--------------------+--------------------+----------+----------+----------+----------+
; From Clock         ; To Clock           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------+--------------------+----------+----------+----------+----------+
; clk                ; clk                ; 41144282 ; 0        ; 0        ; 200      ;
; cpuClock           ; clk                ; 558      ; 0        ; 0        ; 0        ;
; serialClkCount[15] ; clk                ; 1        ; 1        ; 0        ; 57       ;
; T80s:cpu1|IORQ_n   ; clk                ; 35       ; 13052    ; 56       ; 0        ;
; clk                ; cpuClock           ; 440      ; 0        ; 0        ; 0        ;
; cpuClock           ; cpuClock           ; 4912618  ; 0        ; 0        ; 0        ;
; T80s:cpu1|IORQ_n   ; cpuClock           ; 280      ; 316      ; 0        ; 0        ;
; clk                ; serialClkCount[15] ; 0        ; 0        ; 0        ; 14       ;
; cpuClock           ; serialClkCount[15] ; 0        ; 0        ; 1963     ; 0        ;
; serialClkCount[15] ; serialClkCount[15] ; 0        ; 0        ; 0        ; 2262     ;
; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0        ; 0        ; 453      ; 484      ;
; clk                ; T80s:cpu1|IORQ_n   ; 81       ; 0        ; 65       ; 0        ;
; cpuClock           ; T80s:cpu1|IORQ_n   ; 25       ; 0        ; 258      ; 0        ;
; serialClkCount[15] ; T80s:cpu1|IORQ_n   ; 0        ; 178      ; 0        ; 1        ;
; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n   ; 295      ; 10       ; 0        ; 22       ;
+--------------------+--------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------+
; Hold Transfers                                                                      ;
+--------------------+--------------------+----------+----------+----------+----------+
; From Clock         ; To Clock           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------+--------------------+----------+----------+----------+----------+
; clk                ; clk                ; 41144282 ; 0        ; 0        ; 200      ;
; cpuClock           ; clk                ; 558      ; 0        ; 0        ; 0        ;
; serialClkCount[15] ; clk                ; 1        ; 1        ; 0        ; 57       ;
; T80s:cpu1|IORQ_n   ; clk                ; 35       ; 13052    ; 56       ; 0        ;
; clk                ; cpuClock           ; 440      ; 0        ; 0        ; 0        ;
; cpuClock           ; cpuClock           ; 4912618  ; 0        ; 0        ; 0        ;
; T80s:cpu1|IORQ_n   ; cpuClock           ; 280      ; 316      ; 0        ; 0        ;
; clk                ; serialClkCount[15] ; 0        ; 0        ; 0        ; 14       ;
; cpuClock           ; serialClkCount[15] ; 0        ; 0        ; 1963     ; 0        ;
; serialClkCount[15] ; serialClkCount[15] ; 0        ; 0        ; 0        ; 2262     ;
; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0        ; 0        ; 453      ; 484      ;
; clk                ; T80s:cpu1|IORQ_n   ; 81       ; 0        ; 65       ; 0        ;
; cpuClock           ; T80s:cpu1|IORQ_n   ; 25       ; 0        ; 258      ; 0        ;
; serialClkCount[15] ; T80s:cpu1|IORQ_n   ; 0        ; 178      ; 0        ; 1        ;
; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n   ; 295      ; 10       ; 0        ; 22       ;
+--------------------+--------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------+
; Recovery Transfers                                                                ;
+------------------+--------------------+----------+----------+----------+----------+
; From Clock       ; To Clock           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------+--------------------+----------+----------+----------+----------+
; clk              ; clk                ; 18       ; 0        ; 0        ; 0        ;
; cpuClock         ; serialClkCount[15] ; 0        ; 0        ; 351      ; 0        ;
; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0        ; 0        ; 81       ; 81       ;
; clk              ; T80s:cpu1|IORQ_n   ; 3        ; 0        ; 4        ; 0        ;
+------------------+--------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------+
; Removal Transfers                                                                 ;
+------------------+--------------------+----------+----------+----------+----------+
; From Clock       ; To Clock           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------+--------------------+----------+----------+----------+----------+
; clk              ; clk                ; 18       ; 0        ; 0        ; 0        ;
; cpuClock         ; serialClkCount[15] ; 0        ; 0        ; 351      ; 0        ;
; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0        ; 0        ; 81       ; 81       ;
; clk              ; T80s:cpu1|IORQ_n   ; 3        ; 0        ; 4        ; 0        ;
+------------------+--------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 13    ; 13   ;
; Unconstrained Input Port Paths  ; 568   ; 568  ;
; Unconstrained Output Ports      ; 61    ; 61   ;
; Unconstrained Output Port Paths ; 93    ; 93   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Fri Jun 25 20:40:55 2021
Info: Command: quartus_sta Microcomputer -c Microcomputer
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Microcomputer.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name T80s:cpu1|IORQ_n T80s:cpu1|IORQ_n
    Info (332105): create_clock -period 1.000 -name cpuClock cpuClock
    Info (332105): create_clock -period 1.000 -name serialClkCount[15] serialClkCount[15]
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -18.567
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -18.567     -7447.322 clk 
    Info (332119):   -17.875     -4570.257 cpuClock 
    Info (332119):    -5.676      -258.496 T80s:cpu1|IORQ_n 
    Info (332119):    -5.585      -848.511 serialClkCount[15] 
Info (332146): Worst-case hold slack is -3.269
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.269       -88.430 T80s:cpu1|IORQ_n 
    Info (332119):    -2.295        -2.946 clk 
    Info (332119):    -0.129        -0.129 cpuClock 
    Info (332119):    -0.044        -0.044 serialClkCount[15] 
Info (332146): Worst-case recovery slack is -4.369
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.369      -113.504 serialClkCount[15] 
    Info (332119):    -1.585       -14.265 clk 
    Info (332119):     1.712         0.000 T80s:cpu1|IORQ_n 
Info (332146): Worst-case removal slack is -2.217
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.217       -10.687 T80s:cpu1|IORQ_n 
    Info (332119):    -0.152        -0.912 serialClkCount[15] 
    Info (332119):     2.200         0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -2.567
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.567     -3099.857 clk 
    Info (332119):    -2.166      -283.418 T80s:cpu1|IORQ_n 
    Info (332119):    -0.742      -513.464 cpuClock 
    Info (332119):    -0.742      -264.152 serialClkCount[15] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -5.157
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.157     -1778.518 clk 
    Info (332119):    -4.804     -1181.062 cpuClock 
    Info (332119):    -1.593      -226.995 serialClkCount[15] 
    Info (332119):    -1.171       -54.820 T80s:cpu1|IORQ_n 
Info (332146): Worst-case hold slack is -1.328
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.328        -8.770 clk 
    Info (332119):    -0.828        -9.621 T80s:cpu1|IORQ_n 
    Info (332119):    -0.587        -2.275 cpuClock 
    Info (332119):    -0.512        -7.540 serialClkCount[15] 
Info (332146): Worst-case recovery slack is -1.271
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.271       -32.941 serialClkCount[15] 
    Info (332119):     0.004         0.000 clk 
    Info (332119):     0.514         0.000 T80s:cpu1|IORQ_n 
Info (332146): Worst-case removal slack is -0.378
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.378        -1.102 T80s:cpu1|IORQ_n 
    Info (332119):    -0.374        -6.236 serialClkCount[15] 
    Info (332119):     0.845         0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000     -2175.732 clk 
    Info (332119):    -0.898      -132.714 T80s:cpu1|IORQ_n 
    Info (332119):    -0.500      -346.000 cpuClock 
    Info (332119):    -0.500      -178.000 serialClkCount[15] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4596 megabytes
    Info: Processing ended: Fri Jun 25 20:40:59 2021
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:03


