the carriers as particles need to be corrected, or 
even be replaced by the quantum transport approach. 
In my PhD dissertation, I developed a new quantum 
transport simulator: Schr&ouml；dinger Equation Monte 
Carlo in Three Dimensions (SEMC-3D). This simulator 
can simulate the quantum transport of the carriers in 
the nanoscale 3D-geometry MOSFETs or FinFETs. Besides 
the capability to handle the 3D geometry, the most 
important feature of SEMC-3D is that it can take the 
scattering effect into account. In this project, I 
used this simulator to simulate and investigate 
various nanoscale FinFET structures. In addition, in 
this project, my master students have learned the 
commercial semiconductor device simulation tools 
(Sentaurus, the product of Synopsys Co.). We have 
established the templates of Sentaurus TCAD tools for 
simulation of nanoscale FinFETs and also compared the 
simulation results of the TCAD tools and the quantum 
transport simulator. 
 
英文關鍵詞： multiple-gate, MOSFET, FinFET, nanoscale, 3D, quantum 
transport, device simulation 
 
 2
 
文獻探討 
目前最流行的量子傳輸方法首推 Non-Equilibrium Green Function（NEGF）方法。此方法是
由 Purdue University 的 Mark Lundstrom 教授研究群所發展[1-4]，他們並且在網站上提供一些 NEGF
方法的 MATLAB code 讓有興趣的人下載來試用[5]。但 NEGF 方法在考慮碰撞(scattering)效應時如
果不用近似方法則會十分耗時。相對於此，本人博士班指導教授 Leonard F. Register 所提出的量子
傳輸模擬方法：Schrödinger Equation Monte Carlo（SEMC）則可以考慮碰撞效應而且計算時間又不
會太長[6,7]。本人的博士班時期所做的研究即是將此方法加以延伸並撰寫成程式。我們將此模擬程
式命名為 SEMC-3D [8]，因為它可以模擬奈米級三維幾何形狀的金氧半場效電晶體。在本計畫中, 本
人用此程式來模擬各種不同的奈米級鰭狀場效電晶體結構。鰭狀場效電晶體已經被 Intel 公司採用
作 22 奈米技術世代的金氧半場效電晶體，且有大量文獻在模擬上[9-17]及製作上[18-27]探討之。
不過，大部分文獻所採用的模擬方式是利用半導體製程及元件模擬軟體(TCAD tools)來模擬元件特性
並未考慮量子傳輸。在本計畫中,我們不但用量子傳輸的方式來模擬鰭狀場效電晶體並且用半導體製
程及元件模擬軟體來模擬鰭狀場效電晶體。 
 
研究方法 
基本上 SEMC-3D 用數值方法相容地求解以下三個方程式：(1) 傳輸方向上一維的開邊界
（open boundary）薛丁格方程式（Schrödinger equation）並考慮碰撞（scattering）效應。
其中可考慮的碰撞機制有聲子碰撞（phonon scattering）及表面粗糙碰撞（surface roughness 
scattering）。(2) 二維的閉邊界（close boundary）薛丁格方程式。在此我們假設載子在垂直
於傳輸方向的橫截面上是被限制住的。藉由解此二維閉邊界的薛丁格方程式，我們可以得到所謂
的次能帶（subbands）。(3) 整個元件的三維帕松方程式（Poisson equation）。因此，SEMC-3D
可在考慮許多物理的情況下精確的模擬載子在奈米級三維幾何形狀的金氧半場效電晶體中量子
傳輸的情形。整個 SEMC-3D 的流程如圖一所示。詳細內容請參閱參考文獻[8],[28]和[29]。 
 
 4
quantum confinement 對奈米級鰭狀場效電晶體的電性所造成的影響。其結果發表在參考文獻[29]
並摘錄如後。圖二為我們所模擬的鰭狀場效電晶體結構.圖三是我們所模擬三個不同鰭高的鰭狀場
效電晶體之橫剖面, 其鰭高分別為 3, 4, 以及 5 奈米。所模擬的鰭狀場效電晶體都具有 12 奈米
的通道長度, 4 奈米的鰭寬, 1 奈米的二氧化矽閘極氧化層厚度以及 5 奈米的源極和汲極長度。通
道長度是鰭寬的三倍長其目的之一是為了減少短通道效應。 通道方向為 <100>。源極和汲極的掺
雜濃度為 n-type 1020 cm-3, 而通道部分則未掺雜。為簡化問題, 閘極與通道的功函數差
(work-function difference)假設為零。在此元件的量子傳輸模擬中我們考慮 20 個次能帶及聲子
碰撞(phonon scattering) 。 聲子碰撞所使用的參數如表一所示。  
 
 
 
 
圖二 SEMC-3D 所模擬的鰭狀場效電晶體結構 
 
 
7.552.50
7.5
5
2.5
0
metal
ox
Si
z (nm)
7.552.50
7.5
5
2.5
0
metal
ox
Si
z (nm)
y 
(nm
)
y 
(nm
)
7.552.50
7.5
5
2.5
0
metal
ox
Si
z (nm)
 
(a)      (b)      (c) 
 
圖三 SEMC-3D 所模擬鰭高分別為(a) 3, (b) 4, 以及(c) 5 奈米的鰭狀場效電晶體之橫剖面 
 
x 
z 
y 
LG 
S 
D Metal or poly-Si 
Gate oxide 
Si fin 
Substrate (oxide) 
 6
0
500
1000
1500
2000
2500
3000
3500
-0.3 -0.2 -0.1 0 0.1 0.2 0.3 0.4
Ballistic
Include Scattering
Gate voltage VG (V)
Dr
a
in
 
cu
rr
e
n
t I
D
(nA
/n
m
)
Dr
a
in
 
cu
rr
e
n
t I
D
(nA
/n
m
)
 
 
圖四 在無碰撞(ballistic)及考慮碰撞(scattering)的情況下, 鰭高4奈米的鰭狀場效電晶體之 ID-VG 
曲線 
 
0
500
1000
1500
2000
2500
3000
3500
-0.3 -0.2 -0.1 0 0.1 0.2 0.3 0.4
Fin Height = 3nm
Fin Height = 4nm
Fin Height = 5nm
Gate voltage VG (V)
D
ra
in
 
cu
rr
e
n
t I
D
(nA
/n
m
)
D
ra
in
 
cu
rr
e
n
t I
D
(nA
/n
m
)
 
 
圖五 在無碰撞的情況下, 鰭高為 3, 4, 和 5 奈米的鰭狀場效電晶體之 ID-VG 曲線 
 
 8
0
1
2
3
4
5
6
7
8
9
0 5 10 15 20
Fin Height = 3nm
Fin Height = 4nm
Fin Height = 5nm
x (nm)
Sc
at
te
rin
g 
ra
te
 
(x1
01
3 /s
)
S D
channel
Sc
at
te
rin
g 
ra
te
 
(x1
01
3 /s
)
 
 
圖八 在不同鰭高的鰭狀場效電晶體中電子沿著通道方向的平均碰撞速率 
 
 
在此總結一下上述內容: 對一個奈米級鰭狀場效電晶體而言，在 ballistic transport 的
情況下，汲極(drain)單位長度電流在不同的鰭高(fin height)下幾乎都一樣。然而，在考慮碰撞的
情況下，減少鰭高(即增加 quantum confinement)會導致汲極單位長度電流下降。造成此現象的原
因是因為 quantum confinement 增加造成 scattering rate 增加。 
接下來我們將呈現用半導體製程及元件模擬軟體來模擬不同尺寸的奈米級鰭狀場效電晶體
之結果。此結果發表在參考文獻[30]並摘錄如後。圖九是我們所模擬各種閘極組態(gate configuration)
的鰭狀場效電晶體。這些閘極組態包括單閘極(single-gate, SG), 雙閘極(double-gate, DG), 三
閘極(triple-gate, TG), and 全繞式閘極(gate-all-around, GAA)等組態。在此雙閘極組態又分成: 
(1) 2 個閘極平行組態(DG-1) 以及 (2) 2 個閘極相連組態(DG-2)。所有的鰭狀場效電晶體都具有 10Å 
的閘極氧化層(SiO2)以及 20 奈米的源極和汲極長度。源極和汲極的掺雜濃度為 n-type 1020 cm-3 而
通道的掺雜濃度為 p-type 5×1018 cm-3。我們調整閘極與通道的功函數差(work-function difference)以
確保所有的鰭狀場效電晶體都具有 0.3 V 的臨界電壓 ( threshold voltage)。工作電壓(supply voltage) 
VDD 則是設定為  1 V 。以上的數據都是根據 2009 International Technology Roadmap for 
Semiconductors (ITRS)所得到的。在此模擬中我們變動通道長度(gate length, 15 to 30 nm), 鰭高(fin 
height, 10 to 20 nm) 以及鰭寬(fin width, 10 to 20 nm) 以探討這些元件結構參數對元件特性的影響。 
 
 10
 
 
Gate Length (nm)
14 16 18 20 22 24 26 28 30 32
Su
bt
hr
e
sh
o
ld
 
sw
in
g 
(m
V/
de
c)
0
50
100
150
200
250
300
350
GAA
TG
DG1
DG2
SG
 
Gate Length (nm)
14 16 18 20 22 24 26 28 30 32
DI
BL
 
(m
V)
0
100
200
300
400
500
600
GAA
TG
DG1
DG2
SG
(a) (b)
Wfin=Hfin=20nm
VD=1V
Wfin=Hfin=20nm
 
 
圖十一 20×20 nm2 橫截面大小的鰭狀場效電晶體在不同通道長度下(30 nm to 15 nm)所求得的 
drain-induced barrier lowering (DIBL) 和 subthreshold swing (SS) 
 
 
 
 
Gate Length (nm)
14 16 18 20 22 24 26 28 30 32
Su
bt
hr
es
ho
ld
 
sw
in
g 
(m
V/
de
c)
0
50
100
150
200
250
300
350
GAA 
TG
DG1
DG2
SG
 
Gate Length (nm)
14 16 18 20 22 24 26 28 30 32
DI
B
L 
(m
V)
0
100
200
300
400
500
600
GAA
TG
DG1
DG2
SG
Hfin=20nm,Wfin=10nm
(a) (b)
VD=1V
Hfin=20nm,Wfin=10nm
 
 
圖十二 20×10 nm2 橫截面大小的鰭狀場效電晶體在不同通道長度下(30 nm to 15 nm)所求得的 
drain-induced barrier lowering (DIBL) 和 subthreshold swing (SS) 
 
 
 
 
 
 12
293-338. 
[3] J. Wang, E. Polizzi, and M. Lundstorm, “A computational study of ballistic silicon nanowire transistors," 
in Tech. Digest, IEDM, Dec. 2003, pp. 695 - 698. 
[4] J. Wang, E. Polizzi, and M. S. Lundstrom, "A three-dimensional quantum simulation of silicon nanowire 
transistors with the effective-mass approximation," Journal of Applied Physics, vol. 96, no. 4, pp. 
2192-2203, 2004. 
[5] Z. Ren and S. Goasguen, NANOMOS2.5, 2005 (http://www.nanohub.org/resources/110). 
[6] L. F. Register, “ Schrödinger Equation Monte Carlo: bridging the gap from quantum to classical 
transport," International Journal of High Speed Electronics and Systems, vol. 9, no. 1, pp. 251 - 279, 
1998. 
[7] W. Chen, L. F. Register and S. K. Banerjee, "Schrödinger Equation Monte Carlo-2D for Simulation of 
Nanoscale MOSFETs," Journal of Applied Physics, Vol. 103, 024508, 2008. 
[8] K. M. Liu, W. Chen, L. F. Register and S. Banerjee, “Schrödinger Equation Monte Carlo-3D for 
Simulation of Carrier Transport in Nanowire MOSFETs,” Journal of Applied Physics, Vol. 104, Issue 11, 
114515, 2008. 
[9] J. T. Park and J. P. Colinge, ”Multiple-gate SOI MOSFETs: device design guidelines,” IEEE 
Transactions on Electron Devices, vol. 49, no. 12, pp. 2222-2229, 2002. 
[10] J. Y. Song, W. Y. Choi, J. H. Park, J. D. Lee, and B. G. Park, “Design optimization of 
gate-all-around(GAA) MOSFETs,”IEEE Transactions on Nanotechnology, vol. 5, no. 3, pp. 186-196, 
2006. 
[11] J. T. Park, J. P. Colinge, and C. H. Diaz, “Pi-gate SOI MOSFET,” IEEE Electron Device Letters, vol. 
22, no. 8, pp. 405-406, 2001. 
[12] G. Pei, J. Kedzierski, P. Oldiges, M. Ieong, and E. C. C. Kan, ”FinFET design considerations based on 
3-D simulation and analytical modeling,” IEEE Transactions on Electron Devices, vol. 49, no. 8, pp. 
1411-1419, 2002. 
[13] J. W. Yang, P. M. Zeitzoff, and H. H. Tseng, “Highly manufacturable double-gate FinFET with 
gate-source/drain underlap,” IEEE Transactions on Electron Devices, vol. 54, no. 6, pp. 1464-1470, 
2007. 
[14] J. P. Colinge, “Multiple-gate SOI MOSFETs,” Solid-State Electron., vol. 48, issue 6 , pp. 897-905, 
2004. 
[15] I. G. Fossum, M. M. Chowdhury, V. P. Trivedi, T. J. King, Y. K. Choi, J. An, and B. Yu, “Physical 
insights on design and modeling of nanoscale FinFETs,” in IEDM Tech. Dig., 2003, pp. 679-682. 
[16] M. Bescond, K. Nehari, J. L. Autran, N. Cavassilas, D. Munteanu, and M. Lannoo, ”3D quantum 
modeling and simulation of multiple-gate nanowire MOSFETs,” in IEDM Tech. Dig., 2004, pp. 
617-620. 
[17] H. Zhao, Y. C. Yeo, S. C. Rustagi, and G. S. Samudra, “Analysis of the effects of fringing electric field 
on FinFET device performance and structural optimization using 3-D simulation,” IEEE Transactions 
on Electron Devices, vol. 55, no. 5, pp. 1177-1184, 2008. 
[18] J. P. Colinge, M. H. Gao, A. R. Rodriguez, H. Maes, and C. Claeys, “Silicon-on-insulator 
gate-all-around device,” in IEDM Tech. Dig., 1990, pp. 595-598. 
[19] F. L. Yang et al., “5nm-gate nanowire FinFET,” in Proc. VLSI Symp. Tech. Dig., 2004, pp. 196-197. 
國科會補助計畫衍生研發成果推廣資料表
日期:2013/01/29
國科會補助計畫
計畫名稱: 奈米級金氧半場效電晶體量子傳輸之研究(II)
計畫主持人: 劉耿銘
計畫編號: 100-2221-E-259-003- 學門領域: 固態電子
無研發成果推廣資料
其他成果 
(無法以量化表達之成
果如辦理學術活動、獲
得獎項、重要國際合
作、研究成果國際影響
力及其他協助產業技
術發展之具體效益事
項等，請以文字敘述填
列。) 
無 
 成果項目 量化 名稱或內容性質簡述 
測驗工具(含質性與量性) 0  
課程/模組 0  
電腦及網路系統或工具 0  
教材 0  
舉辦之活動/競賽 0  
研討會/工作坊 0  
電子報、網站 0  
科 
教 
處 
計 
畫 
加 
填 
項 
目 計畫成果推廣之參與（閱聽）人數 0  
 
