TimeQuest Timing Analyzer report for TinyCPU
Wed Aug 30 16:08:50 2017
Quartus Prime Version 17.0.0 Build 595 04/25/2017 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'Clk'
 13. Slow 1200mV 85C Model Setup: 'In[10]'
 14. Slow 1200mV 85C Model Hold: 'In[10]'
 15. Slow 1200mV 85C Model Hold: 'Clk'
 16. Slow 1200mV 85C Model Metastability Summary
 17. Slow 1200mV 0C Model Fmax Summary
 18. Slow 1200mV 0C Model Setup Summary
 19. Slow 1200mV 0C Model Hold Summary
 20. Slow 1200mV 0C Model Recovery Summary
 21. Slow 1200mV 0C Model Removal Summary
 22. Slow 1200mV 0C Model Minimum Pulse Width Summary
 23. Slow 1200mV 0C Model Setup: 'Clk'
 24. Slow 1200mV 0C Model Setup: 'In[10]'
 25. Slow 1200mV 0C Model Hold: 'In[10]'
 26. Slow 1200mV 0C Model Hold: 'Clk'
 27. Slow 1200mV 0C Model Metastability Summary
 28. Fast 1200mV 0C Model Setup Summary
 29. Fast 1200mV 0C Model Hold Summary
 30. Fast 1200mV 0C Model Recovery Summary
 31. Fast 1200mV 0C Model Removal Summary
 32. Fast 1200mV 0C Model Minimum Pulse Width Summary
 33. Fast 1200mV 0C Model Setup: 'Clk'
 34. Fast 1200mV 0C Model Setup: 'In[10]'
 35. Fast 1200mV 0C Model Hold: 'In[10]'
 36. Fast 1200mV 0C Model Hold: 'Clk'
 37. Fast 1200mV 0C Model Metastability Summary
 38. Multicorner Timing Analysis Summary
 39. Board Trace Model Assignments
 40. Input Transition Times
 41. Signal Integrity Metrics (Slow 1200mv 0c Model)
 42. Signal Integrity Metrics (Slow 1200mv 85c Model)
 43. Signal Integrity Metrics (Fast 1200mv 0c Model)
 44. Setup Transfers
 45. Hold Transfers
 46. Report TCCS
 47. Report RSKM
 48. Unconstrained Paths Summary
 49. Clock Status Summary
 50. Unconstrained Input Ports
 51. Unconstrained Output Ports
 52. Unconstrained Input Ports
 53. Unconstrained Output Ports
 54. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2017  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Intel and sold by Intel or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-----------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                           ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 17.0.0 Build 595 04/25/2017 SJ Lite Edition ;
; Timing Analyzer       ; TimeQuest                                           ;
; Revision Name         ; TinyCPU                                             ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE6E22C6                                         ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.02        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;   0.5%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                             ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets    ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+
; Clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Clk }    ;
; In[10]     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { In[10] } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 250.56 MHz ; 250.0 MHz       ; Clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
; 253.04 MHz ; 250.0 MHz       ; In[10]     ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+--------+--------+-------------------+
; Clock  ; Slack  ; End Point TNS     ;
+--------+--------+-------------------+
; Clk    ; -3.361 ; -65.350           ;
; In[10] ; -1.476 ; -7.470            ;
+--------+--------+-------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+--------+-------+-------------------+
; Clock  ; Slack ; End Point TNS     ;
+--------+-------+-------------------+
; In[10] ; 0.322 ; 0.000             ;
; Clk    ; 0.518 ; 0.000             ;
+--------+-------+-------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+--------+--------+---------------------------------+
; Clock  ; Slack  ; End Point TNS                   ;
+--------+--------+---------------------------------+
; Clk    ; -3.000 ; -51.000                         ;
; In[10] ; -3.000 ; -3.000                          ;
+--------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'Clk'                                                                                                               ;
+--------+--------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; -3.361 ; InstructionDecoder:decoder|S2  ; Register8bit:RegisterOut|Qout[7] ; In[10]       ; Clk         ; 0.500        ; -1.766     ; 2.070      ;
; -3.345 ; InstructionDecoder:decoder|S3  ; Register8bit:RegisterOut|Qout[5] ; In[10]       ; Clk         ; 0.500        ; -1.765     ; 2.055      ;
; -3.326 ; InstructionDecoder:decoder|S1  ; Register8bit:RegisterOut|Qout[2] ; In[10]       ; Clk         ; 0.500        ; -1.766     ; 2.035      ;
; -3.194 ; InstructionDecoder:decoder|S1  ; Register8bit:RegisterOut|Qout[6] ; In[10]       ; Clk         ; 0.500        ; -1.766     ; 1.903      ;
; -3.173 ; InstructionDecoder:decoder|S1  ; Register8bit:RegisterOut|Qout[5] ; In[10]       ; Clk         ; 0.500        ; -1.766     ; 1.882      ;
; -3.162 ; InstructionDecoder:decoder|S3  ; Register8bit:RegisterOut|Qout[2] ; In[10]       ; Clk         ; 0.500        ; -1.765     ; 1.872      ;
; -3.122 ; InstructionDecoder:decoder|S1  ; Register8bit:RegisterOut|Qout[7] ; In[10]       ; Clk         ; 0.500        ; -1.766     ; 1.831      ;
; -3.112 ; InstructionDecoder:decoder|S2  ; Register8bit:RegisterOut|Qout[6] ; In[10]       ; Clk         ; 0.500        ; -1.766     ; 1.821      ;
; -3.106 ; InstructionDecoder:decoder|S2  ; Register8bit:RegisterOut|Qout[4] ; In[10]       ; Clk         ; 0.500        ; -1.766     ; 1.815      ;
; -3.105 ; InstructionDecoder:decoder|S2  ; Register8bit:RegisterOut|Qout[5] ; In[10]       ; Clk         ; 0.500        ; -1.766     ; 1.814      ;
; -3.078 ; InstructionDecoder:decoder|S1  ; Register8bit:RegisterOut|Qout[4] ; In[10]       ; Clk         ; 0.500        ; -1.766     ; 1.787      ;
; -3.037 ; InstructionDecoder:decoder|S1  ; Register8bit:RegisterOut|Qout[3] ; In[10]       ; Clk         ; 0.500        ; -1.431     ; 2.081      ;
; -2.998 ; InstructionDecoder:decoder|S3  ; Register8bit:RegisterOut|Qout[6] ; In[10]       ; Clk         ; 0.500        ; -1.765     ; 1.708      ;
; -2.996 ; InstructionDecoder:decoder|S3  ; Register8bit:RegisterOut|Qout[4] ; In[10]       ; Clk         ; 0.500        ; -1.765     ; 1.706      ;
; -2.991 ; Register8bit:RegisterA|Qout[2] ; Register8bit:RegisterOut|Qout[5] ; Clk          ; Clk         ; 1.000        ; -0.042     ; 3.944      ;
; -2.980 ; Register8bit:RegisterA|Qout[0] ; Register8bit:RegisterOut|Qout[5] ; Clk          ; Clk         ; 1.000        ; -0.042     ; 3.933      ;
; -2.933 ; InstructionDecoder:decoder|S2  ; Register8bit:RegisterOut|Qout[0] ; In[10]       ; Clk         ; 0.500        ; -1.431     ; 1.977      ;
; -2.904 ; InstructionDecoder:decoder|S1  ; Register8bit:RegisterOut|Qout[1] ; In[10]       ; Clk         ; 0.500        ; -1.431     ; 1.948      ;
; -2.901 ; InstructionDecoder:decoder|S3  ; Register8bit:RegisterOut|Qout[1] ; In[10]       ; Clk         ; 0.500        ; -1.430     ; 1.946      ;
; -2.865 ; InstructionDecoder:decoder|S1  ; Register8bit:RegisterOut|Qout[0] ; In[10]       ; Clk         ; 0.500        ; -1.431     ; 1.909      ;
; -2.823 ; Register8bit:RegisterB|Qout[0] ; Register8bit:RegisterOut|Qout[5] ; Clk          ; Clk         ; 1.000        ; -0.042     ; 3.776      ;
; -2.807 ; InstructionDecoder:decoder|S3  ; Register8bit:RegisterOut|Qout[3] ; In[10]       ; Clk         ; 0.500        ; -1.430     ; 1.852      ;
; -2.803 ; Register8bit:RegisterA|Qout[4] ; Register8bit:RegisterOut|Qout[5] ; Clk          ; Clk         ; 1.000        ; -0.042     ; 3.756      ;
; -2.768 ; Register8bit:RegisterB|Qout[1] ; Register8bit:RegisterOut|Qout[5] ; Clk          ; Clk         ; 1.000        ; -0.066     ; 3.697      ;
; -2.754 ; Register8bit:RegisterA|Qout[1] ; Register8bit:RegisterOut|Qout[5] ; Clk          ; Clk         ; 1.000        ; -0.042     ; 3.707      ;
; -2.747 ; InstructionDecoder:decoder|S3  ; Register8bit:RegisterOut|Qout[0] ; In[10]       ; Clk         ; 0.500        ; -1.430     ; 1.792      ;
; -2.730 ; Register8bit:RegisterA|Qout[2] ; Register8bit:RegisterOut|Qout[6] ; Clk          ; Clk         ; 1.000        ; -0.042     ; 3.683      ;
; -2.728 ; Register8bit:RegisterA|Qout[5] ; Register8bit:RegisterOut|Qout[5] ; Clk          ; Clk         ; 1.000        ; -0.064     ; 3.659      ;
; -2.723 ; Register8bit:RegisterB|Qout[1] ; Register8bit:RegisterOut|Qout[6] ; Clk          ; Clk         ; 1.000        ; -0.066     ; 3.652      ;
; -2.719 ; Register8bit:RegisterA|Qout[0] ; Register8bit:RegisterOut|Qout[6] ; Clk          ; Clk         ; 1.000        ; -0.042     ; 3.672      ;
; -2.703 ; Register8bit:RegisterB|Qout[1] ; Register8bit:RegisterOut|Qout[4] ; Clk          ; Clk         ; 1.000        ; -0.066     ; 3.632      ;
; -2.662 ; Register8bit:RegisterB|Qout[2] ; Register8bit:RegisterOut|Qout[5] ; Clk          ; Clk         ; 1.000        ; -0.066     ; 3.591      ;
; -2.661 ; Register8bit:RegisterB|Qout[3] ; Register8bit:RegisterOut|Qout[5] ; Clk          ; Clk         ; 1.000        ; -0.066     ; 3.590      ;
; -2.634 ; Register8bit:RegisterA|Qout[3] ; Register8bit:RegisterOut|Qout[5] ; Clk          ; Clk         ; 1.000        ; -0.042     ; 3.587      ;
; -2.615 ; Register8bit:RegisterB|Qout[3] ; Register8bit:RegisterOut|Qout[6] ; Clk          ; Clk         ; 1.000        ; -0.066     ; 3.544      ;
; -2.595 ; Register8bit:RegisterB|Qout[3] ; Register8bit:RegisterOut|Qout[4] ; Clk          ; Clk         ; 1.000        ; -0.066     ; 3.524      ;
; -2.590 ; Register8bit:RegisterA|Qout[2] ; Register8bit:RegisterOut|Qout[7] ; Clk          ; Clk         ; 1.000        ; -0.042     ; 3.543      ;
; -2.588 ; Register8bit:RegisterA|Qout[2] ; Register8bit:RegisterOut|Qout[4] ; Clk          ; Clk         ; 1.000        ; -0.042     ; 3.541      ;
; -2.579 ; Register8bit:RegisterA|Qout[0] ; Register8bit:RegisterOut|Qout[7] ; Clk          ; Clk         ; 1.000        ; -0.042     ; 3.532      ;
; -2.577 ; Register8bit:RegisterA|Qout[0] ; Register8bit:RegisterOut|Qout[4] ; Clk          ; Clk         ; 1.000        ; -0.042     ; 3.530      ;
; -2.571 ; Register8bit:RegisterA|Qout[2] ; Register8bit:RegisterOut|Qout[2] ; Clk          ; Clk         ; 1.000        ; -0.042     ; 3.524      ;
; -2.562 ; Register8bit:RegisterB|Qout[0] ; Register8bit:RegisterOut|Qout[6] ; Clk          ; Clk         ; 1.000        ; -0.042     ; 3.515      ;
; -2.560 ; Register8bit:RegisterA|Qout[0] ; Register8bit:RegisterOut|Qout[2] ; Clk          ; Clk         ; 1.000        ; -0.042     ; 3.513      ;
; -2.542 ; Register8bit:RegisterA|Qout[4] ; Register8bit:RegisterOut|Qout[6] ; Clk          ; Clk         ; 1.000        ; -0.042     ; 3.495      ;
; -2.524 ; InstructionDecoder:decoder|S3  ; Register8bit:RegisterOut|Qout[7] ; In[10]       ; Clk         ; 0.500        ; -1.765     ; 1.234      ;
; -2.523 ; Register8bit:RegisterB|Qout[4] ; Register8bit:RegisterOut|Qout[5] ; Clk          ; Clk         ; 1.000        ; -0.066     ; 3.452      ;
; -2.511 ; Register8bit:RegisterB|Qout[1] ; Register8bit:RegisterOut|Qout[7] ; Clk          ; Clk         ; 1.000        ; -0.066     ; 3.440      ;
; -2.506 ; Register8bit:RegisterB|Qout[2] ; Register8bit:RegisterOut|Qout[6] ; Clk          ; Clk         ; 1.000        ; -0.066     ; 3.435      ;
; -2.504 ; Register8bit:RegisterB|Qout[5] ; Register8bit:RegisterOut|Qout[6] ; Clk          ; Clk         ; 1.000        ; -0.066     ; 3.433      ;
; -2.493 ; Register8bit:RegisterA|Qout[1] ; Register8bit:RegisterOut|Qout[6] ; Clk          ; Clk         ; 1.000        ; -0.042     ; 3.446      ;
; -2.487 ; Register8bit:RegisterA|Qout[5] ; Register8bit:RegisterOut|Qout[6] ; Clk          ; Clk         ; 1.000        ; -0.064     ; 3.418      ;
; -2.486 ; Register8bit:RegisterB|Qout[2] ; Register8bit:RegisterOut|Qout[4] ; Clk          ; Clk         ; 1.000        ; -0.066     ; 3.415      ;
; -2.471 ; Register8bit:RegisterA|Qout[6] ; Register8bit:RegisterOut|Qout[5] ; Clk          ; Clk         ; 1.000        ; -0.064     ; 3.402      ;
; -2.465 ; InstructionDecoder:decoder|S2  ; Register8bit:RegisterOut|Qout[3] ; In[10]       ; Clk         ; 0.500        ; -1.431     ; 1.509      ;
; -2.465 ; InstructionDecoder:decoder|S2  ; Register8bit:RegisterOut|Qout[1] ; In[10]       ; Clk         ; 0.500        ; -1.431     ; 1.509      ;
; -2.456 ; Register8bit:RegisterB|Qout[5] ; Register8bit:RegisterOut|Qout[5] ; Clk          ; Clk         ; 1.000        ; -0.066     ; 3.385      ;
; -2.422 ; Register8bit:RegisterB|Qout[0] ; Register8bit:RegisterOut|Qout[7] ; Clk          ; Clk         ; 1.000        ; -0.042     ; 3.375      ;
; -2.420 ; Register8bit:RegisterB|Qout[0] ; Register8bit:RegisterOut|Qout[4] ; Clk          ; Clk         ; 1.000        ; -0.042     ; 3.373      ;
; -2.403 ; Register8bit:RegisterB|Qout[0] ; Register8bit:RegisterOut|Qout[2] ; Clk          ; Clk         ; 1.000        ; -0.042     ; 3.356      ;
; -2.403 ; Register8bit:RegisterB|Qout[3] ; Register8bit:RegisterOut|Qout[7] ; Clk          ; Clk         ; 1.000        ; -0.066     ; 3.332      ;
; -2.402 ; Register8bit:RegisterA|Qout[4] ; Register8bit:RegisterOut|Qout[7] ; Clk          ; Clk         ; 1.000        ; -0.042     ; 3.355      ;
; -2.400 ; Register8bit:RegisterA|Qout[4] ; Register8bit:RegisterOut|Qout[4] ; Clk          ; Clk         ; 1.000        ; -0.042     ; 3.353      ;
; -2.394 ; Register8bit:RegisterA|Qout[1] ; Register8bit:RegisterOut|Qout[4] ; Clk          ; Clk         ; 1.000        ; -0.042     ; 3.347      ;
; -2.387 ; Register8bit:RegisterB|Qout[2] ; Register8bit:RegisterOut|Qout[7] ; Clk          ; Clk         ; 1.000        ; -0.066     ; 3.316      ;
; -2.383 ; Register8bit:RegisterB|Qout[4] ; Register8bit:RegisterOut|Qout[6] ; Clk          ; Clk         ; 1.000        ; -0.066     ; 3.312      ;
; -2.383 ; Register8bit:RegisterA|Qout[4] ; Register8bit:RegisterOut|Qout[2] ; Clk          ; Clk         ; 1.000        ; -0.042     ; 3.336      ;
; -2.380 ; Register8bit:RegisterB|Qout[1] ; Register8bit:RegisterOut|Qout[3] ; Clk          ; Clk         ; 1.000        ; 0.269      ; 3.644      ;
; -2.373 ; Register8bit:RegisterB|Qout[6] ; Register8bit:RegisterOut|Qout[5] ; Clk          ; Clk         ; 1.000        ; -0.066     ; 3.302      ;
; -2.373 ; Register8bit:RegisterA|Qout[3] ; Register8bit:RegisterOut|Qout[6] ; Clk          ; Clk         ; 1.000        ; -0.042     ; 3.326      ;
; -2.356 ; Register8bit:RegisterA|Qout[3] ; Register8bit:RegisterOut|Qout[3] ; Clk          ; Clk         ; 1.000        ; 0.293      ; 3.644      ;
; -2.356 ; Register8bit:RegisterB|Qout[1] ; Register8bit:RegisterOut|Qout[2] ; Clk          ; Clk         ; 1.000        ; -0.066     ; 3.285      ;
; -2.353 ; Register8bit:RegisterA|Qout[1] ; Register8bit:RegisterOut|Qout[7] ; Clk          ; Clk         ; 1.000        ; -0.042     ; 3.306      ;
; -2.334 ; Register8bit:RegisterA|Qout[1] ; Register8bit:RegisterOut|Qout[2] ; Clk          ; Clk         ; 1.000        ; -0.042     ; 3.287      ;
; -2.293 ; InstructionDecoder:decoder|S2  ; Register8bit:RegisterOut|Qout[2] ; In[10]       ; Clk         ; 0.500        ; -1.766     ; 1.002      ;
; -2.292 ; Register8bit:RegisterB|Qout[5] ; Register8bit:RegisterOut|Qout[7] ; Clk          ; Clk         ; 1.000        ; -0.066     ; 3.221      ;
; -2.288 ; Register8bit:RegisterA|Qout[3] ; Register8bit:RegisterOut|Qout[4] ; Clk          ; Clk         ; 1.000        ; -0.042     ; 3.241      ;
; -2.275 ; Register8bit:RegisterA|Qout[5] ; Register8bit:RegisterOut|Qout[7] ; Clk          ; Clk         ; 1.000        ; -0.064     ; 3.206      ;
; -2.266 ; Register8bit:RegisterB|Qout[4] ; Register8bit:RegisterOut|Qout[7] ; Clk          ; Clk         ; 1.000        ; -0.066     ; 3.195      ;
; -2.256 ; Register8bit:RegisterB|Qout[2] ; Register8bit:RegisterOut|Qout[3] ; Clk          ; Clk         ; 1.000        ; 0.269      ; 3.520      ;
; -2.251 ; Register8bit:RegisterB|Qout[3] ; Register8bit:RegisterOut|Qout[2] ; Clk          ; Clk         ; 1.000        ; -0.066     ; 3.180      ;
; -2.242 ; Register8bit:RegisterB|Qout[2] ; Register8bit:RegisterOut|Qout[2] ; Clk          ; Clk         ; 1.000        ; -0.066     ; 3.171      ;
; -2.233 ; Register8bit:RegisterA|Qout[3] ; Register8bit:RegisterOut|Qout[7] ; Clk          ; Clk         ; 1.000        ; -0.042     ; 3.186      ;
; -2.214 ; Register8bit:RegisterA|Qout[3] ; Register8bit:RegisterOut|Qout[2] ; Clk          ; Clk         ; 1.000        ; -0.042     ; 3.167      ;
; -2.210 ; Register8bit:RegisterA|Qout[6] ; Register8bit:RegisterOut|Qout[6] ; Clk          ; Clk         ; 1.000        ; -0.064     ; 3.141      ;
; -2.195 ; Register8bit:RegisterB|Qout[6] ; Register8bit:RegisterOut|Qout[7] ; Clk          ; Clk         ; 1.000        ; -0.066     ; 3.124      ;
; -2.146 ; Register8bit:RegisterA|Qout[2] ; Register8bit:RegisterOut|Qout[1] ; Clk          ; Clk         ; 1.000        ; 0.293      ; 3.434      ;
; -2.142 ; Register8bit:RegisterA|Qout[2] ; Register8bit:RegisterOut|Qout[0] ; Clk          ; Clk         ; 1.000        ; 0.293      ; 3.430      ;
; -2.139 ; Register8bit:RegisterA|Qout[2] ; Register8bit:RegisterOut|Qout[3] ; Clk          ; Clk         ; 1.000        ; 0.293      ; 3.427      ;
; -2.138 ; Register8bit:RegisterA|Qout[6] ; Register8bit:RegisterOut|Qout[7] ; Clk          ; Clk         ; 1.000        ; -0.064     ; 3.069      ;
; -2.135 ; Register8bit:RegisterA|Qout[0] ; Register8bit:RegisterOut|Qout[1] ; Clk          ; Clk         ; 1.000        ; 0.293      ; 3.423      ;
; -2.131 ; Register8bit:RegisterA|Qout[0] ; Register8bit:RegisterOut|Qout[0] ; Clk          ; Clk         ; 1.000        ; 0.293      ; 3.419      ;
; -2.128 ; Register8bit:RegisterA|Qout[0] ; Register8bit:RegisterOut|Qout[3] ; Clk          ; Clk         ; 1.000        ; 0.293      ; 3.416      ;
; -2.112 ; Register8bit:RegisterB|Qout[6] ; Register8bit:RegisterOut|Qout[6] ; Clk          ; Clk         ; 1.000        ; -0.066     ; 3.041      ;
; -2.095 ; Register8bit:RegisterB|Qout[4] ; Register8bit:RegisterOut|Qout[4] ; Clk          ; Clk         ; 1.000        ; -0.066     ; 3.024      ;
; -2.078 ; Register8bit:RegisterB|Qout[4] ; Register8bit:RegisterOut|Qout[2] ; Clk          ; Clk         ; 1.000        ; -0.066     ; 3.007      ;
; -2.071 ; Register8bit:RegisterB|Qout[5] ; Register8bit:RegisterOut|Qout[4] ; Clk          ; Clk         ; 1.000        ; -0.066     ; 3.000      ;
; -2.071 ; Register8bit:RegisterA|Qout[1] ; Register8bit:RegisterOut|Qout[3] ; Clk          ; Clk         ; 1.000        ; 0.293      ; 3.359      ;
; -2.068 ; Register8bit:RegisterA|Qout[6] ; Register8bit:RegisterOut|Qout[4] ; Clk          ; Clk         ; 1.000        ; -0.064     ; 2.999      ;
; -2.056 ; Register8bit:RegisterB|Qout[3] ; Register8bit:RegisterOut|Qout[3] ; Clk          ; Clk         ; 1.000        ; 0.269      ; 3.320      ;
; -2.051 ; Register8bit:RegisterA|Qout[6] ; Register8bit:RegisterOut|Qout[2] ; Clk          ; Clk         ; 1.000        ; -0.064     ; 2.982      ;
+--------+--------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'In[10]'                                                                                        ;
+--------+-----------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -1.476 ; In[10]    ; InstructionDecoder:decoder|EN_B   ; In[10]       ; In[10]      ; 0.500        ; 3.365      ; 4.604      ;
; -1.315 ; In[10]    ; InstructionDecoder:decoder|S1     ; In[10]       ; In[10]      ; 0.500        ; 3.632      ; 4.586      ;
; -1.285 ; In[10]    ; InstructionDecoder:decoder|CLR    ; In[10]       ; In[10]      ; 0.500        ; 3.485      ; 4.337      ;
; -1.191 ; In[10]    ; InstructionDecoder:decoder|EN_OUT ; In[10]       ; In[10]      ; 0.500        ; 3.483      ; 4.551      ;
; -1.123 ; In[10]    ; InstructionDecoder:decoder|EN_A   ; In[10]       ; In[10]      ; 0.500        ; 3.486      ; 4.208      ;
; -1.123 ; In[10]    ; InstructionDecoder:decoder|S1     ; In[10]       ; In[10]      ; 1.000        ; 3.632      ; 4.894      ;
; -1.080 ; In[10]    ; InstructionDecoder:decoder|S0     ; In[10]       ; In[10]      ; 0.500        ; 1.529      ; 2.487      ;
; -0.797 ; In[10]    ; InstructionDecoder:decoder|EN_B   ; In[10]       ; In[10]      ; 1.000        ; 3.365      ; 4.425      ;
; -0.660 ; In[10]    ; InstructionDecoder:decoder|CLR    ; In[10]       ; In[10]      ; 1.000        ; 3.485      ; 4.212      ;
; -0.496 ; In[10]    ; InstructionDecoder:decoder|EN_A   ; In[10]       ; In[10]      ; 1.000        ; 3.486      ; 4.081      ;
; -0.457 ; In[10]    ; InstructionDecoder:decoder|EN_OUT ; In[10]       ; In[10]      ; 1.000        ; 3.483      ; 4.317      ;
; -0.455 ; In[10]    ; InstructionDecoder:decoder|S0     ; In[10]       ; In[10]      ; 1.000        ; 1.529      ; 2.362      ;
+--------+-----------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'In[10]'                                                                                        ;
+-------+-----------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.322 ; In[10]    ; InstructionDecoder:decoder|EN_A   ; In[10]       ; In[10]      ; 0.000        ; 3.612      ; 3.934      ;
; 0.448 ; In[10]    ; InstructionDecoder:decoder|CLR    ; In[10]       ; In[10]      ; 0.000        ; 3.612      ; 4.060      ;
; 0.454 ; In[10]    ; InstructionDecoder:decoder|EN_OUT ; In[10]       ; In[10]      ; 0.000        ; 3.610      ; 4.064      ;
; 0.687 ; In[10]    ; InstructionDecoder:decoder|S0     ; In[10]       ; In[10]      ; 0.000        ; 1.575      ; 2.262      ;
; 0.779 ; In[10]    ; InstructionDecoder:decoder|EN_B   ; In[10]       ; In[10]      ; 0.000        ; 3.487      ; 4.266      ;
; 0.934 ; In[10]    ; InstructionDecoder:decoder|EN_A   ; In[10]       ; In[10]      ; -0.500       ; 3.612      ; 4.066      ;
; 0.967 ; In[10]    ; InstructionDecoder:decoder|S1     ; In[10]       ; In[10]      ; 0.000        ; 3.757      ; 4.724      ;
; 1.059 ; In[10]    ; InstructionDecoder:decoder|CLR    ; In[10]       ; In[10]      ; -0.500       ; 3.612      ; 4.191      ;
; 1.144 ; In[10]    ; InstructionDecoder:decoder|S1     ; In[10]       ; In[10]      ; -0.500       ; 3.757      ; 4.421      ;
; 1.156 ; In[10]    ; InstructionDecoder:decoder|EN_OUT ; In[10]       ; In[10]      ; -0.500       ; 3.610      ; 4.286      ;
; 1.292 ; In[10]    ; InstructionDecoder:decoder|S0     ; In[10]       ; In[10]      ; -0.500       ; 1.575      ; 2.387      ;
; 1.439 ; In[10]    ; InstructionDecoder:decoder|EN_B   ; In[10]       ; In[10]      ; -0.500       ; 3.487      ; 4.446      ;
+-------+-----------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'Clk'                                                                                                                 ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.518 ; Register8bit:RegisterOut|Qout[4] ; Register8bit:RegisterB|Qout[4]   ; Clk          ; Clk         ; 0.000        ; 0.066      ; 0.741      ;
; 0.533 ; Register8bit:RegisterOut|Qout[2] ; Register8bit:RegisterB|Qout[2]   ; Clk          ; Clk         ; 0.000        ; 0.066      ; 0.756      ;
; 0.647 ; Register8bit:RegisterOut|Qout[7] ; Register8bit:RegisterB|Qout[7]   ; Clk          ; Clk         ; 0.000        ; 0.066      ; 0.870      ;
; 0.654 ; Register8bit:RegisterOut|Qout[6] ; Register8bit:RegisterB|Qout[6]   ; Clk          ; Clk         ; 0.000        ; 0.066      ; 0.877      ;
; 0.657 ; InstructionDecoder:decoder|S0    ; Register8bit:RegisterB|Qout[0]   ; In[10]       ; Clk         ; 0.000        ; 0.516      ; 1.370      ;
; 0.665 ; Register8bit:RegisterOut|Qout[5] ; Register8bit:RegisterB|Qout[5]   ; Clk          ; Clk         ; 0.000        ; 0.066      ; 0.888      ;
; 0.784 ; Register8bit:RegisterA|Qout[6]   ; RegA[6]~reg0                     ; Clk          ; Clk         ; 0.000        ; 0.069      ; 1.010      ;
; 0.793 ; Register8bit:RegisterOut|Qout[4] ; Result[4]~reg0                   ; Clk          ; Clk         ; 0.000        ; 0.074      ; 1.024      ;
; 0.809 ; Register8bit:RegisterA|Qout[5]   ; RegA[5]~reg0                     ; Clk          ; Clk         ; 0.000        ; 0.042      ; 1.008      ;
; 0.865 ; Register8bit:RegisterA|Qout[3]   ; RegA[3]~reg0                     ; Clk          ; Clk         ; 0.000        ; 0.090      ; 1.112      ;
; 0.898 ; Register8bit:RegisterOut|Qout[6] ; Result[6]~reg0                   ; Clk          ; Clk         ; 0.000        ; 0.074      ; 1.129      ;
; 0.899 ; Register8bit:RegisterB|Qout[4]   ; RegB[4]~reg0                     ; Clk          ; Clk         ; 0.000        ; 0.067      ; 1.123      ;
; 0.929 ; Register8bit:RegisterB|Qout[6]   ; RegB[6]~reg0                     ; Clk          ; Clk         ; 0.000        ; 0.067      ; 1.153      ;
; 0.933 ; InstructionDecoder:decoder|S0    ; Register8bit:RegisterB|Qout[1]   ; In[10]       ; Clk         ; 0.000        ; 0.540      ; 1.670      ;
; 0.933 ; InstructionDecoder:decoder|S0    ; Register8bit:RegisterB|Qout[6]   ; In[10]       ; Clk         ; 0.000        ; 0.540      ; 1.670      ;
; 0.934 ; InstructionDecoder:decoder|S0    ; Register8bit:RegisterB|Qout[7]   ; In[10]       ; Clk         ; 0.000        ; 0.540      ; 1.671      ;
; 0.936 ; InstructionDecoder:decoder|S0    ; Register8bit:RegisterB|Qout[5]   ; In[10]       ; Clk         ; 0.000        ; 0.540      ; 1.673      ;
; 0.960 ; Register8bit:RegisterB|Qout[1]   ; Register8bit:RegisterOut|Qout[1] ; Clk          ; Clk         ; 0.000        ; 0.411      ; 1.528      ;
; 0.985 ; Register8bit:RegisterA|Qout[7]   ; RegA[7]~reg0                     ; Clk          ; Clk         ; 0.000        ; 0.040      ; 1.182      ;
; 0.985 ; Register8bit:RegisterB|Qout[2]   ; RegB[2]~reg0                     ; Clk          ; Clk         ; 0.000        ; 0.067      ; 1.209      ;
; 1.013 ; Register8bit:RegisterB|Qout[3]   ; Register8bit:RegisterOut|Qout[3] ; Clk          ; Clk         ; 0.000        ; 0.411      ; 1.581      ;
; 1.021 ; Register8bit:RegisterB|Qout[0]   ; RegB[0]~reg0                     ; Clk          ; Clk         ; 0.000        ; 0.090      ; 1.268      ;
; 1.028 ; Register8bit:RegisterOut|Qout[2] ; Result[2]~reg0                   ; Clk          ; Clk         ; 0.000        ; 0.048      ; 1.233      ;
; 1.051 ; Register8bit:RegisterOut|Qout[7] ; Result[7]~reg0                   ; Clk          ; Clk         ; 0.000        ; 0.048      ; 1.256      ;
; 1.051 ; Register8bit:RegisterB|Qout[5]   ; RegB[5]~reg0                     ; Clk          ; Clk         ; 0.000        ; 0.042      ; 1.250      ;
; 1.056 ; Register8bit:RegisterA|Qout[0]   ; RegA[0]~reg0                     ; Clk          ; Clk         ; 0.000        ; 0.090      ; 1.303      ;
; 1.072 ; InstructionDecoder:decoder|S0    ; Register8bit:RegisterB|Qout[3]   ; In[10]       ; Clk         ; 0.000        ; 0.540      ; 1.809      ;
; 1.073 ; InstructionDecoder:decoder|S0    ; Register8bit:RegisterB|Qout[4]   ; In[10]       ; Clk         ; 0.000        ; 0.540      ; 1.810      ;
; 1.074 ; InstructionDecoder:decoder|S0    ; Register8bit:RegisterB|Qout[2]   ; In[10]       ; Clk         ; 0.000        ; 0.540      ; 1.811      ;
; 1.086 ; Register8bit:RegisterA|Qout[4]   ; RegA[4]~reg0                     ; Clk          ; Clk         ; 0.000        ; 0.090      ; 1.333      ;
; 1.111 ; Register8bit:RegisterB|Qout[4]   ; Register8bit:RegisterOut|Qout[4] ; Clk          ; Clk         ; 0.000        ; 0.062      ; 1.330      ;
; 1.128 ; Register8bit:RegisterA|Qout[1]   ; RegA[1]~reg0                     ; Clk          ; Clk         ; 0.000        ; 0.092      ; 1.377      ;
; 1.229 ; Register8bit:RegisterA|Qout[7]   ; Register8bit:RegisterOut|Qout[6] ; Clk          ; Clk         ; 0.000        ; 0.062      ; 1.448      ;
; 1.236 ; Register8bit:RegisterOut|Qout[1] ; Register8bit:RegisterB|Qout[1]   ; Clk          ; Clk         ; 0.000        ; -0.269     ; 1.124      ;
; 1.243 ; Register8bit:RegisterB|Qout[3]   ; RegB[3]~reg0                     ; Clk          ; Clk         ; 0.000        ; 0.049      ; 1.449      ;
; 1.244 ; Register8bit:RegisterB|Qout[1]   ; RegB[1]~reg0                     ; Clk          ; Clk         ; 0.000        ; 0.072      ; 1.473      ;
; 1.249 ; Register8bit:RegisterA|Qout[3]   ; Register8bit:RegisterOut|Qout[3] ; Clk          ; Clk         ; 0.000        ; 0.434      ; 1.840      ;
; 1.271 ; Register8bit:RegisterA|Qout[1]   ; Register8bit:RegisterOut|Qout[1] ; Clk          ; Clk         ; 0.000        ; 0.434      ; 1.862      ;
; 1.285 ; Register8bit:RegisterOut|Qout[3] ; Register8bit:RegisterB|Qout[3]   ; Clk          ; Clk         ; 0.000        ; -0.269     ; 1.173      ;
; 1.293 ; Register8bit:RegisterA|Qout[2]   ; RegA[2]~reg0                     ; Clk          ; Clk         ; 0.000        ; 0.094      ; 1.544      ;
; 1.356 ; Register8bit:RegisterB|Qout[7]   ; Register8bit:RegisterOut|Qout[0] ; Clk          ; Clk         ; 0.000        ; 0.411      ; 1.924      ;
; 1.378 ; Register8bit:RegisterB|Qout[7]   ; Register8bit:RegisterOut|Qout[3] ; Clk          ; Clk         ; 0.000        ; 0.411      ; 1.946      ;
; 1.382 ; Register8bit:RegisterA|Qout[1]   ; Register8bit:RegisterOut|Qout[2] ; Clk          ; Clk         ; 0.000        ; 0.085      ; 1.624      ;
; 1.385 ; Register8bit:RegisterB|Qout[7]   ; Register8bit:RegisterOut|Qout[1] ; Clk          ; Clk         ; 0.000        ; 0.411      ; 1.953      ;
; 1.414 ; Register8bit:RegisterB|Qout[6]   ; Register8bit:RegisterOut|Qout[6] ; Clk          ; Clk         ; 0.000        ; 0.062      ; 1.633      ;
; 1.474 ; Register8bit:RegisterA|Qout[4]   ; Register8bit:RegisterOut|Qout[3] ; Clk          ; Clk         ; 0.000        ; 0.434      ; 2.065      ;
; 1.478 ; Register8bit:RegisterB|Qout[0]   ; Register8bit:RegisterOut|Qout[0] ; Clk          ; Clk         ; 0.000        ; 0.434      ; 2.069      ;
; 1.486 ; Register8bit:RegisterA|Qout[1]   ; Register8bit:RegisterOut|Qout[0] ; Clk          ; Clk         ; 0.000        ; 0.434      ; 2.077      ;
; 1.501 ; Register8bit:RegisterA|Qout[6]   ; Register8bit:RegisterOut|Qout[6] ; Clk          ; Clk         ; 0.000        ; 0.064      ; 1.722      ;
; 1.514 ; Register8bit:RegisterB|Qout[7]   ; RegB[7]~reg0                     ; Clk          ; Clk         ; 0.000        ; 0.040      ; 1.711      ;
; 1.527 ; Register8bit:RegisterOut|Qout[5] ; Result[5]~reg0                   ; Clk          ; Clk         ; 0.000        ; 0.048      ; 1.732      ;
; 1.571 ; Register8bit:RegisterA|Qout[7]   ; Register8bit:RegisterOut|Qout[0] ; Clk          ; Clk         ; 0.000        ; 0.411      ; 2.139      ;
; 1.573 ; Register8bit:RegisterA|Qout[7]   ; Register8bit:RegisterOut|Qout[3] ; Clk          ; Clk         ; 0.000        ; 0.411      ; 2.141      ;
; 1.577 ; Register8bit:RegisterA|Qout[2]   ; Register8bit:RegisterOut|Qout[2] ; Clk          ; Clk         ; 0.000        ; 0.085      ; 1.819      ;
; 1.587 ; Register8bit:RegisterOut|Qout[1] ; Result[1]~reg0                   ; Clk          ; Clk         ; 0.000        ; -0.287     ; 1.457      ;
; 1.594 ; Register8bit:RegisterA|Qout[5]   ; Register8bit:RegisterOut|Qout[4] ; Clk          ; Clk         ; 0.000        ; 0.064      ; 1.815      ;
; 1.596 ; Register8bit:RegisterOut|Qout[0] ; Result[0]~reg0                   ; Clk          ; Clk         ; 0.000        ; -0.287     ; 1.466      ;
; 1.601 ; Register8bit:RegisterA|Qout[7]   ; Register8bit:RegisterOut|Qout[1] ; Clk          ; Clk         ; 0.000        ; 0.411      ; 2.169      ;
; 1.603 ; Register8bit:RegisterA|Qout[4]   ; Register8bit:RegisterOut|Qout[4] ; Clk          ; Clk         ; 0.000        ; 0.085      ; 1.845      ;
; 1.614 ; Register8bit:RegisterA|Qout[5]   ; Register8bit:RegisterOut|Qout[5] ; Clk          ; Clk         ; 0.000        ; 0.064      ; 1.835      ;
; 1.619 ; Register8bit:RegisterA|Qout[0]   ; Register8bit:RegisterOut|Qout[0] ; Clk          ; Clk         ; 0.000        ; 0.434      ; 2.210      ;
; 1.672 ; Register8bit:RegisterOut|Qout[3] ; Result[3]~reg0                   ; Clk          ; Clk         ; 0.000        ; -0.287     ; 1.542      ;
; 1.683 ; Register8bit:RegisterA|Qout[5]   ; Register8bit:RegisterOut|Qout[6] ; Clk          ; Clk         ; 0.000        ; 0.064      ; 1.904      ;
; 1.685 ; Register8bit:RegisterA|Qout[4]   ; Register8bit:RegisterOut|Qout[5] ; Clk          ; Clk         ; 0.000        ; 0.085      ; 1.927      ;
; 1.686 ; Register8bit:RegisterA|Qout[0]   ; Register8bit:RegisterOut|Qout[1] ; Clk          ; Clk         ; 0.000        ; 0.434      ; 2.277      ;
; 1.702 ; Register8bit:RegisterB|Qout[5]   ; Register8bit:RegisterOut|Qout[5] ; Clk          ; Clk         ; 0.000        ; 0.062      ; 1.921      ;
; 1.716 ; Register8bit:RegisterA|Qout[3]   ; Register8bit:RegisterOut|Qout[4] ; Clk          ; Clk         ; 0.000        ; 0.085      ; 1.958      ;
; 1.737 ; InstructionDecoder:decoder|CLR   ; Register8bit:RegisterA|Qout[6]   ; In[10]       ; Clk         ; 0.000        ; -1.418     ; 0.516      ;
; 1.738 ; Register8bit:RegisterA|Qout[6]   ; Register8bit:RegisterOut|Qout[5] ; Clk          ; Clk         ; 0.000        ; 0.064      ; 1.959      ;
; 1.740 ; InstructionDecoder:decoder|CLR   ; Register8bit:RegisterA|Qout[5]   ; In[10]       ; Clk         ; 0.000        ; -1.418     ; 0.519      ;
; 1.747 ; Register8bit:RegisterA|Qout[3]   ; Register8bit:RegisterOut|Qout[2] ; Clk          ; Clk         ; 0.000        ; 0.085      ; 1.989      ;
; 1.790 ; InstructionDecoder:decoder|CLR   ; Register8bit:RegisterA|Qout[7]   ; In[10]       ; Clk         ; 0.000        ; -1.416     ; 0.571      ;
; 1.808 ; Register8bit:RegisterB|Qout[6]   ; Register8bit:RegisterOut|Qout[0] ; Clk          ; Clk         ; 0.000        ; 0.411      ; 2.376      ;
; 1.820 ; Register8bit:RegisterA|Qout[6]   ; Register8bit:RegisterOut|Qout[0] ; Clk          ; Clk         ; 0.000        ; 0.413      ; 2.390      ;
; 1.820 ; Register8bit:RegisterB|Qout[7]   ; Register8bit:RegisterOut|Qout[2] ; Clk          ; Clk         ; 0.000        ; 0.062      ; 2.039      ;
; 1.822 ; Register8bit:RegisterA|Qout[6]   ; Register8bit:RegisterOut|Qout[3] ; Clk          ; Clk         ; 0.000        ; 0.413      ; 2.392      ;
; 1.830 ; Register8bit:RegisterB|Qout[6]   ; Register8bit:RegisterOut|Qout[3] ; Clk          ; Clk         ; 0.000        ; 0.411      ; 2.398      ;
; 1.837 ; Register8bit:RegisterB|Qout[6]   ; Register8bit:RegisterOut|Qout[1] ; Clk          ; Clk         ; 0.000        ; 0.411      ; 2.405      ;
; 1.838 ; Register8bit:RegisterB|Qout[7]   ; Register8bit:RegisterOut|Qout[4] ; Clk          ; Clk         ; 0.000        ; 0.062      ; 2.057      ;
; 1.838 ; InstructionDecoder:decoder|CLR   ; Register8bit:RegisterA|Qout[3]   ; In[10]       ; Clk         ; 0.000        ; -1.440     ; 0.595      ;
; 1.839 ; Register8bit:RegisterB|Qout[7]   ; Register8bit:RegisterOut|Qout[7] ; Clk          ; Clk         ; 0.000        ; 0.062      ; 2.058      ;
; 1.840 ; InstructionDecoder:decoder|CLR   ; Register8bit:RegisterA|Qout[4]   ; In[10]       ; Clk         ; 0.000        ; -1.440     ; 0.597      ;
; 1.850 ; Register8bit:RegisterA|Qout[6]   ; Register8bit:RegisterOut|Qout[1] ; Clk          ; Clk         ; 0.000        ; 0.413      ; 2.420      ;
; 1.867 ; Register8bit:RegisterA|Qout[5]   ; Register8bit:RegisterOut|Qout[0] ; Clk          ; Clk         ; 0.000        ; 0.413      ; 2.437      ;
; 1.869 ; Register8bit:RegisterA|Qout[5]   ; Register8bit:RegisterOut|Qout[3] ; Clk          ; Clk         ; 0.000        ; 0.413      ; 2.439      ;
; 1.877 ; Register8bit:RegisterA|Qout[7]   ; Register8bit:RegisterOut|Qout[7] ; Clk          ; Clk         ; 0.000        ; 0.062      ; 2.096      ;
; 1.897 ; Register8bit:RegisterA|Qout[5]   ; Register8bit:RegisterOut|Qout[1] ; Clk          ; Clk         ; 0.000        ; 0.413      ; 2.467      ;
; 1.900 ; Register8bit:RegisterB|Qout[5]   ; Register8bit:RegisterOut|Qout[0] ; Clk          ; Clk         ; 0.000        ; 0.411      ; 2.468      ;
; 1.922 ; Register8bit:RegisterB|Qout[5]   ; Register8bit:RegisterOut|Qout[3] ; Clk          ; Clk         ; 0.000        ; 0.411      ; 2.490      ;
; 1.929 ; Register8bit:RegisterB|Qout[5]   ; Register8bit:RegisterOut|Qout[1] ; Clk          ; Clk         ; 0.000        ; 0.411      ; 2.497      ;
; 1.929 ; Register8bit:RegisterB|Qout[4]   ; Register8bit:RegisterOut|Qout[0] ; Clk          ; Clk         ; 0.000        ; 0.411      ; 2.497      ;
; 1.938 ; Register8bit:RegisterOut|Qout[0] ; Register8bit:RegisterB|Qout[0]   ; Clk          ; Clk         ; 0.000        ; -0.293     ; 1.802      ;
; 1.946 ; InstructionDecoder:decoder|CLR   ; Register8bit:RegisterOut|Qout[2] ; In[10]       ; Clk         ; 0.000        ; -1.418     ; 0.725      ;
; 1.946 ; InstructionDecoder:decoder|CLR   ; Register8bit:RegisterOut|Qout[4] ; In[10]       ; Clk         ; 0.000        ; -1.418     ; 0.725      ;
; 1.946 ; InstructionDecoder:decoder|CLR   ; Register8bit:RegisterOut|Qout[5] ; In[10]       ; Clk         ; 0.000        ; -1.418     ; 0.725      ;
; 1.946 ; InstructionDecoder:decoder|CLR   ; Register8bit:RegisterOut|Qout[6] ; In[10]       ; Clk         ; 0.000        ; -1.418     ; 0.725      ;
; 1.946 ; InstructionDecoder:decoder|CLR   ; Register8bit:RegisterOut|Qout[7] ; In[10]       ; Clk         ; 0.000        ; -1.418     ; 0.725      ;
; 1.951 ; Register8bit:RegisterB|Qout[4]   ; Register8bit:RegisterOut|Qout[3] ; Clk          ; Clk         ; 0.000        ; 0.411      ; 2.519      ;
; 1.958 ; Register8bit:RegisterB|Qout[4]   ; Register8bit:RegisterOut|Qout[1] ; Clk          ; Clk         ; 0.000        ; 0.411      ; 2.526      ;
; 1.960 ; InstructionDecoder:decoder|CLR   ; Register8bit:RegisterOut|Qout[0] ; In[10]       ; Clk         ; 0.000        ; -1.069     ; 1.088      ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 277.47 MHz ; 250.0 MHz       ; In[10]     ; limit due to minimum period restriction (max I/O toggle rate) ;
; 282.09 MHz ; 250.0 MHz       ; Clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+--------+--------+------------------+
; Clock  ; Slack  ; End Point TNS    ;
+--------+--------+------------------+
; Clk    ; -2.927 ; -54.474          ;
; In[10] ; -1.302 ; -6.575           ;
+--------+--------+------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+--------+-------+------------------+
; Clock  ; Slack ; End Point TNS    ;
+--------+-------+------------------+
; In[10] ; 0.323 ; 0.000            ;
; Clk    ; 0.479 ; 0.000            ;
+--------+-------+------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+--------+--------+--------------------------------+
; Clock  ; Slack  ; End Point TNS                  ;
+--------+--------+--------------------------------+
; Clk    ; -3.000 ; -51.000                        ;
; In[10] ; -3.000 ; -3.000                         ;
+--------+--------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'Clk'                                                                                                                 ;
+--------+---------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; -2.927 ; InstructionDecoder:decoder|S2   ; Register8bit:RegisterOut|Qout[7] ; In[10]       ; Clk         ; 0.500        ; -1.541     ; 1.861      ;
; -2.917 ; InstructionDecoder:decoder|S1   ; Register8bit:RegisterOut|Qout[2] ; In[10]       ; Clk         ; 0.500        ; -1.542     ; 1.850      ;
; -2.901 ; InstructionDecoder:decoder|S3   ; Register8bit:RegisterOut|Qout[5] ; In[10]       ; Clk         ; 0.500        ; -1.540     ; 1.836      ;
; -2.769 ; InstructionDecoder:decoder|S1   ; Register8bit:RegisterOut|Qout[6] ; In[10]       ; Clk         ; 0.500        ; -1.542     ; 1.702      ;
; -2.759 ; InstructionDecoder:decoder|S1   ; Register8bit:RegisterOut|Qout[5] ; In[10]       ; Clk         ; 0.500        ; -1.542     ; 1.692      ;
; -2.735 ; InstructionDecoder:decoder|S3   ; Register8bit:RegisterOut|Qout[2] ; In[10]       ; Clk         ; 0.500        ; -1.540     ; 1.670      ;
; -2.712 ; InstructionDecoder:decoder|S2   ; Register8bit:RegisterOut|Qout[6] ; In[10]       ; Clk         ; 0.500        ; -1.541     ; 1.646      ;
; -2.706 ; InstructionDecoder:decoder|S2   ; Register8bit:RegisterOut|Qout[4] ; In[10]       ; Clk         ; 0.500        ; -1.541     ; 1.640      ;
; -2.706 ; InstructionDecoder:decoder|S2   ; Register8bit:RegisterOut|Qout[5] ; In[10]       ; Clk         ; 0.500        ; -1.541     ; 1.640      ;
; -2.694 ; InstructionDecoder:decoder|S1   ; Register8bit:RegisterOut|Qout[7] ; In[10]       ; Clk         ; 0.500        ; -1.542     ; 1.627      ;
; -2.663 ; InstructionDecoder:decoder|S1   ; Register8bit:RegisterOut|Qout[4] ; In[10]       ; Clk         ; 0.500        ; -1.542     ; 1.596      ;
; -2.619 ; InstructionDecoder:decoder|S1   ; Register8bit:RegisterOut|Qout[3] ; In[10]       ; Clk         ; 0.500        ; -1.237     ; 1.857      ;
; -2.599 ; InstructionDecoder:decoder|S3   ; Register8bit:RegisterOut|Qout[4] ; In[10]       ; Clk         ; 0.500        ; -1.540     ; 1.534      ;
; -2.592 ; InstructionDecoder:decoder|S3   ; Register8bit:RegisterOut|Qout[6] ; In[10]       ; Clk         ; 0.500        ; -1.540     ; 1.527      ;
; -2.545 ; Register8bit:RegisterA|Qout[2]  ; Register8bit:RegisterOut|Qout[5] ; Clk          ; Clk         ; 1.000        ; -0.036     ; 3.504      ;
; -2.537 ; InstructionDecoder:decoder|S2   ; Register8bit:RegisterOut|Qout[0] ; In[10]       ; Clk         ; 0.500        ; -1.236     ; 1.776      ;
; -2.529 ; Register8bit:RegisterA|Qout[0]  ; Register8bit:RegisterOut|Qout[5] ; Clk          ; Clk         ; 1.000        ; -0.036     ; 3.488      ;
; -2.500 ; InstructionDecoder:decoder|S1   ; Register8bit:RegisterOut|Qout[1] ; In[10]       ; Clk         ; 0.500        ; -1.237     ; 1.738      ;
; -2.496 ; InstructionDecoder:decoder|S3   ; Register8bit:RegisterOut|Qout[1] ; In[10]       ; Clk         ; 0.500        ; -1.235     ; 1.736      ;
; -2.470 ; InstructionDecoder:decoder|S1   ; Register8bit:RegisterOut|Qout[0] ; In[10]       ; Clk         ; 0.500        ; -1.237     ; 1.708      ;
; -2.418 ; Register8bit:RegisterB|Qout[0]  ; Register8bit:RegisterOut|Qout[5] ; Clk          ; Clk         ; 1.000        ; -0.036     ; 3.377      ;
; -2.416 ; InstructionDecoder:decoder|S3   ; Register8bit:RegisterOut|Qout[3] ; In[10]       ; Clk         ; 0.500        ; -1.235     ; 1.656      ;
; -2.376 ; Register8bit:RegisterA|Qout[4]  ; Register8bit:RegisterOut|Qout[5] ; Clk          ; Clk         ; 1.000        ; -0.036     ; 3.335      ;
; -2.369 ; InstructionDecoder:decoder|S3   ; Register8bit:RegisterOut|Qout[0] ; In[10]       ; Clk         ; 0.500        ; -1.235     ; 1.609      ;
; -2.346 ; Register8bit:RegisterA|Qout[2]  ; Register8bit:RegisterOut|Qout[6] ; Clk          ; Clk         ; 1.000        ; -0.036     ; 3.305      ;
; -2.346 ; Register8bit:RegisterB|Qout[1]  ; Register8bit:RegisterOut|Qout[5] ; Clk          ; Clk         ; 1.000        ; -0.058     ; 3.283      ;
; -2.332 ; Register8bit:RegisterA|Qout[5]  ; Register8bit:RegisterOut|Qout[5] ; Clk          ; Clk         ; 1.000        ; -0.057     ; 3.270      ;
; -2.331 ; Register8bit:RegisterA|Qout[1]  ; Register8bit:RegisterOut|Qout[5] ; Clk          ; Clk         ; 1.000        ; -0.036     ; 3.290      ;
; -2.330 ; Register8bit:RegisterA|Qout[0]  ; Register8bit:RegisterOut|Qout[6] ; Clk          ; Clk         ; 1.000        ; -0.036     ; 3.289      ;
; -2.307 ; Register8bit:RegisterB|Qout[1]  ; Register8bit:RegisterOut|Qout[4] ; Clk          ; Clk         ; 1.000        ; -0.058     ; 3.244      ;
; -2.297 ; Register8bit:RegisterB|Qout[1]  ; Register8bit:RegisterOut|Qout[6] ; Clk          ; Clk         ; 1.000        ; -0.058     ; 3.234      ;
; -2.273 ; Register8bit:RegisterB|Qout[3]  ; Register8bit:RegisterOut|Qout[5] ; Clk          ; Clk         ; 1.000        ; -0.058     ; 3.210      ;
; -2.270 ; Register8bit:RegisterB|Qout[2]  ; Register8bit:RegisterOut|Qout[5] ; Clk          ; Clk         ; 1.000        ; -0.058     ; 3.207      ;
; -2.230 ; Register8bit:RegisterA|Qout[3]  ; Register8bit:RegisterOut|Qout[5] ; Clk          ; Clk         ; 1.000        ; -0.036     ; 3.189      ;
; -2.219 ; Register8bit:RegisterB|Qout[0]  ; Register8bit:RegisterOut|Qout[6] ; Clk          ; Clk         ; 1.000        ; -0.036     ; 3.178      ;
; -2.217 ; Register8bit:RegisterA|Qout[2]  ; Register8bit:RegisterOut|Qout[7] ; Clk          ; Clk         ; 1.000        ; -0.036     ; 3.176      ;
; -2.217 ; Register8bit:RegisterB|Qout[3]  ; Register8bit:RegisterOut|Qout[4] ; Clk          ; Clk         ; 1.000        ; -0.058     ; 3.154      ;
; -2.216 ; Register8bit:RegisterA|Qout[2]  ; Register8bit:RegisterOut|Qout[4] ; Clk          ; Clk         ; 1.000        ; -0.036     ; 3.175      ;
; -2.207 ; Register8bit:RegisterB|Qout[3]  ; Register8bit:RegisterOut|Qout[6] ; Clk          ; Clk         ; 1.000        ; -0.058     ; 3.144      ;
; -2.201 ; Register8bit:RegisterA|Qout[0]  ; Register8bit:RegisterOut|Qout[7] ; Clk          ; Clk         ; 1.000        ; -0.036     ; 3.160      ;
; -2.200 ; Register8bit:RegisterA|Qout[0]  ; Register8bit:RegisterOut|Qout[4] ; Clk          ; Clk         ; 1.000        ; -0.036     ; 3.159      ;
; -2.177 ; Register8bit:RegisterA|Qout[4]  ; Register8bit:RegisterOut|Qout[6] ; Clk          ; Clk         ; 1.000        ; -0.036     ; 3.136      ;
; -2.172 ; InstructionDecoder:decoder|S3   ; Register8bit:RegisterOut|Qout[7] ; In[10]       ; Clk         ; 0.500        ; -1.540     ; 1.107      ;
; -2.171 ; Register8bit:RegisterB|Qout[4]  ; Register8bit:RegisterOut|Qout[5] ; Clk          ; Clk         ; 1.000        ; -0.058     ; 3.108      ;
; -2.167 ; Register8bit:RegisterA|Qout[2]  ; Register8bit:RegisterOut|Qout[2] ; Clk          ; Clk         ; 1.000        ; -0.036     ; 3.126      ;
; -2.151 ; Register8bit:RegisterA|Qout[0]  ; Register8bit:RegisterOut|Qout[2] ; Clk          ; Clk         ; 1.000        ; -0.036     ; 3.110      ;
; -2.132 ; Register8bit:RegisterA|Qout[1]  ; Register8bit:RegisterOut|Qout[6] ; Clk          ; Clk         ; 1.000        ; -0.036     ; 3.091      ;
; -2.123 ; Register8bit:RegisterB|Qout[2]  ; Register8bit:RegisterOut|Qout[4] ; Clk          ; Clk         ; 1.000        ; -0.058     ; 3.060      ;
; -2.114 ; Register8bit:RegisterA|Qout[5]  ; Register8bit:RegisterOut|Qout[6] ; Clk          ; Clk         ; 1.000        ; -0.057     ; 3.052      ;
; -2.113 ; Register8bit:RegisterB|Qout[2]  ; Register8bit:RegisterOut|Qout[6] ; Clk          ; Clk         ; 1.000        ; -0.058     ; 3.050      ;
; -2.108 ; InstructionDecoder:decoder|S2   ; Register8bit:RegisterOut|Qout[1] ; In[10]       ; Clk         ; 0.500        ; -1.236     ; 1.347      ;
; -2.107 ; Register8bit:RegisterB|Qout[5]  ; Register8bit:RegisterOut|Qout[6] ; Clk          ; Clk         ; 1.000        ; -0.058     ; 3.044      ;
; -2.107 ; InstructionDecoder:decoder|S2   ; Register8bit:RegisterOut|Qout[3] ; In[10]       ; Clk         ; 0.500        ; -1.236     ; 1.346      ;
; -2.091 ; Register8bit:RegisterB|Qout[1]  ; Register8bit:RegisterOut|Qout[7] ; Clk          ; Clk         ; 1.000        ; -0.058     ; 3.028      ;
; -2.090 ; Register8bit:RegisterB|Qout[0]  ; Register8bit:RegisterOut|Qout[7] ; Clk          ; Clk         ; 1.000        ; -0.036     ; 3.049      ;
; -2.089 ; Register8bit:RegisterB|Qout[5]  ; Register8bit:RegisterOut|Qout[5] ; Clk          ; Clk         ; 1.000        ; -0.058     ; 3.026      ;
; -2.089 ; Register8bit:RegisterB|Qout[0]  ; Register8bit:RegisterOut|Qout[4] ; Clk          ; Clk         ; 1.000        ; -0.036     ; 3.048      ;
; -2.078 ; Register8bit:RegisterA|Qout[6]  ; Register8bit:RegisterOut|Qout[5] ; Clk          ; Clk         ; 1.000        ; -0.057     ; 3.016      ;
; -2.056 ; Register8bit:RegisterB|Qout[2]  ; Register8bit:RegisterOut|Qout[7] ; Clk          ; Clk         ; 1.000        ; -0.058     ; 2.993      ;
; -2.048 ; Register8bit:RegisterA|Qout[4]  ; Register8bit:RegisterOut|Qout[7] ; Clk          ; Clk         ; 1.000        ; -0.036     ; 3.007      ;
; -2.047 ; Register8bit:RegisterA|Qout[4]  ; Register8bit:RegisterOut|Qout[4] ; Clk          ; Clk         ; 1.000        ; -0.036     ; 3.006      ;
; -2.042 ; Register8bit:RegisterA|Qout[3]  ; Register8bit:RegisterOut|Qout[3] ; Clk          ; Clk         ; 1.000        ; 0.269      ; 3.306      ;
; -2.042 ; Register8bit:RegisterA|Qout[1]  ; Register8bit:RegisterOut|Qout[4] ; Clk          ; Clk         ; 1.000        ; -0.036     ; 3.001      ;
; -2.040 ; Register8bit:RegisterB|Qout[0]  ; Register8bit:RegisterOut|Qout[2] ; Clk          ; Clk         ; 1.000        ; -0.036     ; 2.999      ;
; -2.031 ; Register8bit:RegisterA|Qout[3]  ; Register8bit:RegisterOut|Qout[6] ; Clk          ; Clk         ; 1.000        ; -0.036     ; 2.990      ;
; -2.018 ; Register8bit:RegisterB|Qout[6]  ; Register8bit:RegisterOut|Qout[5] ; Clk          ; Clk         ; 1.000        ; -0.058     ; 2.955      ;
; -2.006 ; Register8bit:RegisterB|Qout[4]  ; Register8bit:RegisterOut|Qout[6] ; Clk          ; Clk         ; 1.000        ; -0.058     ; 2.943      ;
; -2.003 ; Register8bit:RegisterA|Qout[1]  ; Register8bit:RegisterOut|Qout[7] ; Clk          ; Clk         ; 1.000        ; -0.036     ; 2.962      ;
; -2.001 ; Register8bit:RegisterB|Qout[3]  ; Register8bit:RegisterOut|Qout[7] ; Clk          ; Clk         ; 1.000        ; -0.058     ; 2.938      ;
; -1.998 ; Register8bit:RegisterA|Qout[4]  ; Register8bit:RegisterOut|Qout[2] ; Clk          ; Clk         ; 1.000        ; -0.036     ; 2.957      ;
; -1.986 ; Register8bit:RegisterB|Qout[1]  ; Register8bit:RegisterOut|Qout[2] ; Clk          ; Clk         ; 1.000        ; -0.058     ; 2.923      ;
; -1.984 ; Register8bit:RegisterB|Qout[1]  ; Register8bit:RegisterOut|Qout[3] ; Clk          ; Clk         ; 1.000        ; 0.247      ; 3.226      ;
; -1.969 ; Register8bit:RegisterA|Qout[1]  ; Register8bit:RegisterOut|Qout[2] ; Clk          ; Clk         ; 1.000        ; -0.036     ; 2.928      ;
; -1.958 ; Register8bit:RegisterB|Qout[4]  ; Register8bit:RegisterOut|Qout[7] ; Clk          ; Clk         ; 1.000        ; -0.058     ; 2.895      ;
; -1.955 ; Register8bit:RegisterA|Qout[3]  ; Register8bit:RegisterOut|Qout[4] ; Clk          ; Clk         ; 1.000        ; -0.036     ; 2.914      ;
; -1.953 ; Register8bit:RegisterB|Qout[2]  ; Register8bit:RegisterOut|Qout[3] ; Clk          ; Clk         ; 1.000        ; 0.247      ; 3.195      ;
; -1.950 ; InstructionDecoder:decoder|S2   ; Register8bit:RegisterOut|Qout[2] ; In[10]       ; Clk         ; 0.500        ; -1.541     ; 0.884      ;
; -1.913 ; Register8bit:RegisterB|Qout[3]  ; Register8bit:RegisterOut|Qout[2] ; Clk          ; Clk         ; 1.000        ; -0.058     ; 2.850      ;
; -1.908 ; Register8bit:RegisterA|Qout[5]  ; Register8bit:RegisterOut|Qout[7] ; Clk          ; Clk         ; 1.000        ; -0.057     ; 2.846      ;
; -1.904 ; Register8bit:RegisterB|Qout[6]  ; Register8bit:RegisterOut|Qout[7] ; Clk          ; Clk         ; 1.000        ; -0.058     ; 2.841      ;
; -1.903 ; Register8bit:RegisterB|Qout[2]  ; Register8bit:RegisterOut|Qout[2] ; Clk          ; Clk         ; 1.000        ; -0.058     ; 2.840      ;
; -1.902 ; Register8bit:RegisterA|Qout[3]  ; Register8bit:RegisterOut|Qout[7] ; Clk          ; Clk         ; 1.000        ; -0.036     ; 2.861      ;
; -1.901 ; Register8bit:RegisterB|Qout[5]  ; Register8bit:RegisterOut|Qout[7] ; Clk          ; Clk         ; 1.000        ; -0.058     ; 2.838      ;
; -1.879 ; Register8bit:RegisterA|Qout[6]  ; Register8bit:RegisterOut|Qout[6] ; Clk          ; Clk         ; 1.000        ; -0.057     ; 2.817      ;
; -1.861 ; Register8bit:RegisterA|Qout[3]  ; Register8bit:RegisterOut|Qout[2] ; Clk          ; Clk         ; 1.000        ; -0.036     ; 2.820      ;
; -1.844 ; Register8bit:RegisterA|Qout[6]  ; Register8bit:RegisterOut|Qout[7] ; Clk          ; Clk         ; 1.000        ; -0.057     ; 2.782      ;
; -1.819 ; Register8bit:RegisterB|Qout[6]  ; Register8bit:RegisterOut|Qout[6] ; Clk          ; Clk         ; 1.000        ; -0.058     ; 2.756      ;
; -1.810 ; Register8bit:RegisterA|Qout[2]  ; Register8bit:RegisterOut|Qout[0] ; Clk          ; Clk         ; 1.000        ; 0.269      ; 3.074      ;
; -1.801 ; Register8bit:RegisterB|Qout[4]  ; Register8bit:RegisterOut|Qout[4] ; Clk          ; Clk         ; 1.000        ; -0.058     ; 2.738      ;
; -1.801 ; Register8bit:RegisterA|Qout[2]  ; Register8bit:RegisterOut|Qout[3] ; Clk          ; Clk         ; 1.000        ; 0.269      ; 3.065      ;
; -1.794 ; Register8bit:RegisterA|Qout[0]  ; Register8bit:RegisterOut|Qout[0] ; Clk          ; Clk         ; 1.000        ; 0.269      ; 3.058      ;
; -1.789 ; Register8bit:RegisterA|Qout[2]  ; Register8bit:RegisterOut|Qout[1] ; Clk          ; Clk         ; 1.000        ; 0.269      ; 3.053      ;
; -1.785 ; Register8bit:RegisterA|Qout[0]  ; Register8bit:RegisterOut|Qout[3] ; Clk          ; Clk         ; 1.000        ; 0.269      ; 3.049      ;
; -1.773 ; Register8bit:RegisterA|Qout[0]  ; Register8bit:RegisterOut|Qout[1] ; Clk          ; Clk         ; 1.000        ; 0.269      ; 3.037      ;
; -1.755 ; Register8bit:RegisterB|Qout[3]  ; Register8bit:RegisterOut|Qout[3] ; Clk          ; Clk         ; 1.000        ; 0.247      ; 2.997      ;
; -1.752 ; Register8bit:RegisterB|Qout[4]  ; Register8bit:RegisterOut|Qout[2] ; Clk          ; Clk         ; 1.000        ; -0.058     ; 2.689      ;
; -1.749 ; Register8bit:RegisterA|Qout[6]  ; Register8bit:RegisterOut|Qout[4] ; Clk          ; Clk         ; 1.000        ; -0.057     ; 2.687      ;
; -1.732 ; InstructionDecoder:decoder|EN_A ; Register8bit:RegisterA|Qout[0]   ; In[10]       ; Clk         ; 1.000        ; -1.510     ; 1.197      ;
; -1.732 ; InstructionDecoder:decoder|EN_A ; Register8bit:RegisterA|Qout[1]   ; In[10]       ; Clk         ; 1.000        ; -1.510     ; 1.197      ;
; -1.732 ; InstructionDecoder:decoder|EN_A ; Register8bit:RegisterA|Qout[2]   ; In[10]       ; Clk         ; 1.000        ; -1.510     ; 1.197      ;
+--------+---------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'In[10]'                                                                                         ;
+--------+-----------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -1.302 ; In[10]    ; InstructionDecoder:decoder|S1     ; In[10]       ; In[10]      ; 0.500        ; 3.247      ; 4.279      ;
; -1.230 ; In[10]    ; InstructionDecoder:decoder|EN_B   ; In[10]       ; In[10]      ; 0.500        ; 3.082      ; 4.149      ;
; -1.123 ; In[10]    ; InstructionDecoder:decoder|CLR    ; In[10]       ; In[10]      ; 0.500        ; 3.186      ; 3.973      ;
; -1.016 ; In[10]    ; InstructionDecoder:decoder|EN_OUT ; In[10]       ; In[10]      ; 0.500        ; 3.185      ; 4.136      ;
; -0.997 ; In[10]    ; InstructionDecoder:decoder|EN_A   ; In[10]       ; In[10]      ; 0.500        ; 3.186      ; 3.868      ;
; -0.948 ; In[10]    ; InstructionDecoder:decoder|S1     ; In[10]       ; In[10]      ; 1.000        ; 3.247      ; 4.425      ;
; -0.907 ; In[10]    ; InstructionDecoder:decoder|S0     ; In[10]       ; In[10]      ; 0.500        ; 1.432      ; 2.272      ;
; -0.704 ; In[10]    ; InstructionDecoder:decoder|EN_B   ; In[10]       ; In[10]      ; 1.000        ; 3.082      ; 4.123      ;
; -0.523 ; In[10]    ; InstructionDecoder:decoder|CLR    ; In[10]       ; In[10]      ; 1.000        ; 3.186      ; 3.873      ;
; -0.383 ; In[10]    ; InstructionDecoder:decoder|EN_A   ; In[10]       ; In[10]      ; 1.000        ; 3.186      ; 3.754      ;
; -0.358 ; In[10]    ; InstructionDecoder:decoder|EN_OUT ; In[10]       ; In[10]      ; 1.000        ; 3.185      ; 3.978      ;
; -0.315 ; In[10]    ; InstructionDecoder:decoder|S0     ; In[10]       ; In[10]      ; 1.000        ; 1.432      ; 2.180      ;
+--------+-----------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'In[10]'                                                                                         ;
+-------+-----------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.323 ; In[10]    ; InstructionDecoder:decoder|EN_A   ; In[10]       ; In[10]      ; 0.000        ; 3.301      ; 3.624      ;
; 0.438 ; In[10]    ; InstructionDecoder:decoder|CLR    ; In[10]       ; In[10]      ; 0.000        ; 3.300      ; 3.738      ;
; 0.456 ; In[10]    ; InstructionDecoder:decoder|EN_OUT ; In[10]       ; In[10]      ; 0.000        ; 3.299      ; 3.755      ;
; 0.621 ; In[10]    ; InstructionDecoder:decoder|S0     ; In[10]       ; In[10]      ; 0.000        ; 1.471      ; 2.092      ;
; 0.785 ; In[10]    ; InstructionDecoder:decoder|EN_B   ; In[10]       ; In[10]      ; 0.000        ; 3.192      ; 3.977      ;
; 0.917 ; In[10]    ; InstructionDecoder:decoder|EN_A   ; In[10]       ; In[10]      ; -0.500       ; 3.301      ; 3.738      ;
; 0.923 ; In[10]    ; InstructionDecoder:decoder|S1     ; In[10]       ; In[10]      ; 0.000        ; 3.353      ; 4.276      ;
; 1.020 ; In[10]    ; InstructionDecoder:decoder|CLR    ; In[10]       ; In[10]      ; -0.500       ; 3.300      ; 3.840      ;
; 1.087 ; In[10]    ; InstructionDecoder:decoder|EN_OUT ; In[10]       ; In[10]      ; -0.500       ; 3.299      ; 3.906      ;
; 1.198 ; In[10]    ; InstructionDecoder:decoder|S0     ; In[10]       ; In[10]      ; -0.500       ; 1.471      ; 2.189      ;
; 1.254 ; In[10]    ; InstructionDecoder:decoder|S1     ; In[10]       ; In[10]      ; -0.500       ; 3.353      ; 4.127      ;
; 1.298 ; In[10]    ; InstructionDecoder:decoder|EN_B   ; In[10]       ; In[10]      ; -0.500       ; 3.192      ; 4.010      ;
+-------+-----------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'Clk'                                                                                                                  ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.479 ; Register8bit:RegisterOut|Qout[4] ; Register8bit:RegisterB|Qout[4]   ; Clk          ; Clk         ; 0.000        ; 0.058      ; 0.681      ;
; 0.490 ; Register8bit:RegisterOut|Qout[2] ; Register8bit:RegisterB|Qout[2]   ; Clk          ; Clk         ; 0.000        ; 0.058      ; 0.692      ;
; 0.596 ; Register8bit:RegisterOut|Qout[7] ; Register8bit:RegisterB|Qout[7]   ; Clk          ; Clk         ; 0.000        ; 0.058      ; 0.798      ;
; 0.601 ; Register8bit:RegisterOut|Qout[6] ; Register8bit:RegisterB|Qout[6]   ; Clk          ; Clk         ; 0.000        ; 0.058      ; 0.803      ;
; 0.614 ; Register8bit:RegisterOut|Qout[5] ; Register8bit:RegisterB|Qout[5]   ; Clk          ; Clk         ; 0.000        ; 0.058      ; 0.816      ;
; 0.621 ; InstructionDecoder:decoder|S0    ; Register8bit:RegisterB|Qout[0]   ; In[10]       ; Clk         ; 0.000        ; 0.425      ; 1.230      ;
; 0.726 ; Register8bit:RegisterA|Qout[6]   ; RegA[6]~reg0                     ; Clk          ; Clk         ; 0.000        ; 0.061      ; 0.931      ;
; 0.727 ; Register8bit:RegisterOut|Qout[4] ; Result[4]~reg0                   ; Clk          ; Clk         ; 0.000        ; 0.065      ; 0.936      ;
; 0.735 ; Register8bit:RegisterA|Qout[5]   ; RegA[5]~reg0                     ; Clk          ; Clk         ; 0.000        ; 0.036      ; 0.915      ;
; 0.806 ; Register8bit:RegisterA|Qout[3]   ; RegA[3]~reg0                     ; Clk          ; Clk         ; 0.000        ; 0.081      ; 1.031      ;
; 0.828 ; Register8bit:RegisterOut|Qout[6] ; Result[6]~reg0                   ; Clk          ; Clk         ; 0.000        ; 0.065      ; 1.037      ;
; 0.830 ; Register8bit:RegisterB|Qout[4]   ; RegB[4]~reg0                     ; Clk          ; Clk         ; 0.000        ; 0.060      ; 1.034      ;
; 0.852 ; Register8bit:RegisterB|Qout[6]   ; RegB[6]~reg0                     ; Clk          ; Clk         ; 0.000        ; 0.060      ; 1.056      ;
; 0.865 ; InstructionDecoder:decoder|S0    ; Register8bit:RegisterB|Qout[1]   ; In[10]       ; Clk         ; 0.000        ; 0.447      ; 1.496      ;
; 0.865 ; InstructionDecoder:decoder|S0    ; Register8bit:RegisterB|Qout[6]   ; In[10]       ; Clk         ; 0.000        ; 0.447      ; 1.496      ;
; 0.866 ; InstructionDecoder:decoder|S0    ; Register8bit:RegisterB|Qout[7]   ; In[10]       ; Clk         ; 0.000        ; 0.447      ; 1.497      ;
; 0.868 ; InstructionDecoder:decoder|S0    ; Register8bit:RegisterB|Qout[5]   ; In[10]       ; Clk         ; 0.000        ; 0.447      ; 1.499      ;
; 0.890 ; Register8bit:RegisterB|Qout[1]   ; Register8bit:RegisterOut|Qout[1] ; Clk          ; Clk         ; 0.000        ; 0.374      ; 1.408      ;
; 0.901 ; Register8bit:RegisterB|Qout[2]   ; RegB[2]~reg0                     ; Clk          ; Clk         ; 0.000        ; 0.060      ; 1.105      ;
; 0.909 ; Register8bit:RegisterA|Qout[7]   ; RegA[7]~reg0                     ; Clk          ; Clk         ; 0.000        ; 0.035      ; 1.088      ;
; 0.935 ; Register8bit:RegisterB|Qout[3]   ; Register8bit:RegisterOut|Qout[3] ; Clk          ; Clk         ; 0.000        ; 0.374      ; 1.453      ;
; 0.943 ; Register8bit:RegisterOut|Qout[2] ; Result[2]~reg0                   ; Clk          ; Clk         ; 0.000        ; 0.042      ; 1.129      ;
; 0.945 ; Register8bit:RegisterB|Qout[0]   ; RegB[0]~reg0                     ; Clk          ; Clk         ; 0.000        ; 0.081      ; 1.170      ;
; 0.959 ; Register8bit:RegisterOut|Qout[7] ; Result[7]~reg0                   ; Clk          ; Clk         ; 0.000        ; 0.042      ; 1.145      ;
; 0.959 ; Register8bit:RegisterB|Qout[5]   ; RegB[5]~reg0                     ; Clk          ; Clk         ; 0.000        ; 0.037      ; 1.140      ;
; 0.969 ; Register8bit:RegisterA|Qout[0]   ; RegA[0]~reg0                     ; Clk          ; Clk         ; 0.000        ; 0.081      ; 1.194      ;
; 0.995 ; Register8bit:RegisterA|Qout[4]   ; RegA[4]~reg0                     ; Clk          ; Clk         ; 0.000        ; 0.081      ; 1.220      ;
; 0.999 ; InstructionDecoder:decoder|S0    ; Register8bit:RegisterB|Qout[3]   ; In[10]       ; Clk         ; 0.000        ; 0.447      ; 1.630      ;
; 1.000 ; InstructionDecoder:decoder|S0    ; Register8bit:RegisterB|Qout[4]   ; In[10]       ; Clk         ; 0.000        ; 0.447      ; 1.631      ;
; 1.001 ; InstructionDecoder:decoder|S0    ; Register8bit:RegisterB|Qout[2]   ; In[10]       ; Clk         ; 0.000        ; 0.447      ; 1.632      ;
; 1.012 ; Register8bit:RegisterB|Qout[4]   ; Register8bit:RegisterOut|Qout[4] ; Clk          ; Clk         ; 0.000        ; 0.056      ; 1.212      ;
; 1.041 ; Register8bit:RegisterA|Qout[1]   ; RegA[1]~reg0                     ; Clk          ; Clk         ; 0.000        ; 0.084      ; 1.269      ;
; 1.110 ; Register8bit:RegisterA|Qout[7]   ; Register8bit:RegisterOut|Qout[6] ; Clk          ; Clk         ; 0.000        ; 0.056      ; 1.310      ;
; 1.131 ; Register8bit:RegisterOut|Qout[1] ; Register8bit:RegisterB|Qout[1]   ; Clk          ; Clk         ; 0.000        ; -0.247     ; 1.028      ;
; 1.139 ; Register8bit:RegisterB|Qout[3]   ; RegB[3]~reg0                     ; Clk          ; Clk         ; 0.000        ; 0.042      ; 1.325      ;
; 1.149 ; Register8bit:RegisterB|Qout[1]   ; RegB[1]~reg0                     ; Clk          ; Clk         ; 0.000        ; 0.066      ; 1.359      ;
; 1.161 ; Register8bit:RegisterA|Qout[3]   ; Register8bit:RegisterOut|Qout[3] ; Clk          ; Clk         ; 0.000        ; 0.395      ; 1.700      ;
; 1.168 ; Register8bit:RegisterA|Qout[1]   ; Register8bit:RegisterOut|Qout[1] ; Clk          ; Clk         ; 0.000        ; 0.395      ; 1.707      ;
; 1.173 ; Register8bit:RegisterOut|Qout[3] ; Register8bit:RegisterB|Qout[3]   ; Clk          ; Clk         ; 0.000        ; -0.247     ; 1.070      ;
; 1.192 ; Register8bit:RegisterA|Qout[2]   ; RegA[2]~reg0                     ; Clk          ; Clk         ; 0.000        ; 0.086      ; 1.422      ;
; 1.245 ; Register8bit:RegisterB|Qout[7]   ; Register8bit:RegisterOut|Qout[1] ; Clk          ; Clk         ; 0.000        ; 0.374      ; 1.763      ;
; 1.248 ; Register8bit:RegisterB|Qout[7]   ; Register8bit:RegisterOut|Qout[0] ; Clk          ; Clk         ; 0.000        ; 0.374      ; 1.766      ;
; 1.254 ; Register8bit:RegisterB|Qout[7]   ; Register8bit:RegisterOut|Qout[3] ; Clk          ; Clk         ; 0.000        ; 0.374      ; 1.772      ;
; 1.266 ; Register8bit:RegisterA|Qout[1]   ; Register8bit:RegisterOut|Qout[2] ; Clk          ; Clk         ; 0.000        ; 0.077      ; 1.487      ;
; 1.285 ; Register8bit:RegisterB|Qout[6]   ; Register8bit:RegisterOut|Qout[6] ; Clk          ; Clk         ; 0.000        ; 0.056      ; 1.485      ;
; 1.349 ; Register8bit:RegisterA|Qout[4]   ; Register8bit:RegisterOut|Qout[3] ; Clk          ; Clk         ; 0.000        ; 0.395      ; 1.888      ;
; 1.355 ; Register8bit:RegisterA|Qout[1]   ; Register8bit:RegisterOut|Qout[0] ; Clk          ; Clk         ; 0.000        ; 0.395      ; 1.894      ;
; 1.360 ; Register8bit:RegisterB|Qout[0]   ; Register8bit:RegisterOut|Qout[0] ; Clk          ; Clk         ; 0.000        ; 0.395      ; 1.899      ;
; 1.375 ; Register8bit:RegisterA|Qout[6]   ; Register8bit:RegisterOut|Qout[6] ; Clk          ; Clk         ; 0.000        ; 0.057      ; 1.576      ;
; 1.382 ; Register8bit:RegisterB|Qout[7]   ; RegB[7]~reg0                     ; Clk          ; Clk         ; 0.000        ; 0.035      ; 1.561      ;
; 1.402 ; Register8bit:RegisterOut|Qout[5] ; Result[5]~reg0                   ; Clk          ; Clk         ; 0.000        ; 0.042      ; 1.588      ;
; 1.421 ; Register8bit:RegisterA|Qout[7]   ; Register8bit:RegisterOut|Qout[0] ; Clk          ; Clk         ; 0.000        ; 0.374      ; 1.939      ;
; 1.422 ; Register8bit:RegisterA|Qout[2]   ; Register8bit:RegisterOut|Qout[2] ; Clk          ; Clk         ; 0.000        ; 0.077      ; 1.643      ;
; 1.425 ; Register8bit:RegisterA|Qout[7]   ; Register8bit:RegisterOut|Qout[3] ; Clk          ; Clk         ; 0.000        ; 0.374      ; 1.943      ;
; 1.447 ; Register8bit:RegisterOut|Qout[1] ; Result[1]~reg0                   ; Clk          ; Clk         ; 0.000        ; -0.263     ; 1.328      ;
; 1.455 ; Register8bit:RegisterOut|Qout[0] ; Result[0]~reg0                   ; Clk          ; Clk         ; 0.000        ; -0.263     ; 1.336      ;
; 1.455 ; Register8bit:RegisterA|Qout[5]   ; Register8bit:RegisterOut|Qout[4] ; Clk          ; Clk         ; 0.000        ; 0.057      ; 1.656      ;
; 1.456 ; Register8bit:RegisterA|Qout[7]   ; Register8bit:RegisterOut|Qout[1] ; Clk          ; Clk         ; 0.000        ; 0.374      ; 1.974      ;
; 1.457 ; Register8bit:RegisterA|Qout[4]   ; Register8bit:RegisterOut|Qout[4] ; Clk          ; Clk         ; 0.000        ; 0.077      ; 1.678      ;
; 1.462 ; Register8bit:RegisterA|Qout[5]   ; Register8bit:RegisterOut|Qout[5] ; Clk          ; Clk         ; 0.000        ; 0.057      ; 1.663      ;
; 1.497 ; Register8bit:RegisterA|Qout[0]   ; Register8bit:RegisterOut|Qout[0] ; Clk          ; Clk         ; 0.000        ; 0.395      ; 2.036      ;
; 1.525 ; Register8bit:RegisterA|Qout[5]   ; Register8bit:RegisterOut|Qout[6] ; Clk          ; Clk         ; 0.000        ; 0.057      ; 1.726      ;
; 1.542 ; Register8bit:RegisterOut|Qout[3] ; Result[3]~reg0                   ; Clk          ; Clk         ; 0.000        ; -0.263     ; 1.423      ;
; 1.546 ; Register8bit:RegisterA|Qout[4]   ; Register8bit:RegisterOut|Qout[5] ; Clk          ; Clk         ; 0.000        ; 0.077      ; 1.767      ;
; 1.554 ; Register8bit:RegisterA|Qout[0]   ; Register8bit:RegisterOut|Qout[1] ; Clk          ; Clk         ; 0.000        ; 0.395      ; 2.093      ;
; 1.565 ; Register8bit:RegisterB|Qout[5]   ; Register8bit:RegisterOut|Qout[5] ; Clk          ; Clk         ; 0.000        ; 0.056      ; 1.765      ;
; 1.573 ; Register8bit:RegisterA|Qout[3]   ; Register8bit:RegisterOut|Qout[4] ; Clk          ; Clk         ; 0.000        ; 0.077      ; 1.794      ;
; 1.583 ; InstructionDecoder:decoder|CLR   ; Register8bit:RegisterA|Qout[6]   ; In[10]       ; Clk         ; 0.000        ; -1.308     ; 0.459      ;
; 1.585 ; Register8bit:RegisterA|Qout[6]   ; Register8bit:RegisterOut|Qout[5] ; Clk          ; Clk         ; 0.000        ; 0.057      ; 1.786      ;
; 1.585 ; InstructionDecoder:decoder|CLR   ; Register8bit:RegisterA|Qout[5]   ; In[10]       ; Clk         ; 0.000        ; -1.308     ; 0.461      ;
; 1.601 ; Register8bit:RegisterA|Qout[3]   ; Register8bit:RegisterOut|Qout[2] ; Clk          ; Clk         ; 0.000        ; 0.077      ; 1.822      ;
; 1.635 ; Register8bit:RegisterA|Qout[6]   ; Register8bit:RegisterOut|Qout[0] ; Clk          ; Clk         ; 0.000        ; 0.375      ; 2.154      ;
; 1.635 ; Register8bit:RegisterB|Qout[7]   ; Register8bit:RegisterOut|Qout[2] ; Clk          ; Clk         ; 0.000        ; 0.056      ; 1.835      ;
; 1.639 ; Register8bit:RegisterA|Qout[6]   ; Register8bit:RegisterOut|Qout[3] ; Clk          ; Clk         ; 0.000        ; 0.375      ; 2.158      ;
; 1.642 ; InstructionDecoder:decoder|CLR   ; Register8bit:RegisterA|Qout[7]   ; In[10]       ; Clk         ; 0.000        ; -1.307     ; 0.519      ;
; 1.646 ; Register8bit:RegisterB|Qout[6]   ; Register8bit:RegisterOut|Qout[0] ; Clk          ; Clk         ; 0.000        ; 0.374      ; 2.164      ;
; 1.648 ; Register8bit:RegisterB|Qout[6]   ; Register8bit:RegisterOut|Qout[1] ; Clk          ; Clk         ; 0.000        ; 0.374      ; 2.166      ;
; 1.650 ; Register8bit:RegisterB|Qout[6]   ; Register8bit:RegisterOut|Qout[3] ; Clk          ; Clk         ; 0.000        ; 0.374      ; 2.168      ;
; 1.672 ; Register8bit:RegisterA|Qout[5]   ; Register8bit:RegisterOut|Qout[0] ; Clk          ; Clk         ; 0.000        ; 0.375      ; 2.191      ;
; 1.676 ; Register8bit:RegisterA|Qout[5]   ; Register8bit:RegisterOut|Qout[3] ; Clk          ; Clk         ; 0.000        ; 0.375      ; 2.195      ;
; 1.683 ; Register8bit:RegisterB|Qout[7]   ; Register8bit:RegisterOut|Qout[7] ; Clk          ; Clk         ; 0.000        ; 0.056      ; 1.883      ;
; 1.683 ; Register8bit:RegisterA|Qout[6]   ; Register8bit:RegisterOut|Qout[1] ; Clk          ; Clk         ; 0.000        ; 0.375      ; 2.202      ;
; 1.683 ; Register8bit:RegisterB|Qout[7]   ; Register8bit:RegisterOut|Qout[4] ; Clk          ; Clk         ; 0.000        ; 0.056      ; 1.883      ;
; 1.684 ; InstructionDecoder:decoder|CLR   ; Register8bit:RegisterA|Qout[3]   ; In[10]       ; Clk         ; 0.000        ; -1.329     ; 0.539      ;
; 1.686 ; InstructionDecoder:decoder|CLR   ; Register8bit:RegisterA|Qout[4]   ; In[10]       ; Clk         ; 0.000        ; -1.329     ; 0.541      ;
; 1.715 ; Register8bit:RegisterB|Qout[5]   ; Register8bit:RegisterOut|Qout[0] ; Clk          ; Clk         ; 0.000        ; 0.374      ; 2.233      ;
; 1.719 ; Register8bit:RegisterB|Qout[5]   ; Register8bit:RegisterOut|Qout[3] ; Clk          ; Clk         ; 0.000        ; 0.374      ; 2.237      ;
; 1.720 ; Register8bit:RegisterA|Qout[5]   ; Register8bit:RegisterOut|Qout[1] ; Clk          ; Clk         ; 0.000        ; 0.375      ; 2.239      ;
; 1.721 ; Register8bit:RegisterA|Qout[7]   ; Register8bit:RegisterOut|Qout[7] ; Clk          ; Clk         ; 0.000        ; 0.056      ; 1.921      ;
; 1.727 ; Register8bit:RegisterB|Qout[5]   ; Register8bit:RegisterOut|Qout[1] ; Clk          ; Clk         ; 0.000        ; 0.374      ; 2.245      ;
; 1.745 ; Register8bit:RegisterB|Qout[4]   ; Register8bit:RegisterOut|Qout[0] ; Clk          ; Clk         ; 0.000        ; 0.374      ; 2.263      ;
; 1.749 ; Register8bit:RegisterB|Qout[4]   ; Register8bit:RegisterOut|Qout[3] ; Clk          ; Clk         ; 0.000        ; 0.374      ; 2.267      ;
; 1.755 ; Register8bit:RegisterB|Qout[4]   ; Register8bit:RegisterOut|Qout[1] ; Clk          ; Clk         ; 0.000        ; 0.374      ; 2.273      ;
; 1.779 ; InstructionDecoder:decoder|CLR   ; Register8bit:RegisterOut|Qout[2] ; In[10]       ; Clk         ; 0.000        ; -1.308     ; 0.655      ;
; 1.779 ; InstructionDecoder:decoder|CLR   ; Register8bit:RegisterOut|Qout[4] ; In[10]       ; Clk         ; 0.000        ; -1.308     ; 0.655      ;
; 1.779 ; InstructionDecoder:decoder|CLR   ; Register8bit:RegisterOut|Qout[5] ; In[10]       ; Clk         ; 0.000        ; -1.308     ; 0.655      ;
; 1.779 ; InstructionDecoder:decoder|CLR   ; Register8bit:RegisterOut|Qout[6] ; In[10]       ; Clk         ; 0.000        ; -1.308     ; 0.655      ;
; 1.779 ; InstructionDecoder:decoder|CLR   ; Register8bit:RegisterOut|Qout[7] ; In[10]       ; Clk         ; 0.000        ; -1.308     ; 0.655      ;
; 1.788 ; Register8bit:RegisterOut|Qout[0] ; Register8bit:RegisterB|Qout[0]   ; Clk          ; Clk         ; 0.000        ; -0.269     ; 1.663      ;
; 1.792 ; InstructionDecoder:decoder|CLR   ; Register8bit:RegisterOut|Qout[0] ; In[10]       ; Clk         ; 0.000        ; -0.990     ; 0.986      ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+--------+--------+------------------+
; Clock  ; Slack  ; End Point TNS    ;
+--------+--------+------------------+
; Clk    ; -2.093 ; -24.298          ;
; In[10] ; -1.102 ; -4.661           ;
+--------+--------+------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+--------+-------+------------------+
; Clock  ; Slack ; End Point TNS    ;
+--------+-------+------------------+
; In[10] ; 0.246 ; 0.000            ;
; Clk    ; 0.266 ; 0.000            ;
+--------+-------+------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+--------+--------+--------------------------------+
; Clock  ; Slack  ; End Point TNS                  ;
+--------+--------+--------------------------------+
; Clk    ; -3.000 ; -54.180                        ;
; In[10] ; -3.000 ; -3.000                         ;
+--------+--------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'Clk'                                                                                                                ;
+--------+--------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; -2.093 ; InstructionDecoder:decoder|S3  ; Register8bit:RegisterOut|Qout[5] ; In[10]       ; Clk         ; 0.500        ; -1.338     ; 1.222      ;
; -2.034 ; InstructionDecoder:decoder|S1  ; Register8bit:RegisterOut|Qout[2] ; In[10]       ; Clk         ; 0.500        ; -1.339     ; 1.162      ;
; -2.028 ; InstructionDecoder:decoder|S2  ; Register8bit:RegisterOut|Qout[7] ; In[10]       ; Clk         ; 0.500        ; -1.338     ; 1.157      ;
; -1.994 ; InstructionDecoder:decoder|S3  ; Register8bit:RegisterOut|Qout[2] ; In[10]       ; Clk         ; 0.500        ; -1.338     ; 1.123      ;
; -1.991 ; InstructionDecoder:decoder|S1  ; Register8bit:RegisterOut|Qout[5] ; In[10]       ; Clk         ; 0.500        ; -1.339     ; 1.119      ;
; -1.989 ; InstructionDecoder:decoder|S1  ; Register8bit:RegisterOut|Qout[6] ; In[10]       ; Clk         ; 0.500        ; -1.339     ; 1.117      ;
; -1.985 ; InstructionDecoder:decoder|S2  ; Register8bit:RegisterOut|Qout[6] ; In[10]       ; Clk         ; 0.500        ; -1.338     ; 1.114      ;
; -1.978 ; InstructionDecoder:decoder|S2  ; Register8bit:RegisterOut|Qout[4] ; In[10]       ; Clk         ; 0.500        ; -1.338     ; 1.107      ;
; -1.978 ; InstructionDecoder:decoder|S2  ; Register8bit:RegisterOut|Qout[5] ; In[10]       ; Clk         ; 0.500        ; -1.338     ; 1.107      ;
; -1.907 ; InstructionDecoder:decoder|S1  ; Register8bit:RegisterOut|Qout[7] ; In[10]       ; Clk         ; 0.500        ; -1.339     ; 1.035      ;
; -1.899 ; InstructionDecoder:decoder|S1  ; Register8bit:RegisterOut|Qout[3] ; In[10]       ; Clk         ; 0.500        ; -1.150     ; 1.216      ;
; -1.890 ; InstructionDecoder:decoder|S1  ; Register8bit:RegisterOut|Qout[4] ; In[10]       ; Clk         ; 0.500        ; -1.339     ; 1.018      ;
; -1.862 ; InstructionDecoder:decoder|S3  ; Register8bit:RegisterOut|Qout[6] ; In[10]       ; Clk         ; 0.500        ; -1.338     ; 0.991      ;
; -1.852 ; InstructionDecoder:decoder|S3  ; Register8bit:RegisterOut|Qout[4] ; In[10]       ; Clk         ; 0.500        ; -1.338     ; 0.981      ;
; -1.834 ; InstructionDecoder:decoder|S2  ; Register8bit:RegisterOut|Qout[0] ; In[10]       ; Clk         ; 0.500        ; -1.149     ; 1.152      ;
; -1.831 ; InstructionDecoder:decoder|S3  ; Register8bit:RegisterOut|Qout[1] ; In[10]       ; Clk         ; 0.500        ; -1.149     ; 1.149      ;
; -1.824 ; InstructionDecoder:decoder|S1  ; Register8bit:RegisterOut|Qout[1] ; In[10]       ; Clk         ; 0.500        ; -1.150     ; 1.141      ;
; -1.801 ; InstructionDecoder:decoder|S1  ; Register8bit:RegisterOut|Qout[0] ; In[10]       ; Clk         ; 0.500        ; -1.150     ; 1.118      ;
; -1.780 ; InstructionDecoder:decoder|S3  ; Register8bit:RegisterOut|Qout[3] ; In[10]       ; Clk         ; 0.500        ; -1.149     ; 1.098      ;
; -1.733 ; InstructionDecoder:decoder|S3  ; Register8bit:RegisterOut|Qout[0] ; In[10]       ; Clk         ; 0.500        ; -1.149     ; 1.051      ;
; -1.602 ; InstructionDecoder:decoder|S3  ; Register8bit:RegisterOut|Qout[7] ; In[10]       ; Clk         ; 0.500        ; -1.338     ; 0.731      ;
; -1.590 ; InstructionDecoder:decoder|S2  ; Register8bit:RegisterOut|Qout[3] ; In[10]       ; Clk         ; 0.500        ; -1.149     ; 0.908      ;
; -1.584 ; InstructionDecoder:decoder|S2  ; Register8bit:RegisterOut|Qout[1] ; In[10]       ; Clk         ; 0.500        ; -1.149     ; 0.902      ;
; -1.451 ; InstructionDecoder:decoder|S2  ; Register8bit:RegisterOut|Qout[2] ; In[10]       ; Clk         ; 0.500        ; -1.338     ; 0.580      ;
; -1.293 ; Register8bit:RegisterA|Qout[2] ; Register8bit:RegisterOut|Qout[5] ; Clk          ; Clk         ; 1.000        ; -0.025     ; 2.255      ;
; -1.291 ; Register8bit:RegisterA|Qout[0] ; Register8bit:RegisterOut|Qout[5] ; Clk          ; Clk         ; 1.000        ; -0.025     ; 2.253      ;
; -1.226 ; Register8bit:RegisterA|Qout[5] ; Register8bit:RegisterOut|Qout[5] ; Clk          ; Clk         ; 1.000        ; -0.036     ; 2.177      ;
; -1.194 ; Register8bit:RegisterA|Qout[4] ; Register8bit:RegisterOut|Qout[5] ; Clk          ; Clk         ; 1.000        ; -0.024     ; 2.157      ;
; -1.159 ; Register8bit:RegisterB|Qout[1] ; Register8bit:RegisterOut|Qout[5] ; Clk          ; Clk         ; 1.000        ; -0.038     ; 2.108      ;
; -1.157 ; Register8bit:RegisterA|Qout[1] ; Register8bit:RegisterOut|Qout[5] ; Clk          ; Clk         ; 1.000        ; -0.025     ; 2.119      ;
; -1.148 ; Register8bit:RegisterB|Qout[0] ; Register8bit:RegisterOut|Qout[5] ; Clk          ; Clk         ; 1.000        ; -0.025     ; 2.110      ;
; -1.131 ; Register8bit:RegisterA|Qout[2] ; Register8bit:RegisterOut|Qout[6] ; Clk          ; Clk         ; 1.000        ; -0.025     ; 2.093      ;
; -1.129 ; Register8bit:RegisterA|Qout[0] ; Register8bit:RegisterOut|Qout[6] ; Clk          ; Clk         ; 1.000        ; -0.025     ; 2.091      ;
; -1.125 ; Register8bit:RegisterB|Qout[1] ; Register8bit:RegisterOut|Qout[6] ; Clk          ; Clk         ; 1.000        ; -0.038     ; 2.074      ;
; -1.108 ; Register8bit:RegisterB|Qout[1] ; Register8bit:RegisterOut|Qout[4] ; Clk          ; Clk         ; 1.000        ; -0.038     ; 2.057      ;
; -1.098 ; Register8bit:RegisterB|Qout[3] ; Register8bit:RegisterOut|Qout[5] ; Clk          ; Clk         ; 1.000        ; -0.038     ; 2.047      ;
; -1.088 ; Register8bit:RegisterA|Qout[3] ; Register8bit:RegisterOut|Qout[5] ; Clk          ; Clk         ; 1.000        ; -0.024     ; 2.051      ;
; -1.067 ; Register8bit:RegisterA|Qout[2] ; Register8bit:RegisterOut|Qout[2] ; Clk          ; Clk         ; 1.000        ; -0.025     ; 2.029      ;
; -1.065 ; Register8bit:RegisterA|Qout[0] ; Register8bit:RegisterOut|Qout[2] ; Clk          ; Clk         ; 1.000        ; -0.025     ; 2.027      ;
; -1.064 ; Register8bit:RegisterB|Qout[3] ; Register8bit:RegisterOut|Qout[6] ; Clk          ; Clk         ; 1.000        ; -0.038     ; 2.013      ;
; -1.054 ; Register8bit:RegisterA|Qout[2] ; Register8bit:RegisterOut|Qout[7] ; Clk          ; Clk         ; 1.000        ; -0.025     ; 2.016      ;
; -1.054 ; Register8bit:RegisterA|Qout[2] ; Register8bit:RegisterOut|Qout[4] ; Clk          ; Clk         ; 1.000        ; -0.025     ; 2.016      ;
; -1.052 ; Register8bit:RegisterA|Qout[0] ; Register8bit:RegisterOut|Qout[7] ; Clk          ; Clk         ; 1.000        ; -0.025     ; 2.014      ;
; -1.052 ; Register8bit:RegisterA|Qout[0] ; Register8bit:RegisterOut|Qout[4] ; Clk          ; Clk         ; 1.000        ; -0.025     ; 2.014      ;
; -1.047 ; Register8bit:RegisterB|Qout[2] ; Register8bit:RegisterOut|Qout[5] ; Clk          ; Clk         ; 1.000        ; -0.038     ; 1.996      ;
; -1.047 ; Register8bit:RegisterB|Qout[3] ; Register8bit:RegisterOut|Qout[4] ; Clk          ; Clk         ; 1.000        ; -0.038     ; 1.996      ;
; -1.032 ; Register8bit:RegisterA|Qout[4] ; Register8bit:RegisterOut|Qout[6] ; Clk          ; Clk         ; 1.000        ; -0.024     ; 1.995      ;
; -1.021 ; Register8bit:RegisterB|Qout[1] ; Register8bit:RegisterOut|Qout[7] ; Clk          ; Clk         ; 1.000        ; -0.038     ; 1.970      ;
; -1.002 ; Register8bit:RegisterB|Qout[2] ; Register8bit:RegisterOut|Qout[6] ; Clk          ; Clk         ; 1.000        ; -0.038     ; 1.951      ;
; -0.998 ; Register8bit:RegisterB|Qout[5] ; Register8bit:RegisterOut|Qout[6] ; Clk          ; Clk         ; 1.000        ; -0.038     ; 1.947      ;
; -0.997 ; Register8bit:RegisterB|Qout[5] ; Register8bit:RegisterOut|Qout[5] ; Clk          ; Clk         ; 1.000        ; -0.038     ; 1.946      ;
; -0.997 ; Register8bit:RegisterA|Qout[5] ; Register8bit:RegisterOut|Qout[6] ; Clk          ; Clk         ; 1.000        ; -0.036     ; 1.948      ;
; -0.997 ; Register8bit:RegisterB|Qout[0] ; Register8bit:RegisterOut|Qout[6] ; Clk          ; Clk         ; 1.000        ; -0.025     ; 1.959      ;
; -0.995 ; Register8bit:RegisterA|Qout[1] ; Register8bit:RegisterOut|Qout[6] ; Clk          ; Clk         ; 1.000        ; -0.025     ; 1.957      ;
; -0.985 ; Register8bit:RegisterB|Qout[2] ; Register8bit:RegisterOut|Qout[4] ; Clk          ; Clk         ; 1.000        ; -0.038     ; 1.934      ;
; -0.978 ; Register8bit:RegisterB|Qout[4] ; Register8bit:RegisterOut|Qout[5] ; Clk          ; Clk         ; 1.000        ; -0.038     ; 1.927      ;
; -0.971 ; Register8bit:RegisterA|Qout[6] ; Register8bit:RegisterOut|Qout[5] ; Clk          ; Clk         ; 1.000        ; -0.036     ; 1.922      ;
; -0.968 ; Register8bit:RegisterA|Qout[4] ; Register8bit:RegisterOut|Qout[2] ; Clk          ; Clk         ; 1.000        ; -0.024     ; 1.931      ;
; -0.960 ; Register8bit:RegisterB|Qout[3] ; Register8bit:RegisterOut|Qout[7] ; Clk          ; Clk         ; 1.000        ; -0.038     ; 1.909      ;
; -0.955 ; Register8bit:RegisterB|Qout[1] ; Register8bit:RegisterOut|Qout[3] ; Clk          ; Clk         ; 1.000        ; 0.151      ; 2.093      ;
; -0.955 ; Register8bit:RegisterA|Qout[4] ; Register8bit:RegisterOut|Qout[7] ; Clk          ; Clk         ; 1.000        ; -0.024     ; 1.918      ;
; -0.955 ; Register8bit:RegisterA|Qout[4] ; Register8bit:RegisterOut|Qout[4] ; Clk          ; Clk         ; 1.000        ; -0.024     ; 1.918      ;
; -0.935 ; Register8bit:RegisterA|Qout[3] ; Register8bit:RegisterOut|Qout[3] ; Clk          ; Clk         ; 1.000        ; 0.165      ; 2.087      ;
; -0.933 ; Register8bit:RegisterB|Qout[0] ; Register8bit:RegisterOut|Qout[7] ; Clk          ; Clk         ; 1.000        ; -0.025     ; 1.895      ;
; -0.933 ; Register8bit:RegisterB|Qout[0] ; Register8bit:RegisterOut|Qout[4] ; Clk          ; Clk         ; 1.000        ; -0.025     ; 1.895      ;
; -0.931 ; Register8bit:RegisterA|Qout[1] ; Register8bit:RegisterOut|Qout[2] ; Clk          ; Clk         ; 1.000        ; -0.025     ; 1.893      ;
; -0.928 ; Register8bit:RegisterB|Qout[4] ; Register8bit:RegisterOut|Qout[6] ; Clk          ; Clk         ; 1.000        ; -0.038     ; 1.877      ;
; -0.926 ; Register8bit:RegisterA|Qout[3] ; Register8bit:RegisterOut|Qout[6] ; Clk          ; Clk         ; 1.000        ; -0.024     ; 1.889      ;
; -0.922 ; Register8bit:RegisterB|Qout[0] ; Register8bit:RegisterOut|Qout[2] ; Clk          ; Clk         ; 1.000        ; -0.025     ; 1.884      ;
; -0.921 ; Register8bit:RegisterA|Qout[1] ; Register8bit:RegisterOut|Qout[4] ; Clk          ; Clk         ; 1.000        ; -0.025     ; 1.883      ;
; -0.918 ; Register8bit:RegisterA|Qout[1] ; Register8bit:RegisterOut|Qout[7] ; Clk          ; Clk         ; 1.000        ; -0.025     ; 1.880      ;
; -0.909 ; Register8bit:RegisterB|Qout[2] ; Register8bit:RegisterOut|Qout[7] ; Clk          ; Clk         ; 1.000        ; -0.038     ; 1.858      ;
; -0.894 ; Register8bit:RegisterB|Qout[5] ; Register8bit:RegisterOut|Qout[7] ; Clk          ; Clk         ; 1.000        ; -0.038     ; 1.843      ;
; -0.893 ; Register8bit:RegisterA|Qout[5] ; Register8bit:RegisterOut|Qout[7] ; Clk          ; Clk         ; 1.000        ; -0.036     ; 1.844      ;
; -0.889 ; Register8bit:RegisterB|Qout[1] ; Register8bit:RegisterOut|Qout[2] ; Clk          ; Clk         ; 1.000        ; -0.038     ; 1.838      ;
; -0.871 ; Register8bit:RegisterB|Qout[6] ; Register8bit:RegisterOut|Qout[5] ; Clk          ; Clk         ; 1.000        ; -0.038     ; 1.820      ;
; -0.862 ; Register8bit:RegisterA|Qout[3] ; Register8bit:RegisterOut|Qout[2] ; Clk          ; Clk         ; 1.000        ; -0.024     ; 1.825      ;
; -0.860 ; Register8bit:RegisterA|Qout[3] ; Register8bit:RegisterOut|Qout[4] ; Clk          ; Clk         ; 1.000        ; -0.024     ; 1.823      ;
; -0.849 ; Register8bit:RegisterA|Qout[3] ; Register8bit:RegisterOut|Qout[7] ; Clk          ; Clk         ; 1.000        ; -0.024     ; 1.812      ;
; -0.843 ; Register8bit:RegisterB|Qout[2] ; Register8bit:RegisterOut|Qout[3] ; Clk          ; Clk         ; 1.000        ; 0.151      ; 1.981      ;
; -0.842 ; Register8bit:RegisterB|Qout[2] ; Register8bit:RegisterOut|Qout[2] ; Clk          ; Clk         ; 1.000        ; -0.038     ; 1.791      ;
; -0.840 ; Register8bit:RegisterB|Qout[4] ; Register8bit:RegisterOut|Qout[7] ; Clk          ; Clk         ; 1.000        ; -0.038     ; 1.789      ;
; -0.838 ; Register8bit:RegisterB|Qout[3] ; Register8bit:RegisterOut|Qout[2] ; Clk          ; Clk         ; 1.000        ; -0.038     ; 1.787      ;
; -0.809 ; Register8bit:RegisterA|Qout[2] ; Register8bit:RegisterOut|Qout[1] ; Clk          ; Clk         ; 1.000        ; 0.164      ; 1.960      ;
; -0.809 ; Register8bit:RegisterA|Qout[6] ; Register8bit:RegisterOut|Qout[6] ; Clk          ; Clk         ; 1.000        ; -0.036     ; 1.760      ;
; -0.807 ; Register8bit:RegisterA|Qout[0] ; Register8bit:RegisterOut|Qout[1] ; Clk          ; Clk         ; 1.000        ; 0.164      ; 1.958      ;
; -0.796 ; Register8bit:RegisterB|Qout[6] ; Register8bit:RegisterOut|Qout[7] ; Clk          ; Clk         ; 1.000        ; -0.038     ; 1.745      ;
; -0.789 ; Register8bit:RegisterA|Qout[2] ; Register8bit:RegisterOut|Qout[3] ; Clk          ; Clk         ; 1.000        ; 0.164      ; 1.940      ;
; -0.787 ; Register8bit:RegisterA|Qout[0] ; Register8bit:RegisterOut|Qout[3] ; Clk          ; Clk         ; 1.000        ; 0.164      ; 1.938      ;
; -0.781 ; Register8bit:RegisterA|Qout[2] ; Register8bit:RegisterOut|Qout[0] ; Clk          ; Clk         ; 1.000        ; 0.164      ; 1.932      ;
; -0.779 ; Register8bit:RegisterA|Qout[0] ; Register8bit:RegisterOut|Qout[0] ; Clk          ; Clk         ; 1.000        ; 0.164      ; 1.930      ;
; -0.770 ; Register8bit:RegisterA|Qout[6] ; Register8bit:RegisterOut|Qout[7] ; Clk          ; Clk         ; 1.000        ; -0.036     ; 1.721      ;
; -0.768 ; Register8bit:RegisterA|Qout[1] ; Register8bit:RegisterOut|Qout[3] ; Clk          ; Clk         ; 1.000        ; 0.164      ; 1.919      ;
; -0.759 ; Register8bit:RegisterB|Qout[3] ; Register8bit:RegisterOut|Qout[3] ; Clk          ; Clk         ; 1.000        ; 0.151      ; 1.897      ;
; -0.754 ; Register8bit:RegisterB|Qout[5] ; Register8bit:RegisterOut|Qout[4] ; Clk          ; Clk         ; 1.000        ; -0.038     ; 1.703      ;
; -0.745 ; Register8bit:RegisterA|Qout[6] ; Register8bit:RegisterOut|Qout[2] ; Clk          ; Clk         ; 1.000        ; -0.036     ; 1.696      ;
; -0.732 ; Register8bit:RegisterA|Qout[6] ; Register8bit:RegisterOut|Qout[4] ; Clk          ; Clk         ; 1.000        ; -0.036     ; 1.683      ;
; -0.730 ; Register8bit:RegisterB|Qout[1] ; Register8bit:RegisterOut|Qout[1] ; Clk          ; Clk         ; 1.000        ; 0.151      ; 1.868      ;
; -0.729 ; Register8bit:RegisterB|Qout[4] ; Register8bit:RegisterOut|Qout[4] ; Clk          ; Clk         ; 1.000        ; -0.038     ; 1.678      ;
; -0.726 ; Register8bit:RegisterB|Qout[7] ; Register8bit:RegisterOut|Qout[7] ; Clk          ; Clk         ; 1.000        ; -0.038     ; 1.675      ;
+--------+--------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'In[10]'                                                                                         ;
+--------+-----------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -1.102 ; In[10]    ; InstructionDecoder:decoder|EN_B   ; In[10]       ; In[10]      ; 0.500        ; 1.871      ; 3.054      ;
; -0.900 ; In[10]    ; InstructionDecoder:decoder|CLR    ; In[10]       ; In[10]      ; 0.500        ; 1.934      ; 2.808      ;
; -0.833 ; In[10]    ; InstructionDecoder:decoder|EN_OUT ; In[10]       ; In[10]      ; 0.500        ; 1.933      ; 2.920      ;
; -0.815 ; In[10]    ; InstructionDecoder:decoder|EN_A   ; In[10]       ; In[10]      ; 0.500        ; 1.934      ; 2.739      ;
; -0.686 ; In[10]    ; InstructionDecoder:decoder|S0     ; In[10]       ; In[10]      ; 0.500        ; 0.827      ; 1.665      ;
; -0.325 ; In[10]    ; InstructionDecoder:decoder|S1     ; In[10]       ; In[10]      ; 1.000        ; 2.405      ; 3.239      ;
; -0.158 ; In[10]    ; InstructionDecoder:decoder|S1     ; In[10]       ; In[10]      ; 0.500        ; 2.405      ; 2.572      ;
; 0.008  ; In[10]    ; InstructionDecoder:decoder|CLR    ; In[10]       ; In[10]      ; 1.000        ; 1.934      ; 2.400      ;
; 0.025  ; In[10]    ; InstructionDecoder:decoder|EN_B   ; In[10]       ; In[10]      ; 1.000        ; 1.871      ; 2.427      ;
; 0.090  ; In[10]    ; InstructionDecoder:decoder|EN_A   ; In[10]       ; In[10]      ; 1.000        ; 1.934      ; 2.334      ;
; 0.091  ; In[10]    ; InstructionDecoder:decoder|EN_OUT ; In[10]       ; In[10]      ; 1.000        ; 1.933      ; 2.496      ;
; 0.186  ; In[10]    ; InstructionDecoder:decoder|S0     ; In[10]       ; In[10]      ; 1.000        ; 0.827      ; 1.293      ;
+--------+-----------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'In[10]'                                                                                         ;
+-------+-----------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.246 ; In[10]    ; InstructionDecoder:decoder|EN_A   ; In[10]       ; In[10]      ; 0.000        ; 2.006      ; 2.252      ;
; 0.307 ; In[10]    ; InstructionDecoder:decoder|CLR    ; In[10]       ; In[10]      ; 0.000        ; 2.006      ; 2.313      ;
; 0.339 ; In[10]    ; InstructionDecoder:decoder|EN_OUT ; In[10]       ; In[10]      ; 0.000        ; 2.005      ; 2.344      ;
; 0.384 ; In[10]    ; InstructionDecoder:decoder|S0     ; In[10]       ; In[10]      ; 0.000        ; 0.851      ; 1.235      ;
; 0.400 ; In[10]    ; InstructionDecoder:decoder|EN_B   ; In[10]       ; In[10]      ; 0.000        ; 1.939      ; 2.339      ;
; 0.481 ; In[10]    ; InstructionDecoder:decoder|S1     ; In[10]       ; In[10]      ; -0.500       ; 2.477      ; 2.478      ;
; 0.658 ; In[10]    ; InstructionDecoder:decoder|S1     ; In[10]       ; In[10]      ; 0.000        ; 2.477      ; 3.135      ;
; 1.128 ; In[10]    ; InstructionDecoder:decoder|EN_A   ; In[10]       ; In[10]      ; -0.500       ; 2.006      ; 2.654      ;
; 1.195 ; In[10]    ; InstructionDecoder:decoder|CLR    ; In[10]       ; In[10]      ; -0.500       ; 2.006      ; 2.721      ;
; 1.238 ; In[10]    ; InstructionDecoder:decoder|EN_OUT ; In[10]       ; In[10]      ; -0.500       ; 2.005      ; 2.763      ;
; 1.238 ; In[10]    ; InstructionDecoder:decoder|S0     ; In[10]       ; In[10]      ; -0.500       ; 0.851      ; 1.609      ;
; 1.499 ; In[10]    ; InstructionDecoder:decoder|EN_B   ; In[10]       ; In[10]      ; -0.500       ; 1.939      ; 2.958      ;
+-------+-----------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'Clk'                                                                                                                  ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.266 ; Register8bit:RegisterOut|Qout[4] ; Register8bit:RegisterB|Qout[4]   ; Clk          ; Clk         ; 0.000        ; 0.038      ; 0.388      ;
; 0.273 ; Register8bit:RegisterOut|Qout[2] ; Register8bit:RegisterB|Qout[2]   ; Clk          ; Clk         ; 0.000        ; 0.038      ; 0.395      ;
; 0.275 ; InstructionDecoder:decoder|S0    ; Register8bit:RegisterB|Qout[0]   ; In[10]       ; Clk         ; 0.000        ; 0.344      ; 0.743      ;
; 0.336 ; Register8bit:RegisterOut|Qout[7] ; Register8bit:RegisterB|Qout[7]   ; Clk          ; Clk         ; 0.000        ; 0.038      ; 0.458      ;
; 0.342 ; Register8bit:RegisterOut|Qout[6] ; Register8bit:RegisterB|Qout[6]   ; Clk          ; Clk         ; 0.000        ; 0.038      ; 0.464      ;
; 0.346 ; Register8bit:RegisterOut|Qout[5] ; Register8bit:RegisterB|Qout[5]   ; Clk          ; Clk         ; 0.000        ; 0.038      ; 0.468      ;
; 0.412 ; Register8bit:RegisterA|Qout[6]   ; RegA[6]~reg0                     ; Clk          ; Clk         ; 0.000        ; 0.045      ; 0.541      ;
; 0.422 ; Register8bit:RegisterOut|Qout[4] ; Result[4]~reg0                   ; Clk          ; Clk         ; 0.000        ; 0.044      ; 0.550      ;
; 0.426 ; Register8bit:RegisterA|Qout[5]   ; RegA[5]~reg0                     ; Clk          ; Clk         ; 0.000        ; 0.024      ; 0.534      ;
; 0.430 ; InstructionDecoder:decoder|S0    ; Register8bit:RegisterB|Qout[1]   ; In[10]       ; Clk         ; 0.000        ; 0.357      ; 0.911      ;
; 0.430 ; InstructionDecoder:decoder|S0    ; Register8bit:RegisterB|Qout[5]   ; In[10]       ; Clk         ; 0.000        ; 0.357      ; 0.911      ;
; 0.430 ; InstructionDecoder:decoder|S0    ; Register8bit:RegisterB|Qout[6]   ; In[10]       ; Clk         ; 0.000        ; 0.357      ; 0.911      ;
; 0.430 ; InstructionDecoder:decoder|S0    ; Register8bit:RegisterB|Qout[7]   ; In[10]       ; Clk         ; 0.000        ; 0.357      ; 0.911      ;
; 0.475 ; Register8bit:RegisterA|Qout[3]   ; RegA[3]~reg0                     ; Clk          ; Clk         ; 0.000        ; 0.057      ; 0.616      ;
; 0.478 ; Register8bit:RegisterB|Qout[4]   ; RegB[4]~reg0                     ; Clk          ; Clk         ; 0.000        ; 0.044      ; 0.606      ;
; 0.485 ; Register8bit:RegisterOut|Qout[6] ; Result[6]~reg0                   ; Clk          ; Clk         ; 0.000        ; 0.044      ; 0.613      ;
; 0.488 ; Register8bit:RegisterB|Qout[6]   ; RegB[6]~reg0                     ; Clk          ; Clk         ; 0.000        ; 0.044      ; 0.616      ;
; 0.497 ; InstructionDecoder:decoder|S0    ; Register8bit:RegisterB|Qout[4]   ; In[10]       ; Clk         ; 0.000        ; 0.357      ; 0.978      ;
; 0.499 ; InstructionDecoder:decoder|S0    ; Register8bit:RegisterB|Qout[2]   ; In[10]       ; Clk         ; 0.000        ; 0.357      ; 0.980      ;
; 0.499 ; InstructionDecoder:decoder|S0    ; Register8bit:RegisterB|Qout[3]   ; In[10]       ; Clk         ; 0.000        ; 0.357      ; 0.980      ;
; 0.502 ; Register8bit:RegisterB|Qout[1]   ; Register8bit:RegisterOut|Qout[1] ; Clk          ; Clk         ; 0.000        ; 0.233      ; 0.819      ;
; 0.510 ; Register8bit:RegisterB|Qout[2]   ; RegB[2]~reg0                     ; Clk          ; Clk         ; 0.000        ; 0.044      ; 0.638      ;
; 0.524 ; Register8bit:RegisterA|Qout[7]   ; RegA[7]~reg0                     ; Clk          ; Clk         ; 0.000        ; 0.023      ; 0.631      ;
; 0.529 ; Register8bit:RegisterB|Qout[3]   ; Register8bit:RegisterOut|Qout[3] ; Clk          ; Clk         ; 0.000        ; 0.233      ; 0.846      ;
; 0.551 ; Register8bit:RegisterOut|Qout[2] ; Result[2]~reg0                   ; Clk          ; Clk         ; 0.000        ; 0.032      ; 0.667      ;
; 0.555 ; Register8bit:RegisterOut|Qout[7] ; Result[7]~reg0                   ; Clk          ; Clk         ; 0.000        ; 0.032      ; 0.671      ;
; 0.555 ; Register8bit:RegisterB|Qout[0]   ; RegB[0]~reg0                     ; Clk          ; Clk         ; 0.000        ; 0.056      ; 0.695      ;
; 0.560 ; Register8bit:RegisterB|Qout[5]   ; RegB[5]~reg0                     ; Clk          ; Clk         ; 0.000        ; 0.027      ; 0.671      ;
; 0.569 ; Register8bit:RegisterA|Qout[0]   ; RegA[0]~reg0                     ; Clk          ; Clk         ; 0.000        ; 0.056      ; 0.709      ;
; 0.589 ; Register8bit:RegisterB|Qout[4]   ; Register8bit:RegisterOut|Qout[4] ; Clk          ; Clk         ; 0.000        ; 0.035      ; 0.708      ;
; 0.601 ; Register8bit:RegisterA|Qout[4]   ; RegA[4]~reg0                     ; Clk          ; Clk         ; 0.000        ; 0.057      ; 0.742      ;
; 0.618 ; Register8bit:RegisterA|Qout[1]   ; RegA[1]~reg0                     ; Clk          ; Clk         ; 0.000        ; 0.057      ; 0.759      ;
; 0.661 ; Register8bit:RegisterA|Qout[7]   ; Register8bit:RegisterOut|Qout[6] ; Clk          ; Clk         ; 0.000        ; 0.035      ; 0.780      ;
; 0.663 ; Register8bit:RegisterB|Qout[1]   ; RegB[1]~reg0                     ; Clk          ; Clk         ; 0.000        ; 0.048      ; 0.795      ;
; 0.672 ; Register8bit:RegisterOut|Qout[1] ; Register8bit:RegisterB|Qout[1]   ; Clk          ; Clk         ; 0.000        ; -0.151     ; 0.605      ;
; 0.677 ; Register8bit:RegisterA|Qout[3]   ; Register8bit:RegisterOut|Qout[3] ; Clk          ; Clk         ; 0.000        ; 0.246      ; 1.007      ;
; 0.685 ; Register8bit:RegisterB|Qout[3]   ; RegB[3]~reg0                     ; Clk          ; Clk         ; 0.000        ; 0.030      ; 0.799      ;
; 0.689 ; Register8bit:RegisterA|Qout[1]   ; Register8bit:RegisterOut|Qout[1] ; Clk          ; Clk         ; 0.000        ; 0.245      ; 1.018      ;
; 0.691 ; Register8bit:RegisterA|Qout[2]   ; RegA[2]~reg0                     ; Clk          ; Clk         ; 0.000        ; 0.059      ; 0.834      ;
; 0.702 ; Register8bit:RegisterOut|Qout[3] ; Register8bit:RegisterB|Qout[3]   ; Clk          ; Clk         ; 0.000        ; -0.151     ; 0.635      ;
; 0.706 ; Register8bit:RegisterB|Qout[7]   ; Register8bit:RegisterOut|Qout[0] ; Clk          ; Clk         ; 0.000        ; 0.233      ; 1.023      ;
; 0.730 ; Register8bit:RegisterB|Qout[7]   ; Register8bit:RegisterOut|Qout[3] ; Clk          ; Clk         ; 0.000        ; 0.233      ; 1.047      ;
; 0.744 ; Register8bit:RegisterA|Qout[1]   ; Register8bit:RegisterOut|Qout[2] ; Clk          ; Clk         ; 0.000        ; 0.047      ; 0.875      ;
; 0.749 ; Register8bit:RegisterB|Qout[7]   ; Register8bit:RegisterOut|Qout[1] ; Clk          ; Clk         ; 0.000        ; 0.233      ; 1.066      ;
; 0.753 ; Register8bit:RegisterB|Qout[6]   ; Register8bit:RegisterOut|Qout[6] ; Clk          ; Clk         ; 0.000        ; 0.035      ; 0.872      ;
; 0.791 ; Register8bit:RegisterB|Qout[0]   ; Register8bit:RegisterOut|Qout[0] ; Clk          ; Clk         ; 0.000        ; 0.245      ; 1.120      ;
; 0.813 ; Register8bit:RegisterA|Qout[1]   ; Register8bit:RegisterOut|Qout[0] ; Clk          ; Clk         ; 0.000        ; 0.245      ; 1.142      ;
; 0.816 ; Register8bit:RegisterA|Qout[4]   ; Register8bit:RegisterOut|Qout[3] ; Clk          ; Clk         ; 0.000        ; 0.246      ; 1.146      ;
; 0.816 ; Register8bit:RegisterA|Qout[6]   ; Register8bit:RegisterOut|Qout[6] ; Clk          ; Clk         ; 0.000        ; 0.036      ; 0.936      ;
; 0.817 ; Register8bit:RegisterB|Qout[7]   ; RegB[7]~reg0                     ; Clk          ; Clk         ; 0.000        ; 0.023      ; 0.924      ;
; 0.838 ; Register8bit:RegisterOut|Qout[5] ; Result[5]~reg0                   ; Clk          ; Clk         ; 0.000        ; 0.032      ; 0.954      ;
; 0.842 ; Register8bit:RegisterA|Qout[2]   ; Register8bit:RegisterOut|Qout[2] ; Clk          ; Clk         ; 0.000        ; 0.047      ; 0.973      ;
; 0.844 ; Register8bit:RegisterA|Qout[7]   ; Register8bit:RegisterOut|Qout[1] ; Clk          ; Clk         ; 0.000        ; 0.233      ; 1.161      ;
; 0.847 ; Register8bit:RegisterA|Qout[7]   ; Register8bit:RegisterOut|Qout[3] ; Clk          ; Clk         ; 0.000        ; 0.233      ; 1.164      ;
; 0.861 ; Register8bit:RegisterA|Qout[4]   ; Register8bit:RegisterOut|Qout[4] ; Clk          ; Clk         ; 0.000        ; 0.048      ; 0.993      ;
; 0.862 ; Register8bit:RegisterA|Qout[5]   ; Register8bit:RegisterOut|Qout[4] ; Clk          ; Clk         ; 0.000        ; 0.036      ; 0.982      ;
; 0.865 ; Register8bit:RegisterOut|Qout[1] ; Result[1]~reg0                   ; Clk          ; Clk         ; 0.000        ; -0.157     ; 0.792      ;
; 0.866 ; Register8bit:RegisterA|Qout[7]   ; Register8bit:RegisterOut|Qout[0] ; Clk          ; Clk         ; 0.000        ; 0.233      ; 1.183      ;
; 0.870 ; Register8bit:RegisterOut|Qout[0] ; Result[0]~reg0                   ; Clk          ; Clk         ; 0.000        ; -0.157     ; 0.797      ;
; 0.875 ; Register8bit:RegisterA|Qout[0]   ; Register8bit:RegisterOut|Qout[0] ; Clk          ; Clk         ; 0.000        ; 0.245      ; 1.204      ;
; 0.877 ; Register8bit:RegisterA|Qout[5]   ; Register8bit:RegisterOut|Qout[5] ; Clk          ; Clk         ; 0.000        ; 0.036      ; 0.997      ;
; 0.882 ; Register8bit:RegisterA|Qout[4]   ; Register8bit:RegisterOut|Qout[5] ; Clk          ; Clk         ; 0.000        ; 0.048      ; 1.014      ;
; 0.904 ; Register8bit:RegisterA|Qout[0]   ; Register8bit:RegisterOut|Qout[1] ; Clk          ; Clk         ; 0.000        ; 0.245      ; 1.233      ;
; 0.905 ; Register8bit:RegisterA|Qout[5]   ; Register8bit:RegisterOut|Qout[6] ; Clk          ; Clk         ; 0.000        ; 0.036      ; 1.025      ;
; 0.908 ; InstructionDecoder:decoder|CLR   ; Register8bit:RegisterA|Qout[6]   ; In[10]       ; Clk         ; 0.000        ; -0.752     ; 0.280      ;
; 0.909 ; InstructionDecoder:decoder|CLR   ; Register8bit:RegisterA|Qout[5]   ; In[10]       ; Clk         ; 0.000        ; -0.752     ; 0.281      ;
; 0.916 ; Register8bit:RegisterB|Qout[5]   ; Register8bit:RegisterOut|Qout[5] ; Clk          ; Clk         ; 0.000        ; 0.035      ; 1.035      ;
; 0.917 ; Register8bit:RegisterOut|Qout[3] ; Result[3]~reg0                   ; Clk          ; Clk         ; 0.000        ; -0.157     ; 0.844      ;
; 0.925 ; Register8bit:RegisterA|Qout[3]   ; Register8bit:RegisterOut|Qout[4] ; Clk          ; Clk         ; 0.000        ; 0.048      ; 1.057      ;
; 0.929 ; InstructionDecoder:decoder|CLR   ; Register8bit:RegisterA|Qout[7]   ; In[10]       ; Clk         ; 0.000        ; -0.750     ; 0.303      ;
; 0.948 ; Register8bit:RegisterA|Qout[6]   ; Register8bit:RegisterOut|Qout[5] ; Clk          ; Clk         ; 0.000        ; 0.036      ; 1.068      ;
; 0.949 ; Register8bit:RegisterA|Qout[3]   ; Register8bit:RegisterOut|Qout[2] ; Clk          ; Clk         ; 0.000        ; 0.048      ; 1.081      ;
; 0.959 ; Register8bit:RegisterB|Qout[6]   ; Register8bit:RegisterOut|Qout[0] ; Clk          ; Clk         ; 0.000        ; 0.233      ; 1.276      ;
; 0.967 ; InstructionDecoder:decoder|CLR   ; Register8bit:RegisterA|Qout[3]   ; In[10]       ; Clk         ; 0.000        ; -0.764     ; 0.327      ;
; 0.968 ; InstructionDecoder:decoder|CLR   ; Register8bit:RegisterA|Qout[4]   ; In[10]       ; Clk         ; 0.000        ; -0.764     ; 0.328      ;
; 0.983 ; Register8bit:RegisterB|Qout[6]   ; Register8bit:RegisterOut|Qout[3] ; Clk          ; Clk         ; 0.000        ; 0.233      ; 1.300      ;
; 0.986 ; Register8bit:RegisterA|Qout[6]   ; Register8bit:RegisterOut|Qout[1] ; Clk          ; Clk         ; 0.000        ; 0.234      ; 1.304      ;
; 0.989 ; Register8bit:RegisterA|Qout[6]   ; Register8bit:RegisterOut|Qout[3] ; Clk          ; Clk         ; 0.000        ; 0.234      ; 1.307      ;
; 1.002 ; Register8bit:RegisterB|Qout[7]   ; Register8bit:RegisterOut|Qout[7] ; Clk          ; Clk         ; 0.000        ; 0.035      ; 1.121      ;
; 1.002 ; Register8bit:RegisterB|Qout[6]   ; Register8bit:RegisterOut|Qout[1] ; Clk          ; Clk         ; 0.000        ; 0.233      ; 1.319      ;
; 1.002 ; Register8bit:RegisterB|Qout[7]   ; Register8bit:RegisterOut|Qout[4] ; Clk          ; Clk         ; 0.000        ; 0.035      ; 1.121      ;
; 1.008 ; Register8bit:RegisterA|Qout[6]   ; Register8bit:RegisterOut|Qout[0] ; Clk          ; Clk         ; 0.000        ; 0.234      ; 1.326      ;
; 1.009 ; Register8bit:RegisterB|Qout[5]   ; Register8bit:RegisterOut|Qout[0] ; Clk          ; Clk         ; 0.000        ; 0.233      ; 1.326      ;
; 1.011 ; InstructionDecoder:decoder|CLR   ; Register8bit:RegisterOut|Qout[2] ; In[10]       ; Clk         ; 0.000        ; -0.752     ; 0.383      ;
; 1.011 ; InstructionDecoder:decoder|CLR   ; Register8bit:RegisterOut|Qout[4] ; In[10]       ; Clk         ; 0.000        ; -0.752     ; 0.383      ;
; 1.011 ; InstructionDecoder:decoder|CLR   ; Register8bit:RegisterOut|Qout[5] ; In[10]       ; Clk         ; 0.000        ; -0.752     ; 0.383      ;
; 1.011 ; InstructionDecoder:decoder|CLR   ; Register8bit:RegisterOut|Qout[6] ; In[10]       ; Clk         ; 0.000        ; -0.752     ; 0.383      ;
; 1.011 ; InstructionDecoder:decoder|CLR   ; Register8bit:RegisterOut|Qout[7] ; In[10]       ; Clk         ; 0.000        ; -0.752     ; 0.383      ;
; 1.014 ; Register8bit:RegisterB|Qout[7]   ; Register8bit:RegisterOut|Qout[2] ; Clk          ; Clk         ; 0.000        ; 0.035      ; 1.133      ;
; 1.014 ; Register8bit:RegisterA|Qout[5]   ; Register8bit:RegisterOut|Qout[1] ; Clk          ; Clk         ; 0.000        ; 0.234      ; 1.332      ;
; 1.015 ; InstructionDecoder:decoder|CLR   ; Register8bit:RegisterOut|Qout[0] ; In[10]       ; Clk         ; 0.000        ; -0.554     ; 0.585      ;
; 1.015 ; InstructionDecoder:decoder|CLR   ; Register8bit:RegisterOut|Qout[1] ; In[10]       ; Clk         ; 0.000        ; -0.554     ; 0.585      ;
; 1.015 ; InstructionDecoder:decoder|CLR   ; Register8bit:RegisterOut|Qout[3] ; In[10]       ; Clk         ; 0.000        ; -0.554     ; 0.585      ;
; 1.017 ; Register8bit:RegisterA|Qout[5]   ; Register8bit:RegisterOut|Qout[3] ; Clk          ; Clk         ; 0.000        ; 0.234      ; 1.335      ;
; 1.018 ; Register8bit:RegisterA|Qout[7]   ; Register8bit:RegisterOut|Qout[7] ; Clk          ; Clk         ; 0.000        ; 0.035      ; 1.137      ;
; 1.029 ; Register8bit:RegisterB|Qout[4]   ; Register8bit:RegisterOut|Qout[0] ; Clk          ; Clk         ; 0.000        ; 0.233      ; 1.346      ;
; 1.033 ; Register8bit:RegisterB|Qout[5]   ; Register8bit:RegisterOut|Qout[3] ; Clk          ; Clk         ; 0.000        ; 0.233      ; 1.350      ;
; 1.036 ; Register8bit:RegisterA|Qout[5]   ; Register8bit:RegisterOut|Qout[0] ; Clk          ; Clk         ; 0.000        ; 0.234      ; 1.354      ;
; 1.052 ; Register8bit:RegisterB|Qout[5]   ; Register8bit:RegisterOut|Qout[1] ; Clk          ; Clk         ; 0.000        ; 0.233      ; 1.369      ;
; 1.052 ; InstructionDecoder:decoder|EN_B  ; Register8bit:RegisterB|Qout[1]   ; In[10]       ; Clk         ; 0.000        ; -0.687     ; 0.489      ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -3.361  ; 0.246 ; N/A      ; N/A     ; -3.000              ;
;  Clk             ; -3.361  ; 0.266 ; N/A      ; N/A     ; -3.000              ;
;  In[10]          ; -1.476  ; 0.246 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -72.82  ; 0.0   ; 0.0      ; 0.0     ; -57.18              ;
;  Clk             ; -65.350 ; 0.000 ; N/A      ; N/A     ; -54.180             ;
;  In[10]          ; -7.470  ; 0.000 ; N/A      ; N/A     ; -3.000              ;
+------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Result[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Result[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Result[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Result[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Result[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Result[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Result[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Result[7]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RegA[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RegA[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RegA[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RegA[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RegA[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RegA[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RegA[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RegA[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RegB[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RegB[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RegB[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RegB[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RegB[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RegB[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RegB[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RegB[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; Clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; In[0]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; In[1]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; In[2]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; In[3]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; In[4]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; In[5]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; In[6]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; In[7]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; In[9]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; In[10]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; In[11]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; In[8]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Result[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; Result[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; Result[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; Result[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; Result[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; Result[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; Result[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; Result[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.33 V              ; -0.00624 V          ; 0.185 V                              ; 0.097 V                              ; 2.82e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.33 V             ; -0.00624 V         ; 0.185 V                             ; 0.097 V                             ; 2.82e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; RegA[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; RegA[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; RegA[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; RegA[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; RegA[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; RegA[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; RegA[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; RegA[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; RegB[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.33 V              ; -0.00616 V          ; 0.191 V                              ; 0.099 V                              ; 2.83e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.33 V             ; -0.00616 V         ; 0.191 V                             ; 0.099 V                             ; 2.83e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; RegB[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.33 V              ; -0.00624 V          ; 0.185 V                              ; 0.097 V                              ; 2.82e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.33 V             ; -0.00624 V         ; 0.185 V                             ; 0.097 V                             ; 2.82e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; RegB[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; RegB[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.33 V              ; -0.00616 V          ; 0.191 V                              ; 0.099 V                              ; 2.83e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.33 V             ; -0.00616 V         ; 0.191 V                             ; 0.099 V                             ; 2.83e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; RegB[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; RegB[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; RegB[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; RegB[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.45e-09 V                   ; 2.38 V              ; -0.0609 V           ; 0.148 V                              ; 0.095 V                              ; 2.82e-10 s                  ; 2.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.45e-09 V                  ; 2.38 V             ; -0.0609 V          ; 0.148 V                             ; 0.095 V                             ; 2.82e-10 s                 ; 2.59e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Result[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; Result[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; Result[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; Result[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; Result[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; Result[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; Result[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; Result[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.33 V              ; -0.00349 V          ; 0.163 V                              ; 0.074 V                              ; 3.33e-09 s                  ; 3.14e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.33 V             ; -0.00349 V         ; 0.163 V                             ; 0.074 V                             ; 3.33e-09 s                 ; 3.14e-09 s                 ; Yes                       ; Yes                       ;
; RegA[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; RegA[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; RegA[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; RegA[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; RegA[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; RegA[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; RegA[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; RegA[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; RegB[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.33 V              ; -0.00344 V          ; 0.134 V                              ; 0.075 V                              ; 3.33e-09 s                  ; 3.16e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.33 V             ; -0.00344 V         ; 0.134 V                             ; 0.075 V                             ; 3.33e-09 s                 ; 3.16e-09 s                 ; Yes                       ; Yes                       ;
; RegB[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.33 V              ; -0.00349 V          ; 0.163 V                              ; 0.074 V                              ; 3.33e-09 s                  ; 3.14e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.33 V             ; -0.00349 V         ; 0.163 V                             ; 0.074 V                             ; 3.33e-09 s                 ; 3.14e-09 s                 ; Yes                       ; Yes                       ;
; RegB[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; RegB[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.33 V              ; -0.00344 V          ; 0.134 V                              ; 0.075 V                              ; 3.33e-09 s                  ; 3.16e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.33 V             ; -0.00344 V         ; 0.134 V                             ; 0.075 V                             ; 3.33e-09 s                 ; 3.16e-09 s                 ; Yes                       ; Yes                       ;
; RegB[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; RegB[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; RegB[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; RegB[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.74e-07 V                   ; 2.36 V              ; -0.0201 V           ; 0.072 V                              ; 0.033 V                              ; 4.04e-10 s                  ; 3.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.74e-07 V                  ; 2.36 V             ; -0.0201 V          ; 0.072 V                             ; 0.033 V                             ; 4.04e-10 s                 ; 3.29e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Result[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Result[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Result[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Result[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Result[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Result[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Result[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Result[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; RegA[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; RegA[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; RegA[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; RegA[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; RegA[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; RegA[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; RegA[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; RegA[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; RegB[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; RegB[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; RegB[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; RegB[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; RegB[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; RegB[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; RegB[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; RegB[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; Clk        ; Clk      ; 296      ; 0        ; 0        ; 0        ;
; In[10]     ; Clk      ; 56       ; 67       ; 0        ; 0        ;
; In[10]     ; In[10]   ; 5        ; 5        ; 1        ; 1        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; Clk        ; Clk      ; 296      ; 0        ; 0        ; 0        ;
; In[10]     ; Clk      ; 56       ; 67       ; 0        ; 0        ;
; In[10]     ; In[10]   ; 5        ; 5        ; 1        ; 1        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 11    ; 11   ;
; Unconstrained Input Port Paths  ; 33    ; 33   ;
; Unconstrained Output Ports      ; 24    ; 24   ;
; Unconstrained Output Port Paths ; 24    ; 24   ;
+---------------------------------+-------+------+


+--------------------------------------+
; Clock Status Summary                 ;
+--------+--------+------+-------------+
; Target ; Clock  ; Type ; Status      ;
+--------+--------+------+-------------+
; Clk    ; Clk    ; Base ; Constrained ;
; In[10] ; In[10] ; Base ; Constrained ;
+--------+--------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; In[0]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; In[1]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; In[2]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; In[3]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; In[4]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; In[5]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; In[6]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; In[7]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; In[8]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; In[9]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; In[11]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; RegA[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RegA[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RegA[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RegA[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RegA[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RegA[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RegA[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RegA[7]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RegB[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RegB[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RegB[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RegB[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RegB[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RegB[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RegB[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RegB[7]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Result[0]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Result[1]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Result[2]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Result[3]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Result[4]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Result[5]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Result[6]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Result[7]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; In[0]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; In[1]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; In[2]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; In[3]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; In[4]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; In[5]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; In[6]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; In[7]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; In[8]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; In[9]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; In[11]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; RegA[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RegA[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RegA[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RegA[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RegA[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RegA[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RegA[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RegA[7]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RegB[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RegB[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RegB[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RegB[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RegB[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RegB[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RegB[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RegB[7]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Result[0]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Result[1]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Result[2]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Result[3]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Result[4]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Result[5]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Result[6]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Result[7]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus Prime TimeQuest Timing Analyzer
    Info: Version 17.0.0 Build 595 04/25/2017 SJ Lite Edition
    Info: Processing started: Wed Aug 30 16:08:48 2017
Info: Command: quartus_sta TinyCPU -c TinyCPU
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Warning (335093): TimeQuest Timing Analyzer is analyzing 8 combinational loops as latches. For more details, run the Check Timing command in the TimeQuest Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'TinyCPU.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name Clk Clk
    Info (332105): create_clock -period 1.000 -name In[10] In[10]
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: decoder|WideOr7~0  from: datad  to: combout
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.361
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.361             -65.350 Clk 
    Info (332119):    -1.476              -7.470 In[10] 
Info (332146): Worst-case hold slack is 0.322
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.322               0.000 In[10] 
    Info (332119):     0.518               0.000 Clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -51.000 Clk 
    Info (332119):    -3.000              -3.000 In[10] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: decoder|WideOr7~0  from: datad  to: combout
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.927
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.927             -54.474 Clk 
    Info (332119):    -1.302              -6.575 In[10] 
Info (332146): Worst-case hold slack is 0.323
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.323               0.000 In[10] 
    Info (332119):     0.479               0.000 Clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -51.000 Clk 
    Info (332119):    -3.000              -3.000 In[10] 
Info: Analyzing Fast 1200mV 0C Model
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: decoder|WideOr7~0  from: datad  to: combout
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.093
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.093             -24.298 Clk 
    Info (332119):    -1.102              -4.661 In[10] 
Info (332146): Worst-case hold slack is 0.246
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.246               0.000 In[10] 
    Info (332119):     0.266               0.000 Clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -54.180 Clk 
    Info (332119):    -3.000              -3.000 In[10] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime TimeQuest Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 652 megabytes
    Info: Processing ended: Wed Aug 30 16:08:50 2017
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


