<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="synth_1" LaunchPart="xcau15p-sbvb484-1-i" LaunchTime="1720158498" LaunchIncrCheckpoint="$PSRCDIR/utils_1/imports/synth_1/top_level.dcp">
  <File Type="VDS-TIMINGSUMMARY" Name="top_block_wrapper_timing_summary_synth.rpt"/>
  <File Type="RDS-DCP" Name="top_block_wrapper.dcp"/>
  <File Type="RDS-UTIL-PB" Name="top_block_wrapper_utilization_synth.pb"/>
  <File Type="RDS-UTIL" Name="top_block_wrapper_utilization_synth.rpt"/>
  <File Type="RDS-PROPCONSTRS" Name="top_block_wrapper_drc_synth.rpt"/>
  <File Type="RDS-RDS" Name="top_block_wrapper.vds"/>
  <File Type="REPORTS-TCL" Name="top_block_wrapper_reports.tcl"/>
  <File Type="VDS-TIMING-PB" Name="top_block_wrapper_timing_summary_synth.pb"/>
  <File Type="PA-TCL" Name="top_block_wrapper.tcl"/>
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1" RelGenDir="$PGENDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PSRCDIR/sources_1/imports/new/u_led_inst.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../downloads/project_20240605/samidare_v0_20240515/samidare_v0_20240515.srcs/sources_1/imports/new/u_led_inst.v"/>
        <Attr Name="ImportTime" Val="1715392690"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/native_to_axi_lite_v1_0_M00_AXI.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/native_to_axi_lite_v1_0.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/imports/mii_init.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../lib/fakernet/vhdl/fnet_records.vhd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../lib/fakernet/vhdl/fnet_util_pkg.vhd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../lib/fakernet/data_gen_user.vhd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/RESET_INST.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/ip/gig_ethernet_pcs_pma_0_gt/gig_ethernet_pcs_pma_0_gt.xci">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../downloads/project_20240605/project_20240605/project_20240605.srcs/sources_1/ip/gig_ethernet_pcs_pma_0_gt/gig_ethernet_pcs_pma_0_gt.xci"/>
        <Attr Name="ImportTime" Val="1717578304"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/imports/gig_ethernet_pcs_pma_0_clocking.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/imports/gig_ethernet_pcs_pma_0_reset_sync_ex.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/imports/gig_ethernet_pcs_pma_0_resets.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/imports/gig_ethernet_pcs_pma_0_support.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/imports/gig_ethernet_pcs_pma_0_sync_block_ex.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/imports/gig_ethernet_pcs_pma_0_tx_elastic_buffer.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/imports/gig_ethernet_pcs_pma_0_example_design.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../lib/fakernet/text_config_data.vhd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../lib/fakernet/common/efb_xilinx_dna_port.vhd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../lib/fakernet/extra_vhdl/efnet_data_array_inject.vhd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../lib/fakernet/extra_vhdl/efnet_reg_counters.vhd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../lib/fakernet/common/efb_sim_events.vhd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../lib/fakernet/vhdl/fnet_ram_block_data.vhd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../lib/fakernet/common/efb_lmd_format_events.vhd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../lib/fakernet/common/efb_lmd_buffer_events.vhd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../lib/fakernet/vhdl/fnet_crc32.vhd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../lib/fakernet/vhdl/fnet_in_state.vhd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../lib/fakernet/vhdl/fnet_dyn_control.vhd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../lib/fakernet/vhdl/fnet_ntp_query_control.vhd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../lib/fakernet/vhdl/fnet_mon_pkt_control.vhd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../lib/fakernet/vhdl/fnet_packet_gen.vhd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../lib/fakernet/vhdl/fnet_out_state.vhd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../lib/fakernet/vhdl/fnet_out_pipeline.vhd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../lib/fakernet/vhdl/fnet_regaccess.vhd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../lib/fakernet/vhdl/fnet_ram_block_a11d16.vhd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../lib/fakernet/vhdl/fnet_local_reg.vhd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../lib/fakernet/vhdl/fnet_tcp_state.vhd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../lib/fakernet/vhdl/fnet_tcp_control.vhd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../lib/fakernet/vhdl/fnet_tcp_prepare.vhd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../lib/fakernet/vhdl/fnet_tcp_buffer.vhd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../lib/fakernet/vhdl/fnet_test_datagen.vhd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../lib/fakernet/vhdl/fnet_ram_block_stat.vhd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../lib/fakernet/vhdl/fnet_regacc_aux_stat.vhd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../lib/fakernet/vhdl/fnet_mdio.vhd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../lib/fakernet/vhdl/fakernet_module.vhd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/imports/efb_common_top.vhd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../lib/fakernet/extra_vhdl/efnet_rx_speed_sense.vhd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../lib/fakernet/extra_vhdl/efnet_octet_to_word.vhd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../lib/fakernet/vhdl/fnet_async_fifo.vhd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../lib/fakernet/extra_vhdl/efnet_word_in_fifo.vhd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../lib/fakernet/extra_vhdl/efnet_gmii_mii_rx.vhd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../lib/fakernet/extra_vhdl/efnet_word_out_fifo.vhd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../lib/fakernet/extra_vhdl/efnet_word_to_octet.vhd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../lib/fakernet/extra_vhdl/ddr/efnet_xilinx_oddr_by_oddr2.vhd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../lib/fakernet/extra_vhdl/efnet_gmii_mii_tx.vhd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/imports/fakernet_top.vhd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/LED_REG_READ_SEPARATE_v1_0_M00_AXI.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/LED_REG_READ_SEPARATE_v1_0.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/bd/top_block/top_block.bd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PGENDIR/sources_1/bd/top_block/hdl/top_block_wrapper.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/u_data_generator.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../downloads/project_20240605/samidare_v0_20240515/samidare_v0_20240515.srcs/sources_1/new/u_data_generator.v"/>
        <Attr Name="ImportTime" Val="1717554349"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/top_level.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../downloads/project_20240605/samidare_v0_20240515/samidare_v0_20240515.srcs/sources_1/imports/new/top_level.v"/>
        <Attr Name="ImportTime" Val="1717565880"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/ip/gig_ethernet_pcs_pma_0_gt.xcix">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../downloads/project_20240605/project_20240605/project_20240605.srcs/sources_1/ip/gig_ethernet_pcs_pma_0_gt.xcix"/>
        <Attr Name="ImportTime" Val="1717588244"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/bd/BRAM_REGISTER/BRAM_REGISTER.bd">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/LED_REG_READ_v1_0_M00_AXI.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/LED_REG_READ_v1_0.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/signal_delay.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="top_block_wrapper"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1">
    <Filter Type="Constrs"/>
    <File Path="$PSRCDIR/constrs_1/new/GTH.xdc">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../downloads/project_20240605/project_20240605/project_20240605.srcs/constrs_1/new/GTH.xdc"/>
        <Attr Name="ImportTime" Val="1718150967"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/constrs_1/new/main_io.xdc">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../downloads/project_20240605/project_20240605/project_20240605.srcs/constrs_1/new/main_io.xdc"/>
        <Attr Name="ImportTime" Val="1718150984"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/constrs_1/new/samidare_io.xdc">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../downloads/project_20240605/project_20240605/project_20240605.srcs/constrs_1/new/samidare_io.xdc"/>
        <Attr Name="ImportTime" Val="1718779681"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="TargetConstrsFile" Val="$PSRCDIR/constrs_1/new/samidare_io.xdc"/>
      <Option Name="ConstrsType" Val="XDC"/>
    </Config>
  </FileSet>
  <FileSet Name="utils" Type="Utils" RelSrcDir="$PSRCDIR/utils_1">
    <Filter Type="Utils"/>
    <File Path="$PSRCDIR/utils_1/imports/synth_1/top_level.dcp">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../downloads/project_20240605/samidare_v0_20240515/samidare_v0_20240515.srcs/utils_1/imports/synth_1/top_level.dcp"/>
        <Attr Name="ImportTime" Val="1717569952"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedInSteps" Val="synth_1"/>
        <Attr Name="AutoDcp" Val="1"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2022"/>
    <Step Id="synth_design"/>
  </Strategy>
  <BlockFileSet Type="BlockSrcs" Name="top_block_fakernet_top_0_0"/>
  <BlockFileSet Type="BlockSrcs" Name="top_block_axi_bram_ctrl_0_0"/>
  <BlockFileSet Type="BlockSrcs" Name="top_block_rst_clk_wiz_0_125M_0"/>
  <BlockFileSet Type="BlockSrcs" Name="top_block_vio_0_0"/>
  <BlockFileSet Type="BlockSrcs" Name="top_block_util_vector_logic_0_2"/>
  <BlockFileSet Type="BlockSrcs" Name="top_block_util_vector_logic_1_1"/>
  <BlockFileSet Type="BlockSrcs" Name="top_block_util_vector_logic_1_2"/>
  <BlockFileSet Type="BlockSrcs" Name="top_block_util_vector_logic_0_0"/>
  <BlockFileSet Type="BlockSrcs" Name="top_block_vio_0_1"/>
  <BlockFileSet Type="BlockSrcs" Name="top_block_util_vector_logic_1_0"/>
  <BlockFileSet Type="BlockSrcs" Name="top_block_util_vector_logic_2_0"/>
  <BlockFileSet Type="BlockSrcs" Name="top_block_clk_wiz_0_0"/>
  <BlockFileSet Type="BlockSrcs" Name="top_block_util_vector_logic_3_0"/>
  <BlockFileSet Type="BlockSrcs" Name="top_block_util_vector_logic_0_1"/>
  <BlockFileSet Type="BlockSrcs" Name="top_block_axi_bram_ctrl_1_0"/>
  <BlockFileSet Type="BlockSrcs" Name="top_block_native_to_axi_lite_v_0_0"/>
  <BlockFileSet Type="BlockSrcs" Name="top_block_util_vector_logic_2_1"/>
  <BlockFileSet Type="BlockSrcs" Name="top_block_RESET_INST_0_0"/>
  <BlockFileSet Type="BlockSrcs" Name="top_block_blk_mem_gen_0_0"/>
  <BlockFileSet Type="BlockSrcs" Name="top_block_LED_REG_READ_SEPARAT_1_0"/>
  <BlockFileSet Type="BlockSrcs" Name="top_block_mii_initializer_0_0"/>
  <BlockFileSet Type="BlockSrcs" Name="top_block_LED_REG_READ_SEPARAT_0_0"/>
  <BlockFileSet Type="BlockSrcs" Name="top_block_data_gen_user_0_0"/>
  <BlockFileSet Type="BlockSrcs" Name="top_block_u_led_inst_0_0"/>
  <BlockFileSet Type="BlockSrcs" Name="gig_ethernet_pcs_pma_0"/>
</GenRun>
