
NanoArchitecture.elf:     file format elf32-avr

Sections:
Idx Name          Size      VMA       LMA       File off  Algn
  0 .data         0000002e  00800100  00000150  000001c4  2**0
                  CONTENTS, ALLOC, LOAD, DATA
  1 .text         00000150  00000000  00000000  00000074  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
  2 .comment      00000030  00000000  00000000  000001f2  2**0
                  CONTENTS, READONLY
  3 .note.gnu.avr.deviceinfo 00000040  00000000  00000000  00000224  2**2
                  CONTENTS, READONLY
  4 .debug_aranges 000000e0  00000000  00000000  00000264  2**0
                  CONTENTS, READONLY, DEBUGGING
  5 .debug_info   00001257  00000000  00000000  00000344  2**0
                  CONTENTS, READONLY, DEBUGGING
  6 .debug_abbrev 00000ada  00000000  00000000  0000159b  2**0
                  CONTENTS, READONLY, DEBUGGING
  7 .debug_line   000008aa  00000000  00000000  00002075  2**0
                  CONTENTS, READONLY, DEBUGGING
  8 .debug_frame  00000134  00000000  00000000  00002920  2**2
                  CONTENTS, READONLY, DEBUGGING
  9 .debug_str    0000085c  00000000  00000000  00002a54  2**0
                  CONTENTS, READONLY, DEBUGGING
 10 .debug_loc    000003a9  00000000  00000000  000032b0  2**0
                  CONTENTS, READONLY, DEBUGGING
 11 .debug_ranges 00000070  00000000  00000000  00003659  2**0
                  CONTENTS, READONLY, DEBUGGING

Disassembly of section .text:

00000000 <__vectors>:
   0:	0c 94 34 00 	jmp	0x68	; 0x68 <__ctors_end>
   4:	0c 94 49 00 	jmp	0x92	; 0x92 <__bad_interrupt>
   8:	0c 94 49 00 	jmp	0x92	; 0x92 <__bad_interrupt>
   c:	0c 94 49 00 	jmp	0x92	; 0x92 <__bad_interrupt>
  10:	0c 94 49 00 	jmp	0x92	; 0x92 <__bad_interrupt>
  14:	0c 94 49 00 	jmp	0x92	; 0x92 <__bad_interrupt>
  18:	0c 94 49 00 	jmp	0x92	; 0x92 <__bad_interrupt>
  1c:	0c 94 49 00 	jmp	0x92	; 0x92 <__bad_interrupt>
  20:	0c 94 49 00 	jmp	0x92	; 0x92 <__bad_interrupt>
  24:	0c 94 49 00 	jmp	0x92	; 0x92 <__bad_interrupt>
  28:	0c 94 49 00 	jmp	0x92	; 0x92 <__bad_interrupt>
  2c:	0c 94 49 00 	jmp	0x92	; 0x92 <__bad_interrupt>
  30:	0c 94 49 00 	jmp	0x92	; 0x92 <__bad_interrupt>
  34:	0c 94 49 00 	jmp	0x92	; 0x92 <__bad_interrupt>
  38:	0c 94 49 00 	jmp	0x92	; 0x92 <__bad_interrupt>
  3c:	0c 94 49 00 	jmp	0x92	; 0x92 <__bad_interrupt>
  40:	0c 94 49 00 	jmp	0x92	; 0x92 <__bad_interrupt>
  44:	0c 94 49 00 	jmp	0x92	; 0x92 <__bad_interrupt>
  48:	0c 94 49 00 	jmp	0x92	; 0x92 <__bad_interrupt>
  4c:	0c 94 49 00 	jmp	0x92	; 0x92 <__bad_interrupt>
  50:	0c 94 49 00 	jmp	0x92	; 0x92 <__bad_interrupt>
  54:	0c 94 49 00 	jmp	0x92	; 0x92 <__bad_interrupt>
  58:	0c 94 49 00 	jmp	0x92	; 0x92 <__bad_interrupt>
  5c:	0c 94 49 00 	jmp	0x92	; 0x92 <__bad_interrupt>
  60:	0c 94 49 00 	jmp	0x92	; 0x92 <__bad_interrupt>
  64:	0c 94 49 00 	jmp	0x92	; 0x92 <__bad_interrupt>

00000068 <__ctors_end>:
  68:	11 24       	eor	r1, r1
  6a:	1f be       	out	0x3f, r1	; 63
  6c:	cf ef       	ldi	r28, 0xFF	; 255
  6e:	d8 e0       	ldi	r29, 0x08	; 8
  70:	de bf       	out	0x3e, r29	; 62
  72:	cd bf       	out	0x3d, r28	; 61

00000074 <__do_copy_data>:
  74:	11 e0       	ldi	r17, 0x01	; 1
  76:	a0 e0       	ldi	r26, 0x00	; 0
  78:	b1 e0       	ldi	r27, 0x01	; 1
  7a:	e0 e5       	ldi	r30, 0x50	; 80
  7c:	f1 e0       	ldi	r31, 0x01	; 1
  7e:	02 c0       	rjmp	.+4      	; 0x84 <__do_copy_data+0x10>
  80:	05 90       	lpm	r0, Z+
  82:	0d 92       	st	X+, r0
  84:	ae 32       	cpi	r26, 0x2E	; 46
  86:	b1 07       	cpc	r27, r17
  88:	d9 f7       	brne	.-10     	; 0x80 <__do_copy_data+0xc>
  8a:	0e 94 4b 00 	call	0x96	; 0x96 <main>
  8e:	0c 94 a6 00 	jmp	0x14c	; 0x14c <_exit>

00000092 <__bad_interrupt>:
  92:	0c 94 00 00 	jmp	0	; 0x0 <__vectors>

00000096 <main>:
#include <util/delay.h>
#include "Port.h"
#include "Dio.h"
int main(void)
{
DDRD |= 0xFF;// setting the pin PD3 as output
  96:	8a b1       	in	r24, 0x0a	; 10
  98:	8f ef       	ldi	r24, 0xFF	; 255
  9a:	8a b9       	out	0x0a, r24	; 10
Port_Init(&Port_gkt_Config);
  9c:	8c e0       	ldi	r24, 0x0C	; 12
  9e:	91 e0       	ldi	r25, 0x01	; 1
  a0:	0e 94 7f 00 	call	0xfe	; 0xfe <Port_Init>
for(;;)

{

	
Dio_WritePort(DIO_PORTB,0xFF);
  a4:	6f ef       	ldi	r22, 0xFF	; 255
  a6:	80 e0       	ldi	r24, 0x00	; 0
  a8:	0e 94 6d 00 	call	0xda	; 0xda <Dio_WritePort>
	#else
		//round up by default
		__ticks_dc = (uint32_t)(ceil(fabs(__tmp)));
	#endif

	__builtin_avr_delay_cycles(__ticks_dc);
  ac:	2f ef       	ldi	r18, 0xFF	; 255
  ae:	83 ed       	ldi	r24, 0xD3	; 211
  b0:	90 e3       	ldi	r25, 0x30	; 48
  b2:	21 50       	subi	r18, 0x01	; 1
  b4:	80 40       	sbci	r24, 0x00	; 0
  b6:	90 40       	sbci	r25, 0x00	; 0
  b8:	e1 f7       	brne	.-8      	; 0xb2 <main+0x1c>
  ba:	00 c0       	rjmp	.+0      	; 0xbc <main+0x26>
  bc:	00 00       	nop
	_delay_ms(1000);//function name will differ for //atmel studio

Dio_WritePort(DIO_PORTB,0x00);
  be:	60 e0       	ldi	r22, 0x00	; 0
  c0:	80 e0       	ldi	r24, 0x00	; 0
  c2:	0e 94 6d 00 	call	0xda	; 0xda <Dio_WritePort>
  c6:	2f ef       	ldi	r18, 0xFF	; 255
  c8:	83 ed       	ldi	r24, 0xD3	; 211
  ca:	90 e3       	ldi	r25, 0x30	; 48
  cc:	21 50       	subi	r18, 0x01	; 1
  ce:	80 40       	sbci	r24, 0x00	; 0
  d0:	90 40       	sbci	r25, 0x00	; 0
  d2:	e1 f7       	brne	.-8      	; 0xcc <main+0x36>
  d4:	00 c0       	rjmp	.+0      	; 0xd6 <main+0x40>
  d6:	00 00       	nop
  d8:	e5 cf       	rjmp	.-54     	; 0xa4 <main+0xe>

000000da <Dio_WritePort>:
* \param      PortId: the index of the port in the list of ports.
* \return     Returns the state of the channels.
*/
Dio_PortLevelType Dio_ReadPort(Dio_PortType PortId)
{
	return (Dio_PortLevelType) *Dio_gkat_PortAdressRead[PortId].pt_Registers;
  da:	90 e0       	ldi	r25, 0x00	; 0
  dc:	88 0f       	add	r24, r24
  de:	99 1f       	adc	r25, r25
  e0:	fc 01       	movw	r30, r24
  e2:	e0 50       	subi	r30, 0x00	; 0
  e4:	ff 4f       	sbci	r31, 0xFF	; 255
  e6:	01 90       	ld	r0, Z+
  e8:	f0 81       	ld	r31, Z
  ea:	e0 2d       	mov	r30, r0
  ec:	20 81       	ld	r18, Z
	uint8 uc_PortValue;
	uc_PortValue = Dio_ReadPort(PortId);
	uc_PortValue = Level & uc_PortValue;
	uc_PortValue = Level | uc_PortValue;
	
	*Dio_gkat_PortAdressWrite[PortId].pt_Registers = uc_PortValue;
  ee:	fc 01       	movw	r30, r24
  f0:	ea 5f       	subi	r30, 0xFA	; 250
  f2:	fe 4f       	sbci	r31, 0xFE	; 254
  f4:	01 90       	ld	r0, Z+
  f6:	f0 81       	ld	r31, Z
  f8:	e0 2d       	mov	r30, r0
  fa:	60 83       	st	Z, r22
  fc:	08 95       	ret

000000fe <Port_Init>:
*	\param
*	\return
*/
void Port_Init(const Port_ConfigType* pt_PortConfig)
{
	 RegInit_gv_Unmasked8Bits(pt_PortConfig);
  fe:	0e 94 82 00 	call	0x104	; 0x104 <RegInit_gv_Unmasked8Bits>
 102:	08 95       	ret

00000104 <RegInit_gv_Unmasked8Bits>:
*	\brief
*	\param 
*   \return
*/
void RegInit_gv_Unmasked8Bits(const RegInit_Unmasked8BitsConfigType* pt_Unmasked8BitsConfig)
{
 104:	cf 93       	push	r28
 106:	df 93       	push	r29
 108:	dc 01       	movw	r26, r24
	uint16 uc_I;
	for(uc_I = 0; uc_I < pt_Unmasked8BitsConfig->us_NumberOfRegisters; uc_I++)
 10a:	12 96       	adiw	r26, 0x02	; 2
 10c:	8d 91       	ld	r24, X+
 10e:	9c 91       	ld	r25, X
 110:	13 97       	sbiw	r26, 0x03	; 3
 112:	89 2b       	or	r24, r25
 114:	c1 f0       	breq	.+48     	; 0x146 <RegInit_gv_Unmasked8Bits+0x42>
 116:	40 e0       	ldi	r20, 0x00	; 0
 118:	50 e0       	ldi	r21, 0x00	; 0
 11a:	20 e0       	ldi	r18, 0x00	; 0
 11c:	30 e0       	ldi	r19, 0x00	; 0
	{
		(*pt_Unmasked8BitsConfig->kpt_Registers[uc_I].puc_Register) = pt_Unmasked8BitsConfig->kpt_Registers[uc_I].uc_Value;
 11e:	ed 91       	ld	r30, X+
 120:	fc 91       	ld	r31, X
 122:	11 97       	sbiw	r26, 0x01	; 1
 124:	e4 0f       	add	r30, r20
 126:	f5 1f       	adc	r31, r21
 128:	c0 81       	ld	r28, Z
 12a:	d1 81       	ldd	r29, Z+1	; 0x01
 12c:	82 81       	ldd	r24, Z+2	; 0x02
 12e:	88 83       	st	Y, r24
*   \return
*/
void RegInit_gv_Unmasked8Bits(const RegInit_Unmasked8BitsConfigType* pt_Unmasked8BitsConfig)
{
	uint16 uc_I;
	for(uc_I = 0; uc_I < pt_Unmasked8BitsConfig->us_NumberOfRegisters; uc_I++)
 130:	2f 5f       	subi	r18, 0xFF	; 255
 132:	3f 4f       	sbci	r19, 0xFF	; 255
 134:	4d 5f       	subi	r20, 0xFD	; 253
 136:	5f 4f       	sbci	r21, 0xFF	; 255
 138:	12 96       	adiw	r26, 0x02	; 2
 13a:	8d 91       	ld	r24, X+
 13c:	9c 91       	ld	r25, X
 13e:	13 97       	sbiw	r26, 0x03	; 3
 140:	28 17       	cp	r18, r24
 142:	39 07       	cpc	r19, r25
 144:	60 f3       	brcs	.-40     	; 0x11e <RegInit_gv_Unmasked8Bits+0x1a>
	{
		(*pt_Unmasked8BitsConfig->kpt_Registers[uc_I].puc_Register) = pt_Unmasked8BitsConfig->kpt_Registers[uc_I].uc_Value;
	}
	
}
 146:	df 91       	pop	r29
 148:	cf 91       	pop	r28
 14a:	08 95       	ret

0000014c <_exit>:
 14c:	f8 94       	cli

0000014e <__stop_program>:
 14e:	ff cf       	rjmp	.-2      	; 0x14e <__stop_program>
