---
layout: post
title: 最近又被FPGA给坑了
description: "fpga "
category: other
tags: [FPGA, verilog]
imagefeature: 
comments: true
share: true
---
这几天又被硬件课的fpga给折腾了半死，不过意外发现ise自带的isim仿真工具支持加断点和单步调试，可是等我发现为时已晚。在这里提醒一下还奋斗在与verilog斗争中的同志们好好利用仿真工具，节省时间啊。只要想到今年最后一行代码贡献给了verilog我就好心疼。