TimeQuest Timing Analyzer report for Multiciclo
Tue Dec 11 09:15:57 2018
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Setup: 'clk_rom'
 13. Slow Model Hold: 'clk'
 14. Slow Model Hold: 'clk_rom'
 15. Slow Model Minimum Pulse Width: 'clk_rom'
 16. Slow Model Minimum Pulse Width: 'clk'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Propagation Delay
 22. Minimum Propagation Delay
 23. Fast Model Setup Summary
 24. Fast Model Hold Summary
 25. Fast Model Recovery Summary
 26. Fast Model Removal Summary
 27. Fast Model Minimum Pulse Width Summary
 28. Fast Model Setup: 'clk'
 29. Fast Model Setup: 'clk_rom'
 30. Fast Model Hold: 'clk'
 31. Fast Model Hold: 'clk_rom'
 32. Fast Model Minimum Pulse Width: 'clk_rom'
 33. Fast Model Minimum Pulse Width: 'clk'
 34. Setup Times
 35. Hold Times
 36. Clock to Output Times
 37. Minimum Clock to Output Times
 38. Propagation Delay
 39. Minimum Propagation Delay
 40. Multicorner Timing Analysis Summary
 41. Setup Times
 42. Hold Times
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Progagation Delay
 46. Minimum Progagation Delay
 47. Setup Transfers
 48. Hold Transfers
 49. Report TCCS
 50. Report RSKM
 51. Unconstrained Paths
 52. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Multiciclo                                                        ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C70F896C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                              ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets     ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }     ;
; clk_rom    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_rom } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+


+---------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                           ;
+------------+-----------------+------------+-------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                  ;
+------------+-----------------+------------+-------------------------------------------------------+
; 66.07 MHz  ; 66.07 MHz       ; clk        ;                                                       ;
; 343.17 MHz ; 200.0 MHz       ; clk_rom    ; limit due to high minimum pulse width violation (tch) ;
+------------+-----------------+------------+-------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------+
; Slow Model Setup Summary          ;
+---------+---------+---------------+
; Clock   ; Slack   ; End Point TNS ;
+---------+---------+---------------+
; clk     ; -14.136 ; -1601.630     ;
; clk_rom ; -11.281 ; -282.286      ;
+---------+---------+---------------+


+---------------------------------+
; Slow Model Hold Summary         ;
+---------+-------+---------------+
; Clock   ; Slack ; End Point TNS ;
+---------+-------+---------------+
; clk     ; 0.527 ; 0.000         ;
; clk_rom ; 0.649 ; 0.000         ;
+---------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+---------+--------+---------------------+
; Clock   ; Slack  ; End Point TNS       ;
+---------+--------+---------------------+
; clk_rom ; -2.000 ; -345.380            ;
; clk     ; -1.627 ; -707.480            ;
+---------+--------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                       ;
+---------+-------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                 ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -14.136 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; -0.004     ; 15.168     ;
; -14.136 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; -0.004     ; 15.168     ;
; -14.089 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; 0.043      ; 15.168     ;
; -14.087 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[26] ; clk          ; clk         ; 1.000        ; 0.026      ; 15.149     ;
; -14.080 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; 0.036      ; 15.152     ;
; -13.905 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; -0.008     ; 14.933     ;
; -13.905 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; -0.008     ; 14.933     ;
; -13.894 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[24] ; clk          ; clk         ; 1.000        ; 0.002      ; 14.932     ;
; -13.873 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; 0.011      ; 14.920     ;
; -13.873 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; 0.011      ; 14.920     ;
; -13.873 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; 0.011      ; 14.920     ;
; -13.873 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; 0.011      ; 14.920     ;
; -13.871 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[21] ; clk          ; clk         ; 1.000        ; 0.039      ; 14.946     ;
; -13.871 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; 0.039      ; 14.946     ;
; -13.871 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; 0.039      ; 14.946     ;
; -13.871 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[23] ; clk          ; clk         ; 1.000        ; 0.039      ; 14.946     ;
; -13.865 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[25] ; clk          ; clk         ; 1.000        ; 0.053      ; 14.954     ;
; -13.863 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; 0.036      ; 14.935     ;
; -13.863 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; 0.036      ; 14.935     ;
; -13.863 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; 0.036      ; 14.935     ;
; -13.863 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; 0.036      ; 14.935     ;
; -13.850 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; -0.004     ; 14.882     ;
; -13.850 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; -0.004     ; 14.882     ;
; -13.849 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[27] ; clk          ; clk         ; 1.000        ; 0.032      ; 14.917     ;
; -13.803 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; 0.043      ; 14.882     ;
; -13.802 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; -0.006     ; 14.832     ;
; -13.802 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; -0.006     ; 14.832     ;
; -13.801 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[26] ; clk          ; clk         ; 1.000        ; 0.026      ; 14.863     ;
; -13.794 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; 0.036      ; 14.866     ;
; -13.787 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; 0.008      ; 14.831     ;
; -13.787 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; 0.008      ; 14.831     ;
; -13.755 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; 0.041      ; 14.832     ;
; -13.753 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[26] ; clk          ; clk         ; 1.000        ; 0.024      ; 14.813     ;
; -13.746 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; 0.034      ; 14.816     ;
; -13.740 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; 0.055      ; 14.831     ;
; -13.738 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[26] ; clk          ; clk         ; 1.000        ; 0.038      ; 14.812     ;
; -13.731 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; 0.048      ; 14.815     ;
; -13.721 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; 0.004      ; 14.761     ;
; -13.721 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; 0.004      ; 14.761     ;
; -13.674 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; 0.051      ; 14.761     ;
; -13.672 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[26] ; clk          ; clk         ; 1.000        ; 0.034      ; 14.742     ;
; -13.665 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; 0.044      ; 14.745     ;
; -13.644 ; reg:ir|sr_out[2]                          ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; -0.004     ; 14.676     ;
; -13.644 ; reg:ir|sr_out[2]                          ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; -0.004     ; 14.676     ;
; -13.619 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; -0.008     ; 14.647     ;
; -13.619 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; -0.008     ; 14.647     ;
; -13.612 ; reg:ir|sr_out[3]                          ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; -0.004     ; 14.644     ;
; -13.612 ; reg:ir|sr_out[3]                          ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; -0.004     ; 14.644     ;
; -13.608 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[24] ; clk          ; clk         ; 1.000        ; 0.002      ; 14.646     ;
; -13.597 ; reg:ir|sr_out[2]                          ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; 0.043      ; 14.676     ;
; -13.596 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; 0.020      ; 14.652     ;
; -13.596 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[19] ; clk          ; clk         ; 1.000        ; 0.020      ; 14.652     ;
; -13.596 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; 0.020      ; 14.652     ;
; -13.596 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; 0.020      ; 14.652     ;
; -13.596 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[17] ; clk          ; clk         ; 1.000        ; 0.020      ; 14.652     ;
; -13.595 ; reg:ir|sr_out[2]                          ; reg:pc|sr_out[26] ; clk          ; clk         ; 1.000        ; 0.026      ; 14.657     ;
; -13.588 ; reg:ir|sr_out[2]                          ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; 0.036      ; 14.660     ;
; -13.587 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; 0.011      ; 14.634     ;
; -13.587 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; 0.011      ; 14.634     ;
; -13.587 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; 0.011      ; 14.634     ;
; -13.587 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; 0.011      ; 14.634     ;
; -13.585 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[21] ; clk          ; clk         ; 1.000        ; 0.039      ; 14.660     ;
; -13.585 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; 0.039      ; 14.660     ;
; -13.585 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; 0.039      ; 14.660     ;
; -13.585 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[23] ; clk          ; clk         ; 1.000        ; 0.039      ; 14.660     ;
; -13.579 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[25] ; clk          ; clk         ; 1.000        ; 0.053      ; 14.668     ;
; -13.577 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; 0.036      ; 14.649     ;
; -13.577 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; 0.036      ; 14.649     ;
; -13.577 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; 0.036      ; 14.649     ;
; -13.577 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; 0.036      ; 14.649     ;
; -13.574 ; reg:ir|sr_out[5]                          ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; -0.004     ; 14.606     ;
; -13.574 ; reg:ir|sr_out[5]                          ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; -0.004     ; 14.606     ;
; -13.571 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; -0.010     ; 14.597     ;
; -13.571 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; -0.010     ; 14.597     ;
; -13.565 ; reg:ir|sr_out[3]                          ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; 0.043      ; 14.644     ;
; -13.563 ; reg:ir|sr_out[3]                          ; reg:pc|sr_out[26] ; clk          ; clk         ; 1.000        ; 0.026      ; 14.625     ;
; -13.563 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[27] ; clk          ; clk         ; 1.000        ; 0.032      ; 14.631     ;
; -13.560 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[24] ; clk          ; clk         ; 1.000        ; 0.000      ; 14.596     ;
; -13.556 ; reg:ir|sr_out[3]                          ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; 0.036      ; 14.628     ;
; -13.556 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; 0.004      ; 14.596     ;
; -13.556 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; 0.004      ; 14.596     ;
; -13.545 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[24] ; clk          ; clk         ; 1.000        ; 0.014      ; 14.595     ;
; -13.539 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; 0.009      ; 14.584     ;
; -13.539 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; 0.009      ; 14.584     ;
; -13.539 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; 0.009      ; 14.584     ;
; -13.539 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; 0.009      ; 14.584     ;
; -13.537 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[21] ; clk          ; clk         ; 1.000        ; 0.037      ; 14.610     ;
; -13.537 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; 0.037      ; 14.610     ;
; -13.537 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; 0.037      ; 14.610     ;
; -13.537 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[23] ; clk          ; clk         ; 1.000        ; 0.037      ; 14.610     ;
; -13.533 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[28] ; clk          ; clk         ; 1.000        ; 0.025      ; 14.594     ;
; -13.533 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[30] ; clk          ; clk         ; 1.000        ; 0.025      ; 14.594     ;
; -13.533 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[31] ; clk          ; clk         ; 1.000        ; 0.025      ; 14.594     ;
; -13.533 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[29] ; clk          ; clk         ; 1.000        ; 0.025      ; 14.594     ;
; -13.531 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[25] ; clk          ; clk         ; 1.000        ; 0.051      ; 14.618     ;
; -13.529 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; 0.034      ; 14.599     ;
; -13.529 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; 0.034      ; 14.599     ;
; -13.529 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; 0.034      ; 14.599     ;
; -13.529 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; 0.034      ; 14.599     ;
; -13.527 ; reg:ir|sr_out[5]                          ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; 0.043      ; 14.606     ;
+---------+-------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_rom'                                                                                                                                                                                                              ;
+---------+-------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                 ; To Node                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -11.281 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.055      ; 12.301     ;
; -11.275 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 1.000        ; 0.055      ; 12.295     ;
; -11.048 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 12.073     ;
; -10.995 ; reg:ir|sr_out[0]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.055      ; 12.015     ;
; -10.989 ; reg:ir|sr_out[0]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 1.000        ; 0.055      ; 12.009     ;
; -10.955 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.084      ; 12.004     ;
; -10.947 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.053      ; 11.965     ;
; -10.941 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.084      ; 11.990     ;
; -10.941 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 1.000        ; 0.053      ; 11.959     ;
; -10.932 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.067      ; 11.964     ;
; -10.926 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 1.000        ; 0.067      ; 11.958     ;
; -10.866 ; reg:pc|sr_out[0]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.063      ; 11.894     ;
; -10.860 ; reg:pc|sr_out[0]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 1.000        ; 0.063      ; 11.888     ;
; -10.789 ; reg:ir|sr_out[2]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.055      ; 11.809     ;
; -10.783 ; reg:ir|sr_out[2]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 1.000        ; 0.055      ; 11.803     ;
; -10.762 ; reg:ir|sr_out[0]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 11.787     ;
; -10.757 ; reg:ir|sr_out[3]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.055      ; 11.777     ;
; -10.751 ; reg:ir|sr_out[3]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 1.000        ; 0.055      ; 11.771     ;
; -10.719 ; reg:ir|sr_out[5]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.055      ; 11.739     ;
; -10.715 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.089      ; 11.769     ;
; -10.714 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.058      ; 11.737     ;
; -10.713 ; reg:ir|sr_out[5]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 1.000        ; 0.055      ; 11.733     ;
; -10.699 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.072      ; 11.736     ;
; -10.669 ; reg:ir|sr_out[0]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.084      ; 11.718     ;
; -10.655 ; reg:ir|sr_out[0]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.084      ; 11.704     ;
; -10.633 ; reg:pc|sr_out[0]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.068      ; 11.666     ;
; -10.621 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.082      ; 11.668     ;
; -10.612 ; reg:ir|sr_out[4]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.055      ; 11.632     ;
; -10.607 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.082      ; 11.654     ;
; -10.606 ; reg:ir|sr_out[4]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 1.000        ; 0.055      ; 11.626     ;
; -10.606 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.096      ; 11.667     ;
; -10.592 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.096      ; 11.653     ;
; -10.578 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg6 ; clk          ; clk_rom     ; 1.000        ; 0.089      ; 11.632     ;
; -10.556 ; reg:ir|sr_out[2]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 11.581     ;
; -10.540 ; reg:pc|sr_out[0]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.092      ; 11.597     ;
; -10.526 ; reg:pc|sr_out[0]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.092      ; 11.583     ;
; -10.524 ; reg:ir|sr_out[3]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 11.549     ;
; -10.486 ; reg:ir|sr_out[5]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 11.511     ;
; -10.463 ; reg:ir|sr_out[2]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.084      ; 11.512     ;
; -10.449 ; reg:ir|sr_out[2]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.084      ; 11.498     ;
; -10.431 ; reg:ir|sr_out[3]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.084      ; 11.480     ;
; -10.429 ; reg:ir|sr_out[0]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.089      ; 11.483     ;
; -10.417 ; reg:ir|sr_out[3]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.084      ; 11.466     ;
; -10.393 ; reg:ir|sr_out[5]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.084      ; 11.442     ;
; -10.381 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.087      ; 11.433     ;
; -10.379 ; reg:ir|sr_out[4]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 11.404     ;
; -10.379 ; reg:ir|sr_out[5]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.084      ; 11.428     ;
; -10.366 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.101      ; 11.432     ;
; -10.308 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 11.333     ;
; -10.300 ; reg:pc|sr_out[0]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.097      ; 11.362     ;
; -10.292 ; reg:ir|sr_out[0]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg6 ; clk          ; clk_rom     ; 1.000        ; 0.089      ; 11.346     ;
; -10.286 ; reg:ir|sr_out[4]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.084      ; 11.335     ;
; -10.272 ; reg:ir|sr_out[4]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.084      ; 11.321     ;
; -10.268 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 11.293     ;
; -10.253 ; regbuf:rgA|sr_out[0]                      ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.055      ; 11.273     ;
; -10.247 ; regbuf:rgA|sr_out[0]                      ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 1.000        ; 0.055      ; 11.267     ;
; -10.228 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.089      ; 11.282     ;
; -10.227 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 11.252     ;
; -10.223 ; reg:ir|sr_out[2]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.089      ; 11.277     ;
; -10.209 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.089      ; 11.263     ;
; -10.200 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg6 ; clk          ; clk_rom     ; 1.000        ; 0.087      ; 11.252     ;
; -10.196 ; reg:ir|sr_out[6]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.055      ; 11.216     ;
; -10.191 ; reg:ir|sr_out[3]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.089      ; 11.245     ;
; -10.190 ; reg:ir|sr_out[6]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 1.000        ; 0.055      ; 11.210     ;
; -10.186 ; reg:pc|sr_out[1]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.063      ; 11.214     ;
; -10.180 ; reg:pc|sr_out[1]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 1.000        ; 0.063      ; 11.208     ;
; -10.153 ; reg:ir|sr_out[5]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.089      ; 11.207     ;
; -10.152 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg5  ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 11.177     ;
; -10.152 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg6 ; clk          ; clk_rom     ; 1.000        ; 0.101      ; 11.218     ;
; -10.126 ; reg:ir|sr_out[5]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg6 ; clk          ; clk_rom     ; 1.000        ; 0.089      ; 11.180     ;
; -10.125 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 11.150     ;
; -10.092 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; 0.089      ; 11.146     ;
; -10.054 ; reg:ir|sr_out[3]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg6 ; clk          ; clk_rom     ; 1.000        ; 0.089      ; 11.108     ;
; -10.046 ; reg:ir|sr_out[4]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.089      ; 11.100     ;
; -10.022 ; reg:ir|sr_out[0]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 11.047     ;
; -10.020 ; regbuf:rgA|sr_out[0]                      ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 11.045     ;
; -9.982  ; reg:ir|sr_out[0]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 11.007     ;
; -9.971  ; reg:ir|sr_out[2]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg6 ; clk          ; clk_rom     ; 1.000        ; 0.089      ; 11.025     ;
; -9.963  ; reg:ir|sr_out[6]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 10.988     ;
; -9.955  ; reg:pc|sr_out[1]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg6 ; clk          ; clk_rom     ; 1.000        ; 0.097      ; 11.017     ;
; -9.953  ; reg:pc|sr_out[1]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.068      ; 10.986     ;
; -9.942  ; reg:ir|sr_out[0]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.089      ; 10.996     ;
; -9.941  ; reg:ir|sr_out[0]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 10.966     ;
; -9.930  ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk_rom     ; 1.000        ; 0.058      ; 10.953     ;
; -9.927  ; regbuf:rgA|sr_out[0]                      ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.084      ; 10.976     ;
; -9.923  ; reg:ir|sr_out[0]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.089      ; 10.977     ;
; -9.913  ; regbuf:rgA|sr_out[0]                      ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.084      ; 10.962     ;
; -9.909  ; reg:ir|sr_out[4]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg6 ; clk          ; clk_rom     ; 1.000        ; 0.089      ; 10.963     ;
; -9.888  ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.058      ; 10.911     ;
; -9.882  ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk_rom     ; 1.000        ; 0.072      ; 10.919     ;
; -9.870  ; reg:ir|sr_out[6]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.084      ; 10.919     ;
; -9.866  ; reg:ir|sr_out[0]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg5  ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 10.891     ;
; -9.860  ; reg:pc|sr_out[1]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.092      ; 10.917     ;
; -9.856  ; reg:ir|sr_out[6]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.084      ; 10.905     ;
; -9.856  ; reg:ir|sr_out[5]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 10.881     ;
; -9.853  ; mips_control:ctr_mips|pstate.decode_st    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.051      ; 10.869     ;
; -9.848  ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.087      ; 10.900     ;
; -9.847  ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.058      ; 10.870     ;
; -9.846  ; reg:pc|sr_out[1]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.092      ; 10.903     ;
; -9.845  ; reg:ir|sr_out[1]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.049      ; 10.859     ;
+---------+-------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                                                                       ;
+-------+-------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.527 ; breg:bcoreg|breg32_rtl_1_bypass[22]       ; regbuf:rgB|sr_out[11]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.793      ;
; 0.531 ; reg:ir|sr_out[19]                         ; breg:bcoreg|breg32_rtl_0_bypass[7]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.797      ;
; 0.535 ; breg:bcoreg|breg32_rtl_1_bypass[14]       ; regbuf:rgA|sr_out[3]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.801      ;
; 0.535 ; breg:bcoreg|breg32_rtl_1_bypass[18]       ; regbuf:rgB|sr_out[7]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.801      ;
; 0.649 ; regbuf:rdm|sr_out[3]                      ; breg:bcoreg|breg32_rtl_1_bypass[14]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.915      ;
; 0.660 ; breg:bcoreg|breg32_rtl_1_bypass[31]       ; regbuf:rgB|sr_out[20]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.926      ;
; 0.661 ; breg:bcoreg|breg32_rtl_1_bypass[29]       ; regbuf:rgB|sr_out[18]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.927      ;
; 0.689 ; mips_control:ctr_mips|pstate.fetch_st     ; mips_control:ctr_mips|pstate.decode_st                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.955      ;
; 0.762 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|breg32_rtl_1_bypass[41]                                                                ; clk          ; clk         ; 0.000        ; -0.002     ; 1.026      ;
; 0.832 ; breg:bcoreg|breg32_rtl_1_bypass[24]       ; regbuf:rgB|sr_out[13]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.098      ;
; 0.834 ; regbuf:regULA|sr_out[29]                  ; reg:pc|sr_out[29]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.100      ;
; 0.852 ; reg:ir|sr_out[17]                         ; breg:bcoreg|breg32_rtl_0_bypass[3]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.118      ;
; 0.907 ; mips_control:ctr_mips|pstate.decode_st    ; mips_control:ctr_mips|pstate.c_mem_add_st                                                          ; clk          ; clk         ; 0.000        ; -0.002     ; 1.171      ;
; 0.922 ; breg:bcoreg|breg32_rtl_1_bypass[21]       ; regbuf:rgA|sr_out[10]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.188      ;
; 0.968 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[15]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.234      ;
; 0.978 ; breg:bcoreg|breg32_rtl_1_bypass[16]       ; regbuf:rgA|sr_out[5]                                                                               ; clk          ; clk         ; 0.000        ; -0.033     ; 1.211      ;
; 1.002 ; regbuf:regULA|sr_out[6]                   ; breg:bcoreg|breg32_rtl_1_bypass[17]                                                                ; clk          ; clk         ; 0.000        ; -0.009     ; 1.259      ;
; 1.004 ; reg:ir|sr_out[20]                         ; breg:bcoreg|breg32_rtl_0_bypass[9]                                                                 ; clk          ; clk         ; 0.000        ; 0.003      ; 1.273      ;
; 1.017 ; reg:ir|sr_out[16]                         ; breg:bcoreg|breg32_rtl_0_bypass[1]                                                                 ; clk          ; clk         ; 0.000        ; 0.003      ; 1.286      ;
; 1.050 ; regbuf:rdm|sr_out[6]                      ; breg:bcoreg|breg32_rtl_1_bypass[17]                                                                ; clk          ; clk         ; 0.000        ; 0.002      ; 1.318      ;
; 1.055 ; breg:bcoreg|breg32_rtl_1_bypass[15]       ; regbuf:rgA|sr_out[4]                                                                               ; clk          ; clk         ; 0.000        ; -0.026     ; 1.295      ;
; 1.067 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[24]                                                                                  ; clk          ; clk         ; 0.000        ; 0.014      ; 1.347      ;
; 1.073 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_control:ctr_mips|pstate.fetch_st                                                              ; clk          ; clk         ; 0.000        ; 0.002      ; 1.341      ;
; 1.074 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_control:ctr_mips|pstate.arith_imm_st                                                          ; clk          ; clk         ; 0.000        ; 0.002      ; 1.342      ;
; 1.106 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[9]                                                                                   ; clk          ; clk         ; 0.000        ; 0.023      ; 1.395      ;
; 1.106 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[10]                                                                                  ; clk          ; clk         ; 0.000        ; 0.023      ; 1.395      ;
; 1.107 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[7]                                                                                   ; clk          ; clk         ; 0.000        ; 0.023      ; 1.396      ;
; 1.110 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[8]                                                                                   ; clk          ; clk         ; 0.000        ; 0.023      ; 1.399      ;
; 1.120 ; reg:ir|sr_out[25]                         ; reg:pc|sr_out[27]                                                                                  ; clk          ; clk         ; 0.000        ; -0.014     ; 1.372      ;
; 1.132 ; reg:ir|sr_out[21]                         ; reg:pc|sr_out[23]                                                                                  ; clk          ; clk         ; 0.000        ; -0.007     ; 1.391      ;
; 1.147 ; reg:ir|sr_out[5]                          ; reg:pc|sr_out[7]                                                                                   ; clk          ; clk         ; 0.000        ; 0.011      ; 1.424      ;
; 1.153 ; breg:bcoreg|breg32_rtl_1_bypass[17]       ; regbuf:rgA|sr_out[6]                                                                               ; clk          ; clk         ; 0.000        ; -0.015     ; 1.404      ;
; 1.164 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|breg32_rtl_1_bypass[42]                                                                ; clk          ; clk         ; 0.000        ; -0.002     ; 1.428      ;
; 1.190 ; regbuf:rdm|sr_out[4]                      ; breg:bcoreg|breg32_rtl_1_bypass[15]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.456      ;
; 1.200 ; regbuf:regULA|sr_out[20]                  ; breg:bcoreg|breg32_rtl_1_bypass[31]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.466      ;
; 1.203 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|breg32_rtl_1_bypass[33]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.469      ;
; 1.207 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_control:ctr_mips|pstate.readmem_st                                                            ; clk          ; clk         ; 0.000        ; 0.004      ; 1.477      ;
; 1.212 ; breg:bcoreg|breg32_rtl_1_bypass[26]       ; regbuf:rgB|sr_out[15]                                                                              ; clk          ; clk         ; 0.000        ; -0.001     ; 1.477      ;
; 1.228 ; breg:bcoreg|breg32_rtl_1_bypass[16]       ; regbuf:rgB|sr_out[5]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.494      ;
; 1.233 ; regbuf:regULA|sr_out[14]                  ; reg:pc|sr_out[14]                                                                                  ; clk          ; clk         ; 0.000        ; -0.030     ; 1.469      ;
; 1.235 ; regbuf:regULA|sr_out[16]                  ; reg:pc|sr_out[16]                                                                                  ; clk          ; clk         ; 0.000        ; -0.027     ; 1.474      ;
; 1.236 ; breg:bcoreg|breg32_rtl_1_bypass[12]       ; regbuf:rgB|sr_out[1]                                                                               ; clk          ; clk         ; 0.000        ; 0.014      ; 1.516      ;
; 1.267 ; breg:bcoreg|breg32_rtl_0_bypass[11]       ; regbuf:rgB|sr_out[0]                                                                               ; clk          ; clk         ; 0.000        ; -0.013     ; 1.520      ;
; 1.269 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|breg32_rtl_1_bypass[32]                                                                ; clk          ; clk         ; 0.000        ; 0.009      ; 1.544      ;
; 1.271 ; regbuf:regULA|sr_out[21]                  ; breg:bcoreg|breg32_rtl_1_bypass[32]                                                                ; clk          ; clk         ; 0.000        ; -0.010     ; 1.527      ;
; 1.275 ; regbuf:regULA|sr_out[13]                  ; reg:pc|sr_out[13]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.541      ;
; 1.287 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_control:ctr_mips|pstate.writemem_st                                                           ; clk          ; clk         ; 0.000        ; 0.004      ; 1.557      ;
; 1.300 ; reg:ir|sr_out[18]                         ; breg:bcoreg|breg32_rtl_0_bypass[5]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.566      ;
; 1.316 ; regbuf:regULA|sr_out[29]                  ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg29 ; clk          ; clk         ; 0.000        ; 0.056      ; 1.606      ;
; 1.336 ; regbuf:rdm|sr_out[4]                      ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg4  ; clk          ; clk         ; 0.000        ; 0.053      ; 1.623      ;
; 1.344 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg22 ; clk          ; clk         ; 0.000        ; 0.054      ; 1.632      ;
; 1.351 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_control:ctr_mips|pstate.logic_imm_st                                                          ; clk          ; clk         ; 0.000        ; 0.002      ; 1.619      ;
; 1.361 ; reg:ir|sr_out[31]                         ; mips_control:ctr_mips|pstate.readmem_st                                                            ; clk          ; clk         ; 0.000        ; -0.040     ; 1.587      ;
; 1.390 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[30]                                                                                  ; clk          ; clk         ; 0.000        ; 0.019      ; 1.675      ;
; 1.393 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[28]                                                                                  ; clk          ; clk         ; 0.000        ; 0.019      ; 1.678      ;
; 1.393 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[29]                                                                                  ; clk          ; clk         ; 0.000        ; 0.019      ; 1.678      ;
; 1.397 ; breg:bcoreg|breg32_rtl_1_bypass[27]       ; regbuf:rgB|sr_out[16]                                                                              ; clk          ; clk         ; 0.000        ; -0.001     ; 1.662      ;
; 1.397 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[2]                                                                                   ; clk          ; clk         ; 0.000        ; 0.036      ; 1.699      ;
; 1.412 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[21]                                                                                  ; clk          ; clk         ; 0.000        ; 0.051      ; 1.729      ;
; 1.413 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[19]                                                                                  ; clk          ; clk         ; 0.000        ; 0.032      ; 1.711      ;
; 1.416 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[18]                                                                                  ; clk          ; clk         ; 0.000        ; 0.032      ; 1.714      ;
; 1.418 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[23]                                                                                  ; clk          ; clk         ; 0.000        ; 0.051      ; 1.735      ;
; 1.427 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[12]                                                                                  ; clk          ; clk         ; 0.000        ; 0.002      ; 1.695      ;
; 1.427 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[14]                                                                                  ; clk          ; clk         ; 0.000        ; 0.002      ; 1.695      ;
; 1.427 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[1]                                                                                   ; clk          ; clk         ; 0.000        ; 0.002      ; 1.695      ;
; 1.428 ; reg:ir|sr_out[23]                         ; reg:pc|sr_out[25]                                                                                  ; clk          ; clk         ; 0.000        ; 0.007      ; 1.701      ;
; 1.429 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[4]                                                                                   ; clk          ; clk         ; 0.000        ; -0.004     ; 1.691      ;
; 1.429 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[2]                                                                                   ; clk          ; clk         ; 0.000        ; -0.004     ; 1.691      ;
; 1.429 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[5]                                                                                   ; clk          ; clk         ; 0.000        ; -0.004     ; 1.691      ;
; 1.429 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[0]                                                                                   ; clk          ; clk         ; 0.000        ; -0.004     ; 1.691      ;
; 1.429 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[6]                                                                                   ; clk          ; clk         ; 0.000        ; -0.004     ; 1.691      ;
; 1.429 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[7]                                                                                   ; clk          ; clk         ; 0.000        ; -0.004     ; 1.691      ;
; 1.429 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[3]                                                                                   ; clk          ; clk         ; 0.000        ; -0.004     ; 1.691      ;
; 1.449 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[11]                                                                                  ; clk          ; clk         ; 0.000        ; 0.013      ; 1.728      ;
; 1.449 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[13]                                                                                  ; clk          ; clk         ; 0.000        ; 0.013      ; 1.728      ;
; 1.449 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[9]                                                                                   ; clk          ; clk         ; 0.000        ; 0.013      ; 1.728      ;
; 1.453 ; mips_control:ctr_mips|pstate.decode_st    ; mips_control:ctr_mips|pstate.jump_ex_st                                                            ; clk          ; clk         ; 0.000        ; 0.002      ; 1.721      ;
; 1.456 ; breg:bcoreg|breg32_rtl_1_bypass[41]       ; regbuf:rgB|sr_out[30]                                                                              ; clk          ; clk         ; 0.000        ; -0.034     ; 1.688      ;
; 1.473 ; regbuf:regULA|sr_out[9]                   ; reg:pc|sr_out[9]                                                                                   ; clk          ; clk         ; 0.000        ; 0.033      ; 1.772      ;
; 1.491 ; mips_control:ctr_mips|pstate.writereg_st  ; breg:bcoreg|breg32_rtl_0_bypass[5]                                                                 ; clk          ; clk         ; 0.000        ; 0.045      ; 1.802      ;
; 1.495 ; mips_control:ctr_mips|pstate.writereg_st  ; breg:bcoreg|breg32_rtl_0_bypass[1]                                                                 ; clk          ; clk         ; 0.000        ; 0.045      ; 1.806      ;
; 1.499 ; regbuf:regULA|sr_out[4]                   ; breg:bcoreg|breg32_rtl_1_bypass[15]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.765      ;
; 1.500 ; reg:ir|sr_out[28]                         ; mips_control:ctr_mips|pstate.arith_imm_st                                                          ; clk          ; clk         ; 0.000        ; -0.042     ; 1.724      ;
; 1.502 ; breg:bcoreg|breg32_rtl_1_bypass[18]       ; regbuf:rgA|sr_out[7]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.768      ;
; 1.507 ; regbuf:regULA|sr_out[2]                   ; reg:pc|sr_out[2]                                                                                   ; clk          ; clk         ; 0.000        ; 0.002      ; 1.775      ;
; 1.520 ; reg:ir|sr_out[13]                         ; breg:bcoreg|breg32_rtl_0_bypass[5]                                                                 ; clk          ; clk         ; 0.000        ; 0.032      ; 1.818      ;
; 1.525 ; regbuf:regULA|sr_out[15]                  ; reg:pc|sr_out[15]                                                                                  ; clk          ; clk         ; 0.000        ; -0.030     ; 1.761      ;
; 1.536 ; mips_control:ctr_mips|pstate.readmem_st   ; mips_control:ctr_mips|pstate.ldreg_st                                                              ; clk          ; clk         ; 0.000        ; 0.021      ; 1.823      ;
; 1.541 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg31 ; clk          ; clk         ; 0.000        ; 0.054      ; 1.829      ;
; 1.541 ; reg:ir|sr_out[10]                         ; regbuf:regULA|sr_out[4]                                                                            ; clk          ; clk         ; 0.000        ; 0.026      ; 1.833      ;
; 1.551 ; breg:bcoreg|breg32_rtl_1_bypass[42]       ; regbuf:rgA|sr_out[31]                                                                              ; clk          ; clk         ; 0.000        ; -0.031     ; 1.786      ;
; 1.552 ; regbuf:regULA|sr_out[25]                  ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg25 ; clk          ; clk         ; 0.000        ; 0.043      ; 1.829      ;
; 1.556 ; regbuf:regULA|sr_out[18]                  ; breg:bcoreg|breg32_rtl_1_bypass[29]                                                                ; clk          ; clk         ; 0.000        ; 0.008      ; 1.830      ;
; 1.562 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[31]                                                                                  ; clk          ; clk         ; 0.000        ; 0.019      ; 1.847      ;
; 1.563 ; breg:bcoreg|breg32_rtl_1_bypass[42]       ; regbuf:rgB|sr_out[31]                                                                              ; clk          ; clk         ; 0.000        ; -0.032     ; 1.797      ;
; 1.565 ; regbuf:regULA|sr_out[11]                  ; reg:pc|sr_out[11]                                                                                  ; clk          ; clk         ; 0.000        ; -0.007     ; 1.824      ;
; 1.569 ; regbuf:regULA|sr_out[20]                  ; reg:pc|sr_out[20]                                                                                  ; clk          ; clk         ; 0.000        ; -0.012     ; 1.823      ;
; 1.575 ; regbuf:regULA|sr_out[22]                  ; breg:bcoreg|breg32_rtl_1_bypass[33]                                                                ; clk          ; clk         ; 0.000        ; -0.021     ; 1.820      ;
; 1.577 ; regbuf:regULA|sr_out[3]                   ; reg:pc|sr_out[3]                                                                                   ; clk          ; clk         ; 0.000        ; -0.038     ; 1.805      ;
; 1.592 ; reg:ir|sr_out[31]                         ; mips_control:ctr_mips|pstate.jump_ex_st                                                            ; clk          ; clk         ; 0.000        ; -0.040     ; 1.818      ;
+-------+-------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_rom'                                                                                                                                                                                                                                                                                ;
+-------+--------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                    ; To Node                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.649 ; regbuf:rgB|sr_out[1]                                                                                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg1   ; clk          ; clk_rom     ; 0.000        ; 0.053      ; 0.936      ;
; 0.856 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_we_reg        ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 1.144      ;
; 0.925 ; regbuf:rgB|sr_out[13]                                                                                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg13  ; clk          ; clk_rom     ; 0.000        ; 0.040      ; 1.199      ;
; 0.926 ; regbuf:rgB|sr_out[11]                                                                                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg11  ; clk          ; clk_rom     ; 0.000        ; 0.040      ; 1.200      ;
; 0.987 ; regbuf:rgB|sr_out[9]                                                                                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg9   ; clk          ; clk_rom     ; 0.000        ; 0.042      ; 1.263      ;
; 1.166 ; regbuf:rgB|sr_out[24]                                                                                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg8  ; clk          ; clk_rom     ; 0.000        ; 0.115      ; 1.515      ;
; 1.174 ; regbuf:rgB|sr_out[14]                                                                                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg14  ; clk          ; clk_rom     ; 0.000        ; 0.079      ; 1.487      ;
; 1.178 ; regbuf:rgB|sr_out[5]                                                                                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg5   ; clk          ; clk_rom     ; 0.000        ; 0.030      ; 1.442      ;
; 1.184 ; regbuf:rgB|sr_out[7]                                                                                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg7   ; clk          ; clk_rom     ; 0.000        ; 0.068      ; 1.486      ;
; 1.186 ; regbuf:rgB|sr_out[19]                                                                                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.098      ; 1.518      ;
; 1.190 ; regbuf:rgB|sr_out[16]                                                                                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.084      ; 1.508      ;
; 1.199 ; regbuf:rgB|sr_out[18]                                                                                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.096      ; 1.529      ;
; 1.199 ; regbuf:rgB|sr_out[6]                                                                                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg6   ; clk          ; clk_rom     ; 0.000        ; 0.030      ; 1.463      ;
; 1.242 ; reg:pc|sr_out[2]                                                                                             ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.053      ; 1.529      ;
; 1.366 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg7  ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 1.654      ;
; 1.402 ; regbuf:rgB|sr_out[10]                                                                                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg10  ; clk          ; clk_rom     ; 0.000        ; 0.086      ; 1.722      ;
; 1.476 ; regbuf:rgB|sr_out[29]                                                                                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg13 ; clk          ; clk_rom     ; 0.000        ; 0.115      ; 1.825      ;
; 1.480 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_we_reg       ; clk          ; clk_rom     ; 0.000        ; 0.083      ; 1.797      ;
; 1.494 ; regbuf:rgB|sr_out[0]                                                                                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.067      ; 1.795      ;
; 1.496 ; regbuf:rgB|sr_out[21]                                                                                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.096      ; 1.826      ;
; 1.504 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 1.792      ;
; 1.513 ; regbuf:rgB|sr_out[15]                                                                                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg15  ; clk          ; clk_rom     ; 0.000        ; 0.066      ; 1.813      ;
; 1.542 ; regbuf:rgB|sr_out[20]                                                                                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.037      ; 1.813      ;
; 1.575 ; reg:pc|sr_out[2]                                                                                             ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.024      ; 1.833      ;
; 1.613 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 1.901      ;
; 1.648 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg7  ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 1.936      ;
; 1.650 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg7 ; clk          ; clk_rom     ; 0.000        ; 0.083      ; 1.967      ;
; 1.691 ; regbuf:rgB|sr_out[8]                                                                                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg8   ; clk          ; clk_rom     ; 0.000        ; 0.086      ; 2.011      ;
; 1.692 ; regbuf:rgB|sr_out[30]                                                                                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg14 ; clk          ; clk_rom     ; 0.000        ; 0.097      ; 2.023      ;
; 1.710 ; regbuf:rgB|sr_out[4]                                                                                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg4   ; clk          ; clk_rom     ; 0.000        ; 0.030      ; 1.974      ;
; 1.774 ; regbuf:rgB|sr_out[31]                                                                                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg15 ; clk          ; clk_rom     ; 0.000        ; 0.095      ; 2.103      ;
; 1.774 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg6 ; clk          ; clk_rom     ; 0.000        ; 0.083      ; 2.091      ;
; 1.776 ; reg:pc|sr_out[4]                                                                                             ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg2 ; clk          ; clk_rom     ; 0.000        ; 0.046      ; 2.056      ;
; 1.779 ; regbuf:rgB|sr_out[28]                                                                                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg12 ; clk          ; clk_rom     ; 0.000        ; 0.096      ; 2.109      ;
; 1.780 ; regbuf:rgB|sr_out[12]                                                                                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg12  ; clk          ; clk_rom     ; 0.000        ; 0.055      ; 2.069      ;
; 1.835 ; reg:pc|sr_out[4]                                                                                             ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.017      ; 2.086      ;
; 1.873 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.083      ; 2.190      ;
; 1.883 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg6 ; clk          ; clk_rom     ; 0.000        ; 0.083      ; 2.200      ;
; 1.896 ; regbuf:rgB|sr_out[2]                                                                                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg2   ; clk          ; clk_rom     ; 0.000        ; 0.030      ; 2.160      ;
; 1.932 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg7 ; clk          ; clk_rom     ; 0.000        ; 0.083      ; 2.249      ;
; 1.943 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.083      ; 2.260      ;
; 1.968 ; regbuf:rgB|sr_out[27]                                                                                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg11 ; clk          ; clk_rom     ; 0.000        ; 0.104      ; 2.306      ;
; 2.002 ; regbuf:rgB|sr_out[17]                                                                                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.081      ; 2.317      ;
; 2.084 ; reg:pc|sr_out[0]                                                                                             ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.092      ; 2.410      ;
; 2.096 ; reg:pc|sr_out[0]                                                                                             ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.092      ; 2.422      ;
; 2.117 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg1 ; clk          ; clk_rom     ; 0.000        ; 0.083      ; 2.434      ;
; 2.194 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg1 ; clk          ; clk_rom     ; 0.000        ; 0.083      ; 2.511      ;
; 2.206 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 2.494      ;
; 2.274 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg5 ; clk          ; clk_rom     ; 0.000        ; 0.083      ; 2.591      ;
; 2.276 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 2.564      ;
; 2.297 ; regbuf:rgB|sr_out[23]                                                                                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg7  ; clk          ; clk_rom     ; 0.000        ; 0.097      ; 2.628      ;
; 2.371 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg2 ; clk          ; clk_rom     ; 0.000        ; 0.083      ; 2.688      ;
; 2.381 ; regbuf:rgB|sr_out[22]                                                                                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.104      ; 2.719      ;
; 2.416 ; reg:pc|sr_out[0]                                                                                             ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 0.000        ; 0.063      ; 2.713      ;
; 2.416 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg2 ; clk          ; clk_rom     ; 0.000        ; 0.083      ; 2.733      ;
; 2.427 ; reg:pc|sr_out[0]                                                                                             ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.063      ; 2.724      ;
; 2.430 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 2.718      ;
; 2.437 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 2.725      ;
; 2.438 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg4 ; clk          ; clk_rom     ; 0.000        ; 0.083      ; 2.755      ;
; 2.473 ; regbuf:rgB|sr_out[3]                                                                                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg3   ; clk          ; clk_rom     ; 0.000        ; 0.030      ; 2.737      ;
; 2.475 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 2.763      ;
; 2.480 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 2.768      ;
; 2.486 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg3 ; clk          ; clk_rom     ; 0.000        ; 0.083      ; 2.803      ;
; 2.487 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 2.775      ;
; 2.488 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg4 ; clk          ; clk_rom     ; 0.000        ; 0.083      ; 2.805      ;
; 2.489 ; regbuf:rgB|sr_out[26]                                                                                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg10 ; clk          ; clk_rom     ; 0.000        ; 0.115      ; 2.838      ;
; 2.519 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 2.807      ;
; 2.557 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 2.845      ;
; 2.566 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.078      ; 2.878      ;
; 2.578 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.078      ; 2.890      ;
; 2.605 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg5 ; clk          ; clk_rom     ; 0.000        ; 0.083      ; 2.922      ;
; 2.616 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 2.904      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg0  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg1  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a17~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg2  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg3  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a19~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg4  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a20~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg5  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a21~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg6  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a22~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg7  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a23~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg8  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a24~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg9  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a25~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg10 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a26~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg11 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a27~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg12 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a28~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg13 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a29~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg14 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a30~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg15 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a31~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg0   ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg1   ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a1~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg2   ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a2~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg3   ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a3~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg4   ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a4~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg5   ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a5~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg6   ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a6~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg7   ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a7~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg8   ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a8~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg9   ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a9~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg10  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a10~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg11  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a11~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
+-------+--------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_rom'                                                                                                                                                       ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                                                                                       ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg10  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg10  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg11  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg11  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg12  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg12  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg13  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg13  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg14  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg14  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg15  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg15  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg9   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg9   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg13 ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a15~porta_memory_reg0 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 2.506 ; 2.506 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst       ; clk        ; -0.663 ; -0.663 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; data[*]   ; clk        ; 21.023 ; 21.023 ; Rise       ; clk             ;
;  data[0]  ; clk        ; 19.781 ; 19.781 ; Rise       ; clk             ;
;  data[1]  ; clk        ; 19.764 ; 19.764 ; Rise       ; clk             ;
;  data[2]  ; clk        ; 20.165 ; 20.165 ; Rise       ; clk             ;
;  data[3]  ; clk        ; 19.004 ; 19.004 ; Rise       ; clk             ;
;  data[4]  ; clk        ; 18.706 ; 18.706 ; Rise       ; clk             ;
;  data[5]  ; clk        ; 18.332 ; 18.332 ; Rise       ; clk             ;
;  data[6]  ; clk        ; 18.365 ; 18.365 ; Rise       ; clk             ;
;  data[7]  ; clk        ; 17.868 ; 17.868 ; Rise       ; clk             ;
;  data[8]  ; clk        ; 19.516 ; 19.516 ; Rise       ; clk             ;
;  data[9]  ; clk        ; 17.693 ; 17.693 ; Rise       ; clk             ;
;  data[10] ; clk        ; 20.012 ; 20.012 ; Rise       ; clk             ;
;  data[11] ; clk        ; 19.109 ; 19.109 ; Rise       ; clk             ;
;  data[12] ; clk        ; 20.086 ; 20.086 ; Rise       ; clk             ;
;  data[13] ; clk        ; 20.220 ; 20.220 ; Rise       ; clk             ;
;  data[14] ; clk        ; 19.402 ; 19.402 ; Rise       ; clk             ;
;  data[15] ; clk        ; 18.122 ; 18.122 ; Rise       ; clk             ;
;  data[16] ; clk        ; 21.023 ; 21.023 ; Rise       ; clk             ;
;  data[17] ; clk        ; 19.071 ; 19.071 ; Rise       ; clk             ;
;  data[18] ; clk        ; 20.478 ; 20.478 ; Rise       ; clk             ;
;  data[19] ; clk        ; 18.391 ; 18.391 ; Rise       ; clk             ;
;  data[20] ; clk        ; 19.152 ; 19.152 ; Rise       ; clk             ;
;  data[21] ; clk        ; 18.767 ; 18.767 ; Rise       ; clk             ;
;  data[22] ; clk        ; 19.690 ; 19.690 ; Rise       ; clk             ;
;  data[23] ; clk        ; 20.896 ; 20.896 ; Rise       ; clk             ;
;  data[24] ; clk        ; 19.114 ; 19.114 ; Rise       ; clk             ;
;  data[25] ; clk        ; 19.745 ; 19.745 ; Rise       ; clk             ;
;  data[26] ; clk        ; 20.710 ; 20.710 ; Rise       ; clk             ;
;  data[27] ; clk        ; 19.182 ; 19.182 ; Rise       ; clk             ;
;  data[28] ; clk        ; 19.647 ; 19.647 ; Rise       ; clk             ;
;  data[29] ; clk        ; 18.736 ; 18.736 ; Rise       ; clk             ;
;  data[30] ; clk        ; 19.771 ; 19.771 ; Rise       ; clk             ;
;  data[31] ; clk        ; 19.029 ; 19.029 ; Rise       ; clk             ;
; data[*]   ; clk_rom    ; 14.459 ; 14.459 ; Rise       ; clk_rom         ;
;  data[0]  ; clk_rom    ; 11.751 ; 11.751 ; Rise       ; clk_rom         ;
;  data[1]  ; clk_rom    ; 12.801 ; 12.801 ; Rise       ; clk_rom         ;
;  data[2]  ; clk_rom    ; 13.559 ; 13.559 ; Rise       ; clk_rom         ;
;  data[3]  ; clk_rom    ; 13.220 ; 13.220 ; Rise       ; clk_rom         ;
;  data[4]  ; clk_rom    ; 13.215 ; 13.215 ; Rise       ; clk_rom         ;
;  data[5]  ; clk_rom    ; 12.896 ; 12.896 ; Rise       ; clk_rom         ;
;  data[6]  ; clk_rom    ; 11.886 ; 11.886 ; Rise       ; clk_rom         ;
;  data[7]  ; clk_rom    ; 11.932 ; 11.932 ; Rise       ; clk_rom         ;
;  data[8]  ; clk_rom    ; 11.531 ; 11.531 ; Rise       ; clk_rom         ;
;  data[9]  ; clk_rom    ; 12.019 ; 12.019 ; Rise       ; clk_rom         ;
;  data[10] ; clk_rom    ; 11.891 ; 11.891 ; Rise       ; clk_rom         ;
;  data[11] ; clk_rom    ; 13.376 ; 13.376 ; Rise       ; clk_rom         ;
;  data[12] ; clk_rom    ; 11.760 ; 11.760 ; Rise       ; clk_rom         ;
;  data[13] ; clk_rom    ; 11.954 ; 11.954 ; Rise       ; clk_rom         ;
;  data[14] ; clk_rom    ; 11.249 ; 11.249 ; Rise       ; clk_rom         ;
;  data[15] ; clk_rom    ; 14.459 ; 14.459 ; Rise       ; clk_rom         ;
;  data[16] ; clk_rom    ; 13.170 ; 13.170 ; Rise       ; clk_rom         ;
;  data[17] ; clk_rom    ; 12.237 ; 12.237 ; Rise       ; clk_rom         ;
;  data[18] ; clk_rom    ; 12.417 ; 12.417 ; Rise       ; clk_rom         ;
;  data[19] ; clk_rom    ; 12.551 ; 12.551 ; Rise       ; clk_rom         ;
;  data[20] ; clk_rom    ; 11.815 ; 11.815 ; Rise       ; clk_rom         ;
;  data[21] ; clk_rom    ; 12.321 ; 12.321 ; Rise       ; clk_rom         ;
;  data[22] ; clk_rom    ; 12.288 ; 12.288 ; Rise       ; clk_rom         ;
;  data[23] ; clk_rom    ; 12.842 ; 12.842 ; Rise       ; clk_rom         ;
;  data[24] ; clk_rom    ; 11.068 ; 11.068 ; Rise       ; clk_rom         ;
;  data[25] ; clk_rom    ; 13.056 ; 13.056 ; Rise       ; clk_rom         ;
;  data[26] ; clk_rom    ; 12.421 ; 12.421 ; Rise       ; clk_rom         ;
;  data[27] ; clk_rom    ; 12.640 ; 12.640 ; Rise       ; clk_rom         ;
;  data[28] ; clk_rom    ; 12.111 ; 12.111 ; Rise       ; clk_rom         ;
;  data[29] ; clk_rom    ; 12.369 ; 12.369 ; Rise       ; clk_rom         ;
;  data[30] ; clk_rom    ; 12.089 ; 12.089 ; Rise       ; clk_rom         ;
;  data[31] ; clk_rom    ; 11.421 ; 11.421 ; Rise       ; clk_rom         ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; data[*]   ; clk        ; 8.072  ; 8.072  ; Rise       ; clk             ;
;  data[0]  ; clk        ; 9.698  ; 9.698  ; Rise       ; clk             ;
;  data[1]  ; clk        ; 10.739 ; 10.739 ; Rise       ; clk             ;
;  data[2]  ; clk        ; 8.980  ; 8.980  ; Rise       ; clk             ;
;  data[3]  ; clk        ; 11.290 ; 11.290 ; Rise       ; clk             ;
;  data[4]  ; clk        ; 9.450  ; 9.450  ; Rise       ; clk             ;
;  data[5]  ; clk        ; 11.220 ; 11.220 ; Rise       ; clk             ;
;  data[6]  ; clk        ; 10.163 ; 10.163 ; Rise       ; clk             ;
;  data[7]  ; clk        ; 10.647 ; 10.647 ; Rise       ; clk             ;
;  data[8]  ; clk        ; 10.042 ; 10.042 ; Rise       ; clk             ;
;  data[9]  ; clk        ; 10.893 ; 10.893 ; Rise       ; clk             ;
;  data[10] ; clk        ; 9.900  ; 9.900  ; Rise       ; clk             ;
;  data[11] ; clk        ; 10.338 ; 10.338 ; Rise       ; clk             ;
;  data[12] ; clk        ; 9.775  ; 9.775  ; Rise       ; clk             ;
;  data[13] ; clk        ; 10.219 ; 10.219 ; Rise       ; clk             ;
;  data[14] ; clk        ; 8.466  ; 8.466  ; Rise       ; clk             ;
;  data[15] ; clk        ; 9.311  ; 9.311  ; Rise       ; clk             ;
;  data[16] ; clk        ; 9.380  ; 9.380  ; Rise       ; clk             ;
;  data[17] ; clk        ; 9.480  ; 9.480  ; Rise       ; clk             ;
;  data[18] ; clk        ; 9.157  ; 9.157  ; Rise       ; clk             ;
;  data[19] ; clk        ; 9.697  ; 9.697  ; Rise       ; clk             ;
;  data[20] ; clk        ; 9.425  ; 9.425  ; Rise       ; clk             ;
;  data[21] ; clk        ; 9.017  ; 9.017  ; Rise       ; clk             ;
;  data[22] ; clk        ; 9.189  ; 9.189  ; Rise       ; clk             ;
;  data[23] ; clk        ; 10.403 ; 10.403 ; Rise       ; clk             ;
;  data[24] ; clk        ; 8.072  ; 8.072  ; Rise       ; clk             ;
;  data[25] ; clk        ; 10.344 ; 10.344 ; Rise       ; clk             ;
;  data[26] ; clk        ; 8.884  ; 8.884  ; Rise       ; clk             ;
;  data[27] ; clk        ; 10.025 ; 10.025 ; Rise       ; clk             ;
;  data[28] ; clk        ; 8.822  ; 8.822  ; Rise       ; clk             ;
;  data[29] ; clk        ; 10.141 ; 10.141 ; Rise       ; clk             ;
;  data[30] ; clk        ; 8.907  ; 8.907  ; Rise       ; clk             ;
;  data[31] ; clk        ; 8.870  ; 8.870  ; Rise       ; clk             ;
; data[*]   ; clk_rom    ; 11.068 ; 11.068 ; Rise       ; clk_rom         ;
;  data[0]  ; clk_rom    ; 11.751 ; 11.751 ; Rise       ; clk_rom         ;
;  data[1]  ; clk_rom    ; 12.801 ; 12.801 ; Rise       ; clk_rom         ;
;  data[2]  ; clk_rom    ; 13.559 ; 13.559 ; Rise       ; clk_rom         ;
;  data[3]  ; clk_rom    ; 13.220 ; 13.220 ; Rise       ; clk_rom         ;
;  data[4]  ; clk_rom    ; 13.215 ; 13.215 ; Rise       ; clk_rom         ;
;  data[5]  ; clk_rom    ; 12.896 ; 12.896 ; Rise       ; clk_rom         ;
;  data[6]  ; clk_rom    ; 11.886 ; 11.886 ; Rise       ; clk_rom         ;
;  data[7]  ; clk_rom    ; 11.932 ; 11.932 ; Rise       ; clk_rom         ;
;  data[8]  ; clk_rom    ; 11.531 ; 11.531 ; Rise       ; clk_rom         ;
;  data[9]  ; clk_rom    ; 12.019 ; 12.019 ; Rise       ; clk_rom         ;
;  data[10] ; clk_rom    ; 11.891 ; 11.891 ; Rise       ; clk_rom         ;
;  data[11] ; clk_rom    ; 13.376 ; 13.376 ; Rise       ; clk_rom         ;
;  data[12] ; clk_rom    ; 11.760 ; 11.760 ; Rise       ; clk_rom         ;
;  data[13] ; clk_rom    ; 11.954 ; 11.954 ; Rise       ; clk_rom         ;
;  data[14] ; clk_rom    ; 11.249 ; 11.249 ; Rise       ; clk_rom         ;
;  data[15] ; clk_rom    ; 14.459 ; 14.459 ; Rise       ; clk_rom         ;
;  data[16] ; clk_rom    ; 13.170 ; 13.170 ; Rise       ; clk_rom         ;
;  data[17] ; clk_rom    ; 12.237 ; 12.237 ; Rise       ; clk_rom         ;
;  data[18] ; clk_rom    ; 12.417 ; 12.417 ; Rise       ; clk_rom         ;
;  data[19] ; clk_rom    ; 12.551 ; 12.551 ; Rise       ; clk_rom         ;
;  data[20] ; clk_rom    ; 11.815 ; 11.815 ; Rise       ; clk_rom         ;
;  data[21] ; clk_rom    ; 12.321 ; 12.321 ; Rise       ; clk_rom         ;
;  data[22] ; clk_rom    ; 12.288 ; 12.288 ; Rise       ; clk_rom         ;
;  data[23] ; clk_rom    ; 12.842 ; 12.842 ; Rise       ; clk_rom         ;
;  data[24] ; clk_rom    ; 11.068 ; 11.068 ; Rise       ; clk_rom         ;
;  data[25] ; clk_rom    ; 13.056 ; 13.056 ; Rise       ; clk_rom         ;
;  data[26] ; clk_rom    ; 12.421 ; 12.421 ; Rise       ; clk_rom         ;
;  data[27] ; clk_rom    ; 12.640 ; 12.640 ; Rise       ; clk_rom         ;
;  data[28] ; clk_rom    ; 12.111 ; 12.111 ; Rise       ; clk_rom         ;
;  data[29] ; clk_rom    ; 12.369 ; 12.369 ; Rise       ; clk_rom         ;
;  data[30] ; clk_rom    ; 12.089 ; 12.089 ; Rise       ; clk_rom         ;
;  data[31] ; clk_rom    ; 11.421 ; 11.421 ; Rise       ; clk_rom         ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; debug[0]   ; data[0]     ; 9.004  ; 9.004  ; 9.004  ; 9.004  ;
; debug[0]   ; data[1]     ; 9.576  ; 9.576  ; 9.576  ; 9.576  ;
; debug[0]   ; data[2]     ; 8.648  ; 8.648  ; 8.648  ; 8.648  ;
; debug[0]   ; data[3]     ; 8.670  ; 8.670  ; 8.670  ; 8.670  ;
; debug[0]   ; data[4]     ; 8.716  ; 8.716  ; 8.716  ; 8.716  ;
; debug[0]   ; data[5]     ; 9.491  ; 9.491  ; 9.491  ; 9.491  ;
; debug[0]   ; data[6]     ; 8.032  ; 8.032  ; 8.032  ; 8.032  ;
; debug[0]   ; data[7]     ; 9.063  ; 9.063  ; 9.063  ; 9.063  ;
; debug[0]   ; data[8]     ; 7.964  ; 7.964  ; 7.964  ; 7.964  ;
; debug[0]   ; data[9]     ; 9.448  ; 9.448  ; 9.448  ; 9.448  ;
; debug[0]   ; data[10]    ; 9.555  ; 9.555  ; 9.555  ; 9.555  ;
; debug[0]   ; data[11]    ; 9.692  ; 9.692  ; 9.692  ; 9.692  ;
; debug[0]   ; data[12]    ; 9.689  ; 9.689  ; 9.689  ; 9.689  ;
; debug[0]   ; data[13]    ; 9.074  ; 9.074  ; 9.074  ; 9.074  ;
; debug[0]   ; data[14]    ; 7.853  ; 7.853  ; 7.853  ; 7.853  ;
; debug[0]   ; data[15]    ; 8.560  ; 8.560  ; 8.560  ; 8.560  ;
; debug[0]   ; data[16]    ; 10.160 ; 10.160 ; 10.160 ; 10.160 ;
; debug[0]   ; data[17]    ; 8.598  ; 8.598  ; 8.598  ; 8.598  ;
; debug[0]   ; data[18]    ; 9.586  ; 9.586  ; 9.586  ; 9.586  ;
; debug[0]   ; data[19]    ; 8.977  ; 8.977  ; 8.977  ; 8.977  ;
; debug[0]   ; data[20]    ; 9.667  ; 9.667  ; 9.667  ; 9.667  ;
; debug[0]   ; data[21]    ; 8.769  ; 8.769  ; 8.769  ; 8.769  ;
; debug[0]   ; data[22]    ; 10.708 ; 10.708 ; 10.708 ; 10.708 ;
; debug[0]   ; data[23]    ; 9.164  ; 9.164  ; 9.164  ; 9.164  ;
; debug[0]   ; data[24]    ; 7.470  ; 7.470  ; 7.470  ; 7.470  ;
; debug[0]   ; data[25]    ; 10.135 ; 10.135 ; 10.135 ; 10.135 ;
; debug[0]   ; data[26]    ; 10.591 ; 10.591 ; 10.591 ; 10.591 ;
; debug[0]   ; data[27]    ; 9.327  ; 9.327  ; 9.327  ; 9.327  ;
; debug[0]   ; data[28]    ; 9.891  ; 9.891  ; 9.891  ; 9.891  ;
; debug[0]   ; data[29]    ; 8.806  ; 8.806  ; 8.806  ; 8.806  ;
; debug[0]   ; data[30]    ; 9.365  ; 9.365  ; 9.365  ; 9.365  ;
; debug[0]   ; data[31]    ; 8.197  ; 8.197  ; 8.197  ; 8.197  ;
; debug[1]   ; data[0]     ; 9.091  ; 9.091  ; 9.091  ; 9.091  ;
; debug[1]   ; data[1]     ; 8.417  ; 8.417  ; 8.417  ; 8.417  ;
; debug[1]   ; data[2]     ; 8.457  ; 8.457  ; 8.457  ; 8.457  ;
; debug[1]   ; data[3]     ; 9.931  ; 9.931  ; 9.931  ; 9.931  ;
; debug[1]   ; data[4]     ; 8.305  ; 8.305  ; 8.305  ; 8.305  ;
; debug[1]   ; data[5]     ; 9.138  ; 9.138  ; 9.138  ; 9.138  ;
; debug[1]   ; data[6]     ; 8.809  ; 8.809  ; 8.809  ; 8.809  ;
; debug[1]   ; data[7]     ; 9.156  ; 9.156  ; 9.156  ; 9.156  ;
; debug[1]   ; data[8]     ; 8.645  ; 8.645  ; 8.645  ; 8.645  ;
; debug[1]   ; data[9]     ; 9.138  ; 9.138  ; 9.138  ; 9.138  ;
; debug[1]   ; data[10]    ; 9.538  ; 9.538  ; 9.538  ; 9.538  ;
; debug[1]   ; data[11]    ; 9.961  ; 9.961  ; 9.961  ; 9.961  ;
; debug[1]   ; data[12]    ; 9.094  ; 9.094  ; 9.094  ; 9.094  ;
; debug[1]   ; data[13]    ; 9.167  ; 9.167  ; 9.167  ; 9.167  ;
; debug[1]   ; data[14]    ; 8.530  ; 8.530  ; 8.530  ; 8.530  ;
; debug[1]   ; data[15]    ; 8.309  ; 8.309  ; 8.309  ; 8.309  ;
; debug[1]   ; data[16]    ; 10.274 ; 10.274 ; 10.274 ; 10.274 ;
; debug[1]   ; data[17]    ; 8.703  ; 8.703  ; 8.703  ; 8.703  ;
; debug[1]   ; data[18]    ; 9.700  ; 9.700  ; 9.700  ; 9.700  ;
; debug[1]   ; data[19]    ; 9.070  ; 9.070  ; 9.070  ; 9.070  ;
; debug[1]   ; data[20]    ; 9.636  ; 9.636  ; 9.636  ; 9.636  ;
; debug[1]   ; data[21]    ; 8.599  ; 8.599  ; 8.599  ; 8.599  ;
; debug[1]   ; data[22]    ; 10.681 ; 10.681 ; 10.681 ; 10.681 ;
; debug[1]   ; data[23]    ; 9.274  ; 9.274  ; 9.274  ; 9.274  ;
; debug[1]   ; data[24]    ; 7.512  ; 7.512  ; 7.512  ; 7.512  ;
; debug[1]   ; data[25]    ; 9.791  ; 9.791  ; 9.791  ; 9.791  ;
; debug[1]   ; data[26]    ; 10.282 ; 10.282 ; 10.282 ; 10.282 ;
; debug[1]   ; data[27]    ; 8.422  ; 8.422  ; 8.422  ; 8.422  ;
; debug[1]   ; data[28]    ; 9.866  ; 9.866  ; 9.866  ; 9.866  ;
; debug[1]   ; data[29]    ; 9.505  ; 9.505  ; 9.505  ; 9.505  ;
; debug[1]   ; data[30]    ; 9.497  ; 9.497  ; 9.497  ; 9.497  ;
; debug[1]   ; data[31]    ; 8.028  ; 8.028  ; 8.028  ; 8.028  ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; debug[0]   ; data[0]     ; 9.004  ; 9.004  ; 9.004  ; 9.004  ;
; debug[0]   ; data[1]     ; 8.489  ; 8.489  ; 8.489  ; 8.489  ;
; debug[0]   ; data[2]     ; 8.648  ; 8.648  ; 8.648  ; 8.648  ;
; debug[0]   ; data[3]     ; 7.849  ; 7.849  ; 7.849  ; 7.849  ;
; debug[0]   ; data[4]     ; 8.716  ; 8.716  ; 8.716  ; 8.716  ;
; debug[0]   ; data[5]     ; 8.693  ; 8.693  ; 8.693  ; 8.693  ;
; debug[0]   ; data[6]     ; 8.032  ; 8.032  ; 8.032  ; 8.032  ;
; debug[0]   ; data[7]     ; 8.790  ; 8.790  ; 8.790  ; 8.790  ;
; debug[0]   ; data[8]     ; 7.964  ; 7.964  ; 7.964  ; 7.964  ;
; debug[0]   ; data[9]     ; 7.989  ; 7.989  ; 7.989  ; 7.989  ;
; debug[0]   ; data[10]    ; 9.555  ; 9.555  ; 9.555  ; 9.555  ;
; debug[0]   ; data[11]    ; 9.307  ; 9.307  ; 9.307  ; 9.307  ;
; debug[0]   ; data[12]    ; 9.689  ; 9.689  ; 9.689  ; 9.689  ;
; debug[0]   ; data[13]    ; 7.957  ; 7.957  ; 7.957  ; 7.957  ;
; debug[0]   ; data[14]    ; 7.853  ; 7.853  ; 7.853  ; 7.853  ;
; debug[0]   ; data[15]    ; 8.004  ; 8.004  ; 8.004  ; 8.004  ;
; debug[0]   ; data[16]    ; 10.160 ; 10.160 ; 10.160 ; 10.160 ;
; debug[0]   ; data[17]    ; 8.117  ; 8.117  ; 8.117  ; 8.117  ;
; debug[0]   ; data[18]    ; 9.586  ; 9.586  ; 9.586  ; 9.586  ;
; debug[0]   ; data[19]    ; 8.633  ; 8.633  ; 8.633  ; 8.633  ;
; debug[0]   ; data[20]    ; 9.667  ; 9.667  ; 9.667  ; 9.667  ;
; debug[0]   ; data[21]    ; 7.795  ; 7.795  ; 7.795  ; 7.795  ;
; debug[0]   ; data[22]    ; 10.708 ; 10.708 ; 10.708 ; 10.708 ;
; debug[0]   ; data[23]    ; 8.473  ; 8.473  ; 8.473  ; 8.473  ;
; debug[0]   ; data[24]    ; 7.470  ; 7.470  ; 7.470  ; 7.470  ;
; debug[0]   ; data[25]    ; 9.575  ; 9.575  ; 9.575  ; 9.575  ;
; debug[0]   ; data[26]    ; 10.591 ; 10.591 ; 10.591 ; 10.591 ;
; debug[0]   ; data[27]    ; 7.970  ; 7.970  ; 7.970  ; 7.970  ;
; debug[0]   ; data[28]    ; 9.891  ; 9.891  ; 9.891  ; 9.891  ;
; debug[0]   ; data[29]    ; 8.136  ; 8.136  ; 8.136  ; 8.136  ;
; debug[0]   ; data[30]    ; 9.365  ; 9.365  ; 9.365  ; 9.365  ;
; debug[0]   ; data[31]    ; 7.552  ; 7.552  ; 7.552  ; 7.552  ;
; debug[1]   ; data[0]     ; 8.276  ; 8.276  ; 8.276  ; 8.276  ;
; debug[1]   ; data[1]     ; 8.417  ; 8.417  ; 8.417  ; 8.417  ;
; debug[1]   ; data[2]     ; 8.091  ; 8.091  ; 8.091  ; 8.091  ;
; debug[1]   ; data[3]     ; 9.931  ; 9.931  ; 9.931  ; 9.931  ;
; debug[1]   ; data[4]     ; 7.606  ; 7.606  ; 7.606  ; 7.606  ;
; debug[1]   ; data[5]     ; 9.138  ; 9.138  ; 9.138  ; 9.138  ;
; debug[1]   ; data[6]     ; 8.379  ; 8.379  ; 8.379  ; 8.379  ;
; debug[1]   ; data[7]     ; 9.156  ; 9.156  ; 9.156  ; 9.156  ;
; debug[1]   ; data[8]     ; 8.438  ; 8.438  ; 8.438  ; 8.438  ;
; debug[1]   ; data[9]     ; 9.138  ; 9.138  ; 9.138  ; 9.138  ;
; debug[1]   ; data[10]    ; 8.974  ; 8.974  ; 8.974  ; 8.974  ;
; debug[1]   ; data[11]    ; 9.961  ; 9.961  ; 9.961  ; 9.961  ;
; debug[1]   ; data[12]    ; 7.866  ; 7.866  ; 7.866  ; 7.866  ;
; debug[1]   ; data[13]    ; 9.167  ; 9.167  ; 9.167  ; 9.167  ;
; debug[1]   ; data[14]    ; 7.897  ; 7.897  ; 7.897  ; 7.897  ;
; debug[1]   ; data[15]    ; 8.309  ; 8.309  ; 8.309  ; 8.309  ;
; debug[1]   ; data[16]    ; 10.031 ; 10.031 ; 10.031 ; 10.031 ;
; debug[1]   ; data[17]    ; 8.703  ; 8.703  ; 8.703  ; 8.703  ;
; debug[1]   ; data[18]    ; 8.285  ; 8.285  ; 8.285  ; 8.285  ;
; debug[1]   ; data[19]    ; 9.070  ; 9.070  ; 9.070  ; 9.070  ;
; debug[1]   ; data[20]    ; 7.882  ; 7.882  ; 7.882  ; 7.882  ;
; debug[1]   ; data[21]    ; 8.599  ; 8.599  ; 8.599  ; 8.599  ;
; debug[1]   ; data[22]    ; 8.984  ; 8.984  ; 8.984  ; 8.984  ;
; debug[1]   ; data[23]    ; 9.274  ; 9.274  ; 9.274  ; 9.274  ;
; debug[1]   ; data[24]    ; 6.848  ; 6.848  ; 6.848  ; 6.848  ;
; debug[1]   ; data[25]    ; 9.791  ; 9.791  ; 9.791  ; 9.791  ;
; debug[1]   ; data[26]    ; 7.958  ; 7.958  ; 7.958  ; 7.958  ;
; debug[1]   ; data[27]    ; 8.422  ; 8.422  ; 8.422  ; 8.422  ;
; debug[1]   ; data[28]    ; 8.257  ; 8.257  ; 8.257  ; 8.257  ;
; debug[1]   ; data[29]    ; 9.505  ; 9.505  ; 9.505  ; 9.505  ;
; debug[1]   ; data[30]    ; 8.076  ; 8.076  ; 8.076  ; 8.076  ;
; debug[1]   ; data[31]    ; 8.028  ; 8.028  ; 8.028  ; 8.028  ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------+
; Fast Model Setup Summary         ;
+---------+--------+---------------+
; Clock   ; Slack  ; End Point TNS ;
+---------+--------+---------------+
; clk     ; -5.829 ; -667.894      ;
; clk_rom ; -4.414 ; -121.170      ;
+---------+--------+---------------+


+---------------------------------+
; Fast Model Hold Summary         ;
+---------+-------+---------------+
; Clock   ; Slack ; End Point TNS ;
+---------+-------+---------------+
; clk     ; 0.244 ; 0.000         ;
; clk_rom ; 0.262 ; 0.000         ;
+---------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+---------+--------+---------------------+
; Clock   ; Slack  ; End Point TNS       ;
+---------+--------+---------------------+
; clk_rom ; -2.000 ; -345.380            ;
; clk     ; -1.627 ; -707.480            ;
+---------+--------+---------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                      ;
+--------+-------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -5.829 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; -0.003     ; 6.858      ;
; -5.829 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; -0.003     ; 6.858      ;
; -5.786 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[26] ; clk          ; clk         ; 1.000        ; 0.025      ; 6.843      ;
; -5.784 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; 0.043      ; 6.859      ;
; -5.778 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; 0.036      ; 6.846      ;
; -5.732 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; -0.006     ; 6.758      ;
; -5.732 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; -0.006     ; 6.758      ;
; -5.719 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[24] ; clk          ; clk         ; 1.000        ; 0.003      ; 6.754      ;
; -5.718 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; -0.003     ; 6.747      ;
; -5.718 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; -0.003     ; 6.747      ;
; -5.699 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; 0.010      ; 6.741      ;
; -5.699 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; 0.010      ; 6.741      ;
; -5.699 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; 0.010      ; 6.741      ;
; -5.699 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; 0.010      ; 6.741      ;
; -5.690 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[21] ; clk          ; clk         ; 1.000        ; 0.037      ; 6.759      ;
; -5.690 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; 0.037      ; 6.759      ;
; -5.690 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; 0.037      ; 6.759      ;
; -5.690 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[23] ; clk          ; clk         ; 1.000        ; 0.037      ; 6.759      ;
; -5.688 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[25] ; clk          ; clk         ; 1.000        ; 0.051      ; 6.771      ;
; -5.687 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; 0.034      ; 6.753      ;
; -5.687 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; 0.034      ; 6.753      ;
; -5.687 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; 0.034      ; 6.753      ;
; -5.687 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; 0.034      ; 6.753      ;
; -5.676 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[27] ; clk          ; clk         ; 1.000        ; 0.030      ; 6.738      ;
; -5.676 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; -0.006     ; 6.702      ;
; -5.676 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; -0.006     ; 6.702      ;
; -5.675 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[26] ; clk          ; clk         ; 1.000        ; 0.025      ; 6.732      ;
; -5.673 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; 0.043      ; 6.748      ;
; -5.669 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; 0.009      ; 6.710      ;
; -5.669 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; 0.009      ; 6.710      ;
; -5.667 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; 0.036      ; 6.735      ;
; -5.639 ; reg:ir|sr_out[2]                          ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; -0.003     ; 6.668      ;
; -5.639 ; reg:ir|sr_out[2]                          ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; -0.003     ; 6.668      ;
; -5.634 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; 0.003      ; 6.669      ;
; -5.634 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; 0.003      ; 6.669      ;
; -5.633 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[26] ; clk          ; clk         ; 1.000        ; 0.022      ; 6.687      ;
; -5.631 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; 0.040      ; 6.703      ;
; -5.626 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[26] ; clk          ; clk         ; 1.000        ; 0.037      ; 6.695      ;
; -5.625 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; 0.033      ; 6.690      ;
; -5.624 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; 0.055      ; 6.711      ;
; -5.621 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; -0.006     ; 6.647      ;
; -5.621 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; -0.006     ; 6.647      ;
; -5.618 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; 0.048      ; 6.698      ;
; -5.608 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[24] ; clk          ; clk         ; 1.000        ; 0.003      ; 6.643      ;
; -5.596 ; reg:ir|sr_out[2]                          ; reg:pc|sr_out[26] ; clk          ; clk         ; 1.000        ; 0.025      ; 6.653      ;
; -5.594 ; reg:ir|sr_out[2]                          ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; 0.043      ; 6.669      ;
; -5.591 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[26] ; clk          ; clk         ; 1.000        ; 0.031      ; 6.654      ;
; -5.590 ; reg:ir|sr_out[3]                          ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; -0.003     ; 6.619      ;
; -5.590 ; reg:ir|sr_out[3]                          ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; -0.003     ; 6.619      ;
; -5.589 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; 0.049      ; 6.670      ;
; -5.588 ; reg:ir|sr_out[2]                          ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; 0.036      ; 6.656      ;
; -5.588 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; 0.010      ; 6.630      ;
; -5.588 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; 0.010      ; 6.630      ;
; -5.588 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; 0.010      ; 6.630      ;
; -5.588 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; 0.010      ; 6.630      ;
; -5.583 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; 0.042      ; 6.657      ;
; -5.579 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; -0.009     ; 6.602      ;
; -5.579 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; -0.009     ; 6.602      ;
; -5.579 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[21] ; clk          ; clk         ; 1.000        ; 0.037      ; 6.648      ;
; -5.579 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; 0.037      ; 6.648      ;
; -5.579 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; 0.037      ; 6.648      ;
; -5.579 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[23] ; clk          ; clk         ; 1.000        ; 0.037      ; 6.648      ;
; -5.577 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[25] ; clk          ; clk         ; 1.000        ; 0.051      ; 6.660      ;
; -5.576 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; 0.034      ; 6.642      ;
; -5.576 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; 0.034      ; 6.642      ;
; -5.576 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; 0.034      ; 6.642      ;
; -5.576 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; 0.034      ; 6.642      ;
; -5.572 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; 0.019      ; 6.623      ;
; -5.572 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[19] ; clk          ; clk         ; 1.000        ; 0.019      ; 6.623      ;
; -5.572 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; 0.019      ; 6.623      ;
; -5.572 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; 0.019      ; 6.623      ;
; -5.572 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[17] ; clk          ; clk         ; 1.000        ; 0.019      ; 6.623      ;
; -5.572 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; 0.006      ; 6.610      ;
; -5.572 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; 0.006      ; 6.610      ;
; -5.567 ; reg:ir|sr_out[5]                          ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; -0.003     ; 6.596      ;
; -5.567 ; reg:ir|sr_out[5]                          ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; -0.003     ; 6.596      ;
; -5.566 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[24] ; clk          ; clk         ; 1.000        ; 0.000      ; 6.598      ;
; -5.565 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[27] ; clk          ; clk         ; 1.000        ; 0.030      ; 6.627      ;
; -5.559 ; reg:ir|sr_out[4]                          ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; -0.003     ; 6.588      ;
; -5.559 ; reg:ir|sr_out[4]                          ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; -0.003     ; 6.588      ;
; -5.559 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[24] ; clk          ; clk         ; 1.000        ; 0.015      ; 6.606      ;
; -5.557 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; -0.008     ; 6.581      ;
; -5.557 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; -0.008     ; 6.581      ;
; -5.548 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; -0.008     ; 6.572      ;
; -5.548 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; -0.008     ; 6.572      ;
; -5.547 ; reg:ir|sr_out[3]                          ; reg:pc|sr_out[26] ; clk          ; clk         ; 1.000        ; 0.025      ; 6.604      ;
; -5.546 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; 0.007      ; 6.585      ;
; -5.546 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; 0.007      ; 6.585      ;
; -5.546 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; 0.007      ; 6.585      ;
; -5.546 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; 0.007      ; 6.585      ;
; -5.545 ; reg:ir|sr_out[3]                          ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; 0.043      ; 6.620      ;
; -5.542 ; reg:ir|sr_out[2]                          ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; -0.006     ; 6.568      ;
; -5.542 ; reg:ir|sr_out[2]                          ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; -0.006     ; 6.568      ;
; -5.539 ; reg:ir|sr_out[3]                          ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; 0.036      ; 6.607      ;
; -5.539 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; 0.022      ; 6.593      ;
; -5.539 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; 0.022      ; 6.593      ;
; -5.539 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; 0.022      ; 6.593      ;
; -5.539 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; 0.022      ; 6.593      ;
; -5.537 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[21] ; clk          ; clk         ; 1.000        ; 0.034      ; 6.603      ;
; -5.537 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; 0.034      ; 6.603      ;
+--------+-------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_rom'                                                                                                                                                                                                             ;
+--------+-------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.414 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 5.474      ;
; -4.411 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 5.471      ;
; -4.303 ; reg:ir|sr_out[0]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 5.363      ;
; -4.301 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.065      ; 5.365      ;
; -4.300 ; reg:ir|sr_out[0]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 5.360      ;
; -4.261 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.058      ; 5.318      ;
; -4.258 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 1.000        ; 0.058      ; 5.315      ;
; -4.254 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.073      ; 5.326      ;
; -4.251 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 1.000        ; 0.073      ; 5.323      ;
; -4.245 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.090      ; 5.334      ;
; -4.237 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.090      ; 5.326      ;
; -4.224 ; reg:ir|sr_out[2]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 5.284      ;
; -4.221 ; reg:ir|sr_out[2]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 5.281      ;
; -4.219 ; reg:pc|sr_out[0]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.067      ; 5.285      ;
; -4.216 ; reg:pc|sr_out[0]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 1.000        ; 0.067      ; 5.282      ;
; -4.190 ; reg:ir|sr_out[0]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.065      ; 5.254      ;
; -4.175 ; reg:ir|sr_out[3]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 5.235      ;
; -4.172 ; reg:ir|sr_out[3]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 5.232      ;
; -4.152 ; reg:ir|sr_out[5]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 5.212      ;
; -4.149 ; reg:ir|sr_out[5]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 5.209      ;
; -4.148 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.062      ; 5.209      ;
; -4.144 ; reg:ir|sr_out[4]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 5.204      ;
; -4.141 ; reg:ir|sr_out[4]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 5.201      ;
; -4.141 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.077      ; 5.217      ;
; -4.134 ; reg:ir|sr_out[0]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.090      ; 5.223      ;
; -4.126 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.094      ; 5.219      ;
; -4.126 ; reg:ir|sr_out[0]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.090      ; 5.215      ;
; -4.111 ; reg:ir|sr_out[2]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.065      ; 5.175      ;
; -4.106 ; reg:pc|sr_out[0]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.071      ; 5.176      ;
; -4.092 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.087      ; 5.178      ;
; -4.085 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.102      ; 5.186      ;
; -4.084 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.087      ; 5.170      ;
; -4.077 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.102      ; 5.178      ;
; -4.062 ; reg:ir|sr_out[3]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.065      ; 5.126      ;
; -4.055 ; reg:ir|sr_out[2]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.090      ; 5.144      ;
; -4.050 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg6 ; clk          ; clk_rom     ; 1.000        ; 0.094      ; 5.143      ;
; -4.050 ; reg:pc|sr_out[0]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.096      ; 5.145      ;
; -4.047 ; reg:ir|sr_out[2]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.090      ; 5.136      ;
; -4.042 ; reg:pc|sr_out[0]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.096      ; 5.137      ;
; -4.039 ; reg:ir|sr_out[5]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.065      ; 5.103      ;
; -4.031 ; reg:ir|sr_out[4]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.065      ; 5.095      ;
; -4.015 ; reg:ir|sr_out[0]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.094      ; 5.108      ;
; -4.006 ; reg:ir|sr_out[3]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.090      ; 5.095      ;
; -3.998 ; reg:ir|sr_out[3]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.090      ; 5.087      ;
; -3.983 ; reg:ir|sr_out[5]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.090      ; 5.072      ;
; -3.975 ; reg:ir|sr_out[4]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.090      ; 5.064      ;
; -3.975 ; reg:ir|sr_out[5]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.090      ; 5.064      ;
; -3.973 ; regbuf:rgA|sr_out[0]                      ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 5.033      ;
; -3.973 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.091      ; 5.063      ;
; -3.970 ; regbuf:rgA|sr_out[0]                      ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 5.030      ;
; -3.968 ; reg:ir|sr_out[6]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 5.028      ;
; -3.967 ; reg:ir|sr_out[4]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.090      ; 5.056      ;
; -3.966 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.106      ; 5.071      ;
; -3.965 ; reg:ir|sr_out[6]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 5.025      ;
; -3.939 ; reg:ir|sr_out[0]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg6 ; clk          ; clk_rom     ; 1.000        ; 0.094      ; 5.032      ;
; -3.937 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk_rom     ; 1.000        ; 0.065      ; 5.001      ;
; -3.936 ; reg:ir|sr_out[2]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.094      ; 5.029      ;
; -3.931 ; reg:pc|sr_out[0]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.100      ; 5.030      ;
; -3.910 ; reg:pc|sr_out[1]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.067      ; 4.976      ;
; -3.907 ; reg:pc|sr_out[1]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 1.000        ; 0.067      ; 4.973      ;
; -3.887 ; reg:ir|sr_out[3]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.094      ; 4.980      ;
; -3.880 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.065      ; 4.944      ;
; -3.871 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg6 ; clk          ; clk_rom     ; 1.000        ; 0.091      ; 4.961      ;
; -3.866 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.065      ; 4.930      ;
; -3.865 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.065      ; 4.929      ;
; -3.864 ; reg:ir|sr_out[5]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.094      ; 4.957      ;
; -3.860 ; regbuf:rgA|sr_out[0]                      ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.065      ; 4.924      ;
; -3.858 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.094      ; 4.951      ;
; -3.856 ; reg:ir|sr_out[4]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.094      ; 4.949      ;
; -3.855 ; reg:ir|sr_out[6]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.065      ; 4.919      ;
; -3.845 ; reg:ir|sr_out[5]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg6 ; clk          ; clk_rom     ; 1.000        ; 0.094      ; 4.938      ;
; -3.842 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg5  ; clk          ; clk_rom     ; 1.000        ; 0.065      ; 4.906      ;
; -3.831 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg6 ; clk          ; clk_rom     ; 1.000        ; 0.106      ; 4.936      ;
; -3.829 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; 0.094      ; 4.922      ;
; -3.826 ; reg:ir|sr_out[0]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk_rom     ; 1.000        ; 0.065      ; 4.890      ;
; -3.824 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.094      ; 4.917      ;
; -3.811 ; reg:ir|sr_out[3]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg6 ; clk          ; clk_rom     ; 1.000        ; 0.094      ; 4.904      ;
; -3.808 ; reg:ir|sr_out[2]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg6 ; clk          ; clk_rom     ; 1.000        ; 0.094      ; 4.901      ;
; -3.804 ; regbuf:rgA|sr_out[0]                      ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.090      ; 4.893      ;
; -3.799 ; reg:ir|sr_out[6]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.090      ; 4.888      ;
; -3.797 ; reg:ir|sr_out[1]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.053      ; 4.849      ;
; -3.797 ; reg:pc|sr_out[1]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.071      ; 4.867      ;
; -3.796 ; regbuf:rgA|sr_out[0]                      ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.090      ; 4.885      ;
; -3.795 ; mips_control:ctr_mips|pstate.fetch_st     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg6 ; clk          ; clk_rom     ; 1.000        ; 0.089      ; 4.883      ;
; -3.794 ; reg:ir|sr_out[1]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 1.000        ; 0.053      ; 4.846      ;
; -3.791 ; reg:ir|sr_out[6]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.090      ; 4.880      ;
; -3.780 ; reg:ir|sr_out[4]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg6 ; clk          ; clk_rom     ; 1.000        ; 0.094      ; 4.873      ;
; -3.778 ; reg:pc|sr_out[1]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg6 ; clk          ; clk_rom     ; 1.000        ; 0.100      ; 4.877      ;
; -3.769 ; reg:ir|sr_out[0]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.065      ; 4.833      ;
; -3.768 ; reg:pc|sr_out[30]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.036      ; 4.803      ;
; -3.765 ; reg:pc|sr_out[30]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 1.000        ; 0.036      ; 4.800      ;
; -3.758 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk_rom     ; 1.000        ; 0.062      ; 4.819      ;
; -3.756 ; reg:pc|sr_out[16]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.039      ; 4.794      ;
; -3.755 ; reg:ir|sr_out[0]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.065      ; 4.819      ;
; -3.754 ; reg:ir|sr_out[0]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.065      ; 4.818      ;
; -3.753 ; reg:pc|sr_out[16]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 1.000        ; 0.039      ; 4.791      ;
; -3.747 ; reg:ir|sr_out[0]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.094      ; 4.840      ;
; -3.741 ; reg:pc|sr_out[1]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.096      ; 4.836      ;
; -3.733 ; reg:pc|sr_out[1]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.096      ; 4.828      ;
; -3.732 ; reg:ir|sr_out[5]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk_rom     ; 1.000        ; 0.065      ; 4.796      ;
+--------+-------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                                                                       ;
+-------+-------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.244 ; reg:ir|sr_out[19]                         ; breg:bcoreg|breg32_rtl_0_bypass[7]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.396      ;
; 0.244 ; breg:bcoreg|breg32_rtl_1_bypass[22]       ; regbuf:rgB|sr_out[11]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.396      ;
; 0.246 ; breg:bcoreg|breg32_rtl_1_bypass[14]       ; regbuf:rgA|sr_out[3]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.398      ;
; 0.249 ; breg:bcoreg|breg32_rtl_1_bypass[18]       ; regbuf:rgB|sr_out[7]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.401      ;
; 0.292 ; regbuf:rdm|sr_out[3]                      ; breg:bcoreg|breg32_rtl_1_bypass[14]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.444      ;
; 0.294 ; breg:bcoreg|breg32_rtl_1_bypass[31]       ; regbuf:rgB|sr_out[20]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.446      ;
; 0.296 ; breg:bcoreg|breg32_rtl_1_bypass[29]       ; regbuf:rgB|sr_out[18]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.448      ;
; 0.307 ; mips_control:ctr_mips|pstate.fetch_st     ; mips_control:ctr_mips|pstate.decode_st                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.459      ;
; 0.353 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|breg32_rtl_1_bypass[41]                                                                ; clk          ; clk         ; 0.000        ; -0.002     ; 0.503      ;
; 0.369 ; breg:bcoreg|breg32_rtl_1_bypass[24]       ; regbuf:rgB|sr_out[13]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.521      ;
; 0.371 ; regbuf:regULA|sr_out[29]                  ; reg:pc|sr_out[29]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.523      ;
; 0.381 ; reg:ir|sr_out[17]                         ; breg:bcoreg|breg32_rtl_0_bypass[3]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.533      ;
; 0.438 ; mips_control:ctr_mips|pstate.decode_st    ; mips_control:ctr_mips|pstate.c_mem_add_st                                                          ; clk          ; clk         ; 0.000        ; -0.002     ; 0.588      ;
; 0.458 ; reg:ir|sr_out[20]                         ; breg:bcoreg|breg32_rtl_0_bypass[9]                                                                 ; clk          ; clk         ; 0.000        ; 0.001      ; 0.611      ;
; 0.460 ; regbuf:regULA|sr_out[6]                   ; breg:bcoreg|breg32_rtl_1_bypass[17]                                                                ; clk          ; clk         ; 0.000        ; -0.010     ; 0.602      ;
; 0.462 ; reg:ir|sr_out[16]                         ; breg:bcoreg|breg32_rtl_0_bypass[1]                                                                 ; clk          ; clk         ; 0.000        ; 0.001      ; 0.615      ;
; 0.463 ; breg:bcoreg|breg32_rtl_1_bypass[21]       ; regbuf:rgA|sr_out[10]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.615      ;
; 0.467 ; regbuf:rdm|sr_out[6]                      ; breg:bcoreg|breg32_rtl_1_bypass[17]                                                                ; clk          ; clk         ; 0.000        ; 0.001      ; 0.620      ;
; 0.478 ; breg:bcoreg|breg32_rtl_1_bypass[16]       ; regbuf:rgA|sr_out[5]                                                                               ; clk          ; clk         ; 0.000        ; -0.035     ; 0.595      ;
; 0.492 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[24]                                                                                  ; clk          ; clk         ; 0.000        ; 0.015      ; 0.659      ;
; 0.501 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_control:ctr_mips|pstate.arith_imm_st                                                          ; clk          ; clk         ; 0.000        ; 0.002      ; 0.655      ;
; 0.502 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_control:ctr_mips|pstate.fetch_st                                                              ; clk          ; clk         ; 0.000        ; 0.002      ; 0.656      ;
; 0.504 ; breg:bcoreg|breg32_rtl_1_bypass[15]       ; regbuf:rgA|sr_out[4]                                                                               ; clk          ; clk         ; 0.000        ; -0.025     ; 0.631      ;
; 0.518 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|breg32_rtl_1_bypass[42]                                                                ; clk          ; clk         ; 0.000        ; -0.002     ; 0.668      ;
; 0.518 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[7]                                                                                   ; clk          ; clk         ; 0.000        ; 0.022      ; 0.692      ;
; 0.518 ; regbuf:rdm|sr_out[4]                      ; breg:bcoreg|breg32_rtl_1_bypass[15]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.670      ;
; 0.519 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[9]                                                                                   ; clk          ; clk         ; 0.000        ; 0.022      ; 0.693      ;
; 0.519 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[10]                                                                                  ; clk          ; clk         ; 0.000        ; 0.022      ; 0.693      ;
; 0.521 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[8]                                                                                   ; clk          ; clk         ; 0.000        ; 0.022      ; 0.695      ;
; 0.527 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[15]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.679      ;
; 0.528 ; regbuf:regULA|sr_out[20]                  ; breg:bcoreg|breg32_rtl_1_bypass[31]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.680      ;
; 0.537 ; reg:ir|sr_out[5]                          ; reg:pc|sr_out[7]                                                                                   ; clk          ; clk         ; 0.000        ; 0.010      ; 0.699      ;
; 0.537 ; breg:bcoreg|breg32_rtl_1_bypass[17]       ; regbuf:rgA|sr_out[6]                                                                               ; clk          ; clk         ; 0.000        ; -0.015     ; 0.674      ;
; 0.541 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|breg32_rtl_1_bypass[33]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.693      ;
; 0.548 ; breg:bcoreg|breg32_rtl_1_bypass[26]       ; regbuf:rgB|sr_out[15]                                                                              ; clk          ; clk         ; 0.000        ; -0.003     ; 0.697      ;
; 0.550 ; reg:ir|sr_out[25]                         ; reg:pc|sr_out[27]                                                                                  ; clk          ; clk         ; 0.000        ; -0.017     ; 0.685      ;
; 0.551 ; regbuf:rdm|sr_out[4]                      ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg4  ; clk          ; clk         ; 0.000        ; 0.057      ; 0.746      ;
; 0.551 ; reg:ir|sr_out[21]                         ; reg:pc|sr_out[23]                                                                                  ; clk          ; clk         ; 0.000        ; -0.010     ; 0.693      ;
; 0.552 ; breg:bcoreg|breg32_rtl_1_bypass[12]       ; regbuf:rgB|sr_out[1]                                                                               ; clk          ; clk         ; 0.000        ; 0.014      ; 0.718      ;
; 0.555 ; breg:bcoreg|breg32_rtl_1_bypass[16]       ; regbuf:rgB|sr_out[5]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.707      ;
; 0.556 ; regbuf:regULA|sr_out[29]                  ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg29 ; clk          ; clk         ; 0.000        ; 0.060      ; 0.754      ;
; 0.568 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg22 ; clk          ; clk         ; 0.000        ; 0.058      ; 0.764      ;
; 0.579 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_control:ctr_mips|pstate.readmem_st                                                            ; clk          ; clk         ; 0.000        ; 0.005      ; 0.736      ;
; 0.579 ; regbuf:regULA|sr_out[14]                  ; reg:pc|sr_out[14]                                                                                  ; clk          ; clk         ; 0.000        ; -0.033     ; 0.698      ;
; 0.579 ; regbuf:regULA|sr_out[13]                  ; reg:pc|sr_out[13]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.580 ; regbuf:regULA|sr_out[16]                  ; reg:pc|sr_out[16]                                                                                  ; clk          ; clk         ; 0.000        ; -0.029     ; 0.703      ;
; 0.584 ; reg:ir|sr_out[18]                         ; breg:bcoreg|breg32_rtl_0_bypass[5]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.736      ;
; 0.584 ; regbuf:regULA|sr_out[21]                  ; breg:bcoreg|breg32_rtl_1_bypass[32]                                                                ; clk          ; clk         ; 0.000        ; -0.007     ; 0.729      ;
; 0.589 ; breg:bcoreg|breg32_rtl_0_bypass[11]       ; regbuf:rgB|sr_out[0]                                                                               ; clk          ; clk         ; 0.000        ; -0.013     ; 0.728      ;
; 0.591 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|breg32_rtl_1_bypass[32]                                                                ; clk          ; clk         ; 0.000        ; 0.009      ; 0.752      ;
; 0.597 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_control:ctr_mips|pstate.writemem_st                                                           ; clk          ; clk         ; 0.000        ; 0.005      ; 0.754      ;
; 0.635 ; breg:bcoreg|breg32_rtl_1_bypass[27]       ; regbuf:rgB|sr_out[16]                                                                              ; clk          ; clk         ; 0.000        ; -0.002     ; 0.785      ;
; 0.638 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_control:ctr_mips|pstate.logic_imm_st                                                          ; clk          ; clk         ; 0.000        ; 0.002      ; 0.792      ;
; 0.639 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[30]                                                                                  ; clk          ; clk         ; 0.000        ; 0.017      ; 0.808      ;
; 0.641 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[28]                                                                                  ; clk          ; clk         ; 0.000        ; 0.017      ; 0.810      ;
; 0.641 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[29]                                                                                  ; clk          ; clk         ; 0.000        ; 0.017      ; 0.810      ;
; 0.642 ; mips_control:ctr_mips|pstate.decode_st    ; mips_control:ctr_mips|pstate.jump_ex_st                                                            ; clk          ; clk         ; 0.000        ; 0.003      ; 0.797      ;
; 0.651 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[2]                                                                                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.839      ;
; 0.653 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[19]                                                                                  ; clk          ; clk         ; 0.000        ; 0.031      ; 0.836      ;
; 0.653 ; reg:ir|sr_out[31]                         ; mips_control:ctr_mips|pstate.readmem_st                                                            ; clk          ; clk         ; 0.000        ; -0.039     ; 0.766      ;
; 0.656 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[21]                                                                                  ; clk          ; clk         ; 0.000        ; 0.049      ; 0.857      ;
; 0.656 ; regbuf:regULA|sr_out[4]                   ; breg:bcoreg|breg32_rtl_1_bypass[15]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.808      ;
; 0.657 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg31 ; clk          ; clk         ; 0.000        ; 0.058      ; 0.853      ;
; 0.657 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[18]                                                                                  ; clk          ; clk         ; 0.000        ; 0.031      ; 0.840      ;
; 0.660 ; regbuf:regULA|sr_out[9]                   ; reg:pc|sr_out[9]                                                                                   ; clk          ; clk         ; 0.000        ; 0.029      ; 0.841      ;
; 0.661 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[23]                                                                                  ; clk          ; clk         ; 0.000        ; 0.049      ; 0.862      ;
; 0.666 ; regbuf:regULA|sr_out[25]                  ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg25 ; clk          ; clk         ; 0.000        ; 0.049      ; 0.853      ;
; 0.669 ; mips_control:ctr_mips|pstate.writereg_st  ; breg:bcoreg|breg32_rtl_0_bypass[5]                                                                 ; clk          ; clk         ; 0.000        ; 0.043      ; 0.864      ;
; 0.671 ; regbuf:regULA|sr_out[29]                  ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg29 ; clk          ; clk         ; 0.000        ; 0.075      ; 0.884      ;
; 0.674 ; mips_control:ctr_mips|pstate.writereg_st  ; breg:bcoreg|breg32_rtl_0_bypass[1]                                                                 ; clk          ; clk         ; 0.000        ; 0.043      ; 0.869      ;
; 0.680 ; reg:ir|sr_out[13]                         ; breg:bcoreg|breg32_rtl_0_bypass[5]                                                                 ; clk          ; clk         ; 0.000        ; 0.029      ; 0.861      ;
; 0.683 ; mips_control:ctr_mips|pstate.readmem_st   ; mips_control:ctr_mips|pstate.ldreg_st                                                              ; clk          ; clk         ; 0.000        ; 0.019      ; 0.854      ;
; 0.685 ; breg:bcoreg|breg32_rtl_1_bypass[41]       ; regbuf:rgB|sr_out[30]                                                                              ; clk          ; clk         ; 0.000        ; -0.031     ; 0.806      ;
; 0.686 ; reg:ir|sr_out[23]                         ; reg:pc|sr_out[25]                                                                                  ; clk          ; clk         ; 0.000        ; 0.004      ; 0.842      ;
; 0.689 ; regbuf:regULA|sr_out[4]                   ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg4  ; clk          ; clk         ; 0.000        ; 0.057      ; 0.884      ;
; 0.690 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg22 ; clk          ; clk         ; 0.000        ; 0.073      ; 0.901      ;
; 0.698 ; regbuf:regULA|sr_out[2]                   ; reg:pc|sr_out[2]                                                                                   ; clk          ; clk         ; 0.000        ; 0.003      ; 0.853      ;
; 0.701 ; regbuf:regULA|sr_out[15]                  ; reg:pc|sr_out[15]                                                                                  ; clk          ; clk         ; 0.000        ; -0.032     ; 0.821      ;
; 0.704 ; breg:bcoreg|breg32_rtl_1_bypass[18]       ; regbuf:rgA|sr_out[7]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.856      ;
; 0.705 ; regbuf:regULA|sr_out[11]                  ; reg:pc|sr_out[11]                                                                                  ; clk          ; clk         ; 0.000        ; -0.006     ; 0.851      ;
; 0.707 ; reg:ir|sr_out[10]                         ; regbuf:regULA|sr_out[4]                                                                            ; clk          ; clk         ; 0.000        ; 0.025      ; 0.884      ;
; 0.714 ; reg:ir|sr_out[19]                         ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg3 ; clk          ; clk         ; 0.000        ; 0.053      ; 0.905      ;
; 0.715 ; regbuf:rdm|sr_out[4]                      ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg4  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.895      ;
; 0.718 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[31]                                                                                  ; clk          ; clk         ; 0.000        ; 0.017      ; 0.887      ;
; 0.718 ; reg:ir|sr_out[28]                         ; mips_control:ctr_mips|pstate.arith_imm_st                                                          ; clk          ; clk         ; 0.000        ; -0.042     ; 0.828      ;
; 0.726 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[5]                                                                                   ; clk          ; clk         ; 0.000        ; 0.009      ; 0.887      ;
; 0.726 ; regbuf:regULA|sr_out[20]                  ; reg:pc|sr_out[20]                                                                                  ; clk          ; clk         ; 0.000        ; -0.011     ; 0.867      ;
; 0.733 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[12]                                                                                  ; clk          ; clk         ; 0.000        ; 0.003      ; 0.888      ;
; 0.733 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[14]                                                                                  ; clk          ; clk         ; 0.000        ; 0.003      ; 0.888      ;
; 0.733 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[1]                                                                                   ; clk          ; clk         ; 0.000        ; 0.003      ; 0.888      ;
; 0.733 ; regbuf:regULA|sr_out[18]                  ; breg:bcoreg|breg32_rtl_1_bypass[29]                                                                ; clk          ; clk         ; 0.000        ; 0.009      ; 0.894      ;
; 0.735 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg10 ; clk          ; clk         ; 0.000        ; 0.073      ; 0.946      ;
; 0.735 ; reg:ir|sr_out[17]                         ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg1 ; clk          ; clk         ; 0.000        ; 0.053      ; 0.926      ;
; 0.735 ; breg:bcoreg|breg32_rtl_1_bypass[20]       ; regbuf:rgA|sr_out[9]                                                                               ; clk          ; clk         ; 0.000        ; -0.006     ; 0.881      ;
; 0.735 ; reg:ir|sr_out[12]                         ; breg:bcoreg|breg32_rtl_0_bypass[3]                                                                 ; clk          ; clk         ; 0.000        ; 0.040      ; 0.927      ;
; 0.736 ; regbuf:regULA|sr_out[22]                  ; breg:bcoreg|breg32_rtl_1_bypass[33]                                                                ; clk          ; clk         ; 0.000        ; -0.019     ; 0.869      ;
; 0.737 ; breg:bcoreg|breg32_rtl_1_bypass[40]       ; regbuf:rgA|sr_out[29]                                                                              ; clk          ; clk         ; 0.000        ; -0.009     ; 0.880      ;
; 0.742 ; breg:bcoreg|breg32_rtl_1_bypass[42]       ; regbuf:rgA|sr_out[31]                                                                              ; clk          ; clk         ; 0.000        ; -0.028     ; 0.866      ;
; 0.743 ; regbuf:regULA|sr_out[3]                   ; reg:pc|sr_out[3]                                                                                   ; clk          ; clk         ; 0.000        ; -0.036     ; 0.859      ;
; 0.744 ; breg:bcoreg|breg32_rtl_1_bypass[25]       ; regbuf:rgB|sr_out[14]                                                                              ; clk          ; clk         ; 0.000        ; -0.011     ; 0.885      ;
+-------+-------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_rom'                                                                                                                                                                                                            ;
+-------+------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.262 ; regbuf:rgB|sr_out[1]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg1   ; clk          ; clk_rom     ; 0.000        ; 0.056      ; 0.456      ;
; 0.366 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_we_reg        ; clk          ; clk_rom     ; 0.000        ; 0.057      ; 0.561      ;
; 0.401 ; regbuf:rgB|sr_out[13]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg13  ; clk          ; clk_rom     ; 0.000        ; 0.044      ; 0.583      ;
; 0.401 ; regbuf:rgB|sr_out[11]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg11  ; clk          ; clk_rom     ; 0.000        ; 0.044      ; 0.583      ;
; 0.437 ; regbuf:rgB|sr_out[9]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg9   ; clk          ; clk_rom     ; 0.000        ; 0.045      ; 0.620      ;
; 0.478 ; regbuf:rgB|sr_out[24]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg8  ; clk          ; clk_rom     ; 0.000        ; 0.118      ; 0.734      ;
; 0.486 ; regbuf:rgB|sr_out[14]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg14  ; clk          ; clk_rom     ; 0.000        ; 0.081      ; 0.705      ;
; 0.499 ; regbuf:rgB|sr_out[19]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.102      ; 0.739      ;
; 0.501 ; regbuf:rgB|sr_out[7]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg7   ; clk          ; clk_rom     ; 0.000        ; 0.073      ; 0.712      ;
; 0.505 ; regbuf:rgB|sr_out[16]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.088      ; 0.731      ;
; 0.510 ; regbuf:rgB|sr_out[18]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.099      ; 0.747      ;
; 0.522 ; reg:pc|sr_out[2]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.058      ; 0.718      ;
; 0.527 ; regbuf:rgB|sr_out[5]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg5   ; clk          ; clk_rom     ; 0.000        ; 0.032      ; 0.697      ;
; 0.537 ; regbuf:rgB|sr_out[6]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg6   ; clk          ; clk_rom     ; 0.000        ; 0.032      ; 0.707      ;
; 0.583 ; regbuf:rgB|sr_out[10]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg10  ; clk          ; clk_rom     ; 0.000        ; 0.089      ; 0.810      ;
; 0.594 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg7  ; clk          ; clk_rom     ; 0.000        ; 0.057      ; 0.789      ;
; 0.619 ; regbuf:rgB|sr_out[29]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg13 ; clk          ; clk_rom     ; 0.000        ; 0.118      ; 0.875      ;
; 0.640 ; regbuf:rgB|sr_out[21]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.099      ; 0.877      ;
; 0.645 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.057      ; 0.840      ;
; 0.647 ; regbuf:rgB|sr_out[0]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.070      ; 0.855      ;
; 0.661 ; regbuf:rgB|sr_out[15]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg15  ; clk          ; clk_rom     ; 0.000        ; 0.070      ; 0.869      ;
; 0.663 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_we_reg       ; clk          ; clk_rom     ; 0.000        ; 0.086      ; 0.887      ;
; 0.683 ; regbuf:rgB|sr_out[20]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.045      ; 0.866      ;
; 0.697 ; reg:pc|sr_out[2]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.029      ; 0.864      ;
; 0.708 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.057      ; 0.903      ;
; 0.713 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg7  ; clk          ; clk_rom     ; 0.000        ; 0.057      ; 0.908      ;
; 0.715 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg7 ; clk          ; clk_rom     ; 0.000        ; 0.086      ; 0.939      ;
; 0.724 ; regbuf:rgB|sr_out[8]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg8   ; clk          ; clk_rom     ; 0.000        ; 0.089      ; 0.951      ;
; 0.726 ; regbuf:rgB|sr_out[30]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg14 ; clk          ; clk_rom     ; 0.000        ; 0.099      ; 0.963      ;
; 0.758 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg6 ; clk          ; clk_rom     ; 0.000        ; 0.086      ; 0.982      ;
; 0.764 ; reg:pc|sr_out[4]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg2 ; clk          ; clk_rom     ; 0.000        ; 0.051      ; 0.953      ;
; 0.766 ; regbuf:rgB|sr_out[31]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg15 ; clk          ; clk_rom     ; 0.000        ; 0.099      ; 1.003      ;
; 0.776 ; regbuf:rgB|sr_out[28]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg12 ; clk          ; clk_rom     ; 0.000        ; 0.099      ; 1.013      ;
; 0.800 ; regbuf:rgB|sr_out[12]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg12  ; clk          ; clk_rom     ; 0.000        ; 0.059      ; 0.997      ;
; 0.810 ; regbuf:rgB|sr_out[4]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg4   ; clk          ; clk_rom     ; 0.000        ; 0.032      ; 0.980      ;
; 0.820 ; reg:pc|sr_out[4]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.022      ; 0.980      ;
; 0.821 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.086      ; 1.045      ;
; 0.821 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg6 ; clk          ; clk_rom     ; 0.000        ; 0.086      ; 1.045      ;
; 0.834 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg7 ; clk          ; clk_rom     ; 0.000        ; 0.086      ; 1.058      ;
; 0.852 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.086      ; 1.076      ;
; 0.853 ; regbuf:rgB|sr_out[27]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg11 ; clk          ; clk_rom     ; 0.000        ; 0.108      ; 1.099      ;
; 0.887 ; regbuf:rgB|sr_out[17]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.086      ; 1.111      ;
; 0.890 ; regbuf:rgB|sr_out[2]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg2   ; clk          ; clk_rom     ; 0.000        ; 0.032      ; 1.060      ;
; 0.903 ; reg:pc|sr_out[0]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.096      ; 1.137      ;
; 0.914 ; reg:pc|sr_out[0]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.096      ; 1.148      ;
; 0.934 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg1 ; clk          ; clk_rom     ; 0.000        ; 0.086      ; 1.158      ;
; 0.972 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg1 ; clk          ; clk_rom     ; 0.000        ; 0.086      ; 1.196      ;
; 0.989 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg5 ; clk          ; clk_rom     ; 0.000        ; 0.086      ; 1.213      ;
; 0.996 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.057      ; 1.191      ;
; 1.027 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.057      ; 1.222      ;
; 1.044 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg2 ; clk          ; clk_rom     ; 0.000        ; 0.086      ; 1.268      ;
; 1.054 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg4 ; clk          ; clk_rom     ; 0.000        ; 0.086      ; 1.278      ;
; 1.062 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.057      ; 1.257      ;
; 1.075 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg2 ; clk          ; clk_rom     ; 0.000        ; 0.086      ; 1.299      ;
; 1.081 ; reg:pc|sr_out[0]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 0.000        ; 0.067      ; 1.286      ;
; 1.081 ; reg:pc|sr_out[0]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.067      ; 1.286      ;
; 1.091 ; regbuf:rgB|sr_out[23]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg7  ; clk          ; clk_rom     ; 0.000        ; 0.102      ; 1.331      ;
; 1.100 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.057      ; 1.295      ;
; 1.101 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg3 ; clk          ; clk_rom     ; 0.000        ; 0.086      ; 1.325      ;
; 1.106 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg4 ; clk          ; clk_rom     ; 0.000        ; 0.086      ; 1.330      ;
; 1.109 ; regbuf:rgB|sr_out[22]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.108      ; 1.355      ;
; 1.114 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.057      ; 1.309      ;
; 1.118 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.082      ; 1.338      ;
; 1.123 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.057      ; 1.318      ;
; 1.125 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.082      ; 1.345      ;
; 1.131 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.057      ; 1.326      ;
; 1.135 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg5 ; clk          ; clk_rom     ; 0.000        ; 0.086      ; 1.359      ;
; 1.136 ; regbuf:rgB|sr_out[26]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg10 ; clk          ; clk_rom     ; 0.000        ; 0.118      ; 1.392      ;
; 1.137 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.057      ; 1.332      ;
; 1.157 ; regbuf:rgB|sr_out[3]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg3   ; clk          ; clk_rom     ; 0.000        ; 0.032      ; 1.327      ;
; 1.161 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.057      ; 1.356      ;
; 1.164 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.057      ; 1.359      ;
; 1.190 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg3 ; clk          ; clk_rom     ; 0.000        ; 0.086      ; 1.414      ;
; 1.206 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.082      ; 1.426      ;
; 1.207 ; regbuf:rgB|sr_out[25]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg9  ; clk          ; clk_rom     ; 0.000        ; 0.108      ; 1.453      ;
; 1.224 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.082      ; 1.444      ;
; 1.226 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.057      ; 1.421      ;
; 1.294 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 0.000        ; 0.053      ; 1.485      ;
; 1.297 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.053      ; 1.488      ;
; 1.310 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.057      ; 1.505      ;
; 1.345 ; reg:ir|sr_out[10]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg2 ; clk          ; clk_rom     ; 0.000        ; 0.076      ; 1.559      ;
; 1.351 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 0.000        ; 0.053      ; 1.542      ;
; 1.357 ; reg:pc|sr_out[1]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.096      ; 1.591      ;
; 1.362 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.053      ; 1.553      ;
; 1.375 ; reg:pc|sr_out[1]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.096      ; 1.609      ;
; 1.401 ; reg:ir|sr_out[10]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.047      ; 1.586      ;
; 1.440 ; reg:pc|sr_out[3]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg1 ; clk          ; clk_rom     ; 0.000        ; 0.097      ; 1.675      ;
; 1.442 ; reg:pc|sr_out[8]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.055      ; 1.635      ;
; 1.445 ; reg:pc|sr_out[6]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg4 ; clk          ; clk_rom     ; 0.000        ; 0.075      ; 1.658      ;
; 1.453 ; reg:pc|sr_out[6]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.046      ; 1.637      ;
; 1.502 ; reg:pc|sr_out[1]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 0.000        ; 0.067      ; 1.707      ;
; 1.513 ; reg:pc|sr_out[1]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.067      ; 1.718      ;
; 1.555 ; reg:pc|sr_out[8]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg6 ; clk          ; clk_rom     ; 0.000        ; 0.084      ; 1.777      ;
; 1.569 ; reg:pc|sr_out[9]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg7  ; clk          ; clk_rom     ; 0.000        ; 0.055      ; 1.762      ;
; 1.629 ; reg:pc|sr_out[3]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.068      ; 1.835      ;
; 1.690 ; reg:pc|sr_out[9]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg7 ; clk          ; clk_rom     ; 0.000        ; 0.084      ; 1.912      ;
; 1.737 ; regbuf:rgA|sr_out[2]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.094      ; 1.969      ;
; 1.753 ; reg:pc|sr_out[5]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg3 ; clk          ; clk_rom     ; 0.000        ; 0.097      ; 1.988      ;
; 1.761 ; reg:ir|sr_out[3]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg3 ; clk          ; clk_rom     ; 0.000        ; 0.094      ; 1.993      ;
; 1.765 ; reg:pc|sr_out[7]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg5 ; clk          ; clk_rom     ; 0.000        ; 0.084      ; 1.987      ;
+-------+------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_rom'                                                                                                                                                       ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                                                                                       ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg10  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg10  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg11  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg11  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg12  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg12  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg13  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg13  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg14  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg14  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg15  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg15  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg9   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg9   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg13 ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a15~porta_memory_reg0 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 0.999 ; 0.999 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst       ; clk        ; -0.096 ; -0.096 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; data[*]   ; clk        ; 10.382 ; 10.382 ; Rise       ; clk             ;
;  data[0]  ; clk        ; 9.672  ; 9.672  ; Rise       ; clk             ;
;  data[1]  ; clk        ; 9.712  ; 9.712  ; Rise       ; clk             ;
;  data[2]  ; clk        ; 9.752  ; 9.752  ; Rise       ; clk             ;
;  data[3]  ; clk        ; 9.366  ; 9.366  ; Rise       ; clk             ;
;  data[4]  ; clk        ; 9.044  ; 9.044  ; Rise       ; clk             ;
;  data[5]  ; clk        ; 8.943  ; 8.943  ; Rise       ; clk             ;
;  data[6]  ; clk        ; 8.880  ; 8.880  ; Rise       ; clk             ;
;  data[7]  ; clk        ; 8.684  ; 8.684  ; Rise       ; clk             ;
;  data[8]  ; clk        ; 9.456  ; 9.456  ; Rise       ; clk             ;
;  data[9]  ; clk        ; 8.647  ; 8.647  ; Rise       ; clk             ;
;  data[10] ; clk        ; 9.646  ; 9.646  ; Rise       ; clk             ;
;  data[11] ; clk        ; 9.392  ; 9.392  ; Rise       ; clk             ;
;  data[12] ; clk        ; 9.718  ; 9.718  ; Rise       ; clk             ;
;  data[13] ; clk        ; 9.768  ; 9.768  ; Rise       ; clk             ;
;  data[14] ; clk        ; 9.441  ; 9.441  ; Rise       ; clk             ;
;  data[15] ; clk        ; 8.900  ; 8.900  ; Rise       ; clk             ;
;  data[16] ; clk        ; 10.188 ; 10.188 ; Rise       ; clk             ;
;  data[17] ; clk        ; 9.375  ; 9.375  ; Rise       ; clk             ;
;  data[18] ; clk        ; 9.977  ; 9.977  ; Rise       ; clk             ;
;  data[19] ; clk        ; 9.072  ; 9.072  ; Rise       ; clk             ;
;  data[20] ; clk        ; 9.308  ; 9.308  ; Rise       ; clk             ;
;  data[21] ; clk        ; 9.170  ; 9.170  ; Rise       ; clk             ;
;  data[22] ; clk        ; 9.614  ; 9.614  ; Rise       ; clk             ;
;  data[23] ; clk        ; 10.382 ; 10.382 ; Rise       ; clk             ;
;  data[24] ; clk        ; 9.397  ; 9.397  ; Rise       ; clk             ;
;  data[25] ; clk        ; 9.688  ; 9.688  ; Rise       ; clk             ;
;  data[26] ; clk        ; 9.979  ; 9.979  ; Rise       ; clk             ;
;  data[27] ; clk        ; 9.451  ; 9.451  ; Rise       ; clk             ;
;  data[28] ; clk        ; 9.655  ; 9.655  ; Rise       ; clk             ;
;  data[29] ; clk        ; 9.257  ; 9.257  ; Rise       ; clk             ;
;  data[30] ; clk        ; 9.645  ; 9.645  ; Rise       ; clk             ;
;  data[31] ; clk        ; 9.436  ; 9.436  ; Rise       ; clk             ;
; data[*]   ; clk_rom    ; 8.142  ; 8.142  ; Rise       ; clk_rom         ;
;  data[0]  ; clk_rom    ; 6.709  ; 6.709  ; Rise       ; clk_rom         ;
;  data[1]  ; clk_rom    ; 7.174  ; 7.174  ; Rise       ; clk_rom         ;
;  data[2]  ; clk_rom    ; 7.551  ; 7.551  ; Rise       ; clk_rom         ;
;  data[3]  ; clk_rom    ; 7.428  ; 7.428  ; Rise       ; clk_rom         ;
;  data[4]  ; clk_rom    ; 7.398  ; 7.398  ; Rise       ; clk_rom         ;
;  data[5]  ; clk_rom    ; 7.240  ; 7.240  ; Rise       ; clk_rom         ;
;  data[6]  ; clk_rom    ; 6.776  ; 6.776  ; Rise       ; clk_rom         ;
;  data[7]  ; clk_rom    ; 6.786  ; 6.786  ; Rise       ; clk_rom         ;
;  data[8]  ; clk_rom    ; 6.578  ; 6.578  ; Rise       ; clk_rom         ;
;  data[9]  ; clk_rom    ; 6.811  ; 6.811  ; Rise       ; clk_rom         ;
;  data[10] ; clk_rom    ; 6.782  ; 6.782  ; Rise       ; clk_rom         ;
;  data[11] ; clk_rom    ; 7.542  ; 7.542  ; Rise       ; clk_rom         ;
;  data[12] ; clk_rom    ; 6.717  ; 6.717  ; Rise       ; clk_rom         ;
;  data[13] ; clk_rom    ; 6.782  ; 6.782  ; Rise       ; clk_rom         ;
;  data[14] ; clk_rom    ; 6.487  ; 6.487  ; Rise       ; clk_rom         ;
;  data[15] ; clk_rom    ; 8.142  ; 8.142  ; Rise       ; clk_rom         ;
;  data[16] ; clk_rom    ; 7.387  ; 7.387  ; Rise       ; clk_rom         ;
;  data[17] ; clk_rom    ; 6.943  ; 6.943  ; Rise       ; clk_rom         ;
;  data[18] ; clk_rom    ; 7.043  ; 7.043  ; Rise       ; clk_rom         ;
;  data[19] ; clk_rom    ; 7.096  ; 7.096  ; Rise       ; clk_rom         ;
;  data[20] ; clk_rom    ; 6.726  ; 6.726  ; Rise       ; clk_rom         ;
;  data[21] ; clk_rom    ; 6.991  ; 6.991  ; Rise       ; clk_rom         ;
;  data[22] ; clk_rom    ; 6.976  ; 6.976  ; Rise       ; clk_rom         ;
;  data[23] ; clk_rom    ; 7.217  ; 7.217  ; Rise       ; clk_rom         ;
;  data[24] ; clk_rom    ; 6.436  ; 6.436  ; Rise       ; clk_rom         ;
;  data[25] ; clk_rom    ; 7.339  ; 7.339  ; Rise       ; clk_rom         ;
;  data[26] ; clk_rom    ; 6.990  ; 6.990  ; Rise       ; clk_rom         ;
;  data[27] ; clk_rom    ; 7.119  ; 7.119  ; Rise       ; clk_rom         ;
;  data[28] ; clk_rom    ; 6.875  ; 6.875  ; Rise       ; clk_rom         ;
;  data[29] ; clk_rom    ; 6.990  ; 6.990  ; Rise       ; clk_rom         ;
;  data[30] ; clk_rom    ; 6.866  ; 6.866  ; Rise       ; clk_rom         ;
;  data[31] ; clk_rom    ; 6.530  ; 6.530  ; Rise       ; clk_rom         ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; data[*]   ; clk        ; 4.494 ; 4.494 ; Rise       ; clk             ;
;  data[0]  ; clk        ; 5.199 ; 5.199 ; Rise       ; clk             ;
;  data[1]  ; clk        ; 5.663 ; 5.663 ; Rise       ; clk             ;
;  data[2]  ; clk        ; 4.859 ; 4.859 ; Rise       ; clk             ;
;  data[3]  ; clk        ; 5.909 ; 5.909 ; Rise       ; clk             ;
;  data[4]  ; clk        ; 5.089 ; 5.089 ; Rise       ; clk             ;
;  data[5]  ; clk        ; 5.887 ; 5.887 ; Rise       ; clk             ;
;  data[6]  ; clk        ; 5.471 ; 5.471 ; Rise       ; clk             ;
;  data[7]  ; clk        ; 5.610 ; 5.610 ; Rise       ; clk             ;
;  data[8]  ; clk        ; 5.320 ; 5.320 ; Rise       ; clk             ;
;  data[9]  ; clk        ; 5.692 ; 5.692 ; Rise       ; clk             ;
;  data[10] ; clk        ; 5.296 ; 5.296 ; Rise       ; clk             ;
;  data[11] ; clk        ; 5.572 ; 5.572 ; Rise       ; clk             ;
;  data[12] ; clk        ; 5.245 ; 5.245 ; Rise       ; clk             ;
;  data[13] ; clk        ; 5.415 ; 5.415 ; Rise       ; clk             ;
;  data[14] ; clk        ; 4.637 ; 4.637 ; Rise       ; clk             ;
;  data[15] ; clk        ; 5.016 ; 5.016 ; Rise       ; clk             ;
;  data[16] ; clk        ; 5.124 ; 5.124 ; Rise       ; clk             ;
;  data[17] ; clk        ; 5.086 ; 5.086 ; Rise       ; clk             ;
;  data[18] ; clk        ; 4.983 ; 4.983 ; Rise       ; clk             ;
;  data[19] ; clk        ; 5.196 ; 5.196 ; Rise       ; clk             ;
;  data[20] ; clk        ; 5.046 ; 5.046 ; Rise       ; clk             ;
;  data[21] ; clk        ; 4.928 ; 4.928 ; Rise       ; clk             ;
;  data[22] ; clk        ; 4.990 ; 4.990 ; Rise       ; clk             ;
;  data[23] ; clk        ; 5.512 ; 5.512 ; Rise       ; clk             ;
;  data[24] ; clk        ; 4.494 ; 4.494 ; Rise       ; clk             ;
;  data[25] ; clk        ; 5.481 ; 5.481 ; Rise       ; clk             ;
;  data[26] ; clk        ; 4.817 ; 4.817 ; Rise       ; clk             ;
;  data[27] ; clk        ; 5.360 ; 5.360 ; Rise       ; clk             ;
;  data[28] ; clk        ; 4.801 ; 4.801 ; Rise       ; clk             ;
;  data[29] ; clk        ; 5.382 ; 5.382 ; Rise       ; clk             ;
;  data[30] ; clk        ; 4.850 ; 4.850 ; Rise       ; clk             ;
;  data[31] ; clk        ; 4.778 ; 4.778 ; Rise       ; clk             ;
; data[*]   ; clk_rom    ; 6.436 ; 6.436 ; Rise       ; clk_rom         ;
;  data[0]  ; clk_rom    ; 6.709 ; 6.709 ; Rise       ; clk_rom         ;
;  data[1]  ; clk_rom    ; 7.174 ; 7.174 ; Rise       ; clk_rom         ;
;  data[2]  ; clk_rom    ; 7.551 ; 7.551 ; Rise       ; clk_rom         ;
;  data[3]  ; clk_rom    ; 7.428 ; 7.428 ; Rise       ; clk_rom         ;
;  data[4]  ; clk_rom    ; 7.398 ; 7.398 ; Rise       ; clk_rom         ;
;  data[5]  ; clk_rom    ; 7.240 ; 7.240 ; Rise       ; clk_rom         ;
;  data[6]  ; clk_rom    ; 6.776 ; 6.776 ; Rise       ; clk_rom         ;
;  data[7]  ; clk_rom    ; 6.786 ; 6.786 ; Rise       ; clk_rom         ;
;  data[8]  ; clk_rom    ; 6.578 ; 6.578 ; Rise       ; clk_rom         ;
;  data[9]  ; clk_rom    ; 6.811 ; 6.811 ; Rise       ; clk_rom         ;
;  data[10] ; clk_rom    ; 6.782 ; 6.782 ; Rise       ; clk_rom         ;
;  data[11] ; clk_rom    ; 7.542 ; 7.542 ; Rise       ; clk_rom         ;
;  data[12] ; clk_rom    ; 6.717 ; 6.717 ; Rise       ; clk_rom         ;
;  data[13] ; clk_rom    ; 6.782 ; 6.782 ; Rise       ; clk_rom         ;
;  data[14] ; clk_rom    ; 6.487 ; 6.487 ; Rise       ; clk_rom         ;
;  data[15] ; clk_rom    ; 8.142 ; 8.142 ; Rise       ; clk_rom         ;
;  data[16] ; clk_rom    ; 7.387 ; 7.387 ; Rise       ; clk_rom         ;
;  data[17] ; clk_rom    ; 6.943 ; 6.943 ; Rise       ; clk_rom         ;
;  data[18] ; clk_rom    ; 7.043 ; 7.043 ; Rise       ; clk_rom         ;
;  data[19] ; clk_rom    ; 7.096 ; 7.096 ; Rise       ; clk_rom         ;
;  data[20] ; clk_rom    ; 6.726 ; 6.726 ; Rise       ; clk_rom         ;
;  data[21] ; clk_rom    ; 6.991 ; 6.991 ; Rise       ; clk_rom         ;
;  data[22] ; clk_rom    ; 6.976 ; 6.976 ; Rise       ; clk_rom         ;
;  data[23] ; clk_rom    ; 7.217 ; 7.217 ; Rise       ; clk_rom         ;
;  data[24] ; clk_rom    ; 6.436 ; 6.436 ; Rise       ; clk_rom         ;
;  data[25] ; clk_rom    ; 7.339 ; 7.339 ; Rise       ; clk_rom         ;
;  data[26] ; clk_rom    ; 6.990 ; 6.990 ; Rise       ; clk_rom         ;
;  data[27] ; clk_rom    ; 7.119 ; 7.119 ; Rise       ; clk_rom         ;
;  data[28] ; clk_rom    ; 6.875 ; 6.875 ; Rise       ; clk_rom         ;
;  data[29] ; clk_rom    ; 6.990 ; 6.990 ; Rise       ; clk_rom         ;
;  data[30] ; clk_rom    ; 6.866 ; 6.866 ; Rise       ; clk_rom         ;
;  data[31] ; clk_rom    ; 6.530 ; 6.530 ; Rise       ; clk_rom         ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; debug[0]   ; data[0]     ; 4.578 ; 4.578 ; 4.578 ; 4.578 ;
; debug[0]   ; data[1]     ; 4.860 ; 4.860 ; 4.860 ; 4.860 ;
; debug[0]   ; data[2]     ; 4.448 ; 4.448 ; 4.448 ; 4.448 ;
; debug[0]   ; data[3]     ; 4.423 ; 4.423 ; 4.423 ; 4.423 ;
; debug[0]   ; data[4]     ; 4.483 ; 4.483 ; 4.483 ; 4.483 ;
; debug[0]   ; data[5]     ; 4.804 ; 4.804 ; 4.804 ; 4.804 ;
; debug[0]   ; data[6]     ; 4.123 ; 4.123 ; 4.123 ; 4.123 ;
; debug[0]   ; data[7]     ; 4.652 ; 4.652 ; 4.652 ; 4.652 ;
; debug[0]   ; data[8]     ; 4.117 ; 4.117 ; 4.117 ; 4.117 ;
; debug[0]   ; data[9]     ; 4.795 ; 4.795 ; 4.795 ; 4.795 ;
; debug[0]   ; data[10]    ; 4.837 ; 4.837 ; 4.837 ; 4.837 ;
; debug[0]   ; data[11]    ; 5.005 ; 5.005 ; 5.005 ; 5.005 ;
; debug[0]   ; data[12]    ; 4.933 ; 4.933 ; 4.933 ; 4.933 ;
; debug[0]   ; data[13]    ; 4.649 ; 4.649 ; 4.649 ; 4.649 ;
; debug[0]   ; data[14]    ; 4.089 ; 4.089 ; 4.089 ; 4.089 ;
; debug[0]   ; data[15]    ; 4.414 ; 4.414 ; 4.414 ; 4.414 ;
; debug[0]   ; data[16]    ; 5.154 ; 5.154 ; 5.154 ; 5.154 ;
; debug[0]   ; data[17]    ; 4.429 ; 4.429 ; 4.429 ; 4.429 ;
; debug[0]   ; data[18]    ; 4.889 ; 4.889 ; 4.889 ; 4.889 ;
; debug[0]   ; data[19]    ; 4.606 ; 4.606 ; 4.606 ; 4.606 ;
; debug[0]   ; data[20]    ; 4.874 ; 4.874 ; 4.874 ; 4.874 ;
; debug[0]   ; data[21]    ; 4.499 ; 4.499 ; 4.499 ; 4.499 ;
; debug[0]   ; data[22]    ; 5.379 ; 5.379 ; 5.379 ; 5.379 ;
; debug[0]   ; data[23]    ; 4.680 ; 4.680 ; 4.680 ; 4.680 ;
; debug[0]   ; data[24]    ; 3.898 ; 3.898 ; 3.898 ; 3.898 ;
; debug[0]   ; data[25]    ; 5.091 ; 5.091 ; 5.091 ; 5.091 ;
; debug[0]   ; data[26]    ; 5.329 ; 5.329 ; 5.329 ; 5.329 ;
; debug[0]   ; data[27]    ; 4.730 ; 4.730 ; 4.730 ; 4.730 ;
; debug[0]   ; data[28]    ; 4.999 ; 4.999 ; 4.999 ; 4.999 ;
; debug[0]   ; data[29]    ; 4.494 ; 4.494 ; 4.494 ; 4.494 ;
; debug[0]   ; data[30]    ; 4.760 ; 4.760 ; 4.760 ; 4.760 ;
; debug[0]   ; data[31]    ; 4.191 ; 4.191 ; 4.191 ; 4.191 ;
; debug[1]   ; data[0]     ; 4.563 ; 4.563 ; 4.563 ; 4.563 ;
; debug[1]   ; data[1]     ; 4.251 ; 4.251 ; 4.251 ; 4.251 ;
; debug[1]   ; data[2]     ; 4.320 ; 4.320 ; 4.320 ; 4.320 ;
; debug[1]   ; data[3]     ; 5.023 ; 5.023 ; 5.023 ; 5.023 ;
; debug[1]   ; data[4]     ; 4.293 ; 4.293 ; 4.293 ; 4.293 ;
; debug[1]   ; data[5]     ; 4.611 ; 4.611 ; 4.611 ; 4.611 ;
; debug[1]   ; data[6]     ; 4.433 ; 4.433 ; 4.433 ; 4.433 ;
; debug[1]   ; data[7]     ; 4.642 ; 4.642 ; 4.642 ; 4.642 ;
; debug[1]   ; data[8]     ; 4.365 ; 4.365 ; 4.365 ; 4.365 ;
; debug[1]   ; data[9]     ; 4.597 ; 4.597 ; 4.597 ; 4.597 ;
; debug[1]   ; data[10]    ; 4.779 ; 4.779 ; 4.779 ; 4.779 ;
; debug[1]   ; data[11]    ; 5.084 ; 5.084 ; 5.084 ; 5.084 ;
; debug[1]   ; data[12]    ; 4.649 ; 4.649 ; 4.649 ; 4.649 ;
; debug[1]   ; data[13]    ; 4.639 ; 4.639 ; 4.639 ; 4.639 ;
; debug[1]   ; data[14]    ; 4.331 ; 4.331 ; 4.331 ; 4.331 ;
; debug[1]   ; data[15]    ; 4.250 ; 4.250 ; 4.250 ; 4.250 ;
; debug[1]   ; data[16]    ; 5.161 ; 5.161 ; 5.161 ; 5.161 ;
; debug[1]   ; data[17]    ; 4.430 ; 4.430 ; 4.430 ; 4.430 ;
; debug[1]   ; data[18]    ; 4.896 ; 4.896 ; 4.896 ; 4.896 ;
; debug[1]   ; data[19]    ; 4.596 ; 4.596 ; 4.596 ; 4.596 ;
; debug[1]   ; data[20]    ; 4.810 ; 4.810 ; 4.810 ; 4.810 ;
; debug[1]   ; data[21]    ; 4.381 ; 4.381 ; 4.381 ; 4.381 ;
; debug[1]   ; data[22]    ; 5.314 ; 5.314 ; 5.314 ; 5.314 ;
; debug[1]   ; data[23]    ; 4.687 ; 4.687 ; 4.687 ; 4.687 ;
; debug[1]   ; data[24]    ; 3.871 ; 3.871 ; 3.871 ; 3.871 ;
; debug[1]   ; data[25]    ; 4.907 ; 4.907 ; 4.907 ; 4.907 ;
; debug[1]   ; data[26]    ; 5.150 ; 5.150 ; 5.150 ; 5.150 ;
; debug[1]   ; data[27]    ; 4.239 ; 4.239 ; 4.239 ; 4.239 ;
; debug[1]   ; data[28]    ; 4.951 ; 4.951 ; 4.951 ; 4.951 ;
; debug[1]   ; data[29]    ; 4.750 ; 4.750 ; 4.750 ; 4.750 ;
; debug[1]   ; data[30]    ; 4.782 ; 4.782 ; 4.782 ; 4.782 ;
; debug[1]   ; data[31]    ; 4.074 ; 4.074 ; 4.074 ; 4.074 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; debug[0]   ; data[0]     ; 4.578 ; 4.578 ; 4.578 ; 4.578 ;
; debug[0]   ; data[1]     ; 4.373 ; 4.373 ; 4.373 ; 4.373 ;
; debug[0]   ; data[2]     ; 4.448 ; 4.448 ; 4.448 ; 4.448 ;
; debug[0]   ; data[3]     ; 4.056 ; 4.056 ; 4.056 ; 4.056 ;
; debug[0]   ; data[4]     ; 4.483 ; 4.483 ; 4.483 ; 4.483 ;
; debug[0]   ; data[5]     ; 4.471 ; 4.471 ; 4.471 ; 4.471 ;
; debug[0]   ; data[6]     ; 4.123 ; 4.123 ; 4.123 ; 4.123 ;
; debug[0]   ; data[7]     ; 4.509 ; 4.509 ; 4.509 ; 4.509 ;
; debug[0]   ; data[8]     ; 4.117 ; 4.117 ; 4.117 ; 4.117 ;
; debug[0]   ; data[9]     ; 4.131 ; 4.131 ; 4.131 ; 4.131 ;
; debug[0]   ; data[10]    ; 4.837 ; 4.837 ; 4.837 ; 4.837 ;
; debug[0]   ; data[11]    ; 4.860 ; 4.860 ; 4.860 ; 4.860 ;
; debug[0]   ; data[12]    ; 4.933 ; 4.933 ; 4.933 ; 4.933 ;
; debug[0]   ; data[13]    ; 4.135 ; 4.135 ; 4.135 ; 4.135 ;
; debug[0]   ; data[14]    ; 4.089 ; 4.089 ; 4.089 ; 4.089 ;
; debug[0]   ; data[15]    ; 4.181 ; 4.181 ; 4.181 ; 4.181 ;
; debug[0]   ; data[16]    ; 5.154 ; 5.154 ; 5.154 ; 5.154 ;
; debug[0]   ; data[17]    ; 4.234 ; 4.234 ; 4.234 ; 4.234 ;
; debug[0]   ; data[18]    ; 4.889 ; 4.889 ; 4.889 ; 4.889 ;
; debug[0]   ; data[19]    ; 4.477 ; 4.477 ; 4.477 ; 4.477 ;
; debug[0]   ; data[20]    ; 4.874 ; 4.874 ; 4.874 ; 4.874 ;
; debug[0]   ; data[21]    ; 4.079 ; 4.079 ; 4.079 ; 4.079 ;
; debug[0]   ; data[22]    ; 5.379 ; 5.379 ; 5.379 ; 5.379 ;
; debug[0]   ; data[23]    ; 4.397 ; 4.397 ; 4.397 ; 4.397 ;
; debug[0]   ; data[24]    ; 3.898 ; 3.898 ; 3.898 ; 3.898 ;
; debug[0]   ; data[25]    ; 4.872 ; 4.872 ; 4.872 ; 4.872 ;
; debug[0]   ; data[26]    ; 5.329 ; 5.329 ; 5.329 ; 5.329 ;
; debug[0]   ; data[27]    ; 4.151 ; 4.151 ; 4.151 ; 4.151 ;
; debug[0]   ; data[28]    ; 4.999 ; 4.999 ; 4.999 ; 4.999 ;
; debug[0]   ; data[29]    ; 4.211 ; 4.211 ; 4.211 ; 4.211 ;
; debug[0]   ; data[30]    ; 4.760 ; 4.760 ; 4.760 ; 4.760 ;
; debug[0]   ; data[31]    ; 3.905 ; 3.905 ; 3.905 ; 3.905 ;
; debug[1]   ; data[0]     ; 4.246 ; 4.246 ; 4.246 ; 4.246 ;
; debug[1]   ; data[1]     ; 4.251 ; 4.251 ; 4.251 ; 4.251 ;
; debug[1]   ; data[2]     ; 4.156 ; 4.156 ; 4.156 ; 4.156 ;
; debug[1]   ; data[3]     ; 5.023 ; 5.023 ; 5.023 ; 5.023 ;
; debug[1]   ; data[4]     ; 4.003 ; 4.003 ; 4.003 ; 4.003 ;
; debug[1]   ; data[5]     ; 4.611 ; 4.611 ; 4.611 ; 4.611 ;
; debug[1]   ; data[6]     ; 4.261 ; 4.261 ; 4.261 ; 4.261 ;
; debug[1]   ; data[7]     ; 4.642 ; 4.642 ; 4.642 ; 4.642 ;
; debug[1]   ; data[8]     ; 4.299 ; 4.299 ; 4.299 ; 4.299 ;
; debug[1]   ; data[9]     ; 4.597 ; 4.597 ; 4.597 ; 4.597 ;
; debug[1]   ; data[10]    ; 4.557 ; 4.557 ; 4.557 ; 4.557 ;
; debug[1]   ; data[11]    ; 5.084 ; 5.084 ; 5.084 ; 5.084 ;
; debug[1]   ; data[12]    ; 4.057 ; 4.057 ; 4.057 ; 4.057 ;
; debug[1]   ; data[13]    ; 4.639 ; 4.639 ; 4.639 ; 4.639 ;
; debug[1]   ; data[14]    ; 4.052 ; 4.052 ; 4.052 ; 4.052 ;
; debug[1]   ; data[15]    ; 4.250 ; 4.250 ; 4.250 ; 4.250 ;
; debug[1]   ; data[16]    ; 5.040 ; 5.040 ; 5.040 ; 5.040 ;
; debug[1]   ; data[17]    ; 4.430 ; 4.430 ; 4.430 ; 4.430 ;
; debug[1]   ; data[18]    ; 4.254 ; 4.254 ; 4.254 ; 4.254 ;
; debug[1]   ; data[19]    ; 4.596 ; 4.596 ; 4.596 ; 4.596 ;
; debug[1]   ; data[20]    ; 4.081 ; 4.081 ; 4.081 ; 4.081 ;
; debug[1]   ; data[21]    ; 4.381 ; 4.381 ; 4.381 ; 4.381 ;
; debug[1]   ; data[22]    ; 4.573 ; 4.573 ; 4.573 ; 4.573 ;
; debug[1]   ; data[23]    ; 4.687 ; 4.687 ; 4.687 ; 4.687 ;
; debug[1]   ; data[24]    ; 3.586 ; 3.586 ; 3.586 ; 3.586 ;
; debug[1]   ; data[25]    ; 4.907 ; 4.907 ; 4.907 ; 4.907 ;
; debug[1]   ; data[26]    ; 4.073 ; 4.073 ; 4.073 ; 4.073 ;
; debug[1]   ; data[27]    ; 4.239 ; 4.239 ; 4.239 ; 4.239 ;
; debug[1]   ; data[28]    ; 4.225 ; 4.225 ; 4.225 ; 4.225 ;
; debug[1]   ; data[29]    ; 4.750 ; 4.750 ; 4.750 ; 4.750 ;
; debug[1]   ; data[30]    ; 4.165 ; 4.165 ; 4.165 ; 4.165 ;
; debug[1]   ; data[31]    ; 4.074 ; 4.074 ; 4.074 ; 4.074 ;
+------------+-------------+-------+-------+-------+-------+


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+-----------+-------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -14.136   ; 0.244 ; N/A      ; N/A     ; -2.000              ;
;  clk             ; -14.136   ; 0.244 ; N/A      ; N/A     ; -1.627              ;
;  clk_rom         ; -11.281   ; 0.262 ; N/A      ; N/A     ; -2.000              ;
; Design-wide TNS  ; -1883.916 ; 0.0   ; 0.0      ; 0.0     ; -1052.86            ;
;  clk             ; -1601.630 ; 0.000 ; N/A      ; N/A     ; -707.480            ;
;  clk_rom         ; -282.286  ; 0.000 ; N/A      ; N/A     ; -345.380            ;
+------------------+-----------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 2.506 ; 2.506 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst       ; clk        ; -0.096 ; -0.096 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; data[*]   ; clk        ; 21.023 ; 21.023 ; Rise       ; clk             ;
;  data[0]  ; clk        ; 19.781 ; 19.781 ; Rise       ; clk             ;
;  data[1]  ; clk        ; 19.764 ; 19.764 ; Rise       ; clk             ;
;  data[2]  ; clk        ; 20.165 ; 20.165 ; Rise       ; clk             ;
;  data[3]  ; clk        ; 19.004 ; 19.004 ; Rise       ; clk             ;
;  data[4]  ; clk        ; 18.706 ; 18.706 ; Rise       ; clk             ;
;  data[5]  ; clk        ; 18.332 ; 18.332 ; Rise       ; clk             ;
;  data[6]  ; clk        ; 18.365 ; 18.365 ; Rise       ; clk             ;
;  data[7]  ; clk        ; 17.868 ; 17.868 ; Rise       ; clk             ;
;  data[8]  ; clk        ; 19.516 ; 19.516 ; Rise       ; clk             ;
;  data[9]  ; clk        ; 17.693 ; 17.693 ; Rise       ; clk             ;
;  data[10] ; clk        ; 20.012 ; 20.012 ; Rise       ; clk             ;
;  data[11] ; clk        ; 19.109 ; 19.109 ; Rise       ; clk             ;
;  data[12] ; clk        ; 20.086 ; 20.086 ; Rise       ; clk             ;
;  data[13] ; clk        ; 20.220 ; 20.220 ; Rise       ; clk             ;
;  data[14] ; clk        ; 19.402 ; 19.402 ; Rise       ; clk             ;
;  data[15] ; clk        ; 18.122 ; 18.122 ; Rise       ; clk             ;
;  data[16] ; clk        ; 21.023 ; 21.023 ; Rise       ; clk             ;
;  data[17] ; clk        ; 19.071 ; 19.071 ; Rise       ; clk             ;
;  data[18] ; clk        ; 20.478 ; 20.478 ; Rise       ; clk             ;
;  data[19] ; clk        ; 18.391 ; 18.391 ; Rise       ; clk             ;
;  data[20] ; clk        ; 19.152 ; 19.152 ; Rise       ; clk             ;
;  data[21] ; clk        ; 18.767 ; 18.767 ; Rise       ; clk             ;
;  data[22] ; clk        ; 19.690 ; 19.690 ; Rise       ; clk             ;
;  data[23] ; clk        ; 20.896 ; 20.896 ; Rise       ; clk             ;
;  data[24] ; clk        ; 19.114 ; 19.114 ; Rise       ; clk             ;
;  data[25] ; clk        ; 19.745 ; 19.745 ; Rise       ; clk             ;
;  data[26] ; clk        ; 20.710 ; 20.710 ; Rise       ; clk             ;
;  data[27] ; clk        ; 19.182 ; 19.182 ; Rise       ; clk             ;
;  data[28] ; clk        ; 19.647 ; 19.647 ; Rise       ; clk             ;
;  data[29] ; clk        ; 18.736 ; 18.736 ; Rise       ; clk             ;
;  data[30] ; clk        ; 19.771 ; 19.771 ; Rise       ; clk             ;
;  data[31] ; clk        ; 19.029 ; 19.029 ; Rise       ; clk             ;
; data[*]   ; clk_rom    ; 14.459 ; 14.459 ; Rise       ; clk_rom         ;
;  data[0]  ; clk_rom    ; 11.751 ; 11.751 ; Rise       ; clk_rom         ;
;  data[1]  ; clk_rom    ; 12.801 ; 12.801 ; Rise       ; clk_rom         ;
;  data[2]  ; clk_rom    ; 13.559 ; 13.559 ; Rise       ; clk_rom         ;
;  data[3]  ; clk_rom    ; 13.220 ; 13.220 ; Rise       ; clk_rom         ;
;  data[4]  ; clk_rom    ; 13.215 ; 13.215 ; Rise       ; clk_rom         ;
;  data[5]  ; clk_rom    ; 12.896 ; 12.896 ; Rise       ; clk_rom         ;
;  data[6]  ; clk_rom    ; 11.886 ; 11.886 ; Rise       ; clk_rom         ;
;  data[7]  ; clk_rom    ; 11.932 ; 11.932 ; Rise       ; clk_rom         ;
;  data[8]  ; clk_rom    ; 11.531 ; 11.531 ; Rise       ; clk_rom         ;
;  data[9]  ; clk_rom    ; 12.019 ; 12.019 ; Rise       ; clk_rom         ;
;  data[10] ; clk_rom    ; 11.891 ; 11.891 ; Rise       ; clk_rom         ;
;  data[11] ; clk_rom    ; 13.376 ; 13.376 ; Rise       ; clk_rom         ;
;  data[12] ; clk_rom    ; 11.760 ; 11.760 ; Rise       ; clk_rom         ;
;  data[13] ; clk_rom    ; 11.954 ; 11.954 ; Rise       ; clk_rom         ;
;  data[14] ; clk_rom    ; 11.249 ; 11.249 ; Rise       ; clk_rom         ;
;  data[15] ; clk_rom    ; 14.459 ; 14.459 ; Rise       ; clk_rom         ;
;  data[16] ; clk_rom    ; 13.170 ; 13.170 ; Rise       ; clk_rom         ;
;  data[17] ; clk_rom    ; 12.237 ; 12.237 ; Rise       ; clk_rom         ;
;  data[18] ; clk_rom    ; 12.417 ; 12.417 ; Rise       ; clk_rom         ;
;  data[19] ; clk_rom    ; 12.551 ; 12.551 ; Rise       ; clk_rom         ;
;  data[20] ; clk_rom    ; 11.815 ; 11.815 ; Rise       ; clk_rom         ;
;  data[21] ; clk_rom    ; 12.321 ; 12.321 ; Rise       ; clk_rom         ;
;  data[22] ; clk_rom    ; 12.288 ; 12.288 ; Rise       ; clk_rom         ;
;  data[23] ; clk_rom    ; 12.842 ; 12.842 ; Rise       ; clk_rom         ;
;  data[24] ; clk_rom    ; 11.068 ; 11.068 ; Rise       ; clk_rom         ;
;  data[25] ; clk_rom    ; 13.056 ; 13.056 ; Rise       ; clk_rom         ;
;  data[26] ; clk_rom    ; 12.421 ; 12.421 ; Rise       ; clk_rom         ;
;  data[27] ; clk_rom    ; 12.640 ; 12.640 ; Rise       ; clk_rom         ;
;  data[28] ; clk_rom    ; 12.111 ; 12.111 ; Rise       ; clk_rom         ;
;  data[29] ; clk_rom    ; 12.369 ; 12.369 ; Rise       ; clk_rom         ;
;  data[30] ; clk_rom    ; 12.089 ; 12.089 ; Rise       ; clk_rom         ;
;  data[31] ; clk_rom    ; 11.421 ; 11.421 ; Rise       ; clk_rom         ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; data[*]   ; clk        ; 4.494 ; 4.494 ; Rise       ; clk             ;
;  data[0]  ; clk        ; 5.199 ; 5.199 ; Rise       ; clk             ;
;  data[1]  ; clk        ; 5.663 ; 5.663 ; Rise       ; clk             ;
;  data[2]  ; clk        ; 4.859 ; 4.859 ; Rise       ; clk             ;
;  data[3]  ; clk        ; 5.909 ; 5.909 ; Rise       ; clk             ;
;  data[4]  ; clk        ; 5.089 ; 5.089 ; Rise       ; clk             ;
;  data[5]  ; clk        ; 5.887 ; 5.887 ; Rise       ; clk             ;
;  data[6]  ; clk        ; 5.471 ; 5.471 ; Rise       ; clk             ;
;  data[7]  ; clk        ; 5.610 ; 5.610 ; Rise       ; clk             ;
;  data[8]  ; clk        ; 5.320 ; 5.320 ; Rise       ; clk             ;
;  data[9]  ; clk        ; 5.692 ; 5.692 ; Rise       ; clk             ;
;  data[10] ; clk        ; 5.296 ; 5.296 ; Rise       ; clk             ;
;  data[11] ; clk        ; 5.572 ; 5.572 ; Rise       ; clk             ;
;  data[12] ; clk        ; 5.245 ; 5.245 ; Rise       ; clk             ;
;  data[13] ; clk        ; 5.415 ; 5.415 ; Rise       ; clk             ;
;  data[14] ; clk        ; 4.637 ; 4.637 ; Rise       ; clk             ;
;  data[15] ; clk        ; 5.016 ; 5.016 ; Rise       ; clk             ;
;  data[16] ; clk        ; 5.124 ; 5.124 ; Rise       ; clk             ;
;  data[17] ; clk        ; 5.086 ; 5.086 ; Rise       ; clk             ;
;  data[18] ; clk        ; 4.983 ; 4.983 ; Rise       ; clk             ;
;  data[19] ; clk        ; 5.196 ; 5.196 ; Rise       ; clk             ;
;  data[20] ; clk        ; 5.046 ; 5.046 ; Rise       ; clk             ;
;  data[21] ; clk        ; 4.928 ; 4.928 ; Rise       ; clk             ;
;  data[22] ; clk        ; 4.990 ; 4.990 ; Rise       ; clk             ;
;  data[23] ; clk        ; 5.512 ; 5.512 ; Rise       ; clk             ;
;  data[24] ; clk        ; 4.494 ; 4.494 ; Rise       ; clk             ;
;  data[25] ; clk        ; 5.481 ; 5.481 ; Rise       ; clk             ;
;  data[26] ; clk        ; 4.817 ; 4.817 ; Rise       ; clk             ;
;  data[27] ; clk        ; 5.360 ; 5.360 ; Rise       ; clk             ;
;  data[28] ; clk        ; 4.801 ; 4.801 ; Rise       ; clk             ;
;  data[29] ; clk        ; 5.382 ; 5.382 ; Rise       ; clk             ;
;  data[30] ; clk        ; 4.850 ; 4.850 ; Rise       ; clk             ;
;  data[31] ; clk        ; 4.778 ; 4.778 ; Rise       ; clk             ;
; data[*]   ; clk_rom    ; 6.436 ; 6.436 ; Rise       ; clk_rom         ;
;  data[0]  ; clk_rom    ; 6.709 ; 6.709 ; Rise       ; clk_rom         ;
;  data[1]  ; clk_rom    ; 7.174 ; 7.174 ; Rise       ; clk_rom         ;
;  data[2]  ; clk_rom    ; 7.551 ; 7.551 ; Rise       ; clk_rom         ;
;  data[3]  ; clk_rom    ; 7.428 ; 7.428 ; Rise       ; clk_rom         ;
;  data[4]  ; clk_rom    ; 7.398 ; 7.398 ; Rise       ; clk_rom         ;
;  data[5]  ; clk_rom    ; 7.240 ; 7.240 ; Rise       ; clk_rom         ;
;  data[6]  ; clk_rom    ; 6.776 ; 6.776 ; Rise       ; clk_rom         ;
;  data[7]  ; clk_rom    ; 6.786 ; 6.786 ; Rise       ; clk_rom         ;
;  data[8]  ; clk_rom    ; 6.578 ; 6.578 ; Rise       ; clk_rom         ;
;  data[9]  ; clk_rom    ; 6.811 ; 6.811 ; Rise       ; clk_rom         ;
;  data[10] ; clk_rom    ; 6.782 ; 6.782 ; Rise       ; clk_rom         ;
;  data[11] ; clk_rom    ; 7.542 ; 7.542 ; Rise       ; clk_rom         ;
;  data[12] ; clk_rom    ; 6.717 ; 6.717 ; Rise       ; clk_rom         ;
;  data[13] ; clk_rom    ; 6.782 ; 6.782 ; Rise       ; clk_rom         ;
;  data[14] ; clk_rom    ; 6.487 ; 6.487 ; Rise       ; clk_rom         ;
;  data[15] ; clk_rom    ; 8.142 ; 8.142 ; Rise       ; clk_rom         ;
;  data[16] ; clk_rom    ; 7.387 ; 7.387 ; Rise       ; clk_rom         ;
;  data[17] ; clk_rom    ; 6.943 ; 6.943 ; Rise       ; clk_rom         ;
;  data[18] ; clk_rom    ; 7.043 ; 7.043 ; Rise       ; clk_rom         ;
;  data[19] ; clk_rom    ; 7.096 ; 7.096 ; Rise       ; clk_rom         ;
;  data[20] ; clk_rom    ; 6.726 ; 6.726 ; Rise       ; clk_rom         ;
;  data[21] ; clk_rom    ; 6.991 ; 6.991 ; Rise       ; clk_rom         ;
;  data[22] ; clk_rom    ; 6.976 ; 6.976 ; Rise       ; clk_rom         ;
;  data[23] ; clk_rom    ; 7.217 ; 7.217 ; Rise       ; clk_rom         ;
;  data[24] ; clk_rom    ; 6.436 ; 6.436 ; Rise       ; clk_rom         ;
;  data[25] ; clk_rom    ; 7.339 ; 7.339 ; Rise       ; clk_rom         ;
;  data[26] ; clk_rom    ; 6.990 ; 6.990 ; Rise       ; clk_rom         ;
;  data[27] ; clk_rom    ; 7.119 ; 7.119 ; Rise       ; clk_rom         ;
;  data[28] ; clk_rom    ; 6.875 ; 6.875 ; Rise       ; clk_rom         ;
;  data[29] ; clk_rom    ; 6.990 ; 6.990 ; Rise       ; clk_rom         ;
;  data[30] ; clk_rom    ; 6.866 ; 6.866 ; Rise       ; clk_rom         ;
;  data[31] ; clk_rom    ; 6.530 ; 6.530 ; Rise       ; clk_rom         ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Progagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; debug[0]   ; data[0]     ; 9.004  ; 9.004  ; 9.004  ; 9.004  ;
; debug[0]   ; data[1]     ; 9.576  ; 9.576  ; 9.576  ; 9.576  ;
; debug[0]   ; data[2]     ; 8.648  ; 8.648  ; 8.648  ; 8.648  ;
; debug[0]   ; data[3]     ; 8.670  ; 8.670  ; 8.670  ; 8.670  ;
; debug[0]   ; data[4]     ; 8.716  ; 8.716  ; 8.716  ; 8.716  ;
; debug[0]   ; data[5]     ; 9.491  ; 9.491  ; 9.491  ; 9.491  ;
; debug[0]   ; data[6]     ; 8.032  ; 8.032  ; 8.032  ; 8.032  ;
; debug[0]   ; data[7]     ; 9.063  ; 9.063  ; 9.063  ; 9.063  ;
; debug[0]   ; data[8]     ; 7.964  ; 7.964  ; 7.964  ; 7.964  ;
; debug[0]   ; data[9]     ; 9.448  ; 9.448  ; 9.448  ; 9.448  ;
; debug[0]   ; data[10]    ; 9.555  ; 9.555  ; 9.555  ; 9.555  ;
; debug[0]   ; data[11]    ; 9.692  ; 9.692  ; 9.692  ; 9.692  ;
; debug[0]   ; data[12]    ; 9.689  ; 9.689  ; 9.689  ; 9.689  ;
; debug[0]   ; data[13]    ; 9.074  ; 9.074  ; 9.074  ; 9.074  ;
; debug[0]   ; data[14]    ; 7.853  ; 7.853  ; 7.853  ; 7.853  ;
; debug[0]   ; data[15]    ; 8.560  ; 8.560  ; 8.560  ; 8.560  ;
; debug[0]   ; data[16]    ; 10.160 ; 10.160 ; 10.160 ; 10.160 ;
; debug[0]   ; data[17]    ; 8.598  ; 8.598  ; 8.598  ; 8.598  ;
; debug[0]   ; data[18]    ; 9.586  ; 9.586  ; 9.586  ; 9.586  ;
; debug[0]   ; data[19]    ; 8.977  ; 8.977  ; 8.977  ; 8.977  ;
; debug[0]   ; data[20]    ; 9.667  ; 9.667  ; 9.667  ; 9.667  ;
; debug[0]   ; data[21]    ; 8.769  ; 8.769  ; 8.769  ; 8.769  ;
; debug[0]   ; data[22]    ; 10.708 ; 10.708 ; 10.708 ; 10.708 ;
; debug[0]   ; data[23]    ; 9.164  ; 9.164  ; 9.164  ; 9.164  ;
; debug[0]   ; data[24]    ; 7.470  ; 7.470  ; 7.470  ; 7.470  ;
; debug[0]   ; data[25]    ; 10.135 ; 10.135 ; 10.135 ; 10.135 ;
; debug[0]   ; data[26]    ; 10.591 ; 10.591 ; 10.591 ; 10.591 ;
; debug[0]   ; data[27]    ; 9.327  ; 9.327  ; 9.327  ; 9.327  ;
; debug[0]   ; data[28]    ; 9.891  ; 9.891  ; 9.891  ; 9.891  ;
; debug[0]   ; data[29]    ; 8.806  ; 8.806  ; 8.806  ; 8.806  ;
; debug[0]   ; data[30]    ; 9.365  ; 9.365  ; 9.365  ; 9.365  ;
; debug[0]   ; data[31]    ; 8.197  ; 8.197  ; 8.197  ; 8.197  ;
; debug[1]   ; data[0]     ; 9.091  ; 9.091  ; 9.091  ; 9.091  ;
; debug[1]   ; data[1]     ; 8.417  ; 8.417  ; 8.417  ; 8.417  ;
; debug[1]   ; data[2]     ; 8.457  ; 8.457  ; 8.457  ; 8.457  ;
; debug[1]   ; data[3]     ; 9.931  ; 9.931  ; 9.931  ; 9.931  ;
; debug[1]   ; data[4]     ; 8.305  ; 8.305  ; 8.305  ; 8.305  ;
; debug[1]   ; data[5]     ; 9.138  ; 9.138  ; 9.138  ; 9.138  ;
; debug[1]   ; data[6]     ; 8.809  ; 8.809  ; 8.809  ; 8.809  ;
; debug[1]   ; data[7]     ; 9.156  ; 9.156  ; 9.156  ; 9.156  ;
; debug[1]   ; data[8]     ; 8.645  ; 8.645  ; 8.645  ; 8.645  ;
; debug[1]   ; data[9]     ; 9.138  ; 9.138  ; 9.138  ; 9.138  ;
; debug[1]   ; data[10]    ; 9.538  ; 9.538  ; 9.538  ; 9.538  ;
; debug[1]   ; data[11]    ; 9.961  ; 9.961  ; 9.961  ; 9.961  ;
; debug[1]   ; data[12]    ; 9.094  ; 9.094  ; 9.094  ; 9.094  ;
; debug[1]   ; data[13]    ; 9.167  ; 9.167  ; 9.167  ; 9.167  ;
; debug[1]   ; data[14]    ; 8.530  ; 8.530  ; 8.530  ; 8.530  ;
; debug[1]   ; data[15]    ; 8.309  ; 8.309  ; 8.309  ; 8.309  ;
; debug[1]   ; data[16]    ; 10.274 ; 10.274 ; 10.274 ; 10.274 ;
; debug[1]   ; data[17]    ; 8.703  ; 8.703  ; 8.703  ; 8.703  ;
; debug[1]   ; data[18]    ; 9.700  ; 9.700  ; 9.700  ; 9.700  ;
; debug[1]   ; data[19]    ; 9.070  ; 9.070  ; 9.070  ; 9.070  ;
; debug[1]   ; data[20]    ; 9.636  ; 9.636  ; 9.636  ; 9.636  ;
; debug[1]   ; data[21]    ; 8.599  ; 8.599  ; 8.599  ; 8.599  ;
; debug[1]   ; data[22]    ; 10.681 ; 10.681 ; 10.681 ; 10.681 ;
; debug[1]   ; data[23]    ; 9.274  ; 9.274  ; 9.274  ; 9.274  ;
; debug[1]   ; data[24]    ; 7.512  ; 7.512  ; 7.512  ; 7.512  ;
; debug[1]   ; data[25]    ; 9.791  ; 9.791  ; 9.791  ; 9.791  ;
; debug[1]   ; data[26]    ; 10.282 ; 10.282 ; 10.282 ; 10.282 ;
; debug[1]   ; data[27]    ; 8.422  ; 8.422  ; 8.422  ; 8.422  ;
; debug[1]   ; data[28]    ; 9.866  ; 9.866  ; 9.866  ; 9.866  ;
; debug[1]   ; data[29]    ; 9.505  ; 9.505  ; 9.505  ; 9.505  ;
; debug[1]   ; data[30]    ; 9.497  ; 9.497  ; 9.497  ; 9.497  ;
; debug[1]   ; data[31]    ; 8.028  ; 8.028  ; 8.028  ; 8.028  ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; debug[0]   ; data[0]     ; 4.578 ; 4.578 ; 4.578 ; 4.578 ;
; debug[0]   ; data[1]     ; 4.373 ; 4.373 ; 4.373 ; 4.373 ;
; debug[0]   ; data[2]     ; 4.448 ; 4.448 ; 4.448 ; 4.448 ;
; debug[0]   ; data[3]     ; 4.056 ; 4.056 ; 4.056 ; 4.056 ;
; debug[0]   ; data[4]     ; 4.483 ; 4.483 ; 4.483 ; 4.483 ;
; debug[0]   ; data[5]     ; 4.471 ; 4.471 ; 4.471 ; 4.471 ;
; debug[0]   ; data[6]     ; 4.123 ; 4.123 ; 4.123 ; 4.123 ;
; debug[0]   ; data[7]     ; 4.509 ; 4.509 ; 4.509 ; 4.509 ;
; debug[0]   ; data[8]     ; 4.117 ; 4.117 ; 4.117 ; 4.117 ;
; debug[0]   ; data[9]     ; 4.131 ; 4.131 ; 4.131 ; 4.131 ;
; debug[0]   ; data[10]    ; 4.837 ; 4.837 ; 4.837 ; 4.837 ;
; debug[0]   ; data[11]    ; 4.860 ; 4.860 ; 4.860 ; 4.860 ;
; debug[0]   ; data[12]    ; 4.933 ; 4.933 ; 4.933 ; 4.933 ;
; debug[0]   ; data[13]    ; 4.135 ; 4.135 ; 4.135 ; 4.135 ;
; debug[0]   ; data[14]    ; 4.089 ; 4.089 ; 4.089 ; 4.089 ;
; debug[0]   ; data[15]    ; 4.181 ; 4.181 ; 4.181 ; 4.181 ;
; debug[0]   ; data[16]    ; 5.154 ; 5.154 ; 5.154 ; 5.154 ;
; debug[0]   ; data[17]    ; 4.234 ; 4.234 ; 4.234 ; 4.234 ;
; debug[0]   ; data[18]    ; 4.889 ; 4.889 ; 4.889 ; 4.889 ;
; debug[0]   ; data[19]    ; 4.477 ; 4.477 ; 4.477 ; 4.477 ;
; debug[0]   ; data[20]    ; 4.874 ; 4.874 ; 4.874 ; 4.874 ;
; debug[0]   ; data[21]    ; 4.079 ; 4.079 ; 4.079 ; 4.079 ;
; debug[0]   ; data[22]    ; 5.379 ; 5.379 ; 5.379 ; 5.379 ;
; debug[0]   ; data[23]    ; 4.397 ; 4.397 ; 4.397 ; 4.397 ;
; debug[0]   ; data[24]    ; 3.898 ; 3.898 ; 3.898 ; 3.898 ;
; debug[0]   ; data[25]    ; 4.872 ; 4.872 ; 4.872 ; 4.872 ;
; debug[0]   ; data[26]    ; 5.329 ; 5.329 ; 5.329 ; 5.329 ;
; debug[0]   ; data[27]    ; 4.151 ; 4.151 ; 4.151 ; 4.151 ;
; debug[0]   ; data[28]    ; 4.999 ; 4.999 ; 4.999 ; 4.999 ;
; debug[0]   ; data[29]    ; 4.211 ; 4.211 ; 4.211 ; 4.211 ;
; debug[0]   ; data[30]    ; 4.760 ; 4.760 ; 4.760 ; 4.760 ;
; debug[0]   ; data[31]    ; 3.905 ; 3.905 ; 3.905 ; 3.905 ;
; debug[1]   ; data[0]     ; 4.246 ; 4.246 ; 4.246 ; 4.246 ;
; debug[1]   ; data[1]     ; 4.251 ; 4.251 ; 4.251 ; 4.251 ;
; debug[1]   ; data[2]     ; 4.156 ; 4.156 ; 4.156 ; 4.156 ;
; debug[1]   ; data[3]     ; 5.023 ; 5.023 ; 5.023 ; 5.023 ;
; debug[1]   ; data[4]     ; 4.003 ; 4.003 ; 4.003 ; 4.003 ;
; debug[1]   ; data[5]     ; 4.611 ; 4.611 ; 4.611 ; 4.611 ;
; debug[1]   ; data[6]     ; 4.261 ; 4.261 ; 4.261 ; 4.261 ;
; debug[1]   ; data[7]     ; 4.642 ; 4.642 ; 4.642 ; 4.642 ;
; debug[1]   ; data[8]     ; 4.299 ; 4.299 ; 4.299 ; 4.299 ;
; debug[1]   ; data[9]     ; 4.597 ; 4.597 ; 4.597 ; 4.597 ;
; debug[1]   ; data[10]    ; 4.557 ; 4.557 ; 4.557 ; 4.557 ;
; debug[1]   ; data[11]    ; 5.084 ; 5.084 ; 5.084 ; 5.084 ;
; debug[1]   ; data[12]    ; 4.057 ; 4.057 ; 4.057 ; 4.057 ;
; debug[1]   ; data[13]    ; 4.639 ; 4.639 ; 4.639 ; 4.639 ;
; debug[1]   ; data[14]    ; 4.052 ; 4.052 ; 4.052 ; 4.052 ;
; debug[1]   ; data[15]    ; 4.250 ; 4.250 ; 4.250 ; 4.250 ;
; debug[1]   ; data[16]    ; 5.040 ; 5.040 ; 5.040 ; 5.040 ;
; debug[1]   ; data[17]    ; 4.430 ; 4.430 ; 4.430 ; 4.430 ;
; debug[1]   ; data[18]    ; 4.254 ; 4.254 ; 4.254 ; 4.254 ;
; debug[1]   ; data[19]    ; 4.596 ; 4.596 ; 4.596 ; 4.596 ;
; debug[1]   ; data[20]    ; 4.081 ; 4.081 ; 4.081 ; 4.081 ;
; debug[1]   ; data[21]    ; 4.381 ; 4.381 ; 4.381 ; 4.381 ;
; debug[1]   ; data[22]    ; 4.573 ; 4.573 ; 4.573 ; 4.573 ;
; debug[1]   ; data[23]    ; 4.687 ; 4.687 ; 4.687 ; 4.687 ;
; debug[1]   ; data[24]    ; 3.586 ; 3.586 ; 3.586 ; 3.586 ;
; debug[1]   ; data[25]    ; 4.907 ; 4.907 ; 4.907 ; 4.907 ;
; debug[1]   ; data[26]    ; 4.073 ; 4.073 ; 4.073 ; 4.073 ;
; debug[1]   ; data[27]    ; 4.239 ; 4.239 ; 4.239 ; 4.239 ;
; debug[1]   ; data[28]    ; 4.225 ; 4.225 ; 4.225 ; 4.225 ;
; debug[1]   ; data[29]    ; 4.750 ; 4.750 ; 4.750 ; 4.750 ;
; debug[1]   ; data[30]    ; 4.165 ; 4.165 ; 4.165 ; 4.165 ;
; debug[1]   ; data[31]    ; 4.074 ; 4.074 ; 4.074 ; 4.074 ;
+------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 4324369  ; 0        ; 0        ; 0        ;
; clk_rom    ; clk      ; 450      ; 0        ; 0        ; 0        ;
; clk        ; clk_rom  ; 83302    ; 0        ; 0        ; 0        ;
; clk_rom    ; clk_rom  ; 32       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 4324369  ; 0        ; 0        ; 0        ;
; clk_rom    ; clk      ; 450      ; 0        ; 0        ; 0        ;
; clk        ; clk_rom  ; 83302    ; 0        ; 0        ; 0        ;
; clk_rom    ; clk_rom  ; 32       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 3     ; 3    ;
; Unconstrained Input Port Paths  ; 108   ; 108  ;
; Unconstrained Output Ports      ; 32    ; 32   ;
; Unconstrained Output Port Paths ; 4084  ; 4084 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Tue Dec 11 09:15:56 2018
Info: Command: quartus_sta Multiciclo -c Multiciclo
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Multiciclo.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name clk_rom clk_rom
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -14.136
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -14.136     -1601.630 clk 
    Info (332119):   -11.281      -282.286 clk_rom 
Info (332146): Worst-case hold slack is 0.527
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.527         0.000 clk 
    Info (332119):     0.649         0.000 clk_rom 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -345.380 clk_rom 
    Info (332119):    -1.627      -707.480 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -5.829
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.829      -667.894 clk 
    Info (332119):    -4.414      -121.170 clk_rom 
Info (332146): Worst-case hold slack is 0.244
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.244         0.000 clk 
    Info (332119):     0.262         0.000 clk_rom 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -345.380 clk_rom 
    Info (332119):    -1.627      -707.480 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 447 megabytes
    Info: Processing ended: Tue Dec 11 09:15:57 2018
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


