TimeQuest Timing Analyzer report for SPI_slave_FPGA
Thu Apr 04 11:46:52 2019
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Clocks
  4. Slow 1200mV 85C Model Fmax Summary
  5. Timing Closure Recommendations
  6. Slow 1200mV 85C Model Setup Summary
  7. Slow 1200mV 85C Model Hold Summary
  8. Slow 1200mV 85C Model Recovery Summary
  9. Slow 1200mV 85C Model Removal Summary
 10. Slow 1200mV 85C Model Minimum Pulse Width Summary
 11. Slow 1200mV 85C Model Setup: 'sclk'
 12. Slow 1200mV 85C Model Setup: 'rx_req'
 13. Slow 1200mV 85C Model Hold: 'rx_req'
 14. Slow 1200mV 85C Model Hold: 'sclk'
 15. Slow 1200mV 85C Model Recovery: 'sclk'
 16. Slow 1200mV 85C Model Recovery: 'reset_n'
 17. Slow 1200mV 85C Model Recovery: 'rx_req'
 18. Slow 1200mV 85C Model Removal: 'reset_n'
 19. Slow 1200mV 85C Model Removal: 'rx_req'
 20. Slow 1200mV 85C Model Removal: 'sclk'
 21. Slow 1200mV 85C Model Minimum Pulse Width: 'sclk'
 22. Slow 1200mV 85C Model Minimum Pulse Width: 'reset_n'
 23. Slow 1200mV 85C Model Minimum Pulse Width: 'rx_req'
 24. Setup Times
 25. Hold Times
 26. Clock to Output Times
 27. Minimum Clock to Output Times
 28. Propagation Delay
 29. Minimum Propagation Delay
 30. Output Enable Times
 31. Minimum Output Enable Times
 32. Output Disable Times
 33. Minimum Output Disable Times
 34. Slow 1200mV 85C Model Metastability Report
 35. Slow 1200mV 0C Model Fmax Summary
 36. Slow 1200mV 0C Model Setup Summary
 37. Slow 1200mV 0C Model Hold Summary
 38. Slow 1200mV 0C Model Recovery Summary
 39. Slow 1200mV 0C Model Removal Summary
 40. Slow 1200mV 0C Model Minimum Pulse Width Summary
 41. Slow 1200mV 0C Model Setup: 'sclk'
 42. Slow 1200mV 0C Model Setup: 'rx_req'
 43. Slow 1200mV 0C Model Hold: 'rx_req'
 44. Slow 1200mV 0C Model Hold: 'sclk'
 45. Slow 1200mV 0C Model Recovery: 'sclk'
 46. Slow 1200mV 0C Model Recovery: 'reset_n'
 47. Slow 1200mV 0C Model Recovery: 'rx_req'
 48. Slow 1200mV 0C Model Removal: 'reset_n'
 49. Slow 1200mV 0C Model Removal: 'rx_req'
 50. Slow 1200mV 0C Model Removal: 'sclk'
 51. Slow 1200mV 0C Model Minimum Pulse Width: 'sclk'
 52. Slow 1200mV 0C Model Minimum Pulse Width: 'reset_n'
 53. Slow 1200mV 0C Model Minimum Pulse Width: 'rx_req'
 54. Setup Times
 55. Hold Times
 56. Clock to Output Times
 57. Minimum Clock to Output Times
 58. Propagation Delay
 59. Minimum Propagation Delay
 60. Output Enable Times
 61. Minimum Output Enable Times
 62. Output Disable Times
 63. Minimum Output Disable Times
 64. Slow 1200mV 0C Model Metastability Report
 65. Fast 1200mV 0C Model Setup Summary
 66. Fast 1200mV 0C Model Hold Summary
 67. Fast 1200mV 0C Model Recovery Summary
 68. Fast 1200mV 0C Model Removal Summary
 69. Fast 1200mV 0C Model Minimum Pulse Width Summary
 70. Fast 1200mV 0C Model Setup: 'sclk'
 71. Fast 1200mV 0C Model Setup: 'rx_req'
 72. Fast 1200mV 0C Model Hold: 'rx_req'
 73. Fast 1200mV 0C Model Hold: 'sclk'
 74. Fast 1200mV 0C Model Recovery: 'sclk'
 75. Fast 1200mV 0C Model Recovery: 'rx_req'
 76. Fast 1200mV 0C Model Recovery: 'reset_n'
 77. Fast 1200mV 0C Model Removal: 'reset_n'
 78. Fast 1200mV 0C Model Removal: 'rx_req'
 79. Fast 1200mV 0C Model Removal: 'sclk'
 80. Fast 1200mV 0C Model Minimum Pulse Width: 'sclk'
 81. Fast 1200mV 0C Model Minimum Pulse Width: 'reset_n'
 82. Fast 1200mV 0C Model Minimum Pulse Width: 'rx_req'
 83. Setup Times
 84. Hold Times
 85. Clock to Output Times
 86. Minimum Clock to Output Times
 87. Propagation Delay
 88. Minimum Propagation Delay
 89. Output Enable Times
 90. Minimum Output Enable Times
 91. Output Disable Times
 92. Minimum Output Disable Times
 93. Fast 1200mV 0C Model Metastability Report
 94. Multicorner Timing Analysis Summary
 95. Setup Times
 96. Hold Times
 97. Clock to Output Times
 98. Minimum Clock to Output Times
 99. Propagation Delay
100. Minimum Propagation Delay
101. Board Trace Model Assignments
102. Input Transition Times
103. Slow Corner Signal Integrity Metrics
104. Fast Corner Signal Integrity Metrics
105. Setup Transfers
106. Hold Transfers
107. Recovery Transfers
108. Removal Transfers
109. Report TCCS
110. Report RSKM
111. Unconstrained Paths
112. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; SPI_slave_FPGA                                     ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C16F484C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                              ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets     ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; reset_n    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { reset_n } ;
; rx_req     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { rx_req }  ;
; sclk       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { sclk }    ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 198.73 MHz ; 198.73 MHz      ; sclk       ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+--------+--------+-------------------+
; Clock  ; Slack  ; End Point TNS     ;
+--------+--------+-------------------+
; sclk   ; -2.825 ; -43.914           ;
; rx_req ; -0.113 ; -0.270            ;
+--------+--------+-------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+--------+--------+------------------+
; Clock  ; Slack  ; End Point TNS    ;
+--------+--------+------------------+
; rx_req ; -0.180 ; -0.816           ;
; sclk   ; 0.094  ; 0.000            ;
+--------+--------+------------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+---------+--------+---------------------+
; Clock   ; Slack  ; End Point TNS       ;
+---------+--------+---------------------+
; sclk    ; -0.212 ; -3.458              ;
; reset_n ; 0.408  ; 0.000               ;
; rx_req  ; 0.472  ; 0.000               ;
+---------+--------+---------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+---------+--------+--------------------+
; Clock   ; Slack  ; End Point TNS      ;
+---------+--------+--------------------+
; reset_n ; -0.796 ; -6.187             ;
; rx_req  ; -0.785 ; -6.106             ;
; sclk    ; 0.027  ; 0.000              ;
+---------+--------+--------------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+---------+--------+--------------------------------+
; Clock   ; Slack  ; End Point TNS                  ;
+---------+--------+--------------------------------+
; sclk    ; -3.000 ; -43.000                        ;
; reset_n ; -3.000 ; -3.000                         ;
; rx_req  ; -3.000 ; -3.000                         ;
+---------+--------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'sclk'                                                                                     ;
+--------+--------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+---------------------+--------------+-------------+--------------+------------+------------+
; -2.825 ; bit_cnt[1]         ; miso~en             ; sclk         ; sclk        ; 1.000        ; -0.107     ; 3.733      ;
; -2.691 ; tx_buf[0]~36       ; tx_buf[1]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.565     ; 1.611      ;
; -2.682 ; tx_buf[6]~6        ; tx_buf[7]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.604     ; 1.563      ;
; -2.596 ; tx_buf[7]~1        ; miso~reg0           ; reset_n      ; sclk        ; 0.500        ; -1.542     ; 1.539      ;
; -2.576 ; tx_buf[3]~21       ; tx_buf[4]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.602     ; 1.459      ;
; -2.566 ; tx_buf[5]~11       ; tx_buf[6]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.564     ; 1.487      ;
; -2.552 ; tx_buf[7]~1        ; tx_buf[0]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.601     ; 1.436      ;
; -2.537 ; bit_cnt[1]         ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.170     ; 3.382      ;
; -2.537 ; bit_cnt[1]         ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.170     ; 3.382      ;
; -2.537 ; bit_cnt[1]         ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.170     ; 3.382      ;
; -2.537 ; bit_cnt[1]         ; tx_buf[4]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.170     ; 3.382      ;
; -2.537 ; bit_cnt[1]         ; tx_buf[3]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.170     ; 3.382      ;
; -2.537 ; bit_cnt[1]         ; tx_buf[2]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.170     ; 3.382      ;
; -2.537 ; bit_cnt[1]         ; tx_buf[1]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.170     ; 3.382      ;
; -2.537 ; bit_cnt[1]         ; tx_buf[0]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.170     ; 3.382      ;
; -2.471 ; tx_buf[1]~31       ; tx_buf[2]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.603     ; 1.353      ;
; -2.463 ; tx_buf[4]~16       ; tx_buf[5]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.600     ; 1.348      ;
; -2.453 ; tx_buf[2]~26       ; tx_buf[3]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.602     ; 1.336      ;
; -2.405 ; bit_cnt[1]         ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; -0.108     ; 3.312      ;
; -2.402 ; bit_cnt[8]         ; miso~en             ; sclk         ; sclk        ; 1.000        ; -0.107     ; 3.310      ;
; -2.395 ; bit_cnt[9]         ; miso~en             ; sclk         ; sclk        ; 1.000        ; -0.107     ; 3.303      ;
; -2.250 ; bit_cnt[3]         ; miso~en             ; sclk         ; sclk        ; 1.000        ; -0.107     ; 3.158      ;
; -2.185 ; bit_cnt[10]        ; miso~en             ; sclk         ; sclk        ; 1.000        ; -0.019     ; 3.181      ;
; -2.174 ; bit_cnt[6]         ; miso~en             ; sclk         ; sclk        ; 1.000        ; -0.019     ; 3.170      ;
; -2.067 ; tx_buf[4]~16       ; tx_buf[4]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.600     ; 0.952      ;
; -2.022 ; tx_buf[3]~21       ; tx_buf[3]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.602     ; 0.905      ;
; -2.016 ; rrdy~reg0_emulated ; miso~reg0           ; sclk         ; sclk        ; 0.500        ; -0.286     ; 2.245      ;
; -2.006 ; bit_cnt[7]         ; miso~en             ; sclk         ; sclk        ; 1.000        ; -0.019     ; 3.002      ;
; -1.993 ; bit_cnt[8]         ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; -0.108     ; 2.900      ;
; -1.990 ; bit_cnt[4]         ; miso~en             ; sclk         ; sclk        ; 1.000        ; -0.107     ; 2.898      ;
; -1.986 ; bit_cnt[9]         ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; -0.108     ; 2.893      ;
; -1.982 ; tx_buf[2]~26       ; tx_buf[2]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.602     ; 0.865      ;
; -1.962 ; bit_cnt[16]        ; miso~en             ; sclk         ; sclk        ; 1.000        ; -0.107     ; 2.870      ;
; -1.962 ; bit_cnt[3]         ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.170     ; 2.807      ;
; -1.962 ; bit_cnt[3]         ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.170     ; 2.807      ;
; -1.962 ; bit_cnt[3]         ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.170     ; 2.807      ;
; -1.962 ; bit_cnt[3]         ; tx_buf[4]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.170     ; 2.807      ;
; -1.962 ; bit_cnt[3]         ; tx_buf[3]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.170     ; 2.807      ;
; -1.962 ; bit_cnt[3]         ; tx_buf[2]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.170     ; 2.807      ;
; -1.962 ; bit_cnt[3]         ; tx_buf[1]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.170     ; 2.807      ;
; -1.962 ; bit_cnt[3]         ; tx_buf[0]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.170     ; 2.807      ;
; -1.962 ; rd_add             ; miso~en             ; sclk         ; sclk        ; 0.500        ; -0.286     ; 2.191      ;
; -1.927 ; tx_buf[5]~11       ; tx_buf[5]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.564     ; 0.848      ;
; -1.907 ; bit_cnt[2]         ; miso~en             ; sclk         ; sclk        ; 1.000        ; -0.107     ; 2.815      ;
; -1.897 ; roe~reg0_emulated  ; miso~reg0           ; sclk         ; sclk        ; 0.500        ; -0.279     ; 2.133      ;
; -1.878 ; bit_cnt[0]         ; miso~en             ; sclk         ; sclk        ; 1.000        ; -0.107     ; 2.786      ;
; -1.877 ; bit_cnt[5]         ; miso~en             ; sclk         ; sclk        ; 1.000        ; -0.114     ; 2.778      ;
; -1.853 ; tx_buf[7]~1        ; tx_buf[7]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.601     ; 0.737      ;
; -1.844 ; tx_buf[6]~6        ; tx_buf[6]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.604     ; 0.725      ;
; -1.835 ; trdy~reg0_emulated ; miso~reg0           ; sclk         ; sclk        ; 0.500        ; -0.317     ; 2.033      ;
; -1.830 ; bit_cnt[3]         ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; -0.108     ; 2.737      ;
; -1.821 ; bit_cnt[6]         ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.114     ; 2.722      ;
; -1.821 ; bit_cnt[6]         ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.114     ; 2.722      ;
; -1.821 ; bit_cnt[6]         ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.114     ; 2.722      ;
; -1.821 ; bit_cnt[6]         ; tx_buf[4]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.114     ; 2.722      ;
; -1.821 ; bit_cnt[6]         ; tx_buf[3]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.114     ; 2.722      ;
; -1.821 ; bit_cnt[6]         ; tx_buf[2]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.114     ; 2.722      ;
; -1.821 ; bit_cnt[6]         ; tx_buf[1]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.114     ; 2.722      ;
; -1.821 ; bit_cnt[6]         ; tx_buf[0]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.114     ; 2.722      ;
; -1.811 ; bit_cnt[10]        ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; -0.055     ; 2.771      ;
; -1.789 ; bit_cnt[6]         ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; -0.055     ; 2.749      ;
; -1.781 ; bit_cnt[16]        ; roe~reg0_emulated   ; sclk         ; sclk        ; 0.500        ; 0.097      ; 2.393      ;
; -1.761 ; tx_buf[0]~36       ; tx_buf[0]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.565     ; 0.681      ;
; -1.713 ; tx_buf[1]~31       ; tx_buf[1]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.603     ; 0.595      ;
; -1.702 ; bit_cnt[4]         ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.170     ; 2.547      ;
; -1.702 ; bit_cnt[4]         ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.170     ; 2.547      ;
; -1.702 ; bit_cnt[4]         ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.170     ; 2.547      ;
; -1.702 ; bit_cnt[4]         ; tx_buf[4]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.170     ; 2.547      ;
; -1.702 ; bit_cnt[4]         ; tx_buf[3]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.170     ; 2.547      ;
; -1.702 ; bit_cnt[4]         ; tx_buf[2]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.170     ; 2.547      ;
; -1.702 ; bit_cnt[4]         ; tx_buf[1]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.170     ; 2.547      ;
; -1.702 ; bit_cnt[4]         ; tx_buf[0]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.170     ; 2.547      ;
; -1.663 ; bit_cnt[2]         ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.170     ; 2.508      ;
; -1.663 ; bit_cnt[2]         ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.170     ; 2.508      ;
; -1.663 ; bit_cnt[2]         ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.170     ; 2.508      ;
; -1.663 ; bit_cnt[2]         ; tx_buf[4]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.170     ; 2.508      ;
; -1.663 ; bit_cnt[2]         ; tx_buf[3]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.170     ; 2.508      ;
; -1.663 ; bit_cnt[2]         ; tx_buf[2]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.170     ; 2.508      ;
; -1.663 ; bit_cnt[2]         ; tx_buf[1]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.170     ; 2.508      ;
; -1.663 ; bit_cnt[2]         ; tx_buf[0]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.170     ; 2.508      ;
; -1.653 ; bit_cnt[7]         ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.114     ; 2.554      ;
; -1.653 ; bit_cnt[7]         ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.114     ; 2.554      ;
; -1.653 ; bit_cnt[7]         ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.114     ; 2.554      ;
; -1.653 ; bit_cnt[7]         ; tx_buf[4]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.114     ; 2.554      ;
; -1.653 ; bit_cnt[7]         ; tx_buf[3]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.114     ; 2.554      ;
; -1.653 ; bit_cnt[7]         ; tx_buf[2]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.114     ; 2.554      ;
; -1.653 ; bit_cnt[7]         ; tx_buf[1]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.114     ; 2.554      ;
; -1.653 ; bit_cnt[7]         ; tx_buf[0]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.114     ; 2.554      ;
; -1.621 ; bit_cnt[7]         ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; -0.055     ; 2.581      ;
; -1.577 ; bit_cnt[16]        ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.170     ; 2.422      ;
; -1.577 ; bit_cnt[16]        ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.170     ; 2.422      ;
; -1.577 ; bit_cnt[16]        ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.170     ; 2.422      ;
; -1.577 ; bit_cnt[16]        ; tx_buf[4]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.170     ; 2.422      ;
; -1.577 ; bit_cnt[16]        ; tx_buf[3]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.170     ; 2.422      ;
; -1.577 ; bit_cnt[16]        ; tx_buf[2]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.170     ; 2.422      ;
; -1.577 ; bit_cnt[16]        ; tx_buf[1]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.170     ; 2.422      ;
; -1.577 ; bit_cnt[16]        ; tx_buf[0]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.170     ; 2.422      ;
; -1.570 ; bit_cnt[4]         ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; -0.108     ; 2.477      ;
; -1.545 ; rd_add             ; miso~reg0           ; sclk         ; sclk        ; 0.500        ; -0.279     ; 1.781      ;
; -1.542 ; bit_cnt[16]        ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; -0.108     ; 2.449      ;
+--------+--------------------+---------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'rx_req'                                                                       ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; -0.113 ; rx_buf[7] ; rx_data[7]$latch ; sclk         ; rx_req      ; 1.000        ; 1.171      ; 1.525      ;
; -0.096 ; rx_buf[6] ; rx_data[6]$latch ; sclk         ; rx_req      ; 1.000        ; 1.171      ; 1.490      ;
; -0.039 ; rx_buf[0] ; rx_data[0]$latch ; sclk         ; rx_req      ; 1.000        ; 1.174      ; 1.465      ;
; -0.022 ; rx_buf[2] ; rx_data[2]$latch ; sclk         ; rx_req      ; 1.000        ; 1.173      ; 1.435      ;
; 0.024  ; rx_buf[3] ; rx_data[3]$latch ; sclk         ; rx_req      ; 1.000        ; 1.174      ; 1.379      ;
; 0.025  ; rx_buf[5] ; rx_data[5]$latch ; sclk         ; rx_req      ; 1.000        ; 1.168      ; 1.513      ;
; 0.065  ; rx_buf[1] ; rx_data[1]$latch ; sclk         ; rx_req      ; 1.000        ; 1.173      ; 1.479      ;
; 0.069  ; rx_buf[4] ; rx_data[4]$latch ; sclk         ; rx_req      ; 1.000        ; 1.171      ; 1.474      ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'rx_req'                                                                        ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; -0.180 ; rx_buf[3] ; rx_data[3]$latch ; sclk         ; rx_req      ; 0.000        ; 1.415      ; 1.265      ;
; -0.123 ; rx_buf[2] ; rx_data[2]$latch ; sclk         ; rx_req      ; 0.000        ; 1.414      ; 1.321      ;
; -0.114 ; rx_buf[0] ; rx_data[0]$latch ; sclk         ; rx_req      ; 0.000        ; 1.415      ; 1.331      ;
; -0.103 ; rx_buf[4] ; rx_data[4]$latch ; sclk         ; rx_req      ; 0.000        ; 1.413      ; 1.340      ;
; -0.091 ; rx_buf[1] ; rx_data[1]$latch ; sclk         ; rx_req      ; 0.000        ; 1.414      ; 1.353      ;
; -0.089 ; rx_buf[6] ; rx_data[6]$latch ; sclk         ; rx_req      ; 0.000        ; 1.413      ; 1.354      ;
; -0.060 ; rx_buf[7] ; rx_data[7]$latch ; sclk         ; rx_req      ; 0.000        ; 1.413      ; 1.383      ;
; -0.056 ; rx_buf[5] ; rx_data[5]$latch ; sclk         ; rx_req      ; 0.000        ; 1.409      ; 1.383      ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'sclk'                                                                                      ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node           ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; 0.094 ; reset_n             ; tx_buf[3]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.487      ; 2.768      ;
; 0.094 ; reset_n             ; tx_buf[5]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.487      ; 2.768      ;
; 0.097 ; reset_n             ; tx_buf[2]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.487      ; 2.771      ;
; 0.136 ; reset_n             ; tx_buf[6]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.487      ; 2.810      ;
; 0.176 ; reset_n             ; roe~reg0_emulated   ; reset_n      ; sclk        ; 0.000        ; 2.757      ; 3.120      ;
; 0.215 ; reset_n             ; tx_buf[1]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.487      ; 2.889      ;
; 0.235 ; reset_n             ; trdy~reg0_emulated  ; reset_n      ; sclk        ; 0.000        ; 2.787      ; 3.209      ;
; 0.256 ; reset_n             ; tx_buf[7]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.487      ; 2.930      ;
; 0.272 ; reset_n             ; tx_buf[0]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.487      ; 2.946      ;
; 0.280 ; reset_n             ; tx_buf[4]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.487      ; 2.954      ;
; 0.284 ; rx_req              ; rrdy~reg0_emulated  ; rx_req       ; sclk        ; 0.000        ; 2.764      ; 3.235      ;
; 0.297 ; reset_n             ; rrdy~reg0_emulated  ; reset_n      ; sclk        ; 0.000        ; 2.764      ; 3.248      ;
; 0.308 ; reset_n             ; miso~reg0           ; reset_n      ; sclk        ; 0.000        ; 2.549      ; 3.044      ;
; 0.332 ; rx_req              ; roe~reg0_emulated   ; rx_req       ; sclk        ; 0.000        ; 2.757      ; 3.276      ;
; 0.381 ; rd_add              ; rd_add              ; sclk         ; sclk        ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; wr_add              ; wr_add              ; sclk         ; sclk        ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; rx_buf[0]           ; rx_buf[0]           ; sclk         ; sclk        ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; rx_buf[1]           ; rx_buf[1]           ; sclk         ; sclk        ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; rx_buf[2]           ; rx_buf[2]           ; sclk         ; sclk        ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; rx_buf[3]           ; rx_buf[3]           ; sclk         ; sclk        ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; rx_buf[4]           ; rx_buf[4]           ; sclk         ; sclk        ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; rx_buf[5]           ; rx_buf[5]           ; sclk         ; sclk        ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; rx_buf[6]           ; rx_buf[6]           ; sclk         ; sclk        ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; rx_buf[7]           ; rx_buf[7]           ; sclk         ; sclk        ; 0.000        ; 0.039      ; 0.577      ;
; 0.419 ; bit_cnt[0]          ; bit_cnt[1]          ; sclk         ; sclk        ; 0.000        ; 0.041      ; 0.617      ;
; 0.521 ; reset_n             ; roe~reg0_emulated   ; reset_n      ; sclk        ; -0.500       ; 2.757      ; 2.965      ;
; 0.557 ; reset_n             ; trdy~reg0_emulated  ; reset_n      ; sclk        ; -0.500       ; 2.787      ; 3.031      ;
; 0.558 ; bit_cnt[14]         ; bit_cnt[15]         ; sclk         ; sclk        ; 0.000        ; 0.041      ; 0.756      ;
; 0.558 ; bit_cnt[11]         ; bit_cnt[12]         ; sclk         ; sclk        ; 0.000        ; 0.041      ; 0.756      ;
; 0.559 ; bit_cnt[6]          ; bit_cnt[7]          ; sclk         ; sclk        ; 0.000        ; 0.041      ; 0.757      ;
; 0.564 ; bit_cnt[8]          ; bit_cnt[9]          ; sclk         ; sclk        ; 0.000        ; 0.041      ; 0.762      ;
; 0.602 ; reset_n             ; rrdy~reg0_emulated  ; reset_n      ; sclk        ; -0.500       ; 2.764      ; 3.053      ;
; 0.614 ; bit_cnt[7]          ; bit_cnt[8]          ; sclk         ; sclk        ; 0.000        ; 0.137      ; 0.908      ;
; 0.663 ; rx_req              ; rrdy~reg0_emulated  ; rx_req       ; sclk        ; -0.500       ; 2.764      ; 3.114      ;
; 0.664 ; rx_req              ; roe~reg0_emulated   ; rx_req       ; sclk        ; -0.500       ; 2.757      ; 3.108      ;
; 0.738 ; bit_cnt[3]          ; bit_cnt[4]          ; sclk         ; sclk        ; 0.000        ; 0.041      ; 0.936      ;
; 0.754 ; wr_add              ; rx_buf[5]           ; sclk         ; sclk        ; 0.000        ; 0.646      ; 1.557      ;
; 0.761 ; wr_add              ; rx_buf[2]           ; sclk         ; sclk        ; 0.000        ; 0.646      ; 1.564      ;
; 0.765 ; wr_add              ; rx_buf[6]           ; sclk         ; sclk        ; 0.000        ; 0.646      ; 1.568      ;
; 0.765 ; wr_add              ; rx_buf[0]           ; sclk         ; sclk        ; 0.000        ; 0.646      ; 1.568      ;
; 0.766 ; wr_add              ; rx_buf[7]           ; sclk         ; sclk        ; 0.000        ; 0.646      ; 1.569      ;
; 0.781 ; wr_add              ; rx_buf[4]           ; sclk         ; sclk        ; 0.000        ; 0.646      ; 1.584      ;
; 0.783 ; wr_add              ; rx_buf[3]           ; sclk         ; sclk        ; 0.000        ; 0.646      ; 1.586      ;
; 0.789 ; wr_add              ; rx_buf[1]           ; sclk         ; sclk        ; 0.000        ; 0.646      ; 1.592      ;
; 0.803 ; bit_cnt[16]         ; rx_buf[0]           ; sclk         ; sclk        ; -0.500       ; 0.323      ; 0.783      ;
; 0.857 ; rx_req              ; miso~reg0           ; rx_req       ; sclk        ; 0.000        ; 2.549      ; 3.593      ;
; 0.863 ; bit_cnt[4]          ; bit_cnt[5]          ; sclk         ; sclk        ; 0.000        ; 0.086      ; 1.106      ;
; 0.866 ; bit_cnt[10]         ; bit_cnt[11]         ; sclk         ; sclk        ; 0.000        ; 0.137      ; 1.160      ;
; 0.881 ; reset_n             ; tx_buf[2]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.487      ; 3.055      ;
; 0.882 ; reset_n             ; tx_buf[5]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.487      ; 3.056      ;
; 0.887 ; bit_cnt[15]         ; bit_cnt[16]         ; sclk         ; sclk        ; 0.000        ; 0.041      ; 1.085      ;
; 0.887 ; reset_n             ; tx_buf[3]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.487      ; 3.061      ;
; 0.899 ; wr_add              ; trdy~reg0_emulated  ; sclk         ; sclk        ; 0.000        ; 0.603      ; 1.659      ;
; 0.945 ; bit_cnt[10]         ; rx_buf[6]           ; sclk         ; sclk        ; -0.500       ; 0.389      ; 0.991      ;
; 0.968 ; reset_n             ; tx_buf[6]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.487      ; 3.142      ;
; 1.001 ; reset_n             ; tx_buf[1]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.487      ; 3.175      ;
; 1.020 ; bit_cnt[12]         ; rx_buf[4]           ; sclk         ; sclk        ; -0.500       ; 0.323      ; 1.000      ;
; 1.036 ; reset_n             ; tx_buf[7]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.487      ; 3.210      ;
; 1.043 ; reset_n             ; tx_buf[0]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.487      ; 3.217      ;
; 1.044 ; reset_n             ; tx_buf[4]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.487      ; 3.218      ;
; 1.093 ; reset_n             ; miso~reg0           ; reset_n      ; sclk        ; -0.500       ; 2.549      ; 3.329      ;
; 1.123 ; bit_cnt[1]          ; bit_cnt[2]          ; sclk         ; sclk        ; 0.000        ; 0.041      ; 1.321      ;
; 1.148 ; bit_cnt[16]         ; trdy~reg0_emulated  ; sclk         ; sclk        ; -0.500       ; 0.258      ; 1.063      ;
; 1.167 ; bit_cnt[15]         ; rx_buf[1]           ; sclk         ; sclk        ; -0.500       ; 0.323      ; 1.147      ;
; 1.192 ; wr_add              ; roe~reg0_emulated   ; sclk         ; sclk        ; 0.000        ; 0.573      ; 1.922      ;
; 1.204 ; bit_cnt[2]          ; rd_add              ; sclk         ; sclk        ; -0.500       ; 0.258      ; 1.119      ;
; 1.214 ; bit_cnt[5]          ; bit_cnt[6]          ; sclk         ; sclk        ; 0.000        ; 0.020      ; 1.391      ;
; 1.274 ; roe~reg0_emulated   ; roe~reg0_emulated   ; sclk         ; sclk        ; 0.000        ; 0.043      ; 1.474      ;
; 1.276 ; rd_add              ; miso~reg0           ; sclk         ; sclk        ; -0.500       ; -0.135     ; 0.798      ;
; 1.290 ; bit_cnt[9]          ; trdy~reg0_emulated  ; sclk         ; sclk        ; -0.500       ; 0.258      ; 1.205      ;
; 1.305 ; wr_add              ; rrdy~reg0_emulated  ; sclk         ; sclk        ; 0.000        ; 0.580      ; 2.042      ;
; 1.316 ; tx_buf[1]~_emulated ; tx_buf[2]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.041      ; 1.514      ;
; 1.317 ; rrdy~reg0_emulated  ; rrdy~reg0_emulated  ; sclk         ; sclk        ; 0.000        ; 0.061      ; 1.535      ;
; 1.358 ; rrdy~reg0_emulated  ; roe~reg0_emulated   ; sclk         ; sclk        ; 0.000        ; 0.054      ; 1.569      ;
; 1.361 ; trdy~reg0_emulated  ; trdy~reg0_emulated  ; sclk         ; sclk        ; 0.000        ; 0.053      ; 1.571      ;
; 1.400 ; bit_cnt[11]         ; roe~reg0_emulated   ; sclk         ; sclk        ; -0.500       ; 0.258      ; 1.315      ;
; 1.427 ; bit_cnt[13]         ; bit_cnt[14]         ; sclk         ; sclk        ; 0.000        ; 0.041      ; 1.625      ;
; 1.444 ; rd_add              ; trdy~reg0_emulated  ; sclk         ; sclk        ; 0.000        ; 0.111      ; 1.712      ;
; 1.457 ; rx_req              ; miso~reg0           ; rx_req       ; sclk        ; -0.500       ; 2.549      ; 3.693      ;
; 1.466 ; bit_cnt[14]         ; rx_buf[2]           ; sclk         ; sclk        ; -0.500       ; 0.323      ; 1.446      ;
; 1.470 ; tx_buf[0]~_emulated ; tx_buf[1]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.041      ; 1.668      ;
; 1.486 ; bit_cnt[9]          ; rx_buf[7]           ; sclk         ; sclk        ; -0.500       ; 0.323      ; 1.466      ;
; 1.508 ; tx_buf[4]~_emulated ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.041      ; 1.706      ;
; 1.511 ; bit_cnt[9]          ; bit_cnt[10]         ; sclk         ; sclk        ; 0.000        ; 0.026      ; 1.694      ;
; 1.529 ; bit_cnt[2]          ; bit_cnt[3]          ; sclk         ; sclk        ; 0.000        ; 0.041      ; 1.727      ;
; 1.591 ; bit_cnt[16]         ; rrdy~reg0_emulated  ; sclk         ; sclk        ; -0.500       ; 0.265      ; 1.513      ;
; 1.610 ; tx_buf[7]~_emulated ; tx_buf[0]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.041      ; 1.808      ;
; 1.616 ; tx_buf[7]~_emulated ; miso~reg0           ; sclk         ; sclk        ; 0.000        ; 0.140      ; 1.913      ;
; 1.628 ; tx_buf[2]~_emulated ; tx_buf[3]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.041      ; 1.826      ;
; 1.674 ; bit_cnt[13]         ; rx_buf[3]           ; sclk         ; sclk        ; -0.500       ; 0.323      ; 1.654      ;
; 1.679 ; tx_buf[6]~_emulated ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.041      ; 1.877      ;
; 1.707 ; tx_buf[3]~_emulated ; tx_buf[4]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.041      ; 1.905      ;
; 1.735 ; bit_cnt[12]         ; bit_cnt[13]         ; sclk         ; sclk        ; 0.000        ; 0.041      ; 1.933      ;
; 1.744 ; bit_cnt[8]          ; miso~reg0           ; sclk         ; sclk        ; 0.000        ; 0.049      ; 1.950      ;
; 1.763 ; bit_cnt[10]         ; rrdy~reg0_emulated  ; sclk         ; sclk        ; -0.500       ; 0.323      ; 1.743      ;
; 1.764 ; tx_buf[5]~_emulated ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.041      ; 1.962      ;
; 1.788 ; bit_cnt[1]          ; wr_add              ; sclk         ; sclk        ; -0.500       ; -0.249     ; 1.196      ;
; 1.835 ; bit_cnt[11]         ; rx_buf[5]           ; sclk         ; sclk        ; -0.500       ; 0.323      ; 1.815      ;
; 1.847 ; bit_cnt[16]         ; roe~reg0_emulated   ; sclk         ; sclk        ; -0.500       ; 0.258      ; 1.762      ;
; 2.039 ; bit_cnt[9]          ; miso~reg0           ; sclk         ; sclk        ; 0.000        ; 0.049      ; 2.245      ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'sclk'                                                                         ;
+--------+-----------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------------+--------------+-------------+--------------+------------+------------+
; -0.212 ; reset_n   ; bit_cnt[6]          ; reset_n      ; sclk        ; 0.500        ; 2.426      ; 3.123      ;
; -0.212 ; reset_n   ; bit_cnt[7]          ; reset_n      ; sclk        ; 0.500        ; 2.426      ; 3.123      ;
; -0.212 ; reset_n   ; bit_cnt[10]         ; reset_n      ; sclk        ; 0.500        ; 2.426      ; 3.123      ;
; -0.182 ; reset_n   ; miso~en             ; reset_n      ; sclk        ; 0.500        ; 2.456      ; 3.123      ;
; -0.181 ; reset_n   ; bit_cnt[5]          ; reset_n      ; sclk        ; 0.500        ; 2.487      ; 3.153      ;
; -0.152 ; reset_n   ; tx_buf[0]~_emulated ; reset_n      ; sclk        ; 0.500        ; 2.393      ; 3.030      ;
; -0.152 ; reset_n   ; tx_buf[1]~_emulated ; reset_n      ; sclk        ; 0.500        ; 2.393      ; 3.030      ;
; -0.152 ; reset_n   ; tx_buf[2]~_emulated ; reset_n      ; sclk        ; 0.500        ; 2.393      ; 3.030      ;
; -0.152 ; reset_n   ; tx_buf[3]~_emulated ; reset_n      ; sclk        ; 0.500        ; 2.393      ; 3.030      ;
; -0.152 ; reset_n   ; tx_buf[4]~_emulated ; reset_n      ; sclk        ; 0.500        ; 2.393      ; 3.030      ;
; -0.152 ; reset_n   ; tx_buf[5]~_emulated ; reset_n      ; sclk        ; 0.500        ; 2.393      ; 3.030      ;
; -0.152 ; reset_n   ; tx_buf[6]~_emulated ; reset_n      ; sclk        ; 0.500        ; 2.393      ; 3.030      ;
; -0.152 ; reset_n   ; tx_buf[7]~_emulated ; reset_n      ; sclk        ; 0.500        ; 2.393      ; 3.030      ;
; -0.147 ; reset_n   ; trdy~reg0_emulated  ; reset_n      ; sclk        ; 0.500        ; 2.686      ; 3.318      ;
; -0.081 ; reset_n   ; bit_cnt[0]          ; reset_n      ; sclk        ; 0.500        ; 2.481      ; 3.047      ;
; -0.081 ; reset_n   ; bit_cnt[1]          ; reset_n      ; sclk        ; 0.500        ; 2.481      ; 3.047      ;
; -0.081 ; reset_n   ; bit_cnt[2]          ; reset_n      ; sclk        ; 0.500        ; 2.481      ; 3.047      ;
; -0.081 ; reset_n   ; bit_cnt[3]          ; reset_n      ; sclk        ; 0.500        ; 2.481      ; 3.047      ;
; -0.081 ; reset_n   ; bit_cnt[4]          ; reset_n      ; sclk        ; 0.500        ; 2.481      ; 3.047      ;
; -0.081 ; reset_n   ; bit_cnt[8]          ; reset_n      ; sclk        ; 0.500        ; 2.481      ; 3.047      ;
; -0.081 ; reset_n   ; bit_cnt[9]          ; reset_n      ; sclk        ; 0.500        ; 2.481      ; 3.047      ;
; -0.081 ; reset_n   ; bit_cnt[11]         ; reset_n      ; sclk        ; 0.500        ; 2.481      ; 3.047      ;
; -0.081 ; reset_n   ; bit_cnt[12]         ; reset_n      ; sclk        ; 0.500        ; 2.481      ; 3.047      ;
; -0.081 ; reset_n   ; bit_cnt[13]         ; reset_n      ; sclk        ; 0.500        ; 2.481      ; 3.047      ;
; -0.081 ; reset_n   ; bit_cnt[14]         ; reset_n      ; sclk        ; 0.500        ; 2.481      ; 3.047      ;
; -0.081 ; reset_n   ; bit_cnt[15]         ; reset_n      ; sclk        ; 0.500        ; 2.481      ; 3.047      ;
; -0.081 ; reset_n   ; bit_cnt[16]         ; reset_n      ; sclk        ; 0.500        ; 2.481      ; 3.047      ;
; -0.043 ; reset_n   ; roe~reg0_emulated   ; reset_n      ; sclk        ; 0.500        ; 2.658      ; 3.186      ;
; 0.010  ; reset_n   ; rrdy~reg0_emulated  ; reset_n      ; sclk        ; 0.500        ; 2.665      ; 3.140      ;
; 0.023  ; rx_req    ; rrdy~reg0_emulated  ; rx_req       ; sclk        ; 0.500        ; 2.665      ; 3.127      ;
; 0.161  ; reset_n   ; rx_buf[0]           ; reset_n      ; sclk        ; 0.500        ; 2.728      ; 3.052      ;
; 0.161  ; reset_n   ; rx_buf[1]           ; reset_n      ; sclk        ; 0.500        ; 2.728      ; 3.052      ;
; 0.161  ; reset_n   ; rx_buf[2]           ; reset_n      ; sclk        ; 0.500        ; 2.728      ; 3.052      ;
; 0.161  ; reset_n   ; rx_buf[3]           ; reset_n      ; sclk        ; 0.500        ; 2.728      ; 3.052      ;
; 0.161  ; reset_n   ; rx_buf[4]           ; reset_n      ; sclk        ; 0.500        ; 2.728      ; 3.052      ;
; 0.161  ; reset_n   ; rx_buf[5]           ; reset_n      ; sclk        ; 0.500        ; 2.728      ; 3.052      ;
; 0.161  ; reset_n   ; rx_buf[6]           ; reset_n      ; sclk        ; 0.500        ; 2.728      ; 3.052      ;
; 0.161  ; reset_n   ; rx_buf[7]           ; reset_n      ; sclk        ; 0.500        ; 2.728      ; 3.052      ;
; 0.269  ; reset_n   ; trdy~reg0_emulated  ; reset_n      ; sclk        ; 1.000        ; 2.686      ; 3.402      ;
; 0.327  ; rx_req    ; rrdy~reg0_emulated  ; rx_req       ; sclk        ; 1.000        ; 2.665      ; 3.323      ;
; 0.329  ; reset_n   ; roe~reg0_emulated   ; reset_n      ; sclk        ; 1.000        ; 2.658      ; 3.314      ;
; 0.391  ; reset_n   ; rrdy~reg0_emulated  ; reset_n      ; sclk        ; 1.000        ; 2.665      ; 3.259      ;
; 0.418  ; reset_n   ; bit_cnt[6]          ; reset_n      ; sclk        ; 1.000        ; 2.426      ; 2.993      ;
; 0.418  ; reset_n   ; bit_cnt[7]          ; reset_n      ; sclk        ; 1.000        ; 2.426      ; 2.993      ;
; 0.418  ; reset_n   ; bit_cnt[10]         ; reset_n      ; sclk        ; 1.000        ; 2.426      ; 2.993      ;
; 0.436  ; reset_n   ; bit_cnt[5]          ; reset_n      ; sclk        ; 1.000        ; 2.487      ; 3.036      ;
; 0.448  ; reset_n   ; miso~en             ; reset_n      ; sclk        ; 1.000        ; 2.456      ; 2.993      ;
; 0.472  ; reset_n   ; tx_buf[0]~_emulated ; reset_n      ; sclk        ; 1.000        ; 2.393      ; 2.906      ;
; 0.472  ; reset_n   ; tx_buf[1]~_emulated ; reset_n      ; sclk        ; 1.000        ; 2.393      ; 2.906      ;
; 0.472  ; reset_n   ; tx_buf[2]~_emulated ; reset_n      ; sclk        ; 1.000        ; 2.393      ; 2.906      ;
; 0.472  ; reset_n   ; tx_buf[3]~_emulated ; reset_n      ; sclk        ; 1.000        ; 2.393      ; 2.906      ;
; 0.472  ; reset_n   ; tx_buf[4]~_emulated ; reset_n      ; sclk        ; 1.000        ; 2.393      ; 2.906      ;
; 0.472  ; reset_n   ; tx_buf[5]~_emulated ; reset_n      ; sclk        ; 1.000        ; 2.393      ; 2.906      ;
; 0.472  ; reset_n   ; tx_buf[6]~_emulated ; reset_n      ; sclk        ; 1.000        ; 2.393      ; 2.906      ;
; 0.472  ; reset_n   ; tx_buf[7]~_emulated ; reset_n      ; sclk        ; 1.000        ; 2.393      ; 2.906      ;
; 0.528  ; reset_n   ; rx_buf[0]           ; reset_n      ; sclk        ; 1.000        ; 2.728      ; 3.185      ;
; 0.528  ; reset_n   ; rx_buf[1]           ; reset_n      ; sclk        ; 1.000        ; 2.728      ; 3.185      ;
; 0.528  ; reset_n   ; rx_buf[2]           ; reset_n      ; sclk        ; 1.000        ; 2.728      ; 3.185      ;
; 0.528  ; reset_n   ; rx_buf[3]           ; reset_n      ; sclk        ; 1.000        ; 2.728      ; 3.185      ;
; 0.528  ; reset_n   ; rx_buf[4]           ; reset_n      ; sclk        ; 1.000        ; 2.728      ; 3.185      ;
; 0.528  ; reset_n   ; rx_buf[5]           ; reset_n      ; sclk        ; 1.000        ; 2.728      ; 3.185      ;
; 0.528  ; reset_n   ; rx_buf[6]           ; reset_n      ; sclk        ; 1.000        ; 2.728      ; 3.185      ;
; 0.528  ; reset_n   ; rx_buf[7]           ; reset_n      ; sclk        ; 1.000        ; 2.728      ; 3.185      ;
; 0.555  ; reset_n   ; bit_cnt[0]          ; reset_n      ; sclk        ; 1.000        ; 2.481      ; 2.911      ;
; 0.555  ; reset_n   ; bit_cnt[1]          ; reset_n      ; sclk        ; 1.000        ; 2.481      ; 2.911      ;
; 0.555  ; reset_n   ; bit_cnt[2]          ; reset_n      ; sclk        ; 1.000        ; 2.481      ; 2.911      ;
; 0.555  ; reset_n   ; bit_cnt[3]          ; reset_n      ; sclk        ; 1.000        ; 2.481      ; 2.911      ;
; 0.555  ; reset_n   ; bit_cnt[4]          ; reset_n      ; sclk        ; 1.000        ; 2.481      ; 2.911      ;
; 0.555  ; reset_n   ; bit_cnt[8]          ; reset_n      ; sclk        ; 1.000        ; 2.481      ; 2.911      ;
; 0.555  ; reset_n   ; bit_cnt[9]          ; reset_n      ; sclk        ; 1.000        ; 2.481      ; 2.911      ;
; 0.555  ; reset_n   ; bit_cnt[11]         ; reset_n      ; sclk        ; 1.000        ; 2.481      ; 2.911      ;
; 0.555  ; reset_n   ; bit_cnt[12]         ; reset_n      ; sclk        ; 1.000        ; 2.481      ; 2.911      ;
; 0.555  ; reset_n   ; bit_cnt[13]         ; reset_n      ; sclk        ; 1.000        ; 2.481      ; 2.911      ;
; 0.555  ; reset_n   ; bit_cnt[14]         ; reset_n      ; sclk        ; 1.000        ; 2.481      ; 2.911      ;
; 0.555  ; reset_n   ; bit_cnt[15]         ; reset_n      ; sclk        ; 1.000        ; 2.481      ; 2.911      ;
; 0.555  ; reset_n   ; bit_cnt[16]         ; reset_n      ; sclk        ; 1.000        ; 2.481      ; 2.911      ;
+--------+-----------+---------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'reset_n'                                                              ;
+-------+-----------+--------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+--------------+--------------+-------------+--------------+------------+------------+
; 0.408 ; reset_n   ; tx_buf[3]~21 ; reset_n      ; reset_n     ; 0.500        ; 3.862      ; 3.037      ;
; 0.552 ; reset_n   ; tx_buf[6]~6  ; reset_n      ; reset_n     ; 0.500        ; 3.864      ; 3.036      ;
; 0.584 ; reset_n   ; tx_buf[5]~11 ; reset_n      ; reset_n     ; 0.500        ; 3.826      ; 2.976      ;
; 0.594 ; reset_n   ; tx_buf[7]~1  ; reset_n      ; reset_n     ; 0.500        ; 3.861      ; 2.980      ;
; 0.605 ; reset_n   ; tx_buf[3]~21 ; reset_n      ; reset_n     ; 1.000        ; 3.862      ; 3.340      ;
; 0.622 ; reset_n   ; tx_buf[4]~16 ; reset_n      ; reset_n     ; 0.500        ; 3.860      ; 2.976      ;
; 0.627 ; reset_n   ; tx_buf[2]~26 ; reset_n      ; reset_n     ; 0.500        ; 3.862      ; 2.977      ;
; 0.645 ; reset_n   ; tx_buf[0]~36 ; reset_n      ; reset_n     ; 0.500        ; 3.826      ; 3.049      ;
; 0.723 ; reset_n   ; tx_buf[7]~1  ; reset_n      ; reset_n     ; 1.000        ; 3.861      ; 3.351      ;
; 0.749 ; reset_n   ; tx_buf[4]~16 ; reset_n      ; reset_n     ; 1.000        ; 3.860      ; 3.349      ;
; 0.750 ; reset_n   ; tx_buf[6]~6  ; reset_n      ; reset_n     ; 1.000        ; 3.864      ; 3.338      ;
; 0.756 ; reset_n   ; tx_buf[2]~26 ; reset_n      ; reset_n     ; 1.000        ; 3.862      ; 3.348      ;
; 0.769 ; reset_n   ; tx_buf[1]~31 ; reset_n      ; reset_n     ; 0.500        ; 3.864      ; 2.973      ;
; 0.781 ; reset_n   ; tx_buf[5]~11 ; reset_n      ; reset_n     ; 1.000        ; 3.826      ; 3.279      ;
; 0.794 ; reset_n   ; tx_buf[0]~36 ; reset_n      ; reset_n     ; 1.000        ; 3.826      ; 3.400      ;
; 0.897 ; reset_n   ; tx_buf[1]~31 ; reset_n      ; reset_n     ; 1.000        ; 3.864      ; 3.345      ;
+-------+-----------+--------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'rx_req'                                                                   ;
+-------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; 0.472 ; reset_n   ; rx_data[6]$latch ; reset_n      ; rx_req      ; 0.500        ; 4.001      ; 3.242      ;
; 0.494 ; reset_n   ; rx_data[3]$latch ; reset_n      ; rx_req      ; 0.500        ; 4.004      ; 3.229      ;
; 0.504 ; reset_n   ; rx_data[0]$latch ; reset_n      ; rx_req      ; 0.500        ; 4.004      ; 3.242      ;
; 0.504 ; reset_n   ; rx_data[2]$latch ; reset_n      ; rx_req      ; 0.500        ; 4.003      ; 3.229      ;
; 0.508 ; reset_n   ; rx_data[7]$latch ; reset_n      ; rx_req      ; 0.500        ; 4.001      ; 3.224      ;
; 0.617 ; reset_n   ; rx_data[5]$latch ; reset_n      ; rx_req      ; 0.500        ; 3.998      ; 3.241      ;
; 0.621 ; reset_n   ; rx_data[4]$latch ; reset_n      ; rx_req      ; 0.500        ; 4.001      ; 3.242      ;
; 0.623 ; reset_n   ; rx_data[1]$latch ; reset_n      ; rx_req      ; 0.500        ; 4.003      ; 3.241      ;
; 0.632 ; reset_n   ; rx_data[6]$latch ; reset_n      ; rx_req      ; 1.000        ; 4.001      ; 3.582      ;
; 0.660 ; reset_n   ; rx_data[0]$latch ; reset_n      ; rx_req      ; 1.000        ; 4.004      ; 3.586      ;
; 0.705 ; reset_n   ; rx_data[3]$latch ; reset_n      ; rx_req      ; 1.000        ; 4.004      ; 3.518      ;
; 0.718 ; reset_n   ; rx_data[2]$latch ; reset_n      ; rx_req      ; 1.000        ; 4.003      ; 3.515      ;
; 0.719 ; reset_n   ; rx_data[7]$latch ; reset_n      ; rx_req      ; 1.000        ; 4.001      ; 3.513      ;
; 0.773 ; reset_n   ; rx_data[5]$latch ; reset_n      ; rx_req      ; 1.000        ; 3.998      ; 3.585      ;
; 0.781 ; reset_n   ; rx_data[1]$latch ; reset_n      ; rx_req      ; 1.000        ; 4.003      ; 3.583      ;
; 0.782 ; reset_n   ; rx_data[4]$latch ; reset_n      ; rx_req      ; 1.000        ; 4.001      ; 3.581      ;
+-------+-----------+------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'reset_n'                                                                ;
+--------+-----------+--------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------+--------------+-------------+--------------+------------+------------+
; -0.796 ; reset_n   ; tx_buf[1]~31 ; reset_n      ; reset_n     ; 0.000        ; 3.996      ; 3.200      ;
; -0.792 ; reset_n   ; tx_buf[2]~26 ; reset_n      ; reset_n     ; 0.000        ; 3.995      ; 3.203      ;
; -0.789 ; reset_n   ; tx_buf[4]~16 ; reset_n      ; reset_n     ; 0.000        ; 3.993      ; 3.204      ;
; -0.788 ; reset_n   ; tx_buf[7]~1  ; reset_n      ; reset_n     ; 0.000        ; 3.994      ; 3.206      ;
; -0.785 ; reset_n   ; tx_buf[5]~11 ; reset_n      ; reset_n     ; 0.000        ; 3.957      ; 3.172      ;
; -0.768 ; reset_n   ; tx_buf[6]~6  ; reset_n      ; reset_n     ; 0.000        ; 3.997      ; 3.229      ;
; -0.764 ; reset_n   ; tx_buf[3]~21 ; reset_n      ; reset_n     ; 0.000        ; 3.995      ; 3.231      ;
; -0.705 ; reset_n   ; tx_buf[0]~36 ; reset_n      ; reset_n     ; 0.000        ; 3.958      ; 3.253      ;
; -0.691 ; reset_n   ; tx_buf[1]~31 ; reset_n      ; reset_n     ; -0.500       ; 3.996      ; 2.825      ;
; -0.686 ; reset_n   ; tx_buf[2]~26 ; reset_n      ; reset_n     ; -0.500       ; 3.995      ; 2.829      ;
; -0.685 ; reset_n   ; tx_buf[4]~16 ; reset_n      ; reset_n     ; -0.500       ; 3.993      ; 2.828      ;
; -0.682 ; reset_n   ; tx_buf[7]~1  ; reset_n      ; reset_n     ; -0.500       ; 3.994      ; 2.832      ;
; -0.603 ; reset_n   ; tx_buf[5]~11 ; reset_n      ; reset_n     ; -0.500       ; 3.957      ; 2.874      ;
; -0.585 ; reset_n   ; tx_buf[6]~6  ; reset_n      ; reset_n     ; -0.500       ; 3.997      ; 2.932      ;
; -0.582 ; reset_n   ; tx_buf[3]~21 ; reset_n      ; reset_n     ; -0.500       ; 3.995      ; 2.933      ;
; -0.579 ; reset_n   ; tx_buf[0]~36 ; reset_n      ; reset_n     ; -0.500       ; 3.958      ; 2.899      ;
+--------+-----------+--------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'rx_req'                                                                     ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; -0.785 ; reset_n   ; rx_data[7]$latch ; reset_n      ; rx_req      ; 0.000        ; 4.141      ; 3.396      ;
; -0.783 ; reset_n   ; rx_data[2]$latch ; reset_n      ; rx_req      ; 0.000        ; 4.142      ; 3.399      ;
; -0.781 ; reset_n   ; rx_data[3]$latch ; reset_n      ; rx_req      ; 0.000        ; 4.143      ; 3.402      ;
; -0.754 ; reset_n   ; rx_data[4]$latch ; reset_n      ; rx_req      ; 0.000        ; 4.141      ; 3.427      ;
; -0.753 ; reset_n   ; rx_data[1]$latch ; reset_n      ; rx_req      ; 0.000        ; 4.142      ; 3.429      ;
; -0.753 ; reset_n   ; rx_data[6]$latch ; reset_n      ; rx_req      ; 0.000        ; 4.141      ; 3.428      ;
; -0.751 ; reset_n   ; rx_data[0]$latch ; reset_n      ; rx_req      ; 0.000        ; 4.143      ; 3.432      ;
; -0.746 ; reset_n   ; rx_data[5]$latch ; reset_n      ; rx_req      ; 0.000        ; 4.137      ; 3.431      ;
; -0.599 ; reset_n   ; rx_data[0]$latch ; reset_n      ; rx_req      ; -0.500       ; 4.143      ; 3.084      ;
; -0.599 ; reset_n   ; rx_data[1]$latch ; reset_n      ; rx_req      ; -0.500       ; 4.142      ; 3.083      ;
; -0.597 ; reset_n   ; rx_data[4]$latch ; reset_n      ; rx_req      ; -0.500       ; 4.141      ; 3.084      ;
; -0.597 ; reset_n   ; rx_data[6]$latch ; reset_n      ; rx_req      ; -0.500       ; 4.141      ; 3.084      ;
; -0.594 ; reset_n   ; rx_data[5]$latch ; reset_n      ; rx_req      ; -0.500       ; 4.137      ; 3.083      ;
; -0.568 ; reset_n   ; rx_data[7]$latch ; reset_n      ; rx_req      ; -0.500       ; 4.141      ; 3.113      ;
; -0.566 ; reset_n   ; rx_data[3]$latch ; reset_n      ; rx_req      ; -0.500       ; 4.143      ; 3.117      ;
; -0.565 ; reset_n   ; rx_data[2]$latch ; reset_n      ; rx_req      ; -0.500       ; 4.142      ; 3.117      ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'sclk'                                                                         ;
+-------+-----------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------------------+--------------+-------------+--------------+------------+------------+
; 0.027 ; reset_n   ; rx_buf[0]           ; reset_n      ; sclk        ; 0.000        ; 2.830      ; 3.044      ;
; 0.027 ; reset_n   ; rx_buf[1]           ; reset_n      ; sclk        ; 0.000        ; 2.830      ; 3.044      ;
; 0.027 ; reset_n   ; rx_buf[2]           ; reset_n      ; sclk        ; 0.000        ; 2.830      ; 3.044      ;
; 0.027 ; reset_n   ; rx_buf[3]           ; reset_n      ; sclk        ; 0.000        ; 2.830      ; 3.044      ;
; 0.027 ; reset_n   ; rx_buf[4]           ; reset_n      ; sclk        ; 0.000        ; 2.830      ; 3.044      ;
; 0.027 ; reset_n   ; rx_buf[5]           ; reset_n      ; sclk        ; 0.000        ; 2.830      ; 3.044      ;
; 0.027 ; reset_n   ; rx_buf[6]           ; reset_n      ; sclk        ; 0.000        ; 2.830      ; 3.044      ;
; 0.027 ; reset_n   ; rx_buf[7]           ; reset_n      ; sclk        ; 0.000        ; 2.830      ; 3.044      ;
; 0.039 ; reset_n   ; bit_cnt[0]          ; reset_n      ; sclk        ; 0.000        ; 2.579      ; 2.805      ;
; 0.039 ; reset_n   ; bit_cnt[1]          ; reset_n      ; sclk        ; 0.000        ; 2.579      ; 2.805      ;
; 0.039 ; reset_n   ; bit_cnt[2]          ; reset_n      ; sclk        ; 0.000        ; 2.579      ; 2.805      ;
; 0.039 ; reset_n   ; bit_cnt[3]          ; reset_n      ; sclk        ; 0.000        ; 2.579      ; 2.805      ;
; 0.039 ; reset_n   ; bit_cnt[4]          ; reset_n      ; sclk        ; 0.000        ; 2.579      ; 2.805      ;
; 0.039 ; reset_n   ; bit_cnt[8]          ; reset_n      ; sclk        ; 0.000        ; 2.579      ; 2.805      ;
; 0.039 ; reset_n   ; bit_cnt[9]          ; reset_n      ; sclk        ; 0.000        ; 2.579      ; 2.805      ;
; 0.039 ; reset_n   ; bit_cnt[11]         ; reset_n      ; sclk        ; 0.000        ; 2.579      ; 2.805      ;
; 0.039 ; reset_n   ; bit_cnt[12]         ; reset_n      ; sclk        ; 0.000        ; 2.579      ; 2.805      ;
; 0.039 ; reset_n   ; bit_cnt[13]         ; reset_n      ; sclk        ; 0.000        ; 2.579      ; 2.805      ;
; 0.039 ; reset_n   ; bit_cnt[14]         ; reset_n      ; sclk        ; 0.000        ; 2.579      ; 2.805      ;
; 0.039 ; reset_n   ; bit_cnt[15]         ; reset_n      ; sclk        ; 0.000        ; 2.579      ; 2.805      ;
; 0.039 ; reset_n   ; bit_cnt[16]         ; reset_n      ; sclk        ; 0.000        ; 2.579      ; 2.805      ;
; 0.078 ; reset_n   ; tx_buf[0]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.487      ; 2.752      ;
; 0.078 ; reset_n   ; tx_buf[1]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.487      ; 2.752      ;
; 0.078 ; reset_n   ; tx_buf[2]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.487      ; 2.752      ;
; 0.078 ; reset_n   ; tx_buf[3]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.487      ; 2.752      ;
; 0.078 ; reset_n   ; tx_buf[4]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.487      ; 2.752      ;
; 0.078 ; reset_n   ; tx_buf[5]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.487      ; 2.752      ;
; 0.078 ; reset_n   ; tx_buf[6]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.487      ; 2.752      ;
; 0.078 ; reset_n   ; tx_buf[7]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.487      ; 2.752      ;
; 0.143 ; reset_n   ; miso~en             ; reset_n      ; sclk        ; 0.000        ; 2.554      ; 2.884      ;
; 0.152 ; reset_n   ; bit_cnt[5]          ; reset_n      ; sclk        ; 0.000        ; 2.586      ; 2.925      ;
; 0.174 ; reset_n   ; bit_cnt[6]          ; reset_n      ; sclk        ; 0.000        ; 2.523      ; 2.884      ;
; 0.174 ; reset_n   ; bit_cnt[7]          ; reset_n      ; sclk        ; 0.000        ; 2.523      ; 2.884      ;
; 0.174 ; reset_n   ; bit_cnt[10]         ; reset_n      ; sclk        ; 0.000        ; 2.523      ; 2.884      ;
; 0.201 ; reset_n   ; rrdy~reg0_emulated  ; reset_n      ; sclk        ; 0.000        ; 2.764      ; 3.152      ;
; 0.255 ; rx_req    ; rrdy~reg0_emulated  ; rx_req       ; sclk        ; 0.000        ; 2.764      ; 3.206      ;
; 0.261 ; reset_n   ; roe~reg0_emulated   ; reset_n      ; sclk        ; 0.000        ; 2.757      ; 3.205      ;
; 0.264 ; reset_n   ; trdy~reg0_emulated  ; reset_n      ; sclk        ; 0.000        ; 2.787      ; 3.238      ;
; 0.388 ; reset_n   ; rx_buf[0]           ; reset_n      ; sclk        ; -0.500       ; 2.830      ; 2.905      ;
; 0.388 ; reset_n   ; rx_buf[1]           ; reset_n      ; sclk        ; -0.500       ; 2.830      ; 2.905      ;
; 0.388 ; reset_n   ; rx_buf[2]           ; reset_n      ; sclk        ; -0.500       ; 2.830      ; 2.905      ;
; 0.388 ; reset_n   ; rx_buf[3]           ; reset_n      ; sclk        ; -0.500       ; 2.830      ; 2.905      ;
; 0.388 ; reset_n   ; rx_buf[4]           ; reset_n      ; sclk        ; -0.500       ; 2.830      ; 2.905      ;
; 0.388 ; reset_n   ; rx_buf[5]           ; reset_n      ; sclk        ; -0.500       ; 2.830      ; 2.905      ;
; 0.388 ; reset_n   ; rx_buf[6]           ; reset_n      ; sclk        ; -0.500       ; 2.830      ; 2.905      ;
; 0.388 ; reset_n   ; rx_buf[7]           ; reset_n      ; sclk        ; -0.500       ; 2.830      ; 2.905      ;
; 0.567 ; rx_req    ; rrdy~reg0_emulated  ; rx_req       ; sclk        ; -0.500       ; 2.764      ; 3.018      ;
; 0.573 ; reset_n   ; rrdy~reg0_emulated  ; reset_n      ; sclk        ; -0.500       ; 2.764      ; 3.024      ;
; 0.624 ; reset_n   ; roe~reg0_emulated   ; reset_n      ; sclk        ; -0.500       ; 2.757      ; 3.068      ;
; 0.654 ; reset_n   ; trdy~reg0_emulated  ; reset_n      ; sclk        ; -0.500       ; 2.787      ; 3.128      ;
; 0.681 ; reset_n   ; bit_cnt[0]          ; reset_n      ; sclk        ; -0.500       ; 2.579      ; 2.947      ;
; 0.681 ; reset_n   ; bit_cnt[1]          ; reset_n      ; sclk        ; -0.500       ; 2.579      ; 2.947      ;
; 0.681 ; reset_n   ; bit_cnt[2]          ; reset_n      ; sclk        ; -0.500       ; 2.579      ; 2.947      ;
; 0.681 ; reset_n   ; bit_cnt[3]          ; reset_n      ; sclk        ; -0.500       ; 2.579      ; 2.947      ;
; 0.681 ; reset_n   ; bit_cnt[4]          ; reset_n      ; sclk        ; -0.500       ; 2.579      ; 2.947      ;
; 0.681 ; reset_n   ; bit_cnt[8]          ; reset_n      ; sclk        ; -0.500       ; 2.579      ; 2.947      ;
; 0.681 ; reset_n   ; bit_cnt[9]          ; reset_n      ; sclk        ; -0.500       ; 2.579      ; 2.947      ;
; 0.681 ; reset_n   ; bit_cnt[11]         ; reset_n      ; sclk        ; -0.500       ; 2.579      ; 2.947      ;
; 0.681 ; reset_n   ; bit_cnt[12]         ; reset_n      ; sclk        ; -0.500       ; 2.579      ; 2.947      ;
; 0.681 ; reset_n   ; bit_cnt[13]         ; reset_n      ; sclk        ; -0.500       ; 2.579      ; 2.947      ;
; 0.681 ; reset_n   ; bit_cnt[14]         ; reset_n      ; sclk        ; -0.500       ; 2.579      ; 2.947      ;
; 0.681 ; reset_n   ; bit_cnt[15]         ; reset_n      ; sclk        ; -0.500       ; 2.579      ; 2.947      ;
; 0.681 ; reset_n   ; bit_cnt[16]         ; reset_n      ; sclk        ; -0.500       ; 2.579      ; 2.947      ;
; 0.736 ; reset_n   ; tx_buf[0]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.487      ; 2.910      ;
; 0.736 ; reset_n   ; tx_buf[1]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.487      ; 2.910      ;
; 0.736 ; reset_n   ; tx_buf[2]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.487      ; 2.910      ;
; 0.736 ; reset_n   ; tx_buf[3]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.487      ; 2.910      ;
; 0.736 ; reset_n   ; tx_buf[4]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.487      ; 2.910      ;
; 0.736 ; reset_n   ; tx_buf[5]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.487      ; 2.910      ;
; 0.736 ; reset_n   ; tx_buf[6]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.487      ; 2.910      ;
; 0.736 ; reset_n   ; tx_buf[7]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.487      ; 2.910      ;
; 0.776 ; reset_n   ; bit_cnt[5]          ; reset_n      ; sclk        ; -0.500       ; 2.586      ; 3.049      ;
; 0.779 ; reset_n   ; miso~en             ; reset_n      ; sclk        ; -0.500       ; 2.554      ; 3.020      ;
; 0.810 ; reset_n   ; bit_cnt[6]          ; reset_n      ; sclk        ; -0.500       ; 2.523      ; 3.020      ;
; 0.810 ; reset_n   ; bit_cnt[7]          ; reset_n      ; sclk        ; -0.500       ; 2.523      ; 3.020      ;
; 0.810 ; reset_n   ; bit_cnt[10]         ; reset_n      ; sclk        ; -0.500       ; 2.523      ; 3.020      ;
+-------+-----------+---------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'sclk'                                                        ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; sclk  ; Rise       ; sclk                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[10]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[11]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[12]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[13]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[14]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[15]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[16]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[2]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[3]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[4]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[5]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[6]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[7]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[8]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[9]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; miso~en                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; miso~reg0               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rd_add                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; roe~reg0_emulated       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rrdy~reg0_emulated      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[0]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[1]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[2]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[3]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[4]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[5]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[6]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[7]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; trdy~reg0_emulated      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[0]~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[1]~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[2]~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[3]~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[4]~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[5]~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[6]~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[7]~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; wr_add                  ;
; 0.109  ; 0.325        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rrdy~reg0_emulated      ;
; 0.109  ; 0.325        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[0]               ;
; 0.109  ; 0.325        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[1]               ;
; 0.109  ; 0.325        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[2]               ;
; 0.109  ; 0.325        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[3]               ;
; 0.109  ; 0.325        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[4]               ;
; 0.109  ; 0.325        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[5]               ;
; 0.109  ; 0.325        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[6]               ;
; 0.109  ; 0.325        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[7]               ;
; 0.116  ; 0.332        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rd_add                  ;
; 0.116  ; 0.332        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; roe~reg0_emulated       ;
; 0.124  ; 0.340        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; wr_add                  ;
; 0.125  ; 0.341        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; trdy~reg0_emulated      ;
; 0.166  ; 0.350        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[5]              ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[0]~_emulated     ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[1]~_emulated     ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[2]~_emulated     ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[3]~_emulated     ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[4]~_emulated     ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[5]~_emulated     ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[6]~_emulated     ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[7]~_emulated     ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; miso~reg0               ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; miso~en                 ;
; 0.192  ; 0.376        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[0]              ;
; 0.192  ; 0.376        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[11]             ;
; 0.192  ; 0.376        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[12]             ;
; 0.192  ; 0.376        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[13]             ;
; 0.192  ; 0.376        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[14]             ;
; 0.192  ; 0.376        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[15]             ;
; 0.192  ; 0.376        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[16]             ;
; 0.192  ; 0.376        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[1]              ;
; 0.192  ; 0.376        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[2]              ;
; 0.192  ; 0.376        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[3]              ;
; 0.192  ; 0.376        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[4]              ;
; 0.192  ; 0.376        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[8]              ;
; 0.192  ; 0.376        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[9]              ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[10]             ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[6]              ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[7]              ;
; 0.319  ; 0.319        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; rrdy~reg0_emulated|clk  ;
; 0.319  ; 0.319        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; rx_buf[0]|clk           ;
; 0.319  ; 0.319        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; rx_buf[1]|clk           ;
; 0.319  ; 0.319        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; rx_buf[2]|clk           ;
; 0.319  ; 0.319        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; rx_buf[3]|clk           ;
; 0.319  ; 0.319        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; rx_buf[4]|clk           ;
; 0.319  ; 0.319        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; rx_buf[5]|clk           ;
; 0.319  ; 0.319        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; rx_buf[6]|clk           ;
; 0.319  ; 0.319        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; rx_buf[7]|clk           ;
; 0.326  ; 0.326        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; rd_add|clk              ;
; 0.326  ; 0.326        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; roe~reg0_emulated|clk   ;
; 0.328  ; 0.328        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[5]|clk          ;
; 0.334  ; 0.334        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; wr_add|clk              ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; trdy~reg0_emulated|clk  ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; sclk~input|o            ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[0]~_emulated|clk ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[1]~_emulated|clk ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[2]~_emulated|clk ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[3]~_emulated|clk ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'reset_n'                                                            ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; reset_n ; Rise       ; reset_n                      ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; reset_n~input|o              ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[0]~43|datad           ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[1]~31|datad           ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[4]~16|datad           ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[6]~6|datad            ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[7]~1|datad            ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[2]~26|datad           ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[3]~21|datad           ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[0]~36|datad           ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[5]~11|datad           ;
; 0.366  ; 0.366        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[0]~43|combout         ;
; 0.369  ; 0.369        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[1]~31                 ;
; 0.369  ; 0.369        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[4]~16                 ;
; 0.369  ; 0.369        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[6]~6                  ;
; 0.369  ; 0.369        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[7]~1                  ;
; 0.370  ; 0.370        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[2]~26                 ;
; 0.370  ; 0.370        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[3]~21                 ;
; 0.371  ; 0.371        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[0]~43clkctrl|inclk[0] ;
; 0.371  ; 0.371        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[0]~43clkctrl|outclk   ;
; 0.376  ; 0.376        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[0]~36                 ;
; 0.376  ; 0.376        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[5]~11                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; reset_n~input|i              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; reset_n~input|i              ;
; 0.623  ; 0.623        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[5]~11                 ;
; 0.624  ; 0.624        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[0]~36                 ;
; 0.628  ; 0.628        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[0]~43clkctrl|inclk[0] ;
; 0.628  ; 0.628        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[0]~43clkctrl|outclk   ;
; 0.630  ; 0.630        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[1]~31                 ;
; 0.630  ; 0.630        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[2]~26                 ;
; 0.630  ; 0.630        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[3]~21                 ;
; 0.631  ; 0.631        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[4]~16                 ;
; 0.631  ; 0.631        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[6]~6                  ;
; 0.631  ; 0.631        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[7]~1                  ;
; 0.632  ; 0.632        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[0]~43|combout         ;
; 0.643  ; 0.643        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[5]~11|datad           ;
; 0.644  ; 0.644        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[0]~36|datad           ;
; 0.650  ; 0.650        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[1]~31|datad           ;
; 0.650  ; 0.650        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[2]~26|datad           ;
; 0.650  ; 0.650        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[3]~21|datad           ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[4]~16|datad           ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[6]~6|datad            ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[7]~1|datad            ;
; 0.652  ; 0.652        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[0]~43|datad           ;
; 0.663  ; 0.663        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; reset_n~input|o              ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'rx_req'                                                           ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; rx_req ; Rise       ; rx_req                      ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_req~input|o              ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; process_1~0|datad           ;
; 0.353  ; 0.353        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[0]$latch|datad      ;
; 0.353  ; 0.353        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[1]$latch|datad      ;
; 0.353  ; 0.353        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[2]$latch|datad      ;
; 0.353  ; 0.353        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[3]$latch|datad      ;
; 0.353  ; 0.353        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[4]$latch|datad      ;
; 0.353  ; 0.353        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[6]$latch|datad      ;
; 0.353  ; 0.353        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[7]$latch|datad      ;
; 0.354  ; 0.354        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[5]$latch|datad      ;
; 0.366  ; 0.366        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; process_1~0|combout         ;
; 0.373  ; 0.373        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[0]$latch            ;
; 0.373  ; 0.373        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[1]$latch            ;
; 0.373  ; 0.373        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[2]$latch            ;
; 0.373  ; 0.373        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[3]$latch            ;
; 0.373  ; 0.373        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[4]$latch            ;
; 0.373  ; 0.373        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[6]$latch            ;
; 0.373  ; 0.373        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[7]$latch            ;
; 0.374  ; 0.374        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[5]$latch            ;
; 0.380  ; 0.380        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; process_1~0clkctrl|inclk[0] ;
; 0.380  ; 0.380        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; process_1~0clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_req~input|i              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_req~input|i              ;
; 0.619  ; 0.619        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; process_1~0clkctrl|inclk[0] ;
; 0.619  ; 0.619        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; process_1~0clkctrl|outclk   ;
; 0.626  ; 0.626        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[4]$latch            ;
; 0.626  ; 0.626        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[5]$latch            ;
; 0.626  ; 0.626        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[6]$latch            ;
; 0.626  ; 0.626        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[7]$latch            ;
; 0.627  ; 0.627        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[0]$latch            ;
; 0.627  ; 0.627        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[1]$latch            ;
; 0.627  ; 0.627        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[2]$latch            ;
; 0.627  ; 0.627        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[3]$latch            ;
; 0.633  ; 0.633        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; process_1~0|combout         ;
; 0.646  ; 0.646        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[4]$latch|datad      ;
; 0.646  ; 0.646        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[5]$latch|datad      ;
; 0.646  ; 0.646        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[6]$latch|datad      ;
; 0.646  ; 0.646        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[7]$latch|datad      ;
; 0.647  ; 0.647        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[0]$latch|datad      ;
; 0.647  ; 0.647        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[1]$latch|datad      ;
; 0.647  ; 0.647        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[2]$latch|datad      ;
; 0.647  ; 0.647        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[3]$latch|datad      ;
; 0.653  ; 0.653        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; process_1~0|datad           ;
; 0.663  ; 0.663        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_req~input|o              ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------+


+------------------------------------------------------------------------------+
; Setup Times                                                                  ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; tx_load_data[*]  ; reset_n    ; 1.253 ; 1.824 ; Fall       ; reset_n         ;
;  tx_load_data[0] ; reset_n    ; 0.979 ; 1.398 ; Fall       ; reset_n         ;
;  tx_load_data[1] ; reset_n    ; 0.685 ; 1.127 ; Fall       ; reset_n         ;
;  tx_load_data[2] ; reset_n    ; 0.625 ; 1.078 ; Fall       ; reset_n         ;
;  tx_load_data[3] ; reset_n    ; 0.829 ; 1.255 ; Fall       ; reset_n         ;
;  tx_load_data[4] ; reset_n    ; 1.253 ; 1.824 ; Fall       ; reset_n         ;
;  tx_load_data[5] ; reset_n    ; 0.862 ; 1.304 ; Fall       ; reset_n         ;
;  tx_load_data[6] ; reset_n    ; 0.648 ; 1.082 ; Fall       ; reset_n         ;
;  tx_load_data[7] ; reset_n    ; 0.895 ; 1.327 ; Fall       ; reset_n         ;
; reset_n          ; sclk       ; 1.234 ; 1.411 ; Rise       ; sclk            ;
; rx_req           ; sclk       ; 1.279 ; 1.367 ; Rise       ; sclk            ;
; ss_n             ; sclk       ; 5.052 ; 5.399 ; Rise       ; sclk            ;
; st_load_en       ; sclk       ; 4.377 ; 4.753 ; Rise       ; sclk            ;
; st_load_roe      ; sclk       ; 3.730 ; 4.202 ; Rise       ; sclk            ;
; st_load_rrdy     ; sclk       ; 3.352 ; 3.808 ; Rise       ; sclk            ;
; st_load_trdy     ; sclk       ; 3.753 ; 4.292 ; Rise       ; sclk            ;
; tx_load_data[*]  ; sclk       ; 2.599 ; 3.156 ; Rise       ; sclk            ;
;  tx_load_data[0] ; sclk       ; 2.585 ; 3.063 ; Rise       ; sclk            ;
;  tx_load_data[1] ; sclk       ; 2.140 ; 2.568 ; Rise       ; sclk            ;
;  tx_load_data[2] ; sclk       ; 2.143 ; 2.625 ; Rise       ; sclk            ;
;  tx_load_data[3] ; sclk       ; 2.193 ; 2.624 ; Rise       ; sclk            ;
;  tx_load_data[4] ; sclk       ; 2.599 ; 3.156 ; Rise       ; sclk            ;
;  tx_load_data[5] ; sclk       ; 2.263 ; 2.750 ; Rise       ; sclk            ;
;  tx_load_data[6] ; sclk       ; 2.132 ; 2.590 ; Rise       ; sclk            ;
;  tx_load_data[7] ; sclk       ; 2.378 ; 2.828 ; Rise       ; sclk            ;
; tx_load_en       ; sclk       ; 3.733 ; 4.233 ; Rise       ; sclk            ;
; mosi             ; sclk       ; 3.727 ; 4.175 ; Fall       ; sclk            ;
; reset_n          ; sclk       ; 0.575 ; 0.725 ; Fall       ; sclk            ;
; rx_req           ; sclk       ; 0.593 ; 0.758 ; Fall       ; sclk            ;
; ss_n             ; sclk       ; 4.468 ; 4.901 ; Fall       ; sclk            ;
; st_load_en       ; sclk       ; 3.793 ; 4.255 ; Fall       ; sclk            ;
; st_load_roe      ; sclk       ; 3.068 ; 3.478 ; Fall       ; sclk            ;
; st_load_rrdy     ; sclk       ; 2.743 ; 3.122 ; Fall       ; sclk            ;
; st_load_trdy     ; sclk       ; 3.315 ; 3.838 ; Fall       ; sclk            ;
; tx_load_en       ; sclk       ; 3.295 ; 3.779 ; Fall       ; sclk            ;
+------------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; tx_load_data[*]  ; reset_n    ; 0.383  ; -0.028 ; Fall       ; reset_n         ;
;  tx_load_data[0] ; reset_n    ; -0.087 ; -0.495 ; Fall       ; reset_n         ;
;  tx_load_data[1] ; reset_n    ; 0.188  ; -0.242 ; Fall       ; reset_n         ;
;  tx_load_data[2] ; reset_n    ; 0.378  ; -0.064 ; Fall       ; reset_n         ;
;  tx_load_data[3] ; reset_n    ; 0.345  ; -0.059 ; Fall       ; reset_n         ;
;  tx_load_data[4] ; reset_n    ; -0.221 ; -0.776 ; Fall       ; reset_n         ;
;  tx_load_data[5] ; reset_n    ; 0.169  ; -0.252 ; Fall       ; reset_n         ;
;  tx_load_data[6] ; reset_n    ; 0.383  ; -0.028 ; Fall       ; reset_n         ;
;  tx_load_data[7] ; reset_n    ; 0.145  ; -0.276 ; Fall       ; reset_n         ;
; reset_n          ; sclk       ; -0.124 ; -0.411 ; Rise       ; sclk            ;
; rx_req           ; sclk       ; -0.887 ; -0.987 ; Rise       ; sclk            ;
; ss_n             ; sclk       ; -3.048 ; -3.510 ; Rise       ; sclk            ;
; st_load_en       ; sclk       ; -2.906 ; -3.341 ; Rise       ; sclk            ;
; st_load_roe      ; sclk       ; -3.241 ; -3.694 ; Rise       ; sclk            ;
; st_load_rrdy     ; sclk       ; -2.885 ; -3.320 ; Rise       ; sclk            ;
; st_load_trdy     ; sclk       ; -3.178 ; -3.617 ; Rise       ; sclk            ;
; tx_load_data[*]  ; sclk       ; -1.678 ; -2.098 ; Rise       ; sclk            ;
;  tx_load_data[0] ; sclk       ; -2.082 ; -2.503 ; Rise       ; sclk            ;
;  tx_load_data[1] ; sclk       ; -1.684 ; -2.098 ; Rise       ; sclk            ;
;  tx_load_data[2] ; sclk       ; -1.687 ; -2.154 ; Rise       ; sclk            ;
;  tx_load_data[3] ; sclk       ; -1.735 ; -2.154 ; Rise       ; sclk            ;
;  tx_load_data[4] ; sclk       ; -2.123 ; -2.663 ; Rise       ; sclk            ;
;  tx_load_data[5] ; sclk       ; -1.717 ; -2.199 ; Rise       ; sclk            ;
;  tx_load_data[6] ; sclk       ; -1.678 ; -2.121 ; Rise       ; sclk            ;
;  tx_load_data[7] ; sclk       ; -1.879 ; -2.296 ; Rise       ; sclk            ;
; tx_load_en       ; sclk       ; -2.829 ; -3.268 ; Rise       ; sclk            ;
; mosi             ; sclk       ; -1.180 ; -1.660 ; Fall       ; sclk            ;
; reset_n          ; sclk       ; -0.051 ; -0.206 ; Fall       ; sclk            ;
; rx_req           ; sclk       ; -0.193 ; -0.314 ; Fall       ; sclk            ;
; ss_n             ; sclk       ; -2.528 ; -3.014 ; Fall       ; sclk            ;
; st_load_en       ; sclk       ; -2.261 ; -2.785 ; Fall       ; sclk            ;
; st_load_roe      ; sclk       ; -2.581 ; -2.990 ; Fall       ; sclk            ;
; st_load_rrdy     ; sclk       ; -2.212 ; -2.626 ; Fall       ; sclk            ;
; st_load_trdy     ; sclk       ; -2.658 ; -3.103 ; Fall       ; sclk            ;
; tx_load_en       ; sclk       ; -2.672 ; -3.179 ; Fall       ; sclk            ;
+------------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; roe         ; reset_n    ; 4.769 ; 4.872 ; Rise       ; reset_n         ;
; rrdy        ; reset_n    ; 4.919 ; 5.010 ; Rise       ; reset_n         ;
; trdy        ; reset_n    ; 4.917 ; 4.982 ; Rise       ; reset_n         ;
; roe         ; reset_n    ; 4.769 ; 4.872 ; Fall       ; reset_n         ;
; rrdy        ; reset_n    ; 4.919 ; 5.010 ; Fall       ; reset_n         ;
; trdy        ; reset_n    ; 4.917 ; 4.982 ; Fall       ; reset_n         ;
; rrdy        ; rx_req     ; 5.102 ; 4.878 ; Rise       ; rx_req          ;
; rrdy        ; rx_req     ; 5.102 ; 4.878 ; Fall       ; rx_req          ;
; rx_data[*]  ; rx_req     ; 9.810 ; 9.890 ; Fall       ; rx_req          ;
;  rx_data[0] ; rx_req     ; 7.923 ; 7.890 ; Fall       ; rx_req          ;
;  rx_data[1] ; rx_req     ; 9.042 ; 9.081 ; Fall       ; rx_req          ;
;  rx_data[2] ; rx_req     ; 8.608 ; 8.632 ; Fall       ; rx_req          ;
;  rx_data[3] ; rx_req     ; 9.175 ; 9.334 ; Fall       ; rx_req          ;
;  rx_data[4] ; rx_req     ; 8.873 ; 8.911 ; Fall       ; rx_req          ;
;  rx_data[5] ; rx_req     ; 9.810 ; 9.890 ; Fall       ; rx_req          ;
;  rx_data[6] ; rx_req     ; 8.945 ; 8.962 ; Fall       ; rx_req          ;
;  rx_data[7] ; rx_req     ; 8.897 ; 8.943 ; Fall       ; rx_req          ;
; miso        ; sclk       ; 6.064 ; 6.013 ; Rise       ; sclk            ;
; roe         ; sclk       ; 6.051 ; 5.998 ; Fall       ; sclk            ;
; rrdy        ; sclk       ; 6.170 ; 6.141 ; Fall       ; sclk            ;
; trdy        ; sclk       ; 6.262 ; 6.174 ; Fall       ; sclk            ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; roe         ; reset_n    ; 4.680 ; 4.785 ; Rise       ; reset_n         ;
; rrdy        ; reset_n    ; 4.826 ; 4.919 ; Rise       ; reset_n         ;
; trdy        ; reset_n    ; 4.822 ; 4.889 ; Rise       ; reset_n         ;
; roe         ; reset_n    ; 4.680 ; 4.785 ; Fall       ; reset_n         ;
; rrdy        ; reset_n    ; 4.826 ; 4.919 ; Fall       ; reset_n         ;
; trdy        ; reset_n    ; 4.822 ; 4.889 ; Fall       ; reset_n         ;
; rrdy        ; rx_req     ; 5.008 ; 4.785 ; Rise       ; rx_req          ;
; rrdy        ; rx_req     ; 5.008 ; 4.785 ; Fall       ; rx_req          ;
; rx_data[*]  ; rx_req     ; 7.723 ; 7.691 ; Fall       ; rx_req          ;
;  rx_data[0] ; rx_req     ; 7.723 ; 7.691 ; Fall       ; rx_req          ;
;  rx_data[1] ; rx_req     ; 8.798 ; 8.834 ; Fall       ; rx_req          ;
;  rx_data[2] ; rx_req     ; 8.380 ; 8.402 ; Fall       ; rx_req          ;
;  rx_data[3] ; rx_req     ; 8.925 ; 9.077 ; Fall       ; rx_req          ;
;  rx_data[4] ; rx_req     ; 8.633 ; 8.670 ; Fall       ; rx_req          ;
;  rx_data[5] ; rx_req     ; 9.581 ; 9.663 ; Fall       ; rx_req          ;
;  rx_data[6] ; rx_req     ; 8.702 ; 8.718 ; Fall       ; rx_req          ;
;  rx_data[7] ; rx_req     ; 8.656 ; 8.699 ; Fall       ; rx_req          ;
; miso        ; sclk       ; 5.918 ; 5.867 ; Rise       ; sclk            ;
; roe         ; sclk       ; 5.847 ; 5.802 ; Fall       ; sclk            ;
; rrdy        ; sclk       ; 5.973 ; 5.911 ; Fall       ; sclk            ;
; trdy        ; sclk       ; 6.048 ; 5.970 ; Fall       ; sclk            ;
+-------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------+
; Propagation Delay                                          ;
+--------------+-------------+-------+-------+-------+-------+
; Input Port   ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+--------------+-------------+-------+-------+-------+-------+
; ss_n         ; busy        ;       ; 5.893 ; 6.235 ;       ;
; ss_n         ; roe         ; 8.286 ; 8.627 ; 9.082 ; 8.660 ;
; ss_n         ; rrdy        ; 7.839 ; 8.099 ; 8.609 ; 8.227 ;
; ss_n         ; trdy        ; 7.521 ; 8.743 ; 9.279 ; 7.882 ;
; st_load_en   ; roe         ; 7.611 ; 7.952 ; 8.436 ; 8.014 ;
; st_load_en   ; rrdy        ; 7.164 ; 7.424 ; 7.963 ; 7.581 ;
; st_load_en   ; trdy        ; 7.374 ; 8.068 ; 8.633 ; 7.792 ;
; st_load_roe  ; roe         ; 7.413 ;       ;       ; 7.777 ;
; st_load_rrdy ; rrdy        ; 7.087 ;       ;       ; 7.407 ;
; st_load_trdy ; trdy        ; 7.693 ;       ;       ; 8.113 ;
; tx_load_en   ; trdy        ; 7.673 ;       ;       ; 8.054 ;
+--------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------+
; Minimum Propagation Delay                                  ;
+--------------+-------------+-------+-------+-------+-------+
; Input Port   ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+--------------+-------------+-------+-------+-------+-------+
; ss_n         ; busy        ;       ; 5.760 ; 6.094 ;       ;
; ss_n         ; roe         ; 7.994 ; 8.381 ; 8.821 ; 8.381 ;
; ss_n         ; rrdy        ; 7.606 ; 7.627 ; 8.107 ; 7.998 ;
; ss_n         ; trdy        ; 7.263 ; 8.492 ; 9.010 ; 7.638 ;
; st_load_en   ; roe         ; 7.343 ; 7.730 ; 8.200 ; 7.760 ;
; st_load_en   ; rrdy        ; 6.955 ; 7.225 ; 7.753 ; 7.377 ;
; st_load_en   ; trdy        ; 7.121 ; 7.122 ; 7.556 ; 7.550 ;
; st_load_roe  ; roe         ; 7.210 ;       ;       ; 7.569 ;
; st_load_rrdy ; rrdy        ; 6.906 ;       ;       ; 7.218 ;
; st_load_trdy ; trdy        ; 7.393 ;       ;       ; 7.727 ;
; tx_load_en   ; trdy        ; 7.407 ;       ;       ; 7.803 ;
+--------------+-------------+-------+-------+-------+-------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; miso      ; sclk       ; 6.152 ; 6.152 ; Rise       ; sclk            ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; miso      ; sclk       ; 5.824 ; 5.824 ; Rise       ; sclk            ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; miso      ; sclk       ; 6.077     ; 6.168     ; Rise       ; sclk            ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; miso      ; sclk       ; 5.840     ; 5.848     ; Rise       ; sclk            ;
+-----------+------------+-----------+-----------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 224.92 MHz ; 224.92 MHz      ; sclk       ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+--------+--------+------------------+
; Clock  ; Slack  ; End Point TNS    ;
+--------+--------+------------------+
; sclk   ; -2.453 ; -36.908          ;
; rx_req ; -0.040 ; -0.059           ;
+--------+--------+------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+--------+--------+-----------------+
; Clock  ; Slack  ; End Point TNS   ;
+--------+--------+-----------------+
; rx_req ; -0.097 ; -0.205          ;
; sclk   ; 0.025  ; 0.000           ;
+--------+--------+-----------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+---------+--------+--------------------+
; Clock   ; Slack  ; End Point TNS      ;
+---------+--------+--------------------+
; sclk    ; -0.125 ; -1.165             ;
; reset_n ; 0.394  ; 0.000              ;
; rx_req  ; 0.427  ; 0.000              ;
+---------+--------+--------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+---------+--------+-------------------+
; Clock   ; Slack  ; End Point TNS     ;
+---------+--------+-------------------+
; reset_n ; -0.714 ; -5.499            ;
; rx_req  ; -0.702 ; -5.271            ;
; sclk    ; 0.004  ; 0.000             ;
+---------+--------+-------------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+---------+--------+-------------------------------+
; Clock   ; Slack  ; End Point TNS                 ;
+---------+--------+-------------------------------+
; sclk    ; -3.000 ; -43.000                       ;
; reset_n ; -3.000 ; -3.000                        ;
; rx_req  ; -3.000 ; -3.000                        ;
+---------+--------+-------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'sclk'                                                                                      ;
+--------+--------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+---------------------+--------------+-------------+--------------+------------+------------+
; -2.453 ; bit_cnt[1]         ; miso~en             ; sclk         ; sclk        ; 1.000        ; -0.095     ; 3.373      ;
; -2.280 ; tx_buf[0]~36       ; tx_buf[1]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.328     ; 1.437      ;
; -2.275 ; tx_buf[6]~6        ; tx_buf[7]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.364     ; 1.396      ;
; -2.241 ; tx_buf[7]~1        ; miso~reg0           ; reset_n      ; sclk        ; 0.500        ; -1.320     ; 1.406      ;
; -2.204 ; tx_buf[3]~21       ; tx_buf[4]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.362     ; 1.327      ;
; -2.187 ; tx_buf[7]~1        ; tx_buf[0]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.361     ; 1.311      ;
; -2.171 ; tx_buf[5]~11       ; tx_buf[6]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.328     ; 1.328      ;
; -2.170 ; bit_cnt[1]         ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.142     ; 3.043      ;
; -2.170 ; bit_cnt[1]         ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.142     ; 3.043      ;
; -2.170 ; bit_cnt[1]         ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.142     ; 3.043      ;
; -2.170 ; bit_cnt[1]         ; tx_buf[4]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.142     ; 3.043      ;
; -2.170 ; bit_cnt[1]         ; tx_buf[3]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.142     ; 3.043      ;
; -2.170 ; bit_cnt[1]         ; tx_buf[2]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.142     ; 3.043      ;
; -2.170 ; bit_cnt[1]         ; tx_buf[1]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.142     ; 3.043      ;
; -2.170 ; bit_cnt[1]         ; tx_buf[0]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.142     ; 3.043      ;
; -2.108 ; tx_buf[2]~26       ; tx_buf[3]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.362     ; 1.231      ;
; -2.105 ; tx_buf[1]~31       ; tx_buf[2]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.363     ; 1.227      ;
; -2.103 ; tx_buf[4]~16       ; tx_buf[5]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.359     ; 1.229      ;
; -2.070 ; bit_cnt[1]         ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; -0.099     ; 2.986      ;
; -2.038 ; bit_cnt[8]         ; miso~en             ; sclk         ; sclk        ; 1.000        ; -0.095     ; 2.958      ;
; -2.033 ; bit_cnt[9]         ; miso~en             ; sclk         ; sclk        ; 1.000        ; -0.095     ; 2.953      ;
; -1.952 ; bit_cnt[3]         ; miso~en             ; sclk         ; sclk        ; 1.000        ; -0.095     ; 2.872      ;
; -1.865 ; bit_cnt[6]         ; miso~en             ; sclk         ; sclk        ; 1.000        ; -0.014     ; 2.866      ;
; -1.838 ; bit_cnt[10]        ; miso~en             ; sclk         ; sclk        ; 1.000        ; -0.014     ; 2.839      ;
; -1.727 ; tx_buf[4]~16       ; tx_buf[4]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.359     ; 0.853      ;
; -1.724 ; bit_cnt[4]         ; miso~en             ; sclk         ; sclk        ; 1.000        ; -0.095     ; 2.644      ;
; -1.723 ; rrdy~reg0_emulated ; miso~reg0           ; sclk         ; sclk        ; 0.500        ; -0.224     ; 2.014      ;
; -1.713 ; bit_cnt[7]         ; miso~en             ; sclk         ; sclk        ; 1.000        ; -0.014     ; 2.714      ;
; -1.680 ; bit_cnt[8]         ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; -0.099     ; 2.596      ;
; -1.676 ; bit_cnt[16]        ; miso~en             ; sclk         ; sclk        ; 1.000        ; -0.095     ; 2.596      ;
; -1.675 ; bit_cnt[9]         ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; -0.099     ; 2.591      ;
; -1.671 ; tx_buf[3]~21       ; tx_buf[3]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.362     ; 0.794      ;
; -1.669 ; bit_cnt[3]         ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.142     ; 2.542      ;
; -1.669 ; bit_cnt[3]         ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.142     ; 2.542      ;
; -1.669 ; bit_cnt[3]         ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.142     ; 2.542      ;
; -1.669 ; bit_cnt[3]         ; tx_buf[4]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.142     ; 2.542      ;
; -1.669 ; bit_cnt[3]         ; tx_buf[3]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.142     ; 2.542      ;
; -1.669 ; bit_cnt[3]         ; tx_buf[2]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.142     ; 2.542      ;
; -1.669 ; bit_cnt[3]         ; tx_buf[1]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.142     ; 2.542      ;
; -1.669 ; bit_cnt[3]         ; tx_buf[0]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.142     ; 2.542      ;
; -1.662 ; rd_add             ; miso~en             ; sclk         ; sclk        ; 0.500        ; -0.210     ; 1.967      ;
; -1.645 ; bit_cnt[2]         ; miso~en             ; sclk         ; sclk        ; 1.000        ; -0.095     ; 2.565      ;
; -1.637 ; tx_buf[2]~26       ; tx_buf[2]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.362     ; 0.760      ;
; -1.602 ; bit_cnt[5]         ; miso~en             ; sclk         ; sclk        ; 1.000        ; -0.109     ; 2.508      ;
; -1.598 ; bit_cnt[16]        ; roe~reg0_emulated   ; sclk         ; sclk        ; 0.500        ; 0.043      ; 2.156      ;
; -1.596 ; roe~reg0_emulated  ; miso~reg0           ; sclk         ; sclk        ; 0.500        ; -0.208     ; 1.903      ;
; -1.595 ; tx_buf[5]~11       ; tx_buf[5]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.328     ; 0.752      ;
; -1.575 ; trdy~reg0_emulated ; miso~reg0           ; sclk         ; sclk        ; 0.500        ; -0.263     ; 1.827      ;
; -1.574 ; bit_cnt[0]         ; miso~en             ; sclk         ; sclk        ; 1.000        ; -0.095     ; 2.494      ;
; -1.569 ; bit_cnt[3]         ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; -0.099     ; 2.485      ;
; -1.539 ; bit_cnt[6]         ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; -0.050     ; 2.504      ;
; -1.528 ; tx_buf[7]~1        ; tx_buf[7]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.361     ; 0.652      ;
; -1.525 ; bit_cnt[6]         ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.091     ; 2.449      ;
; -1.525 ; bit_cnt[6]         ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.091     ; 2.449      ;
; -1.525 ; bit_cnt[6]         ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.091     ; 2.449      ;
; -1.525 ; bit_cnt[6]         ; tx_buf[4]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.091     ; 2.449      ;
; -1.525 ; bit_cnt[6]         ; tx_buf[3]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.091     ; 2.449      ;
; -1.525 ; bit_cnt[6]         ; tx_buf[2]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.091     ; 2.449      ;
; -1.525 ; bit_cnt[6]         ; tx_buf[1]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.091     ; 2.449      ;
; -1.525 ; bit_cnt[6]         ; tx_buf[0]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.091     ; 2.449      ;
; -1.519 ; tx_buf[6]~6        ; tx_buf[6]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.364     ; 0.640      ;
; -1.512 ; bit_cnt[10]        ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; -0.050     ; 2.477      ;
; -1.452 ; tx_buf[0]~36       ; tx_buf[0]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.328     ; 0.609      ;
; -1.441 ; bit_cnt[4]         ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.142     ; 2.314      ;
; -1.441 ; bit_cnt[4]         ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.142     ; 2.314      ;
; -1.441 ; bit_cnt[4]         ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.142     ; 2.314      ;
; -1.441 ; bit_cnt[4]         ; tx_buf[4]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.142     ; 2.314      ;
; -1.441 ; bit_cnt[4]         ; tx_buf[3]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.142     ; 2.314      ;
; -1.441 ; bit_cnt[4]         ; tx_buf[2]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.142     ; 2.314      ;
; -1.441 ; bit_cnt[4]         ; tx_buf[1]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.142     ; 2.314      ;
; -1.441 ; bit_cnt[4]         ; tx_buf[0]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.142     ; 2.314      ;
; -1.409 ; tx_buf[1]~31       ; tx_buf[1]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.363     ; 0.531      ;
; -1.387 ; bit_cnt[7]         ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; -0.050     ; 2.352      ;
; -1.383 ; bit_cnt[7]         ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.091     ; 2.307      ;
; -1.383 ; bit_cnt[7]         ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.091     ; 2.307      ;
; -1.383 ; bit_cnt[7]         ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.091     ; 2.307      ;
; -1.383 ; bit_cnt[7]         ; tx_buf[4]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.091     ; 2.307      ;
; -1.383 ; bit_cnt[7]         ; tx_buf[3]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.091     ; 2.307      ;
; -1.383 ; bit_cnt[7]         ; tx_buf[2]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.091     ; 2.307      ;
; -1.383 ; bit_cnt[7]         ; tx_buf[1]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.091     ; 2.307      ;
; -1.383 ; bit_cnt[7]         ; tx_buf[0]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.091     ; 2.307      ;
; -1.378 ; bit_cnt[2]         ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.142     ; 2.251      ;
; -1.378 ; bit_cnt[2]         ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.142     ; 2.251      ;
; -1.378 ; bit_cnt[2]         ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.142     ; 2.251      ;
; -1.378 ; bit_cnt[2]         ; tx_buf[4]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.142     ; 2.251      ;
; -1.378 ; bit_cnt[2]         ; tx_buf[3]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.142     ; 2.251      ;
; -1.378 ; bit_cnt[2]         ; tx_buf[2]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.142     ; 2.251      ;
; -1.378 ; bit_cnt[2]         ; tx_buf[1]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.142     ; 2.251      ;
; -1.378 ; bit_cnt[2]         ; tx_buf[0]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.142     ; 2.251      ;
; -1.341 ; bit_cnt[4]         ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; -0.099     ; 2.257      ;
; -1.323 ; bit_cnt[16]        ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.142     ; 2.196      ;
; -1.323 ; bit_cnt[16]        ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.142     ; 2.196      ;
; -1.323 ; bit_cnt[16]        ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.142     ; 2.196      ;
; -1.323 ; bit_cnt[16]        ; tx_buf[4]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.142     ; 2.196      ;
; -1.323 ; bit_cnt[16]        ; tx_buf[3]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.142     ; 2.196      ;
; -1.323 ; bit_cnt[16]        ; tx_buf[2]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.142     ; 2.196      ;
; -1.323 ; bit_cnt[16]        ; tx_buf[1]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.142     ; 2.196      ;
; -1.323 ; bit_cnt[16]        ; tx_buf[0]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.142     ; 2.196      ;
; -1.298 ; rd_add             ; miso~reg0           ; sclk         ; sclk        ; 0.500        ; -0.208     ; 1.605      ;
; -1.293 ; bit_cnt[16]        ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; -0.099     ; 2.209      ;
+--------+--------------------+---------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'rx_req'                                                                        ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; -0.040 ; rx_buf[7] ; rx_data[7]$latch ; sclk         ; rx_req      ; 1.000        ; 1.012      ; 1.363      ;
; -0.019 ; rx_buf[6] ; rx_data[6]$latch ; sclk         ; rx_req      ; 1.000        ; 1.012      ; 1.329      ;
; 0.027  ; rx_buf[0] ; rx_data[0]$latch ; sclk         ; rx_req      ; 1.000        ; 1.014      ; 1.311      ;
; 0.056  ; rx_buf[2] ; rx_data[2]$latch ; sclk         ; rx_req      ; 1.000        ; 1.013      ; 1.267      ;
; 0.081  ; rx_buf[5] ; rx_data[5]$latch ; sclk         ; rx_req      ; 1.000        ; 1.009      ; 1.352      ;
; 0.105  ; rx_buf[3] ; rx_data[3]$latch ; sclk         ; rx_req      ; 1.000        ; 1.014      ; 1.216      ;
; 0.117  ; rx_buf[1] ; rx_data[1]$latch ; sclk         ; rx_req      ; 1.000        ; 1.013      ; 1.322      ;
; 0.123  ; rx_buf[4] ; rx_data[4]$latch ; sclk         ; rx_req      ; 1.000        ; 1.012      ; 1.316      ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'rx_req'                                                                         ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; -0.097 ; rx_buf[3] ; rx_data[3]$latch ; sclk         ; rx_req      ; 0.000        ; 1.222      ; 1.155      ;
; -0.052 ; rx_buf[2] ; rx_data[2]$latch ; sclk         ; rx_req      ; 0.000        ; 1.221      ; 1.199      ;
; -0.028 ; rx_buf[0] ; rx_data[0]$latch ; sclk         ; rx_req      ; 0.000        ; 1.222      ; 1.224      ;
; -0.022 ; rx_buf[4] ; rx_data[4]$latch ; sclk         ; rx_req      ; 0.000        ; 1.219      ; 1.227      ;
; -0.006 ; rx_buf[1] ; rx_data[1]$latch ; sclk         ; rx_req      ; 0.000        ; 1.221      ; 1.245      ;
; 0.002  ; rx_buf[6] ; rx_data[6]$latch ; sclk         ; rx_req      ; 0.000        ; 1.219      ; 1.251      ;
; 0.015  ; rx_buf[7] ; rx_data[7]$latch ; sclk         ; rx_req      ; 0.000        ; 1.219      ; 1.264      ;
; 0.028  ; rx_buf[5] ; rx_data[5]$latch ; sclk         ; rx_req      ; 0.000        ; 1.216      ; 1.274      ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'sclk'                                                                                       ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node           ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; 0.025 ; reset_n             ; tx_buf[5]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.353      ; 2.552      ;
; 0.032 ; reset_n             ; tx_buf[2]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.353      ; 2.559      ;
; 0.036 ; reset_n             ; tx_buf[3]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.353      ; 2.563      ;
; 0.064 ; reset_n             ; tx_buf[6]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.353      ; 2.591      ;
; 0.145 ; reset_n             ; tx_buf[1]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.353      ; 2.672      ;
; 0.177 ; reset_n             ; tx_buf[7]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.353      ; 2.704      ;
; 0.177 ; reset_n             ; roe~reg0_emulated   ; reset_n      ; sclk        ; 0.000        ; 2.536      ; 2.887      ;
; 0.189 ; reset_n             ; trdy~reg0_emulated  ; reset_n      ; sclk        ; 0.000        ; 2.585      ; 2.948      ;
; 0.193 ; reset_n             ; tx_buf[0]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.353      ; 2.720      ;
; 0.196 ; reset_n             ; tx_buf[4]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.353      ; 2.723      ;
; 0.249 ; reset_n             ; miso~reg0           ; reset_n      ; sclk        ; 0.000        ; 2.395      ; 2.818      ;
; 0.257 ; rx_req              ; rrdy~reg0_emulated  ; rx_req       ; sclk        ; 0.000        ; 2.552      ; 2.983      ;
; 0.287 ; reset_n             ; rrdy~reg0_emulated  ; reset_n      ; sclk        ; 0.000        ; 2.552      ; 3.013      ;
; 0.328 ; rx_req              ; roe~reg0_emulated   ; rx_req       ; sclk        ; 0.000        ; 2.536      ; 3.038      ;
; 0.333 ; rd_add              ; rd_add              ; sclk         ; sclk        ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; wr_add              ; wr_add              ; sclk         ; sclk        ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; rx_buf[0]           ; rx_buf[0]           ; sclk         ; sclk        ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; rx_buf[1]           ; rx_buf[1]           ; sclk         ; sclk        ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; rx_buf[2]           ; rx_buf[2]           ; sclk         ; sclk        ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; rx_buf[3]           ; rx_buf[3]           ; sclk         ; sclk        ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; rx_buf[4]           ; rx_buf[4]           ; sclk         ; sclk        ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; rx_buf[5]           ; rx_buf[5]           ; sclk         ; sclk        ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; rx_buf[6]           ; rx_buf[6]           ; sclk         ; sclk        ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; rx_buf[7]           ; rx_buf[7]           ; sclk         ; sclk        ; 0.000        ; 0.034      ; 0.511      ;
; 0.371 ; bit_cnt[0]          ; bit_cnt[1]          ; sclk         ; sclk        ; 0.000        ; 0.039      ; 0.554      ;
; 0.500 ; bit_cnt[14]         ; bit_cnt[15]         ; sclk         ; sclk        ; 0.000        ; 0.039      ; 0.683      ;
; 0.500 ; bit_cnt[11]         ; bit_cnt[12]         ; sclk         ; sclk        ; 0.000        ; 0.039      ; 0.683      ;
; 0.504 ; bit_cnt[6]          ; bit_cnt[7]          ; sclk         ; sclk        ; 0.000        ; 0.036      ; 0.684      ;
; 0.506 ; bit_cnt[8]          ; bit_cnt[9]          ; sclk         ; sclk        ; 0.000        ; 0.039      ; 0.689      ;
; 0.546 ; reset_n             ; roe~reg0_emulated   ; reset_n      ; sclk        ; -0.500       ; 2.536      ; 2.756      ;
; 0.564 ; bit_cnt[7]          ; bit_cnt[8]          ; sclk         ; sclk        ; 0.000        ; 0.124      ; 0.832      ;
; 0.570 ; reset_n             ; trdy~reg0_emulated  ; reset_n      ; sclk        ; -0.500       ; 2.585      ; 2.829      ;
; 0.607 ; reset_n             ; rrdy~reg0_emulated  ; reset_n      ; sclk        ; -0.500       ; 2.552      ; 2.833      ;
; 0.657 ; rx_req              ; roe~reg0_emulated   ; rx_req       ; sclk        ; -0.500       ; 2.536      ; 2.867      ;
; 0.665 ; rx_req              ; rrdy~reg0_emulated  ; rx_req       ; sclk        ; -0.500       ; 2.552      ; 2.891      ;
; 0.671 ; bit_cnt[3]          ; bit_cnt[4]          ; sclk         ; sclk        ; 0.000        ; 0.039      ; 0.854      ;
; 0.693 ; wr_add              ; rx_buf[5]           ; sclk         ; sclk        ; 0.000        ; 0.580      ; 1.417      ;
; 0.694 ; wr_add              ; rx_buf[7]           ; sclk         ; sclk        ; 0.000        ; 0.580      ; 1.418      ;
; 0.694 ; wr_add              ; rx_buf[0]           ; sclk         ; sclk        ; 0.000        ; 0.580      ; 1.418      ;
; 0.695 ; wr_add              ; rx_buf[2]           ; sclk         ; sclk        ; 0.000        ; 0.580      ; 1.419      ;
; 0.698 ; wr_add              ; rx_buf[6]           ; sclk         ; sclk        ; 0.000        ; 0.580      ; 1.422      ;
; 0.705 ; wr_add              ; rx_buf[4]           ; sclk         ; sclk        ; 0.000        ; 0.580      ; 1.429      ;
; 0.706 ; wr_add              ; rx_buf[3]           ; sclk         ; sclk        ; 0.000        ; 0.580      ; 1.430      ;
; 0.709 ; wr_add              ; rx_buf[1]           ; sclk         ; sclk        ; 0.000        ; 0.580      ; 1.433      ;
; 0.746 ; rx_req              ; miso~reg0           ; rx_req       ; sclk        ; 0.000        ; 2.395      ; 3.315      ;
; 0.761 ; reset_n             ; tx_buf[2]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.353      ; 2.788      ;
; 0.762 ; reset_n             ; tx_buf[5]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.353      ; 2.789      ;
; 0.768 ; reset_n             ; tx_buf[3]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.353      ; 2.795      ;
; 0.782 ; bit_cnt[4]          ; bit_cnt[5]          ; sclk         ; sclk        ; 0.000        ; 0.088      ; 1.014      ;
; 0.798 ; bit_cnt[10]         ; bit_cnt[11]         ; sclk         ; sclk        ; 0.000        ; 0.124      ; 1.066      ;
; 0.799 ; bit_cnt[16]         ; rx_buf[0]           ; sclk         ; sclk        ; -0.500       ; 0.269      ; 0.712      ;
; 0.815 ; bit_cnt[15]         ; bit_cnt[16]         ; sclk         ; sclk        ; 0.000        ; 0.039      ; 0.998      ;
; 0.836 ; wr_add              ; trdy~reg0_emulated  ; sclk         ; sclk        ; 0.000        ; 0.542      ; 1.522      ;
; 0.838 ; reset_n             ; tx_buf[6]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.353      ; 2.865      ;
; 0.876 ; reset_n             ; tx_buf[1]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.353      ; 2.903      ;
; 0.895 ; reset_n             ; tx_buf[7]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.353      ; 2.922      ;
; 0.904 ; reset_n             ; tx_buf[0]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.353      ; 2.931      ;
; 0.913 ; reset_n             ; tx_buf[4]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.353      ; 2.940      ;
; 0.935 ; bit_cnt[10]         ; rx_buf[6]           ; sclk         ; sclk        ; -0.500       ; 0.326      ; 0.905      ;
; 0.975 ; reset_n             ; miso~reg0           ; reset_n      ; sclk        ; -0.500       ; 2.395      ; 3.044      ;
; 1.001 ; bit_cnt[12]         ; rx_buf[4]           ; sclk         ; sclk        ; -0.500       ; 0.269      ; 0.914      ;
; 1.028 ; bit_cnt[1]          ; bit_cnt[2]          ; sclk         ; sclk        ; 0.000        ; 0.039      ; 1.211      ;
; 1.101 ; bit_cnt[16]         ; trdy~reg0_emulated  ; sclk         ; sclk        ; -0.500       ; 0.211      ; 0.956      ;
; 1.118 ; wr_add              ; roe~reg0_emulated   ; sclk         ; sclk        ; 0.000        ; 0.493      ; 1.755      ;
; 1.125 ; bit_cnt[5]          ; bit_cnt[6]          ; sclk         ; sclk        ; 0.000        ; 0.011      ; 1.280      ;
; 1.142 ; bit_cnt[15]         ; rx_buf[1]           ; sclk         ; sclk        ; -0.500       ; 0.269      ; 1.055      ;
; 1.149 ; roe~reg0_emulated   ; roe~reg0_emulated   ; sclk         ; sclk        ; 0.000        ; 0.039      ; 1.332      ;
; 1.151 ; rd_add              ; miso~reg0           ; sclk         ; sclk        ; -0.500       ; -0.076     ; 0.719      ;
; 1.172 ; tx_buf[1]~_emulated ; tx_buf[2]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.039      ; 1.355      ;
; 1.178 ; bit_cnt[2]          ; rd_add              ; sclk         ; sclk        ; -0.500       ; 0.189      ; 1.011      ;
; 1.182 ; rrdy~reg0_emulated  ; rrdy~reg0_emulated  ; sclk         ; sclk        ; 0.000        ; 0.057      ; 1.383      ;
; 1.196 ; wr_add              ; rrdy~reg0_emulated  ; sclk         ; sclk        ; 0.000        ; 0.509      ; 1.849      ;
; 1.213 ; rrdy~reg0_emulated  ; roe~reg0_emulated   ; sclk         ; sclk        ; 0.000        ; 0.041      ; 1.398      ;
; 1.225 ; bit_cnt[9]          ; trdy~reg0_emulated  ; sclk         ; sclk        ; -0.500       ; 0.211      ; 1.080      ;
; 1.239 ; trdy~reg0_emulated  ; trdy~reg0_emulated  ; sclk         ; sclk        ; 0.000        ; 0.047      ; 1.430      ;
; 1.302 ; rd_add              ; trdy~reg0_emulated  ; sclk         ; sclk        ; 0.000        ; 0.120      ; 1.566      ;
; 1.306 ; bit_cnt[13]         ; bit_cnt[14]         ; sclk         ; sclk        ; 0.000        ; 0.039      ; 1.489      ;
; 1.328 ; tx_buf[0]~_emulated ; tx_buf[1]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.039      ; 1.511      ;
; 1.343 ; rx_req              ; miso~reg0           ; rx_req       ; sclk        ; -0.500       ; 2.395      ; 3.412      ;
; 1.346 ; tx_buf[4]~_emulated ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.039      ; 1.529      ;
; 1.354 ; bit_cnt[9]          ; bit_cnt[10]         ; sclk         ; sclk        ; 0.000        ; 0.025      ; 1.523      ;
; 1.362 ; bit_cnt[11]         ; roe~reg0_emulated   ; sclk         ; sclk        ; -0.500       ; 0.189      ; 1.195      ;
; 1.392 ; bit_cnt[2]          ; bit_cnt[3]          ; sclk         ; sclk        ; 0.000        ; 0.039      ; 1.575      ;
; 1.406 ; bit_cnt[14]         ; rx_buf[2]           ; sclk         ; sclk        ; -0.500       ; 0.269      ; 1.319      ;
; 1.417 ; bit_cnt[9]          ; rx_buf[7]           ; sclk         ; sclk        ; -0.500       ; 0.269      ; 1.330      ;
; 1.436 ; tx_buf[7]~_emulated ; tx_buf[0]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.039      ; 1.619      ;
; 1.458 ; tx_buf[2]~_emulated ; tx_buf[3]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.039      ; 1.641      ;
; 1.473 ; tx_buf[7]~_emulated ; miso~reg0           ; sclk         ; sclk        ; 0.000        ; 0.115      ; 1.732      ;
; 1.524 ; tx_buf[6]~_emulated ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.039      ; 1.707      ;
; 1.527 ; bit_cnt[16]         ; rrdy~reg0_emulated  ; sclk         ; sclk        ; -0.500       ; 0.205      ; 1.376      ;
; 1.536 ; tx_buf[3]~_emulated ; tx_buf[4]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.039      ; 1.719      ;
; 1.583 ; bit_cnt[12]         ; bit_cnt[13]         ; sclk         ; sclk        ; 0.000        ; 0.039      ; 1.766      ;
; 1.601 ; bit_cnt[13]         ; rx_buf[3]           ; sclk         ; sclk        ; -0.500       ; 0.269      ; 1.514      ;
; 1.606 ; bit_cnt[8]          ; miso~reg0           ; sclk         ; sclk        ; 0.000        ; 0.047      ; 1.797      ;
; 1.615 ; tx_buf[5]~_emulated ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.039      ; 1.798      ;
; 1.696 ; bit_cnt[1]          ; wr_add              ; sclk         ; sclk        ; -0.500       ; -0.246     ; 1.094      ;
; 1.699 ; bit_cnt[10]         ; rrdy~reg0_emulated  ; sclk         ; sclk        ; -0.500       ; 0.255      ; 1.598      ;
; 1.753 ; bit_cnt[11]         ; rx_buf[5]           ; sclk         ; sclk        ; -0.500       ; 0.269      ; 1.666      ;
; 1.762 ; bit_cnt[16]         ; roe~reg0_emulated   ; sclk         ; sclk        ; -0.500       ; 0.189      ; 1.595      ;
; 1.847 ; bit_cnt[9]          ; miso~reg0           ; sclk         ; sclk        ; 0.000        ; 0.047      ; 2.038      ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'sclk'                                                                          ;
+--------+-----------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------------+--------------+-------------+--------------+------------+------------+
; -0.125 ; reset_n   ; bit_cnt[6]          ; reset_n      ; sclk        ; 0.500        ; 2.285      ; 2.895      ;
; -0.125 ; reset_n   ; bit_cnt[7]          ; reset_n      ; sclk        ; 0.500        ; 2.285      ; 2.895      ;
; -0.125 ; reset_n   ; bit_cnt[10]         ; reset_n      ; sclk        ; 0.500        ; 2.285      ; 2.895      ;
; -0.096 ; reset_n   ; miso~en             ; reset_n      ; sclk        ; 0.500        ; 2.314      ; 2.895      ;
; -0.087 ; reset_n   ; bit_cnt[5]          ; reset_n      ; sclk        ; 0.500        ; 2.347      ; 2.919      ;
; -0.078 ; reset_n   ; trdy~reg0_emulated  ; reset_n      ; sclk        ; 0.500        ; 2.497      ; 3.060      ;
; -0.048 ; reset_n   ; tx_buf[0]~_emulated ; reset_n      ; sclk        ; 0.500        ; 2.267      ; 2.800      ;
; -0.048 ; reset_n   ; tx_buf[1]~_emulated ; reset_n      ; sclk        ; 0.500        ; 2.267      ; 2.800      ;
; -0.048 ; reset_n   ; tx_buf[2]~_emulated ; reset_n      ; sclk        ; 0.500        ; 2.267      ; 2.800      ;
; -0.048 ; reset_n   ; tx_buf[3]~_emulated ; reset_n      ; sclk        ; 0.500        ; 2.267      ; 2.800      ;
; -0.048 ; reset_n   ; tx_buf[4]~_emulated ; reset_n      ; sclk        ; 0.500        ; 2.267      ; 2.800      ;
; -0.048 ; reset_n   ; tx_buf[5]~_emulated ; reset_n      ; sclk        ; 0.500        ; 2.267      ; 2.800      ;
; -0.048 ; reset_n   ; tx_buf[6]~_emulated ; reset_n      ; sclk        ; 0.500        ; 2.267      ; 2.800      ;
; -0.048 ; reset_n   ; tx_buf[7]~_emulated ; reset_n      ; sclk        ; 0.500        ; 2.267      ; 2.800      ;
; -0.011 ; reset_n   ; bit_cnt[0]          ; reset_n      ; sclk        ; 0.500        ; 2.333      ; 2.829      ;
; -0.011 ; reset_n   ; bit_cnt[1]          ; reset_n      ; sclk        ; 0.500        ; 2.333      ; 2.829      ;
; -0.011 ; reset_n   ; bit_cnt[2]          ; reset_n      ; sclk        ; 0.500        ; 2.333      ; 2.829      ;
; -0.011 ; reset_n   ; bit_cnt[3]          ; reset_n      ; sclk        ; 0.500        ; 2.333      ; 2.829      ;
; -0.011 ; reset_n   ; bit_cnt[4]          ; reset_n      ; sclk        ; 0.500        ; 2.333      ; 2.829      ;
; -0.011 ; reset_n   ; bit_cnt[8]          ; reset_n      ; sclk        ; 0.500        ; 2.333      ; 2.829      ;
; -0.011 ; reset_n   ; bit_cnt[9]          ; reset_n      ; sclk        ; 0.500        ; 2.333      ; 2.829      ;
; -0.011 ; reset_n   ; bit_cnt[11]         ; reset_n      ; sclk        ; 0.500        ; 2.333      ; 2.829      ;
; -0.011 ; reset_n   ; bit_cnt[12]         ; reset_n      ; sclk        ; 0.500        ; 2.333      ; 2.829      ;
; -0.011 ; reset_n   ; bit_cnt[13]         ; reset_n      ; sclk        ; 0.500        ; 2.333      ; 2.829      ;
; -0.011 ; reset_n   ; bit_cnt[14]         ; reset_n      ; sclk        ; 0.500        ; 2.333      ; 2.829      ;
; -0.011 ; reset_n   ; bit_cnt[15]         ; reset_n      ; sclk        ; 0.500        ; 2.333      ; 2.829      ;
; -0.011 ; reset_n   ; bit_cnt[16]         ; reset_n      ; sclk        ; 0.500        ; 2.333      ; 2.829      ;
; -0.002 ; reset_n   ; roe~reg0_emulated   ; reset_n      ; sclk        ; 0.500        ; 2.451      ; 2.938      ;
; 0.040  ; reset_n   ; rrdy~reg0_emulated  ; reset_n      ; sclk        ; 0.500        ; 2.465      ; 2.910      ;
; 0.048  ; rx_req    ; rrdy~reg0_emulated  ; rx_req       ; sclk        ; 0.500        ; 2.465      ; 2.902      ;
; 0.167  ; reset_n   ; rx_buf[0]           ; reset_n      ; sclk        ; 0.500        ; 2.534      ; 2.852      ;
; 0.167  ; reset_n   ; rx_buf[1]           ; reset_n      ; sclk        ; 0.500        ; 2.534      ; 2.852      ;
; 0.167  ; reset_n   ; rx_buf[2]           ; reset_n      ; sclk        ; 0.500        ; 2.534      ; 2.852      ;
; 0.167  ; reset_n   ; rx_buf[3]           ; reset_n      ; sclk        ; 0.500        ; 2.534      ; 2.852      ;
; 0.167  ; reset_n   ; rx_buf[4]           ; reset_n      ; sclk        ; 0.500        ; 2.534      ; 2.852      ;
; 0.167  ; reset_n   ; rx_buf[5]           ; reset_n      ; sclk        ; 0.500        ; 2.534      ; 2.852      ;
; 0.167  ; reset_n   ; rx_buf[6]           ; reset_n      ; sclk        ; 0.500        ; 2.534      ; 2.852      ;
; 0.167  ; reset_n   ; rx_buf[7]           ; reset_n      ; sclk        ; 0.500        ; 2.534      ; 2.852      ;
; 0.341  ; reset_n   ; trdy~reg0_emulated  ; reset_n      ; sclk        ; 1.000        ; 2.497      ; 3.141      ;
; 0.346  ; reset_n   ; roe~reg0_emulated   ; reset_n      ; sclk        ; 1.000        ; 2.451      ; 3.090      ;
; 0.393  ; rx_req    ; rrdy~reg0_emulated  ; rx_req       ; sclk        ; 1.000        ; 2.465      ; 3.057      ;
; 0.431  ; reset_n   ; rrdy~reg0_emulated  ; reset_n      ; sclk        ; 1.000        ; 2.465      ; 3.019      ;
; 0.498  ; reset_n   ; bit_cnt[6]          ; reset_n      ; sclk        ; 1.000        ; 2.285      ; 2.772      ;
; 0.498  ; reset_n   ; bit_cnt[7]          ; reset_n      ; sclk        ; 1.000        ; 2.285      ; 2.772      ;
; 0.498  ; reset_n   ; bit_cnt[10]         ; reset_n      ; sclk        ; 1.000        ; 2.285      ; 2.772      ;
; 0.515  ; reset_n   ; bit_cnt[5]          ; reset_n      ; sclk        ; 1.000        ; 2.347      ; 2.817      ;
; 0.527  ; reset_n   ; miso~en             ; reset_n      ; sclk        ; 1.000        ; 2.314      ; 2.772      ;
; 0.557  ; reset_n   ; tx_buf[0]~_emulated ; reset_n      ; sclk        ; 1.000        ; 2.267      ; 2.695      ;
; 0.557  ; reset_n   ; tx_buf[1]~_emulated ; reset_n      ; sclk        ; 1.000        ; 2.267      ; 2.695      ;
; 0.557  ; reset_n   ; tx_buf[2]~_emulated ; reset_n      ; sclk        ; 1.000        ; 2.267      ; 2.695      ;
; 0.557  ; reset_n   ; tx_buf[3]~_emulated ; reset_n      ; sclk        ; 1.000        ; 2.267      ; 2.695      ;
; 0.557  ; reset_n   ; tx_buf[4]~_emulated ; reset_n      ; sclk        ; 1.000        ; 2.267      ; 2.695      ;
; 0.557  ; reset_n   ; tx_buf[5]~_emulated ; reset_n      ; sclk        ; 1.000        ; 2.267      ; 2.695      ;
; 0.557  ; reset_n   ; tx_buf[6]~_emulated ; reset_n      ; sclk        ; 1.000        ; 2.267      ; 2.695      ;
; 0.557  ; reset_n   ; tx_buf[7]~_emulated ; reset_n      ; sclk        ; 1.000        ; 2.267      ; 2.695      ;
; 0.596  ; reset_n   ; rx_buf[0]           ; reset_n      ; sclk        ; 1.000        ; 2.534      ; 2.923      ;
; 0.596  ; reset_n   ; rx_buf[1]           ; reset_n      ; sclk        ; 1.000        ; 2.534      ; 2.923      ;
; 0.596  ; reset_n   ; rx_buf[2]           ; reset_n      ; sclk        ; 1.000        ; 2.534      ; 2.923      ;
; 0.596  ; reset_n   ; rx_buf[3]           ; reset_n      ; sclk        ; 1.000        ; 2.534      ; 2.923      ;
; 0.596  ; reset_n   ; rx_buf[4]           ; reset_n      ; sclk        ; 1.000        ; 2.534      ; 2.923      ;
; 0.596  ; reset_n   ; rx_buf[5]           ; reset_n      ; sclk        ; 1.000        ; 2.534      ; 2.923      ;
; 0.596  ; reset_n   ; rx_buf[6]           ; reset_n      ; sclk        ; 1.000        ; 2.534      ; 2.923      ;
; 0.596  ; reset_n   ; rx_buf[7]           ; reset_n      ; sclk        ; 1.000        ; 2.534      ; 2.923      ;
; 0.620  ; reset_n   ; bit_cnt[0]          ; reset_n      ; sclk        ; 1.000        ; 2.333      ; 2.698      ;
; 0.620  ; reset_n   ; bit_cnt[1]          ; reset_n      ; sclk        ; 1.000        ; 2.333      ; 2.698      ;
; 0.620  ; reset_n   ; bit_cnt[2]          ; reset_n      ; sclk        ; 1.000        ; 2.333      ; 2.698      ;
; 0.620  ; reset_n   ; bit_cnt[3]          ; reset_n      ; sclk        ; 1.000        ; 2.333      ; 2.698      ;
; 0.620  ; reset_n   ; bit_cnt[4]          ; reset_n      ; sclk        ; 1.000        ; 2.333      ; 2.698      ;
; 0.620  ; reset_n   ; bit_cnt[8]          ; reset_n      ; sclk        ; 1.000        ; 2.333      ; 2.698      ;
; 0.620  ; reset_n   ; bit_cnt[9]          ; reset_n      ; sclk        ; 1.000        ; 2.333      ; 2.698      ;
; 0.620  ; reset_n   ; bit_cnt[11]         ; reset_n      ; sclk        ; 1.000        ; 2.333      ; 2.698      ;
; 0.620  ; reset_n   ; bit_cnt[12]         ; reset_n      ; sclk        ; 1.000        ; 2.333      ; 2.698      ;
; 0.620  ; reset_n   ; bit_cnt[13]         ; reset_n      ; sclk        ; 1.000        ; 2.333      ; 2.698      ;
; 0.620  ; reset_n   ; bit_cnt[14]         ; reset_n      ; sclk        ; 1.000        ; 2.333      ; 2.698      ;
; 0.620  ; reset_n   ; bit_cnt[15]         ; reset_n      ; sclk        ; 1.000        ; 2.333      ; 2.698      ;
; 0.620  ; reset_n   ; bit_cnt[16]         ; reset_n      ; sclk        ; 1.000        ; 2.333      ; 2.698      ;
+--------+-----------+---------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'reset_n'                                                               ;
+-------+-----------+--------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+--------------+--------------+-------------+--------------+------------+------------+
; 0.394 ; reset_n   ; tx_buf[3]~21 ; reset_n      ; reset_n     ; 0.500        ; 3.516      ; 2.799      ;
; 0.524 ; reset_n   ; tx_buf[6]~6  ; reset_n      ; reset_n     ; 0.500        ; 3.518      ; 2.798      ;
; 0.527 ; reset_n   ; tx_buf[5]~11 ; reset_n      ; reset_n     ; 0.500        ; 3.483      ; 2.761      ;
; 0.557 ; reset_n   ; tx_buf[7]~1  ; reset_n      ; reset_n     ; 0.500        ; 3.515      ; 2.747      ;
; 0.579 ; reset_n   ; tx_buf[4]~16 ; reset_n      ; reset_n     ; 0.500        ; 3.513      ; 2.744      ;
; 0.588 ; reset_n   ; tx_buf[2]~26 ; reset_n      ; reset_n     ; 0.500        ; 3.516      ; 2.744      ;
; 0.595 ; reset_n   ; tx_buf[0]~36 ; reset_n      ; reset_n     ; 0.500        ; 3.484      ; 2.814      ;
; 0.646 ; reset_n   ; tx_buf[3]~21 ; reset_n      ; reset_n     ; 1.000        ; 3.516      ; 3.047      ;
; 0.710 ; reset_n   ; tx_buf[1]~31 ; reset_n      ; reset_n     ; 0.500        ; 3.517      ; 2.740      ;
; 0.759 ; reset_n   ; tx_buf[7]~1  ; reset_n      ; reset_n     ; 1.000        ; 3.515      ; 3.045      ;
; 0.777 ; reset_n   ; tx_buf[6]~6  ; reset_n      ; reset_n     ; 1.000        ; 3.518      ; 3.045      ;
; 0.779 ; reset_n   ; tx_buf[4]~16 ; reset_n      ; reset_n     ; 1.000        ; 3.513      ; 3.044      ;
; 0.790 ; reset_n   ; tx_buf[5]~11 ; reset_n      ; reset_n     ; 1.000        ; 3.483      ; 2.998      ;
; 0.791 ; reset_n   ; tx_buf[2]~26 ; reset_n      ; reset_n     ; 1.000        ; 3.516      ; 3.041      ;
; 0.802 ; reset_n   ; tx_buf[0]~36 ; reset_n      ; reset_n     ; 1.000        ; 3.484      ; 3.107      ;
; 0.910 ; reset_n   ; tx_buf[1]~31 ; reset_n      ; reset_n     ; 1.000        ; 3.517      ; 3.040      ;
+-------+-----------+--------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'rx_req'                                                                    ;
+-------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; 0.427 ; reset_n   ; rx_data[6]$latch ; reset_n      ; rx_req      ; 0.500        ; 3.635      ; 2.996      ;
; 0.447 ; reset_n   ; rx_data[3]$latch ; reset_n      ; rx_req      ; 0.500        ; 3.637      ; 2.987      ;
; 0.450 ; reset_n   ; rx_data[2]$latch ; reset_n      ; rx_req      ; 0.500        ; 3.636      ; 2.986      ;
; 0.452 ; reset_n   ; rx_data[0]$latch ; reset_n      ; rx_req      ; 0.500        ; 3.637      ; 2.999      ;
; 0.454 ; reset_n   ; rx_data[7]$latch ; reset_n      ; rx_req      ; 0.500        ; 3.635      ; 2.982      ;
; 0.551 ; reset_n   ; rx_data[5]$latch ; reset_n      ; rx_req      ; 0.500        ; 3.632      ; 2.995      ;
; 0.554 ; reset_n   ; rx_data[1]$latch ; reset_n      ; rx_req      ; 0.500        ; 3.636      ; 2.998      ;
; 0.556 ; reset_n   ; rx_data[4]$latch ; reset_n      ; rx_req      ; 0.500        ; 3.635      ; 2.996      ;
; 0.631 ; reset_n   ; rx_data[6]$latch ; reset_n      ; rx_req      ; 1.000        ; 3.635      ; 3.292      ;
; 0.654 ; reset_n   ; rx_data[0]$latch ; reset_n      ; rx_req      ; 1.000        ; 3.637      ; 3.297      ;
; 0.738 ; reset_n   ; rx_data[3]$latch ; reset_n      ; rx_req      ; 1.000        ; 3.637      ; 3.196      ;
; 0.742 ; reset_n   ; rx_data[2]$latch ; reset_n      ; rx_req      ; 1.000        ; 3.636      ; 3.194      ;
; 0.745 ; reset_n   ; rx_data[7]$latch ; reset_n      ; rx_req      ; 1.000        ; 3.635      ; 3.191      ;
; 0.750 ; reset_n   ; rx_data[5]$latch ; reset_n      ; rx_req      ; 1.000        ; 3.632      ; 3.296      ;
; 0.759 ; reset_n   ; rx_data[1]$latch ; reset_n      ; rx_req      ; 1.000        ; 3.636      ; 3.293      ;
; 0.761 ; reset_n   ; rx_data[4]$latch ; reset_n      ; rx_req      ; 1.000        ; 3.635      ; 3.291      ;
+-------+-----------+------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'reset_n'                                                                 ;
+--------+-----------+--------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------+--------------+-------------+--------------+------------+------------+
; -0.714 ; reset_n   ; tx_buf[1]~31 ; reset_n      ; reset_n     ; 0.000        ; 3.630      ; 2.916      ;
; -0.711 ; reset_n   ; tx_buf[2]~26 ; reset_n      ; reset_n     ; 0.000        ; 3.629      ; 2.918      ;
; -0.707 ; reset_n   ; tx_buf[7]~1  ; reset_n      ; reset_n     ; 0.000        ; 3.628      ; 2.921      ;
; -0.706 ; reset_n   ; tx_buf[4]~16 ; reset_n      ; reset_n     ; 0.000        ; 3.626      ; 2.920      ;
; -0.689 ; reset_n   ; tx_buf[5]~11 ; reset_n      ; reset_n     ; 0.000        ; 3.595      ; 2.906      ;
; -0.680 ; reset_n   ; tx_buf[6]~6  ; reset_n      ; reset_n     ; 0.000        ; 3.631      ; 2.951      ;
; -0.677 ; reset_n   ; tx_buf[3]~21 ; reset_n      ; reset_n     ; 0.000        ; 3.629      ; 2.952      ;
; -0.615 ; reset_n   ; tx_buf[0]~36 ; reset_n      ; reset_n     ; 0.000        ; 3.595      ; 2.980      ;
; -0.542 ; reset_n   ; tx_buf[1]~31 ; reset_n      ; reset_n     ; -0.500       ; 3.630      ; 2.608      ;
; -0.538 ; reset_n   ; tx_buf[2]~26 ; reset_n      ; reset_n     ; -0.500       ; 3.629      ; 2.611      ;
; -0.535 ; reset_n   ; tx_buf[4]~16 ; reset_n      ; reset_n     ; -0.500       ; 3.626      ; 2.611      ;
; -0.534 ; reset_n   ; tx_buf[7]~1  ; reset_n      ; reset_n     ; -0.500       ; 3.628      ; 2.614      ;
; -0.445 ; reset_n   ; tx_buf[6]~6  ; reset_n      ; reset_n     ; -0.500       ; 3.631      ; 2.706      ;
; -0.444 ; reset_n   ; tx_buf[5]~11 ; reset_n      ; reset_n     ; -0.500       ; 3.595      ; 2.671      ;
; -0.442 ; reset_n   ; tx_buf[3]~21 ; reset_n      ; reset_n     ; -0.500       ; 3.629      ; 2.707      ;
; -0.436 ; reset_n   ; tx_buf[0]~36 ; reset_n      ; reset_n     ; -0.500       ; 3.595      ; 2.679      ;
+--------+-----------+--------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'rx_req'                                                                      ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; -0.702 ; reset_n   ; rx_data[2]$latch ; reset_n      ; rx_req      ; 0.000        ; 3.755      ; 3.093      ;
; -0.702 ; reset_n   ; rx_data[7]$latch ; reset_n      ; rx_req      ; 0.000        ; 3.753      ; 3.091      ;
; -0.700 ; reset_n   ; rx_data[3]$latch ; reset_n      ; rx_req      ; 0.000        ; 3.756      ; 3.096      ;
; -0.636 ; reset_n   ; rx_data[1]$latch ; reset_n      ; rx_req      ; 0.000        ; 3.755      ; 3.159      ;
; -0.635 ; reset_n   ; rx_data[4]$latch ; reset_n      ; rx_req      ; 0.000        ; 3.753      ; 3.158      ;
; -0.635 ; reset_n   ; rx_data[6]$latch ; reset_n      ; rx_req      ; 0.000        ; 3.753      ; 3.158      ;
; -0.633 ; reset_n   ; rx_data[0]$latch ; reset_n      ; rx_req      ; 0.000        ; 3.756      ; 3.163      ;
; -0.628 ; reset_n   ; rx_data[5]$latch ; reset_n      ; rx_req      ; 0.000        ; 3.750      ; 3.162      ;
; -0.440 ; reset_n   ; rx_data[0]$latch ; reset_n      ; rx_req      ; -0.500       ; 3.756      ; 2.856      ;
; -0.440 ; reset_n   ; rx_data[1]$latch ; reset_n      ; rx_req      ; -0.500       ; 3.755      ; 2.855      ;
; -0.440 ; reset_n   ; rx_data[4]$latch ; reset_n      ; rx_req      ; -0.500       ; 3.753      ; 2.853      ;
; -0.440 ; reset_n   ; rx_data[6]$latch ; reset_n      ; rx_req      ; -0.500       ; 3.753      ; 2.853      ;
; -0.438 ; reset_n   ; rx_data[5]$latch ; reset_n      ; rx_req      ; -0.500       ; 3.750      ; 2.852      ;
; -0.410 ; reset_n   ; rx_data[7]$latch ; reset_n      ; rx_req      ; -0.500       ; 3.753      ; 2.883      ;
; -0.408 ; reset_n   ; rx_data[2]$latch ; reset_n      ; rx_req      ; -0.500       ; 3.755      ; 2.887      ;
; -0.408 ; reset_n   ; rx_data[3]$latch ; reset_n      ; rx_req      ; -0.500       ; 3.756      ; 2.888      ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'sclk'                                                                          ;
+-------+-----------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------------------+--------------+-------------+--------------+------------+------------+
; 0.004 ; reset_n   ; bit_cnt[0]          ; reset_n      ; sclk        ; 0.000        ; 2.422      ; 2.600      ;
; 0.004 ; reset_n   ; bit_cnt[1]          ; reset_n      ; sclk        ; 0.000        ; 2.422      ; 2.600      ;
; 0.004 ; reset_n   ; bit_cnt[2]          ; reset_n      ; sclk        ; 0.000        ; 2.422      ; 2.600      ;
; 0.004 ; reset_n   ; bit_cnt[3]          ; reset_n      ; sclk        ; 0.000        ; 2.422      ; 2.600      ;
; 0.004 ; reset_n   ; bit_cnt[4]          ; reset_n      ; sclk        ; 0.000        ; 2.422      ; 2.600      ;
; 0.004 ; reset_n   ; bit_cnt[8]          ; reset_n      ; sclk        ; 0.000        ; 2.422      ; 2.600      ;
; 0.004 ; reset_n   ; bit_cnt[9]          ; reset_n      ; sclk        ; 0.000        ; 2.422      ; 2.600      ;
; 0.004 ; reset_n   ; bit_cnt[11]         ; reset_n      ; sclk        ; 0.000        ; 2.422      ; 2.600      ;
; 0.004 ; reset_n   ; bit_cnt[12]         ; reset_n      ; sclk        ; 0.000        ; 2.422      ; 2.600      ;
; 0.004 ; reset_n   ; bit_cnt[13]         ; reset_n      ; sclk        ; 0.000        ; 2.422      ; 2.600      ;
; 0.004 ; reset_n   ; bit_cnt[14]         ; reset_n      ; sclk        ; 0.000        ; 2.422      ; 2.600      ;
; 0.004 ; reset_n   ; bit_cnt[15]         ; reset_n      ; sclk        ; 0.000        ; 2.422      ; 2.600      ;
; 0.004 ; reset_n   ; bit_cnt[16]         ; reset_n      ; sclk        ; 0.000        ; 2.422      ; 2.600      ;
; 0.005 ; reset_n   ; rx_buf[0]           ; reset_n      ; sclk        ; 0.000        ; 2.623      ; 2.802      ;
; 0.005 ; reset_n   ; rx_buf[1]           ; reset_n      ; sclk        ; 0.000        ; 2.623      ; 2.802      ;
; 0.005 ; reset_n   ; rx_buf[2]           ; reset_n      ; sclk        ; 0.000        ; 2.623      ; 2.802      ;
; 0.005 ; reset_n   ; rx_buf[3]           ; reset_n      ; sclk        ; 0.000        ; 2.623      ; 2.802      ;
; 0.005 ; reset_n   ; rx_buf[4]           ; reset_n      ; sclk        ; 0.000        ; 2.623      ; 2.802      ;
; 0.005 ; reset_n   ; rx_buf[5]           ; reset_n      ; sclk        ; 0.000        ; 2.623      ; 2.802      ;
; 0.005 ; reset_n   ; rx_buf[6]           ; reset_n      ; sclk        ; 0.000        ; 2.623      ; 2.802      ;
; 0.005 ; reset_n   ; rx_buf[7]           ; reset_n      ; sclk        ; 0.000        ; 2.623      ; 2.802      ;
; 0.032 ; reset_n   ; tx_buf[0]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.353      ; 2.559      ;
; 0.032 ; reset_n   ; tx_buf[1]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.353      ; 2.559      ;
; 0.032 ; reset_n   ; tx_buf[2]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.353      ; 2.559      ;
; 0.032 ; reset_n   ; tx_buf[3]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.353      ; 2.559      ;
; 0.032 ; reset_n   ; tx_buf[4]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.353      ; 2.559      ;
; 0.032 ; reset_n   ; tx_buf[5]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.353      ; 2.559      ;
; 0.032 ; reset_n   ; tx_buf[6]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.353      ; 2.559      ;
; 0.032 ; reset_n   ; tx_buf[7]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.353      ; 2.559      ;
; 0.097 ; reset_n   ; miso~en             ; reset_n      ; sclk        ; 0.000        ; 2.401      ; 2.672      ;
; 0.105 ; reset_n   ; bit_cnt[5]          ; reset_n      ; sclk        ; 0.000        ; 2.436      ; 2.715      ;
; 0.127 ; reset_n   ; bit_cnt[6]          ; reset_n      ; sclk        ; 0.000        ; 2.371      ; 2.672      ;
; 0.127 ; reset_n   ; bit_cnt[7]          ; reset_n      ; sclk        ; 0.000        ; 2.371      ; 2.672      ;
; 0.127 ; reset_n   ; bit_cnt[10]         ; reset_n      ; sclk        ; 0.000        ; 2.371      ; 2.672      ;
; 0.196 ; reset_n   ; rrdy~reg0_emulated  ; reset_n      ; sclk        ; 0.000        ; 2.552      ; 2.922      ;
; 0.230 ; rx_req    ; rrdy~reg0_emulated  ; rx_req       ; sclk        ; 0.000        ; 2.552      ; 2.956      ;
; 0.235 ; reset_n   ; trdy~reg0_emulated  ; reset_n      ; sclk        ; 0.000        ; 2.585      ; 2.994      ;
; 0.278 ; reset_n   ; roe~reg0_emulated   ; reset_n      ; sclk        ; 0.000        ; 2.536      ; 2.988      ;
; 0.422 ; reset_n   ; rx_buf[0]           ; reset_n      ; sclk        ; -0.500       ; 2.623      ; 2.719      ;
; 0.422 ; reset_n   ; rx_buf[1]           ; reset_n      ; sclk        ; -0.500       ; 2.623      ; 2.719      ;
; 0.422 ; reset_n   ; rx_buf[2]           ; reset_n      ; sclk        ; -0.500       ; 2.623      ; 2.719      ;
; 0.422 ; reset_n   ; rx_buf[3]           ; reset_n      ; sclk        ; -0.500       ; 2.623      ; 2.719      ;
; 0.422 ; reset_n   ; rx_buf[4]           ; reset_n      ; sclk        ; -0.500       ; 2.623      ; 2.719      ;
; 0.422 ; reset_n   ; rx_buf[5]           ; reset_n      ; sclk        ; -0.500       ; 2.623      ; 2.719      ;
; 0.422 ; reset_n   ; rx_buf[6]           ; reset_n      ; sclk        ; -0.500       ; 2.623      ; 2.719      ;
; 0.422 ; reset_n   ; rx_buf[7]           ; reset_n      ; sclk        ; -0.500       ; 2.623      ; 2.719      ;
; 0.574 ; rx_req    ; rrdy~reg0_emulated  ; rx_req       ; sclk        ; -0.500       ; 2.552      ; 2.800      ;
; 0.580 ; reset_n   ; rrdy~reg0_emulated  ; reset_n      ; sclk        ; -0.500       ; 2.552      ; 2.806      ;
; 0.623 ; reset_n   ; roe~reg0_emulated   ; reset_n      ; sclk        ; -0.500       ; 2.536      ; 2.833      ;
; 0.632 ; reset_n   ; trdy~reg0_emulated  ; reset_n      ; sclk        ; -0.500       ; 2.585      ; 2.891      ;
; 0.643 ; reset_n   ; bit_cnt[0]          ; reset_n      ; sclk        ; -0.500       ; 2.422      ; 2.739      ;
; 0.643 ; reset_n   ; bit_cnt[1]          ; reset_n      ; sclk        ; -0.500       ; 2.422      ; 2.739      ;
; 0.643 ; reset_n   ; bit_cnt[2]          ; reset_n      ; sclk        ; -0.500       ; 2.422      ; 2.739      ;
; 0.643 ; reset_n   ; bit_cnt[3]          ; reset_n      ; sclk        ; -0.500       ; 2.422      ; 2.739      ;
; 0.643 ; reset_n   ; bit_cnt[4]          ; reset_n      ; sclk        ; -0.500       ; 2.422      ; 2.739      ;
; 0.643 ; reset_n   ; bit_cnt[8]          ; reset_n      ; sclk        ; -0.500       ; 2.422      ; 2.739      ;
; 0.643 ; reset_n   ; bit_cnt[9]          ; reset_n      ; sclk        ; -0.500       ; 2.422      ; 2.739      ;
; 0.643 ; reset_n   ; bit_cnt[11]         ; reset_n      ; sclk        ; -0.500       ; 2.422      ; 2.739      ;
; 0.643 ; reset_n   ; bit_cnt[12]         ; reset_n      ; sclk        ; -0.500       ; 2.422      ; 2.739      ;
; 0.643 ; reset_n   ; bit_cnt[13]         ; reset_n      ; sclk        ; -0.500       ; 2.422      ; 2.739      ;
; 0.643 ; reset_n   ; bit_cnt[14]         ; reset_n      ; sclk        ; -0.500       ; 2.422      ; 2.739      ;
; 0.643 ; reset_n   ; bit_cnt[15]         ; reset_n      ; sclk        ; -0.500       ; 2.422      ; 2.739      ;
; 0.643 ; reset_n   ; bit_cnt[16]         ; reset_n      ; sclk        ; -0.500       ; 2.422      ; 2.739      ;
; 0.658 ; reset_n   ; tx_buf[0]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.353      ; 2.685      ;
; 0.658 ; reset_n   ; tx_buf[1]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.353      ; 2.685      ;
; 0.658 ; reset_n   ; tx_buf[2]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.353      ; 2.685      ;
; 0.658 ; reset_n   ; tx_buf[3]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.353      ; 2.685      ;
; 0.658 ; reset_n   ; tx_buf[4]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.353      ; 2.685      ;
; 0.658 ; reset_n   ; tx_buf[5]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.353      ; 2.685      ;
; 0.658 ; reset_n   ; tx_buf[6]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.353      ; 2.685      ;
; 0.658 ; reset_n   ; tx_buf[7]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.353      ; 2.685      ;
; 0.715 ; reset_n   ; bit_cnt[5]          ; reset_n      ; sclk        ; -0.500       ; 2.436      ; 2.825      ;
; 0.727 ; reset_n   ; miso~en             ; reset_n      ; sclk        ; -0.500       ; 2.401      ; 2.802      ;
; 0.757 ; reset_n   ; bit_cnt[6]          ; reset_n      ; sclk        ; -0.500       ; 2.371      ; 2.802      ;
; 0.757 ; reset_n   ; bit_cnt[7]          ; reset_n      ; sclk        ; -0.500       ; 2.371      ; 2.802      ;
; 0.757 ; reset_n   ; bit_cnt[10]         ; reset_n      ; sclk        ; -0.500       ; 2.371      ; 2.802      ;
+-------+-----------+---------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'sclk'                                                     ;
+--------+--------------+----------------+------------------+-------+------------+---------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target              ;
+--------+--------------+----------------+------------------+-------+------------+---------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; sclk  ; Rise       ; sclk                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[10]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[11]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[12]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[13]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[14]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[15]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[16]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[1]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[2]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[3]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[4]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[5]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[6]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[7]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[8]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[9]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; miso~en             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; miso~reg0           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rd_add              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; roe~reg0_emulated   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rrdy~reg0_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[0]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[5]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[6]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[7]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; trdy~reg0_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[0]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[1]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[2]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[3]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[4]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[5]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[6]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[7]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; wr_add              ;
; 0.159  ; 0.375        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[0]           ;
; 0.159  ; 0.375        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[1]           ;
; 0.159  ; 0.375        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[2]           ;
; 0.159  ; 0.375        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[3]           ;
; 0.159  ; 0.375        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[4]           ;
; 0.159  ; 0.375        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[5]           ;
; 0.159  ; 0.375        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[6]           ;
; 0.159  ; 0.375        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[7]           ;
; 0.159  ; 0.375        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; wr_add              ;
; 0.171  ; 0.387        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; trdy~reg0_emulated  ;
; 0.172  ; 0.388        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rrdy~reg0_emulated  ;
; 0.188  ; 0.404        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rd_add              ;
; 0.188  ; 0.404        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; roe~reg0_emulated   ;
; 0.219  ; 0.403        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[5]          ;
; 0.222  ; 0.406        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[0]          ;
; 0.222  ; 0.406        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[11]         ;
; 0.222  ; 0.406        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[12]         ;
; 0.222  ; 0.406        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[13]         ;
; 0.222  ; 0.406        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[14]         ;
; 0.222  ; 0.406        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[15]         ;
; 0.222  ; 0.406        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[16]         ;
; 0.222  ; 0.406        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[1]          ;
; 0.222  ; 0.406        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[2]          ;
; 0.222  ; 0.406        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[3]          ;
; 0.222  ; 0.406        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[4]          ;
; 0.222  ; 0.406        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[8]          ;
; 0.222  ; 0.406        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[9]          ;
; 0.222  ; 0.406        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; miso~en             ;
; 0.232  ; 0.416        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[0]~_emulated ;
; 0.232  ; 0.416        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[1]~_emulated ;
; 0.232  ; 0.416        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[2]~_emulated ;
; 0.232  ; 0.416        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[3]~_emulated ;
; 0.232  ; 0.416        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[4]~_emulated ;
; 0.232  ; 0.416        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[5]~_emulated ;
; 0.232  ; 0.416        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[6]~_emulated ;
; 0.232  ; 0.416        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[7]~_emulated ;
; 0.233  ; 0.417        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[10]         ;
; 0.233  ; 0.417        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[6]          ;
; 0.233  ; 0.417        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[7]          ;
; 0.234  ; 0.418        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; miso~reg0           ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; sclk~input|o        ;
; 0.361  ; 0.361        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; rx_buf[0]|clk       ;
; 0.361  ; 0.361        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; rx_buf[1]|clk       ;
; 0.361  ; 0.361        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; rx_buf[2]|clk       ;
; 0.361  ; 0.361        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; rx_buf[3]|clk       ;
; 0.361  ; 0.361        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; rx_buf[4]|clk       ;
; 0.361  ; 0.361        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; rx_buf[5]|clk       ;
; 0.361  ; 0.361        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; rx_buf[6]|clk       ;
; 0.361  ; 0.361        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; rx_buf[7]|clk       ;
; 0.361  ; 0.361        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; wr_add|clk          ;
; 0.363  ; 0.579        ; 0.216          ; High Pulse Width ; sclk  ; Rise       ; miso~reg0           ;
; 0.364  ; 0.580        ; 0.216          ; High Pulse Width ; sclk  ; Rise       ; bit_cnt[10]         ;
; 0.364  ; 0.580        ; 0.216          ; High Pulse Width ; sclk  ; Rise       ; bit_cnt[6]          ;
; 0.364  ; 0.580        ; 0.216          ; High Pulse Width ; sclk  ; Rise       ; bit_cnt[7]          ;
; 0.365  ; 0.581        ; 0.216          ; High Pulse Width ; sclk  ; Rise       ; tx_buf[0]~_emulated ;
; 0.365  ; 0.581        ; 0.216          ; High Pulse Width ; sclk  ; Rise       ; tx_buf[1]~_emulated ;
; 0.365  ; 0.581        ; 0.216          ; High Pulse Width ; sclk  ; Rise       ; tx_buf[2]~_emulated ;
; 0.365  ; 0.581        ; 0.216          ; High Pulse Width ; sclk  ; Rise       ; tx_buf[3]~_emulated ;
; 0.365  ; 0.581        ; 0.216          ; High Pulse Width ; sclk  ; Rise       ; tx_buf[4]~_emulated ;
+--------+--------------+----------------+------------------+-------+------------+---------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'reset_n'                                                             ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; reset_n ; Rise       ; reset_n                      ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; reset_n~input|o              ;
; 0.362  ; 0.362        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[0]~43|datad           ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[0]~43|combout         ;
; 0.388  ; 0.388        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[2]~26|datad           ;
; 0.388  ; 0.388        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[3]~21|datad           ;
; 0.388  ; 0.388        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[6]~6|datad            ;
; 0.388  ; 0.388        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[7]~1|datad            ;
; 0.389  ; 0.389        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[1]~31|datad           ;
; 0.389  ; 0.389        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[4]~16|datad           ;
; 0.394  ; 0.394        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[0]~36|datad           ;
; 0.394  ; 0.394        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[5]~11|datad           ;
; 0.401  ; 0.401        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[0]~43clkctrl|inclk[0] ;
; 0.401  ; 0.401        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[0]~43clkctrl|outclk   ;
; 0.410  ; 0.410        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[2]~26                 ;
; 0.410  ; 0.410        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[3]~21                 ;
; 0.410  ; 0.410        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[6]~6                  ;
; 0.410  ; 0.410        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[7]~1                  ;
; 0.411  ; 0.411        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[1]~31                 ;
; 0.411  ; 0.411        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[4]~16                 ;
; 0.416  ; 0.416        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[0]~36                 ;
; 0.416  ; 0.416        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[5]~11                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; reset_n~input|i              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; reset_n~input|i              ;
; 0.577  ; 0.577        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[0]~36                 ;
; 0.577  ; 0.577        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[5]~11                 ;
; 0.582  ; 0.582        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[4]~16                 ;
; 0.583  ; 0.583        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[1]~31                 ;
; 0.583  ; 0.583        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[2]~26                 ;
; 0.583  ; 0.583        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[3]~21                 ;
; 0.583  ; 0.583        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[6]~6                  ;
; 0.583  ; 0.583        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[7]~1                  ;
; 0.594  ; 0.594        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[0]~43clkctrl|inclk[0] ;
; 0.594  ; 0.594        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[0]~43clkctrl|outclk   ;
; 0.601  ; 0.601        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[0]~36|datad           ;
; 0.601  ; 0.601        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[5]~11|datad           ;
; 0.606  ; 0.606        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[4]~16|datad           ;
; 0.607  ; 0.607        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[1]~31|datad           ;
; 0.607  ; 0.607        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[2]~26|datad           ;
; 0.607  ; 0.607        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[3]~21|datad           ;
; 0.607  ; 0.607        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[6]~6|datad            ;
; 0.607  ; 0.607        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[7]~1|datad            ;
; 0.612  ; 0.612        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[0]~43|combout         ;
; 0.636  ; 0.636        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[0]~43|datad           ;
; 0.663  ; 0.663        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; reset_n~input|o              ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'rx_req'                                                            ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; rx_req ; Rise       ; rx_req                      ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_req~input|o              ;
; 0.363  ; 0.363        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; process_1~0|datad           ;
; 0.385  ; 0.385        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; process_1~0|combout         ;
; 0.407  ; 0.407        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[0]$latch|datad      ;
; 0.407  ; 0.407        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[3]$latch|datad      ;
; 0.407  ; 0.407        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[4]$latch|datad      ;
; 0.407  ; 0.407        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[5]$latch|datad      ;
; 0.407  ; 0.407        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[6]$latch|datad      ;
; 0.407  ; 0.407        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[7]$latch|datad      ;
; 0.408  ; 0.408        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[1]$latch|datad      ;
; 0.408  ; 0.408        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[2]$latch|datad      ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; process_1~0clkctrl|inclk[0] ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; process_1~0clkctrl|outclk   ;
; 0.429  ; 0.429        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[0]$latch            ;
; 0.429  ; 0.429        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[3]$latch            ;
; 0.429  ; 0.429        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[4]$latch            ;
; 0.429  ; 0.429        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[5]$latch            ;
; 0.429  ; 0.429        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[6]$latch            ;
; 0.429  ; 0.429        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[7]$latch            ;
; 0.430  ; 0.430        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[1]$latch            ;
; 0.430  ; 0.430        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[2]$latch            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_req~input|i              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_req~input|i              ;
; 0.564  ; 0.564        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[0]$latch            ;
; 0.564  ; 0.564        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[1]$latch            ;
; 0.564  ; 0.564        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[2]$latch            ;
; 0.564  ; 0.564        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[3]$latch            ;
; 0.564  ; 0.564        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[4]$latch            ;
; 0.564  ; 0.564        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[5]$latch            ;
; 0.564  ; 0.564        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[6]$latch            ;
; 0.564  ; 0.564        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[7]$latch            ;
; 0.579  ; 0.579        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; process_1~0clkctrl|inclk[0] ;
; 0.579  ; 0.579        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; process_1~0clkctrl|outclk   ;
; 0.588  ; 0.588        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[0]$latch|datad      ;
; 0.588  ; 0.588        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[1]$latch|datad      ;
; 0.588  ; 0.588        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[2]$latch|datad      ;
; 0.588  ; 0.588        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[3]$latch|datad      ;
; 0.588  ; 0.588        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[4]$latch|datad      ;
; 0.588  ; 0.588        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[5]$latch|datad      ;
; 0.588  ; 0.588        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[6]$latch|datad      ;
; 0.588  ; 0.588        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[7]$latch|datad      ;
; 0.611  ; 0.611        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; process_1~0|combout         ;
; 0.635  ; 0.635        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; process_1~0|datad           ;
; 0.663  ; 0.663        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_req~input|o              ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------+


+------------------------------------------------------------------------------+
; Setup Times                                                                  ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; tx_load_data[*]  ; reset_n    ; 1.060 ; 1.525 ; Fall       ; reset_n         ;
;  tx_load_data[0] ; reset_n    ; 0.809 ; 1.147 ; Fall       ; reset_n         ;
;  tx_load_data[1] ; reset_n    ; 0.545 ; 0.899 ; Fall       ; reset_n         ;
;  tx_load_data[2] ; reset_n    ; 0.470 ; 0.856 ; Fall       ; reset_n         ;
;  tx_load_data[3] ; reset_n    ; 0.662 ; 1.011 ; Fall       ; reset_n         ;
;  tx_load_data[4] ; reset_n    ; 1.060 ; 1.525 ; Fall       ; reset_n         ;
;  tx_load_data[5] ; reset_n    ; 0.697 ; 1.052 ; Fall       ; reset_n         ;
;  tx_load_data[6] ; reset_n    ; 0.497 ; 0.856 ; Fall       ; reset_n         ;
;  tx_load_data[7] ; reset_n    ; 0.728 ; 1.081 ; Fall       ; reset_n         ;
; reset_n          ; sclk       ; 1.094 ; 1.247 ; Rise       ; sclk            ;
; rx_req           ; sclk       ; 1.130 ; 1.215 ; Rise       ; sclk            ;
; ss_n             ; sclk       ; 4.437 ; 4.702 ; Rise       ; sclk            ;
; st_load_en       ; sclk       ; 3.795 ; 4.127 ; Rise       ; sclk            ;
; st_load_roe      ; sclk       ; 3.252 ; 3.592 ; Rise       ; sclk            ;
; st_load_rrdy     ; sclk       ; 2.892 ; 3.252 ; Rise       ; sclk            ;
; st_load_trdy     ; sclk       ; 3.273 ; 3.659 ; Rise       ; sclk            ;
; tx_load_data[*]  ; sclk       ; 2.198 ; 2.646 ; Rise       ; sclk            ;
;  tx_load_data[0] ; sclk       ; 2.185 ; 2.559 ; Rise       ; sclk            ;
;  tx_load_data[1] ; sclk       ; 1.777 ; 2.120 ; Rise       ; sclk            ;
;  tx_load_data[2] ; sclk       ; 1.791 ; 2.161 ; Rise       ; sclk            ;
;  tx_load_data[3] ; sclk       ; 1.825 ; 2.171 ; Rise       ; sclk            ;
;  tx_load_data[4] ; sclk       ; 2.198 ; 2.646 ; Rise       ; sclk            ;
;  tx_load_data[5] ; sclk       ; 1.872 ; 2.264 ; Rise       ; sclk            ;
;  tx_load_data[6] ; sclk       ; 1.772 ; 2.133 ; Rise       ; sclk            ;
;  tx_load_data[7] ; sclk       ; 2.025 ; 2.368 ; Rise       ; sclk            ;
; tx_load_en       ; sclk       ; 3.261 ; 3.625 ; Rise       ; sclk            ;
; mosi             ; sclk       ; 3.270 ; 3.663 ; Fall       ; sclk            ;
; reset_n          ; sclk       ; 0.549 ; 0.665 ; Fall       ; sclk            ;
; rx_req           ; sclk       ; 0.548 ; 0.696 ; Fall       ; sclk            ;
; ss_n             ; sclk       ; 3.928 ; 4.257 ; Fall       ; sclk            ;
; st_load_en       ; sclk       ; 3.286 ; 3.682 ; Fall       ; sclk            ;
; st_load_roe      ; sclk       ; 2.676 ; 2.995 ; Fall       ; sclk            ;
; st_load_rrdy     ; sclk       ; 2.373 ; 2.670 ; Fall       ; sclk            ;
; st_load_trdy     ; sclk       ; 2.876 ; 3.275 ; Fall       ; sclk            ;
; tx_load_en       ; sclk       ; 2.864 ; 3.241 ; Fall       ; sclk            ;
+------------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; tx_load_data[*]  ; reset_n    ; 0.417  ; 0.072  ; Fall       ; reset_n         ;
;  tx_load_data[0] ; reset_n    ; -0.017 ; -0.347 ; Fall       ; reset_n         ;
;  tx_load_data[1] ; reset_n    ; 0.233  ; -0.113 ; Fall       ; reset_n         ;
;  tx_load_data[2] ; reset_n    ; 0.417  ; 0.040  ; Fall       ; reset_n         ;
;  tx_load_data[3] ; reset_n    ; 0.377  ; 0.045  ; Fall       ; reset_n         ;
;  tx_load_data[4] ; reset_n    ; -0.143 ; -0.596 ; Fall       ; reset_n         ;
;  tx_load_data[5] ; reset_n    ; 0.223  ; -0.116 ; Fall       ; reset_n         ;
;  tx_load_data[6] ; reset_n    ; 0.414  ; 0.072  ; Fall       ; reset_n         ;
;  tx_load_data[7] ; reset_n    ; 0.195  ; -0.150 ; Fall       ; reset_n         ;
; reset_n          ; sclk       ; -0.055 ; -0.291 ; Rise       ; sclk            ;
; rx_req           ; sclk       ; -0.776 ; -0.873 ; Rise       ; sclk            ;
; ss_n             ; sclk       ; -2.642 ; -2.980 ; Rise       ; sclk            ;
; st_load_en       ; sclk       ; -2.502 ; -2.866 ; Rise       ; sclk            ;
; st_load_roe      ; sclk       ; -2.813 ; -3.149 ; Rise       ; sclk            ;
; st_load_rrdy     ; sclk       ; -2.475 ; -2.821 ; Rise       ; sclk            ;
; st_load_trdy     ; sclk       ; -2.758 ; -3.070 ; Rise       ; sclk            ;
; tx_load_data[*]  ; sclk       ; -1.367 ; -1.699 ; Rise       ; sclk            ;
;  tx_load_data[0] ; sclk       ; -1.733 ; -2.066 ; Rise       ; sclk            ;
;  tx_load_data[1] ; sclk       ; -1.371 ; -1.699 ; Rise       ; sclk            ;
;  tx_load_data[2] ; sclk       ; -1.384 ; -1.740 ; Rise       ; sclk            ;
;  tx_load_data[3] ; sclk       ; -1.418 ; -1.749 ; Rise       ; sclk            ;
;  tx_load_data[4] ; sclk       ; -1.776 ; -2.205 ; Rise       ; sclk            ;
;  tx_load_data[5] ; sclk       ; -1.393 ; -1.777 ; Rise       ; sclk            ;
;  tx_load_data[6] ; sclk       ; -1.367 ; -1.713 ; Rise       ; sclk            ;
;  tx_load_data[7] ; sclk       ; -1.558 ; -1.872 ; Rise       ; sclk            ;
; tx_load_en       ; sclk       ; -2.397 ; -2.770 ; Rise       ; sclk            ;
; mosi             ; sclk       ; -0.961 ; -1.359 ; Fall       ; sclk            ;
; reset_n          ; sclk       ; -0.076 ; -0.207 ; Fall       ; sclk            ;
; rx_req           ; sclk       ; -0.187 ; -0.287 ; Fall       ; sclk            ;
; ss_n             ; sclk       ; -2.195 ; -2.551 ; Fall       ; sclk            ;
; st_load_en       ; sclk       ; -1.933 ; -2.370 ; Fall       ; sclk            ;
; st_load_roe      ; sclk       ; -2.240 ; -2.568 ; Fall       ; sclk            ;
; st_load_rrdy     ; sclk       ; -1.889 ; -2.232 ; Fall       ; sclk            ;
; st_load_trdy     ; sclk       ; -2.300 ; -2.627 ; Fall       ; sclk            ;
; tx_load_en       ; sclk       ; -2.320 ; -2.706 ; Fall       ; sclk            ;
+------------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; roe         ; reset_n    ; 4.589 ; 4.660 ; Rise       ; reset_n         ;
; rrdy        ; reset_n    ; 4.730 ; 4.795 ; Rise       ; reset_n         ;
; trdy        ; reset_n    ; 4.748 ; 4.756 ; Rise       ; reset_n         ;
; roe         ; reset_n    ; 4.589 ; 4.660 ; Fall       ; reset_n         ;
; rrdy        ; reset_n    ; 4.730 ; 4.795 ; Fall       ; reset_n         ;
; trdy        ; reset_n    ; 4.748 ; 4.756 ; Fall       ; reset_n         ;
; rrdy        ; rx_req     ; 4.877 ; 4.678 ; Rise       ; rx_req          ;
; rrdy        ; rx_req     ; 4.877 ; 4.678 ; Fall       ; rx_req          ;
; rx_data[*]  ; rx_req     ; 9.277 ; 9.281 ; Fall       ; rx_req          ;
;  rx_data[0] ; rx_req     ; 7.439 ; 7.340 ; Fall       ; rx_req          ;
;  rx_data[1] ; rx_req     ; 8.464 ; 8.399 ; Fall       ; rx_req          ;
;  rx_data[2] ; rx_req     ; 8.068 ; 8.010 ; Fall       ; rx_req          ;
;  rx_data[3] ; rx_req     ; 8.597 ; 8.652 ; Fall       ; rx_req          ;
;  rx_data[4] ; rx_req     ; 8.308 ; 8.231 ; Fall       ; rx_req          ;
;  rx_data[5] ; rx_req     ; 9.277 ; 9.281 ; Fall       ; rx_req          ;
;  rx_data[6] ; rx_req     ; 8.367 ; 8.341 ; Fall       ; rx_req          ;
;  rx_data[7] ; rx_req     ; 8.313 ; 8.285 ; Fall       ; rx_req          ;
; miso        ; sclk       ; 5.805 ; 5.716 ; Rise       ; sclk            ;
; roe         ; sclk       ; 5.713 ; 5.644 ; Fall       ; sclk            ;
; rrdy        ; sclk       ; 5.835 ; 5.791 ; Fall       ; sclk            ;
; trdy        ; sclk       ; 5.946 ; 5.828 ; Fall       ; sclk            ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; roe         ; reset_n    ; 4.511 ; 4.582 ; Rise       ; reset_n         ;
; rrdy        ; reset_n    ; 4.646 ; 4.714 ; Rise       ; reset_n         ;
; trdy        ; reset_n    ; 4.664 ; 4.675 ; Rise       ; reset_n         ;
; roe         ; reset_n    ; 4.511 ; 4.582 ; Fall       ; reset_n         ;
; rrdy        ; reset_n    ; 4.646 ; 4.714 ; Fall       ; reset_n         ;
; trdy        ; reset_n    ; 4.664 ; 4.675 ; Fall       ; reset_n         ;
; rrdy        ; rx_req     ; 4.796 ; 4.592 ; Rise       ; rx_req          ;
; rrdy        ; rx_req     ; 4.796 ; 4.592 ; Fall       ; rx_req          ;
; rx_data[*]  ; rx_req     ; 7.264 ; 7.168 ; Fall       ; rx_req          ;
;  rx_data[0] ; rx_req     ; 7.264 ; 7.168 ; Fall       ; rx_req          ;
;  rx_data[1] ; rx_req     ; 8.247 ; 8.184 ; Fall       ; rx_req          ;
;  rx_data[2] ; rx_req     ; 7.866 ; 7.810 ; Fall       ; rx_req          ;
;  rx_data[3] ; rx_req     ; 8.375 ; 8.427 ; Fall       ; rx_req          ;
;  rx_data[4] ; rx_req     ; 8.098 ; 8.023 ; Fall       ; rx_req          ;
;  rx_data[5] ; rx_req     ; 9.075 ; 9.083 ; Fall       ; rx_req          ;
;  rx_data[6] ; rx_req     ; 8.153 ; 8.128 ; Fall       ; rx_req          ;
;  rx_data[7] ; rx_req     ; 8.102 ; 8.074 ; Fall       ; rx_req          ;
; miso        ; sclk       ; 5.672 ; 5.586 ; Rise       ; sclk            ;
; roe         ; sclk       ; 5.539 ; 5.478 ; Fall       ; sclk            ;
; rrdy        ; sclk       ; 5.661 ; 5.588 ; Fall       ; sclk            ;
; trdy        ; sclk       ; 5.762 ; 5.654 ; Fall       ; sclk            ;
+-------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------+
; Propagation Delay                                          ;
+--------------+-------------+-------+-------+-------+-------+
; Input Port   ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+--------------+-------------+-------+-------+-------+-------+
; ss_n         ; busy        ;       ; 5.477 ; 5.736 ;       ;
; ss_n         ; roe         ; 7.678 ; 7.965 ; 8.302 ; 7.901 ;
; ss_n         ; rrdy        ; 7.266 ; 7.487 ; 7.884 ; 7.524 ;
; ss_n         ; trdy        ; 6.987 ; 8.068 ; 8.511 ; 7.217 ;
; st_load_en   ; roe         ; 7.036 ; 7.323 ; 7.727 ; 7.326 ;
; st_load_en   ; rrdy        ; 6.624 ; 6.845 ; 7.309 ; 6.949 ;
; st_load_en   ; trdy        ; 6.831 ; 7.426 ; 7.936 ; 7.132 ;
; st_load_roe  ; roe         ; 6.852 ;       ;       ; 7.120 ;
; st_load_rrdy ; rrdy        ; 6.554 ;       ;       ; 6.800 ;
; st_load_trdy ; trdy        ; 7.130 ;       ;       ; 7.415 ;
; tx_load_en   ; trdy        ; 7.118 ;       ;       ; 7.381 ;
+--------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------+
; Minimum Propagation Delay                                  ;
+--------------+-------------+-------+-------+-------+-------+
; Input Port   ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+--------------+-------------+-------+-------+-------+-------+
; ss_n         ; busy        ;       ; 5.365 ; 5.618 ;       ;
; ss_n         ; roe         ; 7.418 ; 7.748 ; 8.079 ; 7.661 ;
; ss_n         ; rrdy        ; 7.059 ; 7.061 ; 7.445 ; 7.330 ;
; ss_n         ; trdy        ; 6.759 ; 7.847 ; 8.280 ; 7.007 ;
; st_load_en   ; roe         ; 6.801 ; 7.131 ; 7.524 ; 7.106 ;
; st_load_en   ; rrdy        ; 6.442 ; 6.674 ; 7.128 ; 6.775 ;
; st_load_en   ; trdy        ; 6.608 ; 6.569 ; 6.972 ; 6.922 ;
; st_load_roe  ; roe         ; 6.675 ;       ;       ; 6.943 ;
; st_load_rrdy ; rrdy        ; 6.398 ;       ;       ; 6.637 ;
; st_load_trdy ; trdy        ; 6.864 ;       ;       ; 7.083 ;
; tx_load_en   ; trdy        ; 6.884 ;       ;       ; 7.162 ;
+--------------+-------------+-------+-------+-------+-------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; miso      ; sclk       ; 5.827 ; 5.829 ; Rise       ; sclk            ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; miso      ; sclk       ; 5.307 ; 5.307 ; Rise       ; sclk            ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; miso      ; sclk       ; 5.792     ; 5.792     ; Rise       ; sclk            ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; miso      ; sclk       ; 5.272     ; 5.373     ; Rise       ; sclk            ;
+-----------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+--------+--------+------------------+
; Clock  ; Slack  ; End Point TNS    ;
+--------+--------+------------------+
; sclk   ; -1.679 ; -17.404          ;
; rx_req ; 0.325  ; 0.000            ;
+--------+--------+------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+--------+--------+-----------------+
; Clock  ; Slack  ; End Point TNS   ;
+--------+--------+-----------------+
; rx_req ; -0.148 ; -0.783          ;
; sclk   ; 0.012  ; 0.000           ;
+--------+--------+-----------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+---------+--------+--------------------+
; Clock   ; Slack  ; End Point TNS      ;
+---------+--------+--------------------+
; sclk    ; -0.230 ; -4.829             ;
; rx_req  ; 0.738  ; 0.000              ;
; reset_n ; 0.788  ; 0.000              ;
+---------+--------+--------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+---------+--------+-------------------+
; Clock   ; Slack  ; End Point TNS     ;
+---------+--------+-------------------+
; reset_n ; -0.535 ; -4.183            ;
; rx_req  ; -0.516 ; -4.031            ;
; sclk    ; -0.030 ; -0.256            ;
+---------+--------+-------------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+---------+--------+-------------------------------+
; Clock   ; Slack  ; End Point TNS                 ;
+---------+--------+-------------------------------+
; sclk    ; -3.000 ; -49.249                       ;
; reset_n ; -3.000 ; -3.000                        ;
; rx_req  ; -3.000 ; -3.000                        ;
+---------+--------+-------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'sclk'                                                                                      ;
+--------+--------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+---------------------+--------------+-------------+--------------+------------+------------+
; -1.679 ; tx_buf[0]~36       ; tx_buf[1]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.259     ; 0.897      ;
; -1.679 ; tx_buf[6]~6        ; tx_buf[7]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.282     ; 0.874      ;
; -1.654 ; tx_buf[7]~1        ; miso~reg0           ; reset_n      ; sclk        ; 0.500        ; -1.262     ; 0.869      ;
; -1.620 ; tx_buf[3]~21       ; tx_buf[4]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.280     ; 0.817      ;
; -1.611 ; tx_buf[5]~11       ; tx_buf[6]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.258     ; 0.830      ;
; -1.604 ; tx_buf[7]~1        ; tx_buf[0]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.279     ; 0.802      ;
; -1.558 ; tx_buf[1]~31       ; tx_buf[2]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.281     ; 0.754      ;
; -1.552 ; tx_buf[2]~26       ; tx_buf[3]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.280     ; 0.749      ;
; -1.551 ; tx_buf[4]~16       ; tx_buf[5]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.278     ; 0.750      ;
; -1.348 ; tx_buf[4]~16       ; tx_buf[4]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.278     ; 0.547      ;
; -1.312 ; tx_buf[3]~21       ; tx_buf[3]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.280     ; 0.509      ;
; -1.290 ; tx_buf[2]~26       ; tx_buf[2]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.280     ; 0.487      ;
; -1.286 ; rrdy~reg0_emulated ; miso~reg0           ; sclk         ; sclk        ; 0.500        ; -0.556     ; 1.237      ;
; -1.263 ; rd_add             ; miso~en             ; sclk         ; sclk        ; 0.500        ; -0.539     ; 1.231      ;
; -1.258 ; tx_buf[5]~11       ; tx_buf[5]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.258     ; 0.477      ;
; -1.238 ; trdy~reg0_emulated ; miso~reg0           ; sclk         ; sclk        ; 0.500        ; -0.575     ; 1.170      ;
; -1.228 ; roe~reg0_emulated  ; miso~reg0           ; sclk         ; sclk        ; 0.500        ; -0.540     ; 1.195      ;
; -1.215 ; tx_buf[7]~1        ; tx_buf[7]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.279     ; 0.413      ;
; -1.210 ; tx_buf[6]~6        ; tx_buf[6]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.282     ; 0.405      ;
; -1.161 ; tx_buf[0]~36       ; tx_buf[0]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.259     ; 0.379      ;
; -1.137 ; tx_buf[1]~31       ; tx_buf[1]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.281     ; 0.333      ;
; -1.085 ; bit_cnt[1]         ; miso~en             ; sclk         ; sclk        ; 1.000        ; -0.058     ; 2.034      ;
; -1.017 ; rd_add             ; miso~reg0           ; sclk         ; sclk        ; 0.500        ; -0.540     ; 0.984      ;
; -0.973 ; rd_add             ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 0.500        ; -0.562     ; 0.918      ;
; -0.973 ; rd_add             ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 0.500        ; -0.562     ; 0.918      ;
; -0.973 ; rd_add             ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 0.500        ; -0.562     ; 0.918      ;
; -0.973 ; rd_add             ; tx_buf[4]~_emulated ; sclk         ; sclk        ; 0.500        ; -0.562     ; 0.918      ;
; -0.973 ; rd_add             ; tx_buf[3]~_emulated ; sclk         ; sclk        ; 0.500        ; -0.562     ; 0.918      ;
; -0.973 ; rd_add             ; tx_buf[2]~_emulated ; sclk         ; sclk        ; 0.500        ; -0.562     ; 0.918      ;
; -0.973 ; rd_add             ; tx_buf[1]~_emulated ; sclk         ; sclk        ; 0.500        ; -0.562     ; 0.918      ;
; -0.973 ; rd_add             ; tx_buf[0]~_emulated ; sclk         ; sclk        ; 0.500        ; -0.562     ; 0.918      ;
; -0.945 ; bit_cnt[8]         ; miso~en             ; sclk         ; sclk        ; 1.000        ; -0.058     ; 1.894      ;
; -0.939 ; bit_cnt[9]         ; miso~en             ; sclk         ; sclk        ; 1.000        ; -0.058     ; 1.888      ;
; -0.932 ; bit_cnt[1]         ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.081     ; 1.858      ;
; -0.932 ; bit_cnt[1]         ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.081     ; 1.858      ;
; -0.932 ; bit_cnt[1]         ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.081     ; 1.858      ;
; -0.932 ; bit_cnt[1]         ; tx_buf[4]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.081     ; 1.858      ;
; -0.932 ; bit_cnt[1]         ; tx_buf[3]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.081     ; 1.858      ;
; -0.932 ; bit_cnt[1]         ; tx_buf[2]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.081     ; 1.858      ;
; -0.932 ; bit_cnt[1]         ; tx_buf[1]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.081     ; 1.858      ;
; -0.932 ; bit_cnt[1]         ; tx_buf[0]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.081     ; 1.858      ;
; -0.865 ; bit_cnt[1]         ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; -0.062     ; 1.810      ;
; -0.831 ; bit_cnt[10]        ; miso~en             ; sclk         ; sclk        ; 1.000        ; -0.011     ; 1.827      ;
; -0.776 ; bit_cnt[3]         ; miso~en             ; sclk         ; sclk        ; 1.000        ; -0.058     ; 1.725      ;
; -0.756 ; bit_cnt[6]         ; miso~en             ; sclk         ; sclk        ; 1.000        ; -0.011     ; 1.752      ;
; -0.702 ; bit_cnt[8]         ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; -0.062     ; 1.647      ;
; -0.696 ; bit_cnt[9]         ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; -0.062     ; 1.641      ;
; -0.662 ; reset_n            ; tx_buf[6]~_emulated ; reset_n      ; sclk        ; 0.500        ; 1.341      ; 2.480      ;
; -0.658 ; reset_n            ; miso~reg0           ; reset_n      ; sclk        ; 0.500        ; 1.358      ; 2.493      ;
; -0.652 ; bit_cnt[16]        ; miso~en             ; sclk         ; sclk        ; 1.000        ; -0.058     ; 1.601      ;
; -0.649 ; bit_cnt[7]         ; miso~en             ; sclk         ; sclk        ; 1.000        ; -0.011     ; 1.645      ;
; -0.640 ; bit_cnt[2]         ; miso~en             ; sclk         ; sclk        ; 1.000        ; -0.058     ; 1.589      ;
; -0.631 ; bit_cnt[4]         ; miso~en             ; sclk         ; sclk        ; 1.000        ; -0.058     ; 1.580      ;
; -0.626 ; bit_cnt[0]         ; miso~en             ; sclk         ; sclk        ; 1.000        ; -0.058     ; 1.575      ;
; -0.616 ; bit_cnt[3]         ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.081     ; 1.542      ;
; -0.616 ; bit_cnt[3]         ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.081     ; 1.542      ;
; -0.616 ; bit_cnt[3]         ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.081     ; 1.542      ;
; -0.616 ; bit_cnt[3]         ; tx_buf[4]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.081     ; 1.542      ;
; -0.616 ; bit_cnt[3]         ; tx_buf[3]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.081     ; 1.542      ;
; -0.616 ; bit_cnt[3]         ; tx_buf[2]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.081     ; 1.542      ;
; -0.616 ; bit_cnt[3]         ; tx_buf[1]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.081     ; 1.542      ;
; -0.616 ; bit_cnt[3]         ; tx_buf[0]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.081     ; 1.542      ;
; -0.616 ; reset_n            ; tx_buf[1]~_emulated ; reset_n      ; sclk        ; 0.500        ; 1.341      ; 2.434      ;
; -0.608 ; bit_cnt[10]        ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; -0.035     ; 1.580      ;
; -0.585 ; bit_cnt[5]         ; miso~en             ; sclk         ; sclk        ; 1.000        ; -0.070     ; 1.522      ;
; -0.577 ; reset_n            ; tx_buf[3]~_emulated ; reset_n      ; sclk        ; 0.500        ; 1.341      ; 2.395      ;
; -0.566 ; reset_n            ; tx_buf[2]~_emulated ; reset_n      ; sclk        ; 0.500        ; 1.341      ; 2.384      ;
; -0.565 ; reset_n            ; tx_buf[5]~_emulated ; reset_n      ; sclk        ; 0.500        ; 1.341      ; 2.383      ;
; -0.565 ; rx_req             ; miso~reg0           ; rx_req       ; sclk        ; 0.500        ; 1.358      ; 2.400      ;
; -0.556 ; bit_cnt[6]         ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; -0.035     ; 1.528      ;
; -0.549 ; bit_cnt[6]         ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.052     ; 1.504      ;
; -0.549 ; bit_cnt[6]         ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.052     ; 1.504      ;
; -0.549 ; bit_cnt[6]         ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.052     ; 1.504      ;
; -0.549 ; bit_cnt[6]         ; tx_buf[4]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.052     ; 1.504      ;
; -0.549 ; bit_cnt[6]         ; tx_buf[3]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.052     ; 1.504      ;
; -0.549 ; bit_cnt[6]         ; tx_buf[2]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.052     ; 1.504      ;
; -0.549 ; bit_cnt[6]         ; tx_buf[1]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.052     ; 1.504      ;
; -0.549 ; bit_cnt[6]         ; tx_buf[0]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.052     ; 1.504      ;
; -0.536 ; reset_n            ; tx_buf[4]~_emulated ; reset_n      ; sclk        ; 0.500        ; 1.341      ; 2.354      ;
; -0.535 ; reset_n            ; tx_buf[0]~_emulated ; reset_n      ; sclk        ; 0.500        ; 1.341      ; 2.353      ;
; -0.533 ; bit_cnt[3]         ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; -0.062     ; 1.478      ;
; -0.527 ; reset_n            ; tx_buf[7]~_emulated ; reset_n      ; sclk        ; 0.500        ; 1.341      ; 2.345      ;
; -0.480 ; bit_cnt[2]         ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.081     ; 1.406      ;
; -0.480 ; bit_cnt[2]         ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.081     ; 1.406      ;
; -0.480 ; bit_cnt[2]         ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.081     ; 1.406      ;
; -0.480 ; bit_cnt[2]         ; tx_buf[4]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.081     ; 1.406      ;
; -0.480 ; bit_cnt[2]         ; tx_buf[3]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.081     ; 1.406      ;
; -0.480 ; bit_cnt[2]         ; tx_buf[2]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.081     ; 1.406      ;
; -0.480 ; bit_cnt[2]         ; tx_buf[1]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.081     ; 1.406      ;
; -0.480 ; bit_cnt[2]         ; tx_buf[0]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.081     ; 1.406      ;
; -0.471 ; bit_cnt[4]         ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.081     ; 1.397      ;
; -0.471 ; bit_cnt[4]         ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.081     ; 1.397      ;
; -0.471 ; bit_cnt[4]         ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.081     ; 1.397      ;
; -0.471 ; bit_cnt[4]         ; tx_buf[4]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.081     ; 1.397      ;
; -0.471 ; bit_cnt[4]         ; tx_buf[3]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.081     ; 1.397      ;
; -0.471 ; bit_cnt[4]         ; tx_buf[2]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.081     ; 1.397      ;
; -0.471 ; bit_cnt[4]         ; tx_buf[1]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.081     ; 1.397      ;
; -0.471 ; bit_cnt[4]         ; tx_buf[0]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.081     ; 1.397      ;
; -0.449 ; bit_cnt[7]         ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; -0.035     ; 1.421      ;
; -0.442 ; bit_cnt[7]         ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.052     ; 1.397      ;
+--------+--------------------+---------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'rx_req'                                                                       ;
+-------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; 0.325 ; rx_buf[7] ; rx_data[7]$latch ; sclk         ; rx_req      ; 1.000        ; 0.641      ; 0.879      ;
; 0.333 ; rx_buf[6] ; rx_data[6]$latch ; sclk         ; rx_req      ; 1.000        ; 0.641      ; 0.862      ;
; 0.365 ; rx_buf[0] ; rx_data[0]$latch ; sclk         ; rx_req      ; 1.000        ; 0.643      ; 0.850      ;
; 0.393 ; rx_buf[2] ; rx_data[2]$latch ; sclk         ; rx_req      ; 1.000        ; 0.643      ; 0.813      ;
; 0.403 ; rx_buf[5] ; rx_data[5]$latch ; sclk         ; rx_req      ; 1.000        ; 0.638      ; 0.878      ;
; 0.419 ; rx_buf[3] ; rx_data[3]$latch ; sclk         ; rx_req      ; 1.000        ; 0.643      ; 0.784      ;
; 0.432 ; rx_buf[1] ; rx_data[1]$latch ; sclk         ; rx_req      ; 1.000        ; 0.643      ; 0.855      ;
; 0.433 ; rx_buf[4] ; rx_data[4]$latch ; sclk         ; rx_req      ; 1.000        ; 0.641      ; 0.851      ;
+-------+-----------+------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'rx_req'                                                                         ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; -0.148 ; rx_buf[3] ; rx_data[3]$latch ; sclk         ; rx_req      ; 0.000        ; 0.787      ; 0.669      ;
; -0.125 ; rx_buf[2] ; rx_data[2]$latch ; sclk         ; rx_req      ; 0.000        ; 0.787      ; 0.692      ;
; -0.097 ; rx_buf[4] ; rx_data[4]$latch ; sclk         ; rx_req      ; 0.000        ; 0.785      ; 0.718      ;
; -0.097 ; rx_buf[0] ; rx_data[0]$latch ; sclk         ; rx_req      ; 0.000        ; 0.787      ; 0.720      ;
; -0.090 ; rx_buf[1] ; rx_data[1]$latch ; sclk         ; rx_req      ; 0.000        ; 0.787      ; 0.727      ;
; -0.088 ; rx_buf[6] ; rx_data[6]$latch ; sclk         ; rx_req      ; 0.000        ; 0.785      ; 0.727      ;
; -0.071 ; rx_buf[5] ; rx_data[5]$latch ; sclk         ; rx_req      ; 0.000        ; 0.782      ; 0.741      ;
; -0.067 ; rx_buf[7] ; rx_data[7]$latch ; sclk         ; rx_req      ; 0.000        ; 0.785      ; 0.748      ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'sclk'                                                                                       ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node           ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; 0.012 ; reset_n             ; roe~reg0_emulated   ; reset_n      ; sclk        ; 0.000        ; 1.912      ; 2.038      ;
; 0.015 ; reset_n             ; tx_buf[5]~_emulated ; reset_n      ; sclk        ; 0.000        ; 1.395      ; 1.524      ;
; 0.016 ; reset_n             ; tx_buf[2]~_emulated ; reset_n      ; sclk        ; 0.000        ; 1.395      ; 1.525      ;
; 0.017 ; reset_n             ; tx_buf[3]~_emulated ; reset_n      ; sclk        ; 0.000        ; 1.395      ; 1.526      ;
; 0.046 ; rx_req              ; rrdy~reg0_emulated  ; rx_req       ; sclk        ; 0.000        ; 1.928      ; 2.088      ;
; 0.047 ; reset_n             ; tx_buf[6]~_emulated ; reset_n      ; sclk        ; 0.000        ; 1.395      ; 1.556      ;
; 0.054 ; reset_n             ; trdy~reg0_emulated  ; reset_n      ; sclk        ; 0.000        ; 1.943      ; 2.111      ;
; 0.078 ; reset_n             ; tx_buf[1]~_emulated ; reset_n      ; sclk        ; 0.000        ; 1.395      ; 1.587      ;
; 0.080 ; rx_req              ; roe~reg0_emulated   ; rx_req       ; sclk        ; 0.000        ; 1.912      ; 2.106      ;
; 0.086 ; reset_n             ; roe~reg0_emulated   ; reset_n      ; sclk        ; -0.500       ; 1.912      ; 1.612      ;
; 0.088 ; reset_n             ; rrdy~reg0_emulated  ; reset_n      ; sclk        ; 0.000        ; 1.928      ; 2.130      ;
; 0.094 ; reset_n             ; tx_buf[7]~_emulated ; reset_n      ; sclk        ; 0.000        ; 1.395      ; 1.603      ;
; 0.094 ; reset_n             ; trdy~reg0_emulated  ; reset_n      ; sclk        ; -0.500       ; 1.943      ; 1.651      ;
; 0.101 ; reset_n             ; tx_buf[0]~_emulated ; reset_n      ; sclk        ; 0.000        ; 1.395      ; 1.610      ;
; 0.106 ; reset_n             ; tx_buf[4]~_emulated ; reset_n      ; sclk        ; 0.000        ; 1.395      ; 1.615      ;
; 0.134 ; rx_req              ; rrdy~reg0_emulated  ; rx_req       ; sclk        ; -0.500       ; 1.928      ; 1.676      ;
; 0.137 ; reset_n             ; rrdy~reg0_emulated  ; reset_n      ; sclk        ; -0.500       ; 1.928      ; 1.679      ;
; 0.144 ; reset_n             ; miso~reg0           ; reset_n      ; sclk        ; 0.000        ; 1.412      ; 1.670      ;
; 0.174 ; rx_req              ; roe~reg0_emulated   ; rx_req       ; sclk        ; -0.500       ; 1.912      ; 1.700      ;
; 0.199 ; rd_add              ; rd_add              ; sclk         ; sclk        ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; wr_add              ; wr_add              ; sclk         ; sclk        ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; rx_buf[0]           ; rx_buf[0]           ; sclk         ; sclk        ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; rx_buf[1]           ; rx_buf[1]           ; sclk         ; sclk        ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; rx_buf[2]           ; rx_buf[2]           ; sclk         ; sclk        ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; rx_buf[3]           ; rx_buf[3]           ; sclk         ; sclk        ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; rx_buf[4]           ; rx_buf[4]           ; sclk         ; sclk        ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; rx_buf[5]           ; rx_buf[5]           ; sclk         ; sclk        ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; rx_buf[6]           ; rx_buf[6]           ; sclk         ; sclk        ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; rx_buf[7]           ; rx_buf[7]           ; sclk         ; sclk        ; 0.000        ; 0.024      ; 0.307      ;
; 0.226 ; bit_cnt[0]          ; bit_cnt[1]          ; sclk         ; sclk        ; 0.000        ; 0.024      ; 0.334      ;
; 0.250 ; bit_cnt[16]         ; rx_buf[0]           ; sclk         ; sclk        ; -0.500       ; 0.585      ; 0.419      ;
; 0.291 ; bit_cnt[11]         ; bit_cnt[12]         ; sclk         ; sclk        ; 0.000        ; 0.024      ; 0.399      ;
; 0.292 ; bit_cnt[14]         ; bit_cnt[15]         ; sclk         ; sclk        ; 0.000        ; 0.024      ; 0.400      ;
; 0.293 ; bit_cnt[6]          ; bit_cnt[7]          ; sclk         ; sclk        ; 0.000        ; 0.023      ; 0.400      ;
; 0.295 ; bit_cnt[8]          ; bit_cnt[9]          ; sclk         ; sclk        ; 0.000        ; 0.024      ; 0.403      ;
; 0.314 ; bit_cnt[7]          ; bit_cnt[8]          ; sclk         ; sclk        ; 0.000        ; 0.074      ; 0.472      ;
; 0.325 ; bit_cnt[10]         ; rx_buf[6]           ; sclk         ; sclk        ; -0.500       ; 0.619      ; 0.528      ;
; 0.344 ; wr_add              ; rx_buf[5]           ; sclk         ; sclk        ; 0.000        ; 0.416      ; 0.844      ;
; 0.347 ; wr_add              ; rx_buf[6]           ; sclk         ; sclk        ; 0.000        ; 0.416      ; 0.847      ;
; 0.347 ; wr_add              ; rx_buf[2]           ; sclk         ; sclk        ; 0.000        ; 0.416      ; 0.847      ;
; 0.349 ; wr_add              ; rx_buf[7]           ; sclk         ; sclk        ; 0.000        ; 0.416      ; 0.849      ;
; 0.349 ; wr_add              ; rx_buf[0]           ; sclk         ; sclk        ; 0.000        ; 0.416      ; 0.849      ;
; 0.358 ; wr_add              ; rx_buf[4]           ; sclk         ; sclk        ; 0.000        ; 0.416      ; 0.858      ;
; 0.358 ; wr_add              ; rx_buf[3]           ; sclk         ; sclk        ; 0.000        ; 0.416      ; 0.858      ;
; 0.360 ; wr_add              ; rx_buf[1]           ; sclk         ; sclk        ; 0.000        ; 0.416      ; 0.860      ;
; 0.366 ; bit_cnt[12]         ; rx_buf[4]           ; sclk         ; sclk        ; -0.500       ; 0.585      ; 0.535      ;
; 0.387 ; bit_cnt[3]          ; bit_cnt[4]          ; sclk         ; sclk        ; 0.000        ; 0.024      ; 0.495      ;
; 0.423 ; wr_add              ; trdy~reg0_emulated  ; sclk         ; sclk        ; 0.000        ; 0.383      ; 0.890      ;
; 0.430 ; rx_req              ; miso~reg0           ; rx_req       ; sclk        ; 0.000        ; 1.412      ; 1.956      ;
; 0.440 ; bit_cnt[10]         ; bit_cnt[11]         ; sclk         ; sclk        ; 0.000        ; 0.074      ; 0.598      ;
; 0.443 ; bit_cnt[15]         ; rx_buf[1]           ; sclk         ; sclk        ; -0.500       ; 0.585      ; 0.612      ;
; 0.448 ; bit_cnt[16]         ; trdy~reg0_emulated  ; sclk         ; sclk        ; -0.500       ; 0.540      ; 0.572      ;
; 0.458 ; bit_cnt[15]         ; bit_cnt[16]         ; sclk         ; sclk        ; 0.000        ; 0.024      ; 0.566      ;
; 0.474 ; bit_cnt[4]          ; bit_cnt[5]          ; sclk         ; sclk        ; 0.000        ; 0.056      ; 0.614      ;
; 0.507 ; bit_cnt[2]          ; rd_add              ; sclk         ; sclk        ; -0.500       ; 0.526      ; 0.617      ;
; 0.528 ; bit_cnt[9]          ; trdy~reg0_emulated  ; sclk         ; sclk        ; -0.500       ; 0.540      ; 0.652      ;
; 0.586 ; bit_cnt[1]          ; bit_cnt[2]          ; sclk         ; sclk        ; 0.000        ; 0.024      ; 0.694      ;
; 0.590 ; wr_add              ; roe~reg0_emulated   ; sclk         ; sclk        ; 0.000        ; 0.352      ; 1.026      ;
; 0.599 ; bit_cnt[11]         ; roe~reg0_emulated   ; sclk         ; sclk        ; -0.500       ; 0.526      ; 0.709      ;
; 0.602 ; bit_cnt[14]         ; rx_buf[2]           ; sclk         ; sclk        ; -0.500       ; 0.585      ; 0.771      ;
; 0.617 ; bit_cnt[9]          ; rx_buf[7]           ; sclk         ; sclk        ; -0.500       ; 0.585      ; 0.786      ;
; 0.654 ; wr_add              ; rrdy~reg0_emulated  ; sclk         ; sclk        ; 0.000        ; 0.368      ; 1.106      ;
; 0.662 ; bit_cnt[5]          ; bit_cnt[6]          ; sclk         ; sclk        ; 0.000        ; 0.006      ; 0.752      ;
; 0.682 ; roe~reg0_emulated   ; roe~reg0_emulated   ; sclk         ; sclk        ; 0.000        ; 0.029      ; 0.795      ;
; 0.702 ; rrdy~reg0_emulated  ; rrdy~reg0_emulated  ; sclk         ; sclk        ; 0.000        ; 0.039      ; 0.825      ;
; 0.704 ; tx_buf[1]~_emulated ; tx_buf[2]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.023      ; 0.811      ;
; 0.708 ; bit_cnt[16]         ; rrdy~reg0_emulated  ; sclk         ; sclk        ; -0.500       ; 0.542      ; 0.834      ;
; 0.711 ; bit_cnt[13]         ; rx_buf[3]           ; sclk         ; sclk        ; -0.500       ; 0.585      ; 0.880      ;
; 0.723 ; trdy~reg0_emulated  ; trdy~reg0_emulated  ; sclk         ; sclk        ; 0.000        ; 0.033      ; 0.840      ;
; 0.736 ; rrdy~reg0_emulated  ; roe~reg0_emulated   ; sclk         ; sclk        ; 0.000        ; 0.023      ; 0.843      ;
; 0.745 ; bit_cnt[13]         ; bit_cnt[14]         ; sclk         ; sclk        ; 0.000        ; 0.024      ; 0.853      ;
; 0.753 ; rd_add              ; trdy~reg0_emulated  ; sclk         ; sclk        ; 0.000        ; 0.082      ; 0.919      ;
; 0.766 ; tx_buf[0]~_emulated ; tx_buf[1]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.023      ; 0.873      ;
; 0.781 ; tx_buf[4]~_emulated ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.023      ; 0.888      ;
; 0.781 ; bit_cnt[10]         ; rrdy~reg0_emulated  ; sclk         ; sclk        ; -0.500       ; 0.571      ; 0.936      ;
; 0.811 ; bit_cnt[9]          ; bit_cnt[10]         ; sclk         ; sclk        ; 0.000        ; 0.017      ; 0.912      ;
; 0.832 ; bit_cnt[11]         ; rx_buf[5]           ; sclk         ; sclk        ; -0.500       ; 0.585      ; 1.001      ;
; 0.838 ; tx_buf[7]~_emulated ; tx_buf[0]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.023      ; 0.945      ;
; 0.845 ; bit_cnt[2]          ; bit_cnt[3]          ; sclk         ; sclk        ; 0.000        ; 0.024      ; 0.953      ;
; 0.845 ; bit_cnt[1]          ; wr_add              ; sclk         ; sclk        ; -0.500       ; 0.214      ; 0.643      ;
; 0.857 ; tx_buf[2]~_emulated ; tx_buf[3]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.023      ; 0.964      ;
; 0.859 ; tx_buf[7]~_emulated ; miso~reg0           ; sclk         ; sclk        ; 0.000        ; 0.062      ; 1.005      ;
; 0.862 ; bit_cnt[16]         ; roe~reg0_emulated   ; sclk         ; sclk        ; -0.500       ; 0.526      ; 0.972      ;
; 0.878 ; tx_buf[6]~_emulated ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.023      ; 0.985      ;
; 0.906 ; tx_buf[3]~_emulated ; tx_buf[4]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.023      ; 1.013      ;
; 0.924 ; tx_buf[5]~_emulated ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.023      ; 1.031      ;
; 0.942 ; bit_cnt[8]          ; miso~reg0           ; sclk         ; sclk        ; 0.000        ; 0.025      ; 1.051      ;
; 0.957 ; bit_cnt[12]         ; bit_cnt[13]         ; sclk         ; sclk        ; 0.000        ; 0.024      ; 1.065      ;
; 1.029 ; reset_n             ; tx_buf[5]~_emulated ; reset_n      ; sclk        ; -0.500       ; 1.395      ; 2.038      ;
; 1.030 ; reset_n             ; tx_buf[2]~_emulated ; reset_n      ; sclk        ; -0.500       ; 1.395      ; 2.039      ;
; 1.034 ; reset_n             ; tx_buf[3]~_emulated ; reset_n      ; sclk        ; -0.500       ; 1.395      ; 2.043      ;
; 1.073 ; reset_n             ; tx_buf[6]~_emulated ; reset_n      ; sclk        ; -0.500       ; 1.395      ; 2.082      ;
; 1.083 ; bit_cnt[0]          ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.010      ; 1.177      ;
; 1.083 ; bit_cnt[0]          ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.010      ; 1.177      ;
; 1.083 ; bit_cnt[0]          ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.010      ; 1.177      ;
; 1.083 ; bit_cnt[0]          ; tx_buf[4]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.010      ; 1.177      ;
; 1.083 ; bit_cnt[0]          ; tx_buf[3]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.010      ; 1.177      ;
; 1.083 ; bit_cnt[0]          ; tx_buf[2]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.010      ; 1.177      ;
; 1.083 ; bit_cnt[0]          ; tx_buf[1]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.010      ; 1.177      ;
; 1.083 ; bit_cnt[0]          ; tx_buf[0]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.010      ; 1.177      ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'sclk'                                                                          ;
+--------+-----------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------------+--------------+-------------+--------------+------------+------------+
; -0.230 ; reset_n   ; bit_cnt[5]          ; reset_n      ; sclk        ; 0.500        ; 1.387      ; 2.094      ;
; -0.228 ; reset_n   ; bit_cnt[6]          ; reset_n      ; sclk        ; 0.500        ; 1.348      ; 2.053      ;
; -0.228 ; reset_n   ; bit_cnt[7]          ; reset_n      ; sclk        ; 0.500        ; 1.348      ; 2.053      ;
; -0.228 ; reset_n   ; bit_cnt[10]         ; reset_n      ; sclk        ; 0.500        ; 1.348      ; 2.053      ;
; -0.212 ; reset_n   ; miso~en             ; reset_n      ; sclk        ; 0.500        ; 1.364      ; 2.053      ;
; -0.198 ; reset_n   ; tx_buf[0]~_emulated ; reset_n      ; sclk        ; 0.500        ; 1.341      ; 2.016      ;
; -0.198 ; reset_n   ; tx_buf[1]~_emulated ; reset_n      ; sclk        ; 0.500        ; 1.341      ; 2.016      ;
; -0.198 ; reset_n   ; tx_buf[2]~_emulated ; reset_n      ; sclk        ; 0.500        ; 1.341      ; 2.016      ;
; -0.198 ; reset_n   ; tx_buf[3]~_emulated ; reset_n      ; sclk        ; 0.500        ; 1.341      ; 2.016      ;
; -0.198 ; reset_n   ; tx_buf[4]~_emulated ; reset_n      ; sclk        ; 0.500        ; 1.341      ; 2.016      ;
; -0.198 ; reset_n   ; tx_buf[5]~_emulated ; reset_n      ; sclk        ; 0.500        ; 1.341      ; 2.016      ;
; -0.198 ; reset_n   ; tx_buf[6]~_emulated ; reset_n      ; sclk        ; 0.500        ; 1.341      ; 2.016      ;
; -0.198 ; reset_n   ; tx_buf[7]~_emulated ; reset_n      ; sclk        ; 0.500        ; 1.341      ; 2.016      ;
; -0.163 ; reset_n   ; bit_cnt[0]          ; reset_n      ; sclk        ; 0.500        ; 1.376      ; 2.016      ;
; -0.163 ; reset_n   ; bit_cnt[1]          ; reset_n      ; sclk        ; 0.500        ; 1.376      ; 2.016      ;
; -0.163 ; reset_n   ; bit_cnt[2]          ; reset_n      ; sclk        ; 0.500        ; 1.376      ; 2.016      ;
; -0.163 ; reset_n   ; bit_cnt[3]          ; reset_n      ; sclk        ; 0.500        ; 1.376      ; 2.016      ;
; -0.163 ; reset_n   ; bit_cnt[4]          ; reset_n      ; sclk        ; 0.500        ; 1.376      ; 2.016      ;
; -0.163 ; reset_n   ; bit_cnt[8]          ; reset_n      ; sclk        ; 0.500        ; 1.376      ; 2.016      ;
; -0.163 ; reset_n   ; bit_cnt[9]          ; reset_n      ; sclk        ; 0.500        ; 1.376      ; 2.016      ;
; -0.163 ; reset_n   ; bit_cnt[11]         ; reset_n      ; sclk        ; 0.500        ; 1.376      ; 2.016      ;
; -0.163 ; reset_n   ; bit_cnt[12]         ; reset_n      ; sclk        ; 0.500        ; 1.376      ; 2.016      ;
; -0.163 ; reset_n   ; bit_cnt[13]         ; reset_n      ; sclk        ; 0.500        ; 1.376      ; 2.016      ;
; -0.163 ; reset_n   ; bit_cnt[14]         ; reset_n      ; sclk        ; 0.500        ; 1.376      ; 2.016      ;
; -0.163 ; reset_n   ; bit_cnt[15]         ; reset_n      ; sclk        ; 0.500        ; 1.376      ; 2.016      ;
; -0.163 ; reset_n   ; bit_cnt[16]         ; reset_n      ; sclk        ; 0.500        ; 1.376      ; 2.016      ;
; 0.505  ; reset_n   ; trdy~reg0_emulated  ; reset_n      ; sclk        ; 0.500        ; 1.881      ; 1.853      ;
; 0.556  ; reset_n   ; roe~reg0_emulated   ; reset_n      ; sclk        ; 0.500        ; 1.851      ; 1.772      ;
; 0.588  ; reset_n   ; rrdy~reg0_emulated  ; reset_n      ; sclk        ; 0.500        ; 1.867      ; 1.756      ;
; 0.631  ; reset_n   ; bit_cnt[6]          ; reset_n      ; sclk        ; 1.000        ; 1.348      ; 1.694      ;
; 0.631  ; reset_n   ; bit_cnt[7]          ; reset_n      ; sclk        ; 1.000        ; 1.348      ; 1.694      ;
; 0.631  ; reset_n   ; bit_cnt[10]         ; reset_n      ; sclk        ; 1.000        ; 1.348      ; 1.694      ;
; 0.635  ; reset_n   ; bit_cnt[5]          ; reset_n      ; sclk        ; 1.000        ; 1.387      ; 1.729      ;
; 0.647  ; reset_n   ; miso~en             ; reset_n      ; sclk        ; 1.000        ; 1.364      ; 1.694      ;
; 0.649  ; rx_req    ; rrdy~reg0_emulated  ; rx_req       ; sclk        ; 0.500        ; 1.867      ; 1.695      ;
; 0.650  ; reset_n   ; trdy~reg0_emulated  ; reset_n      ; sclk        ; 1.000        ; 1.881      ; 2.208      ;
; 0.679  ; rx_req    ; rrdy~reg0_emulated  ; rx_req       ; sclk        ; 1.000        ; 1.867      ; 2.165      ;
; 0.680  ; reset_n   ; roe~reg0_emulated   ; reset_n      ; sclk        ; 1.000        ; 1.851      ; 2.148      ;
; 0.693  ; reset_n   ; rrdy~reg0_emulated  ; reset_n      ; sclk        ; 1.000        ; 1.867      ; 2.151      ;
; 0.708  ; reset_n   ; bit_cnt[0]          ; reset_n      ; sclk        ; 1.000        ; 1.376      ; 1.645      ;
; 0.708  ; reset_n   ; bit_cnt[1]          ; reset_n      ; sclk        ; 1.000        ; 1.376      ; 1.645      ;
; 0.708  ; reset_n   ; bit_cnt[2]          ; reset_n      ; sclk        ; 1.000        ; 1.376      ; 1.645      ;
; 0.708  ; reset_n   ; bit_cnt[3]          ; reset_n      ; sclk        ; 1.000        ; 1.376      ; 1.645      ;
; 0.708  ; reset_n   ; bit_cnt[4]          ; reset_n      ; sclk        ; 1.000        ; 1.376      ; 1.645      ;
; 0.708  ; reset_n   ; bit_cnt[8]          ; reset_n      ; sclk        ; 1.000        ; 1.376      ; 1.645      ;
; 0.708  ; reset_n   ; bit_cnt[9]          ; reset_n      ; sclk        ; 1.000        ; 1.376      ; 1.645      ;
; 0.708  ; reset_n   ; bit_cnt[11]         ; reset_n      ; sclk        ; 1.000        ; 1.376      ; 1.645      ;
; 0.708  ; reset_n   ; bit_cnt[12]         ; reset_n      ; sclk        ; 1.000        ; 1.376      ; 1.645      ;
; 0.708  ; reset_n   ; bit_cnt[13]         ; reset_n      ; sclk        ; 1.000        ; 1.376      ; 1.645      ;
; 0.708  ; reset_n   ; bit_cnt[14]         ; reset_n      ; sclk        ; 1.000        ; 1.376      ; 1.645      ;
; 0.708  ; reset_n   ; bit_cnt[15]         ; reset_n      ; sclk        ; 1.000        ; 1.376      ; 1.645      ;
; 0.708  ; reset_n   ; bit_cnt[16]         ; reset_n      ; sclk        ; 1.000        ; 1.376      ; 1.645      ;
; 0.720  ; reset_n   ; tx_buf[0]~_emulated ; reset_n      ; sclk        ; 1.000        ; 1.341      ; 1.598      ;
; 0.720  ; reset_n   ; tx_buf[1]~_emulated ; reset_n      ; sclk        ; 1.000        ; 1.341      ; 1.598      ;
; 0.720  ; reset_n   ; tx_buf[2]~_emulated ; reset_n      ; sclk        ; 1.000        ; 1.341      ; 1.598      ;
; 0.720  ; reset_n   ; tx_buf[3]~_emulated ; reset_n      ; sclk        ; 1.000        ; 1.341      ; 1.598      ;
; 0.720  ; reset_n   ; tx_buf[4]~_emulated ; reset_n      ; sclk        ; 1.000        ; 1.341      ; 1.598      ;
; 0.720  ; reset_n   ; tx_buf[5]~_emulated ; reset_n      ; sclk        ; 1.000        ; 1.341      ; 1.598      ;
; 0.720  ; reset_n   ; tx_buf[6]~_emulated ; reset_n      ; sclk        ; 1.000        ; 1.341      ; 1.598      ;
; 0.720  ; reset_n   ; tx_buf[7]~_emulated ; reset_n      ; sclk        ; 1.000        ; 1.341      ; 1.598      ;
; 0.720  ; reset_n   ; rx_buf[0]           ; reset_n      ; sclk        ; 0.500        ; 1.913      ; 1.670      ;
; 0.720  ; reset_n   ; rx_buf[1]           ; reset_n      ; sclk        ; 0.500        ; 1.913      ; 1.670      ;
; 0.720  ; reset_n   ; rx_buf[2]           ; reset_n      ; sclk        ; 0.500        ; 1.913      ; 1.670      ;
; 0.720  ; reset_n   ; rx_buf[3]           ; reset_n      ; sclk        ; 0.500        ; 1.913      ; 1.670      ;
; 0.720  ; reset_n   ; rx_buf[4]           ; reset_n      ; sclk        ; 0.500        ; 1.913      ; 1.670      ;
; 0.720  ; reset_n   ; rx_buf[5]           ; reset_n      ; sclk        ; 0.500        ; 1.913      ; 1.670      ;
; 0.720  ; reset_n   ; rx_buf[6]           ; reset_n      ; sclk        ; 0.500        ; 1.913      ; 1.670      ;
; 0.720  ; reset_n   ; rx_buf[7]           ; reset_n      ; sclk        ; 0.500        ; 1.913      ; 1.670      ;
; 0.745  ; reset_n   ; rx_buf[0]           ; reset_n      ; sclk        ; 1.000        ; 1.913      ; 2.145      ;
; 0.745  ; reset_n   ; rx_buf[1]           ; reset_n      ; sclk        ; 1.000        ; 1.913      ; 2.145      ;
; 0.745  ; reset_n   ; rx_buf[2]           ; reset_n      ; sclk        ; 1.000        ; 1.913      ; 2.145      ;
; 0.745  ; reset_n   ; rx_buf[3]           ; reset_n      ; sclk        ; 1.000        ; 1.913      ; 2.145      ;
; 0.745  ; reset_n   ; rx_buf[4]           ; reset_n      ; sclk        ; 1.000        ; 1.913      ; 2.145      ;
; 0.745  ; reset_n   ; rx_buf[5]           ; reset_n      ; sclk        ; 1.000        ; 1.913      ; 2.145      ;
; 0.745  ; reset_n   ; rx_buf[6]           ; reset_n      ; sclk        ; 1.000        ; 1.913      ; 2.145      ;
; 0.745  ; reset_n   ; rx_buf[7]           ; reset_n      ; sclk        ; 1.000        ; 1.913      ; 2.145      ;
+--------+-----------+---------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'rx_req'                                                                    ;
+-------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; 0.738 ; reset_n   ; rx_data[6]$latch ; reset_n      ; rx_req      ; 1.000        ; 2.617      ; 2.423      ;
; 0.754 ; reset_n   ; rx_data[0]$latch ; reset_n      ; rx_req      ; 1.000        ; 2.619      ; 2.427      ;
; 0.822 ; reset_n   ; rx_data[5]$latch ; reset_n      ; rx_req      ; 1.000        ; 2.614      ; 2.425      ;
; 0.823 ; reset_n   ; rx_data[3]$latch ; reset_n      ; rx_req      ; 1.000        ; 2.619      ; 2.346      ;
; 0.829 ; reset_n   ; rx_data[2]$latch ; reset_n      ; rx_req      ; 1.000        ; 2.619      ; 2.343      ;
; 0.829 ; reset_n   ; rx_data[4]$latch ; reset_n      ; rx_req      ; 1.000        ; 2.617      ; 2.421      ;
; 0.830 ; reset_n   ; rx_data[1]$latch ; reset_n      ; rx_req      ; 1.000        ; 2.619      ; 2.423      ;
; 0.830 ; reset_n   ; rx_data[7]$latch ; reset_n      ; rx_req      ; 1.000        ; 2.617      ; 2.340      ;
; 0.832 ; reset_n   ; rx_data[6]$latch ; reset_n      ; rx_req      ; 0.500        ; 2.617      ; 1.829      ;
; 0.849 ; reset_n   ; rx_data[0]$latch ; reset_n      ; rx_req      ; 0.500        ; 2.619      ; 1.832      ;
; 0.883 ; reset_n   ; rx_data[3]$latch ; reset_n      ; rx_req      ; 0.500        ; 2.619      ; 1.786      ;
; 0.888 ; reset_n   ; rx_data[2]$latch ; reset_n      ; rx_req      ; 0.500        ; 2.619      ; 1.784      ;
; 0.889 ; reset_n   ; rx_data[7]$latch ; reset_n      ; rx_req      ; 0.500        ; 2.617      ; 1.781      ;
; 0.918 ; reset_n   ; rx_data[5]$latch ; reset_n      ; rx_req      ; 0.500        ; 2.614      ; 1.829      ;
; 0.922 ; reset_n   ; rx_data[4]$latch ; reset_n      ; rx_req      ; 0.500        ; 2.617      ; 1.828      ;
; 0.923 ; reset_n   ; rx_data[1]$latch ; reset_n      ; rx_req      ; 0.500        ; 2.619      ; 1.830      ;
+-------+-----------+------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'reset_n'                                                               ;
+-------+-----------+--------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+--------------+--------------+-------------+--------------+------------+------------+
; 0.788 ; reset_n   ; tx_buf[3]~21 ; reset_n      ; reset_n     ; 1.000        ; 2.543      ; 2.233      ;
; 0.834 ; reset_n   ; tx_buf[7]~1  ; reset_n      ; reset_n     ; 1.000        ; 2.542      ; 2.260      ;
; 0.850 ; reset_n   ; tx_buf[4]~16 ; reset_n      ; reset_n     ; 1.000        ; 2.541      ; 2.259      ;
; 0.851 ; reset_n   ; tx_buf[3]~21 ; reset_n      ; reset_n     ; 0.500        ; 2.543      ; 1.670      ;
; 0.858 ; reset_n   ; tx_buf[2]~26 ; reset_n      ; reset_n     ; 1.000        ; 2.543      ; 2.257      ;
; 0.871 ; reset_n   ; tx_buf[0]~36 ; reset_n      ; reset_n     ; 1.000        ; 2.523      ; 2.298      ;
; 0.875 ; reset_n   ; tx_buf[6]~6  ; reset_n      ; reset_n     ; 1.000        ; 2.545      ; 2.231      ;
; 0.876 ; reset_n   ; tx_buf[5]~11 ; reset_n      ; reset_n     ; 1.000        ; 2.522      ; 2.210      ;
; 0.899 ; reset_n   ; tx_buf[7]~1  ; reset_n      ; reset_n     ; 0.500        ; 2.542      ; 1.695      ;
; 0.916 ; reset_n   ; tx_buf[4]~16 ; reset_n      ; reset_n     ; 0.500        ; 2.541      ; 1.693      ;
; 0.923 ; reset_n   ; tx_buf[2]~26 ; reset_n      ; reset_n     ; 0.500        ; 2.543      ; 1.692      ;
; 0.926 ; reset_n   ; tx_buf[5]~11 ; reset_n      ; reset_n     ; 0.500        ; 2.522      ; 1.660      ;
; 0.936 ; reset_n   ; tx_buf[6]~6  ; reset_n      ; reset_n     ; 0.500        ; 2.545      ; 1.670      ;
; 0.942 ; reset_n   ; tx_buf[1]~31 ; reset_n      ; reset_n     ; 1.000        ; 2.545      ; 2.255      ;
; 0.956 ; reset_n   ; tx_buf[0]~36 ; reset_n      ; reset_n     ; 0.500        ; 2.523      ; 1.713      ;
; 1.008 ; reset_n   ; tx_buf[1]~31 ; reset_n      ; reset_n     ; 0.500        ; 2.545      ; 1.689      ;
+-------+-----------+--------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'reset_n'                                                                 ;
+--------+-----------+--------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------+--------------+-------------+--------------+------------+------------+
; -0.535 ; reset_n   ; tx_buf[1]~31 ; reset_n      ; reset_n     ; -0.500       ; 2.622      ; 1.607      ;
; -0.532 ; reset_n   ; tx_buf[2]~26 ; reset_n      ; reset_n     ; -0.500       ; 2.621      ; 1.609      ;
; -0.529 ; reset_n   ; tx_buf[4]~16 ; reset_n      ; reset_n     ; -0.500       ; 2.619      ; 1.610      ;
; -0.528 ; reset_n   ; tx_buf[7]~1  ; reset_n      ; reset_n     ; -0.500       ; 2.620      ; 1.612      ;
; -0.528 ; reset_n   ; tx_buf[6]~6  ; reset_n      ; reset_n     ; -0.500       ; 2.623      ; 1.615      ;
; -0.526 ; reset_n   ; tx_buf[3]~21 ; reset_n      ; reset_n     ; -0.500       ; 2.621      ; 1.615      ;
; -0.514 ; reset_n   ; tx_buf[5]~11 ; reset_n      ; reset_n     ; -0.500       ; 2.599      ; 1.605      ;
; -0.491 ; reset_n   ; tx_buf[0]~36 ; reset_n      ; reset_n     ; -0.500       ; 2.600      ; 1.629      ;
; -0.454 ; reset_n   ; tx_buf[6]~6  ; reset_n      ; reset_n     ; 0.000        ; 2.623      ; 2.169      ;
; -0.450 ; reset_n   ; tx_buf[5]~11 ; reset_n      ; reset_n     ; 0.000        ; 2.599      ; 2.149      ;
; -0.450 ; reset_n   ; tx_buf[3]~21 ; reset_n      ; reset_n     ; 0.000        ; 2.621      ; 2.171      ;
; -0.449 ; reset_n   ; tx_buf[1]~31 ; reset_n      ; reset_n     ; 0.000        ; 2.622      ; 2.173      ;
; -0.445 ; reset_n   ; tx_buf[2]~26 ; reset_n      ; reset_n     ; 0.000        ; 2.621      ; 2.176      ;
; -0.441 ; reset_n   ; tx_buf[7]~1  ; reset_n      ; reset_n     ; 0.000        ; 2.620      ; 2.179      ;
; -0.441 ; reset_n   ; tx_buf[4]~16 ; reset_n      ; reset_n     ; 0.000        ; 2.619      ; 2.178      ;
; -0.386 ; reset_n   ; tx_buf[0]~36 ; reset_n      ; reset_n     ; 0.000        ; 2.600      ; 2.214      ;
+--------+-----------+--------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'rx_req'                                                                      ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; -0.516 ; reset_n   ; rx_data[2]$latch ; reset_n      ; rx_req      ; -0.500       ; 2.700      ; 1.724      ;
; -0.516 ; reset_n   ; rx_data[7]$latch ; reset_n      ; rx_req      ; -0.500       ; 2.698      ; 1.722      ;
; -0.514 ; reset_n   ; rx_data[3]$latch ; reset_n      ; rx_req      ; -0.500       ; 2.700      ; 1.726      ;
; -0.499 ; reset_n   ; rx_data[1]$latch ; reset_n      ; rx_req      ; -0.500       ; 2.700      ; 1.741      ;
; -0.499 ; reset_n   ; rx_data[4]$latch ; reset_n      ; rx_req      ; -0.500       ; 2.698      ; 1.739      ;
; -0.497 ; reset_n   ; rx_data[6]$latch ; reset_n      ; rx_req      ; -0.500       ; 2.698      ; 1.741      ;
; -0.496 ; reset_n   ; rx_data[0]$latch ; reset_n      ; rx_req      ; -0.500       ; 2.700      ; 1.744      ;
; -0.494 ; reset_n   ; rx_data[5]$latch ; reset_n      ; rx_req      ; -0.500       ; 2.695      ; 1.741      ;
; -0.464 ; reset_n   ; rx_data[7]$latch ; reset_n      ; rx_req      ; 0.000        ; 2.698      ; 2.274      ;
; -0.463 ; reset_n   ; rx_data[2]$latch ; reset_n      ; rx_req      ; 0.000        ; 2.700      ; 2.277      ;
; -0.460 ; reset_n   ; rx_data[3]$latch ; reset_n      ; rx_req      ; 0.000        ; 2.700      ; 2.280      ;
; -0.405 ; reset_n   ; rx_data[1]$latch ; reset_n      ; rx_req      ; 0.000        ; 2.700      ; 2.335      ;
; -0.405 ; reset_n   ; rx_data[4]$latch ; reset_n      ; rx_req      ; 0.000        ; 2.698      ; 2.333      ;
; -0.403 ; reset_n   ; rx_data[6]$latch ; reset_n      ; rx_req      ; 0.000        ; 2.698      ; 2.335      ;
; -0.402 ; reset_n   ; rx_data[0]$latch ; reset_n      ; rx_req      ; 0.000        ; 2.700      ; 2.338      ;
; -0.398 ; reset_n   ; rx_data[5]$latch ; reset_n      ; rx_req      ; 0.000        ; 2.695      ; 2.337      ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'sclk'                                                                           ;
+--------+-----------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------------+--------------+-------------+--------------+------------+------------+
; -0.030 ; reset_n   ; rx_buf[0]           ; reset_n      ; sclk        ; 0.000        ; 1.976      ; 2.060      ;
; -0.030 ; reset_n   ; rx_buf[1]           ; reset_n      ; sclk        ; 0.000        ; 1.976      ; 2.060      ;
; -0.030 ; reset_n   ; rx_buf[2]           ; reset_n      ; sclk        ; 0.000        ; 1.976      ; 2.060      ;
; -0.030 ; reset_n   ; rx_buf[3]           ; reset_n      ; sclk        ; 0.000        ; 1.976      ; 2.060      ;
; -0.030 ; reset_n   ; rx_buf[4]           ; reset_n      ; sclk        ; 0.000        ; 1.976      ; 2.060      ;
; -0.030 ; reset_n   ; rx_buf[5]           ; reset_n      ; sclk        ; 0.000        ; 1.976      ; 2.060      ;
; -0.030 ; reset_n   ; rx_buf[6]           ; reset_n      ; sclk        ; 0.000        ; 1.976      ; 2.060      ;
; -0.030 ; reset_n   ; rx_buf[7]           ; reset_n      ; sclk        ; 0.000        ; 1.976      ; 2.060      ;
; -0.007 ; reset_n   ; rx_buf[0]           ; reset_n      ; sclk        ; -0.500       ; 1.976      ; 1.583      ;
; -0.007 ; reset_n   ; rx_buf[1]           ; reset_n      ; sclk        ; -0.500       ; 1.976      ; 1.583      ;
; -0.007 ; reset_n   ; rx_buf[2]           ; reset_n      ; sclk        ; -0.500       ; 1.976      ; 1.583      ;
; -0.007 ; reset_n   ; rx_buf[3]           ; reset_n      ; sclk        ; -0.500       ; 1.976      ; 1.583      ;
; -0.007 ; reset_n   ; rx_buf[4]           ; reset_n      ; sclk        ; -0.500       ; 1.976      ; 1.583      ;
; -0.007 ; reset_n   ; rx_buf[5]           ; reset_n      ; sclk        ; -0.500       ; 1.976      ; 1.583      ;
; -0.007 ; reset_n   ; rx_buf[6]           ; reset_n      ; sclk        ; -0.500       ; 1.976      ; 1.583      ;
; -0.007 ; reset_n   ; rx_buf[7]           ; reset_n      ; sclk        ; -0.500       ; 1.976      ; 1.583      ;
; -0.002 ; reset_n   ; tx_buf[0]~_emulated ; reset_n      ; sclk        ; 0.000        ; 1.395      ; 1.507      ;
; -0.002 ; reset_n   ; tx_buf[1]~_emulated ; reset_n      ; sclk        ; 0.000        ; 1.395      ; 1.507      ;
; -0.002 ; reset_n   ; tx_buf[2]~_emulated ; reset_n      ; sclk        ; 0.000        ; 1.395      ; 1.507      ;
; -0.002 ; reset_n   ; tx_buf[3]~_emulated ; reset_n      ; sclk        ; 0.000        ; 1.395      ; 1.507      ;
; -0.002 ; reset_n   ; tx_buf[4]~_emulated ; reset_n      ; sclk        ; 0.000        ; 1.395      ; 1.507      ;
; -0.002 ; reset_n   ; tx_buf[5]~_emulated ; reset_n      ; sclk        ; 0.000        ; 1.395      ; 1.507      ;
; -0.002 ; reset_n   ; tx_buf[6]~_emulated ; reset_n      ; sclk        ; 0.000        ; 1.395      ; 1.507      ;
; -0.002 ; reset_n   ; tx_buf[7]~_emulated ; reset_n      ; sclk        ; 0.000        ; 1.395      ; 1.507      ;
; 0.038  ; reset_n   ; bit_cnt[0]          ; reset_n      ; sclk        ; 0.000        ; 1.431      ; 1.583      ;
; 0.038  ; reset_n   ; bit_cnt[1]          ; reset_n      ; sclk        ; 0.000        ; 1.431      ; 1.583      ;
; 0.038  ; reset_n   ; bit_cnt[2]          ; reset_n      ; sclk        ; 0.000        ; 1.431      ; 1.583      ;
; 0.038  ; reset_n   ; bit_cnt[3]          ; reset_n      ; sclk        ; 0.000        ; 1.431      ; 1.583      ;
; 0.038  ; reset_n   ; bit_cnt[4]          ; reset_n      ; sclk        ; 0.000        ; 1.431      ; 1.583      ;
; 0.038  ; reset_n   ; bit_cnt[8]          ; reset_n      ; sclk        ; 0.000        ; 1.431      ; 1.583      ;
; 0.038  ; reset_n   ; bit_cnt[9]          ; reset_n      ; sclk        ; 0.000        ; 1.431      ; 1.583      ;
; 0.038  ; reset_n   ; bit_cnt[11]         ; reset_n      ; sclk        ; 0.000        ; 1.431      ; 1.583      ;
; 0.038  ; reset_n   ; bit_cnt[12]         ; reset_n      ; sclk        ; 0.000        ; 1.431      ; 1.583      ;
; 0.038  ; reset_n   ; bit_cnt[13]         ; reset_n      ; sclk        ; 0.000        ; 1.431      ; 1.583      ;
; 0.038  ; reset_n   ; bit_cnt[14]         ; reset_n      ; sclk        ; 0.000        ; 1.431      ; 1.583      ;
; 0.038  ; reset_n   ; bit_cnt[15]         ; reset_n      ; sclk        ; 0.000        ; 1.431      ; 1.583      ;
; 0.038  ; reset_n   ; bit_cnt[16]         ; reset_n      ; sclk        ; 0.000        ; 1.431      ; 1.583      ;
; 0.043  ; reset_n   ; rrdy~reg0_emulated  ; reset_n      ; sclk        ; 0.000        ; 1.928      ; 2.085      ;
; 0.054  ; rx_req    ; rrdy~reg0_emulated  ; rx_req       ; sclk        ; 0.000        ; 1.928      ; 2.096      ;
; 0.056  ; reset_n   ; trdy~reg0_emulated  ; reset_n      ; sclk        ; 0.000        ; 1.943      ; 2.113      ;
; 0.057  ; reset_n   ; roe~reg0_emulated   ; reset_n      ; sclk        ; 0.000        ; 1.912      ; 2.083      ;
; 0.089  ; rx_req    ; rrdy~reg0_emulated  ; rx_req       ; sclk        ; -0.500       ; 1.928      ; 1.631      ;
; 0.096  ; reset_n   ; miso~en             ; reset_n      ; sclk        ; 0.000        ; 1.419      ; 1.629      ;
; 0.106  ; reset_n   ; bit_cnt[5]          ; reset_n      ; sclk        ; 0.000        ; 1.443      ; 1.663      ;
; 0.113  ; reset_n   ; bit_cnt[6]          ; reset_n      ; sclk        ; 0.000        ; 1.402      ; 1.629      ;
; 0.113  ; reset_n   ; bit_cnt[7]          ; reset_n      ; sclk        ; 0.000        ; 1.402      ; 1.629      ;
; 0.113  ; reset_n   ; bit_cnt[10]         ; reset_n      ; sclk        ; 0.000        ; 1.402      ; 1.629      ;
; 0.145  ; reset_n   ; rrdy~reg0_emulated  ; reset_n      ; sclk        ; -0.500       ; 1.928      ; 1.687      ;
; 0.179  ; reset_n   ; roe~reg0_emulated   ; reset_n      ; sclk        ; -0.500       ; 1.912      ; 1.705      ;
; 0.189  ; reset_n   ; trdy~reg0_emulated  ; reset_n      ; sclk        ; -0.500       ; 1.943      ; 1.746      ;
; 0.912  ; reset_n   ; bit_cnt[0]          ; reset_n      ; sclk        ; -0.500       ; 1.431      ; 1.957      ;
; 0.912  ; reset_n   ; bit_cnt[1]          ; reset_n      ; sclk        ; -0.500       ; 1.431      ; 1.957      ;
; 0.912  ; reset_n   ; bit_cnt[2]          ; reset_n      ; sclk        ; -0.500       ; 1.431      ; 1.957      ;
; 0.912  ; reset_n   ; bit_cnt[3]          ; reset_n      ; sclk        ; -0.500       ; 1.431      ; 1.957      ;
; 0.912  ; reset_n   ; bit_cnt[4]          ; reset_n      ; sclk        ; -0.500       ; 1.431      ; 1.957      ;
; 0.912  ; reset_n   ; bit_cnt[8]          ; reset_n      ; sclk        ; -0.500       ; 1.431      ; 1.957      ;
; 0.912  ; reset_n   ; bit_cnt[9]          ; reset_n      ; sclk        ; -0.500       ; 1.431      ; 1.957      ;
; 0.912  ; reset_n   ; bit_cnt[11]         ; reset_n      ; sclk        ; -0.500       ; 1.431      ; 1.957      ;
; 0.912  ; reset_n   ; bit_cnt[12]         ; reset_n      ; sclk        ; -0.500       ; 1.431      ; 1.957      ;
; 0.912  ; reset_n   ; bit_cnt[13]         ; reset_n      ; sclk        ; -0.500       ; 1.431      ; 1.957      ;
; 0.912  ; reset_n   ; bit_cnt[14]         ; reset_n      ; sclk        ; -0.500       ; 1.431      ; 1.957      ;
; 0.912  ; reset_n   ; bit_cnt[15]         ; reset_n      ; sclk        ; -0.500       ; 1.431      ; 1.957      ;
; 0.912  ; reset_n   ; bit_cnt[16]         ; reset_n      ; sclk        ; -0.500       ; 1.431      ; 1.957      ;
; 0.926  ; reset_n   ; tx_buf[0]~_emulated ; reset_n      ; sclk        ; -0.500       ; 1.395      ; 1.935      ;
; 0.926  ; reset_n   ; tx_buf[1]~_emulated ; reset_n      ; sclk        ; -0.500       ; 1.395      ; 1.935      ;
; 0.926  ; reset_n   ; tx_buf[2]~_emulated ; reset_n      ; sclk        ; -0.500       ; 1.395      ; 1.935      ;
; 0.926  ; reset_n   ; tx_buf[3]~_emulated ; reset_n      ; sclk        ; -0.500       ; 1.395      ; 1.935      ;
; 0.926  ; reset_n   ; tx_buf[4]~_emulated ; reset_n      ; sclk        ; -0.500       ; 1.395      ; 1.935      ;
; 0.926  ; reset_n   ; tx_buf[5]~_emulated ; reset_n      ; sclk        ; -0.500       ; 1.395      ; 1.935      ;
; 0.926  ; reset_n   ; tx_buf[6]~_emulated ; reset_n      ; sclk        ; -0.500       ; 1.395      ; 1.935      ;
; 0.926  ; reset_n   ; tx_buf[7]~_emulated ; reset_n      ; sclk        ; -0.500       ; 1.395      ; 1.935      ;
; 0.960  ; reset_n   ; miso~en             ; reset_n      ; sclk        ; -0.500       ; 1.419      ; 1.993      ;
; 0.975  ; reset_n   ; bit_cnt[5]          ; reset_n      ; sclk        ; -0.500       ; 1.443      ; 2.032      ;
; 0.977  ; reset_n   ; bit_cnt[6]          ; reset_n      ; sclk        ; -0.500       ; 1.402      ; 1.993      ;
; 0.977  ; reset_n   ; bit_cnt[7]          ; reset_n      ; sclk        ; -0.500       ; 1.402      ; 1.993      ;
; 0.977  ; reset_n   ; bit_cnt[10]         ; reset_n      ; sclk        ; -0.500       ; 1.402      ; 1.993      ;
+--------+-----------+---------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'sclk'                                                        ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                 ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; sclk  ; Rise       ; sclk                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[0]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[10]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[11]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[12]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[13]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[14]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[15]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[16]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[1]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[2]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[3]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[4]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[5]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[6]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[7]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[8]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[9]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; miso~en                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; miso~reg0              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rd_add                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; roe~reg0_emulated      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rrdy~reg0_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[2]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[3]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[4]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[5]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[6]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[7]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; trdy~reg0_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[0]~_emulated    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[1]~_emulated    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[2]~_emulated    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[3]~_emulated    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[4]~_emulated    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[5]~_emulated    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[6]~_emulated    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[7]~_emulated    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; wr_add                 ;
; -0.213 ; 0.003        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[0]              ;
; -0.213 ; 0.003        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[1]              ;
; -0.213 ; 0.003        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[2]              ;
; -0.213 ; 0.003        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[3]              ;
; -0.213 ; 0.003        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[4]              ;
; -0.213 ; 0.003        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[5]              ;
; -0.213 ; 0.003        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[6]              ;
; -0.213 ; 0.003        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[7]              ;
; -0.200 ; 0.016        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; trdy~reg0_emulated     ;
; -0.192 ; 0.024        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rrdy~reg0_emulated     ;
; -0.182 ; 0.034        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rd_add                 ;
; -0.182 ; 0.034        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; roe~reg0_emulated      ;
; -0.147 ; 0.069        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; wr_add                 ;
; -0.146 ; 0.038        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[5]             ;
; -0.145 ; 0.039        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[0]             ;
; -0.145 ; 0.039        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[11]            ;
; -0.145 ; 0.039        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[12]            ;
; -0.145 ; 0.039        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[13]            ;
; -0.145 ; 0.039        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[14]            ;
; -0.145 ; 0.039        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[15]            ;
; -0.145 ; 0.039        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[16]            ;
; -0.145 ; 0.039        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[1]             ;
; -0.145 ; 0.039        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[2]             ;
; -0.145 ; 0.039        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[3]             ;
; -0.145 ; 0.039        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[4]             ;
; -0.145 ; 0.039        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[8]             ;
; -0.145 ; 0.039        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[9]             ;
; -0.137 ; 0.047        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; miso~en                ;
; -0.126 ; 0.058        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; miso~reg0              ;
; -0.124 ; 0.060        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[10]            ;
; -0.124 ; 0.060        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[6]             ;
; -0.124 ; 0.060        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[7]             ;
; -0.122 ; 0.062        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[0]~_emulated    ;
; -0.122 ; 0.062        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[1]~_emulated    ;
; -0.122 ; 0.062        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[2]~_emulated    ;
; -0.122 ; 0.062        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[3]~_emulated    ;
; -0.122 ; 0.062        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[4]~_emulated    ;
; -0.122 ; 0.062        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[5]~_emulated    ;
; -0.122 ; 0.062        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[6]~_emulated    ;
; -0.122 ; 0.062        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[7]~_emulated    ;
; 0.008  ; 0.008        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; rx_buf[0]|clk          ;
; 0.008  ; 0.008        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; rx_buf[1]|clk          ;
; 0.008  ; 0.008        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; rx_buf[2]|clk          ;
; 0.008  ; 0.008        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; rx_buf[3]|clk          ;
; 0.008  ; 0.008        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; rx_buf[4]|clk          ;
; 0.008  ; 0.008        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; rx_buf[5]|clk          ;
; 0.008  ; 0.008        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; rx_buf[6]|clk          ;
; 0.008  ; 0.008        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; rx_buf[7]|clk          ;
; 0.021  ; 0.021        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; trdy~reg0_emulated|clk ;
; 0.029  ; 0.029        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; rrdy~reg0_emulated|clk ;
; 0.034  ; 0.034        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[5]|clk         ;
; 0.035  ; 0.035        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[0]|clk         ;
; 0.035  ; 0.035        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[11]|clk        ;
; 0.035  ; 0.035        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[12]|clk        ;
; 0.035  ; 0.035        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[13]|clk        ;
; 0.035  ; 0.035        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[14]|clk        ;
; 0.035  ; 0.035        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[15]|clk        ;
; 0.035  ; 0.035        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[16]|clk        ;
; 0.035  ; 0.035        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[1]|clk         ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'reset_n'                                                             ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; reset_n ; Rise       ; reset_n                      ;
; 0.030  ; 0.030        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[4]~16|datad           ;
; 0.030  ; 0.030        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[6]~6|datad            ;
; 0.031  ; 0.031        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[1]~31|datad           ;
; 0.031  ; 0.031        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[2]~26|datad           ;
; 0.031  ; 0.031        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[3]~21|datad           ;
; 0.031  ; 0.031        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[7]~1|datad            ;
; 0.035  ; 0.035        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[0]~36|datad           ;
; 0.035  ; 0.035        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[4]~16                 ;
; 0.035  ; 0.035        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[6]~6                  ;
; 0.036  ; 0.036        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[1]~31                 ;
; 0.036  ; 0.036        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[2]~26                 ;
; 0.036  ; 0.036        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[3]~21                 ;
; 0.036  ; 0.036        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[5]~11|datad           ;
; 0.036  ; 0.036        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[7]~1                  ;
; 0.040  ; 0.040        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[0]~36                 ;
; 0.041  ; 0.041        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[5]~11                 ;
; 0.065  ; 0.065        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[0]~43clkctrl|inclk[0] ;
; 0.065  ; 0.065        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[0]~43clkctrl|outclk   ;
; 0.082  ; 0.082        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[0]~43|datad           ;
; 0.087  ; 0.087        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[0]~43|combout         ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; reset_n~input|o              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; reset_n~input|i              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; reset_n~input|i              ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; reset_n~input|o              ;
; 0.912  ; 0.912        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[0]~43|combout         ;
; 0.916  ; 0.916        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[0]~43|datad           ;
; 0.933  ; 0.933        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[0]~43clkctrl|inclk[0] ;
; 0.933  ; 0.933        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[0]~43clkctrl|outclk   ;
; 0.957  ; 0.957        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[5]~11                 ;
; 0.958  ; 0.958        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[0]~36                 ;
; 0.961  ; 0.961        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[5]~11|datad           ;
; 0.962  ; 0.962        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[0]~36|datad           ;
; 0.962  ; 0.962        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[2]~26                 ;
; 0.962  ; 0.962        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[3]~21                 ;
; 0.962  ; 0.962        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[4]~16                 ;
; 0.962  ; 0.962        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[6]~6                  ;
; 0.962  ; 0.962        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[7]~1                  ;
; 0.963  ; 0.963        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[1]~31                 ;
; 0.966  ; 0.966        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[2]~26|datad           ;
; 0.966  ; 0.966        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[3]~21|datad           ;
; 0.966  ; 0.966        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[4]~16|datad           ;
; 0.966  ; 0.966        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[6]~6|datad            ;
; 0.966  ; 0.966        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[7]~1|datad            ;
; 0.967  ; 0.967        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[1]~31|datad           ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'rx_req'                                                            ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; rx_req ; Rise       ; rx_req                      ;
; 0.023  ; 0.023        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[1]$latch|datad      ;
; 0.023  ; 0.023        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[2]$latch|datad      ;
; 0.024  ; 0.024        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[0]$latch|datad      ;
; 0.024  ; 0.024        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[3]$latch|datad      ;
; 0.024  ; 0.024        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[4]$latch|datad      ;
; 0.024  ; 0.024        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[5]$latch|datad      ;
; 0.024  ; 0.024        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[6]$latch|datad      ;
; 0.024  ; 0.024        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[7]$latch|datad      ;
; 0.028  ; 0.028        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[1]$latch            ;
; 0.028  ; 0.028        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[2]$latch            ;
; 0.029  ; 0.029        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[0]$latch            ;
; 0.029  ; 0.029        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[3]$latch            ;
; 0.029  ; 0.029        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[4]$latch            ;
; 0.029  ; 0.029        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[5]$latch            ;
; 0.029  ; 0.029        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[6]$latch            ;
; 0.029  ; 0.029        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[7]$latch            ;
; 0.061  ; 0.061        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; process_1~0clkctrl|inclk[0] ;
; 0.061  ; 0.061        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; process_1~0clkctrl|outclk   ;
; 0.082  ; 0.082        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; process_1~0|datad           ;
; 0.087  ; 0.087        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; process_1~0|combout         ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_req~input|o              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_req~input|i              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_req~input|i              ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_req~input|o              ;
; 0.913  ; 0.913        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; process_1~0|combout         ;
; 0.917  ; 0.917        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; process_1~0|datad           ;
; 0.938  ; 0.938        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; process_1~0clkctrl|inclk[0] ;
; 0.938  ; 0.938        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; process_1~0clkctrl|outclk   ;
; 0.969  ; 0.969        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[5]$latch            ;
; 0.970  ; 0.970        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[0]$latch            ;
; 0.970  ; 0.970        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[3]$latch            ;
; 0.970  ; 0.970        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[4]$latch            ;
; 0.970  ; 0.970        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[6]$latch            ;
; 0.970  ; 0.970        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[7]$latch            ;
; 0.971  ; 0.971        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[1]$latch            ;
; 0.971  ; 0.971        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[2]$latch            ;
; 0.973  ; 0.973        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[5]$latch|datad      ;
; 0.974  ; 0.974        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[0]$latch|datad      ;
; 0.974  ; 0.974        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[3]$latch|datad      ;
; 0.974  ; 0.974        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[4]$latch|datad      ;
; 0.974  ; 0.974        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[6]$latch|datad      ;
; 0.974  ; 0.974        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[7]$latch|datad      ;
; 0.975  ; 0.975        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[1]$latch|datad      ;
; 0.975  ; 0.975        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[2]$latch|datad      ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------+


+-------------------------------------------------------------------------------+
; Setup Times                                                                   ;
+------------------+------------+--------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+-------+------------+-----------------+
; tx_load_data[*]  ; reset_n    ; 0.394  ; 1.072 ; Fall       ; reset_n         ;
;  tx_load_data[0] ; reset_n    ; 0.190  ; 0.803 ; Fall       ; reset_n         ;
;  tx_load_data[1] ; reset_n    ; 0.021  ; 0.625 ; Fall       ; reset_n         ;
;  tx_load_data[2] ; reset_n    ; 0.003  ; 0.593 ; Fall       ; reset_n         ;
;  tx_load_data[3] ; reset_n    ; 0.127  ; 0.708 ; Fall       ; reset_n         ;
;  tx_load_data[4] ; reset_n    ; 0.394  ; 1.072 ; Fall       ; reset_n         ;
;  tx_load_data[5] ; reset_n    ; 0.138  ; 0.730 ; Fall       ; reset_n         ;
;  tx_load_data[6] ; reset_n    ; 0.023  ; 0.605 ; Fall       ; reset_n         ;
;  tx_load_data[7] ; reset_n    ; 0.154  ; 0.754 ; Fall       ; reset_n         ;
; reset_n          ; sclk       ; 0.628  ; 1.132 ; Rise       ; sclk            ;
; rx_req           ; sclk       ; 0.672  ; 1.035 ; Rise       ; sclk            ;
; ss_n             ; sclk       ; 2.861  ; 3.476 ; Rise       ; sclk            ;
; st_load_en       ; sclk       ; 2.470  ; 3.043 ; Rise       ; sclk            ;
; st_load_roe      ; sclk       ; 2.071  ; 2.786 ; Rise       ; sclk            ;
; st_load_rrdy     ; sclk       ; 1.882  ; 2.528 ; Rise       ; sclk            ;
; st_load_trdy     ; sclk       ; 2.119  ; 2.880 ; Rise       ; sclk            ;
; tx_load_data[*]  ; sclk       ; 1.501  ; 2.203 ; Rise       ; sclk            ;
;  tx_load_data[0] ; sclk       ; 1.454  ; 2.126 ; Rise       ; sclk            ;
;  tx_load_data[1] ; sclk       ; 1.209  ; 1.830 ; Rise       ; sclk            ;
;  tx_load_data[2] ; sclk       ; 1.231  ; 1.865 ; Rise       ; sclk            ;
;  tx_load_data[3] ; sclk       ; 1.241  ; 1.868 ; Rise       ; sclk            ;
;  tx_load_data[4] ; sclk       ; 1.501  ; 2.203 ; Rise       ; sclk            ;
;  tx_load_data[5] ; sclk       ; 1.288  ; 1.916 ; Rise       ; sclk            ;
;  tx_load_data[6] ; sclk       ; 1.215  ; 1.843 ; Rise       ; sclk            ;
;  tx_load_data[7] ; sclk       ; 1.361  ; 2.005 ; Rise       ; sclk            ;
; tx_load_en       ; sclk       ; 2.108  ; 2.836 ; Rise       ; sclk            ;
; mosi             ; sclk       ; 1.800  ; 2.450 ; Fall       ; sclk            ;
; reset_n          ; sclk       ; -0.074 ; 0.384 ; Fall       ; sclk            ;
; rx_req           ; sclk       ; -0.072 ; 0.335 ; Fall       ; sclk            ;
; ss_n             ; sclk       ; 2.163  ; 2.838 ; Fall       ; sclk            ;
; st_load_en       ; sclk       ; 1.772  ; 2.405 ; Fall       ; sclk            ;
; st_load_roe      ; sclk       ; 1.349  ; 1.986 ; Fall       ; sclk            ;
; st_load_rrdy     ; sclk       ; 1.182  ; 1.784 ; Fall       ; sclk            ;
; st_load_trdy     ; sclk       ; 1.481  ; 2.203 ; Fall       ; sclk            ;
; tx_load_en       ; sclk       ; 1.470  ; 2.159 ; Fall       ; sclk            ;
+------------------+------------+--------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; tx_load_data[*]  ; reset_n    ; 0.557  ; -0.009 ; Fall       ; reset_n         ;
;  tx_load_data[0] ; reset_n    ; 0.305  ; -0.299 ; Fall       ; reset_n         ;
;  tx_load_data[1] ; reset_n    ; 0.463  ; -0.132 ; Fall       ; reset_n         ;
;  tx_load_data[2] ; reset_n    ; 0.557  ; -0.024 ; Fall       ; reset_n         ;
;  tx_load_data[3] ; reset_n    ; 0.533  ; -0.028 ; Fall       ; reset_n         ;
;  tx_load_data[4] ; reset_n    ; 0.186  ; -0.481 ; Fall       ; reset_n         ;
;  tx_load_data[5] ; reset_n    ; 0.440  ; -0.134 ; Fall       ; reset_n         ;
;  tx_load_data[6] ; reset_n    ; 0.554  ; -0.009 ; Fall       ; reset_n         ;
;  tx_load_data[7] ; reset_n    ; 0.431  ; -0.160 ; Fall       ; reset_n         ;
; reset_n          ; sclk       ; -0.045 ; -0.559 ; Rise       ; sclk            ;
; rx_req           ; sclk       ; -0.460 ; -0.829 ; Rise       ; sclk            ;
; ss_n             ; sclk       ; -1.741 ; -2.371 ; Rise       ; sclk            ;
; st_load_en       ; sclk       ; -1.647 ; -2.244 ; Rise       ; sclk            ;
; st_load_roe      ; sclk       ; -1.803 ; -2.502 ; Rise       ; sclk            ;
; st_load_rrdy     ; sclk       ; -1.626 ; -2.257 ; Rise       ; sclk            ;
; st_load_trdy     ; sclk       ; -1.802 ; -2.497 ; Rise       ; sclk            ;
; tx_load_data[*]  ; sclk       ; -0.953 ; -1.567 ; Rise       ; sclk            ;
;  tx_load_data[0] ; sclk       ; -1.176 ; -1.810 ; Rise       ; sclk            ;
;  tx_load_data[1] ; sclk       ; -0.953 ; -1.567 ; Rise       ; sclk            ;
;  tx_load_data[2] ; sclk       ; -0.973 ; -1.602 ; Rise       ; sclk            ;
;  tx_load_data[3] ; sclk       ; -0.984 ; -1.606 ; Rise       ; sclk            ;
;  tx_load_data[4] ; sclk       ; -1.233 ; -1.926 ; Rise       ; sclk            ;
;  tx_load_data[5] ; sclk       ; -0.983 ; -1.608 ; Rise       ; sclk            ;
;  tx_load_data[6] ; sclk       ; -0.959 ; -1.581 ; Rise       ; sclk            ;
;  tx_load_data[7] ; sclk       ; -1.066 ; -1.689 ; Rise       ; sclk            ;
; tx_load_en       ; sclk       ; -1.585 ; -2.216 ; Rise       ; sclk            ;
; mosi             ; sclk       ; -0.330 ; -0.980 ; Fall       ; sclk            ;
; reset_n          ; sclk       ; 0.384  ; -0.042 ; Fall       ; sclk            ;
; rx_req           ; sclk       ; 0.336  ; -0.076 ; Fall       ; sclk            ;
; ss_n             ; sclk       ; -1.053 ; -1.734 ; Fall       ; sclk            ;
; st_load_en       ; sclk       ; -0.894 ; -1.547 ; Fall       ; sclk            ;
; st_load_roe      ; sclk       ; -1.077 ; -1.702 ; Fall       ; sclk            ;
; st_load_rrdy     ; sclk       ; -0.873 ; -1.461 ; Fall       ; sclk            ;
; st_load_trdy     ; sclk       ; -1.109 ; -1.778 ; Fall       ; sclk            ;
; tx_load_en       ; sclk       ; -1.117 ; -1.820 ; Fall       ; sclk            ;
+------------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; roe         ; reset_n    ; 2.780 ; 3.225 ; Rise       ; reset_n         ;
; rrdy        ; reset_n    ; 2.887 ; 3.326 ; Rise       ; reset_n         ;
; trdy        ; reset_n    ; 2.861 ; 3.299 ; Rise       ; reset_n         ;
; roe         ; reset_n    ; 2.780 ; 3.225 ; Fall       ; reset_n         ;
; rrdy        ; reset_n    ; 2.887 ; 3.326 ; Fall       ; reset_n         ;
; trdy        ; reset_n    ; 2.861 ; 3.299 ; Fall       ; reset_n         ;
; rrdy        ; rx_req     ; 3.296 ; 2.870 ; Rise       ; rx_req          ;
; rrdy        ; rx_req     ; 3.296 ; 2.870 ; Fall       ; rx_req          ;
; rx_data[*]  ; rx_req     ; 6.235 ; 6.485 ; Fall       ; rx_req          ;
;  rx_data[0] ; rx_req     ; 5.044 ; 5.109 ; Fall       ; rx_req          ;
;  rx_data[1] ; rx_req     ; 5.655 ; 5.831 ; Fall       ; rx_req          ;
;  rx_data[2] ; rx_req     ; 5.411 ; 5.566 ; Fall       ; rx_req          ;
;  rx_data[3] ; rx_req     ; 5.809 ; 6.037 ; Fall       ; rx_req          ;
;  rx_data[4] ; rx_req     ; 5.592 ; 5.730 ; Fall       ; rx_req          ;
;  rx_data[5] ; rx_req     ; 6.235 ; 6.485 ; Fall       ; rx_req          ;
;  rx_data[6] ; rx_req     ; 5.623 ; 5.798 ; Fall       ; rx_req          ;
;  rx_data[7] ; rx_req     ; 5.594 ; 5.760 ; Fall       ; rx_req          ;
; miso        ; sclk       ; 3.510 ; 3.581 ; Rise       ; sclk            ;
; roe         ; sclk       ; 3.888 ; 3.910 ; Fall       ; sclk            ;
; rrdy        ; sclk       ; 3.962 ; 3.998 ; Fall       ; sclk            ;
; trdy        ; sclk       ; 4.007 ; 4.033 ; Fall       ; sclk            ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; roe         ; reset_n    ; 2.732 ; 3.172 ; Rise       ; reset_n         ;
; rrdy        ; reset_n    ; 2.834 ; 3.272 ; Rise       ; reset_n         ;
; trdy        ; reset_n    ; 2.809 ; 3.245 ; Rise       ; reset_n         ;
; roe         ; reset_n    ; 2.732 ; 3.172 ; Fall       ; reset_n         ;
; rrdy        ; reset_n    ; 2.834 ; 3.272 ; Fall       ; reset_n         ;
; trdy        ; reset_n    ; 2.809 ; 3.245 ; Fall       ; reset_n         ;
; rrdy        ; rx_req     ; 3.243 ; 2.818 ; Rise       ; rx_req          ;
; rrdy        ; rx_req     ; 3.243 ; 2.818 ; Fall       ; rx_req          ;
; rx_data[*]  ; rx_req     ; 4.930 ; 4.991 ; Fall       ; rx_req          ;
;  rx_data[0] ; rx_req     ; 4.930 ; 4.991 ; Fall       ; rx_req          ;
;  rx_data[1] ; rx_req     ; 5.516 ; 5.684 ; Fall       ; rx_req          ;
;  rx_data[2] ; rx_req     ; 5.281 ; 5.429 ; Fall       ; rx_req          ;
;  rx_data[3] ; rx_req     ; 5.663 ; 5.881 ; Fall       ; rx_req          ;
;  rx_data[4] ; rx_req     ; 5.454 ; 5.586 ; Fall       ; rx_req          ;
;  rx_data[5] ; rx_req     ; 6.104 ; 6.349 ; Fall       ; rx_req          ;
;  rx_data[6] ; rx_req     ; 5.483 ; 5.651 ; Fall       ; rx_req          ;
;  rx_data[7] ; rx_req     ; 5.456 ; 5.614 ; Fall       ; rx_req          ;
; miso        ; sclk       ; 3.430 ; 3.497 ; Rise       ; sclk            ;
; roe         ; sclk       ; 3.766 ; 3.794 ; Fall       ; sclk            ;
; rrdy        ; sclk       ; 3.847 ; 3.863 ; Fall       ; sclk            ;
; trdy        ; sclk       ; 3.879 ; 3.912 ; Fall       ; sclk            ;
+-------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------+
; Propagation Delay                                          ;
+--------------+-------------+-------+-------+-------+-------+
; Input Port   ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+--------------+-------------+-------+-------+-------+-------+
; ss_n         ; busy        ;       ; 3.494 ; 4.061 ;       ;
; ss_n         ; roe         ; 4.799 ; 5.029 ; 5.686 ; 5.508 ;
; ss_n         ; rrdy        ; 4.569 ; 4.758 ; 5.409 ; 5.248 ;
; ss_n         ; trdy        ; 4.384 ; 5.125 ; 5.818 ; 5.031 ;
; st_load_en   ; roe         ; 4.408 ; 4.638 ; 5.253 ; 5.075 ;
; st_load_en   ; rrdy        ; 4.178 ; 4.367 ; 4.976 ; 4.815 ;
; st_load_en   ; trdy        ; 4.288 ; 4.734 ; 5.385 ; 4.948 ;
; st_load_roe  ; roe         ; 4.306 ;       ;       ; 4.954 ;
; st_load_rrdy ; rrdy        ; 4.143 ;       ;       ; 4.726 ;
; st_load_trdy ; trdy        ; 4.461 ;       ;       ; 5.165 ;
; tx_load_en   ; trdy        ; 4.450 ;       ;       ; 5.121 ;
+--------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------+
; Minimum Propagation Delay                                  ;
+--------------+-------------+-------+-------+-------+-------+
; Input Port   ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+--------------+-------------+-------+-------+-------+-------+
; ss_n         ; busy        ;       ; 3.420 ; 3.978 ;       ;
; ss_n         ; roe         ; 4.637 ; 4.890 ; 5.537 ; 5.349 ;
; ss_n         ; rrdy        ; 4.437 ; 4.489 ; 5.108 ; 5.118 ;
; ss_n         ; trdy        ; 4.238 ; 4.983 ; 5.663 ; 4.895 ;
; st_load_en   ; roe         ; 4.261 ; 4.514 ; 5.120 ; 4.932 ;
; st_load_en   ; rrdy        ; 4.061 ; 4.257 ; 4.856 ; 4.701 ;
; st_load_en   ; trdy        ; 4.146 ; 4.228 ; 4.736 ; 4.814 ;
; st_load_roe  ; roe         ; 4.193 ;       ;       ; 4.832 ;
; st_load_rrdy ; rrdy        ; 4.040 ;       ;       ; 4.615 ;
; st_load_trdy ; trdy        ; 4.294 ;       ;       ; 4.939 ;
; tx_load_en   ; trdy        ; 4.302 ;       ;       ; 4.981 ;
+--------------+-------------+-------+-------+-------+-------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; miso      ; sclk       ; 4.342 ; 4.339 ; Rise       ; sclk            ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; miso      ; sclk       ; 3.420 ; 3.420 ; Rise       ; sclk            ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; miso      ; sclk       ; 4.418     ; 4.418     ; Rise       ; sclk            ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; miso      ; sclk       ; 3.493     ; 3.559     ; Rise       ; sclk            ;
+-----------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+---------+--------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+--------+----------+---------+---------------------+
; Worst-case Slack ; -2.825  ; -0.180 ; -0.230   ; -0.796  ; -3.000              ;
;  reset_n         ; N/A     ; N/A    ; 0.394    ; -0.796  ; -3.000              ;
;  rx_req          ; -0.113  ; -0.180 ; 0.427    ; -0.785  ; -3.000              ;
;  sclk            ; -2.825  ; 0.012  ; -0.230   ; -0.030  ; -3.000              ;
; Design-wide TNS  ; -44.184 ; -0.816 ; -4.829   ; -12.293 ; -55.249             ;
;  reset_n         ; N/A     ; N/A    ; 0.000    ; -6.187  ; -3.000              ;
;  rx_req          ; -0.270  ; -0.816 ; 0.000    ; -6.106  ; -3.000              ;
;  sclk            ; -43.914 ; 0.000  ; -4.829   ; -0.256  ; -49.249             ;
+------------------+---------+--------+----------+---------+---------------------+


+------------------------------------------------------------------------------+
; Setup Times                                                                  ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; tx_load_data[*]  ; reset_n    ; 1.253 ; 1.824 ; Fall       ; reset_n         ;
;  tx_load_data[0] ; reset_n    ; 0.979 ; 1.398 ; Fall       ; reset_n         ;
;  tx_load_data[1] ; reset_n    ; 0.685 ; 1.127 ; Fall       ; reset_n         ;
;  tx_load_data[2] ; reset_n    ; 0.625 ; 1.078 ; Fall       ; reset_n         ;
;  tx_load_data[3] ; reset_n    ; 0.829 ; 1.255 ; Fall       ; reset_n         ;
;  tx_load_data[4] ; reset_n    ; 1.253 ; 1.824 ; Fall       ; reset_n         ;
;  tx_load_data[5] ; reset_n    ; 0.862 ; 1.304 ; Fall       ; reset_n         ;
;  tx_load_data[6] ; reset_n    ; 0.648 ; 1.082 ; Fall       ; reset_n         ;
;  tx_load_data[7] ; reset_n    ; 0.895 ; 1.327 ; Fall       ; reset_n         ;
; reset_n          ; sclk       ; 1.234 ; 1.411 ; Rise       ; sclk            ;
; rx_req           ; sclk       ; 1.279 ; 1.367 ; Rise       ; sclk            ;
; ss_n             ; sclk       ; 5.052 ; 5.399 ; Rise       ; sclk            ;
; st_load_en       ; sclk       ; 4.377 ; 4.753 ; Rise       ; sclk            ;
; st_load_roe      ; sclk       ; 3.730 ; 4.202 ; Rise       ; sclk            ;
; st_load_rrdy     ; sclk       ; 3.352 ; 3.808 ; Rise       ; sclk            ;
; st_load_trdy     ; sclk       ; 3.753 ; 4.292 ; Rise       ; sclk            ;
; tx_load_data[*]  ; sclk       ; 2.599 ; 3.156 ; Rise       ; sclk            ;
;  tx_load_data[0] ; sclk       ; 2.585 ; 3.063 ; Rise       ; sclk            ;
;  tx_load_data[1] ; sclk       ; 2.140 ; 2.568 ; Rise       ; sclk            ;
;  tx_load_data[2] ; sclk       ; 2.143 ; 2.625 ; Rise       ; sclk            ;
;  tx_load_data[3] ; sclk       ; 2.193 ; 2.624 ; Rise       ; sclk            ;
;  tx_load_data[4] ; sclk       ; 2.599 ; 3.156 ; Rise       ; sclk            ;
;  tx_load_data[5] ; sclk       ; 2.263 ; 2.750 ; Rise       ; sclk            ;
;  tx_load_data[6] ; sclk       ; 2.132 ; 2.590 ; Rise       ; sclk            ;
;  tx_load_data[7] ; sclk       ; 2.378 ; 2.828 ; Rise       ; sclk            ;
; tx_load_en       ; sclk       ; 3.733 ; 4.233 ; Rise       ; sclk            ;
; mosi             ; sclk       ; 3.727 ; 4.175 ; Fall       ; sclk            ;
; reset_n          ; sclk       ; 0.575 ; 0.725 ; Fall       ; sclk            ;
; rx_req           ; sclk       ; 0.593 ; 0.758 ; Fall       ; sclk            ;
; ss_n             ; sclk       ; 4.468 ; 4.901 ; Fall       ; sclk            ;
; st_load_en       ; sclk       ; 3.793 ; 4.255 ; Fall       ; sclk            ;
; st_load_roe      ; sclk       ; 3.068 ; 3.478 ; Fall       ; sclk            ;
; st_load_rrdy     ; sclk       ; 2.743 ; 3.122 ; Fall       ; sclk            ;
; st_load_trdy     ; sclk       ; 3.315 ; 3.838 ; Fall       ; sclk            ;
; tx_load_en       ; sclk       ; 3.295 ; 3.779 ; Fall       ; sclk            ;
+------------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; tx_load_data[*]  ; reset_n    ; 0.557  ; 0.072  ; Fall       ; reset_n         ;
;  tx_load_data[0] ; reset_n    ; 0.305  ; -0.299 ; Fall       ; reset_n         ;
;  tx_load_data[1] ; reset_n    ; 0.463  ; -0.113 ; Fall       ; reset_n         ;
;  tx_load_data[2] ; reset_n    ; 0.557  ; 0.040  ; Fall       ; reset_n         ;
;  tx_load_data[3] ; reset_n    ; 0.533  ; 0.045  ; Fall       ; reset_n         ;
;  tx_load_data[4] ; reset_n    ; 0.186  ; -0.481 ; Fall       ; reset_n         ;
;  tx_load_data[5] ; reset_n    ; 0.440  ; -0.116 ; Fall       ; reset_n         ;
;  tx_load_data[6] ; reset_n    ; 0.554  ; 0.072  ; Fall       ; reset_n         ;
;  tx_load_data[7] ; reset_n    ; 0.431  ; -0.150 ; Fall       ; reset_n         ;
; reset_n          ; sclk       ; -0.045 ; -0.291 ; Rise       ; sclk            ;
; rx_req           ; sclk       ; -0.460 ; -0.829 ; Rise       ; sclk            ;
; ss_n             ; sclk       ; -1.741 ; -2.371 ; Rise       ; sclk            ;
; st_load_en       ; sclk       ; -1.647 ; -2.244 ; Rise       ; sclk            ;
; st_load_roe      ; sclk       ; -1.803 ; -2.502 ; Rise       ; sclk            ;
; st_load_rrdy     ; sclk       ; -1.626 ; -2.257 ; Rise       ; sclk            ;
; st_load_trdy     ; sclk       ; -1.802 ; -2.497 ; Rise       ; sclk            ;
; tx_load_data[*]  ; sclk       ; -0.953 ; -1.567 ; Rise       ; sclk            ;
;  tx_load_data[0] ; sclk       ; -1.176 ; -1.810 ; Rise       ; sclk            ;
;  tx_load_data[1] ; sclk       ; -0.953 ; -1.567 ; Rise       ; sclk            ;
;  tx_load_data[2] ; sclk       ; -0.973 ; -1.602 ; Rise       ; sclk            ;
;  tx_load_data[3] ; sclk       ; -0.984 ; -1.606 ; Rise       ; sclk            ;
;  tx_load_data[4] ; sclk       ; -1.233 ; -1.926 ; Rise       ; sclk            ;
;  tx_load_data[5] ; sclk       ; -0.983 ; -1.608 ; Rise       ; sclk            ;
;  tx_load_data[6] ; sclk       ; -0.959 ; -1.581 ; Rise       ; sclk            ;
;  tx_load_data[7] ; sclk       ; -1.066 ; -1.689 ; Rise       ; sclk            ;
; tx_load_en       ; sclk       ; -1.585 ; -2.216 ; Rise       ; sclk            ;
; mosi             ; sclk       ; -0.330 ; -0.980 ; Fall       ; sclk            ;
; reset_n          ; sclk       ; 0.384  ; -0.042 ; Fall       ; sclk            ;
; rx_req           ; sclk       ; 0.336  ; -0.076 ; Fall       ; sclk            ;
; ss_n             ; sclk       ; -1.053 ; -1.734 ; Fall       ; sclk            ;
; st_load_en       ; sclk       ; -0.894 ; -1.547 ; Fall       ; sclk            ;
; st_load_roe      ; sclk       ; -1.077 ; -1.702 ; Fall       ; sclk            ;
; st_load_rrdy     ; sclk       ; -0.873 ; -1.461 ; Fall       ; sclk            ;
; st_load_trdy     ; sclk       ; -1.109 ; -1.778 ; Fall       ; sclk            ;
; tx_load_en       ; sclk       ; -1.117 ; -1.820 ; Fall       ; sclk            ;
+------------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; roe         ; reset_n    ; 4.769 ; 4.872 ; Rise       ; reset_n         ;
; rrdy        ; reset_n    ; 4.919 ; 5.010 ; Rise       ; reset_n         ;
; trdy        ; reset_n    ; 4.917 ; 4.982 ; Rise       ; reset_n         ;
; roe         ; reset_n    ; 4.769 ; 4.872 ; Fall       ; reset_n         ;
; rrdy        ; reset_n    ; 4.919 ; 5.010 ; Fall       ; reset_n         ;
; trdy        ; reset_n    ; 4.917 ; 4.982 ; Fall       ; reset_n         ;
; rrdy        ; rx_req     ; 5.102 ; 4.878 ; Rise       ; rx_req          ;
; rrdy        ; rx_req     ; 5.102 ; 4.878 ; Fall       ; rx_req          ;
; rx_data[*]  ; rx_req     ; 9.810 ; 9.890 ; Fall       ; rx_req          ;
;  rx_data[0] ; rx_req     ; 7.923 ; 7.890 ; Fall       ; rx_req          ;
;  rx_data[1] ; rx_req     ; 9.042 ; 9.081 ; Fall       ; rx_req          ;
;  rx_data[2] ; rx_req     ; 8.608 ; 8.632 ; Fall       ; rx_req          ;
;  rx_data[3] ; rx_req     ; 9.175 ; 9.334 ; Fall       ; rx_req          ;
;  rx_data[4] ; rx_req     ; 8.873 ; 8.911 ; Fall       ; rx_req          ;
;  rx_data[5] ; rx_req     ; 9.810 ; 9.890 ; Fall       ; rx_req          ;
;  rx_data[6] ; rx_req     ; 8.945 ; 8.962 ; Fall       ; rx_req          ;
;  rx_data[7] ; rx_req     ; 8.897 ; 8.943 ; Fall       ; rx_req          ;
; miso        ; sclk       ; 6.064 ; 6.013 ; Rise       ; sclk            ;
; roe         ; sclk       ; 6.051 ; 5.998 ; Fall       ; sclk            ;
; rrdy        ; sclk       ; 6.170 ; 6.141 ; Fall       ; sclk            ;
; trdy        ; sclk       ; 6.262 ; 6.174 ; Fall       ; sclk            ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; roe         ; reset_n    ; 2.732 ; 3.172 ; Rise       ; reset_n         ;
; rrdy        ; reset_n    ; 2.834 ; 3.272 ; Rise       ; reset_n         ;
; trdy        ; reset_n    ; 2.809 ; 3.245 ; Rise       ; reset_n         ;
; roe         ; reset_n    ; 2.732 ; 3.172 ; Fall       ; reset_n         ;
; rrdy        ; reset_n    ; 2.834 ; 3.272 ; Fall       ; reset_n         ;
; trdy        ; reset_n    ; 2.809 ; 3.245 ; Fall       ; reset_n         ;
; rrdy        ; rx_req     ; 3.243 ; 2.818 ; Rise       ; rx_req          ;
; rrdy        ; rx_req     ; 3.243 ; 2.818 ; Fall       ; rx_req          ;
; rx_data[*]  ; rx_req     ; 4.930 ; 4.991 ; Fall       ; rx_req          ;
;  rx_data[0] ; rx_req     ; 4.930 ; 4.991 ; Fall       ; rx_req          ;
;  rx_data[1] ; rx_req     ; 5.516 ; 5.684 ; Fall       ; rx_req          ;
;  rx_data[2] ; rx_req     ; 5.281 ; 5.429 ; Fall       ; rx_req          ;
;  rx_data[3] ; rx_req     ; 5.663 ; 5.881 ; Fall       ; rx_req          ;
;  rx_data[4] ; rx_req     ; 5.454 ; 5.586 ; Fall       ; rx_req          ;
;  rx_data[5] ; rx_req     ; 6.104 ; 6.349 ; Fall       ; rx_req          ;
;  rx_data[6] ; rx_req     ; 5.483 ; 5.651 ; Fall       ; rx_req          ;
;  rx_data[7] ; rx_req     ; 5.456 ; 5.614 ; Fall       ; rx_req          ;
; miso        ; sclk       ; 3.430 ; 3.497 ; Rise       ; sclk            ;
; roe         ; sclk       ; 3.766 ; 3.794 ; Fall       ; sclk            ;
; rrdy        ; sclk       ; 3.847 ; 3.863 ; Fall       ; sclk            ;
; trdy        ; sclk       ; 3.879 ; 3.912 ; Fall       ; sclk            ;
+-------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------+
; Propagation Delay                                          ;
+--------------+-------------+-------+-------+-------+-------+
; Input Port   ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+--------------+-------------+-------+-------+-------+-------+
; ss_n         ; busy        ;       ; 5.893 ; 6.235 ;       ;
; ss_n         ; roe         ; 8.286 ; 8.627 ; 9.082 ; 8.660 ;
; ss_n         ; rrdy        ; 7.839 ; 8.099 ; 8.609 ; 8.227 ;
; ss_n         ; trdy        ; 7.521 ; 8.743 ; 9.279 ; 7.882 ;
; st_load_en   ; roe         ; 7.611 ; 7.952 ; 8.436 ; 8.014 ;
; st_load_en   ; rrdy        ; 7.164 ; 7.424 ; 7.963 ; 7.581 ;
; st_load_en   ; trdy        ; 7.374 ; 8.068 ; 8.633 ; 7.792 ;
; st_load_roe  ; roe         ; 7.413 ;       ;       ; 7.777 ;
; st_load_rrdy ; rrdy        ; 7.087 ;       ;       ; 7.407 ;
; st_load_trdy ; trdy        ; 7.693 ;       ;       ; 8.113 ;
; tx_load_en   ; trdy        ; 7.673 ;       ;       ; 8.054 ;
+--------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------+
; Minimum Propagation Delay                                  ;
+--------------+-------------+-------+-------+-------+-------+
; Input Port   ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+--------------+-------------+-------+-------+-------+-------+
; ss_n         ; busy        ;       ; 3.420 ; 3.978 ;       ;
; ss_n         ; roe         ; 4.637 ; 4.890 ; 5.537 ; 5.349 ;
; ss_n         ; rrdy        ; 4.437 ; 4.489 ; 5.108 ; 5.118 ;
; ss_n         ; trdy        ; 4.238 ; 4.983 ; 5.663 ; 4.895 ;
; st_load_en   ; roe         ; 4.261 ; 4.514 ; 5.120 ; 4.932 ;
; st_load_en   ; rrdy        ; 4.061 ; 4.257 ; 4.856 ; 4.701 ;
; st_load_en   ; trdy        ; 4.146 ; 4.228 ; 4.736 ; 4.814 ;
; st_load_roe  ; roe         ; 4.193 ;       ;       ; 4.832 ;
; st_load_rrdy ; rrdy        ; 4.040 ;       ;       ; 4.615 ;
; st_load_trdy ; trdy        ; 4.294 ;       ;       ; 4.939 ;
; tx_load_en   ; trdy        ; 4.302 ;       ;       ; 4.981 ;
+--------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; trdy          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rrdy          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; roe           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; busy          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; miso          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; ss_n                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rx_req                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset_n                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mosi                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sclk                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; st_load_trdy            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tx_load_en              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; st_load_en              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; st_load_rrdy            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; st_load_roe             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tx_load_data[7]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tx_load_data[6]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tx_load_data[5]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tx_load_data[4]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tx_load_data[3]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tx_load_data[2]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tx_load_data[1]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tx_load_data[0]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; trdy          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rrdy          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; roe           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.33 V              ; -0.00317 V          ; 0.162 V                              ; 0.063 V                              ; 3.54e-09 s                  ; 3.41e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.33 V             ; -0.00317 V         ; 0.162 V                             ; 0.063 V                             ; 3.54e-09 s                 ; 3.41e-09 s                 ; Yes                       ; Yes                       ;
; rx_data[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; busy          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; miso          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; trdy          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rrdy          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; roe           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; rx_data[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; rx_data[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; rx_data[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; rx_data[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; rx_data[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.64 V              ; -0.0109 V           ; 0.244 V                              ; 0.16 V                               ; 2.42e-09 s                  ; 2.37e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.64 V             ; -0.0109 V          ; 0.244 V                             ; 0.16 V                              ; 2.42e-09 s                 ; 2.37e-09 s                 ; No                        ; Yes                       ;
; rx_data[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; rx_data[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; busy          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; miso          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; sclk       ; rx_req   ; 0        ; 0        ; 0        ; 8        ;
; reset_n    ; sclk     ; 21       ; 38       ; 4        ; 4        ;
; rx_req     ; sclk     ; 1        ; 1        ; 2        ; 2        ;
; sclk       ; sclk     ; 123      ; 14       ; 20       ; 30       ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; sclk       ; rx_req   ; 0        ; 0        ; 0        ; 8        ;
; reset_n    ; sclk     ; 21       ; 38       ; 4        ; 4        ;
; rx_req     ; sclk     ; 1        ; 1        ; 2        ; 2        ;
; sclk       ; sclk     ; 123      ; 14       ; 20       ; 30       ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; reset_n    ; reset_n  ; 0        ; 0        ; 8        ; 8        ;
; reset_n    ; rx_req   ; 0        ; 0        ; 8        ; 8        ;
; reset_n    ; sclk     ; 34       ; 34       ; 11       ; 11       ;
; rx_req     ; sclk     ; 0        ; 0        ; 1        ; 1        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; reset_n    ; reset_n  ; 0        ; 0        ; 8        ; 8        ;
; reset_n    ; rx_req   ; 0        ; 0        ; 8        ; 8        ;
; reset_n    ; sclk     ; 34       ; 34       ; 11       ; 11       ;
; rx_req     ; sclk     ; 0        ; 0        ; 1        ; 1        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 17    ; 17   ;
; Unconstrained Input Port Paths  ; 106   ; 106  ;
; Unconstrained Output Ports      ; 13    ; 13   ;
; Unconstrained Output Port Paths ; 31    ; 31   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Thu Apr 04 11:46:47 2019
Info: Command: quartus_sta SPI_slave_FPGA -c SPI_slave_FPGA
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 19 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'SPI_slave_FPGA.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name sclk sclk
    Info (332105): create_clock -period 1.000 -name reset_n reset_n
    Info (332105): create_clock -period 1.000 -name rx_req rx_req
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.825
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.825             -43.914 sclk 
    Info (332119):    -0.113              -0.270 rx_req 
Info (332146): Worst-case hold slack is -0.180
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.180              -0.816 rx_req 
    Info (332119):     0.094               0.000 sclk 
Info (332146): Worst-case recovery slack is -0.212
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.212              -3.458 sclk 
    Info (332119):     0.408               0.000 reset_n 
    Info (332119):     0.472               0.000 rx_req 
Info (332146): Worst-case removal slack is -0.796
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.796              -6.187 reset_n 
    Info (332119):    -0.785              -6.106 rx_req 
    Info (332119):     0.027               0.000 sclk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -43.000 sclk 
    Info (332119):    -3.000              -3.000 reset_n 
    Info (332119):    -3.000              -3.000 rx_req 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.453
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.453             -36.908 sclk 
    Info (332119):    -0.040              -0.059 rx_req 
Info (332146): Worst-case hold slack is -0.097
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.097              -0.205 rx_req 
    Info (332119):     0.025               0.000 sclk 
Info (332146): Worst-case recovery slack is -0.125
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.125              -1.165 sclk 
    Info (332119):     0.394               0.000 reset_n 
    Info (332119):     0.427               0.000 rx_req 
Info (332146): Worst-case removal slack is -0.714
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.714              -5.499 reset_n 
    Info (332119):    -0.702              -5.271 rx_req 
    Info (332119):     0.004               0.000 sclk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -43.000 sclk 
    Info (332119):    -3.000              -3.000 reset_n 
    Info (332119):    -3.000              -3.000 rx_req 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.679
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.679             -17.404 sclk 
    Info (332119):     0.325               0.000 rx_req 
Info (332146): Worst-case hold slack is -0.148
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.148              -0.783 rx_req 
    Info (332119):     0.012               0.000 sclk 
Info (332146): Worst-case recovery slack is -0.230
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.230              -4.829 sclk 
    Info (332119):     0.738               0.000 rx_req 
    Info (332119):     0.788               0.000 reset_n 
Info (332146): Worst-case removal slack is -0.535
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.535              -4.183 reset_n 
    Info (332119):    -0.516              -4.031 rx_req 
    Info (332119):    -0.030              -0.256 sclk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -49.249 sclk 
    Info (332119):    -3.000              -3.000 reset_n 
    Info (332119):    -3.000              -3.000 rx_req 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 492 megabytes
    Info: Processing ended: Thu Apr 04 11:46:52 2019
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:03


