<?xml version="1.0"?>
<!DOCTYPE target SYSTEM "gdb-target.dtd">
<target version="1.0">
    <architecture>riscv:rv64</architecture>
    <osabi>none</osabi>
    <feature name="org.gnu.gdb.riscv.cpu">
        <reg name="x0" bitsize="64"/>
        <reg name="x1" bitsize="64" type="code_ptr"/>
        <reg name="x2" bitsize="64" type="data_ptr"/>
        <reg name="x3" bitsize="64" type="data_ptr"/>
        <reg name="x4" bitsize="64" type="data_ptr"/>
        <reg name="x5" bitsize="64"/>
        <reg name="x6" bitsize="64"/>
        <reg name="x7" bitsize="64"/>
        <reg name="x8" bitsize="64" type="data_ptr"/>
        <reg name="x9" bitsize="64"/>
        <reg name="x10" bitsize="64"/>
        <reg name="x11" bitsize="64"/>
        <reg name="x12" bitsize="64"/>
        <reg name="x13" bitsize="64"/>
        <reg name="x14" bitsize="64"/>
        <reg name="x15" bitsize="64"/>
        <reg name="x16" bitsize="64"/>
        <reg name="x17" bitsize="64"/>
        <reg name="x18" bitsize="64"/>
        <reg name="x19" bitsize="64"/>
        <reg name="x20" bitsize="64"/>
        <reg name="x21" bitsize="64"/>
        <reg name="x22" bitsize="64"/>
        <reg name="x23" bitsize="64"/>
        <reg name="x24" bitsize="64"/>
        <reg name="x25" bitsize="64"/>
        <reg name="x26" bitsize="64"/>
        <reg name="x27" bitsize="64"/>
        <reg name="x28" bitsize="64"/>
        <reg name="x29" bitsize="64"/>
        <reg name="x30" bitsize="64"/>
        <reg name="x31" bitsize="64"/>
        <reg name="pc" bitsize="64" type="code_ptr"/>
    </feature>
    <feature name="org.gnu.gdb.riscv.fpu">
        <union id="riscv_float">
            <field name="float" type="ieee_single"/>
            <field name="double" type="ieee_double"/>
        </union>
        <reg name="f0" bitsize="64" type="riscv_float"/>
        <reg name="f1" bitsize="64" type="riscv_float"/>
        <reg name="f2" bitsize="64" type="riscv_float"/>
        <reg name="f3" bitsize="64" type="riscv_float"/>
        <reg name="f4" bitsize="64" type="riscv_float"/>
        <reg name="f5" bitsize="64" type="riscv_float"/>
        <reg name="f6" bitsize="64" type="riscv_float"/>
        <reg name="f7" bitsize="64" type="riscv_float"/>
        <reg name="f8" bitsize="64" type="riscv_float"/>
        <reg name="f9" bitsize="64" type="riscv_float"/>
        <reg name="f10" bitsize="64" type="riscv_float"/>
        <reg name="f11" bitsize="64" type="riscv_float"/>
        <reg name="f12" bitsize="64" type="riscv_float"/>
        <reg name="f13" bitsize="64" type="riscv_float"/>
        <reg name="f14" bitsize="64" type="riscv_float"/>
        <reg name="f15" bitsize="64" type="riscv_float"/>
        <reg name="f16" bitsize="64" type="riscv_float"/>
        <reg name="f17" bitsize="64" type="riscv_float"/>
        <reg name="f18" bitsize="64" type="riscv_float"/>
        <reg name="f19" bitsize="64" type="riscv_float"/>
        <reg name="f20" bitsize="64" type="riscv_float"/>
        <reg name="f21" bitsize="64" type="riscv_float"/>
        <reg name="f22" bitsize="64" type="riscv_float"/>
        <reg name="f23" bitsize="64" type="riscv_float"/>
        <reg name="f24" bitsize="64" type="riscv_float"/>
        <reg name="f25" bitsize="64" type="riscv_float"/>
        <reg name="f26" bitsize="64" type="riscv_float"/>
        <reg name="f27" bitsize="64" type="riscv_float"/>
        <reg name="f28" bitsize="64" type="riscv_float"/>
        <reg name="f29" bitsize="64" type="riscv_float"/>
        <reg name="f30" bitsize="64" type="riscv_float"/>
        <reg name="f31" bitsize="64" type="riscv_float"/>
        <reg name="fflags" bitsize="32"/>
        <reg name="frm" bitsize="32"/>
        <reg name="fcsr" bitsize="32"/>
    </feature>
    <feature name="org.gnu.gdb.riscv.virtual">
        <reg name="priv" bitsize="64"/>
    </feature>
    <!--<feature name="org.gnu.gdb.riscv.csr">
        <reg name="cycle" bitsize="64"/>
        <reg name="time" bitsize="64"/>
        <reg name="instret" bitsize="64"/>
    </feature>-->
</target>
