add r0, r1, r1, asr 31
mvn r1, r2
orr r1, r0, r1, ror 1
orr r1, r1, r0, lsr 31
