半導體全製程介紹：從晶圓到出廠，看完才知道晶片製造有多困難
2020-03-30 由 技術工程師engineer 發表于資訊




晶圓處理製程介紹
基本晶圓處理步驟通常是晶圓先經過適當的清洗（Cleaning）之後，送到熱爐管（Furnace）內，在含氧的環境中，以加熱氧化（Oxidation）的方式在晶圓的表面形成一層厚約數百個的二氧化矽層，緊接著厚約1000-2000的氮化矽層將以化學氣相沈積Chemical Vapor Deposition；CVP）的方式沈積（Deposition）在剛剛長成的二氧化矽上，然後整個晶圓將進行微影（Lithography）的製程，先在晶圓上上一層光阻（Photoresist），再將光罩上的圖案移轉到光阻上面。接著利用蝕刻（Etching）技術，將部份未 被光阻保護的氮化矽層加以除去，留下的就是所需要的線路圖部份。接著以磷為離子源（Ion Source），對整片晶圓進行磷原子的植入（Ion Implantation），然後再把光阻劑去除（Photoresist Scrip）。製程進行至此，我們已將構成集成電路所需的電晶體及部份的字符線（Word Lines），依光罩所提供的設計圖案，依次的在晶圓上建立完成，接著進行金屬化製程（Metallization），製作金屬導線，以便將各個電晶體與組件加以連接，而在每一道步驟加工完後都必須進行一些電性、或是物理特性量測，以檢驗加工結果是否在規格內（Inspection and Measurement）；如此重複步驟製作第一層、第二層．．．的電路部份，以在矽晶圓上製造電晶體等其它電子組件；最後所加工完成的產品會被送到電性測試區作電性量測。

根據上述製程之需要，FAB廠內通常可分為四大區：

1）黃光本區的作用在於利用照相顯微縮小的技術，定義出每一層次所需要的電路圖，因為採用感光劑易曝光，得在黃色燈光照明區域內工作，所以叫做「黃光區」。

2）蝕刻經過黃光定義出我們所需要的電路圖，把不要的部份去除掉，此去除的步驟就> 稱之為蝕刻，因為它好像雕刻，一刀一刀的削去不必要不必要的木屑，完成作品，期間又利用酸液來腐蝕的，所以叫做「蝕刻區」。

3）擴散本區的製造過程都在高溫中進行，又稱為「高溫區」，利用高溫給予物質能量而產生運動，因為本區的機台大都為一根根的爐管，所以也有人稱為「爐管區」，每一根爐管都有不同的作用。

4）真空本區機器操作時，機器中都需要抽成真空，所以稱之為真空區，真空區的機器多用來作沈積暨離子植入，也就是在Wafer上覆蓋一層薄薄的薄膜，所以又稱之為「薄膜區」。在真空區中有一站稱為晶圓允收區，可接受晶片的測試，針對我們所製造的晶片，其過程是否有缺陷，電性的流通上是否有問題，由工程師根據其經驗與電子學上知識做一全程的檢測，由某一電性量測值的變異判斷某一道相關製程是否發生任何異常。此檢測不同於測試區（Wafer Probe）的檢測，前者是細部的電子特性測試與物理特性測試，後者所做的測試是針對產品的電性功能作檢測。




《晶柱成長製程》

　　矽晶柱的長成，首先需要將純度相當高的矽礦放入熔爐中，並加入預先設定好的金屬物質，使產生出來的矽晶柱擁有要求的電性特質，接著需要將所有物質融化後再長成單晶的矽晶柱，以下將對所有晶柱長成製程做介紹。


長晶主要程序︰


融化（MeltDown）

此過程是將置放於石英坩鍋內的塊狀復晶矽加熱制高於攝氏1420度的融化溫度之上，此階段中最重要的參數為坩鍋的位置與熱量的供應，若使用較大的功率來融化復晶矽，石英坩鍋的壽命會降低，反之功率太低則融化的過程費時太久，影響整體的產能。

頸部成長（Neck Growth）

當矽融漿的溫度穩定之後，將<1.0.0>方向的晶種漸漸注入液中，接著將晶種往上拉升，並使直徑縮小到一定（約6mm），維持此直徑並拉長10-20cm，以消除晶種內的排差（dislocation），此種零排差（dislocation-free）的控制主要為將排差局限在頸部的成長。

晶冠成長（Crown Growth）

長完頸部後，慢慢地降低拉速與溫度，使頸部的直徑逐漸增加到所需的大小。

晶體成長（Body Growth）

利用拉速與溫度變化的調整來遲維持固定的晶棒直徑，所以坩鍋必須不斷的上升來維持固定的液面高度，於是由坩鍋傳到晶棒及液面的輻射熱會逐漸增加，此輻射熱源將致使固業介面的溫度梯度逐漸變小，所以在晶棒成長階段的拉速必須逐漸地降低，以避免晶棒扭曲的現象產生。

尾部成長（Tail Growth）

當晶體成長到固定（需要）的長度後，晶棒的直徑必須逐漸地縮小，直到與液面分開，此乃避免因熱應力造成排差與滑移面現象。

《晶柱切片後處理》

　　矽晶柱長成後，整個晶圓的製作才到了一半，接下必須將晶柱做裁切與檢測，裁切掉頭尾的晶棒將會進行外徑研磨、切片等一連串的處理，最後才能成為一片片價值非凡的晶圓，以下將對晶柱的後處理製程做介紹。



切片（Slicing）


　　長久以來經援切片都是採用內徑鋸，其鋸片是一環狀薄葉片，內徑邊緣鑲有鑽石顆粒，晶棒在切片前預先黏貼一石墨板，不僅有利於切片的夾持，更可以避免在最後切斷階段時鋸片離開晶棒所造的破裂。切片晶圓的厚度、弓形度（bow）及撓曲度（warp）等特性為製程管制要點。影響晶圓質量的因素除了切割機台本身的穩定度與設計外，鋸片的張力狀況及鑽石銳利度的保持都有很大的影響。

圓邊（Edge Polishing）

　　剛切好的晶圓，其邊緣垂直於切割平面為銳利的直角，由於矽單晶硬脆的材料特性，此角極易崩裂，不但影響晶圓強度，更為製程中污染微粒的來源，且在後續的半導體製成中，未經處理的晶圓邊緣也為影響光組與磊晶層之厚度，固須以計算機數值化機台自動修整切片晶圓的邊緣形狀與外徑尺寸。

研磨（Lapping）

　　研磨的目的在於除去切割或輪磨所造成的鋸痕或表面破壞層，同時使晶圓表面達到可進行拋光處理的平坦度。

蝕刻（Etching）

　　晶圓經前述加工製程後，表面因加工應力而形成一層損傷層（damaged layer），在拋光之前必須以化學蝕刻的方式予以去除，蝕刻液可分為酸性與鹼性兩種。

去疵（Gettering）

　　利用噴砂法將晶圓上的瑕疵與缺陷感到下半層，以利往後的IC製程。

拋光（Polishing）

　　晶圓的拋光，依製程可區分為邊緣拋光與表面拋光兩種邊緣拋光（Edge Polishing）。

· 邊緣拋光的主要目的在於降低微粒（particle）附著於晶圓的可能性，並使晶圓具備較佳的機械強度，但需要的設備昂貴且技術層面較高，除非各戶要求，否則不進行本製程。

· 表面拋光（Surface Polishing）是晶圓加工處理的最後一道步驟，移除晶圓表面厚度約10-20微米，其目的在改善前述製程中遺留下的微缺陷，並取得局部平坦度的極佳化，以滿足IC製程的要求基本上本製程為化學－機械的反應機制，由研磨劑中的NaOH , KOH , NH4OH腐蝕晶圓的最表層，由機械摩擦作用提供腐蝕的動力來源。


《晶圓針測製程介紹-1》

　　晶圓針測（Chip Probing；CP）之目的在於針對晶片作電性功能上的測試（Test），使 IC 在進入構裝前先行過濾出電性功能不良的晶片，以避免對不良品增加製造成本。

　　半導體製程中，針測製程只要換上不同的測試配件，便可與測試製程共享相同的測試機台（Tester）。所以一般測試廠為提高測試機台的使用率，除了提供最終測試的服務亦接受晶片測試的訂單。以下將此針測製程作一描述。


　　上圖為晶圓針測之流程圖，其流程包括下面幾道作業：

（1）晶圓針測並作產品分類（Sorting）

晶圓針測的主要目的是測試晶圓中每一顆晶粒的電氣特性，線路的連接，檢查其是否為不良品，若為不良品，則點上一點紅墨水，作為識別之用。除此之外，另一個目的是測試產品的良率，依良率的高低來判 斷晶圓製造的過程是否有誤。良品率高時表示晶圓製造過程一切正常，若良品率過低，表示在晶圓製造的過程中，有某些步驟出現問題，必須儘快通知工程師檢查。

（2）雷射修補（Laser Repairing） 　　

雷射修補的目的是修補那些尚可被修復的不良品（有設計備份電路在其中者），提高產品的良品率。當晶圓針測完成後，擁有備份電路的產品會與其在晶圓針測時所產生的測試結果數據一同送往雷射修補機中，這些數據包括不良品的位置，線路的配置等。雷射修補機的控制計算機可依這些數據，嘗試將晶圓中的不良品修復。

（3）加溫烘烤（Baking） 　　

加溫烘烤是針測流程中的最後一項作業，加溫烘烤的目的有二：

（一）將點在晶粒上的紅墨水烤乾。

（二）清理晶圓表面。經過加溫烘烤的產品，只要有需求便可以出貨。

《半導體測試製程介紹-2》

測試製程乃是於IC構裝後測試構裝完成的產品之電性功能以保證出廠IC功能上的完整性，並對已測試的產品依其電性功能作分類（即分Bin），作為IC不同等級產品的評價依據；最後並對產品作外觀檢驗（Inspect）作業。

電性功能測試乃針對產品之各種電性參數進行測試以確定產品能正常運作，用於測試之機台將根據產品不同之測試項目而加載不同之測試程序；而外觀檢驗之項目繁多，且視不同之構裝型態而有所不同，包含了引腳之各項性質、印字（mark）之清晰度及膠體（mold）是否損傷等項目。而隨表面黏著技術的發展，為確保構裝成品與基版間的準確定位及完整密合，構裝成品接腳之諸項性質之檢驗由是重要。以下將對測試流程做一介紹


上圖為半導體產品測試之流程圖，其流程包括下面幾道作業：

1.上線備料 　　

上線備料的用意是將預備要上線測試的待測品，從上游廠商送來的包箱內拆封，並一顆顆的放在一個標準容器（幾十顆放一盤，每一盤可以放的數量及其容器規格，依待測品的外形而有不同）內，以利在上測 試機台（Tester）時，待測品在分類機（Handler）內可以將待測品定位，而使其內的自動化機械機構可以自動的上下料。

2.測試機台測試（FT1、FT2、FT3） 　　


待測品在入庫後，經過入庫檢驗及上線備料後，再來就是上測試機台去測試；如前述，測試機台依測試產品的電性功能種類可以分為邏輯IC測試機、內存IC測試機及混合式IC（即同時包含邏輯線路及模擬線路）測試機三種，測試機的主要功能在於發出待測品所需的電性訊號並接受待測品因此訊號後所響應的電性訊號並作出產品電性測試結果的判斷，當然這些在測試機台內的控制細節，均是由針對此一待測品所寫之測試程序（Test Program）來控制。

即使是同一類的測試機，因每種待測 品其產品的電性特性及測試機台測試能力限制而有所不同。一般來說，待測品在一家測試廠中，會有許多適合此種產品電性特性的測試機台可供其選擇；除了測試機台外，待測品要完成電性測試還需要一些測試配件：


A）分類機（Handler）

承載待測品進行測試的自動化機械結構，其內有機械機構將 待測品一顆顆從標準容器內自動的送到測試機台的測試頭（Test Head）上接受測試，測試的結果會從測試機台內傳到分類機內，分類機會依其每顆待測品的電性測試結果來作分類（此即產品分Bin）的過程；此外分類機內有升溫裝置，以提供待測品在測試 時所需測試溫度的測試環境，而分類機的降溫則一般是靠氮氣，以達到快速降溫的目的。不同的Handler、測試機台及待測品的搭配下，其測試效果會有所同，因此對測試產品而言，對可適用的Handler與Tester就會有喜好的選擇現象存在。

測試機台一般會有很多個測試頭（Test Head），個數視測試機台的機型規格而定，而每個測試頭同時可以上一部分類機或針測機，因此一部測試機台可以同時的與多台的分類機及針測機相連，而依連接的方式又可分為平行處理，及桌球處理，前者指的是在同一測試機台上多台分類機以相同的測試程試測試同一批待測品，而後者是在同一測試機台上多台分類機以不同的測試程序同時進行不同批待測品的測試。

B）測試程序（Test Program）

每批待測產品都有在每個不同的測試階段（FT1、FT2、FT3），如果要上測試機台測試，都需要不同的測試程序，不同品牌的測試機台，其測試程序的語法並不相同，因此即使此測試機台有能力測試某待測品，但卻缺少測試程序，還是沒有用；一般而言，因為測試程序的內容與待測品的電性特性息息相關，所以大多是客戶提供的。


3）測試機台接口 　　

這是一個要將待測品接腳上的訊號連接上測試 機台的測試頭上的訊號傳送接點的一個轉換接口，此轉換接口，依待測品的電性特性及外形接腳數的不同而有很多種類，如：Hi-Fix（內存類產品）、Fixture Board（邏輯類產品）、Load Board（邏輯類產品）、Adopt Board + DUT Board（邏輯類產品）、Socket（接腳器，依待測品其接腳的分布位置及腳數而有所不同）。每批待測品在測試機台的測試次數並不相同，這完全要看客戶的要求，一般而言邏輯性的產品，只需上測試機台一次（即FT2）而不用FT1、FT3，如果為內存IC則會經過二至三次的測試，而每次的測試環境溫度要求會有些不同，測試環境的溫度選擇，有三種選擇，即高溫、常溫及低溫，溫度的度數有時客戶也會要求，升溫比降溫耗時許多，而即於那一道要用什麼溫度，這也視不同客戶的不同待測品而有所不同。每次測試完，都會有測試結果報告，若測試結果不佳，則可能會產生Hold住本批待測品的現象產生。

3.預燒爐（Burn-In Oven）（測試內存IC才有此程序） 　　

在測試內存性產品時，在FT1之後，待測品都會上預燒爐里去Burn In，其目的在於提供待測品一個高溫、高電壓、高電流的環境，使生命周期較短的待測品在Burn In的過程中提早的顯現出來，在Burn In後必需在96個小時內待測品Burn In物理特性未消退之前完成後續測試機台 測試的流程，否則就要將待測品種回預燒爐去重新Burn In。在此會用到的配件包括Burn-In Board及Burn In Socket..等。

4.電性抽測 　　

在每一道機台測試後，都會有一個電性抽測的動作（俗稱QC或Q貨），此作業的目的在將此完成測試機台測試的待測品抽出一定數量，重回測試機台在測試程序、測試機台、測試溫度都不變下，看其測試結果是否與之前上測試機台的測試結果相一致，若不一致，則有可能是測試機台故障、測試程序有問題、測試配件損壞、測試過程有瑕疵..等原因，原因小者，則需回測試機台重測，原因大者，將能將此批待測品Hold住，等待工程師、生管人員與客戶協調後再作決策。

5.卷標掃描（Mark Scan）

利用機械視覺設備對待測品的產品上的產品Mark作檢測，內容包括 Mark的位置歪斜度及內容的清晰度..等。

6.人工檢腳或機器檢腳 　　

檢驗待測品IC的接腳的對稱性、平整性及共面度等，這部份作業有時會利用雷射掃描的方式來進行，也會有些利用人力來作檢驗。

7.檢腳抽檢與彎腳修整 　　

對於彎腳品，會進行彎腳品的修復作業，然後再利用人工進行檢腳的抽驗。

8.加溫烘烤（Baking） 　　

在所有測試及檢驗流程之後，產品必需進烘烤爐中進行烘烤，將待測品上水氣烘乾，使產品在送至客戶手中之前不會因水氣的腐蝕而影響待測品的質量。

9.包裝（Packing） 　　

將待測品依其客戶的指示，將原來在標準容器內的待測品的分類包裝成客戶所指定的包裝容器內，並作必要的包裝容器上之商標粘貼等。

10.出貨的運送作業 　　

由於最終測試是半導體IC製程的最後一站，所以許多客戶就把測試廠當作他們的成品倉庫，以避免自身工廠的成品存放的管理，另一方面也減少不必要的成品搬運成本，因此針對客戶的要求，測試廠也提供所謂的「Door to Door」的服務，即幫助客戶將測試完成品送至客戶指定的地方（包括客戶的產品買家），有些客戶指的地點在海外者，便需要考慮船期的安排，如果在國內者，則要考慮貨運的安排事宜。


《電子構裝型態介紹》

半導體產品的I/O數目也會影響測試機台的可適用性，所有的IC構裝型態可以區分為兩大類，一為引腳插入型，另一為表面黏著型，請見下圖。

構裝型態 應用產品 變化型態

引腳插入型 消費性電子 PDIP, DIP, SK-DIP

表面黏著型 內存 SOP,TSOP,SSOP, SO, SOJ

可程序化邏輯IC LCC, LCC

邏輯IC TQFP, LQFP, QFP

Others 晶片組,LCD BGA,TAB,F/C, BGA,TAB

DIP=Dual in-lineBGA=Ball grid array package

TAB=Tape-automatedSO=Small outline bonging

QFP=Quad flat packageLCC=Leaded chip carrier

引腳插入型目前常見的構裝型態主要是DIP，如果再細分的話，又有SK-DIP、SIP（單邊引腳）等；在表面黏著型方面，主要的構裝型態有SO、 QFP、BGA等。常見的外觀及相關應用請見下圖

構裝型態 構裝名稱常見應用產品


Single In-Line Package(SIP) Power Transistor


Dual In-Line Package(DIP) SRAM,ROM, EPROM, EEPROM,

FLASH, Micro controller


Zig-Zag In-Line Package(ZIP) DRAM, SRAM


Small Outline Package(SOP)Linear, Logic, DRAM, SRAM


Plastic Leaded Chip 256K DRAM, ROM, SRAM, EPROM,

Carrier(PLCC)EEPROM, FLASH, Micro controller


Small Outline Package(SOJ) DRAM, SRAM, EPROM, EEPROM, FLASH


Quad Flat Package(QFP)Microprocessor


Pin Grid Array(PGA)Microprocessor

各構裝型態敘述如下：

（1）DIP（Dual In-Line Package）

它的引腳是長在IC的兩邊，而且是利用插件方式讓IC與印刷電路板結合，有別於另一種適用於表面黏著技術的構裝方式，這種構裝的材料可以是塑料（Plastic）或陶瓷（Ceramic），因而有PDIP及CDIP之分，大部份64隻腳以下的電子組件是利用這種構裝型態包裝的。

（2）SOP（Small Outline Package） 　　

也有人稱之為SOIC（Small Outline Integrated Circuit），跟DIP一樣，大部分所使用的腳數仍被局限在64隻腳以下，而大於44隻腳以上的電子組件則是轉往LCC或是QFP等。SO系列型態包括有TSOP（Thin Small Outline Package）、TSSOP（Thin-Shrink Small Outline Package）、SSOP（Shrink Small Outline Package）、SOJ（Small Outline J-Lead）、QSOP（Quarter-Size Small Outline Package）以及MSOP（Miniature Small Outline Package）等。

（3）LCC（Leaded/Leadless Chip Carrier）

它的引腳不像前面的DIP或SO，腳是長在IC的兩邊，而是長在IC的四邊周圍，因此它的腳數要比前兩者來的稍微多些，常用的腳數可以從20 ～96隻腳不等，引腳的外觀也有兩種，一種是縮在裡面，從外面看不到，另一種則是J型引腳（J-Lead），其被稱之為QFJ（Quat Flat J-Lead Package）。

（4）PGA（Pin Grid Array）

其引腳的外觀是針狀的，因此它跟DIP一樣也是用插件的方式與電 路板結合，由於連接方式較不方便，因此隨著QFP的進步，有些原本用PGA構裝的IC已經轉往QFP發展。

（5）QFP（Quad Flat Package） 　　

QFP是一種高腳數、四邊引腳的包裝，它主導了大部份ASIC、邏輯 IC以及中低階的微組件的主要包裝型態，常見的QFP變化型還包括有MQFP（Metric QFP）、MQUAD（Metal QFP）、TQFP（Thin QFP）等。

事實上，不同的IC產品，應其功能I/O數的需求及散熱、按裝等考慮，也會有其常用搭配的包裝型式。在下表中我們可以看到邏輯性產品中最主要的包裝型態是SO及DIP；在非揮發性的內存方面（ROM、FLASH），其主要的包裝型式是SO、DIP和LCC等；而DRAM則是以SO包裝占九成上，至於Microcompoent所包括的產品最主要的有MPU、MCU、MPR等，其最主要的包 裝型式為PGA、QFP等。






《電子構裝製造技術》

IC晶片必須依照設計與外界之電路連接，才可正常發揮應有之功能。用於封裝之材料主要可分為塑料（plastic）及陶瓷（ceramic）兩種。其中塑料構裝因成本低廉，適合大量生產且能夠滿足表面黏著技術之需求，目前以成為最主要的IC封裝方式。而陶瓷構裝之發展已有三十多年歷史，亦為早期主要之構裝方式。由於陶瓷構裝成本高，組裝不易自動化，且在塑料構裝質量及技術不斷提升之情形下，大部份業者皆已儘量避免使用陶瓷構裝。然而，陶瓷構裝具有塑料構裝無法比擬之極佳散熱能力、可靠度及氣密性，並可提供高輸出/入接腳數，因此要求高功率及高可靠度之產品，如CPU、航天、軍事等產品仍有使用陶瓷構裝之必要性。

目前用於構裝之技術，大概有以下數種。分別為「打線接合」、「卷帶式自動接合」、「覆晶接合」等技術，分述如下：


打線接合（Wire Bonding）

打線接合是最早亦為目前應用最廣的技術，此技術首先將晶片固定於導線架上，再以細金屬線將晶片上的電路和導線架上的引腳相連接。而隨著近年來其它技術的興起，打線接合技術正受到挑戰，其市場占有比例亦正逐漸減少當中。但由於打線接合技術之簡易性及便捷性，加上長久以來與之相配合之機具、設備及相關技術皆以十分成熟，因此短期內打線接合技術似 乎仍不大容易為其它技術所淘汰。


卷帶式自動接合（Tape Automated Bonding, TAB）

卷帶式自動接合技術首先於1960年代由 通用電子（GE）提出。卷帶式自動接合製程，即是將晶片與在高分子卷帶上的金屬電路相連接。而高分子卷帶之材料 則以polyimide為主，卷帶上之金屬層則以銅箔使用最多。卷帶式自動接合具有厚度薄、接腳間距小且能提供高輸出/入接腳數等優點，十分適用於需要重量輕、體積小之IC產品上。

覆晶接合（Flip Chip）


覆晶式接合為IBM於1960年代中首 先開發而成。其技術乃於晶粒之金屬墊上生成焊料凸塊，而於基版上生成與晶粒焊料凸塊相對應之接點，接著將翻轉之晶粒對準基版上之 接點將所有點接合。覆晶接合具有最短連接度、最佳電器特性、最高輸出/入接點密度，且能縮小

IC尺寸，增加單位晶圓產能，已被看好為未來極具潛力

之構裝方式。

《構裝製程介紹》

隨著IC產品需求量的日益提升，推動了電子構裝產業的蓬勃發展。而電子製造技術的不斷發展演進，在IC晶片「輕、薄、短、小、高功能」的要求下，亦使得構裝技術不斷推陳出新，以符合電子產品之需要並進而充分發揮其功能。構裝之目的主要有下列四種：

（1）電力傳送

（2）訊號輸送

（3）熱的去除

（4）電路保護

所有電子產品皆以「電」為能源，然而電力之傳送必須經過線路之連接方可達成，IC構裝即可達到此一功能。而線路連接之後，各電子組件間的訊號傳遞自然可經由這些電路加以輸送。

電子構裝的另一功能則是藉由構裝材料之導熱功能將電子於線路間傳遞產生之熱量去除，以避免IC晶片因過熱而毀損。最後，IC構裝除對易碎的晶片提供了足夠的機械強度及適當的保護，亦避免了精細的集成電路受到污染的可能性。IC構裝除能提供上述之主要功能之外，額外亦使IC產品具有優雅美觀的外表並為使用者提供了安全的使用及簡便的操作環境。

IC構裝依使用材料可分為陶瓷（ceramic）及塑料（plastic）兩種，而目前商業應用上則以塑料構裝為主。以塑料構裝中打線接合為例，其步驟依序為晶片切割（die saw）、黏晶（die mount / die bond）、焊線（wire bond）、封膠（mold）、剪切/成形（trim / form）、印字（mark）、電鍍（plating）及檢驗（inspection）等。以下依序對構裝製程之各個步驟做一說明：


晶片切割（Die Saw）

晶片切割之目的為將前製程加工完成之晶圓上一顆顆之晶粒（die）切割分離。欲進行晶片切割，首先必須進行晶圓黏片，而後再送至晶片切割機上進行切割。切割完後之晶粒井然有序排列於膠帶上，而框架的支撐避免了膠帶的皺摺與晶粒之相互碰撞。


黏晶（Die Dond）

黏晶之目的乃將一顆顆之晶粒置於導線架上並以銀膠（epoxy）黏著固定。黏晶完成後之導線架則經由傳輸設備送至彈匣（magazine）內，以送至下一製程進行焊線。


焊線（Wire Bond）

焊線乃是將晶粒上的接點以極細的金線（18～50骻）連接到導線架之內引腳，進而藉此將IC晶粒之電路訊號傳輸至外界。


封膠（Mold）

封膠之主要目的為防止濕氣由外部侵入、以機械方式支持導線、內部產生熱量之去除及提供能夠手持之形體。其過程為將導線架置於框架上並預熱，再將框架置於壓模機上的構裝模上，再以樹脂充填並待硬化。


剪切/成形（Trim /Form）

剪切之目的為將導線架上構裝完成之晶粒獨立分開，並把不需要的連接用材料及部份凸出之樹脂切除（dejunk）。成形之目的則是將外引腳壓成各種預先設計好之形狀，以便於裝置於電路版上使用。剪切與成形主要由一部衝壓機配上多套不同製程之模具，加上進料及出料機構所組成。


印字（Mark）

印字乃將字體印於構裝完的膠體之上，其目的在於註明 商品之規格及製造者等信息。


檢驗（Inspection）

晶片切割之目的為將前製程加工完成之晶圓上一顆顆之檢驗之目的為確定構裝完成之產品是否合於使用。其中項目包括諸如：外引腳之平整性、共面度、腳距、印字 是否清晰及膠體是否有損傷等的外觀檢驗。



原文網址：https://kknews.cc/news/r6458a4.html