# B. 進階半導體技術與應用, 5W 

## A。先進封裝技術：3D IC、SoC、SiP的介紹與應用。 3D IC 
3D IC是將多顆晶片進行三維空間垂直整合，以因應半導體製程受到電子及材料的物理極限。 半導體行業追求這個有前途的技術，在許多不同的形式，但它尚未被廣泛使用，因此，定義還是有點不固定。

傳統的半導體晶片擴展信號的傳播速度也提高了。然而，縮放比例從目前的製造和晶片設計技術已變得更加困難，部分原因是由於功率密度的限制，部分是因為互連不變得更快，而電晶體[8] 3-D集成的電路提出了發明來解決堆疊2-D的模具和連接他們的第3維度的縮放挑戰。這有望加快分層晶片之間的通信，而平面佈局。[9]在3D IC技術中有許多顯著的利益，包括：

 腳印(footprint)
更多的功能融入一個狹小的空間。使新一代的裝置(device)更小但功能更強大。

 成本
分區成多個較小的dice與3D堆疊晶片可以提高產量，降低製造成本。

 異質（Heterogeneous）集成
 
電路層可以建立在不同的過程，甚至不同類型的晶圓上。 這意味著，組件可以進行優化，此外，與不相容的製造組件可以結合在一個單一的三維集成電路。
 更短的內部連線
 
平均線長會減少，研究指出通常減少了10％-15％。這種減少主來自於原本較長的內部連線，而這些較長的內部連線通常意味著更大量的延遲。同時有鑑於3D導線相較於一般導線具有更高的電容，加減之下電路延遲不一定增加或減少。
 功率
 
保持信號在晶片（on-chip）上可以減少功耗 10-100倍。[13]而更短的電線也能降低功耗，減少寄生電容。[14]使功率預算減少進而減少產生的熱量，延長電池壽命，具有較低的操作成本。
 電路安全
 
堆疊結構的複雜性與嘗試反向工程的電路。敏感電路（Sensitive circuits）也以這樣的方式被劃分，以掩蓋的每一層的功能。
 帶寬
 
3D 積體電路允許大量異質晶片進行層與層之間的垂直貼合。這允許在不同層中的功能塊之間的寬帶總線建設。一個典型的例子將是一個處理器結合內存(processor+memory)的三維堆疊，堆疊在處理器的頂部上的超高速緩衝存儲器。這樣的安排可以讓一個遠大於典型的128位或256位的高速快取（cache）與處理器（processor）之間的匯流排。[16]從而減少內存牆（memroy wall）的問題。
