{"patent_id": "10-2022-0102500", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2024-0024485", "출원번호": "10-2022-0102500", "발명의 명칭": "모델들에 의하여 공통으로 이용되는 정보에 기반하여 모델들을 구동하기 위한 전자 장치 및", "출원인": "삼성전자주식회사", "발명자": "김정배"}}
{"patent_id": "10-2022-0102500", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "전자 장치(electronic device)(101)에 있어서,비휘발성 메모리(non-volatile memory)(134);휘발성 메모리(volatile memory)(132); 및프로세서를 포함하고, 상기 프로세서는,상기 비휘발성 메모리 내에 저장된 제1 모델(240-1)을 구동하기 위한 요청에 기반하여, 상기 제1 모델 내에 포함된 제1 그래프들을 식별하고;상기 제1 모델과 상이하고, 상기 휘발성 메모리 내에 저장된 하나 이상의 제2 모델들에 포함된 제2 그래프들 중에서, 상기 제1 그래프들 중 적어도 하나에 대응하는 적어도 하나의 그래프를 식별하고;상기 제2 그래프들 중에서 식별된 상기 적어도 하나의 그래프에 기반하여, 상기 제1 모델을 제어하기 위한 인스턴스를 획득하고; 및상기 인스턴스에 기반하여, 상기 제1 모델과 관련된 기능을 실행하도록, 구성된,전자 장치."}
{"patent_id": "10-2022-0102500", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제1항에 있어서, 상기 프로세서는,상기 비휘발성 메모리 내에서, 상기 제1 모델을 표현하는(representing) 복수의 파라미터들에 기반하여, 인공신경망(artificial neural network)과 관련된 연산들(operations)에 각각에 대응하는, 상기 제1 그래프들을 식별하도록, 구성된,전자 장치."}
{"patent_id": "10-2022-0102500", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제2항에 있어서, 상기 프로세서는,상기 제1 모델을 표현하는 상기 복수의 파라미터들, 및 상기 하나 이상의 제2 모델들에 포함된 상기 제2 그래프들을 표현하는 복수의 파라미터들을 비교하여, 상기 제2 그래프들 중에서, 상기 제1 그래프들 중 적어도 하나와일치하는 상기 적어도 하나의 그래프를 식별하도록, 구성된,전자 장치."}
{"patent_id": "10-2022-0102500", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제1항에 있어서, 상기 프로세서는,상기 휘발성 메모리 내에 저장된 상기 제1 모델에 기반하여, 상기 제1 모델에 대한 상기 인스턴스를획득하도록, 구성된,전자 장치."}
{"patent_id": "10-2022-0102500", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "제1항에 있어서, 상기 프로세서는,상기 제1 그래프들에 대응하는 상기 적어도 하나의 그래프로 입력된 입력 데이터에 기반하여 상기 기능을 실행하는 것에 기반하여, 상기 휘발성 메모리 내에서, 상기 적어도 하나의 그래프에 기반하는 적어도 하나의 연산의공개특허 10-2024-0024485-3-수행에 기반하여 상기 입력 데이터로부터 획득된, 출력 데이터를 식별하고; 및상기 출력 데이터를 식별하는 것에 기반하여, 상기 제1 모델 내 상기 제1 그래프들 각각에 대응하는 연산들 중에서, 상기 적어도 하나의 그래프에 대응하는 적어도 하나의 연산을 우회하도록(bypass), 구성된,전자 장치."}
{"patent_id": "10-2022-0102500", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "제5항에 있어서, 상기 프로세서는,상기 전자 장치 내에 포함된 상이한 프로세서들에 의해 판독가능한(readable) 지정된 포맷에 기반하여 저장된상기 출력 데이터를 이용하여, 상기 기능을 실행하도록, 구성된,전자 장치."}
{"patent_id": "10-2022-0102500", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "제6항에 있어서, 제1 프로세서인 상기 프로세서와 상이한 제2 프로세서를 더 포함하고,상기 제1 프로세서는,상기 제1 모델과 관련된 기능을 실행하는 상태에서, 상기 제2 프로세서에 의해 저장된 상기 출력 데이터를, 상기 포맷에 기반하여 상기 출력 데이터를 복사하는 것과 독립적으로 액세스하도록, 구성된,전자 장치."}
{"patent_id": "10-2022-0102500", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "제1항에 있어서, 상기 프로세서는,상기 휘발성 메모리 내에서, 상기 적어도 하나의 그래프, 및 상기 제1 그래프들 중에서, 상기 적어도 하나의 그래프와 상이한 다른 그래프들을 연결하도록, 구성된,전자 장치."}
{"patent_id": "10-2022-0102500", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "제8항에 있어서, 상기 프로세서는,상기 휘발성 메모리 내에서, 상기 다른 그래프들을 상기 프로세서와 상이한 다른 프로세서에 의해 판독가능한지정된 포맷에 기반하여 저장하도록, 구성된,전자 장치."}
{"patent_id": "10-2022-0102500", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "제1항에 있어서, 상기 프로세서는,최적화에 기반하여 상기 제1 모델로부터 제3 모델을 획득하기 위한 다른 요청에 기반하여, 상기 제2 그래프들중에서, 상기 최적화에 기반하여 상기 제1 모델 내 상기 제1 그래프들 중 적어도 하나로부터 변환된, 적어도 하나의 제2 그래프를 식별하고;상기 식별된 적어도 하나의 제2 그래프에 기반하여, 상기 제3 모델을 획득하도록, 구성된,전자 장치."}
{"patent_id": "10-2022-0102500", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_11", "content": "전자 장치의 방법에 있어서,인공 신경망과 관련된 제1 모델에 대한 제1 기능을 실행하기 위한 요청에 기반하여, 상기 전자 장치의 휘발성메모리 내에서, 상기 제1 모델, 및 상기 제1 모델과 상이한 제2 모델 전부와 관련된 적어도 하나의 그래프를 식별하는 동작(710);공개특허 10-2024-0024485-4-상기 적어도 하나의 그래프를 식별하는 것에 기반하여, 상기 제2 모델에 대한 제2 기능의 실행에 기반하여 상기적어도 하나의 그래프로 입력된, 입력 데이터를 식별하는 동작(720); 및 상기 입력 데이터가 상기 제1 기능의 실행에 기반하여 상기 적어도 하나의 그래프로 입력됨을 식별하는 것에 기반하여, 상기 입력 데이터에 대응하고, 상기 제2 기능의 실행에 기반하여 상기 적어도 하나의 그래프로부터 획득된, 출력 데이터에 기반하여 상기 제1 기능을 실행하는 동작(740)을 포함하는,방법."}
{"patent_id": "10-2022-0102500", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_12", "content": "제11항에 있어서, 상기 적어도 하나의 그래프를 식별하는 동작은,상기 인공 신경망과 관련된 상이한 연산들 중에서, 상기 제1 모델, 및 상기 제2 모델에 의하여 공통으로 수행되는 적어도 하나의 연산에 대응하는 상기 적어도 하나의 그래프를 식별하는 동작을 포함하는,방법."}
{"patent_id": "10-2022-0102500", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_13", "content": "제11항에 있어서, 상기 적어도 하나의 그래프를 식별하는 동작은,상기 휘발성 메모리와 상이한 비휘발성 메모리 내에 저장되고, 상기 제1 모델에 포함된 복수의 그래프들을 지시하는 정보를 획득하는 동작;상기 정보에 기반하여, 상기 휘발성 메모리 내에서 식별된 상기 적어도 하나의 그래프, 및 상기 복수의 그래프들 중에서, 상기 적어도 하나의 그래프와 상이한 다른 그래프들을 연결하는 동작을 포함하는,방법."}
{"patent_id": "10-2022-0102500", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_14", "content": "제11항에 있어서, 상기 제1 기능을 실행하는 동작은,상기 입력 데이터가 상기 제1 기능의 실행에 기반하여 상기 적어도 하나의 그래프로 입력됨을 식별하는 것에 기반하여, 상기 제1 모델에 의해 지시되는 복수의 그래프들 중에서 상기 적어도 하나의 그래프 이후에 연결된 일그래프(a graph)로, 상기 출력 데이터를 입력하는 동작을 포함하는,방법."}
{"patent_id": "10-2022-0102500", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_15", "content": "제14항에 있어서, 상기 출력 데이터를 입력하는 동작은,상기 출력 데이터에 기반하여, 상기 적어도 하나의 그래프와 관련된 연산의 수행을 바이패스하는 동작을 포함하는,방법."}
{"patent_id": "10-2022-0102500", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_16", "content": "제11항에 있어서, 상기 제1 기능을 실행하는 동작은,상기 휘발성 메모리 내에 저장된, 상기 제1 모델에 포함된 그래프들, 및 상기 제2 모델에 포함된 그래프들에 할당된 우선 순위들(priorities)에 기반하여, 상기 제1 모델에 포함된 상기 그래프들에 대한 연산들을 수행하는동작을 포함하는,방법."}
{"patent_id": "10-2022-0102500", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_17", "content": "전자 장치의 방법에 있어서,상기 전자 장치의 비휘발성 메모리 내에 저장된 제1 모델을 구동하기 위한 요청에 기반하여, 상기 제1 모델 내공개특허 10-2024-0024485-5-에 포함된 제1 그래프들을 식별하는 동작(610);상기 제1 모델과 상이하고, 상기 전자 장치의 휘발성 메모리 내에 저장된 하나 이상의 제2 모델들에 포함된 제2그래프들 중에서, 상기 제1 그래프들 중 적어도 하나에 대응하는 적어도 하나의 그래프를 식별하는 동작(620);상기 제2 그래프들 중에서 식별된 상기 적어도 하나의 그래프에 기반하여, 상기 제1 모델을 제어하기 위한 인스턴스를 획득하는 동작(630); 및상기 인스턴스에 기반하여, 상기 제1 모델과 관련된 기능을 실행하는 동작(640)을 포함하는,방법."}
{"patent_id": "10-2022-0102500", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_18", "content": "제17항에 있어서, 상기 제1 그래프들을 식별하는 동작은,상기 비휘발성 메모리 내에서, 상기 제1 모델을 표현하는 복수의 파라미터들에 기반하여, 인공 신경망과 관련된연산들 각각에 대응하는, 상기 제1 그래프들을 식별하는 동작을 포함하는,방법."}
{"patent_id": "10-2022-0102500", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_19", "content": "제17항에 있어서, 상기 적어도 하나의 그래프를 식별하는 동작은,상기 제1 모델을 표현하는 복수의 파라미터들, 및 상기 하나 이상의 제2 모델들에 포함된 상기 제2 그래프들을표현하는 복수의 파라미터들을 비교하여, 상기 제2 그래프들 중에서, 상기 제1 그래프들 중 적어도 하나와 일치하는 상기 적어도 하나의 그래프를 식별하는 동작을 포함하는,방법."}
{"patent_id": "10-2022-0102500", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_20", "content": "제17항에 있어서, 상기 휘발성 메모리 내에 상기 제1 모델을 저장하는 동작은,상기 휘발성 메모리 내에 저장된 상기 제1 모델에 기반하여, 상기 제1 모델에 대한 상기 인스턴스를 획득하는동작을 포함하는,방법."}
{"patent_id": "10-2022-0102500", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "일 실시예에 따른, 전자 장치(electronic device)의 프로세서는, 상기 전자 장치의 비휘발성 메모리 내에 저장된 제1 모델을 구동하기 위한 요청에 기반하여, 상기 제1 모델 내에 포함된 제1 그래프들을 식별하도록, 구성될 수 있다. 상기 프로세서는, 상기 제1 모델과 상이하고, 상기 휘발성 메모리 내에 저장된 하나 이상의 제2 모델들에 포함된 제2 그래프들 중에서, 상기 제1 그래프들 중 적어도 하나에 대응하는 적어도 하나의 그래프를 식별하도록, 구성될 수 있다. 상기 프로세서는, 상기 제2 그래프들 중에서 식별된 상기 적어도 하나의 그래프에 기반하여, 상기 제1 모델을 제어하기 위한 인스턴스를 획득하도록, 구성될 수 있다. 상기 프로세서는, 상기 인 스턴스에 기반하여, 상기 제1 모델과 관련된 기능을 실행하도록, 구성될 수 있다."}
{"patent_id": "10-2022-0102500", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "아래의 설명들은, 모델들에 의하여 공통으로 이용되는 정보에 기반하여 모델들을 구동하기 위한 전자 장치 및 그 방법에 관한 것이다."}
{"patent_id": "10-2022-0102500", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "전자 장치의 발전으로, 최근 인공 지능(Artificial Intelligence, AI) 기술을 탑재한 전자 장치와 관련된 기술 개발이 진행되고 있다. 인공 지능 기술이 적용된 전자 장치는, 외부 신호에 의한 인스트럭션들의 업데이트와 독립적으로, 주변 상황을 스스로 학습하고, 판단할 수 있다. 인공 지능 기술이 적용된 전자 장치가 주변 상황 을 능동적으로 학습하고 판단함에 따라, 사람의 판단을 요구하는 상황을 전자 장치에 기반하여 자동적으로 대응 하는 것을 가능하게 할 수 있다."}
{"patent_id": "10-2022-0102500", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 2, "content": "발명의 내용"}
{"patent_id": "10-2022-0102500", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "일 실시예(an embodiment)에 따른, 전자 장치(an electronic device)는, 비휘발성 메모리, 휘발성 메모리, 및 프로세서를 포함할 수 있다. 상기 프로세서는, 상기 비휘발성 메모리 내에 저장된 제1 모델을 구동하기 위한 요청에 기반하여, 상기 제1 모델 내에 포함된 제1 그래프들을 식별하도록, 구성될 수 있다. 상기 프로세서는, 상기 제1 모델과 상이하고, 상기 휘발성 메모리 내에 저장된 하나 이상의 제2 모델들에 포함된 제2 그래프들 중 에서, 상기 제1 그래프들 중 적어도 하나에 대응하는 적어도 하나의 그래프를 식별하도록, 구성될 수 있다. 상 기 프로세서는, 상기 제2 그래프들 중에서 식별된 상기 적어도 하나의 그래프에 기반하여, 상기 제1 모델을 제 어하기 위한 인스턴스를 획득하도록, 구성될 수 있다. 상기 프로세서는, 상기 인스턴스에 기반하여, 상기 제1 모델과 관련된 기능을 실행하도록, 구성될 수 있다. 일 실시예에 따른, 전자 장치의 방법은, 상기 전자 장치의 비휘발성 메모리 내에 저장된 제1 모델을 구동하기 위한 요청에 기반하여, 상기 제1 모델 내에 포함된 제1 그래프들을 식별하는 동작을 포함할 수 있다. 상기 방 법은, 상기 제1 모델과 상이하고, 상기 전자 장치의 휘발성 메모리 내에 저장된 하나 이상의 제2 모델들에 포함 된 제2 그래프들 중에서, 상기 제1 그래프들 중 적어도 하나에 대응하는 적어도 하나의 그래프를 식별하는 동작 을 포함할 수 있다. 상기 방법은, 상기 제2 그래프들 중에서 식별된 상기 적어도 하나의 그래프에 기반하여, 상기 제1 모델을 제어하기 위한 인스턴스를 획득하는 동작을 포함할 수 있다. 상기 방법은, 상기 인스턴스에 기반하여, 상기 제1 모델과 관련된 기능을 실행하는 동작을 포함할 수 있다. 일 실시예에 따른, 전자 장치는, 휘발성 메모리, 및 프로세서를 포함할 수 있다. 상기 프로세서는, 인공 신경 망과 관련된 제1 모델에 대한 제1 기능을 실행하기 위한 요청에 기반하여, 상기 휘발성 메모리 내에서, 상기 제 1 모델, 및 상기 제1 모델과 상이한 제2 모델 전부와 관련된 적어도 하나의 그래프를 식별하도록, 구성될 수 있 다. 상기 프로세서는, 상기 적어도 하나의 그래프를 식별하는 것에 기반하여, 상기 제2 모델에 대한 제2 기능 의 실행에 기반하여 상기 적어도 하나의 그래프로 입력된, 입력 데이터를 식별하도록, 구성될 수 있다. 상기 프로세서는, 상기 입력 데이터가 상기 제1 기능의 실행에 기반하여 상기 적어도 하나의 그래프로 입력됨을 식별 하는 것에 기반하여, 상기 입력 데이터에 대응하고, 상기 제2 기능의 실행에 기반하여 상기 적어도 하나의 그래 프로부터 획득된, 출력 데이터에 기반하여 상기 제1 기능을 실행하도록, 구성될 수 있다. 일 실시예에 따른, 전자 장치의 방법은, 인공 신경망과 관련된 제1 모델에 대한 제1 기능을 실행하기 위한 요청 에 기반하여, 상기 전자 장치의 휘발성 메모리 내에서, 상기 제1 모델, 및 상기 제1 모델과 상이한 제2 모델 전 부와 관련된 적어도 하나의 그래프를 식별하는 동작을 포함할 수 있다. 상기 방법은, 상기 적어도 하나의 그래 프를 식별하는 것에 기반하여, 상기 제2 모델에 대한 제2 기능의 실행에 기반하여 상기 적어도 하나의 그래프로 입력된, 입력 데이터를 식별하는 동작을 포함할 수 있다. 상기 방법은, 상기 입력 데이터가 상기 제1 기능의 실행에 기반하여 상기 적어도 하나의 그래프로 입력됨을 식별하는 것에 기반하여, 상기 입력 데이터에 대응하고, 상기 제2 기능의 실행에 기반하여 상기 적어도 하나의 그래프로부터 획득된, 출력 데이터에 기반하여 상기 제1 기능을 실행하는 동작을 포함할 수 있다."}
{"patent_id": "10-2022-0102500", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "이하, 본 문서의 다양한 실시예들이 첨부된 도면을 참조하여 설명된다. 본 문서의 다양한 실시 예들 및 이에 사용된 용어들은 본 문서에 기재된 기술을 특정한 실시 형태에 대해 한정 하려는 것이 아니며, 해당 실시 예의 다양한 변경, 균등물, 및/또는 대체물을 포함하는 것으로 이해되어야 한다. 도면의 설명과 관련하여, 유사한 구성요소에 대해서는 유사한 참조 부호가 사용될 수 있다. 단수의 표현 은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함할 수 있다. 본 문서에서, \"A 또는 B\", \"A 및/ 또는 B 중 적어도 하나\", \"A, B 또는 C\" 또는 \"A, B 및/또는 C 중 적어도 하나\" 등의 표현은 함께 나열된 항목 들의 모든 가능한 조합을 포함할 수 있다. \"제 1\", \"제 2\", \"첫째\" 또는 \"둘째\" 등의 표현들은 해당 구성요소들 을, 순서 또는 중요도에 상관없이 수식할 수 있고, 한 구성요소를 다른 구성요소와 구분하기 위해 사용될 뿐 해 당 구성요소들을 한정하지 않는다. 어떤(예: 제 1) 구성요소가 다른(예: 제 2) 구성요소에 \"(기능적으로 또는 통신적으로) 연결되어\" 있다거나 \"접속되어\" 있다고 언급된 때에는, 상기 어떤 구성요소가 상기 다른 구성요소 에 직접적으로 연결되거나, 다른 구성요소(예: 제 3 구성요소)를 통하여 연결될 수 있다. 본 문서에서 사용된 용어 \"모듈\"은 하드웨어, 소프트웨어 또는 펌웨어로 구성된 유닛을 포함하며, 예를 들면, 로직, 논리 블록, 부품, 또는 회로 등의 용어와 상호 호환적으로 사용될 수 있다. 모듈은, 일체로 구성된 부품 또는 하나 또는 그 이상의 기능을 수행하는 최소 단위 또는 그 일부가 될 수 있다. 예를 들면, 모듈은 ASIC(application-specific integrated circuit)으로 구성될 수 있다. 도 1은, 다양한 실시예들에 따른, 네트워크 환경 내의 전자 장치의 블록도이다. 도 1을 참조하면, 네 트워크 환경에서 전자 장치는 제 1 네트워크(예: 근거리 무선 통신 네트워크)를 통하여 전자 장 치와 통신하거나, 또는 제 2 네트워크(예: 원거리 무선 통신 네트워크)를 통하여 전자 장치 또 는 서버 중 적어도 하나 와 통신할 수 있다. 일실시예에 따르면, 전자 장치는 서버를 통하여 전 자 장치와 통신할 수 있다. 일실시예에 따르면, 전자 장치는 프로세서, 메모리, 입력 모듈 , 음향 출력 모듈, 디스플레이 모듈, 오디오 모듈, 센서 모듈, 인터페이스, 연 결 단자, 햅틱 모듈, 카메라 모듈, 전력 관리 모듈, 배터리, 통신 모듈, 가입 자 식별 모듈, 또는 안테나 모듈을 포함할 수 있다. 어떤 실시예에서는, 전자 장치에는, 이 구 성요소들 중 적어도 하나(예: 연결 단자)가 생략되거나, 하나 이상의 다른 구성요소가 추가될 수 있다. 어 떤 실시예에서는, 이 구성요소들 중 일부들(예: 센서 모듈, 카메라 모듈, 또는 안테나 모듈)은 하나의 구성요소(예: 디스플레이 모듈)로 통합될 수 있다. 프로세서는, 예를 들면, 소프트웨어(예: 프로그램)를 실행하여 프로세서에 연결된 전자 장치 의 적어도 하나의 다른 구성요소(예: 하드웨어 또는 소프트웨어 구성요소)를 제어할 수 있고, 다양한 데이 터 처리 또는 연산을 수행할 수 있다. 일실시예에 따르면, 데이터 처리 또는 연산의 적어도 일부로서, 프로세서 는 다른 구성요소(예: 센서 모듈 또는 통신 모듈)로부터 수신된 명령 또는 데이터를 휘발성 메 모리에 저장하고, 휘발성 메모리에 저장된 명령 또는 데이터를 처리하고, 결과 데이터를 비휘발성 메 모리에 저장할 수 있다. 일실시예에 따르면, 프로세서는 메인 프로세서(예: 중앙 처리 장치 또 는 어플리케이션 프로세서) 또는 이와는 독립적으로 또는 함께 운영 가능한 보조 프로세서(예: 그래픽 처 리 장치, 신경망 처리 장치(NPU: neural processing unit), 이미지 시그널 프로세서, 센서 허브 프로세서, 또는 커뮤니케이션 프로세서)를 포함할 수 있다. 예를 들어, 전자 장치가 메인 프로세서 및 보조 프로세서 를 포함하는 경우, 보조 프로세서는 메인 프로세서보다 저전력을 사용하거나, 지정된 기능에 특 화되도록 설정될 수 있다. 보조 프로세서는 메인 프로세서와 별개로, 또는 그 일부로서 구현될 수 있 다. 보조 프로세서는, 예를 들면, 메인 프로세서가 인액티브(예: 슬립) 상태에 있는 동안 메인 프로세서 를 대신하여, 또는 메인 프로세서가 액티브(예: 어플리케이션 실행) 상태에 있는 동안 메인 프로세서 와 함께, 전자 장치의 구성요소들 중 적어도 하나의 구성요소(예: 디스플레이 모듈, 센서 모듈 , 또는 통신 모듈)와 관련된 기능 또는 상태들의 적어도 일부를 제어할 수 있다. 일실시예에 따르면, 보조 프로세서(예: 이미지 시그널 프로세서 또는 커뮤니케이션 프로세서)는 기능적으로 관련 있는 다른 구성요소(예: 카메라 모듈 또는 통신 모듈)의 일부로서 구현될 수 있다. 일실시예에 따르면, 보조 프로 세서(예: 신경망 처리 장치)는 인공지능 모델의 처리에 특화된 하드웨어 구조를 포함할 수 있다. 인공지능 모델은 기계 학습을 통해 생성될 수 있다. 이러한 학습은, 예를 들어, 인공지능 모델이 수행되는 전자 장치 자체에서 수행될 수 있고, 별도의 서버(예: 서버)를 통해 수행될 수도 있다. 학습 알고리즘은, 예를 들어, 지도형 학습(supervised learning), 비지도형 학습(unsupervised learning), 준지도형 학습(semi- supervised learning) 또는 강화 학습(reinforcement learning)을 포함할 수 있으나, 전술한 예에 한정되지 않 는다. 인공지능 모델은, 복수의 인공 신경망 레이어들을 포함할 수 있다. 인공 신경망은 심층 신경망(DNN: deep neural network), CNN(convolutional neural network), RNN(recurrent neural network), RBM(restricted boltzmann machine), DBN(deep belief network), BRDNN(bidirectional recurrent deep neural network), 심층 Q-네트워크(deep Q-networks) 또는 상기 중 둘 이상의 조합 중 하나일 수 있으나, 전술한 예에 한정되지 않는다. 인공지능 모델은 하드웨어 구조 이외에, 추가적으로 또는 대체적으로, 소프트웨어 구조를 포함할 수 있 다. 메모리는, 전자 장치의 적어도 하나의 구성요소(예: 프로세서 또는 센서 모듈)에 의해 사 용되는 다양한 데이터를 저장할 수 있다. 데이터는, 예를 들어, 소프트웨어(예: 프로그램) 및, 이와 관련 된 명령에 대한 입력 데이터 또는 출력 데이터를 포함할 수 있다. 메모리는, 휘발성 메모리 또는 비 휘발성 메모리를 포함할 수 있다. 프로그램은 메모리에 소프트웨어로서 저장될 수 있으며, 예를 들면, 운영 체제, 미들 웨어 또는 어플리케이션을 포함할 수 있다. 입력 모듈은, 전자 장치의 구성요소(예: 프로세서)에 사용될 명령 또는 데이터를 전자 장치 의 외부(예: 사용자)로부터 수신할 수 있다. 입력 모듈은, 예를 들면, 마이크, 마우스, 키보드, 키 (예: 버튼), 또는 디지털 펜(예: 스타일러스 펜)을 포함할 수 있다. 음향 출력 모듈은 음향 신호를 전자 장치의 외부로 출력할 수 있다. 음향 출력 모듈은, 예를 들 면, 스피커 또는 리시버를 포함할 수 있다. 스피커는 멀티미디어 재생 또는 녹음 재생과 같이 일반적인 용도로 사용될 수 있다. 리시버는 착신 전화를 수신하기 위해 사용될 수 있다. 일실시예에 따르면, 리시버는 스피커와 별개로, 또는 그 일부로서 구현될 수 있다. 디스플레이 모듈은 전자 장치의 외부(예: 사용자)로 정보를 시각적으로 제공할 수 있다. 디스플레이 모듈은, 예를 들면, 디스플레이, 홀로그램 장치, 또는 프로젝터 및 해당 장치를 제어하기 위한 제어 회로 를 포함할 수 있다. 일실시예에 따르면, 디스플레이 모듈은 터치를 감지하도록 설정된 터치 센서, 또는 상 기 터치에 의해 발생되는 힘의 세기를 측정하도록 설정된 압력 센서를 포함할 수 있다. 오디오 모듈은 소리를 전기 신호로 변환시키거나, 반대로 전기 신호를 소리로 변환시킬 수 있다. 일실시예 에 따르면, 오디오 모듈은, 입력 모듈을 통해 소리를 획득하거나, 음향 출력 모듈, 또는 전자 장치와 직접 또는 무선으로 연결된 외부 전자 장치(예: 전자 장치)(예: 스피커 또는 헤드폰)를 통해 소리를 출력할 수 있다. 센서 모듈은 전자 장치의 작동 상태(예: 전력 또는 온도), 또는 외부의 환경 상태(예: 사용자 상태) 를 감지하고, 감지된 상태에 대응하는 전기 신호 또는 데이터 값을 생성할 수 있다. 일실시예에 따르면, 센서 모듈은, 예를 들면, 제스처 센서, 자이로 센서, 기압 센서, 마그네틱 센서, 가속도 센서, 그립 센서, 근접 센서, 컬러 센서, IR(infrared) 센서, 생체 센서, 온도 센서, 습도 센서, 또는 조도 센서를 포함할 수 있다. 인터페이스는 전자 장치가 외부 전자 장치(예: 전자 장치)와 직접 또는 무선으로 연결되기 위해 사용될 수 있는 하나 이상의 지정된 프로토콜들을 지원할 수 있다. 일실시예에 따르면, 인터페이스는, 예 를 들면, HDMI(high definition multimedia interface), USB(universal serial bus) 인터페이스, SD카드 인터 페이스, 또는 오디오 인터페이스를 포함할 수 있다. 연결 단자는, 그를 통해서 전자 장치가 외부 전자 장치(예: 전자 장치)와 물리적으로 연결될 수 있는 커넥터를 포함할 수 있다. 일실시예에 따르면, 연결 단자는, 예를 들면, HDMI 커넥터, USB 커넥터, SD 카드 커넥터, 또는 오디오 커넥터(예: 헤드폰 커넥터)를 포함할 수 있다. 햅틱 모듈은 전기적 신호를 사용자가 촉각 또는 운동 감각을 통해서 인지할 수 있는 기계적인 자극(예: 진 동 또는 움직임) 또는 전기적인 자극으로 변환할 수 있다. 일실시예에 따르면, 햅틱 모듈은, 예를 들면,모터, 압전 소자, 또는 전기 자극 장치를 포함할 수 있다. 카메라 모듈은 정지 영상 및 동영상을 촬영할 수 있다. 일실시예에 따르면, 카메라 모듈은 하나 이상 의 렌즈들, 이미지 센서들, 이미지 시그널 프로세서들, 또는 플래시들을 포함할 수 있다. 전력 관리 모듈은 전자 장치에 공급되는 전력을 관리할 수 있다. 일실시예에 따르면, 전력 관리 모듈 은, 예를 들면, PMIC(power management integrated circuit)의 적어도 일부로서 구현될 수 있다. 배터리는 전자 장치의 적어도 하나의 구성요소에 전력을 공급할 수 있다. 일실시예에 따르면, 배터리 는, 예를 들면, 재충전 불가능한 1차 전지, 재충전 가능한 2차 전지 또는 연료 전지를 포함할 수 있다. 통신 모듈은 전자 장치와 외부 전자 장치(예: 전자 장치, 전자 장치, 또는 서버) 간 의 직접(예: 유선) 통신 채널 또는 무선 통신 채널의 수립, 및 수립된 통신 채널을 통한 통신 수행을 지원할 수 있다. 통신 모듈은 프로세서(예: 어플리케이션 프로세서)와 독립적으로 운영되고, 직접(예: 유선) 통 신 또는 무선 통신을 지원하는 하나 이상의 커뮤니케이션 프로세서를 포함할 수 있다. 일실시예에 따르면, 통신 모듈은 무선 통신 모듈(예: 셀룰러 통신 모듈, 근거리 무선 통신 모듈, 또는 GNSS(global navigation satellite system) 통신 모듈) 또는 유선 통신 모듈(예: LAN(local area network) 통신 모듈, 또는 전력선 통신 모듈)을 포함할 수 있다. 이들 통신 모듈 중 해당하는 통신 모듈은 제 1 네트워크(예: 블루투스, WiFi(wireless fidelity) direct 또는 IrDA(infrared data association)와 같은 근거리 통신 네트워 크) 또는 제 2 네트워크(예: 레거시 셀룰러 네트워크, 5G 네트워크, 차세대 통신 네트워크, 인터넷, 또는 컴퓨터 네트워크(예: LAN 또는 WAN)와 같은 원거리 통신 네트워크)를 통하여 외부의 전자 장치와 통신할 수 있다. 이런 여러 종류의 통신 모듈들은 하나의 구성요소(예: 단일 칩)로 통합되거나, 또는 서로 별도의 복수 의 구성요소들(예: 복수 칩들)로 구현될 수 있다. 무선 통신 모듈은 가입자 식별 모듈에 저장된 가입 자 정보(예: 국제 모바일 가입자 식별자(IMSI))를 이용하여 제 1 네트워크 또는 제 2 네트워크와 같 은 통신 네트워크 내에서 전자 장치를 확인 또는 인증할 수 있다. 무선 통신 모듈은 4G 네트워크 이후의 5G 네트워크 및 차세대 통신 기술, 예를 들어, NR 접속 기술(new radio access technology)을 지원할 수 있다. NR 접속 기술은 고용량 데이터의 고속 전송(eMBB(enhanced mobile broadband)), 단말 전력 최소화와 다수 단말의 접속(mMTC(massive machine type communications)), 또 는 고신뢰도와 저지연(URLLC(ultra-reliable and low-latency communications))을 지원할 수 있다. 무선 통신 모듈은, 예를 들어, 높은 데이터 전송률 달성을 위해, 고주파 대역(예: mmWave 대역)을 지원할 수 있다. 무선 통신 모듈은 고주파 대역에서의 성능 확보를 위한 다양한 기술들, 예를 들어, 빔포밍(beamforming), 거대 배열 다중 입출력(massive MIMO(multiple-input and multiple-output)), 전차원 다중입출력(FD-MIMO: full dimensional MIMO), 어레이 안테나(array antenna), 아날로그 빔형성(analog beam-forming), 또는 대규모 안테나(large scale antenna)와 같은 기술들을 지원할 수 있다. 무선 통신 모듈은 전자 장치, 외부 전자 장치(예: 전자 장치) 또는 네트워크 시스템(예: 제 2 네트워크)에 규정되는 다양한 요구사항을 지원할 수 있다. 일실시예에 따르면, 무선 통신 모듈은 eMBB 실현을 위한 Peak data rate(예: 20Gbps 이 상), mMTC 실현을 위한 손실 Coverage(예: 164dB 이하), 또는 URLLC 실현을 위한 U-plane latency(예: 다운링 크(DL) 및 업링크(UL) 각각 0.5ms 이하, 또는 라운드 트립 1ms 이하)를 지원할 수 있다. 안테나 모듈은 신호 또는 전력을 외부(예: 외부의 전자 장치)로 송신하거나 외부로부터 수신할 수 있다. 일실시예에 따르면, 안테나 모듈은 서브스트레이트(예: PCB) 위에 형성된 도전체 또는 도전성 패턴으로 이 루어진 방사체를 포함하는 안테나를 포함할 수 있다. 일실시예에 따르면, 안테나 모듈은 복수의 안테나들 (예: 어레이 안테나)을 포함할 수 있다. 이런 경우, 제 1 네트워크 또는 제 2 네트워크와 같은 통신 네트워크에서 사용되는 통신 방식에 적합한 적어도 하나의 안테나가, 예를 들면, 통신 모듈에 의하여 상기 복수의 안테나들로부터 선택될 수 있다. 신호 또는 전력은 상기 선택된 적어도 하나의 안테나를 통하여 통신 모 듈과 외부의 전자 장치 간에 송신되거나 수신될 수 있다. 어떤 실시예에 따르면, 방사체 이외에 다른 부품 (예: RFIC(radio frequency integrated circuit))이 추가로 안테나 모듈의 일부로 형성될 수 있다. 다양한 실시예에 따르면, 안테나 모듈은 mmWave 안테나 모듈을 형성할 수 있다. 일실시예에 따르면, mmWave 안테나 모듈은 인쇄 회로 기판, 상기 인쇄 회로 기판의 제 1 면(예: 아래 면)에 또는 그에 인접하여 배 치되고 지정된 고주파 대역(예: mmWave 대역)을 지원할 수 있는 RFIC, 및 상기 인쇄 회로 기판의 제 2 면(예: 윗 면 또는 측 면)에 또는 그에 인접하여 배치되고 상기 지정된 고주파 대역의 신호를 송신 또는 수신할 수 있 는 복수의 안테나들(예: 어레이 안테나)을 포함할 수 있다.상기 구성요소들 중 적어도 일부는 주변 기기들간 통신 방식(예: 버스, GPIO(general purpose input and output), SPI(serial peripheral interface), 또는 MIPI(mobile industry processor interface))을 통해 서로 연결되고 신호(예: 명령 또는 데이터)를 상호간에 교환할 수 있다. 일실시예에 따르면, 명령 또는 데이터는 제 2 네트워크에 연결된 서버를 통해서 전자 장치와 외부의 전자 장치간에 송신 또는 수신될 수 있다. 외부의 전자 장치(102, 또는 104) 각각은 전자 장치 와 동일한 또는 다른 종류의 장치일 수 있다. 일실시예에 따르면, 전자 장치에서 실행되는 동작들의 전부 또는 일부는 외부의 전자 장치들(102, 104, 또는 108) 중 하나 이상의 외부의 전자 장치들에서 실행될 수 있다. 예를 들면, 전자 장치가 어떤 기능이나 서비스를 자동으로, 또는 사용자 또는 다른 장치로부터의 요 청에 반응하여 수행해야 할 경우에, 전자 장치는 기능 또는 서비스를 자체적으로 실행시키는 대신에 또는 추가적으로, 하나 이상의 외부의 전자 장치들에게 그 기능 또는 그 서비스의 적어도 일부를 수행하라고 요청할 수 있다. 상기 요청을 수신한 하나 이상의 외부의 전자 장치들은 요청된 기능 또는 서비스의 적어도 일부, 또는 상기 요청과 관련된 추가 기능 또는 서비스를 실행하고, 그 실행의 결과를 전자 장치로 전달할 수 있다. 전자 장치는 상기 결과를, 그대로 또는 추가적으로 처리하여, 상기 요청에 대한 응답의 적어도 일부로서 제공할 수 있다. 이를 위하여, 예를 들면, 클라우드 컴퓨팅, 분산 컴퓨팅, 모바일 에지 컴퓨팅(MEC: mobile edge computing), 또는 클라이언트-서버 컴퓨팅 기술이 이용될 수 있다. 전자 장치는, 예를 들어, 분산 컴퓨팅 또는 모바일 에지 컴퓨팅을 이용하여 초저지연 서비스를 제공할 수 있다. 다른 실시예에 있어서, 외부의 전자 장치는 IoT(internet of things) 기기를 포함할 수 있다. 서버는 기계 학습 및/또는 신경망을 이용한 지능형 서버일 수 있다. 일실시예에 따르면, 외부의 전자 장치 또는 서버는 제 2 네트워크 내에 포함될 수 있다. 전자 장치는 5G 통신 기술 및 IoT 관련 기술을 기반으로 지능형 서비스(예: 스마트 홈, 스마트 시티, 스마트 카, 또는 헬스 케어)에 적용될 수 있다. 본 문서에 개시된 다양한 실시예들에 따른 전자 장치는 다양한 형태의 장치가 될 수 있다. 전자 장치는, 예를 들면, 휴대용 통신 장치(예: 스마트폰), 컴퓨터 장치, 휴대용 멀티미디어 장치, 휴대용 의료 기기, 카메라, 웨 어러블 장치, 또는 가전 장치를 포함할 수 있다. 본 문서의 실시예에 따른 전자 장치는 전술한 기기들에 한정되 지 않는다. 본 문서의 다양한 실시예들 및 이에 사용된 용어들은 본 문서에 기재된 기술적 특징들을 특정한 실시예들로 한 정하려는 것이 아니며, 해당 실시예의 다양한 변경, 균등물, 또는 대체물을 포함하는 것으로 이해되어야 한다. 도면의 설명과 관련하여, 유사한 또는 관련된 구성요소에 대해서는 유사한 참조 부호가 사용될 수 있다. 아이템 에 대응하는 명사의 단수 형은 관련된 문맥상 명백하게 다르게 지시하지 않는 한, 상기 아이템 한 개 또는 복수 개를 포함할 수 있다. 본 문서에서, \"A 또는 B\", \"A 및 B 중 적어도 하나\", \"A 또는 B 중 적어도 하나\", \"A, B 또는 C\", \"A, B 및 C 중 적어도 하나\", 및 \"A, B, 또는 C 중 적어도 하나\"와 같은 문구들 각각은 그 문구들 중 해당하는 문구에 함께 나열된 항목들 중 어느 하나, 또는 그들의 모든 가능한 조합을 포함할 수 있다. \"제 1\", \"제 2\", 또는 \"첫째\" 또는 \"둘째\"와 같은 용어들은 단순히 해당 구성요소를 다른 해당 구성요소와 구분하기 위 해 사용될 수 있으며, 해당 구성요소들을 다른 측면(예: 중요성 또는 순서)에서 한정하지 않는다. 어떤(예: 제 1) 구성요소가 다른(예: 제 2) 구성요소에, \"기능적으로\" 또는 \"통신적으로\"라는 용어와 함께 또는 이런 용어 없이, \"커플드\" 또는 \"커넥티드\"라고 언급된 경우, 그것은 상기 어떤 구성요소가 상기 다른 구성요소에 직접적 으로(예: 유선으로), 무선으로, 또는 제 3 구성요소를 통하여 연결될 수 있다는 것을 의미한다. 본 문서의 다양한 실시예들에서 사용된 용어 \"모듈\"은 하드웨어, 소프트웨어 또는 펌웨어로 구현된 유닛을 포함 할 수 있으며, 예를 들면, 로직, 논리 블록, 부품, 또는 회로와 같은 용어와 상호 호환적으로 사용될 수 있다. 모듈은, 일체로 구성된 부품 또는 하나 또는 그 이상의 기능을 수행하는, 상기 부품의 최소 단위 또는 그 일부 가 될 수 있다. 예를 들면, 일실시예에 따르면, 모듈은 ASIC(application-specific integrated circuit)의 형 태로 구현될 수 있다. 본 문서의 다양한 실시예들은 기기(machine)(예: 전자 장치) 의해 읽을 수 있는 저장 매체(storage medium)(예: 내장 메모리 또는 외장 메모리)에 저장된 하나 이상의 명령어들을 포함하는 소프트웨어 (예: 프로그램)로서 구현될 수 있다. 예를 들면, 기기(예: 전자 장치)의 프로세서(예: 프로세서 )는, 저장 매체로부터 저장된 하나 이상의 명령어들 중 적어도 하나의 명령을 호출하고, 그것을 실행할 수 있다. 이것은 기기가 상기 호출된 적어도 하나의 명령어에 따라 적어도 하나의 기능을 수행하도록 운영되는 것 을 가능하게 한다. 상기 하나 이상의 명령어들은 컴파일러에 의해 생성된 코드 또는 인터프리터에 의해 실행될 수 있는 코드를 포함할 수 있다. 기기로 읽을 수 있는 저장 매체는, 비일시적(non-transitory) 저장 매체의 형 태로 제공될 수 있다. 여기서, '비일시적'은 저장 매체가 실재(tangible)하는 장치이고, 신호(signal)(예: 전자기파)를 포함하지 않는다는 것을 의미할 뿐이며, 이 용어는 데이터가 저장 매체에 반영구적으로 저장되는 경우 와 임시적으로 저장되는 경우를 구분하지 않는다. 일실시예에 따르면, 본 문서에 개시된 다양한 실시예들에 따른 방법은 컴퓨터 프로그램 제품(computer program product)에 포함되어 제공될 수 있다. 컴퓨터 프로그램 제품은 상품으로서 판매자 및 구매자 간에 거래될 수 있 다. 컴퓨터 프로그램 제품은 기기로 읽을 수 있는 저장 매체(예: compact disc read only memory(CD-ROM))의 형태로 배포되거나, 또는 어플리케이션 스토어(예: 플레이 스토어쪠)를 통해 또는 두 개의 사용자 장치들(예: 스마트 폰들) 간에 직접, 온라인으로 배포(예: 다운로드 또는 업로드)될 수 있다. 온라인 배포의 경우에, 컴퓨 터 프로그램 제품의 적어도 일부는 제조사의 서버, 어플리케이션 스토어의 서버, 또는 중계 서버의 메모리와 같 은 기기로 읽을 수 있는 저장 매체에 적어도 일시 저장되거나, 임시적으로 생성될 수 있다. 다양한 실시예들에 따르면, 상기 기술한 구성요소들의 각각의 구성요소(예: 모듈 또는 프로그램)는 단수 또는 복수의 개체를 포함할 수 있으며, 복수의 개체 중 일부는 다른 구성요소에 분리 배치될 수도 있다. 다양한 실시 예들에 따르면, 전술한 해당 구성요소들 중 하나 이상의 구성요소들 또는 동작들이 생략되거나, 또는 하나 이상 의 다른 구성요소들 또는 동작들이 추가될 수 있다. 대체적으로 또는 추가적으로, 복수의 구성요소들(예: 모듈 또는 프로그램)은 하나의 구성요소로 통합될 수 있다. 이런 경우, 통합된 구성요소는 상기 복수의 구성요소들 각각의 구성요소의 하나 이상의 기능들을 상기 통합 이전에 상기 복수의 구성요소들 중 해당 구성요소에 의해 수행되는 것과 동일 또는 유사하게 수행할 수 있다. 다양한 실시예들에 따르면, 모듈, 프로그램 또는 다른 구성 요소에 의해 수행되는 동작들은 순차적으로, 병렬적으로, 반복적으로, 또는 휴리스틱하게 실행되거나, 상기 동 작들 중 하나 이상이 다른 순서로 실행되거나, 생략되거나, 또는 하나 이상의 다른 동작들이 추가될 수 있다. 도 2는, 일 실시예에 따른, 전자 장치에 의해 구동되는 모델의 일 예를 도시한다. 도 2의 전자 장치 는 도 1의 전자 장치의 일 예일 수 있다. 도 2를 참고하면, 일 실시예에 따른, 전자 장치는, CPU(central processing unit), NPU(neural processing unit), GPU(graphic processing unit), 또는 메모리 중 적어도 하나를 포함할 수 있다. CPU, NPU, GPU, 및 메모리 는, 통신 버스(a communication bus)와 같은 전자 소자(electronical component)에 의해 서로 전기 적으로, 및/또는 작동적으로 연결될 수 있다(electronically and/or operably coupled with each other). 전 자 장치에 포함된 하드웨어 컴포넌트의 타입 및/또는 개수는 도 2에 도시된 바에 제한되지 않는다. 이하 에서, 하드웨어 컴포넌트들이 작동적으로 결합된 것은, 하드웨어 컴포넌트들 중 제1 하드웨어 컴포넌트에 의해 제2 하드웨어 컴포넌트가 제어되도록, 하드웨어 컴포넌트들 사이의 직접적인 연결, 또는 간접적인 연결이 유선 으로, 또는 무선으로 수립된 것을 의미할 수 있다. 도 2를 참고하면, 일 실시예에 따른, 전자 장치는 인공 신경망과 관련된 모델에 대한 연산을 수행하 기 위한 하드웨어 컴포넌트(예, CPU, NPU, GPU, 및/또는 메모리)를 포함할 수 있다. 모 델, 및/또는 인공 신경망은, 많은 수의 인공 뉴런들(또는, 노드)을 이용하여 생물학적인 시스템의 계산 능 력을 모방하는 소프트웨어나 하드웨어로 구현된 인식 모델을 포함할 수 있다. 예를 들어, 일 실시예에 따른 전 자 장치는, 모델에 기반하여, 인간의 인지 작용이나 학습 과정과 유사한 기능들을 실행할 수 있다. 모델에 의해 지시되고(indicated), 복수의 파라미터들에 의해 연쇄적으로 수행되는, 계산들에 기반하여, 전자 장치는 입력 데이터에 대한 일반화된 정보를 포함하는 데이터를 출력할 수 있다. 전자 장치의 메모리는 모델과 관련된 상기 복수의 파라미터들을 저장할 수 있다. 전자 장치의 CPU, NPU, 및/또는 GPU는, 상기 복수의 파라미터들에 의해 연쇄적으로 수행되는, 상기 계산들을 수행하기 위한 회로를 포함할 수 있다. 일 실시예에 따른, 전자 장치의 CPU는 하나 이상의 인스트럭션에 기반하여 데이터를 처리하기 위한 하드웨어 컴포넌트를 포함할 수 있다. 데이터를 처리하기 위한 하드웨어 컴포넌트는, 예를 들어, ALU(arithmetic and logic unit), FPU(floating point unit), 및/또는 FPGA(field programmable gate array) 를 포함할 수 있다. 일 실시예에서 CPU는 AP(application processor)로 참조될 수 있다. CPU의 개 수는 하나 이상일 수 있다. 예를 들어, CPU는 듀얼 코어(dual core), 쿼드 코어(quad core), 또는 헥사 코어(hexa core)와 같은 멀티-코어 프로세서의 구조를 가질 수 있다. 도 2의 CPU는, 도 1의 프로세서 , 및/또는 메인 프로세서의 일 예일 수 있다. 일 실시예에 따른 전자 장치의 NPU는, 모델과 관련된 계산들(computations)에 전용되는 (dedicated) 하드웨어 컴포넌트를 포함할 수 있다. 예를 들어, NPU는, 모델에 기반하여 연속적으로,및/또는 병렬적으로 수행되는 계산들(예, 곱셈, 및/또는 덧셈)을 수행하기 위한 복수의 회로들을 포함할 수 있 다. NPU 내에 포함된 상기 복수의 회로들이, 뉴럴 엔진들로 참조될 수 있다. NPU는, 모델과 관련된 지정된 데이터 타입(예, 부동 소수점 수, 및/또는 정수)에 기반하여 상기 계산들을 수행할 수 있다. 일 실시예에 따른 전자 장치의 GPU는 컴퓨터 그래픽, 및/또는 병렬 연산과 관련된 인스트럭션의 실행 을 위한 복수의 동작을 수행하는 하나 이상의 파이프라인들을 포함할 수 있다. 예를 들어, GPU의 파이프 라인은, 3차원 이미지를 생성하고, 생성된 3차원 이미지로부터 2차원 래스터 이미지를 생성하기 위한 그래픽스 파이프라인(graphics pipeline) 또는 렌더링 파이프라인(rendering pipeline)을 포함할 수 있다. 그래픽스 파 이프라인들을 이용하여, 인공 신경망과 관련된 계산들이 실질적으로 동시에 실행될 수 있다. 도 2의 CPU, NPU, 및 GPU는, 전자 장치에서 상이한 집적 회로들(integrated circuits)로 써 포함되거나, 또는 SoC(system on chip)에 기반하는 단일 집적 회로(single ic)에 포함될 수 있다. 예를 들 어, CPU, NPU, GPU, 또는 이들의 조합이, 전자 장치에 포함된 단일 집적 회로 내에 포함 될 수 있다. SoC에 기반하여 포함되는 처리 유닛(processing unit)의 타입은 상기 예시에 제한되지 않으며, 예 를 들어, 도 2에 도시되지 않은 다른 하드웨어 컴포넌트(예, 커뮤니케이션 프로세서)가 CPU, NPU, 및 GPU와 함께 단일 집적 회로 내에 포함될 수 있다. 이하에서, 모델에 의해 지시되는 인공 신경망의 계산들의 주체의 관점에서(in terms of), CPU, NPU, GPU, 또는 이들의 조합은 AI(artificial intelligence) 가속기(accelerator)(또는 가속기)로 참조될 수 있다. 일 실시예에 따른 전자 장치의 메모리는, CPU, NPU, 및/또는 GPU에 입력 및/또는 출 력되는 데이터 및/또는 인스트럭션을 저장하기 위한 하드웨어 컴포넌트를 포함할 수 있다. 메모리는, 예 를 들어, RAM(random-access memory)와 같은 휘발성 메모리(volatile memory) 및/또는 ROM(read-only memory)와 같은 비휘발성 메모리(non-volatile memory)를 포함할 수 있다. 휘발성 메모리는, 예를 들어, DRAM(dynamic ram), SRAM(static ram), cache ram, PSRAM (pseudo sram) 중 적어도 하나를 포함할 수 있 다. 비휘발성 메모리는, 예를 들어, PROM(programmable rom), EPROM (erasable prom), EEPROM (electrically erasable prom), 플래시 메모리, 하드디스크, 컴팩트 디스크, eMMC(embedded multi media card) 중 적어도 하나를 포함할 수 있다. 도 2의 메모리, 휘발성 메모리 및 비휘발성 메모리는, 도 1 의 메모리, 휘발성 메모리 및 비휘발성 메모리 각각에 대응할 수 있다. 메모리 내에서, CPU, NPU, 및/또는 GPU가 데이터에 기반하여 수행할 동작을 나타내는 하나 이상의 인스트럭션들(또는 명령어들)이 저장될 수 있다. 하나 이상의 인스트럭션들의 집합은, 펌웨어, 운영 체 제, 프로세스, 루틴, 서브-루틴 및/또는 어플리케이션으로 참조될 수 있다. 예를 들어, 전자 장치의 CPU, NPU, 및/또는 GPU는, 운영체제, 펌웨어, 드라이버, 및/또는 어플리케이션 형태로 배포된 복수의 인스트럭션의 집합(set of a plurality of instructions)이 실행될 시에, 도 6 내지 도 7의 동작들 중 적어도 하나를 수행할 수 있다. 이하에서, 어플리케이션이 전자 장치 내에 설치되었다는 것은, 어플리케 이션의 형태로 제공된 하나 이상의 인스트럭션들이 전자 장치의 메모리 내에 저장된 것으로써, 상기 하나 이상의 어플리케이션들이 전자 장치의 CPU, NPU, 및/또는 GPU에 의해 실행 가능한 (executable) 포맷(예, 전자 장치의 운영 체제에 의해 지정된 확장자를 가지는 파일)으로 저장된 것을 의 미할 수 있다. 일 실시예에 따른, 전자 장치의 CPU에 의해 실행되고, CPU, NPU, 및/또는 GPU를 제어하기 위한 하나 이상의 어플리케이션들이 도 3을 참고하여 설명된다. 일 실시예에 따른, 전자 장치는 비휘발성 메모리 내에 저장된 하나 이상의 파일들에 기반하여, 모델 을 식별할 수 있다. 상기 하나 이상의 파일들은, 전자 장치 내에 설치된 어플리케이션(예, 도 1의 어플리케이션), 미들웨어(예, 도 1의 미들웨어), 및/또는 운영 체제(예, 도 1의 운영 체제)와 관련될 수 있다. 어플리케이션과 관련된 모델이 비휘발성 메모리 내에 저장된 일 실시예에서, CPU는 상기 어플리케이션의 실행에 기반하여, 비휘발성 메모리 내에 저장된 모델을 식별할 수 있다. 비휘발성 메모리 내에 저장된 모델을 식별하는 것은, 비휘발성 메모리 내에 저장되고, 모델과 관련된 복수의 파라미터들을, 휘발성 메모리로 복사(또는 로드)하는 동작을 포함할 수 있다. 비휘발성 메모리 내에 저장된 모델을 식별하는 것은, 상기 휘발성 메모리로 저장된 상기 복수의 파라미터들에 기반하여, 상기 모델에 의해 지시되는 계산들을 수행하기 위한 복수의 인스트럭션들을 획득 하는 동작을 포함할 수 있다. CPU, NPU, 및/또는 GPU와 같은 가속기들은, 상기 복수의 인스트 럭션들에 기반하여, 상기 휘발성 메모리 내에 저장된 상기 복수의 파라미터들에 의해 지시되는 상기 모델 과 관련된 하나 이상의 기능들을 실행할 수 있다. 상기 하나 이상의 기능들은, 모델의 트레이닝을 수행하는 기능, 모델에 기반하여 입력 데이터에 대한 추론(inference)을 수행하는 기능, 트레이닝된 모델을 이용하여, 영상에 기반하는 객체 인식, 음성 인식, 및/또는 필기 인식을 수행하는 기능, 뉴럴 네트워크 에 기반하는, 전자 장치의 사용자에게 개인화된 기능 중 적어도 하나를 포함할 수 있다. 다만, 실시예가 이에 제한되는 것은 아니다. 일 실시예에 따른, 전자 장치는 모델과 관련된 복수의 파라미터들에 기반하여, 모델에 의해 지 시되는 계산들을 수행할 수 있다. 상기 복수의 파라미터들은, 모델에 의해 지시되는 복수의 노드들, 및/ 또는 복수의 노드들 사이의 연결에 할당되는(assigned) 가중치들을 포함할 수 있다. 상기 복수의 파라미터들은, 상기 모델과 관련된 하이퍼파라미터를 포함할 수 있다. 상기 하이퍼파라미터는, 예를 들어, 진도율(learning rate), 비용 함수(cost function), 정규화 파라미터(regularization parameter), 미니 배치(mini-batch) 크기, 트레이닝 반복 횟수, 히든 레이어의 수, 메타 파라미터, 또는 프리(free) 파라미터 중 적어도 하나를 포함할 수 있다. 일 실시예에 따른, 전자 장치는 가속기를 이용하여, 모델에 기반하여 입력 데이터와 관련된 계산들을 수행할 수 있다. 전자 장치는 모델의 복수의 파라미터들에 기반하는 연쇄적인 계산들의 수행에 기반 하여, 모델로 입력되는, 입력 데이터로부터 출력 데이터를 획득할 수 있다. 입력 데이터는, 모델로 입력되기 위하여 전처리된 복수의 수치 값들(numeric values)을 포함할 수 있다. 상기 복수의 수치 값들은, 모 델로 입력되기 위한 벡터를 지시할 수 있다. 전자 장치는, 입력 데이터에 포함된 복수의 수치 값들 을, 모델에 의해 지시되는 복수의 파라미터들, 및 계산들에 기반하여 변경하여, 출력 데이터를 지시하는 적어도 하나의 수치 값을 획득할 수 있다. 모델과 관련된 상기 계산들, 및/또는 상기 복수의 파라미터들 은, 연산(operation), 그래프, 및/또는 레이어에 의하여 구분될(distinguished by) 수 있다. 도 2를 참고하면, 모델에 포함된 연산들(245-1, 245-2, 245-3, 245-4)의 예시적인 순서가 도시된다. 연 산들(245-1, 245-2, 245-3, 245-4) 각각은, 전자 장치가 모델의 구동에 기반하여 연속으로 수행하는 계산들의 일 그룹을 포함할 수 있다. 연산들(245-1, 245-2, 245-3, 245-4)은, 전자 장치에 의해 수행되 는 계산의 타입에 의해 구분될 수 있다. 도 2를 참고하면, 전자 장치는 입력 데이터에 대한 계산들을, 모 델 내에서 연산들(245-1, 245-2, 245-3, 245-4)의 순서에 기반하여 순차적으로 수행할 수 있다. 예를 들 어, 연산(245-1)은, 모델과 관련된 콘볼루션(convolution) 필터에 기반하는 하나 이상의 콘볼루션 계산들 을 지시할 수 있다. 연산(245-1) 이후에 수행되는 연산(245-2)은, 연산(245-1)에 의해 변경된 입력 데이터에, 모델과 관련된 하나 이상의 깊이별 콘볼루션(depthwise convolution) 계산들을 지시할 수 있다. 연산 (245-2) 이후에 수행되는 연산(245-3)은, 연산들(245-1, 245-2)에 의해 변경된 입력 데이터에, 모델과 관 련된 평균 풀링(mean pooling) 계산들을 지시할 수 있다. 연산(245-3) 이후에 수행되는 연산(245-4)은, 연산들 (245-1, 245-2, 245-3, 245-4)에 의해 변경된 입력 데이터에, 모델과 관련된 콘볼루션 계산들을 지시할 수 있다. 일 실시예에서, 모델로 입력된 입력 데이터에 포함된 수치 값들이, 모델 내에 포함된 복수의 노드들 사이의 연결들에 기반하여 변경될 수 있다. 상기 복수의 노드들은, 레이어의 단위로 구분될 수 있다. 복수의 파라미터들이 모델의 상이한 레이어들의 두 노드들을 연결하는 가중치들을 포함하는 일 실시예에서, 전자 장치는 특정 레이어의 노드들에 대응하는 값들에 가중치들을 적용하여, 상기 특정 레이어와 연결된 다른 레이어의 노드들에 대응하는 값들을 획득할 수 있다. 모델 내에서, 입력 데이터에 포함된 값들이 입력되 는 노드들을 포함하는 일 레이어가, 입력 레이어로 참조될 수 있다. 모델 내에서 순차적으로 연결된 레이 어들 중 마지막 레이어가, 출력 레이어로 참조될 수 있다. 도 2의 연산들(245-1, 245-2, 245-3, 245-4) 각각은, 모델 내에 포함된 레이어들 중 적어도 하나를 포함할 수 있다. 예를 들어, 연산(245-1)은, 모델 내 레이어들 중에서, 콘볼루션 필터에 기반하여 상호연결된(interconnected) 레이어들의 그룹을 지시할 수 있다. 이하에서, 그래프는, 레이어들에 포함된 노드들 사이의 연결들에 의해 형성된 그래프를 의미할 수 있 다. 모델 내에 포함된 그래프는, 모델에 포함된 연산들(245-1, 245-2, 245-3, 245-4)에 의해 구분 될 수 있다. 일 실시예에 따른, 전자 장치는 상이한 어플리케이션들로부터 제공된 모델들(예, 모델)을 구동하여, 인공 신경망과 관련된 기능들을 실행할 수 있다. 일 실시예에서, 전자 장치는 상기 모델들 사이의 유사성 (similarity)을 식별할 수 있다. 예를 들어, 상기 모델들의 설계에 공통으로 이용된 아키텍쳐, 백본 네트워크, 하이퍼파라미터(예, 백본 네트워크에 적용된 하이퍼파라미터), 및/또는 매트릭스 데이터에 기반하여, 상기 모델 들이 유사한 그래프, 및/또는 연산을 공통으로 포함할 수 있다. 일 실시예에 따른, 전자 장치는 비휘발성 메모리로부터 휘발성 메모리로 모델을 로드하는 동안, 휘발성 메모리 내에 기 저장된 (prestored) 다른 모델, 및 모델 사이의 유사성을 식별할 수 있다. 상기 유사성에 기반하여, 전자 장치는 모델과 관련된 복수의 파라미터들 중에서, 상기 다른 모델과 중복되는 적어도 하나의 연산(또는 그래프)에 이용되는 파라미터들을, 휘발성 메모리로 로드하는 것을 삼가할(refrain from) 수 있다. 상기 파라미터들이 휘발성 메모리로 로드되는 것이 중단되기 때문에, 전자 장치는 휘발성 메모리의 오버헤드, 및/또는 메모리 사용량(memory usage)을 줄일 수 있다. 일 실시예에 따른, 전자 장치는 모델들 사이의 유사성에 기반하여, 특정 모델에서 수행된 연산에 기반하여 획득된 출력 데이터를, 다른 모델로 입력할 수 있다. 상기 출력 데이터를 상기 다른 모델로 입력하기 때문에, 전자 장치는 상기 다른 모델에 기반하 는 연산량을 절감할 수 있다. 일 실시예에 따른, 전자 장치가 특정 모델로부터 획득된 상기 출력 데이터 를, 상기 다른 모델로 입력하는 동작의 일 예가, 도 4를 참고하여 설명된다. 전자 장치 내에 저장된 모델들이 적어도 하나의 연산, 및/또는 그래프를 공통으로 포함하는 일 실시예에서, 전자 장치는 특정 모델에 포함된 상기 적어도 하나의 연산을 최적화한 결과를, 다른 모델의 최적화를 위해 이용할 수 있다. 모델을 최적화하는 것은, 모델 내에 포함된 연산들(245-1, 245-2, 245-3, 245-4) 중 적어도 하나를 교체하는 동작, 및/또는 연산들(245-1, 245-2, 245-3, 245-4)에 포함된 레이 어들을 줄이는 동작 중 적어도 하나를 포함할 수 있다. 모델을 최적화하는 것은, 지정된 정확도, 및/또는 추론 지연(inference latency)에 기반하여, 수행될 수 있다. 일 실시예에 따른, 전자 장치가 모델의 최적화를 수행하는 동작의 일 예가, 도 5를 참고하여 설명된다. 이하에서는, 도 3을 참고하여, 일 실시예에 따른, 전자 장치가 모델들에 공통으로 포함된 연산, 및/또는 그래프를 식별하는 동작의 일 예가 설명된다. 도 3은, 일 실시예에 따른, 전자 장치에서 상이한 모델들의 구동을 위해 실행되는 어플리케이션들, 및/또는 프 로세스들의 일 예를 도시한다. 도 3의 전자 장치는, 도 1 내지 도 2의 전자 장치의 일 예일 수 있다. 예 를 들어, 도 2의 CPU, NPU, 및 GPU는, 도 3의 CPU, NPU, 및 GPU를 포함할 수 있다. 도 3을 참고하면, 일 실시예에 따른 전자 장치에서 실행되는 하나 이상의 프로세스들에 포함된 기능 및/ 또는 서브-루틴이, 기능 및/또는 서브-루틴 사이에서 전달되는 정보에 따라 구분되어 도시된다. 일 실시예에 따른 전자 장치는 휘발성 메모리(예, 도 2의 휘발성 메모리) 내에 저장된 하나 이상의 인스트럭션들에 기 반하여, 도 3에 도시된 블록들에 의하여 구분된, 하나 이상의 프로세스들을 실행할 수 있다. 상기 프로세스들 은, 예를 들어, 백그라운드 프로세스(background process), 및/또는 데몬(daemon)과 같이 사용자에게 보여지는 제1 상태와 구별되는 제2 상태에서 실행될 수 있다. 도 3을 참고하면, 일 실시예에 따른, 전자 장치는 제1 어플리케이션(310-1) 내지 제3 어플리케이션(310-3)의 실 행에 기반하여, 제1 어플리케이션(310-1) 내지 제3 어플리케이션(310-3) 각각에 포함된 제1 모델(240-1) 내지 제3 모델(240-3)을 식별할 수 있다. 제1 모델(240-1) 내지 제3 모델(240-3)은, 도 2의 모델의 일 예일 수 있다. 예를 들어, 제1 모델(240-1) 내지 제3 모델(240-3) 각각을 지시하는 파라미터들이, 전자 장치의 비휘 발성 메모리(예, 도 2의 비휘발성 메모리) 내에서 상기 제1 모델(240-1) 내지 상기 제3 모델(240-3) 각각 에 대응하는 파일들 내에 저장될 수 있다. 이하에서는, 3 개의 어플리케이션들, 및 상기 어플리케이션들에 의 해 제공된 3 개의 모델들에 대한 전자 장치의 동작이 설명되지만, 실시예가 이에 제한되는 것은 아니다. 일 실시예에 따른, 전자 장치는 어플리케이션의 실행에 기반하여, 상기 어플리케이션과 관련된 모델을 구동하기 위한 요청을 식별할 수 있다. 예를 들어, 전자 장치의 프로세서(예, CPU)는, 상기 어플리케이션에 포함된 인스트럭션들 중에서, 모델 런타임의 실행을 위한 API를 호출하기 위한 적어도 하나의 인스트럭션의 실행 에 기반하여, 상기 요청을 식별할 수 있다. 모델 런타임은, 전자 장치 내 가속기(예, CPU, NPU, 및/또는 GPU)를 제어하여 모델의 구동을 위한 하나 이상의 기능들을 실행하기 위해, 전자 장치 의 프로세서(예, CPU)에 의해 실행된, 어플리케이션, 및/또는 백그라운드 프로세스를 포함할 수 있다. 일 실시예에서, 모델 런타임은, 머신 러닝 런타임(machine learning runtime)으로 참조될 수 있다. 모델 런 타임은, 전자 장치 내에 저장된 상이한 모델들의 독립적인 구동을 지원하기 위하여, 상기 전자 장치의 프 로세서에 의해 실행될 수 있다. 모델 런타임, 및 어플리케이션 사이의 정보의 교환은, 모델 런타임 에 의해 제공된 복수의 API들에 기반하여 수행될 수 있다. 예를 들어, 전자 장치는 제2 어플리케이션(310-2), 및/또는 제3 어플리케이션(310-3)의 실행에 기반하여, 제2 모델(240-2), 및/또는 제3 모델(240-3)이 휘발성 메 모리 내에 로드된 상태 내에서, 제1 어플리케이션(310-1)의 실행에 기반하여, 제1 모델(240-1)을 구동하기 위한 요청을 식별할 수 있다. 상기 요청은, 비휘발성 메모리 내에 저장된 제1 모델(240-1)을, 휘발성 메모리로 로드 하기 위한 API의 호출을 포함할 수 있다.일 실시예에 따른, 전자 장치는, 제1 모델(240-1)을 구동하기 위한 요청에 응답하여, 모델 빌더를 실행하 여, 휘발성 메모리로 제1 모델(240-1)을 로드할 수 있다. 제1 모델(240-1)을 로드하는 것은, 비휘발성 메모리 내에서, 제1 모델(240-1)을 표현하는(representing) 복수의 파라미터들에 기반하여, 인공 신경망과 관련된 연산 들 각각에 대응하는, 제1 모델(240-1) 내 제1 그래프들을 식별하는 동작을 포함할 수 있다. 제1 모델(240-1)을 로드하는 것은, 휘발성 메모리 내에 상기 제1 모델(240-1)에 포함된 노드들의 그래프를 생성하는 동작을 포함할 수 있다. 예를 들어, 전자 장치는 모델 빌더의 실행에 기반하여, 제1 모델(240-1)을 로드하기 위하여 모 델 런타임에 의해 제공된 API의 호출을 식별할 수 있다. 상기 API의 호출을 식별하는 것에 기반하여, 전 자 장치는 모델 빌더를 이용하여, 비휘발성 메모리 내에서 제1 모델(240-1) 내에 포함된 복수의 연산들에 의해 구분되는, 복수의 제1 그래프들을 식별할 수 있다. 일 실시예에 따른, 전자 장치는 모델 빌더에 기반하여, 휘발성 메모리 내에 저장된 제2 그래프들, 및 상기 비휘발성 메모리로부터 식별된 상기 복수의 제1 그래프들을 비교할 수 있다. 일 실시예에 따른, 전자 장치는, 비휘발성 메모리 내에 저장되고, 제1 그래프들을 지시하는 파라미터들 중에서, 상기 제2 그래프들 중 적어도 하 나와 일치하는 적어도 하나의 그래프에 대응하는 파라미터들을, 휘발성 메모리로 로드하는 것을 삼가할 수 있다. 예를 들어, 제1 그래프들 중에서, 휘발성 메모리 내에 기 저장된 상기 제2 그래프들 중 적어도 하나와 중복되는 적어도 하나의 그래프를 지시하는 파라미터들이, 휘발성 메모리로 로드되지 않을 수 있다. 일 실시예 에 따른, 전자 장치는, 제1 모델(240-1)과 관련된 파라미터들 중에서, 상기 제1 모델(240-1)과 관련된 제1 그래 프들 중에서, 휘발성 메모리 내에 기 저장되지 않은 적어도 하나의 그래프를 지시하는 파라미터들을 선택적으로 로드할 수 있다. 전자 장치가 상기 파라미터들을 선택적으로 로드하기 때문에, 제1 모델(240-1)의 로드에 기반 하여 비휘발성 메모리로부터 휘발성 메모리로 이동하는 데이터의 양이 줄어들 수 있다. 상기 데이터의 양이 줄 어들기 때문에, 비휘발성 메모리, 및 휘발성 메모리 사이의 대역폭이 줄어들 수 있다. 상기 대역폭이 줄어들기 때문에, 전자 장치의 소비 전력, 및/또는 발열이 줄어들 수 있다. 일 실시예에 따른, 전자 장치가 모델 빌더에 기반하여 제1 모델(240-1) 내 그래프들 중에서, 휘발성 메모리 내에 저장된 적어도 하나의 그래프와 상이한 그래프들을 선택적으로 로드할 수 있다. 예를 들어, 전자 장치는 휘발성 메모리 내에 저장된 상기 적어도 하나의 그래프, 및 상기 로드된 그래프들을 연결하여, 휘 발성 메모리 내에 제1 모델(240-1)을 생성할 수 있다. 휘발성 메모리 내에 그래프를 로드하는 상태 내에서, 전 자 장치는 휘발성 메모리 내에 저장된 상이한 그래프들 각각의 우선 순위(priority)를 결정할 수 있다. 상기 결정된 우선 순위는, 대응하는 그래프에 기반하는 연산이 수행되는 순서를 나타낼 수 있다. 전자 장치 는 휘발성 메모리 내에서 생성된 상기 제1 모델(240-1)에 기반하여, 제1 모델(240-1)과 관련된 기능을 실 행하기 위한 인스턴스를 생성, 및/또는 획득할 수 있다. 예를 들어, 전자 장치는 제1 모델(240-1)을 제어 하기 위한 상기 인스턴스를 획득할 수 있다. 일 실시예에 따른, 전자 장치는 휘발성 메모리 내에 저장된 제1 모델(240-1)과 관련된 인스턴스에 기반하여, CPU, NPU, 및/또는 GPU와 같은 가속기를 제어할 수 있다. 예를 들어, 전자 장치는 상기 인스턴 스에 기반하여 제1 모델(240-1)과 관련된 기능을 실행할 수 있다. 전자 장치가 상기 인스턴스에 기반하여 상기 가속기를 제어하는 것은, 모델 실행기의 실행에 의하여 수행될 수 있다. 예를 들어, 제1 모델(240-1)에 대응하는 제1 어플리케이션(310-1)에 기반하여 상기 제1 모델(240-1)과 관련된 기능을 실행하는 것에 응답하여, 전자 장치는 CPU, NPU, 및/또는 GPU 중 어느 하나를 선택할 수 있다. 전자 장치는 CPU, NPU, 및/또는 GPU 중에서 선택된 가속기에 기반하여 상기 인스턴스를 실행하여, 제1 모델(240-1)에 대한 상기 기능을 실행할 수 있다. 예를 들어, CPU가 선택된 경우, 전자 장치는 제1 모델(240-1)에 대한 인스턴스에 기반하여, CPU 라이브러리에 액세스하여, CPU에 기반하여 상기 인스턴스를 실행하기 위한 복수의 인스트럭션들을 획득할 수 있다. 상기 복수의 인스트럭션들은, CPU 드라이버를 통해 CPU로 순차적으로 입력될 수 있다. 상기 복수의 인스트럭션들이 CPU로 순차적으로 입력됨에 따라, CPU는 제1 모델(240-1) 내 연산들을 수행할 수 있다. 예를 들어, GPU가 상기 제1 모델(240-1)과 관련된 기능을 실행하기 위한 가속기로 선택된 경우, 전자 장치는 GPU 라이브러리에 기반하여, GPU에 의해 판독가능 한(readable) 복수의 인스트럭션들을 획득할 수 있다. GPU에 의해 판독가능한 복수의 인스트럭션들이 GPU 드라이버를 통하여 GPU로 순차적으로 입력됨에 따라, GPU는 제1 모델(240-1)과 관련된 상기 연 산들을 수행할 수 있다. 예를 들어, NPU가 상기 제1 모델(240-1)을 구동하기 위한 가속기로 선택된 경우, 전자 장치는 제1 모델(240-1)에 대한 인스턴스에 기반하여, NPU 라이브러리로 액세스하여, NPU 드라이버 를 제어하기 위한 인스트럭션들, 및/또는 API를 식별할 수 있다. 전자 장치는 식별된 상기 인스트럭션들, 및/또는 상기 API에 기반하여, NPU를 제어하여, 상기 제1 모델(240-1)과 관련된 상기 연산들을 수행할 수있다. 일 실시예에 따른, 전자 장치는, 모델 실행기에 기반하여 중복되는 연산, 및/또는 그래프를 가지는 상이한 모델들의 출력 데이터를 공유할 수 있다. 상기 전자 장치에 의한 상기 출력 데이터의 공유는, 상기 상이한 모 델들의 구동에 의해 가속기에 의해 수행되는 계산들의 횟수를 줄이기 위하여, 모델 실행기에 의해 수행될 수 있다. 예를 들어, 제1 모델(240-1) 내지 제3 모델(240-3) 각각을 로드하는 상태 내에서, 전자 장치는 모델 빌더의 실행에 기반하여, 제1 모델(240-1) 내지 제3 모델(240-3) 중 적어도 두 모델들에 공통으로 포함된 적어도 하나의 연산, 및/또는 적어도 하나의 그래프를 식별할 수 있다. 전자 장치는 상기 식별된 적어도 하나 의 연산에 대한 입력 데이터, 및 출력 데이터를 모니터링할 수 있다. 전자 장치는, 상이한 모델들에서 동일한 입력 데이터에 기반하여 상기 적어도 하나의 연산을 반복적으로 수행함을 식별하는 상태 내에서, 상기 적어도 하나의 연산의 반복적인 수행을 바이패스할 수 있다. 예를 들어, 제1 모델(240-1) 내지 제2 모델(240-2) 전부가 제1 그래프를 포함하는 상태 내에서, 전자 장치가 모 델 실행기에 기반하여 상기 제1 모델(240-1) 내 상기 제1 그래프로 특정 입력 데이터를 입력하여, 상기 특 정 입력 데이터에 대한 특정 출력 데이터를 획득한 것으로 가정한다. 상기 예시 내에서, 전자 장치는 모델 실 행기에 기반하여, 상기 특정 입력 데이터, 및 상기 특정 출력 데이터의 쌍들(pairs)을, 휘발성 메모리 내 에 저장할 수 있다. 상기 예시 내에서, 전자 장치는 모델 실행기에 기반하여 상기 제1 모델(240-1)과 상 이한 제2 모델(240-2)의 구동에 기반하여, 상기 특정 입력 데이터가 상기 제1 그래프로 입력됨을 식별하는 것에 응답하여, 휘발성 메모리 내에 저장된 상기 특정 출력 데이터를, 상기 제2 모델(240-2) 내에서 상기 제1 그래프 에 연결된 다른 그래프에 입력할 수 있다. 예를 들어, 휘발성 메모리 내에 저장된 상기 특정 출력 데이터에 기 반하여, 전자 장치는 상기 제2 모델(240-2)의 구동에 기반하여, 상기 특정 입력 데이터에 대한 상기 제1 그래프 에 의해 지시되는 연산을 바이패스할 수 있다. 상기 제1 그래프에 의해 지시되는 상기 연산이 바이패스되기 때 문에, 전자 장치는 상이한 모델들에 공통으로 포함된 상기 연산이 과다하게(redundantly) 반복적으로 수행되는 것을 방지할 수 있다. 상기 연산이 과다하게 반복적으로 수행되는 것이 방지되기 때문에, 전자 장치는 상기 연 산에 의한 소비 전력의 증가를 방지할 수 있다. 상기 연산이 과다하게 반복적으로 수행되는 것이 방지되기 때 문에, 전자 장치는 보다 빠른 속도로, 상기 제2 모델(240-2)의 구동에 기반하는 출력 데이터를 획득할 수 있다. 도 3을 참고하면, 모델 런타임, 모델 빌더, 및 모델 실행기가 상이한 블록들로 구분되어 도시되 지만, 실시예가 이에 제한되는 것은 아니다. 예를 들어, 모델 런타임, 모델 빌더, 및 모델 실행기 각각의 기능들이, 단일 런타임 프로세스로 집적될 수 있다. 예를 들어, 모델 런타임은, 모델 빌더 , 및/또는 모델 실행기를 포함할 수 있다. 예를 들어, 모델 빌더, 및 모델 실행기가, 모 델 런타임과 상이한 단일 런타임 프로세스로 집적될 수 있다. 상술한 바와 같이, 일 실시예에 따른, 전자 장치는 상이한 모델들에 공통된 적어도 하나의 연산(또는 그래프)을 공유할 수 있다. 상기 적어도 하나의 그래프가 공유되기 때문에, 휘발성 메모리 내에 저장된 일 그래프가 상이 한 모델들의 구동을 위해 이용될 수 있다. 상기 적어도 하나의 그래프가 공유되는 것과 유사하게, 전자 장치는 상이한 모델들의 적어도 일부분에 입력된 입력 데이터, 및 출력 데이터의 쌍들을 식별할 수 있다. 특정 입력 데이터가 상이한 모델들에 공통으로 포함된 특정 그래프로 입력되는 경우, 전자 장치는 특정 모델 내 특정 그래 프에 기반하여 상기 특정 입력 데이터로부터 획득된 출력 데이터를 이용하여, 상기 특정 모델과 상이한 다른 모 델 내 상기 특정 그래프와 관련된 계산들을 바이패스할 수 있다. 상기 계산들이 바이패스되기 때문에, 전자 장 치는 상대적으로 적은 계산량, 및/또는 상대적으로 짧은 기간(duration)에 기반하여, 상기 다른 모델에 대한 계 산들을 완료할 수 있다. 이하에서는, 도 4를 참고하여, 일 실시예에 따른, 전자 장치가 휘발성 메모리 내에 저장한 복수의 모델들 (예, 제1 모델(240-1) 내지 제3 모델(240-3)) 내에 포함된 그래프들의 예시적인 구조들에 기반하여, 상기 그래 프들 중 적어도 하나에 대응하는 연산을 수행하는 동작의 일 예가 설명된다. 도 4는, 일 실시예에 따른, 전자 장치가 상이한 모델들에 공통으로 포함된 그래프로부터 획득된 출력 데이터를 공유하는 동작의 일 예를 도시한다. 도 4의 전자 장치는, 도 1 내지 도 3의 전자 장치의 일 예일 수 있다. 예를 들어, 도 2의 전자 장치는 도 4의 전자 장치를 포함할 수 있다. 예를 들어, 도 4의 제1 모델 (240-1) 내지 제3 모델(240-3)은, 도 2의 모델 내에 포함될 수 있다. 예를 들어, 도 3의 제1 모델(240- 1) 내지 제3 모델(240-3)은, 도 4의 제1 모델(240-1) 내지 제3 모델(240-3) 각각을 포함할 수 있다. 도 4를 참고하여 후술되는 전자 장치의 동작은, 도 2에 예시된 가속기(예, CPU, NPU, 및/또는 GPU)에의해 수행될 수 있다. 일 실시예에 따른, 전자 장치는, 상이한 어플리케이션들(예, 도 3의 제1 어플리케이션(310-1) 내지 제3 어플리 케이션(310-3)) 각각에 포함되고, 부분적으로 중복된 그래프를 가지는 상이한 모델들을 식별할 수 있다. 예를 들어, 전자 장치는 도 3 내지 도 4의 제1 모델(240-1) 내지 제3 모델(240-3)을 식별할 수 있다. 제1 모델(240- 1) 내지 제3 모델(240-3)이 상이한 어플리케이션들을 통해 제공되는 것과 독립적으로, 제1 모델(240-1) 내지 제 3 모델(240-3) 내 하나 이상의 연산들, 및/또는 상기 하나 이상의 연산들에 대응하는 하나 이상의 그래프들이 서로 유사할 수 있다. 도 4의 일 실시예에서, 제1 모델(240-1) 내지 제3 모델(240-3) 전부가, 연산들, 및/또는 그래프들의 그룹 을 포함하는 것으로 가정한다. 제1 모델(240-1), 및 제3 모델(240-3) 전부는, 그룹 뿐만 아니라, 그룹 이후에 연결된 그래프들의 그룹을 공유하는 것으로 가정한다. 제2 모델(240-2)은, 그룹 이후 에, 다른 모델들과 상이한 그래프들의 그룹을 포함하는 것으로 가정한다. 제3 모델(240-3)은, 그룹들 (412, 414) 이후에, 다른 모델들과 상이한 그래프를 포함하는 것으로 가정한다. 제1 모델(240-1) 내지 제 3 모델(240-3) 전부에 포함된 그룹에 기반하여, 콘볼루션 계산들에 대한 연산(conv), 깊이별 콘볼루션 계 산들에 대한 연산(depthwise_conv), 평균 풀링 계산들에 대한 연산(mean), 콘볼루션 계산들에 대한 연산(conv), argmax(arguments of the maxima) 계산들에 대한 연산(argmax), non-maximum-suppression 계산들에 대한 연산 (nms), 및 콘볼루션 계산들에 대한 연산(conv)의 순차적인 연결에 의한 그래프가 형성될 수 있다. 제1 모델 (240-1), 및 제3 모델(240-3) 전부에 포함된 그룹에 기반하여, 평균 풀링 계산들에 대한 연산(mean), dense layer 계산들에 대한 연산(dense), argmax 계산들에 대한 연산(argmax), 및 소프트맥스(softmax) 계산들 에 대한 연산(softmax)의 순차적인 연결에 의한 그래프가 형성될 수 있다. 제2 모델(240-2)에 포함된 그룹 에 기반하여, 비양자화 계산들에 대한 연산(dequantize), 연접(concatenation) 계산들에 대한 연산 (concat), 행렬 곱셈(matrix multiplication) 계산들에 대한 연산(matmul), 및 스퀴즈 레이어에 대한 연산 (squeeze)의 순차적인 연결에 의한 그래프가 형성될 수 있다. 일 실시예에 따른, 전자 장치는, 제1 모델(240-1) 내지 제3 모델(240-3) 전부를 로드하는 상태 내에서, 제1 모 델(240-1) 내지 제3 모델(240-3) 중 적어도 두 모델들에 공통으로 포함된 그래프를 공유할 수 있다. 전자 장치 는, 인공 신경망과 관련된 제1 모델(240-1)에 대한 제1 기능을 실행하기 위한 요청에 기반하여, 비휘발성 메모 리 내에 저장되고, 제1 모델(240-1)에 포함된 복수의 그래프들(예, 그룹들(412, 414) 내에 포함된 그래프들)을 지시하는 정보를 획득할 수 있다. 전자 장치는 상기 요청에 기반하여, 휘발성 메모리(예, 도 3의 휘발성 메모 리) 내에서, 상기 제1 모델(240-1), 및 상기 제1 모델(240-1)과 상이한 다른 모델들 관련된 적어도 하나의 그래프를 식별할 수 있다. 예를 들어, 제1 모델(240-1)과 상이하고, 상기 휘발성 메모리 내에 저장된 제2 모델 에 포함된 제2 그래프들 중에서, 제1 모델(240-1) 내 제1 그래프들 중 적어도 하나에 대응하는 적어도 하 나의 그래프를 식별할 수 있다. 예를 들어, 제1 모델(240-1)에 대한 제1 기능을 실행하기 위한 상기 요청에 기반하여, 전자 장치는, 제1 모델 (240-1) 내 제1 그래프들(예, 그룹들(412, 414) 내에 포함된 그래프들)을 표현하는 상기 복수의 파라미터들, 및 휘발성 메모리 내에 저장된 다른 모델들에 포함된 제2 그래프들을 표현하는 복수의 파라미터들을 비교하여, 상 기 제2 그래프들 중에서, 상기 제1 그래프들 중 적어도 하나와 일치하는 상기 적어도 하나의 그래프를 식별할 수 있다. 전자 장치는, 인공 신경망과 관련된 상이한 연산들 중에서, 상기 제1 모델(240-1), 및 휘발성 메모리 내에 저장된 다른 모델들(예, 제2 모델(240-2) 내지 제3 모델(240-3))에 의하여 공통으로 수행되는 적어도 하나 의 연산에 대응하는 적어도 하나의 그래프를 식별할 수 있다. 도 4를 참고하면, 전자 장치는 제1 모델(240-1) 내 그래프들의 그룹과 동일한 구조를 가지는, 제2 모델(240-2), 및/또는 제3 모델(240-3) 내 그래프들의 그룹을 식별할 수 있다. 전자 장치는 휘발성 메모리 내에 저장되고, 제2 모델(240-2), 및 제3 모델(240- 3) 전부와 관련된 그래프들의 그룹에 기반하여, 휘발성 메모리 내에 상기 제1 모델(240-1)을 저장할 수 있 다. 일 실시예에서, 휘발성 메모리 내에 저장된 상기 제1 모델(240-1)은, 전자 장치 내에 포함된 상이한 가속 기들(예, 도 2의 CPU, NPU, 및/또는 GPU)에 의해 판독가능한 지정된 포맷에 기반하여 저장될 수 있다. 일 실시예에 따른, 전자 장치는, 휘발성 메모리 내에 제1 모델(240-1) 내지 제3 모델(240-3)을 저장하는 상태 내에서, 휘발성 메모리 내에서 제1 모델(240-1) 내지 제3 모델(240-3) 각각에 포함된 그래프들의 교차 연결 (cross-connection)을 형성할 수 있다. 상기 교차 연결은, 도 3의 모델 빌더의 실행에 기반하여, 전자 장 치에 의하여 형성될 수 있다. 예를 들어, 제1 모델(240-1) 내지 제3 모델(240-3) 각각에 포함된 그래프들을 지 시하는 정보에 기반하여, 전자 장치는 휘발성 메모리의 제1 영역 내에 그래프들의 그룹을 지시하는 파라미터들을 저장할 수 있다. 전자 장치는 상기 제1 영역, 및 그래프들의 그룹을 지시하는 파라미터들이 저장 된 휘발성 메모리의 제2 영역에 기반하여, 상기 휘발성 메모리 내에 제1 모델(240-1)을 저장할 수 있다. 전자 장치는 상기 제1 영역, 및 그래프들의 그룹을 지시하는 파라미터들이 저장된 휘발성 메모리의 제3 영역에 기반하여, 상기 휘발성 메모리 내에 제2 모델(240-2)을 저장할 수 있다. 전자 장치는 상기 제1 영역, 상기 제2 영역, 및 그래프를 지시하는 파라미터들이 저장된 휘발성 메모리의 제4 영역에 기반하여, 상기 휘발성 메 모리 내에 제3 모델(240-3)을 저장할 수 있다. 예를 들어, 전자 장치는 제2 모델(240-2), 및/또는 제3 모델 (240-3) 내에 포함된 그래프들의 그룹, 및 상기 그룹과 상이한 제1 모델(240-1)의 다른 그룹을 연결할 수 있다. 일 실시예에 따른, 전자 장치는, 휘발성 메모리 내에 저장된 그래프들(예, 그룹들(412, 414, 416), 및/또는 그 래프)에 대응하는 연산이 수행될 우선 순위들을 획득할 수 있다. 상기 우선 순위는, 상기 그래프들이 포 함된 하나 이상의 모델들(예, 제1 모델(240-1) 내지 제3 모델(240-3))에 기반하는 추론들이 수행되는 최소 지연 (예, 최소 추론 지연 시간(total minimum inference latency))을 갖도록, 결정될 수 있다. 도 4의 일 실시예 에서, 그래프들의 그룹이 제1 모델(240-1) 내지 제3 모델(240-3) 전부에 공통되기 때문에, 전자 장치는, 그룹의 우선 순위를, 다른 그래프들(예, 그룹들(414, 416) 내에 포함된 그래프들, 및/또는 그래프)의 우선 순위들 보다 높게 할당(assign)할 수 있다. 도 4의 일 실시예에서, 그룹을 제외한 다른 그래프들 중 에서, 그래프들의 그룹이 두 개의 모델들(제1 모델(240-1), 및 제3 모델(240-3))에 공통되고, 다른 그룹 , 및 그래프는 특정 모델 내에 포함될 수 있다. 전자 장치는 상기 두 개의 모델들에 공통된, 상기 그룹의 우선 순위를, 그룹의 우선 순위보다 낮고, 그룹, 및 그래프의 우선 순위보다 높게 할당할 수 있다. 일 실시예에 따른, 전자 장치는, 휘발성 메모리 내에 모델들(예, 제1 모델(240-1) 내지 제3 모델(240-3))을 저 장한 상태 내에서, 상기 모델들 각각에 대응하는 어플리케이션들의 요청에 기반하여, 상기 모델들과 관련된 기 능들을 실행할 수 있다. 상기 기능들은, 도 3의 모델 실행기의 실행에 기반하여, 전자 장치에 의해 실행 될 수 있다. 예를 들어, 전자 장치는 휘발성 메모리 내에 저장된 제1 모델(240-1)에 기반하여, 제1 모델(240- 1)과 관련된 기능을 실행할 수 있다. 상기 기능은, 상기 모델들에 기반하여, 입력 데이터에 포함된 정보를 추 론하는 기능을 포함할 수 있다. 일 실시예에 따른, 전자 장치는 제1 모델(240-1)에 대한 제1 기능을 실행하기 위한 요청에 기반하여, 제1 모델(240-1) 내에 포함된 그래프들의 그룹들(412, 414)에 할당된 우선 순위들, 및/ 또는 순서에 기반하여, 상기 그래프들에 대한 연산들을 수행할 수 있다. 전자 장치는, 휘발성 메모리 내에 제1 모델(240-1) 내 그래프들에 기반하는 연산들을 수행한 결과를 저장할 수 있다. 이하에서는, 휘발성 메모리 내 에 어느 그래프들에 기반하는 연산들을 수행한 결과가 저장되지 않은 상태 내에서, 전자 장치가 제1 모델(240- 1)과 관련된 제1 기능을 실행하기 위한 요청을 식별한 것으로 가정한다. 상기 요청은, 제1 모델(240-1)을 이용 하여 입력 데이터에 기반하는 추론을 수행하기 위하여, 제1 모델(240-1)에 대한 제1 어플리케이션에 의해 발생 될 수 있다. 도 4를 참고하면, 일 실시예에 따른, 전자 장치는 상기 입력 데이터에 기반하여, 제1 모델(240-1) 내 그래프들 의 연결에 기반하는 연산들을 순차적으로 수행할 수 있다. 전자 장치는, 상기 입력 데이터에, 제1 모델(240-1) 내 그래프들의 그룹에 의해 지시되는 연산들을 수행하여, 제1 출력 데이터(420-1)를 획득할 수 있다. 전 자 장치는 상기 그룹으로 입력된, 상기 입력 데이터, 및 상기 제1 출력 데이터(420-1)의 쌍을 획득할 수 있다. 전자 장치는 상기 획득된 쌍을, 휘발성 메모리 내에 저장할 수 있다. 상기 획득된 쌍은, 그래프들의 그 룹에 대한 연산들이 다시 수행되는지 여부에 기반하여, 재활용될 수 있다. 유사하게, 전자 장치는 제1 출 력 데이터(420-1)에, 제1 모델(240-1) 내에서 그룹 이후에 연결된 그룹에 의해 지시되는 연산들을 수 행하여, 제2 출력 데이터(420-2)를 획득할 수 있다. 전자 장치는 상기 그룹으로 입력된 입력 데이터(예, 제1 출력 데이터(420-1)), 및 상기 입력 데이터에 대한 출력 데이터(예, 제2 출력 데이터(420-2))의 쌍을 획득 할 수 있다. 상기 제2 출력 데이터(420-2)는, 제1 모델(240-1)에 의해 지시되는 연산들을 수행한 결과로써, 제 1 모델(240-1)과 관련된 제1 어플리케이션의 실행에 기반하여 처리될 수 있다. 일 실시예에 따른, 전자 장치는, 메모리(예, 도 2의 휘발성 메모리, 및/또는 비휘발성 메모리) 내에, 모델 내 그래프들에 의해 지시되는 연산들을 수행한 결과인, 출력 데이터를 저장할 수 있다. 전자 장치가 제1 모델(240-1) 내 그래프들의 연결에 기반하는 연산들을 순차적으로 수행하는 상기 예시 내에서, 전자 장치는 그 룹들(412, 414) 각각에 의해 지시되는 연산들을 수행한 결과인, 제1 출력 데이터(420-1) 내지 제2 출력 데이터 (420-2)를 저장할 수 있다. 전자 장치는, 상기 메모리 내에서, 상기 제1 출력 데이터(420-1), 및/또는 상기 제 2 출력 데이터(420-2)를, 상기 전자 장치 내에 포함된 가속기들(예, 도 2의 CPU, NPU, 및/또는GPU) 전부에 의해 판독가능한 지정된 포맷에 기반하여 저장할 수 있다. 일 실시예에 따른, 전자 장치 내에 포함된 상이한 가속기들(예, 도 2의 CPU, NPU, 및/또는 GPU) 전부에 의해 판독가능한 지정된 포맷은, 상기 전자 장치에 의해 실행되는 메모리 매니저(예, ION)에 의해 관리되는 버퍼(예, DMA(direct memory access)-BUF(buffer))와 관련된 데이터 구조를 가질 수 있다. 예 를 들어, 전자 장치는 상기 지정된 포맷을 가지는 제1 출력 데이터(420-1) 내지 제2 출력 데이터(420-2)를, 휘 발성 메모리 내에서 상기 가속기들에 공유되는 상기 버퍼 내에 저장할 수 있다. 제1 출력 데이터(420-1) 내지 제2 출력 데이터(420-2)가 상기 버퍼 내에 저장되기 때문에, 상기 버퍼 내에 저장된, 제1 출력 데이터(420-1) 내지 제2 출력 데이터(420-2)는, 상이한 가속기들 각각으로 할당된(allocated) 휘발성 메모리 내 상이한 버퍼들 로 복사되지 않을 수 있다. 예를 들어, 상기 가속기들은, 상기 버퍼 내에 저장된 제1 출력 데이터(420-1) 내지 제2 출력 데이터(420-2)로 직접 액세스할 수 있다. 도 4의 일 실시예에서, 전자 장치가 제1 모델(240-1) 내에서 그룹들(412, 414)로 구분된 그래프들에 대한 연산 들을 수행한 이후, 제2 모델(240-2) 내지 제3 모델(240-3)에 대한 기능들을 동시에 실행하는 것으로 가정한다. 예를 들어, 전자 장치는 제2 모델(240-2) 내지 제3 모델(240-3) 각각에 대응하는 제2 어플리케이션 내지 제3 어 플리케이션의 실행에 기반하여, 제2 모델(240-2) 내지 제3 모델(240-3)에 기반하는 추론들을 수행하기 위한 요 청들을 식별할 수 있다. 상기 요청들을 식별하는 것에 기반하여, 전자 장치는 제2 모델(240-2) 내지 제3 모델 (240-3) 각각에 의해 지시되는 연산들을 수행할 수 있다. 이하에서는, 일 실시예에 따른, 전자 장치가 제1 모 델(240-1)로 입력되었던 입력 데이터에 기반하여, 제2 모델(240-2) 내지 제3 모델(240-3)에 의해 지시되는 연산 들을 수행하기 위한 요청들을 식별한 것으로 가정한다. 일 실시예에 따른, 전자 장치는 휘발성 메모리 내에 저장된 모델들에 포함된 그래프들, 및/또는 출력 데이터의 중복성에 기반하여, 특정 모델에 의해 지시되는 연산들 중 적어도 하나를 바이패스할 수 있다. 이하에서, 바이 패스된 상기 연산들이, 압축 연산(dense operation)으로 참조될 수 있다. 상기 가정 내에서, 제1 모델(240-1) 내지 제3 모델(240-3) 전부가 그래프들의 그룹을 공유하기 때문에, 전자 장치는 상기 요청들에 기반하여, 제2 모델(240-2) 내지 제3 모델(240-3)에 의해 지시되는 연산들을 수행하기 이전에, 그룹에 기반하여 연산 들을 수행한 이력을 식별할 수 있다. 휘발성 메모리 내에, 제1 모델(240-1)에 의해 지시되는 연산들의 수행에 기반하여, 그룹과 관련된 입력 데이터, 및 제1 출력 데이터(420-1) 사이의 쌍이 저장된 상태 내에서, 전자 장치는 상기 요청들에 기반하여 그룹에 의하여 지시되는 연산들을 수행하는 것을 바이패스할 수 있다. 상 기 상태 내에서, 전자 장치는 상이한 가속기들에 의해 판독가능한 지정된 포맷에 기반하여 저장된 제1 출력 데 이터(420-1)를 이용하여, 제2 모델(240-2) 내지 제3 모델(240-3)에 대한 기능들 중 적어도 하나를 실행할 수 있 다. 예를 들어, 상이한 가속기들을 이용하여 제2 모델(240-2), 및 제3 모델(240-3) 각각에 대한 연산들을 수행 하는 경우, 상기 가속기들이 상기 지정된 포맷에 기반하여 상기 가속기들 각각에 전용되는(dedicated) 버퍼들과 독립적으로, 상기 제1 출력 데이터(420-1)에 직접적으로 액세스할 수 있다. 예를 들어, 상기 가속기들은, 상기 제1 출력 데이터(420-1)를 상기 버퍼들로 복사하는 것과 독립적으로, 상기 제1 출력 데이터(420-1)에 액세스할 수 있다. 상술된 가정 내에서, 일 실시예에 따른, 전자 장치는 제2 모델(240-2) 내지 제3 모델(240-3)에 포함된 그래프들 (예, 그룹들(412, 414, 416), 및 그래프) 각각에 할당된 우선 순위들에 기반하여, 상기 그래프들에 의해 지시되는 연산들을 수행할 수 있다. 제1 출력 데이터(420-1)에 기반하여 그룹 내 그래프들에 의해 지시되 는 연산들이 바이패스된 상태 내에서, 전자 장치는, 그룹들(414, 416)에 포함된 그래프들, 및 그래프 중에 서, 가장 높은 우선 순위를 가지는 그룹에 의해 지시되는 연산들을 수행할 수 있다. 상기 가정 내에서, 제1 모델(240-1) 내에 포함된 그룹에 기반하여 제1 출력 데이터(420-1)에 대한 연산들이 수행되었기 때문 에, 전자 장치는 그룹에 기반하여 제1 출력 데이터(420-1)에 대한 연산들을 수행한 결과인, 제2 출력 데이 터(420-2)에 기반하여, 제3 모델(240-3) 내 그룹 내 그래프들에 의해 지시되는 연산들을 바이패스할 수 있 다. 예를 들어, 제3 모델(240-3) 내 그래프에 의해 지시되는 연산들은, 전자 장치의 휘발성 메모리 내에 저장된 제2 출력 데이터(420-2)에 기반하여 수행될 수 있다. 유사하게, 제2 모델(240-2)의 그룹 내 그래 프들에 의해 지시되는 연산들은, 제1 출력 데이터(420-1)에 기반하여 수행될 수 있다. 상기 가정에 기반하여 상술한 바와 같이, 일 실시예에 따른, 전자 장치는, 모델들에 공통으로 포함된 그래프를 식별하는 것에 기반하여, 상기 모델들 중 특정 모델의 구동에 기반하여 상기 그래프로 입력되었던 입력 데이터, 및 출력 데이터의 쌍을 식별할 수 있다. 상기 쌍에 포함된 상기 입력 데이터가 상기 모델들 중 상기 특정 모델 과 상이한 다른 모델의 구동에 기반하여 상기 그래프로 다시 입력됨을 식별하는 경우, 전자 장치는 상기 쌍에 포함된 상기 출력 데이터에 기반하여 상기 다른 모델에 대한 기능을 실행할 수 있다. 예를 들어, 제1 모델(240-1)의 그룹 내 그래프들로 입력된 입력 데이터에 기반하여, 제2 모델(240-2)에 대한 기능을 실행하는 것에 응답하여, 전자 장치는 상기 입력 데이터에 대한 제1 출력 데이터(420-1)를 식별할 수 있다. 전자 장치는 제1 출력 데이터(420-1)에 기반하여, 제2 모델(240-2)의 그룹 내 그래프들에 대응하는 연산들을 생략하거 나, 또는 바이패스할 수 있다. 예를 들어, 상기 제1 출력 데이터(420-1)가, 제2 모델(240-2) 내에서 그룹 이후에 연결된 그룹 내 그래프들로 입력될 수 있다. 상기 예시 내에서, 제1 출력 데이터(420-1)에 기반하 여 그룹 내 그래프들과 관련된 연산들의 수행이 바이패스될 수 있다. 상술한 바와 같이, 일 실시예에 따른, 전자 장치는 모델들 사이에서 공유되는 그래프들(예, 그룹들(412, 414) 각각에 포함된 그래프들), 및 상기 그래프들에 의해 지시되는 연산들을 수행한 결과(예, 제1 출력 데이터(420- 1) 내지 제2 출력 데이터(420-2))를 이용하여, 상기 모델들 각각의 구동에 의한 연산들을 적어도 부분적으로 생 략할 수 있다. 예를 들어, 그룹 내 그래프들에 대한 연산들이 반복적으로 요청되는 경우, 전자 장치는 그 룹에 대응하는 제1 출력 데이터(420-1)를 이용하여, 상기 연산들을 생략할 수 있다. 예를 들어, 제1 출력 데이터(420-1)에 대응하는 입력 데이터를 이용하여, 그룹 내 그래프들에 대한 연산들이 반복적으로 요청되 는 경우, 전자 장치는 제1 출력 데이터(420-1)를 이용하여 상기 연산들을 바이패스할 수 있다. 전자 장치가 제 1 모델(240-1)과 관련된 연산들을 수행한 이후, 제2 모델(240-2), 및 제3 모델(240-3)과 관련된 연산들을 실질 적으로 동시에 수행하는 상기 가정 내에서, 전자 장치는 제1 출력 데이터(420-1), 및 제2 출력 데이터(420-2)를 이용하여, 제2 모델(240-2), 및 제3 모델(240-3)과 관련된 연산들 중에서, 그룹들(412, 414) 내 그래프들과 관 련된 연산들을 바이패스할 수 있다. 그룹들(412, 414) 내 그래프들과 관련된 연산들이 바이패스되기 때문에, 제2 모델(240-2), 및 제3 모델(240-3)과 관련된 연산들을 수행하는 시간이 줄어들 수 있다. 전자 장치는 압축 연산을 이용하여 상기 전자 장치 내 가속기들의 연산량을 줄일 수 있다. 가속기들의 연산량이 줄어들기 때문에, 상기 전자 장치의 자원이 효율적으로 이용될 수 있다. 가속기들의 연산량이 줄어들기 때문에, 전자 장 치의 소비 전력이 줄어들 수 있다. 상기 소비 전력이 줄어들기 때문에, 전자 장치 내 배터리의 사용량이 절감 될 수 있다. 상이한 모델들에 공통으로 포함된 그래프, 및/또는 출력 데이터를 공유하는 것뿐만 아니라, 전자 장치는 상기 모델들에 공통된 그래프에 기반하여, 상기 모델들 중 적어도 하나의 최적화를 수행할 수 있다. 이하에서는 도 5를 참고하여, 일 실시예에 따른, 전자 장치가 특정 모델, 및 다른 모델 전부에 포함된 그래프를 이용하여 상기 특정 모델에 대한 최적화를 수행하는 동작의 일 예가 설명된다. 도 5는, 일 실시예에 따른, 전자 장치가 상이한 모델들에 공통으로 포함된 그래프에 대한 최적화를 수행하는 동 작의 일 예를 도시한다. 도 5의 전자 장치는, 도 1 내지 도 4의 전자 장치의 일 예일 수 있다. 예를 들어, 도 2의 전자 장치는 도 5의 전자 장치를 포함할 수 있다. 도 5의 제1 모델(240-1) 내지 제5 모델(240- 5)은, 도 2의 모델 내에 포함될 수 있다. 예를 들어, 도 3의 제1 모델(240-1) 내지 제2 모델(240-2)은, 5의 제1 모델(240-1) 내지 제2 모델(240-2) 각각을 포함할 수 있다. 도 5를 참고하여 후술되는 전자 장치의 동 작은, 도 2에 예시된 가속기(예, CPU, NPU, 및/또는 GPU)에 의해 수행될 수 있다. 일 실시예에 따른, 전자 장치는 오프라인 컴파일, 및/또는 온라인 컴파일에 기반하여, 모델을 최적화할 수 있다. 모델을 최적화하는 것은, 지정된 정확도, 및/또는 추론 지연(inference latency)을 한도로, 상기 모델 내에 포함된 레이어들, 연산들, 및/또는 그래프들의 개수를 줄이는 동작을 포함할 수 있다. 상기 오프라인 컴 파일은, 사용자, 및 전자 장치 사이의 상호작용(interaction)에 기반하여, 상기 모델을 최적화하는 동작을 포함 할 수 있다. 상기 온라인 컴파일은, 상기 사용자와 독립적으로, 상기 전자 장치의 배타적인 동작에 기반하여, 상기 모델을 최적화하는 동작을 포함할 수 있다. 도 5를 참고하면, 일 실시예에 따른, 전자 장치는 제2 모델 (240-2)을 최적화하여, 제5 모델(240-5)을 획득할 수 있다. 전자 장치는, 제2 모델(240-2)이 가지는 정확도 이 하의 지정된 정확도에 기반하여, 제5 모델(240-5)을 획득할 수 있다. 제5 모델(240-5)이 가지는 정확도, 및/또 는 추론 지연이, 제5 모델(240-5)에 대한 평가 데이터(evaluation data) 내에 포함될 수 있다. 제2 모델(240-2)의 최적화에 기반하여 제5 모델(240-5)을 획득한 상태 내에서, 일 실시예에 따른, 전자 장치는 제1 모델(240-1)을 최적화하여, 제4 모델(240-4)을 획득할 수 있다. 제1 모델(240-1)을 최적화하는 것은, 제1 모델(240-1)에 대한 전자 장치의 온라인 컴파일에 기반하여, 수행될 수 있다. 예를 들어, 전자 장치는 제1 모 델(240-1)에 대한 온라인 컴파일을 위한 요청에 응답하여, 제1 모델(240-1)을 최적화할 수 있다. 상기 상태 내 에서, 일 실시예에 따른, 전자 장치는 제1 모델(240-1), 및 제2 모델(240-2)에 공통으로 포함된 하나 이상의 그 래프들에 기반하여, 제1 모델(240-1)을 최적화할 수 있다.도 5를 참고하면, 제1 모델(240-1), 및 제2 모델(240-2)은, 그룹 내 그래프들을 공통으로 포함할 수 있다. 일 실시예에 따른, 전자 장치는 제1 모델(240-1)의 최적화를 수행하기 위한 요청에 응답하여, 제2 모델(240- 2)에 대한 최적화를 수행한 결과인 제5 모델(240-5) 내에서, 제1 모델(240-1), 및 제2 모델(240-2)에 공통으로 포함된 그룹 내 그래프들에 대응하는 그룹을 식별할 수 있다. 예를 들어, 제5 모델(240-5)의 그룹 내 그래프들은, 제2 모델(240-2)의 그룹 내 그래프들을 최적화한 결과일 수 있다. 일 실시예에 따 른, 전자 장치는, 제1 모델(240-1)의 그룹 내 그래프들을, 제5 모델(240-5)의 그룹 내 그래프들에 기 반하여, 최적화할 수 있다. 예를 들어, 전자 장치가 제1 모델(240-1)을 최적화하여 획득한 제4 모델(240-4)은, 그룹을 포함할 수 있다. 제1 모델(240-1) 내에서, 제1 모델(240-1), 및 제2 모델(240-2) 전부에 포함된 그래프들의 그룹과 상이한 그래프들의 그룹은, 전자 장치에 의해 그래프로 최적화될 수 있다. 유사하게, 제2 모델(240-2) 내에서, 그래프들의 그룹과 상이한 그래프들의 그룹은, 전자 장치에 의해 제5 모델(240-5) 내 그래프들의 그룹으로 최적화될 수 있다. 도 5를 참고하면, 일 실시예에 따른, 전자 장치가 제1 모델(240-1), 및 제2 모델(240-2) 각각을 최적화하여 획 득한, 제4 모델(240-4), 내지 제5 모델(240-5)의 구조가 예시적으로 도시된다. 전자 장치가 제2 모델(240-2)의 최적화에 기반하여 획득된 제5 모델(240-5)을 이용하여 제1 모델(240-1)을 최적화하기 때문에, 전자 장치는 제2 모델(240-2)의 그래프들, 및 제5 모델(240-5)의 그래프들 사이의 매핑에 기반하여, 제1 모델(240-1)을 최적화할 수 있다. 예를 들어, 제1 모델(240-1), 및 제2 모델(240-2) 전부에 포함된 그룹 내 그래프들에 기반하여, 전자 장치는 제5 모델(240-5)의 그래프들 중에서, 그룹에 대응하는 부분을 이용하여, 제1 모델(240- 1)을 최적화할 수 있다. 상기 예시 내에서, 전자 장치는 제5 모델(240-5)의 부분을 포함하는 제4 모델 (240-4)을, 제1 모델(240-1)을 최적화한 결과로써, 획득할 수 있다. 상술한 바와 같이, 일 실시예에 따른, 전자 장치는 최적화에 기반하여 제1 모델(240-1)로부터 제4 모델(240- 4)을 획득하기 위한 요청에 기반하여, 제1 모델(240-1)과 상이한 제2 모델(240-2)의 그래프들 중에서, 상기 최 적화에 기반하여 제1 모델(240-1), 및 제2 모델(240-2)에 공통으로 포함된 그룹 내 그래프들로부터 획득된, 그래프들의 그룹을 식별할 수 있다. 전자 장치는 상기 그룹에 기반하여 제1 모델(240-1)을 최적화하여, 제4 모델(240-4)을 획득할 수 있다. 예를 들어, 제1 모델(240-1), 및 제2 모델(240-2)을 최적화한 결과들인 제4 모델(240-4), 및 제5 모델(240-5)이, 제1 모델(240-1), 및 제2 모델(240-2)에 공통으로 포함된 그래프들의 그룹에 대응하는 그래프들의 그룹을 포함할 수 있다. 전자 장치가 제2 모델(240-2) 내 그래프들의 그룹을 최적화한 결과(예, 그래프들의 그룹)를, 상기 그룹을 포함하는 제1 모델 (240-1)의 최적화에 이용하기 때문에, 전자 장치는 온라인 컴파일과 관련된 연산량, 소비 전력, 및/또는 발열을 절감할 수 있다. 예를 들어, 전자 장치는 상기 온라인 컴파일과 관련된 속도를 증가시키고, 상기 온라인 컴파 일의 소요 시간을 줄일 수 있다. 이하에서는 도 6 내지 도 7을 참고하여, 일 실시예에 따른, 전자 장치의 동작들의 예시적인 흐름도들이 설명된 다. 도 6은, 일 실시예에 따른, 전자 장치의 동작을 설명하기 위한 흐름도의 일 예를 도시한다. 도 6의 전자 장치 는, 도 1 내지 도 5의 전자 장치의 일 예일 수 있다. 예를 들어, 도 2의 전자 장치는 도 6의 전자 장치를 포함할 수 있다. 도 6의 동작은, 도 2 내에서 가속기들로 참조되는 프로세서들(예, CPU, NPU, 및/또 는 GPU)에 의하여 수행될 수 있다. 도 6의 동작은, 도 3의 모델 빌더의 실행에 기반하여, 수행될 수 있다. 도 6을 참고하면, 동작 내에서, 일 실시예에 따른, 전자 장치는, 비휘발성 메모리 내에 저장된 제1 모델 내에 포함된 제1 그래프들을 식별할 수 있다. 전자 장치는, 비휘발성 메모리(예, 도 2의 비휘발성 메모리 ) 내에 저장된 제1 모델을 구동하기 위한 요청에 기반하여, 상기 제1 모델 내에 포함된 제1 그래프들을 식 별할 수 있다. 전자 장치는 제1 모델에 대응하는 제1 어플리케이션의 실행에 기반하여, 상기 요청을 식별할 수 있다. 일 실시예에 따른, 전자 장치는, 비휘발성 메모리 내에서, 제1 모델을 표현하는 복수의 파라미터들에 기 반하여, 인공 신경망과 관련된 연산들에 각각에 대응하는, 상기 제1 그래프들을 식별할 수 있다. 도 6을 참고하면, 동작 내에서, 일 실시예에 따른, 전자 장치는, 휘발성 메모리(예, 도 2의 휘발성 메모리 ) 내에 저장된 하나 이상의 제2 모델들에 포함된 제2 그래프들 중에서, 제1 그래프들 중 적어도 하나에 대 응하는 적어도 하나의 그래프를 식별할 수 있다. 상기 하나 이상의 제2 모델들은, 동작을 수행하기 이전 에, 전자 장치의 휘발성 메모리 내에 저장될 수 있다. 전자 장치는, 휘발성 메모리와 상이한 비휘발성 메모리내에 저장되고, 제1 모델에 포함된 제1 그래프들을 지시하는 정보를 획득할 수 있다. 상기 정보는 제1 모델을 표현하는 복수의 파라미터들을 포함할 수 있다. 전자 장치는, 제1 모델을 표현하는 상기 복수의 파라미터들, 및 상기 하나 이상의 제2 모델들에 포함된 상기 제2 그래프들을 표현하는 복수의 파라미터들을 비교하여, 상기 제2 그래프들 중에서, 상기 제1 그래프들 중 적어도 하나와 일치하는 상기 적어도 하나의 그래프를 식별할 수 있다. 예를 들어, 전자 장치는, 인공 신경망과 관련된 제1 모델에 대한 제1 기능을 실행하기 위한 요청에 기반 하여, 전자 장치의 휘발성 메모리 내에서, 상기 제1 모델, 및 상기 제1 모델과 상이한 제2 모델 전부와 관련된 적어도 하나의 그래프를 식별할 수 있다. 전자 장치는, 인공 신경망과 관련된 상이한 연산들 중에서, 상기 제1 모델, 및 상기 제2 모델에 의하여 공통으로 수행되는 적어도 하나의 연산에 대응하는 상기 적어도 하나의 그래 프를 식별할 수 있다. 도 6을 참고하면, 동작 내에서, 일 실시예에 따른, 전자 장치는, 식별된 적어도 하나의 그래프에 기반하여, 제1 모델을 제어하기 위한 인스턴스를 획득할 수 있다. 전자 장치는, 동작에 기반하여 식별된 적어도 하나의 그래프에 기반하여 휘발성 메모리 내에 제1 모델을 저장할 수 있다. 전자 장치가 휘발성 메모리 내에 제1 모델을 저장하는 시점은, 동작의 인스턴스를 획득하는 시점과 다를 수 있다. 휘발성 메모리 내 에 제1 모델을 저장하는 것에 기반하여, 전자 장치는, 제1 모델에 대한 인스턴스를 획득할 수 있다. 상기 인스 턴스는, 휘발성 메모리 내에 저장된 상기 제1 모델에 기반하는 연산들을 수행하도록, 전자 장치의 프로세서에 의해 실행될 수 있다. 일 실시예에 따른, 전자 장치는 휘발성 메모리 내에서, 상기 제2 그래프들 중에서 식별 된, 동작의 상기 적어도 하나의 그래프, 및 제1 그래프들 중에서, 상기 적어도 하나의 그래프와 상이한 다 른 그래프들을 연결할 수 있다. 상이한 모델들의 그래프들이 서로 연결되기 때문에, 휘발성 메모리 내에서, 특 정 모델의 구동을 위한 그래프들이 다른 모델을 위해 재사용(recycled)될 수 있다. 전자 장치는 휘발성 메모리 내에서, 제1 모델 내 제1 그래프들을, 상기 전자 장치 내 상이한 프로세서들에 의해 판독가능한 지정된 포맷에 기반하여 저장할 수 있다. 전자 장치는, 휘발성 메모리 내에 저장된 제1 모델 내 제1 그래프들 각각에, 상기 제1 그래프들이 상기 제2 그래프들과 일치하는지 여부에 기반하여, 우선 순위들을 할당할 수 있다. 도 6을 참고하면, 동작 내에서, 일 실시예에 따른, 전자 장치는, 동작의 인스턴스에 기반하여, 제1 모델과 관련된 기능을 실행할 수 있다. 도 6의 동작들(610, 620, 630)에 기반하여, 제1 모델과 상이한 하나 이 상의 제2 모델들에 포함된 제2 그래프들 중 적어도 하나가, 상기 제1 모델과 관련된 상기 기능의 실행을 위해 이용될 수 있다. 상기 제1 모델과 관련된 기능은, 입력 데이터에 대한 추론을 수행하는 기능을 포함할 수 있다. 상기 제1 모델과 관련된 기능은, 상기 제1 모델 내 제1 그래프들에 대응하는 연산들을 수행하는 동작을 포함할 수 있다. 예를 들어, 전자 장치는 제1 그래프들 각각에 할당된 우선 순위들에 기반하여, 상기 제1 그래 프들에 의해 지시되는 연산들을 수행할 수 있다. 일 실시예에 따른, 전자 장치는, 동작의 적어도 하나의 그래프로 입력된 입력 데이터에 기반하여 동작의 상기 기능을 실행하는 것에 기반하여, 상기 휘발성 메모 리 내에서, 상기 적어도 하나의 그래프에 기반하여 상기 입력 데이터로부터 획득된, 출력 데이터를 식별할 수 있다. 전자 장치는, 상기 출력 데이터를 식별하는 것에 기반하여, 상기 제1 모델 내 상기 제1 그래프들 각각에 대응하는 연산들 중에서, 상기 적어도 하나의 그래프에 대응하는 적어도 하나의 연산을 우회할 수 있다. 전자 장치는, 상이한 프로세서들(예, 도 2의 CPU, NPU, 및/또는 GPU와 같은 가속기들)에 의해 판독가 능한(readable) 지정된 포맷에 기반하여 저장된 상기 출력 데이터를 이용하여, 상기 기능을 실행할 수 있다. 예를 들어, 전자 장치는, 상기 프로세서들 중 제1 프로세서에 기반하여 동작의 상기 기능을 실행하는 상태 에서, 상기 프로세서들 중 상기 제1 프로세서와 상이한 제2 프로세서에 의해 저장된 상기 출력 데이터에 액세스 할 수 있다. 전자 장치가 상기 출력 데이터에 액세스하는 것은, 상기 지정된 포맷에 기반하여, 상기 출력 데이 터의 복사와 독립적으로 수행될 수 있다. 도 7은, 일 실시예에 따른, 전자 장치의 동작을 설명하기 위한 흐름도의 일 예를 도시한다. 도 7의 전자 장치 는, 도 1 내지 도 6의 전자 장치의 일 예일 수 있다. 예를 들어, 도 2의 전자 장치는 도 7의 전자 장치를 포함할 수 있다. 도 7의 동작은, 도 2 내에서 가속기들로 참조되는 프로세서들(예, CPU, NPU, 및/또 는 GPU)에 의하여 수행될 수 있다. 도 7의 동작은 도 3의 모델 실행기의 실행에 기반하여, 수행될 수 있다. 도 7을 참고하면, 동작 내에서, 일 실시예에 따른, 전자 장치는, 제1 모델에 대한 제1 기능을 실행하기 위 한 요청에 기반하여, 제1 모델, 제2 모델 전부와 관련된 적어도 하나의 그래프를 식별할 수 있다. 상기 제1 모 델, 및 상기 제2 모델은, 도 6의 동작들 중 적어도 하나에 기반하여, 전자 장치의 휘발성 메모리(예, 도 2의 휘 발성 메모리) 내에 저장될 수 있다. 전자 장치는 휘발성 메모리 내에서, 상기 제1 모델, 및 상기 제2 모델에 공통으로 포함된 그래프들을 식별할 수 있다. 도 7을 참고하면, 동작 내에서, 일 실시예에 따른, 전자 장치는, 제2 모델에 대한 제2 기능의 실행에 기반 하여, 적어도 하나의 그래프로 입력된 입력 데이터를 식별할 수 있다. 상기 제2 기능은, 동작 이전에 전 자 장치에 의해 실행되었던, 기능일 수 있다. 예를 들어, 전자 장치는, 제1 모델, 제2 모델 전부와 관련된 적 어도 하나의 그래프에 기반하는 적어도 하나의 연산이, 동작의 요청 이전에 수행되었는지 여부를 식별할 수 있다. 상기 적어도 하나의 그래프에 기반하는 상기 적어도 하나의 연산이, 동작의 요청 이전에 수행된 경우, 전자 장치는 상기 적어도 하나의 연산에 이용된 상기 입력 데이터를 식별할 수 있다. 도 7을 참고하면, 동작 내에서, 일 실시예에 따른, 전자 장치는, 동작에 기반하여 식별된 입력 데이 터가 제1 기능의 실행에 기반하여, 적어도 하나의 그래프로 입력되는지 여부를 식별할 수 있다. 예를 들어, 전 자 장치는 동작의 요청과 관련된 입력 데이터가 동작의 입력 데이터와 일치하는지 여부를 식별할 수 있다. 동작에 기반하여 식별된 입력 데이터가 동작의 제1 기능의 실행에 기반하여 적어도 하나의 그래프로 입력되는 경우(730-예), 동작 내에서, 일 실시예에 따른, 전자 장치는, 제2 기능의 실행에 기반하여 적어 도 하나의 그래프로부터 획득된 출력 데이터에 기반하여, 제1 기능을 실행할 수 있다. 상기 출력 데이터는, 동 작의 입력 데이터에 매칭될 수 있다. 상기 출력 데이터는, 동작의 제2 기능의 실행에 기반하여, 전 자 장치가 입력 데이터에 대하여 상기 적어도 하나의 그래프에 의해 지시되는 적어도 하나의 연산을 수행하여 획득한, 결과일 수 있다. 동작들(710, 720, 730, 740)을 참고하면, 제1 모델, 및 제2 모델 전부와 관련된 적어도 하나의 그래프를 식별하 는 것에 기반하여, 전자 장치는, 제2 모델에 대한 제2 기능의 실행에 기반하여 상기 적어도 하나의 그래프로 입 력된, 입력 데이터, 및/또는 상기 입력 데이터에 대응하는 출력 데이터를 식별할 수 있다. 상기 입력 데이터가 동작의 제1 기능의 실행에 기반하여 상기 적어도 하나의 그래프로 입력됨을 식별하는 것에 기반하여, 전자 장치는 상기 출력 데이터에 기반하여 상기 제1 기능을 실행할 수 있다. 예를 들어, 전자 장치는 상기 제1 모델 에 의해 지시되는 복수의 그래프들 중에서, 동작의 상기 적어도 하나의 그래프 이후에 연결된 일 그래프(a graph)로, 상기 출력 데이터를 입력할 수 있다. 상기 출력 데이터의 입력에 기반하여, 전자 장치에서, 동작 의 요청과 관련된 상기 제1 모델 내 상기 적어도 하나의 그래프와 관련된 연산의 수행이 바이패스될 수 있 다. 동작에 기반하여 식별된 입력 데이터가 동작의 제1 기능의 실행에 기반하여 제1 모델, 및 제2 모델 전부와 관련된 적어도 하나의 그래프로 입력되지 않는 경우(730-아니오), 동작 내에서, 일 실시예에 따른, 전자 장치는, 적어도 하나의 그래프와 관련된 연산을 수행하여, 제1 기능을 실행할 수 있다. 동작들(730, 740, 750)을 참고하면, 제1 모델, 및 제2 모델 전부와 관련된 적어도 하나의 그래프로, 동작의 제1 기능의 실행 을 위한 입력 데이터가 입력된 이력에 기반하여, 전자 장치는 상기 적어도 하나의 그래프와 관련된 연산을 생략 할 수 있다. 동작에 기반하여 제1 기능을 실행한 이후, 전자 장치는 메모리 내에, 상기 적어도 하나의 그 래프에 기반하여 입력 데이터로부터 획득한 출력 데이터를 저장할 수 있다. 상기 출력 데이터는, 상기 적어도 하나의 그래프로 상기 입력 데이터를 입력하기 위한 다른 요청에 기반하여, 재사용될 수 있다. 상술한 바와 같이, 일 실시예에 따른, 전자 장치는 상이한 모델들에 공통으로 포함된 적어도 하나의 그래프, 및 /또는 적어도 하나의 연산을 재사용할 수 있다. 예를 들어, 전자 장치는, 상기 적어도 하나의 그래프가 저장된 휘발성 메모리의 일 영역을, 상기 모델들 전부를 위하여 이용할 수 있다. 전자 장치는 상기 적어도 하나의 그 래프로 입력된 입력 데이터, 및 상기 입력 데이터에 대응하는 출력 데이터의 쌍을, 상기 입력 데이터, 및 상기 적어도 하나의 그래프에 기반하는 연산의 반복적인 수행에 기반하여, 재사용할 수 있다. 예를 들어, 상기 출력 데이터를 이용하여, 전자 장치는 상기 입력 데이터에 기반하여 상기 적어도 하나의 그래프에 의해 지시되는 적 어도 하나의 연산을 수행하는 것을, 바이패스할 수 있다. 전자 장치는 상기 적어도 하나의 연산을 수행하는 것 을 바이패스하여, 상기 적어도 하나의 연산이 반복적으로 수행됨에 따라 발생되는 추론 지연, 및/또는 소비 전 력의 증가를 방지할 수 있다. 전자 장치가 상이한 모델들에 기반하여 연산들을 수행하는 상태 내에서, 상기 연산들의 수행에 의해 발생되는 지연을 줄이기 위한 방안이 요구될 수 있다. 상술한 바와 같은, 일 실시예에 따른, 전자 장치(an electronicdevice)(예, 도 2의 전자 장치)는, 비휘발성 메모리(non-volatile memory)(예, 도 2의 비휘발성 메모리 ), 휘발성 메모리(예, 도 2의 휘발성 메모리), 및 프로세서를 포함할 수 있다. 상기 프로세서는, 상 기 비휘발성 메모리 내에 저장된 제1 모델(예, 도 3의 제1 모델(240-1))을 구동하기 위한 요청에 기반하여, 상 기 제1 모델 내에 포함된 제1 그래프들을 식별하도록, 구성될 수 있다. 상기 프로세서는, 상기 제1 모델과 상 이하고, 상기 휘발성 메모리 내에 저장된 하나 이상의 제2 모델들에 포함된 제2 그래프들 중에서, 상기 제1 그 래프들 중 적어도 하나에 대응하는 적어도 하나의 그래프를 식별하도록, 구성될 수 있다. 상기 프로세서는, 상 기 제2 그래프들 중에서 식별된 상기 적어도 하나의 그래프에 기반하여, 상기 제1 모델을 제어하기 위한 인스턴 스를 획득하도록, 구성될 수 있다. 상기 프로세서는, 상기 인스턴스에 기반하여, 상기 제1 모델과 관련된 기능 을 실행하도록, 구성될 수 있다. 일 실시예에 따른, 전자 장치는, 상이한 모델들에 공통된 연산들이 수행되는 횟수를 절감하여, 상기 연산들의 수행에 의해 발생되는 지연을 줄일 수 있다. 예를 들어, 상기 프로세서는, 상기 비휘발성 메모리 내에서, 상기 제1 모델을 표현하는(representing) 복수의 파라미터들에 기반하여, 인공 신경망(artificial neural network)과 관련된 연산들(operations)에 각각에 대응 하는, 상기 제1 그래프들을 식별하도록, 구성될 수 있다. 예를 들어, 상기 프로세서는, 상기 제1 모델을 표현하는 상기 복수의 파라미터들, 및 상기 하나 이상의 제2 모 델들에 포함된 상기 제2 그래프들을 표현하는 복수의 파라미터들을 비교하여, 상기 제2 그래프들 중에서, 상기 제1 그래프들 중 적어도 하나와 일치하는 상기 적어도 하나의 그래프를 식별하도록, 구성될 수 있다. 예를 들어, 상기 프로세서는, 상기 휘발성 메모리 내에 저장된 상기 제1 모델에 기반하여, 상기 제1 모델에 대 한 상기 인스턴스를 획득하도록, 구성될 수 있다. 예를 들어, 상기 프로세서는, 상기 제1 그래프들에 대응하는 상기 적어도 하나의 그래프로 입력된 입력 데이터 에 기반하여 상기 기능을 실행하는 것에 기반하여, 상기 휘발성 메모리 내에서, 상기 적어도 하나의 그래프에 기반하는 적어도 하나의 연산의 수행에 기반하여 상기 입력 데이터로부터 획득된, 출력 데이터를 식별하도록, 구성될 수 있다. 상기 프로세서는, 상기 출력 데이터를 식별하는 것에 기반하여, 상기 제1 모델 내 상기 제1 그래프들 각각에 대응하는 연산들 중에서, 상기 적어도 하나의 그래프에 대응하는 적어도 하나의 연산을 우회하 도록(bypass), 구성될 수 있다. 예를 들어, 상기 프로세서는, 상기 전자 장치 내에 포함된 상이한 프로세서들에 의해 판독가능한(readable) 지 정된 포맷에 기반하여 저장된 상기 출력 데이터를 이용하여, 상기 기능을 실행하도록, 구성될 수 있다. 예를 들어, 상기 전자 장치는, 제1 프로세서인 상기 프로세서와 상이한 제2 프로세서를 더 포함할 수 있다. 상 기 제1 프로세서는, 상기 제1 모델과 관련된 기능을 실행하는 상태에서, 상기 제2 프로세서에 의해 저장된 상기 출력 데이터를, 상기 포맷에 기반하여 상기 출력 데이터를 복사하는 것과 독립적으로 액세스하도록, 구성될 수 있다. 예를 들어, 상기 프로세서는, 상기 휘발성 메모리 내에서, 상기 적어도 하나의 그래프, 및 상기 제1 그래프들 중에서, 상기 적어도 하나의 그래프와 상이한 다른 그래프들을 연결하도록, 구성될 수 있다. 예를 들어, 상기 프로세서는, 상기 휘발성 메모리 내에서, 상기 다른 그래프들을 상기 프로세서와 상이한 다른 프로세서에 의해 판독가능한 지정된 포맷에 기반하여 저장하도록, 구성될 수 있다. 예를 들어, 상기 프로세서는, 최적화에 기반하여 상기 제1 모델로부터 제3 모델을 획득하기 위한 다른 요청에 기반하여, 상기 제2 그래프들 중에서, 상기 최적화에 기반하여 상기 제1 모델 내 상기 제1 그래프들 중 적어도 하나로부터 변환된, 적어도 하나의 제2 그래프를 식별하도록, 구성될 수 있다. 상기 프로세서는, 상기 식별된 적어도 하나의 제2 그래프에 기반하여, 상기 제3 모델을 획득하도록, 구성될 수 있다. 상술한 바와 같은, 일 실시예에 따른, 전자 장치의 방법은, 인공 신경망과 관련된 제1 모델에 대한 제1 기능을 실행하기 위한 요청에 기반하여, 상기 전자 장치의 휘발성 메모리 내에서, 상기 제1 모델, 및 상기 제1 모델과 상이한 제2 모델 전부와 관련된 적어도 하나의 그래프를 식별하는 동작(예, 도 7의 동작)을 포함할 수 있 다. 상기 방법은, 상기 적어도 하나의 그래프를 식별하는 것에 기반하여, 상기 제2 모델에 대한 제2 기능의 실 행에 기반하여 상기 적어도 하나의 그래프로 입력된, 입력 데이터를 식별하는 동작(예, 도 7의 동작)을 포 함할 수 있다. 상기 방법은, 상기 입력 데이터가 상기 제1 기능의 실행에 기반하여 상기 적어도 하나의 그래프 로 입력됨을 식별하는 것에 기반하여, 상기 입력 데이터에 대응하고, 상기 제2 기능의 실행에 기반하여 상기 적어도 하나의 그래프로부터 획득된, 출력 데이터에 기반하여 상기 제1 기능을 실행하는 동작(예, 도 7의 동작 )을 포함할 수 있다. 예를 들어, 상기 적어도 하나의 그래프를 식별하는 동작은, 상기 인공 신경망과 관련된 상이한 연산들 중에서, 상기 제1 모델, 및 상기 제2 모델에 의하여 공통으로 수행되는 적어도 하나의 연산에 대응하는 상기 적어도 하 나의 그래프를 식별하는 동작을 포함할 수 있다. 예를 들어, 상기 적어도 하나의 그래프를 식별하는 동작은, 상기 휘발성 메모리와 상이한 비휘발성 메모리 내에 저장되고, 상기 제1 모델에 포함된 복수의 그래프들을 지시하는 정보를 획득하는 동작을 포함할 수 있다. 상기 적어도 하나의 그래프를 식별하는 동작은, 상기 정보에 기반하여, 상기 휘발성 메모리 내에서 식별된 상기 적어 도 하나의 그래프, 및 상기 복수의 그래프들 중에서, 상기 적어도 하나의 그래프와 상이한 다른 그래프들을 연 결하는 동작을 포함할 수 있다. 예를 들어, 상기 제1 기능을 실행하는 동작은, 상기 입력 데이터가 상기 제1 기능의 실행에 기반하여 상기 적어 도 하나의 그래프로 입력됨을 식별하는 것에 기반하여, 상기 제1 모델에 의해 지시되는 복수의 그래프들 중에서 상기 적어도 하나의 그래프 이후에 연결된 일 그래프(a graph)로, 상기 출력 데이터를 입력하는 동작을 포함할 수 있다. 예를 들어, 상기 출력 데이터를 입력하는 동작은, 상기 출력 데이터에 기반하여, 상기 적어도 하나의 그래프와 관련된 연산의 수행을 바이패스하는 동작을 포함할 수 있다. 예를 들어, 상기 제1 기능을 실행하는 동작은, 상기 휘발성 메모리 내에 저장된, 상기 제1 모델에 포함된 그래 프들, 및 상기 제2 모델에 포함된 그래프들에 할당된 우선 순위들(priorities)에 기반하여, 상기 제1 모델에 포 함된 상기 그래프들에 대한 연산들을 수행하는 동작을 포함할 수 있다. 상술한 바와 같은, 일 실시예에 따른, 전자 장치의 방법은, 상기 전자 장치의 비휘발성 메모리 내에 저장된 제1 모델을 구동하기 위한 요청에 기반하여, 상기 제1 모델 내에 포함된 제1 그래프들을 식별하는 동작(예, 도 6의 동작)을 포함할 수 있다. 상기 방법은, 상기 제1 모델과 상이하고, 상기 전자 장치의 휘발성 메모리 내에 저장된 하나 이상의 제2 모델들에 포함된 제2 그래프들 중에서, 상기 제1 그래프들 중 적어도 하나에 대응하는 적어도 하나의 그래프를 식별하는 동작(예, 도 6의 동작)을 포함할 수 있다. 상기 방법은, 상기 제2 그래 프들 중에서 식별된 상기 적어도 하나의 그래프에 기반하여, 상기 제1 모델을 제어하기 위한 인스턴스를 획득하 는 동작(예, 도 6의 동작)을 포함할 수 있다. 상기 방법은, 상기 인스턴스에 기반하여, 상기 제1 모델과 관련된 기능을 실행하는 동작(예, 도 6의 동작)을 포함할 수 있다. 예를 들어, 상기 제1 그래프들을 식별하는 동작은, 상기 비휘발성 메모리 내에서, 상기 제1 모델을 표현하는 복 수의 파라미터들에 기반하여, 인공 신경망과 관련된 연산들 각각에 대응하는, 상기 제1 그래프들을 식별하는 동 작을 포함할 수 있다. 예를 들어, 상기 적어도 하나의 그래프를 식별하는 동작은, 상기 제1 모델을 표현하는 복수의 파라미터들, 및 상기 하나 이상의 제2 모델들에 포함된 상기 제2 그래프들을 표현하는 복수의 파라미터들을 비교하여, 상기 제2 그래프들 중에서, 상기 제1 그래프들 중 적어도 하나와 일치하는 상기 적어도 하나의 그래프를 식별하는 동작을 포함할 수 있다. 예를 들어, 상기 휘발성 메모리 내에 상기 제1 모델을 저장하는 동작은, 상기 휘발성 메모리 내에 저장된 상기 제1 모델에 기반하여, 상기 제1 모델에 대한 상기 인스턴스를 획득하는 동작을 포함할 수 있다. 예를 들어, 상기 실행하는 동작은, 상기 제1 그래프들에 대응하는 상기 적어도 하나의 그래프로 입력된 입력 데 이터에 기반하여 상기 기능을 실행하는 것에 기반하여, 상기 휘발성 메모리 내에서, 상기 적어도 하나의 그래프 에 기반하는 적어도 하나의 연산의 수행에 기반하여 상기 입력 데이터로부터 획득된, 출력 데이터를 식별하는 동작을 포함할 수 있다. 상기 실행하는 동작은, 상기 출력 데이터를 식별하는 것에 기반하여, 상기 제1 모델 내 상기 제1 그래프들 각각에 대응하는 연산들 중에서, 상기 적어도 하나의 그래프에 대응하는 적어도 하나의 연산을 우회하는 동작을 포함할 수 있다. 예를 들어, 상기 출력 데이터를 식별하는 동작은, 상기 전자 장치 내 상이한 프로세서들에 의해 판독가능한 지 정된 포맷에 기반하여 저장된 상기 출력 데이터를 이용하여, 상기 기능을 실행하는 동작을 포함할 수 있다.상술한 바와 같은, 일 실시예에 따른, 전자 장치(예, 도 2의 전자 장치)는, 휘발성 메모리(예, 도 2의 휘 발성 메모리), 및 프로세서를 포함할 수 있다. 상기 프로세서는, 인공 신경망과 관련된 제1 모델(예, 도 3의 제1 모델(240-1))에 대한 제1 기능을 실행하기 위한 요청에 기반하여, 상기 휘발성 메모리 내에서, 상기 제 1 모델, 및 상기 제1 모델과 상이한 제2 모델 전부와 관련된 적어도 하나의 그래프를 식별하도록, 구성될 수 있 다. 상기 프로세서는, 상기 적어도 하나의 그래프를 식별하는 것에 기반하여, 상기 제2 모델에 대한 제2 기능 의 실행에 기반하여 상기 적어도 하나의 그래프로 입력된, 입력 데이터를 식별하도록, 구성될 수 있다. 상기 프로세서는, 상기 입력 데이터가 상기 제1 기능의 실행에 기반하여 상기 적어도 하나의 그래프로 입력됨을 식별 하는 것에 기반하여, 상기 입력 데이터에 대응하고, 상기 제2 기능의 실행에 기반하여 상기 적어도 하나의 그래 프로부터 획득된, 출력 데이터에 기반하여 상기 제1 기능을 실행하도록, 구성될 수 있다. 예를 들어, 상기 프로세서는, 상기 인공 신경망과 관련된 상이한 연산들 중에서, 상기 제1 모델, 및 상기 제2 모델에 의하여 공통으로 수행되는 적어도 하나의 연산에 대응하는 상기 적어도 하나의 그래프를 식별하도록, 구 성될 수 있다. 예를 들어, 상기 프로세서는, 상기 휘발성 메모리와 상이한 비휘발성 메모리 내에 저장되고, 상기 제1 모델에 포함된 복수의 그래프들을 지시하는 정보를 획득하도록, 구성될 수 있다. 상기 프로세서는, 상기 정보에 기반 하여, 상기 휘발성 메모리 내에서 식별된 상기 적어도 하나의 그래프, 및 상기 복수의 그래프들 중에서, 상기 적어도 하나의 그래프와 상이한 다른 그래프들을 연결하도록, 구성될 수 있다. 예를 들어, 상기 프로세서는, 상기 입력 데이터가 상기 제1 기능의 실행에 기반하여 상기 적어도 하나의 그래프 로 입력됨을 식별하는 것에 기반하여, 상기 제1 모델에 의해 지시되는 복수의 그래프들 중에서 상기 적어도 하 나의 그래프 이후에 연결된 일 그래프(a graph)로, 상기 출력 데이터를 입력하도록, 구성될 수 있다. 예를 들어, 상기 프로세서는, 상기 휘발성 메모리 내에 저장된, 상기 제1 모델에 포함된 그래프들, 및 상기 제2 모델에 포함된 그래프들에 할당된 우선 순위들에 기반하여, 상기 제1 모델에 포함된 상기 그래프들에 대한 연산 들을 수행하도록, 구성될 수 있다. 이상에서 설명된 장치는 하드웨어 구성요소, 소프트웨어 구성요소, 및/또는 하드웨어 구성요소 및 소프트웨어 구성요소의 조합으로 구현될 수 있다. 예를 들어, 실시예들에서 설명된 장치 및 구성요소는, 프로세서, 콘트롤 러, ALU(arithmetic logic unit), 디지털 신호 프로세서(digital signal processor), 마이크로컴퓨터, FPGA(field programmable gate array), PLU(programmable logic unit), 마이크로프로세서, 또는 명령 (instruction)을 실행하고 응답할 수 있는 다른 어떠한 장치와 같이, 하나 이상의 범용 컴퓨터 또는 특수 목적 컴퓨터를 이용하여 구현될 수 있다. 처리 장치는 운영 체제(OS) 및 상기 운영 체제 상에서 수행되는 하나 이상 의 소프트웨어 어플리케이션을 수행할 수 있다. 또한, 처리 장치는 소프트웨어의 실행에 응답하여, 데이터를 접 근, 저장, 조작, 처리 및 생성할 수도 있다. 이해의 편의를 위하여, 처리 장치는 하나가 사용되는 것으로 설명"}
{"patent_id": "10-2022-0102500", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 2, "content": "된 경우도 있지만, 해당 기술분야에서 통상의 지식을 가진 자는, 처리 장치가 복수 개의 처리 요소(processing element) 및/또는 복수 유형의 처리 요소를 포함할 수 있음을 알 수 있다. 예를 들어, 처리 장치는 복수 개의 프로세서 또는 하나의 프로세서 및 하나의 콘트롤러를 포함할 수 있다. 또한, 병렬 프로세서(parallel processor)와 같은, 다른 처리 구성(processing configuration)도 가능하다. 소프트웨어는 컴퓨터 프로그램(computer program), 코드(code), 명령(instruction), 또는 이들 중 하나 이상의 조합을 포함할 수 있으며, 원하는 대로 동작하도록 처리 장치를 구성하거나 독립적으로 또는 결합적으로 (collectively) 처리 장치를 명령할 수 있다. 소프트웨어 및/또는 데이터는, 처리 장치에 의하여 해석되거나 처 리 장치에 명령 또는 데이터를 제공하기 위하여, 어떤 유형의 기계, 구성요소(component), 물리적 장치, 컴퓨터 저장 매체 또는 장치에 구체화(embody)될 수 있다. 소프트웨어는 네트워크로 연결된 컴퓨터 시스템 상에 분산되 어서, 분산된 방법으로 저장되거나 실행될 수도 있다. 소프트웨어 및 데이터는 하나 이상의 컴퓨터 판독 가능 기록 매체에 저장될 수 있다. 실시예에 따른 방법은 다양한 컴퓨터 수단을 통하여 수행될 수 있는 프로그램 명령 형태로 구현되어 컴퓨터 판 독 가능 매체에 기록될 수 있다. 이때, 매체는 컴퓨터로 실행 가능한 프로그램을 계속 저장하거나, 실행 또는 다운로드를 위해 임시 저장하는 것일 수도 있다. 또한, 매체는 단일 또는 수 개의 하드웨어가 결합된 형태의 다 양한 기록수단 또는 저장수단일 수 있는데, 어떤 컴퓨터 시스템에 직접 접속되는 매체에 한정되지 않고, 네트워크 상에 분산 존재하는 것일 수도 있다. 매체의 예시로는, 하드 디스크, 플로피 디스크 및 자기 테이프와 같은 자기 매체, CD-ROM 및 DVD와 같은 광기록 매체, 플롭티컬 디스크(floptical disk)와 같은 자기-광 매체 (magneto-optical medium), 및 ROM, RAM, 플래시 메모리 등을 포함하여 프로그램 명령어가 저장되도록 구성된 것이 있을 수 있다. 또한, 다른 매체의 예시로, 어플리케이션을 유통하는 앱 스토어나 기타 다양한 소프트웨어 를 공급 내지 유통하는 사이트, 서버 등에서 관리하는 기록매체 내지 저장매체도 들 수 있다."}
{"patent_id": "10-2022-0102500", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 3, "content": "이상과 같이 실시예들이 비록 한정된 실시예와 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가 진 자라면 상기의 기재로부터 다양한 수정 및 변형이 가능하다. 예를 들어, 설명된 기술들이 설명된 방법과 다 른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태 로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다. 그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 특허청구범위의 범위에 속한 다."}
{"patent_id": "10-2022-0102500", "section": "도면", "subsection": "도면설명", "item": 1, "content": "도 1은, 일 실시예에 따른, 전자 장치의 블록도이다. 도 2는, 일 실시예에 따른, 전자 장치에 의해 구동되는 모델의 일 예를 도시한다. 도 3은, 일 실시예에 따른, 전자 장치에서 상이한 모델들의 구동을 위해 실행되는 어플리케이션들, 및/또는 프 로세스들의 일 예를 도시한다. 도 4는, 일 실시예에 따른, 전자 장치가 상이한 모델들에 공통으로 포함된 그래프로부터 획득된 출력 데이터를 공유하는 동작의 일 예를 도시한다. 도 5는, 일 실시예에 따른, 전자 장치가 상이한 모델들에 공통으로 포함된 그래프에 대한 최적화를 수행하는 동 작의 일 예를 도시한다.도 6은, 일 실시예에 따른, 전자 장치의 동작을 설명하기 위한 흐름도의 일 예를 도시한다. 도 7은, 일 실시예에 따른, 전자 장치의 동작을 설명하기 위한 흐름도의 일 예를 도시한다."}
