---
tags: 计算机组成原理 [obsidian] 
cards-deck: 考研::计算机组成原理
---

# RCA
![[Pasted image 20221009222850.png]]
#card-spaced 
^1665831991950


n 位行波进位加法器RCA的延迟时间$t_a=?$ #card
$t_a=n\cdot 2T+6T+3T$
![[Pasted image 20221021223903.png]]
^1666363162042



# 超前进位CLA
![[Pasted image 20221009223525.png]]
![[Pasted image 20221009223816.png]]
![[Pasted image 20221009223939.png]]

CLA并行加法器
生成信号 $G_i=?$ :: $G_i=A_i\cdot B_i$ ^1665831991965
传播信号 $P_i=?$ :: $P_i=A_i+B_i$ ^1665831991969
$C_{i+1}$与G,P之间的关系? :: $C_{i+1}=A_iB_i+(A_i+B_i)C_i=G_i+P_i\cdot C_i$ ^1665831991973

“与或非”门延迟时间为==1.5==T
^1666363162048
CLA并行加法器,$C_n$的延迟为=$1.5\times 4=6$=T


n位×n位不带符号的阵列乘法器总的乘法时间估算为$t_m=?$ #card 
$t_m=T_a+(n-1)\cdot T_s+(n-1)\cdot T_f+3T$
![[Pasted image 20221021224424.png]]
^1666363530177

全加器(FA)的进位传输延迟时间$T_f=$ ==$2T$==(假定用"与一或"逻辑来实现FA的进位链功能) 
^1666363530184
FA的求和输出$T_s$ 用2 个异或门实现,花费时间(==6==T)
^1666363530188
假设一个基本逻辑门延迟为T，4-bit超前进位加法器产生和的门延迟为:: 4T ^1667035739768
有“进位”时，不一定有“溢出”? ::正确 ^1667035739772
有“溢出”时，不一定有“进位”::正确 ^1667035739775


# 乘法器
![[Pasted image 20221009231908.png]]
![[Pasted image 20221009232329.png]]
![[Pasted image 20221009232546.png]]


## 乘法器的优化(booth算法)
![[Pasted image 20221009233311.png]]

# CAS
![[Pasted image 20221010224231.png]]

# 求补器电路图 #card
![[Pasted image 20221021224614.png]]
进行求补的方法就是从数的最右端$a_0$开始，由右向 左，直到找出第一个“1”，例如，$a_i=1$，0≤i≤n。这样，$a_i$ 以右的每一个输入位，包括$a_i$自己，都保持不变，而 $a_i$ 以左的每一个输入位都求反，即 1 变 0，0 变 1。
^1666364262925

二进制对2求补电路图的逻辑表达式? #card 
![[Pasted image 20221021224741.png]]
^1666364262934

# 74181
- 反相器花费的时间为==1==T
^1666364262937
- 与或非门延迟时间为==1.5==T
^1666364262941
- 第4片求和74181逻辑延迟时间为==3==T(与或非门+半加器)
^1666364262945


![[Pasted image 20221021225656.png]]
74181 延迟问题
#card-spaced 
^1666364262954

# 浮点向量加法流水线

浮点向量加法流水线的流水时空图 #card 
![[Pasted image 20221021225834.png]]
^1666364317590


![[Pasted image 20221021225925.png]]
浮点运算器的逻辑结构图 #card-spaced
^1666364398849


![[Pasted image 20221021225954.png]]
流水线式浮点加法/减法器 #card-spaced 
^1666364398853
