# 网站内容替换与维护清单（Checklist）

这份清单用于把“占位内容”逐步替换为可投递版本，并支持你后续增删项目、增删图片、调整表述、挑选博客文章。

使用方式：

- 每次准备更新前，把本清单复制一份到你的笔记里（或直接在本文件里打勾）
- 先完成 **P0（可投递）**，再做 **P1（增强）**，最后做 **P2（长期）**
- 所有对外公开内容请同时对照 `docs/PRIVACY_GUIDE.md`

---

## P0：可投递（优先完成）

### 0.1 个人信息与定位

- [ ] 一句话定位（岗位 + 方向 + 亮点）：例如“FPGA/数字 IC：做过 XX 系统/接口/加速，擅长时序/架构/验证”
- [ ] 联系方式：邮箱（建议专门求职邮箱）、GitHub/主页链接
- [ ] 可公开信息检查：不出现住址、学号、身份证号、公司内部信息
- [ ] 主页首屏 10 秒可理解：你是谁、你要投什么、最强项目是哪两个

### 0.2 重点项目（建议 2–3 个）

对每个“重点项目”补齐以下字段（不需要写长，但必须完整）：

- [ ] 项目一句话：解决什么问题（场景）
- [ ] 你的职责边界：你具体负责的模块/接口/验证/时序/集成
- [ ] 架构图 1 张：模块边界清晰、字体可读（必要时简化/重画）
- [ ] 难点 2–3 条：每条都写“问题 → 你的方案 → 为什么有效”
- [ ] 指标至少 2 个（可公开）：频率/吞吐/带宽/时延/资源/功耗/帧率/覆盖率/稳定性
- [ ] 验证方式：仿真/ILA/回归/对比实验（至少写到你实际做过的那一步）
- [ ] 产出：代码/文档/演示（如果不便公开源码，就写“可面试现场讲解/展示”）

项目指标建议用统一格式记录（可粘贴到项目页/简历）：

- 频率：（填写）MHz（目标：（填写）MHz）
- 吞吐：（填写）（单位）
- 资源：LUT（填写）/ FF（填写）/ BRAM（填写）/ DSP（填写）
- 时延：（填写）cycles /（填写）us
- 验证：（填写）（仿真/板级/回归）

### 0.3 其他项目（建议只保留 4–8 个精炼条目）

- [ ] 每个条目 1–2 句话：背景 + 你做的事 + 一个结果/指标/收获
- [ ] 避免“堆项目名”：没有贡献边界/结果的条目删掉或合并
- [ ] 统一动词开头：实现/设计/优化/验证/集成/约束/定位问题

### 0.4 技能（从“罗列”变“证据链”）

- [ ] Verilog/SystemVerilog：写过什么类型模块（流水线/接口/仲裁/缓存/CDC/复位）
- [ ] 时序与约束：你能做的具体事情（SDC/XDC、false path、multicycle、收敛方法）
- [ ] DDR/MIG/AXI：如果写了博客/做了项目，给出项目入口或博客入口
- [ ] 工程协作：Git 工作流、代码风格、review 习惯（哪怕是个人项目也要体现）

### 0.5 简历与下载

- [ ] 简历 PDF 内容与网站一致（项目名称/时间/指标/职责不冲突）
- [ ] 简历 PDF 隐私检查（电话可保留；住址不建议；邮箱用求职邮箱）
- [ ] 下载链接可用（桌面端/移动端都能打开）

---

## P1：增强（提升面试命中率）

### 1.1 项目讲述稿（面试可背诵）

为每个重点项目准备三套版本（写在你自己的笔记或 `docs/INTERVIEW_GUIDE.md` 的模板里）：

- [ ] 30 秒：一句话目标 + 你的关键贡献 + 一个硬指标
- [ ] 2 分钟：背景 → 架构 → 难点 → 指标 → 验证 → 结果
- [ ] 5–10 分钟：加上取舍、失败尝试、复盘、可扩展方向

### 1.2 “可信度组件”（让面试官放心）

- [ ] 每个重点项目至少 1 条“我如何验证它是真的”：波形/ILA 截图（脱敏）/回归记录/对照实验
- [ ] 每个重点项目至少 1 条“我如何排查 bug”：定位路径（现象→假设→实验→结论）
- [ ] 每个重点项目至少 1 条“我做过的取舍”：性能/资源/时延/复杂度之间怎么选

### 1.3 文案一致性与可读性

- [ ] 术语统一：频率/时钟/吞吐/带宽/延迟/时延（不要混用）
- [ ] 避免空话：把“熟练/精通”替换成“做过 X、解决过 Y、结果 Z”
- [ ] 每个项目页“先结论后细节”：开头就给 3 行摘要

---

## P2：长期维护（让你越写越省力）

### 2.1 素材与目录治理

- [ ] 图片/视频命名统一（同一项目同一前缀）
- [ ] 关键图都有图注（1 句话解释“这张图证明什么”）
- [ ] 大图压缩（保证加载速度；不影响可读性）
- [ ] 不要上传敏感素材：公司 logo、内部系统截图、未公开数据

### 2.2 变更记录（可选但强烈推荐）

- [ ] 每次改网站，记录：改了什么、为什么、下一步要补的指标/素材
- [ ] 每个项目维护一个“缺口清单”：还差哪些图、哪些指标、哪些验证证据

---

## 博客文章：选择与上线清单

你的博客很多都很有价值，但首页不宜堆太多。建议做两层：

- **精选（首页可见）**：6–10 篇，直接服务岗位面试
- **工具/笔记（次级入口）**：可放在更深入口或不放首页

### 建议优先作为“精选（首页可见）”的主题

- 总线/互联：AXI
- 存储与带宽：DDR/MIG
- 时序与约束：XDC/时序收敛
- 复位：工程级复位策略
- 高速接口：常见协议/接口体系
- 微架构：流水线设计方法
- 可维护性：Verilog/SV 代码风格

### 每篇博客公开前的“可投递标准”

- [ ] 开头 5 行：写清楚“问题是什么、适用场景、读完能获得什么”
- [ ] 至少 1 张图（结构/时序/流程）或 1 个可复现示例（RTL/脚本/约束）
- [ ] 至少 1 个“踩坑点/常见错误”小节
- [ ] 末尾有“结论/检查清单/参考资料”
- [ ] 隐私与合规：不包含公司内部信息、真实工程路径、未授权资料

### 你的现有博客：建议分层（可直接照此取舍）

#### 建议作为“精选”的候选（优先级高）

- [ ] AXI4-Full协议笔记.md
- [ ] DDR与MIG笔记.md
- [ ] FPGA时序约束.md
- [ ] 数字IC与FPGA的复位全面解析.md
- [ ] 常见高速接口和协议.md
- [ ] 流水线设计原理与实践.md（或：流水线的类型及RTL实现.md，二选一主推）
- [ ] Verilog与SystemVerilog代码风格.md
- [ ] Xilinx各系列时序与延迟.md（或：不同的分辨率的时序与带宽.md，二选一）

#### 适合作为“工具/环境/效率”入口（不必首页主推）

- [ ] Git常用命令.md
- [ ] Linux-shell常用命令.md
- [ ] Markdown笔记.md
- [ ] VSCode代码片段设置.md
- [ ] Hexo笔记.md

#### 适合做成“ZYNQ 专题合集”（面试问到再点开）

- [ ] ZYNQ-VIP使用笔记.md
- [ ] ZYNQ的PS端DDR带宽.md
- [ ] ZYNQ缓存更新.md

#### 不建议公开或不建议放首页（更像内部规划/过程文档）

- [ ] 博客计划.md
- [ ] Agent上下文说明.md
- [ ] 学术主页.md（除非你走研究/论文路线）

---

## 发布前自检（每次更新都做）

- [ ] 所有链接可点（项目页、下载、外链）
- [ ] 移动端检查：首屏不挤、弹窗可关闭、视频可播放
- [ ] 图片/视频未缺失（无 404）
- [ ] 强制刷新后内容更新（必要时带版本参数或清缓存）
- [ ] 对照隐私清单：没有敏感信息/内部数据

---

## 你下一步最省力的执行顺序（推荐）

1. [ ] 先把首页首屏与 2 个重点项目补齐（P0.1 + P0.2）
2. [ ] 再补第 3 个重点项目与技能证据链（P0.2 + P0.4）
3. [ ] 选定 8 篇“精选博客”，为每篇补 3 行摘要（博客可投递标准）
4. [ ] 再做统一措辞、图注、隐私清理（P1/P2）
