m255
K4
z2
13
!s112 1.1
!i10d 8192
!i10e 25
!i10f 100
cModel Technology
dC:/intelFPGA/18.1
vFA
Z0 !s110 1770911513
!i10b 1
!s100 3J9e9KG>KegfeOiK;I;PF3
I@k[>WoS6aZ5Llh^[lVnei0
Z1 VDg1SIo80bB@j0V0VzS_@n1
Z2 dC:/Users/lime1/Documents/CUCEI/Cuarto Semestre/Arquitectura/Actividad03
w1770911479
8C:/Users/lime1/Documents/CUCEI/Cuarto Semestre/Arquitectura/Actividad03/FA.v
FC:/Users/lime1/Documents/CUCEI/Cuarto Semestre/Arquitectura/Actividad03/FA.v
L0 1
Z3 OV;L;10.5b;63
r1
!s85 0
31
Z4 !s108 1770911513.000000
!s107 C:/Users/lime1/Documents/CUCEI/Cuarto Semestre/Arquitectura/Actividad03/FA.v|
!s90 -reportprogress|300|-work|work|-stats=none|C:/Users/lime1/Documents/CUCEI/Cuarto Semestre/Arquitectura/Actividad03/FA.v|
!i113 1
Z5 o-work work
Z6 tCvgOpt 0
n@f@a
vHA
R0
!i10b 1
!s100 jGY7:EHClne<22_R9B>ff1
IkGBdH9zD@VHSQg]54VX5_2
R1
R2
w1770910759
8C:/Users/lime1/Documents/CUCEI/Cuarto Semestre/Arquitectura/Actividad03/HA.v
FC:/Users/lime1/Documents/CUCEI/Cuarto Semestre/Arquitectura/Actividad03/HA.v
L0 1
R3
r1
!s85 0
31
R4
!s107 C:/Users/lime1/Documents/CUCEI/Cuarto Semestre/Arquitectura/Actividad03/HA.v|
!s90 -reportprogress|300|-work|work|-stats=none|C:/Users/lime1/Documents/CUCEI/Cuarto Semestre/Arquitectura/Actividad03/HA.v|
!i113 1
R5
R6
n@h@a
