  II
4.3 以奈米壓痕測試分析多層薄膜界面強度…………………………………...46 
4.3.1 PSiO2/SiNx 界面強度……………………………………………………46 
4.3.2 SiC/PSiO2 界面強度…………………………………………………….48 
4.3.3 多層薄膜壓痕測試破裂機制……………………………………………50 
4.4 以奈米刮痕測試分析多層薄膜界面強度……………………………………...51 
4.4.1 PSiO2/SiNx 與 SiC/PSiO2 界面強度……..……………………………51 
4.4.2 多層薄膜刮痕測試破裂機制…………….................................................55 
4.5 銅薄膜之奈米機械性質分析………………………………………………...56 
4.6 多層薄膜結構觀察與界面化學分析………………………………………...60 
4.6.1 多層薄膜微結構觀察……………………………………………………60 
4.6.2 銅薄膜表面化學分析…………………………………………………....62 
4.6.3 多層薄膜結構化學分析……………………………………………...….63 
4.7 多層薄膜結構界面強度……………………………………………………...69 
4.7.1 奈米壓痕分析界面強度…………………………………………………69 
4.7.2 以奈米刮痕薄膜附著力試驗分析界面強度……………………………74 
4.7.3 奈米壓痕試驗與奈米刮痕試驗分析界面強度之比較…………………74 
4.8 以濺鍍法沈積之 AZO 薄膜 ……………………………………………..77 
4.9 AZO 薄膜電性 ……………………………………………………………..81 
4.10 AZO 薄膜光性……………………………………………………………….81 
4.11 AZO 薄膜奈米機械性質…………………………………………………….85 
4.12 以奈米壓痕試驗分析 AZO 薄膜界面強度……………………………….87 
4.13 以奈米刮痕試驗分析 AZO 薄膜界面強度……………...............................87 
伍、結論………………………………………………………………………………92 
參考文獻……………………………………………………………………………..94 
計畫成果自評…………………………………………………………………..101 
附錄—期刊論文發表…………………………………………………………………..103 
  IV
圖 4.2 (左圖) 多孔性二氧化矽薄膜流變應力-壓入深度曲線。………………………38 
圖 4.3 (右圖) 多孔性二氧化矽薄膜之破壞能釋放速率-壓入深度曲線圖。………..38 
圖 4.4 (a) 未經電漿處理，(b) 經 NH3 電漿處理，(c) 經 N2O 電漿處理，(d) 經 O2 
電漿處理之多層薄膜之元素訊號-深度圖。………………...........................40 
圖 4.5 未經電漿之多層薄膜結構 (a) 表面，(b) SiNx，(c) PSiO2/SiNx 界面，及 (d) 
P S i O 2  經  E S C A  縱 深 分 析 所 得 到 之  S i 2 p  化 學 鍵 結 圖
譜。…………………………………………………………..………………….42 
圖 4.6 (a) 未經電漿處理(b) NH3 電漿處理，(c) N2O 電漿處理，及 (d)  O2 電漿
處理之多層薄膜結構經 ESCA 縱深分析所得到之 Si2p 化學鍵結圖譜。..43 
圖 4.1 (a)未經電漿處理、經 (b) NH3 、(c) N2O 與 (d) O2 電漿處理之 
Si/SiO2/SiC/PSiO2/SiNx 多層薄膜，經縱深分析所得到的 Si2p 鍵結型態及
含量分佈。…………………………….……………………………………45 
圖 4.8 (左圖) 多層薄膜結構在荷重 1 mN 壓痕測試之下所得的荷重-深度曲
線。……………………………………………………………………………47 
圖 4.9 (右圖) 無電漿處理之多層薄膜結構在荷重 10 mN 壓痕測試後，經 FIB 切割
所得之剖面影像圖。…………………………………………………………..47 
圖 4.10 無電漿處理、NH3、N2O、O2 電漿處理之多層薄膜結構在荷重 10 mN 壓
痕測試所得之多層薄膜 PSiO2/SiNx 界面強度。...………………………..47 
圖 4.11 多層薄膜結構在荷重 50 mN 壓痕測試之下所得的 (a) 荷重-深度曲線與 (b) 
流變應力-深度曲線。………………..………………………………………..48 
圖 4.12 多層薄膜結構在荷重 50 mN 壓痕測試之下的 (a) 壓痕形貌，與壓痕經 (b) 
FIB 切割之橫截面影像。……………………………………………………..49 
圖 4.13 無電漿處理、NH3、N2O、O2 電漿處理之多層薄膜結構在荷重 50 mN 壓痕
測試所得之多層薄膜 SiC/PSiO2 界面強度。…………………………….49 
圖 4.14 壓痕測試多層薄膜結構 (a) 表面鼓起與 (b) 界面剝離的型態。………...50 
圖 4.15 (a) 無電漿處理、(b) NH3、(c) N2O、(d) O2 電漿處理之多層薄膜結構在荷
重 50 mN 刮痕測試之下所得的深度-位移曲線。…………………………..52 
圖 4.16 多層薄膜結構刮痕測試初期 (a) 破壞情形，與 (b) PSiO2/SiNx 界面剝離的
剝離的影像。…………………………………………………………………..52 
圖 4.17 (a) 無電漿處理、(b) NH3、(c) N2O、(d) O2 電漿處理之多層薄膜結構刮痕
  VI
圖 4.33 界面 Cu/SiCN 不同電漿處理之奈米壓痕試驗附著強度計算。……………73 
圖 4.34 奈米刮痕試驗深度-載台位移曲線：(a) 無電漿處理，(b) 氫氣電漿處理，(c) 
氨氣電漿處理。……………………………………………………………….75 
圖 4.35 奈米刮痕試驗 SEM 形貌觀察 (a) Cu/SiCN 界面剝離處放大，(b) 刮痕 FIB
橫截面切割圖。……………………………………………………………….76 
圖 4.36 不同處理之奈米刮痕試驗之 Cu/SiCN 界面附著強度。…………………….76 
圖 4.37 (a) 基板溫度為室溫、不同濺鍍功率下與 (b) 濺鍍功率 100 W、不同基板溫
度下所沈積之 AZO 薄膜 X 光繞射圖。…………………………………….78 
圖 4.38 (a) 基板溫度為室溫，100 W 濺鍍功率、(b) 基板溫度為室溫，200 W 濺鍍
功率、與 (c) 基板溫度為 100 C ，100 W 濺鍍功率下所沈積之 AZO 薄膜 
SEM 表面形貌照片。(d) 薄膜橫截面微結構照片。……………………….80 
圖 4.39 (a) 基板溫度為室溫、不同濺鍍功率下與 (b) 濺鍍功率 100 W、不同基板溫
度下所沈積之 AZO 薄膜電阻率。…………………………………………..82 
圖 4.40 (a) 基板溫度為室溫、不同濺鍍功率下與 (b) 濺鍍功率 100 W、不同基板溫
度下所沈積之 AZO 薄膜光穿透率。………………………………………83 
圖 4.41 (a) 基板溫度為室溫下，不同濺鍍功率下與 (b) 濺鍍功率 100 W、不同基板
溫度下所沈積之 AZO 薄膜光能隙。………………………………………84 
圖 4.42 基板溫度 100 °C、濺鍍功率 100 W 下所沈積之 AZO 薄膜在奈米壓痕測試
時 (最大施加荷重為 1 mN) 所得之荷重-壓入深度曲線。…………………85 
圖 4.43 (a) 基板溫度為室溫、不同濺鍍功率下與 (b) 濺鍍功率 100 W、不同基板溫
度下所沈積之 AZO 薄膜硬度與楊氏係數。………………………………86 
圖 4.44 AZO 薄膜，在奈米壓痕測試時，不同荷重下壓痕鼓起形貌之 SEM 照片：(a) 
110 mN，(b) 120 mN，(c) 130 mN，(d) 140 mN。………………………………89 
圖 4.45 濺鍍功率 100 W、基板溫度為 200 C 下所沈積之 AZO 薄膜，在奈米壓痕
測試時，不同荷重下所得界面附著能量。…………………………………..89 
圖 4.46 AZO 薄膜在奈米刮痕測試之 (a) 荷重-距離及深度-距離曲線。(b) 初期與 
(c) 後期薄膜界面剝離破之 SEM 表面壞形貌照片。………………………90 
圖 4.47 (a) 基板溫度為室溫、不同濺鍍功率下與 (b) 濺鍍功率 100 W、不同基板溫
度下所沈積之 AZO 薄膜與基板間界面剝離所需之臨界應力及界面附著能
量。………………………………....................................................................91 
  1
壹、前言 
 
隨著半導體元件積集度的急遽增加，線寬尺寸不斷降低、線路密度持續增加，
電阻電容延遲效應亦愈發嚴重 [1, 2]，造成訊號傳遞速度降低等嚴重之負面影響，
影響元件的性能甚巨。此外，由於晶片表面無法提供足夠的面積來製作所需的金屬
連線，在製程設計上必須將連線架構垂直向上發展，形成多層金屬內連線結構；然
而高達十層以上之金屬內連線結構不僅降低了生產良率，對晶片功能和可靠度也極
為不利，亦造成製程發展上的一大問題。 
特別是多層金屬內連線結構中的薄膜其品質優良與否，將直接影響元件的可靠
度、性能與壽命。由於製程溫度和熱膨脹係數的不同，在反覆製程溫度下所造成的
熱應力，以及在最後封裝階段中打線的外力，經常都會造成這些具有細微圖案之多
層薄膜結構機械性的損壞 (例如薄膜破裂、產生孔洞、裂痕或與基板間之界面產生
剝離等)，因此若要評估整體結構之製程良率及使用可靠度，必須先對其薄膜機械性
質及界面附著強度加以詳盡分析。 
而除了半導體產業須對薄膜機械性質及界面附著強度深加重視外，其他應用薄
膜製程之產業，如平面顯示器等光電產業、微奈米機電產業，也都必須考慮薄膜機
械性質及界面附著強度對於製程良率及使用可靠度之影響。其中如透明導電氧化物
薄膜，其具有優良之光電特性，但鍍膜與塑膠基板間附著強度不足之問題，在在影
響著此薄膜結構之穩定性與產品實際商用化之可行性，不可加以輕忽。因此，薄膜
機械性質及界面強度之量測與受力破壞機制之分析，在薄膜領域上是一個相當重要
且必要之研究探討方向。 
在薄膜機械性質量測方面，由於薄膜尺寸奈米化，無法以傳統測試設備量測其
機械性質，必須仰賴奈米機械測試加以釐清。奈米壓痕儀和刮痕儀是廣泛運用在薄
膜機械性質分析的儀器 [3-7]，可以有效測量薄膜的硬度與彈性係數；但是單純由儀
器所得到的薄膜機械性質，並不足以解釋和判定內連線結構的穩定程度以及發生破
壞的行為，因此薄膜真實機械行為和變形機制的分析，便是相當重要的一個課題。
此外，除了薄膜本身的機械性質外，多層薄膜間的界面強度對於元件製程良率和使
用可靠度也會有重大的影響，亦需要加以釐清，而其分析亦須藉由奈米壓痕和刮痕
等奈米機械測試方式加以進行。 
  3
貳、文獻回顧 
 
2.1 積體電路技術發展現況 
近幾年積體電路快速發展，元件的線寬不斷地縮小，已從 0.18 微米到 0.13 微米、
降到現在的 90 奈米，甚至有業界已積極在研發 65 與 35 奈米的製程。藉著金屬導線
層數增加及導線距離縮小，以提高元件效能的同時，電子訊號在金屬連線間的傳送，
受到電阻電容延遲效應 (RC Delay) 的影響愈來愈劇烈，其中影響最大的是訊號傳
輸速度的銳減，尤其當導線線寬邁入 65 奈米尺寸以後，這問題將更加嚴重，迫切需
要應對解決 [1, 2]。因此，必須使用低電阻率的金屬導線材料以及低介電常數的材
料，降低電阻電容延遲效應以滿足深次微米的應用 [8]。 
在導線方面，金屬連線之選擇以電阻率較低的材料作為考量。傳統的內連線以
鋁合金為主，摻雜少量的銅以及矽元素分別可用來避免電遷移 (Electromigration) 或
是尖峰 (Spiking) 現象的發生，不過添加外來元素的結果，將造成導線電阻的增加。
此外，隨著元件愈做愈小的趨勢下，以鋁合金為導線仍舊受制於電遷移現象嚴重，
無法滿足於在深次微米中的應用，所以以較低電阻率且較佳抗電遷移能力的銅，已
逐漸取代鋁成為新世代金屬內連線材料的最佳選擇 [9-13]。 
而在降低電容方面，則有賴低介電常數材料 (Low-k，介電常數 < 3.0) 的開發
使用，來取代傳統的 SiO2 絕緣層 (介電常數 > 3.9)，做為金屬間介電薄膜 [14-16]；
隨著銅製程的發展，低介電常數薄膜的需求日趨強烈，而為了提升元件的性能，有
許多研究更著重在多孔性低介電常數材料的開發，以得到更低之介電常數值。
Cu/Low-k 內連線結構之 RC Delay 時間，較 Al/SiO2 結構來得低，尤其在很細小的線
寬時 (< 0.13 µm)，更只有 Al/SiO2 內連線結構的 40%以下，性能有相當顯著之提升 
[2]。低介電常數材料主要可分為有機以及無機兩大類，重要的材料有氧化矽 
(SiOx)、矽酸鹽 (Siloxane) 及高分子 (Polymer) 等系統 [17-19]。低介電常數中的孔
洞比例增加，能夠有效地降低介電常數值，故多孔性薄膜是目前各研究單位的重點
研發對象，其特點是藉於薄膜內部產生大量且均勻的孔洞來降低薄膜的介電常數；
但是孔洞比例的增加，弱化了介電材料本身結構的穩定性，其機械強度將是其應用
上的一大考量因素。 
早期的 IC 製程不以銅金屬作為金屬連線是因為銅本身的擴散係數很高，容易擴
  5
2.2 多層銅內連線製程良率及可靠度 
銅內連線配合多孔性低介電常數材料，廣泛地被發展與應用在多層金屬內連線
結構上，有效地降低了 RC Delay 的問題，同時也可以較少、較薄的導線金屬層達到
與鋁製程相同的性能，進而提高元件積集度 [1]。然而，要將銅製程實際應用在晶
圓廠的生產線上並不是一件簡單的事，必須克服許多鋁製程所不曾碰到的技術挑
戰；例如銅在矽中的擴散速度很快，容易造成漏電流，導致元件故障以及良率降低；
而銅又容易受到空氣及水分的影響，凡是外露的銅都必須加上保護層以免與外界環
境產生反應。而且銅導線及多孔性低介電常數薄膜這些新材料，其性質並不一定符
合下一世代半導體結構之要求；其中像是低介電常數薄膜在製程熱循環過程中的熱
穩定性不佳及釋氣現象 (Outgassing)，或是熱循環應力、化學機械研磨 (CMP)、或
封裝打線時所造成的導線變形、薄膜破裂、界面剝離等機械式損壞，加上後續使用
時的電遷移及應力遷移等問題，嚴重影響多層金屬內連線結構的製程良率、穩定性
及可靠度，造成其在 90 奈米以下之應用受到一些限制 [22-34]。 
以化學機械研磨為例，如圖 2-2 所示，在大顆研磨粒子外力的作用下，薄膜會
形成刮傷或破裂，而在更大的應力下，甚至會造成多層金屬內連線結構的變形及破
壞，致使導線短路或斷路；而在外力作用下，薄膜界面亦可能發生剝離，而造成較
大的漏電流，這些均會造成元件之製程良率及可靠度降低。尤其是當多層金屬連線
結構的層數愈來愈多，界面所佔的的比例愈來愈增加時，包括銅導線的電遷移現象、
元件的漏電流、崩潰電壓強度、界面剝離等問題，均發現與薄膜間界面之附著性有
很強烈之關連性；薄膜界面附著性與剝離破壞之問題，一直深受半導體製造業所重
視 [22, 35]。而隨著薄膜製程的應用範圍擴展，如光電產業及微奈米機電產業等，
也逐漸面臨薄膜結構破壞、機械性質不良、界面剝離等難題；因此，這些造成多層
金屬內連線結構穩定性及可靠度降低的因素，實須深入探究。 
  7
2.2.1 薄膜結構與機械特性 
在銅的熱穩定性方面，由於一般以電化學法所沈積之銅膜具有極高之純度，因
此在退火時極易發生晶粒成長的現象，晶粒間彼此擠壓造成結構變形；加上熱應力
的作用產生應力遷移，最後造成拴塞拔起 (Via Pulling)、連線鼓起 (Hump)、甚至是
斷線的問題。目前在熱退火製程時，應力遷移所造成的銅導線斷線，已經成為半導
體銅製程中極為棘手的一個問題，對於元件可靠度有很大的傷害，有待釐清其機械
性質及變形行為，來加以克服改善。 
一般而言，銅內連線的機械強度較足以支撐製程中所產生之熱應力，所以在薄
膜機械性質的要求及改良上，多集中在強度較低的低介電常數薄膜；而低介電常數
薄膜的機械性質則與其所含的 sp3、sp2 數量有關，其剛性會隨著 sp3 網狀結構數量
的增加而升高。如果薄膜是在較高的製程溫度下所沈積，將含有高度交連、較剛硬
的 sp3 網狀結構，不易扭曲變形，但也因此，薄膜通常會處於含有較高殘留應力的
狀態，如圖 2-3 所示多孔性 MSQ/SiOCH 系低介電常數薄膜在熱循環後硬度及殘留
內應力上升的情形 [27]；對於本身強度較高但界面強度較差的薄膜堆疊結構，此高
殘留應力雖不致使薄膜破裂，但卻容易造成薄膜界面剝離的情形，而降低製程的良
率。如果薄膜具有較開放的多孔性結構，亦即具有較多的 sp2 鍵結，可使薄膜較能
隨應力調式，但是其硬度值則會隨之降低，結構易在受化學機械研磨等外力時直接
破壞，同樣對製程良率不利 [31, 32]。 
 
 
 
 
 
 
 
 
 
 
 
圖 2.3 多孔性 MSQ/SiOCH 低介電常數材料在熱循環下 (a) 硬度及 (b) 殘留應力的
變化 [27]。 
(a) (b)
  9
發生的破壞模式。當薄膜強度低於界面強度、且薄膜結構受到大於薄膜強度的外力
時，便會發生薄膜破裂或結構變形等破壞，造成金屬內連線短路或斷路；而當界面
強度較低於薄膜強度時，此薄膜結構則以剝起的形式破壞，導致形成較大的漏電流，
兩者均會造成微電子元件製程良率及使用可靠度的降低 [35]。 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
圖 2.4 (a) 電遷移現象造成金屬內連線之破壞；(b) 應力遷移現象在連線頂端所形成
缺乏型之孔洞 [22]。 
(b) 
(a) 
  11
結合所施加的最大荷重 (Pmax)，即可得到硬度值，如式子 (2-3)。 
A
PH max=                                            (2-3) 
此外，Pharr、Oliver 以及 Brotzen 等人證實了只要是軸對稱的壓頭，所測得之
材料接觸剛性(S)皆正比於材料的彈性常數，其可以接觸面積 Ac來表示，式子 (2-4)，
其中 p 為常數。 
p
A
E
dh
dPS c*2==                                    (2-4) 
由以上的理論基礎，考慮奈米壓痕儀以一錐形壓頭施加荷重壓入材料，並且超
過足以使材料塑性變形的荷重時，此時在材料中產生彈性以及塑性變形，再將所施
加的荷重逐漸地卸載 (Unloading)，完成一次試驗迴路 (Loop)。彈性常數的計算是
以荷重卸載為根據，在卸載初期，材料會先將彈性變形的部份隨著荷重卸載逐漸地
釋放，此時在荷重施加-壓入深度曲線中，會有一部分的線性彈性回復 (等量將壓頭
頂起) 如圖 2-5 (a) 中 A 的部分，之後會以非線性的方式 (非等量，壓頭尖端處受應
力大，變形回復的量較多；接近原表面，變形回復的量較少) 將壓頭頂起，如圖 2-5 
(a) 中 B。而荷重卸載曲線可以由式子 (2-5) 來表示： 
m
fhhP )( −=α                                       (2-5) 
式子中 h 為相對於荷重 P 的深度、hf為壓頭離開材料後留下的深度，α 與 m 為材料
常數。若將式子 (2-6) 微分後，可以得到接觸剛性式子 (2-6)： 
1
max )(
max
−
=
−=⎟⎠
⎞⎜⎝
⎛= mf
hh
hhm
dh
dPS α                         (2-6) 
因此在奈米壓痕儀評估材料接觸剛性 S (Stiffness) 方面，會以最大荷重卸載開
始為起點，取荷重卸載初期的某個比例 (通常為 25~50 %) 作線性斜率得到此材料的
接觸剛性。在接觸深度 hc須小於最大壓入深度 hmax 的假設下，以接觸剛性 S 為基礎，
可以由式子 (2-7) 計算得到接觸深度 hc ，如圖 2-5 (b) 所示 [3]： 
S
Phhc maxmax ε−=                                     (2-7) 
其中 ε 為壓頭形狀常數，各類壓頭其形狀常數列於表 2-1。搭配已知壓頭幾何關係，
得到投影接觸面積 Ap，其與所施加的最大荷重結合後，如式子 (2-3)，可得到硬度
值；進而再以式子 (2-4) 計算後，可得到壓痕彈性常數值 E*。此彈性常數為結合壓
  13
 
表 2-1 常見奈米壓痕儀所使用之壓頭以及其幾何關係 [36]。 
 
 
 
2.3.2  奈米壓痕試驗之現象 
(1) 基材效應 (Substrate Effect) [37] 
當奈米壓痕儀之壓頭對材料施以荷重，材料會有反作用力的產生，這些反作用
力來自於壓頭下方的薄膜與基材的系統，壓入深度若大於薄膜厚度的某個比例，所
產生的應力場將會延伸到基材，所以為了要控制所得到的數值大部分都來自於薄膜
在做奈米壓痕試驗時，壓入的深度通常會設定為薄膜厚度的1/10。 
 
(2) 表面粗糙度 (Surface Roughness) [37] 
表面粗糙度是評估奈米壓痕數據可靠度時很重要的參考因素。一般是以壓入深
度為表面粗糙度 Ra的 20 倍來避免來自粗糙度的影響。奈米壓痕尖端多為半徑數十
個奈米不等，當要對很薄的薄膜做試驗時，粗糙度將會影響整個曲線的趨勢，例如
壓在薄膜凸起或凹下處，所得到的曲線差別將會很大，計算所得到之機械性質將會
有很大的數據發散，性質將變得難以評估。 
 
Indenter 
type 
Projected area Semiangle θ 
(deg) 
Effective cone 
angle α (deg) 
Intercept 
factor 
ε 
Geometry 
correction 
factor β 
Sphere cp RhA π2=  N/A N/A 0.75 1 
Berkovich θ22 tan33 cp hA =  65.3˚ 70.3˚ 0.75 1.034 
Vickers θ22 tan4 cp hA =  68˚ 70.32˚ 0.75 1.012 
Knoop 21
2 tantan2 θθcp hA = θ1 = 86.25˚ 
θ2 = 65˚ 
77.64˚ 0.75 1.012 
Cube 
Corner 
θ22 tan33 cp hA =  35.26˚ 42.28˚ 0.75 1.034 
Cone απ 22 tancp hA =  α Α 0.72 1 
  15
 
 
 
 
 
 
 
 
 
 
 
 
 
 
圖 2.6 荷重施加-壓入深度圖中 Burst 的發生 [41]。 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
圖 2.7 剪變帶與荷重施加速率的關係 [45]。 
  17
 
 
圖 2.8 銅薄膜經奈米壓痕做不同荷重持載時深度隨時間的變化 [49]。 
 
 
 
2.3.3 奈米壓痕測試之其他應用 
奈米壓痕測試除了可量測薄膜之硬度、彈性係數，亦可將數值經過轉換得到薄
膜之真實應力-應變行為及斷裂韌性。對於材料在壓痕測試下的變形和破壞行為，
如：降伏、破斷等，均可以經由真實應力-應變曲線以及應變能釋放速率的曲線獲得
相關訊息，以提供較為有效的機械性質估量 [7, 51-53]。 
薄膜的斷裂韌性量測，是藉壓痕測試施加應力造成材料內生成裂縫並擴展，以
裂縫擴展的長度判定其韌性。不同薄膜對於阻擋裂縫擴展以及使裂縫尖端斷鈍化的
能力不同，斷裂韌性高之薄膜，使裂縫尖端鈍化能力的較佳，可以阻止裂隙前進，
依此原理，可計算薄膜之斷裂韌性。一般而言，脆性材料的斷裂韌性可照下列公式
計算得到： 
1/ 2
max
2 /3c
PEK
H c
α ⎡ ⎤⎡ ⎤= ⎢ ⎥⎢ ⎥⎣ ⎦ ⎣ ⎦                                 (2-16) 
其中 α 為幾何因子，c 為裂縫長度。因此，奈米壓痕測試可用來評估在製程中，外
力造成薄膜破裂時的擴展範圍，當作製程良率的一個評估標準 [53]。 
  19
不經過處理，表面會以極快的速度形成氣體吸附層，也可能有油污分子層。由於此
吸附層很快的佔據基材表面的化學鍵以達到飽和，所以薄膜沉積後僅能形成極少量
的化學鍵結，因此附著力會變得不佳。 
影響薄膜附著力的因素還有很多，例如材料性質、試片溫度、沉積方式、沉積
速度等，凡是影響薄膜原子與基材原子相互擴散合形成界面鍵結的因素都是影響薄
膜附著能力的因素。 
 
2.4.3 界面附著強度與測試技術 
由能量的觀點，界面強度是使單位面積之薄膜與基材剝離所需的能量，或是使
裂縫擴展所需之降伏應力或斷裂韌性，通常以應變能釋放速率  (Strain Energy 
Release Rate, G ) 或稱裂縫擴展驅動力 (Crack Driving Force) 來表示 [55]。 
從熱力學的觀點來看，界面強度是指使薄膜和基材 (鍵結材料) 之間產生一自
由表面所需要作用的功。利用簡單之接觸角模型以力平衡之觀點來分析，如圖 2.9 
所示，可以發現理論上要形成一自由表面所需做的功為 [55]： 
( )1 cosA f s fs fW γ γ γ γ θ= + − = +                        (2-17) 
實際上，對薄膜做功促使薄膜與基材剝離，此時薄膜和基材或多或少會有塑性變形
發生；當薄膜與基材分離時，會有摩擦作用，這些行為皆會消耗提供的能量，所以
一般所測得之界面剝離所需之能量數值會較理論界面能來得高。因此真實界面剝離
所需的能量除須考慮理論界面強度外，還須考慮剝離過程中薄膜和基材塑性變形所
需之能量 Uf 和 Us，以及摩擦作用損耗能量 Ufric，如式 (2-18) 所列 [55]： 
,A P A f s fricW W U U U= + + +                             (2-18) 
當外加之應變能釋放速率 G 大過於裂隙前進之阻抗 R 時，界面將會發生剝離。 
 
 
 
 
 
 
 
圖 2.9 接觸角量測示意圖 [55]。 
  21
(1) 氣體鼓漲測試法 (Bulge and Blister Teat)  
圖 2.11 為氣體鼓漲測試法的示意圖 [56, 57]，首先在基板鍍上待測試的薄
膜，然後利用蝕刻將基板底部蝕刻出一凹槽，留下待測薄膜，之後通入氣體，藉由
氣體通入的壓力作用，使薄膜充氣而鼓起，經由通入之氣體壓力與所造成薄膜鼓起
程度，可以估算薄膜和基材之間的界面強度，界面強度計算如下式 (2-19) [55]： 
4 5
4 4
VkG P φδ π φ
⎛ ⎞+= ⎜ ⎟+⎝ ⎠                                   (2-19) 
其中 G 為應變能釋放速率，P 為氣體壓力，δ 為薄膜彎曲量，kv 為與基板底部蝕
凹槽幾何形狀有關的係數，φ  為與施加應力及薄膜彎曲量有關的變數。此測試法上
的優點在於薄膜與基材之間所施加的作用力是可控制的均勻單軸向應力，可避免作
用力不均；不過若結構中有延性膜可能會在測試過程，先行發生塑性變形釋放應力，
而造成膜層剝離不易發生，使界面強度測量難度增加；此外，測試造成之裂縫往往
不是垂直於鼓漲點的圓周而是呈輻射狀擴展，使得所得之測試結果不利於分析，此
外此法之試片製作難度較高 [55-57]。 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
圖 2.11 氣體鼓漲法 [57]。 
  23
依此原理的測試方法，還有兩種常見的型式，一是壓痕測試誘發剝離法
(Nanoindentation Induced Delamination Method)，另外則是電話線剝離法 
(Telephone Cord Delamination Method) [62]。前者主要是利用壓痕測試提供外加應
力，以增加薄膜系統的總應變能，誘發膜層剝離，此法的好處是可以確保膜層發生
剝離，有利於評估界面強度；後者則是藉由控制膜厚來提高殘留應力，而直接利用
本身殘留應力造成剝離，由於剝離型態多成電話線捲曲，故稱為電話線剝離法 [62]。 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
圖 2.13 超疊層測試法之試片製備及界面剝離示意圖 [55]。 
  25
(5) 奈米壓痕測試 (Nanoindentation) 
奈米壓痕測試除了可以有測材料機械性質外，同時可用來量測薄膜界面強度 
[55]。目前常見的壓痕測試法有微楔型壓痕測試法 (Microwedge Indentation Test)、橫
截面壓痕測試法 (Cross-sectional Indentation Test) 及超疊層壓痕測試法 (Superlayer 
Indentation Test) 等幾種方式 [55, 63-72]。 
微楔型壓痕測試法即為一般的壓痕測試，無須對試片進行任何預處理，唯一的
限制是測試必須確實發生膜層剝離，才有辦法評估膜層間的界面強度。其原理是藉
由所施加之應力造成薄膜變形，使得薄膜與基材的應變量不匹配程度夠大，造成在
界面作用的剪應力高於界面強度，促使剝離的發生、薄膜翹曲鼓起 (Blster)，其測試
機制如圖 2.15 及圖 2.16 所示 [55, 63-72]。利用薄膜於壓頭兩側或壓頭下翹曲鼓起
時的應力大小 σrx，經下列公式 (2-22) 計算，便可求出薄膜之界面強度。 
( )
( ) ( )
2
2 2
2
2 1 1
1 / 1
f rx
f f
t
G
E a b
ν σ
ν ν
⎡ ⎤− ⎢ ⎥= ⎢ ⎥+ + −⎣ ⎦               (2-22) 
其中 G 為應變能釋放速率，t 為薄膜膜厚，E 為薄膜彈性係數，ν 為蒲松比，a 為
界面剝離半徑，b 為壓頭與薄膜接觸的半徑。若是微楔型壓痕測試之剪應力不足以
造成界面剝離，則此分析方法便不可行，而超疊層壓痕測試法便是為了彌補微楔型
壓痕測試時所儲存之應變能不足，無法發生膜層剝離而發展出來的改良方法。先在
待測之薄膜上鍍上一層高殘留拉應力之薄膜 (Overlayer)，增加系統總應變能，經壓
痕測試使將可使原先不易剝離之薄膜發生界面剝離、翹曲鼓起，進而可求出薄膜之
界面強度，如圖 2.17 所示 [4, 60]。 
橫截面壓痕測試法則是在試片橫截面接近薄膜之基材處進行壓痕測試，如圖 
2.18 所示 [66]，壓頭施力使得基材產生塑性變形，進而直接推開薄膜，藉此再依下
列公式即可計算薄膜之界面強度 [55]： 
( ) ( ) ( )
3 2
40
2 1 212
EtG F F
a b
µ λ λ= − +−                       (2-23) 
b
a=λ
                                             (2-24) 
( ) ( ) ( )[ ]2
2
212ln1
ln
1
1ln2
λλλ
λλ
λλ
λ −++
−
++
=F
                        (2-25) 
  27
 
 
 
 
 
 
 
 
 
 
 
 
 
圖 2.16 微楔型壓痕測試法量測薄膜界面強度及界面剝離機制示意圖 [68, 69]。 
 
 
 
 
 
 
 
 
圖 2.17 超疊層壓痕測試法量測薄膜界面強度及界面剝離圖 [4, 60]。 
 
 
 
 
 
 
 
 
 
圖 2.18 橫截面壓痕測試法量測薄膜界面強度及界面剝離示意圖 [66]。 
  29
高，但由於現今薄膜厚度多在數百甚至是數十奈米以下，微米刮痕測試所下壓之深
度將過大，而失去其測試之準確性，因此本研究將改採用 Berkovich 類型之奈米鑽
石壓頭，以極微小的力量進行奈米刮痕測試。 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
圖 2.19 刮痕測試造成之破壞模型示意圖 [71]。 
  31
2-5 研究目的 
隨著半導體元件積集度的急遽增加，多層金屬內連線結構不斷的縮小，雖然以
銅內連線配合多孔性低介電常數材料，有效地降低了 RC 延遲的問題 [1]，但是這些
新材料，其性質並不一定符合下一世代半導體結構之要求；其中像是熱循環應力、
化學機械研磨 (CMP)、或封裝打線等外力作用下，所造成的導線變形、薄膜破裂、
界面剝離等機械式損壞，更是嚴重影響元件製程良率、穩定性及可靠度 [22-34, 82]。
尤其是當多層金屬連線結構的層數愈來愈多、線寬愈來愈窄時，界面所佔的的比例
也相對地增加，加上雙鑲嵌結構之界面系統非常複雜，而包括銅導線的電遷移現象、
元件的漏電流、崩潰電壓強度等問題，均被發現與薄膜界面之附著性有很強烈之關
連性 [22]；多層銅內連線結構的安定性與可靠度，可說是與薄膜的界面強度息息相
關，因此，薄膜界面強度之量測與界面受力破壞機制之分析，便為一個相當重要且
必要之研究探討方向。而除了半導體產業須對薄膜界面附著強度深加重視外，其他
應用薄膜製程之產業，如可撓性塑膠基板平面顯示器，也都必須考慮界面強度之影
響；薄膜界面強度是決定元件製程良率、穩定性及使用可靠度非常重要的一項因素，
對產品實際商用化可行性之影響重大，薄膜界面剝離破壞等問題，深受半導體產業
及薄膜製造業所重視，實是有迫切需要加以進行。 
目前有許多量測工具被用來進行薄膜界面強度之分析，包括膠帶剝開法、拉力
測試法、氣體鼓漲測試法、超疊層測試法及改良式邊緣拉開測試法、四點彎曲測試
法或三明治測試法、奈米壓痕測試法、以及微奈米刮痕測試法 [7, 56-81]。其中早期
傳統的膠帶剝開法或拉力測試法，方法雖簡易卻易失敗，且所得之數值量化不精確。
氣體鼓漲測試法無法量測延性薄膜之界面強度，且所得之結果不易分析 [56-58]；超
疊層測試法整體測量過程耗時費力，是一項很大的問題 [56,59-62]；而改良式邊緣
拉開測試法的缺點則是試片邊緣狀況不同，以及以肉眼判斷界面剝離產生錯誤，大
量的誤差造成測試結果不準確 [59-61]。四點彎曲測試法具有相當高的可靠度，所量
測到之數值容易判斷，對於薄膜間界面強度之量測以及界面剝離機制分析，有相當
大之助益；不過由於微型四點彎曲測試法，試片準備步驟過於困難及繁瑣；且微型
四點彎曲測試法較適合用於厚度在 100 奈米以上之薄膜界面強度分析，對於雙鑲嵌
結構複雜之界面系統及日益縮小之奈米結構分析漸趨困難 [56, 63-66]。 
奈米壓痕及微奈米刮痕測試除了可作為薄膜本身之機械性質量測外，還可以應
  33
參、研究方法 
 
本三年期計畫針對多層金屬內連線結構中複雜的多層薄膜界面系統以及透明導
電薄膜結構，以奈米壓痕及奈米刮痕測試進行機械性質及界面強度分析。第一年針
對脆性低介電常數層間介電薄膜之機械性質以及其與下層 SiC 蝕刻阻障層及上層
SiN 覆蓋層薄膜間之界面強度進行分析；第二年針對金屬電化學鍍銅膜之機械性質
以及其與上層 SiCN 覆蓋層薄膜間之界面強度進行分析；第三年則將此量測分析方
法應用到平面顯示器之薄膜結構，分析 ZnO 透明導電膜間之機械性質以及其與玻璃
基板之界面強度。同時改變製程參數，分析製程參數對薄膜內部成分結構及界面鍵
結結構之改變，並研究薄膜結構之改變對於界面附著強度之影響。 
 
3-1 多層薄膜結構製備 
(1) 第一年度 
在低介電常數薄膜相關之薄膜界面系統方面，首先利用熱氧化法在矽晶片上成
長 500 nm 厚之 SiO2 氧化層，之後分別於其上以電漿輔助化學氣相沈積法 (PECVD) 
鍍上一層 50 nm 之 SiC 蝕刻阻障層薄膜，得到 Si/SiO2/SiC 晶片基板。而後在此
Si/SiO2/SiC 晶片基板上，均勻匹覆上一層多孔性矽氧化物低介電常數薄膜 (PSiO2) 
[27]，得到 Si/SiO2/SiC/ILD 界面結構，作為 SiC/PSiO2 界面強度分析之用。層間介電
薄膜是以旋轉塗佈的方式將矽氧化物溶液均勻塗佈於基板上，經自然時效 16 小時，
在薄膜內部形成奈米尺寸之孔洞，升溫至 450°C 進行熟烤 30 分鐘，使薄膜內部分子
形成交鏈結構，以得到多孔性矽氧化物低介電常數薄膜。並於薄膜表面分別進行 
NH3、N2O、O2 三種電漿處理，最後再利用化學氣相沉積法鍍上氮化矽 (SiNx) 薄
膜，厚度分別為鍍上 30 nm 和 200 nm 兩種膜厚，得到 Si/ SiO2/SiC/PSiO2/SiNx 多
層薄膜結構 (Oxide：熱氧化二氧化矽，PSiO2：多孔性二氧化矽)，研究不同製程參
數下所得到之不同薄膜成分結構及界面鍵結型態對界面強度之影響。 
(2) 第二年度 
在金屬內連線相關之薄膜界面系統方面，本研究利用電化學鍍銅法 (電鍍) 於
Si/SiO2/TaN 晶片基板上沉積銅膜 [83, 84]，將電鍍銅以化學機械研磨 (CMP) 輕磨
後 (Buffing)，分別對銅薄膜表面施以氫氣電漿處理及氨氣電漿處理，並且以 PECVD
  35
壓時所施加之應力將造成薄膜變形，而在界面引發剪應力，進而造成薄膜界面剝離；
利用薄膜於壓頭兩側或壓頭下方翹曲鼓起時的應力大小σrx，經下列公式計算，便可
求出薄膜界面之破壞強度 (應變能釋放速率) G [34, 55, 83]。 
( )
( ) ( )
2
2
22
1/1
112
⎥⎥⎦
⎤
⎢⎢⎣
⎡
−++
−=
fff
rxf
xaE
h
G νν
σν
 
其中 Ef 為薄膜楊氏係數、h 為壓入深度。測試後將以掃描式電子顯微鏡 (SEM) 觀
察界面在測試時產生之變形破壞行為，並進行相關測試結果之探討，分析測試時界
面變形之機制，以分析界面真實之機械性質。 
 
3-4、奈米刮痕測試法分析薄膜界面強度 [7, 72-80, 83] 
微米刮痕測試可以輕易分析厚度在微米左右之薄膜界面強度，數值準確度相當
高，但由於現今薄膜厚度多在數百甚至是數十奈米以下，微米刮痕測試所下壓之深
度將過大，而失去其測試之準確性，因此本研究係以奈米刮痕測試進行界面強度之
分析。由於奈米刮痕測試壓入之深度較淺、影響區較小，因此測試之可靠度較不受
待測薄膜下方其他薄膜變形區之影響。奈米刮痕測試是利用鑽石壓頭壓入待測薄膜
表面一定深度 (~ 20-500 nm) 並前進，利用測試時所施予薄膜之壓應力及張應力，
造成薄膜界面剝離，經由施加荷重、壓入深度、摩擦力與刮痕長度之關係，經下列
公式計算而得到薄膜界面之破壞強度 Gc (應變能釋放速率) [72-78]： 
c
c 2
c
2 (4 )3 (1 2 )
8
P
d
ν πµσ νπ
⎛ ⎞ +⎡ ⎤= − −⎜ ⎟ ⎢ ⎥⎣ ⎦⎝ ⎠
            
2
c
c 2
tG
E
σ=  
其中 Pc是薄膜或界面破壞之臨界荷重、dc是薄膜或界面破壞之臨界刮痕寬度、σc是
薄膜或界面破壞之臨界應力，ν 與 µ 則分別代表材料之 Poisson Ratio 及測試時的
摩擦力。同時將利用測試時所記錄之荷重、壓入深度、摩擦係數等變化，計算薄膜
磨耗速率。奈米刮痕測試之刮痕總長度設定為 1500 µm，在 50 µm/sec 的速度下以
Berkovich 鑽石壓頭鈍面前進，於 30 秒內將施加荷重由零增加至數十微牛頓的力量；
而由施加荷重、壓入深度、摩擦力與刮痕長度之關係，經公式計算可得到薄膜界面
之破壞強度。測試後以 SEM 觀察薄膜及界面在測試時產生之變形破壞行為以及界面
剝離情形，並分析多層薄膜結構對其界面強度及破壞行為之影響，釐清界面之微結
構、成分、鍵結型態、化學結構等物理和化學作用對界面強度影響之機制。 
  37
於計算預期之硬度值 5.7 GPa。 
由奈米壓痕測試所獲得的荷重-深度曲線經由下式 4.3 簡單的轉換，利用施加荷
重除以 Berkovich 壓頭接觸面積，可以獲得材料的流變應力曲線 [89]  
A
P=σ
                                              (4.3) 
由流變應力-深度曲線，如圖 4.2 所示，可以了解薄膜在外力施加作用下的變形行
為。在外力初始作用下，薄膜首先發生彈性變形，而後在壓痕測試深度約達 20 nm 深
時薄膜發生降伏。此時壓頭尖端所累積的應力強度已達到薄膜所能承受的臨界強度 
(即降伏點)，裂縫開始由孔洞位置孕核、成長，並且沿著孔洞接連不斷的擴展，而
使得所累積的應力釋放，薄膜發生永久性的塑性變形；隨著應力的釋放，流變應力
會逐漸下降至接近多孔性二氧化矽薄膜的硬度值。由降伏強度可知道薄膜發生永久
性塑性變形所必須施加之應力強度，這對於薄膜可靠度的考量有很大的效益，提供
了材料發生破壞的時機點。 
除了降伏強度之外，破壞韌性是也另一個重要的薄膜機械性質，代表材料對於
裂縫快速生成、擴展、最終破壞的抵抗能力；通常以臨界應力強度因子 K 或是應
變能釋放速率 G 來表示破壞韌性。薄膜的應變能釋放速率，可由壓痕測試數值轉
換而來的流變應力再經式 4.4 加以計算求得，所得之破壞能釋放速率-深度曲線如圖 
4.3 所示 [7, 52, 87-88]。 
2
2
tG
E
σ=
                                            (4.4) 
其中 E 是多孔性二氧化矽薄膜的彈性係數，t 為薄膜膜厚，σ 為應力。在壓痕測試
初期壓入深度淺，應變能釋放速率以指數型式增加，當壓入深度達約 20 nm 發生降
伏時，應變能釋放速率的上升開始停滯，代表第一道裂縫生成，即所定義之破壞韌
性。圖 4.3 代表多孔性二氧化矽薄膜的破壞韌性，其破壞能釋放速率約 3.4 J/m2。 
流變應力與破壞韌性的分析可以將薄膜機械性質明確地數值化，有效地觀測薄
膜在外力作用下缺陷發生的時機點，有利於薄膜在實際應用上機械特性的評估。在
多層內連線製程中，化學機械研磨、熱循環和封裝打線等皆會有外加應力或能量施
加在薄膜，因此將應力或能量控制在薄膜所能承受的臨界應力或能量之內，可避免
薄膜發生永久性的變形或破壞，而導致元件損壞。為進一歩改善增進內連線結構的
可靠度，對於內連線的設計更必須考量到應力與能量的作用對薄膜所造成的影響。 
  39
4.2 多層薄膜之微結構與化學鍵結分析 
外加應力與能量，除了會造成薄膜身的破壞之外，亦會導致多層內連線結構中
薄膜界面的剝離，因此多層薄膜結構之界面附著強度亦有詳加研究之必要；而薄膜
界面之微結構與化學鍵結型態，直接影響界面附著強度，必須先加以分析。因此，
本部分研究以製得之多孔性二氧化矽低介電常數薄膜，製作 Si/ SiO2/SiC/PSiO2/SiNx 
多層薄膜結構，觀察其微結構並分析其化學鍵結型態，以釐清界面結構與化學鍵結
對附著強度之影響。 
 
4.2.1 多層薄膜化學成分分析 
圖 4.4 為利用化學分析電子光譜儀 (ESCA) 對 Si/Oxide/SiC/PSiO2/SiNx 多層
薄膜結構進行縱深分析所得到的元素訊號對深度圖，其中氮化矽層厚度約為 30 nm 
左右。根據光譜儀分析的結果可知，多層薄膜表面組成的元素有氮、矽、氧、以及
微量的碳污染，其中氮和矽是構成氮化矽層的主要元素，矽的訊號稍高於氮，兩者
的比例約為 5:4；在多層薄膜結構中 PSiO2/SiNx 界面處，隨著縱深分析深度的增加，
氮的訊號逐漸減少而氧的訊號逐漸增加，矽的訊號強度則是輕微減少，減少約 10 
﹪。最後的內部的多孔性二氧化矽層則是以氧和矽的訊號為主，其中氧和矽的比例
約為 1:2。 
多層薄膜結構中 PSiO2/SiNx 界面經過不同電漿處理後，所偵測到的元素訊號
皆與未經界面處理的多層薄膜類似，只有在界面處有些微差異。圖 4.4 (b) 為經 NH3 
電漿處理之多層薄膜縱深元素分析圖，與未經電漿處理的試片相比，在 PSiO2/SiNx 
界面處氮元素減少稍微趨緩，且界面寬度稍大於未經電漿處理的試片，可見 NH3 電
漿打入多孔性二氧化矽層中。而圖 4.4 (c) 為經 N2O 電漿處理之多層薄膜縱深元素
分析圖，經過 N2O 電漿處理後，氧元素在靠近界面處就開始有大量訊號的提升，
且氮元素的訊號隨深度的下降的趨勢減緩，界面寬度較未經電漿處理的寬大許多，
可知 N2O 電漿在界面處造成之影響；圖 4.4 (d) 則為經 O2 電漿處理之多層薄膜縱
深元素分析圖，經過 O2 電漿界面處理的界面，氧元素同樣在靠近界面處就開始有
大量訊號的提升，且界面寬度亦較未經電漿處理的界面寬大，由此可知道 O2 電漿
亦會對界面化學成分造成改變。 
  41
4.2.2 多層薄膜化學鍵結分析 
Si/SiO2/SiC/PSiO2/SiNx 多層薄膜結構的鍵結型態藉由 ESCA 縱深分析加以進
行，利用分析所得之矽元素、氮元素、氧元素光譜，以曲線吻合法 (Curve Fitting) 加
以分峰，可得到各個元素的鍵結型態及分佈 [89-99]。 
圖 4.5 為未經界面電漿處理之多層薄膜，經縱深分析所得到在不同深度之 Si2p 
化學鍵結圖譜群。多層薄膜表面主要是由 Si3O3N2、Si2O3、Si3N4、SiN、Si6O3N2、
Si3N2 等鍵結所構成，這是因為在多層薄膜表面由於受到環境氧化的影響，因此除了
氮化矽層的 Si-N 鍵結外，還會有 Si-O 和 Si-O-N 等鍵結的產生。而由圖 4.5 (b) 
則可看到表層氮化矽薄膜為 SiN、Si6O3N2、Si3N2、Si3N 以及少量 Si-Si 鍵所構成，
可知氮化矽層主要是 Si-N 鍵結；在 PSiO2/SiNx 界面，則如圖 4.5 (c) 所示，同時
存在有 Si6O9N2、Si3O3N2、Si2O3、Si3N4、SiN、Si6O3N2、Si3N2、Si2O、Si3N 等多
種複雜之鍵結，這是由於在沉積氮化矽薄膜時，氮化矽滲透進入多孔性二氧化矽層
中的孔洞所致；圖 4.11 (d) 為多孔性二氧化矽層之 Si2p 化學位鍵結譜群，此層是由 
SiO2、Si6O9N2、Si3O3N2、Si2O3 等鍵結所構成，尤其以 Si-O 鍵結為主。 
圖 4.6 分別為界面未經電漿處理與 NH3 、N2O、O2 電漿處理之多層薄膜 Si2p 
的化學位移圖譜群，基本上經過電漿處理之鍵結型態與未經處理之試片類似，只有
在界面處有所差異；由界面處的化學鍵結圖譜可以發現，未經處理以及經 NH3 電
漿處理電漿處理之界面，具有較多之低能量 Si-N 鍵，而經 O2 電漿處理後，高能
量 Si-O 鍵結的含量明顯地上升。經 N2O 與 O2 電漿處理的界面，Si-N 鍵結訊號
會較未經電漿處理的界面高，而經過 O2 電漿處理的界面，Si-O 鍵結訊號則會較未
經電漿處理的界面高，這是由於多孔性二氧化矽薄膜表面經電漿轟擊後，會構成與
電漿本身元素種類相關的官能基所導致。 
 
4.2.3 多層薄膜鍵結型態縱深分析  
原子會因價電子參與鍵結而有電子傳輸現象，電子傳輸能力與鍵結原子間的電
負度差異有關，在鍵結中，陰電性強的元素會具負電荷，反之，則具正電荷；鍵結
過程中，內層電子會受到靜電力場的影響，能階因此產生變化。本實驗所鍍覆之薄
膜內所含元素有氮、矽、氧，三者電負度由高到低分別是氧、氮、矽，其中氧因為
具有高陰電性 (元素中僅次於氟)，因此薄膜鍵結中含氧愈多，對於提升鍵結電子束
縛能效力愈高，化學鍵結能量往高能量方向偏移。 
  43
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
圖 4.6 (a) 未經電漿處理(b) NH3 電漿處理，(c) N2O 電漿處理，及 (d)  O2 電漿
處理之多層薄膜結構經 ESCA 縱深分析所得到之 Si2p 化學鍵結圖譜。 
108 106 104 102 100 98 96
0
1000
2000
3000
4000
5000
6000
7000
8000
 
 
C
ou
nt
Binding energy (eV)
 Original
 Fit line
 Background
 SiO2
 Si6O9N2
 Si3O3N2
 Si2O3
 Si3N4
  SiN
 Si6O3N2
  Si3N2 and Si2O
 Si2N
 Si-Si
(c)
108 106 104 102 100 98 96
0
1000
2000
3000
4000
5000
6000
7000
8000
 
 
C
ou
nt
Binding energy (eV)
 Original
 Fit line
 Background
 SiO2
 Si6O9N2
 Si3O3N2
 Si2O3
 Si3N4
  SiN
 Si6O3N2
  Si3N2 and Si2O
 Si2N
 Si-Si
(d)
108 106 104 102 100 98 96
0
1000
2000
3000
4000
5000
6000
7000
8000
 
 
C
ou
nt
Binding energy (eV)
 Original
 Fit line
 Background
 SiO2
 Si6O9N2
 Si3O3N2
 Si2O3
 Si3N4
  SiN
 Si6O3N2
  Si3N2 and Si2O
 Si2N
 Si-Si
(b)
108 106 104 102 100 98 96
0
1000
2000
3000
4000
5000
6000
7000
8000
 
 
C
ou
nt
Binding energy (eV)
 Original
 Fit line
 Background
 SiO2
 Si6O9N2
 Si3O3N2
 Si2O3
 Si3N4
  SiN
 Si6O3N2
  Si3N2 and Si2O
 Si2N
 Si-Si
(a)
  45
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
圖 4.7 (a)未經電漿處理、經 (b) NH3 、(c) N2O 與 (d) O2 電漿處理之 
Si/SiO2/SiC/PSiO2/SiNx 多層薄膜，經縱深分析所得到的 Si2p 鍵結型態及含量分佈。 
105 104 103 102 101 100 99 98
 
 
 
Si-Si
Si3N
Si3N2/Si2O
Si6O3N2
SiN
Si3N4
Si2O3
Si3O3N2
Si6O9N2
SiO2
C
ou
nt
 3 nm
 6 nm
 9 nm
 12 nm
 15 nm
 18 nm
 21 nm
 24 nm
 27 nm
 30 nm
 33 nm
 36 nm
 39 nm
 42 nm
 45 nm
 48 nm
 51 nm
(b)
105 104 103 102 101 100 99 98
 
 
 
Si-Si
Si3N
Si
3
N
2
/Si
2
O
Si6O3N2
SiN
Si3N4
Si
2
O
3
Si3O3N2
Si6O9N2
SiO2
C
ou
nt
 3 nm
 6 nm
 9 nm
 12 nm
 15 nm
 18 nm
 21 nm
 24 nm
 27 nm
 30 nm
 33 nm
 36 nm
 39 nm
 42 nm
 45 nm
 48 nm
 51 nm
(c)
105 104 103 102 101 100 99 98
 
 
 
Si-Si
Si3N
Si3N2/Si2O
Si6O3N2
SiN
Si3N4
Si2O3
Si3O3N2
Si6O9N2
SiO2
C
ou
nt
 3 nm
 6 nm
 9 nm
 12 nm
 15 nm
 18 nm
 21 nm
 24 nm
 27 nm
 30 nm
 33 nm
 36 nm
 39 nm
 42 nm
 45 nm
 48 nm
 51 nm
(d)
105 104 103 102 101 100 99 98
 
 
 
Si-Si
Si3N
Si3N2/Si2O
Si6O3N2
SiN
Si3N4
Si2O3
Si3O3N2
Si6O9N2
SiO
2
C
ou
nt
 3 nm
 6 nm
 9 nm
 12 nm
 15 nm
 18 nm
 21 nm
 24 nm
 27 nm
 30 nm
 33 nm
 36 nm
 39 nm
 42 nm
 45 nm
 48 nm
 51 nm
(a)
  47
 
 
 
 
 
 
 
 
 
 
 
 
圖 4.8 (左圖) 多層薄膜結構在荷重1 mN壓痕測試之下所得的荷重-深度曲線。 
圖 4.9(右圖) 無電漿處理之多層薄膜結構在荷重 10 mN 壓痕測試後，經FIB 切割
所得之剖面影像圖。 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
圖 4.10 無電漿處理、NH3、N2O、O2 電漿處理之多層薄膜結構在荷重 10 mN 壓
痕測試所得之多層薄膜 PSiO2/SiNx 界面強度。 
0.00 0.03 0.06 0.09 0.12 0.15
0.0
0.2
0.4
0.6
0.8
1.0
1.2
 
 
Lo
ad
 (m
N
)
Depth (µ
m
)
0
1
2
3
4
5
6
7
O2N2ONH3
 
 
 
S
tra
in
 e
ne
rg
y 
re
le
as
e 
ra
te
 (J
/m
2 )
Nanoindentor Test - PSiO2/SiNx
None
  49
 
 
 
 
 
 
 
 
 
 
 
(a)                              (b) 
圖 4.12 多層薄膜結構在荷重 50 mN 壓痕測試之下的 (a) 壓痕形貌，與壓痕經 (b) 
FIB 切割之橫截面影像。 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
圖 4.13 無電漿處理、NH3、N2O、O2 電漿處理之多層薄膜結構在荷重 50 mN 壓痕
測試所得之多層薄膜 SiC/PSiO2 界面強度。 
0
3
6
9
12
15
O2N2ONH3
 
 
 
S
tra
in
 e
ne
rg
y 
re
le
as
e 
ra
te
 (J
/m
2 )
Nanoidentor test - SiC/PSiO2
None
Porous
Pt
Si
Si
  51
4.4 以奈米刮痕測試分析多層薄膜界面強度 
4.4.1 PSiO2/SiNx 與 SiC/PSiO2 界面強度 
圖 4.15 是多層薄膜結構在刮痕測試下的荷重-位移及深度-位移曲線，刮痕總
長度為 1500 µm，荷重由 0 加大至 50 mN。的深度-位移曲線。曲線顯示刮痕長度
約在 100-200 µm 位置，發生第一個曲線轉折點，此時荷重約為 0.4-0.8 mN，壓入
深度約在 40-60 nm。經比對圖 4.16 (a) 刮痕測試初期刮痕附近薄膜表面之影像，證
實在此曲線轉折位置薄膜表面出現皺折情形，研判此時多層薄膜界面開始發生剝
離；而在此區域附近發現到局部 PSiO2/SiNx 界面剝離的行為，如圖 4.16 (b) 所示，
因此可以確定曲線初期轉折是因 PSiO2/SiNx 界面剝離所造成。 
藉由下列理論公式 4.6、4.7 計算 [99]，可以得到 PSiO2/SiNx 薄膜之間的界面
強度 Gc。 
c
c 2
c
2 (4 )3 (1 2 )
8
P
d
ν πµσ νπ
⎛ ⎞ +⎡ ⎤= − −⎜ ⎟ ⎢ ⎥⎣ ⎦⎝ ⎠                        (4.6) 
2
c
c 2
tG
E
σ=
                                            (4.7) 
其中 Pc 為薄膜界面發生剝離時的臨界荷重，dc 為達臨界荷重時的刮痕寬度，µ 為
摩擦係數 (由儀器量測得到)，ν 為蒲松比，t 為表層氮化矽層膜厚，E 為氮化矽薄
膜彈性係數。圖 4.18 為 PSiO2/SiNx 界面強度值，約在 1 J/m2 。由此結果發現 
PSiO2/SiNx 界面在經過電漿處理後，界面強度會輕微地上升，這是由於電漿處理可
在界面產生新的官能基並活化界面，因此可以增進多孔性二氧化矽層和氮化矽層之
間的鍵結其中又以 O2 電漿處理對界面強度提升的效果最為明顯。 
  53
圖 4.17 為多層薄膜結構在刮痕測試中期發生薄膜劇烈剝離行為的 SEM 影
像；圖中顯示 SiC/PSiO2 界面明顯剝離，而其裂縫擴展的型態類似於壓痕測試所造
成的片狀剝離。經比對圖 4.15 多層薄膜結構的刮痕測試曲線，發現在測試中期，
刮痕長度約為 500-800 µm 位置處，曲線發生劇烈的轉折與震盪，此時荷重約為 
12-17 mN，而此轉折位置恰與影像中膜層剝離位置相契合，顯示此曲線劇烈變化是
由於多孔性二氧化矽層和下層碳化矽之間發生剝離所致。經相同計算得到 
SiC/PSiO2 界面強度值，圖 4.19所列，約在 1-2 J/m2，其中電漿處理亦有助於提升
界面強度。 
 
 
 
 
 
 
 
 
 
 
 
(a)                            (b) 
 
 
 
 
 
 
 
 
 
(c)                            (d) 
圖 4.17 (a) 無電漿處理、(b) NH3、(c) N2O、(d) O2 電漿處理之多層薄膜結構刮痕
測試中期的破壞情形。 
  55
4.4.2 多層薄膜刮痕測試破裂機制  
圖 4.20 是刮痕測試由開始到結束在刮痕附近的薄膜表面影像，當測試開始時，
刮痕作用在氮化矽脆性薄膜上，氮化矽 薄膜先發生輕微的彈性變形，因此只能見到
輕微的刮痕痕跡，如圖 4.21 (a) 所示。在逐漸加大荷重至 0.4-0.6 mN 時，PSiO2/SiNx
界面發生剝離，如圖 4.21 (b) 所示。由於刮痕測試時壓頭前端會提供拉應力及側向剪
應力造成界面剝離，因為壓頭下方受到壓應力，因此剥起之薄膜會在壓頭下方斷裂；
由於測試時壓頭不斷地往前移動，因此薄膜掀起、斷裂之行為反覆循環，造成氮化矽
層表面裂縫會成條紋狀週期出現。之後隨著荷重加大，壓入深度增加，因此 SiC/PSiO2 
界面繼而發生剝離，如圖 4.20 (c) 所示。之後 SiC/PSiO2 界面便連續剥離並劇烈破
壞，如圖 4.20 (d) 所示。 
 
 
 
 
 
 
 
 
 
 
(a)                                (b) 
 
 
 
 
 
 
 
 
 
(c)                                 (d) 
圖 4.20 刮痕測試由開始到結束在刮痕附近的薄膜表面影像。 
  57
壓頭尖端局部的微小區域中，沒有有應變硬化的現象。當應力值下降，聚集之差排
滑移結束。之後應力彈性累積至另一次可以形成並使其他聚集之差排滑移的臨界
值，差排突進現象使再一次地發生，即為反覆的“停滯－滑移” (Stick-Slip) 機制 
[100]。當荷重持續地施加，具有足夠且較大範圍的應力來驅使越來越多差排突進，
因此平均應力逐漸地降低至約為 2.3 GPa 的值，此值近似於銅薄膜的硬度。 
    通常一個完美晶體結構的理論降伏應力遠大於實驗中實際測得之多晶固體發生
塑性流變所需之應力值，並且可根據原子於滑移面上滑移的理論，由式子 (4-8) 得
到理論的降伏應力 [50] : 
a
b
π
µτ
2max
=                                          (4-8) 
其中 τmax 為材料之理論剪強度，µ 為剪模數，b 為滑移距離，a 為兩滑移面之距離。
對銅而言，剪模數大約為 42-52 GPa，而 a 以及 b 的值很接近。所以，銅理論上的剪
強度可以粗估為 πµ 2/  經計算得到的值約為 6.7-8.3 GPa，遠大於銅實際降伏強度
級數約在 MPa [100]。但是在奈米壓痕實驗中，銅薄膜剛開始進行塑性變形時，其真
實應力約為 9.3 GPa，與理論上所計算出的銅剪強度很接近。在奈米尺度的表面接觸 
(壓痕深度~  6 nm) 下，塑性變形剛開始發生時，附近沒有缺陷的存在，作用的區
域近似於完美的銅晶體，因此所量測出來的銅膜降伏強度很接近理論的銅值。 
    此外，藉由使用式子 (4-9) 可以將壓入應力 σ 轉換計算得到銅膜的斷裂能量
釋放速率 G，並且繪製出與壓入深度 h 相關的圖 4-22 (b) [7] 
fE
hG
2
2σ=                                            (4-9) 
其中 Ef 為銅膜的彈性模數，值為 120 GPa。在剛開始荷重施加的階段，斷裂能量釋
放速率以指數的方式增加至約為 2.1 J/m2，當壓入約到達 6 nm 的深度停在降伏點
上。雖然在第一個差排突進生成之後應力開始下降，但是因為壓入深度的增加時，
斷裂能量釋放速率會持續上升至最大值 2.7 J/m2。在後來階段中應力顯著地減少，破
斷能量釋放速率也逐漸地降低至穩定的值約為 1.2 J/m2。 
差排突進現象與應力及破斷能量釋放速率的分析，能夠有效地提供對於銅膜缺
陷形成行為的定量計算，可藉以評估在銅製程內連線製造時，外在的應力的施加，
例如化學機械研磨之應力、材料間熱膨脹係數的差異所產生之熱應力等，造成後續
製程可靠度的下降。 
  59
 
 
 
 
圖 4.22 電鍍銅薄膜以最大荷重1 mN與荷重施加速率0.033 mN/sec條件下奈米壓痕
測試之 (a) 應力-深度，(b) 應變能釋放速率-壓痕深度曲線。 
(a) 
(b) 
0 10 20 30 40 50 60 70
0.0
0.5
1.0
1.5
2.0
2.5
3.0
Gc = 2.7 J/m
2
Dislocation
    bursts
Late stage (elastoplastic)
 
 
S
tra
in
 e
ne
rg
y 
re
le
as
e 
ra
te
 (J
/m
2 )
Indentation depth (nm)
Gc = 1.2 J/m
2
Early stage (elastic)
0 10 20 30 40 50 60 70
0
2
4
6
8
10
12
Dislocation bursts
Late stage (elastoplastic)
 Stress-strain curve (measured)
 Elastic curve (curve fitting)
 
 
S
tre
ss
 (G
P
a)
Indentation Depth (nm)
H = 2.3 GPa
  61
 
 
 
 
 
 
 
 
 
 
(a) 
 
 
 
 
 
 
 
 
 
(b) 
 
 
 
 
 
 
 
 
 
(c) 
圖 4.24 界面電漿處理之 HRTEM 影像：(a) 無電漿處理 (b) 氫氣電漿處理，(c) 氨
氣電漿處理。 
  63
4.6.3  多層薄膜結構化學分析 (Depth Profile) 
    XPS 縱深成份分析所使用之薄膜堆疊為 Si/PEOX/TaN/Cu/SiCN (10 nm) 結構 
(試片為# 20、# 21、# 22)，藉由離子槍濺擊 (Sputter) 一定深度後進行 XPS 能譜掃
描，數據的深度轉換是由儀器離子槍對標準片 (SiO2) 濺擊所得到之濺擊速率，值約
為 4.16 nm/min；以此值為標準，分別對試片不同時間的濺擊。經個別元素 C、N、
O、Si、Cu 取背景得到面積後，再經由 RSF (Relative Sensitivity Factors) 轉換後得到
原子濃度，如圖 4-26 所示。 
    由圖 4-26 原子濃度分佈圖分析，可分成區域 A (深度小於 4 nm)、區域 B (深度
在 4 ~ 10 nm 之間)、區域 C (深度大於 10 nm) 等三個區域。首先在區域 A 中，可以
觀察到 SiCN 表面有大量的氧，代表著薄膜表面有氧化的現象，氧的量很明顯地由
表面向內減少；區域 B 為 SiCN 的範圍，氮、碳、氧、矽等原子的量都是穩定的，
代表著 SiCN 薄膜中的成份是很均勻的；而在區域 C 中，可以觀察到三個試片的銅
的原子濃度皆逐漸的增加，其他元素原子濃度則逐漸下降表示開始進入 Cu/SiCN 界
面。較特別的是在界面無電漿處理的試片 (#20) 中，可以看到氧的原子濃度明顯地
增加，此為銅表面的原生氧化物，因未經電漿處理因而殘留在界面處。 
    在多層薄膜結構經 XPS 分析後，得到 Si、C、N、O、Cu 各種元素圖譜，之後
以表 4-1 所列之鍵結，對個別元素進行分峰 [89-99]。使用之軟體為 XPSPEAK 4.1，
其中所有分峰的條件皆為固定半高寬 (FHMW) 1.35 eV 及 Lorentz-Guassian 比例 80 
% - 20 %。表 4-1 中，部分峰值是利用元素本身電負度內插所作的鍵結位置設定 (各
元素電負度：Si 1.8、Cu 1.9、C 2.5、N 3.0、O 3.5)。 
    圖 4-27 所示，分別為不同電漿處理之 Si、C、N、O、Cu 等元素，在深度 13.31 
nm 所得 XPS 分析圖譜的分峰情形，可以從中得知在不同深度時，各鍵結變化的情
形。圖 4-28 為矽元素 Si2p3/2 圖譜經取背景、分峰後，各鍵結峰值面積隨深度變化
情形，可以觀察到從表面到內部，矽元素的面積逐漸減少且逐漸朝向低束縛能的方
向移動。在 SiCN 薄膜中，主要的鍵結為 Si-C、Si-C-N (C-rich)、Si-C-N (N-rich)、
Si-N 鍵結，在界面處則主要為 Si-Cu 鍵結。比較不同電漿處理處理中界面處 (深度
14.13 nm) 發現，氫氣電漿處理之界面鍵結多以 Si-Cu 鍵結為主。而無電漿處理與氨
氣電漿處理在同樣的分峰條件下具有相似鍵結面積分佈，不過由圖 4-28 可以觀察
到，經過電漿處理過之界面，含氧量會有很顯著地下降，並且以元素電負度來判斷，
O (3.5)、N (3.0)元素皆大於 Si (1.9)，因此分峰的結果須考慮受到此兩種元素的影響。
  65
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
圖 4.26 Cu/SiCN 界面不同處理下，XPS 原子濃度分佈-深度曲線 (a) 無電漿處理，
(b) 氫氣電漿處理，(c) 氨氣電漿處理。 
0 2 4 6 8 10 12 14 16
0
10
20
30
40
50
 
 
A
to
m
ic
 c
on
ce
nt
ra
tio
n 
(%
)
Sputter depth (nm)
 C
 N
 O
 Si
 Cu
XPS-Depth profile-No treatment
(a)
0 2 4 6 8 10 12 14 16
0
10
20
30
40
50
XPS-Depth profile-H2 treatment
 
 
A
to
m
ic
 c
on
ce
rtr
at
io
n 
(%
)
Sputter depth (nm)
 C
 N
 O
 Si
 Cu
(b)
0 2 4 6 8 10 12 14 16
0
10
20
30
40
50
Sputter depth (nm)
XPS-Depth profile-NH3 treatment
 
 
At
om
ic
 c
on
ce
rtr
at
io
n 
(%
)  C
 N
 O
 Si
 Cu
(c)
  67
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
圖 4.27 Cu/SiCN 界面(a) 無電漿處理，(b) 氫氣電漿處理，(c) 氨氣電漿處理深度
13.31 nm 深度矽元素分峰之縱深分析。 
115 110 105 100 95
9000
12000
15000
18000
21000
24000
27000
30000
 Data
 Peak Sum
 Background
 Si-Si
 Si-Cu
 Si-C
 Si-C-N (C)
 Si-C-N (N)
 Si-N
 SiCN oxide
 Si-O2
 Si-O-N
 Si-O
 
 
In
te
ns
ity
Binding Energy (eV)
ESCA-No treatment- 13.31 nm
(a)
115 110 105 100 95
9000
12000
15000
18000
21000
24000
27000
30000
 Data
 Peak Sum
 Background
 Si-Si
 Si-Cu
 Si-C
 Si-C-N (C)
 Si-C-N (N)
 Si-N
 SiCN oxide
 Si-O2
 Si-O-N
 Si-O
 
 
In
te
ns
ity
Binding Energy (eV)
ESCA-H2 treatment- 13.31 nm
(b)
115 110 105 100 95
9000
12000
15000
18000
21000
24000
27000
30000  Data
 Peak Sum
 Background
 Si-Si
 Si-Cu
 Si-C
 Si-C-N (C)
 Si-C-N (N)
 Si-N
 SiCN oxide
 Si-O2
 Si-O-N
 Si-O
 
 
In
te
ns
ity
Binding Energy (eV)
ESCA-NH3 treatment-13.31 nm
(c)
  69
4.7 多層薄膜結構界面強度 
4.7.1 奈米壓痕分析界面強度 
(1) 荷重-深度曲線與壓痕形貌 
    圖 4-29 (a)為 Si/PEOX/TaN/Cu/SiCN 多層薄膜結構在最大荷重為 20 mN 之奈米
壓痕試驗下，所得到之荷重施加-壓入深度 P-h 曲線，圖中並無明顯的曲線轉折現象
發生；但經由 SEM 觀察壓痕形貌，如圖 4-29 (b)所示，發現有薄膜破裂及界面剝離
等破壞發生，研究此破壞為連續性的行為，因此曲線並無明顯的變化。 
    圖 4-29 為在最大荷重 20 mN 之壓痕形貌測試下所得之多層薄膜表面，可以觀
察到因為壓頭壓入所造成的薄膜與基材分離。假設壓痕測試及薄膜結構條件固定且
均勻。在受到相同力量的作用下，從壓痕尺寸大小來比較，無界面電漿處理剝離的
範圍明顯大於經電漿處理之試片，由此可以判斷無電漿處理之界面附著能力應較劣
於電漿處理之試片；而不同氣體種類電漿處理之壓痕形貌，並無法有效地觀察到其
差別。 
 
(2) 奈米壓痕橫截面 FIB 觀察 
    為了證實 Cu/SiCN 界面確實因壓痕試驗而剝離，以聚焦離子束 (FIB) 對多層薄
膜表面壓痕進行切割以觀察界面剝離行為。 
    圖 4-30 為以荷重 1 mN 之奈米壓痕試驗後壓痕之 FIB 橫截面照片，在此荷重
施加下壓入深度約為 100 nm。由圖中隱約可以觀察到在壓痕下方有裂縫的產生，不
過在荷重施加-壓入深度曲線中並無觀察到明顯深度突然變深的突進 (Burst) 現
象，曲線中只有不斷震盪的情況發生，這應該為壓頭下壓時在 SiCN 底下產生很大
的壓應力場，此應力場首先在靠近 Cu/SiCN 的界面附近先產生裂縫，之後隨著應力
場逐漸地隨著壓頭的壓入而放大，裂縫逐漸向 Cu/SiCN 界面延伸。 
    圖 4-31 為荷重 10 mN 之壓痕 FIB 截面照片，在此荷重施加下壓入深度約為 380 
nm。可以觀察到 SiCN 薄膜表面因壓頭三條稜邊的壓入而裂開，同時可以在未經電
漿處理之 Cu/SiCN 界面觀察到剝離的現象發生。先前在 1 mN 所觀察到的裂縫，即
為薄膜表面破開之前在界面所產生的裂縫，隨著後續表面裂開後壓頭的持續壓入而
又被壓縮回底下的銅薄膜中，所以在圖中裂縫並不明顯。 
  71
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
圖 4.30 奈米壓痕荷重施加為 1 mN 之 FIB 裂縫觀察圖：(a) 無電漿處理，(b) 氫氣
電漿處理，(c) 氨氣電漿處理。 
(c) 
(a) 
(b) 
  73
(3) 奈米壓痕之附著能的計算 
由下列公式 (4-5) [55] 可計算薄膜的附著能 G，其中 SiCN 之彈性模數 Ef 為 95 
GPa，蒲松比 νf 為 0.25，t 為薄膜厚度 100 nm，a 為經 SEM 量測薄膜剝開之距離，
經計算整理後 G 值如所列以及圖 4-33 所示。 
 
(4-5) 
 
其中未經電漿處理之試片經計算 G 值約為 4.98 J/m2，氫氣電漿處理之試片 G 值約為
5.90 J/m2，氨氣電漿處理之試片 G 約為 5.99 J/m2，得知經過氨氣電漿處理後可以得
到較佳的薄膜界面附著能力。由此可知經過氨氣電漿處理之界面又大於氫氣電漿處
理。而銅本身是具良好延性的材料，因此能夠吸收來自壓頭提供的應變能於銅薄膜
本身中，造成計算上 G 值評估上的複雜性。 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
  
 
 
圖 4.33 界面 Cu/SiCN 不同電漿處理之奈米壓痕試驗附著強度計算。 
( )
( ) ( )
22 2
f rx
2
f f f
2 1 t 1
E 1 a / x 1
⎡ ⎤− ν σ= ⎢ ⎥+ ν + − ν⎢ ⎥⎣ ⎦
G
2.5
3.0
3.5
4.0
4.5
5.0
5.5
6.0
6.5
7.0
7.5
H2 treatment NH3 treatment 
 
 
G
 (J
/m
2 )
No treatment
  75
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
圖 4.34 奈米刮痕試驗深度-載台位移曲線：(a) 無電漿處理，(b) 氫氣電漿處理，(c) 
氨氣電漿處理。 
(a) 
(b) 
(c) 
0 300 600 900 1200 1500
600
500
400
300
200
100
0
0
2
4
6
8
10
Lo
ad
 (m
N
)
 
 
D
ep
th
 (n
m
)
Distance (µm)
Nanoscratch Test - NH3 treatment
 
0 300 600 900 1200 1500
600
500
400
300
200
100
0
0
2
4
6
8
10
Lo
ad
 (m
N
)
 
 
D
ep
th
 (n
m
)
Distance (µm)
Nanoscratch Test - H2 treatment
 
0 300 600 900 1200 1500
600
500
400
300
200
100
0
0
2
4
6
8
10
Lo
ad
 (m
N
)
 
 
D
ep
th
 (n
m
)
Distance (µm)
Nanoscratch Test - No treatment
 
  77
第三年度 
AZO 透明導電膜之奈米機械性質以及其與玻璃基板之界面強度分析 
 
4.8 以濺鍍法沈積之 AZO 薄膜 
  圖 4-37 (a) 所示基板溫度為室溫、在不同濺鍍功率下所沈積之 AZO 薄膜 X 光繞
射圖，經比對 JCPDS 卡 (36-1451) 得知，圖中出現之繞射峰主要為 ZnO (100)、
(002)、(101) 等方向。當濺鍍功率為 50 W 所沈積之 AZO 薄膜其優選結晶方向並不
明顯。當濺鍍功率增加，AZO 薄膜之 (002) 方向繞射峰強度逐漸增強。當濺鍍功率
增加至 150 W 以上時，AZO 薄膜僅出現 (002) 方向之繞射峰，表示 AZO 薄膜具有
明顯之 (002) 優選結晶方向。這是因為在低濺鍍功率下入射原子所具有的能量不
高，因此所沉積之 AZO 薄膜並無明顯之優選結晶方向。但隨著濺鍍功率增加，使入
射原子具有較高之能量，以進行較規則之排列，有助於薄膜以低能量之 (002) 方向
穩定成長 [105]。當濺鍍功率提高時，入射原子具有較高之動能，得以 (002) 方向
規則之排列，因此優選方向最為明顯。然而由於在高濺鍍功率下所沈積之薄膜具有
較大之內應力，導致 (002) 面繞射峰略微往低角度偏移擴張，致使繞射峰寬度變大 
[106]。由繞射峰之半高寬 B，利用下式 (4-8) 之 Scherrer 公式計算 [107]，可以得到
不同濺鍍功率下所沈積之 AZO 薄膜平均晶粒尺寸 t。 
BB
t θ
λ
cos
9.0=                                          (4-8) 
其中 λ 為入射 X 光波長 (1.54 Å) ，θB為布拉格繞射角度 (Bragg angle)。隨著濺鍍
功率增加，AZO 薄膜平均晶粒尺寸略微增加。這是因為入射原子具有較高之能量以
進行晶粒成長，以致於薄膜晶粒尺寸由 11.0 nm 增加至 14.1 nm。圖 4-37 (b) 所示則
為濺鍍功率 100 W、不同基板溫度下所沈積之 AZO 薄膜 X 光繞射圖，當基板溫度
由室溫升高至 200 oC 時，入射原子亦具有較高之能量以進行較規則之排列 [105]，
故 AZO 薄膜具有明顯結晶性，優選結晶方向為 (002) 方向；高溫下晶粒成長較快，
因此 AZO 薄膜之晶粒尺寸由 11.2 nm 增大至 17.5 nm。 
  79
圖 4-38 為不同基板溫度、不同濺鍍功率下所沈積之 AZO 薄膜 SEM 表面形貌
照片，由圖 4-38 (a) 及 (b) 比較其中差異可以發現，當濺鍍功率為較低 (100 W) 
時，所沈積之 AZO 薄膜其構成顆粒形狀較圓滑，且每一顆粒是由許多約 10 nm 左右
之細小晶粒所聚團構成。隨著濺鍍功率增加至 200 W 時，AZO 薄膜聚團顆粒形狀
漸趨稜角，且在濺鍍功率 200 W 下所沈積之 AZO 薄膜聚團顆粒尺寸較大。這是因
為當濺鍍功率較低時，所沈積之 AZO 薄膜以多方向成長，導致聚團顆粒為圓滑狀。
可知此條件下所成長之 AZO 薄膜不具優選方向；再加上每顆粒中細小晶粒約 10 nm
左右，與圖 4-38 (a) 之 X 光繞射分析結果相符。而提高濺鍍功率促使 AZO 薄膜以
能量較低的方向成長，因此聚團顆粒漸趨稜角狀，表示增加濺鍍功率有助薄膜以特
定之優選方向成長，亦與圖 4-39 (a) 之 X 光繞射圖相符；其中在濺鍍功率 200 W 下，
由於高能量促使聚團顆粒成長，因此所沈積之 AZO 薄膜顆粒尺寸最大，與晶粒尺寸
分析結果一致。 
圖 4-38 (a) 與 (c) 顯示濺鍍功率同樣為 100 W，在不同基板溫度下所沈積之
AZO 薄膜表面形貌照片，，得知當基板溫度由室溫升高至 200 °C 時，由於薄膜具
有較高之成長能量，因此聚團顆粒尺寸隨之增大，且聚團顆粒外貌逐漸由圓滑轉趨
呈稜角狀，方向性成長之趨勢較為明顯，此結果亦與圖 4-39 (b) 之 X 光繞射圖相符。
圖 4-38 (d) 為 AZO 薄膜 SEM 橫截面微結構照片，可看出本實驗所沈積之 AZO 薄
膜連續、緻密、平整、厚度均勻約 500 nm，且皆以柱狀結構成長；並可約略看出在
薄膜下方接近基板處之晶粒尺寸約只有 10 nm 左右。 
  81
4.9 AZO 薄膜電性 
圖 4-39 (a) 為基板溫度為室溫、不同濺鍍功率下所沈積之 AZO 薄膜電阻率，
由圖中可以明顯看到當濺鍍功率為 50 W 時，所沈積 AZO 薄膜之電阻率約為 0.93 
Ω⋅cm。隨濺鍍功率增加至 150 W 甚至 200 W 時，所沈積 AZO 薄膜之電阻率隨之下
降，在濺鍍功率 200 W 下所得到之薄膜電阻率最低、約為 0.09 Ω⋅cm，其主要原因
為濺鍍功率升高使得 AZO 薄膜結晶性提升，具有更明顯之 (002) 優選方向，因此
電阻率下降。 
而由圖 4-39 (b) 為濺鍍功率為 100 W、不同基板溫度下所沈積之 AZO 薄膜電
阻率，圖中則可以看出，隨著基板溫度由室溫上升至 200 °C 時，所沈積 AZO 薄膜
之電阻率呈現下降的趨勢，最低可降至 0.03 Ω⋅cm，其主要原因亦為基板溫度升高使
得 AZO 薄膜結晶性較佳且晶粒成長較大，因此薄膜內存在之晶界等缺陷減少，載子
移動所遇到之阻礙相對較少，加上較高溫度下所沈積之薄膜較為緻密，因此電阻率
下降。 
 
4.10 AZO 薄膜光性 
圖 4-40 (a) 為基板溫度為室溫、不同濺鍍功率下所沈積之 AZO 薄膜光穿透率，
圖 4-40 (b) 為濺鍍功率為 100 W、不同基板溫度下所沈積之 AZO 薄膜光穿透率，
薄膜厚度均控制在 500 nm 左右。由此二圖可知，在此厚度下薄膜穿透率約為 90 %
左右；其中光波長在 400 nm 以上時，由於薄膜與基板之折射率不同，致於穿透薄膜
與基板的光產生干涉現象，光穿透率會產生很大之波動，當薄膜厚度越厚時，波動
現象越加明顯。將圖 4-41 經下列 (4-9) 式轉換，以 (αE)2 對 E 作圖如圖 4-41，圖中
所切到之截距即為 AZO 薄膜之光能隙 Eg： 
2/1)( gEECE −=α                                 (4-9) 
其中α為光吸收係數，可由光吸收除以薄膜厚度計算得到，C 為直接轉換之常數。由
圖 4-41 (a) 得知當濺鍍功率由 50 W 增加至 150 W 時，光能隙均分別為 3.35 eV、3.33 
eV、3.32 eV，變化不大，只有當濺鍍功率增高至 200 W 時，光能隙才較明顯下降至
3.28 eV；另外如圖 4-41 (b) 所示，當基板溫度由室溫升高至 200 °C 時，光能隙則均
大約為 3.34 eV，基板溫度對光能隙影響亦不大。 
  83
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
圖 4.40 (a) 基板溫度為室溫、不同濺鍍功率下與 (b) 濺鍍功率 100 W、不同基板溫
度下所沈積之 AZO 薄膜光穿透率。 
300 400 500 600 700 800
0
20
40
60
80
100
(a)
 
 
Tr
an
sp
ar
en
cy
 (%
)
Wavelength (nm)
   50 W 
 100 W 
 150 W 
 200 W 
300 400 500 600 700 800
0
20
40
60
80
100
(b)
 
 
Tr
an
sp
ar
en
cy
 (%
)
Wavelength (nm)
 RT
 100oC 
 200oC 
  85
4.11 AZO 薄膜奈米機械性質 
圖 4-42 所示為濺鍍功率 100 W、基板溫度 100°C 下所沈積之 AZO 薄膜在奈米
壓痕測試時 (最大施加荷重為 1 mN) 所得之荷重-壓入深度曲線，由此圖可以看出，
隨著施加荷重增加，壓入深度隨之增加，薄膜為單純之彈性變形行為；之後在荷重
約為 0.3 mN、壓入深度約為 15 nm 時，曲線產生些微的變化、偏離原來之趨勢，顯
示此時薄膜開始產生塑性降伏的行為。將此曲線利用著名之 Oliver-Pharr 關係式計
算，便可以得到 AZO 薄膜之硬度 H 與彈性係數 E*。 
圖 4-43 所示為不同濺鍍功率與基板溫度下所沈積之 AZO 薄膜硬度與彈性係
數，由此圖可以看到，隨著濺鍍功率及基板溫度增加，AZO 薄膜的彈性係數變化不
大，均落在 110 GPa 左右；但在薄膜硬度方面，則可以發現較為明顯的改變。由圖
4-43 (a) 中得知，隨著濺鍍功率增加，所得薄膜的緻密性及 (002) 優選方向結晶性
最好，因此其硬度從 8 GPa 上升至 10 GPa。而由圖 4-44 (b) 則可以發現，當基板溫
度從室溫增加至 200 °C 時，薄膜硬度隨之增大，其原因亦是由於薄膜之結晶性隨基
板溫度升高而提高，有助於薄膜機械性質之提升。 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
圖 4.42 基板溫度 100 °C、濺鍍功率 100 W 下所沈積之 AZO 薄膜在奈米壓痕測試
時 (最大施加荷重為 1 mN) 所得之荷重-壓入深度曲線。 
0 10 20 30 40 50 60
0.0
0.2
0.4
0.6
0.8
1.0
1.2
Deviation
 
 
Lo
ad
 (m
N
)
Indentation Depth (nm)
  87
4.12 以奈米壓痕試驗分析 AZO 薄膜界面強度 
濺鍍功率 100 W、基板溫度為 200 °C 下所沈積之 AZO 薄膜在奈米壓痕測試 (最
大荷重為 110~170 mN) 後，經由 SEM 觀察發現 (如圖 4-44)，壓痕周圍之薄膜表面
有明顯之鼓起出現。會在最大荷重漸增時，此現象越明顯。當壓頭壓入薄膜造成薄
膜變形時，在薄膜與基板之界面處引發剪應力促使界面剝離、薄膜鼓起。藉由測量
薄膜鼓起範圍之半徑，即界面產生裂隙長度 (a)，再搭配壓頭接觸試片之長度 (x)、
薄膜彈性係數 (Ef)、薄膜厚度 (t)、薄膜蒲松比 (ν) 與壓頭施加之應力 (σrx) 代入下
列公式 (4-5) 中加以計算，便可得到 AZO 薄膜與基板間之界面附著能量 (斷裂能釋
放速率) G。 
( )
( ) ( )
2
2 2
2
2 1 1
1 / 1
f rx
f f f
t
G
E a x
ν σ
ν ν
⎡ ⎤− ⎢ ⎥= ⎢ ⎥+ + −⎣ ⎦
               (4-5) 
圖 4-45 為濺鍍功率 100 W、基板溫度為 200 °C 下所沈積之 AZO 薄膜在不同荷重下
所測得之界面附著能量，如圖所示隨著壓入荷重增加，所量測到的界面附著能量隨
之下降，由 25.4 J/m2 下降至 2.4 J/m2，其原因主要在於當壓入荷重較小時 (110、120 
mN)，於界面處產生因剪應力促使界面剝離、薄膜鼓起之範圍較小也不明顯，因此
在計算上易高估界面附著能量；而當壓入荷重漸漸增大時，界面剝離、薄膜鼓起之
範圍越見明顯，較可反應出真實薄膜之界面強度。 
 
4.13 以奈米刮痕試驗分析 AZO 薄膜界面強度 
圖 4-46 (a)為 AZO 薄膜在奈米刮痕測試時 (最大荷重為 50 mN) 所得之荷重-
距離及深度-距離曲線，線可以發現，當刮痕距離約在 800~1300 µm 左右的位置時，
曲線發生明顯的轉折 (特別是深度-距離曲線)，此時荷重約為 24~30 mN。經比對圖
4-46 (b) (c) 刮痕測試後之 AZO 薄膜表面破壞形貌照片可知，在此刮痕距離之前的
測試最初期階段，圖 4-46 (b)，薄膜表面僅出現壓頭刮入痕跡，尚未有薄膜剝離的現
象發生；而在此臨界刮痕距離時，圖 4-46 (c)，AZO 薄膜與基板之間發生明顯的界
面剝離行為，薄膜甚至掀起脫落，證實此時曲線之轉折係由 AZO 薄膜與基板間界面
剝離所造成。在奈米刮痕測試時，由於壓頭刮入造成薄膜與基板之間開始累積剪應
力，當所累積之界面剪應力大於界面附著強度時，薄膜與基板間之界面便發生剝離，
圖 4-46 (a)，之後所累積之應力隨之釋放。隨後當壓頭繼續壓入並前進時，剝離掀起
  89
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
圖 4.44 AZO 薄膜，在奈米壓痕測試時，不同荷重下壓痕鼓起形貌之 SEM 照片：(a) 
110 mN，(b) 120 mN ，(c) 130 mN ，(d) 140 mN 。 
 
 
 
 
 
 
 
 
 
 
 
 
圖 4.45 濺鍍功率 100 W、基板溫度為 200 °C 下所沈積之 AZO 薄膜，在奈米壓痕測
試時，不同荷重下所得界面附著能量。 
(a) 
 
(b) 
 
(c) 
 
(d) 
 
100 110 120 130 140 150 160 170 180
0
10
20
30
40
 
 
 
 
E
ne
rg
y 
(J
/m
2 )
Load (mN)
  91
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
圖 4.47 (a) 基板溫度為室溫、不同濺鍍功率下與 (b) 濺鍍功率 100 W、不同基板溫
度下所沈積之 AZO 薄膜與基板間界面剝離所需之臨界應力及界面附著能量。 
0 50 100 150 200 250
0
200
400
600
800
 Stress
E
ne
rg
y 
(J
/m
2 )
 
 
 
 
S
tre
ss
 (M
P
a)
RF Power (W)
0.0
0.5
1.0
1.5
(a)
 
 Energy
0 50 100 150 200 250
0
200
400
600
800
 Stress E
ne
rg
y 
(J
/m
2 )
 
 
 
 
S
tre
ss
 (M
P
a)
Substrate Temperature (oC)
0.0
0.5
1.0
1.5
(b)
 
 Energy
  93
 
第三年度 
1. 本研究所沈積之氧化鋅鋁薄膜連續、緻密、平整，以柱狀結構成長。當濺鍍功率
及基板溫度較低時，所沈積之薄膜顆粒較圓滑，結晶性較差；隨著濺鍍功率及基
板溫度提高時，薄膜顆粒漸趨稜角，具有明顯之 (002) 優選方向結晶性。 
2. 氧化鋅鋁薄膜之晶粒尺寸隨濺鍍功率及基板溫度提高而成長，而電阻率則隨之下
降至 0.03 Ω⋅cm。氧化鋅鋁薄膜在厚度為 500 nm 下之光穿透率為 90%左右，光能
隙約為 3.3 eV。 
3. 氧化鋅鋁薄膜之彈性係數約為 110 GPa，硬度則隨濺鍍功率及基板溫度升高而增
加，約為 8-10 GPa；當濺鍍功率為 200 W 以及基板溫度為 200°C 時，薄膜之 (002) 
優選方向結晶性最好，因此其硬度最高、約為 10 GPa。 
4. 濺鍍功率及基板溫度之增加，均有助於提升薄膜與基板間界面剝離所需之臨界應
力與界面附著能量，經由奈米壓痕及奈米刮痕測試得知，其界面附著能量可由
0.49 J/m2 分別上升至 0.86 J/m2 及 0.79 J/m2。 
  95
22. B. Li, T.D. Sullivan, T.C. Lee, and D. Badami, Microelectronic Reliability, 44 (2004) 
365-380. 
23. M.A. Fury, Solid State Technol., 42 (1999) 87. 
24. W.C. Chen, S.C. Lin, B.T. Dai, and M.S. Tsai, J. Electrochem. Soc., 146 (1999) 
3004. 
25. P.T. Liu, T.C. Chang, M.C. Huang, Y.L. Yang, Y.S. Mor, M.S. Tsai, H. Chung, J. Hou, 
and S.M. Sze, J. Electrochem. Soc., 147 (2000) 4313. 
26. K. Endo and T. Tatsumi, Appl. Phys. Lett., 68 (1996) 3656. 
27. N. Ariel, M. Eizenberg, Y. Wang, and S. P. Murarka, Mater. Sci. Semicon. Process., 4 
(2001) 383. 
28. K.S. Kim, Y.C. Jang, H.J. Kim, Y.C. Quan, and N.E. Lee, Thin Solid Films, 377-378 
(2000) 122. 
29. K. Endo and T. Tatsumi, Appl. Phys. Lett., 70 (1997) 1078. 
30. H. Yang, D.J. Tweet, Y. Ma, and T. Nguyen, Appl. Phys. Lett., 73 (1998) 1514. 
31. T.W. Mountsier and J.A. Samuels, Thin Solid Films, 332 (1998) 362. 
32. N. Ariel, M. Eizenberg, Y. Wang, and H. Bakhru, Mater. Sci. Eng., A302 (2001) 26. 
33. R. Gonella, Microelectronic Eng., 55 (2001) 245-255. 
34. A.A. Volinsky, J.B. Vella, and W.W. Gerberich, Thin Solid Films, 429 (2003) 
201-210. 
35. S.P. Murarka, M.Eizenbe, A.K. Sinha, “Interlayer Dielectris for Semiconductor 
Technologies”, ELSEVIER, (2003) 106-115 
36. A.C. Fischer-Cripps, “Nanoindentation”, Springer-Verlag, New York, 2002. 
37. 張傳華，”微/納米力學測試技術與其應用”，北京出版社，2004。 
38. H. Hertz, and J. Reine, Angewandte Mathematik, 92 (1882), 156. 
39. R.Y. Lo and D.B. Bogy, “Compensating for Elastic Deformation of the Indenter in 
Hardness Tests of Very Hard Materials”, J. Mater. Res, 14 (1999) 2276-2282. 
40. I.N. Sneddon, International Journal of Engineering Science, 3 (1965) 47. 
41. S. Suresh, T.G. Nieh, and B.W. Choi, “Nano-Indentation of Copper Thin Films on 
Silicon Substrates”, Scripta Materilia, 41 (1999) 951-957. 
42. J.J. Kim, Y. Choi, S. Suresh, and A.S. Argon, “Nanocrystallzation During 
Nanoindentation of a Bulk Amorphous Metal Alloy at Room Temperature”, Science, 
295 (2002) 654-657. 
43. Yu.I. Golovin, V.I. Ivolgin, V.A. Khonik, K. Kitagawa, and A.I. Tyurin, “Serrated 
  97
60. J.C. Hay, E.G. Liniger, and X.H. Liu, “Evaluation of the modified edge lift-off test 
for adhesion characterization in microelectronic multifilm applications”, J. Mater. 
Res., 16 (2001) 385-393. 
61. A. Karimi, O.R. Shojaei, T. Kruml, J.L. Martin, “Characterisation of TiN thin films 
using the bulge test and the nanoindentation technique”, Thin Solid Films 308–309 
(1997) 334–339 
62. Q. Ma, J. Mater. Res., 12 (1997) 840. 
63. R.H. Dauskardt, M. Lane, Q. Ma, and N. Krishna, Eng. Fracture Mech., 61 (1998) 
141. 
64. P.G. Charalambides and A.G. Evans, “Debonding Properties of Residually Stressed 
Brittle-Matrix Composites” , J. Am. Ceram. Soc., 72 (1989) 746-753. 
65. P.G. Charalambides, J. Lund, A.G. Evans, and R.M. McMeeking, “A Test Specimen 
for Determining the Fracture Resistance of Bimaterial Interfaces”, Appl. Mech., 111 
(1989) 77-82. 
66. J. M. SAÂ NCHEZ, S. EL-MANSY, B. SUN4, T. SCHERBAN , N. FANG, D. 
PANTUSO , W. FORD , M. R. ELIZALDE , J. M. MARTõÂ NEZ-ESNAOLA, A. 
MARTiÂ N-MEIZOSO ,J. GIL-SEVILLANO , M. FUENTES and J. MAIZ, 
“Cross-sectional nanoindentation: A new technique for thin film interfacial ahhesion 
characterization”, Acta mater., Vol.47, No17 (1999), 4405-4413 
67. M. P. DE Bore and W. W. Geberich, “Microwedge indentation of thin film fine line-I. 
mechanics”, Acta mater., Vol.44, No.8 (1996) 3169-3175,  
68. A.A. Volinsky, J.B. Vella, and W.W. Gerberich, “Fracture toughness, adhesion and 
mechanical properties of low-K dielectric thin films measured by nanoindentation”, 
Thin Solid Films 429 (2003) 201-210. 
69. A.A. Volinsky and W.W. Gerberich, “Nanoindentaion techniques for assessing 
mechanical reliability at the nanoscale”, Microelectronic Eng., 69 (2003) 519-527. 
70. Alan Lee, B.M. Clemens, W.D. Nix, “Stress induced delamination methods for the 
study of adhesion”, Acta mater., 52 (2004) 2081–2093 
71. Y.W. Zhang, K.Y. Zeng, and R. Thampurun, “Interface delamination generated by 
indentation in thin film systems”, Mater. Sci. Eng. A, A319-321 (2001) 893-897. 
72. P.J. Burnett and D.S. Rickerby, Thin Solid Films, 154 (1987) 403. 
73. S.J. Bull and D.S. Rickerby, Surf. Coat. Technol., 42 (1990) 151. 
74. C. Julia-Schmutz and H.E. Hinterman, Surf. Coat. Technol., 48 (1991) 1. 
75. S.J. Bull, Surf. Coat. Technol, 50 (1991) 25. 
  99
Multiphase Bonding Structures in Amorphous SiOxNy Films”, J. Appl. Phys, 97 
(2005) 073518. 
93. R.P. Socha, and J. Vayrynen, “The Influence of Fluoride Anions on the Silicon 
Carbide Surface Oxidation in Aqueous Solutions”, Applied Surface Science, 212-213 
(2003) 636-643. 
94. C.D. Wagner, J.F. Moulder, L.E. Davis, W.M. Riggs, ”Handbook of X-Ray 
Photoelectron Spectroscopy”, Perking-Elmer Corporation, Physical Electronics 
Division. 
95. X. Junmin, J. Wang, “Nanocrystalline Si3N4 with Si–C–N Shell Structure”, 
Materials Letters, 49 (2001) 318-323. 
96. K. Yamamoto , Y. Koga and S. Fujiwara , “XPS Studies of Amorphous SiCN Thin 
Films Prepared by Nitrogen Ion-Assisted Pulsed-Laser Deposition of SiC Target”, 
Diamond and Related Materials, 10 (2001) 1921-1926. 
97. Z. Zhang, X. Zang, T. Zheng ,H. Yu, Q. Liu, “Structural Study of Compartmental 
Complexes of Europium and Copper”, Journal of Molecular Structure, 478 (1999) 
23-27. 
98. L.N. Bùi, M. Thompson, N. B. McKeown, A. D. Romaschin, P. G. Kalman,＂ 
Surface modification of the Biomedical Polymer Poly (Ethylene Terephthalate)”, 
Analyst, 5 (1993) 463-474. 
99. Avila and I. Montero, L. Galán ,J. M Ripalda, and R. Levy, “Behavior of Oxygen 
Doped SiC Thin Films: An X-Ray Photoelectron Spectroscopy Study”, J. Appl. Phys, 
89 (2001) 212-216. 
100. H. Cherouali, G. Fantozzi, P. Reynaud, and D. Rouby D, “Analysis of Interfacial 
Sliding in Brittle-Matrix Composites During Push-Out and Push-Back Tests”, 
Materials Science and Engineering A, 250, (1998) 169-177. 
101. T. C. Wang, Y. L. Cheng, Y. L. Wang, T. E. Hsieh, G. J. Hwang and C. F. 
Chen,“Comparison of Charateristics and Integration of Copper Diffusion-Barrier 
Dielectrics”, Thin Solid Films,.498 (2006) 36-42. 
102. J.B. Vella, S.M. Smith, A.A. Volinsky, and I.S. Adhihetty, “Adhesion Quantification 
of Post-CMP Copper to Amorphous SiN Passivation by NanoIndentation”, Materials 
Research Society Symposium Processing, 649 (2001) Q6.1.1. 
103. S. Chhun. et al., “Impact of introducing CuSiN Self-Aligned Barriers in Advanced 
Copper Interconnects”, Microelectronic Engineering, 82 (2005) 587-593. 
  101
計畫成果自評 
 
一、研究內容與原計畫相符程度 
本三年期計畫之研究內容均依照原計畫申請書之規劃執行，依序針對多層金屬
內連線結構中複雜的多層薄膜界面系統以及透明導電薄膜結構，以奈米壓痕及奈米
刮痕測試進行界面強度分析。第一年完成脆性多孔性 SiO2 低介電常數薄膜與下層
SiC 蝕刻阻障層及上層 SiN 覆蓋層薄膜間之界面強度分析；第二年完成韌性銅膜與
上層 SiC 覆蓋層薄膜間之界面強度分析；第三年則完成 ZnO 透明導電薄膜與基板間
之界面強度分析。同時並完成界面鍵結結構等因素對界面附著強度影響之探討。 
 
二、達成預期目標情況 
本三年期計畫之研究成果充分達成原計畫申請書所預期之目標。 
第一年度完成之工作項目包括：完成多孔性 SiO2 低介電常數薄膜沉積，改變溶
液配方與製程條件，得到孔洞大小及孔隙率之薄膜；之後沈積 SiC/SiN 薄膜，得到
多層薄膜結構；並施以電漿處理，改變薄膜之鍵結型態及化學結構。同時完成薄膜
微結構及表面型態之觀察以及其鍵結型態與化學結構分析。之後分別完成以奈米壓
痕及奈米刮痕測試量測薄膜界面強度，觀察薄膜結構之變形及剝離行為，分析界面
破壞機制；同時完成鍵結型態及化學結構對界面附著強度影響之探討。 
第二年度完成之工作項目包括：完成以電化學法沉積銅膜，並以電漿輔助化學
氣相沈積法在晶片上沉積 SiC 覆蓋層薄膜，得到多層薄膜結構；施以電漿處理，改
變薄膜之鍵結型態及化學結構。同時完成銅膜及 SiC 薄膜微結構及表面型態之觀察
以及其成分、鍵結型態及化學結構分析。之後分別完成以奈米壓痕及奈米刮痕測試
量測薄膜界面強度，觀察薄膜結構之變形及剝離行為，分析界面破壞機制；同時完
成薄膜鍵結型態及化學結構對界面附著強度影響之探討。 
第三年度完成之工作項目則包括：完成以濺鍍法在基板鍍上 ZnO 透明導電膜，
並改變濺鍍條件；同時完成 ZnO 透明導電膜微結構及表面型態之觀察。之後分別完
成以奈米壓痕及奈米刮痕測試量測薄膜機械性質與界面強度，觀察薄膜結構之變形
及剝離行為，分析界面破壞機制；同時完成製程參數對界面附著強度影響之探討。 
 
  103
附錄—期刊論文發表 
 
2006 年 
1. Shou-Yi Chang*, Ting-Kui Chang, and Yu-Shuien Lee, “Deformation Behavior of 
Electrolessly Deposited Ultrafine Nanocrystalline Copper Films under 
Instrumented Nanoindentation”, Electrochemical and Solid-State Letters, 2006, 
APR, vol. 9 (4), pp. C73-C76. (SCI) Selected for Virtual Journal of Nanoscale 
Science & Technology, 2006, FEB 27, vol. 13 (8). NSC-94-2216-E-005-022 
2. Ying-Chao Sung, Chia-Han Lai, Su-Jien Lin, and Shou-Yi Chang*, “Early-Stage 
Nucleation Crystallography of Sensitization-Activated Palladium Catalysts and 
Electrolessly Deposited Copper Films”, Electrochemical and Solid-State Letters, 
2006, MAY, vol. 9 (5), pp. C85-C87. (SCI) NSC-94-2216-E-007-024 
3. Shou-Yi Chang*, Yu-Shuien Lee, and Ting-Kui Chang, “Nanomechanical 
Response and Creep Behavior of Electrolessly Deposited Copper Films under 
Nanoindentation Test”, Materials Science and Engineering A, 2006, MAY, vol. 
423 (1-2), pp. 52-56. (SCI) NSC-93-2216-E-005-018 
4. Chia-Han Lai, Wei-Shun Lai, Hua-Chun Chiue, Hung-Jen Chen, Shou-Yi Chang, 
and Su-Jien Lin*, “Effect of Nitrogen Addition on the Properties and Thermal 
Stability of Flourinated Amorphous Carbon Films”, Thin Solid Films, 2006, JUL, 
vol. 510 (1-2), pp. 125-133. (SCI) 
5. Liang-Guang Chen, Su-Jien Lin, and Shou-Yi Chang*, “Tensile Properties and 
Thermal Expansion Behaviors of Continuous Molybdenum Fiber Reinforced 
Aluminum Matrix Composites”, Composites Science and Technology, 2006, SEP, 
vol. 66 (11-12), pp. 1793-1802. (SCI) 
6. Shou-Yi Chang* and Yi-Chung Huang, “Nanomechanical Analyses of Porous 
SiO2 Low-Dielectric-Constant Films for Evaluation of Interconnect Structure 
Reliability”, Microelectronic Engineering, 2006, OCT, vol. 83 (10), pp. 
1940-1949. (SCI) NSC-94-2216-E-005-022 
7. Shou-Yi Chang*, Yu-Shuien Lee, Hsiang-Long Hsiao, and Ting-Kui Chang, 
“Mechanical Properties and Deformation Behavior of Amorphous Nickel- 
Phosphorous Films Measured by Nanoindentation Test”, Metallurgical and 
Materials Transactions A, 2006, OCT, vol. 37A (10), pp. 2939-2945. (SCI) 
NSC-94-2216-E-005-022 
8. Chia-Han Lai, Su-Jien Lin*, Jien-Wei Yeh, and Shou-Yi Chang, “Preparation and 
Characterization of AlCrTaTiZr Multi-element Nitride Coatings”, Surface & 
Coatings Technology, 2006, DEC, vol. 201 (6), pp. 3275-3280. (SCI) 
NSC-94-2120-M-007-007 
2007 年 
9. Shou-Yi Chang* and Yi-Chung Huang, “Analyses of Interface Adhesion between 
  105
Electrochemical Society, 2008, MAR, vol. 155 (3), pp. D234-D243. (SCI) 
Selected for Virtual Journal of Nanoscale Science & Technology, 2008, FEB 4, 
vol. 17 (5). NSC-96-2221-E-005-007 
19. Shou-Yi Chang, Hung-Chun Tsai, Jien-Yi Chang, Su-Jien Lin*, and Yee-Shyi 
Chang, “Analyses of Interface Adhesion between Porous SiOCH Low-k Film and 
SiCN Layers by Nanoindentation and Nanoscratch Tests”, Thin Solid Films, 2008, 
JUN, vol. 516 (16), pp. 5334-5338. (SCI) NSC-95-2221-E-005-075 
20. C.C. Tseng, J.H. Hsieh*, W. Wu, S.Y. Chang, and C.L. Chang, “Surface and 
Mechanical Characterization of TaN-Ag Nanocomposite Thin Films”, Thin Solid 
Films, 2008, JUN, vol. 516 (16), pp. 5424-5429. (SCI) NSC-94-2216-E-131-001 
21. Hung-Chun Tsai, Yee-Shyi Chang, and Shou-Yi Chang*, “Effect of Plasma 
Treatments on Interface Adhesion between SiOCH Ultra-Low-k Film and SiCN 
Etch Stop Layer”, Microelectronic Engineering, 2008, JUL, vol. 85 (7), pp. 
1658-1663. (SCI) NSC-96-2221-E-005-007 
22. Shou-Yi Chang*, Yi-Chung Huang, Hsin-Hsu Chu, Yian-Chi Hsiao, Nai-Hao 
Yang, and Chia-Feng Lin, “Low-Temperature Curing of Aluminum-Doped Zinc 
Oxide Films Assisted by Ultraviolet Exposure”, Scripta Materialia, 2008, SEP, 
vol. 59 (6), pp. 646-648. (SCI) NSC-96-2221-E-005-007 
23. Shou-Yi Chang*, Yian-Chi Hsiao, and Yi-Chung Huang, “Preparation and 
Mechanical Properties of Aluminum-Doped Zinc Oxide Transparent Conducting 
Films”, Surface & Coatings Technology, 2008, in Press. (SCI) NSC-96-2221-E- 
005-007 
本人於 7月 13日中午抵達新加坡後，即前往會場進行報到手續，當天下午則於會場與新
加坡大學及南洋科技大學多位教授會晤，談及薄膜機械性質分析方面之研究發展，之後並與
來自台灣之眾多學者交換研究心得。 
 
 
 
 
 
 
 
 
 
 
 
本人與來自國內外之學者合影 (右圖右一：國際知名學者 Z. Wang教授)。 
 
7月 14日上午與中午則與本人之博士班研究生黃奕中同學發表兩篇海報論文：(1) 「高
熱穩定性 AlCrTaTiZr 氮化物薄膜作為銅金屬化擴散阻障層  (High Thermal Stability of 
AlCrTaTiZr Nitride Film as Diffusion Barrier for Copper Metallization)」及 (2) 「殘留應力對 SiN
薄膜機械性質與界面附著強度之影響 (Effect of Residual Stress on Mechanical Properties and 
Interface Adhesion Strength of SiN Thin Films)」。該兩篇論文分別描述 AlCrTaTiZr氮化物薄膜
優異之擴散阻障性質以及薄膜機械性質與界面附著強度之特殊分析技術，吸引多位學者之關
注，紛紛向本人詢問論文相關之內容與研究成果。 
 
 
 
 
 
 
 
 
 
 
 
本人與所發表之兩篇海報論文合影。 
 
7月 14日下午於會場聆聽多場論文報告；傍晚則趁會議空檔，前往新加坡大學生物工程
處林水德教授實驗室參訪，瞭解其目前研究方向及相關成果，並與其共進晚餐。7月 15日上
午再聆聽多場論文報告後，於下午搭機返台。 
 
