Fitter report for DSP_FPGA_PARACOMM
Wed Feb 15 21:50:15 2023
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Bidir Pins
 15. Dual Purpose and Dedicated Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. PLL Summary
 19. PLL Usage
 20. Fitter Resource Utilization by Entity
 21. Delay Chain Summary
 22. Pad To Core Delay Chain Fanout
 23. Control Signals
 24. Global & Other Fast Signals
 25. Non-Global High Fan-Out Signals
 26. Fitter RAM Summary
 27. Routing Usage Summary
 28. LAB Logic Elements
 29. LAB-wide Signals
 30. LAB Signals Sourced
 31. LAB Signals Sourced Out
 32. LAB Distinct Inputs
 33. I/O Rules Summary
 34. I/O Rules Details
 35. I/O Rules Matrix
 36. Fitter Device Options
 37. Operating Settings and Conditions
 38. Estimated Delay Added for Hold Timing Summary
 39. Estimated Delay Added for Hold Timing Details
 40. Fitter Messages
 41. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Wed Feb 15 21:50:15 2023       ;
; Quartus II 64-Bit Version          ; 13.1.0 Build 162 10/23/2013 SJ Full Version ;
; Revision Name                      ; DSP_FPGA_PARACOMM                           ;
; Top-level Entity Name              ; PARA_COMM                                   ;
; Family                             ; Cyclone IV E                                ;
; Device                             ; EP4CE115F23I7                               ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 169 / 114,480 ( < 1 % )                     ;
;     Total combinational functions  ; 153 / 114,480 ( < 1 % )                     ;
;     Dedicated logic registers      ; 65 / 114,480 ( < 1 % )                      ;
; Total registers                    ; 65                                          ;
; Total pins                         ; 71 / 281 ( 25 % )                           ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 65,536 / 3,981,312 ( 2 % )                  ;
; Embedded Multiplier 9-bit elements ; 0 / 532 ( 0 % )                             ;
; Total PLLs                         ; 1 / 4 ( 25 % )                              ;
+------------------------------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CE115F23I7                         ;                                       ;
; Nominal Core Supply Voltage                                                ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                          ; -40                                   ;                                       ;
; Maximum Core Junction Temperature                                          ; 100                                   ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.52        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;  17.4%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+----------------------------------------------+
; I/O Assignment Warnings                      ;
+--------------+-------------------------------+
; Pin Name     ; Reason                        ;
+--------------+-------------------------------+
; RAMB_OUT[0]  ; Incomplete set of assignments ;
; RAMB_OUT[1]  ; Incomplete set of assignments ;
; RAMB_OUT[2]  ; Incomplete set of assignments ;
; RAMB_OUT[3]  ; Incomplete set of assignments ;
; RAMB_OUT[4]  ; Incomplete set of assignments ;
; RAMB_OUT[5]  ; Incomplete set of assignments ;
; RAMB_OUT[6]  ; Incomplete set of assignments ;
; RAMB_OUT[7]  ; Incomplete set of assignments ;
; RAMB_OUT[8]  ; Incomplete set of assignments ;
; RAMB_OUT[9]  ; Incomplete set of assignments ;
; RAMB_OUT[10] ; Incomplete set of assignments ;
; RAMB_OUT[11] ; Incomplete set of assignments ;
; RAMB_OUT[12] ; Incomplete set of assignments ;
; RAMB_OUT[13] ; Incomplete set of assignments ;
; RAMB_OUT[14] ; Incomplete set of assignments ;
; RAMB_OUT[15] ; Incomplete set of assignments ;
; CLK_DAC      ; Incomplete set of assignments ;
; FIRSTDATA    ; Incomplete set of assignments ;
; RESTOUT      ; Incomplete set of assignments ;
; CONVENT4     ; Incomplete set of assignments ;
; CS           ; Incomplete set of assignments ;
; RD           ; Incomplete set of assignments ;
; XD[0]        ; Incomplete set of assignments ;
; XD[1]        ; Incomplete set of assignments ;
; XD[2]        ; Incomplete set of assignments ;
; XD[3]        ; Incomplete set of assignments ;
; XD[4]        ; Incomplete set of assignments ;
; XD[5]        ; Incomplete set of assignments ;
; XD[6]        ; Incomplete set of assignments ;
; XD[7]        ; Incomplete set of assignments ;
; XD[8]        ; Incomplete set of assignments ;
; XD[9]        ; Incomplete set of assignments ;
; XD[10]       ; Incomplete set of assignments ;
; XD[11]       ; Incomplete set of assignments ;
; XD[12]       ; Incomplete set of assignments ;
; XD[13]       ; Incomplete set of assignments ;
; XD[14]       ; Incomplete set of assignments ;
; XD[15]       ; Incomplete set of assignments ;
; XZCS_7       ; Incomplete set of assignments ;
; XRD          ; Incomplete set of assignments ;
; XWE          ; Incomplete set of assignments ;
; XA[0]        ; Incomplete set of assignments ;
; XA[1]        ; Incomplete set of assignments ;
; XA[2]        ; Incomplete set of assignments ;
; XA[3]        ; Incomplete set of assignments ;
; XA[4]        ; Incomplete set of assignments ;
; XA[5]        ; Incomplete set of assignments ;
; XA[6]        ; Incomplete set of assignments ;
; XA[7]        ; Incomplete set of assignments ;
; XA[8]        ; Incomplete set of assignments ;
; XA[9]        ; Incomplete set of assignments ;
; XA[10]       ; Incomplete set of assignments ;
; XA[11]       ; Incomplete set of assignments ;
; CLK_30M      ; Incomplete set of assignments ;
; BUSY         ; Incomplete set of assignments ;
; INDATA[0]    ; Incomplete set of assignments ;
; INDATA[1]    ; Incomplete set of assignments ;
; INDATA[2]    ; Incomplete set of assignments ;
; INDATA[3]    ; Incomplete set of assignments ;
; INDATA[4]    ; Incomplete set of assignments ;
; INDATA[5]    ; Incomplete set of assignments ;
; INDATA[6]    ; Incomplete set of assignments ;
; INDATA[7]    ; Incomplete set of assignments ;
; INDATA[8]    ; Incomplete set of assignments ;
; INDATA[9]    ; Incomplete set of assignments ;
; INDATA[10]   ; Incomplete set of assignments ;
; INDATA[11]   ; Incomplete set of assignments ;
; INDATA[12]   ; Incomplete set of assignments ;
; INDATA[13]   ; Incomplete set of assignments ;
; INDATA[14]   ; Incomplete set of assignments ;
; INDATA[15]   ; Incomplete set of assignments ;
+--------------+-------------------------------+


+--------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                     ;
+---------------------+--------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]      ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+--------------------+----------------------------+--------------------------+
; Placement (by node) ;                    ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 409 ) ; 0.00 % ( 0 / 409 )         ; 0.00 % ( 0 / 409 )       ;
;     -- Achieved     ; 0.00 % ( 0 / 409 ) ; 0.00 % ( 0 / 409 )         ; 0.00 % ( 0 / 409 )       ;
;                     ;                    ;                            ;                          ;
; Routing (by net)    ;                    ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )   ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )   ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+--------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 396 )    ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 13 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/Github/Prj/output_files/DSP_FPGA_PARACOMM.pin.


+--------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                            ;
+---------------------------------------------+----------------------------+
; Resource                                    ; Usage                      ;
+---------------------------------------------+----------------------------+
; Total logic elements                        ; 169 / 114,480 ( < 1 % )    ;
;     -- Combinational with no register       ; 104                        ;
;     -- Register only                        ; 16                         ;
;     -- Combinational with a register        ; 49                         ;
;                                             ;                            ;
; Logic element usage by number of LUT inputs ;                            ;
;     -- 4 input functions                    ; 58                         ;
;     -- 3 input functions                    ; 53                         ;
;     -- <=2 input functions                  ; 42                         ;
;     -- Register only                        ; 16                         ;
;                                             ;                            ;
; Logic elements by mode                      ;                            ;
;     -- normal mode                          ; 123                        ;
;     -- arithmetic mode                      ; 30                         ;
;                                             ;                            ;
; Total registers*                            ; 65 / 115,813 ( < 1 % )     ;
;     -- Dedicated logic registers            ; 65 / 114,480 ( < 1 % )     ;
;     -- I/O registers                        ; 0 / 1,333 ( 0 % )          ;
;                                             ;                            ;
; Total LABs:  partially or completely used   ; 19 / 7,155 ( < 1 % )       ;
; Virtual pins                                ; 0                          ;
; I/O pins                                    ; 71 / 281 ( 25 % )          ;
;     -- Clock pins                           ; 2 / 7 ( 29 % )             ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )              ;
;                                             ;                            ;
; Global signals                              ; 4                          ;
; M9Ks                                        ; 8 / 432 ( 2 % )            ;
; Total block memory bits                     ; 65,536 / 3,981,312 ( 2 % ) ;
; Total block memory implementation bits      ; 73,728 / 3,981,312 ( 2 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 532 ( 0 % )            ;
; PLLs                                        ; 1 / 4 ( 25 % )             ;
; Global clocks                               ; 4 / 20 ( 20 % )            ;
; JTAGs                                       ; 0 / 1 ( 0 % )              ;
; CRC blocks                                  ; 0 / 1 ( 0 % )              ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )              ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )              ;
; Average interconnect usage (total/H/V)      ; 0% / 0% / 0%               ;
; Peak interconnect usage (total/H/V)         ; 4% / 3% / 4%               ;
; Maximum fan-out                             ; 52                         ;
; Highest non-global fan-out                  ; 31                         ;
; Total fan-out                               ; 1054                       ;
; Average fan-out                             ; 2.55                       ;
+---------------------------------------------+----------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                           ;
+---------------------------------------------+------------------------+--------------------------------+
; Statistic                                   ; Top                    ; hard_block:auto_generated_inst ;
+---------------------------------------------+------------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                    ; Low                            ;
;                                             ;                        ;                                ;
; Total logic elements                        ; 169 / 114480 ( < 1 % ) ; 0 / 114480 ( 0 % )             ;
;     -- Combinational with no register       ; 104                    ; 0                              ;
;     -- Register only                        ; 16                     ; 0                              ;
;     -- Combinational with a register        ; 49                     ; 0                              ;
;                                             ;                        ;                                ;
; Logic element usage by number of LUT inputs ;                        ;                                ;
;     -- 4 input functions                    ; 58                     ; 0                              ;
;     -- 3 input functions                    ; 53                     ; 0                              ;
;     -- <=2 input functions                  ; 42                     ; 0                              ;
;     -- Register only                        ; 16                     ; 0                              ;
;                                             ;                        ;                                ;
; Logic elements by mode                      ;                        ;                                ;
;     -- normal mode                          ; 123                    ; 0                              ;
;     -- arithmetic mode                      ; 30                     ; 0                              ;
;                                             ;                        ;                                ;
; Total registers                             ; 65                     ; 0                              ;
;     -- Dedicated logic registers            ; 65 / 114480 ( < 1 % )  ; 0 / 114480 ( 0 % )             ;
;     -- I/O registers                        ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Total LABs:  partially or completely used   ; 19 / 7155 ( < 1 % )    ; 0 / 7155 ( 0 % )               ;
;                                             ;                        ;                                ;
; Virtual pins                                ; 0                      ; 0                              ;
; I/O pins                                    ; 71                     ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 532 ( 0 % )        ; 0 / 532 ( 0 % )                ;
; Total memory bits                           ; 65536                  ; 0                              ;
; Total RAM block bits                        ; 73728                  ; 0                              ;
; PLL                                         ; 0 / 4 ( 0 % )          ; 1 / 4 ( 25 % )                 ;
; M9K                                         ; 8 / 432 ( 1 % )        ; 0 / 432 ( 0 % )                ;
; Clock control block                         ; 3 / 24 ( 12 % )        ; 2 / 24 ( 8 % )                 ;
;                                             ;                        ;                                ;
; Connections                                 ;                        ;                                ;
;     -- Input Connections                    ; 69                     ; 1                              ;
;     -- Registered Input Connections         ; 52                     ; 0                              ;
;     -- Output Connections                   ; 17                     ; 53                             ;
;     -- Registered Output Connections        ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Internal Connections                        ;                        ;                                ;
;     -- Total Connections                    ; 1046                   ; 62                             ;
;     -- Registered Connections               ; 291                    ; 0                              ;
;                                             ;                        ;                                ;
; External Connections                        ;                        ;                                ;
;     -- Top                                  ; 32                     ; 54                             ;
;     -- hard_block:auto_generated_inst       ; 54                     ; 0                              ;
;                                             ;                        ;                                ;
; Partition Interface                         ;                        ;                                ;
;     -- Input Ports                          ; 34                     ; 1                              ;
;     -- Output Ports                         ; 21                     ; 2                              ;
;     -- Bidir Ports                          ; 16                     ; 0                              ;
;                                             ;                        ;                                ;
; Registered Ports                            ;                        ;                                ;
;     -- Registered Input Ports               ; 0                      ; 0                              ;
;     -- Registered Output Ports              ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Port Connectivity                           ;                        ;                                ;
;     -- Input Ports driven by GND            ; 0                      ; 0                              ;
;     -- Output Ports driven by GND           ; 0                      ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                      ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                      ; 0                              ;
;     -- Input Ports with no Source           ; 0                      ; 0                              ;
;     -- Output Ports with no Source          ; 0                      ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                      ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                      ; 0                              ;
+---------------------------------------------+------------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                      ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; BUSY       ; B22   ; 6        ; 115          ; 60           ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; CLK_30M    ; G1    ; 1        ; 0            ; 36           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; FIRSTDATA  ; AA12  ; 4        ; 58           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; INDATA[0]  ; F22   ; 6        ; 115          ; 48           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; INDATA[10] ; B9    ; 8        ; 52           ; 73           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; INDATA[11] ; C20   ; 6        ; 115          ; 61           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; INDATA[12] ; D17   ; 7        ; 107          ; 73           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; INDATA[13] ; B19   ; 7        ; 94           ; 73           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; INDATA[14] ; C18   ; 7        ; 107          ; 73           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; INDATA[15] ; A9    ; 8        ; 52           ; 73           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; INDATA[1]  ; E22   ; 6        ; 115          ; 52           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; INDATA[2]  ; H21   ; 6        ; 115          ; 46           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; INDATA[3]  ; A10   ; 8        ; 52           ; 73           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; INDATA[4]  ; C22   ; 6        ; 115          ; 59           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; INDATA[5]  ; E16   ; 7        ; 111          ; 73           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; INDATA[6]  ; C19   ; 7        ; 102          ; 73           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; INDATA[7]  ; B10   ; 8        ; 52           ; 73           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; INDATA[8]  ; F14   ; 7        ; 109          ; 73           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; INDATA[9]  ; A19   ; 7        ; 94           ; 73           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; XA[0]      ; J18   ; 6        ; 115          ; 47           ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; XA[10]     ; D22   ; 6        ; 115          ; 55           ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; XA[11]     ; D10   ; 8        ; 54           ; 73           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; XA[1]      ; F11   ; 7        ; 58           ; 73           ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; XA[2]      ; H20   ; 6        ; 115          ; 51           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; XA[3]      ; H19   ; 6        ; 115          ; 51           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; XA[4]      ; H18   ; 6        ; 115          ; 53           ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; XA[5]      ; D19   ; 7        ; 102          ; 73           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; XA[6]      ; B18   ; 7        ; 89           ; 73           ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; XA[7]      ; B13   ; 7        ; 60           ; 73           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; XA[8]      ; E21   ; 6        ; 115          ; 52           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; XA[9]      ; B7    ; 8        ; 38           ; 73           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; XRD        ; A13   ; 7        ; 60           ; 73           ; 0            ; 31                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; XWE        ; C13   ; 7        ; 79           ; 73           ; 0            ; 19                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; XZCS_7     ; AB12  ; 4        ; 58           ; 0            ; 0            ; 15                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; CLK_DAC      ; AA3   ; 3        ; 5            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; CONVENT4     ; F17   ; 6        ; 115          ; 68           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; CS           ; J20   ; 6        ; 115          ; 49           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; RAMB_OUT[0]  ; F19   ; 6        ; 115          ; 56           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; RAMB_OUT[10] ; C17   ; 7        ; 96           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; RAMB_OUT[11] ; E11   ; 7        ; 58           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; RAMB_OUT[12] ; D20   ; 6        ; 115          ; 67           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; RAMB_OUT[13] ; B21   ; 6        ; 115          ; 61           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; RAMB_OUT[14] ; D18   ; 7        ; 107          ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; RAMB_OUT[15] ; D21   ; 6        ; 115          ; 55           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; RAMB_OUT[1]  ; F20   ; 6        ; 115          ; 56           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; RAMB_OUT[2]  ; G18   ; 6        ; 115          ; 57           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; RAMB_OUT[3]  ; E12   ; 7        ; 58           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; RAMB_OUT[4]  ; C21   ; 6        ; 115          ; 59           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; RAMB_OUT[5]  ; C10   ; 8        ; 47           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; RAMB_OUT[6]  ; A8    ; 8        ; 42           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; RAMB_OUT[7]  ; A20   ; 7        ; 100          ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; RAMB_OUT[8]  ; B20   ; 7        ; 100          ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; RAMB_OUT[9]  ; B8    ; 8        ; 42           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; RD           ; F21   ; 6        ; 115          ; 49           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; RESTOUT      ; V5    ; 3        ; 1            ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+--------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------+------+----------------------------------+---------------------+
; Name   ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination                ; Termination Control Block ; Location assigned by ; Load ; Output Enable Source             ; Output Enable Group ;
+--------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------+------+----------------------------------+---------------------+
; XD[0]  ; A16   ; 7        ; 85           ; 73           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; Fitter               ; 0 pF ; DATABUS_SWAP:U1|XD~16 (inverted) ; -                   ;
; XD[10] ; E15   ; 7        ; 87           ; 73           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; Fitter               ; 0 pF ; DATABUS_SWAP:U1|XD~16 (inverted) ; -                   ;
; XD[11] ; B17   ; 7        ; 85           ; 73           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; Fitter               ; 0 pF ; DATABUS_SWAP:U1|XD~16 (inverted) ; -                   ;
; XD[12] ; B16   ; 7        ; 85           ; 73           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; Fitter               ; 0 pF ; DATABUS_SWAP:U1|XD~16 (inverted) ; -                   ;
; XD[13] ; A18   ; 7        ; 89           ; 73           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; Fitter               ; 0 pF ; DATABUS_SWAP:U1|XD~16 (inverted) ; -                   ;
; XD[14] ; F13   ; 7        ; 81           ; 73           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; Fitter               ; 0 pF ; DATABUS_SWAP:U1|XD~16 (inverted) ; -                   ;
; XD[15] ; C15   ; 7        ; 83           ; 73           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; Fitter               ; 0 pF ; DATABUS_SWAP:U1|XD~16 (inverted) ; -                   ;
; XD[1]  ; D15   ; 7        ; 89           ; 73           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; Fitter               ; 0 pF ; DATABUS_SWAP:U1|XD~16 (inverted) ; -                   ;
; XD[2]  ; A17   ; 7        ; 87           ; 73           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; Fitter               ; 0 pF ; DATABUS_SWAP:U1|XD~16 (inverted) ; -                   ;
; XD[3]  ; D13   ; 7        ; 79           ; 73           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; Fitter               ; 0 pF ; DATABUS_SWAP:U1|XD~16 (inverted) ; -                   ;
; XD[4]  ; A14   ; 7        ; 62           ; 73           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; Fitter               ; 0 pF ; DATABUS_SWAP:U1|XD~16 (inverted) ; -                   ;
; XD[5]  ; E14   ; 7        ; 81           ; 73           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; Fitter               ; 0 pF ; DATABUS_SWAP:U1|XD~16 (inverted) ; -                   ;
; XD[6]  ; B15   ; 7        ; 81           ; 73           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; Fitter               ; 0 pF ; DATABUS_SWAP:U1|XD~16 (inverted) ; -                   ;
; XD[7]  ; E13   ; 7        ; 65           ; 73           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; Fitter               ; 0 pF ; DATABUS_SWAP:U1|XD~16 (inverted) ; -                   ;
; XD[8]  ; B14   ; 7        ; 62           ; 73           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; Fitter               ; 0 pF ; DATABUS_SWAP:U1|XD~16 (inverted) ; -                   ;
; XD[9]  ; A15   ; 7        ; 81           ; 73           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; Fitter               ; 0 pF ; DATABUS_SWAP:U1|XD~16 (inverted) ; -                   ;
+--------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------+------+----------------------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                      ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                                 ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+
; D1       ; DIFFIO_L5n, DATA1, ASDO                  ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; E2       ; DIFFIO_L8p, FLASH_nCE, nCSO              ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; K6       ; nSTATUS                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; K2       ; DCLK                                     ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; K1       ; DATA0                                    ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; K5       ; nCONFIG                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; L3       ; nCE                                      ; -                        ; -                       ; Dedicated Programming Pin ;
; M18      ; CONF_DONE                                ; -                        ; -                       ; Dedicated Programming Pin ;
; M17      ; MSEL0                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; L18      ; MSEL1                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; L17      ; MSEL2                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; K20      ; MSEL3                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; K22      ; DIFFIO_R23n, nCEO                        ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; E22      ; DIFFIO_R15n, nWE                         ; Use as regular IO        ; INDATA[1]               ; Dual Purpose Pin          ;
; E21      ; DIFFIO_R15p, nOE                         ; Use as regular IO        ; XA[8]                   ; Dual Purpose Pin          ;
; F20      ; DIFFIO_R13n, nAVD                        ; Use as regular IO        ; RAMB_OUT[1]             ; Dual Purpose Pin          ;
; F19      ; DIFFIO_R13p                              ; Use as regular IO        ; RAMB_OUT[0]             ; Dual Purpose Pin          ;
; G18      ; DIFFIO_R12n, PADD23                      ; Use as regular IO        ; RAMB_OUT[2]             ; Dual Purpose Pin          ;
; B22      ; DIFFIO_R9n, PADD22                       ; Use as regular IO        ; BUSY                    ; Dual Purpose Pin          ;
; B21      ; DIFFIO_R9p, PADD21                       ; Use as regular IO        ; RAMB_OUT[13]            ; Dual Purpose Pin          ;
; C20      ; DIFFIO_R8n, PADD20, DQS2R/CQ3R,CDPCLK5   ; Use as regular IO        ; INDATA[11]              ; Dual Purpose Pin          ;
; B18      ; DIFFIO_T53p, PADD0                       ; Use as regular IO        ; XA[6]                   ; Dual Purpose Pin          ;
; A17      ; DIFFIO_T50n, PADD1                       ; Use as regular IO        ; XD[2]                   ; Dual Purpose Pin          ;
; B17      ; DIFFIO_T50p, PADD2                       ; Use as regular IO        ; XD[11]                  ; Dual Purpose Pin          ;
; E14      ; DIFFIO_T46n, PADD3                       ; Use as regular IO        ; XD[5]                   ; Dual Purpose Pin          ;
; F13      ; DIFFIO_T46p, PADD4, DQS2T/CQ3T,DPCLK8    ; Use as regular IO        ; XD[14]                  ; Dual Purpose Pin          ;
; A15      ; DIFFIO_T45n, PADD5                       ; Use as regular IO        ; XD[9]                   ; Dual Purpose Pin          ;
; B15      ; DIFFIO_T45p, PADD6                       ; Use as regular IO        ; XD[6]                   ; Dual Purpose Pin          ;
; C13      ; DIFFIO_T44n, PADD7                       ; Use as regular IO        ; XWE                     ; Dual Purpose Pin          ;
; D13      ; DIFFIO_T44p, PADD8                       ; Use as regular IO        ; XD[3]                   ; Dual Purpose Pin          ;
; A14      ; DIFFIO_T36n, PADD9                       ; Use as regular IO        ; XD[4]                   ; Dual Purpose Pin          ;
; B14      ; DIFFIO_T36p, PADD10                      ; Use as regular IO        ; XD[8]                   ; Dual Purpose Pin          ;
; A13      ; DIFFIO_T35n, PADD11                      ; Use as regular IO        ; XRD                     ; Dual Purpose Pin          ;
; B13      ; DIFFIO_T35p, PADD12, DQS4T/CQ5T,DPCLK9   ; Use as regular IO        ; XA[7]                   ; Dual Purpose Pin          ;
; E11      ; DIFFIO_T32n, PADD13                      ; Use as regular IO        ; RAMB_OUT[11]            ; Dual Purpose Pin          ;
; F11      ; DIFFIO_T32p, PADD14                      ; Use as regular IO        ; XA[1]                   ; Dual Purpose Pin          ;
; B10      ; DIFFIO_T30p, PADD15                      ; Use as regular IO        ; INDATA[7]               ; Dual Purpose Pin          ;
; A9       ; DIFFIO_T29n, PADD16                      ; Use as regular IO        ; INDATA[15]              ; Dual Purpose Pin          ;
; B9       ; DIFFIO_T29p, PADD17, DQS5T/CQ5T#,DPCLK10 ; Use as regular IO        ; INDATA[10]              ; Dual Purpose Pin          ;
; A8       ; DIFFIO_T25n, DATA2                       ; Use as regular IO        ; RAMB_OUT[6]             ; Dual Purpose Pin          ;
; B8       ; DIFFIO_T25p, DATA3                       ; Use as regular IO        ; RAMB_OUT[9]             ; Dual Purpose Pin          ;
; B7       ; DIFFIO_T23p, DATA4                       ; Use as regular IO        ; XA[9]                   ; Dual Purpose Pin          ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 5 / 29 ( 17 % )  ; 2.5V          ; --           ;
; 2        ; 0 / 37 ( 0 % )   ; 2.5V          ; --           ;
; 3        ; 2 / 36 ( 6 % )   ; 2.5V          ; --           ;
; 4        ; 2 / 36 ( 6 % )   ; 2.5V          ; --           ;
; 5        ; 0 / 35 ( 0 % )   ; 2.5V          ; --           ;
; 6        ; 23 / 33 ( 70 % ) ; 2.5V          ; --           ;
; 7        ; 35 / 38 ( 92 % ) ; 2.5V          ; --           ;
; 8        ; 9 / 37 ( 24 % )  ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A3       ; 521        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 510        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 502        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 493        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 491        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 487        ; 8        ; RAMB_OUT[6]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A9       ; 478        ; 8        ; INDATA[15]                                                ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A10      ; 476        ; 8        ; INDATA[3]                                                 ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A11      ; 472        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A12      ; 470        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A13      ; 462        ; 7        ; XRD                                                       ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A14      ; 460        ; 7        ; XD[4]                                                     ; bidir  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A15      ; 440        ; 7        ; XD[9]                                                     ; bidir  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A16      ; 431        ; 7        ; XD[0]                                                     ; bidir  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A17      ; 429        ; 7        ; XD[2]                                                     ; bidir  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A18      ; 423        ; 7        ; XD[13]                                                    ; bidir  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A19      ; 421        ; 7        ; INDATA[9]                                                 ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A20      ; 415        ; 7        ; RAMB_OUT[7]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A21      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 102        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA2      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 135        ; 3        ; CLK_DAC                                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AA4      ; 139        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA5      ; 141        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA6      ; 146        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA7      ; 161        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA8      ; 169        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA9      ; 171        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA10     ; 185        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ; 199        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA12     ; 201        ; 4        ; FIRSTDATA                                                 ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AA13     ; 205        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA14     ; 211        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA15     ; 217        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA16     ; 223        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA17     ; 238        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA18     ; 240        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA19     ; 241        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA20     ; 245        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA21     ; 273        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA22     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB1      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB3      ; 136        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB4      ; 140        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB5      ; 148        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB6      ; 147        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB7      ; 162        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB8      ; 170        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB9      ; 172        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB10     ; 186        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB11     ; 200        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB12     ; 202        ; 4        ; XZCS_7                                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AB13     ; 206        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB14     ; 212        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 218        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB16     ; 224        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB17     ; 239        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB18     ; 237        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ; 242        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB20     ; 246        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB21     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ; 3          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B2       ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B3       ; 522        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 511        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 503        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B6       ; 494        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 492        ; 8        ; XA[9]                                                     ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B8       ; 488        ; 8        ; RAMB_OUT[9]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B9       ; 479        ; 8        ; INDATA[10]                                                ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B10      ; 477        ; 8        ; INDATA[7]                                                 ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B11      ; 473        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B12      ; 471        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B13      ; 463        ; 7        ; XA[7]                                                     ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B14      ; 461        ; 7        ; XD[8]                                                     ; bidir  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B15      ; 441        ; 7        ; XD[6]                                                     ; bidir  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B16      ; 432        ; 7        ; XD[12]                                                    ; bidir  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B17      ; 430        ; 7        ; XD[11]                                                    ; bidir  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B18      ; 424        ; 7        ; XA[6]                                                     ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B19      ; 420        ; 7        ; INDATA[13]                                                ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B20      ; 414        ; 7        ; RAMB_OUT[8]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B21      ; 381        ; 6        ; RAMB_OUT[13]                                              ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; B22      ; 380        ; 6        ; BUSY                                                      ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; C1       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C2       ; 7          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 532        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 533        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 508        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 498        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 497        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C10      ; 484        ; 8        ; RAMB_OUT[5]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ; 442        ; 7        ; XWE                                                       ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 437        ; 7        ; XD[15]                                                    ; bidir  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C17      ; 419        ; 7        ; RAMB_OUT[10]                                              ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C18      ; 407        ; 7        ; INDATA[14]                                                ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C19      ; 412        ; 7        ; INDATA[6]                                                 ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C20      ; 382        ; 6        ; INDATA[11]                                                ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; C21      ; 379        ; 6        ; RAMB_OUT[4]                                               ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; C22      ; 378        ; 6        ; INDATA[4]                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; D1       ; 10         ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; D2       ; 9          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D5       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D6       ; 525        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D7       ; 509        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D8       ; 499        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D10      ; 474        ; 8        ; XA[11]                                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D11      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D12      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D13      ; 443        ; 7        ; XD[3]                                                     ; bidir  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D14      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D15      ; 425        ; 7        ; XD[1]                                                     ; bidir  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D17      ; 409        ; 7        ; INDATA[12]                                                ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D18      ; 408        ; 7        ; RAMB_OUT[14]                                              ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D19      ; 413        ; 7        ; XA[5]                                                     ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D20      ; 394        ; 6        ; RAMB_OUT[12]                                              ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; D21      ; 371        ; 6        ; RAMB_OUT[15]                                              ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; D22      ; 370        ; 6        ; XA[10]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; E1       ; 17         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E2       ; 16         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; E3       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E4       ; 5          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E5       ; 537        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E6       ; 538        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ; 526        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ; 500        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ; 495        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E11      ; 468        ; 7        ; RAMB_OUT[11]                                              ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E12      ; 467        ; 7        ; RAMB_OUT[3]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E13      ; 457        ; 7        ; XD[7]                                                     ; bidir  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E14      ; 438        ; 7        ; XD[5]                                                     ; bidir  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E15      ; 426        ; 7        ; XD[10]                                                    ; bidir  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E16      ; 402        ; 7        ; INDATA[5]                                                 ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E17      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E18      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E21      ; 367        ; 6        ; XA[8]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; E22      ; 366        ; 6        ; INDATA[1]                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F1       ; 19         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 18         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F5       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F7       ; 534        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 517        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ; 536        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F10      ; 505        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F11      ; 469        ; 7        ; XA[1]                                                     ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F13      ; 439        ; 7        ; XD[14]                                                    ; bidir  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F14      ; 405        ; 7        ; INDATA[8]                                                 ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F15      ; 403        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F17      ; 395        ; 6        ; CONVENT4                                                  ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F18      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F19      ; 373        ; 6        ; RAMB_OUT[0]                                               ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F20      ; 372        ; 6        ; RAMB_OUT[1]                                               ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F21      ; 360        ; 6        ; RD                                                        ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F22      ; 359        ; 6        ; INDATA[0]                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G1       ; 64         ; 1        ; CLK_30M                                                   ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G3       ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G4       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G5       ; 4          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G6       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G18      ; 374        ; 6        ; RAMB_OUT[2]                                               ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 338        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G22      ; 337        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H1       ; 30         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H2       ; 29         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H3       ; 15         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H4       ; 20         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H5       ; 21         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H6       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H7       ; 0          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H18      ; 368        ; 6        ; XA[4]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; H19      ; 365        ; 6        ; XA[3]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; H20      ; 364        ; 6        ; XA[2]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; H21      ; 354        ; 6        ; INDATA[2]                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; H22      ; 353        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J1       ; 51         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ; 50         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J3       ; 41         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J4       ; 27         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J18      ; 356        ; 6        ; XA[0]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J20      ; 361        ; 6        ; CS                                                        ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J21      ; 352        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J22      ; 351        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 56         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; K2       ; 55         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; K3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K5       ; 57         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K6       ; 24         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K18      ; 355        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K19      ; 348        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K20      ; 343        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 350        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 349        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L1       ; 60         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L2       ; 59         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L3       ; 62         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L4       ; 61         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; L5       ; 58         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 67         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ; 342        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 341        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L21      ; 346        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L22      ; 345        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 72         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 71         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M3       ; 74         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 73         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M5       ; 78         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M6       ; 68         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M16      ; 284        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M17      ; 340        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ; 339        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ; 329        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M20      ; 328        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M21      ; 327        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M22      ; 326        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ; 76         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 75         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N5       ; 84         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N6       ; 92         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ; 323        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N19      ; 316        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N20      ; 314        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N21      ; 325        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N22      ; 324        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 80         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 79         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 86         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P4       ; 85         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P5       ; 91         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P18      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 305        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P21      ; 309        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P22      ; 308        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ; 82         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ; 81         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R3       ; 94         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R4       ; 93         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R5       ; 121        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R16      ; 262        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R17      ; 282        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R19      ; 300        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R20      ; 295        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R21      ; 304        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R22      ; 303        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ; 66         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T2       ; 65         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T3       ; 100        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T4       ; 122        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T5       ; 123        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T6       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ; 236        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T16      ; 261        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T17      ; 275        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T18      ; 276        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T19      ; 290        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T20      ; 289        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T21      ; 336        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T22      ; 335        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U1       ; 88         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U2       ; 87         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U9       ; 157        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U10      ; 166        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U11      ; 181        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; U12      ; 219        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U14      ; 231        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U18      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ; 283        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U21      ; 298        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U22      ; 297        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V1       ; 90         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V2       ; 89         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V3       ; 104        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V4       ; 103        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V5       ; 129        ; 3        ; RESTOUT                                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V8       ; 158        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V9       ; 164        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V10      ; 165        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V11      ; 182        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V12      ; 213        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V13      ; 225        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V14      ; 229        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V15      ; 232        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V16      ; 257        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V17      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 294        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V22      ; 293        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 96         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W2       ; 95         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W5       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W6       ; 137        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W7       ; 150        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W8       ; 159        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W9       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W10      ; 183        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W11      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W12      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W13      ; 215        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W14      ; 226        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W15      ; 233        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W17      ; 243        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W18      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W19      ; 279        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; W20      ; 277        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W21      ; 288        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W22      ; 287        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y1       ; 98         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y2       ; 97         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y3       ; 133        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y4       ; 132        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y6       ; 134        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y7       ; 151        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y8       ; 163        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 184        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y13      ; 216        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ; 221        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y15      ; 222        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y17      ; 244        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y21      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y22      ; 281        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-----------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                         ;
+-------------------------------+---------------------------------------------------------------------+
; Name                          ; PLL_IP:U0|altpll:altpll_component|PLL_IP_altpll:auto_generated|pll1 ;
+-------------------------------+---------------------------------------------------------------------+
; SDC pin name                  ; U0|altpll_component|auto_generated|pll1                             ;
; PLL mode                      ; Normal                                                              ;
; Compensate clock              ; clock0                                                              ;
; Compensated input/output pins ; --                                                                  ;
; Switchover type               ; --                                                                  ;
; Input frequency 0             ; 30.0 MHz                                                            ;
; Input frequency 1             ; --                                                                  ;
; Nominal PFD frequency         ; 30.0 MHz                                                            ;
; Nominal VCO frequency         ; 600.0 MHz                                                           ;
; VCO post scale K counter      ; 2                                                                   ;
; VCO frequency control         ; Auto                                                                ;
; VCO phase shift step          ; 208 ps                                                              ;
; VCO multiply                  ; --                                                                  ;
; VCO divide                    ; --                                                                  ;
; Freq min lock                 ; 15.0 MHz                                                            ;
; Freq max lock                 ; 32.51 MHz                                                           ;
; M VCO Tap                     ; 0                                                                   ;
; M Initial                     ; 1                                                                   ;
; M value                       ; 20                                                                  ;
; N value                       ; 1                                                                   ;
; Charge pump current           ; setting 1                                                           ;
; Loop filter resistance        ; setting 24                                                          ;
; Loop filter capacitance       ; setting 0                                                           ;
; Bandwidth                     ; 450 kHz to 980 kHz                                                  ;
; Bandwidth type                ; Medium                                                              ;
; Real time reconfigurable      ; Off                                                                 ;
; Scan chain MIF file           ; --                                                                  ;
; Preserve PLL counter order    ; Off                                                                 ;
; PLL location                  ; PLL_1                                                               ;
; Inclk0 signal                 ; CLK_30M                                                             ;
; Inclk1 signal                 ; --                                                                  ;
; Inclk0 signal type            ; Dedicated Pin                                                       ;
; Inclk1 signal type            ; --                                                                  ;
+-------------------------------+---------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                ;
+---------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+------------------------------------------------+
; Name                                                                            ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                   ;
+---------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+------------------------------------------------+
; PLL_IP:U0|altpll:altpll_component|PLL_IP_altpll:auto_generated|wire_pll1_clk[0] ; clock0       ; 5    ; 2   ; 75.0 MHz         ; 0 (0 ps)    ; 5.63 (208 ps)    ; 50/50      ; C1      ; 8             ; 4/4 Even   ; --            ; 1       ; 0       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; PLL_IP:U0|altpll:altpll_component|PLL_IP_altpll:auto_generated|wire_pll1_clk[1] ; clock1       ; 5    ; 3   ; 50.0 MHz         ; 0 (0 ps)    ; 3.75 (208 ps)    ; 50/50      ; C0      ; 12            ; 6/6 Even   ; --            ; 1       ; 0       ; U0|altpll_component|auto_generated|pll1|clk[1] ;
+---------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                              ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                     ; Library Name ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------+--------------+
; |PARA_COMM                                ; 169 (0)     ; 65 (0)                    ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 71   ; 0            ; 104 (0)      ; 16 (0)            ; 49 (0)           ; |PARA_COMM                                                                              ; work         ;
;    |AD7606_DRIVER:U5|                     ; 59 (0)      ; 44 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 16 (0)            ; 28 (0)           ; |PARA_COMM|AD7606_DRIVER:U5                                                             ; work         ;
;       |CONVENT:U2|                        ; 8 (8)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 5 (5)            ; |PARA_COMM|AD7606_DRIVER:U5|CONVENT:U2                                                  ; work         ;
;       |HIGN:U5|                           ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |PARA_COMM|AD7606_DRIVER:U5|HIGN:U5                                                     ; work         ;
;       |READ1:U3|                          ; 41 (41)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 15 (15)           ; 17 (17)          ; |PARA_COMM|AD7606_DRIVER:U5|READ1:U3                                                    ; work         ;
;       |REST:U1|                           ; 9 (9)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 6 (6)            ; |PARA_COMM|AD7606_DRIVER:U5|REST:U1                                                     ; work         ;
;    |DATABUS_SWAP:U1|                      ; 17 (17)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 0 (0)            ; |PARA_COMM|DATABUS_SWAP:U1                                                              ; work         ;
;    |DSPWR_FPGARE_CTRL:U3|                 ; 30 (30)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 0 (0)             ; 12 (12)          ; |PARA_COMM|DSPWR_FPGARE_CTRL:U3                                                         ; work         ;
;    |FPGAWR_DSPRE_CTRL:U2|                 ; 65 (65)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 54 (54)      ; 0 (0)             ; 11 (11)          ; |PARA_COMM|FPGAWR_DSPRE_CTRL:U2                                                         ; work         ;
;    |PLL_IP:U0|                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |PARA_COMM|PLL_IP:U0                                                                    ; work         ;
;       |altpll:altpll_component|           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |PARA_COMM|PLL_IP:U0|altpll:altpll_component                                            ; work         ;
;          |PLL_IP_altpll:auto_generated|   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |PARA_COMM|PLL_IP:U0|altpll:altpll_component|PLL_IP_altpll:auto_generated               ; work         ;
;    |RAM_2_PORT:U4|                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |PARA_COMM|RAM_2_PORT:U4                                                                ; work         ;
;       |altsyncram:altsyncram_component|   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |PARA_COMM|RAM_2_PORT:U4|altsyncram:altsyncram_component                                ; work         ;
;          |altsyncram_auq3:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |PARA_COMM|RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated ; work         ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                          ;
+--------------+----------+---------------+---------------+-----------------------+-----+------+
; Name         ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+--------------+----------+---------------+---------------+-----------------------+-----+------+
; RAMB_OUT[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RAMB_OUT[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RAMB_OUT[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RAMB_OUT[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RAMB_OUT[4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RAMB_OUT[5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RAMB_OUT[6]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RAMB_OUT[7]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RAMB_OUT[8]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RAMB_OUT[9]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RAMB_OUT[10] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RAMB_OUT[11] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RAMB_OUT[12] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RAMB_OUT[13] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RAMB_OUT[14] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RAMB_OUT[15] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; CLK_DAC      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FIRSTDATA    ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; RESTOUT      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; CONVENT4     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; CS           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RD           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; XD[0]        ; Bidir    ; (6) 1211 ps   ; --            ; --                    ; --  ; --   ;
; XD[1]        ; Bidir    ; --            ; (6) 1211 ps   ; --                    ; --  ; --   ;
; XD[2]        ; Bidir    ; --            ; (6) 1211 ps   ; --                    ; --  ; --   ;
; XD[3]        ; Bidir    ; (6) 1211 ps   ; --            ; --                    ; --  ; --   ;
; XD[4]        ; Bidir    ; --            ; (6) 1211 ps   ; --                    ; --  ; --   ;
; XD[5]        ; Bidir    ; (6) 1211 ps   ; --            ; --                    ; --  ; --   ;
; XD[6]        ; Bidir    ; --            ; (6) 1211 ps   ; --                    ; --  ; --   ;
; XD[7]        ; Bidir    ; (6) 1211 ps   ; --            ; --                    ; --  ; --   ;
; XD[8]        ; Bidir    ; (6) 1211 ps   ; --            ; --                    ; --  ; --   ;
; XD[9]        ; Bidir    ; (6) 1211 ps   ; --            ; --                    ; --  ; --   ;
; XD[10]       ; Bidir    ; --            ; (6) 1211 ps   ; --                    ; --  ; --   ;
; XD[11]       ; Bidir    ; --            ; (6) 1211 ps   ; --                    ; --  ; --   ;
; XD[12]       ; Bidir    ; --            ; (6) 1211 ps   ; --                    ; --  ; --   ;
; XD[13]       ; Bidir    ; --            ; (6) 1211 ps   ; --                    ; --  ; --   ;
; XD[14]       ; Bidir    ; --            ; (6) 1211 ps   ; --                    ; --  ; --   ;
; XD[15]       ; Bidir    ; --            ; (6) 1211 ps   ; --                    ; --  ; --   ;
; XZCS_7       ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; XRD          ; Input    ; (6) 1211 ps   ; (0) 0 ps      ; --                    ; --  ; --   ;
; XWE          ; Input    ; (6) 1211 ps   ; (0) 0 ps      ; --                    ; --  ; --   ;
; XA[0]        ; Input    ; --            ; (6) 1209 ps   ; --                    ; --  ; --   ;
; XA[1]        ; Input    ; (6) 1211 ps   ; --            ; --                    ; --  ; --   ;
; XA[2]        ; Input    ; (6) 1209 ps   ; --            ; --                    ; --  ; --   ;
; XA[3]        ; Input    ; (6) 1209 ps   ; --            ; --                    ; --  ; --   ;
; XA[4]        ; Input    ; (6) 1209 ps   ; --            ; --                    ; --  ; --   ;
; XA[5]        ; Input    ; (6) 1211 ps   ; --            ; --                    ; --  ; --   ;
; XA[6]        ; Input    ; (6) 1211 ps   ; --            ; --                    ; --  ; --   ;
; XA[7]        ; Input    ; (6) 1211 ps   ; --            ; --                    ; --  ; --   ;
; XA[8]        ; Input    ; (6) 1209 ps   ; --            ; --                    ; --  ; --   ;
; XA[9]        ; Input    ; (6) 1211 ps   ; --            ; --                    ; --  ; --   ;
; XA[10]       ; Input    ; (6) 1209 ps   ; --            ; --                    ; --  ; --   ;
; XA[11]       ; Input    ; (6) 1211 ps   ; --            ; --                    ; --  ; --   ;
; CLK_30M      ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; BUSY         ; Input    ; (6) 1209 ps   ; --            ; --                    ; --  ; --   ;
; INDATA[0]    ; Input    ; (6) 1209 ps   ; --            ; --                    ; --  ; --   ;
; INDATA[1]    ; Input    ; --            ; (6) 1209 ps   ; --                    ; --  ; --   ;
; INDATA[2]    ; Input    ; --            ; (6) 1209 ps   ; --                    ; --  ; --   ;
; INDATA[3]    ; Input    ; (6) 1211 ps   ; --            ; --                    ; --  ; --   ;
; INDATA[4]    ; Input    ; (6) 1209 ps   ; --            ; --                    ; --  ; --   ;
; INDATA[5]    ; Input    ; --            ; (6) 1211 ps   ; --                    ; --  ; --   ;
; INDATA[6]    ; Input    ; (6) 1211 ps   ; --            ; --                    ; --  ; --   ;
; INDATA[7]    ; Input    ; (6) 1211 ps   ; --            ; --                    ; --  ; --   ;
; INDATA[8]    ; Input    ; --            ; (6) 1211 ps   ; --                    ; --  ; --   ;
; INDATA[9]    ; Input    ; --            ; (6) 1211 ps   ; --                    ; --  ; --   ;
; INDATA[10]   ; Input    ; (6) 1211 ps   ; --            ; --                    ; --  ; --   ;
; INDATA[11]   ; Input    ; (6) 1209 ps   ; --            ; --                    ; --  ; --   ;
; INDATA[12]   ; Input    ; (6) 1211 ps   ; --            ; --                    ; --  ; --   ;
; INDATA[13]   ; Input    ; --            ; (6) 1211 ps   ; --                    ; --  ; --   ;
; INDATA[14]   ; Input    ; --            ; (6) 1211 ps   ; --                    ; --  ; --   ;
; INDATA[15]   ; Input    ; (6) 1211 ps   ; --            ; --                    ; --  ; --   ;
+--------------+----------+---------------+---------------+-----------------------+-----+------+


+--------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                 ;
+--------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                              ; Pad To Core Index ; Setting ;
+--------------------------------------------------+-------------------+---------+
; FIRSTDATA                                        ;                   ;         ;
; XD[0]                                            ;                   ;         ;
;      - DATABUS_SWAP:U1|DATA_B[0]~0               ; 0                 ; 6       ;
; XD[1]                                            ;                   ;         ;
;      - DATABUS_SWAP:U1|DATA_B[1]~1               ; 1                 ; 6       ;
; XD[2]                                            ;                   ;         ;
;      - DATABUS_SWAP:U1|DATA_B[2]~2               ; 1                 ; 6       ;
; XD[3]                                            ;                   ;         ;
;      - DATABUS_SWAP:U1|DATA_B[3]~3               ; 0                 ; 6       ;
; XD[4]                                            ;                   ;         ;
;      - DATABUS_SWAP:U1|DATA_B[4]~4               ; 1                 ; 6       ;
; XD[5]                                            ;                   ;         ;
;      - DATABUS_SWAP:U1|DATA_B[5]~5               ; 0                 ; 6       ;
; XD[6]                                            ;                   ;         ;
;      - DATABUS_SWAP:U1|DATA_B[6]~6               ; 1                 ; 6       ;
; XD[7]                                            ;                   ;         ;
;      - DATABUS_SWAP:U1|DATA_B[7]~7               ; 0                 ; 6       ;
; XD[8]                                            ;                   ;         ;
;      - DATABUS_SWAP:U1|DATA_B[8]~8               ; 0                 ; 6       ;
; XD[9]                                            ;                   ;         ;
;      - DATABUS_SWAP:U1|DATA_B[9]~9               ; 0                 ; 6       ;
; XD[10]                                           ;                   ;         ;
;      - DATABUS_SWAP:U1|DATA_B[10]~10             ; 1                 ; 6       ;
; XD[11]                                           ;                   ;         ;
;      - DATABUS_SWAP:U1|DATA_B[11]~11             ; 1                 ; 6       ;
; XD[12]                                           ;                   ;         ;
;      - DATABUS_SWAP:U1|DATA_B[12]~12             ; 1                 ; 6       ;
; XD[13]                                           ;                   ;         ;
;      - DATABUS_SWAP:U1|DATA_B[13]~13             ; 1                 ; 6       ;
; XD[14]                                           ;                   ;         ;
;      - DATABUS_SWAP:U1|DATA_B[14]~14             ; 1                 ; 6       ;
; XD[15]                                           ;                   ;         ;
;      - DATABUS_SWAP:U1|DATA_B[15]~15             ; 1                 ; 6       ;
; XZCS_7                                           ;                   ;         ;
; XRD                                              ;                   ;         ;
;      - FPGAWR_DSPRE_CTRL:U2|WREN_A               ; 1                 ; 0       ;
;      - FPGAWR_DSPRE_CTRL:U2|RDEN_A               ; 1                 ; 0       ;
;      - FPGAWR_DSPRE_CTRL:U2|ADDRESS_A[0]~0       ; 1                 ; 0       ;
;      - FPGAWR_DSPRE_CTRL:U2|ADDRESS_A[1]~1       ; 1                 ; 0       ;
;      - FPGAWR_DSPRE_CTRL:U2|ADDRESS_A[2]~2       ; 1                 ; 0       ;
;      - FPGAWR_DSPRE_CTRL:U2|ADDRESS_A[3]~3       ; 1                 ; 0       ;
;      - FPGAWR_DSPRE_CTRL:U2|ADDRESS_A[4]~4       ; 1                 ; 0       ;
;      - FPGAWR_DSPRE_CTRL:U2|ADDRESS_A[5]~5       ; 1                 ; 0       ;
;      - FPGAWR_DSPRE_CTRL:U2|ADDRESS_A[6]~6       ; 1                 ; 0       ;
;      - FPGAWR_DSPRE_CTRL:U2|ADDRESS_A[7]~7       ; 1                 ; 0       ;
;      - FPGAWR_DSPRE_CTRL:U2|ADDRESS_A[8]~8       ; 1                 ; 0       ;
;      - FPGAWR_DSPRE_CTRL:U2|ADDRESS_A[9]~9       ; 1                 ; 0       ;
;      - FPGAWR_DSPRE_CTRL:U2|ADDRESS_A[10]~10     ; 1                 ; 0       ;
;      - FPGAWR_DSPRE_CTRL:U2|ADDRESS_A[11]~11     ; 1                 ; 0       ;
;      - DATABUS_SWAP:U1|DATA_B[0]~0               ; 1                 ; 0       ;
;      - DATABUS_SWAP:U1|DATA_B[1]~1               ; 1                 ; 0       ;
;      - DATABUS_SWAP:U1|DATA_B[2]~2               ; 1                 ; 0       ;
;      - DATABUS_SWAP:U1|DATA_B[3]~3               ; 1                 ; 0       ;
;      - DATABUS_SWAP:U1|DATA_B[4]~4               ; 1                 ; 0       ;
;      - DATABUS_SWAP:U1|DATA_B[5]~5               ; 1                 ; 0       ;
;      - DATABUS_SWAP:U1|DATA_B[6]~6               ; 1                 ; 0       ;
;      - DATABUS_SWAP:U1|DATA_B[7]~7               ; 1                 ; 0       ;
;      - DATABUS_SWAP:U1|DATA_B[8]~8               ; 1                 ; 0       ;
;      - DATABUS_SWAP:U1|DATA_B[9]~9               ; 1                 ; 0       ;
;      - DATABUS_SWAP:U1|DATA_B[10]~10             ; 1                 ; 0       ;
;      - DATABUS_SWAP:U1|DATA_B[11]~11             ; 1                 ; 0       ;
;      - DATABUS_SWAP:U1|DATA_B[12]~12             ; 1                 ; 0       ;
;      - DATABUS_SWAP:U1|DATA_B[13]~13             ; 1                 ; 0       ;
;      - DATABUS_SWAP:U1|DATA_B[14]~14             ; 1                 ; 0       ;
;      - DATABUS_SWAP:U1|DATA_B[15]~15             ; 1                 ; 0       ;
;      - DATABUS_SWAP:U1|XD~16                     ; 0                 ; 6       ;
; XWE                                              ;                   ;         ;
;      - DSPWR_FPGARE_CTRL:U3|RDEN_B               ; 1                 ; 0       ;
;      - DATABUS_SWAP:U1|DATA_B[0]~0               ; 1                 ; 0       ;
;      - DATABUS_SWAP:U1|DATA_B[1]~1               ; 1                 ; 0       ;
;      - DATABUS_SWAP:U1|DATA_B[2]~2               ; 1                 ; 0       ;
;      - DATABUS_SWAP:U1|DATA_B[3]~3               ; 1                 ; 0       ;
;      - DATABUS_SWAP:U1|DATA_B[4]~4               ; 1                 ; 0       ;
;      - DATABUS_SWAP:U1|DATA_B[5]~5               ; 1                 ; 0       ;
;      - DATABUS_SWAP:U1|DATA_B[6]~6               ; 1                 ; 0       ;
;      - DATABUS_SWAP:U1|DATA_B[7]~7               ; 1                 ; 0       ;
;      - DATABUS_SWAP:U1|DATA_B[8]~8               ; 1                 ; 0       ;
;      - DATABUS_SWAP:U1|DATA_B[9]~9               ; 1                 ; 0       ;
;      - DATABUS_SWAP:U1|DATA_B[10]~10             ; 1                 ; 0       ;
;      - DATABUS_SWAP:U1|DATA_B[11]~11             ; 1                 ; 0       ;
;      - DATABUS_SWAP:U1|DATA_B[12]~12             ; 1                 ; 0       ;
;      - DATABUS_SWAP:U1|DATA_B[13]~13             ; 1                 ; 0       ;
;      - DATABUS_SWAP:U1|DATA_B[14]~14             ; 1                 ; 0       ;
;      - DATABUS_SWAP:U1|DATA_B[15]~15             ; 1                 ; 0       ;
;      - DSPWR_FPGARE_CTRL:U3|WREN_B               ; 1                 ; 0       ;
;      - DATABUS_SWAP:U1|XD~16                     ; 0                 ; 6       ;
; XA[0]                                            ;                   ;         ;
;      - FPGAWR_DSPRE_CTRL:U2|ADDRESS_A[0]~0       ; 1                 ; 6       ;
;      - DSPWR_FPGARE_CTRL:U3|ADDRESS_B[0]~0       ; 1                 ; 6       ;
; XA[1]                                            ;                   ;         ;
;      - FPGAWR_DSPRE_CTRL:U2|ADDRESS_A[1]~1       ; 0                 ; 6       ;
;      - DSPWR_FPGARE_CTRL:U3|ADDRESS_B[1]~1       ; 0                 ; 6       ;
; XA[2]                                            ;                   ;         ;
;      - FPGAWR_DSPRE_CTRL:U2|ADDRESS_A[2]~2       ; 0                 ; 6       ;
;      - DSPWR_FPGARE_CTRL:U3|ADDRESS_B[2]~2       ; 0                 ; 6       ;
; XA[3]                                            ;                   ;         ;
;      - FPGAWR_DSPRE_CTRL:U2|ADDRESS_A[3]~3       ; 0                 ; 6       ;
;      - DSPWR_FPGARE_CTRL:U3|ADDRESS_B[3]~3       ; 0                 ; 6       ;
; XA[4]                                            ;                   ;         ;
;      - FPGAWR_DSPRE_CTRL:U2|ADDRESS_A[4]~4       ; 0                 ; 6       ;
;      - DSPWR_FPGARE_CTRL:U3|ADDRESS_B[4]~4       ; 0                 ; 6       ;
; XA[5]                                            ;                   ;         ;
;      - FPGAWR_DSPRE_CTRL:U2|ADDRESS_A[5]~5       ; 0                 ; 6       ;
;      - DSPWR_FPGARE_CTRL:U3|ADDRESS_B[5]~5       ; 0                 ; 6       ;
; XA[6]                                            ;                   ;         ;
;      - FPGAWR_DSPRE_CTRL:U2|ADDRESS_A[6]~6       ; 0                 ; 6       ;
;      - DSPWR_FPGARE_CTRL:U3|ADDRESS_B[6]~6       ; 0                 ; 6       ;
; XA[7]                                            ;                   ;         ;
;      - FPGAWR_DSPRE_CTRL:U2|ADDRESS_A[7]~7       ; 0                 ; 6       ;
;      - DSPWR_FPGARE_CTRL:U3|ADDRESS_B[7]~7       ; 0                 ; 6       ;
; XA[8]                                            ;                   ;         ;
;      - FPGAWR_DSPRE_CTRL:U2|ADDRESS_A[8]~8       ; 0                 ; 6       ;
;      - DSPWR_FPGARE_CTRL:U3|ADDRESS_B[8]~8       ; 0                 ; 6       ;
; XA[9]                                            ;                   ;         ;
;      - FPGAWR_DSPRE_CTRL:U2|ADDRESS_A[9]~9       ; 0                 ; 6       ;
;      - DSPWR_FPGARE_CTRL:U3|ADDRESS_B[9]~9       ; 0                 ; 6       ;
; XA[10]                                           ;                   ;         ;
;      - FPGAWR_DSPRE_CTRL:U2|ADDRESS_A[10]~10     ; 0                 ; 6       ;
;      - DSPWR_FPGARE_CTRL:U3|ADDRESS_B[10]~10     ; 0                 ; 6       ;
; XA[11]                                           ;                   ;         ;
;      - FPGAWR_DSPRE_CTRL:U2|ADDRESS_A[11]~11     ; 0                 ; 6       ;
;      - DSPWR_FPGARE_CTRL:U3|ADDRESS_B[11]~11     ; 0                 ; 6       ;
; CLK_30M                                          ;                   ;         ;
; BUSY                                             ;                   ;         ;
;      - AD7606_DRIVER:U5|READ1:U3|RD1~0           ; 0                 ; 6       ;
;      - AD7606_DRIVER:U5|READ1:U3|FLAG~0          ; 0                 ; 6       ;
; INDATA[0]                                        ;                   ;         ;
;      - AD7606_DRIVER:U5|READ1:U3|DATA[0]~feeder  ; 0                 ; 6       ;
; INDATA[1]                                        ;                   ;         ;
;      - AD7606_DRIVER:U5|READ1:U3|DATA[1]~feeder  ; 1                 ; 6       ;
; INDATA[2]                                        ;                   ;         ;
;      - AD7606_DRIVER:U5|READ1:U3|DATA[2]~feeder  ; 1                 ; 6       ;
; INDATA[3]                                        ;                   ;         ;
;      - AD7606_DRIVER:U5|READ1:U3|DATA[3]~feeder  ; 0                 ; 6       ;
; INDATA[4]                                        ;                   ;         ;
;      - AD7606_DRIVER:U5|READ1:U3|DATA[4]~feeder  ; 0                 ; 6       ;
; INDATA[5]                                        ;                   ;         ;
;      - AD7606_DRIVER:U5|READ1:U3|DATA[5]         ; 1                 ; 6       ;
; INDATA[6]                                        ;                   ;         ;
;      - AD7606_DRIVER:U5|READ1:U3|DATA[6]         ; 0                 ; 6       ;
; INDATA[7]                                        ;                   ;         ;
;      - AD7606_DRIVER:U5|READ1:U3|DATA[7]~feeder  ; 0                 ; 6       ;
; INDATA[8]                                        ;                   ;         ;
;      - AD7606_DRIVER:U5|READ1:U3|DATA[8]         ; 1                 ; 6       ;
; INDATA[9]                                        ;                   ;         ;
;      - AD7606_DRIVER:U5|READ1:U3|DATA[9]~feeder  ; 1                 ; 6       ;
; INDATA[10]                                       ;                   ;         ;
;      - AD7606_DRIVER:U5|READ1:U3|DATA[10]~feeder ; 0                 ; 6       ;
; INDATA[11]                                       ;                   ;         ;
;      - AD7606_DRIVER:U5|READ1:U3|DATA[11]~feeder ; 0                 ; 6       ;
; INDATA[12]                                       ;                   ;         ;
;      - AD7606_DRIVER:U5|READ1:U3|DATA[12]~feeder ; 0                 ; 6       ;
; INDATA[13]                                       ;                   ;         ;
;      - AD7606_DRIVER:U5|READ1:U3|DATA[13]~feeder ; 1                 ; 6       ;
; INDATA[14]                                       ;                   ;         ;
;      - AD7606_DRIVER:U5|READ1:U3|DATA[14]~feeder ; 1                 ; 6       ;
; INDATA[15]                                       ;                   ;         ;
;      - AD7606_DRIVER:U5|READ1:U3|DATA[15]        ; 0                 ; 6       ;
+--------------------------------------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                               ;
+---------------------------------------------------------------------------------+--------------------+---------+---------------+--------+----------------------+------------------+---------------------------+
; Name                                                                            ; Location           ; Fan-Out ; Usage         ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------------+--------------------+---------+---------------+--------+----------------------+------------------+---------------------------+
; AD7606_DRIVER:U5|HIGN:U5|CH_EN                                                  ; FF_X77_Y59_N15     ; 9       ; Clock         ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; AD7606_DRIVER:U5|READ1:U3|READFLAG                                              ; FF_X80_Y60_N17     ; 7       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; AD7606_DRIVER:U5|READ1:U3|process_2~1                                           ; LCCOMB_X79_Y60_N2  ; 21      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; AD7606_DRIVER:U5|REST:U1|Equal0~1                                               ; LCCOMB_X1_Y1_N12   ; 4       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; CLK_30M                                                                         ; PIN_G1             ; 1       ; Clock         ; no     ; --                   ; --               ; --                        ;
; DATABUS_SWAP:U1|XD~16                                                           ; LCCOMB_X79_Y72_N24 ; 16      ; Output enable ; no     ; --                   ; --               ; --                        ;
; DSPWR_FPGARE_CTRL:U3|RDEN_B                                                     ; LCCOMB_X79_Y58_N20 ; 8       ; Read enable   ; no     ; --                   ; --               ; --                        ;
; DSPWR_FPGARE_CTRL:U3|WREN_B                                                     ; LCCOMB_X79_Y58_N8  ; 22      ; Write enable  ; no     ; --                   ; --               ; --                        ;
; DSPWR_FPGARE_CTRL:U3|WREN_B                                                     ; LCCOMB_X79_Y58_N8  ; 12      ; Clock         ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; FPGAWR_DSPRE_CTRL:U2|RDEN_A                                                     ; LCCOMB_X77_Y59_N20 ; 8       ; Read enable   ; no     ; --                   ; --               ; --                        ;
; FPGAWR_DSPRE_CTRL:U2|WREN_A                                                     ; LCCOMB_X77_Y59_N22 ; 9       ; Write enable  ; no     ; --                   ; --               ; --                        ;
; FPGAWR_DSPRE_CTRL:U2|WREN_A                                                     ; LCCOMB_X77_Y59_N22 ; 12      ; Latch enable  ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; PLL_IP:U0|altpll:altpll_component|PLL_IP_altpll:auto_generated|wire_pll1_clk[0] ; PLL_1              ; 52      ; Clock         ; yes    ; Global Clock         ; GCLK4            ; --                        ;
+---------------------------------------------------------------------------------+--------------------+---------+---------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                 ;
+---------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                            ; Location           ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; AD7606_DRIVER:U5|HIGN:U5|CH_EN                                                  ; FF_X77_Y59_N15     ; 9       ; 0                                    ; Global Clock         ; GCLK10           ; --                        ;
; DSPWR_FPGARE_CTRL:U3|WREN_B                                                     ; LCCOMB_X79_Y58_N8  ; 12      ; 1                                    ; Global Clock         ; GCLK14           ; --                        ;
; FPGAWR_DSPRE_CTRL:U2|WREN_A                                                     ; LCCOMB_X77_Y59_N22 ; 12      ; 0                                    ; Global Clock         ; GCLK13           ; --                        ;
; PLL_IP:U0|altpll:altpll_component|PLL_IP_altpll:auto_generated|wire_pll1_clk[0] ; PLL_1              ; 52      ; 12                                   ; Global Clock         ; GCLK4            ; --                        ;
+---------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                             ;
+---------------------------------------------------------------------------------------------------+---------+
; Name                                                                                              ; Fan-Out ;
+---------------------------------------------------------------------------------------------------+---------+
; XRD~input                                                                                         ; 31      ;
; AD7606_DRIVER:U5|READ1:U3|process_2~1                                                             ; 21      ;
; DSPWR_FPGARE_CTRL:U3|WREN_B                                                                       ; 21      ;
; XWE~input                                                                                         ; 19      ;
; DATABUS_SWAP:U1|XD~16                                                                             ; 16      ;
; XZCS_7~input                                                                                      ; 15      ;
; FPGAWR_DSPRE_CTRL:U2|Equal1~2                                                                     ; 12      ;
; FPGAWR_DSPRE_CTRL:U2|Equal1~1                                                                     ; 12      ;
; FPGAWR_DSPRE_CTRL:U2|Equal1~0                                                                     ; 12      ;
; AD7606_DRIVER:U5|READ1:U3|RD1                                                                     ; 11      ;
; AD7606_DRIVER:U5|READ1:U3|CQI[0]                                                                  ; 9       ;
; AD7606_DRIVER:U5|READ1:U3|CQI[1]                                                                  ; 8       ;
; DSPWR_FPGARE_CTRL:U3|ADDRESS_B[11]~11                                                             ; 8       ;
; DSPWR_FPGARE_CTRL:U3|ADDRESS_B[10]~10                                                             ; 8       ;
; DSPWR_FPGARE_CTRL:U3|ADDRESS_B[9]~9                                                               ; 8       ;
; DSPWR_FPGARE_CTRL:U3|ADDRESS_B[8]~8                                                               ; 8       ;
; DSPWR_FPGARE_CTRL:U3|ADDRESS_B[7]~7                                                               ; 8       ;
; DSPWR_FPGARE_CTRL:U3|ADDRESS_B[6]~6                                                               ; 8       ;
; DSPWR_FPGARE_CTRL:U3|ADDRESS_B[5]~5                                                               ; 8       ;
; DSPWR_FPGARE_CTRL:U3|ADDRESS_B[4]~4                                                               ; 8       ;
; DSPWR_FPGARE_CTRL:U3|ADDRESS_B[3]~3                                                               ; 8       ;
; DSPWR_FPGARE_CTRL:U3|ADDRESS_B[2]~2                                                               ; 8       ;
; DSPWR_FPGARE_CTRL:U3|ADDRESS_B[1]~1                                                               ; 8       ;
; DSPWR_FPGARE_CTRL:U3|ADDRESS_B[0]~0                                                               ; 8       ;
; FPGAWR_DSPRE_CTRL:U2|ADDRESS_A[11]~11                                                             ; 8       ;
; FPGAWR_DSPRE_CTRL:U2|ADDRESS_A[10]~10                                                             ; 8       ;
; FPGAWR_DSPRE_CTRL:U2|ADDRESS_A[9]~9                                                               ; 8       ;
; FPGAWR_DSPRE_CTRL:U2|ADDRESS_A[8]~8                                                               ; 8       ;
; FPGAWR_DSPRE_CTRL:U2|ADDRESS_A[7]~7                                                               ; 8       ;
; FPGAWR_DSPRE_CTRL:U2|ADDRESS_A[6]~6                                                               ; 8       ;
; FPGAWR_DSPRE_CTRL:U2|ADDRESS_A[5]~5                                                               ; 8       ;
; FPGAWR_DSPRE_CTRL:U2|ADDRESS_A[4]~4                                                               ; 8       ;
; FPGAWR_DSPRE_CTRL:U2|ADDRESS_A[3]~3                                                               ; 8       ;
; FPGAWR_DSPRE_CTRL:U2|ADDRESS_A[2]~2                                                               ; 8       ;
; FPGAWR_DSPRE_CTRL:U2|ADDRESS_A[1]~1                                                               ; 8       ;
; FPGAWR_DSPRE_CTRL:U2|ADDRESS_A[0]~0                                                               ; 8       ;
; DSPWR_FPGARE_CTRL:U3|RDEN_B                                                                       ; 8       ;
; FPGAWR_DSPRE_CTRL:U2|RDEN_A                                                                       ; 8       ;
; FPGAWR_DSPRE_CTRL:U2|WREN_A                                                                       ; 8       ;
; AD7606_DRIVER:U5|READ1:U3|CNTRD[0]                                                                ; 7       ;
; AD7606_DRIVER:U5|READ1:U3|READFLAG                                                                ; 7       ;
; AD7606_DRIVER:U5|READ1:U3|CQI[2]                                                                  ; 7       ;
; AD7606_DRIVER:U5|READ1:U3|CNT[0]                                                                  ; 5       ;
; AD7606_DRIVER:U5|READ1:U3|CQI[3]                                                                  ; 5       ;
; AD7606_DRIVER:U5|CONVENT:U2|CQI[2]                                                                ; 5       ;
; AD7606_DRIVER:U5|CONVENT:U2|CQI[1]                                                                ; 5       ;
; AD7606_DRIVER:U5|CONVENT:U2|CQI[0]                                                                ; 5       ;
; AD7606_DRIVER:U5|READ1:U3|CNT[1]                                                                  ; 4       ;
; AD7606_DRIVER:U5|REST:U1|Equal0~1                                                                 ; 4       ;
; AD7606_DRIVER:U5|READ1:U3|process_2~0                                                             ; 4       ;
; AD7606_DRIVER:U5|READ1:U3|CNTRD[1]                                                                ; 4       ;
; AD7606_DRIVER:U5|READ1:U3|STARTREAD                                                               ; 4       ;
; AD7606_DRIVER:U5|CONVENT:U2|CQI[3]                                                                ; 4       ;
; AD7606_DRIVER:U5|REST:U1|CQI[0]                                                                   ; 4       ;
; AD7606_DRIVER:U5|REST:U1|CQI[2]                                                                   ; 4       ;
; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[11]                                                              ; 3       ;
; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[10]                                                              ; 3       ;
; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]                                                               ; 3       ;
; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[8]                                                               ; 3       ;
; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[7]                                                               ; 3       ;
; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]                                                               ; 3       ;
; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]                                                               ; 3       ;
; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[4]                                                               ; 3       ;
; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[3]                                                               ; 3       ;
; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[2]                                                               ; 3       ;
; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[1]                                                               ; 3       ;
; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[0]                                                               ; 3       ;
; AD7606_DRIVER:U5|READ1:U3|CNT[3]                                                                  ; 3       ;
; AD7606_DRIVER:U5|READ1:U3|CNT[2]                                                                  ; 3       ;
; FPGAWR_DSPRE_CTRL:U2|CH_CNT[11]                                                                   ; 3       ;
; FPGAWR_DSPRE_CTRL:U2|CH_CNT[10]                                                                   ; 3       ;
; FPGAWR_DSPRE_CTRL:U2|CH_CNT[9]                                                                    ; 3       ;
; FPGAWR_DSPRE_CTRL:U2|CH_CNT[8]                                                                    ; 3       ;
; FPGAWR_DSPRE_CTRL:U2|CH_CNT[7]                                                                    ; 3       ;
; FPGAWR_DSPRE_CTRL:U2|CH_CNT[6]                                                                    ; 3       ;
; FPGAWR_DSPRE_CTRL:U2|CH_CNT[5]                                                                    ; 3       ;
; FPGAWR_DSPRE_CTRL:U2|CH_CNT[4]                                                                    ; 3       ;
; FPGAWR_DSPRE_CTRL:U2|CH_CNT[3]                                                                    ; 3       ;
; AD7606_DRIVER:U5|READ1:U3|CNTRD[2]                                                                ; 3       ;
; AD7606_DRIVER:U5|READ1:U3|FLAG                                                                    ; 3       ;
; AD7606_DRIVER:U5|REST:U1|Equal0~0                                                                 ; 3       ;
; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[11]                                                              ; 3       ;
; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[10]                                                              ; 3       ;
; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[9]                                                               ; 3       ;
; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[8]                                                               ; 3       ;
; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[7]                                                               ; 3       ;
; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[6]                                                               ; 3       ;
; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[5]                                                               ; 3       ;
; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[4]                                                               ; 3       ;
; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[3]                                                               ; 3       ;
; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[2]                                                               ; 3       ;
; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[1]                                                               ; 3       ;
; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[0]                                                               ; 3       ;
; AD7606_DRIVER:U5|CONVENT:U2|CONVENT1                                                              ; 3       ;
; AD7606_DRIVER:U5|REST:U1|CQI[4]                                                                   ; 3       ;
; AD7606_DRIVER:U5|REST:U1|CQI[3]                                                                   ; 3       ;
; AD7606_DRIVER:U5|REST:U1|CQI[1]                                                                   ; 3       ;
; BUSY~input                                                                                        ; 2       ;
; XA[11]~input                                                                                      ; 2       ;
; XA[10]~input                                                                                      ; 2       ;
; XA[9]~input                                                                                       ; 2       ;
; XA[8]~input                                                                                       ; 2       ;
; XA[7]~input                                                                                       ; 2       ;
; XA[6]~input                                                                                       ; 2       ;
; XA[5]~input                                                                                       ; 2       ;
; XA[4]~input                                                                                       ; 2       ;
; XA[3]~input                                                                                       ; 2       ;
; XA[2]~input                                                                                       ; 2       ;
; XA[1]~input                                                                                       ; 2       ;
; XA[0]~input                                                                                       ; 2       ;
; FPGAWR_DSPRE_CTRL:U2|Add1~1                                                                       ; 2       ;
; AD7606_DRIVER:U5|READ1:U3|CNTRD[3]                                                                ; 2       ;
; FPGAWR_DSPRE_CTRL:U2|Add1~0                                                                       ; 2       ;
; AD7606_DRIVER:U5|READ1:U3|Equal1~0                                                                ; 2       ;
; AD7606_DRIVER:U5|REST:U1|RSET0                                                                    ; 2       ;
; PLL_IP:U0|altpll:altpll_component|PLL_IP_altpll:auto_generated|wire_pll1_clk[1]~clkctrl_e_CLK_DAC ; 1       ;
; INDATA[15]~input                                                                                  ; 1       ;
; INDATA[14]~input                                                                                  ; 1       ;
; INDATA[13]~input                                                                                  ; 1       ;
; INDATA[12]~input                                                                                  ; 1       ;
; INDATA[11]~input                                                                                  ; 1       ;
; INDATA[10]~input                                                                                  ; 1       ;
; INDATA[9]~input                                                                                   ; 1       ;
; INDATA[8]~input                                                                                   ; 1       ;
; INDATA[7]~input                                                                                   ; 1       ;
; INDATA[6]~input                                                                                   ; 1       ;
; INDATA[5]~input                                                                                   ; 1       ;
; INDATA[4]~input                                                                                   ; 1       ;
; INDATA[3]~input                                                                                   ; 1       ;
; INDATA[2]~input                                                                                   ; 1       ;
; INDATA[1]~input                                                                                   ; 1       ;
; INDATA[0]~input                                                                                   ; 1       ;
; CLK_30M~input                                                                                     ; 1       ;
; XD[15]~input                                                                                      ; 1       ;
; XD[14]~input                                                                                      ; 1       ;
; XD[13]~input                                                                                      ; 1       ;
; XD[12]~input                                                                                      ; 1       ;
; XD[11]~input                                                                                      ; 1       ;
; XD[10]~input                                                                                      ; 1       ;
; XD[9]~input                                                                                       ; 1       ;
; XD[8]~input                                                                                       ; 1       ;
; XD[7]~input                                                                                       ; 1       ;
; XD[6]~input                                                                                       ; 1       ;
; XD[5]~input                                                                                       ; 1       ;
; XD[4]~input                                                                                       ; 1       ;
; XD[3]~input                                                                                       ; 1       ;
; XD[2]~input                                                                                       ; 1       ;
; XD[1]~input                                                                                       ; 1       ;
; XD[0]~input                                                                                       ; 1       ;
; AD7606_DRIVER:U5|READ1:U3|CNT[0]~4                                                                ; 1       ;
; AD7606_DRIVER:U5|READ1:U3|CNT[3]~3                                                                ; 1       ;
; AD7606_DRIVER:U5|READ1:U3|CNT[3]~2                                                                ; 1       ;
; AD7606_DRIVER:U5|READ1:U3|CNT~1                                                                   ; 1       ;
; AD7606_DRIVER:U5|READ1:U3|CNT[1]~0                                                                ; 1       ;
; FPGAWR_DSPRE_CTRL:U2|CH_CNT~0                                                                     ; 1       ;
; FPGAWR_DSPRE_CTRL:U2|Equal0~1                                                                     ; 1       ;
; FPGAWR_DSPRE_CTRL:U2|Equal0~0                                                                     ; 1       ;
; AD7606_DRIVER:U5|READ1:U3|process_2~2                                                             ; 1       ;
; AD7606_DRIVER:U5|READ1:U3|CNTRD~2                                                                 ; 1       ;
; AD7606_DRIVER:U5|READ1:U3|Add2~1                                                                  ; 1       ;
; AD7606_DRIVER:U5|READ1:U3|CNTRD~1                                                                 ; 1       ;
; AD7606_DRIVER:U5|READ1:U3|Add2~0                                                                  ; 1       ;
; AD7606_DRIVER:U5|READ1:U3|CNTRD~0                                                                 ; 1       ;
; AD7606_DRIVER:U5|READ1:U3|FLAG~1                                                                  ; 1       ;
; AD7606_DRIVER:U5|READ1:U3|FLAG~0                                                                  ; 1       ;
; AD7606_DRIVER:U5|READ1:U3|READFLAG~0                                                              ; 1       ;
; AD7606_DRIVER:U5|READ1:U3|STARTREAD~1                                                             ; 1       ;
; AD7606_DRIVER:U5|READ1:U3|STARTREAD~0                                                             ; 1       ;
; AD7606_DRIVER:U5|READ1:U3|CQI[2]~2                                                                ; 1       ;
; AD7606_DRIVER:U5|READ1:U3|CQI~1                                                                   ; 1       ;
; AD7606_DRIVER:U5|READ1:U3|CQI~0                                                                   ; 1       ;
; AD7606_DRIVER:U5|CONVENT:U2|CQI[3]~3                                                              ; 1       ;
; AD7606_DRIVER:U5|CONVENT:U2|CQI[2]~2                                                              ; 1       ;
; AD7606_DRIVER:U5|CONVENT:U2|CQI[1]~1                                                              ; 1       ;
; AD7606_DRIVER:U5|CONVENT:U2|CQI[0]~0                                                              ; 1       ;
; AD7606_DRIVER:U5|REST:U1|CQI[0]~8                                                                 ; 1       ;
; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE~0                                                                ; 1       ;
; DSPWR_FPGARE_CTRL:U3|Equal0~2                                                                     ; 1       ;
; DSPWR_FPGARE_CTRL:U3|Equal0~1                                                                     ; 1       ;
; DSPWR_FPGARE_CTRL:U3|Equal0~0                                                                     ; 1       ;
; FPGAWR_DSPRE_CTRL:U2|Add2~26                                                                      ; 1       ;
; FPGAWR_DSPRE_CTRL:U2|Add2~23                                                                      ; 1       ;
; FPGAWR_DSPRE_CTRL:U2|Add2~20                                                                      ; 1       ;
; FPGAWR_DSPRE_CTRL:U2|Add2~17                                                                      ; 1       ;
; FPGAWR_DSPRE_CTRL:U2|Add2~14                                                                      ; 1       ;
; FPGAWR_DSPRE_CTRL:U2|Add2~11                                                                      ; 1       ;
; FPGAWR_DSPRE_CTRL:U2|Add2~8                                                                       ; 1       ;
; FPGAWR_DSPRE_CTRL:U2|Add2~5                                                                       ; 1       ;
; FPGAWR_DSPRE_CTRL:U2|Add2~2                                                                       ; 1       ;
; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR~2                                                                ; 1       ;
; FPGAWR_DSPRE_CTRL:U2|Add1~2                                                                       ; 1       ;
; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR~1                                                                ; 1       ;
; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR~0                                                                ; 1       ;
; AD7606_DRIVER:U5|READ1:U3|RD1~1                                                                   ; 1       ;
; AD7606_DRIVER:U5|READ1:U3|RD1~0                                                                   ; 1       ;
; AD7606_DRIVER:U5|CONVENT:U2|CONVENT1~2                                                            ; 1       ;
; AD7606_DRIVER:U5|CONVENT:U2|CONVENT1~1                                                            ; 1       ;
; AD7606_DRIVER:U5|CONVENT:U2|CONVENT1~0                                                            ; 1       ;
; AD7606_DRIVER:U5|CONVENT:U2|Equal1~0                                                              ; 1       ;
; AD7606_DRIVER:U5|REST:U1|RSET0~1                                                                  ; 1       ;
; AD7606_DRIVER:U5|REST:U1|RSET0~0                                                                  ; 1       ;
; DATABUS_SWAP:U1|DATA_B[15]~15                                                                     ; 1       ;
; AD7606_DRIVER:U5|READ1:U3|DATA[15]                                                                ; 1       ;
; DATABUS_SWAP:U1|DATA_B[14]~14                                                                     ; 1       ;
; AD7606_DRIVER:U5|READ1:U3|DATA[14]                                                                ; 1       ;
; DATABUS_SWAP:U1|DATA_B[13]~13                                                                     ; 1       ;
; AD7606_DRIVER:U5|READ1:U3|DATA[13]                                                                ; 1       ;
; DATABUS_SWAP:U1|DATA_B[12]~12                                                                     ; 1       ;
; AD7606_DRIVER:U5|READ1:U3|DATA[12]                                                                ; 1       ;
; DATABUS_SWAP:U1|DATA_B[11]~11                                                                     ; 1       ;
; AD7606_DRIVER:U5|READ1:U3|DATA[11]                                                                ; 1       ;
; DATABUS_SWAP:U1|DATA_B[10]~10                                                                     ; 1       ;
; AD7606_DRIVER:U5|READ1:U3|DATA[10]                                                                ; 1       ;
; DATABUS_SWAP:U1|DATA_B[9]~9                                                                       ; 1       ;
; AD7606_DRIVER:U5|READ1:U3|DATA[9]                                                                 ; 1       ;
; DATABUS_SWAP:U1|DATA_B[8]~8                                                                       ; 1       ;
; AD7606_DRIVER:U5|READ1:U3|DATA[8]                                                                 ; 1       ;
; DATABUS_SWAP:U1|DATA_B[7]~7                                                                       ; 1       ;
; AD7606_DRIVER:U5|READ1:U3|DATA[7]                                                                 ; 1       ;
; DATABUS_SWAP:U1|DATA_B[6]~6                                                                       ; 1       ;
; AD7606_DRIVER:U5|READ1:U3|DATA[6]                                                                 ; 1       ;
; DATABUS_SWAP:U1|DATA_B[5]~5                                                                       ; 1       ;
; AD7606_DRIVER:U5|READ1:U3|DATA[5]                                                                 ; 1       ;
; DATABUS_SWAP:U1|DATA_B[4]~4                                                                       ; 1       ;
; AD7606_DRIVER:U5|READ1:U3|DATA[4]                                                                 ; 1       ;
; DATABUS_SWAP:U1|DATA_B[3]~3                                                                       ; 1       ;
; AD7606_DRIVER:U5|READ1:U3|DATA[3]                                                                 ; 1       ;
; DATABUS_SWAP:U1|DATA_B[2]~2                                                                       ; 1       ;
; AD7606_DRIVER:U5|READ1:U3|DATA[2]                                                                 ; 1       ;
; DATABUS_SWAP:U1|DATA_B[1]~1                                                                       ; 1       ;
; AD7606_DRIVER:U5|READ1:U3|DATA[1]                                                                 ; 1       ;
; DATABUS_SWAP:U1|DATA_B[0]~0                                                                       ; 1       ;
; AD7606_DRIVER:U5|READ1:U3|DATA[0]                                                                 ; 1       ;
; AD7606_DRIVER:U5|HIGN:U5|CH_EN                                                                    ; 1       ;
; FPGAWR_DSPRE_CTRL:U2|Add0~16                                                                      ; 1       ;
; FPGAWR_DSPRE_CTRL:U2|Add0~15                                                                      ; 1       ;
; FPGAWR_DSPRE_CTRL:U2|Add0~14                                                                      ; 1       ;
; FPGAWR_DSPRE_CTRL:U2|Add0~13                                                                      ; 1       ;
; FPGAWR_DSPRE_CTRL:U2|Add0~12                                                                      ; 1       ;
; FPGAWR_DSPRE_CTRL:U2|Add0~11                                                                      ; 1       ;
; FPGAWR_DSPRE_CTRL:U2|Add0~10                                                                      ; 1       ;
; FPGAWR_DSPRE_CTRL:U2|Add0~9                                                                       ; 1       ;
; FPGAWR_DSPRE_CTRL:U2|Add0~8                                                                       ; 1       ;
; FPGAWR_DSPRE_CTRL:U2|Add0~7                                                                       ; 1       ;
; FPGAWR_DSPRE_CTRL:U2|Add0~6                                                                       ; 1       ;
; FPGAWR_DSPRE_CTRL:U2|Add0~5                                                                       ; 1       ;
; FPGAWR_DSPRE_CTRL:U2|Add0~4                                                                       ; 1       ;
; FPGAWR_DSPRE_CTRL:U2|Add0~3                                                                       ; 1       ;
; FPGAWR_DSPRE_CTRL:U2|Add0~2                                                                       ; 1       ;
; FPGAWR_DSPRE_CTRL:U2|Add0~1                                                                       ; 1       ;
; FPGAWR_DSPRE_CTRL:U2|Add0~0                                                                       ; 1       ;
; AD7606_DRIVER:U5|REST:U1|CQI[4]~11                                                                ; 1       ;
; AD7606_DRIVER:U5|REST:U1|CQI[3]~10                                                                ; 1       ;
; AD7606_DRIVER:U5|REST:U1|CQI[3]~9                                                                 ; 1       ;
; AD7606_DRIVER:U5|REST:U1|CQI[2]~7                                                                 ; 1       ;
; AD7606_DRIVER:U5|REST:U1|CQI[2]~6                                                                 ; 1       ;
; AD7606_DRIVER:U5|REST:U1|CQI[1]~5                                                                 ; 1       ;
; AD7606_DRIVER:U5|REST:U1|CQI[1]~4                                                                 ; 1       ;
; DSPWR_FPGARE_CTRL:U3|Add0~22                                                                      ; 1       ;
; DSPWR_FPGARE_CTRL:U3|Add0~21                                                                      ; 1       ;
; DSPWR_FPGARE_CTRL:U3|Add0~20                                                                      ; 1       ;
; DSPWR_FPGARE_CTRL:U3|Add0~19                                                                      ; 1       ;
; DSPWR_FPGARE_CTRL:U3|Add0~18                                                                      ; 1       ;
; DSPWR_FPGARE_CTRL:U3|Add0~17                                                                      ; 1       ;
; DSPWR_FPGARE_CTRL:U3|Add0~16                                                                      ; 1       ;
; DSPWR_FPGARE_CTRL:U3|Add0~15                                                                      ; 1       ;
; DSPWR_FPGARE_CTRL:U3|Add0~14                                                                      ; 1       ;
; DSPWR_FPGARE_CTRL:U3|Add0~13                                                                      ; 1       ;
; DSPWR_FPGARE_CTRL:U3|Add0~12                                                                      ; 1       ;
; DSPWR_FPGARE_CTRL:U3|Add0~11                                                                      ; 1       ;
; DSPWR_FPGARE_CTRL:U3|Add0~10                                                                      ; 1       ;
; DSPWR_FPGARE_CTRL:U3|Add0~9                                                                       ; 1       ;
; DSPWR_FPGARE_CTRL:U3|Add0~8                                                                       ; 1       ;
; DSPWR_FPGARE_CTRL:U3|Add0~7                                                                       ; 1       ;
; DSPWR_FPGARE_CTRL:U3|Add0~6                                                                       ; 1       ;
; DSPWR_FPGARE_CTRL:U3|Add0~5                                                                       ; 1       ;
; DSPWR_FPGARE_CTRL:U3|Add0~4                                                                       ; 1       ;
; DSPWR_FPGARE_CTRL:U3|Add0~3                                                                       ; 1       ;
; DSPWR_FPGARE_CTRL:U3|Add0~2                                                                       ; 1       ;
; DSPWR_FPGARE_CTRL:U3|Add0~1                                                                       ; 1       ;
; DSPWR_FPGARE_CTRL:U3|Add0~0                                                                       ; 1       ;
; FPGAWR_DSPRE_CTRL:U2|Add2~24                                                                      ; 1       ;
; FPGAWR_DSPRE_CTRL:U2|Add2~22                                                                      ; 1       ;
; FPGAWR_DSPRE_CTRL:U2|Add2~21                                                                      ; 1       ;
; FPGAWR_DSPRE_CTRL:U2|Add2~19                                                                      ; 1       ;
; FPGAWR_DSPRE_CTRL:U2|Add2~18                                                                      ; 1       ;
; FPGAWR_DSPRE_CTRL:U2|Add2~16                                                                      ; 1       ;
; FPGAWR_DSPRE_CTRL:U2|Add2~15                                                                      ; 1       ;
; FPGAWR_DSPRE_CTRL:U2|Add2~13                                                                      ; 1       ;
; FPGAWR_DSPRE_CTRL:U2|Add2~12                                                                      ; 1       ;
; FPGAWR_DSPRE_CTRL:U2|Add2~10                                                                      ; 1       ;
; FPGAWR_DSPRE_CTRL:U2|Add2~9                                                                       ; 1       ;
; FPGAWR_DSPRE_CTRL:U2|Add2~7                                                                       ; 1       ;
; FPGAWR_DSPRE_CTRL:U2|Add2~6                                                                       ; 1       ;
; FPGAWR_DSPRE_CTRL:U2|Add2~4                                                                       ; 1       ;
; FPGAWR_DSPRE_CTRL:U2|Add2~3                                                                       ; 1       ;
; FPGAWR_DSPRE_CTRL:U2|Add2~1                                                                       ; 1       ;
; FPGAWR_DSPRE_CTRL:U2|Add2~0                                                                       ; 1       ;
; PLL_IP:U0|altpll:altpll_component|PLL_IP_altpll:auto_generated|wire_pll1_fbout                    ; 1       ;
; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|q_b[15]              ; 1       ;
; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|q_a[15]              ; 1       ;
; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|q_b[14]              ; 1       ;
; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|q_a[14]              ; 1       ;
; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|q_b[13]              ; 1       ;
; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|q_a[13]              ; 1       ;
; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|q_b[12]              ; 1       ;
; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|q_a[12]              ; 1       ;
; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|q_b[11]              ; 1       ;
; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|q_a[11]              ; 1       ;
; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|q_b[10]              ; 1       ;
; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|q_a[10]              ; 1       ;
; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|q_b[9]               ; 1       ;
; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|q_a[9]               ; 1       ;
; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|q_b[8]               ; 1       ;
; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|q_a[8]               ; 1       ;
; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|q_b[7]               ; 1       ;
; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|q_a[7]               ; 1       ;
; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|q_b[6]               ; 1       ;
; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|q_a[6]               ; 1       ;
; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|q_b[5]               ; 1       ;
; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|q_a[5]               ; 1       ;
; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|q_b[4]               ; 1       ;
; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|q_a[4]               ; 1       ;
; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|q_b[3]               ; 1       ;
; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|q_a[3]               ; 1       ;
; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|q_b[2]               ; 1       ;
; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|q_a[2]               ; 1       ;
; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|q_b[1]               ; 1       ;
; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|q_a[1]               ; 1       ;
; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|q_b[0]               ; 1       ;
; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|q_a[0]               ; 1       ;
+---------------------------------------------------------------------------------------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+-----------------------------------------------------------------------------------------+------+----------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+--------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+---------------+
; Name                                                                                    ; Type ; Mode           ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF  ; Location                                                                                                                       ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; Fits in MLABs ;
+-----------------------------------------------------------------------------------------+------+----------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+--------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+---------------+
; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ALTSYNCRAM ; AUTO ; True Dual Port ; Single Clock ; 4096         ; 16           ; 4096         ; 16           ; yes                    ; yes                     ; yes                    ; yes                     ; 65536 ; 4096                        ; 16                          ; 4096                        ; 16                          ; 65536               ; 8    ; None ; M9K_X78_Y56_N0, M9K_X78_Y57_N0, M9K_X78_Y59_N0, M9K_X78_Y58_N0, M9K_X78_Y62_N0, M9K_X78_Y61_N0, M9K_X78_Y60_N0, M9K_X78_Y55_N0 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
+-----------------------------------------------------------------------------------------+------+----------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+--------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-------------------------------------------------+
; Routing Usage Summary                           ;
+-----------------------+-------------------------+
; Routing Resource Type ; Usage                   ;
+-----------------------+-------------------------+
; Block interconnects   ; 515 / 342,891 ( < 1 % ) ;
; C16 interconnects     ; 83 / 10,120 ( < 1 % )   ;
; C4 interconnects      ; 277 / 209,544 ( < 1 % ) ;
; Direct links          ; 55 / 342,891 ( < 1 % )  ;
; Global clocks         ; 4 / 20 ( 20 % )         ;
; Local interconnects   ; 84 / 119,088 ( < 1 % )  ;
; R24 interconnects     ; 86 / 9,963 ( < 1 % )    ;
; R4 interconnects      ; 364 / 289,782 ( < 1 % ) ;
+-----------------------+-------------------------+


+---------------------------------------------------------------------------+
; LAB Logic Elements                                                        ;
+--------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 8.89) ; Number of LABs  (Total = 19) ;
+--------------------------------------------+------------------------------+
; 1                                          ; 1                            ;
; 2                                          ; 2                            ;
; 3                                          ; 1                            ;
; 4                                          ; 3                            ;
; 5                                          ; 1                            ;
; 6                                          ; 0                            ;
; 7                                          ; 1                            ;
; 8                                          ; 0                            ;
; 9                                          ; 1                            ;
; 10                                         ; 0                            ;
; 11                                         ; 0                            ;
; 12                                         ; 3                            ;
; 13                                         ; 1                            ;
; 14                                         ; 0                            ;
; 15                                         ; 1                            ;
; 16                                         ; 4                            ;
+--------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.00) ; Number of LABs  (Total = 19) ;
+------------------------------------+------------------------------+
; 1 Clock                            ; 14                           ;
; 1 Clock enable                     ; 5                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 12.16) ; Number of LABs  (Total = 19) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 1                            ;
; 2                                            ; 2                            ;
; 3                                            ; 0                            ;
; 4                                            ; 1                            ;
; 5                                            ; 1                            ;
; 6                                            ; 2                            ;
; 7                                            ; 0                            ;
; 8                                            ; 0                            ;
; 9                                            ; 1                            ;
; 10                                           ; 1                            ;
; 11                                           ; 0                            ;
; 12                                           ; 0                            ;
; 13                                           ; 0                            ;
; 14                                           ; 1                            ;
; 15                                           ; 1                            ;
; 16                                           ; 1                            ;
; 17                                           ; 1                            ;
; 18                                           ; 1                            ;
; 19                                           ; 0                            ;
; 20                                           ; 2                            ;
; 21                                           ; 2                            ;
; 22                                           ; 0                            ;
; 23                                           ; 0                            ;
; 24                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 6.79) ; Number of LABs  (Total = 19) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 3                            ;
; 2                                               ; 3                            ;
; 3                                               ; 1                            ;
; 4                                               ; 3                            ;
; 5                                               ; 1                            ;
; 6                                               ; 0                            ;
; 7                                               ; 1                            ;
; 8                                               ; 0                            ;
; 9                                               ; 2                            ;
; 10                                              ; 1                            ;
; 11                                              ; 0                            ;
; 12                                              ; 2                            ;
; 13                                              ; 0                            ;
; 14                                              ; 0                            ;
; 15                                              ; 0                            ;
; 16                                              ; 0                            ;
; 17                                              ; 1                            ;
; 18                                              ; 0                            ;
; 19                                              ; 0                            ;
; 20                                              ; 0                            ;
; 21                                              ; 0                            ;
; 22                                              ; 0                            ;
; 23                                              ; 0                            ;
; 24                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                        ;
+---------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 9.42) ; Number of LABs  (Total = 19) ;
+---------------------------------------------+------------------------------+
; 0                                           ; 0                            ;
; 1                                           ; 3                            ;
; 2                                           ; 1                            ;
; 3                                           ; 0                            ;
; 4                                           ; 1                            ;
; 5                                           ; 2                            ;
; 6                                           ; 1                            ;
; 7                                           ; 1                            ;
; 8                                           ; 3                            ;
; 9                                           ; 1                            ;
; 10                                          ; 0                            ;
; 11                                          ; 1                            ;
; 12                                          ; 0                            ;
; 13                                          ; 0                            ;
; 14                                          ; 0                            ;
; 15                                          ; 1                            ;
; 16                                          ; 0                            ;
; 17                                          ; 0                            ;
; 18                                          ; 1                            ;
; 19                                          ; 1                            ;
; 20                                          ; 0                            ;
; 21                                          ; 1                            ;
; 22                                          ; 0                            ;
; 23                                          ; 0                            ;
; 24                                          ; 0                            ;
; 25                                          ; 0                            ;
; 26                                          ; 0                            ;
; 27                                          ; 0                            ;
; 28                                          ; 0                            ;
; 29                                          ; 0                            ;
; 30                                          ; 1                            ;
+---------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 21    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 0            ; 0            ; 0            ; 0            ; 0            ; 71        ; 0            ; 0            ; 71        ; 71        ; 0            ; 37           ; 0            ; 0            ; 50           ; 0            ; 37           ; 50           ; 0            ; 0            ; 0            ; 37           ; 0            ; 0            ; 0            ; 0            ; 0            ; 71        ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 71           ; 71           ; 71           ; 71           ; 71           ; 0         ; 71           ; 71           ; 0         ; 0         ; 71           ; 34           ; 71           ; 71           ; 21           ; 71           ; 34           ; 21           ; 71           ; 71           ; 71           ; 34           ; 71           ; 71           ; 71           ; 71           ; 71           ; 0         ; 71           ; 71           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; RAMB_OUT[0]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RAMB_OUT[1]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RAMB_OUT[2]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RAMB_OUT[3]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RAMB_OUT[4]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RAMB_OUT[5]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RAMB_OUT[6]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RAMB_OUT[7]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RAMB_OUT[8]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RAMB_OUT[9]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RAMB_OUT[10]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RAMB_OUT[11]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RAMB_OUT[12]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RAMB_OUT[13]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RAMB_OUT[14]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RAMB_OUT[15]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CLK_DAC            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FIRSTDATA          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RESTOUT            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CONVENT4           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CS                 ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RD                 ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; XD[0]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; XD[1]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; XD[2]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; XD[3]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; XD[4]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; XD[5]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; XD[6]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; XD[7]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; XD[8]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; XD[9]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; XD[10]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; XD[11]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; XD[12]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; XD[13]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; XD[14]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; XD[15]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; XZCS_7             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; XRD                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; XWE                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; XA[0]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; XA[1]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; XA[2]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; XA[3]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; XA[4]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; XA[5]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; XA[6]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; XA[7]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; XA[8]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; XA[9]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; XA[10]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; XA[11]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CLK_30M            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; BUSY               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; INDATA[0]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; INDATA[1]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; INDATA[2]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; INDATA[3]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; INDATA[4]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; INDATA[5]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; INDATA[6]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; INDATA[7]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; INDATA[8]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; INDATA[9]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; INDATA[10]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; INDATA[11]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; INDATA[12]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; INDATA[13]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; INDATA[14]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; INDATA[15]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; -40 C ;
; High Junction Temperature ; 100 C ;
+---------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                              ;
+-----------------------------------------------------------------------------------+------------------------------------+-------------------+
; Source Clock(s)                                                                   ; Destination Clock(s)               ; Delay Added in ns ;
+-----------------------------------------------------------------------------------+------------------------------------+-------------------+
; XRD,AD7606_DRIVER:U5|HIGN:U5|CH_EN                                                ; XRD,AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 31.5              ;
; U0|altpll_component|auto_generated|pll1|clk[0]                                    ; XRD,AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 3.2               ;
; AD7606_DRIVER:U5|HIGN:U5|CH_EN                                                    ; XRD,AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 3.1               ;
; U0|altpll_component|auto_generated|pll1|clk[0],XRD,AD7606_DRIVER:U5|HIGN:U5|CH_EN ; XRD,AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.5               ;
+-----------------------------------------------------------------------------------+------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                     ;
+--------------------------------------+--------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                      ; Destination Register                                                                                   ; Delay Added in ns ;
+--------------------------------------+--------------------------------------------------------------------------------------------------------+-------------------+
; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[8]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[8]                                                                    ; 1.936             ;
; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]                                                                    ; 1.927             ;
; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[4]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]                                                                    ; 1.731             ;
; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[1]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[2]                                                                    ; 1.620             ;
; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[0]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[2]                                                                    ; 1.601             ;
; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[3]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[2]                                                                    ; 1.557             ;
; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[2]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[2]                                                                    ; 1.535             ;
; FPGAWR_DSPRE_CTRL:U2|CH_CNT[11]      ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[11]                                                                   ; 1.513             ;
; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[8]                                                                    ; 1.512             ;
; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[8]                                                                    ; 1.460             ;
; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[7]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[8]                                                                    ; 1.416             ;
; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[11] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]                                                                    ; 1.379             ;
; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[10] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]                                                                    ; 1.366             ;
; AD7606_DRIVER:U5|READ1:U3|CQI[0]     ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[0]                                                                    ; 1.254             ;
; AD7606_DRIVER:U5|READ1:U3|CQI[1]     ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[1]                                                                    ; 1.236             ;
; AD7606_DRIVER:U5|READ1:U3|CQI[2]     ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[2]                                                                    ; 1.045             ;
; FPGAWR_DSPRE_CTRL:U2|CH_CNT[9]       ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[10]                                                                   ; 0.689             ;
; FPGAWR_DSPRE_CTRL:U2|CH_CNT[10]      ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[10]                                                                   ; 0.664             ;
; FPGAWR_DSPRE_CTRL:U2|CH_CNT[3]       ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[3]                                                                    ; 0.593             ;
; FPGAWR_DSPRE_CTRL:U2|CH_CNT[7]       ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[10]                                                                   ; 0.556             ;
; FPGAWR_DSPRE_CTRL:U2|CH_CNT[5]       ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]                                                                    ; 0.554             ;
; AD7606_DRIVER:U5|READ1:U3|CQI[3]     ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[3]                                                                    ; 0.538             ;
; FPGAWR_DSPRE_CTRL:U2|CH_CNT[8]       ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[10]                                                                   ; 0.518             ;
; FPGAWR_DSPRE_CTRL:U2|CH_CNT[6]       ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]                                                                    ; 0.517             ;
; FPGAWR_DSPRE_CTRL:U2|CH_CNT[4]       ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]                                                                    ; 0.380             ;
; AD7606_DRIVER:U5|HIGN:U5|CH_EN       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a4~porta_we_reg ; 0.180             ;
; XRD                                  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a4~porta_we_reg ; 0.180             ;
; XZCS_7                               ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a4~porta_we_reg ; 0.180             ;
+--------------------------------------+--------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 28 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (119006): Selected device EP4CE115F23I7 for design "DSP_FPGA_PARACOMM"
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is -40 degrees C
Info (21077): High junction temperature is 100 degrees C
Info (15535): Implemented PLL "PLL_IP:U0|altpll:altpll_component|PLL_IP_altpll:auto_generated|pll1" as Cyclone IV E PLL type
    Info (15099): Implementing clock multiplication of 5, clock division of 2, and phase shift of 0 degrees (0 ps) for PLL_IP:U0|altpll:altpll_component|PLL_IP_altpll:auto_generated|wire_pll1_clk[0] port
    Info (15099): Implementing clock multiplication of 5, clock division of 3, and phase shift of 0 degrees (0 ps) for PLL_IP:U0|altpll:altpll_component|PLL_IP_altpll:auto_generated|wire_pll1_clk[1] port
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE15F23A7 is compatible
    Info (176445): Device EP4CE15F23C7 is compatible
    Info (176445): Device EP4CE15F23I7 is compatible
    Info (176445): Device EP4CE40F23A7 is compatible
    Info (176445): Device EP4CE40F23C7 is compatible
    Info (176445): Device EP4CE40F23I7 is compatible
    Info (176445): Device EP4CE30F23A7 is compatible
    Info (176445): Device EP4CE30F23C7 is compatible
    Info (176445): Device EP4CE30F23I7 is compatible
    Info (176445): Device EP4CE55F23C7 is compatible
    Info (176445): Device EP4CE55F23I7 is compatible
    Info (176445): Device EP4CE75F23C7 is compatible
    Info (176445): Device EP4CE75F23I7 is compatible
    Info (176445): Device EP4CE115F23C7 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location D1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location E2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location K2
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location K1
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location K22
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 71 pins of 71 total pins
    Info (169086): Pin RAMB_OUT[0] not assigned to an exact location on the device
    Info (169086): Pin RAMB_OUT[1] not assigned to an exact location on the device
    Info (169086): Pin RAMB_OUT[2] not assigned to an exact location on the device
    Info (169086): Pin RAMB_OUT[3] not assigned to an exact location on the device
    Info (169086): Pin RAMB_OUT[4] not assigned to an exact location on the device
    Info (169086): Pin RAMB_OUT[5] not assigned to an exact location on the device
    Info (169086): Pin RAMB_OUT[6] not assigned to an exact location on the device
    Info (169086): Pin RAMB_OUT[7] not assigned to an exact location on the device
    Info (169086): Pin RAMB_OUT[8] not assigned to an exact location on the device
    Info (169086): Pin RAMB_OUT[9] not assigned to an exact location on the device
    Info (169086): Pin RAMB_OUT[10] not assigned to an exact location on the device
    Info (169086): Pin RAMB_OUT[11] not assigned to an exact location on the device
    Info (169086): Pin RAMB_OUT[12] not assigned to an exact location on the device
    Info (169086): Pin RAMB_OUT[13] not assigned to an exact location on the device
    Info (169086): Pin RAMB_OUT[14] not assigned to an exact location on the device
    Info (169086): Pin RAMB_OUT[15] not assigned to an exact location on the device
    Info (169086): Pin CLK_DAC not assigned to an exact location on the device
    Info (169086): Pin FIRSTDATA not assigned to an exact location on the device
    Info (169086): Pin RESTOUT not assigned to an exact location on the device
    Info (169086): Pin CONVENT4 not assigned to an exact location on the device
    Info (169086): Pin CS not assigned to an exact location on the device
    Info (169086): Pin RD not assigned to an exact location on the device
    Info (169086): Pin XD[0] not assigned to an exact location on the device
    Info (169086): Pin XD[1] not assigned to an exact location on the device
    Info (169086): Pin XD[2] not assigned to an exact location on the device
    Info (169086): Pin XD[3] not assigned to an exact location on the device
    Info (169086): Pin XD[4] not assigned to an exact location on the device
    Info (169086): Pin XD[5] not assigned to an exact location on the device
    Info (169086): Pin XD[6] not assigned to an exact location on the device
    Info (169086): Pin XD[7] not assigned to an exact location on the device
    Info (169086): Pin XD[8] not assigned to an exact location on the device
    Info (169086): Pin XD[9] not assigned to an exact location on the device
    Info (169086): Pin XD[10] not assigned to an exact location on the device
    Info (169086): Pin XD[11] not assigned to an exact location on the device
    Info (169086): Pin XD[12] not assigned to an exact location on the device
    Info (169086): Pin XD[13] not assigned to an exact location on the device
    Info (169086): Pin XD[14] not assigned to an exact location on the device
    Info (169086): Pin XD[15] not assigned to an exact location on the device
    Info (169086): Pin XZCS_7 not assigned to an exact location on the device
    Info (169086): Pin XRD not assigned to an exact location on the device
    Info (169086): Pin XWE not assigned to an exact location on the device
    Info (169086): Pin XA[0] not assigned to an exact location on the device
    Info (169086): Pin XA[1] not assigned to an exact location on the device
    Info (169086): Pin XA[2] not assigned to an exact location on the device
    Info (169086): Pin XA[3] not assigned to an exact location on the device
    Info (169086): Pin XA[4] not assigned to an exact location on the device
    Info (169086): Pin XA[5] not assigned to an exact location on the device
    Info (169086): Pin XA[6] not assigned to an exact location on the device
    Info (169086): Pin XA[7] not assigned to an exact location on the device
    Info (169086): Pin XA[8] not assigned to an exact location on the device
    Info (169086): Pin XA[9] not assigned to an exact location on the device
    Info (169086): Pin XA[10] not assigned to an exact location on the device
    Info (169086): Pin XA[11] not assigned to an exact location on the device
    Info (169086): Pin CLK_30M not assigned to an exact location on the device
    Info (169086): Pin BUSY not assigned to an exact location on the device
    Info (169086): Pin INDATA[0] not assigned to an exact location on the device
    Info (169086): Pin INDATA[1] not assigned to an exact location on the device
    Info (169086): Pin INDATA[2] not assigned to an exact location on the device
    Info (169086): Pin INDATA[3] not assigned to an exact location on the device
    Info (169086): Pin INDATA[4] not assigned to an exact location on the device
    Info (169086): Pin INDATA[5] not assigned to an exact location on the device
    Info (169086): Pin INDATA[6] not assigned to an exact location on the device
    Info (169086): Pin INDATA[7] not assigned to an exact location on the device
    Info (169086): Pin INDATA[8] not assigned to an exact location on the device
    Info (169086): Pin INDATA[9] not assigned to an exact location on the device
    Info (169086): Pin INDATA[10] not assigned to an exact location on the device
    Info (169086): Pin INDATA[11] not assigned to an exact location on the device
    Info (169086): Pin INDATA[12] not assigned to an exact location on the device
    Info (169086): Pin INDATA[13] not assigned to an exact location on the device
    Info (169086): Pin INDATA[14] not assigned to an exact location on the device
    Info (169086): Pin INDATA[15] not assigned to an exact location on the device
Warning (335093): TimeQuest Timing Analyzer is analyzing 12 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'DSP_FPGA_PARACOMM.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained generated clocks found in the design
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node PLL_IP:U0|altpll:altpll_component|PLL_IP_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C1 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
Info (176353): Automatically promoted node PLL_IP:U0|altpll:altpll_component|PLL_IP_altpll:auto_generated|wire_pll1_clk[1] (placed in counter C0 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal External Clock Output CLKCTRL_PLL1E0
Info (176353): Automatically promoted node DSPWR_FPGARE_CTRL:U3|WREN_B 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a0
        Info (176357): Destination node RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a1
        Info (176357): Destination node RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a2
        Info (176357): Destination node RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a3
        Info (176357): Destination node RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a4
        Info (176357): Destination node RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a5
        Info (176357): Destination node RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a6
        Info (176357): Destination node RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a7
        Info (176357): Destination node RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a8
        Info (176357): Destination node RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a9
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node FPGAWR_DSPRE_CTRL:U2|WREN_A 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a0
        Info (176357): Destination node RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a1
        Info (176357): Destination node RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a2
        Info (176357): Destination node RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a3
        Info (176357): Destination node RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a4
        Info (176357): Destination node RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a5
        Info (176357): Destination node RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a6
        Info (176357): Destination node RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a7
        Info (176357): Destination node RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a8
        Info (176357): Destination node RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a9
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node AD7606_DRIVER:U5|HIGN:U5|CH_EN 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node FPGAWR_DSPRE_CTRL:U2|WREN_A
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 69 (unused VREF, 2.5V VCCIO, 33 input, 20 output, 16 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 5 total pin(s) used --  24 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  37 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has 2.5V VCCIO pins. 1 total pin(s) used --  35 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  36 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  35 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  32 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  38 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  37 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:04
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:07
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 3% of the available device resources in the region that extends from location X69_Y49 to location X80_Y60
Info (170194): Fitter routing operations ending: elapsed time is 00:00:02
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.64 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Info (144001): Generated suppressed messages file D:/Github/Prj/output_files/DSP_FPGA_PARACOMM.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 5603 megabytes
    Info: Processing ended: Wed Feb 15 21:50:16 2023
    Info: Elapsed time: 00:00:27
    Info: Total CPU time (on all processors): 00:00:25


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/Github/Prj/output_files/DSP_FPGA_PARACOMM.fit.smsg.


