/* Generated by Yosys 0.9+2406 (git sha1 347dd01, gcc 8.3.1 -fPIC -Os) */

module pll_soc(REF_CLK, B_CP, B_VCO, VCO_IN, EN_CP, EN_VCO, VDDA, VSSA, VSSD, VDDD, VDDR, GNDR, VDDO, GNDO, GPIO_3, GPIO_2, GPIO_1, GPIO_0, CLK);
  wire B_0_pll;
  wire B_1_pll;
  wire B_2_pll;
  wire B_3_pll;
  output B_CP;
  output B_VCO;
  output CLK;
  input EN_CP;
  input EN_VCO;
  input GNDO;
  input GNDR;
  wire GNDR_pll;
  input GPIO_0;
  input GPIO_1;
  input GPIO_2;
  input GPIO_3;
  wire PORB;
  input REF_CLK;
  wire TIE_HI_ESD;
  wire TIE_LO_ESD;
  wire VCCD1;
  input VCO_IN;
  input VDDA;
  input VDDD;
  wire VDDIO;
  input VDDO;
  input VDDR;
  input VSSA;
  input VSSD;
  wire \avsdpll.ENb_CP ;
  wire \avsdpll.ENb_VCO ;
  sky130_fd_io__top_gpiov2 B_CP_PAD (
    .AMUXBUS_A(),
    .AMUXBUS_B(),
    .ANALOG_EN(1'b0),
    .ANALOG_POL(1'b0),
    .ANALOG_SEL(1'b0),
    .DM({ VCCD1, VCCD1, 1'b0 }),
    .ENABLE_H(PORB),
    .ENABLE_INP_H(TIE_LO_ESD),
    .ENABLE_VDDA_H(1'b0),
    .ENABLE_VDDIO(VCCD1),
    .ENABLE_VSWITCH_H(1'b0),
    .HLD_H_N(VDDIO),
    .HLD_OVR(1'b0),
    .IB_MODE_SEL(1'b0),
    .IN(),
    .INP_DIS(1'b0),
    .IN_H(),
    .OE_N(1'b0),
    .OUT(1'b0),
    .PAD(B_CP),
    .PAD_A_ESD_0_H(),
    .PAD_A_ESD_1_H(),
    .PAD_A_NOESD_H(),
    .SLOW(1'b0),
    .TIE_HI_ESD(TIE_HI_ESD),
    .TIE_LO_ESD(TIE_LO_ESD),
    .VTRIP_SEL(1'b0)
  );
  sky130_fd_io__top_gpiov2 B_VCO_PAD (
    .AMUXBUS_A(),
    .AMUXBUS_B(),
    .ANALOG_EN(1'b0),
    .ANALOG_POL(1'b0),
    .ANALOG_SEL(1'b0),
    .DM({ VCCD1, VCCD1, 1'b0 }),
    .ENABLE_H(PORB),
    .ENABLE_INP_H(TIE_LO_ESD),
    .ENABLE_VDDA_H(1'b0),
    .ENABLE_VDDIO(VCCD1),
    .ENABLE_VSWITCH_H(1'b0),
    .HLD_H_N(VDDIO),
    .HLD_OVR(1'b0),
    .IB_MODE_SEL(1'b0),
    .IN(),
    .INP_DIS(1'b0),
    .IN_H(),
    .OE_N(1'b0),
    .OUT(1'b0),
    .PAD(B_VCO),
    .PAD_A_ESD_0_H(),
    .PAD_A_ESD_1_H(),
    .PAD_A_NOESD_H(),
    .SLOW(1'b0),
    .TIE_HI_ESD(TIE_HI_ESD),
    .TIE_LO_ESD(TIE_LO_ESD),
    .VTRIP_SEL(1'b0)
  );
  sky130_fd_io__top_power_lvc_wpad CLK_PAD (
    .AMUXBUS_A(),
    .AMUXBUS_B(),
    .P_PAD(CLK)
  );
  sky130_fd_io__top_gpiov2 EN_CP_PAD (
    .AMUXBUS_A(),
    .AMUXBUS_B(),
    .ANALOG_EN(1'b0),
    .ANALOG_POL(1'b0),
    .ANALOG_SEL(1'b0),
    .DM({ 2'b00, VCCD1 }),
    .ENABLE_H(PORB),
    .ENABLE_INP_H(TIE_LO_ESD),
    .ENABLE_VDDA_H(1'b0),
    .ENABLE_VDDIO(VCCD1),
    .ENABLE_VSWITCH_H(1'b0),
    .HLD_H_N(VDDIO),
    .HLD_OVR(1'b0),
    .IB_MODE_SEL(1'b0),
    .IN(\avsdpll.ENb_CP ),
    .INP_DIS(1'b0),
    .IN_H(),
    .OE_N(VCCD1),
    .OUT(1'b0),
    .PAD(EN_CP),
    .PAD_A_ESD_0_H(),
    .PAD_A_ESD_1_H(),
    .PAD_A_NOESD_H(),
    .SLOW(1'b0),
    .TIE_HI_ESD(TIE_HI_ESD),
    .TIE_LO_ESD(TIE_LO_ESD),
    .VTRIP_SEL(1'b0)
  );
  sky130_fd_io__top_gpiov2 EN_VCO_PAD (
    .AMUXBUS_A(),
    .AMUXBUS_B(),
    .ANALOG_EN(1'b0),
    .ANALOG_POL(1'b0),
    .ANALOG_SEL(1'b0),
    .DM({ 2'b00, VCCD1 }),
    .ENABLE_H(PORB),
    .ENABLE_INP_H(TIE_LO_ESD),
    .ENABLE_VDDA_H(1'b0),
    .ENABLE_VDDIO(VCCD1),
    .ENABLE_VSWITCH_H(1'b0),
    .HLD_H_N(VDDIO),
    .HLD_OVR(1'b0),
    .IB_MODE_SEL(1'b0),
    .IN(\avsdpll.ENb_VCO ),
    .INP_DIS(1'b0),
    .IN_H(),
    .OE_N(VCCD1),
    .OUT(1'b0),
    .PAD(EN_VCO),
    .PAD_A_ESD_0_H(),
    .PAD_A_ESD_1_H(),
    .PAD_A_NOESD_H(),
    .SLOW(1'b0),
    .TIE_HI_ESD(TIE_HI_ESD),
    .TIE_LO_ESD(TIE_LO_ESD),
    .VTRIP_SEL(1'b0)
  );
  sky130_fd_io__top_gpiov2 GPIO_0_PAD (
    .AMUXBUS_A(),
    .AMUXBUS_B(),
    .ANALOG_EN(1'b0),
    .ANALOG_POL(1'b0),
    .ANALOG_SEL(1'b0),
    .DM({ 2'b00, VCCD1 }),
    .ENABLE_H(PORB),
    .ENABLE_INP_H(TIE_LO_ESD),
    .ENABLE_VDDA_H(1'b0),
    .ENABLE_VDDIO(VCCD1),
    .ENABLE_VSWITCH_H(1'b0),
    .HLD_H_N(VDDIO),
    .HLD_OVR(1'b0),
    .IB_MODE_SEL(1'b0),
    .IN(B_0_pll),
    .INP_DIS(1'b0),
    .IN_H(),
    .OE_N(VCCD1),
    .OUT(1'b0),
    .PAD(GPIO_0),
    .PAD_A_ESD_0_H(),
    .PAD_A_ESD_1_H(),
    .PAD_A_NOESD_H(),
    .SLOW(1'b0),
    .TIE_HI_ESD(TIE_HI_ESD),
    .TIE_LO_ESD(TIE_LO_ESD),
    .VTRIP_SEL(1'b0)
  );
  sky130_fd_io__top_gpiov2 GPIO_1_PAD (
    .AMUXBUS_A(),
    .AMUXBUS_B(),
    .ANALOG_EN(1'b0),
    .ANALOG_POL(1'b0),
    .ANALOG_SEL(1'b0),
    .DM({ 2'b00, VCCD1 }),
    .ENABLE_H(PORB),
    .ENABLE_INP_H(TIE_LO_ESD),
    .ENABLE_VDDA_H(1'b0),
    .ENABLE_VDDIO(VCCD1),
    .ENABLE_VSWITCH_H(1'b0),
    .HLD_H_N(VDDIO),
    .HLD_OVR(1'b0),
    .IB_MODE_SEL(1'b0),
    .IN(B_1_pll),
    .INP_DIS(1'b0),
    .IN_H(),
    .OE_N(VCCD1),
    .OUT(1'b0),
    .PAD(GPIO_1),
    .PAD_A_ESD_0_H(),
    .PAD_A_ESD_1_H(),
    .PAD_A_NOESD_H(),
    .SLOW(1'b0),
    .TIE_HI_ESD(TIE_HI_ESD),
    .TIE_LO_ESD(TIE_LO_ESD),
    .VTRIP_SEL(1'b0)
  );
  sky130_fd_io__top_gpiov2 GPIO_2_PAD (
    .AMUXBUS_A(),
    .AMUXBUS_B(),
    .ANALOG_EN(1'b0),
    .ANALOG_POL(1'b0),
    .ANALOG_SEL(1'b0),
    .DM({ 2'b00, VCCD1 }),
    .ENABLE_H(PORB),
    .ENABLE_INP_H(TIE_LO_ESD),
    .ENABLE_VDDA_H(1'b0),
    .ENABLE_VDDIO(VCCD1),
    .ENABLE_VSWITCH_H(1'b0),
    .HLD_H_N(VDDIO),
    .HLD_OVR(1'b0),
    .IB_MODE_SEL(1'b0),
    .IN(B_2_pll),
    .INP_DIS(1'b0),
    .IN_H(),
    .OE_N(VCCD1),
    .OUT(1'b0),
    .PAD(GPIO_2),
    .PAD_A_ESD_0_H(),
    .PAD_A_ESD_1_H(),
    .PAD_A_NOESD_H(),
    .SLOW(1'b0),
    .TIE_HI_ESD(TIE_HI_ESD),
    .TIE_LO_ESD(TIE_LO_ESD),
    .VTRIP_SEL(1'b0)
  );
  sky130_fd_io__top_gpiov2 GPIO_3_PAD (
    .AMUXBUS_A(),
    .AMUXBUS_B(),
    .ANALOG_EN(1'b0),
    .ANALOG_POL(1'b0),
    .ANALOG_SEL(1'b0),
    .DM({ 2'b00, VCCD1 }),
    .ENABLE_H(PORB),
    .ENABLE_INP_H(TIE_LO_ESD),
    .ENABLE_VDDA_H(1'b0),
    .ENABLE_VDDIO(VCCD1),
    .ENABLE_VSWITCH_H(1'b0),
    .HLD_H_N(VDDIO),
    .HLD_OVR(1'b0),
    .IB_MODE_SEL(1'b0),
    .IN(B_3_pll),
    .INP_DIS(1'b0),
    .IN_H(),
    .OE_N(VCCD1),
    .OUT(1'b0),
    .PAD(GPIO_3),
    .PAD_A_ESD_0_H(),
    .PAD_A_ESD_1_H(),
    .PAD_A_NOESD_H(),
    .SLOW(1'b0),
    .TIE_HI_ESD(TIE_HI_ESD),
    .TIE_LO_ESD(TIE_LO_ESD),
    .VTRIP_SEL(1'b0)
  );
  simple_por POR (
    .por_l(),
    .porb_h(PORB),
    .porb_l(),
    .vdd1v8(VCCD1),
    .vdd3v3(VDDIO),
    .vss(GNDR_pll)
  );
endmodule
