<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:40:00.400</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2022.09.26</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2024-7014413</applicationNumber><claimCount>20</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>시간 동기화 메시지들을 사용한 칩 상의 시스템들의 동기화</inventionTitle><inventionTitleEng>SYNCHRONIZING SYSTEMS ON A CHIP USING TIME SYNCHRONIZATION MESSAGES</inventionTitleEng><openDate>2024.06.20</openDate><openNumber>10-2024-0089194</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2025.09.04</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2024.04.29</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G06F 1/14</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G06F 1/16</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G06F 13/42</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H04J 3/06</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 전자 아이웨어 디바이스는 독립적 타임 베이스들을 갖는 제1 SoC(System on a Chip) 및 제2 SoC, 그리고 제1 SoC와 제2 SoC를 연결하는 인터-SoC 인터페이스를 포함한다. 제1 SoC 및 제2 SoC의 동작들은 수정된 PTP 기법을 사용하여 SoC들에 대한 타임 베이스들을 정렬함으로써 동기화된다. 이 기법은, 제2 SoC가, 인터-SoC 인터페이스를 통해 제1 SoC로부터 시간 동기화 메시지를 수신하는 것; 시간 동기화 메시지의 수신의 로컬 타임스탬프를 기록하는 것; 제1 SoC가 시간 동기화 메시지를 전송한 시간에 대응하는, 제1 SoC가 기록한 타임스탬프에 대응하는 마스터 타임스탬프를 수신하는 것; 및 로컬 타임스탬프와 마스터 타임스탬프 사이의 시간 오프셋을 계산하는 것을 포함한다. 그런 다음, 제1 SoC와 제2 SoC의 타임 베이스들이 계산된 시간 오프셋을 사용하여 정렬된다. 송신 지연들을 감안하기 위해, 다수의 시간 오프셋들이 평균화될 수 있다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2023.04.13</internationOpenDate><internationOpenNumber>WO2023059463</internationOpenNumber><internationalApplicationDate>2022.09.26</internationalApplicationDate><internationalApplicationNumber>PCT/US2022/044671</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 전자 아이웨어 디바이스(electronic eyewear device)의 제1 SoC(system on a chip) 및 제2 SoC를 동기화하는 방법으로서, 상기 제1 SoC 및 상기 제2 SoC는 독립적 타임 베이스(time base)들을 갖고 인터-SoC 인터페이스에 의해 연결되고,상기 방법은, 상기 제2 SoC가 상기 인터-SoC 인터페이스를 통해 상기 제1 SoC로부터 시간 동기화 메시지를 수신하는 단계; 상기 제2 SoC가 상기 시간 동기화 메시지의 수신의 로컬 타임스탬프를 기록하는 단계; 상기 제2 SoC가, 상기 제1 SoC가 상기 시간 동기화 메시지를 전송한 시간에 대응하는, 상기 제1 SoC가 기록한 타임스탬프에 대응하는 마스터 타임스탬프를 수신하는 단계; 상기 제2 SoC가 상기 로컬 타임스탬프와 상기 마스터 타임스탬프 사이의 시간 오프셋을 계산하는 단계; 및 상기 계산된 시간 오프셋을 사용하여 상기 제1 SoC와 상기 제2 SoC의 타임 베이스들을 정렬하는 단계를 포함하는, 전자 아이웨어 디바이스의 제1 SoC 및 제2 SoC를 동기화하는 방법.</claim></claimInfo><claimInfo><claim>2. 제1 항에 있어서, 상기 제2 SoC가 상기 시간 동기화 메시지의 수신의 로컬 타임스탬프를 기록하는 단계는, 상기 제2 SoC의 오퍼레이팅 시스템의 로컬 타임스탬프를 기록하는 단계를 포함하는,전자 아이웨어 디바이스의 제1 SoC 및 제2 SoC를 동기화하는 방법.</claim></claimInfo><claimInfo><claim>3. 제1 항에 있어서, 상기 제2 SoC가 로컬 타임스탬프를 기록하는 단계는, 상기 제2 SoC의 드라이버, 펌웨어 또는 하드웨어 중 적어도 하나를 사용하여 상기 로컬 타임스탬프를 생성하는 단계를 포함하는, 전자 아이웨어 디바이스의 제1 SoC 및 제2 SoC를 동기화하는 방법.</claim></claimInfo><claimInfo><claim>4. 제1 항에 있어서,상기 제2 SoC가 상기 인터-SoC 인터페이스를 통해 상기 제1 SoC에 제2 시간 동기화 메시지를 전송하는 단계;상기 제2 SoC가 상기 제2 시간 동기화 메시지를 전송한 시간의 제2 로컬 타임스탬프를 기록하는 단계; 및상기 제2 SoC가, 상기 제1 SoC가 상기 제2 시간 동기화 메시지를 수신한 시간에 대응하는, 상기 제1 SoC가 기록한 타임스탬프에 대응하는 제2 마스터 타임스탬프를 수신하는 단계를 더 포함하는,전자 아이웨어 디바이스의 제1 SoC 및 제2 SoC를 동기화하는 방법.</claim></claimInfo><claimInfo><claim>5. 제4 항에 있어서, 상기 제2 SoC가 시간 오프셋을 계산하는 단계는, 0.5*(마스터 타임스탬프 + 제2 마스터 타임스탬프 - 로컬 타임스탬프 - 제2 로컬 타임스탬프)를 계산하는 단계를 포함하는, 전자 아이웨어 디바이스의 제1 SoC 및 제2 SoC를 동기화하는 방법.</claim></claimInfo><claimInfo><claim>6. 제1 항에 있어서, 상기 계산된 시간 오프셋을 사용하여 상기 제1 SoC와 상기 제2 SoC의 타임 베이스들을 정렬하는 단계는, 상기 제2 SoC가 상기 시간 오프셋을 사용하여, 상기 제1 SoC의 타이밍과 정렬되도록 상기 제2 SoC의 타이밍을 조정하는 단계를 포함하는, 전자 아이웨어 디바이스의 제1 SoC 및 제2 SoC를 동기화하는 방법.</claim></claimInfo><claimInfo><claim>7. 제6 항에 있어서, 상기 제1 SoC의 타이밍과 정렬되도록 상기 제2 SoC의 타이밍을 조정하는 단계는, 상기 제2 SoC의 동기화된 시간이 단조적(monotonic)이고 연속적인 것을 보장하기 위해 시간 경과에 따른 타이밍 조정들을 평활화시키는 것(smoothing)을 포함하는,전자 아이웨어 디바이스의 제1 SoC 및 제2 SoC를 동기화하는 방법.</claim></claimInfo><claimInfo><claim>8. 제1 항에 있어서, 상기 계산된 시간 오프셋을 사용하여 상기 제1 SoC와 상기 제2 SoC의 타임 베이스들을 정렬하는 단계는, 상기 제2 SoC가 상기 시간 오프셋을 사용하여, 상기 제1 SoC로부터 수신되는 신호들의 타이밍을 조정하는 단계를 포함하는,전자 아이웨어 디바이스의 제1 SoC 및 제2 SoC를 동기화하는 방법.</claim></claimInfo><claimInfo><claim>9. 제1 항에 있어서, 상기 계산된 시간 오프셋을 클록 드리프트 허용오차 임계치(clock drift tolerance threshold)와 비교하는 단계; 및상기 계산된 시간 오프셋이 상기 클록 드리프트 허용오차 임계치를 초과하거나 또는 초과하는 것으로 추정되는 경우:상기 제2 SoC가 상기 인터-SoC 인터페이스를 통해 상기 제1 SoC로부터 제2 시간 동기화 메시지를 수신하는 단계;상기 제2 SoC가 상기 제2 시간 동기화 메시지의 수신의 제2 로컬 타임스탬프를 기록하는 단계;상기 제2 SoC가, 상기 제1 SoC가 상기 제2 시간 동기화 메시지를 전송한 시간에 대응하는, 상기 제1 SoC가 기록한 타임스탬프에 대응하는 제2 마스터 타임스탬프를 수신하는 단계;상기 제2 SoC가 상기 제2 로컬 타임스탬프와 상기 제2 마스터 타임스탬프 사이의 제2 시간 오프셋을 계산하는 단계; 및상기 계산된 제2 시간 오프셋을 사용하여 상기 제1 SoC와 상기 제2 SoC의 타임 베이스들을 정렬하는 단계를 더 포함하는,전자 아이웨어 디바이스의 제1 SoC 및 제2 SoC를 동기화하는 방법.</claim></claimInfo><claimInfo><claim>10. 전자 아이웨어 디바이스로서,제1 독립적 타임 베이스를 갖는 제1 SoC(system on a chip);제2 독립적 타임 베이스를 갖는 제2 SoC;상기 제1 SoC와 상기 제2 SoC를 연결하는 인터-SoC 인터페이스; 및상기 제2 SoC와 커플링된 컴퓨터 판독가능 매체를 포함하고,상기 컴퓨터 판독가능 매체는 상기 컴퓨터 판독가능 매체에 저장된 명령들을 포함하고, 상기 명령들은, 상기 제2 SoC로 하여금, 상기 제1 SoC와 상기 제2 SoC의 독립적 타임 베이스들을 동기화하기 위한 동작들을 수행하게 하도록 상기 제2 SoC에 의해 실행가능하고, 상기 제2 SoC에 의해 수행되는 상기 동작들은, 상기 인터-SoC 인터페이스를 통해 상기 제1 SoC로부터 시간 동기화 메시지를 수신하는 것; 상기 시간 동기화 메시지의 수신의 로컬 타임스탬프를 기록하는 것; 상기 제1 SoC가 상기 시간 동기화 메시지를 전송한 시간에 대응하는, 상기 제1 SoC가 기록한 타임스탬프에 대응하는 마스터 타임스탬프를 수신하는 것; 상기 로컬 타임스탬프와 상기 마스터 타임스탬프 사이의 시간 오프셋을 계산하는 것; 및 상기 계산된 시간 오프셋을 사용하여 상기 제1 SoC와 상기 제2 SoC의 타임 베이스들을 정렬하는 것을 포함하는, 전자 아이웨어 디바이스.</claim></claimInfo><claimInfo><claim>11. 제10 항에 있어서, 상기 인터-SoC 인터페이스는 PCIe(Peripheral Component Interconnect Express) 포맷 버스를 포함하는, 전자 아이웨어 디바이스.</claim></claimInfo><claimInfo><claim>12. 제10 항에 있어서, 상기 제2 SoC는 상기 제2 SoC의 오퍼레이팅 시스템의 로컬 타임스탬프를 기록하기 위한 명령들을 실행하는,전자 아이웨어 디바이스.</claim></claimInfo><claimInfo><claim>13. 제10 항에 있어서, 상기 제2 SoC는 상기 제2 SoC의 드라이버, 펌웨어 또는 하드웨어 중 적어도 하나를 사용하여 상기 로컬 타임스탬프를 생성하기 위한 명령들을 실행하는, 전자 아이웨어 디바이스.</claim></claimInfo><claimInfo><claim>14. 제10 항에 있어서, 상기 제2 SoC는, 상기 제2 SoC로 하여금,  상기 인터-SoC 인터페이스를 통해 상기 제1 SoC에 제2 시간 동기화 메시지를 전송하는 것; 상기 제2 시간 동기화 메시지를 전송한 시간의 제2 로컬 타임스탬프를 기록하는 것; 및 상기 제1 SoC가 상기 제2 시간 동기화 메시지를 수신한 시간에 대응하는, 상기 제1 SoC가 기록한 타임스탬프에 대응하는 제2 마스터 타임스탬프를 수신하는 것을 포함하는 동작들을 수행하게 하기 위한 추가 명령들을 실행하는, 전자 아이웨어 디바이스.</claim></claimInfo><claimInfo><claim>15. 제14 항에 있어서, 상기 제2 SoC는 0.5*(마스터 타임스탬프 + 제2 마스터 타임스탬프 - 로컬 타임스탬프 - 제2 로컬 타임스탬프)를 계산하기 위한 명령들을 실행함으로써 상기 시간 오프셋을 계산하는,전자 아이웨어 디바이스.</claim></claimInfo><claimInfo><claim>16. 제10 항에 있어서,상기 제2 SoC는, 상기 시간 오프셋을 사용하여, 상기 제1 SoC의 타이밍과 정렬되도록 상기 제2 SoC의 타이밍을 조정하기 위한 명령들을 실행함으로써, 상기 계산된 시간 오프셋을 사용하여 상기 제1 SoC와 상기 제2 SoC의 타임 베이스들을 정렬하는,전자 아이웨어 디바이스.</claim></claimInfo><claimInfo><claim>17. 제16 항에 있어서,상기 제2 SoC는, 상기 제2 SoC의 동기화된 시간이 단조적이고 연속적인 것을 보장하기 위해 시간 경과에 따른 타이밍 조정들을 평활화시키기 위한 명령들을 실행함으로써, 상기 제1 SoC의 타이밍과 정렬되도록 상기 제2 SoC의 타이밍을 조정하는, 전자 아이웨어 디바이스.</claim></claimInfo><claimInfo><claim>18. 제10 항에 있어서, 상기 제2 SoC는, 상기 시간 오프셋을 사용하여, 상기 제1 SoC로부터 수신되는 신호들의 타이밍을 조정하기 위한 명령들을 실행함으로써, 상기 계산된 시간 오프셋을 사용하여 상기 제1 SoC와 상기 제2 SoC의 타임 베이스들을 정렬하는,전자 아이웨어 디바이스.</claim></claimInfo><claimInfo><claim>19. 제10 항에 있어서, 상기 제2 SoC는, 상기 제2 SoC로 하여금,  상기 계산된 시간 오프셋을 클록 드리프트 허용오차 임계치와 비교하는 것; 및 상기 계산된 시간 오프셋이 상기 클록 드리프트 허용오차 임계치를 초과하거나 또는 초과하는 것으로 추정되는 경우: 상기 인터-SoC 인터페이스를 통해 상기 제1 SoC로부터 제2 시간 동기화 메시지를 수신하는 것; 상기 제2 시간 동기화 메시지의 수신의 제2 로컬 타임스탬프를 기록하는 것; 상기 제1 SoC가 상기 제2 시간 동기화 메시지를 전송한 시간에 대응하는, 상기 제1 SoC가 기록한 타임스탬프에 대응하는 제2 마스터 타임스탬프를 수신하는 것; 상기 제2 로컬 타임스탬프와 상기 제2 마스터 타임스탬프 사이의 제2 시간 오프셋을 계산하는 것; 및 상기 계산된 제2 시간 오프셋을 사용하여 상기 제1 SoC와 상기 제2 SoC의 타임 베이스들을 정렬하는 것을 포함하는 동작들을 수행하게 하기 위한 추가 명령들을 실행하는, 전자 아이웨어 디바이스.</claim></claimInfo><claimInfo><claim>20. 비-일시적 컴퓨터 판독가능 매체로서,상기 비-일시적 컴퓨터 판독가능 매체는 상기 비-일시적 컴퓨터 판독가능 매체에 저장된 명령들을 포함하고, 상기 명령들은, SoC(system on a chip)로 하여금, 상기 SoC와 다른 SoC의 독립적 타임 베이스들을 동기화하기 위한 동작들을 수행하게 하도록 상기 SoC에 의해 실행가능하고, 상기 동작들은, 상기 SoC가 인터-SoC 인터페이스를 통해 상기 다른 SoC로부터 제1 시간 동기화 메시지를 수신하는 것; 상기 SoC가 상기 제1 시간 동기화 메시지의 수신의 제1 로컬 타임스탬프를 기록하는 것; 상기 SoC가 상기 인터-SoC 인터페이스를 통해 상기 다른 SoC에 제2 시간 동기화 메시지를 전송하는 것; 상기 SoC가 상기 제2 시간 동기화 메시지를 전송한 시간의 제2 로컬 타임스탬프를 기록하는 것;  상기 SoC가, 상기 다른 SoC가 상기 제1 시간 동기화 메시지를 전송한 시간에 대응하는, 상기 다른 SoC가 기록한 타임스탬프에 대응하는 제1 마스터 타임스탬프, 및 상기 다른 SoC가 상기 제2 시간 동기화 메시지를 수신한 시간에 대응하는, 상기 다른 SoC가 기록한 타임스탬프에 대응하는 제2 마스터 타임스탬프를 수신하는 것; 상기 SoC가, 상기 제1 마스터 타임스탬프와 상기 제2 마스터 타임스탬프의 합과 상기 제1 로컬 타임스탬프와 상기 제2 로컬 타임스탬프의 합 간의 차이의 함수로써 시간 오프셋을 계산하는 것; 및 상기 계산된 시간 오프셋을 사용하여 상기 SoC와 상기 다른 SoC의 타임 베이스들을 정렬하는 것을 포함하는, 비-일시적 컴퓨터 판독가능 매체.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>미국 ***** 캘리포니아주 산타 모니카 써티퍼스트 스트리트 ****</address><code>520140253774</code><country>미국</country><engName>SNAP INC.</engName><name>스냅 인코포레이티드</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>미국 ***** 캘리포니아 ...</address><code> </code><country> </country><engName>AHN, Samuel</engName><name>안, 사무엘 </name></inventorInfo><inventorInfo><address>미국 ***** 캘리포니아 ...</address><code> </code><country> </country><engName>RYUMA, Dmitry</engName><name>류마, 드미트리 </name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울 중구 서소문로 **, *층(서소문동)</address><code>920241000417</code><country>대한민국</country><engName>NAM IP GROUP</engName><name>특허법인(유)남아이피그룹</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2021.10.04</priorityApplicationDate><priorityApplicationNumber>17/493,222</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2024.04.29</receiptDate><receiptNumber>1-1-2024-0468881-61</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2024.05.09</receiptDate><receiptNumber>1-5-2024-0077160-94</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2025.09.04</receiptDate><receiptNumber>1-1-2025-1016051-27</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020247014413.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c936925b075a6e23cc9db4df211df721b1dd1d1c6819635684988a13e033fd2a289705587c7ddf62f68e0444ef15ad2ce4698063815cc8cc150</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf28dccbef02564c51f97ec698280c09436d56dafe3aad465ad706618e77279b4440e68e4c98ee6d498ca696dd138c247b698b4ee6f90528a6</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>