# 计算机组成原理 第四章作业

1. 

![第四章作业图1](https://telegraph-image-5ms.pages.dev/file/BQACAgUAAyEGAASIfjD1AANHZ6IMXSHK7rpDM_f_PlyxM3ccyEwAAn8WAAJ9zRBVmnCHvP4NPj82BA.png)

![第四章作业图2](https://telegraph-image-5ms.pages.dev/file/BQACAgUAAyEGAASIfjD1AANIZ6IMYDpzfKde6q5NSUXrL-Jko0UAAoAWAAJ9zRBVT2BBvHN9H2w2BA.png)

4.1: cache 采用组关联映射，总共 64 行，每组 4 行，故一共存在 16 组。主存有 $2^{12}$ 个块，每块包含 128 字。因此，主存地址总长度为：$log_2(128 \times 2^{12})=19$ 位

每块包含 128 字，则字地址长为 $log_2(128)=7$。cache 中存在 16 组，则组号长度为 $log_2(16)=4$。因此，剩余 tag 位长度为 19 - 7 - 4 = 8 位。

综上，主存地址格式如下：

| tag 位 | 组位 | 字编码位 |
| ------ | ---- | -------- |
| 8      | 4    | 7        |

共 19 位。

4.2：cache 采用组关联映射，每组 2 行，总共 8kb，每行/块长度为 16 字节（本问题不涉及字），因此一共存在 256 个组。

在主存中，字节域长度为 $log_2(16)=4$，组号长 $log_2(256)=8$ 位。主存总共 64 MB，因此地址总长为 $log_2(2^{26})=26$ 位，因此 tag 位长度为 26-4-8=14 位。

综上，主存地址格式如下：

| tag 位 | 组号位 | 字节编码位 |
| ------ | ------ | ---------- |
| 14     | 8      | 4          |

4.3：

> 由于 Figure 4.10 画图难度太恐怖了，我直接用分割线分隔地址的不同部分

Figure 4.10 中，tag 位长度 8，组号长度 14，字长度 2，

Figure 4.12 中，tag 位长度 22，字长度 2，

Figure 4.15 中，tag 位长度 9，组号长度 13，字长度 2，因此：

|            | 111111    | 666666    | BBBBBB    |
| ---------- | --------- | --------- | --------- |
| 直接映射   | 11/444/1  | 66/1999/2 | BB/EEEE/3 |
| 全关联映射 | 44444/1   | 199999/2  | 2EEEEE/3  |
| 组关联映射 | 22/444//1 | CC/1999/2 | 177/EEE/3 |

4.4:

Figure 4.10 中：地址长度 24，可寻址单元 16M 个，块大小 4 字节，块数 4M 块，cache 行数 16K，tag 长度 8 位

Figure 4.12 中：地址长度 24，可寻址单元 16M 个，块大小 4 字节，块数 4M 块，cache 行数 16k，tag 长度 22 位。

Figure 4.15 中：地址长度 24，可寻址单元 16M 个，块大小 4 字节，块数 4M 块，cache 每组行数 2 行，cache 组数 8k，cache 行数 16k 行，tag 长度为 9 位。

2. For the address sequence: 1 2 3 4 1 2 3 4 1 2 3 4, draw and compute the hit ratio of 3-line cache using FIFO & LRU; which methods can be used to improve the hit ratio?

   （斜体表示即将被移除的行，粗体表示此次命中的缓存）

   FIFO 命中情况：

   | 当前输入     | 1    | 2    | 3    | 4    | 1    | 2    | 3    | 4    | 1    | 2    | 3    | 4    |
   | ------------ | ---- | ---- | ---- | ---- | ---- | ---- | ---- | ---- | ---- | ---- | ---- | ---- |
   | Cache 第一行 | 1    | 1    | *1*  | *2*  | *3*  | *4*  | *1*  | *2*  | *3*  | *4*  | *1*  | *2*  |
   | Cache 第二行 |      | 2    | 2    | 3    | 4    | 1    | 2    | 3    | 4    | 1    | 2    | 3    |
   | Cache 第三行 |      |      | 3    | 4    | 1    | 2    | 3    | 4    | 1    | 2    | 3    | 4    |

   命中率：0/12 = 0%

   LRU 命中情况：

   | 当前输入     | 1    | 2    | 3    | 4    | 1    | 2    | 3    | 4    | 1    | 2    | 3    | 4    |
   | ------------ | ---- | ---- | ---- | ---- | ---- | ---- | ---- | ---- | ---- | ---- | ---- | ---- |
   | Cache 第一行 | 1    | 1    | *1*  | 4    | 4    | *4*  | 3    | 3    | *3*  | 2    | 2    | *2*  |
   | Cache 第二行 |      | 2    | 2    | *2*  | 1    | 1    | *1*  | 4    | 4    | *4*  | 3    | 3    |
   | Cache 第三行 |      |      | 3    | 3    | *3*  | 2    | 2    | *2*  | 1    | 1    | *1*  | 4    |
   | 计数器-1     | 0    | 1    | 2    | 0    | 1    | 2    | 0    | 1    | 2    | 0    | 1    | 2    |
   | 计数器-2     | 0    | 0    | 1    | 2    | 0    | 1    | 2    | 0    | 1    | 2    | 0    | 1    |
   | 计数器-3     | 0    | 0    | 0    | 1    | 2    | 0    | 1    | 2    | 0    | 1    | 2    | 0    |

   命中率：0%

   可以使用随机替换算法提高命中率（每次替换时随机替换 cache 内的一行内容）

3. Consider a machine with Cache-main memory system structure. Its main memory has 8 blocks(0-7) which block size is 4 words, and its Cache has 4 lines(0-3) and adapts a organization of 2-way set associative with LRU replacement algorithm, require:
   1. show the structure of main memory address

      由于每块大小为 4 字，字地址长度为 2；由于主存总共 8 块、每块 4 字，共 32 块，因此地址总长度为 $log_2(32)=5$。由于 cache 共 4 行被分为两组，因此 cache 组地址长度为 1，tag 位长度为 5-2-1=2。地址构成如下：

      | tag 位 | 组地址 | 字地址 |
      | ------ | ------ | ------ |
      | 2      | 1      | 2      |

   2. show the corresponding relationship of main memory block number and Cache line number

      见下图：

      ![](https://telegraph-image-5ms.pages.dev/file/BQACAgUAAyEGAASIfjD1AANJZ6IMYtlMqYPAgdjtQk3S3X5ET8oAAoEWAAJ9zRBVgWICEP1PC7I2BA.png)

      注：箭头表示第 0、1 块都对应到第 0 组的任意行，并非表示这两块只能对应第 0 行；下半部分同理。

   3. Supposed initial Cache status is empty, for the address sequence: 1，2，4，1，3，7，0，1，2，5，4，6，4，7，2，list the assigned addresses of cache lines after each visit.

      | Cache内容/缓存输入 | 1    | 2    | 4    | 1     | 3    | 7    | 0    | 1    | 2    | 5    | 4    | 6    | 4     | 7    | 2    |
      | ------------------ | ---- | ---- | ---- | ----- | ---- | ---- | ---- | ---- | ---- | ---- | ---- | ---- | ----- | ---- | ---- |
      | 0-0                |      | 2    | *2*  | *2*   | *2*  | *2*  | 0    | 0    | 0    | *0*  | 4    | 4    | **4** | 4    | *4*  |
      | 0-1                |      |      | 4    | 4     | 4    | 4    | *4*  | *4*  | *2*  | 2    | *2*  | 6    | *6*   | *6*  | 2    |
      | 1-0                | 1    | 1    | 1    | **1** | *1*  | 7    | 7    | *7*  | *7*  | 5    | 5    | 5    | 5     | 5    | 5    |
      | 1-1                |      |      |      |       | 3    | *3*  | *3*  | 1    | 1    | *1*  | *1*  | *1*  | *1*   | *7*  | *7*  |
      | 计数               | 0    | 0    | 1    | 2     | 3    | 4    | 0    | 0    | 1    | 2    | 0    | 1    | 0     | 1    | 2    |
      | 计数               | 0    | 0    | 0    | 1     | 2    | 3    | 4    | 5    | 0    | 0    | 1    | 0    | 1     | 2    | 0    |
      | 计数               | 0    | 1    | 2    | 0     | 1    | 0    | 1    | 2    | 3    | 0    | 1    | 2    | 3     | 4    | 5    |
      | 计数               | 0    | 0    | 0    | 0     | 1    | 2    | 3    | 0    | 1    | 2    | 3    | 4    | 5     | 0    | 1    |

   4. Given the hit ratio of Cache after above steps.

      命中率：2/15=13.33%
