// @no-assertions
fsm assume_08 {
  in       u2 i;
  out wire u2 o;

  void main() {
    assert i == 2'd2;
    o = i;
    fence;
  }
}
// @verilator-lint-off
// @fec/golden {{{
//  module assume_08(
//    input   wire [1:0] i,
//    output  wire [1:0] o
//  );
//    assign o = 2'd2;
//  endmodule
// }}}
