* [首页](/)
* Verilog模块设计
	* [Lab0:从0开始的FPGA生活](/module/begin)
	* [Simulation使用帮助](/module/simulation_help) 
	* [Lab:ports与顶层模块](/module/ports)
	* [Lab:加法器与数码管](/module/adder)
	* [Lab:乘法器设计](/module/unsigned_multiplier) 
* [常见问题](faq)
* [Logisim补充说明](/module/qna/Lab1QnA)
* [验收要求](grading)
    * [lab1:流水灯](/module/led)
    * [lab3:组合逻辑](/module/combine_logic)
    * [lab4:时序逻辑]()
    * [lab5:电子秤与UART](/module/uart)
* [参考书目及板卡信息](reference)
