.model 010_opus.kiss2
.inputs I0 I1 I2 I3 I4 
.outputs O0 O1 O2 O3 O4 O5 
.clock clk
# wri0 11110
# init2 00110
# IOwait 11010
# RMACK 01000
# init1 11000
# init0 10000
# ad0 10001
# WMACK 01001
# init4 00010
# ad1 00000
.names S0 S1 S2 S3 S4 I0 I1 I2 I3 I4 next_S0
11110--0-- 1
1101000010 1
1101000011 1
11010-0000 1
11010-0001 1
010001-0-- 1
11000-00-- 1
10000--1-- 1
10000--0-- 1
010011-0-- 1
00010-00-- 1
00000--0-- 1
.latch next_S0 S0 re clk 0


.names S0 S1 S2 S3 S4 I0 I1 I2 I3 I4 next_S1
11110--0-- 1
1101000011 1
1101010010 1
1101010011 1
11010-0000 1
11010-0001 1
010000-0-- 1
11000-00-- 1
10000--0-- 1
010010-0-- 1
010011-0-- 1
00010-00-- 1
00000--0-- 1
.latch next_S1 S1 re clk 0


.names S0 S1 S2 S3 S4 I0 I1 I2 I3 I4 next_S2
1101000011 1
11010-10-- 1
11000-10-- 1
010011-0-- 1
.latch next_S2 S2 re clk 0


.names S0 S1 S2 S3 S4 I0 I1 I2 I3 I4 next_S3
11110--0-- 1
00110--0-- 1
1101000011 1
11010-0000 1
11010-10-- 1
11000-10-- 1
010011-0-- 1
00010-00-- 1
00010-10-- 1
00000--0-- 1
.latch next_S3 S3 re clk 0


.names S0 S1 S2 S3 S4 I0 I1 I2 I3 I4 next_S4
1101000010 1
1101010011 1
010001-0-- 1
010010-0-- 1
.latch next_S4 S4 re clk 0


.names S0 S1 S2 S3 S4 I0 I1 I2 I3 I4 next_O0
11010-10-- 1
11000-10-- 1
10001--0-- 1
.latch next_O0 O0 re clk 0


.names S0 S1 S2 S3 S4 I0 I1 I2 I3 I4 next_O1
1101000011 1
010011-0-- 1
.latch next_O1 O1 re clk 0


.names S0 S1 S2 S3 S4 I0 I1 I2 I3 I4 next_O2
00110--0-- 1
00010-10-- 1
.latch next_O2 O2 re clk 0


.names S0 S1 S2 S3 S4 I0 I1 I2 I3 I4 next_O3
1101000010 1
010001-0-- 1
10001--0-- 1
.latch next_O3 O3 re clk 0


.names S0 S1 S2 S3 S4 I0 I1 I2 I3 I4 next_O4
00110--0-- 1
11010-0001 1
11010-10-- 1
11000-00-- 1
11000-10-- 1
10000--1-- 1
10000--0-- 1
00010-10-- 1
.latch next_O4 O4 re clk 0


.names S0 S1 S2 S3 S4 I0 I1 I2 I3 I4 next_O5
00110--0-- 1
1101000010 1
1101000011 1
1101010010 1
1101010011 1
11010-0001 1
11010-10-- 1
010000-0-- 1
010001-0-- 1
11000-00-- 1
11000-10-- 1
10000--1-- 1
10000--0-- 1
10001--0-- 1
010010-0-- 1
010011-0-- 1
00010-10-- 1
.latch next_O5 O5 re clk 0

