# Proyecto-Sistemas-Operativos-UTN-FRBA

## Integrantes
- Ignacio Scarfo
- Luca Trias Lupinacci
- Santiago Nicol√°s Torres Franco

## üìù Descripci√≥n General

Este proyecto fue desarrollado para la c√°tedra de **Sistemas Operativos** y consiste en el dise√±o e implementaci√≥n de un **sistema distribuido** capaz de simular las funciones principales de un sistema operativo real.

El sistema utiliza una **arquitectura modular**, permitiendo:
- Gesti√≥n de procesos
- Administraci√≥n de memoria mediante **paginaci√≥n**
- Resoluci√≥n de operaciones de entrada/salida a trav√©s de un sistema de archivos propio llamado **DialFS**

---

## üèõÔ∏è Arquitectura del Sistema

El sistema se divide en **cuatro m√≥dulos independientes** que se comunican entre s√≠ mediante **sockets TCP/IP**:

- **Kernel:** Responsable de la planificaci√≥n de procesos y la gesti√≥n de recursos.
- **CPU:** Simula el ciclo de instrucci√≥n y la traducci√≥n de direcciones l√≥gicas a f√≠sicas (MMU / TLB).
- **Memoria:** Administra el espacio de usuario y las tablas de p√°ginas.
- **Interfaz de I/O:** Representa los dispositivos perif√©ricos que interact√∫an con el sistema.

---

## ‚öôÔ∏è Componentes Detallados

### 1. Kernel ‚Äì Planificaci√≥n y Estados

El Kernel gestiona el ciclo de vida de los procesos utilizando un **modelo de cinco estados**.  
Soporta los siguientes **algoritmos de planificaci√≥n**:

- FIFO
- Round Robin (RR)
- Virtual Round Robin (VRR)

**Funcionalidades principales:**
- **Multiprogramaci√≥n:** Control din√°mico del grado de multiprogramaci√≥n.
- **Gesti√≥n de Recursos:** Implementaci√≥n de sem√°foros mediante las instrucciones `WAIT` y `SIGNAL`.

---

### 2. CPU ‚Äì Ciclo de Instrucci√≥n

La CPU interpreta el pseudoc√≥digo simulando el comportamiento de un hardware real.

**Caracter√≠sticas:**
- Registros de prop√≥sito general: `AX`, `BX`, `CX`, `DX` (1 byte) y versiones extendidas de 4 bytes.
- Etapas del ciclo de instrucci√≥n:
  - Fetch
  - Decode
  - Execute
  - Check Interrupt
- **MMU & TLB:** Implementaci√≥n de una TLB con algoritmos FIFO o LRU para optimizar el acceso a memoria.

---

### 3. Memoria y FileSystem ‚Äì DialFS

La memoria implementa un esquema de **paginaci√≥n simple**, donde el tama√±o total de la memoria es siempre m√∫ltiplo del tama√±o de p√°gina.

**DialFS ‚Äì Sistema de Archivos**
- Asignaci√≥n contigua de bloques.
- Uso de un **Bitmap** para el control de bloques libres.
- **Compactaci√≥n:** Ante fragmentaci√≥n externa, el sistema compacta archivos para generar espacio contiguo disponible.

---

## üìÖ Cronograma de Desarrollo

El proyecto se desarroll√≥ siguiendo una **metodolog√≠a iterativa incremental**, dividido en tres hitos obligatorios:

| Hito | Objetivos Principales |
|-----:|-----------------------|
| **Check 1** | Conexi√≥n inicial entre m√≥dulos, sistema de logs y protocolos de comunicaci√≥n |
| **Check 2** | Planificaci√≥n FIFO/RR, ciclo de instrucci√≥n b√°sico y manejo gen√©rico de I/O |
| **Check 3** | Planificaci√≥n VRR, gesti√≥n completa de memoria y sistema de archivos DialFS |

---

## üõ†Ô∏è Tecnolog√≠as Utilizadas

- **Lenguaje:** C
- **Librer√≠as:** UTN Commons Library
- **Herramientas:** GCC, Makefiles, Valgrind, GDB
- **Protocolos:** Sockets TCP/IP, serializaci√≥n y deserializaci√≥n de mensajes
