Fitter report for vga_snake_top
Wed Jan 12 14:20:38 2022
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. PLL Summary
 18. PLL Usage
 19. Fitter Resource Utilization by Entity
 20. Delay Chain Summary
 21. Pad To Core Delay Chain Fanout
 22. Control Signals
 23. Global & Other Fast Signals
 24. Non-Global High Fan-Out Signals
 25. Routing Usage Summary
 26. LAB Logic Elements
 27. LAB-wide Signals
 28. LAB Signals Sourced
 29. LAB Signals Sourced Out
 30. LAB Distinct Inputs
 31. I/O Rules Summary
 32. I/O Rules Details
 33. I/O Rules Matrix
 34. Fitter Device Options
 35. Operating Settings and Conditions
 36. Estimated Delay Added for Hold Timing Summary
 37. Estimated Delay Added for Hold Timing Details
 38. Fitter Messages
 39. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Wed Jan 12 14:20:38 2022       ;
; Quartus II 64-Bit Version          ; 13.1.0 Build 162 10/23/2013 SJ Full Version ;
; Revision Name                      ; vga_snake_top                               ;
; Top-level Entity Name              ; vga_snake_top                               ;
; Family                             ; Cyclone IV E                                ;
; Device                             ; EP4CE10F17C8                                ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 2,948 / 10,320 ( 29 % )                     ;
;     Total combinational functions  ; 2,913 / 10,320 ( 28 % )                     ;
;     Dedicated logic registers      ; 485 / 10,320 ( 5 % )                        ;
; Total registers                    ; 485                                         ;
; Total pins                         ; 40 / 180 ( 22 % )                           ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 0 / 423,936 ( 0 % )                         ;
; Embedded Multiplier 9-bit elements ; 0 / 46 ( 0 % )                              ;
; Total PLLs                         ; 1 / 2 ( 50 % )                              ;
+------------------------------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CE10F17C8                          ;                                       ;
; Nominal Core Supply Voltage                                                ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 8           ;
;                            ;             ;
; Average used               ; 2.57        ;
; Maximum used               ; 8           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;  25.7%      ;
;     Processors 5-8         ;  20.0%      ;
+----------------------------+-------------+


+----------------------------------------------------+
; I/O Assignment Warnings                            ;
+-------------+--------------------------------------+
; Pin Name    ; Reason                               ;
+-------------+--------------------------------------+
; vga_hs      ; Missing drive strength and slew rate ;
; vga_vs      ; Missing drive strength and slew rate ;
; vga_rgb[0]  ; Missing drive strength and slew rate ;
; vga_rgb[1]  ; Missing drive strength and slew rate ;
; vga_rgb[2]  ; Missing drive strength and slew rate ;
; vga_rgb[3]  ; Missing drive strength and slew rate ;
; vga_rgb[4]  ; Missing drive strength and slew rate ;
; vga_rgb[5]  ; Missing drive strength and slew rate ;
; vga_rgb[6]  ; Missing drive strength and slew rate ;
; vga_rgb[7]  ; Missing drive strength and slew rate ;
; vga_rgb[8]  ; Missing drive strength and slew rate ;
; vga_rgb[9]  ; Missing drive strength and slew rate ;
; vga_rgb[10] ; Missing drive strength and slew rate ;
; vga_rgb[11] ; Missing drive strength and slew rate ;
; vga_rgb[12] ; Missing drive strength and slew rate ;
; vga_rgb[13] ; Missing drive strength and slew rate ;
; vga_rgb[14] ; Missing drive strength and slew rate ;
; vga_rgb[15] ; Missing drive strength and slew rate ;
; seg_sel[0]  ; Missing drive strength and slew rate ;
; seg_sel[1]  ; Missing drive strength and slew rate ;
; seg_sel[2]  ; Missing drive strength and slew rate ;
; seg_sel[3]  ; Missing drive strength and slew rate ;
; seg_sel[4]  ; Missing drive strength and slew rate ;
; seg_sel[5]  ; Missing drive strength and slew rate ;
; seg_led[0]  ; Missing drive strength and slew rate ;
; seg_led[1]  ; Missing drive strength and slew rate ;
; seg_led[2]  ; Missing drive strength and slew rate ;
; seg_led[3]  ; Missing drive strength and slew rate ;
; seg_led[4]  ; Missing drive strength and slew rate ;
; seg_led[5]  ; Missing drive strength and slew rate ;
; seg_led[6]  ; Missing drive strength and slew rate ;
; seg_led[7]  ; Missing drive strength and slew rate ;
; beep_en     ; Missing drive strength and slew rate ;
+-------------+--------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 3493 ) ; 0.00 % ( 0 / 3493 )        ; 0.00 % ( 0 / 3493 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 3493 ) ; 0.00 % ( 0 / 3493 )        ; 0.00 % ( 0 / 3493 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 3481 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 12 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/work/temp/FPGA_Snake/par/output_files/vga_snake_top.pin.


+-----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                         ;
+---------------------------------------------+-------------------------+
; Resource                                    ; Usage                   ;
+---------------------------------------------+-------------------------+
; Total logic elements                        ; 2,948 / 10,320 ( 29 % ) ;
;     -- Combinational with no register       ; 2463                    ;
;     -- Register only                        ; 35                      ;
;     -- Combinational with a register        ; 450                     ;
;                                             ;                         ;
; Logic element usage by number of LUT inputs ;                         ;
;     -- 4 input functions                    ; 615                     ;
;     -- 3 input functions                    ; 835                     ;
;     -- <=2 input functions                  ; 1463                    ;
;     -- Register only                        ; 35                      ;
;                                             ;                         ;
; Logic elements by mode                      ;                         ;
;     -- normal mode                          ; 1776                    ;
;     -- arithmetic mode                      ; 1137                    ;
;                                             ;                         ;
; Total registers*                            ; 485 / 11,172 ( 4 % )    ;
;     -- Dedicated logic registers            ; 485 / 10,320 ( 5 % )    ;
;     -- I/O registers                        ; 0 / 852 ( 0 % )         ;
;                                             ;                         ;
; Total LABs:  partially or completely used   ; 234 / 645 ( 36 % )      ;
; Virtual pins                                ; 0                       ;
; I/O pins                                    ; 40 / 180 ( 22 % )       ;
;     -- Clock pins                           ; 4 / 3 ( 133 % )         ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )           ;
;                                             ;                         ;
; Global signals                              ; 6                       ;
; M9Ks                                        ; 0 / 46 ( 0 % )          ;
; Total block memory bits                     ; 0 / 423,936 ( 0 % )     ;
; Total block memory implementation bits      ; 0 / 423,936 ( 0 % )     ;
; Embedded Multiplier 9-bit elements          ; 0 / 46 ( 0 % )          ;
; PLLs                                        ; 1 / 2 ( 50 % )          ;
; Global clocks                               ; 6 / 10 ( 60 % )         ;
; JTAGs                                       ; 0 / 1 ( 0 % )           ;
; CRC blocks                                  ; 0 / 1 ( 0 % )           ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )           ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )           ;
; Average interconnect usage (total/H/V)      ; 5% / 4% / 5%            ;
; Peak interconnect usage (total/H/V)         ; 9% / 10% / 9%           ;
; Maximum fan-out                             ; 360                     ;
; Highest non-global fan-out                  ; 100                     ;
; Total fan-out                               ; 9729                    ;
; Average fan-out                             ; 2.77                    ;
+---------------------------------------------+-------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 2948 / 10320 ( 29 % ) ; 0 / 10320 ( 0 % )              ;
;     -- Combinational with no register       ; 2463                  ; 0                              ;
;     -- Register only                        ; 35                    ; 0                              ;
;     -- Combinational with a register        ; 450                   ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 615                   ; 0                              ;
;     -- 3 input functions                    ; 835                   ; 0                              ;
;     -- <=2 input functions                  ; 1463                  ; 0                              ;
;     -- Register only                        ; 35                    ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 1776                  ; 0                              ;
;     -- arithmetic mode                      ; 1137                  ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 485                   ; 0                              ;
;     -- Dedicated logic registers            ; 485 / 10320 ( 5 % )   ; 0 / 10320 ( 0 % )              ;
;     -- I/O registers                        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 234 / 645 ( 36 % )    ; 0 / 645 ( 0 % )                ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 40                    ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 46 ( 0 % )        ; 0 / 46 ( 0 % )                 ;
; Total memory bits                           ; 0                     ; 0                              ;
; Total RAM block bits                        ; 0                     ; 0                              ;
; PLL                                         ; 0 / 2 ( 0 % )         ; 1 / 2 ( 50 % )                 ;
; Clock control block                         ; 5 / 12 ( 41 % )       ; 1 / 12 ( 8 % )                 ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 363                   ; 2                              ;
;     -- Registered Input Connections         ; 361                   ; 0                              ;
;     -- Output Connections                   ; 2                     ; 363                            ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 9722                  ; 372                            ;
;     -- Registered Connections               ; 2285                  ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 0                     ; 365                            ;
;     -- hard_block:auto_generated_inst       ; 365                   ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 7                     ; 2                              ;
;     -- Output Ports                         ; 33                    ; 2                              ;
;     -- Bidir Ports                          ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                     ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; key_down  ; E15   ; 6        ; 34           ; 12           ; 0            ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; key_left  ; E16   ; 6        ; 34           ; 12           ; 7            ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; key_right ; M2    ; 2        ; 0            ; 11           ; 14           ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; key_up    ; M16   ; 5        ; 34           ; 12           ; 21           ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; remote_in ; M15   ; 5        ; 34           ; 12           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; sys_clk   ; E1    ; 1        ; 0            ; 11           ; 7            ; 19                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; sys_rst_n ; M1    ; 2        ; 0            ; 11           ; 21           ; 264                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; beep_en     ; D12   ; 7        ; 30           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; seg_led[0]  ; M11   ; 4        ; 32           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; seg_led[1]  ; N12   ; 4        ; 32           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; seg_led[2]  ; C9    ; 7        ; 18           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; seg_led[3]  ; N13   ; 5        ; 34           ; 2            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; seg_led[4]  ; M10   ; 4        ; 28           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; seg_led[5]  ; N11   ; 4        ; 30           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; seg_led[6]  ; P11   ; 4        ; 28           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; seg_led[7]  ; D9    ; 7        ; 18           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; seg_sel[0]  ; N16   ; 5        ; 34           ; 7            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; seg_sel[1]  ; N15   ; 5        ; 34           ; 7            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; seg_sel[2]  ; P16   ; 5        ; 34           ; 5            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; seg_sel[3]  ; P15   ; 5        ; 34           ; 4            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; seg_sel[4]  ; R16   ; 5        ; 34           ; 5            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; seg_sel[5]  ; T15   ; 4        ; 30           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_hs      ; B11   ; 7        ; 25           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_rgb[0]  ; B4    ; 8        ; 5            ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_rgb[10] ; A5    ; 8        ; 7            ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_rgb[11] ; A10   ; 7        ; 21           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_rgb[12] ; B9    ; 7        ; 16           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_rgb[13] ; A9    ; 7        ; 16           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_rgb[14] ; B8    ; 8        ; 16           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_rgb[15] ; A8    ; 8        ; 16           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_rgb[1]  ; A4    ; 8        ; 5            ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_rgb[2]  ; B3    ; 8        ; 3            ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_rgb[3]  ; A3    ; 8        ; 3            ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_rgb[4]  ; A2    ; 8        ; 5            ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_rgb[5]  ; B7    ; 8        ; 11           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_rgb[6]  ; A7    ; 8        ; 11           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_rgb[7]  ; B6    ; 8        ; 9            ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_rgb[8]  ; A6    ; 8        ; 9            ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_rgb[9]  ; B5    ; 8        ; 5            ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_vs      ; B10   ; 7        ; 21           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; C1       ; DIFFIO_L1n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; D2       ; DIFFIO_L2p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; F4       ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; H1       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; H2       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; H5       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; J3       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; H14      ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; H13      ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; H12      ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; F16      ; DIFFIO_R3n, nCEO            ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; B7       ; DIFFIO_T9p, DATA4           ; Use as regular IO        ; vga_rgb[5]              ; Dual Purpose Pin          ;
; A5       ; DIFFIO_T6n, DATA7           ; Use as regular IO        ; vga_rgb[10]             ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 5 / 17 ( 29 % )  ; 2.5V          ; --           ;
; 2        ; 2 / 19 ( 11 % )  ; 2.5V          ; --           ;
; 3        ; 0 / 26 ( 0 % )   ; 2.5V          ; --           ;
; 4        ; 6 / 27 ( 22 % )  ; 2.5V          ; --           ;
; 5        ; 8 / 25 ( 32 % )  ; 2.5V          ; --           ;
; 6        ; 3 / 14 ( 21 % )  ; 2.5V          ; --           ;
; 7        ; 8 / 26 ( 31 % )  ; 2.5V          ; --           ;
; 8        ; 13 / 26 ( 50 % ) ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A2       ; 194        ; 8        ; vga_rgb[4]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A3       ; 200        ; 8        ; vga_rgb[3]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A4       ; 196        ; 8        ; vga_rgb[1]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A5       ; 192        ; 8        ; vga_rgb[10]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A6       ; 188        ; 8        ; vga_rgb[8]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A7       ; 183        ; 8        ; vga_rgb[6]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A8       ; 177        ; 8        ; vga_rgb[15]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A9       ; 175        ; 7        ; vga_rgb[13]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A10      ; 168        ; 7        ; vga_rgb[11]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A11      ; 161        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 159        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ; 153        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A14      ; 155        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 167        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B1       ; 3          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 201        ; 8        ; vga_rgb[2]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B4       ; 197        ; 8        ; vga_rgb[0]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B5       ; 195        ; 8        ; vga_rgb[9]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B6       ; 189        ; 8        ; vga_rgb[7]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B7       ; 184        ; 8        ; vga_rgb[5]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B8       ; 178        ; 8        ; vga_rgb[14]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B9       ; 176        ; 7        ; vga_rgb[12]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B10      ; 169        ; 7        ; vga_vs                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B11      ; 162        ; 7        ; vga_hs                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B12      ; 160        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B13      ; 154        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B14      ; 156        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B16      ; 141        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 5          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; C2       ; 4          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 202        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 187        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C7       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C8       ; 179        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 172        ; 7        ; seg_led[2]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C10      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C11      ; 163        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C14      ; 149        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 147        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C16      ; 146        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 7          ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; D3       ; 203        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D4       ; 0          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D5       ; 198        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 199        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ; 180        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 173        ; 7        ; seg_led[7]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 151        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D12      ; 152        ; 7        ; beep_en                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D13      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D14      ; 150        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 144        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D16      ; 143        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 24         ; 1        ; sys_clk                                                   ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E6       ; 191        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ; 190        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ; 181        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ; 174        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E10      ; 158        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 157        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E15      ; 128        ; 6        ; key_down                                                  ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E16      ; 127        ; 6        ; key_left                                                  ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F1       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 11         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F4       ; 9          ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F5       ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F6       ; 185        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F7       ; 186        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 182        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ; 165        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F10      ; 164        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F11      ; 166        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F12      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ; 138        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F14      ; 142        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F15      ; 140        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F16      ; 139        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G1       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 10         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G11      ; 145        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G12      ; 132        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 133        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G15      ; 137        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G16      ; 136        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ; 15         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H2       ; 16         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H3       ; 19         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ; 18         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H5       ; 17         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H12      ; 131        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ; 130        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ; 129        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 28         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ; 27         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J3       ; 22         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 21         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; J5       ; 20         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ; 29         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ; 117        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J12      ; 123        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J13      ; 124        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J14      ; 122        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J15      ; 121        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J16      ; 120        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 33         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 32         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 39         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K6       ; 30         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K8       ; 60         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K9       ; 76         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K10      ; 87         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K11      ; 110        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K12      ; 105        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K15      ; 119        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ; 118        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 35         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 34         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ; 36         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L4       ; 40         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L5       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L6       ; 31         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L7       ; 65         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L8       ; 68         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L9       ; 77         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L10      ; 88         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L11      ; 99         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L12      ; 104        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L13      ; 114        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L14      ; 113        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L15      ; 116        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ; 115        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 26         ; 2        ; sys_rst_n                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M2       ; 25         ; 2        ; key_right                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M6       ; 57         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M7       ; 59         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M8       ; 69         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M9       ; 78         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M10      ; 93         ; 4        ; seg_led[4]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; M11      ; 100        ; 4        ; seg_led[0]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; M12      ; 103        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M15      ; 126        ; 5        ; remote_in                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M16      ; 125        ; 5        ; key_up                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N1       ; 38         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 37         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ; 45         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N4       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N5       ; 55         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N6       ; 56         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ; 70         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N9       ; 79         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ; 94         ; 4        ; seg_led[5]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; N12      ; 101        ; 4        ; seg_led[1]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; N13      ; 102        ; 5        ; seg_led[3]                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N14      ; 106        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 112        ; 5        ; seg_sel[1]                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N16      ; 111        ; 5        ; seg_sel[0]                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P1       ; 44         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 43         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 46         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P4       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 58         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P7       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P8       ; 71         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P9       ; 89         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P10      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P11      ; 90         ; 4        ; seg_led[6]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P14      ; 98         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P15      ; 107        ; 5        ; seg_sel[3]                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P16      ; 108        ; 5        ; seg_sel[2]                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R1       ; 42         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ; 47         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R4       ; 53         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R5       ; 61         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R6       ; 63         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R7       ; 66         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R8       ; 72         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R9       ; 74         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R10      ; 80         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 83         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 85         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 91         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 97         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ; 109        ; 5        ; seg_sel[4]                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T1       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T2       ; 52         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T3       ; 48         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T4       ; 54         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T5       ; 62         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T6       ; 64         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T7       ; 67         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T8       ; 73         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T9       ; 75         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T10      ; 81         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T11      ; 84         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T12      ; 86         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T13      ; 92         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T14      ; 95         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T15      ; 96         ; 4        ; seg_sel[5]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                  ;
+-------------------------------+------------------------------------------------------------------------------+
; Name                          ; vga_pll:u_vga_pll|altpll:altpll_component|vga_pll_altpll:auto_generated|pll1 ;
+-------------------------------+------------------------------------------------------------------------------+
; SDC pin name                  ; u_vga_pll|altpll_component|auto_generated|pll1                               ;
; PLL mode                      ; Normal                                                                       ;
; Compensate clock              ; clock0                                                                       ;
; Compensated input/output pins ; --                                                                           ;
; Switchover type               ; --                                                                           ;
; Input frequency 0             ; 50.0 MHz                                                                     ;
; Input frequency 1             ; --                                                                           ;
; Nominal PFD frequency         ; 50.0 MHz                                                                     ;
; Nominal VCO frequency         ; 600.0 MHz                                                                    ;
; VCO post scale K counter      ; 2                                                                            ;
; VCO frequency control         ; Auto                                                                         ;
; VCO phase shift step          ; 208 ps                                                                       ;
; VCO multiply                  ; --                                                                           ;
; VCO divide                    ; --                                                                           ;
; Freq min lock                 ; 25.0 MHz                                                                     ;
; Freq max lock                 ; 54.18 MHz                                                                    ;
; M VCO Tap                     ; 0                                                                            ;
; M Initial                     ; 1                                                                            ;
; M value                       ; 12                                                                           ;
; N value                       ; 1                                                                            ;
; Charge pump current           ; setting 1                                                                    ;
; Loop filter resistance        ; setting 27                                                                   ;
; Loop filter capacitance       ; setting 0                                                                    ;
; Bandwidth                     ; 680 kHz to 980 kHz                                                           ;
; Bandwidth type                ; Medium                                                                       ;
; Real time reconfigurable      ; Off                                                                          ;
; Scan chain MIF file           ; --                                                                           ;
; Preserve PLL counter order    ; Off                                                                          ;
; PLL location                  ; PLL_1                                                                        ;
; Inclk0 signal                 ; sys_clk                                                                      ;
; Inclk1 signal                 ; --                                                                           ;
; Inclk0 signal type            ; Dedicated Pin                                                                ;
; Inclk1 signal type            ; --                                                                           ;
+-------------------------------+------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                                ;
+------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-------------------------------------------------------+
; Name                                                                                     ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                          ;
+------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-------------------------------------------------------+
; vga_pll:u_vga_pll|altpll:altpll_component|vga_pll_altpll:auto_generated|wire_pll1_clk[0] ; clock0       ; 1    ; 2   ; 25.0 MHz         ; 0 (0 ps)    ; 1.88 (208 ps)    ; 50/50      ; C1      ; 24            ; 12/12 Even ; --            ; 1       ; 0       ; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ;
+------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                       ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                              ; Library Name ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------------+--------------+
; |vga_snake_top                            ; 2948 (2)    ; 485 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 40   ; 0            ; 2463 (2)     ; 35 (0)            ; 450 (0)          ; |vga_snake_top                                                                                                                   ; work         ;
;    |key_debounce:u_down|                  ; 46 (46)     ; 34 (34)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 34 (34)          ; |vga_snake_top|key_debounce:u_down                                                                                               ; work         ;
;    |key_debounce:u_left|                  ; 46 (46)     ; 34 (34)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 34 (34)          ; |vga_snake_top|key_debounce:u_left                                                                                               ; work         ;
;    |key_debounce:u_right|                 ; 46 (46)     ; 34 (34)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 34 (34)          ; |vga_snake_top|key_debounce:u_right                                                                                              ; work         ;
;    |key_debounce:u_up|                    ; 46 (46)     ; 34 (34)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 34 (34)          ; |vga_snake_top|key_debounce:u_up                                                                                                 ; work         ;
;    |remote_rcv:u_remote_rcv|              ; 111 (111)   ; 62 (62)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 49 (49)      ; 4 (4)             ; 58 (58)          ; |vga_snake_top|remote_rcv:u_remote_rcv                                                                                           ; work         ;
;    |seg_led:u_seg_led|                    ; 1939 (88)   ; 62 (62)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1872 (26)    ; 4 (4)             ; 63 (50)          ; |vga_snake_top|seg_led:u_seg_led                                                                                                 ; work         ;
;       |lpm_divide:Div0|                   ; 206 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 201 (0)      ; 0 (0)             ; 5 (0)            ; |vga_snake_top|seg_led:u_seg_led|lpm_divide:Div0                                                                                 ; work         ;
;          |lpm_divide_tim:auto_generated|  ; 206 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 201 (0)      ; 0 (0)             ; 5 (0)            ; |vga_snake_top|seg_led:u_seg_led|lpm_divide:Div0|lpm_divide_tim:auto_generated                                                   ; work         ;
;             |sign_div_unsign_llh:divider| ; 206 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 201 (0)      ; 0 (0)             ; 5 (0)            ; |vga_snake_top|seg_led:u_seg_led|lpm_divide:Div0|lpm_divide_tim:auto_generated|sign_div_unsign_llh:divider                       ; work         ;
;                |alt_u_div_u6f:divider|    ; 206 (206)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 201 (201)    ; 0 (0)             ; 5 (5)            ; |vga_snake_top|seg_led:u_seg_led|lpm_divide:Div0|lpm_divide_tim:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider ; work         ;
;       |lpm_divide:Div1|                   ; 253 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 253 (0)      ; 0 (0)             ; 0 (0)            ; |vga_snake_top|seg_led:u_seg_led|lpm_divide:Div1                                                                                 ; work         ;
;          |lpm_divide_0jm:auto_generated|  ; 253 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 253 (0)      ; 0 (0)             ; 0 (0)            ; |vga_snake_top|seg_led:u_seg_led|lpm_divide:Div1|lpm_divide_0jm:auto_generated                                                   ; work         ;
;             |sign_div_unsign_olh:divider| ; 253 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 253 (0)      ; 0 (0)             ; 0 (0)            ; |vga_snake_top|seg_led:u_seg_led|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider                       ; work         ;
;                |alt_u_div_47f:divider|    ; 253 (253)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 253 (253)    ; 0 (0)             ; 0 (0)            ; |vga_snake_top|seg_led:u_seg_led|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider ; work         ;
;       |lpm_divide:Div2|                   ; 309 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 309 (0)      ; 0 (0)             ; 0 (0)            ; |vga_snake_top|seg_led:u_seg_led|lpm_divide:Div2                                                                                 ; work         ;
;          |lpm_divide_akm:auto_generated|  ; 309 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 309 (0)      ; 0 (0)             ; 0 (0)            ; |vga_snake_top|seg_led:u_seg_led|lpm_divide:Div2|lpm_divide_akm:auto_generated                                                   ; work         ;
;             |sign_div_unsign_2nh:divider| ; 309 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 309 (0)      ; 0 (0)             ; 0 (0)            ; |vga_snake_top|seg_led:u_seg_led|lpm_divide:Div2|lpm_divide_akm:auto_generated|sign_div_unsign_2nh:divider                       ; work         ;
;                |alt_u_div_o9f:divider|    ; 309 (309)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 309 (309)    ; 0 (0)             ; 0 (0)            ; |vga_snake_top|seg_led:u_seg_led|lpm_divide:Div2|lpm_divide_akm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_o9f:divider ; work         ;
;       |lpm_divide:Div3|                   ; 251 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 251 (0)      ; 0 (0)             ; 0 (0)            ; |vga_snake_top|seg_led:u_seg_led|lpm_divide:Div3                                                                                 ; work         ;
;          |lpm_divide_ekm:auto_generated|  ; 251 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 251 (0)      ; 0 (0)             ; 0 (0)            ; |vga_snake_top|seg_led:u_seg_led|lpm_divide:Div3|lpm_divide_ekm:auto_generated                                                   ; work         ;
;             |sign_div_unsign_6nh:divider| ; 251 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 251 (0)      ; 0 (0)             ; 0 (0)            ; |vga_snake_top|seg_led:u_seg_led|lpm_divide:Div3|lpm_divide_ekm:auto_generated|sign_div_unsign_6nh:divider                       ; work         ;
;                |alt_u_div_0af:divider|    ; 251 (251)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 251 (251)    ; 0 (0)             ; 0 (0)            ; |vga_snake_top|seg_led:u_seg_led|lpm_divide:Div3|lpm_divide_ekm:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_0af:divider ; work         ;
;       |lpm_divide:Div4|                   ; 142 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 142 (0)      ; 0 (0)             ; 0 (0)            ; |vga_snake_top|seg_led:u_seg_led|lpm_divide:Div4                                                                                 ; work         ;
;          |lpm_divide_hkm:auto_generated|  ; 142 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 142 (0)      ; 0 (0)             ; 0 (0)            ; |vga_snake_top|seg_led:u_seg_led|lpm_divide:Div4|lpm_divide_hkm:auto_generated                                                   ; work         ;
;             |sign_div_unsign_9nh:divider| ; 142 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 142 (0)      ; 0 (0)             ; 0 (0)            ; |vga_snake_top|seg_led:u_seg_led|lpm_divide:Div4|lpm_divide_hkm:auto_generated|sign_div_unsign_9nh:divider                       ; work         ;
;                |alt_u_div_6af:divider|    ; 142 (142)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 142 (142)    ; 0 (0)             ; 0 (0)            ; |vga_snake_top|seg_led:u_seg_led|lpm_divide:Div4|lpm_divide_hkm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider ; work         ;
;       |lpm_divide:Mod0|                   ; 211 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 209 (0)      ; 0 (0)             ; 2 (0)            ; |vga_snake_top|seg_led:u_seg_led|lpm_divide:Mod0                                                                                 ; work         ;
;          |lpm_divide_0bm:auto_generated|  ; 211 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 209 (0)      ; 0 (0)             ; 2 (0)            ; |vga_snake_top|seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated                                                   ; work         ;
;             |sign_div_unsign_llh:divider| ; 211 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 209 (0)      ; 0 (0)             ; 2 (0)            ; |vga_snake_top|seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider                       ; work         ;
;                |alt_u_div_u6f:divider|    ; 211 (211)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 209 (209)    ; 0 (0)             ; 2 (2)            ; |vga_snake_top|seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider ; work         ;
;       |lpm_divide:Mod1|                   ; 178 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 177 (0)      ; 0 (0)             ; 1 (0)            ; |vga_snake_top|seg_led:u_seg_led|lpm_divide:Mod1                                                                                 ; work         ;
;          |lpm_divide_0bm:auto_generated|  ; 178 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 177 (0)      ; 0 (0)             ; 1 (0)            ; |vga_snake_top|seg_led:u_seg_led|lpm_divide:Mod1|lpm_divide_0bm:auto_generated                                                   ; work         ;
;             |sign_div_unsign_llh:divider| ; 178 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 177 (0)      ; 0 (0)             ; 1 (0)            ; |vga_snake_top|seg_led:u_seg_led|lpm_divide:Mod1|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider                       ; work         ;
;                |alt_u_div_u6f:divider|    ; 178 (178)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 177 (177)    ; 0 (0)             ; 1 (1)            ; |vga_snake_top|seg_led:u_seg_led|lpm_divide:Mod1|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider ; work         ;
;       |lpm_divide:Mod2|                   ; 149 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 148 (0)      ; 0 (0)             ; 1 (0)            ; |vga_snake_top|seg_led:u_seg_led|lpm_divide:Mod2                                                                                 ; work         ;
;          |lpm_divide_0bm:auto_generated|  ; 149 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 148 (0)      ; 0 (0)             ; 1 (0)            ; |vga_snake_top|seg_led:u_seg_led|lpm_divide:Mod2|lpm_divide_0bm:auto_generated                                                   ; work         ;
;             |sign_div_unsign_llh:divider| ; 149 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 148 (0)      ; 0 (0)             ; 1 (0)            ; |vga_snake_top|seg_led:u_seg_led|lpm_divide:Mod2|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider                       ; work         ;
;                |alt_u_div_u6f:divider|    ; 149 (149)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 148 (148)    ; 0 (0)             ; 1 (1)            ; |vga_snake_top|seg_led:u_seg_led|lpm_divide:Mod2|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider ; work         ;
;       |lpm_divide:Mod3|                   ; 108 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 106 (0)      ; 0 (0)             ; 2 (0)            ; |vga_snake_top|seg_led:u_seg_led|lpm_divide:Mod3                                                                                 ; work         ;
;          |lpm_divide_0bm:auto_generated|  ; 108 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 106 (0)      ; 0 (0)             ; 2 (0)            ; |vga_snake_top|seg_led:u_seg_led|lpm_divide:Mod3|lpm_divide_0bm:auto_generated                                                   ; work         ;
;             |sign_div_unsign_llh:divider| ; 108 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 106 (0)      ; 0 (0)             ; 2 (0)            ; |vga_snake_top|seg_led:u_seg_led|lpm_divide:Mod3|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider                       ; work         ;
;                |alt_u_div_u6f:divider|    ; 108 (108)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 106 (106)    ; 0 (0)             ; 2 (2)            ; |vga_snake_top|seg_led:u_seg_led|lpm_divide:Mod3|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider ; work         ;
;       |lpm_divide:Mod4|                   ; 52 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 50 (0)       ; 0 (0)             ; 2 (0)            ; |vga_snake_top|seg_led:u_seg_led|lpm_divide:Mod4                                                                                 ; work         ;
;          |lpm_divide_0bm:auto_generated|  ; 52 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 50 (0)       ; 0 (0)             ; 2 (0)            ; |vga_snake_top|seg_led:u_seg_led|lpm_divide:Mod4|lpm_divide_0bm:auto_generated                                                   ; work         ;
;             |sign_div_unsign_llh:divider| ; 52 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 50 (0)       ; 0 (0)             ; 2 (0)            ; |vga_snake_top|seg_led:u_seg_led|lpm_divide:Mod4|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider                       ; work         ;
;                |alt_u_div_u6f:divider|    ; 52 (52)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 50 (50)      ; 0 (0)             ; 2 (2)            ; |vga_snake_top|seg_led:u_seg_led|lpm_divide:Mod4|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider ; work         ;
;    |vga_display:u_vga_display|            ; 645 (645)   ; 204 (204)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 436 (436)    ; 27 (27)           ; 182 (182)        ; |vga_snake_top|vga_display:u_vga_display                                                                                         ; work         ;
;    |vga_driver:u_vga_driver|              ; 77 (77)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 56 (56)      ; 0 (0)             ; 21 (21)          ; |vga_snake_top|vga_driver:u_vga_driver                                                                                           ; work         ;
;    |vga_pll:u_vga_pll|                    ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |vga_snake_top|vga_pll:u_vga_pll                                                                                                 ; work         ;
;       |altpll:altpll_component|           ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |vga_snake_top|vga_pll:u_vga_pll|altpll:altpll_component                                                                         ; work         ;
;          |vga_pll_altpll:auto_generated|  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |vga_snake_top|vga_pll:u_vga_pll|altpll:altpll_component|vga_pll_altpll:auto_generated                                           ; work         ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                         ;
+-------------+----------+---------------+---------------+-----------------------+-----+------+
; Name        ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+-------------+----------+---------------+---------------+-----------------------+-----+------+
; vga_hs      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_vs      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_rgb[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_rgb[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_rgb[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_rgb[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_rgb[4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_rgb[5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_rgb[6]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_rgb[7]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_rgb[8]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_rgb[9]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_rgb[10] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_rgb[11] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_rgb[12] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_rgb[13] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_rgb[14] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_rgb[15] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg_sel[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg_sel[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg_sel[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg_sel[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg_sel[4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg_sel[5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg_led[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg_led[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg_led[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg_led[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg_led[4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg_led[5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg_led[6]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg_led[7]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; beep_en     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sys_rst_n   ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; sys_clk     ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; key_up      ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; key_down    ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; key_left    ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; key_right   ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; remote_in   ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
+-------------+----------+---------------+---------------+-----------------------+-----+------+


+---------------------------------------------------+
; Pad To Core Delay Chain Fanout                    ;
+---------------------+-------------------+---------+
; Source Pin / Fanout ; Pad To Core Index ; Setting ;
+---------------------+-------------------+---------+
; sys_rst_n           ;                   ;         ;
; sys_clk             ;                   ;         ;
; key_up              ;                   ;         ;
; key_down            ;                   ;         ;
; key_left            ;                   ;         ;
; key_right           ;                   ;         ;
; remote_in           ;                   ;         ;
+---------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                       ;
+------------------------------------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                     ; Location           ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; key_debounce:u_down|always0~0                                                            ; LCCOMB_X16_Y15_N30 ; 32      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; key_debounce:u_down|delay_cnt[29]~34                                                     ; LCCOMB_X16_Y15_N24 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; key_debounce:u_left|always0~0                                                            ; LCCOMB_X33_Y14_N18 ; 32      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; key_debounce:u_left|delay_cnt[31]~34                                                     ; LCCOMB_X33_Y14_N24 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; key_debounce:u_right|always0~0                                                           ; LCCOMB_X3_Y19_N24  ; 32      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; key_debounce:u_right|delay_cnt[6]~34                                                     ; LCCOMB_X3_Y19_N30  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; key_debounce:u_up|always0~0                                                              ; LCCOMB_X10_Y10_N22 ; 32      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; key_debounce:u_up|delay_cnt[29]~34                                                       ; LCCOMB_X10_Y10_N0  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; remote_rcv:u_remote_rcv|data[7]~5                                                        ; LCCOMB_X18_Y16_N14 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; remote_rcv:u_remote_rcv|data_cnt[5]~8                                                    ; LCCOMB_X14_Y17_N0  ; 6       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; remote_rcv:u_remote_rcv|data_temp[7]~5                                                   ; LCCOMB_X17_Y17_N22 ; 15      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; remote_rcv:u_remote_rcv|div_clk                                                          ; FF_X33_Y12_N9      ; 49      ; Clock        ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; remote_rcv:u_remote_rcv|pos_remote_in                                                    ; LCCOMB_X17_Y17_N4  ; 13      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; remote_rcv:u_remote_rcv|time_cnt_clr                                                     ; FF_X14_Y17_N15     ; 8       ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; rst_n_w~0                                                                                ; LCCOMB_X12_Y13_N28 ; 128     ; Async. clear ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; seg_led:u_seg_led|LessThan0~3                                                            ; LCCOMB_X26_Y7_N30  ; 14      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; seg_led:u_seg_led|cnt_sel[2]                                                             ; FF_X21_Y5_N17      ; 14      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; seg_led:u_seg_led|dri_clk                                                                ; FF_X1_Y11_N15      ; 57      ; Clock        ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; seg_led:u_seg_led|flag                                                                   ; FF_X25_Y7_N5       ; 3       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; seg_led:u_seg_led|num_disp[0]~6                                                          ; LCCOMB_X26_Y5_N16  ; 4       ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; sys_clk                                                                                  ; PIN_E1             ; 2       ; Clock        ; no     ; --                   ; --               ; --                        ;
; sys_clk                                                                                  ; PIN_E1             ; 18      ; Clock        ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; sys_rst_n                                                                                ; PIN_M1             ; 262     ; Async. clear ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; vga_display:u_vga_display|LessThan0~1                                                    ; LCCOMB_X11_Y18_N22 ; 33      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; vga_display:u_vga_display|block_x[0][2]~4                                                ; LCCOMB_X13_Y16_N2  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; vga_display:u_vga_display|block_x[3][2]~2                                                ; LCCOMB_X11_Y20_N14 ; 80      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; vga_display:u_vga_display|block_y[0][2]~1                                                ; LCCOMB_X13_Y16_N26 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; vga_display:u_vga_display|cur_len[6]~0                                                   ; LCCOMB_X14_Y15_N6  ; 27      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; vga_display:u_vga_display|cur_state.STATE_DIE                                            ; FF_X18_Y16_N1      ; 19      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; vga_display:u_vga_display|eated                                                          ; FF_X14_Y16_N31     ; 18      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; vga_display:u_vga_display|pos_eated                                                      ; LCCOMB_X14_Y13_N28 ; 18      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; vga_display:u_vga_display|temp_food_x[2]~3                                               ; LCCOMB_X12_Y13_N10 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; vga_driver:u_vga_driver|Equal0~3                                                         ; LCCOMB_X24_Y16_N30 ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; vga_driver:u_vga_driver|LessThan8~0                                                      ; LCCOMB_X24_Y16_N24 ; 10      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; vga_driver:u_vga_driver|LessThan9~1                                                      ; LCCOMB_X22_Y17_N30 ; 10      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; vga_pll:u_vga_pll|altpll:altpll_component|vga_pll_altpll:auto_generated|wire_pll1_clk[0] ; PLL_1              ; 360     ; Clock        ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; vga_pll:u_vga_pll|altpll:altpll_component|vga_pll_altpll:auto_generated|wire_pll1_locked ; PLL_1              ; 3       ; Clock        ; no     ; --                   ; --               ; --                        ;
+------------------------------------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                          ;
+------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                     ; Location           ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; remote_rcv:u_remote_rcv|div_clk                                                          ; FF_X33_Y12_N9      ; 49      ; 0                                    ; Global Clock         ; GCLK9            ; --                        ;
; rst_n_w~0                                                                                ; LCCOMB_X12_Y13_N28 ; 128     ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
; seg_led:u_seg_led|dri_clk                                                                ; FF_X1_Y11_N15      ; 57      ; 7                                    ; Global Clock         ; GCLK0            ; --                        ;
; sys_clk                                                                                  ; PIN_E1             ; 18      ; 0                                    ; Global Clock         ; GCLK2            ; --                        ;
; sys_rst_n                                                                                ; PIN_M1             ; 262     ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
; vga_pll:u_vga_pll|altpll:altpll_component|vga_pll_altpll:auto_generated|wire_pll1_clk[0] ; PLL_1              ; 360     ; 0                                    ; Global Clock         ; GCLK1            ; --                        ;
+------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                          ;
+------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                           ; Fan-Out ;
+------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; ~GND                                                                                                                                           ; 100     ;
; vga_display:u_vga_display|block_x[3][2]~2                                                                                                      ; 80      ;
; seg_led:u_seg_led|lpm_divide:Div4|lpm_divide_hkm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|add_sub_17_result_int[18]~26 ; 45      ;
; seg_led:u_seg_led|lpm_divide:Div4|lpm_divide_hkm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|add_sub_16_result_int[17]~24 ; 44      ;
; seg_led:u_seg_led|lpm_divide:Div3|lpm_divide_ekm:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_0af:divider|add_sub_15_result_int[15]~22 ; 43      ;
; seg_led:u_seg_led|lpm_divide:Div3|lpm_divide_ekm:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_0af:divider|add_sub_14_result_int[15]~22 ; 43      ;
; seg_led:u_seg_led|lpm_divide:Div3|lpm_divide_ekm:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_0af:divider|add_sub_16_result_int[15]~22 ; 41      ;
; seg_led:u_seg_led|lpm_divide:Div3|lpm_divide_ekm:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_0af:divider|add_sub_13_result_int[14]~20 ; 39      ;
; seg_led:u_seg_led|lpm_divide:Div3|lpm_divide_ekm:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_0af:divider|add_sub_17_result_int[15]~22 ; 38      ;
; vga_display:u_vga_display|LessThan0~1                                                                                                          ; 33      ;
; key_debounce:u_right|delay_cnt[6]~34                                                                                                           ; 32      ;
; key_debounce:u_right|always0~0                                                                                                                 ; 32      ;
; key_debounce:u_left|delay_cnt[31]~34                                                                                                           ; 32      ;
; key_debounce:u_left|always0~0                                                                                                                  ; 32      ;
; key_debounce:u_down|delay_cnt[29]~34                                                                                                           ; 32      ;
; key_debounce:u_down|always0~0                                                                                                                  ; 32      ;
; key_debounce:u_up|delay_cnt[29]~34                                                                                                             ; 32      ;
; key_debounce:u_up|always0~0                                                                                                                    ; 32      ;
; seg_led:u_seg_led|lpm_divide:Div2|lpm_divide_akm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_o9f:divider|add_sub_16_result_int[11]~16 ; 31      ;
; seg_led:u_seg_led|lpm_divide:Div2|lpm_divide_akm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_o9f:divider|add_sub_15_result_int[11]~16 ; 31      ;
; seg_led:u_seg_led|lpm_divide:Div2|lpm_divide_akm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_o9f:divider|add_sub_14_result_int[11]~16 ; 31      ;
; seg_led:u_seg_led|lpm_divide:Div2|lpm_divide_akm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_o9f:divider|add_sub_13_result_int[11]~16 ; 31      ;
; seg_led:u_seg_led|lpm_divide:Div2|lpm_divide_akm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_o9f:divider|add_sub_12_result_int[11]~16 ; 31      ;
; seg_led:u_seg_led|lpm_divide:Div2|lpm_divide_akm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_o9f:divider|add_sub_11_result_int[11]~16 ; 31      ;
; seg_led:u_seg_led|lpm_divide:Div2|lpm_divide_akm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_o9f:divider|add_sub_10_result_int[11]~16 ; 31      ;
; remote_rcv:u_remote_rcv|remote_in_d0                                                                                                           ; 29      ;
; seg_led:u_seg_led|lpm_divide:Div2|lpm_divide_akm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_o9f:divider|add_sub_17_result_int[11]~16 ; 29      ;
; seg_led:u_seg_led|lpm_divide:Div4|lpm_divide_hkm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|op_9~26                      ; 29      ;
; seg_led:u_seg_led|lpm_divide:Div2|lpm_divide_akm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_o9f:divider|add_sub_9_result_int[10]~14  ; 28      ;
; vga_display:u_vga_display|cur_len[6]~0                                                                                                         ; 27      ;
; remote_rcv:u_remote_rcv|remote_in_d1                                                                                                           ; 25      ;
; vga_display:u_vga_display|score[5]                                                                                                             ; 25      ;
; vga_display:u_vga_display|score[6]                                                                                                             ; 25      ;
; vga_display:u_vga_display|score[7]                                                                                                             ; 25      ;
; seg_led:u_seg_led|lpm_divide:Div3|lpm_divide_ekm:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_0af:divider|op_9~22                      ; 24      ;
; vga_display:u_vga_display|score[8]                                                                                                             ; 24      ;
; vga_display:u_vga_display|score[9]                                                                                                             ; 24      ;
; vga_display:u_vga_display|score[10]                                                                                                            ; 23      ;
; vga_display:u_vga_display|score[11]                                                                                                            ; 23      ;
; vga_display:u_vga_display|score[12]                                                                                                            ; 23      ;
; vga_display:u_vga_display|score[13]                                                                                                            ; 22      ;
; vga_display:u_vga_display|score[14]                                                                                                            ; 22      ;
; vga_display:u_vga_display|score[4]                                                                                                             ; 21      ;
; vga_display:u_vga_display|score[15]                                                                                                            ; 21      ;
; vga_display:u_vga_display|score[16]                                                                                                            ; 21      ;
; vga_driver:u_vga_driver|data_req~1                                                                                                             ; 20      ;
; vga_display:u_vga_display|cur_state.STATE_DIE                                                                                                  ; 19      ;
; seg_led:u_seg_led|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|add_sub_17_result_int[8]~12  ; 19      ;
; seg_led:u_seg_led|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|add_sub_16_result_int[8]~12  ; 19      ;
; seg_led:u_seg_led|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|add_sub_15_result_int[8]~12  ; 19      ;
; seg_led:u_seg_led|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|add_sub_14_result_int[8]~12  ; 19      ;
; seg_led:u_seg_led|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|add_sub_13_result_int[8]~12  ; 19      ;
; seg_led:u_seg_led|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|add_sub_12_result_int[8]~12  ; 19      ;
; seg_led:u_seg_led|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|add_sub_11_result_int[8]~12  ; 19      ;
; seg_led:u_seg_led|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|add_sub_10_result_int[8]~12  ; 19      ;
; seg_led:u_seg_led|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|add_sub_9_result_int[8]~12   ; 19      ;
; seg_led:u_seg_led|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|add_sub_8_result_int[8]~12   ; 19      ;
; seg_led:u_seg_led|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|add_sub_7_result_int[8]~12   ; 19      ;
; vga_display:u_vga_display|score[17]                                                                                                            ; 19      ;
; vga_display:u_vga_display|score[18]                                                                                                            ; 19      ;
; vga_display:u_vga_display|eated                                                                                                                ; 18      ;
; vga_display:u_vga_display|pos_eated                                                                                                            ; 18      ;
; seg_led:u_seg_led|cnt_sel[1]                                                                                                                   ; 18      ;
; seg_led:u_seg_led|lpm_divide:Div2|lpm_divide_akm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_o9f:divider|op_9~16                      ; 18      ;
; seg_led:u_seg_led|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|add_sub_6_result_int[7]~10   ; 18      ;
; seg_led:u_seg_led|cnt_sel[0]                                                                                                                   ; 17      ;
; vga_display:u_vga_display|temp_food_x[2]~3                                                                                                     ; 16      ;
; remote_rcv:u_remote_rcv|data_temp[7]~5                                                                                                         ; 15      ;
; vga_driver:u_vga_driver|pixel_ypos[4]~5                                                                                                        ; 15      ;
; vga_driver:u_vga_driver|pixel_ypos[5]~4                                                                                                        ; 15      ;
; vga_driver:u_vga_driver|pixel_xpos[5]~4                                                                                                        ; 15      ;
; vga_driver:u_vga_driver|pixel_xpos[9]~0                                                                                                        ; 15      ;
; vga_display:u_vga_display|score[3]                                                                                                             ; 15      ;
; seg_led:u_seg_led|LessThan0~3                                                                                                                  ; 14      ;
; seg_led:u_seg_led|cnt_sel[2]                                                                                                                   ; 14      ;
; vga_driver:u_vga_driver|pixel_ypos[2]~7                                                                                                        ; 14      ;
; vga_driver:u_vga_driver|pixel_ypos[3]~6                                                                                                        ; 14      ;
; vga_driver:u_vga_driver|pixel_ypos[6]~3                                                                                                        ; 14      ;
; vga_driver:u_vga_driver|pixel_ypos[7]~2                                                                                                        ; 14      ;
; vga_driver:u_vga_driver|pixel_ypos[8]~1                                                                                                        ; 14      ;
; vga_driver:u_vga_driver|pixel_ypos[9]~0                                                                                                        ; 14      ;
; vga_driver:u_vga_driver|pixel_xpos[2]~7                                                                                                        ; 14      ;
; vga_driver:u_vga_driver|pixel_xpos[3]~6                                                                                                        ; 14      ;
; vga_driver:u_vga_driver|pixel_xpos[4]~5                                                                                                        ; 14      ;
; vga_driver:u_vga_driver|pixel_xpos[6]~3                                                                                                        ; 14      ;
; vga_driver:u_vga_driver|pixel_xpos[7]~2                                                                                                        ; 14      ;
; vga_driver:u_vga_driver|pixel_xpos[8]~1                                                                                                        ; 14      ;
; seg_led:u_seg_led|lpm_divide:Div0|lpm_divide_tim:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_16_result_int[5]~8   ; 14      ;
; seg_led:u_seg_led|lpm_divide:Div0|lpm_divide_tim:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_15_result_int[5]~8   ; 14      ;
; seg_led:u_seg_led|lpm_divide:Div0|lpm_divide_tim:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_14_result_int[5]~8   ; 14      ;
; seg_led:u_seg_led|lpm_divide:Div0|lpm_divide_tim:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_13_result_int[5]~8   ; 14      ;
; seg_led:u_seg_led|lpm_divide:Div0|lpm_divide_tim:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_12_result_int[5]~8   ; 14      ;
; seg_led:u_seg_led|lpm_divide:Div0|lpm_divide_tim:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_11_result_int[5]~8   ; 14      ;
; seg_led:u_seg_led|lpm_divide:Div0|lpm_divide_tim:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_10_result_int[5]~8   ; 14      ;
; seg_led:u_seg_led|lpm_divide:Div0|lpm_divide_tim:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_9_result_int[5]~8    ; 14      ;
; seg_led:u_seg_led|lpm_divide:Div0|lpm_divide_tim:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_8_result_int[5]~8    ; 14      ;
; seg_led:u_seg_led|lpm_divide:Div0|lpm_divide_tim:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_7_result_int[5]~8    ; 14      ;
; seg_led:u_seg_led|lpm_divide:Div0|lpm_divide_tim:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_6_result_int[5]~8    ; 14      ;
; seg_led:u_seg_led|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|op_9~12                      ; 14      ;
; remote_rcv:u_remote_rcv|pos_remote_in                                                                                                          ; 13      ;
; vga_display:u_vga_display|eated_f                                                                                                              ; 13      ;
; seg_led:u_seg_led|lpm_divide:Div0|lpm_divide_tim:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_5_result_int[5]~8    ; 13      ;
; seg_led:u_seg_led|lpm_divide:Div0|lpm_divide_tim:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_4_result_int[5]~8    ; 13      ;
; vga_display:u_vga_display|score[19]                                                                                                            ; 13      ;
; vga_display:u_vga_display|eated_s                                                                                                              ; 12      ;
; seg_led:u_seg_led|lpm_divide:Div0|lpm_divide_tim:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_17_result_int[5]~8   ; 12      ;
; seg_led:u_seg_led|lpm_divide:Div0|lpm_divide_tim:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_3_result_int[4]~6    ; 12      ;
; vga_display:u_vga_display|cur_state.STATE_DOWN                                                                                                 ; 11      ;
; vga_display:u_vga_display|cur_state.STATE_LEFT                                                                                                 ; 11      ;
; vga_driver:u_vga_driver|vga_rgb[5]~1                                                                                                           ; 11      ;
; seg_led:u_seg_led|lpm_divide:Mod2|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_17_result_int[5]~8   ; 11      ;
; seg_led:u_seg_led|lpm_divide:Mod2|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_16_result_int[5]~8   ; 11      ;
; seg_led:u_seg_led|lpm_divide:Mod2|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_15_result_int[5]~8   ; 11      ;
; seg_led:u_seg_led|lpm_divide:Mod2|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_14_result_int[5]~8   ; 11      ;
; seg_led:u_seg_led|lpm_divide:Mod2|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_13_result_int[5]~8   ; 11      ;
; seg_led:u_seg_led|lpm_divide:Mod2|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_12_result_int[5]~8   ; 11      ;
; seg_led:u_seg_led|lpm_divide:Mod2|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_11_result_int[5]~8   ; 11      ;
; seg_led:u_seg_led|lpm_divide:Mod2|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_10_result_int[5]~8   ; 11      ;
; seg_led:u_seg_led|lpm_divide:Mod2|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_9_result_int[5]~8    ; 11      ;
; seg_led:u_seg_led|lpm_divide:Mod3|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_17_result_int[5]~8   ; 11      ;
; seg_led:u_seg_led|lpm_divide:Mod3|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_16_result_int[5]~8   ; 11      ;
; seg_led:u_seg_led|lpm_divide:Mod3|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_15_result_int[5]~8   ; 11      ;
; seg_led:u_seg_led|lpm_divide:Mod3|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_14_result_int[5]~8   ; 11      ;
; seg_led:u_seg_led|lpm_divide:Mod3|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_13_result_int[5]~8   ; 11      ;
; seg_led:u_seg_led|lpm_divide:Mod3|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_12_result_int[5]~8   ; 11      ;
; seg_led:u_seg_led|lpm_divide:Mod4|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_17_result_int[5]~8   ; 11      ;
; seg_led:u_seg_led|lpm_divide:Mod4|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_16_result_int[5]~8   ; 11      ;
; vga_display:u_vga_display|block_y[0][2]                                                                                                        ; 10      ;
; vga_display:u_vga_display|block_y[0][5]                                                                                                        ; 10      ;
; vga_display:u_vga_display|block_y[0][6]                                                                                                        ; 10      ;
; vga_display:u_vga_display|block_x[0][2]                                                                                                        ; 10      ;
; vga_display:u_vga_display|block_x[0][5]                                                                                                        ; 10      ;
; vga_display:u_vga_display|block_x[0][6]                                                                                                        ; 10      ;
; vga_driver:u_vga_driver|Equal0~3                                                                                                               ; 10      ;
; vga_driver:u_vga_driver|LessThan9~1                                                                                                            ; 10      ;
; vga_driver:u_vga_driver|LessThan8~0                                                                                                            ; 10      ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_17_result_int[5]~8   ; 10      ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_16_result_int[5]~8   ; 10      ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_15_result_int[5]~8   ; 10      ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_14_result_int[5]~8   ; 10      ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_13_result_int[5]~8   ; 10      ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_12_result_int[5]~8   ; 10      ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_11_result_int[5]~8   ; 10      ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_10_result_int[5]~8   ; 10      ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_9_result_int[5]~8    ; 10      ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_8_result_int[5]~8    ; 10      ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_7_result_int[5]~8    ; 10      ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_6_result_int[5]~8    ; 10      ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_5_result_int[5]~8    ; 10      ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_4_result_int[5]~8    ; 10      ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_3_result_int[4]~6    ; 10      ;
; seg_led:u_seg_led|lpm_divide:Mod1|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_17_result_int[5]~8   ; 10      ;
; seg_led:u_seg_led|lpm_divide:Mod1|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_16_result_int[5]~8   ; 10      ;
; seg_led:u_seg_led|lpm_divide:Mod1|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_15_result_int[5]~8   ; 10      ;
; seg_led:u_seg_led|lpm_divide:Mod1|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_14_result_int[5]~8   ; 10      ;
; seg_led:u_seg_led|lpm_divide:Mod1|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_13_result_int[5]~8   ; 10      ;
; seg_led:u_seg_led|lpm_divide:Mod1|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_12_result_int[5]~8   ; 10      ;
; seg_led:u_seg_led|lpm_divide:Mod1|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_11_result_int[5]~8   ; 10      ;
; seg_led:u_seg_led|lpm_divide:Mod1|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_10_result_int[5]~8   ; 10      ;
; seg_led:u_seg_led|lpm_divide:Mod1|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_9_result_int[5]~8    ; 10      ;
; seg_led:u_seg_led|lpm_divide:Mod1|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_8_result_int[5]~8    ; 10      ;
; seg_led:u_seg_led|lpm_divide:Mod1|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_7_result_int[5]~8    ; 10      ;
; seg_led:u_seg_led|lpm_divide:Mod1|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_6_result_int[5]~8    ; 10      ;
; vga_display:u_vga_display|block_y[0][3]                                                                                                        ; 10      ;
; vga_display:u_vga_display|block_y[0][4]                                                                                                        ; 10      ;
; vga_display:u_vga_display|block_y[0][7]                                                                                                        ; 10      ;
; vga_display:u_vga_display|block_y[0][8]                                                                                                        ; 10      ;
; vga_display:u_vga_display|block_x[0][3]                                                                                                        ; 10      ;
; vga_display:u_vga_display|block_x[0][4]                                                                                                        ; 10      ;
; vga_display:u_vga_display|block_x[0][7]                                                                                                        ; 10      ;
; vga_display:u_vga_display|block_x[0][8]                                                                                                        ; 10      ;
; vga_display:u_vga_display|block_x[0][9]                                                                                                        ; 10      ;
; seg_led:u_seg_led|lpm_divide:Mod1|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_18_result_int[5]~8   ; 9       ;
; seg_led:u_seg_led|lpm_divide:Mod2|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_18_result_int[5]~8   ; 9       ;
; vga_display:u_vga_display|score[2]                                                                                                             ; 9       ;
; vga_display:u_vga_display|block_y[0][9]                                                                                                        ; 9       ;
; vga_display:u_vga_display|block_x[0][2]~4                                                                                                      ; 8       ;
; remote_rcv:u_remote_rcv|time_cnt_clr                                                                                                           ; 8       ;
; remote_rcv:u_remote_rcv|cur_state.st_start_judge                                                                                               ; 8       ;
; remote_rcv:u_remote_rcv|data[7]~5                                                                                                              ; 8       ;
; vga_display:u_vga_display|always2~1                                                                                                            ; 8       ;
; vga_display:u_vga_display|temp_food_x~1                                                                                                        ; 8       ;
; vga_display:u_vga_display|temp_food_x~0                                                                                                        ; 8       ;
; vga_display:u_vga_display|block_y[0][2]~1                                                                                                      ; 8       ;
; seg_led:u_seg_led|lpm_divide:Mod3|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_18_result_int[5]~8   ; 8       ;
; seg_led:u_seg_led|lpm_divide:Mod4|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_18_result_int[5]~8   ; 8       ;
; remote_rcv:u_remote_rcv|Equal0~2                                                                                                               ; 7       ;
; remote_rcv:u_remote_rcv|Equal0~1                                                                                                               ; 7       ;
; remote_rcv:u_remote_rcv|Equal0~0                                                                                                               ; 7       ;
; remote_rcv:u_remote_rcv|cur_state.st_rec_data                                                                                                  ; 7       ;
; vga_display:u_vga_display|temp_food_y[9]                                                                                                       ; 7       ;
; vga_display:u_vga_display|en                                                                                                                   ; 7       ;
; remote_rcv:u_remote_rcv|time_cnt[2]                                                                                                            ; 7       ;
; remote_rcv:u_remote_rcv|time_cnt[1]                                                                                                            ; 7       ;
; seg_led:u_seg_led|num_disp[3]                                                                                                                  ; 7       ;
; seg_led:u_seg_led|num_disp[2]                                                                                                                  ; 7       ;
; seg_led:u_seg_led|num_disp[1]                                                                                                                  ; 7       ;
; seg_led:u_seg_led|num_disp[0]                                                                                                                  ; 7       ;
; vga_driver:u_vga_driver|cnt_h[4]                                                                                                               ; 7       ;
; vga_driver:u_vga_driver|cnt_h[6]                                                                                                               ; 7       ;
; vga_driver:u_vga_driver|cnt_h[5]                                                                                                               ; 7       ;
; vga_driver:u_vga_driver|cnt_h[7]                                                                                                               ; 7       ;
; remote_rcv:u_remote_rcv|cur_state.st_start_low_9ms                                                                                             ; 6       ;
; remote_rcv:u_remote_rcv|data_cnt[5]~8                                                                                                          ; 6       ;
; remote_rcv:u_remote_rcv|Equal1~1                                                                                                               ; 6       ;
; vga_display:u_vga_display|cur_state.STATE_START                                                                                                ; 6       ;
; vga_display:u_vga_display|temp_food_y[8]                                                                                                       ; 6       ;
; remote_rcv:u_remote_rcv|time_cnt[0]                                                                                                            ; 6       ;
; remote_rcv:u_remote_rcv|time_cnt[3]                                                                                                            ; 6       ;
; remote_rcv:u_remote_rcv|time_cnt[4]                                                                                                            ; 6       ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|op_9~8                       ; 6       ;
; seg_led:u_seg_led|lpm_divide:Div0|lpm_divide_tim:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|op_9~8                       ; 6       ;
; remote_rcv:u_remote_rcv|time_done                                                                                                              ; 5       ;
; vga_display:u_vga_display|always2~0                                                                                                            ; 5       ;
; seg_led:u_seg_led|clk_cnt[0]                                                                                                                   ; 5       ;
; seg_led:u_seg_led|clk_cnt[1]                                                                                                                   ; 5       ;
; vga_display:u_vga_display|temp_food_y[5]                                                                                                       ; 5       ;
; vga_display:u_vga_display|temp_food_y[6]                                                                                                       ; 5       ;
; vga_display:u_vga_display|temp_food_y[7]                                                                                                       ; 5       ;
; vga_display:u_vga_display|cur_len[0]                                                                                                           ; 5       ;
; vga_display:u_vga_display|block_y[3][2]                                                                                                        ; 5       ;
; vga_display:u_vga_display|block_x[3][2]                                                                                                        ; 5       ;
; vga_display:u_vga_display|block_y[2][2]                                                                                                        ; 5       ;
; vga_display:u_vga_display|block_x[2][2]                                                                                                        ; 5       ;
; vga_display:u_vga_display|block_y[1][2]                                                                                                        ; 5       ;
; vga_display:u_vga_display|block_x[1][2]                                                                                                        ; 5       ;
; vga_driver:u_vga_driver|vga_rgb[0]~0                                                                                                           ; 5       ;
; remote_rcv:u_remote_rcv|time_cnt[7]                                                                                                            ; 5       ;
; remote_rcv:u_remote_rcv|time_cnt[6]                                                                                                            ; 5       ;
; remote_rcv:u_remote_rcv|time_cnt[5]                                                                                                            ; 5       ;
; vga_driver:u_vga_driver|cnt_v[4]                                                                                                               ; 5       ;
; vga_driver:u_vga_driver|cnt_v[3]                                                                                                               ; 5       ;
; vga_driver:u_vga_driver|cnt_v[2]                                                                                                               ; 5       ;
; vga_driver:u_vga_driver|cnt_v[9]                                                                                                               ; 5       ;
; vga_driver:u_vga_driver|cnt_v[5]                                                                                                               ; 5       ;
; key_right~input                                                                                                                                ; 4       ;
; key_left~input                                                                                                                                 ; 4       ;
; key_down~input                                                                                                                                 ; 4       ;
; key_up~input                                                                                                                                   ; 4       ;
; vga_display:u_vga_display|Selector4~3                                                                                                          ; 4       ;
; key_debounce:u_right|key_value                                                                                                                 ; 4       ;
; vga_display:u_vga_display|always2~2                                                                                                            ; 4       ;
; remote_rcv:u_remote_rcv|data[4]                                                                                                                ; 4       ;
; remote_rcv:u_remote_rcv|data[1]                                                                                                                ; 4       ;
; vga_display:u_vga_display|temp_food_y~5                                                                                                        ; 4       ;
; vga_display:u_vga_display|temp_food_y~4                                                                                                        ; 4       ;
; vga_display:u_vga_display|temp_food_y~2                                                                                                        ; 4       ;
; seg_led:u_seg_led|num_disp[0]~6                                                                                                                ; 4       ;
; seg_led:u_seg_led|clk_cnt[3]                                                                                                                   ; 4       ;
; seg_led:u_seg_led|clk_cnt[2]                                                                                                                   ; 4       ;
; vga_display:u_vga_display|cur_state.STATE_RIGHT                                                                                                ; 4       ;
; vga_display:u_vga_display|cur_state.STATE_UP                                                                                                   ; 4       ;
; vga_display:u_vga_display|temp_food_x[3]                                                                                                       ; 4       ;
; vga_display:u_vga_display|temp_food_x[4]                                                                                                       ; 4       ;
; vga_display:u_vga_display|temp_food_x[5]                                                                                                       ; 4       ;
; vga_display:u_vga_display|temp_food_x[6]                                                                                                       ; 4       ;
; vga_display:u_vga_display|temp_food_x[7]                                                                                                       ; 4       ;
; vga_display:u_vga_display|temp_food_x[8]                                                                                                       ; 4       ;
; vga_display:u_vga_display|temp_food_x[9]                                                                                                       ; 4       ;
; vga_display:u_vga_display|Equal0~4                                                                                                             ; 4       ;
; vga_display:u_vga_display|Equal0~3                                                                                                             ; 4       ;
; vga_display:u_vga_display|food_y[2]                                                                                                            ; 4       ;
; vga_display:u_vga_display|food_x[2]                                                                                                            ; 4       ;
; vga_display:u_vga_display|block_y[4][2]                                                                                                        ; 4       ;
; vga_display:u_vga_display|block_x[4][2]                                                                                                        ; 4       ;
; vga_display:u_vga_display|cur_len[2]                                                                                                           ; 4       ;
; vga_display:u_vga_display|block_y[3][3]                                                                                                        ; 4       ;
; vga_display:u_vga_display|block_y[3][4]                                                                                                        ; 4       ;
; vga_display:u_vga_display|block_y[3][5]                                                                                                        ; 4       ;
; vga_display:u_vga_display|block_y[3][6]                                                                                                        ; 4       ;
; vga_display:u_vga_display|block_y[3][7]                                                                                                        ; 4       ;
; vga_display:u_vga_display|block_y[3][8]                                                                                                        ; 4       ;
; vga_display:u_vga_display|block_y[3][9]                                                                                                        ; 4       ;
; vga_display:u_vga_display|block_x[3][3]                                                                                                        ; 4       ;
; vga_display:u_vga_display|block_x[3][4]                                                                                                        ; 4       ;
; vga_display:u_vga_display|block_x[3][5]                                                                                                        ; 4       ;
; vga_display:u_vga_display|block_x[3][6]                                                                                                        ; 4       ;
; vga_display:u_vga_display|block_x[3][7]                                                                                                        ; 4       ;
; vga_display:u_vga_display|block_x[3][8]                                                                                                        ; 4       ;
; vga_display:u_vga_display|block_x[3][9]                                                                                                        ; 4       ;
; vga_display:u_vga_display|block_y[2][3]                                                                                                        ; 4       ;
; vga_display:u_vga_display|block_y[2][4]                                                                                                        ; 4       ;
; vga_display:u_vga_display|block_y[2][5]                                                                                                        ; 4       ;
; vga_display:u_vga_display|block_y[2][6]                                                                                                        ; 4       ;
; vga_display:u_vga_display|block_y[2][7]                                                                                                        ; 4       ;
; vga_display:u_vga_display|block_y[2][8]                                                                                                        ; 4       ;
; vga_display:u_vga_display|block_y[2][9]                                                                                                        ; 4       ;
; vga_display:u_vga_display|block_x[2][3]                                                                                                        ; 4       ;
; vga_display:u_vga_display|block_x[2][4]                                                                                                        ; 4       ;
; vga_display:u_vga_display|block_x[2][5]                                                                                                        ; 4       ;
; vga_display:u_vga_display|block_x[2][6]                                                                                                        ; 4       ;
; vga_display:u_vga_display|block_x[2][7]                                                                                                        ; 4       ;
; vga_display:u_vga_display|block_x[2][8]                                                                                                        ; 4       ;
; vga_display:u_vga_display|block_x[2][9]                                                                                                        ; 4       ;
; vga_display:u_vga_display|block_y[1][3]                                                                                                        ; 4       ;
; vga_display:u_vga_display|block_y[1][4]                                                                                                        ; 4       ;
; vga_display:u_vga_display|block_y[1][5]                                                                                                        ; 4       ;
; vga_display:u_vga_display|block_y[1][6]                                                                                                        ; 4       ;
; vga_display:u_vga_display|block_y[1][7]                                                                                                        ; 4       ;
; vga_display:u_vga_display|block_y[1][8]                                                                                                        ; 4       ;
; vga_display:u_vga_display|block_y[1][9]                                                                                                        ; 4       ;
; vga_display:u_vga_display|block_x[1][3]                                                                                                        ; 4       ;
; vga_display:u_vga_display|block_x[1][4]                                                                                                        ; 4       ;
; vga_display:u_vga_display|block_x[1][5]                                                                                                        ; 4       ;
; vga_display:u_vga_display|block_x[1][6]                                                                                                        ; 4       ;
; vga_display:u_vga_display|block_x[1][7]                                                                                                        ; 4       ;
; vga_display:u_vga_display|block_x[1][8]                                                                                                        ; 4       ;
; vga_display:u_vga_display|block_x[1][9]                                                                                                        ; 4       ;
; vga_display:u_vga_display|cur_len[1]                                                                                                           ; 4       ;
; vga_driver:u_vga_driver|Equal0~2                                                                                                               ; 4       ;
; vga_driver:u_vga_driver|Equal0~0                                                                                                               ; 4       ;
; seg_led:u_seg_led|lpm_divide:Mod1|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_19_result_int[5]~8   ; 4       ;
; seg_led:u_seg_led|lpm_divide:Mod2|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_19_result_int[5]~8   ; 4       ;
; seg_led:u_seg_led|lpm_divide:Mod3|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_19_result_int[5]~10  ; 4       ;
; seg_led:u_seg_led|lpm_divide:Div4|lpm_divide_hkm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|op_10~26                     ; 4       ;
; seg_led:u_seg_led|lpm_divide:Mod4|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_19_result_int[5]~10  ; 4       ;
; vga_driver:u_vga_driver|cnt_v[1]                                                                                                               ; 4       ;
; vga_driver:u_vga_driver|cnt_h[9]                                                                                                               ; 4       ;
; vga_driver:u_vga_driver|cnt_h[8]                                                                                                               ; 4       ;
; remote_rcv:u_remote_rcv|cur_state.st_idle                                                                                                      ; 3       ;
; remote_rcv:u_remote_rcv|cur_state.st_repeat_code                                                                                               ; 3       ;
; remote_rcv:u_remote_rcv|error_en                                                                                                               ; 3       ;
; remote_rcv:u_remote_rcv|always5~11                                                                                                             ; 3       ;
; remote_rcv:u_remote_rcv|always5~8                                                                                                              ; 3       ;
; remote_rcv:u_remote_rcv|judge_flag                                                                                                             ; 3       ;
; remote_rcv:u_remote_rcv|LessThan5~1                                                                                                            ; 3       ;
; remote_rcv:u_remote_rcv|data_temp[7]                                                                                                           ; 3       ;
; remote_rcv:u_remote_rcv|data_temp[15]                                                                                                          ; 3       ;
; remote_rcv:u_remote_rcv|data_temp[6]                                                                                                           ; 3       ;
; remote_rcv:u_remote_rcv|data_temp[5]                                                                                                           ; 3       ;
; remote_rcv:u_remote_rcv|data_temp[4]                                                                                                           ; 3       ;
; remote_rcv:u_remote_rcv|data_temp[3]                                                                                                           ; 3       ;
; remote_rcv:u_remote_rcv|data_temp[2]                                                                                                           ; 3       ;
; remote_rcv:u_remote_rcv|data_temp[1]                                                                                                           ; 3       ;
; seg_led:u_seg_led|lpm_divide:Mod2|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[98]~175             ; 3       ;
; seg_led:u_seg_led|num~6                                                                                                                        ; 3       ;
; seg_led:u_seg_led|lpm_divide:Mod3|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[96]~125             ; 3       ;
; seg_led:u_seg_led|lpm_divide:Mod3|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[98]~124             ; 3       ;
; seg_led:u_seg_led|num~4                                                                                                                        ; 3       ;
; seg_led:u_seg_led|lpm_divide:Mod2|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[96]~173             ; 3       ;
; seg_led:u_seg_led|lpm_divide:Mod4|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[97]~57              ; 3       ;
; seg_led:u_seg_led|lpm_divide:Mod4|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[95]~54              ; 3       ;
; vga_display:u_vga_display|always2~3                                                                                                            ; 3       ;
; key_debounce:u_down|key_value                                                                                                                  ; 3       ;
; remote_rcv:u_remote_rcv|data[0]                                                                                                                ; 3       ;
; remote_rcv:u_remote_rcv|data[2]                                                                                                                ; 3       ;
; vga_display:u_vga_display|Equal1~0                                                                                                             ; 3       ;
; vga_display:u_vga_display|hit_self                                                                                                             ; 3       ;
; vga_display:u_vga_display|hit_w                                                                                                                ; 3       ;
; seg_led:u_seg_led|flag                                                                                                                         ; 3       ;
; vga_display:u_vga_display|temp_food_y[3]                                                                                                       ; 3       ;
; vga_display:u_vga_display|temp_food_y[2]                                                                                                       ; 3       ;
; vga_display:u_vga_display|temp_food_y[4]                                                                                                       ; 3       ;
; vga_display:u_vga_display|temp_food_x[2]                                                                                                       ; 3       ;
; vga_display:u_vga_display|Equal0~11                                                                                                            ; 3       ;
; vga_display:u_vga_display|die                                                                                                                  ; 3       ;
; vga_display:u_vga_display|food_y[3]                                                                                                            ; 3       ;
; vga_display:u_vga_display|food_y[4]                                                                                                            ; 3       ;
; vga_display:u_vga_display|food_y[5]                                                                                                            ; 3       ;
; vga_display:u_vga_display|food_y[6]                                                                                                            ; 3       ;
; vga_display:u_vga_display|food_y[7]                                                                                                            ; 3       ;
; vga_display:u_vga_display|food_y[8]                                                                                                            ; 3       ;
; vga_display:u_vga_display|food_y[9]                                                                                                            ; 3       ;
; vga_display:u_vga_display|food_x[3]                                                                                                            ; 3       ;
; vga_display:u_vga_display|food_x[4]                                                                                                            ; 3       ;
; vga_display:u_vga_display|food_x[5]                                                                                                            ; 3       ;
; vga_display:u_vga_display|food_x[6]                                                                                                            ; 3       ;
; vga_display:u_vga_display|food_x[7]                                                                                                            ; 3       ;
; vga_display:u_vga_display|food_x[8]                                                                                                            ; 3       ;
; vga_display:u_vga_display|food_x[9]                                                                                                            ; 3       ;
; vga_display:u_vga_display|block_y[5][2]                                                                                                        ; 3       ;
; vga_display:u_vga_display|block_x[5][2]                                                                                                        ; 3       ;
; vga_display:u_vga_display|block_y[4][3]                                                                                                        ; 3       ;
; vga_display:u_vga_display|block_y[4][4]                                                                                                        ; 3       ;
; vga_display:u_vga_display|block_y[4][5]                                                                                                        ; 3       ;
; vga_display:u_vga_display|block_y[4][6]                                                                                                        ; 3       ;
; vga_display:u_vga_display|block_y[4][7]                                                                                                        ; 3       ;
; vga_display:u_vga_display|block_y[4][8]                                                                                                        ; 3       ;
; vga_display:u_vga_display|block_y[4][9]                                                                                                        ; 3       ;
; vga_display:u_vga_display|block_x[4][3]                                                                                                        ; 3       ;
; vga_display:u_vga_display|block_x[4][4]                                                                                                        ; 3       ;
; vga_display:u_vga_display|block_x[4][5]                                                                                                        ; 3       ;
; vga_display:u_vga_display|block_x[4][6]                                                                                                        ; 3       ;
; vga_display:u_vga_display|block_x[4][7]                                                                                                        ; 3       ;
; vga_display:u_vga_display|block_x[4][8]                                                                                                        ; 3       ;
; vga_display:u_vga_display|block_x[4][9]                                                                                                        ; 3       ;
; vga_display:u_vga_display|always4~3                                                                                                            ; 3       ;
; vga_display:u_vga_display|always4~2                                                                                                            ; 3       ;
; vga_display:u_vga_display|pixel_data~1                                                                                                         ; 3       ;
; vga_driver:u_vga_driver|vga_en~3                                                                                                               ; 3       ;
; vga_driver:u_vga_driver|vga_en~0                                                                                                               ; 3       ;
; vga_driver:u_vga_driver|LessThan2~0                                                                                                            ; 3       ;
; key_debounce:u_right|delay_cnt[0]                                                                                                              ; 3       ;
; key_debounce:u_left|delay_cnt[0]                                                                                                               ; 3       ;
; key_debounce:u_down|delay_cnt[0]                                                                                                               ; 3       ;
; remote_rcv:u_remote_rcv|data_cnt[4]                                                                                                            ; 3       ;
; remote_rcv:u_remote_rcv|data_cnt[5]                                                                                                            ; 3       ;
; key_debounce:u_up|delay_cnt[0]                                                                                                                 ; 3       ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|op_10~6                      ; 3       ;
; vga_display:u_vga_display|div_cnt[20]                                                                                                          ; 3       ;
; vga_display:u_vga_display|div_cnt[21]                                                                                                          ; 3       ;
; vga_driver:u_vga_driver|Add1~16                                                                                                                ; 3       ;
; vga_driver:u_vga_driver|Add1~14                                                                                                                ; 3       ;
; vga_driver:u_vga_driver|Add1~12                                                                                                                ; 3       ;
; vga_driver:u_vga_driver|Add1~10                                                                                                                ; 3       ;
; vga_driver:u_vga_driver|Add1~4                                                                                                                 ; 3       ;
; vga_driver:u_vga_driver|Add1~2                                                                                                                 ; 3       ;
; vga_driver:u_vga_driver|Add0~14                                                                                                                ; 3       ;
; vga_driver:u_vga_driver|Add0~12                                                                                                                ; 3       ;
; vga_driver:u_vga_driver|Add0~10                                                                                                                ; 3       ;
; vga_driver:u_vga_driver|Add0~6                                                                                                                 ; 3       ;
; vga_driver:u_vga_driver|Add0~4                                                                                                                 ; 3       ;
; vga_driver:u_vga_driver|Add0~2                                                                                                                 ; 3       ;
; vga_driver:u_vga_driver|cnt_h[0]                                                                                                               ; 3       ;
; vga_driver:u_vga_driver|cnt_h[1]                                                                                                               ; 3       ;
; vga_driver:u_vga_driver|cnt_h[2]                                                                                                               ; 3       ;
; vga_driver:u_vga_driver|cnt_h[3]                                                                                                               ; 3       ;
; vga_pll:u_vga_pll|altpll:altpll_component|vga_pll_altpll:auto_generated|wire_pll1_locked                                                       ; 3       ;
; vga_driver:u_vga_driver|cnt_v[8]                                                                                                               ; 3       ;
; vga_driver:u_vga_driver|cnt_v[7]                                                                                                               ; 3       ;
; vga_driver:u_vga_driver|cnt_v[6]                                                                                                               ; 3       ;
; sys_rst_n~input                                                                                                                                ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod1|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[92]~285             ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod1|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[87]~284             ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod1|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[82]~283             ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod1|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[77]~282             ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod1|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[72]~281             ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod1|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[67]~280             ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod1|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[62]~279             ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod1|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[57]~278             ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod1|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[52]~277             ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod1|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[47]~276             ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod1|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[42]~275             ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[139]~388            ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[131]~387            ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[123]~386            ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[115]~385            ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[107]~384            ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[99]~383             ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[91]~382             ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[83]~381             ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[75]~380             ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[92]~283             ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[87]~282             ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[82]~281             ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[77]~280             ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[72]~279             ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[67]~278             ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[62]~277             ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[57]~276             ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[52]~275             ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[47]~274             ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[42]~273             ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[37]~272             ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[32]~271             ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[27]~270             ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[22]~269             ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod1|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[37]~262             ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod2|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[91]~203             ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod2|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[86]~202             ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod2|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[81]~201             ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod2|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[76]~200             ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod2|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[71]~199             ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod2|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[66]~198             ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod2|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[61]~197             ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod2|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[56]~196             ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod2|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[51]~195             ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod2|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[52]~194             ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod3|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[91]~143             ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod3|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[86]~142             ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod3|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[81]~141             ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod3|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[76]~140             ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod3|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[71]~139             ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod3|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[66]~138             ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod3|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[67]~137             ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div2|lpm_divide_akm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_o9f:divider|StageOut[189]~428            ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div2|lpm_divide_akm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_o9f:divider|StageOut[178]~427            ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div2|lpm_divide_akm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_o9f:divider|StageOut[167]~426            ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div2|lpm_divide_akm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_o9f:divider|StageOut[156]~425            ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div2|lpm_divide_akm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_o9f:divider|StageOut[145]~424            ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div2|lpm_divide_akm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_o9f:divider|StageOut[134]~423            ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div2|lpm_divide_akm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_o9f:divider|StageOut[123]~422            ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div2|lpm_divide_akm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_o9f:divider|StageOut[124]~421            ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div2|lpm_divide_akm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_o9f:divider|StageOut[125]~420            ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div2|lpm_divide_akm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_o9f:divider|StageOut[114]~419            ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div2|lpm_divide_akm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_o9f:divider|StageOut[115]~418            ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div2|lpm_divide_akm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_o9f:divider|StageOut[116]~417            ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div2|lpm_divide_akm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_o9f:divider|StageOut[117]~416            ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div2|lpm_divide_akm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_o9f:divider|StageOut[118]~415            ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div0|lpm_divide_tim:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[87]~271             ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div0|lpm_divide_tim:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[82]~270             ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div0|lpm_divide_tim:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[77]~269             ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div0|lpm_divide_tim:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[72]~268             ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div0|lpm_divide_tim:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[67]~267             ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div0|lpm_divide_tim:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[62]~266             ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div0|lpm_divide_tim:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[57]~265             ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div0|lpm_divide_tim:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[52]~264             ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div0|lpm_divide_tim:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[47]~263             ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div0|lpm_divide_tim:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[42]~262             ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div0|lpm_divide_tim:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[37]~261             ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div0|lpm_divide_tim:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[32]~260             ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div0|lpm_divide_tim:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[27]~259             ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div0|lpm_divide_tim:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[22]~258             ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[67]~368             ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[59]~367             ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[60]~366             ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[61]~365             ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div4|lpm_divide_hkm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[312]~212            ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div4|lpm_divide_hkm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[313]~211            ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div4|lpm_divide_hkm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[314]~210            ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div4|lpm_divide_hkm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[315]~209            ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div4|lpm_divide_hkm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[316]~208            ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div4|lpm_divide_hkm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[317]~207            ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div4|lpm_divide_hkm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[318]~206            ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div4|lpm_divide_hkm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[319]~205            ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div4|lpm_divide_hkm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[320]~204            ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div4|lpm_divide_hkm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[321]~203            ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod4|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[91]~63              ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod4|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[86]~62              ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod4|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[87]~61              ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div3|lpm_divide_ekm:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_0af:divider|StageOut[257]~357            ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div3|lpm_divide_ekm:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_0af:divider|StageOut[242]~356            ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div3|lpm_divide_ekm:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_0af:divider|StageOut[227]~355            ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div3|lpm_divide_ekm:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_0af:divider|StageOut[228]~354            ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div3|lpm_divide_ekm:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_0af:divider|StageOut[229]~353            ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div3|lpm_divide_ekm:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_0af:divider|StageOut[230]~352            ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div3|lpm_divide_ekm:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_0af:divider|StageOut[215]~351            ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div3|lpm_divide_ekm:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_0af:divider|StageOut[216]~350            ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div3|lpm_divide_ekm:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_0af:divider|StageOut[217]~349            ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div3|lpm_divide_ekm:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_0af:divider|StageOut[218]~348            ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div3|lpm_divide_ekm:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_0af:divider|StageOut[219]~347            ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div3|lpm_divide_ekm:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_0af:divider|StageOut[220]~346            ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div3|lpm_divide_ekm:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_0af:divider|StageOut[221]~345            ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div3|lpm_divide_ekm:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_0af:divider|StageOut[222]~344            ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod2|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[92]~192             ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod2|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[87]~190             ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod2|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[82]~188             ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod2|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[77]~186             ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod2|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[72]~184             ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod2|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[67]~182             ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod2|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[62]~180             ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod2|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[57]~178             ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod3|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[92]~135             ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod3|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[87]~133             ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod3|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[82]~131             ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod3|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[77]~129             ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod3|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[72]~127             ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div2|lpm_divide_akm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_o9f:divider|StageOut[190]~406            ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div2|lpm_divide_akm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_o9f:divider|StageOut[191]~405            ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div2|lpm_divide_akm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_o9f:divider|StageOut[192]~404            ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div2|lpm_divide_akm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_o9f:divider|StageOut[193]~403            ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div2|lpm_divide_akm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_o9f:divider|StageOut[194]~402            ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div2|lpm_divide_akm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_o9f:divider|StageOut[195]~401            ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div2|lpm_divide_akm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_o9f:divider|StageOut[179]~399            ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div2|lpm_divide_akm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_o9f:divider|StageOut[180]~398            ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div2|lpm_divide_akm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_o9f:divider|StageOut[181]~397            ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div2|lpm_divide_akm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_o9f:divider|StageOut[182]~396            ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div2|lpm_divide_akm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_o9f:divider|StageOut[183]~395            ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div2|lpm_divide_akm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_o9f:divider|StageOut[184]~394            ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div2|lpm_divide_akm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_o9f:divider|StageOut[168]~392            ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div2|lpm_divide_akm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_o9f:divider|StageOut[169]~391            ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div2|lpm_divide_akm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_o9f:divider|StageOut[170]~390            ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div2|lpm_divide_akm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_o9f:divider|StageOut[171]~389            ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div2|lpm_divide_akm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_o9f:divider|StageOut[172]~388            ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div2|lpm_divide_akm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_o9f:divider|StageOut[173]~387            ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div2|lpm_divide_akm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_o9f:divider|StageOut[157]~385            ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div2|lpm_divide_akm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_o9f:divider|StageOut[158]~384            ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div2|lpm_divide_akm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_o9f:divider|StageOut[159]~383            ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div2|lpm_divide_akm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_o9f:divider|StageOut[160]~382            ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div2|lpm_divide_akm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_o9f:divider|StageOut[161]~381            ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div2|lpm_divide_akm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_o9f:divider|StageOut[162]~380            ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div2|lpm_divide_akm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_o9f:divider|StageOut[146]~378            ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div2|lpm_divide_akm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_o9f:divider|StageOut[147]~377            ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div2|lpm_divide_akm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_o9f:divider|StageOut[148]~376            ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div2|lpm_divide_akm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_o9f:divider|StageOut[149]~375            ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div2|lpm_divide_akm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_o9f:divider|StageOut[150]~374            ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div2|lpm_divide_akm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_o9f:divider|StageOut[151]~373            ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div2|lpm_divide_akm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_o9f:divider|StageOut[135]~371            ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div2|lpm_divide_akm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_o9f:divider|StageOut[136]~370            ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div2|lpm_divide_akm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_o9f:divider|StageOut[137]~369            ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div2|lpm_divide_akm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_o9f:divider|StageOut[138]~368            ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div2|lpm_divide_akm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_o9f:divider|StageOut[139]~367            ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div2|lpm_divide_akm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_o9f:divider|StageOut[140]~366            ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div2|lpm_divide_akm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_o9f:divider|StageOut[126]~364            ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div2|lpm_divide_akm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_o9f:divider|StageOut[127]~363            ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div2|lpm_divide_akm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_o9f:divider|StageOut[128]~362            ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div2|lpm_divide_akm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_o9f:divider|StageOut[129]~361            ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[140]~360            ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[141]~359            ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[132]~357            ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[133]~356            ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[124]~354            ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[125]~353            ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[116]~351            ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[117]~350            ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[108]~348            ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[109]~347            ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[100]~345            ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[101]~344            ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[92]~342             ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[93]~341             ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[84]~339             ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[85]~338             ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[76]~336             ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[77]~335             ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[68]~333             ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[69]~332             ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod4|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[92]~59              ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div3|lpm_divide_ekm:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_0af:divider|StageOut[258]~331            ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div3|lpm_divide_ekm:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_0af:divider|StageOut[259]~330            ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div3|lpm_divide_ekm:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_0af:divider|StageOut[260]~329            ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div3|lpm_divide_ekm:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_0af:divider|StageOut[261]~328            ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div3|lpm_divide_ekm:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_0af:divider|StageOut[262]~327            ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div3|lpm_divide_ekm:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_0af:divider|StageOut[263]~326            ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div3|lpm_divide_ekm:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_0af:divider|StageOut[264]~325            ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div3|lpm_divide_ekm:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_0af:divider|StageOut[265]~324            ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div3|lpm_divide_ekm:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_0af:divider|StageOut[266]~323            ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div3|lpm_divide_ekm:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_0af:divider|StageOut[267]~322            ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div3|lpm_divide_ekm:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_0af:divider|StageOut[243]~320            ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div3|lpm_divide_ekm:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_0af:divider|StageOut[244]~319            ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div3|lpm_divide_ekm:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_0af:divider|StageOut[245]~318            ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div3|lpm_divide_ekm:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_0af:divider|StageOut[246]~317            ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div3|lpm_divide_ekm:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_0af:divider|StageOut[247]~316            ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div3|lpm_divide_ekm:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_0af:divider|StageOut[248]~315            ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div3|lpm_divide_ekm:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_0af:divider|StageOut[249]~314            ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div3|lpm_divide_ekm:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_0af:divider|StageOut[250]~313            ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div3|lpm_divide_ekm:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_0af:divider|StageOut[251]~312            ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div3|lpm_divide_ekm:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_0af:divider|StageOut[252]~311            ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div3|lpm_divide_ekm:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_0af:divider|StageOut[231]~309            ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div3|lpm_divide_ekm:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_0af:divider|StageOut[232]~308            ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div3|lpm_divide_ekm:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_0af:divider|StageOut[233]~307            ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div3|lpm_divide_ekm:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_0af:divider|StageOut[234]~306            ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div3|lpm_divide_ekm:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_0af:divider|StageOut[235]~305            ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div3|lpm_divide_ekm:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_0af:divider|StageOut[236]~304            ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div3|lpm_divide_ekm:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_0af:divider|StageOut[237]~303            ; 2       ;
; vga_display:u_vga_display|Selector1~6                                                                                                          ; 2       ;
; remote_rcv:u_remote_rcv|always5~6                                                                                                              ; 2       ;
; remote_rcv:u_remote_rcv|always5~5                                                                                                              ; 2       ;
; key_debounce:u_right|key_reg                                                                                                                   ; 2       ;
; key_debounce:u_left|key_reg                                                                                                                    ; 2       ;
; key_debounce:u_down|key_reg                                                                                                                    ; 2       ;
; remote_rcv:u_remote_rcv|always5~3                                                                                                              ; 2       ;
; remote_rcv:u_remote_rcv|div_cnt[0]                                                                                                             ; 2       ;
; remote_rcv:u_remote_rcv|div_cnt[1]                                                                                                             ; 2       ;
; remote_rcv:u_remote_rcv|div_cnt[3]                                                                                                             ; 2       ;
; remote_rcv:u_remote_rcv|div_cnt[2]                                                                                                             ; 2       ;
; remote_rcv:u_remote_rcv|div_cnt[6]                                                                                                             ; 2       ;
; remote_rcv:u_remote_rcv|div_cnt[7]                                                                                                             ; 2       ;
; remote_rcv:u_remote_rcv|div_cnt[4]                                                                                                             ; 2       ;
; remote_rcv:u_remote_rcv|div_cnt[5]                                                                                                             ; 2       ;
; remote_rcv:u_remote_rcv|div_cnt[8]                                                                                                             ; 2       ;
; remote_rcv:u_remote_rcv|div_cnt[9]                                                                                                             ; 2       ;
; remote_rcv:u_remote_rcv|div_cnt[10]                                                                                                            ; 2       ;
; remote_rcv:u_remote_rcv|div_cnt[11]                                                                                                            ; 2       ;
; remote_rcv:u_remote_rcv|data_temp[15]~3                                                                                                        ; 2       ;
; remote_rcv:u_remote_rcv|always5~2                                                                                                              ; 2       ;
; remote_rcv:u_remote_rcv|always5~0                                                                                                              ; 2       ;
; remote_rcv:u_remote_rcv|LessThan5~0                                                                                                            ; 2       ;
; key_debounce:u_up|key_reg                                                                                                                      ; 2       ;
; key_debounce:u_right|Equal0~9                                                                                                                  ; 2       ;
; key_debounce:u_left|Equal0~9                                                                                                                   ; 2       ;
; key_debounce:u_down|Equal0~9                                                                                                                   ; 2       ;
; remote_rcv:u_remote_rcv|data_temp[14]                                                                                                          ; 2       ;
; remote_rcv:u_remote_rcv|data_temp[13]                                                                                                          ; 2       ;
; remote_rcv:u_remote_rcv|data_temp[12]                                                                                                          ; 2       ;
; remote_rcv:u_remote_rcv|data_temp[11]                                                                                                          ; 2       ;
; remote_rcv:u_remote_rcv|data_temp[10]                                                                                                          ; 2       ;
; remote_rcv:u_remote_rcv|data_temp[8]                                                                                                           ; 2       ;
; remote_rcv:u_remote_rcv|data_temp[0]                                                                                                           ; 2       ;
; remote_rcv:u_remote_rcv|data_temp[9]                                                                                                           ; 2       ;
; key_debounce:u_up|Equal0~9                                                                                                                     ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[91]~251             ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[91]~250             ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[92]~249             ; 2       ;
; seg_led:u_seg_led|num~8                                                                                                                        ; 2       ;
; seg_led:u_seg_led|WideOr3~0                                                                                                                    ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod1|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[97]~248             ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod1|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[98]~247             ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod1|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[96]~246             ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod1|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[92]~244             ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod1|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[90]~242             ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod1|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[90]~241             ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod1|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[85]~240             ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod1|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[85]~239             ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod3|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[97]~123             ; 2       ;
; seg_led:u_seg_led|num~3                                                                                                                        ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod2|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[91]~172             ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod2|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[92]~171             ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod2|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[90]~169             ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod2|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[90]~168             ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod2|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[85]~167             ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod2|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[85]~166             ; 2       ;
; seg_led:u_seg_led|num~0                                                                                                                        ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod4|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[98]~56              ; 2       ;
; seg_led:u_seg_led|WideOr0                                                                                                                      ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod4|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[96]~55              ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod3|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[95]~122             ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod3|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[90]~121             ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod3|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[90]~120             ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod3|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[91]~119             ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod3|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[92]~118             ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div0|lpm_divide_tim:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[86]~237             ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div0|lpm_divide_tim:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[86]~236             ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod4|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[90]~53              ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod4|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[90]~52              ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod4|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[91]~51              ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod4|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[92]~50              ; 2       ;
; vga_display:u_vga_display|Selector2~2                                                                                                          ; 2       ;
; vga_display:u_vga_display|Selector4~1                                                                                                          ; 2       ;
; vga_display:u_vga_display|Equal1~2                                                                                                             ; 2       ;
; vga_display:u_vga_display|always2~4                                                                                                            ; 2       ;
; vga_display:u_vga_display|Equal1~1                                                                                                             ; 2       ;
; key_debounce:u_left|key_value                                                                                                                  ; 2       ;
; vga_display:u_vga_display|Equal2~0                                                                                                             ; 2       ;
; remote_rcv:u_remote_rcv|data[3]                                                                                                                ; 2       ;
; remote_rcv:u_remote_rcv|data[5]                                                                                                                ; 2       ;
; remote_rcv:u_remote_rcv|data[7]                                                                                                                ; 2       ;
; remote_rcv:u_remote_rcv|data[6]                                                                                                                ; 2       ;
; key_debounce:u_up|key_value                                                                                                                    ; 2       ;
; vga_display:u_vga_display|temp_food_y~1                                                                                                        ; 2       ;
; vga_display:u_vga_display|block_y[0][2]~0                                                                                                      ; 2       ;
; vga_display:u_vga_display|Equal0~10                                                                                                            ; 2       ;
; vga_display:u_vga_display|Equal0~6                                                                                                             ; 2       ;
; vga_display:u_vga_display|always4~14                                                                                                           ; 2       ;
; vga_display:u_vga_display|pixel_data~10                                                                                                        ; 2       ;
; vga_display:u_vga_display|block_y[5][3]                                                                                                        ; 2       ;
; vga_display:u_vga_display|block_y[5][4]                                                                                                        ; 2       ;
; vga_display:u_vga_display|block_y[5][5]                                                                                                        ; 2       ;
; vga_display:u_vga_display|block_y[5][6]                                                                                                        ; 2       ;
; vga_display:u_vga_display|block_y[5][7]                                                                                                        ; 2       ;
; vga_display:u_vga_display|block_y[5][8]                                                                                                        ; 2       ;
; vga_display:u_vga_display|block_y[5][9]                                                                                                        ; 2       ;
; vga_display:u_vga_display|block_x[5][3]                                                                                                        ; 2       ;
; vga_display:u_vga_display|block_x[5][4]                                                                                                        ; 2       ;
; vga_display:u_vga_display|block_x[5][5]                                                                                                        ; 2       ;
; vga_display:u_vga_display|block_x[5][6]                                                                                                        ; 2       ;
; vga_display:u_vga_display|block_x[5][7]                                                                                                        ; 2       ;
; vga_display:u_vga_display|block_x[5][8]                                                                                                        ; 2       ;
; vga_display:u_vga_display|block_x[5][9]                                                                                                        ; 2       ;
; vga_display:u_vga_display|always4~5                                                                                                            ; 2       ;
; vga_display:u_vga_display|always4~4                                                                                                            ; 2       ;
; vga_display:u_vga_display|cur_len[3]                                                                                                           ; 2       ;
; vga_display:u_vga_display|cur_len[4]                                                                                                           ; 2       ;
; vga_display:u_vga_display|cur_len[5]                                                                                                           ; 2       ;
; vga_display:u_vga_display|cur_len[6]                                                                                                           ; 2       ;
; vga_display:u_vga_display|cur_len[7]                                                                                                           ; 2       ;
; vga_display:u_vga_display|cur_len[8]                                                                                                           ; 2       ;
; vga_display:u_vga_display|cur_len[9]                                                                                                           ; 2       ;
; vga_driver:u_vga_driver|Equal0~1                                                                                                               ; 2       ;
; vga_pll:u_vga_pll|altpll:altpll_component|vga_pll_altpll:auto_generated|pll_lock_sync                                                          ; 2       ;
; vga_driver:u_vga_driver|vga_en~2                                                                                                               ; 2       ;
; vga_driver:u_vga_driver|vga_en~1                                                                                                               ; 2       ;
; key_debounce:u_right|delay_cnt[31]                                                                                                             ; 2       ;
; key_debounce:u_right|delay_cnt[30]                                                                                                             ; 2       ;
; key_debounce:u_right|delay_cnt[29]                                                                                                             ; 2       ;
; key_debounce:u_right|delay_cnt[28]                                                                                                             ; 2       ;
; key_debounce:u_right|delay_cnt[27]                                                                                                             ; 2       ;
; key_debounce:u_right|delay_cnt[26]                                                                                                             ; 2       ;
; key_debounce:u_right|delay_cnt[25]                                                                                                             ; 2       ;
; key_debounce:u_right|delay_cnt[24]                                                                                                             ; 2       ;
; key_debounce:u_right|delay_cnt[23]                                                                                                             ; 2       ;
; key_debounce:u_right|delay_cnt[22]                                                                                                             ; 2       ;
; key_debounce:u_right|delay_cnt[21]                                                                                                             ; 2       ;
; key_debounce:u_right|delay_cnt[20]                                                                                                             ; 2       ;
; key_debounce:u_right|delay_cnt[19]                                                                                                             ; 2       ;
; key_debounce:u_right|delay_cnt[18]                                                                                                             ; 2       ;
; key_debounce:u_right|delay_cnt[17]                                                                                                             ; 2       ;
; key_debounce:u_right|delay_cnt[16]                                                                                                             ; 2       ;
; key_debounce:u_right|delay_cnt[15]                                                                                                             ; 2       ;
; key_debounce:u_right|delay_cnt[14]                                                                                                             ; 2       ;
; key_debounce:u_right|delay_cnt[13]                                                                                                             ; 2       ;
; key_debounce:u_right|delay_cnt[12]                                                                                                             ; 2       ;
; key_debounce:u_right|delay_cnt[11]                                                                                                             ; 2       ;
; key_debounce:u_right|delay_cnt[10]                                                                                                             ; 2       ;
; key_debounce:u_right|delay_cnt[9]                                                                                                              ; 2       ;
; key_debounce:u_right|delay_cnt[8]                                                                                                              ; 2       ;
; key_debounce:u_right|delay_cnt[7]                                                                                                              ; 2       ;
; key_debounce:u_right|delay_cnt[6]                                                                                                              ; 2       ;
; key_debounce:u_right|delay_cnt[5]                                                                                                              ; 2       ;
; key_debounce:u_right|delay_cnt[4]                                                                                                              ; 2       ;
; key_debounce:u_right|delay_cnt[3]                                                                                                              ; 2       ;
; key_debounce:u_right|delay_cnt[2]                                                                                                              ; 2       ;
; key_debounce:u_right|delay_cnt[1]                                                                                                              ; 2       ;
; key_debounce:u_left|delay_cnt[31]                                                                                                              ; 2       ;
; key_debounce:u_left|delay_cnt[30]                                                                                                              ; 2       ;
; key_debounce:u_left|delay_cnt[29]                                                                                                              ; 2       ;
; key_debounce:u_left|delay_cnt[28]                                                                                                              ; 2       ;
; key_debounce:u_left|delay_cnt[27]                                                                                                              ; 2       ;
; key_debounce:u_left|delay_cnt[26]                                                                                                              ; 2       ;
; key_debounce:u_left|delay_cnt[25]                                                                                                              ; 2       ;
; key_debounce:u_left|delay_cnt[24]                                                                                                              ; 2       ;
; key_debounce:u_left|delay_cnt[23]                                                                                                              ; 2       ;
; key_debounce:u_left|delay_cnt[22]                                                                                                              ; 2       ;
; key_debounce:u_left|delay_cnt[21]                                                                                                              ; 2       ;
; key_debounce:u_left|delay_cnt[20]                                                                                                              ; 2       ;
; key_debounce:u_left|delay_cnt[19]                                                                                                              ; 2       ;
; key_debounce:u_left|delay_cnt[18]                                                                                                              ; 2       ;
; key_debounce:u_left|delay_cnt[17]                                                                                                              ; 2       ;
; key_debounce:u_left|delay_cnt[16]                                                                                                              ; 2       ;
; key_debounce:u_left|delay_cnt[15]                                                                                                              ; 2       ;
; key_debounce:u_left|delay_cnt[14]                                                                                                              ; 2       ;
; key_debounce:u_left|delay_cnt[13]                                                                                                              ; 2       ;
; key_debounce:u_left|delay_cnt[12]                                                                                                              ; 2       ;
; key_debounce:u_left|delay_cnt[11]                                                                                                              ; 2       ;
; key_debounce:u_left|delay_cnt[10]                                                                                                              ; 2       ;
; key_debounce:u_left|delay_cnt[9]                                                                                                               ; 2       ;
; key_debounce:u_left|delay_cnt[8]                                                                                                               ; 2       ;
; key_debounce:u_left|delay_cnt[7]                                                                                                               ; 2       ;
; key_debounce:u_left|delay_cnt[6]                                                                                                               ; 2       ;
; key_debounce:u_left|delay_cnt[5]                                                                                                               ; 2       ;
; key_debounce:u_left|delay_cnt[4]                                                                                                               ; 2       ;
; key_debounce:u_left|delay_cnt[3]                                                                                                               ; 2       ;
; key_debounce:u_left|delay_cnt[2]                                                                                                               ; 2       ;
; key_debounce:u_left|delay_cnt[1]                                                                                                               ; 2       ;
; key_debounce:u_down|delay_cnt[31]                                                                                                              ; 2       ;
; key_debounce:u_down|delay_cnt[30]                                                                                                              ; 2       ;
; key_debounce:u_down|delay_cnt[29]                                                                                                              ; 2       ;
; key_debounce:u_down|delay_cnt[28]                                                                                                              ; 2       ;
; key_debounce:u_down|delay_cnt[27]                                                                                                              ; 2       ;
; key_debounce:u_down|delay_cnt[26]                                                                                                              ; 2       ;
; key_debounce:u_down|delay_cnt[25]                                                                                                              ; 2       ;
; key_debounce:u_down|delay_cnt[24]                                                                                                              ; 2       ;
; key_debounce:u_down|delay_cnt[23]                                                                                                              ; 2       ;
; key_debounce:u_down|delay_cnt[22]                                                                                                              ; 2       ;
; key_debounce:u_down|delay_cnt[21]                                                                                                              ; 2       ;
; key_debounce:u_down|delay_cnt[20]                                                                                                              ; 2       ;
; key_debounce:u_down|delay_cnt[19]                                                                                                              ; 2       ;
; key_debounce:u_down|delay_cnt[18]                                                                                                              ; 2       ;
; key_debounce:u_down|delay_cnt[17]                                                                                                              ; 2       ;
; key_debounce:u_down|delay_cnt[16]                                                                                                              ; 2       ;
; key_debounce:u_down|delay_cnt[15]                                                                                                              ; 2       ;
; key_debounce:u_down|delay_cnt[14]                                                                                                              ; 2       ;
; key_debounce:u_down|delay_cnt[13]                                                                                                              ; 2       ;
; key_debounce:u_down|delay_cnt[12]                                                                                                              ; 2       ;
; key_debounce:u_down|delay_cnt[11]                                                                                                              ; 2       ;
; key_debounce:u_down|delay_cnt[10]                                                                                                              ; 2       ;
; key_debounce:u_down|delay_cnt[9]                                                                                                               ; 2       ;
; key_debounce:u_down|delay_cnt[8]                                                                                                               ; 2       ;
; key_debounce:u_down|delay_cnt[7]                                                                                                               ; 2       ;
; key_debounce:u_down|delay_cnt[6]                                                                                                               ; 2       ;
; key_debounce:u_down|delay_cnt[5]                                                                                                               ; 2       ;
; key_debounce:u_down|delay_cnt[4]                                                                                                               ; 2       ;
; key_debounce:u_down|delay_cnt[3]                                                                                                               ; 2       ;
; key_debounce:u_down|delay_cnt[2]                                                                                                               ; 2       ;
; key_debounce:u_down|delay_cnt[1]                                                                                                               ; 2       ;
; remote_rcv:u_remote_rcv|data_cnt[3]                                                                                                            ; 2       ;
; remote_rcv:u_remote_rcv|data_cnt[2]                                                                                                            ; 2       ;
; remote_rcv:u_remote_rcv|data_cnt[1]                                                                                                            ; 2       ;
; remote_rcv:u_remote_rcv|data_cnt[0]                                                                                                            ; 2       ;
; key_debounce:u_up|delay_cnt[31]                                                                                                                ; 2       ;
; key_debounce:u_up|delay_cnt[30]                                                                                                                ; 2       ;
; key_debounce:u_up|delay_cnt[29]                                                                                                                ; 2       ;
; key_debounce:u_up|delay_cnt[28]                                                                                                                ; 2       ;
; key_debounce:u_up|delay_cnt[27]                                                                                                                ; 2       ;
; key_debounce:u_up|delay_cnt[26]                                                                                                                ; 2       ;
; key_debounce:u_up|delay_cnt[25]                                                                                                                ; 2       ;
; key_debounce:u_up|delay_cnt[24]                                                                                                                ; 2       ;
; key_debounce:u_up|delay_cnt[23]                                                                                                                ; 2       ;
; key_debounce:u_up|delay_cnt[22]                                                                                                                ; 2       ;
; key_debounce:u_up|delay_cnt[21]                                                                                                                ; 2       ;
; key_debounce:u_up|delay_cnt[20]                                                                                                                ; 2       ;
; key_debounce:u_up|delay_cnt[19]                                                                                                                ; 2       ;
; key_debounce:u_up|delay_cnt[18]                                                                                                                ; 2       ;
; key_debounce:u_up|delay_cnt[17]                                                                                                                ; 2       ;
; key_debounce:u_up|delay_cnt[16]                                                                                                                ; 2       ;
; key_debounce:u_up|delay_cnt[15]                                                                                                                ; 2       ;
; key_debounce:u_up|delay_cnt[14]                                                                                                                ; 2       ;
; key_debounce:u_up|delay_cnt[13]                                                                                                                ; 2       ;
; key_debounce:u_up|delay_cnt[12]                                                                                                                ; 2       ;
; key_debounce:u_up|delay_cnt[11]                                                                                                                ; 2       ;
; key_debounce:u_up|delay_cnt[10]                                                                                                                ; 2       ;
; key_debounce:u_up|delay_cnt[9]                                                                                                                 ; 2       ;
; key_debounce:u_up|delay_cnt[8]                                                                                                                 ; 2       ;
; key_debounce:u_up|delay_cnt[7]                                                                                                                 ; 2       ;
; key_debounce:u_up|delay_cnt[6]                                                                                                                 ; 2       ;
; key_debounce:u_up|delay_cnt[5]                                                                                                                 ; 2       ;
; key_debounce:u_up|delay_cnt[4]                                                                                                                 ; 2       ;
; key_debounce:u_up|delay_cnt[3]                                                                                                                 ; 2       ;
; key_debounce:u_up|delay_cnt[2]                                                                                                                 ; 2       ;
; key_debounce:u_up|delay_cnt[1]                                                                                                                 ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_17_result_int[2]~2   ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_17_result_int[1]~0   ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_16_result_int[2]~2   ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_16_result_int[1]~0   ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_15_result_int[2]~2   ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_15_result_int[1]~0   ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_14_result_int[2]~2   ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_14_result_int[1]~0   ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_13_result_int[2]~2   ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_13_result_int[1]~0   ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_12_result_int[2]~2   ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_12_result_int[1]~0   ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_11_result_int[2]~2   ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_11_result_int[1]~0   ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_10_result_int[2]~2   ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_10_result_int[1]~0   ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_9_result_int[2]~2    ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_9_result_int[1]~0    ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_8_result_int[2]~2    ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_8_result_int[1]~0    ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_7_result_int[2]~2    ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_7_result_int[1]~0    ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_6_result_int[2]~2    ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_6_result_int[1]~0    ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_5_result_int[2]~2    ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_5_result_int[1]~0    ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_4_result_int[2]~2    ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_4_result_int[1]~0    ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_3_result_int[2]~2    ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_3_result_int[1]~0    ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod1|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_19_result_int[2]~2   ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod1|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_18_result_int[1]~0   ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod1|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_17_result_int[2]~2   ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod1|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_17_result_int[1]~0   ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod1|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_16_result_int[2]~2   ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod1|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_16_result_int[1]~0   ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod1|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_15_result_int[2]~2   ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod1|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_15_result_int[1]~0   ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod1|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_14_result_int[2]~2   ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod1|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_14_result_int[1]~0   ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod1|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_13_result_int[2]~2   ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod1|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_13_result_int[1]~0   ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod1|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_12_result_int[2]~2   ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod1|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_12_result_int[1]~0   ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod1|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_11_result_int[2]~2   ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod1|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_11_result_int[1]~0   ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod1|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_10_result_int[2]~2   ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod1|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_10_result_int[1]~0   ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod1|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_9_result_int[2]~2    ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod1|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_9_result_int[1]~0    ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod1|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_8_result_int[2]~2    ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod1|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_8_result_int[1]~0    ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod1|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_7_result_int[2]~2    ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod1|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_7_result_int[1]~0    ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod1|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_6_result_int[2]~2    ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod1|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_6_result_int[1]~0    ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod2|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_19_result_int[2]~2   ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod2|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_18_result_int[1]~0   ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod2|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_17_result_int[0]~10  ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod2|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_17_result_int[2]~2   ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod2|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_17_result_int[1]~0   ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod2|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_16_result_int[0]~10  ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod2|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_16_result_int[2]~2   ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod2|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_16_result_int[1]~0   ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod2|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_15_result_int[0]~10  ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod2|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_15_result_int[2]~2   ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod2|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_15_result_int[1]~0   ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod2|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_14_result_int[0]~10  ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod2|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_14_result_int[2]~2   ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod2|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_14_result_int[1]~0   ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod2|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_13_result_int[0]~10  ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod2|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_13_result_int[2]~2   ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod2|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_13_result_int[1]~0   ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod2|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_12_result_int[0]~10  ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod2|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_12_result_int[2]~2   ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod2|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_12_result_int[1]~0   ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod2|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_11_result_int[0]~10  ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod2|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_11_result_int[2]~2   ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod2|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_11_result_int[1]~0   ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod2|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_10_result_int[0]~10  ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod2|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_10_result_int[2]~2   ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod2|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_10_result_int[1]~0   ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod2|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_9_result_int[0]~10   ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod2|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_9_result_int[2]~2    ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod2|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_9_result_int[1]~0    ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod3|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_17_result_int[0]~10  ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod3|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_17_result_int[2]~2   ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod3|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_17_result_int[1]~0   ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod3|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_16_result_int[0]~10  ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod3|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_16_result_int[2]~2   ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod3|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_16_result_int[1]~0   ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod3|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_15_result_int[0]~10  ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod3|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_15_result_int[2]~2   ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod3|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_15_result_int[1]~0   ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod3|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_14_result_int[0]~10  ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod3|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_14_result_int[2]~2   ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod3|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_14_result_int[1]~0   ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod3|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_13_result_int[0]~10  ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod3|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_13_result_int[2]~2   ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod3|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_13_result_int[1]~0   ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod3|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_12_result_int[0]~10  ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod3|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_12_result_int[2]~2   ; 2       ;
; seg_led:u_seg_led|lpm_divide:Mod3|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|add_sub_12_result_int[1]~0   ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div2|lpm_divide_akm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_o9f:divider|op_10~16                     ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div2|lpm_divide_akm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_o9f:divider|add_sub_17_result_int[1]~20  ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div2|lpm_divide_akm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_o9f:divider|add_sub_17_result_int[2]~18  ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div2|lpm_divide_akm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_o9f:divider|add_sub_16_result_int[1]~20  ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div2|lpm_divide_akm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_o9f:divider|add_sub_17_result_int[8]~10  ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div2|lpm_divide_akm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_o9f:divider|add_sub_17_result_int[7]~8   ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div2|lpm_divide_akm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_o9f:divider|add_sub_17_result_int[6]~6   ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div2|lpm_divide_akm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_o9f:divider|add_sub_17_result_int[5]~4   ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div2|lpm_divide_akm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_o9f:divider|add_sub_17_result_int[4]~2   ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div2|lpm_divide_akm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_o9f:divider|add_sub_17_result_int[3]~0   ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div2|lpm_divide_akm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_o9f:divider|add_sub_16_result_int[2]~18  ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div2|lpm_divide_akm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_o9f:divider|add_sub_15_result_int[1]~20  ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div2|lpm_divide_akm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_o9f:divider|add_sub_16_result_int[8]~10  ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div2|lpm_divide_akm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_o9f:divider|add_sub_16_result_int[7]~8   ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div2|lpm_divide_akm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_o9f:divider|add_sub_16_result_int[6]~6   ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div2|lpm_divide_akm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_o9f:divider|add_sub_16_result_int[5]~4   ; 2       ;
; seg_led:u_seg_led|lpm_divide:Div2|lpm_divide_akm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_o9f:divider|add_sub_16_result_int[4]~2   ; 2       ;
+------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+-------------------------------------------------+
; Routing Usage Summary                           ;
+-----------------------+-------------------------+
; Routing Resource Type ; Usage                   ;
+-----------------------+-------------------------+
; Block interconnects   ; 3,145 / 32,401 ( 10 % ) ;
; C16 interconnects     ; 8 / 1,326 ( < 1 % )     ;
; C4 interconnects      ; 1,216 / 21,816 ( 6 % )  ;
; Direct links          ; 880 / 32,401 ( 3 % )    ;
; Global clocks         ; 6 / 10 ( 60 % )         ;
; Local interconnects   ; 1,537 / 10,320 ( 15 % ) ;
; R24 interconnects     ; 26 / 1,289 ( 2 % )      ;
; R4 interconnects      ; 1,363 / 28,186 ( 5 % )  ;
+-----------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 12.60) ; Number of LABs  (Total = 234) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 14                            ;
; 2                                           ; 9                             ;
; 3                                           ; 5                             ;
; 4                                           ; 9                             ;
; 5                                           ; 5                             ;
; 6                                           ; 3                             ;
; 7                                           ; 3                             ;
; 8                                           ; 5                             ;
; 9                                           ; 5                             ;
; 10                                          ; 3                             ;
; 11                                          ; 5                             ;
; 12                                          ; 0                             ;
; 13                                          ; 7                             ;
; 14                                          ; 10                            ;
; 15                                          ; 16                            ;
; 16                                          ; 135                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 0.84) ; Number of LABs  (Total = 234) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 58                            ;
; 1 Clock                            ; 75                            ;
; 1 Clock enable                     ; 41                            ;
; 1 Sync. clear                      ; 9                             ;
; 1 Sync. load                       ; 9                             ;
; 2 Async. clears                    ; 2                             ;
; 2 Clocks                           ; 2                             ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 13.18) ; Number of LABs  (Total = 234) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 9                             ;
; 2                                            ; 15                            ;
; 3                                            ; 7                             ;
; 4                                            ; 8                             ;
; 5                                            ; 4                             ;
; 6                                            ; 4                             ;
; 7                                            ; 6                             ;
; 8                                            ; 10                            ;
; 9                                            ; 6                             ;
; 10                                           ; 5                             ;
; 11                                           ; 8                             ;
; 12                                           ; 5                             ;
; 13                                           ; 11                            ;
; 14                                           ; 16                            ;
; 15                                           ; 63                            ;
; 16                                           ; 18                            ;
; 17                                           ; 2                             ;
; 18                                           ; 2                             ;
; 19                                           ; 2                             ;
; 20                                           ; 3                             ;
; 21                                           ; 2                             ;
; 22                                           ; 2                             ;
; 23                                           ; 1                             ;
; 24                                           ; 6                             ;
; 25                                           ; 4                             ;
; 26                                           ; 3                             ;
; 27                                           ; 1                             ;
; 28                                           ; 0                             ;
; 29                                           ; 1                             ;
; 30                                           ; 1                             ;
; 31                                           ; 0                             ;
; 32                                           ; 9                             ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 7.47) ; Number of LABs  (Total = 234) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 26                            ;
; 2                                               ; 13                            ;
; 3                                               ; 19                            ;
; 4                                               ; 13                            ;
; 5                                               ; 8                             ;
; 6                                               ; 15                            ;
; 7                                               ; 27                            ;
; 8                                               ; 20                            ;
; 9                                               ; 21                            ;
; 10                                              ; 11                            ;
; 11                                              ; 15                            ;
; 12                                              ; 13                            ;
; 13                                              ; 8                             ;
; 14                                              ; 5                             ;
; 15                                              ; 5                             ;
; 16                                              ; 15                            ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 12.82) ; Number of LABs  (Total = 234) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 13                            ;
; 3                                            ; 12                            ;
; 4                                            ; 5                             ;
; 5                                            ; 16                            ;
; 6                                            ; 9                             ;
; 7                                            ; 6                             ;
; 8                                            ; 10                            ;
; 9                                            ; 7                             ;
; 10                                           ; 9                             ;
; 11                                           ; 13                            ;
; 12                                           ; 15                            ;
; 13                                           ; 15                            ;
; 14                                           ; 12                            ;
; 15                                           ; 9                             ;
; 16                                           ; 9                             ;
; 17                                           ; 8                             ;
; 18                                           ; 11                            ;
; 19                                           ; 10                            ;
; 20                                           ; 8                             ;
; 21                                           ; 7                             ;
; 22                                           ; 9                             ;
; 23                                           ; 3                             ;
; 24                                           ; 4                             ;
; 25                                           ; 3                             ;
; 26                                           ; 2                             ;
; 27                                           ; 5                             ;
; 28                                           ; 1                             ;
; 29                                           ; 0                             ;
; 30                                           ; 1                             ;
; 31                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 40        ; 0            ; 40        ; 0            ; 0            ; 40        ; 40        ; 0            ; 40        ; 40        ; 0            ; 33           ; 0            ; 0            ; 7            ; 0            ; 33           ; 7            ; 0            ; 0            ; 0            ; 33           ; 0            ; 0            ; 0            ; 0            ; 0            ; 40        ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 40           ; 0         ; 40           ; 40           ; 0         ; 0         ; 40           ; 0         ; 0         ; 40           ; 7            ; 40           ; 40           ; 33           ; 40           ; 7            ; 33           ; 40           ; 40           ; 40           ; 7            ; 40           ; 40           ; 40           ; 40           ; 40           ; 0         ; 40           ; 40           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; vga_hs             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_vs             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_rgb[0]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_rgb[1]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_rgb[2]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_rgb[3]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_rgb[4]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_rgb[5]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_rgb[6]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_rgb[7]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_rgb[8]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_rgb[9]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_rgb[10]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_rgb[11]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_rgb[12]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_rgb[13]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_rgb[14]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_rgb[15]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg_sel[0]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg_sel[1]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg_sel[2]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg_sel[3]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg_sel[4]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg_sel[5]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg_led[0]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg_led[1]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg_led[2]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg_led[3]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg_led[4]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg_led[5]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg_led[6]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg_led[7]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; beep_en            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sys_rst_n          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sys_clk            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; key_up             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; key_down           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; key_left           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; key_right          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; remote_in          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                         ;
+-------------------------------------------------------+---------------------------+-------------------+
; Source Clock(s)                                       ; Destination Clock(s)      ; Delay Added in ns ;
+-------------------------------------------------------+---------------------------+-------------------+
; u_vga_pll|altpll_component|auto_generated|pll1|clk[0] ; seg_led:u_seg_led|dri_clk ; 22.0              ;
; sys_clk                                               ; sys_clk                   ; 4.3               ;
+-------------------------------------------------------+---------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+-------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                   ;
+--------------------------------------+--------------------------------------+-------------------+
; Source Register                      ; Destination Register                 ; Delay Added in ns ;
+--------------------------------------+--------------------------------------+-------------------+
; vga_display:u_vga_display|en         ; seg_led:u_seg_led|seg_sel[5]         ; 3.447             ;
; remote_rcv:u_remote_rcv|div_clk      ; remote_rcv:u_remote_rcv|div_clk      ; 2.140             ;
; seg_led:u_seg_led|dri_clk            ; seg_led:u_seg_led|dri_clk            ; 2.116             ;
; vga_display:u_vga_display|score[3]   ; seg_led:u_seg_led|num[3]             ; 1.490             ;
; vga_display:u_vga_display|score[2]   ; seg_led:u_seg_led|num[3]             ; 1.363             ;
; remote_rcv:u_remote_rcv|div_cnt[5]   ; remote_rcv:u_remote_rcv|div_clk      ; 1.070             ;
; remote_rcv:u_remote_rcv|div_cnt[4]   ; remote_rcv:u_remote_rcv|div_clk      ; 1.070             ;
; remote_rcv:u_remote_rcv|div_cnt[3]   ; remote_rcv:u_remote_rcv|div_clk      ; 1.070             ;
; remote_rcv:u_remote_rcv|div_cnt[11]  ; remote_rcv:u_remote_rcv|div_clk      ; 1.070             ;
; remote_rcv:u_remote_rcv|div_cnt[10]  ; remote_rcv:u_remote_rcv|div_clk      ; 1.070             ;
; remote_rcv:u_remote_rcv|div_cnt[9]   ; remote_rcv:u_remote_rcv|div_clk      ; 1.070             ;
; remote_rcv:u_remote_rcv|div_cnt[7]   ; remote_rcv:u_remote_rcv|div_clk      ; 1.070             ;
; remote_rcv:u_remote_rcv|div_cnt[8]   ; remote_rcv:u_remote_rcv|div_clk      ; 1.070             ;
; remote_rcv:u_remote_rcv|div_cnt[2]   ; remote_rcv:u_remote_rcv|div_clk      ; 1.070             ;
; remote_rcv:u_remote_rcv|div_cnt[1]   ; remote_rcv:u_remote_rcv|div_clk      ; 1.070             ;
; remote_rcv:u_remote_rcv|div_cnt[6]   ; remote_rcv:u_remote_rcv|div_clk      ; 1.070             ;
; remote_rcv:u_remote_rcv|div_cnt[0]   ; remote_rcv:u_remote_rcv|div_clk      ; 1.070             ;
; seg_led:u_seg_led|clk_cnt[2]         ; seg_led:u_seg_led|dri_clk            ; 1.058             ;
; seg_led:u_seg_led|clk_cnt[3]         ; seg_led:u_seg_led|dri_clk            ; 1.058             ;
; seg_led:u_seg_led|clk_cnt[1]         ; seg_led:u_seg_led|dri_clk            ; 1.058             ;
; seg_led:u_seg_led|clk_cnt[0]         ; seg_led:u_seg_led|dri_clk            ; 1.058             ;
; remote_rcv:u_remote_rcv|remote_in_d1 ; remote_rcv:u_remote_rcv|data_temp[1] ; 0.077             ;
+--------------------------------------+--------------------------------------+-------------------+
Note: This table only shows the top 22 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (20030): Parallel compilation is enabled and will use 8 of the 8 processors detected
Info (119006): Selected device EP4CE10F17C8 for design "vga_snake_top"
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "vga_pll:u_vga_pll|altpll:altpll_component|vga_pll_altpll:auto_generated|pll1" as Cyclone IV E PLL type
    Info (15099): Implementing clock multiplication of 1, clock division of 2, and phase shift of 0 degrees (0 ps) for vga_pll:u_vga_pll|altpll:altpll_component|vga_pll_altpll:auto_generated|wire_pll1_clk[0] port
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE6F17C8 is compatible
    Info (176445): Device EP4CE15F17C8 is compatible
    Info (176445): Device EP4CE22F17C8 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location C1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location D2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location H1
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location H2
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location F16
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (332012): Synopsys Design Constraints File file not found: 'vga_snake_top.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained generated clocks found in the design
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node sys_clk~input (placed in PIN E1 (CLK1, DIFFCLK_0n))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176353): Automatically promoted node vga_pll:u_vga_pll|altpll:altpll_component|vga_pll_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C1 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G1
Info (176353): Automatically promoted node seg_led:u_seg_led|dri_clk 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node seg_led:u_seg_led|dri_clk~0
Info (176353): Automatically promoted node remote_rcv:u_remote_rcv|div_clk 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node remote_rcv:u_remote_rcv|div_clk~0
Info (176353): Automatically promoted node sys_rst_n~input (placed in PIN M1 (CLK3, DIFFCLK_1n))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node rst_n_w~0
        Info (176357): Destination node vga_display:u_vga_display|temp_food_x[2]~3
Info (176353): Automatically promoted node rst_n_w~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node vga_display:u_vga_display|block_x[3][2]~2
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:07
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:02
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:07
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 4% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 8% of the available device resources in the region that extends from location X11_Y12 to location X22_Y24
Info (170194): Fitter routing operations ending: elapsed time is 00:00:08
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 7.38 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:04
Info (144001): Generated suppressed messages file D:/work/temp/FPGA_Snake/par/output_files/vga_snake_top.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 2 warnings
    Info: Peak virtual memory: 5788 megabytes
    Info: Processing ended: Wed Jan 12 14:20:40 2022
    Info: Elapsed time: 00:00:38
    Info: Total CPU time (on all processors): 00:00:54


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/work/temp/FPGA_Snake/par/output_files/vga_snake_top.fit.smsg.


