영상: [CSA2021 컴퓨터시스템구조](https://www.youtube.com/playlist?list=PLc8fQ-m7b1hCHTT7VH2oo0Ng7Et096dYc)

## 강의 소개

-

## [제 1장 Part-1](https://www.youtube.com/watch?v=SG89LOgT7Vc&list=PLc8fQ-m7b1hCHTT7VH2oo0Ng7Et096dYc&index=2)

### 디지털 컴퓨터(Digitial Computer)

- 정의
  - 이진 시스템을 사용하여 계산을 수행하는 디지털 시스템
  - 비트의 그룹을 사용하여 숫자, 문자 및 기타 정보를 표시하거나 처리
- 컴퓨터 하드웨어
  - CPU - 중앙처리장치. 컴퓨터 그 자체로 정의. 산술 논리 처리와 데이터의 저장, 제어 기능 수행
  - 메모리(RAM/ROM), 저장 장치(Storage), 입출력 장치(IO devices)
- 컴퓨터 소프트웨어
  - 운영체제
    - OS - Operating System
  - 시스템프로그램
    - 유틸리티, 데이터베이스, Editor
  - 응용프로그램

### 논리 게이트(Logic Gates)

- 이진 정보의 표시
  - 0과 1의 전압 신호
  - (0V - 5V)시스템
  - (0.5V - 3V)시스템
- 논리 게이트
  - 기본 게이트
  - 진리표로 동작 정의
    ![논리 게이트](https://mblogthumb-phinf.pstatic.net/MjAxOTA3MDhfMjA1/MDAxNTYyNTQ0NzU0MzEw.BJ4ZW8goPTG4Zq-fYTqFN0AMlxd18rj_1c0QBakEibkg.s5bIjBoFtX4I1pn8fTK145DvkF0pl_pI4t-eV-U5rEwg.JPEG.no1_devicemart/1.jpg?type=w2)

### [부울 대수(Boolean Algebra)](/이산-수학/명제,추론,귀납,부울대수/부울-대수.md)

- 이진 변수와 논리 동작을 취급하는 대수
- 기본 대수 동작 : AND, OR, NOT
- 부울 대수의 예
  - F = x+y'z
- 부울 대수의 사용 이유
  - 변수 사이의 진리표 관계를 대수적으로 표시
  - 논리도의 입출력 관계를 대수 형식으로 표시
  - 같은 기능을 가진 더 간단한 회로 발견
- 부울 대수의 기본 관계
  - 항등원
  - 역원
  - 교환법칙
  - 결합법칙
  - 드모르강의 법칙
    ![부울 대수 법칙](https://t1.daumcdn.net/cfile/tistory/99DEE84D5ABB2E1B1D)

### 맵의 간소화 (Karnaugh Map)

- [4강 동치 관계](/이산-수학/이산수학-기초/동치-관계.md)
- 앱 방식의 부울 수식 간소화
  - 부울 함수를 visyal diagram을 통하여 간소화
  - Karnaugh map, Veitch diagram
  - Minterm, Maxterm을 이용한 간소화
    ![카르노맵](https://velog.velcdn.com/images%2Ftonyhan18%2Fpost%2Fc67e9a48-f6df-4782-841b-ec33ba15c422%2Fimage.png)
- 논리합의 논리곱
  - 1항의 간소화
  - 0항의 간소화
- 무정의 조건(Don't Care Condition)
  - 사용하지 않는 항을 활용하여 간소화
  - 카르노 맵을 그릴 때 사용하지 않는 항을 1이나 0중 더 간소화 할 수 있는 것으로 사용한다.
    (카르노 맵은 많이 묶을 수록 수식이 간단해진다.)

## [제 1장 Part-2](https://www.youtube.com/watch?v=gn5z3Un_qqM&list=PLc8fQ-m7b1hCHTT7VH2oo0Ng7Et096dYc&index=3)

### 조합회로 (Combinational Circuit)

- 정의
  - 입력과 출력을 가진 논리 게이트의 집합
  - 출력의 값은 입력의 0, 1의 조합에 의하여 결정되는 함수의 결과로 표시
  - n개의 입력 조합이 있을 경우 가능한 입력 조합: 2^n가지
- 조합 회로의 설계 절차
  1. 해결할 문제의 제시
  2. 입력과 출력의 변수에 문자 기호 부여
  3. 입력-출력 관계를 정의하는 진리표 도출
  4. 각 출력에 대한 간소화된 부울 함수 도출
  5. 부울 함수에 대한 논리도 작성
  6. 논리도를 바탕으로 회로 구현
- 반가산기(Half adder)
  - 2개의 비트값을 산술적으로 가산
- 전가산기(Full adder)
  - 캐리값을 포함하여 3비트 가산

### 플립플롭 (Flip-Flop)

- 플립플롭의 정의
  - 1비트의 디지털 정보를 저장하는 이진 셀(디지털 메모리)
  - 동기식 순차회로의 기본적인 요소로 사용, 조합회로와 함께 순차회로를 구성
  - 입력의 상태가 변화를 일으키기 전까지는 이전의 출력 상태를 그대로 유지
- 플립플롭의 종류
  - SR-플립플롭
    - S와 R이 둘다 1이되면 출력값을 알 수 없다.
      ![SR](http://www.ktword.co.kr/img_data/4234_1.JPG)
  - D-플립플롭
    ![D](http://www.ktword.co.kr/img_data/4712_1.JPG)
  - JK-플립플롭
    - 제일 많이 사용됨
    - SR플립플롭을 보완한 것
      ![JK](http://www.ktword.co.kr/img_data/4715_2.JPG)
  - T-플립플롭
    - 다음 출력 값이 입력 값의 반전
      ![T1](http://www.ktword.co.kr/img_data/4750_1.JPG)
      ![T2](http://www.ktword.co.kr/img_data/4750_2.JPG)
- 모서리-변이형 플립플롭(Edge-triggered FF)
  - 입력값의 변화 모서리에서만 동작
    - Upward triggered FF
      - 입력값이 상향일 경우에만 동작 (0 -> 1)
    - Downward triggered FF
      - 입력값이 하향일 경우에만 동작 (1 -> 0)
  - 올바른 동작을 위해서는 최소의 신호 유지 시간 필요
    - Setup time
      - 출력 변화를 위하여 입력이 유지되어야 하는 최소 시간
    - Hold time
      - 출력 유지를 위하여 입력이 바뀌지 않아야 하는 최소 시간

### 순차회로 (Sequential Circuit)

- 정의
  - 플립플롭과 게이트(또는 조홥회로)를 서로 연결한 회로
  - 클럭펄스에 의하여 동기화된 입력 순차에 의하여 제어
  - 출력은 외부 입력과 플립플롭의 현 상태의 함수로 표시
    ![순차회로](https://mblogthumb-phinf.pstatic.net/MjAyMDAxMDNfOSAg/MDAxNTc4MDEzMzY3Mzc2.LhCecH3pRI7ull-vW3pFPt5zhbYvaONF1biOjUY4iH0g.ftHdAQRzn8LesEuDkT-0jhzaXaloMdZC7OJ1MJ26ybwg.PNG.cni1577/%EC%BA%A1%EC%B2%98.PNG?type=w800)
- 플립플롭의 입력식
  - FF의 입력을 만들어내는 조합 회로 부분
  - 부울 수식에 의하여 표현
  - 상태표(State Table)
  - 상태도(State Diagram)
- 순차회로의 설계 예
  - 2비트 2진카운터의 설계
    1. 상태표, 상태도 작성
    2. 순찰회로 여기표 작성
    3. 플립플롭의 선택과 입력식 도출
    4. 회로도 구현
