IPC主分类,发明名称,摘要
G11C29/56  ,一种存储芯片的检测系统及检测方法 [发明],本发明提供一种存储芯片的检测系统及检测方法，检测系统包括接口模块，用以接收主机写入的设定数据和设定指令；芯片测试座，用以安装待测芯片；中央处理模块，用以向待测芯片下发跳变数据，跳变数据是基于设定指令对设定数据的多个位发生跳变处理后的数据，待测芯片写入跳变数据记为接收数据，并记录接收数据对应的地址数据；其中，中央处理模块读取待测芯片地址数据上的接收数据，当跳变数据和接收数据相同时完成待测芯片的检测，当跳变数据和接收数据不相同时，生成待测芯片的错误数据。本发明能够快速高效的对存储芯片进行检测，可提高存储芯片的稳定性和兼容性。
G11C29/44  ,一种存储器及其坏块纠错方法 [发明],本发明提供了一种存储器及其坏块纠错方法，包括：存储块，其包括问题块与可用块；以及主控器，用以对问题块进行有效数据搬移处理，以将其内部数据搬移至可用块后，暂存于校验清单中；其中，主控器确定存储器处于空闲状态时，执行的动作为依次对校验清单中的问题块进行校验处理；主控器用以生成校验数据，并根据校验数据对问题块进行串行块校验处理；主控器确定问题块不属于被误判的存储块时，执行的动作为确认问题块为坏块，并丢弃；主控器确定问题块属于被误判的存储块时，执行的动作为确认问题块为可用块，并重新放入可用列表中。通过本发明提供的一种存储器及其坏块纠错方法，能够对问题块进行纠错，防止误判。
G11C29/12  ,信号监测方法、装置、芯片及电子设备 [发明],本公开提供了一种信号监测方法、装置、芯片及电子设备，涉及计算机技术领域，该方法由芯片执行，该方法包括：根据所述输入信号对应的第一源时钟的波形变化，将所述输入信号存入FIFO寄存器；根据第二源时钟的波形变化，从所述FIFO寄存器中取出信号，得到输出信号，所述第二源时钟的频率小于所述第一源时钟的频率，所述输出信号的频率小于所述输入信号的频率；将所述输出信号传输至外部监测模块，所述外部监测模块用于监测所述输出信号的正确性，所述外部监测模块的收敛频率小于所述输入信号的频率，且大于所述输出信号的频率。本公开对高频信号进行降频，使其可以被外部监测模块监测到，以实现对高频信号的监测。
G06F13/16  ,存储器控制系统、方法、芯片及计算机可读存储介质 [发明],本公开提供了一种存储器控制系统、方法、芯片及计算机可读存储介质，属于非易失性存储器技术领域，该系统包括CPU，主控制器，测试机，可编程永久存储器；主控制器与测试机、CPU以及可编程永久存储器连接。其中，主控制器，被配置为：在芯片的测试阶段，接收测试机发送的读写指令；或者，在芯片的使用阶段，接收CPU发送的读写指令；以及，基于读写指令，控制可编程永久存储器。能够降低芯片的冗余设计，减少芯片面积。
G06F11/22  ,一种应用于存储器芯片的抗辐照检测方法 [发明],本发明是关于应用于存储器芯片的抗辐照检测方法，包括：基于辐照测试前的原始数据块和预设算法，生成原始数据块对应的识别字段作为原始识别字段，其中，基于写入存储器的原始数据块在辐照环境下的预计损伤确定所述预设算法；基于辐照测试后的原始数据块对应的辐照数据块和预设算法，生成辐照数据块对应的识别字段作为辐照识别字段；基于所述原始识别字段和所述辐照识别字段，识别并定位原始数据块经辐照测试后发生的损伤。本发明基于数据块在辐照测试前后分别对应的数据量较小的识别字段，来识别并定位原始数据块经辐照测试后发生的损伤，从而有助于快速分析芯片的抗辐照性能。
G06F11/22  ,一种应用于存储器芯片的抗辐照检测系统 [发明],本发明是关于应用于存储器芯片的抗辐照检测系统，该系统包括：辐照测试模块，用于容纳存储器芯片并对存储器芯片进行辐照测试；无线通信模块，包括无线输出单元、无线接收单元和控制单元；无线输出单元设置于辐照测试模块中并与存储器芯片相连，用于实时获取存储器芯片的测试数据并发送；无线接收单元设置在辐照测试模块之外，用于接收测试数据；无线通信模块包括多种传输模式，控制单元根据实时传输情况切换无线通信模块的传输模式；数据分析模块，用于对所有无线接收单元接收的测试数据进行分析，以确定存储器芯片的抗辐照性能。本申请实时读取存储器芯片的测试数据并外发，并提出多种优化传输方式，使得对于存储器芯片的抗辐照检测更加高效。
G11C29/50  ,辐照检测存储器芯片的测试方法 [发明],本申请提供一种辐照检测存储器芯片的测试方法，在待测芯片上设置多个高灵敏度传感器，以获取测试过程中同一时刻参数量及参数变化量，参数量包括电流值、电压值、电阻值、电容值、电感值、温度值及磁场强度值，将收集到的模拟信号转换为数字信号，并发送到外部处理系统；外部处理系统对多个相同待测芯片写入输入数据，并获取待测芯片的读取输出数据，识别待测芯片内发生数据翻转时，外部处理系统记录此时参数量及参数变化量，获取出现频率高于预设频率值的数据翻转，以及对应此时高灵敏度传感器参数量及参数变化量，作为待测芯片是否发生数据翻转的判断标准；当其他相同待测芯片出现相同的参数量及参数变化量，将该待测芯片标记为发生过数据翻转。
G11C29/56  ,一种断电上电的装置和方法 [发明],本发明提供了一种断电上电的装置和方法，其能够精确控制断电和上电时机，提高闪存存储系统断上电测试的准确性，其特征在于：所述装置包括：处理器单元、触发信号监测单元和机械开关单元；所述处理器单元用于根据触发信号监测单元发来的监控信号，向机械开关单元发送控制信号；所述触发信号监测单元用于监测闪存存储系统的触发信号，当监测到触发信号满足触发条件时，向处理器单元发出监控信息；所述机械开关单元用于接收到控制信号之后，对闪存存储系统进行通电和断电动作。
G06F11/22  ,存储器芯片辐照检测方法 [发明],本申请提供一种存储器芯片辐照检测方法，存储模块中在辐照之前存入待检测数据，第一比对模块和第二比对模块分别预设相同第一验证数据和第二验证数据；启动后读取输出数据，并在电路板上分别由第一比对模块和第二比对模块进行比对，若输出数据与第一验证数据以及第二验证数据一致，则无错误，第一比对结果或第二比对结果发送到存储模块中存储；若不一致，第一自检模块和第二自检模块分别自检，获取第一错误率和第二错误率，若第一错误率高于第二错误率，将第二比对结果发送到数据压缩模块，对第二比对结果压缩，对于连续正确的数据，记录起始位置和连续正确的数据个数，对于错误数据，记录错误位置、错误类型及错误的值，最终在存储模块存储。
G11C29/44  ,一种基于测试设备的存储芯片的修复方法 [发明],本发明公开了一种基于测试设备的存储芯片的修复方法，属于芯片测试技术领域，具体包括：采集存储芯片中的失效单元电路信息；将区块编号作为存储键值，失效单元电路坐标作为存储值，构建X‑Y和Y‑X哈希表结构；对哈希表进行遍历，若存在超过预设阈值的失效单元电路集合，则将该集合称为特定失效单元电路，分配特定类型备用电路修复该区域；若无可用的备用电路，则标记并删除该存储芯片；若不存在超过预设阈值的失效单元电路集合，则将该集合称为稀疏失效单元电路，获取最大的集合值，分配备用电路，若无可用的备用电路，则标记并删除该存储芯片；若有可用的备用电路，则正常修复；本发明提升了对失效单元电路的修复利用率。
G06F12/02  ,用于访问存储器的方法和数据存储架构及计算设备 [发明],本申请提供一种用于访问存储器的方法和数据存储架构及计算设备，包括：接收当前存储场景下的存储请求，并获取待处理数据的命令序列；分析所述命令序列，自动生成多种可行的可选地址映射方式；对所述可选地址映射方式进行对比评估，计算所述可选地址映射方式的时间评估参数；根据所述时间评估参数优化更新存储控制器中地址映射方式。根据本申请的技术方案能够根据数据存储地址变化类型来动态调整系统地址与物理地址映射的方法，提高数据流架构存储器读写效率。
G06F9/50  ,音频播放的处理方法及电子设备 [发明],本申请实施例提供一种音频播放的处理方法及电子设备，涉及终端技术领域。该方法包括：当第一应用存在音频播放任务时，启动第一线程，其中，若音频播放任务存在时延要求，则第一线程为预设类型的线程。第一线程检测第一应用是否注册回调函数，以及检测第一线程是否为预设类型的线程，其中，回调函数用于从缓冲队列中获取第一应用写入的音频数据。若确定第一应用注册有回调函数，且第一线程为预设类型的线程，则第一线程提升系统的CPU频率。这样，通过提升系统的CPU频率，可以有效优化音频播放过程中的POP音问题。
G11C11/4074  ,存储阵列 [发明],本公开的实施例提供一种存储阵列。该存储阵列包括驱动控制电路和多个半导体存储装置。驱动控制电路包括参考电压选择电路、驱动电压产生电路。参考电压选择电路根据待写入的半导体存储装置的列选信号来输出参考电压。列选信号在半导体存储装置的数据写入期间处于有效电平。在列选信号从有效电平翻转为无效电平后的第一时间段内参考电压等于第二电压并且在其它时间段内参考电压等于第一电压。第二电压高于第一电压。驱动电压产生电路根据参考电压来生成驱动电压并在第一控制信号处于有效电平期间向半导体存储装置提供驱动电压。半导体存储装置包括感测放大器。感测放大器根据驱动电压来放大第一位线与第二位线之间的电压差。
G11C11/4074  ,半导体存储装置及降低其写恢复时间的方法、存储阵列 [发明],本公开的实施例提供一种半导体存储装置及降低其写恢复时间的方法、存储阵列。半导体存储装置包括第一和第二存储单元、控制信号产生电路、第一至第四开关电路、感测放大器。控制信号产生电路根据第一控制信号和列选信号生成第二和第三控制信号。第二控制信号在第一控制信号处于有效电平且列选信号翻转为无效电平时翻转为有效电平并维持处于有效电平达第一时间段。第三控制信号在第一控制信号翻转为有效电平时翻转为有效电平，在列选信号翻转为无效电平时翻转为无效电平并维持处于无效电平达第一时间段。第一开关电路在第三控制信号处于有效电平时向感测放大器提供第一电压。第二开关电路在第二控制信号处于有效电平时向感测放大器提供第二电压。
G11C29/12  ,一种基于存储器设备的自检数据管理系统及方法 [发明],本发明涉及自检数据管理技术领域。具体为一种基于存储器设备的自检数据管理系统及方法，自检数据管理系统包括数据采集模块、数据分析模块、存储异常管理模块和告警提醒模块；数据采集模块是用于采集存储设备的自检数据和不同存储区域中的历史存储数据；数据分析模块是用于分析异常存储区域以及存储区域之间的关联指向影响度；存储异常管理模块是用于分析判断自检数据信息检测的异常存储区域是否正确，并且分析判断自检数据检测正确率；告警提醒模块是当存储设备的自检数据信息检测异常存储区域的正确率低于预设正确率阈值时，进行告警提醒。本发明通过分析存储区域之间的关联性判断自检数据的检测正确率，避免由于自检数据不准确导致误判现象。
G11C29/00  ,固态硬盘的数据恢复方法、装置、设备及存储介质 [发明],本申请涉及数据处理技术领域，公开了一种固态硬盘的数据恢复方法、装置、设备及存储介质。所述方法包括：采用故障隔离算法对故障固态硬盘进行数据放大和数据整合，得到目标原始数据集；计算异常得分数据并动态调整损坏块状态；构建数据恢复逻辑并生成多个数据恢复策略；进行数据重构预测，得到重构预测数据并进行数据验证和特征检测，得到数据验证信息和策略特征信息；通过高斯线性回归模型进行特征回归预测，得到策略特征预测值；进行最优化分析，得到目标恢复策略，并根据目标恢复策略对多个原始数据进行动态数据重构，得到多个目标数据，本申请提高了固态硬盘的数据恢复准确率。
G11C11/406  ,存储器结构、刷新方法及存储器 [发明],本公开涉及半导体电路设计领域，特别涉及一种存储器结构、刷新方法及存储器，其中，存储器结构：刷新存储电路，设置于存储控制器中，用于存储补充刷新地址，补充刷新地址用于指示保存电荷能力存在缺陷的存储单元；刷新寄存器，设置于多个存储块的每一存储块中；其中，存储器结构在上电过程中，刷新存储电路将补充刷新地址传输至对应的刷新寄存器中；每一存储块被配置为，于行锤刷新期间，基于第一刷新窗口和行锤刷新标识对行锤地址执行刷新，或基于第二刷新窗口和补充刷新标识对补充刷新地址执行刷新；其中，第一刷新窗口和第二刷新窗口基于行锤刷新窗口分配，且第一刷新窗口和第二刷新窗口的比例为第一预设值。
G11C29/12  ,一种自动化抓取及校验固态硬盘信息的方法 [发明],本发明提供了一种自动化抓取及校验固态硬盘信息的方法，其能够及时有效的找出异常错误，节省宝贵的研发时间，其特征在于：所述方法包括以下步骤：步骤1、抓取固态硬盘的信息，生成初始文件；步骤2、执行测试项目；步骤3、在测试过程中，再次抓取固态硬盘的信息，生成临时文件；步骤4、进行信息校验；步骤5、判断测试结果。
G11C29/56  ,一种存储芯片的协议监测系统以及方法 [发明],本发明提供了一种存储芯片的协议监测系统，包括：至少一个测试主板，用以通讯连接于多个不同的测试终端，每个所述测试终端内设有至少一个存储芯片；主机端，用以选择对应的所述测试终端，并发送测试指令；其中，所述测试终端上电后，所述测试主板还用以获取所述测试终端内的通讯协议，对所述通讯协议进行解析处理，生成解析信息，并将所述解析信息存储至所述主机端的数据库中；所述主机端还用以对所述解析信息进行逻辑分析处理，以生成所述存储芯片的功能执行信息，并对所述功能执行信息进行协议差异化分析处理，生成协议监测结果。通过本发明提供的一种存储芯片的协议监测系统以及方法，能够提升存储芯片的协议差异性的测试效率。
G11C29/56  ,一种基于Android系统的嵌入式存储芯片老化测试系统和测试方法 [发明],本发明提供了一种基于Android系统的嵌入式存储芯片老化测试系统和测试方法，以改善传统测试模式限制于电脑、需要通过USB转接、无法客制化的缺点，其特征在于：所述测试系统包括PC端、Android测试平台和被测嵌入式存储芯片；所述PC端用于编译测试脚本和寿命老化测试程序；所述被测嵌入式存储芯片安装在Android测试平台上，所述Android测试平台用于调整测试脚本的参数和控制嵌入式存储芯片的读写。
G11C11/406  ,刷新控制结构、刷新控制方法及存储器 [发明],本公开涉及半导体器件结构设计领域，特别涉及一种刷新控制结构、刷新控制方法及存储器，其中，处理电路，被配置为，基于刷新窗口对待刷新地址执行刷新；计数电路，被配置为，生成所述待刷新地址，并基于计数时钟控制生成的所述待刷新地址加1；所述计数电路还被配置为，基于终止信号复位所述待刷新地址的最低位，且在复位所述待刷新地址的最低位的过程中，所述待刷新地址的次低位不变，至少用于提高存储器自刷新的准确性。
G11C29/56  ,一种DDR5内存模组测试电路、装置及方法 [发明],本发明公开了一种DDR5内存模组测试电路、装置及方法，该电路包括插座模块、主控模块、电源模块及开关模块；插座模块设有不同类型的DDR5插座，不同类型的DDR5插座用于插接不同类型的DDR5内存模组；电源模块连接于插座模块，用于为插座模块供电；主控模块连接于插座模块，用于接收上位机的指令并输出不同的驱动控制信号；开关模块连接于主控模块和插座模块，用于根据不同的驱动控制信号来选择开启不同类型的DDR5插座的电源，以使主控模块根据指令对已上电的DDR5插座上的DDR5内存模组进行测试。本申请提供的DDR5内存模组测试电路可以支持不同类型的DDR5内存模组测试，测试不同类型DDR5内存模组无需更换测试装置，测试起来更加方便，测试效率更高。
G11C11/407  ,5bit带符号位的同或与同或累加运算电路、CIM电路 [发明],本发明属于集成电路领域，具体涉及一种5bit带符号位的同或与同或累加运算电路、CIM电路。其具有数据存储和逻辑运算功能，该电路包括8T‑SRAM单元，以及由N1~N6，P1、P2构成的计算单元；N1的漏极接输出位线IBL1，N1的源极接N3的漏极；N2的漏极接输出位线IBL2，N2的源极接N4的漏极；P1的源极接输出位线CBL1，P1的漏极接N5的漏极；P2的源极接输出位线CBL2，P2、N6的漏极相连；N1、N2、P1和P2的栅极接运算节点FO；N3和N5的栅极接输入信号线INH；N4和N6的栅极接输入信号线INL；N3~N6的源极接地；本发明可以大幅提高神经网络中同或运算的数据处理效率。
G11C16/08  ,存储器控制方法、存储器存储装置及存储器控制电路单元 [发明],本发明提供一种存储器控制方法、存储器存储装置及存储器控制电路单元。所述方法包括：设定分别对应于多个实体抹除单元的多个预设读取次数阈值；在背景操作中，响应于多个实体抹除单元中的第一实体抹除单元的读取次数大于其对应的预设读取次数阈值，读取第一实体抹除单元中的多条字线以取得多个第一错误比特数；根据多个第一错误比特数判断是否需要对第一实体抹除单元进行更新操作；响应于不需要对第一实体抹除单元进行更新操作，选择多条字线中具有最大的第一错误比特数的第一字线，并且侦测第一字线的电压分布变化量；以及根据电压分布变化量计算第一实体抹除单元的新读取次数阈值。
G11C29/56  ,电源控制装置与电源测试系统 [发明],本申请提供一种电源控制装置与电源测试系统。该电源测试系统包括存储器和处理器，处理器用于执行如下步骤：获取至少一种掉电测试设备的至少一种供电路径方式；根据至少一种供电路径方式确定至少一种供电路径接口；根据至少一种供电路径接口确定至少一个电子开关；确定待测试的至少一个目标设备；根据至少一个目标设备获取对应的至少一条掉电测试指令，其中，每条掉电测试指令包括供电路径建立参数和掉电执行参数；根据供电路径建立参数，从至少一种供电路径接口和至少一个电子开关中，建立目标设备对应的目标供电路径；在目标供电路径上，根据掉电执行参数执行掉电操作。该电源测试系统能够显著提高存储设备的掉电测试效率。
G11C29/56  ,一种存储芯片的检测系统及检测方法 [发明],本发明提供一种存储芯片的检测系统及检测方法，检测系统包括平台测试模块，用以测试待测芯片的工作状态，当所述待测芯片处于正常工作状态时，所述平台测试模块将所述待测芯片的正常数据传递给主机，以生成所述待测芯片正常工作状态下的测试结果；以及分析子板模块，与所述平台测试模块通信连接；其中，当所述待测芯片处于异常工作状态时，所述分析子板模块向所述平台测试模块发送控制指令，使得所述待测芯片处于调试模式，所述分析子板模块将所述待测芯片的异常数据传递给主机，以生成所述待测芯片异常工作状态下的测试结果。本发明可以在存储芯片不解焊的情况下，获取其无法实现错误检查和纠正的原因。
G11C29/56  ,一种用于DDR5的测试电路及方法 [发明],本发明实施例提供了一种用于DDR5的测试电路及方法，电路包括：多个测试点通过转接板与测试基板相连接；测试基板包括第一开关模块、第二开关模块、第三开关模块、第四开关模块、采集模块、第一输出模块、第二输出模块及控制芯片；各测试点均分别与第一继电器开关的第一端及第二继电器开关的第一端相连接；第一继电器开关均并联设置于待测器件及第一开关之间，第二继电器开关均并联设置于待测器件及第二开关之间；第一继电器开关的第二端均与第一开关的第一端相连接；第二继电器开关的第二端均与第三开关的第一端相连接；控制芯片均与第二输出模块、第一输出模块及采集模块连接。本发明能有效提高测试效率。
G11C29/18  ,一种用于存储芯片测试机向量产生器的突发绕码系统 [发明],本发明公开了一种用于存储芯片测试机向量产生器的突发绕码系统，属于芯片测试技术领域，具体包括：在存储芯片上建立一个坐标系，产生逻辑地址（x，y），使用地址匹配算法将逻辑地址转换为物理地址（u，v），预先存储所有X/Y地址位对应的物理地址，并存储索引关系；标记初始X和Y地址位为突发地址，并根据初始物理地址设置突发长度N，对Y地址位进行突发操作，保持X地址位的物理地址不变，Y地址位的物理地址自动加1，直到达到N轮次后停止；然后，获取下一个X地址位的物理地址和首个Y地址位的物理地址，作为下一轮的初始突发地址，重复突发操作；本发明实现了对存储芯片逻辑地址准确且快速的绕码。
G11C29/12  ,一种存储设备的IO性能测试方法 [发明],本发明涉及性能测试领域，本发明提供了一种存储设备的IO性能测试方法，搭建负载测试环境，在负载测试环境中配置存储设备，对存储设备进行IO负载测试，记录存储设备在IO负载测试过程中的性能数据，对所述性能数据进行失衡落点检测，得到失衡数据，利用失衡数据构建失衡测定模型。所述方法能够有效地评估存储设备的IO性能，并及时发现存储设备中可能存在的异常，利用实时IOPS数据构建失衡测定模型以检测存储设备在高负载读写状态下的稳定性和可靠性，通过对存储设备在持续工作过程中是否存在某些瞬间的性能波动进行判断，进而对存储设备进行维护，避免数据读写延迟或失败，充分提高存储设备的使用性能和稳定性。
G09G3/3266  ,栅极驱动电路和显示装置 [发明],本发明公开了一种栅极驱动电路和显示装置，属于显示技术领域。栅极驱动电路包括：级联连接的多级移位寄存器；本级所述移位寄存器的信号输出端连接下一级所述移位寄存器的信号输入端；所述移位寄存器包括：两个串联连接于所述移位寄存器的信号输入端和信号输出端之间的受控反相模块；所述受控反相模块包括时钟端、输入端和输出端，所述受控反相模块用于根据所述时钟端的信号，控制是否将所述受控反相模块的输入端接入的信号反相后输出。本发明实施例可以简化栅极驱动电路的结构，有利于显示面板窄边框的实现。
G11C29/56  ,一种闪存盘出厂用多规格质检装置 [发明],本发明公开了一种闪存盘出厂用多规格质检装置，属于闪存盘检测领域，包括检测台，检测台上设置有待检测的U盘，检测台一侧顶端连接有液压缸，液压缸输出端连接有移动座，移动座上方设置有两个限位框，检测台另一侧顶端连接有固定座，固定座顶端连接有检测电源，固定座侧壁通过两个固定板分别连接有两个滑动推杆，滑动推杆外侧壁连接有限位电磁板。本发明通过移动座和检测插座的设置，可以检测出U盘在快插和慢插两种状态下是否均可有效工作，便于了解U盘的兼容性情况，使得产出的U盘适用性更强，同时拉杆和检测套的设置，可以检测出U盘的内部电路板和外部USB接口的焊接强度，使得USB接口在一定拉力作用下可以正常使用。
G11C29/50  ,一种用于提升精度的校准数据存储以及调用方法 [发明],本发明公开了一种用于提升精度的校准数据存储以及调用方法，属于芯片测试技术领域，具体包括：调试通道板，生成专属ID并写入EEPROM；选择对应信号，计算偏移和增益参数，存储并校准ADC；对专用测试芯片进行DC校准，将数据存储在EWS和通道板内；测试时，读取每个SLOT的通道板卡ID，根据SLOT与ID的关系调用EWS内校准数据，计算下发值至通道板内；第二可编程逻辑器件将控制数据分发至专用测试芯片；测试中，第二可编程逻辑器件根据当前测试项目和温度从校准数据存储器件读取校准数据，代入专用测试芯片；第一可编程逻辑器件生成测试向量进行测试；本发明用有限的存储空间提高了存储精度。
G06F30/392  ,存储芯片的布局设计方法、装置、设备及存储介质 [发明],本申请涉及芯片布局设计技术领域，公开了一种存储芯片的布局设计方法、装置、设备及存储介质。方法包括：对堆叠存储芯片进行多角度图像采集和图像融合，得到目标堆叠芯片图像；通过第一堆叠芯片布局分析模型进行多层芯片封装位置检测，得到第一堆叠芯片封装检测数据；通过第二堆叠芯片布局分析模型进行多层芯片封装间隙检测，得到第二堆叠芯片封装检测数据；进行封装布局特征分析，得到多个第一封装布局特征并进行封装布局特征分析，得到多个第二封装布局特征；基于多个第一封装布局特征以及多个第二封装布局特征进行堆叠芯片封装布局参数优化，生成目标堆叠芯片封装布局方案，本申请提高了存储芯片的布局设计的准确率。
G11C29/18  ,用于检测存储器故障的测试方法和测试电路 [发明],本申请公开用于检测存储器故障的测试方法和测试电路。测试方法包括对存储器的待测试存储空间执行如下多次读写操作：按地址降序或地址升序进行写0操作，按地址降序进行读0操作、写1操作，按地址升序进行多次读1操作、写0操作、读0操作、写1操作，按地址升序进行读1操作、写0操作、读0操作，按地址升序进行多次读0操作、写1操作、多次读1操作、写0操作，按地址升序进行读0操作；将多次读写操作中读出的数据与期望数据进行比较，以确定待测试存储空间内是否有地址存在故障。该测试方法实现了故障检测覆盖率的提高。
G11C11/408  ,字线驱动电路及其控制方法、存储器 [发明],本公开提供了一种字线驱动电路及其控制方法、存储器，该字线驱动电路包括多个字线驱动器；每一字线驱动器的输出端与一条字线对应连接，每一字线驱动器配置为开启或关闭对应连接的字线；字线驱动器，配置为在执行字线开启操作的第一阶段和第二阶段中，若所连接的字线被选中为目标字线，则向目标字线提供开启电压，以开启目标字线；或者，若所连接的字线与目标字线相邻，则在字线开启操作的第一阶段向所连接的字线提供强关闭电压，并在字线开启操作的第二阶段向所连接的字线提供常规关闭电压；强关闭电压小于常规关闭电压，常规关闭电压小于开启电压。
G11C29/00  ,一种冗余地址寄存器结构、冗余地址寄存器阵列及存储器 [发明],本公开实施例提供了一种冗余地址寄存器结构、冗余地址寄存器阵列及存储器，该冗余地址寄存器结构包括寄存器单元和读出电路，每一寄存器单元包括依次连接的写选择电路、锁存电路和读选择电路；写选择电路用于在写使能信号处于使能状态时，将初始数据和反相初始数据写入锁存电路；锁存电路用于对初始数据和反相初始数据进行锁存处理；读选择电路用于在读使能信号处于使能状态时，通过读出电路读出锁存电路锁存的初始数据或反相初始数据，得到目标数据。
G11C29/12  ,闪存硬盘的测试方法、测试装置、测试设备及介质 [发明],本发明公开了一种闪存硬盘的测试方法、测试装置、测试设备及介质，测试方法包括获取与待测闪存硬盘相匹配的平台序列信息；获取与平台序列信息相匹配的所有测试工程序列；控制待测闪存硬盘按照测试工程序列进行测试；判断待测闪存硬盘是否处于复位续测状态；若判断结果为处于复位续测状态，则收集未完成的测试工程序列；控制待测闪存硬盘按照未完成的测试工程序列进行测试。可根据不同地测试服务器的闪存硬盘类型，选择最优调度平台系统。另外，若闪存硬盘出现处于复位续测状态时，则收集未完成的测试工程序列，且控制待测闪存硬盘按照未完成的测试工程序列进行测试，从而确保待测闪存硬盘能够完成所有测试项目。
G11C29/56  ,一种存储器验证系统 [发明],本申请涉及一种存储器验证系统，其属于存储器验证技术领域，包括控制模块连接存储器芯片，用于接发信号以及处理数据；器件检测模块连接控制模块，用于对存储器芯片进行工位检测；验证模块连接控制模块，用于对存储器芯片进行功能测试；指示模块连接控制模块，用于根据器件检测模块和验证模块反馈的信号进行指示；电源模块连接控制模块，用于为控制模块提供电能。本申请具有提高了对存储器芯片的测试效率的效果。
G11C11/4091  ,半导体存储器 [发明],本申请提供一种半导体存储器，包括：第一放大模块、第二放大模块以及第一读出电路，第一放大模块和第二放大模块均与本地数据线连接，第一放大模块和第二放大模块均与互补本地数据线连接，第一放大模块和第二放大模块均用于放大本地数据线和互补本地数据线上的电压差。第一读出电路包括第一晶体管和第二晶体管，第一晶体管的控制端连接本地数据线，第一晶体管的第一端用于连接互补全局数据线，第一晶体管的第二端连接第三电源信号，第二晶体管的控制端连接互补本地数据线，第二晶体管的第一端用于连接全局数据线，第二晶体管的第二端连接第三电源信号。如此无需设置尾管，可提高放大速度，缩短放大时间，保证数据传输准确性。
G11C29/18  ,一种用于高密度测试芯片地址稳定性的检测方法及装置 [发明],本发明提供了一种用于高密度测试芯片地址稳定性的检测方法及装置，包括：获取所述测试芯片的第一地址信号；预定义纠错编码规则；根据所述纠错编码规则，基于所述第一地址信号进行编码，得到纠错码；基于所述第一地址信号和所述纠错码，得到第二地址信号；选取所述第二地址信号中的至少一个信号位，得到第三地址信号；将所述第三地址信号连接焊盘监测，得到第一序列信号；根据所述第一序列信号确定第一地址信号的稳定性。本发明利用有限的与地址相关的信息监测内部地址正确性与稳定性，通过这种方式能够更高效实现检测，同时节省了焊盘资源，提高了待测器件的密度。
G11C29/00  ,电子熔断器、控制方法以及计算机可读存储介质 [发明],本公开提供了一种电子熔断器、控制方法以及计算机可读存储介质，其中，电子熔断器包括：至少一个熔丝模块、至少一个判断逻辑模块、读取逻辑模块和烧写逻辑模块。每个熔丝模块，包括n个电子熔丝；n大于等于2，每一所述熔丝模块对应一个数据位。读取逻辑模块，连接至少一个熔丝模块，被配置为读取每个电子熔丝的状态。每个判断逻辑模块，连接读取逻辑模块，被配置为根据对应的熔丝模块中n个电子熔丝的状态，输出一个逻辑值；烧写逻辑模块，连接至少一个熔丝模块，被配置为接收烧写信号，并基于烧写信号，对电子熔丝进行熔断。这样，多个电子熔丝的状态对应一个逻辑值。从而，避免电子熔丝故障造成逻辑值出错，提高了熔丝模块的良率。
G11C16/08  ,可电擦写的非易失性半导体存储装置 [发明],本申请实施例提供一种可电擦写的非易失性半导体存储装置，应用于外部接口电路和逻辑电路，具有至少一个具有单层栅极结构的MIS晶体管，包括：选择晶体管，选择晶体管包括在第一导电类型阱中具有第二导电类型的源极和第二导电类型的漏极的MIS晶体管；存储晶体管，存储晶体管包括在第二导电类型阱中具有第一导电类型的源极和第一导电类型的漏极的MIS晶体管；选择晶体管的源极与存储晶体管的漏极相连，选择晶体管的漏极与位线相连，选择晶体管的栅极与字线相连；存储晶体管的源极与源极线相连，存储晶体管的栅极电气浮置；存储晶体管与共享字线的另一存储晶体管共享第二导电类型阱。至少有利于提高存储晶体管保存性能和重写性能。
G11C5/14  ,存储芯片的门限电压调节方法、装置、设备及存储介质 [发明],本发明涉及电压调节的技术领域，公开了一种存储芯片的门限电压调节方法、装置、设备及存储介质，本发明通过采集存储芯片在各个时刻的栅极电压信号、编译标准以及编译结果，得到由各个时刻的信号编译行为组成的信号编译序列，基于信号编译序列提取特征得到由编译离散参数组成的编译离散序列，通过对编译离散序列的分析，生成理论编译标准，并根据对存储芯片现有的错误编译行为对理论编译标准进行调节，得到最终编译标准，以使得门限电压能够修正错误编译行为，同时可以适应存储芯片的信号现状，解决了现有技术中存储芯片的门限电压呈固定状态，无法针对栅极电压的变化及时调节，导致存储错误的问题。
G11C11/4091  ,半导体存储器 [发明],本申请提供一种半导体存储器，包括：第一放大模块、第一控制管、第二控制管以及第二放大模块；第一放大模块的至少部分电路结构与第二放大模块的至少部分电路结构相同，第一放大模块与位线和互补位线连接，用于放大位线和互补位线之间的电压差，第二放大模块与本地数据线和互补本地数据线连接，用于放大本地数据线和互补本地数据线之间的电压差，本地数据线通过第一控制管与位线连接，互补本地数据线通过第二控制管与互补位线连接，第一控制管的控制端和第二控制管的控制端接收列选择信号。使得第一放大模块的版图结构和第二放大模块的版图结构相似，可以采用统一的制备工艺进行器件制备，降低工艺难度。
G11C29/50  ,基于温控技术的固态硬盘运行管理系统及方法 [发明],本发明公开了基于温控技术的固态硬盘运行管理系统及方法，涉及固态硬盘领域，解决了当前固态硬盘的故障或异常情况往往通过第三方软件代为监测，在占用计算机设备运行内存的同时，存在误报、错报或报警延迟的情况的问题，包括硬盘读取模块、容量监管模块、温度监管模块、综合管理模块和固态自检模块，所述容量监管模块用于对固态硬盘的容量使用情况进行监管，所述温度监管模块用于对固态硬盘的温度情况进行监管，所述综合管理模块用于管理固态硬盘的运行情况，所述固态自检模块用于对固态硬盘的命令响应时延进行检测，检测得到固态硬盘的综合时延等级，本发明结合温控技术实现固态硬盘的智能化运行管理。
G06F3/06  ,一种存算一体索引系统及键值对存储系统 [发明],"本发明公开了一种存算一体索引系统及键值对存储系统，属于存储与计算交叉领域，包括：控制器和多个可并行操作的阵列簇；阵列簇包括多个内容可寻址的交叉点阵列；阵列中，每一行用于存储一个键及其有效标志位；控制器用于对存储于阵列中的键值对数据执行索引操作；索引操作包括：插入操作；插入操作包括：对于待插入的键值对数据[k＆lt;subgt;i＆lt;/subgt;,v＆lt;subgt;i＆lt;/subgt;]，在键k＆lt;subgt;i＆lt;/subgt;对应的哈希桶B＆lt;subgt;i＆lt;/subgt;所映射的阵列簇中查找一个未存储有效键的行，若查找成功，则将键k＆lt;subgt;i＆lt;/subgt;存储到所分配的行后，将其有效标志位置为有效，并将值v＆lt;subgt;i＆lt;/subgt;写入一个阵列行中；否则，返回操作失败。本发明能够在存储器内完成键值对索引操作，提高索引操作的并行性，降低索引操作延时。"
G11C13/00  ,一种基于忆阻交叉阵列的读写电路 [发明],本发明公开了一种基于忆阻交叉阵列的读写电路，属于模拟数字电路技术领域，所述读写中时序发生电路生成计算信号、m个读取信号和m个写入信号。n个忆阻读写电路中的第i个忆阻读写电路在m个读取/写入信号的驱动下生成一个行控制信号和m个列控制信号；n×m维的忆阻交叉阵列中第i行上的m个忆阻器一一对应接收第i个忆阻读写电路输出的m个列控制信号，第i行上的m个忆阻器共同接入第i个输入电压信号；利用时序发生电路生成计算信号、多个读取/写入信号控制忆阻读写电路以使其对所有忆阻器的连续读取和写入，还不会影响到忆阻交叉阵列的矩阵计算操作，由此解决现有忆阻读写电路成本高、集成难和误差大的技术问题。
G11C29/44  ,封装后修复电路、封装后修复方法和存储器装置 [发明],本公开提供一种封装后修复电路、封装后修复方法和存储器装置，涉及半导体技术领域。封装后修复电路包括：第一地址存储区域和第二地址存储区域，第一地址存储区域被配置为：存储第一行地址和第一标志位；第一解码电路，被配置为：接收第一行地址的第一地址位和第一标志位产生第一冗余行的状态信号；弃用使能电路，被配置为：接收第一行地址、待修复行的第二行地址和第一冗余行的状态信号产生第一冗余行的弃用使能信号；写入控制电路，被配置为：接收有效的第一冗余行的弃用使能信号，将第一行地址的第一地址位和第一标志位修改为第二状态；将第二行修复信息写入第二地址存储区域。本公开的封装后修复电路可以修复冗余行，并避免行地址编码出错。
G11C11/412  ,应用于存算一体电路的10晶体管SRAM存储单元结构 [发明],本发明提供一种应用于存算一体电路的10晶体管SRAM存储单元结构，包括：4个PMOS晶体管M1、M2、M5、M6和6个NMOS晶体管M3、M4、M7、M8、M9、M10；M5、M6的源极连接存储单元工作电源，M5、M6的漏极分别连接M3、M4的漏极；M5的栅极连接M3的栅极形成第一存储节点N1，M6的栅极连接M4的栅极形成第二存储节点N2；M3、M4的源极连接地线；M1的源极连接信号BL_W，漏极连接第一存储节点N1，栅极连接信号WL_W；M2的源极连接信号BLB_W，漏极连接第二存储节点N2，栅极连接信号WL_W；M7的源极连接地线，栅极连接第一存储节点N1，漏极连接M8的源极。相对于现有技术中的双6晶体管双字线SRAM存储单元的结构，本发明的10晶体管三字线SRAM存储单元，在同等功能下可节约20％的面积。
G11C29/50  ,一种EEPROM单元的数据存储时间检测电路及方法 [发明],"本发明公开了一种EEPROM单元的数据存储时间检测电路及方法，第一EEPROM单元的检测端与开关K1的一端和开关K2的一端连接，开关K1的另一端连接读取电路的第一输入端，开关K2的另一端连接第一检测电路的输出端并输出信号OUT1_DET,第二EEPROM单元的检测端与开关K3的一端和开关K4的一端连接，开关K3的另一端连接读取电路的第二输入端，开关K4的另一端连接第二检测电路的输出端并输出信号OUT2_DET。本发明采用双浮栅MOS管结构，检测电路使用电流检测，详细地反映出浮栅MOS管的状态，可以准确地判断EEPROM单元的数据存储时间。"
G11C29/18  ,内存芯片自测试电路和内存芯片自测试方法 [发明],本发明提供一种内存芯片自测试电路和内存芯片自测试方法，通过读写指令控制器、第一随机序列生成单元、第二随机序列生成单元、命令地址环路比较器、数据输入输出环路比较器、命令地址环路控制单元、数据输入输出环路控制单元以及读写数据比较器，可以测试DRAM和FLASH等产品的性能，包括PHY IO的性能以及整个数据通路的功能，同时电路实现简单、占用的芯片面积较小，且不会影响原有的电路功能。
G09G3/32  ,移位寄存器、显示面板、显示装置及驱动方法 [发明],本申请公开一种移位寄存器、显示面板、显示装置及驱动方法，涉及显示技术领域，其中移位寄存器包括：启动单元用于在第一启动信号的控制下，将第一驱动电压信号写入第一节点，以及在第二启动信号的控制下，将第二驱动电压信号写入第一节点；输出单元用于根据第一节点的电位，将时钟信号输出至像素电路；隔离单元用于根据第一节点的电位，将第一输入电压信号或第二输入电压信号写入第二节点；第一复位单元用于根据第二节点的电位，将第二输入电压信号写入第一节点，第一复位单元包括第一晶体管，第一晶体管的栅极与第二节点电连接；电势补偿单元用于在第一时间间隔内，将补偿信号写入第一节点以补偿第一节点的电势，电势补偿单元包括储能元件。
G11C11/413  ,一种短暂保持芯片内存储数据电路及方法 [发明],本发明公开了一种短暂保持芯片内存储数据电路及方法，涉及半导体电子领域，该短暂保持芯片内存储数据电路包括：供电源，用于经过电源供电防跌落单元为存储芯片供电；电源供电防跌落单元，用于在供电源短暂停止供电时，为存储芯片提供电压，避免存储芯片电源跌落；存储芯片，用于工作时存储数据；供电源连接电源供电防跌落单元，电源供电防跌落单元连接存储芯片；与现有技术相比，本发明的有益效果是：本发明通过设置电源供电防跌落单元，在供电源停止为存储芯片供电后，维持存储芯片工作需求电压，避免存储芯片电源跌落，存储数据丢失；无需采用过多的外围电路器件，避免了繁琐的电路结构，具有稳定、低成本、适用性广泛等优点。
G09G3/20  ,显示面板和显示装置 [发明],本发明涉及显示技术领域，公开了一种显示面板和显示装置，显示面板包括：驱动电路，驱动电路包括级联的多个移位寄存器，移位寄存器用于产生初级扫描信号；多个选通电路，选通电路与移位寄存器对应，且选通电路和与其对应的移位寄存器电连接，选通电路用于产生扫描信号；选通电路的第一输入端连接切频信号，选通电路用于响应切频信号控制扫描信号的频率；扫描信号的频率小于或等于初级扫描信号的频率。本发明可以实现分区分频显示。
G11C16/34  ,编程校验电压设定方法、编程方法、装置、芯片及设备 [发明],本发明涉及存储芯片技术领域，具体公开了一种编程校验电压设定方法、编程方法、装置、芯片及设备，其中，编程校验电压设定方法包括以下步骤：获取目标存储区域在执行擦除操作后的阈值电压；根据目标存储区域的初期阈值电压和上述阈值电压获取电压差值；根据电压差值和初期编程校验电压设定编程校验电压；该编程校验电压设定方法利用该阈值电压和初期阈值电压进行计算获取能单独表征隧穿氧化层的电子捕获能力的电压差值，再以该电压差值来调整设定编程校验电压，以准确判断存储单元的编程操作是否合格，避免编程后的存储单元出现放置一段时间后出现弱0状态。
G11C7/12  ,存内计算电路及控制方法、计算芯片和存储器 [发明],本公开提供了一种存内计算电路及控制方法、计算芯片和存储器，其中存内计算电路包括存储阵列，包括多个阵列排布的存储单元；每列存储单元包括多个计算存储单元和至少一个参考存储单元，所述计算存储单元用于存储计算权重，所述参考存储单元用于存储参考权重；多条第一字线和第二字线；对于每列存储单元，一条所述第一字线连接一个所述计算存储单元，一条所述第二字线连接一个所述参考存储单元；多条第一位线和第二位线；对于每列存储单元，所述计算存储单元和所述参考存储单元的一端连接至一条所述第一位线，另一端连接一条所述第二位线；该存内计算电路能够解决因为PVT干扰所引起的计算精度降低问题。
G11C13/00  ,RRAM读取电路以及RRAM读取电路的读取方法 [发明],本发明提供一种RRAM读取电路，包括：参考电阻；一侧与参考电阻及RRAM的可变电阻连接，用于对参考电阻及RRAM的可变电阻与自偏置模块之间的通断进行控制的开关模块；一侧与开关模块的另一侧连接，用于在预充电步骤中对自偏置模块与开关模块之间的节点电压进行钳位的自偏置模块；一侧与自偏置模块的另一侧连接，用于通过正反馈将预充电步骤中形成的电流差值进行放大以转化为比较电压的交叉耦合模块；与交叉耦合模块的另一侧连接，用于对RRAM读取电路进行预充电的预充电模块；以及与交叉耦合模块的另一侧连接，用于对由交叉耦合模块放大得到的比较电压进行比较，并输出比较结果的输出模块。
G11C7/10  ,输出驱动电路及存储器 [发明],本公开提供一种输出驱动电路及存储器，涉及半导体技术领域。输出驱动电路包括：上拉驱动电路，包括多个上拉驱动支路，各上拉驱动支路并联耦接且均耦接于第一电源和数据端口之间，用于调节上拉驱动电路的阻抗；下拉驱动电路，包括多个下拉驱动支路，各下拉驱动支路并联耦接且均耦接于第二电源和数据端口之间，用于调节下拉驱动电路的阻抗；其中，第一电源的电压大于第二电源的电压；各上拉驱动支路均包括类型相反且并联耦接的第一晶体管和第二晶体管，和/或，各下拉驱动支路均包括类型相反且并联耦接的第三晶体管和第四晶体管。由于流经上拉驱动支路和/或下拉驱动支路的电流的线性度高，提高了阻抗调节的线性度。
G06F13/40  ,一种逻辑发射器输出电路、发射器和电子设备 [发明],本发明提供一种逻辑发射器输出电路、发射器和电子设备，涉及内存接口技术领域，本发明通过控制PMOS阵列中各PMOS晶体管的栅极电压，可调节接入上拉开关管通路中的PMOS管的大小和个数，以控制与校准上拉开关管通路的输出阻抗，通过控制NMOS阵列中各NMOS晶体管的栅极电压，可调节接入下拉开关管通路的NMOS晶体管的大小和个数，以控制与校准下拉开关管通路的输出阻抗，来达到上拉与下拉输出阻抗值可控，以满足各协议要求，通过上拉开关管隔开了PMOS阵列与输出信号端，通过下拉开关管隔开了NMOS阵列与输出信号端，减小了输出信号端电压翻转到PMOS阵列与NMOS阵列的耦合，使PMOS阵列与NMOS阵列中晶体管的栅极回踢噪声大大减小，保证在发射器正常工作时提供恒定的输出阻抗。
G11C29/56  ,一种固态硬盘生产测试系统及固态硬盘生产线 [发明],本发明提供一种固态硬盘生产测试系统及固态硬盘生产线，硬盘测试技术领域。该固态硬盘生产测试系统包括测试柜和测试载具，测试柜包括柜体、开卡模块、RDT测试模块和BIT测试模块；柜体具有若干个测试腔，每个测试腔均设置有第一金手指插槽连接器，每个第一金手指插槽连接器分别与开卡模块、RDT测试模块和BIT测试模块电连接；测试载具具有第一金手指和多个第二金手指插槽连接器，第一金手指能够插装于所述第二金手指插槽连接器，固态硬盘具有第二金手指，第二金手指能够插装于第二金手指插槽连接器。本发明提供的固态硬盘生产测试系统无需多次转运和拔插固态硬盘，生产效率高；以及能够实现批量固态硬盘快速插入或拔出测试柜，提高上下料效率。
G11C7/12  ,一种四分裂字线的双向计算8T存内计算单元 [发明],本发明公开了一种四分裂字线的双向计算8T存内计算单元，包括：存储模块、写入路径模块、位线；还包括：读取路径模块、双分裂读字线、双分裂写字线；写入路径模块分别连接双分裂写字线、存储模块和位线；读取路径模块分别连接双分裂读字线和位线；通过选择双分裂读字线中不同的读字线和位线，并置于读字线特定的电平进行跨行/列读取，特定的电平为高电平或者低电平；双分裂读字线用于AND、OR逻辑运算，双分裂写字线用于输入数据与存储数据的NXOR逻辑运算。优点：本发明能够实现跨行和跨列两种读取模式，能够提高计算稳定性；字线的交叉布局使具有多行或多列并行激活的阵列能够在两个方向上执行矢量逻辑操作。
G09G3/20  ,栅极驱动单元及其驱动方法、移位寄存电路和显示装置 [发明],本发明实施例提供一种栅极驱动单元及其驱动方法、移位寄存电路和显示装置，栅极驱动单元的工作周期包括第一子时段和第二子时段；栅极驱动单元中的第一下拉节点控制模块，使第一子下拉节点在第二子时段内处于非有效电平，使第一子下拉节点在第一子时段中的复位阶段处于有效电平；第二下拉节点控制模块使第二子下拉节点在第一子时段处于非有效电平，使第二子下拉节点在第二子时段中的复位阶段处于有效电平。本发明实施例提供的栅极驱动单元可以缩短受第一子下拉节点和第二子下拉节点控制的晶体管的导通时间，提高栅极驱动单元的可靠性。
G11C16/26  ,应用电路、固态硬盘、电子设备及数据读写方法 [发明],本发明提供一种应用电路、固态硬盘、电子设备及数据读写方法，涉及存储技术领域，上述应用电路用于连接固态硬盘控制器和多颗NAND颗粒。本发明提供的应用电路、固态硬盘、电子设备及数据读写方法，应用电路能实现固态硬盘控制器和不同的NAND颗粒的连接，固态硬盘控制器基于本发明提供的应用电路连接不同的NAND颗粒时，所能实现的数据存储容量和数据传输速率相同，能够实现在相同的设计标准下固态硬盘控制器可以兼容不同的NAND颗粒，能减少固态硬盘产品量产后NAND颗粒的供应风险，更有利于固态硬盘产品的成本控制，能够提高固态硬盘产品的综合竞争力。
G11C29/56  ,一种SSD卡测试设备及SSD卡生产线 [发明],本发明提供一种SSD卡测试设备及SSD卡生产线，涉及硬盘技术领域。该SSD卡测试设备包括若干测试柜和运载装置，每个测试柜均具有多个测试腔；运载装置具有多个储存腔，储存腔能够放置测试载具，且运载装置能够移动；其中，当运载装置移动至测试柜的上料位时，储存腔和测试腔一一对应；上料位被配置为能够推动测试载具自储存腔至测试腔，并使测试载具的金手指正好插接于测试腔内的连接器。本发明提供的SSD卡测试设备能够代替人工对接金手指和连接器，且无需人工搬运测试载具，省时省力，能够实现标准化生产，有效提高生产效率。
G11C11/419  ,基于上交叉耦合的自控制型感应放大电路、模块 [发明],本发明涉及灵敏放大器设计技术领域，更具体的，涉及基于上交叉耦合的自控制型SRAM感应放大电路、模块。本发明包括：使能控制部、上交叉耦合部、自控制输入部、预充电路部。本发明避免了VDD到VSS间过多晶体管串联，节约了电压余度。本发明采用自控制输入部，根据Q、QB的电压变化，自适应控制目标位线的信号输入与非目标位线的信号关断，避免非目标位线对输出节点Q、QB产生影响，从而降低失调电压和放大延时。本发明采用上交叉耦合部放大电压信号，避免了反相器级联的控制方式，从而规避了现有专利的振荡风险。本发明解决了现有锁存型灵敏放大器存在失调电压干扰、以及现有专利存在振荡风险的问题。
G11C16/08  ,非易失性存储芯片及其漏电流补偿电路 [发明],本公开提供了一种非易失性存储芯片及其漏电流补偿电路，非易失性存储芯片包括原始存储阵列、译码器模块和参考电流模块；原始存储阵列包括若干个第一存储单元；译码器模块用于在若干个第一存储单元中选中用于读操作的目标存储单元；漏电流补偿电路包括补偿存储阵列，补偿存储阵列包括若干个第二存储单元；漏电流补偿电路用于在对目标存储单元执行读操作时，对目标存储单元所处位线上的第一漏电流进行补偿。本公开的漏电流补偿电路结构简单且易于实现，补偿电流的温度特性与原始存储阵列的真实漏电流相适配，无论高低温操作时，都能达到相适配的补偿效果，能够及时、有效且可靠的对未选中cell的漏电流进行补偿，提高了非易失性存储芯片的可靠性。
G11C29/00  ,可编程逻辑器件的位流修复方法、装置及可编程逻辑器件 [发明],本发明公开了一种可编程逻辑器件的位流修复方法、装置及可编程逻辑器件，所述方法适用于设有CSRAM缓存、FABRIC用户逻辑电路和访问CONFIG电路的可编程逻辑器件，所述可编程逻辑器件与外接的FLASH缓存连接。本发明可以让FABRIC用户逻辑电路和访问CONFIG电路连接，以调用FABRIC用户逻辑电路同时访问CONFIG电路和FLASH缓存，可以同时从FLASH缓存读取一帧配置位流以及从所述CSRAM缓存读取一帧待比对位流，并在内置的ERAM内存中对两帧位流进行比对，当两帧位流不同时，进行修复处理，不但不需要增设动态部分重配置功能，以简化检测流程和降低检测成本，而且对每一帧位流进行比对，检测更加精细，能有效提升检测与修复的精度，提升修复的可靠性。
H03M1/12  ,一种存内模数转换电路、电路控制方法及存储器 [发明],本发明公开了一种存内模数转换电路、电路控制方法及存储器，涉及集成电路技术领域，存内模数转换电路包括：计算列，计算列用于存储神经网络权重数据；复制列，复制列用于存储预先设定的数据，复制列中的数据用于与计算列中的数据作比较；比较器，比较器分别连接计算列的位线和复制列的位线；控制复制列和计算列开启，控制复制列的位线电压依次减小，通过比较器对比计算列的位线电压和复制列的位线电压，当比较器的输出翻转时，则停止减小复制列的位线电压，根据复制列计算出计算列的模数转换值。本申请在大幅度地减少了功耗和面积的同时，也达到了抗PVT干扰的效果，提高了能效。
G11C7/06  ,基于锁存交叉耦合的自控制型SRAM灵敏放大器电路、模块 [发明],本发明涉及灵敏放大器设计技术领域，更具体的，涉及基于锁存交叉耦合的自控制型SRAM灵敏放大器电路、模块。本发明包括：使能控制部、锁存耦合部、自控制输入部、预充电路部。本发明采用自控制输入部，根据Q、QB的电压变化，自适应控制目标位线的信号输入与非目标位线的信号关断，避免非目标位线对输出节点Q、QB产生影响，从而降低失调电压和放大延时。本发明采用锁存耦合部放大电压信号，避免了反相器级联的控制方式，从而规避了现有专利的振荡风险。本发明解决了现有锁存器型灵敏放大器存在偏大的失调电压、以及现有专利存在振荡风险的问题。
G11C13/00  ,存算一体电路及其操作方法、电子装置 [发明],一种存算一体电路、电子装置和操作方法。该存算一体电路包括：权重单元阵列，包括多个权重单元；多条源线，与多个权重单元列一一对应；多条字线，与多个权重单元列一一对应；多条第一位线，与多个权重单元行一一对应；字线驱动电路，提供字线信号；源线驱动电路，提供源线信号；多个第一输出电路，与多条源线一一对应电连接，被配置为输出前向计算结果；多个第二输出电路，与多条第一位线一一对应电连接，被配置为输出后向计算结果；多个输入电路，与多条第一位线一一对应电连接，被配置为输入前向计算数据；字线驱动电路和源线驱动电路之一还被配置为输入反向计算数据。该存算一体电路通过复用部分外围驱动电路既可前向计算又可反向计算。
G11C11/4074  ,存储器和存储装置 [发明],一种存储器和存储装置，该存储器包括衬底基板、第一反相器和第三晶体管，第一反相器设置在衬底基板上，包括在垂直于衬底基板的方向叠置的第一晶体管和第二晶体管，第一晶体管和第二晶体管包括共用的第一栅极，第一晶体管还包括设置在第一栅极的靠近衬底基板一侧的第一源极和第一漏极，第二晶体管还包括设置在第一栅极的远离衬底基板一侧的第二源极和第二漏极，第一漏极和第二漏极通过第一过孔电连接，第一源极配置为接收第一电源信号，第二源极配置为接收第二电源信号，第三晶体管包括第二栅极和第三源极和第三漏极，第二栅极电连接第一字线，第三源极电连接第一位线，第三漏极电连接第一栅极。该存储器占据面积小且易于采用后道工艺制作。
G06F11/10  ,解码方法、存储器存储装置及存储器控制电路单元 [发明],本发明提供一种解码方法，包括：发送对应主机系统的第一读取指令序列，以读取实体单元群组的第一实体单元，获得第一数据讯框；响应于对该第一数据讯框所执行第一单讯框解码失败，发送多个第二读取指令序列，以读取该实体单元群组中的多个第二实体单元，获得多个第二数据讯框；分别对该多个第二数据讯框执行第二单讯框解码；对该实体单元群组的每个实体单元所对应的数据讯框执行异或运算，以获得第一错误评估信息；根据该第一错误评估信息，产生强化第一错误评估信息；以及根据该强化第一错误评估信息对该第一数据讯框执行第三单讯框解码。
G06F13/16  ,基于优先级的多接口访问存储器控制方法 [发明],本申请涉及存储器控制技术领域，提供基于优先级的多接口访问存储器控制方法。所述方法包括：确定多接口存储器管理装置，所述多接口存储器管理装置连接存储器和N个访问接口；设置所述N个访问接口的访问优先级，并根据所述访问优先级进行序列化排序，获得所述N个访问接口的序列；搭建访问控制模块，获得优先级选择结果；根据所述优先级选择结果，进行存储器访问控制的选择，访问接口选择后同一时刻只产生一组存储器的访问控制信号；根据所述访问控制信号进行所述多接口存储器管理装置的管理。本申请解决了现有技术中存储器访问效率低下，访问等待时间较长的技术问题，达到了提高存储器的访问效率的技术效果。
G11C29/56  ,一种基于FPGA的高速信号存储测试系统及方法 [发明],本发明公开了一种基于FPGA的高速信号存储测试系统及方法，该系统的组成部分包括电源电路、信号调理电路、模数转换电路、存储数字电路和上传电路。高速模拟信号经过信号调理电路处理后，进入模数转换电路并被转换为数字信号，并与存储数字电路中的FPGA主控芯片建立数据通信，实现数据传输。在存储数字电路中，采用SDRAM或DDR作为FPGA的外部缓存芯片，用于缓存外部的高速输入信号。同时，该设计支持通过公用地址与增加数据线的方式扩展内存，以提高电路缓存数据的深度。处理后的内存数据通过上传电路传输至上位机。该系统支持多种灵活的触发方式，并利用RTC模块为不同时刻的高速信号赋予时间戳，以判断高速信号数据的变化趋势，快速分析并评估其信号特征参数。
G11C8/04  ,移位寄存器单元及其驱动方法、移位寄存器及显示装置 [发明],本申请实施例提供了一种移位寄存器单元及其驱动方法、移位寄存器及显示装置。移位寄存器单元包括：驱动电路、传输门、信号输入端以及信号输出端；传输门包括：门输入端、门输出端、第一MOS管和第二MOS管；驱动电路包括：第一驱动输出端和第二驱动输出端；信号输入端与门输入端电连接，门输出端与信号输出端电连接；第一驱动输出端与第一MOS管的栅极电连接；第二驱动输出端与第二MOS管的栅极电连接；其中，第一驱动输出端与第二驱动输出端被配置为输出驱动信号，以控制第一MOS管或者第二MOS管导通或者断开。本申请实施例可以提供能够稳定地输出差异化信号的移位寄存器单元，从而保障显示屏幕的显示刷新率局部差异化的稳定性。
G06F15/78  ,一种单边控制的存内计算电路及存储器 [发明],本发明公开了一种单边控制的存内计算电路及存储器，涉及人工智能技术领域，存内计算电路包括存储电路、第一读写电路和第二读写电路，第一读写电路分别连接第一字线、第一位线和存储电路的第一存储端，第二读写电路分别连接第二字线、第二位线和存储电路的第二存储端。读取数据时，当存储电路的第一存储端的数据为高电平信号，以及第二存储端的数据为低电平信号时，则第一位线和存储电路的第一存储端连接，第二位线和存储电路的第二存储端断开；当存储电路的第一存储端的数据为低电平信号，以及第二存储端的数据为高电平信号时，则第一位线和存储电路的第一存储端断开，第二位线和存储电路的第二存储端连接。本申请采用单边读取，减小了功耗损失。
G11C16/34  ,一种Flash状态转换时间可调的方法 [发明],本发明公开了一种Flash状态转换时间可调的方法，涉及了闪存技术领域，在芯片中设置CPU模块、档位寄存器、Flash状态机控制模块、Flash时序控制模块、Flash存储体和电荷泵；在档位寄存器设置若干时钟有效值；获取目标程序，运行目标程序，配置芯片的系统时钟，依次获取时钟有效值，根据时钟有效值控制可调时钟电路输出时钟频率；通过CPU模块、Flash状态机控制模块、Flash时序控制模块和电荷泵对Flash存储体执行擦除操作，生成擦除键值；同理，对Flash存储体执行编程操作，并生成编程键值；根据擦除键值和编程键值获取时钟最优值，将时钟最优值存储至Flash存储体中；CPU模块从Flash存储体读取时钟最优值，将时钟最优值覆盖原有的时钟有效值。
G11C16/30  ,基于可变阻值电阻的FPGA用非易失性DFF [发明],本发明涉及一种基于可变阻值电阻的FPGA用非易失性DFF。其包括：DFF功能单元体，包括锁存单元以及与所述锁存单元适配连接的可变阻值电阻单元，所述锁存单元与所述非易失性DFF的数据输入端口以及数据输出端对应连接；时序信号电路，接收工作指令信号，并基于所接收的工作指令信号配置DFF功能单元体的操作状态，其中，所配置DFF功能单元体的操作状态包括电形成操作、Reset复位操作、DFF功能、数据保存操作SET和/或数据恢复操作RES；本发明基于可变阻值电阻实现非易失性DFF，与现有CMOS工艺兼容，降低写入的时间。
G11C16/24  ,基于ReRAM的FPGA用非易失性配置RAM [发明],本发明涉及一种基于ReRAM的FPGA用非易失性配置RAM。其包括ReRAM阵列，所述ReRAM阵列包括若干ReRAM单元，其中，对ReRAM阵列中的任一ReRAM单元，包括用于数据存储的可变电阻R0以及与所述可变阻值电阻R0适配连接的存储控制电路，其中，可变阻值电阻R0的电阻状态受加载到所述可变阻值电阻R0上的可变电阻控制电压控制；同一行的ReRAM单元连接至同一字线WL，同一列的ReRAM单元连接至同一位线BL以及同一反位线BLN。本发明可配置得到非易失性RAM，与现有CMOS工艺兼容，可有效提高FPGA的规模、速度和可靠性。
G06F30/392  ,一种多存储阵列布局方法、装置、设备及存储介质 [发明],本申请涉及一种多存储阵列布局方法、装置、设备及存储介质，应用在集成电路设计技术领域，包括根据预设的数据流对若干所述存储单元进行分组，并获得对应的存储阵列；获取芯片信息，所述芯片信息包括芯片边框信息；根据所述芯片边框信息和所述存储单元的尺寸，在所述芯片边框信息对应的区域内对所述存储阵列进行贴边摆放；对贴边摆放的所述存储阵列的摆放细节进行深度优化；对所述芯片进行标准单元布局，并进行时序评估。本申请具有的技术效果是：提高芯片面积利用率，同时可以保证时序，有利于减少迭代优化次数和缩短设计周期，提高芯片设计的工作效率。
G11C19/28  ,一种实时可变阵型的大规模脉冲电弧等离子体激励器矩阵 [发明],一种实时可变阵型的大规模脉冲电弧等离子体激励器矩阵，其基于一种脉冲表面电弧等离子体激励器，将单个电弧等离子体激励器沿着行和列两个方向上进行扩展，得到电弧等离子体激励器矩阵。为其提供供电电路，每一个激励器均有自己独立的供电单元。提供一种利用移位寄存器实现激励器矩阵阵型的实时可变控制方法。本发明能够便捷地进行放电路数的扩展，各个激励器之间没有电气连接，互不干扰、鲁棒性强。放电电路摆脱了对高压触发电源的依赖，可以实现几十或者几百路的脉冲电弧放电等离子体激励。该矩阵通过引入移位寄存器电路实现激励阵型的实时可变，极大提高了电弧等离子体激励器矩阵对复杂多变飞行条件的适应性，有望取得更高的流动控制效能。
C30B29/30  ,SrBi2Ta2O9单晶超薄膜的制备方法及基于其的忆阻器 [发明],本发明公开了SrBi＆lt;subgt;2＆lt;/subgt;Ta＆lt;subgt;2＆lt;/subgt;O＆lt;subgt;9＆lt;/subgt;单晶超薄膜的制备方法及基于其的忆阻器，利用Pt薄膜作为缓冲结构通过激光分子束外延(L‑MBE)技术制得了SrBi＆lt;subgt;2＆lt;/subgt;Ta＆lt;subgt;2＆lt;/subgt;O＆lt;subgt;9＆lt;/subgt;(SBT)单晶超薄膜，并构建了基于SBT单晶超薄膜金属‑铁电‑金属(MFM)结构的铁电隧道结(FTJ)器件，具有严格的沿平面外方向极性翻转的能力，并具有较高的隧道电阻效应(TER，2145％)。与SBT多晶厚膜集成的器件相比，基于SBT单晶超薄膜的FTJs缩短了至少两个数量级的非易失性内存编程时间，在类生物突触人工模拟方面体现了优越的纳秒超快响应时间、更长的可塑性持续时间、10＆lt;supgt;6＆lt;/supgt;次开关疲劳稳定性，为小尺寸单晶超薄FTJ器件及其阵列系统应用于下一代新型疲劳稳定和快速响应的便携式电子设备提供了实验基础。
G11C29/44  ,存储单元的故障检测电路及方法、功能芯片 [发明],本申请涉及故障检测领域，公开了一种存储单元的故障检测电路及方法、功能芯片，故障检测电路包括：第一检测电路，与存储单元连接，用于在存储单元运行阶段，对存储单元进行奇偶校验和/或ECC校验；第二检测电路，与存储单元或者第一检测电路连接，用于在存在连续报错的情况下，对存储单元进行MBIST校验；控制模块，与第一检测电路和第二检测电路连接，用于控制第一检测电路和第二检测电路与存储单元的连通关系，以及接收奇偶校验结果、ECC校验结果和MBIST校验结果，并根据奇偶校验结果、ECC校验结果和MBIST校验结果确定存储单元的故障区域。这样，可以避免在故障区域内进行读写数据，提高了存储单元应用的可靠性。
G11C5/00  ,一种用于存储处理器固件的芯片及其制造方法、电子设备 [发明],本申请实施例提供一种用于存储处理器固件的芯片及其制造方法、电子设备，能够解决固件存储装置的工作状态不能实时监控的技术问题。该用于存储处理器固件的芯片包括：衬底；存储单元，设置在衬底上；第一传感器层，包括第一物理层、第一信号处理层和第一应用层；第一物理层设置在存储单元背离衬底的一侧；第一信号处理层设置在第一物理层背离存储单元的一侧；第一应用层设置在第一信号处理层背离存储单元的一侧。处理器固件上的第一传感器层中传感器的数据，可以通过数据接口传递出去。传感器数据能够在计算设备的引导过程期间或者在没有操作系统的计算设备上的使用获得，可以实时获取存储单元的信息，实时监控固件存储装置的工作状态。
G11C29/12  ,DDR和NAND同时老化的方法、装置及计算机设备 [发明],本发明实施例公开了DDR和NAND同时老化的方法、装置及计算机设备。所述方法包括：系统上电时，初始化主控核以及NAND控制器，并初始化内存以及DDR；由主控核进行DDR老化，同时利用NAND控制器对NAND进行老化读写擦调度。通过实施本发明实施例的方法可实现缩短DDR老化所占用的时间，也能优化NAND的老化时间。
G06F13/38  ,应用于SSD的带内串口实现方法及装置 [发明],本发明提供了一种应用于SSD的带内串口实现方法及装置，用于主机与SSD的交互，所述方法包括：S1、将SSD的工作模式切换至DEBUG模式；S2、注册带内串口的数据接收和数据发送的函数；S3、获取封装有输入数据的指令；S4、解析所述指令，获得对应的内部符号表；S5、根据对应的内部符号表调用对应的函数；S6、执行所述函数对应的命令。本发明的有益效果在于：提供了一种无需在硬件上做改动，无需添加额外的硬件设备即可实现主机端与SSD通过串口通讯的方法，减少了工作量，降低了人力成本，提高了开发效率。
G11C13/00  ,可配置多比特的存算一体阵列、存算一体芯片及电子设备 [发明],本发明提供一种可配置多比特的存算一体阵列、存算一体芯片及电子设备，当存算单元被配置为低阻态权重结构时，存算单元的输入为低电平数据信号或高电平数据信号，输出均为低阻态；当存算单元被配置为高阻态权重结构时，存算单元的输入为低电平数据信号，输出为低阻态；输入为高电平数据信号，输出为高阻态，从而实现0，1之间的乘法逻辑，结合阵列控制逻辑和多比特的数据输出单元，实现多比特计算。
G11C29/50  ,固态硬盘的功耗自动化测试方法、系统和计算机设备 [发明],本申请涉及一种固态硬盘的功耗自动化测试方法、系统、计算机设备和存储介质，其中该方法包括：测试机获取下发的测试任务并通过运行脚本自动执行所述测试任务；待所述测试任务执行完成后通过脚本主动向功耗机发送socket请求；所述功耗机获取socket请求并通过脚本自动将功耗数据上传至文件服务器；所述测试机通过脚本自动获取文件服务器的功耗数据并进行解析；将解析好的功耗数据填到报告模板中生成测试报告。本发明将SSD功耗测试的全流程实现了自动化无人值守，极大地提高了测试效率以及测试的实时性。
G11C29/56  ,具有动态自我优化能力的待测组件测试系统及方法 [发明],本发明公开了一种具有动态自我优化能力的待测组件测试系统及方法，属于测试领域，所述系统包括多个检测装置、控制装置及移载装置；所述方法包括检测步骤S1、记录步骤S2和顺序调整步骤S3；本发明可以大幅提升检测装置找出多个待测组件中的不良品的速度，从而大幅提升整体检测的效能。
G11C29/10  ,非线性修调输出电路、输出方法、存算芯片、电子设备及程序产品 [发明],本发明提供一种非线性修调输出电路、输出方法、存算芯片、电子设备及程序产品，可以适用于不同的输出精度和不同介质、不同架构的存算一体芯片，以适应不同的应用程序场景，具有超高适用性。特别适用于存算一体神经网络加速，可应用于边缘端以及其他AI场景，更好地满足大规模数据处理需求。其中利用充电单元完成充电的时间参数值，查表获得存算阵列每列的输出数据；输出单元根据每列的所述输出数据移位相加得到特定位的多比特数据，输出单元还根据得到的其他所述特定位的多比特数据进行移位相加后得到最终输出数据，解决了由于非线性导致的读取错误的问题。
G09G3/20  ,栅极驱动电路及显示面板 [发明],本申请公开了一种栅极驱动电路及显示面板，该栅极驱动电路包括移位寄存器，该移位寄存器包括第一反相器和第二反相器，第一反相器根据低频控制信号在第一时段中输出与上拉节点的电位反相的第一控制信号；第二反相器根据低频控制信号、高电位信号在第二时段中输出与上拉节点的电位反相的第二控制信号，通过同一低频控制信号控制第一反相器、第二反相器，不仅可以控制第一反相器、第二反相器在不同时段中分时工作，而且减少了低频控制信号的数量，也减少了传输该低频控制信号的传输线，能够减少边框占用空间的同时降低了功耗。
G11C16/10  ,存储器件 [发明],本申请公开一种存储器件，包括主控、外围电路以及存储阵列，主控、外围电路以及存储阵列共同集成在同一颗芯片内，主控与所外围电路电连接，且主控与外围电路位于同一层，存储阵列与外围电路电连接，且存储阵列不与外围电路以及主控位于同一层。本申请相较于现有技术，不需要将主控单独集成为一颗芯片，也不需要将外围电路以及存储阵列再单独集成为一颗芯片，而是将主控、外围电路以及存储阵列通过芯片设计，共同集成为一颗芯片，因此缩小了主控、外围电路以及存储阵列所占用的面积，同时不需要利用金属线来进行连接，因此可以提高存储器件的传输速度，并减少存储器件所占用的空间，有利于存储器件的小型化。
G11C29/50  ,一种存储芯片系统级测试机自动温控系统 [发明],本发明公开了一种存储芯片系统级测试机自动温控系统，包括工控机、网络继电器、电磁继电器开关、电气保护开关，工控机的信号输出端和网络继电器的信号输入端连接，网络继电器的信号输出端和电磁继电器开关的信号输入端连接，电磁继电器开关的信号输出端和测试单元的信号输入端连接，通过开发新的温度控制程序、配合网络继电器、电磁继电器开关、三相电气保护开关、电源线若干、网线若干组成温度自动控制系统，来实现存储芯片系统级测试机的温度自动控制功能，解决存储芯片系统级测试机温度无法自动控制和手动开关作业量大及人员防呆问题。
G11C29/56  ,用于智能卡存储器的测试装置、测试系统及测试方法 [发明],本申请涉及芯片测试技术领域，公开一种用于智能卡存储器的测试装置、测试系统及测试方法。用于智能卡存储器的测试装置包括测试总板、多个测试模块和控制模块。测试总板多个测试模块，设置于测试总板，测试模块包括安装槽，安装槽用于安装智能卡存储器；控制模块，设置于测试总板，控制模块用于控制智能卡存储器进行测试运行。采用本公开提供的测试装置，智能卡存储器通过安装于安装槽实现与测试总板进行电连接，进而降低了对智能卡存储器的封装形式的要求和封装难度，进而降低了生产成本。并且采用本公开提供的测试装置简化了测试流程，缩短了测试周期，提升了测试效率。
G11C29/08  ,基于内置E-Fuse存储器的芯片测试方法、芯片 [发明],本发明公开了一种基于内置E‑Fuse存储器的芯片测试方法、芯片，该方法包括：在进入OS测试后，检查E‑Fuse是否已完成烧录；如果未完成烧录，则对芯片进行基础校准，确定待烧录数据，将所述待烧录数据烧录至E‑Fuse；如果已完成烧录、或者烧录所述待烧录数据至E‑Fuse后，则进行功能测试。利用本发明方案，可以在ATE量产测试中使内置E‑Fuse存储器的芯片支持重复性测试，实现对不良品的回收测试，从而可以规避误放风险，避免不必要的良率损失。
G11C29/16  ,存储体故障定位控制电路、存储体自测试系统和设备 [发明],本申请涉及一种存储体故障定位控制电路、存储体自测试系统和设备。内部状态机基于数据移位使能信号、自测试时钟信号和自测试复位信号进行状态转换，输出时钟信号和使能信号。输出数据移位器根据时钟信号、使能信号和自测试复位信号，对数据输入信号进行移位操作。控制信号移位器根据使能信号和自测试复位信号，通过内部逻辑处理输出自测试使能信号。与门模块用于逻辑与操作，输出观测结果信号。自测试使能信号用于控制自测试模式的启用或禁用，观测结果信号用于定位存储体故障。实现了对存储体故障定位的控制电路，并且实现了对自测试使能信号进行灵活的配置，从而调整测试的粒度。
G11C17/18  ,Efuse控制方法、控制器、电子设备及存储介质 [发明],本发明提供了一种Efuse控制方法、控制器、电子设备及存储介质，属于集成电路技术领域。该方法包括：接收高级外设总线APB信号，并解析APB信号得到读写控制信号；解析读写控制信号，得到读写控制指令和读写控制指令对应的操作地址；在读写控制指令指示对目标Efuse存储器进行烧写的情况下，对目标Efuse存储器中操作地址对应的至少一个比特位进行烧写，目标Efuse存储器为已在测试场景下经过烧写的Efuse存储器。该方法能够在测试场景下对Efuse存储器进行烧写之后，不通过测试设备，对Efuse存储器进行补充烧写。
G11C29/12  ,存储器性能测试方法、装置、可读存储介质及电子设备 [发明],本发明提供了一种存储器性能测试方法、装置、可读存储介质及电子设备，通过在测试过程的引导加载阶段启动存储器，并设置存储器的运行模式，能够通过切换存储器的运行模式使得存储器处于最高速率模式，再通过对存储器进行全盘顺序写以确保存储器进入稳态后，对存储器再进行全盘随机写，使得存储器内数据碎片化，保证存储器在最佳的运行模式下同时考虑存储器实际使用过程中的稳态和碎片化数据进行测试，从而能够反映存储器在实际工作中的最佳状态，更能够体现出存储器的真实性能。
G11C5/06  ,存储器的布线结构及存储器 [发明],本公开涉及半导体技术领域，提供一种存储器的布线结构及存储器，存储器的布线结构包括：第一运算单元被配置为，接收初始控制信号和第一使能信号并生成第一控制信号；第二运算单元被配置为，接收初始控制信号和第二使能信号并生成第二控制信号；信号处理单元被配置为，接收并分别处理初始控制信号、第一使能信号和第二使能信号；第一传输单元，且第一传输单元和信号处理单元共同被配置为，将初始控制信号分别传输至第一运算单元和第二运算单元，使第一运算单元和第二运算单元各自接收的初始控制信号的延时的差值小于预设阈值。本公开至少有利于提高布线结构的传输性能，以及有利于降低布线结构所占用的布局空间。
G11C11/54  ,信息的DNA存储、读取方法及装置 [发明],本发明公开了一种信息的DNA存储、读取方法及装置，其中该方法包括：将待存储数字信息转换为DNA序列信息；使用基于喷墨原理的亚磷酰胺核苷酸的合成方法对DNA序列在原始DNA芯片上按照预设空间位置进行合成；将合成了DNA序列的芯片进行封装后保存；对合成了DNA序列的芯片上的待读取区域进行去封装操作；通过喷墨原理的方法向去封装操作后的序列芯片上的待读取区域添加测序用的荧光单体试剂，获得DNA序列信息及其空间位置；根据空间位置解码DNA序列得到原始数字信息。本发明可以基于喷墨打印技术和空间位置直接寻址的DNA存取，实现DNA存取环节的集成化，降低了DNA数据存取成本，提高了信息存取效率。
G11C16/10  ,数据写入方法、存储器存储装置及存储器控制电路单元 [发明],本发明提供一种数据写入方法、存储器存储装置及存储器控制电路单元。所述方法包括：获得写入指令；根据所述写入指令，将写入数据中的第一数据写入至多个字元线中的目标字元线的目标实体单元；以及在写入所述第一数据后，在所述目标字元线内具有排列在所述目标实体单元后的空白的一或多个实体单元时，选择分别位于一或多个又一目标字元线内的一或多个又一目标实体单元；以及将所述写入数据中接续在所述第一数据后的第二数据写入至所选择的所述一或多个又一目标实体单元，其中所述一或多个又一目标字元线排列在所述目标字元线后。
G11C29/42  ,存储设备的筛选方法、装置、终端设备和存储介质 [发明],本申请适用于存储技术领域，提供了一种存储设备的筛选方法、装置、终端设备和存储介质。上述存储设备的筛选方法包括：对待筛选NAND Flash颗粒进行多种一致性测试，得到对应的多种一致性数据；根据每种一致性数据，对待筛选NAND Flash颗粒进行等级划分，得到待筛选NAND Flash颗粒的一致性等级；基于一致性等级对待筛选NAND Flash颗粒进行筛选。本申请实施例通过对待筛选NAND Flash颗粒进行多种一致性测试，而不像相关技术中只对NAND Flash颗粒进行ECC测试，因此经过本申请实施例筛选出来的NAND Flash颗粒一致性更好，可以满足车规级存储设备的一致性要求。
G11C29/44  ,存储设备的修复方法、装置、终端设备和存储介质 [发明],本申请适用于存储技术领域，提供了一种存储设备的修复方法、装置、终端设备和存储介质。上述存储设备的修复方法包括：对存储设备进行故障分析，得到分析结果；当分析结果为故障时，对存储设备进行扫描，得到扫描结果；基于扫描结果确定存储设备中的损坏物理块以及完好物理块；将应用固件写入完好物理块。本申请实施例在存储设备的分析结果为故障时，通过扫描确定存储设备的损坏物理块以及完好物理块，并将应用固件写入至完好物理块，从而完成对故障的存储设备的修复。对于难以替换的存储设备，本申请实施例可以对其进行修复，从而提升了存储设备的可靠性。
G06F11/22  ,一种SSD硬盘芯片的多接口RDT测试设备及其测试方法 [发明],本发明涉及芯片测试技术领域，公开了一种SSD硬盘芯片的多接口RDT测试设备及其测试方法，其中，一种SSD硬盘芯片的多接口RDT测试设备，包括壳体、滑动连接在壳体内壁上的限位机构、连接在壳体内壁上的调节机构以及滑动连接在壳体内壁上的自调节检测机构；本发明只需要将待测硬盘芯片按照设定方向放置于限位框架的限位槽中即可进行自动化夹持并调整待测硬盘芯片接口的位置，以适配自调节检测机构与其进行连接，并可调节两侧夹持力均为设定压力值，且在连接时，自调节检测机构可与不同位置处的硬盘芯片接口进行先后连接，无需将硬盘芯片放置在固定位置进行手动限位，可有效提高设备测试的效率。
G06F13/16  ,一种改进的带纠错码校验功能的SRAM控制器 [发明],本发明涉及一种改进的带纠错码校验功能的SRAM控制器。控制器包括：高级高性能总线，被配置为连接处理器、内存和高速外设之间的通信；带数据缓存器的控制器模块，被配置为执行高级高性能总线接口与SRAM接口的时序转换，以及执行带数据缓存器的SRAM读取和写入控制；纠错码校验模块，被配置为执行纠错码校验；SRAM模块，被配置为包含多个SRAM单元。本发明提供的一种改进的带纠错码校验功能的SRAM控制器，在控制器模块中增加了数据缓存器，相比现有的电路结构能大幅提升读写效率。
H10B63/00  ,一种半导体存储单元及其阵列结构 [发明],本发明一种半导体存储单元及其阵列结构，属于半导体和CMOS混合集成电路技术领域。本发明半导体存储单元包括NMOS管N1、NMOS管N2和存储器件R，其中，N1的漏极连接N2的漏极，形成共用结构，N1的源极和N2的源极都连接源线SL，N1栅极接字线WL1、N2栅极接字线WL2，存储器件R一端接位线BL，另一端接N1、N2漏极连接处；将该存储单元沿横向、纵向重复排列成阵列结构，其中，同一行存储单元共用一条源线SL、共用一条位线BL，同一行上相邻存储单元的相邻NMOS管的源极相连至该行源线SL，同一列存储单元共用两条字线。本发明可以有效降低存储单元面积，提高存储阵列的密度。
G06F30/367  ,一种面向阻变存储器的高精度阵列模拟方法 [发明],本发明公开一种面向阻变存储器的高精度阵列模拟方法，属于集成电路技术领域。本发明针对不同的操作引入了不同的操作成功率，根据从数字控制电路接收到的阵列操作信号，利用随机数生成函数对相应操作的随机数变量进行赋值，并与相应的操作成功率常数进行比较，如果满足成功率条件，则应用于模拟ReRAM阵列的多维数组会成功被更新。本发明可以验证阻变存储芯片数字控制电路的功能正确性并实现芯片完整的读写操作过程，从而能够及时发现寄存器传输级代码或电路设计中存在的错误，缩短芯片研发周期，并大幅度增加芯片流片成功的几率，极大地提高了阻变存储器芯片设计的可靠性。
H10B61/00  ,磁随机存储器结构及其形成方法、电路及其工作方法 [发明],一种磁随机存储器结构及其形成方法、电路及其工作方法，其中结构包括：衬底；位于所述衬底表面的第一自旋轨道矩层；位于所述第一自旋轨道矩层表面的磁隧道结，所述磁隧道结包括第一铁磁层、第二铁磁层、以及位于所述第一铁磁层和所述第二铁磁层之间的势垒层，所述第一铁磁层位于所述第一自旋轨道矩层表面，所述第一铁磁层的磁矩方向和所述第二铁磁层的磁矩方向平行或反平行；位于所述磁隧道结表面的第二自旋轨道矩层，单个磁随机存储器结构作为存储单元，可以实现异或逻辑，利于精简化BNN电路。
G11C29/56  ,一种固态硬盘的测试方法、装置、设备及介质 [发明],本发明公开了一种固态硬盘的测试方法、装置、设备及介质，涉及存储技术领域。在测试时先开启待测试空间的随机写区域模式，然后对开启的随机写区域模式的各当前待测试空间执行写操作校验、读操作校验，实现了对分区管理命名空间的固态硬盘的随机写区域功能的测试；先对小于空间总数量的第一预设数量的待测试空间进行测试，由于实际中所有的空间不可能同步执行写操作、读操作，因此，该测试方法更符合用户的实际使用场景；对第一预设数量的当前待测试空间并发执行随机写操作校验、随机读操作校验，相比于非并发的场景，本发明是一种大压力下的稳定性测试，使得通过大压力下的稳定性测试，提升产品的整体质量，提高用户使用固态硬盘时的体验感。
G06F3/06  ,存储器分组方法、装置、电子设备及存储介质 [发明],本发明提供一种存储器分组方法、装置、电子设备及存储介质，涉及芯片测试技术领域；其中方法包括：基于芯片中各存储器对应的时钟域信息、坐标信息及预设分组参数，将各存储器划分为M个第一存储器组；每一个第一存储器组中包括至少一个第一存储器；针对每一个第一存储器组，基于各第一存储器对应的存储器名称及预设参数值，对第一存储器组进行分组，得到N个目标存储器组。通过上述方法，可以不借助任何EDA工具，实现对芯片中各存储器进行分组，避免了使用EDA对各存储器进行分组所产生的运算时间，提高了对存储器进行分组的效率，同时也实现了对存储器分组效果的优化。
G11C16/08  ,一种TLC最优读电压确定方法及装置 [发明],本发明属于数据存储技术领域，提供了一种TLC最优读电压确定方法及装置，其中方法包括：根据当前字线的7个读电压将字线划分为8个电压区间；依次用字线的其中一个读电压作为当前读电压对字线执行读操作；其中，读操作通过配置SLC读模式，或者level‑read模式实现；获取当前读电压读取到的字线的bit0个数和bit1个数；根据bit0个数和bit1个数，计算位于电压区间内被读为0的cell个数和被读为1的cell个数；确定当前读电压Vi和目标最优读电压Vir之间的存储单元相差数量；根据存储单元相差数量，确定当前读电压Vi移动至目标最优读电压Vir的方向和距离。本发明可以以很少的读取次数找到各电压区域的最优读电压，降低寻找和计算时间。
G11C16/14  ,基于EEPROM的数据处理电路 [发明],本发明提供一种基于EEPROM的数据处理电路，涉及集成电路技术领域，电路包括数据转存模块；数据转存模块包括：第一反相器、第二反相器、第一NMOS管、第二NMOS管、第一PMOS管和开关模块；本发明利用头尾相接的第一反相器和第二反相器对输入数据起锁存作用，减少了输入数据中的小尖刺，提高了输入数据处理的准确性，在对数据进行锁存后控制第二NMOS管或第一PMOS管择一导通，进而将锁存的数据从数据转存模块的输出端输出，第二NMOS管或第一PMOS管与数据转存模块的输出端之间还设置有开关模块，通过第一控制信号控制其导通或断开，进而控制是否将转存的数据输出，可以有效提高转存地址的准确性。
G11C29/56  ,固态硬盘量产测试控制设备STB板 [发明],本发明公开了固态硬盘量产测试控制设备STB板，属于固态硬盘测试领域，包括分解软件，分解软件的设计模块如下：嵌入式操作系统模块、SATA接口LED显示控制模块、SATA接口电压通断控制和调整控制模块、SATA接口电压，电流监控采集模块、与上位机交互控制的串行通讯模块；本发明固态硬盘量产测试控制设备STB板，通过明确固态硬盘量产测试控制设备STB板产品设计规格需求、用户使用操作步骤和软件实现的详细流程，不仅能够优化测试流程和效果，提高工作效率，同时也能够对固态硬盘进行更全面的检测。
G11C29/36  ,非易失性存储器测试方法及装置、电子设备和存储介质 [发明],本公开涉及一种非易失性存储器测试方法及装置、电子设备和存储介质，所述方法包括：在存储器验证平台对获取的寄存器表格进行处理得到寄存器模型及目标寄存器的多种属性，所述寄存器表格中包括寄存器的通用属性；利用所述目标寄存器的属性对所述寄存器模型进行更新，得到更新后的寄存器模型；利用所述更新的寄存器模型及所述目标寄存器的至少一种属性得到所述目标寄存器的参考模型；利用所述参考模型对所述目标寄存器进行测试，得到测试结果。本公开实施例可以实现对所述目标寄存器的针对性、高效测试。
G09G3/32  ,移位寄存器、驱动电路、驱动方法和显示装置 [发明],本公开提供了一种移位寄存器、驱动电路、驱动方法和显示装置，涉及显示技术领域。该移位寄存器包括：输入电路，被配置为在来自第一时钟端的第一时钟信号的控制下，将第一电源端的第一电源电压提供至第一节点，将来自输入端的输入信号提供至第二节点；控制电路，被配置为在来自第一使能端的第一使能信号的控制下，将第二节点的电位提供至第三节点，在第二使能端的第二使能信号的控制下，将第二节点的电位提供至第四节点；以及输出电路，被配置为在第一节点、第二节点、第三节点和第四节点的电位的控制下，通过输出端输出信号。
G11C29/12  ,一种启动时进行引脚内建自测试的芯片 [发明],本发明提供一种启动时进行引脚内建自测试的芯片，其包括：边界扫描链；测试访问端口控制器，其与测试数据输出引脚和测试数据输入引脚相连；锁相环，其在芯片上电后启动，在锁相环锁定后，使得启动模式信号有效；第一多路选择器，其包括接收锁相环输出的时钟信号的第一输入端、与测试时钟引脚相连的第二输入端、与测试访问端口控制器相连的输出端和接收启动模式信号的控制端；引脚特征寄存器；引脚状态寄存器；比较单元，其包括与边界扫描链中的最后一个边界扫描单元相连的第一输入端、与引脚特征寄存器相连的第二输入端和与引脚状态寄存器相连的输出端。与现有技术相比，本发明可以实现高可靠性的芯片pad自测试，大大提高系统的整体安全性。
G11C11/4063  ,三维堆叠存储器架构及其处理方法、存储器 [发明],本公开的实施例提供一种三维堆叠存储器架构及其处理方法、存储器。所述三维堆叠存储器架构包括：N个存储阵列层，每个存储阵列层包括M个存储阵列、H个RAS反馈电路及M个硅通孔；逻辑控制层，N个存储阵列层沿竖直方向依次堆叠在逻辑控制层上。每个存储阵列层中的M个存储阵列划分为H个存储阵列组，分别对应连接于该层中的H个RAS反馈电路；在每个RAS反馈电路对应连接的存储阵列组中，仅存在一个存储阵列与逻辑控制层之间传输RAS反馈信号；在同一垂直方向上相同的存储阵列中，仅存在一个存储阵列与逻辑控制层之间传输RAS反馈信号；相邻存储阵列层中的RAS反馈电路之间通过硅通孔连接至逻辑控制层；，且当M/N有余数时a=1，当M/N无余数时a=0。
G09G3/20  ,移位寄存器单元、栅极驱动电路、显示面板及显示装置 [发明],本发明提供了一种移位寄存器单元、栅极驱动电路、显示面板及显示装置。移位寄存器单元包括下拉控制单元及下拉单元，下拉控制单元及下拉单元包括至少一输出低电位的晶体管，晶体管包括：有源层，位于基板的一侧；栅金属层，位于有源层远离基板的一侧；屏蔽金属层，位于有源层靠近基板的一侧，屏蔽金属层与栅金属层在基板上的垂直投影有交叠，且屏蔽金属层与栅金属层电连接。本发明通过将移位寄存器单元中的下拉控制单元及下拉单元中输出低电位的晶体管设计为顶底双栅结构，使各晶体管在输出低电平信号时其阈值电压在正常范围，减小移位寄存器单元输出低电位时的台阶的高度，使移位寄存器单元输出信号波形正常，提高显示面板的显示效果。
G11C11/408  ,译码屏蔽电路及存储器 [发明],本申请提供一种译码屏蔽电路及存储器，包括：译码电路，接收命令信号，用于对命令信号进行译码，获得译码信号；命令信号基于片选信号和命令地址信号获得；控制电路，接收时钟信号和屏蔽指示信号，用于当屏蔽指示信号处于无效状态时，输出时钟信号；以及当屏蔽指示信号处于有效状态时，不输出时钟信号；输出电路，耦接于译码电路和控制电路，用于响应于控制电路输出的时钟信号，输出译码电路输出的译码信号。本方案能够提高译码的准确性和可靠性。
G11C7/16  ,一种使用输入RS232协议、无需插SD卡的语音板 [发明],本发明公开了一种使用输入RS232协议、无需插SD卡的语音板，属于电梯设备技术领域，包括电源电路、RS232电路、语音芯片电路、存储模块电路、Type‑C电路和功放电路；存储模块电路与电源电路连接，语音芯片电路与电源电路连接，RS232电路与语音芯片电路连接；Type‑C电路与语音芯片电路协议通讯；语音芯片电路与功放电路连接。通过上述方式，本发明的语音板体积更小，解决了传统语音板体积庞大且昂贵的问题，有利于减少语音板的生产成本。本发明为了很好地适配市面上大部分的主控板，本发明将语音板的数据输入协议设计成标准协议RS232，有利于实现一板多用，只要主控电路板留有RS232端口，都能通过发送RS232数据协议来控制本发明的语音板的音频输出。
G11C29/12  ,用于确定Flash存储器的基准电流的方法及装置、Flash存储器 [发明],本申请涉及芯片测试技术领域，公开一种用于确定Flash存储器的基准电流的方法，包括：获得Flash存储器上电运行阶段每一单比特所对应的第一电流；根据第一电流对每一单比特进行失效验证，确定Flash存储器中接近失效的目标单比特；将目标单比特的基准电流调整为独立基准电流。该方法能够避免出现单比特失效的情况，有利于提高Flash存储器擦写性能验证的有效性，延长芯片的使用寿命。本申请还公开一种用于确定Flash存储器的基准电流的装置及Flash存储器。
G11C29/42  ,一次可编程存储器、读写方法以及DRAM存储设备 [发明],本发明的一次可编程存储器用于DRAM存储设备的修复信息的保存，包括一次可编程阵列、以及多个本地寄存器，在将所述一次可编程阵列中所存储的所述修复信息发送至多个所述本地寄存器之前，通过ECC功能对所述修复信息进行校验纠正。
G11C11/408  ,信号处理电路、存储器 [发明],本公开实施例提供了一种信号处理电路、存储器，该信号处理电路包括：命令地址采样电路，用于每间隔半个外部时钟周期对初始命令地址信号进行至少两次采样处理，得到至少两个命令地址信号，并将所述至少两个命令地址信号同步输出；所述初始命令地址信号包括N个命令地址子信号，N小于所述半导体存储器的命令地址引脚个数M，M为N的整数倍。如此设置，针对半导体存储器进入电路探针测试模式，可供传输的命令地址引脚数量减半时，信号处理电路此时可对CA信号进行正确采样和译码。
G11C5/14  ,一种基于Type-C供电的机载测试数据存储装置及数据卸载方法 [发明],本发明属于飞行试验机载测试技术领域，尤其涉及一种基于Type‑C供电的机载测试数据存储装置及数据卸载方法。本发明具有SATA和Type‑C两种接口，采集器可通过该装置的SATA接口实现采集数据的写入和存储；外场检查装置可通过Type‑C接口实现采集数据的现场卸载，无须拔盘；该装置的两种接口能够实现对存储盘的双主控读写控制。
G11C7/12  ,存储器 [发明],本公开实施例提供一种存储器。存储器包括第一感测放大器和第二感测放大器。第一感测放大器被配置为，响应于处于有效状态的存内计算使能信号，且基于第一位线的电压电平在共享电荷前后是否增加，将第一位线上的信号放大为第一信号；第二感测放大器被配置为，响应于处于有效状态的存内计算使能信号，且基于第二位线的电压电平在共享电荷前后是否增加，将第二位线上的信号放大为第二信号。若第一位线上的电压电平在共享电荷前后未增加，则第一信号为逻辑0，第二信号为第一数据以及第二数据的异或运算结果；若第一位线上的电压电平在共享电荷前后增加，则第一信号为逻辑1，第二信号的反相信号为第一数据以及第二数据的异或运算结果。
H10B61/00  ,一种自旋轨道矩-磁性随机存储器 [发明],本发明涉及一种自旋轨道矩‑磁性随机存储器，包括自下而上依次设置的自旋轨道矩材料层、选通器和基于合成铁磁体自由层的磁性隧道结，所述磁性隧道结包括自下而上依次设置的合成铁磁体自由层、非磁性势垒层和固定层，所述合成铁磁体自由层包括自下而上依次设置的第二磁性层、非磁性间隔层和第一磁性层。该自旋轨道矩‑磁性随机存储器可以实现低功耗、高速及高密度存储。
G11C29/56  ,一种固态硬盘在读写命令失败场景下的测试方法与装置 [发明],本发明公开了一种固态硬盘在读写命令失败场景下的测试方法与装置，包括：在量产流程执行完成后，将坏块表存储在固态硬盘闪存颗粒上的物理地址；在固态硬盘测试模块上安装固态硬盘并执行量产流程，执行完成后将固态硬盘写满全盘后进行掉电，取出闪存颗粒；将闪存颗粒安装至闪存测试操作模块上，根据选取的异常场景类型执行对应的操作；将闪存颗粒安装至固态硬盘测试模块上进行重新认盘测试，对该闪存颗粒对应的固态硬盘进行全盘读写并检验测试数据，同时检测固态硬盘是否出现读写失败的日志；检测固态硬盘在异常场景下能否正常工作。本发明对读写命令失败场景提前针对性的进行测试，能快速高效验证固态硬盘异常场景处理能力以及硬盘的可靠性。
G11C11/16  ,一种电场写入信息的磁电随机存储器 [发明],本发明公开一种电场写入信息的磁电随机存储器，涉及半导体技术领域，包括：从下到上依次设置的衬底层、铁电薄膜层和器件层；器件层包括：磁涡旋结构、电场电极和读取电极；电场电极与铁电薄膜层连接，电场电极用于向铁电薄膜层施加电场，使铁电薄膜层的铁电极化发生翻转，产生应变，利用应变驱动磁涡旋结构的磁化方向发生反转，使磁涡旋结构电阻大小发生改变，完成电场对磁信息的非易失性写入；本发明通过铁电薄膜层翻转，产生应变，利用应变驱动磁涡旋结构的磁化方向发生反转，改变磁涡旋结构电阻，完成电场对磁信息的非易失性写入，实现了对单个磁涡旋结构的精确调控，降低了存储信息写入的能耗，提高了信息存储密度。
G11C19/28  ,移位寄存器及其驱动方法、栅极驱动电路、显示装置 [发明],本公开实施例公开了一种移位寄存器及其驱动方法、栅极驱动电路、显示装置，移位寄存器可以包括：输入子电路，分别与信号输入端、第一电源端和上拉节点电连接，被配置为在信号输入端的信号的控制下，向上拉节点提供第一电源端的信号；输出子电路，分别与第一时钟信号端、级联信号端、信号输出端和上拉节点电连接，被配置为在上拉节点的信号的控制下，向级联信号端和信号输出端提供第一时钟信号端的信号；节点维持子电路，分别与第二时钟信号端和上拉节点电连接，被配置为通过第二时钟信号端的信号带动上拉节点；第一时钟信号端的信号和第二时钟信号端的信号互为反相信号。
G11C11/16  ,存储单元及其写入、读取、计算方法、存储器 [发明],一种存储单元及其写入、读取、计算方法、存储器，其中存储单元包括：第一字线以及第二字线；源极线以及位线；若干串联连接的存储模块，各所述存储模块包括输入端、第一端以及第二端，所述输入端用于接收输入信号，驱动所述存储模块，所述存储模块的第一端连接所述源极线，所述存储模块的第二端连接位线。通过在第一字线和第二位线之间接入若干串联连接的存储模块，且所述若干存储模块均连接至同一位线，实现在同一时间内控制若干存储模块的写入或读取操作，提高了存储单元的工作效率，进而实现了后续在进行卷积操作的过程中对多个输入数据和权重的同时写入以及计算，提高了存储器的计算并行度。
G06T11/20  ,一种闪存阈值电压分布图绘制方法、装置、设备及介质 [发明],本发明提供一种闪存阈值电压分布图绘制方法、装置、设备及介质，方法包括：根据闪存页的类型确定闪存页的单元格对应的读电压，根据读电压确定单元格阈值电压和单元格阈值电压对应的编码；从闪存页中读取原始存储数据并存储到对应的存储文件中，根据编码依次对存储文件中存储的原始存储数据进行解析，得到所有单元格对应的编程态；根据编程态计算每个单元格的默认读电压位置，根据默认读电压位置确定阈值读电压；统计每个阈值读电压对应的单元格数量，根据阈值电压和单元格数量绘制阈值电压分布图。本发明可以将闪存页的原始存储数据转换成单元格的编码态，根据编码态确定阈值电压，从而完成阈值电压分布图的绘制，使得绘制结果更加准确。
H03F1/02  ,应用于RRAM存算架构的多比特量化低延时电压灵敏放大器 [发明],本发明提供了应用于RRAM存算架构的多比特量化低延时电压灵敏放大器，包括电压采样模块、低位感应模块、低位检测模块以及锁存器；本发明通过引入两个参考电压作为比较基准，在一个量化周期内实现了2‑bit的数字信号输出，减少了传统电压灵敏放大器中参考电压切换和存储中间数据的工作状态，缩短了读取延时。
G11C29/54  ,基于行列扫描的ILV故障测试电路及测试方法 [发明],基于行列扫描的ILV故障测试电路及测试方法，涉及集成电路测试与可测性设计领域。本发明是为了解决现有针对ILVs的故障测试方法中多数方法电路占用面积大，而电路占用面积小的方法又无法对故障进行定位的问题。本发明输入移位寄存器的测试信号输入端作为所述ILV故障测试电路的测试信号输入端，输入移位寄存器的测试信号输出端分别与菊花链一一对应，输入移位寄存器的每个测试信号输出端均与其对应菊花链的测试信号输入端相连；输出移位寄存器的测试信号输出端作为ILV故障测试电路的测试信号输出端，输出移位寄存器的测试信号输入端分别与菊花链一一对应，输出移位寄存器的每个测试信号输入端均与其对应菊花链的测试信号输出端相连。
G11C11/16  ,基于SOT-MTJ的逻辑运算单元和实现逻辑运算方法 [发明],本公开提供了一种基于SOT‑MTJ的逻辑运算单元和实现逻辑运算方法，该单元包括：公共底电极以及多个磁性隧道结，每个磁性隧道结至少包括自由层、绝缘层、参考层以及顶电极；每个顶电极均接入一个对应的调控电压，以调控磁性隧道结的翻转电压阈值；公共底电极的一端接入第一输入电压，公共底电极的另一端接入第二输入电压，第一输入电压和第二输入电压之间的差值形成输入电压，以根据输入电压的大小和翻转电压阈值调整磁性隧道结的阻态。本公开通过具有公共底电极的多个磁性隧道结所组成的逻辑运算单元，实现SOT‑MTJ器件的高密度集成，并在公共底电极的输入电压写入情况配合调控电压的写入即可实现多种类型的逻辑运算。
G11C29/56  ,一种存储器性能的测试系统及测试方法 [发明],本发明提供了一种存储器性能的测试系统及测试方法，包括：测试温箱，被配置为调节测试的环境温度；至少一个测试板，位于所述测试温箱内，且被配置为其上通讯连接有待测存储器，以搭建对应的测试环境；以及处理器，通信连接于所述测试板，且被配置为获取所述环境温度与主机数据，对所有的所述待测存储器进行读写操作，以获取所有的所述待测存储器的性能值。通过本发明提供的一种存储器性能的测试系统及测试方法，能够同时对不同型号的存储器的性能进行测试。
G11C29/56  ,风量风向可控的NVMe SSD的高低温测试系统及方法 [发明],本发明涉及硬盘测试技术领域，且公开了一种风量风向可控的NVMe SSD的高低温测试系统及方法，包括热风风道；冷风风道；对热风风道和冷风风道进行循环控制的MCU芯片；分析系统；待测设备健康信息系统；环境信息系统、配置信息系统。分析系统的分析内容包括：测试类型、测试时长、测试预期功耗、测试功耗波动；待测设备健康信息系统的信息类型包括：设备预警温度，设备最高限制温度以及设备传感器当前温度，该风量风向可控的NVMe SSD的高低温测试系统及方法，针对多槽位NVMe SSD高低温测试设备提供任意槽位独立风量控制；独立风量控制由系统结合测试内容，环境信息，待测设备的性能参数，达到智能控制的效果。
G11C11/22  ,一种铁电随机存取存储器阵列及其控制方法 [发明],本发明提供了一种铁电随机存取存储器阵列及其控制方法，属于半导体存储器技术领域。本发明包括由基本阵列沿横向、纵向重复排列而成的总体阵列，基本阵列包括存储单元、字线、控制线、基本板线、总体板线、基本位线和总体位线，由存储单元沿横向、纵向重复排列成矩阵结构；存储单元包括一个晶体管和一个铁电电容器，晶体管的栅极接字线、漏极接位线、源极接铁电电容器上极板，铁电电容器下极板接板线。本发明还提供了对该铁电随机存取存储器阵列进行数据写入、数据读出和数据重写的控制方法。本发明层次化的设计方法，可以在不牺牲读出时间与读出窗口的前提下，增大铁电随机存取存储器阵列的规模。
G06F11/07  ,NAND Flash的存储纠错方法、设备及存储介质 [发明],本发明涉及硬盘纠错领域，公开了一种NAND Flash的存储纠错方法、设备及存储介质。该方法包括：读取预置计时器的计时数据，以及基于所述计时数据，对目标NAND Flash进行定时扫描处理，得到扫描数据；当所述扫描数据为异常时，则读取预置温度传感器的温度值，以及基于所述温度值、所述计时数据，对所述目标NAND Flash进行定向评估处理，得到NAND Flash状态数据；当所述NAND Flash状态数据为不稳定状态时，则根据预置读取重试表，对所述目标NAND Flash进行搬移纠错处理，得到纠错后的目标NAND Flash。在本发明实施例中，解决了现有的NAND Flash纠错方式提高了写放大因子降低了使用寿命的技术问题。
G11C29/56  ,注错测试系统、注错测试方法及相关装置 [发明],本申请实施例涉及存储设备应用领域，公开了一种注错测试系统、注错测试方法及相关装置，注错测试系统包括注错信息处理系统，注错信息处理系统包括主处理器和协处理器，通过主处理器用于根据注错信息中的命令错误类型，配置第一命令结构体中的错误类型标记位，并将第一命令结构体传输至协处理器，协处理器用于接收第一命令结构体，根据错误类型标记位更改操作状态中的第一标记位，或者更改闪存就绪状态中的就绪标志，以生成相应类型的擦除错误或编程错误，本申请能够根据需求灵活注入擦除错误或编程错误，并且无需批量规模测试就能稳定产生错误，从而提高注入擦除错误或编程错误的效率。
G11C29/56  ,一种固态硬盘的上下电测试方法、装置以及介质 [发明],本发明公开了一种固态硬盘的上下电测试方法、装置以及介质，应用于存储技术领域。该方法先获取待测固态硬盘的原本的第一数据，然后执行写命令以向待测固态硬盘中对应的测试区域写入写命令对应的第二数据；并在执行写命令的过程中对待测固态硬盘进行下电以及上电操作。在上电后，根据写命令的执行状态，使用第一数据和/或对应的第二数据对待测固态硬盘进行校验，以确定硬盘的状态，若校验结果不满足校验逻辑，则判定待测固态硬盘为非正常状态。这里使用第一数据和第二数据进行校验，根据校验结果与写命令的执行状态对应与否来确定硬盘状态，能够提高测试的准确性；当异常掉电后，能够根据校验报错位置确认发生掉电的位置，提高了测试的全面性。
G11C29/12  ,一种基于固态硬盘的存储块筛选方法、装置、设备及介质 [发明],本发明公开了一种基于固态硬盘的存储块筛选方法、装置、设备及介质，涉及计算机技术领域。该方法根据启动指令扫描固态硬盘中的全部存储块并建立故障存储块统计表；此时能够将出厂坏块的存储块的信息直接存储至故障存储块统计表中；向未被标记为故障存储块的存储块发起写数据操作并统计出现故障的存储块；更新故障存储块统计表；将新增坏块和假性坏块都存储至更新后的故障存储块统计表筛选存储块，直接规避新增坏块和假性坏块，以提高数据存储的稳定性；根据更新后的故障存储块统计表筛选存储块；当再次接收到启动指令时，调用更新后的故障存储块统计表；根据更新后的故障存储块统计表向未被标记为故障存储块的存储块发起写数据操作。
G11C7/10  ,不可更改数据的闪存芯片、固态硬盘SSD及其控制方法 [发明],本发明公开了不可更改数据的闪存芯片、固态硬盘SSD及其控制方法，属于半导体闪存芯片、固态硬盘设计制造的技术领域，该闪存芯片的控制电路包括：指令控制电路、擦除电路、自毁电路、地址计数器，所述指令控制电路用于接收并执行读数据、写数据和读计数器指令；所述擦除电路，用于初始化芯片时擦除全部存储页成空白状态；所述自毁电路用于永久地破坏所述擦除电路；所述地址计数器用于指定下一个可写入数据的空白存储页地址。通过对闪存芯片的全新设计或对闪存芯片内控制电路或对固态硬盘主控制器的局部改变，实现数据一旦被写入就不能改写或删除的目的。实施本发明制造的存储器，具有对计算机病毒和加密勒索攻击的物理免疫力。
G11C29/32  ,NAND Flash的扫描方法、设备及存储介质 [发明],本发明涉及硬盘扫描领域，公开了一种NAND Flash的扫描方法、设备及存储介质。该方法包括：对目标NAND Flash进行全盘预扫描处理，得到预扫描数据；根据预置特征值数据，对所述预扫描数据进行NAND Flash块查询处理，得到NAND Flash块地址；根据所述NAND Flash块地址，对所述目标NAND Flash进行测试处理，得到所述NAND Flash块地址对应的特征测试数据，以及根据所述特征测试数据，建立特征模型；根据预置历史标准数据库，对所述特征模型进行筛选处理，得到所述目标NAND Flash对应的产品分类。在本发明实施例中，解决了当前可靠性测试技术无法对不同的应用环境产品的稳定性进行有效筛选的技术问题。
G11C29/56  ,一种存储芯片的测试系统及测试方法 [发明],本发明涉及静态存储技术领域，特别涉及一种存储芯片的测试系统及测试方法。测试系统包括：接口模块，用以与主机之间进行数据传输；多个芯片测试座，用以安装待测芯片；信号补偿模块，用以对待测芯片输入测试信号；信号采集模块，用以采集待测芯片对测试信号的响应信号，并将响应信号反馈给信号补偿模块；中央处理模块，用以调节信号补偿模块上测试信号的参数，接收信号补偿模块上采集到的响应信号，并将响应信号通过接口模块传递给主机，以生成待测芯片的测试结果；以及电源模块，用以对芯片测试座、信号补偿模块、信号采集模块和中央处理模块供电。本发明可同时监控、测量多个待测芯片的产品质量，提高测试质量和测试效率。
G11C11/413  ,读取等待时间反馈电路、反馈方法 [发明],本发明公开一种读取等待时间反馈电路、反馈方法，包括两分频器，对第一和第二时钟信号分频生成两组分频信号对，两移位寄存器，根据两组分频信号对，对指令数据进行锁存，和生成两组时钟指针，两组时钟指针经过延时复制电路反馈，得到对应两组反馈时钟指针；两指令缓存单元，分别以时钟指针地址和反馈时钟指针为输入和输出指针地址还包括：判断触发器，该判断触发器由第二反馈时钟指针的首位进行触发，以第一分频信号或第二分频信号中的一路作为输入，生成判断信号；两个第一选择器，根据所述判断信号，各自响应分频数据信号，以择一选择指令缓存单元输出分频数据信号，在高频工作场景下，延长锁存时间的同时，解决时钟和数据信号不对应的问题。
G11C29/56  ,一种固态硬盘的故障检测装置和方法 [发明],本发明涉及固态硬盘故障检测技术领域，公开了一种固态硬盘的故障检测装置和方法，其中，一种固态硬盘的故障检测装置，包括工作平台、可拆卸式连接在工作平台上的限位夹具、设于工作平台上的三轴运动平台、连接在三轴运动平台上的连接端子、连接在连接端子上的连接板以及连接在连接板上的预检测机构；本发明可对每一组相邻金属引脚之间是否出现短接进行检测，可有效防止直接电连接检测导致的电路短路等情况出现，有效的提高了检测的安全性，可以有效的检测到相邻金属引脚之间是否存在短接情况，并可对出现短接的相邻金属引脚之间的区域进行擦拭，直至相邻金属引脚不再短接后再与相应检测设备电连接，可有效的降低因故障检测而导致的二次破损。
G11C29/56  ,注错测试系统、注错测试方法及相关装置 [发明],本申请实施例涉及存储设备应用领域，公开了一种注错测试系统、注错测试方法及相关装置，注错测试系统包括：注错信息传输系统，连接注错信息处理系统，用于在第一命令结构体的信息与注错信息匹配时，将注错信息赋予第二命令结构体，注错信息包括命令错误类型；注错信息处理系统，连接注错信息传输系统，用于根据第二命令结构体中的注错信息注入相应类型的读错误，命令错误类型与读错误均包括无法纠正错误、数据校验错误、空错误或读超时错误。本申请能够在注入读错误时，根据注错信息灵活注入相应类型的读错误，从而能够在触发各种具体类型的读错误下对相应的读错误处理流程进行验证，提高注错测试效率。
G01N29/44  ,基于FPGA的双像素超声全聚焦系统及实现方法 [发明],本发明公开一种基于FPGA的双像素超声全聚焦系统及实现方法，采用双口ram模块分别从双口ram模块中的两个端口同时存储相邻奇偶像素数据，将所有激发周期得到的超声数据进行叠加得到图像数据，完成全聚焦的过程。该系统在不增加FPGA片上存储器资源，不增加FPGA的成本。同时进行相邻两个聚焦像素点的计算，超声全聚焦帧率提升两倍。相对于单口ram，存储资源占用是一样的，双口ram的结构如图1所示，可以同时从A，B口读写数据。
G11C29/56  ,面向一次性可编程自动化芯片系统验证方法、装置及终端 [发明],本发明提供一种面向一次性可编程自动化芯片系统验证方法、装置及终端，通过当前版本的OTP存储器设计文档生成关闭位信息输入文件，且在为初始版本时基于关闭位信息输入文件生成所有模块关闭位的测试数据进行OTP的芯片系统验证，在为非初始版本时基于上一版本以及当前版本的关闭位信息输入文件确定发生变更的各模块关闭位的关闭位信息，获得所有模块关闭位的测试数据进行OTP的芯片系统验证。本发明可以从繁杂的设计文档中提取有效的信息，根据提取信息生成大量重复性的测试用例和测试平台代码。并且针对中间的设计版本，提取设计文档中OTP的改动项生成测试用例和生成测试平台代码片段，这样无论是设计初版还是中间改动版都可以实现自动化地生成测试用例和测试平台，缩短了项目中OTP的系统验证时间以及大大提高了验证的准确率。
G11C29/56  ,一种清空功能测试方法、装置、设备及介质 [发明],本发明公开了一种清空功能测试方法、装置、设备及介质，涉及固态硬盘存储技术领域。方案考虑到闪存中读命令、写命令和擦命令三种命令的特性，在生成清空功能测试项时提前设置好各种类型的命令的配置，以此作为FLUSH功能测试的条件。随后将清空功能测试项放入高命令槽和低命令槽中，从而实现FLUSH功能测试并得到测试结果。由于测试过程中不受人为因素干扰，能够避免人工参数设置导致的测试项重复，提高了测试效率。
G11C29/56  ,基于固态硬盘的异常返盘识别方法、装置和计算机设备 [发明],本申请涉及一种基于固态硬盘的异常返盘识别方法、装置、计算机设备和存储介质，其中该方法包括：当检测到固态硬盘失效时下发诊断命令；获取固态硬盘返回的诊断结果，判断所述诊断结果中是否包括硬件故障或软失效故障；若所述诊断结果中存在硬件故障则判定所述固态硬盘需要返回维修；若所述诊断结果中仅存在软失效故障则对所述固态硬盘启动翻新命令进行翻新。本发明针对失效盘进行在线诊断，给出诊断结果例如：电容是否正常、DDR UNC次数、固件备份故障、系统坏块超门限、数据重建异常、格式化异常等，对于可翻新的异常进行快速翻新，有效地降低了盘维护成本。
G11C5/14  ,一种用于SSD固态硬盘的上电回路 [发明],本发明提出一种用于SSD固态硬盘的上电回路，通过RC延时电路和电源芯片的欠电压保护电路，控制电源的上电启动时间，保证上电过程中不发生不稳定性震荡；通过GPIO控制系统启动，满足调试和重启需求。通过GPIO控制NAND电源上电时间，待主控和DDR完成上电后在启动，使NAND芯片的工作更稳定可靠；通过电源的缓启功能，对输出电压的上升速度进行控制，避免启动过程中的大电流尖峰；通过电源芯片的EN使能输入引脚和PG输出引脚控制时序，多电源协同工作用以满足模块内部和模块之间的时序要求。
G06F21/79  ,一种非易失性存储设备数据销毁的方法及装置 [发明],本发明涉及数据存储处理的技术领域，且公开了一种非易失性存储设备数据销毁的方法及装置，所述装置包括非易失性存储器待销毁数据确定模块、非易失性存储器待销毁数据存储信息管理模块、非易失性存储器销毁执行模块；通过使用待销毁数据具体对象数据和模拟退火算法精确快速搜索出待销毁数据在非易失性存储器内部的存储地址ID，为后续快速准确识别非易失性存储器内部待销毁数据提供数据支撑；将非易失性存储器内部待销毁具体对象数据与存储地址ID数据依据编号精确匹配并利用数据识别算法搜索待销毁数据并执行数据销毁覆写动作，实现非易失性存储器内部待销毁数据点对点灵活处理，提高非易失性存储器数据销毁处理的安全性。
G11C29/08  ,快闪存储器的质量分析方法、装置、电子设备及介质 [发明],本发明提供了一种快闪存储器的质量分析方法、装置、电子设备及介质，包括如下步骤：对待测试的快闪存储器中的闪存块进行编号，以生成每个闪存块的编号数据，基于预设的分组规则，对闪存块进行分组处理，以生成多个闪存块组，分组规则包括闪存块组的数量以及每个闪存块组包含的闪存块的编号数据，为每个闪存块组分别确定对应的目标擦写次数，基于每个闪存块组对应的目标擦写次数，对每个闪存块组包含的闪存块进行相应次数的擦写操作，对进行擦写操作后的闪存块进行质量分析，以生成质量分析数据。本发明在分析快闪存储器进行擦写操作后的闪存质量时，能够显著降低分析误差，从而提高分析结果的准确率。
H02H3/20  ,过压保护电路及供电电源 [发明],本发明实施例提供了一种过压保护电路及供电电源，包括：相连的电源输入电路、比较器和PMOS管；电源输入电路的输入端与外设的电源相连；比较器与参考电压相连；比较器的输出端通过上拉电阻与电源相连；电源输入电路用于将上述电源转化为输入电压；比较器用于比较输入电压与上述参考电压，当输入电压大于参考电压时，输出与上述电源对应的高电平至上述PMOS管的栅极，以使PMOS管截止；以及，当输入电压小于参考电压时，输出低电平至PMOS管的栅极，以使PMOS管导通。该技术可以在电源大于预设阈值时，将PMOS管截止以对PMOS管相连的固态硬盘产品进行过压保护。
G11C11/4074  ,一种嵌入式存储器及电子设备 [发明],本发明提供了一种嵌入式存储器及电子设备，其中嵌入式存储器包括：存储芯片，存储芯片接收供电电压，并将供电电压转换为存储芯片的内部电压；接触管脚，设置在存储芯片的封装体上，且接触管脚电性连接于存储芯片的功能电路，形成存储芯片的功能端口，其中功能端口包括供电端口和放电端口；以及多个放电单元，设置在存储芯片的封装体内，且放电单元的电流输入端电性连接于供电端口，放电单元的电流输出端电性连接于放电端口；其中，当供电电压高于预设电压时，供电端口和放电端口之间导通，对存储芯片的供电电源进行放电，直到供电电压小于等于预设电压。本发明提供了一种嵌入式存储器及电子设备，能够提升存储器的工作性能。
G11C16/06  ,一种具备数据交换功能的星载固态存储器 [发明],本发明公开了一种具备数据交换功能的星载固态存储器，属于电子信息技术领域。星载固态存储器通过将输入处理单元与交换核心交互，数据交换表与交换核心交互，交换核心与输出处理单元交互，再考虑在轨使用的安全性与可靠性，数据交换表由存储模块统一进行管理，一方面可以存储多份数据交换表，根据交换通道需要直接进行双口RAM的读写操作，另一方面可以通过上位机控制指令进行更改发送，数据交换表的存在实现了传输通道的可配置，交换核心接收到传输数据后直接对帧内数据类型与探测器编号等关键信息进行识别比对传输至目的通道，另外数据交换表的设计也支持数据的广播传输，可实现星载固态存储器数据一对多传输和多对一传输功能。
G11C29/12  ,闪存硬盘的生产质检方法、设备及存储介质 [发明],本发明涉及生产质检领域，公开了一种闪存硬盘的生产质检方法、设备及存储介质。该方法包括：将需质检的闪存硬盘放置于测试环境中，并对所述闪存硬盘通上所述测试环境对应的供电电压；基于预置加载固件，读取所述闪存硬盘对应efuse值；读取所述闪存硬盘对应的输入输出电压值、时钟频率数据、RAM扫描数据、指定功能测试数据；对所述电压电流值、所述时钟频率数据、所述RAM扫描数据、所述efuse值、所述指定功能测试数据进行范围校验处理，得到校验结果；当所述校验结果为合格时，则将所述闪存硬盘确定为质检合格产品。在本发明实施例中，解决了当前存储主控由于efuse值检测不准确导致产品质量不高的技术问题。
G01S19/37  ,一种反无人机卫星导航设备及数据回放方法 [发明],本申请公开了一种反无人机卫星导航设备及数据回放方法。通过设置中频数据压缩模块对虚假导航数据生成模块所生成的虚假导航中频数据按照游程编码方法进行数据压缩，极大地减小虚假导航中频数据的数据量，再通过所设置的存储模块对压缩后的数据进行记录、存储，能够完整地保存全部的虚假导航中频数据。使得用户能够基于压缩后的数据完整地进行数据回放和分析，填补了当前对于多通道、大数据量的虚假导航中频数据不能进行有效存储的市场空缺。
G06F3/06  ,一种支持在轨程序重构的星载固态存储器 [发明],本发明公开了一种支持在轨程序重构的星载固态存储器，属于电子信息领域。星载固态存储器包括控制核心、数据存储阵列、缓存单元、刷新加载电路、接口单元、程序存储单元，控制核心实现存储阵列的控制、解析上位机指令、坏块管理、磨损均衡以及地址管理，缓存单元有效的防止单粒子翻转错误。存储阵列避免了高主频下FPGA可能出现的时序违例等难题。加载刷新电路采用刷新加载电路定时对FPGA内部程序进行刷新，减少单粒子翻转的影响。接口单元实现上位机对星载固态存储器的控制管理。程序存储单元根据作用、存储容量大小、读写带宽要求选择存储载体。整个硬件设计以FPGA软核实现星载固态存储器的控制管理功能，不必设计专门的CPU硬件。
G11C16/26  ,一种低功耗EEPROM读取电路及其读取方法 [发明],本发明公开了一种低功耗EEPROM读取电路及其读取方法，包含第一EEPROM单元、第二EEPROM单元、差分电路和输出电路，第一EEPROM单元的输出端与差分电路的第一输入端连接，第二EEPROM单元的输出端与差分电路的第二输入端连接，差分电路的输出端与输出电路的输入端连接，输出电路的输出端输出信号OUT，第一EEPROM单元和第二EEPROM单元中任意一个EEPROM单元的浮栅MOS管保持导通状态且第一EEPROM单元和第二EEPROM单元的浮栅MOS管的浮栅电压存在电压差。本发明对EEPROM单元的工艺要求更低，降低了EEPROM的成本，而且EEPROM读取时不存在工作电流，降低了EEPROM的功耗。
G11C29/56  ,一种接口寿命检测电路、方法、设备及介质 [发明],本发明提供一种接口寿命检测电路、方法、设备及介质，涉及固态硬盘技术领域，所述电路包括在位检测模块及插拔计数管理模块；在位检测模块用于检测固态硬盘的接入情况，并根据接入情况发送检测信号给插拔计数管理模块；插拔计数管理模块用于根据检测信号统计并存储插拔次数；当插拔次数大于预设寿命次数时，提供告警提示。本发明通过设置预设寿命次数与统计到的插拔次数进行比较，能够提示使用者提前按需更换接口，避免因为接口损坏影响生产及测试的准确性，从而提升生产测试良率，节省生产成本。此外，使用者还可通过人机交互设备随时查看接口的插拔次数，提升了固态硬盘在生产测试中的安全性、准确性及数据可追溯性。
G11C29/56  ,一种存储装置及其数据处理方法 [发明],本发明涉及静态存储技术领域，特别涉及一种存储装置及其数据处理方法。存储装置包括：闪存模块，包括：固件存储面，用以存储固件程序；其他存储面，包括多个区块，用以存储主机写入的数据；控制模块，电连接于闪存模块，用以判断其他存储面上的测试区块是否存在于坏块表中，并基于判断结果，对测试区块进行测试，坏块表为在闪存模块的筛选测试中，对坏区块创建的表；其中，控制模块对其他存储面上的多个测试区块进行擦除处理，并根据擦除结果，以生成测试信息。本发明可快速高效的筛选出产品性能良好的存储芯片，提高存储芯片的检测效率。
G11C7/16  ,一种录音过程中音频数据的即时可视化方法、装置及介质 [发明],本发明提供一种录音过程中音频数据的即时可视化方法、装置及介质，该方法包括：S1，在录音过程中，实时记录音频数据，并将记录的音频数据存储到目标数组中；S2，将所述目标数组中记录的音频数据转换为至少一个可视化数值数组，并在预设可视化容器上将所述至少一个可视化数值数组渲染成预设的图形并按预设规则进行排列；S3，判断所述目标数组是否还有数据，若是，则返回执行步骤S2，若否且录音停止，则结束流程。该方法、装置及介质能够解决现有的基于语音的可视化技术方案无法满足边录音边实时将录制的音频数据进行可视化展示的问题。
G11C29/56  ,芯片测试设备及方法、通讯设备和计算机存储介质 [发明],本发明提供一种芯片测试设备及方法、通讯设备、计算机存储介质和芯片模组，所述芯片测试设备具有多个测试模块和多个测试位，每一所述测试位均与所有所述测试模块相连，每一测试位用于与一芯片相连，每一测试模块在测试时依次与每一测试位连通，以依次对每一测试位上的芯片进行测试。通过在芯片测试设备上根据测试项目构建多个测试模块，并设置多个测试位，从而使得多个芯片能够逐位进行每一测试模块的测试，使得芯片在进行后续测试时，前面已测试完的测试模块可以对后续芯片进行连续测试，从而提升了测试模块的测试效率，提高了测试设备单位时长的芯片产出，解决了现有芯片测试系统测试效率低下的问题。
G06F12/14  ,核心静态数据的内存访问方法、装置、设备及存储介质 [发明],本申请公开了一种核心静态数据的内存访问方法、装置、设备及存储介质，涉及计算机技术领域，包括：将初始化后目标内存区域的读写属性设置为只读；当接收到数据写入指令，则通过第一程序接口对与初始化后目标内存区域对应的互斥锁上锁，将初始化后目标内存区域的读写属性设置为可读写；将目标应用程序在运行过程中产生的核心静态数据写入初始化后目标内存区域，将初始化后目标内存区域的读写属性设置为只读，对目标互斥锁解锁；当接收到数据读取指令，则根据数据读取指令并通过第二程序接口从初始化后目标内存区域中读取相应的核心静态数据。本申请针对内存写越界行为具备主动防御的能力，极大的避免了由于内存写越界导致的应用程序崩溃异常。
G11C29/42  ,一种存储测试装置及其测试方法 [发明],本发明提供了一种存储测试装置及其测试方法，其中存储测试装置用于测试存储器，存储测试装置包括中央处理器，且中央处理器与存储器电性连接，其中中央处理器包括：存储单元，存储单元中存储多个参数组，其中参数组至少包括初始预设信息和初始预设信息的初始循环校验码；校验码修改单元，在存储器接收到初始预设信息后，根据部分数据翻转后的初始预设信息，校验码获取待测预设信息；校验码获取单元，在待测预设信息被写入存储器后，校验码获取单元从存储器中获取待测预设信息的待测循环校验码；以及校验码比较单元，用于获取待测循环校验码和初始循环校验码的比较结果数据，且根据比较结果数据，存储测试装置遍历测试多个参数组或停止测试。
G11C29/56  ,存储装置的生产方法及存储介质 [发明],本发明涉及存储装置生产领域，公开了一种存储装置的生产方法及存储介质。该方法包括：根据预置扫描数据，对预置初步存储装置进行扫描数据写入处理，得到扫描写入装置；根据预置格式化算法，对所述扫描写入装置进行物理格式化处理，得到格式化装置；对所述格式化装置进行质量检测处理，得到存储装置。在本发明实施例中，解决了目前的存储量产工序过于复杂且生产成本过高的技术问题。
G11C16/16  ,用于RAID卡磁盘阵列硬盘数据的零磁道擦除方法 [发明],本发明公开了用于RAID卡磁盘阵列硬盘数据的零磁道擦除方法，涉及数据擦除领域，包括S1、删除选中的RAID阵列卡上面挂载的所有逻辑磁盘；S2、选中删除的阵列卡上的所有逻辑磁盘设置为直连模式；S3、将所有磁盘与操作系统逻辑上直接连接，交由操作系统驱动管理磁盘；S4、打开磁盘设备，从零磁道零扇区写入要填充的数据；S5、根据不同数据擦除标准，执行相应的数据擦除次数及对应数据内容填充；S6、重新组建RAID卡上的所有磁盘；将选中RAID阵列中的所有逻辑磁盘删除，从而解决了通过RAID阵列卡设备接口进行数据擦除时，不能从每个物理磁盘的零磁道开始完成擦除数据的缺点。
G11C29/00  ,一种固态硬盘的物理块重映射方法、装置、设备及介质 [发明],本发明实施例公开了一种固态硬盘的物理块重映射方法、装置、设备及介质。所述方法包括：检测所述固态硬盘的逻辑物理块中是否出现新增坏块；若出现则检索隔离逻辑物理块中是否存在可将所述新增坏块进行替换的目标物理块，若不存在则将所述新增坏块标记为坏块；若存在则使用所述隔离逻辑物理块中的所述目标物理块将所述新增坏块进行替换。通过实施本发明实施例的方法可解决固态硬盘的物理块浪费，降低硬盘使用寿命的问题。
G01N29/44  ,一种提升FPGA超声全聚焦帧率的方法 [发明],本发明公开一种提升FPGA超声全聚焦帧率的方法，该方法首先获取阵元的声程数据；然后计算阵元间的声程数据差值；最后根据存储器件的时钟周期内计算能力设置存储声程数据差值的个数；依次循环间隔存储阵元的声程数据和若干个连续声程数据差值；该方法提供了一种声程数据的存储方式，可以极大缓解大孔径下，超声全聚焦高帧率对DDR带宽提出的需求。在大孔或外部存储器DDR带宽较小的情况下可以有效低提升超声全聚焦的帧率。解决了DDR读写带宽对FPGA超声全聚焦的制约，在有限的DDR读写带宽内，单个FPGA时钟获取更多的单向声程数据，从而提升大孔径下全聚焦的帧率。
G11C11/412  ,一种适用于相变存储的自加载存储结构 [发明],本发明公开一种适用于相变存储的自加载存储结构，属于集成电路领域，包括SRAM单元结构、相变存储结构、相变存储单元编程通路、SRAM单元自加载时序；所述相变存储单元编程通路用于将配置数据通过编程通路存储到所述相变存储结构中的相变存储单元中；所述相变存储结构用来存储配置的数据；所述SRAM单元自加载时序将所述相变存储结构中存储的配置数据加载到所述SRAM单元结构中；所述SRAM单元结构用于加载所述相变存储结构中存储的配置数据。本发明可以实现FPGA掉电后配置在相变存储单元中的数据不会丢失，无需在上电时从外部配置存储器中读取数据运行，启动速度较快，拥有更高的灵活性，器件规模和密度可以做到更高。
G11C11/16  ,参考单元写入电路、写入方法及STT-MRAM [发明],一种参考单元写入电路、写入方法及STT‑MRAM。所述参考单元写入电路适于在所述STT‑MRAM上电稳定后、对所述STT‑MRAM读写前，对所述STT‑MRAM中参考单元执行写入操作。采用上述方案，可以降低对参考单元进行写入所需功耗。
G11C16/04  ,一种SRAM存储单元电路及其组成的静态存储器的工作模式 [发明],本发明公开了一种SRAM存储单元电路及其组成的静态存储器的工作模式，属于集成电路领域，SRAM存储单元电路主要由17个场效应晶体管连接而成，包含两个反相器和两组传输门电路，有助于提升存储电路性能；由SRAM存储单元电路组成的静态存储器的工作模式包含保持模式、读操作模式和写操作模式三种；本发明具有降低存储单元读取数据所需的功耗，较好的抑制共模噪声，提升存储单元写入数据的稳定性和写入速度的特点。
G11C11/406  ,三维存储器架构及其刷新方法和存储器 [发明],本申请提供了一种三维存储器架构及其刷新方法和存储器，其中，所述三维存储器架构包括：存储单元层，所述存储单元层包括温度传感器，所述温度传感器配置为输出存储单元层的温度结果；逻辑控制层，所述逻辑控制层包括刷新电路，所述刷新电路配置为基于温度结果控制存储单元层的刷新频率；多个所述存储单元层沿竖直方向堆叠在所述逻辑控制层上。通过实时监测温度结果控制刷新模式，进而可以进一步控制存储器的功耗，避免字线地址漏刷，提高存储数据的可靠性。
G11C29/56  ,存储颗粒寿命测量方法、装置及计算机设备 [发明],本发明涉及数据存储技术领域，提供了一种存储颗粒寿命测量方法、装置及计算机设备，该方法包括：选取不同闪存芯片中相同物理位置的物理块形成测试组，将测试组中的物理块磨损至预设的测试磨损状态；获取测试组中物理块在不同读写温度组合下经过不同等效驻留时间的数据保持时的测试数据，得到与不同读写温度组合对应的多组测试结果，每组测试结果包括在当前读写温度组合下经过不同等效驻留时间时的测试数据，本发明可快速获得更高维度的颗粒状态和错误比特的映射关系，实现存储颗粒寿命测量，而且能将测试结果按照物理页组进行合并采用伽玛分布的方式进行统计存储，进而有效地减少了测试过程最终存储的数据量。
G11C11/406  ,一种三维存储器架构及其刷新方法和存储器 [发明],本申请提供了一种三维存储器架构及其刷新方法和存储器，其中，所述三维存储器架构包括：存储单元层，所述存储单元层包括存储阵列和控制电路，所述控制电路配置为控制存储阵列的刷新频率；逻辑控制层，多个所述存储单元层沿竖直方向堆叠在所述逻辑控制层上。每一存储单元层可以通过各层的控制电路有选择的执行刷新操作，每层可单独调整刷新频率。进而可以进一步控制存储器的功耗，避免字线地址漏刷，提高存储数据的可靠性。
G11C7/22  ,统计应用中的高效DDR控制方法及相关装置 [发明],本申请公开了一种统计应用中的高效DDR控制方法及相关装置，应用于电子设备，电子设备包括DDR；方法包括：在接收到针对目标流的写统计请求时，从m个Bank中选取目标Bank，目标Bank用于进行统计的读改写操作，目标Bank为最可能空闲的Bank；写统计请求携带目标流的统计增加值和输入地址；根据输入地址确定目标Bank的目标行列位置；读取目标行列位置的初始统计值，根据统计增加值和初始统计值确定目标统计值；将目标统计值写入目标行列位置；在接收到针对目标流的读统计请求时，读取m个Bank中每一Bank的统计值，得到m个统计值；根据m个统计值确定最终统计值。
G11C29/42  ,一种片上存储纠错系统 [发明],本发明公开了一种片上存储纠错系统，包括：处理器核，其内包括ITCM存储器和DTCM存储器，ITCM存储器内包括第一SRAM存储器和第一ECC模块，DTCM存储器内包括第二SRAM存储器和第二ECC模块；FLASH存储器，通过系统总线与处理器核相耦合，FLASH存储器内存储有指令信息和数据信息；第一ECC模块用于对指令信息进行校验产生第一校验信息并写入第一SRAM存储器，还用于在指令信息和第一校验信息被读取时，对指令信息进行校验判断指令信息是否发生错误翻转；第二ECC模块用于对数据信息进行校验产生第三校验信息并写入第二SRAM存储器，还用于在数据信息和第三校验信息被读取时对数据信息进行校验并判断数据信息是否发生错误翻转。本发明中的系统，能够及时发现片上存储错误，可靠性高。
G11C7/22  ,统计业务执行速率提升方法及相关装置 [发明],本申请公开了一种统计业务执行速率提升方法及相关装置，应用于电子设备，所述电子设备包括DDR，所述方法包括：在本次业务为写统计业务时，执行如下步骤S1‑步骤S4：S1、获取输入地址，确定与所述输入地址对应的DDR中的存储地址，并对所述存储地址执行一次读操作；S2、检测已经返回的所述DDR的读数据的数量是否超过预设阈值；S3、在已经返回的所述DDR的读数据的数量未超过所述预设阈值时，检测下次业务是否是所述写统计业务；S4、在所述下次业务是所述写统计业务时，执行步骤S1‑步骤S3，以实现连续多次进行读操作。采用本申请实施例，能够提升写统计业务的执行速率。
G11C16/34  ,生成符合NAND数据特征带软判决信息的数据的方法 [发明],本发明公开了一种生成符合NAND数据特征带软判决信息的数据的方法，包括：对NAND闪存颗粒擦写磨损；获取调档读数据；计算NAND闪存颗粒的最优电压阈值及最优读取数据；计算档位偏移读数据；计算最优读取数据中的比特翻转数量；按照数据样本的比特翻转数量的不同，将原始数据进行分类；统计软判决信息对最优读取数据的标记，将数据量颗粒度内的数据分为若干类；对若干类数据再进行分类以得到各类型数据内部的子类数据的比例；利用得到的各类型数据内部的子类数据的比例，并通过随机数发生器，生成带有比特翻转和软判决信息的数据。本发明解决了传统方法在NAND闪存颗粒上获取大量带软判决信息读数据困难的问题。
A63F13/54  ,音效播放方法、装置、存储介质及电子设备 [发明],本公开涉及游戏技术领域，具体涉及音效播放方法、装置、存储介质及电子设备。本公开的音效播放方法包括：创建音效组件库；其中，所述音效组件库包括各用户交互类别分别对应的音效组件；响应于音效挂接请求，识别所述音效挂接请求对应的目标用户交互类别，以根据所述目标用户交互类别从所述音效组件库中确定目标音效组件；根据音效挂接脚本将所述目标音效组件挂接至游戏引擎中，以根据挂接成功的音效组件生成用户交互音效用于播放。本公开提供的音效播放方法能够解决用户交互音效挂接工作量大的问题。
G11C7/16  ,一种用于录音笔的音频信号连接装置 [发明],本发明公开了一种用于录音笔的音频信号连接装置，其属于录音技术领域，一种用于录音笔的音频信号连接装置包括：拾音部，所述拾音部上固定设置有插接件且转动设置有卡接件，所述卡接件能够相对所述拾音部转动以在避让位和卡接位之间切换；主机部，所述主机部上设置有与所述插接件插接配合的插槽，在所述插槽的内侧壁设置有卡接槽，所述卡接件在所述避让位能够随所述插接件进入或者脱离所述插槽，且所述卡接件在所述卡接位能够卡接至所述卡接槽内。本发明使得拾音部在主机部上安装到位后，由于卡接槽设置在插槽的内侧壁，且卡接件卡接于卡接槽内，此时向外拉动拾音部，拾音部也无法脱离主机部，保证拾音部在主机部上安装的稳定性。
G11C29/50  ,一种集中式双控存储设备电压波动测试装置及方法 [发明],本发明公开了一种集中式双控存储设备电压波动测试装置及方法，其包括：存储设备，所述存储设备内部的供电电源包括有多个冗余电源；测试接口，用于连接存储设备的硬盘接口并连通对应供电电源；模拟数字转换器单元，用于对存储设备的供电电源进行电压采集并进行模数转换；单片机，用于判定采集电压是否处于规定电压的波动范围并输出结果信号；显示单元，用于根据结果信号进行结果显示；其解决了现有存储设备电压测试装置设备成本高、测试效率低的问题，可针对存储设备的双控冗余电源热插拔所导致的异常电源波动进行快速、便捷、准确的监测，以便于及时排除出该风险。
G11C8/06  ,多端口随机存储器、芯片、电子设备及数据读写方法 [发明],本申请涉及一种多端口随机存储器、芯片、电子设备及数据读写方法，属于电子电路领域。多端口随机存储器包括：n个LUT存储电路，每个存储电路具有1个写端口、m个读端口和n‑1个写地址冗余读端口，每个存储电路的n‑1个写地址冗余读端口与其他n‑1个存储电路的写地址一一对应，每个存储电路的读地址共享；在向每一个存储电路写入数据时，将写入数据与其他n‑1个存储电路的读取数据(读取数据的读地址与写入数据对应的写地址一致)的第一逻辑运算结果，写入该存储电路；和/或在读取数据时，将所有存储电路来自同一读地址的读取数据的第二逻辑运算结果输出。本申请能够改善现有多端口随机存储器设计复杂以及所需寄存器资源多的问题。
G06F9/445  ,闪存平台的开机方法、系统、电子设备及存储介质 [发明],本申请公开了闪存平台的开机方法、系统、电子设备及存储介质，闪存平台包括闪存芯片以及高速缓冲存储器，方法包括：对闪存芯片进行分区，得到坏块管理区；对于每一次写入数据，对闪存芯片出现坏块的信息进行记录，得到坏块信息；根据坏块信息更新坏块管理区；读取坏块管理区中的累计坏块信息，并对累计坏块信息进行完整性校验；当累计坏块信息通过完整性检验，将累计坏块信息存储至高速缓冲存储器；当启动闪存平台，从高速缓冲存储器中读取累计坏块信息。本申请实施例中，能够一次读取所有坏块信息，缩短读取坏块信息所需的时间，提高平台的开机速度。
G11C29/56  ,通过额外boot点启动固件代码的方法 [发明],本申请公开了一种通过额外boot点启动固件代码的方法，涉及计算机技术领域，包括步骤：接收设备上电启动命令，根据所述上电启动命令读取第一固件代码，所述第一固件代码存放于厂商数据区；将所述第一固件代码载入到随机存取存储器中，并运行所述第一固件代码；接收预设命令，根据所述预设命令读取所述第二固件代码，所述第二固件代码存放于用户数据区；将所述第二固件代码载入到随机存取存储器中，以替换所述随机存取存储器中的所述第一固件代码，并运行所述第二固件代码；本申请通过以上设计，能够多个固件对比测试，且操作方便。
G11C29/12  ,一种存储设备的IO性能测试方法 [发明],本发明公开了一种存储设备的IO性能测试方法，涉及存储设备性能测试领域，IO性能测试方法包括：获取存储设备的历史存储数据，基于历史存储数据建立测试数据库；获取存储设备的历史使用数据并在存储设备内划分若干个测试分区；在测试数据库中提取测试数据集并标记目标检测数据；将测试数据集依次输入若干个测试分区，记录每个测试分区内目标检测数据的读写响应时间，得到分区测试数据；取任意两个分区测试数据进行差值比较，根据差值比较结果计算误差时间；将误差时间与预设的时差阈值进行比较，根据比较结果进行等级评定。其通过比较每个测试分区之间的差值评估存储设备的IO性能，减少测量误差，从而提高测试的准确性和可靠性。
G11C16/30  ,一种实现矩阵-向量乘法的全存内计算电路 [发明],本发明提供了一种实现矩阵‑向量乘法的全存内计算电路，属于集成电路技术领域。本发明将矩阵和向量的元素同时存储在可变电阻阵列中，通过激活一行字线，施加数字信号，即可完成矩阵‑向量乘法计算。相比于之前的存内计算方法，本发明完全消除了来自主存(DRAM)的数据输入，避免了访存的时间和能量消耗，以及DRAM本身的动态功耗。此外，本发明无需数字‑模拟转换(DAC)输入，进一步节省了计算时间、功耗与芯片面积，与现有存储器体系更为兼容。本发明对于卷积神经网络(CNN)、数据压缩与还原，以及其它需要大量矩阵‑向量乘法计算的应用有着重要意义和广阔的发展前景。
G11C8/12  ,一种HBM命令地址的训练方法 [发明],本申请涉及电数字数据处理技术领域，特别是涉及一种HBM命令地址的训练方法。其包括：初始化i为a＆lt;subgt;1＆lt;/subgt;，j为a＆lt;subgt;2＆lt;/subgt;；如果延迟为i时HBM采样失败，则i＝i+Δa，重复判段，直至成功，将当前i的值赋予i＆lt;subgt;0＆lt;/subgt;；如果延迟分别为i＆lt;subgt;0＆lt;/subgt;+Δa、i＆lt;subgt;0＆lt;/subgt;+2×Δa、i＆lt;subgt;0＆lt;/subgt;+3×Δa时HBM均采样成功，则判断将延迟设置为j时HBM是否采样成功；若失败，则j＝j‑Δa，重复判断，直至成功，将当前j的值赋予j＆lt;subgt;0＆lt;/subgt;；如果延迟分别为j＆lt;subgt;0＆lt;/subgt;‑Δa、j＆lt;subgt;0＆lt;/subgt;‑2×Δa、j＆lt;subgt;0＆lt;/subgt;‑3×Δa时HBM均采样成功，则判断延迟为(i＆lt;subgt;0＆lt;/subgt;+j＆lt;subgt;0＆lt;/subgt;)/2时HBM是否采样成功，若成功，则将(i＆lt;subgt;0＆lt;/subgt;+j＆lt;subgt;0＆lt;/subgt;)/2确定为最优延迟。本发明减少了对HBM命令地址的训练时间。
G11C5/14  ,电压控制电路模块、存储器存储装置及电压控制方法 [发明],本发明提供一种电压控制电路模块、存储器存储装置及电压控制方法。所述方法包括：由第一振荡电路根据反馈控制信号产生第一振荡信号；由第二振荡电路根据反馈控制信号产生第二振荡信号；根据第一振荡信号与第二振荡信号产生输出电压；根据输出电压产生反馈控制信号；以及根据第一振荡信号与第二振荡信号来锁定第一振荡信号与第二振荡信号之间的频率差与相位差的至少其中之一。由此，可提高对输出电压的电压控制效率。
G11C13/04  ,一种光感存算一体单元的控制方法及应用 [发明],本发明公开了一种光感存算一体单元的控制方法及应用，属于微纳电子学技术领域，本发明感存算一体单元包括一个感光晶体管和一个读取晶体管，外界光强可照射至所述感光晶体管的沟道，并激发出电子空穴对，光激发产生的空穴在负栅压的作用下向栅介质漂移，并被界面陷阱捕获，可使感光晶体管的阈值电压负漂，将光学信息转变为电学信息，通过在栅电极施加正电压可擦除被陷阱捕获的空穴，在正栅压的驱动下，沟道中的电子将向栅介质漂移并与界面陷阱中的空穴复合，使感光晶体管的阈值电压恢复初值。采用本发明可以实现传感、存储以及计算功能，有效降低数据反复搬运造成的功耗，有望进一步提升边缘智能图像处理设备的能效。
H10B80/00  ,封装结构、封装芯片及电子设备 [发明],本申请公开了一种封装结构、封装芯片及电子设备，涉及电子设备技术领域，该封装结构包括主板、控制器件、转接器件和多个存储器件；控制器件设置于主板，多个存储器件通过转接器件设置于控制器件的同一平面或不同平面，多个存储器件均与控制器件电连接。基于本申请的方案，能够提升电子设备的存储容量。
G11C16/26  ,导电桥阈值开关型选通管的动态存储单元及其操作方法 [发明],本发明提供一种基于导电桥阈值开关型选通管的动态存储单元及其操作方法，包括导电桥阈值开关型选通管和存储电容；所述导电桥阈值开关型选通管的第一端与存储电容的第一端相连，所述导电桥阈值开关型选通管的第二端为所述动态存储单元的输入端，所述存储电容的第二端为所述动态存储单元的输出端；本发明的导电桥阈值开关型选通管的漏电流较小，即导电桥阈值开关型选通管的关闭电阻较大，从而使存储电容放电时间变长，即提升存储电容的数据存储时间，因此可以使得利用选通管构成的动态存储结构的数据保持时间大大增加，从而减少刷新操作，并延长其使用寿命。
G11C13/00  ,存储单元、忆阻器阵列、存算一体电路和操作方法 [发明],本公开的实施例提供了一种存储单元、忆阻器阵列、存算一体电路、操作方法。该存储单元包括n个权重单元以及横向选通管。n个权重单元中的每个包括第一忆阻器元件和第一开关元件，第一忆阻器元件的第一电极与第一开关元件的第一极电连接，第一忆阻器元件的第二电极作为对应的权重单元的第二端且用于接收第一位线信号，n个权重单元的第一开关元件的第二极分别用作对应的权重单元的第一端且彼此电连接，并与横向选通管的第一端电连接，各个第一开关元件的控制极分别用于接收不同的第一字线信号，横向选通管的第二端用于接收源线信号，横向选通管的控制端用于接收第二字线信号。
G11C16/34  ,写放大系数的估算方法、装置、闪存设备及存储介质 [发明],本申请实施例涉及存储设备应用领域，公开了一种写放大系数的估算方法、装置、闪存设备及存储介质，该写放大系数的估算方法包括：获取超级块的第一有效数据量，其中，第一有效数据量为闪存设备首次写满用户数据时一个超级块的有效数据量；根据闪存设备的用户空间容量、第一有效数据量以及闪存设备的超级块的数量，计算等比因子；根据等比因子，计算写放大系数。通过获取闪存设备首次写满用户数据时一个超级块的有效数据量，结合闪存设备的用户空间容量以及超级块的数量，计算等比因子，进而计算得到写放大系数，本申请能够提高写放大系数的估算的准确率。
G11C29/50  ,一种基于测试结果数据的测试指标优化方法 [发明],本发明公开了一种基于测试结果数据的测试指标优化方法，属于固态硬盘测试领域。方法包括步骤：准备待测试的SSD产品，设置第一测试参数集；将部分SSD产品设定为样本组，启动第一计时器；根据RDT测试策略和第一测试参数集对样本组进行RDT测试；识别异常SMART数据，将异常SMART数据对应的测试参数设定为敏感参数值；提高第一测试参数集中敏感参数值的选择概率；根据所述RDT测试结果拟合浴盆曲线；根据浴盆曲线的初始失效期设定老化测试时间，根据老化测试时间对所有SSD产品执行常温老化测试。本申请通过提高敏感参数值的选择概率，以实现快速识别样本异常，提高测试效率。
G06F11/10  ,一种基于BCH编码的快速ECC纠错电路 [发明],本发明公开了一种基于BCH编码的快速ECC纠错电路，包括：encode模块、decode模块，其中decode模块由syndrome模块、BMA模块、chien模块串联组成。本发明采用缩短的系统BCH编码，给出了具体的BCH码参数选择方法、编码电路和解码电路的实现原理以及具体的电路计算框图。本发明给出的组合电路进行了实现算法和电路结构上的优化，去除了冗余的中间数据，需要的逻辑门数量少，组合延时合理，相比于时序电路实现的多周期运算，本发明只需要一个时钟周期就能完成，能够简化ECC内存的结构。
G11C16/26  ,一种基于单向选通器件的动态存储单元及其操作方法 [发明],本发明提供一种基于单向选通器件的动态存储单元及其操作方法，包括单向选通模块和电容；所述单向选通模块的第一端为所述动态存储单元的输入端，所述单向选通模块的第二端和所述电容的第一端连接，所述电容的第二端作为所述动态存储单元的输出端；所述单向选通模块在工作时根据操作电压转换为低阻态向所述电容充电，并在所述电容电压达到目标电压时转换为高阻态。本发明采用的单向选通模块相较于双向选通管而言，单向选通模块用的漏电流较小，并且数据保持时间较长。
G06F3/06  ,一种资源块的数据写入方法、装置、设备及存储介质 [发明],公开了一种资源块的数据写入方法、装置、设备及存储介质，该方法包括：获取固态硬盘SSD中每个资源块的测试数据，以及获取基于所述SSD中的特性数据确定的关联关系；根据不同页面的错误数FBC确定目标字线的权重值；根据目标字线的权重值和关联关系，计算目标字线的开放时间阈值；当需要对目标字线写入数据时，根据目标字线当前开放时间和开放时间阈值写入数据。本方案使用来自制造厂测试数据和SSD开发的特性数据来确定资源块中每个字线的开放时间阈值，相比于按照最糟糕的字线设置时间开放阈值，有效减少垃圾回收和写放大造成的影响，从而提高SSD系统的性能、降低功耗和延长寿命。
G11C29/00  ,存储器及其修复方法、IO信号的移位电路、电子设备 [发明],本申请涉及一种存储器及其修复方法、IO信号的移位电路、电子设备，属于存储器领。该存储器的IO信号的移位电路，包括：N个选择控制电路以及N个选择电路；每个选择控制电路被配置为输出选择控制信号，N为大于等于2的整数；所述N个选择电路与所述N个选择控制电路一一对应，每个选择电路的控制端与对应的选择控制电路连接，每个选择电路的第一端分别与存储器中存储阵列的三组IO信号连接，每个选择电路的第二端与目标IO电路连接，其中，所述目标IO电路为所述三组IO信号中处于中间位置的IO信号对应的IO电路；每个选择电路被配置为选择输出所述三组IO信号中与所述选择控制信号相关的IO信号。本申请可以提高存储器的修复效率以及修复能力。
G11C11/406  ,控制电路、存储器和存储段控制电路 [发明],本公开提供了一种控制电路、存储器和存储段控制电路，涉及半导体技术领域。该控制电路包括：M个模式寄存器，每个模式寄存器与各存储库中序号相同的存储段对应，模式寄存器用于设置全局屏蔽标志，全局屏蔽标志的第一状态表征禁止对序号相同的存储段进行刷新；M×N个存储段控制电路，每个存储段控制电路与一个存储段对应，存储段控制电路用于接收全局屏蔽标志、屏蔽使能信号和段激活信号，基于屏蔽使能信号和段激活信号生成内部屏蔽标志，并对内部屏蔽标志和全局屏蔽标志进行或逻辑处理以输出存储段屏蔽标志，存储段屏蔽标志的第一状态表征禁止对与存储段控制电路对应的存储段进行刷新。本公开可以降低存储器的功耗。
G11C19/28  ,移位寄存器单元电路、其驱动方法及显示装置 [发明],本申请提供一种移位寄存器单元电路、其驱动方法及显示装置，所述移位寄存器单元电路，包括级联的N个移位寄存器单元，每个移位寄存器单元包括：输出控制电路，用于向第一节点和第二节点提供电平信号，能够实现对输出电路的控制。至少两个输出电路，每个输出电路在第一节点和第二节点的电平信号控制下，向输出电路的输出端提供输出信号，能够实现向像素电路提供驱动信号。其中，第n个移位寄存器单元和第n‑4个移位寄存器单元的第一时钟信号共用同一个时钟信号输入端；第n个移位寄存器单元的起始信号接收第n‑1个移位寄存器单元的最后一个输出电路的输出信号，这样，减少了TFT，使像素驱动电路中使用较少的TFT，减少了走线数量，减少各行信号干扰。
G11C11/413  ,非易失性存储单元以及装置、计算存储单元以及装置 [发明],本发明实施例涉及存储器技术领域，公开了一种非易失性存储单元以及装置、计算存储单元以及装置，非易失性存储单元包括第一晶体管、第二晶体管、反相器、第一过程控制端、第二过程控制端、信号输入端以及信号输出端；其中，反相器在所述第一晶体管关断且所述第二晶体管导通时，将所述反相器所存储的所述存储信号反相输出，通过上述方案，可以减少存储单元中的晶体管的数量，从而减少单个非易失性存储单元的面积，进而减少SRAM存算阵列的面积占比。
G11C16/08  ,时域8T1C-SRAM存算单元及时序跟踪量化的存算电路 [发明],本发明属于集成电路技术领域，具体涉及一种时域8T1C‑SRAM存算单元、以及一种时序跟踪量化的存算电路和芯片。存算单元由2个PMOS管P1~P2，6个NMOS管N1~N6，以及一个电容C0构成；其中，N5、N6和C0构成用于实现单比特或多比特乘法的运算单元；其余元件构成6T‑SRAM单元；运算单元的电路连接关系为：N5的栅极连接在存储节点QB上，N5的源极通过一根源线CSL接电容C0的一端，C0的另一端接地；N5的漏极与N6的源极相连；N6的栅极接运算字线CWL；N6的漏极接全局位线CBL；本发明改善了现有电流域和电压域的存内运算电路在性能和能耗等指标上的不足。
G11C16/26  ,读取电压管理方法、存储器存储装置及存储器控制器 [发明],本发明提供一种读取电压管理方法、存储器存储装置及存储器控制器。所述方法包括：根据第一实体单元的第一比特错误率，将第一实体单元分组至第一群组；基于第一读取电压组中的第一读取电压从第一实体单元中的第一类页面单元读取第一数据；根据第一数据的解码结果更新对应于第一读取电压的第一权重信息；根据第一权重信息更新第一排序信息；基于第一读取电压组中的第二读取电压从第一实体单元中的第二类页面单元读取第二数据；根据第二数据的解码结果更新对应于第二读取电压的第二权重信息；以及根据第二权重信息更新第二排序信息。由此，可提高后续针对不同类型的页面单元进行数据读取的正确性。
G06N3/063  ,数据处理装置及方法、数据处理装置的制造方法 [发明],一种数据处理装置及方法和数据处理装置的制造方法。该数据处理装置包括数据接口电路层、存内计算电路层和缓存电路层。数据接口电路层被配置为控制数据传输；存内计算电路层被配置为对接收的数据进行神经网络运算；缓存电路层被配置为存储用于存内计算电路层的数据，其中，数据接口电路层、存内计算电路层和缓存电路层至少部分层叠，存内计算电路层和缓存电路层通过数据接口电路层进行数据交互。该数据处理装置可以提高数据处理装置的集成密度，提高数据处理效率，降低功耗。
G06F11/22  ,一种模拟固态硬盘断电的自动化测试装置 [发明],本发明公开了一种模拟固态硬盘断电的自动化测试装置，包括支撑底座与通电测试箱，所述支撑底座的顶部四角处均固定有支撑柱，四根所述支撑柱之间固定有两根横向固定杆与两根纵向固定杆；两根所述纵向固定杆之间滑动连接有由伺服电机一所驱动的横向活动板，所述横向活动板的顶部两侧分别安装有气泵与伺服电机二，本申请能够利用偏心轮推动固态硬盘限位盘进入到通电测试箱中，并通过复位弹簧的复位带动固态硬盘限位盘从通电测试箱中退出，从而实现带动测试的固态硬盘与对接接口完成拔插动作，从而模拟出固态硬盘在实际使用时存在的与服务器拔插时的通电断电动作，以切实的拔插动作更好的对固态硬盘进行测试，有利于提升测试数据的准确度。
G06F11/22  ,一种移动硬盘测试装置及其测试方法 [发明],本发明涉及防静电测试技术领域，公开了一种移动硬盘测试装置及其测试方法，其设备包括输送带和测试柜，输送带设于测试柜的两侧，输送带穿插在测试柜内，通过输送带输送待测硬盘进入测试柜内，在测试柜内设有连通组件和引脚测试组件，连通组件的末端连接至待测硬盘的引脚，连通组件的端部连接有测试模块，引脚测试组件的测试端抵靠至引脚上，引脚测试组件的末端设有放电针，放电针对引脚进行模拟放电测试。本发明通过凸轮可快速对引脚进行单独放电测试，在每个引脚独立测试间隙，通过接触端对待测硬盘进行释放静电，有效避免静电积累，可减少改变放电电压时，设备所模拟的静电电荷量的准确性，减少电荷积累造成的测试结果误差。
G11C11/4094  ,一种动态随机存储阵列的控制方法 [发明],本发明公开了一种动态随机存储阵列的控制方法，属于微电子学与集成电路技术领域。该方法利用共享位线的双晶体管无电容动态随机存储器单元，将被选中行的写字线置为高电平，读字线置为低电平，未被选中行的写字线和读字线置为低电平，对于写入数据“1”的单元，将其位线置为高电平；对于写入数据“0”的单元，将其位线置为低电平；读取时将被选中行的写字线和读字线置为低电平，其余行的写字线置为低电平，读字线置为高电平；将所有列的位线置为高电平，若位线上的读出电流大于参考电流，读取结果为“1”；若位线上的读出电流小于参考电流，读取结果为“0”。本发明通过位线分时复用方法降低存储器阵列互连的复杂度，进一步提升存储密度。
G11C29/56  ,固件模块的测试方法、装置、设备及存储介质 [发明],本申请公开了一种固件模块的测试方法、装置、设备及存储介质，包括步骤：接收闪存模块中的原始测试数据，将原始测试数据根据特定错误指令进行特定错误修改，得到待测试数据；对所述待测试数据进行纠错处理，得到测试后数据；将所述测试后数据与原始测试数据进行对比，确定所述测试后数据与原始测试数据是否一致并生成对比结果，基于对比结果判断所述固件模块的错误处理能力是否合格。通过上述步骤，实现了精准的在数据中注入错误，提升固件模块的测试准确性，从而提高固件模块开发效率。
G11C13/00  ,基于忆阻器的存内计算电路及其计算方法 [发明],本公开提供了一种基于忆阻器的存内计算电路及其计算方法，可以应用于高维计算技术领域。该存内计算电路包括：存内计算阵列，配置为M个并联的阵列行结构，每个阵列行结构包括通过同一条字线串联的N个阵列单元；解码器，用于选通阵列行结构；解码器与M个阵列行结构的字线相连，M为正整数；阵列外围电路，包括N个阵列外围单元，每个阵列外围单元包括控制器、选择器以及比较器；每个阵列外围单元用于连接存内计算阵列中位于同一列的阵列单元，N为正整数；阵列单元包括第一忆阻器、第二忆阻器、第一晶体管以及第二晶体管；第一晶体管和第二晶体管各自的栅极连接至同一条字线，第一晶体管和第二晶体管各自的漏极分别连接第一忆阻器和第二忆阻器。
G11C29/50  ,一种存储颗粒的电流自动测量电路及方法 [发明],本发明实施例提供了一种存储颗粒的电流自动测量电路及方法，该电路包括：电流检测电路的第一端与MCU控制器的第一引脚相连接，电流检测电路的第二端与保护电路的第一端相连接，电流检测电路的第三端与保护电路的第二端相连接；RS电路的第一端分别与保护电路的第三端及电流采样电路的第一端相连接，RS电路的第二端与保护电路的第四端相连接，RS电路的第三端与电源端相连接，RS电路的第四端与NAND闪存的第一端相连接；NAND闪存的第二端与MCU控制器的第二引脚相连接，电流采样电路的第二端与MCU控制器的第三引脚相连接，RS电路的第五端与MCU控制器的第四引脚相连接。本发明能有效提高电流自动测量电路的自动化程度。
G11C7/22  ,控制方法及电子设备 [发明],本申请公开了一种控制方法及电子设备，所述方法包括：获得双倍速率同步动态随机存储器DDR的当前使用参数，所述当前使用参数用于表征所述DDR的当前利用率；根据所述当前使用参数，调整所述DDR的读写时钟频率。
G11C29/56  ,一种自动FLASH芯片检测机台 [发明],本发明属于芯片检测技术领域，具体是一种自动FLASH芯片检测机台，包括芯片输送机构、芯片检测机构和控制面板，其中，控制面板包括处理器、测试位姿判断模块、机台稳定性检测模块、测试环影决策模块、芯片质量评估模块以及显示预警模块；本发明通过对FLASH芯片进行自动ID测试、容量测试和速率测试，基于测试判断结果以准确判断对应FLASH芯片的品质状况，且在进行芯片检测前将位置姿态偏离程度判断、机台稳定性状况分析和检测区域环境分析相结合，能够对检测前的各项准备操作进行递进式合理分析，并准确评估对检测结果带来的负面影响状况，有利于保证FLASH芯片检测过程的稳定顺利进行，显著提升检测结果的精准性，自动化程度和智能化程度高。
G11C11/406  ,一种存储器刷新方法及存储器 [发明],本申请公开了一种存储器刷新方法及存储器，其中，所述方法包括：基于接收自我刷新请求的时刻，确定利用第一刷新方式完成当前待刷新任务对应的第一消耗时长；比对所述第一消耗时长与以第二刷新方式完成当前待刷新任务对应的第二消耗时长，以确定在进入自我刷新状态前，对所述存储器中存储块的自动刷新策略；其中，所述第一刷新方式和第二刷新方式采用不同的刷新单元；基于所述自动刷新策略完成所述当前待刷新任务后，基于所述自我刷新请求，进入自我刷新状态。
G09G3/3208  ,移位寄存器单元和显示装置 [发明],本发明提供一种移位寄存器单元和显示装置，涉及显示技术领域，用于调整薄膜晶体管的特性，使移位寄存器单元能够输出稳定的栅极驱动信号，从而保证显示产品的显示质量。所述移位寄存器单元中，漏电吸收单元包括第一传输子单元，第二传输子单元和吸收子单元；第一传输子单元用于在控制信号端的控制下，控制导通或断开第一信号端与漏电吸收节点之间的电连接；第二传输子单元用于在控制信号端的控制下，控制导通或断开第二信号端与漏电吸收节点之间的电连接；吸收子单元用于在第二信号端的控制下，控制导通或断开第三信号端与漏电吸收节点之间的电连接。
G11C29/08  ,基于固态硬盘的TLC顺序写性能测试验证方法和系统 [发明],本申请涉及一种基于固态硬盘的TLC顺序写性能测试验证方法、系统、计算机设备和存储介质，其中该方法包括：获取TLC顺序写性能测试请求，对待测固态硬盘进行安全擦除；通过性能测试工具对待测固态硬盘进行第一次全盘顺序写；计算第一次全盘顺序写中SLC存储空间总大小；计算第一次全盘顺序写中总数据量大小；判断计算得到的SLC存储空间总大小与第一次全盘顺序写中总数据量大小的差值是否超过预设的阈值；若未超过预设的阈值则通过性能测试工具进行第二次全盘顺序写，TLC顺序写性能为第二次顺序写性能中最后一段时间内写性能的平均值。本发明可以高效且高精度的获取待测固态硬盘的TLC顺序写性能，有效地提高了TLC顺序写性能的测试覆盖面，并客观地给出每版固件在调优阶段的功耗评价。
G11C29/56  ,提升SSD固件纠错测试覆盖率的实现方法和装置 [发明],本申请涉及一种提升SSD固件纠错测试覆盖率的实现方法、装置、计算机设备和存储介质，其中该方法包括：在固态硬盘读写过程中，通过输入cmdline指令设置NAND flash die的read level；进入read retry流程，判断当前场景下固件的read retry table是否发生修改；若当前场景下read retry table未被修改则read retry报成功，若当前场景下read retry table已被修改则read retry报失败；read retry失败后进入LDPC纠错流程，LDPC使用默认的read level进行纠错并纠错成功。本发明通过使用灵活注错场景，可以覆盖多模块压力测试下的不同测试场景，进而有效地提升了SSD固件纠错测试的覆盖率。
G01R1/02  ,一种DUT可寻址外围测试电路 [发明],本发明公开了一种DUT阵列可寻址外围测试电路，该测试电路包括地址转换电路，以及与所述地址转换电路连接的开关电路。地址转换电路用以将外部输入的地址转换为漏极地址和栅极地址，开关电路的行输出电控制DUT阵列的漏极，开关电路的列输出电控制DUT阵列的栅极，开关电路与所述DUT阵列的漏极采用开尔文连接。电流测量点SO与源极测量点共用同一个PAD，且单独接地。开关电路的行、列输出通过地址缓冲器接入所述DUT阵列。地址转换电路电控制地址寄存电路。
G11C16/34  ,电压确定方法、装置、设备和可读存储介质 [发明],本申请提供一种电压确定方法、装置、设备和可读存储介质，涉及数据存储技术领域，该方法包括：获取存储设备的状态参数和状态参数的参数值；以参数值作为预先构建的映射关系的输入值，获得输出的分布参数；基于分布参数，构建参数曲线；获取电压采样初始值和电压采样间隔；以电压采样初始值和电压采样间隔作为采样数据，在参数曲线中采样得到至少两个位置点；在至少两个位置点中选取出目标位置点，并基于目标位置点，在参数曲线中查找出最优位置点并获取最优位置点的读电压，作为最优读电压。该方案可以提高最优阈值电压的搜索效率。
H03K17/28  ,延时缓冲单元、延时缓冲阵列、电子装置及操作方法 [发明],本公开提供一种延时缓冲单元、延时缓冲阵列、电子装置及操作方法。该延时缓冲单元包括延时链和选择性旁路子单元，该延时链包括至少一个延时缓冲子单元，其中，至少一个延时缓冲子单元被配置为根据延时控制信号调节延时缓冲单元的传输延时，延时链的一端为目标输入端，延时链的与目标输入端相对的一端为目标输出端；选择性旁路子单元与目标输入端以及目标输出端电连接，被配置为根据配置信号旁路延时链。该延时缓冲单元、延时缓冲阵列、电子装置及操作方法至少能够避免在输入为零时结构的动态翻转功耗，提高能量利用率。
G11C29/12  ,一种芯片测试方法、测试系统、处理器和内存介质 [发明],本发明公开了一种芯片测试方法、测试系统、处理器和内存介质，包括向芯片的内存单元中写入第一测试数据，在测试过程中以第一规则调整写入和读取的寄存器指数，将芯片分成多个单元区域，分别进行测试，生成第一测试结果；实时监测芯片的温度，生成第一监测结果；对目标区域输入第二测试数据，生成第二监测结果；综合分析获得最终分析结果；本测试方法通过实时监测每个分区的温度，并采用二次测试对目标区域能进行重新确认，不仅可以更精确地定位和识别问题区域能，便于定点维护，其通过设置两个阈值，使得问题定位更具有灵敏性和准确性，大大增强了测试的可靠性，更全面和准确地测试芯片性能，提高检测结果的准确性。
G09G3/34  ,一种背光控制方法、背光控制电路和显示装置 [发明],本发明提供一种背光控制方法、背光控制电路和显示装置。背光控制方法，应用于显示面板的背光模组，所述方法包括以下步骤：通过定位所述显示面板上像素的位置生成分区信号；根据所述分区信号确定背光分区的范围；提取所确定的背光分区的背光值；根据所述背光分区的背光值计算所述背光分区的背光特征值。本发明实施例通过根据分区信号确定背光分区的范围，能够确保提取各背光分区的背光值，从而有助于提高对于背光的控制效果。
G01R1/02  ,一种可寻址外围测试电路 [发明],本发明公开了一种可寻址外围测试电路，该电路包括地址转换电路，以及与所述地址转换电路连接的开关电路。地址转换电路用以将外部输入的地址转换为漏极地址和栅极地址，开关电路的行输出电控制DUT阵列的漏极，开关电路的列输出电控制DUT阵列的源极。开关电路的行、列输出通过地址缓冲器接入所述DUT阵列。地址转换电路包括多个并行译码器接入所述开关电路。
G11C29/56  ,一种双倍速率同步动态随机存储器芯片的测试装置 [发明],本发明涉及芯片测试技术领域，具体涉及一种双倍速率同步动态随机存储器芯片的测试装置，包括测试板、功能板卡、电源板卡、电流监控板卡、测试座，测试座上具有独立的加热组件，所述加热组件集成监控温度系统，并通过温度监控系统调节被测芯片的实时温度；冷却模组，用于测试板和电源板卡的独立降温控制；本发明通过测试座的加热组件实现对芯片的独立加热，同时在高温条件下，不引入其他元器件进入高温环境，以防止辅助元器件在高温下失效对测试结果产生影响；集成监控温度系统，并通过温度监控系统调节被测芯片的实时温度，保证测试效果，同时避免测试温度过高而破坏测试板的情况发生。
G11C16/16  ,闪存模拟电可擦除可编程只读存储器的方法及相关装置 [发明],本发明实施例提供了一种闪存模拟电可擦除可编程只读存储器的方法及相关装置，用于利用闪存FLASH来模拟电可擦除可编程只读存储器EEPROM，从而来提升闪存FLASH的擦写寿命。本发明实施例方法包括：将闪存FLASH分割为至少两个块，其中，每个块的容量与电可擦除可编程只读存储器EEPROM的容量相同；将FLASH块的数据空间映射至加载至内存中的所述EEPROM的索引中；通过调用接口，访问所述EEPROM的索引，使得通过所述EEPROM的索引在所述FLASH块的数据空间中执行数据操作。
G11C19/28  ,移位寄存器、栅极驱动电路及显示装置 [发明],本公开提供一种移位寄存器、栅极驱动电路及显示装置，属于显示技术领域。本公开的移位寄存器中，第一输入子电路被配置为响应于第一时钟信号，将输入信号传输至第一控制节点；第二输入子电路被配置为响应于第一时钟信号，将第二电平信号传输至第二控制节点；第一输出子电路被配置为响应于第一控制节点的电压，将第二时钟信号传输至第一输出信号线；第二输出子电路被配置为响应于第二控制节点的电压，将第一电平信号传输至第一输出信号线；选通子电路被配置为响应于选通信号，将第三电平信号或第二时钟信号传输至第二输出信号线；第三电平信号与第一电平信号的极性相同，且第三电平信号的电压小于第一电平信号的电压。
G11C11/419  ,一种数据检测型SRAM写辅助电路及其控制方法 [发明],本发明公开了一种数据检测型SRAM写辅助电路，包括写辅助控制模块和存储列模块；所述写辅助控制模块用于控制写操作过程中存储列模块的电源节点电压；所述存储列模块包括多个存储单元，用于存储数据；写辅助控制模块第一传输门的一个信号传输端连接存储列模块第一位线信号，第二传输门的一个信号传输端连接存储列模块第二位线信号，存储列模块的两个电源分别接入写辅助控制模块的第一电源节点和第二电源节点；本发明的控制方法通过写辅助控制模块检测存储列的选中单元在执行写操作时写入的数据，根据数据类型降低对应电源节点的电压，从而提高写入数据的良率。本发明能提高SRAM在低电压下的数据写入良率，降低SRAM存储器的读写能耗。
G06F30/398  ,一种用于芯片的训练验证系统 [发明],本申请涉及电子设计技术领域，特别是涉及一种用于芯片的训练验证系统，所述系统包括：数据库、处理器和存储有计算机程序的存储器，计算机程序被处理器执行时，实现以下步骤：根据参考延时范围，随机生成模拟延时信息配置延时单元，使用训练模型根据模拟延时信息得到寄存器参数，并使用寄存器模型写入寄存器，对接口单元进行无训练的初始化，对初始化后的接口单元和存储器进行读写测试，得到读写测试结果。可知，在初始化过程中不进行对物理层的训练，从而节省了大量验证仿真时间，而采用训练模型根据模拟延时计算出寄存器参数，再对物理层寄存器进行配置，从而能够间接验证物理层的训练功能。
G11C29/12  ,双倍速率同步动态随机存储器的通断检测电路 [发明],本申请涉及一种双倍速率同步动态随机存储器的通断检测电路和测试设备。所述通断检测电路包括：通断检测设备包括第一数量的第一通断检测模块、第二数量的第二通断检测模块、第三数量的第三通断检测模块和电源模块。其中，第一通断检测模块包括第一分压单元和第一光源单元；第一光源单元的第二端连接对应的第一类型金手指引脚；第二通断检测模块包括第二分压单元和第二光源单元；第二光源单元的第二端连接对应的第二类型金手指引脚；第三通断检测模块包括第三分压单元和第三光源单元；第三光源单元的第二端连接对应的第三类型金手指引脚。采用本方法能够提高检测效率。
G11C16/10  ,闪存数据管理方法、闪存数据管理设备以及可读存储介质 [发明],本发明涉及数据存储技术领域，尤其涉及一种闪存数据管理方法、闪存数据管理设备以及可读存储介质。通过在进行数据写入时，确定待写入的目标数据在第一存储单元对应的目标物理块，并执行数据写入操作，将所述目标数据写入所述目标物理块；在读取所述目标物理块中的所述目标数据时，于第二存储单元中获取所述目标数据对应的写入温度，其中，所述第一存储单元的温度稳定性能低于所述第二存储单元的温度稳定性能；根据所述写入温度确定读偏移电压，并基于所述读偏移电压读取所述目标数据。提高了闪存在温差变化大的地理环境中，进行大容量数据存储和读取的可靠性、稳定性。
G11C29/12  ,内存引脚状态的检测方法及装置 [发明],本申请实施例提供了一种内存引脚状态的检测方法及装置，其中，该方法包括：当对指定设备的指定内存进行训练时，在运行到QCS训练阶段的情况下，将指定内存的一组内存颗粒中的每个内存颗粒依次作为当前内存颗粒执行以下的引脚状态检测操作，得到每个内存颗粒的DQ信号引脚的引脚状态：向指定内存发送用于指示一组内存颗粒进入到CS训练模式，且使用当前内存颗粒的DQ信号进行信息反馈的第一模式命令；使能指定内存的RCD的QCS训练模式，其中，在QCS训练模式下，RCD向一组内存颗粒发送待训练序列，以由一组内存颗粒对待训练序列进行训练，得到序列训练结果；基于当前内存颗粒的DQ信号反馈的序列训练结果，确定当前内存颗粒的DQ信号引脚的引脚状态。
G11C16/26  ,一种非易失存储器参考电流校准电路及校准方法 [发明],本发明提供了一种非易失存储器参考电流校准电路及校准方法，通过在非易失存储器的存储阵列中选取任意两个地址作为校准字模块中的校准字并产生读电流；在校准控制模块中设置校准控制信号控制参考电流产生模块释放参考电流；在非易失存储器中的读模块中通过比较最大的参考电流和读电流读出数据；当读模块读出校准字模块中的数据不全为1或数据全为0时，在校准控制模块中以预设步径减小参考电流，直至读模块读出的数据全为1或不全为0时，记录校准值S1、S0；将校准值S0与校准值S1之间的任意值作为参考电流的校准值，将参考电流的校准值控制在一定范围内，防止读电流与参考电流产生交叠导致读错误，且不需要进行写操作，缩短了校准时间。
G06F11/22  ,一种用于验证模块化FLASH功能的系统及方法 [发明],本申请实施例提供一种用于验证模块化FLASH功能的系统及方法，所述系统包括：待验证模块化FLASH，被配置为执行第一类任务和第二类任务；驱动输入接口模块，被配置为定义多个接口信号并定义对所述多个接口信号进行操作的任务；读写任务配置模块，包括读写任务接口，且被配置为定义对待验证模块化FLASH进行读写操作的读数据任务和写数据任务；信号监控接口模块，被配置定义多个监控信号；测试用例模块，包含多个与待验证模块化FLASH的功能点相对应的测试用例，每个测试用例均包括定向配置参数和随机配置参数。采用本申请实施例每个测试用例都包含有定向配置和随机配置的参数，保证功能的完备性。
G11C29/56  ,一种用于存储器FT测试的特定适配装置 [发明],本发明公开了一种用于存储器FT测试的特定适配装置，属于芯片测试技术领域，具体包括自动化分选机、ATE测试机、对接机构和翻转机构，其中，所述对接机构用于对接所述自动化分选机和所述ATE测试机；所述对接机构包括基础机械框架、上下浮动机构、树脂机构、接口板和设备特定适配装置；所述设备特定适配装置为ATE测试机与自动化分选机中的存储芯片接触的最外端接口，用于连接ATE测试机与存储芯片；所述设备特定适配装置分为32个DSA单元，每个DSA单元包括一个接口板和一个设备特定适配装置，每个DSA单元中放置有16个芯片插座，用于实现单次512个待测芯片的测试；本发明提高了测试效率。
G11C29/08  ,存储设备的存储块筛选方法、装置、设备及存储介质 [发明],本发明提供一种存储设备的存储块筛选方法、装置、设备及存储介质，该存储设备具有Nand Flash，该方法包括：获取Nand Flash的存储块数据保持能力的参考曲线；对Nand Flash进行数据保持能力测试，获得每个存储块的测试曲线；将参考曲线和各个测试曲线进行对比，根据预设指标筛选存储块中的数据保持弱块，其中预设指标包括参考曲线与各个存储块的测试曲线的平均比特翻转数差值，以及参考曲线与各个存储块的测试曲线的斜率差值。本发明可以提前识别存储设备中的数据保持弱块，在可靠性测试过程中成功将其筛选出来，避免在存储设备中使用数据保持弱块，有效提高存储设备的性能和质量。
G11C11/4063  ,读取等待时间延时反馈电路、反馈方法 [发明],本发明公开了一种读取等待时间延时反馈电路、反馈方法，其是增设了一组延时复制电路以及两个移位寄存器，将对应输出指针地址的移位寄存器的首位输出通过该延时复制电路进行反馈，生成一个信号对另一个移位寄存器进行重置，以实现两移位寄存器生成的输入和输出指针间的延迟与延时锁相回路中的时钟延迟保持一致，另一方面，两个移位寄存器生成的指针地址分别对应指令寄存器的输入和输出，这样，仅用单根延迟线即可实现时钟信号和数据信号保持相同的延迟，在输入和输出上保持同步，从而显著降低延迟线失配的可能性，提高系统运行稳定性。
G11C16/34  ,监控分栅存储器串扰性能的方法 [发明],本发明提供了一种监控分栅存储器串扰性能的方法，包括：提供监控结构，包括：多个金属焊垫，一个金属焊垫连接一个位线或一个字线或一个第一控制线或一个第二控制线；通过其中五个金属焊垫向同一个存储器单元的字线、第一控制线、第二控制线、与源极连接的位线和与漏极连接的位线分别施加工作电压，以实现对存储器单元的读操作和写操作；测试与加压存储器单元位于相同字线上的非加压存储器单元的沟道电流，以判断非加压存储器单元在加压存储器单元进行读操作后的串扰性能，以及，测试与加压存储器单元位于相同位线上的非加压存储器单元的沟道电流，以判断非加压存储器单元在加压存储器单元进行写操作后的串扰性能。
G11C17/18  ,一种OTP存储单元的数据读取电路及方法 [发明],本申请提供一种OTP存储单元的数据读取电路及方法，该电路包括：采样模块、信号处理模块及输出模块，通过采样模块对OTP存储单元的存储数据进行采样，得到采样信号，通过信号处理单元基于第一使能信号及采样信号产生第一过渡信号，再根据第二使能信号及第一过渡信号产生第二过渡信号，通过输出模块基于脉冲信号的下降沿对第二过渡信号进行反相及缓冲处理，得到并输出存储数据。本申请提供的OTP存储单元的数据读取电路结构简单、可靠性高，可提高新型OTP存储器在实际应用中的实用性。
G11C7/10  ,移位寄存电路、移位寄存器及数字微流控芯片 [发明],本申请公开了移位寄存电路、移位寄存器及数字微流控芯片。该移位寄存电路包括：输入模块、第一放电模块、第二放电模块和输出模块。其中，输入模块用于接收输入信号；第一放电模块接收第一时钟信号，第二放电模块接收第一时钟信号，输出模块的控制端耦接输入模块的第二端，输出模块接收第二时钟信号；其中，第一时钟信号和第二时钟信号为互补时钟信号，第一放电模块和第二放电模块用于在第一时钟信号控制下，对由输入模块接收的输入信号进行位移，以使输出模块根据第二时钟信号形成输出信号由移位寄存电路的输出端输出。通过上述方式，能够简化移位寄存电路的电路结构，减低制作成本。
G11C11/406  ,刷新控制电路及存储器 [发明],本公开提供一种刷新控制电路及存储器，包括：译码电路、计数电路、指示电路、以及使能电路；译码电路对周期选择信号和比例选择信号进行译码，输出多个刷新周期的模式信号和多个比例信号；计数电路根据指示电路当前输出的至少一个刷新周期的指示信号，响应于常规刷新时钟对字线地址进行间隔计数，输出每次刷新的目标字线地址；指示电路根据处于有效状态的比例信号，确定不同于标准刷新周期的调节刷新周期对应的地址范围并输出至少一个刷新周期的指示信号；使能电路根据当前的目标字线地址和当前各刷新周期的指示信号，输出刷新使能信号。本方案能够实现灵活的刷新控制方案。
G11C11/409  ,存储单元、电子装置及存储单元的操作方法 [发明],本公开的至少一实施例提供一种存储单元、电子装置及存储单元的操作方法。该存储单元包括电源开关子单元、易失性存储子单元以及非易失性存储子单元；易失性存储子单元被配置为使用从第一电源电压端接收的第一电源电压和从第二电源电压端接收的第二电源电压进行操作，且易失性存储子单元包括存储节点；电源开关子单元电连接到易失性存储子单元，且被配置为接收开关控制信号且根据开关控制信号控制是否允许易失性存储子单元使用第一电源电压进行操作。该存储单元、电子装置及存储单元的操作方法能够在数据恢复时通过电源控制信号关闭电源开关子单元以使易失性存储子单元不能使用第一电源电压，破坏易失性存储子单元的稳态结构，可以提高数据恢复成功率。
G11C29/50  ,基于固态硬盘的最大功耗测试验证方法、系统和计算机设备 [发明],本申请涉及一种基于固态硬盘的最大功耗测试验证方法、系统、计算机设备和存储介质，其中该方法包括：分别在PS0、PS1和PS2状态下执行一定时间的顺序写操作并记录测试开始时间和测试结束时间，执行一定时间的顺序读操作并记录测试开始时间和测试结束时间；根据记录的测试开始时间和测试结束时间获取高精度功耗数据采集仪运行软件客户端对应功耗测量通道的功耗数据，得到PS0、PS1和PS2状态下的每秒顺序写功耗数据和顺序读功耗数据；将PS0、PS1和PS2状态下的每秒顺序写功耗数据和顺序读功耗数据导入功耗数据模板中进行可视化展示。本发明可以实现高效且高精度的获取被测固态硬盘PS0～PS2的最大功耗，并通过图像化详细的展示出最大功耗及功耗变化趋势。
G11C29/50  ,基于固态硬盘的D3hot低功耗测试方法和系统 [发明],本申请涉及一种基于固态硬盘的D3hot低功耗测试方法、系统、计算机设备和存储介质，其中该方法包括：通过获取D3hot低功耗测试请求，读取待测固态硬盘的APST状态并判断APST功能是否关闭，若未关闭则关闭APST功能；将待测固态硬盘的电源状态设置为PS0，读取并保存PMCS寄存器的值；闲置一段时间后修改PMCS寄存器的值以使待测固态硬盘进入D3hot状态，开始收集功耗数据；等待一段时间后停止收集功耗数据，将收集到的数据导入数据模板中用于进行可视化展示。本发明可以实现高效且高精度地获取待测固态硬盘D3hot低功耗，并可通过图像化详细的展示出D3hot功耗变化趋势，客观地给出每版固件在调优阶段的功耗评价。
G11C29/56  ,NAND Flash颗粒模拟装置、读写方法和系统 [发明],本申请提供一种NAND Flash颗粒模拟装置、读写方法和系统，所述NAND Flash颗粒模拟装置包括：存储颗粒模拟器，连接NAND Flash控制器；控制主机，连接所述存储颗粒模拟器；所述存储颗粒模拟器包括控制单元、接口单元和时序控制单元；所述控制单元连接所述时序控制单元，所述接口单元连接所述控制单元和所述控制主机，所述时序控制单元连接所述NAND Flash控制器。本申请可在没有Flash颗粒的情况下，快速构建Flash控制器测试，可提前验证Flash控制器新增功能，能够第一时间检测当前Flash颗粒暂未支持的功能，提高生产效率，提高用户体验。
G11C11/416  ,存储器阵列、电子装置及存储器阵列的操作方法 [发明],本公开的至少一实施例提供一种存储器阵列、电子装置及存储阵列的操作方法。该存储器阵列包括多个非易失性静态存储器存储单元、多条电源线和多条地线。该多个非易失性静态存储器存储单元排列为多行多列且被配置为执行数据存储以及数据备份与恢复；多条电源线被配置为给多个非易失性静态存储器存储单元提供第一电源电压，其中，多条电源线分别在第一方向与对应的存储单元列电连接，多条电源线在第二方向短接；多条地线被配置为给多个非易失性静态存储器存储单元提供第二电源电压，其中，多条地线分别在第一方向与对应的存储单元列电连接，多条地线在第二方向短接。该存储器阵列能够在一行存储单元同时进行数据恢复时，保持电源线电压稳定。
G09G3/36  ,栅极驱动电路、显示面板及显示装置 [发明],本申请公开了一种栅极驱动电路、显示面板及显示装置。栅极驱动电路包括级联的多个移位寄存器，移位寄存器电连接时钟信号端，移位寄存器包括：第一晶体管，第一晶体管的第一极电连接第一电压源，第一晶体管的第二极电连接输出端；第二晶体管，第二晶体管的第一极电连接第一信号端，第二晶体管的栅极和第二晶体管的第二极电连接第一晶体管的栅极；其中，第一信号端的电压绝对值小于时钟信号端的导通电平的绝对值。根据本申请实施例，有利于提高显示产品的使用寿命。
G11C29/56  ,一种DDR测试系统及方法 [发明],本发明属于DDR测试技术领域，其目的在于提供一种DDR测试系统及方法。本发明基于主控模块通过编码的方式生成DDR测试指令，在对被测DDR进行测试时，可通过指令译码控制模块对所述DDR测试指令进行译码，得到所述DDR测试指令中的所有分测试指令，最后通过DDR控制模块将所有分测试指令转换为符合指定接口协议的控制信号，并通过所述DDR物理层对被测DDR进行测试操作。在此过程中，由于DDR测试指令通过编码的方式生成，相比于传统技术中内存控制器直接基于CPU的读写操作指令对被测DDR进行读写测试的方案，可实现对DDR JEDEC定义的各种时序参数的准确测量，进而可使得对被测DDR的控制更加精确和灵活，同时利于兼容各种类型DDR的测试，测试应用范围更广泛。
G11C13/00  ,驱动电路、存储器装置及其操作方法 [发明],一种驱动电路、存储器装置及其操作方法。该驱动电路包括耦接的第一控制电路、限流电路和第二控制电路，在驱动电路的工作模式为自停止模式下，第一控制电路配置为根据第一控制信号开启，以将限流操作信号线上的限流电压传输到限流电路；限流电路配置为根据限流电压开启，以将第一操作信号施加到与驱动电路的输出端连接的负载信号线上；第二控制电路配置为根据第二控制信号开启，以将第二操作信号传输到限流电路，根据第二操作信号和来自负载信号线的反馈信号控制限流电路停止施加第一操作信号到负载信号线上。该驱动电路能够实现自停止驱动的功能，能够降低总线上的电压降，并且能避免操作电压持续施加在负载上，从而显著降低功耗。
G10K11/16  ,一种防干扰晨读器及防干扰方法 [发明],本发明一种防干扰晨读器及防干扰方法公开了一种能够通过变形消音片和消音棉对声音进行多重消除的防干扰晨读器及防干扰方法，可以减少声音在空气中的传播，降低相互干扰。其特征在于包括能够通过变形消音片和消音棉对声音进行多重消除的消音装置和用于播放声音的播放装置，所述播放装置内嵌于所述消音装置的前侧面，所述消音装置由晨读录音筒，进音口，录音机开关按钮，播放机开关按钮，出气偏孔，微型录音机，变形导音板，变形消音片，导音通道，过气细孔，消音棉和供电电源组成，晨读录音筒顶面开有进音口，所述晨读录音筒右侧面置有录音机开关按钮，所述晨读录音筒右侧面置有播放机开关按钮。
G11C7/22  ,一种磁随机存取存储单元的控制电路、控制方法及存储器 [发明],本公开提供了一种磁随机存取存储单元的控制电路、控制方法及存储器，该电路包括：逻辑控制单元以及预充电单元；逻辑控制单元被配置为基于列选信号以及读写控制信号输出第一控制信号和第二控制信号；预充电单元被配置为在第一控制信号具有有效电平的情况下向存储单元的源极线预充低电平，在第二控制信号具有有效电平的情况下向存储单元的位线预充低电平。本公开通过对控制电路进行改进使其在有效的读写信号到来之前或者读写周期完成之后，在列选信号和读写控制信号的作用下，实现了对位线和源极线的独立控制，并在预充电过程中实现低电位的预充，从根本上避免了读操作时字线开启后对应存储单元上的大电流产生，减小存储单元的误写入问题发生。
G11C29/50  ,一种实现NAND FLASH电流测试的系统及方法 [发明],本发明提供了一种实现NAND FLASH电流测试的系统及方法，所述系统包括上位机和测试板卡，测试板卡包括主控制器、从控制器和电流采集电路，主控制器负责与上位机交互，接收上位机下发的测试命令到，测试命令包括电流测量指令和/或闪存操作指令，主控制器负责根据闪存操作指令对NAND FLASH进行常规操作测试，使其进入待模拟闪存工况状态，从控制器接收主控制器转发或上位机直接下发的电流测量指令，负责控制电流采集电路对进入待模拟闪存工况状态下NAND FLASH进行高速、高精度的电流测量，解决了现有NAND flash测试中，测试板卡无法兼顾NAND FLASH常规测试和高速、高精度电流测量的技术难题，而且在实现高速、高精度的电流测量时不会干扰正常的NAND Flash测试进程。
G11C11/419  ,写辅助电路和静态随机存取存储器 [发明],本申请涉及一种写辅助电路和静态随机存取存储器。静态随机存取存储器包括与存储单元连接的位线；写辅助电路包括：预充电路，与位线连接，用于对位线进行预充电；传输电路，与位线连接，用于传输信号；下拉电路，与传输电路连接，用于根据接收到的数据信号将位线的电压下拉至地电压；写入电路，与传输电路连接，用于在位线的电压被下拉为地电压时，将提供的负电压通过传输电路输入至位线中。本申请实施例的方案，加快了将负电压传输至位线的速度，且稳定性高。
G06F3/06  ,一种基于文件的嵌入式设备数据存储管理方法 [发明],本发明提供一种基于文件的嵌入式设备数据存储管理方法，用于各种嵌入式设备使用Flash作为数据存储介质时的数据存储管理。将数据文件分为两个区，数据索引区和用户数据区，用户数据内容存储于用户数据区，数据索引信息，采用滑动存储管理方式，当数据索引信息损坏时，可回退到最近一个的正确数据索引信息；用户数据内容的存储，采用循环地址存储管理方式，当数据索引信息或用户数据内容发生损坏时，可通过循环向前查找数据索引回滚到最近一次的正确内容，确保每个数据操作的高效和高可靠性，又能确保数据均匀地利用存储空间，从而最大限度延长嵌入式设备存储介质的寿命。
G06F11/263  ,检测装置以及检测方法 [发明],本申请涉及一种检测装置以及检测方法，检测装置包括编码电路、解码电路和控制单元，编码电路用于对主板上的信号单元输出的多个检测信号进行整合，得到目标检测信号，解码电路用于对目标检测信号进行解码，得到多个解码信号，控制单元用于根据多个解码信号对背板上的硬盘进行检测，得到检测结果。通过编码电路将信号单元输出的多个检测信号进行整合，以及解码电路将整合后的信号进行还原，从而使控制单元可以基于多个检测信号对多个硬盘进行检测，当硬盘的数量比较庞大时，该检测装置可以极大的减少信号线的数量，即极大的简化电路的信号传输线路，进而可以在一定程度上降低检测装置的检测成本。
G01N33/00  ,一种带标定数据存储功能的氮氧传感器探头 [发明],本发明公开了一种带标定数据存储功能的氮氧传感器探头，包括探头主体，所述探头主体上连接有用于存储探头标定信息的信息储存模块，所述信息储存模块上连接有用于与氮氧传感器控制器连接的插接件；探头损坏后方便维修，探头损坏直接更换探头，减少氮氧传感器维修成本；探头标准化制作，批量生产过程中将标定信息写入，后续不需要匹配控制器；增加控制器资源利用率，减少芯片浪费。
G11C5/14  ,半导体器件及其操作方法以及存储系统 [发明],本申请提供一种半导体器件及其操作方法以及存储系统，所述半导体器件包括用以产生振荡时钟信号的振荡器电路；用以根据所述振荡时钟信号产生输出电压的电荷泵；用以检测所述输出电压而产生振荡通行信号的电荷泵反馈电路；以及，用以根据所述振荡通行信号，将所述振荡时钟信号传送给所述电荷泵的通行控制电路。通过所示半导体器件，一方面可以避免电荷泵在低电源电压时过慢启动的问题，另一方面可以使振荡时钟信号频率随电源电压的降低而升高，而解决电荷泵驱动能力不均的问题，并能减小电容以及布局面积。
C30B29/30  ,一种钪铈铁掺杂铌酸锂晶体及其制备方法和应用 [发明],本发明属于复合材料制备技术领域，具体涉及一种钪铈铁掺杂铌酸锂晶体及其制备方法和应用。本发明提供的钪铈铁掺杂铌酸锂晶体，光泽度高、成分均一、无瑕疵、无生长条纹和无裂纹产生，解决了铌酸锂晶体不能做为激光晶体材料和铌酸锂晶体抗光损伤能力低的问题。本发明提供的钪铈铁掺杂铌酸锂晶体无宏观缺陷、成分均匀、满足使用性能，具备更优全息存储性能。本发明制备的钪铈铁掺杂铌酸锂晶体，具有光折变响应速度快、灵敏度高、掺杂阈值低和晶体光学质量好等优点，是一种理想的三维体全息存储材料。本发明提供的钪铈铁掺杂铌酸锂晶体在全息光存储、光波导放大器和集成光学等应用领域有着重要的地位，尤其适合用于光学体全息存储。
G11C11/409  ,数据读写电路 [发明],本发明公开了一种数据读写电路，包括电流产生模块、第一开关控制模块和efuse控制模块。电流产生模块产生偏置电流，第一开关控制模块控制电流产生模块开启以输出偏置电流，并在预设时间后关闭电流产生模块；efuse控制模块与电流产生模块相连，用于基于偏置电流获得跟随自身阻抗变化的输出电压。根据本发明的数据读写电路，通过产生一个延时时间窗口，在窗口时间内能够稳定且正确地读写efuse存储的code数据，并通过数字逻辑将code数据保存，当窗口时间结束能够自动将整个电路关闭以节约功耗。
H10B63/00  ,一种半导体存储单元及其阵列结构 [发明],本发明一种半导体存储单元及其阵列结构，该存储单元包括第一NMOS管N1、第二NMOS管N2、第三NMOS管N3、第一存储器R1和第二存储器R2；第一NMOS管N1的源极接源线SL1、其栅极接字线WL1、其漏极接第二NMOS管N2一端的源极/漏极，第二NMOS管N2栅极接字线WL2、其另一端源极/漏极接第三NMOS管N3的漏极，第三NMOS管N3源极接源线SL2、其栅极接字线WL3；第一存储器R1一端接第一NMOS管N1和第二NMOS管N2的连接处、其另一端接位线BL1，第二存储器R2一端接第三NMOS管N3和第二NMOS管N2的连接处、其另一端接位线BL2；有效降低存储单元面积、提升阵列密度。
G06F1/24  ,一种基于汽车智能存储芯片复位系统 [发明],本发明涉及智能汽车技术领域，具体涉及一种基于汽车智能存储芯片复位系统，包括存储芯片模块、芯片数据收集模块、故障处理模块、报警模块和显示器，通过存储芯片模块可以对系统中所有用到的应用资源进行存储，然后通过芯片数据收集模块对存储芯片模块在工作过程中的所有参数进行获取，从而可以成为故障处理模块对故障进行判断的依据，然后采用对应的方法进行复位，然后在复位失败时则可以通过报警模块进行报警，从而可以采取紧急措施，显示器可以对应用资源进行显示应用，从而可以通过上述方式提高系统的稳定性，从而提高汽车行驶过程中的安全性。
G11C16/34  ,编程校验方法、装置、存储芯片及电子设备 [发明],本发明涉及存储芯片技术领域，具体公开了一种编程校验方法、装置、存储芯片及电子设备，其中，编程校验方法包括步骤：在存储单元编程结束后，对存储单元的衬底端施加正向电压；基于编程校验电压对存储单元进行编程校验；该编程校验方法通过在编程结束和编程校验前，对存储单元的衬底端施加正向电压，使存储单元中隧道氧化层基于在前操作而捕获的不稳定的电子基于电压差而向外释放，可有效避免不稳定电子对编程校验的影响，使得编程校验能准确评价存储单元阈值电压的大小，以使nor flash的数据保持能力表现更佳。
H10B61/00  ,存储单元结构、存储阵列结构及进位运算的方法 [发明],本发明提供一种存储单元结构、存储阵列结构及进位运算的方法，属于半导体器件领域。该存储单元结构包括第一SOT底电极层、第二SOT底电极层以及磁隧道结MTJ，第一SOT底电极层和第二SOT底电极层交叉布置，磁隧道结MTJ位于第一SOT底电极层和第二SOT底电极层交叉的重叠区域，且磁隧道结MTJ的中心不在重叠区域的对角线，第一SOT底电极层包括第一通电端口，用于决定通过第一SOT底电极层的电流方向，第二SOT底电极层包括第二通电端口，用于决定通过第二SOT底电极层的电流方向。本发明所提供的存储单元结构契合Nand‑like或十字型工艺结构，两个SOT底电极层可以直接接触或为一体结构，不需要中间介质的间隔，简化了制作工艺，并缩小了器件体积，还可以实现存算一体。
G06F3/06  ,一种数据写入方法、系统、装置、介质及四级单元闪存 [发明],本申请公开了一种数据写入方法、系统、装置、介质及四级单元闪存，涉及数据处理领域，用于解决资源占用较多的问题。设置独立于第一存储模块的第二存储模块，将第一次向目标字线写入时得到的第一校验块存储至目标存储空间，在第二次写入时，调用此第一校验块并将其和第二次写入的数据块传输至目标字线即可。本申请将数据存储从第一存储模块转移到了独立于第一从存储模块的第二存储模块中，避免了两次写入操作同时占用第一存储模块的资源，可以提高系统的性能和扩展能力，并保证了数据的完整性和正确性。此外在第二次写入操作中，不再计算校验块，而是直接使用第一次写入操作存储至第二存储模块中的校验块，也节约了对处理器和存储模块的占用。
G11C29/12  ,一种固态硬盘的测试系统及测试方法 [发明],本申请实施例公开了一种固态硬盘的测试系统及测试方法，其中，测试系统包括：测试上位机，用于控制测试进程的进行，并展示测试结果；至少一个测试主机，所述测试主机与所述测试上位机连接，用于基于上位机发送的控制指令对待测试硬盘进行测试；第一扩展芯片，与所述测试主机连接，所述第一扩展芯片包括至少8个用于挂接待测试硬盘的测试槽位。上述方案通过至少包含8个测试槽位的扩展卡片能够实现批量测试固态硬盘，实现中由测试上位机控制实现固态硬盘的自动测试流程，过程中无需人工干预，测试效率高且成本低。
G11C8/08  ,一种基于铁电电容器的字线升压电路及其控制方法 [发明],本申请公开了一种基于铁电电容器的字线升压电路及其控制方法，涉及半导体集成电路技术领域。所述电路包括有字线使能信号输入端、反相器电源输入端、反相器电路单元、数字地连接端、三个双NMOS管串联电路单元、铁电电容器、电容器、数字电源连接端、电荷泵控制端、栅压控制端、驱动控制端、降压用栅压控制端、降压用驱动控制端和字线信号输出端，并通过它们的连接关系组合，不但可以将在WL字线上的电压抬升到至少VDD+VTH，并防止升压过高，以及既能在低电源电压工作的自举电路中能够显著升高字线电压，保证数据读写的可靠性，又能在高电源电压工作的自举电路中，达到稳定字线电压的目的，以及还进一步提高铁电存储器的存储密度。
G11C11/417  ,一种温度自适应的SRAM睡眠模式供电电压控制电路及控制方法 [发明],本发明公开了一种温度自适应的SRAM睡眠模式供电电压控制电路，包括模式控制电路、参考电压产生电路、电压跟随电路、存储阵列供电电路和存储阵列；所述模式控制电路用于控制SRAM在工作模式、睡眠模式和关闭模式之间切换；所述参考电压产生电路用于产生随温度变化的参考电压；所述电压跟随电路用于产生跟随参考电压变化的栅极控制信号；所述存储阵列供电电路用于给存储阵列供电，并在SRAM不同工作模式下产生不同的供电电压；所述存储阵列用于存储数据；本发明可随温度变化自适应调节SRAM存储阵列的睡眠模式供电电压，在不同温度下均能保证数据存储的可靠性和供电电压的低裕度，有效减小SRAM的数据保持漏电功耗。
G11C11/16  ,应用于磁性随机存储器的写入监测电路 [发明],本发明提供一种应用于磁性随机存储器的写入监测电路，涉及磁性存储器技术领域。该写入监测电路包括全差分放大器、第一开关器件、第二开关器件、第一监测端和第二监测端；全差分放大器两个输入端分别连接第一监测端、第二监测端；全差分放大器的两个输出端连接控制电路，控制电路根据输出端的输出电平的变化判断MTJ是否写入完成；第一开关器件的两端分别连接全差分放大器的同相输入端和负差分输出端；第二开关器件两端分别连接反相输入端和正差分输出端；第一监测端和第二监测端中的至少一个监测端与写入电路或读出电路连接。本发明MRAM的写入监测电路能够监测MTJ是否写入完成，在MTJ写入完成时，可以及时结束写入操作，避免额外的写入功耗。
G11C11/22  ,数据写入控制电路及数据写入控制方法 [发明],本发明公开一种数据写入控制电路及数据写入控制方法，涉及数据存储技术领域。数据写入控制电路包括存储单元、选择器、共源共栅极放大器、比较器和微处理器，存储单元与选择器连接，共源共栅极放大器连接于选择器与比较器之间，微处理器与选择器、共源共栅极放大器和比较器连接；微处理器用于在向存储单元写入数据时发送使能信号以使选择器选择维持低电平的位线，以测量位线的电压冲激值，共源共栅极放大器用于对电压冲激值进行放大，比较器用将放大后的电压冲激值与参考电压进行对比，微处理器还用于当放大后的电压冲激值小于参考电压时终止向存储单元写入数据。本发明公开的电路及方法可提高存储器的使用寿命，提升存储器的性能。
G11C7/20  ,芯片初始化电路和芯片 [发明],本申请涉及一种芯片初始化电路和芯片。所述芯片初始化电路包括状态寄存器、计数器、信息存储器、数据选择器和随机存取存储器，状态寄存器在满足芯片初始化条件时输出写操作信号，计数器基于状态寄存器输出的写操作信号输出目标写地址，信息存储器为数据选择器提供初始化表项信息，数据选择器将信息存储器提供的初始化表项信息按照计数器输出的目标写地址写入随机存取存储器中，基于上述芯片初始化电路来完成芯片初始化过程，无需利用外部CPU对芯片进行复位值写入，从而可以解决由于CPU单次写操作粒度较小导致芯片初始化耗时较久的问题。
G06F15/78  ,基于SRAM的电流镜互补存内计算宏电路、及芯片 [发明],本发明涉及集成电路技术领域，更具体的，涉及基于SRAM的电流镜互补存内计算宏电路、及芯片。本发明公开了基于SRAM的电流镜互补存内计算宏电路，包括阵列运算模块、读写选择模块、互补充放电模块、电流镜模块、输入模块、输出模块。本发明可以实现32组5bit带符号数乘以1bit权重结果的同或累加计算。本发明通过电流镜模块为互补充放电模块提供互补的栅极控制电压，使充放电单元的充放电能力完全相同，从而保证BL单位时间的充电或放电量是相同的，以保证计算结果的精度。本发明的电流镜模块采用双层结构，可以有效降低驱动电流，使得功耗较小。本发明解决了现有存内计算结构进行同或累加运算时精度较低、功耗较大的问题。
G11C16/20  ,一种模拟EEPROM的电路设计方法 [发明],本发明涉及一种模拟EEPROM的电路设计方法，基于模拟EEPROM的结构、Sram和eFlash中的数据存储格式、操作时序搭建，模拟EEPROM的结构电路包含一块用于存数据的Data Sram、一块用于存储映射地址和有效位的Tag Sram以及一块用于备份数据的eFlash。在复位结束以后，通过初始化操作把eFlash中的最新数据读取存入Data Sram和Tag Sram；在写入EEPROM的时候，数据会写入Data Sram然后再备份到eFlash并且记录到Tag Sram；当数据区快写满的时候，通过整理操作把最新的数据读取并且把最新的数据写到某几页的空间去，并且更新Tag Sram。
G06F11/273  ,一种固态硬盘的测试装置及测试方法 [发明],本申请公开了一种固态硬盘的测试装置及测试方法。固态硬盘的测试装置包括目标芯片、电源模块和测试主机；目标芯片具有第一预设数量的固态硬盘接口；目标芯片与电源模块连接，目标芯片与测试主机连接；目标芯片，用于通过第二预设数量的固态硬盘接口与第二预设数量的待测固态硬盘建立连接；测试主机，用于对接入固态硬盘接口的待测固态硬盘进行性能测试，生成固态硬盘性能测试结果；电源模块，用于为目标芯片提供电源。如此，目标芯片具有第一预设数量的固态硬盘接口，可对多个待测固态硬盘同时进行性能测试，既能够提升测试效率，又避免人工进行多次连接，提高了易操性。且目标芯片的造价低，能够节省测试成本。
G06F3/06  ,非易失性存储器、数据传输方法、系统、设备及介质 [发明],本发明公开了一种高安全非易失性存储器、高可靠性数据传输方法、系统、设备及可读存储介质。其中本发明提供的高可靠性数据传输方法，将第一数据烧入第一存储单元，将第二数据烧入第二存储单元，将第二数据的备份数据烧入第三存储单元，在密码区存入用于匹配寄存器的密钥；读取密码区储存的密钥，判断密钥是否与寄存器中预存的密钥相匹配；若是，则读取第一存储区与第二存储区中的数据；以及基于第二数据的值，在读取时对第二存储单元中储存的第二数据与第三存储单元中存储的第二数据的备份数据添加逻辑与或逻辑或。提高了存储器件中数据的可靠性，提升了芯片运行的稳定性。设置多个分区，兼顾数据可靠性的提升，也提高了存储器的空间利用率。
G06F8/41  ,一种高效选择静态随机存取存储器最优类型的方法 [发明],本发明涉及一种高效选择静态随机存取存储器最优类型的方法，包括：提供编译器工作环境；输入存储需求表格，其中存储需求指存储需求总地址数和存储需求数据位宽；自动判断并调整不合理的存储需求总地址数和存储需求数据位宽至合理的值；遍历所有静态随机存取存储器的物理实现方案，包括拆分方案，以获得满足存储需求的全部物理实现方案，并输出方案列表；以及判断列表中的物理实现方案是否满足项目要求，若满足项目要求，则从方案列表中选择适合项目的物理实现方案，若不满足项目要求，则需要确定是否进行自定义拆分。由用户提供任意尺寸的存储需求，然后由算法自动将存储需求总地址数/存储需求数据位宽调整到工具能产生的值。
G06F11/22  ,一种CIM存算一体芯片的测试系统及测试方法 [发明],本发明提供了一种CIM存算一体芯片的测试系统及测试方法，属于芯片测试技术领域。它解决了现有技术中CIM存算一体芯片测试难的问题。本系统包括SRAM存储单元、通信接口、模拟输入单元、CIM存算阵列、MCU和FLASH存储单元，MCU通过通信接口将SRAM存储单元中的测试样本输入给CIM大规模存算阵列，CIM大规模存算阵列结合权重参数进行计算反馈结果给MCU，MCU对反馈的结果进行判定是否为良品。本系统通过MCU+Flash对CIM存算阵列进行校准、配置、应用终端样本激励检查FFT反馈输出的测试方法，解决了对CIM存算一体芯片的复杂测试性问题，具有良好的实用性。
G11C29/04  ,一种SSD坏块检测方法、装置、计算机设备及存储介质 [发明],本发明实施例提供了一种SSD坏块检测方法、装置、计算机设备及存储介质，检测方法适配于存储服务器中，存储服务器还内置有存储模块，存储模块包括多块非易失性存储介质，依次通过以下步骤处理，根据分割规则对每一存储模块进行划分以生成包含多个子闪存单元的单元参数表；根据分配规则以及单元参数表对每一子闪存单元分别分配对应的信息标识符；获取各子闪存单元的信息标识符进行排序整理，得到对应的目标队列；从单元参数表中提取与目标队列相关联的节点地址信息；根据磁盘检测规则以及节点地址信息依次对各子闪存单元进行坏块检测，并记录检测结果；若检测结果中存在坏块位置信息，通过坏块位置信息对单元参数表进行更新从而提高坏块检测效率。
G06F21/79  ,芯片、芯片的信息安全保护方法及电子设备 [发明],本申请实施例提供一种芯片、芯片的信息安全保护方法及电子设备，芯片包括：多个功能模块，所述多个功能模块中的目标功能模块设计有存储敏感信息的安全设计，所述目标功能模块为所述多个功能模块中的部分功能模块或者全部功能模块；至少对所述目标功能模块进行复位管理的复位管理模块；所述复位管理模块用于：监控芯片是否发生目标事件，所述目标事件为预定义事件，且所述预定义事件存在泄露所述安全设计所存储的敏感信息的可能性；如果芯片发生目标事件，生成安全复位信号。使得目标事件发生时，安全设计所存储的信息为初始化的信息而不为敏感信息，降低了安全设计所存储的敏感信息被泄露的可能性，提升了安全设计所存储的敏感信息的安全性。
G11C16/26  ,灵敏放大器和储存器读取电路 [发明],本发明公开了一种灵敏放大器和储存器读取电路，灵敏放大器包括彼此串联连接的分压电路和差分比较电路；分压电路用于接收第一时钟信号和输入信号，并根据第一时钟信号和输入信号，生成比较电压；差分比较电路用于接收比较电压、第二时钟信号、参考电压，并根据比较电压、第二时钟信号和参考电压，生成逻辑信号。本发明的灵敏放大器内无需传输电路，通过彼此串联连接的分压电路和差分比较电路能够对输入的信号进行快速读取，降低了对第一时钟信号、第二时钟信号的时序要求，简化了电路。
G11C13/00  ,一种利用卤族钙钛矿阻变存储器件实现逻辑运算的方法 [发明],一种利用卤族钙钛矿阻变存储器件实现逻辑运算的方法，将所述的卤族钙钛矿阻变存储器的电极Ⅰ、电极Ⅱ作为接入端口接入电路中，输入逻辑运算信号施加在电极Ⅰ与电极Ⅱ两电极端，读取信号为两电极端之间的电阻或电流幅值，读取信号即为逻辑运算结果。本发明无需引入其它电子元件和外围电路设计，使用电压信号而不依赖其他物理场作为唯一的输入信号源实现12种逻辑操作，这些逻辑操作至多两步，将极大的简化逻辑电路、提高电路集成度、降低设计成本和器件功耗，本发明能够促进阻变存储器的实用化进程，极大丰富其应用场景，对阻变存储器实现存算一体具有重要意义。
H10B63/00  ,具有抗串扰功能的卤族钙钛矿阻变存储器的制备方法及阻变存储器 [发明],一种具有抗串扰功能的卤族钙钛矿阻变存储器的制备方法及阻变存储器，阻变存储器结构为：电极Ⅰ/卤族钙钛矿材料/电极Ⅱ结构，通过界面调控使器件内存在两个对称的界面势垒，包括选择合适的材料组合、改变材料的晶格匹配度、改变界面的化学性质、控制材料的掺杂、插入界面调控材料。本发明通过界面调控阻变存储器，能有效避免器件运行时串扰误读。本发明实施方法简单，实施成本低，不需要针对器件提供额外复杂的逻辑电路和供电电路，能有效解决卤族钙钛矿阻变存储器安全运行中的棘手问题，从一定程度上实现了节能减耗，实现了器件稳定运行、提高器件寿命，提高器件运行整个系统的可靠性，降低了外围电路设计难度和研发时间成本。
G06F15/78  ,基于忆阻器的存内逻辑电路及全阵列并行计算方法 [发明],本申请涉及一种基于忆阻器的存内逻辑电路及全阵列并行计算方法，该存内逻辑电路包括基于忆阻器的存内计算阵列、开关单元以及电压基准驱动单元，其中，基于忆阻器的存内计算阵列包括多个以阵列形式排布的存内计算单元，且各存内计算单元均具有四个输入端口，包括行选控制端口、列选控制端口、忆阻器顶电极连接端口以及忆阻器底电极连接端口，通过利用开关单元中的四组开关阵列分别对存内计算单元的四个输入端口状态进行控制，从而实现对阵列中某一行、某一列或者某一区域进行灵活选择，并基于选择区域进行读或者写或者是逻辑操作，以提高计算效率。
G11C29/08  ,一种针对MCS系统集群的SSD测试方法、装置及存储介质 [发明],本发明涉及一种针对MCS系统集群的SSD测试方法、装置及存储介质。自动化实现MCS系统存储端配置、服务器端配置、存储端‑服务器端映射配置；将用于SSD测试的预设功能测试脚本存放于服务器端设定路径；访问MCS系统存储端SSD映射过来的不同容量设备并且获取不同容量的SSD固件映射过来的容量信息；执行总测试脚本，总测试脚本根据获取的SSD固件映射过来信息，同时调用不同的预设功能测试脚本对不同容量映射盘进行测试。本申请省去复杂的测试配置步骤，直接进行存储系统，服务器系统的集中功能测试，提高测试效率。
G11C5/14  ,一种硬盘控制电路、方法、微控制单元及集群节点 [发明],本发明涉及硬盘控制技术领域，公开了一种硬盘控制电路、方法、微控制单元及集群节点。本发明可以当确定第一硬盘异常时，通过相应的第一引脚向第一MOS管的栅极发送低电平，使得第一MOS管断开，进而使得VCC向第一硬盘的供电控制引脚输出高电平，控制第一硬盘下电。本实施例可以智能检测异常硬盘，并可以当检测到异常硬盘时智能控制异常硬盘下电，无需人工操作，可以有效减少人工下电硬盘所消耗的人力资源，有效实现对硬盘的智能下电控制。
G11C11/22  ,一种铁电随机存取存储器阵列及其控制方法 [发明],本发明公开了一种铁电随机存取存储器阵列及其控制方法，属于半导体存储器技术领域。该阵列由铁电随机存取存储器单元重复排列构成，存储器单元包括一个铪基铁电电容作为铁电存储单元和一个P型MOSFET器件作为该铁电存储单元的选择管，该P型MOSFET器件包括一个源电极、一个漏电极、一个栅电极和一个体电极，阵列中同一行的存储器单元共用一条字线和一条板线，同一列的存储器单元共用一条位线，字线与板线互相平行，字线与位线互相垂直，所有体电极连接到同一个固定电压源。其控制方法包括保持、写0、写1、读取和重写步骤，使铁电存储器的操作电压是P型MOSFET器件电源电压的两倍，使选择管不再限制铁电存储器单元的尺寸微缩。
H10N50/10  ,可高密度集成的磁隧道结、磁随机存储器及其写入方法 [发明],本发明提供了一种可高密度集成的磁隧道结、磁随机存储器及其写入方法，磁隧道结由下至上分别包括：自旋轨道矩产生层、自由层、势垒层、参考层和钉扎层，所述自由层包括反铁磁层和人工合成反铁磁层，所述反铁磁层设置在所述自旋轨道矩产生层之上，所述人工合成反铁磁层包括依次设置的铁磁层、间隔层和铁磁层。本发明反铁磁层与自由层之间的交换偏置场可控制自由层的磁矩方向，从而使得反铁磁层磁序与铁磁层磁序相关联，由于反铁磁层的高稳定性，使得自由层磁矩的稳定性大大提高；调控人工合成反铁磁层的膜层材料及厚度，可以实现几乎为零的杂散场，降低器件之间的相互影响，从而缩近器件间距，提高存储密度。
G11C16/26  ,一种固态硬盘读操作偏移量的设置方法、装置以及介质 [发明],本发明公开了一种固态硬盘读操作偏移量的设置方法、装置以及介质，应用于存储技术领域。本方法在设置好读操作偏移量的页中写入预先生成的验证数据，并从对应页中读出写入的验证数据；然后确定出写入的验证数据与读出的验证数据之间没有发生比特翻转的页对应的读操作偏移量，根据没有发生比特翻转所对应的各读操作偏移量形成的区间确定为对应页所在通道的有效读操作偏移量区间；最终根据有效读操作偏移量区间设置固态硬盘最终的读操作偏移量。本方案能够得到数据锁存信号与数据信号之间最合理的相位差，使得数据在信号线上发生比特翻转的情况降低到最少，相对于原方案，能够达到提升固态硬盘在高频情况下的信号质量的目的。
G11C16/26  ,一种固态硬盘读请求处理方法、装置、设备及介质 [发明],本申请公开了一种固态硬盘读请求处理方法、装置、设备及介质，涉及计算机技术领域。该方法包括：获取固态硬盘在执行目标读请求时产生的第一特征数据并基于第一特征数据构造训练数据集和验证数据集；分别利用训练数据集和验证数据集对深度学习预测模型进行训练和验证以得到训练后的深度学习预测模型；深度学习预测模型用于对目标读请求的处理结果为读正确或读错误进行预测；获取固态硬盘在执行当前读请求时产生的第二特征数据并将当前读请求对应的第二特征数据输入至训练后的深度学习预测模型以得到针对当前读请求的处理结果的预测结果；根据预测结果对当前读请求进行处理。通过本申请的技术方案，可以提前预判读是否发生错误，节省重读的开销。
G11C13/00  ,一种用于提高RRAM存储器件及存储阵列写数据可靠性的步进式脉冲编程算法及其电路实现方法 [发明],本发明公开了一种用于提高RRAM存储器件及RRAM存储阵列写数据可靠性的步进式脉冲编程算法及其电路实现方法，包括FPGA、数模转换器(DAC)、模数转换器(ADC)及外围电路；所述算法的基本原理是使RRAM器件两端产生电压降，从而使RRAM的阻态发生变化；算法所施加在RRAM两端的电压值由低到高依次递增，直到数据写入正确；每个写脉冲之间有一个读脉冲，用于验证写数据的结果，从而提高写数据的可靠性；所述算法的电路实现方法基于FPGA、数模转换器、模数转换器及外围电路。本发明提出的算法可以提高RRAM写数据的可靠性，由于FPGA的硬件可编程特点，可以针对不同的RRAM器件产生合适的读写脉冲，较为灵活，便于科研测试以及产业化应用。
G11C29/56  ,具有存储器空间单粒子翻转检测能力的星载计算机系统 [发明],本发明涉及抗辐射集成电路技术领域，特别涉及一种具有存储器空间单粒子翻转检测能力的星载计算机系统。系统包括：处理器、总线、存储器、存储器接口控制器、纠检错模块和检测模块；存储器包含若干个存储字，每一个存储字含有若干个存储位和若干个校验位；检测模块用于根据存储器在当前检测周期中发生单存储位错变的存储字的数量，调整下一个检测周期的时长，并在各检测周期通过总线、存储器接口控制器和纠检错模块对存储器进行空间单粒子翻转检测和纠正；纠检错模块通过存储器接口控制器与存储器连接，纠检错模块用于对每一个存储字中的单存储位错变进行检测和纠正。本方案不仅不占用处理器的运算资源，还可以自适应地调整检测周期的时长。
G11C29/38  ,固态硬盘性能对比方法、装置、计算设备及存储介质 [发明],本申请公开了一种固态硬盘性能对比方法、装置、计算设备及存储介质，所述方法包括：获取至少一待对比固态硬盘分别在至少一I/O模型下运行时，所获得的性能数据；所述I/O模型包括模型对应的特征和性能指标以及预置条件；按照预设方式，将所述至少一待对比固态硬盘在同一I/O模型下对应的性能数据进行对比展示。如此，能够提高固态硬盘性能数据对比的效率，增强性能对比的可视化，且可适应性强，操作便捷。
G06F11/22  ,一种存储芯片的测试方法及相关装置 [发明],本发明实施例公开一种存储芯片的测试方法及相关装置，涉及集成电路技术领域，能够测试多种类型的存储芯片，有效扩大测试对象的适用范围，从而大大降低测试成本。所述方法包括：根据被测存储芯片中预设芯片管脚所属的管脚类型，配置测试机的数据传输管脚，以使所述数据传输管脚适于与所述预设芯片管脚进行信号传输；其中，所述管脚类型包括控制类，所述控制类的预设芯片管脚用于传输控制类信号；利用所述测试机对所述被测存储芯片进行测试。本发明适用于存储芯片的测试中。
H05B45/59  ,数据的传输方法和装置、存储介质、电子装置 [发明],本申请公开了一种数据的传输方法和装置、存储介质、电子装置。其中，该方法包括：从移位寄存器中获取待发送的目标数据；在PWM时间周期的非显示时段内，发送目标数据至锁存器，PWM时间周期包括用于点亮LED的显示时段和LED处于熄灭状态的非显示时段。本申请解决了相关技术中数据传输期间出现显示误点亮的技术问题。
G11C29/42  ,多变量的Nand Flash Ecc变化预测方法、设备及存储介质 [发明],本发明涉及数据处理领域，公开了一种多变量的Nand Flash Ecc变化预测方法、设备及存储介质。该方法包括：接收到Nand Flash的预测请求时，解析出预测请求携带的初始Ecc数值、时间参数、编程次数、擦除参数以及温度参数；基于初始Ecc数值、时间参数、编程次数、擦除参数以及温度参数，执行多重预测操作，得到第一预测结果、第二预测结果以及第三预测结果；对第一预测结果、第二预测结果以及第三预测结果执行多变量影响的预测操作，得到Nand Flash对应的目标预测结果。在本发明实施例中，提高了Nand Flash Ecc的预测精度。
G11C16/10  ,非易失性存储器及其编程方法、计算机系统 [发明],一种非易失性存储器的编程方法，包括以下步骤：从已擦除的存储单元中依次选中目标存储单元，对选中的所述目标存储单元所连接的字线施加第一电压作为编程控制电压的初始值，对未选中的字线施加零电压；对所述目标存储单元所连接的位线施加作为固定值的第二电压；读取所述目标存储单元所连接的位线上的电流值；将所述电流值与规定的阈值进行比较；在所述电流值大于所述阈值时，将小于所述第一电压的第三电压作为所述编程控制电压的初始值；以及使所述编程控制电压自所述初始值起开始逐渐增大，在增大后的所述编程控制电压下执行编程操作，直至所述编程控制电压达到预设值。
G11C29/12  ,信号测试装置 [发明],本申请涉及一种信号测试装置，包括切换电路和选择模块，切换电路，用于根据测试需求输出切换信号；选择模块，用于根据切换信号从待测设备输出的多路信号中选择并输出目标信号。上述信号测试装置通过切换电路控制选择模块实现了不同信号的自动切换，其过程无需在测试不同的信号时，重新接入不同的信号线，这极大提高了信号的测试效率，另外还降低了人工切线的错误风险。
G11C13/00  ,基于忆阻器非易失性的多数决定门逻辑电路及其操作方法 [发明],本发明公开了一种基于忆阻器非易失性的多数决定门逻辑电路及其操作方法，属于逻辑门电路设计技术领域，所述电路包括三个忆阻器和一个定值电阻，两个输入变量a和b以阻态的形式分别写入忆阻器M＆lt;subgt;1＆lt;/subgt;和M＆lt;subgt;2＆lt;/subgt;，另外一个输入变量c映射在激励电压中，最终的输出以电阻的形式保存在忆阻器M＆lt;subgt;3＆lt;/subgt;中，写入忆阻器M＆lt;subgt;1＆lt;/subgt;和M＆lt;subgt;2＆lt;/subgt;的逻辑变量始终不被破坏。与现有逻辑计算方案比较，本方案的输出变量以及部分输入变量为忆阻器的阻值信息，在适合大规模阵列运算的同时，使用的忆阻器数目少，且逻辑操作简单。本方案提出的逻辑运算具备非易失性且为非破坏式，逻辑级联简单易行，有助于高效地实现更复杂的逻辑功能。
G11C7/22  ,真单相钟控寄存器TSPCR [发明],本申请实施例公开了真单相钟控寄存器TSPCR。本申请实施例通过在第二电路的输出端和第三电路的输入端之间接入一个包含电容的分支电路结构，借助于电容的稳压特性，能够保证第二电路的输出端的电压稳定，而一旦第二电路的输出端的电压稳定，比如该电压稳定的时长大于整个TSPCR的传输延时，则会保证数据输入信号D输入至第三电路的输入端时电压还是稳定的，这能够保证最终整个TSPCR的输出是稳定的，不会受到由于时钟斜率比较低(比如从低电平到高电平变化缓慢)所导致TSPCR中晶体管比如NMOS管与PMOS管同时导通时电压值不稳定的情况，降低了对时钟斜率陡直程度的要求。
H01R13/502  ,一种DDR连接器及主板 [发明],本发明公开了一种DDR连接器及主板，配置于主板，其包括：连接器壳体及多个连接器主体；所述连接器主体均由第一连接器主体及第二连接器主体组成；所述连接器壳体内设置有插槽，所述第一连接器主体及所述第二连接器主体均分别设置在所述插槽的两侧；所述第一连接器主体的下端设置有第一焊脚，所述第二连接器主体的下端设置有第二焊脚；所述第一焊脚的第一端与所述第一连接器主体相连接，所述第一焊脚的第二端设置在远离所述第二连接器主体的一侧；所述第二焊脚的第二端与所述第二连接器主体相连接，所述第二焊脚的第一端设置在靠近所述第二连接器主体的一侧。本发明可通过采用焊脚非对称式设计，能有效提高DDR连接器的信号传输质量。
G11C5/14  ,改善系统上电可靠性的方法和装置 [发明],本发明公开了一种改善系统上电可靠性的方法中，上电流程包括：进行上电复位。进行模拟量建立，包括：启动基准电压电路以输出基准电压和启动时钟振荡器以输出时钟信号给逻辑控制电路。进行第一次校验，用于对模拟量的校准信号进行校验。进行第二次校验，用于对需校验寄存器的数据进行校验，需校验寄存器为客户的状态寄存器或配置寄存器；需校验寄存器的数据包括客户寄存器数据以及同时写入的固定数据图形。第二次校验成功后关断时钟振荡器并退出上电流程以及系统进入待机状态。本发明还公开了一种改善系统上电可靠性的装置。本发明能在上电过程中减少错误配置的通过，增强上电的可靠性。
G11C16/34  ,基于RBER值的读电压维护方法、装置、计算机设备及介质 [发明],本发明公开了一种基于RBER值的读电压维护方法，包括根据获取的数据容量值和存储位置信息配置读取速率参数以及缓存设置参数，用于分配内存并维护读电压；根据读取结果信息中的读电压状态码确定读操作状态，若读操作状态为失败状态，则解析读取结果信息以获取RBER值；将RBER值分别与预设的第一门限阈值以及第二门限阈值进行对比并生成对比结果信息，根据对比结果信息更新读电压并生成新的读取结果信息；根据更新后的读取结果信息解析得到新的RBER值，生成新的对比结果信息，根据对比结果信息确定标准读电压。上述方法通过电压维护算法和策略主动识别Nand Flash读取失败情况，并采取相应的电压更新维护策略，满足高性能要求。
G11C29/50  ,擦写次数的确定方法、存储介质及电子装置 [发明],本申请公开了一种擦写次数的确定方法、存储介质及电子装置，其中，上述方法包括：将非易失性存储器NVM进行分区，得到N个区块，其中，所述N为大于或等于2的正整数；根据所述N个区块中的前i个区块的实际擦写次数确定基准擦写次数，其中，所述i为大于或等于1，小于N的整数；根据所述基准擦写次数确定所述N个区块中除所述前i个区块外的每个区块的允许擦写次数。采用上述技术方案，解决了由于芯片制造工艺误差所导致的不同芯片的可使用寿命与存储理论计算NVM的平均寿命的偏差较大的问题。
H03K21/08  ,计数器、存储器和芯片 [发明],本申请涉及一种计数器、存储器和芯片。所述计数器被配置有持续统计模式和单次统计模式，其中，在所述持续统计模式下，所述计数器用于响应于第一统计模式信号和第一统计使能信号，根据接收的统计源信号持续计数；在所述单次统计模式下，所述计数器用于响应于第二统计模式信号和所述第一统计使能信号，根据接收的所述统计源信号和统计窗口信号在统计时长内进行计数，其中，所述统计时长根据所述统计窗口信号确定。采用本申请的计数器能够采用两种不同的模式进行计数，达到统计的目的，既能满足持续统计的应用需求，也能满足定时统计的应用需求。
G06F3/06  ,数据写入装置、数据写入控制方法及电子设备 [发明],本申请提供实施例属于集成电路技术，提供一种数据写入装置、数据写入控制方法及电子设备，数据信号传输模块用于将外部的数据信号传输至数据信号译码模块中；数据信号译码模块用于接收数据信号传输模块传输的数据信号和时钟控制模块传输的第一时钟信号，并根据第一时钟信号对数据信号进行译码操作，以根据译码结果判断握手信号和写入信号是否分别满足对应的预设条件，并生成写入确认信号；数据存储模块用于根据第一时钟信号和写入确认信号，对待写入数据进行数据写入操作，并存储对应的写入数据；数据读出模块用于根据数据存储模块中的写入数据的高/低电平信号读出写入数据。本申请可以实现在集成电路中进行高效、可靠的数据写入目的。
H10N70/20  ,一种忆阻行为可调控的忆阻器及其调控方法 [发明],本发明提供一种忆阻行为可调控的忆阻器，包括：衬底、活性电极、惰性电极以及设置在所述活性电极和所述惰性电极中间的介质层，其中，所述介质层的材料为相变材料。本发明采用相变材料制备介质层，构筑了相变前后忆阻行为截然不同的忆阻器，实现了从无忆阻行为到渐变型忆阻行为的转变，显著提高了忆阻器的编程灵活性。
G11C5/02  ,一种芯片时序调节装置和芯片 [发明],本申请涉及一种芯片时序调节装置和芯片，其中，该装置包括至少两个存储模块，存储模块包括时序平衡单元和多个存储库单元；时序平衡单元，分别与多个存储库单元连接，时序平衡单元用于接收时序信号，并对时序信号进行延时细补偿后传输给存储库单元；存储库单元，用于存储数据。通过本申请，解决了现有技术中存在的芯片阵列结构中，不同位置的存储库单元的时序无法平衡问题，实现了芯片中不同位置存储库单元时序的调节。
G11C7/06  ,灵敏放大器及存储芯片 [发明],本申请公开了一种灵敏放大器及存储芯片，该灵敏放大器包括数据线、第一电流源、第二电流源、第一晶体管、第二晶体管、以及容性模块，通过数据线、第一电流源、第二电流源、第一晶体管、第二晶体管、以及容性模块搭建起来的架构，在应用于小存储阵列的情况下，可以在灵敏放大器刚开始读取时通过容性模块控制第一晶体管的栅极的电位上升速度以及上升高度，从而缓解对第一晶体管的电压冲击，使得与小存储阵列连接的数据线或者位线的电位不会过度冲高，从而使得小存储阵列中存储单元的特性趋向于主存储阵列中存储单元的特性，而容性模块在充满电后不会影响到小存储阵列、主存储阵列中存储单元的特性，进而使得不同的存储阵列能够共用同一灵敏放大器架构。
G11C19/28  ,移位寄存器、栅极驱动电路及显示装置 [发明],本公开提供一种移位寄存器、栅极驱动电路及显示装置，属于显示技术领域，本公开的移位寄存器包括：输入子电路，被配置为响应于第一控制信号、第二控制信号，将第一输入信号或第二输入信号写入第一控制节点，并响应于第一控制节点的电压和第一时钟信号，将第一电平信号写入上拉节点；或响应于第一控制信号、第二控制信号和第一时钟信号，将第一输入信号或第二输入信号写入上拉节点；第一控制子电路，被配置为响应于第一控制节点的电压或第二时钟信号，将第二时钟信号或第一电平信号写入第二控制节点；或响应于上拉节点的电压或第一时钟信号，将第一时钟信号或第一电平信号写入第二控制节点。
G11C5/14  ,一种电源自动调整方法及系统 [发明],本发明提出了一种电源自动调整方法及系统，涉及电源技术领域。该方法包括：基于电源电压变化范围数据和初始供电电源电压，启动目标挥发性存储器，检测目标挥发性存储器的启动状态；比较所有启动状态；将最优启动状态对应的供电电源电压作为目标挥发性存储器的启动电压，启动目标挥发性存储器进入工作状态；比较目标挥发性存储器的工作状况信息和预设触发条件；在确定调整供电电源电压的情况下，构建挥发性存储器状态分析模型；将工作状况信息和当前供电电源电压输入至挥发性存储器状态分析模型，得到最优供电电源电压。实现了根据挥发性存储器的当前性能，针对性调整挥发性存储器的供电电源的目的，保证了挥发性存储器的供电电源的供电精确性。
H10B10/00  ,读写分离的多端口存储单元结构及版图结构 [发明],本发明提供一种读写分离的半导体多端口存储单元结构及版图结构；其中，存储单元包括：读取区，其布设有与读取端口一一对应的M个读取子单元，于所述读取子单元中布设有第一端口电路；写入区，其布设有锁存子单元和与写入端口一一对应的N写入子单元，于所述写入子单元中布设有第二端口电路；所述锁存子单元包括锁存电路，所述锁存电路分别连接各所述第一端口电路和各所述第二端口电路，使该锁存电路共用于各所述写入子单元和各所述读取子单元；本发明不仅提高器件的并行处理性能，同时也大大地提高存储单元的集成度。
G11C29/42  ,自纠错单磁盘主引导记录保护装置及保护方法 [发明],本发明提供一种自纠错单磁盘主引导记录保护装置及保护方法，保护装置包括具有校验功能的BIOS模块和flash闪存，BIOS模块用于读取主引导记录，并对主引导记录进行自纠错扩展；BIOS模块还用于读写flash闪存；BIOS模块将自纠错扩展后的主引导记录与flash闪存中存储的历史自纠错扩展后的主引导记录进行对比，并将历史自纠错扩展后的主引导记录中不存在的当前自纠错扩展后的主引导记录依次存储在flash闪存中。本发明能够在主引导记录被破坏后根据历史自纠错扩展后的主引导记录进行数据恢复，避免主引导记录在存储和使用的过程中由电平翻转或电平毛刺等工艺性问题导致的存储失效问题。
G11C19/28  ,一种移位寄存器、显示面板及显示装置 [发明],本申请提供一种移位寄存器、显示面板及显示装置，移位寄存器包括：第一输出单元和第一控制单元。第一输出单元的输出端与移位寄存器的输出端电连接，第一输出单元的输入端与第一时钟信号线电连接，第一控制单元的输出端与第一输出单元的控制端电连接。其中，第一控制单元包括第一电容及与第一输出单元的控制端电连接的第一晶体管，第一晶体管的第一极与第一电容的同一极板电连接，第一晶体管的第二极与第一输出单元的控制端电连接，第一晶体管的栅极与第一晶体管的第一极或第二极电连接，使第一晶体管起到二极管的效用且控制第一输出单元的控制端。本申请提供的移位寄存器可以输出高电平的使能信号且使能信号的脉宽大小可控。
G11C17/16  ,低功耗差分熔丝型存储器及模数转换器 [发明],本发明提供一种低功耗差分熔丝型存储器及模数转换器，结合锁存输出模块、差分预编程模块、差分熔丝编程模块及差分编程读取模块设计低功耗差分熔丝型存储器，通过锁存输出模块、差分熔丝编程模块及差分编程读取模块进行数据信号的写入、存储及读取，差分熔丝编程模块包括互补的第一熔丝编程单元和第二熔丝编程单元，在编程时，第一熔丝编程单元中的第一熔丝和第二熔丝编程单元中的第二熔丝中的一个被熔断、另一个未被熔断，以互补方式写入编程数据信号，后续编程数据信号以互补方式读取，并通过锁存输出模块进行比较及锁存输出，能有效纠正编程产生的误差，提升输出的编程数据信号的稳定性，且结构简单、各个模块分时工作，对应静态功耗低。
G11C7/10  ,读操作方法及存储芯片、频率检测电路 [发明],本申请公开了一种读操作方法及存储芯片、频率检测电路，该读操作方法通过检测读指令的频率是属于更高的第一频率范围还是更低的第二频率范围，能够识别出读指令的频率高低，再根据读指令的频率高低进入高频读取模式或者低频读取模式，进而有利于实现在读指令的更高频率应用场景中提高读操作的频率，在读指令的更低频率应用场景中降低读操作的功耗。
G11C7/20  ,一种FPGA芯片中的初始化电路和初始化方法 [发明],本发明提供一种FPGA芯片中的初始化电路和初始化方法。初始化电路包括：嵌入式存储器，在所述嵌入式存储器内建的地址计数器，配置存储器，配置存储器的输入输出模块，数据通路，N个写使能信号发生器，所述数据通路用于接收数据并传送到所述输入输出模块的输入端口，所述配置存储器用于存储所述嵌入式存储器初始化所需数据的区域包括从第1个到第N个区域，所述配置存储器还包括第N+1个区域。所述嵌入式存储器用于基于第1个到第N+1个区域存储的数据以及所述地址计数器和所述写使能信号发生器的输出的数据进行动作。如此，可以实现利用配置存储器的空间来平衡嵌入存储器EMB初始化写入速度和面积比例。减少对配置存储器访问额外的码流设置时间。
H10B61/00  ,磁存储阵列及其制备方法、数据访问方法 [发明],本发明提供一种磁存储阵列及其制备方法、数据访问方法，属于半导体技术领域。该磁存储阵列包括多个呈阵列布置的磁存储单元以及与每个磁存储单元适配的写访存晶体管，写访存晶体管的第一端与SOT底电极层的第一端连接。对于每行磁存储单元，该行的写访存晶体管的栅极连接，形成行控制线，对于每列磁存储单元，该列的写访存晶体管的第二端连接，形成第一电压控制线，该列的SOT底电极层的第二端连接，形成第二电压控制线，该列的磁隧道结MTJ连接，形成第三电压控制线。本发明所提供的磁存储阵列，包括多个呈阵列布置的磁存储单元，每个磁存储单元仅配置写访存晶体管，读访存晶体管被移除，具有更简单的电路结构，更小的版图占用，更大的存储密度。
G11C8/08  ,一种存储器、其控制方法及模组设备 [发明],本发明公开了一种存储器、其控制方法及模组设备。存储器包括：多条字线，控制单元，连接所述字线，所述控制单元用于将相邻字线中开启在前的字线上的电子至少部分传输至开启在后的字线上，以使得所述开启在后的字线在开启时基础电压大于初始基础电压；其中，所述初始基础电压为初始开启字线开启时对应的基础电压。以提供一种降低存储器能耗且提高访问效率的方案。
G11C16/14  ,一种存储器的逻辑擦除方法和存储装置 [发明],本申请公开了一种存储器的逻辑擦除方法和存储装置，其中所述方法包括如下步骤：根据逻辑擦除命令确定擦除范围的首地址和尾地址，根据首地址和尾地址确定需要进行半页处理的第一目标区域，对所述第一目标区域进行扇区擦除，根据首地址和尾地址确定需要进行整页处理的第二目标区域，对所述第二目标区域进行标记，在至少一个空闲时段对第二目标区域进行整页擦除；本申请的逻辑擦除方法将逻辑擦除操作分解为扇区擦除和整页擦除，大大降低了逻辑擦除操作的处理时间，同时利用系统的空闲状态完成整页擦除，提高了系统逻辑擦除的处理效率，降低了擦除操作出错的几率，保障了存储器中的数据安全。
G11C11/415  ,一种目标存储器读写方法、装置、设备和存储介质 [发明],本发明公开了一种目标存储器读写方法、装置、设备和存储介质。该方法包括：获取目标存储器的第一端口接收到的第一信号和第二端口接收到的第二信号；获取所述第一信号对应的第一访问地址和所述第二信号对应的第二访问地址；若所述第一访问地址和所述第二访问地址相同，则根据预设规则确定所述第一端口和所述第二端口分别对应的读写优先级；根据所述第一端口和所述第二端口分别对应的读写优先级对所述目标存储器进行读写操作。通过本发明的技术方案，能够当出现同时两个端口访问同一地址单元的情况时，准确地对异步双端口SRAM进行读写操作。
G11C29/56  ,一种SSD的故障检测方法、装置及电子设备 [发明],本申请提供一种SSD的故障检测方法、装置及电子设备，涉及检测技术的技术领域。在该方法中，应用于服务器，方法包括：获取SSD的检测数据包；将检测数据包输入至预设故障检测模型中，得到输出结果；对输出结果进行分析，若输出结果指示检测数据包异常，则生成报警信息，报警信息用于表示SSD存在潜在故障。实施本申请提供的技术方案，便于提高对SSD的故障检测准确性。
G11C29/12  ,一种固态硬盘检查方法、装置及电子设备和存储介质 [发明],本申请公开了一种固态硬盘检查方法、装置及电子设备和存储介质，该方法包括：对固态硬盘执行全盘写操作和全盘读操作；其中，固态硬盘包括多个通道，每个通道包含多个芯片使能信号；获取全盘读操作返回的多个比特错误率，并统计不同通道的不同芯片使能信号对应的比特错误率的分布情况；根据不同通道的不同芯片使能信号对应的比特错误率的分布情况对固态硬盘中的存储介质芯片进行检查。本申请提供的固态硬盘检查方法，检查固态硬盘全盘写操作、全盘读操作测试过程中读状态返回的比特错误率，通过比特错误率的分布情况对固态硬盘中的存储介质芯片进行检查，判断读错误是否与存储介质芯片本身有关，实现了对固件硬盘中读错误原因的检查。
G11C11/412  ,一种10T-MOSFET-SRAM单元、及基于该单元的运算电路结构 [发明],本发明涉及集成电路设计技术领域，更具体的，涉及一种10T‑MOSFET‑SRAM单元、及基于该单元的运算电路结构。本发明公开了一种10T‑MOSFET‑SRAM单元，包括8个NMOS管N1～N8、2个PMOS管P1～P2。本发明的单元可以在实现常规的读写功能外，能够组成阵列结构的运算电路，并可以通过配置WL、BL、BLB、PT、A、B的信号来进行同一行数据的或、与非、异或运算，还可配置WL、BL、BLB、PT、AT、BT、A、B的信号以进行列寻址，从而增加了单元的功能；并且本发明在进行寻址时只需将PT连接SA，无需其他额外电路即可完成，可降低BCAM操作功耗以及延时。
G06F21/72  ,基于数据残留的两段式SRAM PUF预选方法、电子设备、介质 [发明],本发明公开了一种基于数据残留的两段式SRAM PUF预选方法、电子设备、介质，所述方法包括：设置SRAM单元断电扫描总时间、断电时间步长，对SRAM单元写入数据‘1’或者‘0’，在不同的断电时间下读取SRAM单元的上电值；将SRAM单元按响应长度划分为若干个大小相等的区块，得到不同区块下偏‘1’的SRAM单元数目与偏‘0’的SRAM单元数目；从所有区块中筛选出第一偏‘1’区块、第二偏‘1’区块、第一偏‘0’区块和第二偏‘0’区块，并记录块内单元的位置；按照块内单元的位置顺序，将第一偏‘1’区块与第一偏‘0’区块组成第一段响应，将第二偏‘1’区块与第二偏‘0’区块组成第二段响应，第一段响应与第二段响应拼接得到最终的响应。
G11C11/409  ,阻变式存储器的数据写入操作方法及装置 [发明],本发明公开了一种阻变式存储器的数据写入操作方法及装置，其中，该方法包括：向阻变式存储器施加第一脉冲电压，并将第一次数值加一，以得到当前第一次数值；判断当前第一次数值是否大于第一设定上限值；如果是，则判断当前第二次数值是否大于第二设定上限值；如果否，则测试阻变式存储器单元的阻态，以得到测试值；判断测试值是否满足预设条件；如果否，则向阻变式存储器施加第二脉冲电压，并将第二次数值加一，以得到当前第二次数值，直至测试值满足预设条件或者当前第二次数值小于等于第二设定上限值，其中，第一施加脉冲电压的脉宽和限流小于第二施加脉冲电压的脉宽和限流；从而在提高数据保持特性的同时还节省了操作时间，进而提高写入效率。
G11C29/56  ,基于固态硬盘的Write Zeroes性能测试方法和装置 [发明],本申请涉及一种基于固态硬盘的Write Zeroes性能测试方法、装置、计算机设备和存储介质，其中该方法包括：通过命令读取并记录MDTS并判断MDTS是否在预期范围内，所述MDTS为最大数据传输的大小；如果MDTS不在预期范围内则读取MDTS参数失败，如果MDTS在预期范围内则配置FIO中的块大小并进行FIO填盘，填盘后闲置一定时间；测试全盘Write Zeroes在高队列深度下的性能并判断测试完成时间是否在预期时间内，如果在预期时间内则Write Zeroes性能符合预期并记录全盘Write Zeroes的带宽和时间；再次进行FIO填盘，填盘后闲置一定时间。本发明能快速高效的通过Shell脚本测试固态硬盘在不同队列深度和不同LBA范围的性能中存在的异常以及Write Zeroes处理能力。
G11C29/08  ,一种自动化质量抽检方法、装置、设备及存储介质 [发明],本发明公开一种自动化质量抽检方法、装置、设备及存储介质，所述方法应用于控制端，包括：在接收到待测盘片的当前抽检配置信息后，将测试指令传输至测试端，以便测试端根据测试指令执行待测试项目得到待分析测试数据；对待分析测试数据进行结果自动判定，对判定出待测试项目中存在异常情况的待分析测试数据进行第一分析测试，得到错误信息后进行展示；对判定出待测试项目中不存在异常情况的待分析测试数据进行第二分析测试得到分析结果，记录错误信息和分析结果得到抽检报告；将抽检报告传输至制造执行端，以便制造执行端将抽检报告进行存储。通过对待分析测试数据进行结果自动判定后进行分别测试得到抽检报告，实现高效地对待测盘片进行智能抽检数据分析。
G11C13/00  ,操作记忆体单元的方法 [发明],一种操作一记忆体单元的方法包括以下步骤。使用一第一电压对该记忆体单元执行第一多个偏压操作，其中该记忆体单元包含一可变电阻图案，且所述第一多个偏压操作的每一循环的该第一电压具有一相同的第一极性。判定该记忆体单元是否到达一疲劳临限值。在该判定步骤判定该记忆体单元达到该疲劳临限值之后，使用一第二电压对该记忆体单元执行第二多个偏压操作，其中所述第二多个偏压操作的每一循环的该第二电压具有一相同的第二极性，且该第二极性与该第一极性相反。
G06F3/06  ,一种读取闪存数据的方法 [发明],本发明提供一种读取闪存数据的方法，所述方法包括：存储设备响应于收到的读命令，获取本次读取任务对应的闪存物理地址；存储设备检测到读取本次读取任务对应的闪存物理地址对应的数据中存在不可纠正的错误时，判断是否存在不可纠正错误的数据对应的物理地址已经生成的最佳阈值电压；其中，所述最佳阈值电压是在由存储设备在空闲时，基于获取到的本次读取任务对应的闪存物理地址而生成的；若存储设备检测到存在不可纠正错误的数据对应的物理地址已经生成的最佳阈值电压，则使用已经生成的最佳阈值电压读取闪存中的数据。能够在降低Read Disturb的风险的情况下，加快对读取闪存数据过程中发生错误的处理速度。
G11C29/56  ,一种基于固态硬盘的损坏测试方法、装置及电子设备 [发明],本申请提供一种基于固态硬盘的损坏测试方法、装置及电子设备，涉及存储检测的技术领域，方法包括：获取固态硬盘的各个闪存块对应的物理块地址；根据各个物理块地址，生成对应的第一数据；在第一时刻，将各个第一数据，写入对应的闪存块；对固态硬盘进行第一时长的预设测试后，在第二时刻，根据各个物理块地址，读取出各个闪存块的第二数据，第二时刻与第一时刻间隔第一时长；判断第二数据与第一数据是否相同，若第二数据与第一数据不同，确定多个闪存块中第二数据对应的闪存块为损坏闪存块。本申请能够在对固态硬盘进行测试的过程中，确定损坏闪存块的具体位置。
G11C13/00  ,一种半导体阻变存储器的光电无串扰读取方法 [发明],本发明公开了一种基于光电导效应感知半导体阻变存储器存储态的无串扰读取技术，所述半导体阻变存储器采用具有光电导效应的半导体存储介质层。本发明所述的光电无串扰读取方法包括：对存储单元施加光刺激，当存储单元处于高阻态时，能够监测到明显的光电流；当存储单元处于低阻态时，无法监测到相应的光电流；根据是否监测到光电流来判断存储器的存储状态。根据本发明的阻变存储器件的读取方法无需额外选择单元，即可避免十字交叉结构阻变存储阵列采用电压读取过程中的串扰电流，实现了无串扰读取。
G06F11/07  ,存储系统的修复方法及装置、存储介质及电子装置 [发明],本申请公开了一种存储系统的修复方法及装置、存储介质及电子装置，其中，上述方法包括：在检测到存储系统中存在故障节点的情况下，确定目标机架的故障节点的数量f，其中，存储系统包括目标机架，故障节点为存储系统中出现故障的存储节点，f为正整数；根据f与r的第一大小关系、f与n的第二大小关系确定目标机架的修复方式，其中，r和n均为正整数，r小于n，r为预设节点数量阈值，n为存储系统中单个机架的存储节点的总数；按照修复方式从幸存节点下载编码块，根据编码块生成新生节点，并根据新生节点修复目标机架中的故障节点，其中，幸存节点为存储系统中未出现故障的存储节点，存储节点中均存储有编码块。
G11C29/10  ,对存储器进行读写覆盖测试的方法及计算设备 [发明],本发明提供一种用于存储器进行读写覆盖测试的方法和计算设备，所述方法包括：执行第一操作，将所述存储器的存储空间等分为N个存储单元，N为大于2的整数；执行第二操作，将第一数据填充至第一存储单元，从而初始化所述第一存储单元；执行第三操作，以第二存储单元至第N‑1存储单元依次作为搬运中继，将所述第一存储单元的数据搬运至第N存储单元，从而所述N个存储单元均预期填充以所述第一数据；执行第四操作，对比所述第一存储单元和所述第N存储单元的数据，从而确定所述搬运操作的正确性。根据发明的技术方案，能够在芯片验证环境中实现对存储器的读写全覆盖。
G11C19/28  ,移位寄存器及栅极驱动电路 [发明],本发明公开了一种移位寄存器及栅极驱动电路。移位寄存器包括：至少一个第一输出调节模块、节点控制模块和第二输出调节模块；所述第一输出调节模块用于在写入帧根据第一节点的电位控制所述第一输出调节模块的输出端输出第一电压信号，以及根据第二节点的电位控制所述第一输出调节模块的输出端输出第一时钟信号；所述节点控制模块用于根据第二时钟信号以及触发信号控制所述第一节点及所述第二节点的电位；所述第二输出调节模块与所述第一输出调节模块电连接，所述第二输出调节模块用于在保持帧将所述第一电压信号传输至所述移位寄存器的输出端；其中，每个第一输出调节模块的输出端对应所述移位寄存器的一个输出端。本发明能够降低功耗。
G11C11/4074  ,掉电保存电路、通信网卡及终端设备 [发明],本发明公开了一种掉电保存电路、通信网卡及终端设备，涉及控制技术领域，通过掉电保存电路中与信号输出端相接的掉电检测模块，在基于信号输出端输出的操作信号检测到掉电信息时，输出掉电信号；与信号输出端相接，用于对信号控制模块进行供电的储能模块；与掉电检测模块的输出端相接的信号控制模块，根据接收到的掉电信号接入储能模块的供电电压，基于供电电压控制下电信号的电平状态和数据保存信号的电平状态的电平转变时长间隔，使数据保存信号的电平转换速度快于下电信号的电平转换速度，以使信号处理器在执行下电操作之前进行数据保存，实现在无需外部硬盘或云存储的情形下，实现终端设备的掉电保存，极大的降低的使用成本和操作复杂性。
H04R1/10  ,一种基于TWS耳机及充电盒式的会议宝 [发明],本发明公开了一种基于TWS耳机及充电盒式的会议宝，本发明属于智能硬件技术领域，本发明的目的在于解决现有技术中现在有的TWS耳机充电盒，在使用过程中，仅仅只可以为其耳机进行充电，功能单一，无法实现多人语音会议，也没有语音录制和存储功能，降低了充电盒的实用性。达到的技术效果为：该装置共有录音和会议两种模式，通过高采样率和高精度的MIC拾音阵列拾取声音，实现更远距离，准确率高，提高了语音识别和转写的精度；同时通过内置喇叭进行会议模式的声音播放，增加TWS耳机充电盒的多功能性和实用性。存储在充电盒的语音数据通过无线WIFI技术和USB TYPE‑C接口有线导入到手机或电脑端进行后续的语音转文字和翻译等功能。
H04R1/10  ,一种基于TWS耳机及充电盒式的录音笔 [发明],本发明公开了一种基于TWS耳机及充电盒式的录音笔，本发明属于智能硬件技术领域，本发明的目的在于解决现有技术中现在有的TWS耳机充电盒，在使用过程中，仅仅只可以为其耳机进行充电，功能较少，没有录音功能，进而也不能对其进行语音数据导入与储存，使用较为单一，降低了充电盒的实用性的问题。达到的技术效果为：TWS耳机支持音频播放和通话，允许用户使用耳机进行电话通话和音乐播放，充电盒可以切换到录音笔模式，使MIC阵列启动录音功能，通过使用4个及以上麦克风的MIC阵列，实现对远距离声音的高灵敏度拾音，这有助于捕捉清晰的音频，通过高采样率和深度录音，提高录音质量，有助于提高语音识别和转写的准确度，使用eMMC或Nand存储器提供大容量的录音存储。
G06F11/07  ,一种存储器修复电路、系统及方法以及电子设备 [发明],本申请涉及一种存储器修复电路、系统及方法以及电子设备，属于集成电路领域。该一种存储器修复电路，包括：非易失性存储器、分发器；非易失性存储器被配置为存储用于逻辑修复存储器的修复签名数据，所述修复签名数据包括多位修复数据和对应的签名校验数据；分发器与所述非易失性存储器连接，所述分发器被配置为与待修复存储器连接，以及读取所述修复签名数据，并基于所述签名校验数据对所述多位修复数据进行检验，当校验结果表征所述多位修复数据正确的情况下，将所述多位修复数据分发给所述待修复存储器。本申请能够提高待修复存储器的修复成功率，进而提高存储产品的可靠性。
G11C11/16  ,磁斯格明子的擦写方法 [发明],本发明公开了磁斯格明子的擦写方法，包括提供样品，将样品放置于样品放置区；提供探针，将探针放置于探针夹持器上；采用针尖扫描样品，得到具有迷宫状磁畴的样品；采用加热器件加热和采用针尖扫描样品，升温期间迷宫状磁畴逐渐转化为磁斯格明子，所有迷宫状磁畴完全转化为磁斯格明子后磁斯格明子逐渐消失；采用针尖扫描样品同时降温处理，降温期间样品生成磁斯格明子，磁斯格明子逐渐形成晶格，晶格逐渐稳定并有序化，实现磁斯格明子的写入；移走探针，先采用加热器件加热样品，再对样品降温处理，磁斯格明子转变为迷宫状磁畴，实现磁斯格明子的擦除。本发明在特定区域精确生成磁斯格明子、操作简单、对工作过程中的配件装置要求不高。
F16M11/24  ,一种电子录音装置 [发明],本发明提供一种电子录音装置，包括录音装置本体，所述录音装置本体包括固定管，所述固定管上活动安装有限位管，所述限位管的边侧焊接有支撑管，所述固定管的底部固定安装有扭力弹簧轴，所述扭力弹簧轴上固定有活动板，所述活动板与限位管的底部相配合。该一种电子录音装置，在使用时推升机构推动限位管上下移动，上下移动时一方面可以对连接绳的一端向下移动，向下移动时连接绳带动活动柱向上翘起调整，另外限位管后期下降，可对活动板推动与地面接触形成之间，对本装置采取地面放置固定使用。
G11C29/12  ,闪存读干扰的处理方法、装置、电子设备及存储介质 [发明],本发明实施例公开了一种闪存读干扰的处理方法、装置、电子设备及存储介质，涉及固态硬盘技术领域，其中，所述方法包括：获取物理块的读取次数和类型；若所述读取次数满足设定次数阈值，则根据所述物理块的类型对所述物理块进行电子检测，获取所述物理块的检测差值；若所述检测差值满足设定检测阈值，则对所述物理块进行处理。本发明解决了现有技术中硬盘内频繁的数据搬移，导致硬盘使用寿命不长的问题。
H10B80/00  ,一种基于UCIe接口的半导体器件 [发明],本申请提供一种基于UCIe接口的半导体器件，包括：SoC模块和存储模块；SoC模块包括SoC晶粒，SoC晶粒的边缘集成有至少一个第一UCIe接口IP；存储模块包括与第一UCIe接口IP匹配的至少一个存储单元；存储单元包括联合晶粒和HBM堆栈晶粒，联合晶粒包括HBM IP和第二UCIe接口IP，HBM IP和第二UCIe接口IP通过片内总线互连，HBM IP通过第一互连结构与HBM堆栈晶粒信号互连；SoC晶粒中的第一UCIe接口IP通过第二互连结构与匹配的存储单元中的第二UCIe接口IP信号互连；第二互连结构不包括硅中介层，能提高AI芯片内存容量、规模、良率和性能，降低成本和热干扰风险。
G11C14/00  ,双数据率同步动态随机存储系统及方法、设备及存储介质 [发明],本公开提供一种双数据率同步动态随机存储系统及方法、设备及存储介质，所述系统包括DDR控制器、DDR物理层和DRAM存储颗粒，其中，所述DDR物理层通过DFI接口与所述DDR控制器连接并且通过DRAM接口与所述DRAM存储颗粒连接，所述DDR物理层包括第一时钟域模块，所述第一时钟域模块与所述DDR控制器的时钟频率相同，在DDR物理层的DFI接口设置异步FIFO模块，所述异步FIFO模块用于同步所述DDR控制器与所述DDR物理层之间的DFI信号，使DDR控制器与所述DDR物理层的时钟域相互独立，无需同步DDR控制器与DDR物理层之间的时钟域，能够低成本解决DDR子系统的时钟域同步问题。
G06F30/367  ,一种后门访问方法、装置、电子设备及存储介质 [发明],本申请实施例提供了一种后门访问方法、装置、电子设备及存储介质，该方法包括：获取编译芯片设计代码时生成的中间文件，所述中间文件包括所述芯片中存储单元的后门路径；利用所述存储单元的标识，从所述中间文件中提取所述存储单元中不同分片的后门路径；按照不同分片的后门路径，访问所述存储单元中的目标分片。应用本申请实施例提供的技术方案，减少了后门路径配置所需要的时间，从而提高了存储单元访问验证的效率。
G11C11/4094  ,一种FPGA内可配置SRAM的写入电路及方法 [发明],本申请涉及集成电路技术领域，公开了一种FPGA内可配置SRAM的写入电路及方法，在设计成本增加较低的情况下，提高了SRAM的写可靠性，其中：配置控制模块连接数据控制器；数据控制器分别通过多对位线和负位线连接配置存储单元阵列，每对位线和负位线连接配置存储单元阵列中的一列存储单元；数据控制器通过多对位线和负位线、写使能信号线和数据下拉使能信号线连接缓冲器模块，并通过多对位线和负位线和数据下拉使能信号线连接下拉控制模块，其中下拉控制模块用于打开下拉“0”信号对应的位线或负位线的N型驱动管开关，关闭位线或负位线中的另一个的N型驱动管开关；配置控制模块通过地址使能信号线连接多个地址译码器中的每一个。
H03M13/23  ,一种针对STT-MRAM的PAC码构造方法 [发明],本发明公开了一种针对STT‑MRAM的PAC码构造方法，包括以下步骤：建立STT‑MRAM的信道模型；创建比特交换集合；使用比特交换集合来优化PAC码在STT‑MRAM信道上的码字构造。本发明首先对现有的PAC码码字构造进行了分析和比较；然后提出了一种针对STT‑MRAM信道的PAC码码字构造优化方法。在AD‑CA‑SCL译码算法下，经过码字优化构造的PAC码能够优于具有现有通用码字构造的PAC码和极化码，构建的PAC码在提高STT‑MRAM信道数据存储可靠性方面显示出了巨大潜力。
G11C7/10  ,一种片上大容量双端口同步存储器 [发明],一种片上大容量双端口同步存储器，包括端口控制器、时钟控制器、地址译码器、读写控制器、三个存储阵列、一个带时钟反馈的存储阵列。端口控制器接收两个端口的输入数据、地址、写使能等信号，将其转换为内部信号，将内部输出信号转换为两个端口输出数据；时钟控制器用于接收时钟，产生内部时钟；地址译码器用于将内部地址信号转换为字线驱动信号和读写控制信号；读写控制器用于接收读写控制信号，将内部输入信号写入存储阵列，或将存储阵列中的数据读出为内部输出信号；四个存储阵列用于存储数据，同时提供时钟反馈通路。本发明能够内部产生时序信号，实现两个端口同步读写，具有灵活、面积小、大容量等优点，可实现片上海量数据缓存等应用场景。
G11C29/44  ,容错修复方法、堆叠芯片及存储介质 [发明],本申请提供了一种容错修复方法、堆叠芯片及存储介质，应用于容错修复电路的控制电路，容错修复电路还包括检测电路和多个修复电路，检测电路与堆叠芯片的硅通道构件电连接，修复电路的输入端连接在堆叠芯片的第一晶片和至少一个硅通道构件之间，修复电路的输出端连接在第一晶片和堆叠芯片的第二晶片之间，控制电路与检测电路和修复电路通信连接；方法通过对硅通道构件按照第一数量进行平均分组；将构件组内的硅通道构件划分为常规硅通道构件和冗余硅通道构件；获取检测电路发送的构件组的状态信息以确认构件组中损坏的常规硅通道构件的损坏数量；控制修复电路激活损坏数量的冗余硅通道构件。确保第一晶片和第二晶片的电连接不受影响。
G11C29/56  ,自我老化方法、装置、设备及存储介质 [发明],本发明公开了一种自我老化方法、装置、设备及存储介质。该方法包括：将需要进行老化测试的存储控制芯片连接；从若干存储控制芯片中选择其中一个作为主设备，其余存储控制芯片作为从设备；对所有存储控制芯片进行初始化，其中作为主设备的存储控制芯片负责对所有作为从设备的存储控制芯片进行初始化，其中一个作为从设备的存储控制芯片负责对作为主设备的存储控制芯片进行初始化；两两配对存储控制芯片，已配对的存储控制芯片以交替读写操作的方式执行老化测试。本申请省去主机、闪存颗粒参与，仅依靠存储控制芯片与存储控制芯片之间通信交互即可实现老化，避免主机长时间处于极端环境下对其造成损坏。省去主机、闪存颗粒也能够降低老化测试成本。
G11C29/00  ,一种基于FPGA的内存修复系统 [发明],本发明涉及半导体技术领域，且公开了一种基于FPGA的内存修复系统，包括内部存储器，内部存储器用于存储数据，内部存储器包括静态区域、动态区域和存储控制端，缺陷管理控制器，与所述内部存储器连接。该一种基于FPGA的内存修复系统，本发明通过设置缺陷管理控制器，缺陷管理控制器包括可编程逻辑控制端和处理系统控制端，从而实现了可对需要修复的内存进行测试，测试数据确定出现错误的所述目标内存颗粒，修复指令发送给所述可编程逻辑控制端，从而进行精准的修复工作，本发明提高了对内侧修复的效率以及准确率。
G11C11/4091  ,感应放大器及其控制方法、存储阵列结构及存储器 [发明],本申请实施例提供了一种感应放大器及其控制方法、存储阵列结构及存储器，涉及存储技术领域。感应放大器，包括：第一信号放大单元，第一端、第二端分别用于与第一电压端、第二电压端电电连接，第三端、第四端分别作为第一节点、第二节点；第二信号放大单元，第一端、第二端、第三端分别用于与第三电压端、第四电压端、位线电连接，第四端与第一节点电连接；感应放大器，被配置为在第一信号放大阶段使得第一节点的电压放大到第一电压；在第二信号放大阶段使得位线的电压放大到第二电压，以将第二电压回写到存储单元。本申请实施例的感应放大器的结构可以替代边缘参考阵列，不用额外设置参考阵列，进而减小芯片的尺寸，降低了芯片成本。
G11C13/00  ,基于忆阻器的灵敏放大器及其控制方法 [发明],本发明提供了一种基于忆阻器的灵敏放大器及其控制方法，涉及灵敏放大器技术领域。本发明通过建立灵敏放大器开关电路，实现在输入信号为低电平时，灵敏放大器不打开；在输入信号为高电平时，且当忆阻器的权值为0时，灵敏放大器虽然打开，但电流低和功耗低；当输入信号为高电平，且当忆阻器的权值为1时，灵敏放大器打开，产生电流和功耗。本发明整体降低了灵敏放大器的功耗；而且，高阻态和低阻态之间的窗口较大，具有更高的容错率。
G11C7/10  ,一种FPGA位线缓冲器电路 [发明],本发明实施例公开了一种FPGA位线缓冲器电路，电路包括：控制单元、预充电单元、位存储器单元以及位线缓冲器。位线缓冲器包括：缓冲器存储单元、缓冲器使能线、反相缓冲器使能线、位线驱动单元、反位线驱动单元。在本发明实施例中，在位存储器的基础上通过添加位线驱动单元、反位线驱动单元，对位存储中的电路进行放大增强，实现了一种高性能和高可靠性的存储单元的位线缓冲器。进一步的，在位线驱动单元和反位线驱动单元的两端加入高位线驱动使能单元、低位线驱动使能单元、高反位线驱动使能单元以及低反位线驱动使能单元对位线缓冲器的长线驱动性做了有效的提升。
G11C5/14  ,一种存储器兼容系统、方法及电子设备 [发明],本申请公开了一种存储器兼容系统、方法及电子设备，涉及通信领域，该存储器兼容系统包括：当前存储器；电源管理器，用于确定当前存储器的类别，根据类别确定当前存储器的供电需求，按供电需求向当前存储器输出供电电压；基带处理器，用于确定当前存储器的类别，根据类别确定当前存储器的区别引脚的当前配置信息，按当前配置信息处理与当前存储器交互的信号。本申请能够不增加PCB面积以及器件和PCB走线复杂度，不影响PCB的EMC性能，使得模块产品PCB归一化，极大的降低了研发投入与产品认证成本。
G11C11/418  ,基于8T-SRAM和电流镜的存内计算电路 [发明],本发明涉及集成电路技术领域，更具体的，涉及基于8T‑SRAM和电流镜的存内计算电路。本发明包括存储部、存内计算部、传输控制部、电流镜部、反相器部、关断控制部。本发明一方面将1bit权重存储在8T‑SRAM单元内，另一方面将5bit带符号数分为1bit符号位和4bit无符号数两部分、并分别输入到8T‑SRAM单元、传输控制部，从而在近存内计算的方式下实现5bit带符号数与1bit权重相乘及同或累加。本发明没有引入电容等非线性器件，可以保证计算结果精度，避免单元面积变大。本发明采用电流镜复制参考电流源Iref，使存内计算部充放电速度相等，可以极大程度减少充放电非线性，保证计算结果的准确性。
G11C16/16  ,存储器及擦除方法 [发明],本申请公开了一种存储器及擦除方法，该擦除方法通过先接收擦除指令，再判断擦除错误位、擦除错误地址是否符合擦除条件，然后响应于确定符合擦除条件而执行擦除模式，可以根据该擦除错误位在该擦除错误地址对应的存储空间上再执行擦除模式，能够更成功地擦除该擦除错误地址对应的存储空间；由于根据该擦除错误位在该擦除错误地址对应的存储空间上再执行擦除模式之前，不需要执行预编程模式，可以减少擦除方法的操作步骤，进而提高了擦除效率。
G11C29/56  ,时序测试电路 [发明],本申请实施例提供一种时序测试电路，包括：锁存模块、比较分析模块及延时模块，其中锁存模块在待测存储器根据读取指令读取数据时，对待测存储器在第一延时时钟的当前有效时段和上一有效时段下，响应于输入时钟输出的数据分别进行锁存，输出第一数据和第二数据，读取指令用于指示依次读取至少两个存储单元，且依次读取的存储单元中最后一位存储单元和倒数第二位存储单元存储的数据不同。比较分析模块在第一数据为最后一位存储单元存储的数据，以及第二数据为倒数第二位存储单元存储的数据时，输出第一状态的指示信号，以指示延时模块数据当前的第一延时时钟。本方案能够提高对存储器的读取时间的测试效率。
G11C7/10  ,低压存储单元读出锁存电路 [发明],本发明公开了一种存储单元读出锁存电路，使用在栅源电压小于0.1V时在源漏之间形成有导电沟道的native管作为差分比较锁存器的状态锁存管。在锁存数据时，由于第一native管、第二native管栅源电压很低时的源漏之间均能形成有导电沟道，所以工作电压只要不低于0.9V便能保证存储单元读出锁存电路正常工作。
G06F11/263  ,外部存储器控制器的验证方法、装置、设备、存储介质 [发明],本申请提供一种外部存储器控制器的验证方法、装置、设备、存储介质，该方法包括：根据外部存储器控制器中内部存储器支持的先进高性能总线AHB传输方式对AHB VIP进行配置；控制配置后的AHB VIP，基于激励进行写操作；控制配置后的AHB VIP，进行读操作，以便读取写操作的结果；比对写操作的结果和读操作的结果。本申请提供的方法，会根据外部存储器控制器中内部存储器支持的AHB传输方式对AHB VIP进行配置，进而控制配置后的AHB VIP进行写操作以及读操作，根据比对写操作的结果和读操作的结果实现外部存储器控制器的验证，由于本申请配置行为并非很对特定设计而编写，因此，实现了验证方法的复用。
G11C7/22  ,一种适用于门控时钟信号的训练装置和训练方法 [发明],本发明提供一种适用于门控时钟信号的训练装置和训练方法，慢时钟调节模块基于读指令和当前慢时钟延迟标志生成当前慢时钟；门控使能信号调节模块合成得到初始门控使能信号，基于当前使能信号延迟标志和初始门控使能信号生成当前门控使能信号，并基于当前门控使能信号和从设备时钟生成当前门控时钟信号；采样模块基于多个采样时钟对当前门控时钟信号进行采样，得到多个采样时钟对应的当前采样结果，训练模块基于当前采样结果判断是否训练完毕以及设定下一慢时钟延迟标志和下一使能信号延迟标志，通过结合延迟DFI时钟的快速调整方式以及延迟初始门控使能信号的微调方式，可以高效且准确地训练得到与数据信号延迟一致的门控时钟信号。
G11C29/56  ,一种存储设备测试装置 [发明],本申请公开了一种存储设备测试装置，涉及计算机技术领域。装置包括：存储设备测试柜、存储设备测试治具、测试安装平台以及驱动机构。存储设备测试治具包括一个或多个放置板，存储设备测试柜包括与放置板对应设置的测试板，放置板上开有至少一个放置槽，放置槽用于容纳待测试存储设备，测试板开有与放置槽对应设置的测试插口，测试插口用于对待测试存储设备进行测试；驱动机构用于驱动存储设备测试治具靠近或远离存储设备测试柜，以使得待测试存储设备插入或拔出测试插口。本申请能够节约热插拔测试中的人力成本，省时省力，提升热插拔测试效率。
G11C11/4072  ,动态随机存储器兼容方法、装置和设备 [发明],本申请提供一种动态随机存储器兼容方法、装置和设备，在系统级芯片的电子熔断器模块中读取系统级芯片匹配的目标动态随机存储器的标志值，而后从根据通用闪存存储器存储的动态随机存储器的标志值和固件之间的对应关系获取目标动态随机存储器的固件。因此，在需要搭配某一动态随机存储器时，可以根据该动态随机存储器的标志值从通用闪存存储器中获取该动态随机存储器的固件，系统级芯片的系统固件在整个过程中不需要进行更改，减小系统级芯片的系统固件的维护量，提高动态随机存储器的兼容性、扩展性和灵活性。
G11C29/56  ,SSD的测试数据生成方法、数据一致性检测方法及装置 [发明],本发明提供一种SSD的测试数据生成方法、数据一致性检测方法及装置，SSD的测试数据生成方法包括：根据目标LBA的地址信息和测试任务的全局公共信息生成初始测试序列；获取目标LBA对应的数据更新次数，根据数据更新次数生成校验序列；根据第一校验序列和初始测试序列生成目标测试序列，以此作为目标LBA的写入数据，以在数据读取后通过对读取的目标测试序列进行解析以获取校验序列、初始测试序列和数据更新次数，并根据校验序列、初始测试序列和数据更新次数实现数据一致性检测。本发明无需保存LBA的写入数据或是生成该写入数据的参数即可获得每个LBA的写入数据，以实现和读出数据的一致性比对，节省了大量存储空间，提高了测试速率。
G11C29/08  ,存储芯片老化测试的监控方法及系统 [发明],本申请涉及芯片技术领域，提供了一种存储芯片老化测试的监控方法及系统，该方法通过在测试时间段内，通过预设的参数检测装置实时获取置于预设的老化测试环境中的存储芯片的属性参数信息和电学参数信息，并基于所述属性参数信息和所述电学参数信息分析所述存储芯片是否通过老化测试。该方法实现了在对所述存储芯片进行老化测试时，对所述老化芯片的各项参数的变化进行全面的监控，提高了存储芯片老化测试的精度。
G11C7/10  ,一种用于异步随机存储器的信号跳变检测电路 [发明],本发明提供了一种用于异步随机存储器的信号跳变检测电路，脉冲使能模块通过异步随机存储器的外部异步接口接收的使能信号、片选使能信号、写使能信号实现使能控制，对初始脉冲进行处理，得到读写使能条件有效的读写操作脉冲，时钟生成模块根据读写使能条件有效的读写操作脉冲生成读写时钟脉冲，并通过脉宽调制模块调制读写时钟高电平脉宽，写使能信号生成模块根据读写时钟脉冲对使能信号进行置位或复位，使得数据路径满足异步随机存储器中同步随机存储体阵列的输入端的时序要求，最后通过锁存模块锁存正确的数据和控制信号，提高了用于异步随机存储器的信号跳变检测电路的复用性。
G11C16/12  ,快速寻找最优读电压的方法及相关设备 [发明],"本发明提供了一种快速寻找最优读电压的方法及相关设备，方法包括：判断Nand‑flash存储器的page的readlevel电压数量；若为2个read level电压的page，根据每个readlevel电压跳变的规则，分别左右移动多个read level电压,比较移动之后的raw data和原始raw data，统计bit跳转的数量，得到最优电压；若为3个或3个以上的read level电压的page，根据每个read level电压跳变的规则和指示数据，区分出每个read level电压，同时操作多个readlevel电压同向移动，比较移动之后的raw data和原始raw data，统计bit跳转的数量，得到最优电压。本发明的有益效果在于：一次操作多个read level电压，尽可能减少指示数据的使用量，等于减少了读的次数，提高了效率，节省资源buffer，降低成本。"
G11C29/56  ,存储器装置与存储器测试方法 [发明],本申请公开了一种存储器装置与存储器测试方法，其中，存储器测试方法包括下列操作：通过图样产生电路产生测试图样数据、测试地址以及参考数据；通过多个存储器模块根据测试图样数据、测试地址以及参考数据执行内建自测试，以产生多个测试结果；根据多个测试结果产生指示信号；当多个测试结果中的第一结果指示为失效时，通过图样产生电路响应指示信号保持测试地址，并根据测试地址与多个预定图样数据测试多存储器模块中对应于所述第一结果的第一存储器模块，以产生定位测试结果；以及根据定位测试结果确认第一存储器模块中的失效存储器单元。
G11C16/10  ,一种存储器的处理系统及处理方法 [发明],本发明提供了一种存储器的处理系统及处理方法，包括：测试温箱，被配置为根据预设条件，调节测试的环境温度，以获取不同的环境温度范围；以及测试板，位于所述测试温箱内，所述测试板被配置为与电子产品的类型相适配，并搭建对应的测试环境；其中，所述测试板还被配置为对所述电子产品的待测存储器进行测试，以获取不同所述环境温度范围下的调试参数；所述测试板还被配置为选取不同所述环境温度范围下的最优调试参数，生成调试文件，并将所述调试文件写入到所述待测存储器的固件闪存块内。通过本发明提供的一种存储器的处理系统及处理方法，能够提升电子产品的开机速度。
H10B61/00  ,磁存储阵列及其制备方法、数据访问方法、电子设备 [发明],本发明提供一种磁存储阵列及其制备方法、数据访问方法、电子设备，属于半导体技术领域。该磁存储阵列包括多个呈阵列布置的磁存储单元，每个磁存储单元包括磁存储器件和写访存晶体管，磁存储器件包括SOT底电极层和磁隧道结MTJ，写访存晶体管的第一端与SOT底电极层的第一端连接。每行的写访存晶体管的栅极连接，形成写入控制线，每列的写访存晶体管的第二端连接，形成第一写电流控制线，每列的SOT底电极层的第二端连接，形成第二写电流控制线，对于所述每行磁存储单元，该行的所述磁隧道结MTJ连接，形成读取位线。每个磁存储单元仅有写访存晶体管，读访存晶体管被移除，所形成的磁存储阵列具有更简单的电路结构、更小的版图占用、更大的存储密度。
G06F30/20  ,面向高密度存储的三维环状铁电电容仿真方法 [发明],本发明公开了一种面向高密度存储的三维环状铁电电容的仿真方法。本发明利用矢量合成分解原则来定义环状结构的极轴方向，可以准确仿真三维环状结构中径向对称的极化分布，同时能够反映氧化铪基铁电材料多畴极化翻转等特点。本发明的仿真方法填补了目前针对三维环状结构铁电电容电学特性准确仿真描述上的缺失。本发明的仿真方法能够进一步计入氧化铪基铁电电容的多相共存的晶粒分布特点，从而可以作为准确评估面向更高密度存储的三维铁电电容性能的可靠依据。
G11C11/4063  ,下拉电路、存储电路、存储器、数据写入方法 [发明],本申请涉及一种下拉电路、存储电路、存储器、数据写入方法。该下拉电路用于与存储电路的第一写入位线、第二写入位线连接，下拉电路用于在存储电路的第一存储节点与第一写入位线之间的通路导通，以及存储电路的第二存储节点与第二写入位线之间的通路导通的情况下，将目标写入位线接地，以及保持另一写入位线上的电平不变，其中，目标写入位线为第一写入位线和第二写入位线中被提供低电平信号的位线。本申请中的下拉电路可以使得目标写入位线对应的存储节点的电位能够被更加快速的拉低，进而提高了数据写入的速度，提高了存储电路写入数据的能力。
G11C5/14  ,电荷泵组合结构 [发明],本发明公开了一种电荷泵组合结构，包括：第一电荷泵和第二电荷泵。第一电荷泵由n级第一电荷泵单元级联而成。电荷泵组合结构包括合并状态，合并状态的连接结构包括：第一电荷泵的第n级的第一电荷泵单元的输出端作为第一电荷泵的第一输出端并输出第一电压。第一电荷泵的小于n的第m级的第一电荷泵单元的输出端作为第二输出端。第二电荷泵的输出端为第三输出端并输出第二电压。第二输出端连接到第三输出端，第一电荷泵的第1至m级的第一电荷泵单元和第二电荷泵相合并形成电荷泵合并结构，电荷泵合并结构的电流驱动能力大于第二电荷泵的电流驱动能力。本发明能在不影响电荷泵供电的条件下实现电荷泵之间的电流驱动能力的借用，能节约电路面积。
G06F30/20  ,面向高密度存储的三维环状铁电电容建模方法 [发明],本发明公开了一种面向高密度存储的三维环状铁电电容建模方法，属于半导体器件技术领域。该建模方法利用高斯定理和三维与二维电容的电荷密度之间的关系，可以涵盖三维环状结构几何特点、氧化铪基铁电材料多畴极化翻转等特点。本发明填补了目前针对三维环状结构铁电电容电学特性准确模型描述上的缺失，能够进一步计入氧化铪基铁电电容的多相共存的晶粒分布特点，从而可以作为准确评估面向更高密度存储的三维铁电电容性能的可靠依据。
H04R1/08  ,录音单元、录音方法、装置、电子设备及存储介质 [发明],本申请提供的一种录音单元、录音方法、装置、电子设备及存储介质，应用于录音设备，录音设备，包括：开设于录音设备的外壳对应位置的多个进音孔；录音单元包括：至少一个输入单元；每个输入单元，包括：设置于进音孔对应位置的收音孔，以及根据预设规则设置的不同数量的吸音层；预设规则为根据预设对应关系，将不同的输入单元设置为包括0至N层吸音层；录音单元，包括：第一输入单元；第一输入单元，包括：第一收音孔，第一收音孔对应设置于录音设备的其中一个进音孔。本申请在输入单元中设置不同数量的吸音层，增加输入单元的门限值，提升了输入单元的录音动态范围，从而实现在超过麦克风的门限值的环境中录制的声音时避免破音以及杂音的效果。
G06F21/57  ,数据安全存储器测试系统 [发明],本申请提供一种数据安全存储器测试系统，包括订单系统、仓库管理系统、隔热板半成品生产系统、内胆检测系统、PCBA检测系统、整机组装系统、整机检测系统和测试系统可视化前端。订单系统收集客户订单并生成生产计划并传递给仓库管理系统；仓库管理系统根据生产计划和实际库存情况，分配所需器件产品、器件及零部件，通过仓库管理系统跟踪和管理采购单据；隔热板半成品生产系统制造隔热板半成品；内胆检测生产系统负责制造并检测金属内胆；PCBA检测系统检测整机中所涉及的电路板组件；整机组装系统组装整个产品；整机检测系统负责测试已装配的整机；测试系统可视化前端收集数据，提供给用户交互界面，解决了从零部件到整机的生产和测试信息的追溯问题。
G11C29/44  ,一种条带检测方法、装置、设备及可读存储介质 [发明],本发明在存储技术领域公开了一种条带检测方法、装置、设备及可读存储介质，该方法包括：在目标条带未通过数据一致性检测的情况下，从目标条带中读取每一个分块的校验哈希值；对目标条带中每个分块进行哈希计算，得到每一个分块的当前哈希值；若分块的当前哈希值与校验哈希值一致，则确定该分块的数据正常；若分块的当前哈希值与校验哈希值不一致，则确定该分块的数据异常；输出异常告警信息；异常告警信息包括目标条带的条带信息和数据异常的分块信息。技术效果：本发明能够在条带巡检过程中，识别出异常分块并指导修复数据以规避风险。
G06F21/60  ,一种可恢复错误数据的移动硬盘加密/解密方法、系统和介质 [发明],本发明公开了一种可恢复错误数据的移动硬盘加密/解密方法，包括：将移动硬盘存储数据按照扇区加密得到密文数据；将每个扇区的密文数据分别进行多个一级纠错码并行计算，每个一级纠错码和一级纠错码计算后的密文数据分别存储在各自对应的SSD芯片中；将所述一级纠错码纠错后的密文数据进行二级纠错码计算；将所述二级纠错码和二级纠错码计算后的密文数据存储在安全管理模块中。本发明的移动硬盘加密/解密方法解决了移动硬盘加密数据出现故障数据无法恢复的文艺，提高了系统的鲁棒性。
G11C29/56  ,存储系统测试系统、方法、装置、通信设备及存储介质 [发明],本申请实施例提供了一种存储系统测试系统、方法、装置、通信设备及存储介质，包括：测试管理主机、光衰减器以及存储系统，存储系统包括存储设备；测试管理主机上搭载有测试系统；测试管理主机和光衰减器之间通信连接；测试系统通过调节光衰减器对存储系统中的存储设备进行测试项目对应的故障测试，并生成测试项目对应的测试分析结果。即本申请实施例中的存储系统测试系统通过存储系统、测试管理主机以及光衰减器构成，通过测试管理主机上搭载的测试系统与当前存储系统构成的待测环境对接，通过调节光衰减器进行故障测试，最终输出测试结果。通过本申请实施例中的存储系统测试系统可以充分验证待测试的存储系统在各种故障模式下的稳定性和可靠性。
G11C16/08  ,设置闪存编程背景的方法 [发明],本发明公开了一种设置闪存编程背景的方法，包括：步骤一、在闪存的阵列结构中选定操作区域，阵列结构由多个存储单元排列形成。存储单元都采用分离栅浮栅器件。步骤二、对选定操作区域中的各列位线都加0V电压，对各行控制栅线都加相同的第一电压，对各行字线都加相同的所述第二电压。第一电压和第二电压的电压差使存储电荷从字线栅通过FN隧穿方式注入到浮栅，使选定操作区域中所有存储位都为编程背景状态。本发明能加快编程背景设置的速度，从而节省大量测试时间。
G06F11/07  ,一种针对硬盘的故障信息生成方法和装置 [发明],本发明实施例提供了一种针对硬盘的故障信息生成方法和装置，涉及针对硬盘的故障信息生成技术领域，通过所述光路检测模块生成光路信号；采用所述光电转换模块基于所述光路信号生成针对所述硬盘的震动信息；通过所述逻辑模块基于所述震动信息生成针对所述硬盘的故障信息，避免了通过以数据读写的方式判定硬盘故障，保障了硬盘在发生故障时的数据安全。
G11C19/28  ,一种数字信号移位寄存转换电路及像素驱动电路 [发明],本发明公开了一种数字信号移位寄存转换电路，应用于数字微流控芯片，包括信号输入端、信号输出端、使能端、置数端、驱动端、第一时钟信号端、第二时钟信号端和GOA电路；GOA电路包括并入选择单元、寄存输出单元和时钟单元；并入选择单元与信号输入端、置数端、使能端、驱动端、寄存输出单元连接；寄存输出单元与信号输出端、时钟单元连接；时钟单元与第一时钟信号端、第二时钟信号端连接；并入选择单元包括第一晶体管、第二晶体管、第三晶体管、第四晶体管和第五晶体管。并入选择单元能够实现多个数据信号的并行输入，提高电路处理的效率。本发明还公开了一种应用于数字微流控芯片的像素驱动电路。
H10N52/00  ,随机二值化神经网络单元器件及其工作方法 [发明],本发明的技术方案是提供了本发明的技术方案是提供了一种随机二值化神经网络单元器件，其特征在于，由下至上依次包括衬底晶圆、自旋轨道矩层、磁性自由层、绝缘层、磁性参考层、人工反铁磁层、交换偏置层和金属层。本发明的另一个技术方案是提供了一种上述的随机二值化神经网络单元器件工作时翻转概率的调整方法，与随机二值化神经网络用于图像识别。本发明利用改变脉冲大小和时间精确控制器件高低阻态的翻转概率，从而实现随机二值化神经网络单元的功能。同时，本发明公开的器件本身非破坏性的读写机制使得随机翻转曲线的重复性高。
G11C16/08  ,闪存的接地端读取的电路结构 [发明],本发明公开了一种闪存的接地端读取的电路结构，包括：互为镜像的第一电流路径和第二电流路径。选定存储单元位于第一电流路径上。选定存储单元的漏极连接第一电压，第一电压为固定电压。选定存储单元的源极通过电流镜的输入侧电路接地并在第一电流路径形成单元电流。第二电流路径包括电流镜的镜像侧电路，电流镜的镜像侧电路形成单元镜像电流并在第二电流路径的输出端输出；单元镜像电流和单元电流成比例。单元镜像电流和灵敏放大器连接。本发明能对闪存的存储单元进行接地端读取，防止从闪存的存储单元的漏极端读取时漏极电压的变化对读取电流的影响，从而能消除闪存的存储单元的源漏电压对读取速度和0/1窗口的限制，能增加读取速度和0/1窗口。
G11C16/34  ,减少闪存读串扰的偏置电路和方法 [发明],本发明公开了一种减少闪存读串扰的偏置电路，闪存的阵列结构由多个存储单元排列形成，各存储单元都采用分离栅浮栅器件。偏置电路提供第一电压。在对闪存的选定存储单元进行读取时，采用如下电压设置：选定存储单元的选定存储位所对应的控制栅线接地以及非选定存储位所对应的控制栅线接控制栅读取电压，字线接字线读取电压。第一电压连接非选定存储单元所连接的各位线上，利用第一电压和控制栅读取电压的差值减少控制栅读取电压对和选定存储单元位于同一行的各非选定存储单元的读串扰。本发明还公开了一种减少闪存读串扰的偏置方法。本发明能减少读操作时的较高的控制栅读取电压对和选定存储单元同一行的各非选定存储单元的串扰。
G11C13/00  ,阻变随机存储器及擦除编译方法、芯片和电子设备 [发明],本发明公开了一种阻变随机存储器及擦除编译方法、芯片和电子设备，其中，阻变随机存储器的擦除编译方法包括：对阻变随机存储器的存储单元进行第一次擦除编译操作；在第一次擦除编译操作结束并且等待预设时间之后，验证第一次擦除编译操作结束的存储单元，以确定第一次擦除编译操作结束的存储单元中存在问题的存储单元；对存在问题的存储单元进行第二次擦除编译操作。本发明的擦除编译方法可以提高擦除操作的准确性和完整性，降低了擦除失效率，从而增强了阻变随机存储器的耐久性。
G11C11/4091  ,灵敏放大器及其修补方法、存储器 [发明],本公开实施例公开了一种灵敏放大器及其修补方法、存储器。该灵敏放大器包括：感测放大电路，包括栅极连接第一位线的第一NMOS晶体管和栅极连接第二位线的第二NMOS晶体管；偏移消除电路，包括第三晶体管和第四晶体管；偏移消除电路用于调整感测放大电路的阈值电压失配；感测放大电路还包括：并联的第一PMOS晶体管与第二PMOS晶体管；其中，第一NMOS晶体管、第二NMOS晶体管以及第一PMOS晶体管与第二PMOS晶体管用于感测放大第一位线或第二位线上的电压信号。通过本公开实施例的灵敏放大器，读写过程不需要OC阶段，可以节省读写时间。
G11C11/412  ,静态随机存储器的版图结构 [发明],本发明提供了一种静态随机存储器的版图结构，包括：第一有源区和第二有源区的延伸方向均垂直于水平方向；位于第一有源区上的第一PD管的栅极，第一部分第一PD管的栅极垂直于第一有源区的延伸方向，第二部分第一PD管的栅极与第一部分第一PD管的栅极的顺时针角度小于180°；位于第二有源区上的第二PD管的栅极，第一部分第二PD管的栅极垂直于第二有源区的延伸方向，第二部分第二PD管的栅极与第一部分第二PD管的栅极的顺时针角度小于180°；第二部分第二PD管的栅极与第二部分第一PD管的栅极相对并且相对距离满足光刻要求。本发明在不减小栅极长度且满足光刻要求的条件下，减小了静态随机存储器的面积。
G11C29/56  ,忆阻阵列的测试系统及其测试方法及计算机可读存储介质 [发明],本申请提供一种忆阻阵列的测试系统及其测试方法及计算机可读存储介质。该测试系统包括测试仪、控制模块及开关级联模块。测试仪用于为待测的忆阻阵列提供激励源和测量功能，测试仪与控制模块通讯连接。忆阻阵列包括呈矩阵排布的多个存储单元及多个地址管脚，每一个存储单元具有对应的地址管脚，测试仪具有多个资源通道，测试仪的资源通道的数量少于忆阻阵列的地址管脚的数量，测试仪中的至少部分资源通道通过开关级联模块连接到忆阻阵列的多个地址管脚，控制模块用于对开关级联模块进行控制，以将测试仪的至少部分资源通道选通至忆阻阵列中待测存储单元的对应地址管脚。本申请能够实现忆阻阵列自动化和快速测试的需求。
G11C29/00  ,多芯片集成测试方法及系统 [发明],本发明提供了一种多芯片集成测试方法及系统，所述测试系统包括：待测基板，其一个曝光区上设有第一至第N待测存储单元，第一至第N待测存储单元中至少一个具有不同的测试端口且至少一个具有不同的存储容量；探针卡，其针位涵盖至少一个曝光区的第一至第N待测存储单元的测试端口；测试模块，将第一至第N待测存储单元的各测试向量据周期整合为一个具有相同长度的虚拟向量，利用探针卡及虚拟向量对待测基板上的第一至第N待测存储单元以并行方式进行功能测试，直至存储容量最大的待测存储单元完成功能测试。本发明中，通过实现对不同测试端口不同存储容量的多个待测存储单元同时进行功能测试，以提高测试效率，降低成本。
G11C7/10  ,SSD储能电路和SSD系统 [发明],本发明公开一种SSD储能电路和SSD系统，其中SSD储能电路包括升压控制电路、储能单元；升压控制电路包括升压控制单元，升压控制单元包括第一输入端、第一连接端和第一输出端，第一输入端外接电源，第一连接端电连接储能单元，升压控制单元用于控制第一输入端、第一连接端与第一输出端之间的导通或关断，以及控制储能单元的充电或关电。本发明的SSD储能电路，通过实时监测储能单元的工作状态，一旦储能单元出现劣化、短路等现象，则及时停止对该储能单元的升压，并将其隔离，避免电路过电流，有效保护其他元器件以及SSD稳定工作。
G11C29/56  ,SSD可靠性自动测试方法及相关设备 [发明],本发明提供了一种SSD可靠性自动测试方法及相关设备，方法包括：在SSD插入时，检测是否存在配置文件；若不存在配置文件，则读取SSD的盘片参数；根据SSD的盘片参数，生成与SSD的盘片参数相适配的配置文件；根据生成的配置文件，启动测试流程对SSD进行测试；判断SSD是否测试完成，若完成，则将SSD的测试结果进行汇总，生成SSD的可靠性测试报告。本发明的有益效果在于：能够根据不同的SSD生成个性化测试用例，实时监测SSD的可靠性，实现SSD的即插即测和测试过程中任意中断，提高测试效率。
G11C29/08  ,多项目晶圆测试系统及方法 [发明],本发明提供了一种多项目晶圆测试系统及方法，所述测试系统包括：基板，其一个曝光区上设有第一至第N待测存储单元，第一至第N待测存储单元具有相同的测试端口且其中至少一个具有不同的存储容量；多同测探针卡，其针位涵盖至少一个曝光区的第一至第N待测存储单元的测试端口；多同测试模块，将第一至第N待测存储单元的各测试向量以周期整合为统一向量，利用多同测探针卡及统一向量对基板上的第一至第N待测存储单元以并行方式执行功能测试，直至存储容量最大的待测存储单元完成功能测试。本发明中，通过实现对具有相同测试端口但存储容量不同的多个待测存储单元同时进行功能测试，从而提高测试效率，降低成本。
G11C11/413  ,具有过冲保护的FPGA存储单元电源电路 [发明],本发明涉及一种具有过冲保护的FPGA存储单元电源电路，其包括：电源电路本体，用于提供存储单元工作所需的电源SRAMVS，其中，所述电源电路本体包括若干POWER MOS管；过冲保护电路，包括用于泄放流过POWER MOS管电流的泄放管以及用于配置泄放管泄放状态的有源负载电路，其中，所述泄放管与POWER MOS管对应且适配连接；过冲发生时，有源负载电路基于电源SRAMVS的电压配置泄放管进入泄放保护状态，利用处于泄放保护状态的泄放管将流经所适配连接POWER MOS管的电流快速泄放，以抑制电源SRAMVS的电压升高。本发明能有效实现过冲保护，提高存储单元电源电路供电的稳定性与可靠性。
G06F11/22  ,一种存储系统的数据处理方法、装置、设备及介质 [发明],本发明实施例提供了一种存储系统的数据处理方法、装置、设备及介质，所述方法包括：获取存储系统中硬盘类型；获取存储系统中硬盘的参数类型、参数值和参数等级，并根据参数等级，确定参数权重；根据硬盘的参数值和所述参数权重，确定硬盘损坏度；若硬盘为中度损坏，对所述硬盘进行修复，并对所述硬盘所在的磁盘阵列进行动态调整；若硬盘为重度损坏，在目标时间段对所述硬盘中的数据进行备份，并将所述硬盘从磁盘阵列中移除。通过本发明实施例，实现了对硬盘状态的预先评估和数据的闲时备份，降低了磁盘阵列中硬盘损坏带来的风险和数据备份对前端业务的影响。
G09G3/20  ,一种移位寄存器、栅极驱动电路和显示装置 [发明],本公开提供一种移位寄存器、栅极驱动电路和显示装置，属于显示技术领域。本公开的移位寄存器，包括输入子电路被配置为响应于第一时钟信号，控制第一节点和第二节点的电位；第一控制子电路被配置为响应于第二节点的信号和第三时钟信号，控制第一节点的电位；第三时钟信号与第一时钟信号的时序相反；下拉子电路被配置为响应于第三时钟信号和第一节点的信号，控制第六节点的电位；第二控制子电路被配置为响应于第六节点的信号、第二节点的信号和第二时钟信号，控制第五节点的电位；第二时钟信号和第三时钟信号的时序相同；输出子电路被配置为响应于第六节点的信号，输出第一输出信号；或者，响应于第五节点的信号，输出第二输出信号。
G11C11/4096  ,DRAM存储设备、DRAM存储设备的控制方法、装置、电子设备和介质 [发明],提供了一种DRAM存储设备、DRAM存储设备的控制方法、电子设备和介质，涉及电路技术领域。DRAM存储设备，包括：多个DRAM存储阵列；多个DRAM数据接口模块，DRAM数据接口模块用于连接两个DRAM存储阵列并用于传输两个DRAM存储阵列中的一个DRAM存储阵列的数据；和多个DRAM控制器，多个DRAM控制器与多个DRAM存储阵列一一对应并与对应的DRAM存储阵列相连接，DRAM控制器用于基于所接收的指令和自身的状态来控制对应的DRAM存储阵列的操作，以使得相邻的DRAM存储阵列中仅有一个DRAM存储阵列能够执行读操作、写操作和更新操作中的一者。
G11C16/34  ,编程电压产生电路 [发明],本发明公开了一种编程电压产生电路，包括：第一电压产生单元，用于形成编程电压。参考单元检测电路，第一输入端连接闪存中和编程的存储单元同一行的一个或多个参考单元的漏极输出的第一编程漏极电压，第二输入端连接第一下限值，参考单元检测电路对第一编程漏极电压和第一下限值进行比较并输出第一反馈信号。第一反馈信号输入到第一电压产生单元并用于调节编程电压，当第一编程漏极电压小于第一下限值时增加编程电压直至第一编程漏极电压大于等于第一下限值。本发明能使编程电压根据各存储单元的实际的字线栅的阈值电压变化，即使字线栅阈值电压发生较大的漂移，也能保证编程电压比漂移后的字线栅阈值电压大，从而能极大的提高编程窗口。
G11C11/412  ,一种SRAM存储单元 [发明],本发明公开一种SRAM存储单元，本发明涉及芯片设计技术领域，用于解决现有存储结构不能同时保证写能力和半选单元的稳定性的问题。包括：交叉耦合反相器、读通路以及存取晶体管；交叉耦合反相器包括第一PMOS管、第二PMOS管、第一NMOS管以及第二NMOS管；存取晶体管包括第三NMOS管、第四NMOS管、第五NMOS管以及第六NMOS管；第三NMOS管以及第五NMOS管用于消除行半选干扰，以使存储阵列支持位交织结构；读通路包括第六NMOS管与第八NMOS管组成的第一读通路、第四NMOS管与第七NMOS管组成的第二读通路；第三PMOS管以及第四PMOS管用于切断背靠背反相器的反馈；第五PMOS管用于为列半选单元浮空的存储节点提供上拉通路；提高写能力，同时保证半选单元的稳定性。
G11C5/14  ,放电电路、放电结束的确定方法、以及服务器 [发明],本申请实施例提供了一种放电电路、放电结束的确定方法、以及服务器，其中，该放电电路包括：控制芯片，与硬盘放电电路串联，用于在硬盘供电电路发生电路异常的情况下，向所述硬盘放电电路发送控制信号，其中，所述硬盘供电电路包括：所述控制芯片，与所述控制芯片串联的硬盘连接器，与所述控制芯片串联的可电气熔断芯片，n个电容，其中，n是正整数；所述硬盘放电电路，用于根据所述控制信号导通所述n个电容和接地端，以对所述n个电容进行放电。因此，可以解决现有技术中硬盘供电回路由断开到闭合时，电容器放电造成电压过冲，从而影响硬盘的供电稳定性，甚至会对硬盘造成破坏的问题。
G11C16/04  ,闪存的控制栅线驱动电路 [发明],本发明公开了一种闪存的控制栅线驱动电路，包括：输入电路、上拉电路、上开关电路、下开关电路和下拉电路。第一偏置电压对上开关电路的控制端电压进行限制并在闪存操作时使上开关电路导通，第二偏置电压对下开关电路的控制端电压进行限制并使下开关电路导通；控制栅线输入电压为高电平时，上拉电路使第一上拉节点到控制栅正电源电压导通和下拉电路使第一下拉节点到控制栅负电源电压断开，下开关电路通过第二偏置电压限制第一下拉节点的最大值；控制栅线输入电压为低电平时，上拉电路使第一上拉节点到控制栅正电源电压会断开，上开关电路通过第一偏置电压限制第一上拉节点的最小值。本发明能对电路中晶体管的承受电压进行调节，能缩小晶体管尺寸。
G11C7/22  ,DDR写均衡电路系统及其训练方法 [发明],本发明提供一种DDR写均衡电路系统及其训练方法，包括标准延迟模块和可配置逻辑资源模块；所述标准延迟模块用于调整整体延迟时间的长短，所述标准延迟模块包括SDL单元和CDL单元；所述可配置逻辑资源模块用于实现对DDR接口信号的控制，以及实现写均衡训练过程的控制。通过SDL单元和CDL单元能够在写均衡训练过程中对WDQS的延迟时间进行精细调整，使得在DDR的所有使用频率下训练结果精度都能达到5ps，同时，通过可配置逻辑资源模块能够有效降低硬件资源的复杂度，解决了现有DDR写均衡硬件资源占用量大且训练误差较大的问题。
G11C11/4076  ,一种控制电路和存储器 [发明],本公开实施例公开了一种控制电路和存储器。其中，控制电路包括：命令解码模块、命令标识信号生成模块和通道选择模块。命令解码模块，被配置为将至少一组编码命令解码为至少一个功能子命令，以及，根据至少一个功能子命令，确定出对应的功能命令。命令标识信号生成模块，被配置为根据首行子命令，生成命令标识信号；其中，首行子命令为每个功能命令中时序最靠前的功能子命令。通道选择模块，被配置为在第一传输模式下，根据命令标识信号，选择一个子通道传输功能命令，以及，在第二传输模式下，通过所有的子通道传输功能命令。
G11C11/22  ,基于三端口非易失性器件的Crossbar架构、工作方法及无损压缩方法 [发明],本发明公开了一种基于三端口非易失性器件的Crossbar架构、工作方法及无损压缩方法，包括若干个构成N行×M列阵列的三端口非易失性器件，所述三端口非易失性器件结构的栅极与字线WL相连，漏极与输入线SL相连，源极与数据线DL相连，同一行的三端口非易失性器件共用一根字线WL，同一列三端口非易失性器件共用一根输入线SL和一根数据线DL。本发明充分利用了三端口非易失性器件的存储特性和三端口特性实现了全新的Crossbar的设计；对向量‑矩阵‑向量的乘法表达式提出了无损压缩的方法，降低了向量和矩阵的大小，并部署到基于三端口非易失性器件的Crossbar完成了更高效率的加速运算。
G06F11/22  ,硬件存储设备的性能瓶颈检测方法、装置及计算设备 [发明],本发明实施例公开了一种硬件存储设备的性能瓶颈检测方法、装置及计算设备。方法包括：从内核块层中的多个请求队列中识别出处于溢出状态的第一请求队列；针对于任一第一请求队列，确定该第一请求队列对应的第一硬件存储设备；将性能瓶颈标识与第一硬件存储设备的设备信息关联后反馈至应用层。采用本方案，应用层能够准确地确定多个硬件存储设备中处于性能瓶颈的硬件存储设备，并且降低性能瓶颈检测的误判率，提升性能瓶颈检测的精度；并且，本方案在内核块层中执行，一方面可以对系统中所有的硬件存储设备进行性能瓶颈检测，另一方面仅需更新系统内核而无需其他外部工具即可实现性能瓶颈检测，对原有系统改动较小。
G11C7/12  ,一种基于可编程二极管的存内计算和存内搜索电路 [发明],本发明公开了一种基于可编程二极管的存内计算和存内搜索电路，包括存储器阵列、行选通与输入模块、列选通与输出模块、模拟‑数字转换器、移位相加单元和电流比较模块，存储器阵列包含多行多列的可编程二极管器件单元，每个器件单元以电导形式存储权重，利用欧姆定律和基尔霍夫定律完成输入矩阵与权重矩阵的点乘运算；当存储器阵列存储关键特征矩阵时，待匹配的输入特征向量与关键特征矩阵进行比对，可以并行实现余弦相似性计算，通过电流比较模块确定相似性最高的类别。本发明中单个计算单元仅由一个可编程二极管组成，极大减小了存内计算电路的面积和功耗，同时基于相同架构实现了存内计算和存内搜索功能的集成，大幅提升深度网络的运算效率。
G11C16/30  ,闪存的参考阵列电压控制电路 [发明],本发明公开了一种闪存的参考阵列电压控制电路，存储单元和参考单元的结构相同且都采用分离栅浮栅器件。读取时，电荷泵提供控制栅线读取电压到选定存储单元的非选定存储位对应的控制栅所连接的控制栅线上。参考阵列电压控制电路包括电压转换电路，电压转换电路包括第一二极管和第一电流源。第一二极管的阳极连接控制栅线读取电压，第一二极管的阴极连接第一电流源的第一端并输出第二控制栅线读取电压，第一电流源的第二端接地。第二控制栅线读取电压连接到参考单元的编程位对应的控制栅所连接的参考控制栅线上。本发明能使第二控制栅线读取电压和控制栅线读取电压的波动相同，同时减少参考电流的温度系数和减少串扰，还能增加读写窗口。
G11C16/10  ,闪存的编程控制电路 [发明],本发明公开了一种闪存的编程控制电路，在一次编程中，数据输入信号中的各位数据同时实现写入m+1位的存储单元中。在编程时，数据输入信号中的0数据位对应的存储单元的源极所连接的位线为选定位线，选定位线的数量等于所述数据输入信号中0数据的个数。编程控制电路包括m+1位伪位线，伪位线和位线的负载相同。在编程时，编程控制电路用于实现如下连接：第一电荷泵的输出端同时连接到各选定位线以及连接到和数据输入信号中1数据的数量相同的伪位线上。本发明能使采用具有不同数据图案的数据输入信号进行编程时电荷泵所见到的负载一致，能改善各存储位的编程效果以及改善各存储位的编程效果的均一性，能提高各存储单元的电学窗口。
G09G3/34  ,一种基于电荷泵的mini LED扫描式背光驱动芯片 [发明],本发明公开了一种基于电荷泵的mini LED扫描式背光驱动芯片，包括NMOS功率管、功率管驱动单元U3、行扫消隐单元U2、行扫管理模块、恒流驱动单元、列消隐单元U1、调光单元、存储单元、锁存和寄存单元、移位寄存单元、时钟单元、指令解码模块、电荷泵和电源管理模块。本发明在背光驱动芯片中集成了行扫描消隐和列消隐功能使得mini LED背光驱动系统显示效果更优，显示图像更清晰，采用扫描式结构大幅减少了驱动芯片数量，集成了行扫描功率管减少了系统的器件数和降低电路板布线复杂度，简化了系统设计，降低了系统成本。
G11C16/14  ,一种提高SONOS型FLASH电荷保持特性的方法 [发明],本发明的一种提高SONOS型FLASH电荷保持特性的方法，涉及一种半导体器件特性优化方法。目的是为了克服现有SONOS型非易失性存储器件数据保持能力容易降低变差的问题，本发明具体步骤如下：步骤一、对SONOS型FLASH存储器件进行高压擦除；步骤二、对SONOS型FLASH存储器件进行编程；步骤三、对SONOS型FLASH存储器件进行软擦除；并判断SONOS型FLASH存储器件编程后的阈值电压是否达到饱和；是则完成处理；否则返回执行步骤二。
G11C7/06  ,灵敏放大器电路 [发明],本发明公开了一种灵敏放大器电路，包括：连接在位线节点和数据线节点之间的位线调整单元。位线调整单元包括第一NMOS管。第一NMOS管的栅极和位线节点之间具有反馈电路，反馈电路包括第一反相器，第一反相器的输入端连接位线节点，输出端连接到第一NMOS管的栅极，第一NMOS管的栅极为反馈节点。电源偏置电路，包括电荷泵以及源极跟随器，电荷泵提供第一电压到源极跟随器的输入端，源极跟随器的输出端输出第二电压到第一反相器的电源端，第二电压跟随第一电压的变化，以消除第一反相器的电源端的电压波动。本发明是能减少电源噪声对读取结果的影响。
G11C16/26  ,闪存读操作的电压控制装置和方法 [发明],本发明公开了一种闪存读操作的电压控制装置，存储单元都采用分离栅浮栅器件。各第一栅极结构的控制栅连接到控制栅线。在读操作时，电压控制装置用于对未选定存储位的控制栅电压进行控制，包括：设置第一时间段，控制栅电压设置为第一高电压。第一时间段之间的间隔区域设置为第二时间段，当第二时间段小于等于读退出时间时，控制栅电压设置为第一中电压。当第二时间段大于所述读退出时间时，小于等于读退出时间的区域控制栅电压设置为第一中电压，大于控制栅电压设置为低电压。本发明还提供一种闪存读操作的电压控制装置。本发明能在对读速度和功耗产生的影响最小的条件下，减少读串扰。
G11C29/56  ,芯片封装缺陷检测方法、装置、电子设备及存储介质 [发明],本申请涉及芯片检测技术领域，尤其是涉及一种芯片封装缺陷检测方法、装置、电子设备及存储介质。芯片封装缺陷检测方法包括：获取存储设备上的若干芯片对应的封装检测信息；根据封装检测信息，从若干芯片中确定当前时刻的目标检测芯片和目标检测芯片对应的目标检测项目，目标检测项目包括外观缺陷检测和引脚缺陷检测；根据目标检测芯片的芯片特性，确定目标检测项目的缺陷检测信息，缺陷检测信息包括至少一个检测需求设备信息和至少一个检测需求设备信息对应的检测需求参数；基于缺陷检测信息，控制检测需求设备信息对应的检测需求设备按照对应的检测需求参数进行运作，得到目标检测项目的目标缺陷检测结果。提升了芯片封装缺陷检测的检测准确性。
G11C16/04  ,一种实现静态和动态多值内容可寻址存储器的方法 [发明],本发明公开一种实现静态和动态多值内容可寻址存储器的方法，属于新型存储与计算技术领域。本发明基于双栅调控的互补铁电场效应晶体管在无需额外硬件开销的前提下原位扩展为多值静态CAM模式和多值动态CAM模式，使得CAM的密度得到提升，并且可以实现更加细粒度的距离度量，提高计算任务准确率；且本发明在两种模式下均只需要一次写操作以及一个搜索信号，相较于传统基于双分支互补支路的CAM单元，需要两次写操作以及两个不同的写信号，降低了写功耗以及搜索功耗。
G11C13/04  ,一种全光存储器阵列及方法 [发明],本发明属于全光信息计算领域，提供了一种全光存储器阵列及方法，包括多个存储单元，存储单元的一端连接输入信号、写控制信号、清楚信号和时钟信号，另一端连接输出信号总线，多个存储单元串联组成全光存储器阵列；所述存储单元包括输入信号线路、写控信号线路、清除信号线路、时钟信号线路和地址信号线路；采用多个存储单元串联组成全光存储器阵列，提高了存储数据的精度和范围，存储同样数量的信息，节省数据总线条数和地址总线N倍，提高了数据总线复用效率；数据线可根据需要读、写、清零结合地址总线进行灵活控制。
G11C11/4063  ,一种低功耗寄存器堆电路 [发明],本发明公开了一种低功耗寄存器堆电路，包括译码模块、预充电模块、控制模块和两个存储阵列，每个存储阵列均由m×n个存储单元按照m行n列分布形成，每个存储单元均包括第一MOS管、第二MOS管、第三MOS管、第四MOS管、第五MOS管、第六MOS管、第七MOS管、第八MOS管、第九MOS管、第十MOS管、第十一MOS管、第十二MOS管、第十三MOS管和第十四MOS管，通过第六MOS管和第七MOS管进行双端写入加快数据写入速度，第四MOS管和第五MOS管接入高于电源地的电压VSS，降低由电源电压到电源地通路放电引起的功耗，使用第十MOS管和第十一MOS管单端读取，降低了读取通路中的泄露功耗，写入和读取使用不同MOS管，提高读取稳定性；优点是在写入速度较快的同时，功耗较低，且读取稳定性较高。
H01L29/78  ,存储晶体管及其制备方法、存储阵列及其数据操作方法 [发明],本公开提供了一种存储晶体管及其制备方法、存储阵列及其数据操作方法，其中，所述存储晶体管包括：半导体衬底，所述半导体衬底具有彼此相对的第一表面和第二表面；位于所述半导体衬底的第一表面上的半导体层；至少一个部分位于所述半导体层内的第一沟槽，以及至少一个延伸至所述半导体层中的第二沟槽；栅叠层，位于所述第一沟槽内；所述栅叠层包括覆盖所述第一沟槽的底部和侧壁的栅极介质层以及由所述栅极介质层包裹的栅极导体；沟道控制区，位于所述第二沟槽的内部，并与所述半导体层接触，以形成用于存储电荷的结电容。
G06F21/60  ,计算机系统以及系统内存加解密方法 [发明],本发明提供一种计算机系统以及系统内存加解密方法。该计算机系统具有系统内存加解密功能，以全局上下文隔离的密钥，加解密该处理器所耦接的一系统内存中的数据。特别是，该处理器以密钥辨识码区别密钥，且各密钥辨识码包括一全局上下文辨识码。
G11C13/00  ,阻变存储器的操作类型判定方法、装置、设备及存储介质 [发明],本申请涉及一种阻变存储器的操作类型判定方法、装置、设备及存储介质，其中，方法包括：基于阻变存储器中电导的当前电导值与目标电导值，计算电导的电导差值；获取阻变存储器的历史操作类型，根据电导差值和历史操作类型查询电导的预设状态转移表，确定阻变存储器的当前操作类型；若当前操作类型为ORR操作类型或RST操作类型，则以预设降低策略调整当前电导值，若当前操作类型为DLY操作类型，则不对当前电导值进行调整，若当前操作类型为SET操作类型，则以预设增加策略调整阻变存储器的当前电导值。由此，解决了现有技术并未考虑不同的操作对器件本身稳定性的影响，且无法同时保证编程后器件的稳定性和编程效率等问题。
G11C29/56  ,基于eMMC的测试方法、装置、计算机设备及存储介质 [发明],本发明公开了一种基于eMMC的测试方法、装置、计算机设备及存储介质。该方法应用于eMMC测试平台，方法包括：使用电路开发板通过IIC接口，对PMIC芯片进行控制；通过PMIC芯片调节电压上升下降速率和输出电压值；根据电压上升下降速率和输出电压值模拟电压抖动；通过将电压抖动插入至预设抖动范围内的多个用例场景，模拟实际用户使用场景。本申请用eMMC测试平台来控制模拟VCC电压抖动，并在eMMC各种用例场景中插入电压抖动，可以有效模拟实际用户使用场景。
G06F21/60  ,计算机系统以及系统内存加解密方法 [发明],本发明公开一种计算机系统以及系统内存加解密方法。该计算机系统具有系统内存加解密功能，其包括：一系统内存，用于存储数据；以及一处理器，耦接该系统内存；其中，该处理器具有密钥寄存器，存储多个密钥；该处理器根据该系统内存中数据的地址，从该多个密钥中选择一密钥，并使用该选择的密钥加解密该系统内存中的数据。
G06F21/60  ,计算机系统以及系统内存加解密方法 [发明],本发明提供一种计算机系统以及系统内存加解密方法。该计算机系统中的处理器具有加解密引擎。该加解密引擎包含一密钥表，对一系统内存中的数据进行加解密响应于一平台设定指令，该处理器从一第三寄存器(EDX)，读取一密钥辨识码，从一第二寄存器(ECX)读取控制参数，并根据该密钥辨识码和该控制参数管理该密钥表中与该密钥辨识码相关的一密钥。
H01L29/78  ,一种逻辑晶体管及存储器 [发明],本公开提供了一种逻辑晶体管即存储器，其中，所述逻辑晶体管包括：半导体衬底；位于所述半导体衬底上的半导体层；至少一个部分位于所述半导体层内的第一沟槽，以及至少一个延伸至所述半导体层中的第二沟槽；栅叠层，位于所述第一沟槽内；所述栅叠层包括覆盖所述第一沟槽的底部和侧壁的栅极介质层以及由所述栅极介质层包裹的栅极导体；沟道控制电极，位于所述第二沟槽的内部，并与所述半导体层接触，以提取沟道局部电学性能作为输出的电极；其中，所述半导体层位于所述第一沟槽和所述第二沟槽之间的部分形成为所述逻辑晶体管的沟道区，所述栅极导体为所述逻辑晶体管的输入端，所述沟道控制电极为所述逻辑晶体管的输出端。
G11C7/06  ,一种MRAM灵敏放大器及其数据读取方法 [发明],本发明公开了一种MRAM灵敏放大器及其数据读取方法，包括MRAM电路模块与灵敏放大器电路模块，MRAM电路模块与灵敏放大器电路模块之间电性连接。该方法包括：根据所述MRAM电路模块的存储数据状态动态增加灵敏放大器在时域的感知裕度；根据所述灵敏放大器并结合所述MRAM电路模块的存储数据状态对所述MRAM电路模块的存储数据进行表征，得到放大的存储数据。本发明根据MRAM内存储单元的阻态来动态调整参考阈值，从而提高MRAM的灵敏放大器的读取裕度，进而减小误码率，提高存储数据的正确读取概率。本发明作为一种MRAM灵敏放大器及其数据读取方法，可广泛应用于存储技术领域。
G06F1/3234  ,一种闪存控制方法、电子设备和存储介质 [发明],本申请提供一种闪存控制方法、电子设备和存储介质，涉及存储领域，能够在降低功耗和消耗时长的基础上，降低数据读取时的原始比特错误率。该方法包括：闪存控制器在NAND闪存处于空闲状态的情况下，获取NAND闪存中至少一个单位存储区域中每个单位存储区域的阈值电压参数，并利用存算一体芯片，获取每个单位存储区域的第一阈值电压组；存算一体芯片具备利用单位存储区域的阈值电压参数和预置的阈值电压计算模型，确定出单位存储区域的第一阈值电压组的能力；闪存控制器利用第二单位存储区域的第一阈值电压组，更新第二单位存储区域的最优阈值电压组；第二单位存储区域为至少一个单位存储区域中获取到了第一阈值电压组的单位存储区域。
H01L29/78  ,一种逻辑晶体管及存储器 [发明],本公开提供了一种逻辑晶体管及存储器，其中，逻辑晶体管包括：半导体衬底；位于半导体衬底上的半导体层；至少一个部分位于半导体层内的第一沟槽，以及至少一个延伸至半导体层中的第二沟槽；栅叠层，位于第一沟槽内；栅叠层包括覆盖第一沟槽的底部和侧壁的栅极介质层以及由栅极介质层包裹的栅极导体；隔离层，位于栅极导体和半导体层之间，隔离层的材料包括具有存储效应的材料；沟道控制电极，位于第二沟槽的内部，并与半导体层接触，以提取沟道局部电学性能作为输出的电极；其中，半导体层位于第一沟槽和第二沟槽之间的部分形成为逻辑晶体管的沟道区，栅极导体为逻辑晶体管的输入端，沟道控制电极为逻辑晶体管的输出端。
G11C16/34  ,存储器及过擦除校正操作方法 [发明],本申请公开了一种存储器及过擦除校正操作方法，该操作方法通过先对存储器执行过擦除校验，然后对存在过擦除的一存储区域执行过擦除校正，再停止过擦除校验，不仅在读取操作之前对存在过擦除的一存储区域进行了过擦除校正，避免了漏电导致的误读；而且仅对一存储区域执行过擦除校正，减少了操作时间，以及在之后停止过擦除校验并根据读取指令执行读取操作，进一步减少了进行读取操作的时间，进而可以在不影响正常上电过程的情况下改善或者避免误读。
H04L43/0805  ,SSD/WLAN自动插装测试装置 [发明],本公开涉及测试设备技术领域，提供了一种SSD/WLAN自动插装测试装置，其包括基座、转动件和SSD/WLAN转接板；转动件通过铰轴与基座的一侧铰接，并能够绕铰轴朝向或背离基座转动；SSD/WLAN转接板固定设置于转动件背对基座的一侧，具有用于转接插入主板的插接侧、以及相对的非插接侧；基座中还设置有用于调节限制转动件与基座之间的倾角的调节组件；调节组件能够通过转动件间接限定SSD/WLAN转接板的初始插装倾角以及将SSD/WLAN转接板插装后的倾角归零。该SSD/WLAN自动插装测试装置具有插装过程自动化程度高、插装过程精确高效的有益效果。
G11C29/56  ,一种企业级固态硬盘VPD信息的测试方法和测试装置 [发明],本发明提供了一种企业级固态硬盘VPD信息的测试方法和测试装置，其通过先进行手动测试来验证当前网页版BMC能否获得完整的VPD信息，再在脚本自动测试过程中采用相应的工具获取VPD信息进行比对测试，以保证测试的完整性和准确性，其特征在于：所述方法包括以下步骤：步骤1、进行手动测试，所述手动测试包括网页版BMC平台固态硬盘VPD测试和命令行版BMC平台固态硬盘VPD测试；步骤2、分别获取步骤1中两种测试输出的VPD信息，并比较两个VPD信息是否相同；步骤3、利用脚本进行自动测试；如果步骤2中两个VPD信息相同，则在步骤3中采用redfishtool工具来获取VPD信息；如果步骤2中两个VPD信息不相同，则在步骤3中采用i2c‑test工具来获取VPD信息。
H10B80/00  ,存储结构、存储器、差分放大电路、芯片及电子设备 [发明],本发明公开一种存储结构、存储器、差分放大电路、芯片及电子设备，涉及电子电路领域。存储结构包括：第一晶体管设有第一源极、第一漏极、第一栅极以及第一沟道电极，并形成有第一结电容；第二晶体管设有第二源极、第二漏极、第二栅极以及第二沟道电极，并形成有第二结电容；第一漏极与第一位线连接；第二漏极与第二位线连接；第一源极和第二源极共同连接输出端、接地端或非地端；第一栅极和第二栅极可共线连接或分别与字线连接；第一沟道电极和第二沟道电极可共字线连接或分别用字线连接，第一晶体管和第二晶体管的输出电流可以不同。本发明通过调控输出电流的不同，实现差分存储，可以抵消共模噪声抗干扰，扩大窗口尺寸，可实现存算一体。
B65G47/90  ,光模块烧录装置及光模块烧录方法 [发明],本发明提供了一种光模块烧录装置及光模块烧录方法。光模块烧录装置包括本体单元、进料单元、搬运单元和烧录单元；其中，进料单元包括传送带，传送带连接于本体单元且承载光模块；搬运单元包括机械臂和第一手爪，机械臂连接于本体单元，第一手爪连接于机械臂远离本体单元的一端；烧录单元包括烧录组件，烧录组件连接于本体单元，第一手爪的移动范围覆盖传送带和烧录组件。本申请实施例通过进料单元实现光模块的自动上料，通过搬运单元实现光模块的搬运，通过烧录单元实现光模块指令的烧录。实现了上料、搬运和烧录的自动化操作，大大提高了生产效率，节约了人力成本，提高了拔插光模块的准确性和一致性，降低了产品损耗，提高了产品的合格率。
G11C11/4072  ,一种忆阻器与或组合逻辑门电路及并行前缀加法器 [发明],本发明公开了一种忆阻器与或组合逻辑门电路及并行前缀加法器，所述加法器采用所述的忆阻器与或组合逻辑门电路，所述加法器包括忆阻器交叉阵列，所述忆阻器交叉阵列由晶体管分为多个分区，每个分区的同一行由多个忆阻器组成，每个晶体管能够控制相邻两个分区的接通和断开。本发明能够有效克服传统行波进位加法器的时延长、效率低的局限性，并且在同时对任意个多位加法器运算时依然保持对数时间复杂度。
G11C11/412  ,随机存取存储器电路、存储器、存储阵列及数据操作方法 [发明],本发明公开了一种随机存取存储器电路、存储器、存储阵列及数据操作方法，涉及电子技术领域，包括：第一晶体管和第二晶体管均包括源极、漏极、栅极和沟道电极；每个晶体管的沟道电极与栅极露出的沟道区电接触；第一晶体管的栅极与第二晶体管的沟道电极连接，第二晶体管的栅极与第一晶体管的沟道电极连接，每个晶体管可实现传统两个晶体管构成的非门，且第一晶体管和第二晶体管构成互耦反相器；还包括读写单元，其中包括控制开关和位线组，控制开关与存储单元和位线组连接。本发明用四个晶体管即能够具备存储器的存储读写功能，电路面积和体积大大减小，电路集成度更高，可实现高效的存储功能、同时具备多态存储的特性，调控扩展为多维度。
G11C11/419  ,一种超低功耗的静态随机存取存储器单元 [发明],本发明公开了一种超低功耗的静态随机存取存储器单元，该单元电路包括双反相器子电路、第一写缓冲子电路、第二写缓冲子电路和读缓冲子电路，双反相器子电路作为存储单元，通过交叉耦合实现对数据的锁存操作，所述第一写缓冲子电路和第二写缓冲子电路均采用一NMOS，第一写缓冲子电路与第一写位线和双反相器子电路连接，由写字线控制通断，实现对存储单元的写操作；第二写缓冲子电路与第二写位线和双反相器子电路连接，由写字线控制通断，实现对存储单元的写操作。本发明使用单个NMOS作为写缓冲子电路，相比于传统TFET SRAM从根本上避免TFET单向导通、正向p‑i‑n电流和串联电流衰减问题，减小了写延迟，提高了噪声容限。
G11C13/00  ,一种线性旋钮电位器数值防抖动方法及系统 [发明],本发明公开了一种线性旋钮电位器数值防抖动方法及系统，该方法包括以下步骤：每隔2‑4ms采集一次线性旋钮电位器ADC数值；判断当前采集次数是否等于预设采集次数，若是，则将采集到的所有线性旋钮电位器ADC数值组成第一数据集，并对第一数据集进行预处理，得到第二数据集；计算得到第二数据集的平均值；设置线性旋钮电位器每个挡位的数值范围，并在每个挡位的数据范围之间设置一个空白区域范围，当处于某个挡位的数值范围的平均值跳动至与其相邻的空白区域范围时，则该平均值仍保持在原挡位的数值范围内。本发明解决了现有检测旋钮电位器的ADC数值时，ADC数值会出现来回跳动，导致程序误判断以及影响功能的正常使用的问题。
H10B41/30  ,一种NOR Flash存储单元及其制备方法和应用 [发明],本发明涉及半导体技术领域，公开了一种NOR Flash存储单元及其制备方法和应用，该NOR Flash存储单元包括硅基底、埋氧化层、顶硅层以及设置在顶硅层上并向下延伸直至埋氧化层的第一掺杂区、设置在所述第一掺杂区上的浮栅结构、称设置在所述浮栅结构两侧的栅极侧墙、对称埋设在所述栅极侧墙下方的第一掺杂区中的第二掺杂区、对称设置在所述第一掺杂区中的第三掺杂区；本发明制备的NOR Flash存储单元的寄生电容更小、漏电流更低，同时运行速度得到了较高的提升，有着切实意义上的实用价值。
G11C13/00  ,一种忆阻器Ⅳ特性演示电路 [发明],本发明公开了一种忆阻器IV特性演示电路，包括直流电压源VCC、忆阻器ML、双刀双掷开关K、限流电路；所述限流电路由电阻R1、R2、R3、RX以及三极管Q1、Q2构成。VCC正极与开关K的一端连接，负极端接地，通过开关K与忆阻器ML连接端1或2的切换，展现忆阻器的正、反通路；三极管Q1和Q2起到负反馈限流作用，改变RX可控制电路中电流的大小，数值上为Q2导通电压与RX的比值。本发明采用限流电路，防止忆阻器从高阻态到低阻态突变时，电流过大行为的发生，避免其失去忆阻特性。具有电路原理清晰，元器件简单，数据自动记录，演示方便的特点，适用于微电子课堂演示教学。
G11C7/06  ,移位累加的数字存内计算系统 [发明],本发明提供了一种移位累加的数字存内计算系统，包括：存算单元、灵敏放大器和移位累加器；存算单元与灵敏放大器相连接，灵敏放大器与移位累加器相连接；存算单元的输入信号通路IL和计算通路CL共用；存算单元共用时序控制信号t_sw；灵敏放大器的放大结果送给移位累加器。本发明通过单bit输入序列计算通路结合灵敏放大器的计算结构，相比模拟域存内计算，这样数字域的存内计算可以减少精度损失；本发明的in_sw输入时序控制通路，实现了计算精度的可配置，同时降低了功耗；本发明结合移位累加器的计算逻辑，可以实现流水线计算，解决了存内计算每次延时较长的问题。
G11C5/14  ,闪存的上电校验方法和装置 [发明],本发明公开了一种闪存的上电校验方法，包括：步骤一、形成上电复位信号。步骤二、电荷泵字线读取电压以及控制栅线读取电压。步骤三、采用验证码进行验证。验证码的数据‘1’采用一个存储单元存储且存储单元设置为：和控制栅线读取电压连接的控制栅对应的浮栅存储‘0’，接地的控制栅对应的浮栅存储‘1’。步骤四、对验证结果进行判断，如果验证成功，则进行后续步骤五；如果验证失败，则重复进行步骤三。步骤五、加载闪存的修调信息；修调信息的数据‘1’采用一个存储单元存储且存储单元设置为：各浮栅都存储‘1’。本发明还公开了一种闪存的上电校验装置。本发明能防止上电时闪存内部电压不稳定造成的数据加载错误，保证上电的可靠性。
G11C19/28  ,移位寄存器、栅极驱动电路及显示装置 [发明],本公开提供一种移位寄存器，其包括预充子电路、存储子电路、占空比调节子电路、非门及至少一个输出子电路；其中，预充子电路包括第三晶体管；存储子电路包括存储电容；占空比调节子电路包括第一晶体管和第二晶体管；非门包括第四晶体管、第五晶体管、第六晶体管和第七晶体管；输出子电路包括至少一个第一输出子电路和/或第二输出子电路，第一输出子电路包括第八晶体管、第九晶体管、第十晶体管，第二输出子电路包括第十一晶体管、第十二晶体管、第十三晶体管、第十四晶体管、第十五晶体管、第十六晶体管、第十七晶体管。特别的，当输出子电路仅包括第二输出子电路时，第二输出子电路仅包括第十一晶体管、第十二晶体管、第十三晶体管。
G11C5/14  ,电荷泵 [发明],本发明公开了一种电荷泵，电荷泵单元包括：正负输入端和正负输出端，两个电容和两个电压传输单元。第一和第二电容的第一极板分别连接第一和第二时钟信号，第一电容的第二极板分别通过第一和第二开关连接到两个电压传输单元，第二电容的第二极板分别通过第三和第四开关连接到两个电压传输单元。第一和第三开关的控制端都连接第一使能信号。第二和第四开关的控制端都连接第二使能信号。通过对第一和第二使能信号的控制，各电荷泵单元具有两个能分时复用的工作状态。第一工作状态下，正输入端对电容充电并使正输出端升压；第二工作状态下，负输入端对电容充电并使负输出端降压。本发明能实现分时复用，同时输出正压和负压，从而实现电荷泵共享。
G11C29/08  ,存储器控制器测试方法及装置 [发明],本申请公开一种存储器控制器测试方法及装置，方法包括：通过接口信号处理模块接收存储器控制器发出的主控信号，并确定主控信号的数据流向类型，以及根据从存储器控制器的主控接口接收到的管脚信号，来区分接收到的主控信号中包含的地址、命令和数据；将命令输入命令解码模块以确认命令正确及有效后，将命令和地址存入分选缓存模块，以及将地址存入缓存控制模块；基于缓存控制模块分配的数据存放地址，将数据存入第一缓存；基于缓存访问模块实现第一缓存与第二缓存之间的数据交互；通过处理器访问状态存储器以获取存储器控制器的运行状态信息，并基于外设接口将运行状态信息发送至测试端，提高存储器控制器测试的效率和准确性。
G11C16/12  ,芯片的电压建立方法、命令执行方法、装置、芯片及设备 [发明],本发明涉及存储芯片技术领域，具体公开了一种芯片的电压建立方法、命令执行方法、装置、芯片及设备，其中，芯片的电压建立方法包括步骤：在执行当前操作命令时，获取下一阶段操作命令类型；根据下一阶段操作命令类型调用空闲的电荷泵配置执行下一阶段操作命令所需的操作电压；该电压建立方法通过在执行当前操作命令期间，确定下一阶段需要执行的操作命令的类型，并以此为基准调用空闲的电荷泵配置相关操作电压，使得nor flash能提前完成下一阶段操作命令的操作电压的配置，从而减少了nor flash运行时序中建立操作电压所需的等待时间，有效提高了nor flash的运行效率。
G09G3/20  ,栅极驱动电路及显示面板 [发明],本申请公开了一种栅极驱动电路及显示面板，该栅极驱动电路包括移位寄存器，该移位寄存器包括上拉控制模块、上拉模块、随机寻址侦测模块、以及全局复位模块，通过全局复位模块共用随机寻址侦测模块接入的第一控制信号、复位信号，可以节省全局复位模块所需的专用信号，减少了各移位寄存器所需信号的数量，不仅可以节省功耗，还可以减少该专用信号所需的传输线，进而减少了边框的占用空间。
G16B50/00  ,DNA存储芯片及制备方法 [发明],本发明属于DNA存储领域，涉及一种DNA存储芯片及制备方法，所述基片上设置多个存储位点，多个存储位点呈矩阵式分布，每个存储位点容纳多个微球，每个微球固定有DNA存储序列，所述DNA存储序列的长度不低于100bp。本发明提供了一种具有高密度分区存放能力、可进行定点读写功能以及具有长寿命的DNA存储芯片及制备方法。
G11C7/16  ,一种便于使用的高保真数字音乐播放器 [发明],本发明涉及数字音乐播放器技术领域，具体涉及一种便于使用的高保真数字音乐播放器，包括壳体；所述壳体内设有主板；所述主板设有控制单元、中间存储单元、播放单元以及接触组件；所述壳体设有切换装置；所述切换装置设有多个内存卡；所述切换装置用于将内存卡与接触组件接触本发明控制单元控制中间存储单元通过接触组件将当前正在播放的内存卡上的正在播放的完整歌曲片段复制并存储于中间存储单元内得到数据，数据供播放输出单元播放使用；故在更换音乐的时候不会出现音乐突然中断的情况；并且通过切换装置使得用户无需进入操作系统手动控制对对应的存储介质进行读取。
G11C29/12  ,一种NVMe固态硬盘温度循环读写掉电测试方法及装置 [发明],本发明提出了一种NVMe固态硬盘温度循环读写掉电测试方法及装置，其通过将温度循环和掉电测试相结合，使得本测试更加符合用户的实际使用场景，综合考虑了异常掉电和温度变化对数据安全的影响，提高了测试效率和效果。
A61M21/02  ,一种反馈型自动调节睡眠音乐播放器及APP交互系统 [发明],本发明公开了一种反馈型自动调节睡眠音乐播放器及APP交互系统，包括穿戴设备、移动终端、安装在移动终端处的睡眠监测APP、位于穿戴设备处的监测单元，本申请通过持续监测人体数据，如呼吸、心率、体态、体温，并对上述人体数据进行分析，并且根据数据情况随时调整播放器的运行模式，如用户做噩梦，而导致呼吸急促和心率过快时候，则采用安抚音乐使用户，若用户因踢被子而导致体温降低时候，本产品则会采用提醒的方式使用户盖上被子，而在用户体态不对的时候也会进行提醒，从而方便用户对睡眠姿态和呼吸方式进行纠正，进而使其保持一个正确的睡眠姿态和呼吸方式，有助于高用户的睡眠质量，有利于实际的应用。
H10B51/30  ,一种非易失半导体存储器及其制备方法 [发明],本发明公开了一种非易失半导体存储器及其制备方法，属于半导体存储器领域。该器件包括衬底、控制栅、存储栅、源区和漏区，衬底位于最下方，具有第一掺杂类型；衬底上方设有源、漏区，源、漏区掺杂为与衬底掺杂类型相反的第二掺杂类型；源、漏区之间的区域为沟道，沟道区分为沟道区一和沟道区二，控制栅覆盖沟道区一，控制栅下表面与沟道区一上表面间为栅介质，在沟道区二上方覆盖铁电层，铁电层为具有铁电特性的材料构成的薄膜，存储栅位于铁电层正上方，控制栅连接字线，漏区连接位线，源区通过共源线接地，衬底接地，控制存储栅的电压改变铁电层电场，使用铁电层极化状态存储“0”、“1”。本发明可实现随机访问、随机写入、按块擦除。
G11C7/10  ,一种刻录夹具及刻录装置 [发明],本公开提供了一种刻录夹具及刻录装置，涉及刻录治具领域。该刻录夹具，包括：定位构件和弹性抵压构件；所述定位构件具有安装位组；所述弹性抵压构件包括探针、连接器和线束组，所述探针设置有多个，各所述探针分别通过所述线束组与所述连接器信号连接，各所述探针、所述连接器及所述线束组能够容置于所述安装位组；所述定位构件配置为能够带动各所述探针抵压限位于待刻录点位上方，每一所述探针对应接触一个所述待刻录点位。采用本方案能够无需对待刻录模组中的pin脚进行除胶处理，能够直接进行刻录工序，能够适配多型号的待刻录模组。
G11C29/56  ,一种无刮痕SSD测试装置 [发明],"本发明公开了一种无刮痕SSD测试装置，应用在SSD测试技术领域，本发明通过设置底板，用于对结构进行安装和支撑，设置的第一电动伸缩缸可以便于通过导向块对导轨进行移动，而导轨可以通过外框架和夹板配合，对被测试的SSD元件进行夹持，并且使其移动位置和测试位置均为平行，设置的外壳可以便于对测试组件进行组装和使用，在使用的时候第一电动伸缩缸通过导向块带动导轨以及被其夹持的SSD元件靠近外壳，其金手指会落在下测试pcb板的顶部，而后第二电动伸缩缸缩短，通过连架带动与之连接的上测试pcb板下落，导电胶触点与金手指进行接触和测试，相比起插拔动作，因为导电胶触点的接触面为柔性,且不需要滑动PCB即可完全取代连接器功能。"
G11C11/401  ,基于反相器链跨阻放大器的动态随机存储器单元读出电路 [发明],本发明公开了一种基于反相器链跨阻放大器的动态随机存储器单元读出电路及其方法。其读出电路包括2T动态随机存储单元、开关、反相器链跨阻放大器和驱动级；2T动态随机存储单元包括MOS‑C信号收集区、MOSFET信号读出区与MOSFET信号写入区，MOSFET信号写入区与MOS‑C信号收集区相连，MOSFET信号读出区连接反相器链跨阻放大器输入端；反相器链跨阻放大器的输出端与驱动级的输入端连接；驱动级的输出端输出数字信号；开关的一端连接反相器链跨阻放大器的输入端。本发明的电路规避了放大器直流工作电平不处于线性放大区间的问题，且不易受到输入端高频噪声的干扰，以实现2T动态随机存储器高速、高精度的读出。
G11C19/28  ,一种用于芯片测试模式的单Pin输入控制码产生电路 [发明],本发明公开了一种用于芯片测试模式的单Pin输入控制码产生电路，包括连接的译码电路和移位寄存器，通过单个芯片引脚Vpulse向译码电路中输入一串负脉冲宽度调制信号，转换为移位寄存器的电平信号DATA和时钟控制信号CK，向移位寄存器写入模式控制码CT1~CTN，用于控制测试模式控制电路控制芯片进入不同的测试模式。本发明中的译码电路，使得采用芯片的一个引脚输入负脉冲宽度调制信号，在测试模式控制电路内部产生移位寄存器所需的数据信号和时钟控制信号，节约了一个芯片引脚；同时，仅通过单个芯片引脚输入一串负脉冲宽度调制信号，就能向寄存器写入模式控制码，简化了从引脚输入的编码和送码过程，提高芯片测试效率。
G11C29/38  ,用于测试芯片内嵌存储器的方法及装置、电子设备 [发明],本申请涉及芯片技术领域，公开了一种用于测试芯片内嵌存储器的方法及装置、电子设备。用于测试芯片内嵌存储器的方法包括：获得测试数据集，并根据测试数据集确定期望校验值；将测试数据集写入至内嵌存储器；在内嵌存储器写入测试数据集后，获得内嵌存储器的读取数据集，并根据读取数据集确定实际校验值；比对期望校验值和实际校验值，确定对内嵌存储器的测试结果。本申请无需在芯片上设置自检测电路即可实现对内嵌存储器的测试。减小了芯片的面积，有利于芯片的小型化。
G06F12/06  ,一种FPGA内存储融合方法、装置及FPGA内存系统 [发明],本发明涉及芯片内存融合技术领域，公开了一种FPGA内存储融合方法、装置及FPGA内存系统，在FPGA内包含CRAM存储和BRAM存储，CRAM存储在FPGA初始化阶段通过位流进行编程，位流编程完成后，在CRAM存储的出口使用锁存信号锁存住位流值，然后将CRAM存储释放作为通用内存读写操作，从而实现CRAM存储代替BRAM存储作为通用存储。本发明能节约FPGA存储资源，同时减小信号的线负载。
A61L9/14  ,音乐茶香器 [实用新型],本实用新型公开了音乐茶香器，包括外观实木器型，外观实木器型上端面设有注水口和造型，注水口旋接有注水口铜件，所述外观实木器型内套设有工作部件，在外观实木器型底部加装底部实木器型，并通过底部铜件与外观实木器型底部旋紧形成封闭圆柱客体结构，所述工作部件包括储水部件、音乐部件和雾化部件。本实用新型以人文结合科技，以茶文化为底蕴展开设计，把文化融入日常生活使用的场景，将茶水通过雾化使得入茶汤、闻茶香，搭配音乐及造型实现听音乐、观景的乐趣。
H03K19/17764  ,基于忆阻器的同或逻辑计算单元电路及阵列电路 [发明],本发明公开了一种基于忆阻器的同或逻辑计算单元电路及阵列电路，其中基于忆阻器的同或逻辑计算单元电路包括第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第七NMOS管、第八NMOS管、第九NMOS管、第一忆阻器和第二忆阻器，基于忆阻器的同或逻辑计算阵列电路采用基于忆阻器的同或逻辑计算单元电路搭建，基于忆阻器的同或逻辑计算单元电路在计算过程中，不需要对电路进行预充电，同时整个计算电路连接架构将高阻态忆阻器支路所产生的高电压作用于忆阻器的底电极，不仅不会使忆阻器产生阻态漂移，反而可以使原本处于高阻态的忆阻器持续位置在高阻状态；优点是运行过程简单，运行速度快，且鲁棒性高。
G11C13/00  ,基于RRAM的信息检验电路 [发明],本发明公开了一种基于RRAM的信息检验电路，包括搜索线SL、反相搜索线SLB、匹配线ML、字线WL、设置线SET、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第一阻变存储器和第二阻变存储器；搜索线SL和反相搜索线SLB相位相反；第一NMOS管的源极和搜索线SL连接，第一NMOS管的栅极、第二NMOS管的栅极和字线WL连接，第一NMOS管的漏极和第一阻变存储器的顶电极连接，第一阻变存储器的底电极、第二阻变存储器的底电极、第三NMOS管的栅极、第四NMOS管的栅极和设置线SET连接，第二阻变存储器的顶电极和第二NMOS管的漏极连接，第二NMOS管的源极和反相搜索线SLB连接，第三NMOS管的漏极、第四NMOS管的漏极和匹配线ML连接，第三NMOS管的源极和第四NMOS管的源极均接地；优点是静态功耗较小，面积较小。
G06F11/22  ,一种服务器RV测试装置及测试方法、系统 [发明],本申请公开了一种服务器RV测试装置及测试方法、系统，涉及服务器的技术领域，应用于无主板待测服务器的测试，待测服务器至少包括风扇模组和硬盘模组，测试装置包括可滑动连接在待测服务器中的风扇控制箱、硬盘控制箱以及安装在待测服务器内的模拟振动组件；模拟振动组件包括安装于待测服务器壳体底面的第一振动器和设置于待测服务器壳体侧壁的第二振动器，通过第一振动器和第二振动器模拟外部振动状态；硬盘控制箱与硬盘模组连接并且用于在风扇模组以及模拟振动组件运行时对硬盘进行读写测试。本申请能够对不存在主板的机箱进行独立测试，大大提高测试效率，并且在测试完成后对硬盘结构进行优化，进而改善硬盘的减振能力。
G11C29/08  ,一种大容量叠层DDR3芯片的筛选控制方法 [发明],本发明提出一种大容量叠层DDR3芯片的筛选控制方法，根据环境条件如温度、气压、振动，对叠层组装后的产品进行测试验证，提前筛选出存在缺陷的产品；同时在多种翻转码型下进行芯片的开关同步噪声特性进行评估，并根据出错的采样位置设定新的采样位置。
G11C29/42  ,ECC功能测试方法、装置、电子设备及存储介质 [发明],本申请实施例提供了一种ECC功能测试方法、装置、电子设备及存储介质，涉及芯片验证技术领域，该方法包括：在监测到场景类序列组件对待测SRAM的写操作时，判断是否需要对写操作对应的写数据进行注错，场景类序列组件为用于对待测SRAM进行业务功能仿真测试的测试序列组件；若需要对写操作对应的写数据进行注错，则记录写操作的写地址以及正确的写数据；在监测到场景类序列组件对写地址的读操作时，记录ECC纠错结果；基于记录的各写地址对应的ECC纠错结果和正确的写数据验证ECC功能是否正常。如此可以提高对ECC功能的验证效率。
G11C29/04  ,基于深度学习的TF卡运行智能检测系统 [发明],本发明涉及数据存储技术领域，尤其涉及一种基于深度学习的TF卡运行智能检测系统，该系统包括：温度检测模块用以在TF卡运行时进行温度实时检测，以获取在第一时间段内的若干温度值并绘制第一温度图；分析模块对第一温度图与第一目标趋势图比较，获取第二温度图，并确定第二温度图的走向趋势；频率检测模块在判断走向趋势呈现第二目标趋势图时，当第二温度图中的拐点处对应的转折温度值大于目标温度值时，检测TF卡的在第二时段内的数据吞吐频率，构建数据吞吐频率集；故障检测模块根据数据吞吐频率集中目标数据交换占比与基准交换占比的关系确定对TF卡的检测对象并进行修复以使TF卡恢复正常。本发明提高了TF卡运行安全性。
G11C7/10  ,数据接收电路及存储器 [发明],本公开实施例涉及半导体电路设计领域，提供一种数据接收电路及存储器，数据接收电路包括：比较电路被配置为，放大输入数据以及初始参考电压之间的压差，并输出双端信号作为放大的结果；多条数据路径，每条数据路径均接收双端信号，其中，第i数据路径被配置为，基于第i时钟采样，以获取第i比特数据，第i数据路径包括：调整电路被配置为，基于前第2比特数据至前第N比特数据调节双端信号之间的压差，以生成双端调节信号；采样电路被配置为，在第i时钟的有效期间，基于前第1比特数据，比较放大双端调节信号之间的电压差，并输出第i比特数据。
G06F11/22  ,一种具有自动化循环控温功能的SSD测试方法及装置 [发明],本申请涉及一种具有自动化循环控温功能的SSD测试方法及装置，涉及SSD测试技术领域，该方法包括以下步骤：设定温度调控范围，并设定对应的温度调控方向以及温度调控幅度；基于温度调控方向以及温度调控幅度，逐步对SSD测试环境温度进行调控，并在每次完成温度调控后按照预设测试时间进行SSD测试。本申请通过预设温度调控方向以及温度调控幅度，在SSD测试中实现自动化循环温度调控，以满足当前SSD测试需求，提高量产效率。
G11C11/409  ,存储单元、电子装置及存储单元的操作方法 [发明],本公开的至少一实施例提供一种存储单元、电子装置及存储单元的操作方法。该存储单元包括电源开关子单元、易失性存储子单元以及非易失性存储子单元；易失性存储子单元被配置为使用从第一电源电压端接收的第一电源电压和从第二电源电压端接收的第二电源电压进行操作，且易失性存储子单元包括存储节点；电源开关子单元被配置为接收电源控制信号且根据电源控制信号控制是否允许易失性存储子单元使用第一电源电压进行操作。该存储单元、电子装置及存储单元的操作方法能够在数据恢复时通过电源控制信号关闭电源开关子单元以使易失性存储子单元不能使用第一电源电压进行操作，破坏易失性存储子单元的稳态结构，可以提高数据恢复成功率。
G06F15/78  ,基于稀疏跟踪ADC的电荷域存内计算电路及其计算方法 [发明],本发明公开了一种基于稀疏跟踪ADC的电荷域存内计算电路及其计算方法，属于集成电路技术领域，包括多列存算单元阵列，每列上由多个存算子单元重复排列构成，在列上重复排列的存算单元共用一个稀疏跟踪ADC。外部输入的特征数据经稀疏配置的局部字线驱动单元处理后，输入到局部跳选计算单元中进行乘操作并将电压积累到电容中，多个列向的局部跳选计算单元中的电容并联通过电荷分享实现累加，再通过稀疏跟踪ADC量化获得输出结果，外部移位加法单元对于4个ADC的输出进行移位相加，组合输出多位计算结果。本发明受工艺、电压、温度影响小，计算速度快，准确度高，突破了存内计算处理稀疏性网络数据运算的瓶颈，提升了能效。
G11C7/16  ,一种听障人士音乐感受辅助器 [发明],本发明提供了一种听障人士音乐感受辅助器，涉及音乐播放无障碍辅助装置技术领域，包括辅助器主体；所述辅助器主体的顶面密封连接有顶盖；所述顶盖的顶面热熔连接有固定环；所述固定环的内部活动卡接铁氧体棒上的固定卡环板；所述铁氧体棒的底部固定插接在线圈的内部，铁氧体棒的中部贯穿于顶盖的内部；所述固定座的内部安置有信号发生器，通过设置信号发生器和铁氧体棒，信号发生器接收到音乐的数字信号后，产生高频交流电并输入到线圈，线圈产生高频振荡的磁场，从而使得铁氧体棒在高频震荡的磁场中发生磁致伸缩，辅助听障人士通过手指等部位的触摸方式感受到音乐的振动，解决音乐播放器难以满足听力障碍人士感受音乐的需求的问题。
G06F11/34  ,寿命预警方法，存储器存储装置及存储器控制电路单元 [发明],本发明提供一种寿命预警方法、存储器存存储装置及存储器控制电路单元。所述方法包括：从可复写式非易失性存储器模块读取履历信息；根据所述履历信息与用户使用习惯计算剩余寿命；以及响应于所述剩余寿命低于预设寿命，产生预警信号并且输出所述剩余寿命以及所述预警信号。
G11C29/06  ,变更可靠性应急测试时长的方法及其系统 [发明],本发明提供一种变更可靠性应急测试时长的方法及其系统、非瞬时计算机可读取记录媒体，该方法包括判定是否对测试样品进行可靠性应急测试；倘若判定对测试样品进行可靠性应急测试，则通过上位机发出指令以对测试样品进行可靠性应急测试；响应于指令，将标准可靠性测试中的使用条件进行变更，以获取测试条件，依据测试条件及加速老化测试模型获取加速因子，依据加速因子以及产品需达到的使用寿命获取测试时长，在测试条件下依据测试时长对测试样品进行可靠性应急测试；以及对经可靠性应急测试后的测试样品进行下机电测测试测试样品。
G11C7/06  ,基于SRAM存算一体电路的混合信号读取电路 [发明],本申请涉及集成电路技术领域，具体涉及一种基于SRAM存算一体电路的数模混合读取电路，包括：存内计算电路，存内计算电路对输入的多比特数字信号进行不同权重的乘加运算；可变增益跨导放大器，可变增益跨导放大器通过多比特数字信号控制，实现增益的可变，将电流信号转化为电压信号，将输入级信号进行不同范围的放大；模拟数字转换器，模拟数字转换器将可变增益跨导放大器处理后的电压信号转换为数字信号输出。本申请基于SRAM存算一体电路的输出值作为输入量，通过放大器的设置，改变可变增益跨导放大器的增益值，增益后求和信号进一步输入模数转换器，从而改变求和信号的量化范围，从而可以满足不同场景的数模混合读取的同时，保持较低的能耗效率。
G11C29/50  ,变温测试系统及其操作方法 [发明],本发明提供一种变温测试系统及其操作方法。所述变温测试系统包括：主控装置、多个测试装置以及变温测试平台。所述变温测试平台耦接所述主控装置以及所述多个测试装置。所述主控装置根据至少一待验测试提供调整参数。所述变温测试平台包括：多个测试区、多个温度传感器以及温度控制模块。所述多个测试区分别耦接所述多个测试装置。所述多个温度传感器分别设置于所述多个测试区。所述温度控制模块耦接所述多个测试区。所述温度控制模块根据所述调整参数调整至少一测试区的温度。
G11C29/56  ,一种存储器缺陷的定位方法、装置、计算设备及存储介质 [发明],本说明书实施例提供了一种存储器缺陷的定位方法、装置、计算设备及存储介质，其中，所述存储器缺陷的定位方法通过外部控制器向被测系统的微控制器发送配置指令，指示微控制器将测试数据写入存储器，并读取所述存储器中接入的所述测试数据作为读取数据，最后根据读取数据和测试数据获取存储器的测试结果的方式，实现了对存储器的测试。通过这种方式获取的测试结果可以包括存储器的缺陷所在位置，实现缺陷的精准定位。
G11C29/56  ,一种存储阵列选通测试系统 [发明],本发明公开了一种存储阵列选通测试系统，用于对还未封装且未添加外围电路的存储器进行测试，包括：阵列控制模块，用于根据设定的参数输出相应的控制信号；阵列选通模块，包括行选通电路和列选通电路，两选通电路均包括多路复用选择器和模拟开关，两选通电路中的多路复用选择器的通道数量对应与阵列中的字线和位线数量相匹配，两选通电路中的模拟开关的接口数量对应与阵列中的字线和位线数量相匹配；其中，多路复用选择器用于根据所述控制信号，将读写擦操作电压分配到所选择的字线中，并将所选择的位线接地；模拟开关用于根据所述控制信号，将偏置电压分配到所有未选择的字线与位线中。本发明能有效降低测试时间，提高测试效率。
G11C29/56  ,一种基于FPGA的存储器阵列测试系统 [发明],本发明公开了一种基于FPGA的存储器阵列测试系统，用于对还未封装且未添加外围电路的存储器进行测试，包括：FPGA，作为整个测试系统的控制模块；激励源，用于输出对存储器单元的操作电压；读电路，用于读取选中存储单元的电阻值；阵列选通模块，包括行选通电路和列选通电路，用于选择阵列中的单个存储单元；上位机，用于根据用户操作输出对脉冲电压的脉宽与幅值，扫描电压的步进时间、步进电压与扫描点数，所选中存储单元的字线与位线的控制信号，并将接收来自FPGA的电阻数据以图表形式呈现。本发明在PCB上搭建测试电路，相较于传统的探针测试，有效降低测试时间，提高测试效率，为存储器阵列搭建外围集成电路前进行原型验证。
G06F13/16  ,基于ONFI PHY接口规范的内存访问方法和装置 [发明],本申请提供一种基于ONFI PHY接口规范的内存访问方法和装置，属于存储器技术领域，所述ONFI PHY接口规范定义了内存控制器与物理层之间的通用接口及对应的交互信号集合，所述方法包括：响应于用户的内存访问触发操作确定待访问的目标NAND颗粒及对应的访问类型；基于目标NAND颗粒及对应的访问类型，确定交互信号集合中的目标交互信号及对应的控制时序；基于控制时序对所述目标交互信号的状态进行控制以实现对目标NAND颗粒的访问，能基于ONFI PHY接口规范实现内存的高效访问，同时提高芯片的研发效率，降低设计成本。
G06F9/50  ,云数据中心混合内存优化方法、计算机装置及存储介质 [发明],本发明公开了云数据中心混合内存优化方法、计算机装置及存储介质，包括：通过实时监测内存访问区域获取内存访问请求，将所有的所述内存访问请求通过访问模式识别器CAM监测访问请求类型；将不同的所述内存访问模式在多线程模式下建立地址映射表；通过所述内存访问请求中高频访问的页面迁移获取对应物理页面的访问键值表；采用混合粒度数据管理策略获取所述热数据在访问页面中的访问特征；通过所述访问特征建立基于高频访问页面迁移的迁移映射表，通过迁移阈值动态调整机制实时迁移数据，降低了末级缓存线程间的干扰问题，实现了精确的热数据识别，减少了地址转换开销，在保持超级页连续性的同时加快了地址转换的速度，提升了系统性能。
G11C16/26  ,读数据采样电路、方法及装置 [发明],本发明提供了一种读数据采样电路、方法及装置，涉及数据传输技术领域，该电路包括：采样信号产生电路和环回采样电路，采样信号产生电路与环回采样电路相连；采样信号产生电路用于基于读数据采样信号和时钟信号确定采样信号，将采样信号输入至环回采样电路；环回采样电路用于接收采样信号和外部输入的数据信号，将采样信号和数据信号分别进行延迟处理；通过延迟处理后的采样信号对延迟处理后的数据信号进行采样。该方式中，通过对采样信号和数据信号分别进行延迟处理，提高了延迟处理的灵活性，避免了因延迟而导致的数据被丢失、读数据时发生错位以及出现数据解码恢复失败的问题。
G11C29/12  ,一种测试设备及计算设备 [发明],本说明书实施例提供了一种测试设备及计算设备，通过将比较器和存储器彼此独立封装的方式，使得存储器在制备时无需考虑兼容比较器的器件制程与工艺等因素，有利于缩小存储器所需的晶圆尺寸，从而降低存储器成本。相应的，比较器制备时也无需考虑兼容存储器的器件制程与工艺等因素，有利于缩小比较器的整体尺寸，使得所述测试设备在能够实现测试功能的基础上，缩小设备整体尺寸，降低设备成本。
G06F13/42  ,用于并行接口连接的数据对齐方法、计算机设备及介质 [发明],本申请涉及计算机技术领域且提供一种用于并行接口连接的数据对齐方法、计算机设备及介质。方法包括：接收多拍并口数据信号和数据选取信号，每一拍并口数据信号包括多个第一信号与多个第一线路对应；基于数据选取信号，生成对应的多个第二差分信号对；针对每一个第一信号，按照与其对应的第一线路所对应的第二差分信号对中的首三个采样时钟沿采样该第一信号分别得到首三个采样结果，然后，基于采样结果选择首拍采样时钟沿，以及，基于首拍采样时钟沿调整该第二差分信号对得到调整后差分信号对，使用首拍采样时钟沿和调整后第二差分信号对来采样该第一信号从而实现数据对齐。如此，实现了高传输性能、高信道速率和高资源利用率。
G11C29/08  ,一种用于存储器的测试方法、装置、计算设备及存储介质 [发明],本说明书实施例提供了一种用于存储器的测试方法、装置、计算设备及存储介质，其中，所述用于存储器的测试方法通过内存控制器控制多个测试单元对各自包括的存储器进行内存自测试，如此有利于释放系统的处理器资源，无需处理器频繁针对各存储器生成测试指令，使得内存控制器可以针对多个测试单元进行内存自测试，有利于提升测试效率。
G11C29/08  ,一种寄存器的测试方法、装置、计算设备及存储介质 [发明],本说明书实施例提供了一种寄存器的测试方法、装置、计算设备及存储介质，该寄存器的测试方法通过外部控制器向所述微控制器发送携带有测试信号的配置指令，指示微控制器向所述DFT扫描链发送所述测试信号，读取各所述寄存器的测试值并返回，并根据接收到的所述测试值，确定异常的寄存器，实现了在对DFT扫描链进行测试的过程中，确定异常寄存器的目的，有利于异常寄存器的定位与修复。
G11C17/16  ,用在存储阵列中的熔断器单元及其处理方法、存储阵列 [发明],本公开的实施例提供一种用在存储阵列中的熔断器单元及其处理方法、存储阵列。熔断器单元包括多个第一熔断器组和至少一个第二熔断器组。每个第一熔断器组包括N个熔断器。每个第一熔断器组能够存储一个缺陷存储地址并且与一个冗余存储地址相关联。第一熔断器组被设置成不存储第一缺陷存储地址。第一缺陷存储地址的值等于第一熔断器组的默认值。在第一熔断器组的值不等于默认值时与第一熔断器组相关联的冗余存储地址用于替换第一熔断器组所存储的缺陷存储地址。每个第二熔断器组包括至少2个熔断器。每个第二熔断器组与一个冗余存储地址相关联。在第二熔断器组的值等于第一指示值时，与第二熔断器组相关联的冗余存储地址用于替换第一缺陷存储地址。
G11C13/02  ,一种DNA信息写入装置 [发明],本发明涉及DNA信息储存技术领域，公开了一种DNA信息写入装置，包括DNA短链溶液储存装置、加样控制装置、加样执行装置和加样检测装置，所述DNA短链溶液储存装置、加样控制装置、加样执行装置和加样检测装置均安装在基台上，所述恒温控制装置的内部阵列排布有多个DNA短链储存罐，所述加样执行装置包括与DNA短链储存罐相连接的微量加样蠕动阀，所述微量加样蠕动阀的一侧连接有定量加样装置，所述定量加样装置上安装有驱动定位装置，所述驱动定位装置包括两个高精度丝杆、与两个高精度丝杆一端相连接的伺服马达、位置传感器和传动平台。本发明有效规避了合成与测序环节，且具有存取速度快，成本低等特点，具有更好的应用前景。
G09G3/20  ,移位寄存器、栅极驱动电路、显示面板及驱动方法 [发明],本发明公开移位寄存器、栅极驱动电路、显示面板及驱动方法，涉及显示技术领域，移位寄存器包括：锁存模块的一个输入端与移位寄存器的输入端连接，其另一输入端与移位寄存器的第一时钟信号输入端连接，其输出端与移位寄存器的触发信号端连接；逻辑模块的一个输入端与移位寄存器的触发信号端连接，其另一个输入端与移位寄存器的第一时钟信号输入端连接；选择模块的一个输入端与逻辑模块的输出端连接，其另一个输入端与移位寄存器的复位端连接；输出模块的输入端与选择模块的输出端连接，其输出端与移位寄存器的输出端连接。本发明提供的移位寄存器实现在显示面板的同一帧画面中对静态画面降低刷新频率，有利于降低显示产品的整体功耗。
G11C29/12  ,一种分布式ZNS SSD异常断电校验数据一致性的快速测试方法 [发明],本发明提供一种分布式ZNS SSD异常断电校验数据一致性的快速测试方法，对测试环境要求简单，配置方便，可以适配多种环境，同时支持一对多批量测试。利用FIO和Socket工具搭建了一种分布式检测ZNS SSD异常断电的测试环境，通过启用FIO Server/Client Debug模式，Socket交互通信，实现了ZNS SSD异常断电数据校验的低成本、快速测试。本发明根据不同的ZNS SSD的差异，实现定制化测试方案，充分将测试端的处理器计算资源和ZNS SSD性能相互匹配，并在测试端分布式重新生成待校验数据，避免了大量数据的传输，利用测试端处理器核心数量实现多线程并行数据一致性校验，减少了控制端与测试端之间的数据传输量和计算压力，并提高了系统执行效率，提高了数据校验的速度。
H03K17/16  ,一种减小MOS晶体管寄生体二极管漏电流的开关结构 [发明],"本公开提供了一种减小MOS晶体管寄生体二极管漏电流的开关结构以及数字电路。包括：串联的N个第一类晶体管，N为大于或等于2的正整数；其中，第1个第一类晶体管的衬底连接第一衬底电压，第i个第一类晶体管的第二极与第i+1个第一类晶体管的衬底和第一极分别连接，i∈1,2,…,N，所有所述第一类晶体管的栅极均连接在一起。本公开的开关结构通过使寄生体二极管串联的方式降低MOS晶体管的体二极管漏电流的大小，使电路的静态功耗得到降低。此外，当此开关结构被应用于数字逻辑电路时，可以使得输出端输出的电压更趋近于参考电压，实现逻辑电平完整性的提升。"
G11C29/56  ,NAND闪存SPI控制器的测试方法及系统 [发明],本发明公开一种NAND闪存SPI控制器的测试方法及系统，该测试方法包括：在NAND闪存的块‑页地址的页中写入数据；根据预置的断电时刻，断开NAND闪存的电源并重新连接NAND闪存的电源；校验已写页的数据是否被损坏。该测试系统包括：多个测试位，用于连接NAND闪存；单片机，通过SPI通道分别与多个测试位连接；上位机，与单片机连接，用于提供单片机的运行环境；开关，用于开闭多个测试位的电源；单片机用于执行如上述的测试方法。本发明的测试因素涉及了在NAND闪存中写入数据的过程中掉电的情况，从而能够检验SPI控制器是否能在极端情况下保护已写入的数据，以此有利于筛选出较高稳定性和可靠性的SPI控制器，改善SPI‑NAND闪存的品质。
G11C29/08  ,固态硬盘寿命预测方法及装置 [发明],本发明涉及计算机技术领域，尤其涉及一种固态硬盘寿命预测方法及装置，方法包括：获取目标固态硬盘的剩余寿命百分比采样数据集，剩余寿命百分比采样数据集包括：至少一个剩余寿命百分比数值、以及与剩余寿命百分比数值一一对应的采样时间点；在剩余寿命百分比数值的数量小于或等于第一预设数量的情况下，获取当前时间与全部采样时间点中的截止采样时间点之间的第一时间间隔、以及相邻的采样时间点之间的第二时间间隔；将第一时间间隔和第二时间间隔中的较小值确定为目标时间间隔；基于目标时间间隔和全部剩余寿命百分比数值中的截止采样数值，得到目标固态硬盘的剩余寿命预测结果。能够在数据量较少的情况下，实现对目标固态硬盘的寿命预测。
G11C17/16  ,在存储阵列中使用的熔断器单元及其处理方法、存储阵列 [发明],本公开的实施例提供一种在存储阵列中使用的熔断器单元及其处理方法、存储阵列。熔断器单元包括：K个熔断器子单元。每个熔断器子单元包括多个熔断器组。K等于2＆lt;supgt;M＆lt;/supgt;。每个熔断器组的默认值的每一位都为0。在熔断器组的值不等于默认值时，与熔断器组相关联的冗余存储地址用于替换熔断器组所存储的缺陷存储地址。第i熔断器子单元不存储指定M位的值等于i且其余位都为0的缺陷存储地址。在缺陷存储地址被存入第j熔断器子单元之前，缺陷存储地址的目标位被反相。在第j熔断器子单元中的任一熔断器组的值不等于默认值时，该熔断器组的值的目标位被反相以获得该熔断器组的输出值。j大于0且小于K。目标位是指定M位中与j的等于1的位相对应的位。
G06F11/00  ,一种快速获取SSD内部工作电压的方法 [发明],本发明提供一种快速获取SSD内部工作电压的方法，通过将获取SSD内部工作电压的信息以VU命令的方式发送给主机内部的SSD，由MCU对SSD进行基准电压的标定，并通过MCU中的ADC模块对SSD内部多路工作电压进行信息采集，并依据标定得到的基准电压将采集得到的信息处理后传送给SSD的控制器，最后反馈给主机并解析，保存为日志进行统计和分析。为SSD产品内部工作电压稳定性的可靠性测试提供了一种更加高效、方便、准确的方式。
G11C11/22  ,存内计算结果的读出电路、读出方法及存储器 [发明],本申请涉及一种存内计算结果的读出电路、读出方法及存储器，该电路包括依次连接的钳位电路、电流镜电路、放大电路以及模数转换电路，钳位电路、电流镜电路与铁电存储阵列的位线连接，模数转换电路与控制器连接；钳位电路用于将位线的电压锁定为预设电压；电流镜电路用于基于预设电压对位线的电流进行采样，并转换为对应的采样电压；放大电路用于放大采样电压；模数转换电路用于将放大处理后的采样电压进行模数转换，得到转换电压并发送至控制器，控制器基于转换电压得到对应的存内计算结果，解决了相关技术中存在的通过读取铁电存储阵列的源线电流得到存内计算结果准确度较低的问题。
G06N3/063  ,一种存内计算的带符号计算单元 [发明],本发明公开了一种存内计算的带符号计算单元，包括SRAM电路、输入电路以及传输电路，SRAM电路包括反相器INV1、反相器INV2、晶体管MN1以及晶体管MN2；输入电路包括电源电压VDD、接地电压GND、晶体管MP1、晶体管MP2、晶体管MP3以及晶体管MP4；传输电路，传输电路包括传输线GBL_N、传输线GBL_P、电容C1以及电容C2；该设计通过输入电路实现了在SRAM中进行双路并行的带符号数运算，大幅度减小了带符号数运算带来的额外功耗和面积；使得SRAM存储器能够实现同时的带符号乘加运算，相比无符号运算与串行输入的带符号存内计算单元，结构较简单，增加了并行度，将运算速度提升了一倍，同时方便正负求和，减少了正负ADC带来的功耗和延时。
G11C29/56  ,一种用于存储芯片测试机向量产生器的微处理器系统 [发明],本发明涉及存储器测试仪技术领域，公开了一种用于存储芯片测试机向量产生器的微处理器系统，包括：指令域：用于处理向量产生时各种指令的解析和执行；地址域：用于生成被测存储器件的地址；数据域：用于产生被测存储器件的数据；控制域：用于控制外部DUT的管脚资源和测试机内部通道的映射关系；向量缓存器：用于接收产生的向量并输出至外部的时序模块和比较模块；微处理器：上位机将指令发送给微处理器的解析模块；解析模块解析指令得到操作码和操作数，并发送给执行模块；所述的执行模块根据操作码的分类执行不同的操作，执行后的指令和标志通过输出模块输出到外部的地址域和数据域。相比于现有技术，本发明提高了工作效率。
G11C29/42  ,一种Flash芯片的不稳定页块剔除方法、系统、设备及介质 [发明],本发明公开了一种Flash芯片的不稳定页块剔除方法、系统、设备及其存储介质，所述方法包括：获取当前Plane中每个块的Page ecc数据，根据所述Page ecc数据统计每个块的ecc分布数据，根据所述ecc分布数据，计算所述Page ecc数据对应的偏移页的ECC众数值，根据所述ECC众数值分析所述当前Plane中的不稳定块，并计算对应的不稳定块数量，当所述不稳定块数量超过预设坏块阈值，将所述当前Plane的所有块对应偏移页标记为不稳定页，分别对所述不稳定块和所述不稳定页对应的逻辑地址进行剔除，得到所述当前Plane剔除不稳定页块后的好块表和好页表。本申请具有将Flash芯片中的不稳定页块进行提前剔除以提升产品稳定性和生产良率的效果。
G06F21/73  ,自动读和清零的SRAM物理不可克隆函数电路及设备 [发明],本发明涉及一种自动读和清零的SRAM物理不可克隆函数电路及设备。包括逻辑门模块、计数模块、数据选择模块和SRAM存储器。通过设定计数模块的初始值，随着每个时钟上升沿计数模块不断累计，计数模块的输出数据发生改变，从而改变地址端口的值，进而实现SRAM存储器对不同地址的自动化读操作。当经过特定个时钟周期后，SRAM存储器接收到的读写使能信号变为写操作，随着每个时钟上升沿计数模块继续不断累计，同理，实现SRAM存储器对不同地址的自动化清零操作。提高了集成电路整体的安全性。
G11C29/56  ,一种存储板测试装置 [发明],本发明提供了一种存储板测试装置，用于闪存芯片以及与所述闪存芯片连接的存储板的数据测试，包括基座和转接内芯，所述基座顶部具有一放置所述存储板的放置槽，所述放置槽底部部分凹陷形成一容纳槽，所述转接内芯放置在所述容纳槽内，且顶部与所述放置槽槽底平齐，所述转接内芯具有容置槽，所述闪存芯片置于所述容置槽内，所述转接内芯上设置有若干与所述容置槽内的所述闪存芯片脚位抵接的测试针，所述测试针的另一端均凸出于所述转接内芯顶部与所述放置槽内待测试的所述存储板抵接配合。本发明能够达到无需将闪存芯片与存储板焊接安装，也可对存储板进行测试，避免多次对存储板和闪存芯片之间焊接拆卸，节约时间，提高生产效率。
G11C16/34  ,一种闪存阈值电压分布的确定方法、装置、设备及介质 [发明],本申请公开了一种闪存阈值电压分布的确定方法、装置、设备及介质，涉及存储技术领域，包括：针对闪存中电压轴的每一参考电压，在参考电压的左右两侧逐步执行区间偏移操作，并计算相应偏移区间对应的曲线斜率；在曲线斜率满足预设斜率阈值时停止执行对应侧的区间偏移操作，在左右两侧均停止执行区间偏移操作后确定出左侧截断点和右侧截断点；计算左右侧截断点之间各偏移区间的数据写入概率，并基于预设拟合分布函数获取各偏移区间的数据分布概率；在基于左右侧截断点确定的拟合范围内利用预设距离函数、数据写入概率和数据分布概率计算目标距离，并在目标距离取得最小值时输出闪存阈值电压分布的拟合模型。能够有效拟合闪存实际中的阈值电压分布。
G11C29/56  ,一种半导体老化测试方法及其系统 [发明],本发明公开了一种半导体老化测试方法，包括采集半导体器件不同时间点的电性能参数；获取测试期间的环境参数；将电性能参数及环境参数储存至数据库并制定筛选指标；根据筛选指标遍历半导体器件的信息数据库进行特征提取，获取半导体器件的筛选信息数据库，获得半导体器件的老化性能测试参数集合；预先获取半导体老化度综合评估模型；利用已知的历史数据对半导体老化度综合评估模型进行训练与验证；将验证好的模型应用于真实的测试数据中，预测半导体器件当前的老化程度；根据预测结果评估半导体器件老化程度，并提出保养和维护的建议。本发明通过以上设计，可解决老化测试效率低，测试效果不佳，测试数据准确性和可塑性低的问题。
G11C29/56  ,闪存的可靠性测试方法 [发明],本发明公开了一种闪存的可靠性测试方法包括：步骤一、提供参考电压修调目标值，将参考电压修调目标值下调，之后在常温下进行参考电压修调。步骤二、配置参考电压温度系数。步骤三、提供电荷泵电压目标值，将电荷泵电压目标值下调，之后在常温下进行电荷泵修调。步骤四、进行可靠性三温干扰验证测试；在低温干扰验证测试时，根据参考电压温度系数的配置信息对参考电压进行动态调整，以减少低温下参考电压的值并从而减少参考电压在高温和低温下的差异。本发明能有效的对产品进行可靠性能力的改善，将有效改善产品参考电压波动的影响，保证产品应有的可靠性能力。
G06F30/33  ,纳米CMOS工艺下抗辐照SRAM中一种ATD电路的设计实现方法 [发明],"本发明公开了纳米CMOS工艺下抗辐照SRAM中一种ATD电路的设计实现方法，ATD电路由地址转换监测电路和延迟可调反馈电路两级组成。第一级地址转换监测电路包含19个输入端和1个输出端，输入端为19个地址信号A[18‑0],输出端为Y。19位地址信号A[18‑0]分别输入19个ATD＆lt;subgt;a＆lt;/subgt;电路，19个ATD＆lt;subgt;a＆lt;/subgt;的输出信号经过或门之后输出信号D。第二级延迟可调反馈电路包含一个采用特殊结构定制的D触发器以及延时链，有1个输入端和1个输出端，输入信号为D，输出信号为Y。输出信号Y通过D触发器再经过延时单元Delay2，最终输出脉冲信号。本发明在异步SRAM中，ATD作为重要的触发信号加快了数据读出速度。对于应用于辐照环境下的SRAM来说，该ATD电路具有极高的抗噪声干扰能力，适用于抗辐照异步SRAM的设计。"
G06F9/445  ,内存刷新方法、装置、设备、介质和程序产品 [发明],本公开提供了一种内存初始化方法，可以应用于信息安全技术领域。该内存初始化方法包括：内存刷新方法，包括：在应用启动的初始化阶段，采集应用初始化代码中支持预设注解的文件，所述预设注解表明所述文件是可支持内存刷新的；将支持预设注解的文件按照预设结构存入集合文件中；监听所述应用是否发生变更事件；在所述应用发生变更事件的情况下，接收刷新参数，所述刷新参数是响应于变更事件生成的；以及基于所述刷新参数，通过所述集合文件，执行内存刷新。本公开还提供了一种内存初始化装置、设备、存储介质和程序产品。
G11C11/16  ,一种用于非易失性随机存储器的存算一体电路 [发明],本申请提供了一种用于非易失性随机存储器的存算一体电路，属于集成电路技术领域，所述非易失性随机存储器包括N列存储单元阵列，所述存储单元阵列包括十六个存储单元组，所述存算一体电路包括：第一时间累积模块、第一乘积信号模块和全加器模块，其中：所述第一时间累积模块用于控制所述十六个存储单元组依次放电；所述第一乘积信号模块用于记录每列存储单元阵列的从第一个存储单元组放电开始到最后一个存储单元组放电结束的累积时间，并将所述累积时间转换为二进制形式；所述全加器模块用于将每一列的二进制形式的累积时间相加，得到所述非易失性随机存储器的一次操作时间，本申请能够有效降低在内存中实现逻辑运算的功耗、延迟和错误率。
G11C29/56  ,一种存储设备自动测试方法、装置、设备及介质 [发明],本申请公开了一种存储设备自动测试方法、装置、设备及介质，涉及存储技术领域，包括判断虚拟产品开发信息是否符合预设测试条件；若符合，确定与测试字段对应的场景注入数据，确定场景注入数据文件和注入查询指令文件，判断测试期望查询结果与场景注入数据文件是否一致；若一致，执行场景注入检测指令，得到执行结果，确定目标执行结果，判断目标执行结果与测试期望值是否一致；若一致，进行设备状态复原操作，得到当前目标执行结果，判断当前目标执行结果与测试期望值是否一致，若不一致，则结束存储设备自动测试。本申请能实现对多种场景下的功能进行全面高效测试，降低存储设备自动测试复杂性，提高储设备自动测试工作效率，节约人力资源。
G11C11/406  ,一种多路访存共享方法、系统、电子设备及可读存储介质 [发明],本发明提出了一种多路访存共享方法、系统、电子设备及可读存储介质，属于集成电路技术领域，其方法包括设定控制主机端；控制主机端对DRAM bank进行刷新操作；控制主机端接收n个主机端中除控制主机端外的其余主机端的读写操作请求，基于读写操作请求判断DRAM bank是否处于刷新状态；如果DRAM bank处于非刷新状态，控制主机端向发送读写操作请求的主机端发送允许访问指令，以使得对应的主机端对DRAM bank进行访问，解决了在存内运算系统中多个主机端同时对一个存储阵列的bank做访存时，刷新时间冲突和刷新地址丢失的问题。
G11C19/28  ,一种移位寄存器、硅基显示面板和显示装置 [发明],本发明公开了一种移位寄存器、硅基显示面板和显示装置，该移位寄存器包括：级联的多个移位寄存单元；移位寄存单元中，锁存模块响应时钟信号输入端输入的时钟信号，锁存上级移位信号输入端的上级移位信号，并通过下级移位信号输出端输出下级移位信号；电平转换模块响应下级移位信号输出端输出的下级移位信号，控制向输出模块提供的栅极驱动信号的有效脉冲的电压；输出模块控制栅极驱动信号的极性，并通过驱动信号输出端输出栅极驱动信号至一行像素电路中开关晶体管的栅极；其中，栅极驱动信号的有效脉冲的宽度为N*H；N为正整数，H＝1/(F*L)，F为硅基显示面板的刷新频率，L为硅基显示面板中像素电路的行数。
G11C16/26  ,闪存数据传输方法、装置、设备及介质 [发明],本申请公开了一种闪存数据传输方法、装置、设备及介质，涉及计算机技术领域，包括：在当前位宽模式下读取目标存储芯片的预设寄存器中预先保存的目标数值，以得到第一读取值；从预设位宽模式集中筛选出当前待校验位宽模式；预设位宽模式集中包含与若干位宽分别对应的预设位宽模式，预设位宽模式集中存在多个预设位宽模式均对应于同一个位宽，多个所述预设位宽模式对应不同的数据线组合；重新得到当前第二读取值；若第一读取值和当前第二读取值一致，将当前待校验位宽模式确定为用于与目标存储芯片进行闪存数据传输的工作位宽模式；若否，重新跳转至从预设位宽模式集中筛选出当前待校验位宽模式的步骤。提高闪存数据传输的成功率。
G11C29/56  ,存储部件的测试方法、装置、电子设备及可读存储介质 [发明],本发明实施例提供了一种存储部件的测试方法、装置、电子设备及可读存储介质，所述方法包括：应用于自动化平台，所述自动化平台与存储系统连接，所述存储系统包括多种部件类型的待测试存储部件，所述方法包括：获取启动参数；获取所述存储系统中所述目标测试存储部件对应的初始固件版本号；如果所述初始固件版本号为所述目标升级固件版本号，则根据所述目标部件类型配置测试环境；在所述测试环境下，根据预设的测试用例以及所述目标测试固件版本文件对所述目标测试存储部件进行测试，得到测试结果；根据所述测试结果与所述预期结果确定所述目标测试存储部件是否测试通过。本发明实施例提升了存储部件的测试效率。
G11C29/12  ,参考电路及其偏置方法 [发明],本发明公开了一种参考电路包括：参考单元，采用分离栅浮栅器件；分离栅浮栅器件包括：第一和第二源漏区，位于第一和第二源漏区之间的多个分离的具有浮栅的第一栅极结构，位于第一栅极结构之间的第二栅极结构；第一栅极结构中具有位于浮栅顶部的控制栅。参考单元用于提供第一参考电流。在提供第一参考电流时，参考单元的各第一栅极结构的浮栅都处于擦除状态，参考单元的各控制栅都接0V偏置，用以降低功耗和提升速度。本发明还提供一种参考电路的偏置方法。本发明能降低功耗以及提高读取速度。
G11C17/18  ,基于非易失性器件的eFuse存储电路 [发明],本发明公开了一种基于非易失性器件的eFuse存储电路，包括存储阵列、列译码电路、行译码电路、输出电路、输出控制电路和用于产生负压的负压产生电路，eFuse存储电路能够通过行译码电路、负压产生电路和输出控制电路实现擦除功能，当eFuse存储电路实现擦除功能时，行译码电路将二进制行地址数据译码为行地址信号发送给存储阵列，存储阵列根据行地址信号选中对应的一行存储单元，输出控制电路将负压产生电路产生的负压输出至存储阵列选中的一行存储单元中，使该行存储单元中每个存储单元保存的数据均为0，实现数据擦除；优点是能够将已写入的数据擦除，应用于集成电路芯片时，集成电路芯片能够重复使用不同功能模块，从而能够节省硬件资源以及降低集成电路芯片使用成本。
H10B20/25  ,一种一次性可编程存储器及其制备方法 [发明],本申请公开了一种一次性可编程存储器及其制备方法，该一次性可编程存储器包括：基底，基底包括第一基底区和第二基底区；位于第一基底区表面上的多晶硅层，在第一方向上，多晶硅层包括依次排布的阴极区、熔丝区和阳极区，阴极区为N型掺杂区，阳极区与熔丝区为P型掺杂区，第一方向为平行于基板的方向；位于多晶硅层背离基底一侧表面的电极层，电极层包括：位于阴极区的阴极，位于阳极区的阳极以及位于熔丝区的熔丝，阳极与阴极基于熔丝连接。在该存储器中，阴极与熔丝连接处形成PN结，使得该存储器在编程状态时，熔丝区的电阻较小；在读取状态时，熔丝区的电阻较大，从而使得存储器的电阻开关比较大，能够更为准确读取存储器的编程状态。
G06F11/22  ,磁存储器寿命预测方法、装置、电子设备及存储介质 [发明],本发明涉及一种磁存储器寿命预测方法、装置、电子设备及存储介质，该方法包括：获取测试数据，测试数据为对多个样本器件分别进行应力加速测试所获得的数据；根据测试数据确定漏电压与过底电压的关系，漏电压为磁隧道结的电压分压，过底电压为底电极两端电势差；基于测试数据，以及漏电压与过底电压的关系，结合可靠性加速模型，获得耐久性寿命模型，并根据耐久性寿命模型预测磁存储器寿命。本发明通过应力加速测试对多个样本器件进行测试，获得的测试数据所需要的时间较短，通过该测试数据可确定漏电压与过底电压的关系，并结合可靠性加速模型获得耐久性寿命模型，输入实时工作电压即可预测磁存储的寿命，所需时间较短，效率较高。
G11C11/4074  ,一种存储电路、存储器及其访问方法、电子设备 [发明],一种存储电路、存储器及其访问方法、电子设备，所述存储电路包括：读晶体管和写晶体管，其中，所述读晶体管包括：第一源电极、第一漏电极、第一栅电极、第二栅电极；所述第一源电极连接读位线，所述第一漏电极连接参考信号线，所述第一栅电极连接读字线；所述写晶体管包括：第三栅电极、第一电极、第二电极，其中，所述第一电极连接所述第二栅电极，所述第二电极连接写位线，所述第三栅电极连接写字线。本实施例提供的方案，读晶体管的栅源之间的电压与参考信号线提供的电压无关，从而存储电路不受参考信号线上的IR压降影响，可以提高器件稳定性。
G11C5/06  ,一种存储装置及芯片 [发明],本发明公开了一种存储装置及芯片，涉及存储结构设计领域，包括存储器接口以及数量不少于两个的存储器，存储器接口的两侧分别连接外部总线接口以及多个存储器，在外部总线接口的数据带宽固定的情况下，由于存储器接口的第二侧的数据位宽扩展为多个存储器的数据位宽之和，使得存储器接口的第二侧的频率降低，对各个存储器的频率的要求也相应降低，从而实现在保证芯片满足外部总线接口要求的带宽的前提下，将芯片内部的存储器的频率降低，有助于芯片的时序收敛，还可降低芯片损耗，利于芯片内部散热。
G11C16/30  ,存储器控制方法、存储器存储装置及存储器控制电路单元 [发明],本发明提供一种存储器控制方法、存储器存储装置及存储器控制电路单元。所述方法包括：检测存储器存储装置的状态；以及根据存储器存储装置的状态调整存储器存储装置的操作模式，其中在第一操作模式中，存储器存储装置进入省电模式之前的第一等待时间长于在第二操作模式中，存储器存储装置进入省电模式之前的第二等待时间。由此，可在尽可能不影响存储器存储装置的效能的前提下，进一步降低存储器存储装置的功耗。
G11C5/14  ,一种SAS硬盘供电装置及控制方法 [发明],本发明提出了一种SAS硬盘供电装置，每个所述电源供电单元的电源输出端均通过对应的电源转接板通信连接，每个电源转接板的电源输出端均在背板合路，并为多个SAS硬盘供电；每个电源转接板均包括电压转换模块，所述电压转换模块用于将所在电源转接板对应的电源供应单元的第一输出电压转换为第二输出电压，且每个电源转接板的第一电压输出端均在背板合路后，与每个SAS硬盘的第一电压输入端电连接；每个电源转接板的第二电压输出端均在背板合路后，与每个SAS硬盘的第二电压输入端电连接，本发明还提出了一种SAS硬盘供电控制方法，有效地减少了硬盘转接板数量，降低整机成本。
G11C13/00  ,一种全差分对称型RRAM阵列结构 [发明],一种全差分对称型RRAM阵列结构，所述RRAM阵列结构包括4T4R单元、MOS管，RRAM单元，所述MOS管与RRAM单元相连组成1T1R单元；两个所述1T1R单元组成一个2T2R单元，两个所述2T2R单元组成一个4T4R单元，多个4T4R单元并联形成4T4R阵列，每行4T4R单元上端加BLup电压，下端加BLdn电压，mos管栅极接WL电压控制开启，两个mos管的交界处连接差分SL端，4T4R单元的四个RRAM电导值对称相等。可以在实现全差分对称型RRAM阵列的情况下有效减少了SL电压波动带来的干扰，这种以4T4R为基本单元的全差分对称阵列，可以基本杜绝2T2R由于SL电压波动带来的误差影响。
C30B29/28  ,适用于1310nm波段的具强磁光效应、高居里温度、高含铋掺钕稀土铁石榴石晶体 [发明],本发明涉及一种适用于1310 nm波段的具强磁光效应、高居里温度、高含铋掺钕稀土铁石榴石晶体。该材料属于立方相晶系，Iad空间群。助熔剂法生长块状稀土铁石榴石单晶具有生长方法简单、成本低、单晶质量高的优点，然而该方法生长的Bi:RIG晶体中Bi＆lt;supgt;3+＆lt;/supgt;含量较液相外延（LPE）法生长的单晶薄膜低，导致比法拉第旋转角偏小。为此，本发明从晶体结构设计入手，在石榴石晶体结构中的十二面体格位引入大离子半径的Nd＆lt;supgt;3+＆lt;/supgt;，使该格位更易于Bi＆lt;supgt;3+＆lt;/supgt;掺入。在此基础上，采用顶部籽晶法成功生长出高质量、高铋含量的Nd＆lt;subgt;x＆lt;/subgt;Bi＆lt;subgt;y＆lt;/subgt;(HoEu)＆lt;subgt;3‑x‑y＆lt;/subgt;Fe＆lt;subgt;5＆lt;/subgt;O＆lt;subgt;12＆lt;/subgt;晶体。
G11C29/26  ,一种RAID卡测试方法和测试服务器 [发明],本申请实施例公开了一种RAID卡测试方法和测试服务器，该方法包括：获取测试任务的信息，该测试任务的信息包括多张待测RAID卡的标识和待测OS的标识；该多张待测RAID卡的型号不完全相同；根据该多张待测RAID卡的标识，创建与该多张待测RAID卡对应的多个第一VM，该多张待测RAID卡和该多个第一VM一一对应；根据该待测OS的标识，获取该待测OS的光盘镜像文件；控制该多个第一VM中的每个第一VM，通过该待测OS的光盘镜像文件，测试该待测OS是否能够安装于对应的该待测RAID卡。通过与该多张待测RAID卡对应的多个第一VM，并行测试该多张待测RAID卡与待测OS的兼容性，能够提高测试效率。
G11C29/44  ,一种忆阻器阵列故障测试电路 [发明],本发明提出一种忆阻器阵列故障测试电路，属于忆阻器测试技术领域。该测试电路包括写电路，读电路，1T1R存储单元，传输电路，四个完全相同的DFT电路；并且，写电路和读电路分别与1T1R存储单元连接，1T1R存储单元与传输电路连接，传输电路以同样的方式与四个相同的DFT电路连接。本发明提出的忆阻器阵列故障测试电路，根据不同的忆阻器模型设定参考电流来检测故障，所提出的忆阻器阵列故障测试电路是基于数模混合环境实现的，其优势在于能检测出忆阻器阵列特有的故障，并且所需的测试序列更加简单；本发明提出的忆阻器阵列故障测试电路能同时和四种参考电流对比，检测时间更短，效率更高。
G06F15/78  ,存储器读出电路，存储器内的数据运算方法及相关设备 [发明],本申请提供一种存储器读出电路，存储器内的数据运算方法及相关设备，涉及存储领域。存储器读出电路包括：主体电路，被配置为与存储器的存储阵列连接，用于存入第一数据；逻辑运算单元，与所述主体电路连接，所述逻辑运算单元被配置为与所述存储阵列连接；所述逻辑运算单元用于将所述第一数据与从所述存储阵列读出的第二数据进行逻辑运算，并将运算结果作为新的第一数据存入所述主体电路，以覆盖所述主体电路中原有的所述第一数据；所述主体电路还被配置为具有输出所述第一数据的能力。上述存储器读出电路，可以对数据进行处理，从而减少处理器访问存储器获取数据的频率，提高对数据的处理效率，同时减少数据传输的功耗。
G11C29/56  ,一种固态硬盘使用率检测方法、装置、设备及存储介质 [发明],本申请公开了一种固态硬盘使用率检测方法、装置、设备及存储介质，涉及计算机技术领域，包括：确定待检测目标固态硬盘的型号，得到目标型号；从预先创建的多个性能矩阵中确定与目标型号对应的目标性能矩阵；多个性能矩阵集成在目标iostat工具中；获取目标固态硬盘的性能指标得到目标性能指标，并从目标性能矩阵中查找与目标性能指标对应的目标性能测试结果；获取当前目标固态硬盘的性能监测结果，并分别计算性能监测结果与对应目标性能测试结果的比值得到多个比值结果，并将多个比值结果中的最大值作为目标固态硬盘的使用率检测结果。本申请通过预先集成了性能矩阵的iostat工具对固态硬盘的使用率进行检测，能够获得更准确的固态硬盘使用率。
G11C29/48  ,一种产测音频IC播放录制通路自动性能评估计算的方法 [发明],本发明公开了一种产测音频IC播放录制通路自动性能评估计算的方法，具体包括以下步骤：S1、硬件板准备好后，将软件预存1k sinewave和标准得扫频信号到本地内存中；S2、软件启动MCU开始测试，测试有3个大场景覆盖播放录制通道；S3、播放通道测试，S4、通过播放器件得数据再次丢给算法单元SNR/THD+N来算法计算，计算出数值保存，应用来判断是否符合预期值，S5、录制通道测试，本发明涉及音频数据处理技术领域。该产测音频IC播放录制通路自动性能评估计算的方法，通过使用纯软件实现音频性能测试，研发工厂都可以使用，方便简单，执行效果很高，很快出结果，精算准确度高，没有外界测量设备导致的音频损耗，批量筛选AUDIO IC非常快，便捷，一致性高。
G11C16/10  ,一种闪存烧录装置和烧录方法 [发明],本发明提出了一种闪存烧录装置和烧录方法，该装置包括微处理器、温度采集模块和温度循环模块；微处理器与目标闪存模块通信连接，用于获取目标闪存模块的信息和控制目标闪存模块在预设范围内完成烧录；微处理器连接至温度采集模块；温度采集模块还连接温度循环模块；温度采集模块实时采集烧录过程中目标闪存模块的温度并反馈至微处理器，当烧录过程中目标闪存模块的温度大于最大阈值时，微处理器控制温度循环模块为目标闪存模块降温，当烧录过程中目标闪存模块的温度小于最小阈值时，微处理器控制温度循环模块为目标闪存模块加温，使烧录温度稳定在预设范围。基于该装置，本发明还提出了一种闪存烧录方法，本发明能够更精确的调节烧录的温度。
H10B41/41  ,浮栅耦合比的测试结构及其测试方法 [发明],本发明提供一种浮栅耦合比的测试结构，包括待测试器件，其包括分别形成于衬底上测试键区域和器件区域的第一、二叠栅结构，第一、二叠栅结构均由自下而上依次堆叠的栅氧化层、浮栅多晶硅层、极间介质层、控制栅多晶硅层组成，第一、二叠栅结构的形成工艺以及关键尺寸均一致；与第一叠栅结构两侧源、漏区电接触的第一、二引出结构；用于引出衬底的第三引出结构；形成于第一叠栅结构中浮栅多晶硅层上的第四引出结构；测量装置，其包括多个探针卡，探针卡分别用于与待测器件中的第一至四引出结构电接触形成测试电路。本发明能够通过测试测试区域上浮栅的电压状况来反应器件区上浮栅耦合比情况。
G11C29/10  ,一种存储芯片状态数据的分析装置、方法及介质 [发明],本发明提供一种存储芯片状态数据的分析装置、方法及介质，涉及芯片技术领域，所述分析装置包括：测试板，通信连接待测试的存储芯片，用以运行测试脚本，对所述存储芯片进行读写压力测试；以及协议分析板，通信连接于所述测试板，用以记录所述测试板向所述存储芯片发送的上层指令，以及记录所述存储芯片向所述测试板反馈的状态表信息，并对所述上层指令和所述状态表信息进行解析，生成所述存储芯片的状态数据。本发明可快速准确获取存储芯片的状态数据，且适用多种存储芯片使用场景。
G11C29/10  ,基于UFS存储设备的多状态性能测试方法和装置 [发明],本申请涉及一种基于UFS存储设备的多状态性能测试提升方法、装置、计算机设备和存储介质，其中该方法包括：分别编写UFS3.1存储设备在空卡、满卡以及脏卡三个状态下各模块的性能测试用例；在MTK6893开发板上对性能测试环境进行配置；待测试环境配置完成后，在MTK6893开发板上运行已编写好的测试用例进行随机读写性能以及顺序读写性能测试；待所有测试项目完成后输出测试结果，并生成图形化统计分析报告。本发明可以充分收集UFS3.1设备在不同状态下的性能结果，弥补了空卡状态以外的性能测试方法，同时在MTK6893平台上可以保证纯净的性能测试结果。
G11C29/12  ,一种DRAM系统、校验训练方法、电子组件及电子设备 [发明],本公开提供一种DRAM系统、校准训练方法、电子组件及电子设备。DRAM系统，包括控制器、端口物理层芯片PHY以及存储颗粒；控制器，用于每隔预设周期执行以下操作：获取当前周期累计的传输错误数以及重传总数；根据所述传输错误数以及重传总数，确定是否向所述PHY发起校准训练指令；所述PHY，用于响应所述校准训练指令，协同所述存储颗粒进行校准训练。
G11C29/12  ,DRAM系统、校准训练方法、片上系统及电子设备 [发明],本公开提供一种DRAM系统、校准训练方法、片上系统、电子组件及电子设备。DRAM系统中的控制模块每隔预设时间间隔统计DRAM系统在本时间间隔内发生错误的第一次数；根据所述第一次数与所述第二次数的和值和预先配置的错误阈值，确定在本时间间隔是否对所述PHY发出校准训练指令；DRAM系统中的PHY响应所述校准训练指令并执行校准训练。通过该方案，有利于在保证DRAM系统稳定性的同时，提升DRAM系统的性能。
G11C16/24  ,偏置电路 [发明],本发明公开了一种偏置电路，输入路径包括第一耗尽型NMOS管和第一可调电阻，第一耗尽型NMOS管的栅极连接参考电压，第一可调电阻和第一耗尽型NMOS管的源漏电流路径相串联；和输入路径互相镜像的中间路径包括二极管连接的第二耗尽型NMOS管和第三NMOS管以及第二可调电阻的串联结构并形成第一输出端；输出路径包括第四NMOS管，栅极连接第一输出端，源极作为第二输出端并输出偏置电压。第二耗尽型NMOS管和第三NMOS管分别用于对第一耗尽型NMOS管和第四NMOS管的阈值电压的温度系数进行补偿，第二可调电阻和第一可调电阻的比值用于调节偏置电压大小。本发明能抵消偏置电压的温度系数、精确调节偏置电压大小，能兼容低压应用，能为非易失性存储器的存储单元提供位线偏置电压。
G11C29/12  ,一种DRAM系统、校准训练控制方法、电子组件及电子设备 [发明],本公开提供一种DRAM系统、校准训练控制方法、电子组件及电子设备。DRAM系统，包括控制器、端口物理层芯片PHY以及存储颗粒；控制器，用于每隔第一预设周期执行以下操作：向PHY发起温度获取请求以获取存储颗粒的当前温度值，基于获取的当前温度值，以及上一次获取的温度值，确定存储颗粒在上一第一预设周期内的温度变化梯度；在温度变化梯度不小于第一梯度时，向PHY发起校准训练指令；PHY，用于响应校准训练指令，协同存储颗粒进行校准训练。
G11C29/56  ,掉电检测电路 [发明],本发明公开了一种掉电检测电路，包括：第一晶体管，上拉路径和反相器。第一晶体管采用非挥发性存储器件。第一晶体管的漏极连接反相器的输入端。第一晶体管的源极接地。上拉路径连接在第一晶体管的漏极和电源电压之间。反相器的输出端输出掉电检测信号。第一晶体管的栅极结构中具有浮栅和控制栅，第一晶体管的浮栅经过编程并使第一晶体管的栅极结构具有第一阈值电压。第一晶体管的栅极结构连接电源电压，当电源电压低于第一阈值电压时，掉电检测信号产生跳变并实现掉电检测。本发明是能对掉电检测精度进行准确调节并提高掉电检测精度。
G11C29/12  ,一种硬盘性能测试及测试数据采集、分析的方法 [发明],本发明公开了一种硬盘性能测试及测试数据采集、分析的方法，本方法包括以下步骤：S1、搭建测试环境；S2、运行脚本，进行测试；S3、脚本退出，查看结果。本发明通过脚本对固态硬盘进行读写测试，并生成对应结果图表，全程自动化，节省了大量的时间成本，可以在第一时间鉴别出盘的性能情况，以及测试的准确性，可以快速分析测试结果。
H10B41/35  ,半导体器件和包括该半导体器件的数据存储系统 [发明],本公开涉及一种半导体器件和包括该半导体器件的数据存储系统。该半导体器件包括：源极结构，包括板层和依次堆叠在板层上的第一和第二水平导电层；栅电极，在垂直于源极结构的上表面的第一方向上堆叠并彼此间隔开；沟道结构，穿透栅电极，在第一方向上延伸，并包括与第一水平导电层接触的沟道层；以及穿透栅电极并在第一方向上和在垂直于第一方向的第二方向上延伸的分离区，其中第一水平导电层在分离区下方水平延伸并具有在第一方向上与分离区重叠的接缝。
G11C16/26  ,存储电路及数据的写入方法 [发明],本发明涉及到存储电路及数据的写入方法。写入数据的阶段，通过一第一电平的字线信号和第一位线信号选择待写的静态随机存储单元。由该第一电平的第一位线信号将控制位线电位的位线开关接通、将低侧电压通过位线而锁存进第一存储节点，由一第二电平的第二位线信号将控制位线非电位的位线非开关关闭、将高侧电压通过位线非而锁存进第二存储节点，以将预写数值替代当前数值而写入待写的静态随机存储单元。第一位线信号从该第一电平跳变至该第二电平而关闭位线开关的跳变时刻，瞬时将低于高侧电压的预置电压耦合到位线一次，防止预写数值回弹至当前数值。
G11C16/34  ,一种存储介质读取出错的处理方法及装置 [发明],本发明涉及一种存储介质读取出错的处理方法及装置。本发明实施例提供的方法通过性能参数性能参数确定执行电压轴的扫描任务，并刷新评价参考数据，即裁决参考电压和初始LLR值。以此能够提高首次读取成功的概率。如果确定首次读取出错的情况下，本发明还引入了多级纠错机制，并按照多级纠错机制进行纠正操作，从而提高纠错成功几率，以此能够进一步解决造成坏块较多，出现后期固态硬盘容量减小的问题。
G06F3/06  ,数据存储的操作方法及相应的存储单元 [发明],本发明涉及到数据存储的操作方法及相应的存储单元。由第一逻辑态的第一位线信号将控制位线电位的位线开关接通、将第一电位通过位线而锁存进第一存储节点。由第二逻辑态的第二位线信号将控制位线非电位的位线非开关关闭、将第二电位通过位线非而锁存进与第一存储节点互补的第二存储节点。将指定数据替代之前存储的原始数据而刷新至待存的静态随机存储电路。第一位线信号从第一逻辑态翻至第二逻辑态而关闭位线开关的翻转时刻，瞬态将第二存储节点耦合到第二电位一次，防止指定数据反弹回原始数据。
G11C11/4063  ,基于存算一体实现函数计算的方法、装置、系统 [发明],本公开提供了一种基于存算一体实现函数计算的方法、装置、系统、设备、存储介质，可以应用于人工智能技术领域。该方法包括：针对第一待计算函数中的第一泰勒展开式中的第一幂次项，根据与第一幂次项相对应的第一系数的系数值，调节半导体存储器件中的与第一幂次项相对应的字线上的可变电阻的第一电导值；根据第一幂次项的数值，对半导体存储器件中的经可变电阻的字线输入脉冲电压，得到位线输出的第一电流；对第一电流进行模数转换，得到与第一电流相对应的第一电流值；基于第一电流值，确定第一待计算函数的第一计算结果。
G11C29/50  ,一种交换机存储容量的测试方法、设备及介质 [发明],本申请公开了一种交换机存储容量的测试方法、设备及介质，方法包括：通过交换机确定预先设置的文本工具，并通过文本工具创建文本文档；读取交换机的存储容量，将存储容量与预先设置的容量阈值进行比较；若存储容量大于容量阈值，则执行文本工具，并通过文本工具确定写入速率；确定交换机的CPU占用率，将CPU占用率与预先设置的占用率阈值进行比较；若CPU占用率大于占用率阈值，则对写入速率进行调整；若CPU占用率小于或等于占用率阈值，则确定交换机的新存储容量，以完成对交换机的存储容量测试。本申请通过filewrite工具，在交换机shell下自动写入文本文档文件，在不同测试场景中，根据python脚本设定参数，完成自动化测试执行。
G06F11/10  ,存储器装置中的基于冗余的错误检测 [发明],本申请案涉及存储器装置中的基于冗余的错误检测。一种存储器装置可从存储器读取码字的多个副本，且为每一码字副本产生指示所述存储器装置是否在所述码字中检测到错误的错误检测位。另外，所述存储器装置可比较所述码字副本且产生指示所述码字的对应部分是否匹配的一或多个匹配位。使用所述错误检测位与所述匹配位的组合，所述存储器装置能够确定每一码字的错误状态。
G11C11/414  ,基于电荷共享的静态存储单元单粒子翻转版图加固方法 [发明],本发明公开了基于电荷共享的静态存储单元单粒子翻转版图加固方法，典型的6管SRAM版图中的两个PMOS管P1、P2拆为四个PMOS管，将第一PMOS管与第二PMOS管上下排列放置在N阱中，将第三PMOS管与第四PMOS管上下排列，并放置在第一PMOS管与第二PMOS管旁，第一PMOS管与第三PMOS管向左或向右进行平移，使得拆分后的四个PMOS管交错排列的方式，并缩减上方晶体管和下方晶体管的间距，第一PMOS管和第二PMOS管的源极与电源相连，第三PMOS管和第四PMOS管的源极与电源相连，该方法采用交错排列的方式，缩减上方晶体管和下方晶体管的间距，并且有效地提高了本发明抗单粒子翻转的能力，降低了该结构的软错误率，有效地提高了抗单粒子翻转的能力，降低了该结构的软错误率。
G11C16/16  ,存储器件写入量的处理方法及设备 [发明],本申请提供一种存储器件写入量的处理方法及设备，该方法通过针对存储器件中的每个块，获取块的目标状态数据，目标状态数据用于评估块的品质性能，将目标状态数据输入至预先训练的剩余寿命预测模型，得到块的目标剩余可擦写次数，剩余寿命预测模型是基于块的不同剩余可擦写次数所对应的状态数据进行训练得到的，根据存储器件中各个块的目标剩余可擦写次数，确定下一次写入存储器件的数据的目标块。该技术方案中，通过实时获取块的状态数据，之后利用预先训练好的模型得到该快的剩余可擦写次数，从而实现后续数据写入的分配策略，以避免对存储器件可写入空间的浪费。
G11C7/22  ,存储设备、包含该存储设备的片上系统和计算装置 [发明],本公开涉及存储设备、包含该存储设备的片上系统和计算装置。一种存储设备包括存储模块和时钟门控模块。存储模块包括各自被分配有地址的多个锁存器单元，每个锁存器单元的输入端用于接收写入数据。时钟门控模块包括第一级时钟门控单元和耦接在多个锁存器单元与第一级时钟门控单元之间的第二级时钟门控单元。第一级时钟门控单元接收输入时钟信号和基于写地址的第一地址译码的使能信号并向第二级时钟门控单元中的相应时钟门控单元输出使能时钟信号。第二级时钟门控单元接收第一级时钟门控单元中的相应时钟门控单元输出的使能时钟信号和基于写地址的第二地址译码的使能信号并向相应锁存器单元输出使能时钟信号。
G11C29/50  ,校验电流的设置方法、操作校验方法及相关设备 [发明],本发明涉及存储芯片技术领域，具体公开了一种校验电流的设置方法、操作校验方法及相关设备，其中，校验电流的设置方法包括以下步骤：获取第一电流信息和第二电流信息；获取第一数量和第二数量；根据第一电流信息、第二电流信息、第一数量、第二数量及目标操作电流设定校验电流；该方法利用作为均值漏电流的第一电流信息和第二电流信息来定义不同编程状态的存储单元的漏电流，并结合目标位线上的第一数量和第二数量来确定目标位线产生的漏电流总值，再利用该漏电流总值补偿调节目标操作电流来获取合适的校验电流，以使校验操作顺利且精确地进行，从而提高校验操作的精度，以获取更准确的校验结果。
G11C19/28  ,移位寄存器和存储器 [发明],本发明提供了一种移位寄存器和存储器，其中，所述移位寄存器包括：触发器组，所述触发器组包括顺次连接的第一触发器组和第二触发器组，每一触发器组内的一个或多个触发器共用时钟信号；所述第一触发器组包括第一触发器链，所述第一触发器链沿第一方向延伸，所述第一触发器链包括多个顺次连接的触发器，第一触发器组的时钟输入端输入第一时钟信号；所述第二触发器组包括多个第二触发器链，所述第二触发器链沿第二方向延伸，每一所述第二触发器链分别与所述第一触发器链中的触发器连接，第二触发器组的时钟输入端输入第二时钟信号；其中，第二时钟信号的边沿数量小于或等于第一时钟信号的边沿数量。本发明有效减少了时钟的翻转次数，降低了功耗。
G11C11/22  ,一种非易失性触发器及非易失性触发器阵列 [发明],本申请提供了一种非易失性触发器及非易失性触发器阵列，该非易失性触发器包括：主从级触发器及非易失性存储单元；主从级触发器用于接收输入信号，并在时钟信号满足传输条件时，将输入信号传输至第一输出端和第二输出端；非易失性存储单元用以在接收到数据存储控制信号时，通过相应的增益单元将第一输出端和第二输出端上的数据进行存储；在接收到数据恢复信号时，通过相应的增益单元将存储数据恢复至第一输出端和第二输出端，通过增益单元能够放大铁电电容的极化翻转电荷，解决了现有先进工艺节点下，使用铁电存储器的方案，在面积越来越小时铁电电容的读取裕度小、读取错误率高且可靠性降低的问题，提高了非易失性存储单元的恢复率和可靠性。
G11C29/56  ,一种自动化硬盘组阵列方法及设备、介质 [发明],本发明涉及硬盘阵列组件技术领域，具体而言，涉及一种自动化硬盘组阵列方法及设备、介质，包括通过与bmc回环直连获取服务器bmc中硬盘物理槽位和sn号；获取系统中直通硬盘，nvme硬盘和raid卡下硬盘，通过与bmc中槽位对比获取所有raid卡下硬盘槽位；通过查询到的物理硬盘槽位和sn可以在日志中打印的相关日志信息，判断硬盘异常信息；循环对每个硬盘进行阵列组创建；检查每个硬盘状态是否为阵列组状态，若为阵列组状态则完成创建过程，若没有则发出错误信号。通过批量组建raid可以多台设备同时进行，解约人力，释放工位空间快速、批量解决生产测试和部署系统组建raid的问题。
G11C19/28  ,一种移位寄存器和存储器 [发明],本发明提供了一种移位寄存器和存储器，其中，所述移位寄存器包括：触发器组，每一触发器组内的一个或多个触发器共用时钟信号；N个触发器组顺次连接，第n触发器组的时钟输入端输入第n时钟信号，N为大于1的整数，n为小于或等于N的正整数；其中，第n时钟信号的边沿数量小于或等于第n‑1时钟信号的边沿数量。本发明通过将触发器分组，有效减少了时钟的翻转次数，降低了功耗。
G06F3/06  ,加速单元、存储控制芯片、固态硬盘和数据读取方法 [发明],本申请实施例提供了一种加速单元、存储控制芯片、固态硬盘和数据读取方法，该加速单元包括：解析子单元，用于接收主机下发的读命令，将对读命令进行解析获得的第一读命令信息发送给存储控制芯片包括的处理单元，以使处理单元通过程序向NAND闪存发送数据读取命令；读取子单元，用于在接收到处理单元通过程序发送的第二读命令信息后，根据NAND闪存的状态从NAND闪存读取目标数据；解码子单元，用于将目标数据发送给硬件解码单元，由硬件解码单元对目标数据进行解码；输出子单元，用于在硬件解码单元对目标数据解码成功后，将解码后的目标数据发送给主机。本方案能够降低从NAND闪存中读取数据的延时。
G11C7/10  ,数据缓存方法、数据缓存装置和电子装置 [发明],本公开的实施例提供了一种数据缓存方法、数据缓存装置和电子装置，该数据缓存方法包括：在第一存储单元中存储目标数据；在第二存储单元的移位存储阵列中存储与目标数据对应的目标描述信息，且由第二存储单元基于移位算法管理目标描述信息。该数据缓存方法节省了锁存器阵列的功耗，进而提升了系统的性能。
G06F11/10  ,应用于DNA存储的插入、删除、替换错误纠正编码方法 [发明],"本发明公开了一种应用于DNA存储的插入、删除、替换错误纠正编码方法包括：通过将两个序列之间的编辑距离嵌入到两个相应的嵌入向量之间的常规距离,实现编辑距离的深度嵌入；利用基于深度嵌入的贪婪搜索，在嵌入空间中，构造相互间隔3个编辑距离的码字，从而能够校正一个编辑错误；在嵌入空间中采用一种高效的树搜索算法，加快对损坏码字的校正过程。此外，为提高解码效率，提出了一种基于深度优先搜索方法的长序列解码，该方法具有早停准则，能提高解码速度。"
C08F220/14  ,一种基于环四硅氧烷的高灵敏度光致聚合物全息存储材料及其制备方法 [发明],本发明提出了一种基于环四硅氧烷的高灵敏度光致聚合物全息存储材料及其制备方法，属于全息存储材料的技术领域，用以解决光致聚合物材料感光灵敏度差的技术问题。本发明包括以下步骤：(1)将丙烯酸酯单体、多乙烯基交联剂、热引发剂和光引发剂混合均匀得到混合溶液；(2)将混合溶液加热进行预聚合反应；(3)将预聚物进行热聚合反应，得到高灵敏度光致聚合物全息存储材料。本发明通过加入含有四个乙烯基团的环四硅氧烷(V4D4)，成功制成了以交联大分子为基体具有丰富乙烯基团的高灵敏度光致聚合物全息存储材料，大幅提升了材料的感光灵敏度(3倍多)和衍射效率(～50％)，实现了数据快速存储效果(4s存储，误码率4％)。
G11C17/16  ,半导体装置、电子装置、设定电子装置的特性的方法 [发明],本发明提供一种半导体装置、电子装置、设定电子装置的特性的方法，能够在包含具有应通过值来确定的特性的电路的半导体装置的制造工艺之后变更所述电路的特性。半导体装置包括：保存电路，连接于具有应通过一个或多个值来确定的特性的调节器电路，且保存确定调节器电路的特性的值；以及电子熔丝控制器，包括连接于包含一个或多个电子熔丝的电子熔丝电路的输入、连接于保存电路的输出、读出控制电路以及特性控制电路，读出控制电路包含读电路，读电路构成为，在读出期间经由输入而从电子熔丝的至少一部分读出值，特性控制电路根据来自读电路的信号而生成确定特性的确定数据，并且在与读出期间不同的确定期间经由输出而将确定数据提供给保存电路。
G11C7/12  ,非易失性存储器件 [发明],提供一种非易失性存储器件，该非易失性存储器件包括具有多级结构的页缓冲器电路，其中多级结构的一级包括高电压区、第一低电压区和第二低电压区。高电压区包括连接到第一至第六位线中的一条的第一高电压晶体管和连接到第七至第十二位线中的一条的第二高电压晶体管，第一低电压区包括连接到第一高电压晶体管的第一晶体管，第二低电压区包括连接到第二高电压晶体管的第二晶体管。第一低电压区和第二低电压区中的每个具有与六条位线的节距相对应的第一宽度，高电压区具有与十二条位线的节距相对应的第二宽度。
H10N70/20  ,铁电半导体器件、触觉传感存储器及触觉数据读写方法 [发明],本发明公开了一种铁电半导体器件、触觉传感存储器及触觉数据读写方法，铁电半导体器件包括：介电质层，介电质层包括第一表面和相对的第二表面；铁电半导体沟道层，设置在介电质层的第一表面；源电极及漏电极，分别设置在所述铁电半导体沟道层第一表面的两侧；背栅电极，设置在所述介电质层的第二表面；单电极摩擦起电层，设置在所述背栅电极的第二表面；所述单电极摩擦起电层通过负载电阻与源电极相连。通过改变施加触觉应力大小，使得铁电晶体管能够接收到不同大小的脉冲电压信号，实现触觉可反复且不同程度地调控沟道材料铁电极化方向，进而可调节铁电晶体管的电阻切换特性，使其展示出多种电导态，最终开发出可触觉感知与存储的铁电器件。
G11C16/34  ,一种固态硬盘磨损均衡力度调节方法及系统 [发明],本发明公开一种固态硬盘磨损均衡力度调节方法及系统，涉及存储器技术领域，该方法包括获取存储单元的擦除次数；根据所述存储单元的擦除次数，确定擦除次数中位数和擦除次数均值；判断所述擦除次数中位数是否大于经验阈值；若是，则根据所述擦除次数中位数和擦除次数均值之差的绝对值调节磨损均衡力度；若否，则返回“获取存储单元的擦除次数”，本发明可有效地平衡磨损速度和系统性能。
G11C29/10  ,一种阻变存储器的容量和性能测试方法 [发明],本发明涉及集成电路测试技术领域，具体公开了一种阻变存储器的容量和性能测试方法，包括：获取阻变存储器的理论存储容量计算方案、容量测试装置、测试算法和故障模式；根据理论存储容量计算方案计算待测阻变存储器的实际存储容量；基于阻变存储器的故障模式和测试算法形成待测阻变存储器的测试向量；通过容量测试装置获取待测阻变存储器的ATE测试系统资源，然后通过ATE测试系统加载待测阻变存储器的测试向量，以实现待测阻变存储器的容量测试；在待测阻变存储器的容量测试通过后，对待测阻变存储器进行性能测试和分析。本发明能够降低测试成本，提高了测试效率，为后续新型存储器件的测试提供参考和依据。
H03M1/10  ,ZQ校准电路、ZQ校准电路的ZQ校准方法和存储器装置 [发明],提供了ZQ校准电路、ZQ校准电路的ZQ校准方法和存储器装置。所述ZQ校准电路包括：ZQ控制器，被配置为检测其中ZQ校准被支持的多个接口模式之中的一个接口模式的结束，并且响应于所述一个接口模式结束而指示到另一接口模式的切换；ZQ引擎，被配置为通过多参考电压生成器生成与所述一个接口模式对应的第一参考电压，响应于到所述另一接口模式的切换被指示而生成与所述另一接口模式对应的第二参考电压，基于第一参考电压或第二参考电压执行ZQ校准，并且输出校准码；以及ZQ驱动器，被配置为基于校准码通过输入/输出垫输出输出信号。
G11C11/412  ,一种抗双节点翻转加固的SRAM存储单元 [发明],一种抗双节点翻转加固的SRAM存储单元，包括4个PMOS晶体管和10个NMOS晶体管，PMOS晶体管P1、P2、P3和P4与VDD相连，NMOS晶体管N1、N2、N3和N4与GND相连，NMOS晶体N9、N10为读写管；插入4个NMOS晶体管N5、N6、N7和N8后，存储单元中的存储节点Q、QB、S0和S1全部由NMOS晶体管包围；Q通过N9连接到BL，QB通过N10连接到BLB，N9和N10由WL控制。通过引入冗余存储节点和减少存储单元中敏感节点种类的方式，提高SRAM存储单元的抗单粒子翻转能力，实现对内部6个节点单节点单粒子翻转全部免疫和15对双节点敏感对中14对节点对单粒子翻转免疫。
G06F3/06  ,一种支持读干扰规避处理的闪存控制方法 [发明],一种支持读干扰规避处理的闪存控制方法，涉及固态硬盘技术领域，在处理闪存读干扰时，微处理器不再需要访问DRAM上的读干扰表，减少了微处理高频访存的压力，卸载了算力，提高了性能，也简化了软件的复杂性。现在企业级固态硬盘每秒读次数往往达到几百万次，本发明带来的收益是相当可观的，使得固态硬盘的主控芯片对微处理的性能要求大大降低。
G11C16/04  ,半导体器件和包括该半导体器件的电子系统 [发明],本发明提供一种半导体器件和包括该半导体器件的电子系统，该半导体器件包括：外围电路结构，包括多个电路区；单元阵列结构，包括一对存储单元块，所述一对存储单元块在第一方向上与外围电路结构重叠，并且在垂直于第一方向的第二方向上间隔开，外围电路连接区在其间，其中所述多个电路区中的第一电路区在第一方向上与外围电路连接区重叠；以及至少一个接触插塞，从外围电路连接区在第一方向上延伸，并且包括第一端部和第二端部，第一端部配置为连接到包括在第一电路区中的至少一个电路并且面对第一电路区，第二端部配置为连接到外部连接端子。
G11C11/22  ,一种面向铁电随机存储器的数据读写方法 [发明],本发明公开了一种面向铁电随机存储器的数据读写方法，属于半导体存储器领域。该方法分为写入数据操作与读出数据操作，在写入数据与读出数据操作过程中分别对字线、位线和板线施加电压脉冲，其中写入数据操作中的写入脉冲宽度大于读出数据操作中的读出脉冲宽度，为非对称脉冲操作。本发明实现了写入数据时，器件的铁电极化趋于饱和，同时读出数据时，减少了读脉冲对存储状态的破坏，提升存储数据的稳定性。采用本发明能够提升FeRAM的读出窗口，并降低FeRAM的误码率。
G11C13/00  ,一种用于忆阻器阵列的训练装置及方法 [发明],本公开提供一种用于忆阻器阵列的训练装置及方法，涉及存储技术领域。该装置包括：忆阻器阵列，包括多行多列忆阻器单元，每个忆阻器单元包括晶体管和忆阻器；脉冲发生器，产生幅度以及脉宽可变的脉冲信号；选通模块，在忆阻器阵列中选通目标忆阻器单元，并向目标忆阻器单元输入脉冲信号；检测模块，包括采样电阻，采样电阻的第一端与忆阻器阵列串联，第二端接地，检测模块被配置为：基于采样电阻两端的电压以及脉冲信号检测目标忆阻器单元的忆阻器电阻，若忆阻器电阻未达到预设电阻值，则控制选通模块向目标忆阻器单元输入不同幅度和脉宽的脉冲信号以调节目标忆阻器单元中的忆阻器电阻，直至忆阻器电阻达到预设电阻值。
G11B33/14  ,RDT高温装置测试设备 [发明],一种RDT高温装置测试设备，属于RDT高温测试技术领域，为解决高温测试机体散热无法利用在测试仓、散热设备无法切换降温对象和测试机体温度异常时无法快速冷却固态硬盘与机体的问题。包括测试设备主体，所述测试设备主体内部开设有设备腔，所述设备腔的内部设置有便于对测试设备主体进行降温的散热机构，所述测试设备主体的底部设置有便于快速将测试设备主体内腔温度进行下降的降温机构，所述降温机构的上方设置有便于辅助降温机构进行降温启闭的开闭机构。RDT高温装置测试设备，通过在设备腔内设置的第一出风管通过风箱和第三出风管与风机连接，便于将测试设备主体内空气抽出实现降温功能。
G11C29/36  ,一种基于开发板的存储器验证方法、装置及介质 [发明],本申请提供一种基于开发板的存储器验证方法、装置及介质，该方法包括：下发命令队列至闪存设备，以使所述闪存设备根据所述命令队列执行初始化，其中，所述初始化包括配置数据传输参数；基于所述数据传输参数进行传输频率调节以将目标数据传输至所述闪存设备；根据所述闪存设备的响应数据确定开发板的状态寄存器对应的显示数据，以基于所述显示数据确定验证结果。本申请可有效简化构造数据传输报错信息的方式，不依赖于外部测试环境，可降低验证成本。
G11C17/18  ,一种面向安全启动的片上efuse读写控制装置及方法 [发明],本发明公开了一种面向安全启动的片上efuse读写控制方法及装置。装置包括：数据测试数据寄存器，用于根据测试协议配置输出待烧写efuse数据；指令测试数据寄存器，用于根据测试协议配置输出待执行efuse操作指令；通用efuse控制器，其包括efuse读写控制电路和自定义寄存器，efuse读写控制电路用于解析待执行efuse操作指令以确定对应的命令类型，根据命令类型执行相应的操作，并根据操作中的不同执行状态生成并输出相应的第一控制信号和第二控制信号，自定义寄存器用于存储待烧写efuse数据，并接收第二控制信号并根据其更新efuse数据的存储信息；以及efuse模块，用于接收第一控制信号并根据其烧写待烧写的efuse数据，或向自定义寄存器存入已烧写efuse数据。通过本发明提升了芯片良率。
G11C29/04  ,一种存储设备生产流程监测系统及方法 [发明],本发明公开了一种存储设备生产流程监测系统及方法，属于存储设备生产数据监测技术领域。本系统包括：存储设备测试模块、工况环境分析模块、实时数据传输模块、时长判断模块以及物联网反馈预警模块；所述存储设备测试模块的输出端与所述工况环境分析模块的输入端相连接；所述工况环境分析模块的输出端与所述实时数据传输模块的输入端相连接；所述实时数据传输模块的输出端与所述时长判断模块的输入端相连接；所述时长判断模块的输出端与所述物联网反馈预警模块的输入端相连接。本发明能够实现在存储设备中对于损坏扇区的监测处理，在满足初始校正时长的前提下，提高用户使用过程中的满意度，降低存储设备出厂时的风险概率。
G11C5/14  ,存储阵列的电压调整电路及操作方法、设备及存储介质 [发明],本公开提供了一种存储阵列的电压调整电路及操作方法、设备及存储介质，其中，存储阵列的电压调整电路，包括：存储阵列，包括多个沿行和列方向呈阵列排布的存储单元；存储阵列其中某一行的多个存储单元为参考单元；多条第一位线，第一电压从存储阵列的第一端被施加到第一位线上；多条第二位线，第二电压从存储阵列的第二端被施加到第二位线上，其中，第一端和第二端为沿行方向，存储阵列相对的两端；多条源线，源线电压被施加到源线上；压差检测电路，被配置为生成参考单元每一列对应的节点的电压与施加到参考单元的第一电压的差值；补偿单元，被配置为根据差值生成新的第二电压和新的源线电压，并输入到存储阵列中。
G11C29/12  ,具有静电释放检测功能的视频行缓存装置、缓存方法 [发明],本发明涉及视频行缓存技术领域，特别涉及一种具有静电释放检测功能的视频行缓存装置、缓存方法。装置包括：视频写模块、至少一个静态随机存储器、视频读模块、校验模块以及与静态随机存储器一一对应的寄存器；校验模块用于在视频写模块将当前行视频数据写入静态随机存储器时，计算当前行视频数据的第一校验值，并将第一校验值存入静态随机存储器对应的寄存器中；在视频读模块从静态随机存储器读取将当前行视频数据时，计算当前行视频数据当下的第二校验值，并与寄存器中的第一校验值对比，以根据对比结果确定静态随机存储器是否发生静电释放事件。本方案可以使得该视频行缓存装置在实现视频行缓存功能的同时，具有精准的静电释放事件检测功能。
G11C11/406  ,用于执行目标刷新操作的存储器装置及其操作方法 [发明],本公开涉及用于执行目标刷新操作的存储器装置及其操作方法。一种存储器装置包括：存储单元区域，包括多个行；行锤控制电路，包括第一队列和第二队列，以及被配置成：根据激活命令而从由行地址指示的行读取计数数据，根据计数数据与第一设定值的比较结果将行地址存储在第一队列中，根据计数数据与第二设定值的比较结果将行地址存储在第二队列中，以及根据刷新管理命令或目标刷新命令选择第一队列和第二队列中存储的行地址中的一个作为行锤地址；以及行控制电路，被配置成根据刷新管理命令或目标刷新命令刷新与行锤地址对应的一个或更多个行。
G06F13/16  ,一种DDR控制器中PHY电路的延时校准系统及方法 [发明],本发明公开了一种DDR控制器中PHY电路的延时校准系统和方法，所述系统包括DDR控制器、PHY模块和DDR颗粒，其中，DDR控制器用于对DDR颗粒进行参数初始化，在每次到达预设的刷新时间时对DDR颗粒发出刷新命令，同时在每次到达预设的刷新时间时对PHY电路的路径延时值执行校准操作并在校准操作完成后更新路径延时值；PHY模块用于在DDR控制器的控制下对DDR颗粒进行数据读写操作并且保存当前的路径延时值和当前的校准状态；DDR颗粒用于利用校准的路径延时值执行数据读写操作，接收DDR控制器发出刷新命令并执行刷新操作。本发明的延时校准系统不需要用户参与，不影响DDR正常读写效率，实现了对PHY电路延迟的动态校准。
G06F11/07  ,一种SSD芯片坏块管理方法、系统、设备和存储介质 [发明],本申请涉及存储芯片的技术领域，尤其涉及一种SSD芯片坏块管理方法、系统、设备和存储介质。本申请通过在导航策略空闲间隙执行巡检及时检测出坏块；然后在获取到SSD芯片的温升速率大于速率阈值且可用块数超过第一阈值的情况下，根据SSD芯片各个区域的温度分布和负载分布，确定低温低负载目标区域，将导航关键数据迁移至目标区域，从而根据温度分布格局对SSD芯片进行热负载均衡，降低热点风险，防止SSD芯片在温升过快时出现导航出错的问题。
C09D175/14  ,一种全息记录介质用组合物以及全息记录介质 [发明],本申请涉及一种全息记录介质用组合物以及使用了该全息记录介质用组合物的全息记录介质。本申请通过对全息记录介质用组合物中包含的基底成膜物质进行结构设计，通过降低基底的折射率来提升整体的折射率差异，从而制备出高性能的VHG。
G11C13/00  ,三维忆阻器阵列的阻态切换方法及装置 [发明],本申请公开一种三维忆阻器阵列的阻态切换方法及装置，三维忆阻器阵列包括多个以阵列方式排布的三维忆阻器单元，每个三维忆阻器单元包括沿垂直方向堆叠的多个忆阻器，阻态切换方法包括：获取目标精度以及将目标精度与预设阈值进行比较，目标精度为三维忆阻器阵列的数据存储和/或计算的准确率；当目标精度大于预设阈值时，控制忆阻器采用第一阻态模式对数据进行存储和/或计算；当目标精度小于预设阈值时，控制忆阻器的阻态模式从第一阻态模式切换至第二阻态模式进行存储和/或计算；其中，第一阻态模式下忆阻器的阻态分布彼此不交叠；第二阻态模式下忆阻器的阻态分布交叠。本申请根据目标精度选择不同的阻态模式，适应不同精度的存储和/或计算。
G11C11/417  ,一种信号处理电路和方法 [发明],本公开提供了一种信号处理电路和方法，可以应用于微电子器件技术领域。该电路包括：存储器；第一晶体管，第一晶体管的漏极用于连接存储器的第一端；第二晶体管，第二晶体管的栅极用于连接第一晶体管的源极，第二晶体管的漏极连接第一信号传输端，第二晶体管的源极用于连接存储器的第二端；其中，第一晶体管用于缓存来自存储器的第一端的电压信号，得到缓存信号，并向第二晶体管传输缓存信号，第一信号传输端用于向第二晶体管传输第一电源信号，第二晶体管用于向存储器传输与缓存信号和第一电源信号对应的第一目标信号。
C09D139/04  ,一种基于巯基吡啶的镉配合物掺杂聚合物阻变存储材料 [发明],本发明公开了一种基于巯基吡啶的镉配合物掺杂聚合物阻变存储材料及其制备方法和应用，属于数据存储技术领域。该存储材料是以2‑巯基吡啶(2Spy)和4‑巯基吡啶(4Spy)为配体合成硫氰酸镉配合物，并与聚乙烯咔唑(PVK)复配制得的复合材料。FTO/Cd‑4Spy@PVK/Ag器件展现了三进制的RRAM存储行为，其ON2/ON1/OFF态电流比为106.10:103.33:1，VSet1/VSet2为1.27/1.87，三进制产率为61%。在100℃时存储行为会由于活性层陷阱变浅而转变为二进制的RRAM类型，器件在365 nm紫外辐射照射下具有良好的器件稳定性，为制备耐高温和耐紫外辐射的高性能存储器提供新策略。
G11C7/06  ,灵敏放大器及其失配电压的降低方法、存储器及电子设备 [发明],本申请一种灵敏放大器及其失配电压的降低方法、存储器及电子设备，属于集成电路领域。该灵敏放大器，包括：灵敏放大电路以及改善电路。灵敏放大电路，被配置为将输入的差分信号的电压差放大到可被识别的逻辑0或逻辑1。改善电路，与所述灵敏放大电路连接，所述改善电路被配置为降低所述灵敏放大电路的失配电压。本申请通过在灵敏放大电路中增设改善电路，以此来降低灵敏放大电路的失配电压，从而可以提高灵敏放大电路的读性能以及准确性，并且降低了对输入差分信号的电压差的高要求。
G06F5/06  ,一种异步FIFO电路 [发明],本发明涉及集成电路技术领域，公开了一种异步FIFO电路，该电路包括：读空信号端和读操作信号端；异步FIFO单元，用于将写时钟域的数据传递到读输出端；当拍读出单元，与该异步FIFO单元、该读空信号端和读操作信号端分别连接，用于根据异步FIFO单元的读空信号控制该异步FIFO单元的读使能，以读出数据；该当拍读出单元包括：第一与门、第一寄存器、数据选择器、第二寄存器、非门、第二与门、第二寄存器、第三与门、第四与门、第五与门、或门。上述电路，提高了写时钟域的数据向读时钟域传递的实时性和准确性。
G11C29/00  ,存算一体芯片的纠错装置及方法 [发明],本申请公开一种存算一体芯片的纠错装置，包括：存算阵列，包括行列排列的多个存算单元以及多个备用存算单元；纠错电路，用于将坏点存算单元的地址按列或按行依次映射到备用存算单元的地址；以及根据坏点存算单元的地址将对坏点存算单元的操作替换为对备用存算单元的操作；其中，所述纠错电路还用于根据坏点存算单元映射的备用存算单元的地址将输入数据输入至所述备用存算单元中。本申请还提供一种存算一体芯片的纠错方法，可以将多个坏点存算单元的操作替换为同一备用列或者备用行的备用存算单元中，可以减少备用列或备用行的数量，降低芯片的占用面积以及成本。
G06F1/26  ,固态硬盘电源测试供电控制装置、方法和存储介质 [发明],本发明公开了用于固态硬盘电源测试的供电控制装置、方法和存储介质，装置包括：FPGA模块，所述FPGA模块同时和一个或多个固态硬盘通讯连接，用于获取所述固态硬盘的协议信号，并根据所述协议信号确定对应的协议类型，根据所述协议类型获取对应的输出电压；所述FPGA模块和测试主机通讯连接，且测试主机中运行有至少一种测试脚本，所述FPGA模块用于获取所述测试脚本中的电源测试程序，并基于所述电源测试程序生成电源测试信号。FPGA模块通过协议类型对不同的固态硬盘进行按需供电，来同时满足多类型固态硬盘的电源测试，提高了测试效率。
G11C5/02  ,一种采用BGA96封装的多存储信号复用式SMCP芯片 [发明],本发明公开一种采用BGA96封装的多存储信号复用式SMCP芯片，包括：96球设计的PCB基板、设于所述PCB基板上的DDR3SDRAM、SPI NAND FLASH、第一电阻阵列及第二电阻阵列，所述SPI NAND FLASH借助所述第一电阻阵列和第二电阻阵列与DDR3SDRAM建立引脚共用，以完成封装。本发明的SMCP芯片利用现有的BGA96封装，可以向上兼容现有的电路板设计，做到引脚最少，芯片合二为一，有效节省了空间，降低了成本，提高了EMI性能效果。
G11C7/10  ,伪多端口存储器、访问存储器阵列的方法及存储器阵列 [发明],本发明提供了伪多端口存储器、访问存储器阵列的方法及存储器阵列。其中，本发明提供的存储器阵列，可包括：多个分层位线，每个所述分层位线包括：第一位线，布线在第一层金属层上；第二位线，布线在与所述第一层金属不同的第二层金属上；多个存储器单元，所述多个存储器单元包括：第一组存储器单元，与所述分层位线的所述第一位线耦接；第二组存储器单元，与所述分层位线的所述第二位线耦接；所述第一组存储器单元和所述第二组存储器单元位于同一列。
G11C13/00  ,非易失性存储器设备以及对应的操作方法 [发明],本公开的实施例涉及非易失性存储器设备以及对应的操作方法。在非易失性存储器设备中，提供有存储器扇区。存储器扇区包括水平布置的多个瓦片。每个瓦片包括内布置在水平字线和竖直位线中的多个存储器单元。预解码器被配置为接收经编码的地址信号集，以产生预解码信号。中央行解码器被布置为与多个瓦片对齐，接收预解码信号，并且产生用于驱动字线的电平移位上拉驱动信号和电平移位下拉驱动信号。第一缓冲器电路被布置在每个瓦片的第一侧上。第一缓冲器电路中的每个被耦合到相应字线，接收电平移位上拉驱动信号和电平移位下拉驱动信号，并且根据接收到的信号的值来选择性地上拉或下拉相应字线。
G11C29/56  ,一种固态硬盘的筛选测试台 [发明],本申请实施例提供一种固态硬盘的筛选测试台，涉及固态硬盘检测领域。一种固态硬盘的筛选测试台包括：工作台，以及安装在工作台上端对固态硬盘进行筛选测试的输送台，输送台将工作台输送至一端的检测单元进行检测，检测单元布置在工作台的上表面，输送台旋转将固态硬盘旋转至检测单元下端，可通过两侧的皮带带动旋转头进行旋转，通过内部的螺纹孔带动内部安装的螺纹部下降，固定杆推动下端的压制架下降，将下端的固态硬盘固定住，便于一侧的测试插座插到固态硬盘的连接处，进行性能检测，避免固态硬盘移动影响检测，定位更加准确。
G06F11/10  ,一种存储访问控制系统、方法、芯片及存储介质 [发明],本申请公开了一种存储访问控制系统，其至少包括：坏片检测模块、编码选择器、第一ECC编码器及第二ECC编码器、分组器、解码选择器、第一ECC解码器及对第二ECC解码器、字节选择器以及读写控制模块，可以在SDRAM正常和出现坏片时，采用不同的ECC编码器和ECC解码器对读写数据进行处理。相应地，本申请还提供了相应的方法、芯片及存储介质。实施本申请，可以在存在SDRAM坏片时，不影响对存储的读写访问，可以提高数据的安全性，以及降低维护成本。
G11C7/16  ,一种养殖场的节能型音乐播放器 [发明],本发明公开了一种养殖场的节能型音乐播放器，包括养殖场本体，所述养殖场本体内底部的等间距固定安装有基板，且基板上方固定连接有压电陶瓷，并且压电陶瓷上方设置有压板，同时压板上方设置有有横板；所述养殖场本体左侧转动连接有门板；还包括；所述横板上表面固定连接有弹簧，且弹簧上端固定连接滑板；所述压板上表面固定连接有连接杆，且连接杆设置有两组，并且连接杆滑动设置在横板内，同时连接杆上端固定连接有滑板。该养殖场的节能型音乐播放器通过压电陶瓷与基板配合可产生的电流，再通过电源线使得电流可存入蓄电池内，通过蓄电池可对播放器本体与驱动电机提供能源，以此使得该播放器本体可节能使用，有利于减少养殖物的养殖成本。
G06F11/10  ,一种数据刷洗控制方法、DDR控制器和片上系统 [发明],本申请公开了一种数据刷洗控制方法、DDR控制器和片上系统，该方法包括：当寄存器接收到刷洗使能指令时，寄存器将刷洗使能指令发送给刷洗模块；刷洗模块根据刷洗使能指令，生成针对目标存储空间中的各个地址空间的读请求，并向命令队列连续发送读请求；命令队列将读请求发送给目标存储空间中的各个地址空间，以使地址空间根据读请求返回读数据。本方案在接收到刷洗使能指令时，对目标存储空间中的各个地址空间连续发送读请求，以根据返回的读数据进行刷洗操作。本方案连续向命令队列发送读请求，使得整个目标存储空间的刷洗过程仅需使能指令触发一次即可自动执行，后续无需软件介入，提高了操作效率。
G11C11/412  ,具有存内布尔逻辑运算功能的存储电路及其模块、芯片 [发明],本发明涉及具有存内布尔逻辑运算功能的存储电路及其模块、芯片。存储电路包括两个存储单元、运算电路。运算电路包括NMOS晶体管N5、N6、N11、N12。N5的栅极电连第一存储单元的一个存储节点，而源极电连N11的源极、漏极电连N6的漏极并形成运算输出节点。N6的栅极电连第一存储单元的另一个存储节点，而源极电连N12的源极。N11的漏极、N12的漏极分别电连第二存储单元的两个存储节点，N11、N12的栅极分别受控于使能信号。本发明通过利用原有的两个存储单元设计分离控制的一组信号接口，做到同一个电路结构可以输出两种不同的逻辑信号，因而能耗低、运算灵活。
G11C11/413  ,一种激活预充电反馈电路和存储器 [发明],本公开的实施例提供一种激活预充电反馈电路和存储器，激活反馈模块，接收激活触发信号和激活库地址，根据激活触发信号和激活库地址，生成库激活反馈信号；预充电反馈模块，接收预充电触发信号和与预充电触发信号对应的预充电库地址，根据预充电触发信号和预充电库地址，生成库预充电反馈信号；信号产生模块，接收库激活反馈信号或库预充电反馈信号，在接收到库激活反馈信号和与库激活反馈信号对应的存储库的预充电信号时，输出与库激活反馈信号对应的存储库的预充电触发信号至预充电反馈模块，以及，在接收到库预充电反馈信号和与库预充电反馈信号对应的存储库的激活信号时，输出与库预充电反馈信号对应的存储库的激活触发信号至激活反馈模块。
G11C29/08  ,固态硬盘功耗状态转换测试方法、装置、设备及存储介质 [发明],本发明公开了一种固态硬盘功耗状态转换测试方法、装置、设备及存储介质，其方法包括：当检测到固态硬盘的空闲时长达到第一空闲时长时，根据所述第一转换延迟时限进行测试处理得到第一测试结果；根据第一测试结果转换固态硬盘相应的功耗状态，并记录预设测试时间内相应的功耗状态的转换次数；当检测到空闲时长达到所述第二空闲时长时，根据第二转换延迟时限进行测试处理得到第二测试结果；根据第二测试结果进行转换相应的功耗状态，并记录预设测试时间内相应的功耗状态的转换次数。本发明实现了根据不同的测试结果转换不同的功耗状态，且通过测试处理缩短了固态硬盘的功耗状态测试时间进而提高了测试效率，并形成了日志文件以供后续问题追溯。
G11C29/08  ,一种存储设备数据丢失测试方法、装置、介质及设备 [发明],本发明涉及存储设备测试技术领域，公开了一种存储设备数据丢失测试方法，包括：根据第一数据写入参数向所述存储设备的第一存储单元写入第一数据，所述第一数据写入参数包括第一数据的大小、类型、位置以及执行测试步骤的次数；对写入第一数据后的所述存储设备执行下电操作；读取下电后存储设备的第一存储单元中的第二数据；获取所述第一数据与所述第二数据之间的差异数据作为丢失数据。本发明解决现有方法无法自动化获取写XLC block时丢失最大数据量的问题。
G11C11/4074  ,一种存储器及补偿方法 [发明],本发明公开了一种存储器及补偿方法，涉及半导体技术领域。本发明包括补偿单元，包括控制模块，以及与所述控制模块连接的补偿模块，所述控制模块包括带有转换开关的灵敏放大器，所述补偿模块接入线性稳压器电源提供的补偿电压。本发明的有益效果：本方案在每个控制模块里面增加一个或者两个NMOS管器件的基础上可以同时解决电荷泵抬升漏电的问题以及存储器位线选择器TDDB使用寿命的问题，从而得以解决铁电存储器小尺寸的CMOS工艺兼容的问题，在不用增加特殊工艺的情况下存储器的性能还得以保证。
G01N1/10  ,一种绝缘油取样装置和控制方法 [发明],本发明公开了一种绝缘油取样装置和控制方法，本发明包括箱体内部设置有净化箱和置物空间；箱体内部横向方向上设有将置物空间分为第一置物空间和第二置物空间的分隔板；第一置物空间内设置有取样机构，第二置物空间内部设置有储油罐；取样机构分别与储油罐和净化箱连接，取样机构的输入端穿设箱体的侧板与取样口连接；箱体上设置有智能模块；智能模块包括控制模块、语音合成模块、存储模块、播放器模块和用户界面模块；控制模块分别与语音合成模块、存储模块、播放器模块、用户界面模块、移动机构和取样机构电性连接。解决了现有的实操培训存在安全隐患的技术问题。本发明能够确保取样人员在操作时能按照标准操作，错误时能及时纠正。
G11C11/418  ,一种电流域8TSRAM单元及动态自适应量化的存算电路 [发明],本发明属于集成电路技术领域，具体涉及一种电流域8TSRAM单元、一种动态自适应量化的存算电路、CIM电路及其芯片。其由2个PMOS管P1～P2，6个NMOS管N1～N6构成；其中，P1、P2、N1～N4构成经典的具有两个存储节点Q和QB的6T存储单元；N5的栅极和漏极与N6的源极相连；N5的源极接信号线NIN；N6的栅极接存储节点Q；N6的漏极接计算位线CBL；所述6T存储单元用于实现数据读写保持功能；N5和N6构成乘法运算部分。自适应乘累加电路中采用了8TSRAM单元，并配置了可以随运算结果自适应调整的采样电流生成电路和参考电流生成电路；以保证输出的表征运算结果的计算电流保持稳定。本发明解决了现有CIM电路方案的性能和能耗难以均衡的问题。
G11C11/4078  ,一种基于自激活阻变器件的物理不可克隆函数的实现方法 [发明],本发明公开一种基于自激活阻变器件的物理不可克隆函数的实现方法，属于半导体(semiconductor)和CMOS混合集成电路技术领域。本发明利用自激活忆阻器件同时具有优异的存储特性和选择特性，只有在达到阈值电压时，才对器件进行写入、擦除和读取的操作。本发明无需集成晶体管即可抑制串扰和泄漏电流问题，可靠性高，集成潜力大，因此可有效提升物理不可克隆函数的安全性和可靠性。
G11C7/22  ,半导体系统 [发明],一种半导体系统，包括：发送器，被配置为基于矩阵E通过多个信道输出多个数据作为多个数据输入/输出信号；以及接收器，被配置为通过基于矩阵D差分放大通过多个信道接收的多个数据输入/输出信号来生成多个数据，其中，矩阵E和矩阵D的所有分量都是整数，矩阵D和矩阵E的乘积矩阵是对角矩阵，矩阵D的每行的分量之和为0，矩阵D的每列的分量的绝对值之和小于或等于阈值。
G06F3/16  ,一种基于麦克风的交互方法及装置 [发明],本申请实施例公开了一种基于麦克风的交互方法及装置，应用于电子设备，所述电子设备包括第一麦克风、第二麦克风，所述第一麦克风与所述第二麦克风位于所述电子设备的不同位置，所述第一麦克风与所述第二麦克风之间的距离大于指定距离；所述方法包括：检测用户与所述电子设备之间的目标距离；在所述目标距离大于第一预设距离时，通过所述第一麦克风获取用户在预设时间段的第一音频信号；通过所述第二麦克风获取所述用户在所述预设时间段的第二音频信号；根据所述第一音频信号和所述第二音频信号确定第三音频信号，保存所述第三音频信号。采用本申请实施例可以提升麦克风的录音效果。
G11C29/36  ,闪存芯片老化测试方法、装置、设备及介质 [发明],本发明实施例提供了一种闪存芯片老化测试方法、装置、设备及介质，该方法包括：接收用户操作指令，根据用户操作指令从预设的测试模式库中获取目标测试模式；从预设的常驻内存中获取与目标测试模式对应的内存块；根据目标测试模式及用户操作指令中的单个写入文件参数在闪存芯片中创建第一目标文件；将内存块中存储的数据信息按预设的单位数据量依次写入第一目标文件，得到第二目标文件；对第二目标文件进行校验得到校验结果；若校验结果为校验成功，则释放常驻内存并获取下一目标测试模式以持续对闪存芯片进行老化测试。本发明实施例可基于目标测试模式对闪存芯片进行测试，能最大限度模拟用户的读写操作，提高测试效率和测试结果的可靠性。
G11C29/08  ,一种基于固态硬盘现代待机的测试方法及测试平台 [发明],本发明提出了一种基于固态硬盘现代待机的测试方法及测试平台，其通过模拟实际使用场景下的待机操作，更加准确的评估固态硬盘现代待机的性能，完善了对于固态硬盘现代待机的测试方法，其特征在于：所述测试方法包括以下步骤：步骤1、搭设测试环境；步骤2、检查固态硬盘是否具备现代待机的能力；步骤3、在固态硬盘上安装操作系统和测试程序，并将固态硬盘与主机模块连接；步骤4、通过控制模块设置测试参数；步骤5、执行测试程序；步骤6、通过数据采集模块记录每次测试采集到的测试数据，并进行整理和分析；步骤7、结束测试，进行性能评估。
G11C19/28  ,显示装置、栅极驱动电路、移位寄存单元及其驱动方法 [发明],本申请公开了一种显示装置、栅极驱动电路、移位寄存单元及其驱动方法。移位寄存单元包括输入子电路，与信号输入端、第一时钟信号端以及第一节点连接；第一控制子电路，与第一电源信号端、第二时钟信号端、第一节点以及第二节点连接；第二控制子电路，与第一电源信号端、第一节点以及第二节点连接；第三控制子电路，与第一电源信号端、第二时钟信号端、第一节点以及第二节点连接；第一输出子电路，与第一电源信号端、第二时钟信号端、第一节点、第二节点以及第一信号输出端连接；第二输出子电路，与第二电源信号端、第三时钟信号端、第一节点、第二节点以及第二信号输出端连接。本申请能够同时输出高电平信号及低电平信号，有效的驱动像素电路。
G06F30/337  ,灵敏放大器及其灵敏度增强方法、存储器及电子设备 [发明],本申请涉及一种灵敏放大器及其灵敏度增强方法、存储器及电子设备，属于集成电路领域。该灵敏放大器包括：灵敏放大电路，被配置为将输入的差分信号的电压差放大到可被识别的逻辑0或逻辑1；调节电路，与所述灵敏放大电路连接，所述调节电路被配置为增强所述灵敏放大电路的灵敏度。本申请通过增设调节电路来增强灵敏放大电路的灵敏度，从而可以提高灵敏放大器的响应速度，以及还可以降低对输入差分电压的高需求。
G09G3/20  ,移位寄存器单元及其驱动方法、栅极驱动电路、显示装置 [发明],提供了一种移位寄存器单元及其驱动方法、栅极驱动电路、显示装置，属于显示技术领域。其中，前级驱动电路可以控制第一电源端或第二电源端与前级输出端导通，向前级输出端传输前级信号。后级控制电路可以基于前级信号和输出控制端提供的输出控制信号，控制前级输出端或输出控制端与耦接像素的后级输出端导通，且在控制输出控制端与后级输出端导通时，传输的输出控制信号的电位大于等于第一电源端提供的第一电源信号的电位。如此，可以使得在前级信号的电位接近第一电源信号的电位但出现中间电位的台阶异常时，直接将传输至像素的信号的电位控制为接近第一电源信号的电位，消除台阶异常，确保输出稳定性较好，进而确保显示效果较好。
G11C7/06  ,灵敏放大器感知失调电压方向的补偿方法、系统及设备 [发明],本发明公开灵敏放大器感知失调电压方向的补偿方法、系统及设备，涉及半导体存储器技术领域。预充电模块的第一端连接电源输入电源电压，第二端输入预充电信号；接入预充电信号后进入工作状态将输出电压重置为电源电压；放大模块根据位线的电压差确定失调电压方向并放大位线的电压差形成输出电压；失调信息存储模块在确定失调电压方向后根据输出电压得到失调电压方向控制信号；补偿模块根据失调电压方向控制信号补偿电荷转移量，得到补偿后的失调电压；补偿模块的输入端与失调信息存储模块的输出端连接。本发明实现了在不大幅增加时序复杂度和电路面积的前提下，降低灵敏放大器的失调电压，增强SRAM的读出可靠性。
G11C16/16  ,一种数据写入方法、处理器、储存器及系统 [发明],本申请涉及一种数据写入方法、处理器、储存器及系统，属于数据处理技术领域，数据写入方法包括读取储存器的每个擦除单元中当前存储的已存储数据；识别待写入储存器中每个擦除单元的目标数据；将所述已储存数据和所述目标数据进行比对，生成比对结果；向储存器发送与比对结果相对应的控制指令；通过对擦除操作必要性的验证，即若根据比对结果，储存器对该擦除单元可以不进行擦除操作且能够将目标数据直接写入擦除单元中时，减小执行擦除操作的次数，从而节省擦除操作所需的时间。本申请具有提升数据写入储存器中的速度的效果。
G11C5/14  ,用于NVM存储器的电荷泵驱动电路、电荷泵链式系统 [发明],本申请公开一种用于NVM存储器的电荷泵驱动电路、电荷泵链式系统，其中，电荷泵驱动电路，包括第一电荷泵、第二电荷泵、辅助供电通路、控制电路和输出检测电路，所述输出检测电路的输入端与所述第一电荷泵的输出端相连接，所述输出检测电路的输出端与所述控制电路的输入端相连接，所述控制电路的输出端与所述辅助供电通路的输入端相连接，所述辅助供电通路的输出端分别与第一电荷泵的输出端和第二电荷泵的输出端相连接以形成链式结构，用于控制第二电荷泵对第一电荷泵进行辅助供电。
G11C5/06  ,可调节延时装置和存储器 [发明],本申请涉及一种可调节延时装置和存储器。所述装置包括：延时主体模块，用于对输入的第一信号延时第一时间后，输出第二信号；连接在所述延时主体模块输出端的延时调节模块，用于根据延时需求接收对应的延时信号对所述第二信号延时第二时间后，输出第三信号。采用本方法能够解决现有技术中进行读写延时操作时时间调节方式繁琐的问题，实现了读写过程的可调节延时，提高了延时时刻的精确度。
G06F7/52  ,两字节乘法电路及其任意位宽为2次幂的乘法电路与芯片 [发明],本发明涉及两字节乘法电路及其任意位宽为2次幂的乘法电路与芯片。所述两字节乘法电路包括四个与门电路和两个半加器电路。每个半加器电路包括三个PMOS晶体管和三个NMOS晶体管。半加器电路结构在仅用六个晶体管的情况下能达到全摆幅输出。在四个门电路模块和两个半加器电路模块组合下，完成一个2bit乘法器电路设计，同时两字节乘法电路可根据不同位宽乘法运算的需要进行不同电路的组合设计，通过配置加法器和移位器，使得运算器进行任意位宽为2次幂的乘法，可以避免高位运算的大体积的乘法器，可以实现数据位宽的灵活调节，进而实现更多复杂数据的运算，同时降低芯片运行功耗，使运算效率大大提高。
G06F9/30  ,一种存储设备及擦除指令的处理方法 [发明],本发明提供了一种存储设备及擦除指令的处理方法，包括：闪存块；缓存块，用以存储历史执行任务数据，所述历史执行任务数据包括历史序号、历史起始逻辑地址以及历史结束逻辑地址；以及主控器，通信连接于所述闪存块、所述缓存块，用以响应于主机的当前擦除指令，生成当前执行任务数据，所述当前执行任务数据包括当前序号、当前起始逻辑地址以及当前结束逻辑地址；其中，所述主控器还用以根据所述当前序号与所述历史序号的比较结果，以对所述历史执行任务数据进行更新。通过本发明提供的一种存储设备及擦除指令的处理方法，能够提升重复且非4KB对齐的擦除指令的处理效率。
G11C16/34  ,芯片及电子设备 [发明],本申请实施例提供一种芯片及电子设备，涉及集成电路技术领域。芯片电连接电源模块，芯片包括指令运算单元、时钟生成单元、频率决策单元、电压调整控制单元及可编程升压单元。指令运算单元电连接时钟生成单元、频率决策单元及可编程升压单元，时钟生成单元电连接可编程升压单元，电压调整控制单元电连接时钟生成单元、频率决策单元及可编程升压单元，可编程升压单元电连接电源模块。可编程升压单元用于：根据电压调整控制单元的升压控制信号和时钟生成单元的目标时钟信号，将指令运算单元的当前电压升高至目标电压。指令运算单元用于：基于目标电压和目标时钟信号工作。由可编程升压单元向指令运算单元供电，由此提高电压调节速率。
G11C11/16  ,磁存储器件参数读取电路及电子设备 [发明],本发明涉及一种磁存储器件参数读取电路及电子设备，该读取电路包括：开关电路、第一充放电元件、第二充放电元件、第一整形电路、第二整形电路与相位检测电路，开关电路用于连接第一磁存储器件与第二磁存储器件，第一磁存储器件与第二磁存储器件的磁化状态相反，且为磁性存储阵列中的一个互补单元；开关电路用于控制第一充放电元件与第二充放电元件充电，或者通过互补单元放电；第一整形电路与第二整形电路分别用于将第一充放电元件与第二充放电元件的端电压整形为迅速变化的第一电压信号时域波形与第二电压信号时域波形，并经相位检测电路检测相位差后，输出与器件参数对应的可靠的读出结果。本发明提高了读取结果可靠性，且结构较简单。
H10N70/00  ,一种阳极氧化制备复合阻变层非易失性忆阻器的方法 [发明],本发明属于微纳器件和电化学技术领域，涉及一种阳极氧化制备复合阻变层非易失性忆阻器的方法。制备方法为：在基片上沉积惰性金属底电极，随后沉积不同种类的复合金属层并将其放置在电解液中进行氧化来生成部分氧化的氧化物阻变层；最后在顶部沉积金属顶电极来制备出具有复合阻变层结构的忆阻器。本发明采用阳极氧化技术来制备忆阻器，不仅提高了制备效率，简化了制备过程；还在阳极氧化单层氧化物的基础上将复合氧化物阻变层概念引入，通过合理的工艺来制备出具有优异的稳定循环性能的非易失性忆阻器。本发明提供的一种阳极氧化辅助制备复合阻变层忆阻器的方法，其制备的复合阻变层忆阻器有望应用于大脑突触功能的模拟以及非易失性存储等领域。
B65G47/90  ,一种计算机内存条老化测试系统 [发明],本发明涉及计算机内存条技术领域，具体为一种计算机内存条老化测试系统。包括工作板、支撑板、恒温加热器，所述支撑板的顶部固定安装有上料装置，上料装置包括有动力机构、移动机构和上料机构。本发明主要通过动力机构、移动机构和上料机构实现自动上料下料，主要是在动力机构的动力下，带动移动机构进行旋转移动，与移动机构连接的上料机构也跟着随之一起移动，上料机构在移动的时候进行夹持和松开从而实现对内存条的拿取和放置，从而实现自动上料下料，减少人力资源的浪费。
G11C5/02  ,一种存储区块机构、存储系统及其加工方法和布局方法 [发明],本发明涉及半导体技术领域，特别是涉及一种存储区块机构、存储系统及其加工方法和布局方法，其包括，存储单元阵列区块，以及，板线驱动器，与存储单元阵列区块对应设置；以及，触点，与板线驱动器对应连接，并与对应的存储单元阵列区块连接，通过每个存储单元阵列区块与每个板线驱动器一一对应设置，并通过板线连接，可以放宽对密集布线的要求，解决密集布线影响良率的问题，并且使得走线长短一致，确保存储单元阵列区块驱动性能一致，并通过该方案，0.8μm的工艺节点也可以做到，降低了制造难度和制造成本。
G11C29/56  ,一种存储芯片的测试系统及测试方法 [发明],本发明涉及静态存储技术领域，特别涉及一种存储芯片的测试系统及测试方法。测试系统包括：通用串口总线模块，用以与主机之间进行数据传输；存储模块，用以存储主机写入的测试系统映像文件；内存模块，用以运行测试系统映像文件中的测试程序；多个芯片测试座，用以安装待测芯片；中央处理模块，用以调节芯片测试座周围的环境温度，调节待测芯片输入时钟信号的延迟值，并向待测芯片写入测试数据，收集待测芯片上反应的响应数据，以检测待测芯片的兼容性能；以及电源模块，用以对芯片测试座和中央处理模块供电。本发明可快速高效的筛选出兼容性能良好的存储芯片。
G11C29/54  ,存储控制器内建自测试的系统 [发明],本申请涉及存储器领域，公开了一种存储控制器内建自测试的系统，包括内建自测试控制器、存储控制器、物理层接口和存储颗粒，执行如下操作：测试数据选取管脚和数据管脚，依次向指定地址写入数据0、1、10的交替、10的交替并读取数据，确定数据选取管脚或数据管脚的错误位置；测试数据掩码，向指定地址写入数据0并刷新数据，写入数据10的交替，遍历掩码并读取数据，确定数据掩码的错误位置；测试地址管脚，向所有行的指定列写入数据10的交替并读取每一行指定列的数据，确定地址管脚的错误位置；测试时钟和复位信号；测试存储颗粒；生成测试结果报告。本申请可以简化用户自检操作，加快自检速度，实现快速准确的量产测试。
G11C16/14  ,具有“分压”类型架构的EEPROM存储器类型的设备 [发明],本公开的实施例涉及具有“分压”类型架构的EEPROM存储器类型的设备。非易失性存储器设备具有“分压”架构，并且包括由存储器单元组在每个行上形成的存储器字列。针对存储器字的存储器单元的所有状态晶体管由控制元件进行栅控。同一行的所有控制元件由第一控制信号来控制，第一控制信号由第一行控制电路响应于针对被选择的行输出的置位‑复位(SR)锁存输出信号而生成。为了在存储器字中写入数据片段，第一行控制电路向第一控制信号赋予与第一控制信号的第一逻辑状态相对应的擦除电压，然后赋予与第一控制信号的第二逻辑状态相对应的编程电压，但在对存储器字进行擦除和编程之间并不修改针对被选择的行的锁存器输出信号的状态。
H10B43/27  ,半导体器件和包括其的电子系统 [发明],本公开涉及半导体器件和包括其的电子系统。该半导体器件包括：多个栅电极，在基板上在垂直方向上彼此间隔开；多个沟道结构，分别穿透多个栅电极并且在垂直方向上延伸，每个沟道结构包括沟道层和栅极绝缘层，沟道层具有第一氧化物半导体沟道层和第二氧化物半导体沟道层的堆叠结构，第一氧化物半导体沟道层和第二氧化物半导体沟道层具有不同导电性，栅极绝缘层设置在沟道层与所述多个栅电极中的每个之间；以及多条位线，设置在所述多个沟道结构上并且分别连接到所述多个沟道结构，栅极绝缘层、第一氧化物半导体沟道层和第二氧化物半导体沟道层被依次设置。
G11C11/406  ,装置、操作方法、存储器装置和CXL存储器扩展装置 [发明],提供了装置、存储器控制器的操作方法、存储器装置和计算快速链路存储器扩展装置，都用于管理行锤击。装置包括存储器装置和存储器控制器，存储器控制器被配置为基于输入行地址来检测行锤击攻击模式的模式大小和行锤击地址的行分布，根据行分布的类型来确定是否执行刷新管理，以及对于与模式大小对应的L次访问，向存储器装置提供刷新管理命令和目标行地址，其中，L是大于或等于1的整数。
G11C16/10  ,一种原位加热封装芯片烧录座 [实用新型],本实用新型涉及芯片烧录领域，特别是涉及一种原位加热封装芯片烧录座，包括烧录底座、烧录上翻盖及芯片加热装置；所述芯片加热装置包括上部加热组件及下部导热组件；所述上部加热组件由内向外依次包括固定件、加热件及上表面导热片；所述上部加热组件通过所述固定件连接于所述烧录上翻盖；所述下部导热组件包括下表面导热片及导热连接件；当所述烧录上翻盖与所述烧录底座合上时，所述导热连接件与所述上表面导热片接触。本实用新型提升了烧录座的加热均匀性，在不增加电路复杂度、不影响工作稳定性的前提下，提升了所述原位加热封装芯片烧录座的温度均匀性，提升烧录效果。
G11C29/56  ,一种闪存芯片测试机 [实用新型],本实用新型提供一种闪存芯片测试机，涉及芯片测试机领域，包括：测试机台和闪存芯片，所述测试机台的顶端通过螺丝锁紧固定有一处测试电路板，且测试机台的顶端后侧位置竖撑安装有一处显示装置；所述测试电路板上固定设置有一处矩形结构的定位卡槽，且定位卡槽的前侧呈开口结构；所述测试电路板的顶端位于定位卡槽内侧的部分上固定设置有一处对接台，推板向前推移可将闪存芯片从定位卡槽中轻松的推出卸料，且通过推杆可方便对推板实施推移驱动，进而本实用新型，通过定位卡槽中内置的推板对闪存芯片实施推出卸料，相较于现有技术中直接依靠手指对测试完成后闪存芯片实施取卸的操作，对闪存芯片的取卸较为方便简单且高效。
H04L67/12  ,一种以DNA为信息载体的生物纳米物联网系统 [发明],本发明公开了一种以DNA为信息载体的生物纳米物联网系统，包括：生物纳米传感模块：负责感知和采集体内活体信息。DNA信息存储模块：负责将采集到的体内信息转化为DNA序列，并在DNA上进行编码和存储。DNA分子通信模块：负责将存储在DNA上的信息进行传输和通信。纳米物联网组网模块：负责将多个节点连接起来，形成一个纳米物联网系统。数据处理和智能计算模块：负责对采集到的信息进行处理、分析和智能计算。本发明的优点是：应用广泛，容量大，传输速度快，高度稳定性，高度生物相容性，具有多种功能。
G11C29/56  ,一种自动化SSD硬盘测试系统 [发明],本发明公开了一种自动化SSD硬盘测试系统，包括主机，所述主机连接有cell单元，所述cell单元连接有BP板，所述BP板连接有硬盘，所述主机的位置连接浏览器系统，所述主机内部包括http服务器、日志系统、host监测系统、cell监测系统、数据库、rabbitmq系统、rabbitmq消费线程、chamber监测系统与redis系统，所述浏览器系统的输出端与主机的输入端进行连接。本发明所述的一种自动化SSD硬盘测试系统，通过B/S架构设计，是用户端不需要额外安装客户端程序，减少了后期升级维护的成本，通过多线程设计，加入了对系统的全面监测，提高了系统的稳定性，多个cell多个硬盘同时测试时，多线程对测试log的并发处理，提高了测试的效率。
G16H15/00  ,一种基于音频采集设备的检查报告自动生成系统 [发明],本发明公开了一种基于音频采集设备的检查报告自动生成系统，包括录音采集模块、语音识别模块、自然语言处理模块、标准化与格式化模块、医生确认模块、报告生成模块及报告上传模块，所述录音采集模块用于对医患交流过程进行录音，所述语音识别模块用于对录音进行语音识别，转化成文本数据，所述自然语言处理模块用于对文本数据进行分析处理，输出检查结果，所述标准化与格式化模块用于对检查结果进行标准化和格式化处理，以便于后续医生对数据分析和诊断，所述医生确认模块用于对标准化和格式化后的检查结果进行调整确认，所述报告生成模块用于将医生调整确认好的检查结果生成检查报告，所述报告上传模块用于将检查报告上传至电子病例系统。
G11C29/56  ,一种多比特错误处理方法、装置、服务器及存储介质 [发明],本发明涉及数据存储领域，公开了一种多比特错误处理方法、装置、服务器及存储介质，该方法包括：当检测到CPU读取的指令发生多比特错误时，触发CPU中断，并再次读取当前指令；进行校验，并判断是否校验失败；若校验失败，则确定多比特错误发生的函数区域和错误次数；基于多比特错误发生的函数区域和错误次数，对存储器进行重新编译；将重新编译后存储器中的当前指令发送至CPU指令寄存器中，以使运行该指令，本发明通过在检测到多比特错误时读取指令，对指令进行校验，以确定多比特错误的函数区域和错误次数，并对存储器进行重新编译，以保证服务器正常运行，从而保证数据的安全性。
G11C29/56  ,测试方法、装置和计算机设备 [发明],本申请涉及芯片测试技术领域，尤其涉及一种测试方法、装置、计算机设备、存储介质和计算机程序产品。所述测试方法包括：接收配置指令；根据配置指令，从预存的测试案例中确定出至少一个目标测试案例；测试案例包括硬件测试案例和软件测试案例；当目标测试案例包含硬件测试案例时，输出第一控制指令以将待测试存储器卡移动至硬件测试案例对应的目标测试位置进行测试，通过该种设置，以多维度全方位的覆盖存储器卡的相关测试内容，提供更全面的、可挑选的测试案例，使得测试过程高度自动化，提高了存储器卡的测试效率，减少了测试人员的工作量。
G11C29/00  ,擦除干扰检测方法、修复方法、装置、芯片及电子设备 [发明],本发明涉及存储芯片技术领域，具体公开了一种擦除干扰检测方法、修复方法、装置、芯片及电子设备，其中，检测方法包括步骤：在芯片完成上电后的首次擦除操作中，基于全地址检测进行擦除干扰检测；在芯片完成上电后的非首次擦除操作中，基于随机检测或轮询检测进行擦除干扰检测；该检测方法在芯片完成上电后的首次擦除操作中便进行擦除干扰的全地址检测以对存在擦除干扰问题的存储单元进行擦除干扰修复，能将芯片中因该擦除轮次及掉电前擦除行为产生的所有存在擦除干扰现象的存储单元检测出来以进行及时修复，能有效提高擦除干扰检测的可靠性、准确性。
G01R31/28  ,一种存储器芯片用的测试装置及方法 [发明],"本发明涉及一种存储器芯片用的测试装置及方法,包括：测试台，测试台的顶部开设有转动槽，转动槽的内部转动安装有测试转盘，测试转盘上开设有多个芯片槽，测试转盘外周侧开设有活塞管，活塞管上安装有活塞杆。本发明通过启动液压缸带动上盖板向下移动，当其向下移动到与活塞杆接触时下压活塞杆向活塞筒内部移动，此时从连接管对芯片槽内进行吹气，实现自动吹气清洁效果，当上盖板移动至导杆位置时，导杆插入到连接槽内，伸缩块向伸缩槽内部移动，并且脱离连接孔，转动板绕着铰接点进行转动，第三弹簧复位让活塞杆插入到插槽内，此时活塞杆将芯片槽内的空气孔连接管中抽入到活塞筒内，芯片槽内处于一个相对真空的环境，此时对芯片进行测试。"
G06F40/58  ,一种日语口语交流装置 [实用新型],本实用新型涉及翻译机技术领域，提供一种日语口语交流装置，包括翻译机，翻译机外壁一侧设置有第一录音口，第一录音口底部设置有语音集中机构；语音集中机构包括在翻译机底部连通安装的导线、在导线另一端连通安装的第二录音口。本实用新型通过在翻译机一侧设置有语音集中机构，当操作者在安静的环境中使用时，操作者可以按下按键，对准第一录音口进行录音和交流，反之当操作者拿持翻译机在嘈杂的环境中使用时，操作者可以打开语音集中机构中喇叭罩，并对准喇叭罩内部的第二录音口进行录音和交流，保证在录音和交流过程中不会参入其他语音，从而造成翻译的语音不准确。
G11C29/56  ,一种基于ATE的FLASH PROM的测试装置 [实用新型],本实用新型涉及芯片测试技术领域，具体涉及一种基于ATE的FLASH PROM的测试装置，其包括：测试基板，所述测试基板设有芯片连接座，所述芯片连接座适配有测试芯片，所述测试基板两侧分别固定设有与所述芯片连接座电性连接的J2连接器和J3连接器；所述J2连接器与所述芯片连接座之间电性连接有光耦和FPGA芯片；所述芯片连接座电性连接有电阻和电容；所述测试基板通过所述J2连接器和所述J3连接器与ATE测试机连接，并且所述J2连接器设有电能设置引脚，所述电能设置引脚包括A1、A2、A3。本实用新型通过改进的测试基板简化了SM32PFS48的测试过程，降低测试环境的开发和成本满足测试并比高测试速度和精度。
G11C11/406  ,存储器管理方法、存储器存储装置及存储器控制电路单元 [发明],本发明提供一种存储器管理方法、存储器存储装置及存储器控制电路单元。所述方法包括：检测可复写式非易失性存储器模块的状态；根据第一条件与第二条件决定是否对所述可复写式非易失性存储器模块执行数据刷新操作。第一条件与可复写式非易失性存储器模块中的第一实体单元有关。第二条件与可复写式非易失性存储器模块中的多个第二实体单元有关。数据刷新操作用以在可复写式非易失性存储器模块中更新数据，以降低数据的比特错误率。由此，可提升存储器存储装置的操作稳定性。
G11C29/56  ,一种快闪存储器测试设备及测试方法 [发明],本发明提供了一种快闪存储器测试设备，包括机体、测试部件、抓取部件、物料存储部件和设置在所述机体上的控制部件，所述测试部件、抓取部件、物料存储部件均受控于所述控制部件，所述物料存储部件包括若干放置盒，设置在放置盒的升降器，所述放置盒上层叠放置有多个用于放置快闪存储器的料盘，所述升降器可驱动所述放置盒带动所述料盘升降，若干所述放置盒分别形成原料区、放料区和空盘区。本测试设备达到了自动测试和自动分类的目的，提高了测试效率，降低了闪速存储器在测试损坏的风险，且有效减少人为干预，在设备自动化运行下，进一步的提高生产效率以及良率，具有良好的测试效果。
G11C16/30  ,翻转控制电路、存储电路及存储器 [发明],本申请公开了一种翻转控制电路、存储电路及存储器，该翻转控制电路包括放大模块和电平翻转模块，放大模块用于在存储电路执行写操作时，响应于高电平的使能信号将第一互补位线对中的第一左位线由执行读操作时的高电平下拉至低电平、以及将第一互补位线对中的第一右位线由执行读操作时的低电平上拉至高电平；电平翻转模块用于根据第一左位线的低电平和使能信号的反相信号将第二互补位线对中的第二左位线由执行读操作时的高电平下拉至低电平。本申请的翻转控制电路结构简单，相较于相关技术中通过牺牲存储器芯片面积来拉低高电平来说，不需要增加放大器的尺寸，在一定程度上减小了芯片面积。
G11C17/18  ,一种EFUSE读写电路 [发明],本发明公开了一种EFUSE读写电路，其包括选通电路、熔丝元件R‑fuse、烧写电流镜、供电电流源、参考电路以及差动灵敏放大器；烧写电源VCC通过选通电路连接烧写电流镜，选通电路根据控制信号对烧写电流镜进行控制，烧写电流镜的输入端连接供电电流源的一个输出端，烧写电流镜的输出端连接熔丝元件R‑fuse和差动灵敏放大器的第一输入端，熔丝元件R‑fuse还连接供电电流源的另一个输出端，参考电路连接差动灵敏放大器的第二输入端，烧写电流镜用于提供恒定的烧写电流来对熔丝元件R‑fuse进行烧写。本发明的EFUSE读写电路具有读写稳定性好、良率高的优点。
G11C5/12  ,紧密耦合的随机存取存储器接口中介裸片 [发明],公开一种紧密耦合的随机存取存储器接口中介裸片。接口中介层重定向且合并堆叠式多个存储器裸片与专用集成电路之间的集成通道和连接，且直接连接到所述存储器裸片和所述专用集成电路。所述接口中介层的无源版本并入有多个路由层，以促进将信号路由到所述堆叠式多个存储器裸片和所述专用集成电路且从所述堆叠式多个存储器裸片和所述专用集成电路路由信号。所述接口中介层的有源版本并入有用于所述堆叠式多个存储器裸片和所述专用集成电路两者的单独物理接口以促进路由。所述接口中介层的所述有源版本可进一步并入有存储器控制器功能、内置自测试电路以及可迁移到有源接口中介层中的其它能力。
G11C7/16  ,一种移动便携式户外音频播放器 [实用新型],本实用新型涉及音频播放器技术领域，具体涉及一种移动便携式户外音频播放器，包括装置主体，所述装置主体外部下侧套设有缓冲装置，装置主体内底部设有伸缩杆，伸缩杆上侧设有电机，电机上螺纹连接有螺纹杆，螺纹杆表面螺纹套设有刹车组件，刹车组件包括滑块和刹车块，所述螺纹杆表面螺纹套设有滑块，滑块内侧设有刹车块。本实用新型关于一种移动便携式户外音频播放器，通过设置的缓冲装置，可以防止播放器受到冲击损坏，使其使用寿命更长，实用性较好。本实用新型关于一种移动便携式户外音频播放器，通过设置的刹车组件，可以使播放器平稳的停在地面上，不会因为地形影响导致其移动，使其更加稳定。
G06F21/73  ,一种可重构物理不可克隆函数的实现方法 [发明],本发明公开一种可重构物理不可克隆函数的实现方法，属于半导体(semiconductor)和CMOS混合集成电路技术领域。本发明基于十字交叉堆叠忆阻器阵列，阵列中的忆阻器具有混合可重构的阻变模式，只需一次写操作就可产生无偏0/1分布，操作简单，可实现高度并行写入操作，降低了0/1产生的延迟，同时实现了PUF激励响应对的验证过程和PUF可重构过程。相较基于传统CMOS以及其他新型存储器阵列的PUF实现方案，本发明具有显著降低的硬件代价以及更加简单的操作方式，同时由于阈值开关器件的阈值转变特性可抑制串扰和泄漏电流问题，具有高可靠性和高稳定性的优势。
G11C29/44  ,修复存储数据的方法 [发明],本发明提供了一种修复存储数据的方法，包括：存储数据的行地址按照二进制数的方式命名；冗余数据的列地址按照二进制数的方式命名；根据错误存储数据的行地址，在冗余数据中查找列地址的后两位二进制数与错误存储数据的行地址的后两位二进制数相同的列，以该列的冗余数据作为第一位替补数据，并按照冗余数据的列地址递增的方式依次将对应列的冗余数据补入到第一位替补数据之后，使得替补数据的个数与存储数据的列数相同，使用替补数据替换错误存储数据所在行的一整行存储数据。当主存储区任意一行存储数据有误时，本发明均能使用冗余数据进行替换，从而修复了存储数据。
G11C16/34  ,flash芯片的擦除方法、装置及flash芯片 [发明],本申请公开了一种flash芯片的擦除方法、装置及flash芯片，属于半导体集成电路技术领域，其中所述擦除方法包括以下步骤：获取第一cycle次数和第二cycle次数，所述第一cycle次数为待擦除的使用区域的cycle次数，所述第二cycle次数为所述备用区域的cycle次数；若存在一所述第二cycle次数比所述第一cycle次数小的备用区域，则将该备用区域转换为待擦除的使用区域；对待擦除的使用区域进行擦除操作。本申请的擦除方法，能解决芯片中边角容量被浪费的问题，从而能有效利用边角容量以延长芯片的使用寿命。
G01R31/317  ,一种采样电路、自测试电路以及芯片 [发明],本申请公开了一种采样电路。该采样电路应用在第一芯片上，第一芯片与至少一第二芯片三维集成在一起，其中，采样电路包括：状态机模块，用于发送初始采样信号；至少一延迟模块，分别连接状态机模块，其中，每个延迟模块分别被配置为接收初始采样信号，并对初始采样信号进行延迟匹配处理生成相应的延迟采样信号；至少一采样模块，分别连接对应的延迟模块，并接收对应的第二芯片的应答数据信号，以利用延迟采样信号对应答数据信号进行采样。本申请还公开了自测试电路以及芯片。本申请提高了MBIST自测试电路的自适应性能，减少了各种因素对片上延迟的影响。
G11C13/00  ,一种面向多值忆阻器阵列的写-校验电路及方法 [发明],本发明提供了一种面向多值忆阻器阵列的写‑校验电路及方法，属于微电子技术领域；本发明电路包括控制状态机、高电压通路和读出电路，通过写‑校验电路中控制状态机控制高电压通路和读出电路，实现对多值忆阻器阵列的写‑校验，写‑校验电路的读出电路中钳位放大器、钳位三极管和读出电阻组成的钳位电路使得可以读出具有更大开关比的器件的电导值，实现多值器件的精确读出；同时写‑校验方法中等待功能的引入，减少脉冲施加次数，降低弛豫时间对编程精度的影响，可以用更高的精度实现器件的编程。
H10N52/80  ,全电控自旋轨道矩概率比特及控制方法 [发明],本公开提供了一种全电控自旋轨道矩概率比特及控制方法，该自旋轨道矩概率比特包括自旋轨道耦合层；磁性自由层，设置在自旋轨道耦合层的上表面；间隔层，设置在磁性自由层的上表面；磁性参考层，设置在间隔层的上表面；顶电极层，设置在磁性参考层的上表面；其中，在异步施加第一脉冲电流和第二脉冲电流的情况下，第一脉冲电流流经自旋轨道耦合层，以将磁性自由层的磁矩重置为第一状态，第二脉冲电流流经自旋轨道耦合层，通过调控第二脉冲电流的大小以调控磁性自由层的磁矩翻转为第二状态的概率。
G06F11/22  ,一种电子产品的存储单元的测试系统及测试方法 [发明],本发明提供了一种电子产品的存储单元的测试系统及测试方法，包括：至少一个集成子板，用以通讯连接于不同的待测电子产品；以及服务端，用以通讯连接于所述集成子板，以向所述待测电子产品供电，并根据所述待测电子产品的类型，搭建对应的测试环境；其中，所述服务端还用以根据所述测试环境，以选择对应的系统镜像文件进行烧录，生成测试文件，并将所述测试文件发送到对应的所述待测电子产品中进行测试，以生成测试结果。通过本发明提供的一种电子产品的存储单元的测试系统及测试方法，能够提升测试效率。
G11C16/34  ,用于具有模拟推理能力的集成电路装置的权重校准检查 [发明],本申请案涉及用于具有模拟推理能力的集成电路装置的权重校准检查。一种集成电路装置，其具有用以检查经配置以执行乘法和累加运算的存储器单元的校准的机制。所述集成电路装置在第一模式下将存储器单元阵列中的第一存储器单元的阈值电压编程以存储权重数据，并且在第二模式下将所述存储器单元阵列中的第二存储器单元的阈值电压编程以存储将乘法和累加运算应用于样本输入和所述权重数据的第一结果。在校准检查期间，所述集成电路装置使用所述第一存储器单元执行所述运算以获得第二结果，并且将从所述第二存储器单元检索到的所述第一结果与所述第二结果进行比较以确定在所述第一模式下编程的所述第一存储器单元的输出电流特性的校准是否被损坏。
G06F7/544  ,具有模拟推理能力的集成电路装置中的模型反转 [发明],本公开涉及具有模拟推理能力的集成电路装置中的模型反转。一种装置具有存储器单元阵列，所述存储器单元阵列配置有用于乘法及累加的运算的反转权重数据。所述存储器单元阵列中的每个相应存储器单元具有可在第一模式中编程以执行乘法及累加的运算的阈值电压。所述存储器单元阵列具有可并行操作以执行乘法及累加的运算的多个区域。所述多个区域包含第一区域及第二区域。存储在所述第二区域中的权重位的至少第二部分是存储在所述第一区域中的权重位的第一部分的反转版本。所述装置包含逻辑电路，所述逻辑电路经配置以调整使用第二区域生成的乘法及累加的计算结果以考虑权重反转并且基于分别使用所述多个区域生成的多个结果而生成输出结果。
G11C11/408  ,微电子装置及电子系统 [发明],本申请涉及微电子装置及电子系统。公开一种微电子装置，其包含：控制逻辑结构，其包含聚集在感测放大器出口区周围的感测放大器；上存储器阵列结构，其下伏于所述控制逻辑结构且包含存储器单元，所述存储器单元凭借延伸穿过所述感测放大器出口区的布线耦合到所述控制逻辑结构的所述感测放大器中的一些；及下存储器阵列结构，其下伏于所述上存储器阵列结构且包含额外存储器单元，所述额外存储器单元凭借延伸穿过所述感测放大器出口区的额外布线耦合到所述控制逻辑结构的所述感测放大器中的一些其它者。
G06F7/544  ,使用具有模拟推理能力的集成电路装置的冗余计算 [发明],本申请的实施例涉及使用具有模拟推理能力的集成电路装置的冗余计算。一种装置，其配置有冗余计算以改进使用存储器单元来执行乘法及累加运算的可靠性。所述装置能具有存储器单元阵列及逻辑电路。所述存储器单元阵列中的每一相应存储器单元具有阈值电压，其能以第一模式编程以执行乘法及累加运算，且能以与所述第一模式不同的第二模式编程以存储数据。所述存储器单元阵列具有能并行操作以执行乘法及累加的冗余运算的多个区。所述逻辑电路经配置以比较从分别使用所述多个区执行的乘法及累加的冗余运算产生的多个结果，以从所述多个结果选择输出结果。
G11C29/54  ,半导体装置、半导体装置的测试方法 [发明],本发明提供一种能缩短验证半导体芯片间的连接的优劣的时间的半导体装置及其测试方法。半导体装置包括：第一半导体芯片，包括第一内部电路、连接于第一内部电路的第一触发器电路、第一选择器、及连接于第一选择器的输出的第一电极；第一连接导体；及第二半导体芯片，包括经由第一连接导体连接于第一电极的第二电极及连接于第二电极的至少一个的第二内部电路，第一及第二半导体芯片的至少一者包括测试电路，其包括：第一检测电路，接收来自第二电极的各信号；第一选择器控制电路，控制第一选择器的选择；及期待值生成电路，第一选择器分别包括：信号输入，接收来自任一第一触发器电路的信号；及期待值输入，接收来自期待值生成电路的期待值信号。
G11C29/18  ,用于校正子解码操作的位掩码 [发明],本公开涉及一种用于校正子解码操作的位掩码。通过将位串的至少一个位从第一值更改到第二值并且将位掩码应用于所述位串的不从所述第一值更改到所述第二值的每个位来执行解码操作。所述解码操作进一步包含：将对应于已经从所述第一值更改到所述第二值的位数量的指示写入到存储器单元阵列，其中所述指示对应于包含在所述位串中的错误数量；确定所述位串的所述错误数量已经达到错误阈值数量；及响应于确定所述位串的所述错误数量已经达到所述错误阈值数量，避免执行后续操作以将所述位串的至少一个位，或所述位串的不同位或两者从所述第一值更改到所述第二值。
H10B41/35  ,微电子装置及相关存储器装置以及电子系统 [发明],本申请案涉及微电子装置及相关存储器装置及电子系统。微电子装置包含存储器阵列区、上覆于所述存储器阵列区的控制逻辑区及上覆于所述控制逻辑区的垫区。所述存储器阵列区包含：堆叠结构，其包含垂直交替的导电结构及绝缘结构；垂直延伸的存储器单元串，其在所述堆叠结构内；至少一个源极结构，其垂直地下伏于所述堆叠结构，并且耦合到所述垂直延伸的存储器单元串；及数字线结构，其垂直地上覆于堆叠结构并耦合到垂直延伸的存储器单元串。所述控制逻辑区包含经配置以对所述垂直延伸的存储器单元串实施控制操作的控制逻辑装置。所述垫区包括耦合到所述控制逻辑装置的导电垫结构。
G11C19/28  ,移位寄存器单元、栅极驱动电路及显示装置 [发明],本发明提供了一种移位寄存器单元、栅极驱动电路及显示装置。所述移位寄存器单元包括输入模块、第一控制模块、第二控制模块、第三控制模块、第一输出模块、第二输出模块、第一电容、第二电容和第三电容，其中，输入模块控制第一节点的电位，第一控制模块控制第二节点的电位，第三控制模块控制第三节点和第四节点的电位，第三控制模块控制所述第四节点的电位，第一电容，连接于第一节点和第一时钟信号引线之间；第二电容，连接于第二节点和第三节点之间；第三电容，连接于第四节点和第二电压信号引线之间。本发明提供的移位寄存单元中各节点的电位更新无互相牵制，可保证移位寄存器单元输出信号波形的正确有效，保证显示装置的正常显示。
G06F12/02  ,充电桩本地存储器数据擦写方法、装置和计算机存储介质 [发明],本申请涉及新能源汽车供电领域，提供了充电桩本地存储器数据擦写方法、装置和计算机存储介质。所述方法包括：当收到对充电桩本地存储器的更新写请求时，判断充电桩本地存储器的目标区域是否剩余可写空间；若充电桩本地存储器的目标区域剩余可写空间，则向剩余的可写空间继续写入更新写请求对应待写入数据并等待下一更新写请求，直至充电桩本地存储器的目标区域无剩余可写空间；若充电桩本地存储器的目标区域无剩余可写空间，则擦除目标区域中的数据，以使充电桩本地存储器的目标区域腾出可写空间。本申请的技术方案可以延长充电桩本地存储器的使用寿命。
G11C5/06  ,半导体器件及电子设备 [发明],本申请实施例提供了一种半导体器件及电子设备。该半导体器件包括：衬底以及设置在衬底一侧的存储部、走线部和外围电路部，在垂直于衬底的方向上，存储部、走线部和外围电路部的位置不同；存储部包括至少两个子存储阵列，至少两个子存储阵列沿平行于衬底的第一方向依次排布；子存储阵列包括至少一个存储单元，存储单元包括晶体管；走线部包括至少一个共享字线；至少两个子存储阵列中，位于不同子存储阵列的存储单元的晶体管的栅极与同一共享字线电连接，共享字线与外围电路部连接。本申请实施例通过共享字线方式，可以大幅减少走线和降低外围电路面积，不占用多余面积，提高器件密度和集成度。
G11C29/56  ,便于对内存条进行安装定位的检测机构 [实用新型],本实用新型涉及内存条技术领域，提出了便于对内存条进行安装定位的检测机构，包括内存条检测板，所述内存条检测板的顶部开设有安装孔，所述安装孔的数量为六个，所述内存条检测板的顶部固定连接有内存安装座，所述内存安装座的数量为六个，所述内存安装座的顶部开设有卡槽，所述内存安装座内腔前侧和后侧的两侧均开设有半圆槽，所述卡槽的内腔活动连接有内存条本体，所述内存安装座内腔的前侧和后侧均固定连接有连接杆，所述连接杆的表面套设有安装定位机构。通过上述技术方案，解决了现有技术中的该装置无法快速的对内存条进行安装定位，在实际生产过程中存在一定程度上的不便性，影响检测效率的问题。
G11C29/06  ,一种用于对存储设备进行分类的数据检测方法、装置 [发明],本申请公开了一种用于对存储设备进行分类的数据检测方法、装置及计算机可读存储介质，所述方法包括以下步骤：在对存储设备进行分类检测之前，为存储设备分配用于记载存储设备的数据信息的上电复位块；在存储设备的分类检测过程中出现掉电情况时，加载为存储设备分配的上电复位块中的数据信息，并对数据信息进行读取；读取数据信息中的块地址数据，以根据块地址数据确定对应的存储设备的检测地址，并根据检测地址继续对存储设备进行分类的数据检测。如此，通过分配的上电复位块记载存储设备的分类检测的信息，能够避免在发生异常掉电的情况下需要重新进行检测的情况，有助于缩短对存储设备进行分类检测的时间，减少检测成本，提高产能。
G06F11/10  ,一种增强抗EFT能力的FLASH控制器及其控制方法 [发明],本发明涉及增强抗EFT能力的FLASH控制器及其控制方法，其FLASH控制器分别与CPU、复位管理模块、用于存储原始ECC校验码的SRAM存储器和用于存储读取数据的FLASH存储器连接。其方法包括：获取到CPU发送的读取请求，通过FLASH控制器同时对SRAM存储器和FLASH存储器进行读取，通过FLASH控制器对FLASH控制器的读取数据进行ECC校验码计算，将计算获得的当前ECC校验码与SRAM中相应的原始ECC校验码进行比对，若两者比对结果不一致，则对FLASH存储器进行再次读取，然后对新的读取数据进行ECC校验码的计算和比对，直至两者对比结果一致后，将最终的读取数据反馈给CPU。本发明通过增加ECC检错机制，保证CPU读取数据的可靠性，有利于避免EFT测试时的高电压脉冲对芯片的干扰。
G11C29/12  ,随机存储器 [发明],本申请公开了随机存储器。该随机存储器包括：第一通信接口；译码控制电路，耦接第一通信接口，被配置为接收通过第一通信接口传输的指令，并对指令进行译码；指令处理电路，耦接译码控制电路，被配置为对译码后的指令进行捕获；其中，在随机存储器耦接协议分析仪时，随机存储器将被捕获的指令发送至协议分析仪进行协议分析。通过上述方式，解决现有协议分析仪无法分析高速协议的限制。
H01L27/092  ,微电子装置以及相关存储器装置、电子系统及方法 [发明],本申请案涉及微电子装置以及相关存储器装置、电子系统及方法。一种微电子装置包括：基底结构，其包括：有源区，其个别地包括半导体材料；及隔离区，其与所述有源区水平交替且个别地包括绝缘材料；外延半导体材料，其在所述有源区中的一者的所述半导体材料上，所述外延半导体材料基本上局限于所述有源区中的所述一者的水平面积内且从与所述有源区中的所述一者水平相邻的所述隔离区中的两者的水平边界偏移；栅极介电材料，其在所述外延半导体材料、未被所述外延半导体材料覆盖的所述有源区中的所述一者的所述半导体材料的部分及所述隔离区中的所述两者的部分上；及栅极电极堆叠，其在所述栅极介电材料上。
G06F3/06  ,数据读写方法、芯片、嵌入式微控制器和智能终端设备 [发明],本申请公开了一种数据读写方法、芯片、嵌入式微控制器和智能终端设备，涉及芯片设计技术领域。EEPROM模拟器将接收到的数据写入FLASH中有效的存储单元的第二存储区域，因FLASH具有非易失性，故能确保芯片掉电后该数据不会丢失。故通过将数据存储在FLASH中能达到存储在EEPROM中的效果。芯片初始化后，EEPROM模拟器能够将初始化前有效的存储单元中的数据写入RAM的第一存储区域以供读取设备读取，因RAM与EEPROM的读写方式相同，故能确保读取设备通过访问RAM达到访问EEPROM的效果。如此，即可模拟实现EEPROM的功能，而无需额外新增EEPROM，因此降低了芯片的硬件成本。
G11C29/12  ,磁存储器检测电路、方法及电子设备 [发明],本发明涉及一种磁存储器检测电路、方法及电子设备，该电路包括：开关电路、第一充放电元件、第二充放电元件、第一整形电路与第二整形电路，开关电路用于连接第一磁存储器件与第二磁存储器件，第一磁存储器件与第二磁存储器件的磁化状态相反，且为磁性存储阵列中的一个互补单元；开关电路用于控制第一充放电元件与第二充放电元件充电，或者通过互补单元放电；第一整形电路与第二整形电路分别用于将第一充放电元件与第二充放电元件的端电压整形为迅速变化的第一电压信号时域波形与第二电压信号时域波形，以在同一时域坐标中组合成组合时域波形后同预设时域波形进行比较，得出互补单元的检测结果。本发明节约了磁性存储芯片的空间，避免了测试干扰。
G11C16/04  ,多比特内容寻址存储器单元、存储阵列及操作方法 [发明],本发明公开了一种多比特内容寻址存储器单元、存储阵列及操作方法，并实现了多比特输出二值XOR输出的操作。针对MCAM阵列匹配线(ML)的连接结构，本发明公开两种高能效多比特内容寻址存储器设计，分别为NAND和NOR连接的MCAM。NOR连接MCAM单元结构包含了两个FeFET器件和一个晶体管，NAND连接MCAM单元结构包含了两个FeFET器件和两个晶体管，NAND连接MCAM不需要预充电。本发明在存储密度、每比特面积搜索能耗、搜索延时四大性能均有提升，并且电路的鲁棒性佳。
G11C16/10  ,存储阵列的调整电路及其操作方法、设备及存储介质 [发明],本公开提供了一种存储阵列的调整电路及其操作方法、设备及存储介质，其中，所述存储阵列的调整电路包括：存储阵列，所述存储阵列包括多个存储单元；阵列内嵌调整电路，与所述存储阵列耦接，所述阵列内嵌调整电路包括阻值调整单元和比较单元，所述阻值调整单元被配置为对所述存储单元的阻值进行调整，所述比较单元被配置为判断经所述阻值调整单元调整后的所述存储单元的阻值是否需要继续调整，如需要，则继续由所述阻值调整单元进行调整，如不需要，则输出第一信号，并对下一个存储单元的阻值进行调整，直至所有存储单元的阻值调整结束。
G11C16/34  ,校验子解码系统 [发明],本公开涉及一种校验子解码系统。方法包含基于位串内具有逻辑值一的位数量来确定所述位串的错误数量，及将对应于所述位串的所述错误数量的指示写入到存储器单元阵列。所述方法可进一步包含确定所述位串的所述错误数量已达到阈值错误数量，及响应于确定所述位串的所述错误数量已达到所述阈值错误数量而避免执行用以确定所述位串的所述错误数量的后续操作。
G06F30/27  ,存储芯片的电阻补偿方法、装置、设备及存储介质 [发明],本发明涉及存储芯片技术领域，公开了一种存储芯片的电阻补偿方法、装置、设备及存储介质，用于提高存储芯片的电阻补偿准确率。方法包括：采集目标存储芯片的工作温度数据和电阻值数据；根据工作温度数据和电阻值数据构建温度与电阻变化模型；根据温度与电阻变化模型生成第一电阻补偿策略；获取实时温度数据并根据第一电阻补偿策略生成电阻补偿信号；基于电阻补偿信号对目标存储芯片进行电阻补偿，并获取电路延迟数据以及目标存储芯片的芯片能耗数据；根据电路延迟数据和芯片能耗数据进行补偿参数优化，生成第二电阻补偿策略；对第二电阻补偿策略进行电阻补偿校准，得到目标电阻补偿策略，并通过目标电阻补偿策略计算性能优化指标。
H10K30/80  ,一种突触器件阵列及其制备方法 [发明],本发明公开了一种突触器件阵列及其制备方法，所述突触器件阵列由光电探测器以及设置于光电探测器之上的电致变色器件组成；所述光电探测器包含衬底、阵列化电极，感光层；所述阵列化电极位于衬底之上，所述阵列化电极中包含若干叉指电极以及金属电极pad；所述感光层由若干钙钛矿薄膜组成，任意一个钙钛矿薄膜设置于叉指电极之上完全覆盖叉指电极，所述电致变色器件由下至上包含Al＆lt;subgt;2＆lt;/subgt;O＆lt;subgt;3＆lt;/subgt;绝缘层，ITO电极、NiO电极、电致变色层、封装层；其中，所述电致变色层由若干电致变色薄膜组成，任意一个电致变色薄膜的垂直投影面完全覆盖叉指电极的垂直投影面。本发明实现了检测、存储和计算能力在单个单元中的共存。
G11C7/16  ,一种卡片式音视频播放器 [实用新型],本实用新型公开了一种卡片式音视频播放器，涉及MP4播放器领域，包括卡片大小的中框、屏幕和后盖，中框内安装有电路板，屏幕和后盖分别覆盖设置在中框的正反两侧，电路板设置在屏幕和后盖之间，屏幕电性连接安装在电路板上；中框的中部成型有横杆，中框的内侧和横杆上均成型有若干个螺丝安装位，中框内间隙配合设置有盖板，盖板通过螺丝锁在若干个螺丝安装位处，电路板固定安装在盖板和若干个螺丝安装位之间；电路板靠近中框内侧的其中一个转角处成型有易断边，电路板和易断边上均成型有螺丝孔位，螺丝孔位一一对应设置在螺丝安装位的上方；电路板靠近中框内侧的另外一个转角处成型有避空槽，避空槽和中框之间配合安装有扬声器。
G11C11/16  ,包括三维赛道的存储器器件及其操作方法 [发明],提供了一种包括三维赛道的存储器器件和该存储器器件的操作方法。该存储器器件包括第一赛道、第一晶体管、第一磁畴索引控制器、位线驱动器、多个第一磁隧道结(MTJ)元件、多个第一单元晶体管和源极线驱动器。
G11C29/44  ,随机存取存储器的自检修补装置及其方法、芯片设备 [发明],本发明公开了一种随机存取存储器的自检修补装置及其方法、芯片设备，随机存取存储器的自检修补装置包括：自检电路用以连接随机存取存储器，用于在接收到自检触发信号时，取得随机存取存储器的存取控制权，并对随机存取存储器进行扫描自检并输出修补地址；读写控制电路用于根据系统总线发送的操作地址进行数据存取操作；修补电路分别与自检电路和读写控制电路连接，用于在存在与操作地址匹配的修补地址时，根据匹配的修补地址通过读写控制电路对随机存取存储器中的错误地址进行重映射修补。本发明实施例的随机存取存储器的自检修补装置能够实时完成随机存取存储器的自检和修补，减少软硬件资源的开销，提高随机存取存储器的使用寿命。
G11C29/56  ,一种NOR FLASH存储器测试方法、装置、设备及介质 [发明],本申请公开了一种NOR FLASH存储器测试方法、装置、设备及介质，在上述的方法中，首先获取存储器的待测区域的测试工作模式，再根据测试工作模式中的第一工作模式，在存储器的待测区域中写入第一数据；若第一数据读取检查通过，则根据测试工作模式中的第二工作模式，在存储器的待测区域中写入第二数据；若第二数据读取检查通过，则结束待测区域的测试。在此过程中，根据工作模式寄存器的配置信息在存储器中写入数据，以使存储器内形成棋盘格存储结构或者反棋盘格存储结构，将待测区域的数据进行读取对比检查来实现存储器测试，由于是以间隔的形式写入数据，从而减少了写入次数，提高测试效率。
G06F11/10  ,一种纠错方法、纠错系统及存储介质 [发明],本说明书实施方式提供了一种纠错方法、纠错系统及存储介质，所述纠错方法在第一通路模式下，可以满足不同类型的存储器对于操作指令的传输需求，满足了特定类型的存储器(例如NOR FLASH)只会在接收到完整的八位数据时才能识别是否为操作指令的要求，使得所述纠错方法可以在第一通路模式下，满足SRAM、DRAM和NOR FLASH等各种类型的存储器的指令传输需求，提高了纠错方法的适应性。
H10B61/00  ,一种基于反铁磁磁畴翻转的磁随机存储器及读写方法 [发明],本发明公开了一种基于反铁磁磁畴翻转的磁随机存储器，包括反铁磁固定层、铁磁固定层、隔离层、铁磁自由层和反铁磁自由层；反铁磁固定层位于结构的底层，其自旋方向是固定不变；铁磁固定层与反铁磁固定层接触，铁磁固定层的自旋方向与反铁磁固定层相同；隔离层为绝缘层，在测量纵向电流时，利用隧道磁电阻等效应放大纵向电阻；铁磁自由层位于隔离层上方，铁磁自由层的自旋方向在外磁场的作用下自由翻转；反铁磁自由层位于磁铁自由层上方，反铁磁自由层的自旋方向通过铁磁自由层与其的交换耦合作用来进行翻转；所述存储器通过热辅助磁畴翻转，降低所述反铁磁自由层中反铁磁磁畴的翻转势垒，进而降低功耗。
H10B43/30  ,半导体装置和包括其的数据存储系统 [发明],半导体装置包括：第一导电板结构和第二导电板结构，第一导电板结构和第二导电板结构在半导体芯片上布置在相同的竖直水平处，并且在半导体芯片上彼此水平地间隔开；第一结构，其位于第一导电板结构上并且包括第一分离结构和第一存储器块；以及第二结构。其位于第二导电板结构上并且包括第二分离结构和第二存储器块。第一存储器块通过第一分离结构彼此间隔开，并且在第一水平方向上彼此平行地延伸。第二存储器块通过第二分离结构彼此间隔开，并且在第二水平方向上彼此平行地延伸。第一水平方向和第二水平方向平行于第一导电板结构的上表面并且彼此垂直。
G11C29/56  ,固态硬盘主控测试方法、装置及计算机可读存储介质 [发明],本发明提供了一种固态硬盘主控测试方法、装置及计算机可读存储介质，所述方法包括：通过第一接口处理模块接收来自闪存控制器的主控信号，并在接收的主控信号存在异常时产生错误信号，所述接收的主控信号包括操作命令、地址和数据；根据接收的主控信号中的地址和操作命令，将接收的数据写入到数据缓存或者从所述数据缓存中读取数据；根据接收的主控信号中的操作命令，在所述数据缓存和动态随机存取存储器之间进行数据搬移，以及在动态随机存取存储器和连接到第二接口处理模块的外部主机的硬盘之间进行数据搬移，并在数据搬移存在异常时产生错误信号。本发明可方便地定位固态硬盘中闪存控制器的错误。
G11C13/00  ,存储器装置的操作方法、存储器装置、设备及存储介质 [发明],本公开提供了一种存储器装置的操作方法、存储器装置、设备及存储介质，其中，所述存储器装置的操作方法，包括：提供半导体器件，所述半导体器件包括：衬底，位于所述衬底内的深N阱区，和位于所述深N阱区内的P阱区，以及位于所述P阱区中的多个晶体管结构，所述晶体管结构包括栅极，以为分别位于所述栅极两侧的源极和漏极；对所述栅极的端口施加第一电压，对所述深N阱区的端口施加第二电压，以及对所述P阱区的端口施加第三电压；其中，当执行第一操作时，所述第一电压等于0，所述第二电压为正电压，所述第三电压为负电压；当执行第二操作时，所述第一电压为正电压，所述第二电压为正电压，所述第三电压为正电压。
G11C7/06  ,页数据复制、搬移及存取的装置 [发明],本发明公开了一种以“页”为单位(或以整个位线上耦接的内存区块数据为单位)作数据复制、数据搬移及数据存取的装置，装置的内存区块位线上的数据电压信号通过位线感测放大器/缓冲器被传送到相邻内存区块的位线上，且数据电压信号通过介于后续内存区块之间的位线感测放大器/缓冲器被依序传送到后续内存区块之间。本实施例可应用做为内存芯片的页数据写入存取方法，页数据依序地从内存区块传递至后续相邻内存区块，直至到达目标位置内存区块为止，接着，激活目标位置内存区块的字线将数据写入目标位置的内存单元。
G11C11/406  ,存储器的刷新方法以及存储器 [发明],本申请提供了一种存储器的刷新方法以及存储器，存储器包括至少一个存储单元行，存储单元行包括多个存储单元以及感测单元，存储单元具有能够表示存储第一数据值的第一状态和能够表示存储第二数据值的第二状态；存储单元由第一状态变化到第二状态具有第一电参数变化阈值；感测单元包括具有能够表示存储第一数据值的第三状态和能够表示存储第二数据值的第四状态，感测单元由第三状态变化到第四状态具有小于第一电参数变化阈值的第二电参数变化阈值；方法包括：对每一存储单元行中的感测单元的电参数进行检测，在感测单元的电参数的变化满足第二电参数变化阈值的情况下，确定感测单元发生状态变化；在感测单元发生状态变化情况下，对存储单元行进行刷新。
G11C19/28  ,移位寄存器、像素驱动电路及显示装置 [发明],本公开提供一种移位寄存器、像素移动电路和显示装置，属于显示技术领域。本公开的移位寄存器包括第一信号生成子电路、第二信号生成子电路、非门和第一逻辑门。本发明的移位寄存器包括的薄膜晶体管数量少，且采用相同的宽长比设计，可以大幅降低薄膜晶体管的占用面积，从而减小电路面积，除此之外，本公开中的电路仅需上一行触发本行输出，不需要进行复位及复杂的降噪设计，简化了制作工艺，降低了不良率，增加了稳定性。
H03K21/38  ,计数器、计数方法、存储阵列、非易失性存储器及设备 [发明],本申请公开了一种计数器、计数方法、存储阵列、非易失性存储器及设备，属于半导体集成电路技术领域，其中所述计数器基于非易失性存储器的存储阵列构建而成；所述存储阵列包括高位计数区域和低位计数区域；所述高位计数区域基于二进制数据进行计数；所述低位计数区域基于数据0的数量进行计数；所述高位计数区域在所述低位计数区域写满数据0且计数对象的值继续增加时计数加1；所述低位计数区域在所述高位计数区域计数加1时清空计数，本申请的计数器，能解决计数器容量不足和计数区域数据不够安全的问题，从而能增加计数器的容量大小并提高计数的安全性。
G06F12/02  ,或非门闪存存储器的区域管理方法、装置、设备及介质 [发明],本申请公开了一种或非门闪存存储器的区域管理方法、装置、设备及介质，涉及存储技术领域。应用于日志型文件系统，该方法包括：当监测到对基板管理控制器的或非门闪存存储器中的任一存储块进行擦除的擦除操作，则获取与所述擦除操作对应的操作记录；在所述基板管理控制器中为所述操作记录创建用于在区域管理过程中对所述存储块对应的不同的当前擦除次数进行记录的存储区域；将所述存储区域中的所述当前擦除次数与所述存储块对应的最大可擦除次数进行比较以便根据比较结果发出预警信息；根据所述预警信息确定待处理存储块并对所述待处理存储块进行处理。通过本申请的技术方案，可以对或非门闪存存储器进行区域管理，延长其使用寿命。
G11C29/56  ,一种无需制冷剂与冷媒的DRAM高温低温测试方法 [发明],本发明涉及DRAM高温低温测试技术领域，且公开了一种无需制冷剂与冷媒的DRAM高温低温测试方法，包括涡流管、散热鳍铜片、STM32控制器、废气利用模块和自动化机台，涡流管为核心部件，外部与空压机通过气管相连，内部通过散热鳍铜片与测试压块相连，测试压块上有温度传感器，将信号传给STM32控制器。该无需制冷剂与冷媒的DRAM高温低温测试方法，首次将涡流原理利用到DRAM测试机上。不需要任何制冷剂，可连续工作，没有污染源没有旋转部件，不会产生回转效应，没有滑动部件是一种固体片件，工作时没有震动、噪音、寿命长，安装容易，无需供电仅需提供压缩空气即可制冷，而压缩空气是自动化机台均必备的输入资源，故在所有机台上均可顺利安装使用。
G11C29/00  ,一种基于测试设备的异常存储芯片检测方法 [发明],本发明公开了一种基于测试设备的异常存储芯片检测方法，属于半导体测试技术领域，具体包括以下步骤：获得同一批次晶圆上的各个芯片的测试结果数据；对测试结果数据进行提取，得到特征数据，将每个芯片的测试数据结合生成每个批次晶圆的特征集，对特征集的进行特征归一化；获取多批次晶圆的特征集，计算所有特征集之间的加权欧式距离，并设置聚类的控制半径和最少相似个数；从多批次特征集中依次选出一个特征集，判断该特征集是否为噪声，否则将该特征集放入类别簇中；重复上述过程，提取若干次聚类后类别簇的聚类中心，若聚类中心发生较大偏移，则说明数据异常；本发明将聚类方法与芯片测试数据结合，能够快速对异常数据进行检测。
G11C29/02  ,晶粒到晶粒互连的自动校准架构和芯片 [发明],本发明公开了一种晶粒到晶粒互连的自动校准架构和芯片。该架构应用于D2D互连架构，包括：设置于第一晶粒中的主校准模块和设置于第二晶粒中的从校准模块，主校准模块和从校准模块通过状态连接线连接，在上电时，主校准模块在复用器和解复用器之间的连接处于不同延迟值的状态下，依次生成校准测试数据包并发送至第二晶粒；从校准模块将本地生成的校准测试模板数据包与校准测试数据包进行比较，并将比较结果通过状态连接线发送至主校准模块；主校准模块根据不同延迟值的状态下获得的比较结果确定复用器与解复用器之间的最佳延迟值并设置最佳延迟值。本发明实施例的技术方案，能够降低D2D互连自动校准的开销和复杂度。
G06F13/40  ,一种SSD测试主控板 [实用新型],本实用新型公开了一种SSD测试主控板，包括主控板，所述主控板上安装有CPU与桥片，所述CPU连接桥片的位置，所述CPU连接有第一PCIe 4X信号线、第二PCIe 4X信号线与第三PCIe 4X信号线，所述第一PCIe 4X信号线连接有第一SSD硬盘通道，所述第二PCIe4X信号线连接有第二SSD硬盘通道，所述第三PCIe 4X信号线连接有第三SSD硬盘通道，所述桥片连接有第四PCIe 4X信号线，所述第四PCIe 4X信号线连接有第四SSD硬盘通道，所述CPU内部设置有主控芯片。本实用新型所述的一种SSD测试主控板，通过从12代CPU以及主控板上引出4组4X PCIe信号，使得PCIe信号速度有明显提升，4组信号线全部独立，可以分别独立控制4个不同盘，且不会造成信号相互干扰。
G06F1/20  ,用于存储器子系统的热改进 [发明],本公开涉及用于存储器子系统的热改进。一些存储器子系统在高温和低气流环境中操作。作为防护，热节制可在达到或超过预定温度时限制存储器子系统上的输贯量。改进热耗散会增加存储器子系统在不起始热节制的情况下可操作的时间量。将具有高于环境温度但低于热节制温度的熔融温度的相变材料PCM添加到存储器子系统会增加所述存储器子系统可在温度达到所述热节制温度之前生成的热量的量。将组件与热散播片热耦合使所述组件的温度变化小于所述组件通过空气传递热量时的温度变化。因此，生成较少热量的组件可用于吸收由另一组件生成的热量，从而增加任何组件达到所述热节制温度之前的时间量。
G11C7/10  ,一种带时间间隔测量功能的多通道触发读出电路 [发明],本发明公开了一种带时间间隔测量功能的多通道触发读出电路。该电路包括：多个时间测量模块、多路复用器；时间测量模块连接工作时钟，用于测量触发信号的时间戳信息；多路复用器连接多个时间测量模块，用于将多个时间戳信息融合并读出到数据总线。本发明通过多通道并行采样，以解决核事件高速采样中数据容易丢失的问题，通过增加令牌环管理器，以解决时间戳信息读出结果稀疏化随机化的问题，通过增加时钟相移单元以解决时间精度不高的问题。
G11C13/00  ,存储器装置的形成方法 [发明],本公开涉及存储器装置的形成方法。根据一个实施例，一种存储器装置包括在第一方向上的第一互连、在与第一方向相交的第二方向上的第二互连、以及存储器基元。存储器基元中的每一个在第一互连和第二互连之间与第一互连之一和第二互连之一的组相关联，并且包括串联耦接的可变电阻元件和切换元件。存储器装置的形成方法包括：从尚未被执行形成处理的存储器基元中选择具有最高互连电阻的存储器基元；对所选择的存储器基元中的切换元件执行形成处理；以及对存储器基元重复选择和执行。
G06F3/06  ,一种EEPROM数据管理方法、装置、设备及存储介质 [发明],本发明涉及计算机技术领域，公开了一种EEPROM数据管理方法，应用于BMC，包括：通过读写模块发送读取消息到预设的纠错模块；通过纠错模块接收读取消息，并响应于读取消息分别从EEPROM和目标闪存中获取目标数据和纠错码；通过纠错模块利用纠错码对目标数据的完整性进行验证；当验证通过时，通过纠错模块反馈数据正常信息到读写模块；通过读写模块接收数据正常信息，并响应于数据正常信息从EEPROM中读取目标数据到BMC缓存。本发明解决了EEPROM数据管理时存在存储空间占用过多、设备不够精简、系统运行不够稳定的问题。
G11C16/34  ,闪存阵列的控制方法、系统、设备、介质及装置 [发明],本申请公开了一种闪存阵列的控制方法、系统、设备、介质及装置，涉及存储领域，用于解决闪存阵列中存在的栅极应力大、读串扰几率大及功耗较大的问题。该方案通过根据存储单元对应的位线和字线上的施加电压来确定存储单元的编程状态，并根据目标编程状态的存储单元的个数来确定软压降电压值，最后将软压降电压施加在存储单元的栅极上。相比于传统的软压降和预打开方法，可以避免对所有已编程字线对应的存储单元施加恒定电压，从而减轻栅极应力和读串扰几率；同时，通过根据存储单元的个数来确定软压降电压值，可以根据解耦合现象的情况自适应调整软压降电压，降低功耗。
G11C29/08  ,一种数据纠错恢复功能的测试方法、装置、设备及介质 [发明],本发明公开一种数据纠错恢复功能的测试方法、装置、设备及介质，涉及非易失存储器技术领域。通过接收读数据指令；控制计算机闪存控制器执行读数据指令，以便于从数据映射表中读取待测试数据；数据映射表中预先插入表征出现错误的偏移值，且存储有全部待测试数据以及对应的映射值；当获取的依据偏移值读取到的待测试数据正确时，确定数据纠错恢复功能可用。由于预先插入的偏移值就是表征出现错误的值，若想要获取到正确的对应的待测试数据，必须启用数据纠错恢复功能得到正确待测试数据，此时直接确定数据纠错恢复功能可用，且在测试过程中无需遍历对应的数据表，不间断地覆盖计算机闪存设备，由此降低测试成本，同时降低对计算机闪存设备的损伤。
G11C29/12  ,探测FPGA内IP硬核制造性缺陷的方法 [发明],本发明提供了一种探测FPGA内IP硬核制造性缺陷的方法，包括：在ASIC门级网表中，插入可测性设计的逻辑扫描链和逻辑扫描链的控制电路、存储器内建自测试电路和自测试电路的控制逻辑，在FPGA芯片上对IP硬核可测性设计的逻辑扫描链的接口和逻辑扫描链控制电路的接口以及存储器内建自测试电路的控制逻辑的接口进行FPGA编程、连接，可以多个IP硬核同时编程、例化、组合在一起，也可以单独编程、例化一个IP硬核，将硬核IP可测性设计的逻辑扫描链输入输出接口和逻辑扫描链控制电路的接口以及存储器内建自测试电路的控制逻辑的接口引到FPGA芯片的管脚以使自动化测试设备的测试机台能够连接、控制到硬核IP可测性设计电路，实现对FPGA内IP硬核的制造性缺陷的探测。
G11C5/14  ,产生表征相对于电压分布施加的读取电压电平的元数据的存储器装置 [发明],描述存储器装置，所述存储器装置产生表征相对于电压分布施加的读取电压电平的元数据。实例存储器子系统包括：存储器装置，其包括多个存储器单元；及控制器，其耦合到所述存储器装置，所述控制器用于执行操作，包括：使用读取电压电平相对于所述多个存储器单元的子集执行读取选通；及从所述存储器装置接收一或多个元数据值，所述元数据值表征相对于所述多个存储器单元的所述子集的阈值电压分布的所述读取电压电平，其中所述一或多个元数据值反映连接到所述多个存储器单元的所述子集的一或多个位线的导电状态。
G11C7/16  ,音频处理方法、装置、设备及存储介质 [发明],本公开涉及一种音频处理方法、装置、设备及存储介质。本公开通过响应于接收到音频处理指令，识别目标应用程序所处的当前运行环境的环境类型；基于环境类型与音频录制插件之间的映射关系，确定环境类型对应的目标音频录制插件；从目标应用程序中调取目标音频录制插件；基于目标音频录制插件进行音频录制，得到录制的音频文件，可以在目标应用程序中设置各个运行环境对应的音频录制插件，根据目标应用程序中设置的各个运行环境对应的音频录制插件进行音频录制，无需开发适用于各个运行环境的接口，提高音频应用程序的开发效率以及音频录制的效率。
G11C29/56  ,一种内存条测试固定框架 [实用新型],本实用新型涉及内存条检测技术领域，具体是一种内存条测试固定框架，包括检测台，所述检测台背面安装有固定机构，所述固定机构沿检测台的长度方向对称设置有两组，每组所述固定机构均包括夹持组件以及按压组件，所述夹持组件包括滑动设置在检测台上的夹持块，所述夹持块沿检测台的宽度方向对称设置有两组，所述按压组件包括与两组夹持块滑动连接的按压板；驱动结构，设置在检测台的背面并与夹持组件配合，在驱动结构朝向检测台运动时，能够驱使两组夹持块相互远离，且在两组夹持块动作时，能够带动按压板朝向远离所述检测台的方向运动；利用固定机构与驱动结构之间的配合，能够实现对不同宽度以及不同的内存条进行夹持。
G11C29/56  ,一种便携式串行存储器测试装置及其测试方法 [发明],本发明涉及一种便携式串行存储器测试装置，主要由单片机控制电路、液晶显示屏，存储器夹具构成，单片机中设有SPI协议通信模块、读取对比模块和结果分析模块组成的测试系统，存储器夹具通过SPI接口与SPI协议通信模块相连，通过按键对测试系统进行操作，液晶显示屏接受结果分析模块的信号实时显示储存器测试状态。测试时系统状态由液晶显示屏显示，通过按键控制测试系统，当存储器被放置在夹具中，系统识别其IP显示其信息，通过对存储器芯片进行存储与读数操作，数据读出后系统自动与存取的数据进行对比，结果显示在液晶显示屏上。本发明的有益效果是，结构简单，可以快速便捷的对存储器的功能进行验证，为各类相关产品研发时错误分析提供排查手段。
H10B80/00  ,Nand Flash封装方法及封装装置 [发明],本申请公开了Nand Flash封装方法及封装装置，所述方法包括如下步骤：将多个Nand Flash芯片在垂直方向上堆叠设置，形成堆叠体；将堆叠体固定于基板上；在基板的以近侧面的顶面焊接焊球；将多个Nand Flash芯片两两之间电连接，再与焊球电连接，采用BGA63 ball封装PIN脚，形成封装体；将封装体的接口定义为NV‑DDR3接口。本申请提供的BGA 63ball Nand Flash封装方法，采用BGA 63ball封装PIN脚，并定义接口为NV‑DDR3接口，实现单通道、高传输速率的传输模式的BGA 63ball Nand Flash存储器产品。
G11C8/08  ,一种抗辐射双端口16管存储单元阵列 [发明],本发明公开一种抗辐射双端口16管存储单元阵列，属于存储器领域，包括DICE结构抗辐射双端口16管存储单元、左端口字线WLLn、右端口字线WLRn、左端口位线BLLn和BLNLn、右端口位线BLRn和BLNRn。一列存储单元的四条位线，采用BLLn\BLRn\BLNLn\BLNRn排列方式，BLLn和BLNLn采用同一层金属层M3布线，BLRn和BLNRn采用同一层金属层M4布线，金属层M3和M4为相邻的金属层。执行双端口操作时，左右端口位线采用相邻金属层布线可以保障左、右端口通路信号传输的延时差较小。当执行一端口写操作而另一端口同时对相同列、相邻行的单元执行读操作时，左右端口位线采用相邻金属层布线，可以避免写通路位线上的强数据信号通过金属长导线间耦合电容串扰相邻的读通路位线上的弱数据信号而导致读取失效的现象。
G11C7/06  ,存储器装置 [发明],公开存储器装置，所述存储器装置包括：第一存储器单元，与第一字线和第一位线电连接；第一位线感测放大器电路，与第一位线电连接；第一局部感测放大器电路，通过第一局部输入/输出线与第一位线感测放大器电路电连接；第一局部驱动器，通过第一预全局输入/输出线与第一局部感测放大器电路电连接；以及感测放大器和写入驱动器，通过全局输入/输出线与第一局部驱动器电连接，并且第一局部驱动器基于针对第一存储器单元的操作选择性地将第一预全局输入/输出线与全局输入/输出线电断开。
G11C29/56  ,多种SSD同时测试方法、系统及装置 [发明],本申请公开了多种SSD同时测试方法、系统及装置，方法包括如下步骤：搭建多种SSD同时测试的测试装置，所述测试装置的端口兼容多种SSD的插入，建立被测试固态硬盘和测试治具之间的连接；对测试治具上的上掉电串口进行上掉电测试，获取串口的上掉电的测试结果；当串口的上掉电测试成功时，查找被测试固态硬盘，获取被测试固态硬盘的设备种类；根据获取的被测试固态硬盘的设备种类，执行对被测试固态硬盘的性能测试操作。本申请提供的多种SSD同时测试方法，通过搭建多种SSD插入进行测试的测试治具，统一测试治具，优化测试方法，自动识别被测试固态硬盘的设备种类，有效提升了SSD产品测试操作的简便性，从而提升产品的量产效率。
G06F11/22  ,一种高低温温箱测试中SSD链路保护方法及装置 [发明],本申请涉及一种高低温温箱测试中SSD链路保护方法及装置，涉及SSD设备技术领域，该方法包括以下步骤：控制高低温温箱进行温度变化，对待测SSD设备进行测试；检测待测SSD设备的读写状态，若待测SSD设备出现读写错误，则对待测SSD设备进行链路恢复，并识别待测SSD设备链路恢复是否成功；若待测SSD设备链路恢复成功，则继续对待测SSD设备进行测试；若待测SSD设备链路恢复失败，则对待测SSD设备进行重启操作和重新扫描操作，并再次判断待测SSD设备链路恢复是否成功。本申请基于高低温温箱对SSD设备进行测试，并配合链路恢复操作，保障SSD设备测试工作顺利进行，以便为生产人员提供可靠的测试依据。
G11C29/56  ,一种硬盘的稳定性测试方法、系统及设备 [发明],本发明公开了一种硬盘的稳定性测试方法、系统及设备，应用于存储测试技术领域，解决了传统方案中硬盘不合格率高的问题，包括：基于待测试硬盘，创建设定的存储模型；对存储模型中的待测试硬盘进行冷数据稳定性测试，得到冷数据稳定性测试结果；对存储模型中的待测试硬盘进行热数据稳定性测试，得到热数据稳定性测试结果；当冷数据稳定性测试结果为不通过，和/或热数据稳定性测试结果为不通过时，确定出待测试硬盘不通过稳定性测试；当冷数据稳定性测试结果为通过，并且热数据稳定性测试结果为通过时，确定出待测试硬盘通过稳定性测试。应用本发明的方案，可以得到准确可靠的稳定性测试结果，保障通过稳定性测试的硬盘在实际使用过程的可靠性。
G06F3/06  ,暂停存储器擦除操作以执行更高优先级存储器命令 [发明],本文中描述的实施方案涉及暂停存储器擦除操作以执行更高优先级存储器命令。在一些实施方案中，存储器装置可在擦除操作的活动阶段正由所述存储器装置执行时检测具有比所述擦除操作更高的优先级的待处理存储器命令。所述存储器装置可基于正被执行的所述擦除操作的所述活动阶段及/或与暂停所述擦除操作的所述活动阶段相关联的暂停确定定时器的值来选择性地暂停所述擦除操作的所述活动阶段，以允许执行所述待处理存储器命令。
G11C29/56  ,一种电力应用实时数据库的性能测试方法 [发明],本发明公开了一种电力应用实时数据库的性能测试方法，涉及性能测试技术领域，本发明包括性能测试环境设置、磁盘性能测试、磁盘性能分析、存储性能测试、存储性能分析、数据库性能分析、性能测试结果显示，通过对电力应用数据库的磁盘速度性能和存储性能进行分析，通过模拟负载和并发访问情况，测量数据库的响应时间和吞吐量，解决了当前电力应用数据库的可扩展性和稳定性，实现了电力应用数据库可行性全面性和客观性的分析，保障了电力应用数据库系统的性能和可扩展性，进而为后续电力应用数据库针对性管理和均衡性发展提供了可靠的依据。
H03K19/094  ,一种低延迟的抗双节点翻转的锁存器 [发明],本发明提出一种低延迟的抗双节点翻转的锁存器，包括：输入电路，其连接控制时钟并接受输入信号，所述输入电路具有反相器单元和传输门单元，其中所述传输门单元生成四个存储节点：第一节点、第二节点、第五节点和第六节点；存储节点自恢复电路，其所述传输门单元的四个存储节点连接，并生成四个自由翻转的存储节点：第三节点、第四节点、第七节点和第八节点；C单元输出电路，其与所述第一节点、第三节点、第五节点和第七节点连接，对节点进行翻转错误阻隔，所述C单元输出电路输出最终的锁存信号。本发明可以恢复任意敏感节点的翻转和任意双敏感节点翻转，并且与过往的抗双节点翻转的锁存器对比减少了面积和功耗，延迟时间很小。
G11C29/14  ,独立模式 [发明],描述用于实施独立模式的设备及技术。所述独立模式是指设计为作为互连的多个裸片中的一者操作的裸片可独立于所述多个裸片中的另一者操作的模式。在将所述裸片连接到所述另一裸片之前，所述裸片可根据所述独立模式执行独立读取操作及/或独立写入操作。以此方式，在将所述裸片集成到互连裸片架构中之前，可在制造过程中的早期阶段期间执行测试或调试。举例来说，可在晶片级或在单裸片封装SDP级执行这种类型的测试。一般来说，可独立于所述裸片是否连接到所述另一裸片来执行所述独立模式。
H01L23/528  ,具有多组阶梯式看台结构镜像块的微电子装置和相关系统和方法 [发明],本申请涉及具有多组阶梯式看台结构镜像块的微电子装置以及相关系统和方法。微电子装置包含堆叠，所述堆叠具有布置成叠层的绝缘结构与导电结构的竖直交替序列。狭缝结构延伸穿过所述堆叠，从而将所述堆叠划分成块。在一对所述块中的第一块的所述堆叠内的第一系列看台结构包含具有平行的多组阶梯的至少一个看台结构。在所述一对块中的第二块的所述堆叠内的第二系列看台结构包含具有平行的额外多组阶梯的至少一个额外看台结构，所述平行的额外多组阶梯跨所述狭缝结构中的一者与所述第一系列的所述平行的多组阶梯成镜像。在制造方法中，共同掩模开口用于在看台结构已基本上处于其在所述堆叠结构中的最终深度时形成镜像阶梯轮廓。还公开了电子系统。
H10B80/00  ,半导体存储装置 [发明],本实施方式涉及半导体存储装置。该半导体存储装置具备：多个导电层隔着绝缘层被层叠的层叠体；以及在层叠体的层叠方向上重叠地设置的电路部，层叠体具有配置多个存储单元的存储部和多个导电层的端部成为阶梯状的阶梯部，电路部具有与多个导电层连接的行解码器，阶梯部具有在层叠方向上重叠地设置有行解码器的第一构造、和不同于第一构造的第二构造，第二构造的阶差大于第一构造的阶差。
G11C11/408  ,具有外围上单元结构的存储器核心电路和存储器装置 [发明],提供了具有外围上单元结构的存储器核心电路和存储器装置。所述存储器核心电路包括：(i)存储器单元阵列，在其中具有子单元阵列，以及(ii)核心控制电路，在其中具有子外围电路，使得每个子外围电路在对应的子单元阵列下方延伸。每个子单元阵列包括分别连接到字线和位线的存储器单元。每个子外围电路包括：子字线驱动器，被配置为驱动字线；位线感测放大器，被配置为感测位线的电压；行解码电路，被配置为控制子字线驱动器，以选择字线中的一条；电源电路，被配置为将电力供应到每个子外围电路；以及控制电路，被配置为控制每个子外围电路的操作。通过使用高效地提供核心控制电路的CoP结构，存储器核心电路的尺寸可被减小并且设计裕度可被增强。
G11C29/12  ,用于分段静态随机存取存储器（SRAM）阵列输入/输出的内置自测试电路 [发明],本公开涉及用于分段静态随机存取存储器(SRAM)阵列输入/输出的内置自测试电路。存储器的存储器阵列包括具有以行‑列矩阵布置的存储器单元的子阵列，其中每行包括字线并且每个子阵列的列包括局部位线。行解码器电路支持存储器电路操作的两种模式：第一模式，其中在存储器读取期间仅致动存储器阵列中的一条字线；以及第二模式，其中在存储器读取期间同时致动每个子阵列的一条字线。用于每列的输入/输出电路包括到子阵列的局部位线的输入端、耦合到位线输入端的列数据输出端以及耦合到每个位线输入端的子阵列数据输出端。支持输入/输出电路的BIST和ATPG测试。对于BIST测试选择性地控制位线输入端与列数据输出端之间的多条数据路径以提供完整电路测试。
H10B12/00  ,半导体器件 [发明],一种半导体器件包括在衬底上的S/A电路、位线、栅电极、栅极绝缘图案、沟道、上接触插塞和电容器。位线包括在第二方向上顺序地布置的第一位线、第二位线、第三位线和第四位线。第一下接触插塞、第一下布线和第二下接触插塞在第三方向上顺序地堆叠在S/A电路与第一位线之间，并且电连接到S/A电路和第一位线。第三下接触插塞、第二下布线和第四下接触插塞在第三方向上顺序地堆叠在S/A电路与第三位线之间，并且电连接到S/A电路和第三位线。第一下布线和第二下布线处于彼此不同的水平高度处。
G11C16/26  ,部分块读取电压偏移 [发明],本申请涉及部分块读取电压偏移。一种存储器装置可包含存储器及控制器。所述控制器可经配置以接收与所述存储器的块相关联的读取命令。所述控制器可经配置以确定与所述块相关联的块类型。所述控制器可经配置以基于所述块类型，识别与所述块相关联的读取操作的一或多个读取电压偏移。所述控制器可经配置以基于所述一或多个读取电压偏移来执行所述读取操作。
G11C11/408  ,支持常规存储器存取模式和数字存储器内计算处理模式两者的存储器架构 [发明],本公开涉及支持常规存储器存取模式和数字存储器内计算处理模式两者的存储器架构。电路的存储器阵列包括具有以行‑列矩阵布置的存储器单元的子阵列，其中每行包括字线并且每个子阵列的列包括局部位线。控制电路支持两种电路操作模式：第一模式，其中在存储器读期间仅致动存储器阵列中的一条字线；以及第二模式，其中在存储器读期间同时致动每个子阵列中的一条字线。用于每列的输入/输出电路包括到子阵列的局部位线的输入端、耦合到位线输入端的列数据输出端，以及耦合到每个位线输入端的子阵列数据输出端。在存储器中，根据存储在存储器中的特征数据和权重数据在第二模式下执行计算操作。
G06F3/06  ,可重构智能存算一体处理器及存算架构设计装置 [发明],本申请涉及一种可重构智能存算一体处理器及存算架构设计装置。所述装置包括：多个存储单元、选择器和驱动组件；选择器分别连接各存储单元和驱动组件；各存储单元分别与选择器和驱动组件连接；选择器，用于根据第一待处理数据激活内存中目标列内的目标存储单元，并向驱动组件发送第一驱动信号；还用于根据第二待处理数据激活内存中目标行内的所有存储单元，并向驱动组件发送第二驱动信号；驱动组件，用于根据第一驱动信号，将第一待处理数据写入到目标存储单元中；还用于根据第二驱动信号，将第二待处理数据写入到目标行内的所有存储单元。本装置仅需要两个周期即可在存储列上存储数据，这提高了数据的写入效率。
G11C7/16  ,一种后盖牢固的MP3播放器 [实用新型],本实用新型涉及音乐播放器技术领域，尤其是一种后盖牢固的MP3播放器；包括前盖和后盖；所述后盖包括在其内侧边设置的卡块和在其内侧边且靠近所述后盖底面设置的环形条，所述环形条上还设置有紧固孔，所述卡块用于连接所述前盖边限位条上的卡槽，所述紧固孔用于连接所述前盖边限位条上的紧固块；与现有技术相比，本实用新型通过在后盖设置有卡块和环形条，并与前盖的卡槽以及紧固块相适配连接，当前盖与后盖安装抵接在一起后，具有双重紧固的效果，能够大大提高后盖连接的牢固性，同时，还在后盖的上端和下端设置有反骨块和连接位点，使得后盖的紧固效果进一步提高，使得MP3播放器在组装完成后，不容易出现松动或者出现异响的情况。
G06F11/10  ,用于区存储器系统的块失效保护 [发明],本申请涉及用于区存储器系统的块失效保护。各种实施例提供用于支持区的存储器子系统的块失效保护，所述存储器子系统如使用独立NAND型快闪存储器装置的冗余阵列RAIN技术用于数据错误校正的存储器子系统。对于一些实施例，存储器子系统的以类似速率填满的非奇偶校验区匹配在一起，针对跨匹配区的所存储的数据产生奇偶校验，并且将所产生的奇偶校验存储于所述存储器装置的奇偶校验区中。
G11C29/12  ,用于分段静态随机存取存储器（SRAM）阵列输入/输出的内置自测试电路 [发明],本公开涉及用于分段静态随机存取存储器(SRAM)阵列输入/输出的内置自测试电路。存储器的阵列包括具有以行列矩阵布置的存储器单元格的子阵列，其中每行包括字线并且每个子阵列列包括局部位线。行解码器支持两种存储器操作模式：第一模式，其中在读期间致动存储器阵列中的仅一条字线；以及第二模式，其中在读期间同时致动每个子阵列一条字线。针对每列的输入/输出电路包括到子阵列的局部位线的输入端、耦合到位线输入端的列数据输出端，以及耦合到每个位线输入端的子阵列数据输出端。通过列数据输出端和子阵列数据输出端两者处的数据来支持输入/输出电路的BIST测试，以便确认支持第一操作模式和第二操作模式的正确存储器操作。
G11C11/22  ,一种铁电电容型存储器可重构光电存内逻辑操作方法 [发明],本发明提供了一种铁电电容型存储器可重构光电存内逻辑操作方法，属于感存内计算领域。所述的铁电电容型存储器包括自下而上依次设置的底电极、半导体层、铁电介质层、顶电极；所述的顶电极施加输入电压信号A和光信号B前的C＆lt;subgt;acc＆lt;/subgt;记为铁电电容型存储器的初始电容状态S。所述的铁电电容型存储器，当初始电容状态S＝1时，输出Y输出为“与非门”逻辑，当初始电容状态S＝0时，输出Y输出为“非门”逻辑，通过调控初始电容状态S实现铁电电容型存储器的“与非门”和“非门”可重构光电存内逻辑功能。本发明提供的可重构光电存内逻辑功能实现方法可以使铁电电容型存储器应用于发展高能效、低功耗、高算力感存算一体化器件及芯片技术。
G11C11/16  ,存储装置 [发明],本公开涉及提高了动作特性的存储装置。实施方式的存储装置包括：存储单元(MC)，连接于第1和第2信号线(WL)、(BL)之间；第1布线(DXL)，连接于第1信号线(WL)；第2布线(DYL)，连接于第2信号线(BL)；以及预充电电路(142X)，连接于第1布线(DXL)。在写入序列中，预充电电路(142X)对第1信号线(WL)和第1布线(DXL)进行充电，根据第1信号线(WL)与第2信号线(BL)之间的电位差，存储单元MC被激活，从被充电的第1信号线(WL)和第1布线(DXL)这两方的寄生电容产生的写入电流(IWR‑AP)经由被激活的存储单元(MC)，从第1布线(DXL)向第2布线(DYL)流动。
G11C11/15  ,激光模拟磁阻式随机存取存储器的单粒子闩锁评估方法 [发明],一种激光模拟磁阻式随机存取存储器的单粒子闩锁评估方法，通过包括磁阻式随机存取存储器、试验电路板、线缆、程控电源，上位机的单粒子闩锁评估系统，首先进行背辐照样品制备及功能测试，以通过功能测试的磁阻式随机存取存储器进行激光单粒子闩锁试验，通过获取的单粒子闩锁阈值、单粒子闩锁饱和截面、SEL现象敏感位置信息实现单粒子抗闩锁特性的综合评估。
G11C29/08  ,基于固态硬盘的UBER测试方法、装置和计算机设备 [发明],本申请涉及一种基于固态硬盘的UBER测试方法、装置、计算机设备和存储介质，其中该方法包括：对需要测试的固态硬盘烧录UBER测试程序；进行UBER测试并实时监控NAND Flash写入量；计算磨损总时间，SSD主控制器判断所述磨损总时间与标准时间是否相等；如果所述磨损总时间低于标准时间，则SSD主控制器则增大对NAND Flash颗粒的业务；如果所述磨损总时间高于标准时间，则SSD主控制器则减小对NAND Flash颗粒的业务；如果所述磨损总时间等于标准时间，则SSD主控制器则保持对NAND Flash颗粒的业务大小。本发明确保SSD固态盘测试时间的准确性和磨损应力均匀，保证SSD固态硬盘UBER验证结果的可靠性。
G11C29/08  ,一种SSD硬盘的bootrom注错测试方法 [发明],本发明涉及SSD硬盘测试领域，具体是一种SSD硬盘的bootrom注错测试方法，本方法利用控制软件自动生成注错所用固件，避免人工编译注错固件带来的疏漏；软件控制SSD盘上电，而不是直接给主机断电，减少了每轮测试消耗的时间；软件自动检查串口输出，减少人工查看测试结果的次数，显著提高测试效率。
G06F11/22  ,硬盘故障的检测方法及装置、存储介质及电子装置 [发明],本申请实施例提供了一种硬盘故障的检测方法及装置、存储介质及电子装置，其中，该方法包括：获取目标服务器上安装的目标硬盘的硬盘参数集合；在硬盘参数集合中部分硬盘参数不满足对应的匹配条件的情况下，确定目标硬盘出现硬盘故障；根据目标硬盘的目标硬盘标识以及预设的映射关系集合，确定目标硬盘在目标服务器上的目标位置。通过本申请实施例，解决了硬盘故障的检测效率较低的问题，进而达到了提升硬盘故障的检测效率的效果。
G11C16/16  ,存储器块擦除协议 [发明],描述与存储器块擦除协议有关的系统和方法。示例系统包含存储器装置，所述存储器装置具有包含多个存储器单元的存储器阵列。所述系统进一步包含耦合到所述存储器装置的处理装置。所述处理装置用于确定与所述存储器阵列相关联的度量的值。响应于确定所述度量的所述值低于预定阈值，所述处理装置进一步用于发起所述存储器装置的擦除协议。所述处理装置进一步用于擦除与所述存储器阵列的一或多个存储器块相关联的存储器单元集合。所述处理装置进一步用于接收针对所述存储器单元第一集合的编程命令。所述处理装置进一步用于响应于接收到所述编程命令，对存储器单元集合执行编程操作。
G06F15/78  ,异构存内计算SOC架构实现大容量片上训练的方法 [发明],本发明公开了异构存内计算训练技术领域的异构存内计算SOC架构实现大容量片上训练的方法，包括：高速SRAM存内计算部件：用于实现乘法及乘累加计算操作，用于高速可替换存内计算功能；超高密度大容量存内计算部件：用于实现超大容量的不可擦写存内计算；辅助计算单元：用于辅助计算；向量计算单元部件：用于与高速SRAM存内计算部件协同工作；片上缓存：用于存储输入特征图数据和中间计算结果，该异构存内计算SOC架构实现大容量片上训练的方法，结构设计合理，也解决了ROM，NVM等(包括但不限于RRAM、MRAM等)的计算速度较慢，及数据无法更新导致的应用场景限制问题，显著提高了存内计算架构的计算效率，广泛适用于存内计算芯片完成数据推理和训练的各类智能应用场景。
G11C7/06  ,灵敏放大器电路 [发明],本发明公开了一种灵敏放大器电路，第一灵敏放大主体电路和存储阵列中的选定存储单元连接并形成对选定存储单元的读取路径并输出第一输出电压；参考电压产生电路包括第二灵敏放大模拟电路、第二存储单元和源极跟随器；第二存储单元为编程状态，第二灵敏放大模拟电路采用和第一灵敏放大主体电路相同的结构，第二灵敏放大模拟电路和第二存储单元相连接并形成读‘0’路径并输出模拟输出电压，电源电压的波动也会使模拟输出电压产生波动。模拟输出电压连接到源极跟随器的栅极，源极跟随器的源极电压的分压作为参考电压，比较器的第一输入端连接第一输出电压，第二输入端连接参考电压，输出端输出第二输出信号。本发明能增强抗干扰能力。
H10B12/00  ,微电子装置及相关存储器装置、电子系统及方法 [发明],本申请涉及微电子装置及相关存储器装置、电子系统及方法。微电子装置包括存储器单元的竖直堆叠。存储器单元的每个竖直堆叠包括存取装置的竖直堆叠、与存取装置的所述竖直堆叠水平相邻的电容器的竖直堆叠，及与存取装置的所述竖直堆叠电连通的导电柱结构。所述微电子装置进一步包括与存储器单元的所述竖直堆叠竖直相邻的第一全局数字线及在水平方向上与所述第一全局数字线水平地相交的第二全局数字线，所述第二全局数字线比所述第一全局数字线与存储器单元的所述竖直堆叠竖直地间隔开更大的距离。
G11C5/02  ,包含上覆于存储器阵列上的控制逻辑电路系统的微电子装置，及相关存储器装置和电子系统 [发明],本申请案涉及包含上覆于存储器阵列上的控制逻辑电路系统的微电子装置，以及相关存储器装置和电子系统。公开一种微电子装置，其包含：阵列区，其个别地包括：存储器单元，其包括存取装置和存储节点装置；数字线，其耦合到所述存取装置，在第一方向上延伸；以及字线，其耦合到所述存取装置，在正交于所述第一方向的第二方向上延伸。数字线出口区在所述第一方向上与所述阵列区水平地交替；感测放大器区段包括竖直地上覆于所述数字线出口区上且与其水平地重叠的感测放大器电路系统；且在所述数字线出口区的水平区域内的布线结构将所述感测放大器区段的所述感测放大器电路系统耦合到所述数字线。
G11C7/24  ,一种基于SSD接口的增强型抗干扰电路及固态硬盘 [发明],本公开属于固态硬盘接口技术领域，具体提供了一种基于SSD接口的增强型抗干扰电路及固态硬盘，包括：热插拔保护电路，用于当固态硬盘进行热插拔时，控制浪涌电流在预设范围内；信号中继器电路，用于加强固态硬盘的衰减的高速信号；数字隔离器电路，用于稳定固态硬盘与主设备之间的辅助信号的输入电压和输出电压。本方案可以帮助各种固态硬盘，提升稳定性和抗干扰能力，实现一种高可靠性的硬盘功能。另一方面，独立的抗干扰电路，与一般的硬盘相比，具有更全面的保护，保护范围包括了连接器上的所有类型信号。
G11C29/50  ,提高NORD闪存电学窗口的测试方法 [发明],本发明公开了一种提高NORD闪存电学窗口的测试方法，包括：步骤一、裸晶中选取2个以上的扇区作为选定扇区。步骤二、进行翻转点的第一次校正，包括：步骤21、将字线测试读取电压设置为字线读取电压加上第一偏移电压。步骤22、将翻转点设置为第一值。步骤23、进行读‘0’测试。如果测试成功则将第一值作为读‘0’操作的翻转点。步骤三、进行翻转点的第二次校正，包括：步骤31、将控制栅测试读取电压设置为控制栅读取电压减去第二偏移电压。步骤32、将翻转点设置为大于第一值的第二值。步骤33、进行读‘1’测试。如果测试成功则将第二值作为读‘1’操作的翻转点。本发明能提高电学窗口，且对测试时间影响小。
G11C16/08  ,解码方法、存储器存储装置及存储器控制电路单元 [发明],本发明提供一种解码方法、存储器存储装置及存储器控制电路单元。所述包括：发送读取指令序列，其指示读取第一实体单元，且第一实体单元属于一实体单元群组；对从第一实体单元读取的第一数据帧执行第一单帧解码；在第一单帧解码失败且预设条件未被满足的情况下，获得对应于所述实体单元群组的第一错误评估信息，其中所述预设条件用以触发对所述实体单元群组的多帧解码；以及根据第一错误评估信息对第一数据帧执行第二单帧解码，从而提升解码效率。
G11C29/42  ,包括非易失性存储器的存储装置及其操作方法 [发明],提供了存储装置及其操作方法。所述存储装置包括存储控制器和多个非易失性存储器件(NVM)。在存储控制器处从主机接收多个原始数据块。在存储控制器处基于多个原始数据块生成原始奇偶校验块。多个原始数据块和原始奇偶校验块被存储在多个NVM中的相应的NVM中，其中，多个原始数据块中的第一原始数据块被存储在多个NVM中的第一NVM中，其中，原始奇偶校验块被存储在多个NVM中的第二NVM中。在存储了多个原始数据块和原始奇偶校验块之后，在存储控制器处从主机接收与第一原始数据块相对应的新数据块。新数据块被存储在第一NVM中。在第二NVM处基于原始奇偶校验块并且基于第一原始数据块与新数据块之间的差异生成新奇偶校验块。
G11C7/16  ,一种防水MP3播放器 [实用新型],本实用新型属于MP3播放器技术领域，具体涉及一种防水MP3播放器，包括底壳(1)，设于其内的电池(2)及主板(3)，设于底壳内且放于主板上的按键组件(4)，与底壳相连接且罩设于按键组件上方的主机面壳(9)；所述底壳的上表面内设有环形槽(101)，在环形槽内灌注防水胶，所述防水胶凝固后形成位于主板(3)外部的第一防水圈体(5)；采用双层防水圈体，同现有同类产品相比，有利于防止其中一个防水圈体老化或变形后，在水中使用时，水进入底壳内损坏电子元件，从而有利于延长播放器的使用寿命。
G11C16/12  ,闪存的编程信号控制电路 [发明],本发明公开了一种闪存的编程信号控制电路，在一次编程中，数据输入信号中的m+1位数据同时实现写入m+1位的存储单元中，数据输入信号中的0数据位对应的存储单元的源极所连接的位线为选定位线。源编程电压在第一编程信号的控制下连接到各选定位线，各选定位线分别具有第一寄生电容，源编程电压会对各选定位线的第一寄生电容进行充电使各选定位线的电位上升，初始阶段中具有由数据输入信号确定的第一延时；编程信号控制电路使第一编程信号的有效电平切换沿相对于初始编程信号的有效电平切换沿产生第二延时，第二延时的大小由数据输入信号控制并用于对第一延时进行补偿，使数据输入信号在各种数据图案下对应的各选定位线上的有效时间差异减小或相等。
G11C7/06  ,灵敏放大器电路 [发明],本发明公开了一种灵敏放大器电路，位线调整单元包括第一晶体管和编程擦除控制电路。第一晶体管的结构和闪存的存储单元的结构相同。存储单元采用非挥发性存储单元。第一晶体管的栅极结构中具有浮栅和控制栅。编程擦除控制电路连接第一晶体管的栅极结构、漏极和源极，用于对第一晶体管的浮栅进行编程或擦除并从而将第一晶体管的第一阈值电压调节到要求值。第一晶体管的漏极连接数据线节点，源极连接所述位线节点，控制栅为反馈节点，反馈节点和位线节点之间具有反馈电路。本发明能对位线调整单元的具有反馈回路的晶体管的阈值电压进行精确调整，不需要增加额外光罩定义就能得到较小的阈值电压并从而实现高速感应。
G11C13/00  ,存内计算误差补偿的方法及装置 [发明],本申请公开了一种存内计算误差补偿的方法及装置，其中，该方法包括：对阵列输入阻态电流分布结果进行分析预处理，以判断是否需要进行误差补偿；如果需要进行误差补偿，则根据分析预处理结果产生需要补偿的电流值；获取阵列输出电流累积，并根据所述需要补偿的电流值对所述阵列输出电流累积进行补偿，以得到补偿后的电流值；由此，通过输入分布误差状态分析预处理，且将权重重组补偿至阵列减少误差，从而减少时间开销。
G11C11/418  ,用于SRAM的工艺和温度补偿字线欠驱动方案 [发明],本文涉及用于SRAM的工艺和温度补偿字线欠驱动方案。公开了一种电子设备，该电子设备包括多个行解码器。每个行解码器包括生成初始字线信号的解码器逻辑以及根据初始字线信号在中间节点处生成反相字线信号并根据反相字线信号在字线节点处生成字线信号的字线驱动器电路系统。字线欠驱动p沟道晶体管具有耦合到中间节点的源极、耦合到字线欠驱动吸收点的漏极以及基于反相字线信号控制的栅极。当初始字线信号处于逻辑高时，负偏置生成电路在字线欠驱动p沟道晶体管的栅极处生成负偏置电压，并且当初始字线信号处于逻辑低时，负偏置生成电路将字线欠驱动p沟道晶体管的栅极耦合到地。
H01F10/10  ,一种磁性多层膜及其制备方法和应用 [发明],本发明涉及磁性材料和高密度信息存储技术领域。本发明提供了一种磁性多层膜及其制备方法和应用。本发明的磁性多层膜，包括基底、缓冲层、铁磁层、氧化物层以及保护层，其中，铁磁层材料为CoZrTa，铁磁层中Co、Zr、Ta原子摩尔比为90:5:5；本发明以CoZrTa磁性层代替常用的Co、CoFe、CoFeB等，从而构建具有Pt/CoZrTa/MgO/Pt的多层膜结构，本发明的磁性多层膜，只需要利用适当原子比例的CoZrTa层作为多层膜的铁磁层，可使多层膜具有垂直磁各向异性的磁性层厚度窗口提高到2nm以上，同时又保持较低的成本，并在制备的过程中无需增加额外的插层，可以明显提高薄膜的垂直磁各向异性。
G06T7/00  ,一种基于安防监控静态存储器的检测设备及检测方法 [发明],本发明公开了一种基于安防监控静态存储器的检测设备及检测方法，用于半导体领域，包括检测仪本体，所述检测仪本体的顶部设置有实时交互模块，所述检测仪本体的正面顶部且位于所述实时交互模块的一侧设置有摄像头模块，所述检测仪本体内部依次设置有三维重建模块、局部敏感哈希森林异常检测模块、异常分析模块及k‑近邻搜索模块。本发明通过整合多源图像数据，三维模型将更加真实地反映现实场景，用户在虚拟交互环境中可以获得更高质量、更真实感强烈的视觉体验，多源图像数据可以帮助提高三维模型的准确性和细节展示。
G11C29/56  ,一种存储器、测试方法、设备及介质 [发明],本发明提供一种存储器、测试方法、设备及介质，包括多个随机存储单元，所述随机存储单元至少被区分为第一运行存储单元、第二运行存储单元以及数据存储单元；以及主控制器，通信连接于所述随机存储单元，用以对所述随机存储单元进行测试；其中，当对所述第一运行存储单元进行测试时，所述主控制器用以向所述第二运行存储单元中写入测试代码以进行测试；当对所述第二运行存储单元或所述数据存储单元进行测试时，所述主控制器还用以向所述第一运行存储单元中写入测试代码以进行测试。通过本发明公开的一种存储器、测试方法、设备及介质，该存储器可以实现更加全面性的检测。
G11C29/44  ,一种内存条的易维修再生利用设计系统、方法及设备 [发明],本申请公开了一种内存条的易维修再生利用设计系统、方法及设备，其系统包括内存条、控制机构和多个存储芯片，内存条的基板对应多个存储芯片开设有用于供多个存储芯片的针脚可拆卸式插接的针脚孔，每个针脚孔的孔壁均设置有导电金属层，在存储芯片的针脚插接于针脚孔内时，存储芯片与导电金属层电连接；控制机构与内存条、多个存储芯片连接，控制机构在检测到内存条上的至少一个存储芯片出现故障时，自动屏蔽出现故障的相应存储芯片并使得内存条正常使用。本申请具有增加对存储芯片的智能屏蔽设计，使得系统在检测到内存条的某个存储芯片有故障时，自动将其屏蔽，不影响整个内存条的正常使用；从而本申请提供了一种便于维修的内存条的效果。
G11C16/04  ,EEPROM电路 [发明],本发明公开了一种EEPROM电路，包括存储单元，由多个存储单元组成阵列单元，由多个阵列单元排列成阵列结构。存储单元为分离栅浮栅器件。阵列结构中设置有选择管、主字线、选择信号线和体电极线。选择管的源极连接对应的本地字线，漏极连接同一行对应的主字线，栅极连接同一列对应的选择信号线，体电极连接同一列对应的体电极线。对选定单元擦除时：选定单元的列对应选择信号线加选择信号，列不同的各选择信号线加0V电压；选定单元的行对应的主字线加正擦除电压；选定单元的列对应体电极线加小于正擦除电压的正偏置电压，列不同的体电极线加0V电压。和选定单元的行不同的主字线加正偏置电压。本发明能提高选定单元的本地字线的电压并从而提高擦除效应。
G11C16/34  ,存储器中的码字的漂移补偿 [发明],本公开包含用于存储器中的码字的漂移补偿的设备、方法及系统。实施例包含存储器装置，其具有：存储器单元阵列；及电路系统，其用于：感测存储于所述阵列中的码字；针对所述码字的每一单元基于以下来确定单元度量的导数值：所述相应单元的阈值电压、所述码字的每一单元的阈值电压值的平均值及与所述码字的所述单元的总量及所述相应单元的所述阈值电压值在所述码字的每一单元的所述阈值电压值中的位置成比例的值；确定所述确定导数值从第一极性变为第二极性的所述单元度量；将所述确定单元度量输入到皮尔逊(Pearson)检测器；及使用所述皮尔逊检测器确定所述码字的原始编程数据。
G11C16/34  ,获取最佳阈值电压的方法、装置及非易失性存储设备 [发明],本申请公开了一种获取最佳阈值电压的方法、装置、非易失性存储设备及存储介质，包括：获取目标扫描方式和目标扫描步长；基于目标扫描方式和目标扫描步长，通过至少一扫描电压分别对NAND闪存中的目标页进行读操作，并获取每一扫描电压对应的伴随式值；根据每一扫描电压对应的伴随式值，确定目标页对应的最佳阈值电压。如此，通过目标扫描方式和目标扫描步长所确定的至少一扫描电压分别对NAND闪存中的目标页进行读操作，再根据伴随式值选取目标页对应的最佳阈值电压，能够有效减少电压扫描范围和次数，从而提高获取最佳阈值电压的准确度和效率。
G11C8/08  ,一种面向交叉点阵存储器的低扰动操作方法 [发明],本发明公开了一种面向交叉点阵存储器的低扰动操作方法，属于半导体存储器领域。该操作方法由连续的对存储器阵列中字线与位线施加的脉冲周期组成；通过扰动恢复的方式，利用字线与位线的特殊电压脉冲设计，实现在存储器访问过程中对未选中存储单元的扰动恢复操作，以减小扰动脉冲对单元存储状态的影响，提升存储数据的稳定性。采用本发明实现了更小的读写扰动，更低的误码率以及更高的存储窗口，同时能够极大提升存储器对多次访问扰动的抵抗能力。
G11C8/08  ,用于存取存储器装置中的存储器胞元的流模式 [发明],本发明涉及用于存储器装置的系统、方法及设备。在一种方法中，存储器装置在存取存储器阵列中的存储器胞元时选择性地进入流模式。控制器针对新读取操作确定将在流模式还是随机模式中存取存储器胞元。使用字线寻址的第一存储器胞元由所述控制器读取。所述字线被充电到初始电压用于读取所述第一存储器胞元。当在所述流模式中时，不是在读取所述第一存储器胞元之后使所述字线放电，如针对随机模式所做，而是所述控制器保持所述字线上的最小偏压且使所述字线再次返回到所述初始电压用于执行下一读取操作以读取第二存储器胞元。此节省存储器装置功率。
G06F12/02  ,一种Flash存储器的存储空间管理方法及数据读写系统 [发明],本发明提供一种Flash存储器的存储空间管理方法及数据读写系统，属于数据存储技术领域，所述方法包括：从索引区最大地址开始逆向查找数据区存储最后一次数据包时使用的扇区号；根据扇区号确定对应的扇区，并从扇区的最后地址开始逆向查找最后一次存储数据包的存储地址；根据接收到的指令，判断待执行操作；若确定待执行操作是写入数据，则执行写入数据程序；若确定待执行操作是读取数据，则执行读取数据程序。本发明用以解决现有技术中因操作失误可能造成历史数据的丢失问题，降低FLASH的擦写次数解决使用寿命问题，同时能有效预防因Flash故障造成的数据丢失，充分保证数据独立性和安全性，提升空间利用率和数据存储量。
G11C11/413  ,一种控制电路及存储器 [发明],本发明提供一种控制电路及存储器包括：使能模块生成对应的写使能信号、第一读使能信号及第二读使能信号；控制模块生成对应的第一控制信号及第二控制信号；在写使能信号生效时，对SRAM单元的写数据操作进行控制；在第一读使能信号生效时，对SRAM单元的读数据操作进行控制；在第二读使能信号生效时，对SRAM单元的读数据操作进行控制。通过设置使能模块及控制模块生成第一控制信号与第二控制信号，使静态随机存取存储器具备同时进行的双端口读写操作甚至多端口读写操作的能力，极大地提升了静态随机存取存储器的读写效率，降低了静态随机存取存储器的功耗，极大地提高了静态随机存取存储器进行读写数据的稳定性与可靠性。
G11C11/419  ,一种信号生成电路及存储器 [发明],本发明提供一种信号生成电路及存储器包括：第一模块与第二模块对预充操作进行控制，对相应端口之间的选通进行控制；在不进行预充操作时，第一模块与第二模块使信号生成电路生成对存储单元进行写数据操作的位线信号；在进行预充操作时，第三模块使所述信号生成电路生成对存储单元进行读数据操作的位线信号；在进行预充操作时，第四模块使信号生成电路生成对存储单元进行读数据操作的位线信号。在不增加面积的前提下使静态随机存取存储器具备同时进行的双端口读写操作甚至多端口读写操作的能力，极大地提升了静态随机存取存储器的读写效率，并有效降低了静态功耗，具有广泛的适用性。
G11C7/06  ,感测放大器及其操作方法和包括其的易失性存储器装置 [发明],公开了感测放大器、感测放大器的操作方法和存储器装置。感测放大器包括感测放大电路和灵敏度控制电路。感测放大电路包括第一MOS晶体管和第二MOS晶体管。第一MOS晶体管与第一位线和目标存储器单元连接。第二MOS晶体管与第二位线和非目标存储器单元连接。感测放大电路使用第一驱动电压对第一位线和第二位线进行预充电，对偏移进行补偿，并且在目标存储器单元和第一位线之间的电荷共享之后基于第一位线的电压电平的变化来感测目标数据。灵敏度控制电路通过在感测放大电路感测目标数据的同时增大流过第一MOS晶体管的电流的大小，来调节对于指示第一逻辑值的目标数据的感测灵敏度。
G09G3/20  ,一种温敏触发电路、栅极驱动电路及显示装置 [发明],本公开提供一种温敏触发电路、栅极驱动电路及显示装置，属于显示技术领域。其中，温敏触发电路用于对栅极驱动电路的输入电压进行控制，温敏触发电路包括：输入电压调节子电路，其被配置为根据当前环境温度控制输出第一电压；逻辑控制模块，其被配置为根据第一电压和时钟信号生成第一控制信号；开关控制子电路，其被配置为根据第一控制信号，控制栅极驱动电路的输入电压是否能够写入栅极驱动电路。
G09G3/20  ,一种栅极驱动电路和显示装置 [发明],本公开提供一种栅极驱动电路和显示装置，属于显示技术领域，其中，栅极驱动电路包括多个级联的移位寄存器，每一级移位寄存器包括：栅极信号产生模块，其被配置为通过信号输出端输出栅极驱动信号；稳压模块，其被配置为在栅极驱动信号为工作电平时，通过第一电源电压端输出的第一电源电压稳定稳压模块所处的本级移位寄存器的信号输出端的输出，通过第二电源电压端输出的第二电源电压稳定上一级移位寄存器和下一级移位寄存器的信号输出端的输出，以及，在栅极驱动信号为非工作电平时，通过第二电源电压端输出的第二电源电压稳定本级移位寄存器的信号输出端的输出。
G11C29/56  ,一种存储芯片的温度测试箱以及温度测试装置 [实用新型],本实用新型提供一种存储芯片的温度测试箱，包括：箱体；芯片连接孔，设于所述箱体上；以及隔温块，设于所述芯片连接孔内；其中，所述箱体内设置有下沉式凹槽，且所述下沉式凹槽上开设有至少一个排水孔。通过本实用新型公开的一种存储芯片的温度测试箱以及温度测试装置，能够提高存储芯片的温度测试效率以及测试精度。
G11C16/08  ,多状态的一次性可编程存储器电路 [发明],本公开提供一种多状态的一次性可编程存储器电路，其包含一存储器单元和一编程电压驱动电路。该存储器单元包含一金属氧化物半导体场效应存储晶体管、一第一金属氧化物半导体场效应接入晶体管和一第二金属氧化物半导体场效应接入晶体管电性相连，用以存储两位数据。当该存储器单元处在一写入状态时，该编程电压驱动电路输出一写入控制电位至该金属氧化物半导体场效应存储晶体管的栅极，而当该存储器单元处在一读取状态时，该编程电压驱动电路输出一读取控制电位至该金属氧化物半导体场效应存储晶体管的栅极。
G09G3/32  ,显示面板和显示装置 [发明],本发明实施例公开了一种显示面板和显示装置。其中，包括第一驱动电路和像素电路，第一驱动电路用于为像素电路提供第一驱动信号，第一驱动信号包括第一子驱动信号和第二子驱动信号；第一驱动电路包括第一驱动部和第二驱动部；第一驱动部包括第K级至第L级移位寄存器，用于输出第一子驱动信号，第二驱动部包括第M级至第N级移位寄存器，用于输出第二子驱动信号，第一子驱动信号的脉冲变化频率为F1，第二子驱动信号的脉冲变化频率为F2；F1≠F2。本发明解决了现有显示面板无法分区设定驱动频率的问题，可以实现局部区域的频率控制，从而在满足各显示区域和显示内容显示性能要求的同时，实现降低显示功耗的目的。
G11C7/16  ,一种音乐播放装置 [实用新型],本实用新型涉及音乐播放装置技术领域，具体为一种音乐播放装置，其使用更加舒适，包括U形固定块，U形固定块的右端设置有开关，开关的后端设置有充电线，U形固定块的顶端左部与顶端右部均设置有音乐播放音响，U形固定块的内部设置有数个小型按摩器，数个小型按摩器呈环形均匀设置。
H04R3/00  ,一种新型车机多媒体播放器 [实用新型],本实用新型公开了一种新型车机多媒体播放器，属于车载播放器领域，包括播放器外壳，所述播放器外壳后方设置有基板，所述播放器外壳前端面设置有多媒体显示屏，播放器外壳顶部设置有顶板，所述顶板上端面两侧位置均设置有顶块，所述顶板前端面对应顶块位置设置有充电仓，所述充电仓底部设置有磁吸充电板，所述磁吸充电板上方设置有遥控器，通过在播放器顶部加装顶板，进而安装充电仓以及磁吸充电板，利用磁吸充电板可为遥控器充电，而无需装配电池，同时利用充电仓也可为手机等其他设备充电，提升多媒体播放器的功能性，同时在充电仓前端安装可上下调节的封板，不仅提供良好的防尘防水效果，也能够固定遥控器，避免遥控器散落遗失而难以查找。
G11C7/06  ,感测放大器、存储器装置和存储器装置的操作方法 [发明],感测放大器、存储器装置和存储器装置的操作方法被提供。所述感测放大器包括：第一隔离晶体管，通过第一位线连接到第一存储器单元；第二隔离晶体管，通过第二位线连接到第二存储器单元；以及感测放大电路系统，通过第一隔离晶体管连接到第一存储器单元，通过第二隔离晶体管连接到第二存储器单元，并且将与存储在第一存储器单元或第二存储器单元中的单元电压对应的数据锁存到一对感测位线，其中，感测放大电路系统被配置为：在电荷共享操作在第一存储器单元与第一位线之间或者在第二存储器单元与第二位线之间被执行的同时，执行偏移消除操作。
G06F3/06  ,存储控制器、包括其的存储装置及其操作方法 [发明],公开了一种操作被配置为与非易失性存储器装置通信的存储控制器的方法以及一种存储控制器。该方法包括从非易失性存储器装置接收计数数据，基于计数数据确定预读电压，使用预读电压将预读请求发送到非易失性存储器装置，响应于发送预读请求而从非易失性存储器装置接收预读数据，计算与预读数据相对应的解码值，以及基于计数数据和解码值生成读电压信息，并且解码值预测预读数据的错误电压。
G06F11/07  ,一种高性能计算环境中的数据输出容错装置及容错方法 [发明],本发明公开了一种高性能计算环境中的数据输出容错装置及容错方法，涉及数据输出容错技术领域。本发明包括存储监控模块、以及与其建立通信连接的分切模块、输出模块和编码模块、以及校验修复模块；分切模块用于对客户端写入存储监控模块的数据划分成数据块；编码模块通过编码算法对数据块交叉分组编码产生编码块，并形成编码组；校验修复模块用于对编码组进行校验，同时通过树形修复法对缺失编码进行修复。本发明设置有多个副本，在输出过程中能够减少内容数据块丢失概率，并且内容数据块作为数据的主体部分，加强了对内容数据的保护，提升了数据输出的安全，同时降低了数据容错的成本。
G11C29/50  ,闪存阈值电压分布测试方法、系统、电子设备及存储介质 [发明],本发明提供一种闪存阈值电压分布测试方法，包括：对3D闪存的字线单元进行特征分组，再为每个特征单元设定多个参考电压，基于每个参考电压设定每个特征单元的扫描起止点，并基于扫描步长对每个特征单元进行读操作，在读操作过程中，依次计算同一参考电压下相邻两次读操作的错误单元数量差值，基于连续多个错误单元差值与预设阈值的比较结果对扫描步长更新，以使读操作基于更新后的扫描步长执行，直至每个特征单元组的全部参考电压下的读操作完成；统计错误单元数量差值及其对应的参考电压，绘制阈值电压分布。本发明通过筛选特征单元及自适应调整参考电压的扫描步长优化闪存阈值电压分布测试流程，缩短测试时间提高测试效率。
G11C16/10  ,一种实现全范围低摆幅的存储器结构及其实现方法 [发明],本发明提供了一种实现全范围低摆幅的存储器结构及其实现方法，其中存储器结构包括：匹配线、存储器输出电路结构及若干内容寻址存储器单元；内容寻址存储器单元用于读、写比特位，输入及输出比特，并将结果传输至匹配线；内容寻址存储器单元包括静态随机存储器和搜索模块；存储器输出电路结构用于判断内容寻址存储器单元匹配线的结果是否匹配，并将判断结果输出；存储器输出电路结构通过匹配线与各内容寻址存储器单元的子匹配线耦接。本发明通过存储器单元与存储器输出电路结构来控制匹配线电压，将匹配线电压控制在一个小幅度范围内，降低匹配线电压摆幅，从而降低存储器动态功耗。
G06F1/3234  ,具有精密的电压调整功能的存储器模块 [发明],本发明的实施例涉及一种具有精密的电压调整功能的存储器模块、电压产生模块和多个多路复用器的系统。所述存储器模块具有多个存储器块。所述电压产生模块供应两个或更多个电压轨。所述多路复用器电连接到该电压产生模块。每个存储器块电连接到所述多路复用器中的一个。每个多路复用器被配置为基于每个存储器块的操作参数来在所述两个或更多个电压轨之间切换。每个存储器块的所述操作参数可以是过程控制速度、存储状态、操作模式、温度或其任何组合。所述操作模式可以进一步为活动模式、待机模式和深度睡眠模式。
G11C7/16  ,一种可保护镜头的摄像录音笔 [实用新型],本实用新型涉及摄像录音笔技术领域，尤其为一种可保护镜头的摄像录音笔，包括摄像录音笔主体，所述摄像录音笔主体底端固定设置有垫条，所述垫条底端固定设置有第一孔板，所述摄像录音笔主体顶部嵌合接触有柱筒摄像器，所述柱筒摄像器顶端内部固定设置有外显摄像头，所述摄像录音笔主体一端固定设置有硅胶条，所述柱筒摄像器前端固定设置有圆杆，所述摄像录音笔主体前端固定设置有橡胶圈，所述圆杆前端固定设置有旋盘，本实用新型通过垫条、第一孔板、柱筒摄像器、外显摄像头、硅胶条、圆杆、橡胶圈、旋盘、页轴、支架板、第二孔板、套筒、撑杆以及槽道，形成对摄像录音笔的内藏式镜头防护结构。
G11C11/409  ,用于对内存装置进行再新的集成电路及方法 [发明],本发明提供一种集成电路包括字线数组及被配置成自字线数组接收选择信号的存储单元数组。存储单元数组中的每一存储单元连接至一组数据线中的一或多条数据线。所述集成电路亦包括读取写入驱动器，读取写入驱动器连接至所述一组数据线且被配置成接收翻转再新控制信号。读取写入驱动器具有捕获电路，捕获电路被配置成存储与被选择的存储单元中的所存储位值相关的第一位值。读取写入驱动器被配置成将第二位值存储至被选择的存储单元中，第二位值是所存储位值的位反相型式。
G11C13/04  ,单光束超分辨光学数据存储装置及方法 [发明],本发明公开了单光束超分辨光学数据存储装置及方法，属于光学数据存储技术领域。本发明采用单光束进行光学数据存储，利用时间复用连续波光束波前和荧光团时间抑制过程的原理，允许点扫描单光束的超分辨率光学数据存储，通过打开和关闭光学数据存储单元，在短时间和长时间之间进行时间调制，同时在激励和抑制之间进行波前调制来实现成像，可避免光数据存储材料的光损伤和光漂白，同时提高了成像超分辨率。
G11B33/12  ,一种具有对外充电功能的多媒体播放器 [实用新型],本实用新型涉及硬件播放器技术领域，为了解决现有播放器不具有对外充电功能的技术问题，本实用新型公开了一种具有对外充电功能的多媒体播放器，多媒体播放器内部还设置有用于给电池充电的移动电源电路，移动电源电路包括升压控制电路、逻辑控制电路、用于连接电池和USB输入接口的线性充电模块，线性充电模块通过偏置电路至升压控制电路，线性充电模块通过振荡电路至升压控制电路，逻辑控制电路通过产生脉冲信号控制升压控制电路，设置有受升压控制电路控制的上MOS管和下MOS管，USB输出接口可为其它设备如手机充电，多媒体播放器通过移动电源电路为设备提供充电功能，从而增加了其实用性和多功能性。
G11C11/54  ,数据存储装置和方法 [发明],提供了一种数据存储装置，包括：寡核苷酸纳米结构骨架，其在预定位置具有多个附着位点；多个标签，被配置成附着于所述多个附着位点；至少一个第一方位指示器和至少一个第二方位指示器，每个标签包含至少一种染料和被配置成附着于所述多个附着位点中的一个附着位点的寡核苷酸附着部分，并且每个标签的所述寡核苷酸附着部分包含唯一寡核苷酸序列，所述唯一寡核苷酸序列被配置成结合至所述多个附着位点中的一个附着位点的互补序列。在另一方面，提供了一种用于存储和检索数据的方法。
G11C16/04  ,一种基于非易失性随机存储器做缓存的eMMC [实用新型],一种基于非易失性随机存储器做缓存的eMMC，包括eMMC，在eMMC内设有闪存，在eMMC内设有与闪存相连接的，用于控制闪存上存储信息的控制器，在eMMC内还设置有非易失性随机存储器，控制器还用于控制非易失性随机存储器上的存储信息，本实用新型在传统的eMMC基础上，引入比闪存更高读写寿命的非易失性随机存储器技术，为eMMC提供缓存区，通过控制器控制，在反复改写特定单元块的数据和单次小批量增加数据时，不消耗闪存单元块的擦写次数，只消耗非易失性随机存储器的缓存区的单元块，从而减少闪存芯片的利用率，提升eMMC的使用寿命。
G11C7/22  ,一种基于传输速率的信号相位转换电路 [发明],本申请提供一种基于传输速率的信号相位转换电路，属于数据传输技术领域，所述电路分别与第一电路和第二电路连接，第二电路与第一电路的传输速率比为N，所述电路包括：依次电连接的复制子电路、移位子电路、组合子电路和相位转换子电路；复制子电路基于预设有效信号长度对第一信号进行复制得到第一有效信号；移位子电路基于预设读数据延时对第一有效信号进行左移操作得到第一延时信号；组合子电路基于预设多位使能信号对第一延时信号进行处理得到多个中间信号，对多个中间信号进行组合操作得到第一组合信号；相位转换子电路基于传输速率比对第一组合信号进行右移操作得到相位转换目标信号，能降低电路开发难度和成本，提高开发效率。
G06F16/635  ,音频播放方法及装置、设备、存储介质 [发明],本申请实施例公开了一种音频播放方法及装置、设备、存储介质，其中，所述方法包括：在与车载设备通信连接的情况下，获取与通信连接对应的配置文件；在配置文件包括目标音频应用的标识信息的情况下，运行目标音频应用，以使车载设备播放目标音频应用中的音频。这样，能够使车载设备播放音频的方式更为灵活。
G06F15/78  ,一种存储计算单元、阵列、宏模块及上层宏模块 [发明],本发明涉及一种存储计算单元，属于混合信号存算一体领域，包括一个1比特乘法单元，一个电容器，一条累加总线，一条控制线，还可包括一个差分电容器和一条差分累加总线，通过该存储计算单元使得使用近似标准6T SRAM存储单元成为可能，提高了能量效率、计算面积效率以及存储密度。还提供一种存储计算阵列，包括若干存储计算单元和1比特SAR逻辑单元；一种存储计算宏模块，包括存储计算阵列和若干比较器；一种存储计算上层宏模块，包括存储计算宏模块和若干动态比较器时钟产生单元。本发明的存储计算阵列及相应的SAR逻辑、动态比较器时钟信号产生电路简化了走线，降低了连线寄生，提高了能量效率，减少了连线金属层数，降低了成本。
G11C16/12  ,用于存储器中码字的漂移补偿的系统、方法及设备 [发明],本公开涉及用于存储器中码字的漂移补偿的系统、方法及设备。存储器装置包括存储器单元及经配置以感测存储于所述存储器单元中的码字的电路系统。所述电路系统进一步经配置以确定所述感测到的码字的每一存储器单元的单元度量的值，其中所述存储器单元中的每一者的所述单元度量的所述值基于所述存储器单元中的每一者的阈值电压值的总和、所述存储器单元的所述阈值电压值的平均值及与所述存储器单元的所述阈值电压值的所述平均值成比例的值来确定。所述电路系统进一步经配置以确定所述存储器单元中的每一者的哪一单元度量具有最低值、将所述单元度量输入到皮尔逊(Pearson)检测器中及使用所述皮尔逊检测器确定所述码字的最初经编程的数据。
G11C11/02  ,一种电压控制磁阻随机存取存储器及读取控制方法 [发明],本发明涉及电压控制磁阻随机存取存储器领域，具体涉及一种电压控制磁阻随机存取存储器及其读取控制方法，包括：第一比较电路、第一磁隧道结和第二磁隧道结；第一磁隧道结与第一比较电路的第一输入端相连，第二磁隧道结与第一比较电路的第二输入端相连；第一磁隧道结用于在第一输入脉冲作用下获得第一参考电阻，第一输入脉冲的宽度大于等于稳态宽度阈值，在第一输入脉冲的作用下，第一磁隧道结获得正交状态下的电阻值作为第一参考电阻，正交状态为第一磁隧道结的自由磁层的第一磁性方向和固定磁层的第二磁性方向的；第二磁隧道结用于读出或写入数据。本发明降低了存储器的成本，提高了电压控制磁性随机存取存储器读取控制的有效性和可靠性。
G11C7/16  ,一种新型录音装置 [实用新型],本实用新型涉及录音装置技术领域，且公开了一种新型录音装置，包括录音笔，所述录音笔的外部设有安装环；所述安装环的一侧设有用于对录音笔进行防护的防护机构，该防护机构可便捷开合；所述安装环的另一侧转动设置有进音转向件。本实用新型提出一种新型录音装置，本实用新型通过设有防护机构，起到了对录音笔进行防护的同时，降低噪声从其它方向传来，配合进音转向件的使用，利于对进音的方向进行调节，以调节至说话者的方向，增加录音的品质。
G09G3/20  ,移位寄存器及其驱动方法、栅极驱动电路及显示装置 [发明],本申请提供一种移位寄存器及其驱动方法、栅极驱动电路及显示装置，通过第一输入电路、电位控制电路、信号反馈电路和输出电路实现栅极信号的输出。其中，利用信号反馈电路维持第一节点的信号电位，从而省去了电容结构，解决了由于电容耦合的方式驱动力不足导致的上拉节点的电压上升时间较长的问题。
G11C8/08  ,存储器系统 [发明],本发明提供一种缩短数据传输时期的存储器系统。实施方式的存储器系统具备非易失性存储器、及能从所述非易失性存储器读出数据的存储器控制器，且所述非易失性存储器包含第1存储器裸片及第2存储器裸片，所述第1存储器裸片包含第1存储器面及第2存储器面，所述第2存储器裸片包含第3存储器面，所述存储器控制器能够执行：向所述第1存储器裸片及所述第2存储器裸片发布读出指令，在所述第1存储器面内存储的第1数据的读出时期结束，所述第1数据的读出时期结束后所述第2存储器面内存储的第2数据的读出时期结束，且所述第2数据的读出时期结束后所述第3存储器面内存储的第3数据的读出时期结束的情况下，从所述第1存储器裸片接收所述第1数据，在所述第1数据的接收结束后，从所述第2存储器裸片接收所述第3数据，在所述第3数据的接收结束后，从所述第1存储器裸片接收所述第2数据。
G11C11/408  ,用于自选择存储器的级联感测放大器 [发明],本公开涉及用于自选择存储器的级联感测放大器。用于操作存储器的系统及方法包含：感测电路系统，其通过地址解码器连接到存储器单元；预充电电路系统，其经配置以在预充电阶段期间连接到所述感测电路系统且在紧接在所述预充电阶段之后的感测阶段期间至少部分与所述感测电路系统断开连接；及参考电压，其被提供到所述预充电电路系统，其中所述参考电压通过在所述预充电阶段期间使从所述预充电电路系统流动的电流与从所述感测电路系统流动的电流镜像而被镜像到所述存储器单元。
G11C16/26  ,操作存储器装置的方法、半导体装置和数据恢复方法 [发明],提供操作存储器装置的方法、半导体装置和数据恢复方法。操作存储器装置的方法包括：利用读取电压从第一存储器块读取其中包含至少一个磨损存储器单元的存储器单元的第一页；以及利用读取电压读取在第一存储器块中邻近于第一页延伸的存储器单元的第二页。执行操作以确定第一页中的包括“0”比特的列的位置与第二页中的包括“0”比特的列的位置之间的匹配率。此后，当匹配率超过阈值匹配率时，通过调整施加至第一存储器块中的另一页的字线的读取通过电压来读取第二页。
H10B12/00  ,用于三维存储器阵列中的字线复用的结构 [发明],本申请涉及用于三维存储器阵列中的字线复用的结构。存储器裸片可包含用于阶梯区附近或之间的区中的存取线复用的电路。例如，对于字线堆叠的每一字线，复用区可包含半导体材料的相应第一部分及所述半导体材料的相应第二部分，且还可包含可操作以调制所述第一部分与所述第二部分之间的电导率的栅极材料。每一字线可与所述半导体材料的所述相应第一部分耦合，使得所述栅极材料的偏置可将所述字线与所述半导体材料的所述相应第二部分耦合。此类特征可支持用于与所述字线堆叠相关联或在多个字线堆叠当中或两者的复用的各种技术。
G11C16/06  ,三维存储芯片阵列电路、三维存储器及电子设备 [发明],本公开涉及一种三维存储芯片阵列电路、三维存储器及电子设备，三维存储芯片阵列电路包括衬底、以及沿垂直衬底方向层叠的至少一层功能电路，功能电路包括沿平行于衬底方向行列排布的多个单元阵列电路；单元阵列电路包括行选择信号线、列选择信号线、选择开关及存储单元选择线；至少一单元阵列电路的选择开关，与存储单元选择线对应设置，选择开关被配置为：第一输入端与对应的行选择信号线连接，第二输入端与对应的列选择信号线连接，输出端连接至对应的存储单元选择线，用于经由行选择信号线及列选择信号线共同控制选择开关的导通或关断，以选中或未选中对应的存储单元选择线。至少能够提高读写效率。
G11C29/56  ,具有并行主接口及测试接口的存储器 [发明],本申请涉及具有并行主接口及测试接口的存储器。存储器裸片可经配置有可个别地(例如，单独地)支持评估操作(例如，在组装成多裸片堆叠之前或作为所述组装的部分)或存取操作(例如，在组装成多裸片堆叠之后)的并行接口。例如，存储器裸片可包含支持与或经由多裸片堆叠中的另一存储器裸片传递信令的第一组一或多个接触件。所述存储器裸片还可包含支持对预组装评估的探测的第二组一或多个接触件，所述第二组一或多个接触件可与所述第一组接触件电隔离。通过实施此类并行接口，可使用所述第二组接触件执行评估操作，而不会损坏所述第一组接触件，这可改进用于支持存储器装置中的多裸片堆叠的能力。
G11C29/12  ,存储器装置以及用于检测其故障存储器单元的方法 [发明],提供了存储器装置以及用于检测其故障存储器单元的方法。所述存储器装置包括：存储器单元阵列，包括多个存储器单元，字线缺陷检测电路，通过多条字线电连接到存储器单元阵列，以及控制逻辑，被配置为：控制存储器单元阵列的输入/输出操作。当存储器缺陷检测命令从存储器控制器被接收时，字线缺陷检测电路被配置为，并基于选择的字线的电压与参考电压之间的差生成故障标志。当模式寄存器读取命令从存储器控制器被接收时，控制逻辑被配置为：将故障标志和与故障标志对应的故障行地址发送至存储器控制器。
G11C16/10  ,存储装置、非易失性存储器装置及操作NVM装置的方法 [发明],提供了一种存储装置、一种非易失性存储器装置和一种操作该非易失性存储器装置的方法。该存储装置包括：存储控制器，其被配置为发送命令和包括一个或多个比特的模式的编程数据；非易失性存储器装置，其被配置为接收命令和编程数据；以及模式监测电路，其被配置为监测从存储控制器发送的编程数据的模式。模式监测电路被配置为当编程数据包括重复预设次数或更多次的重复模式时，将异常状态检查比特发送至存储控制器，并且存储控制器被配置为响应于接收到异常状态检查比特而将编程数据重新发送至非易失性存储器装置。
G11C7/22  ,电子装置及其操作方法以及存储器装置 [发明],提供了一种电子装置及其操作方法以及存储器装置。电子装置包括：系统芯片，其输出写时钟和写数据信号；以及存储器装置，其基于写时钟接收写数据信号并且输出频率不同于写时钟的频率的读数据信号和数据选通信号。该存储器装置还包括第一间隔振荡器、第二间隔振荡器和温度传感器。电子装置在电子装置的初始化中执行第一训练并且在初始化之后的操作中执行第二训练。存储器装置在第二训练中在间隔振荡器的操作期间执行计数操作，并且参考存储器装置的温度信息校正最终计数值。
G11C7/16  ,一种多功能音频播放器 [实用新型],本实用新型涉及一种多功能音频播放器，包括车架、功放机本体和滑槽，车架的内部开设有容槽，功放机本体滑动连接在容槽的内部，功放机本体的内部设置有蓝牙接收器，功放机本体的内部设置有音频播放器本体，滑槽开设在车架的内部，滑槽的内部设置有限位机构，限位机构用于固定功放机本体，功放机本体的一侧转动连接有防尘盖。本实用新型以解决，现有的车载的音频播放器，功能较为单一，在不使用时表面容易堆积灰尘，从而容易造车载数字音频播放器内部进灰影响寿命与音质，且在安装和拆卸时需要通过专业工具去进行操作，进而增加了安装和拆卸的时间，导致降低了装置实用性的问题。
G11C7/16  ,一种利用多通道播放器进行大带宽信号播放的方法 [发明],本发明公开了一种利用多通道播放器进行大带宽信号播放的方法，涉及通信领域。它利用多个小带宽播放器完成对大带宽信号的数据播放，各小带宽播放器播放带宽可远低于大带宽信号播放带宽要求，解决了硬件播放能力不足导致无法满足大带宽信号播放的问题。本发明具有播放带宽大、硬件性能要求低、结构易于扩展等优点，适用于高速通信信号处理等需要大带宽信号播放的场合。
G11C19/28  ,移位寄存器、栅极驱动电路、显示面板及显示装置 [发明],本申请实施例提供了一种移位寄存器、栅极驱动电路、显示面板及显示装置，涉及显示面板技术领域。该移位寄存器中，输入模块用于在移位寄存器输入端的控制下将初始输入信号传输至第一节点；第一控制模块用于在第一时钟信号端和移位寄存器输入端的控制下调节第三节点的电位；第二控制模块用于在第三阶段和第二时钟信号端的控制下调节第二节点电位；第三控制模块用于在后M级移位寄存器输出端的控制下调节第一节点的电位；第一输出模块用于在第三节点的控制下第一电平电压传输至移位寄存器输出端；第二输出模块用于在第一节点的控制下将第二时钟信号传输至移位寄存器输出端。根据本申请实施例，能够充分满足像素电路对扫描脉冲波形的多样化需求。
G11C16/30  ,存储装置和包括存储装置的电子设备 [发明],提供了存储装置和包括存储装置的电子设备。所述存储装置包括至少一个非易失性存储器件和存储控制器。所述存储控制器基于来自外部主机的请求控制所述至少一个非易失性存储器件。所述存储控制器基于所述存储装置的工作温度的变化自适应地调整发送驱动器的阻抗。所述发送驱动器通过链路向所述外部主机发送发送信号。所述存储装置可以通过随着所述工作温度增加而减小所述发送驱动器的阻抗，来增加通过所述链路发送到所述主机的所述发送信号的眼图高度。因此，即使所述存储装置的所述工作温度增加，根据示例实施例的所述存储装置也可以维持所述链路的可靠性。
G11C29/36  ,一种非线性宏单元模式闪存的信号质量测试方法及装置 [发明],本发明公开了一种非线性宏单元模式闪存的信号质量测试方法、装置、设备及系统，涉及电子信息技术领域，以解决NAND Flash信号难以读写分离的问题，该方法包括：在非线性宏单元模式闪存进行读写数据传输过程中，采集非线性宏单元模式闪存的测试信号；根据测试信号中的读写检测信号，确定非线性宏单元模式闪存的工作情况；其中，工作情况包括写状态和读状态；从测试信号中分离得到各工作情况各自对应的目标信号；其中，目标信号包括对应的工作情况下的测试信号；本发明合理地选取四种测试信号，将三种测试信号作为触发信号，便捷且准确地完成这四种测试信号的读写分离，以便测试人员查看NAND Flash的信号质量。
G11C16/10  ,存储器、存储器电路及存储器电路的工作方法 [发明],一种存储器、存储器电路及存储器电路的工作方法，其中存储器电路包括：若干呈阵列排布的存储单元，在编程操作时，控制栅用于施加第一编程电压，使电子自控制栅拉到浮栅中，在擦除操作时，控制栅用于施加擦除电压，使电子自浮栅拉到控制栅中；源线掺杂区，位于源线层底部的衬底内；位线掺杂区，位于相邻两个存储单元结构的字线栅之间的衬底内；字线，与同行存储单元的字线栅电连接；位线，与同列存储单元的位线掺杂区电连接；源线，与同列存储单元的源线层电连接；控制栅线，与同行存储单元的控制栅电连接，提高存储单元结构跨导的稳定性。
G11C29/00  ,具有用于基于页面的修复的冗余的存储器装置 [发明],本申请案涉及一种具有用于基于页面的修复的冗余的存储器装置。基于存储在存储元件中的数据，可将地址解码为基本行、基于行的冗余行或基于页面的冗余行。匹配逻辑电路可确定地址是否对应于有缺陷基本行且产生匹配信号。解码器能够响应于所述匹配信号指示对应于待存取的所述地址的地址数据与存储在易失性存储器中的有缺陷地址数据匹配来选择待存取的冗余行而不是基本行。基于页面的冗余行允许逐页面替换有缺陷的存储器，从而允许继续使用存储器的运转正常部分。
G11C5/02  ,用于多裸片存储器装置的字线驱动器 [发明],本申请涉及用于多裸片存储器装置的字线驱动器。存储器装置可包含至少与所述存储器装置的存储器单元和对应存取线相关联的第一半导体裸片，和至少与所述存储器装置的存取线驱动器电路系统相关联的第二半导体裸片。所述第二半导体裸片可定位成与所述第一半导体裸片接触或以其它方式邻近于所述第一半导体裸片，且电触点可形成为使所述第二半导体裸片的所述存取线驱动器电路系统与所述第一半导体裸片的所述存取线导体耦合。举例来说，空腔可穿过所述第二半导体裸片和所述第一半导体裸片的至少一部分形成，且所述电触点可至少部分地由在所述空腔中形成导电材料而形成于所述半导体裸片之间。
G11C16/34  ,用于存储器中的码字的漂移补偿 [发明],本公开包含用于存储器中的码字的漂移补偿的设备、方法及系统。实施例包含存储器装置，其具有：存储器单元阵列；及电路系统，其用以感测存储于所述阵列中的码字，确定所述码字的每一单元的阈值电压值，对所述阈值电压值进行排序，基于所述相应单元的所述阈值电压值、在所述经排序值中紧接在所述相应单元的所述阈值电压值之前的所述阈值电压值及与所述码字的所述单元的总数量成比例的值确定用于所述码字的数个所述单元的单元度量的二阶导数值，确定所述经确定二阶导数值具有最大值所针对的所述单元度量，将所述经确定单元度量输入到皮尔逊检测器，及使用所述皮尔逊检测器确定所述码字的最初经编程的数据。
G11C29/02  ,ZQ校准方法、校准电路 [发明],本发明公开一种ZQ校准方法、校准电路，其是在芯片上电前，初始化第一模块和第二模块，获取第一初始控制编码PD＆lt;subgt;1＆lt;/subgt;和第二初始控制编码PD＆lt;subgt;2＆lt;/subgt;；比较两初始控制编码以得到控制编码复用位N；校准模块依次对第一模块和第二模块进行校准，以得到第一调整控制编码PD＆lt;subgt;x＆lt;/subgt;和第二调整控制编码PD＆lt;subgt;y＆lt;/subgt;，其中，对第二模块校准时，第二调整控制编码PD＆lt;subgt;y＆lt;/subgt;中的至少一位，为根据第一调整控制编码PD＆lt;subgt;x＆lt;/subgt;和控制编码复用位N复用编码确定得到；最后根据第一调整控制编码PD＆lt;subgt;X＆lt;/subgt;和第二调整控制编码PD＆lt;subgt;Y＆lt;/subgt;配置第一模块和第二模块。根据对初始化过程中生成编码的比较结果确定复用编码的位数和位置，实现低精度位置编码的复用，显著减少校准次数，提高校准效率的同时，有效降低了芯片校准电路的功耗。
G11C29/56  ,一种双头存储器的端口识别方法、装置、设备及介质 [发明],本发明公开了一种双头存储器的端口识别方法、装置、设备及介质。通过获取第一端口的电平信息和第二端口的电平信息，并判断第一端口的电平信息和第二端口的电平信息是否处于预设范围内。在第一端口的电平信息和第二端口的电平信息均处于预设范围内时，确定第二端口处于第一工作状态，通过上述技术方案，当电源的存在影响端口的电平信息，导致第一端口的电平信息和第二端口的电平信息同时在预设范围内时，设定第二端口处于第一工作状态，进而通过软件的方式解决电源的影响，而不需要通过硬件来隔离电源，如此在解决端口识别问题的同时，可以集聚节省电路板布局空间、缩短设计周期、不产生额外的功率损耗、且减少了生产成本。
H03K19/173  ,一种基于忆阻器的非易失性多数门逻辑电路及其控制方法 [发明],本发明公开了一种基于忆阻器的非易失性多数门逻辑电路及其控制方法，属于微电子器件技术领域；通过采用n+1个忆阻器来实现n个逻辑输入的多数门逻辑运算，其中一个忆阻器作为输出忆阻器，另外n个忆阻器作为输入忆阻器；通过将n个输入忆阻器的阻值信息设置为多数门的n个逻辑输入变量，将n个输入忆阻器的正极接地，并在输出忆阻器的正极和电阻的第二端上施加固定电压V＆lt;subgt;0＆lt;/subgt;，即可得到多数门逻辑运算结果；本发明在逻辑计算完成后输入忆阻器状态依旧保持写入的输入信息值，对输入信息并无破坏性，实现了一种输入和输出变量均为忆阻器阻值、且运算过程为非破坏的多数门逻辑电路；该电路的数据复用性较强，且在进行逻辑级联时，能够降低硬件开销。
H10B12/00  ,存储装置及其形成方法 [发明],公开了一种存储装置，其包括存储单元的阵列、耦合到存储单元的位线、第一气隙和第二气隙。每个存储单元包括垂直晶体管。垂直晶体管包括在第一方向上延伸的半导体本体。每条位线连接到半导体本体的第一端。第一气隙中的至少一个位于相邻位线之间。第二气隙中的至少一个位于相邻存储单元的相邻半导体本体之间。
G11C16/14  ,一种固态硬盘的硬件销毁电路的优化设计电路 [发明],本公开属于固态硬盘技术领域，具体提供了一种固态硬盘的硬件销毁电路的优化设计电路，包括电源选择电路及储能电容；所述电源选择电路用于接收外部的硬件销毁指令，并根据所述硬件销毁指令，将存储芯片的供应电源切换至储能电容上，储能电容的高压对存储芯片的内部数据产生破坏以销毁数据。本方案利用固态硬盘原有的储能电容(高压)，作为销毁存储芯片的冲击电压，只需要简单的控制和转换电路即可实现。简化原有的销毁电源升压电路，去掉了高压升压电路，同时节约硬件成本，简化了电路板布局空间。
G06F15/78  ,基于读写分离SRAM配置自适应扫描ADC的乘累加存内计算电路 [发明],本发明属于集成电路技术领域，具体涉及一种基于读写分离SRAM配置自适应扫描ADC的乘累加存内计算电路，以及对应的CIM芯片。该电路包括：存算阵列，行信号线、列信号线、模式控制电路、以及量化电路。其中，存算阵列由多个8TSRAM单元按阵列排布而成。行信号线包括WL、RWL和SW；列信号线包括BL、BLB和RBL。模式控制电路用于切换行信号线和列信号线的接入状态。模式控制电路包括行开关组和列开关组。行开关组用于调整RBL的接线端口。列开关组分别用于调整RWL的接线端口，SW的接地状态。以及RWL和SW连通状态。量化电路用于对逻辑运算的结果进行量化和输出。本发明的电路具备数据存储和MAC功能，并克服了传统方案在集成度、功耗和能效方面的不足。
G11C5/02  ,用于多裸片存储器装置的字线驱动器 [发明],本申请涉及用于多裸片存储器装置的字线驱动器。存储器装置可包含至少与所述存储器装置的存储器单元和对应存取线相关联的第一半导体裸片，和至少与所述存储器装置的存取线驱动器电路系统相关联的第二半导体裸片。所述第二半导体裸片可定位成与所述第一半导体裸片接触或以其它方式邻近于所述第一半导体裸片，且电触点可形成为使所述第二半导体裸片的所述存取线驱动器电路系统与所述第一半导体裸片的所述存取线导体耦合。举例来说，空腔可穿过所述第二半导体裸片和所述第一半导体裸片的至少一部分形成，且所述电触点可至少部分地由在所述空腔中形成导电材料而形成于所述半导体裸片之间。
H01L23/528  ,存储阵列导线结构及布线、制备方法和外围电路驱动方法 [发明],本发明公开了存储阵列导线结构及布线、制备方法和外围电路驱动方法。本发明将存储阵列内外围电路及其对应的驱动线通过重新布线跳线方案实现连接，且改变了导线的结构，由单一一根线变为多根导线并联，增大了可用于连接的导线面积，在不改变当前金属层分布密度的情况下，成功解决RDL封装工艺能力不足的问题，也避免了单纯增加线宽会发大刻蚀负载效应的情况。
G11C11/4074  ,一种存储单元及其驱动方法、动态随机存取存储器 [发明],本公开提供了一种存储单元及其驱动方法、动态随机存取存储器，该存储单元包括：读晶体管和写晶体管；读晶体管至少包括第一顶栅和第一背栅，第一顶栅与写晶体管的第二极连接，用于存储数据，第一背栅用于调整读晶体管的阈值电压；在数据读取阶段和保持阶段，第一背栅上施加第一电压；在数据写入阶段，第一背栅上施加第二电压，第一电压大于第二电压。本公开通过对存储单元中的读晶体管进行背栅的设置，在写入数据过程中对读晶体管的阈值电压进行调节，使读晶体管的第一顶栅电压得到一个高于目标数值的电压，当写晶体管的控制信号下降沿到来时，会衰减读晶体管第一顶栅的电压，实现存储节点电压的补偿效果，避免数据扰动、导致读写错误的问题产生。
G09G3/20  ,移位寄存器单元及其驱动方法、栅极驱动电路、显示装置 [发明],提供了一种移位寄存器单元及其驱动方法、栅极驱动电路、显示装置，属于显示技术领域。其中，输入电路能够响应于第一时钟信号，控制第一节点和第二节点的电位；输出控制电路能够在第一节点的电位控制下，控制第一时钟端与第二节点的通断，控制第三电源端与第一节点的通断；输出电路能够在第二节点的电位控制下，控制第二电源端与级联的第一输出端的通断，控制第一电源端与驱动像素的第二输出端的通断；能够在第一节点的电位控制下，控制第二时钟端与第一输出端的通断，控制第三时钟端与第二输出端的通断。如此，可以通过灵活设置各端提供的信号，在使输出电路分别向两个输出端可靠输出所需电位的信号，还使得第一节点的电位确保输出电路可靠输出。
G11C5/14  ,一种存储器多值写入电路以及存储器 [发明],本公开提供了一种存储器多值写入电路以及存储器，该多值写入电路包括：动态电压钳位电路、电流镜电路、权重调整电路以及第一选通开关；动态电压钳位电路基于输入的参考电流生成基准电流，电流镜电路将基准电流复制至权重调整电路，权重调整电路基于权重调整信号的控制形成写入电流，写入电流在第一选通开关的控制下写入至存储单元中，写入电流与基准电流之间具有线性倍数关系。通过优化电路结构，本公开实现在所有编码范围内都具有线性增加的写入电流，动态范围大且电流复制精度高，使写数据的准确性和可靠性得到有效提升。
H03K19/173  ,一种基于忆阻器的双边缘D触发器及电子产品 [发明],本发明公开了一种基于忆阻器的双边缘D触发器及电子产品，属于逻辑运算器件设计技术领域，所述双边缘D触发器包括：双极性的忆阻器M1～M3、开关器件TG1～TG6、电压比较器COMP、反相器INV1和定值电阻R，通过一对反向串联的忆阻器(M1、M2或M2、M3)结构对输入数据D进行存储，将数据以电阻形式存储在数据存储忆阻器M1或M3中。通过定值电阻与忆阻器串联分压的结构，最终通过比较器输出跟随结果。上述基于忆阻器的双边缘D触发器，既然保证数据的非易失性，又能提高数据的传输速率。
G11C7/08  ,灵敏放大器、静态随机存储器及灵敏放大器的控制方法 [发明],本申请提供一种灵敏放大器、静态随机存储器及灵敏放大器的控制方法，所述灵敏放大器通过第一PMOS管、第一NMOS管、第二PMOS管拓扑结构的设计，使其形成伪NMOS结构，由此可实现对位线上目标数据的逻辑变换和信号增强，同时在初始阶段实现了位线和反相器输入端的信号隔离，由此降低了电路板的设计面积，进而减少了电路的设计成本，此外，还可减少电源端至接地端产生直流通路的时间，进而减少了电路的使用功耗。
G11C29/56  ,一种存储颗粒测试工装 [实用新型],本实用新型公开了一种存储颗粒测试工装，包括加工箱，所述加工箱内腔的底部固定连接有凹型架，所述凹型架内腔的两侧均滑动连接有工作板，所述工作板顶部的两侧均开设有凹槽。本实用新型通过将待测件放置在放置槽内，然后启动第二电动推杆推动测试板向下移动，这时测试板的底部设置的测试触点与待测件接触后完成功能性检测，通过测试板上的状态警示灯的工作状态判断待测件的功能性是否完整可以合格达标，如有个别警示灯不亮则表示待测件不合格，待测试完毕后，这时再启动第一电动推杆推动活动板向上移动，活动板能够将放置板从凹槽内移出，这时即可将放置在放置板内的待测件取出，可以便于上下料，可缩短了检测间隔周期，提升检测效率。
G09G3/20  ,扫描驱动电路以及显示面板 [发明],本发明涉及显示面板领域，提供一种扫描驱动电路以及显示面板，其中，扫描驱动电路包括多级移位寄存器单元和一时序控制器，其中，每一级移位寄存器单元包括10或11个晶体管以及2个电容，时序控制器包括三条时序控制信号线。本发明的扫描驱动电路以及显示面板，通过提供新的移位寄存器单元电路，增加元器件数量，使得在显示面板制程波动、集成电路电源讯号噪声和长时间操作等情况下，加强移位寄存器单元输出信号波形的稳定性，提升移位寄存器单元电路的容忍度，增加显示面板的信赖性。
G11C16/04  ,一种基于反向器随机击穿的PUF电路、芯片及应用方法 [发明],本发明公开了一种基于反向器随机击穿的PUF电路、芯片及应用方法，本发明的PUF电路包括由NMOS晶体管和PMOS晶体管构成的击穿反向器，击穿反向器的输入端连接有用于在栅极高压VHV和地GND之间选择的第一高压反向器，电源端连接有用于在电源VDD和地GND之间选择的第二高压反向器，且在输入端输入栅极高压VHV时NMOS晶体管和PMOS晶体管均发生栅极‑衬底随机击穿以生成随机的PUF密钥。本发明旨在实现简单的基于反向器中NMOS管或PMOS管随机熔断的、与标准CMOS工艺兼容、成本低的高稳定性通断型PUF电路，避免特殊结构晶体管的使用，提升两个晶体管均被击穿后PUF密钥的稳定性。
G11C16/08  ,存储器装置的操作方法 [发明],公开了存储器装置的操作方法，存储器装置包括沿垂直于基底的方向堆叠的多个存储器单元和分别与所述多个存储器单元连接的多条字线。所述方法包括：在第一字线设置时段期间，将第0通过电压施加到所述多条字线之中的第一选择字线，并且将第一通过电压施加到所述多条字线之中的第一上邻近字线；以及在第一字线设置时段之后的第一编程执行时段期间，将第一编程电压施加到第一选择字线，并且将小于第一通过电压的第二通过电压施加到第一上邻近字线。第一上邻近字线是与第一选择字线物理上邻近的字线。
H01F10/18  ,一种垂直磁性多层膜及其制备方法、磁随机存储器 [发明],本发明涉及存储器技术领域。本发明提供了一种垂直磁性多层膜及其制备方法、磁随机存储器。本发明的垂直磁性多层膜，铁磁金属层的材料为FeC＆lt;subgt;x＆lt;/subgt;，即在制备Fe薄膜的过程中，插入适当碳原子，就能够同时获得高垂直磁各向异性的磁性薄膜，并且提高其热稳定性；本发明的垂直磁性多层膜的制备方法，在制备Fe薄膜的过程中，插入适当碳原子，就能够同时获得高垂直磁各向异性的磁性薄膜，并且提高其热稳定性。因此具有制备简单、控制方便的特点；而且，此方法不需要高成本的稀有金属或昂贵的附加装置，因此具有效率高、成本低等优点，适合应用于未来磁存储技术中。
G06F1/30  ,一种避免BMC掉电后异常工作的方法、装置及系统 [发明],本发明公开了一种避免BMC掉电后异常工作的方法、装置及系统，通过打开并配置GPIO设备文件，设置PAO和PBO为输入/输出端口，注册与处理GPIO中断服务线程，实现按键检测与持续时间计算，并控制LED灯与系统关机准备。在需要拔掉服务器交流电源的场合，可以先长按服务器定位灯按钮，使服务器BMC进行先关机操作，确保flash数据安全。本发明还包括一个由嵌入式Linux系统和关机模块组成的服务器BMC掉电异常工作防护系统，本发明在不增加额外硬件的情况下，通过软件有效解决了拔掉AC可能导致flash数据异常的问题，提供了一种既经济又可靠的解决方案。
G11C15/04  ,一种存储单元、三态内容寻址存储器和电子设备 [发明],本发明公开了一种存储单元、三态内容寻址存储器和电子设备，属于存储器领域，包括：阻变存储器、选通晶体管和放大晶体管；其中，阻变存储器的一端与位线相连，阻变存储器的另一端与选通晶体管的漏极相连；选通晶体管的源极与源线相连，选通晶体管的栅极与字线相连；放大晶体管的源极接地，放大晶体管的栅极与选通晶体管的漏极相连，放大晶体管的漏极与匹配线相连；与现有技术相比，本申请的存储单元、三态内容寻址存储器和电子设备，采用一个非易失器件，构成TCAM的存储单元，很好的避免了外围电路以及存储单元的面积和能量消耗大的问题，实现了TCAM的功能，具有较好的性能。
G11C29/18  ,存储器内建自测试方法及其电路、芯片 [发明],提供了一种存储器内建自测试方法及其电路、芯片。所述存储器内建自测试电路包括：选择模块，用于根据通过APB总线从APB总线主设备接收到的模式选择信号，选择读写模式或测试模式；测试模块，用于在所述测试模式下，根据通过所述APB总线从所述APB总线主设备接收到的信号，对芯片内的待测试存储器进行测试操作；读写模块，用于在所述读写模式下，根据通过所述APB总线从所述APB总线主设备接收到的信号，对所述芯片内的待读写存储器进行读写操作。
G11C29/42  ,生成目标组合存储器的系统 [发明],本发明涉及芯片技术领域，尤其涉及一种生成目标组合存储器的系统，实现步骤C1、遍历存储器数据库，生成候选存储器集合；步骤C2、遍历候选存储器集合，选择一个或两个候选存储器作为组合单元，组合生成候选组合存储器，生成候选组合存储器集合；步骤C3、获取每一候选组合存储器的组合面积和组合功耗；步骤C4、获取每一候选组合存储器对应的综合性能值；步骤C5、将候选组合存储器集合中综合性能值最小的候选组合存储器确定为目标组合存储器。本发明能够快速生成符合目标尺寸和目标频率的目标组合存储器，减小了芯片面积，降低了芯片功耗，提高了芯片性能。
G11C29/42  ,具有写掩码的数据校验系统 [发明],"本发明涉及芯片技术领域，尤其涉及一种具有写掩码的数据校验系统，包括设置在预设芯片中的N个芯片内部存储器{M＆lt;subgt;1＆lt;/subgt;,M＆lt;subgt;2＆lt;/subgt;,…,M＆lt;subgt;n＆lt;/subgt;,…M＆lt;subgt;N＆lt;/subgt;}、存储有计算机程序的存储器和处理器，其中，M＆lt;subgt;n＆lt;/subgt;为预设芯片中的第n个内部存储器；M＆lt;subgt;n＆lt;/subgt;对应的ECC位数为A＆lt;supgt;n＆lt;/supgt;，ECC校验码的位数为G＆lt;supgt;n＆lt;/supgt;，M＆lt;subgt;n＆lt;/subgt;对应的写掩码位数为B＆lt;supgt;n＆lt;/supgt;，M＆lt;subgt;n＆lt;/subgt;对应的数据写入位宽为C＆lt;supgt;n＆lt;/supgt;，M＆lt;subgt;n＆lt;/subgt;对应的存储位宽为D＆lt;supgt;n＆lt;/supgt;，C＆lt;supgt;n＆lt;/supgt;≥A＆lt;supgt;n＆lt;/supgt;，C＆lt;supgt;n＆lt;/supgt;≥B＆lt;supgt;n＆lt;/supgt;，M＆lt;subgt;n＆lt;/subgt;中包括一位校验标识位、G＆lt;supgt;n＆lt;/supgt;位ECC校验码存储位和C＆lt;supgt;n＆lt;/supgt;位写入数据存储位。本发明提高了数据校验的灵活性，减少了芯片面积浪费，提升了芯片性能。"
G11C11/413  ,一种支持混洗操作的静态随机存储系统 [发明],本发明公开了一种支持混洗操作的静态随机存储系统，该系统包括：包括K个混洗模块，M个开关组、指令缓冲区、控制器、行解码器、列解码器、N个水平正位线和N个水平反位线；K为不小于2，不大于8的正整数；M为比N小1的正整数；N为不小1的正整数。可见，本申请有利于实现高水平的并行混洗数据，从而提高计算效率和降低能耗。
G11C8/08  ,存储器子系统中的相应字线群组的自适应时间感测参数及过驱动电压参数 [发明],本公开涉及存储器子系统中的相应字线群组的自适应时间感测参数及过驱动电压参数。一种系统包含：存储器装置；及处理装置，其与所述存储器装置可操作地耦合以执行包含以下项的操作：接收用以对与所述存储器装置的字线相关联的一组单元执行存储器存取操作的请求；确定所述字线安置在所述存储器装置的第一层面上；响应于确定所述字线安置在所述第一层面上，确定所述字线与和所述第一层面相关联的第一字线群组相关联；及响应于确定所述字线与和所述第一层面相关联的所述第一字线群组相关联，使用第一时间感测参数对连接到所述字线的所述一组单元执行存储器存取操作，其中所述第一时间感测参数对应于与所述第一层面相关联的所述第一字线群组。
G11C19/28  ,一种移位寄存器电路 [发明],本发明公开了一种移位寄存器电路，包括若干个移位寄存器电路单元；其中，每个移位寄存器电路单元包括信号输入端、第一时钟输入端、第二时钟输入端、第三时钟输入端、第四时钟输入端、信号输出端；第一个移位寄存器电路单元的信号输入端用于接收外部STV信号；第一时钟输入端、第二时钟输入端、第三时钟输入端、第四时钟输入端分别对应第一时钟信号、第二时钟信号、第三时钟信号、第四时钟信号；信号输出端用于输出驱动扫描信号；前一个移位寄存器电路单元输出的驱动扫描信号作为后一个移位寄存器电路单元的输入信号。本发明既能使相邻两个输出信号同时出现有效电平，又能稳定输出像素电路所需要的栅极开关信号，来供给各行像素电路进行使用。
G11C29/12  ,半导体存储装置 [发明],本发明提供一种具有可有效率地实施半导体存储装置的筛选测试的存储装置驱动电路的半导体存储装置。制作如下半导体存储装置，即包括写入电压供给电路(750)、写入电压切换电路(250)、位线放电控制电路(850)、位线放电电路(450)以及存储器阵列(300)。写入电压供给电路经由写入电压切换电路与存储器阵列连接，位线放电控制电路经由位线放电电路与存储器阵列连接，写入电压供给电路向写入电压切换电路供给至少两种感测线写入电压，写入电压切换电路向存储器阵列的至少两组感测线个别地供给电压，位线放电控制电路向位线放电电路输出至少两种位线放电控制信号，位线放电电路向存储器阵列的至少两组位线个别地供给放电电压。
G06F11/34  ,一种计算机寿命监测方法及系统 [发明],本发明公开了一种计算机寿命监测方法及系统，涉及计算机技术领域，该方法包括：比较零时刻上电初始值和当前上电初始值，确定当前时刻发生变化的存储位元的数量得到当前变化数量；基于当前变化数量和静态噪声容限累计分布函数计算当前时刻SRAM器件中存储位元在老化前后静态噪声容限的变化量，得到当前容限变化量；当前容限变化量表征计算机中SRAM器件在当前时刻的老化状况；基于当前容限变化量和比值函数表达式计算当前时刻计算机中其他部件在老化前后电路中路径延迟的变化量，得到当前延迟变化量；当前延迟变化量表征计算机中其他部件在当前时刻的老化状况。本发明无需借助额外的传感器，且能提高计算机寿命监测的准确性。
G11C29/56  ,一种固态硬盘可靠性试验箱 [发明],本发明涉及固态硬盘技术领域，且公开了一种固态硬盘可靠性试验箱，包括箱体，所述箱体背面下方的左右两侧均固定连接有支撑架，所述箱体的内部设置有若干数量的拿取机构，所述箱体的正面设置有第一密封机构，所述箱体的背面设置有散热机构，所述拿取机构包括滑槽，所述滑槽的数量为若干，若干所述滑槽分别开设于箱体内部的左右两侧，所述滑槽的内部设置有滑板。该固态硬盘可靠性试验箱，通过箱体内部左右两侧开设的滑槽，滑板的两侧在滑槽的内部可以进行前后滑动运动，放置盒通过底部的滑板可以在箱体的内部进行移动，放置槽嵌合于放置盒的正面，用于放置固态硬盘，矩形槽嵌合于放置盒的背面，从而可以达到方便工作人员对装置进行操作的作用。
G11C29/56  ,一种企业级固态硬盘意外掉电数据校验的测试方法 [发明],本发明提供了一种企业级固态硬盘意外掉电数据校验的测试方法，能够模拟意外掉电的真实情况，并且节约测试时间和定位到数据出错的位置，以及计算出固态硬盘电容在意外掉电情况下对数据的保护范围，其特征在于：所述方法包括以下步骤：步骤10、搭建测试环境，包括硬件环境和软件环境；步骤20、运行脚本，进行自动化测试；步骤30、查看结果。
G11C11/413  ,一种矩阵显式转置消除静态随机存储器及方法 [发明],本发明公开了一种矩阵显式转置消除静态随机存储器及方法，该存储器包括：交错矩阵存储单元、译码单元和平移单元；交错矩阵存储单元，与译码单元和平移单元连接，用于存储交错矩阵数据；译码单元，用于对外部输入的定制访存指令进行处理，得到操作码、平移量和交错矩阵存储单元的交错访问地址组；平移单元，用于对外部输入的原始矩阵矢量或交错矩阵存储单元输出的交错矩阵矢量进行循环移位操作，得到移位输出矢量；可见，本发明可避免显式矩阵转置操作，有效降低平均内存访问延迟，实现更高的性能以及更低的功耗，简化编程难度，提高通用性，且可支持大规模矩阵。
G11C19/28  ,移位寄存器、像素驱动电路及显示装置 [发明],本公开提供一种移位寄存器，属于显示技术领域。本公开的移位寄存器包括预充子电路、存储子电路、占空比调节子电路、非门及输出子电路；其中，预充子电路被配置为响应于输入信号，将第一电平信号传输至第一节点；存储子电路根据第二电平信号和第一节点电压控制占空比调节子电路的工作时长；占空比调节子电路被配置为响应于第一节点电压，将第一时钟信号传输至第一节点；非门被配置为响应于第一节点电压，将第一电平信号或者第二电平信号传输至第二节点，或者，被配置为响应于输入信号，将第一电平信号或者第二电平信号传输至第三节点；输出子电路被配置为响应于第二节点电压和第三节点电压，将第一电平信号或者第二电平信号传输至信号输出端。
G11C16/10  ,存储器装置中的读取验证节奏及时序 [发明],本申请涉及存储器装置中的读取验证节奏及时序。一种存储器子系统中的处理装置执行多遍次编程操作的第一遍次以对第一字线进行粗略编程，执行多遍次编程操作的第二遍次以对与所述第一字线邻近的第二字线进行粗略编程，执行多遍次编程操作的第三遍次以对所述第一字线进行精细编程，执行多遍次编程操作的第四遍次以对与所述第二字线邻近的第三字线进行粗略编程，执行多遍次编程操作的第五遍次以对所述第二字线进行精细编程，且响应于确定至少所述第二字线已被精细编程，对与所述第一字线相关联的一或多个单元执行读取验证操作。
G11C29/42  ,一种适用于光存储的自适应纠错方法、设备及系统 [发明],本发明公开了一种适用于光存储的自适应纠错方法、设备及系统，属于光存储技术领域，其编码阶段包括：利用RS(n＆lt;subgt;0＆lt;/subgt;，k)码对待编码的m行k列数据块B的每一行进行编码，得到m个校验符号序列，附加于对应行之后，得到m个符号序列构成符号块B＆lt;subgt;0＆lt;/subgt;；之后执行：(S1)初始化j＝1；(S2)利用RS(n＆lt;subgt;j＆lt;/subgt;，k＆lt;subgt;j＆lt;/subgt;)对符号块B＆lt;subgt;j‑1＆lt;/subgt;中的m行符号序列分别进行编码，将得到的校验符号序列附加于对应行之后，得到m个符号序列构成符号块B＆lt;subgt;j＆lt;/subgt;；k＆lt;subgt;j＆lt;/subgt;＝n＆lt;subgt;j‑1＆lt;/subgt;；(S3)将j加1后，若j≤S，则转入(S2)；否则，对所有行的同一阶校验符号序列进行RS编码，并将得到的校验符号序列均匀附加到B＆lt;subgt;0＆lt;/subgt;之后。本发明能够在不明显增加冗余空间占用的情况下，显著提高光存储系统的纠错能力。
G11C16/06  ,非易失性存储器件和包括该存储器件的存储系统 [发明],提供了一种具有改进的裂纹检测可靠性的非易失性存储器件。该非易失性存储器件包括：字线，在第一方向上延伸；单元接触插塞，电连接到字线并在与第一方向相交的第二方向上延伸；网状裂纹检测电路，在字线上且不与字线接触；以及环形裂纹检测电路，在字线上且不与字线接触，其中，网状裂纹检测电路电连接到外围电路区域中的裂纹检测晶体管，环形裂纹检测电路包括在与第一方向和第二方向相交的第三方向上延伸的第一裂纹检测金属布线、以及在第三方向延伸的第二裂纹检测金属布线。
G11C29/56  ,固态硬盘的写入方法和装置、存储介质及电子装置 [发明],本申请公开了一种固态硬盘的写入方法和装置、存储介质及电子装置，该方法包括：当固态硬盘中的数据块为不同原始数据尺寸的数据块时，分别确定包含原始数据尺寸的数据块的固态硬盘，对容量数据的原始写入速度和原始读取速度；基于原始写入速度和原始读取速度，从不同原始数据尺寸中确定至少一目标数据尺寸；格式化数据块，且将格式化后的数据块的数据尺寸修改为目标数据尺寸；分别确定在不同时刻下，包括目标数据尺寸的数据块的固态硬盘，对容量数据的至少一目标写入速度和至少一目标读取速度；基于至少一目标写入速度和至少一目标读取速度，确定固态硬盘的工作模式。通过本申请解决了无法准确确定固态硬盘的写入方式的问题。
G11C11/419  ,对单端口SRAM进行读写的方法、FIFO模块、芯片 [发明],本申请公开了一种FIFO模块，其包括：选路器，用于接收写使能信号及写数据，并判断本周期是否存在读写冲突，在不存在读写冲突时，将写数据传送给写控制器；在存在读写冲突时，将写数据传送给数据寄存器；数据寄存器，用于寄存选路器发送的写数据，并在下一周期发送给写控制器；写控制器，用于接收来自选路器或数据寄存器的写数据，并根据当前的写地址确定需要写入的第一单端口SRAM或第二单端口SRAM，进行乒乓式写操作处理；读控制器，用于在接收到读使能信号的情况下，根据当前的读地址确定需要读取的第一单端口SRAM或第二单端口SRAM，进行乒乓式读取操作处理。本申请还公开了相应的对单端口SRAM进行读写的方法及芯片。实施本申请，可以在实现同拍读写的同时，减少面积资源和功耗。
H10B41/41  ,硅化物晶体管装置及方法 [发明],公开设备及方法，包含晶体管、半导体装置及系统。实例半导体装置及方法包含不同导电类型晶体管中的源极/漏极区上的硅化物触点。在一个实例中，硅化物触点在不同导电类型的晶体管之间是不同的。
G09G3/20  ,显示装置及移位寄存器的移植方法 [发明],公开一种显示装置及移位寄存器的移植方法。根据一实施例的显示装置，包括：显示面板，位于第一基板的上方，包括多个像素以及沿第一方向布置的多条扫描线；以及多个移位寄存器，接收多个时钟信号和起始信号，生成多个扫描信号，并将所述多个扫描信号传输至所述多条扫描线，其中，在所述多个移位寄存器中，第一移位寄存器是更换用移位寄存器，所述更换用移位寄存器位于第二基板，并通过形成在所述第二基板的孔而连接于所述多个移位寄存器中的位于所述第一基板且与所述第一移位寄存器相邻的第二移位寄存器以及对应的扫描线。
G06F21/73  ,一种SRAM PUF安全芯片 [发明],本发明公开了一种SRAM PUF安全芯片，涉及集成电路领域，该SRAM PUF安全芯片，包括：SRAM单元、第一三态门、第二三态门、第三三态门和第一非门；第一三态门、第二三态门和第三三态门的输入端均与安全芯片的电源连接；第一三态门和第二三态门的控制端均与预充电使能信号连接；第一非门的输入端与预充电使能信号连接；第一非门的输出端与第三三态门的控制端连接；第一三态门的输出端与SRAM单元的位线连接；第二三态门的输出端与SRAM单元的取反位线连接；第三三态门的输出端与SRAM单元的电源连接。本发明能够在同等硬件资源的情况下，产生两倍数量的激励‑响应关系，扩大SRAM PUF的应用场景。
G11C5/14  ,存储器器件 [发明],一种存储器器件，包括：包括多个存储器芯片的存储器块；访问地址解码器，被配置为：基于存储器访问请求解码访问地址，并且基于解码后的访问地址以存储器芯片为单位输出指示访问请求是否已经发生的芯片选择信号；存储器功率模式控制器，被配置为：读取芯片选择信号，基于访问请求在预定时段内没有对于第一存储器芯片发生，控制第一存储器芯片的功率模式为低功率模式，并且基于访问请求在预定时段中对于第二存储器芯片发生，控制第二存储器芯片的功率模式为正常模式；以及存储器芯片功率控制器配置寄存器，被配置为存储用于控制功率模式的设置信息。
G11C29/56  ,一种批量测试及烧录固态硬盘的装置 [实用新型],本实用新型公开了一种批量测试及烧录固态硬盘的装置，包括加工台，所述加工台的顶端安装有支架，所述测试机构内部的两端均设置有测试槽。本实用新型通过设置有测试槽，测试槽设置有若干个，若干个测试槽在测试机构内部的顶端的呈等间距分布，使得该测试装置可一次性对多个固态硬盘进行相应的测试，实现了该装这装置具有可批量测试的功能，从而提高了该装置测试的效率，使用效果更好和通过设置有槽体、弹簧和限位板，该测试装置对固态硬盘进行测试时，通过设置的弹簧可推动限位板贴合到固态硬盘的两侧对其进行限位固定，使得固态硬盘稳定的摆放在测试槽的内部，不易造成固态硬盘的松动保证该固定硬盘测试的稳定性。
G11C11/406  ,存储器装置 [发明],公开了一种存储器装置。所述存储器装置包括：多个子阵列区域，各自包括多个存储器单元；多个接触区域，位于所述多个子阵列区域之间；多条字线，各自在第一方向上延伸以穿过所述多个子阵列区域和所述多个接触区域；以及多个子字线驱动器，在所述多个子阵列区域下方并且被配置为驱动所述多条字线，其中，所述多个接触区域中的每个包括将所述多条字线之中的相应的字线电连接到子字线驱动器的多个接触件。
G11C11/34  ,包含具有折叠数字线的边缘垫的半导体存储器 [发明],本公开涉及包含具有折叠数字线的边缘垫的半导体存储器。公开包含折叠数字线的设备及方法。一种实例设备包含：第一数字线部分，其在第一方向上延伸；第二数字线部分，其在所述第一方向上延伸；及第三数字线部分，其位于所述第一与第二数字线部分之间且在所述第一方向上延伸。折叠部分耦合到所述第一及第二数字线部分，且在第二方向上延伸并横穿所述第三数字线部分。
G11C11/4096  ,一种存储器数据写入方法、装置、存储介质和电子设备 [发明],本发明提供了一种存储器数据写入方法，包括：提供地址时钟，输入第一写命令信号；对第一写命令信号进行处理得到第二写命令信号；进行写前导生成数据时钟，所述数据时钟用于选通接收第一数据信号，所述数据时钟对所述第二写命令信号进行采样以确定第一数据信号开始接收；对第二写命令信号进行处理得到第三写命令信号，所述数据时钟最后的上升沿产生第三写命令信号以确定第一数据信号完成接收；将第一数据信号转换为第二数据信号交由地址时钟写入存储器中。能够提高时钟域转换的准确性。本发明还提供了一种存储器数据写入装置、存储介质和电子设备。
G11C5/14  ,放电控制电路和固态硬盘 [发明],本发明公开一种放电控制电路和固态硬盘，放电控制电路包括放电模块，放电模块包括第一控制单元和第一开关单元，第一控制单元包括第一控制端和用于接电源的第一检测端；第一开关单元与第一控制端电连接，负载电容的正极经第一开关单元接地；在第一检测端的电压低于预设参考电压时，第一控制单元控制第一开关单元导通，形成由负载电容的正极经第一开关单元到地的快速放电回路；在第一检测端的电压大于或等于预设参考电压时，第一控制单元控制第一开关单元断开。本发明技术方案，解决了固态硬盘遇到供电系统反复多次的快速开关电情况时，容易出现无法正常读盘的问题。
G06F11/10  ,一种数据校验方法、装置、设备以及存储介质 [发明],本发明公开了一种数据校验方法、装置、设备以及存储介质，属于数据处理技术领域，所述方法包括：对待写数据进行分组校验，得到标准校验值，并将标准校验值存储至EEPROM校验区；从EEPROM存储区中读取目标数据；基于预设编码方式，对目标数据进行编码，得到目标数据的目标校验值；将目标校验值和目标数据对应的标准校验值进行比对，并根据比对结果，确定目标数据是否正确。本发明通过将目标数据的目标校验值与目标数据对应的标准校验值进行比对，确定读取的目标数据是否正确，保证了EEPROM读写数据过程中数据的一致性。
G11C19/28  ,一种可用于LTPO显示屏的移位寄存器电路 [发明],本发明公开了一种可用于LTPO显示屏的移位寄存器电路，包括若干个栅极驱动单元；其中，每个栅极驱动单元包括信号输入端、第一时钟输入端、第二时钟输入端、第三时钟输入端、第四时钟输入端、信号输出端；第一个栅极驱动单元的信号输入端用于接收外部STV信号；第一时钟输入端、第二时钟输入端、第三时钟输入端、第四时钟输入端分别对应接收第一时钟信号、第二时钟信号、第三时钟信号、第四时钟信号；信号输出端用于输出驱动信号，基于驱动信号驱动像素电路；前一个栅极驱动单元输出的驱动信号作为后一个栅极驱动单元的输入信号。本发明只用到8个TFT就能供给各行像素电路进行使用，有利于做窄边框。
G11C7/06  ,具有分段单元位线的半导体存储器器件 [发明],半导体存储器器件包括：存储器单元阵列，其位于第一层中，并且包括字线、单元位线和位于字线和单元位线交叉的区域中的存储器单元；以及位于不同于第一层的第二层中的至少一个位线感测放大器。位线感测放大器连接到与单元位线连接的位线以及连接到与位线相对应的互补位线。位线感测放大器检测存储在至少一个存储器单元中的数据。至少一个单元位线中的每一个被分割为两个或更多个部分，并且该两个或更多个部分别连接到与位线感测放大器连接的位线和互补位线。
G11C16/10  ,用于校正性编程及功率损耗管理的方法、系统及非暂时性计算机可读存储媒体 [发明],本申请案涉及一种用于校正性编程及功率损耗管理的方法、系统及非暂时性计算机可读存储媒体。包含用于控制将数据位写入到存储器装置的编程管理器的示范性方法、设备及系统。所述编程管理器接收用于编程到存储器的第一组数据位。在第一遍次编程期间，编程管理器将数据位的第一子集写入到第一字线。所述编程管理器将所述第一组数据位中的数据位的第二子集写入到缓冲器。所述编程管理器接收用于编程的第二组数据位。所述编程管理器响应于接收到所述第二组数字位而在第二遍次编程期间将所述第一组数据位中的数据位的所述第二子集写入到所述第一字线以增加所述第一字线中的存储器单元的位密度。
G11C15/04  ,三态内容寻址存储器及其寻址方法、芯片 [发明],本申请涉及三态内容寻址存储器及其寻址方法、芯片，包括：信号处理单元接收key、key长度、外部地址，根据key、key长度和TCAM单元位宽生成f个子key，根据外部地址、key长度、TCAM存储单元的位宽和深度确定用于存储f个子key的TACM单元以及对应的内部地址，根据f个子key、f个TCAM单元及对应的内部地址生成f个写信号，并将f个写信号分别发送至f个TCAM单元；key长度大于等于TCAM单元的位宽值；TCAM单元接收写信号，获得对应的子key、内部地址，将该子key写入该内部地址进行存储。通过本申请，能够提高三态内容寻址存储器的资源利用率。
G11C11/41  ,存储器电路和对存储器单元执行写入操作的方法 [发明],本发明公开一种存储器电路，包括：存储器单元；一对比特线，耦接至该存储器单元；预充电电路，耦接于该对比特线之间，其中该预充电电路被配置为将每条比特线预充电至第一电源电压以开始写入操作；多任务器，用于在该写入操作期间和在该预充电电路断开后选择该对比特线中被驱动到低逻辑位准的零比特线；以及上拉电路，耦接至该对比特线，其中在该写入操作开始后，该上拉电路被配置为选择该对比特线中被驱动至高逻辑位准的非零比特线。本发明中通过上拉电路的设置，可以使得写入操作时不会使得一对比特线同时放电，并且在写入操作中其中一个比特线可以充分的放电，从而可以正确及成功的写入，极大的提高了正确写入的成功率。
G11C11/4097  ,具有分段式数据线结构的存储装置 [发明],本申请公开了一种存储装置。所述存储装置包括多组位线、一组数据线以及列选择电路。每一数据线均分割成彼此分离的多个线段。第一数据线包括彼此相邻的第一线段与第二线段。第二数据线包括第一线段。所述列选择电路用以选择性地将第一组位线中的第一位线与第二组位线中的第一位线分别耦接至所述第一数据线中的所述第一线段与所述第二线段，并用以选择性地将所述第一组位线中的第二位线与所述第二组位线中的第二位线均耦接至所述第二数据线的所述第一线段。所述存储装置能够增加存储器带宽，并且维持高存储单元密度。
G11C19/28  ,移位寄存器、驱动方法、栅极驱动电路及显示面板 [发明],本申请实施例提供了一种移位寄存器、驱动方法、栅极驱动电路及显示面板，移位寄存器包括：输出模块，输出模块与移位寄存器的输出端电连接，输出模块用于输出栅极驱动信号；耦合模块，耦合模块的第一端与移位寄存器的输出端电连接，耦合模块的第二端与可变电位电连接，耦合模块用于在耦合作用下改变栅极驱动信号的电位。本申请实施例能够改善显示面板的闪烁现象，提高显示面板的显示质量。
G11C29/38  ,一种DDR4 DRAM修复验证方法、装置、设备及存储介质 [发明],本发明实施例公开了一种DDR4DRAM修复验证方法、装置、设备及存储介质，涉及校验技术领域。所述方法包括：获取待修复DDR4DRAM的故障行；向所述故障行中写入预设的第一数据；对所述故障行进行修复，并在修复结束后，读取所述故障行中的数据，得到第二数据；基于所述第一数据以及所述第二数据判断所述故障行是否修复成功。本发明实施例提出的DDR4DRAM修复验证方法，在DDR4HPPR修复前，向故障行写入特定的第一数据，在修复结束后，读取故障行中的数据，读取为第二数据，通过对比第二数据和第一数据是否相同，就可以检验出，故障行是否已经被冗余行替换掉了，该方法操作简便，准确性高。
G11C11/4074  ,一种时钟校正电路和存储器 [发明],本公开的实施例提供一种时钟校正电路和存储器，包括：延迟锁相环电路和占空比校正电路；其中，延迟锁相环电路，接收外部时钟信号和反馈时钟信号，并根据外部时钟信号和反馈时钟信号的相位差，调节延迟锁相环电路中的第一可调延迟电路，以使反馈时钟信号与所述外部时钟信号在每个时钟周期的初始相位相同，以及输出内部时钟信号至占空比校正电路；占空比校正电路，根据接收的延迟锁相环电路输出的内部时钟信号，确定内部时钟信号对应的占空比，并根据占空比调整占空比校正电路中的第二可调延迟电路，以使内部时钟信号的占空比为预设占空比；其中，相位差和占空比均为数字信号，以实现对相位和占空比的快速调节。
H10B41/41  ,微电子装置、存储器装置和电子系统以及其形成方法 [发明],本申请涉及微电子装置、存储器装置和电子系统以及其形成方法。一种微电子装置包含堆叠结构，所述堆叠结构包含叠层，每个叠层包含绝缘材料和与所述绝缘材料竖直邻近的导电材料。所述堆叠结构划分成彼此分离的至少两个块。所述微电子装置还包含水平插置在所述堆叠结构的所述至少两个块之间的至少一个槽结构。所述至少一个槽结构包含额外绝缘材料和至少一个触点结构，所述至少一个触点结构延伸穿过所述额外绝缘材料到所述堆叠结构下方的源极叠层。
H10B63/10  ,一种阻流异质结可编程存储器件 [发明],本发明公开一种阻流异质结可编程存储器件，涉及存储器件领域；存储器件包括：依次连接的第一电极、阻流异质结绝缘介质层和第二电极；阻流异质结绝缘介质层包括：阻流层和可编程介质层；阻流层和可编程介质层采用的绝缘介质不同；第一电极和第二电极采用设定配套材料构成；阻流层的禁带宽度小于可编程介质层的禁带宽度；本发明能够实现低成本高密度存储。
G11C29/56  ,一种测试电路板和测试装置 [实用新型],本申请公开了一种测试电路板和测试装置，测试电路板包括测试公板、桥接芯片和拨码开关模块，桥接芯片和拨码开关模块集成设置在测试公板上；测试电路板还包括外部信号接口，外部信号接口一端与桥接芯片连接，另一端与外部设备连接，测试公板上还设有信号连接器和电源连接器信号连接器的第一输入端与电源连接器连接，信号连接器的第二输入端与桥接芯片连接，信号连接器的第三输入端与拨码开关模块连接；拨码开关模块用于调节输入输出接口配置，以输入不同的信号至信号连接器实现不同存储芯片的信号测试。本申请通过测试电路板的拨码开关模块调节不同的输入输出接口配置，从而达到一个测试公板适配所有的主控和存储芯片的测试，以提高测试效率。
H10B61/00  ,磁存储单元结构及存储器 [发明],本发明涉及一种磁存储单元结构及存储器，包括：磁隧道结，包括层叠的反铁磁层、自由层、势垒层与参考层；自旋霍尔层，设置于反铁磁层背向自由层的一侧；介电功能层，采用介电材料，贴合于自旋霍尔层背向反铁磁层的一侧；其中，介电功能层背向自旋霍尔层的一侧用于连接电位，以在数据写入时使介电功能层的顶侧和底侧之间形成电势差和电场。本发明在自旋霍尔层背向反铁磁层的一侧设置介电功能层，在进行数据写入时，该介电功能层产生的电场能够使得介电功能层的晶格发生形变，产生应力，进而传递至反铁磁层与自由层，改变反铁磁层与自由层的各向异性，从而使得自旋霍尔层较容易翻转反铁磁层与自由层，减小了写入电流的需求，降低了数据写入功耗。
H10B41/41  ,包含包括由狭槽结构隔离的导电结构的堆叠的电子装置以及相关系统及方法 [发明],本申请案涉及包含堆叠的电子装置以及相关系统及方法。所述电子装置包括：堆叠，其包括布置成层级的导电结构及绝缘结构的交替序列；及至少一个电介质填充狭槽，其竖直延伸穿过所述堆叠且在第一水平方向上延伸。所述至少一个电介质填充狭槽界定于所述堆叠的两个内侧壁之间。所述电子装置包括：额外电介质填充狭槽，其竖直延伸穿过所述堆叠且在横向于所述第一水平方向的第二水平方向上延伸；及隔离结构，其横向插入于所述至少一个电介质填充狭槽与所述额外电介质填充狭槽之间。所述隔离结构横向邻近于所述堆叠的所述导电结构，且所述隔离结构中的至少一些竖直邻近于所述堆叠的所述绝缘结构。
G11C7/10  ,全局输入/输出电路、存储器器件及其操作方法 [发明],提供了一种用于存储器器件的系统和方法，该存储器器件包括第一存储器阵列、局部输入/输出(LIO)电路和全局输入/输出电路。第一存储器阵列包括存储器单元和局部位线。LIO电路被配置为接收局部位线上的局部位线信号，并基于局部位线信号生成全局位线上的全局位线信号。GIO电路耦合到LIO电路并且被配置为接收全局位线信号。GIO电路包括锁存器电路和增幅器电路，锁存器电路包括被配置为锁存全局位线信号的全局位线线信号锁存器，增幅器电路被配置为基于在先前时钟周期处生成的先前全局位线信号来驱动GIO电路中的全局位线信号。本申请的实施例还提供了全局输入/输出电路及操作存储器器件的方法。
G11C7/10  ,与时钟之间的同步相关的半导体器件和半导体系统 [发明],本公开涉及与时钟之间的同步相关的半导体器件和半导体系统。半导体器件包括：命令脉冲生成电路，其被配置为基于测试写入命令，与分频时钟同步地生成第一命令脉冲，以及与反相分频时钟同步地生成第二命令脉冲。该半导体器件还包括对齐数据生成电路，其被配置为基于第一命令脉冲以同相方式对第一内部数据进行对齐以生成第一对齐数据，以及基于第二命令脉冲以异相方式对第二内部数据进行对齐以生成第二对齐数据。该半导体器件还包括相位检测电路，其被配置为基于第一对齐数据和第二对齐数据来确定时钟和分频时钟的同步状态。
G11C8/08  ,用于片上存储器的动态的、基于通路的可变流水线架构 [发明],本公开提供了一种片上存储器。该存储器包括字线区段、输入/输出(I/O)电路和控制电路。每个字线区段包括多个字线，并且每个字线区段耦接到不同字线控制电路。该控制电路被配置为响应于接收到包括地址的访问请求，对该地址进行解码，包括基于该地址来确定相关联的字线，以及基于该相关联的字线来确定相关联的字线区段。该控制电路被进一步配置为向耦接到该相关联的字线区段的字线控制电路施加功率，以及访问该地址。
H04N23/57  ,一种职业卫生调查便携式记录仪 [发明],本发明提供一种职业卫生调查便携式记录仪，涉及记录设备技术领域。该便携式记录仪，包括主记录仪板，所述主记录仪板的一侧固定设置有限位沿，所述主记录仪板远离限位沿的一端固定连接有弯折连接链，所述弯折连接链远离主记录仪板的一端固定设置有记录仪板盖，所述主记录仪板的顶端固定设置有数控盒。本发明能够在记录仪板的内部设置有显示屏和一个书写垫，且顶部设置有扬声器和录音筒，当需要进行卫生调查的时候只需要打开显示屏和扬声器以及录音筒和摄像装置，捕捉采访调查对象的话，通过智能语音识别装置将语音转换为文字语言，记录在显示屏上，方便调查人员记录。
G11C7/16  ,基于骨传导技术的音频播放装置 [实用新型],本实用新型提供一种基于骨传导技术的音频播放装置，所述音频播放装置包括第一音频播放模组，所述第一音频播放模组包括第一音频播放主体和至少一第一骨传导模块，本实用新型通过将所述第一骨传导模块与所述第一音频播放主体通过连接线进行连接，使得所述第一骨传导模块无须设于所述第一音频播放主体内，因此在使用时可以只将所述第一骨传导模块放置在睡枕下方或者嵌设在睡枕中，将所述第一音频播放主体放置在睡枕外面的空间，从而避免体积相对较大的所述第一音频播放主体影响用户使用睡枕，从而提升用户的体验感。
G11C11/408  ,存储器器件 [发明],本发明的课题在于提高存储器器件的性能且抑制制造成本。实施方式的存储器器件包含多个字线、多个位线及多个晶体管。多个字线分别在第1方向上延伸设置，且在第2方向上排列。多个位线分别在第2方向上延伸设置，且在第1方向上排列。多个晶体管包含：多个第1晶体管，栅极端连接于第1字线；及多个第2晶体管，栅极端连接于第2字线。多个第1晶体管与多个第2晶体管在第1方向上相互交错配置。多个位线包含第1至第4位线。第1及第3位线连接于第1及第2晶体管各自的另一端。第2及第4位线连接于第1或第2晶体管的另一端。
G11C13/00  ,读出电路、阻变存储器及读出方法 [发明],本发明提供一种读出电路、阻变存储器及读出方法，读出电路包括读出模块及补偿模块，其中：读出模块接收阻变存储器的位线信号和参考信号，并对位线信号和参考信号进行比较来读出存储数据；补偿模块与读出模块相连，通过调节输入读出模块的配置信号或参考信号，对读出模块执行的读取操作进行温度补偿和/或工艺补偿。通过本发明提供的读出电路、阻变存储器及读出方法，解决了现有现有阻变存储器因工艺和温度差异影响导致的读取精度和速度低的问题。
G11C11/4091  ,一种三维存储器架构及其操作方法和存储器 [发明],本发明提供了一种三维存储器架构，包括：存储单元层，所述存储单元层包括存储阵列，所述存储阵列包括多个存储单元和多条位线，所述位线与多个存储单元相连接；逻辑控制层，所述存储单元层沿竖直方向堆叠在所述逻辑控制层上；其中，所述逻辑控制层包括检测放大器，所述检测放大器的两端分别通过硅通孔与所述位线连接。提高了芯片的空间利用率，增加了布局自由度。本发明还提供了一种三维存储器架构的操作方法和存储器。
G09G3/20  ,移位寄存器、栅极驱动电路、显示面板及显示装置 [发明],本公开提供了一种移位寄存器、栅极驱动电路、显示面板及显示装置，涉及显示技术领域。移位寄存器中：第一显示输入电路被配置为在第一显示输入端的信号控制下将第一信号端的信号写入第一上拉节点；第一显示移位电路被配置为在第一上拉节点的信号控制下将第一移位信号端的信号写入第一移位输出端；插黑输入电路被配置为在第一插黑输入端、第一控制端以及第二控制端的信号控制下，将第二电压端的信号写入第一上拉节点；第一插黑移位电路被配置为在第一上拉节点的信号控制下，将第二移位信号端的信号写入第二移位输出端；第一输出电路被配置为在第一上拉节点的信号控制下将第一信号端的信号写入第一输出端。
G06F11/10  ,一种动态更新固态硬盘LLR的方法及系统 [发明],本公开属于固态硬盘技术领域，具体提供了一种动态更新固态硬盘LLR的方法及系统，其中方法包括：将固态硬盘每一次的闪存写入和擦除记录在PE Cycle数据表格中，当PE Cycle数据表格中的PE Cycle数值达到阈值时，触发更新LLR表，或当固态硬盘在预设时间段内出现环境变化时，触发更新LLR表；对用户数据进行更新LLR表；激活更新的LLR表；实用更新之后的LLR表执行纠错。通过主动策略和被动策略无缝监控SSD使用过程的纠错情况，根据动态情况更新LLR table，最大限度的提升纠错能力，减少数据丢失情况。此外，通过激活LLR table的流程，确保更新之后的LLR table效果会比默认的LLR table更好，防止出现使用错误的LLR table导致纠错变差的情形，极大提升了SSD的寿命极限以及数据的可恢复特性。
G11C29/56  ,一种用于SSD的PCB检测装置 [实用新型],本申请涉及一种用于SSD的PCB检测装置，包括底座和内芯组件，所述底座上开设有用于放置内芯组件的凹槽；所述内芯组件包括内芯一和内芯二，所述内芯一内设置有至少一个FLASH芯片，所述内芯二内设置有若干测试针，所述测试针的一端与FLASH芯片的脚位接触；所述内芯一设置在凹槽底部，所述内芯二设置在内芯一上方；测试时，待测SSD板放置在内芯片二上，所述测试针的另一端与SSD板上的脚位接触。本申请具有无需拆卸PCB即可对其进行检测是否故障的优势。
G11C11/413  ,存储地址传输电路、方法、装置、存储介质及电子设备 [发明],本申请实施例提供了一种存储地址传输电路、方法、装置、存储介质及电子设备，其中，该存储地址传输电路包括：N个存储使能链路，N个存储使能链路的N个输入端用于与地址译码器的N个存储使能端连接，地址译码器还具有地址输入端，地址输入端用于接收存储地址；每个存储使能链路用于将N个存储使能端中的一个存储使能端连接至存储模块所包括的M个存储单元中的一个目标存储单元上，目标存储单元是处于正常工作状态的存储单元，N个存储使能链路是在存储模块的内建自我测试阶段形成的，N和M均为大于1的正整数，N小于M。通过本申请，解决了存储地址的传输效率较低的问题，进而达到了提高了存储地址的传输效率的效果。
G06F7/58  ,基于阈值电压随机性的随机数产生 [发明],本申请案涉及基于阈值电压随机性的随机数产生。例如，存储器装置可将电压施加到硫属化物元件，且增加所施加电压，至少直到所述所施加电压满足与所述硫属化物元件相关联的阈值电压。所述存储器装置可在所述所施加电压满足所述阈值电压的时间处检测振荡信号的状态，且所述存储器装置可输出对应于所述振荡信号的所述状态的逻辑值。所述硫属化物元件的所述阈值电压可跨越电压施加以统计随机方式变化，且因此所述振荡信号在所施加电压达到所述阈值电压的时间处的所述状态可同样以统计随机方式变化，且因此被输出的对应逻辑值可为适合于随机数产生的随机值。
G11C11/408  ,半导体装置 [发明],提供一种半导体装置。所述半导体装置包括：存储器单元阵列，包括电连接到多条字线和多条位线的多个存储器单元；字线驱动电路，包括电连接到所述多条字线的多个子字线解码器；以及控制逻辑，被构造为确定所述多条字线之中的被选择的字线和未选择的字线，并且被构造为控制所述字线驱动电路，使得所述未选择的字线中的与所述被选择的字线相邻的至少一条字线在所述被选择的字线的电压返回到初始电平的时间段中的至少一部分时间段期间被浮置。
G11C11/36  ,一种或非逻辑式的存内逻辑计算系统及计算方法 [发明],本发明涉及一种或非逻辑式的存内逻辑计算系统，包括一个时序控制单元D，至少一组记忆二极管A、#imgabs0#B、#imgabs1#C和至少一个控制单元U；5个记忆二极管的负极均连接在同一条位线(Bitline)的一端，5个记忆二极管的正极连接不同字线；位线的另一端连接所述控制单元U；所述控制单元U用于控制位线接地或将位线上的电压拉到‑1/2VDD。可以在大规模存储阵列中实现存内逻辑计算，将非冯诺依曼架构的存内计算推广到通用计算领域，提升存内计算芯片的能效与速度，将存内计算芯片应用到逻辑运算领域。
G11C29/56  ,一种芯片老化测试方法和测试电路 [发明],本发明实施例公开了一种芯片老化测试方法和测试电路。芯片老化测试方法包括：接收控制指令；根据控制指令，生成检测指令集；将检测指令集传输至芯片的各存储测试电路，并接收各存储测试电路反馈的测试结果；根据各存储测试电路反馈的测试结果，确定芯片的老化测试进程。本发明实施例提供的芯片老化测试方法和测试电路，能够提高测试可靠性。
G11C13/04  ,一种数字胶片写入装置及写入方法 [发明],本发明实施例公开了一种数字胶片写入装置及写入方法。数字胶片写入装置用于在数字胶片上曝光灰阶点阵图像，包括胶片运动单元、控制器、位移传感器、胶片齿孔检测传感器、激光器和光机；胶片运动单元用于带动数字胶片匀速运动；胶片齿孔检测传感器用于检测胶片齿孔数，给控制器提供帧起始信号；位移传感器用于检测数字胶片的运动距离，并根据数字胶片的运动距离向控制器提供触发信号；控制器根据触发信号，控制激光器和光机在数字胶片的预设位置曝光。本发明实施例的技术方案，改变了核心光机的工作方式，采用数字胶片不间断匀速运行，光机进行行扫描工作方式，实现了图像大小的灵活定义和写入速度的提升，使曝光像素的色阶稳定性得到优化。
G11C29/42  ,存储器装置中错误处置流的自适应优化 [发明],本申请案涉及存储器装置中错误处置流的自适应优化。公开了一种系统和方法，所述系统包含存储器装置和以操作方式耦合到所述存储器装置的处理装置。所述处理装置可以执行包含以下各项的操作：应用要对驻存在所述存储器装置的片段中的数据执行的错误处置操作经排序集合作为经训练机器学习模型的输入，其中所述经训练机器学习模型基于先前执行的错误处置操作的时延数据；以及获得所述经训练机器学习模型的输出，所述输出包括要对驻存在所述存储器装置的所述片段中的所述数据执行的错误处置操作经重排序集合，并且其中所述经重排序集合调整所述错误处置操作经排序集合中的一或多个错误处置操作的次序。
G11C19/28  ,移位寄存电路、移位寄存器、显示面板和显示装置 [发明],本发明公开了一种移位寄存电路、移位寄存器、显示面板和显示装置，该移位寄存电路包括：第一控制模块，用于响应输入信号和时钟信号，控制所述第一节点的电位；第一输出模块用于响应第一节点的电位，控制第一电平信号向信号输出端传输的传输路径；第二控制模块用于在第一电平信号传输至信号输出端时，控制第二电平信号传输至第二节点，以及在第一电平信号停止向信号输出端传输时，控制第一电平信号传输至第二节点；第二输出模块用于响应第二节点的电位，控制第二电平信号向信号输出端传输的传输路径。本发明的技术方案，能够简化移位寄存电路的结构，减小移位寄存电路的尺寸，提高移位寄存电路所输出的信号的准确性。
G11C7/16  ,一种防丢录音笔 [实用新型],本实用新型涉及防丢录音笔技术领域，且公开了一种防丢录音笔，包括录音笔本体，所述录音笔本体的一侧固定连接有连接组件，所述连接组件的侧面固定连接有套环，所述套环的侧面套接有连接带，所述录音笔本体的侧面固定连接有合页，所述合页的侧面固定连接有防误触组件。该防丢录音笔，通过防误触组件的设置，录音笔本体开始录音后，通过合页转动盖板，使得盖板一侧放置块底面的磁铁片磁吸连接于磁吸卡扣的顶面，盖板将录音笔本体表面的按键进行覆盖保护，在需要使用按键时，可通过扳动盖板，使其磁铁片于磁吸卡扣脱离，将盖板打开，从而达到了方便对录音笔本体表面的按键进行覆盖保护，避免在录音时误触按键而导致录音暂停或丢失的作用。
G11C16/34  ,一种多值化逻辑电路、相关电路的实现方法及装置和应用 [发明],本发明公开了一种多值化逻辑电路、相关电路的实现方法及装置和应用。该多值化逻辑电路包括：多电源及供电连接的多比特存储器；通过使用多电压的多比特存储器来保存多进制数字数据；所述多比特存储器使用多电源电路进行多比特化。本发明通过引入多值化逻辑电路和多比特存储器，不使用2个数值的二进制数据，而使用3进制、4进制、n进制的多值化运算，可以实现对多进制数据的处理能力提升。进一步可以实现以存储器为基础的可编程逻辑电路的多值化运算，提高处理能力和数据处理效率。另外，本发明提供一种使用多值化逻辑电路实现以存储器为基础的可编程逻辑电路在量子计算中的应用，不需要超低温环境，可以在常温下进行多值化运算。
H10B43/27  ,非易失性存储器件 [发明],一种非易失性存储器件包括：第一半导体层，包括单元区域和阶梯区域，单元区域具有存储单元阵列，阶梯区域与单元区域相邻；以及第二半导体层，在垂直方向上堆叠在第一半导体层上并且包括行译码器。第一半导体层包括：多条字线，在所述垂直方向上堆叠；包括至少一条串选择线的层，该层堆叠在多条字线上；以及多个第一通道晶体管，位于阶梯区域中并且位于包括至少一条串选择线的层上，其中，在阶梯区域中，多条字线具有阶梯形状，并且多个第一通道晶体管将多条字线电连接到行译码器。
G16B40/20  ,DNA存储中基于最大后验概率的鲁棒多序列重建方法 [发明],本发明公开了一种DNA存储中基于最大后验概率的鲁棒多序列重建方法，包括如下步骤：将簇内每条序列，用改进的BCJR解码器进行解码；将簇内每条序列，转换为对应的时间序列表示；确定每个序列的权重；推导出鲁棒性多序列解码的MAP算法公式，将序列权重融入到联合后验概率计算中，以抑制离群序列的影响。本发明通过提出碱基IDS信道模型，改进了BCJR解码算法，从而克服了现有基于统计推断序列重建方法只适合二进制纠错码的缺陷。因此，本发明可以处理DNA序列中碱基形式的四进制纠错。
G11C7/06  ,一种基于忆阻器的多比特内容寻址存储器电路的实现方法 [发明],本发明公开了一种基于忆阻器的多比特内容寻址存储器电路的实现方法，涉及集成电路和计算机技术领域。本发明建立多比特三元内容可寻址存储器电路架构，在传统的TCAM电路上优化灵敏放大器，增加时间‑数字转换电路以及时钟自参考电路；将TCAM阵列其中一行的灵敏放大器的输出作为后续时间‑数字转换电路的时钟输入。本发明实现了TCAM输出具体的不匹配位数，解决了汉明距离计算等此前在TCAM电路中难以解决的问题；有效地解决了阵列内部时间‑数字转换电路的时钟选择问题，同时消除了工艺角、工作电压等因素对TCAM搜索匹配结果的影响。
G06F30/33  ,一种多存取模式RAM模型的生成方法 [发明],本发明涉及硬件设计技术领域，尤其涉及一种多存取模式RAM模型的生成方法。该方法包括以下步骤：获取RAM基础结构参数数据；获取需求切换模式数据，并根据需求切换模式数据对RAM基础结构参数数据进行设计模拟，获取多存取模式RAM设计模拟数据；对多存取模式RAM设计模拟数据进行常规仿真测试以及压力仿真测试，获取常规仿真测试数据以及压力仿真测试数据；利用常规仿真测试数据对多存取模式RAM设计模拟数据进行性能优化，获取多存取模式RAM优化设计数据；获取常规工作环境数据，并对多存取模式RAM优化设计数据进行关键参数优化，获取多存取模式RAM模型数据。本发明提升运行效率，降低能耗，实现性能的最大化。
G11C29/00  ,一种芯片动态复位方法 [发明],本发明涉及嵌入式系统领域，具体涉及一种芯片动态复位方法，包括以下步骤：S01)SSD检查是否存在未完成命令；S02)遍历处于卡死状态的硬件相关上下文寄存器，获取正在执行的命令，依据命令类型丢弃命令或记录命令后等待重做；S03)主核对协同核心发出准备复位命令，使协同核芯执行步骤S02)；S04)主核发出复位命令，硬件复位；主核的寄存器及数组结构体初始化；S05)硬件复位，以及寄存器和数组结构体初始化；S06)主核以及各协同核芯重新下发步骤S02)中等待重做的命令，待所有命令重做完成后，复位完成。本发明发明利用软件程序解决硬件卡死问题，成本更低，且通用性更强，有助于推广。
H04N23/51  ,一种审讯询问用笔录设备 [发明],本发明公开了一种审讯询问用笔录设备，涉及笔录设备技术领域；而本发明包括辅助机构，辅助机构的顶端固定连接有摄像装置本体，且摄像装置本体的一侧设有配合使用的镜头本体，摄像装置本体的另一侧设有第一充电口，且摄像装置本体上设有与镜头本体配合使用的保护机构与清洁机构；辅助机构的设置使用，能够将摄像装置本体与录音装置本体便捷移至合适位置与高度进行使用，实用性更高，保护机构与清洁机构的配合使用，能够在装置闲置期间对镜头本体进行遮挡保护，从而能够避免镜头本体出现碰撞损坏的现象，此外，能够在开启保护盖以及闭合保护盖时均对镜头本体进行清洁，从而能够将镜头本体上的灰尘去除，进而保障了摄像装置本体的正常使用。
G06F8/61  ,一种通过CC引脚烧写存储器的系统及方法 [发明],本发明提供一种通过CC引脚烧写存储器的系统及方法，包括：烧录器、待烧写芯片，烧录器与待烧写芯片通过Type‑C接口连接，并建立PD通信，通过CC引脚上的PD通信将烧写地址和数据传输至待烧写芯片进行烧录；其中，烧录器设有第一通信端口，待烧写芯片设有第二通信端口，第一通信端口生成一个至少包含写命令、待烧写地址以及待烧写数据的数据包，并将数据包传输至第二通信端口，待烧写芯片通过将数据包中对应位置的数据解读为地址和数据，对其存储器进行烧写。本发明通过CC引脚上的PD通信将烧写地址和数据传输给存储器进行烧录，仅利用了支持PD通信协议的芯片中已有的一个CC引脚资源，达到节省引脚资源、增加引脚复用从而降低封装成本的效果。
G11C29/56  ,一种基于嵌入式平台的存储器量产装置及量产方法 [发明],本发明公开了一种基于嵌入式平台的存储器量产装置及量产方法，该装置包括总控机以及若干量产治具；若干存储器与若干量产治具一一连接，最后通过工业总线将若干量产治具与总控机相连接，通过总控机控制所有量产治具实现存储器量产；每个量产治具均为一嵌入式SOC平台，包括连接器、控制电路以及嵌入式SOC；连接器用于连接存储器；嵌入式SOC嵌入有linux操作系统，通过嵌入式SOC与控制电路相结合，完全控制存储器信号接口及电源接口，同时接收存储器的运行日志。本发明去除了测试主机，通过工业总线互接大幅度减少线束数量，从而降低量产治具的体积，且不存在盘与盘之间的同步或竞争问题，可以嵌入到温箱内实现一站式量产流程，减少量产过程控制的复杂度。
G11C7/06  ,一种非易失性存储器及其控制方法、电子设备 [发明],本申请实施例提供一种非易失性存储器及其控制方法、电子设备。该非易失性存储器包括主存储阵列，用于被写入数据并存储数据，包括多条不同的字线和多条不同的位线，字线和位线相交；每一条字线对应一个存储器地址，单个存储器地址内包括多个存储位单元，每一条字线和每一条位线共同确定一个存储位单元；计数阵列，被配置为对于单条字线对应的存储器地址的写操作次数进行计数，每当对单条字线对应的存储器地址内一个或多个存储位单元写入数据一次，计数阵列计数一次；档位选择阵列，被配置为存储参考电流的档位信息；每一条字线均对应一个参考电流的档位信息；档位查找表，被配置为根据档位选择阵列的档位信息，存储对应的参考电流的信息。
G11C29/56  ,用于先进封装MRAM存储器的测试架构 [实用新型],本实用新型涉及一种用于先进封装MRAM存储器的测试架构，在该测试架构中，存储控制器通过无源中介层中的连线与MRAM裸片或裸片堆叠耦合，存储控制器可以通过串行、或者并行或者混合测试机制施加测试逻辑对MRAM裸片或裸片堆叠进行测试。本实用新型不仅可以有效地解决MRAM合封芯片测试需要占用引脚过多的问题，有助于实现大容量MRAM产品的制造，而且能够实现提高存储芯片的有效面积占用比，从而降低芯片单位制造成本；另外，能够实现对MRAM合封芯片的高效测试，从而降低测试成本。
G11C11/54  ,基于SRAM的双倍数据存储容量的存内计算方法和装置 [发明],本发明提供了一种基于SRAM的双倍数据存储容量的存内计算方法和装置，方法包括：基于神经网络数据集训练权重输出模型输出具有按位互补关系的权重信号；将具有按位互补关系的权重信号写入SRAM的交叉耦合反相器Q和QB中；提供一对逻辑计算模块分别耦合至SRAM的BL及BLB位线上；提供输入驱动器连接至一对逻辑计算模块，为其提供一对相同或不同的输入信号；逻辑计算模块将一对输入信号分别和SRAM中一对按位互补的权重信号进行逻辑计算；将逻辑计算模块的输出通过加法树进行加法运算，然后送入移位累加模块做移位累加；将移位累加结果进行后处理后输出。本发明可以提高一倍计算并行度，能够带来存内计算性能的大幅提升。
G11C29/06  ,固态硬盘的寿命测试装置 [实用新型],本实用新型公开了固态硬盘的寿命测试装置，包括测试台，所述测试台的内部安装有测试主机，所述测试主机的一端插设有测试连接线，所述测试连接线的一侧连接有高温测试结构，所述高温测试结构包括测试箱，所述测试箱安装在测试连接线的一侧，所述测试箱的顶端安装有温度表，所述测试箱的内部安装有安装卡槽，所述测试箱的内部的安装有加热管，所述测试台的顶端安装有显示屏，本实用新型通过设置高温测试结构，使用时通过测试连接线将测试主机与固态硬盘进行连接，将固态硬盘卡合到测试箱内部的安装卡槽上，测试箱内部的加热管对测试箱内部的固态硬盘进行加热，通过测试箱顶端的温度表可以贯穿测试箱内部的温度，从而实现了高温测试功能。
G11C8/08  ,用于片上存储器的动态功率管理 [发明],本公开提供了用于片上存储器诸如系统高速缓存存储器以及其他存储器的动态功率管理。该存储器包括字线区段、输入/输出(I/O)电路和控制电路。每个字线区段包括多个字线，并且每个字线区段耦接到不同字线控制电路。该控制电路被配置为响应于接收到包括地址的访问请求，对该地址进行解码，包括基于该地址来确定相关联的字线，以及基于该相关联的字线来确定相关联的字线区段。该控制电路被进一步配置为向耦接到该相关联的字线区段的字线控制电路施加功率。
G11C29/50  ,一种在LUN工作数量限制下的SSD可靠性测试方法 [发明],本发明涉及存储器领域，具体涉及一种在LUN工作数量限制下的SSD可靠性测试方法，包括以下步骤：S01）设定SSD测试总轮次为n；S02）对被测试SSD下发注错命令，使LUN工作数量到达最小值，S03）对SSD的前M%空间写入数据S04）对SSD的后（100‑M）%空间读写数据，同时下发正断/异断/热插拔命令；S05）查看被测试SSD状态是否正常；S06）若是，则对被测试SSD前M%空间进行校验；若不是，则测试失败且测试结束；S07）判定校验完成后的SSD的轮次是否达到n；S08）若否，对校验完成后的SSD重复步骤S04）~S07）；若是，则测试结束。本发明可测试SSD在极限性能时的数据错误率和故障率，其方案接近真实场景，可提前发现潜在故障，可为提高SSD可靠性和耐久性提供借鉴。
G11C11/408  ,存储器件及其操作方法 [发明],一种存储器件包括执行每存储体刷新(PBR)操作的多个存储体以及向多个存储体中的两个存储体提供单个行地址信号的地址寄存器，该两个存储体同时执行PBR操作并且单个行地址信号由该两个存储体共享。该两个存储体基于单个解码行地址信号来激活每个存储单元阵列的字线，该单个解码行地址信号基于单个行地址信号来产生。
G11C29/44  ,一种DDR多比特ecc错误处理方法 [发明],本发明涉及存储器技术领域，具体涉及一种DDR多比特ecc错误处理方法，包括以下步骤：S01）DDR控制器检测在不同写入数据下的ecc错误地址是否相同；S02）判定该ecc错误为软件故障或硬件故障；S03）当ecc错误为硬件故障时，对ecc报错地址单独进行读写；S04）根据读写结果判定ecc报错地址处是否出现ecc错误；S05）若是，则判定为颗粒故障；若否，则判定地址线间存在短路；S06）对不同的故障类型进行不同方式的修复。本发明可提高错误识别的准确率，可使用户快速对故障进行修复，提高了内存系统的稳定性，降低了维修成本。
G11B20/10  ,共享麦克风录音数据方法、系统及存储介质 [发明],本发明涉及音频录音技术领域，其公开了一种共享麦克风录音数据方法、系统及存储介质。其中方法包括：所述录音控制模块根据录音指令获取麦克风录音数据，并对所述麦克风录音数据进行分发；所述录音缓存模块接收所述录音控制模块分发的所述麦克风录音数据，并将所述麦克风录音数据发送至所述主机控制模块；所述主机控制模块将接收的所述麦克风录音数据发送至所述第二录音应用程序中以使所述第二录音应用程序读取所述麦克风录音数据。本发明实施例的双主机均可获取到麦克风的实时录音数据，共享一个麦克风的录音数据，实现了同时录音的效果，而且无需额外配置麦克风切换装置，节约了成本。
G11C29/20  ,闪存存储器装置 [发明],本公开涉及闪存存储器装置。闪存存储器装置包括具有非易失性存储器单元阵列的闪存存储器和易失性存储器。闪存存储器接口设置在闪存存储器的外部，并且第一通信总线将闪存存储器接口耦合到存储器单元阵列。第二通信总线将闪存存储器接口耦合到易失性存储器。
G11C16/10  ,针对具有替换栅极配置的四层级存储器单元的译码 [发明],本申请涉及针对具有替换栅极配置的四层级存储器单元的译码。可接收数据以用于存储在存储器装置中，所述存储器装置包含具有存储器单元的存储器阵列，所述存储器单元具有替换栅极配置。可使用单位距离码将所述数据分配到所述存储器单元中的一个存储器单元内的多个不同类型的页。可至少部分地基于使用所述单位距离码将所述数据分配到所述存储器单元内的所述不同类型的所述多个页而将所述数据写入到所述存储器单元内的所述不同类型的所述多个页，以按避免跨越不同类型的所述多个页的不一致电压移位的方式分配所述页。
G11C7/10  ,固态硬盘出现UECC后快速重读方法、装置和计算机设备 [发明],本申请涉及一种固态硬盘出现UECC后快速重读方法、装置、计算机设备和存储介质，其中该方法包括：获取主机下发的读命令，根据所述读命令从NAND上指定位置读取数据；判断读取page数据是否出现UECC；若出现UECC，则对出现UECC数据所在的所有Plane同时进行设置读取电压操作；待Plane内UECC数据纠错完成后恢复对应Plane的读取电压，然后再读取Plane内下一个page数据。本发明当出现多Plane UECC场景可以并发执行Read retry操作，Die内各Plane下的Read和Read retry操作互不影响，从而提升SSD该场景下的读性能。
G11C29/56  ,一种闪存芯片高效测试板 [实用新型],本实用新型提供一种闪存芯片高效测试板，涉及芯片测试技术领域，包括电路板；所述电路板顶部安装有测试座，且测试座内部安装有两组活动导电触头，活动导电触头数量与闪存芯片针脚数量相等；所述测试座内部安装有两组弹性导电件，弹性导电件数量与活动导电触头数量相等，且弹性导电件与活动导电触头相连，弹性导电件一端延伸至测试座外部，并且弹性导电件与电路板相连；所述电路板顶部安装有支撑架。本实用新型当闪存芯片的针脚与活动导电触头顶端接触时，活动导电触头受压力影响向下移动，弹性导电件顶部呈收缩蓄力状态，通过弹性导电件对活动导电触头底部施加推力，使活动导电触头顶端与闪存芯片的针脚紧密接触，保障闪存芯片连接测试效果。
G11C11/406  ,具有稳定自刷新操作的存储器件及其操作方法 [发明],本公开涉及具有稳定自刷新操作的存储器件及其操作方法。一种存储器件的操作方法，包括：进入自刷新区段；通过对参考周期信号的边沿进行计数来更新计数码；响应于计数码，针对温度应用码具有初始化值时的自刷新区段来第一次激活操作控制信号；在第一次激活操作控制信号之后更新温度应用码；基于更新的温度应用码，响应于计数码来第二次激活操作控制信号；从自刷新区段退出；以及初始化计数码和温度应用码。
G11C19/28  ,移位寄存器单元及其驱动方法、栅极驱动电路、显示装置 [发明],提供了一种移位寄存器单元及其驱动方法、栅极驱动电路、显示装置，属于显示技术领域。该移位寄存器单元中，输入电路能够响应于第一时钟信号，控制第一节点和第二节点的电位；输出控制电路能够在第一节点的电位控制下，控制第一时钟端与第二节点的通断，且控制第二时钟端与第三节点的通断；输出电路能够在第二节点的电位控制下，控制第二电源端与输出端的通断，且在第一节点的电位控制下，控制第三节点与输出端的通断，即间接控制第二时钟端与输出端的通断。如此，可以通过灵活设置各端提供的信号，避免因第一节点的电位不稳定而造成输出电路无法可靠向输出端输出信号(如，第二电源信号)的问题，即可以确保移位寄存器单元的输出稳定性较好。
G11C11/413  ,单bit权重产生单元、多bit权重产生单元、阵列组及计算宏 [发明],本发明涉及动态随机存取存储技术领域，具体涉及单bit权重产生单元、多bit权重产生单元、阵列组及计算宏。本发明的单bit权重产生单元包括n个标准6T‑SRAM单元和1个转置XNOR累加单元，将转置XNOR累加单元作为计算单元，并外接在标准6T‑SRAM上，进而实现多bit同或累加的推理和训练操作。本发明的多bit权重产生单元由4个单bit权重产生单元组成，阵列组由阵列分布的多bit权重产生单元组成、存内计算宏基于阵列组构建。本发明根据推理和训练操作的特点，制定了不同的量化方案，实现整合，对芯片资源进行有效的利用，解决了现有的推理‑训练芯片在推理操作时出现速度减慢、后向传播精确度降低的问题。
G11B20/10  ,一种精准的音频延时播放方法及装置、芯片 [发明],本发明提供一种精准的音频延时播放方法及装置、芯片，所述方法包括：步骤S100：dongle端接收设备端传输的音频数据，并将首次接收所述音频数据的时间设置为初始时间；步骤S200：所述音频数据经第一变采样模块处理后得到PCM数据；步骤S300：所述PCM数据进行编码生成编码数据，每一帧所述编码数据生成有对应的时间戳信息；步骤S400：所述编码数据及其对应的所述时间戳信息从所述dongle端发送给蓝牙装置端；步骤S500：在所述蓝牙装置端解码所述编码数据得到解码数据；步骤S600：所述解码数据经第二变采样模块处理后，发送给DAC模块进行数模转换后播出；本发明所提供的精准的音频延时播放方法及装置、芯片实现了精准延时播放控制，解决主从设备时钟同步及播放卡顿等问题。
G11C11/4063  ,存储器模块、其训练方法和存储器系统 [发明],提供了存储器模块、其训练方法和存储器系统，所述存储器模块包括构成第一区块的第一存储器件和构成第二区块的第二存储器件，第二存储器件与第一存储器件共享命令/地址信号和时钟信号。第一存储器件和第二存储器件接收匹配类型的命令/地址信号和时钟信号，并且第一存储器件包括用于调整所接收的时钟信号的延迟的可变延迟线。
G11C29/56  ,一种企业级固态硬盘的温度可靠性测试方法及测试平台 [发明],本发明提供了一种企业级固态硬盘的温度可靠性测试方法及测试平台，其能够测试获取固态硬盘在工作温度内温度与带宽性能的性能变化曲线，并能够验证过热保护机制是否工作，以及结合固态硬盘健康状态、读写数据校验信息，判断被测固态硬盘的温度可靠性，实现了一种标准化的企业级固态硬盘温度可靠性的测试方法，可以用于在不同服务器测试不同规格的企业级固态硬盘。
G11C11/4076  ,一种DDR存储器采样校准方法及DDR存储器 [发明],本发明公开了一种DDR存储器采样校准方法及DDR存储器，该方法包括：初始化readclksel；B、接收读数据和第一采样时钟，根据readclksel暂定第一采样时钟的有效区间；对该区间内第一采样时钟的上下边沿数进行检测；若上下边沿数错误，判断readclksel是否已遍历完；若未完，调整readclksel后返回B；否则执行F；E、若上下边沿数正确，记录readclksel并判断readclksel是否已遍历完；若未完，调整readclksel后返回B，否则执行F；F、根据所记录的readclksel确定最终有效区间，并依此生成第二采样时钟进行采样。本发明可提高DDR存储器的采样精度。
H10B41/35  ,串行栅极晶体管和包括该晶体管的非易失性存储器设备 [发明],本公开提供了串行栅极晶体管和包括串行栅极晶体管的非易失性存储器设备。在一些实施例中，非易失性存储器设备包括：多个存储器块、多个通道晶体管块、以及在半导体衬底上方在栅极区域中沿水平方向顺序排列的多个栅极。多个通道晶体管块中的每一个包括被配置为将多个驱动信号传送到多个存储器块中的相应存储器块的多个串行栅极晶体管。多个串行栅极晶体管中的每一个包括在半导体衬底处沿水平方向顺序排列的第一源极‑漏极区域、栅极区域和第二源极‑漏极区域。多个栅极彼此电去耦。分别施加到多个栅极的多个块选择信号彼此独立地控制。
G11C7/16  ,一种具有音乐播放功能的U盘 [实用新型],本实用新型公开了一种具有音乐播放功能的U盘，包括壳体、PCB板、可充电锂电池、主控芯片、存储模块、蓝牙模块、USB插头、3.5mm耳机插孔、LED指示灯、控制按键、音量大小调节按键以及防尘帽，壳体的前端部凸设有一连接部，USB插头凸设于连接部的前端部，3.5mm耳机插孔嵌设于壳体的后端部，LED指示灯和控制按键分别嵌设于壳体的上端壁上，音量大小调节按键嵌设于壳体的侧壁上，防尘帽可拆卸地盖设于壳体的前端部。本实用新型的技术方案能够使得U盘既可以作为普通闪存盘使用，还可以充当便携式音乐播放器使用，可通过3.5mm耳机插孔连接有线耳机，还可通过蓝牙连接无线耳机听音乐，使用操作方便，且装配方便快捷，牢固可靠，小巧轻便，容易携带，实用性强。
G11C11/40  ,存储单元结构及动态随机存取存储单元结构 [实用新型],本实用新型实施例提供一种存储单元结构及动态随机存取存储单元结构。无电容器动态随机存取存储器(DRAM)单元可包括多个晶体管。晶体管中的至少一个子集可包括近似地类似于经倒置U形状、欧姆符号(ohm，Ω)形状或大写字母的/大写亚米茄(omega，Ω)形状的沟道层。沟道层的特定形状为晶体管的子集提供增大的沟道长度，此可减小关断电流且可减小晶体管的子集中的电流泄漏。减小的关断电流及减小的电流泄漏可增加晶体管的子集中的数据保持力及/或可增加晶体管的子集的可靠性，而不增大晶体管的子集的覆盖区。此外，沟道层的特定形状使得能够利用顶部栅极结构形成晶体管的子集，此会提供与无电容器DRAM单元中的其他晶体管的低集成复杂度。
G11C29/56  ,DDR5 UDIMM转SODIMM测试工装系统及方法 [发明],本发明公开了一种DDR5UDIMM转SODIMM测试工装系统及方法，其中，所述测试设备主板通过所述UDIMM连接器将初始信号集传输至所述DDR5UDIMM转SODIMM测试工装，所述DDR5UDIMM转SODIMM测试工装将所述初始信号集进行转换和预设操作得到目标信号集且将所述目标信号集通过所述SODIMM模块金手指传输至所述SODIMM模块，以实现所述测试设备主板基于测试脚本对所述SODIMM模块进行测试得到测试结果。这实现了对SODIMM模块进行测试的可选择性，降低了测试设备的成本和测试时间，进而提高了测试效率。
G11C7/06  ,记忆体装置、感测放大器系统以及记忆体阵列操作方法 [发明],一种记忆体装置、感测放大器系统以及记忆体阵列操作方法，记忆体装置包括具有连接至区域位元线及字元线的记忆体单元的记忆体组。第一区域数据闩锁连接至区域位元线，并具有用以接收第一区域时脉信号的启用端子。字元线闩锁用以闩锁字元线选择信号，并具有用以接收第二区域时脉信号的启用端子。第一全域数据闩锁通过全域位元线连接至第一区域数据闩锁，且第一全域数据闩锁具有用以接收全域时脉信号的启用端子。全域地址闩锁连接至字元线闩锁，并具有用以接收全域时脉信号的启用端子。组选择闩锁用以闩锁组选择信号，并具有用以接收第二区域时脉信号的启用端子。
G06F3/06  ,三维闪存数据传输延迟优化方法、系统、设备和存储介质 [发明],本发明提供一种三维闪存数据传输延迟优化方法、系统、设备和存储介质，包括：响应于主机端发出的读取请求命令，输出读取执行指令，读取执行指令用于使读电压施加模块对相应三维闪存块的相应闪存页施加读电压以获取目标数据；接收被数据压缩模块所压缩的目标数据，并对接收到的数据进行解压及译码纠错；将译码纠错后的数据传输至主机端。系统包括对应实现上述各步骤的功能模块。电子设备：处理器执行存储器保存的计算机程序时实现方法。存储介质存储有被处理器执行时实现方法的计算机程序。根据本发明，能够解决现有的三维闪存存储系统数据传输方式因传输的数据量较大导致增加了数据传输的负担和传输延迟，从而影响三维闪读性能的问题。
G11C16/26  ,利用黄金分割搜索法优化3DNAND闪存开放块特性的方法 [发明],"本发明公开一种利用黄金分割搜索法优化3DNAND闪存开放块特性的方法，包括设定搜索区间[a,b]，针对开放块特性的电压状态分布负向偏移问题，偏移量最大值a为‑128，默认参考电压处于b为0的位置；设定收敛精度d，用于约束搜索结束条件，若设置d为1表示当区间长度收缩至1时则结束搜索；初始化收缩系数r为0.618，该值为黄金分割点，再将最小值点X初始为默认参考电压位置；计算偏移量，并向下取整；区间收缩循环；判断收缩后的区间[a,b]是否小于或等于收敛精度d；否，则返回上步；是，则输出a和b两点中错误数较小的点。本发明分析边缘WL的高原始误码率和原理，并基于黄金分割法提出一种优化读电压方案，降低边缘WL原始误码率，提高开放块的数据可靠性。"
G11C7/20  ,一种控制电路 [实用新型],本实用新型实施例公开了一种控制电路，该控制电路包括：eMMC芯片和开关电路；其中，所述开关电路的第一信号输入端为片上系统SOC控制端；所述开关电路的信号输出端连接所述eMMC芯片内VCC引脚，所述VCC引脚为所述eMMC芯片的第二信号输入端；响应于所述开关电路的第一信号输入端输入低电平信号，将所述低电平信号由所述开关电路的信号输出端输入至所述eMMC芯片内VCC引脚的第二信号输入端，控制所述eMMC芯片执行强制下电操作。利用该技术方案，通过开关电路的第一信号输入端的低电平信号控制eMMC芯片，从而解决eMMC芯片在软、硬件复位后仍处于持续异常状态的问题，实现eMMC芯片的强制下电，解决eMMC芯片软、硬件复位失效的问题。
G11C29/56  ,一种存储器芯片电压调整方法、装置、设备和介质 [发明],本申请涉及存储器数据处理技术领域，尤其涉及一种存储器芯片电压调整方法、装置、设备和介质，该方法包括：当接收到电压调整请求时，获取目标存储器芯片的目标配置参数和温度参数；基于第一目标对应关系和目标配置参数，确定与目标配置参数对应的调整电压，第一目标对应关系为存储器芯片的配置参数与预设电压之间的对应关系；将温度参数与预设的温度修正函数进行匹配，确定与目标配置参数对应的修正电压；基于调整电压和修正电压生成电压调整信号，并基于电压调整信号对目标存储器芯片进行调整。本申请具有提高存储器检测准确性的效果。
H01R13/60  ,U盘、播放器以及具有录音功能的电子产品 [实用新型],本实用新型公开一种U盘、播放器以及具有录音功能的电子产品，其中，U盘包括主体部和推拉结构，主体部的内部设有容纳腔，容纳腔安装有内芯和至少两个充电接头；本实用新型技术方案在主体部的容纳腔设置有两个充电接头，两个充电接头相对设置，以便可以与手机、电脑等设备连接，并进行数据传输或充电，操作简单且应用范围广。且再增设有推拉结构，推拉结构与至少一个充电接头连接，以便拉动充电接头回缩到主体部内的容纳腔内，进而可以隐藏保护充电接头。使用者在携带过程中，充电接头不易被直接摩擦、磕碰到，提高了U盘的使用寿命。
G09G3/20  ,移位寄存器、栅极驱动电路、阵列基板及显示装置 [发明],本公开的实施例提供了一种移位寄存器、栅极驱动电路、阵列基板及显示装置，涉及显示技术领域，以提升移位寄存器输出波形的稳定性。移位寄存器包括第一输入电路、第二输入电路、第一输出电路和输出控制电路。第一输入电路在来自第一时钟信号端的控制下，将来自信号输入端的输入信号传输至第一节点。第二输入电路在第三节点的电压的控制下，将来自第二时钟信号端的信号传输至第二节点。第一输出电路将来自第二时钟信号端的信号传输至信号输出端。以及，将来自第一电压信号端的信号传输至信号输出端。输出控制电路在来自控制信号端的控制下，将来自第二电压信号端的第二电压信号传输至第二节点或信号输出端。本申请用于图像显示。
G11C16/04  ,包括存储器管芯堆叠的半导体封装 [发明],一种半导体封装包括存储器管芯堆叠，所述存储器管芯堆叠具有由低位字节和高位字节共享的时钟信号。构成所述半导体封装的存储器管芯堆叠的多个存储器管芯中的每一者包括：第一时钟电路，被配置为生成用于构成所述存储器管芯的数据宽度的低位字节和高位字节的读时钟信号；以及多个第一管芯接合焊盘，所述多个第一管芯接合焊盘对应于包括所述存储器管芯的存储器系统的一定数量的列，并且为每个列设置所述多个第一管芯接合焊盘中的每一者。所述第一时钟电路连接到所述多个第一管芯接合焊盘中对应于所述存储器管芯所属的列的管芯接合焊盘。
H10B43/35  ,半导体器件以及包括该半导体器件的电子系统 [发明],本公开提供了半导体器件以及包括该半导体器件的电子系统。一种半导体器件包括第一半导体结构和第二半导体结构，该第一半导体结构包括第一基板和电路器件，该第二半导体结构包括：第二基板，在第一半导体结构上并具有第一区域和第二区域；多个栅电极，在第一区域中并在第一方向上堆叠，并且在第二区域中在第二方向上延伸不同的长度；沟道结构，通过穿透所述多个栅电极而延伸；分隔区域，穿透所述多个栅电极，在第二方向上延伸，在第三方向上彼此间隔开，并限定中心块区域和边缘块区域；以及基板绝缘层，在第二基板中且在第二区域中的分隔区域之间。基板绝缘层在第三方向上的宽度在边缘块区域中比在中心块区域中大。
G11C16/12  ,闪存的电荷泵补偿电路 [发明],本发明公开了一种闪存的电荷泵补偿电路，包括：第一电荷泵，输出端输出源编程电压输出到闪存的阵列结构中的选定位线。第二电荷泵，输出端通过第一开关连接到第一电荷泵的输出端。第一开关的控制端连接第一使能信号，第一使能信号为有效电平的时间可控。源编程电压会对选定位线的寄生电容进行充电使选定位线的电位达到源编程电压；第一使能信号的有效电平时段位于初始阶段中，使得第二电荷泵的第二输出电压在初始阶段也对选定位线的寄生电容进行补偿充电，以提高初始阶段中选定位线的电压，改善编程深度。本发明能对寄生电容使选定位线的初始电压偏低进行电荷补偿并最后能改善编程深度，还能减少不同地址的存储位的编程深度的差异。
G11C16/26  ,存储芯片、存储器、电子设备和存储器的控制方法 [发明],本申请实施例公开了一种存储芯片、存储器、电子设备和存储器的控制方法，其中，存储芯片包括：指令解析模块，用于解析指令获得对应的操作模式、以及操作目标，并形成相应的控制信号；非目标端接模块，用于响应控制信号，在存储芯片为非操作目标时，向数据传输通路提供对应的操作模式下的非目标端接电阻值，存储芯片和指令发送方经由数据传输通路传输数据。
G09B5/04  ,一种数码复读机 [实用新型],本实用新型提供一种数码复读机，包括复读机本体，所述复读机本体顶部活动卡接有顶盖，且复读机本体底部套接有橡胶底座，通过磁铁片吸附方便拆卸包裹框使用复读机，通过背板与复读机本体接触的表面和包裹框内壁均固定有橡胶垫可以对复读机正面和背面进行防撞保护，相对于现有技术，复读机本体顶部安装在顶盖内部，底部通过橡胶底座套接保护，在不使用时，通过背板与包裹框的保护对复读机本体进行保护收纳，通过拉绳组件的展开和弹簧片的配合，使得复读机可采用悬挂式和夹持式携带，在使用时，背板转动与橡胶底座形成三角支架形式，配合手持式和悬挂式，实现多种使用方式。
G11C29/56  ,一种计算机内存条安装待检测机构 [实用新型],本实用新型属于内存条设备技术领域，且公开了一种计算机内存条安装待检测机构，包括检测台，所述检测台的顶部固定连接有安装板，所述安装板的内部开设有安装槽，所述安装槽的内部线性等距离固定连接有限位板，所述安装板的顶部固定连接有固定板一，所述固定板一的顶部固定连接有弹簧伸缩筒一，本实用新型通过弹簧伸缩筒一、螺纹杆、旋转杆、弹簧伸缩筒二、下压板等结构配合使得计算机内存条待检测安装时不易松动，将计算机内存条依次插入每两个限位板之间所形成的限位槽，将旋转杆转动至安装槽的正上方，使得支撑杆转动，弹簧伸缩筒二通过支撑杆带动下压板转动至安装槽的正上方，使得计算机内存条待检测安装时不易松动。
G11C16/34  ,编程电压产生电路 [发明],本发明公开了一种编程电压产生电路，包括：第一电压产生单元，第一输入端连接参考电压，第二输入端连接反馈电压，输出端输出编程电压；第一反馈电路的输入端连接编程电压，输出端输出反馈电压。检测电路，用于检测编程电压和存储单元的字线栅的第一阈值电压的第一差值并输出一个检测信号。第一反馈电路的控制端连接检查信号并根据检查信号调节反馈电压的大小并从而调节编程电压的大小并使第一差值的大小得到保持，使编程电压随第一阈值电压的漂移同步变化。本发明能在存储器中的各存储单元的字线栅的第一阈值电压发生较大的漂移时，也能保证编程电压比漂移后的第一阈值电压大，从而能极大的提高编程窗口。
G11C29/56  ,一种存储卡检测装置 [实用新型],本实用新型公开了一种存储卡检测装置，包括双仓壳，所述双仓壳的正面开设有四个挖槽，所述双仓壳的内部固定连接有四个检测板，每组所述检测板相互靠近的一面均固定连接有电子元件，每组所述检测板相互靠近的一面均固定连接有存储卡检测口，每个所述存储卡检测口的正面均贯穿每个挖槽并延伸至双仓壳的外部。本装置通过检测板、电子元件、存储卡检测口和连接插口的配合下进行使用，将储存卡插入至每个储存卡检测口当中，利用连接插口与电脑连接，在通过检测板和电子元件的配合下，从而达到了多个储存卡快速检测的效果，从而避免了需要一个一个进行检测的情况，节约了作业人员时间与精力的消耗，提升了作业人员的工作效率。
G11C16/08  ,闪存测试的筛选方法 [发明],本发明公开了一种闪存测试的筛选方法，包括：步骤一、按第一数据图形进行写入，包括：在各存储片中，同一行各存储位的数据都相同，相邻两行的数据相反。同一行中，相邻两列存储片的存储的数据相反。步骤二、进行短路缺陷测试，包括：步骤21、选定需要进行测试的两根位线以及存储片。步骤22、在第一选定存储片中选择存储数据为0的行作为选定行。步骤23、在第一选定存储片中选定用于读取的选定存储位，选定存储位为靠近第二位线一侧。步骤24、对选定存储位进行读取，将读取放大时间设置为有短路缺陷时较大的上拉时间和无短路缺陷是较小的上拉时间之间，以实现对短路缺陷的筛选。本发明能实现对位于场氧两侧的两根相邻的位线的短路缺陷的筛选。
G11C29/56  ,存储器的测试方法 [发明],本公开提供一种存储器的测试方法。存储器的测试方法包括至少一个字线驱动电路测试过程，字线驱动电路测试过程包括：将第一数据写入字线驱动电路对应的存储单元；读取存储单元的第二数据；当第一数据与第二数据不同时，确定字线驱动电路异常；其中，字线驱动电路为信号走线层断裂后经修补的字线驱动电路。在本公开中，通过以写入第一数据并读取第二数据的方式测试经修补的字线驱动电路是否异常，能够识别存在异常的字线驱动电路以对存储器进行分类，从而提高了存储器的可靠性。
G11C29/56  ,时序测试电路及其测试方法 [发明],本发明提供一种静态存储器时序测试电路，包括逻辑控制模块、模式控制模块、延时计算模块、延时测试电路和SRAM存储单元；SRAM存储单元包括待测试SRAM，待测试SRAM包括输入数据寄存器时钟clk_i输入端、SRAM时钟clk_m输入端和输出寄存器时钟clk_o输入端；SRAM时序测试电路的工作模式为存储器测试模式、延时测试模式及延时计算模式；逻辑控制模块用于在存储器测试模式下根据SRAM的第一算法产生SRAM的地址、数据及控制信号，根据SRAM的输出数据产生测试结果，测试结果包括测试通过和测试失败，将测试结果传输至模式控制模块。本发明通过逻辑控制模块产生SRAM的地址、控制信号及数据，通过延时测试电路测试并计算延时，达到精确地自动化测试SRAM时序的目的，可简化测试程序，提高测试效率。
G11C7/02  ,一种基于位线隔离和位线稳压的存内计算单元 [发明],本发明公开一种基于位线隔离和位线稳压的存内计算单元，属于基本电子电路的技术领域。该计算单元由存储单元、预充管、三态反相器、位线稳压模块、上拉管和异或门组成。本发明利用三态反相器将预充阶段位线产生的毛刺与后续电路进行隔离，从而避免后续电路的无效翻转和动态功耗；利用位线稳压模块保持BL在多周期计算时的电压稳定，避免数据串行输入时BL的漏电导致的计算出错；利用上拉管在写操作期间对异或门的一个输入端进行电压钳位，避免异或门的另一个输入悬空导致的电压不稳定，降低异或门的静态功耗。本发明所提计算单元，相比于不经优化的计算单元，理论上将计算电路的计算次数降低50%；经电路仿真得到计算电路的功耗降低了47%。
G11C29/04  ,一种高效率硬盘测试治具 [实用新型],本实用新型提供了一种高效率硬盘测试治具，包括抗冲击测试机构，所述抗冲击测试机构包括底座、电机、连接杆、撞击块、导向板和导向杆；所述底座的上方设有安装板，所述安装板的前侧固定连接有电机。本实用新型第三电动伸缩杆带动夹板对固态硬盘固定，电机通过竖杆转动带动连接杆移动，连接杆通过固定板带动导向板移动对弹簧进行压缩，固定板通过横块带动撞击块对固态硬盘进行撞击，使第二电动伸缩杆能够带动撞击块横向移动，通过电机持续工作能够带动撞击块循环往复移动，从而使撞击块对固定硬盘持续循环撞击，通过自动带动撞击块持续循环的进行冲击测试，提高对固态硬盘的测试效率。
H10B41/27  ,一种共享字线的叠栅闪存阵列结构及其版图 [发明],本发明提供了一种共享字线的叠栅闪存阵列结构及其版图。具体的，将用于连接字线层和控制栅层的后段金属走线的接线端均设置在该版图的阵列区的边缘区中，然后，通过将边缘区中的第四金属层、第五金属层和第六金属层对应于阵列区中的第一金属层、第二金属层和第三金属层连接的方式，实现利用边缘区中的金属层上不规律的走线完成金属层之间的连接，进而利用将行控制栅线和行字线的一半设置在一间距固定且规律分布的金属层上，而其另一半则设置在另一间距固定且规律分布的金属层上的方式，达到优化金属层的布线使其更为均匀合理的同时，缩减每个双存储位存储单元的面积。
G11C29/42  ,一种抗空间单粒子翻转的解码方法、系统、设备及介质 [发明],本发明提供一种抗空间单粒子翻转的解码方法、系统、设备及介质，包括：通过将解码表形成的回读文件与参考解码表文件进行比对，对受到空间单粒子翻转干扰时出现错误的解码表，通过参考解码表文件进行刷新校正，可以得到正确解码表，从而在后续解码过程中，都是基于正确解码表进行查表完成解码，不会出现错误的解码结果，可以满足卫星等高可靠性产品的数据传输要求。同时，本发明通过调整发送回读指令的间隔时间，可以增强抗单粒子翻转能力，降低空间单粒子翻转对解码表的干扰能力。并且，本发明通过表决器从原始解码结果中选择部分解码结果进行关联，能够对其中的某一个或多个解码结果进行替换校正，从而同步提高抗单粒子翻转能力。
G11C29/56  ,同步动态随机存储器检测装置 [实用新型],本实用新型提供了一种同步动态随机存储器检测装置，包括：存储器夹具、PCB板以及测试机台；存储器夹具用于安装待测同步动态随机存储器；存储器夹具安装在PCB板上；测试机台与PCB板连接，测试机台用于设定测试信号并通过PCB板发送至待测同步动态随机存储器和采集待测同步动态随机存储器的输出信号，并对比输出信号和测试信号以判断待测同步动态随机存储器功能是否正常。解决了现有技术中的同步动态随机存储器的功能试验不能测试到所有Bank的问题。
G11C11/406  ,存储器的控制电路、伪静态随机存储器及其控制方法 [发明],本发明提供了一种存储器的控制电路、伪静态随机存储器及其控制方法。该存储器的控制电路包括：命令控制器，命令控制器用于判断是否同时接收到读/写指令与刷新指令；数据缓存器；连接命令控制器，响应于命令控制器判断同时接收到读/写指令与刷新指令，将读/写指令对应的待处理数据缓存在数据缓存器内，待刷新指令执行完成再执行读/写指令。上述，当读指令或写指令与刷新冲突时，延迟读指令与写指令的响应；先通过数据缓存器缓存写数据，先执行刷新操作，刷新完成后，再执行读指令或写指令，保证了刷新的及时执行避免刷新不及时引起的存储数据丢失，也保证能正确写入数据。
H10B41/27  ,一种共享字线的叠栅闪存阵列结构及其版图 [发明],本发明提供了一种共享字线的叠栅闪存阵列结构及其版图。具体的，在本发明提出的适用于KrF光刻机的阵列结构版图中，由于其每组所述有源区图形组中的一有源区图形在靠近该组中的另一有源区图形的一侧面上至少设置有一凸块图形，即在每一组有源区图形组中构成多对相对设置的凸块图形组，因此，只要控制每一对所述凸块图形之间的间隔距离S与KrF光刻机的半波长的关系，就可以实现利用光学临近效应，让曝光后的每一有源区图形组中的两个有源区图形所对应形成的有源区的形状为H型，即让每一有源区图形组形成的两个有源区通过凸块的曝光连接，在衬底上形成多组H型的两两有源区组，进而使共享金属插塞尽可能的落在有源区上而非器件隔离结构上。
G11C7/16  ,录音设备 [实用新型],本实用新型涉及录音技术领域，提供一种录音设备，录音设备包括笔杆本体、支撑组件、录音模块和开关模块，笔杆本体具有中空的安装腔及沿笔杆本体轴线方向两端开设的第一开口和第二开口，第一开口和第二开口均与安装腔连通的；支撑组件设于安装腔内，支撑组件包括第一安装架和第二安装架，第一安装架和第二安装架自第二开口沿安装腔的轴线朝向第一开口的方向延伸，第一安装架和第二安装架间隔形成安装空间；录音模块设于安装空间内，录音模块与第一安装架和第二安装架连接固定，录音模块用于录制音频；开关模块设于安装空间靠近第一开口的一端。本申请实现了提高录音设备的装配效率的同时提高了结构稳定性。
H10B41/30  ,存储器、共享字线的叠栅闪存阵列结构及其结构版图 [发明],本发明提供了一种存储器、共享字线的叠栅闪存阵列结构及其结构版图。具体的，其通过采用两列存储单元共用一个列共享位线的方式，实现闪存阵列中的每个存储单元的面积在X方向上仅由1.5条所述列共享位线所在的第一金属线层上的金属线的最小间距决定；然后，再通过将两行存储单元所对应的4条行控制栅线和2条行字线中的一半设置在第二金属线层上，而其另一半则设置在第三金属线层的方式，实现每个存储单元的面积在Y方向上仅有1.5条所述第二金属线层或第三金属线层上的金属线的最小间距决定，即，每个存储单元中的一个存储位的面积相较于现有技术中的1.5×Pm1×Pm2缩小到1.15×Pm1×Pm2，实现了在同一工艺节点下，节省了25％的面积，有效缩减了阵列结构中每个存储单元的面积。
G11C19/28  ,移位寄存器及驱动方法、栅极驱动电路、显示面板、装置 [发明],本公开提供了一种移位寄存器及其驱动方法、显示面板、显示装置，涉及显示技术领域。移位寄存器包括输入电路、隔离电路、复位电路、第一控制电路以及输出电路；所述输入电路与输入端、第一时钟信号端以及第一节点电连接；所述隔离电路与所述第一节点、第二节点以及第二时钟信号端电连接；所述复位电路与第一电压端、输出端以及所述第二节点电连接；所述第一控制电路与第四节点、第四时钟信号端、第三电压端、所述第一节点、第四电压端以及第五节点电连接；所述输出电路与第五电压端、所述输出端以及所述第五节点电连接。使移位寄存器输出端输出的信号更稳定。
G11C16/14  ,一种数据存储设备 [实用新型],本实用新型公开了一种数据存储设备，涉及数据安全技术领域，通过在SSD上对部分NAND Flash进行与数据销毁电路的隔离，硬盘主控控制，软销毁指令不传输到该指定的NAND Flash，实现对SSD中数据进行销毁，保护数据安全的同时，可快速恢复整机使用的技术效果。
G11C29/56  ,一种测试方法、系统、装置及计算机可读存储介质 [发明],本申请公开了一种测试方法、系统、装置及计算机可读存储介质，涉及电子器件测试领域，用于解决无法主动对待测试器件进行测试的问题。该方案应用于测试装置，在测试条件被触发时，驱动待测试器件对应的控制器；触发控制器控制待测试器件进行测试训练，以测试待测试器件是否异常。可见，本申请中通过测试装置可以主动测试待测试器件，而不是只依赖于自检过程，可以更早地发现待测试器件的异常，进而避免在之后的处理步骤中浪费时间和资源；将其应用在DRAM中时，可以确保DRAM能够正常工作，从而提高硬盘的读写性能和可靠性。
G11C11/406  ,存储器刷新保持方法、电路以及存储器件、模组设备 [发明],本发明公开一种存储器刷新保持方法、电路以及存储器件、模组设备，首先检测是否存在软复位请求；若检测存在软复位请求，则开启动态随机存储器的自刷新；并在软复位过程中。如此，通过对DRAM内部进行软复位请求检测，从而在DRAM进入软复位期间，触发片内自刷新，以保证软复位期间DRAM刷新不中断，DRAM内的数据也依旧可以有效保持，使得软复位重启后无需重新加载固件程序，从而提高片内系统运行效率。
G11C7/10  ,一种基于可复用Booth乘法单元的存内计算电路 [发明],本发明属于集成电路技术领域，具体的说是一种基于可复用Booth乘法单元的存内计算电路。本发明在传统6T‑SRAM存储单元基础上添加两个晶体管，控制局部计算数据线进行多行数据复用，并且增加Booth编码器对局部计算数据线中的数据编码，再利用Booth译码器和积产生电路完成8比特数据乘法，最后通过加法器树累加各个乘法结果实现了在SRAM存储阵列中完成多组数据的乘法累加运算。本发明了实现了高效的8比特SRAM存内计算，具有存储密度大，灵活性高的特点，能够在存内计算操作的同时进行读写操作，适用于需要大规模矩阵运算的数据密集型应用，如神经网络。
G09G3/20  ,一种显示面板和显示装置 [发明],本发明实施例公开了一种显示面板和显示装置。该显示面板包括驱动电路，驱动电路包括相互级联的N级移位寄存器，N≥2；移位寄存器包括第一控制部和第二控制部；第一控制部用于控制第一输出信号，第i级移位寄存器的第一输出信号为第j级移位寄存器的输入信号，1≤i≤N，1≤j≤N；第二控制部至少接收第一输出信号和频率控制信号，用于控制第二输出信号；第一输出信号为有效脉冲且有效脉冲的时间段位于频率控制信号的有效脉冲的时间段内时，第二输出信号为有效脉冲。本发明实施例解决了输出信号中的有效脉冲会被频率控制信号截断导致输出不完整脉冲信号的问题，使得像素电路始终可接收到正常驱动信号，保证像素电路正常工作。
G11C11/4076  ,动态随机存取存储器和模组设备 [发明],本公开提供了一种动态随机存取存储器和模组设备，其中存储器包括存储阵列和缓冲延时模组，所述缓冲延时模组连接在存储器控制器和所述存储阵列之间；所述缓冲延时模组被配置为：基于所述存储器控制器输出的第一操作命令序列，向所述存储阵列输出第二操作命令序列；其中，所述第一操作命令序列的时序与存储协议规定的设定命令时序不同，所述第二操作命令序列的时序与所述设定命令时序相同。该存储器能够在操作命令时序不断压缩的情况下，仍然能够正常地进行数据的读取、写入和保持。
G11C29/38  ,一种企业级固态硬盘时延指标的测试方法及测试系统 [发明],本发明提供了一种企业级固态硬盘时延指标的测试方法及测试系统，其能够对企业级固态硬盘的各项时延指标进行标准化的测试并得到一个综合的时延指标图，用于判断企业级固态硬盘时延指标的分布规律，使得企业级固态硬盘的时延指标可视化，并且能够判断时延指标的稳定性。
G09G3/20  ,显示面板和显示装置 [发明],本发明公开了一种显示面板和显示装置，该显示面板包括：驱动电路，驱动电路包括相互级联的N级移位寄存器，N≥2；移位寄存器包括控制单元、初始输出单元和第一输出单元；控制单元用于至少响应输入信号，控制第一输出节点和第二输出节点的信号；初始输出单元用于至少接收第一输出节点的信号和第二输出节点的信号，控制初始输出信号；第x级移位寄存器的初始输出信号为第y级移位寄存器的输入信号，1≤x≤N，1≤y≤N；第一输出单元用于至少接收第一输出节点的信号和第二输出节点的信号，控制第一输出信号。本发明的技术方案，能够使显示面板满足多元化的显示需求。
G11C16/10  ,一种增加EEPROM使用寿命的方法 [发明],本发明提供在第一次保存新数据前，先将EEPROM所有存储单元赋值为初始值，并定义变量addr用于保存地址值；在第一次保存数据时，遍历EEPROM的所有存储单元，此时所有存储单元中的数据均为初始值，并将addr赋值为变量数值，再将需要保存的数据保存到该addr处；在后续的每一次保存数据时，均先遍历EEPROM的存储单元，找出数据不为初始值的地址值，将addr赋值为该地址值，将addr处的存储单元重置为初始值，并将该addr重新赋值为(addr+1)％256，再将需要保存的数据保存到该addr处。本发明增加了EEPROM的写入和擦除的寿命限制。
G11C11/413  ,一种抗空间单粒子翻转的编码方法、装置及设备 [发明],本发明提出的一种抗空间单粒子翻转的编码方法、装置及设备，该方法包括：通过对备选编码表进行回读刷新，能够校准备选编码表，从而通过校准后的编码表对待编码数据进行编码，得到备选编码数据，通过表决器对备选编码数据进行选择，得到目标编码表，通过回读刷新备选编码表，能够使得后续的编码基于更加准确的备选编码表进行编码，提高编码的准确率。并且，通过表决器进行选择，能够减少编码的错误率，从而提高了编码模块的抗单粒子翻转能力。
G11C7/10  ,具有电荷域被动求和电路的存算一体电路及相关方法 [发明],存算一体(CIM)电路包括处理电路。处理电路包括数据选择电路和电荷域被动求和电路。数据选择电路包括存储器阵列以及选择电路。存储器阵列储存多个候选权重。选择电路从存储在存储器阵列中的多个候选权重中选择目标权重。电荷域被动求和电路通过与第一存储器阵列集成在一起的第一加权电容器阵列，产生第一处理电路所接收的第一输入和存储在第一存储器阵列中的第一目标权重的第一模拟计算结果。
G11C7/16  ,录音设备 [实用新型],本实用新型涉及录音技术领域，提供一种录音设备，录音设备包括笔杆本体、笔帽、录音模块和开关模块，笔杆本体具有中空的安装腔及与安装腔连通的第一开口；笔帽连接于第一开口处，笔帽可沿安装腔的轴线方向转动，并具有开启录音功能的第一位置；录音模块设于安装腔内，录音模块用于录制音频；开关模块设于安装腔内，开关模块包括开关控制板、检测开关和触发件，开关模块与录音模块电性连接，检测开关设于开关控制板上，触发件连接于笔帽靠近开关控制板的一端，当笔帽转动至第一位置时，检测开关被触发件触发。本申请实现了实现了提高录音设备开关的稳定性和便捷性。
G11C29/12  ,一种存储设备的备电功能的测试方法、装置以及介质 [发明],本发明公开了一种存储设备的备电功能的测试方法、装置以及介质，应用于存储技术领域。该方法在对存储设备的备电功能进行测试时，断开电源和存储设备的供电接口之间的连接，备用电池单元在备电完成后同样会断电，因此可获取存储设备中备用电池单元的供电状态，若备用电池单元断电，则恢复电源和存储设备的供电接口之间的连接，以便于登录存储设备确定存储设备的备电功能是否正常。本方案的有益效果是通过控制单元实现了备电测试的自动化，在备用电池单元完成备电功能并断电后能够及时给存储设备的供电接口上电，从而提高了测试的效率，可以对存储设备进行大量的备电测试以提高测试结果的可靠性。
G11C19/28  ,移位寄存器、显示驱动器及显示面板 [发明],本发明公开了一种移位寄存器、显示驱动器及显示面板。移位寄存器包括：输出模块、第一节点调节模块和第二节点调节模块，输出模块配置为在第一节点的信号控制下，将第一电压信号提供给移位寄存器的输出端；或者在第二节点的信号控制下将第二电压信号提供给移位寄存器的输出端；第一节点调节模块配置为在触发信号及时钟信号的控制下将第一电压信号写入第一节点；第二节点调节模块配置为在触发信号的非触发时间内，将第二电压信号写入第二节点；并在触发信号的触发时间内，在时钟信号的控制下将时钟信号写入第二节点。本发明的移位寄存器结构简单，成本较低。
G11C29/56  ,存储芯片扰码验证方法 [发明],本发明提供了一种存储芯片扰码验证方法，包括：提供待扰码验证的存储芯片；对存储芯片的至少一存储单元持续执行编码操作，直至出现至少一个失效存储单元，并获取失效存储单元的电学地址；去除存储芯片的若干互连层以暴露靠近存储层的互连层，获取暴露的互连层中的失效结构，并以失效结构所在地址作为物理地址；根据失效存储单元的电学地址及物理地址，获得存储芯片的扰码验证方法。本发明中，通过对所选择的存储单元施加持续的编程电流直至其因此出现失效，其对应的失效结构出现在靠近存储层的互连层中，再去除失效结构上的互连层以暴露该失效结构，从而获得至少一对相匹配的电学地址和物理地址，以提高扰码验证的效率及准确性。
G11C29/56  ,一种内存条恒温测试模组 [实用新型],本实用新型涉及一种内存条恒温测试模组，包括：温控模组、固定组件和主板，温控模组通过固定组件固定连接于主板上，温控模组包括：壳体、金属翅片和内存条导槽，金属翅片固定连接于壳体的内部，内存条导槽固定连接于金属翅片的两端；内存条导槽包括：第一凹槽和第二凹槽，第一凹槽和第二凹槽交替排列，第一凹槽与金属翅片嵌合，第二凹槽与主板上的内存条插槽相对应。本实用新型通过第一凹槽和第二凹槽，确定主板上内存条插槽与金属翅片的位置，当需要进行内存条恒温测试时，将内存条逐一通过内存导槽插入内存条插槽中，避免了因先插入内存条再放入翅片而使内存条被批量划伤的问题；更换主板更加方便快捷，提高更换主板以及模组维护的效率。
G11C7/22  ,信号校准电路、信号校准方法、存储装置及模组设备 [发明],本申请公开了一种信号校准电路、信号校准方法、存储装置及模组设备，该信号校准电路包括：控制器，用于输出命令时钟信号和数据时钟信号，以及基于采样电路输出的采样信号对数据时钟信号的上升沿或下降沿进行调整；采样电路，接收命令时钟信号和数据时钟信号；利用数据时钟信号对命令时钟信号进行采样，得到第一采样信号，利用反相数据时钟信号对命令时钟信号进行采样，得到第二采样信号，根据反相数据时钟信号或数据时钟信号的值选择性将第一采样信号或第二采样信号作为采样信号输出至控制器。通过上述方式，本申请中的信号校准电路能够合理选择正确的采样信号反馈给控制器，以确保能够有效实现数据和命令的同步。
G11C29/50  ,一种硬盘测试辅助装置、方法及存储介质 [发明],本申请关于一种硬盘测试辅助装置、方法及存储介质，其中，所述装置包括结构组件以及控制组件；结构组件包括：硬盘盒、可调节格栅、传动机构，以及控制组件包括控制器与微型电机；硬盘盒，用于安装固定待测试硬盘；硬盘盒的进风端设有所述可调节格栅，可调节格栅通过所述传动机构与所述微型电机相连，微型电机发生转动时，通过传动机构带动所述可调节格栅发生转动，改变可调节格栅的开口间距；控制器，用于获取待测试硬盘的实时自我检测分析与报告技术SMART温度，根据硬盘的SMART温度，调节辅助装置上可调节格栅的开口大小，进而调节通过硬盘的进风量，实现对每个硬盘SMART温度的自动调节。
G06F7/58  ,伪随机种子表生成方法、装置、计算机设备及存储介质 [发明],本发明涉及存储技术领域，公开了伪随机种子表生成方法、装置、计算机设备及存储介质，该方法包括：生成随机种子；对随机种子进行重复性检测；根据重复性检测结果满足第一条件的随机种子生成随机序列；对随机序列进行均衡性检测以及随机性检测；根据均衡性检测结果满足第二条件且随机性检测结果满足第三条件的至少一个随机序列构成随机序列组；根据随机序列组确定一个字线中的各存储单元的状态；根据各存储单元的状态对随机序列组进行状态均衡性检测；根据状态均衡性检测结果满足第四条件的随机序列组对应的随机种子构建伪随机种子表。使用本发明构建的伪随机种子表对数据进行随机化处理后可以使数据在闪存中均衡存储，提高数据存储的抗干扰性。
B07C5/344  ,一种固态硬盘组合式测试装置 [发明],本申请涉及一种固态硬盘组合式测试装置，属于测试装置技术领域，其包括上料机构、夹持移料机构、集料输送机构、转盘分料机构以及AGV测试柜机构，AGV测试柜机构包括断电测试机柜和老化测试机柜，固态硬盘包装好塑料外壳后输送至上料机构，夹持移料机构将上料机构上的产品移动至集料输送机构，之后集料输送机构将产品输送至转盘分料机构上，转盘分料机构将产品分别移动至断电测试机柜和老化测试机柜进行测试，整个测试过程较为自动化智能化。本申请具有减少在对固态硬盘测试过程中工作人员的劳动量的效果。
G11C11/419  ,存储器内计算（IMC）电路和设备、以及神经网络设备 [发明],提供存储器内计算(IMC)电路和设备、以及神经网络设备。所述存储器内计算(IMC)电路包括：多个存储器存储体，每个存储器存储体包括位单元和运算器，位单元被配置为存储权重值，运算器被配置为接收输入值，运算器与位单元连接，使得运算器在接收到输入值时输出输入值与权重值之间的逻辑运算结果；以及逻辑门，被配置为接收所述多个存储器存储体中的每个的逻辑运算结果。
H03M1/66  ,电容器加权分段缓冲器 [发明],本发明提供一种电容器加权分段缓冲器，包括：推挽式缓冲电路，包括：第一晶体管，第二晶体管和多个电容器，其中第一晶体管的第二连接端和第二晶体管的第二连接端耦接至电容器加权分段缓冲器的输出节点，多个电容器包括：第一电容器，具有耦接到第一晶体管的控制端的第一端，以及用于接收所述电容器加权分段缓冲器的第一输入信号的第二端；第二电容器，具有耦接到第二晶体管的控制端的第一端，以及用于接收所述第一输入信号的第二端；第三电容器，具有耦接到第一晶体管的控制端的第一端，以及用于接收电容器加权分段缓冲器的第二输入信号的第二端；以及第四电容器，具有耦接到第二晶体管的控制端的第一端，以及用于接收第二输入信号的第二端。
H10B63/00  ,包括可变电阻图案的半导体装置和包括其的电子系统 [发明],提供了一种包括可变电阻图案的半导体装置和包括其的电子系统。所述半导体装置包括：栅极线，在导电层与导电垫之间彼此间隔开；以及沟道结构，延伸穿过栅极线。沟道结构包括：沟道区，限定柱状空间，并且包括与导电垫接触的第一沟道端以及与导电层接触的第二沟道端；以及可变电阻图案，包括外侧壁和第一端，外侧壁在水平方向上与栅极线之中的第一栅极线叠置且沟道区位于外侧壁与第一栅极线之间，第一端与沟道区的第一沟道端间隔开，并且可变电阻图案在水平方向上与栅极线之中的与导电垫相邻的至少一条第二栅极线不叠置。
G11C29/04  ,一种存储器量产测试方法、系统、电子设备及存储介质 [发明],本发明公开了一种存储器量产测试方法、系统、电子设备及存储介质，该方法包括：从当前批次存储器中随机选取n组，对应n种测试场景；得到每组存储器中发生错误的存储器的比例；根据该比例得到存储器量产测试方案，对当前批次存储器进行量产测试，得到每种测试场景下发生错误的存储器的比例；判断两个比例是否存在差异，若是，则利用每种测试场景下发生错误的存储器的比例修正该比例，继续进行量产测试直至两个比例不存在差异。本发明可以针对任意批次的存储器，获得最适合其的量产测试方案，提高量产测试效能；此外，还利用实测的每种测试场景下发生错误的存储器的比例修正每组存储器中发生错误的存储器的比例，提高了存储器量产测试的准确率。
G11C16/10  ,一种基于1T1R阵列寄生电容的编程方法 [发明],本发明提供了一种基于1T1R阵列寄生电容的编程方法，属于半导体集成电路的存储器技术领域。本发明通过在阵列的每条源线(SL)和位线(BL)末端都连接了一个开关管，提出两种工作模式：写入数据“1”时对寄生电容进行充电，写入数据“0”时寄生电容放电。采用本发明能够防止写入过程中阵列单元过编程的问题。且针对不同的工艺和器件对应的写入高电平不同，通过连接开关管的方式，实现了线路的寄生电容可调，能够适用于不同的工艺水准和器件标准。
G11C11/419  ,基于反相器的双节点翻转加固的SRAM单元 [发明],本发明公开了一种基于反相器的双节点翻转加固的SRAM单元，包括单循环存储模块和六个传输管；单循环存储模块由六个二输入反相器组成，包括第一反相器INV1、第二反相器INV2、第三反相器INV3、第四反相器INV4、第五反相器INV5、第六反相器INV6；六个传输管包括第一传输管N7、第二传输管N8、第三传输管N9、第四传输管N10、第五传输管N11、第六传输管N12；第一传输管N7、第二传输管N8、第三传输管N9、第四传输管N10、第五传输管N11、第六传输管N12的栅极均作为SRAM单元读写数据的开关，漏极连接位线控制读写的数据，源极分别连接存储模块的存储节点。本发明使用了六个传输管和环形结构，SRAM单元节省读延迟和写延迟，环形结构产生的正反馈循环使SRAM单元从软错误中恢复。
G11C29/42  ,一种供选择的容错量子逻辑电路的构造方法、电子设备和存储介质 [发明],本发明公开了一种供选择的容错量子逻辑电路的构造方法、电子设备和存储介质，方法包括以下步骤：获取用户的量子逻辑电路构造需求，量子逻辑电路构造需求包括以纠错能力为主、以实现时间为主、综合纠错能力和实现时间在内的性能需求；根据性能需求，提供对应类型的通用量子门库。本发明当用户需要构造量子逻辑电路时，首先获取用户的量子逻辑电路构造需求，并根据性能需求，提供对应类型的通用量子门库；同时，在现有的7码门库和15码门库的基础上，提供可以了一种可以综合纠错能力和实现时间的新的通用量子门库即非均匀门库，从而可以满足用户不同的纠错能力和实现时间的需求。
G11C8/10  ,双端读写的存储装置 [发明],本申请提供一种双端读写的存储装置，包括：放大模块、第一开关单元、第二开关单元、第三开关单元、地址译码电路、写入位线、互补写入位线、读出驱动电路和读出位线，第一开关单元与写入位线和放大模块的第一端连接，第一开关单元的控制端连接地址译码电路，第一开关单元包括第一PMOS管，第二开关单元与互补写入位线和放大模块的第二端连接，第二开关单元的控制端连接地址译码电路，第二开关单元包括第二PMOS管，读出驱动电路的输入端连接存储节点，读出驱动电路的控制端连接地址译码电路，读出驱动电路的输出端连接读出位线。
G11C16/34  ,与型的快闪存储器、编程方法及抹除方法 [发明],本发明提供一种与型的快闪存储器、编程方法及抹除方法。本发明的与型的快闪存储器包括在源线与位线之间并联连接的多个存储单元。存储单元包括包含SiN层的电荷积蓄层作为栅极绝缘膜而构成。在编程时，在存储单元的电荷积蓄层中积蓄从通道FN隧穿的电子。在抹除时，将积蓄于存储单元的电荷积蓄层中的电子释放至通道。
G11C5/14  ,存储器单元读取操作技术 [发明],本申请涉及存储器单元读取操作技术。存储器装置可确定对一组存储器单元的读取操作的第二阶段的起始电压，所述起始电压可具有与所述读取操作的第一阶段的起始电压的量值不同的量值。例如，所述存储器装置可使用所述第一阶段的终止电压来确定所述第二阶段的所述起始电压。在一些情况下，所述第二阶段的所述起始电压可对应于电压偏移与所述第一阶段的所述终止电压的差。作为所述读取操作的所述第二阶段的部分，所述存储器装置可根据所述第二阶段的所述经确定起始电压将电压序列施加到所述一组存储器单元。
H10B12/00  ,存储装置及其形成方法 [发明],公开了一种存储装置，其包括存储阵列结构、第一外围电路以及第二外围电路。存储阵列结构包括具有第一端子和第二端子的垂直晶体管、具有耦合到垂直晶体管的第一端子的第一端的存储单元、以及耦合到垂直晶体管的第二端子的位线。第一外围电路设置在存储阵列结构的一侧，并且包括与存储阵列结构接触的第一侧以及在第一方向上与第一侧相对的第二侧。第二外围电路被设置为与第一外围电路的远离存储阵列结构的第二侧接触。
G11C29/52  ,芯片测试方法和装置 [发明],本申请涉及一种芯片测试方法和装置。所述方法包括：配置刷新参数；进入自刷新模式，基于所述刷新参数执行自刷新操作，自刷新操作完成后退出自刷新模式；其中，所述自刷新操作包括向存储阵列发送刷新命令和行锤刷新命令，所述刷新命令和所述行锤刷新命令的操作次数之和为N+1，所述自刷新操作在第N+1次向所述存储阵列发送的命令为所述行锤刷新命令，N为大于1的正整数；读取所述存储阵列中的数据，当所述数据读取错误时，则确定存在异步信号差值。本申请配准的刷新参数，不仅可以检测到自刷新模式中存在的数据错误风险，降低了芯片产品的不良率；还可以大幅度降低测试时间，提高测试效率，节约了测试成本。
G11C7/10  ,写I/O汇聚方法、装置、存储设备和存储介质 [发明],本发明涉及存储技术领域，提供一种写I/O汇聚方法、装置、存储设备和存储介质，方法包括：若多个写I/O中存在多个目标写I/O，则将多个目标写I/O拼接成一个下盘I/O，多个目标写I/O的数据连续、且待写长度之和等于预设长度，预设长度为QLC SSD的写入单位的整数倍；将多个目标写I/O中最小的待写地址作为下盘I/O的待写地址，将预设长度作为下盘I/O的待写长度；将下盘I/O的待写地址和待写长度作为下盘I/O的元数据、并将多个目标写I/O的数据作为下盘I/O的数据写入至第二缓存表，以根据第二缓存表将下盘I/O下发至QLC SSD。本发明能够减小写放大，进而提高固态硬盘的寿命。
H10B63/00  ,一种三维存储器阵列及其制备方法 [发明],本发明提供了一种三维存储器阵列架构及其制备方法，属于微纳电子学技术领域。本发明提出的三维1T1R阵列中，每条源线SL由串联的一列晶体管组成，对应有一条字线WL连接到这一列晶体管的栅极，控制这一列晶体管的开关状态。本发明阵列工作时，被访问的器件所在一列晶体管开启，其余列的晶体管关闭；器件所在的SL和位线BL施加相应访问或操作电压，非选通的BL和SL电压保持一致，可以访问到阵列中的任意一个器件。相应的，同时选通多条BL或同时选通多条SL来实现并行访问。采用本发明可以将1T1R阵列的存储密度提升到和目前3D‑Nand Flash存储器相当的程度，远超过目前的1T1R阵列密度。
G11C16/12  ,用于闪存的电荷泵控制电路及反馈环路 [发明],本发明提供了一种用于闪存的电荷泵控制电路及反馈环路，包括：第一电流镜模块和第二电流镜模块，第一电流镜模块和第二电流镜模块并联设置；第一电流镜模块包括：一个第一电流源以及至少一个用于复制第一电流源输出电流的第一电流镜单元，第二电流镜模块包括一个第二电流源以及多个用于复制第二电流源输出电流的第二电流镜单元；其中，第一电流镜单元的输出端与多个第二电流镜单元的输出端并联，使电荷泵控制电路的输出为第一电流镜单元和多个第二电流镜单元的输出之和，每个第二电流镜单元的漏极输出端都设置有一控制开关，用以控制第二电流镜单元的输出。本发明为可灵活设置编码单元的个数提供可能。
G11C11/406  ,半导体存储器装置和包括半导体存储器装置的存储器系统 [发明],提供半导体存储器装置和包括半导体存储器装置的存储器系统。所述半导体存储器装置包括：存储器单元阵列，包括多个存储器单元行；行锤击管理电路；以及控制逻辑电路。行锤击管理电路基于在第一时间点施加到控制逻辑电路的激活命令将计数值作为计数数据存储在所述多个存储器单元行中的每个的计数单元中，并且响应于在第一命令被施加到控制逻辑电路之后在第二时间点施加的预充电命令来执行内部读取‑更新‑写入操作，以从多个存储器单元行之中的目标存储器单元行的计数单元读取计数数据，更新读取的计数数据以获得更新后的计数数据，并且将更新后的计数数据写入目标存储器单元行的计数单元中。
G11C19/18  ,移位寄存器单元、级联电路、驱动方法、显示面板和装置 [发明],一种移位寄存器单元，包括：输入子电路设置为根据第一电压信号端、第一时钟信号端的电平设置所述第一节点的电平；启动子电路设置为根据第一控制信号端、第二控制信号端、扫描启动信号端和所述第一时钟信号端的电平设置第二节点的电平；双输出子电路设置为向第一输出端输出延迟预设第一周期的所述扫描信号或向第二输出端输出延迟预设第二周期的所述输入端的信号。
G11C16/10  ,一种串行EEPROM存储器验证系统及验证方法 [发明],本发明公开了一种串行EEPROM存储器验证系统及验证方法，包括：通过分析待测器件的应用场景和器件特性预设上位机流程控制程序；并通过电装配试验验证待测器件装联适应性；将主控区的待测器件输出信息传至待测区的待测器件内；对待测器件写入读出功能及电源电压范围验证功能性能测试完整性；对装配好的主控区和待测区进行器件环境适应性验证；对验证数据和结论进行分析，得到待测器件成熟度等级和可用度等级；本发明针对性的验证评价器件板级电装联性能和板级的功能、性能及器件在板级工作状态下的热学、力学环境适应性能，更接近于实际应用工况，更具有针对性，能有效的提前暴露器件在板应用的薄弱环节和异常性能，有利于促进器件的推广和应用。
G11C29/12  ,UFS稳态性能测试方法、装置、可读存储介质及电子设备 [发明],本发明公开一种UFS稳态性能测试方法、装置、可读存储介质及电子设备，将预设个数的应用安装包安装得到应用序列后，通过控制待测试UFS执行预设次数的测试，模拟UFS在长时间运行过程中的状态，更贴合移动电子设备实际应用的情况，并在每一次测试过程中依次以冷启动的方式启动应用序列中的每一应用，并在启动后结束应用的进程，保证应用的每一次启动均是以冷启动的方式启动，能够更精确的反映UFS启动应用程序的性能，从而精确的记录每一应用对应的启动时间，并得到启动状态数据图，实现精确检测出UFS系统长时间运行后是否存在掉速的问题，提高测试结果的准确性。
G11C7/22  ,自定时电路与静态随机存取存储器 [发明],本申请提供了一种自定时电路与静态随机存取存储器，涉及半导体技术领域，该自定时电路包括内部时钟生成模块与内部控制信号生成模块，其中，内部时钟生成模块包括控制单元与时钟生成单元，控制单元包括反馈回路；该反馈回路被配置为接收外部时钟信号、第一反馈信号、第二反馈信号以及读写控制信号，并基于接收到的上述各信号，输出控制信号；时钟生成单元被配置为基于上述控制信号生成内部时钟信号；内部控制信号生成模块被配置为基于上述内部时钟信号，生成内部控制信号；其中，上述第一反馈信号为上述内部控制信号，上述第二反馈信号为上述控制信号。本申请能够提升自定时电路生成内部时钟信号的速度。
G11C29/44  ,一种基于多核处理器芯片的继电保护方法及系统 [发明],本发明提供一种基于多核处理器芯片的继电保护方法及系统，其中，所述方法包括：多核处理器芯片的N个保护核读取各自存储单元的存储数据；N个所述保护核两两之间按照确定的数据校验方法对其存储数据进行实时同步校验，并根据校验结果确定N个所述保护核的存储单元状态；当N个所述保护核的存储单元状态均为正常时，N个所述保护核根据各自的存储数据进行继电保护运算，并生成N个运算结果；根据设置的继电保护动作判据和继电保护动作策略，以及N个所述运算结果输出继电保护动作执行指令。所述方法及系统充分发挥了多核芯片的计算能力，大大提高了存储单元抗单粒子效应和异常纠错的能力，并且提升了保护装置动作出口的准确性以及可靠性。
G11C16/04  ,组对结构的3D非易失性存储器 [发明],本发明提供的组对结构的3D非易失性存储器包括基底和位于基底上的存储阵列；存储阵列包括：行列排布在基底上的多个沟道结构；均沿列方向延伸的多条第一位线和多条第二位线，一条第一位线电连接同一列的沟道结构的第一端，一条第二位线电连接同一列的沟道结构的第二端；分别环绕沟道结构上部和下部的多个第一电荷陷阱结构和多个第二电荷陷阱结构；多条字线，每条字线沿行方向延伸且包裹同一行的所有第一电荷陷阱结构或同一行的所有第二电荷陷阱结构；其中，组对存储单元的第一存储管和第二存储管分别包括第一和第二电荷陷阱结构。该存储器中组对的两个存储管堆叠设置，且在读写过程中互为选择管，如此有助于提高存储阵列的存储密度。
G11C17/18  ,一种eFuse烧写方法 [发明],本发明提出了一种eFuse烧写方法，包括以下步骤：步骤1，将所述的eFuse存储器，划分为引导区、数据区和校验区；步骤2，从eFuse存储器读取数据或向eFuse存储器写入数据；其中，向eFuse存储器写入数据时，判断是否为首次写入数据或非首次写入数据即修改数据，若为首次写入数据则采用写数据方法，若为修改数据则采用修改数据方法；步骤3，重复步骤2，直至完成eFuse存储器中所有数据的烧写。本发明提供了可配置的数据区，固定不需要改写的数据配置值为1，需要更改的数据配置值可根据需要设置大小，提供了双校验，采用了引导区指示数据区数据的当前有效位置，解决了改写数据浪费eFuse空间的技术问题。
H10B12/00  ,具有屏蔽图案的半导体装置 [发明],本公开涉及具有屏蔽图案的半导体装置。本文中公开一种设备，其包含：多个信号布线图案；多个屏蔽图案，其各自设置在所述信号布线图案中的对应两者之间；共同图案，其耦合到所述多个屏蔽图案中的每一者；及晶体管，其耦合在所述共同图案与被供应有固定电源电势的电源线之间。
G11C29/56  ,一种可测试多种类SSD的测试装置 [实用新型],本实用新型属于固态硬盘检测装置领域，公开了一种可测试多种类SSD的测试装置，包括底板，底板连接有放置台，放置台转动连接有第一螺纹杆，底板连接有第一电机和辅助滑杆，第一螺纹杆螺纹连接有移动台，移动台与辅助滑杆滑动连接，移动台连接有放置板，放置板连接有夹持装置，夹持装置包括夹持板，放置台连接有检测器，检测器设有检测插口，检测器连接有保护防尘框，检测器转动连接有第二螺纹杆，第二螺纹杆连接有从动锥齿轮，第一螺纹杆连接有主动锥齿轮，第二螺纹杆螺纹连接有防尘板，防尘板与保护防尘框抵触；本技术方案能有效避免灰尘进入检测插口影响后续检测质量，同时便于对不同尺寸的固态硬盘进行加持固定检测，实用性较强。
G11C29/56  ,一种SSD存储芯片测试夹具 [实用新型],本实用新型采用以下技术方案实现：一种SSD存储芯片测试夹具，包括检测电路板，所述检测电路板的外侧设置有夹具座，所述夹具座内设置用于为芯片定位夹持的夹持机构，所述夹具座内还设置有顶出芯片的顶出机构，通过控制上驱动板推动活动夹板移动，活动夹板推动芯片移动，配合两个转动夹爪对芯片进行定位夹持，使芯片位置与检测电路板位置相对应，同时转动夹爪上的压条配合活动夹板上的上压板，可以防止夹持芯片过程中芯片受力会弹开，即从上方压住芯片，使芯片与检测电路板贴合，方便检测，当控制夹持机构复位时，顶出机构中的顶杆自动将芯片顶起。
G09G3/20  ,一种移位寄存器、扫描驱动电路和显示面板 [发明],本发明公开了一种移位寄存器、扫描驱动电路和显示面板，移位寄存器包括控制模块、第一输出模块和第二输出模块，控制模块至少根据起始信号、第一时钟信号、第二时钟信号、第一电平信号和第二电平信号，控制第一节点和第二节点的电位，第一输出模块在第一节点和第二节点的电位控制下，将第一电平信号或第二时钟信号传输至第一输出端，输出第一扫描信号，第二输出模块至少在频率控制信号的电位控制下，输出频率小于或等于第一扫描信号的第二扫描信号，从而可以采用同一移位寄存器输出频率不同的扫描信号，进而可以缩小非显示区的宽度。
G11C16/26  ,用于存储器的读取电路及存储器 [发明],公开了一种用于存储器的读取电路及存储器，所述读取电路包括：第一比较器，所述第一比较器的第一输入端与存储单元的位线连接以接收位线电流，所述第一比较器的第二输入端接收参考电流；补偿模块，用于对所述参考电流进行补偿，和/或对所述存储单元的字线电压进行补偿，从而随温度升高而增大所述位线电流和所述参考电流之间的差值。本申请提供的存储器的读取电路及存储器，通过在读取电路中增加补偿模块，以随温度增高而对位线电流和/或参考电流进行补偿，从而减小所述位线电流与所述参考电流的差值与温度的相关性，从而增加高温时读操作的窗口，进而提高存储器高温下的读可靠性。
G11C29/12  ,用温度传感器检测内部温度和缺陷的存储装置及操作方法 [发明],提供了一种存储装置和操作存储装置的方法。该存储装置包括：非易失性存储器，其用于存储数据；温度传感器，其具有根据温度传感器的温度而改变的电阻；以及温度测量电路，其包括多个晶体管，多个晶体管基于温度传感器的电流而导通或截止，并且具有彼此不同的阈值电压。温度测量电路可以被配置为向温度传感器施加电流，并且基于从多个晶体管获得的输出电流来产生指示温度传感器的温度或指示对温度传感器的损坏的信息。
G11C29/12  ,一种闪存存储器的存储性能检测方法及系统 [发明],本发明公开了一种闪存存储器的存储性能检测方法及系统，涉及数据处理技术领域，该方法包括：获取存储性能检测指标和存储性能指标阈值；获取检测指标状态值矩阵；提取不满足存储性能指标阈值的性能检测指标，设为待优化性能指标；根据待优化性能指标进行关联度分析，获取存储器待优化加工参数；根据待优化性能指标对存储器待优化加工参数进行优化设计；将待优化性能指标和存储器优化方案添加进存储性能检测结果；发送至浮栅型存储器生产管理终端。本发明解决了现有技术存在闪存存储器的存储性能检测功能单一化，检测周期长和智能化程度低的技术问题，达到了提高检测效率和检测准确度，并为优化存储器的生产提供智能化方案的技术效果。
G11C7/10  ,一种供户外使用的多功能U盘 [实用新型],本实用新型公开了移动存储设备领域的一种供户外使用的多功能U盘，包括壳体和U盘本体，所述U盘本体位于所述壳体的内腔，所述壳体的前后侧壁中间固定连接有太阳能光伏板，所述壳体的前后侧壁右侧中间固定连接有指示灯，所述壳体的内腔左侧壁固定连接有箱体，所述箱体的右侧壁中间开有定位槽，所述箱体的内腔左侧壁中间固定连接有独立电源，所述壳体的左侧壁中间固定连接有触控开关，所述U盘本体的前后侧壁中间开有滑槽，所述U盘本体的右侧壁中间固定连接有定位块，该供户外使用的多功能U盘，具有稳定的防护机构，使得U盘在户外不易受损，便于使用，在户外丢失后便于寻回，提高了U盘的使用效率。
G11C11/4093  ,用于训练操作的设备及方法 [发明],本公开的实施例涉及用于训练操作的设备及方法。一种训练操作可由存储器控制器执行以提供彼此具有所需时间(例如，相位)关系的系统时钟信号与数据时钟信号。所述系统时钟及数据时钟信号可被提供到存储器。在一些实例中，所述存储器控制器可将命令提供到所述存储器以将所述存储器置于训练模式中。一旦处于所述训练模式中，所述存储器控制器就可提供写入命令且切换所述数据时钟信号数次。如果所述存储器提供一个输出，那么所述存储器控制器可调整所述数据时钟与系统时钟信号之间的所述关系。如果所述存储器提供另一输出，那么存储器控制器可维持所述数据时钟与系统时钟信号之间的所述关系，且退出所述训练模式。
G11C29/44  ,存储器系统、其操作方法和存储器装置的控制器 [发明],一种存储器系统，其包括存储器装置，所述存储器装置从主机接收包括封装后修复(PPR)命令的多个信号，其中所述存储器装置包括：存储器单元阵列，其包括连接到多条字线和多条位线的多个存储器单元、连接到一条或多条冗余字线和多条位线的多个冗余存储器单元、以及反熔丝存储器单元；以及PPR控制电路，其向主机发送对存储器单元阵列的缺陷存储器单元的PPR操作是否已经通过。
G11C7/16  ,一种便携迷你减震防摔录音笔 [实用新型],本实用新型涉及便携迷你减震防摔录音笔领域，具体为一种便携迷你减震防摔录音笔，包括笔身，所述笔身的底端的上端固定连接有第一橡胶圈，所述第一橡胶圈的上端固定连接有第一放置块，所述第一放置块的上端固定连接有第一防滑垫，所述第一橡胶圈的内部活动连接有橡胶盖，所述橡胶盖的顶端固定连接有拉杆，本实用新型通过放置块和防滑垫的设置，使得装置在放置时，与平面牢固的贴合在一起吗，除非是很大的外力，不然装置就不会掉落，较少了装置的损伤，就算掉落也有两个橡胶圈来保护笔身。
G11C7/10  ,一种具有防护结构的硬件U盘 [实用新型],本实用新型公开了U盘装置技术领域的一种具有防护结构的硬件U盘，包括支架、安装箱、集成装置、风箱、卡接架和活动块，所述安装箱转动连接在所述支架的内腔前后侧壁之间，所述集成装置插接在所述安装箱的内腔右侧壁中间，所述风箱插接在所述安装箱的内腔顶部左侧，所述卡接架镶嵌在所述支架的内腔右侧壁下侧，所述活动块滑动连接在所述卡接架的内腔顶部左侧，该具有防护结构的硬件U盘，结构设计合理，加快了硬件U盘内部热量消散的速度，控制了硬件U盘使用时内部的温度，提高了硬件U盘实际使用的散热效果，实现了对硬件U盘插头的收纳，提高了对硬件U盘插头的保护，有利于硬件U盘实际使用时的寿命。
G11C11/4091  ,存储器装置及操作其的方法 [发明],提供存储器装置及操作其的方法。所述操作存储器装置的方法包括：将一对真位线和互补位线(BL/BLB)预充电到等效电压，同时将一对真感测位线和互补感测位线(SABL/SABLB)预充电到等效电压，然后将与偏移噪声相关联的电荷从BL转移到SABLB，同时将与偏移噪声相关联的电荷从BLB转移到SABL，使得电压差在SABL与SABLB之间被建立。接下来，连接到BL的存储器单元的逻辑状态通过在存储器单元与BL之间转移电荷而被读取，同时对SABL和SABLB上的电压进行平衡。然后，SABL和SABLB之间的电压差响应于激活感测放大器内的放大器电路而被感测和放大。
G09G3/20  ,栅极驱动电路及显示面板 [发明],本申请公开了一种栅极驱动电路及显示面板，该栅极驱动电路包括多个移位寄存器，移位寄存器包括级传信号选择模块、上拉控制模块、脉冲数量减少模块、第一反相模块、第一输出模块、第二输出模块以及增压模块，通过在第二晶体管的第二极与低电位线之间串联增压模块，在第一晶体管导通的情况下，可以提高第二晶体管的第二极的电位，降低了第二晶体管的开态电流，能够提高并稳定第二栅极驱动信号的脉冲幅度；同步地，通过提高第二晶体管的第二极的电位，可以改善第二晶体管的阈值电压的负偏情况，从而增大了第二晶体管的阈值电压的负偏范围，避免了第二栅极驱动信号出现异常，进而提高了栅极驱动电路的信赖性。
G11C29/12  ,一种存储系统备电测试电路与方法 [发明],本发明提供了一种存储系统备电测试电路与方法，属于存储服务技术领域，所述电路包括：第一供电支路和第二供电支路；其中，所述第一供电支路包括：PSU和第一防倒灌电路；所述第二供电支路包括：BBU和第二防倒灌电路；所述PSU的输出端连接所述第一防倒灌电路的输入端，所述第一防倒灌电路的输出端连接主板合用供电网络；所述第BBU的输出端连接所述第二防倒灌电路的输入端，所述第二防倒灌电路的输出端连接所述主板合用供电网络；所述第一防倒灌电路与所述BBU受所述MCU的控制，导通或断开所述第一供电支路和所述第二供电支路，以实现BBU备电测试和掉电测试，确保了BBU备电的可靠性，并且在掉电测试与BBU备电测试的过程中，防止电压倒灌，损坏BBU或PSU。
G11C11/4063  ,一种门控信号的动态调节电路和方法 [发明],本申请提供一种门控信号的动态调节电路和方法，属于存储器技术领域，所述电路包括：门控信号生成子电路，用于基于当前读指令生成初始基准门控信号和初始基准采样时钟信号；采样子电路，用于基于预设偏移量对当前基准采样时钟信号进行偏移以得到当前左偏移和右偏移采样时钟信号，通过当前的左偏移、基准和右偏移采样时钟信号分别对返回的DQS信号进行采样得到当前采样值序列；延迟调节子电路，用于在当前采样值序列不为预设值的情况下对第一和第二门控框的延迟量进行同步调节，直至基于更新的左偏移、基准和右偏移采样时钟信号得到的采样值序列为预设值时将更新的基准门控信号作为当前读操作对应的门控信号，能准确读取存储设备中数据。
G11C29/56  ,测试方法、装置及设备 [发明],本申请提供一种测试方法、装置及设备，对相邻目标字元线多次施加不同时间的电压，多次构建相邻目标字元线之间的电场，从而在相邻目标字元线之间存在缺陷时，更多的暴露相邻目标字元线之间的缺陷，增强缺陷的漏电，进而在对目标字元线连接的存储单元进行读写操作时，若写入数据和读取数据不一致，确定相邻目标字元线之间存在缺陷，写入数据和读取数据一致时，确定相邻目标字元线之间正常，从而准确测试相邻目标字元线之间的缺陷。
G09G3/20  ,移位寄存器及其驱动方法、扫描驱动电路和显示面板 [发明],本发明公开了一种移位寄存器及其驱动方法、扫描驱动电路和显示面板，移位寄存器包括：第一输入模块、第二输入模块、互锁模块、第一输出模块和第二输出模块，第一输入模块在输入端接入的信号的控制下将第一电平传输至第一节点，第二输入模块在输入端接入的信号和第一时钟信号端接入的时钟信号的控制下将第二电平传输至第二节点，互锁模块响应于第一节点和第二节点中的一者的电平，控制另一者的电平，第一输出模块响应于第一节点的第一电平将第二时钟信号端接入的时钟信号的电平传输至输出端，第二输出模块响应于第二节点的第二电平将第一电源信号端接入的电源信号的电平传输至输出端，以实现扫描信号可靠稳定输出。
G11C11/4072  ,前导码检测电路、其操作方法和存储器装置 [发明],提供了一种前导码检测电路、其操作方法和存储器装置。所述前导码检测电路包括：比较电路，被配置为将数据选通信号的电平与参考电压的电平进行比较并且输出比较信号；以及重置信号生成电路，被配置为基于比较信号输出具有与数据选通信号的前导码时段对应的脉冲宽度的重置信号。
G06F11/32  ,一种磁盘故障灯控制方法、系统、设备以及存储介质 [发明],本发明公开了一种磁盘故障灯控制方法，包括以下步骤：建立不同的硬盘拓扑与相应的故障灯点灯接口的映射关系；获取每一个磁盘的多个预设指标的值并基于多个预设指标的值确定磁盘是否处于亚健康状态；响应于磁盘处于亚健康状态，确定处于亚健康状态的磁盘对应的硬盘拓扑；根据处于亚健康状态的磁盘对应的硬盘拓扑与映射关系调用对应的故障灯点灯接口进行磁盘故障灯的点灯操作。本发明还公开了一种系统、计算机设备以及可读存储介质。本发明提出的方案通过在集群每个节点运行磁盘亚健康服务，定时对磁盘的磁盘温度异常等亚健康指标进行检测，当检测到磁盘处于亚健康状态时，通过硬件的统一带外点灯方式完成点灯操作，消除了不同的硬件拓扑的限制。
G11C29/08  ,双磁臂硬盘的性能测试方法、装置、存储介质及电子设备 [发明],本申请公开了一种双磁臂硬盘的性能测试方法、装置、存储介质及电子设备，其中方法包括：基于待测试的双磁臂硬盘的数据传输协议，确定所述双磁臂硬盘的硬盘类型；所述硬盘类型包括串行技术附件硬盘和串行计算机系统接口硬盘；在所述双磁臂硬盘为串行技术附件硬盘的情况下，依序启动所述双磁臂硬盘中的驱动器进行数据读写测试，或者将所述双磁臂硬盘进行硬盘分区后开始数据读写测试；在所述双磁臂硬盘为串行计算机系统接口硬盘的情况下，同时启动所述双磁臂硬盘中的驱动器进行数据读写测试，或者对所述双磁臂硬盘进行磁盘阵列重组后开始数据读写测试。本申请提供的方法和装置，提高了双磁臂硬盘的性能测试的测试准确度和测试效率。
G11C5/06  ,一种加固形态M.2固态盘 [实用新型],本实用新型提供一种加固形态M.2固态盘，包括：固态盘本体；高速针孔式连接器，设置于所述固态盘本体上，用于连通固态盘本体和主板；以及安装固定孔，设置于所述固态盘本体上，且位于所述固态盘本体的两端处，用于连接所述固态盘本体和产品外壳。本实用新型提供一种加固形态M.2固态盘，该M.2固态盘通过采用高速针孔式连接器替代金手指，可以可靠的互连，满足某些恶劣环境应用，解决振动导致接触不良的问题，同时在固态盘本体的两端设计安装固定孔，可以很好的将固态盘本体固定在产品结构外壳上，实现加固功能。
G11C13/00  ,一种使用MOSFET和电容器构成的无源忆阻器电路 [发明],本发明公开了一种使用MOSFET和电容器构成的无源忆阻器电路。全电路仅由3个MOS管M1、M2、M3和1个电容器C构成，无需使用任何有源模块和其它种类的无源器件。其中，M1和M2控制电容器C的充电和放电，改变电容器C上的电压大小；M3上流过的电流受电容器C控制；电路的阻值等效为电路两端的电压和M3上流过的电流之间的比值。所设计的电路构成的忆阻器属于二端无源器件，结构简单，可应用在与非门、或非门等逻辑电路中。
G06F11/22  ,一种系统硬盘的压力测试方法、系统、装置及存储介质 [发明],本发明提出的一种系统硬盘的压力测试方法、系统、装置及可读存储介质，所述方法包括：采集硬盘挂载分区；采集每个挂载分区的可用容量；根据设置的测试时长和每个分区可用容量计算各分区测试时长；根据各分区测试时长按顺序对各个分区进行压力测试；在测试结束后，生成日志并清除测试所产生的文件。其中，对各个分区进行压力测试时，采用在对应分区iotest目录下循环生成固定/随机大小文件方式进行读写压力测试，直至时间完毕或分区容量使用完毕后结束测试。本发明通过对系统硬盘各分区创建文件并对进行文件读写测试，实现了覆盖系统分区的硬盘压力测试，能够把硬盘早期失效问题通过压力测试暴露出来，有效减少了客户端的质量问题。
G11C16/34  ,使用临时奇偶校验产生对存储器单元进行多遍次编程 [发明],本公开涉及使用临时奇偶校验产生对存储器单元进行多遍次编程。方法、系统及设备包含接收包含用户数据的写入命令。所述写入命令被引导到包含第一及第二块的存储器的一部分且第一及第二用户数据部分被引导到所述第一及第二块。使用所述第一及第二用户数据部分产生临时奇偶校验数据。将所述临时奇偶校验数据及所述第一及第二用户数据部分存储于缓冲器中。用两个编程遍次对所述第一及第二块的部分进行编程。响应于所述第一及第二块的所述部分的第二编程遍次完成而使所述缓冲器中的所述第一及第二用户数据部分无效。所述临时奇偶校验数据被保存于所述缓冲器中直到所述第一及第二块的第二编程遍次。
G11C29/02  ,偏移校准训练方法及存储器装置 [发明],提供了偏移校准训练方法及存储器装置。执行数据接收器偏移校准的方法包括：将第一参数码存储在模式寄存器中，第一参数码用于设置数据接收器偏移校准的默认数据接收器偏移校准；将第二参数码存储在模式寄存器中，第二参数码用于设置数据接收器偏移校准的可选数据接收器偏移校准；基于用于数据接收器偏移校准的第一参数码来训练默认数据接收器偏移校准；以及基于用于数据接收器偏移校准的第二参数码来训练可选数据接收器偏移校准。
