<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:29:58.2958</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2023.12.20</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2025-7016782</applicationNumber><claimCount>30</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>3D 블록을 포함하는 반도체 어셈블리 및 그 제조 방법</inventionTitle><inventionTitleEng>SEMICONDUCTOR ASSEMBLY COMPRISING A 3D BLOCK AND METHOD OF MAKING THE SAME</inventionTitleEng><openDate>2025.08.26</openDate><openNumber>10-2025-0127051</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2025.05.21</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H01L 25/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 25/10</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H01L 25/065</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H01L 25/16</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 21/56</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/31</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/498</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/538</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/552</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H01L 21/48</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 3D 블록을 포함하는 어셈블리 또는 패키지를 제조하는 방법은 제1 캐리어 위에 수평으로 배향된 전도성 요소를 형성하는 단계, 전도성 요소 주위에 지지 재료를 형성하는 단계 및 전도성 요소와 지지 재료를 개별 분리하여 복수의 3D 블록을 형성하는 단계를 포함할 수 있다. 이 방법은 복수의 3D 블록 각각을 회전시키고 3D 블록의 전도성 트레이스를 수직으로 배향시켜 복수의 3D 블록을 제2 캐리어 위에 장착하여 수직으로 배향된 전도성 요소를 형성하는 단계를 더 포함할 수 있다. 복수의 구성요소는 복수의 3D 블록 각각으로부터 측면으로 오프셋되어 배치될 수 있으며, 캡슐재는 복수의 개별 어셈블리를 형성하기 위해 개별 분리될 수 있는 재구성 패널을 형성하기 위해 그 위에 배치될 수 있다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2024.06.27</internationOpenDate><internationOpenNumber>WO2024137827</internationOpenNumber><internationalApplicationDate>2023.12.20</internationalApplicationDate><internationalApplicationNumber>PCT/US2023/085164</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 어셈블리 또는 패키지를 제조하는 방법으로서,제1 캐리어를 제공하는 단계;상기 제1 캐리어 위에 수평으로 배향된 전도성 요소를 형성하는 단계 - 상기 전도성 요소는 전도성 트레이스를 포함함 -;상기 전도성 요소 주위에 지지 재료를 형성하는 단계;표면 실장 장치 없이 복수의 3D 블록을 형성하기 위해 상기 전도성 요소와 상기 지지 재료를 개별 분리하고 상기 제1 캐리어로부터 상기 3D 블록을 제거하는 단계;제2 캐리어를 제공하는 단계;상기 복수의 3D 블록 각각을 회전시키고 상기 3D 블록의 상기 전도성 트레이스를 수직으로 배향시켜 상기 복수의 3D 블록을 상기 제2 캐리어 위에 장착하여 수직으로 배향된 전도성 요소를 형성하는 단계 - 상기 수직으로 배향된 전도성 요소는 상기 수직으로 배향된 전도성 트레이스의 표면을 따라 배치된 전도성 장벽층을 포함함 -;복수의 구성요소를 상기 제2 캐리어 위에 배치하고 상기 복수의 3D 블록 각각으로부터 측면으로 오프셋 배치되는 단계;재구성 패널을 형성하기 위해 상기 제2 캐리어 위에 그리고 상기 복수의 3D 블록 주위에 그리고 상기 복수의 구성요소 주위에 캡슐재를 배치하는 단계;상기 재구성 패널의 제1 표면 위에 제1 상호연결 구조를 형성하고 상기 수직 배향된 전도성 요소의 상기 전도성 트레이스의 제1 단부와 결합되고 상기 구성요소 상의 전도성 접점과 결합되는 단계; 및상기 재구성 패널과 상기 제1 상호연결 구조를 개별 분리하여 복수의 개별 어셈블리를 형성하는 단계를 포함하는 방법.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서, 상기 제1 캐리어, 상기 제2 캐리어, 또는 둘 모두는 금속, 유리, 실리콘, 반도체 재료 및 몰드 컴파운드로 형성된 영구 또는 임시 캐리어 중 하나 이상을 포함하는 방법.</claim></claimInfo><claimInfo><claim>3. 제2항에 있어서, 상기 제1 캐리어는 상기 복수의 3D 블록의 일부를 형성하기 위해 상기 전도성 요소와 상기 지지 재료와 함께 개별 분리되는 영구 웨이퍼를 포함하고, 상기 웨이퍼는 상기 복수의 3D 블록의 일부인 능동 반도체 소자, 수동 소자, 회로 또는 집적 회로(IC)를 포함하는 방법.</claim></claimInfo><claimInfo><claim>4. 제1항에 있어서, 상기 전도성 요소는 커패시터, 인덕터, 차폐, 저항기, 안테나 또는 안테나 피드, 전압 조정기, 정전기 방전(ESD) 보호 회로, 클럭 또는 타이밍 회로, RF 튜닝을 위한 수동 소자, 마이크로 레이저, 전력 관리 IC(PMIC), 통합 수동 소자(IPD), 딥 트렌치 커패시터(DTC), 디커플링 커패시터, 스위치, 캐시 메모리를 포함한 메모리 및 페이스다운 칩 중 하나 이상의 적어도 일부를 더 포함하거나 이에 결합되는 방법.</claim></claimInfo><claimInfo><claim>5. 제1항에 있어서, 상기 전도성 트레이스는 피치가 100 마이크로미터(μm) 이하인 중밀도 트레이스, 피치가 50 μm 이하인 고밀도 트레이스 및 피치가 20 μm 이하인 초고밀도 트레이스 중 하나 이상으로 형성되는 방법.</claim></claimInfo><claimInfo><claim>6. 제1항에 있어서, 상기 지지 재료는 몰드 컴파운드, 폴리머 재료 또는 유전체 재료의 하나 이상의 층을 포함하는 방법.</claim></claimInfo><claimInfo><claim>7. 제1항에 있어서, 구성요소의 스택은 상기 복수의 구성요소 중 적어도 하나와 결합되는 방법.</claim></claimInfo><claimInfo><claim>8. 제1항에 있어서, 상기 구성요소는 프로세서, 메모리, 아날로그 회로, RF 회로, SMD, MEM, 센서, 광전자 또는 방열판 중 하나 이상에 결합되는 방법.</claim></claimInfo><claimInfo><claim>9. 제1항에 있어서, 상기 재구성 패널의 상기 제1 표면 반대편에 있는 상기 재구성 패널의 제2 표면 위에 빌드업 상호연결 구조로 제2 상호연결 구조를 형성하는 단계를 더 포함하고, 상기 제2 상호연결 구조는 상기 전도성 트레이스의 제2 단부와 결합되는 방법.</claim></claimInfo><claimInfo><claim>10. 제1항에 있어서, 유닛별 패터닝으로 상기 제1 상호연결 구조를 형성하는 단계를 더 포함하는 방법.</claim></claimInfo><claimInfo><claim>11. 어셈블리 또는 패키지를 제조하는 방법으로서,지지 재료와 결합된 빌트업 전도성 요소를 포함하는 3D 블록을 형성하는 단계 - 상기 전도성 요소는 수평 배향으로 형성됨 -; 및상기 3D 블록을 회전시켜 상기 전도성 요소가 수직 배향으로 배치되는 단계 - 상기 지지 재료는 상기 전도성 요소 주위에 적어도 부분적으로 배치됨 -; 및상기 3D 블록을 포함하는 상기 어셈블리 또는 패키지를 형성하는 단계를 포함하는 방법.</claim></claimInfo><claimInfo><claim>12. 제11항에 있어서, 유리 캐리어를 사용하지 않고 상기 어셈블리 또는 패키지를 형성하는 단계를 더 포함하는 방법.</claim></claimInfo><claimInfo><claim>13. 제11항에 있어서, 상기 수직으로 배향된 전도성 요소는 상기 수직으로 배향된 전도성 요소의 측면에 배치된 장벽층을 포함하는 방법.</claim></claimInfo><claimInfo><claim>14. 제11항에 있어서, 상기 지지 재료를 절단하여 절단 에지를 갖는 상기 3D 블록을 형성하는 단계를 더 포함하는 방법.</claim></claimInfo><claimInfo><claim>15. 제11항에 있어서, 상기 3D 블록 주위에 배치된 캡슐재에 대해 노출된 제1 단부를 갖는 상기 전도성 트레이스를 형성하는 단계를 더 포함하는 방법.</claim></claimInfo><claimInfo><claim>16. 제11항에 있어서, 상기 전도성 요소는 커패시터, 인덕터, 차폐, 저항기, 안테나 또는 안테나 피드, 전압 조정기, 정전기 방전(ESD) 보호 회로, 클럭 또는 타이밍 회로, RF 튜닝을 위한 수동 소자, 마이크로 레이저, 전력 관리 IC(PMIC), 통합 수동 소자(IPD), 딥 트렌치 커패시터(DTC), 디커플링 커패시터, 스위치, 캐시 메모리를 포함한 메모리 및 페이스다운 칩 중 하나 이상의 적어도 일부를 더 포함하거나 이에 결합되는 방법.</claim></claimInfo><claimInfo><claim>17. 제11항에 있어서, 상기 3D 블록을 회전시켜 상기 전도성 요소가 수직 배향으로 배치되고, 피치가 100 마이크로미터(μm) 이하인 중밀도 트레이스, 피치가 50 μm 이하인 고밀도 트레이스 및 피치가 20 μm 이하인 초고밀도 트레이스 중 하나 이상으로 형성된 전도성 트레이스를 포함하는 단계를 더 포함하는 방법.</claim></claimInfo><claimInfo><claim>18. 제11항에 있어서, 상기 지지 재료는 몰드 컴파운드, 폴리머 재료 또는 유전체 재료의 하나 이상의 층을 포함하는 방법.</claim></claimInfo><claimInfo><claim>19. 제11항에 있어서, 구성요소의 스택은 상기 복수의 구성요소 중 적어도 하나와 결합되는 단계를 더 포함하는 방법.</claim></claimInfo><claimInfo><claim>20. 제11항에 있어서, 광학 특성을 포함하는 도파관으로 상기 3D 블록을 형성하는 단계를 더 포함하는 방법.</claim></claimInfo><claimInfo><claim>21. 제11항에 있어서, 상기 3D 블록을 몰딩된 블록으로 형성하는 단계를 더 포함하고, 상기 몰딩된 블록의 단부와 수직 상호연결부는 연삭에 의해 노출되는 어셈블리.</claim></claimInfo><claimInfo><claim>22. 제11항에 있어서, 상기 3D 전도성 요소는 상기 어셈블리 또는 패키지의 전체 높이를 통해 연장되는 어셈블리.</claim></claimInfo><claimInfo><claim>23. 제11항에 있어서, 유닛별 패터닝을 사용하여 상기 3D 전도성 요소에 전기 전도성 층을 형성하는 단계를 더 포함하는 어셈블리.</claim></claimInfo><claimInfo><claim>24. 어셈블리 또는 패키지로서,지지 재료에 결합되고 상기 어셈블리를 통해 연장되는 하나 이상의 3D 전도성 요소를 포함하며;상기 3D 전도성 요소는 상기 지지 재료에 대해 덮이지 않은 제1 노출 단부와 제2 노출 단부를 더 포함하고;상기 지지 재료는 절단 또는 연삭된 에지를 포함하고; 그리고상기 3D 전도성 요소는 상기 제1 노출 단부와 상기 제2 노출 단부 사이에서 연장되는 상기 전도성 요소의 표면을 따라 결합된 장벽층을 포함하는 어셈블리 또는 패키지.</claim></claimInfo><claimInfo><claim>25. 제24항에 있어서, 상기 전도성 요소는 피치가 100 마이크로미터(μm) 이하인 중밀도 트레이스, 피치가 50 μm 이하인 고밀도 트레이스 및 피치가 20 μm 이하인 초고밀도 트레이스 중 하나 이상을 포함하는 전도성 트레이스를 포함하는 어셈블리 또는 패키지.</claim></claimInfo><claimInfo><claim>26. 제24항에 있어서, 상기 3D 전도성 요소는 상기 어셈블리 또는 패키지의 전체 높이를 통해 연장되는 어셈블리 또는 패키지.</claim></claimInfo><claimInfo><claim>27. 제24항에 있어서,상기 전도성 요소의 제1 노출 단부 위에 형성되어 이에 결합되는 제1 빌드업 상호연결 구조; 및상기 전도성 요소의 제2 노출 단부 위에 형성되어 이에 결합되는 제2 빌드업 상호연결 구조를 더 포함하며, 상기 전도성 요소의 상기 제2 단부는 상기 전도성 요소의 상기 제1 단부와 반대편에 있는 어셈블리 또는 패키지.</claim></claimInfo><claimInfo><claim>28. 제24항에 있어서, 상기 전도성 요소는 커패시터, 인덕터, 차폐, 저항기, 안테나 또는 안테나 피드, 전압 조정기, 정전기 방전(ESD) 보호 회로, 클럭 또는 타이밍 회로, RF 튜닝을 위한 수동 소자, 마이크로 레이저, 전력 관리 IC(PMIC), 통합 수동 소자(IPD), 딥 트렌치 커패시터(DTC), 디커플링 커패시터, 스위치, 퓨즈, 캐시 메모리를 포함한 메모리 및 페이스다운 칩 중 하나 이상의 적어도 일부를 더 포함하거나 이에 결합되는 어셈블리 또는 패키지.</claim></claimInfo><claimInfo><claim>29. 제24항에 있어서, 상기 지지 재료는 몰드 컴파운드, 폴리머 재료 또는 유전체 재료의 하나 이상의 층을 포함하는 어셈블리 또는 패키지.</claim></claimInfo><claimInfo><claim>30. 제24항에 있어서,상기 전도성 요소에 인접하게 배치된 구성요소; 및상기 구성요소와 결합된 구성요소의 스택을 더 포함하는 어셈블리 또는 패키지.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>미합중국 아리조나 주 템페시 **** 사우스 리버 파크웨이 스위트 ***</address><code>520160135676</code><country>미국</country><engName>DECA TECHNOLOGIES USA INC.</engName><name>데카 테크놀로지 유에스에이 인코포레이티드</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>미국 아리조나 *****,...</address><code> </code><country>미국</country><engName>OLSON, Timothy, L.</engName><name>올슨, 티모시, 엘.</name></inventorInfo><inventorInfo><address>미국 아리조나 ***** 스...</address><code> </code><country>미국</country><engName>BISHOP, Craig</engName><name>비숍, 크레이그</name></inventorInfo><inventorInfo><address>미국 워싱턴 *****...</address><code> </code><country>미국</country><engName>DAVIS, Robin</engName><name>데이비스, 로빈</name></inventorInfo><inventorInfo><address>미국 캘리포니아 ****...</address><code> </code><country>미국</country><engName>HOFFMAN, Paul, R.</engName><name>호프만, 폴, 알.</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 금천구 디지털로*길 **, ***호 (가산동, 이앤씨드림타워*차)(씨앤엘국제특허법률사무소)</address><code>920010000123</code><country>대한민국</country><engName>CHOE SUK WON</engName><name>최석원</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2022.12.23</priorityApplicationDate><priorityApplicationNumber>63/435,185</priorityApplicationNumber></priorityInfo><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2023.12.19</priorityApplicationDate><priorityApplicationNumber>18/545,927</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2025.05.21</receiptDate><receiptNumber>1-1-2025-0570183-61</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2025.07.28</receiptDate><receiptNumber>1-5-2025-0126329-86</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020257016782.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93c4bc3fae4b24c40bea5cf1dfb80ff689dac9b11b879f2199f0fd7b89299b8af410a32756aa5359a5bf956e3adc52763b30574be41f7439f3</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf9d74cfa7136fcf9441b44d54e76e9825a1bb1b31c20ae7228af15e6aae19ffe5e729e4dadfc1a1b837c357838852bf034717644f26c94261</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>