TimeQuest Timing Analyzer report for ADC
Fri May 22 02:13:46 2015
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'SPI_MASTER_ADC:ADC0_instant|SPI_CLK'
 12. Slow Model Setup: 'CLKPLL_inst|altpll_component|pll|clk[0]'
 13. Slow Model Hold: 'CLKPLL_inst|altpll_component|pll|clk[0]'
 14. Slow Model Hold: 'SPI_MASTER_ADC:ADC0_instant|SPI_CLK'
 15. Slow Model Minimum Pulse Width: 'SPI_MASTER_ADC:ADC0_instant|SPI_CLK'
 16. Slow Model Minimum Pulse Width: 'iCLK_50'
 17. Slow Model Minimum Pulse Width: 'CLKPLL_inst|altpll_component|pll|clk[0]'
 18. Setup Times
 19. Hold Times
 20. Clock to Output Times
 21. Minimum Clock to Output Times
 22. Propagation Delay
 23. Minimum Propagation Delay
 24. Fast Model Setup Summary
 25. Fast Model Hold Summary
 26. Fast Model Recovery Summary
 27. Fast Model Removal Summary
 28. Fast Model Minimum Pulse Width Summary
 29. Fast Model Setup: 'SPI_MASTER_ADC:ADC0_instant|SPI_CLK'
 30. Fast Model Setup: 'CLKPLL_inst|altpll_component|pll|clk[0]'
 31. Fast Model Hold: 'SPI_MASTER_ADC:ADC0_instant|SPI_CLK'
 32. Fast Model Hold: 'CLKPLL_inst|altpll_component|pll|clk[0]'
 33. Fast Model Minimum Pulse Width: 'SPI_MASTER_ADC:ADC0_instant|SPI_CLK'
 34. Fast Model Minimum Pulse Width: 'iCLK_50'
 35. Fast Model Minimum Pulse Width: 'CLKPLL_inst|altpll_component|pll|clk[0]'
 36. Setup Times
 37. Hold Times
 38. Clock to Output Times
 39. Minimum Clock to Output Times
 40. Propagation Delay
 41. Minimum Propagation Delay
 42. Multicorner Timing Analysis Summary
 43. Setup Times
 44. Hold Times
 45. Clock to Output Times
 46. Minimum Clock to Output Times
 47. Progagation Delay
 48. Minimum Progagation Delay
 49. Setup Transfers
 50. Hold Transfers
 51. Report TCCS
 52. Report RSKM
 53. Unconstrained Paths
 54. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                       ;
+--------------------+--------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version ;
; Revision Name      ; ADC                                                                ;
; Device Family      ; Cyclone II                                                         ;
; Device Name        ; EP2C70F896C6                                                       ;
; Timing Models      ; Final                                                              ;
; Delay Model        ; Combined                                                           ;
; Rise/Fall Delays   ; Unavailable                                                        ;
+--------------------+--------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ; < 0.1%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                     ;
+-----------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+---------+-------------------------------------------+---------------------------------------------+
; Clock Name                              ; Type      ; Period ; Frequency  ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master  ; Source                                    ; Targets                                     ;
+-----------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+---------+-------------------------------------------+---------------------------------------------+
; CLKPLL_inst|altpll_component|pll|clk[0] ; Generated ; 25.000 ; 40.0 MHz   ; 0.000 ; 12.500 ; 50.00      ; 5         ; 4           ;       ;        ;           ;            ; false    ; iCLK_50 ; CLKPLL_inst|altpll_component|pll|inclk[0] ; { CLKPLL_inst|altpll_component|pll|clk[0] } ;
; iCLK_50                                 ; Base      ; 20.000 ; 50.0 MHz   ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;         ;                                           ; { iCLK_50 }                                 ;
; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;         ;                                           ; { SPI_MASTER_ADC:ADC0_instant|SPI_CLK }     ;
+-----------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+---------+-------------------------------------------+---------------------------------------------+


+-------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                       ;
+------------+-----------------+-----------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                              ; Note ;
+------------+-----------------+-----------------------------------------+------+
; 434.4 MHz  ; 434.4 MHz       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;      ;
; 437.64 MHz ; 437.64 MHz      ; CLKPLL_inst|altpll_component|pll|clk[0] ;      ;
+------------+-----------------+-----------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------------------------+
; Slow Model Setup Summary                                         ;
+-----------------------------------------+--------+---------------+
; Clock                                   ; Slack  ; End Point TNS ;
+-----------------------------------------+--------+---------------+
; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; -1.302 ; -44.149       ;
; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.319  ; 0.000         ;
+-----------------------------------------+--------+---------------+


+------------------------------------------------------------------+
; Slow Model Hold Summary                                          ;
+-----------------------------------------+--------+---------------+
; Clock                                   ; Slack  ; End Point TNS ;
+-----------------------------------------+--------+---------------+
; CLKPLL_inst|altpll_component|pll|clk[0] ; -0.049 ; -0.049        ;
; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; 0.060  ; 0.000         ;
+-----------------------------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+------------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                           ;
+-----------------------------------------+--------+---------------+
; Clock                                   ; Slack  ; End Point TNS ;
+-----------------------------------------+--------+---------------+
; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; -0.500 ; -54.000       ;
; iCLK_50                                 ; 10.000 ; 0.000         ;
; CLKPLL_inst|altpll_component|pll|clk[0] ; 11.500 ; 0.000         ;
+-----------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'SPI_MASTER_ADC:ADC0_instant|SPI_CLK'                                                                                                                                                               ;
+--------+-----------------------------------------+-----------------------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                                       ; Launch Clock                        ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+-----------------------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; -1.302 ; SPI_MASTER_ADC:ADC0_instant|icounter[5] ; SPI_MASTER_ADC:ADC0_instant|data_in_final[12] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; -0.002     ; 2.336      ;
; -1.302 ; SPI_MASTER_ADC:ADC0_instant|icounter[5] ; SPI_MASTER_ADC:ADC0_instant|data_in[13]       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; -0.002     ; 2.336      ;
; -1.302 ; SPI_MASTER_ADC:ADC0_instant|icounter[5] ; SPI_MASTER_ADC:ADC0_instant|data_in_final[13] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; -0.002     ; 2.336      ;
; -1.302 ; SPI_MASTER_ADC:ADC0_instant|icounter[5] ; SPI_MASTER_ADC:ADC0_instant|data_in[14]       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; -0.002     ; 2.336      ;
; -1.302 ; SPI_MASTER_ADC:ADC0_instant|icounter[5] ; SPI_MASTER_ADC:ADC0_instant|data_in_final[14] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; -0.002     ; 2.336      ;
; -1.273 ; SPI_MASTER_ADC:ADC0_instant|icounter[0] ; SPI_MASTER_ADC:ADC0_instant|icounter[5]       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; 0.001      ; 2.310      ;
; -1.227 ; SPI_MASTER_ADC:ADC0_instant|icounter[4] ; SPI_MASTER_ADC:ADC0_instant|icounter[5]       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; 0.000      ; 2.263      ;
; -1.201 ; SPI_MASTER_ADC:ADC0_instant|icounter[0] ; SPI_MASTER_ADC:ADC0_instant|icounter[4]       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; 0.001      ; 2.238      ;
; -1.201 ; SPI_MASTER_ADC:ADC0_instant|icounter[1] ; SPI_MASTER_ADC:ADC0_instant|icounter[5]       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; 0.001      ; 2.238      ;
; -1.196 ; SPI_MASTER_ADC:ADC0_instant|CSbar       ; SPI_MASTER_ADC:ADC0_instant|data_in_final[12] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; -0.002     ; 2.230      ;
; -1.196 ; SPI_MASTER_ADC:ADC0_instant|CSbar       ; SPI_MASTER_ADC:ADC0_instant|data_in[13]       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; -0.002     ; 2.230      ;
; -1.196 ; SPI_MASTER_ADC:ADC0_instant|CSbar       ; SPI_MASTER_ADC:ADC0_instant|data_in_final[13] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; -0.002     ; 2.230      ;
; -1.196 ; SPI_MASTER_ADC:ADC0_instant|CSbar       ; SPI_MASTER_ADC:ADC0_instant|data_in[14]       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; -0.002     ; 2.230      ;
; -1.196 ; SPI_MASTER_ADC:ADC0_instant|CSbar       ; SPI_MASTER_ADC:ADC0_instant|data_in_final[14] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; -0.002     ; 2.230      ;
; -1.152 ; SPI_MASTER_ADC:ADC0_instant|icounter[4] ; SPI_MASTER_ADC:ADC0_instant|data_in_final[12] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; -0.002     ; 2.186      ;
; -1.152 ; SPI_MASTER_ADC:ADC0_instant|icounter[4] ; SPI_MASTER_ADC:ADC0_instant|data_in[13]       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; -0.002     ; 2.186      ;
; -1.152 ; SPI_MASTER_ADC:ADC0_instant|icounter[4] ; SPI_MASTER_ADC:ADC0_instant|data_in_final[13] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; -0.002     ; 2.186      ;
; -1.152 ; SPI_MASTER_ADC:ADC0_instant|icounter[4] ; SPI_MASTER_ADC:ADC0_instant|data_in[14]       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; -0.002     ; 2.186      ;
; -1.152 ; SPI_MASTER_ADC:ADC0_instant|icounter[4] ; SPI_MASTER_ADC:ADC0_instant|data_in_final[14] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; -0.002     ; 2.186      ;
; -1.132 ; SPI_MASTER_ADC:ADC0_instant|icounter[2] ; SPI_MASTER_ADC:ADC0_instant|icounter[5]       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; 0.001      ; 2.169      ;
; -1.129 ; SPI_MASTER_ADC:ADC0_instant|icounter[1] ; SPI_MASTER_ADC:ADC0_instant|icounter[4]       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; 0.001      ; 2.166      ;
; -1.083 ; SPI_MASTER_ADC:ADC0_instant|icounter[0] ; SPI_MASTER_ADC:ADC0_instant|icounter[3]       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; 0.000      ; 2.119      ;
; -1.076 ; SPI_MASTER_ADC:ADC0_instant|icounter[5] ; SPI_MASTER_ADC:ADC0_instant|data_in_final[1]  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; -0.001     ; 2.111      ;
; -1.076 ; SPI_MASTER_ADC:ADC0_instant|icounter[5] ; SPI_MASTER_ADC:ADC0_instant|data_in_final[0]  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; -0.001     ; 2.111      ;
; -1.076 ; SPI_MASTER_ADC:ADC0_instant|icounter[5] ; SPI_MASTER_ADC:ADC0_instant|data_in_final[2]  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; -0.001     ; 2.111      ;
; -1.076 ; SPI_MASTER_ADC:ADC0_instant|icounter[5] ; SPI_MASTER_ADC:ADC0_instant|data_in_final[3]  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; -0.001     ; 2.111      ;
; -1.076 ; SPI_MASTER_ADC:ADC0_instant|icounter[5] ; SPI_MASTER_ADC:ADC0_instant|data_in_final[4]  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; -0.001     ; 2.111      ;
; -1.076 ; SPI_MASTER_ADC:ADC0_instant|icounter[5] ; SPI_MASTER_ADC:ADC0_instant|data_in_final[5]  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; -0.001     ; 2.111      ;
; -1.076 ; SPI_MASTER_ADC:ADC0_instant|icounter[5] ; SPI_MASTER_ADC:ADC0_instant|data_in_final[6]  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; -0.001     ; 2.111      ;
; -1.076 ; SPI_MASTER_ADC:ADC0_instant|icounter[5] ; SPI_MASTER_ADC:ADC0_instant|data_in_final[7]  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; -0.001     ; 2.111      ;
; -1.076 ; SPI_MASTER_ADC:ADC0_instant|icounter[5] ; SPI_MASTER_ADC:ADC0_instant|data_in_final[8]  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; -0.001     ; 2.111      ;
; -1.076 ; SPI_MASTER_ADC:ADC0_instant|icounter[5] ; SPI_MASTER_ADC:ADC0_instant|data_in_final[9]  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; -0.001     ; 2.111      ;
; -1.076 ; SPI_MASTER_ADC:ADC0_instant|icounter[5] ; SPI_MASTER_ADC:ADC0_instant|data_in_final[10] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; -0.001     ; 2.111      ;
; -1.076 ; SPI_MASTER_ADC:ADC0_instant|icounter[5] ; SPI_MASTER_ADC:ADC0_instant|data_in_final[11] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; -0.001     ; 2.111      ;
; -1.073 ; SPI_MASTER_ADC:ADC0_instant|icounter[5] ; SPI_MASTER_ADC:ADC0_instant|icounter[0]       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; -0.001     ; 2.108      ;
; -1.073 ; SPI_MASTER_ADC:ADC0_instant|icounter[5] ; SPI_MASTER_ADC:ADC0_instant|icounter[1]       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; -0.001     ; 2.108      ;
; -1.073 ; SPI_MASTER_ADC:ADC0_instant|icounter[5] ; SPI_MASTER_ADC:ADC0_instant|icounter[2]       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; -0.001     ; 2.108      ;
; -1.073 ; SPI_MASTER_ADC:ADC0_instant|icounter[5] ; SPI_MASTER_ADC:ADC0_instant|icounter[3]       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; -0.001     ; 2.108      ;
; -1.060 ; SPI_MASTER_ADC:ADC0_instant|icounter[2] ; SPI_MASTER_ADC:ADC0_instant|icounter[4]       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; 0.001      ; 2.097      ;
; -1.053 ; SPI_MASTER_ADC:ADC0_instant|icounter[3] ; SPI_MASTER_ADC:ADC0_instant|icounter[5]       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; 0.001      ; 2.090      ;
; -1.011 ; SPI_MASTER_ADC:ADC0_instant|icounter[1] ; SPI_MASTER_ADC:ADC0_instant|icounter[3]       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; 0.000      ; 2.047      ;
; -0.981 ; SPI_MASTER_ADC:ADC0_instant|icounter[3] ; SPI_MASTER_ADC:ADC0_instant|icounter[4]       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; 0.001      ; 2.018      ;
; -0.970 ; SPI_MASTER_ADC:ADC0_instant|CSbar       ; SPI_MASTER_ADC:ADC0_instant|data_in_final[1]  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; -0.001     ; 2.005      ;
; -0.970 ; SPI_MASTER_ADC:ADC0_instant|CSbar       ; SPI_MASTER_ADC:ADC0_instant|data_in_final[0]  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; -0.001     ; 2.005      ;
; -0.970 ; SPI_MASTER_ADC:ADC0_instant|CSbar       ; SPI_MASTER_ADC:ADC0_instant|data_in_final[2]  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; -0.001     ; 2.005      ;
; -0.970 ; SPI_MASTER_ADC:ADC0_instant|CSbar       ; SPI_MASTER_ADC:ADC0_instant|data_in_final[3]  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; -0.001     ; 2.005      ;
; -0.970 ; SPI_MASTER_ADC:ADC0_instant|CSbar       ; SPI_MASTER_ADC:ADC0_instant|data_in_final[4]  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; -0.001     ; 2.005      ;
; -0.970 ; SPI_MASTER_ADC:ADC0_instant|CSbar       ; SPI_MASTER_ADC:ADC0_instant|data_in_final[5]  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; -0.001     ; 2.005      ;
; -0.970 ; SPI_MASTER_ADC:ADC0_instant|CSbar       ; SPI_MASTER_ADC:ADC0_instant|data_in_final[6]  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; -0.001     ; 2.005      ;
; -0.970 ; SPI_MASTER_ADC:ADC0_instant|CSbar       ; SPI_MASTER_ADC:ADC0_instant|data_in_final[7]  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; -0.001     ; 2.005      ;
; -0.970 ; SPI_MASTER_ADC:ADC0_instant|CSbar       ; SPI_MASTER_ADC:ADC0_instant|data_in_final[8]  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; -0.001     ; 2.005      ;
; -0.970 ; SPI_MASTER_ADC:ADC0_instant|CSbar       ; SPI_MASTER_ADC:ADC0_instant|data_in_final[9]  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; -0.001     ; 2.005      ;
; -0.970 ; SPI_MASTER_ADC:ADC0_instant|CSbar       ; SPI_MASTER_ADC:ADC0_instant|data_in_final[10] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; -0.001     ; 2.005      ;
; -0.970 ; SPI_MASTER_ADC:ADC0_instant|CSbar       ; SPI_MASTER_ADC:ADC0_instant|data_in_final[11] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; -0.001     ; 2.005      ;
; -0.967 ; SPI_MASTER_ADC:ADC0_instant|CSbar       ; SPI_MASTER_ADC:ADC0_instant|icounter[0]       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; -0.001     ; 2.002      ;
; -0.967 ; SPI_MASTER_ADC:ADC0_instant|CSbar       ; SPI_MASTER_ADC:ADC0_instant|icounter[1]       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; -0.001     ; 2.002      ;
; -0.967 ; SPI_MASTER_ADC:ADC0_instant|CSbar       ; SPI_MASTER_ADC:ADC0_instant|icounter[2]       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; -0.001     ; 2.002      ;
; -0.967 ; SPI_MASTER_ADC:ADC0_instant|CSbar       ; SPI_MASTER_ADC:ADC0_instant|icounter[3]       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; -0.001     ; 2.002      ;
; -0.943 ; SPI_MASTER_ADC:ADC0_instant|icounter[0] ; SPI_MASTER_ADC:ADC0_instant|icounter[1]       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; 0.000      ; 1.979      ;
; -0.942 ; SPI_MASTER_ADC:ADC0_instant|icounter[2] ; SPI_MASTER_ADC:ADC0_instant|icounter[3]       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; 0.000      ; 1.978      ;
; -0.926 ; SPI_MASTER_ADC:ADC0_instant|icounter[4] ; SPI_MASTER_ADC:ADC0_instant|data_in_final[1]  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; -0.001     ; 1.961      ;
; -0.926 ; SPI_MASTER_ADC:ADC0_instant|icounter[4] ; SPI_MASTER_ADC:ADC0_instant|data_in_final[0]  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; -0.001     ; 1.961      ;
; -0.926 ; SPI_MASTER_ADC:ADC0_instant|icounter[4] ; SPI_MASTER_ADC:ADC0_instant|data_in_final[2]  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; -0.001     ; 1.961      ;
; -0.926 ; SPI_MASTER_ADC:ADC0_instant|icounter[4] ; SPI_MASTER_ADC:ADC0_instant|data_in_final[3]  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; -0.001     ; 1.961      ;
; -0.926 ; SPI_MASTER_ADC:ADC0_instant|icounter[4] ; SPI_MASTER_ADC:ADC0_instant|data_in_final[4]  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; -0.001     ; 1.961      ;
; -0.926 ; SPI_MASTER_ADC:ADC0_instant|icounter[4] ; SPI_MASTER_ADC:ADC0_instant|data_in_final[5]  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; -0.001     ; 1.961      ;
; -0.926 ; SPI_MASTER_ADC:ADC0_instant|icounter[4] ; SPI_MASTER_ADC:ADC0_instant|data_in_final[6]  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; -0.001     ; 1.961      ;
; -0.926 ; SPI_MASTER_ADC:ADC0_instant|icounter[4] ; SPI_MASTER_ADC:ADC0_instant|data_in_final[7]  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; -0.001     ; 1.961      ;
; -0.926 ; SPI_MASTER_ADC:ADC0_instant|icounter[4] ; SPI_MASTER_ADC:ADC0_instant|data_in_final[8]  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; -0.001     ; 1.961      ;
; -0.926 ; SPI_MASTER_ADC:ADC0_instant|icounter[4] ; SPI_MASTER_ADC:ADC0_instant|data_in_final[9]  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; -0.001     ; 1.961      ;
; -0.926 ; SPI_MASTER_ADC:ADC0_instant|icounter[4] ; SPI_MASTER_ADC:ADC0_instant|data_in_final[10] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; -0.001     ; 1.961      ;
; -0.926 ; SPI_MASTER_ADC:ADC0_instant|icounter[4] ; SPI_MASTER_ADC:ADC0_instant|data_in_final[11] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; -0.001     ; 1.961      ;
; -0.923 ; SPI_MASTER_ADC:ADC0_instant|icounter[4] ; SPI_MASTER_ADC:ADC0_instant|icounter[0]       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; -0.001     ; 1.958      ;
; -0.923 ; SPI_MASTER_ADC:ADC0_instant|icounter[4] ; SPI_MASTER_ADC:ADC0_instant|icounter[1]       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; -0.001     ; 1.958      ;
; -0.923 ; SPI_MASTER_ADC:ADC0_instant|icounter[4] ; SPI_MASTER_ADC:ADC0_instant|icounter[2]       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; -0.001     ; 1.958      ;
; -0.923 ; SPI_MASTER_ADC:ADC0_instant|icounter[4] ; SPI_MASTER_ADC:ADC0_instant|icounter[3]       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; -0.001     ; 1.958      ;
; -0.872 ; SPI_MASTER_ADC:ADC0_instant|icounter[0] ; SPI_MASTER_ADC:ADC0_instant|icounter[2]       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; 0.000      ; 1.908      ;
; -0.867 ; SPI_MASTER_ADC:ADC0_instant|icounter[5] ; SPI_MASTER_ADC:ADC0_instant|data_in[0]        ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; 0.000      ; 1.903      ;
; -0.867 ; SPI_MASTER_ADC:ADC0_instant|icounter[5] ; SPI_MASTER_ADC:ADC0_instant|data_in[1]        ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; 0.000      ; 1.903      ;
; -0.867 ; SPI_MASTER_ADC:ADC0_instant|icounter[5] ; SPI_MASTER_ADC:ADC0_instant|data_in[2]        ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; 0.000      ; 1.903      ;
; -0.867 ; SPI_MASTER_ADC:ADC0_instant|icounter[5] ; SPI_MASTER_ADC:ADC0_instant|data_in[3]        ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; 0.000      ; 1.903      ;
; -0.867 ; SPI_MASTER_ADC:ADC0_instant|icounter[5] ; SPI_MASTER_ADC:ADC0_instant|data_in[4]        ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; 0.000      ; 1.903      ;
; -0.867 ; SPI_MASTER_ADC:ADC0_instant|icounter[5] ; SPI_MASTER_ADC:ADC0_instant|data_in[5]        ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; 0.000      ; 1.903      ;
; -0.867 ; SPI_MASTER_ADC:ADC0_instant|icounter[5] ; SPI_MASTER_ADC:ADC0_instant|data_in[6]        ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; 0.000      ; 1.903      ;
; -0.867 ; SPI_MASTER_ADC:ADC0_instant|icounter[5] ; SPI_MASTER_ADC:ADC0_instant|data_in[7]        ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; 0.000      ; 1.903      ;
; -0.867 ; SPI_MASTER_ADC:ADC0_instant|icounter[5] ; SPI_MASTER_ADC:ADC0_instant|data_in[8]        ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; 0.000      ; 1.903      ;
; -0.867 ; SPI_MASTER_ADC:ADC0_instant|icounter[5] ; SPI_MASTER_ADC:ADC0_instant|data_in[9]        ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; 0.000      ; 1.903      ;
; -0.867 ; SPI_MASTER_ADC:ADC0_instant|icounter[5] ; SPI_MASTER_ADC:ADC0_instant|data_in[10]       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; 0.000      ; 1.903      ;
; -0.867 ; SPI_MASTER_ADC:ADC0_instant|icounter[5] ; SPI_MASTER_ADC:ADC0_instant|data_in[11]       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; 0.000      ; 1.903      ;
; -0.867 ; SPI_MASTER_ADC:ADC0_instant|icounter[5] ; SPI_MASTER_ADC:ADC0_instant|data_in[12]       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; 0.000      ; 1.903      ;
; -0.840 ; SPI_MASTER_ADC:ADC0_instant|icounter[4] ; SPI_MASTER_ADC:ADC0_instant|icounter[4]       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; 0.000      ; 1.876      ;
; -0.800 ; SPI_MASTER_ADC:ADC0_instant|icounter[1] ; SPI_MASTER_ADC:ADC0_instant|icounter[2]       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; 0.000      ; 1.836      ;
; -0.761 ; SPI_MASTER_ADC:ADC0_instant|CSbar       ; SPI_MASTER_ADC:ADC0_instant|data_in[0]        ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; 0.000      ; 1.797      ;
; -0.761 ; SPI_MASTER_ADC:ADC0_instant|CSbar       ; SPI_MASTER_ADC:ADC0_instant|data_in[1]        ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; 0.000      ; 1.797      ;
; -0.761 ; SPI_MASTER_ADC:ADC0_instant|CSbar       ; SPI_MASTER_ADC:ADC0_instant|data_in[2]        ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; 0.000      ; 1.797      ;
; -0.761 ; SPI_MASTER_ADC:ADC0_instant|CSbar       ; SPI_MASTER_ADC:ADC0_instant|data_in[3]        ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; 0.000      ; 1.797      ;
; -0.761 ; SPI_MASTER_ADC:ADC0_instant|CSbar       ; SPI_MASTER_ADC:ADC0_instant|data_in[4]        ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; 0.000      ; 1.797      ;
; -0.761 ; SPI_MASTER_ADC:ADC0_instant|CSbar       ; SPI_MASTER_ADC:ADC0_instant|data_in[5]        ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; 0.000      ; 1.797      ;
; -0.761 ; SPI_MASTER_ADC:ADC0_instant|CSbar       ; SPI_MASTER_ADC:ADC0_instant|data_in[6]        ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; 0.000      ; 1.797      ;
; -0.761 ; SPI_MASTER_ADC:ADC0_instant|CSbar       ; SPI_MASTER_ADC:ADC0_instant|data_in[7]        ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; 0.000      ; 1.797      ;
+--------+-----------------------------------------+-----------------------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLKPLL_inst|altpll_component|pll|clk[0]'                                                                                                                                                     ;
+--------+-------------------------------------+-------------------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                             ; Launch Clock                            ; Latch Clock                             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+-------------------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+
; 0.319  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.500        ; 0.190      ; 0.657      ;
; 0.819  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; CLKPLL_inst|altpll_component|pll|clk[0] ; 1.000        ; 0.190      ; 0.657      ;
; 22.715 ; auto_sample[0]                      ; auto_sample[6]                      ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 2.321      ;
; 22.786 ; auto_sample[1]                      ; auto_sample[6]                      ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 2.250      ;
; 22.873 ; auto_sample[3]                      ; auto_sample[6]                      ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 2.163      ;
; 22.903 ; auto_sample[2]                      ; auto_sample[6]                      ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 2.133      ;
; 23.010 ; auto_sample[5]                      ; auto_sample[6]                      ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 2.026      ;
; 23.126 ; rst                                 ; auto_sample[0]                      ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 1.910      ;
; 23.126 ; rst                                 ; auto_sample[1]                      ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 1.910      ;
; 23.126 ; rst                                 ; auto_sample[2]                      ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 1.910      ;
; 23.126 ; rst                                 ; auto_sample[3]                      ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 1.910      ;
; 23.126 ; rst                                 ; auto_sample[4]                      ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 1.910      ;
; 23.126 ; rst                                 ; auto_sample[5]                      ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 1.910      ;
; 23.126 ; rst                                 ; auto_sample[6]                      ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 1.910      ;
; 23.131 ; auto_sample[4]                      ; auto_sample[6]                      ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 1.905      ;
; 23.177 ; auto_sample[0]                      ; auto_sample[5]                      ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 1.859      ;
; 23.248 ; auto_sample[0]                      ; auto_sample[4]                      ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 1.788      ;
; 23.248 ; auto_sample[1]                      ; auto_sample[5]                      ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 1.788      ;
; 23.319 ; auto_sample[0]                      ; auto_sample[3]                      ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 1.717      ;
; 23.319 ; auto_sample[1]                      ; auto_sample[4]                      ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 1.717      ;
; 23.335 ; auto_sample[3]                      ; auto_sample[5]                      ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 1.701      ;
; 23.365 ; auto_sample[2]                      ; auto_sample[5]                      ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 1.671      ;
; 23.388 ; on                                  ; auto_sample[0]                      ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 1.648      ;
; 23.388 ; on                                  ; auto_sample[1]                      ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 1.648      ;
; 23.388 ; on                                  ; auto_sample[2]                      ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 1.648      ;
; 23.388 ; on                                  ; auto_sample[3]                      ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 1.648      ;
; 23.388 ; on                                  ; auto_sample[4]                      ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 1.648      ;
; 23.388 ; on                                  ; auto_sample[5]                      ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 1.648      ;
; 23.388 ; on                                  ; auto_sample[6]                      ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 1.648      ;
; 23.390 ; auto_sample[1]                      ; auto_sample[3]                      ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 1.646      ;
; 23.406 ; auto_sample[3]                      ; auto_sample[4]                      ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 1.630      ;
; 23.436 ; auto_sample[2]                      ; auto_sample[4]                      ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 1.600      ;
; 23.478 ; auto_sample[0]                      ; auto_sample[2]                      ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 1.558      ;
; 23.507 ; auto_sample[2]                      ; auto_sample[3]                      ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 1.529      ;
; 23.549 ; auto_sample[0]                      ; auto_sample[1]                      ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 1.487      ;
; 23.549 ; auto_sample[6]                      ; auto_sample[6]                      ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 1.487      ;
; 23.549 ; auto_sample[1]                      ; auto_sample[2]                      ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 1.487      ;
; 23.593 ; auto_sample[4]                      ; auto_sample[5]                      ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 1.443      ;
; 23.784 ; auto_sample[5]                      ; auto_sample[5]                      ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 1.252      ;
; 23.789 ; auto_sample[3]                      ; auto_sample[3]                      ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 1.247      ;
; 23.935 ; auto_sample[0]                      ; auto_sample[0]                      ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 1.101      ;
; 23.935 ; auto_sample[1]                      ; auto_sample[1]                      ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 1.101      ;
; 23.976 ; auto_sample[4]                      ; auto_sample[4]                      ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 1.060      ;
; 23.982 ; auto_sample[2]                      ; auto_sample[2]                      ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 1.054      ;
+--------+-------------------------------------+-------------------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLKPLL_inst|altpll_component|pll|clk[0]'                                                                                                                                                      ;
+--------+-------------------------------------+-------------------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                             ; Launch Clock                            ; Latch Clock                             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+-------------------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+
; -0.049 ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.190      ; 0.657      ;
; 0.451  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; CLKPLL_inst|altpll_component|pll|clk[0] ; -0.500       ; 0.190      ; 0.657      ;
; 0.788  ; auto_sample[2]                      ; auto_sample[2]                      ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.054      ;
; 0.794  ; auto_sample[4]                      ; auto_sample[4]                      ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.060      ;
; 0.835  ; auto_sample[0]                      ; auto_sample[0]                      ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.101      ;
; 0.835  ; auto_sample[1]                      ; auto_sample[1]                      ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.101      ;
; 0.981  ; auto_sample[3]                      ; auto_sample[3]                      ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.247      ;
; 0.986  ; auto_sample[5]                      ; auto_sample[5]                      ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.252      ;
; 1.177  ; auto_sample[4]                      ; auto_sample[5]                      ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.443      ;
; 1.221  ; auto_sample[6]                      ; auto_sample[6]                      ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.487      ;
; 1.221  ; auto_sample[1]                      ; auto_sample[2]                      ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.487      ;
; 1.221  ; auto_sample[0]                      ; auto_sample[1]                      ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.487      ;
; 1.263  ; auto_sample[2]                      ; auto_sample[3]                      ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.529      ;
; 1.292  ; auto_sample[0]                      ; auto_sample[2]                      ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.558      ;
; 1.334  ; auto_sample[2]                      ; auto_sample[4]                      ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.600      ;
; 1.364  ; auto_sample[3]                      ; auto_sample[4]                      ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.630      ;
; 1.380  ; auto_sample[1]                      ; auto_sample[3]                      ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.646      ;
; 1.382  ; on                                  ; auto_sample[0]                      ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.648      ;
; 1.382  ; on                                  ; auto_sample[1]                      ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.648      ;
; 1.382  ; on                                  ; auto_sample[2]                      ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.648      ;
; 1.382  ; on                                  ; auto_sample[3]                      ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.648      ;
; 1.382  ; on                                  ; auto_sample[4]                      ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.648      ;
; 1.382  ; on                                  ; auto_sample[5]                      ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.648      ;
; 1.382  ; on                                  ; auto_sample[6]                      ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.648      ;
; 1.405  ; auto_sample[2]                      ; auto_sample[5]                      ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.671      ;
; 1.435  ; auto_sample[3]                      ; auto_sample[5]                      ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.701      ;
; 1.451  ; auto_sample[1]                      ; auto_sample[4]                      ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.717      ;
; 1.451  ; auto_sample[0]                      ; auto_sample[3]                      ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.717      ;
; 1.522  ; auto_sample[1]                      ; auto_sample[5]                      ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.788      ;
; 1.522  ; auto_sample[0]                      ; auto_sample[4]                      ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.788      ;
; 1.593  ; auto_sample[0]                      ; auto_sample[5]                      ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.859      ;
; 1.639  ; auto_sample[4]                      ; auto_sample[6]                      ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.905      ;
; 1.644  ; rst                                 ; auto_sample[0]                      ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.910      ;
; 1.644  ; rst                                 ; auto_sample[1]                      ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.910      ;
; 1.644  ; rst                                 ; auto_sample[2]                      ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.910      ;
; 1.644  ; rst                                 ; auto_sample[3]                      ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.910      ;
; 1.644  ; rst                                 ; auto_sample[4]                      ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.910      ;
; 1.644  ; rst                                 ; auto_sample[5]                      ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.910      ;
; 1.644  ; rst                                 ; auto_sample[6]                      ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.910      ;
; 1.760  ; auto_sample[5]                      ; auto_sample[6]                      ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.026      ;
; 1.867  ; auto_sample[2]                      ; auto_sample[6]                      ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.133      ;
; 1.897  ; auto_sample[3]                      ; auto_sample[6]                      ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.163      ;
; 1.984  ; auto_sample[1]                      ; auto_sample[6]                      ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.250      ;
; 2.055  ; auto_sample[0]                      ; auto_sample[6]                      ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.321      ;
+--------+-------------------------------------+-------------------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'SPI_MASTER_ADC:ADC0_instant|SPI_CLK'                                                                                                                                                                    ;
+-------+------------------------------------------+-----------------------------------------------+-----------------------------------------+-------------------------------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                       ; Launch Clock                            ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+-----------------------------------------------+-----------------------------------------+-------------------------------------+--------------+------------+------------+
; 0.060 ; on                                       ; SPI_MASTER_ADC:ADC0_instant|CSbar             ; CLKPLL_inst|altpll_component|pll|clk[0] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; 2.232      ; 2.558      ;
; 0.182 ; auto_sample[6]                           ; SPI_MASTER_ADC:ADC0_instant|CSbar             ; CLKPLL_inst|altpll_component|pll|clk[0] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; 2.232      ; 2.680      ;
; 0.275 ; rst                                      ; SPI_MASTER_ADC:ADC0_instant|CSbar             ; CLKPLL_inst|altpll_component|pll|clk[0] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; 2.232      ; 2.773      ;
; 0.391 ; SPI_MASTER_ADC:ADC0_instant|icounter[5]  ; SPI_MASTER_ADC:ADC0_instant|icounter[5]       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; SPI_MASTER_ADC:ADC0_instant|icounter[4]  ; SPI_MASTER_ADC:ADC0_instant|icounter[4]       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.516 ; SPI_MASTER_ADC:ADC0_instant|data_in[14]  ; SPI_MASTER_ADC:ADC0_instant|data_in_final[14] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; 0.000      ; 0.782      ;
; 0.517 ; SPI_MASTER_ADC:ADC0_instant|data_out[7]  ; SPI_MASTER_ADC:ADC0_instant|data_out[8]       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; 0.000      ; 0.783      ;
; 0.523 ; SPI_MASTER_ADC:ADC0_instant|data_out[5]  ; SPI_MASTER_ADC:ADC0_instant|data_out[6]       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; 0.000      ; 0.789      ;
; 0.525 ; SPI_MASTER_ADC:ADC0_instant|data_out[3]  ; SPI_MASTER_ADC:ADC0_instant|data_out[4]       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; 0.000      ; 0.791      ;
; 0.527 ; SPI_MASTER_ADC:ADC0_instant|data_out[1]  ; SPI_MASTER_ADC:ADC0_instant|data_out[2]       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; 0.000      ; 0.793      ;
; 0.528 ; SPI_MASTER_ADC:ADC0_instant|data_in[8]   ; SPI_MASTER_ADC:ADC0_instant|data_in[9]        ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; 0.000      ; 0.794      ;
; 0.529 ; SPI_MASTER_ADC:ADC0_instant|data_in[10]  ; SPI_MASTER_ADC:ADC0_instant|data_in[11]       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; 0.000      ; 0.795      ;
; 0.557 ; SPI_MASTER_ADC:ADC0_instant|data_in[13]  ; SPI_MASTER_ADC:ADC0_instant|data_in_final[13] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; 0.000      ; 0.823      ;
; 0.557 ; SPI_MASTER_ADC:ADC0_instant|data_in[13]  ; SPI_MASTER_ADC:ADC0_instant|data_in[14]       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; 0.000      ; 0.823      ;
; 0.660 ; SPI_MASTER_ADC:ADC0_instant|data_in[11]  ; SPI_MASTER_ADC:ADC0_instant|data_in[12]       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; 0.000      ; 0.926      ;
; 0.663 ; SPI_MASTER_ADC:ADC0_instant|data_in[5]   ; SPI_MASTER_ADC:ADC0_instant|data_in[6]        ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; 0.000      ; 0.929      ;
; 0.664 ; SPI_MASTER_ADC:ADC0_instant|data_in[1]   ; SPI_MASTER_ADC:ADC0_instant|data_in[2]        ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; 0.000      ; 0.930      ;
; 0.674 ; SPI_MASTER_ADC:ADC0_instant|icounter[4]  ; SPI_MASTER_ADC:ADC0_instant|data_out[0]       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; 0.000      ; 0.940      ;
; 0.704 ; SPI_MASTER_ADC:ADC0_instant|data_in[7]   ; SPI_MASTER_ADC:ADC0_instant|data_in[8]        ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; 0.000      ; 0.970      ;
; 0.705 ; SPI_MASTER_ADC:ADC0_instant|data_out[12] ; SPI_MASTER_ADC:ADC0_instant|data_out[13]      ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; 0.000      ; 0.971      ;
; 0.707 ; SPI_MASTER_ADC:ADC0_instant|data_out[11] ; SPI_MASTER_ADC:ADC0_instant|data_out[12]      ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; 0.000      ; 0.973      ;
; 0.718 ; SPI_MASTER_ADC:ADC0_instant|CSbar        ; SPI_MASTER_ADC:ADC0_instant|data_out[0]       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; 0.000      ; 0.984      ;
; 0.728 ; SPI_MASTER_ADC:ADC0_instant|CSbar        ; SPI_MASTER_ADC:ADC0_instant|data_out[15]      ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; 0.000      ; 0.994      ;
; 0.763 ; SPI_MASTER_ADC:ADC0_instant|CSbar        ; SPI_MASTER_ADC:ADC0_instant|data_out[4]       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; 0.000      ; 1.029      ;
; 0.771 ; SPI_MASTER_ADC:ADC0_instant|CSbar        ; SPI_MASTER_ADC:ADC0_instant|data_out[3]       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; 0.000      ; 1.037      ;
; 0.771 ; SPI_MASTER_ADC:ADC0_instant|CSbar        ; SPI_MASTER_ADC:ADC0_instant|data_out[2]       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; 0.000      ; 1.037      ;
; 0.811 ; SPI_MASTER_ADC:ADC0_instant|data_in[4]   ; SPI_MASTER_ADC:ADC0_instant|data_in[5]        ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; 0.000      ; 1.077      ;
; 0.813 ; SPI_MASTER_ADC:ADC0_instant|data_in[9]   ; SPI_MASTER_ADC:ADC0_instant|data_in[10]       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; 0.000      ; 1.079      ;
; 0.817 ; SPI_MASTER_ADC:ADC0_instant|data_in[2]   ; SPI_MASTER_ADC:ADC0_instant|data_in_final[2]  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; -0.001     ; 1.082      ;
; 0.818 ; SPI_MASTER_ADC:ADC0_instant|icounter[4]  ; SPI_MASTER_ADC:ADC0_instant|icounter[5]       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; 0.000      ; 1.084      ;
; 0.823 ; SPI_MASTER_ADC:ADC0_instant|icounter[5]  ; SPI_MASTER_ADC:ADC0_instant|icounter[4]       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; 0.000      ; 1.089      ;
; 0.824 ; SPI_MASTER_ADC:ADC0_instant|icounter[5]  ; SPI_MASTER_ADC:ADC0_instant|data_out[0]       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; 0.000      ; 1.090      ;
; 0.828 ; SPI_MASTER_ADC:ADC0_instant|data_out[6]  ; SPI_MASTER_ADC:ADC0_instant|data_out[7]       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; 0.000      ; 1.094      ;
; 0.828 ; SPI_MASTER_ADC:ADC0_instant|data_out[2]  ; SPI_MASTER_ADC:ADC0_instant|data_out[3]       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; 0.000      ; 1.094      ;
; 0.830 ; SPI_MASTER_ADC:ADC0_instant|data_out[9]  ; SPI_MASTER_ADC:ADC0_instant|data_out[10]      ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; 0.000      ; 1.096      ;
; 0.830 ; SPI_MASTER_ADC:ADC0_instant|data_out[13] ; SPI_MASTER_ADC:ADC0_instant|data_out[14]      ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; 0.000      ; 1.096      ;
; 0.834 ; SPI_MASTER_ADC:ADC0_instant|data_in[6]   ; SPI_MASTER_ADC:ADC0_instant|data_in[7]        ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; 0.000      ; 1.100      ;
; 0.835 ; SPI_MASTER_ADC:ADC0_instant|data_in[0]   ; SPI_MASTER_ADC:ADC0_instant|data_in[1]        ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; 0.000      ; 1.101      ;
; 0.839 ; SPI_MASTER_ADC:ADC0_instant|data_in[3]   ; SPI_MASTER_ADC:ADC0_instant|data_in[4]        ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; 0.000      ; 1.105      ;
; 0.839 ; SPI_MASTER_ADC:ADC0_instant|data_out[8]  ; SPI_MASTER_ADC:ADC0_instant|data_out[9]       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; 0.000      ; 1.105      ;
; 0.846 ; SPI_MASTER_ADC:ADC0_instant|icounter[5]  ; SPI_MASTER_ADC:ADC0_instant|data_out[15]      ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; 0.000      ; 1.112      ;
; 0.847 ; SPI_MASTER_ADC:ADC0_instant|icounter[5]  ; SPI_MASTER_ADC:ADC0_instant|data_out[11]      ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; 0.000      ; 1.113      ;
; 0.847 ; SPI_MASTER_ADC:ADC0_instant|CSbar        ; SPI_MASTER_ADC:ADC0_instant|data_out[9]       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; 0.000      ; 1.113      ;
; 0.850 ; SPI_MASTER_ADC:ADC0_instant|CSbar        ; SPI_MASTER_ADC:ADC0_instant|data_out[13]      ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; 0.000      ; 1.116      ;
; 0.852 ; SPI_MASTER_ADC:ADC0_instant|CSbar        ; SPI_MASTER_ADC:ADC0_instant|data_out[1]       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; 0.000      ; 1.118      ;
; 0.852 ; SPI_MASTER_ADC:ADC0_instant|data_in[0]   ; SPI_MASTER_ADC:ADC0_instant|data_in_final[0]  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; -0.001     ; 1.117      ;
; 0.852 ; SPI_MASTER_ADC:ADC0_instant|data_in[4]   ; SPI_MASTER_ADC:ADC0_instant|data_in_final[4]  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; -0.001     ; 1.117      ;
; 0.854 ; SPI_MASTER_ADC:ADC0_instant|data_in[5]   ; SPI_MASTER_ADC:ADC0_instant|data_in_final[5]  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; -0.001     ; 1.119      ;
; 0.857 ; SPI_MASTER_ADC:ADC0_instant|data_in[6]   ; SPI_MASTER_ADC:ADC0_instant|data_in_final[6]  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; -0.001     ; 1.122      ;
; 0.858 ; SPI_MASTER_ADC:ADC0_instant|data_in[1]   ; SPI_MASTER_ADC:ADC0_instant|data_in_final[1]  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; -0.001     ; 1.123      ;
; 0.858 ; SPI_MASTER_ADC:ADC0_instant|data_in[3]   ; SPI_MASTER_ADC:ADC0_instant|data_in_final[3]  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; -0.001     ; 1.123      ;
; 0.860 ; SPI_MASTER_ADC:ADC0_instant|CSbar        ; SPI_MASTER_ADC:ADC0_instant|data_out[5]       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; 0.000      ; 1.126      ;
; 0.864 ; SPI_MASTER_ADC:ADC0_instant|CSbar        ; SPI_MASTER_ADC:ADC0_instant|data_out[10]      ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; 0.000      ; 1.130      ;
; 0.867 ; SPI_MASTER_ADC:ADC0_instant|CSbar        ; SPI_MASTER_ADC:ADC0_instant|data_out[14]      ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; 0.000      ; 1.133      ;
; 0.899 ; SPI_MASTER_ADC:ADC0_instant|CSbar        ; SPI_MASTER_ADC:ADC0_instant|data_out[12]      ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; 0.000      ; 1.165      ;
; 0.902 ; SPI_MASTER_ADC:ADC0_instant|CSbar        ; SPI_MASTER_ADC:ADC0_instant|data_out[11]      ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; 0.000      ; 1.168      ;
; 0.909 ; SPI_MASTER_ADC:ADC0_instant|CSbar        ; SPI_MASTER_ADC:ADC0_instant|data_out[6]       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; 0.000      ; 1.175      ;
; 0.917 ; SPI_MASTER_ADC:ADC0_instant|icounter[4]  ; SPI_MASTER_ADC:ADC0_instant|data_out[1]       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; 0.000      ; 1.183      ;
; 0.925 ; SPI_MASTER_ADC:ADC0_instant|icounter[4]  ; SPI_MASTER_ADC:ADC0_instant|data_out[10]      ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; 0.000      ; 1.191      ;
; 0.927 ; SPI_MASTER_ADC:ADC0_instant|icounter[4]  ; SPI_MASTER_ADC:ADC0_instant|data_out[6]       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; 0.000      ; 1.193      ;
; 0.928 ; SPI_MASTER_ADC:ADC0_instant|icounter[4]  ; SPI_MASTER_ADC:ADC0_instant|data_out[5]       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; 0.000      ; 1.194      ;
; 0.930 ; SPI_MASTER_ADC:ADC0_instant|icounter[4]  ; SPI_MASTER_ADC:ADC0_instant|data_out[14]      ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; 0.000      ; 1.196      ;
; 0.931 ; SPI_MASTER_ADC:ADC0_instant|data_in[12]  ; SPI_MASTER_ADC:ADC0_instant|data_in_final[12] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; -0.002     ; 1.195      ;
; 0.935 ; SPI_MASTER_ADC:ADC0_instant|data_out[4]  ; SPI_MASTER_ADC:ADC0_instant|data_out[5]       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; 0.000      ; 1.201      ;
; 0.937 ; SPI_MASTER_ADC:ADC0_instant|data_in[12]  ; SPI_MASTER_ADC:ADC0_instant|data_in[13]       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; -0.002     ; 1.201      ;
; 0.966 ; SPI_MASTER_ADC:ADC0_instant|icounter[4]  ; SPI_MASTER_ADC:ADC0_instant|FIN               ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; 0.001      ; 1.233      ;
; 0.983 ; SPI_MASTER_ADC:ADC0_instant|data_in[2]   ; SPI_MASTER_ADC:ADC0_instant|data_in[3]        ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; 0.000      ; 1.249      ;
; 0.983 ; SPI_MASTER_ADC:ADC0_instant|icounter[5]  ; SPI_MASTER_ADC:ADC0_instant|data_out[5]       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; 0.000      ; 1.249      ;
; 0.984 ; SPI_MASTER_ADC:ADC0_instant|icounter[5]  ; SPI_MASTER_ADC:ADC0_instant|data_out[8]       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; 0.000      ; 1.250      ;
; 1.008 ; SPI_MASTER_ADC:ADC0_instant|icounter[4]  ; SPI_MASTER_ADC:ADC0_instant|data_out[8]       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; 0.000      ; 1.274      ;
; 1.022 ; SPI_MASTER_ADC:ADC0_instant|icounter[5]  ; SPI_MASTER_ADC:ADC0_instant|data_out[6]       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; 0.000      ; 1.288      ;
; 1.025 ; SPI_MASTER_ADC:ADC0_instant|icounter[4]  ; SPI_MASTER_ADC:ADC0_instant|data_out[3]       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; 0.000      ; 1.291      ;
; 1.028 ; SPI_MASTER_ADC:ADC0_instant|data_out[14] ; SPI_MASTER_ADC:ADC0_instant|data_out[15]      ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; 0.000      ; 1.294      ;
; 1.036 ; SPI_MASTER_ADC:ADC0_instant|icounter[4]  ; SPI_MASTER_ADC:ADC0_instant|data_out[7]       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; 0.000      ; 1.302      ;
; 1.036 ; SPI_MASTER_ADC:ADC0_instant|icounter[4]  ; SPI_MASTER_ADC:ADC0_instant|data_out[11]      ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; 0.000      ; 1.302      ;
; 1.044 ; SPI_MASTER_ADC:ADC0_instant|CSbar        ; SPI_MASTER_ADC:ADC0_instant|data_out[7]       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; 0.000      ; 1.310      ;
; 1.044 ; SPI_MASTER_ADC:ADC0_instant|CSbar        ; SPI_MASTER_ADC:ADC0_instant|data_out[8]       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; 0.000      ; 1.310      ;
; 1.051 ; SPI_MASTER_ADC:ADC0_instant|data_out[0]  ; SPI_MASTER_ADC:ADC0_instant|data_out[1]       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; 0.000      ; 1.317      ;
; 1.053 ; SPI_MASTER_ADC:ADC0_instant|icounter[5]  ; SPI_MASTER_ADC:ADC0_instant|FIN               ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; 0.001      ; 1.320      ;
; 1.067 ; SPI_MASTER_ADC:ADC0_instant|data_in[7]   ; SPI_MASTER_ADC:ADC0_instant|data_in_final[7]  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; -0.001     ; 1.332      ;
; 1.070 ; SPI_MASTER_ADC:ADC0_instant|data_in[11]  ; SPI_MASTER_ADC:ADC0_instant|data_in_final[11] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; -0.001     ; 1.335      ;
; 1.073 ; SPI_MASTER_ADC:ADC0_instant|data_in[8]   ; SPI_MASTER_ADC:ADC0_instant|data_in_final[8]  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; -0.001     ; 1.338      ;
; 1.084 ; SPI_MASTER_ADC:ADC0_instant|icounter[5]  ; SPI_MASTER_ADC:ADC0_instant|data_out[10]      ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; 0.000      ; 1.350      ;
; 1.085 ; SPI_MASTER_ADC:ADC0_instant|data_in[10]  ; SPI_MASTER_ADC:ADC0_instant|data_in_final[10] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; -0.001     ; 1.350      ;
; 1.088 ; SPI_MASTER_ADC:ADC0_instant|icounter[5]  ; SPI_MASTER_ADC:ADC0_instant|data_out[3]       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; 0.000      ; 1.354      ;
; 1.089 ; SPI_MASTER_ADC:ADC0_instant|icounter[5]  ; SPI_MASTER_ADC:ADC0_instant|data_out[13]      ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; 0.000      ; 1.355      ;
; 1.089 ; SPI_MASTER_ADC:ADC0_instant|icounter[5]  ; SPI_MASTER_ADC:ADC0_instant|data_out[14]      ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; 0.000      ; 1.355      ;
; 1.090 ; SPI_MASTER_ADC:ADC0_instant|icounter[5]  ; SPI_MASTER_ADC:ADC0_instant|data_out[12]      ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; 0.000      ; 1.356      ;
; 1.090 ; SPI_MASTER_ADC:ADC0_instant|icounter[5]  ; SPI_MASTER_ADC:ADC0_instant|data_out[9]       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; 0.000      ; 1.356      ;
; 1.091 ; SPI_MASTER_ADC:ADC0_instant|icounter[5]  ; SPI_MASTER_ADC:ADC0_instant|data_out[1]       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; 0.000      ; 1.357      ;
; 1.099 ; SPI_MASTER_ADC:ADC0_instant|data_in[9]   ; SPI_MASTER_ADC:ADC0_instant|data_in_final[9]  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; -0.001     ; 1.364      ;
; 1.106 ; SPI_MASTER_ADC:ADC0_instant|CSbar        ; SPI_MASTER_ADC:ADC0_instant|icounter[2]       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; -0.001     ; 1.371      ;
; 1.108 ; SPI_MASTER_ADC:ADC0_instant|CSbar        ; SPI_MASTER_ADC:ADC0_instant|icounter[0]       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; -0.001     ; 1.373      ;
; 1.189 ; SPI_MASTER_ADC:ADC0_instant|icounter[2]  ; SPI_MASTER_ADC:ADC0_instant|icounter[2]       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; 0.000      ; 1.455      ;
; 1.204 ; SPI_MASTER_ADC:ADC0_instant|CSbar        ; SPI_MASTER_ADC:ADC0_instant|icounter[3]       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; -0.001     ; 1.469      ;
; 1.207 ; SPI_MASTER_ADC:ADC0_instant|CSbar        ; SPI_MASTER_ADC:ADC0_instant|icounter[1]       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; -0.001     ; 1.472      ;
; 1.211 ; SPI_MASTER_ADC:ADC0_instant|icounter[0]  ; SPI_MASTER_ADC:ADC0_instant|icounter[0]       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; 0.000      ; 1.477      ;
; 1.213 ; SPI_MASTER_ADC:ADC0_instant|CSbar        ; SPI_MASTER_ADC:ADC0_instant|data_in[3]        ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; 0.000      ; 1.479      ;
; 1.218 ; SPI_MASTER_ADC:ADC0_instant|CSbar        ; SPI_MASTER_ADC:ADC0_instant|data_in[10]       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; 0.000      ; 1.484      ;
; 1.220 ; SPI_MASTER_ADC:ADC0_instant|CSbar        ; SPI_MASTER_ADC:ADC0_instant|data_in[1]        ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; 0.000      ; 1.486      ;
+-------+------------------------------------------+-----------------------------------------------+-----------------------------------------+-------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'SPI_MASTER_ADC:ADC0_instant|SPI_CLK'                                                                                        ;
+--------+--------------+----------------+------------------+-------------------------------------+------------+-----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                               ; Clock Edge ; Target                                        ;
+--------+--------------+----------------+------------------+-------------------------------------+------------+-----------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|CSbar             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|CSbar             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|FIN               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|FIN               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|data_in[0]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|data_in[0]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|data_in[10]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|data_in[10]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|data_in[11]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|data_in[11]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|data_in[12]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|data_in[12]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|data_in[13]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|data_in[13]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|data_in[14]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|data_in[14]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|data_in[1]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|data_in[1]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|data_in[2]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|data_in[2]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|data_in[3]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|data_in[3]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|data_in[4]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|data_in[4]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|data_in[5]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|data_in[5]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|data_in[6]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|data_in[6]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|data_in[7]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|data_in[7]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|data_in[8]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|data_in[8]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|data_in[9]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|data_in[9]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|data_in_final[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|data_in_final[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|data_in_final[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|data_in_final[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|data_in_final[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|data_in_final[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|data_in_final[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|data_in_final[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|data_in_final[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|data_in_final[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|data_in_final[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|data_in_final[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|data_in_final[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|data_in_final[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|data_in_final[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|data_in_final[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|data_in_final[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|data_in_final[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|data_in_final[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|data_in_final[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|data_in_final[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|data_in_final[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|data_in_final[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|data_in_final[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|data_in_final[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|data_in_final[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|data_in_final[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|data_in_final[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|data_in_final[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|data_in_final[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|data_out[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|data_out[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|data_out[10]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|data_out[10]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|data_out[11]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|data_out[11]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|data_out[12]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|data_out[12]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|data_out[13]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|data_out[13]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|data_out[14]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|data_out[14]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|data_out[15]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|data_out[15]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|data_out[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|data_out[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|data_out[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|data_out[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|data_out[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|data_out[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|data_out[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|data_out[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|data_out[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|data_out[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|data_out[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|data_out[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|data_out[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|data_out[7]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|data_out[8]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|data_out[8]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|data_out[9]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|data_out[9]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|icounter[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|icounter[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|icounter[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|icounter[1]       ;
+--------+--------------+----------------+------------------+-------------------------------------+------------+-----------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'iCLK_50'                                                                                    ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------------------+
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; CLKPLL_inst|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; CLKPLL_inst|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; CLKPLL_inst|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; CLKPLL_inst|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; iCLK_50|combout                           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; iCLK_50|combout                           ;
; 17.620 ; 20.000       ; 2.380          ; Port Rate        ; iCLK_50 ; Rise       ; iCLK_50                                   ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLKPLL_inst|altpll_component|pll|clk[0]'                                                                                              ;
+--------+--------------+----------------+------------------+-----------------------------------------+------------+-----------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                   ; Clock Edge ; Target                                              ;
+--------+--------------+----------------+------------------+-----------------------------------------+------------+-----------------------------------------------------+
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK                 ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK                 ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; auto_sample[0]                                      ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; auto_sample[0]                                      ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; auto_sample[1]                                      ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; auto_sample[1]                                      ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; auto_sample[2]                                      ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; auto_sample[2]                                      ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; auto_sample[3]                                      ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; auto_sample[3]                                      ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; auto_sample[4]                                      ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; auto_sample[4]                                      ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; auto_sample[5]                                      ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; auto_sample[5]                                      ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; auto_sample[6]                                      ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; auto_sample[6]                                      ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; on                                                  ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; on                                                  ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; rst                                                 ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; rst                                                 ;
; 12.500 ; 12.500       ; 0.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; ADC0_instant|SPI_CLK|clk                            ;
; 12.500 ; 12.500       ; 0.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; ADC0_instant|SPI_CLK|clk                            ;
; 12.500 ; 12.500       ; 0.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; CLKPLL_inst|altpll_component|_clk0~clkctrl|inclk[0] ;
; 12.500 ; 12.500       ; 0.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; CLKPLL_inst|altpll_component|_clk0~clkctrl|inclk[0] ;
; 12.500 ; 12.500       ; 0.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; CLKPLL_inst|altpll_component|_clk0~clkctrl|outclk   ;
; 12.500 ; 12.500       ; 0.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; CLKPLL_inst|altpll_component|_clk0~clkctrl|outclk   ;
; 12.500 ; 12.500       ; 0.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; auto_sample[0]|clk                                  ;
; 12.500 ; 12.500       ; 0.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; auto_sample[0]|clk                                  ;
; 12.500 ; 12.500       ; 0.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; auto_sample[1]|clk                                  ;
; 12.500 ; 12.500       ; 0.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; auto_sample[1]|clk                                  ;
; 12.500 ; 12.500       ; 0.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; auto_sample[2]|clk                                  ;
; 12.500 ; 12.500       ; 0.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; auto_sample[2]|clk                                  ;
; 12.500 ; 12.500       ; 0.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; auto_sample[3]|clk                                  ;
; 12.500 ; 12.500       ; 0.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; auto_sample[3]|clk                                  ;
; 12.500 ; 12.500       ; 0.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; auto_sample[4]|clk                                  ;
; 12.500 ; 12.500       ; 0.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; auto_sample[4]|clk                                  ;
; 12.500 ; 12.500       ; 0.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; auto_sample[5]|clk                                  ;
; 12.500 ; 12.500       ; 0.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; auto_sample[5]|clk                                  ;
; 12.500 ; 12.500       ; 0.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; auto_sample[6]|clk                                  ;
; 12.500 ; 12.500       ; 0.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; auto_sample[6]|clk                                  ;
; 12.500 ; 12.500       ; 0.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; on|clk                                              ;
; 12.500 ; 12.500       ; 0.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; on|clk                                              ;
; 12.500 ; 12.500       ; 0.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; rst|clk                                             ;
; 12.500 ; 12.500       ; 0.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; rst|clk                                             ;
+--------+--------------+----------------+------------------+-----------------------------------------+------------+-----------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                             ;
+------------+-------------------------------------+-------+-------+------------+-----------------------------------------+
; Data Port  ; Clock Port                          ; Rise  ; Fall  ; Clock Edge ; Clock Reference                         ;
+------------+-------------------------------------+-------+-------+------------+-----------------------------------------+
; iKEY[*]    ; iCLK_50                             ; 8.238 ; 8.238 ; Rise       ; CLKPLL_inst|altpll_component|pll|clk[0] ;
;  iKEY[0]   ; iCLK_50                             ; 8.238 ; 8.238 ; Rise       ; CLKPLL_inst|altpll_component|pll|clk[0] ;
; iSW[*]     ; iCLK_50                             ; 6.094 ; 6.094 ; Rise       ; CLKPLL_inst|altpll_component|pll|clk[0] ;
;  iSW[9]    ; iCLK_50                             ; 6.094 ; 6.094 ; Rise       ; CLKPLL_inst|altpll_component|pll|clk[0] ;
; GPIO_0[*]  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 6.300 ; 6.300 ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  GPIO_0[0] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 6.300 ; 6.300 ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
; iSW[*]     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 4.770 ; 4.770 ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  iSW[0]    ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 4.760 ; 4.760 ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  iSW[1]    ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 4.770 ; 4.770 ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
+------------+-------------------------------------+-------+-------+------------+-----------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                ;
+------------+-------------------------------------+--------+--------+------------+-----------------------------------------+
; Data Port  ; Clock Port                          ; Rise   ; Fall   ; Clock Edge ; Clock Reference                         ;
+------------+-------------------------------------+--------+--------+------------+-----------------------------------------+
; iKEY[*]    ; iCLK_50                             ; -8.008 ; -8.008 ; Rise       ; CLKPLL_inst|altpll_component|pll|clk[0] ;
;  iKEY[0]   ; iCLK_50                             ; -8.008 ; -8.008 ; Rise       ; CLKPLL_inst|altpll_component|pll|clk[0] ;
; iSW[*]     ; iCLK_50                             ; -5.864 ; -5.864 ; Rise       ; CLKPLL_inst|altpll_component|pll|clk[0] ;
;  iSW[9]    ; iCLK_50                             ; -5.864 ; -5.864 ; Rise       ; CLKPLL_inst|altpll_component|pll|clk[0] ;
; GPIO_0[*]  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; -6.070 ; -6.070 ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  GPIO_0[0] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; -6.070 ; -6.070 ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
; iSW[*]     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; -4.530 ; -4.530 ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  iSW[0]    ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; -4.530 ; -4.530 ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  iSW[1]    ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; -4.540 ; -4.540 ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
+------------+-------------------------------------+--------+--------+------------+-----------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                      ;
+-------------+-------------------------------------+--------+--------+------------+-----------------------------------------+
; Data Port   ; Clock Port                          ; Rise   ; Fall   ; Clock Edge ; Clock Reference                         ;
+-------------+-------------------------------------+--------+--------+------------+-----------------------------------------+
; oLEDG[*]    ; iCLK_50                             ; 5.746  ; 5.746  ; Rise       ; CLKPLL_inst|altpll_component|pll|clk[0] ;
;  oLEDG[7]   ; iCLK_50                             ; 5.188  ; 5.188  ; Rise       ; CLKPLL_inst|altpll_component|pll|clk[0] ;
;  oLEDG[8]   ; iCLK_50                             ; 5.746  ; 5.746  ; Rise       ; CLKPLL_inst|altpll_component|pll|clk[0] ;
; GPIO_0[*]   ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 10.631 ; 10.631 ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  GPIO_0[1]  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 8.688  ; 8.688  ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  GPIO_0[3]  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 4.775  ;        ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  GPIO_0[5]  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 10.631 ; 10.631 ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
; oHEX0_D[*]  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 9.603  ; 9.603  ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  oHEX0_D[0] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 9.603  ; 9.603  ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  oHEX0_D[1] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 8.065  ; 8.065  ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  oHEX0_D[2] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 8.266  ; 8.266  ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  oHEX0_D[3] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 8.783  ; 8.783  ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  oHEX0_D[4] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 8.459  ; 8.459  ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  oHEX0_D[5] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 8.473  ; 8.473  ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  oHEX0_D[6] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 8.014  ; 8.014  ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
; oHEX1_D[*]  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 8.776  ; 8.776  ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  oHEX1_D[0] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 7.534  ; 7.534  ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  oHEX1_D[1] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 7.803  ; 7.803  ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  oHEX1_D[2] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 8.287  ; 8.287  ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  oHEX1_D[3] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 8.289  ; 8.289  ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  oHEX1_D[4] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 8.542  ; 8.542  ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  oHEX1_D[5] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 8.776  ; 8.776  ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  oHEX1_D[6] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 8.475  ; 8.475  ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
; oHEX2_D[*]  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 9.645  ; 9.645  ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  oHEX2_D[0] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 9.173  ; 9.173  ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  oHEX2_D[1] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 9.407  ; 9.407  ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  oHEX2_D[2] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 8.704  ; 8.704  ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  oHEX2_D[3] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 9.645  ; 9.645  ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  oHEX2_D[4] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 9.169  ; 9.169  ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  oHEX2_D[5] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 9.141  ; 9.141  ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  oHEX2_D[6] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 9.210  ; 9.210  ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
; oHEX3_D[*]  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 11.804 ; 11.804 ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  oHEX3_D[0] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 10.658 ; 10.658 ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  oHEX3_D[1] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 10.907 ; 10.907 ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  oHEX3_D[2] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 9.940  ; 9.940  ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  oHEX3_D[3] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 9.353  ; 9.353  ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  oHEX3_D[4] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 11.804 ; 11.804 ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  oHEX3_D[5] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 11.753 ; 11.753 ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  oHEX3_D[6] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 10.545 ; 10.545 ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
; oLEDG[*]    ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 10.274 ; 10.274 ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  oLEDG[0]   ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 10.274 ; 10.274 ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
; GPIO_0[*]   ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ;        ; 4.775  ; Fall       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  GPIO_0[3]  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ;        ; 4.775  ; Fall       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
+-------------+-------------------------------------+--------+--------+------------+-----------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                              ;
+-------------+-------------------------------------+--------+--------+------------+-----------------------------------------+
; Data Port   ; Clock Port                          ; Rise   ; Fall   ; Clock Edge ; Clock Reference                         ;
+-------------+-------------------------------------+--------+--------+------------+-----------------------------------------+
; oLEDG[*]    ; iCLK_50                             ; 5.188  ; 5.188  ; Rise       ; CLKPLL_inst|altpll_component|pll|clk[0] ;
;  oLEDG[7]   ; iCLK_50                             ; 5.188  ; 5.188  ; Rise       ; CLKPLL_inst|altpll_component|pll|clk[0] ;
;  oLEDG[8]   ; iCLK_50                             ; 5.531  ; 5.531  ; Rise       ; CLKPLL_inst|altpll_component|pll|clk[0] ;
; GPIO_0[*]   ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 4.775  ; 8.688  ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  GPIO_0[1]  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 8.688  ; 8.688  ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  GPIO_0[3]  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 4.775  ;        ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  GPIO_0[5]  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 10.631 ; 10.631 ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
; oHEX0_D[*]  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 7.554  ; 7.554  ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  oHEX0_D[0] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 9.520  ; 9.520  ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  oHEX0_D[1] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 7.944  ; 7.944  ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  oHEX0_D[2] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 8.168  ; 8.168  ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  oHEX0_D[3] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 8.344  ; 8.344  ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  oHEX0_D[4] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 8.376  ; 8.376  ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  oHEX0_D[5] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 8.046  ; 8.046  ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  oHEX0_D[6] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 7.554  ; 7.554  ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
; oHEX1_D[*]  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 7.244  ; 7.244  ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  oHEX1_D[0] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 7.244  ; 7.244  ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  oHEX1_D[1] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 7.496  ; 7.496  ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  oHEX1_D[2] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 7.979  ; 7.979  ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  oHEX1_D[3] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 7.984  ; 7.984  ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  oHEX1_D[4] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 8.234  ; 8.234  ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  oHEX1_D[5] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 8.469  ; 8.469  ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  oHEX1_D[6] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 8.167  ; 8.167  ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
; oHEX2_D[*]  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 8.416  ; 8.416  ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  oHEX2_D[0] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 8.849  ; 8.849  ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  oHEX2_D[1] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 9.085  ; 9.085  ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  oHEX2_D[2] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 8.416  ; 8.416  ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  oHEX2_D[3] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 9.335  ; 9.335  ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  oHEX2_D[4] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 8.847  ; 8.847  ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  oHEX2_D[5] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 8.860  ; 8.860  ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  oHEX2_D[6] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 8.901  ; 8.901  ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
; oHEX3_D[*]  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 9.049  ; 9.049  ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  oHEX3_D[0] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 10.370 ; 10.370 ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  oHEX3_D[1] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 10.615 ; 10.615 ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  oHEX3_D[2] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 9.637  ; 9.637  ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  oHEX3_D[3] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 9.049  ; 9.049  ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  oHEX3_D[4] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 11.513 ; 11.513 ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  oHEX3_D[5] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 11.452 ; 11.452 ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  oHEX3_D[6] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 10.252 ; 10.252 ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
; oLEDG[*]    ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 10.274 ; 10.274 ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  oLEDG[0]   ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 10.274 ; 10.274 ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
; GPIO_0[*]   ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ;        ; 4.775  ; Fall       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  GPIO_0[3]  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ;        ; 4.775  ; Fall       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
+-------------+-------------------------------------+--------+--------+------------+-----------------------------------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; iSW[0]     ; oHEX4_D[0]  ; 12.352 ;        ;        ; 12.352 ;
; iSW[0]     ; oHEX4_D[2]  ;        ; 12.077 ; 12.077 ;        ;
; iSW[0]     ; oHEX4_D[3]  ; 12.254 ;        ;        ; 12.254 ;
; iSW[0]     ; oHEX4_D[4]  ; 11.057 ;        ;        ; 11.057 ;
; iSW[0]     ; oHEX4_D[5]  ; 12.365 ;        ;        ; 12.365 ;
; iSW[1]     ; oHEX4_D[0]  ;        ; 11.963 ; 11.963 ;        ;
; iSW[1]     ; oHEX4_D[2]  ; 11.695 ;        ;        ; 11.695 ;
; iSW[1]     ; oHEX4_D[3]  ;        ; 11.865 ; 11.865 ;        ;
; iSW[1]     ; oHEX4_D[5]  ; 12.009 ;        ;        ; 12.009 ;
; iSW[1]     ; oHEX4_D[6]  ;        ; 11.061 ; 11.061 ;        ;
; iSW[15]    ; oHEX6_D[0]  ; 9.657  ; 9.657  ; 9.657  ; 9.657  ;
; iSW[15]    ; oHEX6_D[1]  ; 9.968  ; 9.968  ; 9.968  ; 9.968  ;
; iSW[15]    ; oHEX6_D[2]  ;        ; 9.935  ; 9.935  ;        ;
; iSW[15]    ; oHEX6_D[3]  ; 9.953  ; 9.953  ; 9.953  ; 9.953  ;
; iSW[15]    ; oHEX6_D[4]  ; 9.651  ;        ;        ; 9.651  ;
; iSW[15]    ; oHEX6_D[5]  ; 9.947  ;        ;        ; 9.947  ;
; iSW[15]    ; oHEX6_D[6]  ; 9.842  ;        ;        ; 9.842  ;
; iSW[16]    ; oHEX6_D[0]  ;        ; 8.887  ; 8.887  ;        ;
; iSW[16]    ; oHEX6_D[1]  ; 9.199  ; 9.199  ; 9.199  ; 9.199  ;
; iSW[16]    ; oHEX6_D[2]  ; 9.167  ;        ;        ; 9.167  ;
; iSW[16]    ; oHEX6_D[3]  ; 9.184  ; 9.184  ; 9.184  ; 9.184  ;
; iSW[16]    ; oHEX6_D[4]  ;        ; 8.912  ; 8.912  ;        ;
; iSW[16]    ; oHEX6_D[5]  ; 9.182  ;        ;        ; 9.182  ;
; iSW[16]    ; oHEX6_D[6]  ; 9.074  ; 9.074  ; 9.074  ; 9.074  ;
; iSW[17]    ; oHEX6_D[0]  ; 9.165  ; 9.165  ; 9.165  ; 9.165  ;
; iSW[17]    ; oHEX6_D[1]  ; 9.474  ;        ;        ; 9.474  ;
; iSW[17]    ; oHEX6_D[2]  ;        ; 9.396  ; 9.396  ;        ;
; iSW[17]    ; oHEX6_D[3]  ; 9.460  ; 9.460  ; 9.460  ; 9.460  ;
; iSW[17]    ; oHEX6_D[4]  ; 9.188  ;        ;        ; 9.188  ;
; iSW[17]    ; oHEX6_D[5]  ;        ; 9.430  ; 9.430  ;        ;
; iSW[17]    ; oHEX6_D[6]  ; 9.327  ; 9.327  ; 9.327  ; 9.327  ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; iSW[0]     ; oHEX4_D[0]  ; 12.352 ;        ;        ; 12.352 ;
; iSW[0]     ; oHEX4_D[2]  ;        ; 12.077 ; 12.077 ;        ;
; iSW[0]     ; oHEX4_D[3]  ; 12.254 ;        ;        ; 12.254 ;
; iSW[0]     ; oHEX4_D[4]  ; 11.057 ;        ;        ; 11.057 ;
; iSW[0]     ; oHEX4_D[5]  ; 12.365 ;        ;        ; 12.365 ;
; iSW[1]     ; oHEX4_D[0]  ;        ; 11.963 ; 11.963 ;        ;
; iSW[1]     ; oHEX4_D[2]  ; 11.695 ;        ;        ; 11.695 ;
; iSW[1]     ; oHEX4_D[3]  ;        ; 11.865 ; 11.865 ;        ;
; iSW[1]     ; oHEX4_D[5]  ; 12.009 ;        ;        ; 12.009 ;
; iSW[1]     ; oHEX4_D[6]  ;        ; 11.061 ; 11.061 ;        ;
; iSW[15]    ; oHEX6_D[0]  ; 9.657  ; 9.657  ; 9.657  ; 9.657  ;
; iSW[15]    ; oHEX6_D[1]  ; 9.968  ; 9.968  ; 9.968  ; 9.968  ;
; iSW[15]    ; oHEX6_D[2]  ;        ; 9.935  ; 9.935  ;        ;
; iSW[15]    ; oHEX6_D[3]  ; 9.953  ; 9.953  ; 9.953  ; 9.953  ;
; iSW[15]    ; oHEX6_D[4]  ; 9.651  ;        ;        ; 9.651  ;
; iSW[15]    ; oHEX6_D[5]  ; 9.947  ;        ;        ; 9.947  ;
; iSW[15]    ; oHEX6_D[6]  ; 9.842  ;        ;        ; 9.842  ;
; iSW[16]    ; oHEX6_D[0]  ;        ; 8.887  ; 8.887  ;        ;
; iSW[16]    ; oHEX6_D[1]  ; 9.199  ; 9.199  ; 9.199  ; 9.199  ;
; iSW[16]    ; oHEX6_D[2]  ; 9.167  ;        ;        ; 9.167  ;
; iSW[16]    ; oHEX6_D[3]  ; 9.184  ; 9.184  ; 9.184  ; 9.184  ;
; iSW[16]    ; oHEX6_D[4]  ;        ; 8.912  ; 8.912  ;        ;
; iSW[16]    ; oHEX6_D[5]  ; 9.182  ;        ;        ; 9.182  ;
; iSW[16]    ; oHEX6_D[6]  ; 9.074  ; 9.074  ; 9.074  ; 9.074  ;
; iSW[17]    ; oHEX6_D[0]  ; 9.165  ; 9.165  ; 9.165  ; 9.165  ;
; iSW[17]    ; oHEX6_D[1]  ; 9.474  ;        ;        ; 9.474  ;
; iSW[17]    ; oHEX6_D[2]  ;        ; 9.396  ; 9.396  ;        ;
; iSW[17]    ; oHEX6_D[3]  ; 9.460  ; 9.460  ; 9.460  ; 9.460  ;
; iSW[17]    ; oHEX6_D[4]  ; 9.188  ;        ;        ; 9.188  ;
; iSW[17]    ; oHEX6_D[5]  ;        ; 9.430  ; 9.430  ;        ;
; iSW[17]    ; oHEX6_D[6]  ; 9.327  ; 9.327  ; 9.327  ; 9.327  ;
+------------+-------------+--------+--------+--------+--------+


+------------------------------------------------------------------+
; Fast Model Setup Summary                                         ;
+-----------------------------------------+--------+---------------+
; Clock                                   ; Slack  ; End Point TNS ;
+-----------------------------------------+--------+---------------+
; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; -0.129 ; -1.075        ;
; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.410  ; 0.000         ;
+-----------------------------------------+--------+---------------+


+------------------------------------------------------------------+
; Fast Model Hold Summary                                          ;
+-----------------------------------------+--------+---------------+
; Clock                                   ; Slack  ; End Point TNS ;
+-----------------------------------------+--------+---------------+
; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; -0.375 ; -0.375        ;
; CLKPLL_inst|altpll_component|pll|clk[0] ; -0.030 ; -0.030        ;
+-----------------------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+------------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                           ;
+-----------------------------------------+--------+---------------+
; Clock                                   ; Slack  ; End Point TNS ;
+-----------------------------------------+--------+---------------+
; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; -0.500 ; -54.000       ;
; iCLK_50                                 ; 10.000 ; 0.000         ;
; CLKPLL_inst|altpll_component|pll|clk[0] ; 11.500 ; 0.000         ;
+-----------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'SPI_MASTER_ADC:ADC0_instant|SPI_CLK'                                                                                                                                                               ;
+--------+-----------------------------------------+-----------------------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                                       ; Launch Clock                        ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+-----------------------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; -0.129 ; SPI_MASTER_ADC:ADC0_instant|icounter[5] ; SPI_MASTER_ADC:ADC0_instant|data_in_final[12] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; -0.003     ; 1.158      ;
; -0.129 ; SPI_MASTER_ADC:ADC0_instant|icounter[5] ; SPI_MASTER_ADC:ADC0_instant|data_in[13]       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; -0.003     ; 1.158      ;
; -0.129 ; SPI_MASTER_ADC:ADC0_instant|icounter[5] ; SPI_MASTER_ADC:ADC0_instant|data_in_final[13] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; -0.003     ; 1.158      ;
; -0.129 ; SPI_MASTER_ADC:ADC0_instant|icounter[5] ; SPI_MASTER_ADC:ADC0_instant|data_in[14]       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; -0.003     ; 1.158      ;
; -0.129 ; SPI_MASTER_ADC:ADC0_instant|icounter[5] ; SPI_MASTER_ADC:ADC0_instant|data_in_final[14] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; -0.003     ; 1.158      ;
; -0.078 ; SPI_MASTER_ADC:ADC0_instant|CSbar       ; SPI_MASTER_ADC:ADC0_instant|data_in_final[12] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; -0.003     ; 1.107      ;
; -0.078 ; SPI_MASTER_ADC:ADC0_instant|CSbar       ; SPI_MASTER_ADC:ADC0_instant|data_in[13]       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; -0.003     ; 1.107      ;
; -0.078 ; SPI_MASTER_ADC:ADC0_instant|CSbar       ; SPI_MASTER_ADC:ADC0_instant|data_in_final[13] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; -0.003     ; 1.107      ;
; -0.078 ; SPI_MASTER_ADC:ADC0_instant|CSbar       ; SPI_MASTER_ADC:ADC0_instant|data_in[14]       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; -0.003     ; 1.107      ;
; -0.078 ; SPI_MASTER_ADC:ADC0_instant|CSbar       ; SPI_MASTER_ADC:ADC0_instant|data_in_final[14] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; -0.003     ; 1.107      ;
; -0.054 ; SPI_MASTER_ADC:ADC0_instant|icounter[4] ; SPI_MASTER_ADC:ADC0_instant|data_in_final[12] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; -0.003     ; 1.083      ;
; -0.054 ; SPI_MASTER_ADC:ADC0_instant|icounter[4] ; SPI_MASTER_ADC:ADC0_instant|data_in[13]       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; -0.003     ; 1.083      ;
; -0.054 ; SPI_MASTER_ADC:ADC0_instant|icounter[4] ; SPI_MASTER_ADC:ADC0_instant|data_in_final[13] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; -0.003     ; 1.083      ;
; -0.054 ; SPI_MASTER_ADC:ADC0_instant|icounter[4] ; SPI_MASTER_ADC:ADC0_instant|data_in[14]       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; -0.003     ; 1.083      ;
; -0.054 ; SPI_MASTER_ADC:ADC0_instant|icounter[4] ; SPI_MASTER_ADC:ADC0_instant|data_in_final[14] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; -0.003     ; 1.083      ;
; -0.027 ; SPI_MASTER_ADC:ADC0_instant|icounter[5] ; SPI_MASTER_ADC:ADC0_instant|data_in_final[1]  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; -0.001     ; 1.058      ;
; -0.027 ; SPI_MASTER_ADC:ADC0_instant|icounter[5] ; SPI_MASTER_ADC:ADC0_instant|data_in_final[0]  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; -0.001     ; 1.058      ;
; -0.027 ; SPI_MASTER_ADC:ADC0_instant|icounter[5] ; SPI_MASTER_ADC:ADC0_instant|data_in_final[2]  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; -0.001     ; 1.058      ;
; -0.027 ; SPI_MASTER_ADC:ADC0_instant|icounter[5] ; SPI_MASTER_ADC:ADC0_instant|data_in_final[3]  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; -0.001     ; 1.058      ;
; -0.027 ; SPI_MASTER_ADC:ADC0_instant|icounter[5] ; SPI_MASTER_ADC:ADC0_instant|data_in_final[4]  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; -0.001     ; 1.058      ;
; -0.027 ; SPI_MASTER_ADC:ADC0_instant|icounter[5] ; SPI_MASTER_ADC:ADC0_instant|data_in_final[5]  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; -0.001     ; 1.058      ;
; -0.027 ; SPI_MASTER_ADC:ADC0_instant|icounter[5] ; SPI_MASTER_ADC:ADC0_instant|data_in_final[6]  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; -0.001     ; 1.058      ;
; -0.027 ; SPI_MASTER_ADC:ADC0_instant|icounter[5] ; SPI_MASTER_ADC:ADC0_instant|data_in_final[7]  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; -0.001     ; 1.058      ;
; -0.027 ; SPI_MASTER_ADC:ADC0_instant|icounter[5] ; SPI_MASTER_ADC:ADC0_instant|data_in_final[8]  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; -0.001     ; 1.058      ;
; -0.027 ; SPI_MASTER_ADC:ADC0_instant|icounter[5] ; SPI_MASTER_ADC:ADC0_instant|data_in_final[9]  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; -0.001     ; 1.058      ;
; -0.027 ; SPI_MASTER_ADC:ADC0_instant|icounter[5] ; SPI_MASTER_ADC:ADC0_instant|data_in_final[10] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; -0.001     ; 1.058      ;
; -0.027 ; SPI_MASTER_ADC:ADC0_instant|icounter[5] ; SPI_MASTER_ADC:ADC0_instant|data_in_final[11] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; -0.001     ; 1.058      ;
; -0.026 ; SPI_MASTER_ADC:ADC0_instant|icounter[5] ; SPI_MASTER_ADC:ADC0_instant|icounter[0]       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; -0.001     ; 1.057      ;
; -0.026 ; SPI_MASTER_ADC:ADC0_instant|icounter[5] ; SPI_MASTER_ADC:ADC0_instant|icounter[1]       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; -0.001     ; 1.057      ;
; -0.026 ; SPI_MASTER_ADC:ADC0_instant|icounter[5] ; SPI_MASTER_ADC:ADC0_instant|icounter[2]       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; -0.001     ; 1.057      ;
; -0.026 ; SPI_MASTER_ADC:ADC0_instant|icounter[5] ; SPI_MASTER_ADC:ADC0_instant|icounter[3]       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; -0.001     ; 1.057      ;
; -0.002 ; SPI_MASTER_ADC:ADC0_instant|icounter[0] ; SPI_MASTER_ADC:ADC0_instant|icounter[5]       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; 0.001      ; 1.035      ;
; 0.024  ; SPI_MASTER_ADC:ADC0_instant|CSbar       ; SPI_MASTER_ADC:ADC0_instant|data_in_final[1]  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; -0.001     ; 1.007      ;
; 0.024  ; SPI_MASTER_ADC:ADC0_instant|CSbar       ; SPI_MASTER_ADC:ADC0_instant|data_in_final[0]  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; -0.001     ; 1.007      ;
; 0.024  ; SPI_MASTER_ADC:ADC0_instant|CSbar       ; SPI_MASTER_ADC:ADC0_instant|data_in_final[2]  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; -0.001     ; 1.007      ;
; 0.024  ; SPI_MASTER_ADC:ADC0_instant|CSbar       ; SPI_MASTER_ADC:ADC0_instant|data_in_final[3]  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; -0.001     ; 1.007      ;
; 0.024  ; SPI_MASTER_ADC:ADC0_instant|CSbar       ; SPI_MASTER_ADC:ADC0_instant|data_in_final[4]  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; -0.001     ; 1.007      ;
; 0.024  ; SPI_MASTER_ADC:ADC0_instant|CSbar       ; SPI_MASTER_ADC:ADC0_instant|data_in_final[5]  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; -0.001     ; 1.007      ;
; 0.024  ; SPI_MASTER_ADC:ADC0_instant|CSbar       ; SPI_MASTER_ADC:ADC0_instant|data_in_final[6]  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; -0.001     ; 1.007      ;
; 0.024  ; SPI_MASTER_ADC:ADC0_instant|CSbar       ; SPI_MASTER_ADC:ADC0_instant|data_in_final[7]  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; -0.001     ; 1.007      ;
; 0.024  ; SPI_MASTER_ADC:ADC0_instant|CSbar       ; SPI_MASTER_ADC:ADC0_instant|data_in_final[8]  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; -0.001     ; 1.007      ;
; 0.024  ; SPI_MASTER_ADC:ADC0_instant|CSbar       ; SPI_MASTER_ADC:ADC0_instant|data_in_final[9]  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; -0.001     ; 1.007      ;
; 0.024  ; SPI_MASTER_ADC:ADC0_instant|CSbar       ; SPI_MASTER_ADC:ADC0_instant|data_in_final[10] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; -0.001     ; 1.007      ;
; 0.024  ; SPI_MASTER_ADC:ADC0_instant|CSbar       ; SPI_MASTER_ADC:ADC0_instant|data_in_final[11] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; -0.001     ; 1.007      ;
; 0.025  ; SPI_MASTER_ADC:ADC0_instant|CSbar       ; SPI_MASTER_ADC:ADC0_instant|icounter[0]       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; -0.001     ; 1.006      ;
; 0.025  ; SPI_MASTER_ADC:ADC0_instant|CSbar       ; SPI_MASTER_ADC:ADC0_instant|icounter[1]       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; -0.001     ; 1.006      ;
; 0.025  ; SPI_MASTER_ADC:ADC0_instant|CSbar       ; SPI_MASTER_ADC:ADC0_instant|icounter[2]       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; -0.001     ; 1.006      ;
; 0.025  ; SPI_MASTER_ADC:ADC0_instant|CSbar       ; SPI_MASTER_ADC:ADC0_instant|icounter[3]       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; -0.001     ; 1.006      ;
; 0.034  ; SPI_MASTER_ADC:ADC0_instant|icounter[1] ; SPI_MASTER_ADC:ADC0_instant|icounter[5]       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; 0.001      ; 0.999      ;
; 0.035  ; SPI_MASTER_ADC:ADC0_instant|icounter[0] ; SPI_MASTER_ADC:ADC0_instant|icounter[4]       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; 0.001      ; 0.998      ;
; 0.035  ; SPI_MASTER_ADC:ADC0_instant|icounter[4] ; SPI_MASTER_ADC:ADC0_instant|icounter[5]       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; 0.000      ; 0.997      ;
; 0.048  ; SPI_MASTER_ADC:ADC0_instant|icounter[4] ; SPI_MASTER_ADC:ADC0_instant|data_in_final[1]  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; -0.001     ; 0.983      ;
; 0.048  ; SPI_MASTER_ADC:ADC0_instant|icounter[4] ; SPI_MASTER_ADC:ADC0_instant|data_in_final[0]  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; -0.001     ; 0.983      ;
; 0.048  ; SPI_MASTER_ADC:ADC0_instant|icounter[4] ; SPI_MASTER_ADC:ADC0_instant|data_in_final[2]  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; -0.001     ; 0.983      ;
; 0.048  ; SPI_MASTER_ADC:ADC0_instant|icounter[4] ; SPI_MASTER_ADC:ADC0_instant|data_in_final[3]  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; -0.001     ; 0.983      ;
; 0.048  ; SPI_MASTER_ADC:ADC0_instant|icounter[4] ; SPI_MASTER_ADC:ADC0_instant|data_in_final[4]  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; -0.001     ; 0.983      ;
; 0.048  ; SPI_MASTER_ADC:ADC0_instant|icounter[4] ; SPI_MASTER_ADC:ADC0_instant|data_in_final[5]  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; -0.001     ; 0.983      ;
; 0.048  ; SPI_MASTER_ADC:ADC0_instant|icounter[4] ; SPI_MASTER_ADC:ADC0_instant|data_in_final[6]  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; -0.001     ; 0.983      ;
; 0.048  ; SPI_MASTER_ADC:ADC0_instant|icounter[4] ; SPI_MASTER_ADC:ADC0_instant|data_in_final[7]  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; -0.001     ; 0.983      ;
; 0.048  ; SPI_MASTER_ADC:ADC0_instant|icounter[4] ; SPI_MASTER_ADC:ADC0_instant|data_in_final[8]  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; -0.001     ; 0.983      ;
; 0.048  ; SPI_MASTER_ADC:ADC0_instant|icounter[4] ; SPI_MASTER_ADC:ADC0_instant|data_in_final[9]  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; -0.001     ; 0.983      ;
; 0.048  ; SPI_MASTER_ADC:ADC0_instant|icounter[4] ; SPI_MASTER_ADC:ADC0_instant|data_in_final[10] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; -0.001     ; 0.983      ;
; 0.048  ; SPI_MASTER_ADC:ADC0_instant|icounter[4] ; SPI_MASTER_ADC:ADC0_instant|data_in_final[11] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; -0.001     ; 0.983      ;
; 0.049  ; SPI_MASTER_ADC:ADC0_instant|icounter[4] ; SPI_MASTER_ADC:ADC0_instant|icounter[0]       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; -0.001     ; 0.982      ;
; 0.049  ; SPI_MASTER_ADC:ADC0_instant|icounter[4] ; SPI_MASTER_ADC:ADC0_instant|icounter[1]       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; -0.001     ; 0.982      ;
; 0.049  ; SPI_MASTER_ADC:ADC0_instant|icounter[4] ; SPI_MASTER_ADC:ADC0_instant|icounter[2]       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; -0.001     ; 0.982      ;
; 0.049  ; SPI_MASTER_ADC:ADC0_instant|icounter[4] ; SPI_MASTER_ADC:ADC0_instant|icounter[3]       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; -0.001     ; 0.982      ;
; 0.067  ; SPI_MASTER_ADC:ADC0_instant|icounter[2] ; SPI_MASTER_ADC:ADC0_instant|icounter[5]       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; 0.001      ; 0.966      ;
; 0.069  ; SPI_MASTER_ADC:ADC0_instant|icounter[5] ; SPI_MASTER_ADC:ADC0_instant|data_in[0]        ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; 0.000      ; 0.963      ;
; 0.069  ; SPI_MASTER_ADC:ADC0_instant|icounter[5] ; SPI_MASTER_ADC:ADC0_instant|data_in[1]        ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; 0.000      ; 0.963      ;
; 0.069  ; SPI_MASTER_ADC:ADC0_instant|icounter[5] ; SPI_MASTER_ADC:ADC0_instant|data_in[2]        ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; 0.000      ; 0.963      ;
; 0.069  ; SPI_MASTER_ADC:ADC0_instant|icounter[5] ; SPI_MASTER_ADC:ADC0_instant|data_in[3]        ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; 0.000      ; 0.963      ;
; 0.069  ; SPI_MASTER_ADC:ADC0_instant|icounter[5] ; SPI_MASTER_ADC:ADC0_instant|data_in[4]        ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; 0.000      ; 0.963      ;
; 0.069  ; SPI_MASTER_ADC:ADC0_instant|icounter[5] ; SPI_MASTER_ADC:ADC0_instant|data_in[5]        ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; 0.000      ; 0.963      ;
; 0.069  ; SPI_MASTER_ADC:ADC0_instant|icounter[5] ; SPI_MASTER_ADC:ADC0_instant|data_in[6]        ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; 0.000      ; 0.963      ;
; 0.069  ; SPI_MASTER_ADC:ADC0_instant|icounter[5] ; SPI_MASTER_ADC:ADC0_instant|data_in[7]        ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; 0.000      ; 0.963      ;
; 0.069  ; SPI_MASTER_ADC:ADC0_instant|icounter[5] ; SPI_MASTER_ADC:ADC0_instant|data_in[8]        ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; 0.000      ; 0.963      ;
; 0.069  ; SPI_MASTER_ADC:ADC0_instant|icounter[5] ; SPI_MASTER_ADC:ADC0_instant|data_in[9]        ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; 0.000      ; 0.963      ;
; 0.069  ; SPI_MASTER_ADC:ADC0_instant|icounter[5] ; SPI_MASTER_ADC:ADC0_instant|data_in[10]       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; 0.000      ; 0.963      ;
; 0.069  ; SPI_MASTER_ADC:ADC0_instant|icounter[5] ; SPI_MASTER_ADC:ADC0_instant|data_in[11]       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; 0.000      ; 0.963      ;
; 0.069  ; SPI_MASTER_ADC:ADC0_instant|icounter[5] ; SPI_MASTER_ADC:ADC0_instant|data_in[12]       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; 0.000      ; 0.963      ;
; 0.071  ; SPI_MASTER_ADC:ADC0_instant|icounter[0] ; SPI_MASTER_ADC:ADC0_instant|icounter[3]       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; 0.000      ; 0.961      ;
; 0.071  ; SPI_MASTER_ADC:ADC0_instant|icounter[1] ; SPI_MASTER_ADC:ADC0_instant|icounter[4]       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; 0.001      ; 0.962      ;
; 0.104  ; SPI_MASTER_ADC:ADC0_instant|icounter[2] ; SPI_MASTER_ADC:ADC0_instant|icounter[4]       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; 0.001      ; 0.929      ;
; 0.107  ; SPI_MASTER_ADC:ADC0_instant|icounter[3] ; SPI_MASTER_ADC:ADC0_instant|icounter[5]       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; 0.001      ; 0.926      ;
; 0.107  ; SPI_MASTER_ADC:ADC0_instant|icounter[1] ; SPI_MASTER_ADC:ADC0_instant|icounter[3]       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; 0.000      ; 0.925      ;
; 0.120  ; SPI_MASTER_ADC:ADC0_instant|CSbar       ; SPI_MASTER_ADC:ADC0_instant|data_in[0]        ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; 0.000      ; 0.912      ;
; 0.120  ; SPI_MASTER_ADC:ADC0_instant|CSbar       ; SPI_MASTER_ADC:ADC0_instant|data_in[1]        ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; 0.000      ; 0.912      ;
; 0.120  ; SPI_MASTER_ADC:ADC0_instant|CSbar       ; SPI_MASTER_ADC:ADC0_instant|data_in[2]        ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; 0.000      ; 0.912      ;
; 0.120  ; SPI_MASTER_ADC:ADC0_instant|CSbar       ; SPI_MASTER_ADC:ADC0_instant|data_in[3]        ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; 0.000      ; 0.912      ;
; 0.120  ; SPI_MASTER_ADC:ADC0_instant|CSbar       ; SPI_MASTER_ADC:ADC0_instant|data_in[4]        ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; 0.000      ; 0.912      ;
; 0.120  ; SPI_MASTER_ADC:ADC0_instant|CSbar       ; SPI_MASTER_ADC:ADC0_instant|data_in[5]        ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; 0.000      ; 0.912      ;
; 0.120  ; SPI_MASTER_ADC:ADC0_instant|CSbar       ; SPI_MASTER_ADC:ADC0_instant|data_in[6]        ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; 0.000      ; 0.912      ;
; 0.120  ; SPI_MASTER_ADC:ADC0_instant|CSbar       ; SPI_MASTER_ADC:ADC0_instant|data_in[7]        ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; 0.000      ; 0.912      ;
; 0.120  ; SPI_MASTER_ADC:ADC0_instant|CSbar       ; SPI_MASTER_ADC:ADC0_instant|data_in[8]        ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; 0.000      ; 0.912      ;
; 0.120  ; SPI_MASTER_ADC:ADC0_instant|CSbar       ; SPI_MASTER_ADC:ADC0_instant|data_in[9]        ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; 0.000      ; 0.912      ;
; 0.120  ; SPI_MASTER_ADC:ADC0_instant|CSbar       ; SPI_MASTER_ADC:ADC0_instant|data_in[10]       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; 0.000      ; 0.912      ;
; 0.120  ; SPI_MASTER_ADC:ADC0_instant|CSbar       ; SPI_MASTER_ADC:ADC0_instant|data_in[11]       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; 0.000      ; 0.912      ;
; 0.120  ; SPI_MASTER_ADC:ADC0_instant|CSbar       ; SPI_MASTER_ADC:ADC0_instant|data_in[12]       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; 0.000      ; 0.912      ;
; 0.140  ; SPI_MASTER_ADC:ADC0_instant|icounter[0] ; SPI_MASTER_ADC:ADC0_instant|icounter[1]       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 1.000        ; 0.000      ; 0.892      ;
+--------+-----------------------------------------+-----------------------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLKPLL_inst|altpll_component|pll|clk[0]'                                                                                                                                                     ;
+--------+-------------------------------------+-------------------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                             ; Launch Clock                            ; Latch Clock                             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+-------------------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+
; 0.410  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.500        ; 0.104      ; 0.367      ;
; 0.910  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; CLKPLL_inst|altpll_component|pll|clk[0] ; 1.000        ; 0.104      ; 0.367      ;
; 23.972 ; auto_sample[0]                      ; auto_sample[6]                      ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 1.060      ;
; 24.007 ; auto_sample[1]                      ; auto_sample[6]                      ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 1.025      ;
; 24.066 ; auto_sample[2]                      ; auto_sample[6]                      ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 0.966      ;
; 24.071 ; auto_sample[3]                      ; auto_sample[6]                      ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 0.961      ;
; 24.084 ; rst                                 ; auto_sample[0]                      ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 0.948      ;
; 24.084 ; rst                                 ; auto_sample[1]                      ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 0.948      ;
; 24.084 ; rst                                 ; auto_sample[2]                      ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 0.948      ;
; 24.084 ; rst                                 ; auto_sample[3]                      ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 0.948      ;
; 24.084 ; rst                                 ; auto_sample[4]                      ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 0.948      ;
; 24.084 ; rst                                 ; auto_sample[5]                      ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 0.948      ;
; 24.084 ; rst                                 ; auto_sample[6]                      ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 0.948      ;
; 24.137 ; auto_sample[5]                      ; auto_sample[6]                      ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 0.895      ;
; 24.169 ; auto_sample[0]                      ; auto_sample[5]                      ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 0.863      ;
; 24.181 ; on                                  ; auto_sample[0]                      ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 0.851      ;
; 24.181 ; on                                  ; auto_sample[1]                      ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 0.851      ;
; 24.181 ; on                                  ; auto_sample[2]                      ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 0.851      ;
; 24.181 ; on                                  ; auto_sample[3]                      ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 0.851      ;
; 24.181 ; on                                  ; auto_sample[4]                      ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 0.851      ;
; 24.181 ; on                                  ; auto_sample[5]                      ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 0.851      ;
; 24.181 ; on                                  ; auto_sample[6]                      ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 0.851      ;
; 24.189 ; auto_sample[4]                      ; auto_sample[6]                      ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 0.843      ;
; 24.204 ; auto_sample[0]                      ; auto_sample[4]                      ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 0.828      ;
; 24.204 ; auto_sample[1]                      ; auto_sample[5]                      ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 0.828      ;
; 24.239 ; auto_sample[0]                      ; auto_sample[3]                      ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 0.793      ;
; 24.239 ; auto_sample[1]                      ; auto_sample[4]                      ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 0.793      ;
; 24.263 ; auto_sample[2]                      ; auto_sample[5]                      ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 0.769      ;
; 24.268 ; auto_sample[3]                      ; auto_sample[5]                      ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 0.764      ;
; 24.274 ; auto_sample[1]                      ; auto_sample[3]                      ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 0.758      ;
; 24.298 ; auto_sample[2]                      ; auto_sample[4]                      ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 0.734      ;
; 24.303 ; auto_sample[3]                      ; auto_sample[4]                      ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 0.729      ;
; 24.333 ; auto_sample[0]                      ; auto_sample[2]                      ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 0.699      ;
; 24.333 ; auto_sample[2]                      ; auto_sample[3]                      ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 0.699      ;
; 24.349 ; auto_sample[6]                      ; auto_sample[6]                      ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 0.683      ;
; 24.368 ; auto_sample[0]                      ; auto_sample[1]                      ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 0.664      ;
; 24.368 ; auto_sample[1]                      ; auto_sample[2]                      ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 0.664      ;
; 24.386 ; auto_sample[4]                      ; auto_sample[5]                      ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 0.646      ;
; 24.437 ; auto_sample[5]                      ; auto_sample[5]                      ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 0.595      ;
; 24.441 ; auto_sample[3]                      ; auto_sample[3]                      ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 0.591      ;
; 24.508 ; auto_sample[0]                      ; auto_sample[0]                      ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 0.524      ;
; 24.508 ; auto_sample[1]                      ; auto_sample[1]                      ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 0.524      ;
; 24.524 ; auto_sample[4]                      ; auto_sample[4]                      ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 0.508      ;
; 24.526 ; auto_sample[2]                      ; auto_sample[2]                      ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 25.000       ; 0.000      ; 0.506      ;
+--------+-------------------------------------+-------------------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'SPI_MASTER_ADC:ADC0_instant|SPI_CLK'                                                                                                                                                                     ;
+--------+------------------------------------------+-----------------------------------------------+-----------------------------------------+-------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                       ; Launch Clock                            ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+-----------------------------------------------+-----------------------------------------+-------------------------------------+--------------+------------+------------+
; -0.375 ; on                                       ; SPI_MASTER_ADC:ADC0_instant|CSbar             ; CLKPLL_inst|altpll_component|pll|clk[0] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; 1.443      ; 1.220      ;
; -0.329 ; auto_sample[6]                           ; SPI_MASTER_ADC:ADC0_instant|CSbar             ; CLKPLL_inst|altpll_component|pll|clk[0] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; 1.443      ; 1.266      ;
; -0.261 ; rst                                      ; SPI_MASTER_ADC:ADC0_instant|CSbar             ; CLKPLL_inst|altpll_component|pll|clk[0] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; 1.443      ; 1.334      ;
; 0.215  ; SPI_MASTER_ADC:ADC0_instant|icounter[5]  ; SPI_MASTER_ADC:ADC0_instant|icounter[5]       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SPI_MASTER_ADC:ADC0_instant|icounter[4]  ; SPI_MASTER_ADC:ADC0_instant|icounter[4]       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.238  ; SPI_MASTER_ADC:ADC0_instant|data_out[7]  ; SPI_MASTER_ADC:ADC0_instant|data_out[8]       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; 0.000      ; 0.390      ;
; 0.238  ; SPI_MASTER_ADC:ADC0_instant|data_in[14]  ; SPI_MASTER_ADC:ADC0_instant|data_in_final[14] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; 0.000      ; 0.390      ;
; 0.240  ; SPI_MASTER_ADC:ADC0_instant|data_out[5]  ; SPI_MASTER_ADC:ADC0_instant|data_out[6]       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; 0.000      ; 0.392      ;
; 0.242  ; SPI_MASTER_ADC:ADC0_instant|data_in[8]   ; SPI_MASTER_ADC:ADC0_instant|data_in[9]        ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; 0.000      ; 0.394      ;
; 0.243  ; SPI_MASTER_ADC:ADC0_instant|data_out[3]  ; SPI_MASTER_ADC:ADC0_instant|data_out[4]       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; 0.000      ; 0.395      ;
; 0.243  ; SPI_MASTER_ADC:ADC0_instant|data_in[10]  ; SPI_MASTER_ADC:ADC0_instant|data_in[11]       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; 0.000      ; 0.395      ;
; 0.245  ; SPI_MASTER_ADC:ADC0_instant|data_out[1]  ; SPI_MASTER_ADC:ADC0_instant|data_out[2]       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; 0.000      ; 0.397      ;
; 0.262  ; SPI_MASTER_ADC:ADC0_instant|data_in[13]  ; SPI_MASTER_ADC:ADC0_instant|data_in[14]       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; 0.000      ; 0.414      ;
; 0.263  ; SPI_MASTER_ADC:ADC0_instant|data_in[13]  ; SPI_MASTER_ADC:ADC0_instant|data_in_final[13] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; 0.000      ; 0.415      ;
; 0.300  ; SPI_MASTER_ADC:ADC0_instant|icounter[4]  ; SPI_MASTER_ADC:ADC0_instant|data_out[0]       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; 0.000      ; 0.452      ;
; 0.316  ; SPI_MASTER_ADC:ADC0_instant|data_in[11]  ; SPI_MASTER_ADC:ADC0_instant|data_in[12]       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; 0.000      ; 0.468      ;
; 0.319  ; SPI_MASTER_ADC:ADC0_instant|data_in[1]   ; SPI_MASTER_ADC:ADC0_instant|data_in[2]        ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; 0.000      ; 0.471      ;
; 0.320  ; SPI_MASTER_ADC:ADC0_instant|data_in[5]   ; SPI_MASTER_ADC:ADC0_instant|data_in[6]        ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; 0.000      ; 0.472      ;
; 0.320  ; SPI_MASTER_ADC:ADC0_instant|data_in[7]   ; SPI_MASTER_ADC:ADC0_instant|data_in[8]        ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; 0.000      ; 0.472      ;
; 0.320  ; SPI_MASTER_ADC:ADC0_instant|data_out[11] ; SPI_MASTER_ADC:ADC0_instant|data_out[12]      ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; 0.000      ; 0.472      ;
; 0.324  ; SPI_MASTER_ADC:ADC0_instant|CSbar        ; SPI_MASTER_ADC:ADC0_instant|data_out[0]       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; 0.000      ; 0.476      ;
; 0.332  ; SPI_MASTER_ADC:ADC0_instant|CSbar        ; SPI_MASTER_ADC:ADC0_instant|data_out[15]      ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; 0.000      ; 0.484      ;
; 0.346  ; SPI_MASTER_ADC:ADC0_instant|data_out[12] ; SPI_MASTER_ADC:ADC0_instant|data_out[13]      ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; 0.000      ; 0.498      ;
; 0.348  ; SPI_MASTER_ADC:ADC0_instant|CSbar        ; SPI_MASTER_ADC:ADC0_instant|data_out[4]       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; 0.000      ; 0.500      ;
; 0.355  ; SPI_MASTER_ADC:ADC0_instant|CSbar        ; SPI_MASTER_ADC:ADC0_instant|data_out[2]       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; 0.000      ; 0.507      ;
; 0.358  ; SPI_MASTER_ADC:ADC0_instant|CSbar        ; SPI_MASTER_ADC:ADC0_instant|data_out[3]       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; 0.000      ; 0.510      ;
; 0.368  ; SPI_MASTER_ADC:ADC0_instant|icounter[4]  ; SPI_MASTER_ADC:ADC0_instant|icounter[5]       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; 0.000      ; 0.520      ;
; 0.369  ; SPI_MASTER_ADC:ADC0_instant|data_in[4]   ; SPI_MASTER_ADC:ADC0_instant|data_in[5]        ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; 0.000      ; 0.521      ;
; 0.370  ; SPI_MASTER_ADC:ADC0_instant|icounter[5]  ; SPI_MASTER_ADC:ADC0_instant|icounter[4]       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; 0.000      ; 0.522      ;
; 0.371  ; SPI_MASTER_ADC:ADC0_instant|data_in[9]   ; SPI_MASTER_ADC:ADC0_instant|data_in[10]       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; 0.000      ; 0.523      ;
; 0.374  ; SPI_MASTER_ADC:ADC0_instant|data_out[2]  ; SPI_MASTER_ADC:ADC0_instant|data_out[3]       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; 0.000      ; 0.526      ;
; 0.375  ; SPI_MASTER_ADC:ADC0_instant|data_out[6]  ; SPI_MASTER_ADC:ADC0_instant|data_out[7]       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; 0.000      ; 0.527      ;
; 0.375  ; SPI_MASTER_ADC:ADC0_instant|icounter[5]  ; SPI_MASTER_ADC:ADC0_instant|data_out[0]       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; 0.000      ; 0.527      ;
; 0.376  ; SPI_MASTER_ADC:ADC0_instant|data_in[0]   ; SPI_MASTER_ADC:ADC0_instant|data_in[1]        ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; 0.000      ; 0.528      ;
; 0.376  ; SPI_MASTER_ADC:ADC0_instant|data_out[9]  ; SPI_MASTER_ADC:ADC0_instant|data_out[10]      ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; 0.000      ; 0.528      ;
; 0.377  ; SPI_MASTER_ADC:ADC0_instant|data_out[13] ; SPI_MASTER_ADC:ADC0_instant|data_out[14]      ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; 0.000      ; 0.529      ;
; 0.387  ; SPI_MASTER_ADC:ADC0_instant|icounter[5]  ; SPI_MASTER_ADC:ADC0_instant|data_out[11]      ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; 0.000      ; 0.539      ;
; 0.389  ; SPI_MASTER_ADC:ADC0_instant|icounter[5]  ; SPI_MASTER_ADC:ADC0_instant|data_out[15]      ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; 0.000      ; 0.541      ;
; 0.397  ; SPI_MASTER_ADC:ADC0_instant|data_in[6]   ; SPI_MASTER_ADC:ADC0_instant|data_in[7]        ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; 0.000      ; 0.549      ;
; 0.399  ; SPI_MASTER_ADC:ADC0_instant|data_in[3]   ; SPI_MASTER_ADC:ADC0_instant|data_in[4]        ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; 0.000      ; 0.551      ;
; 0.400  ; SPI_MASTER_ADC:ADC0_instant|data_out[8]  ; SPI_MASTER_ADC:ADC0_instant|data_out[9]       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; 0.000      ; 0.552      ;
; 0.405  ; SPI_MASTER_ADC:ADC0_instant|data_in[2]   ; SPI_MASTER_ADC:ADC0_instant|data_in_final[2]  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; -0.001     ; 0.556      ;
; 0.411  ; SPI_MASTER_ADC:ADC0_instant|data_in[0]   ; SPI_MASTER_ADC:ADC0_instant|data_in_final[0]  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; -0.001     ; 0.562      ;
; 0.411  ; SPI_MASTER_ADC:ADC0_instant|data_in[4]   ; SPI_MASTER_ADC:ADC0_instant|data_in_final[4]  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; -0.001     ; 0.562      ;
; 0.413  ; SPI_MASTER_ADC:ADC0_instant|data_in[5]   ; SPI_MASTER_ADC:ADC0_instant|data_in_final[5]  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; -0.001     ; 0.564      ;
; 0.415  ; SPI_MASTER_ADC:ADC0_instant|data_in[1]   ; SPI_MASTER_ADC:ADC0_instant|data_in_final[1]  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; -0.001     ; 0.566      ;
; 0.415  ; SPI_MASTER_ADC:ADC0_instant|data_in[6]   ; SPI_MASTER_ADC:ADC0_instant|data_in_final[6]  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; -0.001     ; 0.566      ;
; 0.415  ; SPI_MASTER_ADC:ADC0_instant|CSbar        ; SPI_MASTER_ADC:ADC0_instant|data_out[9]       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; 0.000      ; 0.567      ;
; 0.416  ; SPI_MASTER_ADC:ADC0_instant|CSbar        ; SPI_MASTER_ADC:ADC0_instant|data_out[1]       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; 0.000      ; 0.568      ;
; 0.417  ; SPI_MASTER_ADC:ADC0_instant|data_in[3]   ; SPI_MASTER_ADC:ADC0_instant|data_in_final[3]  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; -0.001     ; 0.568      ;
; 0.419  ; SPI_MASTER_ADC:ADC0_instant|CSbar        ; SPI_MASTER_ADC:ADC0_instant|data_out[12]      ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; 0.000      ; 0.571      ;
; 0.419  ; SPI_MASTER_ADC:ADC0_instant|CSbar        ; SPI_MASTER_ADC:ADC0_instant|data_out[13]      ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; 0.000      ; 0.571      ;
; 0.420  ; SPI_MASTER_ADC:ADC0_instant|icounter[4]  ; SPI_MASTER_ADC:ADC0_instant|data_out[1]       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; 0.000      ; 0.572      ;
; 0.422  ; SPI_MASTER_ADC:ADC0_instant|CSbar        ; SPI_MASTER_ADC:ADC0_instant|data_out[11]      ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; 0.000      ; 0.574      ;
; 0.423  ; SPI_MASTER_ADC:ADC0_instant|CSbar        ; SPI_MASTER_ADC:ADC0_instant|data_out[5]       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; 0.000      ; 0.575      ;
; 0.423  ; SPI_MASTER_ADC:ADC0_instant|CSbar        ; SPI_MASTER_ADC:ADC0_instant|data_out[6]       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; 0.000      ; 0.575      ;
; 0.423  ; SPI_MASTER_ADC:ADC0_instant|data_out[4]  ; SPI_MASTER_ADC:ADC0_instant|data_out[5]       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; 0.000      ; 0.575      ;
; 0.424  ; SPI_MASTER_ADC:ADC0_instant|data_in[12]  ; SPI_MASTER_ADC:ADC0_instant|data_in_final[12] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; -0.003     ; 0.573      ;
; 0.425  ; SPI_MASTER_ADC:ADC0_instant|icounter[4]  ; SPI_MASTER_ADC:ADC0_instant|data_out[6]       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; 0.000      ; 0.577      ;
; 0.425  ; SPI_MASTER_ADC:ADC0_instant|icounter[4]  ; SPI_MASTER_ADC:ADC0_instant|data_out[5]       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; 0.000      ; 0.577      ;
; 0.427  ; SPI_MASTER_ADC:ADC0_instant|CSbar        ; SPI_MASTER_ADC:ADC0_instant|data_out[10]      ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; 0.000      ; 0.579      ;
; 0.427  ; SPI_MASTER_ADC:ADC0_instant|icounter[4]  ; SPI_MASTER_ADC:ADC0_instant|data_out[10]      ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; 0.000      ; 0.579      ;
; 0.429  ; SPI_MASTER_ADC:ADC0_instant|data_in[12]  ; SPI_MASTER_ADC:ADC0_instant|data_in[13]       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; -0.003     ; 0.578      ;
; 0.430  ; SPI_MASTER_ADC:ADC0_instant|CSbar        ; SPI_MASTER_ADC:ADC0_instant|data_out[14]      ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; 0.000      ; 0.582      ;
; 0.430  ; SPI_MASTER_ADC:ADC0_instant|icounter[4]  ; SPI_MASTER_ADC:ADC0_instant|data_out[14]      ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; 0.000      ; 0.582      ;
; 0.439  ; SPI_MASTER_ADC:ADC0_instant|icounter[4]  ; SPI_MASTER_ADC:ADC0_instant|FIN               ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; 0.001      ; 0.592      ;
; 0.453  ; SPI_MASTER_ADC:ADC0_instant|data_in[2]   ; SPI_MASTER_ADC:ADC0_instant|data_in[3]        ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; 0.000      ; 0.605      ;
; 0.468  ; SPI_MASTER_ADC:ADC0_instant|icounter[5]  ; SPI_MASTER_ADC:ADC0_instant|data_out[8]       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; 0.000      ; 0.620      ;
; 0.468  ; SPI_MASTER_ADC:ADC0_instant|icounter[5]  ; SPI_MASTER_ADC:ADC0_instant|data_out[6]       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; 0.000      ; 0.620      ;
; 0.468  ; SPI_MASTER_ADC:ADC0_instant|icounter[5]  ; SPI_MASTER_ADC:ADC0_instant|data_out[5]       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; 0.000      ; 0.620      ;
; 0.476  ; SPI_MASTER_ADC:ADC0_instant|data_out[14] ; SPI_MASTER_ADC:ADC0_instant|data_out[15]      ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; 0.000      ; 0.628      ;
; 0.478  ; SPI_MASTER_ADC:ADC0_instant|icounter[4]  ; SPI_MASTER_ADC:ADC0_instant|data_out[11]      ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; 0.000      ; 0.630      ;
; 0.478  ; SPI_MASTER_ADC:ADC0_instant|data_out[0]  ; SPI_MASTER_ADC:ADC0_instant|data_out[1]       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; 0.000      ; 0.630      ;
; 0.479  ; SPI_MASTER_ADC:ADC0_instant|icounter[4]  ; SPI_MASTER_ADC:ADC0_instant|data_out[7]       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; 0.000      ; 0.631      ;
; 0.486  ; SPI_MASTER_ADC:ADC0_instant|icounter[4]  ; SPI_MASTER_ADC:ADC0_instant|data_out[8]       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; 0.000      ; 0.638      ;
; 0.494  ; SPI_MASTER_ADC:ADC0_instant|CSbar        ; SPI_MASTER_ADC:ADC0_instant|icounter[2]       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; -0.001     ; 0.645      ;
; 0.494  ; SPI_MASTER_ADC:ADC0_instant|icounter[5]  ; SPI_MASTER_ADC:ADC0_instant|FIN               ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; 0.001      ; 0.647      ;
; 0.496  ; SPI_MASTER_ADC:ADC0_instant|CSbar        ; SPI_MASTER_ADC:ADC0_instant|icounter[0]       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; -0.001     ; 0.647      ;
; 0.500  ; SPI_MASTER_ADC:ADC0_instant|icounter[4]  ; SPI_MASTER_ADC:ADC0_instant|data_out[3]       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; 0.000      ; 0.652      ;
; 0.506  ; SPI_MASTER_ADC:ADC0_instant|data_in[7]   ; SPI_MASTER_ADC:ADC0_instant|data_in_final[7]  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; -0.001     ; 0.657      ;
; 0.506  ; SPI_MASTER_ADC:ADC0_instant|data_in[8]   ; SPI_MASTER_ADC:ADC0_instant|data_in_final[8]  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; -0.001     ; 0.657      ;
; 0.507  ; SPI_MASTER_ADC:ADC0_instant|data_in[11]  ; SPI_MASTER_ADC:ADC0_instant|data_in_final[11] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; -0.001     ; 0.658      ;
; 0.510  ; SPI_MASTER_ADC:ADC0_instant|icounter[5]  ; SPI_MASTER_ADC:ADC0_instant|data_out[3]       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; 0.000      ; 0.662      ;
; 0.510  ; SPI_MASTER_ADC:ADC0_instant|icounter[5]  ; SPI_MASTER_ADC:ADC0_instant|data_out[14]      ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; 0.000      ; 0.662      ;
; 0.511  ; SPI_MASTER_ADC:ADC0_instant|icounter[5]  ; SPI_MASTER_ADC:ADC0_instant|data_out[10]      ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; 0.000      ; 0.663      ;
; 0.513  ; SPI_MASTER_ADC:ADC0_instant|icounter[5]  ; SPI_MASTER_ADC:ADC0_instant|data_out[12]      ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; 0.000      ; 0.665      ;
; 0.513  ; SPI_MASTER_ADC:ADC0_instant|icounter[5]  ; SPI_MASTER_ADC:ADC0_instant|data_out[13]      ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; 0.000      ; 0.665      ;
; 0.513  ; SPI_MASTER_ADC:ADC0_instant|icounter[5]  ; SPI_MASTER_ADC:ADC0_instant|data_out[9]       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; 0.000      ; 0.665      ;
; 0.513  ; SPI_MASTER_ADC:ADC0_instant|icounter[5]  ; SPI_MASTER_ADC:ADC0_instant|data_out[1]       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; 0.000      ; 0.665      ;
; 0.515  ; SPI_MASTER_ADC:ADC0_instant|data_in[10]  ; SPI_MASTER_ADC:ADC0_instant|data_in_final[10] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; -0.001     ; 0.666      ;
; 0.521  ; SPI_MASTER_ADC:ADC0_instant|icounter[2]  ; SPI_MASTER_ADC:ADC0_instant|icounter[2]       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; 0.000      ; 0.673      ;
; 0.533  ; SPI_MASTER_ADC:ADC0_instant|data_in[9]   ; SPI_MASTER_ADC:ADC0_instant|data_in_final[9]  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; -0.001     ; 0.684      ;
; 0.535  ; SPI_MASTER_ADC:ADC0_instant|icounter[0]  ; SPI_MASTER_ADC:ADC0_instant|icounter[0]       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; 0.000      ; 0.687      ;
; 0.536  ; SPI_MASTER_ADC:ADC0_instant|CSbar        ; SPI_MASTER_ADC:ADC0_instant|data_out[7]       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; 0.000      ; 0.688      ;
; 0.536  ; SPI_MASTER_ADC:ADC0_instant|CSbar        ; SPI_MASTER_ADC:ADC0_instant|data_out[8]       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; 0.000      ; 0.688      ;
; 0.556  ; SPI_MASTER_ADC:ADC0_instant|CSbar        ; SPI_MASTER_ADC:ADC0_instant|data_in[3]        ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; 0.000      ; 0.708      ;
; 0.558  ; SPI_MASTER_ADC:ADC0_instant|CSbar        ; SPI_MASTER_ADC:ADC0_instant|icounter[3]       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; -0.001     ; 0.709      ;
; 0.561  ; SPI_MASTER_ADC:ADC0_instant|CSbar        ; SPI_MASTER_ADC:ADC0_instant|data_in[10]       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; 0.000      ; 0.713      ;
; 0.565  ; SPI_MASTER_ADC:ADC0_instant|CSbar        ; SPI_MASTER_ADC:ADC0_instant|icounter[1]       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; -0.001     ; 0.716      ;
; 0.565  ; SPI_MASTER_ADC:ADC0_instant|CSbar        ; SPI_MASTER_ADC:ADC0_instant|data_in[1]        ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 0.000        ; 0.000      ; 0.717      ;
+--------+------------------------------------------+-----------------------------------------------+-----------------------------------------+-------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLKPLL_inst|altpll_component|pll|clk[0]'                                                                                                                                                      ;
+--------+-------------------------------------+-------------------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                             ; Launch Clock                            ; Latch Clock                             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+-------------------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+
; -0.030 ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.104      ; 0.367      ;
; 0.354  ; auto_sample[2]                      ; auto_sample[2]                      ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.506      ;
; 0.356  ; auto_sample[4]                      ; auto_sample[4]                      ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.508      ;
; 0.372  ; auto_sample[0]                      ; auto_sample[0]                      ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; auto_sample[1]                      ; auto_sample[1]                      ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.524      ;
; 0.439  ; auto_sample[3]                      ; auto_sample[3]                      ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.591      ;
; 0.443  ; auto_sample[5]                      ; auto_sample[5]                      ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.595      ;
; 0.470  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; CLKPLL_inst|altpll_component|pll|clk[0] ; -0.500       ; 0.104      ; 0.367      ;
; 0.494  ; auto_sample[4]                      ; auto_sample[5]                      ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.646      ;
; 0.512  ; auto_sample[1]                      ; auto_sample[2]                      ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.664      ;
; 0.512  ; auto_sample[0]                      ; auto_sample[1]                      ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.664      ;
; 0.531  ; auto_sample[6]                      ; auto_sample[6]                      ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.683      ;
; 0.547  ; auto_sample[2]                      ; auto_sample[3]                      ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.699      ;
; 0.547  ; auto_sample[0]                      ; auto_sample[2]                      ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.699      ;
; 0.577  ; auto_sample[3]                      ; auto_sample[4]                      ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.729      ;
; 0.582  ; auto_sample[2]                      ; auto_sample[4]                      ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.734      ;
; 0.606  ; auto_sample[1]                      ; auto_sample[3]                      ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.758      ;
; 0.612  ; auto_sample[3]                      ; auto_sample[5]                      ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.764      ;
; 0.617  ; auto_sample[2]                      ; auto_sample[5]                      ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.769      ;
; 0.641  ; auto_sample[1]                      ; auto_sample[4]                      ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.793      ;
; 0.641  ; auto_sample[0]                      ; auto_sample[3]                      ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.793      ;
; 0.676  ; auto_sample[1]                      ; auto_sample[5]                      ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.828      ;
; 0.676  ; auto_sample[0]                      ; auto_sample[4]                      ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.828      ;
; 0.691  ; auto_sample[4]                      ; auto_sample[6]                      ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.843      ;
; 0.699  ; on                                  ; auto_sample[0]                      ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.851      ;
; 0.699  ; on                                  ; auto_sample[1]                      ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.851      ;
; 0.699  ; on                                  ; auto_sample[2]                      ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.851      ;
; 0.699  ; on                                  ; auto_sample[3]                      ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.851      ;
; 0.699  ; on                                  ; auto_sample[4]                      ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.851      ;
; 0.699  ; on                                  ; auto_sample[5]                      ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.851      ;
; 0.699  ; on                                  ; auto_sample[6]                      ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.851      ;
; 0.711  ; auto_sample[0]                      ; auto_sample[5]                      ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.863      ;
; 0.743  ; auto_sample[5]                      ; auto_sample[6]                      ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.895      ;
; 0.796  ; rst                                 ; auto_sample[0]                      ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.948      ;
; 0.796  ; rst                                 ; auto_sample[1]                      ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.948      ;
; 0.796  ; rst                                 ; auto_sample[2]                      ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.948      ;
; 0.796  ; rst                                 ; auto_sample[3]                      ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.948      ;
; 0.796  ; rst                                 ; auto_sample[4]                      ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.948      ;
; 0.796  ; rst                                 ; auto_sample[5]                      ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.948      ;
; 0.796  ; rst                                 ; auto_sample[6]                      ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.948      ;
; 0.809  ; auto_sample[3]                      ; auto_sample[6]                      ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.961      ;
; 0.814  ; auto_sample[2]                      ; auto_sample[6]                      ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.966      ;
; 0.873  ; auto_sample[1]                      ; auto_sample[6]                      ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.025      ;
; 0.908  ; auto_sample[0]                      ; auto_sample[6]                      ; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.060      ;
+--------+-------------------------------------+-------------------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'SPI_MASTER_ADC:ADC0_instant|SPI_CLK'                                                                                        ;
+--------+--------------+----------------+------------------+-------------------------------------+------------+-----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                               ; Clock Edge ; Target                                        ;
+--------+--------------+----------------+------------------+-------------------------------------+------------+-----------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|CSbar             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|CSbar             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|FIN               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|FIN               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|data_in[0]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|data_in[0]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|data_in[10]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|data_in[10]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|data_in[11]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|data_in[11]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|data_in[12]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|data_in[12]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|data_in[13]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|data_in[13]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|data_in[14]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|data_in[14]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|data_in[1]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|data_in[1]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|data_in[2]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|data_in[2]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|data_in[3]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|data_in[3]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|data_in[4]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|data_in[4]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|data_in[5]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|data_in[5]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|data_in[6]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|data_in[6]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|data_in[7]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|data_in[7]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|data_in[8]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|data_in[8]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|data_in[9]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|data_in[9]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|data_in_final[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|data_in_final[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|data_in_final[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|data_in_final[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|data_in_final[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|data_in_final[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|data_in_final[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|data_in_final[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|data_in_final[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|data_in_final[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|data_in_final[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|data_in_final[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|data_in_final[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|data_in_final[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|data_in_final[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|data_in_final[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|data_in_final[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|data_in_final[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|data_in_final[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|data_in_final[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|data_in_final[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|data_in_final[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|data_in_final[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|data_in_final[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|data_in_final[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|data_in_final[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|data_in_final[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|data_in_final[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|data_in_final[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|data_in_final[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|data_out[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|data_out[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|data_out[10]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|data_out[10]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|data_out[11]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|data_out[11]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|data_out[12]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|data_out[12]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|data_out[13]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|data_out[13]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|data_out[14]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|data_out[14]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|data_out[15]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|data_out[15]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|data_out[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|data_out[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|data_out[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|data_out[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|data_out[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|data_out[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|data_out[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|data_out[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|data_out[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|data_out[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|data_out[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|data_out[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|data_out[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|data_out[7]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|data_out[8]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|data_out[8]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|data_out[9]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|data_out[9]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|icounter[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|icounter[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|icounter[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; Rise       ; SPI_MASTER_ADC:ADC0_instant|icounter[1]       ;
+--------+--------------+----------------+------------------+-------------------------------------+------------+-----------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'iCLK_50'                                                                                    ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------------------+
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; CLKPLL_inst|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; CLKPLL_inst|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; CLKPLL_inst|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; CLKPLL_inst|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; iCLK_50|combout                           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; iCLK_50|combout                           ;
; 17.620 ; 20.000       ; 2.380          ; Port Rate        ; iCLK_50 ; Rise       ; iCLK_50                                   ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLKPLL_inst|altpll_component|pll|clk[0]'                                                                                              ;
+--------+--------------+----------------+------------------+-----------------------------------------+------------+-----------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                   ; Clock Edge ; Target                                              ;
+--------+--------------+----------------+------------------+-----------------------------------------+------------+-----------------------------------------------------+
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK                 ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK                 ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; auto_sample[0]                                      ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; auto_sample[0]                                      ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; auto_sample[1]                                      ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; auto_sample[1]                                      ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; auto_sample[2]                                      ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; auto_sample[2]                                      ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; auto_sample[3]                                      ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; auto_sample[3]                                      ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; auto_sample[4]                                      ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; auto_sample[4]                                      ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; auto_sample[5]                                      ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; auto_sample[5]                                      ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; auto_sample[6]                                      ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; auto_sample[6]                                      ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; on                                                  ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; on                                                  ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; rst                                                 ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; rst                                                 ;
; 12.500 ; 12.500       ; 0.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; ADC0_instant|SPI_CLK|clk                            ;
; 12.500 ; 12.500       ; 0.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; ADC0_instant|SPI_CLK|clk                            ;
; 12.500 ; 12.500       ; 0.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; CLKPLL_inst|altpll_component|_clk0~clkctrl|inclk[0] ;
; 12.500 ; 12.500       ; 0.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; CLKPLL_inst|altpll_component|_clk0~clkctrl|inclk[0] ;
; 12.500 ; 12.500       ; 0.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; CLKPLL_inst|altpll_component|_clk0~clkctrl|outclk   ;
; 12.500 ; 12.500       ; 0.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; CLKPLL_inst|altpll_component|_clk0~clkctrl|outclk   ;
; 12.500 ; 12.500       ; 0.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; auto_sample[0]|clk                                  ;
; 12.500 ; 12.500       ; 0.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; auto_sample[0]|clk                                  ;
; 12.500 ; 12.500       ; 0.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; auto_sample[1]|clk                                  ;
; 12.500 ; 12.500       ; 0.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; auto_sample[1]|clk                                  ;
; 12.500 ; 12.500       ; 0.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; auto_sample[2]|clk                                  ;
; 12.500 ; 12.500       ; 0.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; auto_sample[2]|clk                                  ;
; 12.500 ; 12.500       ; 0.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; auto_sample[3]|clk                                  ;
; 12.500 ; 12.500       ; 0.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; auto_sample[3]|clk                                  ;
; 12.500 ; 12.500       ; 0.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; auto_sample[4]|clk                                  ;
; 12.500 ; 12.500       ; 0.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; auto_sample[4]|clk                                  ;
; 12.500 ; 12.500       ; 0.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; auto_sample[5]|clk                                  ;
; 12.500 ; 12.500       ; 0.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; auto_sample[5]|clk                                  ;
; 12.500 ; 12.500       ; 0.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; auto_sample[6]|clk                                  ;
; 12.500 ; 12.500       ; 0.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; auto_sample[6]|clk                                  ;
; 12.500 ; 12.500       ; 0.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; on|clk                                              ;
; 12.500 ; 12.500       ; 0.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; on|clk                                              ;
; 12.500 ; 12.500       ; 0.000          ; High Pulse Width ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; rst|clk                                             ;
; 12.500 ; 12.500       ; 0.000          ; Low Pulse Width  ; CLKPLL_inst|altpll_component|pll|clk[0] ; Rise       ; rst|clk                                             ;
+--------+--------------+----------------+------------------+-----------------------------------------+------------+-----------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                             ;
+------------+-------------------------------------+-------+-------+------------+-----------------------------------------+
; Data Port  ; Clock Port                          ; Rise  ; Fall  ; Clock Edge ; Clock Reference                         ;
+------------+-------------------------------------+-------+-------+------------+-----------------------------------------+
; iKEY[*]    ; iCLK_50                             ; 4.552 ; 4.552 ; Rise       ; CLKPLL_inst|altpll_component|pll|clk[0] ;
;  iKEY[0]   ; iCLK_50                             ; 4.552 ; 4.552 ; Rise       ; CLKPLL_inst|altpll_component|pll|clk[0] ;
; iSW[*]     ; iCLK_50                             ; 3.546 ; 3.546 ; Rise       ; CLKPLL_inst|altpll_component|pll|clk[0] ;
;  iSW[9]    ; iCLK_50                             ; 3.546 ; 3.546 ; Rise       ; CLKPLL_inst|altpll_component|pll|clk[0] ;
; GPIO_0[*]  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 3.465 ; 3.465 ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  GPIO_0[0] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 3.465 ; 3.465 ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
; iSW[*]     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 2.593 ; 2.593 ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  iSW[0]    ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 2.578 ; 2.578 ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  iSW[1]    ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 2.593 ; 2.593 ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
+------------+-------------------------------------+-------+-------+------------+-----------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                ;
+------------+-------------------------------------+--------+--------+------------+-----------------------------------------+
; Data Port  ; Clock Port                          ; Rise   ; Fall   ; Clock Edge ; Clock Reference                         ;
+------------+-------------------------------------+--------+--------+------------+-----------------------------------------+
; iKEY[*]    ; iCLK_50                             ; -4.432 ; -4.432 ; Rise       ; CLKPLL_inst|altpll_component|pll|clk[0] ;
;  iKEY[0]   ; iCLK_50                             ; -4.432 ; -4.432 ; Rise       ; CLKPLL_inst|altpll_component|pll|clk[0] ;
; iSW[*]     ; iCLK_50                             ; -3.426 ; -3.426 ; Rise       ; CLKPLL_inst|altpll_component|pll|clk[0] ;
;  iSW[9]    ; iCLK_50                             ; -3.426 ; -3.426 ; Rise       ; CLKPLL_inst|altpll_component|pll|clk[0] ;
; GPIO_0[*]  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; -3.345 ; -3.345 ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  GPIO_0[0] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; -3.345 ; -3.345 ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
; iSW[*]     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; -2.458 ; -2.458 ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  iSW[0]    ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; -2.458 ; -2.458 ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  iSW[1]    ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; -2.473 ; -2.473 ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
+------------+-------------------------------------+--------+--------+------------+-----------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                    ;
+-------------+-------------------------------------+-------+-------+------------+-----------------------------------------+
; Data Port   ; Clock Port                          ; Rise  ; Fall  ; Clock Edge ; Clock Reference                         ;
+-------------+-------------------------------------+-------+-------+------------+-----------------------------------------+
; oLEDG[*]    ; iCLK_50                             ; 2.972 ; 2.972 ; Rise       ; CLKPLL_inst|altpll_component|pll|clk[0] ;
;  oLEDG[7]   ; iCLK_50                             ; 2.614 ; 2.614 ; Rise       ; CLKPLL_inst|altpll_component|pll|clk[0] ;
;  oLEDG[8]   ; iCLK_50                             ; 2.972 ; 2.972 ; Rise       ; CLKPLL_inst|altpll_component|pll|clk[0] ;
; GPIO_0[*]   ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 5.699 ; 5.699 ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  GPIO_0[1]  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 4.873 ; 4.873 ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  GPIO_0[3]  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 2.459 ;       ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  GPIO_0[5]  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 5.699 ; 5.699 ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
; oHEX0_D[*]  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 5.090 ; 5.090 ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  oHEX0_D[0] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 5.090 ; 5.090 ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  oHEX0_D[1] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 4.457 ; 4.457 ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  oHEX0_D[2] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 4.536 ; 4.536 ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  oHEX0_D[3] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 4.744 ; 4.744 ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  oHEX0_D[4] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 4.582 ; 4.582 ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  oHEX0_D[5] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 4.589 ; 4.589 ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  oHEX0_D[6] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 4.358 ; 4.358 ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
; oHEX1_D[*]  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 4.764 ; 4.764 ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  oHEX1_D[0] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 4.171 ; 4.171 ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  oHEX1_D[1] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 4.278 ; 4.278 ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  oHEX1_D[2] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 4.501 ; 4.501 ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  oHEX1_D[3] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 4.507 ; 4.507 ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  oHEX1_D[4] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 4.609 ; 4.609 ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  oHEX1_D[5] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 4.764 ; 4.764 ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  oHEX1_D[6] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 4.605 ; 4.605 ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
; oHEX2_D[*]  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 5.113 ; 5.113 ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  oHEX2_D[0] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 4.928 ; 4.928 ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  oHEX2_D[1] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 4.999 ; 4.999 ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  oHEX2_D[2] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 4.748 ; 4.748 ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  oHEX2_D[3] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 5.113 ; 5.113 ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  oHEX2_D[4] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 4.885 ; 4.885 ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  oHEX2_D[5] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 4.885 ; 4.885 ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  oHEX2_D[6] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 4.947 ; 4.947 ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
; oHEX3_D[*]  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 6.246 ; 6.246 ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  oHEX3_D[0] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 5.604 ; 5.604 ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  oHEX3_D[1] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 5.836 ; 5.836 ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  oHEX3_D[2] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 5.413 ; 5.413 ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  oHEX3_D[3] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 5.110 ; 5.110 ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  oHEX3_D[4] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 6.246 ; 6.246 ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  oHEX3_D[5] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 6.218 ; 6.218 ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  oHEX3_D[6] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 5.593 ; 5.593 ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
; oLEDG[*]    ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 5.571 ; 5.571 ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  oLEDG[0]   ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 5.571 ; 5.571 ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
; GPIO_0[*]   ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ;       ; 2.459 ; Fall       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  GPIO_0[3]  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ;       ; 2.459 ; Fall       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
+-------------+-------------------------------------+-------+-------+------------+-----------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                            ;
+-------------+-------------------------------------+-------+-------+------------+-----------------------------------------+
; Data Port   ; Clock Port                          ; Rise  ; Fall  ; Clock Edge ; Clock Reference                         ;
+-------------+-------------------------------------+-------+-------+------------+-----------------------------------------+
; oLEDG[*]    ; iCLK_50                             ; 2.614 ; 2.614 ; Rise       ; CLKPLL_inst|altpll_component|pll|clk[0] ;
;  oLEDG[7]   ; iCLK_50                             ; 2.614 ; 2.614 ; Rise       ; CLKPLL_inst|altpll_component|pll|clk[0] ;
;  oLEDG[8]   ; iCLK_50                             ; 2.858 ; 2.858 ; Rise       ; CLKPLL_inst|altpll_component|pll|clk[0] ;
; GPIO_0[*]   ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 2.459 ; 4.873 ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  GPIO_0[1]  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 4.873 ; 4.873 ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  GPIO_0[3]  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 2.459 ;       ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  GPIO_0[5]  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 5.699 ; 5.699 ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
; oHEX0_D[*]  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 4.193 ; 4.193 ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  oHEX0_D[0] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 5.042 ; 5.042 ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  oHEX0_D[1] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 4.430 ; 4.430 ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  oHEX0_D[2] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 4.481 ; 4.481 ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  oHEX0_D[3] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 4.566 ; 4.566 ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  oHEX0_D[4] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 4.534 ; 4.534 ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  oHEX0_D[5] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 4.412 ; 4.412 ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  oHEX0_D[6] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 4.193 ; 4.193 ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
; oHEX1_D[*]  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 4.035 ; 4.035 ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  oHEX1_D[0] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 4.035 ; 4.035 ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  oHEX1_D[1] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 4.144 ; 4.144 ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  oHEX1_D[2] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 4.366 ; 4.366 ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  oHEX1_D[3] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 4.367 ; 4.367 ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  oHEX1_D[4] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 4.479 ; 4.479 ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  oHEX1_D[5] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 4.623 ; 4.623 ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  oHEX1_D[6] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 4.470 ; 4.470 ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
; oHEX2_D[*]  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 4.611 ; 4.611 ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  oHEX2_D[0] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 4.788 ; 4.788 ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  oHEX2_D[1] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 4.862 ; 4.862 ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  oHEX2_D[2] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 4.611 ; 4.611 ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  oHEX2_D[3] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 4.987 ; 4.987 ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  oHEX2_D[4] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 4.746 ; 4.746 ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  oHEX2_D[5] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 4.757 ; 4.757 ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  oHEX2_D[6] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 4.822 ; 4.822 ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
; oHEX3_D[*]  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 4.961 ; 4.961 ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  oHEX3_D[0] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 5.473 ; 5.473 ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  oHEX3_D[1] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 5.698 ; 5.698 ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  oHEX3_D[2] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 5.267 ; 5.267 ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  oHEX3_D[3] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 4.961 ; 4.961 ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  oHEX3_D[4] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 6.110 ; 6.110 ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  oHEX3_D[5] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 6.071 ; 6.071 ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  oHEX3_D[6] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 5.454 ; 5.454 ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
; oLEDG[*]    ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 5.571 ; 5.571 ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  oLEDG[0]   ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 5.571 ; 5.571 ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
; GPIO_0[*]   ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ;       ; 2.459 ; Fall       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  GPIO_0[3]  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ;       ; 2.459 ; Fall       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
+-------------+-------------------------------------+-------+-------+------------+-----------------------------------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; iSW[0]     ; oHEX4_D[0]  ; 6.856 ;       ;       ; 6.856 ;
; iSW[0]     ; oHEX4_D[2]  ;       ; 6.694 ; 6.694 ;       ;
; iSW[0]     ; oHEX4_D[3]  ; 6.803 ;       ;       ; 6.803 ;
; iSW[0]     ; oHEX4_D[4]  ; 6.264 ;       ;       ; 6.264 ;
; iSW[0]     ; oHEX4_D[5]  ; 6.853 ;       ;       ; 6.853 ;
; iSW[1]     ; oHEX4_D[0]  ;       ; 6.667 ; 6.667 ;       ;
; iSW[1]     ; oHEX4_D[2]  ; 6.539 ;       ;       ; 6.539 ;
; iSW[1]     ; oHEX4_D[3]  ;       ; 6.614 ; 6.614 ;       ;
; iSW[1]     ; oHEX4_D[5]  ; 6.693 ;       ;       ; 6.693 ;
; iSW[1]     ; oHEX4_D[6]  ;       ; 6.277 ; 6.277 ;       ;
; iSW[15]    ; oHEX6_D[0]  ; 5.387 ; 5.387 ; 5.387 ; 5.387 ;
; iSW[15]    ; oHEX6_D[1]  ; 5.532 ; 5.532 ; 5.532 ; 5.532 ;
; iSW[15]    ; oHEX6_D[2]  ;       ; 5.504 ; 5.504 ;       ;
; iSW[15]    ; oHEX6_D[3]  ; 5.516 ; 5.516 ; 5.516 ; 5.516 ;
; iSW[15]    ; oHEX6_D[4]  ; 5.410 ;       ;       ; 5.410 ;
; iSW[15]    ; oHEX6_D[5]  ; 5.520 ;       ;       ; 5.520 ;
; iSW[15]    ; oHEX6_D[6]  ; 5.480 ;       ;       ; 5.480 ;
; iSW[16]    ; oHEX6_D[0]  ;       ; 5.006 ; 5.006 ;       ;
; iSW[16]    ; oHEX6_D[1]  ; 5.154 ; 5.154 ; 5.154 ; 5.154 ;
; iSW[16]    ; oHEX6_D[2]  ; 5.126 ;       ;       ; 5.126 ;
; iSW[16]    ; oHEX6_D[3]  ; 5.136 ; 5.136 ; 5.136 ; 5.136 ;
; iSW[16]    ; oHEX6_D[4]  ;       ; 5.030 ; 5.030 ;       ;
; iSW[16]    ; oHEX6_D[5]  ; 5.142 ;       ;       ; 5.142 ;
; iSW[16]    ; oHEX6_D[6]  ; 5.099 ; 5.099 ; 5.099 ; 5.099 ;
; iSW[17]    ; oHEX6_D[0]  ; 5.129 ; 5.129 ; 5.129 ; 5.129 ;
; iSW[17]    ; oHEX6_D[1]  ; 5.278 ;       ;       ; 5.278 ;
; iSW[17]    ; oHEX6_D[2]  ;       ; 5.243 ; 5.243 ;       ;
; iSW[17]    ; oHEX6_D[3]  ; 5.258 ; 5.258 ; 5.258 ; 5.258 ;
; iSW[17]    ; oHEX6_D[4]  ; 5.148 ;       ;       ; 5.148 ;
; iSW[17]    ; oHEX6_D[5]  ;       ; 5.261 ; 5.261 ;       ;
; iSW[17]    ; oHEX6_D[6]  ; 5.224 ; 5.224 ; 5.224 ; 5.224 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; iSW[0]     ; oHEX4_D[0]  ; 6.856 ;       ;       ; 6.856 ;
; iSW[0]     ; oHEX4_D[2]  ;       ; 6.694 ; 6.694 ;       ;
; iSW[0]     ; oHEX4_D[3]  ; 6.803 ;       ;       ; 6.803 ;
; iSW[0]     ; oHEX4_D[4]  ; 6.264 ;       ;       ; 6.264 ;
; iSW[0]     ; oHEX4_D[5]  ; 6.853 ;       ;       ; 6.853 ;
; iSW[1]     ; oHEX4_D[0]  ;       ; 6.667 ; 6.667 ;       ;
; iSW[1]     ; oHEX4_D[2]  ; 6.539 ;       ;       ; 6.539 ;
; iSW[1]     ; oHEX4_D[3]  ;       ; 6.614 ; 6.614 ;       ;
; iSW[1]     ; oHEX4_D[5]  ; 6.693 ;       ;       ; 6.693 ;
; iSW[1]     ; oHEX4_D[6]  ;       ; 6.277 ; 6.277 ;       ;
; iSW[15]    ; oHEX6_D[0]  ; 5.387 ; 5.387 ; 5.387 ; 5.387 ;
; iSW[15]    ; oHEX6_D[1]  ; 5.532 ; 5.532 ; 5.532 ; 5.532 ;
; iSW[15]    ; oHEX6_D[2]  ;       ; 5.504 ; 5.504 ;       ;
; iSW[15]    ; oHEX6_D[3]  ; 5.516 ; 5.516 ; 5.516 ; 5.516 ;
; iSW[15]    ; oHEX6_D[4]  ; 5.410 ;       ;       ; 5.410 ;
; iSW[15]    ; oHEX6_D[5]  ; 5.520 ;       ;       ; 5.520 ;
; iSW[15]    ; oHEX6_D[6]  ; 5.480 ;       ;       ; 5.480 ;
; iSW[16]    ; oHEX6_D[0]  ;       ; 5.006 ; 5.006 ;       ;
; iSW[16]    ; oHEX6_D[1]  ; 5.154 ; 5.154 ; 5.154 ; 5.154 ;
; iSW[16]    ; oHEX6_D[2]  ; 5.126 ;       ;       ; 5.126 ;
; iSW[16]    ; oHEX6_D[3]  ; 5.136 ; 5.136 ; 5.136 ; 5.136 ;
; iSW[16]    ; oHEX6_D[4]  ;       ; 5.030 ; 5.030 ;       ;
; iSW[16]    ; oHEX6_D[5]  ; 5.142 ;       ;       ; 5.142 ;
; iSW[16]    ; oHEX6_D[6]  ; 5.099 ; 5.099 ; 5.099 ; 5.099 ;
; iSW[17]    ; oHEX6_D[0]  ; 5.129 ; 5.129 ; 5.129 ; 5.129 ;
; iSW[17]    ; oHEX6_D[1]  ; 5.278 ;       ;       ; 5.278 ;
; iSW[17]    ; oHEX6_D[2]  ;       ; 5.243 ; 5.243 ;       ;
; iSW[17]    ; oHEX6_D[3]  ; 5.258 ; 5.258 ; 5.258 ; 5.258 ;
; iSW[17]    ; oHEX6_D[4]  ; 5.148 ;       ;       ; 5.148 ;
; iSW[17]    ; oHEX6_D[5]  ;       ; 5.261 ; 5.261 ;       ;
; iSW[17]    ; oHEX6_D[6]  ; 5.224 ; 5.224 ; 5.224 ; 5.224 ;
+------------+-------------+-------+-------+-------+-------+


+--------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                    ;
+------------------------------------------+---------+--------+----------+---------+---------------------+
; Clock                                    ; Setup   ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------------------------------+---------+--------+----------+---------+---------------------+
; Worst-case Slack                         ; -1.302  ; -0.375 ; N/A      ; N/A     ; -0.500              ;
;  CLKPLL_inst|altpll_component|pll|clk[0] ; 0.319   ; -0.049 ; N/A      ; N/A     ; 11.500              ;
;  SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; -1.302  ; -0.375 ; N/A      ; N/A     ; -0.500              ;
;  iCLK_50                                 ; N/A     ; N/A    ; N/A      ; N/A     ; 10.000              ;
; Design-wide TNS                          ; -44.149 ; -0.405 ; 0.0      ; 0.0     ; -54.0               ;
;  CLKPLL_inst|altpll_component|pll|clk[0] ; 0.000   ; -0.049 ; N/A      ; N/A     ; 0.000               ;
;  SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; -44.149 ; -0.375 ; N/A      ; N/A     ; -54.000             ;
;  iCLK_50                                 ; N/A     ; N/A    ; N/A      ; N/A     ; 0.000               ;
+------------------------------------------+---------+--------+----------+---------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                             ;
+------------+-------------------------------------+-------+-------+------------+-----------------------------------------+
; Data Port  ; Clock Port                          ; Rise  ; Fall  ; Clock Edge ; Clock Reference                         ;
+------------+-------------------------------------+-------+-------+------------+-----------------------------------------+
; iKEY[*]    ; iCLK_50                             ; 8.238 ; 8.238 ; Rise       ; CLKPLL_inst|altpll_component|pll|clk[0] ;
;  iKEY[0]   ; iCLK_50                             ; 8.238 ; 8.238 ; Rise       ; CLKPLL_inst|altpll_component|pll|clk[0] ;
; iSW[*]     ; iCLK_50                             ; 6.094 ; 6.094 ; Rise       ; CLKPLL_inst|altpll_component|pll|clk[0] ;
;  iSW[9]    ; iCLK_50                             ; 6.094 ; 6.094 ; Rise       ; CLKPLL_inst|altpll_component|pll|clk[0] ;
; GPIO_0[*]  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 6.300 ; 6.300 ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  GPIO_0[0] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 6.300 ; 6.300 ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
; iSW[*]     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 4.770 ; 4.770 ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  iSW[0]    ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 4.760 ; 4.760 ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  iSW[1]    ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 4.770 ; 4.770 ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
+------------+-------------------------------------+-------+-------+------------+-----------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                ;
+------------+-------------------------------------+--------+--------+------------+-----------------------------------------+
; Data Port  ; Clock Port                          ; Rise   ; Fall   ; Clock Edge ; Clock Reference                         ;
+------------+-------------------------------------+--------+--------+------------+-----------------------------------------+
; iKEY[*]    ; iCLK_50                             ; -4.432 ; -4.432 ; Rise       ; CLKPLL_inst|altpll_component|pll|clk[0] ;
;  iKEY[0]   ; iCLK_50                             ; -4.432 ; -4.432 ; Rise       ; CLKPLL_inst|altpll_component|pll|clk[0] ;
; iSW[*]     ; iCLK_50                             ; -3.426 ; -3.426 ; Rise       ; CLKPLL_inst|altpll_component|pll|clk[0] ;
;  iSW[9]    ; iCLK_50                             ; -3.426 ; -3.426 ; Rise       ; CLKPLL_inst|altpll_component|pll|clk[0] ;
; GPIO_0[*]  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; -3.345 ; -3.345 ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  GPIO_0[0] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; -3.345 ; -3.345 ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
; iSW[*]     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; -2.458 ; -2.458 ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  iSW[0]    ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; -2.458 ; -2.458 ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  iSW[1]    ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; -2.473 ; -2.473 ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
+------------+-------------------------------------+--------+--------+------------+-----------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                      ;
+-------------+-------------------------------------+--------+--------+------------+-----------------------------------------+
; Data Port   ; Clock Port                          ; Rise   ; Fall   ; Clock Edge ; Clock Reference                         ;
+-------------+-------------------------------------+--------+--------+------------+-----------------------------------------+
; oLEDG[*]    ; iCLK_50                             ; 5.746  ; 5.746  ; Rise       ; CLKPLL_inst|altpll_component|pll|clk[0] ;
;  oLEDG[7]   ; iCLK_50                             ; 5.188  ; 5.188  ; Rise       ; CLKPLL_inst|altpll_component|pll|clk[0] ;
;  oLEDG[8]   ; iCLK_50                             ; 5.746  ; 5.746  ; Rise       ; CLKPLL_inst|altpll_component|pll|clk[0] ;
; GPIO_0[*]   ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 10.631 ; 10.631 ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  GPIO_0[1]  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 8.688  ; 8.688  ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  GPIO_0[3]  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 4.775  ;        ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  GPIO_0[5]  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 10.631 ; 10.631 ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
; oHEX0_D[*]  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 9.603  ; 9.603  ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  oHEX0_D[0] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 9.603  ; 9.603  ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  oHEX0_D[1] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 8.065  ; 8.065  ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  oHEX0_D[2] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 8.266  ; 8.266  ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  oHEX0_D[3] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 8.783  ; 8.783  ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  oHEX0_D[4] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 8.459  ; 8.459  ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  oHEX0_D[5] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 8.473  ; 8.473  ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  oHEX0_D[6] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 8.014  ; 8.014  ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
; oHEX1_D[*]  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 8.776  ; 8.776  ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  oHEX1_D[0] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 7.534  ; 7.534  ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  oHEX1_D[1] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 7.803  ; 7.803  ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  oHEX1_D[2] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 8.287  ; 8.287  ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  oHEX1_D[3] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 8.289  ; 8.289  ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  oHEX1_D[4] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 8.542  ; 8.542  ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  oHEX1_D[5] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 8.776  ; 8.776  ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  oHEX1_D[6] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 8.475  ; 8.475  ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
; oHEX2_D[*]  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 9.645  ; 9.645  ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  oHEX2_D[0] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 9.173  ; 9.173  ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  oHEX2_D[1] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 9.407  ; 9.407  ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  oHEX2_D[2] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 8.704  ; 8.704  ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  oHEX2_D[3] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 9.645  ; 9.645  ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  oHEX2_D[4] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 9.169  ; 9.169  ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  oHEX2_D[5] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 9.141  ; 9.141  ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  oHEX2_D[6] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 9.210  ; 9.210  ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
; oHEX3_D[*]  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 11.804 ; 11.804 ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  oHEX3_D[0] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 10.658 ; 10.658 ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  oHEX3_D[1] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 10.907 ; 10.907 ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  oHEX3_D[2] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 9.940  ; 9.940  ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  oHEX3_D[3] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 9.353  ; 9.353  ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  oHEX3_D[4] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 11.804 ; 11.804 ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  oHEX3_D[5] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 11.753 ; 11.753 ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  oHEX3_D[6] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 10.545 ; 10.545 ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
; oLEDG[*]    ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 10.274 ; 10.274 ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  oLEDG[0]   ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 10.274 ; 10.274 ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
; GPIO_0[*]   ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ;        ; 4.775  ; Fall       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  GPIO_0[3]  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ;        ; 4.775  ; Fall       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
+-------------+-------------------------------------+--------+--------+------------+-----------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                            ;
+-------------+-------------------------------------+-------+-------+------------+-----------------------------------------+
; Data Port   ; Clock Port                          ; Rise  ; Fall  ; Clock Edge ; Clock Reference                         ;
+-------------+-------------------------------------+-------+-------+------------+-----------------------------------------+
; oLEDG[*]    ; iCLK_50                             ; 2.614 ; 2.614 ; Rise       ; CLKPLL_inst|altpll_component|pll|clk[0] ;
;  oLEDG[7]   ; iCLK_50                             ; 2.614 ; 2.614 ; Rise       ; CLKPLL_inst|altpll_component|pll|clk[0] ;
;  oLEDG[8]   ; iCLK_50                             ; 2.858 ; 2.858 ; Rise       ; CLKPLL_inst|altpll_component|pll|clk[0] ;
; GPIO_0[*]   ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 2.459 ; 4.873 ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  GPIO_0[1]  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 4.873 ; 4.873 ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  GPIO_0[3]  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 2.459 ;       ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  GPIO_0[5]  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 5.699 ; 5.699 ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
; oHEX0_D[*]  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 4.193 ; 4.193 ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  oHEX0_D[0] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 5.042 ; 5.042 ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  oHEX0_D[1] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 4.430 ; 4.430 ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  oHEX0_D[2] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 4.481 ; 4.481 ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  oHEX0_D[3] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 4.566 ; 4.566 ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  oHEX0_D[4] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 4.534 ; 4.534 ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  oHEX0_D[5] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 4.412 ; 4.412 ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  oHEX0_D[6] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 4.193 ; 4.193 ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
; oHEX1_D[*]  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 4.035 ; 4.035 ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  oHEX1_D[0] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 4.035 ; 4.035 ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  oHEX1_D[1] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 4.144 ; 4.144 ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  oHEX1_D[2] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 4.366 ; 4.366 ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  oHEX1_D[3] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 4.367 ; 4.367 ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  oHEX1_D[4] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 4.479 ; 4.479 ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  oHEX1_D[5] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 4.623 ; 4.623 ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  oHEX1_D[6] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 4.470 ; 4.470 ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
; oHEX2_D[*]  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 4.611 ; 4.611 ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  oHEX2_D[0] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 4.788 ; 4.788 ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  oHEX2_D[1] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 4.862 ; 4.862 ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  oHEX2_D[2] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 4.611 ; 4.611 ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  oHEX2_D[3] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 4.987 ; 4.987 ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  oHEX2_D[4] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 4.746 ; 4.746 ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  oHEX2_D[5] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 4.757 ; 4.757 ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  oHEX2_D[6] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 4.822 ; 4.822 ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
; oHEX3_D[*]  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 4.961 ; 4.961 ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  oHEX3_D[0] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 5.473 ; 5.473 ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  oHEX3_D[1] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 5.698 ; 5.698 ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  oHEX3_D[2] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 5.267 ; 5.267 ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  oHEX3_D[3] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 4.961 ; 4.961 ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  oHEX3_D[4] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 6.110 ; 6.110 ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  oHEX3_D[5] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 6.071 ; 6.071 ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  oHEX3_D[6] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 5.454 ; 5.454 ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
; oLEDG[*]    ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 5.571 ; 5.571 ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  oLEDG[0]   ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ; 5.571 ; 5.571 ; Rise       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
; GPIO_0[*]   ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ;       ; 2.459 ; Fall       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
;  GPIO_0[3]  ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK ;       ; 2.459 ; Fall       ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ;
+-------------+-------------------------------------+-------+-------+------------+-----------------------------------------+


+--------------------------------------------------------------+
; Progagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; iSW[0]     ; oHEX4_D[0]  ; 12.352 ;        ;        ; 12.352 ;
; iSW[0]     ; oHEX4_D[2]  ;        ; 12.077 ; 12.077 ;        ;
; iSW[0]     ; oHEX4_D[3]  ; 12.254 ;        ;        ; 12.254 ;
; iSW[0]     ; oHEX4_D[4]  ; 11.057 ;        ;        ; 11.057 ;
; iSW[0]     ; oHEX4_D[5]  ; 12.365 ;        ;        ; 12.365 ;
; iSW[1]     ; oHEX4_D[0]  ;        ; 11.963 ; 11.963 ;        ;
; iSW[1]     ; oHEX4_D[2]  ; 11.695 ;        ;        ; 11.695 ;
; iSW[1]     ; oHEX4_D[3]  ;        ; 11.865 ; 11.865 ;        ;
; iSW[1]     ; oHEX4_D[5]  ; 12.009 ;        ;        ; 12.009 ;
; iSW[1]     ; oHEX4_D[6]  ;        ; 11.061 ; 11.061 ;        ;
; iSW[15]    ; oHEX6_D[0]  ; 9.657  ; 9.657  ; 9.657  ; 9.657  ;
; iSW[15]    ; oHEX6_D[1]  ; 9.968  ; 9.968  ; 9.968  ; 9.968  ;
; iSW[15]    ; oHEX6_D[2]  ;        ; 9.935  ; 9.935  ;        ;
; iSW[15]    ; oHEX6_D[3]  ; 9.953  ; 9.953  ; 9.953  ; 9.953  ;
; iSW[15]    ; oHEX6_D[4]  ; 9.651  ;        ;        ; 9.651  ;
; iSW[15]    ; oHEX6_D[5]  ; 9.947  ;        ;        ; 9.947  ;
; iSW[15]    ; oHEX6_D[6]  ; 9.842  ;        ;        ; 9.842  ;
; iSW[16]    ; oHEX6_D[0]  ;        ; 8.887  ; 8.887  ;        ;
; iSW[16]    ; oHEX6_D[1]  ; 9.199  ; 9.199  ; 9.199  ; 9.199  ;
; iSW[16]    ; oHEX6_D[2]  ; 9.167  ;        ;        ; 9.167  ;
; iSW[16]    ; oHEX6_D[3]  ; 9.184  ; 9.184  ; 9.184  ; 9.184  ;
; iSW[16]    ; oHEX6_D[4]  ;        ; 8.912  ; 8.912  ;        ;
; iSW[16]    ; oHEX6_D[5]  ; 9.182  ;        ;        ; 9.182  ;
; iSW[16]    ; oHEX6_D[6]  ; 9.074  ; 9.074  ; 9.074  ; 9.074  ;
; iSW[17]    ; oHEX6_D[0]  ; 9.165  ; 9.165  ; 9.165  ; 9.165  ;
; iSW[17]    ; oHEX6_D[1]  ; 9.474  ;        ;        ; 9.474  ;
; iSW[17]    ; oHEX6_D[2]  ;        ; 9.396  ; 9.396  ;        ;
; iSW[17]    ; oHEX6_D[3]  ; 9.460  ; 9.460  ; 9.460  ; 9.460  ;
; iSW[17]    ; oHEX6_D[4]  ; 9.188  ;        ;        ; 9.188  ;
; iSW[17]    ; oHEX6_D[5]  ;        ; 9.430  ; 9.430  ;        ;
; iSW[17]    ; oHEX6_D[6]  ; 9.327  ; 9.327  ; 9.327  ; 9.327  ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; iSW[0]     ; oHEX4_D[0]  ; 6.856 ;       ;       ; 6.856 ;
; iSW[0]     ; oHEX4_D[2]  ;       ; 6.694 ; 6.694 ;       ;
; iSW[0]     ; oHEX4_D[3]  ; 6.803 ;       ;       ; 6.803 ;
; iSW[0]     ; oHEX4_D[4]  ; 6.264 ;       ;       ; 6.264 ;
; iSW[0]     ; oHEX4_D[5]  ; 6.853 ;       ;       ; 6.853 ;
; iSW[1]     ; oHEX4_D[0]  ;       ; 6.667 ; 6.667 ;       ;
; iSW[1]     ; oHEX4_D[2]  ; 6.539 ;       ;       ; 6.539 ;
; iSW[1]     ; oHEX4_D[3]  ;       ; 6.614 ; 6.614 ;       ;
; iSW[1]     ; oHEX4_D[5]  ; 6.693 ;       ;       ; 6.693 ;
; iSW[1]     ; oHEX4_D[6]  ;       ; 6.277 ; 6.277 ;       ;
; iSW[15]    ; oHEX6_D[0]  ; 5.387 ; 5.387 ; 5.387 ; 5.387 ;
; iSW[15]    ; oHEX6_D[1]  ; 5.532 ; 5.532 ; 5.532 ; 5.532 ;
; iSW[15]    ; oHEX6_D[2]  ;       ; 5.504 ; 5.504 ;       ;
; iSW[15]    ; oHEX6_D[3]  ; 5.516 ; 5.516 ; 5.516 ; 5.516 ;
; iSW[15]    ; oHEX6_D[4]  ; 5.410 ;       ;       ; 5.410 ;
; iSW[15]    ; oHEX6_D[5]  ; 5.520 ;       ;       ; 5.520 ;
; iSW[15]    ; oHEX6_D[6]  ; 5.480 ;       ;       ; 5.480 ;
; iSW[16]    ; oHEX6_D[0]  ;       ; 5.006 ; 5.006 ;       ;
; iSW[16]    ; oHEX6_D[1]  ; 5.154 ; 5.154 ; 5.154 ; 5.154 ;
; iSW[16]    ; oHEX6_D[2]  ; 5.126 ;       ;       ; 5.126 ;
; iSW[16]    ; oHEX6_D[3]  ; 5.136 ; 5.136 ; 5.136 ; 5.136 ;
; iSW[16]    ; oHEX6_D[4]  ;       ; 5.030 ; 5.030 ;       ;
; iSW[16]    ; oHEX6_D[5]  ; 5.142 ;       ;       ; 5.142 ;
; iSW[16]    ; oHEX6_D[6]  ; 5.099 ; 5.099 ; 5.099 ; 5.099 ;
; iSW[17]    ; oHEX6_D[0]  ; 5.129 ; 5.129 ; 5.129 ; 5.129 ;
; iSW[17]    ; oHEX6_D[1]  ; 5.278 ;       ;       ; 5.278 ;
; iSW[17]    ; oHEX6_D[2]  ;       ; 5.243 ; 5.243 ;       ;
; iSW[17]    ; oHEX6_D[3]  ; 5.258 ; 5.258 ; 5.258 ; 5.258 ;
; iSW[17]    ; oHEX6_D[4]  ; 5.148 ;       ;       ; 5.148 ;
; iSW[17]    ; oHEX6_D[5]  ;       ; 5.261 ; 5.261 ;       ;
; iSW[17]    ; oHEX6_D[6]  ; 5.224 ; 5.224 ; 5.224 ; 5.224 ;
+------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                               ;
+-----------------------------------------+-----------------------------------------+----------+----------+----------+----------+
; From Clock                              ; To Clock                                ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------------+-----------------------------------------+----------+----------+----------+----------+
; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 42       ; 0        ; 0        ; 0        ;
; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; CLKPLL_inst|altpll_component|pll|clk[0] ; 1        ; 1        ; 0        ; 0        ;
; CLKPLL_inst|altpll_component|pll|clk[0] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; 3        ; 0        ; 0        ; 0        ;
; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; 242      ; 0        ; 0        ; 0        ;
+-----------------------------------------+-----------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                ;
+-----------------------------------------+-----------------------------------------+----------+----------+----------+----------+
; From Clock                              ; To Clock                                ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------------+-----------------------------------------+----------+----------+----------+----------+
; CLKPLL_inst|altpll_component|pll|clk[0] ; CLKPLL_inst|altpll_component|pll|clk[0] ; 42       ; 0        ; 0        ; 0        ;
; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; CLKPLL_inst|altpll_component|pll|clk[0] ; 1        ; 1        ; 0        ; 0        ;
; CLKPLL_inst|altpll_component|pll|clk[0] ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; 3        ; 0        ; 0        ; 0        ;
; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; SPI_MASTER_ADC:ADC0_instant|SPI_CLK     ; 242      ; 0        ; 0        ; 0        ;
+-----------------------------------------+-----------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 8     ; 8    ;
; Unconstrained Input Port Paths  ; 36    ; 36   ;
; Unconstrained Output Ports      ; 47    ; 47   ;
; Unconstrained Output Port Paths ; 144   ; 144  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version
    Info: Processing started: Fri May 22 02:13:44 2015
Info: Command: quartus_sta ADC -c ADC
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'ADC.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 20.000 -waveform {0.000 10.000} -name iCLK_50 iCLK_50
    Info (332110): create_generated_clock -source {CLKPLL_inst|altpll_component|pll|inclk[0]} -divide_by 5 -multiply_by 4 -duty_cycle 50.00 -name {CLKPLL_inst|altpll_component|pll|clk[0]} {CLKPLL_inst|altpll_component|pll|clk[0]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name SPI_MASTER_ADC:ADC0_instant|SPI_CLK SPI_MASTER_ADC:ADC0_instant|SPI_CLK
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.302
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.302       -44.149 SPI_MASTER_ADC:ADC0_instant|SPI_CLK 
    Info (332119):     0.319         0.000 CLKPLL_inst|altpll_component|pll|clk[0] 
Info (332146): Worst-case hold slack is -0.049
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.049        -0.049 CLKPLL_inst|altpll_component|pll|clk[0] 
    Info (332119):     0.060         0.000 SPI_MASTER_ADC:ADC0_instant|SPI_CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -0.500
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.500       -54.000 SPI_MASTER_ADC:ADC0_instant|SPI_CLK 
    Info (332119):    10.000         0.000 iCLK_50 
    Info (332119):    11.500         0.000 CLKPLL_inst|altpll_component|pll|clk[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.129
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.129        -1.075 SPI_MASTER_ADC:ADC0_instant|SPI_CLK 
    Info (332119):     0.410         0.000 CLKPLL_inst|altpll_component|pll|clk[0] 
Info (332146): Worst-case hold slack is -0.375
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.375        -0.375 SPI_MASTER_ADC:ADC0_instant|SPI_CLK 
    Info (332119):    -0.030        -0.030 CLKPLL_inst|altpll_component|pll|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -0.500
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.500       -54.000 SPI_MASTER_ADC:ADC0_instant|SPI_CLK 
    Info (332119):    10.000         0.000 iCLK_50 
    Info (332119):    11.500         0.000 CLKPLL_inst|altpll_component|pll|clk[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 446 megabytes
    Info: Processing ended: Fri May 22 02:13:46 2015
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


