Fitter report for mst_bus
Wed Mar  5 16:41:52 2025
Quartus Prime Version 23.1std.1 Build 993 05/14/2024 SC Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Bidir Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. I/O Assignment Warnings
 19. Fitter Resource Utilization by Entity
 20. Delay Chain Summary
 21. Pad To Core Delay Chain Fanout
 22. Control Signals
 23. Global & Other Fast Signals
 24. Non-Global High Fan-Out Signals
 25. Fitter RAM Summary
 26. Routing Usage Summary
 27. I/O Rules Summary
 28. I/O Rules Details
 29. I/O Rules Matrix
 30. Fitter Device Options
 31. Operating Settings and Conditions
 32. Estimated Delay Added for Hold Timing Summary
 33. Estimated Delay Added for Hold Timing Details
 34. Fitter Messages
 35. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2024  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+---------------------------------+------------------------------------------------+
; Fitter Status                   ; Successful - Wed Mar  5 16:41:52 2025          ;
; Quartus Prime Version           ; 23.1std.1 Build 993 05/14/2024 SC Lite Edition ;
; Revision Name                   ; mst_bus                                        ;
; Top-level Entity Name           ; mst_fifo_top                                   ;
; Family                          ; Cyclone V                                      ;
; Device                          ; 5CGXFC5C6F27C6                                 ;
; Timing Models                   ; Final                                          ;
; Logic utilization (in ALMs)     ; 895 / 29,080 ( 3 % )                           ;
; Total registers                 ; 1419                                           ;
; Total pins                      ; 59 / 364 ( 16 % )                              ;
; Total virtual pins              ; 0                                              ;
; Total block memory bits         ; 589,824 / 4,567,040 ( 13 % )                   ;
; Total RAM Blocks                ; 72 / 446 ( 16 % )                              ;
; Total DSP Blocks                ; 0 / 150 ( 0 % )                                ;
; Total HSSI RX PCSs              ; 0 / 6 ( 0 % )                                  ;
; Total HSSI PMA RX Deserializers ; 0 / 6 ( 0 % )                                  ;
; Total HSSI TX PCSs              ; 0 / 6 ( 0 % )                                  ;
; Total HSSI PMA TX Serializers   ; 0 / 6 ( 0 % )                                  ;
; Total PLLs                      ; 0 / 12 ( 0 % )                                 ;
; Total DLLs                      ; 0 / 4 ( 0 % )                                  ;
+---------------------------------+------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 5CGXFC5C6F27C6                        ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Router Timing Optimization Level                                   ; MAXIMUM                               ; Normal                                ;
; Placement Effort Multiplier                                        ; 4.0                                   ; 1.0                                   ;
; Device I/O Standard                                                ; 2.5 V                                 ;                                       ;
; Power Optimization During Fitting                                  ; Extra effort                          ; Normal compilation                    ;
; Fitter Initial Placement Seed                                      ; 3                                     ; 1                                     ;
; Auto Delay Chains                                                  ; Off                                   ; On                                    ;
; Perform Physical Synthesis for Combinational Logic for Performance ; On                                    ; Off                                   ;
; Perform Register Retiming for Performance                          ; On                                    ; Off                                   ;
; Fitter Effort                                                      ; Standard Fit                          ; Auto Fit                              ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Device initialization clock source                                 ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                        ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                   ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                   ; Care                                  ; Care                                  ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Active Serial clock source                                         ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Clamping Diode                                                     ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                     ; On                                    ; On                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 1.03        ;
; Maximum used               ; 6           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   0.7%      ;
;     Processor 3            ;   0.6%      ;
;     Processor 4            ;   0.5%      ;
;     Processor 5            ;   0.4%      ;
;     Processor 6            ;   0.4%      ;
+----------------------------+-------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                      ;
+------------------------------------+-----------------+---------------------------------------------------+---------------------------------+-----------+----------------+----------------------------------------------+------------------+-----------------------+
; Node                               ; Action          ; Operation                                         ; Reason                          ; Node Port ; Node Port Name ; Destination Node                             ; Destination Port ; Destination Port Name ;
+------------------------------------+-----------------+---------------------------------------------------+---------------------------------+-----------+----------------+----------------------------------------------+------------------+-----------------------+
; CLK~inputCLKENA0                   ; Created         ; Placement                                         ; Fitter Periphery Placement      ;           ;                ;                                              ;                  ;                       ;
; mst_fifo_fsm:i1_fsm|obe[0]         ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; mst_fifo_fsm:i1_fsm|obe[0]~_Duplicate_1      ; Q                ;                       ;
; mst_fifo_fsm:i1_fsm|obe[0]         ; Packed Register ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; BE[0]~output                                 ; I                ;                       ;
; mst_fifo_fsm:i1_fsm|obe[0]         ; Inverted        ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ;                                              ;                  ;                       ;
; mst_fifo_fsm:i1_fsm|obe[1]         ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; mst_fifo_fsm:i1_fsm|obe[1]~_Duplicate_1      ; Q                ;                       ;
; mst_fifo_fsm:i1_fsm|obe[1]         ; Packed Register ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; BE[1]~output                                 ; I                ;                       ;
; mst_fifo_fsm:i1_fsm|obe[1]         ; Inverted        ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ;                                              ;                  ;                       ;
; mst_fifo_fsm:i1_fsm|obe[2]         ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; mst_fifo_fsm:i1_fsm|obe[2]~_Duplicate_1      ; Q                ;                       ;
; mst_fifo_fsm:i1_fsm|obe[2]         ; Packed Register ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; BE[2]~output                                 ; I                ;                       ;
; mst_fifo_fsm:i1_fsm|obe[2]         ; Inverted        ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ;                                              ;                  ;                       ;
; mst_fifo_fsm:i1_fsm|obe[3]         ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; mst_fifo_fsm:i1_fsm|obe[3]~_Duplicate_1      ; Q                ;                       ;
; mst_fifo_fsm:i1_fsm|obe[3]         ; Packed Register ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; BE[3]~output                                 ; I                ;                       ;
; mst_fifo_fsm:i1_fsm|obe[3]         ; Inverted        ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ;                                              ;                  ;                       ;
; mst_fifo_fsm:i1_fsm|odata[0]       ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; mst_fifo_fsm:i1_fsm|odata[0]~_Duplicate_1    ; Q                ;                       ;
; mst_fifo_fsm:i1_fsm|odata[0]       ; Packed Register ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; DATA[0]~output                               ; I                ;                       ;
; mst_fifo_fsm:i1_fsm|odata[0]       ; Inverted        ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ;                                              ;                  ;                       ;
; mst_fifo_fsm:i1_fsm|odata[1]       ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; mst_fifo_fsm:i1_fsm|odata[1]~_Duplicate_1    ; Q                ;                       ;
; mst_fifo_fsm:i1_fsm|odata[1]       ; Packed Register ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; DATA[1]~output                               ; I                ;                       ;
; mst_fifo_fsm:i1_fsm|odata[1]       ; Inverted        ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ;                                              ;                  ;                       ;
; mst_fifo_fsm:i1_fsm|odata[2]       ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; mst_fifo_fsm:i1_fsm|odata[2]~_Duplicate_1    ; Q                ;                       ;
; mst_fifo_fsm:i1_fsm|odata[2]       ; Packed Register ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; DATA[2]~output                               ; I                ;                       ;
; mst_fifo_fsm:i1_fsm|odata[2]       ; Inverted        ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ;                                              ;                  ;                       ;
; mst_fifo_fsm:i1_fsm|odata[3]       ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; mst_fifo_fsm:i1_fsm|odata[3]~_Duplicate_1    ; Q                ;                       ;
; mst_fifo_fsm:i1_fsm|odata[3]       ; Packed Register ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; DATA[3]~output                               ; I                ;                       ;
; mst_fifo_fsm:i1_fsm|odata[3]       ; Inverted        ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ;                                              ;                  ;                       ;
; mst_fifo_fsm:i1_fsm|odata[4]       ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; mst_fifo_fsm:i1_fsm|odata[4]~_Duplicate_1    ; Q                ;                       ;
; mst_fifo_fsm:i1_fsm|odata[4]       ; Packed Register ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; DATA[4]~output                               ; I                ;                       ;
; mst_fifo_fsm:i1_fsm|odata[4]       ; Inverted        ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ;                                              ;                  ;                       ;
; mst_fifo_fsm:i1_fsm|odata[5]       ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; mst_fifo_fsm:i1_fsm|odata[5]~_Duplicate_1    ; Q                ;                       ;
; mst_fifo_fsm:i1_fsm|odata[5]       ; Packed Register ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; DATA[5]~output                               ; I                ;                       ;
; mst_fifo_fsm:i1_fsm|odata[5]       ; Inverted        ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ;                                              ;                  ;                       ;
; mst_fifo_fsm:i1_fsm|odata[6]       ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; mst_fifo_fsm:i1_fsm|odata[6]~_Duplicate_1    ; Q                ;                       ;
; mst_fifo_fsm:i1_fsm|odata[6]       ; Packed Register ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; DATA[6]~output                               ; I                ;                       ;
; mst_fifo_fsm:i1_fsm|odata[6]       ; Inverted        ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ;                                              ;                  ;                       ;
; mst_fifo_fsm:i1_fsm|odata[7]       ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; mst_fifo_fsm:i1_fsm|odata[7]~_Duplicate_1    ; Q                ;                       ;
; mst_fifo_fsm:i1_fsm|odata[7]       ; Packed Register ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; DATA[7]~output                               ; I                ;                       ;
; mst_fifo_fsm:i1_fsm|odata[7]       ; Inverted        ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ;                                              ;                  ;                       ;
; mst_fifo_fsm:i1_fsm|odata[8]       ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; mst_fifo_fsm:i1_fsm|odata[8]~_Duplicate_1    ; Q                ;                       ;
; mst_fifo_fsm:i1_fsm|odata[8]       ; Packed Register ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; DATA[8]~output                               ; I                ;                       ;
; mst_fifo_fsm:i1_fsm|odata[8]       ; Inverted        ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ;                                              ;                  ;                       ;
; mst_fifo_fsm:i1_fsm|odata[9]       ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; mst_fifo_fsm:i1_fsm|odata[9]~_Duplicate_1    ; Q                ;                       ;
; mst_fifo_fsm:i1_fsm|odata[9]       ; Packed Register ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; DATA[9]~output                               ; I                ;                       ;
; mst_fifo_fsm:i1_fsm|odata[9]       ; Inverted        ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ;                                              ;                  ;                       ;
; mst_fifo_fsm:i1_fsm|odata[10]      ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; mst_fifo_fsm:i1_fsm|odata[10]~_Duplicate_1   ; Q                ;                       ;
; mst_fifo_fsm:i1_fsm|odata[10]      ; Packed Register ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; DATA[10]~output                              ; I                ;                       ;
; mst_fifo_fsm:i1_fsm|odata[10]      ; Inverted        ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ;                                              ;                  ;                       ;
; mst_fifo_fsm:i1_fsm|odata[11]      ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; mst_fifo_fsm:i1_fsm|odata[11]~_Duplicate_1   ; Q                ;                       ;
; mst_fifo_fsm:i1_fsm|odata[11]      ; Packed Register ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; DATA[11]~output                              ; I                ;                       ;
; mst_fifo_fsm:i1_fsm|odata[11]      ; Inverted        ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ;                                              ;                  ;                       ;
; mst_fifo_fsm:i1_fsm|odata[12]      ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; mst_fifo_fsm:i1_fsm|odata[12]~_Duplicate_1   ; Q                ;                       ;
; mst_fifo_fsm:i1_fsm|odata[12]      ; Packed Register ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; DATA[12]~output                              ; I                ;                       ;
; mst_fifo_fsm:i1_fsm|odata[12]      ; Inverted        ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ;                                              ;                  ;                       ;
; mst_fifo_fsm:i1_fsm|odata[13]      ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; mst_fifo_fsm:i1_fsm|odata[13]~_Duplicate_1   ; Q                ;                       ;
; mst_fifo_fsm:i1_fsm|odata[13]      ; Packed Register ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; DATA[13]~output                              ; I                ;                       ;
; mst_fifo_fsm:i1_fsm|odata[13]      ; Inverted        ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ;                                              ;                  ;                       ;
; mst_fifo_fsm:i1_fsm|odata[14]      ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; mst_fifo_fsm:i1_fsm|odata[14]~_Duplicate_1   ; Q                ;                       ;
; mst_fifo_fsm:i1_fsm|odata[14]      ; Packed Register ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; DATA[14]~output                              ; I                ;                       ;
; mst_fifo_fsm:i1_fsm|odata[14]      ; Inverted        ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ;                                              ;                  ;                       ;
; mst_fifo_fsm:i1_fsm|odata[15]      ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; mst_fifo_fsm:i1_fsm|odata[15]~_Duplicate_1   ; Q                ;                       ;
; mst_fifo_fsm:i1_fsm|odata[15]      ; Packed Register ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; DATA[15]~output                              ; I                ;                       ;
; mst_fifo_fsm:i1_fsm|odata[15]      ; Inverted        ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ;                                              ;                  ;                       ;
; mst_fifo_fsm:i1_fsm|odata[16]      ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; mst_fifo_fsm:i1_fsm|odata[16]~_Duplicate_1   ; Q                ;                       ;
; mst_fifo_fsm:i1_fsm|odata[16]      ; Packed Register ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; DATA[16]~output                              ; I                ;                       ;
; mst_fifo_fsm:i1_fsm|odata[16]      ; Inverted        ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ;                                              ;                  ;                       ;
; mst_fifo_fsm:i1_fsm|odata[17]      ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; mst_fifo_fsm:i1_fsm|odata[17]~_Duplicate_1   ; Q                ;                       ;
; mst_fifo_fsm:i1_fsm|odata[17]      ; Packed Register ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; DATA[17]~output                              ; I                ;                       ;
; mst_fifo_fsm:i1_fsm|odata[17]      ; Inverted        ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ;                                              ;                  ;                       ;
; mst_fifo_fsm:i1_fsm|odata[18]      ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; mst_fifo_fsm:i1_fsm|odata[18]~_Duplicate_1   ; Q                ;                       ;
; mst_fifo_fsm:i1_fsm|odata[18]      ; Packed Register ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; DATA[18]~output                              ; I                ;                       ;
; mst_fifo_fsm:i1_fsm|odata[18]      ; Inverted        ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ;                                              ;                  ;                       ;
; mst_fifo_fsm:i1_fsm|odata[19]      ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; mst_fifo_fsm:i1_fsm|odata[19]~_Duplicate_1   ; Q                ;                       ;
; mst_fifo_fsm:i1_fsm|odata[19]      ; Packed Register ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; DATA[19]~output                              ; I                ;                       ;
; mst_fifo_fsm:i1_fsm|odata[19]      ; Inverted        ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ;                                              ;                  ;                       ;
; mst_fifo_fsm:i1_fsm|odata[20]      ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; mst_fifo_fsm:i1_fsm|odata[20]~_Duplicate_1   ; Q                ;                       ;
; mst_fifo_fsm:i1_fsm|odata[20]      ; Packed Register ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; DATA[20]~output                              ; I                ;                       ;
; mst_fifo_fsm:i1_fsm|odata[20]      ; Inverted        ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ;                                              ;                  ;                       ;
; mst_fifo_fsm:i1_fsm|odata[21]      ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; mst_fifo_fsm:i1_fsm|odata[21]~_Duplicate_1   ; Q                ;                       ;
; mst_fifo_fsm:i1_fsm|odata[21]      ; Packed Register ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; DATA[21]~output                              ; I                ;                       ;
; mst_fifo_fsm:i1_fsm|odata[21]      ; Inverted        ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ;                                              ;                  ;                       ;
; mst_fifo_fsm:i1_fsm|odata[22]      ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; mst_fifo_fsm:i1_fsm|odata[22]~_Duplicate_1   ; Q                ;                       ;
; mst_fifo_fsm:i1_fsm|odata[22]      ; Packed Register ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; DATA[22]~output                              ; I                ;                       ;
; mst_fifo_fsm:i1_fsm|odata[22]      ; Inverted        ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ;                                              ;                  ;                       ;
; mst_fifo_fsm:i1_fsm|odata[23]      ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; mst_fifo_fsm:i1_fsm|odata[23]~_Duplicate_1   ; Q                ;                       ;
; mst_fifo_fsm:i1_fsm|odata[23]      ; Packed Register ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; DATA[23]~output                              ; I                ;                       ;
; mst_fifo_fsm:i1_fsm|odata[23]      ; Inverted        ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ;                                              ;                  ;                       ;
; mst_fifo_fsm:i1_fsm|odata[24]      ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; mst_fifo_fsm:i1_fsm|odata[24]~_Duplicate_1   ; Q                ;                       ;
; mst_fifo_fsm:i1_fsm|odata[24]      ; Packed Register ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; DATA[24]~output                              ; I                ;                       ;
; mst_fifo_fsm:i1_fsm|odata[24]      ; Inverted        ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ;                                              ;                  ;                       ;
; mst_fifo_fsm:i1_fsm|odata[25]      ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; mst_fifo_fsm:i1_fsm|odata[25]~_Duplicate_1   ; Q                ;                       ;
; mst_fifo_fsm:i1_fsm|odata[25]      ; Packed Register ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; DATA[25]~output                              ; I                ;                       ;
; mst_fifo_fsm:i1_fsm|odata[25]      ; Inverted        ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ;                                              ;                  ;                       ;
; mst_fifo_fsm:i1_fsm|odata[26]      ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; mst_fifo_fsm:i1_fsm|odata[26]~_Duplicate_1   ; Q                ;                       ;
; mst_fifo_fsm:i1_fsm|odata[26]      ; Packed Register ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; DATA[26]~output                              ; I                ;                       ;
; mst_fifo_fsm:i1_fsm|odata[26]      ; Inverted        ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ;                                              ;                  ;                       ;
; mst_fifo_fsm:i1_fsm|odata[27]      ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; mst_fifo_fsm:i1_fsm|odata[27]~_Duplicate_1   ; Q                ;                       ;
; mst_fifo_fsm:i1_fsm|odata[27]      ; Packed Register ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; DATA[27]~output                              ; I                ;                       ;
; mst_fifo_fsm:i1_fsm|odata[27]      ; Inverted        ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ;                                              ;                  ;                       ;
; mst_fifo_fsm:i1_fsm|odata[28]      ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; mst_fifo_fsm:i1_fsm|odata[28]~_Duplicate_1   ; Q                ;                       ;
; mst_fifo_fsm:i1_fsm|odata[28]      ; Packed Register ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; DATA[28]~output                              ; I                ;                       ;
; mst_fifo_fsm:i1_fsm|odata[28]      ; Inverted        ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ;                                              ;                  ;                       ;
; mst_fifo_fsm:i1_fsm|odata[29]      ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; mst_fifo_fsm:i1_fsm|odata[29]~_Duplicate_1   ; Q                ;                       ;
; mst_fifo_fsm:i1_fsm|odata[29]      ; Packed Register ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; DATA[29]~output                              ; I                ;                       ;
; mst_fifo_fsm:i1_fsm|odata[29]      ; Inverted        ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ;                                              ;                  ;                       ;
; mst_fifo_fsm:i1_fsm|odata[30]      ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; mst_fifo_fsm:i1_fsm|odata[30]~_Duplicate_1   ; Q                ;                       ;
; mst_fifo_fsm:i1_fsm|odata[30]      ; Packed Register ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; DATA[30]~output                              ; I                ;                       ;
; mst_fifo_fsm:i1_fsm|odata[30]      ; Inverted        ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ;                                              ;                  ;                       ;
; mst_fifo_fsm:i1_fsm|odata[31]      ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; mst_fifo_fsm:i1_fsm|odata[31]~_Duplicate_1   ; Q                ;                       ;
; mst_fifo_fsm:i1_fsm|odata[31]      ; Packed Register ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; DATA[31]~output                              ; I                ;                       ;
; mst_fifo_fsm:i1_fsm|odata[31]      ; Inverted        ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ;                                              ;                  ;                       ;
; mst_fifo_fsm:i1_fsm|oe_n           ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; mst_fifo_fsm:i1_fsm|oe_n~_Duplicate_1        ; Q                ;                       ;
; mst_fifo_fsm:i1_fsm|oe_n           ; Packed Register ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; OE_N~output                                  ; I                ;                       ;
; mst_fifo_fsm:i1_fsm|oe_n           ; Inverted        ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ;                                              ;                  ;                       ;
; mst_fifo_fsm:i1_fsm|rd_n           ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; mst_fifo_fsm:i1_fsm|rd_n~_Duplicate_1        ; Q                ;                       ;
; mst_fifo_fsm:i1_fsm|rd_n           ; Packed Register ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; RD_N~output                                  ; I                ;                       ;
; mst_fifo_fsm:i1_fsm|rd_n           ; Inverted        ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ;                                              ;                  ;                       ;
; mst_fifo_fsm:i1_fsm|wr_n           ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; mst_fifo_fsm:i1_fsm|wr_n~_Duplicate_1        ; Q                ;                       ;
; mst_fifo_fsm:i1_fsm|wr_n           ; Packed Register ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; WR_N~output                                  ; I                ;                       ;
; mst_fifo_fsm:i1_fsm|wr_n           ; Inverted        ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ;                                              ;                  ;                       ;
; mst_fifo_fsm:i1_fsm|cur_stap1.IDLE ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; mst_fifo_fsm:i1_fsm|cur_stap1.IDLE~DUPLICATE ;                  ;                       ;
; mst_fifo_fsm:i1_fsm|cur_stap2.MTWR ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; mst_fifo_fsm:i1_fsm|cur_stap2.MTWR~DUPLICATE ;                  ;                       ;
; mst_fifo_fsm:i1_fsm|rxf_n_p1       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; mst_fifo_fsm:i1_fsm|rxf_n_p1~DUPLICATE       ;                  ;                       ;
; mst_pre_fet:i2_pref|wrcnt2[0]      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; mst_pre_fet:i2_pref|wrcnt2[0]~DUPLICATE      ;                  ;                       ;
; mst_pre_fet:i2_pref|wrcnt3[1]      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; mst_pre_fet:i2_pref|wrcnt3[1]~DUPLICATE      ;                  ;                       ;
+------------------------------------+-----------------+---------------------------------------------------+---------------------------------+-----------+----------------+----------------------------------------------+------------------+-----------------------+


+------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                            ;
+------------------+----------------+--------------+------------+---------------+----------------+
; Name             ; Ignored Entity ; Ignored From ; Ignored To ; Ignored Value ; Ignored Source ;
+------------------+----------------+--------------+------------+---------------+----------------+
; Current Strength ; mst_fifo_top   ;              ; sys_led[*] ; 12MA          ; QSF Assignment ;
; Slew Rate        ; mst_fifo_top   ;              ; sys_led[*] ; 1             ; QSF Assignment ;
+------------------+----------------+--------------+------------+---------------+----------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 2925 ) ; 0.00 % ( 0 / 2925 )        ; 0.00 % ( 0 / 2925 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 2925 ) ; 0.00 % ( 0 / 2925 )        ; 0.00 % ( 0 / 2925 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 2925 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 0 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/michele.fragasso/Desktop/doc/FT601Q/Examples/FPGA/MasterFIFO32_firmware/cyclonev_mst_fifo32_1.2/cyclonev_mst_fifo32_1.2/output_files/mst_bus.pin.


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+-------------------------------------------------------------+-----------------------+-------+
; Resource                                                    ; Usage                 ; %     ;
+-------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 895 / 29,080          ; 3 %   ;
; ALMs needed [=A-B+C]                                        ; 895                   ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 1,098 / 29,080        ; 4 %   ;
;         [a] ALMs used for LUT logic and registers           ; 355                   ;       ;
;         [b] ALMs used for LUT logic                         ; 435                   ;       ;
;         [c] ALMs used for registers                         ; 308                   ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 214 / 29,080          ; < 1 % ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 11 / 29,080           ; < 1 % ;
;         [a] Due to location constrained logic               ; 0                     ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 1                     ;       ;
;         [c] Due to LAB input limits                         ; 10                    ;       ;
;         [d] Due to virtual I/Os                             ; 0                     ;       ;
;                                                             ;                       ;       ;
; Difficulty packing design                                   ; Low                   ;       ;
;                                                             ;                       ;       ;
; Total LABs:  partially or completely used                   ; 133 / 2,908           ; 5 %   ;
;     -- Logic LABs                                           ; 133                   ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ;       ;
;                                                             ;                       ;       ;
; Combinational ALUT usage for logic                          ; 1,331                 ;       ;
;     -- 7 input functions                                    ; 14                    ;       ;
;     -- 6 input functions                                    ; 427                   ;       ;
;     -- 5 input functions                                    ; 131                   ;       ;
;     -- 4 input functions                                    ; 109                   ;       ;
;     -- <=3 input functions                                  ; 650                   ;       ;
; Combinational ALUT usage for route-throughs                 ; 229                   ;       ;
;                                                             ;                       ;       ;
; Dedicated logic registers                                   ; 1,380                 ;       ;
;     -- By type:                                             ;                       ;       ;
;         -- Primary logic registers                          ; 1,325 / 58,160        ; 2 %   ;
;         -- Secondary logic registers                        ; 55 / 58,160           ; < 1 % ;
;     -- By function:                                         ;                       ;       ;
;         -- Design implementation registers                  ; 1,375                 ;       ;
;         -- Routing optimization registers                   ; 5                     ;       ;
;                                                             ;                       ;       ;
; Virtual pins                                                ; 0                     ;       ;
; I/O pins                                                    ; 59 / 364              ; 16 %  ;
;     -- Clock pins                                           ; 2 / 14                ; 14 %  ;
;     -- Dedicated input pins                                 ; 0 / 23                ; 0 %   ;
; I/O registers                                               ; 39                    ;       ;
;                                                             ;                       ;       ;
; M10K blocks                                                 ; 72 / 446              ; 16 %  ;
; Total MLAB memory bits                                      ; 0                     ;       ;
; Total block memory bits                                     ; 589,824 / 4,567,040   ; 13 %  ;
; Total block memory implementation bits                      ; 737,280 / 4,567,040   ; 16 %  ;
;                                                             ;                       ;       ;
; Total DSP Blocks                                            ; 0 / 150               ; 0 %   ;
;                                                             ;                       ;       ;
; Fractional PLLs                                             ; 0 / 6                 ; 0 %   ;
; Global signals                                              ; 1                     ;       ;
;     -- Global clocks                                        ; 1 / 16                ; 6 %   ;
;     -- Quadrant clocks                                      ; 0 / 88                ; 0 %   ;
;     -- Horizontal periphery clocks                          ; 0 / 12                ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 88                ; 0 %   ;
; SERDES Receivers                                            ; 0 / 88                ; 0 %   ;
; JTAGs                                                       ; 0 / 1                 ; 0 %   ;
; ASMI blocks                                                 ; 0 / 1                 ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                 ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                 ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1                 ; 0 %   ;
; Hard IPs                                                    ; 0 / 2                 ; 0 %   ;
; Standard RX PCSs                                            ; 0 / 6                 ; 0 %   ;
; HSSI PMA RX Deserializers                                   ; 0 / 6                 ; 0 %   ;
; Standard TX PCSs                                            ; 0 / 6                 ; 0 %   ;
; HSSI PMA TX Serializers                                     ; 0 / 6                 ; 0 %   ;
; Channel PLLs                                                ; 0 / 6                 ; 0 %   ;
; Impedance control blocks                                    ; 0 / 3                 ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 2                 ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 1.3% / 1.4% / 1.1%    ;       ;
; Peak interconnect usage (total/H/V)                         ; 15.3% / 16.4% / 11.9% ;       ;
; Maximum fan-out                                             ; 1491                  ;       ;
; Highest non-global fan-out                                  ; 1159                  ;       ;
; Total fan-out                                               ; 12386                 ;       ;
; Average fan-out                                             ; 3.86                  ;       ;
+-------------------------------------------------------------+-----------------------+-------+


+----------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                          ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Statistic                                                   ; Top                   ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 895 / 29080 ( 3 % )   ; 0 / 29080 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 895                   ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 1098 / 29080 ( 4 % )  ; 0 / 29080 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 355                   ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 435                   ; 0                              ;
;         [c] ALMs used for registers                         ; 308                   ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 214 / 29080 ( < 1 % ) ; 0 / 29080 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 11 / 29080 ( < 1 % )  ; 0 / 29080 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                     ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 1                     ; 0                              ;
;         [c] Due to LAB input limits                         ; 10                    ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Difficulty packing design                                   ; Low                   ; Low                            ;
;                                                             ;                       ;                                ;
; Total LABs:  partially or completely used                   ; 133 / 2908 ( 5 % )    ; 0 / 2908 ( 0 % )               ;
;     -- Logic LABs                                           ; 133                   ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Combinational ALUT usage for logic                          ; 1331                  ; 0                              ;
;     -- 7 input functions                                    ; 14                    ; 0                              ;
;     -- 6 input functions                                    ; 427                   ; 0                              ;
;     -- 5 input functions                                    ; 131                   ; 0                              ;
;     -- 4 input functions                                    ; 109                   ; 0                              ;
;     -- <=3 input functions                                  ; 650                   ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 229                   ; 0                              ;
; Memory ALUT usage                                           ; 0                     ; 0                              ;
;     -- 64-address deep                                      ; 0                     ; 0                              ;
;     -- 32-address deep                                      ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Dedicated logic registers                                   ; 0                     ; 0                              ;
;     -- By type:                                             ;                       ;                                ;
;         -- Primary logic registers                          ; 1325 / 58160 ( 2 % )  ; 0 / 58160 ( 0 % )              ;
;         -- Secondary logic registers                        ; 55 / 58160 ( < 1 % )  ; 0 / 58160 ( 0 % )              ;
;     -- By function:                                         ;                       ;                                ;
;         -- Design implementation registers                  ; 1375                  ; 0                              ;
;         -- Routing optimization registers                   ; 5                     ; 0                              ;
;                                                             ;                       ;                                ;
;                                                             ;                       ;                                ;
; Virtual pins                                                ; 0                     ; 0                              ;
; I/O pins                                                    ; 59                    ; 0                              ;
; I/O registers                                               ; 39                    ; 0                              ;
; Total block memory bits                                     ; 589824                ; 0                              ;
; Total block memory implementation bits                      ; 737280                ; 0                              ;
; M10K block                                                  ; 72 / 446 ( 16 % )     ; 0 / 446 ( 0 % )                ;
; Clock enable block                                          ; 1 / 116 ( < 1 % )     ; 0 / 116 ( 0 % )                ;
; Double data rate I/O output circuitry                       ; 39 / 352 ( 11 % )     ; 0 / 352 ( 0 % )                ;
;                                                             ;                       ;                                ;
; Connections                                                 ;                       ;                                ;
;     -- Input Connections                                    ; 36                    ; 0                              ;
;     -- Registered Input Connections                         ; 0                     ; 0                              ;
;     -- Output Connections                                   ; 36                    ; 0                              ;
;     -- Registered Output Connections                        ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Internal Connections                                        ;                       ;                                ;
;     -- Total Connections                                    ; 13466                 ; 0                              ;
;     -- Registered Connections                               ; 4080                  ; 0                              ;
;                                                             ;                       ;                                ;
; External Connections                                        ;                       ;                                ;
;     -- Top                                                  ; 72                    ; 0                              ;
;     -- hard_block:auto_generated_inst                       ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Partition Interface                                         ;                       ;                                ;
;     -- Input Ports                                          ; 11                    ; 0                              ;
;     -- Output Ports                                         ; 12                    ; 0                              ;
;     -- Bidir Ports                                          ; 36                    ; 0                              ;
;                                                             ;                       ;                                ;
; Registered Ports                                            ;                       ;                                ;
;     -- Registered Input Ports                               ; 0                     ; 0                              ;
;     -- Registered Output Ports                              ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Port Connectivity                                           ;                       ;                                ;
;     -- Input Ports driven by GND                            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                     ; 0                              ;
;     -- Input Ports with no Source                           ; 0                     ; 0                              ;
;     -- Output Ports with no Source                          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                     ; 0                              ;
+-------------------------------------------------------------+-----------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                              ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; CLK      ; N9    ; 8A       ; 21           ; 61           ; 0            ; 1491                  ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; ERDIS    ; AD13  ; 4A       ; 34           ; 0            ; 34           ; 6                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; HRST_N   ; P11   ; 3B       ; 21           ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; On           ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; MLTCN    ; AC9   ; 3B       ; 14           ; 0            ; 34           ; 104                   ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; RXF_N    ; F18   ; 7A       ; 51           ; 61           ; 17           ; 14                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; R_OOB    ; A13   ; 7A       ; 38           ; 61           ; 51           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; SRST_N   ; C23   ; 7A       ; 66           ; 61           ; 34           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; On           ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; STREN    ; AE10  ; 4A       ; 36           ; 0            ; 51           ; 78                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; TXE_N    ; E18   ; 7A       ; 51           ; 61           ; 0            ; 8                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; WAKEUP_N ; C22   ; 7A       ; 66           ; 61           ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; W_OOB    ; B12   ; 7A       ; 38           ; 61           ; 34           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; OE_N         ; D13   ; 7A       ; 32           ; 61           ; 57           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; RD_N         ; E13   ; 7A       ; 32           ; 61           ; 40           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SIWU_N       ; F16   ; 7A       ; 40           ; 61           ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; STRER[0]     ; F7    ; 8A       ; 14           ; 61           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; STRER[1]     ; F6    ; 8A       ; 15           ; 61           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; STRER[2]     ; G6    ; 8A       ; 15           ; 61           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; STRER[3]     ; G7    ; 8A       ; 14           ; 61           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; WR_N         ; E15   ; 7A       ; 40           ; 61           ; 57           ; yes             ; no                     ; 0         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 12mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; debug_sig[0] ; L7    ; 8A       ; 10           ; 61           ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 12mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; debug_sig[1] ; K6    ; 8A       ; 10           ; 61           ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 12mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; debug_sig[2] ; D8    ; 8A       ; 10           ; 61           ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 12mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; debug_sig[3] ; E9    ; 8A       ; 10           ; 61           ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 12mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+----------------------------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Input Termination ; Output Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group                    ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+----------------------------------------+
; BE[0]    ; C13   ; 7A       ; 34           ; 61           ; 34           ; 1                     ; 0                  ; no     ; no             ; yes             ; no                     ; 0         ; no              ; no         ; no       ; Off          ; 2.5 V        ; 12mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; mst_fifo_fsm:i1_fsm|be_oe_n (inverted) ;
; BE[1]    ; C12   ; 7A       ; 34           ; 61           ; 51           ; 1                     ; 0                  ; no     ; no             ; yes             ; no                     ; 0         ; no              ; no         ; no       ; Off          ; 2.5 V        ; 12mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; mst_fifo_fsm:i1_fsm|be_oe_n (inverted) ;
; BE[2]    ; A8    ; 7A       ; 48           ; 61           ; 74           ; 1                     ; 0                  ; no     ; no             ; yes             ; no                     ; 0         ; no              ; no         ; no       ; Off          ; 2.5 V        ; 12mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; mst_fifo_fsm:i1_fsm|be_oe_n (inverted) ;
; BE[3]    ; A9    ; 7A       ; 48           ; 61           ; 91           ; 1                     ; 0                  ; no     ; no             ; yes             ; no                     ; 0         ; no              ; no         ; no       ; Off          ; 2.5 V        ; 12mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; mst_fifo_fsm:i1_fsm|be_oe_n (inverted) ;
; DATA[0]  ; D11   ; 7A       ; 32           ; 61           ; 74           ; 1                     ; 0                  ; no     ; no             ; yes             ; no                     ; 0         ; no              ; no         ; no       ; Off          ; 2.5 V        ; 12mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; mst_fifo_fsm:i1_fsm|be_oe_n (inverted) ;
; DATA[10] ; B10   ; 7A       ; 42           ; 61           ; 34           ; 2                     ; 0                  ; no     ; no             ; yes             ; no                     ; 0         ; no              ; no         ; no       ; Off          ; 2.5 V        ; 12mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; mst_fifo_fsm:i1_fsm|dt_oe_n (inverted) ;
; DATA[11] ; A11   ; 7A       ; 42           ; 61           ; 51           ; 2                     ; 0                  ; no     ; no             ; yes             ; no                     ; 0         ; no              ; no         ; no       ; Off          ; 2.5 V        ; 12mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; mst_fifo_fsm:i1_fsm|dt_oe_n (inverted) ;
; DATA[12] ; C20   ; 7A       ; 61           ; 61           ; 34           ; 2                     ; 0                  ; no     ; no             ; yes             ; no                     ; 0         ; no              ; no         ; no       ; Off          ; 2.5 V        ; 12mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; mst_fifo_fsm:i1_fsm|dt_oe_n (inverted) ;
; DATA[13] ; B19   ; 7A       ; 61           ; 61           ; 51           ; 2                     ; 0                  ; no     ; no             ; yes             ; no                     ; 0         ; no              ; no         ; no       ; Off          ; 2.5 V        ; 12mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; mst_fifo_fsm:i1_fsm|dt_oe_n (inverted) ;
; DATA[14] ; B15   ; 7A       ; 50           ; 61           ; 34           ; 2                     ; 0                  ; no     ; no             ; yes             ; no                     ; 0         ; no              ; no         ; no       ; Off          ; 2.5 V        ; 12mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; mst_fifo_fsm:i1_fsm|dt_oe_n (inverted) ;
; DATA[15] ; C15   ; 7A       ; 50           ; 61           ; 51           ; 2                     ; 0                  ; no     ; no             ; yes             ; no                     ; 0         ; no              ; no         ; no       ; Off          ; 2.5 V        ; 12mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; mst_fifo_fsm:i1_fsm|dt_oe_n (inverted) ;
; DATA[16] ; H14   ; 7A       ; 53           ; 61           ; 0            ; 1                     ; 0                  ; no     ; no             ; yes             ; no                     ; 0         ; no              ; no         ; no       ; Off          ; 2.5 V        ; 12mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; mst_fifo_fsm:i1_fsm|be_oe_n (inverted) ;
; DATA[17] ; H13   ; 7A       ; 53           ; 61           ; 17           ; 1                     ; 0                  ; no     ; no             ; yes             ; no                     ; 0         ; no              ; no         ; no       ; Off          ; 2.5 V        ; 12mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; mst_fifo_fsm:i1_fsm|be_oe_n (inverted) ;
; DATA[18] ; N12   ; 7A       ; 42           ; 61           ; 0            ; 1                     ; 0                  ; no     ; no             ; yes             ; no                     ; 0         ; no              ; no         ; no       ; Off          ; 2.5 V        ; 12mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; mst_fifo_fsm:i1_fsm|be_oe_n (inverted) ;
; DATA[19] ; M12   ; 7A       ; 42           ; 61           ; 17           ; 1                     ; 0                  ; no     ; no             ; yes             ; no                     ; 0         ; no              ; no         ; no       ; Off          ; 2.5 V        ; 12mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; mst_fifo_fsm:i1_fsm|be_oe_n (inverted) ;
; DATA[1]  ; D12   ; 7A       ; 32           ; 61           ; 91           ; 1                     ; 0                  ; no     ; no             ; yes             ; no                     ; 0         ; no              ; no         ; no       ; Off          ; 2.5 V        ; 12mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; mst_fifo_fsm:i1_fsm|be_oe_n (inverted) ;
; DATA[20] ; M11   ; 7A       ; 34           ; 61           ; 0            ; 1                     ; 0                  ; no     ; no             ; yes             ; no                     ; 0         ; no              ; no         ; no       ; Off          ; 2.5 V        ; 12mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; mst_fifo_fsm:i1_fsm|be_oe_n (inverted) ;
; DATA[21] ; L11   ; 7A       ; 34           ; 61           ; 17           ; 1                     ; 0                  ; no     ; no             ; yes             ; no                     ; 0         ; no              ; no         ; no       ; Off          ; 2.5 V        ; 12mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; mst_fifo_fsm:i1_fsm|be_oe_n (inverted) ;
; DATA[22] ; H18   ; 7A       ; 64           ; 61           ; 0            ; 1                     ; 0                  ; no     ; no             ; yes             ; no                     ; 0         ; no              ; no         ; no       ; Off          ; 2.5 V        ; 12mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; mst_fifo_fsm:i1_fsm|be_oe_n (inverted) ;
; DATA[23] ; H17   ; 7A       ; 64           ; 61           ; 17           ; 1                     ; 0                  ; no     ; no             ; yes             ; no                     ; 0         ; no              ; no         ; no       ; Off          ; 2.5 V        ; 12mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; mst_fifo_fsm:i1_fsm|be_oe_n (inverted) ;
; DATA[24] ; L12   ; 7A       ; 50           ; 61           ; 0            ; 1                     ; 0                  ; no     ; no             ; yes             ; no                     ; 0         ; no              ; no         ; no       ; Off          ; 2.5 V        ; 12mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; mst_fifo_fsm:i1_fsm|be_oe_n (inverted) ;
; DATA[25] ; K11   ; 7A       ; 50           ; 61           ; 17           ; 1                     ; 0                  ; no     ; no             ; yes             ; no                     ; 0         ; no              ; no         ; no       ; Off          ; 2.5 V        ; 12mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; mst_fifo_fsm:i1_fsm|be_oe_n (inverted) ;
; DATA[26] ; H15   ; 7A       ; 66           ; 61           ; 0            ; 1                     ; 0                  ; no     ; no             ; yes             ; no                     ; 0         ; no              ; no         ; no       ; Off          ; 2.5 V        ; 12mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; mst_fifo_fsm:i1_fsm|be_oe_n (inverted) ;
; DATA[27] ; J16   ; 7A       ; 66           ; 61           ; 17           ; 1                     ; 0                  ; no     ; no             ; yes             ; no                     ; 0         ; no              ; no         ; no       ; Off          ; 2.5 V        ; 12mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; mst_fifo_fsm:i1_fsm|be_oe_n (inverted) ;
; DATA[28] ; J12   ; 7A       ; 57           ; 61           ; 0            ; 1                     ; 0                  ; no     ; no             ; yes             ; no                     ; 0         ; no              ; no         ; no       ; Off          ; 2.5 V        ; 12mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; mst_fifo_fsm:i1_fsm|be_oe_n (inverted) ;
; DATA[29] ; J11   ; 7A       ; 57           ; 61           ; 17           ; 1                     ; 0                  ; no     ; no             ; yes             ; no                     ; 0         ; no              ; no         ; no       ; Off          ; 2.5 V        ; 12mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; mst_fifo_fsm:i1_fsm|be_oe_n (inverted) ;
; DATA[2]  ; E10   ; 7A       ; 40           ; 61           ; 74           ; 1                     ; 0                  ; no     ; no             ; yes             ; no                     ; 0         ; no              ; no         ; no       ; Off          ; 2.5 V        ; 12mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; mst_fifo_fsm:i1_fsm|be_oe_n (inverted) ;
; DATA[30] ; G16   ; 7A       ; 61           ; 61           ; 0            ; 1                     ; 0                  ; no     ; no             ; yes             ; no                     ; 0         ; no              ; no         ; no       ; Off          ; 2.5 V        ; 12mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; mst_fifo_fsm:i1_fsm|be_oe_n (inverted) ;
; DATA[31] ; G17   ; 7A       ; 61           ; 61           ; 17           ; 1                     ; 0                  ; no     ; no             ; yes             ; no                     ; 0         ; no              ; no         ; no       ; Off          ; 2.5 V        ; 12mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; mst_fifo_fsm:i1_fsm|be_oe_n (inverted) ;
; DATA[3]  ; E11   ; 7A       ; 40           ; 61           ; 91           ; 1                     ; 0                  ; no     ; no             ; yes             ; no                     ; 0         ; no              ; no         ; no       ; Off          ; 2.5 V        ; 12mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; mst_fifo_fsm:i1_fsm|be_oe_n (inverted) ;
; DATA[4]  ; C9    ; 7A       ; 46           ; 61           ; 34           ; 1                     ; 0                  ; no     ; no             ; yes             ; no                     ; 0         ; no              ; no         ; no       ; Off          ; 2.5 V        ; 12mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; mst_fifo_fsm:i1_fsm|be_oe_n (inverted) ;
; DATA[5]  ; B9    ; 7A       ; 46           ; 61           ; 51           ; 1                     ; 0                  ; no     ; no             ; yes             ; no                     ; 0         ; no              ; no         ; no       ; Off          ; 2.5 V        ; 12mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; mst_fifo_fsm:i1_fsm|be_oe_n (inverted) ;
; DATA[6]  ; D10   ; 7A       ; 44           ; 61           ; 34           ; 1                     ; 0                  ; no     ; no             ; yes             ; no                     ; 0         ; no              ; no         ; no       ; Off          ; 2.5 V        ; 12mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; mst_fifo_fsm:i1_fsm|be_oe_n (inverted) ;
; DATA[7]  ; C10   ; 7A       ; 44           ; 61           ; 51           ; 1                     ; 0                  ; no     ; no             ; yes             ; no                     ; 0         ; no              ; no         ; no       ; Off          ; 2.5 V        ; 12mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; mst_fifo_fsm:i1_fsm|be_oe_n (inverted) ;
; DATA[8]  ; A12   ; 7A       ; 36           ; 61           ; 34           ; 2                     ; 0                  ; no     ; no             ; yes             ; no                     ; 0         ; no              ; no         ; no       ; Off          ; 2.5 V        ; 12mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; mst_fifo_fsm:i1_fsm|dt_oe_n (inverted) ;
; DATA[9]  ; B11   ; 7A       ; 36           ; 61           ; 51           ; 2                     ; 0                  ; no     ; no             ; yes             ; no                     ; 0         ; no              ; no         ; no       ; Off          ; 2.5 V        ; 12mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; mst_fifo_fsm:i1_fsm|dt_oe_n (inverted) ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+----------------------------------------+


+----------------------------------------------------------------------------+
; I/O Bank Usage                                                             ;
+----------+------------------+---------------+--------------+---------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+------------------+---------------+--------------+---------------+
; B1L      ; 0 / 14 ( 0 % )   ; --            ; --           ; --            ;
; B0L      ; 0 / 14 ( 0 % )   ; --            ; --           ; --            ;
; 3A       ; 0 / 16 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 3B       ; 2 / 32 ( 6 % )   ; 2.5V          ; --           ; 2.5V          ;
; 4A       ; 2 / 80 ( 3 % )   ; 2.5V          ; --           ; 2.5V          ;
; 5A       ; 0 / 16 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 5B       ; 0 / 32 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 6A       ; 0 / 48 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 46 / 80 ( 57 % ) ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 9 / 32 ( 28 % )  ; 2.5V          ; --           ; 2.5V          ;
+----------+------------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                            ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A2       ; 396        ; 9A       ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A5       ; 344        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A6       ; 392        ; 9A       ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A7       ; 348        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A8       ; 308        ; 7A       ; BE[2]                           ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A9       ; 310        ; 7A       ; BE[3]                           ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A10      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A11      ; 322        ; 7A       ; DATA[11]                        ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A12      ; 332        ; 7A       ; DATA[8]                         ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A13      ; 330        ; 7A       ; R_OOB                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A14      ; 300        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A16      ; 294        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A17      ; 292        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A18      ; 290        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A19      ; 288        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A20      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A21      ; 274        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A22      ; 270        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A23      ; 268        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A24      ; 269        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A25      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA3      ; 14         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ; 15         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA6      ; 45         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA7      ; 47         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA8      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA9      ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AA10     ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA11     ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA12     ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA13     ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA14     ; 87         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA15     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA16     ; 113        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA17     ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA18     ; 151        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA19     ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA20     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA21     ; 163        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA22     ; 170        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA23     ; 172        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA24     ; 187        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA25     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA26     ; 201        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB1      ; 21         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ; 20         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB4      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB5      ; 33         ; 3A       ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB6      ; 43         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB7      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB8      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB9      ;            ; 3A       ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB10     ; 61         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB11     ; 63         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB12     ; 65         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB13     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB14     ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB15     ; 105        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB16     ; 111        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB17     ; 129        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB18     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB19     ; 160        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB20     ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB21     ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB22     ; 165        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB23     ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB24     ; 176        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB25     ; 189        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB26     ; 199        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC3      ; 18         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AC4      ; 19         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AC5      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC6      ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC7      ;            ; 3A       ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC8      ; 62         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC9      ; 64         ; 3B       ; MLTCN                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC10     ; 59         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC11     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC12     ;            ; 3B       ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC13     ; 102        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC14     ; 104        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC15     ; 103        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC16     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC17     ; 127        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC18     ; 120        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC19     ; 158        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC20     ; 136        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC21     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC22     ; 166        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC23     ; 168        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC24     ; 174        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC25     ; 193        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC26     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD1      ; 25         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD2      ; 24         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD4      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD5      ; 35         ; 3A       ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AD6      ; 51         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD7      ; 53         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD8      ; 73         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD9      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD10     ; 96         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD11     ; 88         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD12     ; 91         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD13     ; 93         ; 4A       ; ERDIS                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD14     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD15     ;            ; 4A       ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AD16     ; 119        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD17     ; 121        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD18     ; 118        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD19     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD20     ; 134        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD21     ; 139        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD22     ; 141        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD23     ; 144        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD24     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD25     ; 191        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD26     ; 157        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE3      ; 22         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AE4      ; 23         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AE5      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE6      ; 85         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE7      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE8      ; 71         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE9      ; 77         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE10     ; 94         ; 4A       ; STREN                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE11     ; 86         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE12     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE13     ; 109        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE14     ; 112        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE15     ; 135        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE16     ; 137        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE17     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE18     ; 117        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE19     ; 125        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE20     ; 133        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE21     ; 131        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE22     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE23     ; 142        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE24     ; 149        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE25     ; 152        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE26     ; 155        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF4      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF5      ; 37         ; 3A       ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AF6      ; 83         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF7      ; 80         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF8      ; 78         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF9      ; 75         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF10     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF11     ; 101        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF12     ; 99         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF13     ; 107        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF14     ; 110        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF15     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF16     ; 143        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF17     ; 145        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF18     ; 115        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF19     ; 123        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF20     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF21     ; 128        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF22     ; 126        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF23     ; 147        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF24     ; 150        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF25     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B1       ;            ;          ; RREF                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B5       ; 394        ; 9A       ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B6       ; 346        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ; 350        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B9       ; 314        ; 7A       ; DATA[5]                         ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B10      ; 320        ; 7A       ; DATA[10]                        ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B11      ; 334        ; 7A       ; DATA[9]                         ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B12      ; 328        ; 7A       ; W_OOB                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B13      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B14      ; 302        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B15      ; 304        ; 7A       ; DATA[14]                        ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B16      ;            ; 7A       ; VREFB7AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B17      ; 298        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B19      ; 282        ; 7A       ; DATA[13]                        ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B20      ; 278        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B21      ; 276        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B22      ; 272        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B23      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B24      ; 267        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B25      ; 247        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; B26      ; 249        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C3       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C4       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C6       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C7       ; 358        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C8       ;            ; 8A       ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; C9       ; 312        ; 7A       ; DATA[4]                         ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C10      ; 318        ; 7A       ; DATA[7]                         ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C12      ; 338        ; 7A       ; BE[1]                           ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C13      ; 336        ; 7A       ; BE[0]                           ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C14      ; 307        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C15      ; 306        ; 7A       ; DATA[15]                        ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C16      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C17      ; 296        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C18      ; 286        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C19      ; 284        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C20      ; 280        ; 7A       ; DATA[12]                        ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C22      ; 266        ; 7A       ; WAKEUP_N                        ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C23      ; 264        ; 7A       ; SRST_N                          ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; On           ;
; C24      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C25      ; 253        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C26      ;            ; 6A       ; VCCIO6A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D1       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D2       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D5       ; 395        ; 9A       ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D6       ; 352        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D7       ; 356        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D8       ; 372        ; 8A       ; debug_sig[2]                    ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D9       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D10      ; 316        ; 7A       ; DATA[6]                         ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D11      ; 340        ; 7A       ; DATA[0]                         ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D12      ; 342        ; 7A       ; DATA[1]                         ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D13      ; 341        ; 7A       ; OE_N                            ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D15      ; 309        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D16      ; 317        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D17      ; 293        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ; 291        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D19      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D20      ; 277        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D21      ; 275        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D22      ; 255        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D23      ; 262        ; 7A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D24      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D25      ; 251        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D26      ; 227        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E3       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E4       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E6       ; 354        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E8       ;            ; --       ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; E9       ; 374        ; 8A       ; debug_sig[3]                    ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E10      ; 324        ; 7A       ; DATA[2]                         ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E11      ; 326        ; 7A       ; DATA[3]                         ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E12      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E13      ; 339        ; 7A       ; RD_N                            ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E14      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E15      ; 325        ; 7A       ; WR_N                            ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E16      ; 315        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E18      ; 299        ; 7A       ; TXE_N                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E19      ; 285        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E20      ; 283        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E21      ; 259        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E22      ;            ; 6A       ; VCCIO6A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E23      ; 257        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E24      ; 231        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E25      ; 233        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E26      ; 229        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F1       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F5       ; 398        ; 9A       ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F6       ; 360        ; 8A       ; STRER[1]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F7       ; 366        ; 8A       ; STRER[0]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F8       ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; F9       ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F11      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F12      ; 333        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F13      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F14      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F15      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F16      ; 323        ; 7A       ; SIWU_N                          ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F17      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F18      ; 301        ; 7A       ; RXF_N                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F19      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F21      ; 260        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F22      ; 261        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F23      ; 243        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F24      ; 235        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F25      ;            ; 6A       ; VCCIO6A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F26      ; 219        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G3       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 362        ; 8A       ; STRER[2]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G7       ; 364        ; 8A       ; STRER[3]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G8       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G9       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G10      ; 357        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G11      ; 329        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G12      ; 331        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G14      ; 313        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G15      ; 311        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G16      ; 279        ; 7A       ; DATA[30]                        ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G17      ; 281        ; 7A       ; DATA[31]                        ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G18      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G19      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G20      ; 258        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G21      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G22      ; 245        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G23      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G24      ; 237        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G25      ; 223        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G26      ; 221        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H1       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ; 400        ; 9A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H7       ; 368        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H8       ; 347        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H9       ; 349        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H10      ; 355        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H11      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H12      ; 327        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H13      ; 297        ; 7A       ; DATA[17]                        ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H14      ; 295        ; 7A       ; DATA[16]                        ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H15      ; 263        ; 7A       ; DATA[26]                        ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H17      ; 273        ; 7A       ; DATA[23]                        ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H18      ; 271        ; 7A       ; DATA[22]                        ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H19      ; 250        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H20      ; 252        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H21      ;            ; 6A       ; VCCIO6A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H22      ; 242        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H23      ; 239        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H24      ; 241        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H25      ; 225        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H26      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J3       ;            ; --       ; VCCL_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J5       ; 399        ; 9A       ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J7       ; 370        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J8       ; 365        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J10      ; 369        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J11      ; 289        ; 7A       ; DATA[29]                        ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J12      ; 287        ; 7A       ; DATA[28]                        ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J16      ; 265        ; 7A       ; DATA[27]                        ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J17      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J19      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J20      ; 254        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J21      ; 256        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J22      ;            ; 6A       ; VCCPD6A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J23      ; 244        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J24      ;            ; 6A       ; VCCIO6A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J25      ; 215        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J26      ; 217        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K1       ; 2          ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ; 3          ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K4       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K5       ; 397        ; 9A       ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K6       ; 373        ; 8A       ; debug_sig[1]                    ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; K7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K8       ; 363        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K9       ; 361        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K10      ; 367        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K11      ; 305        ; 7A       ; DATA[25]                        ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; K12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K18      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K20      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K21      ; 248        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K23      ; 236        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K24      ; 234        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K25      ; 230        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K26      ; 232        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L3       ;            ; --       ; VCCH_GXBL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L5       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L6       ; 393        ; 9A       ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 371        ; 8A       ; debug_sig[0]                    ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; L8       ; 359        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L9       ; 353        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L11      ; 337        ; 7A       ; DATA[21]                        ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; L12      ; 303        ; 7A       ; DATA[24]                        ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; L13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L17      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L19      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L21      ;            ; 6A       ; VCCPD6A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L22      ; 246        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L23      ; 238        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L24      ; 240        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L25      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L26      ;            ; 6A       ; VREFB6AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; M1       ; 5          ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ; 4          ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M4       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M6       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M7       ; 391        ; 9A       ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M9       ; 351        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M10      ; 345        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M11      ; 335        ; 7A       ; DATA[20]                        ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; M12      ; 321        ; 7A       ; DATA[19]                        ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; M13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M18      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M20      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M21      ; 216        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M22      ; 224        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M23      ;            ; 6A       ; VCCIO6A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M24      ; 220        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M25      ; 226        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M26      ; 228        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N3       ;            ; --       ; VCCL_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N5       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N7       ; 1          ; B1L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; N8       ; 36         ; 3A       ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; N9       ; 343        ; 8A       ; CLK                             ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; N10      ; 76         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N12      ; 319        ; 7A       ; DATA[18]                        ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; N13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N17      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N19      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N20      ; 214        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N22      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N23      ; 222        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N24      ; 218        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N25      ; 210        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N26      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P1       ; 6          ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ; 7          ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P4       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P6       ; 0          ; B1L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; P7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P8       ; 52         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P10      ; 74         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P11      ; 84         ; 3B       ; HRST_N                          ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; On           ;
; P12      ; 82         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P18      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P20      ; 200        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P21      ; 206        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P22      ; 208        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P23      ; 192        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P24      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P25      ;            ; 5B       ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; P26      ; 212        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R3       ;            ; --       ; VCCH_GXBL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R5       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R6       ; 30         ; 3A       ; #TMS                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; R7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R8       ; 50         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R9       ; 48         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R10      ; 46         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R11      ; 60         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R17      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R19      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R20      ; 198        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R21      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R22      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R23      ; 190        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R24      ; 194        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R25      ; 196        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R26      ; 204        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T1       ; 9          ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ; 8          ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T4       ;            ; --       ; VCCH_GXBL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T6       ; 34         ; 3A       ; #TDI                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; T7       ; 38         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T8       ; 40         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T9       ; 56         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T11      ; 58         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T12      ; 66         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T13      ; 68         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T17      ; 132        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T18      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T19      ; 179        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T21      ; 182        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T22      ; 184        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T23      ; 186        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T24      ; 188        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T25      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T26      ; 202        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U3       ;            ; --       ; VCCL_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U5       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U6       ; 31         ; 3A       ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; U7       ; 39         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U8       ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U9       ; 54         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U10      ; 81         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U11      ; 79         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U12      ; 100        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U14      ; 108        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U15      ; 148        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U16      ; 146        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U17      ; 130        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U18      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U19      ; 167        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U20      ; 181        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U21      ;            ; 5A       ; VCCPD5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U22      ; 177        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U23      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U24      ; 195        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U25      ; 211        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U26      ; 213        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V1       ; 13         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ; 12         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V6       ; 26         ; B0L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; V7       ; 28         ; 3A       ; #TDO                            ; output ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ; 41         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V9       ; 70         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V10      ; 72         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V11      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V12      ; 98         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V13      ; 92         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V14      ; 106        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V15      ; 124        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V17      ; 154        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V18      ; 156        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V19      ; 164        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V20      ; 169        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V21      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V22      ; 175        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V23      ; 183        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V24      ; 185        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V25      ; 197        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V26      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W3       ; 10         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ; 11         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W6       ; 27         ; B0L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; W7       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W8       ; 42         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W10      ; 69         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W11      ; 57         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W12      ; 97         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W13      ; 90         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W14      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W15      ; 122        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W16      ; 140        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W17      ; 138        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W18      ; 162        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W20      ; 171        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W21      ; 173        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W22      ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; W23      ;            ; 5A       ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; W24      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W25      ; 207        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W26      ; 209        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y1       ; 17         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ; 16         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y5       ; 32         ; 3A       ; #TCK                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; Y6       ; 29         ; 3A       ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; Y7       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y8       ; 49         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y9       ; 44         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y10      ; 67         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y11      ; 55         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ; 95         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y14      ; 89         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y15      ; 116        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y16      ; 114        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y17      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y18      ; 153        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y19      ; 159        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y20      ; 161        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y21      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y23      ; 178        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y24      ; 180        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y25      ; 203        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y26      ; 205        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-----------------------------------------------------+
; I/O Assignment Warnings                             ;
+--------------+--------------------------------------+
; Pin Name     ; Reason                               ;
+--------------+--------------------------------------+
; SIWU_N       ; Missing drive strength and slew rate ;
; RD_N         ; Missing drive strength and slew rate ;
; OE_N         ; Missing drive strength and slew rate ;
; debug_sig[0] ; Missing slew rate                    ;
; debug_sig[1] ; Missing slew rate                    ;
; debug_sig[2] ; Missing slew rate                    ;
; debug_sig[3] ; Missing slew rate                    ;
; STRER[0]     ; Missing drive strength and slew rate ;
; STRER[1]     ; Missing drive strength and slew rate ;
; STRER[2]     ; Missing drive strength and slew rate ;
; STRER[3]     ; Missing drive strength and slew rate ;
+--------------+--------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+-------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+----------------------------------------------------------------------------------------------------------------------+-----------------+--------------+
; Compilation Hierarchy Node                ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                  ; Entity Name     ; Library Name ;
+-------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+----------------------------------------------------------------------------------------------------------------------+-----------------+--------------+
; |mst_fifo_top                             ; 894.5 (1.5)          ; 1097.5 (1.5)                     ; 213.5 (0.0)                                       ; 10.5 (0.0)                       ; 0.0 (0.0)            ; 1331 (3)            ; 1380 (0)                  ; 39 (39)       ; 589824            ; 72    ; 0          ; 59   ; 0            ; |mst_fifo_top                                                                                                        ; mst_fifo_top    ; work         ;
;    |mst_data_chk:i3_chk|                  ; 141.3 (141.3)        ; 145.2 (145.2)                    ; 7.8 (7.8)                                         ; 4.0 (4.0)                        ; 0.0 (0.0)            ; 222 (222)           ; 132 (132)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mst_fifo_top|mst_data_chk:i3_chk                                                                                    ; mst_data_chk    ; work         ;
;    |mst_data_gen:i4_gen|                  ; 128.0 (128.0)        ; 128.7 (128.7)                    ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 256 (256)           ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mst_fifo_top|mst_data_gen:i4_gen                                                                                    ; mst_data_gen    ; work         ;
;    |mst_fifo_ctl:i5_ctl|                  ; 132.7 (132.7)        ; 138.5 (138.5)                    ; 5.9 (5.9)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 237 (237)           ; 158 (158)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mst_fifo_top|mst_fifo_ctl:i5_ctl                                                                                    ; mst_fifo_ctl    ; work         ;
;    |mst_fifo_fsm:i1_fsm|                  ; 322.9 (322.9)        ; 369.5 (369.5)                    ; 49.6 (49.6)                                       ; 3.0 (3.0)                        ; 0.0 (0.0)            ; 466 (466)           ; 360 (360)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mst_fifo_top|mst_fifo_fsm:i1_fsm                                                                                    ; mst_fifo_fsm    ; work         ;
;    |mst_fifo_io:i0_io|                    ; 0.6 (0.6)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mst_fifo_top|mst_fifo_io:i0_io                                                                                      ; mst_fifo_io     ; work         ;
;    |mst_pre_fet:i2_pref|                  ; 165.5 (165.5)        ; 311.3 (311.3)                    ; 149.0 (149.0)                                     ; 3.2 (3.2)                        ; 0.0 (0.0)            ; 144 (144)           ; 601 (601)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mst_fifo_top|mst_pre_fet:i2_pref                                                                                    ; mst_pre_fet     ; work         ;
;    |sp_sram_16k36:i6_ram|                 ; 1.8 (0.0)            ; 2.3 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 1 (0)                     ; 0 (0)         ; 589824            ; 72    ; 0          ; 0    ; 0            ; |mst_fifo_top|sp_sram_16k36:i6_ram                                                                                   ; sp_sram_16k36   ; work         ;
;       |altsyncram:altsyncram_component|   ; 1.8 (0.0)            ; 2.3 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 1 (0)                     ; 0 (0)         ; 589824            ; 72    ; 0          ; 0    ; 0            ; |mst_fifo_top|sp_sram_16k36:i6_ram|altsyncram:altsyncram_component                                                   ; altsyncram      ; work         ;
;          |altsyncram_uhm1:auto_generated| ; 1.8 (0.3)            ; 2.3 (0.3)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 1 (1)                     ; 0 (0)         ; 589824            ; 72    ; 0          ; 0    ; 0            ; |mst_fifo_top|sp_sram_16k36:i6_ram|altsyncram:altsyncram_component|altsyncram_uhm1:auto_generated                    ; altsyncram_uhm1 ; work         ;
;             |decode_5la:decode3|          ; 1.5 (1.5)            ; 2.0 (2.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mst_fifo_top|sp_sram_16k36:i6_ram|altsyncram:altsyncram_component|altsyncram_uhm1:auto_generated|decode_5la:decode3 ; decode_5la      ; work         ;
+-------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+----------------------------------------------------------------------------------------------------------------------+-----------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                         ;
+--------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name         ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+--------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; WR_N         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; SIWU_N       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; RD_N         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; OE_N         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; debug_sig[0] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; debug_sig[1] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; debug_sig[2] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; debug_sig[3] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; STRER[0]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; STRER[1]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; STRER[2]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; STRER[3]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; DATA[0]      ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; DATA[1]      ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; DATA[2]      ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; DATA[3]      ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; DATA[4]      ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; DATA[5]      ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; DATA[6]      ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; DATA[7]      ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; DATA[8]      ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; DATA[9]      ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; DATA[10]     ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; DATA[11]     ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; DATA[12]     ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; DATA[13]     ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; DATA[14]     ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; DATA[15]     ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; DATA[16]     ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; DATA[17]     ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; DATA[18]     ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; DATA[19]     ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; DATA[20]     ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; DATA[21]     ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; DATA[22]     ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; DATA[23]     ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; DATA[24]     ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; DATA[25]     ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; DATA[26]     ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; DATA[27]     ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; DATA[28]     ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; DATA[29]     ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; DATA[30]     ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; DATA[31]     ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; BE[0]        ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; BE[1]        ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; BE[2]        ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; BE[3]        ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; WAKEUP_N     ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ERDIS        ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; MLTCN        ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; STREN        ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; TXE_N        ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; CLK          ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; HRST_N       ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SRST_N       ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; W_OOB        ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; RXF_N        ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; R_OOB        ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+--------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                         ;
+--------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                      ; Pad To Core Index ; Setting ;
+--------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; DATA[0]                                                                                                                  ;                   ;         ;
;      - mst_fifo_fsm:i1_fsm|rdata[0]                                                                                      ; 0                 ; 0       ;
; DATA[1]                                                                                                                  ;                   ;         ;
;      - mst_fifo_fsm:i1_fsm|rdata[1]                                                                                      ; 1                 ; 0       ;
; DATA[2]                                                                                                                  ;                   ;         ;
;      - mst_fifo_fsm:i1_fsm|rdata[2]~feeder                                                                               ; 0                 ; 0       ;
; DATA[3]                                                                                                                  ;                   ;         ;
;      - mst_fifo_fsm:i1_fsm|rdata[3]                                                                                      ; 1                 ; 0       ;
; DATA[4]                                                                                                                  ;                   ;         ;
;      - mst_fifo_fsm:i1_fsm|rdata[4]                                                                                      ; 1                 ; 0       ;
; DATA[5]                                                                                                                  ;                   ;         ;
;      - mst_fifo_fsm:i1_fsm|rdata[5]                                                                                      ; 1                 ; 0       ;
; DATA[6]                                                                                                                  ;                   ;         ;
;      - mst_fifo_fsm:i1_fsm|rdata[6]                                                                                      ; 0                 ; 0       ;
; DATA[7]                                                                                                                  ;                   ;         ;
;      - mst_fifo_fsm:i1_fsm|rdata[7]                                                                                      ; 1                 ; 0       ;
; DATA[8]                                                                                                                  ;                   ;         ;
;      - mst_fifo_fsm:i1_fsm|rdata[8]                                                                                      ; 0                 ; 0       ;
;      - mst_fifo_fsm:i1_fsm|itxe_n~0                                                                                      ; 0                 ; 0       ;
; DATA[9]                                                                                                                  ;                   ;         ;
;      - mst_fifo_fsm:i1_fsm|rdata[9]                                                                                      ; 1                 ; 0       ;
;      - mst_fifo_fsm:i1_fsm|itxe_n~1                                                                                      ; 1                 ; 0       ;
; DATA[10]                                                                                                                 ;                   ;         ;
;      - mst_fifo_fsm:i1_fsm|rdata[10]                                                                                     ; 0                 ; 0       ;
;      - mst_fifo_fsm:i1_fsm|itxe_n~2                                                                                      ; 0                 ; 0       ;
; DATA[11]                                                                                                                 ;                   ;         ;
;      - mst_fifo_fsm:i1_fsm|rdata[11]                                                                                     ; 1                 ; 0       ;
;      - mst_fifo_fsm:i1_fsm|itxe_n~3                                                                                      ; 1                 ; 0       ;
; DATA[12]                                                                                                                 ;                   ;         ;
;      - mst_fifo_fsm:i1_fsm|rdata[12]                                                                                     ; 0                 ; 0       ;
;      - mst_fifo_fsm:i1_fsm|irxf_n~0                                                                                      ; 0                 ; 0       ;
; DATA[13]                                                                                                                 ;                   ;         ;
;      - mst_fifo_fsm:i1_fsm|irxf_n~1                                                                                      ; 1                 ; 0       ;
;      - mst_fifo_fsm:i1_fsm|rdata[13]~feeder                                                                              ; 1                 ; 0       ;
; DATA[14]                                                                                                                 ;                   ;         ;
;      - mst_fifo_fsm:i1_fsm|rdata[14]                                                                                     ; 0                 ; 0       ;
;      - mst_fifo_fsm:i1_fsm|irxf_n~2                                                                                      ; 0                 ; 0       ;
; DATA[15]                                                                                                                 ;                   ;         ;
;      - mst_fifo_fsm:i1_fsm|irxf_n~3                                                                                      ; 1                 ; 0       ;
;      - mst_fifo_fsm:i1_fsm|rdata[15]~feeder                                                                              ; 1                 ; 0       ;
; DATA[16]                                                                                                                 ;                   ;         ;
;      - mst_fifo_fsm:i1_fsm|rdata[16]                                                                                     ; 0                 ; 0       ;
; DATA[17]                                                                                                                 ;                   ;         ;
;      - mst_fifo_fsm:i1_fsm|rdata[17]                                                                                     ; 1                 ; 0       ;
; DATA[18]                                                                                                                 ;                   ;         ;
;      - mst_fifo_fsm:i1_fsm|rdata[18]~feeder                                                                              ; 0                 ; 0       ;
; DATA[19]                                                                                                                 ;                   ;         ;
;      - mst_fifo_fsm:i1_fsm|rdata[19]~feeder                                                                              ; 1                 ; 0       ;
; DATA[20]                                                                                                                 ;                   ;         ;
;      - mst_fifo_fsm:i1_fsm|rdata[20]~feeder                                                                              ; 0                 ; 0       ;
; DATA[21]                                                                                                                 ;                   ;         ;
;      - mst_fifo_fsm:i1_fsm|rdata[21]                                                                                     ; 1                 ; 0       ;
; DATA[22]                                                                                                                 ;                   ;         ;
;      - mst_fifo_fsm:i1_fsm|rdata[22]                                                                                     ; 1                 ; 0       ;
; DATA[23]                                                                                                                 ;                   ;         ;
;      - mst_fifo_fsm:i1_fsm|rdata[23]~feeder                                                                              ; 1                 ; 0       ;
; DATA[24]                                                                                                                 ;                   ;         ;
;      - mst_fifo_fsm:i1_fsm|rdata[24]                                                                                     ; 0                 ; 0       ;
; DATA[25]                                                                                                                 ;                   ;         ;
;      - mst_fifo_fsm:i1_fsm|rdata[25]                                                                                     ; 1                 ; 0       ;
; DATA[26]                                                                                                                 ;                   ;         ;
;      - mst_fifo_fsm:i1_fsm|rdata[26]~feeder                                                                              ; 1                 ; 0       ;
; DATA[27]                                                                                                                 ;                   ;         ;
;      - mst_fifo_fsm:i1_fsm|rdata[27]~feeder                                                                              ; 1                 ; 0       ;
; DATA[28]                                                                                                                 ;                   ;         ;
;      - mst_fifo_fsm:i1_fsm|rdata[28]~feeder                                                                              ; 0                 ; 0       ;
; DATA[29]                                                                                                                 ;                   ;         ;
;      - mst_fifo_fsm:i1_fsm|rdata[29]~feeder                                                                              ; 0                 ; 0       ;
; DATA[30]                                                                                                                 ;                   ;         ;
;      - mst_fifo_fsm:i1_fsm|rdata[30]~feeder                                                                              ; 0                 ; 0       ;
; DATA[31]                                                                                                                 ;                   ;         ;
;      - mst_fifo_fsm:i1_fsm|rdata[31]~feeder                                                                              ; 0                 ; 0       ;
; BE[0]                                                                                                                    ;                   ;         ;
;      - mst_fifo_fsm:i1_fsm|rbe[0]~feeder                                                                                 ; 0                 ; 0       ;
; BE[1]                                                                                                                    ;                   ;         ;
;      - mst_fifo_fsm:i1_fsm|rbe[1]                                                                                        ; 1                 ; 0       ;
; BE[2]                                                                                                                    ;                   ;         ;
;      - mst_fifo_fsm:i1_fsm|rbe[2]~feeder                                                                                 ; 1                 ; 0       ;
; BE[3]                                                                                                                    ;                   ;         ;
;      - mst_fifo_fsm:i1_fsm|rbe[3]                                                                                        ; 1                 ; 0       ;
; WAKEUP_N                                                                                                                 ;                   ;         ;
;      - debug_sig[0]~output                                                                                               ; 1                 ; 0       ;
; ERDIS                                                                                                                    ;                   ;         ;
;      - mst_data_chk:i3_chk|seq_err[0]                                                                                    ; 1                 ; 0       ;
;      - mst_data_chk:i3_chk|seq_err[1]                                                                                    ; 1                 ; 0       ;
;      - mst_data_chk:i3_chk|seq_err[2]                                                                                    ; 1                 ; 0       ;
;      - mst_data_chk:i3_chk|seq_err[3]                                                                                    ; 1                 ; 0       ;
;      - mst_data_chk:i3_chk|cmp1_dat[31]~0                                                                                ; 1                 ; 0       ;
;      - mst_data_chk:i3_chk|cmp1_dat[31]~1                                                                                ; 1                 ; 0       ;
; MLTCN                                                                                                                    ;                   ;         ;
;      - mst_fifo_ctl:i5_ctl|fifoafull[1]                                                                                  ; 0                 ; 0       ;
;      - mst_fifo_ctl:i5_ctl|fifoafull[2]                                                                                  ; 0                 ; 0       ;
;      - mst_fifo_ctl:i5_ctl|fifoafull[3]                                                                                  ; 0                 ; 0       ;
;      - mst_fifo_ctl:i5_ctl|mem_a[11]~28                                                                                  ; 0                 ; 0       ;
;      - mst_fifo_ctl:i5_ctl|mem_a[10]~32                                                                                  ; 0                 ; 0       ;
;      - mst_fifo_ctl:i5_ctl|mem_a[9]~36                                                                                   ; 0                 ; 0       ;
;      - mst_fifo_ctl:i5_ctl|mem_a[8]~40                                                                                   ; 0                 ; 0       ;
;      - mst_fifo_ctl:i5_ctl|mem_a[7]~44                                                                                   ; 0                 ; 0       ;
;      - mst_fifo_ctl:i5_ctl|mem_a[6]~48                                                                                   ; 0                 ; 0       ;
;      - mst_fifo_ctl:i5_ctl|mem_a[5]~52                                                                                   ; 0                 ; 0       ;
;      - mst_fifo_ctl:i5_ctl|mem_a[4]~56                                                                                   ; 0                 ; 0       ;
;      - mst_fifo_ctl:i5_ctl|mem_a[3]~60                                                                                   ; 0                 ; 0       ;
;      - mst_fifo_ctl:i5_ctl|mem_a[2]~64                                                                                   ; 0                 ; 0       ;
;      - mst_fifo_ctl:i5_ctl|mem_a[1]~68                                                                                   ; 0                 ; 0       ;
;      - mst_fifo_ctl:i5_ctl|mem_a[0]~72                                                                                   ; 0                 ; 0       ;
;      - mst_fifo_fsm:i1_fsm|odata[8]~251                                                                                  ; 0                 ; 0       ;
;      - mst_fifo_fsm:i1_fsm|r_oobe~0                                                                                      ; 0                 ; 0       ;
;      - mst_fifo_fsm:i1_fsm|wr_n~2                                                                                        ; 0                 ; 0       ;
;      - mst_fifo_fsm:i1_fsm|wr_n~4                                                                                        ; 0                 ; 0       ;
;      - mst_fifo_fsm:i1_fsm|oe_n~0                                                                                        ; 0                 ; 0       ;
;      - mst_data_chk:i3_chk|cmp1_dat[31]~1                                                                                ; 0                 ; 0       ;
;      - mst_fifo_fsm:i1_fsm|r_oobe~2                                                                                      ; 0                 ; 0       ;
;      - mst_fifo_fsm:i1_fsm|ifsm_cond~6                                                                                   ; 0                 ; 0       ;
;      - mst_fifo_fsm:i1_fsm|rd245~1                                                                                       ; 0                 ; 0       ;
;      - mst_fifo_fsm:i1_fsm|rd600~0                                                                                       ; 0                 ; 0       ;
;      - mst_fifo_fsm:i1_fsm|rema600                                                                                       ; 0                 ; 0       ;
;      - mst_pre_fet:i2_pref|Add8~0                                                                                        ; 0                 ; 0       ;
;      - mst_fifo_fsm:i1_fsm|rd245                                                                                         ; 0                 ; 0       ;
;      - mst_pre_fet:i2_pref|pref_len0[1]~0                                                                                ; 0                 ; 0       ;
;      - mst_pre_fet:i2_pref|Add10~0                                                                                       ; 0                 ; 0       ;
;      - mst_pre_fet:i2_pref|Add12~0                                                                                       ; 0                 ; 0       ;
;      - mst_pre_fet:i2_pref|Add14~0                                                                                       ; 0                 ; 0       ;
;      - mst_fifo_fsm:i1_fsm|ichannel~0                                                                                    ; 0                 ; 0       ;
;      - mst_fifo_fsm:i1_fsm|ichannel[1]~1                                                                                 ; 0                 ; 0       ;
;      - mst_fifo_fsm:i1_fsm|ichannel~2                                                                                    ; 0                 ; 0       ;
;      - mst_fifo_fsm:i1_fsm|obe[0]~0                                                                                      ; 0                 ; 0       ;
;      - mst_fifo_fsm:i1_fsm|obe[0]~2                                                                                      ; 0                 ; 0       ;
;      - mst_fifo_fsm:i1_fsm|obe[0]~3                                                                                      ; 0                 ; 0       ;
;      - mst_fifo_fsm:i1_fsm|obe[0]~4                                                                                      ; 0                 ; 0       ;
;      - mst_fifo_fsm:i1_fsm|obe~6                                                                                         ; 0                 ; 0       ;
;      - mst_fifo_fsm:i1_fsm|obe[0]~7                                                                                      ; 0                 ; 0       ;
;      - mst_fifo_fsm:i1_fsm|obe[0]~14                                                                                     ; 0                 ; 0       ;
;      - mst_fifo_fsm:i1_fsm|obe[0]~15                                                                                     ; 0                 ; 0       ;
;      - mst_fifo_fsm:i1_fsm|obe[0]~18                                                                                     ; 0                 ; 0       ;
;      - mst_fifo_fsm:i1_fsm|obe[0]~41                                                                                     ; 0                 ; 0       ;
;      - mst_fifo_fsm:i1_fsm|rvalid~0                                                                                      ; 0                 ; 0       ;
;      - mst_fifo_fsm:i1_fsm|ifsm_cond~7                                                                                   ; 0                 ; 0       ;
;      - mst_fifo_fsm:i1_fsm|ifsm_cond~8                                                                                   ; 0                 ; 0       ;
;      - mst_fifo_fsm:i1_fsm|ifsm_cond~9                                                                                   ; 0                 ; 0       ;
;      - mst_fifo_fsm:i1_fsm|ifsm_cond~10                                                                                  ; 0                 ; 0       ;
;      - mst_fifo_fsm:i1_fsm|ifsm_cond~11                                                                                  ; 0                 ; 0       ;
;      - mst_fifo_fsm:i1_fsm|ifsm_cond~12                                                                                  ; 0                 ; 0       ;
;      - mst_fifo_ctl:i5_ctl|Mux24~0                                                                                       ; 0                 ; 0       ;
;      - mst_fifo_fsm:i1_fsm|remain~0                                                                                      ; 0                 ; 0       ;
;      - mst_fifo_fsm:i1_fsm|always10~0                                                                                    ; 0                 ; 0       ;
;      - mst_fifo_fsm:i1_fsm|remain[1][11]~1                                                                               ; 0                 ; 0       ;
;      - mst_fifo_fsm:i1_fsm|always10~1                                                                                    ; 0                 ; 0       ;
;      - mst_fifo_fsm:i1_fsm|odata~6                                                                                       ; 0                 ; 0       ;
;      - mst_fifo_fsm:i1_fsm|odata[0]~7                                                                                    ; 0                 ; 0       ;
;      - mst_fifo_fsm:i1_fsm|odata[0]~9                                                                                    ; 0                 ; 0       ;
;      - mst_fifo_fsm:i1_fsm|obe[0]~44                                                                                     ; 0                 ; 0       ;
;      - mst_fifo_fsm:i1_fsm|odata~11                                                                                      ; 0                 ; 0       ;
;      - mst_fifo_fsm:i1_fsm|odata~12                                                                                      ; 0                 ; 0       ;
;      - mst_fifo_fsm:i1_fsm|be_oe_n~1                                                                                     ; 0                 ; 0       ;
;      - mst_fifo_fsm:i1_fsm|odata[0]~25                                                                                   ; 0                 ; 0       ;
;      - mst_fifo_fsm:i1_fsm|odata~47                                                                                      ; 0                 ; 0       ;
;      - mst_fifo_fsm:i1_fsm|odata~55                                                                                      ; 0                 ; 0       ;
;      - mst_fifo_fsm:i1_fsm|odata[8]~78                                                                                   ; 0                 ; 0       ;
;      - mst_fifo_fsm:i1_fsm|odata[8]~80                                                                                   ; 0                 ; 0       ;
;      - mst_fifo_fsm:i1_fsm|odata[0]~86                                                                                   ; 0                 ; 0       ;
;      - mst_fifo_fsm:i1_fsm|odata[0]~87                                                                                   ; 0                 ; 0       ;
;      - mst_fifo_fsm:i1_fsm|dt_oe_n~0                                                                                     ; 0                 ; 0       ;
;      - mst_fifo_fsm:i1_fsm|odata~139                                                                                     ; 0                 ; 0       ;
;      - mst_fifo_fsm:i1_fsm|odata~146                                                                                     ; 0                 ; 0       ;
;      - mst_fifo_fsm:i1_fsm|odata~153                                                                                     ; 0                 ; 0       ;
;      - mst_fifo_fsm:i1_fsm|odata~160                                                                                     ; 0                 ; 0       ;
;      - mst_fifo_fsm:i1_fsm|odata~167                                                                                     ; 0                 ; 0       ;
;      - mst_fifo_fsm:i1_fsm|odata~174                                                                                     ; 0                 ; 0       ;
;      - mst_fifo_fsm:i1_fsm|odata~181                                                                                     ; 0                 ; 0       ;
;      - mst_fifo_fsm:i1_fsm|odata~188                                                                                     ; 0                 ; 0       ;
;      - mst_fifo_fsm:i1_fsm|odata~195                                                                                     ; 0                 ; 0       ;
;      - mst_fifo_fsm:i1_fsm|odata~202                                                                                     ; 0                 ; 0       ;
;      - mst_fifo_fsm:i1_fsm|odata~209                                                                                     ; 0                 ; 0       ;
;      - mst_fifo_fsm:i1_fsm|odata~216                                                                                     ; 0                 ; 0       ;
;      - mst_fifo_fsm:i1_fsm|odata~223                                                                                     ; 0                 ; 0       ;
;      - mst_fifo_fsm:i1_fsm|odata~230                                                                                     ; 0                 ; 0       ;
;      - mst_fifo_fsm:i1_fsm|odata~237                                                                                     ; 0                 ; 0       ;
;      - mst_fifo_fsm:i1_fsm|odata~244                                                                                     ; 0                 ; 0       ;
;      - mst_fifo_ctl:i5_ctl|fifoafull~0                                                                                   ; 0                 ; 0       ;
;      - mst_fifo_fsm:i1_fsm|irxf_n~0                                                                                      ; 0                 ; 0       ;
;      - mst_fifo_fsm:i1_fsm|irxf_n~1                                                                                      ; 0                 ; 0       ;
;      - mst_fifo_fsm:i1_fsm|irxf_n~2                                                                                      ; 0                 ; 0       ;
;      - mst_fifo_fsm:i1_fsm|irxf_n~3                                                                                      ; 0                 ; 0       ;
;      - mst_fifo_fsm:i1_fsm|itxe_n~0                                                                                      ; 0                 ; 0       ;
;      - mst_fifo_fsm:i1_fsm|itxe_n~1                                                                                      ; 0                 ; 0       ;
;      - mst_fifo_fsm:i1_fsm|itxe_n~2                                                                                      ; 0                 ; 0       ;
;      - mst_fifo_fsm:i1_fsm|itxe_n~3                                                                                      ; 0                 ; 0       ;
;      - sp_sram_16k36:i6_ram|altsyncram:altsyncram_component|altsyncram_uhm1:auto_generated|decode_5la:decode3|eq_node[1] ; 0                 ; 0       ;
;      - mst_fifo_ctl:i5_ctl|mem_a[13]~0                                                                                   ; 0                 ; 0       ;
;      - mst_fifo_ctl:i5_ctl|mem_a[11]~1                                                                                   ; 0                 ; 0       ;
;      - mst_fifo_ctl:i5_ctl|mem_a[11]~2                                                                                   ; 0                 ; 0       ;
;      - mst_fifo_ctl:i5_ctl|mem_a[12]~27                                                                                  ; 0                 ; 0       ;
;      - sp_sram_16k36:i6_ram|altsyncram:altsyncram_component|altsyncram_uhm1:auto_generated|decode_5la:decode3|eq_node[0] ; 0                 ; 0       ;
;      - mst_pre_fet:i2_pref|pref_len0[1]~2                                                                                ; 0                 ; 0       ;
; STREN                                                                                                                    ;                   ;         ;
;      - mst_fifo_fsm:i1_fsm|wr_n~0                                                                                        ; 1                 ; 0       ;
;      - mst_fifo_fsm:i1_fsm|rd245~0                                                                                       ; 1                 ; 0       ;
;      - mst_data_chk:i3_chk|cmp1_dat[31]~0                                                                                ; 1                 ; 0       ;
;      - mst_data_chk:i3_chk|cmp1_dat[31]~1                                                                                ; 1                 ; 0       ;
;      - mst_fifo_fsm:i1_fsm|ifsm_cond~3                                                                                   ; 1                 ; 0       ;
;      - mst_fifo_fsm:i1_fsm|ifsm_cond~5                                                                                   ; 1                 ; 0       ;
;      - mst_fifo_fsm:i1_fsm|rd245~3                                                                                       ; 1                 ; 0       ;
;      - mst_fifo_fsm:i1_fsm|prefreq                                                                                       ; 1                 ; 0       ;
;      - mst_pre_fet:i2_pref|rd600~0                                                                                       ; 1                 ; 0       ;
;      - mst_fifo_fsm:i1_fsm|ifsm_cond~13                                                                                  ; 1                 ; 0       ;
;      - mst_fifo_ctl:i5_ctl|fifolen0~0                                                                                    ; 1                 ; 0       ;
;      - mst_fifo_ctl:i5_ctl|fifolen1~0                                                                                    ; 1                 ; 0       ;
;      - mst_fifo_ctl:i5_ctl|fifolen2~0                                                                                    ; 1                 ; 0       ;
;      - mst_fifo_ctl:i5_ctl|fifolen3~0                                                                                    ; 1                 ; 0       ;
;      - mst_pre_fet:i2_pref|datareq~0                                                                                     ; 1                 ; 0       ;
;      - mst_fifo_fsm:i1_fsm|readburst                                                                                     ; 1                 ; 0       ;
;      - mst_pre_fet:i2_pref|prefdin[35]~0                                                                                 ; 1                 ; 0       ;
;      - mst_pre_fet:i2_pref|prefdin[34]~1                                                                                 ; 1                 ; 0       ;
;      - mst_pre_fet:i2_pref|prefdin[33]~2                                                                                 ; 1                 ; 0       ;
;      - mst_pre_fet:i2_pref|prefdin[32]~3                                                                                 ; 1                 ; 0       ;
;      - mst_fifo_ctl:i5_ctl|mem_we                                                                                        ; 1                 ; 0       ;
;      - mst_fifo_ctl:i5_ctl|mem_we~0                                                                                      ; 1                 ; 0       ;
;      - mst_fifo_ctl:i5_ctl|mem_a[0]~4                                                                                    ; 1                 ; 0       ;
;      - mst_fifo_ctl:i5_ctl|mem_a[1]~6                                                                                    ; 1                 ; 0       ;
;      - mst_fifo_ctl:i5_ctl|mem_a[2]~8                                                                                    ; 1                 ; 0       ;
;      - mst_fifo_ctl:i5_ctl|mem_a[3]~10                                                                                   ; 1                 ; 0       ;
;      - mst_fifo_ctl:i5_ctl|mem_a[4]~12                                                                                   ; 1                 ; 0       ;
;      - mst_fifo_ctl:i5_ctl|mem_a[5]~14                                                                                   ; 1                 ; 0       ;
;      - mst_fifo_ctl:i5_ctl|mem_a[6]~16                                                                                   ; 1                 ; 0       ;
;      - mst_fifo_ctl:i5_ctl|mem_a[7]~18                                                                                   ; 1                 ; 0       ;
;      - mst_fifo_ctl:i5_ctl|mem_a[8]~20                                                                                   ; 1                 ; 0       ;
;      - mst_fifo_ctl:i5_ctl|mem_a[9]~22                                                                                   ; 1                 ; 0       ;
;      - mst_fifo_ctl:i5_ctl|mem_a[10]~24                                                                                  ; 1                 ; 0       ;
;      - mst_fifo_ctl:i5_ctl|mem_a[11]~26                                                                                  ; 1                 ; 0       ;
;      - mst_pre_fet:i2_pref|prefdin[0]~5                                                                                  ; 1                 ; 0       ;
;      - mst_pre_fet:i2_pref|prefdin[1]~7                                                                                  ; 1                 ; 0       ;
;      - mst_pre_fet:i2_pref|prefdin[2]~9                                                                                  ; 1                 ; 0       ;
;      - mst_pre_fet:i2_pref|prefdin[3]~11                                                                                 ; 1                 ; 0       ;
;      - mst_pre_fet:i2_pref|prefdin[4]~13                                                                                 ; 1                 ; 0       ;
;      - mst_pre_fet:i2_pref|prefdin[5]~15                                                                                 ; 1                 ; 0       ;
;      - mst_pre_fet:i2_pref|prefdin[6]~17                                                                                 ; 1                 ; 0       ;
;      - mst_pre_fet:i2_pref|prefdin[7]~19                                                                                 ; 1                 ; 0       ;
;      - mst_pre_fet:i2_pref|prefdin[8]~21                                                                                 ; 1                 ; 0       ;
;      - mst_pre_fet:i2_pref|prefdin[9]~23                                                                                 ; 1                 ; 0       ;
;      - mst_pre_fet:i2_pref|prefdin[10]~25                                                                                ; 1                 ; 0       ;
;      - mst_pre_fet:i2_pref|prefdin[11]~27                                                                                ; 1                 ; 0       ;
;      - mst_pre_fet:i2_pref|prefdin[12]~29                                                                                ; 1                 ; 0       ;
;      - mst_pre_fet:i2_pref|prefdin[13]~31                                                                                ; 1                 ; 0       ;
;      - mst_pre_fet:i2_pref|prefdin[14]~33                                                                                ; 1                 ; 0       ;
;      - mst_pre_fet:i2_pref|prefdin[15]~35                                                                                ; 1                 ; 0       ;
;      - mst_pre_fet:i2_pref|prefdin[16]~37                                                                                ; 1                 ; 0       ;
;      - mst_pre_fet:i2_pref|prefdin[17]~39                                                                                ; 1                 ; 0       ;
;      - mst_pre_fet:i2_pref|prefdin[18]~41                                                                                ; 1                 ; 0       ;
;      - mst_pre_fet:i2_pref|prefdin[19]~43                                                                                ; 1                 ; 0       ;
;      - mst_pre_fet:i2_pref|prefdin[20]~45                                                                                ; 1                 ; 0       ;
;      - mst_pre_fet:i2_pref|prefdin[21]~47                                                                                ; 1                 ; 0       ;
;      - mst_pre_fet:i2_pref|prefdin[22]~49                                                                                ; 1                 ; 0       ;
;      - mst_pre_fet:i2_pref|prefdin[23]~51                                                                                ; 1                 ; 0       ;
;      - mst_pre_fet:i2_pref|prefdin[24]~53                                                                                ; 1                 ; 0       ;
;      - mst_pre_fet:i2_pref|prefdin[25]~55                                                                                ; 1                 ; 0       ;
;      - mst_pre_fet:i2_pref|prefdin[26]~57                                                                                ; 1                 ; 0       ;
;      - mst_pre_fet:i2_pref|prefdin[27]~59                                                                                ; 1                 ; 0       ;
;      - mst_pre_fet:i2_pref|prefdin[28]~61                                                                                ; 1                 ; 0       ;
;      - mst_pre_fet:i2_pref|prefdin[29]~63                                                                                ; 1                 ; 0       ;
;      - mst_pre_fet:i2_pref|prefdin[30]~65                                                                                ; 1                 ; 0       ;
;      - mst_pre_fet:i2_pref|prefdin[31]~67                                                                                ; 1                 ; 0       ;
;      - mst_fifo_ctl:i5_ctl|always2~0                                                                                     ; 1                 ; 0       ;
;      - mst_fifo_ctl:i5_ctl|always6~0                                                                                     ; 1                 ; 0       ;
;      - mst_fifo_ctl:i5_ctl|always3~0                                                                                     ; 1                 ; 0       ;
;      - mst_fifo_ctl:i5_ctl|always4~0                                                                                     ; 1                 ; 0       ;
;      - mst_fifo_ctl:i5_ctl|always5~0                                                                                     ; 1                 ; 0       ;
;      - mst_fifo_ctl:i5_ctl|always8~0                                                                                     ; 1                 ; 0       ;
;      - mst_fifo_ctl:i5_ctl|always9~0                                                                                     ; 1                 ; 0       ;
;      - mst_fifo_ctl:i5_ctl|always7~0                                                                                     ; 1                 ; 0       ;
;      - mst_pre_fet:i2_pref|gen0req                                                                                       ; 1                 ; 0       ;
;      - mst_pre_fet:i2_pref|gen1req                                                                                       ; 1                 ; 0       ;
;      - mst_pre_fet:i2_pref|gen2req                                                                                       ; 1                 ; 0       ;
;      - mst_pre_fet:i2_pref|gen3req                                                                                       ; 1                 ; 0       ;
; TXE_N                                                                                                                    ;                   ;         ;
;      - mst_fifo_fsm:i1_fsm|rd245~0                                                                                       ; 0                 ; 0       ;
;      - mst_fifo_fsm:i1_fsm|ifsm_cond~4                                                                                   ; 0                 ; 0       ;
;      - mst_fifo_fsm:i1_fsm|rd245~3                                                                                       ; 0                 ; 0       ;
;      - mst_fifo_fsm:i1_fsm|ifsm_cond~11                                                                                  ; 0                 ; 0       ;
;      - mst_fifo_fsm:i1_fsm|remain[1][11]~1                                                                               ; 0                 ; 0       ;
;      - mst_fifo_fsm:i1_fsm|always10~1                                                                                    ; 0                 ; 0       ;
;      - mst_fifo_fsm:i1_fsm|always0~0                                                                                     ; 0                 ; 0       ;
;      - mst_fifo_fsm:i1_fsm|txe_n_p1~0                                                                                    ; 0                 ; 0       ;
; CLK                                                                                                                      ;                   ;         ;
; HRST_N                                                                                                                   ;                   ;         ;
;      - mst_fifo_io:i0_io|tc_rst_n                                                                                        ; 1                 ; 0       ;
;      - chk_rst_n                                                                                                         ; 1                 ; 0       ;
; SRST_N                                                                                                                   ;                   ;         ;
;      - mst_fifo_io:i0_io|tc_rst_n                                                                                        ; 0                 ; 0       ;
;      - chk_rst_n                                                                                                         ; 0                 ; 0       ;
; W_OOB                                                                                                                    ;                   ;         ;
;      - chk_rst_n                                                                                                         ; 1                 ; 0       ;
;      - mst_fifo_fsm:i1_fsm|w_oob_p1                                                                                      ; 1                 ; 0       ;
; RXF_N                                                                                                                    ;                   ;         ;
;      - mst_fifo_fsm:i1_fsm|ifsm_cond~5                                                                                   ; 0                 ; 0       ;
;      - mst_pre_fet:i2_pref|Add8~0                                                                                        ; 0                 ; 0       ;
;      - mst_pre_fet:i2_pref|pref_len0[1]~1                                                                                ; 0                 ; 0       ;
;      - mst_pre_fet:i2_pref|Add10~0                                                                                       ; 0                 ; 0       ;
;      - mst_pre_fet:i2_pref|pref_len1[1]~0                                                                                ; 0                 ; 0       ;
;      - mst_pre_fet:i2_pref|Add12~0                                                                                       ; 0                 ; 0       ;
;      - mst_pre_fet:i2_pref|pref_len2[0]~0                                                                                ; 0                 ; 0       ;
;      - mst_pre_fet:i2_pref|Add14~0                                                                                       ; 0                 ; 0       ;
;      - mst_pre_fet:i2_pref|pref_len3[1]~0                                                                                ; 0                 ; 0       ;
;      - mst_fifo_fsm:i1_fsm|rvalid~0                                                                                      ; 0                 ; 0       ;
;      - mst_fifo_fsm:i1_fsm|ifsm_cond~7                                                                                   ; 0                 ; 0       ;
;      - mst_fifo_fsm:i1_fsm|ifsm_cond~9                                                                                   ; 0                 ; 0       ;
;      - mst_fifo_fsm:i1_fsm|irxf_n~0                                                                                      ; 0                 ; 0       ;
;      - mst_fifo_fsm:i1_fsm|rxf_n_p1~0                                                                                    ; 0                 ; 0       ;
; R_OOB                                                                                                                    ;                   ;         ;
;      - mst_fifo_fsm:i1_fsm|r_oob_p1                                                                                      ; 1                 ; 0       ;
;      - gen_rst_n                                                                                                         ; 1                 ; 0       ;
+--------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                               ;
+-------------------------------------------------------------------------------------------------------------------+----------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                              ; Location             ; Fan-Out ; Usage                     ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------------------------+----------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; CLK                                                                                                               ; PIN_N9               ; 1491    ; Clock                     ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; MLTCN                                                                                                             ; PIN_AC9              ; 104     ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; chk_rst_n                                                                                                         ; LABCELL_X33_Y56_N18  ; 132     ; Async. clear              ; no     ; --                   ; --               ; --                        ;
; gen_rst_n                                                                                                         ; LABCELL_X49_Y56_N9   ; 128     ; Async. clear              ; no     ; --                   ; --               ; --                        ;
; mst_data_chk:i3_chk|WideAnd1                                                                                      ; LABCELL_X28_Y55_N54  ; 32      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; mst_data_chk:i3_chk|WideAnd3                                                                                      ; LABCELL_X31_Y56_N42  ; 32      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; mst_data_chk:i3_chk|WideAnd5                                                                                      ; LABCELL_X30_Y55_N42  ; 32      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; mst_data_chk:i3_chk|WideAnd7                                                                                      ; LABCELL_X33_Y57_N0   ; 32      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; mst_data_chk:i3_chk|cmp0_dat[31]~0                                                                                ; MLABCELL_X32_Y55_N0  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mst_data_chk:i3_chk|cmp1_dat[31]~2                                                                                ; MLABCELL_X32_Y55_N54 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mst_data_chk:i3_chk|cmp2_dat[31]~0                                                                                ; MLABCELL_X32_Y55_N48 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mst_data_chk:i3_chk|cmp3_dat[31]~0                                                                                ; MLABCELL_X32_Y55_N6  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mst_fifo_ctl:i5_ctl|always2~0                                                                                     ; LABCELL_X35_Y54_N0   ; 14      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mst_fifo_ctl:i5_ctl|always3~0                                                                                     ; LABCELL_X35_Y54_N36  ; 12      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mst_fifo_ctl:i5_ctl|always4~0                                                                                     ; LABCELL_X35_Y54_N45  ; 12      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mst_fifo_ctl:i5_ctl|always5~0                                                                                     ; LABCELL_X35_Y54_N27  ; 12      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mst_fifo_ctl:i5_ctl|always6~0                                                                                     ; LABCELL_X35_Y54_N33  ; 14      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mst_fifo_ctl:i5_ctl|always7~0                                                                                     ; LABCELL_X35_Y54_N42  ; 12      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mst_fifo_ctl:i5_ctl|always8~0                                                                                     ; LABCELL_X35_Y54_N3   ; 12      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mst_fifo_ctl:i5_ctl|always9~0                                                                                     ; LABCELL_X35_Y54_N54  ; 12      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mst_fifo_ctl:i5_ctl|fifolen0~0                                                                                    ; LABCELL_X35_Y54_N9   ; 15      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mst_fifo_ctl:i5_ctl|fifolen1~0                                                                                    ; LABCELL_X35_Y54_N6   ; 13      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mst_fifo_ctl:i5_ctl|fifolen2~0                                                                                    ; LABCELL_X35_Y54_N12  ; 13      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mst_fifo_ctl:i5_ctl|fifolen3~0                                                                                    ; LABCELL_X35_Y54_N15  ; 13      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mst_fifo_ctl:i5_ctl|mem_a[13]~0                                                                                   ; LABCELL_X35_Y53_N6   ; 73      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mst_fifo_fsm:i1_fsm|always0~0                                                                                     ; LABCELL_X38_Y56_N45  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mst_fifo_fsm:i1_fsm|be_oe_n                                                                                       ; FF_X38_Y57_N26       ; 29      ; Output enable             ; no     ; --                   ; --               ; --                        ;
; mst_fifo_fsm:i1_fsm|cur_stap1.MTRD                                                                                ; FF_X41_Y56_N23       ; 37      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; mst_fifo_fsm:i1_fsm|dt_oe_n                                                                                       ; FF_X38_Y57_N8        ; 9       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; mst_fifo_fsm:i1_fsm|ichannel[1]~1                                                                                 ; LABCELL_X41_Y56_N6   ; 2       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mst_fifo_fsm:i1_fsm|obe[0]~18                                                                                     ; LABCELL_X41_Y56_N12  ; 56      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mst_fifo_fsm:i1_fsm|odata[8]~251                                                                                  ; LABCELL_X41_Y56_N24  ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mst_fifo_fsm:i1_fsm|remain[0][16]~7                                                                               ; LABCELL_X40_Y56_N30  ; 36      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mst_fifo_fsm:i1_fsm|remain[1][11]~9                                                                               ; LABCELL_X40_Y56_N45  ; 36      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mst_fifo_fsm:i1_fsm|remain[2][13]~8                                                                               ; LABCELL_X40_Y56_N42  ; 36      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mst_fifo_fsm:i1_fsm|remain[3][19]~10                                                                              ; LABCELL_X40_Y56_N39  ; 36      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mst_fifo_fsm:i1_fsm|remain~0                                                                                      ; LABCELL_X41_Y56_N51  ; 152     ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; mst_fifo_io:i0_io|tc_rst_n                                                                                        ; LABCELL_X33_Y56_N0   ; 1159    ; Async. clear, Async. load ; no     ; --                   ; --               ; --                        ;
; mst_pre_fet:i2_pref|Decoder0~0                                                                                    ; LABCELL_X43_Y53_N54  ; 36      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mst_pre_fet:i2_pref|Decoder0~1                                                                                    ; LABCELL_X43_Y53_N57  ; 36      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mst_pre_fet:i2_pref|Decoder0~2                                                                                    ; LABCELL_X43_Y53_N42  ; 36      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mst_pre_fet:i2_pref|Decoder0~3                                                                                    ; LABCELL_X43_Y53_N27  ; 36      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mst_pre_fet:i2_pref|Decoder1~0                                                                                    ; LABCELL_X43_Y53_N15  ; 36      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mst_pre_fet:i2_pref|Decoder1~1                                                                                    ; LABCELL_X43_Y53_N48  ; 36      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mst_pre_fet:i2_pref|Decoder1~2                                                                                    ; LABCELL_X43_Y53_N51  ; 36      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mst_pre_fet:i2_pref|Decoder1~3                                                                                    ; LABCELL_X43_Y53_N6   ; 36      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mst_pre_fet:i2_pref|Decoder2~0                                                                                    ; LABCELL_X43_Y52_N3   ; 36      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mst_pre_fet:i2_pref|Decoder2~1                                                                                    ; LABCELL_X43_Y52_N6   ; 36      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mst_pre_fet:i2_pref|Decoder2~2                                                                                    ; LABCELL_X43_Y52_N24  ; 36      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mst_pre_fet:i2_pref|Decoder2~3                                                                                    ; LABCELL_X43_Y52_N45  ; 36      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mst_pre_fet:i2_pref|Decoder3~0                                                                                    ; MLABCELL_X42_Y54_N48 ; 36      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mst_pre_fet:i2_pref|Decoder3~1                                                                                    ; MLABCELL_X42_Y54_N33 ; 36      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mst_pre_fet:i2_pref|Decoder3~2                                                                                    ; MLABCELL_X42_Y54_N6  ; 36      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mst_pre_fet:i2_pref|Decoder3~3                                                                                    ; MLABCELL_X42_Y54_N15 ; 36      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mst_pre_fet:i2_pref|gen0req                                                                                       ; LABCELL_X46_Y56_N42  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mst_pre_fet:i2_pref|gen1req                                                                                       ; LABCELL_X46_Y56_N54  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mst_pre_fet:i2_pref|gen2req                                                                                       ; LABCELL_X46_Y56_N51  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mst_pre_fet:i2_pref|gen3req                                                                                       ; LABCELL_X46_Y56_N18  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mst_pre_fet:i2_pref|pref_len0[1]~1                                                                                ; LABCELL_X43_Y54_N3   ; 3       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mst_pre_fet:i2_pref|pref_len1[1]~0                                                                                ; LABCELL_X43_Y54_N0   ; 3       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mst_pre_fet:i2_pref|pref_len2[0]~0                                                                                ; LABCELL_X43_Y52_N18  ; 3       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mst_pre_fet:i2_pref|pref_len3[1]~0                                                                                ; MLABCELL_X42_Y54_N0  ; 3       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; sp_sram_16k36:i6_ram|altsyncram:altsyncram_component|altsyncram_uhm1:auto_generated|decode_5la:decode3|eq_node[0] ; LABCELL_X35_Y53_N45  ; 36      ; Write enable              ; no     ; --                   ; --               ; --                        ;
; sp_sram_16k36:i6_ram|altsyncram:altsyncram_component|altsyncram_uhm1:auto_generated|decode_5la:decode3|eq_node[1] ; LABCELL_X35_Y53_N12  ; 36      ; Write enable              ; no     ; --                   ; --               ; --                        ;
+-------------------------------------------------------------------------------------------------------------------+----------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                     ;
+------+----------+---------+----------------------+------------------+---------------------------+
; Name ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------+----------+---------+----------------------+------------------+---------------------------+
; CLK  ; PIN_N9   ; 1491    ; Global Clock         ; GCLK15           ; --                        ;
+------+----------+---------+----------------------+------------------+---------------------------+


+--------------------------------------+
; Non-Global High Fan-Out Signals      ;
+----------------------------+---------+
; Name                       ; Fan-Out ;
+----------------------------+---------+
; mst_fifo_io:i0_io|tc_rst_n ; 1159    ;
+----------------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-----------------------+
; Name                                                                                           ; Type ; Mode        ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLABs ; MIF  ; Location                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs         ;
+------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-----------------------+
; sp_sram_16k36:i6_ram|altsyncram:altsyncram_component|altsyncram_uhm1:auto_generated|ALTSYNCRAM ; AUTO ; Single Port ; Single Clock ; 16384        ; 36           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 589824 ; 16384                       ; 36                          ; --                          ; --                          ; 589824              ; 72          ; 0     ; None ; M10K_X44_Y49_N0, M10K_X44_Y48_N0, M10K_X44_Y50_N0, M10K_X44_Y52_N0, M10K_X39_Y49_N0, M10K_X39_Y51_N0, M10K_X39_Y52_N0, M10K_X39_Y50_N0, M10K_X29_Y50_N0, M10K_X29_Y52_N0, M10K_X20_Y57_N0, M10K_X12_Y57_N0, M10K_X20_Y53_N0, M10K_X20_Y54_N0, M10K_X39_Y59_N0, M10K_X29_Y59_N0, M10K_X12_Y53_N0, M10K_X12_Y51_N0, M10K_X29_Y57_N0, M10K_X29_Y58_N0, M10K_X29_Y54_N0, M10K_X29_Y53_N0, M10K_X29_Y56_N0, M10K_X29_Y55_N0, M10K_X20_Y59_N0, M10K_X20_Y58_N0, M10K_X20_Y51_N0, M10K_X29_Y51_N0, M10K_X20_Y48_N0, M10K_X20_Y49_N0, M10K_X39_Y47_N0, M10K_X39_Y46_N0, M10K_X12_Y55_N0, M10K_X12_Y54_N0, M10K_X44_Y54_N0, M10K_X44_Y53_N0, M10K_X39_Y60_N0, M10K_X39_Y58_N0, M10K_X20_Y60_N0, M10K_X29_Y60_N0, M10K_X44_Y59_N0, M10K_X44_Y60_N0, M10K_X39_Y56_N0, M10K_X39_Y57_N0, M10K_X20_Y47_N0, M10K_X29_Y47_N0, M10K_X44_Y47_N0, M10K_X44_Y46_N0, M10K_X12_Y52_N0, M10K_X12_Y50_N0, M10K_X20_Y50_N0, M10K_X20_Y52_N0, M10K_X39_Y55_N0, M10K_X39_Y54_N0, M10K_X44_Y56_N0, M10K_X44_Y58_N0, M10K_X29_Y49_N0, M10K_X29_Y46_N0, M10K_X5_Y54_N0, M10K_X5_Y53_N0, M10K_X5_Y56_N0, M10K_X12_Y56_N0, M10K_X29_Y48_N0, M10K_X39_Y48_N0, M10K_X44_Y51_N0, M10K_X39_Y53_N0, M10K_X20_Y56_N0, M10K_X20_Y55_N0, M10K_X44_Y57_N0, M10K_X44_Y55_N0, M10K_X5_Y55_N0, M10K_X5_Y57_N0 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
+------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-----------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+--------------------------------------------------------+
; Routing Usage Summary                                  ;
+------------------------------+-------------------------+
; Routing Resource Type        ; Usage                   ;
+------------------------------+-------------------------+
; Block interconnects          ; 4,171 / 217,884 ( 2 % ) ;
; C12 interconnects            ; 92 / 10,080 ( < 1 % )   ;
; C2 interconnects             ; 1,046 / 87,208 ( 1 % )  ;
; C4 interconnects             ; 507 / 41,360 ( 1 % )    ;
; DQS bus muxes                ; 0 / 21 ( 0 % )          ;
; DQS-18 I/O buses             ; 0 / 21 ( 0 % )          ;
; DQS-9 I/O buses              ; 0 / 21 ( 0 % )          ;
; Direct links                 ; 451 / 217,884 ( < 1 % ) ;
; Global clocks                ; 1 / 16 ( 6 % )          ;
; Horizontal periphery clocks  ; 0 / 12 ( 0 % )          ;
; Local interconnects          ; 948 / 58,160 ( 2 % )    ;
; Quadrant clocks              ; 0 / 88 ( 0 % )          ;
; R14 interconnects            ; 147 / 9,228 ( 2 % )     ;
; R14/C12 interconnect drivers ; 167 / 15,096 ( 1 % )    ;
; R3 interconnects             ; 1,518 / 94,896 ( 2 % )  ;
; R6 interconnects             ; 2,037 / 194,640 ( 1 % ) ;
; Spine clocks                 ; 2 / 180 ( 1 % )         ;
; Wire stub REs                ; 0 / 11,606 ( 0 % )      ;
+------------------------------+-------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 15    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 13    ;
+----------------------------------+-------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                        ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+-------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                     ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+-------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Pass         ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.              ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.         ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.             ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Pass         ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found. ; I/O                 ;                   ;
; Pass         ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.            ; I/O                 ;                   ;
; Pass         ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.            ; I/O                 ;                   ;
; Pass         ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Pass         ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                 ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                 ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                 ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found. ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                            ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+-------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass         ; 59        ; 39           ; 59        ; 0            ; 0            ; 59        ; 59        ; 0            ; 59        ; 59        ; 41           ; 7            ; 0            ; 2            ; 0            ; 41           ; 7            ; 0            ; 2            ; 0            ; 0            ; 7            ; 48           ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 20           ; 0         ; 59           ; 59           ; 0         ; 0         ; 59           ; 0         ; 0         ; 18           ; 52           ; 59           ; 57           ; 59           ; 18           ; 52           ; 59           ; 57           ; 59           ; 59           ; 52           ; 11           ; 59           ; 59           ; 59           ; 59           ; 59           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; WR_N               ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SIWU_N             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RD_N               ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OE_N               ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; debug_sig[0]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; debug_sig[1]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; debug_sig[2]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; debug_sig[3]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; STRER[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; STRER[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; STRER[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; STRER[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DATA[0]            ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DATA[1]            ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DATA[2]            ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DATA[3]            ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DATA[4]            ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DATA[5]            ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DATA[6]            ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DATA[7]            ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DATA[8]            ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DATA[9]            ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DATA[10]           ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DATA[11]           ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DATA[12]           ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DATA[13]           ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DATA[14]           ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DATA[15]           ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DATA[16]           ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DATA[17]           ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DATA[18]           ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DATA[19]           ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DATA[20]           ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DATA[21]           ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DATA[22]           ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DATA[23]           ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DATA[24]           ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DATA[25]           ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DATA[26]           ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DATA[27]           ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DATA[28]           ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DATA[29]           ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DATA[30]           ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DATA[31]           ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; BE[0]              ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; BE[1]              ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; BE[2]              ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; BE[3]              ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; WAKEUP_N           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ERDIS              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MLTCN              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; STREN              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TXE_N              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CLK                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HRST_N             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SRST_N             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; W_OOB              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RXF_N              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; R_OOB              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; fifoClk         ; fifoClk              ; 27.1              ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                         ;
+--------------------------------------------+----------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                            ; Destination Register                                                                                                 ; Delay Added in ns ;
+--------------------------------------------+----------------------------------------------------------------------------------------------------------------------+-------------------+
; mst_fifo_ctl:i5_ctl|wrcnt1[1]              ; mst_fifo_ctl:i5_ctl|wrcnt1[10]                                                                                       ; 0.421             ;
; mst_fifo_ctl:i5_ctl|wrcnt2[1]              ; mst_fifo_ctl:i5_ctl|wrcnt2[10]                                                                                       ; 0.421             ;
; mst_fifo_ctl:i5_ctl|wrcnt3[1]              ; mst_fifo_ctl:i5_ctl|wrcnt3[10]                                                                                       ; 0.421             ;
; mst_fifo_ctl:i5_ctl|rdcnt2[1]              ; mst_fifo_ctl:i5_ctl|rdcnt2[10]                                                                                       ; 0.421             ;
; mst_fifo_ctl:i5_ctl|rdcnt3[1]              ; mst_fifo_ctl:i5_ctl|rdcnt3[10]                                                                                       ; 0.421             ;
; mst_fifo_ctl:i5_ctl|rdcnt1[1]              ; mst_fifo_ctl:i5_ctl|rdcnt1[10]                                                                                       ; 0.421             ;
; mst_fifo_ctl:i5_ctl|wrcnt0[1]              ; mst_fifo_ctl:i5_ctl|wrcnt0[13]                                                                                       ; 0.421             ;
; mst_fifo_ctl:i5_ctl|rdcnt0[1]              ; mst_fifo_ctl:i5_ctl|rdcnt0[13]                                                                                       ; 0.421             ;
; mst_fifo_fsm:i1_fsm|odata_p2[25]           ; mst_fifo_fsm:i1_fsm|remain[1][25]                                                                                    ; 0.317             ;
; mst_fifo_fsm:i1_fsm|odata[11]~_Duplicate_1 ; mst_fifo_fsm:i1_fsm|remain[2][11]                                                                                    ; 0.301             ;
; mst_fifo_fsm:i1_fsm|remain[0][20]          ; mst_fifo_fsm:i1_fsm|odata[20]                                                                                        ; 0.294             ;
; mst_fifo_fsm:i1_fsm|remain[0][18]          ; mst_fifo_fsm:i1_fsm|odata[18]                                                                                        ; 0.294             ;
; mst_fifo_fsm:i1_fsm|remain[0][28]          ; mst_fifo_fsm:i1_fsm|odata[28]                                                                                        ; 0.293             ;
; mst_fifo_fsm:i1_fsm|remain[0][19]          ; mst_fifo_fsm:i1_fsm|odata[19]                                                                                        ; 0.293             ;
; mst_fifo_fsm:i1_fsm|remain[0][12]          ; mst_fifo_fsm:i1_fsm|odata[12]                                                                                        ; 0.292             ;
; mst_fifo_fsm:i1_fsm|remain[0][9]           ; mst_fifo_fsm:i1_fsm|odata[9]                                                                                         ; 0.292             ;
; mst_fifo_fsm:i1_fsm|odata[0]~_Duplicate_1  ; mst_fifo_fsm:i1_fsm|remain[2][0]                                                                                     ; 0.292             ;
; mst_fifo_fsm:i1_fsm|remain[0][11]          ; mst_fifo_fsm:i1_fsm|odata[11]                                                                                        ; 0.291             ;
; mst_fifo_fsm:i1_fsm|wr_n~_Duplicate_1      ; mst_fifo_fsm:i1_fsm|dt_oe_n                                                                                          ; 0.289             ;
; mst_fifo_fsm:i1_fsm|nxt_state.MTWR         ; mst_fifo_fsm:i1_fsm|nxt_state.IDLE                                                                                   ; 0.277             ;
; mst_fifo_fsm:i1_fsm|oe_n~_Duplicate_1      ; mst_fifo_fsm:i1_fsm|rd_n                                                                                             ; 0.274             ;
; mst_fifo_fsm:i1_fsm|ichannel[0]            ; mst_fifo_fsm:i1_fsm|ichannel[1]                                                                                      ; 0.270             ;
; mst_pre_fet:i2_pref|wrcnt1[0]              ; mst_pre_fet:i2_pref|wrcnt1[1]                                                                                        ; 0.268             ;
; mst_fifo_fsm:i1_fsm|cur_stap3.IDLE         ; mst_fifo_fsm:i1_fsm|ifsm_cond[0]                                                                                     ; 0.267             ;
; mst_fifo_fsm:i1_fsm|cur_stap2.MTWR         ; mst_fifo_fsm:i1_fsm|w_1byte                                                                                          ; 0.265             ;
; mst_pre_fet:i2_pref|pref_len3[0]           ; mst_pre_fet:i2_pref|pref_len3[2]                                                                                     ; 0.265             ;
; mst_pre_fet:i2_pref|pref_len1[0]           ; mst_pre_fet:i2_pref|pref_len1[2]                                                                                     ; 0.263             ;
; mst_pre_fet:i2_pref|pref_len1[1]           ; mst_pre_fet:i2_pref|pref_len1[2]                                                                                     ; 0.262             ;
; mst_pre_fet:i2_pref|pref_len3[1]           ; mst_pre_fet:i2_pref|pref_len3[2]                                                                                     ; 0.258             ;
; mst_fifo_fsm:i1_fsm|nxt_state.IDLE         ; mst_fifo_fsm:i1_fsm|nxt_state.MTRD                                                                                   ; 0.258             ;
; mst_fifo_fsm:i1_fsm|nxt_state.MTRD         ; mst_fifo_fsm:i1_fsm|nxt_state.MDLE                                                                                   ; 0.256             ;
; mst_pre_fet:i2_pref|wrcnt0[0]              ; mst_pre_fet:i2_pref|wrcnt0[1]                                                                                        ; 0.253             ;
; mst_pre_fet:i2_pref|pref_len0[0]           ; mst_pre_fet:i2_pref|pref_len0[2]                                                                                     ; 0.253             ;
; mst_pre_fet:i2_pref|wrcnt2[0]              ; mst_pre_fet:i2_pref|wrcnt2[1]                                                                                        ; 0.249             ;
; mst_pre_fet:i2_pref|wrcnt3[0]              ; mst_pre_fet:i2_pref|wrcnt3[1]                                                                                        ; 0.249             ;
; mst_pre_fet:i2_pref|pref_len0[1]           ; mst_pre_fet:i2_pref|pref_len0[2]                                                                                     ; 0.249             ;
; mst_pre_fet:i2_pref|pref_len2[0]           ; mst_pre_fet:i2_pref|pref_len2[1]                                                                                     ; 0.248             ;
; mst_pre_fet:i2_pref|pref_len2[1]           ; mst_pre_fet:i2_pref|pref_len2[2]                                                                                     ; 0.245             ;
; mst_fifo_fsm:i1_fsm|odata_p2[11]           ; mst_fifo_fsm:i1_fsm|remain[2][11]                                                                                    ; 0.234             ;
; mst_fifo_fsm:i1_fsm|w_1byte                ; mst_fifo_fsm:i1_fsm|w_1flag                                                                                          ; 0.231             ;
; mst_fifo_fsm:i1_fsm|ifsm_cond[0]           ; mst_fifo_fsm:i1_fsm|nxt_state.MTRD                                                                                   ; 0.226             ;
; mst_fifo_fsm:i1_fsm|r_oob_p3               ; mst_fifo_fsm:i1_fsm|w_1byte                                                                                          ; 0.223             ;
; mst_fifo_fsm:i1_fsm|nxt_state.MDLE         ; mst_fifo_fsm:i1_fsm|nxt_state.MTWR                                                                                   ; 0.223             ;
; mst_fifo_ctl:i5_ctl|fifolen3[6]            ; mst_fifo_ctl:i5_ctl|fifoafull[3]                                                                                     ; 0.215             ;
; mst_fifo_fsm:i1_fsm|remain[0][21]          ; mst_fifo_fsm:i1_fsm|odata[21]                                                                                        ; 0.214             ;
; mst_fifo_fsm:i1_fsm|mst_rd_n_p2[1]         ; mst_fifo_fsm:i1_fsm|ifsm_cond[0]                                                                                     ; 0.201             ;
; mst_fifo_fsm:i1_fsm|mst_rd_n_p2[2]         ; mst_fifo_fsm:i1_fsm|ifsm_cond[0]                                                                                     ; 0.201             ;
; mst_fifo_fsm:i1_fsm|mst_rd_n_p2[3]         ; mst_fifo_fsm:i1_fsm|ifsm_cond[0]                                                                                     ; 0.201             ;
; mst_fifo_fsm:i1_fsm|mst_rd_n_p2[0]         ; mst_fifo_fsm:i1_fsm|ifsm_cond[0]                                                                                     ; 0.201             ;
; mst_fifo_fsm:i1_fsm|ichannel[1]            ; mst_fifo_fsm:i1_fsm|ifsm_cond[0]                                                                                     ; 0.201             ;
; mst_fifo_fsm:i1_fsm|rdata[5]               ; sp_sram_16k36:i6_ram|altsyncram:altsyncram_component|altsyncram_uhm1:auto_generated|ram_block1a41~porta_datain_reg0  ; 0.168             ;
; mst_fifo_fsm:i1_fsm|odata[8]~_Duplicate_1  ; mst_fifo_fsm:i1_fsm|odata_p1[8]                                                                                      ; 0.164             ;
; mst_fifo_fsm:i1_fsm|ifsm_cond[2]           ; mst_fifo_fsm:i1_fsm|nxt_state.IDLE                                                                                   ; 0.164             ;
; mst_fifo_fsm:i1_fsm|cur_stap4.MDLE         ; mst_fifo_fsm:i1_fsm|nxt_state.IDLE                                                                                   ; 0.164             ;
; mst_fifo_fsm:i1_fsm|cur_stap3.MDLE         ; mst_fifo_fsm:i1_fsm|nxt_state.IDLE                                                                                   ; 0.164             ;
; mst_fifo_fsm:i1_fsm|cur_stap1.MDLE         ; mst_fifo_fsm:i1_fsm|nxt_state.IDLE                                                                                   ; 0.164             ;
; mst_fifo_fsm:i1_fsm|cur_stap2.MDLE         ; mst_fifo_fsm:i1_fsm|nxt_state.IDLE                                                                                   ; 0.164             ;
; mst_fifo_fsm:i1_fsm|cur_stap4.IDLE         ; mst_fifo_fsm:i1_fsm|nxt_state.IDLE                                                                                   ; 0.164             ;
; mst_fifo_fsm:i1_fsm|cur_stap1.IDLE         ; mst_fifo_fsm:i1_fsm|nxt_state.IDLE                                                                                   ; 0.164             ;
; mst_fifo_fsm:i1_fsm|cur_stap2.IDLE         ; mst_fifo_fsm:i1_fsm|nxt_state.IDLE                                                                                   ; 0.164             ;
; mst_fifo_fsm:i1_fsm|rdata[17]              ; sp_sram_16k36:i6_ram|altsyncram:altsyncram_component|altsyncram_uhm1:auto_generated|ram_block1a17~porta_datain_reg0  ; 0.153             ;
; mst_fifo_fsm:i1_fsm|odata[12]~_Duplicate_1 ; mst_fifo_fsm:i1_fsm|odata_p1[12]                                                                                     ; 0.148             ;
; mst_fifo_fsm:i1_fsm|odata[9]~_Duplicate_1  ; mst_fifo_fsm:i1_fsm|odata_p1[9]                                                                                      ; 0.148             ;
; mst_fifo_ctl:i5_ctl|wrcnt1[7]              ; sp_sram_16k36:i6_ram|altsyncram:altsyncram_component|altsyncram_uhm1:auto_generated|ram_block1a67~porta_address_reg0 ; 0.138             ;
; mst_fifo_ctl:i5_ctl|wrcnt2[7]              ; sp_sram_16k36:i6_ram|altsyncram:altsyncram_component|altsyncram_uhm1:auto_generated|ram_block1a67~porta_address_reg0 ; 0.138             ;
; mst_fifo_ctl:i5_ctl|wrcnt3[7]              ; sp_sram_16k36:i6_ram|altsyncram:altsyncram_component|altsyncram_uhm1:auto_generated|ram_block1a67~porta_address_reg0 ; 0.138             ;
; mst_fifo_ctl:i5_ctl|wrcnt0[7]              ; sp_sram_16k36:i6_ram|altsyncram:altsyncram_component|altsyncram_uhm1:auto_generated|ram_block1a67~porta_address_reg0 ; 0.138             ;
; MLTCN                                      ; sp_sram_16k36:i6_ram|altsyncram:altsyncram_component|altsyncram_uhm1:auto_generated|ram_block1a67~porta_address_reg0 ; 0.138             ;
; mst_fifo_fsm:i1_fsm|odata[22]~_Duplicate_1 ; mst_fifo_fsm:i1_fsm|odata_p1[22]                                                                                     ; 0.127             ;
; mst_fifo_fsm:i1_fsm|odata[17]~_Duplicate_1 ; mst_fifo_fsm:i1_fsm|odata_p1[17]                                                                                     ; 0.127             ;
; mst_fifo_ctl:i5_ctl|fifolen0[13]           ; mst_fifo_ctl:i5_ctl|fifoafull[0]                                                                                     ; 0.120             ;
; mst_fifo_fsm:i1_fsm|odata[16]~_Duplicate_1 ; mst_fifo_fsm:i1_fsm|odata_p1[16]                                                                                     ; 0.119             ;
; mst_fifo_fsm:i1_fsm|odata_p2[13]           ; mst_fifo_fsm:i1_fsm|remain[2][13]                                                                                    ; 0.118             ;
; mst_fifo_ctl:i5_ctl|fifolen3[11]           ; mst_fifo_ctl:i5_ctl|fifoafull[3]                                                                                     ; 0.116             ;
; mst_fifo_ctl:i5_ctl|fifolen3[10]           ; mst_fifo_ctl:i5_ctl|fifoafull[3]                                                                                     ; 0.116             ;
; mst_fifo_ctl:i5_ctl|fifolen3[9]            ; mst_fifo_ctl:i5_ctl|fifoafull[3]                                                                                     ; 0.116             ;
; mst_fifo_ctl:i5_ctl|fifolen3[8]            ; mst_fifo_ctl:i5_ctl|fifoafull[3]                                                                                     ; 0.116             ;
; mst_fifo_fsm:i1_fsm|txe_n_p1               ; mst_fifo_fsm:i1_fsm|ifsm_cond[3]                                                                                     ; 0.115             ;
; TXE_N                                      ; mst_fifo_fsm:i1_fsm|ifsm_cond[3]                                                                                     ; 0.115             ;
; mst_fifo_fsm:i1_fsm|mst_wr_n_p2[0]         ; mst_fifo_fsm:i1_fsm|ifsm_cond[3]                                                                                     ; 0.115             ;
; mst_fifo_fsm:i1_fsm|odata[27]~_Duplicate_1 ; mst_fifo_fsm:i1_fsm|odata_p1[27]                                                                                     ; 0.103             ;
; mst_fifo_fsm:i1_fsm|odata[24]~_Duplicate_1 ; mst_fifo_fsm:i1_fsm|odata_p1[24]                                                                                     ; 0.103             ;
; mst_fifo_fsm:i1_fsm|odata_p1[23]           ; mst_fifo_fsm:i1_fsm|odata_p2[23]                                                                                     ; 0.101             ;
; mst_fifo_fsm:i1_fsm|mst_wr_n_p1[2]         ; mst_fifo_fsm:i1_fsm|mst_wr_n_p2[2]                                                                                   ; 0.100             ;
; mst_fifo_fsm:i1_fsm|mst_wr_n_p1[0]         ; mst_fifo_fsm:i1_fsm|mst_wr_n_p2[0]                                                                                   ; 0.099             ;
; mst_fifo_ctl:i5_ctl|wrcnt1[4]              ; sp_sram_16k36:i6_ram|altsyncram:altsyncram_component|altsyncram_uhm1:auto_generated|ram_block1a67~porta_address_reg0 ; 0.091             ;
; mst_fifo_ctl:i5_ctl|wrcnt2[4]              ; sp_sram_16k36:i6_ram|altsyncram:altsyncram_component|altsyncram_uhm1:auto_generated|ram_block1a67~porta_address_reg0 ; 0.091             ;
; mst_fifo_ctl:i5_ctl|wrcnt3[4]              ; sp_sram_16k36:i6_ram|altsyncram:altsyncram_component|altsyncram_uhm1:auto_generated|ram_block1a67~porta_address_reg0 ; 0.091             ;
; mst_fifo_ctl:i5_ctl|wrcnt0[4]              ; sp_sram_16k36:i6_ram|altsyncram:altsyncram_component|altsyncram_uhm1:auto_generated|ram_block1a67~porta_address_reg0 ; 0.091             ;
; mst_fifo_fsm:i1_fsm|obe_p1[0]              ; mst_fifo_fsm:i1_fsm|obe_p2[0]                                                                                        ; 0.089             ;
; mst_fifo_fsm:i1_fsm|odata_p1[25]           ; mst_fifo_fsm:i1_fsm|odata_p2[25]                                                                                     ; 0.089             ;
; mst_fifo_fsm:i1_fsm|odata_p2[23]           ; mst_fifo_fsm:i1_fsm|remain[1][23]                                                                                    ; 0.089             ;
; mst_fifo_fsm:i1_fsm|mst_wr_n_p1[3]         ; mst_fifo_fsm:i1_fsm|mst_wr_n_p2[3]                                                                                   ; 0.087             ;
; mst_fifo_fsm:i1_fsm|mst_rd_n_p1[0]         ; mst_fifo_fsm:i1_fsm|mst_rd_n_p2[0]                                                                                   ; 0.083             ;
; mst_fifo_fsm:i1_fsm|odata_p2[10]           ; mst_fifo_fsm:i1_fsm|remain[2][10]                                                                                    ; 0.080             ;
; mst_fifo_fsm:i1_fsm|rdata[22]              ; sp_sram_16k36:i6_ram|altsyncram:altsyncram_component|altsyncram_uhm1:auto_generated|ram_block1a58~porta_datain_reg0  ; 0.076             ;
; mst_fifo_fsm:i1_fsm|odata_p2[30]           ; mst_fifo_fsm:i1_fsm|remain[1][30]                                                                                    ; 0.067             ;
; mst_fifo_fsm:i1_fsm|irxf_n[0]              ; mst_fifo_fsm:i1_fsm|ifsm_cond[0]                                                                                     ; 0.062             ;
; mst_fifo_fsm:i1_fsm|irxf_n[1]              ; mst_fifo_fsm:i1_fsm|ifsm_cond[0]                                                                                     ; 0.062             ;
; mst_fifo_fsm:i1_fsm|irxf_n[2]              ; mst_fifo_fsm:i1_fsm|ifsm_cond[0]                                                                                     ; 0.062             ;
+--------------------------------------------+----------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (16303): High Performance Effort optimization mode selected -- timing performance will be prioritized at the potential cost of increased compilation time
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 6 of the 6 processors detected
Info (119006): Selected device 5CGXFC5C6F27C6 for design "mst_bus"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171004): Fitter is performing a Standard Fit compilation using maximum Fitter effort to optimize design performance
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (184020): Starting Fitter periphery placement operations
Info (11191): Automatically promoted 1 clock (1 global)
    Info (11162): CLK~inputCLKENA0 with 1447 fanout uses global clock CLKCTRL_G15
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Info (176233): Starting register packing
Info (332104): Reading SDC File: 'mst_bus.sdc'
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   10.000      fifoClk
Warning (176251): Ignoring some wildcard destinations of fast I/O register assignments
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "mst_fifo_fsm:i1_fsm|odata[*]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "mst_fifo_fsm:i1_fsm|obe[*]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
Info (176235): Finished register packing
    Extra Info (176218): Packed 39 registers into blocks of type I/O output buffer
    Extra Info (176220): Created 39 register duplicates
Info (223000): Starting Vectorless Power Activity Estimation
Info (223001): Completed Vectorless Power Activity Estimation
Info (128000): Starting physical synthesis optimizations for speed
Info (128002): Starting physical synthesis algorithm register retiming
Info (128003): Physical synthesis algorithm register retiming complete: estimated slack improvement of 0 ps
Info (128002): Starting physical synthesis algorithm combinational resynthesis using boolean division
Info (128003): Physical synthesis algorithm combinational resynthesis using boolean division complete: estimated slack improvement of 0 ps
Info (128002): Starting physical synthesis algorithm register retiming
Info (128003): Physical synthesis algorithm register retiming complete: estimated slack improvement of 0 ps
Info (128002): Starting physical synthesis algorithm combinational resynthesis using boolean division
Info (128003): Physical synthesis algorithm combinational resynthesis using boolean division complete: estimated slack improvement of 0 ps
Info (128001): Physical synthesis optimizations for speed complete: elapsed time is 00:00:02
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:11
Info (170189): Fitter placement preparation operations beginning
Info (223000): Starting Vectorless Power Activity Estimation
Info (223001): Completed Vectorless Power Activity Estimation
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:01:14
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:10
Info (170193): Fitter routing operations beginning
Info (223000): Starting Vectorless Power Activity Estimation
Info (223001): Completed Vectorless Power Activity Estimation
Info (170195): Router estimated average interconnect usage is 1% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 13% of the available device resources in the region that extends from location X34_Y49 to location X45_Y61
Info (170194): Fitter routing operations ending: elapsed time is 00:00:10
Info (11888): Total time spent on timing analysis during the Fitter is 4.57 seconds.
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:01
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Info (144001): Generated suppressed messages file C:/Users/michele.fragasso/Desktop/doc/FT601Q/Examples/FPGA/MasterFIFO32_firmware/cyclonev_mst_fifo32_1.2/cyclonev_mst_fifo32_1.2/output_files/mst_bus.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 6969 megabytes
    Info: Processing ended: Wed Mar  5 16:41:52 2025
    Info: Elapsed time: 00:03:28
    Info: Total CPU time (on all processors): 00:11:28


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/michele.fragasso/Desktop/doc/FT601Q/Examples/FPGA/MasterFIFO32_firmware/cyclonev_mst_fifo32_1.2/cyclonev_mst_fifo32_1.2/output_files/mst_bus.fit.smsg.


