module FullAdder16b (
    S0,S1,S2,S3,S4,S5,S6,S7,S8,S9,S10,S11,S12,S13,S14,S15,
    Cout,
    Q0,Q1,Q2,Q3,Q4,Q5,Q6,Q7,Q8,Q9,Q10,Q11,Q12,Q13,Q14,Q15,
    B0,B1,B2,B3,B4,B5,B6,B7,B8,B9,B10,B11,B12,B13,B14,B15,
    Cin
);
    input logic  Q0,Q1,Q2,Q3,Q4,Q5,Q6,Q7,Q8,Q9,Q10,Q11,Q12,Q13,Q14,Q15;
    input logic B0,B1,B2,B3,B4,B5,B6,B7,B8,B9,B10,B11,B12,B13,B14,B15;
    input logic Cin;
    output logic S0,S1,S2,S3,S4,S5,S6,S7,S8,S9,S10,S11,S12,S13,S14,S15;
    output logic Cout;
    wire wCout[14:0],wCin[14:0];
    FullAdder1b(S0,wCout[0],Q0,B0,Cin);
    FullAdder1b(S1,wCout[1],Q1,B1,wCout[0]);
    FullAdder1b(S2,wCout[2],Q2,B2,wCout[1]);
    FullAdder1b(S3,wCout[3],Q3,B3,wCout[2]);
    FullAdder1b(S4,wCout[4],Q4,B4,wCout[3]);
    FullAdder1b(S5,wCout[5],Q5,B5,wCout[4]);
    FullAdder1b(S6,wCout[6],Q6,B6,wCout[5]);
    FullAdder1b(S7,wCout[7],Q7,B7,wCin[6]);
    FullAdder1b(S8,wCout[8],Q8,B8,wCin[7]);
    FullAdder1b(S9,wCout[9],Q9,B9,wCin[8]);
    FullAdder1b(S10,wCout[10],Q10,B10,wCin[9]);
    FullAdder1b(S11,wCout[11],Q11,B11,wCin[10]);
    FullAdder1b(S12,wCout[12],Q12,B12,wCin[11]);
    FullAdder1b(S13,wCout[13],Q13,B13,wCin[12]);
    FullAdder1b(S14,wCout[14],Q14,B14,wCin[13]);
    FullAdder1b(S15,Cout,Q15,B15,wCin[14]);
endmodule