TimeQuest Timing Analyzer report for Project2
Sun Oct 25 13:02:30 2015
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow Model Fmax Summary
  7. Slow Model Setup Summary
  8. Slow Model Hold Summary
  9. Slow Model Recovery Summary
 10. Slow Model Removal Summary
 11. Slow Model Minimum Pulse Width Summary
 12. Slow Model Setup: 'PLL_inst|altpll_component|pll|clk[0]'
 13. Slow Model Setup: 'Clock10'
 14. Slow Model Hold: 'PLL_inst|altpll_component|pll|clk[0]'
 15. Slow Model Hold: 'Clock10'
 16. Slow Model Minimum Pulse Width: 'Clock10'
 17. Slow Model Minimum Pulse Width: 'PLL_inst|altpll_component|pll|clk[0]'
 18. Setup Times
 19. Hold Times
 20. Clock to Output Times
 21. Minimum Clock to Output Times
 22. Fast Model Setup Summary
 23. Fast Model Hold Summary
 24. Fast Model Recovery Summary
 25. Fast Model Removal Summary
 26. Fast Model Minimum Pulse Width Summary
 27. Fast Model Setup: 'PLL_inst|altpll_component|pll|clk[0]'
 28. Fast Model Setup: 'Clock10'
 29. Fast Model Hold: 'PLL_inst|altpll_component|pll|clk[0]'
 30. Fast Model Hold: 'Clock10'
 31. Fast Model Minimum Pulse Width: 'Clock10'
 32. Fast Model Minimum Pulse Width: 'PLL_inst|altpll_component|pll|clk[0]'
 33. Setup Times
 34. Hold Times
 35. Clock to Output Times
 36. Minimum Clock to Output Times
 37. Multicorner Timing Analysis Summary
 38. Setup Times
 39. Hold Times
 40. Clock to Output Times
 41. Minimum Clock to Output Times
 42. Setup Transfers
 43. Hold Transfers
 44. Report TCCS
 45. Report RSKM
 46. Unconstrained Paths
 47. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Project2                                                          ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C20F484C7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; Timing.sdc    ; OK     ; Sun Oct 25 13:02:28 2015 ;
+---------------+--------+--------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                             ;
+--------------------------------------+-----------+---------+-----------+-------+---------+------------+-----------+-------------+-------+--------+-----------+------------+----------+---------+----------------------------------------+------------------------------------------+
; Clock Name                           ; Type      ; Period  ; Frequency ; Rise  ; Fall    ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master  ; Source                                 ; Targets                                  ;
+--------------------------------------+-----------+---------+-----------+-------+---------+------------+-----------+-------------+-------+--------+-----------+------------+----------+---------+----------------------------------------+------------------------------------------+
; Clock10                              ; Base      ; 100.000 ; 10.0 MHz  ; 0.000 ; 50.000  ;            ;           ;             ;       ;        ;           ;            ;          ;         ;                                        ; { CLOCK_50 }                             ;
; PLL_inst|altpll_component|pll|clk[0] ; Generated ; 500.000 ; 2.0 MHz   ; 0.000 ; 250.000 ; 50.00      ; 5         ; 1           ;       ;        ;           ;            ; false    ; Clock10 ; PLL_inst|altpll_component|pll|inclk[0] ; { PLL_inst|altpll_component|pll|clk[0] } ;
+--------------------------------------+-----------+---------+-----------+-------+---------+------------+-----------+-------------+-------+--------+-----------+------------+----------+---------+----------------------------------------+------------------------------------------+


+---------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                   ;
+-----------+-----------------+--------------------------------------+------+
; Fmax      ; Restricted Fmax ; Clock Name                           ; Note ;
+-----------+-----------------+--------------------------------------+------+
; 56.99 MHz ; 56.99 MHz       ; PLL_inst|altpll_component|pll|clk[0] ;      ;
+-----------+-----------------+--------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------------------+
; Slow Model Setup Summary                                       ;
+--------------------------------------+---------+---------------+
; Clock                                ; Slack   ; End Point TNS ;
+--------------------------------------+---------+---------------+
; PLL_inst|altpll_component|pll|clk[0] ; 193.347 ; 0.000         ;
; Clock10                              ; 195.514 ; 0.000         ;
+--------------------------------------+---------+---------------+


+--------------------------------------------------------------+
; Slow Model Hold Summary                                      ;
+--------------------------------------+-------+---------------+
; Clock                                ; Slack ; End Point TNS ;
+--------------------------------------+-------+---------------+
; PLL_inst|altpll_component|pll|clk[0] ; 0.641 ; 0.000         ;
; Clock10                              ; 3.196 ; 0.000         ;
+--------------------------------------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                         ;
+--------------------------------------+---------+---------------+
; Clock                                ; Slack   ; End Point TNS ;
+--------------------------------------+---------+---------------+
; Clock10                              ; 50.000  ; 0.000         ;
; PLL_inst|altpll_component|pll|clk[0] ; 247.436 ; 0.000         ;
+--------------------------------------+---------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'PLL_inst|altpll_component|pll|clk[0]'                                                                                                                                                                                                                          ;
+---------+-----------------------------------------------------------------------------------------------------------+--------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack   ; From Node                                                                                                 ; To Node                              ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------------------------------------------------------------------------------------------------+--------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; 193.347 ; KEY[0]                                                                                                    ; DataMemory:datamem|key_reg[0]        ; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.103      ; 6.794      ;
; 193.350 ; KEY[3]                                                                                                    ; DataMemory:datamem|key_reg[3]        ; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.103      ; 6.791      ;
; 193.368 ; KEY[1]                                                                                                    ; DataMemory:datamem|key_reg[1]        ; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.107      ; 6.777      ;
; 193.371 ; KEY[2]                                                                                                    ; DataMemory:datamem|key_reg[2]        ; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.107      ; 6.774      ;
; 196.553 ; SW[5]                                                                                                     ; DataMemory:datamem|sw_reg[5]         ; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.107      ; 3.592      ;
; 196.634 ; SW[4]                                                                                                     ; DataMemory:datamem|sw_reg[4]         ; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.107      ; 3.511      ;
; 196.654 ; SW[6]                                                                                                     ; DataMemory:datamem|sw_reg[6]         ; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.107      ; 3.491      ;
; 196.656 ; SW[3]                                                                                                     ; DataMemory:datamem|sw_reg[3]         ; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.107      ; 3.489      ;
; 196.903 ; SW[8]                                                                                                     ; DataMemory:datamem|sw_reg[8]         ; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.103      ; 3.238      ;
; 196.978 ; SW[9]                                                                                                     ; DataMemory:datamem|sw_reg[9]         ; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.107      ; 3.167      ;
; 197.016 ; SW[7]                                                                                                     ; DataMemory:datamem|sw_reg[7]         ; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.107      ; 3.129      ;
; 197.480 ; SW[2]                                                                                                     ; DataMemory:datamem|sw_reg[2]         ; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.107      ; 2.665      ;
; 197.490 ; SW[1]                                                                                                     ; DataMemory:datamem|sw_reg[1]         ; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.107      ; 2.655      ;
; 197.600 ; SW[0]                                                                                                     ; DataMemory:datamem|sw_reg[0]         ; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.105      ; 2.543      ;
; 241.227 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a22~porta_we_reg        ; DPRF:dprf|Register:reg8|dataOut[23]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.078     ; 8.733      ;
; 241.227 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a22~porta_address_reg0  ; DPRF:dprf|Register:reg8|dataOut[23]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.078     ; 8.733      ;
; 241.227 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a22~porta_address_reg1  ; DPRF:dprf|Register:reg8|dataOut[23]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.078     ; 8.733      ;
; 241.227 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a22~porta_address_reg2  ; DPRF:dprf|Register:reg8|dataOut[23]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.078     ; 8.733      ;
; 241.227 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a22~porta_address_reg3  ; DPRF:dprf|Register:reg8|dataOut[23]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.078     ; 8.733      ;
; 241.227 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a22~porta_address_reg4  ; DPRF:dprf|Register:reg8|dataOut[23]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.078     ; 8.733      ;
; 241.227 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a22~porta_address_reg5  ; DPRF:dprf|Register:reg8|dataOut[23]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.078     ; 8.733      ;
; 241.227 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a22~porta_address_reg6  ; DPRF:dprf|Register:reg8|dataOut[23]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.078     ; 8.733      ;
; 241.227 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a22~porta_address_reg7  ; DPRF:dprf|Register:reg8|dataOut[23]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.078     ; 8.733      ;
; 241.227 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a22~porta_address_reg8  ; DPRF:dprf|Register:reg8|dataOut[23]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.078     ; 8.733      ;
; 241.227 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a22~porta_address_reg9  ; DPRF:dprf|Register:reg8|dataOut[23]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.078     ; 8.733      ;
; 241.227 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a22~porta_address_reg10 ; DPRF:dprf|Register:reg8|dataOut[23]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.078     ; 8.733      ;
; 241.228 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a22~porta_we_reg        ; DPRF:dprf|Register:reg9|dataOut[23]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.078     ; 8.732      ;
; 241.228 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a22~porta_address_reg0  ; DPRF:dprf|Register:reg9|dataOut[23]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.078     ; 8.732      ;
; 241.228 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a22~porta_address_reg1  ; DPRF:dprf|Register:reg9|dataOut[23]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.078     ; 8.732      ;
; 241.228 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a22~porta_address_reg2  ; DPRF:dprf|Register:reg9|dataOut[23]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.078     ; 8.732      ;
; 241.228 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a22~porta_address_reg3  ; DPRF:dprf|Register:reg9|dataOut[23]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.078     ; 8.732      ;
; 241.228 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a22~porta_address_reg4  ; DPRF:dprf|Register:reg9|dataOut[23]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.078     ; 8.732      ;
; 241.228 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a22~porta_address_reg5  ; DPRF:dprf|Register:reg9|dataOut[23]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.078     ; 8.732      ;
; 241.228 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a22~porta_address_reg6  ; DPRF:dprf|Register:reg9|dataOut[23]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.078     ; 8.732      ;
; 241.228 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a22~porta_address_reg7  ; DPRF:dprf|Register:reg9|dataOut[23]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.078     ; 8.732      ;
; 241.228 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a22~porta_address_reg8  ; DPRF:dprf|Register:reg9|dataOut[23]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.078     ; 8.732      ;
; 241.228 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a22~porta_address_reg9  ; DPRF:dprf|Register:reg9|dataOut[23]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.078     ; 8.732      ;
; 241.228 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a22~porta_address_reg10 ; DPRF:dprf|Register:reg9|dataOut[23]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.078     ; 8.732      ;
; 241.277 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a22~porta_we_reg        ; DPRF:dprf|Register:reg3|dataOut[23]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.076     ; 8.685      ;
; 241.277 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a22~porta_we_reg        ; DPRF:dprf|Register:reg11|dataOut[23] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.076     ; 8.685      ;
; 241.277 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a22~porta_address_reg0  ; DPRF:dprf|Register:reg3|dataOut[23]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.076     ; 8.685      ;
; 241.277 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a22~porta_address_reg1  ; DPRF:dprf|Register:reg3|dataOut[23]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.076     ; 8.685      ;
; 241.277 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a22~porta_address_reg2  ; DPRF:dprf|Register:reg3|dataOut[23]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.076     ; 8.685      ;
; 241.277 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a22~porta_address_reg3  ; DPRF:dprf|Register:reg3|dataOut[23]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.076     ; 8.685      ;
; 241.277 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a22~porta_address_reg4  ; DPRF:dprf|Register:reg3|dataOut[23]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.076     ; 8.685      ;
; 241.277 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a22~porta_address_reg5  ; DPRF:dprf|Register:reg3|dataOut[23]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.076     ; 8.685      ;
; 241.277 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a22~porta_address_reg6  ; DPRF:dprf|Register:reg3|dataOut[23]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.076     ; 8.685      ;
; 241.277 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a22~porta_address_reg7  ; DPRF:dprf|Register:reg3|dataOut[23]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.076     ; 8.685      ;
; 241.277 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a22~porta_address_reg8  ; DPRF:dprf|Register:reg3|dataOut[23]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.076     ; 8.685      ;
; 241.277 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a22~porta_address_reg9  ; DPRF:dprf|Register:reg3|dataOut[23]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.076     ; 8.685      ;
; 241.277 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a22~porta_address_reg10 ; DPRF:dprf|Register:reg3|dataOut[23]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.076     ; 8.685      ;
; 241.277 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a22~porta_address_reg0  ; DPRF:dprf|Register:reg11|dataOut[23] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.076     ; 8.685      ;
; 241.277 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a22~porta_address_reg1  ; DPRF:dprf|Register:reg11|dataOut[23] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.076     ; 8.685      ;
; 241.277 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a22~porta_address_reg2  ; DPRF:dprf|Register:reg11|dataOut[23] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.076     ; 8.685      ;
; 241.277 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a22~porta_address_reg3  ; DPRF:dprf|Register:reg11|dataOut[23] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.076     ; 8.685      ;
; 241.277 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a22~porta_address_reg4  ; DPRF:dprf|Register:reg11|dataOut[23] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.076     ; 8.685      ;
; 241.277 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a22~porta_address_reg5  ; DPRF:dprf|Register:reg11|dataOut[23] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.076     ; 8.685      ;
; 241.277 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a22~porta_address_reg6  ; DPRF:dprf|Register:reg11|dataOut[23] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.076     ; 8.685      ;
; 241.277 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a22~porta_address_reg7  ; DPRF:dprf|Register:reg11|dataOut[23] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.076     ; 8.685      ;
; 241.277 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a22~porta_address_reg8  ; DPRF:dprf|Register:reg11|dataOut[23] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.076     ; 8.685      ;
; 241.277 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a22~porta_address_reg9  ; DPRF:dprf|Register:reg11|dataOut[23] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.076     ; 8.685      ;
; 241.277 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a22~porta_address_reg10 ; DPRF:dprf|Register:reg11|dataOut[23] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.076     ; 8.685      ;
; 241.336 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a22~porta_we_reg        ; DPRF:dprf|Register:reg0|dataOut[23]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.076     ; 8.626      ;
; 241.336 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a22~porta_address_reg0  ; DPRF:dprf|Register:reg0|dataOut[23]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.076     ; 8.626      ;
; 241.336 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a22~porta_address_reg1  ; DPRF:dprf|Register:reg0|dataOut[23]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.076     ; 8.626      ;
; 241.336 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a22~porta_address_reg2  ; DPRF:dprf|Register:reg0|dataOut[23]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.076     ; 8.626      ;
; 241.336 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a22~porta_address_reg3  ; DPRF:dprf|Register:reg0|dataOut[23]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.076     ; 8.626      ;
; 241.336 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a22~porta_address_reg4  ; DPRF:dprf|Register:reg0|dataOut[23]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.076     ; 8.626      ;
; 241.336 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a22~porta_address_reg5  ; DPRF:dprf|Register:reg0|dataOut[23]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.076     ; 8.626      ;
; 241.336 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a22~porta_address_reg6  ; DPRF:dprf|Register:reg0|dataOut[23]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.076     ; 8.626      ;
; 241.336 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a22~porta_address_reg7  ; DPRF:dprf|Register:reg0|dataOut[23]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.076     ; 8.626      ;
; 241.336 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a22~porta_address_reg8  ; DPRF:dprf|Register:reg0|dataOut[23]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.076     ; 8.626      ;
; 241.336 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a22~porta_address_reg9  ; DPRF:dprf|Register:reg0|dataOut[23]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.076     ; 8.626      ;
; 241.336 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a22~porta_address_reg10 ; DPRF:dprf|Register:reg0|dataOut[23]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.076     ; 8.626      ;
; 241.379 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a22~porta_we_reg        ; DPRF:dprf|Register:reg7|dataOut[23]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.077     ; 8.582      ;
; 241.379 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a22~porta_address_reg0  ; DPRF:dprf|Register:reg7|dataOut[23]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.077     ; 8.582      ;
; 241.379 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a22~porta_address_reg1  ; DPRF:dprf|Register:reg7|dataOut[23]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.077     ; 8.582      ;
; 241.379 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a22~porta_address_reg2  ; DPRF:dprf|Register:reg7|dataOut[23]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.077     ; 8.582      ;
; 241.379 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a22~porta_address_reg3  ; DPRF:dprf|Register:reg7|dataOut[23]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.077     ; 8.582      ;
; 241.379 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a22~porta_address_reg4  ; DPRF:dprf|Register:reg7|dataOut[23]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.077     ; 8.582      ;
; 241.379 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a22~porta_address_reg5  ; DPRF:dprf|Register:reg7|dataOut[23]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.077     ; 8.582      ;
; 241.379 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a22~porta_address_reg6  ; DPRF:dprf|Register:reg7|dataOut[23]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.077     ; 8.582      ;
; 241.379 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a22~porta_address_reg7  ; DPRF:dprf|Register:reg7|dataOut[23]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.077     ; 8.582      ;
; 241.379 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a22~porta_address_reg8  ; DPRF:dprf|Register:reg7|dataOut[23]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.077     ; 8.582      ;
; 241.379 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a22~porta_address_reg9  ; DPRF:dprf|Register:reg7|dataOut[23]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.077     ; 8.582      ;
; 241.379 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a22~porta_address_reg10 ; DPRF:dprf|Register:reg7|dataOut[23]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.077     ; 8.582      ;
; 241.410 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a22~porta_we_reg        ; DPRF:dprf|Register:reg5|dataOut[23]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.084     ; 8.544      ;
; 241.410 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a22~porta_address_reg0  ; DPRF:dprf|Register:reg5|dataOut[23]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.084     ; 8.544      ;
; 241.410 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a22~porta_address_reg1  ; DPRF:dprf|Register:reg5|dataOut[23]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.084     ; 8.544      ;
; 241.410 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a22~porta_address_reg2  ; DPRF:dprf|Register:reg5|dataOut[23]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.084     ; 8.544      ;
; 241.410 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a22~porta_address_reg3  ; DPRF:dprf|Register:reg5|dataOut[23]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.084     ; 8.544      ;
; 241.410 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a22~porta_address_reg4  ; DPRF:dprf|Register:reg5|dataOut[23]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.084     ; 8.544      ;
; 241.410 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a22~porta_address_reg5  ; DPRF:dprf|Register:reg5|dataOut[23]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.084     ; 8.544      ;
; 241.410 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a22~porta_address_reg6  ; DPRF:dprf|Register:reg5|dataOut[23]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.084     ; 8.544      ;
; 241.410 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a22~porta_address_reg7  ; DPRF:dprf|Register:reg5|dataOut[23]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.084     ; 8.544      ;
; 241.410 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a22~porta_address_reg8  ; DPRF:dprf|Register:reg5|dataOut[23]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.084     ; 8.544      ;
; 241.410 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a22~porta_address_reg9  ; DPRF:dprf|Register:reg5|dataOut[23]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.084     ; 8.544      ;
; 241.410 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a22~porta_address_reg10 ; DPRF:dprf|Register:reg5|dataOut[23]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.084     ; 8.544      ;
; 241.411 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a22~porta_we_reg        ; DPRF:dprf|Register:reg1|dataOut[23]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.084     ; 8.543      ;
; 241.411 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a22~porta_address_reg0  ; DPRF:dprf|Register:reg1|dataOut[23]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.084     ; 8.543      ;
+---------+-----------------------------------------------------------------------------------------------------------+--------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'Clock10'                                                                                                                       ;
+---------+---------------------------------+---------+--------------------------------------+-------------+--------------+------------+------------+
; Slack   ; From Node                       ; To Node ; Launch Clock                         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------------------------+---------+--------------------------------------+-------------+--------------+------------+------------+
; 195.514 ; SevenSeg:hex2|dOut[6]~6_OTERM27 ; HEX2[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.081     ; 4.405      ;
; 195.540 ; SevenSeg:hex3|dOut[6]~6_OTERM13 ; HEX3[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.081     ; 4.379      ;
; 195.678 ; SevenSeg:hex3|dOut[1]~1_OTERM3  ; HEX3[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.081     ; 4.241      ;
; 195.680 ; SevenSeg:hex3|dOut[2]~2_OTERM5  ; HEX3[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.081     ; 4.239      ;
; 195.807 ; SevenSeg:hex1|dOut[5]~5_OTERM39 ; HEX1[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.095     ; 4.098      ;
; 195.822 ; SevenSeg:hex1|dOut[6]~6_OTERM41 ; HEX1[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.095     ; 4.083      ;
; 195.825 ; SevenSeg:hex1|dOut[0]~0_OTERM29 ; HEX1[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.095     ; 4.080      ;
; 195.828 ; SevenSeg:hex1|dOut[3]~3_OTERM35 ; HEX1[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.095     ; 4.077      ;
; 195.834 ; SevenSeg:hex2|dOut[2]~2_OTERM19 ; HEX2[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.081     ; 4.085      ;
; 195.834 ; SevenSeg:hex2|dOut[3]~3_OTERM21 ; HEX2[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.081     ; 4.085      ;
; 195.837 ; SevenSeg:hex0|dOut[6]~6_OTERM55 ; HEX0[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.095     ; 4.068      ;
; 195.843 ; SevenSeg:hex0|dOut[4]~4_OTERM51 ; HEX0[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.095     ; 4.062      ;
; 195.843 ; SevenSeg:hex0|dOut[5]~5_OTERM53 ; HEX0[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.095     ; 4.062      ;
; 195.845 ; SevenSeg:hex1|dOut[4]~4_OTERM37 ; HEX1[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.095     ; 4.060      ;
; 195.850 ; SevenSeg:hex2|dOut[4]~4_OTERM23 ; HEX2[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.081     ; 4.069      ;
; 195.855 ; SevenSeg:hex2|dOut[5]~5_OTERM25 ; HEX2[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.081     ; 4.064      ;
; 195.858 ; SevenSeg:hex1|dOut[1]~1_OTERM31 ; HEX1[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.095     ; 4.047      ;
; 195.864 ; SevenSeg:hex1|dOut[2]~2_OTERM33 ; HEX1[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.095     ; 4.041      ;
; 195.864 ; SevenSeg:hex3|dOut[0]~0_OTERM1  ; HEX3[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.081     ; 4.055      ;
; 195.868 ; SevenSeg:hex0|dOut[3]~3_OTERM49 ; HEX0[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.095     ; 4.037      ;
; 195.872 ; SevenSeg:hex3|dOut[5]~5_OTERM11 ; HEX3[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.081     ; 4.047      ;
; 195.876 ; SevenSeg:hex2|dOut[1]~1_OTERM17 ; HEX2[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.081     ; 4.043      ;
; 195.887 ; SevenSeg:hex3|dOut[3]~3_OTERM7  ; HEX3[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.081     ; 4.032      ;
; 195.889 ; SevenSeg:hex2|dOut[0]~0_OTERM15 ; HEX2[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.081     ; 4.030      ;
; 195.902 ; SevenSeg:hex3|dOut[4]~4_OTERM9  ; HEX3[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.081     ; 4.017      ;
; 195.983 ; SevenSeg:hex0|dOut[2]~2_OTERM47 ; HEX0[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.095     ; 3.922      ;
; 196.206 ; SevenSeg:hex0|dOut[1]~1_OTERM45 ; HEX0[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.095     ; 3.699      ;
; 196.227 ; SevenSeg:hex0|dOut[0]~0_OTERM43 ; HEX0[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.095     ; 3.678      ;
; 196.750 ; DataMemory:datamem|ledg[5]      ; LEDG[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.069      ; 3.319      ;
; 196.750 ; DataMemory:datamem|ledg[6]      ; LEDG[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.079      ; 3.329      ;
; 196.750 ; DataMemory:datamem|ledg[7]      ; LEDG[7] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.079      ; 3.329      ;
; 196.754 ; DataMemory:datamem|ledg[4]      ; LEDG[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.073      ; 3.319      ;
; 196.754 ; DataMemory:datamem|ledr[3]      ; LEDR[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.063      ; 3.309      ;
; 196.764 ; DataMemory:datamem|ledr[5]      ; LEDR[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.063      ; 3.299      ;
; 196.764 ; DataMemory:datamem|ledr[6]      ; LEDR[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.063      ; 3.299      ;
; 196.770 ; DataMemory:datamem|ledg[3]      ; LEDG[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.079      ; 3.309      ;
; 196.770 ; DataMemory:datamem|ledr[2]      ; LEDR[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.069      ; 3.299      ;
; 196.771 ; DataMemory:datamem|ledr[0]      ; LEDR[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.070      ; 3.299      ;
; 196.776 ; DataMemory:datamem|ledr[4]      ; LEDR[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.065      ; 3.289      ;
; 196.776 ; DataMemory:datamem|ledr[7]      ; LEDR[7] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.065      ; 3.289      ;
; 196.779 ; DataMemory:datamem|ledg[0]      ; LEDG[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.088      ; 3.309      ;
; 196.779 ; DataMemory:datamem|ledg[1]      ; LEDG[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.088      ; 3.309      ;
; 196.779 ; DataMemory:datamem|ledg[2]      ; LEDG[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.088      ; 3.309      ;
; 196.790 ; DataMemory:datamem|ledr[1]      ; LEDR[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.079      ; 3.289      ;
; 196.800 ; DataMemory:datamem|ledr[8]      ; LEDR[8] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.079      ; 3.279      ;
; 196.804 ; DataMemory:datamem|ledr[9]      ; LEDR[9] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.073      ; 3.269      ;
+---------+---------------------------------+---------+--------------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'PLL_inst|altpll_component|pll|clk[0]'                                                                                                                                                ;
+-------+-----------------------------------+-------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                             ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; 0.641 ; Register:pc|dataOut[2]            ; Controller:controller|pcNext[2]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.927      ;
; 1.063 ; Controller:controller|selALUop[5] ; ALU:alu|out[5]                      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.349      ;
; 1.063 ; Controller:controller|selALUop[5] ; ALU:alu|out[6]                      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.349      ;
; 1.063 ; Controller:controller|selALUop[5] ; ALU:alu|out[10]                     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.349      ;
; 1.063 ; Controller:controller|selALUop[5] ; ALU:alu|out[15]                     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.349      ;
; 1.063 ; Controller:controller|selALUop[5] ; ALU:alu|out[12]                     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.349      ;
; 1.224 ; Register:pc|dataOut[11]           ; Controller:controller|immSign[0]    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.509      ;
; 1.377 ; Register:pc|dataOut[3]            ; Controller:controller|immSign[5]    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.662      ;
; 1.433 ; Controller:controller|pcNext[2]   ; Register:pc|dataOut[2]              ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.719      ;
; 1.489 ; Register:pc|dataOut[12]           ; Controller:controller|immSign[0]    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.774      ;
; 1.524 ; Register:pc|dataOut[10]           ; Controller:controller|immSign[0]    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.809      ;
; 1.559 ; Register:pc|dataOut[12]           ; Controller:controller|pcNext[12]    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.846      ;
; 1.596 ; Register:pc|dataOut[9]            ; Controller:controller|selALUop[2]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.003     ; 1.879      ;
; 1.620 ; Register:pc|dataOut[5]            ; Controller:controller|pcNext[5]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.907      ;
; 1.626 ; Register:pc|dataOut[10]           ; Controller:controller|pcNext[10]    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.913      ;
; 1.642 ; Register:pc|dataOut[8]            ; Controller:controller|selALUop[3]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.927      ;
; 1.643 ; Register:pc|dataOut[7]            ; Controller:controller|pcNext[7]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.930      ;
; 1.699 ; Controller:controller|selALUop[0] ; ALU:alu|out[11]                     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.985      ;
; 1.700 ; Controller:controller|selALUop[0] ; ALU:alu|out[8]                      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.986      ;
; 1.721 ; Register:pc|dataOut[8]            ; Controller:controller|immSign[2]    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 2.006      ;
; 1.772 ; Controller:controller|selALUop[1] ; ALU:alu|out[11]                     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.058      ;
; 1.773 ; Controller:controller|selALUop[1] ; ALU:alu|out[8]                      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.059      ;
; 1.794 ; DataMemory:datamem|sw_reg[9]      ; DPRF:dprf|Register:reg1|dataOut[9]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 2.082      ;
; 1.842 ; Register:pc|dataOut[3]            ; Controller:controller|immSign[2]    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 2.127      ;
; 1.850 ; DataMemory:datamem|sw_reg[5]      ; DPRF:dprf|Register:reg10|dataOut[5] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.003      ; 2.139      ;
; 1.865 ; Controller:controller|pcNext[2]   ; Register:pc|dataOut[3]              ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.151      ;
; 1.868 ; Register:pc|dataOut[6]            ; Controller:controller|immSign[15]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.002     ; 2.152      ;
; 1.875 ; Register:pc|dataOut[11]           ; Controller:controller|pcNext[11]    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 2.162      ;
; 1.902 ; Register:pc|dataOut[4]            ; Controller:controller|pcNext[4]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 2.189      ;
; 1.915 ; Register:pc|dataOut[9]            ; Controller:controller|pcNext[9]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 2.202      ;
; 1.930 ; DataMemory:datamem|sw_reg[6]      ; DPRF:dprf|Register:reg13|dataOut[6] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 2.215      ;
; 1.931 ; DataMemory:datamem|sw_reg[6]      ; DPRF:dprf|Register:reg6|dataOut[6]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 2.216      ;
; 1.945 ; Controller:controller|pcNext[2]   ; Register:pc|dataOut[4]              ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.231      ;
; 1.973 ; Controller:controller|aluSrcIsReg ; ALU:alu|out[10]                     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.259      ;
; 1.977 ; Controller:controller|immSign[2]  ; Register:pc|dataOut[4]              ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 2.264      ;
; 2.025 ; Controller:controller|pcNext[2]   ; Register:pc|dataOut[5]              ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.311      ;
; 2.031 ; Register:pc|dataOut[8]            ; Controller:controller|immSign[5]    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 2.316      ;
; 2.040 ; Register:pc|dataOut[9]            ; Controller:controller|immSign[10]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.002     ; 2.324      ;
; 2.040 ; Register:pc|dataOut[2]            ; Controller:controller|pcNext[4]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 2.327      ;
; 2.041 ; Controller:controller|selALUop[0] ; ALU:alu|out[13]                     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.327      ;
; 2.049 ; Register:pc|dataOut[5]            ; Controller:controller|immSign[12]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 2.334      ;
; 2.053 ; Register:pc|dataOut[5]            ; Controller:controller|pcNext[6]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 2.340      ;
; 2.053 ; Controller:controller|pcNext[6]   ; Register:pc|dataOut[6]              ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 2.338      ;
; 2.056 ; Controller:controller|immSign[4]  ; Register:pc|dataOut[6]              ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 2.343      ;
; 2.059 ; Register:pc|dataOut[10]           ; Controller:controller|pcNext[11]    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 2.346      ;
; 2.105 ; Controller:controller|pcNext[2]   ; Register:pc|dataOut[6]              ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.391      ;
; 2.112 ; Register:pc|dataOut[3]            ; Controller:controller|immSign[12]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 2.397      ;
; 2.114 ; Register:pc|dataOut[8]            ; Controller:controller|immSign[7]    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 2.399      ;
; 2.114 ; Controller:controller|selALUop[1] ; ALU:alu|out[13]                     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.400      ;
; 2.116 ; Controller:controller|pcNext[3]   ; Register:pc|dataOut[3]              ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 2.401      ;
; 2.120 ; Register:pc|dataOut[2]            ; Controller:controller|pcNext[5]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 2.407      ;
; 2.121 ; Register:pc|dataOut[6]            ; Controller:controller|immSign[6]    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 2.406      ;
; 2.133 ; Register:pc|dataOut[5]            ; Controller:controller|pcNext[7]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 2.420      ;
; 2.137 ; Register:pc|dataOut[11]           ; Controller:controller|immSign[13]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.003     ; 2.420      ;
; 2.139 ; Register:pc|dataOut[10]           ; Controller:controller|pcNext[12]    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 2.426      ;
; 2.152 ; SW[0]                             ; DataMemory:datamem|sw_reg[0]        ; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.105      ; 2.543      ;
; 2.161 ; Controller:controller|pcNext[7]   ; Register:pc|dataOut[7]              ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 2.446      ;
; 2.179 ; Register:pc|dataOut[7]            ; Controller:controller|pcNext[8]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 2.466      ;
; 2.185 ; Controller:controller|pcNext[2]   ; Register:pc|dataOut[7]              ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.471      ;
; 2.199 ; DataMemory:datamem|sw_reg[3]      ; DPRF:dprf|Register:reg10|dataOut[3] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.003      ; 2.488      ;
; 2.200 ; Register:pc|dataOut[2]            ; Controller:controller|pcNext[6]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 2.487      ;
; 2.207 ; Register:pc|dataOut[2]            ; Controller:controller|immSign[12]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 2.492      ;
; 2.209 ; DataMemory:datamem|sw_reg[7]      ; DPRF:dprf|Register:reg14|dataOut[7] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 2.497      ;
; 2.209 ; DataMemory:datamem|sw_reg[7]      ; DPRF:dprf|Register:reg3|dataOut[7]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 2.497      ;
; 2.219 ; Register:pc|dataOut[8]            ; Controller:controller|pcNext[8]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 2.506      ;
; 2.228 ; Register:pc|dataOut[6]            ; Controller:controller|pcNext[6]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 2.515      ;
; 2.259 ; Register:pc|dataOut[7]            ; Controller:controller|pcNext[9]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 2.546      ;
; 2.262 ; SW[1]                             ; DataMemory:datamem|sw_reg[1]        ; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.107      ; 2.655      ;
; 2.262 ; Register:pc|dataOut[10]           ; Controller:controller|immSign[13]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.003     ; 2.545      ;
; 2.264 ; Controller:controller|selALUop[5] ; ALU:alu|out[1]                      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 2.551      ;
; 2.264 ; Controller:controller|selALUop[5] ; ALU:alu|out[2]                      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 2.551      ;
; 2.264 ; Controller:controller|selALUop[5] ; ALU:alu|out[4]                      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 2.551      ;
; 2.264 ; Controller:controller|selALUop[5] ; ALU:alu|out[3]                      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 2.551      ;
; 2.265 ; Controller:controller|pcNext[2]   ; Register:pc|dataOut[8]              ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.551      ;
; 2.268 ; Register:pc|dataOut[4]            ; Controller:controller|immSign[12]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 2.553      ;
; 2.272 ; SW[2]                             ; DataMemory:datamem|sw_reg[2]        ; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.107      ; 2.665      ;
; 2.273 ; DataMemory:datamem|sw_reg[6]      ; DPRF:dprf|Register:reg0|dataOut[6]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.004      ; 2.563      ;
; 2.277 ; Register:pc|dataOut[2]            ; Controller:controller|selALUop[0]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 2.562      ;
; 2.280 ; DataMemory:datamem|sw_reg[8]      ; DPRF:dprf|Register:reg1|dataOut[8]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.006      ; 2.572      ;
; 2.280 ; Register:pc|dataOut[6]            ; Controller:controller|immSign[12]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 2.565      ;
; 2.280 ; Register:pc|dataOut[2]            ; Controller:controller|pcNext[7]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 2.567      ;
; 2.283 ; Register:pc|dataOut[4]            ; Controller:controller|immSign[2]    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 2.568      ;
; 2.288 ; DataMemory:datamem|sw_reg[6]      ; DPRF:dprf|Register:reg14|dataOut[6] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 2.575      ;
; 2.298 ; DataMemory:datamem|sw_reg[6]      ; DPRF:dprf|Register:reg1|dataOut[6]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.584      ;
; 2.298 ; DataMemory:datamem|sw_reg[6]      ; DPRF:dprf|Register:reg3|dataOut[6]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.584      ;
; 2.307 ; Register:pc|dataOut[5]            ; Controller:controller|pcNext[8]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 2.594      ;
; 2.308 ; Register:pc|dataOut[11]           ; Controller:controller|pcNext[12]    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 2.595      ;
; 2.327 ; DataMemory:datamem|sw_reg[5]      ; DPRF:dprf|Register:reg15|dataOut[5] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.003      ; 2.616      ;
; 2.333 ; Register:pc|dataOut[2]            ; Controller:controller|immSign[2]    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 2.618      ;
; 2.334 ; Register:pc|dataOut[4]            ; Controller:controller|pcNext[5]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 2.621      ;
; 2.339 ; Register:pc|dataOut[7]            ; Controller:controller|pcNext[10]    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 2.626      ;
; 2.345 ; Controller:controller|pcNext[2]   ; Register:pc|dataOut[9]              ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.631      ;
; 2.348 ; Register:pc|dataOut[9]            ; Controller:controller|pcNext[10]    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 2.635      ;
; 2.350 ; ALU:alu|out[5]                    ; DPRF:dprf|Register:reg10|dataOut[5] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.011      ; 2.647      ;
; 2.351 ; DataMemory:datamem|sw_reg[4]      ; DPRF:dprf|Register:reg10|dataOut[4] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.003      ; 2.640      ;
; 2.354 ; DataMemory:datamem|sw_reg[4]      ; DPRF:dprf|Register:reg15|dataOut[4] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.003      ; 2.643      ;
; 2.359 ; Register:pc|dataOut[5]            ; Controller:controller|selALUop[1]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 2.644      ;
; 2.359 ; Controller:controller|immSign[7]  ; Register:pc|dataOut[9]              ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 2.646      ;
; 2.362 ; Controller:controller|immSign[5]  ; Register:pc|dataOut[7]              ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 2.649      ;
; 2.366 ; Controller:controller|selALUop[2] ; ALU:alu|out[29]                     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.652      ;
+-------+-----------------------------------+-------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'Clock10'                                                                                                                      ;
+-------+---------------------------------+---------+--------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node ; Launch Clock                         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------+--------------------------------------+-------------+--------------+------------+------------+
; 3.196 ; DataMemory:datamem|ledr[9]      ; LEDR[9] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.073      ; 3.269      ;
; 3.200 ; DataMemory:datamem|ledr[8]      ; LEDR[8] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.079      ; 3.279      ;
; 3.210 ; DataMemory:datamem|ledr[1]      ; LEDR[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.079      ; 3.289      ;
; 3.221 ; DataMemory:datamem|ledg[0]      ; LEDG[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.088      ; 3.309      ;
; 3.221 ; DataMemory:datamem|ledg[1]      ; LEDG[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.088      ; 3.309      ;
; 3.221 ; DataMemory:datamem|ledg[2]      ; LEDG[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.088      ; 3.309      ;
; 3.224 ; DataMemory:datamem|ledr[4]      ; LEDR[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.065      ; 3.289      ;
; 3.224 ; DataMemory:datamem|ledr[7]      ; LEDR[7] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.065      ; 3.289      ;
; 3.229 ; DataMemory:datamem|ledr[0]      ; LEDR[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.070      ; 3.299      ;
; 3.230 ; DataMemory:datamem|ledg[3]      ; LEDG[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.079      ; 3.309      ;
; 3.230 ; DataMemory:datamem|ledr[2]      ; LEDR[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.069      ; 3.299      ;
; 3.236 ; DataMemory:datamem|ledr[5]      ; LEDR[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.063      ; 3.299      ;
; 3.236 ; DataMemory:datamem|ledr[6]      ; LEDR[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.063      ; 3.299      ;
; 3.246 ; DataMemory:datamem|ledg[4]      ; LEDG[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.073      ; 3.319      ;
; 3.246 ; DataMemory:datamem|ledr[3]      ; LEDR[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.063      ; 3.309      ;
; 3.250 ; DataMemory:datamem|ledg[5]      ; LEDG[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.069      ; 3.319      ;
; 3.250 ; DataMemory:datamem|ledg[6]      ; LEDG[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.079      ; 3.329      ;
; 3.250 ; DataMemory:datamem|ledg[7]      ; LEDG[7] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.079      ; 3.329      ;
; 3.773 ; SevenSeg:hex0|dOut[0]~0_OTERM43 ; HEX0[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.095     ; 3.678      ;
; 3.794 ; SevenSeg:hex0|dOut[1]~1_OTERM45 ; HEX0[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.095     ; 3.699      ;
; 4.017 ; SevenSeg:hex0|dOut[2]~2_OTERM47 ; HEX0[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.095     ; 3.922      ;
; 4.098 ; SevenSeg:hex3|dOut[4]~4_OTERM9  ; HEX3[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.081     ; 4.017      ;
; 4.111 ; SevenSeg:hex2|dOut[0]~0_OTERM15 ; HEX2[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.081     ; 4.030      ;
; 4.113 ; SevenSeg:hex3|dOut[3]~3_OTERM7  ; HEX3[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.081     ; 4.032      ;
; 4.124 ; SevenSeg:hex2|dOut[1]~1_OTERM17 ; HEX2[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.081     ; 4.043      ;
; 4.128 ; SevenSeg:hex3|dOut[5]~5_OTERM11 ; HEX3[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.081     ; 4.047      ;
; 4.132 ; SevenSeg:hex0|dOut[3]~3_OTERM49 ; HEX0[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.095     ; 4.037      ;
; 4.136 ; SevenSeg:hex1|dOut[2]~2_OTERM33 ; HEX1[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.095     ; 4.041      ;
; 4.136 ; SevenSeg:hex3|dOut[0]~0_OTERM1  ; HEX3[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.081     ; 4.055      ;
; 4.142 ; SevenSeg:hex1|dOut[1]~1_OTERM31 ; HEX1[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.095     ; 4.047      ;
; 4.145 ; SevenSeg:hex2|dOut[5]~5_OTERM25 ; HEX2[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.081     ; 4.064      ;
; 4.150 ; SevenSeg:hex2|dOut[4]~4_OTERM23 ; HEX2[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.081     ; 4.069      ;
; 4.155 ; SevenSeg:hex1|dOut[4]~4_OTERM37 ; HEX1[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.095     ; 4.060      ;
; 4.157 ; SevenSeg:hex0|dOut[4]~4_OTERM51 ; HEX0[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.095     ; 4.062      ;
; 4.157 ; SevenSeg:hex0|dOut[5]~5_OTERM53 ; HEX0[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.095     ; 4.062      ;
; 4.163 ; SevenSeg:hex0|dOut[6]~6_OTERM55 ; HEX0[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.095     ; 4.068      ;
; 4.166 ; SevenSeg:hex2|dOut[2]~2_OTERM19 ; HEX2[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.081     ; 4.085      ;
; 4.166 ; SevenSeg:hex2|dOut[3]~3_OTERM21 ; HEX2[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.081     ; 4.085      ;
; 4.172 ; SevenSeg:hex1|dOut[3]~3_OTERM35 ; HEX1[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.095     ; 4.077      ;
; 4.175 ; SevenSeg:hex1|dOut[0]~0_OTERM29 ; HEX1[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.095     ; 4.080      ;
; 4.178 ; SevenSeg:hex1|dOut[6]~6_OTERM41 ; HEX1[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.095     ; 4.083      ;
; 4.193 ; SevenSeg:hex1|dOut[5]~5_OTERM39 ; HEX1[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.095     ; 4.098      ;
; 4.320 ; SevenSeg:hex3|dOut[2]~2_OTERM5  ; HEX3[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.081     ; 4.239      ;
; 4.322 ; SevenSeg:hex3|dOut[1]~1_OTERM3  ; HEX3[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.081     ; 4.241      ;
; 4.460 ; SevenSeg:hex3|dOut[6]~6_OTERM13 ; HEX3[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.081     ; 4.379      ;
; 4.486 ; SevenSeg:hex2|dOut[6]~6_OTERM27 ; HEX2[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.081     ; 4.405      ;
+-------+---------------------------------+---------+--------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Clock10'                                                                                 ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------+
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; Clock10 ; Rise       ; CLOCK_50|combout                       ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; Clock10 ; Rise       ; CLOCK_50|combout                       ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; Clock10 ; Rise       ; PLL_inst|altpll_component|pll|clk[0]   ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; Clock10 ; Rise       ; PLL_inst|altpll_component|pll|clk[0]   ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; Clock10 ; Rise       ; PLL_inst|altpll_component|pll|inclk[0] ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; Clock10 ; Rise       ; PLL_inst|altpll_component|pll|inclk[0] ;
; 97.369 ; 100.000      ; 2.631          ; Port Rate        ; Clock10 ; Rise       ; CLOCK_50                               ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'PLL_inst|altpll_component|pll|clk[0]'                                                                                                                                                     ;
+---------+--------------+----------------+------------------+--------------------------------------+------------+-----------------------------------------------------------------------------------------------------------+
; Slack   ; Actual Width ; Required Width ; Type             ; Clock                                ; Clock Edge ; Target                                                                                                    ;
+---------+--------------+----------------+------------------+--------------------------------------+------------+-----------------------------------------------------------------------------------------------------------+
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a0~porta_address_reg0   ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a0~porta_address_reg0   ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a0~porta_address_reg1   ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a0~porta_address_reg1   ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a0~porta_address_reg10  ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a0~porta_address_reg10  ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a0~porta_address_reg2   ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a0~porta_address_reg2   ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a0~porta_address_reg3   ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a0~porta_address_reg3   ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a0~porta_address_reg4   ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a0~porta_address_reg4   ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a0~porta_address_reg5   ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a0~porta_address_reg5   ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a0~porta_address_reg6   ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a0~porta_address_reg6   ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a0~porta_address_reg7   ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a0~porta_address_reg7   ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a0~porta_address_reg8   ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a0~porta_address_reg8   ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a0~porta_address_reg9   ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a0~porta_address_reg9   ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a0~porta_datain_reg0    ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a0~porta_datain_reg0    ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a0~porta_datain_reg1    ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a0~porta_datain_reg1    ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a0~porta_memory_reg0    ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a0~porta_memory_reg0    ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a0~porta_we_reg         ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a0~porta_we_reg         ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a10~porta_address_reg0  ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a10~porta_address_reg0  ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a10~porta_address_reg1  ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a10~porta_address_reg1  ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a10~porta_address_reg10 ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a10~porta_address_reg10 ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a10~porta_address_reg2  ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a10~porta_address_reg2  ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a10~porta_address_reg3  ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a10~porta_address_reg3  ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a10~porta_address_reg4  ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a10~porta_address_reg4  ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a10~porta_address_reg5  ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a10~porta_address_reg5  ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a10~porta_address_reg6  ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a10~porta_address_reg6  ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a10~porta_address_reg7  ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a10~porta_address_reg7  ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a10~porta_address_reg8  ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a10~porta_address_reg8  ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a10~porta_address_reg9  ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a10~porta_address_reg9  ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a10~porta_datain_reg0   ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a10~porta_datain_reg0   ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a10~porta_datain_reg1   ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a10~porta_datain_reg1   ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a10~porta_memory_reg0   ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a10~porta_memory_reg0   ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a10~porta_we_reg        ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a10~porta_we_reg        ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a11~porta_memory_reg0   ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a11~porta_memory_reg0   ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a12~porta_address_reg0  ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a12~porta_address_reg0  ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a12~porta_address_reg1  ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a12~porta_address_reg1  ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a12~porta_address_reg10 ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a12~porta_address_reg10 ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a12~porta_address_reg2  ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a12~porta_address_reg2  ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a12~porta_address_reg3  ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a12~porta_address_reg3  ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a12~porta_address_reg4  ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a12~porta_address_reg4  ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a12~porta_address_reg5  ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a12~porta_address_reg5  ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a12~porta_address_reg6  ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a12~porta_address_reg6  ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a12~porta_address_reg7  ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a12~porta_address_reg7  ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a12~porta_address_reg8  ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a12~porta_address_reg8  ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a12~porta_address_reg9  ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a12~porta_address_reg9  ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a12~porta_datain_reg0   ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a12~porta_datain_reg0   ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a12~porta_datain_reg1   ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a12~porta_datain_reg1   ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a12~porta_memory_reg0   ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a12~porta_memory_reg0   ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a12~porta_we_reg        ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a12~porta_we_reg        ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a13~porta_address_reg0  ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a13~porta_address_reg0  ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a13~porta_address_reg1  ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a13~porta_address_reg1  ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a13~porta_address_reg10 ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a13~porta_address_reg10 ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a13~porta_address_reg2  ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a13~porta_address_reg2  ;
+---------+--------------+----------------+------------------+--------------------------------------+------------+-----------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------+
; Setup Times                                                                                ;
+-----------+------------+-------+-------+------------+--------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                      ;
+-----------+------------+-------+-------+------------+--------------------------------------+
; KEY[*]    ; Clock10    ; 6.653 ; 6.653 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[0]   ; Clock10    ; 6.653 ; 6.653 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[1]   ; Clock10    ; 6.632 ; 6.632 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[2]   ; Clock10    ; 6.629 ; 6.629 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[3]   ; Clock10    ; 6.650 ; 6.650 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; SW[*]     ; Clock10    ; 3.447 ; 3.447 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[0]    ; Clock10    ; 2.400 ; 2.400 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[1]    ; Clock10    ; 2.510 ; 2.510 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[2]    ; Clock10    ; 2.520 ; 2.520 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[3]    ; Clock10    ; 3.344 ; 3.344 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[4]    ; Clock10    ; 3.366 ; 3.366 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[5]    ; Clock10    ; 3.447 ; 3.447 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[6]    ; Clock10    ; 3.346 ; 3.346 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[7]    ; Clock10    ; 2.984 ; 2.984 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[8]    ; Clock10    ; 3.097 ; 3.097 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[9]    ; Clock10    ; 3.022 ; 3.022 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------------+


+----------------------------------------------------------------------------------------------+
; Hold Times                                                                                   ;
+-----------+------------+--------+--------+------------+--------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                      ;
+-----------+------------+--------+--------+------------+--------------------------------------+
; KEY[*]    ; Clock10    ; -6.381 ; -6.381 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[0]   ; Clock10    ; -6.405 ; -6.405 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[1]   ; Clock10    ; -6.384 ; -6.384 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[2]   ; Clock10    ; -6.381 ; -6.381 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[3]   ; Clock10    ; -6.402 ; -6.402 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; SW[*]     ; Clock10    ; -2.152 ; -2.152 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[0]    ; Clock10    ; -2.152 ; -2.152 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[1]    ; Clock10    ; -2.262 ; -2.262 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[2]    ; Clock10    ; -2.272 ; -2.272 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[3]    ; Clock10    ; -3.096 ; -3.096 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[4]    ; Clock10    ; -3.118 ; -3.118 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[5]    ; Clock10    ; -3.199 ; -3.199 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[6]    ; Clock10    ; -3.098 ; -3.098 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[7]    ; Clock10    ; -2.736 ; -2.736 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[8]    ; Clock10    ; -2.849 ; -2.849 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[9]    ; Clock10    ; -2.774 ; -2.774 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
+-----------+------------+--------+--------+------------+--------------------------------------+


+--------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                      ;
+-----------+------------+-------+-------+------------+--------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                      ;
+-----------+------------+-------+-------+------------+--------------------------------------+
; HEX0[*]   ; Clock10    ; 4.163 ; 4.163 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[0]  ; Clock10    ; 3.773 ; 3.773 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[1]  ; Clock10    ; 3.794 ; 3.794 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[2]  ; Clock10    ; 4.017 ; 4.017 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[3]  ; Clock10    ; 4.132 ; 4.132 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[4]  ; Clock10    ; 4.157 ; 4.157 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[5]  ; Clock10    ; 4.157 ; 4.157 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[6]  ; Clock10    ; 4.163 ; 4.163 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; HEX1[*]   ; Clock10    ; 4.193 ; 4.193 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[0]  ; Clock10    ; 4.175 ; 4.175 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[1]  ; Clock10    ; 4.142 ; 4.142 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[2]  ; Clock10    ; 4.136 ; 4.136 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[3]  ; Clock10    ; 4.172 ; 4.172 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[4]  ; Clock10    ; 4.155 ; 4.155 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[5]  ; Clock10    ; 4.193 ; 4.193 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[6]  ; Clock10    ; 4.178 ; 4.178 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; HEX2[*]   ; Clock10    ; 4.486 ; 4.486 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[0]  ; Clock10    ; 4.111 ; 4.111 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[1]  ; Clock10    ; 4.124 ; 4.124 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[2]  ; Clock10    ; 4.166 ; 4.166 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[3]  ; Clock10    ; 4.166 ; 4.166 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[4]  ; Clock10    ; 4.150 ; 4.150 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[5]  ; Clock10    ; 4.145 ; 4.145 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[6]  ; Clock10    ; 4.486 ; 4.486 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; HEX3[*]   ; Clock10    ; 4.460 ; 4.460 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[0]  ; Clock10    ; 4.136 ; 4.136 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[1]  ; Clock10    ; 4.322 ; 4.322 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[2]  ; Clock10    ; 4.320 ; 4.320 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[3]  ; Clock10    ; 4.113 ; 4.113 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[4]  ; Clock10    ; 4.098 ; 4.098 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[5]  ; Clock10    ; 4.128 ; 4.128 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[6]  ; Clock10    ; 4.460 ; 4.460 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; LEDG[*]   ; Clock10    ; 3.250 ; 3.250 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[0]  ; Clock10    ; 3.221 ; 3.221 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[1]  ; Clock10    ; 3.221 ; 3.221 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[2]  ; Clock10    ; 3.221 ; 3.221 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[3]  ; Clock10    ; 3.230 ; 3.230 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[4]  ; Clock10    ; 3.246 ; 3.246 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[5]  ; Clock10    ; 3.250 ; 3.250 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[6]  ; Clock10    ; 3.250 ; 3.250 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[7]  ; Clock10    ; 3.250 ; 3.250 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; LEDR[*]   ; Clock10    ; 3.246 ; 3.246 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[0]  ; Clock10    ; 3.229 ; 3.229 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[1]  ; Clock10    ; 3.210 ; 3.210 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[2]  ; Clock10    ; 3.230 ; 3.230 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[3]  ; Clock10    ; 3.246 ; 3.246 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[4]  ; Clock10    ; 3.224 ; 3.224 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[5]  ; Clock10    ; 3.236 ; 3.236 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[6]  ; Clock10    ; 3.236 ; 3.236 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[7]  ; Clock10    ; 3.224 ; 3.224 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[8]  ; Clock10    ; 3.200 ; 3.200 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[9]  ; Clock10    ; 3.196 ; 3.196 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------------+


+--------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                              ;
+-----------+------------+-------+-------+------------+--------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                      ;
+-----------+------------+-------+-------+------------+--------------------------------------+
; HEX0[*]   ; Clock10    ; 3.773 ; 3.773 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[0]  ; Clock10    ; 3.773 ; 3.773 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[1]  ; Clock10    ; 3.794 ; 3.794 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[2]  ; Clock10    ; 4.017 ; 4.017 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[3]  ; Clock10    ; 4.132 ; 4.132 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[4]  ; Clock10    ; 4.157 ; 4.157 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[5]  ; Clock10    ; 4.157 ; 4.157 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[6]  ; Clock10    ; 4.163 ; 4.163 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; HEX1[*]   ; Clock10    ; 4.136 ; 4.136 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[0]  ; Clock10    ; 4.175 ; 4.175 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[1]  ; Clock10    ; 4.142 ; 4.142 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[2]  ; Clock10    ; 4.136 ; 4.136 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[3]  ; Clock10    ; 4.172 ; 4.172 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[4]  ; Clock10    ; 4.155 ; 4.155 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[5]  ; Clock10    ; 4.193 ; 4.193 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[6]  ; Clock10    ; 4.178 ; 4.178 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; HEX2[*]   ; Clock10    ; 4.111 ; 4.111 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[0]  ; Clock10    ; 4.111 ; 4.111 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[1]  ; Clock10    ; 4.124 ; 4.124 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[2]  ; Clock10    ; 4.166 ; 4.166 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[3]  ; Clock10    ; 4.166 ; 4.166 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[4]  ; Clock10    ; 4.150 ; 4.150 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[5]  ; Clock10    ; 4.145 ; 4.145 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[6]  ; Clock10    ; 4.486 ; 4.486 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; HEX3[*]   ; Clock10    ; 4.098 ; 4.098 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[0]  ; Clock10    ; 4.136 ; 4.136 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[1]  ; Clock10    ; 4.322 ; 4.322 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[2]  ; Clock10    ; 4.320 ; 4.320 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[3]  ; Clock10    ; 4.113 ; 4.113 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[4]  ; Clock10    ; 4.098 ; 4.098 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[5]  ; Clock10    ; 4.128 ; 4.128 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[6]  ; Clock10    ; 4.460 ; 4.460 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; LEDG[*]   ; Clock10    ; 3.221 ; 3.221 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[0]  ; Clock10    ; 3.221 ; 3.221 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[1]  ; Clock10    ; 3.221 ; 3.221 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[2]  ; Clock10    ; 3.221 ; 3.221 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[3]  ; Clock10    ; 3.230 ; 3.230 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[4]  ; Clock10    ; 3.246 ; 3.246 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[5]  ; Clock10    ; 3.250 ; 3.250 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[6]  ; Clock10    ; 3.250 ; 3.250 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[7]  ; Clock10    ; 3.250 ; 3.250 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; LEDR[*]   ; Clock10    ; 3.196 ; 3.196 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[0]  ; Clock10    ; 3.229 ; 3.229 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[1]  ; Clock10    ; 3.210 ; 3.210 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[2]  ; Clock10    ; 3.230 ; 3.230 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[3]  ; Clock10    ; 3.246 ; 3.246 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[4]  ; Clock10    ; 3.224 ; 3.224 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[5]  ; Clock10    ; 3.236 ; 3.236 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[6]  ; Clock10    ; 3.236 ; 3.236 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[7]  ; Clock10    ; 3.224 ; 3.224 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[8]  ; Clock10    ; 3.200 ; 3.200 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[9]  ; Clock10    ; 3.196 ; 3.196 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------------+


+----------------------------------------------------------------+
; Fast Model Setup Summary                                       ;
+--------------------------------------+---------+---------------+
; Clock                                ; Slack   ; End Point TNS ;
+--------------------------------------+---------+---------------+
; PLL_inst|altpll_component|pll|clk[0] ; 196.126 ; 0.000         ;
; Clock10                              ; 198.193 ; 0.000         ;
+--------------------------------------+---------+---------------+


+--------------------------------------------------------------+
; Fast Model Hold Summary                                      ;
+--------------------------------------+-------+---------------+
; Clock                                ; Slack ; End Point TNS ;
+--------------------------------------+-------+---------------+
; PLL_inst|altpll_component|pll|clk[0] ; 0.270 ; 0.000         ;
; Clock10                              ; 1.226 ; 0.000         ;
+--------------------------------------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                         ;
+--------------------------------------+---------+---------------+
; Clock                                ; Slack   ; End Point TNS ;
+--------------------------------------+---------+---------------+
; Clock10                              ; 50.000  ; 0.000         ;
; PLL_inst|altpll_component|pll|clk[0] ; 247.873 ; 0.000         ;
+--------------------------------------+---------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'PLL_inst|altpll_component|pll|clk[0]'                                                                                                                                                                                                                          ;
+---------+-----------------------------------------------------------------------------------------------------------+--------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack   ; From Node                                                                                                 ; To Node                              ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------------------------------------------------------------------------------------------------+--------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; 196.126 ; KEY[3]                                                                                                    ; DataMemory:datamem|key_reg[3]        ; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.266     ; 3.640      ;
; 196.133 ; KEY[0]                                                                                                    ; DataMemory:datamem|key_reg[0]        ; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.266     ; 3.633      ;
; 196.137 ; KEY[2]                                                                                                    ; DataMemory:datamem|key_reg[2]        ; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.263     ; 3.632      ;
; 196.139 ; KEY[1]                                                                                                    ; DataMemory:datamem|key_reg[1]        ; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.263     ; 3.630      ;
; 198.111 ; SW[5]                                                                                                     ; DataMemory:datamem|sw_reg[5]         ; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.263     ; 1.658      ;
; 198.150 ; SW[4]                                                                                                     ; DataMemory:datamem|sw_reg[4]         ; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.263     ; 1.619      ;
; 198.184 ; SW[6]                                                                                                     ; DataMemory:datamem|sw_reg[6]         ; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.263     ; 1.585      ;
; 198.188 ; SW[3]                                                                                                     ; DataMemory:datamem|sw_reg[3]         ; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.263     ; 1.581      ;
; 198.255 ; SW[8]                                                                                                     ; DataMemory:datamem|sw_reg[8]         ; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.266     ; 1.511      ;
; 198.296 ; SW[9]                                                                                                     ; DataMemory:datamem|sw_reg[9]         ; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.263     ; 1.473      ;
; 198.313 ; SW[7]                                                                                                     ; DataMemory:datamem|sw_reg[7]         ; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.263     ; 1.456      ;
; 198.534 ; SW[2]                                                                                                     ; DataMemory:datamem|sw_reg[2]         ; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.263     ; 1.235      ;
; 198.546 ; SW[1]                                                                                                     ; DataMemory:datamem|sw_reg[1]         ; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.263     ; 1.223      ;
; 198.603 ; SW[0]                                                                                                     ; DataMemory:datamem|sw_reg[0]         ; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.264     ; 1.165      ;
; 245.919 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a22~porta_we_reg        ; DPRF:dprf|Register:reg8|dataOut[23]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.067     ; 4.046      ;
; 245.919 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a22~porta_address_reg0  ; DPRF:dprf|Register:reg8|dataOut[23]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.067     ; 4.046      ;
; 245.919 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a22~porta_address_reg1  ; DPRF:dprf|Register:reg8|dataOut[23]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.067     ; 4.046      ;
; 245.919 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a22~porta_address_reg2  ; DPRF:dprf|Register:reg8|dataOut[23]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.067     ; 4.046      ;
; 245.919 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a22~porta_address_reg3  ; DPRF:dprf|Register:reg8|dataOut[23]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.067     ; 4.046      ;
; 245.919 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a22~porta_address_reg4  ; DPRF:dprf|Register:reg8|dataOut[23]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.067     ; 4.046      ;
; 245.919 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a22~porta_address_reg5  ; DPRF:dprf|Register:reg8|dataOut[23]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.067     ; 4.046      ;
; 245.919 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a22~porta_address_reg6  ; DPRF:dprf|Register:reg8|dataOut[23]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.067     ; 4.046      ;
; 245.919 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a22~porta_address_reg7  ; DPRF:dprf|Register:reg8|dataOut[23]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.067     ; 4.046      ;
; 245.919 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a22~porta_address_reg8  ; DPRF:dprf|Register:reg8|dataOut[23]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.067     ; 4.046      ;
; 245.919 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a22~porta_address_reg9  ; DPRF:dprf|Register:reg8|dataOut[23]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.067     ; 4.046      ;
; 245.919 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a22~porta_address_reg10 ; DPRF:dprf|Register:reg8|dataOut[23]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.067     ; 4.046      ;
; 245.920 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a22~porta_we_reg        ; DPRF:dprf|Register:reg3|dataOut[23]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.065     ; 4.047      ;
; 245.920 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a22~porta_we_reg        ; DPRF:dprf|Register:reg9|dataOut[23]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.067     ; 4.045      ;
; 245.920 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a22~porta_we_reg        ; DPRF:dprf|Register:reg11|dataOut[23] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.065     ; 4.047      ;
; 245.920 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a22~porta_address_reg0  ; DPRF:dprf|Register:reg3|dataOut[23]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.065     ; 4.047      ;
; 245.920 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a22~porta_address_reg1  ; DPRF:dprf|Register:reg3|dataOut[23]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.065     ; 4.047      ;
; 245.920 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a22~porta_address_reg2  ; DPRF:dprf|Register:reg3|dataOut[23]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.065     ; 4.047      ;
; 245.920 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a22~porta_address_reg3  ; DPRF:dprf|Register:reg3|dataOut[23]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.065     ; 4.047      ;
; 245.920 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a22~porta_address_reg4  ; DPRF:dprf|Register:reg3|dataOut[23]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.065     ; 4.047      ;
; 245.920 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a22~porta_address_reg5  ; DPRF:dprf|Register:reg3|dataOut[23]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.065     ; 4.047      ;
; 245.920 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a22~porta_address_reg6  ; DPRF:dprf|Register:reg3|dataOut[23]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.065     ; 4.047      ;
; 245.920 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a22~porta_address_reg7  ; DPRF:dprf|Register:reg3|dataOut[23]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.065     ; 4.047      ;
; 245.920 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a22~porta_address_reg8  ; DPRF:dprf|Register:reg3|dataOut[23]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.065     ; 4.047      ;
; 245.920 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a22~porta_address_reg9  ; DPRF:dprf|Register:reg3|dataOut[23]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.065     ; 4.047      ;
; 245.920 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a22~porta_address_reg10 ; DPRF:dprf|Register:reg3|dataOut[23]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.065     ; 4.047      ;
; 245.920 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a22~porta_address_reg0  ; DPRF:dprf|Register:reg9|dataOut[23]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.067     ; 4.045      ;
; 245.920 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a22~porta_address_reg1  ; DPRF:dprf|Register:reg9|dataOut[23]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.067     ; 4.045      ;
; 245.920 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a22~porta_address_reg2  ; DPRF:dprf|Register:reg9|dataOut[23]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.067     ; 4.045      ;
; 245.920 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a22~porta_address_reg3  ; DPRF:dprf|Register:reg9|dataOut[23]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.067     ; 4.045      ;
; 245.920 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a22~porta_address_reg4  ; DPRF:dprf|Register:reg9|dataOut[23]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.067     ; 4.045      ;
; 245.920 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a22~porta_address_reg5  ; DPRF:dprf|Register:reg9|dataOut[23]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.067     ; 4.045      ;
; 245.920 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a22~porta_address_reg6  ; DPRF:dprf|Register:reg9|dataOut[23]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.067     ; 4.045      ;
; 245.920 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a22~porta_address_reg7  ; DPRF:dprf|Register:reg9|dataOut[23]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.067     ; 4.045      ;
; 245.920 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a22~porta_address_reg8  ; DPRF:dprf|Register:reg9|dataOut[23]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.067     ; 4.045      ;
; 245.920 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a22~porta_address_reg9  ; DPRF:dprf|Register:reg9|dataOut[23]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.067     ; 4.045      ;
; 245.920 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a22~porta_address_reg10 ; DPRF:dprf|Register:reg9|dataOut[23]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.067     ; 4.045      ;
; 245.920 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a22~porta_address_reg0  ; DPRF:dprf|Register:reg11|dataOut[23] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.065     ; 4.047      ;
; 245.920 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a22~porta_address_reg1  ; DPRF:dprf|Register:reg11|dataOut[23] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.065     ; 4.047      ;
; 245.920 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a22~porta_address_reg2  ; DPRF:dprf|Register:reg11|dataOut[23] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.065     ; 4.047      ;
; 245.920 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a22~porta_address_reg3  ; DPRF:dprf|Register:reg11|dataOut[23] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.065     ; 4.047      ;
; 245.920 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a22~porta_address_reg4  ; DPRF:dprf|Register:reg11|dataOut[23] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.065     ; 4.047      ;
; 245.920 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a22~porta_address_reg5  ; DPRF:dprf|Register:reg11|dataOut[23] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.065     ; 4.047      ;
; 245.920 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a22~porta_address_reg6  ; DPRF:dprf|Register:reg11|dataOut[23] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.065     ; 4.047      ;
; 245.920 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a22~porta_address_reg7  ; DPRF:dprf|Register:reg11|dataOut[23] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.065     ; 4.047      ;
; 245.920 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a22~porta_address_reg8  ; DPRF:dprf|Register:reg11|dataOut[23] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.065     ; 4.047      ;
; 245.920 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a22~porta_address_reg9  ; DPRF:dprf|Register:reg11|dataOut[23] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.065     ; 4.047      ;
; 245.920 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a22~porta_address_reg10 ; DPRF:dprf|Register:reg11|dataOut[23] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.065     ; 4.047      ;
; 245.990 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a22~porta_we_reg        ; DPRF:dprf|Register:reg0|dataOut[23]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.065     ; 3.977      ;
; 245.990 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a22~porta_address_reg0  ; DPRF:dprf|Register:reg0|dataOut[23]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.065     ; 3.977      ;
; 245.990 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a22~porta_address_reg1  ; DPRF:dprf|Register:reg0|dataOut[23]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.065     ; 3.977      ;
; 245.990 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a22~porta_address_reg2  ; DPRF:dprf|Register:reg0|dataOut[23]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.065     ; 3.977      ;
; 245.990 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a22~porta_address_reg3  ; DPRF:dprf|Register:reg0|dataOut[23]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.065     ; 3.977      ;
; 245.990 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a22~porta_address_reg4  ; DPRF:dprf|Register:reg0|dataOut[23]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.065     ; 3.977      ;
; 245.990 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a22~porta_address_reg5  ; DPRF:dprf|Register:reg0|dataOut[23]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.065     ; 3.977      ;
; 245.990 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a22~porta_address_reg6  ; DPRF:dprf|Register:reg0|dataOut[23]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.065     ; 3.977      ;
; 245.990 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a22~porta_address_reg7  ; DPRF:dprf|Register:reg0|dataOut[23]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.065     ; 3.977      ;
; 245.990 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a22~porta_address_reg8  ; DPRF:dprf|Register:reg0|dataOut[23]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.065     ; 3.977      ;
; 245.990 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a22~porta_address_reg9  ; DPRF:dprf|Register:reg0|dataOut[23]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.065     ; 3.977      ;
; 245.990 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a22~porta_address_reg10 ; DPRF:dprf|Register:reg0|dataOut[23]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.065     ; 3.977      ;
; 246.001 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a22~porta_we_reg        ; DPRF:dprf|Register:reg5|dataOut[23]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.072     ; 3.959      ;
; 246.001 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a22~porta_address_reg0  ; DPRF:dprf|Register:reg5|dataOut[23]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.072     ; 3.959      ;
; 246.001 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a22~porta_address_reg1  ; DPRF:dprf|Register:reg5|dataOut[23]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.072     ; 3.959      ;
; 246.001 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a22~porta_address_reg2  ; DPRF:dprf|Register:reg5|dataOut[23]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.072     ; 3.959      ;
; 246.001 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a22~porta_address_reg3  ; DPRF:dprf|Register:reg5|dataOut[23]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.072     ; 3.959      ;
; 246.001 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a22~porta_address_reg4  ; DPRF:dprf|Register:reg5|dataOut[23]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.072     ; 3.959      ;
; 246.001 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a22~porta_address_reg5  ; DPRF:dprf|Register:reg5|dataOut[23]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.072     ; 3.959      ;
; 246.001 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a22~porta_address_reg6  ; DPRF:dprf|Register:reg5|dataOut[23]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.072     ; 3.959      ;
; 246.001 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a22~porta_address_reg7  ; DPRF:dprf|Register:reg5|dataOut[23]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.072     ; 3.959      ;
; 246.001 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a22~porta_address_reg8  ; DPRF:dprf|Register:reg5|dataOut[23]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.072     ; 3.959      ;
; 246.001 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a22~porta_address_reg9  ; DPRF:dprf|Register:reg5|dataOut[23]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.072     ; 3.959      ;
; 246.001 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a22~porta_address_reg10 ; DPRF:dprf|Register:reg5|dataOut[23]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.072     ; 3.959      ;
; 246.002 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a22~porta_we_reg        ; DPRF:dprf|Register:reg1|dataOut[23]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.072     ; 3.958      ;
; 246.002 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a22~porta_address_reg0  ; DPRF:dprf|Register:reg1|dataOut[23]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.072     ; 3.958      ;
; 246.002 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a22~porta_address_reg1  ; DPRF:dprf|Register:reg1|dataOut[23]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.072     ; 3.958      ;
; 246.002 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a22~porta_address_reg2  ; DPRF:dprf|Register:reg1|dataOut[23]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.072     ; 3.958      ;
; 246.002 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a22~porta_address_reg3  ; DPRF:dprf|Register:reg1|dataOut[23]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.072     ; 3.958      ;
; 246.002 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a22~porta_address_reg4  ; DPRF:dprf|Register:reg1|dataOut[23]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.072     ; 3.958      ;
; 246.002 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a22~porta_address_reg5  ; DPRF:dprf|Register:reg1|dataOut[23]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.072     ; 3.958      ;
; 246.002 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a22~porta_address_reg6  ; DPRF:dprf|Register:reg1|dataOut[23]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.072     ; 3.958      ;
; 246.002 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a22~porta_address_reg7  ; DPRF:dprf|Register:reg1|dataOut[23]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.072     ; 3.958      ;
; 246.002 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a22~porta_address_reg8  ; DPRF:dprf|Register:reg1|dataOut[23]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.072     ; 3.958      ;
; 246.002 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a22~porta_address_reg9  ; DPRF:dprf|Register:reg1|dataOut[23]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.072     ; 3.958      ;
; 246.002 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a22~porta_address_reg10 ; DPRF:dprf|Register:reg1|dataOut[23]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.072     ; 3.958      ;
; 246.003 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a22~porta_we_reg        ; DPRF:dprf|Register:reg7|dataOut[23]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.065     ; 3.964      ;
; 246.003 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a22~porta_address_reg0  ; DPRF:dprf|Register:reg7|dataOut[23]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.065     ; 3.964      ;
+---------+-----------------------------------------------------------------------------------------------------------+--------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'Clock10'                                                                                                                       ;
+---------+---------------------------------+---------+--------------------------------------+-------------+--------------+------------+------------+
; Slack   ; From Node                       ; To Node ; Launch Clock                         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------------------------+---------+--------------------------------------+-------------+--------------+------------+------------+
; 198.193 ; SevenSeg:hex2|dOut[6]~6_OTERM27 ; HEX2[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.286      ; 2.093      ;
; 198.196 ; SevenSeg:hex3|dOut[1]~1_OTERM3  ; HEX3[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.286      ; 2.090      ;
; 198.197 ; SevenSeg:hex3|dOut[2]~2_OTERM5  ; HEX3[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.286      ; 2.089      ;
; 198.211 ; SevenSeg:hex3|dOut[6]~6_OTERM13 ; HEX3[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.286      ; 2.075      ;
; 198.286 ; SevenSeg:hex1|dOut[5]~5_OTERM39 ; HEX1[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.274      ; 1.988      ;
; 198.296 ; SevenSeg:hex1|dOut[6]~6_OTERM41 ; HEX1[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.274      ; 1.978      ;
; 198.300 ; SevenSeg:hex1|dOut[0]~0_OTERM29 ; HEX1[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.274      ; 1.974      ;
; 198.306 ; SevenSeg:hex2|dOut[3]~3_OTERM21 ; HEX2[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.286      ; 1.980      ;
; 198.307 ; SevenSeg:hex2|dOut[2]~2_OTERM19 ; HEX2[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.286      ; 1.979      ;
; 198.311 ; SevenSeg:hex1|dOut[3]~3_OTERM35 ; HEX1[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.274      ; 1.963      ;
; 198.312 ; SevenSeg:hex0|dOut[6]~6_OTERM55 ; HEX0[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.274      ; 1.962      ;
; 198.317 ; SevenSeg:hex0|dOut[4]~4_OTERM51 ; HEX0[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.274      ; 1.957      ;
; 198.317 ; SevenSeg:hex0|dOut[5]~5_OTERM53 ; HEX0[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.274      ; 1.957      ;
; 198.319 ; SevenSeg:hex1|dOut[4]~4_OTERM37 ; HEX1[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.274      ; 1.955      ;
; 198.323 ; SevenSeg:hex2|dOut[4]~4_OTERM23 ; HEX2[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.286      ; 1.963      ;
; 198.330 ; SevenSeg:hex2|dOut[5]~5_OTERM25 ; HEX2[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.286      ; 1.956      ;
; 198.334 ; SevenSeg:hex1|dOut[1]~1_OTERM31 ; HEX1[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.274      ; 1.940      ;
; 198.337 ; SevenSeg:hex3|dOut[0]~0_OTERM1  ; HEX3[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.286      ; 1.949      ;
; 198.339 ; SevenSeg:hex1|dOut[2]~2_OTERM33 ; HEX1[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.274      ; 1.935      ;
; 198.340 ; SevenSeg:hex0|dOut[3]~3_OTERM49 ; HEX0[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.274      ; 1.934      ;
; 198.342 ; SevenSeg:hex3|dOut[5]~5_OTERM11 ; HEX3[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.286      ; 1.944      ;
; 198.349 ; SevenSeg:hex2|dOut[1]~1_OTERM17 ; HEX2[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.286      ; 1.937      ;
; 198.355 ; SevenSeg:hex3|dOut[3]~3_OTERM7  ; HEX3[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.286      ; 1.931      ;
; 198.360 ; SevenSeg:hex2|dOut[0]~0_OTERM15 ; HEX2[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.286      ; 1.926      ;
; 198.372 ; SevenSeg:hex3|dOut[4]~4_OTERM9  ; HEX3[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.286      ; 1.914      ;
; 198.390 ; SevenSeg:hex0|dOut[2]~2_OTERM47 ; HEX0[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.274      ; 1.884      ;
; 198.465 ; SevenSeg:hex0|dOut[1]~1_OTERM45 ; HEX0[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.274      ; 1.809      ;
; 198.491 ; SevenSeg:hex0|dOut[0]~0_OTERM43 ; HEX0[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.274      ; 1.783      ;
; 198.719 ; DataMemory:datamem|ledg[6]      ; LEDG[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.410      ; 1.691      ;
; 198.719 ; DataMemory:datamem|ledg[7]      ; LEDG[7] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.410      ; 1.691      ;
; 198.720 ; DataMemory:datamem|ledg[5]      ; LEDG[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.401      ; 1.681      ;
; 198.724 ; DataMemory:datamem|ledg[4]      ; LEDG[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.405      ; 1.681      ;
; 198.725 ; DataMemory:datamem|ledr[3]      ; LEDR[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.396      ; 1.671      ;
; 198.735 ; DataMemory:datamem|ledr[5]      ; LEDR[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.396      ; 1.661      ;
; 198.735 ; DataMemory:datamem|ledr[6]      ; LEDR[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.396      ; 1.661      ;
; 198.739 ; DataMemory:datamem|ledg[3]      ; LEDG[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.410      ; 1.671      ;
; 198.740 ; DataMemory:datamem|ledr[2]      ; LEDR[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.401      ; 1.661      ;
; 198.741 ; DataMemory:datamem|ledr[0]      ; LEDR[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.402      ; 1.661      ;
; 198.745 ; DataMemory:datamem|ledg[0]      ; LEDG[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.416      ; 1.671      ;
; 198.745 ; DataMemory:datamem|ledg[1]      ; LEDG[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.416      ; 1.671      ;
; 198.745 ; DataMemory:datamem|ledg[2]      ; LEDG[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.416      ; 1.671      ;
; 198.747 ; DataMemory:datamem|ledr[4]      ; LEDR[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.398      ; 1.651      ;
; 198.747 ; DataMemory:datamem|ledr[7]      ; LEDR[7] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.398      ; 1.651      ;
; 198.759 ; DataMemory:datamem|ledr[1]      ; LEDR[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.410      ; 1.651      ;
; 198.769 ; DataMemory:datamem|ledr[8]      ; LEDR[8] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.410      ; 1.641      ;
; 198.774 ; DataMemory:datamem|ledr[9]      ; LEDR[9] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.405      ; 1.631      ;
+---------+---------------------------------+---------+--------------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'PLL_inst|altpll_component|pll|clk[0]'                                                                                                                                                ;
+-------+-----------------------------------+-------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                             ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; 0.270 ; Register:pc|dataOut[2]            ; Controller:controller|pcNext[2]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.422      ;
; 0.476 ; Controller:controller|selALUop[5] ; ALU:alu|out[5]                      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.628      ;
; 0.476 ; Controller:controller|selALUop[5] ; ALU:alu|out[6]                      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.628      ;
; 0.476 ; Controller:controller|selALUop[5] ; ALU:alu|out[10]                     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.628      ;
; 0.476 ; Controller:controller|selALUop[5] ; ALU:alu|out[15]                     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.628      ;
; 0.476 ; Controller:controller|selALUop[5] ; ALU:alu|out[12]                     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.628      ;
; 0.477 ; Register:pc|dataOut[11]           ; Controller:controller|immSign[0]    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.628      ;
; 0.524 ; Controller:controller|pcNext[2]   ; Register:pc|dataOut[2]              ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.676      ;
; 0.534 ; Register:pc|dataOut[3]            ; Controller:controller|immSign[5]    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.685      ;
; 0.584 ; Register:pc|dataOut[12]           ; Controller:controller|pcNext[12]    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.737      ;
; 0.595 ; Register:pc|dataOut[12]           ; Controller:controller|immSign[0]    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.746      ;
; 0.605 ; Register:pc|dataOut[5]            ; Controller:controller|pcNext[5]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.758      ;
; 0.613 ; Register:pc|dataOut[10]           ; Controller:controller|pcNext[10]    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.766      ;
; 0.617 ; Register:pc|dataOut[10]           ; Controller:controller|immSign[0]    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.768      ;
; 0.622 ; Register:pc|dataOut[7]            ; Controller:controller|pcNext[7]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.775      ;
; 0.626 ; Register:pc|dataOut[8]            ; Controller:controller|selALUop[3]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.777      ;
; 0.655 ; Register:pc|dataOut[9]            ; Controller:controller|selALUop[2]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.002     ; 0.805      ;
; 0.659 ; Controller:controller|pcNext[2]   ; Register:pc|dataOut[3]              ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.811      ;
; 0.661 ; Register:pc|dataOut[8]            ; Controller:controller|immSign[2]    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.812      ;
; 0.675 ; Controller:controller|selALUop[0] ; ALU:alu|out[11]                     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.827      ;
; 0.676 ; Controller:controller|selALUop[0] ; ALU:alu|out[8]                      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.828      ;
; 0.683 ; Controller:controller|selALUop[1] ; ALU:alu|out[11]                     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.835      ;
; 0.684 ; Controller:controller|selALUop[1] ; ALU:alu|out[8]                      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.836      ;
; 0.693 ; Register:pc|dataOut[11]           ; Controller:controller|pcNext[11]    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.846      ;
; 0.694 ; Controller:controller|pcNext[2]   ; Register:pc|dataOut[4]              ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.846      ;
; 0.694 ; Register:pc|dataOut[3]            ; Controller:controller|immSign[2]    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.845      ;
; 0.713 ; Register:pc|dataOut[9]            ; Controller:controller|pcNext[9]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.866      ;
; 0.715 ; DataMemory:datamem|sw_reg[9]      ; DPRF:dprf|Register:reg1|dataOut[9]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.003      ; 0.870      ;
; 0.719 ; DataMemory:datamem|sw_reg[5]      ; DPRF:dprf|Register:reg10|dataOut[5] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.004      ; 0.875      ;
; 0.724 ; Register:pc|dataOut[4]            ; Controller:controller|pcNext[4]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.877      ;
; 0.724 ; Controller:controller|immSign[2]  ; Register:pc|dataOut[4]              ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.877      ;
; 0.729 ; Controller:controller|pcNext[2]   ; Register:pc|dataOut[5]              ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.881      ;
; 0.733 ; Register:pc|dataOut[2]            ; Controller:controller|pcNext[4]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.886      ;
; 0.744 ; DataMemory:datamem|sw_reg[6]      ; DPRF:dprf|Register:reg13|dataOut[6] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.895      ;
; 0.745 ; DataMemory:datamem|sw_reg[6]      ; DPRF:dprf|Register:reg6|dataOut[6]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.896      ;
; 0.745 ; Register:pc|dataOut[5]            ; Controller:controller|pcNext[6]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.898      ;
; 0.749 ; Controller:controller|pcNext[6]   ; Register:pc|dataOut[6]              ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.900      ;
; 0.751 ; Controller:controller|aluSrcIsReg ; ALU:alu|out[10]                     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.903      ;
; 0.753 ; Register:pc|dataOut[10]           ; Controller:controller|pcNext[11]    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.906      ;
; 0.764 ; Register:pc|dataOut[6]            ; Controller:controller|immSign[15]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.002     ; 0.914      ;
; 0.764 ; Controller:controller|pcNext[2]   ; Register:pc|dataOut[6]              ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.916      ;
; 0.767 ; Controller:controller|immSign[4]  ; Register:pc|dataOut[6]              ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.920      ;
; 0.768 ; Register:pc|dataOut[2]            ; Controller:controller|pcNext[5]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.921      ;
; 0.773 ; Register:pc|dataOut[5]            ; Controller:controller|immSign[12]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.924      ;
; 0.779 ; Register:pc|dataOut[8]            ; Controller:controller|immSign[5]    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.930      ;
; 0.780 ; Register:pc|dataOut[5]            ; Controller:controller|pcNext[7]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.933      ;
; 0.788 ; Register:pc|dataOut[10]           ; Controller:controller|pcNext[12]    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.941      ;
; 0.791 ; Controller:controller|pcNext[7]   ; Register:pc|dataOut[7]              ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.942      ;
; 0.792 ; Register:pc|dataOut[8]            ; Controller:controller|immSign[7]    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.943      ;
; 0.794 ; Controller:controller|selALUop[0] ; ALU:alu|out[13]                     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.946      ;
; 0.799 ; Controller:controller|pcNext[2]   ; Register:pc|dataOut[7]              ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.951      ;
; 0.802 ; Controller:controller|selALUop[1] ; ALU:alu|out[13]                     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.954      ;
; 0.803 ; Register:pc|dataOut[2]            ; Controller:controller|pcNext[6]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.956      ;
; 0.807 ; Register:pc|dataOut[6]            ; Controller:controller|immSign[6]    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.958      ;
; 0.815 ; Controller:controller|pcNext[3]   ; Register:pc|dataOut[3]              ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.966      ;
; 0.816 ; Register:pc|dataOut[7]            ; Controller:controller|pcNext[8]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.969      ;
; 0.826 ; Register:pc|dataOut[3]            ; Controller:controller|immSign[12]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.977      ;
; 0.827 ; Register:pc|dataOut[9]            ; Controller:controller|immSign[10]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.002     ; 0.977      ;
; 0.833 ; Register:pc|dataOut[11]           ; Controller:controller|pcNext[12]    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.986      ;
; 0.834 ; Controller:controller|pcNext[2]   ; Register:pc|dataOut[8]              ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.986      ;
; 0.838 ; Register:pc|dataOut[2]            ; Controller:controller|pcNext[7]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.991      ;
; 0.838 ; Register:pc|dataOut[8]            ; Controller:controller|pcNext[8]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.991      ;
; 0.842 ; DataMemory:datamem|sw_reg[3]      ; DPRF:dprf|Register:reg10|dataOut[3] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.004      ; 0.998      ;
; 0.849 ; DataMemory:datamem|sw_reg[7]      ; DPRF:dprf|Register:reg14|dataOut[7] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.003      ; 1.004      ;
; 0.849 ; DataMemory:datamem|sw_reg[7]      ; DPRF:dprf|Register:reg3|dataOut[7]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.003      ; 1.004      ;
; 0.851 ; Register:pc|dataOut[7]            ; Controller:controller|pcNext[9]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.004      ;
; 0.853 ; Register:pc|dataOut[9]            ; Controller:controller|pcNext[10]    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.006      ;
; 0.854 ; Controller:controller|selALUop[2] ; ALU:alu|out[29]                     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.006      ;
; 0.856 ; Register:pc|dataOut[6]            ; Controller:controller|pcNext[6]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.009      ;
; 0.858 ; Register:pc|dataOut[11]           ; Controller:controller|immSign[13]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.003     ; 1.007      ;
; 0.861 ; Register:pc|dataOut[6]            ; Controller:controller|immSign[12]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.012      ;
; 0.862 ; Controller:controller|immSign[2]  ; Register:pc|dataOut[5]              ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.015      ;
; 0.862 ; Register:pc|dataOut[4]            ; Controller:controller|pcNext[5]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.015      ;
; 0.866 ; Register:pc|dataOut[2]            ; Controller:controller|immSign[12]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.017      ;
; 0.869 ; Controller:controller|pcNext[2]   ; Register:pc|dataOut[9]              ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.021      ;
; 0.872 ; Controller:controller|immSign[7]  ; Register:pc|dataOut[9]              ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.025      ;
; 0.874 ; Register:pc|dataOut[5]            ; Controller:controller|pcNext[8]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.027      ;
; 0.877 ; Register:pc|dataOut[4]            ; Controller:controller|immSign[12]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.028      ;
; 0.877 ; Register:pc|dataOut[10]           ; Controller:controller|immSign[13]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.003     ; 1.026      ;
; 0.878 ; Register:pc|dataOut[2]            ; Controller:controller|selALUop[0]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.029      ;
; 0.882 ; Controller:controller|pcNext[5]   ; Register:pc|dataOut[5]              ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.033      ;
; 0.884 ; Register:pc|dataOut[4]            ; Controller:controller|immSign[2]    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.035      ;
; 0.885 ; DataMemory:datamem|sw_reg[5]      ; DPRF:dprf|Register:reg15|dataOut[5] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.004      ; 1.041      ;
; 0.886 ; Register:pc|dataOut[7]            ; Controller:controller|pcNext[10]    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.039      ;
; 0.888 ; Register:pc|dataOut[9]            ; Controller:controller|pcNext[11]    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.041      ;
; 0.889 ; DataMemory:datamem|sw_reg[8]      ; DPRF:dprf|Register:reg1|dataOut[8]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.006      ; 1.047      ;
; 0.889 ; Controller:controller|pcNext[6]   ; Register:pc|dataOut[7]              ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.040      ;
; 0.890 ; Controller:controller|immSign[7]  ; ALU:alu|out[7]                      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.004     ; 1.038      ;
; 0.891 ; DataMemory:datamem|sw_reg[6]      ; DPRF:dprf|Register:reg14|dataOut[6] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 1.045      ;
; 0.892 ; ALU:alu|out[0]                    ; ALU:alu|out[0]                      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.044      ;
; 0.893 ; DataMemory:datamem|sw_reg[6]      ; DPRF:dprf|Register:reg1|dataOut[6]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 1.047      ;
; 0.893 ; DataMemory:datamem|sw_reg[6]      ; DPRF:dprf|Register:reg3|dataOut[6]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 1.047      ;
; 0.895 ; Controller:controller|pcNext[4]   ; Register:pc|dataOut[4]              ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.046      ;
; 0.897 ; Controller:controller|immSign[15] ; ALU:alu|out[24]                     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.049      ;
; 0.897 ; Controller:controller|immSign[2]  ; Register:pc|dataOut[6]              ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.050      ;
; 0.897 ; Register:pc|dataOut[4]            ; Controller:controller|pcNext[6]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.050      ;
; 0.898 ; ALU:alu|out[9]                    ; DPRF:dprf|Register:reg1|dataOut[9]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.005      ; 1.055      ;
; 0.900 ; Controller:controller|immSign[5]  ; Register:pc|dataOut[7]              ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.053      ;
; 0.905 ; Controller:controller|immSign[4]  ; Register:pc|dataOut[7]              ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.058      ;
; 0.908 ; DataMemory:datamem|sw_reg[6]      ; DPRF:dprf|Register:reg0|dataOut[6]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.005      ; 1.065      ;
+-------+-----------------------------------+-------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'Clock10'                                                                                                                      ;
+-------+---------------------------------+---------+--------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node ; Launch Clock                         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------+--------------------------------------+-------------+--------------+------------+------------+
; 1.226 ; DataMemory:datamem|ledr[9]      ; LEDR[9] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.405      ; 1.631      ;
; 1.231 ; DataMemory:datamem|ledr[8]      ; LEDR[8] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.410      ; 1.641      ;
; 1.241 ; DataMemory:datamem|ledr[1]      ; LEDR[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.410      ; 1.651      ;
; 1.253 ; DataMemory:datamem|ledr[4]      ; LEDR[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.398      ; 1.651      ;
; 1.253 ; DataMemory:datamem|ledr[7]      ; LEDR[7] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.398      ; 1.651      ;
; 1.255 ; DataMemory:datamem|ledg[0]      ; LEDG[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.416      ; 1.671      ;
; 1.255 ; DataMemory:datamem|ledg[1]      ; LEDG[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.416      ; 1.671      ;
; 1.255 ; DataMemory:datamem|ledg[2]      ; LEDG[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.416      ; 1.671      ;
; 1.259 ; DataMemory:datamem|ledr[0]      ; LEDR[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.402      ; 1.661      ;
; 1.260 ; DataMemory:datamem|ledr[2]      ; LEDR[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.401      ; 1.661      ;
; 1.261 ; DataMemory:datamem|ledg[3]      ; LEDG[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.410      ; 1.671      ;
; 1.265 ; DataMemory:datamem|ledr[5]      ; LEDR[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.396      ; 1.661      ;
; 1.265 ; DataMemory:datamem|ledr[6]      ; LEDR[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.396      ; 1.661      ;
; 1.275 ; DataMemory:datamem|ledr[3]      ; LEDR[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.396      ; 1.671      ;
; 1.276 ; DataMemory:datamem|ledg[4]      ; LEDG[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.405      ; 1.681      ;
; 1.280 ; DataMemory:datamem|ledg[5]      ; LEDG[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.401      ; 1.681      ;
; 1.281 ; DataMemory:datamem|ledg[6]      ; LEDG[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.410      ; 1.691      ;
; 1.281 ; DataMemory:datamem|ledg[7]      ; LEDG[7] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.410      ; 1.691      ;
; 1.509 ; SevenSeg:hex0|dOut[0]~0_OTERM43 ; HEX0[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.274      ; 1.783      ;
; 1.535 ; SevenSeg:hex0|dOut[1]~1_OTERM45 ; HEX0[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.274      ; 1.809      ;
; 1.610 ; SevenSeg:hex0|dOut[2]~2_OTERM47 ; HEX0[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.274      ; 1.884      ;
; 1.628 ; SevenSeg:hex3|dOut[4]~4_OTERM9  ; HEX3[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.286      ; 1.914      ;
; 1.640 ; SevenSeg:hex2|dOut[0]~0_OTERM15 ; HEX2[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.286      ; 1.926      ;
; 1.645 ; SevenSeg:hex3|dOut[3]~3_OTERM7  ; HEX3[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.286      ; 1.931      ;
; 1.651 ; SevenSeg:hex2|dOut[1]~1_OTERM17 ; HEX2[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.286      ; 1.937      ;
; 1.658 ; SevenSeg:hex3|dOut[5]~5_OTERM11 ; HEX3[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.286      ; 1.944      ;
; 1.660 ; SevenSeg:hex0|dOut[3]~3_OTERM49 ; HEX0[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.274      ; 1.934      ;
; 1.661 ; SevenSeg:hex1|dOut[2]~2_OTERM33 ; HEX1[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.274      ; 1.935      ;
; 1.663 ; SevenSeg:hex3|dOut[0]~0_OTERM1  ; HEX3[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.286      ; 1.949      ;
; 1.666 ; SevenSeg:hex1|dOut[1]~1_OTERM31 ; HEX1[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.274      ; 1.940      ;
; 1.670 ; SevenSeg:hex2|dOut[5]~5_OTERM25 ; HEX2[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.286      ; 1.956      ;
; 1.677 ; SevenSeg:hex2|dOut[4]~4_OTERM23 ; HEX2[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.286      ; 1.963      ;
; 1.681 ; SevenSeg:hex1|dOut[4]~4_OTERM37 ; HEX1[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.274      ; 1.955      ;
; 1.683 ; SevenSeg:hex0|dOut[4]~4_OTERM51 ; HEX0[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.274      ; 1.957      ;
; 1.683 ; SevenSeg:hex0|dOut[5]~5_OTERM53 ; HEX0[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.274      ; 1.957      ;
; 1.688 ; SevenSeg:hex0|dOut[6]~6_OTERM55 ; HEX0[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.274      ; 1.962      ;
; 1.689 ; SevenSeg:hex1|dOut[3]~3_OTERM35 ; HEX1[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.274      ; 1.963      ;
; 1.693 ; SevenSeg:hex2|dOut[2]~2_OTERM19 ; HEX2[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.286      ; 1.979      ;
; 1.694 ; SevenSeg:hex2|dOut[3]~3_OTERM21 ; HEX2[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.286      ; 1.980      ;
; 1.700 ; SevenSeg:hex1|dOut[0]~0_OTERM29 ; HEX1[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.274      ; 1.974      ;
; 1.704 ; SevenSeg:hex1|dOut[6]~6_OTERM41 ; HEX1[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.274      ; 1.978      ;
; 1.714 ; SevenSeg:hex1|dOut[5]~5_OTERM39 ; HEX1[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.274      ; 1.988      ;
; 1.789 ; SevenSeg:hex3|dOut[6]~6_OTERM13 ; HEX3[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.286      ; 2.075      ;
; 1.803 ; SevenSeg:hex3|dOut[2]~2_OTERM5  ; HEX3[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.286      ; 2.089      ;
; 1.804 ; SevenSeg:hex3|dOut[1]~1_OTERM3  ; HEX3[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.286      ; 2.090      ;
; 1.807 ; SevenSeg:hex2|dOut[6]~6_OTERM27 ; HEX2[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.286      ; 2.093      ;
+-------+---------------------------------+---------+--------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Clock10'                                                                                 ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------+
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; Clock10 ; Rise       ; CLOCK_50|combout                       ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; Clock10 ; Rise       ; CLOCK_50|combout                       ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; Clock10 ; Rise       ; PLL_inst|altpll_component|pll|clk[0]   ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; Clock10 ; Rise       ; PLL_inst|altpll_component|pll|clk[0]   ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; Clock10 ; Rise       ; PLL_inst|altpll_component|pll|inclk[0] ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; Clock10 ; Rise       ; PLL_inst|altpll_component|pll|inclk[0] ;
; 97.620 ; 100.000      ; 2.380          ; Port Rate        ; Clock10 ; Rise       ; CLOCK_50                               ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'PLL_inst|altpll_component|pll|clk[0]'                                                                                                                                                     ;
+---------+--------------+----------------+------------------+--------------------------------------+------------+-----------------------------------------------------------------------------------------------------------+
; Slack   ; Actual Width ; Required Width ; Type             ; Clock                                ; Clock Edge ; Target                                                                                                    ;
+---------+--------------+----------------+------------------+--------------------------------------+------------+-----------------------------------------------------------------------------------------------------------+
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a0~porta_address_reg0   ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a0~porta_address_reg0   ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a0~porta_address_reg1   ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a0~porta_address_reg1   ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a0~porta_address_reg10  ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a0~porta_address_reg10  ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a0~porta_address_reg2   ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a0~porta_address_reg2   ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a0~porta_address_reg3   ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a0~porta_address_reg3   ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a0~porta_address_reg4   ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a0~porta_address_reg4   ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a0~porta_address_reg5   ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a0~porta_address_reg5   ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a0~porta_address_reg6   ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a0~porta_address_reg6   ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a0~porta_address_reg7   ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a0~porta_address_reg7   ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a0~porta_address_reg8   ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a0~porta_address_reg8   ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a0~porta_address_reg9   ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a0~porta_address_reg9   ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a0~porta_datain_reg0    ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a0~porta_datain_reg0    ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a0~porta_datain_reg1    ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a0~porta_datain_reg1    ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a0~porta_memory_reg0    ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a0~porta_memory_reg0    ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a0~porta_we_reg         ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a0~porta_we_reg         ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a10~porta_address_reg0  ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a10~porta_address_reg0  ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a10~porta_address_reg1  ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a10~porta_address_reg1  ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a10~porta_address_reg10 ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a10~porta_address_reg10 ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a10~porta_address_reg2  ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a10~porta_address_reg2  ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a10~porta_address_reg3  ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a10~porta_address_reg3  ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a10~porta_address_reg4  ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a10~porta_address_reg4  ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a10~porta_address_reg5  ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a10~porta_address_reg5  ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a10~porta_address_reg6  ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a10~porta_address_reg6  ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a10~porta_address_reg7  ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a10~porta_address_reg7  ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a10~porta_address_reg8  ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a10~porta_address_reg8  ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a10~porta_address_reg9  ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a10~porta_address_reg9  ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a10~porta_datain_reg0   ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a10~porta_datain_reg0   ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a10~porta_datain_reg1   ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a10~porta_datain_reg1   ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a10~porta_memory_reg0   ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a10~porta_memory_reg0   ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a10~porta_we_reg        ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a10~porta_we_reg        ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a11~porta_memory_reg0   ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a11~porta_memory_reg0   ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a12~porta_address_reg0  ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a12~porta_address_reg0  ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a12~porta_address_reg1  ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a12~porta_address_reg1  ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a12~porta_address_reg10 ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a12~porta_address_reg10 ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a12~porta_address_reg2  ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a12~porta_address_reg2  ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a12~porta_address_reg3  ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a12~porta_address_reg3  ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a12~porta_address_reg4  ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a12~porta_address_reg4  ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a12~porta_address_reg5  ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a12~porta_address_reg5  ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a12~porta_address_reg6  ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a12~porta_address_reg6  ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a12~porta_address_reg7  ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a12~porta_address_reg7  ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a12~porta_address_reg8  ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a12~porta_address_reg8  ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a12~porta_address_reg9  ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a12~porta_address_reg9  ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a12~porta_datain_reg0   ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a12~porta_datain_reg0   ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a12~porta_datain_reg1   ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a12~porta_datain_reg1   ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a12~porta_memory_reg0   ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a12~porta_memory_reg0   ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a12~porta_we_reg        ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a12~porta_we_reg        ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a13~porta_address_reg0  ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a13~porta_address_reg0  ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a13~porta_address_reg1  ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a13~porta_address_reg1  ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a13~porta_address_reg10 ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a13~porta_address_reg10 ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a13~porta_address_reg2  ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a13~porta_address_reg2  ;
+---------+--------------+----------------+------------------+--------------------------------------+------------+-----------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------+
; Setup Times                                                                                ;
+-----------+------------+-------+-------+------------+--------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                      ;
+-----------+------------+-------+-------+------------+--------------------------------------+
; KEY[*]    ; Clock10    ; 3.874 ; 3.874 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[0]   ; Clock10    ; 3.867 ; 3.867 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[1]   ; Clock10    ; 3.861 ; 3.861 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[2]   ; Clock10    ; 3.863 ; 3.863 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[3]   ; Clock10    ; 3.874 ; 3.874 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; SW[*]     ; Clock10    ; 1.889 ; 1.889 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[0]    ; Clock10    ; 1.397 ; 1.397 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[1]    ; Clock10    ; 1.454 ; 1.454 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[2]    ; Clock10    ; 1.466 ; 1.466 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[3]    ; Clock10    ; 1.812 ; 1.812 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[4]    ; Clock10    ; 1.850 ; 1.850 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[5]    ; Clock10    ; 1.889 ; 1.889 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[6]    ; Clock10    ; 1.816 ; 1.816 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[7]    ; Clock10    ; 1.687 ; 1.687 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[8]    ; Clock10    ; 1.745 ; 1.745 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[9]    ; Clock10    ; 1.704 ; 1.704 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------------+


+----------------------------------------------------------------------------------------------+
; Hold Times                                                                                   ;
+-----------+------------+--------+--------+------------+--------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                      ;
+-----------+------------+--------+--------+------------+--------------------------------------+
; KEY[*]    ; Clock10    ; -3.741 ; -3.741 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[0]   ; Clock10    ; -3.747 ; -3.747 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[1]   ; Clock10    ; -3.741 ; -3.741 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[2]   ; Clock10    ; -3.743 ; -3.743 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[3]   ; Clock10    ; -3.754 ; -3.754 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; SW[*]     ; Clock10    ; -1.277 ; -1.277 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[0]    ; Clock10    ; -1.277 ; -1.277 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[1]    ; Clock10    ; -1.334 ; -1.334 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[2]    ; Clock10    ; -1.346 ; -1.346 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[3]    ; Clock10    ; -1.692 ; -1.692 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[4]    ; Clock10    ; -1.730 ; -1.730 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[5]    ; Clock10    ; -1.769 ; -1.769 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[6]    ; Clock10    ; -1.696 ; -1.696 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[7]    ; Clock10    ; -1.567 ; -1.567 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[8]    ; Clock10    ; -1.625 ; -1.625 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[9]    ; Clock10    ; -1.584 ; -1.584 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
+-----------+------------+--------+--------+------------+--------------------------------------+


+--------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                      ;
+-----------+------------+-------+-------+------------+--------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                      ;
+-----------+------------+-------+-------+------------+--------------------------------------+
; HEX0[*]   ; Clock10    ; 1.688 ; 1.688 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[0]  ; Clock10    ; 1.509 ; 1.509 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[1]  ; Clock10    ; 1.535 ; 1.535 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[2]  ; Clock10    ; 1.610 ; 1.610 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[3]  ; Clock10    ; 1.660 ; 1.660 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[4]  ; Clock10    ; 1.683 ; 1.683 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[5]  ; Clock10    ; 1.683 ; 1.683 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[6]  ; Clock10    ; 1.688 ; 1.688 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; HEX1[*]   ; Clock10    ; 1.714 ; 1.714 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[0]  ; Clock10    ; 1.700 ; 1.700 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[1]  ; Clock10    ; 1.666 ; 1.666 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[2]  ; Clock10    ; 1.661 ; 1.661 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[3]  ; Clock10    ; 1.689 ; 1.689 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[4]  ; Clock10    ; 1.681 ; 1.681 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[5]  ; Clock10    ; 1.714 ; 1.714 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[6]  ; Clock10    ; 1.704 ; 1.704 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; HEX2[*]   ; Clock10    ; 1.807 ; 1.807 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[0]  ; Clock10    ; 1.640 ; 1.640 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[1]  ; Clock10    ; 1.651 ; 1.651 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[2]  ; Clock10    ; 1.693 ; 1.693 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[3]  ; Clock10    ; 1.694 ; 1.694 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[4]  ; Clock10    ; 1.677 ; 1.677 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[5]  ; Clock10    ; 1.670 ; 1.670 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[6]  ; Clock10    ; 1.807 ; 1.807 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; HEX3[*]   ; Clock10    ; 1.804 ; 1.804 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[0]  ; Clock10    ; 1.663 ; 1.663 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[1]  ; Clock10    ; 1.804 ; 1.804 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[2]  ; Clock10    ; 1.803 ; 1.803 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[3]  ; Clock10    ; 1.645 ; 1.645 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[4]  ; Clock10    ; 1.628 ; 1.628 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[5]  ; Clock10    ; 1.658 ; 1.658 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[6]  ; Clock10    ; 1.789 ; 1.789 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; LEDG[*]   ; Clock10    ; 1.281 ; 1.281 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[0]  ; Clock10    ; 1.255 ; 1.255 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[1]  ; Clock10    ; 1.255 ; 1.255 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[2]  ; Clock10    ; 1.255 ; 1.255 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[3]  ; Clock10    ; 1.261 ; 1.261 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[4]  ; Clock10    ; 1.276 ; 1.276 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[5]  ; Clock10    ; 1.280 ; 1.280 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[6]  ; Clock10    ; 1.281 ; 1.281 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[7]  ; Clock10    ; 1.281 ; 1.281 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; LEDR[*]   ; Clock10    ; 1.275 ; 1.275 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[0]  ; Clock10    ; 1.259 ; 1.259 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[1]  ; Clock10    ; 1.241 ; 1.241 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[2]  ; Clock10    ; 1.260 ; 1.260 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[3]  ; Clock10    ; 1.275 ; 1.275 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[4]  ; Clock10    ; 1.253 ; 1.253 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[5]  ; Clock10    ; 1.265 ; 1.265 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[6]  ; Clock10    ; 1.265 ; 1.265 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[7]  ; Clock10    ; 1.253 ; 1.253 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[8]  ; Clock10    ; 1.231 ; 1.231 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[9]  ; Clock10    ; 1.226 ; 1.226 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------------+


+--------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                              ;
+-----------+------------+-------+-------+------------+--------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                      ;
+-----------+------------+-------+-------+------------+--------------------------------------+
; HEX0[*]   ; Clock10    ; 1.509 ; 1.509 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[0]  ; Clock10    ; 1.509 ; 1.509 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[1]  ; Clock10    ; 1.535 ; 1.535 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[2]  ; Clock10    ; 1.610 ; 1.610 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[3]  ; Clock10    ; 1.660 ; 1.660 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[4]  ; Clock10    ; 1.683 ; 1.683 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[5]  ; Clock10    ; 1.683 ; 1.683 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[6]  ; Clock10    ; 1.688 ; 1.688 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; HEX1[*]   ; Clock10    ; 1.661 ; 1.661 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[0]  ; Clock10    ; 1.700 ; 1.700 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[1]  ; Clock10    ; 1.666 ; 1.666 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[2]  ; Clock10    ; 1.661 ; 1.661 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[3]  ; Clock10    ; 1.689 ; 1.689 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[4]  ; Clock10    ; 1.681 ; 1.681 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[5]  ; Clock10    ; 1.714 ; 1.714 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[6]  ; Clock10    ; 1.704 ; 1.704 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; HEX2[*]   ; Clock10    ; 1.640 ; 1.640 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[0]  ; Clock10    ; 1.640 ; 1.640 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[1]  ; Clock10    ; 1.651 ; 1.651 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[2]  ; Clock10    ; 1.693 ; 1.693 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[3]  ; Clock10    ; 1.694 ; 1.694 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[4]  ; Clock10    ; 1.677 ; 1.677 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[5]  ; Clock10    ; 1.670 ; 1.670 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[6]  ; Clock10    ; 1.807 ; 1.807 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; HEX3[*]   ; Clock10    ; 1.628 ; 1.628 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[0]  ; Clock10    ; 1.663 ; 1.663 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[1]  ; Clock10    ; 1.804 ; 1.804 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[2]  ; Clock10    ; 1.803 ; 1.803 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[3]  ; Clock10    ; 1.645 ; 1.645 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[4]  ; Clock10    ; 1.628 ; 1.628 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[5]  ; Clock10    ; 1.658 ; 1.658 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[6]  ; Clock10    ; 1.789 ; 1.789 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; LEDG[*]   ; Clock10    ; 1.255 ; 1.255 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[0]  ; Clock10    ; 1.255 ; 1.255 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[1]  ; Clock10    ; 1.255 ; 1.255 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[2]  ; Clock10    ; 1.255 ; 1.255 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[3]  ; Clock10    ; 1.261 ; 1.261 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[4]  ; Clock10    ; 1.276 ; 1.276 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[5]  ; Clock10    ; 1.280 ; 1.280 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[6]  ; Clock10    ; 1.281 ; 1.281 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[7]  ; Clock10    ; 1.281 ; 1.281 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; LEDR[*]   ; Clock10    ; 1.226 ; 1.226 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[0]  ; Clock10    ; 1.259 ; 1.259 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[1]  ; Clock10    ; 1.241 ; 1.241 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[2]  ; Clock10    ; 1.260 ; 1.260 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[3]  ; Clock10    ; 1.275 ; 1.275 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[4]  ; Clock10    ; 1.253 ; 1.253 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[5]  ; Clock10    ; 1.265 ; 1.265 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[6]  ; Clock10    ; 1.265 ; 1.265 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[7]  ; Clock10    ; 1.253 ; 1.253 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[8]  ; Clock10    ; 1.231 ; 1.231 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[9]  ; Clock10    ; 1.226 ; 1.226 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------------+


+----------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                ;
+---------------------------------------+---------+-------+----------+---------+---------------------+
; Clock                                 ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack                      ; 193.347 ; 0.270 ; N/A      ; N/A     ; 50.000              ;
;  Clock10                              ; 195.514 ; 1.226 ; N/A      ; N/A     ; 50.000              ;
;  PLL_inst|altpll_component|pll|clk[0] ; 193.347 ; 0.270 ; N/A      ; N/A     ; 247.436             ;
; Design-wide TNS                       ; 0.0     ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  Clock10                              ; 0.000   ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  PLL_inst|altpll_component|pll|clk[0] ; 0.000   ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+---------------------------------------+---------+-------+----------+---------+---------------------+


+--------------------------------------------------------------------------------------------+
; Setup Times                                                                                ;
+-----------+------------+-------+-------+------------+--------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                      ;
+-----------+------------+-------+-------+------------+--------------------------------------+
; KEY[*]    ; Clock10    ; 6.653 ; 6.653 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[0]   ; Clock10    ; 6.653 ; 6.653 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[1]   ; Clock10    ; 6.632 ; 6.632 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[2]   ; Clock10    ; 6.629 ; 6.629 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[3]   ; Clock10    ; 6.650 ; 6.650 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; SW[*]     ; Clock10    ; 3.447 ; 3.447 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[0]    ; Clock10    ; 2.400 ; 2.400 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[1]    ; Clock10    ; 2.510 ; 2.510 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[2]    ; Clock10    ; 2.520 ; 2.520 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[3]    ; Clock10    ; 3.344 ; 3.344 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[4]    ; Clock10    ; 3.366 ; 3.366 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[5]    ; Clock10    ; 3.447 ; 3.447 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[6]    ; Clock10    ; 3.346 ; 3.346 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[7]    ; Clock10    ; 2.984 ; 2.984 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[8]    ; Clock10    ; 3.097 ; 3.097 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[9]    ; Clock10    ; 3.022 ; 3.022 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------------+


+----------------------------------------------------------------------------------------------+
; Hold Times                                                                                   ;
+-----------+------------+--------+--------+------------+--------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                      ;
+-----------+------------+--------+--------+------------+--------------------------------------+
; KEY[*]    ; Clock10    ; -3.741 ; -3.741 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[0]   ; Clock10    ; -3.747 ; -3.747 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[1]   ; Clock10    ; -3.741 ; -3.741 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[2]   ; Clock10    ; -3.743 ; -3.743 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[3]   ; Clock10    ; -3.754 ; -3.754 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; SW[*]     ; Clock10    ; -1.277 ; -1.277 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[0]    ; Clock10    ; -1.277 ; -1.277 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[1]    ; Clock10    ; -1.334 ; -1.334 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[2]    ; Clock10    ; -1.346 ; -1.346 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[3]    ; Clock10    ; -1.692 ; -1.692 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[4]    ; Clock10    ; -1.730 ; -1.730 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[5]    ; Clock10    ; -1.769 ; -1.769 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[6]    ; Clock10    ; -1.696 ; -1.696 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[7]    ; Clock10    ; -1.567 ; -1.567 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[8]    ; Clock10    ; -1.625 ; -1.625 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[9]    ; Clock10    ; -1.584 ; -1.584 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
+-----------+------------+--------+--------+------------+--------------------------------------+


+--------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                      ;
+-----------+------------+-------+-------+------------+--------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                      ;
+-----------+------------+-------+-------+------------+--------------------------------------+
; HEX0[*]   ; Clock10    ; 4.163 ; 4.163 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[0]  ; Clock10    ; 3.773 ; 3.773 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[1]  ; Clock10    ; 3.794 ; 3.794 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[2]  ; Clock10    ; 4.017 ; 4.017 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[3]  ; Clock10    ; 4.132 ; 4.132 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[4]  ; Clock10    ; 4.157 ; 4.157 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[5]  ; Clock10    ; 4.157 ; 4.157 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[6]  ; Clock10    ; 4.163 ; 4.163 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; HEX1[*]   ; Clock10    ; 4.193 ; 4.193 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[0]  ; Clock10    ; 4.175 ; 4.175 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[1]  ; Clock10    ; 4.142 ; 4.142 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[2]  ; Clock10    ; 4.136 ; 4.136 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[3]  ; Clock10    ; 4.172 ; 4.172 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[4]  ; Clock10    ; 4.155 ; 4.155 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[5]  ; Clock10    ; 4.193 ; 4.193 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[6]  ; Clock10    ; 4.178 ; 4.178 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; HEX2[*]   ; Clock10    ; 4.486 ; 4.486 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[0]  ; Clock10    ; 4.111 ; 4.111 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[1]  ; Clock10    ; 4.124 ; 4.124 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[2]  ; Clock10    ; 4.166 ; 4.166 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[3]  ; Clock10    ; 4.166 ; 4.166 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[4]  ; Clock10    ; 4.150 ; 4.150 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[5]  ; Clock10    ; 4.145 ; 4.145 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[6]  ; Clock10    ; 4.486 ; 4.486 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; HEX3[*]   ; Clock10    ; 4.460 ; 4.460 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[0]  ; Clock10    ; 4.136 ; 4.136 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[1]  ; Clock10    ; 4.322 ; 4.322 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[2]  ; Clock10    ; 4.320 ; 4.320 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[3]  ; Clock10    ; 4.113 ; 4.113 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[4]  ; Clock10    ; 4.098 ; 4.098 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[5]  ; Clock10    ; 4.128 ; 4.128 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[6]  ; Clock10    ; 4.460 ; 4.460 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; LEDG[*]   ; Clock10    ; 3.250 ; 3.250 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[0]  ; Clock10    ; 3.221 ; 3.221 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[1]  ; Clock10    ; 3.221 ; 3.221 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[2]  ; Clock10    ; 3.221 ; 3.221 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[3]  ; Clock10    ; 3.230 ; 3.230 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[4]  ; Clock10    ; 3.246 ; 3.246 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[5]  ; Clock10    ; 3.250 ; 3.250 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[6]  ; Clock10    ; 3.250 ; 3.250 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[7]  ; Clock10    ; 3.250 ; 3.250 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; LEDR[*]   ; Clock10    ; 3.246 ; 3.246 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[0]  ; Clock10    ; 3.229 ; 3.229 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[1]  ; Clock10    ; 3.210 ; 3.210 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[2]  ; Clock10    ; 3.230 ; 3.230 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[3]  ; Clock10    ; 3.246 ; 3.246 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[4]  ; Clock10    ; 3.224 ; 3.224 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[5]  ; Clock10    ; 3.236 ; 3.236 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[6]  ; Clock10    ; 3.236 ; 3.236 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[7]  ; Clock10    ; 3.224 ; 3.224 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[8]  ; Clock10    ; 3.200 ; 3.200 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[9]  ; Clock10    ; 3.196 ; 3.196 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------------+


+--------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                              ;
+-----------+------------+-------+-------+------------+--------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                      ;
+-----------+------------+-------+-------+------------+--------------------------------------+
; HEX0[*]   ; Clock10    ; 1.509 ; 1.509 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[0]  ; Clock10    ; 1.509 ; 1.509 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[1]  ; Clock10    ; 1.535 ; 1.535 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[2]  ; Clock10    ; 1.610 ; 1.610 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[3]  ; Clock10    ; 1.660 ; 1.660 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[4]  ; Clock10    ; 1.683 ; 1.683 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[5]  ; Clock10    ; 1.683 ; 1.683 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[6]  ; Clock10    ; 1.688 ; 1.688 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; HEX1[*]   ; Clock10    ; 1.661 ; 1.661 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[0]  ; Clock10    ; 1.700 ; 1.700 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[1]  ; Clock10    ; 1.666 ; 1.666 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[2]  ; Clock10    ; 1.661 ; 1.661 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[3]  ; Clock10    ; 1.689 ; 1.689 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[4]  ; Clock10    ; 1.681 ; 1.681 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[5]  ; Clock10    ; 1.714 ; 1.714 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[6]  ; Clock10    ; 1.704 ; 1.704 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; HEX2[*]   ; Clock10    ; 1.640 ; 1.640 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[0]  ; Clock10    ; 1.640 ; 1.640 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[1]  ; Clock10    ; 1.651 ; 1.651 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[2]  ; Clock10    ; 1.693 ; 1.693 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[3]  ; Clock10    ; 1.694 ; 1.694 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[4]  ; Clock10    ; 1.677 ; 1.677 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[5]  ; Clock10    ; 1.670 ; 1.670 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[6]  ; Clock10    ; 1.807 ; 1.807 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; HEX3[*]   ; Clock10    ; 1.628 ; 1.628 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[0]  ; Clock10    ; 1.663 ; 1.663 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[1]  ; Clock10    ; 1.804 ; 1.804 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[2]  ; Clock10    ; 1.803 ; 1.803 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[3]  ; Clock10    ; 1.645 ; 1.645 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[4]  ; Clock10    ; 1.628 ; 1.628 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[5]  ; Clock10    ; 1.658 ; 1.658 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[6]  ; Clock10    ; 1.789 ; 1.789 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; LEDG[*]   ; Clock10    ; 1.255 ; 1.255 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[0]  ; Clock10    ; 1.255 ; 1.255 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[1]  ; Clock10    ; 1.255 ; 1.255 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[2]  ; Clock10    ; 1.255 ; 1.255 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[3]  ; Clock10    ; 1.261 ; 1.261 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[4]  ; Clock10    ; 1.276 ; 1.276 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[5]  ; Clock10    ; 1.280 ; 1.280 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[6]  ; Clock10    ; 1.281 ; 1.281 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[7]  ; Clock10    ; 1.281 ; 1.281 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; LEDR[*]   ; Clock10    ; 1.226 ; 1.226 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[0]  ; Clock10    ; 1.259 ; 1.259 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[1]  ; Clock10    ; 1.241 ; 1.241 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[2]  ; Clock10    ; 1.260 ; 1.260 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[3]  ; Clock10    ; 1.275 ; 1.275 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[4]  ; Clock10    ; 1.253 ; 1.253 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[5]  ; Clock10    ; 1.265 ; 1.265 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[6]  ; Clock10    ; 1.265 ; 1.265 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[7]  ; Clock10    ; 1.253 ; 1.253 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[8]  ; Clock10    ; 1.231 ; 1.231 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[9]  ; Clock10    ; 1.226 ; 1.226 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                         ;
+--------------------------------------+--------------------------------------+----------+----------+----------+----------+
; From Clock                           ; To Clock                             ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------+--------------------------------------+----------+----------+----------+----------+
; PLL_inst|altpll_component|pll|clk[0] ; Clock10                              ; 46       ; 0        ; 0        ; 0        ;
; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 14       ; 0        ; 0        ; 0        ;
; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 132741   ; 6144     ; 1200     ; 32       ;
+--------------------------------------+--------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                          ;
+--------------------------------------+--------------------------------------+----------+----------+----------+----------+
; From Clock                           ; To Clock                             ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------+--------------------------------------+----------+----------+----------+----------+
; PLL_inst|altpll_component|pll|clk[0] ; Clock10                              ; 46       ; 0        ; 0        ; 0        ;
; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 14       ; 0        ; 0        ; 0        ;
; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 132741   ; 6144     ; 1200     ; 32       ;
+--------------------------------------+--------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 0     ; 0    ;
; Unconstrained Output Port Paths ; 0     ; 0    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sun Oct 25 13:02:27 2015
Info: Command: quartus_sta Project2 -c Project2
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'Timing.sdc'
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {PLL_inst|altpll_component|pll|inclk[0]} -divide_by 5 -duty_cycle 50.00 -name {PLL_inst|altpll_component|pll|clk[0]} {PLL_inst|altpll_component|pll|clk[0]}
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Clock: PLL_inst|altpll_component|pll|clk[0] with master clock period: 100.000 found on PLL node: PLL_inst|altpll_component|pll|clk[0] does not match the master clock period requirement: 20.000
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Info (332146): Worst-case setup slack is 193.347
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   193.347         0.000 PLL_inst|altpll_component|pll|clk[0] 
    Info (332119):   195.514         0.000 Clock10 
Info (332146): Worst-case hold slack is 0.641
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.641         0.000 PLL_inst|altpll_component|pll|clk[0] 
    Info (332119):     3.196         0.000 Clock10 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 50.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    50.000         0.000 Clock10 
    Info (332119):   247.436         0.000 PLL_inst|altpll_component|pll|clk[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 193.347
    Info (332115): -to_clock [get_clocks {PLL_inst|altpll_component|pll|clk[0]}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 193.347 
    Info (332115): ===================================================================
    Info (332115): From Node    : KEY[0]
    Info (332115): To Node      : DataMemory:datamem|key_reg[0]
    Info (332115): Launch Clock : Clock10
    Info (332115): Latch Clock  : PLL_inst|altpll_component|pll|clk[0]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):    400.000    400.000           launch edge time
    Info (332115):    400.000      0.000  R        clock network delay
    Info (332115):    300.000   -100.000  F  iExt  KEY[0]
    Info (332115):    300.864      0.864 FF  CELL  KEY[0]|combout
    Info (332115):    306.521      5.657 FF    IC  datamem|key_reg[0]~2|datad
    Info (332115):    306.698      0.177 FR  CELL  datamem|key_reg[0]~2|combout
    Info (332115):    306.698      0.000 RR    IC  datamem|key_reg[0]|datain
    Info (332115):    306.794      0.096 RR  CELL  DataMemory:datamem|key_reg[0]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):    500.000    500.000           latch edge time
    Info (332115):    500.103      0.103  R        clock network delay
    Info (332115):    500.141      0.038     uTsu  DataMemory:datamem|key_reg[0]
    Info (332115): 
    Info (332115): Data Arrival Time  :   306.794
    Info (332115): Data Required Time :   500.141
    Info (332115): Slack              :   193.347 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 195.514
    Info (332115): -to_clock [get_clocks {Clock10}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 195.514 
    Info (332115): ===================================================================
    Info (332115): From Node    : SevenSeg:hex2|dOut[6]~6_OTERM27
    Info (332115): To Node      : HEX2[6]
    Info (332115): Launch Clock : PLL_inst|altpll_component|pll|clk[0]
    Info (332115): Latch Clock  : Clock10
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.081      0.081  R        clock network delay
    Info (332115):      0.358      0.277     uTco  SevenSeg:hex2|dOut[6]~6_OTERM27
    Info (332115):      0.358      0.000 RR  CELL  hex2|dOut[6]~6_NEW_REG26|regout
    Info (332115):      1.646      1.288 RR    IC  HEX2[6]|datain
    Info (332115):      4.486      2.840 RF  CELL  HEX2[6]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):    100.000    100.000           latch edge time
    Info (332115):    100.000      0.000  R        clock network delay
    Info (332115):    200.000    100.000  F  oExt  HEX2[6]
    Info (332115): 
    Info (332115): Data Arrival Time  :     4.486
    Info (332115): Data Required Time :   200.000
    Info (332115): Slack              :   195.514 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.641
    Info (332115): -to_clock [get_clocks {PLL_inst|altpll_component|pll|clk[0]}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.641 
    Info (332115): ===================================================================
    Info (332115): From Node    : Register:pc|dataOut[2]
    Info (332115): To Node      : Controller:controller|pcNext[2]
    Info (332115): Launch Clock : PLL_inst|altpll_component|pll|clk[0]
    Info (332115): Latch Clock  : PLL_inst|altpll_component|pll|clk[0]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.108      0.108  R        clock network delay
    Info (332115):      0.385      0.277     uTco  Register:pc|dataOut[2]
    Info (332115):      0.385      0.000 FF  CELL  pc|dataOut[2]|regout
    Info (332115):      0.762      0.377 FF    IC  controller|pcNext[2]~0|datad
    Info (332115):      0.939      0.177 FR  CELL  controller|pcNext[2]~0|combout
    Info (332115):      0.939      0.000 RR    IC  controller|pcNext[2]|datain
    Info (332115):      1.035      0.096 RR  CELL  Controller:controller|pcNext[2]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      0.108      0.108  R        clock network delay
    Info (332115):      0.394      0.286      uTh  Controller:controller|pcNext[2]
    Info (332115): 
    Info (332115): Data Arrival Time  :     1.035
    Info (332115): Data Required Time :     0.394
    Info (332115): Slack              :     0.641 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 3.196
    Info (332115): -to_clock [get_clocks {Clock10}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 3.196 
    Info (332115): ===================================================================
    Info (332115): From Node    : DataMemory:datamem|ledr[9]
    Info (332115): To Node      : LEDR[9]
    Info (332115): Launch Clock : PLL_inst|altpll_component|pll|clk[0]
    Info (332115): Latch Clock  : Clock10
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):     -0.073     -0.073  R        clock network delay
    Info (332115):      0.098      0.171     uTco  DataMemory:datamem|ledr[9]
    Info (332115):      3.196      3.098 RR  CELL  LEDR[9]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      0.000      0.000  R        clock network delay
    Info (332115):      0.000      0.000  R  oExt  LEDR[9]
    Info (332115): 
    Info (332115): Data Arrival Time  :     3.196
    Info (332115): Data Required Time :     0.000
    Info (332115): Slack              :     3.196 
    Info (332115): ===================================================================
    Info (332115): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 50.000
    Info (332113): Targets: [get_clocks {Clock10}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 50.000 
    Info (332113): ===================================================================
    Info (332113): Node             : CLOCK_50|combout
    Info (332113): Clock            : Clock10
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           CLOCK_50
    Info (332113):      1.026      1.026 RR  CELL  CLOCK_50|combout
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     50.000     50.000           launch edge time
    Info (332113):     50.000      0.000           source latency
    Info (332113):     50.000      0.000           CLOCK_50
    Info (332113):     51.026      1.026 FF  CELL  CLOCK_50|combout
    Info (332113): 
    Info (332113): Required Width   :     0.000
    Info (332113): Actual Width     :    50.000
    Info (332113): Slack            :    50.000
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 247.436
    Info (332113): Targets: [get_clocks {PLL_inst|altpll_component|pll|clk[0]}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 247.436 
    Info (332113): ===================================================================
    Info (332113): Node             : DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): Clock            : PLL_inst|altpll_component|pll|clk[0] (INVERTED)
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):    250.000    250.000           launch edge time
    Info (332113):    250.000      0.000           source latency
    Info (332113):    250.000      0.000           CLOCK_50
    Info (332113):    251.026      1.026 RR  CELL  CLOCK_50|combout
    Info (332113):    253.518      2.492 RR    IC  PLL_inst|altpll_component|pll|inclk[0]
    Info (332113):    247.581     -5.937 RR  CELL  PLL_inst|altpll_component|pll|clk[0]
    Info (332113):    248.510      0.929 FF    IC  PLL_inst|altpll_component|_clk0~clkctrl|inclk[0]
    Info (332113):    248.510      0.000 FF  CELL  PLL_inst|altpll_component|_clk0~clkctrl|outclk
    Info (332113):    249.441      0.931 FF    IC  datamem|data_rtl_0|auto_generated|ram_block1a0|clk0
    Info (332113):    250.188      0.747 FR  CELL  DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):    500.000    500.000           launch edge time
    Info (332113):    500.000      0.000           source latency
    Info (332113):    500.000      0.000           CLOCK_50
    Info (332113):    501.026      1.026 RR  CELL  CLOCK_50|combout
    Info (332113):    503.518      2.492 RR    IC  PLL_inst|altpll_component|pll|inclk[0]
    Info (332113):    497.581     -5.937 RR  CELL  PLL_inst|altpll_component|pll|clk[0]
    Info (332113):    498.510      0.929 RR    IC  PLL_inst|altpll_component|_clk0~clkctrl|inclk[0]
    Info (332113):    498.510      0.000 RR  CELL  PLL_inst|altpll_component|_clk0~clkctrl|outclk
    Info (332113):    499.441      0.931 RR    IC  datamem|data_rtl_0|auto_generated|ram_block1a0|clk0
    Info (332113):    500.188      0.747 RF  CELL  DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): 
    Info (332113): Required Width   :     2.564
    Info (332113): Actual Width     :   250.000
    Info (332113): Slack            :   247.436
    Info (332113): ===================================================================
    Info (332113): 
Info: Analyzing Fast Model
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Clock: PLL_inst|altpll_component|pll|clk[0] with master clock period: 100.000 found on PLL node: PLL_inst|altpll_component|pll|clk[0] does not match the master clock period requirement: 20.000
Info (332146): Worst-case setup slack is 196.126
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   196.126         0.000 PLL_inst|altpll_component|pll|clk[0] 
    Info (332119):   198.193         0.000 Clock10 
Info (332146): Worst-case hold slack is 0.270
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.270         0.000 PLL_inst|altpll_component|pll|clk[0] 
    Info (332119):     1.226         0.000 Clock10 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 50.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    50.000         0.000 Clock10 
    Info (332119):   247.873         0.000 PLL_inst|altpll_component|pll|clk[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 196.126
    Info (332115): -to_clock [get_clocks {PLL_inst|altpll_component|pll|clk[0]}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 196.126 
    Info (332115): ===================================================================
    Info (332115): From Node    : KEY[3]
    Info (332115): To Node      : DataMemory:datamem|key_reg[3]
    Info (332115): Launch Clock : Clock10
    Info (332115): Latch Clock  : PLL_inst|altpll_component|pll|clk[0]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):    400.000    400.000           launch edge time
    Info (332115):    400.000      0.000  R        clock network delay
    Info (332115):    300.000   -100.000  F  iExt  KEY[3]
    Info (332115):    300.474      0.474 FF  CELL  KEY[3]|combout
    Info (332115):    303.519      3.045 FF    IC  datamem|key_reg[3]~5|datad
    Info (332115):    303.598      0.079 FR  CELL  datamem|key_reg[3]~5|combout
    Info (332115):    303.598      0.000 RR    IC  datamem|key_reg[3]|datain
    Info (332115):    303.640      0.042 RR  CELL  DataMemory:datamem|key_reg[3]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):    500.000    500.000           latch edge time
    Info (332115):    499.734     -0.266  R        clock network delay
    Info (332115):    499.766      0.032     uTsu  DataMemory:datamem|key_reg[3]
    Info (332115): 
    Info (332115): Data Arrival Time  :   303.640
    Info (332115): Data Required Time :   499.766
    Info (332115): Slack              :   196.126 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 198.193
    Info (332115): -to_clock [get_clocks {Clock10}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 198.193 
    Info (332115): ===================================================================
    Info (332115): From Node    : SevenSeg:hex2|dOut[6]~6_OTERM27
    Info (332115): To Node      : HEX2[6]
    Info (332115): Launch Clock : PLL_inst|altpll_component|pll|clk[0]
    Info (332115): Latch Clock  : Clock10
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):     -0.286     -0.286  R        clock network delay
    Info (332115):     -0.145      0.141     uTco  SevenSeg:hex2|dOut[6]~6_OTERM27
    Info (332115):     -0.145      0.000 RR  CELL  hex2|dOut[6]~6_NEW_REG26|regout
    Info (332115):      0.399      0.544 RR    IC  HEX2[6]|datain
    Info (332115):      1.807      1.408 RF  CELL  HEX2[6]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):    100.000    100.000           latch edge time
    Info (332115):    100.000      0.000  R        clock network delay
    Info (332115):    200.000    100.000  F  oExt  HEX2[6]
    Info (332115): 
    Info (332115): Data Arrival Time  :     1.807
    Info (332115): Data Required Time :   200.000
    Info (332115): Slack              :   198.193 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.270
    Info (332115): -to_clock [get_clocks {PLL_inst|altpll_component|pll|clk[0]}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.270 
    Info (332115): ===================================================================
    Info (332115): From Node    : Register:pc|dataOut[2]
    Info (332115): To Node      : Controller:controller|pcNext[2]
    Info (332115): Launch Clock : PLL_inst|altpll_component|pll|clk[0]
    Info (332115): Latch Clock  : PLL_inst|altpll_component|pll|clk[0]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):     -0.260     -0.260  R        clock network delay
    Info (332115):     -0.119      0.141     uTco  Register:pc|dataOut[2]
    Info (332115):     -0.119      0.000 FF  CELL  pc|dataOut[2]|regout
    Info (332115):      0.041      0.160 FF    IC  controller|pcNext[2]~0|datad
    Info (332115):      0.120      0.079 FR  CELL  controller|pcNext[2]~0|combout
    Info (332115):      0.120      0.000 RR    IC  controller|pcNext[2]|datain
    Info (332115):      0.162      0.042 RR  CELL  Controller:controller|pcNext[2]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):     -0.260     -0.260  R        clock network delay
    Info (332115):     -0.108      0.152      uTh  Controller:controller|pcNext[2]
    Info (332115): 
    Info (332115): Data Arrival Time  :     0.162
    Info (332115): Data Required Time :    -0.108
    Info (332115): Slack              :     0.270 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 1.226
    Info (332115): -to_clock [get_clocks {Clock10}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 1.226 
    Info (332115): ===================================================================
    Info (332115): From Node    : DataMemory:datamem|ledr[9]
    Info (332115): To Node      : LEDR[9]
    Info (332115): Launch Clock : PLL_inst|altpll_component|pll|clk[0]
    Info (332115): Latch Clock  : Clock10
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):     -0.405     -0.405  R        clock network delay
    Info (332115):     -0.306      0.099     uTco  DataMemory:datamem|ledr[9]
    Info (332115):      1.226      1.532 RR  CELL  LEDR[9]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      0.000      0.000  R        clock network delay
    Info (332115):      0.000      0.000  R  oExt  LEDR[9]
    Info (332115): 
    Info (332115): Data Arrival Time  :     1.226
    Info (332115): Data Required Time :     0.000
    Info (332115): Slack              :     1.226 
    Info (332115): ===================================================================
    Info (332115): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 50.000
    Info (332113): Targets: [get_clocks {Clock10}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 50.000 
    Info (332113): ===================================================================
    Info (332113): Node             : CLOCK_50|combout
    Info (332113): Clock            : Clock10
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           CLOCK_50
    Info (332113):      0.571      0.571 RR  CELL  CLOCK_50|combout
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     50.000     50.000           launch edge time
    Info (332113):     50.000      0.000           source latency
    Info (332113):     50.000      0.000           CLOCK_50
    Info (332113):     50.571      0.571 FF  CELL  CLOCK_50|combout
    Info (332113): 
    Info (332113): Required Width   :     0.000
    Info (332113): Actual Width     :    50.000
    Info (332113): Slack            :    50.000
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 247.873
    Info (332113): Targets: [get_clocks {PLL_inst|altpll_component|pll|clk[0]}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 247.873 
    Info (332113): ===================================================================
    Info (332113): Node             : DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): Clock            : PLL_inst|altpll_component|pll|clk[0] (INVERTED)
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):    250.000    250.000           launch edge time
    Info (332113):    250.000      0.000           source latency
    Info (332113):    250.000      0.000           CLOCK_50
    Info (332113):    250.571      0.571 RR  CELL  CLOCK_50|combout
    Info (332113):    252.241      1.670 RR    IC  PLL_inst|altpll_component|pll|inclk[0]
    Info (332113):    248.056     -4.185 RR  CELL  PLL_inst|altpll_component|pll|clk[0]
    Info (332113):    248.698      0.642 FF    IC  PLL_inst|altpll_component|_clk0~clkctrl|inclk[0]
    Info (332113):    248.698      0.000 FF  CELL  PLL_inst|altpll_component|_clk0~clkctrl|outclk
    Info (332113):    249.380      0.682 FF    IC  datamem|data_rtl_0|auto_generated|ram_block1a0|clk0
    Info (332113):    249.807      0.427 FR  CELL  DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):    500.000    500.000           launch edge time
    Info (332113):    500.000      0.000           source latency
    Info (332113):    500.000      0.000           CLOCK_50
    Info (332113):    500.571      0.571 RR  CELL  CLOCK_50|combout
    Info (332113):    502.241      1.670 RR    IC  PLL_inst|altpll_component|pll|inclk[0]
    Info (332113):    498.056     -4.185 RR  CELL  PLL_inst|altpll_component|pll|clk[0]
    Info (332113):    498.698      0.642 RR    IC  PLL_inst|altpll_component|_clk0~clkctrl|inclk[0]
    Info (332113):    498.698      0.000 RR  CELL  PLL_inst|altpll_component|_clk0~clkctrl|outclk
    Info (332113):    499.380      0.682 RR    IC  datamem|data_rtl_0|auto_generated|ram_block1a0|clk0
    Info (332113):    499.807      0.427 RF  CELL  DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_5b61:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): 
    Info (332113): Required Width   :     2.127
    Info (332113): Actual Width     :   250.000
    Info (332113): Slack            :   247.873
    Info (332113): ===================================================================
    Info (332113): 
Info (332101): Design is fully constrained for setup requirements
Info (332101): Design is fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 448 megabytes
    Info: Processing ended: Sun Oct 25 13:02:30 2015
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


