<stg><name>v4l2_detect_cvt</name>


<trans_list>

<trans id="150" from="1" to="4">
<condition id="-1">
<or_exp><and_exp><literal name="vsync_read" val="!4"/>
<literal name="vsync_read" val="!5"/>
<literal name="vsync_read" val="!6"/>
<literal name="vsync_read" val="!7"/>
</and_exp><and_exp><literal name="tmp_9" val="1"/>
</and_exp><and_exp><literal name="or_ln77" val="1"/>
</and_exp><and_exp><literal name="and_ln61" val="0"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="153" from="1" to="2">
<condition id="-1">
<or_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="vsync_read" val="7"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="154" from="1" to="3">
<condition id="-1">
<or_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="vsync_read" val="6"/>
</and_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="vsync_read" val="5"/>
</and_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="vsync_read" val="4"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="156" from="2" to="4">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="157" from="3" to="4">
<condition id="-1">
<or_exp><and_exp><literal name="vsync_read" val="6"/>
</and_exp><and_exp><literal name="vsync_read" val="5"/>
</and_exp><and_exp><literal name="vsync_read" val="4"/>
</and_exp></or_exp>
</condition>
</trans>
</trans_list>



<state_list>

<state id="1" st_id="1">

<operation id="5" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="24" bw="0" op_0_bw="0" op_1_bw="32">
<![CDATA[
:0  call void (...)* @_ssdm_op_SpecBitsMap(i32 %frame_height), !map !140

]]></Node>
<StgValue><ssdm name="specbitsmap_ln0"/></StgValue>
</operation>

<operation id="6" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="25" bw="0" op_0_bw="0" op_1_bw="32">
<![CDATA[
:1  call void (...)* @_ssdm_op_SpecBitsMap(i32 %hfreq), !map !146

]]></Node>
<StgValue><ssdm name="specbitsmap_ln0"/></StgValue>
</operation>

<operation id="7" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="26" bw="0" op_0_bw="0" op_1_bw="32">
<![CDATA[
:2  call void (...)* @_ssdm_op_SpecBitsMap(i32 %vsync), !map !150

]]></Node>
<StgValue><ssdm name="specbitsmap_ln0"/></StgValue>
</operation>

<operation id="8" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="27" bw="0" op_0_bw="0" op_1_bw="32">
<![CDATA[
:3  call void (...)* @_ssdm_op_SpecBitsMap(i32 %active_width), !map !154

]]></Node>
<StgValue><ssdm name="specbitsmap_ln0"/></StgValue>
</operation>

<operation id="9" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="28" bw="0" op_0_bw="0" op_1_bw="32">
<![CDATA[
:4  call void (...)* @_ssdm_op_SpecBitsMap(i32 %polarities), !map !158

]]></Node>
<StgValue><ssdm name="specbitsmap_ln0"/></StgValue>
</operation>

<operation id="10" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="29" bw="0" op_0_bw="0" op_1_bw="32">
<![CDATA[
:5  call void (...)* @_ssdm_op_SpecBitsMap(i32 %interlaced), !map !162

]]></Node>
<StgValue><ssdm name="specbitsmap_ln0"/></StgValue>
</operation>

<operation id="11" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="30" bw="0" op_0_bw="0" op_1_bw="32">
<![CDATA[
:6  call void (...)* @_ssdm_op_SpecBitsMap(i32* %fmt_bt_width), !map !166

]]></Node>
<StgValue><ssdm name="specbitsmap_ln0"/></StgValue>
</operation>

<operation id="12" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="31" bw="0" op_0_bw="0" op_1_bw="32">
<![CDATA[
:7  call void (...)* @_ssdm_op_SpecBitsMap(i32* %fmt_bt_height), !map !170

]]></Node>
<StgValue><ssdm name="specbitsmap_ln0"/></StgValue>
</operation>

<operation id="13" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="32" bw="0" op_0_bw="0" op_1_bw="32">
<![CDATA[
:8  call void (...)* @_ssdm_op_SpecBitsMap(i32* %fmt_bt_hfrontporch), !map !174

]]></Node>
<StgValue><ssdm name="specbitsmap_ln0"/></StgValue>
</operation>

<operation id="14" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="33" bw="0" op_0_bw="0" op_1_bw="32">
<![CDATA[
:9  call void (...)* @_ssdm_op_SpecBitsMap(i32* %fmt_bt_vfrontporch), !map !178

]]></Node>
<StgValue><ssdm name="specbitsmap_ln0"/></StgValue>
</operation>

<operation id="15" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="34" bw="0" op_0_bw="0" op_1_bw="32">
<![CDATA[
:10  call void (...)* @_ssdm_op_SpecBitsMap(i32* %fmt_bt_hsync), !map !182

]]></Node>
<StgValue><ssdm name="specbitsmap_ln0"/></StgValue>
</operation>

<operation id="16" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="35" bw="0" op_0_bw="0" op_1_bw="32">
<![CDATA[
:11  call void (...)* @_ssdm_op_SpecBitsMap(i32* %fmt_bt_vsync), !map !186

]]></Node>
<StgValue><ssdm name="specbitsmap_ln0"/></StgValue>
</operation>

<operation id="17" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="36" bw="0" op_0_bw="0" op_1_bw="32">
<![CDATA[
:12  call void (...)* @_ssdm_op_SpecBitsMap(i32* %fmt_bt_hbackporch), !map !190

]]></Node>
<StgValue><ssdm name="specbitsmap_ln0"/></StgValue>
</operation>

<operation id="18" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="37" bw="0" op_0_bw="0" op_1_bw="32">
<![CDATA[
:13  call void (...)* @_ssdm_op_SpecBitsMap(i32* %fmt_bt_vbackporch), !map !194

]]></Node>
<StgValue><ssdm name="specbitsmap_ln0"/></StgValue>
</operation>

<operation id="19" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="38" bw="0" op_0_bw="0" op_1_bw="32">
<![CDATA[
:14  call void (...)* @_ssdm_op_SpecBitsMap(i32* %fmt_bt_il_vbackporch), !map !198

]]></Node>
<StgValue><ssdm name="specbitsmap_ln0"/></StgValue>
</operation>

<operation id="20" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="39" bw="0" op_0_bw="0" op_1_bw="32">
<![CDATA[
:15  call void (...)* @_ssdm_op_SpecBitsMap(i32* %fmt_bt_il_vfrontporch), !map !202

]]></Node>
<StgValue><ssdm name="specbitsmap_ln0"/></StgValue>
</operation>

<operation id="21" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="40" bw="0" op_0_bw="0" op_1_bw="32">
<![CDATA[
:16  call void (...)* @_ssdm_op_SpecBitsMap(i32* %fmt_bt_il_vsync), !map !206

]]></Node>
<StgValue><ssdm name="specbitsmap_ln0"/></StgValue>
</operation>

<operation id="22" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="41" bw="0" op_0_bw="0" op_1_bw="32">
<![CDATA[
:17  call void (...)* @_ssdm_op_SpecBitsMap(i32* %fmt_bt_pixelclock), !map !210

]]></Node>
<StgValue><ssdm name="specbitsmap_ln0"/></StgValue>
</operation>

<operation id="23" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="42" bw="0" op_0_bw="0" op_1_bw="32">
<![CDATA[
:18  call void (...)* @_ssdm_op_SpecBitsMap(i32* %fmt_bt_flags), !map !214

]]></Node>
<StgValue><ssdm name="specbitsmap_ln0"/></StgValue>
</operation>

<operation id="24" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="43" bw="0" op_0_bw="0" op_1_bw="32">
<![CDATA[
:19  call void (...)* @_ssdm_op_SpecBitsMap(i32* %fmt_bt_standards), !map !218

]]></Node>
<StgValue><ssdm name="specbitsmap_ln0"/></StgValue>
</operation>

<operation id="25" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="44" bw="0" op_0_bw="0" op_1_bw="32">
<![CDATA[
:20  call void (...)* @_ssdm_op_SpecBitsMap(i32* %fmt_bt_interlaced), !map !222

]]></Node>
<StgValue><ssdm name="specbitsmap_ln0"/></StgValue>
</operation>

<operation id="26" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="45" bw="0" op_0_bw="0" op_1_bw="32">
<![CDATA[
:21  call void (...)* @_ssdm_op_SpecBitsMap(i32* %fmt_bt_polarities), !map !226

]]></Node>
<StgValue><ssdm name="specbitsmap_ln0"/></StgValue>
</operation>

<operation id="27" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="46" bw="0" op_0_bw="0" op_1_bw="32">
<![CDATA[
:22  call void (...)* @_ssdm_op_SpecBitsMap(i32* %fmt_type), !map !230

]]></Node>
<StgValue><ssdm name="specbitsmap_ln0"/></StgValue>
</operation>

<operation id="28" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="47" bw="0" op_0_bw="0" op_1_bw="32">
<![CDATA[
:23  call void (...)* @_ssdm_op_SpecBitsMap(i32 0) nounwind, !map !234

]]></Node>
<StgValue><ssdm name="specbitsmap_ln0"/></StgValue>
</operation>

<operation id="29" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="48" bw="0" op_0_bw="0" op_1_bw="0">
<![CDATA[
:24  call void (...)* @_ssdm_op_SpecTopModule([16 x i8]* @v4l2_detect_cvt_str) nounwind

]]></Node>
<StgValue><ssdm name="spectopmodule_ln0"/></StgValue>
</operation>

<operation id="30" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="49" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
:25  %interlaced_read = call i32 @_ssdm_op_Read.ap_auto.i32(i32 %interlaced)

]]></Node>
<StgValue><ssdm name="interlaced_read"/></StgValue>
</operation>

<operation id="31" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="50" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
:26  %polarities_read = call i32 @_ssdm_op_Read.ap_auto.i32(i32 %polarities)

]]></Node>
<StgValue><ssdm name="polarities_read"/></StgValue>
</operation>

<operation id="32" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="51" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
:27  %active_width_read = call i32 @_ssdm_op_Read.ap_auto.i32(i32 %active_width)

]]></Node>
<StgValue><ssdm name="active_width_read"/></StgValue>
</operation>

<operation id="33" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="52" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
:28  %vsync_read = call i32 @_ssdm_op_Read.ap_auto.i32(i32 %vsync)

]]></Node>
<StgValue><ssdm name="vsync_read"/></StgValue>
</operation>

<operation id="34" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="53" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
:29  %hfreq_read = call i32 @_ssdm_op_Read.ap_auto.i32(i32 %hfreq)

]]></Node>
<StgValue><ssdm name="hfreq_read"/></StgValue>
</operation>

<operation id="35" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="54" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
:30  %frame_height_read = call i32 @_ssdm_op_Read.ap_auto.i32(i32 %frame_height)

]]></Node>
<StgValue><ssdm name="frame_height_read"/></StgValue>
</operation>

<operation id="36" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="55" bw="30" op_0_bw="30" op_1_bw="32" op_2_bw="32" op_3_bw="32">
<![CDATA[
:31  %tmp = call i30 @_ssdm_op_PartSelect.i30.i32.i32.i32(i32 %vsync_read, i32 2, i32 31)

]]></Node>
<StgValue><ssdm name="tmp"/></StgValue>
</operation>

<operation id="37" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="56" bw="1" op_0_bw="30" op_1_bw="30">
<![CDATA[
:32  %icmp_ln58 = icmp ne i30 %tmp, 0

]]></Node>
<StgValue><ssdm name="icmp_ln58"/></StgValue>
</operation>

<operation id="38" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="57" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:33  %icmp_ln58_1 = icmp ult i32 %vsync_read, 9

]]></Node>
<StgValue><ssdm name="icmp_ln58_1"/></StgValue>
</operation>

<operation id="39" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="58" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:34  %icmp_ln61 = icmp eq i32 %polarities_read, 0

]]></Node>
<StgValue><ssdm name="icmp_ln61"/></StgValue>
</operation>

<operation id="40" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="59" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:35  %and_ln61_1 = and i1 %icmp_ln58, %icmp_ln61

]]></Node>
<StgValue><ssdm name="and_ln61_1"/></StgValue>
</operation>

<operation id="41" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="60" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:36  %and_ln61 = and i1 %and_ln61_1, %icmp_ln58_1

]]></Node>
<StgValue><ssdm name="and_ln61"/></StgValue>
</operation>

<operation id="42" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="61" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:37  br i1 %and_ln61, label %._crit_edge27, label %._crit_edge

]]></Node>
<StgValue><ssdm name="br_ln58"/></StgValue>
</operation>

<operation id="43" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln61" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="63" bw="29" op_0_bw="29" op_1_bw="32" op_2_bw="32" op_3_bw="32">
<![CDATA[
._crit_edge27:0  %tmp_3 = call i29 @_ssdm_op_PartSelect.i29.i32.i32.i32(i32 %vsync_read, i32 3, i32 31)

]]></Node>
<StgValue><ssdm name="tmp_3"/></StgValue>
</operation>

<operation id="44" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln61" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="64" bw="1" op_0_bw="29" op_1_bw="29">
<![CDATA[
._crit_edge27:1  %icmp_ln74 = icmp ne i29 %tmp_3, 0

]]></Node>
<StgValue><ssdm name="icmp_ln74"/></StgValue>
</operation>

<operation id="45" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln61" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="65" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
._crit_edge27:2  %icmp_ln77 = icmp eq i32 %hfreq_read, 0

]]></Node>
<StgValue><ssdm name="icmp_ln77"/></StgValue>
</operation>

<operation id="46" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln61" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="66" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
._crit_edge27:3  %or_ln77 = or i1 %icmp_ln74, %icmp_ln77

]]></Node>
<StgValue><ssdm name="or_ln77"/></StgValue>
</operation>

<operation id="47" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln61" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="67" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
._crit_edge27:4  br i1 %or_ln77, label %._crit_edge, label %_ifconv

]]></Node>
<StgValue><ssdm name="br_ln74"/></StgValue>
</operation>

<operation id="48" st_id="1" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="69" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv:0  %v_bp = sub i32 1, %vsync_read

]]></Node>
<StgValue><ssdm name="v_bp"/></StgValue>
</operation>

<operation id="49" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="70" bw="1" op_0_bw="32">
<![CDATA[
_ifconv:1  %trunc_ln99 = trunc i32 %v_bp to i1

]]></Node>
<StgValue><ssdm name="trunc_ln99"/></StgValue>
</operation>

<operation id="50" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="71" bw="1" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv:2  %tmp_6 = call i1 @_ssdm_op_BitSelect.i1.i32.i32(i32 %v_bp, i32 3)

]]></Node>
<StgValue><ssdm name="tmp_6"/></StgValue>
</operation>

<operation id="51" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="72" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ifconv:3  %xor_ln101 = xor i1 %tmp_6, true

]]></Node>
<StgValue><ssdm name="xor_ln101"/></StgValue>
</operation>

<operation id="52" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="73" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ifconv:4  %and_ln101 = and i1 %trunc_ln99, %xor_ln101

]]></Node>
<StgValue><ssdm name="and_ln101"/></StgValue>
</operation>

<operation id="53" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="74" bw="32" op_0_bw="1">
<![CDATA[
_ifconv:5  %zext_ln101 = zext i1 %and_ln101 to i32

]]></Node>
<StgValue><ssdm name="zext_ln101"/></StgValue>
</operation>

<operation id="54" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="75" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv:6  %icmp_ln105 = icmp eq i32 %interlaced_read, 0

]]></Node>
<StgValue><ssdm name="icmp_ln105"/></StgValue>
</operation>

<operation id="55" st_id="1" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="76" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv:7  %add_ln108 = add i32 1, %frame_height_read

]]></Node>
<StgValue><ssdm name="add_ln108"/></StgValue>
</operation>

<operation id="56" st_id="1" stage="1" lat="1">
<core>TAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="77" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv:8  %sub_ln108 = sub i32 %add_ln108, %vsync_read

]]></Node>
<StgValue><ssdm name="sub_ln108"/></StgValue>
</operation>

<operation id="57" st_id="1" stage="1" lat="1">
<core>TAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="78" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv:9  %sub_ln108_1 = sub i32 %sub_ln108, %zext_ln101

]]></Node>
<StgValue><ssdm name="sub_ln108_1"/></StgValue>
</operation>

<operation id="58" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="79" bw="3" op_0_bw="32">
<![CDATA[
_ifconv:10  %trunc_ln106 = trunc i32 %vsync_read to i3

]]></Node>
<StgValue><ssdm name="trunc_ln106"/></StgValue>
</operation>

<operation id="59" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="80" bw="4" op_0_bw="4" op_1_bw="3" op_2_bw="1">
<![CDATA[
_ifconv:11  %shl_ln = call i4 @_ssdm_op_BitConcatenate.i4.i3.i1(i3 %trunc_ln106, i1 false)

]]></Node>
<StgValue><ssdm name="shl_ln"/></StgValue>
</operation>

<operation id="60" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="81" bw="32" op_0_bw="4">
<![CDATA[
_ifconv:12  %zext_ln106 = zext i4 %shl_ln to i32

]]></Node>
<StgValue><ssdm name="zext_ln106"/></StgValue>
</operation>

<operation id="61" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="82" bw="2" op_0_bw="2" op_1_bw="1" op_2_bw="1">
<![CDATA[
_ifconv:13  %shl_ln106_1 = call i2 @_ssdm_op_BitConcatenate.i2.i1.i1(i1 %and_ln101, i1 false)

]]></Node>
<StgValue><ssdm name="shl_ln106_1"/></StgValue>
</operation>

<operation id="62" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="83" bw="32" op_0_bw="2">
<![CDATA[
_ifconv:14  %zext_ln106_1 = zext i2 %shl_ln106_1 to i32

]]></Node>
<StgValue><ssdm name="zext_ln106_1"/></StgValue>
</operation>

<operation id="63" st_id="1" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="84" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv:15  %sub_ln106 = sub i32 %frame_height_read, %zext_ln106

]]></Node>
<StgValue><ssdm name="sub_ln106"/></StgValue>
</operation>

<operation id="64" st_id="1" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="85" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv:16  %sub_ln106_1 = sub i32 %sub_ln106, %zext_ln106_1

]]></Node>
<StgValue><ssdm name="sub_ln106_1"/></StgValue>
</operation>

<operation id="65" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="86" bw="31" op_0_bw="31" op_1_bw="32" op_2_bw="32" op_3_bw="32">
<![CDATA[
_ifconv:17  %tmp_1 = call i31 @_ssdm_op_PartSelect.i31.i32.i32.i32(i32 %sub_ln108_1, i32 1, i32 31)

]]></Node>
<StgValue><ssdm name="tmp_1"/></StgValue>
</operation>

<operation id="66" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="87" bw="31" op_0_bw="31" op_1_bw="32" op_2_bw="32" op_3_bw="32">
<![CDATA[
_ifconv:18  %tmp_2 = call i31 @_ssdm_op_PartSelect.i31.i32.i32.i32(i32 %sub_ln106_1, i32 1, i32 31)

]]></Node>
<StgValue><ssdm name="tmp_2"/></StgValue>
</operation>

<operation id="67" st_id="1" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="88" bw="31" op_0_bw="1" op_1_bw="31" op_2_bw="31">
<![CDATA[
_ifconv:19  %select_ln105 = select i1 %icmp_ln105, i31 %tmp_1, i31 %tmp_2

]]></Node>
<StgValue><ssdm name="select_ln105"/></StgValue>
</operation>

<operation id="68" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="89" bw="32" op_0_bw="32" op_1_bw="31" op_2_bw="1">
<![CDATA[
_ifconv:20  %image_height = call i32 @_ssdm_op_BitConcatenate.i32.i31.i1(i31 %select_ln105, i1 false)

]]></Node>
<StgValue><ssdm name="image_height"/></StgValue>
</operation>

<operation id="69" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="90" bw="1" op_0_bw="1" op_1_bw="31" op_2_bw="32">
<![CDATA[
_ifconv:21  %tmp_9 = call i1 @_ssdm_op_BitSelect.i1.i31.i32(i31 %select_ln105, i32 30)

]]></Node>
<StgValue><ssdm name="tmp_9"/></StgValue>
</operation>

<operation id="70" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="91" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
_ifconv:22  br i1 %tmp_9, label %._crit_edge, label %1

]]></Node>
<StgValue><ssdm name="br_ln110"/></StgValue>
</operation>

<operation id="71" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
<literal name="tmp_9" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="93" bw="0" op_0_bw="32" op_1_bw="0" op_2_bw="32" op_3_bw="0" op_4_bw="32" op_5_bw="0" op_6_bw="32" op_7_bw="0" op_8_bw="32" op_9_bw="0" op_10_bw="32" op_11_bw="0">
<![CDATA[
:0  switch i32 %vsync_read, label %._crit_edge [
    i32 4, label %2
    i32 5, label %3
    i32 6, label %4
    i32 7, label %5
    i32 8, label %._crit_edge34
  ]

]]></Node>
<StgValue><ssdm name="switch_ln114"/></StgValue>
</operation>
</state>

<state id="2" st_id="2">

<operation id="72" st_id="2" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="95" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:0  %empty = icmp eq i32 %image_height, 1024

]]></Node>
<StgValue><ssdm name="empty"/></StgValue>
</operation>

<operation id="73" st_id="2" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="96" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:1  %empty_6 = icmp eq i32 %image_height, 768

]]></Node>
<StgValue><ssdm name="empty_6"/></StgValue>
</operation>

<operation id="74" st_id="2" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="97" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:2  %empty_7 = or i1 %empty_6, %empty

]]></Node>
<StgValue><ssdm name="empty_7"/></StgValue>
</operation>

<operation id="75" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="98" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:3  br i1 %empty_7, label %._crit_edge34, label %._crit_edge

]]></Node>
<StgValue><ssdm name="br_ln106"/></StgValue>
</operation>
</state>

<state id="3" st_id="3">

<operation id="76" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="vsync_read" val="6"/>
</and_exp></or_exp>
</condition>

<Node id="100" bw="27" op_0_bw="31">
<![CDATA[
:0  %trunc_ln122 = trunc i31 %select_ln105 to i27

]]></Node>
<StgValue><ssdm name="trunc_ln122"/></StgValue>
</operation>

<operation id="77" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="vsync_read" val="6"/>
</and_exp></or_exp>
</condition>

<Node id="101" bw="32" op_0_bw="32" op_1_bw="27" op_2_bw="5">
<![CDATA[
:1  %shl_ln3 = call i32 @_ssdm_op_BitConcatenate.i32.i27.i5(i27 %trunc_ln122, i5 0)

]]></Node>
<StgValue><ssdm name="shl_ln3"/></StgValue>
</operation>

<operation id="78" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="vsync_read" val="6"/>
</and_exp></or_exp>
</condition>

<Node id="102" bw="65" op_0_bw="32">
<![CDATA[
:2  %sext_ln122 = sext i32 %shl_ln3 to i65

]]></Node>
<StgValue><ssdm name="sext_ln122"/></StgValue>
</operation>

<operation id="79" st_id="3" stage="1" lat="1">
<core>Mul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="vsync_read" val="6"/>
</and_exp></or_exp>
</condition>

<Node id="103" bw="65" op_0_bw="65" op_1_bw="65">
<![CDATA[
:3  %mul_ln122 = mul i65 %sext_ln122, 6871947674

]]></Node>
<StgValue><ssdm name="mul_ln122"/></StgValue>
</operation>

<operation id="80" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="vsync_read" val="6"/>
</and_exp></or_exp>
</condition>

<Node id="105" bw="1" op_0_bw="1" op_1_bw="31" op_2_bw="32">
<![CDATA[
:5  %tmp_19 = call i1 @_ssdm_op_BitSelect.i1.i31.i32(i31 %select_ln105, i32 26)

]]></Node>
<StgValue><ssdm name="tmp_19"/></StgValue>
</operation>

<operation id="81" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="vsync_read" val="6"/>
</and_exp></or_exp>
</condition>

<Node id="108" bw="29" op_0_bw="29" op_1_bw="65" op_2_bw="32" op_3_bw="32">
<![CDATA[
:8  %tmp_21 = call i29 @_ssdm_op_PartSelect.i29.i65.i32.i32(i65 %mul_ln122, i32 36, i32 64)

]]></Node>
<StgValue><ssdm name="tmp_21"/></StgValue>
</operation>

<operation id="82" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="vsync_read" val="5"/>
</and_exp></or_exp>
</condition>

<Node id="115" bw="27" op_0_bw="31">
<![CDATA[
:0  %trunc_ln119 = trunc i31 %select_ln105 to i27

]]></Node>
<StgValue><ssdm name="trunc_ln119"/></StgValue>
</operation>

<operation id="83" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="vsync_read" val="5"/>
</and_exp></or_exp>
</condition>

<Node id="116" bw="32" op_0_bw="32" op_1_bw="27" op_2_bw="5">
<![CDATA[
:1  %shl_ln2 = call i32 @_ssdm_op_BitConcatenate.i32.i27.i5(i27 %trunc_ln119, i5 0)

]]></Node>
<StgValue><ssdm name="shl_ln2"/></StgValue>
</operation>

<operation id="84" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="vsync_read" val="5"/>
</and_exp></or_exp>
</condition>

<Node id="117" bw="65" op_0_bw="32">
<![CDATA[
:2  %sext_ln119 = sext i32 %shl_ln2 to i65

]]></Node>
<StgValue><ssdm name="sext_ln119"/></StgValue>
</operation>

<operation id="85" st_id="3" stage="1" lat="1">
<core>Mul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="vsync_read" val="5"/>
</and_exp></or_exp>
</condition>

<Node id="118" bw="65" op_0_bw="65" op_1_bw="65">
<![CDATA[
:3  %mul_ln119 = mul i65 %sext_ln119, 7635497416

]]></Node>
<StgValue><ssdm name="mul_ln119"/></StgValue>
</operation>

<operation id="86" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="vsync_read" val="5"/>
</and_exp></or_exp>
</condition>

<Node id="120" bw="1" op_0_bw="1" op_1_bw="31" op_2_bw="32">
<![CDATA[
:5  %tmp_16 = call i1 @_ssdm_op_BitSelect.i1.i31.i32(i31 %select_ln105, i32 26)

]]></Node>
<StgValue><ssdm name="tmp_16"/></StgValue>
</operation>

<operation id="87" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="vsync_read" val="5"/>
</and_exp></or_exp>
</condition>

<Node id="123" bw="29" op_0_bw="29" op_1_bw="65" op_2_bw="32" op_3_bw="32">
<![CDATA[
:8  %tmp_18 = call i29 @_ssdm_op_PartSelect.i29.i65.i32.i32(i65 %mul_ln119, i32 36, i32 64)

]]></Node>
<StgValue><ssdm name="tmp_18"/></StgValue>
</operation>

<operation id="88" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="vsync_read" val="4"/>
</and_exp></or_exp>
</condition>

<Node id="130" bw="29" op_0_bw="31">
<![CDATA[
:0  %trunc_ln116 = trunc i31 %select_ln105 to i29

]]></Node>
<StgValue><ssdm name="trunc_ln116"/></StgValue>
</operation>

<operation id="89" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="vsync_read" val="4"/>
</and_exp></or_exp>
</condition>

<Node id="131" bw="32" op_0_bw="32" op_1_bw="29" op_2_bw="3">
<![CDATA[
:1  %shl_ln1 = call i32 @_ssdm_op_BitConcatenate.i32.i29.i3(i29 %trunc_ln116, i3 0)

]]></Node>
<StgValue><ssdm name="shl_ln1"/></StgValue>
</operation>

<operation id="90" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="vsync_read" val="4"/>
</and_exp></or_exp>
</condition>

<Node id="132" bw="65" op_0_bw="32">
<![CDATA[
:2  %sext_ln116 = sext i32 %shl_ln1 to i65

]]></Node>
<StgValue><ssdm name="sext_ln116"/></StgValue>
</operation>

<operation id="91" st_id="3" stage="1" lat="1">
<core>Mul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="vsync_read" val="4"/>
</and_exp></or_exp>
</condition>

<Node id="133" bw="65" op_0_bw="65" op_1_bw="65">
<![CDATA[
:3  %mul_ln116 = mul i65 %sext_ln116, 5726623062

]]></Node>
<StgValue><ssdm name="mul_ln116"/></StgValue>
</operation>

<operation id="92" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="vsync_read" val="4"/>
</and_exp></or_exp>
</condition>

<Node id="135" bw="1" op_0_bw="1" op_1_bw="31" op_2_bw="32">
<![CDATA[
:5  %tmp_13 = call i1 @_ssdm_op_BitSelect.i1.i31.i32(i31 %select_ln105, i32 28)

]]></Node>
<StgValue><ssdm name="tmp_13"/></StgValue>
</operation>

<operation id="93" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="vsync_read" val="4"/>
</and_exp></or_exp>
</condition>

<Node id="138" bw="31" op_0_bw="31" op_1_bw="65" op_2_bw="32" op_3_bw="32">
<![CDATA[
:8  %tmp_15 = call i31 @_ssdm_op_PartSelect.i31.i65.i32.i32(i65 %mul_ln116, i32 34, i32 64)

]]></Node>
<StgValue><ssdm name="tmp_15"/></StgValue>
</operation>
</state>

<state id="4" st_id="4">

<operation id="94" st_id="4" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="vsync_read" val="6"/>
<literal name="tmp_19" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="104" bw="65" op_0_bw="65" op_1_bw="65">
<![CDATA[
:4  %sub_ln122 = sub i65 0, %mul_ln122

]]></Node>
<StgValue><ssdm name="sub_ln122"/></StgValue>
</operation>

<operation id="95" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="vsync_read" val="6"/>
<literal name="tmp_19" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="106" bw="29" op_0_bw="29" op_1_bw="65" op_2_bw="32" op_3_bw="32">
<![CDATA[
:6  %tmp_20 = call i29 @_ssdm_op_PartSelect.i29.i65.i32.i32(i65 %sub_ln122, i32 36, i32 64)

]]></Node>
<StgValue><ssdm name="tmp_20"/></StgValue>
</operation>

<operation id="96" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="vsync_read" val="6"/>
<literal name="tmp_19" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="107" bw="32" op_0_bw="29">
<![CDATA[
:7  %sext_ln122_1 = sext i29 %tmp_20 to i32

]]></Node>
<StgValue><ssdm name="sext_ln122_1"/></StgValue>
</operation>

<operation id="97" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="vsync_read" val="6"/>
</and_exp></or_exp>
</condition>

<Node id="109" bw="32" op_0_bw="29">
<![CDATA[
:9  %sext_ln122_2 = sext i29 %tmp_21 to i32

]]></Node>
<StgValue><ssdm name="sext_ln122_2"/></StgValue>
</operation>

<operation id="98" st_id="4" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="vsync_read" val="6"/>
<literal name="tmp_19" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="110" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
:10  %select_ln122 = select i1 %tmp_19, i32 %sext_ln122_1, i32 %sext_ln122_2

]]></Node>
<StgValue><ssdm name="select_ln122"/></StgValue>
</operation>

<operation id="99" st_id="4" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="vsync_read" val="6"/>
<literal name="tmp_19" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="111" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
:11  %sub_ln122_1 = sub i32 0, %select_ln122

]]></Node>
<StgValue><ssdm name="sub_ln122_1"/></StgValue>
</operation>

<operation id="100" st_id="4" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="vsync_read" val="6"/>
</and_exp></or_exp>
</condition>

<Node id="112" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
:12  %image_width_3 = select i1 %tmp_19, i32 %sub_ln122_1, i32 %sext_ln122_2

]]></Node>
<StgValue><ssdm name="image_width_3"/></StgValue>
</operation>

<operation id="101" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="vsync_read" val="6"/>
</and_exp></or_exp>
</condition>

<Node id="113" bw="0" op_0_bw="0">
<![CDATA[
:13  br label %._crit_edge34

]]></Node>
<StgValue><ssdm name="br_ln123"/></StgValue>
</operation>

<operation id="102" st_id="4" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="vsync_read" val="5"/>
<literal name="tmp_16" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="119" bw="65" op_0_bw="65" op_1_bw="65">
<![CDATA[
:4  %sub_ln119 = sub i65 0, %mul_ln119

]]></Node>
<StgValue><ssdm name="sub_ln119"/></StgValue>
</operation>

<operation id="103" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="vsync_read" val="5"/>
<literal name="tmp_16" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="121" bw="29" op_0_bw="29" op_1_bw="65" op_2_bw="32" op_3_bw="32">
<![CDATA[
:6  %tmp_17 = call i29 @_ssdm_op_PartSelect.i29.i65.i32.i32(i65 %sub_ln119, i32 36, i32 64)

]]></Node>
<StgValue><ssdm name="tmp_17"/></StgValue>
</operation>

<operation id="104" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="vsync_read" val="5"/>
<literal name="tmp_16" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="122" bw="32" op_0_bw="29">
<![CDATA[
:7  %sext_ln119_1 = sext i29 %tmp_17 to i32

]]></Node>
<StgValue><ssdm name="sext_ln119_1"/></StgValue>
</operation>

<operation id="105" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="vsync_read" val="5"/>
</and_exp></or_exp>
</condition>

<Node id="124" bw="32" op_0_bw="29">
<![CDATA[
:9  %sext_ln119_2 = sext i29 %tmp_18 to i32

]]></Node>
<StgValue><ssdm name="sext_ln119_2"/></StgValue>
</operation>

<operation id="106" st_id="4" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="vsync_read" val="5"/>
<literal name="tmp_16" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="125" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
:10  %select_ln119 = select i1 %tmp_16, i32 %sext_ln119_1, i32 %sext_ln119_2

]]></Node>
<StgValue><ssdm name="select_ln119"/></StgValue>
</operation>

<operation id="107" st_id="4" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="vsync_read" val="5"/>
<literal name="tmp_16" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="126" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
:11  %sub_ln119_1 = sub i32 0, %select_ln119

]]></Node>
<StgValue><ssdm name="sub_ln119_1"/></StgValue>
</operation>

<operation id="108" st_id="4" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="vsync_read" val="5"/>
</and_exp></or_exp>
</condition>

<Node id="127" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
:12  %image_width_2 = select i1 %tmp_16, i32 %sub_ln119_1, i32 %sext_ln119_2

]]></Node>
<StgValue><ssdm name="image_width_2"/></StgValue>
</operation>

<operation id="109" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="vsync_read" val="5"/>
</and_exp></or_exp>
</condition>

<Node id="128" bw="0" op_0_bw="0">
<![CDATA[
:13  br label %._crit_edge34

]]></Node>
<StgValue><ssdm name="br_ln120"/></StgValue>
</operation>

<operation id="110" st_id="4" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="vsync_read" val="4"/>
<literal name="tmp_13" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="134" bw="65" op_0_bw="65" op_1_bw="65">
<![CDATA[
:4  %sub_ln116 = sub i65 0, %mul_ln116

]]></Node>
<StgValue><ssdm name="sub_ln116"/></StgValue>
</operation>

<operation id="111" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="vsync_read" val="4"/>
<literal name="tmp_13" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="136" bw="31" op_0_bw="31" op_1_bw="65" op_2_bw="32" op_3_bw="32">
<![CDATA[
:6  %tmp_14 = call i31 @_ssdm_op_PartSelect.i31.i65.i32.i32(i65 %sub_ln116, i32 34, i32 64)

]]></Node>
<StgValue><ssdm name="tmp_14"/></StgValue>
</operation>

<operation id="112" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="vsync_read" val="4"/>
<literal name="tmp_13" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="137" bw="32" op_0_bw="31">
<![CDATA[
:7  %sext_ln116_1 = sext i31 %tmp_14 to i32

]]></Node>
<StgValue><ssdm name="sext_ln116_1"/></StgValue>
</operation>

<operation id="113" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="vsync_read" val="4"/>
</and_exp></or_exp>
</condition>

<Node id="139" bw="32" op_0_bw="31">
<![CDATA[
:9  %sext_ln116_2 = sext i31 %tmp_15 to i32

]]></Node>
<StgValue><ssdm name="sext_ln116_2"/></StgValue>
</operation>

<operation id="114" st_id="4" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="vsync_read" val="4"/>
<literal name="tmp_13" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="140" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
:10  %select_ln116 = select i1 %tmp_13, i32 %sext_ln116_1, i32 %sext_ln116_2

]]></Node>
<StgValue><ssdm name="select_ln116"/></StgValue>
</operation>

<operation id="115" st_id="4" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="vsync_read" val="4"/>
<literal name="tmp_13" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="141" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
:11  %sub_ln116_1 = sub i32 0, %select_ln116

]]></Node>
<StgValue><ssdm name="sub_ln116_1"/></StgValue>
</operation>

<operation id="116" st_id="4" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="vsync_read" val="4"/>
</and_exp></or_exp>
</condition>

<Node id="142" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
:12  %image_width = select i1 %tmp_13, i32 %sub_ln116_1, i32 %sext_ln116_2

]]></Node>
<StgValue><ssdm name="image_width"/></StgValue>
</operation>

<operation id="117" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="vsync_read" val="4"/>
</and_exp></or_exp>
</condition>

<Node id="143" bw="0" op_0_bw="0">
<![CDATA[
:13  br label %._crit_edge34

]]></Node>
<StgValue><ssdm name="br_ln117"/></StgValue>
</operation>

<operation id="118" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="vsync_read" val="8"/>
</and_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="vsync_read" val="7"/>
<literal name="empty_7" val="1"/>
</and_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="vsync_read" val="6"/>
</and_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="vsync_read" val="5"/>
</and_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="vsync_read" val="4"/>
</and_exp></or_exp>
</condition>

<Node id="145" bw="32" op_0_bw="32" op_1_bw="0" op_2_bw="32" op_3_bw="0" op_4_bw="32" op_5_bw="0" op_6_bw="32" op_7_bw="0" op_8_bw="32" op_9_bw="0">
<![CDATA[
._crit_edge34:0  %image_width_1 = phi i32 [ %image_width_3, %4 ], [ %image_width_2, %3 ], [ %image_width, %2 ], [ %active_width_read, %1 ], [ 1280, %5 ]

]]></Node>
<StgValue><ssdm name="image_width_1"/></StgValue>
</operation>

<operation id="119" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="vsync_read" val="8"/>
</and_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="vsync_read" val="7"/>
<literal name="empty_7" val="1"/>
</and_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="vsync_read" val="6"/>
</and_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="vsync_read" val="5"/>
</and_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="vsync_read" val="4"/>
</and_exp></or_exp>
</condition>

<Node id="146" bw="29" op_0_bw="29" op_1_bw="32" op_2_bw="32" op_3_bw="32">
<![CDATA[
._crit_edge34:1  %tmp_s = call i29 @_ssdm_op_PartSelect.i29.i32.i32.i32(i32 %image_width_1, i32 3, i32 31)

]]></Node>
<StgValue><ssdm name="tmp_s"/></StgValue>
</operation>

<operation id="120" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="vsync_read" val="8"/>
</and_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="vsync_read" val="7"/>
<literal name="empty_7" val="1"/>
</and_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="vsync_read" val="6"/>
</and_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="vsync_read" val="5"/>
</and_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="vsync_read" val="4"/>
</and_exp></or_exp>
</condition>

<Node id="147" bw="32" op_0_bw="32" op_1_bw="29" op_2_bw="3">
<![CDATA[
._crit_edge34:2  %image_width_5 = call i32 @_ssdm_op_BitConcatenate.i32.i29.i3(i29 %tmp_s, i3 0)

]]></Node>
<StgValue><ssdm name="image_width_5"/></StgValue>
</operation>

<operation id="121" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="vsync_read" val="8"/>
</and_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="vsync_read" val="7"/>
<literal name="empty_7" val="1"/>
</and_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="vsync_read" val="6"/>
</and_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="vsync_read" val="5"/>
</and_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="vsync_read" val="4"/>
</and_exp></or_exp>
</condition>

<Node id="148" bw="0" op_0_bw="0" op_1_bw="32" op_2_bw="32">
<![CDATA[
._crit_edge34:3  call void @_ssdm_op_Write.ap_auto.i32P(i32* %fmt_type, i32 0)

]]></Node>
<StgValue><ssdm name="write_ln182"/></StgValue>
</operation>

<operation id="122" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="vsync_read" val="8"/>
</and_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="vsync_read" val="7"/>
<literal name="empty_7" val="1"/>
</and_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="vsync_read" val="6"/>
</and_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="vsync_read" val="5"/>
</and_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="vsync_read" val="4"/>
</and_exp></or_exp>
</condition>

<Node id="149" bw="0" op_0_bw="0" op_1_bw="32" op_2_bw="32">
<![CDATA[
._crit_edge34:4  call void @_ssdm_op_Write.ap_auto.i32P(i32* %fmt_bt_polarities, i32 0)

]]></Node>
<StgValue><ssdm name="write_ln183"/></StgValue>
</operation>

<operation id="123" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="vsync_read" val="8"/>
</and_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="vsync_read" val="7"/>
<literal name="empty_7" val="1"/>
</and_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="vsync_read" val="6"/>
</and_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="vsync_read" val="5"/>
</and_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="vsync_read" val="4"/>
</and_exp></or_exp>
</condition>

<Node id="150" bw="0" op_0_bw="0" op_1_bw="32" op_2_bw="32">
<![CDATA[
._crit_edge34:5  call void @_ssdm_op_Write.ap_auto.i32P(i32* %fmt_bt_width, i32 %image_width_5)

]]></Node>
<StgValue><ssdm name="write_ln184"/></StgValue>
</operation>

<operation id="124" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="vsync_read" val="8"/>
</and_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="vsync_read" val="7"/>
<literal name="empty_7" val="1"/>
</and_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="vsync_read" val="6"/>
</and_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="vsync_read" val="5"/>
</and_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="vsync_read" val="4"/>
</and_exp></or_exp>
</condition>

<Node id="151" bw="0" op_0_bw="0" op_1_bw="32" op_2_bw="32">
<![CDATA[
._crit_edge34:6  call void @_ssdm_op_Write.ap_auto.i32P(i32* %fmt_bt_height, i32 %image_height)

]]></Node>
<StgValue><ssdm name="write_ln185"/></StgValue>
</operation>

<operation id="125" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="vsync_read" val="8"/>
</and_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="vsync_read" val="7"/>
<literal name="empty_7" val="1"/>
</and_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="vsync_read" val="6"/>
</and_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="vsync_read" val="5"/>
</and_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="vsync_read" val="4"/>
</and_exp></or_exp>
</condition>

<Node id="152" bw="0" op_0_bw="0" op_1_bw="32" op_2_bw="32">
<![CDATA[
._crit_edge34:7  call void @_ssdm_op_Write.ap_auto.i32P(i32* %fmt_bt_hfrontporch, i32 0)

]]></Node>
<StgValue><ssdm name="write_ln186"/></StgValue>
</operation>

<operation id="126" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="vsync_read" val="8"/>
</and_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="vsync_read" val="7"/>
<literal name="empty_7" val="1"/>
</and_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="vsync_read" val="6"/>
</and_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="vsync_read" val="5"/>
</and_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="vsync_read" val="4"/>
</and_exp></or_exp>
</condition>

<Node id="153" bw="0" op_0_bw="0" op_1_bw="32" op_2_bw="32">
<![CDATA[
._crit_edge34:8  call void @_ssdm_op_Write.ap_auto.i32P(i32* %fmt_bt_vfrontporch, i32 0)

]]></Node>
<StgValue><ssdm name="write_ln187"/></StgValue>
</operation>

<operation id="127" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="vsync_read" val="8"/>
</and_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="vsync_read" val="7"/>
<literal name="empty_7" val="1"/>
</and_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="vsync_read" val="6"/>
</and_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="vsync_read" val="5"/>
</and_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="vsync_read" val="4"/>
</and_exp></or_exp>
</condition>

<Node id="154" bw="0" op_0_bw="0" op_1_bw="32" op_2_bw="32">
<![CDATA[
._crit_edge34:9  call void @_ssdm_op_Write.ap_auto.i32P(i32* %fmt_bt_hsync, i32 0)

]]></Node>
<StgValue><ssdm name="write_ln188"/></StgValue>
</operation>

<operation id="128" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="vsync_read" val="8"/>
</and_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="vsync_read" val="7"/>
<literal name="empty_7" val="1"/>
</and_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="vsync_read" val="6"/>
</and_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="vsync_read" val="5"/>
</and_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="vsync_read" val="4"/>
</and_exp></or_exp>
</condition>

<Node id="155" bw="0" op_0_bw="0" op_1_bw="32" op_2_bw="32">
<![CDATA[
._crit_edge34:10  call void @_ssdm_op_Write.ap_auto.i32P(i32* %fmt_bt_vsync, i32 %vsync_read)

]]></Node>
<StgValue><ssdm name="write_ln189"/></StgValue>
</operation>

<operation id="129" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="vsync_read" val="8"/>
</and_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="vsync_read" val="7"/>
<literal name="empty_7" val="1"/>
</and_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="vsync_read" val="6"/>
</and_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="vsync_read" val="5"/>
</and_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="vsync_read" val="4"/>
</and_exp></or_exp>
</condition>

<Node id="156" bw="0" op_0_bw="0" op_1_bw="32" op_2_bw="32">
<![CDATA[
._crit_edge34:11  call void @_ssdm_op_Write.ap_auto.i32P(i32* %fmt_bt_hbackporch, i32 0)

]]></Node>
<StgValue><ssdm name="write_ln190"/></StgValue>
</operation>

<operation id="130" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="vsync_read" val="8"/>
</and_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="vsync_read" val="7"/>
<literal name="empty_7" val="1"/>
</and_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="vsync_read" val="6"/>
</and_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="vsync_read" val="5"/>
</and_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="vsync_read" val="4"/>
</and_exp></or_exp>
</condition>

<Node id="157" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
._crit_edge34:12  br i1 %icmp_ln105, label %6, label %7

]]></Node>
<StgValue><ssdm name="br_ln192"/></StgValue>
</operation>

<operation id="131" st_id="4" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="vsync_read" val="8"/>
<literal name="icmp_ln105" val="0"/>
</and_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="vsync_read" val="7"/>
<literal name="empty_7" val="1"/>
<literal name="icmp_ln105" val="0"/>
</and_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="vsync_read" val="6"/>
<literal name="icmp_ln105" val="0"/>
</and_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="vsync_read" val="5"/>
<literal name="icmp_ln105" val="0"/>
</and_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="vsync_read" val="4"/>
<literal name="icmp_ln105" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="159" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
:0  %sub_ln196 = sub i32 %sub_ln106, %image_height

]]></Node>
<StgValue><ssdm name="sub_ln196"/></StgValue>
</operation>

<operation id="132" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="vsync_read" val="8"/>
<literal name="icmp_ln105" val="0"/>
</and_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="vsync_read" val="7"/>
<literal name="empty_7" val="1"/>
<literal name="icmp_ln105" val="0"/>
</and_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="vsync_read" val="6"/>
<literal name="icmp_ln105" val="0"/>
</and_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="vsync_read" val="5"/>
<literal name="icmp_ln105" val="0"/>
</and_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="vsync_read" val="4"/>
<literal name="icmp_ln105" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="160" bw="31" op_0_bw="31" op_1_bw="32" op_2_bw="32" op_3_bw="32">
<![CDATA[
:1  %lshr_ln = call i31 @_ssdm_op_PartSelect.i31.i32.i32.i32(i32 %sub_ln196, i32 1, i32 31)

]]></Node>
<StgValue><ssdm name="lshr_ln"/></StgValue>
</operation>

<operation id="133" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="vsync_read" val="8"/>
<literal name="icmp_ln105" val="0"/>
</and_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="vsync_read" val="7"/>
<literal name="empty_7" val="1"/>
<literal name="icmp_ln105" val="0"/>
</and_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="vsync_read" val="6"/>
<literal name="icmp_ln105" val="0"/>
</and_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="vsync_read" val="5"/>
<literal name="icmp_ln105" val="0"/>
</and_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="vsync_read" val="4"/>
<literal name="icmp_ln105" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="161" bw="32" op_0_bw="31">
<![CDATA[
:2  %zext_ln196 = zext i31 %lshr_ln to i32

]]></Node>
<StgValue><ssdm name="zext_ln196"/></StgValue>
</operation>

<operation id="134" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="vsync_read" val="8"/>
<literal name="icmp_ln105" val="0"/>
</and_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="vsync_read" val="7"/>
<literal name="empty_7" val="1"/>
<literal name="icmp_ln105" val="0"/>
</and_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="vsync_read" val="6"/>
<literal name="icmp_ln105" val="0"/>
</and_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="vsync_read" val="5"/>
<literal name="icmp_ln105" val="0"/>
</and_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="vsync_read" val="4"/>
<literal name="icmp_ln105" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="162" bw="0" op_0_bw="0" op_1_bw="32" op_2_bw="32">
<![CDATA[
:3  call void @_ssdm_op_Write.ap_auto.i32P(i32* %fmt_bt_vbackporch, i32 %zext_ln196)

]]></Node>
<StgValue><ssdm name="write_ln196"/></StgValue>
</operation>

<operation id="135" st_id="4" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="vsync_read" val="8"/>
<literal name="icmp_ln105" val="0"/>
</and_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="vsync_read" val="7"/>
<literal name="empty_7" val="1"/>
<literal name="icmp_ln105" val="0"/>
</and_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="vsync_read" val="6"/>
<literal name="icmp_ln105" val="0"/>
</and_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="vsync_read" val="5"/>
<literal name="icmp_ln105" val="0"/>
</and_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="vsync_read" val="4"/>
<literal name="icmp_ln105" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="163" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
:4  %sub_ln198 = sub i32 %sub_ln196, %zext_ln196

]]></Node>
<StgValue><ssdm name="sub_ln198"/></StgValue>
</operation>

<operation id="136" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="vsync_read" val="8"/>
<literal name="icmp_ln105" val="0"/>
</and_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="vsync_read" val="7"/>
<literal name="empty_7" val="1"/>
<literal name="icmp_ln105" val="0"/>
</and_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="vsync_read" val="6"/>
<literal name="icmp_ln105" val="0"/>
</and_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="vsync_read" val="5"/>
<literal name="icmp_ln105" val="0"/>
</and_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="vsync_read" val="4"/>
<literal name="icmp_ln105" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="164" bw="0" op_0_bw="0" op_1_bw="32" op_2_bw="32">
<![CDATA[
:5  call void @_ssdm_op_Write.ap_auto.i32P(i32* %fmt_bt_il_vbackporch, i32 %sub_ln198)

]]></Node>
<StgValue><ssdm name="write_ln198"/></StgValue>
</operation>

<operation id="137" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="vsync_read" val="8"/>
<literal name="icmp_ln105" val="0"/>
</and_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="vsync_read" val="7"/>
<literal name="empty_7" val="1"/>
<literal name="icmp_ln105" val="0"/>
</and_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="vsync_read" val="6"/>
<literal name="icmp_ln105" val="0"/>
</and_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="vsync_read" val="5"/>
<literal name="icmp_ln105" val="0"/>
</and_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="vsync_read" val="4"/>
<literal name="icmp_ln105" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="165" bw="0" op_0_bw="0" op_1_bw="32" op_2_bw="32">
<![CDATA[
:6  call void @_ssdm_op_Write.ap_auto.i32P(i32* %fmt_bt_il_vfrontporch, i32 0)

]]></Node>
<StgValue><ssdm name="write_ln200"/></StgValue>
</operation>

<operation id="138" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="vsync_read" val="8"/>
<literal name="icmp_ln105" val="0"/>
</and_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="vsync_read" val="7"/>
<literal name="empty_7" val="1"/>
<literal name="icmp_ln105" val="0"/>
</and_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="vsync_read" val="6"/>
<literal name="icmp_ln105" val="0"/>
</and_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="vsync_read" val="5"/>
<literal name="icmp_ln105" val="0"/>
</and_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="vsync_read" val="4"/>
<literal name="icmp_ln105" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="166" bw="0" op_0_bw="0" op_1_bw="32" op_2_bw="32">
<![CDATA[
:7  call void @_ssdm_op_Write.ap_auto.i32P(i32* %fmt_bt_il_vsync, i32 %vsync_read)

]]></Node>
<StgValue><ssdm name="write_ln201"/></StgValue>
</operation>

<operation id="139" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="vsync_read" val="8"/>
<literal name="icmp_ln105" val="0"/>
</and_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="vsync_read" val="7"/>
<literal name="empty_7" val="1"/>
<literal name="icmp_ln105" val="0"/>
</and_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="vsync_read" val="6"/>
<literal name="icmp_ln105" val="0"/>
</and_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="vsync_read" val="5"/>
<literal name="icmp_ln105" val="0"/>
</and_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="vsync_read" val="4"/>
<literal name="icmp_ln105" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="167" bw="0" op_0_bw="0">
<![CDATA[
:8  br label %._crit_edge36

]]></Node>
<StgValue><ssdm name="br_ln0"/></StgValue>
</operation>

<operation id="140" st_id="4" stage="1" lat="1">
<core>TAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="vsync_read" val="8"/>
<literal name="icmp_ln105" val="1"/>
</and_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="vsync_read" val="7"/>
<literal name="empty_7" val="1"/>
<literal name="icmp_ln105" val="1"/>
</and_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="vsync_read" val="6"/>
<literal name="icmp_ln105" val="1"/>
</and_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="vsync_read" val="5"/>
<literal name="icmp_ln105" val="1"/>
</and_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="vsync_read" val="4"/>
<literal name="icmp_ln105" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="169" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
:0  %sub_ln193 = sub i32 %frame_height_read, %vsync_read

]]></Node>
<StgValue><ssdm name="sub_ln193"/></StgValue>
</operation>

<operation id="141" st_id="4" stage="1" lat="1">
<core>TAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="vsync_read" val="8"/>
<literal name="icmp_ln105" val="1"/>
</and_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="vsync_read" val="7"/>
<literal name="empty_7" val="1"/>
<literal name="icmp_ln105" val="1"/>
</and_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="vsync_read" val="6"/>
<literal name="icmp_ln105" val="1"/>
</and_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="vsync_read" val="5"/>
<literal name="icmp_ln105" val="1"/>
</and_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="vsync_read" val="4"/>
<literal name="icmp_ln105" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="170" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
:1  %sub_ln193_1 = sub i32 %sub_ln193, %image_height

]]></Node>
<StgValue><ssdm name="sub_ln193_1"/></StgValue>
</operation>

<operation id="142" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="vsync_read" val="8"/>
<literal name="icmp_ln105" val="1"/>
</and_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="vsync_read" val="7"/>
<literal name="empty_7" val="1"/>
<literal name="icmp_ln105" val="1"/>
</and_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="vsync_read" val="6"/>
<literal name="icmp_ln105" val="1"/>
</and_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="vsync_read" val="5"/>
<literal name="icmp_ln105" val="1"/>
</and_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="vsync_read" val="4"/>
<literal name="icmp_ln105" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="171" bw="0" op_0_bw="0" op_1_bw="32" op_2_bw="32">
<![CDATA[
:2  call void @_ssdm_op_Write.ap_auto.i32P(i32* %fmt_bt_vbackporch, i32 %sub_ln193_1)

]]></Node>
<StgValue><ssdm name="write_ln193"/></StgValue>
</operation>

<operation id="143" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="vsync_read" val="8"/>
<literal name="icmp_ln105" val="1"/>
</and_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="vsync_read" val="7"/>
<literal name="empty_7" val="1"/>
<literal name="icmp_ln105" val="1"/>
</and_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="vsync_read" val="6"/>
<literal name="icmp_ln105" val="1"/>
</and_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="vsync_read" val="5"/>
<literal name="icmp_ln105" val="1"/>
</and_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="vsync_read" val="4"/>
<literal name="icmp_ln105" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="172" bw="0" op_0_bw="0">
<![CDATA[
:3  br label %._crit_edge36

]]></Node>
<StgValue><ssdm name="br_ln195"/></StgValue>
</operation>

<operation id="144" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="vsync_read" val="8"/>
</and_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="vsync_read" val="7"/>
<literal name="empty_7" val="1"/>
</and_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="vsync_read" val="6"/>
</and_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="vsync_read" val="5"/>
</and_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="vsync_read" val="4"/>
</and_exp></or_exp>
</condition>

<Node id="174" bw="0" op_0_bw="0" op_1_bw="32" op_2_bw="32">
<![CDATA[
._crit_edge36:0  call void @_ssdm_op_Write.ap_auto.i32P(i32* %fmt_bt_interlaced, i32 0)

]]></Node>
<StgValue><ssdm name="write_ln194"/></StgValue>
</operation>

<operation id="145" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="vsync_read" val="8"/>
</and_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="vsync_read" val="7"/>
<literal name="empty_7" val="1"/>
</and_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="vsync_read" val="6"/>
</and_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="vsync_read" val="5"/>
</and_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="vsync_read" val="4"/>
</and_exp></or_exp>
</condition>

<Node id="175" bw="0" op_0_bw="0" op_1_bw="32" op_2_bw="32">
<![CDATA[
._crit_edge36:1  call void @_ssdm_op_Write.ap_auto.i32P(i32* %fmt_bt_standards, i32 0)

]]></Node>
<StgValue><ssdm name="write_ln207"/></StgValue>
</operation>

<operation id="146" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="vsync_read" val="8"/>
</and_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="vsync_read" val="7"/>
<literal name="empty_7" val="1"/>
</and_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="vsync_read" val="6"/>
</and_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="vsync_read" val="5"/>
</and_exp><and_exp><literal name="and_ln61" val="1"/>
<literal name="or_ln77" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="vsync_read" val="4"/>
</and_exp></or_exp>
</condition>

<Node id="176" bw="0" op_0_bw="0">
<![CDATA[
._crit_edge36:2  br label %._crit_edge

]]></Node>
<StgValue><ssdm name="br_ln212"/></StgValue>
</operation>

<operation id="147" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="178" bw="1" op_0_bw="1" op_1_bw="0" op_2_bw="1" op_3_bw="0" op_4_bw="1" op_5_bw="0" op_6_bw="1" op_7_bw="0" op_8_bw="1" op_9_bw="0" op_10_bw="1" op_11_bw="0">
<![CDATA[
._crit_edge:0  %p_0 = phi i1 [ true, %._crit_edge36 ], [ false, %0 ], [ false, %._crit_edge27 ], [ false, %_ifconv ], [ false, %1 ], [ false, %5 ]

]]></Node>
<StgValue><ssdm name="p_0"/></StgValue>
</operation>

<operation id="148" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="179" bw="32" op_0_bw="1">
<![CDATA[
._crit_edge:1  %zext_ln213 = zext i1 %p_0 to i32

]]></Node>
<StgValue><ssdm name="zext_ln213"/></StgValue>
</operation>

<operation id="149" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="180" bw="0" op_0_bw="32">
<![CDATA[
._crit_edge:2  ret i32 %zext_ln213

]]></Node>
<StgValue><ssdm name="ret_ln213"/></StgValue>
</operation>
</state>
</state_list>


<ports>
</ports>


<dataflows>
</dataflows>


</stg>
