circuit add_ : @[add.v:1.1-25.10]
  module add_ : @[add.v:1.1-25.10]
    output hi_ : UInt<8> @[add.v:9.23-9.25]
    output h_ : UInt<8> @[add.v:8.23-8.24]
    output g_ : UInt<8> @[add.v:7.23-7.24]
    output f_ : UInt<8> @[add.v:6.23-6.24]
    output ei_ : UInt<8> @[add.v:5.16-5.18]
    output e_ : UInt<8> @[add.v:4.16-4.17]
    output d_ : UInt<8> @[add.v:3.16-3.17]
    output c_ : UInt<8> @[add.v:2.16-2.17]
    input b_ : UInt<8> @[add.v:1.39-1.40]
    input a_ : UInt<8> @[add.v:1.24-1.25]

    node _13 = a_ @[add.v:1.1-25.10]
    node as_ = bits(_13, 7, 0) @[add.v:17.21-17.23 add.v:17.21-17.23]
    node _14 = b_ @[add.v:1.1-25.10]
    node bs_ = bits(_14, 7, 0) @[add.v:18.21-18.23 add.v:18.21-18.23]
    node _add_add_v_22_7_ = bits(asUInt(add(asSInt(as_), asSInt(bs_))), 7, 0) @[add.v:22 add.v:22]
    node _add_add_v_22_7_Y_ = bits(_add_add_v_22_7_, 7, 0) @[add.v:22 add.v:22]
    node _sub_add_v_22_8_ = bits(asUInt(sub(asSInt(_add_add_v_22_7_Y_), asSInt(as_))), 7, 0) @[add.v:22 add.v:22]
    node _sub_add_v_22_8_Y_ = bits(_sub_add_v_22_8_, 7, 0) @[add.v:22 add.v:22]
    node _sub_add_v_21_6_ = bits(asUInt(sub(asSInt(as_), asSInt(bs_))), 7, 0) @[add.v:21 add.v:21]
    node _sub_add_v_21_6_Y_ = bits(_sub_add_v_21_6_, 7, 0) @[add.v:21 add.v:21]
    node _add_add_v_20_5_ = bits(asUInt(add(asSInt(as_), asSInt(bs_))), 7, 0) @[add.v:20 add.v:20]
    node _add_add_v_20_5_Y_ = bits(_add_add_v_20_5_, 7, 0) @[add.v:20 add.v:20]
    node _add_add_v_14_3_ = bits(add(a_, asUInt(b_)), 7, 0) @[add.v:14 add.v:14]
    node _add_add_v_14_3_Y_ = bits(_add_add_v_14_3_, 7, 0) @[add.v:14 add.v:14]
    node _sub_add_v_14_4_ = bits(asUInt(sub(_add_add_v_14_3_Y_, asUInt(a_))), 7, 0) @[add.v:14 add.v:14]
    node _sub_add_v_14_4_Y_ = bits(_sub_add_v_14_4_, 7, 0) @[add.v:14 add.v:14]
    node _sub_add_v_13_2_ = bits(asUInt(sub(a_, asUInt(b_))), 7, 0) @[add.v:13 add.v:13]
    node _sub_add_v_13_2_Y_ = bits(_sub_add_v_13_2_, 7, 0) @[add.v:13 add.v:13]
    node _add_add_v_12_1_ = bits(add(a_, asUInt(b_)), 7, 0) @[add.v:12 add.v:12]
    node _add_add_v_12_1_Y_ = bits(_add_add_v_12_1_, 7, 0) @[add.v:12 add.v:12]
    node _10 = _add_add_v_12_1_Y_ @[add.v:1.1-25.10]
    node _11 = _sub_add_v_13_2_Y_ @[add.v:1.1-25.10]
    node _12 = _sub_add_v_14_4_Y_ @[add.v:1.1-25.10]
    node _15 = _add_add_v_20_5_Y_ @[add.v:1.1-25.10]
    node _16 = _sub_add_v_21_6_Y_ @[add.v:1.1-25.10]
    node _17 = _sub_add_v_22_8_Y_ @[add.v:1.1-25.10]
    hi_ is invalid
    h_ <= bits(_17, 7, 0) @[add.v:8.23-8.24]
    g_ <= bits(_16, 7, 0) @[add.v:7.23-7.24]
    f_ <= bits(_15, 7, 0) @[add.v:6.23-6.24]
    ei_ is invalid
    e_ <= bits(_12, 7, 0) @[add.v:4.16-4.17]
    d_ <= bits(_11, 7, 0) @[add.v:3.16-3.17]
    c_ <= bits(_10, 7, 0) @[add.v:2.16-2.17]