新穎影像偵測器架構之研究(I) 
“Research on New Imager Structure (I)” 
計畫編號：NSC96－2221－E－007－164－ 
執行期間：96 年 8 月 1 日 至 97 年 7 月 31 日 
主持人：徐永珍 國立清華大學電子工程研究所教授 
 
一、中文摘要 
本 研 究 計 畫 的 目 標 是 要 以 標 準 的
TSMC 0.35um SiGe BiCMOS 製程實現
一個全新的影像偵測器架構，以突破目
前 CMOS imager 所面臨的限制。此影像
偵 測 器 的 pixel 整 合 一 個 高 效 能
Phototransistor Photodetector (PTPD)，
Column Amplifier 則為一個差動對數放
大器。此新穎影像偵測器不以電容的充
放電為機制，故其具有速度快之優點。
又因 PTPD 之靈敏度高，因此影像偵測
器具有可在低照度下運作的優勢。本計
畫第一年將驗證 pixel level 的設計概
念，第二年則設計小尺寸的 array 以驗
證 array level 的功能，以期能創造在相
對便宜的標準製程下獲得低成本又高功
能的全新 imager 的機會。  
本計畫已經有了一個初步的驗證成
果 ， 確 立 了 PTPD pixel 以 及 column 
amplifier 的可行性。  
 
英文摘要 
This project pursues the development of a 
whole new imager in standard 0.35um SiGe 
BiCMOS process. The pixel includes a unique 
phototransistor photodetector (PTPD), and the 
column amplifier is a differential logarithmic 
amplifier. Without using the charging/discharging 
mechanism as in conventional imagers, the new 
imager possesses high-speed operation property. 
Due to the high responsivity of PTPD, the new 
imager also has the potential advantage for 
low-lux detection. This project tries to verify the 
feasibility of the new imager structure. It is 
expected that the new imager can exhibit high 
performance, some of which may not be 
attainable by conventional CMOS imagers, while 
preserving the advantage of using standard 
process for realization. 
In the first year of this project, the feasibility 
of PTPD pixel and its corresponding column 
amplifier design has been verified. Based on this 
result, small-size array will be designed and 
verified in the next project year. 
 
 
二、計畫的緣由與目的 
無論是 CCD 或 CMOS imager，imager
產品技術都持續進步，朝向高畫素、高畫質、
省電、體積小發展。由於 CMOS imager 技術較
貼近 VLSI 製程主流，因此獲得業界及學界許
多的關注。工業界方面，CMOS imager 市場中
的主要廠商包括 Avago (原安捷倫)、佳能、賽
普拉斯、柯達、MagnaChip、美光、OmniVision
（豪威）、三星、新力、意法半導體、東芝，
以 VGA 等級的 CMOS imager 而言，全球多達
20 家業者有能力推出產品，但到了百萬畫素以
上，全球卻只剩下少數業者可以提供品質與價
格合乎手機上使用的 CIS。至於其 pixel 技術還
是基於傳統 3T 或 4T APS (Active Pixel Sensor)
架構，許多關鍵技術與製造方法已被申請專利
保護。在直接與改進傳統簡單 CMOS 影像感
測器的技術有關的專利方面，美光、英特爾、
柯達和 MagnaChip 等公司顯然是領導者，新進
入者必頇突破專利限制。學界方面，研究的主
體也是基於傳統架構上的改進，較少有新架構
被提出。由於學界不易用到先進的製程，無法
在 pixel size 和 resolution 上做文章，因此研究
課題幾乎都是圍繞著增加 CMOS imager 的
dynamic range（尤其是 upper limit）。 
           
圖 2 利用一個 NMOS switch 作為 selector 的像素 
 
 
           圖 3  雙 NMOS switch 設計 
 
 
C. Column Amplifier 設計 
 
此次所使用之 image sensor 架構如圖 4 所
示。其中以 PTPD 構成單一 pixel，取代傳統
3T 或 4T 之架構，此方式可以有效增加感光面
積 ， 而 加 入 dummy PTPD 是 為 了 抵 銷
photodetector 的暗電流。而回授二極體可以提
供電流轉對數電壓的機制，加入開關電路可以
提供 pixel 選取以及加快放電速度的功能。 
 
Metal
+
- +
-
Light Photo detector
IPHOTO
IDark
 
                   圖 4 影像感測電路架構圖 
 
使用對數放大器來設計 PTPD image 
sensor 的主要原因是因為 PTPD 的輸出為大動
態範圍的光電流(超過 120dB)，一般線性放大
器無法承受很大的輸入動態範圍，而對數放大
器可藉由二極體的 I-V特性來將相當廣泛的電
流輸入範圍壓縮成窄範圍之電壓輸出，可以確
保放大器本身仍操作在線性區 
本計畫設計了一種改良型的對數放大
器，此改良型對數放大器以全差動式放大器
(fully differential amplifier)為核心來設計，詳細
電路如圖 5 所示，其中 VCLK 為控制放電之開
關的電壓訊號。 
 
   
 
圖 5 改良型對數放大器 
 
此架構有以下特點： 
(1)當移去光源時，放大器的雙端輸入讀取
到的電流值同為暗電流，此時輸出差動電壓值
為 0V，當光源存在時可以得到相對 IDark 來取
值的輸出電壓值，不同大小的光電流對應到不
同的差動輸出電壓。輸出電壓關係式如下所
示： 
    
)l n (*
D a r k
P H O T O
Toutoutodiff
I
I
VVVV 

                    
 
所以理想動態範圍可以由 IDark 到 IPHOTO
max。在
弱光之下，假設產生的光電流為 100pA，
IDark=1.8pA，最後輸出的壓差為 103.65mV，這
樣的輸出可以輕易被後級電路所感測；在強光
下，假設產生的光電流為 10 A，最後輸出的
壓差為 400.68mV；由以上兩種假設下可知道
對數放大器對於提升動態範圍有極大的優勢。 
(2)加入 PMOS(M4)開關元件來加快放電
速度，因為當移去光源時，電壓會以暗電流的
值緩慢的放電，造成放電時間過長，所以在架
構上加入新的放電路徑來縮短放電時間。 
(3)相對於傳統型對數放大器可以省下一
倍的功率消耗，較容易達到低功率損耗的標
準。 
此整合了 pixel 與 column amplifier
的電路經量測後，得到以下如圖 6 所示的特
性，輸出電壓與光照度的對數成正比關係，證
明其 pixel偵測與電路對數功能是成功的。訊
號的大小相當明顯，利於後續電路使用。不過
由於 layout 不是相當理想，因此有一些訊號
出席國際會議報告 
徐永珍教授 
國立清華大學電子工程研究所 
2007/10 
 
會議名稱: 
The 2007 International Conference on Solid State Devices and Materials (SSDM 
2007). 
會議時間、地點: 
 September 19-21, 2007 
 Tsukuba International Congress Center, Tsukuba, Japan 
會議緣起、組織、主辦單位、主題、參加人員: 
此會議是每年在日本舉辦一次針對半導體材料、元件、應用進行討論的
主要研討會，Sponsor 是 The Japan Society of Applied Physics，Technical Sponsor
是 IEEE Electron Devices Society。此會議是亞洲地區的重要會議，有悠久歷
史與傳統，第一次會議可回溯至 1969 年。今年大會主席由 Fujitsu Labs 的 N. 
Yokoyama擔任，Nagoya University的S. Zaima擔任Program Committee Chair。
與會者發表 322 篇 Oral Papers、175 篇 Poster Papers、以及 36 篇 Late News 
Papers，這些論文是從 730 篇投稿中選出來的。今年的主題包括 
 
 
 
 
 
 
 大會統計我國的投稿篇數為 189 篇(錄取篇數約為 60 篇)，僅次於日本的
323 篇，高於韓國的 118 篇及新加坡的 36 篇。從本國投稿的踴躍程度來
看，我們在半導體領域的學術、技術能力應該還是位居世界領先群中，
足堪嘉許。 
 半導體 CMOS 技術持續往小尺寸發展，各種奈米級技術的嘗試如雨後春
筍般出現，但最後還是大公司將主導這些技術的存廢。學者開始思考將
半導體技術與其他領域做結合。 
 去年年初我認為: 「SiGe technology 已經成熟，在電的應用領域已經沒
有多少新東西需要學界幫忙研究，只剩下大公司如 IBM 之流用密集的
資本進行深次微米世代的 engineering 工作。光電應用才是下一個可以讓
SiGe technology 產生重大影響的領域，而如何尋找、定義具有經濟規模
的市場則是產生研究方面驅動力的重要功課。」結果今年 SSDM 大會講
者是一位 INTEL 的專案處長，報告了 INTEL 在 SiGe OEIC 方面的研究
努力，其著眼點除了是遠距離光通訊應用和近距離機器間的大量資料傳
輸應用外，更為了未來多核心處理器之 Board-to-Board 甚至 Chip-to-Chip
資料傳輸之用，SiGe 技術正是其最佳選擇。此演講驗證了我先前的看法，
也證明本人的研究方向符合主流如 INTEL 公司之前瞻趨勢。 
 雖然一般矽或矽鍺光偵測元件的偵測效率仍不夠高，但有機會逐漸進步
至符合應用所需，我們發表的發明即為一例。但是，矽或矽鍺發光元件
的效率則遠遠不及於應用之要求。Si-related OEIC 仍有實現機會，東風
大致具備，目前欠缺的是光源。 
 會議中與來自世界各國的學者直接的面對面互相交流，彼此分享自己的
研究結果與想法，這樣的過程對於釐清並取捨未來的研究重點與方向有
很大的幫助。另外藉由參與此研討會的機會而認識了一些人，對於未來
的合作交流提供了一個管道。 
感謝資助: 
非常感謝國科會提供部分的旅費資助，使本人能夠順利參與 SSDM 2007
盛會。 
 
附錄: 
兩篇論文附錄於後。 
  
   
