//
// Milkyway Hierarchical Verilog Dump:
// Generated on 09/10/2012 at 13:01:03
// Design Generated by Cell Based Verilog Reader
// File produced by Consolidated Verilog Writer
// Library Name :gcdGCDUnit_rtl_LIB
// Cell Name    :change_names_icc
// Hierarchy delimiter:'/'
//


module gcdGCDUnitCtrl (clk , reset , operands_val , result_rdy , B_zero , 
    A_lt_B , result_val , operands_rdy , A_mux_sel , B_mux_sel_BAR , 
    A_en , B_en , B_mux_sel_hfs_netlink_0 , VDD , VSS );
input  clk ;
input  reset ;
input  operands_val ;
input  result_rdy ;
input  B_zero ;
input  A_lt_B ;
output result_val ;
output operands_rdy ;
output [1:0] A_mux_sel ;
output B_mux_sel_BAR ;
output A_en ;
output B_en ;
input  B_mux_sel_hfs_netlink_0 ;
input  VDD ;
input  VSS ;

supply1 VDD ;
supply0 VSS ;

wire [1:0] state ;

NAND2X4 icc_clock9 (.QN ( B_mux_sel_BAR ) , .IN2 ( n10 ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .IN1 ( A_lt_B ) ) ;
NAND2X2 icc_clock8 (.IN1 ( n23 ) , .QN ( n24 ) , .IN2 ( n4 ) , .VSS ( VSS ) 
    , .VDD ( VDD ) ) ;
NAND2X2 icc_clock7 (.IN1 ( A_lt_B ) , .QN ( n23 ) , .IN2 ( n10 ) , .VSS ( VSS ) 
    , .VDD ( VDD ) ) ;
NBUFFX2 icc_clock6 (.VDD ( VDD ) , .INP ( n14 ) , .VSS ( VSS ) , .Z ( n22 ) ) ;
NBUFFX2 icc_clock5 (.VDD ( VDD ) , .INP ( n5 ) , .VSS ( VSS ) , .Z ( n2 ) ) ;
OR2X1 icc_clock4 (.VDD ( VDD ) , .IN2 ( n7 ) , .IN1 ( A_lt_B ) , .VSS ( VSS ) 
    , .Q ( n1 ) ) ;
NBUFFX2 icc_clock3 (.VDD ( VDD ) , .INP ( n13 ) , .VSS ( VSS ) , .Z ( n5 ) ) ;
NAND2X1 U10 (.VDD ( VDD ) , .IN1 ( B_mux_sel_BAR ) , .VSS ( VSS ) , .IN2 ( n4 ) 
    , .QN ( B_en ) ) ;
INVX0 U23 (.ZN ( n7 ) , .VDD ( VDD ) , .INP ( n6 ) , .VSS ( VSS ) ) ;
NOR2X0 U24 (.QN ( n6 ) , .IN1 ( B_zero ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n9 ) ) ;
INVX0 U16 (.ZN ( n10 ) , .VDD ( VDD ) , .INP ( n9 ) , .VSS ( VSS ) ) ;
INVX0 U3 (.ZN ( n11 ) , .VDD ( VDD ) , .INP ( A_lt_B ) , .VSS ( VSS ) ) ;
NOR3X0 U27 (.IN2 ( result_val ) , .QN ( n15 ) , .VSS ( VSS ) , .VDD ( VDD ) 
    , .IN1 ( n12 ) , .IN3 ( reset ) ) ;
NAND3X0 U26 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n16 ) , .IN3 ( B_zero ) 
    , .IN2 ( n10 ) , .IN1 ( n11 ) ) ;
OR2X1 U25 (.VDD ( VDD ) , .IN2 ( n6 ) , .IN1 ( n24 ) , .VSS ( VSS ) , .Q ( A_en ) ) ;
NOR2X0 U21 (.QN ( operands_rdy ) , .IN1 ( n17 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( state[0] ) ) ;
NAND2X0 U20 (.VDD ( VDD ) , .IN1 ( result_rdy ) , .VSS ( VSS ) 
    , .IN2 ( state[1] ) , .QN ( n18 ) ) ;
NAND2X0 U19 (.VDD ( VDD ) , .IN1 ( n18 ) , .VSS ( VSS ) , .IN2 ( state[0] ) 
    , .QN ( n19 ) ) ;
OA21X1 U18 (.IN2 ( A_lt_B ) , .IN3 ( n19 ) , .VSS ( VSS ) , .IN1 ( n20 ) 
    , .VDD ( VDD ) , .Q ( n21 ) ) ;
NOR2X0 U17 (.QN ( n14 ) , .IN1 ( n21 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( reset ) ) ;
NOR2X0 U15 (.QN ( n12 ) , .IN1 ( operands_val ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n17 ) ) ;
NAND2X0 U14 (.VDD ( VDD ) , .IN1 ( state[0] ) , .VSS ( VSS ) , .IN2 ( state[1] ) 
    , .QN ( n8 ) ) ;
INVX0 U13 (.ZN ( result_val ) , .VDD ( VDD ) , .INP ( n8 ) , .VSS ( VSS ) ) ;
NAND2X0 U11 (.VDD ( VDD ) , .IN1 ( operands_rdy ) , .VSS ( VSS ) 
    , .IN2 ( operands_val ) , .QN ( n4 ) ) ;
NAND2X0 U9 (.VDD ( VDD ) , .IN1 ( n16 ) , .VSS ( VSS ) , .IN2 ( n15 ) 
    , .QN ( n13 ) ) ;
NAND2X0 U8 (.VDD ( VDD ) , .IN1 ( n3 ) , .VSS ( VSS ) , .IN2 ( n17 ) , .QN ( n9 ) ) ;
NAND2X0 U7 (.VDD ( VDD ) , .IN1 ( B_zero ) , .VSS ( VSS ) , .IN2 ( n17 ) 
    , .QN ( n20 ) ) ;
DFFX1 state_reg_1_ (.VDD ( VDD ) , .VSS ( VSS ) , .CLK ( clk_G1B3I1 ) 
    , .QN ( n17 ) , .Q ( state[1] ) , .D ( n2 ) ) ;
DFFX1 state_reg_0_ (.VDD ( VDD ) , .VSS ( VSS ) , .CLK ( clk_G1B3I1 ) 
    , .QN ( n3 ) , .Q ( state[0] ) , .D ( n22 ) ) ;
NBUFFX2 CTSNBUFFX2_G1B1I1 (.VDD ( VDD ) , .INP ( clk_G1B2I1 ) , .VSS ( VSS ) 
    , .Z ( clk_G1B3I1 ) ) ;
NBUFFX2 CTSNBUFFX2_G1B3I1 (.VDD ( VDD ) , .INP ( clk_G1B1I1 ) , .VSS ( VSS ) 
    , .Z ( clk_G1B2I1 ) ) ;
NBUFFX4 CTSNBUFFX4_G1B5I1 (.VSS ( VSS ) , .INP ( clk ) , .Z ( clk_G1B1I1 ) 
    , .VDD ( VDD ) ) ;
INVX4 icc_place4 (.VSS ( VSS ) , .INP ( n1 ) , .ZN ( A_mux_sel[1] ) 
    , .VDD ( VDD ) ) ;
endmodule




module SNPS_CLOCK_GATE_HIGH_gcdGCDUnitDpath_W16_1 (CLK , EN , ENCLK , TE , 
    VDD , VSS );
input  CLK ;
input  EN ;
output ENCLK ;
input  TE ;
input  VDD ;
input  VSS ;

supply1 VDD ;
supply0 VSS ;


CGLPPRX2 latch (.SE ( TE ) , .VDD ( VDD ) , .EN ( EN ) , .CLK ( CLK ) 
    , .VSS ( VSS ) , .GCLK ( ENCLK ) ) ;
endmodule




module SNPS_CLOCK_GATE_HIGH_gcdGCDUnitDpath_W16_0 (CLK , EN , ENCLK , TE , 
    VDD , VSS );
input  CLK ;
input  EN ;
output ENCLK ;
input  TE ;
input  VDD ;
input  VSS ;

supply1 VDD ;
supply0 VSS ;


CGLPPRX2 latch (.SE ( TE ) , .VDD ( VDD ) , .EN ( EN ) , .CLK ( CLK ) 
    , .VSS ( VSS ) , .GCLK ( ENCLK ) ) ;
endmodule




module gcdGCDUnitDpath_W16 (operands_bits_A , operands_bits_B , 
    result_bits_data , clk , reset , B_mux_sel , A_en , B_en , 
    A_mux_sel_1_ , A_mux_sel_0__BAR , B_zero , A_lt_B , VSS , VDD );
input  [15:0] operands_bits_A ;
input  [15:0] operands_bits_B ;
output [15:0] result_bits_data ;
input  clk ;
input  reset ;
input  B_mux_sel ;
input  A_en ;
input  B_en ;
input  A_mux_sel_1_ ;
input  A_mux_sel_0__BAR ;
output B_zero ;
output A_lt_B ;
input  VSS ;
input  VDD ;

supply0 VSS ;
supply1 VDD ;

wire [15:0] B_reg ;
wire [15:0] A_next ;
wire [15:0] B_next ;


SNPS_CLOCK_GATE_HIGH_gcdGCDUnitDpath_W16_1 clk_gate_A_reg_reg (.CLK ( clk ) , 
    .EN ( A_en ) , .ENCLK ( net169 ) , .TE ( VSS ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;


SNPS_CLOCK_GATE_HIGH_gcdGCDUnitDpath_W16_0 clk_gate_B_reg_reg (.CLK ( clk ) , 
    .EN ( B_en ) , .ENCLK ( net163 ) , .TE ( VSS ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;

INVX0 icc_clock327 (.ZN ( n341 ) , .VDD ( VDD ) , .INP ( result_bits_data[14] ) 
    , .VSS ( VSS ) ) ;
INVX0 icc_clock326 (.ZN ( n339 ) , .VDD ( VDD ) , .INP ( n341 ) , .VSS ( VSS ) ) ;
INVX0 icc_clock325 (.ZN ( n337 ) , .VDD ( VDD ) , .INP ( B_reg[0] ) 
    , .VSS ( VSS ) ) ;
INVX0 icc_clock324 (.ZN ( n335 ) , .VDD ( VDD ) , .INP ( n337 ) , .VSS ( VSS ) ) ;
INVX2 icc_clock323 (.VDD ( VDD ) , .INP ( n340 ) , .VSS ( VSS ) , .ZN ( n333 ) ) ;
INVX2 icc_clock322 (.VDD ( VDD ) , .INP ( n175 ) , .VSS ( VSS ) , .ZN ( n331 ) ) ;
INVX2 icc_clock321 (.VDD ( VDD ) , .INP ( n326 ) , .VSS ( VSS ) , .ZN ( n327 ) ) ;
NBUFFX2 icc_clock320 (.VDD ( VDD ) , .INP ( n76 ) , .VSS ( VSS ) , .Z ( n323 ) ) ;
INVX0 icc_clock319 (.ZN ( n152 ) , .VDD ( VDD ) , .INP ( n336 ) , .VSS ( VSS ) ) ;
NBUFFX2 icc_clock318 (.VDD ( VDD ) , .INP ( n332 ) , .VSS ( VSS ) , .Z ( n17 ) ) ;
INVX0 icc_clock317 (.ZN ( n319 ) , .VDD ( VDD ) , .INP ( n152 ) , .VSS ( VSS ) ) ;
NBUFFX2 icc_clock316 (.VDD ( VDD ) , .INP ( n330 ) , .VSS ( VSS ) , .Z ( n16 ) ) ;
NBUFFX2 icc_clock315 (.VDD ( VDD ) , .INP ( n301 ) , .VSS ( VSS ) , .Z ( n2 ) ) ;
INVX0 dp_ipo362 (.VDD ( VDD ) , .INP ( n323 ) , .VSS ( VSS ) , .ZN ( n338 ) ) ;
INVX0 dp_ipo353 (.VDD ( VDD ) , .INP ( n100 ) , .VSS ( VSS ) , .ZN ( n332 ) ) ;
INVX0 dp_ipo356 (.VDD ( VDD ) , .INP ( n89 ) , .VSS ( VSS ) , .ZN ( n334 ) ) ;
INVX0 dp_ipo359 (.VDD ( VDD ) , .INP ( n67 ) , .VSS ( VSS ) , .ZN ( n336 ) ) ;
INVX2 U33 (.ZN ( n21 ) , .VDD ( VDD ) , .INP ( n205 ) , .VSS ( VSS ) ) ;
NAND3X0 U272 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n187 ) , .IN3 ( n185 ) 
    , .IN2 ( A_mux_sel_1_ ) , .IN1 ( B_mux_sel ) ) ;
NAND3X0 U264 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n143 ) , .IN3 ( n142 ) 
    , .IN2 ( A_mux_sel_1_ ) , .IN1 ( B_mux_sel ) ) ;
NOR2X0 U182 (.QN ( n128 ) , .IN1 ( n322 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( operands_bits_A[6] ) ) ;
NOR2X1 U174 (.QN ( n67 ) , .IN1 ( n318 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( operands_bits_A[1] ) ) ;
NOR2X1 U164 (.QN ( n145 ) , .IN1 ( n322 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( operands_bits_A[7] ) ) ;
NAND2X1 U146 (.IN2 ( n44 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n45 ) 
    , .QN ( n47 ) ) ;
NOR2X0 U82 (.QN ( n278 ) , .IN1 ( n265 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n251 ) ) ;
NOR2X0 U168 (.QN ( n100 ) , .IN1 ( n318 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( operands_bits_A[4] ) ) ;
NOR2X0 U187 (.QN ( n76 ) , .IN1 ( n318 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( operands_bits_A[2] ) ) ;
INVX0 dp_ipo350 (.INP ( n118 ) , .ZN ( n330 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
INVX0 dp_ipo321 (.VDD ( VDD ) , .INP ( n25 ) , .VSS ( VSS ) , .ZN ( n26 ) ) ;
NAND2X1 dp_ipo319 (.IN1 ( n321 ) , .QN ( n25 ) , .IN2 ( n300 ) , .VSS ( VSS ) 
    , .VDD ( VDD ) ) ;
NAND2X1 dp_ipo320 (.IN1 ( n26 ) , .QN ( n303 ) , .IN2 ( n302 ) , .VSS ( VSS ) 
    , .VDD ( VDD ) ) ;
NAND2X1 U133 (.VDD ( VDD ) , .IN1 ( n172 ) , .VSS ( VSS ) , .IN2 ( n171 ) 
    , .QN ( n182 ) ) ;
NOR2X0 U240 (.QN ( n292 ) , .IN1 ( n48 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( B_reg[14] ) ) ;
INVX2 U83 (.ZN ( n277 ) , .VDD ( VDD ) , .INP ( n280 ) , .VSS ( VSS ) ) ;
INVX0 U323 (.INP ( n314 ) , .ZN ( n313 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
NOR2X0 U177 (.QN ( n118 ) , .IN1 ( n318 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( operands_bits_A[5] ) ) ;
NOR2X0 U184 (.QN ( n60 ) , .IN1 ( n318 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( operands_bits_A[0] ) ) ;
NOR2X0 U47 (.QN ( n168 ) , .IN1 ( n165 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( A_mux_sel_1_ ) ) ;
NOR2X2 U55 (.IN2 ( result_bits_data[12] ) , .VDD ( VDD ) , .QN ( n251 ) 
    , .IN1 ( n225 ) , .VSS ( VSS ) ) ;
NAND2X1 U143 (.VDD ( VDD ) , .IN1 ( n50 ) , .VSS ( VSS ) , .IN2 ( n286 ) 
    , .QN ( n56 ) ) ;
NOR2X2 U8 (.IN1 ( n37 ) , .VDD ( VDD ) , .VSS ( VSS ) , .IN2 ( B_reg[6] ) 
    , .QN ( n175 ) ) ;
NOR2X4 dp_ipo344 (.IN2 ( n333 ) , .VDD ( VDD ) , .QN ( n326 ) , .IN1 ( n46 ) 
    , .VSS ( VSS ) ) ;
NOR4X1 U310 (.VSS ( VSS ) , .IN2 ( B_reg[8] ) , .IN1 ( B_reg[10] ) 
    , .IN3 ( B_reg[9] ) , .VDD ( VDD ) , .IN4 ( B_reg[11] ) , .QN ( n306 ) ) ;
NOR2X2 U238 (.QN ( n267 ) , .IN1 ( n51 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( B_reg[13] ) ) ;
NOR4X1 U308 (.VSS ( VSS ) , .IN2 ( B_reg[4] ) , .IN1 ( B_reg[0] ) 
    , .IN3 ( B_reg[6] ) , .VDD ( VDD ) , .IN4 ( B_reg[7] ) , .QN ( n308 ) ) ;
NAND2X4 U18 (.IN2 ( n286 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n277 ) 
    , .QN ( n46 ) ) ;
NAND2X1 U151 (.VDD ( VDD ) , .IN1 ( n33 ) , .VSS ( VSS ) , .IN2 ( B_reg[15] ) 
    , .QN ( n286 ) ) ;
INVX8 icc_place318 (.VSS ( VSS ) , .INP ( B_mux_sel ) , .ZN ( n322 ) 
    , .VDD ( VDD ) ) ;
NOR2X2 U84 (.IN2 ( result_bits_data[14] ) , .VDD ( VDD ) , .QN ( n280 ) 
    , .IN1 ( n260 ) , .VSS ( VSS ) ) ;
NAND2X0 U119 (.VDD ( VDD ) , .IN1 ( n285 ) , .VSS ( VSS ) , .IN2 ( n192 ) 
    , .QN ( n193 ) ) ;
NAND2X0 U118 (.VDD ( VDD ) , .IN1 ( n193 ) , .VSS ( VSS ) , .IN2 ( n204 ) 
    , .QN ( n195 ) ) ;
NAND2X0 U117 (.VDD ( VDD ) , .IN1 ( n196 ) , .VSS ( VSS ) , .IN2 ( n298 ) 
    , .QN ( n197 ) ) ;
NAND2X0 U115 (.VDD ( VDD ) , .IN1 ( n298 ) , .VSS ( VSS ) , .IN2 ( n274 ) 
    , .QN ( n275 ) ) ;
NAND2X0 U114 (.VDD ( VDD ) , .IN1 ( n276 ) , .VSS ( VSS ) , .IN2 ( n275 ) 
    , .QN ( A_next[14] ) ) ;
NAND2X0 U113 (.VDD ( VDD ) , .IN1 ( n285 ) , .VSS ( VSS ) , .IN2 ( n252 ) 
    , .QN ( n253 ) ) ;
NAND2X0 U112 (.VDD ( VDD ) , .IN1 ( n254 ) , .VSS ( VSS ) , .IN2 ( n253 ) 
    , .QN ( n256 ) ) ;
NAND2X0 U111 (.VDD ( VDD ) , .IN1 ( n298 ) , .VSS ( VSS ) , .IN2 ( n257 ) 
    , .QN ( n258 ) ) ;
NAND2X0 U110 (.VDD ( VDD ) , .IN1 ( n259 ) , .VSS ( VSS ) , .IN2 ( n258 ) 
    , .QN ( A_next[13] ) ) ;
NAND2X0 U109 (.VDD ( VDD ) , .IN1 ( n285 ) , .VSS ( VSS ) , .IN2 ( n263 ) 
    , .QN ( n241 ) ) ;
NAND2X0 U108 (.VDD ( VDD ) , .IN1 ( n241 ) , .VSS ( VSS ) , .IN2 ( n279 ) 
    , .QN ( n243 ) ) ;
NAND2X0 U107 (.VDD ( VDD ) , .IN1 ( n298 ) , .VSS ( VSS ) , .IN2 ( n244 ) 
    , .QN ( n245 ) ) ;
NAND2X0 U104 (.VDD ( VDD ) , .IN1 ( n172 ) , .VSS ( VSS ) , .IN2 ( n134 ) 
    , .QN ( n153 ) ) ;
NAND2X0 U103 (.VDD ( VDD ) , .IN1 ( n153 ) , .VSS ( VSS ) , .IN2 ( n174 ) 
    , .QN ( n141 ) ) ;
NAND2X0 U102 (.VDD ( VDD ) , .IN1 ( n172 ) , .VSS ( VSS ) , .IN2 ( n133 ) 
    , .QN ( n122 ) ) ;
NAND2X0 U101 (.VDD ( VDD ) , .IN1 ( n122 ) , .VSS ( VSS ) , .IN2 ( n136 ) 
    , .QN ( n124 ) ) ;
NAND2X0 U100 (.VDD ( VDD ) , .IN1 ( n83 ) , .VSS ( VSS ) , .IN2 ( n81 ) 
    , .QN ( n72 ) ) ;
NAND2X0 U98 (.VDD ( VDD ) , .IN1 ( n115 ) , .VSS ( VSS ) , .IN2 ( A_mux_sel_1_ ) 
    , .QN ( n116 ) ) ;
NAND2X0 U97 (.VDD ( VDD ) , .IN1 ( n177 ) , .VSS ( VSS ) , .IN2 ( n328 ) 
    , .QN ( n151 ) ) ;
NAND2X0 U96 (.VDD ( VDD ) , .IN1 ( n150 ) , .VSS ( VSS ) , .IN2 ( n79 ) 
    , .QN ( n154 ) ) ;
NAND2X0 U95 (.VDD ( VDD ) , .IN1 ( n156 ) , .VSS ( VSS ) , .IN2 ( n155 ) 
    , .QN ( n157 ) ) ;
NAND2X0 U94 (.VDD ( VDD ) , .IN1 ( n162 ) , .VSS ( VSS ) , .IN2 ( A_mux_sel_1_ ) 
    , .QN ( n163 ) ) ;
NOR2X4 U91 (.IN2 ( n58 ) , .VDD ( VDD ) , .QN ( A_lt_B ) , .IN1 ( n59 ) 
    , .VSS ( VSS ) ) ;
NAND2X0 U90 (.VDD ( VDD ) , .IN1 ( n278 ) , .VSS ( VSS ) , .IN2 ( n277 ) 
    , .QN ( n282 ) ) ;
NAND2X0 U88 (.VDD ( VDD ) , .IN1 ( n269 ) , .VSS ( VSS ) , .IN2 ( n278 ) 
    , .QN ( n270 ) ) ;
NOR2X4 U87 (.IN2 ( n322 ) , .VDD ( VDD ) , .QN ( n298 ) , .IN1 ( n321 ) 
    , .VSS ( VSS ) ) ;
NAND2X0 U85 (.VDD ( VDD ) , .IN1 ( n106 ) , .VSS ( VSS ) , .IN2 ( n93 ) 
    , .QN ( n94 ) ) ;
NAND2X0 U81 (.VDD ( VDD ) , .IN1 ( n235 ) , .VSS ( VSS ) , .IN2 ( n234 ) 
    , .QN ( n238 ) ) ;
NAND2X0 U80 (.VDD ( VDD ) , .IN1 ( n176 ) , .VSS ( VSS ) , .IN2 ( n175 ) 
    , .QN ( n178 ) ) ;
NAND2X0 U79 (.VDD ( VDD ) , .IN1 ( n287 ) , .VSS ( VSS ) , .IN2 ( n286 ) 
    , .QN ( n289 ) ) ;
NAND2X2 U78 (.IN1 ( n29 ) , .QN ( n82 ) , .IN2 ( B_reg[0] ) , .VSS ( VSS ) 
    , .VDD ( VDD ) ) ;
NOR2X2 U77 (.IN2 ( result_bits_data[2] ) , .VDD ( VDD ) , .QN ( n104 ) 
    , .IN1 ( n77 ) , .VSS ( VSS ) ) ;
INVX1 U76 (.INP ( n82 ) , .ZN ( n71 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
INVX0 U54 (.ZN ( n36 ) , .VDD ( VDD ) , .INP ( n133 ) , .VSS ( VSS ) ) ;
NAND2X1 U45 (.IN2 ( B_reg[1] ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n30 ) 
    , .QN ( n81 ) ) ;
NAND2X2 U37 (.IN2 ( n43 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( B_reg[10] ) 
    , .QN ( n216 ) ) ;
NAND2X2 U36 (.IN2 ( n216 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n24 ) 
    , .QN ( n41 ) ) ;
NAND2X1 U32 (.IN2 ( result_bits_data[8] ) , .VSS ( VSS ) , .VDD ( VDD ) 
    , .IN1 ( n166 ) , .QN ( n204 ) ) ;
INVX0 U29 (.ZN ( n228 ) , .VDD ( VDD ) , .INP ( n216 ) , .VSS ( VSS ) ) ;
INVX0 U26 (.ZN ( n203 ) , .VDD ( VDD ) , .INP ( n24 ) , .VSS ( VSS ) ) ;
NAND2X2 U21 (.IN1 ( n15 ) , .QN ( n13 ) , .IN2 ( n14 ) , .VSS ( VSS ) 
    , .VDD ( VDD ) ) ;
INVX0 U20 (.ZN ( n12 ) , .VDD ( VDD ) , .INP ( n176 ) , .VSS ( VSS ) ) ;
NAND3X0 U17 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n8 ) , .IN3 ( n79 ) 
    , .IN2 ( n132 ) , .IN1 ( n39 ) ) ;
NAND3X0 U15 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n7 ) , .IN3 ( n331 ) 
    , .IN2 ( n177 ) , .IN1 ( n8 ) ) ;
NAND3X0 U14 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n40 ) , .IN3 ( n7 ) 
    , .IN2 ( n9 ) , .IN1 ( n13 ) ) ;
INVX1 U9 (.INP ( n229 ) , .ZN ( n235 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
NAND2X1 U6 (.IN2 ( result_bits_data[5] ) , .VSS ( VSS ) , .VDD ( VDD ) 
    , .IN1 ( n119 ) , .QN ( n35 ) ) ;
INVX0 U4 (.ZN ( n137 ) , .VDD ( VDD ) , .INP ( n35 ) , .VSS ( VSS ) ) ;
DFFARX1 A_reg_reg_15_ (.VDD ( VDD ) , .VSS ( VSS ) , .CLK ( net169 ) 
    , .RSTB ( n186 ) , .QN ( n33 ) , .Q ( result_bits_data[15] ) 
    , .D ( A_next[15] ) ) ;
DFFARX1 A_reg_reg_9_ (.VDD ( VDD ) , .VSS ( VSS ) , .CLK ( net169 ) 
    , .RSTB ( n186 ) , .QN ( n22 ) , .Q ( result_bits_data[9] ) , .D ( A_next[9] ) ) ;
DFFARX1 A_reg_reg_10_ (.VDD ( VDD ) , .VSS ( VSS ) , .CLK ( net169 ) 
    , .RSTB ( n186 ) , .QN ( n43 ) , .Q ( result_bits_data[10] ) 
    , .D ( A_next[10] ) ) ;
DFFARX1 A_reg_reg_11_ (.VDD ( VDD ) , .VSS ( VSS ) , .CLK ( net169 ) 
    , .RSTB ( n186 ) , .QN ( n42 ) , .Q ( result_bits_data[11] ) 
    , .D ( A_next[11] ) ) ;
DFFARX1 A_reg_reg_12_ (.VDD ( VDD ) , .VSS ( VSS ) , .CLK ( net169 ) 
    , .RSTB ( n186 ) , .QN ( n19 ) , .Q ( result_bits_data[12] ) 
    , .D ( A_next[12] ) ) ;
DFFARX1 A_reg_reg_13_ (.VDD ( VDD ) , .VSS ( VSS ) , .CLK ( net169 ) 
    , .RSTB ( n186 ) , .QN ( n51 ) , .Q ( result_bits_data[13] ) 
    , .D ( A_next[13] ) ) ;
DFFARX1 A_reg_reg_14_ (.VDD ( VDD ) , .VSS ( VSS ) , .CLK ( net169 ) 
    , .RSTB ( n186 ) , .QN ( n48 ) , .Q ( result_bits_data[14] ) 
    , .D ( A_next[14] ) ) ;
DFFARX1 A_reg_reg_4_ (.VDD ( VDD ) , .VSS ( VSS ) , .CLK ( net169 ) 
    , .RSTB ( n186 ) , .QN ( n18 ) , .Q ( result_bits_data[4] ) , .D ( A_next[4] ) ) ;
DFFARX1 A_reg_reg_7_ (.VDD ( VDD ) , .VSS ( VSS ) , .CLK ( net169 ) 
    , .RSTB ( n186 ) , .QN ( n34 ) , .Q ( result_bits_data[7] ) , .D ( A_next[7] ) ) ;
DFFARX1 A_reg_reg_0_ (.VDD ( VDD ) , .VSS ( VSS ) , .CLK ( net169 ) 
    , .RSTB ( n186 ) , .QN ( n29 ) , .Q ( result_bits_data[0] ) , .D ( A_next[0] ) ) ;
DFFARX1 A_reg_reg_1_ (.VDD ( VDD ) , .VSS ( VSS ) , .CLK ( net169 ) 
    , .RSTB ( n186 ) , .QN ( n30 ) , .Q ( result_bits_data[1] ) , .D ( A_next[1] ) ) ;
DFFARX1 A_reg_reg_3_ (.VDD ( VDD ) , .VSS ( VSS ) , .CLK ( net169 ) 
    , .RSTB ( n186 ) , .QN ( n31 ) , .Q ( result_bits_data[3] ) , .D ( A_next[3] ) ) ;
DFFARX1 A_reg_reg_5_ (.VDD ( VDD ) , .VSS ( VSS ) , .CLK ( net169 ) 
    , .RSTB ( n186 ) , .QN ( n38 ) , .Q ( result_bits_data[5] ) , .D ( A_next[5] ) ) ;
DFFARX1 A_reg_reg_6_ (.VDD ( VDD ) , .VSS ( VSS ) , .CLK ( net169 ) 
    , .RSTB ( n186 ) , .QN ( n37 ) , .Q ( result_bits_data[6] ) , .D ( A_next[6] ) ) ;
DFFARX1 A_reg_reg_8_ (.VDD ( VDD ) , .VSS ( VSS ) , .CLK ( net169 ) 
    , .RSTB ( n186 ) , .QN ( n32 ) , .Q ( result_bits_data[8] ) , .D ( A_next[8] ) ) ;
DFFARX1 B_reg_reg_0_ (.VDD ( VDD ) , .VSS ( VSS ) , .CLK ( net163 ) 
    , .RSTB ( n186 ) , .QN ( n61 ) , .Q ( B_reg[0] ) , .D ( B_next[0] ) ) ;
DFFARX1 B_reg_reg_1_ (.VDD ( VDD ) , .VSS ( VSS ) , .CLK ( net163 ) 
    , .RSTB ( n186 ) , .QN ( n68 ) , .Q ( B_reg[1] ) , .D ( B_next[1] ) ) ;
DFFARX1 B_reg_reg_2_ (.VDD ( VDD ) , .VSS ( VSS ) , .CLK ( net163 ) 
    , .RSTB ( n186 ) , .QN ( n77 ) , .Q ( B_reg[2] ) , .D ( B_next[2] ) ) ;
DFFARX1 B_reg_reg_3_ (.VDD ( VDD ) , .VSS ( VSS ) , .CLK ( net163 ) 
    , .RSTB ( n186 ) , .QN ( n90 ) , .Q ( B_reg[3] ) , .D ( B_next[3] ) ) ;
DFFARX1 B_reg_reg_4_ (.VDD ( VDD ) , .VSS ( VSS ) , .CLK ( net163 ) 
    , .RSTB ( n186 ) , .QN ( n101 ) , .Q ( B_reg[4] ) , .D ( B_next[4] ) ) ;
DFFARX1 B_reg_reg_5_ (.VDD ( VDD ) , .VSS ( VSS ) , .CLK ( net163 ) 
    , .RSTB ( n186 ) , .QN ( n119 ) , .Q ( B_reg[5] ) , .D ( B_next[5] ) ) ;
DFFARX1 B_reg_reg_6_ (.VDD ( VDD ) , .VSS ( VSS ) , .CLK ( net163 ) 
    , .RSTB ( n186 ) , .QN ( n129 ) , .Q ( B_reg[6] ) , .D ( B_next[6] ) ) ;
DFFARX1 B_reg_reg_7_ (.VDD ( VDD ) , .VSS ( VSS ) , .CLK ( net163 ) 
    , .RSTB ( n186 ) , .QN ( n146 ) , .Q ( B_reg[7] ) , .D ( B_next[7] ) ) ;
DFFARX1 B_reg_reg_8_ (.VDD ( VDD ) , .VSS ( VSS ) , .CLK ( net163 ) 
    , .RSTB ( n186 ) , .QN ( n166 ) , .Q ( B_reg[8] ) , .D ( B_next[8] ) ) ;
DFFARX1 B_reg_reg_9_ (.VDD ( VDD ) , .VSS ( VSS ) , .CLK ( net163 ) 
    , .RSTB ( n186 ) , .QN ( n189 ) , .Q ( B_reg[9] ) , .D ( B_next[9] ) ) ;
DFFARX1 B_reg_reg_10_ (.VDD ( VDD ) , .VSS ( VSS ) , .CLK ( net163 ) 
    , .RSTB ( n186 ) , .QN ( n199 ) , .Q ( B_reg[10] ) , .D ( B_next[10] ) ) ;
DFFARX1 B_reg_reg_11_ (.VDD ( VDD ) , .VSS ( VSS ) , .CLK ( net163 ) 
    , .RSTB ( n186 ) , .QN ( n213 ) , .Q ( B_reg[11] ) , .D ( B_next[11] ) ) ;
DFFARX1 B_reg_reg_12_ (.VDD ( VDD ) , .VSS ( VSS ) , .CLK ( net163 ) 
    , .RSTB ( n186 ) , .QN ( n225 ) , .Q ( B_reg[12] ) , .D ( B_next[12] ) ) ;
DFFARX1 B_reg_reg_13_ (.VDD ( VDD ) , .VSS ( VSS ) , .CLK ( net163 ) 
    , .RSTB ( n186 ) , .QN ( n247 ) , .Q ( B_reg[13] ) , .D ( B_next[13] ) ) ;
DFFARX1 B_reg_reg_14_ (.VDD ( VDD ) , .VSS ( VSS ) , .CLK ( net163 ) 
    , .RSTB ( n186 ) , .QN ( n260 ) , .Q ( B_reg[14] ) , .D ( B_next[14] ) ) ;
DFFARX1 B_reg_reg_15_ (.VDD ( VDD ) , .VSS ( VSS ) , .CLK ( net163 ) 
    , .RSTB ( n186 ) , .QN ( n299 ) , .Q ( B_reg[15] ) , .D ( B_next[15] ) ) ;
DFFARX1 A_reg_reg_2_ (.VDD ( VDD ) , .VSS ( VSS ) , .CLK ( net169 ) 
    , .RSTB ( n186 ) , .Q ( result_bits_data[2] ) , .D ( A_next[2] ) ) ;
NOR2X0 U228 (.QN ( n293 ) , .IN1 ( n279 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n282 ) ) ;
INVX0 U227 (.ZN ( n266 ) , .VDD ( VDD ) , .INP ( n264 ) , .VSS ( VSS ) ) ;
NOR2X0 U226 (.QN ( n268 ) , .IN1 ( n266 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n265 ) ) ;
NOR2X0 U225 (.QN ( n281 ) , .IN1 ( n268 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n267 ) ) ;
NOR2X0 U224 (.QN ( n291 ) , .IN1 ( n281 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n280 ) ) ;
NOR2X0 U223 (.QN ( n105 ) , .IN1 ( n104 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n108 ) ) ;
NOR2X0 U222 (.QN ( n110 ) , .IN1 ( n108 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n107 ) ) ;
NOR2X0 U221 (.QN ( n111 ) , .IN1 ( n110 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n109 ) ) ;
NOR2X0 U220 (.QN ( n171 ) , .IN1 ( n173 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n170 ) ) ;
INVX0 U219 (.ZN ( n135 ) , .VDD ( VDD ) , .INP ( n132 ) , .VSS ( VSS ) ) ;
NOR2X0 U218 (.QN ( n138 ) , .IN1 ( n136 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n135 ) ) ;
NOR2X0 U217 (.QN ( n174 ) , .IN1 ( n138 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n137 ) ) ;
NOR2X0 U216 (.QN ( n180 ) , .IN1 ( n174 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n173 ) ) ;
NOR2X0 U215 (.QN ( n181 ) , .IN1 ( n180 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n179 ) ) ;
INVX0 U214 (.ZN ( n202 ) , .VDD ( VDD ) , .INP ( n192 ) , .VSS ( VSS ) ) ;
NOR2X0 U213 (.QN ( n230 ) , .IN1 ( n202 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n203 ) ) ;
NOR2X0 U212 (.QN ( n284 ) , .IN1 ( n283 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n282 ) ) ;
INVX0 U211 (.ZN ( n290 ) , .VDD ( VDD ) , .INP ( n289 ) , .VSS ( VSS ) ) ;
NAND2X1 U210 (.VDD ( VDD ) , .IN1 ( n322 ) , .VSS ( VSS ) , .IN2 ( n299 ) 
    , .QN ( n300 ) ) ;
NAND2X0 U209 (.VDD ( VDD ) , .IN1 ( n322 ) , .VSS ( VSS ) , .IN2 ( n213 ) 
    , .QN ( n214 ) ) ;
NOR2X0 U208 (.QN ( n217 ) , .IN1 ( n233 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n228 ) ) ;
NOR2X0 U207 (.QN ( n218 ) , .IN1 ( n217 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n121 ) ) ;
NOR2X0 U206 (.QN ( n220 ) , .IN1 ( n236 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n229 ) ) ;
NAND2X0 U205 (.VDD ( VDD ) , .IN1 ( n322 ) , .VSS ( VSS ) , .IN2 ( n199 ) 
    , .QN ( n200 ) ) ;
NOR2X0 U204 (.QN ( n208 ) , .IN1 ( n228 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n121 ) ) ;
NAND2X0 U203 (.VDD ( VDD ) , .IN1 ( n322 ) , .VSS ( VSS ) , .IN2 ( n189 ) 
    , .QN ( n190 ) ) ;
NOR2X0 U202 (.QN ( n194 ) , .IN1 ( n203 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n324 ) ) ;
NAND2X0 U201 (.VDD ( VDD ) , .IN1 ( n322 ) , .VSS ( VSS ) , .IN2 ( n260 ) 
    , .QN ( n261 ) ) ;
INVX0 U200 (.ZN ( n263 ) , .VDD ( VDD ) , .INP ( n283 ) , .VSS ( VSS ) ) ;
INVX0 U199 (.ZN ( n269 ) , .VDD ( VDD ) , .INP ( n279 ) , .VSS ( VSS ) ) ;
NOR2X0 U198 (.QN ( n272 ) , .IN1 ( n292 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n280 ) ) ;
NAND2X0 U197 (.VDD ( VDD ) , .IN1 ( n322 ) , .VSS ( VSS ) , .IN2 ( n247 ) 
    , .QN ( n248 ) ) ;
NOR2X0 U196 (.QN ( n250 ) , .IN1 ( n279 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n251 ) ) ;
NOR2X0 U195 (.QN ( n254 ) , .IN1 ( n250 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n264 ) ) ;
NOR2X0 U194 (.QN ( n252 ) , .IN1 ( n283 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n251 ) ) ;
NOR2X0 U193 (.QN ( n255 ) , .IN1 ( n267 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n265 ) ) ;
NAND2X0 U192 (.VDD ( VDD ) , .IN1 ( n322 ) , .VSS ( VSS ) , .IN2 ( n225 ) 
    , .QN ( n226 ) ) ;
NOR2X0 U191 (.QN ( n242 ) , .IN1 ( n264 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n251 ) ) ;
NOR2X2 U190 (.QN ( n89 ) , .IN1 ( n322 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( operands_bits_A[3] ) ) ;
NAND2X0 U189 (.VDD ( VDD ) , .IN1 ( n322 ) , .VSS ( VSS ) , .IN2 ( n90 ) 
    , .QN ( n91 ) ) ;
NOR2X0 U188 (.QN ( n95 ) , .IN1 ( n108 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n109 ) ) ;
NAND2X0 U186 (.VDD ( VDD ) , .IN1 ( n322 ) , .VSS ( VSS ) , .IN2 ( n77 ) 
    , .QN ( n78 ) ) ;
NOR2X0 U185 (.QN ( n85 ) , .IN1 ( n80 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n104 ) ) ;
NAND2X0 U183 (.VDD ( VDD ) , .IN1 ( n322 ) , .VSS ( VSS ) , .IN2 ( n61 ) 
    , .QN ( n62 ) ) ;
NAND2X0 U181 (.VDD ( VDD ) , .IN1 ( n322 ) , .VSS ( VSS ) , .IN2 ( n129 ) 
    , .QN ( n130 ) ) ;
INVX0 U180 (.ZN ( n134 ) , .VDD ( VDD ) , .INP ( n170 ) , .VSS ( VSS ) ) ;
INVX0 U179 (.ZN ( n139 ) , .VDD ( VDD ) , .INP ( n79 ) , .VSS ( VSS ) ) ;
NOR2X0 U178 (.QN ( n140 ) , .IN1 ( n139 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n175 ) ) ;
NAND2X0 U176 (.VDD ( VDD ) , .IN1 ( n318 ) , .VSS ( VSS ) , .IN2 ( n119 ) 
    , .QN ( n120 ) ) ;
NOR2X0 U175 (.QN ( n123 ) , .IN1 ( n135 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n137 ) ) ;
NAND2X0 U173 (.VDD ( VDD ) , .IN1 ( n322 ) , .VSS ( VSS ) , .IN2 ( n68 ) 
    , .QN ( n69 ) ) ;
NOR2X0 U172 (.QN ( n165 ) , .IN1 ( n318 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( operands_bits_A[8] ) ) ;
NAND2X0 U171 (.VDD ( VDD ) , .IN1 ( n322 ) , .VSS ( VSS ) , .IN2 ( n166 ) 
    , .QN ( n167 ) ) ;
INVX0 U170 (.ZN ( n183 ) , .VDD ( VDD ) , .INP ( n204 ) , .VSS ( VSS ) ) ;
NOR2X0 U169 (.QN ( n184 ) , .IN1 ( n183 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n202 ) ) ;
NAND2X0 U166 (.VDD ( VDD ) , .IN1 ( n322 ) , .VSS ( VSS ) , .IN2 ( n101 ) 
    , .QN ( n102 ) ) ;
NOR2X0 U165 (.QN ( n115 ) , .IN1 ( n322 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n114 ) ) ;
NAND2X0 U162 (.VDD ( VDD ) , .IN1 ( n322 ) , .VSS ( VSS ) , .IN2 ( n146 ) 
    , .QN ( n147 ) ) ;
INVX0 U161 (.ZN ( n149 ) , .VDD ( VDD ) , .INP ( n153 ) , .VSS ( VSS ) ) ;
INVX0 U160 (.ZN ( n155 ) , .VDD ( VDD ) , .INP ( n151 ) , .VSS ( VSS ) ) ;
INVX0 U159 (.ZN ( n150 ) , .VDD ( VDD ) , .INP ( n174 ) , .VSS ( VSS ) ) ;
INVX0 U158 (.ZN ( n156 ) , .VDD ( VDD ) , .INP ( n154 ) , .VSS ( VSS ) ) ;
NOR2X0 U157 (.QN ( n162 ) , .IN1 ( n322 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n161 ) ) ;
NAND2X2 U155 (.IN2 ( result_bits_data[2] ) , .VSS ( VSS ) , .VDD ( VDD ) 
    , .IN1 ( n77 ) , .QN ( n107 ) ) ;
NAND2X1 U154 (.IN2 ( result_bits_data[4] ) , .VSS ( VSS ) , .VDD ( VDD ) 
    , .IN1 ( n101 ) , .QN ( n136 ) ) ;
NAND2X1 U153 (.IN2 ( result_bits_data[7] ) , .VSS ( VSS ) , .VDD ( VDD ) 
    , .IN1 ( n146 ) , .QN ( n177 ) ) ;
NAND2X0 U145 (.VDD ( VDD ) , .IN1 ( n299 ) , .VSS ( VSS ) 
    , .IN2 ( result_bits_data[15] ) , .QN ( n287 ) ) ;
NAND2X0 U140 (.VDD ( VDD ) , .IN1 ( n238 ) , .VSS ( VSS ) , .IN2 ( n237 ) 
    , .QN ( n239 ) ) ;
NAND2X1 U139 (.IN2 ( n81 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n82 ) 
    , .QN ( n84 ) ) ;
NAND2X1 U136 (.IN2 ( n111 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n112 ) 
    , .QN ( n172 ) ) ;
NAND2X0 U135 (.VDD ( VDD ) , .IN1 ( n176 ) , .VSS ( VSS ) , .IN2 ( n79 ) 
    , .QN ( n173 ) ) ;
NAND2X0 U134 (.VDD ( VDD ) , .IN1 ( n133 ) , .VSS ( VSS ) , .IN2 ( n132 ) 
    , .QN ( n170 ) ) ;
NAND2X0 U132 (.VDD ( VDD ) , .IN1 ( n178 ) , .VSS ( VSS ) , .IN2 ( n177 ) 
    , .QN ( n179 ) ) ;
NAND2X0 U130 (.VDD ( VDD ) , .IN1 ( n230 ) , .VSS ( VSS ) , .IN2 ( n231 ) 
    , .QN ( n283 ) ) ;
NAND2X0 U129 (.VDD ( VDD ) , .IN1 ( n285 ) , .VSS ( VSS ) , .IN2 ( n284 ) 
    , .QN ( n294 ) ) ;
NAND2X0 U128 (.VDD ( VDD ) , .IN1 ( n295 ) , .VSS ( VSS ) , .IN2 ( n294 ) 
    , .QN ( n296 ) ) ;
NAND2X1 U127 (.VDD ( VDD ) , .IN1 ( n304 ) , .VSS ( VSS ) , .IN2 ( n303 ) 
    , .QN ( A_next[15] ) ) ;
NAND2X0 U126 (.VDD ( VDD ) , .IN1 ( n219 ) , .VSS ( VSS ) , .IN2 ( n218 ) 
    , .QN ( n221 ) ) ;
NAND2X0 U125 (.VDD ( VDD ) , .IN1 ( n298 ) , .VSS ( VSS ) , .IN2 ( n222 ) 
    , .QN ( n223 ) ) ;
NAND2X0 U124 (.VDD ( VDD ) , .IN1 ( n224 ) , .VSS ( VSS ) , .IN2 ( n223 ) 
    , .QN ( A_next[11] ) ) ;
NAND2X0 U123 (.VDD ( VDD ) , .IN1 ( n285 ) , .VSS ( VSS ) , .IN2 ( n230 ) 
    , .QN ( n207 ) ) ;
NAND2X0 U122 (.VDD ( VDD ) , .IN1 ( n207 ) , .VSS ( VSS ) , .IN2 ( n233 ) 
    , .QN ( n209 ) ) ;
NAND2X0 U121 (.VDD ( VDD ) , .IN1 ( n298 ) , .VSS ( VSS ) , .IN2 ( n210 ) 
    , .QN ( n211 ) ) ;
NAND2X1 U74 (.IN2 ( n98 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n99 ) 
    , .QN ( A_next[3] ) ) ;
INVX1 U93 (.INP ( n40 ) , .ZN ( n59 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
NAND2X0 U105 (.VDD ( VDD ) , .IN1 ( n94 ) , .VSS ( VSS ) , .IN2 ( n107 ) 
    , .QN ( n96 ) ) ;
NAND2X1 U30 (.IN2 ( n20 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n23 ) 
    , .QN ( n45 ) ) ;
NAND2X1 U31 (.IN2 ( n204 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n21 ) 
    , .QN ( n20 ) ) ;
NAND2X1 U3 (.IN2 ( B_reg[13] ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n51 ) 
    , .QN ( n6 ) ) ;
AND4X1 U312 (.IN1 ( n308 ) , .IN2 ( n307 ) , .IN3 ( n306 ) , .IN4 ( n305 ) 
    , .Q ( B_zero ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
NOR4X0 U311 (.VSS ( VSS ) , .IN2 ( B_reg[14] ) , .IN1 ( B_reg[15] ) 
    , .IN3 ( B_reg[13] ) , .VDD ( VDD ) , .IN4 ( B_reg[12] ) , .QN ( n305 ) ) ;
NOR4X0 U309 (.VSS ( VSS ) , .IN2 ( B_reg[2] ) , .IN1 ( B_reg[1] ) 
    , .IN3 ( B_reg[3] ) , .VDD ( VDD ) , .IN4 ( B_reg[5] ) , .QN ( n307 ) ) ;
OR2X1 U305 (.VDD ( VDD ) , .IN2 ( operands_bits_A[15] ) , .IN1 ( n318 ) 
    , .VSS ( VSS ) , .Q ( n302 ) ) ;
NAND3X0 U304 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n304 ) , .IN3 ( n296 ) 
    , .IN2 ( n297 ) , .IN1 ( n298 ) ) ;
NOR4X0 U303 (.VSS ( VSS ) , .IN2 ( n292 ) , .IN1 ( n293 ) , .IN3 ( n291 ) 
    , .VDD ( VDD ) , .IN4 ( n290 ) , .QN ( n295 ) ) ;
AO21X1 U302 (.VDD ( VDD ) , .IN2 ( n294 ) , .IN1 ( n288 ) , .IN3 ( n289 ) 
    , .Q ( n297 ) , .VSS ( VSS ) ) ;
NOR3X0 U301 (.IN2 ( n292 ) , .QN ( n288 ) , .VSS ( VSS ) , .VDD ( VDD ) 
    , .IN1 ( n293 ) , .IN3 ( n291 ) ) ;
MUX21X1 U300 (.S ( n322 ) , .IN2 ( result_bits_data[15] ) 
    , .IN1 ( operands_bits_B[15] ) , .Q ( B_next[15] ) , .VDD ( VDD ) 
    , .VSS ( VSS ) ) ;
XOR2X1 U299 (.VDD ( VDD ) , .VSS ( VSS ) , .IN2 ( n272 ) , .Q ( n274 ) 
    , .IN1 ( n273 ) ) ;
NAND3X0 U298 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n273 ) , .IN3 ( n270 ) 
    , .IN2 ( n281 ) , .IN1 ( n271 ) ) ;
NAND3X0 U297 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n271 ) , .IN3 ( n278 ) 
    , .IN2 ( n263 ) , .IN1 ( n285 ) ) ;
NAND3X0 U296 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n276 ) , .IN3 ( n261 ) 
    , .IN2 ( n321 ) , .IN1 ( n262 ) ) ;
OR2X1 U295 (.VDD ( VDD ) , .IN2 ( operands_bits_A[14] ) , .IN1 ( n318 ) 
    , .VSS ( VSS ) , .Q ( n262 ) ) ;
MUX21X1 U294 (.S ( n322 ) , .IN2 ( n339 ) , .IN1 ( operands_bits_B[14] ) 
    , .Q ( B_next[14] ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
XOR2X1 U293 (.VDD ( VDD ) , .VSS ( VSS ) , .IN2 ( n255 ) , .Q ( n257 ) 
    , .IN1 ( n256 ) ) ;
NAND3X0 U292 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n259 ) , .IN3 ( n248 ) 
    , .IN2 ( n321 ) , .IN1 ( n249 ) ) ;
OR2X1 U291 (.VDD ( VDD ) , .IN2 ( operands_bits_A[13] ) , .IN1 ( n318 ) 
    , .VSS ( VSS ) , .Q ( n249 ) ) ;
MUX21X1 U290 (.S ( n322 ) , .IN2 ( result_bits_data[13] ) 
    , .IN1 ( operands_bits_B[13] ) , .Q ( B_next[13] ) , .VDD ( VDD ) 
    , .VSS ( VSS ) ) ;
XOR2X1 U289 (.VDD ( VDD ) , .VSS ( VSS ) , .IN2 ( n242 ) , .Q ( n244 ) 
    , .IN1 ( n243 ) ) ;
NAND3X0 U288 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n246 ) , .IN3 ( n226 ) 
    , .IN2 ( n321 ) , .IN1 ( n227 ) ) ;
OR2X4 U287 (.VDD ( VDD ) , .IN2 ( operands_bits_A[12] ) , .IN1 ( n318 ) 
    , .VSS ( VSS ) , .Q ( n227 ) ) ;
MUX21X1 U286 (.S ( n322 ) , .IN2 ( result_bits_data[12] ) 
    , .IN1 ( operands_bits_B[12] ) , .Q ( B_next[12] ) , .VDD ( VDD ) 
    , .VSS ( VSS ) ) ;
XOR2X1 U285 (.VDD ( VDD ) , .VSS ( VSS ) , .IN2 ( n220 ) , .Q ( n222 ) 
    , .IN1 ( n221 ) ) ;
NAND3X0 U284 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n219 ) , .IN3 ( n216 ) 
    , .IN2 ( n230 ) , .IN1 ( n285 ) ) ;
NAND3X0 U283 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n224 ) , .IN3 ( n214 ) 
    , .IN2 ( n321 ) , .IN1 ( n215 ) ) ;
OR2X1 U282 (.VDD ( VDD ) , .IN2 ( operands_bits_A[11] ) , .IN1 ( n322 ) 
    , .VSS ( VSS ) , .Q ( n215 ) ) ;
MUX21X1 U281 (.S ( n322 ) , .IN2 ( result_bits_data[11] ) 
    , .IN1 ( operands_bits_B[11] ) , .Q ( B_next[11] ) , .VDD ( VDD ) 
    , .VSS ( VSS ) ) ;
XOR2X1 U280 (.VDD ( VDD ) , .VSS ( VSS ) , .IN2 ( n208 ) , .Q ( n210 ) 
    , .IN1 ( n209 ) ) ;
NAND3X1 U279 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n212 ) , .IN3 ( n200 ) 
    , .IN2 ( n321 ) , .IN1 ( n201 ) ) ;
OR2X1 U278 (.VDD ( VDD ) , .IN2 ( operands_bits_A[10] ) , .IN1 ( n318 ) 
    , .VSS ( VSS ) , .Q ( n201 ) ) ;
MUX21X1 U277 (.S ( n322 ) , .IN2 ( result_bits_data[10] ) 
    , .IN1 ( operands_bits_B[10] ) , .Q ( B_next[10] ) , .VDD ( VDD ) 
    , .VSS ( VSS ) ) ;
XOR2X1 U276 (.VDD ( VDD ) , .VSS ( VSS ) , .IN2 ( n194 ) , .Q ( n196 ) 
    , .IN1 ( n195 ) ) ;
NAND3X0 U275 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n198 ) , .IN3 ( n190 ) 
    , .IN2 ( n321 ) , .IN1 ( n191 ) ) ;
OR2X1 U274 (.VDD ( VDD ) , .IN2 ( operands_bits_A[9] ) , .IN1 ( n322 ) 
    , .VSS ( VSS ) , .Q ( n191 ) ) ;
MUX21X1 U273 (.S ( n322 ) , .IN2 ( result_bits_data[9] ) 
    , .IN1 ( operands_bits_B[9] ) , .Q ( B_next[9] ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
XOR2X1 U271 (.VDD ( VDD ) , .VSS ( VSS ) , .IN2 ( n184 ) , .Q ( n185 ) 
    , .IN1 ( n285 ) ) ;
MUX21X1 U270 (.S ( n322 ) , .IN2 ( result_bits_data[8] ) 
    , .IN1 ( operands_bits_B[8] ) , .Q ( B_next[8] ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
NAND4X0 U269 (.IN1 ( n160 ) , .QN ( n161 ) , .IN2 ( n159 ) , .VSS ( VSS ) 
    , .VDD ( VDD ) , .IN3 ( n158 ) , .IN4 ( n157 ) ) ;
NAND4X0 U268 (.IN1 ( n153 ) , .QN ( n158 ) , .IN2 ( n331 ) , .VSS ( VSS ) 
    , .VDD ( VDD ) , .IN3 ( n154 ) , .IN4 ( n151 ) ) ;
MUX21X1 U267 (.S ( n151 ) , .IN2 ( n79 ) , .IN1 ( n331 ) , .Q ( n159 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
NAND3X0 U266 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n160 ) , .IN3 ( n79 ) 
    , .IN2 ( n155 ) , .IN1 ( n149 ) ) ;
MUX21X1 U265 (.S ( n322 ) , .IN2 ( result_bits_data[7] ) 
    , .IN1 ( operands_bits_B[7] ) , .Q ( B_next[7] ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
XOR2X1 U263 (.VDD ( VDD ) , .VSS ( VSS ) , .IN2 ( n140 ) , .Q ( n142 ) 
    , .IN1 ( n141 ) ) ;
MUX21X1 U262 (.S ( n322 ) , .IN2 ( result_bits_data[6] ) 
    , .IN1 ( operands_bits_B[6] ) , .Q ( B_next[6] ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
NAND3X1 U261 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n126 ) , .IN3 ( n125 ) 
    , .IN2 ( A_mux_sel_1_ ) , .IN1 ( B_mux_sel ) ) ;
XOR2X1 U260 (.VDD ( VDD ) , .VSS ( VSS ) , .IN2 ( n123 ) , .Q ( n125 ) 
    , .IN1 ( n124 ) ) ;
MUX21X1 U259 (.S ( n322 ) , .IN2 ( result_bits_data[5] ) 
    , .IN1 ( operands_bits_B[5] ) , .Q ( B_next[5] ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
XOR2X1 U258 (.VDD ( VDD ) , .VSS ( VSS ) , .IN2 ( n113 ) , .Q ( n114 ) 
    , .IN1 ( n172 ) ) ;
MUX21X1 U257 (.S ( n322 ) , .IN2 ( result_bits_data[4] ) 
    , .IN1 ( operands_bits_B[4] ) , .Q ( B_next[4] ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
NAND3X1 U256 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n98 ) , .IN3 ( n97 ) 
    , .IN2 ( A_mux_sel_1_ ) , .IN1 ( B_mux_sel ) ) ;
XOR2X1 U255 (.VDD ( VDD ) , .VSS ( VSS ) , .IN2 ( n95 ) , .Q ( n97 ) 
    , .IN1 ( n96 ) ) ;
MUX21X1 U254 (.S ( n322 ) , .IN2 ( result_bits_data[3] ) 
    , .IN1 ( operands_bits_B[3] ) , .Q ( B_next[3] ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
NAND3X1 U253 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n87 ) , .IN3 ( n86 ) 
    , .IN2 ( A_mux_sel_1_ ) , .IN1 ( B_mux_sel ) ) ;
XOR2X1 U252 (.VDD ( VDD ) , .VSS ( VSS ) , .IN2 ( n106 ) , .Q ( n86 ) 
    , .IN1 ( n85 ) ) ;
MUX21X1 U251 (.S ( n322 ) , .IN2 ( n27 ) , .IN1 ( operands_bits_B[2] ) 
    , .Q ( B_next[2] ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
NAND3X1 U250 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n74 ) , .IN3 ( n73 ) 
    , .IN2 ( A_mux_sel_1_ ) , .IN1 ( B_mux_sel ) ) ;
XOR2X1 U249 (.VDD ( VDD ) , .VSS ( VSS ) , .IN2 ( n71 ) , .Q ( n73 ) 
    , .IN1 ( n72 ) ) ;
MUX21X1 U248 (.S ( n322 ) , .IN2 ( result_bits_data[1] ) 
    , .IN1 ( operands_bits_B[1] ) , .Q ( B_next[1] ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
NAND3X1 U247 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n65 ) , .IN3 ( n64 ) 
    , .IN2 ( A_mux_sel_1_ ) , .IN1 ( B_mux_sel ) ) ;
XOR2X1 U246 (.VDD ( VDD ) , .VSS ( VSS ) , .IN2 ( result_bits_data[0] ) 
    , .Q ( n64 ) , .IN1 ( n335 ) ) ;
MUX21X1 U245 (.S ( n322 ) , .IN2 ( result_bits_data[0] ) 
    , .IN1 ( operands_bits_B[0] ) , .Q ( B_next[0] ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
NAND4X0 U244 (.IN1 ( n47 ) , .QN ( n57 ) , .IN2 ( n278 ) , .VSS ( VSS ) 
    , .VDD ( VDD ) , .IN3 ( n53 ) , .IN4 ( n235 ) ) ;
NOR2X0 U243 (.QN ( n236 ) , .IN1 ( n42 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( B_reg[11] ) ) ;
NOR2X0 U242 (.QN ( n234 ) , .IN1 ( n43 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( B_reg[10] ) ) ;
NOR2X0 U241 (.QN ( n44 ) , .IN1 ( n236 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n234 ) ) ;
INVX0 U239 (.ZN ( n49 ) , .VDD ( VDD ) , .INP ( n292 ) , .VSS ( VSS ) ) ;
NOR2X0 U237 (.QN ( n52 ) , .IN1 ( n264 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n267 ) ) ;
NOR2X0 U236 (.QN ( n54 ) , .IN1 ( n52 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n265 ) ) ;
NOR2X0 U235 (.QN ( n206 ) , .IN1 ( n204 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n203 ) ) ;
NOR2X0 U234 (.QN ( n233 ) , .IN1 ( n206 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n205 ) ) ;
NOR2X0 U233 (.QN ( n231 ) , .IN1 ( n229 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n228 ) ) ;
INVX0 U232 (.ZN ( n232 ) , .VDD ( VDD ) , .INP ( n231 ) , .VSS ( VSS ) ) ;
NOR2X0 U231 (.QN ( n240 ) , .IN1 ( n233 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n232 ) ) ;
INVX0 U230 (.ZN ( n237 ) , .VDD ( VDD ) , .INP ( n236 ) , .VSS ( VSS ) ) ;
NOR2X0 U229 (.QN ( n279 ) , .IN1 ( n240 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n239 ) ) ;
NAND2X1 U327 (.IN2 ( n83 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n71 ) 
    , .QN ( n317 ) ) ;
NAND2X1 U326 (.IN2 ( n81 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n317 ) 
    , .QN ( n316 ) ) ;
NOR2X2 U325 (.IN2 ( n31 ) , .VDD ( VDD ) , .QN ( n109 ) , .IN1 ( B_reg[3] ) 
    , .VSS ( VSS ) ) ;
INVX1 U324 (.INP ( n109 ) , .ZN ( n315 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
NAND2X2 U322 (.IN1 ( n312 ) , .QN ( n15 ) , .IN2 ( n309 ) , .VSS ( VSS ) 
    , .VDD ( VDD ) ) ;
AND2X1 U321 (.IN1 ( n311 ) , .IN2 ( n310 ) , .Q ( n309 ) , .VDD ( VDD ) 
    , .VSS ( VSS ) ) ;
INVX0 U320 (.ZN ( n80 ) , .VDD ( VDD ) , .INP ( n107 ) , .VSS ( VSS ) ) ;
INVX0 U319 (.ZN ( n93 ) , .VDD ( VDD ) , .INP ( n104 ) , .VSS ( VSS ) ) ;
INVX0 U318 (.ZN ( n310 ) , .VDD ( VDD ) , .INP ( n108 ) , .VSS ( VSS ) ) ;
NAND2X1 U317 (.IN2 ( n315 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n107 ) 
    , .QN ( n314 ) ) ;
NAND2X1 U316 (.IN2 ( n313 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n316 ) 
    , .QN ( n312 ) ) ;
NAND2X1 U315 (.VDD ( VDD ) , .IN1 ( n315 ) , .VSS ( VSS ) , .IN2 ( n104 ) 
    , .QN ( n311 ) ) ;
NOR2X1 U314 (.IN1 ( result_bits_data[3] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n90 ) , .QN ( n108 ) ) ;
NAND2X0 U5 (.VDD ( VDD ) , .IN1 ( n331 ) , .VSS ( VSS ) , .IN2 ( n35 ) 
    , .QN ( n4 ) ) ;
NAND2X1 U25 (.VDD ( VDD ) , .IN1 ( n18 ) , .VSS ( VSS ) , .IN2 ( B_reg[4] ) 
    , .QN ( n133 ) ) ;
NAND2X0 U99 (.VDD ( VDD ) , .IN1 ( n136 ) , .VSS ( VSS ) , .IN2 ( n133 ) 
    , .QN ( n113 ) ) ;
NAND2X2 U150 (.VDD ( VDD ) , .IN1 ( n34 ) , .VSS ( VSS ) , .IN2 ( B_reg[7] ) 
    , .QN ( n176 ) ) ;
NAND2X0 U148 (.VDD ( VDD ) , .IN1 ( n37 ) , .VSS ( VSS ) , .IN2 ( B_reg[6] ) 
    , .QN ( n169 ) ) ;
NAND2X1 U147 (.VDD ( VDD ) , .IN1 ( n38 ) , .VSS ( VSS ) , .IN2 ( B_reg[5] ) 
    , .QN ( n132 ) ) ;
NAND2X1 U156 (.VDD ( VDD ) , .IN1 ( n68 ) , .VSS ( VSS ) 
    , .IN2 ( result_bits_data[1] ) , .QN ( n83 ) ) ;
INVX2 U2 (.ZN ( n265 ) , .VDD ( VDD ) , .INP ( n6 ) , .VSS ( VSS ) ) ;
NAND2X0 U11 (.VDD ( VDD ) , .IN1 ( n136 ) , .VSS ( VSS ) , .IN2 ( n177 ) 
    , .QN ( n3 ) ) ;
NAND2X0 U144 (.VDD ( VDD ) , .IN1 ( n49 ) , .VSS ( VSS ) , .IN2 ( n287 ) 
    , .QN ( n50 ) ) ;
NAND2X0 U137 (.VDD ( VDD ) , .IN1 ( n106 ) , .VSS ( VSS ) , .IN2 ( n105 ) 
    , .QN ( n112 ) ) ;
NAND2X0 U142 (.VDD ( VDD ) , .IN1 ( n54 ) , .VSS ( VSS ) , .IN2 ( n53 ) 
    , .QN ( n55 ) ) ;
INVX0 U92 (.ZN ( n53 ) , .VDD ( VDD ) , .INP ( n46 ) , .VSS ( VSS ) ) ;
NOR2X0 U10 (.QN ( n14 ) , .IN1 ( n4 ) , .VDD ( VDD ) , .VSS ( VSS ) , .IN2 ( n3 ) ) ;
NAND2X2 U131 (.IN2 ( n181 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n182 ) 
    , .QN ( n285 ) ) ;
NAND2X0 U70 (.VDD ( VDD ) , .IN1 ( n66 ) , .VSS ( VSS ) , .IN2 ( n65 ) 
    , .QN ( A_next[0] ) ) ;
NAND2X0 U61 (.VDD ( VDD ) , .IN1 ( n168 ) , .VSS ( VSS ) , .IN2 ( n167 ) 
    , .QN ( n188 ) ) ;
NOR2X1 U34 (.QN ( n205 ) , .IN1 ( n22 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( B_reg[9] ) ) ;
NOR2X2 U28 (.QN ( n264 ) , .IN1 ( n19 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( B_reg[12] ) ) ;
NAND2X1 U138 (.VDD ( VDD ) , .IN1 ( n84 ) , .VSS ( VSS ) , .IN2 ( n83 ) 
    , .QN ( n106 ) ) ;
NAND2X0 U152 (.VDD ( VDD ) , .IN1 ( n32 ) , .VSS ( VSS ) , .IN2 ( B_reg[8] ) 
    , .QN ( n192 ) ) ;
NAND2X0 U149 (.VDD ( VDD ) , .IN1 ( n36 ) , .VSS ( VSS ) , .IN2 ( n35 ) 
    , .QN ( n39 ) ) ;
NAND2X2 U120 (.VDD ( VDD ) , .IN1 ( n212 ) , .VSS ( VSS ) , .IN2 ( n211 ) 
    , .QN ( A_next[10] ) ) ;
NAND2X0 U116 (.VDD ( VDD ) , .IN1 ( n198 ) , .VSS ( VSS ) , .IN2 ( n197 ) 
    , .QN ( A_next[9] ) ) ;
NAND2X0 U106 (.VDD ( VDD ) , .IN1 ( n246 ) , .VSS ( VSS ) , .IN2 ( n245 ) 
    , .QN ( A_next[12] ) ) ;
NAND2X0 U62 (.VDD ( VDD ) , .IN1 ( n188 ) , .VSS ( VSS ) , .IN2 ( n187 ) 
    , .QN ( A_next[8] ) ) ;
NAND2X0 U66 (.VDD ( VDD ) , .IN1 ( n127 ) , .VSS ( VSS ) , .IN2 ( n126 ) 
    , .QN ( A_next[5] ) ) ;
NAND2X1 U72 (.VDD ( VDD ) , .IN1 ( n88 ) , .VSS ( VSS ) , .IN2 ( n87 ) 
    , .QN ( A_next[2] ) ) ;
NAND2X0 U64 (.VDD ( VDD ) , .IN1 ( n75 ) , .VSS ( VSS ) , .IN2 ( n74 ) 
    , .QN ( A_next[1] ) ) ;
NAND2X0 U60 (.VDD ( VDD ) , .IN1 ( n117 ) , .VSS ( VSS ) , .IN2 ( n116 ) 
    , .QN ( A_next[4] ) ) ;
NAND2X0 U58 (.VDD ( VDD ) , .IN1 ( n164 ) , .VSS ( VSS ) , .IN2 ( n163 ) 
    , .QN ( A_next[7] ) ) ;
INVX0 U35 (.ZN ( n23 ) , .VDD ( VDD ) , .INP ( n41 ) , .VSS ( VSS ) ) ;
INVX0 U19 (.ZN ( n10 ) , .VDD ( VDD ) , .INP ( n251 ) , .VSS ( VSS ) ) ;
NAND2X2 U27 (.IN2 ( B_reg[9] ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n22 ) 
    , .QN ( n24 ) ) ;
NOR2X1 U75 (.IN1 ( n213 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( result_bits_data[11] ) , .QN ( n229 ) ) ;
NAND2X1 U68 (.IN2 ( n143 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n144 ) 
    , .QN ( A_next[6] ) ) ;
INVX8 icc_place317 (.VSS ( VSS ) , .INP ( A_mux_sel_1_ ) , .ZN ( n321 ) 
    , .VDD ( VDD ) ) ;
INVX4 icc_place316 (.VSS ( VSS ) , .INP ( B_mux_sel ) , .ZN ( n318 ) 
    , .VDD ( VDD ) ) ;
INVX2 icc_place315 (.VDD ( VDD ) , .INP ( reset ) , .VSS ( VSS ) , .ZN ( n186 ) ) ;
INVX0 dp_ipo315 (.ZN ( n1 ) , .VDD ( VDD ) , .INP ( n11 ) , .VSS ( VSS ) ) ;
INVX0 dp_ipo316 (.ZN ( n11 ) , .VDD ( VDD ) , .INP ( result_bits_data[2] ) 
    , .VSS ( VSS ) ) ;
INVX0 dp_ipo322 (.ZN ( n27 ) , .VDD ( VDD ) , .INP ( n28 ) , .VSS ( VSS ) ) ;
INVX0 dp_ipo323 (.ZN ( n28 ) , .VDD ( VDD ) , .INP ( n1 ) , .VSS ( VSS ) ) ;
NAND2X1 dp_ipo324 (.IN2 ( n192 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n6 ) 
    , .QN ( n63 ) ) ;
NAND3X0 dp_ipo325 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n5 ) , .IN3 ( n10 ) 
    , .IN2 ( n70 ) , .IN1 ( n235 ) ) ;
INVX0 dp_ipo326 (.ZN ( n70 ) , .VDD ( VDD ) , .INP ( n63 ) , .VSS ( VSS ) ) ;
NBUFFX2 dp_ipo327 (.VDD ( VDD ) , .INP ( n169 ) , .VSS ( VSS ) , .Z ( n79 ) ) ;
NAND2X2 dp_ipo328 (.IN1 ( n55 ) , .QN ( n92 ) , .IN2 ( n56 ) , .VSS ( VSS ) 
    , .VDD ( VDD ) ) ;
NAND2X2 dp_ipo329 (.IN1 ( n103 ) , .QN ( n58 ) , .IN2 ( n57 ) , .VSS ( VSS ) 
    , .VDD ( VDD ) ) ;
INVX2 dp_ipo330 (.VDD ( VDD ) , .INP ( n92 ) , .VSS ( VSS ) , .ZN ( n103 ) ) ;
INVX0 dp_ipo331 (.ZN ( n121 ) , .VDD ( VDD ) , .INP ( n131 ) , .VSS ( VSS ) ) ;
INVX0 dp_ipo332 (.ZN ( n131 ) , .VDD ( VDD ) , .INP ( n234 ) , .VSS ( VSS ) ) ;
NAND3X0 dp_ipo333 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n144 ) , .IN3 ( n130 ) 
    , .IN2 ( n321 ) , .IN1 ( n148 ) ) ;
INVX0 dp_ipo334 (.VDD ( VDD ) , .INP ( n128 ) , .VSS ( VSS ) , .ZN ( n148 ) ) ;
NAND3X0 dp_ipo336 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n66 ) , .IN3 ( n62 ) 
    , .IN2 ( n321 ) , .IN1 ( n2 ) ) ;
INVX0 dp_ipo337 (.INP ( n60 ) , .ZN ( n301 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
NAND3X0 dp_ipo339 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n164 ) , .IN3 ( n147 ) 
    , .IN2 ( n321 ) , .IN1 ( n320 ) ) ;
INVX0 dp_ipo340 (.INP ( n145 ) , .ZN ( n320 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
INVX0 dp_ipo342 (.ZN ( n324 ) , .VDD ( VDD ) , .INP ( n325 ) , .VSS ( VSS ) ) ;
INVX0 dp_ipo343 (.ZN ( n325 ) , .VDD ( VDD ) , .INP ( n205 ) , .VSS ( VSS ) ) ;
NOR2X2 dp_ipo345 (.IN2 ( n327 ) , .VDD ( VDD ) , .QN ( n9 ) , .IN1 ( n5 ) 
    , .VSS ( VSS ) ) ;
INVX0 dp_ipo347 (.ZN ( n328 ) , .VDD ( VDD ) , .INP ( n329 ) , .VSS ( VSS ) ) ;
INVX0 dp_ipo348 (.ZN ( n329 ) , .VDD ( VDD ) , .INP ( n176 ) , .VSS ( VSS ) ) ;
NAND3X0 dp_ipo349 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n127 ) , .IN3 ( n120 ) 
    , .IN2 ( n321 ) , .IN1 ( n16 ) ) ;
NAND3X0 dp_ipo352 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n117 ) , .IN3 ( n102 ) 
    , .IN2 ( n321 ) , .IN1 ( n17 ) ) ;
NAND3X0 dp_ipo355 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n99 ) , .IN3 ( n91 ) 
    , .IN2 ( n321 ) , .IN1 ( n334 ) ) ;
NAND3X0 dp_ipo358 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n75 ) , .IN3 ( n69 ) 
    , .IN2 ( n321 ) , .IN1 ( n319 ) ) ;
NAND3X0 dp_ipo361 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n88 ) , .IN3 ( n78 ) 
    , .IN2 ( n321 ) , .IN1 ( n338 ) ) ;
NOR2X2 dp_ipo364 (.IN2 ( n41 ) , .VDD ( VDD ) , .QN ( n340 ) , .IN1 ( n12 ) 
    , .VSS ( VSS ) ) ;
endmodule




module gcdGCDUnit_rtl (clk , reset , operands_bits_A , operands_bits_B , 
    operands_val , operands_rdy , result_bits_data , result_val , 
    result_rdy , VDD , VSS );
input  clk ;
input  reset ;
input  [15:0] operands_bits_A ;
input  [15:0] operands_bits_B ;
input  operands_val ;
output operands_rdy ;
output [15:0] result_bits_data ;
output result_val ;
input  result_rdy ;
inout  VDD ;
inout  VSS ;

supply1 VDD ;
supply0 VSS ;



gcdGCDUnitCtrl GCDctrl0 (.clk ( clk ) , .reset ( n58 ) , 
    .operands_val ( operands_val ) , .result_rdy ( result_rdy ) , 
    .B_zero ( B_zero ) , .A_lt_B ( A_lt_B ) , .result_val ( result_val ) , 
    .operands_rdy ( operands_rdy ) , 
    .A_mux_sel ( {n15 , SYNOPSYS_UNCONNECTED_1 } ) , .B_mux_sel_BAR ( n11 ) , 
    .A_en ( A_en ) , .B_en ( B_en ) , .B_mux_sel_hfs_netlink_0 ( VSS ) , 
    .VDD ( VDD ) , .VSS ( VSS ) ) ;


gcdGCDUnitDpath_W16 GCDdpath0 (
    .operands_bits_A ( {n24 , n30 , n29 , n28 , n27 , n26 , n25 , n40 , n32 , n38 , 
	n37 , n31 , n36 , n57 , n35 , n34 } ) , 
    .operands_bits_B ( {n56 , n55 , n54 , n53 , n52 , n51 , n50 , n49 , n48 , n47 , 
	n46 , n45 , n44 , n43 , n42 , n41 } ) , 
    .result_bits_data ( result_bits_data ) , .clk ( clk ) , .reset ( n58 ) , 
    .B_mux_sel ( n11 ) , .A_en ( A_en ) , .B_en ( B_en ) , .A_mux_sel_1_ ( n15 ) , 
    .A_mux_sel_0__BAR ( VSS ) , .B_zero ( B_zero ) , .A_lt_B ( A_lt_B ) , 
    .VSS ( VSS ) , .VDD ( VDD ) ) ;

DELLN1X2 icc_clock39 (.VSS ( VSS ) , .VDD ( VDD ) , .Z ( n58 ) , .INP ( reset ) ) ;
NBUFFX2 icc_clock38 (.VDD ( VDD ) , .INP ( operands_bits_A[2] ) , .VSS ( VSS ) 
    , .Z ( n57 ) ) ;
DELLN1X2 icc_clock37 (.VSS ( VSS ) , .VDD ( VDD ) , .Z ( n56 ) 
    , .INP ( operands_bits_B[15] ) ) ;
DELLN1X2 icc_clock36 (.VSS ( VSS ) , .VDD ( VDD ) , .Z ( n55 ) 
    , .INP ( operands_bits_B[14] ) ) ;
DELLN1X2 icc_clock35 (.VSS ( VSS ) , .VDD ( VDD ) , .Z ( n54 ) 
    , .INP ( operands_bits_B[13] ) ) ;
DELLN1X2 icc_clock34 (.VSS ( VSS ) , .VDD ( VDD ) , .Z ( n53 ) 
    , .INP ( operands_bits_B[12] ) ) ;
DELLN1X2 icc_clock33 (.VSS ( VSS ) , .VDD ( VDD ) , .Z ( n52 ) 
    , .INP ( operands_bits_B[11] ) ) ;
DELLN1X2 icc_clock32 (.VSS ( VSS ) , .VDD ( VDD ) , .Z ( n51 ) 
    , .INP ( operands_bits_B[10] ) ) ;
DELLN1X2 icc_clock31 (.VSS ( VSS ) , .VDD ( VDD ) , .Z ( n50 ) 
    , .INP ( operands_bits_B[9] ) ) ;
DELLN1X2 icc_clock30 (.VSS ( VSS ) , .VDD ( VDD ) , .Z ( n49 ) 
    , .INP ( operands_bits_B[8] ) ) ;
DELLN1X2 icc_clock29 (.VSS ( VSS ) , .VDD ( VDD ) , .Z ( n48 ) 
    , .INP ( operands_bits_B[7] ) ) ;
DELLN1X2 icc_clock28 (.VSS ( VSS ) , .VDD ( VDD ) , .Z ( n47 ) 
    , .INP ( operands_bits_B[6] ) ) ;
DELLN1X2 icc_clock27 (.VSS ( VSS ) , .VDD ( VDD ) , .Z ( n46 ) 
    , .INP ( operands_bits_B[5] ) ) ;
DELLN1X2 icc_clock26 (.VSS ( VSS ) , .VDD ( VDD ) , .Z ( n45 ) 
    , .INP ( operands_bits_B[4] ) ) ;
DELLN1X2 icc_clock25 (.VSS ( VSS ) , .VDD ( VDD ) , .Z ( n44 ) 
    , .INP ( operands_bits_B[3] ) ) ;
DELLN1X2 icc_clock24 (.VSS ( VSS ) , .VDD ( VDD ) , .Z ( n43 ) 
    , .INP ( operands_bits_B[2] ) ) ;
DELLN1X2 icc_clock23 (.VSS ( VSS ) , .VDD ( VDD ) , .Z ( n42 ) 
    , .INP ( operands_bits_B[1] ) ) ;
DELLN1X2 icc_clock22 (.VSS ( VSS ) , .VDD ( VDD ) , .Z ( n41 ) 
    , .INP ( operands_bits_B[0] ) ) ;
NBUFFX4 icc_clock21 (.VSS ( VSS ) , .INP ( operands_bits_A[8] ) , .Z ( n40 ) 
    , .VDD ( VDD ) ) ;
NBUFFX2 icc_clock20 (.VDD ( VDD ) , .INP ( n39 ) , .VSS ( VSS ) , .Z ( n38 ) ) ;
DELLN1X2 icc_clock19 (.VSS ( VSS ) , .VDD ( VDD ) , .Z ( n36 ) 
    , .INP ( operands_bits_A[3] ) ) ;
NBUFFX2 icc_clock18 (.VDD ( VDD ) , .INP ( operands_bits_A[1] ) , .VSS ( VSS ) 
    , .Z ( n35 ) ) ;
NBUFFX2 icc_clock17 (.VDD ( VDD ) , .INP ( n33 ) , .VSS ( VSS ) , .Z ( n32 ) ) ;
NBUFFX4 icc_clock16 (.VSS ( VSS ) , .INP ( operands_bits_A[14] ) , .Z ( n30 ) 
    , .VDD ( VDD ) ) ;
NBUFFX4 icc_clock15 (.VSS ( VSS ) , .INP ( operands_bits_A[13] ) , .Z ( n29 ) 
    , .VDD ( VDD ) ) ;
NBUFFX4 icc_clock14 (.VSS ( VSS ) , .INP ( operands_bits_A[12] ) , .Z ( n28 ) 
    , .VDD ( VDD ) ) ;
DELLN1X2 icc_clock13 (.VSS ( VSS ) , .VDD ( VDD ) , .Z ( n27 ) 
    , .INP ( operands_bits_A[11] ) ) ;
DELLN1X2 icc_clock12 (.VSS ( VSS ) , .VDD ( VDD ) , .Z ( n26 ) 
    , .INP ( operands_bits_A[10] ) ) ;
DELLN1X2 icc_clock11 (.VSS ( VSS ) , .VDD ( VDD ) , .Z ( n25 ) 
    , .INP ( operands_bits_A[9] ) ) ;
DELLN1X2 icc_clock10 (.VSS ( VSS ) , .VDD ( VDD ) , .Z ( n24 ) 
    , .INP ( operands_bits_A[15] ) ) ;
NBUFFX2 icc_clock9 (.VDD ( VDD ) , .INP ( operands_bits_A[7] ) , .VSS ( VSS ) 
    , .Z ( n33 ) ) ;
NBUFFX2 icc_clock8 (.VDD ( VDD ) , .INP ( operands_bits_A[4] ) , .VSS ( VSS ) 
    , .Z ( n31 ) ) ;
NBUFFX2 icc_clock7 (.VDD ( VDD ) , .INP ( operands_bits_A[5] ) , .VSS ( VSS ) 
    , .Z ( n37 ) ) ;
NBUFFX2 icc_clock6 (.VDD ( VDD ) , .INP ( operands_bits_A[0] ) , .VSS ( VSS ) 
    , .Z ( n34 ) ) ;
NBUFFX2 icc_clock5 (.VDD ( VDD ) , .INP ( operands_bits_A[6] ) , .VSS ( VSS ) 
    , .Z ( n39 ) ) ;
endmodule


