/*-----------------------------------------------------------------------------------------
 *			File Name		:fw_define.h
 *			Version			:V1.0.0
 *			Create Date	:2020-08-80
 *			Modufy Date	:
 *			Information :
 */

#ifndef FW_DEFINE_H_
#define FW_DEFINE_H_

//-------- <<< Use Configuration Wizard in Context Menu >>> --------------------

// <h>System
// =======================
// <o>Core Clock
// <18000=>  18Mhz  <24000=>  24Mhz  <30000=>  30Mhz
#ifndef FW_DEFINE_SYSTEM_CLOCK
#define FW_DEFINE_SYSTEM_CLOCK 30000
#endif

// </h>

// <h> IO
// =======================

//   <e> IO0
//   <i> Enables IO0.
#ifndef FW_DEFINE_IO0_ENABLE
#define FW_DEFINE_IO0_ENABLE 1
#endif

//   <o>Hardware Base Address <0x0-0xFFFFFFFF>
#ifndef FW_DEFINE_IO0_BASE
#define FW_DEFINE_IO0_BASE (void*) 0xA0000000
#endif

//   </e>
// </h>

// <h>USART
// =======================

//   <e>USART0
//   <i> Enables USART0.
#ifndef FW_DEFINE_USART0_ENABLE
#define FW_DEFINE_USART0_ENABLE 1
#endif

//   <e> RingBuffer
//   <i> Enables IO0.
#ifndef FW_DEFINE_USART0_RINGBUFFER_ENABLE
#define FW_DEFINE_USART0_RINGBUFFER_ENABLE 1
#endif

//   <o>Size [byte] <32-8192>
#ifndef FW_DEFINE_USART0_RINGBUFFER_SIZE
#define FW_DEFINE_USART0_RINGBUFFER_SIZE 1024
#endif
//   </e>

//   <o>Hardware Base Address <0x0-0xFFFFFFFF>
#ifndef FW_DEFINE_USART0_BASE
#define FW_DEFINE_USART0_BASE (void*) 0x40064000
#endif

// <o>Baudrate
// <600=>     600    <1200=>    1200   <2400=>    2400   <4800=>    4800  
// <9600=>    9600   <19200=>   19200  <38400=>   38400  <57600=>   57600  
// <128000=>  128000 <256000=>  256000
#ifndef FW_DEFINE_USART0_BAUDRATE
#define FW_DEFINE_USART0_BAUDRATE 9600
#endif

// <o>TXD
// <0=>  P0_0  <1=>  P0_1  <2=>  P0_2  <3=>  P0_3  <4=>  P0_4  <5=>  P0_5  <6=>  P0_6  <7=>  P0_7
// <8=>  P0_8  <9=>  P0_9  <10=> P0_10 <11=> P0_11 <12=> P0_12 <13=> P0_13 <14=> P0_14 <15=> P0_15
// <16=> P0_16 <17=> P0_17 <18=> P0_18 <19=> P0_19 <20=> P0_20 <21=> P0_21 <22=> P0_22 <23=> P0_23
// <24=> P0_24 <25=> P0_25 <26=> P0_26 <27=> P0_27 <28=> P0_28 <29=> P0_29 <30=> P0_30 <31=> P0_31
// <32=> P1_0  <33=> P1_1  <34=> P1_2  <35=> P1_3  <36=> P1_4  <37=> P1_5  <38=> P1_6  <39=> P1_7
// <40=> P1_8  <41=> P1_9  <42=> P1_10 <43=> P1_11 <44=> P1_12 <45=> P1_13 <46=> P1_14 <47=> P1_15
// <48=> P1_16 <49=> P1_17 <50=> P1_18 <51=> P1_19 <52=> P1_20 <53=> P1_21 <255=> Not used
#ifndef FW_DEFINE_USART0_TXD
#define FW_DEFINE_USART0_TXD 25
#endif

// <o>RXD
// <0=>  P0_0  <1=>  P0_1  <2=>  P0_2  <3=>  P0_3  <4=>  P0_4  <5=>  P0_5  <6=>  P0_6  <7=>  P0_7
// <8=>  P0_8  <9=>  P0_9  <10=> P0_10 <11=> P0_11 <12=> P0_12 <13=> P0_13 <14=> P0_14 <15=> P0_15
// <16=> P0_16 <17=> P0_17 <18=> P0_18 <19=> P0_19 <20=> P0_20 <21=> P0_21 <22=> P0_22 <23=> P0_23
// <24=> P0_24 <25=> P0_25 <26=> P0_26 <27=> P0_27 <28=> P0_28 <29=> P0_29 <30=> P0_30 <31=> P0_31
// <32=> P1_0  <33=> P1_1  <34=> P1_2  <35=> P1_3  <36=> P1_4  <37=> P1_5  <38=> P1_6  <39=> P1_7
// <40=> P1_8  <41=> P1_9  <42=> P1_10 <43=> P1_11 <44=> P1_12 <45=> P1_13 <46=> P1_14 <47=> P1_15
// <48=> P1_16 <49=> P1_17 <50=> P1_18 <51=> P1_19 <52=> P1_20 <53=> P1_21 <255=> Not used
#ifndef FW_DEFINE_USART0_RXD
#define FW_DEFINE_USART0_RXD 24
#endif

// <o>RTS
// <0=>  P0_0  <1=>  P0_1  <2=>  P0_2  <3=>  P0_3  <4=>  P0_4  <5=>  P0_5  <6=>  P0_6  <7=>  P0_7
// <8=>  P0_8  <9=>  P0_9  <10=> P0_10 <11=> P0_11 <12=> P0_12 <13=> P0_13 <14=> P0_14 <15=> P0_15
// <16=> P0_16 <17=> P0_17 <18=> P0_18 <19=> P0_19 <20=> P0_20 <21=> P0_21 <22=> P0_22 <23=> P0_23
// <24=> P0_24 <25=> P0_25 <26=> P0_26 <27=> P0_27 <28=> P0_28 <29=> P0_29 <30=> P0_30 <31=> P0_31
// <32=> P1_0  <33=> P1_1  <34=> P1_2  <35=> P1_3  <36=> P1_4  <37=> P1_5  <38=> P1_6  <39=> P1_7
// <40=> P1_8  <41=> P1_9  <42=> P1_10 <43=> P1_11 <44=> P1_12 <45=> P1_13 <46=> P1_14 <47=> P1_15
// <48=> P1_16 <49=> P1_17 <50=> P1_18 <51=> P1_19 <52=> P1_20 <53=> P1_21 <255=> Not used
#ifndef FW_DEFINE_USART0_RTS
#define FW_DEFINE_USART0_RTS 255
#endif

// <o>CTS
// <0=>  P0_0  <1=>  P0_1  <2=>  P0_2  <3=>  P0_3  <4=>  P0_4  <5=>  P0_5  <6=>  P0_6  <7=>  P0_7
// <8=>  P0_8  <9=>  P0_9  <10=> P0_10 <11=> P0_11 <12=> P0_12 <13=> P0_13 <14=> P0_14 <15=> P0_15
// <16=> P0_16 <17=> P0_17 <18=> P0_18 <19=> P0_19 <20=> P0_20 <21=> P0_21 <22=> P0_22 <23=> P0_23
// <24=> P0_24 <25=> P0_25 <26=> P0_26 <27=> P0_27 <28=> P0_28 <29=> P0_29 <30=> P0_30 <31=> P0_31
// <32=> P1_0  <33=> P1_1  <34=> P1_2  <35=> P1_3  <36=> P1_4  <37=> P1_5  <38=> P1_6  <39=> P1_7
// <40=> P1_8  <41=> P1_9  <42=> P1_10 <43=> P1_11 <44=> P1_12 <45=> P1_13 <46=> P1_14 <47=> P1_15
// <48=> P1_16 <49=> P1_17 <50=> P1_18 <51=> P1_19 <52=> P1_20 <53=> P1_21 <255=> Not used
#ifndef FW_DEFINE_USART0_CTS
#define FW_DEFINE_USART0_CTS 255
#endif

// <o>SCLK
// <0=>  P0_0  <1=>  P0_1  <2=>  P0_2  <3=>  P0_3  <4=>  P0_4  <5=>  P0_5  <6=>  P0_6  <7=>  P0_7
// <8=>  P0_8  <9=>  P0_9  <10=> P0_10 <11=> P0_11 <12=> P0_12 <13=> P0_13 <14=> P0_14 <15=> P0_15
// <16=> P0_16 <17=> P0_17 <18=> P0_18 <19=> P0_19 <20=> P0_20 <21=> P0_21 <22=> P0_22 <23=> P0_23
// <24=> P0_24 <25=> P0_25 <26=> P0_26 <27=> P0_27 <28=> P0_28 <29=> P0_29 <30=> P0_30 <31=> P0_31
// <32=> P1_0  <33=> P1_1  <34=> P1_2  <35=> P1_3  <36=> P1_4  <37=> P1_5  <38=> P1_6  <39=> P1_7
// <40=> P1_8  <41=> P1_9  <42=> P1_10 <43=> P1_11 <44=> P1_12 <45=> P1_13 <46=> P1_14 <47=> P1_15
// <48=> P1_16 <49=> P1_17 <50=> P1_18 <51=> P1_19 <52=> P1_20 <53=> P1_21 <255=> Not used
#ifndef FW_DEFINE_USART0_SCLK
#define FW_DEFINE_USART0_SCLK 255
#endif

//   </e>

//   <e>USART1
//   <i> Enables USART1.
#ifndef FW_DEFINE_USART1_ENABLE
#define FW_DEFINE_USART1_ENABLE 0
#endif

//   <e> RingBuffer
//   <i> Enables IO0.
#ifndef FW_DEFINE_USART1_RINGBUFFER_ENABLE
#define FW_DEFINE_USART1_RINGBUFFER_ENABLE 0
#endif

//   <o>Size [byte] <32-8192>
#ifndef FW_DEFINE_USART1_RINGBUFFER_SIZE
#define FW_DEFINE_USART1_RINGBUFFER_SIZE 256
#endif
//   </e>

//   <o>Hardware Base Address <0x0-0xFFFFFFFF>
#ifndef FW_DEFINE_USART1_BASE
#define FW_DEFINE_USART1_BASE (void*) 0x40068000
#endif

// <o>Baudrate
// <600=>     600    <1200=>    1200   <2400=>    2400   <4800=>    4800  
// <9600=>    9600   <19200=>   19200  <38400=>   38400  <57600=>   57600  
// <128000=>  128000 <256000=>  256000
#ifndef FW_DEFINE_USART1_BAUDRATE
#define FW_DEFINE_USART1_BAUDRATE 9600
#endif

// <o>TXD
// <0=>  P0_0  <1=>  P0_1  <2=>  P0_2  <3=>  P0_3  <4=>  P0_4  <5=>  P0_5  <6=>  P0_6  <7=>  P0_7
// <8=>  P0_8  <9=>  P0_9  <10=> P0_10 <11=> P0_11 <12=> P0_12 <13=> P0_13 <14=> P0_14 <15=> P0_15
// <16=> P0_16 <17=> P0_17 <18=> P0_18 <19=> P0_19 <20=> P0_20 <21=> P0_21 <22=> P0_22 <23=> P0_23
// <24=> P0_24 <25=> P0_25 <26=> P0_26 <27=> P0_27 <28=> P0_28 <29=> P0_29 <30=> P0_30 <31=> P0_31
// <32=> P1_0  <33=> P1_1  <34=> P1_2  <35=> P1_3  <36=> P1_4  <37=> P1_5  <38=> P1_6  <39=> P1_7
// <40=> P1_8  <41=> P1_9  <42=> P1_10 <43=> P1_11 <44=> P1_12 <45=> P1_13 <46=> P1_14 <47=> P1_15
// <48=> P1_16 <49=> P1_17 <50=> P1_18 <51=> P1_19 <52=> P1_20 <53=> P1_21 <255=> Not used
#ifndef FW_DEFINE_USART1_TXD
#define FW_DEFINE_USART1_TXD 41
#endif

// <o>RXD
// <0=>  P0_0  <1=>  P0_1  <2=>  P0_2  <3=>  P0_3  <4=>  P0_4  <5=>  P0_5  <6=>  P0_6  <7=>  P0_7
// <8=>  P0_8  <9=>  P0_9  <10=> P0_10 <11=> P0_11 <12=> P0_12 <13=> P0_13 <14=> P0_14 <15=> P0_15
// <16=> P0_16 <17=> P0_17 <18=> P0_18 <19=> P0_19 <20=> P0_20 <21=> P0_21 <22=> P0_22 <23=> P0_23
// <24=> P0_24 <25=> P0_25 <26=> P0_26 <27=> P0_27 <28=> P0_28 <29=> P0_29 <30=> P0_30 <31=> P0_31
// <32=> P1_0  <33=> P1_1  <34=> P1_2  <35=> P1_3  <36=> P1_4  <37=> P1_5  <38=> P1_6  <39=> P1_7
// <40=> P1_8  <41=> P1_9  <42=> P1_10 <43=> P1_11 <44=> P1_12 <45=> P1_13 <46=> P1_14 <47=> P1_15
// <48=> P1_16 <49=> P1_17 <50=> P1_18 <51=> P1_19 <52=> P1_20 <53=> P1_21 <255=> Not used
#ifndef FW_DEFINE_USART1_RXD
#define FW_DEFINE_USART1_RXD 255
#endif

// <o>RTS
// <0=>  P0_0  <1=>  P0_1  <2=>  P0_2  <3=>  P0_3  <4=>  P0_4  <5=>  P0_5  <6=>  P0_6  <7=>  P0_7
// <8=>  P0_8  <9=>  P0_9  <10=> P0_10 <11=> P0_11 <12=> P0_12 <13=> P0_13 <14=> P0_14 <15=> P0_15
// <16=> P0_16 <17=> P0_17 <18=> P0_18 <19=> P0_19 <20=> P0_20 <21=> P0_21 <22=> P0_22 <23=> P0_23
// <24=> P0_24 <25=> P0_25 <26=> P0_26 <27=> P0_27 <28=> P0_28 <29=> P0_29 <30=> P0_30 <31=> P0_31
// <32=> P1_0  <33=> P1_1  <34=> P1_2  <35=> P1_3  <36=> P1_4  <37=> P1_5  <38=> P1_6  <39=> P1_7
// <40=> P1_8  <41=> P1_9  <42=> P1_10 <43=> P1_11 <44=> P1_12 <45=> P1_13 <46=> P1_14 <47=> P1_15
// <48=> P1_16 <49=> P1_17 <50=> P1_18 <51=> P1_19 <52=> P1_20 <53=> P1_21 <255=> Not used
#ifndef FW_DEFINE_USART1_RTS
#define FW_DEFINE_USART1_RTS 255
#endif

// <o>CTS
// <0=>  P0_0  <1=>  P0_1  <2=>  P0_2  <3=>  P0_3  <4=>  P0_4  <5=>  P0_5  <6=>  P0_6  <7=>  P0_7
// <8=>  P0_8  <9=>  P0_9  <10=> P0_10 <11=> P0_11 <12=> P0_12 <13=> P0_13 <14=> P0_14 <15=> P0_15
// <16=> P0_16 <17=> P0_17 <18=> P0_18 <19=> P0_19 <20=> P0_20 <21=> P0_21 <22=> P0_22 <23=> P0_23
// <24=> P0_24 <25=> P0_25 <26=> P0_26 <27=> P0_27 <28=> P0_28 <29=> P0_29 <30=> P0_30 <31=> P0_31
// <32=> P1_0  <33=> P1_1  <34=> P1_2  <35=> P1_3  <36=> P1_4  <37=> P1_5  <38=> P1_6  <39=> P1_7
// <40=> P1_8  <41=> P1_9  <42=> P1_10 <43=> P1_11 <44=> P1_12 <45=> P1_13 <46=> P1_14 <47=> P1_15
// <48=> P1_16 <49=> P1_17 <50=> P1_18 <51=> P1_19 <52=> P1_20 <53=> P1_21 <255=> Not used
#ifndef FW_DEFINE_USART1_CTS
#define FW_DEFINE_USART1_CTS 255
#endif

// <o>SCLK
// <0=>  P0_0  <1=>  P0_1  <2=>  P0_2  <3=>  P0_3  <4=>  P0_4  <5=>  P0_5  <6=>  P0_6  <7=>  P0_7
// <8=>  P0_8  <9=>  P0_9  <10=> P0_10 <11=> P0_11 <12=> P0_12 <13=> P0_13 <14=> P0_14 <15=> P0_15
// <16=> P0_16 <17=> P0_17 <18=> P0_18 <19=> P0_19 <20=> P0_20 <21=> P0_21 <22=> P0_22 <23=> P0_23
// <24=> P0_24 <25=> P0_25 <26=> P0_26 <27=> P0_27 <28=> P0_28 <29=> P0_29 <30=> P0_30 <31=> P0_31
// <32=> P1_0  <33=> P1_1  <34=> P1_2  <35=> P1_3  <36=> P1_4  <37=> P1_5  <38=> P1_6  <39=> P1_7
// <40=> P1_8  <41=> P1_9  <42=> P1_10 <43=> P1_11 <44=> P1_12 <45=> P1_13 <46=> P1_14 <47=> P1_15
// <48=> P1_16 <49=> P1_17 <50=> P1_18 <51=> P1_19 <52=> P1_20 <53=> P1_21 <255=> Not used
#ifndef FW_DEFINE_USART1_SCLK
#define FW_DEFINE_USART1_SCLK 255
#endif

//   </e>

//   <e>USART2
//   <i> Enables USART2.
#ifndef FW_DEFINE_USART2_ENABLE
#define FW_DEFINE_USART2_ENABLE 0
#endif

//   <e> RingBuffer
//   <i> Enables IO0.
#ifndef FW_DEFINE_USART2_RINGBUFFER_ENABLE
#define FW_DEFINE_USART2_RINGBUFFER_ENABLE 0
#endif

//   <o>Size [byte] <32-8192>
#ifndef FW_DEFINE_USART2_RINGBUFFER_SIZE
#define FW_DEFINE_USART2_RINGBUFFER_SIZE 256
#endif
//   </e>

//   <o>Hardware Base Address <0x0-0xFFFFFFFF>
#ifndef FW_DEFINE_USART2_BASE
#define FW_DEFINE_USART2_BASE (void*) 0x4006C000
#endif

// <o>Baudrate
// <600=>     600    <1200=>    1200   <2400=>    2400   <4800=>    4800  
// <9600=>    9600   <19200=>   19200  <38400=>   38400  <57600=>   57600  
// <128000=>  128000 <256000=>  256000
#ifndef FW_DEFINE_USART2_BAUDRATE
#define FW_DEFINE_USART2_BAUDRATE 9600
#endif

// <o>TXD
// <0=>  P0_0  <1=>  P0_1  <2=>  P0_2  <3=>  P0_3  <4=>  P0_4  <5=>  P0_5  <6=>  P0_6  <7=>  P0_7
// <8=>  P0_8  <9=>  P0_9  <10=> P0_10 <11=> P0_11 <12=> P0_12 <13=> P0_13 <14=> P0_14 <15=> P0_15
// <16=> P0_16 <17=> P0_17 <18=> P0_18 <19=> P0_19 <20=> P0_20 <21=> P0_21 <22=> P0_22 <23=> P0_23
// <24=> P0_24 <25=> P0_25 <26=> P0_26 <27=> P0_27 <28=> P0_28 <29=> P0_29 <30=> P0_30 <31=> P0_31
// <32=> P1_0  <33=> P1_1  <34=> P1_2  <35=> P1_3  <36=> P1_4  <37=> P1_5  <38=> P1_6  <39=> P1_7
// <40=> P1_8  <41=> P1_9  <42=> P1_10 <43=> P1_11 <44=> P1_12 <45=> P1_13 <46=> P1_14 <47=> P1_15
// <48=> P1_16 <49=> P1_17 <50=> P1_18 <51=> P1_19 <52=> P1_20 <53=> P1_21 <255=> Not used
#ifndef FW_DEFINE_USART2_TXD
#define FW_DEFINE_USART2_TXD 42
#endif

// <o>RXD
// <0=>  P0_0  <1=>  P0_1  <2=>  P0_2  <3=>  P0_3  <4=>  P0_4  <5=>  P0_5  <6=>  P0_6  <7=>  P0_7
// <8=>  P0_8  <9=>  P0_9  <10=> P0_10 <11=> P0_11 <12=> P0_12 <13=> P0_13 <14=> P0_14 <15=> P0_15
// <16=> P0_16 <17=> P0_17 <18=> P0_18 <19=> P0_19 <20=> P0_20 <21=> P0_21 <22=> P0_22 <23=> P0_23
// <24=> P0_24 <25=> P0_25 <26=> P0_26 <27=> P0_27 <28=> P0_28 <29=> P0_29 <30=> P0_30 <31=> P0_31
// <32=> P1_0  <33=> P1_1  <34=> P1_2  <35=> P1_3  <36=> P1_4  <37=> P1_5  <38=> P1_6  <39=> P1_7
// <40=> P1_8  <41=> P1_9  <42=> P1_10 <43=> P1_11 <44=> P1_12 <45=> P1_13 <46=> P1_14 <47=> P1_15
// <48=> P1_16 <49=> P1_17 <50=> P1_18 <51=> P1_19 <52=> P1_20 <53=> P1_21 <255=> Not used
#ifndef FW_DEFINE_USART2_RXD
#define FW_DEFINE_USART2_RXD 255
#endif

// <o>RTS
// <0=>  P0_0  <1=>  P0_1  <2=>  P0_2  <3=>  P0_3  <4=>  P0_4  <5=>  P0_5  <6=>  P0_6  <7=>  P0_7
// <8=>  P0_8  <9=>  P0_9  <10=> P0_10 <11=> P0_11 <12=> P0_12 <13=> P0_13 <14=> P0_14 <15=> P0_15
// <16=> P0_16 <17=> P0_17 <18=> P0_18 <19=> P0_19 <20=> P0_20 <21=> P0_21 <22=> P0_22 <23=> P0_23
// <24=> P0_24 <25=> P0_25 <26=> P0_26 <27=> P0_27 <28=> P0_28 <29=> P0_29 <30=> P0_30 <31=> P0_31
// <32=> P1_0  <33=> P1_1  <34=> P1_2  <35=> P1_3  <36=> P1_4  <37=> P1_5  <38=> P1_6  <39=> P1_7
// <40=> P1_8  <41=> P1_9  <42=> P1_10 <43=> P1_11 <44=> P1_12 <45=> P1_13 <46=> P1_14 <47=> P1_15
// <48=> P1_16 <49=> P1_17 <50=> P1_18 <51=> P1_19 <52=> P1_20 <53=> P1_21 <255=> Not used
#ifndef FW_DEFINE_USART2_RTS
#define FW_DEFINE_USART2_RTS 255
#endif

// <o>CTS
// <0=>  P0_0  <1=>  P0_1  <2=>  P0_2  <3=>  P0_3  <4=>  P0_4  <5=>  P0_5  <6=>  P0_6  <7=>  P0_7
// <8=>  P0_8  <9=>  P0_9  <10=> P0_10 <11=> P0_11 <12=> P0_12 <13=> P0_13 <14=> P0_14 <15=> P0_15
// <16=> P0_16 <17=> P0_17 <18=> P0_18 <19=> P0_19 <20=> P0_20 <21=> P0_21 <22=> P0_22 <23=> P0_23
// <24=> P0_24 <25=> P0_25 <26=> P0_26 <27=> P0_27 <28=> P0_28 <29=> P0_29 <30=> P0_30 <31=> P0_31
// <32=> P1_0  <33=> P1_1  <34=> P1_2  <35=> P1_3  <36=> P1_4  <37=> P1_5  <38=> P1_6  <39=> P1_7
// <40=> P1_8  <41=> P1_9  <42=> P1_10 <43=> P1_11 <44=> P1_12 <45=> P1_13 <46=> P1_14 <47=> P1_15
// <48=> P1_16 <49=> P1_17 <50=> P1_18 <51=> P1_19 <52=> P1_20 <53=> P1_21 <255=> Not used
#ifndef FW_DEFINE_USART2_CTS
#define FW_DEFINE_USART2_CTS 255
#endif

// <o>SCLK
// <0=>  P0_0  <1=>  P0_1  <2=>  P0_2  <3=>  P0_3  <4=>  P0_4  <5=>  P0_5  <6=>  P0_6  <7=>  P0_7
// <8=>  P0_8  <9=>  P0_9  <10=> P0_10 <11=> P0_11 <12=> P0_12 <13=> P0_13 <14=> P0_14 <15=> P0_15
// <16=> P0_16 <17=> P0_17 <18=> P0_18 <19=> P0_19 <20=> P0_20 <21=> P0_21 <22=> P0_22 <23=> P0_23
// <24=> P0_24 <25=> P0_25 <26=> P0_26 <27=> P0_27 <28=> P0_28 <29=> P0_29 <30=> P0_30 <31=> P0_31
// <32=> P1_0  <33=> P1_1  <34=> P1_2  <35=> P1_3  <36=> P1_4  <37=> P1_5  <38=> P1_6  <39=> P1_7
// <40=> P1_8  <41=> P1_9  <42=> P1_10 <43=> P1_11 <44=> P1_12 <45=> P1_13 <46=> P1_14 <47=> P1_15
// <48=> P1_16 <49=> P1_17 <50=> P1_18 <51=> P1_19 <52=> P1_20 <53=> P1_21 <255=> Not used
#ifndef FW_DEFINE_USART2_SCLK
#define FW_DEFINE_USART2_SCLK 255
#endif

//   </e>

//   <e>USART3
//   <i> Enables USART3.
#ifndef FW_DEFINE_USART3_ENABLE
#define FW_DEFINE_USART3_ENABLE 0
#endif

//   <e> RingBuffer
//   <i> Enables IO0.
#ifndef FW_DEFINE_USART3_RINGBUFFER_ENABLE
#define FW_DEFINE_USART3_RINGBUFFER_ENABLE 0
#endif

//   <o>Size [byte] <32-8192>
#ifndef FW_DEFINE_USART3_RINGBUFFER_SIZE
#define FW_DEFINE_USART3_RINGBUFFER_SIZE 256
#endif
//   </e>

//   <o>Hardware Base Address <0x0-0xFFFFFFFF>
#ifndef FW_DEFINE_USART3_BASE
#define FW_DEFINE_USART3_BASE (void*) 0x40070000
#endif

// <o>Baudrate
// <600=>     600    <1200=>    1200   <2400=>    2400   <4800=>    4800  
// <9600=>    9600   <19200=>   19200  <38400=>   38400  <57600=>   57600  
// <128000=>  128000 <256000=>  256000
#ifndef FW_DEFINE_USART3_BAUDRATE
#define FW_DEFINE_USART3_BAUDRATE 9600
#endif

// <o>TXD
// <0=>  P0_0  <1=>  P0_1  <2=>  P0_2  <3=>  P0_3  <4=>  P0_4  <5=>  P0_5  <6=>  P0_6  <7=>  P0_7
// <8=>  P0_8  <9=>  P0_9  <10=> P0_10 <11=> P0_11 <12=> P0_12 <13=> P0_13 <14=> P0_14 <15=> P0_15
// <16=> P0_16 <17=> P0_17 <18=> P0_18 <19=> P0_19 <20=> P0_20 <21=> P0_21 <22=> P0_22 <23=> P0_23
// <24=> P0_24 <25=> P0_25 <26=> P0_26 <27=> P0_27 <28=> P0_28 <29=> P0_29 <30=> P0_30 <31=> P0_31
// <32=> P1_0  <33=> P1_1  <34=> P1_2  <35=> P1_3  <36=> P1_4  <37=> P1_5  <38=> P1_6  <39=> P1_7
// <40=> P1_8  <41=> P1_9  <42=> P1_10 <43=> P1_11 <44=> P1_12 <45=> P1_13 <46=> P1_14 <47=> P1_15
// <48=> P1_16 <49=> P1_17 <50=> P1_18 <51=> P1_19 <52=> P1_20 <53=> P1_21 <255=> Not used
#ifndef FW_DEFINE_USART3_TXD
#define FW_DEFINE_USART3_TXD 43
#endif

// <o>RXD
// <0=>  P0_0  <1=>  P0_1  <2=>  P0_2  <3=>  P0_3  <4=>  P0_4  <5=>  P0_5  <6=>  P0_6  <7=>  P0_7
// <8=>  P0_8  <9=>  P0_9  <10=> P0_10 <11=> P0_11 <12=> P0_12 <13=> P0_13 <14=> P0_14 <15=> P0_15
// <16=> P0_16 <17=> P0_17 <18=> P0_18 <19=> P0_19 <20=> P0_20 <21=> P0_21 <22=> P0_22 <23=> P0_23
// <24=> P0_24 <25=> P0_25 <26=> P0_26 <27=> P0_27 <28=> P0_28 <29=> P0_29 <30=> P0_30 <31=> P0_31
// <32=> P1_0  <33=> P1_1  <34=> P1_2  <35=> P1_3  <36=> P1_4  <37=> P1_5  <38=> P1_6  <39=> P1_7
// <40=> P1_8  <41=> P1_9  <42=> P1_10 <43=> P1_11 <44=> P1_12 <45=> P1_13 <46=> P1_14 <47=> P1_15
// <48=> P1_16 <49=> P1_17 <50=> P1_18 <51=> P1_19 <52=> P1_20 <53=> P1_21 <255=> Not used
#ifndef FW_DEFINE_USART3_RXD
#define FW_DEFINE_USART3_RXD 255
#endif

// <o>RTS
// <255=> Not support
#ifndef FW_DEFINE_USART3_RTS
#define FW_DEFINE_USART3_RTS 255
#endif

// <o>CTS
// <255=> Not support
#ifndef FW_DEFINE_USART3_CTS
#define FW_DEFINE_USART3_CTS 255
#endif

// <o>SCLK
// <0=>  P0_0  <1=>  P0_1  <2=>  P0_2  <3=>  P0_3  <4=>  P0_4  <5=>  P0_5  <6=>  P0_6  <7=>  P0_7
// <8=>  P0_8  <9=>  P0_9  <10=> P0_10 <11=> P0_11 <12=> P0_12 <13=> P0_13 <14=> P0_14 <15=> P0_15
// <16=> P0_16 <17=> P0_17 <18=> P0_18 <19=> P0_19 <20=> P0_20 <21=> P0_21 <22=> P0_22 <23=> P0_23
// <24=> P0_24 <25=> P0_25 <26=> P0_26 <27=> P0_27 <28=> P0_28 <29=> P0_29 <30=> P0_30 <31=> P0_31
// <32=> P1_0  <33=> P1_1  <34=> P1_2  <35=> P1_3  <36=> P1_4  <37=> P1_5  <38=> P1_6  <39=> P1_7
// <40=> P1_8  <41=> P1_9  <42=> P1_10 <43=> P1_11 <44=> P1_12 <45=> P1_13 <46=> P1_14 <47=> P1_15
// <48=> P1_16 <49=> P1_17 <50=> P1_18 <51=> P1_19 <52=> P1_20 <53=> P1_21 <255=> Not used
#ifndef FW_DEFINE_USART3_SCLK
#define FW_DEFINE_USART3_SCLK 255
#endif

//   </e>

//   <e>USART4
//   <i> Enables USART4.
#ifndef FW_DEFINE_USART4_ENABLE
#define FW_DEFINE_USART4_ENABLE 0
#endif

//   <e> RingBuffer
//   <i> Enables IO0.
#ifndef FW_DEFINE_USART4_RINGBUFFER_ENABLE
#define FW_DEFINE_USART4_RINGBUFFER_ENABLE 0
#endif

//   <o>Size [byte] <32-8192>
#ifndef FW_DEFINE_USART4_RINGBUFFER_SIZE
#define FW_DEFINE_USART4_RINGBUFFER_SIZE 256
#endif
//   </e>

//   <o>Hardware Base Address <0x0-0xFFFFFFFF>
#ifndef FW_DEFINE_USART4_BASE
#define FW_DEFINE_USART4_BASE (void*) 0x40074000
#endif

// <o>Baudrate
// <600=>     600    <1200=>    1200   <2400=>    2400   <4800=>    4800  
// <9600=>    9600   <19200=>   19200  <38400=>   38400  <57600=>   57600  
// <128000=>  128000 <256000=>  256000
#ifndef FW_DEFINE_USART4_BAUDRATE
#define FW_DEFINE_USART4_BAUDRATE 9600
#endif

// <o>TXD
// <0=>  P0_0  <1=>  P0_1  <2=>  P0_2  <3=>  P0_3  <4=>  P0_4  <5=>  P0_5  <6=>  P0_6  <7=>  P0_7
// <8=>  P0_8  <9=>  P0_9  <10=> P0_10 <11=> P0_11 <12=> P0_12 <13=> P0_13 <14=> P0_14 <15=> P0_15
// <16=> P0_16 <17=> P0_17 <18=> P0_18 <19=> P0_19 <20=> P0_20 <21=> P0_21 <22=> P0_22 <23=> P0_23
// <24=> P0_24 <25=> P0_25 <26=> P0_26 <27=> P0_27 <28=> P0_28 <29=> P0_29 <30=> P0_30 <31=> P0_31
// <32=> P1_0  <33=> P1_1  <34=> P1_2  <35=> P1_3  <36=> P1_4  <37=> P1_5  <38=> P1_6  <39=> P1_7
// <40=> P1_8  <41=> P1_9  <42=> P1_10 <43=> P1_11 <44=> P1_12 <45=> P1_13 <46=> P1_14 <47=> P1_15
// <48=> P1_16 <49=> P1_17 <50=> P1_18 <51=> P1_19 <52=> P1_20 <53=> P1_21 <255=> Not used
#ifndef FW_DEFINE_USART4_TXD
#define FW_DEFINE_USART4_TXD 44
#endif

// <o>RXD
// <0=>  P0_0  <1=>  P0_1  <2=>  P0_2  <3=>  P0_3  <4=>  P0_4  <5=>  P0_5  <6=>  P0_6  <7=>  P0_7
// <8=>  P0_8  <9=>  P0_9  <10=> P0_10 <11=> P0_11 <12=> P0_12 <13=> P0_13 <14=> P0_14 <15=> P0_15
// <16=> P0_16 <17=> P0_17 <18=> P0_18 <19=> P0_19 <20=> P0_20 <21=> P0_21 <22=> P0_22 <23=> P0_23
// <24=> P0_24 <25=> P0_25 <26=> P0_26 <27=> P0_27 <28=> P0_28 <29=> P0_29 <30=> P0_30 <31=> P0_31
// <32=> P1_0  <33=> P1_1  <34=> P1_2  <35=> P1_3  <36=> P1_4  <37=> P1_5  <38=> P1_6  <39=> P1_7
// <40=> P1_8  <41=> P1_9  <42=> P1_10 <43=> P1_11 <44=> P1_12 <45=> P1_13 <46=> P1_14 <47=> P1_15
// <48=> P1_16 <49=> P1_17 <50=> P1_18 <51=> P1_19 <52=> P1_20 <53=> P1_21 <255=> Not used
#ifndef FW_DEFINE_USART4_RXD
#define FW_DEFINE_USART4_RXD 255
#endif

// <o>RTS
// <255=> Not support
#ifndef FW_DEFINE_USART4_RTS
#define FW_DEFINE_USART4_RTS 255
#endif

// <o>CTS
// <255=> Not support
#ifndef FW_DEFINE_USART4_CTS
#define FW_DEFINE_USART4_CTS 255
#endif

// <o>SCLK
// <0=>  P0_0  <1=>  P0_1  <2=>  P0_2  <3=>  P0_3  <4=>  P0_4  <5=>  P0_5  <6=>  P0_6  <7=>  P0_7
// <8=>  P0_8  <9=>  P0_9  <10=> P0_10 <11=> P0_11 <12=> P0_12 <13=> P0_13 <14=> P0_14 <15=> P0_15
// <16=> P0_16 <17=> P0_17 <18=> P0_18 <19=> P0_19 <20=> P0_20 <21=> P0_21 <22=> P0_22 <23=> P0_23
// <24=> P0_24 <25=> P0_25 <26=> P0_26 <27=> P0_27 <28=> P0_28 <29=> P0_29 <30=> P0_30 <31=> P0_31
// <32=> P1_0  <33=> P1_1  <34=> P1_2  <35=> P1_3  <36=> P1_4  <37=> P1_5  <38=> P1_6  <39=> P1_7
// <40=> P1_8  <41=> P1_9  <42=> P1_10 <43=> P1_11 <44=> P1_12 <45=> P1_13 <46=> P1_14 <47=> P1_15
// <48=> P1_16 <49=> P1_17 <50=> P1_18 <51=> P1_19 <52=> P1_20 <53=> P1_21 <255=> Not used
#ifndef FW_DEFINE_USART4_SCLK
#define FW_DEFINE_USART4_SCLK 255
#endif

//   </e>

// </h>

// <h>SPI
// =======================

//   <e>SPI0
//   <i> Enables SPI0.
#ifndef FW_DEFINE_SPI0_ENABLE
#define FW_DEFINE_SPI0_ENABLE 0
#endif

//   <o>Hardware Base Address <0x0-0xFFFFFFFF>
#ifndef FW_DEFINE_SPI0_BASE
#define FW_DEFINE_SPI0_BASE (void*) 0x40058000
#endif

//   <o>Clock speed [kHz] <1-15000>
#ifndef FW_DEFINE_SPI0_CLOCK
#define FW_DEFINE_SPI0_CLOCK 100 * 1000
#endif

// <o>SCK 
// <0=>  P0_0  <1=>  P0_1  <2=>  P0_2  <3=>  P0_3  <4=>  P0_4  <5=>  P0_5  <6=>  P0_6  <7=>  P0_7
// <8=>  P0_8  <9=>  P0_9  <10=> P0_10 <11=> P0_11 <12=> P0_12 <13=> P0_13 <14=> P0_14 <15=> P0_15
// <16=> P0_16 <17=> P0_17 <18=> P0_18 <19=> P0_19 <20=> P0_20 <21=> P0_21 <22=> P0_22 <23=> P0_23
// <24=> P0_24 <25=> P0_25 <26=> P0_26 <27=> P0_27 <28=> P0_28 <29=> P0_29 <30=> P0_30 <31=> P0_31
// <32=> P1_0  <33=> P1_1  <34=> P1_2  <35=> P1_3  <36=> P1_4  <37=> P1_5  <38=> P1_6  <39=> P1_7
// <40=> P1_8  <41=> P1_9  <42=> P1_10 <43=> P1_11 <44=> P1_12 <45=> P1_13 <46=> P1_14 <47=> P1_15
// <48=> P1_16 <49=> P1_17 <50=> P1_18 <51=> P1_19 <52=> P1_20 <53=> P1_21 <255=> Not used
#ifndef FW_DEFINE_SPI0_SCK
#define FW_DEFINE_SPI0_SCK 40
#endif

// <o>MOSI 
// <0=>  P0_0  <1=>  P0_1  <2=>  P0_2  <3=>  P0_3  <4=>  P0_4  <5=>  P0_5  <6=>  P0_6  <7=>  P0_7
// <8=>  P0_8  <9=>  P0_9  <10=> P0_10 <11=> P0_11 <12=> P0_12 <13=> P0_13 <14=> P0_14 <15=> P0_15
// <16=> P0_16 <17=> P0_17 <18=> P0_18 <19=> P0_19 <20=> P0_20 <21=> P0_21 <22=> P0_22 <23=> P0_23
// <24=> P0_24 <25=> P0_25 <26=> P0_26 <27=> P0_27 <28=> P0_28 <29=> P0_29 <30=> P0_30 <31=> P0_31
// <32=> P1_0  <33=> P1_1  <34=> P1_2  <35=> P1_3  <36=> P1_4  <37=> P1_5  <38=> P1_6  <39=> P1_7
// <40=> P1_8  <41=> P1_9  <42=> P1_10 <43=> P1_11 <44=> P1_12 <45=> P1_13 <46=> P1_14 <47=> P1_15
// <48=> P1_16 <49=> P1_17 <50=> P1_18 <51=> P1_19 <52=> P1_20 <53=> P1_21 <255=> Not used
#ifndef FW_DEFINE_SPI0_MOSI
#define FW_DEFINE_SPI0_MOSI 41
#endif

// <o>MISO 
// <0=>  P0_0  <1=>  P0_1  <2=>  P0_2  <3=>  P0_3  <4=>  P0_4  <5=>  P0_5  <6=>  P0_6  <7=>  P0_7
// <8=>  P0_8  <9=>  P0_9  <10=> P0_10 <11=> P0_11 <12=> P0_12 <13=> P0_13 <14=> P0_14 <15=> P0_15
// <16=> P0_16 <17=> P0_17 <18=> P0_18 <19=> P0_19 <20=> P0_20 <21=> P0_21 <22=> P0_22 <23=> P0_23
// <24=> P0_24 <25=> P0_25 <26=> P0_26 <27=> P0_27 <28=> P0_28 <29=> P0_29 <30=> P0_30 <31=> P0_31
// <32=> P1_0  <33=> P1_1  <34=> P1_2  <35=> P1_3  <36=> P1_4  <37=> P1_5  <38=> P1_6  <39=> P1_7
// <40=> P1_8  <41=> P1_9  <42=> P1_10 <43=> P1_11 <44=> P1_12 <45=> P1_13 <46=> P1_14 <47=> P1_15
// <48=> P1_16 <49=> P1_17 <50=> P1_18 <51=> P1_19 <52=> P1_20 <53=> P1_21 <255=> Not used
#ifndef FW_DEFINE_SPI0_MISO
#define FW_DEFINE_SPI0_MISO 42
#endif

// <h>SSEL
// =======================

// <o>SSEL0 
// <0=>  P0_0  <1=>  P0_1  <2=>  P0_2  <3=>  P0_3  <4=>  P0_4  <5=>  P0_5  <6=>  P0_6  <7=>  P0_7
// <8=>  P0_8  <9=>  P0_9  <10=> P0_10 <11=> P0_11 <12=> P0_12 <13=> P0_13 <14=> P0_14 <15=> P0_15
// <16=> P0_16 <17=> P0_17 <18=> P0_18 <19=> P0_19 <20=> P0_20 <21=> P0_21 <22=> P0_22 <23=> P0_23
// <24=> P0_24 <25=> P0_25 <26=> P0_26 <27=> P0_27 <28=> P0_28 <29=> P0_29 <30=> P0_30 <31=> P0_31
// <32=> P1_0  <33=> P1_1  <34=> P1_2  <35=> P1_3  <36=> P1_4  <37=> P1_5  <38=> P1_6  <39=> P1_7
// <40=> P1_8  <41=> P1_9  <42=> P1_10 <43=> P1_11 <44=> P1_12 <45=> P1_13 <46=> P1_14 <47=> P1_15
// <48=> P1_16 <49=> P1_17 <50=> P1_18 <51=> P1_19 <52=> P1_20 <53=> P1_21 <255=> Not used
#ifndef FW_DEFINE_SPI0_SSEL0
#define FW_DEFINE_SPI0_SSEL0 43
#endif

// <o>SSEL1
// <0=>  P0_0  <1=>  P0_1  <2=>  P0_2  <3=>  P0_3  <4=>  P0_4  <5=>  P0_5  <6=>  P0_6  <7=>  P0_7
// <8=>  P0_8  <9=>  P0_9  <10=> P0_10 <11=> P0_11 <12=> P0_12 <13=> P0_13 <14=> P0_14 <15=> P0_15
// <16=> P0_16 <17=> P0_17 <18=> P0_18 <19=> P0_19 <20=> P0_20 <21=> P0_21 <22=> P0_22 <23=> P0_23
// <24=> P0_24 <25=> P0_25 <26=> P0_26 <27=> P0_27 <28=> P0_28 <29=> P0_29 <30=> P0_30 <31=> P0_31
// <32=> P1_0  <33=> P1_1  <34=> P1_2  <35=> P1_3  <36=> P1_4  <37=> P1_5  <38=> P1_6  <39=> P1_7
// <40=> P1_8  <41=> P1_9  <42=> P1_10 <43=> P1_11 <44=> P1_12 <45=> P1_13 <46=> P1_14 <47=> P1_15
// <48=> P1_16 <49=> P1_17 <50=> P1_18 <51=> P1_19 <52=> P1_20 <53=> P1_21 <255=> Not used
#ifndef FW_DEFINE_SPI0_SSEL1
#define FW_DEFINE_SPI0_SSEL1 44
#endif

// <o>SSEL2 
// <0=>  P0_0  <1=>  P0_1  <2=>  P0_2  <3=>  P0_3  <4=>  P0_4  <5=>  P0_5  <6=>  P0_6  <7=>  P0_7
// <8=>  P0_8  <9=>  P0_9  <10=> P0_10 <11=> P0_11 <12=> P0_12 <13=> P0_13 <14=> P0_14 <15=> P0_15
// <16=> P0_16 <17=> P0_17 <18=> P0_18 <19=> P0_19 <20=> P0_20 <21=> P0_21 <22=> P0_22 <23=> P0_23
// <24=> P0_24 <25=> P0_25 <26=> P0_26 <27=> P0_27 <28=> P0_28 <29=> P0_29 <30=> P0_30 <31=> P0_31
// <32=> P1_0  <33=> P1_1  <34=> P1_2  <35=> P1_3  <36=> P1_4  <37=> P1_5  <38=> P1_6  <39=> P1_7
// <40=> P1_8  <41=> P1_9  <42=> P1_10 <43=> P1_11 <44=> P1_12 <45=> P1_13 <46=> P1_14 <47=> P1_15
// <48=> P1_16 <49=> P1_17 <50=> P1_18 <51=> P1_19 <52=> P1_20 <53=> P1_21 <255=> Not used
#ifndef FW_DEFINE_SPI0_SSEL2
#define FW_DEFINE_SPI0_SSEL2 45
#endif

// <o>SSEL3
// <0=>  P0_0  <1=>  P0_1  <2=>  P0_2  <3=>  P0_3  <4=>  P0_4  <5=>  P0_5  <6=>  P0_6  <7=>  P0_7
// <8=>  P0_8  <9=>  P0_9  <10=> P0_10 <11=> P0_11 <12=> P0_12 <13=> P0_13 <14=> P0_14 <15=> P0_15
// <16=> P0_16 <17=> P0_17 <18=> P0_18 <19=> P0_19 <20=> P0_20 <21=> P0_21 <22=> P0_22 <23=> P0_23
// <24=> P0_24 <25=> P0_25 <26=> P0_26 <27=> P0_27 <28=> P0_28 <29=> P0_29 <30=> P0_30 <31=> P0_31
// <32=> P1_0  <33=> P1_1  <34=> P1_2  <35=> P1_3  <36=> P1_4  <37=> P1_5  <38=> P1_6  <39=> P1_7
// <40=> P1_8  <41=> P1_9  <42=> P1_10 <43=> P1_11 <44=> P1_12 <45=> P1_13 <46=> P1_14 <47=> P1_15
// <48=> P1_16 <49=> P1_17 <50=> P1_18 <51=> P1_19 <52=> P1_20 <53=> P1_21 <255=> Not used
#ifndef FW_DEFINE_SPI0_SSEL3
#define FW_DEFINE_SPI0_SSEL3 46
#endif

// <o>SSEL4
// <0=>  P0_0  <1=>  P0_1  <2=>  P0_2  <3=>  P0_3  <4=>  P0_4  <5=>  P0_5  <6=>  P0_6  <7=>  P0_7
// <8=>  P0_8  <9=>  P0_9  <10=> P0_10 <11=> P0_11 <12=> P0_12 <13=> P0_13 <14=> P0_14 <15=> P0_15
// <16=> P0_16 <17=> P0_17 <18=> P0_18 <19=> P0_19 <20=> P0_20 <21=> P0_21 <22=> P0_22 <23=> P0_23
// <24=> P0_24 <25=> P0_25 <26=> P0_26 <27=> P0_27 <28=> P0_28 <29=> P0_29 <30=> P0_30 <31=> P0_31
// <32=> P1_0  <33=> P1_1  <34=> P1_2  <35=> P1_3  <36=> P1_4  <37=> P1_5  <38=> P1_6  <39=> P1_7
// <40=> P1_8  <41=> P1_9  <42=> P1_10 <43=> P1_11 <44=> P1_12 <45=> P1_13 <46=> P1_14 <47=> P1_15
// <48=> P1_16 <49=> P1_17 <50=> P1_18 <51=> P1_19 <52=> P1_20 <53=> P1_21 <255=> Not used
#ifndef FW_DEFINE_SPI0_SSEL4
#define FW_DEFINE_SPI0_SSEL4 47
#endif

// <o>SSEL5
// <0=>  P0_0  <1=>  P0_1  <2=>  P0_2  <3=>  P0_3  <4=>  P0_4  <5=>  P0_5  <6=>  P0_6  <7=>  P0_7
// <8=>  P0_8  <9=>  P0_9  <10=> P0_10 <11=> P0_11 <12=> P0_12 <13=> P0_13 <14=> P0_14 <15=> P0_15
// <16=> P0_16 <17=> P0_17 <18=> P0_18 <19=> P0_19 <20=> P0_20 <21=> P0_21 <22=> P0_22 <23=> P0_23
// <24=> P0_24 <25=> P0_25 <26=> P0_26 <27=> P0_27 <28=> P0_28 <29=> P0_29 <30=> P0_30 <31=> P0_31
// <32=> P1_0  <33=> P1_1  <34=> P1_2  <35=> P1_3  <36=> P1_4  <37=> P1_5  <38=> P1_6  <39=> P1_7
// <40=> P1_8  <41=> P1_9  <42=> P1_10 <43=> P1_11 <44=> P1_12 <45=> P1_13 <46=> P1_14 <47=> P1_15
// <48=> P1_16 <49=> P1_17 <50=> P1_18 <51=> P1_19 <52=> P1_20 <53=> P1_21 <255=> Not used
#ifndef FW_DEFINE_SPI0_SSEL5
#define FW_DEFINE_SPI0_SSEL5 48
#endif

// <o>SSEL6
// <0=>  P0_0  <1=>  P0_1  <2=>  P0_2  <3=>  P0_3  <4=>  P0_4  <5=>  P0_5  <6=>  P0_6  <7=>  P0_7
// <8=>  P0_8  <9=>  P0_9  <10=> P0_10 <11=> P0_11 <12=> P0_12 <13=> P0_13 <14=> P0_14 <15=> P0_15
// <16=> P0_16 <17=> P0_17 <18=> P0_18 <19=> P0_19 <20=> P0_20 <21=> P0_21 <22=> P0_22 <23=> P0_23
// <24=> P0_24 <25=> P0_25 <26=> P0_26 <27=> P0_27 <28=> P0_28 <29=> P0_29 <30=> P0_30 <31=> P0_31
// <32=> P1_0  <33=> P1_1  <34=> P1_2  <35=> P1_3  <36=> P1_4  <37=> P1_5  <38=> P1_6  <39=> P1_7
// <40=> P1_8  <41=> P1_9  <42=> P1_10 <43=> P1_11 <44=> P1_12 <45=> P1_13 <46=> P1_14 <47=> P1_15
// <48=> P1_16 <49=> P1_17 <50=> P1_18 <51=> P1_19 <52=> P1_20 <53=> P1_21 <255=> Not used
#ifndef FW_DEFINE_SPI0_SSEL6
#define FW_DEFINE_SPI0_SSEL6 49
#endif

// <o>SSEL7
// <0=>  P0_0  <1=>  P0_1  <2=>  P0_2  <3=>  P0_3  <4=>  P0_4  <5=>  P0_5  <6=>  P0_6  <7=>  P0_7
// <8=>  P0_8  <9=>  P0_9  <10=> P0_10 <11=> P0_11 <12=> P0_12 <13=> P0_13 <14=> P0_14 <15=> P0_15
// <16=> P0_16 <17=> P0_17 <18=> P0_18 <19=> P0_19 <20=> P0_20 <21=> P0_21 <22=> P0_22 <23=> P0_23
// <24=> P0_24 <25=> P0_25 <26=> P0_26 <27=> P0_27 <28=> P0_28 <29=> P0_29 <30=> P0_30 <31=> P0_31
// <32=> P1_0  <33=> P1_1  <34=> P1_2  <35=> P1_3  <36=> P1_4  <37=> P1_5  <38=> P1_6  <39=> P1_7
// <40=> P1_8  <41=> P1_9  <42=> P1_10 <43=> P1_11 <44=> P1_12 <45=> P1_13 <46=> P1_14 <47=> P1_15
// <48=> P1_16 <49=> P1_17 <50=> P1_18 <51=> P1_19 <52=> P1_20 <53=> P1_21 <255=> Not used
#ifndef FW_DEFINE_SPI0_SSEL7
#define FW_DEFINE_SPI0_SSEL7 50
#endif
// </h>
//   </e>

//   <e>SPI1
//   <i> Enables SPI1.
#ifndef FW_DEFINE_SPI1_ENABLE
#define FW_DEFINE_SPI1_ENABLE 0
#endif

//   <o>Hardware Base Address <0x0-0xFFFFFFFF>
#ifndef FW_DEFINE_SPI1_BASE
#define FW_DEFINE_SPI1_BASE (void*) 0x4005C000
#endif

//   <o>Clock speed [kHz] <1-15000>
#ifndef FW_DEFINE_SPI1_CLOCK
#define FW_DEFINE_SPI1_CLOCK 100 * 1000
#endif

// <o>SCK 
// <0=>  P0_0  <1=>  P0_1  <2=>  P0_2  <3=>  P0_3  <4=>  P0_4  <5=>  P0_5  <6=>  P0_6  <7=>  P0_7
// <8=>  P0_8  <9=>  P0_9  <10=> P0_10 <11=> P0_11 <12=> P0_12 <13=> P0_13 <14=> P0_14 <15=> P0_15
// <16=> P0_16 <17=> P0_17 <18=> P0_18 <19=> P0_19 <20=> P0_20 <21=> P0_21 <22=> P0_22 <23=> P0_23
// <24=> P0_24 <25=> P0_25 <26=> P0_26 <27=> P0_27 <28=> P0_28 <29=> P0_29 <30=> P0_30 <31=> P0_31
// <32=> P1_0  <33=> P1_1  <34=> P1_2  <35=> P1_3  <36=> P1_4  <37=> P1_5  <38=> P1_6  <39=> P1_7
// <40=> P1_8  <41=> P1_9  <42=> P1_10 <43=> P1_11 <44=> P1_12 <45=> P1_13 <46=> P1_14 <47=> P1_15
// <48=> P1_16 <49=> P1_17 <50=> P1_18 <51=> P1_19 <52=> P1_20 <53=> P1_21 <255=> Not used
#ifndef FW_DEFINE_SPI1_SCK
#define FW_DEFINE_SPI1_SCK 255
#endif

// <o>MOSI 
// <0=>  P0_0  <1=>  P0_1  <2=>  P0_2  <3=>  P0_3  <4=>  P0_4  <5=>  P0_5  <6=>  P0_6  <7=>  P0_7
// <8=>  P0_8  <9=>  P0_9  <10=> P0_10 <11=> P0_11 <12=> P0_12 <13=> P0_13 <14=> P0_14 <15=> P0_15
// <16=> P0_16 <17=> P0_17 <18=> P0_18 <19=> P0_19 <20=> P0_20 <21=> P0_21 <22=> P0_22 <23=> P0_23
// <24=> P0_24 <25=> P0_25 <26=> P0_26 <27=> P0_27 <28=> P0_28 <29=> P0_29 <30=> P0_30 <31=> P0_31
// <32=> P1_0  <33=> P1_1  <34=> P1_2  <35=> P1_3  <36=> P1_4  <37=> P1_5  <38=> P1_6  <39=> P1_7
// <40=> P1_8  <41=> P1_9  <42=> P1_10 <43=> P1_11 <44=> P1_12 <45=> P1_13 <46=> P1_14 <47=> P1_15
// <48=> P1_16 <49=> P1_17 <50=> P1_18 <51=> P1_19 <52=> P1_20 <53=> P1_21 <255=> Not used
#ifndef FW_DEFINE_SPI1_MOSI
#define FW_DEFINE_SPI1_MOSI 255
#endif

// <o>MISO 
// <0=>  P0_0  <1=>  P0_1  <2=>  P0_2  <3=>  P0_3  <4=>  P0_4  <5=>  P0_5  <6=>  P0_6  <7=>  P0_7
// <8=>  P0_8  <9=>  P0_9  <10=> P0_10 <11=> P0_11 <12=> P0_12 <13=> P0_13 <14=> P0_14 <15=> P0_15
// <16=> P0_16 <17=> P0_17 <18=> P0_18 <19=> P0_19 <20=> P0_20 <21=> P0_21 <22=> P0_22 <23=> P0_23
// <24=> P0_24 <25=> P0_25 <26=> P0_26 <27=> P0_27 <28=> P0_28 <29=> P0_29 <30=> P0_30 <31=> P0_31
// <32=> P1_0  <33=> P1_1  <34=> P1_2  <35=> P1_3  <36=> P1_4  <37=> P1_5  <38=> P1_6  <39=> P1_7
// <40=> P1_8  <41=> P1_9  <42=> P1_10 <43=> P1_11 <44=> P1_12 <45=> P1_13 <46=> P1_14 <47=> P1_15
// <48=> P1_16 <49=> P1_17 <50=> P1_18 <51=> P1_19 <52=> P1_20 <53=> P1_21 <255=> Not used
#ifndef FW_DEFINE_SPI1_MISO
#define FW_DEFINE_SPI1_MISO 255
#endif

// <h>SSEL
// =======================

// <o>SSEL0 
// <0=>  P0_0  <1=>  P0_1  <2=>  P0_2  <3=>  P0_3  <4=>  P0_4  <5=>  P0_5  <6=>  P0_6  <7=>  P0_7
// <8=>  P0_8  <9=>  P0_9  <10=> P0_10 <11=> P0_11 <12=> P0_12 <13=> P0_13 <14=> P0_14 <15=> P0_15
// <16=> P0_16 <17=> P0_17 <18=> P0_18 <19=> P0_19 <20=> P0_20 <21=> P0_21 <22=> P0_22 <23=> P0_23
// <24=> P0_24 <25=> P0_25 <26=> P0_26 <27=> P0_27 <28=> P0_28 <29=> P0_29 <30=> P0_30 <31=> P0_31
// <32=> P1_0  <33=> P1_1  <34=> P1_2  <35=> P1_3  <36=> P1_4  <37=> P1_5  <38=> P1_6  <39=> P1_7
// <40=> P1_8  <41=> P1_9  <42=> P1_10 <43=> P1_11 <44=> P1_12 <45=> P1_13 <46=> P1_14 <47=> P1_15
// <48=> P1_16 <49=> P1_17 <50=> P1_18 <51=> P1_19 <52=> P1_20 <53=> P1_21 <255=> Not used
#ifndef FW_DEFINE_SPI1_SSEL0
#define FW_DEFINE_SPI1_SSEL0 255
#endif

// <o>SSEL1
// <0=>  P0_0  <1=>  P0_1  <2=>  P0_2  <3=>  P0_3  <4=>  P0_4  <5=>  P0_5  <6=>  P0_6  <7=>  P0_7
// <8=>  P0_8  <9=>  P0_9  <10=> P0_10 <11=> P0_11 <12=> P0_12 <13=> P0_13 <14=> P0_14 <15=> P0_15
// <16=> P0_16 <17=> P0_17 <18=> P0_18 <19=> P0_19 <20=> P0_20 <21=> P0_21 <22=> P0_22 <23=> P0_23
// <24=> P0_24 <25=> P0_25 <26=> P0_26 <27=> P0_27 <28=> P0_28 <29=> P0_29 <30=> P0_30 <31=> P0_31
// <32=> P1_0  <33=> P1_1  <34=> P1_2  <35=> P1_3  <36=> P1_4  <37=> P1_5  <38=> P1_6  <39=> P1_7
// <40=> P1_8  <41=> P1_9  <42=> P1_10 <43=> P1_11 <44=> P1_12 <45=> P1_13 <46=> P1_14 <47=> P1_15
// <48=> P1_16 <49=> P1_17 <50=> P1_18 <51=> P1_19 <52=> P1_20 <53=> P1_21 <255=> Not used
#ifndef FW_DEFINE_SPI1_SSEL1
#define FW_DEFINE_SPI1_SSEL1 255
#endif

// <o>SSEL2 
// <0=>  P0_0  <1=>  P0_1  <2=>  P0_2  <3=>  P0_3  <4=>  P0_4  <5=>  P0_5  <6=>  P0_6  <7=>  P0_7
// <8=>  P0_8  <9=>  P0_9  <10=> P0_10 <11=> P0_11 <12=> P0_12 <13=> P0_13 <14=> P0_14 <15=> P0_15
// <16=> P0_16 <17=> P0_17 <18=> P0_18 <19=> P0_19 <20=> P0_20 <21=> P0_21 <22=> P0_22 <23=> P0_23
// <24=> P0_24 <25=> P0_25 <26=> P0_26 <27=> P0_27 <28=> P0_28 <29=> P0_29 <30=> P0_30 <31=> P0_31
// <32=> P1_0  <33=> P1_1  <34=> P1_2  <35=> P1_3  <36=> P1_4  <37=> P1_5  <38=> P1_6  <39=> P1_7
// <40=> P1_8  <41=> P1_9  <42=> P1_10 <43=> P1_11 <44=> P1_12 <45=> P1_13 <46=> P1_14 <47=> P1_15
// <48=> P1_16 <49=> P1_17 <50=> P1_18 <51=> P1_19 <52=> P1_20 <53=> P1_21 <255=> Not used
#ifndef FW_DEFINE_SPI1_SSEL2
#define FW_DEFINE_SPI1_SSEL2 255
#endif

// <o>SSEL3
// <0=>  P0_0  <1=>  P0_1  <2=>  P0_2  <3=>  P0_3  <4=>  P0_4  <5=>  P0_5  <6=>  P0_6  <7=>  P0_7
// <8=>  P0_8  <9=>  P0_9  <10=> P0_10 <11=> P0_11 <12=> P0_12 <13=> P0_13 <14=> P0_14 <15=> P0_15
// <16=> P0_16 <17=> P0_17 <18=> P0_18 <19=> P0_19 <20=> P0_20 <21=> P0_21 <22=> P0_22 <23=> P0_23
// <24=> P0_24 <25=> P0_25 <26=> P0_26 <27=> P0_27 <28=> P0_28 <29=> P0_29 <30=> P0_30 <31=> P0_31
// <32=> P1_0  <33=> P1_1  <34=> P1_2  <35=> P1_3  <36=> P1_4  <37=> P1_5  <38=> P1_6  <39=> P1_7
// <40=> P1_8  <41=> P1_9  <42=> P1_10 <43=> P1_11 <44=> P1_12 <45=> P1_13 <46=> P1_14 <47=> P1_15
// <48=> P1_16 <49=> P1_17 <50=> P1_18 <51=> P1_19 <52=> P1_20 <53=> P1_21 <255=> Not used
#ifndef FW_DEFINE_SPI1_SSEL3
#define FW_DEFINE_SPI1_SSEL3 255
#endif

// <o>SSEL4
// <0=>  P0_0  <1=>  P0_1  <2=>  P0_2  <3=>  P0_3  <4=>  P0_4  <5=>  P0_5  <6=>  P0_6  <7=>  P0_7
// <8=>  P0_8  <9=>  P0_9  <10=> P0_10 <11=> P0_11 <12=> P0_12 <13=> P0_13 <14=> P0_14 <15=> P0_15
// <16=> P0_16 <17=> P0_17 <18=> P0_18 <19=> P0_19 <20=> P0_20 <21=> P0_21 <22=> P0_22 <23=> P0_23
// <24=> P0_24 <25=> P0_25 <26=> P0_26 <27=> P0_27 <28=> P0_28 <29=> P0_29 <30=> P0_30 <31=> P0_31
// <32=> P1_0  <33=> P1_1  <34=> P1_2  <35=> P1_3  <36=> P1_4  <37=> P1_5  <38=> P1_6  <39=> P1_7
// <40=> P1_8  <41=> P1_9  <42=> P1_10 <43=> P1_11 <44=> P1_12 <45=> P1_13 <46=> P1_14 <47=> P1_15
// <48=> P1_16 <49=> P1_17 <50=> P1_18 <51=> P1_19 <52=> P1_20 <53=> P1_21 <255=> Not used
#ifndef FW_DEFINE_SPI1_SSEL4
#define FW_DEFINE_SPI1_SSEL4 255
#endif

// <o>SSEL5
// <0=>  P0_0  <1=>  P0_1  <2=>  P0_2  <3=>  P0_3  <4=>  P0_4  <5=>  P0_5  <6=>  P0_6  <7=>  P0_7
// <8=>  P0_8  <9=>  P0_9  <10=> P0_10 <11=> P0_11 <12=> P0_12 <13=> P0_13 <14=> P0_14 <15=> P0_15
// <16=> P0_16 <17=> P0_17 <18=> P0_18 <19=> P0_19 <20=> P0_20 <21=> P0_21 <22=> P0_22 <23=> P0_23
// <24=> P0_24 <25=> P0_25 <26=> P0_26 <27=> P0_27 <28=> P0_28 <29=> P0_29 <30=> P0_30 <31=> P0_31
// <32=> P1_0  <33=> P1_1  <34=> P1_2  <35=> P1_3  <36=> P1_4  <37=> P1_5  <38=> P1_6  <39=> P1_7
// <40=> P1_8  <41=> P1_9  <42=> P1_10 <43=> P1_11 <44=> P1_12 <45=> P1_13 <46=> P1_14 <47=> P1_15
// <48=> P1_16 <49=> P1_17 <50=> P1_18 <51=> P1_19 <52=> P1_20 <53=> P1_21 <255=> Not used
#ifndef FW_DEFINE_SPI1_SSEL5
#define FW_DEFINE_SPI1_SSEL5 255
#endif

// <o>SSEL6
// <0=>  P0_0  <1=>  P0_1  <2=>  P0_2  <3=>  P0_3  <4=>  P0_4  <5=>  P0_5  <6=>  P0_6  <7=>  P0_7
// <8=>  P0_8  <9=>  P0_9  <10=> P0_10 <11=> P0_11 <12=> P0_12 <13=> P0_13 <14=> P0_14 <15=> P0_15
// <16=> P0_16 <17=> P0_17 <18=> P0_18 <19=> P0_19 <20=> P0_20 <21=> P0_21 <22=> P0_22 <23=> P0_23
// <24=> P0_24 <25=> P0_25 <26=> P0_26 <27=> P0_27 <28=> P0_28 <29=> P0_29 <30=> P0_30 <31=> P0_31
// <32=> P1_0  <33=> P1_1  <34=> P1_2  <35=> P1_3  <36=> P1_4  <37=> P1_5  <38=> P1_6  <39=> P1_7
// <40=> P1_8  <41=> P1_9  <42=> P1_10 <43=> P1_11 <44=> P1_12 <45=> P1_13 <46=> P1_14 <47=> P1_15
// <48=> P1_16 <49=> P1_17 <50=> P1_18 <51=> P1_19 <52=> P1_20 <53=> P1_21 <255=> Not used
#ifndef FW_DEFINE_SPI1_SSEL6
#define FW_DEFINE_SPI1_SSEL6 255
#endif

// <o>SSEL7
// <0=>  P0_0  <1=>  P0_1  <2=>  P0_2  <3=>  P0_3  <4=>  P0_4  <5=>  P0_5  <6=>  P0_6  <7=>  P0_7
// <8=>  P0_8  <9=>  P0_9  <10=> P0_10 <11=> P0_11 <12=> P0_12 <13=> P0_13 <14=> P0_14 <15=> P0_15
// <16=> P0_16 <17=> P0_17 <18=> P0_18 <19=> P0_19 <20=> P0_20 <21=> P0_21 <22=> P0_22 <23=> P0_23
// <24=> P0_24 <25=> P0_25 <26=> P0_26 <27=> P0_27 <28=> P0_28 <29=> P0_29 <30=> P0_30 <31=> P0_31
// <32=> P1_0  <33=> P1_1  <34=> P1_2  <35=> P1_3  <36=> P1_4  <37=> P1_5  <38=> P1_6  <39=> P1_7
// <40=> P1_8  <41=> P1_9  <42=> P1_10 <43=> P1_11 <44=> P1_12 <45=> P1_13 <46=> P1_14 <47=> P1_15
// <48=> P1_16 <49=> P1_17 <50=> P1_18 <51=> P1_19 <52=> P1_20 <53=> P1_21 <255=> Not used
#ifndef FW_DEFINE_SPI1_SSEL7
#define FW_DEFINE_SPI1_SSEL7 255
#endif
// </h>
//   </e>
// </h>

// <h>I2C
// =======================

//   <e>I2C0
//   <i> Enables I2C0.
#ifndef FW_DEFINE_I2C0_ENABLE
#define FW_DEFINE_I2C0_ENABLE 0
#endif

//   <o>Clock speed [kHz] <1-1500>
#ifndef FW_DEFINE_I2C0_CLOCK
#define FW_DEFINE_I2C0_CLOCK 100
#endif

// <o>SDA
// <11=> P0_11 <255=> Not used
#ifndef FW_DEFINE_I2C0_SDA
#define FW_DEFINE_I2C0_SDA 255
#endif

// <o>SCL
// <10=> P0_10 <255=> Not used
#ifndef FW_DEFINE_I2C0_SCL
#define FW_DEFINE_I2C0_SCL 255
#endif

//   </e>

//   <e>I2C1
//   <i> Enables I2C1.
#ifndef FW_DEFINE_I2C1_ENABLE
#define FW_DEFINE_I2C1_ENABLE 0
#endif

//   <o>Clock speed [kHz] <1-1500>
#ifndef FW_DEFINE_I2C1_CLOCK
#define FW_DEFINE_I2C1_CLOCK 100
#endif

// <o>SDA
// <0=>  P0_0  <1=>  P0_1  <2=>  P0_2  <3=>  P0_3  <4=>  P0_4  <5=>  P0_5  <6=>  P0_6  <7=>  P0_7
// <8=>  P0_8  <9=>  P0_9  <10=> P0_10 <11=> P0_11 <12=> P0_12 <13=> P0_13 <14=> P0_14 <15=> P0_15
// <16=> P0_16 <17=> P0_17 <18=> P0_18 <19=> P0_19 <20=> P0_20 <21=> P0_21 <22=> P0_22 <23=> P0_23
// <24=> P0_24 <25=> P0_25 <26=> P0_26 <27=> P0_27 <28=> P0_28 <29=> P0_29 <30=> P0_30 <31=> P0_31
// <32=> P1_0  <33=> P1_1  <34=> P1_2  <35=> P1_3  <36=> P1_4  <37=> P1_5  <38=> P1_6  <39=> P1_7
// <40=> P1_8  <41=> P1_9  <42=> P1_10 <43=> P1_11 <44=> P1_12 <45=> P1_13 <46=> P1_14 <47=> P1_15
// <48=> P1_16 <49=> P1_17 <50=> P1_18 <51=> P1_19 <52=> P1_20 <53=> P1_21 <255=> Not used
#ifndef FW_DEFINE_I2C1_SDA
#define FW_DEFINE_I2C1_SDA 255
#endif

// <o>SCL
// <0=>  P0_0  <1=>  P0_1  <2=>  P0_2  <3=>  P0_3  <4=>  P0_4  <5=>  P0_5  <6=>  P0_6  <7=>  P0_7
// <8=>  P0_8  <9=>  P0_9  <10=> P0_10 <11=> P0_11 <12=> P0_12 <13=> P0_13 <14=> P0_14 <15=> P0_15
// <16=> P0_16 <17=> P0_17 <18=> P0_18 <19=> P0_19 <20=> P0_20 <21=> P0_21 <22=> P0_22 <23=> P0_23
// <24=> P0_24 <25=> P0_25 <26=> P0_26 <27=> P0_27 <28=> P0_28 <29=> P0_29 <30=> P0_30 <31=> P0_31
// <32=> P1_0  <33=> P1_1  <34=> P1_2  <35=> P1_3  <36=> P1_4  <37=> P1_5  <38=> P1_6  <39=> P1_7
// <40=> P1_8  <41=> P1_9  <42=> P1_10 <43=> P1_11 <44=> P1_12 <45=> P1_13 <46=> P1_14 <47=> P1_15
// <48=> P1_16 <49=> P1_17 <50=> P1_18 <51=> P1_19 <52=> P1_20 <53=> P1_21 <255=> Not used
#ifndef FW_DEFINE_I2C1_SCL
#define FW_DEFINE_I2C1_SCL 255
#endif

//   </e>

//   <e>I2C2
//   <i> Enables I2C2.
#ifndef FW_DEFINE_I2C2_ENABLE
#define FW_DEFINE_I2C2_ENABLE 0
#endif

//   <o>Clock speed [kHz] <1-1500>
#ifndef FW_DEFINE_I2C2_CLOCK
#define FW_DEFINE_I2C2_CLOCK 100
#endif

// <o>SDA
// <0=>  P0_0  <1=>  P0_1  <2=>  P0_2  <3=>  P0_3  <4=>  P0_4  <5=>  P0_5  <6=>  P0_6  <7=>  P0_7
// <8=>  P0_8  <9=>  P0_9  <10=> P0_10 <11=> P0_11 <12=> P0_12 <13=> P0_13 <14=> P0_14 <15=> P0_15
// <16=> P0_16 <17=> P0_17 <18=> P0_18 <19=> P0_19 <20=> P0_20 <21=> P0_21 <22=> P0_22 <23=> P0_23
// <24=> P0_24 <25=> P0_25 <26=> P0_26 <27=> P0_27 <28=> P0_28 <29=> P0_29 <30=> P0_30 <31=> P0_31
// <32=> P1_0  <33=> P1_1  <34=> P1_2  <35=> P1_3  <36=> P1_4  <37=> P1_5  <38=> P1_6  <39=> P1_7
// <40=> P1_8  <41=> P1_9  <42=> P1_10 <43=> P1_11 <44=> P1_12 <45=> P1_13 <46=> P1_14 <47=> P1_15
// <48=> P1_16 <49=> P1_17 <50=> P1_18 <51=> P1_19 <52=> P1_20 <53=> P1_21 <255=> Not used
#ifndef FW_DEFINE_I2C2_SDA
#define FW_DEFINE_I2C2_SDA 255
#endif

// <o>SCL
// <0=>  P0_0  <1=>  P0_1  <2=>  P0_2  <3=>  P0_3  <4=>  P0_4  <5=>  P0_5  <6=>  P0_6  <7=>  P0_7
// <8=>  P0_8  <9=>  P0_9  <10=> P0_10 <11=> P0_11 <12=> P0_12 <13=> P0_13 <14=> P0_14 <15=> P0_15
// <16=> P0_16 <17=> P0_17 <18=> P0_18 <19=> P0_19 <20=> P0_20 <21=> P0_21 <22=> P0_22 <23=> P0_23
// <24=> P0_24 <25=> P0_25 <26=> P0_26 <27=> P0_27 <28=> P0_28 <29=> P0_29 <30=> P0_30 <31=> P0_31
// <32=> P1_0  <33=> P1_1  <34=> P1_2  <35=> P1_3  <36=> P1_4  <37=> P1_5  <38=> P1_6  <39=> P1_7
// <40=> P1_8  <41=> P1_9  <42=> P1_10 <43=> P1_11 <44=> P1_12 <45=> P1_13 <46=> P1_14 <47=> P1_15
// <48=> P1_16 <49=> P1_17 <50=> P1_18 <51=> P1_19 <52=> P1_20 <53=> P1_21 <255=> Not used
#ifndef FW_DEFINE_I2C2_SCL
#define FW_DEFINE_I2C2_SCL 255
#endif

//   </e>

//   <e>I2C3
//   <i> Enables I2C3.
#ifndef FW_DEFINE_I2C3_ENABLE
#define FW_DEFINE_I2C3_ENABLE 0
#endif

//   <o>Clock speed [kHz] <1-1500>
#ifndef FW_DEFINE_I2C3_CLOCK
#define FW_DEFINE_I2C3_CLOCK 100
#endif

// <o>SDA
// <0=>  P0_0  <1=>  P0_1  <2=>  P0_2  <3=>  P0_3  <4=>  P0_4  <5=>  P0_5  <6=>  P0_6  <7=>  P0_7
// <8=>  P0_8  <9=>  P0_9  <10=> P0_10 <11=> P0_11 <12=> P0_12 <13=> P0_13 <14=> P0_14 <15=> P0_15
// <16=> P0_16 <17=> P0_17 <18=> P0_18 <19=> P0_19 <20=> P0_20 <21=> P0_21 <22=> P0_22 <23=> P0_23
// <24=> P0_24 <25=> P0_25 <26=> P0_26 <27=> P0_27 <28=> P0_28 <29=> P0_29 <30=> P0_30 <31=> P0_31
// <32=> P1_0  <33=> P1_1  <34=> P1_2  <35=> P1_3  <36=> P1_4  <37=> P1_5  <38=> P1_6  <39=> P1_7
// <40=> P1_8  <41=> P1_9  <42=> P1_10 <43=> P1_11 <44=> P1_12 <45=> P1_13 <46=> P1_14 <47=> P1_15
// <48=> P1_16 <49=> P1_17 <50=> P1_18 <51=> P1_19 <52=> P1_20 <53=> P1_21 <255=> Not used
#ifndef FW_DEFINE_I2C3_SDA
#define FW_DEFINE_I2C3_SDA 255
#endif

// <o>SCL
// <0=>  P0_0  <1=>  P0_1  <2=>  P0_2  <3=>  P0_3  <4=>  P0_4  <5=>  P0_5  <6=>  P0_6  <7=>  P0_7
// <8=>  P0_8  <9=>  P0_9  <10=> P0_10 <11=> P0_11 <12=> P0_12 <13=> P0_13 <14=> P0_14 <15=> P0_15
// <16=> P0_16 <17=> P0_17 <18=> P0_18 <19=> P0_19 <20=> P0_20 <21=> P0_21 <22=> P0_22 <23=> P0_23
// <24=> P0_24 <25=> P0_25 <26=> P0_26 <27=> P0_27 <28=> P0_28 <29=> P0_29 <30=> P0_30 <31=> P0_31
// <32=> P1_0  <33=> P1_1  <34=> P1_2  <35=> P1_3  <36=> P1_4  <37=> P1_5  <38=> P1_6  <39=> P1_7
// <40=> P1_8  <41=> P1_9  <42=> P1_10 <43=> P1_11 <44=> P1_12 <45=> P1_13 <46=> P1_14 <47=> P1_15
// <48=> P1_16 <49=> P1_17 <50=> P1_18 <51=> P1_19 <52=> P1_20 <53=> P1_21 <255=> Not used
#ifndef FW_DEFINE_I2C3_SCL
#define FW_DEFINE_I2C3_SCL 255
#endif

//   </e>

// </h>

//------------- <<< end of configuration section >>> ---------------------------

#endif //FW_DEFINE_H_

/*-----------------------------------------------------------------------------------------
 *	End of file
 */
