# 基本时钟定义
create_clock -name clk -period 5.0 [get_ports clk]  # 200MHz约束（按当前需求调整）

# 衍生时钟定义（可选）
create_generated_clock -name ADC_CLK \
    -source [get_ports clk] \
    -divide_by 1 \
    [get_ports ADC_CLK]

# 时钟不确定性约束
set_clock_uncertainty -setup 0.2 [get_clocks clk]