TimeQuest Timing Analyzer report for deliverable2
Mon Feb 13 23:38:26 2017
Quartus II 32-bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk_gen:clk_gen_mod|sys_clk'
 13. Slow 1200mV 85C Model Setup: 'clock_50'
 14. Slow 1200mV 85C Model Setup: 'clk_gen:clk_gen_mod|down_count[1]'
 15. Slow 1200mV 85C Model Hold: 'clock_50'
 16. Slow 1200mV 85C Model Hold: 'clk_gen:clk_gen_mod|sys_clk'
 17. Slow 1200mV 85C Model Hold: 'clk_gen:clk_gen_mod|down_count[1]'
 18. Slow 1200mV 85C Model Minimum Pulse Width: 'clk_gen:clk_gen_mod|sys_clk'
 19. Slow 1200mV 85C Model Minimum Pulse Width: 'clock_50'
 20. Slow 1200mV 85C Model Minimum Pulse Width: 'clk_gen:clk_gen_mod|down_count[1]'
 21. Setup Times
 22. Hold Times
 23. Clock to Output Times
 24. Minimum Clock to Output Times
 25. Propagation Delay
 26. Minimum Propagation Delay
 27. Slow 1200mV 85C Model Metastability Report
 28. Slow 1200mV 0C Model Fmax Summary
 29. Slow 1200mV 0C Model Setup Summary
 30. Slow 1200mV 0C Model Hold Summary
 31. Slow 1200mV 0C Model Recovery Summary
 32. Slow 1200mV 0C Model Removal Summary
 33. Slow 1200mV 0C Model Minimum Pulse Width Summary
 34. Slow 1200mV 0C Model Setup: 'clk_gen:clk_gen_mod|sys_clk'
 35. Slow 1200mV 0C Model Setup: 'clock_50'
 36. Slow 1200mV 0C Model Setup: 'clk_gen:clk_gen_mod|down_count[1]'
 37. Slow 1200mV 0C Model Hold: 'clock_50'
 38. Slow 1200mV 0C Model Hold: 'clk_gen:clk_gen_mod|sys_clk'
 39. Slow 1200mV 0C Model Hold: 'clk_gen:clk_gen_mod|down_count[1]'
 40. Slow 1200mV 0C Model Minimum Pulse Width: 'clk_gen:clk_gen_mod|sys_clk'
 41. Slow 1200mV 0C Model Minimum Pulse Width: 'clock_50'
 42. Slow 1200mV 0C Model Minimum Pulse Width: 'clk_gen:clk_gen_mod|down_count[1]'
 43. Setup Times
 44. Hold Times
 45. Clock to Output Times
 46. Minimum Clock to Output Times
 47. Propagation Delay
 48. Minimum Propagation Delay
 49. Slow 1200mV 0C Model Metastability Report
 50. Fast 1200mV 0C Model Setup Summary
 51. Fast 1200mV 0C Model Hold Summary
 52. Fast 1200mV 0C Model Recovery Summary
 53. Fast 1200mV 0C Model Removal Summary
 54. Fast 1200mV 0C Model Minimum Pulse Width Summary
 55. Fast 1200mV 0C Model Setup: 'clk_gen:clk_gen_mod|sys_clk'
 56. Fast 1200mV 0C Model Setup: 'clock_50'
 57. Fast 1200mV 0C Model Setup: 'clk_gen:clk_gen_mod|down_count[1]'
 58. Fast 1200mV 0C Model Hold: 'clock_50'
 59. Fast 1200mV 0C Model Hold: 'clk_gen:clk_gen_mod|sys_clk'
 60. Fast 1200mV 0C Model Hold: 'clk_gen:clk_gen_mod|down_count[1]'
 61. Fast 1200mV 0C Model Minimum Pulse Width: 'clock_50'
 62. Fast 1200mV 0C Model Minimum Pulse Width: 'clk_gen:clk_gen_mod|sys_clk'
 63. Fast 1200mV 0C Model Minimum Pulse Width: 'clk_gen:clk_gen_mod|down_count[1]'
 64. Setup Times
 65. Hold Times
 66. Clock to Output Times
 67. Minimum Clock to Output Times
 68. Propagation Delay
 69. Minimum Propagation Delay
 70. Fast 1200mV 0C Model Metastability Report
 71. Multicorner Timing Analysis Summary
 72. Setup Times
 73. Hold Times
 74. Clock to Output Times
 75. Minimum Clock to Output Times
 76. Progagation Delay
 77. Minimum Progagation Delay
 78. Board Trace Model Assignments
 79. Input Transition Times
 80. Signal Integrity Metrics (Slow 1200mv 0c Model)
 81. Signal Integrity Metrics (Slow 1200mv 85c Model)
 82. Signal Integrity Metrics (Fast 1200mv 0c Model)
 83. Setup Transfers
 84. Hold Transfers
 85. Report TCCS
 86. Report RSKM
 87. Unconstrained Paths
 88. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                       ;
+--------------------+--------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version ;
; Revision Name      ; deliverable2                                                       ;
; Device Family      ; Cyclone IV E                                                       ;
; Device Name        ; EP4CE115F29C7                                                      ;
; Timing Models      ; Final                                                              ;
; Delay Model        ; Combined                                                           ;
; Rise/Fall Delays   ; Enabled                                                            ;
+--------------------+--------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ; < 0.1%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                               ;
+-----------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------+
; Clock Name                        ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                               ;
+-----------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------+
; clk_gen:clk_gen_mod|down_count[1] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_gen:clk_gen_mod|down_count[1] } ;
; clk_gen:clk_gen_mod|sys_clk       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_gen:clk_gen_mod|sys_clk }       ;
; clock_50                          ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock_50 }                          ;
+-----------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                               ;
+------------+-----------------+-----------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                        ; Note                                                          ;
+------------+-----------------+-----------------------------------+---------------------------------------------------------------+
; 93.92 MHz  ; 93.92 MHz       ; clk_gen:clk_gen_mod|sys_clk       ;                                                               ;
; 547.65 MHz ; 250.0 MHz       ; clock_50                          ; limit due to minimum period restriction (max I/O toggle rate) ;
; 705.72 MHz ; 437.64 MHz      ; clk_gen:clk_gen_mod|down_count[1] ; limit due to minimum period restriction (tmin)                ;
+------------+-----------------+-----------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                        ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; clk_gen:clk_gen_mod|sys_clk       ; -9.647 ; -767.263      ;
; clock_50                          ; -0.826 ; -3.121        ;
; clk_gen:clk_gen_mod|down_count[1] ; -0.417 ; -2.570        ;
+-----------------------------------+--------+---------------+


+------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                         ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; clock_50                          ; -0.590 ; -1.986        ;
; clk_gen:clk_gen_mod|sys_clk       ; -0.581 ; -84.601       ;
; clk_gen:clk_gen_mod|down_count[1] ; -0.334 ; -3.886        ;
+-----------------------------------+--------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary          ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; clk_gen:clk_gen_mod|sys_clk       ; -3.000 ; -476.825      ;
; clock_50                          ; -3.000 ; -10.710       ;
; clk_gen:clk_gen_mod|down_count[1] ; -1.285 ; -46.260       ;
+-----------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_gen:clk_gen_mod|sys_clk'                                                                                                                         ;
+--------+-------------------------------------+--------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                        ; Launch Clock                ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+--------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; -9.647 ; MER_device:bbx_mer15|q_1[0]         ; MER_device:bbx_mer15|sum_I[33] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; -0.081     ; 10.564     ;
; -9.628 ; MER_device:bbx_mer15|q_1[0]         ; MER_device:bbx_mer15|sum_I[34] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; -0.081     ; 10.545     ;
; -9.517 ; MER_device:bbx_mer15|q_2[0]         ; MER_device:bbx_mer15|sum_I[33] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; -0.081     ; 10.434     ;
; -9.515 ; MER_device:bbx_mer15|q_1[0]         ; MER_device:bbx_mer15|sum_I[31] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; -0.081     ; 10.432     ;
; -9.498 ; MER_device:bbx_mer15|q_2[0]         ; MER_device:bbx_mer15|sum_I[34] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; -0.081     ; 10.415     ;
; -9.496 ; MER_device:bbx_mer15|q_1[0]         ; MER_device:bbx_mer15|sum_I[32] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; -0.081     ; 10.413     ;
; -9.385 ; MER_device:bbx_mer15|q_2[0]         ; MER_device:bbx_mer15|sum_I[31] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; -0.081     ; 10.302     ;
; -9.383 ; MER_device:bbx_mer15|q_1[0]         ; MER_device:bbx_mer15|sum_I[29] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; -0.081     ; 10.300     ;
; -9.366 ; MER_device:bbx_mer15|q_2[0]         ; MER_device:bbx_mer15|sum_I[32] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; -0.081     ; 10.283     ;
; -9.364 ; MER_device:bbx_mer15|q_1[0]         ; MER_device:bbx_mer15|sum_I[30] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; -0.081     ; 10.281     ;
; -9.253 ; MER_device:bbx_mer15|q_2[0]         ; MER_device:bbx_mer15|sum_I[29] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; -0.081     ; 10.170     ;
; -9.251 ; MER_device:bbx_mer15|q_1[0]         ; MER_device:bbx_mer15|sum_I[27] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; -0.081     ; 10.168     ;
; -9.234 ; MER_device:bbx_mer15|q_2[0]         ; MER_device:bbx_mer15|sum_I[30] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; -0.081     ; 10.151     ;
; -9.232 ; MER_device:bbx_mer15|q_1[0]         ; MER_device:bbx_mer15|sum_I[28] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; -0.081     ; 10.149     ;
; -9.121 ; MER_device:bbx_mer15|q_2[0]         ; MER_device:bbx_mer15|sum_I[27] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; -0.081     ; 10.038     ;
; -9.119 ; MER_device:bbx_mer15|q_1[0]         ; MER_device:bbx_mer15|sum_I[25] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; -0.081     ; 10.036     ;
; -9.102 ; MER_device:bbx_mer15|q_2[0]         ; MER_device:bbx_mer15|sum_I[28] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; -0.081     ; 10.019     ;
; -9.100 ; MER_device:bbx_mer15|q_1[0]         ; MER_device:bbx_mer15|sum_I[26] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; -0.081     ; 10.017     ;
; -8.989 ; MER_device:bbx_mer15|q_1[0]         ; MER_device:bbx_mer15|sum_I[23] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; -0.083     ; 9.904      ;
; -8.989 ; MER_device:bbx_mer15|q_2[0]         ; MER_device:bbx_mer15|sum_I[25] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; -0.081     ; 9.906      ;
; -8.970 ; MER_device:bbx_mer15|q_1[0]         ; MER_device:bbx_mer15|sum_I[24] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; -0.083     ; 9.885      ;
; -8.970 ; MER_device:bbx_mer15|q_2[0]         ; MER_device:bbx_mer15|sum_I[26] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; -0.081     ; 9.887      ;
; -8.859 ; MER_device:bbx_mer15|q_2[0]         ; MER_device:bbx_mer15|sum_I[23] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; -0.083     ; 9.774      ;
; -8.857 ; MER_device:bbx_mer15|q_1[0]         ; MER_device:bbx_mer15|sum_I[21] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; -0.083     ; 9.772      ;
; -8.840 ; MER_device:bbx_mer15|q_2[0]         ; MER_device:bbx_mer15|sum_I[24] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; -0.083     ; 9.755      ;
; -8.838 ; MER_device:bbx_mer15|q_1[0]         ; MER_device:bbx_mer15|sum_I[22] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; -0.083     ; 9.753      ;
; -8.727 ; MER_device:bbx_mer15|q_2[0]         ; MER_device:bbx_mer15|sum_I[21] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; -0.083     ; 9.642      ;
; -8.725 ; MER_device:bbx_mer15|q_1[0]         ; MER_device:bbx_mer15|sum_I[19] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; -0.083     ; 9.640      ;
; -8.708 ; MER_device:bbx_mer15|q_2[0]         ; MER_device:bbx_mer15|sum_I[22] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; -0.083     ; 9.623      ;
; -8.706 ; MER_device:bbx_mer15|q_1[0]         ; MER_device:bbx_mer15|sum_I[20] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; -0.083     ; 9.621      ;
; -8.595 ; MER_device:bbx_mer15|q_2[0]         ; MER_device:bbx_mer15|sum_I[19] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; -0.083     ; 9.510      ;
; -8.593 ; MER_device:bbx_mer15|q_1[0]         ; MER_device:bbx_mer15|sum_I[17] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; -0.083     ; 9.508      ;
; -8.576 ; MER_device:bbx_mer15|q_2[0]         ; MER_device:bbx_mer15|sum_I[20] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; -0.083     ; 9.491      ;
; -8.574 ; MER_device:bbx_mer15|q_1[0]         ; MER_device:bbx_mer15|sum_I[18] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; -0.083     ; 9.489      ;
; -8.574 ; MER_device:bbx_mer15|delay_I[0][1]  ; MER_device:bbx_mer15|sum_I[33] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.030      ; 9.602      ;
; -8.574 ; MER_device:bbx_mer15|delay_I[0][2]  ; MER_device:bbx_mer15|sum_I[33] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.030      ; 9.602      ;
; -8.574 ; MER_device:bbx_mer15|delay_I[0][3]  ; MER_device:bbx_mer15|sum_I[33] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.030      ; 9.602      ;
; -8.574 ; MER_device:bbx_mer15|delay_I[0][4]  ; MER_device:bbx_mer15|sum_I[33] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.030      ; 9.602      ;
; -8.574 ; MER_device:bbx_mer15|delay_I[0][5]  ; MER_device:bbx_mer15|sum_I[33] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.030      ; 9.602      ;
; -8.574 ; MER_device:bbx_mer15|delay_I[0][6]  ; MER_device:bbx_mer15|sum_I[33] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.030      ; 9.602      ;
; -8.574 ; MER_device:bbx_mer15|delay_I[0][7]  ; MER_device:bbx_mer15|sum_I[33] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.030      ; 9.602      ;
; -8.574 ; MER_device:bbx_mer15|delay_I[0][8]  ; MER_device:bbx_mer15|sum_I[33] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.030      ; 9.602      ;
; -8.574 ; MER_device:bbx_mer15|delay_I[0][9]  ; MER_device:bbx_mer15|sum_I[33] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.030      ; 9.602      ;
; -8.574 ; MER_device:bbx_mer15|delay_I[0][10] ; MER_device:bbx_mer15|sum_I[33] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.030      ; 9.602      ;
; -8.574 ; MER_device:bbx_mer15|delay_I[0][11] ; MER_device:bbx_mer15|sum_I[33] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.030      ; 9.602      ;
; -8.574 ; MER_device:bbx_mer15|delay_I[0][12] ; MER_device:bbx_mer15|sum_I[33] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.030      ; 9.602      ;
; -8.574 ; MER_device:bbx_mer15|delay_I[0][13] ; MER_device:bbx_mer15|sum_I[33] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.030      ; 9.602      ;
; -8.574 ; MER_device:bbx_mer15|delay_I[0][14] ; MER_device:bbx_mer15|sum_I[33] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.030      ; 9.602      ;
; -8.574 ; MER_device:bbx_mer15|delay_I[0][15] ; MER_device:bbx_mer15|sum_I[33] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.030      ; 9.602      ;
; -8.574 ; MER_device:bbx_mer15|delay_I[0][16] ; MER_device:bbx_mer15|sum_I[33] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.030      ; 9.602      ;
; -8.574 ; MER_device:bbx_mer15|delay_I[0][17] ; MER_device:bbx_mer15|sum_I[33] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.030      ; 9.602      ;
; -8.574 ; MER_device:bbx_mer15|delay_I[0][0]  ; MER_device:bbx_mer15|sum_I[33] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.030      ; 9.602      ;
; -8.555 ; MER_device:bbx_mer15|delay_I[0][1]  ; MER_device:bbx_mer15|sum_I[34] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.030      ; 9.583      ;
; -8.555 ; MER_device:bbx_mer15|delay_I[0][2]  ; MER_device:bbx_mer15|sum_I[34] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.030      ; 9.583      ;
; -8.555 ; MER_device:bbx_mer15|delay_I[0][3]  ; MER_device:bbx_mer15|sum_I[34] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.030      ; 9.583      ;
; -8.555 ; MER_device:bbx_mer15|delay_I[0][4]  ; MER_device:bbx_mer15|sum_I[34] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.030      ; 9.583      ;
; -8.555 ; MER_device:bbx_mer15|delay_I[0][5]  ; MER_device:bbx_mer15|sum_I[34] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.030      ; 9.583      ;
; -8.555 ; MER_device:bbx_mer15|delay_I[0][6]  ; MER_device:bbx_mer15|sum_I[34] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.030      ; 9.583      ;
; -8.555 ; MER_device:bbx_mer15|delay_I[0][7]  ; MER_device:bbx_mer15|sum_I[34] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.030      ; 9.583      ;
; -8.555 ; MER_device:bbx_mer15|delay_I[0][8]  ; MER_device:bbx_mer15|sum_I[34] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.030      ; 9.583      ;
; -8.555 ; MER_device:bbx_mer15|delay_I[0][9]  ; MER_device:bbx_mer15|sum_I[34] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.030      ; 9.583      ;
; -8.555 ; MER_device:bbx_mer15|delay_I[0][10] ; MER_device:bbx_mer15|sum_I[34] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.030      ; 9.583      ;
; -8.555 ; MER_device:bbx_mer15|delay_I[0][11] ; MER_device:bbx_mer15|sum_I[34] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.030      ; 9.583      ;
; -8.555 ; MER_device:bbx_mer15|delay_I[0][12] ; MER_device:bbx_mer15|sum_I[34] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.030      ; 9.583      ;
; -8.555 ; MER_device:bbx_mer15|delay_I[0][13] ; MER_device:bbx_mer15|sum_I[34] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.030      ; 9.583      ;
; -8.555 ; MER_device:bbx_mer15|delay_I[0][14] ; MER_device:bbx_mer15|sum_I[34] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.030      ; 9.583      ;
; -8.555 ; MER_device:bbx_mer15|delay_I[0][15] ; MER_device:bbx_mer15|sum_I[34] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.030      ; 9.583      ;
; -8.555 ; MER_device:bbx_mer15|delay_I[0][16] ; MER_device:bbx_mer15|sum_I[34] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.030      ; 9.583      ;
; -8.555 ; MER_device:bbx_mer15|delay_I[0][17] ; MER_device:bbx_mer15|sum_I[34] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.030      ; 9.583      ;
; -8.555 ; MER_device:bbx_mer15|delay_I[0][0]  ; MER_device:bbx_mer15|sum_I[34] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.030      ; 9.583      ;
; -8.463 ; MER_device:bbx_mer15|q_2[0]         ; MER_device:bbx_mer15|sum_I[17] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; -0.083     ; 9.378      ;
; -8.444 ; MER_device:bbx_mer15|q_2[0]         ; MER_device:bbx_mer15|sum_I[18] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; -0.083     ; 9.359      ;
; -8.442 ; MER_device:bbx_mer15|delay_I[0][1]  ; MER_device:bbx_mer15|sum_I[31] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.030      ; 9.470      ;
; -8.442 ; MER_device:bbx_mer15|delay_I[0][2]  ; MER_device:bbx_mer15|sum_I[31] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.030      ; 9.470      ;
; -8.442 ; MER_device:bbx_mer15|delay_I[0][3]  ; MER_device:bbx_mer15|sum_I[31] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.030      ; 9.470      ;
; -8.442 ; MER_device:bbx_mer15|delay_I[0][4]  ; MER_device:bbx_mer15|sum_I[31] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.030      ; 9.470      ;
; -8.442 ; MER_device:bbx_mer15|delay_I[0][5]  ; MER_device:bbx_mer15|sum_I[31] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.030      ; 9.470      ;
; -8.442 ; MER_device:bbx_mer15|delay_I[0][6]  ; MER_device:bbx_mer15|sum_I[31] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.030      ; 9.470      ;
; -8.442 ; MER_device:bbx_mer15|delay_I[0][7]  ; MER_device:bbx_mer15|sum_I[31] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.030      ; 9.470      ;
; -8.442 ; MER_device:bbx_mer15|delay_I[0][8]  ; MER_device:bbx_mer15|sum_I[31] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.030      ; 9.470      ;
; -8.442 ; MER_device:bbx_mer15|delay_I[0][9]  ; MER_device:bbx_mer15|sum_I[31] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.030      ; 9.470      ;
; -8.442 ; MER_device:bbx_mer15|delay_I[0][10] ; MER_device:bbx_mer15|sum_I[31] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.030      ; 9.470      ;
; -8.442 ; MER_device:bbx_mer15|delay_I[0][11] ; MER_device:bbx_mer15|sum_I[31] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.030      ; 9.470      ;
; -8.442 ; MER_device:bbx_mer15|delay_I[0][12] ; MER_device:bbx_mer15|sum_I[31] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.030      ; 9.470      ;
; -8.442 ; MER_device:bbx_mer15|delay_I[0][13] ; MER_device:bbx_mer15|sum_I[31] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.030      ; 9.470      ;
; -8.442 ; MER_device:bbx_mer15|delay_I[0][14] ; MER_device:bbx_mer15|sum_I[31] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.030      ; 9.470      ;
; -8.442 ; MER_device:bbx_mer15|delay_I[0][15] ; MER_device:bbx_mer15|sum_I[31] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.030      ; 9.470      ;
; -8.442 ; MER_device:bbx_mer15|delay_I[0][16] ; MER_device:bbx_mer15|sum_I[31] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.030      ; 9.470      ;
; -8.442 ; MER_device:bbx_mer15|delay_I[0][17] ; MER_device:bbx_mer15|sum_I[31] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.030      ; 9.470      ;
; -8.442 ; MER_device:bbx_mer15|delay_I[0][0]  ; MER_device:bbx_mer15|sum_I[31] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.030      ; 9.470      ;
; -8.423 ; MER_device:bbx_mer15|delay_I[0][1]  ; MER_device:bbx_mer15|sum_I[32] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.030      ; 9.451      ;
; -8.423 ; MER_device:bbx_mer15|delay_I[0][2]  ; MER_device:bbx_mer15|sum_I[32] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.030      ; 9.451      ;
; -8.423 ; MER_device:bbx_mer15|delay_I[0][3]  ; MER_device:bbx_mer15|sum_I[32] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.030      ; 9.451      ;
; -8.423 ; MER_device:bbx_mer15|delay_I[0][4]  ; MER_device:bbx_mer15|sum_I[32] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.030      ; 9.451      ;
; -8.423 ; MER_device:bbx_mer15|delay_I[0][5]  ; MER_device:bbx_mer15|sum_I[32] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.030      ; 9.451      ;
; -8.423 ; MER_device:bbx_mer15|delay_I[0][6]  ; MER_device:bbx_mer15|sum_I[32] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.030      ; 9.451      ;
; -8.423 ; MER_device:bbx_mer15|delay_I[0][7]  ; MER_device:bbx_mer15|sum_I[32] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.030      ; 9.451      ;
; -8.423 ; MER_device:bbx_mer15|delay_I[0][8]  ; MER_device:bbx_mer15|sum_I[32] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.030      ; 9.451      ;
; -8.423 ; MER_device:bbx_mer15|delay_I[0][9]  ; MER_device:bbx_mer15|sum_I[32] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.030      ; 9.451      ;
; -8.423 ; MER_device:bbx_mer15|delay_I[0][10] ; MER_device:bbx_mer15|sum_I[32] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.030      ; 9.451      ;
+--------+-------------------------------------+--------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clock_50'                                                                                                                                   ;
+--------+-----------------------------------+-----------------------------------+-----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock                      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+-----------------------------------+-------------+--------------+------------+------------+
; -0.826 ; clk_gen:clk_gen_mod|down_count[0] ; clk_gen:clk_gen_mod|down_count[3] ; clock_50                          ; clock_50    ; 1.000        ; 0.039      ; 1.863      ;
; -0.813 ; clk_gen:clk_gen_mod|down_count[0] ; clk_gen:clk_gen_mod|down_count[1] ; clock_50                          ; clock_50    ; 1.000        ; -0.080     ; 1.731      ;
; -0.807 ; clk_gen:clk_gen_mod|down_count[0] ; clk_gen:clk_gen_mod|down_count[4] ; clock_50                          ; clock_50    ; 1.000        ; 0.039      ; 1.844      ;
; -0.796 ; clk_gen:clk_gen_mod|down_count[2] ; clk_gen:clk_gen_mod|down_count[3] ; clock_50                          ; clock_50    ; 1.000        ; -0.049     ; 1.745      ;
; -0.777 ; clk_gen:clk_gen_mod|down_count[2] ; clk_gen:clk_gen_mod|down_count[4] ; clock_50                          ; clock_50    ; 1.000        ; -0.049     ; 1.726      ;
; -0.675 ; clk_gen:clk_gen_mod|down_count[0] ; clk_gen:clk_gen_mod|down_count[2] ; clock_50                          ; clock_50    ; 1.000        ; 0.039      ; 1.712      ;
; -0.672 ; clk_gen:clk_gen_mod|down_count[3] ; clk_gen:clk_gen_mod|down_count[4] ; clock_50                          ; clock_50    ; 1.000        ; -0.049     ; 1.621      ;
; -0.188 ; clk_gen:clk_gen_mod|down_count[3] ; clk_gen:clk_gen_mod|down_count[3] ; clock_50                          ; clock_50    ; 1.000        ; -0.043     ; 1.143      ;
; -0.188 ; clk_gen:clk_gen_mod|down_count[4] ; clk_gen:clk_gen_mod|down_count[4] ; clock_50                          ; clock_50    ; 1.000        ; -0.043     ; 1.143      ;
; -0.168 ; clk_gen:clk_gen_mod|down_count[2] ; clk_gen:clk_gen_mod|down_count[2] ; clock_50                          ; clock_50    ; 1.000        ; -0.043     ; 1.123      ;
; 0.153  ; clk_gen:clk_gen_mod|down_count[0] ; clk_gen:clk_gen_mod|down_count[0] ; clock_50                          ; clock_50    ; 1.000        ; -0.080     ; 0.765      ;
; 0.177  ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|down_count[3] ; clk_gen:clk_gen_mod|down_count[1] ; clock_50    ; 0.500        ; 3.099      ; 3.642      ;
; 0.196  ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|down_count[4] ; clk_gen:clk_gen_mod|down_count[1] ; clock_50    ; 0.500        ; 3.099      ; 3.623      ;
; 0.237  ; clk_gen:clk_gen_mod|sys_clk       ; clk_gen:clk_gen_mod|sys_clk       ; clk_gen:clk_gen_mod|sys_clk       ; clock_50    ; 0.500        ; 2.963      ; 3.446      ;
; 0.328  ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|down_count[2] ; clk_gen:clk_gen_mod|down_count[1] ; clock_50    ; 0.500        ; 3.099      ; 3.491      ;
; 0.479  ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|down_count[4] ; clk_gen:clk_gen_mod|down_count[1] ; clock_50    ; 1.000        ; 3.099      ; 3.840      ;
; 0.539  ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|down_count[1] ; clock_50    ; 0.500        ; 2.948      ; 3.129      ;
; 0.611  ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|down_count[2] ; clk_gen:clk_gen_mod|down_count[1] ; clock_50    ; 1.000        ; 3.099      ; 3.708      ;
; 0.630  ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|down_count[3] ; clk_gen:clk_gen_mod|down_count[1] ; clock_50    ; 1.000        ; 3.099      ; 3.689      ;
; 0.768  ; clk_gen:clk_gen_mod|sys_clk       ; clk_gen:clk_gen_mod|sys_clk       ; clk_gen:clk_gen_mod|sys_clk       ; clock_50    ; 1.000        ; 2.963      ; 3.415      ;
; 1.050  ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|down_count[1] ; clock_50    ; 1.000        ; 2.948      ; 3.118      ;
+--------+-----------------------------------+-----------------------------------+-----------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_gen:clk_gen_mod|down_count[1]'                                                                                                                                                          ;
+--------+------------------------------------------------+------------------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node                                      ; To Node                                        ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------+------------------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; -0.417 ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][8]  ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][8]  ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|down_count[1] ; 1.000        ; -0.079     ; 1.336      ;
; -0.401 ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][10] ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][10] ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|down_count[1] ; 1.000        ; -0.080     ; 1.319      ;
; -0.228 ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][5]  ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][5]  ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|down_count[1] ; 1.000        ; -0.079     ; 1.147      ;
; -0.198 ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][7]  ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][7]  ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|down_count[1] ; 1.000        ; -0.079     ; 1.117      ;
; -0.197 ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][1]  ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][1]  ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|down_count[1] ; 1.000        ; -0.079     ; 1.116      ;
; -0.197 ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][4]  ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][4]  ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|down_count[1] ; 1.000        ; -0.079     ; 1.116      ;
; -0.194 ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][3]  ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][3]  ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|down_count[1] ; 1.000        ; -0.079     ; 1.113      ;
; -0.193 ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][17] ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][17] ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|down_count[1] ; 1.000        ; -0.079     ; 1.112      ;
; -0.191 ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][0]  ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][0]  ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|down_count[1] ; 1.000        ; -0.079     ; 1.110      ;
; -0.052 ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][16] ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][16] ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|down_count[1] ; 1.000        ; -0.080     ; 0.970      ;
; -0.051 ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][6]  ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][6]  ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|down_count[1] ; 1.000        ; -0.079     ; 0.970      ;
; -0.051 ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][11] ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][11] ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|down_count[1] ; 1.000        ; -0.079     ; 0.970      ;
; -0.051 ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][12] ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][12] ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|down_count[1] ; 1.000        ; -0.079     ; 0.970      ;
; -0.050 ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][2]  ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][2]  ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|down_count[1] ; 1.000        ; -0.079     ; 0.969      ;
; -0.050 ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][14] ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][14] ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|down_count[1] ; 1.000        ; -0.080     ; 0.968      ;
; -0.049 ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][15] ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][15] ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|down_count[1] ; 1.000        ; -0.079     ; 0.968      ;
; 0.130  ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][9]  ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][9]  ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|down_count[1] ; 1.000        ; -0.079     ; 0.789      ;
; 0.130  ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][13] ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][13] ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|down_count[1] ; 1.000        ; -0.080     ; 0.788      ;
; 0.348  ; MER_device:bbx_mer15|sum_I[23]                 ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][6]  ; clk_gen:clk_gen_mod|sys_clk       ; clk_gen:clk_gen_mod|down_count[1] ; 1.000        ; 2.086      ; 2.736      ;
; 0.354  ; MER_device:bbx_mer15|sum_I[18]                 ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][1]  ; clk_gen:clk_gen_mod|sys_clk       ; clk_gen:clk_gen_mod|down_count[1] ; 1.000        ; 2.086      ; 2.730      ;
; 0.376  ; MER_device:bbx_mer15|sum_I[22]                 ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][5]  ; clk_gen:clk_gen_mod|sys_clk       ; clk_gen:clk_gen_mod|down_count[1] ; 1.000        ; 2.086      ; 2.708      ;
; 0.386  ; MER_device:bbx_mer15|sum_I[19]                 ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][2]  ; clk_gen:clk_gen_mod|sys_clk       ; clk_gen:clk_gen_mod|down_count[1] ; 1.000        ; 2.086      ; 2.698      ;
; 0.415  ; MER_device:bbx_mer15|sum_I[25]                 ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][8]  ; clk_gen:clk_gen_mod|sys_clk       ; clk_gen:clk_gen_mod|down_count[1] ; 1.000        ; 2.082      ; 2.665      ;
; 0.416  ; MER_device:bbx_mer15|sum_I[24]                 ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][7]  ; clk_gen:clk_gen_mod|sys_clk       ; clk_gen:clk_gen_mod|down_count[1] ; 1.000        ; 2.086      ; 2.668      ;
; 0.421  ; MER_device:bbx_mer15|sum_I[17]                 ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][0]  ; clk_gen:clk_gen_mod|sys_clk       ; clk_gen:clk_gen_mod|down_count[1] ; 1.000        ; 2.085      ; 2.662      ;
; 0.430  ; MER_device:bbx_mer15|sum_I[30]                 ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][13] ; clk_gen:clk_gen_mod|sys_clk       ; clk_gen:clk_gen_mod|down_count[1] ; 1.000        ; 2.082      ; 2.650      ;
; 0.437  ; MER_device:bbx_mer15|sum_I[21]                 ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][4]  ; clk_gen:clk_gen_mod|sys_clk       ; clk_gen:clk_gen_mod|down_count[1] ; 1.000        ; 2.086      ; 2.647      ;
; 0.450  ; MER_device:bbx_mer15|sum_I[20]                 ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][3]  ; clk_gen:clk_gen_mod|sys_clk       ; clk_gen:clk_gen_mod|down_count[1] ; 1.000        ; 2.086      ; 2.634      ;
; 0.452  ; MER_device:bbx_mer15|sum_I[31]                 ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][14] ; clk_gen:clk_gen_mod|sys_clk       ; clk_gen:clk_gen_mod|down_count[1] ; 1.000        ; 2.084      ; 2.630      ;
; 0.452  ; MER_device:bbx_mer15|sum_I[32]                 ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][15] ; clk_gen:clk_gen_mod|sys_clk       ; clk_gen:clk_gen_mod|down_count[1] ; 1.000        ; 2.085      ; 2.631      ;
; 0.454  ; MER_device:bbx_mer15|sum_I[34]                 ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][17] ; clk_gen:clk_gen_mod|sys_clk       ; clk_gen:clk_gen_mod|down_count[1] ; 1.000        ; 2.085      ; 2.629      ;
; 0.509  ; MER_device:bbx_mer15|sum_I[29]                 ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][12] ; clk_gen:clk_gen_mod|sys_clk       ; clk_gen:clk_gen_mod|down_count[1] ; 1.000        ; 2.085      ; 2.574      ;
; 0.523  ; MER_device:bbx_mer15|sum_I[28]                 ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][11] ; clk_gen:clk_gen_mod|sys_clk       ; clk_gen:clk_gen_mod|down_count[1] ; 1.000        ; 2.085      ; 2.560      ;
; 0.533  ; MER_device:bbx_mer15|sum_I[27]                 ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][10] ; clk_gen:clk_gen_mod|sys_clk       ; clk_gen:clk_gen_mod|down_count[1] ; 1.000        ; 2.084      ; 2.549      ;
; 0.556  ; MER_device:bbx_mer15|sum_I[26]                 ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][9]  ; clk_gen:clk_gen_mod|sys_clk       ; clk_gen:clk_gen_mod|down_count[1] ; 1.000        ; 2.085      ; 2.527      ;
; 0.556  ; MER_device:bbx_mer15|sum_I[33]                 ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][16] ; clk_gen:clk_gen_mod|sys_clk       ; clk_gen:clk_gen_mod|down_count[1] ; 1.000        ; 2.084      ; 2.526      ;
+--------+------------------------------------------------+------------------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clock_50'                                                                                                                                    ;
+--------+-----------------------------------+-----------------------------------+-----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock                      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+-----------------------------------+-------------+--------------+------------+------------+
; -0.590 ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|down_count[1] ; clock_50    ; 0.000        ; 3.060      ; 2.918      ;
; -0.421 ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|down_count[2] ; clk_gen:clk_gen_mod|down_count[1] ; clock_50    ; 0.000        ; 3.218      ; 3.245      ;
; -0.416 ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|down_count[3] ; clk_gen:clk_gen_mod|down_count[1] ; clock_50    ; 0.000        ; 3.218      ; 3.250      ;
; -0.295 ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|down_count[4] ; clk_gen:clk_gen_mod|down_count[1] ; clock_50    ; 0.000        ; 3.218      ; 3.371      ;
; -0.264 ; clk_gen:clk_gen_mod|sys_clk       ; clk_gen:clk_gen_mod|sys_clk       ; clk_gen:clk_gen_mod|sys_clk       ; clock_50    ; 0.000        ; 3.076      ; 3.260      ;
; -0.116 ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|down_count[1] ; clock_50    ; -0.500       ; 3.060      ; 2.892      ;
; 0.018  ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|down_count[2] ; clk_gen:clk_gen_mod|down_count[1] ; clock_50    ; -0.500       ; 3.218      ; 3.184      ;
; 0.139  ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|down_count[3] ; clk_gen:clk_gen_mod|down_count[1] ; clock_50    ; -0.500       ; 3.218      ; 3.305      ;
; 0.144  ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|down_count[4] ; clk_gen:clk_gen_mod|down_count[1] ; clock_50    ; -0.500       ; 3.218      ; 3.310      ;
; 0.278  ; clk_gen:clk_gen_mod|sys_clk       ; clk_gen:clk_gen_mod|sys_clk       ; clk_gen:clk_gen_mod|sys_clk       ; clock_50    ; -0.500       ; 3.076      ; 3.302      ;
; 0.408  ; clk_gen:clk_gen_mod|down_count[0] ; clk_gen:clk_gen_mod|down_count[0] ; clock_50                          ; clock_50    ; 0.000        ; 0.080      ; 0.674      ;
; 0.683  ; clk_gen:clk_gen_mod|down_count[2] ; clk_gen:clk_gen_mod|down_count[2] ; clock_50                          ; clock_50    ; 0.000        ; 0.043      ; 0.912      ;
; 0.684  ; clk_gen:clk_gen_mod|down_count[4] ; clk_gen:clk_gen_mod|down_count[4] ; clock_50                          ; clock_50    ; 0.000        ; 0.043      ; 0.913      ;
; 0.686  ; clk_gen:clk_gen_mod|down_count[3] ; clk_gen:clk_gen_mod|down_count[3] ; clock_50                          ; clock_50    ; 0.000        ; 0.043      ; 0.915      ;
; 0.885  ; clk_gen:clk_gen_mod|down_count[0] ; clk_gen:clk_gen_mod|down_count[2] ; clock_50                          ; clock_50    ; 0.000        ; 0.270      ; 1.341      ;
; 0.890  ; clk_gen:clk_gen_mod|down_count[0] ; clk_gen:clk_gen_mod|down_count[3] ; clock_50                          ; clock_50    ; 0.000        ; 0.270      ; 1.346      ;
; 0.954  ; clk_gen:clk_gen_mod|down_count[0] ; clk_gen:clk_gen_mod|down_count[1] ; clock_50                          ; clock_50    ; 0.000        ; 0.080      ; 1.220      ;
; 0.994  ; clk_gen:clk_gen_mod|down_count[2] ; clk_gen:clk_gen_mod|down_count[3] ; clock_50                          ; clock_50    ; 0.000        ; 0.049      ; 1.229      ;
; 1.007  ; clk_gen:clk_gen_mod|down_count[3] ; clk_gen:clk_gen_mod|down_count[4] ; clock_50                          ; clock_50    ; 0.000        ; 0.049      ; 1.242      ;
; 1.011  ; clk_gen:clk_gen_mod|down_count[0] ; clk_gen:clk_gen_mod|down_count[4] ; clock_50                          ; clock_50    ; 0.000        ; 0.270      ; 1.467      ;
; 1.115  ; clk_gen:clk_gen_mod|down_count[2] ; clk_gen:clk_gen_mod|down_count[4] ; clock_50                          ; clock_50    ; 0.000        ; 0.049      ; 1.350      ;
+--------+-----------------------------------+-----------------------------------+-----------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_gen:clk_gen_mod|sys_clk'                                                                                                                                               ;
+--------+-----------------------------------+-------------------------------------------------+-----------------------------------+-----------------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                                         ; Launch Clock                      ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-------------------------------------------------+-----------------------------------+-----------------------------+--------------+------------+------------+
; -0.581 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|delay_I[2][4]              ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.742      ; 2.212      ;
; -0.581 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|delay_I[2][5]              ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.742      ; 2.212      ;
; -0.581 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|delay_I[2][6]              ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.742      ; 2.212      ;
; -0.581 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|delay_I[2][7]              ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.742      ; 2.212      ;
; -0.581 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|delay_I[2][8]              ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.742      ; 2.212      ;
; -0.581 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|delay_I[2][9]              ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.742      ; 2.212      ;
; -0.581 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|delay_I[2][10]             ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.742      ; 2.212      ;
; -0.581 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|delay_I[2][11]             ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.742      ; 2.212      ;
; -0.581 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|delay_I[2][12]             ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.742      ; 2.212      ;
; -0.581 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|delay_I[2][13]             ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.742      ; 2.212      ;
; -0.581 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|delay_I[2][14]             ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.742      ; 2.212      ;
; -0.581 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|delay_I[2][15]             ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.742      ; 2.212      ;
; -0.581 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|delay_I[2][16]             ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.742      ; 2.212      ;
; -0.581 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|delay_I[2][17]             ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.742      ; 2.212      ;
; -0.581 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|delay_I[2][0]              ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.742      ; 2.212      ;
; -0.581 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|delay_I[2][1]              ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.742      ; 2.212      ;
; -0.581 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|delay_I[2][2]              ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.742      ; 2.212      ;
; -0.581 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|delay_I[2][3]              ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.742      ; 2.212      ;
; -0.566 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|delay_I[1][3]              ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.739      ; 2.224      ;
; -0.566 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|delay_I[1][4]              ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.739      ; 2.224      ;
; -0.566 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|delay_I[1][5]              ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.739      ; 2.224      ;
; -0.566 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|delay_I[1][6]              ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.739      ; 2.224      ;
; -0.566 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|delay_I[1][7]              ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.739      ; 2.224      ;
; -0.566 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|delay_I[1][8]              ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.739      ; 2.224      ;
; -0.566 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|delay_I[1][9]              ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.739      ; 2.224      ;
; -0.566 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|delay_I[1][10]             ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.739      ; 2.224      ;
; -0.566 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|delay_I[1][11]             ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.739      ; 2.224      ;
; -0.566 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|delay_I[1][12]             ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.739      ; 2.224      ;
; -0.566 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|delay_I[1][13]             ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.739      ; 2.224      ;
; -0.566 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|delay_I[1][14]             ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.739      ; 2.224      ;
; -0.566 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|delay_I[1][15]             ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.739      ; 2.224      ;
; -0.566 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|delay_I[1][16]             ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.739      ; 2.224      ;
; -0.566 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|delay_I[1][17]             ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.739      ; 2.224      ;
; -0.566 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|delay_I[1][0]              ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.739      ; 2.224      ;
; -0.566 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|delay_I[1][1]              ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.739      ; 2.224      ;
; -0.566 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|delay_I[1][2]              ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.739      ; 2.224      ;
; -0.549 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|delay_I[0][1]              ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.736      ; 2.238      ;
; -0.549 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|delay_I[0][2]              ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.736      ; 2.238      ;
; -0.549 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|delay_I[0][3]              ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.736      ; 2.238      ;
; -0.549 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|delay_I[0][4]              ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.736      ; 2.238      ;
; -0.549 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|delay_I[0][5]              ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.736      ; 2.238      ;
; -0.549 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|delay_I[0][6]              ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.736      ; 2.238      ;
; -0.549 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|delay_I[0][7]              ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.736      ; 2.238      ;
; -0.549 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|delay_I[0][8]              ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.736      ; 2.238      ;
; -0.549 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|delay_I[0][9]              ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.736      ; 2.238      ;
; -0.549 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|delay_I[0][10]             ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.736      ; 2.238      ;
; -0.549 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|delay_I[0][11]             ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.736      ; 2.238      ;
; -0.549 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|delay_I[0][12]             ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.736      ; 2.238      ;
; -0.549 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|delay_I[0][13]             ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.736      ; 2.238      ;
; -0.549 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|delay_I[0][14]             ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.736      ; 2.238      ;
; -0.549 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|delay_I[0][15]             ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.736      ; 2.238      ;
; -0.549 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|delay_I[0][16]             ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.736      ; 2.238      ;
; -0.549 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|delay_I[0][17]             ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.736      ; 2.238      ;
; -0.549 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|delay_I[0][0]              ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.736      ; 2.238      ;
; -0.437 ; clk_gen:clk_gen_mod|down_count[1] ; lfsr_22_max:lfsr_data_mod|fb_reg[14]            ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.844      ; 2.845      ;
; -0.437 ; clk_gen:clk_gen_mod|down_count[1] ; lfsr_22_max:lfsr_data_mod|fb_reg[15]            ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.844      ; 2.845      ;
; -0.356 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|q_2[4]                     ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.856      ; 2.938      ;
; -0.356 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|q_2[5]                     ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.856      ; 2.938      ;
; -0.356 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|q_2[6]                     ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.856      ; 2.938      ;
; -0.356 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|q_3[2]                     ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.856      ; 2.938      ;
; -0.329 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|q_3[3]                     ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.857      ; 2.966      ;
; -0.329 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|q_3[4]                     ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.857      ; 2.966      ;
; -0.329 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|q_3[5]                     ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.857      ; 2.966      ;
; -0.329 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|q_3[6]                     ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.857      ; 2.966      ;
; -0.329 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|q_3[7]                     ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.857      ; 2.966      ;
; -0.329 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|q_3[8]                     ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.857      ; 2.966      ;
; -0.329 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|q_3[9]                     ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.857      ; 2.966      ;
; -0.329 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|q_3[10]                    ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.857      ; 2.966      ;
; -0.329 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|q_3[11]                    ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.857      ; 2.966      ;
; -0.329 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|q_3[12]                    ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.857      ; 2.966      ;
; -0.329 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|q_3[13]                    ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.857      ; 2.966      ;
; -0.329 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|q_3[14]                    ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.857      ; 2.966      ;
; -0.329 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|q_3[15]                    ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.857      ; 2.966      ;
; -0.329 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|q_3[16]                    ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.857      ; 2.966      ;
; -0.329 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|q_3[17]                    ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.857      ; 2.966      ;
; -0.329 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|q_3[18]                    ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.857      ; 2.966      ;
; -0.317 ; clk_gen:clk_gen_mod|down_count[1] ; ref_level_gen:ref_level_gen_mod|dec_var_abs[0]  ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.853      ; 2.974      ;
; -0.317 ; clk_gen:clk_gen_mod|down_count[1] ; ref_level_gen:ref_level_gen_mod|acc_full[0]     ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.853      ; 2.974      ;
; -0.317 ; clk_gen:clk_gen_mod|down_count[1] ; ref_level_gen:ref_level_gen_mod|dec_var_abs[1]  ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.853      ; 2.974      ;
; -0.317 ; clk_gen:clk_gen_mod|down_count[1] ; ref_level_gen:ref_level_gen_mod|acc_full[1]     ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.853      ; 2.974      ;
; -0.317 ; clk_gen:clk_gen_mod|down_count[1] ; ref_level_gen:ref_level_gen_mod|dec_var_abs[2]  ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.853      ; 2.974      ;
; -0.317 ; clk_gen:clk_gen_mod|down_count[1] ; ref_level_gen:ref_level_gen_mod|acc_full[2]     ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.853      ; 2.974      ;
; -0.317 ; clk_gen:clk_gen_mod|down_count[1] ; ref_level_gen:ref_level_gen_mod|acc_full[3]     ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.853      ; 2.974      ;
; -0.317 ; clk_gen:clk_gen_mod|down_count[1] ; ref_level_gen:ref_level_gen_mod|dec_var_abs[4]  ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.853      ; 2.974      ;
; -0.317 ; clk_gen:clk_gen_mod|down_count[1] ; ref_level_gen:ref_level_gen_mod|acc_full[4]     ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.853      ; 2.974      ;
; -0.317 ; clk_gen:clk_gen_mod|down_count[1] ; ref_level_gen:ref_level_gen_mod|acc_full[5]     ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.853      ; 2.974      ;
; -0.317 ; clk_gen:clk_gen_mod|down_count[1] ; ref_level_gen:ref_level_gen_mod|dec_var_abs[6]  ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.853      ; 2.974      ;
; -0.317 ; clk_gen:clk_gen_mod|down_count[1] ; ref_level_gen:ref_level_gen_mod|acc_full[6]     ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.853      ; 2.974      ;
; -0.317 ; clk_gen:clk_gen_mod|down_count[1] ; ref_level_gen:ref_level_gen_mod|dec_var_abs[7]  ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.853      ; 2.974      ;
; -0.317 ; clk_gen:clk_gen_mod|down_count[1] ; ref_level_gen:ref_level_gen_mod|acc_full[7]     ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.853      ; 2.974      ;
; -0.317 ; clk_gen:clk_gen_mod|down_count[1] ; ref_level_gen:ref_level_gen_mod|acc_full[8]     ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.853      ; 2.974      ;
; -0.317 ; clk_gen:clk_gen_mod|down_count[1] ; ref_level_gen:ref_level_gen_mod|ref_level[8]    ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.853      ; 2.974      ;
; -0.307 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|q_1[5]                     ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.852      ; 2.983      ;
; -0.307 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|q_1[6]                     ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.852      ; 2.983      ;
; -0.307 ; clk_gen:clk_gen_mod|down_count[1] ; ref_level_gen:ref_level_gen_mod|ref_level[6]    ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.852      ; 2.983      ;
; -0.307 ; clk_gen:clk_gen_mod|down_count[1] ; ref_level_gen:ref_level_gen_mod|ref_level[9]    ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.852      ; 2.983      ;
; -0.307 ; clk_gen:clk_gen_mod|down_count[1] ; ref_level_gen:ref_level_gen_mod|ref_level[10]   ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.852      ; 2.983      ;
; -0.307 ; clk_gen:clk_gen_mod|down_count[1] ; ref_level_gen:ref_level_gen_mod|dec_var_abs[11] ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.852      ; 2.983      ;
; -0.307 ; clk_gen:clk_gen_mod|down_count[1] ; ref_level_gen:ref_level_gen_mod|ref_level[11]   ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.852      ; 2.983      ;
; -0.307 ; clk_gen:clk_gen_mod|down_count[1] ; ref_level_gen:ref_level_gen_mod|dec_var_abs[12] ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.852      ; 2.983      ;
+--------+-----------------------------------+-------------------------------------------------+-----------------------------------+-----------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_gen:clk_gen_mod|down_count[1]'                                                                                                                                                           ;
+--------+------------------------------------------------+------------------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node                                      ; To Node                                        ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------+------------------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; -0.334 ; MER_device:bbx_mer15|sum_I[26]                 ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][9]  ; clk_gen:clk_gen_mod|sys_clk       ; clk_gen:clk_gen_mod|down_count[1] ; 0.000        ; 2.443      ; 2.315      ;
; -0.305 ; MER_device:bbx_mer15|sum_I[28]                 ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][11] ; clk_gen:clk_gen_mod|sys_clk       ; clk_gen:clk_gen_mod|down_count[1] ; 0.000        ; 2.443      ; 2.344      ;
; -0.290 ; MER_device:bbx_mer15|sum_I[29]                 ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][12] ; clk_gen:clk_gen_mod|sys_clk       ; clk_gen:clk_gen_mod|down_count[1] ; 0.000        ; 2.443      ; 2.359      ;
; -0.246 ; MER_device:bbx_mer15|sum_I[31]                 ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][14] ; clk_gen:clk_gen_mod|sys_clk       ; clk_gen:clk_gen_mod|down_count[1] ; 0.000        ; 2.443      ; 2.403      ;
; -0.236 ; MER_device:bbx_mer15|sum_I[34]                 ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][17] ; clk_gen:clk_gen_mod|sys_clk       ; clk_gen:clk_gen_mod|down_count[1] ; 0.000        ; 2.443      ; 2.413      ;
; -0.235 ; MER_device:bbx_mer15|sum_I[32]                 ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][15] ; clk_gen:clk_gen_mod|sys_clk       ; clk_gen:clk_gen_mod|down_count[1] ; 0.000        ; 2.443      ; 2.414      ;
; -0.232 ; MER_device:bbx_mer15|sum_I[20]                 ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][3]  ; clk_gen:clk_gen_mod|sys_clk       ; clk_gen:clk_gen_mod|down_count[1] ; 0.000        ; 2.443      ; 2.417      ;
; -0.225 ; MER_device:bbx_mer15|sum_I[33]                 ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][16] ; clk_gen:clk_gen_mod|sys_clk       ; clk_gen:clk_gen_mod|down_count[1] ; 0.000        ; 2.443      ; 2.424      ;
; -0.220 ; MER_device:bbx_mer15|sum_I[21]                 ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][4]  ; clk_gen:clk_gen_mod|sys_clk       ; clk_gen:clk_gen_mod|down_count[1] ; 0.000        ; 2.443      ; 2.429      ;
; -0.214 ; MER_device:bbx_mer15|sum_I[30]                 ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][13] ; clk_gen:clk_gen_mod|sys_clk       ; clk_gen:clk_gen_mod|down_count[1] ; 0.000        ; 2.441      ; 2.433      ;
; -0.206 ; MER_device:bbx_mer15|sum_I[27]                 ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][10] ; clk_gen:clk_gen_mod|sys_clk       ; clk_gen:clk_gen_mod|down_count[1] ; 0.000        ; 2.443      ; 2.443      ;
; -0.204 ; MER_device:bbx_mer15|sum_I[17]                 ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][0]  ; clk_gen:clk_gen_mod|sys_clk       ; clk_gen:clk_gen_mod|down_count[1] ; 0.000        ; 2.443      ; 2.445      ;
; -0.200 ; MER_device:bbx_mer15|sum_I[24]                 ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][7]  ; clk_gen:clk_gen_mod|sys_clk       ; clk_gen:clk_gen_mod|down_count[1] ; 0.000        ; 2.443      ; 2.449      ;
; -0.170 ; MER_device:bbx_mer15|sum_I[19]                 ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][2]  ; clk_gen:clk_gen_mod|sys_clk       ; clk_gen:clk_gen_mod|down_count[1] ; 0.000        ; 2.443      ; 2.479      ;
; -0.160 ; MER_device:bbx_mer15|sum_I[22]                 ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][5]  ; clk_gen:clk_gen_mod|sys_clk       ; clk_gen:clk_gen_mod|down_count[1] ; 0.000        ; 2.443      ; 2.489      ;
; -0.138 ; MER_device:bbx_mer15|sum_I[18]                 ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][1]  ; clk_gen:clk_gen_mod|sys_clk       ; clk_gen:clk_gen_mod|down_count[1] ; 0.000        ; 2.443      ; 2.511      ;
; -0.138 ; MER_device:bbx_mer15|sum_I[25]                 ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][8]  ; clk_gen:clk_gen_mod|sys_clk       ; clk_gen:clk_gen_mod|down_count[1] ; 0.000        ; 2.441      ; 2.509      ;
; -0.133 ; MER_device:bbx_mer15|sum_I[23]                 ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][6]  ; clk_gen:clk_gen_mod|sys_clk       ; clk_gen:clk_gen_mod|down_count[1] ; 0.000        ; 2.443      ; 2.516      ;
; 0.429  ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][13] ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][13] ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|down_count[1] ; 0.000        ; 0.080      ; 0.695      ;
; 0.431  ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][9]  ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][9]  ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|down_count[1] ; 0.000        ; 0.079      ; 0.696      ;
; 0.600  ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][14] ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][14] ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|down_count[1] ; 0.000        ; 0.080      ; 0.866      ;
; 0.602  ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][2]  ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][2]  ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|down_count[1] ; 0.000        ; 0.079      ; 0.867      ;
; 0.602  ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][15] ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][15] ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|down_count[1] ; 0.000        ; 0.079      ; 0.867      ;
; 0.603  ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][6]  ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][6]  ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|down_count[1] ; 0.000        ; 0.079      ; 0.868      ;
; 0.603  ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][11] ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][11] ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|down_count[1] ; 0.000        ; 0.079      ; 0.868      ;
; 0.603  ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][16] ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][16] ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|down_count[1] ; 0.000        ; 0.080      ; 0.869      ;
; 0.604  ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][12] ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][12] ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|down_count[1] ; 0.000        ; 0.079      ; 0.869      ;
; 0.758  ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][0]  ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][0]  ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|down_count[1] ; 0.000        ; 0.080      ; 1.024      ;
; 0.765  ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][7]  ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][7]  ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|down_count[1] ; 0.000        ; 0.079      ; 1.030      ;
; 0.768  ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][17] ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][17] ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|down_count[1] ; 0.000        ; 0.079      ; 1.033      ;
; 0.770  ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][3]  ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][3]  ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|down_count[1] ; 0.000        ; 0.079      ; 1.035      ;
; 0.772  ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][1]  ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][1]  ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|down_count[1] ; 0.000        ; 0.079      ; 1.037      ;
; 0.772  ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][4]  ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][4]  ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|down_count[1] ; 0.000        ; 0.079      ; 1.037      ;
; 0.799  ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][5]  ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][5]  ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|down_count[1] ; 0.000        ; 0.079      ; 1.064      ;
; 0.988  ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][10] ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][10] ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|down_count[1] ; 0.000        ; 0.080      ; 1.254      ;
; 1.001  ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][8]  ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][8]  ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|down_count[1] ; 0.000        ; 0.080      ; 1.267      ;
+--------+------------------------------------------------+------------------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk_gen:clk_gen_mod|sys_clk'                                                                          ;
+--------+--------------+----------------+------------+-----------------------------+------------+--------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock                       ; Clock Edge ; Target                                           ;
+--------+--------------+----------------+------------+-----------------------------+------------+--------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[0][0]               ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[0][10]              ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[0][11]              ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[0][12]              ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[0][13]              ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[0][14]              ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[0][15]              ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[0][16]              ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[0][17]              ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[0][1]               ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[0][2]               ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[0][3]               ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[0][4]               ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[0][5]               ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[0][6]               ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[0][7]               ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[0][8]               ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[0][9]               ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[1][0]               ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[1][10]              ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[1][11]              ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[1][12]              ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[1][13]              ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[1][14]              ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[1][15]              ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[1][16]              ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[1][17]              ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[1][1]               ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[1][2]               ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[1][3]               ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[1][4]               ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[1][5]               ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[1][6]               ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[1][7]               ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[1][8]               ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[1][9]               ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[2][0]               ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[2][10]              ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[2][11]              ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[2][12]              ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[2][13]              ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[2][14]              ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[2][15]              ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[2][16]              ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[2][17]              ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[2][1]               ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[2][2]               ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[2][3]               ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[2][4]               ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[2][5]               ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[2][6]               ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[2][7]               ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[2][8]               ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[2][9]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; DAC_DA[0]~reg0                                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; DAC_DA[10]~reg0                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; DAC_DA[11]~reg0                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; DAC_DA[12]~reg0                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; DAC_DA[13]~reg0                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; DAC_DA[1]~reg0                                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; DAC_DA[2]~reg0                                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; DAC_DA[3]~reg0                                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; DAC_DA[4]~reg0                                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; DAC_DA[5]~reg0                                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; DAC_DA[6]~reg0                                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; DAC_DA[7]~reg0                                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; DAC_DA[8]~reg0                                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; DAC_DA[9]~reg0                                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; DAC_DB[0]~reg0                                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; DAC_DB[10]~reg0                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; DAC_DB[11]~reg0                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; DAC_DB[12]~reg0                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; DAC_DB[13]~reg0                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; DAC_DB[1]~reg0                                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; DAC_DB[2]~reg0                                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; DAC_DB[3]~reg0                                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; DAC_DB[4]~reg0                                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; DAC_DB[5]~reg0                                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; DAC_DB[6]~reg0                                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; DAC_DB[7]~reg0                                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; DAC_DB[8]~reg0                                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; DAC_DB[9]~reg0                                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[0][0]~_Duplicate_1  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[0][10]~_Duplicate_1 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[0][11]~_Duplicate_1 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[0][12]~_Duplicate_1 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[0][13]~_Duplicate_1 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[0][14]~_Duplicate_1 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[0][15]~_Duplicate_1 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[0][16]~_Duplicate_1 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[0][17]~_Duplicate_1 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[0][1]~_Duplicate_1  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[0][2]~_Duplicate_1  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[0][3]~_Duplicate_1  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[0][4]~_Duplicate_1  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[0][5]~_Duplicate_1  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[0][6]~_Duplicate_1  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[0][7]~_Duplicate_1  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[0][8]~_Duplicate_1  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[0][9]~_Duplicate_1  ;
+--------+--------------+----------------+------------+-----------------------------+------------+--------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clock_50'                                                                 ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clock_50 ; Rise       ; clock_50                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_50 ; Rise       ; clk_gen:clk_gen_mod|down_count[0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_50 ; Rise       ; clk_gen:clk_gen_mod|down_count[1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_50 ; Rise       ; clk_gen:clk_gen_mod|down_count[2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_50 ; Rise       ; clk_gen:clk_gen_mod|down_count[3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_50 ; Rise       ; clk_gen:clk_gen_mod|down_count[4] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_50 ; Rise       ; clk_gen:clk_gen_mod|sys_clk       ;
; 0.255  ; 0.443        ; 0.188          ; Low Pulse Width  ; clock_50 ; Rise       ; clk_gen:clk_gen_mod|sys_clk       ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; clock_50 ; Rise       ; clk_gen:clk_gen_mod|down_count[0] ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; clock_50 ; Rise       ; clk_gen:clk_gen_mod|down_count[1] ;
; 0.269  ; 0.457        ; 0.188          ; Low Pulse Width  ; clock_50 ; Rise       ; clk_gen:clk_gen_mod|down_count[2] ;
; 0.269  ; 0.457        ; 0.188          ; Low Pulse Width  ; clock_50 ; Rise       ; clk_gen:clk_gen_mod|down_count[3] ;
; 0.269  ; 0.457        ; 0.188          ; Low Pulse Width  ; clock_50 ; Rise       ; clk_gen:clk_gen_mod|down_count[4] ;
; 0.323  ; 0.543        ; 0.220          ; High Pulse Width ; clock_50 ; Rise       ; clk_gen:clk_gen_mod|down_count[2] ;
; 0.323  ; 0.543        ; 0.220          ; High Pulse Width ; clock_50 ; Rise       ; clk_gen:clk_gen_mod|down_count[3] ;
; 0.323  ; 0.543        ; 0.220          ; High Pulse Width ; clock_50 ; Rise       ; clk_gen:clk_gen_mod|down_count[4] ;
; 0.334  ; 0.554        ; 0.220          ; High Pulse Width ; clock_50 ; Rise       ; clk_gen:clk_gen_mod|down_count[0] ;
; 0.334  ; 0.554        ; 0.220          ; High Pulse Width ; clock_50 ; Rise       ; clk_gen:clk_gen_mod|down_count[1] ;
; 0.336  ; 0.556        ; 0.220          ; High Pulse Width ; clock_50 ; Rise       ; clk_gen:clk_gen_mod|sys_clk       ;
; 0.394  ; 0.394        ; 0.000          ; Low Pulse Width  ; clock_50 ; Rise       ; clock_50~input|o                  ;
; 0.408  ; 0.408        ; 0.000          ; Low Pulse Width  ; clock_50 ; Rise       ; clk_gen_mod|sys_clk|clk           ;
; 0.408  ; 0.408        ; 0.000          ; Low Pulse Width  ; clock_50 ; Rise       ; clock_50~inputclkctrl|inclk[0]    ;
; 0.408  ; 0.408        ; 0.000          ; Low Pulse Width  ; clock_50 ; Rise       ; clock_50~inputclkctrl|outclk      ;
; 0.410  ; 0.410        ; 0.000          ; Low Pulse Width  ; clock_50 ; Rise       ; clk_gen_mod|down_count[0]|clk     ;
; 0.410  ; 0.410        ; 0.000          ; Low Pulse Width  ; clock_50 ; Rise       ; clk_gen_mod|down_count[1]|clk     ;
; 0.421  ; 0.421        ; 0.000          ; Low Pulse Width  ; clock_50 ; Rise       ; clk_gen_mod|down_count[2]|clk     ;
; 0.421  ; 0.421        ; 0.000          ; Low Pulse Width  ; clock_50 ; Rise       ; clk_gen_mod|down_count[3]|clk     ;
; 0.421  ; 0.421        ; 0.000          ; Low Pulse Width  ; clock_50 ; Rise       ; clk_gen_mod|down_count[4]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50 ; Rise       ; clock_50~input|i                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50 ; Rise       ; clock_50~input|i                  ;
; 0.578  ; 0.578        ; 0.000          ; High Pulse Width ; clock_50 ; Rise       ; clk_gen_mod|down_count[2]|clk     ;
; 0.578  ; 0.578        ; 0.000          ; High Pulse Width ; clock_50 ; Rise       ; clk_gen_mod|down_count[3]|clk     ;
; 0.578  ; 0.578        ; 0.000          ; High Pulse Width ; clock_50 ; Rise       ; clk_gen_mod|down_count[4]|clk     ;
; 0.590  ; 0.590        ; 0.000          ; High Pulse Width ; clock_50 ; Rise       ; clk_gen_mod|down_count[0]|clk     ;
; 0.590  ; 0.590        ; 0.000          ; High Pulse Width ; clock_50 ; Rise       ; clk_gen_mod|down_count[1]|clk     ;
; 0.592  ; 0.592        ; 0.000          ; High Pulse Width ; clock_50 ; Rise       ; clk_gen_mod|sys_clk|clk           ;
; 0.592  ; 0.592        ; 0.000          ; High Pulse Width ; clock_50 ; Rise       ; clock_50~inputclkctrl|inclk[0]    ;
; 0.592  ; 0.592        ; 0.000          ; High Pulse Width ; clock_50 ; Rise       ; clock_50~inputclkctrl|outclk      ;
; 0.606  ; 0.606        ; 0.000          ; High Pulse Width ; clock_50 ; Rise       ; clock_50~input|o                  ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk_gen:clk_gen_mod|down_count[1]'                                                                             ;
+--------+--------------+----------------+-----------------+-----------------------------------+------------+------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock                             ; Clock Edge ; Target                                         ;
+--------+--------------+----------------+-----------------+-----------------------------------+------------+------------------------------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][10] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][11] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][12] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][13] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][14] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][15] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][16] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][17] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][3]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][4]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][5]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][6]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][7]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][8]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][9]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][10] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][11] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][12] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][13] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][14] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][15] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][16] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][17] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][3]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][4]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][5]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][6]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][7]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][8]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][9]  ;
; 0.158  ; 0.346        ; 0.188          ; Low Pulse Width ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][11] ;
; 0.158  ; 0.346        ; 0.188          ; Low Pulse Width ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][12] ;
; 0.158  ; 0.346        ; 0.188          ; Low Pulse Width ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][15] ;
; 0.158  ; 0.346        ; 0.188          ; Low Pulse Width ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][17] ;
; 0.158  ; 0.346        ; 0.188          ; Low Pulse Width ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][1]  ;
; 0.158  ; 0.346        ; 0.188          ; Low Pulse Width ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][2]  ;
; 0.158  ; 0.346        ; 0.188          ; Low Pulse Width ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][3]  ;
; 0.158  ; 0.346        ; 0.188          ; Low Pulse Width ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][4]  ;
; 0.158  ; 0.346        ; 0.188          ; Low Pulse Width ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][5]  ;
; 0.158  ; 0.346        ; 0.188          ; Low Pulse Width ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][6]  ;
; 0.158  ; 0.346        ; 0.188          ; Low Pulse Width ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][7]  ;
; 0.158  ; 0.346        ; 0.188          ; Low Pulse Width ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][9]  ;
; 0.158  ; 0.346        ; 0.188          ; Low Pulse Width ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][0]  ;
; 0.158  ; 0.346        ; 0.188          ; Low Pulse Width ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][11] ;
; 0.158  ; 0.346        ; 0.188          ; Low Pulse Width ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][12] ;
; 0.158  ; 0.346        ; 0.188          ; Low Pulse Width ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][15] ;
; 0.158  ; 0.346        ; 0.188          ; Low Pulse Width ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][17] ;
; 0.158  ; 0.346        ; 0.188          ; Low Pulse Width ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][1]  ;
; 0.158  ; 0.346        ; 0.188          ; Low Pulse Width ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][2]  ;
; 0.158  ; 0.346        ; 0.188          ; Low Pulse Width ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][3]  ;
; 0.158  ; 0.346        ; 0.188          ; Low Pulse Width ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][4]  ;
; 0.158  ; 0.346        ; 0.188          ; Low Pulse Width ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][5]  ;
; 0.158  ; 0.346        ; 0.188          ; Low Pulse Width ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][6]  ;
; 0.158  ; 0.346        ; 0.188          ; Low Pulse Width ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][7]  ;
; 0.158  ; 0.346        ; 0.188          ; Low Pulse Width ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][8]  ;
; 0.158  ; 0.346        ; 0.188          ; Low Pulse Width ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][9]  ;
; 0.159  ; 0.347        ; 0.188          ; Low Pulse Width ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][0]  ;
; 0.159  ; 0.347        ; 0.188          ; Low Pulse Width ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][10] ;
; 0.159  ; 0.347        ; 0.188          ; Low Pulse Width ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][13] ;
; 0.159  ; 0.347        ; 0.188          ; Low Pulse Width ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][14] ;
; 0.159  ; 0.347        ; 0.188          ; Low Pulse Width ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][16] ;
; 0.159  ; 0.347        ; 0.188          ; Low Pulse Width ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][8]  ;
; 0.159  ; 0.347        ; 0.188          ; Low Pulse Width ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][10] ;
; 0.159  ; 0.347        ; 0.188          ; Low Pulse Width ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][13] ;
; 0.159  ; 0.347        ; 0.188          ; Low Pulse Width ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][14] ;
; 0.159  ; 0.347        ; 0.188          ; Low Pulse Width ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][16] ;
; 0.309  ; 0.309        ; 0.000          ; Low Pulse Width ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; clk_gen_mod|Equal3~1clkctrl|inclk[0]           ;
; 0.309  ; 0.309        ; 0.000          ; Low Pulse Width ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; clk_gen_mod|Equal3~1clkctrl|outclk             ;
; 0.311  ; 0.311        ; 0.000          ; Low Pulse Width ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; bbx_mer15|dc_I|d[0][11]|clk                    ;
; 0.311  ; 0.311        ; 0.000          ; Low Pulse Width ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; bbx_mer15|dc_I|d[0][12]|clk                    ;
; 0.311  ; 0.311        ; 0.000          ; Low Pulse Width ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; bbx_mer15|dc_I|d[0][15]|clk                    ;
; 0.311  ; 0.311        ; 0.000          ; Low Pulse Width ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; bbx_mer15|dc_I|d[0][17]|clk                    ;
; 0.311  ; 0.311        ; 0.000          ; Low Pulse Width ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; bbx_mer15|dc_I|d[0][1]|clk                     ;
; 0.311  ; 0.311        ; 0.000          ; Low Pulse Width ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; bbx_mer15|dc_I|d[0][2]|clk                     ;
; 0.311  ; 0.311        ; 0.000          ; Low Pulse Width ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; bbx_mer15|dc_I|d[0][3]|clk                     ;
; 0.311  ; 0.311        ; 0.000          ; Low Pulse Width ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; bbx_mer15|dc_I|d[0][4]|clk                     ;
; 0.311  ; 0.311        ; 0.000          ; Low Pulse Width ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; bbx_mer15|dc_I|d[0][5]|clk                     ;
; 0.311  ; 0.311        ; 0.000          ; Low Pulse Width ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; bbx_mer15|dc_I|d[0][6]|clk                     ;
; 0.311  ; 0.311        ; 0.000          ; Low Pulse Width ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; bbx_mer15|dc_I|d[0][7]|clk                     ;
; 0.311  ; 0.311        ; 0.000          ; Low Pulse Width ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; bbx_mer15|dc_I|d[0][9]|clk                     ;
; 0.311  ; 0.311        ; 0.000          ; Low Pulse Width ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; bbx_mer15|dc_I|d[1][0]|clk                     ;
; 0.311  ; 0.311        ; 0.000          ; Low Pulse Width ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; bbx_mer15|dc_I|d[1][11]|clk                    ;
; 0.311  ; 0.311        ; 0.000          ; Low Pulse Width ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; bbx_mer15|dc_I|d[1][12]|clk                    ;
; 0.311  ; 0.311        ; 0.000          ; Low Pulse Width ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; bbx_mer15|dc_I|d[1][15]|clk                    ;
; 0.311  ; 0.311        ; 0.000          ; Low Pulse Width ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; bbx_mer15|dc_I|d[1][17]|clk                    ;
; 0.311  ; 0.311        ; 0.000          ; Low Pulse Width ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; bbx_mer15|dc_I|d[1][1]|clk                     ;
; 0.311  ; 0.311        ; 0.000          ; Low Pulse Width ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; bbx_mer15|dc_I|d[1][2]|clk                     ;
; 0.311  ; 0.311        ; 0.000          ; Low Pulse Width ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; bbx_mer15|dc_I|d[1][3]|clk                     ;
; 0.311  ; 0.311        ; 0.000          ; Low Pulse Width ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; bbx_mer15|dc_I|d[1][4]|clk                     ;
; 0.311  ; 0.311        ; 0.000          ; Low Pulse Width ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; bbx_mer15|dc_I|d[1][5]|clk                     ;
; 0.311  ; 0.311        ; 0.000          ; Low Pulse Width ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; bbx_mer15|dc_I|d[1][6]|clk                     ;
; 0.311  ; 0.311        ; 0.000          ; Low Pulse Width ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; bbx_mer15|dc_I|d[1][7]|clk                     ;
; 0.311  ; 0.311        ; 0.000          ; Low Pulse Width ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; bbx_mer15|dc_I|d[1][8]|clk                     ;
; 0.311  ; 0.311        ; 0.000          ; Low Pulse Width ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; bbx_mer15|dc_I|d[1][9]|clk                     ;
+--------+--------------+----------------+-----------------+-----------------------------------+------------+------------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                          ;
+-------------+-----------------------------+-------+-------+------------+-----------------------------+
; Data Port   ; Clock Port                  ; Rise  ; Fall  ; Clock Edge ; Clock Reference             ;
+-------------+-----------------------------+-------+-------+------------+-----------------------------+
; ADC_DA[*]   ; clk_gen:clk_gen_mod|sys_clk ; 2.278 ; 2.610 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  ADC_DA[0]  ; clk_gen:clk_gen_mod|sys_clk ; 1.760 ; 2.093 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  ADC_DA[1]  ; clk_gen:clk_gen_mod|sys_clk ; 1.170 ; 1.517 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  ADC_DA[2]  ; clk_gen:clk_gen_mod|sys_clk ; 1.725 ; 2.093 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  ADC_DA[3]  ; clk_gen:clk_gen_mod|sys_clk ; 2.278 ; 2.610 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  ADC_DA[4]  ; clk_gen:clk_gen_mod|sys_clk ; 1.333 ; 1.655 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  ADC_DA[5]  ; clk_gen:clk_gen_mod|sys_clk ; 1.227 ; 1.574 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  ADC_DA[6]  ; clk_gen:clk_gen_mod|sys_clk ; 1.522 ; 1.846 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  ADC_DA[7]  ; clk_gen:clk_gen_mod|sys_clk ; 0.503 ; 0.849 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  ADC_DA[8]  ; clk_gen:clk_gen_mod|sys_clk ; 0.520 ; 0.868 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  ADC_DA[9]  ; clk_gen:clk_gen_mod|sys_clk ; 0.841 ; 1.183 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  ADC_DA[10] ; clk_gen:clk_gen_mod|sys_clk ; 1.413 ; 1.724 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  ADC_DA[11] ; clk_gen:clk_gen_mod|sys_clk ; 1.705 ; 2.050 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  ADC_DA[12] ; clk_gen:clk_gen_mod|sys_clk ; 2.073 ; 2.437 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  ADC_DA[13] ; clk_gen:clk_gen_mod|sys_clk ; 1.250 ; 1.591 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
; KEY[*]      ; clk_gen:clk_gen_mod|sys_clk ; 5.401 ; 5.786 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  KEY[0]     ; clk_gen:clk_gen_mod|sys_clk ; 5.401 ; 5.786 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
+-------------+-----------------------------+-------+-------+------------+-----------------------------+


+--------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                             ;
+-------------+-----------------------------+--------+--------+------------+-----------------------------+
; Data Port   ; Clock Port                  ; Rise   ; Fall   ; Clock Edge ; Clock Reference             ;
+-------------+-----------------------------+--------+--------+------------+-----------------------------+
; ADC_DA[*]   ; clk_gen:clk_gen_mod|sys_clk ; -0.045 ; -0.368 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  ADC_DA[0]  ; clk_gen:clk_gen_mod|sys_clk ; -1.256 ; -1.567 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  ADC_DA[1]  ; clk_gen:clk_gen_mod|sys_clk ; -0.685 ; -1.009 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  ADC_DA[2]  ; clk_gen:clk_gen_mod|sys_clk ; -1.238 ; -1.591 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  ADC_DA[3]  ; clk_gen:clk_gen_mod|sys_clk ; -1.786 ; -2.096 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  ADC_DA[4]  ; clk_gen:clk_gen_mod|sys_clk ; -0.843 ; -1.143 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  ADC_DA[5]  ; clk_gen:clk_gen_mod|sys_clk ; -0.772 ; -1.097 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  ADC_DA[6]  ; clk_gen:clk_gen_mod|sys_clk ; -1.041 ; -1.352 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  ADC_DA[7]  ; clk_gen:clk_gen_mod|sys_clk ; -0.045 ; -0.368 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  ADC_DA[8]  ; clk_gen:clk_gen_mod|sys_clk ; -0.062 ; -0.387 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  ADC_DA[9]  ; clk_gen:clk_gen_mod|sys_clk ; -0.372 ; -0.691 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  ADC_DA[10] ; clk_gen:clk_gen_mod|sys_clk ; -0.924 ; -1.213 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  ADC_DA[11] ; clk_gen:clk_gen_mod|sys_clk ; -1.199 ; -1.521 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  ADC_DA[12] ; clk_gen:clk_gen_mod|sys_clk ; -1.602 ; -1.951 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  ADC_DA[13] ; clk_gen:clk_gen_mod|sys_clk ; -0.797 ; -1.116 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
; KEY[*]      ; clk_gen:clk_gen_mod|sys_clk ; -2.315 ; -2.795 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  KEY[0]     ; clk_gen:clk_gen_mod|sys_clk ; -2.315 ; -2.795 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
+-------------+-----------------------------+--------+--------+------------+-----------------------------+


+------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                ;
+-------------+-----------------------------+-------+-------+------------+-----------------------------+
; Data Port   ; Clock Port                  ; Rise  ; Fall  ; Clock Edge ; Clock Reference             ;
+-------------+-----------------------------+-------+-------+------------+-----------------------------+
; ADC_CLK_A   ; clk_gen:clk_gen_mod|sys_clk ; 4.607 ;       ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
; ADC_CLK_B   ; clk_gen:clk_gen_mod|sys_clk ; 4.597 ;       ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
; DAC_CLK_A   ; clk_gen:clk_gen_mod|sys_clk ; 6.016 ;       ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
; DAC_CLK_B   ; clk_gen:clk_gen_mod|sys_clk ; 6.026 ;       ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
; DAC_DA[*]   ; clk_gen:clk_gen_mod|sys_clk ; 8.175 ; 8.169 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DA[0]  ; clk_gen:clk_gen_mod|sys_clk ; 7.286 ; 7.282 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DA[1]  ; clk_gen:clk_gen_mod|sys_clk ; 8.175 ; 8.169 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DA[2]  ; clk_gen:clk_gen_mod|sys_clk ; 6.681 ; 6.682 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DA[3]  ; clk_gen:clk_gen_mod|sys_clk ; 7.028 ; 7.020 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DA[4]  ; clk_gen:clk_gen_mod|sys_clk ; 7.292 ; 7.297 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DA[5]  ; clk_gen:clk_gen_mod|sys_clk ; 7.615 ; 7.624 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DA[6]  ; clk_gen:clk_gen_mod|sys_clk ; 6.920 ; 6.896 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DA[7]  ; clk_gen:clk_gen_mod|sys_clk ; 7.456 ; 7.453 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DA[8]  ; clk_gen:clk_gen_mod|sys_clk ; 7.079 ; 7.074 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DA[9]  ; clk_gen:clk_gen_mod|sys_clk ; 6.380 ; 6.386 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DA[10] ; clk_gen:clk_gen_mod|sys_clk ; 7.173 ; 7.136 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DA[11] ; clk_gen:clk_gen_mod|sys_clk ; 6.389 ; 6.395 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DA[12] ; clk_gen:clk_gen_mod|sys_clk ; 7.882 ; 7.854 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DA[13] ; clk_gen:clk_gen_mod|sys_clk ; 7.804 ; 7.872 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
; DAC_DB[*]   ; clk_gen:clk_gen_mod|sys_clk ; 6.600 ; 6.586 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DB[0]  ; clk_gen:clk_gen_mod|sys_clk ; 6.398 ; 6.402 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DB[1]  ; clk_gen:clk_gen_mod|sys_clk ; 6.395 ; 6.401 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DB[2]  ; clk_gen:clk_gen_mod|sys_clk ; 6.600 ; 6.586 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DB[3]  ; clk_gen:clk_gen_mod|sys_clk ; 6.413 ; 6.419 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DB[4]  ; clk_gen:clk_gen_mod|sys_clk ; 6.394 ; 6.398 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DB[5]  ; clk_gen:clk_gen_mod|sys_clk ; 6.391 ; 6.397 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DB[6]  ; clk_gen:clk_gen_mod|sys_clk ; 6.394 ; 6.398 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DB[7]  ; clk_gen:clk_gen_mod|sys_clk ; 6.391 ; 6.397 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DB[8]  ; clk_gen:clk_gen_mod|sys_clk ; 6.368 ; 6.372 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DB[9]  ; clk_gen:clk_gen_mod|sys_clk ; 6.365 ; 6.371 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DB[10] ; clk_gen:clk_gen_mod|sys_clk ; 6.335 ; 6.342 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DB[11] ; clk_gen:clk_gen_mod|sys_clk ; 6.334 ; 6.340 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DB[12] ; clk_gen:clk_gen_mod|sys_clk ; 6.343 ; 6.347 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DB[13] ; clk_gen:clk_gen_mod|sys_clk ; 6.347 ; 6.353 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
; DAC_WRT_A   ; clk_gen:clk_gen_mod|sys_clk ;       ; 5.678 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
; DAC_WRT_B   ; clk_gen:clk_gen_mod|sys_clk ;       ; 4.319 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
; LEDG[*]     ; clk_gen:clk_gen_mod|sys_clk ; 8.280 ; 8.243 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  LEDG[6]    ; clk_gen:clk_gen_mod|sys_clk ; 8.280 ; 8.243 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  LEDG[7]    ; clk_gen:clk_gen_mod|sys_clk ; 8.164 ; 8.217 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
; ADC_CLK_A   ; clk_gen:clk_gen_mod|sys_clk ;       ; 4.593 ; Fall       ; clk_gen:clk_gen_mod|sys_clk ;
; ADC_CLK_B   ; clk_gen:clk_gen_mod|sys_clk ;       ; 4.583 ; Fall       ; clk_gen:clk_gen_mod|sys_clk ;
; DAC_CLK_A   ; clk_gen:clk_gen_mod|sys_clk ;       ; 5.998 ; Fall       ; clk_gen:clk_gen_mod|sys_clk ;
; DAC_CLK_B   ; clk_gen:clk_gen_mod|sys_clk ;       ; 6.008 ; Fall       ; clk_gen:clk_gen_mod|sys_clk ;
; DAC_WRT_A   ; clk_gen:clk_gen_mod|sys_clk ; 5.666 ;       ; Fall       ; clk_gen:clk_gen_mod|sys_clk ;
; DAC_WRT_B   ; clk_gen:clk_gen_mod|sys_clk ; 4.316 ;       ; Fall       ; clk_gen:clk_gen_mod|sys_clk ;
+-------------+-----------------------------+-------+-------+------------+-----------------------------+


+------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                        ;
+-------------+-----------------------------+-------+-------+------------+-----------------------------+
; Data Port   ; Clock Port                  ; Rise  ; Fall  ; Clock Edge ; Clock Reference             ;
+-------------+-----------------------------+-------+-------+------------+-----------------------------+
; ADC_CLK_A   ; clk_gen:clk_gen_mod|sys_clk ; 4.448 ;       ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
; ADC_CLK_B   ; clk_gen:clk_gen_mod|sys_clk ; 4.438 ;       ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
; DAC_CLK_A   ; clk_gen:clk_gen_mod|sys_clk ; 5.800 ;       ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
; DAC_CLK_B   ; clk_gen:clk_gen_mod|sys_clk ; 5.810 ;       ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
; DAC_DA[*]   ; clk_gen:clk_gen_mod|sys_clk ; 6.142 ; 6.146 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DA[0]  ; clk_gen:clk_gen_mod|sys_clk ; 7.013 ; 7.008 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DA[1]  ; clk_gen:clk_gen_mod|sys_clk ; 7.866 ; 7.859 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DA[2]  ; clk_gen:clk_gen_mod|sys_clk ; 6.431 ; 6.431 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DA[3]  ; clk_gen:clk_gen_mod|sys_clk ; 6.764 ; 6.755 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DA[4]  ; clk_gen:clk_gen_mod|sys_clk ; 7.017 ; 7.021 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DA[5]  ; clk_gen:clk_gen_mod|sys_clk ; 7.326 ; 7.334 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DA[6]  ; clk_gen:clk_gen_mod|sys_clk ; 6.661 ; 6.636 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DA[7]  ; clk_gen:clk_gen_mod|sys_clk ; 7.174 ; 7.171 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DA[8]  ; clk_gen:clk_gen_mod|sys_clk ; 6.813 ; 6.807 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DA[9]  ; clk_gen:clk_gen_mod|sys_clk ; 6.142 ; 6.146 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DA[10] ; clk_gen:clk_gen_mod|sys_clk ; 6.902 ; 6.866 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DA[11] ; clk_gen:clk_gen_mod|sys_clk ; 6.150 ; 6.154 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DA[12] ; clk_gen:clk_gen_mod|sys_clk ; 7.581 ; 7.553 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DA[13] ; clk_gen:clk_gen_mod|sys_clk ; 7.506 ; 7.571 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
; DAC_DB[*]   ; clk_gen:clk_gen_mod|sys_clk ; 6.097 ; 6.101 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DB[0]  ; clk_gen:clk_gen_mod|sys_clk ; 6.157 ; 6.160 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DB[1]  ; clk_gen:clk_gen_mod|sys_clk ; 6.155 ; 6.159 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DB[2]  ; clk_gen:clk_gen_mod|sys_clk ; 6.352 ; 6.338 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DB[3]  ; clk_gen:clk_gen_mod|sys_clk ; 6.174 ; 6.178 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DB[4]  ; clk_gen:clk_gen_mod|sys_clk ; 6.154 ; 6.157 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DB[5]  ; clk_gen:clk_gen_mod|sys_clk ; 6.152 ; 6.156 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DB[6]  ; clk_gen:clk_gen_mod|sys_clk ; 6.153 ; 6.156 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DB[7]  ; clk_gen:clk_gen_mod|sys_clk ; 6.151 ; 6.155 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DB[8]  ; clk_gen:clk_gen_mod|sys_clk ; 6.129 ; 6.132 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DB[9]  ; clk_gen:clk_gen_mod|sys_clk ; 6.127 ; 6.131 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DB[10] ; clk_gen:clk_gen_mod|sys_clk ; 6.098 ; 6.103 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DB[11] ; clk_gen:clk_gen_mod|sys_clk ; 6.097 ; 6.101 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DB[12] ; clk_gen:clk_gen_mod|sys_clk ; 6.104 ; 6.107 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DB[13] ; clk_gen:clk_gen_mod|sys_clk ; 6.108 ; 6.112 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
; DAC_WRT_A   ; clk_gen:clk_gen_mod|sys_clk ;       ; 5.476 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
; DAC_WRT_B   ; clk_gen:clk_gen_mod|sys_clk ;       ; 4.171 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
; LEDG[*]     ; clk_gen:clk_gen_mod|sys_clk ; 7.853 ; 7.903 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  LEDG[6]    ; clk_gen:clk_gen_mod|sys_clk ; 7.964 ; 7.929 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  LEDG[7]    ; clk_gen:clk_gen_mod|sys_clk ; 7.853 ; 7.903 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
; ADC_CLK_A   ; clk_gen:clk_gen_mod|sys_clk ;       ; 4.433 ; Fall       ; clk_gen:clk_gen_mod|sys_clk ;
; ADC_CLK_B   ; clk_gen:clk_gen_mod|sys_clk ;       ; 4.423 ; Fall       ; clk_gen:clk_gen_mod|sys_clk ;
; DAC_CLK_A   ; clk_gen:clk_gen_mod|sys_clk ;       ; 5.782 ; Fall       ; clk_gen:clk_gen_mod|sys_clk ;
; DAC_CLK_B   ; clk_gen:clk_gen_mod|sys_clk ;       ; 5.792 ; Fall       ; clk_gen:clk_gen_mod|sys_clk ;
; DAC_WRT_A   ; clk_gen:clk_gen_mod|sys_clk ; 5.463 ;       ; Fall       ; clk_gen:clk_gen_mod|sys_clk ;
; DAC_WRT_B   ; clk_gen:clk_gen_mod|sys_clk ; 4.167 ;       ; Fall       ; clk_gen:clk_gen_mod|sys_clk ;
+-------------+-----------------------------+-------+-------+------------+-----------------------------+


+------------------------------------------------------+
; Propagation Delay                                    ;
+------------+-------------+--------+----+----+--------+
; Input Port ; Output Port ; RR     ; RF ; FR ; FF     ;
+------------+-------------+--------+----+----+--------+
; KEY[0]     ; LEDG[0]     ; 7.551  ;    ;    ; 7.887  ;
; KEY[1]     ; LEDG[1]     ; 7.218  ;    ;    ; 7.533  ;
; KEY[2]     ; LEDG[2]     ; 7.711  ;    ;    ; 8.104  ;
; KEY[3]     ; LEDG[3]     ; 8.017  ;    ;    ; 8.409  ;
; SW[0]      ; LEDR[0]     ; 8.661  ;    ;    ; 9.125  ;
; SW[1]      ; LEDR[1]     ; 8.469  ;    ;    ; 8.926  ;
; SW[2]      ; LEDR[2]     ; 8.568  ;    ;    ; 8.956  ;
; SW[3]      ; LEDR[3]     ; 8.499  ;    ;    ; 8.848  ;
; SW[4]      ; LEDR[4]     ; 8.409  ;    ;    ; 8.843  ;
; SW[5]      ; LEDR[5]     ; 8.559  ;    ;    ; 9.041  ;
; SW[6]      ; LEDR[6]     ; 8.941  ;    ;    ; 9.417  ;
; SW[7]      ; LEDR[7]     ; 8.619  ;    ;    ; 9.105  ;
; SW[8]      ; LEDR[8]     ; 8.863  ;    ;    ; 9.351  ;
; SW[9]      ; LEDR[9]     ; 9.815  ;    ;    ; 10.371 ;
; SW[10]     ; LEDR[10]    ; 9.260  ;    ;    ; 9.781  ;
; SW[11]     ; LEDR[11]    ; 9.216  ;    ;    ; 9.712  ;
; SW[12]     ; LEDR[12]    ; 9.147  ;    ;    ; 9.598  ;
; SW[13]     ; LEDR[13]    ; 8.873  ;    ;    ; 9.378  ;
; SW[14]     ; LEDR[14]    ; 8.870  ;    ;    ; 9.375  ;
; SW[15]     ; LEDR[15]    ; 10.513 ;    ;    ; 11.089 ;
; SW[16]     ; LEDR[16]    ; 8.892  ;    ;    ; 9.403  ;
; SW[17]     ; LEDR[17]    ; 8.860  ;    ;    ; 9.357  ;
+------------+-------------+--------+----+----+--------+


+------------------------------------------------------+
; Minimum Propagation Delay                            ;
+------------+-------------+--------+----+----+--------+
; Input Port ; Output Port ; RR     ; RF ; FR ; FF     ;
+------------+-------------+--------+----+----+--------+
; KEY[0]     ; LEDG[0]     ; 7.297  ;    ;    ; 7.618  ;
; KEY[1]     ; LEDG[1]     ; 6.977  ;    ;    ; 7.278  ;
; KEY[2]     ; LEDG[2]     ; 7.452  ;    ;    ; 7.828  ;
; KEY[3]     ; LEDG[3]     ; 7.746  ;    ;    ; 8.121  ;
; SW[0]      ; LEDR[0]     ; 8.365  ;    ;    ; 8.811  ;
; SW[1]      ; LEDR[1]     ; 8.179  ;    ;    ; 8.617  ;
; SW[2]      ; LEDR[2]     ; 8.274  ;    ;    ; 8.646  ;
; SW[3]      ; LEDR[3]     ; 8.208  ;    ;    ; 8.542  ;
; SW[4]      ; LEDR[4]     ; 8.121  ;    ;    ; 8.537  ;
; SW[5]      ; LEDR[5]     ; 8.266  ;    ;    ; 8.728  ;
; SW[6]      ; LEDR[6]     ; 8.633  ;    ;    ; 9.089  ;
; SW[7]      ; LEDR[7]     ; 8.324  ;    ;    ; 8.789  ;
; SW[8]      ; LEDR[8]     ; 8.556  ;    ;    ; 9.023  ;
; SW[9]      ; LEDR[9]     ; 9.525  ;    ;    ; 10.062 ;
; SW[10]     ; LEDR[10]    ; 8.937  ;    ;    ; 9.437  ;
; SW[11]     ; LEDR[11]    ; 8.895  ;    ;    ; 9.371  ;
; SW[12]     ; LEDR[12]    ; 8.830  ;    ;    ; 9.261  ;
; SW[13]     ; LEDR[13]    ; 8.566  ;    ;    ; 9.050  ;
; SW[14]     ; LEDR[14]    ; 8.563  ;    ;    ; 9.046  ;
; SW[15]     ; LEDR[15]    ; 10.193 ;    ;    ; 10.749 ;
; SW[16]     ; LEDR[16]    ; 8.583  ;    ;    ; 9.073  ;
; SW[17]     ; LEDR[17]    ; 8.552  ;    ;    ; 9.028  ;
+------------+-------------+--------+----+----+--------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                                ;
+------------+-----------------+-----------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                        ; Note                                                          ;
+------------+-----------------+-----------------------------------+---------------------------------------------------------------+
; 104.25 MHz ; 104.25 MHz      ; clk_gen:clk_gen_mod|sys_clk       ;                                                               ;
; 615.38 MHz ; 250.0 MHz       ; clock_50                          ; limit due to minimum period restriction (max I/O toggle rate) ;
; 775.19 MHz ; 437.64 MHz      ; clk_gen:clk_gen_mod|down_count[1] ; limit due to minimum period restriction (tmin)                ;
+------------+-----------------+-----------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                         ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; clk_gen:clk_gen_mod|sys_clk       ; -8.592 ; -691.094      ;
; clock_50                          ; -0.625 ; -2.271        ;
; clk_gen:clk_gen_mod|down_count[1] ; -0.290 ; -1.163        ;
+-----------------------------------+--------+---------------+


+------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                          ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; clock_50                          ; -0.474 ; -1.674        ;
; clk_gen:clk_gen_mod|sys_clk       ; -0.446 ; -56.300       ;
; clk_gen:clk_gen_mod|down_count[1] ; -0.392 ; -5.134        ;
+-----------------------------------+--------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary           ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; clk_gen:clk_gen_mod|sys_clk       ; -3.000 ; -476.825      ;
; clock_50                          ; -3.000 ; -10.710       ;
; clk_gen:clk_gen_mod|down_count[1] ; -1.285 ; -46.260       ;
+-----------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_gen:clk_gen_mod|sys_clk'                                                                                                                          ;
+--------+-------------------------------------+--------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                        ; Launch Clock                ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+--------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; -8.592 ; MER_device:bbx_mer15|q_1[0]         ; MER_device:bbx_mer15|sum_I[33] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; -0.072     ; 9.519      ;
; -8.563 ; MER_device:bbx_mer15|q_1[0]         ; MER_device:bbx_mer15|sum_I[34] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; -0.072     ; 9.490      ;
; -8.476 ; MER_device:bbx_mer15|q_1[0]         ; MER_device:bbx_mer15|sum_I[31] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; -0.072     ; 9.403      ;
; -8.470 ; MER_device:bbx_mer15|q_2[0]         ; MER_device:bbx_mer15|sum_I[33] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; -0.072     ; 9.397      ;
; -8.447 ; MER_device:bbx_mer15|q_1[0]         ; MER_device:bbx_mer15|sum_I[32] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; -0.072     ; 9.374      ;
; -8.441 ; MER_device:bbx_mer15|q_2[0]         ; MER_device:bbx_mer15|sum_I[34] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; -0.072     ; 9.368      ;
; -8.360 ; MER_device:bbx_mer15|q_1[0]         ; MER_device:bbx_mer15|sum_I[29] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; -0.072     ; 9.287      ;
; -8.354 ; MER_device:bbx_mer15|q_2[0]         ; MER_device:bbx_mer15|sum_I[31] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; -0.072     ; 9.281      ;
; -8.331 ; MER_device:bbx_mer15|q_1[0]         ; MER_device:bbx_mer15|sum_I[30] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; -0.072     ; 9.258      ;
; -8.325 ; MER_device:bbx_mer15|q_2[0]         ; MER_device:bbx_mer15|sum_I[32] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; -0.072     ; 9.252      ;
; -8.244 ; MER_device:bbx_mer15|q_1[0]         ; MER_device:bbx_mer15|sum_I[27] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; -0.072     ; 9.171      ;
; -8.238 ; MER_device:bbx_mer15|q_2[0]         ; MER_device:bbx_mer15|sum_I[29] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; -0.072     ; 9.165      ;
; -8.215 ; MER_device:bbx_mer15|q_1[0]         ; MER_device:bbx_mer15|sum_I[28] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; -0.072     ; 9.142      ;
; -8.209 ; MER_device:bbx_mer15|q_2[0]         ; MER_device:bbx_mer15|sum_I[30] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; -0.072     ; 9.136      ;
; -8.128 ; MER_device:bbx_mer15|q_1[0]         ; MER_device:bbx_mer15|sum_I[25] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; -0.072     ; 9.055      ;
; -8.122 ; MER_device:bbx_mer15|q_2[0]         ; MER_device:bbx_mer15|sum_I[27] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; -0.072     ; 9.049      ;
; -8.099 ; MER_device:bbx_mer15|q_1[0]         ; MER_device:bbx_mer15|sum_I[26] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; -0.072     ; 9.026      ;
; -8.093 ; MER_device:bbx_mer15|q_2[0]         ; MER_device:bbx_mer15|sum_I[28] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; -0.072     ; 9.020      ;
; -8.015 ; MER_device:bbx_mer15|q_1[0]         ; MER_device:bbx_mer15|sum_I[23] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; -0.075     ; 8.939      ;
; -8.006 ; MER_device:bbx_mer15|q_2[0]         ; MER_device:bbx_mer15|sum_I[25] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; -0.072     ; 8.933      ;
; -7.986 ; MER_device:bbx_mer15|q_1[0]         ; MER_device:bbx_mer15|sum_I[24] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; -0.075     ; 8.910      ;
; -7.977 ; MER_device:bbx_mer15|q_2[0]         ; MER_device:bbx_mer15|sum_I[26] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; -0.072     ; 8.904      ;
; -7.899 ; MER_device:bbx_mer15|q_1[0]         ; MER_device:bbx_mer15|sum_I[21] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; -0.075     ; 8.823      ;
; -7.893 ; MER_device:bbx_mer15|q_2[0]         ; MER_device:bbx_mer15|sum_I[23] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; -0.075     ; 8.817      ;
; -7.870 ; MER_device:bbx_mer15|q_1[0]         ; MER_device:bbx_mer15|sum_I[22] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; -0.075     ; 8.794      ;
; -7.864 ; MER_device:bbx_mer15|q_2[0]         ; MER_device:bbx_mer15|sum_I[24] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; -0.075     ; 8.788      ;
; -7.783 ; MER_device:bbx_mer15|q_1[0]         ; MER_device:bbx_mer15|sum_I[19] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; -0.075     ; 8.707      ;
; -7.777 ; MER_device:bbx_mer15|q_2[0]         ; MER_device:bbx_mer15|sum_I[21] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; -0.075     ; 8.701      ;
; -7.754 ; MER_device:bbx_mer15|q_1[0]         ; MER_device:bbx_mer15|sum_I[20] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; -0.075     ; 8.678      ;
; -7.748 ; MER_device:bbx_mer15|q_2[0]         ; MER_device:bbx_mer15|sum_I[22] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; -0.075     ; 8.672      ;
; -7.667 ; MER_device:bbx_mer15|q_1[0]         ; MER_device:bbx_mer15|sum_I[17] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; -0.075     ; 8.591      ;
; -7.661 ; MER_device:bbx_mer15|q_2[0]         ; MER_device:bbx_mer15|sum_I[19] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; -0.075     ; 8.585      ;
; -7.638 ; MER_device:bbx_mer15|q_1[0]         ; MER_device:bbx_mer15|sum_I[18] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; -0.075     ; 8.562      ;
; -7.632 ; MER_device:bbx_mer15|q_2[0]         ; MER_device:bbx_mer15|sum_I[20] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; -0.075     ; 8.556      ;
; -7.545 ; MER_device:bbx_mer15|q_2[0]         ; MER_device:bbx_mer15|sum_I[17] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; -0.075     ; 8.469      ;
; -7.541 ; MER_device:bbx_mer15|delay_I[0][1]  ; MER_device:bbx_mer15|sum_I[33] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.042      ; 8.582      ;
; -7.541 ; MER_device:bbx_mer15|delay_I[0][2]  ; MER_device:bbx_mer15|sum_I[33] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.042      ; 8.582      ;
; -7.541 ; MER_device:bbx_mer15|delay_I[0][3]  ; MER_device:bbx_mer15|sum_I[33] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.042      ; 8.582      ;
; -7.541 ; MER_device:bbx_mer15|delay_I[0][4]  ; MER_device:bbx_mer15|sum_I[33] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.042      ; 8.582      ;
; -7.541 ; MER_device:bbx_mer15|delay_I[0][5]  ; MER_device:bbx_mer15|sum_I[33] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.042      ; 8.582      ;
; -7.541 ; MER_device:bbx_mer15|delay_I[0][6]  ; MER_device:bbx_mer15|sum_I[33] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.042      ; 8.582      ;
; -7.541 ; MER_device:bbx_mer15|delay_I[0][7]  ; MER_device:bbx_mer15|sum_I[33] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.042      ; 8.582      ;
; -7.541 ; MER_device:bbx_mer15|delay_I[0][8]  ; MER_device:bbx_mer15|sum_I[33] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.042      ; 8.582      ;
; -7.541 ; MER_device:bbx_mer15|delay_I[0][9]  ; MER_device:bbx_mer15|sum_I[33] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.042      ; 8.582      ;
; -7.541 ; MER_device:bbx_mer15|delay_I[0][10] ; MER_device:bbx_mer15|sum_I[33] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.042      ; 8.582      ;
; -7.541 ; MER_device:bbx_mer15|delay_I[0][11] ; MER_device:bbx_mer15|sum_I[33] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.042      ; 8.582      ;
; -7.541 ; MER_device:bbx_mer15|delay_I[0][12] ; MER_device:bbx_mer15|sum_I[33] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.042      ; 8.582      ;
; -7.541 ; MER_device:bbx_mer15|delay_I[0][13] ; MER_device:bbx_mer15|sum_I[33] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.042      ; 8.582      ;
; -7.541 ; MER_device:bbx_mer15|delay_I[0][14] ; MER_device:bbx_mer15|sum_I[33] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.042      ; 8.582      ;
; -7.541 ; MER_device:bbx_mer15|delay_I[0][15] ; MER_device:bbx_mer15|sum_I[33] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.042      ; 8.582      ;
; -7.541 ; MER_device:bbx_mer15|delay_I[0][16] ; MER_device:bbx_mer15|sum_I[33] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.042      ; 8.582      ;
; -7.541 ; MER_device:bbx_mer15|delay_I[0][17] ; MER_device:bbx_mer15|sum_I[33] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.042      ; 8.582      ;
; -7.541 ; MER_device:bbx_mer15|delay_I[0][0]  ; MER_device:bbx_mer15|sum_I[33] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.042      ; 8.582      ;
; -7.516 ; MER_device:bbx_mer15|q_2[0]         ; MER_device:bbx_mer15|sum_I[18] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; -0.075     ; 8.440      ;
; -7.512 ; MER_device:bbx_mer15|delay_I[0][1]  ; MER_device:bbx_mer15|sum_I[34] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.042      ; 8.553      ;
; -7.512 ; MER_device:bbx_mer15|delay_I[0][2]  ; MER_device:bbx_mer15|sum_I[34] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.042      ; 8.553      ;
; -7.512 ; MER_device:bbx_mer15|delay_I[0][3]  ; MER_device:bbx_mer15|sum_I[34] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.042      ; 8.553      ;
; -7.512 ; MER_device:bbx_mer15|delay_I[0][4]  ; MER_device:bbx_mer15|sum_I[34] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.042      ; 8.553      ;
; -7.512 ; MER_device:bbx_mer15|delay_I[0][5]  ; MER_device:bbx_mer15|sum_I[34] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.042      ; 8.553      ;
; -7.512 ; MER_device:bbx_mer15|delay_I[0][6]  ; MER_device:bbx_mer15|sum_I[34] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.042      ; 8.553      ;
; -7.512 ; MER_device:bbx_mer15|delay_I[0][7]  ; MER_device:bbx_mer15|sum_I[34] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.042      ; 8.553      ;
; -7.512 ; MER_device:bbx_mer15|delay_I[0][8]  ; MER_device:bbx_mer15|sum_I[34] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.042      ; 8.553      ;
; -7.512 ; MER_device:bbx_mer15|delay_I[0][9]  ; MER_device:bbx_mer15|sum_I[34] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.042      ; 8.553      ;
; -7.512 ; MER_device:bbx_mer15|delay_I[0][10] ; MER_device:bbx_mer15|sum_I[34] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.042      ; 8.553      ;
; -7.512 ; MER_device:bbx_mer15|delay_I[0][11] ; MER_device:bbx_mer15|sum_I[34] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.042      ; 8.553      ;
; -7.512 ; MER_device:bbx_mer15|delay_I[0][12] ; MER_device:bbx_mer15|sum_I[34] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.042      ; 8.553      ;
; -7.512 ; MER_device:bbx_mer15|delay_I[0][13] ; MER_device:bbx_mer15|sum_I[34] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.042      ; 8.553      ;
; -7.512 ; MER_device:bbx_mer15|delay_I[0][14] ; MER_device:bbx_mer15|sum_I[34] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.042      ; 8.553      ;
; -7.512 ; MER_device:bbx_mer15|delay_I[0][15] ; MER_device:bbx_mer15|sum_I[34] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.042      ; 8.553      ;
; -7.512 ; MER_device:bbx_mer15|delay_I[0][16] ; MER_device:bbx_mer15|sum_I[34] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.042      ; 8.553      ;
; -7.512 ; MER_device:bbx_mer15|delay_I[0][17] ; MER_device:bbx_mer15|sum_I[34] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.042      ; 8.553      ;
; -7.512 ; MER_device:bbx_mer15|delay_I[0][0]  ; MER_device:bbx_mer15|sum_I[34] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.042      ; 8.553      ;
; -7.425 ; MER_device:bbx_mer15|delay_I[0][1]  ; MER_device:bbx_mer15|sum_I[31] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.042      ; 8.466      ;
; -7.425 ; MER_device:bbx_mer15|delay_I[0][2]  ; MER_device:bbx_mer15|sum_I[31] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.042      ; 8.466      ;
; -7.425 ; MER_device:bbx_mer15|delay_I[0][3]  ; MER_device:bbx_mer15|sum_I[31] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.042      ; 8.466      ;
; -7.425 ; MER_device:bbx_mer15|delay_I[0][4]  ; MER_device:bbx_mer15|sum_I[31] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.042      ; 8.466      ;
; -7.425 ; MER_device:bbx_mer15|delay_I[0][5]  ; MER_device:bbx_mer15|sum_I[31] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.042      ; 8.466      ;
; -7.425 ; MER_device:bbx_mer15|delay_I[0][6]  ; MER_device:bbx_mer15|sum_I[31] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.042      ; 8.466      ;
; -7.425 ; MER_device:bbx_mer15|delay_I[0][7]  ; MER_device:bbx_mer15|sum_I[31] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.042      ; 8.466      ;
; -7.425 ; MER_device:bbx_mer15|delay_I[0][8]  ; MER_device:bbx_mer15|sum_I[31] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.042      ; 8.466      ;
; -7.425 ; MER_device:bbx_mer15|delay_I[0][9]  ; MER_device:bbx_mer15|sum_I[31] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.042      ; 8.466      ;
; -7.425 ; MER_device:bbx_mer15|delay_I[0][10] ; MER_device:bbx_mer15|sum_I[31] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.042      ; 8.466      ;
; -7.425 ; MER_device:bbx_mer15|delay_I[0][11] ; MER_device:bbx_mer15|sum_I[31] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.042      ; 8.466      ;
; -7.425 ; MER_device:bbx_mer15|delay_I[0][12] ; MER_device:bbx_mer15|sum_I[31] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.042      ; 8.466      ;
; -7.425 ; MER_device:bbx_mer15|delay_I[0][13] ; MER_device:bbx_mer15|sum_I[31] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.042      ; 8.466      ;
; -7.425 ; MER_device:bbx_mer15|delay_I[0][14] ; MER_device:bbx_mer15|sum_I[31] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.042      ; 8.466      ;
; -7.425 ; MER_device:bbx_mer15|delay_I[0][15] ; MER_device:bbx_mer15|sum_I[31] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.042      ; 8.466      ;
; -7.425 ; MER_device:bbx_mer15|delay_I[0][16] ; MER_device:bbx_mer15|sum_I[31] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.042      ; 8.466      ;
; -7.425 ; MER_device:bbx_mer15|delay_I[0][17] ; MER_device:bbx_mer15|sum_I[31] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.042      ; 8.466      ;
; -7.425 ; MER_device:bbx_mer15|delay_I[0][0]  ; MER_device:bbx_mer15|sum_I[31] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.042      ; 8.466      ;
; -7.410 ; MER_device:bbx_mer15|q_3[0]         ; MER_device:bbx_mer15|sum_I[33] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; -0.072     ; 8.337      ;
; -7.396 ; MER_device:bbx_mer15|delay_I[0][1]  ; MER_device:bbx_mer15|sum_I[32] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.042      ; 8.437      ;
; -7.396 ; MER_device:bbx_mer15|delay_I[0][2]  ; MER_device:bbx_mer15|sum_I[32] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.042      ; 8.437      ;
; -7.396 ; MER_device:bbx_mer15|delay_I[0][3]  ; MER_device:bbx_mer15|sum_I[32] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.042      ; 8.437      ;
; -7.396 ; MER_device:bbx_mer15|delay_I[0][4]  ; MER_device:bbx_mer15|sum_I[32] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.042      ; 8.437      ;
; -7.396 ; MER_device:bbx_mer15|delay_I[0][5]  ; MER_device:bbx_mer15|sum_I[32] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.042      ; 8.437      ;
; -7.396 ; MER_device:bbx_mer15|delay_I[0][6]  ; MER_device:bbx_mer15|sum_I[32] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.042      ; 8.437      ;
; -7.396 ; MER_device:bbx_mer15|delay_I[0][7]  ; MER_device:bbx_mer15|sum_I[32] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.042      ; 8.437      ;
; -7.396 ; MER_device:bbx_mer15|delay_I[0][8]  ; MER_device:bbx_mer15|sum_I[32] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.042      ; 8.437      ;
; -7.396 ; MER_device:bbx_mer15|delay_I[0][9]  ; MER_device:bbx_mer15|sum_I[32] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.042      ; 8.437      ;
+--------+-------------------------------------+--------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clock_50'                                                                                                                                    ;
+--------+-----------------------------------+-----------------------------------+-----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock                      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+-----------------------------------+-------------+--------------+------------+------------+
; -0.625 ; clk_gen:clk_gen_mod|down_count[0] ; clk_gen:clk_gen_mod|down_count[1] ; clock_50                          ; clock_50    ; 1.000        ; -0.071     ; 1.553      ;
; -0.611 ; clk_gen:clk_gen_mod|down_count[2] ; clk_gen:clk_gen_mod|down_count[3] ; clock_50                          ; clock_50    ; 1.000        ; -0.045     ; 1.565      ;
; -0.598 ; clk_gen:clk_gen_mod|down_count[0] ; clk_gen:clk_gen_mod|down_count[3] ; clock_50                          ; clock_50    ; 1.000        ; 0.072      ; 1.669      ;
; -0.582 ; clk_gen:clk_gen_mod|down_count[2] ; clk_gen:clk_gen_mod|down_count[4] ; clock_50                          ; clock_50    ; 1.000        ; -0.045     ; 1.536      ;
; -0.569 ; clk_gen:clk_gen_mod|down_count[0] ; clk_gen:clk_gen_mod|down_count[4] ; clock_50                          ; clock_50    ; 1.000        ; 0.072      ; 1.640      ;
; -0.511 ; clk_gen:clk_gen_mod|down_count[3] ; clk_gen:clk_gen_mod|down_count[4] ; clock_50                          ; clock_50    ; 1.000        ; -0.045     ; 1.465      ;
; -0.453 ; clk_gen:clk_gen_mod|down_count[0] ; clk_gen:clk_gen_mod|down_count[2] ; clock_50                          ; clock_50    ; 1.000        ; 0.072      ; 1.524      ;
; -0.066 ; clk_gen:clk_gen_mod|down_count[3] ; clk_gen:clk_gen_mod|down_count[3] ; clock_50                          ; clock_50    ; 1.000        ; -0.039     ; 1.026      ;
; -0.066 ; clk_gen:clk_gen_mod|down_count[4] ; clk_gen:clk_gen_mod|down_count[4] ; clock_50                          ; clock_50    ; 1.000        ; -0.039     ; 1.026      ;
; -0.054 ; clk_gen:clk_gen_mod|down_count[2] ; clk_gen:clk_gen_mod|down_count[2] ; clock_50                          ; clock_50    ; 1.000        ; -0.039     ; 1.014      ;
; 0.228  ; clk_gen:clk_gen_mod|sys_clk       ; clk_gen:clk_gen_mod|sys_clk       ; clk_gen:clk_gen_mod|sys_clk       ; clock_50    ; 0.500        ; 2.692      ; 3.166      ;
; 0.245  ; clk_gen:clk_gen_mod|down_count[0] ; clk_gen:clk_gen_mod|down_count[0] ; clock_50                          ; clock_50    ; 1.000        ; -0.071     ; 0.683      ;
; 0.282  ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|down_count[3] ; clk_gen:clk_gen_mod|down_count[1] ; clock_50    ; 0.500        ; 2.850      ; 3.270      ;
; 0.311  ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|down_count[4] ; clk_gen:clk_gen_mod|down_count[1] ; clock_50    ; 0.500        ; 2.850      ; 3.241      ;
; 0.427  ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|down_count[2] ; clk_gen:clk_gen_mod|down_count[1] ; clock_50    ; 0.500        ; 2.850      ; 3.125      ;
; 0.510  ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|down_count[4] ; clk_gen:clk_gen_mod|down_count[1] ; clock_50    ; 1.000        ; 2.850      ; 3.542      ;
; 0.572  ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|down_count[1] ; clock_50    ; 0.500        ; 2.679      ; 2.809      ;
; 0.626  ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|down_count[2] ; clk_gen:clk_gen_mod|down_count[1] ; clock_50    ; 1.000        ; 2.850      ; 3.426      ;
; 0.655  ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|down_count[3] ; clk_gen:clk_gen_mod|down_count[1] ; clock_50    ; 1.000        ; 2.850      ; 3.397      ;
; 0.774  ; clk_gen:clk_gen_mod|sys_clk       ; clk_gen:clk_gen_mod|sys_clk       ; clk_gen:clk_gen_mod|sys_clk       ; clock_50    ; 1.000        ; 2.692      ; 3.120      ;
; 0.975  ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|down_count[1] ; clock_50    ; 1.000        ; 2.679      ; 2.906      ;
+--------+-----------------------------------+-----------------------------------+-----------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_gen:clk_gen_mod|down_count[1]'                                                                                                                                                           ;
+--------+------------------------------------------------+------------------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node                                      ; To Node                                        ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------+------------------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; -0.290 ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][8]  ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][8]  ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|down_count[1] ; 1.000        ; -0.070     ; 1.219      ;
; -0.280 ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][10] ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][10] ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|down_count[1] ; 1.000        ; -0.071     ; 1.208      ;
; -0.108 ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][5]  ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][5]  ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|down_count[1] ; 1.000        ; -0.071     ; 1.036      ;
; -0.085 ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][7]  ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][7]  ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|down_count[1] ; 1.000        ; -0.071     ; 1.013      ;
; -0.082 ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][1]  ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][1]  ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|down_count[1] ; 1.000        ; -0.071     ; 1.010      ;
; -0.082 ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][4]  ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][4]  ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|down_count[1] ; 1.000        ; -0.071     ; 1.010      ;
; -0.080 ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][17] ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][17] ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|down_count[1] ; 1.000        ; -0.072     ; 1.007      ;
; -0.079 ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][3]  ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][3]  ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|down_count[1] ; 1.000        ; -0.071     ; 1.007      ;
; -0.077 ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][0]  ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][0]  ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|down_count[1] ; 1.000        ; -0.070     ; 1.006      ;
; 0.041  ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][11] ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][11] ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|down_count[1] ; 1.000        ; -0.072     ; 0.886      ;
; 0.041  ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][12] ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][12] ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|down_count[1] ; 1.000        ; -0.072     ; 0.886      ;
; 0.042  ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][6]  ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][6]  ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|down_count[1] ; 1.000        ; -0.071     ; 0.886      ;
; 0.042  ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][15] ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][15] ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|down_count[1] ; 1.000        ; -0.072     ; 0.885      ;
; 0.042  ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][16] ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][16] ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|down_count[1] ; 1.000        ; -0.071     ; 0.886      ;
; 0.043  ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][2]  ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][2]  ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|down_count[1] ; 1.000        ; -0.071     ; 0.885      ;
; 0.044  ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][14] ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][14] ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|down_count[1] ; 1.000        ; -0.071     ; 0.884      ;
; 0.217  ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][9]  ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][9]  ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|down_count[1] ; 1.000        ; -0.072     ; 0.710      ;
; 0.219  ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][13] ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][13] ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|down_count[1] ; 1.000        ; -0.071     ; 0.709      ;
; 0.422  ; MER_device:bbx_mer15|sum_I[18]                 ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][1]  ; clk_gen:clk_gen_mod|sys_clk       ; clk_gen:clk_gen_mod|down_count[1] ; 1.000        ; 1.950      ; 2.527      ;
; 0.432  ; MER_device:bbx_mer15|sum_I[23]                 ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][6]  ; clk_gen:clk_gen_mod|sys_clk       ; clk_gen:clk_gen_mod|down_count[1] ; 1.000        ; 1.950      ; 2.517      ;
; 0.447  ; MER_device:bbx_mer15|sum_I[22]                 ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][5]  ; clk_gen:clk_gen_mod|sys_clk       ; clk_gen:clk_gen_mod|down_count[1] ; 1.000        ; 1.950      ; 2.502      ;
; 0.454  ; MER_device:bbx_mer15|sum_I[19]                 ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][2]  ; clk_gen:clk_gen_mod|sys_clk       ; clk_gen:clk_gen_mod|down_count[1] ; 1.000        ; 1.950      ; 2.495      ;
; 0.456  ; MER_device:bbx_mer15|sum_I[25]                 ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][8]  ; clk_gen:clk_gen_mod|sys_clk       ; clk_gen:clk_gen_mod|down_count[1] ; 1.000        ; 1.946      ; 2.489      ;
; 0.480  ; MER_device:bbx_mer15|sum_I[24]                 ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][7]  ; clk_gen:clk_gen_mod|sys_clk       ; clk_gen:clk_gen_mod|down_count[1] ; 1.000        ; 1.950      ; 2.469      ;
; 0.481  ; MER_device:bbx_mer15|sum_I[21]                 ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][4]  ; clk_gen:clk_gen_mod|sys_clk       ; clk_gen:clk_gen_mod|down_count[1] ; 1.000        ; 1.950      ; 2.468      ;
; 0.484  ; MER_device:bbx_mer15|sum_I[17]                 ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][0]  ; clk_gen:clk_gen_mod|sys_clk       ; clk_gen:clk_gen_mod|down_count[1] ; 1.000        ; 1.949      ; 2.464      ;
; 0.496  ; MER_device:bbx_mer15|sum_I[30]                 ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][13] ; clk_gen:clk_gen_mod|sys_clk       ; clk_gen:clk_gen_mod|down_count[1] ; 1.000        ; 1.946      ; 2.449      ;
; 0.500  ; MER_device:bbx_mer15|sum_I[31]                 ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][14] ; clk_gen:clk_gen_mod|sys_clk       ; clk_gen:clk_gen_mod|down_count[1] ; 1.000        ; 1.948      ; 2.447      ;
; 0.502  ; MER_device:bbx_mer15|sum_I[32]                 ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][15] ; clk_gen:clk_gen_mod|sys_clk       ; clk_gen:clk_gen_mod|down_count[1] ; 1.000        ; 1.948      ; 2.445      ;
; 0.502  ; MER_device:bbx_mer15|sum_I[34]                 ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][17] ; clk_gen:clk_gen_mod|sys_clk       ; clk_gen:clk_gen_mod|down_count[1] ; 1.000        ; 1.948      ; 2.445      ;
; 0.521  ; MER_device:bbx_mer15|sum_I[20]                 ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][3]  ; clk_gen:clk_gen_mod|sys_clk       ; clk_gen:clk_gen_mod|down_count[1] ; 1.000        ; 1.950      ; 2.428      ;
; 0.552  ; MER_device:bbx_mer15|sum_I[29]                 ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][12] ; clk_gen:clk_gen_mod|sys_clk       ; clk_gen:clk_gen_mod|down_count[1] ; 1.000        ; 1.948      ; 2.395      ;
; 0.560  ; MER_device:bbx_mer15|sum_I[28]                 ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][11] ; clk_gen:clk_gen_mod|sys_clk       ; clk_gen:clk_gen_mod|down_count[1] ; 1.000        ; 1.948      ; 2.387      ;
; 0.587  ; MER_device:bbx_mer15|sum_I[27]                 ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][10] ; clk_gen:clk_gen_mod|sys_clk       ; clk_gen:clk_gen_mod|down_count[1] ; 1.000        ; 1.948      ; 2.360      ;
; 0.595  ; MER_device:bbx_mer15|sum_I[33]                 ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][16] ; clk_gen:clk_gen_mod|sys_clk       ; clk_gen:clk_gen_mod|down_count[1] ; 1.000        ; 1.948      ; 2.352      ;
; 0.617  ; MER_device:bbx_mer15|sum_I[26]                 ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][9]  ; clk_gen:clk_gen_mod|sys_clk       ; clk_gen:clk_gen_mod|down_count[1] ; 1.000        ; 1.948      ; 2.330      ;
+--------+------------------------------------------------+------------------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clock_50'                                                                                                                                     ;
+--------+-----------------------------------+-----------------------------------+-----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock                      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+-----------------------------------+-------------+--------------+------------+------------+
; -0.474 ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|down_count[1] ; clock_50    ; 0.000        ; 2.778      ; 2.718      ;
; -0.365 ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|down_count[2] ; clk_gen:clk_gen_mod|down_count[1] ; clock_50    ; 0.000        ; 2.957      ; 3.006      ;
; -0.354 ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|down_count[3] ; clk_gen:clk_gen_mod|down_count[1] ; clock_50    ; 0.000        ; 2.957      ; 3.017      ;
; -0.255 ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|down_count[4] ; clk_gen:clk_gen_mod|down_count[1] ; clock_50    ; 0.000        ; 2.957      ; 3.116      ;
; -0.226 ; clk_gen:clk_gen_mod|sys_clk       ; clk_gen:clk_gen_mod|sys_clk       ; clk_gen:clk_gen_mod|sys_clk       ; clock_50    ; 0.000        ; 2.792      ; 2.980      ;
; -0.095 ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|down_count[1] ; clock_50    ; -0.500       ; 2.778      ; 2.597      ;
; -0.010 ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|down_count[2] ; clk_gen:clk_gen_mod|down_count[1] ; clock_50    ; -0.500       ; 2.957      ; 2.861      ;
; 0.089  ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|down_count[3] ; clk_gen:clk_gen_mod|down_count[1] ; clock_50    ; -0.500       ; 2.957      ; 2.960      ;
; 0.100  ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|down_count[4] ; clk_gen:clk_gen_mod|down_count[1] ; clock_50    ; -0.500       ; 2.957      ; 2.971      ;
; 0.324  ; clk_gen:clk_gen_mod|sys_clk       ; clk_gen:clk_gen_mod|sys_clk       ; clk_gen:clk_gen_mod|sys_clk       ; clock_50    ; -0.500       ; 2.792      ; 3.030      ;
; 0.366  ; clk_gen:clk_gen_mod|down_count[0] ; clk_gen:clk_gen_mod|down_count[0] ; clock_50                          ; clock_50    ; 0.000        ; 0.071      ; 0.608      ;
; 0.624  ; clk_gen:clk_gen_mod|down_count[2] ; clk_gen:clk_gen_mod|down_count[2] ; clock_50                          ; clock_50    ; 0.000        ; 0.039      ; 0.834      ;
; 0.624  ; clk_gen:clk_gen_mod|down_count[4] ; clk_gen:clk_gen_mod|down_count[4] ; clock_50                          ; clock_50    ; 0.000        ; 0.039      ; 0.834      ;
; 0.625  ; clk_gen:clk_gen_mod|down_count[3] ; clk_gen:clk_gen_mod|down_count[3] ; clock_50                          ; clock_50    ; 0.000        ; 0.039      ; 0.835      ;
; 0.760  ; clk_gen:clk_gen_mod|down_count[0] ; clk_gen:clk_gen_mod|down_count[2] ; clock_50                          ; clock_50    ; 0.000        ; 0.278      ; 1.209      ;
; 0.771  ; clk_gen:clk_gen_mod|down_count[0] ; clk_gen:clk_gen_mod|down_count[3] ; clock_50                          ; clock_50    ; 0.000        ; 0.278      ; 1.220      ;
; 0.868  ; clk_gen:clk_gen_mod|down_count[0] ; clk_gen:clk_gen_mod|down_count[1] ; clock_50                          ; clock_50    ; 0.000        ; 0.071      ; 1.110      ;
; 0.870  ; clk_gen:clk_gen_mod|down_count[0] ; clk_gen:clk_gen_mod|down_count[4] ; clock_50                          ; clock_50    ; 0.000        ; 0.278      ; 1.319      ;
; 0.905  ; clk_gen:clk_gen_mod|down_count[2] ; clk_gen:clk_gen_mod|down_count[3] ; clock_50                          ; clock_50    ; 0.000        ; 0.045      ; 1.121      ;
; 0.907  ; clk_gen:clk_gen_mod|down_count[3] ; clk_gen:clk_gen_mod|down_count[4] ; clock_50                          ; clock_50    ; 0.000        ; 0.045      ; 1.123      ;
; 1.004  ; clk_gen:clk_gen_mod|down_count[2] ; clk_gen:clk_gen_mod|down_count[4] ; clock_50                          ; clock_50    ; 0.000        ; 0.045      ; 1.220      ;
+--------+-----------------------------------+-----------------------------------+-----------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_gen:clk_gen_mod|sys_clk'                                                                                                                                               ;
+--------+-----------------------------------+------------------------------------------------+-----------------------------------+-----------------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                                        ; Launch Clock                      ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+------------------------------------------------+-----------------------------------+-----------------------------+--------------+------------+------------+
; -0.446 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|delay_I[2][4]             ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.436      ; 2.040      ;
; -0.446 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|delay_I[2][5]             ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.436      ; 2.040      ;
; -0.446 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|delay_I[2][6]             ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.436      ; 2.040      ;
; -0.446 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|delay_I[2][7]             ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.436      ; 2.040      ;
; -0.446 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|delay_I[2][8]             ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.436      ; 2.040      ;
; -0.446 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|delay_I[2][9]             ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.436      ; 2.040      ;
; -0.446 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|delay_I[2][10]            ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.436      ; 2.040      ;
; -0.446 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|delay_I[2][11]            ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.436      ; 2.040      ;
; -0.446 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|delay_I[2][12]            ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.436      ; 2.040      ;
; -0.446 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|delay_I[2][13]            ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.436      ; 2.040      ;
; -0.446 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|delay_I[2][14]            ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.436      ; 2.040      ;
; -0.446 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|delay_I[2][15]            ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.436      ; 2.040      ;
; -0.446 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|delay_I[2][16]            ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.436      ; 2.040      ;
; -0.446 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|delay_I[2][17]            ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.436      ; 2.040      ;
; -0.446 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|delay_I[2][0]             ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.436      ; 2.040      ;
; -0.446 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|delay_I[2][1]             ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.436      ; 2.040      ;
; -0.446 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|delay_I[2][2]             ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.436      ; 2.040      ;
; -0.446 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|delay_I[2][3]             ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.436      ; 2.040      ;
; -0.433 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|delay_I[1][3]             ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.433      ; 2.050      ;
; -0.433 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|delay_I[1][4]             ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.433      ; 2.050      ;
; -0.433 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|delay_I[1][5]             ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.433      ; 2.050      ;
; -0.433 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|delay_I[1][6]             ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.433      ; 2.050      ;
; -0.433 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|delay_I[1][7]             ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.433      ; 2.050      ;
; -0.433 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|delay_I[1][8]             ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.433      ; 2.050      ;
; -0.433 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|delay_I[1][9]             ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.433      ; 2.050      ;
; -0.433 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|delay_I[1][10]            ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.433      ; 2.050      ;
; -0.433 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|delay_I[1][11]            ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.433      ; 2.050      ;
; -0.433 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|delay_I[1][12]            ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.433      ; 2.050      ;
; -0.433 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|delay_I[1][13]            ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.433      ; 2.050      ;
; -0.433 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|delay_I[1][14]            ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.433      ; 2.050      ;
; -0.433 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|delay_I[1][15]            ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.433      ; 2.050      ;
; -0.433 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|delay_I[1][16]            ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.433      ; 2.050      ;
; -0.433 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|delay_I[1][17]            ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.433      ; 2.050      ;
; -0.433 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|delay_I[1][0]             ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.433      ; 2.050      ;
; -0.433 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|delay_I[1][1]             ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.433      ; 2.050      ;
; -0.433 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|delay_I[1][2]             ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.433      ; 2.050      ;
; -0.425 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|delay_I[0][1]             ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.430      ; 2.055      ;
; -0.425 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|delay_I[0][2]             ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.430      ; 2.055      ;
; -0.425 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|delay_I[0][3]             ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.430      ; 2.055      ;
; -0.425 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|delay_I[0][4]             ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.430      ; 2.055      ;
; -0.425 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|delay_I[0][5]             ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.430      ; 2.055      ;
; -0.425 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|delay_I[0][6]             ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.430      ; 2.055      ;
; -0.425 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|delay_I[0][7]             ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.430      ; 2.055      ;
; -0.425 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|delay_I[0][8]             ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.430      ; 2.055      ;
; -0.425 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|delay_I[0][9]             ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.430      ; 2.055      ;
; -0.425 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|delay_I[0][10]            ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.430      ; 2.055      ;
; -0.425 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|delay_I[0][11]            ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.430      ; 2.055      ;
; -0.425 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|delay_I[0][12]            ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.430      ; 2.055      ;
; -0.425 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|delay_I[0][13]            ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.430      ; 2.055      ;
; -0.425 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|delay_I[0][14]            ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.430      ; 2.055      ;
; -0.425 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|delay_I[0][15]            ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.430      ; 2.055      ;
; -0.425 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|delay_I[0][16]            ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.430      ; 2.055      ;
; -0.425 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|delay_I[0][17]            ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.430      ; 2.055      ;
; -0.425 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|delay_I[0][0]             ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.430      ; 2.055      ;
; -0.303 ; clk_gen:clk_gen_mod|down_count[1] ; lfsr_22_max:lfsr_data_mod|fb_reg[14]           ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.541      ; 2.642      ;
; -0.303 ; clk_gen:clk_gen_mod|down_count[1] ; lfsr_22_max:lfsr_data_mod|fb_reg[15]           ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.541      ; 2.642      ;
; -0.233 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|q_2[4]                    ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.553      ; 2.724      ;
; -0.233 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|q_2[5]                    ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.553      ; 2.724      ;
; -0.233 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|q_2[6]                    ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.553      ; 2.724      ;
; -0.233 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|q_3[2]                    ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.553      ; 2.724      ;
; -0.210 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|q_3[3]                    ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.554      ; 2.748      ;
; -0.210 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|q_3[4]                    ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.554      ; 2.748      ;
; -0.210 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|q_3[5]                    ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.554      ; 2.748      ;
; -0.210 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|q_3[6]                    ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.554      ; 2.748      ;
; -0.210 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|q_3[7]                    ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.554      ; 2.748      ;
; -0.210 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|q_3[8]                    ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.554      ; 2.748      ;
; -0.210 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|q_3[9]                    ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.554      ; 2.748      ;
; -0.210 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|q_3[10]                   ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.554      ; 2.748      ;
; -0.210 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|q_3[11]                   ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.554      ; 2.748      ;
; -0.210 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|q_3[12]                   ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.554      ; 2.748      ;
; -0.210 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|q_3[13]                   ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.554      ; 2.748      ;
; -0.210 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|q_3[14]                   ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.554      ; 2.748      ;
; -0.210 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|q_3[15]                   ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.554      ; 2.748      ;
; -0.210 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|q_3[16]                   ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.554      ; 2.748      ;
; -0.210 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|q_3[17]                   ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.554      ; 2.748      ;
; -0.210 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|q_3[18]                   ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.554      ; 2.748      ;
; -0.202 ; clk_gen:clk_gen_mod|down_count[1] ; ref_level_gen:ref_level_gen_mod|dec_var_abs[0] ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.550      ; 2.752      ;
; -0.202 ; clk_gen:clk_gen_mod|down_count[1] ; ref_level_gen:ref_level_gen_mod|acc_full[0]    ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.550      ; 2.752      ;
; -0.202 ; clk_gen:clk_gen_mod|down_count[1] ; ref_level_gen:ref_level_gen_mod|dec_var_abs[1] ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.550      ; 2.752      ;
; -0.202 ; clk_gen:clk_gen_mod|down_count[1] ; ref_level_gen:ref_level_gen_mod|acc_full[1]    ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.550      ; 2.752      ;
; -0.202 ; clk_gen:clk_gen_mod|down_count[1] ; ref_level_gen:ref_level_gen_mod|dec_var_abs[2] ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.550      ; 2.752      ;
; -0.202 ; clk_gen:clk_gen_mod|down_count[1] ; ref_level_gen:ref_level_gen_mod|acc_full[2]    ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.550      ; 2.752      ;
; -0.202 ; clk_gen:clk_gen_mod|down_count[1] ; ref_level_gen:ref_level_gen_mod|acc_full[3]    ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.550      ; 2.752      ;
; -0.202 ; clk_gen:clk_gen_mod|down_count[1] ; ref_level_gen:ref_level_gen_mod|dec_var_abs[4] ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.550      ; 2.752      ;
; -0.202 ; clk_gen:clk_gen_mod|down_count[1] ; ref_level_gen:ref_level_gen_mod|acc_full[4]    ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.550      ; 2.752      ;
; -0.202 ; clk_gen:clk_gen_mod|down_count[1] ; ref_level_gen:ref_level_gen_mod|acc_full[5]    ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.550      ; 2.752      ;
; -0.202 ; clk_gen:clk_gen_mod|down_count[1] ; ref_level_gen:ref_level_gen_mod|dec_var_abs[6] ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.550      ; 2.752      ;
; -0.202 ; clk_gen:clk_gen_mod|down_count[1] ; ref_level_gen:ref_level_gen_mod|acc_full[6]    ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.550      ; 2.752      ;
; -0.202 ; clk_gen:clk_gen_mod|down_count[1] ; ref_level_gen:ref_level_gen_mod|dec_var_abs[7] ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.550      ; 2.752      ;
; -0.202 ; clk_gen:clk_gen_mod|down_count[1] ; ref_level_gen:ref_level_gen_mod|acc_full[7]    ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.550      ; 2.752      ;
; -0.202 ; clk_gen:clk_gen_mod|down_count[1] ; ref_level_gen:ref_level_gen_mod|acc_full[8]    ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.550      ; 2.752      ;
; -0.202 ; clk_gen:clk_gen_mod|down_count[1] ; ref_level_gen:ref_level_gen_mod|ref_level[8]   ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.550      ; 2.752      ;
; -0.200 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|q_3[19]                   ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.545      ; 2.749      ;
; -0.200 ; clk_gen:clk_gen_mod|down_count[1] ; ref_level_gen:ref_level_gen_mod|ref_level[1]   ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.545      ; 2.749      ;
; -0.200 ; clk_gen:clk_gen_mod|down_count[1] ; ref_level_gen:ref_level_gen_mod|ref_level[0]   ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.545      ; 2.749      ;
; -0.200 ; clk_gen:clk_gen_mod|down_count[1] ; ref_level_gen:ref_level_gen_mod|ref_level[2]   ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.545      ; 2.749      ;
; -0.200 ; clk_gen:clk_gen_mod|down_count[1] ; ref_level_gen:ref_level_gen_mod|dec_var_abs[3] ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.545      ; 2.749      ;
; -0.200 ; clk_gen:clk_gen_mod|down_count[1] ; ref_level_gen:ref_level_gen_mod|ref_level[3]   ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.545      ; 2.749      ;
; -0.200 ; clk_gen:clk_gen_mod|down_count[1] ; ref_level_gen:ref_level_gen_mod|ref_level[4]   ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.545      ; 2.749      ;
; -0.200 ; clk_gen:clk_gen_mod|down_count[1] ; ref_level_gen:ref_level_gen_mod|dec_var_abs[5] ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 2.545      ; 2.749      ;
+--------+-----------------------------------+------------------------------------------------+-----------------------------------+-----------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_gen:clk_gen_mod|down_count[1]'                                                                                                                                                            ;
+--------+------------------------------------------------+------------------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node                                      ; To Node                                        ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------+------------------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; -0.392 ; MER_device:bbx_mer15|sum_I[26]                 ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][9]  ; clk_gen:clk_gen_mod|sys_clk       ; clk_gen:clk_gen_mod|down_count[1] ; 0.000        ; 2.271      ; 2.070      ;
; -0.373 ; MER_device:bbx_mer15|sum_I[28]                 ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][11] ; clk_gen:clk_gen_mod|sys_clk       ; clk_gen:clk_gen_mod|down_count[1] ; 0.000        ; 2.271      ; 2.089      ;
; -0.354 ; MER_device:bbx_mer15|sum_I[29]                 ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][12] ; clk_gen:clk_gen_mod|sys_clk       ; clk_gen:clk_gen_mod|down_count[1] ; 0.000        ; 2.271      ; 2.108      ;
; -0.322 ; MER_device:bbx_mer15|sum_I[31]                 ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][14] ; clk_gen:clk_gen_mod|sys_clk       ; clk_gen:clk_gen_mod|down_count[1] ; 0.000        ; 2.270      ; 2.139      ;
; -0.309 ; MER_device:bbx_mer15|sum_I[34]                 ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][17] ; clk_gen:clk_gen_mod|sys_clk       ; clk_gen:clk_gen_mod|down_count[1] ; 0.000        ; 2.271      ; 2.153      ;
; -0.303 ; MER_device:bbx_mer15|sum_I[32]                 ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][15] ; clk_gen:clk_gen_mod|sys_clk       ; clk_gen:clk_gen_mod|down_count[1] ; 0.000        ; 2.271      ; 2.159      ;
; -0.298 ; MER_device:bbx_mer15|sum_I[20]                 ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][3]  ; clk_gen:clk_gen_mod|sys_clk       ; clk_gen:clk_gen_mod|down_count[1] ; 0.000        ; 2.272      ; 2.165      ;
; -0.292 ; MER_device:bbx_mer15|sum_I[21]                 ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][4]  ; clk_gen:clk_gen_mod|sys_clk       ; clk_gen:clk_gen_mod|down_count[1] ; 0.000        ; 2.272      ; 2.171      ;
; -0.287 ; MER_device:bbx_mer15|sum_I[30]                 ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][13] ; clk_gen:clk_gen_mod|sys_clk       ; clk_gen:clk_gen_mod|down_count[1] ; 0.000        ; 2.268      ; 2.172      ;
; -0.282 ; MER_device:bbx_mer15|sum_I[17]                 ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][0]  ; clk_gen:clk_gen_mod|sys_clk       ; clk_gen:clk_gen_mod|down_count[1] ; 0.000        ; 2.271      ; 2.180      ;
; -0.279 ; MER_device:bbx_mer15|sum_I[33]                 ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][16] ; clk_gen:clk_gen_mod|sys_clk       ; clk_gen:clk_gen_mod|down_count[1] ; 0.000        ; 2.270      ; 2.182      ;
; -0.269 ; MER_device:bbx_mer15|sum_I[24]                 ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][7]  ; clk_gen:clk_gen_mod|sys_clk       ; clk_gen:clk_gen_mod|down_count[1] ; 0.000        ; 2.272      ; 2.194      ;
; -0.257 ; MER_device:bbx_mer15|sum_I[27]                 ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][10] ; clk_gen:clk_gen_mod|sys_clk       ; clk_gen:clk_gen_mod|down_count[1] ; 0.000        ; 2.270      ; 2.204      ;
; -0.245 ; MER_device:bbx_mer15|sum_I[19]                 ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][2]  ; clk_gen:clk_gen_mod|sys_clk       ; clk_gen:clk_gen_mod|down_count[1] ; 0.000        ; 2.272      ; 2.218      ;
; -0.234 ; MER_device:bbx_mer15|sum_I[22]                 ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][5]  ; clk_gen:clk_gen_mod|sys_clk       ; clk_gen:clk_gen_mod|down_count[1] ; 0.000        ; 2.272      ; 2.229      ;
; -0.218 ; MER_device:bbx_mer15|sum_I[18]                 ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][1]  ; clk_gen:clk_gen_mod|sys_clk       ; clk_gen:clk_gen_mod|down_count[1] ; 0.000        ; 2.272      ; 2.245      ;
; -0.212 ; MER_device:bbx_mer15|sum_I[23]                 ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][6]  ; clk_gen:clk_gen_mod|sys_clk       ; clk_gen:clk_gen_mod|down_count[1] ; 0.000        ; 2.272      ; 2.251      ;
; -0.208 ; MER_device:bbx_mer15|sum_I[25]                 ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][8]  ; clk_gen:clk_gen_mod|sys_clk       ; clk_gen:clk_gen_mod|down_count[1] ; 0.000        ; 2.268      ; 2.251      ;
; 0.396  ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][9]  ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][9]  ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|down_count[1] ; 0.000        ; 0.072      ; 0.639      ;
; 0.396  ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][13] ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][13] ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|down_count[1] ; 0.000        ; 0.071      ; 0.638      ;
; 0.549  ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][14] ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][14] ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|down_count[1] ; 0.000        ; 0.071      ; 0.791      ;
; 0.549  ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][15] ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][15] ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|down_count[1] ; 0.000        ; 0.072      ; 0.792      ;
; 0.550  ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][2]  ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][2]  ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|down_count[1] ; 0.000        ; 0.071      ; 0.792      ;
; 0.550  ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][11] ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][11] ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|down_count[1] ; 0.000        ; 0.072      ; 0.793      ;
; 0.550  ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][12] ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][12] ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|down_count[1] ; 0.000        ; 0.072      ; 0.793      ;
; 0.551  ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][6]  ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][6]  ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|down_count[1] ; 0.000        ; 0.071      ; 0.793      ;
; 0.551  ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][16] ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][16] ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|down_count[1] ; 0.000        ; 0.071      ; 0.793      ;
; 0.702  ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][0]  ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][0]  ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|down_count[1] ; 0.000        ; 0.072      ; 0.945      ;
; 0.711  ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][7]  ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][7]  ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|down_count[1] ; 0.000        ; 0.071      ; 0.953      ;
; 0.712  ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][17] ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][17] ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|down_count[1] ; 0.000        ; 0.072      ; 0.955      ;
; 0.715  ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][3]  ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][3]  ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|down_count[1] ; 0.000        ; 0.071      ; 0.957      ;
; 0.717  ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][1]  ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][1]  ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|down_count[1] ; 0.000        ; 0.071      ; 0.959      ;
; 0.717  ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][4]  ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][4]  ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|down_count[1] ; 0.000        ; 0.071      ; 0.959      ;
; 0.743  ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][5]  ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][5]  ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|down_count[1] ; 0.000        ; 0.071      ; 0.985      ;
; 0.909  ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][10] ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][10] ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|down_count[1] ; 0.000        ; 0.071      ; 1.151      ;
; 0.923  ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][8]  ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][8]  ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|down_count[1] ; 0.000        ; 0.072      ; 1.166      ;
+--------+------------------------------------------------+------------------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk_gen:clk_gen_mod|sys_clk'                                                                           ;
+--------+--------------+----------------+------------+-----------------------------+------------+--------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock                       ; Clock Edge ; Target                                           ;
+--------+--------------+----------------+------------+-----------------------------+------------+--------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[0][0]               ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[0][10]              ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[0][11]              ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[0][12]              ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[0][13]              ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[0][14]              ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[0][15]              ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[0][16]              ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[0][17]              ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[0][1]               ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[0][2]               ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[0][3]               ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[0][4]               ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[0][5]               ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[0][6]               ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[0][7]               ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[0][8]               ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[0][9]               ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[1][0]               ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[1][10]              ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[1][11]              ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[1][12]              ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[1][13]              ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[1][14]              ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[1][15]              ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[1][16]              ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[1][17]              ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[1][1]               ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[1][2]               ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[1][3]               ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[1][4]               ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[1][5]               ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[1][6]               ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[1][7]               ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[1][8]               ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[1][9]               ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[2][0]               ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[2][10]              ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[2][11]              ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[2][12]              ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[2][13]              ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[2][14]              ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[2][15]              ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[2][16]              ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[2][17]              ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[2][1]               ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[2][2]               ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[2][3]               ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[2][4]               ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[2][5]               ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[2][6]               ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[2][7]               ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[2][8]               ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[2][9]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; DAC_DA[0]~reg0                                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; DAC_DA[10]~reg0                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; DAC_DA[11]~reg0                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; DAC_DA[12]~reg0                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; DAC_DA[13]~reg0                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; DAC_DA[1]~reg0                                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; DAC_DA[2]~reg0                                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; DAC_DA[3]~reg0                                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; DAC_DA[4]~reg0                                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; DAC_DA[5]~reg0                                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; DAC_DA[6]~reg0                                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; DAC_DA[7]~reg0                                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; DAC_DA[8]~reg0                                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; DAC_DA[9]~reg0                                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; DAC_DB[0]~reg0                                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; DAC_DB[10]~reg0                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; DAC_DB[11]~reg0                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; DAC_DB[12]~reg0                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; DAC_DB[13]~reg0                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; DAC_DB[1]~reg0                                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; DAC_DB[2]~reg0                                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; DAC_DB[3]~reg0                                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; DAC_DB[4]~reg0                                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; DAC_DB[5]~reg0                                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; DAC_DB[6]~reg0                                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; DAC_DB[7]~reg0                                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; DAC_DB[8]~reg0                                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; DAC_DB[9]~reg0                                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[0][0]~_Duplicate_1  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[0][10]~_Duplicate_1 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[0][11]~_Duplicate_1 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[0][12]~_Duplicate_1 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[0][13]~_Duplicate_1 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[0][14]~_Duplicate_1 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[0][15]~_Duplicate_1 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[0][16]~_Duplicate_1 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[0][17]~_Duplicate_1 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[0][1]~_Duplicate_1  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[0][2]~_Duplicate_1  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[0][3]~_Duplicate_1  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[0][4]~_Duplicate_1  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[0][5]~_Duplicate_1  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[0][6]~_Duplicate_1  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[0][7]~_Duplicate_1  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[0][8]~_Duplicate_1  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[0][9]~_Duplicate_1  ;
+--------+--------------+----------------+------------+-----------------------------+------------+--------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clock_50'                                                                  ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clock_50 ; Rise       ; clock_50                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_50 ; Rise       ; clk_gen:clk_gen_mod|down_count[0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_50 ; Rise       ; clk_gen:clk_gen_mod|down_count[1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_50 ; Rise       ; clk_gen:clk_gen_mod|down_count[2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_50 ; Rise       ; clk_gen:clk_gen_mod|down_count[3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_50 ; Rise       ; clk_gen:clk_gen_mod|down_count[4] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_50 ; Rise       ; clk_gen:clk_gen_mod|sys_clk       ;
; 0.225  ; 0.411        ; 0.186          ; Low Pulse Width  ; clock_50 ; Rise       ; clk_gen:clk_gen_mod|down_count[2] ;
; 0.225  ; 0.411        ; 0.186          ; Low Pulse Width  ; clock_50 ; Rise       ; clk_gen:clk_gen_mod|down_count[3] ;
; 0.225  ; 0.411        ; 0.186          ; Low Pulse Width  ; clock_50 ; Rise       ; clk_gen:clk_gen_mod|down_count[4] ;
; 0.276  ; 0.462        ; 0.186          ; Low Pulse Width  ; clock_50 ; Rise       ; clk_gen:clk_gen_mod|sys_clk       ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; clock_50 ; Rise       ; clk_gen:clk_gen_mod|down_count[0] ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; clock_50 ; Rise       ; clk_gen:clk_gen_mod|down_count[1] ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; clock_50 ; Rise       ; clk_gen:clk_gen_mod|down_count[0] ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; clock_50 ; Rise       ; clk_gen:clk_gen_mod|down_count[1] ;
; 0.318  ; 0.536        ; 0.218          ; High Pulse Width ; clock_50 ; Rise       ; clk_gen:clk_gen_mod|sys_clk       ;
; 0.371  ; 0.589        ; 0.218          ; High Pulse Width ; clock_50 ; Rise       ; clk_gen:clk_gen_mod|down_count[2] ;
; 0.371  ; 0.589        ; 0.218          ; High Pulse Width ; clock_50 ; Rise       ; clk_gen:clk_gen_mod|down_count[3] ;
; 0.371  ; 0.589        ; 0.218          ; High Pulse Width ; clock_50 ; Rise       ; clk_gen:clk_gen_mod|down_count[4] ;
; 0.371  ; 0.371        ; 0.000          ; Low Pulse Width  ; clock_50 ; Rise       ; clk_gen_mod|down_count[2]|clk     ;
; 0.371  ; 0.371        ; 0.000          ; Low Pulse Width  ; clock_50 ; Rise       ; clk_gen_mod|down_count[3]|clk     ;
; 0.371  ; 0.371        ; 0.000          ; Low Pulse Width  ; clock_50 ; Rise       ; clk_gen_mod|down_count[4]|clk     ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; clock_50 ; Rise       ; clock_50~input|o                  ;
; 0.422  ; 0.422        ; 0.000          ; Low Pulse Width  ; clock_50 ; Rise       ; clock_50~inputclkctrl|inclk[0]    ;
; 0.422  ; 0.422        ; 0.000          ; Low Pulse Width  ; clock_50 ; Rise       ; clock_50~inputclkctrl|outclk      ;
; 0.424  ; 0.424        ; 0.000          ; Low Pulse Width  ; clock_50 ; Rise       ; clk_gen_mod|sys_clk|clk           ;
; 0.426  ; 0.426        ; 0.000          ; Low Pulse Width  ; clock_50 ; Rise       ; clk_gen_mod|down_count[0]|clk     ;
; 0.426  ; 0.426        ; 0.000          ; Low Pulse Width  ; clock_50 ; Rise       ; clk_gen_mod|down_count[1]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50 ; Rise       ; clock_50~input|i                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50 ; Rise       ; clock_50~input|i                  ;
; 0.573  ; 0.573        ; 0.000          ; High Pulse Width ; clock_50 ; Rise       ; clk_gen_mod|down_count[0]|clk     ;
; 0.573  ; 0.573        ; 0.000          ; High Pulse Width ; clock_50 ; Rise       ; clk_gen_mod|down_count[1]|clk     ;
; 0.576  ; 0.576        ; 0.000          ; High Pulse Width ; clock_50 ; Rise       ; clk_gen_mod|sys_clk|clk           ;
; 0.578  ; 0.578        ; 0.000          ; High Pulse Width ; clock_50 ; Rise       ; clock_50~inputclkctrl|inclk[0]    ;
; 0.578  ; 0.578        ; 0.000          ; High Pulse Width ; clock_50 ; Rise       ; clock_50~inputclkctrl|outclk      ;
; 0.584  ; 0.584        ; 0.000          ; High Pulse Width ; clock_50 ; Rise       ; clock_50~input|o                  ;
; 0.627  ; 0.627        ; 0.000          ; High Pulse Width ; clock_50 ; Rise       ; clk_gen_mod|down_count[2]|clk     ;
; 0.627  ; 0.627        ; 0.000          ; High Pulse Width ; clock_50 ; Rise       ; clk_gen_mod|down_count[3]|clk     ;
; 0.627  ; 0.627        ; 0.000          ; High Pulse Width ; clock_50 ; Rise       ; clk_gen_mod|down_count[4]|clk     ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk_gen:clk_gen_mod|down_count[1]'                                                                               ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                             ; Clock Edge ; Target                                         ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+------------------------------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][10] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][11] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][12] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][13] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][14] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][15] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][16] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][17] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][3]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][4]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][5]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][6]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][7]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][8]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][9]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][10] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][11] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][12] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][13] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][14] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][15] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][16] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][17] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][3]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][4]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][5]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][6]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][7]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][8]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][9]  ;
; 0.269  ; 0.455        ; 0.186          ; Low Pulse Width  ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][0]  ;
; 0.269  ; 0.455        ; 0.186          ; Low Pulse Width  ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][10] ;
; 0.269  ; 0.455        ; 0.186          ; Low Pulse Width  ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][13] ;
; 0.269  ; 0.455        ; 0.186          ; Low Pulse Width  ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][14] ;
; 0.269  ; 0.455        ; 0.186          ; Low Pulse Width  ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][16] ;
; 0.269  ; 0.455        ; 0.186          ; Low Pulse Width  ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][1]  ;
; 0.269  ; 0.455        ; 0.186          ; Low Pulse Width  ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][2]  ;
; 0.269  ; 0.455        ; 0.186          ; Low Pulse Width  ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][3]  ;
; 0.269  ; 0.455        ; 0.186          ; Low Pulse Width  ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][4]  ;
; 0.269  ; 0.455        ; 0.186          ; Low Pulse Width  ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][5]  ;
; 0.269  ; 0.455        ; 0.186          ; Low Pulse Width  ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][6]  ;
; 0.269  ; 0.455        ; 0.186          ; Low Pulse Width  ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][7]  ;
; 0.269  ; 0.455        ; 0.186          ; Low Pulse Width  ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][8]  ;
; 0.269  ; 0.455        ; 0.186          ; Low Pulse Width  ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][0]  ;
; 0.269  ; 0.455        ; 0.186          ; Low Pulse Width  ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][10] ;
; 0.269  ; 0.455        ; 0.186          ; Low Pulse Width  ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][13] ;
; 0.269  ; 0.455        ; 0.186          ; Low Pulse Width  ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][14] ;
; 0.269  ; 0.455        ; 0.186          ; Low Pulse Width  ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][16] ;
; 0.269  ; 0.455        ; 0.186          ; Low Pulse Width  ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][1]  ;
; 0.269  ; 0.455        ; 0.186          ; Low Pulse Width  ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][2]  ;
; 0.269  ; 0.455        ; 0.186          ; Low Pulse Width  ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][3]  ;
; 0.269  ; 0.455        ; 0.186          ; Low Pulse Width  ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][4]  ;
; 0.269  ; 0.455        ; 0.186          ; Low Pulse Width  ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][5]  ;
; 0.269  ; 0.455        ; 0.186          ; Low Pulse Width  ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][6]  ;
; 0.269  ; 0.455        ; 0.186          ; Low Pulse Width  ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][7]  ;
; 0.269  ; 0.455        ; 0.186          ; Low Pulse Width  ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][8]  ;
; 0.270  ; 0.456        ; 0.186          ; Low Pulse Width  ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][11] ;
; 0.270  ; 0.456        ; 0.186          ; Low Pulse Width  ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][12] ;
; 0.270  ; 0.456        ; 0.186          ; Low Pulse Width  ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][15] ;
; 0.270  ; 0.456        ; 0.186          ; Low Pulse Width  ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][17] ;
; 0.270  ; 0.456        ; 0.186          ; Low Pulse Width  ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][9]  ;
; 0.270  ; 0.456        ; 0.186          ; Low Pulse Width  ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][11] ;
; 0.270  ; 0.456        ; 0.186          ; Low Pulse Width  ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][12] ;
; 0.270  ; 0.456        ; 0.186          ; Low Pulse Width  ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][15] ;
; 0.270  ; 0.456        ; 0.186          ; Low Pulse Width  ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][17] ;
; 0.270  ; 0.456        ; 0.186          ; Low Pulse Width  ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][9]  ;
; 0.322  ; 0.540        ; 0.218          ; High Pulse Width ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][10] ;
; 0.322  ; 0.540        ; 0.218          ; High Pulse Width ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][14] ;
; 0.322  ; 0.540        ; 0.218          ; High Pulse Width ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][16] ;
; 0.322  ; 0.540        ; 0.218          ; High Pulse Width ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][1]  ;
; 0.322  ; 0.540        ; 0.218          ; High Pulse Width ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][2]  ;
; 0.322  ; 0.540        ; 0.218          ; High Pulse Width ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][3]  ;
; 0.322  ; 0.540        ; 0.218          ; High Pulse Width ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][4]  ;
; 0.322  ; 0.540        ; 0.218          ; High Pulse Width ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][5]  ;
; 0.322  ; 0.540        ; 0.218          ; High Pulse Width ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][6]  ;
; 0.322  ; 0.540        ; 0.218          ; High Pulse Width ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][7]  ;
; 0.322  ; 0.540        ; 0.218          ; High Pulse Width ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][0]  ;
; 0.322  ; 0.540        ; 0.218          ; High Pulse Width ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][10] ;
; 0.322  ; 0.540        ; 0.218          ; High Pulse Width ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][14] ;
; 0.322  ; 0.540        ; 0.218          ; High Pulse Width ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][16] ;
; 0.322  ; 0.540        ; 0.218          ; High Pulse Width ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][1]  ;
; 0.322  ; 0.540        ; 0.218          ; High Pulse Width ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][2]  ;
; 0.322  ; 0.540        ; 0.218          ; High Pulse Width ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][3]  ;
; 0.322  ; 0.540        ; 0.218          ; High Pulse Width ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][4]  ;
; 0.322  ; 0.540        ; 0.218          ; High Pulse Width ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][5]  ;
; 0.322  ; 0.540        ; 0.218          ; High Pulse Width ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][6]  ;
; 0.322  ; 0.540        ; 0.218          ; High Pulse Width ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][7]  ;
; 0.322  ; 0.540        ; 0.218          ; High Pulse Width ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][8]  ;
; 0.323  ; 0.541        ; 0.218          ; High Pulse Width ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][0]  ;
; 0.323  ; 0.541        ; 0.218          ; High Pulse Width ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][11] ;
; 0.323  ; 0.541        ; 0.218          ; High Pulse Width ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][12] ;
; 0.323  ; 0.541        ; 0.218          ; High Pulse Width ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][13] ;
; 0.323  ; 0.541        ; 0.218          ; High Pulse Width ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][15] ;
; 0.323  ; 0.541        ; 0.218          ; High Pulse Width ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][17] ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+------------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                          ;
+-------------+-----------------------------+-------+-------+------------+-----------------------------+
; Data Port   ; Clock Port                  ; Rise  ; Fall  ; Clock Edge ; Clock Reference             ;
+-------------+-----------------------------+-------+-------+------------+-----------------------------+
; ADC_DA[*]   ; clk_gen:clk_gen_mod|sys_clk ; 2.062 ; 2.259 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  ADC_DA[0]  ; clk_gen:clk_gen_mod|sys_clk ; 1.585 ; 1.772 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  ADC_DA[1]  ; clk_gen:clk_gen_mod|sys_clk ; 1.031 ; 1.257 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  ADC_DA[2]  ; clk_gen:clk_gen_mod|sys_clk ; 1.548 ; 1.790 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  ADC_DA[3]  ; clk_gen:clk_gen_mod|sys_clk ; 2.062 ; 2.259 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  ADC_DA[4]  ; clk_gen:clk_gen_mod|sys_clk ; 1.192 ; 1.381 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  ADC_DA[5]  ; clk_gen:clk_gen_mod|sys_clk ; 1.070 ; 1.314 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  ADC_DA[6]  ; clk_gen:clk_gen_mod|sys_clk ; 1.363 ; 1.567 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  ADC_DA[7]  ; clk_gen:clk_gen_mod|sys_clk ; 0.409 ; 0.654 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  ADC_DA[8]  ; clk_gen:clk_gen_mod|sys_clk ; 0.424 ; 0.671 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  ADC_DA[9]  ; clk_gen:clk_gen_mod|sys_clk ; 0.722 ; 0.957 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  ADC_DA[10] ; clk_gen:clk_gen_mod|sys_clk ; 1.269 ; 1.450 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  ADC_DA[11] ; clk_gen:clk_gen_mod|sys_clk ; 1.534 ; 1.727 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  ADC_DA[12] ; clk_gen:clk_gen_mod|sys_clk ; 1.864 ; 2.102 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  ADC_DA[13] ; clk_gen:clk_gen_mod|sys_clk ; 1.096 ; 1.333 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
; KEY[*]      ; clk_gen:clk_gen_mod|sys_clk ; 4.960 ; 5.111 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  KEY[0]     ; clk_gen:clk_gen_mod|sys_clk ; 4.960 ; 5.111 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
+-------------+-----------------------------+-------+-------+------------+-----------------------------+


+--------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                             ;
+-------------+-----------------------------+--------+--------+------------+-----------------------------+
; Data Port   ; Clock Port                  ; Rise   ; Fall   ; Clock Edge ; Clock Reference             ;
+-------------+-----------------------------+--------+--------+------------+-----------------------------+
; ADC_DA[*]   ; clk_gen:clk_gen_mod|sys_clk ; -0.001 ; -0.226 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  ADC_DA[0]  ; clk_gen:clk_gen_mod|sys_clk ; -1.134 ; -1.304 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  ADC_DA[1]  ; clk_gen:clk_gen_mod|sys_clk ; -0.598 ; -0.806 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  ADC_DA[2]  ; clk_gen:clk_gen_mod|sys_clk ; -1.114 ; -1.345 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  ADC_DA[3]  ; clk_gen:clk_gen_mod|sys_clk ; -1.623 ; -1.803 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  ADC_DA[4]  ; clk_gen:clk_gen_mod|sys_clk ; -0.753 ; -0.925 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  ADC_DA[5]  ; clk_gen:clk_gen_mod|sys_clk ; -0.666 ; -0.891 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  ADC_DA[6]  ; clk_gen:clk_gen_mod|sys_clk ; -0.933 ; -1.127 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  ADC_DA[7]  ; clk_gen:clk_gen_mod|sys_clk ; -0.001 ; -0.226 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  ADC_DA[8]  ; clk_gen:clk_gen_mod|sys_clk ; -0.017 ; -0.245 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  ADC_DA[9]  ; clk_gen:clk_gen_mod|sys_clk ; -0.304 ; -0.520 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  ADC_DA[10] ; clk_gen:clk_gen_mod|sys_clk ; -0.832 ; -0.996 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  ADC_DA[11] ; clk_gen:clk_gen_mod|sys_clk ; -1.082 ; -1.258 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  ADC_DA[12] ; clk_gen:clk_gen_mod|sys_clk ; -1.444 ; -1.672 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  ADC_DA[13] ; clk_gen:clk_gen_mod|sys_clk ; -0.694 ; -0.911 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
; KEY[*]      ; clk_gen:clk_gen_mod|sys_clk ; -2.098 ; -2.419 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  KEY[0]     ; clk_gen:clk_gen_mod|sys_clk ; -2.098 ; -2.419 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
+-------------+-----------------------------+--------+--------+------------+-----------------------------+


+------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                ;
+-------------+-----------------------------+-------+-------+------------+-----------------------------+
; Data Port   ; Clock Port                  ; Rise  ; Fall  ; Clock Edge ; Clock Reference             ;
+-------------+-----------------------------+-------+-------+------------+-----------------------------+
; ADC_CLK_A   ; clk_gen:clk_gen_mod|sys_clk ; 4.177 ;       ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
; ADC_CLK_B   ; clk_gen:clk_gen_mod|sys_clk ; 4.167 ;       ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
; DAC_CLK_A   ; clk_gen:clk_gen_mod|sys_clk ; 5.490 ;       ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
; DAC_CLK_B   ; clk_gen:clk_gen_mod|sys_clk ; 5.500 ;       ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
; DAC_DA[*]   ; clk_gen:clk_gen_mod|sys_clk ; 7.396 ; 7.312 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DA[0]  ; clk_gen:clk_gen_mod|sys_clk ; 6.563 ; 6.492 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DA[1]  ; clk_gen:clk_gen_mod|sys_clk ; 7.396 ; 7.312 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DA[2]  ; clk_gen:clk_gen_mod|sys_clk ; 5.990 ; 5.955 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DA[3]  ; clk_gen:clk_gen_mod|sys_clk ; 6.319 ; 6.263 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DA[4]  ; clk_gen:clk_gen_mod|sys_clk ; 6.570 ; 6.508 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DA[5]  ; clk_gen:clk_gen_mod|sys_clk ; 6.879 ; 6.809 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DA[6]  ; clk_gen:clk_gen_mod|sys_clk ; 6.226 ; 6.150 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DA[7]  ; clk_gen:clk_gen_mod|sys_clk ; 6.719 ; 6.660 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DA[8]  ; clk_gen:clk_gen_mod|sys_clk ; 6.369 ; 6.313 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DA[9]  ; clk_gen:clk_gen_mod|sys_clk ; 5.714 ; 5.692 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DA[10] ; clk_gen:clk_gen_mod|sys_clk ; 6.454 ; 6.361 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DA[11] ; clk_gen:clk_gen_mod|sys_clk ; 5.724 ; 5.702 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DA[12] ; clk_gen:clk_gen_mod|sys_clk ; 7.122 ; 7.011 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DA[13] ; clk_gen:clk_gen_mod|sys_clk ; 7.045 ; 7.024 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
; DAC_DB[*]   ; clk_gen:clk_gen_mod|sys_clk ; 5.924 ; 5.869 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DB[0]  ; clk_gen:clk_gen_mod|sys_clk ; 5.731 ; 5.707 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DB[1]  ; clk_gen:clk_gen_mod|sys_clk ; 5.728 ; 5.706 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DB[2]  ; clk_gen:clk_gen_mod|sys_clk ; 5.924 ; 5.869 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DB[3]  ; clk_gen:clk_gen_mod|sys_clk ; 5.745 ; 5.723 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DB[4]  ; clk_gen:clk_gen_mod|sys_clk ; 5.726 ; 5.703 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DB[5]  ; clk_gen:clk_gen_mod|sys_clk ; 5.724 ; 5.702 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DB[6]  ; clk_gen:clk_gen_mod|sys_clk ; 5.727 ; 5.703 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DB[7]  ; clk_gen:clk_gen_mod|sys_clk ; 5.724 ; 5.702 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DB[8]  ; clk_gen:clk_gen_mod|sys_clk ; 5.701 ; 5.677 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DB[9]  ; clk_gen:clk_gen_mod|sys_clk ; 5.698 ; 5.676 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DB[10] ; clk_gen:clk_gen_mod|sys_clk ; 5.668 ; 5.647 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DB[11] ; clk_gen:clk_gen_mod|sys_clk ; 5.667 ; 5.645 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DB[12] ; clk_gen:clk_gen_mod|sys_clk ; 5.677 ; 5.653 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DB[13] ; clk_gen:clk_gen_mod|sys_clk ; 5.680 ; 5.658 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
; DAC_WRT_A   ; clk_gen:clk_gen_mod|sys_clk ;       ; 5.174 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
; DAC_WRT_B   ; clk_gen:clk_gen_mod|sys_clk ;       ; 3.903 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
; LEDG[*]     ; clk_gen:clk_gen_mod|sys_clk ; 7.533 ; 7.345 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  LEDG[6]    ; clk_gen:clk_gen_mod|sys_clk ; 7.533 ; 7.345 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  LEDG[7]    ; clk_gen:clk_gen_mod|sys_clk ; 7.352 ; 7.345 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
; ADC_CLK_A   ; clk_gen:clk_gen_mod|sys_clk ;       ; 4.095 ; Fall       ; clk_gen:clk_gen_mod|sys_clk ;
; ADC_CLK_B   ; clk_gen:clk_gen_mod|sys_clk ;       ; 4.085 ; Fall       ; clk_gen:clk_gen_mod|sys_clk ;
; DAC_CLK_A   ; clk_gen:clk_gen_mod|sys_clk ;       ; 5.368 ; Fall       ; clk_gen:clk_gen_mod|sys_clk ;
; DAC_CLK_B   ; clk_gen:clk_gen_mod|sys_clk ;       ; 5.378 ; Fall       ; clk_gen:clk_gen_mod|sys_clk ;
; DAC_WRT_A   ; clk_gen:clk_gen_mod|sys_clk ; 5.067 ;       ; Fall       ; clk_gen:clk_gen_mod|sys_clk ;
; DAC_WRT_B   ; clk_gen:clk_gen_mod|sys_clk ; 3.844 ;       ; Fall       ; clk_gen:clk_gen_mod|sys_clk ;
+-------------+-----------------------------+-------+-------+------------+-----------------------------+


+------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                        ;
+-------------+-----------------------------+-------+-------+------------+-----------------------------+
; Data Port   ; Clock Port                  ; Rise  ; Fall  ; Clock Edge ; Clock Reference             ;
+-------------+-----------------------------+-------+-------+------------+-----------------------------+
; ADC_CLK_A   ; clk_gen:clk_gen_mod|sys_clk ; 4.018 ;       ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
; ADC_CLK_B   ; clk_gen:clk_gen_mod|sys_clk ; 4.008 ;       ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
; DAC_CLK_A   ; clk_gen:clk_gen_mod|sys_clk ; 5.277 ;       ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
; DAC_CLK_B   ; clk_gen:clk_gen_mod|sys_clk ; 5.287 ;       ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
; DAC_DA[*]   ; clk_gen:clk_gen_mod|sys_clk ; 5.486 ; 5.463 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DA[0]  ; clk_gen:clk_gen_mod|sys_clk ; 6.302 ; 6.232 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DA[1]  ; clk_gen:clk_gen_mod|sys_clk ; 7.102 ; 7.019 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DA[2]  ; clk_gen:clk_gen_mod|sys_clk ; 5.752 ; 5.717 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DA[3]  ; clk_gen:clk_gen_mod|sys_clk ; 6.068 ; 6.012 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DA[4]  ; clk_gen:clk_gen_mod|sys_clk ; 6.307 ; 6.247 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DA[5]  ; clk_gen:clk_gen_mod|sys_clk ; 6.604 ; 6.536 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DA[6]  ; clk_gen:clk_gen_mod|sys_clk ; 5.978 ; 5.904 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DA[7]  ; clk_gen:clk_gen_mod|sys_clk ; 6.451 ; 6.393 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DA[8]  ; clk_gen:clk_gen_mod|sys_clk ; 6.114 ; 6.059 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DA[9]  ; clk_gen:clk_gen_mod|sys_clk ; 5.486 ; 5.463 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DA[10] ; clk_gen:clk_gen_mod|sys_clk ; 6.196 ; 6.106 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DA[11] ; clk_gen:clk_gen_mod|sys_clk ; 5.495 ; 5.472 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DA[12] ; clk_gen:clk_gen_mod|sys_clk ; 6.836 ; 6.728 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DA[13] ; clk_gen:clk_gen_mod|sys_clk ; 6.762 ; 6.741 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
; DAC_DB[*]   ; clk_gen:clk_gen_mod|sys_clk ; 5.440 ; 5.417 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DB[0]  ; clk_gen:clk_gen_mod|sys_clk ; 5.501 ; 5.477 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DB[1]  ; clk_gen:clk_gen_mod|sys_clk ; 5.499 ; 5.476 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DB[2]  ; clk_gen:clk_gen_mod|sys_clk ; 5.688 ; 5.634 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DB[3]  ; clk_gen:clk_gen_mod|sys_clk ; 5.517 ; 5.494 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DB[4]  ; clk_gen:clk_gen_mod|sys_clk ; 5.498 ; 5.474 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DB[5]  ; clk_gen:clk_gen_mod|sys_clk ; 5.496 ; 5.473 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DB[6]  ; clk_gen:clk_gen_mod|sys_clk ; 5.497 ; 5.473 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DB[7]  ; clk_gen:clk_gen_mod|sys_clk ; 5.495 ; 5.472 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DB[8]  ; clk_gen:clk_gen_mod|sys_clk ; 5.472 ; 5.448 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DB[9]  ; clk_gen:clk_gen_mod|sys_clk ; 5.470 ; 5.447 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DB[10] ; clk_gen:clk_gen_mod|sys_clk ; 5.441 ; 5.419 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DB[11] ; clk_gen:clk_gen_mod|sys_clk ; 5.440 ; 5.417 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DB[12] ; clk_gen:clk_gen_mod|sys_clk ; 5.448 ; 5.424 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DB[13] ; clk_gen:clk_gen_mod|sys_clk ; 5.452 ; 5.429 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
; DAC_WRT_A   ; clk_gen:clk_gen_mod|sys_clk ;       ; 4.974 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
; DAC_WRT_B   ; clk_gen:clk_gen_mod|sys_clk ;       ; 3.754 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
; LEDG[*]     ; clk_gen:clk_gen_mod|sys_clk ; 7.055 ; 7.048 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  LEDG[6]    ; clk_gen:clk_gen_mod|sys_clk ; 7.232 ; 7.050 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  LEDG[7]    ; clk_gen:clk_gen_mod|sys_clk ; 7.055 ; 7.048 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
; ADC_CLK_A   ; clk_gen:clk_gen_mod|sys_clk ;       ; 3.938 ; Fall       ; clk_gen:clk_gen_mod|sys_clk ;
; ADC_CLK_B   ; clk_gen:clk_gen_mod|sys_clk ;       ; 3.928 ; Fall       ; clk_gen:clk_gen_mod|sys_clk ;
; DAC_CLK_A   ; clk_gen:clk_gen_mod|sys_clk ;       ; 5.158 ; Fall       ; clk_gen:clk_gen_mod|sys_clk ;
; DAC_CLK_B   ; clk_gen:clk_gen_mod|sys_clk ;       ; 5.168 ; Fall       ; clk_gen:clk_gen_mod|sys_clk ;
; DAC_WRT_A   ; clk_gen:clk_gen_mod|sys_clk ; 4.870 ;       ; Fall       ; clk_gen:clk_gen_mod|sys_clk ;
; DAC_WRT_B   ; clk_gen:clk_gen_mod|sys_clk ; 3.696 ;       ; Fall       ; clk_gen:clk_gen_mod|sys_clk ;
+-------------+-----------------------------+-------+-------+------------+-----------------------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; KEY[0]     ; LEDG[0]     ; 6.727 ;    ;    ; 6.946 ;
; KEY[1]     ; LEDG[1]     ; 6.417 ;    ;    ; 6.631 ;
; KEY[2]     ; LEDG[2]     ; 6.880 ;    ;    ; 7.147 ;
; KEY[3]     ; LEDG[3]     ; 7.172 ;    ;    ; 7.417 ;
; SW[0]      ; LEDR[0]     ; 7.768 ;    ;    ; 8.070 ;
; SW[1]      ; LEDR[1]     ; 7.586 ;    ;    ; 7.878 ;
; SW[2]      ; LEDR[2]     ; 7.687 ;    ;    ; 7.904 ;
; SW[3]      ; LEDR[3]     ; 7.617 ;    ;    ; 7.805 ;
; SW[4]      ; LEDR[4]     ; 7.534 ;    ;    ; 7.802 ;
; SW[5]      ; LEDR[5]     ; 7.669 ;    ;    ; 7.990 ;
; SW[6]      ; LEDR[6]     ; 8.028 ;    ;    ; 8.331 ;
; SW[7]      ; LEDR[7]     ; 7.727 ;    ;    ; 8.042 ;
; SW[8]      ; LEDR[8]     ; 7.954 ;    ;    ; 8.257 ;
; SW[9]      ; LEDR[9]     ; 8.765 ;    ;    ; 9.111 ;
; SW[10]     ; LEDR[10]    ; 8.325 ;    ;    ; 8.643 ;
; SW[11]     ; LEDR[11]    ; 8.283 ;    ;    ; 8.586 ;
; SW[12]     ; LEDR[12]    ; 8.219 ;    ;    ; 8.484 ;
; SW[13]     ; LEDR[13]    ; 7.965 ;    ;    ; 8.285 ;
; SW[14]     ; LEDR[14]    ; 7.961 ;    ;    ; 8.282 ;
; SW[15]     ; LEDR[15]    ; 9.414 ;    ;    ; 9.755 ;
; SW[16]     ; LEDR[16]    ; 7.979 ;    ;    ; 8.303 ;
; SW[17]     ; LEDR[17]    ; 7.951 ;    ;    ; 8.263 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; KEY[0]     ; LEDG[0]     ; 6.485 ;    ;    ; 6.693 ;
; KEY[1]     ; LEDG[1]     ; 6.188 ;    ;    ; 6.391 ;
; KEY[2]     ; LEDG[2]     ; 6.634 ;    ;    ; 6.888 ;
; KEY[3]     ; LEDG[3]     ; 6.915 ;    ;    ; 7.148 ;
; SW[0]      ; LEDR[0]     ; 7.488 ;    ;    ; 7.776 ;
; SW[1]      ; LEDR[1]     ; 7.312 ;    ;    ; 7.589 ;
; SW[2]      ; LEDR[2]     ; 7.409 ;    ;    ; 7.615 ;
; SW[3]      ; LEDR[3]     ; 7.341 ;    ;    ; 7.519 ;
; SW[4]      ; LEDR[4]     ; 7.261 ;    ;    ; 7.516 ;
; SW[5]      ; LEDR[5]     ; 7.391 ;    ;    ; 7.697 ;
; SW[6]      ; LEDR[6]     ; 7.737 ;    ;    ; 8.025 ;
; SW[7]      ; LEDR[7]     ; 7.447 ;    ;    ; 7.747 ;
; SW[8]      ; LEDR[8]     ; 7.664 ;    ;    ; 7.952 ;
; SW[9]      ; LEDR[9]     ; 8.491 ;    ;    ; 8.822 ;
; SW[10]     ; LEDR[10]    ; 8.020 ;    ;    ; 8.323 ;
; SW[11]     ; LEDR[11]    ; 7.980 ;    ;    ; 8.268 ;
; SW[12]     ; LEDR[12]    ; 7.918 ;    ;    ; 8.170 ;
; SW[13]     ; LEDR[13]    ; 7.674 ;    ;    ; 7.979 ;
; SW[14]     ; LEDR[14]    ; 7.670 ;    ;    ; 7.976 ;
; SW[15]     ; LEDR[15]    ; 9.112 ;    ;    ; 9.439 ;
; SW[16]     ; LEDR[16]    ; 7.687 ;    ;    ; 7.996 ;
; SW[17]     ; LEDR[17]    ; 7.660 ;    ;    ; 7.957 ;
+------------+-------------+-------+----+----+-------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                         ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; clk_gen:clk_gen_mod|sys_clk       ; -4.233 ; -266.956      ;
; clock_50                          ; 0.121  ; 0.000         ;
; clk_gen:clk_gen_mod|down_count[1] ; 0.309  ; 0.000         ;
+-----------------------------------+--------+---------------+


+------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                          ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; clock_50                          ; -0.466 ; -1.883        ;
; clk_gen:clk_gen_mod|sys_clk       ; -0.437 ; -84.932       ;
; clk_gen:clk_gen_mod|down_count[1] ; -0.235 ; -3.103        ;
+-----------------------------------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary           ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; clock_50                          ; -3.000 ; -9.190        ;
; clk_gen:clk_gen_mod|sys_clk       ; -1.000 ; -299.000      ;
; clk_gen:clk_gen_mod|down_count[1] ; -1.000 ; -36.000       ;
+-----------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_gen:clk_gen_mod|sys_clk'                                                                                                                          ;
+--------+-------------------------------------+--------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                        ; Launch Clock                ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+--------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; -4.233 ; MER_device:bbx_mer15|q_1[0]         ; MER_device:bbx_mer15|sum_I[34] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; -0.043     ; 5.177      ;
; -4.218 ; MER_device:bbx_mer15|q_1[0]         ; MER_device:bbx_mer15|sum_I[33] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; -0.043     ; 5.162      ;
; -4.165 ; MER_device:bbx_mer15|q_1[0]         ; MER_device:bbx_mer15|sum_I[32] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; -0.043     ; 5.109      ;
; -4.151 ; MER_device:bbx_mer15|q_2[0]         ; MER_device:bbx_mer15|sum_I[34] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; -0.043     ; 5.095      ;
; -4.150 ; MER_device:bbx_mer15|q_1[0]         ; MER_device:bbx_mer15|sum_I[31] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; -0.043     ; 5.094      ;
; -4.136 ; MER_device:bbx_mer15|q_2[0]         ; MER_device:bbx_mer15|sum_I[33] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; -0.043     ; 5.080      ;
; -4.097 ; MER_device:bbx_mer15|q_1[0]         ; MER_device:bbx_mer15|sum_I[30] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; -0.043     ; 5.041      ;
; -4.083 ; MER_device:bbx_mer15|q_2[0]         ; MER_device:bbx_mer15|sum_I[32] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; -0.043     ; 5.027      ;
; -4.082 ; MER_device:bbx_mer15|q_1[0]         ; MER_device:bbx_mer15|sum_I[29] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; -0.043     ; 5.026      ;
; -4.068 ; MER_device:bbx_mer15|q_2[0]         ; MER_device:bbx_mer15|sum_I[31] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; -0.043     ; 5.012      ;
; -4.029 ; MER_device:bbx_mer15|q_1[0]         ; MER_device:bbx_mer15|sum_I[28] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; -0.043     ; 4.973      ;
; -4.015 ; MER_device:bbx_mer15|q_2[0]         ; MER_device:bbx_mer15|sum_I[30] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; -0.043     ; 4.959      ;
; -4.014 ; MER_device:bbx_mer15|q_1[0]         ; MER_device:bbx_mer15|sum_I[27] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; -0.043     ; 4.958      ;
; -4.000 ; MER_device:bbx_mer15|q_2[0]         ; MER_device:bbx_mer15|sum_I[29] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; -0.043     ; 4.944      ;
; -3.961 ; MER_device:bbx_mer15|q_1[0]         ; MER_device:bbx_mer15|sum_I[26] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; -0.043     ; 4.905      ;
; -3.947 ; MER_device:bbx_mer15|q_2[0]         ; MER_device:bbx_mer15|sum_I[28] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; -0.043     ; 4.891      ;
; -3.946 ; MER_device:bbx_mer15|q_1[0]         ; MER_device:bbx_mer15|sum_I[25] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; -0.043     ; 4.890      ;
; -3.932 ; MER_device:bbx_mer15|q_2[0]         ; MER_device:bbx_mer15|sum_I[27] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; -0.043     ; 4.876      ;
; -3.896 ; MER_device:bbx_mer15|q_1[0]         ; MER_device:bbx_mer15|sum_I[24] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; -0.046     ; 4.837      ;
; -3.881 ; MER_device:bbx_mer15|q_1[0]         ; MER_device:bbx_mer15|sum_I[23] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; -0.046     ; 4.822      ;
; -3.879 ; MER_device:bbx_mer15|q_2[0]         ; MER_device:bbx_mer15|sum_I[26] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; -0.043     ; 4.823      ;
; -3.864 ; MER_device:bbx_mer15|q_2[0]         ; MER_device:bbx_mer15|sum_I[25] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; -0.043     ; 4.808      ;
; -3.828 ; MER_device:bbx_mer15|q_1[0]         ; MER_device:bbx_mer15|sum_I[22] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; -0.046     ; 4.769      ;
; -3.814 ; MER_device:bbx_mer15|q_2[0]         ; MER_device:bbx_mer15|sum_I[24] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; -0.046     ; 4.755      ;
; -3.813 ; MER_device:bbx_mer15|q_1[0]         ; MER_device:bbx_mer15|sum_I[21] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; -0.046     ; 4.754      ;
; -3.799 ; MER_device:bbx_mer15|q_2[0]         ; MER_device:bbx_mer15|sum_I[23] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; -0.046     ; 4.740      ;
; -3.760 ; MER_device:bbx_mer15|q_1[0]         ; MER_device:bbx_mer15|sum_I[20] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; -0.046     ; 4.701      ;
; -3.757 ; MER_device:bbx_mer15|delay_I[0][1]  ; MER_device:bbx_mer15|sum_I[34] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.002      ; 4.746      ;
; -3.757 ; MER_device:bbx_mer15|delay_I[0][2]  ; MER_device:bbx_mer15|sum_I[34] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.002      ; 4.746      ;
; -3.757 ; MER_device:bbx_mer15|delay_I[0][3]  ; MER_device:bbx_mer15|sum_I[34] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.002      ; 4.746      ;
; -3.757 ; MER_device:bbx_mer15|delay_I[0][4]  ; MER_device:bbx_mer15|sum_I[34] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.002      ; 4.746      ;
; -3.757 ; MER_device:bbx_mer15|delay_I[0][5]  ; MER_device:bbx_mer15|sum_I[34] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.002      ; 4.746      ;
; -3.757 ; MER_device:bbx_mer15|delay_I[0][6]  ; MER_device:bbx_mer15|sum_I[34] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.002      ; 4.746      ;
; -3.757 ; MER_device:bbx_mer15|delay_I[0][7]  ; MER_device:bbx_mer15|sum_I[34] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.002      ; 4.746      ;
; -3.757 ; MER_device:bbx_mer15|delay_I[0][8]  ; MER_device:bbx_mer15|sum_I[34] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.002      ; 4.746      ;
; -3.757 ; MER_device:bbx_mer15|delay_I[0][9]  ; MER_device:bbx_mer15|sum_I[34] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.002      ; 4.746      ;
; -3.757 ; MER_device:bbx_mer15|delay_I[0][10] ; MER_device:bbx_mer15|sum_I[34] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.002      ; 4.746      ;
; -3.757 ; MER_device:bbx_mer15|delay_I[0][11] ; MER_device:bbx_mer15|sum_I[34] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.002      ; 4.746      ;
; -3.757 ; MER_device:bbx_mer15|delay_I[0][12] ; MER_device:bbx_mer15|sum_I[34] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.002      ; 4.746      ;
; -3.757 ; MER_device:bbx_mer15|delay_I[0][13] ; MER_device:bbx_mer15|sum_I[34] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.002      ; 4.746      ;
; -3.757 ; MER_device:bbx_mer15|delay_I[0][14] ; MER_device:bbx_mer15|sum_I[34] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.002      ; 4.746      ;
; -3.757 ; MER_device:bbx_mer15|delay_I[0][15] ; MER_device:bbx_mer15|sum_I[34] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.002      ; 4.746      ;
; -3.757 ; MER_device:bbx_mer15|delay_I[0][16] ; MER_device:bbx_mer15|sum_I[34] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.002      ; 4.746      ;
; -3.757 ; MER_device:bbx_mer15|delay_I[0][17] ; MER_device:bbx_mer15|sum_I[34] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.002      ; 4.746      ;
; -3.757 ; MER_device:bbx_mer15|delay_I[0][0]  ; MER_device:bbx_mer15|sum_I[34] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.002      ; 4.746      ;
; -3.746 ; MER_device:bbx_mer15|q_2[0]         ; MER_device:bbx_mer15|sum_I[22] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; -0.046     ; 4.687      ;
; -3.745 ; MER_device:bbx_mer15|q_1[0]         ; MER_device:bbx_mer15|sum_I[19] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; -0.046     ; 4.686      ;
; -3.742 ; MER_device:bbx_mer15|delay_I[0][1]  ; MER_device:bbx_mer15|sum_I[33] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.002      ; 4.731      ;
; -3.742 ; MER_device:bbx_mer15|delay_I[0][2]  ; MER_device:bbx_mer15|sum_I[33] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.002      ; 4.731      ;
; -3.742 ; MER_device:bbx_mer15|delay_I[0][3]  ; MER_device:bbx_mer15|sum_I[33] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.002      ; 4.731      ;
; -3.742 ; MER_device:bbx_mer15|delay_I[0][4]  ; MER_device:bbx_mer15|sum_I[33] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.002      ; 4.731      ;
; -3.742 ; MER_device:bbx_mer15|delay_I[0][5]  ; MER_device:bbx_mer15|sum_I[33] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.002      ; 4.731      ;
; -3.742 ; MER_device:bbx_mer15|delay_I[0][6]  ; MER_device:bbx_mer15|sum_I[33] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.002      ; 4.731      ;
; -3.742 ; MER_device:bbx_mer15|delay_I[0][7]  ; MER_device:bbx_mer15|sum_I[33] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.002      ; 4.731      ;
; -3.742 ; MER_device:bbx_mer15|delay_I[0][8]  ; MER_device:bbx_mer15|sum_I[33] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.002      ; 4.731      ;
; -3.742 ; MER_device:bbx_mer15|delay_I[0][9]  ; MER_device:bbx_mer15|sum_I[33] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.002      ; 4.731      ;
; -3.742 ; MER_device:bbx_mer15|delay_I[0][10] ; MER_device:bbx_mer15|sum_I[33] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.002      ; 4.731      ;
; -3.742 ; MER_device:bbx_mer15|delay_I[0][11] ; MER_device:bbx_mer15|sum_I[33] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.002      ; 4.731      ;
; -3.742 ; MER_device:bbx_mer15|delay_I[0][12] ; MER_device:bbx_mer15|sum_I[33] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.002      ; 4.731      ;
; -3.742 ; MER_device:bbx_mer15|delay_I[0][13] ; MER_device:bbx_mer15|sum_I[33] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.002      ; 4.731      ;
; -3.742 ; MER_device:bbx_mer15|delay_I[0][14] ; MER_device:bbx_mer15|sum_I[33] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.002      ; 4.731      ;
; -3.742 ; MER_device:bbx_mer15|delay_I[0][15] ; MER_device:bbx_mer15|sum_I[33] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.002      ; 4.731      ;
; -3.742 ; MER_device:bbx_mer15|delay_I[0][16] ; MER_device:bbx_mer15|sum_I[33] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.002      ; 4.731      ;
; -3.742 ; MER_device:bbx_mer15|delay_I[0][17] ; MER_device:bbx_mer15|sum_I[33] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.002      ; 4.731      ;
; -3.742 ; MER_device:bbx_mer15|delay_I[0][0]  ; MER_device:bbx_mer15|sum_I[33] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.002      ; 4.731      ;
; -3.731 ; MER_device:bbx_mer15|q_2[0]         ; MER_device:bbx_mer15|sum_I[21] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; -0.046     ; 4.672      ;
; -3.692 ; MER_device:bbx_mer15|q_1[0]         ; MER_device:bbx_mer15|sum_I[18] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; -0.046     ; 4.633      ;
; -3.689 ; MER_device:bbx_mer15|delay_I[0][1]  ; MER_device:bbx_mer15|sum_I[32] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.002      ; 4.678      ;
; -3.689 ; MER_device:bbx_mer15|delay_I[0][2]  ; MER_device:bbx_mer15|sum_I[32] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.002      ; 4.678      ;
; -3.689 ; MER_device:bbx_mer15|delay_I[0][3]  ; MER_device:bbx_mer15|sum_I[32] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.002      ; 4.678      ;
; -3.689 ; MER_device:bbx_mer15|delay_I[0][4]  ; MER_device:bbx_mer15|sum_I[32] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.002      ; 4.678      ;
; -3.689 ; MER_device:bbx_mer15|delay_I[0][5]  ; MER_device:bbx_mer15|sum_I[32] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.002      ; 4.678      ;
; -3.689 ; MER_device:bbx_mer15|delay_I[0][6]  ; MER_device:bbx_mer15|sum_I[32] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.002      ; 4.678      ;
; -3.689 ; MER_device:bbx_mer15|delay_I[0][7]  ; MER_device:bbx_mer15|sum_I[32] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.002      ; 4.678      ;
; -3.689 ; MER_device:bbx_mer15|delay_I[0][8]  ; MER_device:bbx_mer15|sum_I[32] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.002      ; 4.678      ;
; -3.689 ; MER_device:bbx_mer15|delay_I[0][9]  ; MER_device:bbx_mer15|sum_I[32] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.002      ; 4.678      ;
; -3.689 ; MER_device:bbx_mer15|delay_I[0][10] ; MER_device:bbx_mer15|sum_I[32] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.002      ; 4.678      ;
; -3.689 ; MER_device:bbx_mer15|delay_I[0][11] ; MER_device:bbx_mer15|sum_I[32] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.002      ; 4.678      ;
; -3.689 ; MER_device:bbx_mer15|delay_I[0][12] ; MER_device:bbx_mer15|sum_I[32] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.002      ; 4.678      ;
; -3.689 ; MER_device:bbx_mer15|delay_I[0][13] ; MER_device:bbx_mer15|sum_I[32] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.002      ; 4.678      ;
; -3.689 ; MER_device:bbx_mer15|delay_I[0][14] ; MER_device:bbx_mer15|sum_I[32] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.002      ; 4.678      ;
; -3.689 ; MER_device:bbx_mer15|delay_I[0][15] ; MER_device:bbx_mer15|sum_I[32] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.002      ; 4.678      ;
; -3.689 ; MER_device:bbx_mer15|delay_I[0][16] ; MER_device:bbx_mer15|sum_I[32] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.002      ; 4.678      ;
; -3.689 ; MER_device:bbx_mer15|delay_I[0][17] ; MER_device:bbx_mer15|sum_I[32] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.002      ; 4.678      ;
; -3.689 ; MER_device:bbx_mer15|delay_I[0][0]  ; MER_device:bbx_mer15|sum_I[32] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.002      ; 4.678      ;
; -3.678 ; MER_device:bbx_mer15|q_2[0]         ; MER_device:bbx_mer15|sum_I[20] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; -0.046     ; 4.619      ;
; -3.677 ; MER_device:bbx_mer15|q_1[0]         ; MER_device:bbx_mer15|sum_I[17] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; -0.046     ; 4.618      ;
; -3.674 ; MER_device:bbx_mer15|delay_I[0][1]  ; MER_device:bbx_mer15|sum_I[31] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.002      ; 4.663      ;
; -3.674 ; MER_device:bbx_mer15|delay_I[0][2]  ; MER_device:bbx_mer15|sum_I[31] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.002      ; 4.663      ;
; -3.674 ; MER_device:bbx_mer15|delay_I[0][3]  ; MER_device:bbx_mer15|sum_I[31] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.002      ; 4.663      ;
; -3.674 ; MER_device:bbx_mer15|delay_I[0][4]  ; MER_device:bbx_mer15|sum_I[31] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.002      ; 4.663      ;
; -3.674 ; MER_device:bbx_mer15|delay_I[0][5]  ; MER_device:bbx_mer15|sum_I[31] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.002      ; 4.663      ;
; -3.674 ; MER_device:bbx_mer15|delay_I[0][6]  ; MER_device:bbx_mer15|sum_I[31] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.002      ; 4.663      ;
; -3.674 ; MER_device:bbx_mer15|delay_I[0][7]  ; MER_device:bbx_mer15|sum_I[31] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.002      ; 4.663      ;
; -3.674 ; MER_device:bbx_mer15|delay_I[0][8]  ; MER_device:bbx_mer15|sum_I[31] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.002      ; 4.663      ;
; -3.674 ; MER_device:bbx_mer15|delay_I[0][9]  ; MER_device:bbx_mer15|sum_I[31] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.002      ; 4.663      ;
; -3.674 ; MER_device:bbx_mer15|delay_I[0][10] ; MER_device:bbx_mer15|sum_I[31] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.002      ; 4.663      ;
; -3.674 ; MER_device:bbx_mer15|delay_I[0][11] ; MER_device:bbx_mer15|sum_I[31] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.002      ; 4.663      ;
; -3.674 ; MER_device:bbx_mer15|delay_I[0][12] ; MER_device:bbx_mer15|sum_I[31] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.002      ; 4.663      ;
; -3.674 ; MER_device:bbx_mer15|delay_I[0][13] ; MER_device:bbx_mer15|sum_I[31] ; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|sys_clk ; 1.000        ; 0.002      ; 4.663      ;
+--------+-------------------------------------+--------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clock_50'                                                                                                                                   ;
+-------+-----------------------------------+-----------------------------------+-----------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock                      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+-----------------------------------+-------------+--------------+------------+------------+
; 0.121 ; clk_gen:clk_gen_mod|down_count[0] ; clk_gen:clk_gen_mod|down_count[1] ; clock_50                          ; clock_50    ; 1.000        ; -0.041     ; 0.825      ;
; 0.122 ; clk_gen:clk_gen_mod|down_count[0] ; clk_gen:clk_gen_mod|down_count[4] ; clock_50                          ; clock_50    ; 1.000        ; 0.032      ; 0.897      ;
; 0.126 ; clk_gen:clk_gen_mod|down_count[2] ; clk_gen:clk_gen_mod|down_count[4] ; clock_50                          ; clock_50    ; 1.000        ; -0.026     ; 0.835      ;
; 0.126 ; clk_gen:clk_gen_mod|down_count[0] ; clk_gen:clk_gen_mod|down_count[3] ; clock_50                          ; clock_50    ; 1.000        ; 0.032      ; 0.893      ;
; 0.130 ; clk_gen:clk_gen_mod|down_count[2] ; clk_gen:clk_gen_mod|down_count[3] ; clock_50                          ; clock_50    ; 1.000        ; -0.026     ; 0.831      ;
; 0.190 ; clk_gen:clk_gen_mod|down_count[0] ; clk_gen:clk_gen_mod|down_count[2] ; clock_50                          ; clock_50    ; 1.000        ; 0.032      ; 0.829      ;
; 0.210 ; clk_gen:clk_gen_mod|down_count[3] ; clk_gen:clk_gen_mod|down_count[4] ; clock_50                          ; clock_50    ; 1.000        ; -0.026     ; 0.751      ;
; 0.331 ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|down_count[4] ; clk_gen:clk_gen_mod|down_count[1] ; clock_50    ; 0.500        ; 1.666      ; 1.917      ;
; 0.335 ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|down_count[3] ; clk_gen:clk_gen_mod|down_count[1] ; clock_50    ; 0.500        ; 1.666      ; 1.913      ;
; 0.399 ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|down_count[2] ; clk_gen:clk_gen_mod|down_count[1] ; clock_50    ; 0.500        ; 1.666      ; 1.849      ;
; 0.418 ; clk_gen:clk_gen_mod|down_count[3] ; clk_gen:clk_gen_mod|down_count[3] ; clock_50                          ; clock_50    ; 1.000        ; -0.022     ; 0.547      ;
; 0.419 ; clk_gen:clk_gen_mod|down_count[4] ; clk_gen:clk_gen_mod|down_count[4] ; clock_50                          ; clock_50    ; 1.000        ; -0.022     ; 0.546      ;
; 0.427 ; clk_gen:clk_gen_mod|down_count[2] ; clk_gen:clk_gen_mod|down_count[2] ; clock_50                          ; clock_50    ; 1.000        ; -0.022     ; 0.538      ;
; 0.478 ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|down_count[1] ; clock_50    ; 0.500        ; 1.573      ; 1.677      ;
; 0.491 ; clk_gen:clk_gen_mod|sys_clk       ; clk_gen:clk_gen_mod|sys_clk       ; clk_gen:clk_gen_mod|sys_clk       ; clock_50    ; 0.500        ; 1.585      ; 1.676      ;
; 0.587 ; clk_gen:clk_gen_mod|down_count[0] ; clk_gen:clk_gen_mod|down_count[0] ; clock_50                          ; clock_50    ; 1.000        ; -0.041     ; 0.359      ;
; 0.923 ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|down_count[4] ; clk_gen:clk_gen_mod|down_count[1] ; clock_50    ; 1.000        ; 1.666      ; 1.825      ;
; 0.987 ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|down_count[3] ; clk_gen:clk_gen_mod|down_count[1] ; clock_50    ; 1.000        ; 1.666      ; 1.761      ;
; 0.991 ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|down_count[2] ; clk_gen:clk_gen_mod|down_count[1] ; clock_50    ; 1.000        ; 1.666      ; 1.757      ;
; 0.997 ; clk_gen:clk_gen_mod|sys_clk       ; clk_gen:clk_gen_mod|sys_clk       ; clk_gen:clk_gen_mod|sys_clk       ; clock_50    ; 1.000        ; 1.585      ; 1.670      ;
; 1.176 ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|down_count[1] ; clock_50    ; 1.000        ; 1.573      ; 1.479      ;
+-------+-----------------------------------+-----------------------------------+-----------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_gen:clk_gen_mod|down_count[1]'                                                                                                                                                          ;
+-------+------------------------------------------------+------------------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack ; From Node                                      ; To Node                                        ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------+------------------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; 0.309 ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][8]  ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][8]  ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|down_count[1] ; 1.000        ; -0.041     ; 0.637      ;
; 0.321 ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][10] ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][10] ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|down_count[1] ; 1.000        ; -0.042     ; 0.624      ;
; 0.409 ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][5]  ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][5]  ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|down_count[1] ; 1.000        ; -0.042     ; 0.536      ;
; 0.425 ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][7]  ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][7]  ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|down_count[1] ; 1.000        ; -0.042     ; 0.520      ;
; 0.427 ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][1]  ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][1]  ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|down_count[1] ; 1.000        ; -0.042     ; 0.518      ;
; 0.427 ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][4]  ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][4]  ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|down_count[1] ; 1.000        ; -0.042     ; 0.518      ;
; 0.429 ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][3]  ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][3]  ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|down_count[1] ; 1.000        ; -0.042     ; 0.516      ;
; 0.430 ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][17] ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][17] ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|down_count[1] ; 1.000        ; -0.042     ; 0.515      ;
; 0.431 ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][0]  ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][0]  ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|down_count[1] ; 1.000        ; -0.041     ; 0.515      ;
; 0.504 ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][11] ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][11] ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|down_count[1] ; 1.000        ; -0.042     ; 0.441      ;
; 0.504 ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][12] ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][12] ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|down_count[1] ; 1.000        ; -0.042     ; 0.441      ;
; 0.505 ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][2]  ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][2]  ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|down_count[1] ; 1.000        ; -0.042     ; 0.440      ;
; 0.505 ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][6]  ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][6]  ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|down_count[1] ; 1.000        ; -0.042     ; 0.440      ;
; 0.505 ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][16] ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][16] ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|down_count[1] ; 1.000        ; -0.042     ; 0.440      ;
; 0.506 ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][15] ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][15] ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|down_count[1] ; 1.000        ; -0.042     ; 0.439      ;
; 0.508 ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][14] ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][14] ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|down_count[1] ; 1.000        ; -0.042     ; 0.437      ;
; 0.569 ; MER_device:bbx_mer15|sum_I[23]                 ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][6]  ; clk_gen:clk_gen_mod|sys_clk       ; clk_gen:clk_gen_mod|down_count[1] ; 1.000        ; 1.024      ; 1.442      ;
; 0.571 ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][13] ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][13] ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|down_count[1] ; 1.000        ; -0.043     ; 0.373      ;
; 0.573 ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][9]  ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][9]  ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|down_count[1] ; 1.000        ; -0.042     ; 0.372      ;
; 0.576 ; MER_device:bbx_mer15|sum_I[18]                 ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][1]  ; clk_gen:clk_gen_mod|sys_clk       ; clk_gen:clk_gen_mod|down_count[1] ; 1.000        ; 1.024      ; 1.435      ;
; 0.590 ; MER_device:bbx_mer15|sum_I[22]                 ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][5]  ; clk_gen:clk_gen_mod|sys_clk       ; clk_gen:clk_gen_mod|down_count[1] ; 1.000        ; 1.024      ; 1.421      ;
; 0.598 ; MER_device:bbx_mer15|sum_I[19]                 ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][2]  ; clk_gen:clk_gen_mod|sys_clk       ; clk_gen:clk_gen_mod|down_count[1] ; 1.000        ; 1.024      ; 1.413      ;
; 0.606 ; MER_device:bbx_mer15|sum_I[24]                 ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][7]  ; clk_gen:clk_gen_mod|sys_clk       ; clk_gen:clk_gen_mod|down_count[1] ; 1.000        ; 1.024      ; 1.405      ;
; 0.618 ; MER_device:bbx_mer15|sum_I[21]                 ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][4]  ; clk_gen:clk_gen_mod|sys_clk       ; clk_gen:clk_gen_mod|down_count[1] ; 1.000        ; 1.024      ; 1.393      ;
; 0.619 ; MER_device:bbx_mer15|sum_I[17]                 ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][0]  ; clk_gen:clk_gen_mod|sys_clk       ; clk_gen:clk_gen_mod|down_count[1] ; 1.000        ; 1.022      ; 1.390      ;
; 0.620 ; MER_device:bbx_mer15|sum_I[25]                 ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][8]  ; clk_gen:clk_gen_mod|sys_clk       ; clk_gen:clk_gen_mod|down_count[1] ; 1.000        ; 1.020      ; 1.387      ;
; 0.625 ; MER_device:bbx_mer15|sum_I[30]                 ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][13] ; clk_gen:clk_gen_mod|sys_clk       ; clk_gen:clk_gen_mod|down_count[1] ; 1.000        ; 1.020      ; 1.382      ;
; 0.625 ; MER_device:bbx_mer15|sum_I[32]                 ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][15] ; clk_gen:clk_gen_mod|sys_clk       ; clk_gen:clk_gen_mod|down_count[1] ; 1.000        ; 1.023      ; 1.385      ;
; 0.627 ; MER_device:bbx_mer15|sum_I[20]                 ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][3]  ; clk_gen:clk_gen_mod|sys_clk       ; clk_gen:clk_gen_mod|down_count[1] ; 1.000        ; 1.024      ; 1.384      ;
; 0.639 ; MER_device:bbx_mer15|sum_I[34]                 ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][17] ; clk_gen:clk_gen_mod|sys_clk       ; clk_gen:clk_gen_mod|down_count[1] ; 1.000        ; 1.023      ; 1.371      ;
; 0.660 ; MER_device:bbx_mer15|sum_I[31]                 ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][14] ; clk_gen:clk_gen_mod|sys_clk       ; clk_gen:clk_gen_mod|down_count[1] ; 1.000        ; 1.022      ; 1.349      ;
; 0.673 ; MER_device:bbx_mer15|sum_I[29]                 ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][12] ; clk_gen:clk_gen_mod|sys_clk       ; clk_gen:clk_gen_mod|down_count[1] ; 1.000        ; 1.023      ; 1.337      ;
; 0.685 ; MER_device:bbx_mer15|sum_I[28]                 ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][11] ; clk_gen:clk_gen_mod|sys_clk       ; clk_gen:clk_gen_mod|down_count[1] ; 1.000        ; 1.023      ; 1.325      ;
; 0.693 ; MER_device:bbx_mer15|sum_I[27]                 ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][10] ; clk_gen:clk_gen_mod|sys_clk       ; clk_gen:clk_gen_mod|down_count[1] ; 1.000        ; 1.022      ; 1.316      ;
; 0.697 ; MER_device:bbx_mer15|sum_I[26]                 ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][9]  ; clk_gen:clk_gen_mod|sys_clk       ; clk_gen:clk_gen_mod|down_count[1] ; 1.000        ; 1.023      ; 1.313      ;
; 0.699 ; MER_device:bbx_mer15|sum_I[33]                 ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][16] ; clk_gen:clk_gen_mod|sys_clk       ; clk_gen:clk_gen_mod|down_count[1] ; 1.000        ; 1.022      ; 1.310      ;
+-------+------------------------------------------------+------------------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clock_50'                                                                                                                                     ;
+--------+-----------------------------------+-----------------------------------+-----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock                      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+-----------------------------------+-------------+--------------+------------+------------+
; -0.466 ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|down_count[1] ; clock_50    ; 0.000        ; 1.634      ; 1.387      ;
; -0.405 ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|down_count[2] ; clk_gen:clk_gen_mod|down_count[1] ; clock_50    ; 0.000        ; 1.731      ; 1.545      ;
; -0.402 ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|down_count[3] ; clk_gen:clk_gen_mod|down_count[1] ; clock_50    ; 0.000        ; 1.731      ; 1.548      ;
; -0.339 ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|down_count[4] ; clk_gen:clk_gen_mod|down_count[1] ; clock_50    ; 0.000        ; 1.731      ; 1.611      ;
; -0.271 ; clk_gen:clk_gen_mod|sys_clk       ; clk_gen:clk_gen_mod|sys_clk       ; clk_gen:clk_gen_mod|sys_clk       ; clock_50    ; 0.000        ; 1.646      ; 1.594      ;
; 0.189  ; clk_gen:clk_gen_mod|down_count[0] ; clk_gen:clk_gen_mod|down_count[0] ; clock_50                          ; clock_50    ; 0.000        ; 0.041      ; 0.314      ;
; 0.200  ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|down_count[1] ; clock_50    ; -0.500       ; 1.634      ; 1.553      ;
; 0.242  ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|down_count[2] ; clk_gen:clk_gen_mod|down_count[1] ; clock_50    ; -0.500       ; 1.731      ; 1.692      ;
; 0.243  ; clk_gen:clk_gen_mod|sys_clk       ; clk_gen:clk_gen_mod|sys_clk       ; clk_gen:clk_gen_mod|sys_clk       ; clock_50    ; -0.500       ; 1.646      ; 1.608      ;
; 0.305  ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|down_count[3] ; clk_gen:clk_gen_mod|down_count[1] ; clock_50    ; -0.500       ; 1.731      ; 1.755      ;
; 0.308  ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|down_count[4] ; clk_gen:clk_gen_mod|down_count[1] ; clock_50    ; -0.500       ; 1.731      ; 1.758      ;
; 0.313  ; clk_gen:clk_gen_mod|down_count[2] ; clk_gen:clk_gen_mod|down_count[2] ; clock_50                          ; clock_50    ; 0.000        ; 0.022      ; 0.419      ;
; 0.313  ; clk_gen:clk_gen_mod|down_count[4] ; clk_gen:clk_gen_mod|down_count[4] ; clock_50                          ; clock_50    ; 0.000        ; 0.022      ; 0.419      ;
; 0.314  ; clk_gen:clk_gen_mod|down_count[3] ; clk_gen:clk_gen_mod|down_count[3] ; clock_50                          ; clock_50    ; 0.000        ; 0.022      ; 0.420      ;
; 0.386  ; clk_gen:clk_gen_mod|down_count[0] ; clk_gen:clk_gen_mod|down_count[2] ; clock_50                          ; clock_50    ; 0.000        ; 0.158      ; 0.628      ;
; 0.389  ; clk_gen:clk_gen_mod|down_count[0] ; clk_gen:clk_gen_mod|down_count[3] ; clock_50                          ; clock_50    ; 0.000        ; 0.158      ; 0.631      ;
; 0.440  ; clk_gen:clk_gen_mod|down_count[0] ; clk_gen:clk_gen_mod|down_count[1] ; clock_50                          ; clock_50    ; 0.000        ; 0.041      ; 0.565      ;
; 0.452  ; clk_gen:clk_gen_mod|down_count[0] ; clk_gen:clk_gen_mod|down_count[4] ; clock_50                          ; clock_50    ; 0.000        ; 0.158      ; 0.694      ;
; 0.458  ; clk_gen:clk_gen_mod|down_count[2] ; clk_gen:clk_gen_mod|down_count[3] ; clock_50                          ; clock_50    ; 0.000        ; 0.026      ; 0.568      ;
; 0.468  ; clk_gen:clk_gen_mod|down_count[3] ; clk_gen:clk_gen_mod|down_count[4] ; clock_50                          ; clock_50    ; 0.000        ; 0.026      ; 0.578      ;
; 0.521  ; clk_gen:clk_gen_mod|down_count[2] ; clk_gen:clk_gen_mod|down_count[4] ; clock_50                          ; clock_50    ; 0.000        ; 0.026      ; 0.631      ;
+--------+-----------------------------------+-----------------------------------+-----------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_gen:clk_gen_mod|sys_clk'                                                                                                                                               ;
+--------+-----------------------------------+------------------------------------------------+-----------------------------------+-----------------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                                        ; Launch Clock                      ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+------------------------------------------------+-----------------------------------+-----------------------------+--------------+------------+------------+
; -0.437 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|delay_I[2][4]             ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 1.467      ; 1.032      ;
; -0.437 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|delay_I[2][5]             ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 1.467      ; 1.032      ;
; -0.437 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|delay_I[2][6]             ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 1.467      ; 1.032      ;
; -0.437 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|delay_I[2][7]             ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 1.467      ; 1.032      ;
; -0.437 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|delay_I[2][8]             ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 1.467      ; 1.032      ;
; -0.437 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|delay_I[2][9]             ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 1.467      ; 1.032      ;
; -0.437 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|delay_I[2][10]            ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 1.467      ; 1.032      ;
; -0.437 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|delay_I[2][11]            ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 1.467      ; 1.032      ;
; -0.437 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|delay_I[2][12]            ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 1.467      ; 1.032      ;
; -0.437 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|delay_I[2][13]            ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 1.467      ; 1.032      ;
; -0.437 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|delay_I[2][14]            ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 1.467      ; 1.032      ;
; -0.437 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|delay_I[2][15]            ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 1.467      ; 1.032      ;
; -0.437 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|delay_I[2][16]            ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 1.467      ; 1.032      ;
; -0.437 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|delay_I[2][17]            ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 1.467      ; 1.032      ;
; -0.437 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|delay_I[2][0]             ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 1.467      ; 1.032      ;
; -0.437 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|delay_I[2][1]             ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 1.467      ; 1.032      ;
; -0.437 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|delay_I[2][2]             ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 1.467      ; 1.032      ;
; -0.437 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|delay_I[2][3]             ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 1.467      ; 1.032      ;
; -0.430 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|delay_I[1][3]             ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 1.465      ; 1.037      ;
; -0.430 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|delay_I[1][4]             ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 1.465      ; 1.037      ;
; -0.430 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|delay_I[1][5]             ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 1.465      ; 1.037      ;
; -0.430 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|delay_I[1][6]             ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 1.465      ; 1.037      ;
; -0.430 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|delay_I[1][7]             ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 1.465      ; 1.037      ;
; -0.430 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|delay_I[1][8]             ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 1.465      ; 1.037      ;
; -0.430 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|delay_I[1][9]             ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 1.465      ; 1.037      ;
; -0.430 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|delay_I[1][10]            ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 1.465      ; 1.037      ;
; -0.430 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|delay_I[1][11]            ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 1.465      ; 1.037      ;
; -0.430 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|delay_I[1][12]            ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 1.465      ; 1.037      ;
; -0.430 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|delay_I[1][13]            ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 1.465      ; 1.037      ;
; -0.430 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|delay_I[1][14]            ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 1.465      ; 1.037      ;
; -0.430 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|delay_I[1][15]            ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 1.465      ; 1.037      ;
; -0.430 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|delay_I[1][16]            ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 1.465      ; 1.037      ;
; -0.430 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|delay_I[1][17]            ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 1.465      ; 1.037      ;
; -0.430 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|delay_I[1][0]             ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 1.465      ; 1.037      ;
; -0.430 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|delay_I[1][1]             ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 1.465      ; 1.037      ;
; -0.430 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|delay_I[1][2]             ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 1.465      ; 1.037      ;
; -0.409 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|delay_I[0][1]             ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 1.461      ; 1.054      ;
; -0.409 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|delay_I[0][2]             ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 1.461      ; 1.054      ;
; -0.409 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|delay_I[0][3]             ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 1.461      ; 1.054      ;
; -0.409 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|delay_I[0][4]             ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 1.461      ; 1.054      ;
; -0.409 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|delay_I[0][5]             ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 1.461      ; 1.054      ;
; -0.409 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|delay_I[0][6]             ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 1.461      ; 1.054      ;
; -0.409 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|delay_I[0][7]             ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 1.461      ; 1.054      ;
; -0.409 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|delay_I[0][8]             ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 1.461      ; 1.054      ;
; -0.409 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|delay_I[0][9]             ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 1.461      ; 1.054      ;
; -0.409 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|delay_I[0][10]            ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 1.461      ; 1.054      ;
; -0.409 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|delay_I[0][11]            ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 1.461      ; 1.054      ;
; -0.409 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|delay_I[0][12]            ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 1.461      ; 1.054      ;
; -0.409 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|delay_I[0][13]            ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 1.461      ; 1.054      ;
; -0.409 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|delay_I[0][14]            ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 1.461      ; 1.054      ;
; -0.409 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|delay_I[0][15]            ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 1.461      ; 1.054      ;
; -0.409 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|delay_I[0][16]            ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 1.461      ; 1.054      ;
; -0.409 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|delay_I[0][17]            ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 1.461      ; 1.054      ;
; -0.409 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|delay_I[0][0]             ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 1.461      ; 1.054      ;
; -0.397 ; clk_gen:clk_gen_mod|down_count[1] ; lfsr_22_max:lfsr_data_mod|fb_reg[14]           ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 1.500      ; 1.312      ;
; -0.397 ; clk_gen:clk_gen_mod|down_count[1] ; lfsr_22_max:lfsr_data_mod|fb_reg[15]           ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 1.500      ; 1.312      ;
; -0.349 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|q_2[4]                    ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 1.515      ; 1.375      ;
; -0.349 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|q_2[5]                    ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 1.515      ; 1.375      ;
; -0.349 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|q_2[6]                    ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 1.515      ; 1.375      ;
; -0.349 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|q_3[2]                    ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 1.515      ; 1.375      ;
; -0.341 ; clk_gen:clk_gen_mod|down_count[1] ; ref_level_gen:ref_level_gen_mod|dec_var_abs[0] ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 1.512      ; 1.380      ;
; -0.341 ; clk_gen:clk_gen_mod|down_count[1] ; ref_level_gen:ref_level_gen_mod|acc_full[0]    ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 1.512      ; 1.380      ;
; -0.341 ; clk_gen:clk_gen_mod|down_count[1] ; ref_level_gen:ref_level_gen_mod|dec_var_abs[1] ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 1.512      ; 1.380      ;
; -0.341 ; clk_gen:clk_gen_mod|down_count[1] ; ref_level_gen:ref_level_gen_mod|acc_full[1]    ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 1.512      ; 1.380      ;
; -0.341 ; clk_gen:clk_gen_mod|down_count[1] ; ref_level_gen:ref_level_gen_mod|dec_var_abs[2] ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 1.512      ; 1.380      ;
; -0.341 ; clk_gen:clk_gen_mod|down_count[1] ; ref_level_gen:ref_level_gen_mod|acc_full[2]    ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 1.512      ; 1.380      ;
; -0.341 ; clk_gen:clk_gen_mod|down_count[1] ; ref_level_gen:ref_level_gen_mod|acc_full[3]    ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 1.512      ; 1.380      ;
; -0.341 ; clk_gen:clk_gen_mod|down_count[1] ; ref_level_gen:ref_level_gen_mod|dec_var_abs[4] ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 1.512      ; 1.380      ;
; -0.341 ; clk_gen:clk_gen_mod|down_count[1] ; ref_level_gen:ref_level_gen_mod|acc_full[4]    ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 1.512      ; 1.380      ;
; -0.341 ; clk_gen:clk_gen_mod|down_count[1] ; ref_level_gen:ref_level_gen_mod|acc_full[5]    ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 1.512      ; 1.380      ;
; -0.341 ; clk_gen:clk_gen_mod|down_count[1] ; ref_level_gen:ref_level_gen_mod|dec_var_abs[6] ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 1.512      ; 1.380      ;
; -0.341 ; clk_gen:clk_gen_mod|down_count[1] ; ref_level_gen:ref_level_gen_mod|acc_full[6]    ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 1.512      ; 1.380      ;
; -0.341 ; clk_gen:clk_gen_mod|down_count[1] ; ref_level_gen:ref_level_gen_mod|dec_var_abs[7] ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 1.512      ; 1.380      ;
; -0.341 ; clk_gen:clk_gen_mod|down_count[1] ; ref_level_gen:ref_level_gen_mod|acc_full[7]    ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 1.512      ; 1.380      ;
; -0.341 ; clk_gen:clk_gen_mod|down_count[1] ; ref_level_gen:ref_level_gen_mod|acc_full[8]    ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 1.512      ; 1.380      ;
; -0.341 ; clk_gen:clk_gen_mod|down_count[1] ; ref_level_gen:ref_level_gen_mod|ref_level[8]   ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 1.512      ; 1.380      ;
; -0.338 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|q_3[3]                    ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 1.516      ; 1.387      ;
; -0.338 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|q_3[4]                    ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 1.516      ; 1.387      ;
; -0.338 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|q_3[5]                    ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 1.516      ; 1.387      ;
; -0.338 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|q_3[6]                    ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 1.516      ; 1.387      ;
; -0.338 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|q_3[7]                    ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 1.516      ; 1.387      ;
; -0.338 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|q_3[8]                    ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 1.516      ; 1.387      ;
; -0.338 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|q_3[9]                    ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 1.516      ; 1.387      ;
; -0.338 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|q_3[10]                   ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 1.516      ; 1.387      ;
; -0.338 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|q_3[11]                   ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 1.516      ; 1.387      ;
; -0.338 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|q_3[12]                   ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 1.516      ; 1.387      ;
; -0.338 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|q_3[13]                   ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 1.516      ; 1.387      ;
; -0.338 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|q_3[14]                   ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 1.516      ; 1.387      ;
; -0.338 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|q_3[15]                   ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 1.516      ; 1.387      ;
; -0.338 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|q_3[16]                   ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 1.516      ; 1.387      ;
; -0.338 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|q_3[17]                   ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 1.516      ; 1.387      ;
; -0.338 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|q_3[18]                   ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 1.516      ; 1.387      ;
; -0.331 ; clk_gen:clk_gen_mod|down_count[1] ; MER_device:bbx_mer15|q_3[19]                   ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 1.507      ; 1.385      ;
; -0.331 ; clk_gen:clk_gen_mod|down_count[1] ; ref_level_gen:ref_level_gen_mod|ref_level[1]   ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 1.507      ; 1.385      ;
; -0.331 ; clk_gen:clk_gen_mod|down_count[1] ; ref_level_gen:ref_level_gen_mod|ref_level[0]   ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 1.507      ; 1.385      ;
; -0.331 ; clk_gen:clk_gen_mod|down_count[1] ; ref_level_gen:ref_level_gen_mod|ref_level[2]   ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 1.507      ; 1.385      ;
; -0.331 ; clk_gen:clk_gen_mod|down_count[1] ; ref_level_gen:ref_level_gen_mod|dec_var_abs[3] ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 1.507      ; 1.385      ;
; -0.331 ; clk_gen:clk_gen_mod|down_count[1] ; ref_level_gen:ref_level_gen_mod|ref_level[3]   ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 1.507      ; 1.385      ;
; -0.331 ; clk_gen:clk_gen_mod|down_count[1] ; ref_level_gen:ref_level_gen_mod|ref_level[4]   ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 1.507      ; 1.385      ;
; -0.331 ; clk_gen:clk_gen_mod|down_count[1] ; ref_level_gen:ref_level_gen_mod|dec_var_abs[5] ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk ; 0.000        ; 1.507      ; 1.385      ;
+--------+-----------------------------------+------------------------------------------------+-----------------------------------+-----------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_gen:clk_gen_mod|down_count[1]'                                                                                                                                                            ;
+--------+------------------------------------------------+------------------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node                                      ; To Node                                        ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------+------------------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; -0.235 ; MER_device:bbx_mer15|sum_I[26]                 ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][9]  ; clk_gen:clk_gen_mod|sys_clk       ; clk_gen:clk_gen_mod|down_count[1] ; 0.000        ; 1.208      ; 1.077      ;
; -0.216 ; MER_device:bbx_mer15|sum_I[28]                 ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][11] ; clk_gen:clk_gen_mod|sys_clk       ; clk_gen:clk_gen_mod|down_count[1] ; 0.000        ; 1.208      ; 1.096      ;
; -0.210 ; MER_device:bbx_mer15|sum_I[29]                 ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][12] ; clk_gen:clk_gen_mod|sys_clk       ; clk_gen:clk_gen_mod|down_count[1] ; 0.000        ; 1.208      ; 1.102      ;
; -0.197 ; MER_device:bbx_mer15|sum_I[31]                 ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][14] ; clk_gen:clk_gen_mod|sys_clk       ; clk_gen:clk_gen_mod|down_count[1] ; 0.000        ; 1.207      ; 1.114      ;
; -0.183 ; MER_device:bbx_mer15|sum_I[33]                 ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][16] ; clk_gen:clk_gen_mod|sys_clk       ; clk_gen:clk_gen_mod|down_count[1] ; 0.000        ; 1.207      ; 1.128      ;
; -0.181 ; MER_device:bbx_mer15|sum_I[30]                 ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][13] ; clk_gen:clk_gen_mod|sys_clk       ; clk_gen:clk_gen_mod|down_count[1] ; 0.000        ; 1.206      ; 1.129      ;
; -0.181 ; MER_device:bbx_mer15|sum_I[34]                 ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][17] ; clk_gen:clk_gen_mod|sys_clk       ; clk_gen:clk_gen_mod|down_count[1] ; 0.000        ; 1.208      ; 1.131      ;
; -0.174 ; MER_device:bbx_mer15|sum_I[17]                 ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][0]  ; clk_gen:clk_gen_mod|sys_clk       ; clk_gen:clk_gen_mod|down_count[1] ; 0.000        ; 1.209      ; 1.139      ;
; -0.174 ; MER_device:bbx_mer15|sum_I[20]                 ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][3]  ; clk_gen:clk_gen_mod|sys_clk       ; clk_gen:clk_gen_mod|down_count[1] ; 0.000        ; 1.210      ; 1.140      ;
; -0.174 ; MER_device:bbx_mer15|sum_I[27]                 ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][10] ; clk_gen:clk_gen_mod|sys_clk       ; clk_gen:clk_gen_mod|down_count[1] ; 0.000        ; 1.207      ; 1.137      ;
; -0.169 ; MER_device:bbx_mer15|sum_I[32]                 ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][15] ; clk_gen:clk_gen_mod|sys_clk       ; clk_gen:clk_gen_mod|down_count[1] ; 0.000        ; 1.208      ; 1.143      ;
; -0.166 ; MER_device:bbx_mer15|sum_I[21]                 ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][4]  ; clk_gen:clk_gen_mod|sys_clk       ; clk_gen:clk_gen_mod|down_count[1] ; 0.000        ; 1.210      ; 1.148      ;
; -0.153 ; MER_device:bbx_mer15|sum_I[24]                 ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][7]  ; clk_gen:clk_gen_mod|sys_clk       ; clk_gen:clk_gen_mod|down_count[1] ; 0.000        ; 1.210      ; 1.161      ;
; -0.147 ; MER_device:bbx_mer15|sum_I[19]                 ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][2]  ; clk_gen:clk_gen_mod|sys_clk       ; clk_gen:clk_gen_mod|down_count[1] ; 0.000        ; 1.210      ; 1.167      ;
; -0.142 ; MER_device:bbx_mer15|sum_I[22]                 ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][5]  ; clk_gen:clk_gen_mod|sys_clk       ; clk_gen:clk_gen_mod|down_count[1] ; 0.000        ; 1.210      ; 1.172      ;
; -0.135 ; MER_device:bbx_mer15|sum_I[18]                 ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][1]  ; clk_gen:clk_gen_mod|sys_clk       ; clk_gen:clk_gen_mod|down_count[1] ; 0.000        ; 1.210      ; 1.179      ;
; -0.135 ; MER_device:bbx_mer15|sum_I[23]                 ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][6]  ; clk_gen:clk_gen_mod|sys_clk       ; clk_gen:clk_gen_mod|down_count[1] ; 0.000        ; 1.210      ; 1.179      ;
; -0.131 ; MER_device:bbx_mer15|sum_I[25]                 ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][8]  ; clk_gen:clk_gen_mod|sys_clk       ; clk_gen:clk_gen_mod|down_count[1] ; 0.000        ; 1.206      ; 1.179      ;
; 0.187  ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][13] ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][13] ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|down_count[1] ; 0.000        ; 0.043      ; 0.314      ;
; 0.188  ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][9]  ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][9]  ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|down_count[1] ; 0.000        ; 0.042      ; 0.314      ;
; 0.261  ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][14] ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][14] ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|down_count[1] ; 0.000        ; 0.042      ; 0.387      ;
; 0.262  ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][2]  ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][2]  ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|down_count[1] ; 0.000        ; 0.042      ; 0.388      ;
; 0.262  ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][15] ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][15] ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|down_count[1] ; 0.000        ; 0.042      ; 0.388      ;
; 0.263  ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][6]  ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][6]  ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|down_count[1] ; 0.000        ; 0.042      ; 0.389      ;
; 0.263  ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][11] ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][11] ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|down_count[1] ; 0.000        ; 0.042      ; 0.389      ;
; 0.263  ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][16] ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][16] ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|down_count[1] ; 0.000        ; 0.042      ; 0.389      ;
; 0.264  ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][12] ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][12] ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|down_count[1] ; 0.000        ; 0.042      ; 0.390      ;
; 0.325  ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][0]  ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][0]  ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|down_count[1] ; 0.000        ; 0.044      ; 0.453      ;
; 0.329  ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][7]  ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][7]  ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|down_count[1] ; 0.000        ; 0.042      ; 0.455      ;
; 0.329  ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][17] ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][17] ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|down_count[1] ; 0.000        ; 0.042      ; 0.455      ;
; 0.330  ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][3]  ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][3]  ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|down_count[1] ; 0.000        ; 0.042      ; 0.456      ;
; 0.332  ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][1]  ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][1]  ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|down_count[1] ; 0.000        ; 0.042      ; 0.458      ;
; 0.332  ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][4]  ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][4]  ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|down_count[1] ; 0.000        ; 0.042      ; 0.458      ;
; 0.343  ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][5]  ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][5]  ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|down_count[1] ; 0.000        ; 0.042      ; 0.469      ;
; 0.427  ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][10] ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][10] ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|down_count[1] ; 0.000        ; 0.042      ; 0.553      ;
; 0.432  ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][8]  ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][8]  ; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|down_count[1] ; 0.000        ; 0.044      ; 0.560      ;
+--------+------------------------------------------------+------------------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clock_50'                                                                  ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clock_50 ; Rise       ; clock_50                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_50 ; Rise       ; clk_gen:clk_gen_mod|down_count[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_50 ; Rise       ; clk_gen:clk_gen_mod|down_count[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_50 ; Rise       ; clk_gen:clk_gen_mod|down_count[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_50 ; Rise       ; clk_gen:clk_gen_mod|down_count[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_50 ; Rise       ; clk_gen:clk_gen_mod|down_count[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_50 ; Rise       ; clk_gen:clk_gen_mod|sys_clk       ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; clock_50 ; Rise       ; clk_gen:clk_gen_mod|down_count[0] ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; clock_50 ; Rise       ; clk_gen:clk_gen_mod|down_count[1] ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; clock_50 ; Rise       ; clk_gen:clk_gen_mod|sys_clk       ;
; 0.068  ; 0.252        ; 0.184          ; Low Pulse Width  ; clock_50 ; Rise       ; clk_gen:clk_gen_mod|down_count[2] ;
; 0.068  ; 0.252        ; 0.184          ; Low Pulse Width  ; clock_50 ; Rise       ; clk_gen:clk_gen_mod|down_count[3] ;
; 0.068  ; 0.252        ; 0.184          ; Low Pulse Width  ; clock_50 ; Rise       ; clk_gen:clk_gen_mod|down_count[4] ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; clock_50 ; Rise       ; clk_gen_mod|down_count[0]|clk     ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; clock_50 ; Rise       ; clk_gen_mod|down_count[1]|clk     ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; clock_50 ; Rise       ; clk_gen_mod|sys_clk|clk           ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; clock_50 ; Rise       ; clock_50~input|o                  ;
; 0.133  ; 0.133        ; 0.000          ; Low Pulse Width  ; clock_50 ; Rise       ; clock_50~inputclkctrl|inclk[0]    ;
; 0.133  ; 0.133        ; 0.000          ; Low Pulse Width  ; clock_50 ; Rise       ; clock_50~inputclkctrl|outclk      ;
; 0.246  ; 0.246        ; 0.000          ; Low Pulse Width  ; clock_50 ; Rise       ; clk_gen_mod|down_count[2]|clk     ;
; 0.246  ; 0.246        ; 0.000          ; Low Pulse Width  ; clock_50 ; Rise       ; clk_gen_mod|down_count[3]|clk     ;
; 0.246  ; 0.246        ; 0.000          ; Low Pulse Width  ; clock_50 ; Rise       ; clk_gen_mod|down_count[4]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50 ; Rise       ; clock_50~input|i                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50 ; Rise       ; clock_50~input|i                  ;
; 0.528  ; 0.744        ; 0.216          ; High Pulse Width ; clock_50 ; Rise       ; clk_gen:clk_gen_mod|down_count[2] ;
; 0.528  ; 0.744        ; 0.216          ; High Pulse Width ; clock_50 ; Rise       ; clk_gen:clk_gen_mod|down_count[3] ;
; 0.528  ; 0.744        ; 0.216          ; High Pulse Width ; clock_50 ; Rise       ; clk_gen:clk_gen_mod|down_count[4] ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; clock_50 ; Rise       ; clk_gen:clk_gen_mod|sys_clk       ;
; 0.662  ; 0.878        ; 0.216          ; High Pulse Width ; clock_50 ; Rise       ; clk_gen:clk_gen_mod|down_count[0] ;
; 0.662  ; 0.878        ; 0.216          ; High Pulse Width ; clock_50 ; Rise       ; clk_gen:clk_gen_mod|down_count[1] ;
; 0.748  ; 0.748        ; 0.000          ; High Pulse Width ; clock_50 ; Rise       ; clk_gen_mod|down_count[2]|clk     ;
; 0.748  ; 0.748        ; 0.000          ; High Pulse Width ; clock_50 ; Rise       ; clk_gen_mod|down_count[3]|clk     ;
; 0.748  ; 0.748        ; 0.000          ; High Pulse Width ; clock_50 ; Rise       ; clk_gen_mod|down_count[4]|clk     ;
; 0.866  ; 0.866        ; 0.000          ; High Pulse Width ; clock_50 ; Rise       ; clock_50~inputclkctrl|inclk[0]    ;
; 0.866  ; 0.866        ; 0.000          ; High Pulse Width ; clock_50 ; Rise       ; clock_50~inputclkctrl|outclk      ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; clock_50 ; Rise       ; clock_50~input|o                  ;
; 0.881  ; 0.881        ; 0.000          ; High Pulse Width ; clock_50 ; Rise       ; clk_gen_mod|sys_clk|clk           ;
; 0.884  ; 0.884        ; 0.000          ; High Pulse Width ; clock_50 ; Rise       ; clk_gen_mod|down_count[0]|clk     ;
; 0.884  ; 0.884        ; 0.000          ; High Pulse Width ; clock_50 ; Rise       ; clk_gen_mod|down_count[1]|clk     ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk_gen:clk_gen_mod|sys_clk'                                                                           ;
+--------+--------------+----------------+------------+-----------------------------+------------+--------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock                       ; Clock Edge ; Target                                           ;
+--------+--------------+----------------+------------+-----------------------------+------------+--------------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; DAC_DA[0]~reg0                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; DAC_DA[10]~reg0                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; DAC_DA[11]~reg0                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; DAC_DA[12]~reg0                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; DAC_DA[13]~reg0                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; DAC_DA[1]~reg0                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; DAC_DA[2]~reg0                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; DAC_DA[3]~reg0                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; DAC_DA[4]~reg0                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; DAC_DA[5]~reg0                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; DAC_DA[6]~reg0                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; DAC_DA[7]~reg0                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; DAC_DA[8]~reg0                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; DAC_DA[9]~reg0                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; DAC_DB[0]~reg0                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; DAC_DB[10]~reg0                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; DAC_DB[11]~reg0                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; DAC_DB[12]~reg0                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; DAC_DB[13]~reg0                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; DAC_DB[1]~reg0                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; DAC_DB[2]~reg0                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; DAC_DB[3]~reg0                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; DAC_DB[4]~reg0                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; DAC_DB[5]~reg0                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; DAC_DB[6]~reg0                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; DAC_DB[7]~reg0                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; DAC_DB[8]~reg0                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; DAC_DB[9]~reg0                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[0][0]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[0][0]~_Duplicate_1  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[0][10]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[0][10]~_Duplicate_1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[0][11]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[0][11]~_Duplicate_1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[0][12]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[0][12]~_Duplicate_1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[0][13]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[0][13]~_Duplicate_1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[0][14]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[0][14]~_Duplicate_1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[0][15]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[0][15]~_Duplicate_1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[0][16]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[0][16]~_Duplicate_1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[0][17]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[0][17]~_Duplicate_1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[0][1]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[0][1]~_Duplicate_1  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[0][2]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[0][2]~_Duplicate_1  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[0][3]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[0][3]~_Duplicate_1  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[0][4]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[0][4]~_Duplicate_1  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[0][5]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[0][5]~_Duplicate_1  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[0][6]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[0][6]~_Duplicate_1  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[0][7]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[0][7]~_Duplicate_1  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[0][8]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[0][8]~_Duplicate_1  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[0][9]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[0][9]~_Duplicate_1  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[1][0]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[1][0]~_Duplicate_1  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[1][10]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[1][10]~_Duplicate_1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[1][11]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[1][11]~_Duplicate_1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[1][12]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[1][12]~_Duplicate_1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[1][13]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[1][13]~_Duplicate_1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[1][14]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[1][14]~_Duplicate_1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[1][15]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[1][15]~_Duplicate_1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[1][16]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[1][16]~_Duplicate_1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[1][17]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[1][17]~_Duplicate_1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[1][1]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[1][1]~_Duplicate_1  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[1][2]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[1][2]~_Duplicate_1  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[1][3]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[1][3]~_Duplicate_1  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[1][4]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[1][4]~_Duplicate_1  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[1][5]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[1][5]~_Duplicate_1  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[1][6]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[1][6]~_Duplicate_1  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[1][7]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[1][7]~_Duplicate_1  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[1][8]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[1][8]~_Duplicate_1  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[1][9]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_gen:clk_gen_mod|sys_clk ; Rise       ; MER_device:bbx_mer15|delay_I[1][9]~_Duplicate_1  ;
+--------+--------------+----------------+------------+-----------------------------+------------+--------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk_gen:clk_gen_mod|down_count[1]'                                                                              ;
+--------+--------------+----------------+-----------------+-----------------------------------+------------+------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock                             ; Clock Edge ; Target                                         ;
+--------+--------------+----------------+-----------------+-----------------------------------+------------+------------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][9]  ;
; 0.088  ; 0.272        ; 0.184          ; Low Pulse Width ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][10] ;
; 0.088  ; 0.272        ; 0.184          ; Low Pulse Width ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][11] ;
; 0.088  ; 0.272        ; 0.184          ; Low Pulse Width ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][12] ;
; 0.088  ; 0.272        ; 0.184          ; Low Pulse Width ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][14] ;
; 0.088  ; 0.272        ; 0.184          ; Low Pulse Width ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][15] ;
; 0.088  ; 0.272        ; 0.184          ; Low Pulse Width ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][16] ;
; 0.088  ; 0.272        ; 0.184          ; Low Pulse Width ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][17] ;
; 0.088  ; 0.272        ; 0.184          ; Low Pulse Width ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][9]  ;
; 0.088  ; 0.272        ; 0.184          ; Low Pulse Width ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][10] ;
; 0.088  ; 0.272        ; 0.184          ; Low Pulse Width ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][11] ;
; 0.088  ; 0.272        ; 0.184          ; Low Pulse Width ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][12] ;
; 0.088  ; 0.272        ; 0.184          ; Low Pulse Width ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][14] ;
; 0.088  ; 0.272        ; 0.184          ; Low Pulse Width ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][15] ;
; 0.088  ; 0.272        ; 0.184          ; Low Pulse Width ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][16] ;
; 0.088  ; 0.272        ; 0.184          ; Low Pulse Width ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][17] ;
; 0.088  ; 0.272        ; 0.184          ; Low Pulse Width ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][9]  ;
; 0.091  ; 0.275        ; 0.184          ; Low Pulse Width ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][0]  ;
; 0.091  ; 0.275        ; 0.184          ; Low Pulse Width ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][13] ;
; 0.091  ; 0.275        ; 0.184          ; Low Pulse Width ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][1]  ;
; 0.091  ; 0.275        ; 0.184          ; Low Pulse Width ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][2]  ;
; 0.091  ; 0.275        ; 0.184          ; Low Pulse Width ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][3]  ;
; 0.091  ; 0.275        ; 0.184          ; Low Pulse Width ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][4]  ;
; 0.091  ; 0.275        ; 0.184          ; Low Pulse Width ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][5]  ;
; 0.091  ; 0.275        ; 0.184          ; Low Pulse Width ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][6]  ;
; 0.091  ; 0.275        ; 0.184          ; Low Pulse Width ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][7]  ;
; 0.091  ; 0.275        ; 0.184          ; Low Pulse Width ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[0][8]  ;
; 0.091  ; 0.275        ; 0.184          ; Low Pulse Width ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][0]  ;
; 0.091  ; 0.275        ; 0.184          ; Low Pulse Width ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][13] ;
; 0.091  ; 0.275        ; 0.184          ; Low Pulse Width ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][1]  ;
; 0.091  ; 0.275        ; 0.184          ; Low Pulse Width ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][2]  ;
; 0.091  ; 0.275        ; 0.184          ; Low Pulse Width ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][3]  ;
; 0.091  ; 0.275        ; 0.184          ; Low Pulse Width ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][4]  ;
; 0.091  ; 0.275        ; 0.184          ; Low Pulse Width ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][5]  ;
; 0.091  ; 0.275        ; 0.184          ; Low Pulse Width ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][6]  ;
; 0.091  ; 0.275        ; 0.184          ; Low Pulse Width ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][7]  ;
; 0.091  ; 0.275        ; 0.184          ; Low Pulse Width ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; MER_device:bbx_mer15|delay_chain:dc_I|d[1][8]  ;
; 0.268  ; 0.268        ; 0.000          ; Low Pulse Width ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; bbx_mer15|dc_I|d[0][10]|clk                    ;
; 0.268  ; 0.268        ; 0.000          ; Low Pulse Width ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; bbx_mer15|dc_I|d[0][11]|clk                    ;
; 0.268  ; 0.268        ; 0.000          ; Low Pulse Width ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; bbx_mer15|dc_I|d[0][12]|clk                    ;
; 0.268  ; 0.268        ; 0.000          ; Low Pulse Width ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; bbx_mer15|dc_I|d[0][14]|clk                    ;
; 0.268  ; 0.268        ; 0.000          ; Low Pulse Width ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; bbx_mer15|dc_I|d[0][15]|clk                    ;
; 0.268  ; 0.268        ; 0.000          ; Low Pulse Width ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; bbx_mer15|dc_I|d[0][16]|clk                    ;
; 0.268  ; 0.268        ; 0.000          ; Low Pulse Width ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; bbx_mer15|dc_I|d[0][17]|clk                    ;
; 0.268  ; 0.268        ; 0.000          ; Low Pulse Width ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; bbx_mer15|dc_I|d[0][9]|clk                     ;
; 0.268  ; 0.268        ; 0.000          ; Low Pulse Width ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; bbx_mer15|dc_I|d[1][10]|clk                    ;
; 0.268  ; 0.268        ; 0.000          ; Low Pulse Width ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; bbx_mer15|dc_I|d[1][11]|clk                    ;
; 0.268  ; 0.268        ; 0.000          ; Low Pulse Width ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; bbx_mer15|dc_I|d[1][12]|clk                    ;
; 0.268  ; 0.268        ; 0.000          ; Low Pulse Width ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; bbx_mer15|dc_I|d[1][14]|clk                    ;
; 0.268  ; 0.268        ; 0.000          ; Low Pulse Width ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; bbx_mer15|dc_I|d[1][15]|clk                    ;
; 0.268  ; 0.268        ; 0.000          ; Low Pulse Width ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; bbx_mer15|dc_I|d[1][16]|clk                    ;
; 0.268  ; 0.268        ; 0.000          ; Low Pulse Width ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; bbx_mer15|dc_I|d[1][17]|clk                    ;
; 0.268  ; 0.268        ; 0.000          ; Low Pulse Width ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; bbx_mer15|dc_I|d[1][9]|clk                     ;
; 0.271  ; 0.271        ; 0.000          ; Low Pulse Width ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; bbx_mer15|dc_I|d[0][0]|clk                     ;
; 0.271  ; 0.271        ; 0.000          ; Low Pulse Width ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; bbx_mer15|dc_I|d[0][13]|clk                    ;
; 0.271  ; 0.271        ; 0.000          ; Low Pulse Width ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; bbx_mer15|dc_I|d[0][1]|clk                     ;
; 0.271  ; 0.271        ; 0.000          ; Low Pulse Width ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; bbx_mer15|dc_I|d[0][2]|clk                     ;
; 0.271  ; 0.271        ; 0.000          ; Low Pulse Width ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; bbx_mer15|dc_I|d[0][3]|clk                     ;
; 0.271  ; 0.271        ; 0.000          ; Low Pulse Width ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; bbx_mer15|dc_I|d[0][4]|clk                     ;
; 0.271  ; 0.271        ; 0.000          ; Low Pulse Width ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; bbx_mer15|dc_I|d[0][5]|clk                     ;
; 0.271  ; 0.271        ; 0.000          ; Low Pulse Width ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; bbx_mer15|dc_I|d[0][6]|clk                     ;
; 0.271  ; 0.271        ; 0.000          ; Low Pulse Width ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; bbx_mer15|dc_I|d[0][7]|clk                     ;
; 0.271  ; 0.271        ; 0.000          ; Low Pulse Width ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; bbx_mer15|dc_I|d[0][8]|clk                     ;
; 0.271  ; 0.271        ; 0.000          ; Low Pulse Width ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; bbx_mer15|dc_I|d[1][0]|clk                     ;
; 0.271  ; 0.271        ; 0.000          ; Low Pulse Width ; clk_gen:clk_gen_mod|down_count[1] ; Rise       ; bbx_mer15|dc_I|d[1][13]|clk                    ;
+--------+--------------+----------------+-----------------+-----------------------------------+------------+------------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                          ;
+-------------+-----------------------------+-------+-------+------------+-----------------------------+
; Data Port   ; Clock Port                  ; Rise  ; Fall  ; Clock Edge ; Clock Reference             ;
+-------------+-----------------------------+-------+-------+------------+-----------------------------+
; ADC_DA[*]   ; clk_gen:clk_gen_mod|sys_clk ; 1.115 ; 1.753 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  ADC_DA[0]  ; clk_gen:clk_gen_mod|sys_clk ; 0.841 ; 1.474 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  ADC_DA[1]  ; clk_gen:clk_gen_mod|sys_clk ; 0.541 ; 1.143 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  ADC_DA[2]  ; clk_gen:clk_gen_mod|sys_clk ; 0.840 ; 1.454 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  ADC_DA[3]  ; clk_gen:clk_gen_mod|sys_clk ; 1.115 ; 1.753 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  ADC_DA[4]  ; clk_gen:clk_gen_mod|sys_clk ; 0.621 ; 1.218 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  ADC_DA[5]  ; clk_gen:clk_gen_mod|sys_clk ; 0.542 ; 1.120 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  ADC_DA[6]  ; clk_gen:clk_gen_mod|sys_clk ; 0.713 ; 1.302 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  ADC_DA[7]  ; clk_gen:clk_gen_mod|sys_clk ; 0.204 ; 0.756 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  ADC_DA[8]  ; clk_gen:clk_gen_mod|sys_clk ; 0.219 ; 0.772 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  ADC_DA[9]  ; clk_gen:clk_gen_mod|sys_clk ; 0.383 ; 0.958 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  ADC_DA[10] ; clk_gen:clk_gen_mod|sys_clk ; 0.681 ; 1.279 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  ADC_DA[11] ; clk_gen:clk_gen_mod|sys_clk ; 0.794 ; 1.430 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  ADC_DA[12] ; clk_gen:clk_gen_mod|sys_clk ; 0.981 ; 1.592 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  ADC_DA[13] ; clk_gen:clk_gen_mod|sys_clk ; 0.569 ; 1.144 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
; KEY[*]      ; clk_gen:clk_gen_mod|sys_clk ; 2.580 ; 3.431 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  KEY[0]     ; clk_gen:clk_gen_mod|sys_clk ; 2.580 ; 3.431 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
+-------------+-----------------------------+-------+-------+------------+-----------------------------+


+--------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                             ;
+-------------+-----------------------------+--------+--------+------------+-----------------------------+
; Data Port   ; Clock Port                  ; Rise   ; Fall   ; Clock Edge ; Clock Reference             ;
+-------------+-----------------------------+--------+--------+------------+-----------------------------+
; ADC_DA[*]   ; clk_gen:clk_gen_mod|sys_clk ; 0.024  ; -0.516 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  ADC_DA[0]  ; clk_gen:clk_gen_mod|sys_clk ; -0.592 ; -1.210 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  ADC_DA[1]  ; clk_gen:clk_gen_mod|sys_clk ; -0.299 ; -0.886 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  ADC_DA[2]  ; clk_gen:clk_gen_mod|sys_clk ; -0.597 ; -1.203 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  ADC_DA[3]  ; clk_gen:clk_gen_mod|sys_clk ; -0.870 ; -1.493 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  ADC_DA[4]  ; clk_gen:clk_gen_mod|sys_clk ; -0.376 ; -0.960 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  ADC_DA[5]  ; clk_gen:clk_gen_mod|sys_clk ; -0.315 ; -0.881 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  ADC_DA[6]  ; clk_gen:clk_gen_mod|sys_clk ; -0.472 ; -1.053 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  ADC_DA[7]  ; clk_gen:clk_gen_mod|sys_clk ; 0.024  ; -0.516 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  ADC_DA[8]  ; clk_gen:clk_gen_mod|sys_clk ; 0.008  ; -0.533 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  ADC_DA[9]  ; clk_gen:clk_gen_mod|sys_clk ; -0.150 ; -0.712 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  ADC_DA[10] ; clk_gen:clk_gen_mod|sys_clk ; -0.439 ; -1.023 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  ADC_DA[11] ; clk_gen:clk_gen_mod|sys_clk ; -0.543 ; -1.163 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  ADC_DA[12] ; clk_gen:clk_gen_mod|sys_clk ; -0.744 ; -1.348 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  ADC_DA[13] ; clk_gen:clk_gen_mod|sys_clk ; -0.344 ; -0.906 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
; KEY[*]      ; clk_gen:clk_gen_mod|sys_clk ; -1.131 ; -1.844 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  KEY[0]     ; clk_gen:clk_gen_mod|sys_clk ; -1.131 ; -1.844 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
+-------------+-----------------------------+--------+--------+------------+-----------------------------+


+------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                ;
+-------------+-----------------------------+-------+-------+------------+-----------------------------+
; Data Port   ; Clock Port                  ; Rise  ; Fall  ; Clock Edge ; Clock Reference             ;
+-------------+-----------------------------+-------+-------+------------+-----------------------------+
; ADC_CLK_A   ; clk_gen:clk_gen_mod|sys_clk ; 2.452 ;       ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
; ADC_CLK_B   ; clk_gen:clk_gen_mod|sys_clk ; 2.442 ;       ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
; DAC_CLK_A   ; clk_gen:clk_gen_mod|sys_clk ; 3.170 ;       ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
; DAC_CLK_B   ; clk_gen:clk_gen_mod|sys_clk ; 3.180 ;       ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
; DAC_DA[*]   ; clk_gen:clk_gen_mod|sys_clk ; 4.347 ; 4.523 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DA[0]  ; clk_gen:clk_gen_mod|sys_clk ; 3.840 ; 3.957 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DA[1]  ; clk_gen:clk_gen_mod|sys_clk ; 4.347 ; 4.523 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DA[2]  ; clk_gen:clk_gen_mod|sys_clk ; 3.543 ; 3.627 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DA[3]  ; clk_gen:clk_gen_mod|sys_clk ; 3.722 ; 3.826 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DA[4]  ; clk_gen:clk_gen_mod|sys_clk ; 3.856 ; 3.979 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DA[5]  ; clk_gen:clk_gen_mod|sys_clk ; 4.030 ; 4.181 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DA[6]  ; clk_gen:clk_gen_mod|sys_clk ; 3.667 ; 3.755 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DA[7]  ; clk_gen:clk_gen_mod|sys_clk ; 3.968 ; 4.097 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DA[8]  ; clk_gen:clk_gen_mod|sys_clk ; 3.759 ; 3.864 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DA[9]  ; clk_gen:clk_gen_mod|sys_clk ; 3.401 ; 3.463 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DA[10] ; clk_gen:clk_gen_mod|sys_clk ; 3.765 ; 3.867 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DA[11] ; clk_gen:clk_gen_mod|sys_clk ; 3.410 ; 3.472 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DA[12] ; clk_gen:clk_gen_mod|sys_clk ; 4.132 ; 4.286 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DA[13] ; clk_gen:clk_gen_mod|sys_clk ; 4.117 ; 4.299 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
; DAC_DB[*]   ; clk_gen:clk_gen_mod|sys_clk ; 3.508 ; 3.574 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DB[0]  ; clk_gen:clk_gen_mod|sys_clk ; 3.415 ; 3.476 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DB[1]  ; clk_gen:clk_gen_mod|sys_clk ; 3.414 ; 3.476 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DB[2]  ; clk_gen:clk_gen_mod|sys_clk ; 3.508 ; 3.574 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DB[3]  ; clk_gen:clk_gen_mod|sys_clk ; 3.431 ; 3.493 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DB[4]  ; clk_gen:clk_gen_mod|sys_clk ; 3.412 ; 3.473 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DB[5]  ; clk_gen:clk_gen_mod|sys_clk ; 3.411 ; 3.473 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DB[6]  ; clk_gen:clk_gen_mod|sys_clk ; 3.411 ; 3.472 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DB[7]  ; clk_gen:clk_gen_mod|sys_clk ; 3.410 ; 3.472 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DB[8]  ; clk_gen:clk_gen_mod|sys_clk ; 3.386 ; 3.447 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DB[9]  ; clk_gen:clk_gen_mod|sys_clk ; 3.385 ; 3.447 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DB[10] ; clk_gen:clk_gen_mod|sys_clk ; 3.354 ; 3.416 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DB[11] ; clk_gen:clk_gen_mod|sys_clk ; 3.353 ; 3.415 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DB[12] ; clk_gen:clk_gen_mod|sys_clk ; 3.362 ; 3.423 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DB[13] ; clk_gen:clk_gen_mod|sys_clk ; 3.366 ; 3.428 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
; DAC_WRT_A   ; clk_gen:clk_gen_mod|sys_clk ;       ; 2.997 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
; DAC_WRT_B   ; clk_gen:clk_gen_mod|sys_clk ;       ; 2.298 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
; LEDG[*]     ; clk_gen:clk_gen_mod|sys_clk ; 4.317 ; 4.494 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  LEDG[6]    ; clk_gen:clk_gen_mod|sys_clk ; 4.317 ; 4.494 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  LEDG[7]    ; clk_gen:clk_gen_mod|sys_clk ; 4.308 ; 4.492 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
; ADC_CLK_A   ; clk_gen:clk_gen_mod|sys_clk ;       ; 2.592 ; Fall       ; clk_gen:clk_gen_mod|sys_clk ;
; ADC_CLK_B   ; clk_gen:clk_gen_mod|sys_clk ;       ; 2.582 ; Fall       ; clk_gen:clk_gen_mod|sys_clk ;
; DAC_CLK_A   ; clk_gen:clk_gen_mod|sys_clk ;       ; 3.402 ; Fall       ; clk_gen:clk_gen_mod|sys_clk ;
; DAC_CLK_B   ; clk_gen:clk_gen_mod|sys_clk ;       ; 3.412 ; Fall       ; clk_gen:clk_gen_mod|sys_clk ;
; DAC_WRT_A   ; clk_gen:clk_gen_mod|sys_clk ; 3.210 ;       ; Fall       ; clk_gen:clk_gen_mod|sys_clk ;
; DAC_WRT_B   ; clk_gen:clk_gen_mod|sys_clk ; 2.425 ;       ; Fall       ; clk_gen:clk_gen_mod|sys_clk ;
+-------------+-----------------------------+-------+-------+------------+-----------------------------+


+------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                        ;
+-------------+-----------------------------+-------+-------+------------+-----------------------------+
; Data Port   ; Clock Port                  ; Rise  ; Fall  ; Clock Edge ; Clock Reference             ;
+-------------+-----------------------------+-------+-------+------------+-----------------------------+
; ADC_CLK_A   ; clk_gen:clk_gen_mod|sys_clk ; 2.376 ;       ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
; ADC_CLK_B   ; clk_gen:clk_gen_mod|sys_clk ; 2.366 ;       ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
; DAC_CLK_A   ; clk_gen:clk_gen_mod|sys_clk ; 3.064 ;       ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
; DAC_CLK_B   ; clk_gen:clk_gen_mod|sys_clk ; 3.074 ;       ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
; DAC_DA[*]   ; clk_gen:clk_gen_mod|sys_clk ; 3.282 ; 3.342 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DA[0]  ; clk_gen:clk_gen_mod|sys_clk ; 3.705 ; 3.818 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DA[1]  ; clk_gen:clk_gen_mod|sys_clk ; 4.191 ; 4.362 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DA[2]  ; clk_gen:clk_gen_mod|sys_clk ; 3.419 ; 3.501 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DA[3]  ; clk_gen:clk_gen_mod|sys_clk ; 3.591 ; 3.692 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DA[4]  ; clk_gen:clk_gen_mod|sys_clk ; 3.719 ; 3.837 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DA[5]  ; clk_gen:clk_gen_mod|sys_clk ; 3.886 ; 4.032 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DA[6]  ; clk_gen:clk_gen_mod|sys_clk ; 3.539 ; 3.625 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DA[7]  ; clk_gen:clk_gen_mod|sys_clk ; 3.827 ; 3.952 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DA[8]  ; clk_gen:clk_gen_mod|sys_clk ; 3.626 ; 3.728 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DA[9]  ; clk_gen:clk_gen_mod|sys_clk ; 3.282 ; 3.342 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DA[10] ; clk_gen:clk_gen_mod|sys_clk ; 3.632 ; 3.730 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DA[11] ; clk_gen:clk_gen_mod|sys_clk ; 3.291 ; 3.351 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DA[12] ; clk_gen:clk_gen_mod|sys_clk ; 3.983 ; 4.132 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DA[13] ; clk_gen:clk_gen_mod|sys_clk ; 3.968 ; 4.144 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
; DAC_DB[*]   ; clk_gen:clk_gen_mod|sys_clk ; 3.236 ; 3.296 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DB[0]  ; clk_gen:clk_gen_mod|sys_clk ; 3.294 ; 3.355 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DB[1]  ; clk_gen:clk_gen_mod|sys_clk ; 3.294 ; 3.354 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DB[2]  ; clk_gen:clk_gen_mod|sys_clk ; 3.385 ; 3.450 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DB[3]  ; clk_gen:clk_gen_mod|sys_clk ; 3.312 ; 3.372 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DB[4]  ; clk_gen:clk_gen_mod|sys_clk ; 3.292 ; 3.353 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DB[5]  ; clk_gen:clk_gen_mod|sys_clk ; 3.292 ; 3.352 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DB[6]  ; clk_gen:clk_gen_mod|sys_clk ; 3.290 ; 3.351 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DB[7]  ; clk_gen:clk_gen_mod|sys_clk ; 3.290 ; 3.350 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DB[8]  ; clk_gen:clk_gen_mod|sys_clk ; 3.267 ; 3.328 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DB[9]  ; clk_gen:clk_gen_mod|sys_clk ; 3.267 ; 3.327 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DB[10] ; clk_gen:clk_gen_mod|sys_clk ; 3.236 ; 3.297 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DB[11] ; clk_gen:clk_gen_mod|sys_clk ; 3.236 ; 3.296 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DB[12] ; clk_gen:clk_gen_mod|sys_clk ; 3.242 ; 3.303 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DB[13] ; clk_gen:clk_gen_mod|sys_clk ; 3.247 ; 3.307 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
; DAC_WRT_A   ; clk_gen:clk_gen_mod|sys_clk ;       ; 2.899 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
; DAC_WRT_B   ; clk_gen:clk_gen_mod|sys_clk ;       ; 2.227 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
; LEDG[*]     ; clk_gen:clk_gen_mod|sys_clk ; 4.148 ; 4.324 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  LEDG[6]    ; clk_gen:clk_gen_mod|sys_clk ; 4.162 ; 4.332 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  LEDG[7]    ; clk_gen:clk_gen_mod|sys_clk ; 4.148 ; 4.324 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
; ADC_CLK_A   ; clk_gen:clk_gen_mod|sys_clk ;       ; 2.512 ; Fall       ; clk_gen:clk_gen_mod|sys_clk ;
; ADC_CLK_B   ; clk_gen:clk_gen_mod|sys_clk ;       ; 2.502 ; Fall       ; clk_gen:clk_gen_mod|sys_clk ;
; DAC_CLK_A   ; clk_gen:clk_gen_mod|sys_clk ;       ; 3.289 ; Fall       ; clk_gen:clk_gen_mod|sys_clk ;
; DAC_CLK_B   ; clk_gen:clk_gen_mod|sys_clk ;       ; 3.299 ; Fall       ; clk_gen:clk_gen_mod|sys_clk ;
; DAC_WRT_A   ; clk_gen:clk_gen_mod|sys_clk ; 3.104 ;       ; Fall       ; clk_gen:clk_gen_mod|sys_clk ;
; DAC_WRT_B   ; clk_gen:clk_gen_mod|sys_clk ; 2.350 ;       ; Fall       ; clk_gen:clk_gen_mod|sys_clk ;
+-------------+-----------------------------+-------+-------+------------+-----------------------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; KEY[0]     ; LEDG[0]     ; 3.965 ;    ;    ; 4.597 ;
; KEY[1]     ; LEDG[1]     ; 3.799 ;    ;    ; 4.405 ;
; KEY[2]     ; LEDG[2]     ; 4.088 ;    ;    ; 4.746 ;
; KEY[3]     ; LEDG[3]     ; 4.244 ;    ;    ; 4.915 ;
; SW[0]      ; LEDR[0]     ; 4.619 ;    ;    ; 5.352 ;
; SW[1]      ; LEDR[1]     ; 4.471 ;    ;    ; 5.195 ;
; SW[2]      ; LEDR[2]     ; 4.499 ;    ;    ; 5.208 ;
; SW[3]      ; LEDR[3]     ; 4.449 ;    ;    ; 5.146 ;
; SW[4]      ; LEDR[4]     ; 4.435 ;    ;    ; 5.145 ;
; SW[5]      ; LEDR[5]     ; 4.533 ;    ;    ; 5.273 ;
; SW[6]      ; LEDR[6]     ; 4.740 ;    ;    ; 5.504 ;
; SW[7]      ; LEDR[7]     ; 4.573 ;    ;    ; 5.315 ;
; SW[8]      ; LEDR[8]     ; 4.670 ;    ;    ; 5.427 ;
; SW[9]      ; LEDR[9]     ; 5.391 ;    ;    ; 6.172 ;
; SW[10]     ; LEDR[10]    ; 4.877 ;    ;    ; 5.672 ;
; SW[11]     ; LEDR[11]    ; 4.853 ;    ;    ; 5.643 ;
; SW[12]     ; LEDR[12]    ; 4.801 ;    ;    ; 5.574 ;
; SW[13]     ; LEDR[13]    ; 4.678 ;    ;    ; 5.448 ;
; SW[14]     ; LEDR[14]    ; 4.675 ;    ;    ; 5.444 ;
; SW[15]     ; LEDR[15]    ; 5.730 ;    ;    ; 6.569 ;
; SW[16]     ; LEDR[16]    ; 4.679 ;    ;    ; 5.453 ;
; SW[17]     ; LEDR[17]    ; 4.661 ;    ;    ; 5.429 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; KEY[0]     ; LEDG[0]     ; 3.831 ;    ;    ; 4.455 ;
; KEY[1]     ; LEDG[1]     ; 3.672 ;    ;    ; 4.270 ;
; KEY[2]     ; LEDG[2]     ; 3.951 ;    ;    ; 4.600 ;
; KEY[3]     ; LEDG[3]     ; 4.101 ;    ;    ; 4.762 ;
; SW[0]      ; LEDR[0]     ; 4.462 ;    ;    ; 5.183 ;
; SW[1]      ; LEDR[1]     ; 4.319 ;    ;    ; 5.031 ;
; SW[2]      ; LEDR[2]     ; 4.345 ;    ;    ; 5.043 ;
; SW[3]      ; LEDR[3]     ; 4.297 ;    ;    ; 4.983 ;
; SW[4]      ; LEDR[4]     ; 4.284 ;    ;    ; 4.982 ;
; SW[5]      ; LEDR[5]     ; 4.378 ;    ;    ; 5.105 ;
; SW[6]      ; LEDR[6]     ; 4.578 ;    ;    ; 5.328 ;
; SW[7]      ; LEDR[7]     ; 4.416 ;    ;    ; 5.146 ;
; SW[8]      ; LEDR[8]     ; 4.508 ;    ;    ; 5.251 ;
; SW[9]      ; LEDR[9]     ; 5.238 ;    ;    ; 6.007 ;
; SW[10]     ; LEDR[10]    ; 4.707 ;    ;    ; 5.487 ;
; SW[11]     ; LEDR[11]    ; 4.684 ;    ;    ; 5.459 ;
; SW[12]     ; LEDR[12]    ; 4.634 ;    ;    ; 5.393 ;
; SW[13]     ; LEDR[13]    ; 4.516 ;    ;    ; 5.272 ;
; SW[14]     ; LEDR[14]    ; 4.513 ;    ;    ; 5.268 ;
; SW[15]     ; LEDR[15]    ; 5.562 ;    ;    ; 6.387 ;
; SW[16]     ; LEDR[16]    ; 4.516 ;    ;    ; 5.276 ;
; SW[17]     ; LEDR[17]    ; 4.499 ;    ;    ; 5.252 ;
+------------+-------------+-------+----+----+-------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                ;
+------------------------------------+----------+---------+----------+---------+---------------------+
; Clock                              ; Setup    ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------------------------+----------+---------+----------+---------+---------------------+
; Worst-case Slack                   ; -9.647   ; -0.590  ; N/A      ; N/A     ; -3.000              ;
;  clk_gen:clk_gen_mod|down_count[1] ; -0.417   ; -0.392  ; N/A      ; N/A     ; -1.285              ;
;  clk_gen:clk_gen_mod|sys_clk       ; -9.647   ; -0.581  ; N/A      ; N/A     ; -3.000              ;
;  clock_50                          ; -0.826   ; -0.590  ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS                    ; -772.954 ; -90.473 ; 0.0      ; 0.0     ; -533.795            ;
;  clk_gen:clk_gen_mod|down_count[1] ; -2.570   ; -5.134  ; N/A      ; N/A     ; -46.260             ;
;  clk_gen:clk_gen_mod|sys_clk       ; -767.263 ; -84.932 ; N/A      ; N/A     ; -476.825            ;
;  clock_50                          ; -3.121   ; -1.986  ; N/A      ; N/A     ; -10.710             ;
+------------------------------------+----------+---------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                          ;
+-------------+-----------------------------+-------+-------+------------+-----------------------------+
; Data Port   ; Clock Port                  ; Rise  ; Fall  ; Clock Edge ; Clock Reference             ;
+-------------+-----------------------------+-------+-------+------------+-----------------------------+
; ADC_DA[*]   ; clk_gen:clk_gen_mod|sys_clk ; 2.278 ; 2.610 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  ADC_DA[0]  ; clk_gen:clk_gen_mod|sys_clk ; 1.760 ; 2.093 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  ADC_DA[1]  ; clk_gen:clk_gen_mod|sys_clk ; 1.170 ; 1.517 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  ADC_DA[2]  ; clk_gen:clk_gen_mod|sys_clk ; 1.725 ; 2.093 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  ADC_DA[3]  ; clk_gen:clk_gen_mod|sys_clk ; 2.278 ; 2.610 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  ADC_DA[4]  ; clk_gen:clk_gen_mod|sys_clk ; 1.333 ; 1.655 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  ADC_DA[5]  ; clk_gen:clk_gen_mod|sys_clk ; 1.227 ; 1.574 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  ADC_DA[6]  ; clk_gen:clk_gen_mod|sys_clk ; 1.522 ; 1.846 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  ADC_DA[7]  ; clk_gen:clk_gen_mod|sys_clk ; 0.503 ; 0.849 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  ADC_DA[8]  ; clk_gen:clk_gen_mod|sys_clk ; 0.520 ; 0.868 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  ADC_DA[9]  ; clk_gen:clk_gen_mod|sys_clk ; 0.841 ; 1.183 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  ADC_DA[10] ; clk_gen:clk_gen_mod|sys_clk ; 1.413 ; 1.724 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  ADC_DA[11] ; clk_gen:clk_gen_mod|sys_clk ; 1.705 ; 2.050 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  ADC_DA[12] ; clk_gen:clk_gen_mod|sys_clk ; 2.073 ; 2.437 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  ADC_DA[13] ; clk_gen:clk_gen_mod|sys_clk ; 1.250 ; 1.591 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
; KEY[*]      ; clk_gen:clk_gen_mod|sys_clk ; 5.401 ; 5.786 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  KEY[0]     ; clk_gen:clk_gen_mod|sys_clk ; 5.401 ; 5.786 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
+-------------+-----------------------------+-------+-------+------------+-----------------------------+


+--------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                             ;
+-------------+-----------------------------+--------+--------+------------+-----------------------------+
; Data Port   ; Clock Port                  ; Rise   ; Fall   ; Clock Edge ; Clock Reference             ;
+-------------+-----------------------------+--------+--------+------------+-----------------------------+
; ADC_DA[*]   ; clk_gen:clk_gen_mod|sys_clk ; 0.024  ; -0.226 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  ADC_DA[0]  ; clk_gen:clk_gen_mod|sys_clk ; -0.592 ; -1.210 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  ADC_DA[1]  ; clk_gen:clk_gen_mod|sys_clk ; -0.299 ; -0.806 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  ADC_DA[2]  ; clk_gen:clk_gen_mod|sys_clk ; -0.597 ; -1.203 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  ADC_DA[3]  ; clk_gen:clk_gen_mod|sys_clk ; -0.870 ; -1.493 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  ADC_DA[4]  ; clk_gen:clk_gen_mod|sys_clk ; -0.376 ; -0.925 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  ADC_DA[5]  ; clk_gen:clk_gen_mod|sys_clk ; -0.315 ; -0.881 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  ADC_DA[6]  ; clk_gen:clk_gen_mod|sys_clk ; -0.472 ; -1.053 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  ADC_DA[7]  ; clk_gen:clk_gen_mod|sys_clk ; 0.024  ; -0.226 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  ADC_DA[8]  ; clk_gen:clk_gen_mod|sys_clk ; 0.008  ; -0.245 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  ADC_DA[9]  ; clk_gen:clk_gen_mod|sys_clk ; -0.150 ; -0.520 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  ADC_DA[10] ; clk_gen:clk_gen_mod|sys_clk ; -0.439 ; -0.996 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  ADC_DA[11] ; clk_gen:clk_gen_mod|sys_clk ; -0.543 ; -1.163 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  ADC_DA[12] ; clk_gen:clk_gen_mod|sys_clk ; -0.744 ; -1.348 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  ADC_DA[13] ; clk_gen:clk_gen_mod|sys_clk ; -0.344 ; -0.906 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
; KEY[*]      ; clk_gen:clk_gen_mod|sys_clk ; -1.131 ; -1.844 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  KEY[0]     ; clk_gen:clk_gen_mod|sys_clk ; -1.131 ; -1.844 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
+-------------+-----------------------------+--------+--------+------------+-----------------------------+


+------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                ;
+-------------+-----------------------------+-------+-------+------------+-----------------------------+
; Data Port   ; Clock Port                  ; Rise  ; Fall  ; Clock Edge ; Clock Reference             ;
+-------------+-----------------------------+-------+-------+------------+-----------------------------+
; ADC_CLK_A   ; clk_gen:clk_gen_mod|sys_clk ; 4.607 ;       ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
; ADC_CLK_B   ; clk_gen:clk_gen_mod|sys_clk ; 4.597 ;       ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
; DAC_CLK_A   ; clk_gen:clk_gen_mod|sys_clk ; 6.016 ;       ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
; DAC_CLK_B   ; clk_gen:clk_gen_mod|sys_clk ; 6.026 ;       ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
; DAC_DA[*]   ; clk_gen:clk_gen_mod|sys_clk ; 8.175 ; 8.169 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DA[0]  ; clk_gen:clk_gen_mod|sys_clk ; 7.286 ; 7.282 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DA[1]  ; clk_gen:clk_gen_mod|sys_clk ; 8.175 ; 8.169 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DA[2]  ; clk_gen:clk_gen_mod|sys_clk ; 6.681 ; 6.682 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DA[3]  ; clk_gen:clk_gen_mod|sys_clk ; 7.028 ; 7.020 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DA[4]  ; clk_gen:clk_gen_mod|sys_clk ; 7.292 ; 7.297 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DA[5]  ; clk_gen:clk_gen_mod|sys_clk ; 7.615 ; 7.624 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DA[6]  ; clk_gen:clk_gen_mod|sys_clk ; 6.920 ; 6.896 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DA[7]  ; clk_gen:clk_gen_mod|sys_clk ; 7.456 ; 7.453 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DA[8]  ; clk_gen:clk_gen_mod|sys_clk ; 7.079 ; 7.074 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DA[9]  ; clk_gen:clk_gen_mod|sys_clk ; 6.380 ; 6.386 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DA[10] ; clk_gen:clk_gen_mod|sys_clk ; 7.173 ; 7.136 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DA[11] ; clk_gen:clk_gen_mod|sys_clk ; 6.389 ; 6.395 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DA[12] ; clk_gen:clk_gen_mod|sys_clk ; 7.882 ; 7.854 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DA[13] ; clk_gen:clk_gen_mod|sys_clk ; 7.804 ; 7.872 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
; DAC_DB[*]   ; clk_gen:clk_gen_mod|sys_clk ; 6.600 ; 6.586 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DB[0]  ; clk_gen:clk_gen_mod|sys_clk ; 6.398 ; 6.402 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DB[1]  ; clk_gen:clk_gen_mod|sys_clk ; 6.395 ; 6.401 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DB[2]  ; clk_gen:clk_gen_mod|sys_clk ; 6.600 ; 6.586 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DB[3]  ; clk_gen:clk_gen_mod|sys_clk ; 6.413 ; 6.419 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DB[4]  ; clk_gen:clk_gen_mod|sys_clk ; 6.394 ; 6.398 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DB[5]  ; clk_gen:clk_gen_mod|sys_clk ; 6.391 ; 6.397 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DB[6]  ; clk_gen:clk_gen_mod|sys_clk ; 6.394 ; 6.398 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DB[7]  ; clk_gen:clk_gen_mod|sys_clk ; 6.391 ; 6.397 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DB[8]  ; clk_gen:clk_gen_mod|sys_clk ; 6.368 ; 6.372 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DB[9]  ; clk_gen:clk_gen_mod|sys_clk ; 6.365 ; 6.371 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DB[10] ; clk_gen:clk_gen_mod|sys_clk ; 6.335 ; 6.342 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DB[11] ; clk_gen:clk_gen_mod|sys_clk ; 6.334 ; 6.340 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DB[12] ; clk_gen:clk_gen_mod|sys_clk ; 6.343 ; 6.347 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DB[13] ; clk_gen:clk_gen_mod|sys_clk ; 6.347 ; 6.353 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
; DAC_WRT_A   ; clk_gen:clk_gen_mod|sys_clk ;       ; 5.678 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
; DAC_WRT_B   ; clk_gen:clk_gen_mod|sys_clk ;       ; 4.319 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
; LEDG[*]     ; clk_gen:clk_gen_mod|sys_clk ; 8.280 ; 8.243 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  LEDG[6]    ; clk_gen:clk_gen_mod|sys_clk ; 8.280 ; 8.243 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  LEDG[7]    ; clk_gen:clk_gen_mod|sys_clk ; 8.164 ; 8.217 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
; ADC_CLK_A   ; clk_gen:clk_gen_mod|sys_clk ;       ; 4.593 ; Fall       ; clk_gen:clk_gen_mod|sys_clk ;
; ADC_CLK_B   ; clk_gen:clk_gen_mod|sys_clk ;       ; 4.583 ; Fall       ; clk_gen:clk_gen_mod|sys_clk ;
; DAC_CLK_A   ; clk_gen:clk_gen_mod|sys_clk ;       ; 5.998 ; Fall       ; clk_gen:clk_gen_mod|sys_clk ;
; DAC_CLK_B   ; clk_gen:clk_gen_mod|sys_clk ;       ; 6.008 ; Fall       ; clk_gen:clk_gen_mod|sys_clk ;
; DAC_WRT_A   ; clk_gen:clk_gen_mod|sys_clk ; 5.666 ;       ; Fall       ; clk_gen:clk_gen_mod|sys_clk ;
; DAC_WRT_B   ; clk_gen:clk_gen_mod|sys_clk ; 4.316 ;       ; Fall       ; clk_gen:clk_gen_mod|sys_clk ;
+-------------+-----------------------------+-------+-------+------------+-----------------------------+


+------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                        ;
+-------------+-----------------------------+-------+-------+------------+-----------------------------+
; Data Port   ; Clock Port                  ; Rise  ; Fall  ; Clock Edge ; Clock Reference             ;
+-------------+-----------------------------+-------+-------+------------+-----------------------------+
; ADC_CLK_A   ; clk_gen:clk_gen_mod|sys_clk ; 2.376 ;       ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
; ADC_CLK_B   ; clk_gen:clk_gen_mod|sys_clk ; 2.366 ;       ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
; DAC_CLK_A   ; clk_gen:clk_gen_mod|sys_clk ; 3.064 ;       ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
; DAC_CLK_B   ; clk_gen:clk_gen_mod|sys_clk ; 3.074 ;       ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
; DAC_DA[*]   ; clk_gen:clk_gen_mod|sys_clk ; 3.282 ; 3.342 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DA[0]  ; clk_gen:clk_gen_mod|sys_clk ; 3.705 ; 3.818 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DA[1]  ; clk_gen:clk_gen_mod|sys_clk ; 4.191 ; 4.362 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DA[2]  ; clk_gen:clk_gen_mod|sys_clk ; 3.419 ; 3.501 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DA[3]  ; clk_gen:clk_gen_mod|sys_clk ; 3.591 ; 3.692 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DA[4]  ; clk_gen:clk_gen_mod|sys_clk ; 3.719 ; 3.837 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DA[5]  ; clk_gen:clk_gen_mod|sys_clk ; 3.886 ; 4.032 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DA[6]  ; clk_gen:clk_gen_mod|sys_clk ; 3.539 ; 3.625 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DA[7]  ; clk_gen:clk_gen_mod|sys_clk ; 3.827 ; 3.952 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DA[8]  ; clk_gen:clk_gen_mod|sys_clk ; 3.626 ; 3.728 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DA[9]  ; clk_gen:clk_gen_mod|sys_clk ; 3.282 ; 3.342 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DA[10] ; clk_gen:clk_gen_mod|sys_clk ; 3.632 ; 3.730 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DA[11] ; clk_gen:clk_gen_mod|sys_clk ; 3.291 ; 3.351 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DA[12] ; clk_gen:clk_gen_mod|sys_clk ; 3.983 ; 4.132 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DA[13] ; clk_gen:clk_gen_mod|sys_clk ; 3.968 ; 4.144 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
; DAC_DB[*]   ; clk_gen:clk_gen_mod|sys_clk ; 3.236 ; 3.296 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DB[0]  ; clk_gen:clk_gen_mod|sys_clk ; 3.294 ; 3.355 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DB[1]  ; clk_gen:clk_gen_mod|sys_clk ; 3.294 ; 3.354 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DB[2]  ; clk_gen:clk_gen_mod|sys_clk ; 3.385 ; 3.450 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DB[3]  ; clk_gen:clk_gen_mod|sys_clk ; 3.312 ; 3.372 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DB[4]  ; clk_gen:clk_gen_mod|sys_clk ; 3.292 ; 3.353 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DB[5]  ; clk_gen:clk_gen_mod|sys_clk ; 3.292 ; 3.352 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DB[6]  ; clk_gen:clk_gen_mod|sys_clk ; 3.290 ; 3.351 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DB[7]  ; clk_gen:clk_gen_mod|sys_clk ; 3.290 ; 3.350 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DB[8]  ; clk_gen:clk_gen_mod|sys_clk ; 3.267 ; 3.328 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DB[9]  ; clk_gen:clk_gen_mod|sys_clk ; 3.267 ; 3.327 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DB[10] ; clk_gen:clk_gen_mod|sys_clk ; 3.236 ; 3.297 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DB[11] ; clk_gen:clk_gen_mod|sys_clk ; 3.236 ; 3.296 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DB[12] ; clk_gen:clk_gen_mod|sys_clk ; 3.242 ; 3.303 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  DAC_DB[13] ; clk_gen:clk_gen_mod|sys_clk ; 3.247 ; 3.307 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
; DAC_WRT_A   ; clk_gen:clk_gen_mod|sys_clk ;       ; 2.899 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
; DAC_WRT_B   ; clk_gen:clk_gen_mod|sys_clk ;       ; 2.227 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
; LEDG[*]     ; clk_gen:clk_gen_mod|sys_clk ; 4.148 ; 4.324 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  LEDG[6]    ; clk_gen:clk_gen_mod|sys_clk ; 4.162 ; 4.332 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
;  LEDG[7]    ; clk_gen:clk_gen_mod|sys_clk ; 4.148 ; 4.324 ; Rise       ; clk_gen:clk_gen_mod|sys_clk ;
; ADC_CLK_A   ; clk_gen:clk_gen_mod|sys_clk ;       ; 2.512 ; Fall       ; clk_gen:clk_gen_mod|sys_clk ;
; ADC_CLK_B   ; clk_gen:clk_gen_mod|sys_clk ;       ; 2.502 ; Fall       ; clk_gen:clk_gen_mod|sys_clk ;
; DAC_CLK_A   ; clk_gen:clk_gen_mod|sys_clk ;       ; 3.289 ; Fall       ; clk_gen:clk_gen_mod|sys_clk ;
; DAC_CLK_B   ; clk_gen:clk_gen_mod|sys_clk ;       ; 3.299 ; Fall       ; clk_gen:clk_gen_mod|sys_clk ;
; DAC_WRT_A   ; clk_gen:clk_gen_mod|sys_clk ; 3.104 ;       ; Fall       ; clk_gen:clk_gen_mod|sys_clk ;
; DAC_WRT_B   ; clk_gen:clk_gen_mod|sys_clk ; 2.350 ;       ; Fall       ; clk_gen:clk_gen_mod|sys_clk ;
+-------------+-----------------------------+-------+-------+------------+-----------------------------+


+------------------------------------------------------+
; Progagation Delay                                    ;
+------------+-------------+--------+----+----+--------+
; Input Port ; Output Port ; RR     ; RF ; FR ; FF     ;
+------------+-------------+--------+----+----+--------+
; KEY[0]     ; LEDG[0]     ; 7.551  ;    ;    ; 7.887  ;
; KEY[1]     ; LEDG[1]     ; 7.218  ;    ;    ; 7.533  ;
; KEY[2]     ; LEDG[2]     ; 7.711  ;    ;    ; 8.104  ;
; KEY[3]     ; LEDG[3]     ; 8.017  ;    ;    ; 8.409  ;
; SW[0]      ; LEDR[0]     ; 8.661  ;    ;    ; 9.125  ;
; SW[1]      ; LEDR[1]     ; 8.469  ;    ;    ; 8.926  ;
; SW[2]      ; LEDR[2]     ; 8.568  ;    ;    ; 8.956  ;
; SW[3]      ; LEDR[3]     ; 8.499  ;    ;    ; 8.848  ;
; SW[4]      ; LEDR[4]     ; 8.409  ;    ;    ; 8.843  ;
; SW[5]      ; LEDR[5]     ; 8.559  ;    ;    ; 9.041  ;
; SW[6]      ; LEDR[6]     ; 8.941  ;    ;    ; 9.417  ;
; SW[7]      ; LEDR[7]     ; 8.619  ;    ;    ; 9.105  ;
; SW[8]      ; LEDR[8]     ; 8.863  ;    ;    ; 9.351  ;
; SW[9]      ; LEDR[9]     ; 9.815  ;    ;    ; 10.371 ;
; SW[10]     ; LEDR[10]    ; 9.260  ;    ;    ; 9.781  ;
; SW[11]     ; LEDR[11]    ; 9.216  ;    ;    ; 9.712  ;
; SW[12]     ; LEDR[12]    ; 9.147  ;    ;    ; 9.598  ;
; SW[13]     ; LEDR[13]    ; 8.873  ;    ;    ; 9.378  ;
; SW[14]     ; LEDR[14]    ; 8.870  ;    ;    ; 9.375  ;
; SW[15]     ; LEDR[15]    ; 10.513 ;    ;    ; 11.089 ;
; SW[16]     ; LEDR[16]    ; 8.892  ;    ;    ; 9.403  ;
; SW[17]     ; LEDR[17]    ; 8.860  ;    ;    ; 9.357  ;
+------------+-------------+--------+----+----+--------+


+----------------------------------------------------+
; Minimum Progagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; KEY[0]     ; LEDG[0]     ; 3.831 ;    ;    ; 4.455 ;
; KEY[1]     ; LEDG[1]     ; 3.672 ;    ;    ; 4.270 ;
; KEY[2]     ; LEDG[2]     ; 3.951 ;    ;    ; 4.600 ;
; KEY[3]     ; LEDG[3]     ; 4.101 ;    ;    ; 4.762 ;
; SW[0]      ; LEDR[0]     ; 4.462 ;    ;    ; 5.183 ;
; SW[1]      ; LEDR[1]     ; 4.319 ;    ;    ; 5.031 ;
; SW[2]      ; LEDR[2]     ; 4.345 ;    ;    ; 5.043 ;
; SW[3]      ; LEDR[3]     ; 4.297 ;    ;    ; 4.983 ;
; SW[4]      ; LEDR[4]     ; 4.284 ;    ;    ; 4.982 ;
; SW[5]      ; LEDR[5]     ; 4.378 ;    ;    ; 5.105 ;
; SW[6]      ; LEDR[6]     ; 4.578 ;    ;    ; 5.328 ;
; SW[7]      ; LEDR[7]     ; 4.416 ;    ;    ; 5.146 ;
; SW[8]      ; LEDR[8]     ; 4.508 ;    ;    ; 5.251 ;
; SW[9]      ; LEDR[9]     ; 5.238 ;    ;    ; 6.007 ;
; SW[10]     ; LEDR[10]    ; 4.707 ;    ;    ; 5.487 ;
; SW[11]     ; LEDR[11]    ; 4.684 ;    ;    ; 5.459 ;
; SW[12]     ; LEDR[12]    ; 4.634 ;    ;    ; 5.393 ;
; SW[13]     ; LEDR[13]    ; 4.516 ;    ;    ; 5.272 ;
; SW[14]     ; LEDR[14]    ; 4.513 ;    ;    ; 5.268 ;
; SW[15]     ; LEDR[15]    ; 5.562 ;    ;    ; 6.387 ;
; SW[16]     ; LEDR[16]    ; 4.516 ;    ;    ; 5.276 ;
; SW[17]     ; LEDR[17]    ; 4.499 ;    ;    ; 5.252 ;
+------------+-------------+-------+----+----+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; LEDG[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[8]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[9]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[10]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[11]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[12]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[13]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[14]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[15]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[16]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[17]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DAC_DA[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DAC_DA[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DAC_DA[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DAC_DA[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DAC_DA[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DAC_DA[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DAC_DA[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DAC_DA[7]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DAC_DA[8]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DAC_DA[9]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DAC_DA[10]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DAC_DA[11]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DAC_DA[12]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DAC_DA[13]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DAC_DB[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DAC_DB[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DAC_DB[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DAC_DB[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DAC_DB[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DAC_DB[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DAC_DB[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DAC_DB[7]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DAC_DB[8]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DAC_DB[9]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DAC_DB[10]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DAC_DB[11]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DAC_DB[12]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DAC_DB[13]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADC_CLK_A     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADC_CLK_B     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADC_OEB_A     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADC_OEB_B     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DAC_CLK_A     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DAC_CLK_B     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DAC_MODE      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DAC_WRT_A     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DAC_WRT_B     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; ADC_DB[0]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ADC_DB[13]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ADC_DB[12]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ADC_DB[11]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ADC_DB[10]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ADC_DB[9]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ADC_DB[8]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ADC_DB[7]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ADC_DB[6]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ADC_DB[5]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ADC_DB[4]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ADC_DB[3]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ADC_DB[2]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ADC_DB[1]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; KEY[0]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; KEY[1]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; KEY[2]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; KEY[3]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[0]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[1]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[2]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[3]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[4]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[5]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[6]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[7]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[8]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[9]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[10]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[11]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[12]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[13]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[14]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[15]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[16]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[17]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ADC_DA[0]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ADC_DA[13]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ADC_DA[12]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ADC_DA[11]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ADC_DA[10]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ADC_DA[9]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ADC_DA[8]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ADC_DA[7]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ADC_DA[6]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ADC_DA[5]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ADC_DA[4]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ADC_DA[3]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ADC_DA[2]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ADC_DA[1]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clock_50                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDG[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDG[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDG[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDG[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDG[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDG[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; LEDR[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; LEDR[16]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[17]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; DAC_DA[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; DAC_DA[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; DAC_DA[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; DAC_DA[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; DAC_DA[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; DAC_DA[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; DAC_DA[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; DAC_DA[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; DAC_DA[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; DAC_DA[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; DAC_DA[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; DAC_DA[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; DAC_DA[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; DAC_DA[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; DAC_DB[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; DAC_DB[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; DAC_DB[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; DAC_DB[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; DAC_DB[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; DAC_DB[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; DAC_DB[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; DAC_DB[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; DAC_DB[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; DAC_DB[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; DAC_DB[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; DAC_DB[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; DAC_DB[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; DAC_DB[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; ADC_CLK_A     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; ADC_CLK_B     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; ADC_OEB_A     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; ADC_OEB_B     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; DAC_CLK_A     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; DAC_CLK_B     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; DAC_MODE      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; DAC_WRT_A     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; DAC_WRT_B     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDG[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; LEDR[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; LEDR[16]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[17]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; DAC_DA[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; DAC_DA[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; DAC_DA[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; DAC_DA[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; DAC_DA[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; DAC_DA[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; DAC_DA[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; DAC_DA[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; DAC_DA[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; DAC_DA[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; DAC_DA[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; DAC_DA[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; DAC_DA[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; DAC_DA[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; DAC_DB[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; DAC_DB[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; DAC_DB[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; DAC_DB[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; DAC_DB[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; DAC_DB[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; DAC_DB[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; DAC_DB[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; DAC_DB[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; DAC_DB[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; DAC_DB[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; DAC_DB[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; DAC_DB[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; DAC_DB[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; ADC_CLK_A     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; ADC_CLK_B     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; ADC_OEB_A     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; ADC_OEB_B     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; DAC_CLK_A     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; DAC_CLK_B     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; DAC_MODE      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; DAC_WRT_A     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; DAC_WRT_B     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDG[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; LEDG[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; LEDG[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; LEDR[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; LEDR[16]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[17]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DAC_DA[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; DAC_DA[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; DAC_DA[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; DAC_DA[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; DAC_DA[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; DAC_DA[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; DAC_DA[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; DAC_DA[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; DAC_DA[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; DAC_DA[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; DAC_DA[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; DAC_DA[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; DAC_DA[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; DAC_DA[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; DAC_DB[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; DAC_DB[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; DAC_DB[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; DAC_DB[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; DAC_DB[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; DAC_DB[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; DAC_DB[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; DAC_DB[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; DAC_DB[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; DAC_DB[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; DAC_DB[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; DAC_DB[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; DAC_DB[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; DAC_DB[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ADC_CLK_A     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ADC_CLK_B     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ADC_OEB_A     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ADC_OEB_B     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; DAC_CLK_A     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; DAC_CLK_B     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; DAC_MODE      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; DAC_WRT_A     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; DAC_WRT_B     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                   ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
; From Clock                        ; To Clock                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|down_count[1] ; 18       ; 0        ; 0        ; 0        ;
; clk_gen:clk_gen_mod|sys_clk       ; clk_gen:clk_gen_mod|down_count[1] ; 18       ; 0        ; 0        ; 0        ;
; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk       ; 356      ; 249      ; 0        ; 0        ;
; clk_gen:clk_gen_mod|sys_clk       ; clk_gen:clk_gen_mod|sys_clk       ; 377099   ; 0        ; 0        ; 0        ;
; clock_50                          ; clk_gen:clk_gen_mod|sys_clk       ; 747      ; 0        ; 0        ; 0        ;
; clk_gen:clk_gen_mod|down_count[1] ; clock_50                          ; 4        ; 4        ; 0        ; 0        ;
; clk_gen:clk_gen_mod|sys_clk       ; clock_50                          ; 1        ; 1        ; 0        ; 0        ;
; clock_50                          ; clock_50                          ; 11       ; 0        ; 0        ; 0        ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                    ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
; From Clock                        ; To Clock                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|down_count[1] ; 18       ; 0        ; 0        ; 0        ;
; clk_gen:clk_gen_mod|sys_clk       ; clk_gen:clk_gen_mod|down_count[1] ; 18       ; 0        ; 0        ; 0        ;
; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|sys_clk       ; 356      ; 249      ; 0        ; 0        ;
; clk_gen:clk_gen_mod|sys_clk       ; clk_gen:clk_gen_mod|sys_clk       ; 377099   ; 0        ; 0        ; 0        ;
; clock_50                          ; clk_gen:clk_gen_mod|sys_clk       ; 747      ; 0        ; 0        ; 0        ;
; clk_gen:clk_gen_mod|down_count[1] ; clock_50                          ; 4        ; 4        ; 0        ; 0        ;
; clk_gen:clk_gen_mod|sys_clk       ; clock_50                          ; 1        ; 1        ; 0        ; 0        ;
; clock_50                          ; clock_50                          ; 11       ; 0        ; 0        ; 0        ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 36    ; 36   ;
; Unconstrained Input Port Paths  ; 291   ; 291  ;
; Unconstrained Output Ports      ; 58    ; 58   ;
; Unconstrained Output Port Paths ; 58    ; 58   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version
    Info: Processing started: Mon Feb 13 23:38:21 2017
Info: Command: quartus_sta deliverable2 -c deliverable2
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity d2_exam_top
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 10MHz   
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Warning (332174): Ignored filter at qsta_default_script.tcl(1038): altera_reserved_tck could not be matched with a port
Warning (332049): Ignored create_clock at qsta_default_script.tcl(1038): Argument <targets> is an empty collection
    Info (332050): read_sdc
Warning (332174): Ignored filter at qsta_default_script.tcl(1038): altera_reserved_tck could not be matched with a clock
Critical Warning (332012): Synopsys Design Constraints File file not found: 'deliverable2.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock_50 clock_50
    Info (332105): create_clock -period 1.000 -name clk_gen:clk_gen_mod|sys_clk clk_gen:clk_gen_mod|sys_clk
    Info (332105): create_clock -period 1.000 -name clk_gen:clk_gen_mod|down_count[1] clk_gen:clk_gen_mod|down_count[1]
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -9.647
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -9.647      -767.263 clk_gen:clk_gen_mod|sys_clk 
    Info (332119):    -0.826        -3.121 clock_50 
    Info (332119):    -0.417        -2.570 clk_gen:clk_gen_mod|down_count[1] 
Info (332146): Worst-case hold slack is -0.590
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.590        -1.986 clock_50 
    Info (332119):    -0.581       -84.601 clk_gen:clk_gen_mod|sys_clk 
    Info (332119):    -0.334        -3.886 clk_gen:clk_gen_mod|down_count[1] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -476.825 clk_gen:clk_gen_mod|sys_clk 
    Info (332119):    -3.000       -10.710 clock_50 
    Info (332119):    -1.285       -46.260 clk_gen:clk_gen_mod|down_count[1] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -8.592
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -8.592      -691.094 clk_gen:clk_gen_mod|sys_clk 
    Info (332119):    -0.625        -2.271 clock_50 
    Info (332119):    -0.290        -1.163 clk_gen:clk_gen_mod|down_count[1] 
Info (332146): Worst-case hold slack is -0.474
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.474        -1.674 clock_50 
    Info (332119):    -0.446       -56.300 clk_gen:clk_gen_mod|sys_clk 
    Info (332119):    -0.392        -5.134 clk_gen:clk_gen_mod|down_count[1] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -476.825 clk_gen:clk_gen_mod|sys_clk 
    Info (332119):    -3.000       -10.710 clock_50 
    Info (332119):    -1.285       -46.260 clk_gen:clk_gen_mod|down_count[1] 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.233
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.233      -266.956 clk_gen:clk_gen_mod|sys_clk 
    Info (332119):     0.121         0.000 clock_50 
    Info (332119):     0.309         0.000 clk_gen:clk_gen_mod|down_count[1] 
Info (332146): Worst-case hold slack is -0.466
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.466        -1.883 clock_50 
    Info (332119):    -0.437       -84.932 clk_gen:clk_gen_mod|sys_clk 
    Info (332119):    -0.235        -3.103 clk_gen:clk_gen_mod|down_count[1] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000        -9.190 clock_50 
    Info (332119):    -1.000      -299.000 clk_gen:clk_gen_mod|sys_clk 
    Info (332119):    -1.000       -36.000 clk_gen:clk_gen_mod|down_count[1] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 7 warnings
    Info: Peak virtual memory: 438 megabytes
    Info: Processing ended: Mon Feb 13 23:38:26 2017
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:03


