Group,Bump/Pin Name,Ball Name,Ball ID,Bump center_x,Bump center_y,Ball center_x,Ball center_y,IO_tile_pin,IO_tile_pin_x,IO_tile_pin_y,IO_tile_pin_z,EFPGA_PIN,GBOX_NAME,Mode_BP_SDR_A_TX,Mode_BP_DDR_A_TX,Mode_RATE_3_A_TX,Mode_RATE_4_A_TX,Mode_RATE_5_A_TX,Mode_RATE_6_A_TX,Mode_RATE_7_A_TX,Mode_RATE_8_A_TX,Mode_RATE_9_A_TX,Mode_RATE_10_A_TX,Mode_BP_SDR_B_TX,Mode_BP_DDR_B_TX,Mode_RATE_3_B_TX,Mode_RATE_4_B_TX,Mode_RATE_5_B_TX,Mode_BP_SDR_A_RX,Mode_BP_DDR_A_RX,Mode_RATE_3_A_RX,Mode_RATE_4_A_RX,Mode_RATE_5_A_RX,Mode_RATE_6_A_RX,Mode_RATE_7_A_RX,Mode_RATE_8_A_RX,Mode_RATE_9_A_RX,Mode_RATE_10_A_RX,Mode_BP_SDR_B_RX,Mode_BP_DDR_B_RX,Mode_RATE_3_B_RX,Mode_RATE_4_B_RX,Mode_RATE_5_B_RX,MIPI_MODE,Ref clock,BANK,ALT Function,Debug Mode,Scan Mode,Mbist Mode,Type,Direction,Voltage,Power Pad,Discription,Voltage2,Remark
System,RST_N,BOOT_RST_N,A2,5760,6193,18000,20000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,sys_clk,,,,,,RS_HVIO_DIF_*,Input,1.8/2.5/3.3V,N,Chip Reset,1.8V-3.3V,,RST_N,BOOT__RST_N,Chip Reset,N
,XIN,BOOT_CLK,B1,5890,6193,19000,20000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,sys_clk,,,,,,RS_HVIO_DIF_*,Input,1.8/2.5/3.3V,N,Crystal Clock,1.8V-3.3V,,CLK,BOOT__CLK,Crystal Clock,N
,TESTMODE,GND,C1,6020,6193,20000,20000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,sys_clk,,,,,,RS_HVIO_DIF_*,Input,1.8/2.5/3.3V,N,Testmode pin,1.8V-3.3V,,GND,GND,Testmode pin,N
,Bootm0,BOOT_M_0,B3,6150,6193,21000,20000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,sys_clk,,,,,,RS_HVIO_DIF_*,Input,1.8/2.5/3.3V,N,Boot mode pin,1.8V-3.3V,,M,BOOT__M,Boot mode pin,N
,Bootm1,BOOT_M_1,B4,6280,6193,22000,20000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,sys_clk,,,,,,RS_HVIO_DIF_*,Input,1.8/2.5/3.3V,N,Boot mode pin,1.8V-3.3V,,M,BOOT__M,Boot mode pin,N
,Bootm2,BOOT_M_2,C2,5825,6080.4,23000,20000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,sys_clk,,,,,,RS_HVIO_DIF_*,Input,1.8/2.5/3.3V,N,Boot mode pin,,,M,BOOT__M,Boot mode pin,N
,CLKSEL_0,BOOT_CLKSEL_0,B2,5955,6080.4,24000,20000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,sys_clk,,,,,,RS_HVIO_DIF_*,Input,1.8/2.5/3.3V,N,CLKSEL pin,,,CLKSEL,BOOT__CLKSEL,Clock select pin,N
,CLKSEL_1,BOOT_CLKSEL_1,A3,6085,6080.4,25000,20000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,sys_clk,,,,,,RS_HVIO_DIF_*,Input,1.8/2.5/3.3V,N,CLKSEL pin,1.8V-3.3V,,CLKSEL,BOOT__CLKSEL,Clock select pin,N
JTAG,JTAG_TDI,BOOT_JTAG_TDI,B6,6215,6080.4,26000,20000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,sys_clk,,,,,,RS_HVIO_DIF_*,Input,1.8/2.5/3.3V,N,JTAG Data Input,1.8V-3.3V,,JTAG_TDI,BOOT__JTAG_TDI,JTAG Data Input,N
,JTAG_TDO,BOOT_JTAG_TDO,A6,6345,6080.4,27000,20000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,sys_clk,,,,,,RS_HVIO_DIF_*,Output,1.8/2.5/3.3V,N,JTAG Data Output,1.8V-3.3V,,JTAG_TDO,BOOT__JTAG_TDO,JTAG Data Output,N
,JTAG_TMS,BOOT_JTAG_TMS,B5,5760,5967.8,18000,21000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,sys_clk,,,,,,RS_HVIO_DIF_*,Input,1.8/2.5/3.3V,N,JTAG TMS Bit,1.8V-3.3V,,JTAG_TMS,BOOT__JTAG_TMS,JTAG TMS Bit,N
,JTAG_TCK,BOOT_JTAG_TCK,B7,5890,5967.8,19000,21000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,sys_clk,,,,,,RS_HVIO_DIF_*,Input,1.8/2.5/3.3V,N,JTAG Clock,1.8V-3.3V,,JTAG_TCK,BOOT__JTAG_TCK,JTAG Clock,N
,JTAG_TRSTN,BOOT_JTAG_TRSTN,A5,6020,5967.8,20000,21000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,sys_clk,,,,,,RS_HVIO_DIF_*,Input,1.8/2.5/3.3V,N,JTAG Reset,1.8V-3.3V,,JTAG_TRSTN,BOOT__JTAG_TRSTN,JTAG Reset,N
GPIO,GPIO_A_0,SOC_GPIO0_0,D5,6150,5967.8,21000,21000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,sys_clk,,,dbg_fcb_icb_clk_o,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO0,SOC_GPIO0,SoC GPIO[0],FPGA GPIO[0]
,GPIO_A_1,SOC_GPIO1_1,C3,6280,5967.8,22000,21000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,sys_clk,,,dbg_fcb_icb_data_o,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO1,SOC_GPIO1,SoC GPIO[1],FPGA GPIO[1]
,GPIO_A_2,SOC_GPIO2_2,D6,5825,5855.2,23000,21000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,sys_clk,,,dbg_fcb_icb_cmd_o,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO2,SOC_GPIO2,SoC GPIO[2],FPGA GPIO[2]
,GPIO_A_3,SOC_GPIO3_3,C5,5955,5855.2,24000,21000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,sys_clk,,,dbg_fcb_icb_clk_i,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO3,SOC_GPIO3,SoC GPIO[3],FPGA GPIO[3]
,GPIO_A_4,SOC_GPIO4_4,C4,6085,5855.2,25000,21000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,sys_clk,,,dbg_fcb_icb_data_i,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO4,SOC_GPIO4,SoC GPIO[4],FPGA GPIO[4]
,GPIO_A_5,SOC_GPIO5_5,C7,6215,5855.2,26000,21000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,sys_clk,,,dbg_fcb_icb_rst_n,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO5,SOC_GPIO5,SoC GPIO[5],FPGA GPIO[5]
,GPIO_A_6,SOC_GPIO6_CONFIG_DONE_6,D8,6345,5855.2,27000,21000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,sys_clk,,CONFIG_DONE,CONFIG_DONE,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO6_CONFIG_DONE,SOC_GPIO6_CONFIG_DONE,SoC GPIO[6],FPGA GPIO[6]
,GPIO_A_7,SOC_GPIO7_CONFIG_ERROR_7,C6,5760,5742.6,18000,22000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,sys_clk,,CONFIG_ERROR,CONFIG_ERROR,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO7_CONFIG_ERROR,SOC_GPIO7_CONFIG_ERROR,SoC GPIO[7],FPGA GPIO[7]
,GPIO_B_0,SOC_UART0_TX_8,F4,6345,5630,27000,22000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,sys_clk,,,,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,UART0_TX,SOC_UART0_TX,UART0_TX,FPGA GPIO[8]
,GPIO_B_1,SOC_UART0_RX_9,F5,5760,5517.4,18000,23000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,sys_clk,,,,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,UART0_RX,SOC_UART0_RX,UART0_RX,FPGA GPIO[9]
,GPIO_B_2,SOC_GPIO8_UART1_TX_10,E7,5890,5517.4,19000,23000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,sys_clk,,UART1_TX,Debug_0(AFReady),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO8_UART1_TX,SOC_GPIO8_UART1_TX,SoC GPIO[8],FPGA GPIO[10]
,GPIO_B_3,SOC_GPIO9_UART1_RX_11,E6,6020,5517.4,20000,23000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,sys_clk,,UART1_RX,Debug_1(AFValid),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO9_UART1_RX,SOC_GPIO9_UART1_RX,SoC GPIO[9],FPGA GPIO[11]
,GPIO_B_4,SOC_SPI_CS_12,E5,6150,5517.4,21000,23000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,sys_clk,,,Debug_2(ATBytes),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,SPI_CS,SOC_SPI_CS,SPI_CS,FPGA GPIO[12]
,GPIO_B_5,SOC_GPIO10_13,E4,6280,5517.4,22000,23000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,sys_clk,,,Debug_3(ATData[0]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO10,SOC_GPIO10,SoC GPIO[10],FPGA GPIO[13]
,GPIO_B_6,SOC_SPI_MOSI_14,E3,5825,5404.8,23000,23000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,sys_clk,,,Debug_4(ATData[1]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,SPI_MOSI,SOC_SPI_MOSI,SPI_MOSI (DQ0),FPGA GPIO[14]
,GPIO_B_7,SOC_SPI_MISO_15,F3,5955,5404.8,24000,23000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,sys_clk,,,Debug_5(ATData[2]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,SPI_MISO,SOC_SPI_MISO,SPI_MISO (DQ1),FPGA GPIO[15]
,GPIO_B_8,SOC_SPI_DQ2_16,D3,6085,5404.8,25000,23000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,sys_clk,,,Debug_6(ATData[3]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,SPI_DQ2,SOC_SPI_DQ2,SPI_DQ2,FPGA GPIO[16]
,GPIO_B_9,SOC_SPI_DQ3_17,E2,6215,5404.8,26000,23000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,sys_clk,,,Debug_7(ATData[4]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,SPI_DQ3,SOC_SPI_DQ3,SPI_DQ3,FPGA GPIO[17]
,GPIO_B_10,SOC_GPIO11_18,F6,6345,5404.8,27000,23000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,sys_clk,,,Debug_8(ATData[5]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO11,SOC_GPIO11,SoC GPIO[11],FPGA GPIO[18]
,GPIO_B_11,SOC_I2C_SDA_19,F7,5760,5292.2,18000,24000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,sys_clk,,,Debug_9(ATData[6]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,I2C_SDA,SOC_I2C_SDA,I2C_SDA,FPGA GPIO[19]
,GPIO_B_12,SOC_GPIO12_20,F8,5890,5292.2,19000,24000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,sys_clk,,,Debug_10(ATData[7]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO12,SOC_GPIO12,SoC GPIO[12] (SW0),FPGA GPIO[20]
,GPIO_B_13,SOC_GPIO13_21,D2,6020,5292.2,20000,24000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,sys_clk,,,Debug_11(ATData[8]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO13,SOC_GPIO13,SoC GPIO[13] (SW1),FPGA GPIO[21]
,GPIO_B_14,SOC_GPIO14_22,G8,6150,5292.2,21000,24000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,sys_clk,,,Debug_12(ATData[9]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO14,SOC_GPIO14,SoC GPIO[14] (SW2),FPGA GPIO[22]
,GPIO_B_15,SOC_GPIO15_23,E8,6280,5292.2,22000,24000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,sys_clk,,,Debug_13(ATData[10]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO15,SOC_GPIO15,SoC GPIO[15] (SW3),FPGA GPIO[23]
,GPIO_C_0,SOC_GPIO16_PWM0_24,H8,5825,5179.6,23000,24000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,sys_clk,,gpt_pwm_0,Debug_14(ATData[11]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO16_PWM0,SOC_GPIO16_PWM0,SoC GPIO[16],FPGA GPIO[24]
,GPIO_C_1,SOC_GPIO17_PWM1_25,E1,5955,5179.6,24000,24000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,gpt_pwm_1,Debug_15(ATData[12]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO17_PWM1,SOC_GPIO17_PWM1,SoC GPIO[17],FPGA GPIO[25]
,GPIO_C_2,SOC_GPIO18_PWM2_26,H3,6085,5179.6,25000,24000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,gpt_pwm_2,Debug_16(ATData[13]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO18_PWM2,SOC_GPIO18_PWM2,SoC GPIO[18],FPGA GPIO[26]
,GPIO_C_3,SOC_GPIO19_PWM3_27,H4,6215,5179.6,26000,24000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,gpt_pwm_3,Debug_17(ATData[14]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO19_PWM3,SOC_GPIO19_PWM3,SoC GPIO[19],FPGA GPIO[27]
,GPIO_C_4,SOC_GPIO20_UART0_CTS_28,G3,6345,5179.6,27000,24000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,UART0_CTS,Debug_18(ATData[15]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO20_UART0_CTS,SOC_GPIO20_UART0_CTS,SoC GPIO[20],FPGA GPIO[28]
,GPIO_C_5,SOC_GPIO21_UART0_RTS_29,H7,5760,5067,18000,25000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,UART0_RTS,Debug_19(ATId[0]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO21_UART0_RTS,SOC_GPIO21_UART0_RTS,SoC GPIO[21],FPGA GPIO[29]
,GPIO_C_6,SOC_GPIO22_UART1_CTS_30,G2,5890,5067,19000,25000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,UART1_CTS,Debug_20(ATId[1]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO22_UART1_CTS,SOC_GPIO22_UART1_CTS,SoC GPIO[22],FPGA GPIO[30]
,GPIO_C_7,SOC_GPIO23_UART1_RTS_31,H6,6020,5067,20000,25000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,UART1_RTS,Debug_21(ATId[2]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO23_UART1_RTS,SOC_GPIO23_UART1_RTS,SoC GPIO[23],FPGA GPIO[31]
,GPIO_C_8,SOC_GPIO24_32,H1,6150,5067,21000,25000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Debug_22(ATId[3]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO24,SOC_GPIO24,SoC GPIO[24],FPGA GPIO[32]
,GPIO_C_9,SOC_GPIO25_33,H5,6280,5067,22000,25000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Debug_23(ATId[4]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO25,SOC_GPIO25,SoC GPIO[25] ,FPGA GPIO[33]
,GPIO_C_10,SOC_GPIO26_34,G6,5825,4954.4,23000,25000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Debug_24(ATId[5]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO26,SOC_GPIO26,SoC GPIO[26],FPGA GPIO[34]
,GPIO_C_11,SOC_GPIO27_35,J8,5955,4954.4,24000,25000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Debug_25(ATId[6]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO27,SOC_GPIO27,SoC GPIO[27],FPGA GPIO[35]
,GPIO_C_12,SOC_GPIO28_36,F2,6085,4954.4,25000,25000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Debug_26(ATReady),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO28,SOC_GPIO28,SoC GPIO[28],FPGA GPIO[36]
,GPIO_C_13,SOC_GPIO29_37,G5,6215,4954.4,26000,25000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Debug_27(ATValid),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO29,SOC_GPIO29,SoC GPIO[29],FPGA GPIO[37]
,GPIO_C_14,SOC_GPIO30_38,F1,6345,4954.4,27000,25000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO30,SOC_GPIO30,SoC GPIO[30],FPGA GPIO[38]
,GPIO_C_15,SOC_GPIO31_39,H2,5760,4841.8,18000,26000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO31,SOC_GPIO31,SoC GPIO[31],FPGA GPIO[39]
GBe,MDIO_MDC,GBE_MDIO_MDC,D9,5890,4841.8,19000,26000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,,1.8V-3.3V,,MDIO_MDC,GBE_,,N
,MDIO_DATA,GBE_MDIO_DATA,D11,6020,4841.8,20000,26000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,,1.8V-3.3V,,MDIO_DATA,GBE_,,N
,RGMII_TXD0,GBE_TXD_0,D12,6150,4841.8,21000,26000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,RS_HVIO_DIF_*,Output,1.8/2.5/3.3V,N,,1.2 / 1.5/ 1.8,,TXD,GBE__TXD,,N
,RGMII_TXD1,GBE_TXD_1,C12,6280,4841.8,22000,26000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,RS_HVIO_DIF_*,Output,1.8/2.5/3.3V,N,,1.2 / 1.5/ 1.8,,TXD,GBE__TXD,,N
,RGMII_TXD2,GBE_TXD_2,B12,5825,4729.2,23000,26000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,RS_HVIO_DIF_*,Output,1.8/2.5/3.3V,N,,1.2 / 1.5/ 1.8,,TXD,GBE__TXD,,N
,RGMII_TXD3,GBE_TXD_3,A12,5955,4729.2,24000,26000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,RS_HVIO_DIF_*,Output,1.8/2.5/3.3V,N,,1.2 / 1.5/ 1.8,,TXD,GBE__TXD,,N
,RGMII_TX_CTL,GBE_TX_CTL,A11,6085,4729.2,25000,26000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,RS_HVIO_DIF_*,Output,1.8/2.5/3.3V,N,,1.2 / 1.5/ 1.8,,TX_CTL,GBE_,,N
,RGMII_TXC,GBE_TXC,C9,6215,4729.2,26000,26000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,RS_HVIO_DIF_*,Output,1.8/2.5/3.3V,N,,1.2 / 1.5/ 1.8,,TXC,GBE_,,N
,RGMII_RXD0,GBE_RXD_0,D10,6345,4729.2,27000,26000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,RS_HVIO_DIF_*,Input,1.8/2.5/3.3V,N,,1.2 / 1.5/ 1.8,,RXD,GBE__RXD,,N
,RGMII_RXD1,GBE_RXD_1,C10,5760,4616.6,18000,27000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,RS_HVIO_DIF_*,Input,1.8/2.5/3.3V,N,,1.2 / 1.5/ 1.8,,RXD,GBE__RXD,,N
,RGMII_RXD2,GBE_RXD_2,B10,5890,4616.6,19000,27000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,RS_HVIO_DIF_*,Input,1.8/2.5/3.3V,N,,1.2 / 1.5/ 1.8,,RXD,GBE__RXD,,N
,RGMII_RXD3,GBE_RXD_3,A10,6020,4616.6,20000,27000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,RS_HVIO_DIF_*,Input,1.8/2.5/3.3V,N,,1.2 / 1.5/ 1.8,,RXD,GBE__RXD,,N
,RGMII_RX_CTL,GBE_RX_CTL,A9,6150,4616.6,21000,27000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,RS_HVIO_DIF_*,Input,1.8/2.5/3.3V,N,,1.2 / 1.5/ 1.9,,RX_CTL,GBE_,,N
,RGMII_RXC,GBE_RXC,C11,6280,4616.6,22000,27000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,RS_HVIO_DIF_*,Input,1.8/2.5/3.3V,N,,1.2 / 1.5/ 1.10,,RXC,GBE_,,N
USB,USB_DP,USB_D_P,B14,5825,4504,23000,27000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,CNDS HM IO,Inout,1.8/2.5/3.3V,N,Differential P Port,,,D,USB__,,N
,USB_DN,USB_D_N,A14,5955,4504,24000,27000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,CNDS HM IO,Inout,1.8/2.5/3.3V,N,Differential N Port,,,D,USB__,,N
,USB_VBUS,USB_VBUS,D14,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,CNDS HM IO,,1.8/2.5/3.3V,,,,,VBUS,USB_,,N
,USB_ID,USB_ID,E13,6085,4504,25000,27000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,CNDS HM IO,,1.8/2.5/3.3V,,,,,ID,USB_,,N
,UBS_RTRIM,UBS_RTRIM,,6215,4504,26000,27000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,CNDS HM IO,Output,1.8/2.5/3.3V,N,no XTAL OUT for USB,,,RTRIM,USB_,,N
I2C CLK,I2C_SCL,BOOT_I2C_SCL,A8,6345,4504,27000,27000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,,,,0,BOOT_,,N
SPI CLK,SPI_SCLK,BOOT_SPI_SCLK,B8,5760,4504,17000,27000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,,,,0,BOOT_,,N
GPT,GPT_RTC,BOOT_GPT_RTC,C8,5890,4504,16000,27000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,GPT real time clock,,,0,BOOT_,,N
DDR,PAD_MEM_DQS_N[0],PAD_MEM_DQS_N[0],,1600,6193,3000,27000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,DQS,DDR__DQSN,,N
,PAD_MEM_DQS_N[1],PAD_MEM_DQS_N[1],,1730,6193,4000,27000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,DQS,DDR__DQSN,,N
,PAD_MEM_DQS_N[2],PAD_MEM_DQS_N[2],,1860,6193,5000,27000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,DQS,DDR__DQSN,,N
,PAD_MEM_DQS_N[3],PAD_MEM_DQS_N[3],,1990,6193,6000,27000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,DQS,DDR__DQSN,,N
,PAD_MEM_DQS[0],PAD_MEM_DQS[0],,2120,6193,7000,27000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,DQS,DDR__DQSP,,N
,PAD_MEM_DQS[1],PAD_MEM_DQS[1],,2250,6193,8000,27000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,DQS,DDR__DQSP,,N
,PAD_MEM_DQS[2],PAD_MEM_DQS[2],,2380,6193,9000,27000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,DQS,DDR__DQSP,,N
,PAD_MEM_DQS[3],PAD_MEM_DQS[3],,2510,6193,10000,27000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,DQS,DDR__DQSP,,N
,PAD_MEM_DQ[0],DDR_DQ_0,E28,2640,6193,11000,27000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,DQ,DDR__DQ,,N
,PAD_MEM_DQ[1],DDR_DQ_1,D24,2770,6193,12000,27000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,DQ,DDR__DQ,,N
,PAD_MEM_DQ[2],DDR_DQ_2,G21,2900,6193,13000,27000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,DQ,DDR__DQ,,N
,PAD_MEM_DQ[3],DDR_DQ_3,D18,3030,6193,14000,27000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,DQ,DDR__DQ,,N
,PAD_MEM_DQ[4],DDR_DQ_4,E16,3160,6193,15000,27000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,DQ,DDR__DQ,,N
,PAD_MEM_DQ[5],DDR_DQ_5,F17,3290,6193,16000,27000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,DQ,DDR__DQ,,N
,PAD_MEM_DQ[6],DDR_DQ_6,E21,3420,6193,17000,27000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,DQ,DDR__DQ,,N
,PAD_MEM_DQ[7],DDR_DQ_7,D21,3550,6193,18000,27000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,DQ,DDR__DQ,,N
,PAD_MEM_DQ[8],DDR_DQ_8,G18,3680,6193,19000,27000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,DQ,DDR__DQ,,N
,PAD_MEM_DQ[9],DDR_DQ_9,E18,3810,6193,20000,27000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,DQ,DDR__DQ,,N
,PAD_MEM_DQ[10],DDR_DQ_10,D28,3940,6193,21000,27000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,DQ,DDR__DQ,,N
,PAD_MEM_DQ[11],DDR_DQ_11,E26,1665,6080.4,3000,26000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,DQ,DDR__DQ,,N
,PAD_MEM_DQ[12],DDR_DQ_12,E27,1795,6080.4,4000,26000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,DQ,DDR__DQ,,N
,PAD_MEM_DQ[13],DDR_DQ_13,D27,1925,6080.4,5000,26000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,DQ,DDR__DQ,,N
,PAD_MEM_DQ[14],DDR_DQ_14,G23,2055,6080.4,6000,26000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,DQ,DDR__DQ,,N
,PAD_MEM_DQ[15],DDR_DQ_15,F23,2185,6080.4,7000,26000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,DQ,DDR__DQ,,N
,PAD_MEM_DQ[16],DDR_DQ_16,E23,2315,6080.4,8000,26000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,DQ,DDR__DQ,,N
,PAD_MEM_DQ[17],DDR_DQ_17,E25,2445,6080.4,9000,26000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,DQ,DDR__DQ,,N
,PAD_MEM_DQ[18],DDR_DQ_18,D25,2575,6080.4,10000,26000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,DQ,DDR__DQ,,N
,PAD_MEM_DQ[19],DDR_DQ_19,E24,2705,6080.4,11000,26000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,DQ,DDR__DQ,,N
,PAD_MEM_DQ[20],DDR_DQ_20,G22,2835,6080.4,12000,26000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,DQ,DDR__DQ,,N
,PAD_MEM_DQ[21],DDR_DQ_21,F22,2965,6080.4,13000,26000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,DQ,DDR__DQ,,N
,PAD_MEM_DQ[22],DDR_DQ_22,E22,3095,6080.4,14000,26000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,DQ,DDR__DQ,,N
,PAD_MEM_DQ[23],DDR_DQ_23,D22,3225,6080.4,15000,26000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,DQ,DDR__DQ,,N
,PAD_MEM_DQ[24],DDR_DQ_24,F20,3355,6080.4,16000,26000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,DQ,DDR__DQ,,N
,PAD_MEM_DQ[25],DDR_DQ_25,E20,3485,6080.4,17000,26000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,DQ,DDR__DQ,,N
,PAD_MEM_DQ[26],DDR_DQ_26,G26,3615,6080.4,18000,26000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,DQ,DDR__DQ,,N
,PAD_MEM_DQ[27],DDR_DQ_27,F26,3745,6080.4,19000,26000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,DQ,DDR__DQ,,N
,PAD_MEM_DQ[28],DDR_DQ_28,E19,3875,6080.4,20000,26000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,DQ,DDR__DQ,,N
,PAD_MEM_DQ[29],DDR_DQ_29,D19,4005,6080.4,21000,26000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,DQ,DDR__DQ,,N
,PAD_MEM_DQ[30],DDR_DQ_30,D16,1600,5967.8,3000,25000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,DQ,DDR__DQ,,N
,PAD_MEM_DQ[31],DDR_DQ_31,E17,1730,5967.8,4000,25000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,DQ,DDR__DQ,,N
,PAD_MEM_DM[0],DDR_DM_0,G27,1860,5967.8,5000,25000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,DM,DDR__DM,,N
,PAD_MEM_DM[1],DDR_DM_1,G24,1990,5967.8,6000,25000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,DM,DDR__DM,,N
,PAD_MEM_DM[2],DDR_DM_2,G20,2120,5967.8,7000,25000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,DM,DDR__DM,,N
,PAD_MEM_DM[3],DDR_DM_3,G17,2250,5967.8,8000,25000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,DM,DDR__DM,,N
,PAD_MEM_CLK[0],DDR_CLK_0P,A24,2380,5967.8,9000,25000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,CLK,DDR__CLKP,,N
,PAD_MEM_CLK[1],DDR_CLK_1P,A19,2510,5967.8,10000,25000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,CLK,DDR__CLKP,,N
,PAD_MEM_CLK_N[0],DDR_CLK_0N,B24,2640,5967.8,11000,25000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,CLK,DDR__CLKN,,N
,PAD_MEM_CLK_N[1],DDR_CLK_1N,B19,2770,5967.8,12000,25000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,CLK,DDR__CLKN,,N
,PAD_MEM_CTL[0],DDR_RESET_N,C18,2900,5967.8,13000,25000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,RESET_N,DDR__RESET_N,,N
,PAD_MEM_CTL[1],DDR_ODT_0,C21,3030,5967.8,14000,25000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,ODT,DDR__ODT,,N
,PAD_MEM_CTL[2],DDR_ODT_1,C26,3160,5967.8,15000,25000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,ODT,DDR__ODT,,N
,PAD_MEM_CTL[3],DDR_CS_N_0,A25,3290,5967.8,16000,25000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,CS_N,DDR__CS_N,,N
,PAD_MEM_CTL[4],DDR_CS_N_1,C25,3420,5967.8,17000,25000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,CS_N,DDR__CS_N,,N
,PAD_MEM_CTL[5],DDR_BA_0,B25,3550,5967.8,18000,25000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,BA,DDR__BA,,N
,PAD_MEM_CTL[6],DDR_BA_1,B23,3680,5967.8,19000,25000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,BA,DDR__BA,,N
,PAD_MEM_CTL[7],DDR_CKE_0,C17,3810,5967.8,20000,25000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,CKE,DDR__CKE,,N
,PAD_MEM_CTL[8],DDR_CKE_1,B17,3940,5967.8,21000,25000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,CKE,DDR__CKE,,N
,PAD_MEM_CTL[9],DDR_BA_2,A16,1600,5855.2,3000,24000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,BA_2_BG_0,DDR_,,N
,PAD_MEM_CTL[10],DDR_BG_1,A18,1730,5855.2,4000,24000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,BG,DDR__BG,,N
,PAD_MEM_CTL[11],DDR_ADDR_0,C22,1860,5855.2,5000,24000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,ADDR,DDR__ADDR,,N
,PAD_MEM_CTL[12],DDR_ADDR_1,B28,1990,5855.2,6000,24000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,ADDR,DDR__ADDR,,N
,PAD_MEM_CTL[13],DDR_ADDR_2,B26,2120,5855.2,7000,24000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,ADDR,DDR__ADDR,,N
,PAD_MEM_CTL[14],DDR_ADDR_3,C27,2250,5855.2,8000,24000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,ADDR,DDR__ADDR,,N
,PAD_MEM_CTL[15],DDR_ADDR_4,B27,2380,5855.2,9000,24000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,ADDR,DDR__ADDR,,N
,PAD_MEM_CTL[16],DDR_ADDR_5,A27,2510,5855.2,10000,24000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,ADDR,DDR__ADDR,,N
,PAD_MEM_CTL[17],DDR_ADDR_6,C19,2640,5855.2,11000,24000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,ADDR,DDR__ADDR,,N
,PAD_MEM_CTL[18],DDR_ADDR_7,B20,2770,5855.2,12000,24000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,ADDR,DDR__ADDR,,N
,PAD_MEM_CTL[19],DDR_ADDR_8,B18,2900,5855.2,13000,24000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,ADDR,DDR__ADDR,,N
,PAD_MEM_CTL[20],DDR_ADDR_9,B22,3030,5855.2,14000,24000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,ADDR,DDR__ADDR,,N
,PAD_MEM_CTL[21],DDR_ADDR_10,B21,3160,5855.2,15000,24000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,ADDR,DDR__ADDR,,N
,PAD_MEM_CTL[22],DDR_ADDR_11,C16,3290,5855.2,16000,24000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,ADDR,DDR__ADDR,,N
,PAD_MEM_CTL[23],DDR_ADDR_12,B16,3420,5855.2,17000,24000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,ADDR,DDR__ADDR,,N
,PAD_MEM_CTL[24],DDR_ADDR_13,C28,3550,5855.2,18000,24000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,ADDR,DDR__ADDR,,N
,PAD_MEM_CTL[25],DDR_ADDR_14,C23,3680,5855.2,19000,24000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,ADDR,DDR__ADDR,,N
,PAD_MEM_CTL[26],DDR_ADDR_15,C24,3810,5855.2,20000,24000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,ADDR,DDR__ADDR,,N
,PAD_MEM_CTL[27],DDR_WE_N_ADDR_16,C20,3940,5855.2,21000,24000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,WE_N_ADDR,DDR__WE_N_ADDR,,N
,PAD_MEM_CTL[28],DDR_CAS_N_ADDR_17,A22,4070,5855.2,22000,24000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,CAS_N_ADDR,DDR__CAS_N_ADDR,,N
,PAD_MEM_CTL[29],DDR_RAS_N_ACT_N,A21,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,RAS_N_ACT_N,DDR__RAS_N_ACT_N,,N
,PAD_COMP,DDR_COMP,C15,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,DTI IP,Inout,,,,,,COMP,DDR_COMP,,N
,PAD_VREF,DDR_VREF,H16,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,DTI IP,Inout,,,,,,VREF,DDR_VREF,,N
,,,,,,,,FPGA_33_65_1,33,65,1,A2F_1,rst_n_fpga0,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_42_65_1,42,65,1,A2F_1,rst_n_fpga1,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_28_65_1,28,65,1,A2F_1,rst_n_fpga_s,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_33_65_0,33,65,0,clk_out_0,clk_fpga_fabric_m0,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_42_65_0,42,65,0,clk_out_0,clk_fpga_fabric_m1,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_28_65_0,28,65,0,clk_out_0,clk_fpga_fabric_s0,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_53_65_0,53,65,0,clk_out_0,clk_fpga_fabric_irq,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_56_65_0,56,65,0,clk_out_0,clk_fpga_fabric_dma,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_57_65_0,57,65,0,clk_out_0,clk_fpga_fabric_gpio,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_53_65_23,53,65,23,F2A_23,rst_n_fpga_fabric_irq,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_53_65_22,53,65,22,F2A_22,rst_n_fpga_fabric_dma,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_53_65_21,53,65,21,F2A_21,rst_n_fpga_fabric_gpio   ,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_52_65_23,52,65,23,F2A_23,fpga_irq_src[15],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_52_65_22,52,65,22,F2A_22,fpga_irq_src[14],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_52_65_21,52,65,21,F2A_21,fpga_irq_src[13],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_52_65_20,52,65,20,F2A_20,fpga_irq_src[12],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_52_65_19,52,65,19,F2A_19,fpga_irq_src[11],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_52_65_18,52,65,18,F2A_18,fpga_irq_src[10],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_52_65_17,52,65,17,F2A_17,fpga_irq_src[9],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_52_65_16,52,65,16,F2A_16,fpga_irq_src[8],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_52_65_15,52,65,15,F2A_15,fpga_irq_src[7],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_52_65_14,52,65,14,F2A_14,fpga_irq_src[6],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_52_65_13,52,65,13,F2A_13,fpga_irq_src[5],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_52_65_12,52,65,12,F2A_12,fpga_irq_src[4],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_52_65_11,52,65,11,F2A_11,fpga_irq_src[3],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_52_65_10,52,65,10,F2A_10,fpga_irq_src[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_52_65_9,52,65,9,F2A_9,fpga_irq_src[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_52_65_8,52,65,8,F2A_8,fpga_irq_src[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_54_65_11,54,65,11,A2F_11,fpga_irq_set[12],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_54_65_10,54,65,10,A2F_10,fpga_irq_set[11],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_54_65_9,54,65,9,A2F_9,fpga_irq_set[10],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_54_65_8,54,65,8,A2F_8,fpga_irq_set[9],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_54_65_7,54,65,7,A2F_7,fpga_irq_set[8],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_54_65_6,54,65,6,A2F_6,fpga_irq_set[7],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_54_65_5,54,65,5,A2F_5,fpga_irq_set[6],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_54_65_4,54,65,4,A2F_4,fpga_irq_set[5],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_54_65_3,54,65,3,A2F_3,fpga_irq_set[4],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_54_65_2,54,65,2,A2F_2,fpga_irq_set[3],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_54_65_1,54,65,1,A2F_1,fpga_irq_set[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_54_65_0,54,65,0,A2F_0,fpga_irq_set[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_56_65_11,56,65,11,A2F_11,fpga_irq_set,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_52_65_7,52,65,7,F2A_7,dma_req_fpga[3],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_52_65_6,52,65,6,F2A_6,dma_req_fpga[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_52_65_5,52,65,5,F2A_5,dma_req_fpga[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_52_65_4,52,65,4,F2A_4,dma_req_fpga[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_56_65_10,56,65,10,A2F_10,dma_ack_fpga[3],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_56_65_9,56,65,9,A2F_9,dma_ack_fpga[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_56_65_8,56,65,8,A2F_8,dma_ack_fpga[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_56_65_7,56,65,7,A2F_7,dma_ack_fpga[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_24_65_11,24,65,11,A2F_11,fpga_ahb_s0_haddr[31],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_24_65_10,24,65,10,A2F_10,fpga_ahb_s0_haddr[30],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_24_65_9,24,65,9,A2F_9,fpga_ahb_s0_haddr[29],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_24_65_8,24,65,8,A2F_8,fpga_ahb_s0_haddr[28],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_24_65_7,24,65,7,A2F_7,fpga_ahb_s0_haddr[27],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_24_65_6,24,65,6,A2F_6,fpga_ahb_s0_haddr[26],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_24_65_5,24,65,5,A2F_5,fpga_ahb_s0_haddr[25],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_24_65_4,24,65,4,A2F_4,fpga_ahb_s0_haddr[24],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_24_65_3,24,65,3,A2F_3,fpga_ahb_s0_haddr[23],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_24_65_2,24,65,2,A2F_2,fpga_ahb_s0_haddr[22],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_24_65_1,24,65,1,A2F_1,fpga_ahb_s0_haddr[21],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_24_65_0,24,65,0,A2F_0,fpga_ahb_s0_haddr[20],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_25_65_11,25,65,11,A2F_11,fpga_ahb_s0_haddr[19],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_25_65_10,25,65,10,A2F_10,fpga_ahb_s0_haddr[18],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_25_65_9,25,65,9,A2F_9,fpga_ahb_s0_haddr[17],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_25_65_8,25,65,8,A2F_8,fpga_ahb_s0_haddr[16],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_25_65_7,25,65,7,A2F_7,fpga_ahb_s0_haddr[15],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_25_65_6,25,65,6,A2F_6,fpga_ahb_s0_haddr[14],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_25_65_5,25,65,5,A2F_5,fpga_ahb_s0_haddr[13],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_25_65_4,25,65,4,A2F_4,fpga_ahb_s0_haddr[12],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_25_65_3,25,65,3,A2F_3,fpga_ahb_s0_haddr[11],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_25_65_2,25,65,2,A2F_2,fpga_ahb_s0_haddr[10],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_25_65_1,25,65,1,A2F_1,fpga_ahb_s0_haddr[9],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_25_65_0,25,65,0,A2F_0,fpga_ahb_s0_haddr[8],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_26_65_11,26,65,11,A2F_11,fpga_ahb_s0_haddr[7],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_26_65_10,26,65,10,A2F_10,fpga_ahb_s0_haddr[6],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_26_65_9,26,65,9,A2F_9,fpga_ahb_s0_haddr[5],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_26_65_8,26,65,8,A2F_8,fpga_ahb_s0_haddr[4],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_26_65_7,26,65,7,A2F_7,fpga_ahb_s0_haddr[3],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_26_65_6,26,65,6,A2F_6,fpga_ahb_s0_haddr[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_26_65_5,26,65,5,A2F_5,fpga_ahb_s0_haddr[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_26_65_4,26,65,4,A2F_4,fpga_ahb_s0_haddr[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_26_65_3,26,65,3,A2F_3,fpga_ahb_s0_hburst[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_26_65_2,26,65,2,A2F_2,fpga_ahb_s0_hburst[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_26_65_1,26,65,1,A2F_1,fpga_ahb_s0_hburst[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_26_65_0,26,65,0,A2F_0,fpga_ahb_s0_hmastlock,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_28_65_11,28,65,11,A2F_11,fpga_ahb_s0_hprot[3],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_28_65_10,28,65,10,A2F_10,fpga_ahb_s0_hprot[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_28_65_9,28,65,9,A2F_9,fpga_ahb_s0_hprot[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_28_65_8,28,65,8,A2F_8,fpga_ahb_s0_hprot[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_24_65_23,24,65,23,F2A_23,fpga_ahb_s0_hrdata[31],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_24_65_22,24,65,22,F2A_22,fpga_ahb_s0_hrdata[30],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_24_65_21,24,65,21,F2A_21,fpga_ahb_s0_hrdata[29],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_24_65_20,24,65,20,F2A_20,fpga_ahb_s0_hrdata[28],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_24_65_19,24,65,19,F2A_19,fpga_ahb_s0_hrdata[27],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_24_65_18,24,65,18,F2A_18,fpga_ahb_s0_hrdata[26],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_24_65_17,24,65,17,F2A_17,fpga_ahb_s0_hrdata[25],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_24_65_16,24,65,16,F2A_16,fpga_ahb_s0_hrdata[24],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_24_65_15,24,65,15,F2A_15,fpga_ahb_s0_hrdata[23],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_24_65_14,24,65,14,F2A_14,fpga_ahb_s0_hrdata[22],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_24_65_13,24,65,13,F2A_13,fpga_ahb_s0_hrdata[21],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_24_65_12,24,65,12,F2A_12,fpga_ahb_s0_hrdata[20],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_24_65_11,24,65,11,F2A_11,fpga_ahb_s0_hrdata[19],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_24_65_10,24,65,10,F2A_10,fpga_ahb_s0_hrdata[18],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_24_65_9,24,65,9,F2A_9,fpga_ahb_s0_hrdata[17],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_24_65_8,24,65,8,F2A_8,fpga_ahb_s0_hrdata[16],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_24_65_7,24,65,7,F2A_7,fpga_ahb_s0_hrdata[15],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_24_65_6,24,65,6,F2A_6,fpga_ahb_s0_hrdata[14],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_24_65_5,24,65,5,F2A_5,fpga_ahb_s0_hrdata[13],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_24_65_4,24,65,4,F2A_4,fpga_ahb_s0_hrdata[12],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_24_65_3,24,65,3,F2A_3,fpga_ahb_s0_hrdata[11],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_24_65_2,24,65,2,F2A_2,fpga_ahb_s0_hrdata[10],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_24_65_1,24,65,1,F2A_1,fpga_ahb_s0_hrdata[9],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_24_65_0,24,65,0,F2A_0,fpga_ahb_s0_hrdata[8],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_25_65_23,25,65,23,F2A_23,fpga_ahb_s0_hrdata[7],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_25_65_22,25,65,22,F2A_22,fpga_ahb_s0_hrdata[6],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_25_65_21,25,65,21,F2A_21,fpga_ahb_s0_hrdata[5],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_25_65_20,25,65,20,F2A_20,fpga_ahb_s0_hrdata[4],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_25_65_19,25,65,19,F2A_19,fpga_ahb_s0_hrdata[3],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_25_65_18,25,65,18,F2A_18,fpga_ahb_s0_hrdata[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_25_65_17,25,65,17,F2A_17,fpga_ahb_s0_hrdata[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_25_65_16,25,65,16,F2A_16,fpga_ahb_s0_hrdata[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_25_65_15,25,65,15,F2A_15,fpga_ahb_s0_hready,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_25_65_14,25,65,14,F2A_14,fpga_ahb_s0_hresp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_28_65_7,28,65,7,A2F_7,fpga_ahb_s0_hsel,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_28_65_6,28,65,6,A2F_6,fpga_ahb_s0_hsize[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_28_65_5,28,65,5,A2F_5,fpga_ahb_s0_hsize[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_28_65_4,28,65,4,A2F_4,fpga_ahb_s0_hsize[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_28_65_3,28,65,3,A2F_3,fpga_ahb_s0_htrans[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_28_65_2,28,65,2,A2F_2,fpga_ahb_s0_htrans[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_29_65_11,29,65,11,A2F_11,fpga_ahb_s0_hwbe[3],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_29_65_10,29,65,10,A2F_10,fpga_ahb_s0_hwbe[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_29_65_9,29,65,9,A2F_9,fpga_ahb_s0_hwbe[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_29_65_8,29,65,8,A2F_8,fpga_ahb_s0_hwbe[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_29_65_7,29,65,7,A2F_7,fpga_ahb_s0_hwdata[31],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_29_65_6,29,65,6,A2F_6,fpga_ahb_s0_hwdata[30],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_29_65_5,29,65,5,A2F_5,fpga_ahb_s0_hwdata[29],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_29_65_4,29,65,4,A2F_4,fpga_ahb_s0_hwdata[28],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_29_65_3,29,65,3,A2F_3,fpga_ahb_s0_hwdata[27],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_29_65_2,29,65,2,A2F_2,fpga_ahb_s0_hwdata[26],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_29_65_1,29,65,1,A2F_1,fpga_ahb_s0_hwdata[25],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_29_65_0,29,65,0,A2F_0,fpga_ahb_s0_hwdata[24],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_30_65_11,30,65,11,A2F_11,fpga_ahb_s0_hwdata[23],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_30_65_10,30,65,10,A2F_10,fpga_ahb_s0_hwdata[22],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_30_65_9,30,65,9,A2F_9,fpga_ahb_s0_hwdata[21],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_30_65_8,30,65,8,A2F_8,fpga_ahb_s0_hwdata[20],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_30_65_7,30,65,7,A2F_7,fpga_ahb_s0_hwdata[19],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_30_65_6,30,65,6,A2F_6,fpga_ahb_s0_hwdata[18],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_30_65_5,30,65,5,A2F_5,fpga_ahb_s0_hwdata[17],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_30_65_4,30,65,4,A2F_4,fpga_ahb_s0_hwdata[16],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_30_65_3,30,65,3,A2F_3,fpga_ahb_s0_hwdata[15],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_30_65_2,30,65,2,A2F_2,fpga_ahb_s0_hwdata[14],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_30_65_1,30,65,1,A2F_1,fpga_ahb_s0_hwdata[13],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_30_65_0,30,65,0,A2F_0,fpga_ahb_s0_hwdata[12],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_32_65_11,32,65,11,A2F_11,fpga_ahb_s0_hwdata[11],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_32_65_10,32,65,10,A2F_10,fpga_ahb_s0_hwdata[10],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_32_65_9,32,65,9,A2F_9,fpga_ahb_s0_hwdata[9],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_32_65_8,32,65,8,A2F_8,fpga_ahb_s0_hwdata[8],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_32_65_7,32,65,7,A2F_7,fpga_ahb_s0_hwdata[7],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_32_65_6,32,65,6,A2F_6,fpga_ahb_s0_hwdata[6],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_32_65_5,32,65,5,A2F_5,fpga_ahb_s0_hwdata[5],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_32_65_4,32,65,4,A2F_4,fpga_ahb_s0_hwdata[4],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_32_65_3,32,65,3,A2F_3,fpga_ahb_s0_hwdata[3],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_32_65_2,32,65,2,A2F_2,fpga_ahb_s0_hwdata[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_32_65_1,32,65,1,A2F_1,fpga_ahb_s0_hwdata[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_32_65_0,32,65,0,A2F_0,fpga_ahb_s0_hwdata[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_33_65_11,33,65,11,A2F_11,fpga_ahb_s0_hwrite,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_26_65_23,26,65,23,F2A_23,fpga_axi_m0_ar_addr[31],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_26_65_22,26,65,22,F2A_22,fpga_axi_m0_ar_addr[30],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_26_65_21,26,65,21,F2A_21,fpga_axi_m0_ar_addr[29],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_26_65_20,26,65,20,F2A_20,fpga_axi_m0_ar_addr[28],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_26_65_19,26,65,19,F2A_19,fpga_axi_m0_ar_addr[27],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_26_65_18,26,65,18,F2A_18,fpga_axi_m0_ar_addr[26],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_26_65_17,26,65,17,F2A_17,fpga_axi_m0_ar_addr[25],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_26_65_16,26,65,16,F2A_16,fpga_axi_m0_ar_addr[24],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_26_65_15,26,65,15,F2A_15,fpga_axi_m0_ar_addr[23],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_26_65_14,26,65,14,F2A_14,fpga_axi_m0_ar_addr[22],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_26_65_13,26,65,13,F2A_13,fpga_axi_m0_ar_addr[21],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_26_65_12,26,65,12,F2A_12,fpga_axi_m0_ar_addr[20],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_26_65_11,26,65,11,F2A_11,fpga_axi_m0_ar_addr[19],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_26_65_10,26,65,10,F2A_10,fpga_axi_m0_ar_addr[18],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_26_65_9,26,65,9,F2A_9,fpga_axi_m0_ar_addr[17],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_26_65_8,26,65,8,F2A_8,fpga_axi_m0_ar_addr[16],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_26_65_7,26,65,7,F2A_7,fpga_axi_m0_ar_addr[15],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_26_65_6,26,65,6,F2A_6,fpga_axi_m0_ar_addr[14],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_26_65_5,26,65,5,F2A_5,fpga_axi_m0_ar_addr[13],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_26_65_4,26,65,4,F2A_4,fpga_axi_m0_ar_addr[12],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_26_65_3,26,65,3,F2A_3,fpga_axi_m0_ar_addr[11],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_26_65_2,26,65,2,F2A_2,fpga_axi_m0_ar_addr[10],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_26_65_1,26,65,1,F2A_1,fpga_axi_m0_ar_addr[9],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_26_65_0,26,65,0,F2A_0,fpga_axi_m0_ar_addr[8],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_28_65_23,28,65,23,F2A_23,fpga_axi_m0_ar_addr[7],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_28_65_22,28,65,22,F2A_22,fpga_axi_m0_ar_addr[6],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_28_65_21,28,65,21,F2A_21,fpga_axi_m0_ar_addr[5],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_28_65_20,28,65,20,F2A_20,fpga_axi_m0_ar_addr[4],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_28_65_19,28,65,19,F2A_19,fpga_axi_m0_ar_addr[3],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_28_65_18,28,65,18,F2A_18,fpga_axi_m0_ar_addr[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_28_65_17,28,65,17,F2A_17,fpga_axi_m0_ar_addr[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_28_65_16,28,65,16,F2A_16,fpga_axi_m0_ar_addr[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_28_65_15,28,65,15,F2A_15,fpga_axi_m0_ar_burst[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_28_65_14,28,65,14,F2A_14,fpga_axi_m0_ar_burst[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_28_65_13,28,65,13,F2A_13,fpga_axi_m0_ar_cache[3],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_28_65_12,28,65,12,F2A_12,fpga_axi_m0_ar_cache[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_28_65_11,28,65,11,F2A_11,fpga_axi_m0_ar_cache[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_28_65_10,28,65,10,F2A_10,fpga_axi_m0_ar_cache[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_28_65_9,28,65,9,F2A_9,fpga_axi_m0_ar_id[3],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_28_65_8,28,65,8,F2A_8,fpga_axi_m0_ar_id[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_28_65_7,28,65,7,F2A_7,fpga_axi_m0_ar_id[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_28_65_6,28,65,6,F2A_6,fpga_axi_m0_ar_id[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_28_65_5,28,65,5,F2A_5,fpga_axi_m0_ar_len[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_28_65_4,28,65,4,F2A_4,fpga_axi_m0_ar_len[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_28_65_3,28,65,3,F2A_3,fpga_axi_m0_ar_len[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_28_65_2,28,65,2,F2A_2,fpga_axi_m0_ar_lock,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_29_65_23,29,65,23,F2A_23,fpga_axi_m0_ar_prot[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_29_65_22,29,65,22,F2A_22,fpga_axi_m0_ar_prot[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_29_65_21,29,65,21,F2A_21,fpga_axi_m0_ar_prot[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_33_65_10,33,65,10,A2F_10,fpga_axi_m0_ar_ready,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_29_65_20,29,65,20,F2A_20,fpga_axi_m0_ar_size[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_29_65_19,29,65,19,F2A_19,fpga_axi_m0_ar_size[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_29_65_18,29,65,18,F2A_18,fpga_axi_m0_ar_size[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_29_65_17,29,65,17,F2A_17,fpga_axi_m0_ar_valid,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_29_65_16,29,65,16,F2A_16,fpga_axi_m0_aw_addr[31],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_29_65_15,29,65,15,F2A_15,fpga_axi_m0_aw_addr[30],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_29_65_14,29,65,14,F2A_14,fpga_axi_m0_aw_addr[29],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_29_65_13,29,65,13,F2A_13,fpga_axi_m0_aw_addr[28],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_29_65_12,29,65,12,F2A_12,fpga_axi_m0_aw_addr[27],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_29_65_11,29,65,11,F2A_11,fpga_axi_m0_aw_addr[26],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_29_65_10,29,65,10,F2A_10,fpga_axi_m0_aw_addr[25],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_29_65_9,29,65,9,F2A_9,fpga_axi_m0_aw_addr[24],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_29_65_8,29,65,8,F2A_8,fpga_axi_m0_aw_addr[23],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_29_65_7,29,65,7,F2A_7,fpga_axi_m0_aw_addr[22],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_29_65_6,29,65,6,F2A_6,fpga_axi_m0_aw_addr[21],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_29_65_5,29,65,5,F2A_5,fpga_axi_m0_aw_addr[20],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_29_65_4,29,65,4,F2A_4,fpga_axi_m0_aw_addr[19],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_29_65_3,29,65,3,F2A_3,fpga_axi_m0_aw_addr[18],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_29_65_2,29,65,2,F2A_2,fpga_axi_m0_aw_addr[17],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_29_65_1,29,65,1,F2A_1,fpga_axi_m0_aw_addr[16],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_29_65_0,29,65,0,F2A_0,fpga_axi_m0_aw_addr[15],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_30_65_23,30,65,23,F2A_23,fpga_axi_m0_aw_addr[14],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_30_65_22,30,65,22,F2A_22,fpga_axi_m0_aw_addr[13],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_30_65_21,30,65,21,F2A_21,fpga_axi_m0_aw_addr[12],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_30_65_20,30,65,20,F2A_20,fpga_axi_m0_aw_addr[11],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_30_65_19,30,65,19,F2A_19,fpga_axi_m0_aw_addr[10],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_30_65_18,30,65,18,F2A_18,fpga_axi_m0_aw_addr[9],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_30_65_17,30,65,17,F2A_17,fpga_axi_m0_aw_addr[8],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_30_65_16,30,65,16,F2A_16,fpga_axi_m0_aw_addr[7],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_30_65_15,30,65,15,F2A_15,fpga_axi_m0_aw_addr[6],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_30_65_14,30,65,14,F2A_14,fpga_axi_m0_aw_addr[5],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_30_65_13,30,65,13,F2A_13,fpga_axi_m0_aw_addr[4],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_30_65_12,30,65,12,F2A_12,fpga_axi_m0_aw_addr[3],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_30_65_11,30,65,11,F2A_11,fpga_axi_m0_aw_addr[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_30_65_10,30,65,10,F2A_10,fpga_axi_m0_aw_addr[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_30_65_9,30,65,9,F2A_9,fpga_axi_m0_aw_addr[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_30_65_8,30,65,8,F2A_8,fpga_axi_m0_aw_burst[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_30_65_7,30,65,7,F2A_7,fpga_axi_m0_aw_burst[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_30_65_6,30,65,6,F2A_6,fpga_axi_m0_aw_cache[3],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_30_65_5,30,65,5,F2A_5,fpga_axi_m0_aw_cache[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_30_65_4,30,65,4,F2A_4,fpga_axi_m0_aw_cache[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_30_65_3,30,65,3,F2A_3,fpga_axi_m0_aw_cache[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_32_65_23,32,65,23,F2A_23,fpga_axi_m0_aw_id[3],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_32_65_22,32,65,22,F2A_22,fpga_axi_m0_aw_id[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_32_65_21,32,65,21,F2A_21,fpga_axi_m0_aw_id[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_32_65_20,32,65,20,F2A_20,fpga_axi_m0_aw_id[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_32_65_19,32,65,19,F2A_19,fpga_axi_m0_aw_len[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_32_65_18,32,65,18,F2A_18,fpga_axi_m0_aw_len[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_32_65_17,32,65,17,F2A_17,fpga_axi_m0_aw_len[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_32_65_16,32,65,16,F2A_16,fpga_axi_m0_aw_lock,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_32_65_15,32,65,15,F2A_15,fpga_axi_m0_aw_prot[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_32_65_14,32,65,14,F2A_14,fpga_axi_m0_aw_prot[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_32_65_13,32,65,13,F2A_13,fpga_axi_m0_aw_prot[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_33_65_9,33,65,9,A2F_9,fpga_axi_m0_aw_ready,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_32_65_12,32,65,12,F2A_12,fpga_axi_m0_aw_size[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_32_65_11,32,65,11,F2A_11,fpga_axi_m0_aw_size[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_32_65_10,32,65,10,F2A_10,fpga_axi_m0_aw_size[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_32_65_9,32,65,9,F2A_9,fpga_axi_m0_aw_valid,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_33_65_8,33,65,8,A2F_8,fpga_axi_m0_b_id[3],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_33_65_7,33,65,7,A2F_7,fpga_axi_m0_b_id[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_33_65_6,33,65,6,A2F_6,fpga_axi_m0_b_id[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_33_65_5,33,65,5,A2F_5,fpga_axi_m0_b_id[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_32_65_8,32,65,8,F2A_8,fpga_axi_m0_b_ready,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_33_65_4,33,65,4,A2F_4,fpga_axi_m0_b_resp[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_33_65_3,33,65,3,A2F_3,fpga_axi_m0_b_resp[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_33_65_2,33,65,2,A2F_2,fpga_axi_m0_b_valid,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_34_65_11,34,65,11,A2F_11,fpga_axi_m0_r_data[63],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_34_65_10,34,65,10,A2F_10,fpga_axi_m0_r_data[62],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_34_65_9,34,65,9,A2F_9,fpga_axi_m0_r_data[61],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_34_65_8,34,65,8,A2F_8,fpga_axi_m0_r_data[60],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_34_65_7,34,65,7,A2F_7,fpga_axi_m0_r_data[59],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_34_65_6,34,65,6,A2F_6,fpga_axi_m0_r_data[58],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_34_65_5,34,65,5,A2F_5,fpga_axi_m0_r_data[57],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_34_65_4,34,65,4,A2F_4,fpga_axi_m0_r_data[56],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_34_65_3,34,65,3,A2F_3,fpga_axi_m0_r_data[55],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_34_65_2,34,65,2,A2F_2,fpga_axi_m0_r_data[54],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_34_65_1,34,65,1,A2F_1,fpga_axi_m0_r_data[53],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_34_65_0,34,65,0,A2F_0,fpga_axi_m0_r_data[52],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_36_65_11,36,65,11,A2F_11,fpga_axi_m0_r_data[51],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_36_65_10,36,65,10,A2F_10,fpga_axi_m0_r_data[50],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_36_65_9,36,65,9,A2F_9,fpga_axi_m0_r_data[49],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_36_65_8,36,65,8,A2F_8,fpga_axi_m0_r_data[48],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_36_65_7,36,65,7,A2F_7,fpga_axi_m0_r_data[47],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_36_65_6,36,65,6,A2F_6,fpga_axi_m0_r_data[46],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_36_65_5,36,65,5,A2F_5,fpga_axi_m0_r_data[45],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_36_65_4,36,65,4,A2F_4,fpga_axi_m0_r_data[44],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_36_65_3,36,65,3,A2F_3,fpga_axi_m0_r_data[43],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_36_65_2,36,65,2,A2F_2,fpga_axi_m0_r_data[42],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_36_65_1,36,65,1,A2F_1,fpga_axi_m0_r_data[41],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_36_65_0,36,65,0,A2F_0,fpga_axi_m0_r_data[40],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_37_65_11,37,65,11,A2F_11,fpga_axi_m0_r_data[39],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_37_65_10,37,65,10,A2F_10,fpga_axi_m0_r_data[38],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_37_65_9,37,65,9,A2F_9,fpga_axi_m0_r_data[37],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_37_65_8,37,65,8,A2F_8,fpga_axi_m0_r_data[36],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_37_65_7,37,65,7,A2F_7,fpga_axi_m0_r_data[35],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_37_65_6,37,65,6,A2F_6,fpga_axi_m0_r_data[34],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_37_65_5,37,65,5,A2F_5,fpga_axi_m0_r_data[33],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_37_65_4,37,65,4,A2F_4,fpga_axi_m0_r_data[32],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_37_65_3,37,65,3,A2F_3,fpga_axi_m0_r_data[31],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_37_65_2,37,65,2,A2F_2,fpga_axi_m0_r_data[30],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_37_65_1,37,65,1,A2F_1,fpga_axi_m0_r_data[29],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_37_65_0,37,65,0,A2F_0,fpga_axi_m0_r_data[28],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_38_65_11,38,65,11,A2F_11,fpga_axi_m0_r_data[27],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_38_65_10,38,65,10,A2F_10,fpga_axi_m0_r_data[26],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_38_65_9,38,65,9,A2F_9,fpga_axi_m0_r_data[25],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_38_65_8,38,65,8,A2F_8,fpga_axi_m0_r_data[24],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_38_65_7,38,65,7,A2F_7,fpga_axi_m0_r_data[23],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_38_65_6,38,65,6,A2F_6,fpga_axi_m0_r_data[22],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_38_65_5,38,65,5,A2F_5,fpga_axi_m0_r_data[21],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_38_65_4,38,65,4,A2F_4,fpga_axi_m0_r_data[20],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_38_65_3,38,65,3,A2F_3,fpga_axi_m0_r_data[19],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_38_65_2,38,65,2,A2F_2,fpga_axi_m0_r_data[18],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_38_65_1,38,65,1,A2F_1,fpga_axi_m0_r_data[17],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_38_65_0,38,65,0,A2F_0,fpga_axi_m0_r_data[16],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_40_65_11,40,65,11,A2F_11,fpga_axi_m0_r_data[15],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_40_65_10,40,65,10,A2F_10,fpga_axi_m0_r_data[14],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_40_65_9,40,65,9,A2F_9,fpga_axi_m0_r_data[13],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_40_65_8,40,65,8,A2F_8,fpga_axi_m0_r_data[12],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_40_65_7,40,65,7,A2F_7,fpga_axi_m0_r_data[11],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_40_65_6,40,65,6,A2F_6,fpga_axi_m0_r_data[10],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_40_65_5,40,65,5,A2F_5,fpga_axi_m0_r_data[9],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_40_65_4,40,65,4,A2F_4,fpga_axi_m0_r_data[8],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_40_65_3,40,65,3,A2F_3,fpga_axi_m0_r_data[7],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_40_65_2,40,65,2,A2F_2,fpga_axi_m0_r_data[6],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_40_65_1,40,65,1,A2F_1,fpga_axi_m0_r_data[5],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_40_65_0,40,65,0,A2F_0,fpga_axi_m0_r_data[4],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_41_65_11,41,65,11,A2F_11,fpga_axi_m0_r_data[3],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_41_65_10,41,65,10,A2F_10,fpga_axi_m0_r_data[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_41_65_9,41,65,9,A2F_9,fpga_axi_m0_r_data[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_41_65_8,41,65,8,A2F_8,fpga_axi_m0_r_data[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_41_65_7,41,65,7,A2F_7,fpga_axi_m0_r_id[3],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_41_65_6,41,65,6,A2F_6,fpga_axi_m0_r_id[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_41_65_5,41,65,5,A2F_5,fpga_axi_m0_r_id[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_41_65_4,41,65,4,A2F_4,fpga_axi_m0_r_id[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_41_65_3,41,65,3,A2F_3,fpga_axi_m0_r_last,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_32_65_7,32,65,7,F2A_7,fpga_axi_m0_r_ready,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_41_65_2,41,65,2,A2F_2,fpga_axi_m0_r_resp[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_41_65_1,41,65,1,A2F_1,fpga_axi_m0_r_resp[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_41_65_0,41,65,0,A2F_0,fpga_axi_m0_r_valid,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_33_65_23,33,65,23,F2A_23,fpga_axi_m0_w_data[63],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_33_65_22,33,65,22,F2A_22,fpga_axi_m0_w_data[62],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_33_65_21,33,65,21,F2A_21,fpga_axi_m0_w_data[61],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_33_65_20,33,65,20,F2A_20,fpga_axi_m0_w_data[60],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_33_65_19,33,65,19,F2A_19,fpga_axi_m0_w_data[59],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_33_65_18,33,65,18,F2A_18,fpga_axi_m0_w_data[58],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_33_65_17,33,65,17,F2A_17,fpga_axi_m0_w_data[57],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_33_65_16,33,65,16,F2A_16,fpga_axi_m0_w_data[56],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_33_65_15,33,65,15,F2A_15,fpga_axi_m0_w_data[55],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_33_65_14,33,65,14,F2A_14,fpga_axi_m0_w_data[54],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_33_65_13,33,65,13,F2A_13,fpga_axi_m0_w_data[53],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_33_65_12,33,65,12,F2A_12,fpga_axi_m0_w_data[52],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_33_65_11,33,65,11,F2A_11,fpga_axi_m0_w_data[51],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_33_65_10,33,65,10,F2A_10,fpga_axi_m0_w_data[50],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_33_65_9,33,65,9,F2A_9,fpga_axi_m0_w_data[49],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_33_65_8,33,65,8,F2A_8,fpga_axi_m0_w_data[48],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_33_65_7,33,65,7,F2A_7,fpga_axi_m0_w_data[47],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_33_65_6,33,65,6,F2A_6,fpga_axi_m0_w_data[46],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_33_65_5,33,65,5,F2A_5,fpga_axi_m0_w_data[45],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_33_65_4,33,65,4,F2A_4,fpga_axi_m0_w_data[44],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_33_65_3,33,65,3,F2A_3,fpga_axi_m0_w_data[43],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_33_65_2,33,65,2,F2A_2,fpga_axi_m0_w_data[42],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_33_65_1,33,65,1,F2A_1,fpga_axi_m0_w_data[41],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_33_65_0,33,65,0,F2A_0,fpga_axi_m0_w_data[40],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_34_65_23,34,65,23,F2A_23,fpga_axi_m0_w_data[39],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_34_65_22,34,65,22,F2A_22,fpga_axi_m0_w_data[38],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_34_65_21,34,65,21,F2A_21,fpga_axi_m0_w_data[37],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_34_65_20,34,65,20,F2A_20,fpga_axi_m0_w_data[36],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_34_65_19,34,65,19,F2A_19,fpga_axi_m0_w_data[35],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_34_65_18,34,65,18,F2A_18,fpga_axi_m0_w_data[34],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_34_65_17,34,65,17,F2A_17,fpga_axi_m0_w_data[33],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_34_65_16,34,65,16,F2A_16,fpga_axi_m0_w_data[32],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_34_65_15,34,65,15,F2A_15,fpga_axi_m0_w_data[31],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_34_65_14,34,65,14,F2A_14,fpga_axi_m0_w_data[30],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_34_65_13,34,65,13,F2A_13,fpga_axi_m0_w_data[29],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_34_65_12,34,65,12,F2A_12,fpga_axi_m0_w_data[28],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_34_65_11,34,65,11,F2A_11,fpga_axi_m0_w_data[27],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_34_65_10,34,65,10,F2A_10,fpga_axi_m0_w_data[26],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_34_65_9,34,65,9,F2A_9,fpga_axi_m0_w_data[25],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_34_65_8,34,65,8,F2A_8,fpga_axi_m0_w_data[24],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_34_65_7,34,65,7,F2A_7,fpga_axi_m0_w_data[23],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_34_65_6,34,65,6,F2A_6,fpga_axi_m0_w_data[22],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_34_65_5,34,65,5,F2A_5,fpga_axi_m0_w_data[21],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_34_65_4,34,65,4,F2A_4,fpga_axi_m0_w_data[20],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_34_65_3,34,65,3,F2A_3,fpga_axi_m0_w_data[19],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_34_65_2,34,65,2,F2A_2,fpga_axi_m0_w_data[18],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_34_65_1,34,65,1,F2A_1,fpga_axi_m0_w_data[17],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_34_65_0,34,65,0,F2A_0,fpga_axi_m0_w_data[16],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_36_65_23,36,65,23,F2A_23,fpga_axi_m0_w_data[15],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_36_65_22,36,65,22,F2A_22,fpga_axi_m0_w_data[14],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_36_65_21,36,65,21,F2A_21,fpga_axi_m0_w_data[13],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_36_65_20,36,65,20,F2A_20,fpga_axi_m0_w_data[12],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_36_65_19,36,65,19,F2A_19,fpga_axi_m0_w_data[11],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_36_65_18,36,65,18,F2A_18,fpga_axi_m0_w_data[10],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_36_65_17,36,65,17,F2A_17,fpga_axi_m0_w_data[9],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_36_65_16,36,65,16,F2A_16,fpga_axi_m0_w_data[8],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_36_65_15,36,65,15,F2A_15,fpga_axi_m0_w_data[7],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_36_65_14,36,65,14,F2A_14,fpga_axi_m0_w_data[6],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_36_65_13,36,65,13,F2A_13,fpga_axi_m0_w_data[5],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_36_65_12,36,65,12,F2A_12,fpga_axi_m0_w_data[4],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_36_65_11,36,65,11,F2A_11,fpga_axi_m0_w_data[3],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_36_65_10,36,65,10,F2A_10,fpga_axi_m0_w_data[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_36_65_9,36,65,9,F2A_9,fpga_axi_m0_w_data[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_36_65_8,36,65,8,F2A_8,fpga_axi_m0_w_data[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_36_65_7,36,65,7,F2A_7,fpga_axi_m0_w_last,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_42_65_11,42,65,11,A2F_11,fpga_axi_m0_w_ready,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_37_65_23,37,65,23,F2A_23,fpga_axi_m0_w_strb[7],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_37_65_22,37,65,22,F2A_22,fpga_axi_m0_w_strb[6],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_37_65_21,37,65,21,F2A_21,fpga_axi_m0_w_strb[5],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_37_65_20,37,65,20,F2A_20,fpga_axi_m0_w_strb[4],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_37_65_19,37,65,19,F2A_19,fpga_axi_m0_w_strb[3],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_37_65_18,37,65,18,F2A_18,fpga_axi_m0_w_strb[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_37_65_17,37,65,17,F2A_17,fpga_axi_m0_w_strb[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_37_65_16,37,65,16,F2A_16,fpga_axi_m0_w_strb[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_37_65_15,37,65,15,F2A_15,fpga_axi_m0_w_valid,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_37_65_14,37,65,14,F2A_14,fpga_axi_m1_ar_addr[31],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_37_65_13,37,65,13,F2A_13,fpga_axi_m1_ar_addr[30],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_37_65_12,37,65,12,F2A_12,fpga_axi_m1_ar_addr[29],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_37_65_11,37,65,11,F2A_11,fpga_axi_m1_ar_addr[28],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_37_65_10,37,65,10,F2A_10,fpga_axi_m1_ar_addr[27],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_37_65_9,37,65,9,F2A_9,fpga_axi_m1_ar_addr[26],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_37_65_8,37,65,8,F2A_8,fpga_axi_m1_ar_addr[25],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_37_65_7,37,65,7,F2A_7,fpga_axi_m1_ar_addr[24],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_37_65_6,37,65,6,F2A_6,fpga_axi_m1_ar_addr[23],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_37_65_5,37,65,5,F2A_5,fpga_axi_m1_ar_addr[22],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_37_65_4,37,65,4,F2A_4,fpga_axi_m1_ar_addr[21],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_37_65_3,37,65,3,F2A_3,fpga_axi_m1_ar_addr[20],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_37_65_2,37,65,2,F2A_2,fpga_axi_m1_ar_addr[19],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_37_65_1,37,65,1,F2A_1,fpga_axi_m1_ar_addr[18],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_37_65_0,37,65,0,F2A_0,fpga_axi_m1_ar_addr[17],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_38_65_23,38,65,23,F2A_23,fpga_axi_m1_ar_addr[16],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_38_65_22,38,65,22,F2A_22,fpga_axi_m1_ar_addr[15],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_38_65_21,38,65,21,F2A_21,fpga_axi_m1_ar_addr[14],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_38_65_20,38,65,20,F2A_20,fpga_axi_m1_ar_addr[13],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_38_65_19,38,65,19,F2A_19,fpga_axi_m1_ar_addr[12],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_38_65_18,38,65,18,F2A_18,fpga_axi_m1_ar_addr[11],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_38_65_17,38,65,17,F2A_17,fpga_axi_m1_ar_addr[10],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_38_65_16,38,65,16,F2A_16,fpga_axi_m1_ar_addr[9],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_38_65_15,38,65,15,F2A_15,fpga_axi_m1_ar_addr[8],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_38_65_14,38,65,14,F2A_14,fpga_axi_m1_ar_addr[7],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_38_65_13,38,65,13,F2A_13,fpga_axi_m1_ar_addr[6],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_38_65_12,38,65,12,F2A_12,fpga_axi_m1_ar_addr[5],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_38_65_11,38,65,11,F2A_11,fpga_axi_m1_ar_addr[4],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_38_65_10,38,65,10,F2A_10,fpga_axi_m1_ar_addr[3],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_38_65_9,38,65,9,F2A_9,fpga_axi_m1_ar_addr[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_38_65_8,38,65,8,F2A_8,fpga_axi_m1_ar_addr[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_38_65_7,38,65,7,F2A_7,fpga_axi_m1_ar_addr[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_38_65_6,38,65,6,F2A_6,fpga_axi_m1_ar_burst[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_38_65_5,38,65,5,F2A_5,fpga_axi_m1_ar_burst[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_38_65_4,38,65,4,F2A_4,fpga_axi_m1_ar_cache[3],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_38_65_3,38,65,3,F2A_3,fpga_axi_m1_ar_cache[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_38_65_2,38,65,2,F2A_2,fpga_axi_m1_ar_cache[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_38_65_1,38,65,1,F2A_1,fpga_axi_m1_ar_cache[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_40_65_23,40,65,23,F2A_23,fpga_axi_m1_ar_id[3],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_40_65_22,40,65,22,F2A_22,fpga_axi_m1_ar_id[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_40_65_21,40,65,21,F2A_21,fpga_axi_m1_ar_id[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_40_65_20,40,65,20,F2A_20,fpga_axi_m1_ar_id[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_40_65_19,40,65,19,F2A_19,fpga_axi_m1_ar_len[3],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_40_65_18,40,65,18,F2A_18,fpga_axi_m1_ar_len[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_40_65_17,40,65,17,F2A_17,fpga_axi_m1_ar_len[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_40_65_16,40,65,16,F2A_16,fpga_axi_m1_ar_len[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_40_65_15,40,65,15,F2A_15,fpga_axi_m1_ar_lock,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_40_65_14,40,65,14,F2A_14,fpga_axi_m1_ar_prot[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_40_65_13,40,65,13,F2A_13,fpga_axi_m1_ar_prot[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_40_65_12,40,65,12,F2A_12,fpga_axi_m1_ar_prot[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_42_65_10,42,65,10,A2F_10,fpga_axi_m1_ar_ready,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_40_65_11,40,65,11,F2A_11,fpga_axi_m1_ar_size[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_40_65_10,40,65,10,F2A_10,fpga_axi_m1_ar_size[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_40_65_9,40,65,9,F2A_9,fpga_axi_m1_ar_size[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_40_65_8,40,65,8,F2A_8,fpga_axi_m1_ar_valid,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_40_65_7,40,65,7,F2A_7,fpga_axi_m1_aw_addr[31],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_40_65_6,40,65,6,F2A_6,fpga_axi_m1_aw_addr[30],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_40_65_5,40,65,5,F2A_5,fpga_axi_m1_aw_addr[29],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_40_65_4,40,65,4,F2A_4,fpga_axi_m1_aw_addr[28],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_40_65_3,40,65,3,F2A_3,fpga_axi_m1_aw_addr[27],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_40_65_2,40,65,2,F2A_2,fpga_axi_m1_aw_addr[26],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_40_65_1,40,65,1,F2A_1,fpga_axi_m1_aw_addr[25],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_40_65_0,40,65,0,F2A_0,fpga_axi_m1_aw_addr[24],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_41_65_23,41,65,23,F2A_23,fpga_axi_m1_aw_addr[23],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_41_65_22,41,65,22,F2A_22,fpga_axi_m1_aw_addr[22],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_41_65_21,41,65,21,F2A_21,fpga_axi_m1_aw_addr[21],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_41_65_20,41,65,20,F2A_20,fpga_axi_m1_aw_addr[20],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_41_65_19,41,65,19,F2A_19,fpga_axi_m1_aw_addr[19],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_41_65_18,41,65,18,F2A_18,fpga_axi_m1_aw_addr[18],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_41_65_17,41,65,17,F2A_17,fpga_axi_m1_aw_addr[17],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_41_65_16,41,65,16,F2A_16,fpga_axi_m1_aw_addr[16],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_41_65_15,41,65,15,F2A_15,fpga_axi_m1_aw_addr[15],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_41_65_14,41,65,14,F2A_14,fpga_axi_m1_aw_addr[14],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_41_65_13,41,65,13,F2A_13,fpga_axi_m1_aw_addr[13],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_41_65_12,41,65,12,F2A_12,fpga_axi_m1_aw_addr[12],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_41_65_11,41,65,11,F2A_11,fpga_axi_m1_aw_addr[11],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_41_65_10,41,65,10,F2A_10,fpga_axi_m1_aw_addr[10],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_41_65_9,41,65,9,F2A_9,fpga_axi_m1_aw_addr[9],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_41_65_8,41,65,8,F2A_8,fpga_axi_m1_aw_addr[8],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_41_65_7,41,65,7,F2A_7,fpga_axi_m1_aw_addr[7],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_41_65_6,41,65,6,F2A_6,fpga_axi_m1_aw_addr[6],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_41_65_5,41,65,5,F2A_5,fpga_axi_m1_aw_addr[5],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_41_65_4,41,65,4,F2A_4,fpga_axi_m1_aw_addr[4],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_41_65_3,41,65,3,F2A_3,fpga_axi_m1_aw_addr[3],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_41_65_2,41,65,2,F2A_2,fpga_axi_m1_aw_addr[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_41_65_1,41,65,1,F2A_1,fpga_axi_m1_aw_addr[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_41_65_0,41,65,0,F2A_0,fpga_axi_m1_aw_addr[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_42_65_23,42,65,23,F2A_23,fpga_axi_m1_aw_burst[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_42_65_22,42,65,22,F2A_22,fpga_axi_m1_aw_burst[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_42_65_21,42,65,21,F2A_21,fpga_axi_m1_aw_cache[3],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_42_65_20,42,65,20,F2A_20,fpga_axi_m1_aw_cache[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_42_65_19,42,65,19,F2A_19,fpga_axi_m1_aw_cache[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_42_65_18,42,65,18,F2A_18,fpga_axi_m1_aw_cache[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_42_65_17,42,65,17,F2A_17,fpga_axi_m1_aw_id[3],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_42_65_16,42,65,16,F2A_16,fpga_axi_m1_aw_id[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_42_65_15,42,65,15,F2A_15,fpga_axi_m1_aw_id[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_42_65_14,42,65,14,F2A_14,fpga_axi_m1_aw_id[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_42_65_13,42,65,13,F2A_13,fpga_axi_m1_aw_len[3],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_42_65_12,42,65,12,F2A_12,fpga_axi_m1_aw_len[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_42_65_11,42,65,11,F2A_11,fpga_axi_m1_aw_len[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_42_65_10,42,65,10,F2A_10,fpga_axi_m1_aw_len[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_42_65_9,42,65,9,F2A_9,fpga_axi_m1_aw_lock,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_42_65_8,42,65,8,F2A_8,fpga_axi_m1_aw_prot[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_42_65_7,42,65,7,F2A_7,fpga_axi_m1_aw_prot[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_42_65_6,42,65,6,F2A_6,fpga_axi_m1_aw_prot[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_42_65_9,42,65,9,A2F_9,fpga_axi_m1_aw_ready,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_42_65_5,42,65,5,F2A_5,fpga_axi_m1_aw_size[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_42_65_4,42,65,4,F2A_4,fpga_axi_m1_aw_size[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_42_65_3,42,65,3,F2A_3,fpga_axi_m1_aw_size[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_42_65_2,42,65,2,F2A_2,fpga_axi_m1_aw_valid,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_42_65_8,42,65,8,A2F_8,fpga_axi_m1_b_id[3],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_42_65_7,42,65,7,A2F_7,fpga_axi_m1_b_id[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_42_65_6,42,65,6,A2F_6,fpga_axi_m1_b_id[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_42_65_5,42,65,5,A2F_5,fpga_axi_m1_b_id[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_42_65_1,42,65,1,F2A_1,fpga_axi_m1_b_ready,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_42_65_4,42,65,4,A2F_4,fpga_axi_m1_b_resp[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_42_65_3,42,65,3,A2F_3,fpga_axi_m1_b_resp[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_42_65_2,42,65,2,A2F_2,fpga_axi_m1_b_valid,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_44_65_11,44,65,11,A2F_11,fpga_axi_m1_r_data[31],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_44_65_10,44,65,10,A2F_10,fpga_axi_m1_r_data[30],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_44_65_9,44,65,9,A2F_9,fpga_axi_m1_r_data[29],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_44_65_8,44,65,8,A2F_8,fpga_axi_m1_r_data[28],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_44_65_7,44,65,7,A2F_7,fpga_axi_m1_r_data[27],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_44_65_6,44,65,6,A2F_6,fpga_axi_m1_r_data[26],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_44_65_5,44,65,5,A2F_5,fpga_axi_m1_r_data[25],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_44_65_4,44,65,4,A2F_4,fpga_axi_m1_r_data[24],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_44_65_3,44,65,3,A2F_3,fpga_axi_m1_r_data[23],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_44_65_2,44,65,2,A2F_2,fpga_axi_m1_r_data[22],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_44_65_1,44,65,1,A2F_1,fpga_axi_m1_r_data[21],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_44_65_0,44,65,0,A2F_0,fpga_axi_m1_r_data[20],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_45_65_11,45,65,11,A2F_11,fpga_axi_m1_r_data[19],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_45_65_10,45,65,10,A2F_10,fpga_axi_m1_r_data[18],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_45_65_9,45,65,9,A2F_9,fpga_axi_m1_r_data[17],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_45_65_8,45,65,8,A2F_8,fpga_axi_m1_r_data[16],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_45_65_7,45,65,7,A2F_7,fpga_axi_m1_r_data[15],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_45_65_6,45,65,6,A2F_6,fpga_axi_m1_r_data[14],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_45_65_5,45,65,5,A2F_5,fpga_axi_m1_r_data[13],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_45_65_4,45,65,4,A2F_4,fpga_axi_m1_r_data[12],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_45_65_3,45,65,3,A2F_3,fpga_axi_m1_r_data[11],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_45_65_2,45,65,2,A2F_2,fpga_axi_m1_r_data[10],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_45_65_1,45,65,1,A2F_1,fpga_axi_m1_r_data[9],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_45_65_0,45,65,0,A2F_0,fpga_axi_m1_r_data[8],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_46_65_11,46,65,11,A2F_11,fpga_axi_m1_r_data[7],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_46_65_10,46,65,10,A2F_10,fpga_axi_m1_r_data[6],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_46_65_9,46,65,9,A2F_9,fpga_axi_m1_r_data[5],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_46_65_8,46,65,8,A2F_8,fpga_axi_m1_r_data[4],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_46_65_7,46,65,7,A2F_7,fpga_axi_m1_r_data[3],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_46_65_6,46,65,6,A2F_6,fpga_axi_m1_r_data[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_46_65_5,46,65,5,A2F_5,fpga_axi_m1_r_data[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_46_65_4,46,65,4,A2F_4,fpga_axi_m1_r_data[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_46_65_3,46,65,3,A2F_3,fpga_axi_m1_r_id[3],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_46_65_2,46,65,2,A2F_2,fpga_axi_m1_r_id[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_46_65_1,46,65,1,A2F_1,fpga_axi_m1_r_id[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_46_65_0,46,65,0,A2F_0,fpga_axi_m1_r_id[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_48_65_11,48,65,11,A2F_11,fpga_axi_m1_r_last,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_42_65_0,42,65,0,F2A_0,fpga_axi_m1_r_ready,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_48_65_10,48,65,10,A2F_10,fpga_axi_m1_r_resp[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_48_65_9,48,65,9,A2F_9,fpga_axi_m1_r_resp[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_48_65_8,48,65,8,A2F_8,fpga_axi_m1_r_valid,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_44_65_23,44,65,23,F2A_23,fpga_axi_m1_w_data[31],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_44_65_22,44,65,22,F2A_22,fpga_axi_m1_w_data[30],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_44_65_21,44,65,21,F2A_21,fpga_axi_m1_w_data[29],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_44_65_20,44,65,20,F2A_20,fpga_axi_m1_w_data[28],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_44_65_19,44,65,19,F2A_19,fpga_axi_m1_w_data[27],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_44_65_18,44,65,18,F2A_18,fpga_axi_m1_w_data[26],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_44_65_17,44,65,17,F2A_17,fpga_axi_m1_w_data[25],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_44_65_16,44,65,16,F2A_16,fpga_axi_m1_w_data[24],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_44_65_15,44,65,15,F2A_15,fpga_axi_m1_w_data[23],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_44_65_14,44,65,14,F2A_14,fpga_axi_m1_w_data[22],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_44_65_13,44,65,13,F2A_13,fpga_axi_m1_w_data[21],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_44_65_12,44,65,12,F2A_12,fpga_axi_m1_w_data[20],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_44_65_11,44,65,11,F2A_11,fpga_axi_m1_w_data[19],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_44_65_10,44,65,10,F2A_10,fpga_axi_m1_w_data[18],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_44_65_9,44,65,9,F2A_9,fpga_axi_m1_w_data[17],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_44_65_8,44,65,8,F2A_8,fpga_axi_m1_w_data[16],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_44_65_7,44,65,7,F2A_7,fpga_axi_m1_w_data[15],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_44_65_6,44,65,6,F2A_6,fpga_axi_m1_w_data[14],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_44_65_5,44,65,5,F2A_5,fpga_axi_m1_w_data[13],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_44_65_4,44,65,4,F2A_4,fpga_axi_m1_w_data[12],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_44_65_3,44,65,3,F2A_3,fpga_axi_m1_w_data[11],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_44_65_2,44,65,2,F2A_2,fpga_axi_m1_w_data[10],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_44_65_1,44,65,1,F2A_1,fpga_axi_m1_w_data[9],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_44_65_0,44,65,0,F2A_0,fpga_axi_m1_w_data[8],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_45_65_23,45,65,23,F2A_23,fpga_axi_m1_w_data[7],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_45_65_22,45,65,22,F2A_22,fpga_axi_m1_w_data[6],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_45_65_21,45,65,21,F2A_21,fpga_axi_m1_w_data[5],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_45_65_20,45,65,20,F2A_20,fpga_axi_m1_w_data[4],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_45_65_19,45,65,19,F2A_19,fpga_axi_m1_w_data[3],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_45_65_18,45,65,18,F2A_18,fpga_axi_m1_w_data[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_45_65_17,45,65,17,F2A_17,fpga_axi_m1_w_data[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_45_65_16,45,65,16,F2A_16,fpga_axi_m1_w_data[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_45_65_15,45,65,15,F2A_15,fpga_axi_m1_w_last,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_48_65_7,48,65,7,A2F_7,fpga_axi_m1_w_ready,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_45_65_14,45,65,14,F2A_14,fpga_axi_m1_w_strb[3],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_45_65_13,45,65,13,F2A_13,fpga_axi_m1_w_strb[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_45_65_12,45,65,12,F2A_12,fpga_axi_m1_w_strb[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_45_65_11,45,65,11,F2A_11,fpga_axi_m1_w_strb[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_45_65_10,45,65,10,F2A_10,fpga_axi_m1_w_valid,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_49_65_11,49,65,11,A2F_11,fpga_pad_c[39],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_49_65_10,49,65,10,A2F_10,fpga_pad_c[38],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_49_65_9,49,65,9,A2F_9,fpga_pad_c[37],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_49_65_8,49,65,8,A2F_8,fpga_pad_c[36],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_49_65_7,49,65,7,A2F_7,fpga_pad_c[35],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_49_65_6,49,65,6,A2F_6,fpga_pad_c[34],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_49_65_5,49,65,5,A2F_5,fpga_pad_c[33],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_49_65_4,49,65,4,A2F_4,fpga_pad_c[32],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_49_65_3,49,65,3,A2F_3,fpga_pad_c[31],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_49_65_2,49,65,2,A2F_2,fpga_pad_c[30],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_49_65_1,49,65,1,A2F_1,fpga_pad_c[29],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_49_65_0,49,65,0,A2F_0,fpga_pad_c[28],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_50_65_11,50,65,11,A2F_11,fpga_pad_c[27],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_50_65_10,50,65,10,A2F_10,fpga_pad_c[26],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_50_65_9,50,65,9,A2F_9,fpga_pad_c[25],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_50_65_8,50,65,8,A2F_8,fpga_pad_c[24],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_50_65_7,50,65,7,A2F_7,fpga_pad_c[23],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_50_65_6,50,65,6,A2F_6,fpga_pad_c[22],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_50_65_5,50,65,5,A2F_5,fpga_pad_c[21],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_50_65_4,50,65,4,A2F_4,fpga_pad_c[20],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_50_65_3,50,65,3,A2F_3,fpga_pad_c[19],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_50_65_2,50,65,2,A2F_2,fpga_pad_c[18],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_50_65_1,50,65,1,A2F_1,fpga_pad_c[17],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_50_65_0,50,65,0,A2F_0,fpga_pad_c[16],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_52_65_11,52,65,11,A2F_11,fpga_pad_c[15],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_52_65_10,52,65,10,A2F_10,fpga_pad_c[14],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_52_65_9,52,65,9,A2F_9,fpga_pad_c[13],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_52_65_8,52,65,8,A2F_8,fpga_pad_c[12],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_52_65_7,52,65,7,A2F_7,fpga_pad_c[11],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_52_65_6,52,65,6,A2F_6,fpga_pad_c[10],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_52_65_5,52,65,5,A2F_5,fpga_pad_c[9],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_52_65_4,52,65,4,A2F_4,fpga_pad_c[8],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_52_65_3,52,65,3,A2F_3,fpga_pad_c[7],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_52_65_2,52,65,2,A2F_2,fpga_pad_c[6],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_52_65_1,52,65,1,A2F_1,fpga_pad_c[5],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_52_65_0,52,65,0,A2F_0,fpga_pad_c[4],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_53_65_11,53,65,11,A2F_11,fpga_pad_c[3],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_53_65_10,53,65,10,A2F_10,fpga_pad_c[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_53_65_9,53,65,9,A2F_9,fpga_pad_c[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_53_65_8,53,65,8,A2F_8,fpga_pad_c[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_46_65_23,46,65,23,F2A_23,fpga_pad_i[39],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_46_65_22,46,65,22,F2A_22,fpga_pad_i[38],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_46_65_21,46,65,21,F2A_21,fpga_pad_i[37],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_46_65_20,46,65,20,F2A_20,fpga_pad_i[36],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_46_65_19,46,65,19,F2A_19,fpga_pad_i[35],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_46_65_18,46,65,18,F2A_18,fpga_pad_i[34],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_46_65_17,46,65,17,F2A_17,fpga_pad_i[33],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_46_65_16,46,65,16,F2A_16,fpga_pad_i[32],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_46_65_15,46,65,15,F2A_15,fpga_pad_i[31],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_46_65_14,46,65,14,F2A_14,fpga_pad_i[30],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_46_65_13,46,65,13,F2A_13,fpga_pad_i[29],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_46_65_12,46,65,12,F2A_12,fpga_pad_i[28],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_46_65_11,46,65,11,F2A_11,fpga_pad_i[27],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_46_65_10,46,65,10,F2A_10,fpga_pad_i[26],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_46_65_9,46,65,9,F2A_9,fpga_pad_i[25],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_46_65_8,46,65,8,F2A_8,fpga_pad_i[24],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_46_65_7,46,65,7,F2A_7,fpga_pad_i[23],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_46_65_6,46,65,6,F2A_6,fpga_pad_i[22],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_46_65_5,46,65,5,F2A_5,fpga_pad_i[21],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_46_65_4,46,65,4,F2A_4,fpga_pad_i[20],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_46_65_3,46,65,3,F2A_3,fpga_pad_i[19],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_46_65_2,46,65,2,F2A_2,fpga_pad_i[18],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_46_65_1,46,65,1,F2A_1,fpga_pad_i[17],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_46_65_0,46,65,0,F2A_0,fpga_pad_i[16],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_48_65_23,48,65,23,F2A_23,fpga_pad_i[15],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_48_65_22,48,65,22,F2A_22,fpga_pad_i[14],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_48_65_21,48,65,21,F2A_21,fpga_pad_i[13],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_48_65_20,48,65,20,F2A_20,fpga_pad_i[12],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_48_65_19,48,65,19,F2A_19,fpga_pad_i[11],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_48_65_18,48,65,18,F2A_18,fpga_pad_i[10],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_48_65_17,48,65,17,F2A_17,fpga_pad_i[9],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_48_65_16,48,65,16,F2A_16,fpga_pad_i[8],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_48_65_15,48,65,15,F2A_15,fpga_pad_i[7],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_48_65_14,48,65,14,F2A_14,fpga_pad_i[6],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_48_65_13,48,65,13,F2A_13,fpga_pad_i[5],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_48_65_12,48,65,12,F2A_12,fpga_pad_i[4],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_48_65_11,48,65,11,F2A_11,fpga_pad_i[3],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_48_65_10,48,65,10,F2A_10,fpga_pad_i[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_48_65_9,48,65,9,F2A_9,fpga_pad_i[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_48_65_8,48,65,8,F2A_8,fpga_pad_i[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_49_65_23,49,65,23,F2A_23,fpga_pad_oen[39],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_49_65_22,49,65,22,F2A_22,fpga_pad_oen[38],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_49_65_21,49,65,21,F2A_21,fpga_pad_oen[37],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_49_65_20,49,65,20,F2A_20,fpga_pad_oen[36],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_49_65_19,49,65,19,F2A_19,fpga_pad_oen[35],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_49_65_18,49,65,18,F2A_18,fpga_pad_oen[34],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_49_65_17,49,65,17,F2A_17,fpga_pad_oen[33],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_49_65_16,49,65,16,F2A_16,fpga_pad_oen[32],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_49_65_15,49,65,15,F2A_15,fpga_pad_oen[31],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_49_65_14,49,65,14,F2A_14,fpga_pad_oen[30],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_49_65_13,49,65,13,F2A_13,fpga_pad_oen[29],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_49_65_12,49,65,12,F2A_12,fpga_pad_oen[28],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_49_65_11,49,65,11,F2A_11,fpga_pad_oen[27],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_49_65_10,49,65,10,F2A_10,fpga_pad_oen[26],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_49_65_9,49,65,9,F2A_9,fpga_pad_oen[25],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_49_65_8,49,65,8,F2A_8,fpga_pad_oen[24],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_49_65_7,49,65,7,F2A_7,fpga_pad_oen[23],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_49_65_6,49,65,6,F2A_6,fpga_pad_oen[22],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_49_65_5,49,65,5,F2A_5,fpga_pad_oen[21],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_49_65_4,49,65,4,F2A_4,fpga_pad_oen[20],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_49_65_3,49,65,3,F2A_3,fpga_pad_oen[19],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_49_65_2,49,65,2,F2A_2,fpga_pad_oen[18],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_49_65_1,49,65,1,F2A_1,fpga_pad_oen[17],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_49_65_0,49,65,0,F2A_0,fpga_pad_oen[16],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_50_65_23,50,65,23,F2A_23,fpga_pad_oen[15],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_50_65_22,50,65,22,F2A_22,fpga_pad_oen[14],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_50_65_21,50,65,21,F2A_21,fpga_pad_oen[13],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_50_65_20,50,65,20,F2A_20,fpga_pad_oen[12],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_50_65_19,50,65,19,F2A_19,fpga_pad_oen[11],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_50_65_18,50,65,18,F2A_18,fpga_pad_oen[10],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_50_65_17,50,65,17,F2A_17,fpga_pad_oen[9],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_50_65_16,50,65,16,F2A_16,fpga_pad_oen[8],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_50_65_15,50,65,15,F2A_15,fpga_pad_oen[7],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_50_65_14,50,65,14,F2A_14,fpga_pad_oen[6],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_50_65_13,50,65,13,F2A_13,fpga_pad_oen[5],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_50_65_12,50,65,12,F2A_12,fpga_pad_oen[4],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_50_65_11,50,65,11,F2A_11,fpga_pad_oen[3],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_50_65_10,50,65,10,F2A_10,fpga_pad_oen[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_50_65_9,50,65,9,F2A_9,fpga_pad_oen[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,FPGA_50_65_8,50,65,8,F2A_8,fpga_pad_oen[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,70,40,1000,1000,FPGA_0_1_0,0,1,0,F2A_0,f2g_addr[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,70,40,1000,1000,FPGA_0_1_1,0,1,1,F2A_1,f2g_addr[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,70,40,1000,1000,FPGA_0_1_2,0,1,2,F2A_2,f2g_addr[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,70,40,1000,1000,FPGA_0_1_3,0,1,3,F2A_3,f2g_addr[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,70,40,1000,1000,FPGA_0_1_4,0,1,4,F2A_4,f2g_addr[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,70,40,1000,1000,FPGA_0_1_5,0,1,5,F2A_5,f2g_trx_dly_ld,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,70,40,1000,1000,FPGA_0_1_6,0,1,6,F2A_6,f2g_trx_dly_adj,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,70,40,1000,1000,FPGA_0_1_7,0,1,7,F2A_7,f2g_trx_dly_inc,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,70,40,1000,1000,FPGA_0_1_8,0,1,8,F2A_8,f2g_rx_bitslip_adj,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,.
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,330,40,1000,3000,FPGA_0_1_48,0,1,48,A2F_48,g2f_trx_dly_tap[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,330,40,1000,3000,FPGA_0_1_49,0,1,49,A2F_49,g2f_trx_dly_tap[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,330,40,1000,3000,FPGA_0_1_50,0,1,50,A2F_50,g2f_trx_dly_tap[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,330,40,1000,3000,FPGA_0_1_51,0,1,51,A2F_51,g2f_trx_dly_tap[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,330,40,1000,3000,FPGA_0_1_52,0,1,52,A2F_52,g2f_trx_dly_tap[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,330,40,1000,3000,FPGA_0_1_53,0,1,53,A2F_53,g2f_trx_dly_tap[5],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,460,40,1000,4000,FPGA_0_1_54,0,1,54,A2F_54,g2f_rx_dpa_lock,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,460,40,1000,4000,FPGA_0_1_55,0,1,55,A2F_55,g2f_rx_dpa_error,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,460,40,1000,4000,FPGA_0_1_56,0,1,56,A2F_56,g2f_rx_dpa_phase[0],,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,460,40,1000,4000,FPGA_0_1_57,0,1,57,A2F_57,g2f_rx_dpa_phase[1],,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,460,40,1000,4000,FPGA_0_1_58,0,1,58,A2F_58,g2f_rx_dpa_phase[2],,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,70,40,1000,1000,FPGA_0_2_0,0,2,0,F2A_72,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,200,40,1000,2000,FPGA_0_2_1,0,2,1,F2A_73,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,200,40,1000,2000,FPGA_0_2_2,0,2,2,F2A_74,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,200,40,1000,2000,FPGA_0_2_3,0,2,3,F2A_75,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,200,40,1000,2000,FPGA_0_2_4,0,2,4,F2A_76,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,200,40,1000,2000,FPGA_0_2_5,0,2,5,F2A_77,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,200,40,1000,2000,FPGA_0_2_6,0,2,6,F2A_78,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,200,40,1000,2000,FPGA_0_2_7,0,2,7,F2A_79,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,200,40,1000,2000,FPGA_0_2_8,0,2,8,F2A_80,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,200,40,1000,2000,FPGA_0_2_9,0,2,9,F2A_81,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,330,40,1000,3000,FPGA_0_2_10,0,2,10,F2A_82,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,330,40,1000,3000,FPGA_0_2_11,0,2,11,F2A_83,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,330,40,1000,3000,FPGA_0_2_12,0,2,12,F2A_84,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,330,40,1000,3000,FPGA_0_2_13,0,2,13,F2A_85,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,590,40,1000,5000,FPGA_0_2_14,0,2,14,F2A_86,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,590,40,1000,5000,FPGA_0_2_15,0,2,15,F2A_87,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,590,40,1000,5000,FPGA_0_2_16,0,2,16,F2A_88,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,720,40,1000,6000,FPGA_0_2_17,0,2,17,F2A_89,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_2,HR_1_22_11P,J22,720,40,1000,6000,FPGA_0_2_18,0,2,18,F2A_90,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_2,HR_1_22_11P,J22,720,40,1000,6000,FPGA_0_2_19,0,2,19,F2A_91,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_2,HR_1_22_11P,J22,720,40,1000,6000,FPGA_0_2_20,0,2,20,F2A_92,f2g_trx_reset_n_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_2,HR_1_22_11P,J22,720,40,1000,6000,FPGA_0_2_21,0,2,21,F2A_93,f2g_in_en_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_2,HR_1_22_11P,J22,720,40,1000,6000,FPGA_0_2_22,0,2,22,F2A_94,f2g_tx_oe_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_2,HR_1_22_11P,J22,720,40,1000,6000,FPGA_0_2_23,0,2,23,F2A_95,f2g_tx_dvalid_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_2,HR_1_22_11P,J22,720,40,1000,6000,FPGA_0_2_24,0,2,24,F2A_96,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,460,40,1000,4000,FPGA_0_2_48,0,2,48,A2F_120,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,460,40,1000,4000,FPGA_0_2_49,0,2,49,A2F_121,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,460,40,1000,4000,FPGA_0_2_50,0,2,50,A2F_122,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,590,40,1000,5000,FPGA_0_2_51,0,2,51,A2F_123,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,590,40,1000,5000,FPGA_0_2_52,0,2,52,A2F_124,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,590,40,1000,5000,FPGA_0_2_53,0,2,53,A2F_125,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,590,40,1000,5000,FPGA_0_2_54,0,2,54,A2F_126,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,590,40,1000,5000,FPGA_0_2_55,0,2,55,A2F_127,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,590,40,1000,5000,FPGA_0_2_56,0,2,56,A2F_128,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,590,40,1000,5000,FPGA_0_2_57,0,2,57,A2F_129,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,590,40,1000,5000,FPGA_0_2_58,0,2,58,A2F_130,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_2,HR_1_22_11P,J22,980,40,2000,1000,FPGA_0_2_59,0,2,59,A2F_131,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,HR_1_32_16P,J23,70,40,1000,1000,FPGA_0_3_0,0,3,0,F2A_144,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,HR_1_32_16P,J23,200,40,1000,2000,FPGA_0_3_1,0,3,1,F2A_145,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,HR_1_32_16P,J23,200,40,1000,2000,FPGA_0_3_2,0,3,2,F2A_146,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,HR_1_32_16P,J23,200,40,1000,2000,FPGA_0_3_3,0,3,3,F2A_147,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,HR_1_32_16P,J23,200,40,1000,2000,FPGA_0_3_4,0,3,4,F2A_148,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,HR_1_32_16P,J23,200,40,1000,2000,FPGA_0_3_5,0,3,5,F2A_149,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,HR_1_32_16P,J23,200,40,1000,2000,FPGA_0_3_6,0,3,6,F2A_150,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,HR_1_32_16P,J23,200,40,1000,2000,FPGA_0_3_7,0,3,7,F2A_151,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,HR_1_32_16P,J23,200,40,1000,2000,FPGA_0_3_8,0,3,8,F2A_152,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,HR_1_32_16P,J23,200,40,1000,2000,FPGA_0_3_9,0,3,9,F2A_153,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,HR_1_32_16P,J23,330,40,1000,3000,FPGA_0_3_10,0,3,10,F2A_154,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,HR_1_32_16P,J23,330,40,1000,3000,FPGA_0_3_11,0,3,11,F2A_155,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,HR_1_32_16P,J23,330,40,1000,3000,FPGA_0_3_12,0,3,12,F2A_156,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,HR_1_32_16P,J23,330,40,1000,3000,FPGA_0_3_13,0,3,13,F2A_157,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,HR_1_32_16P,J23,590,40,1000,5000,FPGA_0_3_14,0,3,14,F2A_158,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,HR_1_32_16P,J23,590,40,1000,5000,FPGA_0_3_15,0,3,15,F2A_159,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,HR_1_32_16P,J23,590,40,1000,5000,FPGA_0_3_16,0,3,16,F2A_160,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,HR_1_32_16P,J23,720,40,1000,6000,FPGA_0_3_17,0,3,17,F2A_161,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_4,HR_1_6_3P,K27,720,40,1000,6000,FPGA_0_3_18,0,3,18,F2A_162,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_4,HR_1_6_3P,K27,720,40,1000,6000,FPGA_0_3_19,0,3,19,F2A_163,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_4,HR_1_6_3P,K27,720,40,1000,6000,FPGA_0_3_20,0,3,20,F2A_164,f2g_trx_reset_n_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_4,HR_1_6_3P,K27,720,40,1000,6000,FPGA_0_3_21,0,3,21,F2A_165,f2g_in_en_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_4,HR_1_6_3P,K27,720,40,1000,6000,FPGA_0_3_22,0,3,22,F2A_166,f2g_tx_oe_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_4,HR_1_6_3P,K27,720,40,1000,6000,FPGA_0_3_23,0,3,23,F2A_167,f2g_tx_dvalid_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_4,HR_1_6_3P,K27,720,40,1000,6000,FPGA_0_3_24,0,3,24,F2A_168,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,HR_1_32_16P,J23,460,40,1000,4000,FPGA_0_3_48,0,3,48,A2F_192,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,HR_1_32_16P,J23,460,40,1000,4000,FPGA_0_3_49,0,3,49,A2F_193,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,HR_1_32_16P,J23,460,40,1000,4000,FPGA_0_3_50,0,3,50,A2F_194,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,HR_1_32_16P,J23,590,40,1000,5000,FPGA_0_3_51,0,3,51,A2F_195,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,HR_1_32_16P,J23,590,40,1000,5000,FPGA_0_3_52,0,3,52,A2F_196,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,HR_1_32_16P,J23,590,40,1000,5000,FPGA_0_3_53,0,3,53,A2F_197,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,HR_1_32_16P,J23,590,40,1000,5000,FPGA_0_3_54,0,3,54,A2F_198,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,HR_1_32_16P,J23,590,40,1000,5000,FPGA_0_3_55,0,3,55,A2F_199,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,HR_1_32_16P,J23,590,40,1000,5000,FPGA_0_3_56,0,3,56,A2F_200,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,HR_1_32_16P,J23,590,40,1000,5000,FPGA_0_3_57,0,3,57,A2F_201,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,HR_1_32_16P,J23,590,40,1000,5000,FPGA_0_3_58,0,3,58,A2F_202,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_4,HR_1_6_3P,K27,980,40,2000,1000,FPGA_0_3_59,0,3,59,A2F_203,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,HR_1_9_4N,P26,70,40,1000,1000,FPGA_0_4_0,0,4,0,F2A_216,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,HR_1_9_4N,P26,200,40,1000,2000,FPGA_0_4_1,0,4,1,F2A_217,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,HR_1_9_4N,P26,200,40,1000,2000,FPGA_0_4_2,0,4,2,F2A_218,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,HR_1_9_4N,P26,200,40,1000,2000,FPGA_0_4_3,0,4,3,F2A_219,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,HR_1_9_4N,P26,200,40,1000,2000,FPGA_0_4_4,0,4,4,F2A_220,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,HR_1_9_4N,P26,200,40,1000,2000,FPGA_0_4_5,0,4,5,F2A_221,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,HR_1_9_4N,P26,200,40,1000,2000,FPGA_0_4_6,0,4,6,F2A_222,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,HR_1_9_4N,P26,200,40,1000,2000,FPGA_0_4_7,0,4,7,F2A_223,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,HR_1_9_4N,P26,200,40,1000,2000,FPGA_0_4_8,0,4,8,F2A_224,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,HR_1_9_4N,P26,200,40,1000,2000,FPGA_0_4_9,0,4,9,F2A_225,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,HR_1_9_4N,P26,330,40,1000,3000,FPGA_0_4_10,0,4,10,F2A_226,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,HR_1_9_4N,P26,330,40,1000,3000,FPGA_0_4_11,0,4,11,F2A_227,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,HR_1_9_4N,P26,330,40,1000,3000,FPGA_0_4_12,0,4,12,F2A_228,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,HR_1_9_4N,P26,330,40,1000,3000,FPGA_0_4_13,0,4,13,F2A_229,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,HR_1_9_4N,P26,590,40,1000,5000,FPGA_0_4_14,0,4,14,F2A_230,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,HR_1_9_4N,P26,590,40,1000,5000,FPGA_0_4_15,0,4,15,F2A_231,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,HR_1_9_4N,P26,590,40,1000,5000,FPGA_0_4_16,0,4,16,F2A_232,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,HR_1_9_4N,P26,720,40,1000,6000,FPGA_0_4_17,0,4,17,F2A_233,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_6,HR_1_8_4P,L27,720,40,1000,6000,FPGA_0_4_18,0,4,18,F2A_234,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_6,HR_1_8_4P,L27,720,40,1000,6000,FPGA_0_4_19,0,4,19,F2A_235,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_6,HR_1_8_4P,L27,720,40,1000,6000,FPGA_0_4_20,0,4,20,F2A_236,f2g_trx_reset_n_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_6,HR_1_8_4P,L27,720,40,1000,6000,FPGA_0_4_21,0,4,21,F2A_237,f2g_in_en_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_6,HR_1_8_4P,L27,720,40,1000,6000,FPGA_0_4_22,0,4,22,F2A_238,f2g_tx_oe_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_6,HR_1_8_4P,L27,720,40,1000,6000,FPGA_0_4_23,0,4,23,F2A_239,f2g_tx_dvalid_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_6,HR_1_8_4P,L27,720,40,1000,6000,FPGA_0_4_24,0,4,24,F2A_240,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,HR_1_9_4N,P26,460,40,1000,4000,FPGA_0_4_48,0,4,48,A2F_264,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,HR_1_9_4N,P26,460,40,1000,4000,FPGA_0_4_49,0,4,49,A2F_265,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,HR_1_9_4N,P26,460,40,1000,4000,FPGA_0_4_50,0,4,50,A2F_266,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,HR_1_9_4N,P26,590,40,1000,5000,FPGA_0_4_51,0,4,51,A2F_267,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,HR_1_9_4N,P26,590,40,1000,5000,FPGA_0_4_52,0,4,52,A2F_268,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,HR_1_9_4N,P26,590,40,1000,5000,FPGA_0_4_53,0,4,53,A2F_269,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,HR_1_9_4N,P26,590,40,1000,5000,FPGA_0_4_54,0,4,54,A2F_270,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,HR_1_9_4N,P26,590,40,1000,5000,FPGA_0_4_55,0,4,55,A2F_271,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,HR_1_9_4N,P26,590,40,1000,5000,FPGA_0_4_56,0,4,56,A2F_272,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,HR_1_9_4N,P26,590,40,1000,5000,FPGA_0_4_57,0,4,57,A2F_273,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,HR_1_9_4N,P26,590,40,1000,5000,FPGA_0_4_58,0,4,58,A2F_274,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_6,HR_1_8_4P,L27,980,40,2000,1000,FPGA_0_4_59,0,4,59,A2F_275,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,HR_1_12_6P,P21,70,40,1000,1000,FPGA_0_5_0,0,5,0,F2A_288,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,HR_1_12_6P,P21,200,40,1000,2000,FPGA_0_5_1,0,5,1,F2A_289,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,HR_1_12_6P,P21,200,40,1000,2000,FPGA_0_5_2,0,5,2,F2A_290,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,HR_1_12_6P,P21,200,40,1000,2000,FPGA_0_5_3,0,5,3,F2A_291,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,HR_1_12_6P,P21,200,40,1000,2000,FPGA_0_5_4,0,5,4,F2A_292,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,HR_1_12_6P,P21,200,40,1000,2000,FPGA_0_5_5,0,5,5,F2A_293,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,HR_1_12_6P,P21,200,40,1000,2000,FPGA_0_5_6,0,5,6,F2A_294,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,HR_1_12_6P,P21,200,40,1000,2000,FPGA_0_5_7,0,5,7,F2A_295,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,HR_1_12_6P,P21,200,40,1000,2000,FPGA_0_5_8,0,5,8,F2A_296,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,HR_1_12_6P,P21,200,40,1000,2000,FPGA_0_5_9,0,5,9,F2A_297,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,HR_1_12_6P,P21,330,40,1000,3000,FPGA_0_5_10,0,5,10,F2A_298,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,HR_1_12_6P,P21,330,40,1000,3000,FPGA_0_5_11,0,5,11,F2A_299,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,HR_1_12_6P,P21,330,40,1000,3000,FPGA_0_5_12,0,5,12,F2A_300,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,HR_1_12_6P,P21,330,40,1000,3000,FPGA_0_5_13,0,5,13,F2A_301,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,HR_1_12_6P,P21,590,40,1000,5000,FPGA_0_5_14,0,5,14,F2A_302,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,HR_1_12_6P,P21,590,40,1000,5000,FPGA_0_5_15,0,5,15,F2A_303,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,HR_1_12_6P,P21,590,40,1000,5000,FPGA_0_5_16,0,5,16,F2A_304,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,HR_1_12_6P,P21,720,40,1000,6000,FPGA_0_5_17,0,5,17,F2A_305,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_8,HR_1_15_7N,L21,720,40,1000,6000,FPGA_0_5_18,0,5,18,F2A_306,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_8,HR_1_15_7N,L21,720,40,1000,6000,FPGA_0_5_19,0,5,19,F2A_307,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_8,HR_1_15_7N,L21,720,40,1000,6000,FPGA_0_5_20,0,5,20,F2A_308,f2g_trx_reset_n_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_8,HR_1_15_7N,L21,720,40,1000,6000,FPGA_0_5_21,0,5,21,F2A_309,f2g_in_en_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_8,HR_1_15_7N,L21,720,40,1000,6000,FPGA_0_5_22,0,5,22,F2A_310,f2g_tx_oe_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_8,HR_1_15_7N,L21,720,40,1000,6000,FPGA_0_5_23,0,5,23,F2A_311,f2g_tx_dvalid_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_8,HR_1_15_7N,L21,720,40,1000,6000,FPGA_0_5_24,0,5,24,F2A_312,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,HR_1_12_6P,P21,460,40,1000,4000,FPGA_0_5_48,0,5,48,A2F_336,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,HR_1_12_6P,P21,460,40,1000,4000,FPGA_0_5_49,0,5,49,A2F_337,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,HR_1_12_6P,P21,460,40,1000,4000,FPGA_0_5_50,0,5,50,A2F_338,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,HR_1_12_6P,P21,590,40,1000,5000,FPGA_0_5_51,0,5,51,A2F_339,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,HR_1_12_6P,P21,590,40,1000,5000,FPGA_0_5_52,0,5,52,A2F_340,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,HR_1_12_6P,P21,590,40,1000,5000,FPGA_0_5_53,0,5,53,A2F_341,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,HR_1_12_6P,P21,590,40,1000,5000,FPGA_0_5_54,0,5,54,A2F_342,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,HR_1_12_6P,P21,590,40,1000,5000,FPGA_0_5_55,0,5,55,A2F_343,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,HR_1_12_6P,P21,590,40,1000,5000,FPGA_0_5_56,0,5,56,A2F_344,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,HR_1_12_6P,P21,590,40,1000,5000,FPGA_0_5_57,0,5,57,A2F_345,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,HR_1_12_6P,P21,590,40,1000,5000,FPGA_0_5_58,0,5,58,A2F_346,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_8,HR_1_15_7N,L21,980,40,2000,1000,FPGA_0_5_59,0,5,59,A2F_347,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,HR_1_17_8N,P25,70,40,1000,1000,FPGA_0_6_0,0,6,0,F2A_360,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,HR_1_17_8N,P25,200,40,1000,2000,FPGA_0_6_1,0,6,1,F2A_361,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,HR_1_17_8N,P25,200,40,1000,2000,FPGA_0_6_2,0,6,2,F2A_362,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,HR_1_17_8N,P25,200,40,1000,2000,FPGA_0_6_3,0,6,3,F2A_363,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,HR_1_17_8N,P25,200,40,1000,2000,FPGA_0_6_4,0,6,4,F2A_364,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,HR_1_17_8N,P25,200,40,1000,2000,FPGA_0_6_5,0,6,5,F2A_365,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,HR_1_17_8N,P25,200,40,1000,2000,FPGA_0_6_6,0,6,6,F2A_366,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,HR_1_17_8N,P25,200,40,1000,2000,FPGA_0_6_7,0,6,7,F2A_367,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,HR_1_17_8N,P25,200,40,1000,2000,FPGA_0_6_8,0,6,8,F2A_368,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,HR_1_17_8N,P25,200,40,1000,2000,FPGA_0_6_9,0,6,9,F2A_369,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,HR_1_17_8N,P25,330,40,1000,3000,FPGA_0_6_10,0,6,10,F2A_370,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,HR_1_17_8N,P25,330,40,1000,3000,FPGA_0_6_11,0,6,11,F2A_371,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,HR_1_17_8N,P25,330,40,1000,3000,FPGA_0_6_12,0,6,12,F2A_372,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,HR_1_17_8N,P25,330,40,1000,3000,FPGA_0_6_13,0,6,13,F2A_373,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,HR_1_17_8N,P25,590,40,1000,5000,FPGA_0_6_14,0,6,14,F2A_374,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,HR_1_17_8N,P25,590,40,1000,5000,FPGA_0_6_15,0,6,15,F2A_375,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,HR_1_17_8N,P25,590,40,1000,5000,FPGA_0_6_16,0,6,16,F2A_376,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,HR_1_17_8N,P25,720,40,1000,6000,FPGA_0_6_17,0,6,17,F2A_377,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_10,HR_1_CC_10_5P,J28,720,40,1000,6000,FPGA_0_6_18,0,6,18,F2A_378,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_10,HR_1_CC_10_5P,J28,720,40,1000,6000,FPGA_0_6_19,0,6,19,F2A_379,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_10,HR_1_CC_10_5P,J28,720,40,1000,6000,FPGA_0_6_20,0,6,20,F2A_380,f2g_trx_reset_n_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_10,HR_1_CC_10_5P,J28,720,40,1000,6000,FPGA_0_6_21,0,6,21,F2A_381,f2g_in_en_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_10,HR_1_CC_10_5P,J28,720,40,1000,6000,FPGA_0_6_22,0,6,22,F2A_382,f2g_tx_oe_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_10,HR_1_CC_10_5P,J28,720,40,1000,6000,FPGA_0_6_23,0,6,23,F2A_383,f2g_tx_dvalid_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_10,HR_1_CC_10_5P,J28,720,40,1000,6000,FPGA_0_6_24,0,6,24,F2A_384,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,HR_1_17_8N,P25,460,40,1000,4000,FPGA_0_6_48,0,6,48,A2F_408,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,HR_1_17_8N,P25,460,40,1000,4000,FPGA_0_6_49,0,6,49,A2F_409,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,HR_1_17_8N,P25,460,40,1000,4000,FPGA_0_6_50,0,6,50,A2F_410,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,HR_1_17_8N,P25,590,40,1000,5000,FPGA_0_6_51,0,6,51,A2F_411,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,HR_1_17_8N,P25,590,40,1000,5000,FPGA_0_6_52,0,6,52,A2F_412,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,HR_1_17_8N,P25,590,40,1000,5000,FPGA_0_6_53,0,6,53,A2F_413,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,HR_1_17_8N,P25,590,40,1000,5000,FPGA_0_6_54,0,6,54,A2F_414,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,HR_1_17_8N,P25,590,40,1000,5000,FPGA_0_6_55,0,6,55,A2F_415,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,HR_1_17_8N,P25,590,40,1000,5000,FPGA_0_6_56,0,6,56,A2F_416,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,HR_1_17_8N,P25,590,40,1000,5000,FPGA_0_6_57,0,6,57,A2F_417,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,HR_1_17_8N,P25,590,40,1000,5000,FPGA_0_6_58,0,6,58,A2F_418,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_10,HR_1_CC_10_5P,J28,980,40,2000,1000,FPGA_0_6_59,0,6,59,A2F_419,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,HR_1_CC_11_5N,K21,70,40,1000,1000,FPGA_0_7_0,0,7,0,F2A_432,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,HR_1_CC_11_5N,K21,200,40,1000,2000,FPGA_0_7_1,0,7,1,F2A_433,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,HR_1_CC_11_5N,K21,200,40,1000,2000,FPGA_0_7_2,0,7,2,F2A_434,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,HR_1_CC_11_5N,K21,200,40,1000,2000,FPGA_0_7_3,0,7,3,F2A_435,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,HR_1_CC_11_5N,K21,200,40,1000,2000,FPGA_0_7_4,0,7,4,F2A_436,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,HR_1_CC_11_5N,K21,200,40,1000,2000,FPGA_0_7_5,0,7,5,F2A_437,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,HR_1_CC_11_5N,K21,200,40,1000,2000,FPGA_0_7_6,0,7,6,F2A_438,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,HR_1_CC_11_5N,K21,200,40,1000,2000,FPGA_0_7_7,0,7,7,F2A_439,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,HR_1_CC_11_5N,K21,200,40,1000,2000,FPGA_0_7_8,0,7,8,F2A_440,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,HR_1_CC_11_5N,K21,200,40,1000,2000,FPGA_0_7_9,0,7,9,F2A_441,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,HR_1_CC_11_5N,K21,330,40,1000,3000,FPGA_0_7_10,0,7,10,F2A_442,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,HR_1_CC_11_5N,K21,330,40,1000,3000,FPGA_0_7_11,0,7,11,F2A_443,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,HR_1_CC_11_5N,K21,330,40,1000,3000,FPGA_0_7_12,0,7,12,F2A_444,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,HR_1_CC_11_5N,K21,330,40,1000,3000,FPGA_0_7_13,0,7,13,F2A_445,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,HR_1_CC_11_5N,K21,590,40,1000,5000,FPGA_0_7_14,0,7,14,F2A_446,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,HR_1_CC_11_5N,K21,590,40,1000,5000,FPGA_0_7_15,0,7,15,F2A_447,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,HR_1_CC_11_5N,K21,590,40,1000,5000,FPGA_0_7_16,0,7,16,F2A_448,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,HR_1_CC_11_5N,K21,720,40,1000,6000,FPGA_0_7_17,0,7,17,F2A_449,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_12,HR_1_13_6N,N21,720,40,1000,6000,FPGA_0_7_18,0,7,18,F2A_450,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_12,HR_1_13_6N,N21,720,40,1000,6000,FPGA_0_7_19,0,7,19,F2A_451,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_12,HR_1_13_6N,N21,720,40,1000,6000,FPGA_0_7_20,0,7,20,F2A_452,f2g_trx_reset_n_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_12,HR_1_13_6N,N21,720,40,1000,6000,FPGA_0_7_21,0,7,21,F2A_453,f2g_in_en_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_12,HR_1_13_6N,N21,720,40,1000,6000,FPGA_0_7_22,0,7,22,F2A_454,f2g_tx_oe_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_12,HR_1_13_6N,N21,720,40,1000,6000,FPGA_0_7_23,0,7,23,F2A_455,f2g_tx_dvalid_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_12,HR_1_13_6N,N21,720,40,1000,6000,FPGA_0_7_24,0,7,24,F2A_456,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,HR_1_CC_11_5N,K21,460,40,1000,4000,FPGA_0_7_48,0,7,48,A2F_480,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,HR_1_CC_11_5N,K21,460,40,1000,4000,FPGA_0_7_49,0,7,49,A2F_481,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,HR_1_CC_11_5N,K21,460,40,1000,4000,FPGA_0_7_50,0,7,50,A2F_482,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,HR_1_CC_11_5N,K21,590,40,1000,5000,FPGA_0_7_51,0,7,51,A2F_483,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,HR_1_CC_11_5N,K21,590,40,1000,5000,FPGA_0_7_52,0,7,52,A2F_484,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,HR_1_CC_11_5N,K21,590,40,1000,5000,FPGA_0_7_53,0,7,53,A2F_485,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,HR_1_CC_11_5N,K21,590,40,1000,5000,FPGA_0_7_54,0,7,54,A2F_486,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,HR_1_CC_11_5N,K21,590,40,1000,5000,FPGA_0_7_55,0,7,55,A2F_487,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,HR_1_CC_11_5N,K21,590,40,1000,5000,FPGA_0_7_56,0,7,56,A2F_488,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,HR_1_CC_11_5N,K21,590,40,1000,5000,FPGA_0_7_57,0,7,57,A2F_489,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,HR_1_CC_11_5N,K21,590,40,1000,5000,FPGA_0_7_58,0,7,58,A2F_490,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_12,HR_1_13_6N,N21,980,40,2000,1000,FPGA_0_7_59,0,7,59,A2F_491,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,HR_1_14_7P,M21,70,40,1000,1000,FPGA_0_8_0,0,8,0,F2A_504,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,HR_1_14_7P,M21,200,40,1000,2000,FPGA_0_8_1,0,8,1,F2A_505,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,HR_1_14_7P,M21,200,40,1000,2000,FPGA_0_8_2,0,8,2,F2A_506,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,HR_1_14_7P,M21,200,40,1000,2000,FPGA_0_8_3,0,8,3,F2A_507,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,HR_1_14_7P,M21,200,40,1000,2000,FPGA_0_8_4,0,8,4,F2A_508,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,HR_1_14_7P,M21,200,40,1000,2000,FPGA_0_8_5,0,8,5,F2A_509,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,HR_1_14_7P,M21,200,40,1000,2000,FPGA_0_8_6,0,8,6,F2A_510,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,HR_1_14_7P,M21,200,40,1000,2000,FPGA_0_8_7,0,8,7,F2A_511,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,HR_1_14_7P,M21,200,40,1000,2000,FPGA_0_8_8,0,8,8,F2A_512,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,HR_1_14_7P,M21,200,40,1000,2000,FPGA_0_8_9,0,8,9,F2A_513,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,HR_1_14_7P,M21,330,40,1000,3000,FPGA_0_8_10,0,8,10,F2A_514,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,HR_1_14_7P,M21,330,40,1000,3000,FPGA_0_8_11,0,8,11,F2A_515,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,HR_1_14_7P,M21,330,40,1000,3000,FPGA_0_8_12,0,8,12,F2A_516,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,HR_1_14_7P,M21,330,40,1000,3000,FPGA_0_8_13,0,8,13,F2A_517,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,HR_1_14_7P,M21,590,40,1000,5000,FPGA_0_8_14,0,8,14,F2A_518,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,HR_1_14_7P,M21,590,40,1000,5000,FPGA_0_8_15,0,8,15,F2A_519,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,HR_1_14_7P,M21,590,40,1000,5000,FPGA_0_8_16,0,8,16,F2A_520,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,HR_1_14_7P,M21,720,40,1000,6000,FPGA_0_8_17,0,8,17,F2A_521,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_14,HR_1_16_8P,P22,720,40,1000,6000,FPGA_0_8_18,0,8,18,F2A_522,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_14,HR_1_16_8P,P22,720,40,1000,6000,FPGA_0_8_19,0,8,19,F2A_523,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_14,HR_1_16_8P,P22,720,40,1000,6000,FPGA_0_8_20,0,8,20,F2A_524,f2g_trx_reset_n_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_14,HR_1_16_8P,P22,720,40,1000,6000,FPGA_0_8_21,0,8,21,F2A_525,f2g_in_en_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_14,HR_1_16_8P,P22,720,40,1000,6000,FPGA_0_8_22,0,8,22,F2A_526,f2g_tx_oe_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_14,HR_1_16_8P,P22,720,40,1000,6000,FPGA_0_8_23,0,8,23,F2A_527,f2g_tx_dvalid_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_14,HR_1_16_8P,P22,720,40,1000,6000,FPGA_0_8_24,0,8,24,F2A_528,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,HR_1_14_7P,M21,460,40,1000,4000,FPGA_0_8_48,0,8,48,A2F_552,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,HR_1_14_7P,M21,460,40,1000,4000,FPGA_0_8_49,0,8,49,A2F_553,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,HR_1_14_7P,M21,460,40,1000,4000,FPGA_0_8_50,0,8,50,A2F_554,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,HR_1_14_7P,M21,590,40,1000,5000,FPGA_0_8_51,0,8,51,A2F_555,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,HR_1_14_7P,M21,590,40,1000,5000,FPGA_0_8_52,0,8,52,A2F_556,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,HR_1_14_7P,M21,590,40,1000,5000,FPGA_0_8_53,0,8,53,A2F_557,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,HR_1_14_7P,M21,590,40,1000,5000,FPGA_0_8_54,0,8,54,A2F_558,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,HR_1_14_7P,M21,590,40,1000,5000,FPGA_0_8_55,0,8,55,A2F_559,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,HR_1_14_7P,M21,590,40,1000,5000,FPGA_0_8_56,0,8,56,A2F_560,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,HR_1_14_7P,M21,590,40,1000,5000,FPGA_0_8_57,0,8,57,A2F_561,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,HR_1_14_7P,M21,590,40,1000,5000,FPGA_0_8_58,0,8,58,A2F_562,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_14,HR_1_16_8P,P22,980,40,2000,1000,FPGA_0_8_59,0,8,59,A2F_563,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,HR_1_18_9P,P27,70,40,1000,1000,FPGA_0_9_0,0,9,0,F2A_576,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,HR_1_18_9P,P27,200,40,1000,2000,FPGA_0_9_1,0,9,1,F2A_577,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,HR_1_18_9P,P27,200,40,1000,2000,FPGA_0_9_2,0,9,2,F2A_578,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,HR_1_18_9P,P27,200,40,1000,2000,FPGA_0_9_3,0,9,3,F2A_579,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,HR_1_18_9P,P27,200,40,1000,2000,FPGA_0_9_4,0,9,4,F2A_580,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,HR_1_18_9P,P27,200,40,1000,2000,FPGA_0_9_5,0,9,5,F2A_581,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,HR_1_18_9P,P27,200,40,1000,2000,FPGA_0_9_6,0,9,6,F2A_582,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,HR_1_18_9P,P27,200,40,1000,2000,FPGA_0_9_7,0,9,7,F2A_583,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,HR_1_18_9P,P27,200,40,1000,2000,FPGA_0_9_8,0,9,8,F2A_584,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,HR_1_18_9P,P27,200,40,1000,2000,FPGA_0_9_9,0,9,9,F2A_585,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,HR_1_18_9P,P27,330,40,1000,3000,FPGA_0_9_10,0,9,10,F2A_586,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,HR_1_18_9P,P27,330,40,1000,3000,FPGA_0_9_11,0,9,11,F2A_587,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,HR_1_18_9P,P27,330,40,1000,3000,FPGA_0_9_12,0,9,12,F2A_588,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,HR_1_18_9P,P27,330,40,1000,3000,FPGA_0_9_13,0,9,13,F2A_589,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,HR_1_18_9P,P27,590,40,1000,5000,FPGA_0_9_14,0,9,14,F2A_590,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,HR_1_18_9P,P27,590,40,1000,5000,FPGA_0_9_15,0,9,15,F2A_591,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,HR_1_18_9P,P27,590,40,1000,5000,FPGA_0_9_16,0,9,16,F2A_592,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,HR_1_18_9P,P27,720,40,1000,6000,FPGA_0_9_17,0,9,17,F2A_593,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_16,HR_1_1_0N,M22,720,40,1000,6000,FPGA_0_9_18,0,9,18,F2A_594,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_16,HR_1_1_0N,M22,720,40,1000,6000,FPGA_0_9_19,0,9,19,F2A_595,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_16,HR_1_1_0N,M22,720,40,1000,6000,FPGA_0_9_20,0,9,20,F2A_596,f2g_trx_reset_n_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_16,HR_1_1_0N,M22,720,40,1000,6000,FPGA_0_9_21,0,9,21,F2A_597,f2g_in_en_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_16,HR_1_1_0N,M22,720,40,1000,6000,FPGA_0_9_22,0,9,22,F2A_598,f2g_tx_oe_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_16,HR_1_1_0N,M22,720,40,1000,6000,FPGA_0_9_23,0,9,23,F2A_599,f2g_tx_dvalid_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_16,HR_1_1_0N,M22,720,40,1000,6000,FPGA_0_9_24,0,9,24,F2A_600,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,HR_1_18_9P,P27,460,40,1000,4000,FPGA_0_9_48,0,9,48,A2F_624,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,HR_1_18_9P,P27,460,40,1000,4000,FPGA_0_9_49,0,9,49,A2F_625,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,HR_1_18_9P,P27,460,40,1000,4000,FPGA_0_9_50,0,9,50,A2F_626,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,HR_1_18_9P,P27,590,40,1000,5000,FPGA_0_9_51,0,9,51,A2F_627,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,HR_1_18_9P,P27,590,40,1000,5000,FPGA_0_9_52,0,9,52,A2F_628,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,HR_1_18_9P,P27,590,40,1000,5000,FPGA_0_9_53,0,9,53,A2F_629,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,HR_1_18_9P,P27,590,40,1000,5000,FPGA_0_9_54,0,9,54,A2F_630,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,HR_1_18_9P,P27,590,40,1000,5000,FPGA_0_9_55,0,9,55,A2F_631,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,HR_1_18_9P,P27,590,40,1000,5000,FPGA_0_9_56,0,9,56,A2F_632,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,HR_1_18_9P,P27,590,40,1000,5000,FPGA_0_9_57,0,9,57,A2F_633,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,HR_1_18_9P,P27,590,40,1000,5000,FPGA_0_9_58,0,9,58,A2F_634,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_16,HR_1_1_0N,M22,980,40,2000,1000,FPGA_0_9_59,0,9,59,A2F_635,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,HR_1_19_9N,L22,70,40,1000,1000,FPGA_0_10_0,0,10,0,F2A_648,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,HR_1_19_9N,L22,200,40,1000,2000,FPGA_0_10_1,0,10,1,F2A_649,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,HR_1_19_9N,L22,200,40,1000,2000,FPGA_0_10_2,0,10,2,F2A_650,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,HR_1_19_9N,L22,200,40,1000,2000,FPGA_0_10_3,0,10,3,F2A_651,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,HR_1_19_9N,L22,200,40,1000,2000,FPGA_0_10_4,0,10,4,F2A_652,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,HR_1_19_9N,L22,200,40,1000,2000,FPGA_0_10_5,0,10,5,F2A_653,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,HR_1_19_9N,L22,200,40,1000,2000,FPGA_0_10_6,0,10,6,F2A_654,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,HR_1_19_9N,L22,200,40,1000,2000,FPGA_0_10_7,0,10,7,F2A_655,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,HR_1_19_9N,L22,200,40,1000,2000,FPGA_0_10_8,0,10,8,F2A_656,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,HR_1_19_9N,L22,200,40,1000,2000,FPGA_0_10_9,0,10,9,F2A_657,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,HR_1_19_9N,L22,330,40,1000,3000,FPGA_0_10_10,0,10,10,F2A_658,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,HR_1_19_9N,L22,330,40,1000,3000,FPGA_0_10_11,0,10,11,F2A_659,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,HR_1_19_9N,L22,330,40,1000,3000,FPGA_0_10_12,0,10,12,F2A_660,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,HR_1_19_9N,L22,330,40,1000,3000,FPGA_0_10_13,0,10,13,F2A_661,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,HR_1_19_9N,L22,590,40,1000,5000,FPGA_0_10_14,0,10,14,F2A_662,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,HR_1_19_9N,L22,590,40,1000,5000,FPGA_0_10_15,0,10,15,F2A_663,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,HR_1_19_9N,L22,590,40,1000,5000,FPGA_0_10_16,0,10,16,F2A_664,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,HR_1_19_9N,L22,720,40,1000,6000,FPGA_0_10_17,0,10,17,F2A_665,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_18,HR_1_20_10P,K23,720,40,1000,6000,FPGA_0_10_18,0,10,18,F2A_666,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_18,HR_1_20_10P,K23,720,40,1000,6000,FPGA_0_10_19,0,10,19,F2A_667,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_18,HR_1_20_10P,K23,720,40,1000,6000,FPGA_0_10_20,0,10,20,F2A_668,f2g_trx_reset_n_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_18,HR_1_20_10P,K23,720,40,1000,6000,FPGA_0_10_21,0,10,21,F2A_669,f2g_in_en_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_18,HR_1_20_10P,K23,720,40,1000,6000,FPGA_0_10_22,0,10,22,F2A_670,f2g_tx_oe_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_18,HR_1_20_10P,K23,720,40,1000,6000,FPGA_0_10_23,0,10,23,F2A_671,f2g_tx_dvalid_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_18,HR_1_20_10P,K23,720,40,1000,6000,FPGA_0_10_24,0,10,24,F2A_672,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,HR_1_19_9N,L22,460,40,1000,4000,FPGA_0_10_48,0,10,48,A2F_696,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,HR_1_19_9N,L22,460,40,1000,4000,FPGA_0_10_49,0,10,49,A2F_697,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,HR_1_19_9N,L22,460,40,1000,4000,FPGA_0_10_50,0,10,50,A2F_698,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,HR_1_19_9N,L22,590,40,1000,5000,FPGA_0_10_51,0,10,51,A2F_699,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,HR_1_19_9N,L22,590,40,1000,5000,FPGA_0_10_52,0,10,52,A2F_700,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,HR_1_19_9N,L22,590,40,1000,5000,FPGA_0_10_53,0,10,53,A2F_701,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,HR_1_19_9N,L22,590,40,1000,5000,FPGA_0_10_54,0,10,54,A2F_702,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,HR_1_19_9N,L22,590,40,1000,5000,FPGA_0_10_55,0,10,55,A2F_703,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,HR_1_19_9N,L22,590,40,1000,5000,FPGA_0_10_56,0,10,56,A2F_704,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,HR_1_19_9N,L22,590,40,1000,5000,FPGA_0_10_57,0,10,57,A2F_705,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,HR_1_19_9N,L22,590,40,1000,5000,FPGA_0_10_58,0,10,58,A2F_706,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_18,HR_1_20_10P,K23,980,40,2000,1000,FPGA_0_10_59,0,10,59,A2F_707,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,HR_1_21_10N,N23,70,40,1000,1000,FPGA_0_11_0,0,11,0,F2A_720,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,HR_1_21_10N,N23,200,40,1000,2000,FPGA_0_11_1,0,11,1,F2A_721,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,HR_1_21_10N,N23,200,40,1000,2000,FPGA_0_11_2,0,11,2,F2A_722,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,HR_1_21_10N,N23,200,40,1000,2000,FPGA_0_11_3,0,11,3,F2A_723,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,HR_1_21_10N,N23,200,40,1000,2000,FPGA_0_11_4,0,11,4,F2A_724,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,HR_1_21_10N,N23,200,40,1000,2000,FPGA_0_11_5,0,11,5,F2A_725,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,HR_1_21_10N,N23,200,40,1000,2000,FPGA_0_11_6,0,11,6,F2A_726,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,HR_1_21_10N,N23,200,40,1000,2000,FPGA_0_11_7,0,11,7,F2A_727,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,HR_1_21_10N,N23,200,40,1000,2000,FPGA_0_11_8,0,11,8,F2A_728,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,HR_1_21_10N,N23,200,40,1000,2000,FPGA_0_11_9,0,11,9,F2A_729,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,HR_1_21_10N,N23,330,40,1000,3000,FPGA_0_11_10,0,11,10,F2A_730,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,HR_1_21_10N,N23,330,40,1000,3000,FPGA_0_11_11,0,11,11,F2A_731,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,HR_1_21_10N,N23,330,40,1000,3000,FPGA_0_11_12,0,11,12,F2A_732,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,HR_1_21_10N,N23,330,40,1000,3000,FPGA_0_11_13,0,11,13,F2A_733,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,HR_1_21_10N,N23,590,40,1000,5000,FPGA_0_11_14,0,11,14,F2A_734,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,HR_1_21_10N,N23,590,40,1000,5000,FPGA_0_11_15,0,11,15,F2A_735,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,HR_1_21_10N,N23,590,40,1000,5000,FPGA_0_11_16,0,11,16,F2A_736,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,HR_1_21_10N,N23,720,40,1000,6000,FPGA_0_11_17,0,11,17,F2A_737,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_20,HR_1_23_11N,J25,720,40,1000,6000,FPGA_0_11_18,0,11,18,F2A_738,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_20,HR_1_23_11N,J25,720,40,1000,6000,FPGA_0_11_19,0,11,19,F2A_739,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_20,HR_1_23_11N,J25,720,40,1000,6000,FPGA_0_11_20,0,11,20,F2A_740,f2g_trx_reset_n_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_20,HR_1_23_11N,J25,720,40,1000,6000,FPGA_0_11_21,0,11,21,F2A_741,f2g_in_en_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_20,HR_1_23_11N,J25,720,40,1000,6000,FPGA_0_11_22,0,11,22,F2A_742,f2g_tx_oe_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_20,HR_1_23_11N,J25,720,40,1000,6000,FPGA_0_11_23,0,11,23,F2A_743,f2g_tx_dvalid_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_20,HR_1_23_11N,J25,720,40,1000,6000,FPGA_0_11_24,0,11,24,F2A_744,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,HR_1_21_10N,N23,460,40,1000,4000,FPGA_0_11_48,0,11,48,A2F_768,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,HR_1_21_10N,N23,460,40,1000,4000,FPGA_0_11_49,0,11,49,A2F_769,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,HR_1_21_10N,N23,460,40,1000,4000,FPGA_0_11_50,0,11,50,A2F_770,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,HR_1_21_10N,N23,590,40,1000,5000,FPGA_0_11_51,0,11,51,A2F_771,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,HR_1_21_10N,N23,590,40,1000,5000,FPGA_0_11_52,0,11,52,A2F_772,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,HR_1_21_10N,N23,590,40,1000,5000,FPGA_0_11_53,0,11,53,A2F_773,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,HR_1_21_10N,N23,590,40,1000,5000,FPGA_0_11_54,0,11,54,A2F_774,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,HR_1_21_10N,N23,590,40,1000,5000,FPGA_0_11_55,0,11,55,A2F_775,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,HR_1_21_10N,N23,590,40,1000,5000,FPGA_0_11_56,0,11,56,A2F_776,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,HR_1_21_10N,N23,590,40,1000,5000,FPGA_0_11_57,0,11,57,A2F_777,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,HR_1_21_10N,N23,590,40,1000,5000,FPGA_0_11_58,0,11,58,A2F_778,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_20,HR_1_23_11N,J25,980,40,2000,1000,FPGA_0_11_59,0,11,59,A2F_779,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,70,40,1000,1000,FPGA_0_12_0,0,12,0,F2A_792,f2g_addr[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,70,40,1000,1000,FPGA_0_12_1,0,12,1,F2A_793,f2g_addr[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,70,40,1000,1000,FPGA_0_12_2,0,12,2,F2A_794,f2g_addr[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,70,40,1000,1000,FPGA_0_12_3,0,12,3,F2A_795,f2g_addr[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,70,40,1000,1000,FPGA_0_12_4,0,12,4,F2A_796,f2g_addr[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,70,40,1000,1000,FPGA_0_12_5,0,12,5,F2A_797,f2g_trx_dly_ld,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,70,40,1000,1000,FPGA_0_12_6,0,12,6,F2A_798,f2g_trx_dly_adj,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,70,40,1000,1000,FPGA_0_12_7,0,12,7,F2A_799,f2g_trx_dly_inc,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,70,40,1000,1000,FPGA_0_12_8,0,12,8,F2A_800,f2g_rx_bitslip_adj,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,.
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,330,40,1000,3000,FPGA_0_12_48,0,12,48,A2F_840,g2f_trx_dly_tap[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,330,40,1000,3000,FPGA_0_12_49,0,12,49,A2F_841,g2f_trx_dly_tap[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,330,40,1000,3000,FPGA_0_12_50,0,12,50,A2F_842,g2f_trx_dly_tap[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,330,40,1000,3000,FPGA_0_12_51,0,12,51,A2F_843,g2f_trx_dly_tap[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,330,40,1000,3000,FPGA_0_12_52,0,12,52,A2F_844,g2f_trx_dly_tap[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,330,40,1000,3000,FPGA_0_12_53,0,12,53,A2F_845,g2f_trx_dly_tap[5],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,460,40,1000,4000,FPGA_0_12_54,0,12,54,A2F_846,g2f_rx_dpa_lock,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,460,40,1000,4000,FPGA_0_12_55,0,12,55,A2F_847,g2f_rx_dpa_error,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,460,40,1000,4000,FPGA_0_12_56,0,12,56,A2F_848,g2f_rx_dpa_phase[0],,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,460,40,1000,4000,FPGA_0_12_57,0,12,57,A2F_849,g2f_rx_dpa_phase[1],,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,460,40,1000,4000,FPGA_0_12_58,0,12,58,A2F_850,g2f_rx_dpa_phase[2],,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,70,40,1000,1000,FPGA_0_13_0,0,13,0,F2A_864,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,200,40,1000,2000,FPGA_0_13_1,0,13,1,F2A_865,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,200,40,1000,2000,FPGA_0_13_2,0,13,2,F2A_866,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,200,40,1000,2000,FPGA_0_13_3,0,13,3,F2A_867,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,200,40,1000,2000,FPGA_0_13_4,0,13,4,F2A_868,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,200,40,1000,2000,FPGA_0_13_5,0,13,5,F2A_869,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,200,40,1000,2000,FPGA_0_13_6,0,13,6,F2A_870,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,200,40,1000,2000,FPGA_0_13_7,0,13,7,F2A_871,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,200,40,1000,2000,FPGA_0_13_8,0,13,8,F2A_872,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,200,40,1000,2000,FPGA_0_13_9,0,13,9,F2A_873,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,330,40,1000,3000,FPGA_0_13_10,0,13,10,F2A_874,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,330,40,1000,3000,FPGA_0_13_11,0,13,11,F2A_875,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,330,40,1000,3000,FPGA_0_13_12,0,13,12,F2A_876,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,330,40,1000,3000,FPGA_0_13_13,0,13,13,F2A_877,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,590,40,1000,5000,FPGA_0_13_14,0,13,14,F2A_878,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,590,40,1000,5000,FPGA_0_13_15,0,13,15,F2A_879,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,590,40,1000,5000,FPGA_0_13_16,0,13,16,F2A_880,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,720,40,1000,6000,FPGA_0_13_17,0,13,17,F2A_881,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_22,HR_1_25_12N,L23,720,40,1000,6000,FPGA_0_13_18,0,13,18,F2A_882,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_22,HR_1_25_12N,L23,720,40,1000,6000,FPGA_0_13_19,0,13,19,F2A_883,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_22,HR_1_25_12N,L23,720,40,1000,6000,FPGA_0_13_20,0,13,20,F2A_884,f2g_trx_reset_n_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_22,HR_1_25_12N,L23,720,40,1000,6000,FPGA_0_13_21,0,13,21,F2A_885,f2g_in_en_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_22,HR_1_25_12N,L23,720,40,1000,6000,FPGA_0_13_22,0,13,22,F2A_886,f2g_tx_oe_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_22,HR_1_25_12N,L23,720,40,1000,6000,FPGA_0_13_23,0,13,23,F2A_887,f2g_tx_dvalid_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_22,HR_1_25_12N,L23,720,40,1000,6000,FPGA_0_13_24,0,13,24,F2A_888,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,460,40,1000,4000,FPGA_0_13_48,0,13,48,A2F_912,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,460,40,1000,4000,FPGA_0_13_49,0,13,49,A2F_913,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,460,40,1000,4000,FPGA_0_13_50,0,13,50,A2F_914,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,590,40,1000,5000,FPGA_0_13_51,0,13,51,A2F_915,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,590,40,1000,5000,FPGA_0_13_52,0,13,52,A2F_916,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,590,40,1000,5000,FPGA_0_13_53,0,13,53,A2F_917,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,590,40,1000,5000,FPGA_0_13_54,0,13,54,A2F_918,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,590,40,1000,5000,FPGA_0_13_55,0,13,55,A2F_919,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,590,40,1000,5000,FPGA_0_13_56,0,13,56,A2F_920,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,590,40,1000,5000,FPGA_0_13_57,0,13,57,A2F_921,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,590,40,1000,5000,FPGA_0_13_58,0,13,58,A2F_922,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_22,HR_1_25_12N,L23,980,40,2000,1000,FPGA_0_13_59,0,13,59,A2F_923,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,HR_1_26_13P,K24,70,40,1000,1000,FPGA_0_14_0,0,14,0,F2A_936,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,HR_1_26_13P,K24,200,40,1000,2000,FPGA_0_14_1,0,14,1,F2A_937,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,HR_1_26_13P,K24,200,40,1000,2000,FPGA_0_14_2,0,14,2,F2A_938,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,HR_1_26_13P,K24,200,40,1000,2000,FPGA_0_14_3,0,14,3,F2A_939,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,HR_1_26_13P,K24,200,40,1000,2000,FPGA_0_14_4,0,14,4,F2A_940,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,HR_1_26_13P,K24,200,40,1000,2000,FPGA_0_14_5,0,14,5,F2A_941,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,HR_1_26_13P,K24,200,40,1000,2000,FPGA_0_14_6,0,14,6,F2A_942,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,HR_1_26_13P,K24,200,40,1000,2000,FPGA_0_14_7,0,14,7,F2A_943,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,HR_1_26_13P,K24,200,40,1000,2000,FPGA_0_14_8,0,14,8,F2A_944,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,HR_1_26_13P,K24,200,40,1000,2000,FPGA_0_14_9,0,14,9,F2A_945,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,HR_1_26_13P,K24,330,40,1000,3000,FPGA_0_14_10,0,14,10,F2A_946,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,HR_1_26_13P,K24,330,40,1000,3000,FPGA_0_14_11,0,14,11,F2A_947,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,HR_1_26_13P,K24,330,40,1000,3000,FPGA_0_14_12,0,14,12,F2A_948,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,HR_1_26_13P,K24,330,40,1000,3000,FPGA_0_14_13,0,14,13,F2A_949,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,HR_1_26_13P,K24,590,40,1000,5000,FPGA_0_14_14,0,14,14,F2A_950,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,HR_1_26_13P,K24,590,40,1000,5000,FPGA_0_14_15,0,14,15,F2A_951,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,HR_1_26_13P,K24,590,40,1000,5000,FPGA_0_14_16,0,14,16,F2A_952,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,HR_1_26_13P,K24,720,40,1000,6000,FPGA_0_14_17,0,14,17,F2A_953,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_24,HR_1_27_13N,P24,720,40,1000,6000,FPGA_0_14_18,0,14,18,F2A_954,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_24,HR_1_27_13N,P24,720,40,1000,6000,FPGA_0_14_19,0,14,19,F2A_955,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_24,HR_1_27_13N,P24,720,40,1000,6000,FPGA_0_14_20,0,14,20,F2A_956,f2g_trx_reset_n_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_24,HR_1_27_13N,P24,720,40,1000,6000,FPGA_0_14_21,0,14,21,F2A_957,f2g_in_en_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_24,HR_1_27_13N,P24,720,40,1000,6000,FPGA_0_14_22,0,14,22,F2A_958,f2g_tx_oe_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_24,HR_1_27_13N,P24,720,40,1000,6000,FPGA_0_14_23,0,14,23,F2A_959,f2g_tx_dvalid_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_24,HR_1_27_13N,P24,720,40,1000,6000,FPGA_0_14_24,0,14,24,F2A_960,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,HR_1_26_13P,K24,460,40,1000,4000,FPGA_0_14_48,0,14,48,A2F_984,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,HR_1_26_13P,K24,460,40,1000,4000,FPGA_0_14_49,0,14,49,A2F_985,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,HR_1_26_13P,K24,460,40,1000,4000,FPGA_0_14_50,0,14,50,A2F_986,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,HR_1_26_13P,K24,590,40,1000,5000,FPGA_0_14_51,0,14,51,A2F_987,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,HR_1_26_13P,K24,590,40,1000,5000,FPGA_0_14_52,0,14,52,A2F_988,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,HR_1_26_13P,K24,590,40,1000,5000,FPGA_0_14_53,0,14,53,A2F_989,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,HR_1_26_13P,K24,590,40,1000,5000,FPGA_0_14_54,0,14,54,A2F_990,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,HR_1_26_13P,K24,590,40,1000,5000,FPGA_0_14_55,0,14,55,A2F_991,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,HR_1_26_13P,K24,590,40,1000,5000,FPGA_0_14_56,0,14,56,A2F_992,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,HR_1_26_13P,K24,590,40,1000,5000,FPGA_0_14_57,0,14,57,A2F_993,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,HR_1_26_13P,K24,590,40,1000,5000,FPGA_0_14_58,0,14,58,A2F_994,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_24,HR_1_27_13N,P24,980,40,2000,1000,FPGA_0_14_59,0,14,59,A2F_995,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,HR_1_CC_28_14P,N24,70,40,1000,1000,FPGA_0_15_0,0,15,0,F2A_1008,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,HR_1_CC_28_14P,N24,200,40,1000,2000,FPGA_0_15_1,0,15,1,F2A_1009,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,HR_1_CC_28_14P,N24,200,40,1000,2000,FPGA_0_15_2,0,15,2,F2A_1010,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,HR_1_CC_28_14P,N24,200,40,1000,2000,FPGA_0_15_3,0,15,3,F2A_1011,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,HR_1_CC_28_14P,N24,200,40,1000,2000,FPGA_0_15_4,0,15,4,F2A_1012,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,HR_1_CC_28_14P,N24,200,40,1000,2000,FPGA_0_15_5,0,15,5,F2A_1013,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,HR_1_CC_28_14P,N24,200,40,1000,2000,FPGA_0_15_6,0,15,6,F2A_1014,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,HR_1_CC_28_14P,N24,200,40,1000,2000,FPGA_0_15_7,0,15,7,F2A_1015,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,HR_1_CC_28_14P,N24,200,40,1000,2000,FPGA_0_15_8,0,15,8,F2A_1016,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,HR_1_CC_28_14P,N24,200,40,1000,2000,FPGA_0_15_9,0,15,9,F2A_1017,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,HR_1_CC_28_14P,N24,330,40,1000,3000,FPGA_0_15_10,0,15,10,F2A_1018,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,HR_1_CC_28_14P,N24,330,40,1000,3000,FPGA_0_15_11,0,15,11,F2A_1019,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,HR_1_CC_28_14P,N24,330,40,1000,3000,FPGA_0_15_12,0,15,12,F2A_1020,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,HR_1_CC_28_14P,N24,330,40,1000,3000,FPGA_0_15_13,0,15,13,F2A_1021,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,HR_1_CC_28_14P,N24,590,40,1000,5000,FPGA_0_15_14,0,15,14,F2A_1022,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,HR_1_CC_28_14P,N24,590,40,1000,5000,FPGA_0_15_15,0,15,15,F2A_1023,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,HR_1_CC_28_14P,N24,590,40,1000,5000,FPGA_0_15_16,0,15,16,F2A_1024,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,HR_1_CC_28_14P,N24,720,40,1000,6000,FPGA_0_15_17,0,15,17,F2A_1025,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_26,HR_1_2_1P,M24,720,40,1000,6000,FPGA_0_15_18,0,15,18,F2A_1026,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_26,HR_1_2_1P,M24,720,40,1000,6000,FPGA_0_15_19,0,15,19,F2A_1027,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_26,HR_1_2_1P,M24,720,40,1000,6000,FPGA_0_15_20,0,15,20,F2A_1028,f2g_trx_reset_n_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_26,HR_1_2_1P,M24,720,40,1000,6000,FPGA_0_15_21,0,15,21,F2A_1029,f2g_in_en_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_26,HR_1_2_1P,M24,720,40,1000,6000,FPGA_0_15_22,0,15,22,F2A_1030,f2g_tx_oe_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_26,HR_1_2_1P,M24,720,40,1000,6000,FPGA_0_15_23,0,15,23,F2A_1031,f2g_tx_dvalid_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_26,HR_1_2_1P,M24,720,40,1000,6000,FPGA_0_15_24,0,15,24,F2A_1032,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,HR_1_CC_28_14P,N24,460,40,1000,4000,FPGA_0_15_48,0,15,48,A2F_1056,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,HR_1_CC_28_14P,N24,460,40,1000,4000,FPGA_0_15_49,0,15,49,A2F_1057,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,HR_1_CC_28_14P,N24,460,40,1000,4000,FPGA_0_15_50,0,15,50,A2F_1058,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,HR_1_CC_28_14P,N24,590,40,1000,5000,FPGA_0_15_51,0,15,51,A2F_1059,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,HR_1_CC_28_14P,N24,590,40,1000,5000,FPGA_0_15_52,0,15,52,A2F_1060,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,HR_1_CC_28_14P,N24,590,40,1000,5000,FPGA_0_15_53,0,15,53,A2F_1061,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,HR_1_CC_28_14P,N24,590,40,1000,5000,FPGA_0_15_54,0,15,54,A2F_1062,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,HR_1_CC_28_14P,N24,590,40,1000,5000,FPGA_0_15_55,0,15,55,A2F_1063,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,HR_1_CC_28_14P,N24,590,40,1000,5000,FPGA_0_15_56,0,15,56,A2F_1064,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,HR_1_CC_28_14P,N24,590,40,1000,5000,FPGA_0_15_57,0,15,57,A2F_1065,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,HR_1_CC_28_14P,N24,590,40,1000,5000,FPGA_0_15_58,0,15,58,A2F_1066,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_26,HR_1_2_1P,M24,980,40,2000,1000,FPGA_0_15_59,0,15,59,A2F_1067,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,HR_1_CC_29_14N,L24,70,40,1000,1000,FPGA_0_16_0,0,16,0,F2A_1080,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,HR_1_CC_29_14N,L24,200,40,1000,2000,FPGA_0_16_1,0,16,1,F2A_1081,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,HR_1_CC_29_14N,L24,200,40,1000,2000,FPGA_0_16_2,0,16,2,F2A_1082,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,HR_1_CC_29_14N,L24,200,40,1000,2000,FPGA_0_16_3,0,16,3,F2A_1083,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,HR_1_CC_29_14N,L24,200,40,1000,2000,FPGA_0_16_4,0,16,4,F2A_1084,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,HR_1_CC_29_14N,L24,200,40,1000,2000,FPGA_0_16_5,0,16,5,F2A_1085,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,HR_1_CC_29_14N,L24,200,40,1000,2000,FPGA_0_16_6,0,16,6,F2A_1086,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,HR_1_CC_29_14N,L24,200,40,1000,2000,FPGA_0_16_7,0,16,7,F2A_1087,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,HR_1_CC_29_14N,L24,200,40,1000,2000,FPGA_0_16_8,0,16,8,F2A_1088,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,HR_1_CC_29_14N,L24,200,40,1000,2000,FPGA_0_16_9,0,16,9,F2A_1089,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,HR_1_CC_29_14N,L24,330,40,1000,3000,FPGA_0_16_10,0,16,10,F2A_1090,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,HR_1_CC_29_14N,L24,330,40,1000,3000,FPGA_0_16_11,0,16,11,F2A_1091,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,HR_1_CC_29_14N,L24,330,40,1000,3000,FPGA_0_16_12,0,16,12,F2A_1092,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,HR_1_CC_29_14N,L24,330,40,1000,3000,FPGA_0_16_13,0,16,13,F2A_1093,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,HR_1_CC_29_14N,L24,590,40,1000,5000,FPGA_0_16_14,0,16,14,F2A_1094,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,HR_1_CC_29_14N,L24,590,40,1000,5000,FPGA_0_16_15,0,16,15,F2A_1095,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,HR_1_CC_29_14N,L24,590,40,1000,5000,FPGA_0_16_16,0,16,16,F2A_1096,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,HR_1_CC_29_14N,L24,720,40,1000,6000,FPGA_0_16_17,0,16,17,F2A_1097,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_28,HR_1_30_15P,N27,720,40,1000,6000,FPGA_0_16_18,0,16,18,F2A_1098,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_28,HR_1_30_15P,N27,720,40,1000,6000,FPGA_0_16_19,0,16,19,F2A_1099,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_28,HR_1_30_15P,N27,720,40,1000,6000,FPGA_0_16_20,0,16,20,F2A_1100,f2g_trx_reset_n_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_28,HR_1_30_15P,N27,720,40,1000,6000,FPGA_0_16_21,0,16,21,F2A_1101,f2g_in_en_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_28,HR_1_30_15P,N27,720,40,1000,6000,FPGA_0_16_22,0,16,22,F2A_1102,f2g_tx_oe_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_28,HR_1_30_15P,N27,720,40,1000,6000,FPGA_0_16_23,0,16,23,F2A_1103,f2g_tx_dvalid_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_28,HR_1_30_15P,N27,720,40,1000,6000,FPGA_0_16_24,0,16,24,F2A_1104,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,HR_1_CC_29_14N,L24,460,40,1000,4000,FPGA_0_16_48,0,16,48,A2F_1128,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,HR_1_CC_29_14N,L24,460,40,1000,4000,FPGA_0_16_49,0,16,49,A2F_1129,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,HR_1_CC_29_14N,L24,460,40,1000,4000,FPGA_0_16_50,0,16,50,A2F_1130,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,HR_1_CC_29_14N,L24,590,40,1000,5000,FPGA_0_16_51,0,16,51,A2F_1131,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,HR_1_CC_29_14N,L24,590,40,1000,5000,FPGA_0_16_52,0,16,52,A2F_1132,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,HR_1_CC_29_14N,L24,590,40,1000,5000,FPGA_0_16_53,0,16,53,A2F_1133,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,HR_1_CC_29_14N,L24,590,40,1000,5000,FPGA_0_16_54,0,16,54,A2F_1134,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,HR_1_CC_29_14N,L24,590,40,1000,5000,FPGA_0_16_55,0,16,55,A2F_1135,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,HR_1_CC_29_14N,L24,590,40,1000,5000,FPGA_0_16_56,0,16,56,A2F_1136,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,HR_1_CC_29_14N,L24,590,40,1000,5000,FPGA_0_16_57,0,16,57,A2F_1137,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,HR_1_CC_29_14N,L24,590,40,1000,5000,FPGA_0_16_58,0,16,58,A2F_1138,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_28,HR_1_30_15P,N27,980,40,2000,1000,FPGA_0_16_59,0,16,59,A2F_1139,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,HR_1_31_15N,J26,70,40,1000,1000,FPGA_0_17_0,0,17,0,F2A_1152,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,HR_1_31_15N,J26,200,40,1000,2000,FPGA_0_17_1,0,17,1,F2A_1153,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,HR_1_31_15N,J26,200,40,1000,2000,FPGA_0_17_2,0,17,2,F2A_1154,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,HR_1_31_15N,J26,200,40,1000,2000,FPGA_0_17_3,0,17,3,F2A_1155,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,HR_1_31_15N,J26,200,40,1000,2000,FPGA_0_17_4,0,17,4,F2A_1156,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,HR_1_31_15N,J26,200,40,1000,2000,FPGA_0_17_5,0,17,5,F2A_1157,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,HR_1_31_15N,J26,200,40,1000,2000,FPGA_0_17_6,0,17,6,F2A_1158,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,HR_1_31_15N,J26,200,40,1000,2000,FPGA_0_17_7,0,17,7,F2A_1159,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,HR_1_31_15N,J26,200,40,1000,2000,FPGA_0_17_8,0,17,8,F2A_1160,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,HR_1_31_15N,J26,200,40,1000,2000,FPGA_0_17_9,0,17,9,F2A_1161,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,HR_1_31_15N,J26,330,40,1000,3000,FPGA_0_17_10,0,17,10,F2A_1162,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,HR_1_31_15N,J26,330,40,1000,3000,FPGA_0_17_11,0,17,11,F2A_1163,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,HR_1_31_15N,J26,330,40,1000,3000,FPGA_0_17_12,0,17,12,F2A_1164,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,HR_1_31_15N,J26,330,40,1000,3000,FPGA_0_17_13,0,17,13,F2A_1165,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,HR_1_31_15N,J26,590,40,1000,5000,FPGA_0_17_14,0,17,14,F2A_1166,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,HR_1_31_15N,J26,590,40,1000,5000,FPGA_0_17_15,0,17,15,F2A_1167,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,HR_1_31_15N,J26,590,40,1000,5000,FPGA_0_17_16,0,17,16,F2A_1168,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,HR_1_31_15N,J26,720,40,1000,6000,FPGA_0_17_17,0,17,17,F2A_1169,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_30,HR_1_33_16N,M25,720,40,1000,6000,FPGA_0_17_18,0,17,18,F2A_1170,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_30,HR_1_33_16N,M25,720,40,1000,6000,FPGA_0_17_19,0,17,19,F2A_1171,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_30,HR_1_33_16N,M25,720,40,1000,6000,FPGA_0_17_20,0,17,20,F2A_1172,f2g_trx_reset_n_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_30,HR_1_33_16N,M25,720,40,1000,6000,FPGA_0_17_21,0,17,21,F2A_1173,f2g_in_en_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_30,HR_1_33_16N,M25,720,40,1000,6000,FPGA_0_17_22,0,17,22,F2A_1174,f2g_tx_oe_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_30,HR_1_33_16N,M25,720,40,1000,6000,FPGA_0_17_23,0,17,23,F2A_1175,f2g_tx_dvalid_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_30,HR_1_33_16N,M25,720,40,1000,6000,FPGA_0_17_24,0,17,24,F2A_1176,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,HR_1_31_15N,J26,460,40,1000,4000,FPGA_0_17_48,0,17,48,A2F_1200,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,HR_1_31_15N,J26,460,40,1000,4000,FPGA_0_17_49,0,17,49,A2F_1201,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,HR_1_31_15N,J26,460,40,1000,4000,FPGA_0_17_50,0,17,50,A2F_1202,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,HR_1_31_15N,J26,590,40,1000,5000,FPGA_0_17_51,0,17,51,A2F_1203,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,HR_1_31_15N,J26,590,40,1000,5000,FPGA_0_17_52,0,17,52,A2F_1204,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,HR_1_31_15N,J26,590,40,1000,5000,FPGA_0_17_53,0,17,53,A2F_1205,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,HR_1_31_15N,J26,590,40,1000,5000,FPGA_0_17_54,0,17,54,A2F_1206,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,HR_1_31_15N,J26,590,40,1000,5000,FPGA_0_17_55,0,17,55,A2F_1207,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,HR_1_31_15N,J26,590,40,1000,5000,FPGA_0_17_56,0,17,56,A2F_1208,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,HR_1_31_15N,J26,590,40,1000,5000,FPGA_0_17_57,0,17,57,A2F_1209,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,HR_1_31_15N,J26,590,40,1000,5000,FPGA_0_17_58,0,17,58,A2F_1210,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_30,HR_1_33_16N,M25,980,40,2000,1000,FPGA_0_17_59,0,17,59,A2F_1211,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,HR_1_34_17P,L25,70,40,1000,1000,FPGA_0_18_0,0,18,0,F2A_1224,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,HR_1_34_17P,L25,200,40,1000,2000,FPGA_0_18_1,0,18,1,F2A_1225,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,HR_1_34_17P,L25,200,40,1000,2000,FPGA_0_18_2,0,18,2,F2A_1226,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,HR_1_34_17P,L25,200,40,1000,2000,FPGA_0_18_3,0,18,3,F2A_1227,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,HR_1_34_17P,L25,200,40,1000,2000,FPGA_0_18_4,0,18,4,F2A_1228,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,HR_1_34_17P,L25,200,40,1000,2000,FPGA_0_18_5,0,18,5,F2A_1229,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,HR_1_34_17P,L25,200,40,1000,2000,FPGA_0_18_6,0,18,6,F2A_1230,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,HR_1_34_17P,L25,200,40,1000,2000,FPGA_0_18_7,0,18,7,F2A_1231,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,HR_1_34_17P,L25,200,40,1000,2000,FPGA_0_18_8,0,18,8,F2A_1232,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,HR_1_34_17P,L25,200,40,1000,2000,FPGA_0_18_9,0,18,9,F2A_1233,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,HR_1_34_17P,L25,330,40,1000,3000,FPGA_0_18_10,0,18,10,F2A_1234,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,HR_1_34_17P,L25,330,40,1000,3000,FPGA_0_18_11,0,18,11,F2A_1235,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,HR_1_34_17P,L25,330,40,1000,3000,FPGA_0_18_12,0,18,12,F2A_1236,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,HR_1_34_17P,L25,330,40,1000,3000,FPGA_0_18_13,0,18,13,F2A_1237,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,HR_1_34_17P,L25,590,40,1000,5000,FPGA_0_18_14,0,18,14,F2A_1238,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,HR_1_34_17P,L25,590,40,1000,5000,FPGA_0_18_15,0,18,15,F2A_1239,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,HR_1_34_17P,L25,590,40,1000,5000,FPGA_0_18_16,0,18,16,F2A_1240,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,HR_1_34_17P,L25,720,40,1000,6000,FPGA_0_18_17,0,18,17,F2A_1241,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_32,HR_1_35_17N,K26,720,40,1000,6000,FPGA_0_18_18,0,18,18,F2A_1242,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_32,HR_1_35_17N,K26,720,40,1000,6000,FPGA_0_18_19,0,18,19,F2A_1243,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_32,HR_1_35_17N,K26,720,40,1000,6000,FPGA_0_18_20,0,18,20,F2A_1244,f2g_trx_reset_n_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_32,HR_1_35_17N,K26,720,40,1000,6000,FPGA_0_18_21,0,18,21,F2A_1245,f2g_in_en_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_32,HR_1_35_17N,K26,720,40,1000,6000,FPGA_0_18_22,0,18,22,F2A_1246,f2g_tx_oe_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_32,HR_1_35_17N,K26,720,40,1000,6000,FPGA_0_18_23,0,18,23,F2A_1247,f2g_tx_dvalid_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_32,HR_1_35_17N,K26,720,40,1000,6000,FPGA_0_18_24,0,18,24,F2A_1248,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,HR_1_34_17P,L25,460,40,1000,4000,FPGA_0_18_48,0,18,48,A2F_1272,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,HR_1_34_17P,L25,460,40,1000,4000,FPGA_0_18_49,0,18,49,A2F_1273,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,HR_1_34_17P,L25,460,40,1000,4000,FPGA_0_18_50,0,18,50,A2F_1274,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,HR_1_34_17P,L25,590,40,1000,5000,FPGA_0_18_51,0,18,51,A2F_1275,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,HR_1_34_17P,L25,590,40,1000,5000,FPGA_0_18_52,0,18,52,A2F_1276,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,HR_1_34_17P,L25,590,40,1000,5000,FPGA_0_18_53,0,18,53,A2F_1277,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,HR_1_34_17P,L25,590,40,1000,5000,FPGA_0_18_54,0,18,54,A2F_1278,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,HR_1_34_17P,L25,590,40,1000,5000,FPGA_0_18_55,0,18,55,A2F_1279,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,HR_1_34_17P,L25,590,40,1000,5000,FPGA_0_18_56,0,18,56,A2F_1280,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,HR_1_34_17P,L25,590,40,1000,5000,FPGA_0_18_57,0,18,57,A2F_1281,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,HR_1_34_17P,L25,590,40,1000,5000,FPGA_0_18_58,0,18,58,A2F_1282,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_32,HR_1_35_17N,K26,980,40,2000,1000,FPGA_0_18_59,0,18,59,A2F_1283,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,HR_1_36_18P,M28,70,40,1000,1000,FPGA_0_19_0,0,19,0,F2A_1296,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,HR_1_36_18P,M28,200,40,1000,2000,FPGA_0_19_1,0,19,1,F2A_1297,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,HR_1_36_18P,M28,200,40,1000,2000,FPGA_0_19_2,0,19,2,F2A_1298,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,HR_1_36_18P,M28,200,40,1000,2000,FPGA_0_19_3,0,19,3,F2A_1299,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,HR_1_36_18P,M28,200,40,1000,2000,FPGA_0_19_4,0,19,4,F2A_1300,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,HR_1_36_18P,M28,200,40,1000,2000,FPGA_0_19_5,0,19,5,F2A_1301,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,HR_1_36_18P,M28,200,40,1000,2000,FPGA_0_19_6,0,19,6,F2A_1302,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,HR_1_36_18P,M28,200,40,1000,2000,FPGA_0_19_7,0,19,7,F2A_1303,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,HR_1_36_18P,M28,200,40,1000,2000,FPGA_0_19_8,0,19,8,F2A_1304,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,HR_1_36_18P,M28,200,40,1000,2000,FPGA_0_19_9,0,19,9,F2A_1305,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,HR_1_36_18P,M28,330,40,1000,3000,FPGA_0_19_10,0,19,10,F2A_1306,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,HR_1_36_18P,M28,330,40,1000,3000,FPGA_0_19_11,0,19,11,F2A_1307,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,HR_1_36_18P,M28,330,40,1000,3000,FPGA_0_19_12,0,19,12,F2A_1308,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,HR_1_36_18P,M28,330,40,1000,3000,FPGA_0_19_13,0,19,13,F2A_1309,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,HR_1_36_18P,M28,590,40,1000,5000,FPGA_0_19_14,0,19,14,F2A_1310,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,HR_1_36_18P,M28,590,40,1000,5000,FPGA_0_19_15,0,19,15,F2A_1311,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,HR_1_36_18P,M28,590,40,1000,5000,FPGA_0_19_16,0,19,16,F2A_1312,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,HR_1_36_18P,M28,720,40,1000,6000,FPGA_0_19_17,0,19,17,F2A_1313,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_34,HR_1_37_18N,L28,720,40,1000,6000,FPGA_0_19_18,0,19,18,F2A_1314,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_34,HR_1_37_18N,L28,720,40,1000,6000,FPGA_0_19_19,0,19,19,F2A_1315,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_34,HR_1_37_18N,L28,720,40,1000,6000,FPGA_0_19_20,0,19,20,F2A_1316,f2g_trx_reset_n_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_34,HR_1_37_18N,L28,720,40,1000,6000,FPGA_0_19_21,0,19,21,F2A_1317,f2g_in_en_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_34,HR_1_37_18N,L28,720,40,1000,6000,FPGA_0_19_22,0,19,22,F2A_1318,f2g_tx_oe_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_34,HR_1_37_18N,L28,720,40,1000,6000,FPGA_0_19_23,0,19,23,F2A_1319,f2g_tx_dvalid_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_34,HR_1_37_18N,L28,720,40,1000,6000,FPGA_0_19_24,0,19,24,F2A_1320,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,HR_1_36_18P,M28,460,40,1000,4000,FPGA_0_19_48,0,19,48,A2F_1344,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,HR_1_36_18P,M28,460,40,1000,4000,FPGA_0_19_49,0,19,49,A2F_1345,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,HR_1_36_18P,M28,460,40,1000,4000,FPGA_0_19_50,0,19,50,A2F_1346,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,HR_1_36_18P,M28,590,40,1000,5000,FPGA_0_19_51,0,19,51,A2F_1347,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,HR_1_36_18P,M28,590,40,1000,5000,FPGA_0_19_52,0,19,52,A2F_1348,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,HR_1_36_18P,M28,590,40,1000,5000,FPGA_0_19_53,0,19,53,A2F_1349,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,HR_1_36_18P,M28,590,40,1000,5000,FPGA_0_19_54,0,19,54,A2F_1350,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,HR_1_36_18P,M28,590,40,1000,5000,FPGA_0_19_55,0,19,55,A2F_1351,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,HR_1_36_18P,M28,590,40,1000,5000,FPGA_0_19_56,0,19,56,A2F_1352,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,HR_1_36_18P,M28,590,40,1000,5000,FPGA_0_19_57,0,19,57,A2F_1353,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,HR_1_36_18P,M28,590,40,1000,5000,FPGA_0_19_58,0,19,58,A2F_1354,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_34,HR_1_37_18N,L28,980,40,2000,1000,FPGA_0_19_59,0,19,59,A2F_1355,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,HR_1_38_19P,N26,70,40,1000,1000,FPGA_0_20_0,0,20,0,F2A_1368,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,HR_1_38_19P,N26,200,40,1000,2000,FPGA_0_20_1,0,20,1,F2A_1369,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,HR_1_38_19P,N26,200,40,1000,2000,FPGA_0_20_2,0,20,2,F2A_1370,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,HR_1_38_19P,N26,200,40,1000,2000,FPGA_0_20_3,0,20,3,F2A_1371,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,HR_1_38_19P,N26,200,40,1000,2000,FPGA_0_20_4,0,20,4,F2A_1372,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,HR_1_38_19P,N26,200,40,1000,2000,FPGA_0_20_5,0,20,5,F2A_1373,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,HR_1_38_19P,N26,200,40,1000,2000,FPGA_0_20_6,0,20,6,F2A_1374,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,HR_1_38_19P,N26,200,40,1000,2000,FPGA_0_20_7,0,20,7,F2A_1375,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,HR_1_38_19P,N26,200,40,1000,2000,FPGA_0_20_8,0,20,8,F2A_1376,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,HR_1_38_19P,N26,200,40,1000,2000,FPGA_0_20_9,0,20,9,F2A_1377,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,HR_1_38_19P,N26,330,40,1000,3000,FPGA_0_20_10,0,20,10,F2A_1378,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,HR_1_38_19P,N26,330,40,1000,3000,FPGA_0_20_11,0,20,11,F2A_1379,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,HR_1_38_19P,N26,330,40,1000,3000,FPGA_0_20_12,0,20,12,F2A_1380,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,HR_1_38_19P,N26,330,40,1000,3000,FPGA_0_20_13,0,20,13,F2A_1381,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,HR_1_38_19P,N26,590,40,1000,5000,FPGA_0_20_14,0,20,14,F2A_1382,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,HR_1_38_19P,N26,590,40,1000,5000,FPGA_0_20_15,0,20,15,F2A_1383,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,HR_1_38_19P,N26,590,40,1000,5000,FPGA_0_20_16,0,20,16,F2A_1384,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,HR_1_38_19P,N26,720,40,1000,6000,FPGA_0_20_17,0,20,17,F2A_1385,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_36,HR_1_3_1N,J27,720,40,1000,6000,FPGA_0_20_18,0,20,18,F2A_1386,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_36,HR_1_3_1N,J27,720,40,1000,6000,FPGA_0_20_19,0,20,19,F2A_1387,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_36,HR_1_3_1N,J27,720,40,1000,6000,FPGA_0_20_20,0,20,20,F2A_1388,f2g_trx_reset_n_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_36,HR_1_3_1N,J27,720,40,1000,6000,FPGA_0_20_21,0,20,21,F2A_1389,f2g_in_en_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_36,HR_1_3_1N,J27,720,40,1000,6000,FPGA_0_20_22,0,20,22,F2A_1390,f2g_tx_oe_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_36,HR_1_3_1N,J27,720,40,1000,6000,FPGA_0_20_23,0,20,23,F2A_1391,f2g_tx_dvalid_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_36,HR_1_3_1N,J27,720,40,1000,6000,FPGA_0_20_24,0,20,24,F2A_1392,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,HR_1_38_19P,N26,460,40,1000,4000,FPGA_0_20_48,0,20,48,A2F_1416,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,HR_1_38_19P,N26,460,40,1000,4000,FPGA_0_20_49,0,20,49,A2F_1417,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,HR_1_38_19P,N26,460,40,1000,4000,FPGA_0_20_50,0,20,50,A2F_1418,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,HR_1_38_19P,N26,590,40,1000,5000,FPGA_0_20_51,0,20,51,A2F_1419,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,HR_1_38_19P,N26,590,40,1000,5000,FPGA_0_20_52,0,20,52,A2F_1420,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,HR_1_38_19P,N26,590,40,1000,5000,FPGA_0_20_53,0,20,53,A2F_1421,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,HR_1_38_19P,N26,590,40,1000,5000,FPGA_0_20_54,0,20,54,A2F_1422,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,HR_1_38_19P,N26,590,40,1000,5000,FPGA_0_20_55,0,20,55,A2F_1423,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,HR_1_38_19P,N26,590,40,1000,5000,FPGA_0_20_56,0,20,56,A2F_1424,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,HR_1_38_19P,N26,590,40,1000,5000,FPGA_0_20_57,0,20,57,A2F_1425,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,HR_1_38_19P,N26,590,40,1000,5000,FPGA_0_20_58,0,20,58,A2F_1426,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_36,HR_1_3_1N,J27,980,40,2000,1000,FPGA_0_20_59,0,20,59,A2F_1427,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,HR_1_39_19N,J24,70,40,1000,1000,FPGA_0_21_0,0,21,0,F2A_1440,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,HR_1_39_19N,J24,200,40,1000,2000,FPGA_0_21_1,0,21,1,F2A_1441,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,HR_1_39_19N,J24,200,40,1000,2000,FPGA_0_21_2,0,21,2,F2A_1442,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,HR_1_39_19N,J24,200,40,1000,2000,FPGA_0_21_3,0,21,3,F2A_1443,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,HR_1_39_19N,J24,200,40,1000,2000,FPGA_0_21_4,0,21,4,F2A_1444,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,HR_1_39_19N,J24,200,40,1000,2000,FPGA_0_21_5,0,21,5,F2A_1445,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,HR_1_39_19N,J24,200,40,1000,2000,FPGA_0_21_6,0,21,6,F2A_1446,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,HR_1_39_19N,J24,200,40,1000,2000,FPGA_0_21_7,0,21,7,F2A_1447,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,HR_1_39_19N,J24,200,40,1000,2000,FPGA_0_21_8,0,21,8,F2A_1448,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,HR_1_39_19N,J24,200,40,1000,2000,FPGA_0_21_9,0,21,9,F2A_1449,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,HR_1_39_19N,J24,330,40,1000,3000,FPGA_0_21_10,0,21,10,F2A_1450,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,HR_1_39_19N,J24,330,40,1000,3000,FPGA_0_21_11,0,21,11,F2A_1451,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,HR_1_39_19N,J24,330,40,1000,3000,FPGA_0_21_12,0,21,12,F2A_1452,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,HR_1_39_19N,J24,330,40,1000,3000,FPGA_0_21_13,0,21,13,F2A_1453,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,HR_1_39_19N,J24,590,40,1000,5000,FPGA_0_21_14,0,21,14,F2A_1454,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,HR_1_39_19N,J24,590,40,1000,5000,FPGA_0_21_15,0,21,15,F2A_1455,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,HR_1_39_19N,J24,590,40,1000,5000,FPGA_0_21_16,0,21,16,F2A_1456,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,HR_1_39_19N,J24,720,40,1000,6000,FPGA_0_21_17,0,21,17,F2A_1457,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_38,HR_1_4_2P,M26,720,40,1000,6000,FPGA_0_21_18,0,21,18,F2A_1458,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_38,HR_1_4_2P,M26,720,40,1000,6000,FPGA_0_21_19,0,21,19,F2A_1459,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_38,HR_1_4_2P,M26,720,40,1000,6000,FPGA_0_21_20,0,21,20,F2A_1460,f2g_trx_reset_n_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_38,HR_1_4_2P,M26,720,40,1000,6000,FPGA_0_21_21,0,21,21,F2A_1461,f2g_in_en_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_38,HR_1_4_2P,M26,720,40,1000,6000,FPGA_0_21_22,0,21,22,F2A_1462,f2g_tx_oe_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_38,HR_1_4_2P,M26,720,40,1000,6000,FPGA_0_21_23,0,21,23,F2A_1463,f2g_tx_dvalid_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_38,HR_1_4_2P,M26,720,40,1000,6000,FPGA_0_21_24,0,21,24,F2A_1464,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,HR_1_39_19N,J24,460,40,1000,4000,FPGA_0_21_48,0,21,48,A2F_1488,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,HR_1_39_19N,J24,460,40,1000,4000,FPGA_0_21_49,0,21,49,A2F_1489,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,HR_1_39_19N,J24,460,40,1000,4000,FPGA_0_21_50,0,21,50,A2F_1490,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,HR_1_39_19N,J24,590,40,1000,5000,FPGA_0_21_51,0,21,51,A2F_1491,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,HR_1_39_19N,J24,590,40,1000,5000,FPGA_0_21_52,0,21,52,A2F_1492,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,HR_1_39_19N,J24,590,40,1000,5000,FPGA_0_21_53,0,21,53,A2F_1493,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,HR_1_39_19N,J24,590,40,1000,5000,FPGA_0_21_54,0,21,54,A2F_1494,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,HR_1_39_19N,J24,590,40,1000,5000,FPGA_0_21_55,0,21,55,A2F_1495,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,HR_1_39_19N,J24,590,40,1000,5000,FPGA_0_21_56,0,21,56,A2F_1496,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,HR_1_39_19N,J24,590,40,1000,5000,FPGA_0_21_57,0,21,57,A2F_1497,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,HR_1_39_19N,J24,590,40,1000,5000,FPGA_0_21_58,0,21,58,A2F_1498,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_38,HR_1_4_2P,M26,980,40,2000,1000,FPGA_0_21_59,0,21,59,A2F_1499,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,HR_1_5_2N,L26,70,40,1000,1000,FPGA_0_22_0,0,22,0,F2A_1512,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,HR_1_5_2N,L26,200,40,1000,2000,FPGA_0_22_1,0,22,1,F2A_1513,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,HR_1_5_2N,L26,200,40,1000,2000,FPGA_0_22_2,0,22,2,F2A_1514,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,HR_1_5_2N,L26,200,40,1000,2000,FPGA_0_22_3,0,22,3,F2A_1515,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,HR_1_5_2N,L26,200,40,1000,2000,FPGA_0_22_4,0,22,4,F2A_1516,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,HR_1_5_2N,L26,200,40,1000,2000,FPGA_0_22_5,0,22,5,F2A_1517,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,HR_1_5_2N,L26,200,40,1000,2000,FPGA_0_22_6,0,22,6,F2A_1518,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,HR_1_5_2N,L26,200,40,1000,2000,FPGA_0_22_7,0,22,7,F2A_1519,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,HR_1_5_2N,L26,200,40,1000,2000,FPGA_0_22_8,0,22,8,F2A_1520,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,HR_1_5_2N,L26,200,40,1000,2000,FPGA_0_22_9,0,22,9,F2A_1521,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,HR_1_5_2N,L26,330,40,1000,3000,FPGA_0_22_10,0,22,10,F2A_1522,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,HR_1_5_2N,L26,330,40,1000,3000,FPGA_0_22_11,0,22,11,F2A_1523,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,HR_1_5_2N,L26,330,40,1000,3000,FPGA_0_22_12,0,22,12,F2A_1524,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,HR_1_5_2N,L26,330,40,1000,3000,FPGA_0_22_13,0,22,13,F2A_1525,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,HR_1_5_2N,L26,590,40,1000,5000,FPGA_0_22_14,0,22,14,F2A_1526,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,HR_1_5_2N,L26,590,40,1000,5000,FPGA_0_22_15,0,22,15,F2A_1527,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,HR_1_5_2N,L26,590,40,1000,5000,FPGA_0_22_16,0,22,16,F2A_1528,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,HR_1_5_2N,L26,720,40,1000,6000,FPGA_0_22_17,0,22,17,F2A_1529,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_40,HR_1_7_3N,M27,720,40,1000,6000,FPGA_0_22_18,0,22,18,F2A_1530,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_40,HR_1_7_3N,M27,720,40,1000,6000,FPGA_0_22_19,0,22,19,F2A_1531,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_40,HR_1_7_3N,M27,720,40,1000,6000,FPGA_0_22_20,0,22,20,F2A_1532,f2g_trx_reset_n_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_40,HR_1_7_3N,M27,720,40,1000,6000,FPGA_0_22_21,0,22,21,F2A_1533,f2g_in_en_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_40,HR_1_7_3N,M27,720,40,1000,6000,FPGA_0_22_22,0,22,22,F2A_1534,f2g_tx_oe_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_40,HR_1_7_3N,M27,720,40,1000,6000,FPGA_0_22_23,0,22,23,F2A_1535,f2g_tx_dvalid_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_40,HR_1_7_3N,M27,720,40,1000,6000,FPGA_0_22_24,0,22,24,F2A_1536,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,HR_1_5_2N,L26,460,40,1000,4000,FPGA_0_22_48,0,22,48,A2F_1560,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,HR_1_5_2N,L26,460,40,1000,4000,FPGA_0_22_49,0,22,49,A2F_1561,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,HR_1_5_2N,L26,460,40,1000,4000,FPGA_0_22_50,0,22,50,A2F_1562,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,HR_1_5_2N,L26,590,40,1000,5000,FPGA_0_22_51,0,22,51,A2F_1563,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,HR_1_5_2N,L26,590,40,1000,5000,FPGA_0_22_52,0,22,52,A2F_1564,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,HR_1_5_2N,L26,590,40,1000,5000,FPGA_0_22_53,0,22,53,A2F_1565,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,HR_1_5_2N,L26,590,40,1000,5000,FPGA_0_22_54,0,22,54,A2F_1566,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,HR_1_5_2N,L26,590,40,1000,5000,FPGA_0_22_55,0,22,55,A2F_1567,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,HR_1_5_2N,L26,590,40,1000,5000,FPGA_0_22_56,0,22,56,A2F_1568,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,HR_1_5_2N,L26,590,40,1000,5000,FPGA_0_22_57,0,22,57,A2F_1569,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,HR_1_5_2N,L26,590,40,1000,5000,FPGA_0_22_58,0,22,58,A2F_1570,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_40,HR_1_7_3N,M27,980,40,2000,1000,FPGA_0_22_59,0,22,59,A2F_1571,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,70,40,1000,1000,FPGA_0_23_0,0,23,0,F2A_1584,f2g_addr[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,70,40,1000,1000,FPGA_0_23_1,0,23,1,F2A_1585,f2g_addr[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,70,40,1000,1000,FPGA_0_23_2,0,23,2,F2A_1586,f2g_addr[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,70,40,1000,1000,FPGA_0_23_3,0,23,3,F2A_1587,f2g_addr[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,70,40,1000,1000,FPGA_0_23_4,0,23,4,F2A_1588,f2g_addr[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,70,40,1000,1000,FPGA_0_23_5,0,23,5,F2A_1589,f2g_trx_dly_ld,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,70,40,1000,1000,FPGA_0_23_6,0,23,6,F2A_1590,f2g_trx_dly_adj,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,70,40,1000,1000,FPGA_0_23_7,0,23,7,F2A_1591,f2g_trx_dly_inc,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,70,40,1000,1000,FPGA_0_23_8,0,23,8,F2A_1592,f2g_rx_bitslip_adj,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,.
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,330,40,1000,3000,FPGA_0_23_48,0,23,48,A2F_1632,g2f_trx_dly_tap[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,330,40,1000,3000,FPGA_0_23_49,0,23,49,A2F_1633,g2f_trx_dly_tap[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,330,40,1000,3000,FPGA_0_23_50,0,23,50,A2F_1634,g2f_trx_dly_tap[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,330,40,1000,3000,FPGA_0_23_51,0,23,51,A2F_1635,g2f_trx_dly_tap[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,330,40,1000,3000,FPGA_0_23_52,0,23,52,A2F_1636,g2f_trx_dly_tap[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,330,40,1000,3000,FPGA_0_23_53,0,23,53,A2F_1637,g2f_trx_dly_tap[5],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,460,40,1000,4000,FPGA_0_23_54,0,23,54,A2F_1638,g2f_rx_dpa_lock,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,460,40,1000,4000,FPGA_0_23_55,0,23,55,A2F_1639,g2f_rx_dpa_error,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,460,40,1000,4000,FPGA_0_23_56,0,23,56,A2F_1640,g2f_rx_dpa_phase[0],,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,460,40,1000,4000,FPGA_0_23_57,0,23,57,A2F_1641,g2f_rx_dpa_phase[1],,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,460,40,1000,4000,FPGA_0_23_58,0,23,58,A2F_1642,g2f_rx_dpa_phase[2],,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,70,40,1000,1000,FPGA_0_24_0,0,24,0,F2A_1656,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,200,40,1000,2000,FPGA_0_24_1,0,24,1,F2A_1657,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,200,40,1000,2000,FPGA_0_24_2,0,24,2,F2A_1658,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,200,40,1000,2000,FPGA_0_24_3,0,24,3,F2A_1659,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,200,40,1000,2000,FPGA_0_24_4,0,24,4,F2A_1660,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,200,40,1000,2000,FPGA_0_24_5,0,24,5,F2A_1661,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,200,40,1000,2000,FPGA_0_24_6,0,24,6,F2A_1662,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,200,40,1000,2000,FPGA_0_24_7,0,24,7,F2A_1663,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,200,40,1000,2000,FPGA_0_24_8,0,24,8,F2A_1664,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,200,40,1000,2000,FPGA_0_24_9,0,24,9,F2A_1665,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,330,40,1000,3000,FPGA_0_24_10,0,24,10,F2A_1666,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,330,40,1000,3000,FPGA_0_24_11,0,24,11,F2A_1667,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,330,40,1000,3000,FPGA_0_24_12,0,24,12,F2A_1668,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,330,40,1000,3000,FPGA_0_24_13,0,24,13,F2A_1669,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,590,40,1000,5000,FPGA_0_24_14,0,24,14,F2A_1670,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,590,40,1000,5000,FPGA_0_24_15,0,24,15,F2A_1671,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,590,40,1000,5000,FPGA_0_24_16,0,24,16,F2A_1672,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,720,40,1000,6000,FPGA_0_24_17,0,24,17,F2A_1673,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_2,HR_2_1_0N,U23,720,40,1000,6000,FPGA_0_24_18,0,24,18,F2A_1674,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_2,HR_2_1_0N,U23,720,40,1000,6000,FPGA_0_24_19,0,24,19,F2A_1675,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_2,HR_2_1_0N,U23,720,40,1000,6000,FPGA_0_24_20,0,24,20,F2A_1676,f2g_trx_reset_n_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_2,HR_2_1_0N,U23,720,40,1000,6000,FPGA_0_24_21,0,24,21,F2A_1677,f2g_in_en_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_2,HR_2_1_0N,U23,720,40,1000,6000,FPGA_0_24_22,0,24,22,F2A_1678,f2g_tx_oe_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_2,HR_2_1_0N,U23,720,40,1000,6000,FPGA_0_24_23,0,24,23,F2A_1679,f2g_tx_dvalid_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_2,HR_2_1_0N,U23,720,40,1000,6000,FPGA_0_24_24,0,24,24,F2A_1680,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,460,40,1000,4000,FPGA_0_24_48,0,24,48,A2F_1704,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,460,40,1000,4000,FPGA_0_24_49,0,24,49,A2F_1705,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,460,40,1000,4000,FPGA_0_24_50,0,24,50,A2F_1706,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,590,40,1000,5000,FPGA_0_24_51,0,24,51,A2F_1707,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,590,40,1000,5000,FPGA_0_24_52,0,24,52,A2F_1708,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,590,40,1000,5000,FPGA_0_24_53,0,24,53,A2F_1709,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,590,40,1000,5000,FPGA_0_24_54,0,24,54,A2F_1710,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,590,40,1000,5000,FPGA_0_24_55,0,24,55,A2F_1711,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,590,40,1000,5000,FPGA_0_24_56,0,24,56,A2F_1712,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,590,40,1000,5000,FPGA_0_24_57,0,24,57,A2F_1713,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,590,40,1000,5000,FPGA_0_24_58,0,24,58,A2F_1714,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_2,HR_2_1_0N,U23,980,40,2000,1000,FPGA_0_24_59,0,24,59,A2F_1715,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,HR_2_2_1P,U25,70,40,1000,1000,FPGA_0_25_0,0,25,0,F2A_1728,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,HR_2_2_1P,U25,200,40,1000,2000,FPGA_0_25_1,0,25,1,F2A_1729,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,HR_2_2_1P,U25,200,40,1000,2000,FPGA_0_25_2,0,25,2,F2A_1730,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,HR_2_2_1P,U25,200,40,1000,2000,FPGA_0_25_3,0,25,3,F2A_1731,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,HR_2_2_1P,U25,200,40,1000,2000,FPGA_0_25_4,0,25,4,F2A_1732,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,HR_2_2_1P,U25,200,40,1000,2000,FPGA_0_25_5,0,25,5,F2A_1733,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,HR_2_2_1P,U25,200,40,1000,2000,FPGA_0_25_6,0,25,6,F2A_1734,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,HR_2_2_1P,U25,200,40,1000,2000,FPGA_0_25_7,0,25,7,F2A_1735,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,HR_2_2_1P,U25,200,40,1000,2000,FPGA_0_25_8,0,25,8,F2A_1736,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,HR_2_2_1P,U25,200,40,1000,2000,FPGA_0_25_9,0,25,9,F2A_1737,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,HR_2_2_1P,U25,330,40,1000,3000,FPGA_0_25_10,0,25,10,F2A_1738,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,HR_2_2_1P,U25,330,40,1000,3000,FPGA_0_25_11,0,25,11,F2A_1739,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,HR_2_2_1P,U25,330,40,1000,3000,FPGA_0_25_12,0,25,12,F2A_1740,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,HR_2_2_1P,U25,330,40,1000,3000,FPGA_0_25_13,0,25,13,F2A_1741,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,HR_2_2_1P,U25,590,40,1000,5000,FPGA_0_25_14,0,25,14,F2A_1742,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,HR_2_2_1P,U25,590,40,1000,5000,FPGA_0_25_15,0,25,15,F2A_1743,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,HR_2_2_1P,U25,590,40,1000,5000,FPGA_0_25_16,0,25,16,F2A_1744,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,HR_2_2_1P,U25,720,40,1000,6000,FPGA_0_25_17,0,25,17,F2A_1745,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_4,HR_2_3_1N,R25,720,40,1000,6000,FPGA_0_25_18,0,25,18,F2A_1746,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_4,HR_2_3_1N,R25,720,40,1000,6000,FPGA_0_25_19,0,25,19,F2A_1747,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_4,HR_2_3_1N,R25,720,40,1000,6000,FPGA_0_25_20,0,25,20,F2A_1748,f2g_trx_reset_n_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_4,HR_2_3_1N,R25,720,40,1000,6000,FPGA_0_25_21,0,25,21,F2A_1749,f2g_in_en_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_4,HR_2_3_1N,R25,720,40,1000,6000,FPGA_0_25_22,0,25,22,F2A_1750,f2g_tx_oe_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_4,HR_2_3_1N,R25,720,40,1000,6000,FPGA_0_25_23,0,25,23,F2A_1751,f2g_tx_dvalid_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_4,HR_2_3_1N,R25,720,40,1000,6000,FPGA_0_25_24,0,25,24,F2A_1752,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,HR_2_2_1P,U25,460,40,1000,4000,FPGA_0_25_48,0,25,48,A2F_1776,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,HR_2_2_1P,U25,460,40,1000,4000,FPGA_0_25_49,0,25,49,A2F_1777,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,HR_2_2_1P,U25,460,40,1000,4000,FPGA_0_25_50,0,25,50,A2F_1778,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,HR_2_2_1P,U25,590,40,1000,5000,FPGA_0_25_51,0,25,51,A2F_1779,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,HR_2_2_1P,U25,590,40,1000,5000,FPGA_0_25_52,0,25,52,A2F_1780,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,HR_2_2_1P,U25,590,40,1000,5000,FPGA_0_25_53,0,25,53,A2F_1781,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,HR_2_2_1P,U25,590,40,1000,5000,FPGA_0_25_54,0,25,54,A2F_1782,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,HR_2_2_1P,U25,590,40,1000,5000,FPGA_0_25_55,0,25,55,A2F_1783,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,HR_2_2_1P,U25,590,40,1000,5000,FPGA_0_25_56,0,25,56,A2F_1784,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,HR_2_2_1P,U25,590,40,1000,5000,FPGA_0_25_57,0,25,57,A2F_1785,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,HR_2_2_1P,U25,590,40,1000,5000,FPGA_0_25_58,0,25,58,A2F_1786,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_4,HR_2_3_1N,R25,980,40,2000,1000,FPGA_0_25_59,0,25,59,A2F_1787,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,HR_2_4_2P,W27,70,40,1000,1000,FPGA_0_26_0,0,26,0,F2A_1800,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,HR_2_4_2P,W27,200,40,1000,2000,FPGA_0_26_1,0,26,1,F2A_1801,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,HR_2_4_2P,W27,200,40,1000,2000,FPGA_0_26_2,0,26,2,F2A_1802,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,HR_2_4_2P,W27,200,40,1000,2000,FPGA_0_26_3,0,26,3,F2A_1803,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,HR_2_4_2P,W27,200,40,1000,2000,FPGA_0_26_4,0,26,4,F2A_1804,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,HR_2_4_2P,W27,200,40,1000,2000,FPGA_0_26_5,0,26,5,F2A_1805,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,HR_2_4_2P,W27,200,40,1000,2000,FPGA_0_26_6,0,26,6,F2A_1806,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,HR_2_4_2P,W27,200,40,1000,2000,FPGA_0_26_7,0,26,7,F2A_1807,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,HR_2_4_2P,W27,200,40,1000,2000,FPGA_0_26_8,0,26,8,F2A_1808,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,HR_2_4_2P,W27,200,40,1000,2000,FPGA_0_26_9,0,26,9,F2A_1809,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,HR_2_4_2P,W27,330,40,1000,3000,FPGA_0_26_10,0,26,10,F2A_1810,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,HR_2_4_2P,W27,330,40,1000,3000,FPGA_0_26_11,0,26,11,F2A_1811,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,HR_2_4_2P,W27,330,40,1000,3000,FPGA_0_26_12,0,26,12,F2A_1812,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,HR_2_4_2P,W27,330,40,1000,3000,FPGA_0_26_13,0,26,13,F2A_1813,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,HR_2_4_2P,W27,590,40,1000,5000,FPGA_0_26_14,0,26,14,F2A_1814,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,HR_2_4_2P,W27,590,40,1000,5000,FPGA_0_26_15,0,26,15,F2A_1815,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,HR_2_4_2P,W27,590,40,1000,5000,FPGA_0_26_16,0,26,16,F2A_1816,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,HR_2_4_2P,W27,720,40,1000,6000,FPGA_0_26_17,0,26,17,F2A_1817,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_6,HR_2_5_2N,V27,720,40,1000,6000,FPGA_0_26_18,0,26,18,F2A_1818,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_6,HR_2_5_2N,V27,720,40,1000,6000,FPGA_0_26_19,0,26,19,F2A_1819,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_6,HR_2_5_2N,V27,720,40,1000,6000,FPGA_0_26_20,0,26,20,F2A_1820,f2g_trx_reset_n_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_6,HR_2_5_2N,V27,720,40,1000,6000,FPGA_0_26_21,0,26,21,F2A_1821,f2g_in_en_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_6,HR_2_5_2N,V27,720,40,1000,6000,FPGA_0_26_22,0,26,22,F2A_1822,f2g_tx_oe_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_6,HR_2_5_2N,V27,720,40,1000,6000,FPGA_0_26_23,0,26,23,F2A_1823,f2g_tx_dvalid_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_6,HR_2_5_2N,V27,720,40,1000,6000,FPGA_0_26_24,0,26,24,F2A_1824,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,HR_2_4_2P,W27,460,40,1000,4000,FPGA_0_26_48,0,26,48,A2F_1848,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,HR_2_4_2P,W27,460,40,1000,4000,FPGA_0_26_49,0,26,49,A2F_1849,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,HR_2_4_2P,W27,460,40,1000,4000,FPGA_0_26_50,0,26,50,A2F_1850,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,HR_2_4_2P,W27,590,40,1000,5000,FPGA_0_26_51,0,26,51,A2F_1851,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,HR_2_4_2P,W27,590,40,1000,5000,FPGA_0_26_52,0,26,52,A2F_1852,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,HR_2_4_2P,W27,590,40,1000,5000,FPGA_0_26_53,0,26,53,A2F_1853,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,HR_2_4_2P,W27,590,40,1000,5000,FPGA_0_26_54,0,26,54,A2F_1854,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,HR_2_4_2P,W27,590,40,1000,5000,FPGA_0_26_55,0,26,55,A2F_1855,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,HR_2_4_2P,W27,590,40,1000,5000,FPGA_0_26_56,0,26,56,A2F_1856,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,HR_2_4_2P,W27,590,40,1000,5000,FPGA_0_26_57,0,26,57,A2F_1857,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,HR_2_4_2P,W27,590,40,1000,5000,FPGA_0_26_58,0,26,58,A2F_1858,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_6,HR_2_5_2N,V27,980,40,2000,1000,FPGA_0_26_59,0,26,59,A2F_1859,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,HR_2_6_3P,U27,70,40,1000,1000,FPGA_0_27_0,0,27,0,F2A_1872,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,HR_2_6_3P,U27,200,40,1000,2000,FPGA_0_27_1,0,27,1,F2A_1873,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,HR_2_6_3P,U27,200,40,1000,2000,FPGA_0_27_2,0,27,2,F2A_1874,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,HR_2_6_3P,U27,200,40,1000,2000,FPGA_0_27_3,0,27,3,F2A_1875,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,HR_2_6_3P,U27,200,40,1000,2000,FPGA_0_27_4,0,27,4,F2A_1876,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,HR_2_6_3P,U27,200,40,1000,2000,FPGA_0_27_5,0,27,5,F2A_1877,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,HR_2_6_3P,U27,200,40,1000,2000,FPGA_0_27_6,0,27,6,F2A_1878,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,HR_2_6_3P,U27,200,40,1000,2000,FPGA_0_27_7,0,27,7,F2A_1879,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,HR_2_6_3P,U27,200,40,1000,2000,FPGA_0_27_8,0,27,8,F2A_1880,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,HR_2_6_3P,U27,200,40,1000,2000,FPGA_0_27_9,0,27,9,F2A_1881,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,HR_2_6_3P,U27,330,40,1000,3000,FPGA_0_27_10,0,27,10,F2A_1882,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,HR_2_6_3P,U27,330,40,1000,3000,FPGA_0_27_11,0,27,11,F2A_1883,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,HR_2_6_3P,U27,330,40,1000,3000,FPGA_0_27_12,0,27,12,F2A_1884,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,HR_2_6_3P,U27,330,40,1000,3000,FPGA_0_27_13,0,27,13,F2A_1885,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,HR_2_6_3P,U27,590,40,1000,5000,FPGA_0_27_14,0,27,14,F2A_1886,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,HR_2_6_3P,U27,590,40,1000,5000,FPGA_0_27_15,0,27,15,F2A_1887,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,HR_2_6_3P,U27,590,40,1000,5000,FPGA_0_27_16,0,27,16,F2A_1888,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,HR_2_6_3P,U27,720,40,1000,6000,FPGA_0_27_17,0,27,17,F2A_1889,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_8,HR_2_7_3N,W24,720,40,1000,6000,FPGA_0_27_18,0,27,18,F2A_1890,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_8,HR_2_7_3N,W24,720,40,1000,6000,FPGA_0_27_19,0,27,19,F2A_1891,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_8,HR_2_7_3N,W24,720,40,1000,6000,FPGA_0_27_20,0,27,20,F2A_1892,f2g_trx_reset_n_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_8,HR_2_7_3N,W24,720,40,1000,6000,FPGA_0_27_21,0,27,21,F2A_1893,f2g_in_en_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_8,HR_2_7_3N,W24,720,40,1000,6000,FPGA_0_27_22,0,27,22,F2A_1894,f2g_tx_oe_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_8,HR_2_7_3N,W24,720,40,1000,6000,FPGA_0_27_23,0,27,23,F2A_1895,f2g_tx_dvalid_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_8,HR_2_7_3N,W24,720,40,1000,6000,FPGA_0_27_24,0,27,24,F2A_1896,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,HR_2_6_3P,U27,460,40,1000,4000,FPGA_0_27_48,0,27,48,A2F_1920,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,HR_2_6_3P,U27,460,40,1000,4000,FPGA_0_27_49,0,27,49,A2F_1921,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,HR_2_6_3P,U27,460,40,1000,4000,FPGA_0_27_50,0,27,50,A2F_1922,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,HR_2_6_3P,U27,590,40,1000,5000,FPGA_0_27_51,0,27,51,A2F_1923,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,HR_2_6_3P,U27,590,40,1000,5000,FPGA_0_27_52,0,27,52,A2F_1924,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,HR_2_6_3P,U27,590,40,1000,5000,FPGA_0_27_53,0,27,53,A2F_1925,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,HR_2_6_3P,U27,590,40,1000,5000,FPGA_0_27_54,0,27,54,A2F_1926,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,HR_2_6_3P,U27,590,40,1000,5000,FPGA_0_27_55,0,27,55,A2F_1927,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,HR_2_6_3P,U27,590,40,1000,5000,FPGA_0_27_56,0,27,56,A2F_1928,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,HR_2_6_3P,U27,590,40,1000,5000,FPGA_0_27_57,0,27,57,A2F_1929,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,HR_2_6_3P,U27,590,40,1000,5000,FPGA_0_27_58,0,27,58,A2F_1930,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_8,HR_2_7_3N,W24,980,40,2000,1000,FPGA_0_27_59,0,27,59,A2F_1931,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,HR_2_8_4P,R26,70,40,1000,1000,FPGA_0_28_0,0,28,0,F2A_1944,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,HR_2_8_4P,R26,200,40,1000,2000,FPGA_0_28_1,0,28,1,F2A_1945,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,HR_2_8_4P,R26,200,40,1000,2000,FPGA_0_28_2,0,28,2,F2A_1946,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,HR_2_8_4P,R26,200,40,1000,2000,FPGA_0_28_3,0,28,3,F2A_1947,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,HR_2_8_4P,R26,200,40,1000,2000,FPGA_0_28_4,0,28,4,F2A_1948,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,HR_2_8_4P,R26,200,40,1000,2000,FPGA_0_28_5,0,28,5,F2A_1949,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,HR_2_8_4P,R26,200,40,1000,2000,FPGA_0_28_6,0,28,6,F2A_1950,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,HR_2_8_4P,R26,200,40,1000,2000,FPGA_0_28_7,0,28,7,F2A_1951,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,HR_2_8_4P,R26,200,40,1000,2000,FPGA_0_28_8,0,28,8,F2A_1952,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,HR_2_8_4P,R26,200,40,1000,2000,FPGA_0_28_9,0,28,9,F2A_1953,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,HR_2_8_4P,R26,330,40,1000,3000,FPGA_0_28_10,0,28,10,F2A_1954,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,HR_2_8_4P,R26,330,40,1000,3000,FPGA_0_28_11,0,28,11,F2A_1955,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,HR_2_8_4P,R26,330,40,1000,3000,FPGA_0_28_12,0,28,12,F2A_1956,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,HR_2_8_4P,R26,330,40,1000,3000,FPGA_0_28_13,0,28,13,F2A_1957,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,HR_2_8_4P,R26,590,40,1000,5000,FPGA_0_28_14,0,28,14,F2A_1958,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,HR_2_8_4P,R26,590,40,1000,5000,FPGA_0_28_15,0,28,15,F2A_1959,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,HR_2_8_4P,R26,590,40,1000,5000,FPGA_0_28_16,0,28,16,F2A_1960,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,HR_2_8_4P,R26,720,40,1000,6000,FPGA_0_28_17,0,28,17,F2A_1961,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_10,HR_2_9_4N,V21,720,40,1000,6000,FPGA_0_28_18,0,28,18,F2A_1962,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_10,HR_2_9_4N,V21,720,40,1000,6000,FPGA_0_28_19,0,28,19,F2A_1963,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_10,HR_2_9_4N,V21,720,40,1000,6000,FPGA_0_28_20,0,28,20,F2A_1964,f2g_trx_reset_n_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_10,HR_2_9_4N,V21,720,40,1000,6000,FPGA_0_28_21,0,28,21,F2A_1965,f2g_in_en_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_10,HR_2_9_4N,V21,720,40,1000,6000,FPGA_0_28_22,0,28,22,F2A_1966,f2g_tx_oe_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_10,HR_2_9_4N,V21,720,40,1000,6000,FPGA_0_28_23,0,28,23,F2A_1967,f2g_tx_dvalid_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_10,HR_2_9_4N,V21,720,40,1000,6000,FPGA_0_28_24,0,28,24,F2A_1968,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,HR_2_8_4P,R26,460,40,1000,4000,FPGA_0_28_48,0,28,48,A2F_1992,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,HR_2_8_4P,R26,460,40,1000,4000,FPGA_0_28_49,0,28,49,A2F_1993,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,HR_2_8_4P,R26,460,40,1000,4000,FPGA_0_28_50,0,28,50,A2F_1994,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,HR_2_8_4P,R26,590,40,1000,5000,FPGA_0_28_51,0,28,51,A2F_1995,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,HR_2_8_4P,R26,590,40,1000,5000,FPGA_0_28_52,0,28,52,A2F_1996,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,HR_2_8_4P,R26,590,40,1000,5000,FPGA_0_28_53,0,28,53,A2F_1997,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,HR_2_8_4P,R26,590,40,1000,5000,FPGA_0_28_54,0,28,54,A2F_1998,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,HR_2_8_4P,R26,590,40,1000,5000,FPGA_0_28_55,0,28,55,A2F_1999,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,HR_2_8_4P,R26,590,40,1000,5000,FPGA_0_28_56,0,28,56,A2F_2000,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,HR_2_8_4P,R26,590,40,1000,5000,FPGA_0_28_57,0,28,57,A2F_2001,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,HR_2_8_4P,R26,590,40,1000,5000,FPGA_0_28_58,0,28,58,A2F_2002,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_10,HR_2_9_4N,V21,980,40,2000,1000,FPGA_0_28_59,0,28,59,A2F_2003,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,HR_2_CC_10_5P,U21,70,40,1000,1000,FPGA_0_29_0,0,29,0,F2A_2016,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,HR_2_CC_10_5P,U21,200,40,1000,2000,FPGA_0_29_1,0,29,1,F2A_2017,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,HR_2_CC_10_5P,U21,200,40,1000,2000,FPGA_0_29_2,0,29,2,F2A_2018,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,HR_2_CC_10_5P,U21,200,40,1000,2000,FPGA_0_29_3,0,29,3,F2A_2019,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,HR_2_CC_10_5P,U21,200,40,1000,2000,FPGA_0_29_4,0,29,4,F2A_2020,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,HR_2_CC_10_5P,U21,200,40,1000,2000,FPGA_0_29_5,0,29,5,F2A_2021,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,HR_2_CC_10_5P,U21,200,40,1000,2000,FPGA_0_29_6,0,29,6,F2A_2022,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,HR_2_CC_10_5P,U21,200,40,1000,2000,FPGA_0_29_7,0,29,7,F2A_2023,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,HR_2_CC_10_5P,U21,200,40,1000,2000,FPGA_0_29_8,0,29,8,F2A_2024,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,HR_2_CC_10_5P,U21,200,40,1000,2000,FPGA_0_29_9,0,29,9,F2A_2025,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,HR_2_CC_10_5P,U21,330,40,1000,3000,FPGA_0_29_10,0,29,10,F2A_2026,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,HR_2_CC_10_5P,U21,330,40,1000,3000,FPGA_0_29_11,0,29,11,F2A_2027,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,HR_2_CC_10_5P,U21,330,40,1000,3000,FPGA_0_29_12,0,29,12,F2A_2028,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,HR_2_CC_10_5P,U21,330,40,1000,3000,FPGA_0_29_13,0,29,13,F2A_2029,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,HR_2_CC_10_5P,U21,590,40,1000,5000,FPGA_0_29_14,0,29,14,F2A_2030,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,HR_2_CC_10_5P,U21,590,40,1000,5000,FPGA_0_29_15,0,29,15,F2A_2031,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,HR_2_CC_10_5P,U21,590,40,1000,5000,FPGA_0_29_16,0,29,16,F2A_2032,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,HR_2_CC_10_5P,U21,720,40,1000,6000,FPGA_0_29_17,0,29,17,F2A_2033,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_12,HR_2_CC_11_5N,R28,720,40,1000,6000,FPGA_0_29_18,0,29,18,F2A_2034,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_12,HR_2_CC_11_5N,R28,720,40,1000,6000,FPGA_0_29_19,0,29,19,F2A_2035,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_12,HR_2_CC_11_5N,R28,720,40,1000,6000,FPGA_0_29_20,0,29,20,F2A_2036,f2g_trx_reset_n_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_12,HR_2_CC_11_5N,R28,720,40,1000,6000,FPGA_0_29_21,0,29,21,F2A_2037,f2g_in_en_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_12,HR_2_CC_11_5N,R28,720,40,1000,6000,FPGA_0_29_22,0,29,22,F2A_2038,f2g_tx_oe_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_12,HR_2_CC_11_5N,R28,720,40,1000,6000,FPGA_0_29_23,0,29,23,F2A_2039,f2g_tx_dvalid_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_12,HR_2_CC_11_5N,R28,720,40,1000,6000,FPGA_0_29_24,0,29,24,F2A_2040,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,HR_2_CC_10_5P,U21,460,40,1000,4000,FPGA_0_29_48,0,29,48,A2F_2064,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,HR_2_CC_10_5P,U21,460,40,1000,4000,FPGA_0_29_49,0,29,49,A2F_2065,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,HR_2_CC_10_5P,U21,460,40,1000,4000,FPGA_0_29_50,0,29,50,A2F_2066,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,HR_2_CC_10_5P,U21,590,40,1000,5000,FPGA_0_29_51,0,29,51,A2F_2067,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,HR_2_CC_10_5P,U21,590,40,1000,5000,FPGA_0_29_52,0,29,52,A2F_2068,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,HR_2_CC_10_5P,U21,590,40,1000,5000,FPGA_0_29_53,0,29,53,A2F_2069,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,HR_2_CC_10_5P,U21,590,40,1000,5000,FPGA_0_29_54,0,29,54,A2F_2070,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,HR_2_CC_10_5P,U21,590,40,1000,5000,FPGA_0_29_55,0,29,55,A2F_2071,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,HR_2_CC_10_5P,U21,590,40,1000,5000,FPGA_0_29_56,0,29,56,A2F_2072,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,HR_2_CC_10_5P,U21,590,40,1000,5000,FPGA_0_29_57,0,29,57,A2F_2073,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,HR_2_CC_10_5P,U21,590,40,1000,5000,FPGA_0_29_58,0,29,58,A2F_2074,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_12,HR_2_CC_11_5N,R28,980,40,2000,1000,FPGA_0_29_59,0,29,59,A2F_2075,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,HR_2_12_6P,T21,70,40,1000,1000,FPGA_0_30_0,0,30,0,F2A_2088,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,HR_2_12_6P,T21,200,40,1000,2000,FPGA_0_30_1,0,30,1,F2A_2089,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,HR_2_12_6P,T21,200,40,1000,2000,FPGA_0_30_2,0,30,2,F2A_2090,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,HR_2_12_6P,T21,200,40,1000,2000,FPGA_0_30_3,0,30,3,F2A_2091,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,HR_2_12_6P,T21,200,40,1000,2000,FPGA_0_30_4,0,30,4,F2A_2092,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,HR_2_12_6P,T21,200,40,1000,2000,FPGA_0_30_5,0,30,5,F2A_2093,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,HR_2_12_6P,T21,200,40,1000,2000,FPGA_0_30_6,0,30,6,F2A_2094,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,HR_2_12_6P,T21,200,40,1000,2000,FPGA_0_30_7,0,30,7,F2A_2095,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,HR_2_12_6P,T21,200,40,1000,2000,FPGA_0_30_8,0,30,8,F2A_2096,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,HR_2_12_6P,T21,200,40,1000,2000,FPGA_0_30_9,0,30,9,F2A_2097,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,HR_2_12_6P,T21,330,40,1000,3000,FPGA_0_30_10,0,30,10,F2A_2098,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,HR_2_12_6P,T21,330,40,1000,3000,FPGA_0_30_11,0,30,11,F2A_2099,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,HR_2_12_6P,T21,330,40,1000,3000,FPGA_0_30_12,0,30,12,F2A_2100,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,HR_2_12_6P,T21,330,40,1000,3000,FPGA_0_30_13,0,30,13,F2A_2101,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,HR_2_12_6P,T21,590,40,1000,5000,FPGA_0_30_14,0,30,14,F2A_2102,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,HR_2_12_6P,T21,590,40,1000,5000,FPGA_0_30_15,0,30,15,F2A_2103,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,HR_2_12_6P,T21,590,40,1000,5000,FPGA_0_30_16,0,30,16,F2A_2104,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,HR_2_12_6P,T21,720,40,1000,6000,FPGA_0_30_17,0,30,17,F2A_2105,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_14,HR_2_13_6N,V22,720,40,1000,6000,FPGA_0_30_18,0,30,18,F2A_2106,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_14,HR_2_13_6N,V22,720,40,1000,6000,FPGA_0_30_19,0,30,19,F2A_2107,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_14,HR_2_13_6N,V22,720,40,1000,6000,FPGA_0_30_20,0,30,20,F2A_2108,f2g_trx_reset_n_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_14,HR_2_13_6N,V22,720,40,1000,6000,FPGA_0_30_21,0,30,21,F2A_2109,f2g_in_en_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_14,HR_2_13_6N,V22,720,40,1000,6000,FPGA_0_30_22,0,30,22,F2A_2110,f2g_tx_oe_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_14,HR_2_13_6N,V22,720,40,1000,6000,FPGA_0_30_23,0,30,23,F2A_2111,f2g_tx_dvalid_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_14,HR_2_13_6N,V22,720,40,1000,6000,FPGA_0_30_24,0,30,24,F2A_2112,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,HR_2_12_6P,T21,460,40,1000,4000,FPGA_0_30_48,0,30,48,A2F_2136,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,HR_2_12_6P,T21,460,40,1000,4000,FPGA_0_30_49,0,30,49,A2F_2137,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,HR_2_12_6P,T21,460,40,1000,4000,FPGA_0_30_50,0,30,50,A2F_2138,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,HR_2_12_6P,T21,590,40,1000,5000,FPGA_0_30_51,0,30,51,A2F_2139,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,HR_2_12_6P,T21,590,40,1000,5000,FPGA_0_30_52,0,30,52,A2F_2140,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,HR_2_12_6P,T21,590,40,1000,5000,FPGA_0_30_53,0,30,53,A2F_2141,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,HR_2_12_6P,T21,590,40,1000,5000,FPGA_0_30_54,0,30,54,A2F_2142,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,HR_2_12_6P,T21,590,40,1000,5000,FPGA_0_30_55,0,30,55,A2F_2143,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,HR_2_12_6P,T21,590,40,1000,5000,FPGA_0_30_56,0,30,56,A2F_2144,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,HR_2_12_6P,T21,590,40,1000,5000,FPGA_0_30_57,0,30,57,A2F_2145,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,HR_2_12_6P,T21,590,40,1000,5000,FPGA_0_30_58,0,30,58,A2F_2146,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_14,HR_2_13_6N,V22,980,40,2000,1000,FPGA_0_30_59,0,30,59,A2F_2147,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,HR_2_14_7P,U22,70,40,1000,1000,FPGA_0_31_0,0,31,0,F2A_2160,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,HR_2_14_7P,U22,200,40,1000,2000,FPGA_0_31_1,0,31,1,F2A_2161,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,HR_2_14_7P,U22,200,40,1000,2000,FPGA_0_31_2,0,31,2,F2A_2162,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,HR_2_14_7P,U22,200,40,1000,2000,FPGA_0_31_3,0,31,3,F2A_2163,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,HR_2_14_7P,U22,200,40,1000,2000,FPGA_0_31_4,0,31,4,F2A_2164,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,HR_2_14_7P,U22,200,40,1000,2000,FPGA_0_31_5,0,31,5,F2A_2165,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,HR_2_14_7P,U22,200,40,1000,2000,FPGA_0_31_6,0,31,6,F2A_2166,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,HR_2_14_7P,U22,200,40,1000,2000,FPGA_0_31_7,0,31,7,F2A_2167,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,HR_2_14_7P,U22,200,40,1000,2000,FPGA_0_31_8,0,31,8,F2A_2168,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,HR_2_14_7P,U22,200,40,1000,2000,FPGA_0_31_9,0,31,9,F2A_2169,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,HR_2_14_7P,U22,330,40,1000,3000,FPGA_0_31_10,0,31,10,F2A_2170,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,HR_2_14_7P,U22,330,40,1000,3000,FPGA_0_31_11,0,31,11,F2A_2171,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,HR_2_14_7P,U22,330,40,1000,3000,FPGA_0_31_12,0,31,12,F2A_2172,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,HR_2_14_7P,U22,330,40,1000,3000,FPGA_0_31_13,0,31,13,F2A_2173,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,HR_2_14_7P,U22,590,40,1000,5000,FPGA_0_31_14,0,31,14,F2A_2174,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,HR_2_14_7P,U22,590,40,1000,5000,FPGA_0_31_15,0,31,15,F2A_2175,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,HR_2_14_7P,U22,590,40,1000,5000,FPGA_0_31_16,0,31,16,F2A_2176,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,HR_2_14_7P,U22,720,40,1000,6000,FPGA_0_31_17,0,31,17,F2A_2177,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_16,HR_2_15_7N,R21,720,40,1000,6000,FPGA_0_31_18,0,31,18,F2A_2178,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_16,HR_2_15_7N,R21,720,40,1000,6000,FPGA_0_31_19,0,31,19,F2A_2179,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_16,HR_2_15_7N,R21,720,40,1000,6000,FPGA_0_31_20,0,31,20,F2A_2180,f2g_trx_reset_n_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_16,HR_2_15_7N,R21,720,40,1000,6000,FPGA_0_31_21,0,31,21,F2A_2181,f2g_in_en_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_16,HR_2_15_7N,R21,720,40,1000,6000,FPGA_0_31_22,0,31,22,F2A_2182,f2g_tx_oe_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_16,HR_2_15_7N,R21,720,40,1000,6000,FPGA_0_31_23,0,31,23,F2A_2183,f2g_tx_dvalid_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_16,HR_2_15_7N,R21,720,40,1000,6000,FPGA_0_31_24,0,31,24,F2A_2184,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,HR_2_14_7P,U22,460,40,1000,4000,FPGA_0_31_48,0,31,48,A2F_2208,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,HR_2_14_7P,U22,460,40,1000,4000,FPGA_0_31_49,0,31,49,A2F_2209,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,HR_2_14_7P,U22,460,40,1000,4000,FPGA_0_31_50,0,31,50,A2F_2210,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,HR_2_14_7P,U22,590,40,1000,5000,FPGA_0_31_51,0,31,51,A2F_2211,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,HR_2_14_7P,U22,590,40,1000,5000,FPGA_0_31_52,0,31,52,A2F_2212,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,HR_2_14_7P,U22,590,40,1000,5000,FPGA_0_31_53,0,31,53,A2F_2213,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,HR_2_14_7P,U22,590,40,1000,5000,FPGA_0_31_54,0,31,54,A2F_2214,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,HR_2_14_7P,U22,590,40,1000,5000,FPGA_0_31_55,0,31,55,A2F_2215,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,HR_2_14_7P,U22,590,40,1000,5000,FPGA_0_31_56,0,31,56,A2F_2216,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,HR_2_14_7P,U22,590,40,1000,5000,FPGA_0_31_57,0,31,57,A2F_2217,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,HR_2_14_7P,U22,590,40,1000,5000,FPGA_0_31_58,0,31,58,A2F_2218,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_16,HR_2_15_7N,R21,980,40,2000,1000,FPGA_0_31_59,0,31,59,A2F_2219,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,HR_2_16_8P,W21,70,40,1000,1000,FPGA_0_32_0,0,32,0,F2A_2232,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,HR_2_16_8P,W21,200,40,1000,2000,FPGA_0_32_1,0,32,1,F2A_2233,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,HR_2_16_8P,W21,200,40,1000,2000,FPGA_0_32_2,0,32,2,F2A_2234,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,HR_2_16_8P,W21,200,40,1000,2000,FPGA_0_32_3,0,32,3,F2A_2235,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,HR_2_16_8P,W21,200,40,1000,2000,FPGA_0_32_4,0,32,4,F2A_2236,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,HR_2_16_8P,W21,200,40,1000,2000,FPGA_0_32_5,0,32,5,F2A_2237,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,HR_2_16_8P,W21,200,40,1000,2000,FPGA_0_32_6,0,32,6,F2A_2238,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,HR_2_16_8P,W21,200,40,1000,2000,FPGA_0_32_7,0,32,7,F2A_2239,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,HR_2_16_8P,W21,200,40,1000,2000,FPGA_0_32_8,0,32,8,F2A_2240,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,HR_2_16_8P,W21,200,40,1000,2000,FPGA_0_32_9,0,32,9,F2A_2241,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,HR_2_16_8P,W21,330,40,1000,3000,FPGA_0_32_10,0,32,10,F2A_2242,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,HR_2_16_8P,W21,330,40,1000,3000,FPGA_0_32_11,0,32,11,F2A_2243,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,HR_2_16_8P,W21,330,40,1000,3000,FPGA_0_32_12,0,32,12,F2A_2244,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,HR_2_16_8P,W21,330,40,1000,3000,FPGA_0_32_13,0,32,13,F2A_2245,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,HR_2_16_8P,W21,590,40,1000,5000,FPGA_0_32_14,0,32,14,F2A_2246,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,HR_2_16_8P,W21,590,40,1000,5000,FPGA_0_32_15,0,32,15,F2A_2247,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,HR_2_16_8P,W21,590,40,1000,5000,FPGA_0_32_16,0,32,16,F2A_2248,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,HR_2_16_8P,W21,720,40,1000,6000,FPGA_0_32_17,0,32,17,F2A_2249,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_18,HR_2_17_8N,T26,720,40,1000,6000,FPGA_0_32_18,0,32,18,F2A_2250,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_18,HR_2_17_8N,T26,720,40,1000,6000,FPGA_0_32_19,0,32,19,F2A_2251,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_18,HR_2_17_8N,T26,720,40,1000,6000,FPGA_0_32_20,0,32,20,F2A_2252,f2g_trx_reset_n_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_18,HR_2_17_8N,T26,720,40,1000,6000,FPGA_0_32_21,0,32,21,F2A_2253,f2g_in_en_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_18,HR_2_17_8N,T26,720,40,1000,6000,FPGA_0_32_22,0,32,22,F2A_2254,f2g_tx_oe_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_18,HR_2_17_8N,T26,720,40,1000,6000,FPGA_0_32_23,0,32,23,F2A_2255,f2g_tx_dvalid_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_18,HR_2_17_8N,T26,720,40,1000,6000,FPGA_0_32_24,0,32,24,F2A_2256,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,HR_2_16_8P,W21,460,40,1000,4000,FPGA_0_32_48,0,32,48,A2F_2280,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,HR_2_16_8P,W21,460,40,1000,4000,FPGA_0_32_49,0,32,49,A2F_2281,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,HR_2_16_8P,W21,460,40,1000,4000,FPGA_0_32_50,0,32,50,A2F_2282,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,HR_2_16_8P,W21,590,40,1000,5000,FPGA_0_32_51,0,32,51,A2F_2283,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,HR_2_16_8P,W21,590,40,1000,5000,FPGA_0_32_52,0,32,52,A2F_2284,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,HR_2_16_8P,W21,590,40,1000,5000,FPGA_0_32_53,0,32,53,A2F_2285,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,HR_2_16_8P,W21,590,40,1000,5000,FPGA_0_32_54,0,32,54,A2F_2286,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,HR_2_16_8P,W21,590,40,1000,5000,FPGA_0_32_55,0,32,55,A2F_2287,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,HR_2_16_8P,W21,590,40,1000,5000,FPGA_0_32_56,0,32,56,A2F_2288,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,HR_2_16_8P,W21,590,40,1000,5000,FPGA_0_32_57,0,32,57,A2F_2289,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,HR_2_16_8P,W21,590,40,1000,5000,FPGA_0_32_58,0,32,58,A2F_2290,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_18,HR_2_17_8N,T26,980,40,2000,1000,FPGA_0_32_59,0,32,59,A2F_2291,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,HR_2_18_9P,V23,70,40,1000,1000,FPGA_0_33_0,0,33,0,F2A_2304,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,HR_2_18_9P,V23,200,40,1000,2000,FPGA_0_33_1,0,33,1,F2A_2305,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,HR_2_18_9P,V23,200,40,1000,2000,FPGA_0_33_2,0,33,2,F2A_2306,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,HR_2_18_9P,V23,200,40,1000,2000,FPGA_0_33_3,0,33,3,F2A_2307,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,HR_2_18_9P,V23,200,40,1000,2000,FPGA_0_33_4,0,33,4,F2A_2308,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,HR_2_18_9P,V23,200,40,1000,2000,FPGA_0_33_5,0,33,5,F2A_2309,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,HR_2_18_9P,V23,200,40,1000,2000,FPGA_0_33_6,0,33,6,F2A_2310,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,HR_2_18_9P,V23,200,40,1000,2000,FPGA_0_33_7,0,33,7,F2A_2311,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,HR_2_18_9P,V23,200,40,1000,2000,FPGA_0_33_8,0,33,8,F2A_2312,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,HR_2_18_9P,V23,200,40,1000,2000,FPGA_0_33_9,0,33,9,F2A_2313,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,HR_2_18_9P,V23,330,40,1000,3000,FPGA_0_33_10,0,33,10,F2A_2314,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,HR_2_18_9P,V23,330,40,1000,3000,FPGA_0_33_11,0,33,11,F2A_2315,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,HR_2_18_9P,V23,330,40,1000,3000,FPGA_0_33_12,0,33,12,F2A_2316,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,HR_2_18_9P,V23,330,40,1000,3000,FPGA_0_33_13,0,33,13,F2A_2317,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,HR_2_18_9P,V23,590,40,1000,5000,FPGA_0_33_14,0,33,14,F2A_2318,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,HR_2_18_9P,V23,590,40,1000,5000,FPGA_0_33_15,0,33,15,F2A_2319,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,HR_2_18_9P,V23,590,40,1000,5000,FPGA_0_33_16,0,33,16,F2A_2320,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,HR_2_18_9P,V23,720,40,1000,6000,FPGA_0_33_17,0,33,17,F2A_2321,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_20,HR_2_19_9N,Y24,720,40,1000,6000,FPGA_0_33_18,0,33,18,F2A_2322,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_20,HR_2_19_9N,Y24,720,40,1000,6000,FPGA_0_33_19,0,33,19,F2A_2323,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_20,HR_2_19_9N,Y24,720,40,1000,6000,FPGA_0_33_20,0,33,20,F2A_2324,f2g_trx_reset_n_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_20,HR_2_19_9N,Y24,720,40,1000,6000,FPGA_0_33_21,0,33,21,F2A_2325,f2g_in_en_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_20,HR_2_19_9N,Y24,720,40,1000,6000,FPGA_0_33_22,0,33,22,F2A_2326,f2g_tx_oe_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_20,HR_2_19_9N,Y24,720,40,1000,6000,FPGA_0_33_23,0,33,23,F2A_2327,f2g_tx_dvalid_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_20,HR_2_19_9N,Y24,720,40,1000,6000,FPGA_0_33_24,0,33,24,F2A_2328,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,HR_2_18_9P,V23,460,40,1000,4000,FPGA_0_33_48,0,33,48,A2F_2352,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,HR_2_18_9P,V23,460,40,1000,4000,FPGA_0_33_49,0,33,49,A2F_2353,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,HR_2_18_9P,V23,460,40,1000,4000,FPGA_0_33_50,0,33,50,A2F_2354,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,HR_2_18_9P,V23,590,40,1000,5000,FPGA_0_33_51,0,33,51,A2F_2355,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,HR_2_18_9P,V23,590,40,1000,5000,FPGA_0_33_52,0,33,52,A2F_2356,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,HR_2_18_9P,V23,590,40,1000,5000,FPGA_0_33_53,0,33,53,A2F_2357,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,HR_2_18_9P,V23,590,40,1000,5000,FPGA_0_33_54,0,33,54,A2F_2358,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,HR_2_18_9P,V23,590,40,1000,5000,FPGA_0_33_55,0,33,55,A2F_2359,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,HR_2_18_9P,V23,590,40,1000,5000,FPGA_0_33_56,0,33,56,A2F_2360,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,HR_2_18_9P,V23,590,40,1000,5000,FPGA_0_33_57,0,33,57,A2F_2361,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,HR_2_18_9P,V23,590,40,1000,5000,FPGA_0_33_58,0,33,58,A2F_2362,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_20,HR_2_19_9N,Y24,980,40,2000,1000,FPGA_0_33_59,0,33,59,A2F_2363,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,70,40,1000,1000,FPGA_0_34_0,0,34,0,F2A_2376,f2g_addr[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,70,40,1000,1000,FPGA_0_34_1,0,34,1,F2A_2377,f2g_addr[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,70,40,1000,1000,FPGA_0_34_2,0,34,2,F2A_2378,f2g_addr[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,70,40,1000,1000,FPGA_0_34_3,0,34,3,F2A_2379,f2g_addr[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,70,40,1000,1000,FPGA_0_34_4,0,34,4,F2A_2380,f2g_addr[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,70,40,1000,1000,FPGA_0_34_5,0,34,5,F2A_2381,f2g_trx_dly_ld,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,70,40,1000,1000,FPGA_0_34_6,0,34,6,F2A_2382,f2g_trx_dly_adj,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,70,40,1000,1000,FPGA_0_34_7,0,34,7,F2A_2383,f2g_trx_dly_inc,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,70,40,1000,1000,FPGA_0_34_8,0,34,8,F2A_2384,f2g_rx_bitslip_adj,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,.
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,330,40,1000,3000,FPGA_0_34_48,0,34,48,A2F_2424,g2f_trx_dly_tap[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,330,40,1000,3000,FPGA_0_34_49,0,34,49,A2F_2425,g2f_trx_dly_tap[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,330,40,1000,3000,FPGA_0_34_50,0,34,50,A2F_2426,g2f_trx_dly_tap[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,330,40,1000,3000,FPGA_0_34_51,0,34,51,A2F_2427,g2f_trx_dly_tap[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,330,40,1000,3000,FPGA_0_34_52,0,34,52,A2F_2428,g2f_trx_dly_tap[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,330,40,1000,3000,FPGA_0_34_53,0,34,53,A2F_2429,g2f_trx_dly_tap[5],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,460,40,1000,4000,FPGA_0_34_54,0,34,54,A2F_2430,g2f_rx_dpa_lock,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,460,40,1000,4000,FPGA_0_34_55,0,34,55,A2F_2431,g2f_rx_dpa_error,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,460,40,1000,4000,FPGA_0_34_56,0,34,56,A2F_2432,g2f_rx_dpa_phase[0],,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,460,40,1000,4000,FPGA_0_34_57,0,34,57,A2F_2433,g2f_rx_dpa_phase[1],,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,460,40,1000,4000,FPGA_0_34_58,0,34,58,A2F_2434,g2f_rx_dpa_phase[2],,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,70,40,1000,1000,FPGA_0_35_0,0,35,0,F2A_2448,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,200,40,1000,2000,FPGA_0_35_1,0,35,1,F2A_2449,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,200,40,1000,2000,FPGA_0_35_2,0,35,2,F2A_2450,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,200,40,1000,2000,FPGA_0_35_3,0,35,3,F2A_2451,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,200,40,1000,2000,FPGA_0_35_4,0,35,4,F2A_2452,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,200,40,1000,2000,FPGA_0_35_5,0,35,5,F2A_2453,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,200,40,1000,2000,FPGA_0_35_6,0,35,6,F2A_2454,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,200,40,1000,2000,FPGA_0_35_7,0,35,7,F2A_2455,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,200,40,1000,2000,FPGA_0_35_8,0,35,8,F2A_2456,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,200,40,1000,2000,FPGA_0_35_9,0,35,9,F2A_2457,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,330,40,1000,3000,FPGA_0_35_10,0,35,10,F2A_2458,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,330,40,1000,3000,FPGA_0_35_11,0,35,11,F2A_2459,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,330,40,1000,3000,FPGA_0_35_12,0,35,12,F2A_2460,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,330,40,1000,3000,FPGA_0_35_13,0,35,13,F2A_2461,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,590,40,1000,5000,FPGA_0_35_14,0,35,14,F2A_2462,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,590,40,1000,5000,FPGA_0_35_15,0,35,15,F2A_2463,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,590,40,1000,5000,FPGA_0_35_16,0,35,16,F2A_2464,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,720,40,1000,6000,FPGA_0_35_17,0,35,17,F2A_2465,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_22,HR_2_21_10N,T23,720,40,1000,6000,FPGA_0_35_18,0,35,18,F2A_2466,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_22,HR_2_21_10N,T23,720,40,1000,6000,FPGA_0_35_19,0,35,19,F2A_2467,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_22,HR_2_21_10N,T23,720,40,1000,6000,FPGA_0_35_20,0,35,20,F2A_2468,f2g_trx_reset_n_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_22,HR_2_21_10N,T23,720,40,1000,6000,FPGA_0_35_21,0,35,21,F2A_2469,f2g_in_en_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_22,HR_2_21_10N,T23,720,40,1000,6000,FPGA_0_35_22,0,35,22,F2A_2470,f2g_tx_oe_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_22,HR_2_21_10N,T23,720,40,1000,6000,FPGA_0_35_23,0,35,23,F2A_2471,f2g_tx_dvalid_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_22,HR_2_21_10N,T23,720,40,1000,6000,FPGA_0_35_24,0,35,24,F2A_2472,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,460,40,1000,4000,FPGA_0_35_48,0,35,48,A2F_2496,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,460,40,1000,4000,FPGA_0_35_49,0,35,49,A2F_2497,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,460,40,1000,4000,FPGA_0_35_50,0,35,50,A2F_2498,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,590,40,1000,5000,FPGA_0_35_51,0,35,51,A2F_2499,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,590,40,1000,5000,FPGA_0_35_52,0,35,52,A2F_2500,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,590,40,1000,5000,FPGA_0_35_53,0,35,53,A2F_2501,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,590,40,1000,5000,FPGA_0_35_54,0,35,54,A2F_2502,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,590,40,1000,5000,FPGA_0_35_55,0,35,55,A2F_2503,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,590,40,1000,5000,FPGA_0_35_56,0,35,56,A2F_2504,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,590,40,1000,5000,FPGA_0_35_57,0,35,57,A2F_2505,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,590,40,1000,5000,FPGA_0_35_58,0,35,58,A2F_2506,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_22,HR_2_21_10N,T23,980,40,2000,1000,FPGA_0_35_59,0,35,59,A2F_2507,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,HR_2_22_11P,T27,70,40,1000,1000,FPGA_0_36_0,0,36,0,F2A_2520,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,HR_2_22_11P,T27,200,40,1000,2000,FPGA_0_36_1,0,36,1,F2A_2521,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,HR_2_22_11P,T27,200,40,1000,2000,FPGA_0_36_2,0,36,2,F2A_2522,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,HR_2_22_11P,T27,200,40,1000,2000,FPGA_0_36_3,0,36,3,F2A_2523,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,HR_2_22_11P,T27,200,40,1000,2000,FPGA_0_36_4,0,36,4,F2A_2524,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,HR_2_22_11P,T27,200,40,1000,2000,FPGA_0_36_5,0,36,5,F2A_2525,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,HR_2_22_11P,T27,200,40,1000,2000,FPGA_0_36_6,0,36,6,F2A_2526,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,HR_2_22_11P,T27,200,40,1000,2000,FPGA_0_36_7,0,36,7,F2A_2527,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,HR_2_22_11P,T27,200,40,1000,2000,FPGA_0_36_8,0,36,8,F2A_2528,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,HR_2_22_11P,T27,200,40,1000,2000,FPGA_0_36_9,0,36,9,F2A_2529,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,HR_2_22_11P,T27,330,40,1000,3000,FPGA_0_36_10,0,36,10,F2A_2530,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,HR_2_22_11P,T27,330,40,1000,3000,FPGA_0_36_11,0,36,11,F2A_2531,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,HR_2_22_11P,T27,330,40,1000,3000,FPGA_0_36_12,0,36,12,F2A_2532,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,HR_2_22_11P,T27,330,40,1000,3000,FPGA_0_36_13,0,36,13,F2A_2533,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,HR_2_22_11P,T27,590,40,1000,5000,FPGA_0_36_14,0,36,14,F2A_2534,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,HR_2_22_11P,T27,590,40,1000,5000,FPGA_0_36_15,0,36,15,F2A_2535,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,HR_2_22_11P,T27,590,40,1000,5000,FPGA_0_36_16,0,36,16,F2A_2536,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,HR_2_22_11P,T27,720,40,1000,6000,FPGA_0_36_17,0,36,17,F2A_2537,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_24,HR_2_23_11N,V24,720,40,1000,6000,FPGA_0_36_18,0,36,18,F2A_2538,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_24,HR_2_23_11N,V24,720,40,1000,6000,FPGA_0_36_19,0,36,19,F2A_2539,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_24,HR_2_23_11N,V24,720,40,1000,6000,FPGA_0_36_20,0,36,20,F2A_2540,f2g_trx_reset_n_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_24,HR_2_23_11N,V24,720,40,1000,6000,FPGA_0_36_21,0,36,21,F2A_2541,f2g_in_en_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_24,HR_2_23_11N,V24,720,40,1000,6000,FPGA_0_36_22,0,36,22,F2A_2542,f2g_tx_oe_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_24,HR_2_23_11N,V24,720,40,1000,6000,FPGA_0_36_23,0,36,23,F2A_2543,f2g_tx_dvalid_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_24,HR_2_23_11N,V24,720,40,1000,6000,FPGA_0_36_24,0,36,24,F2A_2544,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,HR_2_22_11P,T27,460,40,1000,4000,FPGA_0_36_48,0,36,48,A2F_2568,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,HR_2_22_11P,T27,460,40,1000,4000,FPGA_0_36_49,0,36,49,A2F_2569,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,HR_2_22_11P,T27,460,40,1000,4000,FPGA_0_36_50,0,36,50,A2F_2570,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,HR_2_22_11P,T27,590,40,1000,5000,FPGA_0_36_51,0,36,51,A2F_2571,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,HR_2_22_11P,T27,590,40,1000,5000,FPGA_0_36_52,0,36,52,A2F_2572,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,HR_2_22_11P,T27,590,40,1000,5000,FPGA_0_36_53,0,36,53,A2F_2573,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,HR_2_22_11P,T27,590,40,1000,5000,FPGA_0_36_54,0,36,54,A2F_2574,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,HR_2_22_11P,T27,590,40,1000,5000,FPGA_0_36_55,0,36,55,A2F_2575,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,HR_2_22_11P,T27,590,40,1000,5000,FPGA_0_36_56,0,36,56,A2F_2576,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,HR_2_22_11P,T27,590,40,1000,5000,FPGA_0_36_57,0,36,57,A2F_2577,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,HR_2_22_11P,T27,590,40,1000,5000,FPGA_0_36_58,0,36,58,A2F_2578,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_24,HR_2_23_11N,V24,980,40,2000,1000,FPGA_0_36_59,0,36,59,A2F_2579,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,HR_2_24_12P,U24,70,40,1000,1000,FPGA_0_37_0,0,37,0,F2A_2592,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,HR_2_24_12P,U24,200,40,1000,2000,FPGA_0_37_1,0,37,1,F2A_2593,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,HR_2_24_12P,U24,200,40,1000,2000,FPGA_0_37_2,0,37,2,F2A_2594,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,HR_2_24_12P,U24,200,40,1000,2000,FPGA_0_37_3,0,37,3,F2A_2595,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,HR_2_24_12P,U24,200,40,1000,2000,FPGA_0_37_4,0,37,4,F2A_2596,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,HR_2_24_12P,U24,200,40,1000,2000,FPGA_0_37_5,0,37,5,F2A_2597,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,HR_2_24_12P,U24,200,40,1000,2000,FPGA_0_37_6,0,37,6,F2A_2598,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,HR_2_24_12P,U24,200,40,1000,2000,FPGA_0_37_7,0,37,7,F2A_2599,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,HR_2_24_12P,U24,200,40,1000,2000,FPGA_0_37_8,0,37,8,F2A_2600,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,HR_2_24_12P,U24,200,40,1000,2000,FPGA_0_37_9,0,37,9,F2A_2601,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,HR_2_24_12P,U24,330,40,1000,3000,FPGA_0_37_10,0,37,10,F2A_2602,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,HR_2_24_12P,U24,330,40,1000,3000,FPGA_0_37_11,0,37,11,F2A_2603,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,HR_2_24_12P,U24,330,40,1000,3000,FPGA_0_37_12,0,37,12,F2A_2604,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,HR_2_24_12P,U24,330,40,1000,3000,FPGA_0_37_13,0,37,13,F2A_2605,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,HR_2_24_12P,U24,590,40,1000,5000,FPGA_0_37_14,0,37,14,F2A_2606,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,HR_2_24_12P,U24,590,40,1000,5000,FPGA_0_37_15,0,37,15,F2A_2607,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,HR_2_24_12P,U24,590,40,1000,5000,FPGA_0_37_16,0,37,16,F2A_2608,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,HR_2_24_12P,U24,720,40,1000,6000,FPGA_0_37_17,0,37,17,F2A_2609,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_26,HR_2_25_12N,P28,720,40,1000,6000,FPGA_0_37_18,0,37,18,F2A_2610,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_26,HR_2_25_12N,P28,720,40,1000,6000,FPGA_0_37_19,0,37,19,F2A_2611,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_26,HR_2_25_12N,P28,720,40,1000,6000,FPGA_0_37_20,0,37,20,F2A_2612,f2g_trx_reset_n_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_26,HR_2_25_12N,P28,720,40,1000,6000,FPGA_0_37_21,0,37,21,F2A_2613,f2g_in_en_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_26,HR_2_25_12N,P28,720,40,1000,6000,FPGA_0_37_22,0,37,22,F2A_2614,f2g_tx_oe_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_26,HR_2_25_12N,P28,720,40,1000,6000,FPGA_0_37_23,0,37,23,F2A_2615,f2g_tx_dvalid_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_26,HR_2_25_12N,P28,720,40,1000,6000,FPGA_0_37_24,0,37,24,F2A_2616,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,HR_2_24_12P,U24,460,40,1000,4000,FPGA_0_37_48,0,37,48,A2F_2640,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,HR_2_24_12P,U24,460,40,1000,4000,FPGA_0_37_49,0,37,49,A2F_2641,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,HR_2_24_12P,U24,460,40,1000,4000,FPGA_0_37_50,0,37,50,A2F_2642,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,HR_2_24_12P,U24,590,40,1000,5000,FPGA_0_37_51,0,37,51,A2F_2643,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,HR_2_24_12P,U24,590,40,1000,5000,FPGA_0_37_52,0,37,52,A2F_2644,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,HR_2_24_12P,U24,590,40,1000,5000,FPGA_0_37_53,0,37,53,A2F_2645,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,HR_2_24_12P,U24,590,40,1000,5000,FPGA_0_37_54,0,37,54,A2F_2646,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,HR_2_24_12P,U24,590,40,1000,5000,FPGA_0_37_55,0,37,55,A2F_2647,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,HR_2_24_12P,U24,590,40,1000,5000,FPGA_0_37_56,0,37,56,A2F_2648,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,HR_2_24_12P,U24,590,40,1000,5000,FPGA_0_37_57,0,37,57,A2F_2649,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,HR_2_24_12P,U24,590,40,1000,5000,FPGA_0_37_58,0,37,58,A2F_2650,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_26,HR_2_25_12N,P28,980,40,2000,1000,FPGA_0_37_59,0,37,59,A2F_2651,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,HR_2_26_13P,R23,70,40,1000,1000,FPGA_0_38_0,0,38,0,F2A_2664,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,HR_2_26_13P,R23,200,40,1000,2000,FPGA_0_38_1,0,38,1,F2A_2665,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,HR_2_26_13P,R23,200,40,1000,2000,FPGA_0_38_2,0,38,2,F2A_2666,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,HR_2_26_13P,R23,200,40,1000,2000,FPGA_0_38_3,0,38,3,F2A_2667,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,HR_2_26_13P,R23,200,40,1000,2000,FPGA_0_38_4,0,38,4,F2A_2668,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,HR_2_26_13P,R23,200,40,1000,2000,FPGA_0_38_5,0,38,5,F2A_2669,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,HR_2_26_13P,R23,200,40,1000,2000,FPGA_0_38_6,0,38,6,F2A_2670,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,HR_2_26_13P,R23,200,40,1000,2000,FPGA_0_38_7,0,38,7,F2A_2671,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,HR_2_26_13P,R23,200,40,1000,2000,FPGA_0_38_8,0,38,8,F2A_2672,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,HR_2_26_13P,R23,200,40,1000,2000,FPGA_0_38_9,0,38,9,F2A_2673,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,HR_2_26_13P,R23,330,40,1000,3000,FPGA_0_38_10,0,38,10,F2A_2674,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,HR_2_26_13P,R23,330,40,1000,3000,FPGA_0_38_11,0,38,11,F2A_2675,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,HR_2_26_13P,R23,330,40,1000,3000,FPGA_0_38_12,0,38,12,F2A_2676,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,HR_2_26_13P,R23,330,40,1000,3000,FPGA_0_38_13,0,38,13,F2A_2677,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,HR_2_26_13P,R23,590,40,1000,5000,FPGA_0_38_14,0,38,14,F2A_2678,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,HR_2_26_13P,R23,590,40,1000,5000,FPGA_0_38_15,0,38,15,F2A_2679,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,HR_2_26_13P,R23,590,40,1000,5000,FPGA_0_38_16,0,38,16,F2A_2680,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,HR_2_26_13P,R23,720,40,1000,6000,FPGA_0_38_17,0,38,17,F2A_2681,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_28,HR_2_27_13N,Y25,720,40,1000,6000,FPGA_0_38_18,0,38,18,F2A_2682,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_28,HR_2_27_13N,Y25,720,40,1000,6000,FPGA_0_38_19,0,38,19,F2A_2683,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_28,HR_2_27_13N,Y25,720,40,1000,6000,FPGA_0_38_20,0,38,20,F2A_2684,f2g_trx_reset_n_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_28,HR_2_27_13N,Y25,720,40,1000,6000,FPGA_0_38_21,0,38,21,F2A_2685,f2g_in_en_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_28,HR_2_27_13N,Y25,720,40,1000,6000,FPGA_0_38_22,0,38,22,F2A_2686,f2g_tx_oe_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_28,HR_2_27_13N,Y25,720,40,1000,6000,FPGA_0_38_23,0,38,23,F2A_2687,f2g_tx_dvalid_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_28,HR_2_27_13N,Y25,720,40,1000,6000,FPGA_0_38_24,0,38,24,F2A_2688,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,HR_2_26_13P,R23,460,40,1000,4000,FPGA_0_38_48,0,38,48,A2F_2712,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,HR_2_26_13P,R23,460,40,1000,4000,FPGA_0_38_49,0,38,49,A2F_2713,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,HR_2_26_13P,R23,460,40,1000,4000,FPGA_0_38_50,0,38,50,A2F_2714,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,HR_2_26_13P,R23,590,40,1000,5000,FPGA_0_38_51,0,38,51,A2F_2715,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,HR_2_26_13P,R23,590,40,1000,5000,FPGA_0_38_52,0,38,52,A2F_2716,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,HR_2_26_13P,R23,590,40,1000,5000,FPGA_0_38_53,0,38,53,A2F_2717,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,HR_2_26_13P,R23,590,40,1000,5000,FPGA_0_38_54,0,38,54,A2F_2718,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,HR_2_26_13P,R23,590,40,1000,5000,FPGA_0_38_55,0,38,55,A2F_2719,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,HR_2_26_13P,R23,590,40,1000,5000,FPGA_0_38_56,0,38,56,A2F_2720,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,HR_2_26_13P,R23,590,40,1000,5000,FPGA_0_38_57,0,38,57,A2F_2721,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,HR_2_26_13P,R23,590,40,1000,5000,FPGA_0_38_58,0,38,58,A2F_2722,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_28,HR_2_27_13N,Y25,980,40,2000,1000,FPGA_0_38_59,0,38,59,A2F_2723,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,HR_2_CC_28_14P,V25,70,40,1000,1000,FPGA_0_39_0,0,39,0,F2A_2736,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,HR_2_CC_28_14P,V25,200,40,1000,2000,FPGA_0_39_1,0,39,1,F2A_2737,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,HR_2_CC_28_14P,V25,200,40,1000,2000,FPGA_0_39_2,0,39,2,F2A_2738,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,HR_2_CC_28_14P,V25,200,40,1000,2000,FPGA_0_39_3,0,39,3,F2A_2739,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,HR_2_CC_28_14P,V25,200,40,1000,2000,FPGA_0_39_4,0,39,4,F2A_2740,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,HR_2_CC_28_14P,V25,200,40,1000,2000,FPGA_0_39_5,0,39,5,F2A_2741,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,HR_2_CC_28_14P,V25,200,40,1000,2000,FPGA_0_39_6,0,39,6,F2A_2742,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,HR_2_CC_28_14P,V25,200,40,1000,2000,FPGA_0_39_7,0,39,7,F2A_2743,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,HR_2_CC_28_14P,V25,200,40,1000,2000,FPGA_0_39_8,0,39,8,F2A_2744,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,HR_2_CC_28_14P,V25,200,40,1000,2000,FPGA_0_39_9,0,39,9,F2A_2745,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,HR_2_CC_28_14P,V25,330,40,1000,3000,FPGA_0_39_10,0,39,10,F2A_2746,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,HR_2_CC_28_14P,V25,330,40,1000,3000,FPGA_0_39_11,0,39,11,F2A_2747,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,HR_2_CC_28_14P,V25,330,40,1000,3000,FPGA_0_39_12,0,39,12,F2A_2748,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,HR_2_CC_28_14P,V25,330,40,1000,3000,FPGA_0_39_13,0,39,13,F2A_2749,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,HR_2_CC_28_14P,V25,590,40,1000,5000,FPGA_0_39_14,0,39,14,F2A_2750,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,HR_2_CC_28_14P,V25,590,40,1000,5000,FPGA_0_39_15,0,39,15,F2A_2751,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,HR_2_CC_28_14P,V25,590,40,1000,5000,FPGA_0_39_16,0,39,16,F2A_2752,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,HR_2_CC_28_14P,V25,720,40,1000,6000,FPGA_0_39_17,0,39,17,F2A_2753,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_30,HR_2_CC_29_14N,R24,720,40,1000,6000,FPGA_0_39_18,0,39,18,F2A_2754,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_30,HR_2_CC_29_14N,R24,720,40,1000,6000,FPGA_0_39_19,0,39,19,F2A_2755,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_30,HR_2_CC_29_14N,R24,720,40,1000,6000,FPGA_0_39_20,0,39,20,F2A_2756,f2g_trx_reset_n_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_30,HR_2_CC_29_14N,R24,720,40,1000,6000,FPGA_0_39_21,0,39,21,F2A_2757,f2g_in_en_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_30,HR_2_CC_29_14N,R24,720,40,1000,6000,FPGA_0_39_22,0,39,22,F2A_2758,f2g_tx_oe_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_30,HR_2_CC_29_14N,R24,720,40,1000,6000,FPGA_0_39_23,0,39,23,F2A_2759,f2g_tx_dvalid_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_30,HR_2_CC_29_14N,R24,720,40,1000,6000,FPGA_0_39_24,0,39,24,F2A_2760,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,HR_2_CC_28_14P,V25,460,40,1000,4000,FPGA_0_39_48,0,39,48,A2F_2784,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,HR_2_CC_28_14P,V25,460,40,1000,4000,FPGA_0_39_49,0,39,49,A2F_2785,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,HR_2_CC_28_14P,V25,460,40,1000,4000,FPGA_0_39_50,0,39,50,A2F_2786,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,HR_2_CC_28_14P,V25,590,40,1000,5000,FPGA_0_39_51,0,39,51,A2F_2787,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,HR_2_CC_28_14P,V25,590,40,1000,5000,FPGA_0_39_52,0,39,52,A2F_2788,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,HR_2_CC_28_14P,V25,590,40,1000,5000,FPGA_0_39_53,0,39,53,A2F_2789,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,HR_2_CC_28_14P,V25,590,40,1000,5000,FPGA_0_39_54,0,39,54,A2F_2790,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,HR_2_CC_28_14P,V25,590,40,1000,5000,FPGA_0_39_55,0,39,55,A2F_2791,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,HR_2_CC_28_14P,V25,590,40,1000,5000,FPGA_0_39_56,0,39,56,A2F_2792,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,HR_2_CC_28_14P,V25,590,40,1000,5000,FPGA_0_39_57,0,39,57,A2F_2793,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,HR_2_CC_28_14P,V25,590,40,1000,5000,FPGA_0_39_58,0,39,58,A2F_2794,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_30,HR_2_CC_29_14N,R24,980,40,2000,1000,FPGA_0_39_59,0,39,59,A2F_2795,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,HR_2_30_15P,Y28,70,40,1000,1000,FPGA_0_40_0,0,40,0,F2A_2808,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,HR_2_30_15P,Y28,200,40,1000,2000,FPGA_0_40_1,0,40,1,F2A_2809,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,HR_2_30_15P,Y28,200,40,1000,2000,FPGA_0_40_2,0,40,2,F2A_2810,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,HR_2_30_15P,Y28,200,40,1000,2000,FPGA_0_40_3,0,40,3,F2A_2811,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,HR_2_30_15P,Y28,200,40,1000,2000,FPGA_0_40_4,0,40,4,F2A_2812,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,HR_2_30_15P,Y28,200,40,1000,2000,FPGA_0_40_5,0,40,5,F2A_2813,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,HR_2_30_15P,Y28,200,40,1000,2000,FPGA_0_40_6,0,40,6,F2A_2814,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,HR_2_30_15P,Y28,200,40,1000,2000,FPGA_0_40_7,0,40,7,F2A_2815,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,HR_2_30_15P,Y28,200,40,1000,2000,FPGA_0_40_8,0,40,8,F2A_2816,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,HR_2_30_15P,Y28,200,40,1000,2000,FPGA_0_40_9,0,40,9,F2A_2817,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,HR_2_30_15P,Y28,330,40,1000,3000,FPGA_0_40_10,0,40,10,F2A_2818,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,HR_2_30_15P,Y28,330,40,1000,3000,FPGA_0_40_11,0,40,11,F2A_2819,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,HR_2_30_15P,Y28,330,40,1000,3000,FPGA_0_40_12,0,40,12,F2A_2820,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,HR_2_30_15P,Y28,330,40,1000,3000,FPGA_0_40_13,0,40,13,F2A_2821,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,HR_2_30_15P,Y28,590,40,1000,5000,FPGA_0_40_14,0,40,14,F2A_2822,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,HR_2_30_15P,Y28,590,40,1000,5000,FPGA_0_40_15,0,40,15,F2A_2823,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,HR_2_30_15P,Y28,590,40,1000,5000,FPGA_0_40_16,0,40,16,F2A_2824,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,HR_2_30_15P,Y28,720,40,1000,6000,FPGA_0_40_17,0,40,17,F2A_2825,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_32,HR_2_31_15N,V28,720,40,1000,6000,FPGA_0_40_18,0,40,18,F2A_2826,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_32,HR_2_31_15N,V28,720,40,1000,6000,FPGA_0_40_19,0,40,19,F2A_2827,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_32,HR_2_31_15N,V28,720,40,1000,6000,FPGA_0_40_20,0,40,20,F2A_2828,f2g_trx_reset_n_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_32,HR_2_31_15N,V28,720,40,1000,6000,FPGA_0_40_21,0,40,21,F2A_2829,f2g_in_en_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_32,HR_2_31_15N,V28,720,40,1000,6000,FPGA_0_40_22,0,40,22,F2A_2830,f2g_tx_oe_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_32,HR_2_31_15N,V28,720,40,1000,6000,FPGA_0_40_23,0,40,23,F2A_2831,f2g_tx_dvalid_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_32,HR_2_31_15N,V28,720,40,1000,6000,FPGA_0_40_24,0,40,24,F2A_2832,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,HR_2_30_15P,Y28,460,40,1000,4000,FPGA_0_40_48,0,40,48,A2F_2856,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,HR_2_30_15P,Y28,460,40,1000,4000,FPGA_0_40_49,0,40,49,A2F_2857,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,HR_2_30_15P,Y28,460,40,1000,4000,FPGA_0_40_50,0,40,50,A2F_2858,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,HR_2_30_15P,Y28,590,40,1000,5000,FPGA_0_40_51,0,40,51,A2F_2859,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,HR_2_30_15P,Y28,590,40,1000,5000,FPGA_0_40_52,0,40,52,A2F_2860,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,HR_2_30_15P,Y28,590,40,1000,5000,FPGA_0_40_53,0,40,53,A2F_2861,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,HR_2_30_15P,Y28,590,40,1000,5000,FPGA_0_40_54,0,40,54,A2F_2862,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,HR_2_30_15P,Y28,590,40,1000,5000,FPGA_0_40_55,0,40,55,A2F_2863,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,HR_2_30_15P,Y28,590,40,1000,5000,FPGA_0_40_56,0,40,56,A2F_2864,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,HR_2_30_15P,Y28,590,40,1000,5000,FPGA_0_40_57,0,40,57,A2F_2865,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,HR_2_30_15P,Y28,590,40,1000,5000,FPGA_0_40_58,0,40,58,A2F_2866,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_32,HR_2_31_15N,V28,980,40,2000,1000,FPGA_0_40_59,0,40,59,A2F_2867,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,HR_2_32_16P,U28,70,40,1000,1000,FPGA_0_41_0,0,41,0,F2A_2880,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,HR_2_32_16P,U28,200,40,1000,2000,FPGA_0_41_1,0,41,1,F2A_2881,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,HR_2_32_16P,U28,200,40,1000,2000,FPGA_0_41_2,0,41,2,F2A_2882,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,HR_2_32_16P,U28,200,40,1000,2000,FPGA_0_41_3,0,41,3,F2A_2883,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,HR_2_32_16P,U28,200,40,1000,2000,FPGA_0_41_4,0,41,4,F2A_2884,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,HR_2_32_16P,U28,200,40,1000,2000,FPGA_0_41_5,0,41,5,F2A_2885,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,HR_2_32_16P,U28,200,40,1000,2000,FPGA_0_41_6,0,41,6,F2A_2886,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,HR_2_32_16P,U28,200,40,1000,2000,FPGA_0_41_7,0,41,7,F2A_2887,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,HR_2_32_16P,U28,200,40,1000,2000,FPGA_0_41_8,0,41,8,F2A_2888,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,HR_2_32_16P,U28,200,40,1000,2000,FPGA_0_41_9,0,41,9,F2A_2889,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,HR_2_32_16P,U28,330,40,1000,3000,FPGA_0_41_10,0,41,10,F2A_2890,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,HR_2_32_16P,U28,330,40,1000,3000,FPGA_0_41_11,0,41,11,F2A_2891,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,HR_2_32_16P,U28,330,40,1000,3000,FPGA_0_41_12,0,41,12,F2A_2892,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,HR_2_32_16P,U28,330,40,1000,3000,FPGA_0_41_13,0,41,13,F2A_2893,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,HR_2_32_16P,U28,590,40,1000,5000,FPGA_0_41_14,0,41,14,F2A_2894,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,HR_2_32_16P,U28,590,40,1000,5000,FPGA_0_41_15,0,41,15,F2A_2895,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,HR_2_32_16P,U28,590,40,1000,5000,FPGA_0_41_16,0,41,16,F2A_2896,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,HR_2_32_16P,U28,720,40,1000,6000,FPGA_0_41_17,0,41,17,F2A_2897,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_34,HR_2_33_16N,R27,720,40,1000,6000,FPGA_0_41_18,0,41,18,F2A_2898,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_34,HR_2_33_16N,R27,720,40,1000,6000,FPGA_0_41_19,0,41,19,F2A_2899,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_34,HR_2_33_16N,R27,720,40,1000,6000,FPGA_0_41_20,0,41,20,F2A_2900,f2g_trx_reset_n_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_34,HR_2_33_16N,R27,720,40,1000,6000,FPGA_0_41_21,0,41,21,F2A_2901,f2g_in_en_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_34,HR_2_33_16N,R27,720,40,1000,6000,FPGA_0_41_22,0,41,22,F2A_2902,f2g_tx_oe_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_34,HR_2_33_16N,R27,720,40,1000,6000,FPGA_0_41_23,0,41,23,F2A_2903,f2g_tx_dvalid_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_34,HR_2_33_16N,R27,720,40,1000,6000,FPGA_0_41_24,0,41,24,F2A_2904,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,HR_2_32_16P,U28,460,40,1000,4000,FPGA_0_41_48,0,41,48,A2F_2928,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,HR_2_32_16P,U28,460,40,1000,4000,FPGA_0_41_49,0,41,49,A2F_2929,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,HR_2_32_16P,U28,460,40,1000,4000,FPGA_0_41_50,0,41,50,A2F_2930,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,HR_2_32_16P,U28,590,40,1000,5000,FPGA_0_41_51,0,41,51,A2F_2931,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,HR_2_32_16P,U28,590,40,1000,5000,FPGA_0_41_52,0,41,52,A2F_2932,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,HR_2_32_16P,U28,590,40,1000,5000,FPGA_0_41_53,0,41,53,A2F_2933,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,HR_2_32_16P,U28,590,40,1000,5000,FPGA_0_41_54,0,41,54,A2F_2934,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,HR_2_32_16P,U28,590,40,1000,5000,FPGA_0_41_55,0,41,55,A2F_2935,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,HR_2_32_16P,U28,590,40,1000,5000,FPGA_0_41_56,0,41,56,A2F_2936,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,HR_2_32_16P,U28,590,40,1000,5000,FPGA_0_41_57,0,41,57,A2F_2937,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,HR_2_32_16P,U28,590,40,1000,5000,FPGA_0_41_58,0,41,58,A2F_2938,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_34,HR_2_33_16N,R27,980,40,2000,1000,FPGA_0_41_59,0,41,59,A2F_2939,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,HR_2_34_17P,Y26,70,40,1000,1000,FPGA_0_42_0,0,42,0,F2A_2952,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,HR_2_34_17P,Y26,200,40,1000,2000,FPGA_0_42_1,0,42,1,F2A_2953,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,HR_2_34_17P,Y26,200,40,1000,2000,FPGA_0_42_2,0,42,2,F2A_2954,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,HR_2_34_17P,Y26,200,40,1000,2000,FPGA_0_42_3,0,42,3,F2A_2955,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,HR_2_34_17P,Y26,200,40,1000,2000,FPGA_0_42_4,0,42,4,F2A_2956,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,HR_2_34_17P,Y26,200,40,1000,2000,FPGA_0_42_5,0,42,5,F2A_2957,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,HR_2_34_17P,Y26,200,40,1000,2000,FPGA_0_42_6,0,42,6,F2A_2958,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,HR_2_34_17P,Y26,200,40,1000,2000,FPGA_0_42_7,0,42,7,F2A_2959,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,HR_2_34_17P,Y26,200,40,1000,2000,FPGA_0_42_8,0,42,8,F2A_2960,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,HR_2_34_17P,Y26,200,40,1000,2000,FPGA_0_42_9,0,42,9,F2A_2961,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,HR_2_34_17P,Y26,330,40,1000,3000,FPGA_0_42_10,0,42,10,F2A_2962,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,HR_2_34_17P,Y26,330,40,1000,3000,FPGA_0_42_11,0,42,11,F2A_2963,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,HR_2_34_17P,Y26,330,40,1000,3000,FPGA_0_42_12,0,42,12,F2A_2964,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,HR_2_34_17P,Y26,330,40,1000,3000,FPGA_0_42_13,0,42,13,F2A_2965,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,HR_2_34_17P,Y26,590,40,1000,5000,FPGA_0_42_14,0,42,14,F2A_2966,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,HR_2_34_17P,Y26,590,40,1000,5000,FPGA_0_42_15,0,42,15,F2A_2967,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,HR_2_34_17P,Y26,590,40,1000,5000,FPGA_0_42_16,0,42,16,F2A_2968,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,HR_2_34_17P,Y26,720,40,1000,6000,FPGA_0_42_17,0,42,17,F2A_2969,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_36,HR_2_35_17N,W26,720,40,1000,6000,FPGA_0_42_18,0,42,18,F2A_2970,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_36,HR_2_35_17N,W26,720,40,1000,6000,FPGA_0_42_19,0,42,19,F2A_2971,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_36,HR_2_35_17N,W26,720,40,1000,6000,FPGA_0_42_20,0,42,20,F2A_2972,f2g_trx_reset_n_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_36,HR_2_35_17N,W26,720,40,1000,6000,FPGA_0_42_21,0,42,21,F2A_2973,f2g_in_en_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_36,HR_2_35_17N,W26,720,40,1000,6000,FPGA_0_42_22,0,42,22,F2A_2974,f2g_tx_oe_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_36,HR_2_35_17N,W26,720,40,1000,6000,FPGA_0_42_23,0,42,23,F2A_2975,f2g_tx_dvalid_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_36,HR_2_35_17N,W26,720,40,1000,6000,FPGA_0_42_24,0,42,24,F2A_2976,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,HR_2_34_17P,Y26,460,40,1000,4000,FPGA_0_42_48,0,42,48,A2F_3000,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,HR_2_34_17P,Y26,460,40,1000,4000,FPGA_0_42_49,0,42,49,A2F_3001,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,HR_2_34_17P,Y26,460,40,1000,4000,FPGA_0_42_50,0,42,50,A2F_3002,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,HR_2_34_17P,Y26,590,40,1000,5000,FPGA_0_42_51,0,42,51,A2F_3003,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,HR_2_34_17P,Y26,590,40,1000,5000,FPGA_0_42_52,0,42,52,A2F_3004,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,HR_2_34_17P,Y26,590,40,1000,5000,FPGA_0_42_53,0,42,53,A2F_3005,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,HR_2_34_17P,Y26,590,40,1000,5000,FPGA_0_42_54,0,42,54,A2F_3006,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,HR_2_34_17P,Y26,590,40,1000,5000,FPGA_0_42_55,0,42,55,A2F_3007,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,HR_2_34_17P,Y26,590,40,1000,5000,FPGA_0_42_56,0,42,56,A2F_3008,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,HR_2_34_17P,Y26,590,40,1000,5000,FPGA_0_42_57,0,42,57,A2F_3009,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,HR_2_34_17P,Y26,590,40,1000,5000,FPGA_0_42_58,0,42,58,A2F_3010,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_36,HR_2_35_17N,W26,980,40,2000,1000,FPGA_0_42_59,0,42,59,A2F_3011,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,HR_2_36_18P,V26,70,40,1000,1000,FPGA_0_43_0,0,43,0,F2A_3024,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,HR_2_36_18P,V26,200,40,1000,2000,FPGA_0_43_1,0,43,1,F2A_3025,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,HR_2_36_18P,V26,200,40,1000,2000,FPGA_0_43_2,0,43,2,F2A_3026,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,HR_2_36_18P,V26,200,40,1000,2000,FPGA_0_43_3,0,43,3,F2A_3027,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,HR_2_36_18P,V26,200,40,1000,2000,FPGA_0_43_4,0,43,4,F2A_3028,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,HR_2_36_18P,V26,200,40,1000,2000,FPGA_0_43_5,0,43,5,F2A_3029,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,HR_2_36_18P,V26,200,40,1000,2000,FPGA_0_43_6,0,43,6,F2A_3030,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,HR_2_36_18P,V26,200,40,1000,2000,FPGA_0_43_7,0,43,7,F2A_3031,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,HR_2_36_18P,V26,200,40,1000,2000,FPGA_0_43_8,0,43,8,F2A_3032,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,HR_2_36_18P,V26,200,40,1000,2000,FPGA_0_43_9,0,43,9,F2A_3033,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,HR_2_36_18P,V26,330,40,1000,3000,FPGA_0_43_10,0,43,10,F2A_3034,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,HR_2_36_18P,V26,330,40,1000,3000,FPGA_0_43_11,0,43,11,F2A_3035,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,HR_2_36_18P,V26,330,40,1000,3000,FPGA_0_43_12,0,43,12,F2A_3036,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,HR_2_36_18P,V26,330,40,1000,3000,FPGA_0_43_13,0,43,13,F2A_3037,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,HR_2_36_18P,V26,590,40,1000,5000,FPGA_0_43_14,0,43,14,F2A_3038,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,HR_2_36_18P,V26,590,40,1000,5000,FPGA_0_43_15,0,43,15,F2A_3039,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,HR_2_36_18P,V26,590,40,1000,5000,FPGA_0_43_16,0,43,16,F2A_3040,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,HR_2_36_18P,V26,720,40,1000,6000,FPGA_0_43_17,0,43,17,F2A_3041,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_38,HR_2_37_18N,U26,720,40,1000,6000,FPGA_0_43_18,0,43,18,F2A_3042,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_38,HR_2_37_18N,U26,720,40,1000,6000,FPGA_0_43_19,0,43,19,F2A_3043,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_38,HR_2_37_18N,U26,720,40,1000,6000,FPGA_0_43_20,0,43,20,F2A_3044,f2g_trx_reset_n_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_38,HR_2_37_18N,U26,720,40,1000,6000,FPGA_0_43_21,0,43,21,F2A_3045,f2g_in_en_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_38,HR_2_37_18N,U26,720,40,1000,6000,FPGA_0_43_22,0,43,22,F2A_3046,f2g_tx_oe_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_38,HR_2_37_18N,U26,720,40,1000,6000,FPGA_0_43_23,0,43,23,F2A_3047,f2g_tx_dvalid_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_38,HR_2_37_18N,U26,720,40,1000,6000,FPGA_0_43_24,0,43,24,F2A_3048,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,HR_2_36_18P,V26,460,40,1000,4000,FPGA_0_43_48,0,43,48,A2F_3072,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,HR_2_36_18P,V26,460,40,1000,4000,FPGA_0_43_49,0,43,49,A2F_3073,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,HR_2_36_18P,V26,460,40,1000,4000,FPGA_0_43_50,0,43,50,A2F_3074,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,HR_2_36_18P,V26,590,40,1000,5000,FPGA_0_43_51,0,43,51,A2F_3075,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,HR_2_36_18P,V26,590,40,1000,5000,FPGA_0_43_52,0,43,52,A2F_3076,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,HR_2_36_18P,V26,590,40,1000,5000,FPGA_0_43_53,0,43,53,A2F_3077,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,HR_2_36_18P,V26,590,40,1000,5000,FPGA_0_43_54,0,43,54,A2F_3078,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,HR_2_36_18P,V26,590,40,1000,5000,FPGA_0_43_55,0,43,55,A2F_3079,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,HR_2_36_18P,V26,590,40,1000,5000,FPGA_0_43_56,0,43,56,A2F_3080,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,HR_2_36_18P,V26,590,40,1000,5000,FPGA_0_43_57,0,43,57,A2F_3081,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,HR_2_36_18P,V26,590,40,1000,5000,FPGA_0_43_58,0,43,58,A2F_3082,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_38,HR_2_37_18N,U26,980,40,2000,1000,FPGA_0_43_59,0,43,59,A2F_3083,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,HR_2_38_19P,W23,70,40,1000,1000,FPGA_0_44_0,0,44,0,F2A_3096,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,HR_2_38_19P,W23,200,40,1000,2000,FPGA_0_44_1,0,44,1,F2A_3097,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,HR_2_38_19P,W23,200,40,1000,2000,FPGA_0_44_2,0,44,2,F2A_3098,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,HR_2_38_19P,W23,200,40,1000,2000,FPGA_0_44_3,0,44,3,F2A_3099,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,HR_2_38_19P,W23,200,40,1000,2000,FPGA_0_44_4,0,44,4,F2A_3100,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,HR_2_38_19P,W23,200,40,1000,2000,FPGA_0_44_5,0,44,5,F2A_3101,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,HR_2_38_19P,W23,200,40,1000,2000,FPGA_0_44_6,0,44,6,F2A_3102,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,HR_2_38_19P,W23,200,40,1000,2000,FPGA_0_44_7,0,44,7,F2A_3103,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,HR_2_38_19P,W23,200,40,1000,2000,FPGA_0_44_8,0,44,8,F2A_3104,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,HR_2_38_19P,W23,200,40,1000,2000,FPGA_0_44_9,0,44,9,F2A_3105,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,HR_2_38_19P,W23,330,40,1000,3000,FPGA_0_44_10,0,44,10,F2A_3106,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,HR_2_38_19P,W23,330,40,1000,3000,FPGA_0_44_11,0,44,11,F2A_3107,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,HR_2_38_19P,W23,330,40,1000,3000,FPGA_0_44_12,0,44,12,F2A_3108,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,HR_2_38_19P,W23,330,40,1000,3000,FPGA_0_44_13,0,44,13,F2A_3109,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,HR_2_38_19P,W23,590,40,1000,5000,FPGA_0_44_14,0,44,14,F2A_3110,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,HR_2_38_19P,W23,590,40,1000,5000,FPGA_0_44_15,0,44,15,F2A_3111,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,HR_2_38_19P,W23,590,40,1000,5000,FPGA_0_44_16,0,44,16,F2A_3112,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,HR_2_38_19P,W23,720,40,1000,6000,FPGA_0_44_17,0,44,17,F2A_3113,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_40,HR_2_39_19N,Y27,720,40,1000,6000,FPGA_0_44_18,0,44,18,F2A_3114,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_40,HR_2_39_19N,Y27,720,40,1000,6000,FPGA_0_44_19,0,44,19,F2A_3115,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_40,HR_2_39_19N,Y27,720,40,1000,6000,FPGA_0_44_20,0,44,20,F2A_3116,f2g_trx_reset_n_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_40,HR_2_39_19N,Y27,720,40,1000,6000,FPGA_0_44_21,0,44,21,F2A_3117,f2g_in_en_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_40,HR_2_39_19N,Y27,720,40,1000,6000,FPGA_0_44_22,0,44,22,F2A_3118,f2g_tx_oe_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_40,HR_2_39_19N,Y27,720,40,1000,6000,FPGA_0_44_23,0,44,23,F2A_3119,f2g_tx_dvalid_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_40,HR_2_39_19N,Y27,720,40,1000,6000,FPGA_0_44_24,0,44,24,F2A_3120,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,HR_2_38_19P,W23,460,40,1000,4000,FPGA_0_44_48,0,44,48,A2F_3144,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,HR_2_38_19P,W23,460,40,1000,4000,FPGA_0_44_49,0,44,49,A2F_3145,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,HR_2_38_19P,W23,460,40,1000,4000,FPGA_0_44_50,0,44,50,A2F_3146,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,HR_2_38_19P,W23,590,40,1000,5000,FPGA_0_44_51,0,44,51,A2F_3147,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,HR_2_38_19P,W23,590,40,1000,5000,FPGA_0_44_52,0,44,52,A2F_3148,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,HR_2_38_19P,W23,590,40,1000,5000,FPGA_0_44_53,0,44,53,A2F_3149,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,HR_2_38_19P,W23,590,40,1000,5000,FPGA_0_44_54,0,44,54,A2F_3150,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,HR_2_38_19P,W23,590,40,1000,5000,FPGA_0_44_55,0,44,55,A2F_3151,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,HR_2_38_19P,W23,590,40,1000,5000,FPGA_0_44_56,0,44,56,A2F_3152,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,HR_2_38_19P,W23,590,40,1000,5000,FPGA_0_44_57,0,44,57,A2F_3153,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,HR_2_38_19P,W23,590,40,1000,5000,FPGA_0_44_58,0,44,58,A2F_3154,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_40,HR_2_39_19N,Y27,980,40,2000,1000,FPGA_0_44_59,0,44,59,A2F_3155,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,HR_3_0_0P,AC23,70,40,1000,1000,FPGA_0_45_0,0,45,0,F2A_3168,f2g_addr[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,HR_3_0_0P,AC23,70,40,1000,1000,FPGA_0_45_1,0,45,1,F2A_3169,f2g_addr[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,HR_3_0_0P,AC23,70,40,1000,1000,FPGA_0_45_2,0,45,2,F2A_3170,f2g_addr[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,HR_3_0_0P,AC23,70,40,1000,1000,FPGA_0_45_3,0,45,3,F2A_3171,f2g_addr[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,HR_3_0_0P,AC23,70,40,1000,1000,FPGA_0_45_4,0,45,4,F2A_3172,f2g_addr[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,HR_3_0_0P,AC23,70,40,1000,1000,FPGA_0_45_5,0,45,5,F2A_3173,f2g_trx_dly_ld,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,HR_3_0_0P,AC23,70,40,1000,1000,FPGA_0_45_6,0,45,6,F2A_3174,f2g_trx_dly_adj,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,HR_3_0_0P,AC23,70,40,1000,1000,FPGA_0_45_7,0,45,7,F2A_3175,f2g_trx_dly_inc,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,HR_3_0_0P,AC23,70,40,1000,1000,FPGA_0_45_8,0,45,8,F2A_3176,f2g_rx_bitslip_adj,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,.
GBOX GPIO,Bank_VL_3_1,HR_3_0_0P,AC23,330,40,1000,3000,FPGA_0_45_48,0,45,48,A2F_3216,g2f_trx_dly_tap[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,HR_3_0_0P,AC23,330,40,1000,3000,FPGA_0_45_49,0,45,49,A2F_3217,g2f_trx_dly_tap[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,HR_3_0_0P,AC23,330,40,1000,3000,FPGA_0_45_50,0,45,50,A2F_3218,g2f_trx_dly_tap[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,HR_3_0_0P,AC23,330,40,1000,3000,FPGA_0_45_51,0,45,51,A2F_3219,g2f_trx_dly_tap[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,HR_3_0_0P,AC23,330,40,1000,3000,FPGA_0_45_52,0,45,52,A2F_3220,g2f_trx_dly_tap[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,HR_3_0_0P,AC23,330,40,1000,3000,FPGA_0_45_53,0,45,53,A2F_3221,g2f_trx_dly_tap[5],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,HR_3_0_0P,AC23,460,40,1000,4000,FPGA_0_45_54,0,45,54,A2F_3222,g2f_rx_dpa_lock,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,HR_3_0_0P,AC23,460,40,1000,4000,FPGA_0_45_55,0,45,55,A2F_3223,g2f_rx_dpa_error,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,HR_3_0_0P,AC23,460,40,1000,4000,FPGA_0_45_56,0,45,56,A2F_3224,g2f_rx_dpa_phase[0],,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,HR_3_0_0P,AC23,460,40,1000,4000,FPGA_0_45_57,0,45,57,A2F_3225,g2f_rx_dpa_phase[1],,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,HR_3_0_0P,AC23,460,40,1000,4000,FPGA_0_45_58,0,45,58,A2F_3226,g2f_rx_dpa_phase[2],,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,HR_3_0_0P,AC23,70,40,1000,1000,FPGA_0_46_0,0,46,0,F2A_3240,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,HR_3_0_0P,AC23,200,40,1000,2000,FPGA_0_46_1,0,46,1,F2A_3241,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,HR_3_0_0P,AC23,200,40,1000,2000,FPGA_0_46_2,0,46,2,F2A_3242,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,HR_3_0_0P,AC23,200,40,1000,2000,FPGA_0_46_3,0,46,3,F2A_3243,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,HR_3_0_0P,AC23,200,40,1000,2000,FPGA_0_46_4,0,46,4,F2A_3244,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,HR_3_0_0P,AC23,200,40,1000,2000,FPGA_0_46_5,0,46,5,F2A_3245,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,HR_3_0_0P,AC23,200,40,1000,2000,FPGA_0_46_6,0,46,6,F2A_3246,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,HR_3_0_0P,AC23,200,40,1000,2000,FPGA_0_46_7,0,46,7,F2A_3247,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,HR_3_0_0P,AC23,200,40,1000,2000,FPGA_0_46_8,0,46,8,F2A_3248,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,HR_3_0_0P,AC23,200,40,1000,2000,FPGA_0_46_9,0,46,9,F2A_3249,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,HR_3_0_0P,AC23,330,40,1000,3000,FPGA_0_46_10,0,46,10,F2A_3250,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,HR_3_0_0P,AC23,330,40,1000,3000,FPGA_0_46_11,0,46,11,F2A_3251,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,HR_3_0_0P,AC23,330,40,1000,3000,FPGA_0_46_12,0,46,12,F2A_3252,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,HR_3_0_0P,AC23,330,40,1000,3000,FPGA_0_46_13,0,46,13,F2A_3253,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,HR_3_0_0P,AC23,590,40,1000,5000,FPGA_0_46_14,0,46,14,F2A_3254,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,HR_3_0_0P,AC23,590,40,1000,5000,FPGA_0_46_15,0,46,15,F2A_3255,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,HR_3_0_0P,AC23,590,40,1000,5000,FPGA_0_46_16,0,46,16,F2A_3256,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,HR_3_0_0P,AC23,720,40,1000,6000,FPGA_0_46_17,0,46,17,F2A_3257,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_2,HR_3_1_0N,AC25,720,40,1000,6000,FPGA_0_46_18,0,46,18,F2A_3258,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_2,HR_3_1_0N,AC25,720,40,1000,6000,FPGA_0_46_19,0,46,19,F2A_3259,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_2,HR_3_1_0N,AC25,720,40,1000,6000,FPGA_0_46_20,0,46,20,F2A_3260,f2g_trx_reset_n_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_2,HR_3_1_0N,AC25,720,40,1000,6000,FPGA_0_46_21,0,46,21,F2A_3261,f2g_in_en_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_2,HR_3_1_0N,AC25,720,40,1000,6000,FPGA_0_46_22,0,46,22,F2A_3262,f2g_tx_oe_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_2,HR_3_1_0N,AC25,720,40,1000,6000,FPGA_0_46_23,0,46,23,F2A_3263,f2g_tx_dvalid_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_2,HR_3_1_0N,AC25,720,40,1000,6000,FPGA_0_46_24,0,46,24,F2A_3264,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,HR_3_0_0P,AC23,460,40,1000,4000,FPGA_0_46_48,0,46,48,A2F_3288,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,HR_3_0_0P,AC23,460,40,1000,4000,FPGA_0_46_49,0,46,49,A2F_3289,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,HR_3_0_0P,AC23,460,40,1000,4000,FPGA_0_46_50,0,46,50,A2F_3290,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,HR_3_0_0P,AC23,590,40,1000,5000,FPGA_0_46_51,0,46,51,A2F_3291,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,HR_3_0_0P,AC23,590,40,1000,5000,FPGA_0_46_52,0,46,52,A2F_3292,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,HR_3_0_0P,AC23,590,40,1000,5000,FPGA_0_46_53,0,46,53,A2F_3293,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,HR_3_0_0P,AC23,590,40,1000,5000,FPGA_0_46_54,0,46,54,A2F_3294,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,HR_3_0_0P,AC23,590,40,1000,5000,FPGA_0_46_55,0,46,55,A2F_3295,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,HR_3_0_0P,AC23,590,40,1000,5000,FPGA_0_46_56,0,46,56,A2F_3296,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,HR_3_0_0P,AC23,590,40,1000,5000,FPGA_0_46_57,0,46,57,A2F_3297,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,HR_3_0_0P,AC23,590,40,1000,5000,FPGA_0_46_58,0,46,58,A2F_3298,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_2,HR_3_1_0N,AC25,980,40,2000,1000,FPGA_0_46_59,0,46,59,A2F_3299,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_3,HR_3_2_1P,Y23,70,40,1000,1000,FPGA_0_47_0,0,47,0,F2A_3312,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_3,HR_3_2_1P,Y23,200,40,1000,2000,FPGA_0_47_1,0,47,1,F2A_3313,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_3,HR_3_2_1P,Y23,200,40,1000,2000,FPGA_0_47_2,0,47,2,F2A_3314,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_3,HR_3_2_1P,Y23,200,40,1000,2000,FPGA_0_47_3,0,47,3,F2A_3315,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_3,HR_3_2_1P,Y23,200,40,1000,2000,FPGA_0_47_4,0,47,4,F2A_3316,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_3,HR_3_2_1P,Y23,200,40,1000,2000,FPGA_0_47_5,0,47,5,F2A_3317,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_3,HR_3_2_1P,Y23,200,40,1000,2000,FPGA_0_47_6,0,47,6,F2A_3318,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_3,HR_3_2_1P,Y23,200,40,1000,2000,FPGA_0_47_7,0,47,7,F2A_3319,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_3,HR_3_2_1P,Y23,200,40,1000,2000,FPGA_0_47_8,0,47,8,F2A_3320,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_3,HR_3_2_1P,Y23,200,40,1000,2000,FPGA_0_47_9,0,47,9,F2A_3321,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_3,HR_3_2_1P,Y23,330,40,1000,3000,FPGA_0_47_10,0,47,10,F2A_3322,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_3,HR_3_2_1P,Y23,330,40,1000,3000,FPGA_0_47_11,0,47,11,F2A_3323,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_3,HR_3_2_1P,Y23,330,40,1000,3000,FPGA_0_47_12,0,47,12,F2A_3324,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_3,HR_3_2_1P,Y23,330,40,1000,3000,FPGA_0_47_13,0,47,13,F2A_3325,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_3,HR_3_2_1P,Y23,590,40,1000,5000,FPGA_0_47_14,0,47,14,F2A_3326,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_3,HR_3_2_1P,Y23,590,40,1000,5000,FPGA_0_47_15,0,47,15,F2A_3327,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_3,HR_3_2_1P,Y23,590,40,1000,5000,FPGA_0_47_16,0,47,16,F2A_3328,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_3,HR_3_2_1P,Y23,720,40,1000,6000,FPGA_0_47_17,0,47,17,F2A_3329,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_4,HR_3_3_1N,AH27,720,40,1000,6000,FPGA_0_47_18,0,47,18,F2A_3330,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_4,HR_3_3_1N,AH27,720,40,1000,6000,FPGA_0_47_19,0,47,19,F2A_3331,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_4,HR_3_3_1N,AH27,720,40,1000,6000,FPGA_0_47_20,0,47,20,F2A_3332,f2g_trx_reset_n_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_4,HR_3_3_1N,AH27,720,40,1000,6000,FPGA_0_47_21,0,47,21,F2A_3333,f2g_in_en_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_4,HR_3_3_1N,AH27,720,40,1000,6000,FPGA_0_47_22,0,47,22,F2A_3334,f2g_tx_oe_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_4,HR_3_3_1N,AH27,720,40,1000,6000,FPGA_0_47_23,0,47,23,F2A_3335,f2g_tx_dvalid_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_4,HR_3_3_1N,AH27,720,40,1000,6000,FPGA_0_47_24,0,47,24,F2A_3336,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_3,HR_3_2_1P,Y23,460,40,1000,4000,FPGA_0_47_48,0,47,48,A2F_3360,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_3,HR_3_2_1P,Y23,460,40,1000,4000,FPGA_0_47_49,0,47,49,A2F_3361,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_3,HR_3_2_1P,Y23,460,40,1000,4000,FPGA_0_47_50,0,47,50,A2F_3362,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_3,HR_3_2_1P,Y23,590,40,1000,5000,FPGA_0_47_51,0,47,51,A2F_3363,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_3,HR_3_2_1P,Y23,590,40,1000,5000,FPGA_0_47_52,0,47,52,A2F_3364,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_3,HR_3_2_1P,Y23,590,40,1000,5000,FPGA_0_47_53,0,47,53,A2F_3365,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_3,HR_3_2_1P,Y23,590,40,1000,5000,FPGA_0_47_54,0,47,54,A2F_3366,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_3,HR_3_2_1P,Y23,590,40,1000,5000,FPGA_0_47_55,0,47,55,A2F_3367,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_3,HR_3_2_1P,Y23,590,40,1000,5000,FPGA_0_47_56,0,47,56,A2F_3368,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_3,HR_3_2_1P,Y23,590,40,1000,5000,FPGA_0_47_57,0,47,57,A2F_3369,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_3,HR_3_2_1P,Y23,590,40,1000,5000,FPGA_0_47_58,0,47,58,A2F_3370,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_4,HR_3_3_1N,AH27,980,40,2000,1000,FPGA_0_47_59,0,47,59,A2F_3371,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_5,HR_3_4_2P,AD28,70,40,1000,1000,FPGA_0_48_0,0,48,0,F2A_3384,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_5,HR_3_4_2P,AD28,200,40,1000,2000,FPGA_0_48_1,0,48,1,F2A_3385,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_5,HR_3_4_2P,AD28,200,40,1000,2000,FPGA_0_48_2,0,48,2,F2A_3386,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_5,HR_3_4_2P,AD28,200,40,1000,2000,FPGA_0_48_3,0,48,3,F2A_3387,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_5,HR_3_4_2P,AD28,200,40,1000,2000,FPGA_0_48_4,0,48,4,F2A_3388,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_5,HR_3_4_2P,AD28,200,40,1000,2000,FPGA_0_48_5,0,48,5,F2A_3389,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_5,HR_3_4_2P,AD28,200,40,1000,2000,FPGA_0_48_6,0,48,6,F2A_3390,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_5,HR_3_4_2P,AD28,200,40,1000,2000,FPGA_0_48_7,0,48,7,F2A_3391,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_5,HR_3_4_2P,AD28,200,40,1000,2000,FPGA_0_48_8,0,48,8,F2A_3392,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_5,HR_3_4_2P,AD28,200,40,1000,2000,FPGA_0_48_9,0,48,9,F2A_3393,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_5,HR_3_4_2P,AD28,330,40,1000,3000,FPGA_0_48_10,0,48,10,F2A_3394,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_5,HR_3_4_2P,AD28,330,40,1000,3000,FPGA_0_48_11,0,48,11,F2A_3395,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_5,HR_3_4_2P,AD28,330,40,1000,3000,FPGA_0_48_12,0,48,12,F2A_3396,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_5,HR_3_4_2P,AD28,330,40,1000,3000,FPGA_0_48_13,0,48,13,F2A_3397,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_5,HR_3_4_2P,AD28,590,40,1000,5000,FPGA_0_48_14,0,48,14,F2A_3398,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_5,HR_3_4_2P,AD28,590,40,1000,5000,FPGA_0_48_15,0,48,15,F2A_3399,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_5,HR_3_4_2P,AD28,590,40,1000,5000,FPGA_0_48_16,0,48,16,F2A_3400,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_5,HR_3_4_2P,AD28,720,40,1000,6000,FPGA_0_48_17,0,48,17,F2A_3401,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_6,HR_3_5_2N,AC28,720,40,1000,6000,FPGA_0_48_18,0,48,18,F2A_3402,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_6,HR_3_5_2N,AC28,720,40,1000,6000,FPGA_0_48_19,0,48,19,F2A_3403,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_6,HR_3_5_2N,AC28,720,40,1000,6000,FPGA_0_48_20,0,48,20,F2A_3404,f2g_trx_reset_n_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_6,HR_3_5_2N,AC28,720,40,1000,6000,FPGA_0_48_21,0,48,21,F2A_3405,f2g_in_en_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_6,HR_3_5_2N,AC28,720,40,1000,6000,FPGA_0_48_22,0,48,22,F2A_3406,f2g_tx_oe_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_6,HR_3_5_2N,AC28,720,40,1000,6000,FPGA_0_48_23,0,48,23,F2A_3407,f2g_tx_dvalid_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_6,HR_3_5_2N,AC28,720,40,1000,6000,FPGA_0_48_24,0,48,24,F2A_3408,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_5,HR_3_4_2P,AD28,460,40,1000,4000,FPGA_0_48_48,0,48,48,A2F_3432,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_5,HR_3_4_2P,AD28,460,40,1000,4000,FPGA_0_48_49,0,48,49,A2F_3433,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_5,HR_3_4_2P,AD28,460,40,1000,4000,FPGA_0_48_50,0,48,50,A2F_3434,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_5,HR_3_4_2P,AD28,590,40,1000,5000,FPGA_0_48_51,0,48,51,A2F_3435,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_5,HR_3_4_2P,AD28,590,40,1000,5000,FPGA_0_48_52,0,48,52,A2F_3436,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_5,HR_3_4_2P,AD28,590,40,1000,5000,FPGA_0_48_53,0,48,53,A2F_3437,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_5,HR_3_4_2P,AD28,590,40,1000,5000,FPGA_0_48_54,0,48,54,A2F_3438,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_5,HR_3_4_2P,AD28,590,40,1000,5000,FPGA_0_48_55,0,48,55,A2F_3439,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_5,HR_3_4_2P,AD28,590,40,1000,5000,FPGA_0_48_56,0,48,56,A2F_3440,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_5,HR_3_4_2P,AD28,590,40,1000,5000,FPGA_0_48_57,0,48,57,A2F_3441,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_5,HR_3_4_2P,AD28,590,40,1000,5000,FPGA_0_48_58,0,48,58,A2F_3442,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_6,HR_3_5_2N,AC28,980,40,2000,1000,FPGA_0_48_59,0,48,59,A2F_3443,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_7,HR_3_6_3P,AE24,70,40,1000,1000,FPGA_0_49_0,0,49,0,F2A_3456,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_7,HR_3_6_3P,AE24,200,40,1000,2000,FPGA_0_49_1,0,49,1,F2A_3457,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_7,HR_3_6_3P,AE24,200,40,1000,2000,FPGA_0_49_2,0,49,2,F2A_3458,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_7,HR_3_6_3P,AE24,200,40,1000,2000,FPGA_0_49_3,0,49,3,F2A_3459,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_7,HR_3_6_3P,AE24,200,40,1000,2000,FPGA_0_49_4,0,49,4,F2A_3460,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_7,HR_3_6_3P,AE24,200,40,1000,2000,FPGA_0_49_5,0,49,5,F2A_3461,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_7,HR_3_6_3P,AE24,200,40,1000,2000,FPGA_0_49_6,0,49,6,F2A_3462,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_7,HR_3_6_3P,AE24,200,40,1000,2000,FPGA_0_49_7,0,49,7,F2A_3463,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_7,HR_3_6_3P,AE24,200,40,1000,2000,FPGA_0_49_8,0,49,8,F2A_3464,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_7,HR_3_6_3P,AE24,200,40,1000,2000,FPGA_0_49_9,0,49,9,F2A_3465,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_7,HR_3_6_3P,AE24,330,40,1000,3000,FPGA_0_49_10,0,49,10,F2A_3466,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_7,HR_3_6_3P,AE24,330,40,1000,3000,FPGA_0_49_11,0,49,11,F2A_3467,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_7,HR_3_6_3P,AE24,330,40,1000,3000,FPGA_0_49_12,0,49,12,F2A_3468,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_7,HR_3_6_3P,AE24,330,40,1000,3000,FPGA_0_49_13,0,49,13,F2A_3469,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_7,HR_3_6_3P,AE24,590,40,1000,5000,FPGA_0_49_14,0,49,14,F2A_3470,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_7,HR_3_6_3P,AE24,590,40,1000,5000,FPGA_0_49_15,0,49,15,F2A_3471,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_7,HR_3_6_3P,AE24,590,40,1000,5000,FPGA_0_49_16,0,49,16,F2A_3472,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_7,HR_3_6_3P,AE24,720,40,1000,6000,FPGA_0_49_17,0,49,17,F2A_3473,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_8,HR_3_7_3N,AD23,720,40,1000,6000,FPGA_0_49_18,0,49,18,F2A_3474,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_8,HR_3_7_3N,AD23,720,40,1000,6000,FPGA_0_49_19,0,49,19,F2A_3475,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_8,HR_3_7_3N,AD23,720,40,1000,6000,FPGA_0_49_20,0,49,20,F2A_3476,f2g_trx_reset_n_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_8,HR_3_7_3N,AD23,720,40,1000,6000,FPGA_0_49_21,0,49,21,F2A_3477,f2g_in_en_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_8,HR_3_7_3N,AD23,720,40,1000,6000,FPGA_0_49_22,0,49,22,F2A_3478,f2g_tx_oe_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_8,HR_3_7_3N,AD23,720,40,1000,6000,FPGA_0_49_23,0,49,23,F2A_3479,f2g_tx_dvalid_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_8,HR_3_7_3N,AD23,720,40,1000,6000,FPGA_0_49_24,0,49,24,F2A_3480,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_7,HR_3_6_3P,AE24,460,40,1000,4000,FPGA_0_49_48,0,49,48,A2F_3504,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_7,HR_3_6_3P,AE24,460,40,1000,4000,FPGA_0_49_49,0,49,49,A2F_3505,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_7,HR_3_6_3P,AE24,460,40,1000,4000,FPGA_0_49_50,0,49,50,A2F_3506,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_7,HR_3_6_3P,AE24,590,40,1000,5000,FPGA_0_49_51,0,49,51,A2F_3507,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_7,HR_3_6_3P,AE24,590,40,1000,5000,FPGA_0_49_52,0,49,52,A2F_3508,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_7,HR_3_6_3P,AE24,590,40,1000,5000,FPGA_0_49_53,0,49,53,A2F_3509,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_7,HR_3_6_3P,AE24,590,40,1000,5000,FPGA_0_49_54,0,49,54,A2F_3510,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_7,HR_3_6_3P,AE24,590,40,1000,5000,FPGA_0_49_55,0,49,55,A2F_3511,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_7,HR_3_6_3P,AE24,590,40,1000,5000,FPGA_0_49_56,0,49,56,A2F_3512,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_7,HR_3_6_3P,AE24,590,40,1000,5000,FPGA_0_49_57,0,49,57,A2F_3513,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_7,HR_3_6_3P,AE24,590,40,1000,5000,FPGA_0_49_58,0,49,58,A2F_3514,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_8,HR_3_7_3N,AD23,980,40,2000,1000,FPGA_0_49_59,0,49,59,A2F_3515,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_9,HR_3_8_4P,AA26,70,40,1000,1000,FPGA_0_50_0,0,50,0,F2A_3528,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_9,HR_3_8_4P,AA26,200,40,1000,2000,FPGA_0_50_1,0,50,1,F2A_3529,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_9,HR_3_8_4P,AA26,200,40,1000,2000,FPGA_0_50_2,0,50,2,F2A_3530,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_9,HR_3_8_4P,AA26,200,40,1000,2000,FPGA_0_50_3,0,50,3,F2A_3531,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_9,HR_3_8_4P,AA26,200,40,1000,2000,FPGA_0_50_4,0,50,4,F2A_3532,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_9,HR_3_8_4P,AA26,200,40,1000,2000,FPGA_0_50_5,0,50,5,F2A_3533,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_9,HR_3_8_4P,AA26,200,40,1000,2000,FPGA_0_50_6,0,50,6,F2A_3534,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_9,HR_3_8_4P,AA26,200,40,1000,2000,FPGA_0_50_7,0,50,7,F2A_3535,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_9,HR_3_8_4P,AA26,200,40,1000,2000,FPGA_0_50_8,0,50,8,F2A_3536,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_9,HR_3_8_4P,AA26,200,40,1000,2000,FPGA_0_50_9,0,50,9,F2A_3537,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_9,HR_3_8_4P,AA26,330,40,1000,3000,FPGA_0_50_10,0,50,10,F2A_3538,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_9,HR_3_8_4P,AA26,330,40,1000,3000,FPGA_0_50_11,0,50,11,F2A_3539,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_9,HR_3_8_4P,AA26,330,40,1000,3000,FPGA_0_50_12,0,50,12,F2A_3540,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_9,HR_3_8_4P,AA26,330,40,1000,3000,FPGA_0_50_13,0,50,13,F2A_3541,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_9,HR_3_8_4P,AA26,590,40,1000,5000,FPGA_0_50_14,0,50,14,F2A_3542,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_9,HR_3_8_4P,AA26,590,40,1000,5000,FPGA_0_50_15,0,50,15,F2A_3543,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_9,HR_3_8_4P,AA26,590,40,1000,5000,FPGA_0_50_16,0,50,16,F2A_3544,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_9,HR_3_8_4P,AA26,720,40,1000,6000,FPGA_0_50_17,0,50,17,F2A_3545,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_10,HR_3_9_4N,AA23,720,40,1000,6000,FPGA_0_50_18,0,50,18,F2A_3546,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_10,HR_3_9_4N,AA23,720,40,1000,6000,FPGA_0_50_19,0,50,19,F2A_3547,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_10,HR_3_9_4N,AA23,720,40,1000,6000,FPGA_0_50_20,0,50,20,F2A_3548,f2g_trx_reset_n_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_10,HR_3_9_4N,AA23,720,40,1000,6000,FPGA_0_50_21,0,50,21,F2A_3549,f2g_in_en_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_10,HR_3_9_4N,AA23,720,40,1000,6000,FPGA_0_50_22,0,50,22,F2A_3550,f2g_tx_oe_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_10,HR_3_9_4N,AA23,720,40,1000,6000,FPGA_0_50_23,0,50,23,F2A_3551,f2g_tx_dvalid_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_10,HR_3_9_4N,AA23,720,40,1000,6000,FPGA_0_50_24,0,50,24,F2A_3552,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_9,HR_3_8_4P,AA26,460,40,1000,4000,FPGA_0_50_48,0,50,48,A2F_3576,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_9,HR_3_8_4P,AA26,460,40,1000,4000,FPGA_0_50_49,0,50,49,A2F_3577,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_9,HR_3_8_4P,AA26,460,40,1000,4000,FPGA_0_50_50,0,50,50,A2F_3578,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_9,HR_3_8_4P,AA26,590,40,1000,5000,FPGA_0_50_51,0,50,51,A2F_3579,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_9,HR_3_8_4P,AA26,590,40,1000,5000,FPGA_0_50_52,0,50,52,A2F_3580,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_9,HR_3_8_4P,AA26,590,40,1000,5000,FPGA_0_50_53,0,50,53,A2F_3581,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_9,HR_3_8_4P,AA26,590,40,1000,5000,FPGA_0_50_54,0,50,54,A2F_3582,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_9,HR_3_8_4P,AA26,590,40,1000,5000,FPGA_0_50_55,0,50,55,A2F_3583,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_9,HR_3_8_4P,AA26,590,40,1000,5000,FPGA_0_50_56,0,50,56,A2F_3584,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_9,HR_3_8_4P,AA26,590,40,1000,5000,FPGA_0_50_57,0,50,57,A2F_3585,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_9,HR_3_8_4P,AA26,590,40,1000,5000,FPGA_0_50_58,0,50,58,A2F_3586,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_10,HR_3_9_4N,AA23,980,40,2000,1000,FPGA_0_50_59,0,50,59,A2F_3587,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_11,HR_3_CC_10_5P,AF25,70,40,1000,1000,FPGA_0_51_0,0,51,0,F2A_3600,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_11,HR_3_CC_10_5P,AF25,200,40,1000,2000,FPGA_0_51_1,0,51,1,F2A_3601,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_11,HR_3_CC_10_5P,AF25,200,40,1000,2000,FPGA_0_51_2,0,51,2,F2A_3602,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_11,HR_3_CC_10_5P,AF25,200,40,1000,2000,FPGA_0_51_3,0,51,3,F2A_3603,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_11,HR_3_CC_10_5P,AF25,200,40,1000,2000,FPGA_0_51_4,0,51,4,F2A_3604,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_11,HR_3_CC_10_5P,AF25,200,40,1000,2000,FPGA_0_51_5,0,51,5,F2A_3605,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_11,HR_3_CC_10_5P,AF25,200,40,1000,2000,FPGA_0_51_6,0,51,6,F2A_3606,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_11,HR_3_CC_10_5P,AF25,200,40,1000,2000,FPGA_0_51_7,0,51,7,F2A_3607,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_11,HR_3_CC_10_5P,AF25,200,40,1000,2000,FPGA_0_51_8,0,51,8,F2A_3608,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_11,HR_3_CC_10_5P,AF25,200,40,1000,2000,FPGA_0_51_9,0,51,9,F2A_3609,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_11,HR_3_CC_10_5P,AF25,330,40,1000,3000,FPGA_0_51_10,0,51,10,F2A_3610,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_11,HR_3_CC_10_5P,AF25,330,40,1000,3000,FPGA_0_51_11,0,51,11,F2A_3611,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_11,HR_3_CC_10_5P,AF25,330,40,1000,3000,FPGA_0_51_12,0,51,12,F2A_3612,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_11,HR_3_CC_10_5P,AF25,330,40,1000,3000,FPGA_0_51_13,0,51,13,F2A_3613,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_11,HR_3_CC_10_5P,AF25,590,40,1000,5000,FPGA_0_51_14,0,51,14,F2A_3614,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_11,HR_3_CC_10_5P,AF25,590,40,1000,5000,FPGA_0_51_15,0,51,15,F2A_3615,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_11,HR_3_CC_10_5P,AF25,590,40,1000,5000,FPGA_0_51_16,0,51,16,F2A_3616,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_11,HR_3_CC_10_5P,AF25,720,40,1000,6000,FPGA_0_51_17,0,51,17,F2A_3617,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_12,HR_3_CC_11_5N,AA27,720,40,1000,6000,FPGA_0_51_18,0,51,18,F2A_3618,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_12,HR_3_CC_11_5N,AA27,720,40,1000,6000,FPGA_0_51_19,0,51,19,F2A_3619,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_12,HR_3_CC_11_5N,AA27,720,40,1000,6000,FPGA_0_51_20,0,51,20,F2A_3620,f2g_trx_reset_n_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_12,HR_3_CC_11_5N,AA27,720,40,1000,6000,FPGA_0_51_21,0,51,21,F2A_3621,f2g_in_en_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_12,HR_3_CC_11_5N,AA27,720,40,1000,6000,FPGA_0_51_22,0,51,22,F2A_3622,f2g_tx_oe_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_12,HR_3_CC_11_5N,AA27,720,40,1000,6000,FPGA_0_51_23,0,51,23,F2A_3623,f2g_tx_dvalid_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_12,HR_3_CC_11_5N,AA27,720,40,1000,6000,FPGA_0_51_24,0,51,24,F2A_3624,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_11,HR_3_CC_10_5P,AF25,460,40,1000,4000,FPGA_0_51_48,0,51,48,A2F_3648,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_11,HR_3_CC_10_5P,AF25,460,40,1000,4000,FPGA_0_51_49,0,51,49,A2F_3649,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_11,HR_3_CC_10_5P,AF25,460,40,1000,4000,FPGA_0_51_50,0,51,50,A2F_3650,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_11,HR_3_CC_10_5P,AF25,590,40,1000,5000,FPGA_0_51_51,0,51,51,A2F_3651,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_11,HR_3_CC_10_5P,AF25,590,40,1000,5000,FPGA_0_51_52,0,51,52,A2F_3652,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_11,HR_3_CC_10_5P,AF25,590,40,1000,5000,FPGA_0_51_53,0,51,53,A2F_3653,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_11,HR_3_CC_10_5P,AF25,590,40,1000,5000,FPGA_0_51_54,0,51,54,A2F_3654,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_11,HR_3_CC_10_5P,AF25,590,40,1000,5000,FPGA_0_51_55,0,51,55,A2F_3655,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_11,HR_3_CC_10_5P,AF25,590,40,1000,5000,FPGA_0_51_56,0,51,56,A2F_3656,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_11,HR_3_CC_10_5P,AF25,590,40,1000,5000,FPGA_0_51_57,0,51,57,A2F_3657,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_11,HR_3_CC_10_5P,AF25,590,40,1000,5000,FPGA_0_51_58,0,51,58,A2F_3658,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_12,HR_3_CC_11_5N,AA27,980,40,2000,1000,FPGA_0_51_59,0,51,59,A2F_3659,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_13,HR_3_12_6P,AC24,70,40,1000,1000,FPGA_0_52_0,0,52,0,F2A_3672,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_13,HR_3_12_6P,AC24,200,40,1000,2000,FPGA_0_52_1,0,52,1,F2A_3673,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_13,HR_3_12_6P,AC24,200,40,1000,2000,FPGA_0_52_2,0,52,2,F2A_3674,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_13,HR_3_12_6P,AC24,200,40,1000,2000,FPGA_0_52_3,0,52,3,F2A_3675,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_13,HR_3_12_6P,AC24,200,40,1000,2000,FPGA_0_52_4,0,52,4,F2A_3676,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_13,HR_3_12_6P,AC24,200,40,1000,2000,FPGA_0_52_5,0,52,5,F2A_3677,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_13,HR_3_12_6P,AC24,200,40,1000,2000,FPGA_0_52_6,0,52,6,F2A_3678,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_13,HR_3_12_6P,AC24,200,40,1000,2000,FPGA_0_52_7,0,52,7,F2A_3679,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_13,HR_3_12_6P,AC24,200,40,1000,2000,FPGA_0_52_8,0,52,8,F2A_3680,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_13,HR_3_12_6P,AC24,200,40,1000,2000,FPGA_0_52_9,0,52,9,F2A_3681,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_13,HR_3_12_6P,AC24,330,40,1000,3000,FPGA_0_52_10,0,52,10,F2A_3682,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_13,HR_3_12_6P,AC24,330,40,1000,3000,FPGA_0_52_11,0,52,11,F2A_3683,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_13,HR_3_12_6P,AC24,330,40,1000,3000,FPGA_0_52_12,0,52,12,F2A_3684,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_13,HR_3_12_6P,AC24,330,40,1000,3000,FPGA_0_52_13,0,52,13,F2A_3685,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_13,HR_3_12_6P,AC24,590,40,1000,5000,FPGA_0_52_14,0,52,14,F2A_3686,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_13,HR_3_12_6P,AC24,590,40,1000,5000,FPGA_0_52_15,0,52,15,F2A_3687,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_13,HR_3_12_6P,AC24,590,40,1000,5000,FPGA_0_52_16,0,52,16,F2A_3688,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_13,HR_3_12_6P,AC24,720,40,1000,6000,FPGA_0_52_17,0,52,17,F2A_3689,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_14,HR_3_13_6N,AA24,720,40,1000,6000,FPGA_0_52_18,0,52,18,F2A_3690,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_14,HR_3_13_6N,AA24,720,40,1000,6000,FPGA_0_52_19,0,52,19,F2A_3691,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_14,HR_3_13_6N,AA24,720,40,1000,6000,FPGA_0_52_20,0,52,20,F2A_3692,f2g_trx_reset_n_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_14,HR_3_13_6N,AA24,720,40,1000,6000,FPGA_0_52_21,0,52,21,F2A_3693,f2g_in_en_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_14,HR_3_13_6N,AA24,720,40,1000,6000,FPGA_0_52_22,0,52,22,F2A_3694,f2g_tx_oe_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_14,HR_3_13_6N,AA24,720,40,1000,6000,FPGA_0_52_23,0,52,23,F2A_3695,f2g_tx_dvalid_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_14,HR_3_13_6N,AA24,720,40,1000,6000,FPGA_0_52_24,0,52,24,F2A_3696,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_13,HR_3_12_6P,AC24,460,40,1000,4000,FPGA_0_52_48,0,52,48,A2F_3720,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_13,HR_3_12_6P,AC24,460,40,1000,4000,FPGA_0_52_49,0,52,49,A2F_3721,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_13,HR_3_12_6P,AC24,460,40,1000,4000,FPGA_0_52_50,0,52,50,A2F_3722,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_13,HR_3_12_6P,AC24,590,40,1000,5000,FPGA_0_52_51,0,52,51,A2F_3723,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_13,HR_3_12_6P,AC24,590,40,1000,5000,FPGA_0_52_52,0,52,52,A2F_3724,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_13,HR_3_12_6P,AC24,590,40,1000,5000,FPGA_0_52_53,0,52,53,A2F_3725,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_13,HR_3_12_6P,AC24,590,40,1000,5000,FPGA_0_52_54,0,52,54,A2F_3726,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_13,HR_3_12_6P,AC24,590,40,1000,5000,FPGA_0_52_55,0,52,55,A2F_3727,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_13,HR_3_12_6P,AC24,590,40,1000,5000,FPGA_0_52_56,0,52,56,A2F_3728,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_13,HR_3_12_6P,AC24,590,40,1000,5000,FPGA_0_52_57,0,52,57,A2F_3729,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_13,HR_3_12_6P,AC24,590,40,1000,5000,FPGA_0_52_58,0,52,58,A2F_3730,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_14,HR_3_13_6N,AA24,980,40,2000,1000,FPGA_0_52_59,0,52,59,A2F_3731,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_15,HR_3_14_7P,AA20,70,40,1000,1000,FPGA_0_53_0,0,53,0,F2A_3744,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_15,HR_3_14_7P,AA20,200,40,1000,2000,FPGA_0_53_1,0,53,1,F2A_3745,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_15,HR_3_14_7P,AA20,200,40,1000,2000,FPGA_0_53_2,0,53,2,F2A_3746,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_15,HR_3_14_7P,AA20,200,40,1000,2000,FPGA_0_53_3,0,53,3,F2A_3747,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_15,HR_3_14_7P,AA20,200,40,1000,2000,FPGA_0_53_4,0,53,4,F2A_3748,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_15,HR_3_14_7P,AA20,200,40,1000,2000,FPGA_0_53_5,0,53,5,F2A_3749,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_15,HR_3_14_7P,AA20,200,40,1000,2000,FPGA_0_53_6,0,53,6,F2A_3750,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_15,HR_3_14_7P,AA20,200,40,1000,2000,FPGA_0_53_7,0,53,7,F2A_3751,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_15,HR_3_14_7P,AA20,200,40,1000,2000,FPGA_0_53_8,0,53,8,F2A_3752,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_15,HR_3_14_7P,AA20,200,40,1000,2000,FPGA_0_53_9,0,53,9,F2A_3753,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_15,HR_3_14_7P,AA20,330,40,1000,3000,FPGA_0_53_10,0,53,10,F2A_3754,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_15,HR_3_14_7P,AA20,330,40,1000,3000,FPGA_0_53_11,0,53,11,F2A_3755,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_15,HR_3_14_7P,AA20,330,40,1000,3000,FPGA_0_53_12,0,53,12,F2A_3756,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_15,HR_3_14_7P,AA20,330,40,1000,3000,FPGA_0_53_13,0,53,13,F2A_3757,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_15,HR_3_14_7P,AA20,590,40,1000,5000,FPGA_0_53_14,0,53,14,F2A_3758,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_15,HR_3_14_7P,AA20,590,40,1000,5000,FPGA_0_53_15,0,53,15,F2A_3759,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_15,HR_3_14_7P,AA20,590,40,1000,5000,FPGA_0_53_16,0,53,16,F2A_3760,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_15,HR_3_14_7P,AA20,720,40,1000,6000,FPGA_0_53_17,0,53,17,F2A_3761,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_16,HR_3_15_7N,Y22,720,40,1000,6000,FPGA_0_53_18,0,53,18,F2A_3762,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_16,HR_3_15_7N,Y22,720,40,1000,6000,FPGA_0_53_19,0,53,19,F2A_3763,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_16,HR_3_15_7N,Y22,720,40,1000,6000,FPGA_0_53_20,0,53,20,F2A_3764,f2g_trx_reset_n_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_16,HR_3_15_7N,Y22,720,40,1000,6000,FPGA_0_53_21,0,53,21,F2A_3765,f2g_in_en_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_16,HR_3_15_7N,Y22,720,40,1000,6000,FPGA_0_53_22,0,53,22,F2A_3766,f2g_tx_oe_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_16,HR_3_15_7N,Y22,720,40,1000,6000,FPGA_0_53_23,0,53,23,F2A_3767,f2g_tx_dvalid_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_16,HR_3_15_7N,Y22,720,40,1000,6000,FPGA_0_53_24,0,53,24,F2A_3768,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_15,HR_3_14_7P,AA20,460,40,1000,4000,FPGA_0_53_48,0,53,48,A2F_3792,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_15,HR_3_14_7P,AA20,460,40,1000,4000,FPGA_0_53_49,0,53,49,A2F_3793,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_15,HR_3_14_7P,AA20,460,40,1000,4000,FPGA_0_53_50,0,53,50,A2F_3794,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_15,HR_3_14_7P,AA20,590,40,1000,5000,FPGA_0_53_51,0,53,51,A2F_3795,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_15,HR_3_14_7P,AA20,590,40,1000,5000,FPGA_0_53_52,0,53,52,A2F_3796,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_15,HR_3_14_7P,AA20,590,40,1000,5000,FPGA_0_53_53,0,53,53,A2F_3797,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_15,HR_3_14_7P,AA20,590,40,1000,5000,FPGA_0_53_54,0,53,54,A2F_3798,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_15,HR_3_14_7P,AA20,590,40,1000,5000,FPGA_0_53_55,0,53,55,A2F_3799,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_15,HR_3_14_7P,AA20,590,40,1000,5000,FPGA_0_53_56,0,53,56,A2F_3800,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_15,HR_3_14_7P,AA20,590,40,1000,5000,FPGA_0_53_57,0,53,57,A2F_3801,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_15,HR_3_14_7P,AA20,590,40,1000,5000,FPGA_0_53_58,0,53,58,A2F_3802,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_16,HR_3_15_7N,Y22,980,40,2000,1000,FPGA_0_53_59,0,53,59,A2F_3803,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_17,HR_3_16_8P,AG27,70,40,1000,1000,FPGA_0_54_0,0,54,0,F2A_3816,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_17,HR_3_16_8P,AG27,200,40,1000,2000,FPGA_0_54_1,0,54,1,F2A_3817,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_17,HR_3_16_8P,AG27,200,40,1000,2000,FPGA_0_54_2,0,54,2,F2A_3818,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_17,HR_3_16_8P,AG27,200,40,1000,2000,FPGA_0_54_3,0,54,3,F2A_3819,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_17,HR_3_16_8P,AG27,200,40,1000,2000,FPGA_0_54_4,0,54,4,F2A_3820,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_17,HR_3_16_8P,AG27,200,40,1000,2000,FPGA_0_54_5,0,54,5,F2A_3821,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_17,HR_3_16_8P,AG27,200,40,1000,2000,FPGA_0_54_6,0,54,6,F2A_3822,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_17,HR_3_16_8P,AG27,200,40,1000,2000,FPGA_0_54_7,0,54,7,F2A_3823,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_17,HR_3_16_8P,AG27,200,40,1000,2000,FPGA_0_54_8,0,54,8,F2A_3824,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_17,HR_3_16_8P,AG27,200,40,1000,2000,FPGA_0_54_9,0,54,9,F2A_3825,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_17,HR_3_16_8P,AG27,330,40,1000,3000,FPGA_0_54_10,0,54,10,F2A_3826,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_17,HR_3_16_8P,AG27,330,40,1000,3000,FPGA_0_54_11,0,54,11,F2A_3827,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_17,HR_3_16_8P,AG27,330,40,1000,3000,FPGA_0_54_12,0,54,12,F2A_3828,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_17,HR_3_16_8P,AG27,330,40,1000,3000,FPGA_0_54_13,0,54,13,F2A_3829,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_17,HR_3_16_8P,AG27,590,40,1000,5000,FPGA_0_54_14,0,54,14,F2A_3830,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_17,HR_3_16_8P,AG27,590,40,1000,5000,FPGA_0_54_15,0,54,15,F2A_3831,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_17,HR_3_16_8P,AG27,590,40,1000,5000,FPGA_0_54_16,0,54,16,F2A_3832,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_17,HR_3_16_8P,AG27,720,40,1000,6000,FPGA_0_54_17,0,54,17,F2A_3833,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_18,HR_3_17_8N,AB23,720,40,1000,6000,FPGA_0_54_18,0,54,18,F2A_3834,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_18,HR_3_17_8N,AB23,720,40,1000,6000,FPGA_0_54_19,0,54,19,F2A_3835,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_18,HR_3_17_8N,AB23,720,40,1000,6000,FPGA_0_54_20,0,54,20,F2A_3836,f2g_trx_reset_n_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_18,HR_3_17_8N,AB23,720,40,1000,6000,FPGA_0_54_21,0,54,21,F2A_3837,f2g_in_en_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_18,HR_3_17_8N,AB23,720,40,1000,6000,FPGA_0_54_22,0,54,22,F2A_3838,f2g_tx_oe_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_18,HR_3_17_8N,AB23,720,40,1000,6000,FPGA_0_54_23,0,54,23,F2A_3839,f2g_tx_dvalid_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_18,HR_3_17_8N,AB23,720,40,1000,6000,FPGA_0_54_24,0,54,24,F2A_3840,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_17,HR_3_16_8P,AG27,460,40,1000,4000,FPGA_0_54_48,0,54,48,A2F_3864,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_17,HR_3_16_8P,AG27,460,40,1000,4000,FPGA_0_54_49,0,54,49,A2F_3865,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_17,HR_3_16_8P,AG27,460,40,1000,4000,FPGA_0_54_50,0,54,50,A2F_3866,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_17,HR_3_16_8P,AG27,590,40,1000,5000,FPGA_0_54_51,0,54,51,A2F_3867,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_17,HR_3_16_8P,AG27,590,40,1000,5000,FPGA_0_54_52,0,54,52,A2F_3868,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_17,HR_3_16_8P,AG27,590,40,1000,5000,FPGA_0_54_53,0,54,53,A2F_3869,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_17,HR_3_16_8P,AG27,590,40,1000,5000,FPGA_0_54_54,0,54,54,A2F_3870,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_17,HR_3_16_8P,AG27,590,40,1000,5000,FPGA_0_54_55,0,54,55,A2F_3871,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_17,HR_3_16_8P,AG27,590,40,1000,5000,FPGA_0_54_56,0,54,56,A2F_3872,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_17,HR_3_16_8P,AG27,590,40,1000,5000,FPGA_0_54_57,0,54,57,A2F_3873,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_17,HR_3_16_8P,AG27,590,40,1000,5000,FPGA_0_54_58,0,54,58,A2F_3874,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_18,HR_3_17_8N,AB23,980,40,2000,1000,FPGA_0_54_59,0,54,59,A2F_3875,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_19,HR_3_18_9P,AD25,70,40,1000,1000,FPGA_0_55_0,0,55,0,F2A_3888,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_19,HR_3_18_9P,AD25,200,40,1000,2000,FPGA_0_55_1,0,55,1,F2A_3889,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_19,HR_3_18_9P,AD25,200,40,1000,2000,FPGA_0_55_2,0,55,2,F2A_3890,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_19,HR_3_18_9P,AD25,200,40,1000,2000,FPGA_0_55_3,0,55,3,F2A_3891,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_19,HR_3_18_9P,AD25,200,40,1000,2000,FPGA_0_55_4,0,55,4,F2A_3892,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_19,HR_3_18_9P,AD25,200,40,1000,2000,FPGA_0_55_5,0,55,5,F2A_3893,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_19,HR_3_18_9P,AD25,200,40,1000,2000,FPGA_0_55_6,0,55,6,F2A_3894,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_19,HR_3_18_9P,AD25,200,40,1000,2000,FPGA_0_55_7,0,55,7,F2A_3895,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_19,HR_3_18_9P,AD25,200,40,1000,2000,FPGA_0_55_8,0,55,8,F2A_3896,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_19,HR_3_18_9P,AD25,200,40,1000,2000,FPGA_0_55_9,0,55,9,F2A_3897,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_19,HR_3_18_9P,AD25,330,40,1000,3000,FPGA_0_55_10,0,55,10,F2A_3898,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_19,HR_3_18_9P,AD25,330,40,1000,3000,FPGA_0_55_11,0,55,11,F2A_3899,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_19,HR_3_18_9P,AD25,330,40,1000,3000,FPGA_0_55_12,0,55,12,F2A_3900,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_19,HR_3_18_9P,AD25,330,40,1000,3000,FPGA_0_55_13,0,55,13,F2A_3901,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_19,HR_3_18_9P,AD25,590,40,1000,5000,FPGA_0_55_14,0,55,14,F2A_3902,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_19,HR_3_18_9P,AD25,590,40,1000,5000,FPGA_0_55_15,0,55,15,F2A_3903,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_19,HR_3_18_9P,AD25,590,40,1000,5000,FPGA_0_55_16,0,55,16,F2A_3904,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_19,HR_3_18_9P,AD25,720,40,1000,6000,FPGA_0_55_17,0,55,17,F2A_3905,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_20,HR_3_19_9N,AA25,720,40,1000,6000,FPGA_0_55_18,0,55,18,F2A_3906,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_20,HR_3_19_9N,AA25,720,40,1000,6000,FPGA_0_55_19,0,55,19,F2A_3907,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_20,HR_3_19_9N,AA25,720,40,1000,6000,FPGA_0_55_20,0,55,20,F2A_3908,f2g_trx_reset_n_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_20,HR_3_19_9N,AA25,720,40,1000,6000,FPGA_0_55_21,0,55,21,F2A_3909,f2g_in_en_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_20,HR_3_19_9N,AA25,720,40,1000,6000,FPGA_0_55_22,0,55,22,F2A_3910,f2g_tx_oe_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_20,HR_3_19_9N,AA25,720,40,1000,6000,FPGA_0_55_23,0,55,23,F2A_3911,f2g_tx_dvalid_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_20,HR_3_19_9N,AA25,720,40,1000,6000,FPGA_0_55_24,0,55,24,F2A_3912,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_19,HR_3_18_9P,AD25,460,40,1000,4000,FPGA_0_55_48,0,55,48,A2F_3936,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_19,HR_3_18_9P,AD25,460,40,1000,4000,FPGA_0_55_49,0,55,49,A2F_3937,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_19,HR_3_18_9P,AD25,460,40,1000,4000,FPGA_0_55_50,0,55,50,A2F_3938,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_19,HR_3_18_9P,AD25,590,40,1000,5000,FPGA_0_55_51,0,55,51,A2F_3939,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_19,HR_3_18_9P,AD25,590,40,1000,5000,FPGA_0_55_52,0,55,52,A2F_3940,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_19,HR_3_18_9P,AD25,590,40,1000,5000,FPGA_0_55_53,0,55,53,A2F_3941,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_19,HR_3_18_9P,AD25,590,40,1000,5000,FPGA_0_55_54,0,55,54,A2F_3942,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_19,HR_3_18_9P,AD25,590,40,1000,5000,FPGA_0_55_55,0,55,55,A2F_3943,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_19,HR_3_18_9P,AD25,590,40,1000,5000,FPGA_0_55_56,0,55,56,A2F_3944,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_19,HR_3_18_9P,AD25,590,40,1000,5000,FPGA_0_55_57,0,55,57,A2F_3945,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_19,HR_3_18_9P,AD25,590,40,1000,5000,FPGA_0_55_58,0,55,58,A2F_3946,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_20,HR_3_19_9N,AA25,980,40,2000,1000,FPGA_0_55_59,0,55,59,A2F_3947,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,HR_3_20_10P,Y21,70,40,1000,1000,FPGA_0_56_0,0,56,0,F2A_3960,f2g_addr[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,HR_3_20_10P,Y21,70,40,1000,1000,FPGA_0_56_1,0,56,1,F2A_3961,f2g_addr[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,HR_3_20_10P,Y21,70,40,1000,1000,FPGA_0_56_2,0,56,2,F2A_3962,f2g_addr[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,HR_3_20_10P,Y21,70,40,1000,1000,FPGA_0_56_3,0,56,3,F2A_3963,f2g_addr[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,HR_3_20_10P,Y21,70,40,1000,1000,FPGA_0_56_4,0,56,4,F2A_3964,f2g_addr[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,HR_3_20_10P,Y21,70,40,1000,1000,FPGA_0_56_5,0,56,5,F2A_3965,f2g_trx_dly_ld,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,HR_3_20_10P,Y21,70,40,1000,1000,FPGA_0_56_6,0,56,6,F2A_3966,f2g_trx_dly_adj,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,HR_3_20_10P,Y21,70,40,1000,1000,FPGA_0_56_7,0,56,7,F2A_3967,f2g_trx_dly_inc,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,HR_3_20_10P,Y21,70,40,1000,1000,FPGA_0_56_8,0,56,8,F2A_3968,f2g_rx_bitslip_adj,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,.
GBOX GPIO,Bank_VL_3_21,HR_3_20_10P,Y21,330,40,1000,3000,FPGA_0_56_48,0,56,48,A2F_4008,g2f_trx_dly_tap[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,HR_3_20_10P,Y21,330,40,1000,3000,FPGA_0_56_49,0,56,49,A2F_4009,g2f_trx_dly_tap[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,HR_3_20_10P,Y21,330,40,1000,3000,FPGA_0_56_50,0,56,50,A2F_4010,g2f_trx_dly_tap[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,HR_3_20_10P,Y21,330,40,1000,3000,FPGA_0_56_51,0,56,51,A2F_4011,g2f_trx_dly_tap[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,HR_3_20_10P,Y21,330,40,1000,3000,FPGA_0_56_52,0,56,52,A2F_4012,g2f_trx_dly_tap[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,HR_3_20_10P,Y21,330,40,1000,3000,FPGA_0_56_53,0,56,53,A2F_4013,g2f_trx_dly_tap[5],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,HR_3_20_10P,Y21,460,40,1000,4000,FPGA_0_56_54,0,56,54,A2F_4014,g2f_rx_dpa_lock,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,HR_3_20_10P,Y21,460,40,1000,4000,FPGA_0_56_55,0,56,55,A2F_4015,g2f_rx_dpa_error,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,HR_3_20_10P,Y21,460,40,1000,4000,FPGA_0_56_56,0,56,56,A2F_4016,g2f_rx_dpa_phase[0],,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,HR_3_20_10P,Y21,460,40,1000,4000,FPGA_0_56_57,0,56,57,A2F_4017,g2f_rx_dpa_phase[1],,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,HR_3_20_10P,Y21,460,40,1000,4000,FPGA_0_56_58,0,56,58,A2F_4018,g2f_rx_dpa_phase[2],,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,HR_3_20_10P,Y21,70,40,1000,1000,FPGA_0_57_0,0,57,0,F2A_4032,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,HR_3_20_10P,Y21,200,40,1000,2000,FPGA_0_57_1,0,57,1,F2A_4033,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,HR_3_20_10P,Y21,200,40,1000,2000,FPGA_0_57_2,0,57,2,F2A_4034,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,HR_3_20_10P,Y21,200,40,1000,2000,FPGA_0_57_3,0,57,3,F2A_4035,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,HR_3_20_10P,Y21,200,40,1000,2000,FPGA_0_57_4,0,57,4,F2A_4036,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,HR_3_20_10P,Y21,200,40,1000,2000,FPGA_0_57_5,0,57,5,F2A_4037,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,HR_3_20_10P,Y21,200,40,1000,2000,FPGA_0_57_6,0,57,6,F2A_4038,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,HR_3_20_10P,Y21,200,40,1000,2000,FPGA_0_57_7,0,57,7,F2A_4039,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,HR_3_20_10P,Y21,200,40,1000,2000,FPGA_0_57_8,0,57,8,F2A_4040,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,HR_3_20_10P,Y21,200,40,1000,2000,FPGA_0_57_9,0,57,9,F2A_4041,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,HR_3_20_10P,Y21,330,40,1000,3000,FPGA_0_57_10,0,57,10,F2A_4042,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,HR_3_20_10P,Y21,330,40,1000,3000,FPGA_0_57_11,0,57,11,F2A_4043,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,HR_3_20_10P,Y21,330,40,1000,3000,FPGA_0_57_12,0,57,12,F2A_4044,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,HR_3_20_10P,Y21,330,40,1000,3000,FPGA_0_57_13,0,57,13,F2A_4045,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,HR_3_20_10P,Y21,590,40,1000,5000,FPGA_0_57_14,0,57,14,F2A_4046,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,HR_3_20_10P,Y21,590,40,1000,5000,FPGA_0_57_15,0,57,15,F2A_4047,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,HR_3_20_10P,Y21,590,40,1000,5000,FPGA_0_57_16,0,57,16,F2A_4048,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,HR_3_20_10P,Y21,720,40,1000,6000,FPGA_0_57_17,0,57,17,F2A_4049,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_22,HR_3_21_10N,AA22,720,40,1000,6000,FPGA_0_57_18,0,57,18,F2A_4050,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_22,HR_3_21_10N,AA22,720,40,1000,6000,FPGA_0_57_19,0,57,19,F2A_4051,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_22,HR_3_21_10N,AA22,720,40,1000,6000,FPGA_0_57_20,0,57,20,F2A_4052,f2g_trx_reset_n_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_22,HR_3_21_10N,AA22,720,40,1000,6000,FPGA_0_57_21,0,57,21,F2A_4053,f2g_in_en_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_22,HR_3_21_10N,AA22,720,40,1000,6000,FPGA_0_57_22,0,57,22,F2A_4054,f2g_tx_oe_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_22,HR_3_21_10N,AA22,720,40,1000,6000,FPGA_0_57_23,0,57,23,F2A_4055,f2g_tx_dvalid_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_22,HR_3_21_10N,AA22,720,40,1000,6000,FPGA_0_57_24,0,57,24,F2A_4056,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,HR_3_20_10P,Y21,460,40,1000,4000,FPGA_0_57_48,0,57,48,A2F_4080,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,HR_3_20_10P,Y21,460,40,1000,4000,FPGA_0_57_49,0,57,49,A2F_4081,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,HR_3_20_10P,Y21,460,40,1000,4000,FPGA_0_57_50,0,57,50,A2F_4082,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,HR_3_20_10P,Y21,590,40,1000,5000,FPGA_0_57_51,0,57,51,A2F_4083,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,HR_3_20_10P,Y21,590,40,1000,5000,FPGA_0_57_52,0,57,52,A2F_4084,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,HR_3_20_10P,Y21,590,40,1000,5000,FPGA_0_57_53,0,57,53,A2F_4085,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,HR_3_20_10P,Y21,590,40,1000,5000,FPGA_0_57_54,0,57,54,A2F_4086,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,HR_3_20_10P,Y21,590,40,1000,5000,FPGA_0_57_55,0,57,55,A2F_4087,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,HR_3_20_10P,Y21,590,40,1000,5000,FPGA_0_57_56,0,57,56,A2F_4088,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,HR_3_20_10P,Y21,590,40,1000,5000,FPGA_0_57_57,0,57,57,A2F_4089,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,HR_3_20_10P,Y21,590,40,1000,5000,FPGA_0_57_58,0,57,58,A2F_4090,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_22,HR_3_21_10N,AA22,980,40,2000,1000,FPGA_0_57_59,0,57,59,A2F_4091,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_23,HR_3_22_11P,AF26,70,40,1000,1000,FPGA_0_58_0,0,58,0,F2A_4104,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_23,HR_3_22_11P,AF26,200,40,1000,2000,FPGA_0_58_1,0,58,1,F2A_4105,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_23,HR_3_22_11P,AF26,200,40,1000,2000,FPGA_0_58_2,0,58,2,F2A_4106,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_23,HR_3_22_11P,AF26,200,40,1000,2000,FPGA_0_58_3,0,58,3,F2A_4107,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_23,HR_3_22_11P,AF26,200,40,1000,2000,FPGA_0_58_4,0,58,4,F2A_4108,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_23,HR_3_22_11P,AF26,200,40,1000,2000,FPGA_0_58_5,0,58,5,F2A_4109,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_23,HR_3_22_11P,AF26,200,40,1000,2000,FPGA_0_58_6,0,58,6,F2A_4110,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_23,HR_3_22_11P,AF26,200,40,1000,2000,FPGA_0_58_7,0,58,7,F2A_4111,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_23,HR_3_22_11P,AF26,200,40,1000,2000,FPGA_0_58_8,0,58,8,F2A_4112,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_23,HR_3_22_11P,AF26,200,40,1000,2000,FPGA_0_58_9,0,58,9,F2A_4113,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_23,HR_3_22_11P,AF26,330,40,1000,3000,FPGA_0_58_10,0,58,10,F2A_4114,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_23,HR_3_22_11P,AF26,330,40,1000,3000,FPGA_0_58_11,0,58,11,F2A_4115,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_23,HR_3_22_11P,AF26,330,40,1000,3000,FPGA_0_58_12,0,58,12,F2A_4116,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_23,HR_3_22_11P,AF26,330,40,1000,3000,FPGA_0_58_13,0,58,13,F2A_4117,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_23,HR_3_22_11P,AF26,590,40,1000,5000,FPGA_0_58_14,0,58,14,F2A_4118,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_23,HR_3_22_11P,AF26,590,40,1000,5000,FPGA_0_58_15,0,58,15,F2A_4119,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_23,HR_3_22_11P,AF26,590,40,1000,5000,FPGA_0_58_16,0,58,16,F2A_4120,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_23,HR_3_22_11P,AF26,720,40,1000,6000,FPGA_0_58_17,0,58,17,F2A_4121,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_24,HR_3_23_11N,AB21,720,40,1000,6000,FPGA_0_58_18,0,58,18,F2A_4122,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_24,HR_3_23_11N,AB21,720,40,1000,6000,FPGA_0_58_19,0,58,19,F2A_4123,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_24,HR_3_23_11N,AB21,720,40,1000,6000,FPGA_0_58_20,0,58,20,F2A_4124,f2g_trx_reset_n_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_24,HR_3_23_11N,AB21,720,40,1000,6000,FPGA_0_58_21,0,58,21,F2A_4125,f2g_in_en_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_24,HR_3_23_11N,AB21,720,40,1000,6000,FPGA_0_58_22,0,58,22,F2A_4126,f2g_tx_oe_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_24,HR_3_23_11N,AB21,720,40,1000,6000,FPGA_0_58_23,0,58,23,F2A_4127,f2g_tx_dvalid_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_24,HR_3_23_11N,AB21,720,40,1000,6000,FPGA_0_58_24,0,58,24,F2A_4128,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_23,HR_3_22_11P,AF26,460,40,1000,4000,FPGA_0_58_48,0,58,48,A2F_4152,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_23,HR_3_22_11P,AF26,460,40,1000,4000,FPGA_0_58_49,0,58,49,A2F_4153,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_23,HR_3_22_11P,AF26,460,40,1000,4000,FPGA_0_58_50,0,58,50,A2F_4154,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_23,HR_3_22_11P,AF26,590,40,1000,5000,FPGA_0_58_51,0,58,51,A2F_4155,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_23,HR_3_22_11P,AF26,590,40,1000,5000,FPGA_0_58_52,0,58,52,A2F_4156,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_23,HR_3_22_11P,AF26,590,40,1000,5000,FPGA_0_58_53,0,58,53,A2F_4157,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_23,HR_3_22_11P,AF26,590,40,1000,5000,FPGA_0_58_54,0,58,54,A2F_4158,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_23,HR_3_22_11P,AF26,590,40,1000,5000,FPGA_0_58_55,0,58,55,A2F_4159,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_23,HR_3_22_11P,AF26,590,40,1000,5000,FPGA_0_58_56,0,58,56,A2F_4160,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_23,HR_3_22_11P,AF26,590,40,1000,5000,FPGA_0_58_57,0,58,57,A2F_4161,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_23,HR_3_22_11P,AF26,590,40,1000,5000,FPGA_0_58_58,0,58,58,A2F_4162,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_24,HR_3_23_11N,AB21,980,40,2000,1000,FPGA_0_58_59,0,58,59,A2F_4163,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_25,HR_3_24_12P,AG28,70,40,1000,1000,FPGA_0_59_0,0,59,0,F2A_4176,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_25,HR_3_24_12P,AG28,200,40,1000,2000,FPGA_0_59_1,0,59,1,F2A_4177,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_25,HR_3_24_12P,AG28,200,40,1000,2000,FPGA_0_59_2,0,59,2,F2A_4178,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_25,HR_3_24_12P,AG28,200,40,1000,2000,FPGA_0_59_3,0,59,3,F2A_4179,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_25,HR_3_24_12P,AG28,200,40,1000,2000,FPGA_0_59_4,0,59,4,F2A_4180,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_25,HR_3_24_12P,AG28,200,40,1000,2000,FPGA_0_59_5,0,59,5,F2A_4181,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_25,HR_3_24_12P,AG28,200,40,1000,2000,FPGA_0_59_6,0,59,6,F2A_4182,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_25,HR_3_24_12P,AG28,200,40,1000,2000,FPGA_0_59_7,0,59,7,F2A_4183,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_25,HR_3_24_12P,AG28,200,40,1000,2000,FPGA_0_59_8,0,59,8,F2A_4184,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_25,HR_3_24_12P,AG28,200,40,1000,2000,FPGA_0_59_9,0,59,9,F2A_4185,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_25,HR_3_24_12P,AG28,330,40,1000,3000,FPGA_0_59_10,0,59,10,F2A_4186,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_25,HR_3_24_12P,AG28,330,40,1000,3000,FPGA_0_59_11,0,59,11,F2A_4187,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_25,HR_3_24_12P,AG28,330,40,1000,3000,FPGA_0_59_12,0,59,12,F2A_4188,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_25,HR_3_24_12P,AG28,330,40,1000,3000,FPGA_0_59_13,0,59,13,F2A_4189,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_25,HR_3_24_12P,AG28,590,40,1000,5000,FPGA_0_59_14,0,59,14,F2A_4190,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_25,HR_3_24_12P,AG28,590,40,1000,5000,FPGA_0_59_15,0,59,15,F2A_4191,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_25,HR_3_24_12P,AG28,590,40,1000,5000,FPGA_0_59_16,0,59,16,F2A_4192,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_25,HR_3_24_12P,AG28,720,40,1000,6000,FPGA_0_59_17,0,59,17,F2A_4193,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_26,HR_3_25_12N,AB24,720,40,1000,6000,FPGA_0_59_18,0,59,18,F2A_4194,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_26,HR_3_25_12N,AB24,720,40,1000,6000,FPGA_0_59_19,0,59,19,F2A_4195,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_26,HR_3_25_12N,AB24,720,40,1000,6000,FPGA_0_59_20,0,59,20,F2A_4196,f2g_trx_reset_n_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_26,HR_3_25_12N,AB24,720,40,1000,6000,FPGA_0_59_21,0,59,21,F2A_4197,f2g_in_en_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_26,HR_3_25_12N,AB24,720,40,1000,6000,FPGA_0_59_22,0,59,22,F2A_4198,f2g_tx_oe_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_26,HR_3_25_12N,AB24,720,40,1000,6000,FPGA_0_59_23,0,59,23,F2A_4199,f2g_tx_dvalid_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_26,HR_3_25_12N,AB24,720,40,1000,6000,FPGA_0_59_24,0,59,24,F2A_4200,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_25,HR_3_24_12P,AG28,460,40,1000,4000,FPGA_0_59_48,0,59,48,A2F_4224,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_25,HR_3_24_12P,AG28,460,40,1000,4000,FPGA_0_59_49,0,59,49,A2F_4225,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_25,HR_3_24_12P,AG28,460,40,1000,4000,FPGA_0_59_50,0,59,50,A2F_4226,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_25,HR_3_24_12P,AG28,590,40,1000,5000,FPGA_0_59_51,0,59,51,A2F_4227,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_25,HR_3_24_12P,AG28,590,40,1000,5000,FPGA_0_59_52,0,59,52,A2F_4228,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_25,HR_3_24_12P,AG28,590,40,1000,5000,FPGA_0_59_53,0,59,53,A2F_4229,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_25,HR_3_24_12P,AG28,590,40,1000,5000,FPGA_0_59_54,0,59,54,A2F_4230,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_25,HR_3_24_12P,AG28,590,40,1000,5000,FPGA_0_59_55,0,59,55,A2F_4231,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_25,HR_3_24_12P,AG28,590,40,1000,5000,FPGA_0_59_56,0,59,56,A2F_4232,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_25,HR_3_24_12P,AG28,590,40,1000,5000,FPGA_0_59_57,0,59,57,A2F_4233,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_25,HR_3_24_12P,AG28,590,40,1000,5000,FPGA_0_59_58,0,59,58,A2F_4234,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_26,HR_3_25_12N,AB24,980,40,2000,1000,FPGA_0_59_59,0,59,59,A2F_4235,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_27,HR_3_26_13P,AD26,70,40,1000,1000,FPGA_0_60_0,0,60,0,F2A_4248,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_27,HR_3_26_13P,AD26,200,40,1000,2000,FPGA_0_60_1,0,60,1,F2A_4249,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_27,HR_3_26_13P,AD26,200,40,1000,2000,FPGA_0_60_2,0,60,2,F2A_4250,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_27,HR_3_26_13P,AD26,200,40,1000,2000,FPGA_0_60_3,0,60,3,F2A_4251,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_27,HR_3_26_13P,AD26,200,40,1000,2000,FPGA_0_60_4,0,60,4,F2A_4252,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_27,HR_3_26_13P,AD26,200,40,1000,2000,FPGA_0_60_5,0,60,5,F2A_4253,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_27,HR_3_26_13P,AD26,200,40,1000,2000,FPGA_0_60_6,0,60,6,F2A_4254,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_27,HR_3_26_13P,AD26,200,40,1000,2000,FPGA_0_60_7,0,60,7,F2A_4255,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_27,HR_3_26_13P,AD26,200,40,1000,2000,FPGA_0_60_8,0,60,8,F2A_4256,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_27,HR_3_26_13P,AD26,200,40,1000,2000,FPGA_0_60_9,0,60,9,F2A_4257,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_27,HR_3_26_13P,AD26,330,40,1000,3000,FPGA_0_60_10,0,60,10,F2A_4258,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_27,HR_3_26_13P,AD26,330,40,1000,3000,FPGA_0_60_11,0,60,11,F2A_4259,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_27,HR_3_26_13P,AD26,330,40,1000,3000,FPGA_0_60_12,0,60,12,F2A_4260,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_27,HR_3_26_13P,AD26,330,40,1000,3000,FPGA_0_60_13,0,60,13,F2A_4261,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_27,HR_3_26_13P,AD26,590,40,1000,5000,FPGA_0_60_14,0,60,14,F2A_4262,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_27,HR_3_26_13P,AD26,590,40,1000,5000,FPGA_0_60_15,0,60,15,F2A_4263,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_27,HR_3_26_13P,AD26,590,40,1000,5000,FPGA_0_60_16,0,60,16,F2A_4264,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_27,HR_3_26_13P,AD26,720,40,1000,6000,FPGA_0_60_17,0,60,17,F2A_4265,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_28,HR_3_27_13N,AC26,720,40,1000,6000,FPGA_0_60_18,0,60,18,F2A_4266,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_28,HR_3_27_13N,AC26,720,40,1000,6000,FPGA_0_60_19,0,60,19,F2A_4267,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_28,HR_3_27_13N,AC26,720,40,1000,6000,FPGA_0_60_20,0,60,20,F2A_4268,f2g_trx_reset_n_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_28,HR_3_27_13N,AC26,720,40,1000,6000,FPGA_0_60_21,0,60,21,F2A_4269,f2g_in_en_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_28,HR_3_27_13N,AC26,720,40,1000,6000,FPGA_0_60_22,0,60,22,F2A_4270,f2g_tx_oe_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_28,HR_3_27_13N,AC26,720,40,1000,6000,FPGA_0_60_23,0,60,23,F2A_4271,f2g_tx_dvalid_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_28,HR_3_27_13N,AC26,720,40,1000,6000,FPGA_0_60_24,0,60,24,F2A_4272,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_27,HR_3_26_13P,AD26,460,40,1000,4000,FPGA_0_60_48,0,60,48,A2F_4296,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_27,HR_3_26_13P,AD26,460,40,1000,4000,FPGA_0_60_49,0,60,49,A2F_4297,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_27,HR_3_26_13P,AD26,460,40,1000,4000,FPGA_0_60_50,0,60,50,A2F_4298,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_27,HR_3_26_13P,AD26,590,40,1000,5000,FPGA_0_60_51,0,60,51,A2F_4299,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_27,HR_3_26_13P,AD26,590,40,1000,5000,FPGA_0_60_52,0,60,52,A2F_4300,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_27,HR_3_26_13P,AD26,590,40,1000,5000,FPGA_0_60_53,0,60,53,A2F_4301,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_27,HR_3_26_13P,AD26,590,40,1000,5000,FPGA_0_60_54,0,60,54,A2F_4302,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_27,HR_3_26_13P,AD26,590,40,1000,5000,FPGA_0_60_55,0,60,55,A2F_4303,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_27,HR_3_26_13P,AD26,590,40,1000,5000,FPGA_0_60_56,0,60,56,A2F_4304,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_27,HR_3_26_13P,AD26,590,40,1000,5000,FPGA_0_60_57,0,60,57,A2F_4305,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_27,HR_3_26_13P,AD26,590,40,1000,5000,FPGA_0_60_58,0,60,58,A2F_4306,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_28,HR_3_27_13N,AC26,980,40,2000,1000,FPGA_0_60_59,0,60,59,A2F_4307,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_29,HR_3_CC_28_14P,AD24,70,40,1000,1000,FPGA_0_61_0,0,61,0,F2A_4320,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_29,HR_3_CC_28_14P,AD24,200,40,1000,2000,FPGA_0_61_1,0,61,1,F2A_4321,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_29,HR_3_CC_28_14P,AD24,200,40,1000,2000,FPGA_0_61_2,0,61,2,F2A_4322,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_29,HR_3_CC_28_14P,AD24,200,40,1000,2000,FPGA_0_61_3,0,61,3,F2A_4323,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_29,HR_3_CC_28_14P,AD24,200,40,1000,2000,FPGA_0_61_4,0,61,4,F2A_4324,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_29,HR_3_CC_28_14P,AD24,200,40,1000,2000,FPGA_0_61_5,0,61,5,F2A_4325,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_29,HR_3_CC_28_14P,AD24,200,40,1000,2000,FPGA_0_61_6,0,61,6,F2A_4326,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_29,HR_3_CC_28_14P,AD24,200,40,1000,2000,FPGA_0_61_7,0,61,7,F2A_4327,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_29,HR_3_CC_28_14P,AD24,200,40,1000,2000,FPGA_0_61_8,0,61,8,F2A_4328,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_29,HR_3_CC_28_14P,AD24,200,40,1000,2000,FPGA_0_61_9,0,61,9,F2A_4329,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_29,HR_3_CC_28_14P,AD24,330,40,1000,3000,FPGA_0_61_10,0,61,10,F2A_4330,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_29,HR_3_CC_28_14P,AD24,330,40,1000,3000,FPGA_0_61_11,0,61,11,F2A_4331,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_29,HR_3_CC_28_14P,AD24,330,40,1000,3000,FPGA_0_61_12,0,61,12,F2A_4332,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_29,HR_3_CC_28_14P,AD24,330,40,1000,3000,FPGA_0_61_13,0,61,13,F2A_4333,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_29,HR_3_CC_28_14P,AD24,590,40,1000,5000,FPGA_0_61_14,0,61,14,F2A_4334,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_29,HR_3_CC_28_14P,AD24,590,40,1000,5000,FPGA_0_61_15,0,61,15,F2A_4335,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_29,HR_3_CC_28_14P,AD24,590,40,1000,5000,FPGA_0_61_16,0,61,16,F2A_4336,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_29,HR_3_CC_28_14P,AD24,720,40,1000,6000,FPGA_0_61_17,0,61,17,F2A_4337,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_30,HR_3_CC_29_14N,AF27,720,40,1000,6000,FPGA_0_61_18,0,61,18,F2A_4338,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_30,HR_3_CC_29_14N,AF27,720,40,1000,6000,FPGA_0_61_19,0,61,19,F2A_4339,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_30,HR_3_CC_29_14N,AF27,720,40,1000,6000,FPGA_0_61_20,0,61,20,F2A_4340,f2g_trx_reset_n_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_30,HR_3_CC_29_14N,AF27,720,40,1000,6000,FPGA_0_61_21,0,61,21,F2A_4341,f2g_in_en_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_30,HR_3_CC_29_14N,AF27,720,40,1000,6000,FPGA_0_61_22,0,61,22,F2A_4342,f2g_tx_oe_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_30,HR_3_CC_29_14N,AF27,720,40,1000,6000,FPGA_0_61_23,0,61,23,F2A_4343,f2g_tx_dvalid_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_30,HR_3_CC_29_14N,AF27,720,40,1000,6000,FPGA_0_61_24,0,61,24,F2A_4344,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_29,HR_3_CC_28_14P,AD24,460,40,1000,4000,FPGA_0_61_48,0,61,48,A2F_4368,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_29,HR_3_CC_28_14P,AD24,460,40,1000,4000,FPGA_0_61_49,0,61,49,A2F_4369,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_29,HR_3_CC_28_14P,AD24,460,40,1000,4000,FPGA_0_61_50,0,61,50,A2F_4370,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_29,HR_3_CC_28_14P,AD24,590,40,1000,5000,FPGA_0_61_51,0,61,51,A2F_4371,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_29,HR_3_CC_28_14P,AD24,590,40,1000,5000,FPGA_0_61_52,0,61,52,A2F_4372,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_29,HR_3_CC_28_14P,AD24,590,40,1000,5000,FPGA_0_61_53,0,61,53,A2F_4373,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_29,HR_3_CC_28_14P,AD24,590,40,1000,5000,FPGA_0_61_54,0,61,54,A2F_4374,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_29,HR_3_CC_28_14P,AD24,590,40,1000,5000,FPGA_0_61_55,0,61,55,A2F_4375,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_29,HR_3_CC_28_14P,AD24,590,40,1000,5000,FPGA_0_61_56,0,61,56,A2F_4376,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_29,HR_3_CC_28_14P,AD24,590,40,1000,5000,FPGA_0_61_57,0,61,57,A2F_4377,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_29,HR_3_CC_28_14P,AD24,590,40,1000,5000,FPGA_0_61_58,0,61,58,A2F_4378,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_30,HR_3_CC_29_14N,AF27,980,40,2000,1000,FPGA_0_61_59,0,61,59,A2F_4379,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_31,HR_3_30_15P,AE26,70,40,1000,1000,FPGA_0_62_0,0,62,0,F2A_4392,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_31,HR_3_30_15P,AE26,200,40,1000,2000,FPGA_0_62_1,0,62,1,F2A_4393,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_31,HR_3_30_15P,AE26,200,40,1000,2000,FPGA_0_62_2,0,62,2,F2A_4394,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_31,HR_3_30_15P,AE26,200,40,1000,2000,FPGA_0_62_3,0,62,3,F2A_4395,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_31,HR_3_30_15P,AE26,200,40,1000,2000,FPGA_0_62_4,0,62,4,F2A_4396,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_31,HR_3_30_15P,AE26,200,40,1000,2000,FPGA_0_62_5,0,62,5,F2A_4397,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_31,HR_3_30_15P,AE26,200,40,1000,2000,FPGA_0_62_6,0,62,6,F2A_4398,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_31,HR_3_30_15P,AE26,200,40,1000,2000,FPGA_0_62_7,0,62,7,F2A_4399,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_31,HR_3_30_15P,AE26,200,40,1000,2000,FPGA_0_62_8,0,62,8,F2A_4400,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_31,HR_3_30_15P,AE26,200,40,1000,2000,FPGA_0_62_9,0,62,9,F2A_4401,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_31,HR_3_30_15P,AE26,330,40,1000,3000,FPGA_0_62_10,0,62,10,F2A_4402,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_31,HR_3_30_15P,AE26,330,40,1000,3000,FPGA_0_62_11,0,62,11,F2A_4403,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_31,HR_3_30_15P,AE26,330,40,1000,3000,FPGA_0_62_12,0,62,12,F2A_4404,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_31,HR_3_30_15P,AE26,330,40,1000,3000,FPGA_0_62_13,0,62,13,F2A_4405,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_31,HR_3_30_15P,AE26,590,40,1000,5000,FPGA_0_62_14,0,62,14,F2A_4406,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_31,HR_3_30_15P,AE26,590,40,1000,5000,FPGA_0_62_15,0,62,15,F2A_4407,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_31,HR_3_30_15P,AE26,590,40,1000,5000,FPGA_0_62_16,0,62,16,F2A_4408,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_31,HR_3_30_15P,AE26,720,40,1000,6000,FPGA_0_62_17,0,62,17,F2A_4409,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_32,HR_3_31_15N,AA21,720,40,1000,6000,FPGA_0_62_18,0,62,18,F2A_4410,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_32,HR_3_31_15N,AA21,720,40,1000,6000,FPGA_0_62_19,0,62,19,F2A_4411,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_32,HR_3_31_15N,AA21,720,40,1000,6000,FPGA_0_62_20,0,62,20,F2A_4412,f2g_trx_reset_n_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_32,HR_3_31_15N,AA21,720,40,1000,6000,FPGA_0_62_21,0,62,21,F2A_4413,f2g_in_en_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_32,HR_3_31_15N,AA21,720,40,1000,6000,FPGA_0_62_22,0,62,22,F2A_4414,f2g_tx_oe_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_32,HR_3_31_15N,AA21,720,40,1000,6000,FPGA_0_62_23,0,62,23,F2A_4415,f2g_tx_dvalid_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_32,HR_3_31_15N,AA21,720,40,1000,6000,FPGA_0_62_24,0,62,24,F2A_4416,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_31,HR_3_30_15P,AE26,460,40,1000,4000,FPGA_0_62_48,0,62,48,A2F_4440,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_31,HR_3_30_15P,AE26,460,40,1000,4000,FPGA_0_62_49,0,62,49,A2F_4441,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_31,HR_3_30_15P,AE26,460,40,1000,4000,FPGA_0_62_50,0,62,50,A2F_4442,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_31,HR_3_30_15P,AE26,590,40,1000,5000,FPGA_0_62_51,0,62,51,A2F_4443,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_31,HR_3_30_15P,AE26,590,40,1000,5000,FPGA_0_62_52,0,62,52,A2F_4444,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_31,HR_3_30_15P,AE26,590,40,1000,5000,FPGA_0_62_53,0,62,53,A2F_4445,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_31,HR_3_30_15P,AE26,590,40,1000,5000,FPGA_0_62_54,0,62,54,A2F_4446,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_31,HR_3_30_15P,AE26,590,40,1000,5000,FPGA_0_62_55,0,62,55,A2F_4447,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_31,HR_3_30_15P,AE26,590,40,1000,5000,FPGA_0_62_56,0,62,56,A2F_4448,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_31,HR_3_30_15P,AE26,590,40,1000,5000,FPGA_0_62_57,0,62,57,A2F_4449,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_31,HR_3_30_15P,AE26,590,40,1000,5000,FPGA_0_62_58,0,62,58,A2F_4450,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_32,HR_3_31_15N,AA21,980,40,2000,1000,FPGA_0_62_59,0,62,59,A2F_4451,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_33,HR_3_32_16P,AB26,70,40,1000,1000,FPGA_0_63_0,0,63,0,F2A_4464,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_33,HR_3_32_16P,AB26,200,40,1000,2000,FPGA_0_63_1,0,63,1,F2A_4465,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_33,HR_3_32_16P,AB26,200,40,1000,2000,FPGA_0_63_2,0,63,2,F2A_4466,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_33,HR_3_32_16P,AB26,200,40,1000,2000,FPGA_0_63_3,0,63,3,F2A_4467,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_33,HR_3_32_16P,AB26,200,40,1000,2000,FPGA_0_63_4,0,63,4,F2A_4468,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_33,HR_3_32_16P,AB26,200,40,1000,2000,FPGA_0_63_5,0,63,5,F2A_4469,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_33,HR_3_32_16P,AB26,200,40,1000,2000,FPGA_0_63_6,0,63,6,F2A_4470,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_33,HR_3_32_16P,AB26,200,40,1000,2000,FPGA_0_63_7,0,63,7,F2A_4471,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_33,HR_3_32_16P,AB26,200,40,1000,2000,FPGA_0_63_8,0,63,8,F2A_4472,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_33,HR_3_32_16P,AB26,200,40,1000,2000,FPGA_0_63_9,0,63,9,F2A_4473,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_33,HR_3_32_16P,AB26,330,40,1000,3000,FPGA_0_63_10,0,63,10,F2A_4474,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_33,HR_3_32_16P,AB26,330,40,1000,3000,FPGA_0_63_11,0,63,11,F2A_4475,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_33,HR_3_32_16P,AB26,330,40,1000,3000,FPGA_0_63_12,0,63,12,F2A_4476,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_33,HR_3_32_16P,AB26,330,40,1000,3000,FPGA_0_63_13,0,63,13,F2A_4477,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_33,HR_3_32_16P,AB26,590,40,1000,5000,FPGA_0_63_14,0,63,14,F2A_4478,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_33,HR_3_32_16P,AB26,590,40,1000,5000,FPGA_0_63_15,0,63,15,F2A_4479,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_33,HR_3_32_16P,AB26,590,40,1000,5000,FPGA_0_63_16,0,63,16,F2A_4480,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_33,HR_3_32_16P,AB26,720,40,1000,6000,FPGA_0_63_17,0,63,17,F2A_4481,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_34,HR_3_33_16N,AD27,720,40,1000,6000,FPGA_0_63_18,0,63,18,F2A_4482,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_34,HR_3_33_16N,AD27,720,40,1000,6000,FPGA_0_63_19,0,63,19,F2A_4483,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_34,HR_3_33_16N,AD27,720,40,1000,6000,FPGA_0_63_20,0,63,20,F2A_4484,f2g_trx_reset_n_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_34,HR_3_33_16N,AD27,720,40,1000,6000,FPGA_0_63_21,0,63,21,F2A_4485,f2g_in_en_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_34,HR_3_33_16N,AD27,720,40,1000,6000,FPGA_0_63_22,0,63,22,F2A_4486,f2g_tx_oe_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_34,HR_3_33_16N,AD27,720,40,1000,6000,FPGA_0_63_23,0,63,23,F2A_4487,f2g_tx_dvalid_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_34,HR_3_33_16N,AD27,720,40,1000,6000,FPGA_0_63_24,0,63,24,F2A_4488,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_33,HR_3_32_16P,AB26,460,40,1000,4000,FPGA_0_63_48,0,63,48,A2F_4512,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_33,HR_3_32_16P,AB26,460,40,1000,4000,FPGA_0_63_49,0,63,49,A2F_4513,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_33,HR_3_32_16P,AB26,460,40,1000,4000,FPGA_0_63_50,0,63,50,A2F_4514,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_33,HR_3_32_16P,AB26,590,40,1000,5000,FPGA_0_63_51,0,63,51,A2F_4515,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_33,HR_3_32_16P,AB26,590,40,1000,5000,FPGA_0_63_52,0,63,52,A2F_4516,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_33,HR_3_32_16P,AB26,590,40,1000,5000,FPGA_0_63_53,0,63,53,A2F_4517,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_33,HR_3_32_16P,AB26,590,40,1000,5000,FPGA_0_63_54,0,63,54,A2F_4518,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_33,HR_3_32_16P,AB26,590,40,1000,5000,FPGA_0_63_55,0,63,55,A2F_4519,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_33,HR_3_32_16P,AB26,590,40,1000,5000,FPGA_0_63_56,0,63,56,A2F_4520,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_33,HR_3_32_16P,AB26,590,40,1000,5000,FPGA_0_63_57,0,63,57,A2F_4521,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_33,HR_3_32_16P,AB26,590,40,1000,5000,FPGA_0_63_58,0,63,58,A2F_4522,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_34,HR_3_33_16N,AD27,980,40,2000,1000,FPGA_0_63_59,0,63,59,A2F_4523,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_35,HR_3_34_17P,AC27,70,40,1000,1000,FPGA_0_64_0,0,64,0,F2A_4536,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_35,HR_3_34_17P,AC27,200,40,1000,2000,FPGA_0_64_1,0,64,1,F2A_4537,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_35,HR_3_34_17P,AC27,200,40,1000,2000,FPGA_0_64_2,0,64,2,F2A_4538,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_35,HR_3_34_17P,AC27,200,40,1000,2000,FPGA_0_64_3,0,64,3,F2A_4539,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_35,HR_3_34_17P,AC27,200,40,1000,2000,FPGA_0_64_4,0,64,4,F2A_4540,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_35,HR_3_34_17P,AC27,200,40,1000,2000,FPGA_0_64_5,0,64,5,F2A_4541,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_35,HR_3_34_17P,AC27,200,40,1000,2000,FPGA_0_64_6,0,64,6,F2A_4542,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_35,HR_3_34_17P,AC27,200,40,1000,2000,FPGA_0_64_7,0,64,7,F2A_4543,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_35,HR_3_34_17P,AC27,200,40,1000,2000,FPGA_0_64_8,0,64,8,F2A_4544,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_35,HR_3_34_17P,AC27,200,40,1000,2000,FPGA_0_64_9,0,64,9,F2A_4545,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_35,HR_3_34_17P,AC27,330,40,1000,3000,FPGA_0_64_10,0,64,10,F2A_4546,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_35,HR_3_34_17P,AC27,330,40,1000,3000,FPGA_0_64_11,0,64,11,F2A_4547,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_35,HR_3_34_17P,AC27,330,40,1000,3000,FPGA_0_64_12,0,64,12,F2A_4548,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_35,HR_3_34_17P,AC27,330,40,1000,3000,FPGA_0_64_13,0,64,13,F2A_4549,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_35,HR_3_34_17P,AC27,590,40,1000,5000,FPGA_0_64_14,0,64,14,F2A_4550,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_35,HR_3_34_17P,AC27,590,40,1000,5000,FPGA_0_64_15,0,64,15,F2A_4551,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_35,HR_3_34_17P,AC27,590,40,1000,5000,FPGA_0_64_16,0,64,16,F2A_4552,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_35,HR_3_34_17P,AC27,720,40,1000,6000,FPGA_0_64_17,0,64,17,F2A_4553,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_36,HR_3_35_17N,AC22,720,40,1000,6000,FPGA_0_64_18,0,64,18,F2A_4554,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_36,HR_3_35_17N,AC22,720,40,1000,6000,FPGA_0_64_19,0,64,19,F2A_4555,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_36,HR_3_35_17N,AC22,720,40,1000,6000,FPGA_0_64_20,0,64,20,F2A_4556,f2g_trx_reset_n_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_36,HR_3_35_17N,AC22,720,40,1000,6000,FPGA_0_64_21,0,64,21,F2A_4557,f2g_in_en_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_36,HR_3_35_17N,AC22,720,40,1000,6000,FPGA_0_64_22,0,64,22,F2A_4558,f2g_tx_oe_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_36,HR_3_35_17N,AC22,720,40,1000,6000,FPGA_0_64_23,0,64,23,F2A_4559,f2g_tx_dvalid_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_36,HR_3_35_17N,AC22,720,40,1000,6000,FPGA_0_64_24,0,64,24,F2A_4560,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_35,HR_3_34_17P,AC27,460,40,1000,4000,FPGA_0_64_48,0,64,48,A2F_4584,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_35,HR_3_34_17P,AC27,460,40,1000,4000,FPGA_0_64_49,0,64,49,A2F_4585,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_35,HR_3_34_17P,AC27,460,40,1000,4000,FPGA_0_64_50,0,64,50,A2F_4586,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_35,HR_3_34_17P,AC27,590,40,1000,5000,FPGA_0_64_51,0,64,51,A2F_4587,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_35,HR_3_34_17P,AC27,590,40,1000,5000,FPGA_0_64_52,0,64,52,A2F_4588,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_35,HR_3_34_17P,AC27,590,40,1000,5000,FPGA_0_64_53,0,64,53,A2F_4589,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_35,HR_3_34_17P,AC27,590,40,1000,5000,FPGA_0_64_54,0,64,54,A2F_4590,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_35,HR_3_34_17P,AC27,590,40,1000,5000,FPGA_0_64_55,0,64,55,A2F_4591,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_35,HR_3_34_17P,AC27,590,40,1000,5000,FPGA_0_64_56,0,64,56,A2F_4592,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_35,HR_3_34_17P,AC27,590,40,1000,5000,FPGA_0_64_57,0,64,57,A2F_4593,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_35,HR_3_34_17P,AC27,590,40,1000,5000,FPGA_0_64_58,0,64,58,A2F_4594,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_36,HR_3_35_17N,AC22,980,40,2000,1000,FPGA_0_64_59,0,64,59,A2F_4595,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_37,HR_3_36_18P,AA28,70,40,1000,1000,FPGA_0_65_0,0,65,0,F2A_4608,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_37,HR_3_36_18P,AA28,200,40,1000,2000,FPGA_0_65_1,0,65,1,F2A_4609,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_37,HR_3_36_18P,AA28,200,40,1000,2000,FPGA_0_65_2,0,65,2,F2A_4610,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_37,HR_3_36_18P,AA28,200,40,1000,2000,FPGA_0_65_3,0,65,3,F2A_4611,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_37,HR_3_36_18P,AA28,200,40,1000,2000,FPGA_0_65_4,0,65,4,F2A_4612,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_37,HR_3_36_18P,AA28,200,40,1000,2000,FPGA_0_65_5,0,65,5,F2A_4613,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_37,HR_3_36_18P,AA28,200,40,1000,2000,FPGA_0_65_6,0,65,6,F2A_4614,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_37,HR_3_36_18P,AA28,200,40,1000,2000,FPGA_0_65_7,0,65,7,F2A_4615,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_37,HR_3_36_18P,AA28,200,40,1000,2000,FPGA_0_65_8,0,65,8,F2A_4616,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_37,HR_3_36_18P,AA28,200,40,1000,2000,FPGA_0_65_9,0,65,9,F2A_4617,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_37,HR_3_36_18P,AA28,330,40,1000,3000,FPGA_0_65_10,0,65,10,F2A_4618,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_37,HR_3_36_18P,AA28,330,40,1000,3000,FPGA_0_65_11,0,65,11,F2A_4619,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_37,HR_3_36_18P,AA28,330,40,1000,3000,FPGA_0_65_12,0,65,12,F2A_4620,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_37,HR_3_36_18P,AA28,330,40,1000,3000,FPGA_0_65_13,0,65,13,F2A_4621,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_37,HR_3_36_18P,AA28,590,40,1000,5000,FPGA_0_65_14,0,65,14,F2A_4622,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_37,HR_3_36_18P,AA28,590,40,1000,5000,FPGA_0_65_15,0,65,15,F2A_4623,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_37,HR_3_36_18P,AA28,590,40,1000,5000,FPGA_0_65_16,0,65,16,F2A_4624,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_37,HR_3_36_18P,AA28,720,40,1000,6000,FPGA_0_65_17,0,65,17,F2A_4625,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_38,HR_3_37_18N,AF28,720,40,1000,6000,FPGA_0_65_18,0,65,18,F2A_4626,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_38,HR_3_37_18N,AF28,720,40,1000,6000,FPGA_0_65_19,0,65,19,F2A_4627,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_38,HR_3_37_18N,AF28,720,40,1000,6000,FPGA_0_65_20,0,65,20,F2A_4628,f2g_trx_reset_n_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_38,HR_3_37_18N,AF28,720,40,1000,6000,FPGA_0_65_21,0,65,21,F2A_4629,f2g_in_en_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_38,HR_3_37_18N,AF28,720,40,1000,6000,FPGA_0_65_22,0,65,22,F2A_4630,f2g_tx_oe_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_38,HR_3_37_18N,AF28,720,40,1000,6000,FPGA_0_65_23,0,65,23,F2A_4631,f2g_tx_dvalid_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_38,HR_3_37_18N,AF28,720,40,1000,6000,FPGA_0_65_24,0,65,24,F2A_4632,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_37,HR_3_36_18P,AA28,460,40,1000,4000,FPGA_0_65_48,0,65,48,A2F_4656,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_37,HR_3_36_18P,AA28,460,40,1000,4000,FPGA_0_65_49,0,65,49,A2F_4657,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_37,HR_3_36_18P,AA28,460,40,1000,4000,FPGA_0_65_50,0,65,50,A2F_4658,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_37,HR_3_36_18P,AA28,590,40,1000,5000,FPGA_0_65_51,0,65,51,A2F_4659,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_37,HR_3_36_18P,AA28,590,40,1000,5000,FPGA_0_65_52,0,65,52,A2F_4660,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_37,HR_3_36_18P,AA28,590,40,1000,5000,FPGA_0_65_53,0,65,53,A2F_4661,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_37,HR_3_36_18P,AA28,590,40,1000,5000,FPGA_0_65_54,0,65,54,A2F_4662,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_37,HR_3_36_18P,AA28,590,40,1000,5000,FPGA_0_65_55,0,65,55,A2F_4663,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_37,HR_3_36_18P,AA28,590,40,1000,5000,FPGA_0_65_56,0,65,56,A2F_4664,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_37,HR_3_36_18P,AA28,590,40,1000,5000,FPGA_0_65_57,0,65,57,A2F_4665,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_37,HR_3_36_18P,AA28,590,40,1000,5000,FPGA_0_65_58,0,65,58,A2F_4666,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_38,HR_3_37_18N,AF28,980,40,2000,1000,FPGA_0_65_59,0,65,59,A2F_4667,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_39,HR_3_38_19P,AE27,70,40,1000,1000,FPGA_0_66_0,0,66,0,F2A_4680,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_39,HR_3_38_19P,AE27,200,40,1000,2000,FPGA_0_66_1,0,66,1,F2A_4681,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_39,HR_3_38_19P,AE27,200,40,1000,2000,FPGA_0_66_2,0,66,2,F2A_4682,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_39,HR_3_38_19P,AE27,200,40,1000,2000,FPGA_0_66_3,0,66,3,F2A_4683,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_39,HR_3_38_19P,AE27,200,40,1000,2000,FPGA_0_66_4,0,66,4,F2A_4684,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_39,HR_3_38_19P,AE27,200,40,1000,2000,FPGA_0_66_5,0,66,5,F2A_4685,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_39,HR_3_38_19P,AE27,200,40,1000,2000,FPGA_0_66_6,0,66,6,F2A_4686,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_39,HR_3_38_19P,AE27,200,40,1000,2000,FPGA_0_66_7,0,66,7,F2A_4687,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_39,HR_3_38_19P,AE27,200,40,1000,2000,FPGA_0_66_8,0,66,8,F2A_4688,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_39,HR_3_38_19P,AE27,200,40,1000,2000,FPGA_0_66_9,0,66,9,F2A_4689,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_39,HR_3_38_19P,AE27,330,40,1000,3000,FPGA_0_66_10,0,66,10,F2A_4690,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_39,HR_3_38_19P,AE27,330,40,1000,3000,FPGA_0_66_11,0,66,11,F2A_4691,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_39,HR_3_38_19P,AE27,330,40,1000,3000,FPGA_0_66_12,0,66,12,F2A_4692,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_39,HR_3_38_19P,AE27,330,40,1000,3000,FPGA_0_66_13,0,66,13,F2A_4693,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_39,HR_3_38_19P,AE27,590,40,1000,5000,FPGA_0_66_14,0,66,14,F2A_4694,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_39,HR_3_38_19P,AE27,590,40,1000,5000,FPGA_0_66_15,0,66,15,F2A_4695,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_39,HR_3_38_19P,AE27,590,40,1000,5000,FPGA_0_66_16,0,66,16,F2A_4696,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_39,HR_3_38_19P,AE27,720,40,1000,6000,FPGA_0_66_17,0,66,17,F2A_4697,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_40,HR_3_39_19N,AB27,720,40,1000,6000,FPGA_0_66_18,0,66,18,F2A_4698,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_40,HR_3_39_19N,AB27,720,40,1000,6000,FPGA_0_66_19,0,66,19,F2A_4699,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_40,HR_3_39_19N,AB27,720,40,1000,6000,FPGA_0_66_20,0,66,20,F2A_4700,f2g_trx_reset_n_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_40,HR_3_39_19N,AB27,720,40,1000,6000,FPGA_0_66_21,0,66,21,F2A_4701,f2g_in_en_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_40,HR_3_39_19N,AB27,720,40,1000,6000,FPGA_0_66_22,0,66,22,F2A_4702,f2g_tx_oe_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_40,HR_3_39_19N,AB27,720,40,1000,6000,FPGA_0_66_23,0,66,23,F2A_4703,f2g_tx_dvalid_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_40,HR_3_39_19N,AB27,720,40,1000,6000,FPGA_0_66_24,0,66,24,F2A_4704,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_39,HR_3_38_19P,AE27,460,40,1000,4000,FPGA_0_66_48,0,66,48,A2F_4728,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_39,HR_3_38_19P,AE27,460,40,1000,4000,FPGA_0_66_49,0,66,49,A2F_4729,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_39,HR_3_38_19P,AE27,460,40,1000,4000,FPGA_0_66_50,0,66,50,A2F_4730,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_39,HR_3_38_19P,AE27,590,40,1000,5000,FPGA_0_66_51,0,66,51,A2F_4731,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_39,HR_3_38_19P,AE27,590,40,1000,5000,FPGA_0_66_52,0,66,52,A2F_4732,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_39,HR_3_38_19P,AE27,590,40,1000,5000,FPGA_0_66_53,0,66,53,A2F_4733,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_39,HR_3_38_19P,AE27,590,40,1000,5000,FPGA_0_66_54,0,66,54,A2F_4734,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_39,HR_3_38_19P,AE27,590,40,1000,5000,FPGA_0_66_55,0,66,55,A2F_4735,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_39,HR_3_38_19P,AE27,590,40,1000,5000,FPGA_0_66_56,0,66,56,A2F_4736,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_39,HR_3_38_19P,AE27,590,40,1000,5000,FPGA_0_66_57,0,66,57,A2F_4737,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_39,HR_3_38_19P,AE27,590,40,1000,5000,FPGA_0_66_58,0,66,58,A2F_4738,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_40,HR_3_39_19N,AB27,980,40,2000,1000,FPGA_0_66_59,0,66,59,A2F_4739,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,70,40,1000,1000,FPGA_81_1_0,81,1,0,F2A_0,f2g_addr[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,70,40,1000,1000,FPGA_81_1_1,81,1,1,F2A_1,f2g_addr[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,70,40,1000,1000,FPGA_81_1_2,81,1,2,F2A_2,f2g_addr[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,70,40,1000,1000,FPGA_81_1_3,81,1,3,F2A_3,f2g_addr[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,70,40,1000,1000,FPGA_81_1_4,81,1,4,F2A_4,f2g_addr[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,70,40,1000,1000,FPGA_81_1_5,81,1,5,F2A_5,f2g_trx_dly_ld,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,70,40,1000,1000,FPGA_81_1_6,81,1,6,F2A_6,f2g_trx_dly_adj,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,70,40,1000,1000,FPGA_81_1_7,81,1,7,F2A_7,f2g_trx_dly_inc,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,70,40,1000,1000,FPGA_81_1_8,81,1,8,F2A_8,f2g_rx_bitslip_adj,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,.
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,330,40,1000,3000,FPGA_81_1_48,81,1,48,A2F_48,g2f_trx_dly_tap[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,330,40,1000,3000,FPGA_81_1_49,81,1,49,A2F_49,g2f_trx_dly_tap[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,330,40,1000,3000,FPGA_81_1_50,81,1,50,A2F_50,g2f_trx_dly_tap[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,330,40,1000,3000,FPGA_81_1_51,81,1,51,A2F_51,g2f_trx_dly_tap[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,330,40,1000,3000,FPGA_81_1_52,81,1,52,A2F_52,g2f_trx_dly_tap[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,330,40,1000,3000,FPGA_81_1_53,81,1,53,A2F_53,g2f_trx_dly_tap[5],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,460,40,1000,4000,FPGA_81_1_54,81,1,54,A2F_54,g2f_rx_dpa_lock,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,460,40,1000,4000,FPGA_81_1_55,81,1,55,A2F_55,g2f_rx_dpa_error,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,460,40,1000,4000,FPGA_81_1_56,81,1,56,A2F_56,g2f_rx_dpa_phase[0],,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,460,40,1000,4000,FPGA_81_1_57,81,1,57,A2F_57,g2f_rx_dpa_phase[1],,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,460,40,1000,4000,FPGA_81_1_58,81,1,58,A2F_58,g2f_rx_dpa_phase[2],,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,70,40,1000,1000,FPGA_81_2_0,81,2,0,F2A_72,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,200,40,1000,2000,FPGA_81_2_1,81,2,1,F2A_73,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,200,40,1000,2000,FPGA_81_2_2,81,2,2,F2A_74,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,200,40,1000,2000,FPGA_81_2_3,81,2,3,F2A_75,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,200,40,1000,2000,FPGA_81_2_4,81,2,4,F2A_76,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,200,40,1000,2000,FPGA_81_2_5,81,2,5,F2A_77,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,200,40,1000,2000,FPGA_81_2_6,81,2,6,F2A_78,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,200,40,1000,2000,FPGA_81_2_7,81,2,7,F2A_79,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,200,40,1000,2000,FPGA_81_2_8,81,2,8,F2A_80,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,200,40,1000,2000,FPGA_81_2_9,81,2,9,F2A_81,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,330,40,1000,3000,FPGA_81_2_10,81,2,10,F2A_82,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,330,40,1000,3000,FPGA_81_2_11,81,2,11,F2A_83,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,330,40,1000,3000,FPGA_81_2_12,81,2,12,F2A_84,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,330,40,1000,3000,FPGA_81_2_13,81,2,13,F2A_85,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,590,40,1000,5000,FPGA_81_2_14,81,2,14,F2A_86,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,590,40,1000,5000,FPGA_81_2_15,81,2,15,F2A_87,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,590,40,1000,5000,FPGA_81_2_16,81,2,16,F2A_88,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,720,40,1000,6000,FPGA_81_2_17,81,2,17,F2A_89,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_2,HR_4_20_10P,L7,720,40,1000,6000,FPGA_81_2_18,81,2,18,F2A_90,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_2,HR_4_20_10P,L7,720,40,1000,6000,FPGA_81_2_19,81,2,19,F2A_91,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_2,HR_4_20_10P,L7,720,40,1000,6000,FPGA_81_2_20,81,2,20,F2A_92,f2g_trx_reset_n_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_2,HR_4_20_10P,L7,720,40,1000,6000,FPGA_81_2_21,81,2,21,F2A_93,f2g_in_en_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_2,HR_4_20_10P,L7,720,40,1000,6000,FPGA_81_2_22,81,2,22,F2A_94,f2g_tx_oe_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_2,HR_4_20_10P,L7,720,40,1000,6000,FPGA_81_2_23,81,2,23,F2A_95,f2g_tx_dvalid_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_2,HR_4_20_10P,L7,720,40,1000,6000,FPGA_81_2_24,81,2,24,F2A_96,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,460,40,1000,4000,FPGA_81_2_48,81,2,48,A2F_120,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,460,40,1000,4000,FPGA_81_2_49,81,2,49,A2F_121,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,460,40,1000,4000,FPGA_81_2_50,81,2,50,A2F_122,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,590,40,1000,5000,FPGA_81_2_51,81,2,51,A2F_123,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,590,40,1000,5000,FPGA_81_2_52,81,2,52,A2F_124,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,590,40,1000,5000,FPGA_81_2_53,81,2,53,A2F_125,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,590,40,1000,5000,FPGA_81_2_54,81,2,54,A2F_126,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,590,40,1000,5000,FPGA_81_2_55,81,2,55,A2F_127,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,590,40,1000,5000,FPGA_81_2_56,81,2,56,A2F_128,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,590,40,1000,5000,FPGA_81_2_57,81,2,57,A2F_129,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,590,40,1000,5000,FPGA_81_2_58,81,2,58,A2F_130,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_2,HR_4_20_10P,L7,980,40,2000,1000,FPGA_81_2_59,81,2,59,A2F_131,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,HR_4_30_15P,K5,70,40,1000,1000,FPGA_81_3_0,81,3,0,F2A_144,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,HR_4_30_15P,K5,200,40,1000,2000,FPGA_81_3_1,81,3,1,F2A_145,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,HR_4_30_15P,K5,200,40,1000,2000,FPGA_81_3_2,81,3,2,F2A_146,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,HR_4_30_15P,K5,200,40,1000,2000,FPGA_81_3_3,81,3,3,F2A_147,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,HR_4_30_15P,K5,200,40,1000,2000,FPGA_81_3_4,81,3,4,F2A_148,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,HR_4_30_15P,K5,200,40,1000,2000,FPGA_81_3_5,81,3,5,F2A_149,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,HR_4_30_15P,K5,200,40,1000,2000,FPGA_81_3_6,81,3,6,F2A_150,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,HR_4_30_15P,K5,200,40,1000,2000,FPGA_81_3_7,81,3,7,F2A_151,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,HR_4_30_15P,K5,200,40,1000,2000,FPGA_81_3_8,81,3,8,F2A_152,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,HR_4_30_15P,K5,200,40,1000,2000,FPGA_81_3_9,81,3,9,F2A_153,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,HR_4_30_15P,K5,330,40,1000,3000,FPGA_81_3_10,81,3,10,F2A_154,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,HR_4_30_15P,K5,330,40,1000,3000,FPGA_81_3_11,81,3,11,F2A_155,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,HR_4_30_15P,K5,330,40,1000,3000,FPGA_81_3_12,81,3,12,F2A_156,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,HR_4_30_15P,K5,330,40,1000,3000,FPGA_81_3_13,81,3,13,F2A_157,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,HR_4_30_15P,K5,590,40,1000,5000,FPGA_81_3_14,81,3,14,F2A_158,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,HR_4_30_15P,K5,590,40,1000,5000,FPGA_81_3_15,81,3,15,F2A_159,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,HR_4_30_15P,K5,590,40,1000,5000,FPGA_81_3_16,81,3,16,F2A_160,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,HR_4_30_15P,K5,720,40,1000,6000,FPGA_81_3_17,81,3,17,F2A_161,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_4,HR_4_4_2P,M2,720,40,1000,6000,FPGA_81_3_18,81,3,18,F2A_162,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_4,HR_4_4_2P,M2,720,40,1000,6000,FPGA_81_3_19,81,3,19,F2A_163,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_4,HR_4_4_2P,M2,720,40,1000,6000,FPGA_81_3_20,81,3,20,F2A_164,f2g_trx_reset_n_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_4,HR_4_4_2P,M2,720,40,1000,6000,FPGA_81_3_21,81,3,21,F2A_165,f2g_in_en_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_4,HR_4_4_2P,M2,720,40,1000,6000,FPGA_81_3_22,81,3,22,F2A_166,f2g_tx_oe_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_4,HR_4_4_2P,M2,720,40,1000,6000,FPGA_81_3_23,81,3,23,F2A_167,f2g_tx_dvalid_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_4,HR_4_4_2P,M2,720,40,1000,6000,FPGA_81_3_24,81,3,24,F2A_168,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,HR_4_30_15P,K5,460,40,1000,4000,FPGA_81_3_48,81,3,48,A2F_192,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,HR_4_30_15P,K5,460,40,1000,4000,FPGA_81_3_49,81,3,49,A2F_193,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,HR_4_30_15P,K5,460,40,1000,4000,FPGA_81_3_50,81,3,50,A2F_194,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,HR_4_30_15P,K5,590,40,1000,5000,FPGA_81_3_51,81,3,51,A2F_195,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,HR_4_30_15P,K5,590,40,1000,5000,FPGA_81_3_52,81,3,52,A2F_196,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,HR_4_30_15P,K5,590,40,1000,5000,FPGA_81_3_53,81,3,53,A2F_197,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,HR_4_30_15P,K5,590,40,1000,5000,FPGA_81_3_54,81,3,54,A2F_198,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,HR_4_30_15P,K5,590,40,1000,5000,FPGA_81_3_55,81,3,55,A2F_199,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,HR_4_30_15P,K5,590,40,1000,5000,FPGA_81_3_56,81,3,56,A2F_200,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,HR_4_30_15P,K5,590,40,1000,5000,FPGA_81_3_57,81,3,57,A2F_201,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,HR_4_30_15P,K5,590,40,1000,5000,FPGA_81_3_58,81,3,58,A2F_202,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_4,HR_4_4_2P,M2,980,40,2000,1000,FPGA_81_3_59,81,3,59,A2F_203,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,HR_4_9_4N,M6,70,40,1000,1000,FPGA_81_4_0,81,4,0,F2A_216,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,HR_4_9_4N,M6,200,40,1000,2000,FPGA_81_4_1,81,4,1,F2A_217,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,HR_4_9_4N,M6,200,40,1000,2000,FPGA_81_4_2,81,4,2,F2A_218,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,HR_4_9_4N,M6,200,40,1000,2000,FPGA_81_4_3,81,4,3,F2A_219,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,HR_4_9_4N,M6,200,40,1000,2000,FPGA_81_4_4,81,4,4,F2A_220,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,HR_4_9_4N,M6,200,40,1000,2000,FPGA_81_4_5,81,4,5,F2A_221,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,HR_4_9_4N,M6,200,40,1000,2000,FPGA_81_4_6,81,4,6,F2A_222,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,HR_4_9_4N,M6,200,40,1000,2000,FPGA_81_4_7,81,4,7,F2A_223,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,HR_4_9_4N,M6,200,40,1000,2000,FPGA_81_4_8,81,4,8,F2A_224,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,HR_4_9_4N,M6,200,40,1000,2000,FPGA_81_4_9,81,4,9,F2A_225,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,HR_4_9_4N,M6,330,40,1000,3000,FPGA_81_4_10,81,4,10,F2A_226,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,HR_4_9_4N,M6,330,40,1000,3000,FPGA_81_4_11,81,4,11,F2A_227,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,HR_4_9_4N,M6,330,40,1000,3000,FPGA_81_4_12,81,4,12,F2A_228,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,HR_4_9_4N,M6,330,40,1000,3000,FPGA_81_4_13,81,4,13,F2A_229,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,HR_4_9_4N,M6,590,40,1000,5000,FPGA_81_4_14,81,4,14,F2A_230,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,HR_4_9_4N,M6,590,40,1000,5000,FPGA_81_4_15,81,4,15,F2A_231,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,HR_4_9_4N,M6,590,40,1000,5000,FPGA_81_4_16,81,4,16,F2A_232,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,HR_4_9_4N,M6,720,40,1000,6000,FPGA_81_4_17,81,4,17,F2A_233,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_6,HR_4_6_3P,J1,720,40,1000,6000,FPGA_81_4_18,81,4,18,F2A_234,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_6,HR_4_6_3P,J1,720,40,1000,6000,FPGA_81_4_19,81,4,19,F2A_235,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_6,HR_4_6_3P,J1,720,40,1000,6000,FPGA_81_4_20,81,4,20,F2A_236,f2g_trx_reset_n_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_6,HR_4_6_3P,J1,720,40,1000,6000,FPGA_81_4_21,81,4,21,F2A_237,f2g_in_en_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_6,HR_4_6_3P,J1,720,40,1000,6000,FPGA_81_4_22,81,4,22,F2A_238,f2g_tx_oe_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_6,HR_4_6_3P,J1,720,40,1000,6000,FPGA_81_4_23,81,4,23,F2A_239,f2g_tx_dvalid_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_6,HR_4_6_3P,J1,720,40,1000,6000,FPGA_81_4_24,81,4,24,F2A_240,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,HR_4_9_4N,M6,460,40,1000,4000,FPGA_81_4_48,81,4,48,A2F_264,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,HR_4_9_4N,M6,460,40,1000,4000,FPGA_81_4_49,81,4,49,A2F_265,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,HR_4_9_4N,M6,460,40,1000,4000,FPGA_81_4_50,81,4,50,A2F_266,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,HR_4_9_4N,M6,590,40,1000,5000,FPGA_81_4_51,81,4,51,A2F_267,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,HR_4_9_4N,M6,590,40,1000,5000,FPGA_81_4_52,81,4,52,A2F_268,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,HR_4_9_4N,M6,590,40,1000,5000,FPGA_81_4_53,81,4,53,A2F_269,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,HR_4_9_4N,M6,590,40,1000,5000,FPGA_81_4_54,81,4,54,A2F_270,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,HR_4_9_4N,M6,590,40,1000,5000,FPGA_81_4_55,81,4,55,A2F_271,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,HR_4_9_4N,M6,590,40,1000,5000,FPGA_81_4_56,81,4,56,A2F_272,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,HR_4_9_4N,M6,590,40,1000,5000,FPGA_81_4_57,81,4,57,A2F_273,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,HR_4_9_4N,M6,590,40,1000,5000,FPGA_81_4_58,81,4,58,A2F_274,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_6,HR_4_6_3P,J1,980,40,2000,1000,FPGA_81_4_59,81,4,59,A2F_275,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,HR_4_7_3N,M8,70,40,1000,1000,FPGA_81_5_0,81,5,0,F2A_288,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,HR_4_7_3N,M8,200,40,1000,2000,FPGA_81_5_1,81,5,1,F2A_289,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,HR_4_7_3N,M8,200,40,1000,2000,FPGA_81_5_2,81,5,2,F2A_290,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,HR_4_7_3N,M8,200,40,1000,2000,FPGA_81_5_3,81,5,3,F2A_291,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,HR_4_7_3N,M8,200,40,1000,2000,FPGA_81_5_4,81,5,4,F2A_292,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,HR_4_7_3N,M8,200,40,1000,2000,FPGA_81_5_5,81,5,5,F2A_293,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,HR_4_7_3N,M8,200,40,1000,2000,FPGA_81_5_6,81,5,6,F2A_294,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,HR_4_7_3N,M8,200,40,1000,2000,FPGA_81_5_7,81,5,7,F2A_295,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,HR_4_7_3N,M8,200,40,1000,2000,FPGA_81_5_8,81,5,8,F2A_296,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,HR_4_7_3N,M8,200,40,1000,2000,FPGA_81_5_9,81,5,9,F2A_297,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,HR_4_7_3N,M8,330,40,1000,3000,FPGA_81_5_10,81,5,10,F2A_298,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,HR_4_7_3N,M8,330,40,1000,3000,FPGA_81_5_11,81,5,11,F2A_299,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,HR_4_7_3N,M8,330,40,1000,3000,FPGA_81_5_12,81,5,12,F2A_300,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,HR_4_7_3N,M8,330,40,1000,3000,FPGA_81_5_13,81,5,13,F2A_301,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,HR_4_7_3N,M8,590,40,1000,5000,FPGA_81_5_14,81,5,14,F2A_302,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,HR_4_7_3N,M8,590,40,1000,5000,FPGA_81_5_15,81,5,15,F2A_303,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,HR_4_7_3N,M8,590,40,1000,5000,FPGA_81_5_16,81,5,16,F2A_304,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,HR_4_7_3N,M8,720,40,1000,6000,FPGA_81_5_17,81,5,17,F2A_305,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_8,HR_4_8_4P,M1,720,40,1000,6000,FPGA_81_5_18,81,5,18,F2A_306,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_8,HR_4_8_4P,M1,720,40,1000,6000,FPGA_81_5_19,81,5,19,F2A_307,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_8,HR_4_8_4P,M1,720,40,1000,6000,FPGA_81_5_20,81,5,20,F2A_308,f2g_trx_reset_n_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_8,HR_4_8_4P,M1,720,40,1000,6000,FPGA_81_5_21,81,5,21,F2A_309,f2g_in_en_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_8,HR_4_8_4P,M1,720,40,1000,6000,FPGA_81_5_22,81,5,22,F2A_310,f2g_tx_oe_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_8,HR_4_8_4P,M1,720,40,1000,6000,FPGA_81_5_23,81,5,23,F2A_311,f2g_tx_dvalid_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_8,HR_4_8_4P,M1,720,40,1000,6000,FPGA_81_5_24,81,5,24,F2A_312,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,HR_4_7_3N,M8,460,40,1000,4000,FPGA_81_5_48,81,5,48,A2F_336,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,HR_4_7_3N,M8,460,40,1000,4000,FPGA_81_5_49,81,5,49,A2F_337,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,HR_4_7_3N,M8,460,40,1000,4000,FPGA_81_5_50,81,5,50,A2F_338,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,HR_4_7_3N,M8,590,40,1000,5000,FPGA_81_5_51,81,5,51,A2F_339,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,HR_4_7_3N,M8,590,40,1000,5000,FPGA_81_5_52,81,5,52,A2F_340,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,HR_4_7_3N,M8,590,40,1000,5000,FPGA_81_5_53,81,5,53,A2F_341,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,HR_4_7_3N,M8,590,40,1000,5000,FPGA_81_5_54,81,5,54,A2F_342,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,HR_4_7_3N,M8,590,40,1000,5000,FPGA_81_5_55,81,5,55,A2F_343,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,HR_4_7_3N,M8,590,40,1000,5000,FPGA_81_5_56,81,5,56,A2F_344,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,HR_4_7_3N,M8,590,40,1000,5000,FPGA_81_5_57,81,5,57,A2F_345,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,HR_4_7_3N,M8,590,40,1000,5000,FPGA_81_5_58,81,5,58,A2F_346,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_8,HR_4_8_4P,M1,980,40,2000,1000,FPGA_81_5_59,81,5,59,A2F_347,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,HR_4_14_7P,M7,70,40,1000,1000,FPGA_81_6_0,81,6,0,F2A_360,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,HR_4_14_7P,M7,200,40,1000,2000,FPGA_81_6_1,81,6,1,F2A_361,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,HR_4_14_7P,M7,200,40,1000,2000,FPGA_81_6_2,81,6,2,F2A_362,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,HR_4_14_7P,M7,200,40,1000,2000,FPGA_81_6_3,81,6,3,F2A_363,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,HR_4_14_7P,M7,200,40,1000,2000,FPGA_81_6_4,81,6,4,F2A_364,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,HR_4_14_7P,M7,200,40,1000,2000,FPGA_81_6_5,81,6,5,F2A_365,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,HR_4_14_7P,M7,200,40,1000,2000,FPGA_81_6_6,81,6,6,F2A_366,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,HR_4_14_7P,M7,200,40,1000,2000,FPGA_81_6_7,81,6,7,F2A_367,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,HR_4_14_7P,M7,200,40,1000,2000,FPGA_81_6_8,81,6,8,F2A_368,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,HR_4_14_7P,M7,200,40,1000,2000,FPGA_81_6_9,81,6,9,F2A_369,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,HR_4_14_7P,M7,330,40,1000,3000,FPGA_81_6_10,81,6,10,F2A_370,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,HR_4_14_7P,M7,330,40,1000,3000,FPGA_81_6_11,81,6,11,F2A_371,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,HR_4_14_7P,M7,330,40,1000,3000,FPGA_81_6_12,81,6,12,F2A_372,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,HR_4_14_7P,M7,330,40,1000,3000,FPGA_81_6_13,81,6,13,F2A_373,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,HR_4_14_7P,M7,590,40,1000,5000,FPGA_81_6_14,81,6,14,F2A_374,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,HR_4_14_7P,M7,590,40,1000,5000,FPGA_81_6_15,81,6,15,F2A_375,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,HR_4_14_7P,M7,590,40,1000,5000,FPGA_81_6_16,81,6,16,F2A_376,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,HR_4_14_7P,M7,720,40,1000,6000,FPGA_81_6_17,81,6,17,F2A_377,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_10,HR_4_CC_10_5P,K2,720,40,1000,6000,FPGA_81_6_18,81,6,18,F2A_378,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_10,HR_4_CC_10_5P,K2,720,40,1000,6000,FPGA_81_6_19,81,6,19,F2A_379,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_10,HR_4_CC_10_5P,K2,720,40,1000,6000,FPGA_81_6_20,81,6,20,F2A_380,f2g_trx_reset_n_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_10,HR_4_CC_10_5P,K2,720,40,1000,6000,FPGA_81_6_21,81,6,21,F2A_381,f2g_in_en_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_10,HR_4_CC_10_5P,K2,720,40,1000,6000,FPGA_81_6_22,81,6,22,F2A_382,f2g_tx_oe_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_10,HR_4_CC_10_5P,K2,720,40,1000,6000,FPGA_81_6_23,81,6,23,F2A_383,f2g_tx_dvalid_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_10,HR_4_CC_10_5P,K2,720,40,1000,6000,FPGA_81_6_24,81,6,24,F2A_384,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,HR_4_14_7P,M7,460,40,1000,4000,FPGA_81_6_48,81,6,48,A2F_408,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,HR_4_14_7P,M7,460,40,1000,4000,FPGA_81_6_49,81,6,49,A2F_409,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,HR_4_14_7P,M7,460,40,1000,4000,FPGA_81_6_50,81,6,50,A2F_410,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,HR_4_14_7P,M7,590,40,1000,5000,FPGA_81_6_51,81,6,51,A2F_411,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,HR_4_14_7P,M7,590,40,1000,5000,FPGA_81_6_52,81,6,52,A2F_412,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,HR_4_14_7P,M7,590,40,1000,5000,FPGA_81_6_53,81,6,53,A2F_413,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,HR_4_14_7P,M7,590,40,1000,5000,FPGA_81_6_54,81,6,54,A2F_414,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,HR_4_14_7P,M7,590,40,1000,5000,FPGA_81_6_55,81,6,55,A2F_415,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,HR_4_14_7P,M7,590,40,1000,5000,FPGA_81_6_56,81,6,56,A2F_416,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,HR_4_14_7P,M7,590,40,1000,5000,FPGA_81_6_57,81,6,57,A2F_417,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,HR_4_14_7P,M7,590,40,1000,5000,FPGA_81_6_58,81,6,58,A2F_418,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_10,HR_4_CC_10_5P,K2,980,40,2000,1000,FPGA_81_6_59,81,6,59,A2F_419,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,HR_4_CC_11_5N,M4,70,40,1000,1000,FPGA_81_7_0,81,7,0,F2A_432,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,HR_4_CC_11_5N,M4,200,40,1000,2000,FPGA_81_7_1,81,7,1,F2A_433,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,HR_4_CC_11_5N,M4,200,40,1000,2000,FPGA_81_7_2,81,7,2,F2A_434,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,HR_4_CC_11_5N,M4,200,40,1000,2000,FPGA_81_7_3,81,7,3,F2A_435,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,HR_4_CC_11_5N,M4,200,40,1000,2000,FPGA_81_7_4,81,7,4,F2A_436,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,HR_4_CC_11_5N,M4,200,40,1000,2000,FPGA_81_7_5,81,7,5,F2A_437,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,HR_4_CC_11_5N,M4,200,40,1000,2000,FPGA_81_7_6,81,7,6,F2A_438,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,HR_4_CC_11_5N,M4,200,40,1000,2000,FPGA_81_7_7,81,7,7,F2A_439,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,HR_4_CC_11_5N,M4,200,40,1000,2000,FPGA_81_7_8,81,7,8,F2A_440,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,HR_4_CC_11_5N,M4,200,40,1000,2000,FPGA_81_7_9,81,7,9,F2A_441,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,HR_4_CC_11_5N,M4,330,40,1000,3000,FPGA_81_7_10,81,7,10,F2A_442,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,HR_4_CC_11_5N,M4,330,40,1000,3000,FPGA_81_7_11,81,7,11,F2A_443,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,HR_4_CC_11_5N,M4,330,40,1000,3000,FPGA_81_7_12,81,7,12,F2A_444,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,HR_4_CC_11_5N,M4,330,40,1000,3000,FPGA_81_7_13,81,7,13,F2A_445,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,HR_4_CC_11_5N,M4,590,40,1000,5000,FPGA_81_7_14,81,7,14,F2A_446,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,HR_4_CC_11_5N,M4,590,40,1000,5000,FPGA_81_7_15,81,7,15,F2A_447,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,HR_4_CC_11_5N,M4,590,40,1000,5000,FPGA_81_7_16,81,7,16,F2A_448,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,HR_4_CC_11_5N,M4,720,40,1000,6000,FPGA_81_7_17,81,7,17,F2A_449,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_12,HR_4_12_6P,M5,720,40,1000,6000,FPGA_81_7_18,81,7,18,F2A_450,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_12,HR_4_12_6P,M5,720,40,1000,6000,FPGA_81_7_19,81,7,19,F2A_451,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_12,HR_4_12_6P,M5,720,40,1000,6000,FPGA_81_7_20,81,7,20,F2A_452,f2g_trx_reset_n_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_12,HR_4_12_6P,M5,720,40,1000,6000,FPGA_81_7_21,81,7,21,F2A_453,f2g_in_en_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_12,HR_4_12_6P,M5,720,40,1000,6000,FPGA_81_7_22,81,7,22,F2A_454,f2g_tx_oe_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_12,HR_4_12_6P,M5,720,40,1000,6000,FPGA_81_7_23,81,7,23,F2A_455,f2g_tx_dvalid_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_12,HR_4_12_6P,M5,720,40,1000,6000,FPGA_81_7_24,81,7,24,F2A_456,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,HR_4_CC_11_5N,M4,460,40,1000,4000,FPGA_81_7_48,81,7,48,A2F_480,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,HR_4_CC_11_5N,M4,460,40,1000,4000,FPGA_81_7_49,81,7,49,A2F_481,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,HR_4_CC_11_5N,M4,460,40,1000,4000,FPGA_81_7_50,81,7,50,A2F_482,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,HR_4_CC_11_5N,M4,590,40,1000,5000,FPGA_81_7_51,81,7,51,A2F_483,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,HR_4_CC_11_5N,M4,590,40,1000,5000,FPGA_81_7_52,81,7,52,A2F_484,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,HR_4_CC_11_5N,M4,590,40,1000,5000,FPGA_81_7_53,81,7,53,A2F_485,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,HR_4_CC_11_5N,M4,590,40,1000,5000,FPGA_81_7_54,81,7,54,A2F_486,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,HR_4_CC_11_5N,M4,590,40,1000,5000,FPGA_81_7_55,81,7,55,A2F_487,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,HR_4_CC_11_5N,M4,590,40,1000,5000,FPGA_81_7_56,81,7,56,A2F_488,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,HR_4_CC_11_5N,M4,590,40,1000,5000,FPGA_81_7_57,81,7,57,A2F_489,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,HR_4_CC_11_5N,M4,590,40,1000,5000,FPGA_81_7_58,81,7,58,A2F_490,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_12,HR_4_12_6P,M5,980,40,2000,1000,FPGA_81_7_59,81,7,59,A2F_491,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,HR_4_13_6N,P4,70,40,1000,1000,FPGA_81_8_0,81,8,0,F2A_504,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,HR_4_13_6N,P4,200,40,1000,2000,FPGA_81_8_1,81,8,1,F2A_505,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,HR_4_13_6N,P4,200,40,1000,2000,FPGA_81_8_2,81,8,2,F2A_506,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,HR_4_13_6N,P4,200,40,1000,2000,FPGA_81_8_3,81,8,3,F2A_507,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,HR_4_13_6N,P4,200,40,1000,2000,FPGA_81_8_4,81,8,4,F2A_508,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,HR_4_13_6N,P4,200,40,1000,2000,FPGA_81_8_5,81,8,5,F2A_509,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,HR_4_13_6N,P4,200,40,1000,2000,FPGA_81_8_6,81,8,6,F2A_510,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,HR_4_13_6N,P4,200,40,1000,2000,FPGA_81_8_7,81,8,7,F2A_511,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,HR_4_13_6N,P4,200,40,1000,2000,FPGA_81_8_8,81,8,8,F2A_512,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,HR_4_13_6N,P4,200,40,1000,2000,FPGA_81_8_9,81,8,9,F2A_513,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,HR_4_13_6N,P4,330,40,1000,3000,FPGA_81_8_10,81,8,10,F2A_514,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,HR_4_13_6N,P4,330,40,1000,3000,FPGA_81_8_11,81,8,11,F2A_515,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,HR_4_13_6N,P4,330,40,1000,3000,FPGA_81_8_12,81,8,12,F2A_516,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,HR_4_13_6N,P4,330,40,1000,3000,FPGA_81_8_13,81,8,13,F2A_517,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,HR_4_13_6N,P4,590,40,1000,5000,FPGA_81_8_14,81,8,14,F2A_518,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,HR_4_13_6N,P4,590,40,1000,5000,FPGA_81_8_15,81,8,15,F2A_519,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,HR_4_13_6N,P4,590,40,1000,5000,FPGA_81_8_16,81,8,16,F2A_520,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,HR_4_13_6N,P4,720,40,1000,6000,FPGA_81_8_17,81,8,17,F2A_521,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_14,HR_4_15_7N,N3,720,40,1000,6000,FPGA_81_8_18,81,8,18,F2A_522,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_14,HR_4_15_7N,N3,720,40,1000,6000,FPGA_81_8_19,81,8,19,F2A_523,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_14,HR_4_15_7N,N3,720,40,1000,6000,FPGA_81_8_20,81,8,20,F2A_524,f2g_trx_reset_n_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_14,HR_4_15_7N,N3,720,40,1000,6000,FPGA_81_8_21,81,8,21,F2A_525,f2g_in_en_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_14,HR_4_15_7N,N3,720,40,1000,6000,FPGA_81_8_22,81,8,22,F2A_526,f2g_tx_oe_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_14,HR_4_15_7N,N3,720,40,1000,6000,FPGA_81_8_23,81,8,23,F2A_527,f2g_tx_dvalid_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_14,HR_4_15_7N,N3,720,40,1000,6000,FPGA_81_8_24,81,8,24,F2A_528,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,HR_4_13_6N,P4,460,40,1000,4000,FPGA_81_8_48,81,8,48,A2F_552,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,HR_4_13_6N,P4,460,40,1000,4000,FPGA_81_8_49,81,8,49,A2F_553,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,HR_4_13_6N,P4,460,40,1000,4000,FPGA_81_8_50,81,8,50,A2F_554,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,HR_4_13_6N,P4,590,40,1000,5000,FPGA_81_8_51,81,8,51,A2F_555,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,HR_4_13_6N,P4,590,40,1000,5000,FPGA_81_8_52,81,8,52,A2F_556,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,HR_4_13_6N,P4,590,40,1000,5000,FPGA_81_8_53,81,8,53,A2F_557,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,HR_4_13_6N,P4,590,40,1000,5000,FPGA_81_8_54,81,8,54,A2F_558,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,HR_4_13_6N,P4,590,40,1000,5000,FPGA_81_8_55,81,8,55,A2F_559,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,HR_4_13_6N,P4,590,40,1000,5000,FPGA_81_8_56,81,8,56,A2F_560,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,HR_4_13_6N,P4,590,40,1000,5000,FPGA_81_8_57,81,8,57,A2F_561,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,HR_4_13_6N,P4,590,40,1000,5000,FPGA_81_8_58,81,8,58,A2F_562,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_14,HR_4_15_7N,N3,980,40,2000,1000,FPGA_81_8_59,81,8,59,A2F_563,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,HR_4_16_8P,L8,70,40,1000,1000,FPGA_81_9_0,81,9,0,F2A_576,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,HR_4_16_8P,L8,200,40,1000,2000,FPGA_81_9_1,81,9,1,F2A_577,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,HR_4_16_8P,L8,200,40,1000,2000,FPGA_81_9_2,81,9,2,F2A_578,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,HR_4_16_8P,L8,200,40,1000,2000,FPGA_81_9_3,81,9,3,F2A_579,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,HR_4_16_8P,L8,200,40,1000,2000,FPGA_81_9_4,81,9,4,F2A_580,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,HR_4_16_8P,L8,200,40,1000,2000,FPGA_81_9_5,81,9,5,F2A_581,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,HR_4_16_8P,L8,200,40,1000,2000,FPGA_81_9_6,81,9,6,F2A_582,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,HR_4_16_8P,L8,200,40,1000,2000,FPGA_81_9_7,81,9,7,F2A_583,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,HR_4_16_8P,L8,200,40,1000,2000,FPGA_81_9_8,81,9,8,F2A_584,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,HR_4_16_8P,L8,200,40,1000,2000,FPGA_81_9_9,81,9,9,F2A_585,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,HR_4_16_8P,L8,330,40,1000,3000,FPGA_81_9_10,81,9,10,F2A_586,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,HR_4_16_8P,L8,330,40,1000,3000,FPGA_81_9_11,81,9,11,F2A_587,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,HR_4_16_8P,L8,330,40,1000,3000,FPGA_81_9_12,81,9,12,F2A_588,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,HR_4_16_8P,L8,330,40,1000,3000,FPGA_81_9_13,81,9,13,F2A_589,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,HR_4_16_8P,L8,590,40,1000,5000,FPGA_81_9_14,81,9,14,F2A_590,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,HR_4_16_8P,L8,590,40,1000,5000,FPGA_81_9_15,81,9,15,F2A_591,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,HR_4_16_8P,L8,590,40,1000,5000,FPGA_81_9_16,81,9,16,F2A_592,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,HR_4_16_8P,L8,720,40,1000,6000,FPGA_81_9_17,81,9,17,F2A_593,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_16,HR_4_17_8N,P3,720,40,1000,6000,FPGA_81_9_18,81,9,18,F2A_594,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_16,HR_4_17_8N,P3,720,40,1000,6000,FPGA_81_9_19,81,9,19,F2A_595,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_16,HR_4_17_8N,P3,720,40,1000,6000,FPGA_81_9_20,81,9,20,F2A_596,f2g_trx_reset_n_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_16,HR_4_17_8N,P3,720,40,1000,6000,FPGA_81_9_21,81,9,21,F2A_597,f2g_in_en_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_16,HR_4_17_8N,P3,720,40,1000,6000,FPGA_81_9_22,81,9,22,F2A_598,f2g_tx_oe_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_16,HR_4_17_8N,P3,720,40,1000,6000,FPGA_81_9_23,81,9,23,F2A_599,f2g_tx_dvalid_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_16,HR_4_17_8N,P3,720,40,1000,6000,FPGA_81_9_24,81,9,24,F2A_600,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,HR_4_16_8P,L8,460,40,1000,4000,FPGA_81_9_48,81,9,48,A2F_624,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,HR_4_16_8P,L8,460,40,1000,4000,FPGA_81_9_49,81,9,49,A2F_625,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,HR_4_16_8P,L8,460,40,1000,4000,FPGA_81_9_50,81,9,50,A2F_626,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,HR_4_16_8P,L8,590,40,1000,5000,FPGA_81_9_51,81,9,51,A2F_627,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,HR_4_16_8P,L8,590,40,1000,5000,FPGA_81_9_52,81,9,52,A2F_628,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,HR_4_16_8P,L8,590,40,1000,5000,FPGA_81_9_53,81,9,53,A2F_629,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,HR_4_16_8P,L8,590,40,1000,5000,FPGA_81_9_54,81,9,54,A2F_630,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,HR_4_16_8P,L8,590,40,1000,5000,FPGA_81_9_55,81,9,55,A2F_631,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,HR_4_16_8P,L8,590,40,1000,5000,FPGA_81_9_56,81,9,56,A2F_632,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,HR_4_16_8P,L8,590,40,1000,5000,FPGA_81_9_57,81,9,57,A2F_633,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,HR_4_16_8P,L8,590,40,1000,5000,FPGA_81_9_58,81,9,58,A2F_634,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_16,HR_4_17_8N,P3,980,40,2000,1000,FPGA_81_9_59,81,9,59,A2F_635,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,HR_4_18_9P,P8,70,40,1000,1000,FPGA_81_10_0,81,10,0,F2A_648,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,HR_4_18_9P,P8,200,40,1000,2000,FPGA_81_10_1,81,10,1,F2A_649,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,HR_4_18_9P,P8,200,40,1000,2000,FPGA_81_10_2,81,10,2,F2A_650,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,HR_4_18_9P,P8,200,40,1000,2000,FPGA_81_10_3,81,10,3,F2A_651,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,HR_4_18_9P,P8,200,40,1000,2000,FPGA_81_10_4,81,10,4,F2A_652,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,HR_4_18_9P,P8,200,40,1000,2000,FPGA_81_10_5,81,10,5,F2A_653,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,HR_4_18_9P,P8,200,40,1000,2000,FPGA_81_10_6,81,10,6,F2A_654,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,HR_4_18_9P,P8,200,40,1000,2000,FPGA_81_10_7,81,10,7,F2A_655,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,HR_4_18_9P,P8,200,40,1000,2000,FPGA_81_10_8,81,10,8,F2A_656,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,HR_4_18_9P,P8,200,40,1000,2000,FPGA_81_10_9,81,10,9,F2A_657,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,HR_4_18_9P,P8,330,40,1000,3000,FPGA_81_10_10,81,10,10,F2A_658,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,HR_4_18_9P,P8,330,40,1000,3000,FPGA_81_10_11,81,10,11,F2A_659,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,HR_4_18_9P,P8,330,40,1000,3000,FPGA_81_10_12,81,10,12,F2A_660,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,HR_4_18_9P,P8,330,40,1000,3000,FPGA_81_10_13,81,10,13,F2A_661,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,HR_4_18_9P,P8,590,40,1000,5000,FPGA_81_10_14,81,10,14,F2A_662,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,HR_4_18_9P,P8,590,40,1000,5000,FPGA_81_10_15,81,10,15,F2A_663,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,HR_4_18_9P,P8,590,40,1000,5000,FPGA_81_10_16,81,10,16,F2A_664,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,HR_4_18_9P,P8,720,40,1000,6000,FPGA_81_10_17,81,10,17,F2A_665,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_18,HR_4_1_0N,N2,720,40,1000,6000,FPGA_81_10_18,81,10,18,F2A_666,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_18,HR_4_1_0N,N2,720,40,1000,6000,FPGA_81_10_19,81,10,19,F2A_667,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_18,HR_4_1_0N,N2,720,40,1000,6000,FPGA_81_10_20,81,10,20,F2A_668,f2g_trx_reset_n_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_18,HR_4_1_0N,N2,720,40,1000,6000,FPGA_81_10_21,81,10,21,F2A_669,f2g_in_en_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_18,HR_4_1_0N,N2,720,40,1000,6000,FPGA_81_10_22,81,10,22,F2A_670,f2g_tx_oe_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_18,HR_4_1_0N,N2,720,40,1000,6000,FPGA_81_10_23,81,10,23,F2A_671,f2g_tx_dvalid_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_18,HR_4_1_0N,N2,720,40,1000,6000,FPGA_81_10_24,81,10,24,F2A_672,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,HR_4_18_9P,P8,460,40,1000,4000,FPGA_81_10_48,81,10,48,A2F_696,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,HR_4_18_9P,P8,460,40,1000,4000,FPGA_81_10_49,81,10,49,A2F_697,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,HR_4_18_9P,P8,460,40,1000,4000,FPGA_81_10_50,81,10,50,A2F_698,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,HR_4_18_9P,P8,590,40,1000,5000,FPGA_81_10_51,81,10,51,A2F_699,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,HR_4_18_9P,P8,590,40,1000,5000,FPGA_81_10_52,81,10,52,A2F_700,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,HR_4_18_9P,P8,590,40,1000,5000,FPGA_81_10_53,81,10,53,A2F_701,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,HR_4_18_9P,P8,590,40,1000,5000,FPGA_81_10_54,81,10,54,A2F_702,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,HR_4_18_9P,P8,590,40,1000,5000,FPGA_81_10_55,81,10,55,A2F_703,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,HR_4_18_9P,P8,590,40,1000,5000,FPGA_81_10_56,81,10,56,A2F_704,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,HR_4_18_9P,P8,590,40,1000,5000,FPGA_81_10_57,81,10,57,A2F_705,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,HR_4_18_9P,P8,590,40,1000,5000,FPGA_81_10_58,81,10,58,A2F_706,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_18,HR_4_1_0N,N2,980,40,2000,1000,FPGA_81_10_59,81,10,59,A2F_707,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,HR_4_19_9N,K8,70,40,1000,1000,FPGA_81_11_0,81,11,0,F2A_720,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,HR_4_19_9N,K8,200,40,1000,2000,FPGA_81_11_1,81,11,1,F2A_721,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,HR_4_19_9N,K8,200,40,1000,2000,FPGA_81_11_2,81,11,2,F2A_722,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,HR_4_19_9N,K8,200,40,1000,2000,FPGA_81_11_3,81,11,3,F2A_723,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,HR_4_19_9N,K8,200,40,1000,2000,FPGA_81_11_4,81,11,4,F2A_724,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,HR_4_19_9N,K8,200,40,1000,2000,FPGA_81_11_5,81,11,5,F2A_725,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,HR_4_19_9N,K8,200,40,1000,2000,FPGA_81_11_6,81,11,6,F2A_726,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,HR_4_19_9N,K8,200,40,1000,2000,FPGA_81_11_7,81,11,7,F2A_727,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,HR_4_19_9N,K8,200,40,1000,2000,FPGA_81_11_8,81,11,8,F2A_728,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,HR_4_19_9N,K8,200,40,1000,2000,FPGA_81_11_9,81,11,9,F2A_729,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,HR_4_19_9N,K8,330,40,1000,3000,FPGA_81_11_10,81,11,10,F2A_730,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,HR_4_19_9N,K8,330,40,1000,3000,FPGA_81_11_11,81,11,11,F2A_731,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,HR_4_19_9N,K8,330,40,1000,3000,FPGA_81_11_12,81,11,12,F2A_732,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,HR_4_19_9N,K8,330,40,1000,3000,FPGA_81_11_13,81,11,13,F2A_733,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,HR_4_19_9N,K8,590,40,1000,5000,FPGA_81_11_14,81,11,14,F2A_734,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,HR_4_19_9N,K8,590,40,1000,5000,FPGA_81_11_15,81,11,15,F2A_735,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,HR_4_19_9N,K8,590,40,1000,5000,FPGA_81_11_16,81,11,16,F2A_736,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,HR_4_19_9N,K8,720,40,1000,6000,FPGA_81_11_17,81,11,17,F2A_737,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_20,HR_4_21_10N,J7,720,40,1000,6000,FPGA_81_11_18,81,11,18,F2A_738,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_20,HR_4_21_10N,J7,720,40,1000,6000,FPGA_81_11_19,81,11,19,F2A_739,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_20,HR_4_21_10N,J7,720,40,1000,6000,FPGA_81_11_20,81,11,20,F2A_740,f2g_trx_reset_n_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_20,HR_4_21_10N,J7,720,40,1000,6000,FPGA_81_11_21,81,11,21,F2A_741,f2g_in_en_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_20,HR_4_21_10N,J7,720,40,1000,6000,FPGA_81_11_22,81,11,22,F2A_742,f2g_tx_oe_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_20,HR_4_21_10N,J7,720,40,1000,6000,FPGA_81_11_23,81,11,23,F2A_743,f2g_tx_dvalid_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_20,HR_4_21_10N,J7,720,40,1000,6000,FPGA_81_11_24,81,11,24,F2A_744,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,HR_4_19_9N,K8,460,40,1000,4000,FPGA_81_11_48,81,11,48,A2F_768,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,HR_4_19_9N,K8,460,40,1000,4000,FPGA_81_11_49,81,11,49,A2F_769,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,HR_4_19_9N,K8,460,40,1000,4000,FPGA_81_11_50,81,11,50,A2F_770,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,HR_4_19_9N,K8,590,40,1000,5000,FPGA_81_11_51,81,11,51,A2F_771,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,HR_4_19_9N,K8,590,40,1000,5000,FPGA_81_11_52,81,11,52,A2F_772,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,HR_4_19_9N,K8,590,40,1000,5000,FPGA_81_11_53,81,11,53,A2F_773,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,HR_4_19_9N,K8,590,40,1000,5000,FPGA_81_11_54,81,11,54,A2F_774,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,HR_4_19_9N,K8,590,40,1000,5000,FPGA_81_11_55,81,11,55,A2F_775,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,HR_4_19_9N,K8,590,40,1000,5000,FPGA_81_11_56,81,11,56,A2F_776,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,HR_4_19_9N,K8,590,40,1000,5000,FPGA_81_11_57,81,11,57,A2F_777,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,HR_4_19_9N,K8,590,40,1000,5000,FPGA_81_11_58,81,11,58,A2F_778,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_20,HR_4_21_10N,J7,980,40,2000,1000,FPGA_81_11_59,81,11,59,A2F_779,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,70,40,1000,1000,FPGA_81_12_0,81,12,0,F2A_792,f2g_addr[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,70,40,1000,1000,FPGA_81_12_1,81,12,1,F2A_793,f2g_addr[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,70,40,1000,1000,FPGA_81_12_2,81,12,2,F2A_794,f2g_addr[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,70,40,1000,1000,FPGA_81_12_3,81,12,3,F2A_795,f2g_addr[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,70,40,1000,1000,FPGA_81_12_4,81,12,4,F2A_796,f2g_addr[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,70,40,1000,1000,FPGA_81_12_5,81,12,5,F2A_797,f2g_trx_dly_ld,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,70,40,1000,1000,FPGA_81_12_6,81,12,6,F2A_798,f2g_trx_dly_adj,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,70,40,1000,1000,FPGA_81_12_7,81,12,7,F2A_799,f2g_trx_dly_inc,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,70,40,1000,1000,FPGA_81_12_8,81,12,8,F2A_800,f2g_rx_bitslip_adj,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,.
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,330,40,1000,3000,FPGA_81_12_48,81,12,48,A2F_840,g2f_trx_dly_tap[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,330,40,1000,3000,FPGA_81_12_49,81,12,49,A2F_841,g2f_trx_dly_tap[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,330,40,1000,3000,FPGA_81_12_50,81,12,50,A2F_842,g2f_trx_dly_tap[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,330,40,1000,3000,FPGA_81_12_51,81,12,51,A2F_843,g2f_trx_dly_tap[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,330,40,1000,3000,FPGA_81_12_52,81,12,52,A2F_844,g2f_trx_dly_tap[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,330,40,1000,3000,FPGA_81_12_53,81,12,53,A2F_845,g2f_trx_dly_tap[5],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,460,40,1000,4000,FPGA_81_12_54,81,12,54,A2F_846,g2f_rx_dpa_lock,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,460,40,1000,4000,FPGA_81_12_55,81,12,55,A2F_847,g2f_rx_dpa_error,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,460,40,1000,4000,FPGA_81_12_56,81,12,56,A2F_848,g2f_rx_dpa_phase[0],,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,460,40,1000,4000,FPGA_81_12_57,81,12,57,A2F_849,g2f_rx_dpa_phase[1],,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,460,40,1000,4000,FPGA_81_12_58,81,12,58,A2F_850,g2f_rx_dpa_phase[2],,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,70,40,1000,1000,FPGA_81_13_0,81,13,0,F2A_864,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,200,40,1000,2000,FPGA_81_13_1,81,13,1,F2A_865,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,200,40,1000,2000,FPGA_81_13_2,81,13,2,F2A_866,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,200,40,1000,2000,FPGA_81_13_3,81,13,3,F2A_867,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,200,40,1000,2000,FPGA_81_13_4,81,13,4,F2A_868,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,200,40,1000,2000,FPGA_81_13_5,81,13,5,F2A_869,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,200,40,1000,2000,FPGA_81_13_6,81,13,6,F2A_870,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,200,40,1000,2000,FPGA_81_13_7,81,13,7,F2A_871,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,200,40,1000,2000,FPGA_81_13_8,81,13,8,F2A_872,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,200,40,1000,2000,FPGA_81_13_9,81,13,9,F2A_873,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,330,40,1000,3000,FPGA_81_13_10,81,13,10,F2A_874,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,330,40,1000,3000,FPGA_81_13_11,81,13,11,F2A_875,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,330,40,1000,3000,FPGA_81_13_12,81,13,12,F2A_876,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,330,40,1000,3000,FPGA_81_13_13,81,13,13,F2A_877,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,590,40,1000,5000,FPGA_81_13_14,81,13,14,F2A_878,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,590,40,1000,5000,FPGA_81_13_15,81,13,15,F2A_879,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,590,40,1000,5000,FPGA_81_13_16,81,13,16,F2A_880,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,720,40,1000,6000,FPGA_81_13_17,81,13,17,F2A_881,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_22,HR_4_23_11N,N6,720,40,1000,6000,FPGA_81_13_18,81,13,18,F2A_882,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_22,HR_4_23_11N,N6,720,40,1000,6000,FPGA_81_13_19,81,13,19,F2A_883,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_22,HR_4_23_11N,N6,720,40,1000,6000,FPGA_81_13_20,81,13,20,F2A_884,f2g_trx_reset_n_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_22,HR_4_23_11N,N6,720,40,1000,6000,FPGA_81_13_21,81,13,21,F2A_885,f2g_in_en_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_22,HR_4_23_11N,N6,720,40,1000,6000,FPGA_81_13_22,81,13,22,F2A_886,f2g_tx_oe_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_22,HR_4_23_11N,N6,720,40,1000,6000,FPGA_81_13_23,81,13,23,F2A_887,f2g_tx_dvalid_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_22,HR_4_23_11N,N6,720,40,1000,6000,FPGA_81_13_24,81,13,24,F2A_888,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,460,40,1000,4000,FPGA_81_13_48,81,13,48,A2F_912,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,460,40,1000,4000,FPGA_81_13_49,81,13,49,A2F_913,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,460,40,1000,4000,FPGA_81_13_50,81,13,50,A2F_914,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,590,40,1000,5000,FPGA_81_13_51,81,13,51,A2F_915,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,590,40,1000,5000,FPGA_81_13_52,81,13,52,A2F_916,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,590,40,1000,5000,FPGA_81_13_53,81,13,53,A2F_917,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,590,40,1000,5000,FPGA_81_13_54,81,13,54,A2F_918,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,590,40,1000,5000,FPGA_81_13_55,81,13,55,A2F_919,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,590,40,1000,5000,FPGA_81_13_56,81,13,56,A2F_920,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,590,40,1000,5000,FPGA_81_13_57,81,13,57,A2F_921,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,590,40,1000,5000,FPGA_81_13_58,81,13,58,A2F_922,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_22,HR_4_23_11N,N6,980,40,2000,1000,FPGA_81_13_59,81,13,59,A2F_923,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,HR_4_24_12P,L6,70,40,1000,1000,FPGA_81_14_0,81,14,0,F2A_936,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,HR_4_24_12P,L6,200,40,1000,2000,FPGA_81_14_1,81,14,1,F2A_937,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,HR_4_24_12P,L6,200,40,1000,2000,FPGA_81_14_2,81,14,2,F2A_938,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,HR_4_24_12P,L6,200,40,1000,2000,FPGA_81_14_3,81,14,3,F2A_939,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,HR_4_24_12P,L6,200,40,1000,2000,FPGA_81_14_4,81,14,4,F2A_940,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,HR_4_24_12P,L6,200,40,1000,2000,FPGA_81_14_5,81,14,5,F2A_941,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,HR_4_24_12P,L6,200,40,1000,2000,FPGA_81_14_6,81,14,6,F2A_942,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,HR_4_24_12P,L6,200,40,1000,2000,FPGA_81_14_7,81,14,7,F2A_943,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,HR_4_24_12P,L6,200,40,1000,2000,FPGA_81_14_8,81,14,8,F2A_944,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,HR_4_24_12P,L6,200,40,1000,2000,FPGA_81_14_9,81,14,9,F2A_945,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,HR_4_24_12P,L6,330,40,1000,3000,FPGA_81_14_10,81,14,10,F2A_946,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,HR_4_24_12P,L6,330,40,1000,3000,FPGA_81_14_11,81,14,11,F2A_947,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,HR_4_24_12P,L6,330,40,1000,3000,FPGA_81_14_12,81,14,12,F2A_948,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,HR_4_24_12P,L6,330,40,1000,3000,FPGA_81_14_13,81,14,13,F2A_949,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,HR_4_24_12P,L6,590,40,1000,5000,FPGA_81_14_14,81,14,14,F2A_950,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,HR_4_24_12P,L6,590,40,1000,5000,FPGA_81_14_15,81,14,15,F2A_951,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,HR_4_24_12P,L6,590,40,1000,5000,FPGA_81_14_16,81,14,16,F2A_952,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,HR_4_24_12P,L6,720,40,1000,6000,FPGA_81_14_17,81,14,17,F2A_953,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_24,HR_4_25_12N,J6,720,40,1000,6000,FPGA_81_14_18,81,14,18,F2A_954,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_24,HR_4_25_12N,J6,720,40,1000,6000,FPGA_81_14_19,81,14,19,F2A_955,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_24,HR_4_25_12N,J6,720,40,1000,6000,FPGA_81_14_20,81,14,20,F2A_956,f2g_trx_reset_n_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_24,HR_4_25_12N,J6,720,40,1000,6000,FPGA_81_14_21,81,14,21,F2A_957,f2g_in_en_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_24,HR_4_25_12N,J6,720,40,1000,6000,FPGA_81_14_22,81,14,22,F2A_958,f2g_tx_oe_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_24,HR_4_25_12N,J6,720,40,1000,6000,FPGA_81_14_23,81,14,23,F2A_959,f2g_tx_dvalid_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_24,HR_4_25_12N,J6,720,40,1000,6000,FPGA_81_14_24,81,14,24,F2A_960,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,HR_4_24_12P,L6,460,40,1000,4000,FPGA_81_14_48,81,14,48,A2F_984,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,HR_4_24_12P,L6,460,40,1000,4000,FPGA_81_14_49,81,14,49,A2F_985,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,HR_4_24_12P,L6,460,40,1000,4000,FPGA_81_14_50,81,14,50,A2F_986,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,HR_4_24_12P,L6,590,40,1000,5000,FPGA_81_14_51,81,14,51,A2F_987,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,HR_4_24_12P,L6,590,40,1000,5000,FPGA_81_14_52,81,14,52,A2F_988,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,HR_4_24_12P,L6,590,40,1000,5000,FPGA_81_14_53,81,14,53,A2F_989,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,HR_4_24_12P,L6,590,40,1000,5000,FPGA_81_14_54,81,14,54,A2F_990,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,HR_4_24_12P,L6,590,40,1000,5000,FPGA_81_14_55,81,14,55,A2F_991,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,HR_4_24_12P,L6,590,40,1000,5000,FPGA_81_14_56,81,14,56,A2F_992,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,HR_4_24_12P,L6,590,40,1000,5000,FPGA_81_14_57,81,14,57,A2F_993,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,HR_4_24_12P,L6,590,40,1000,5000,FPGA_81_14_58,81,14,58,A2F_994,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_24,HR_4_25_12N,J6,980,40,2000,1000,FPGA_81_14_59,81,14,59,A2F_995,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,HR_4_26_13P,P7,70,40,1000,1000,FPGA_81_15_0,81,15,0,F2A_1008,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,HR_4_26_13P,P7,200,40,1000,2000,FPGA_81_15_1,81,15,1,F2A_1009,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,HR_4_26_13P,P7,200,40,1000,2000,FPGA_81_15_2,81,15,2,F2A_1010,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,HR_4_26_13P,P7,200,40,1000,2000,FPGA_81_15_3,81,15,3,F2A_1011,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,HR_4_26_13P,P7,200,40,1000,2000,FPGA_81_15_4,81,15,4,F2A_1012,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,HR_4_26_13P,P7,200,40,1000,2000,FPGA_81_15_5,81,15,5,F2A_1013,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,HR_4_26_13P,P7,200,40,1000,2000,FPGA_81_15_6,81,15,6,F2A_1014,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,HR_4_26_13P,P7,200,40,1000,2000,FPGA_81_15_7,81,15,7,F2A_1015,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,HR_4_26_13P,P7,200,40,1000,2000,FPGA_81_15_8,81,15,8,F2A_1016,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,HR_4_26_13P,P7,200,40,1000,2000,FPGA_81_15_9,81,15,9,F2A_1017,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,HR_4_26_13P,P7,330,40,1000,3000,FPGA_81_15_10,81,15,10,F2A_1018,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,HR_4_26_13P,P7,330,40,1000,3000,FPGA_81_15_11,81,15,11,F2A_1019,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,HR_4_26_13P,P7,330,40,1000,3000,FPGA_81_15_12,81,15,12,F2A_1020,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,HR_4_26_13P,P7,330,40,1000,3000,FPGA_81_15_13,81,15,13,F2A_1021,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,HR_4_26_13P,P7,590,40,1000,5000,FPGA_81_15_14,81,15,14,F2A_1022,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,HR_4_26_13P,P7,590,40,1000,5000,FPGA_81_15_15,81,15,15,F2A_1023,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,HR_4_26_13P,P7,590,40,1000,5000,FPGA_81_15_16,81,15,16,F2A_1024,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,HR_4_26_13P,P7,720,40,1000,6000,FPGA_81_15_17,81,15,17,F2A_1025,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_26,HR_4_27_13N,K3,720,40,1000,6000,FPGA_81_15_18,81,15,18,F2A_1026,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_26,HR_4_27_13N,K3,720,40,1000,6000,FPGA_81_15_19,81,15,19,F2A_1027,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_26,HR_4_27_13N,K3,720,40,1000,6000,FPGA_81_15_20,81,15,20,F2A_1028,f2g_trx_reset_n_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_26,HR_4_27_13N,K3,720,40,1000,6000,FPGA_81_15_21,81,15,21,F2A_1029,f2g_in_en_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_26,HR_4_27_13N,K3,720,40,1000,6000,FPGA_81_15_22,81,15,22,F2A_1030,f2g_tx_oe_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_26,HR_4_27_13N,K3,720,40,1000,6000,FPGA_81_15_23,81,15,23,F2A_1031,f2g_tx_dvalid_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_26,HR_4_27_13N,K3,720,40,1000,6000,FPGA_81_15_24,81,15,24,F2A_1032,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,HR_4_26_13P,P7,460,40,1000,4000,FPGA_81_15_48,81,15,48,A2F_1056,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,HR_4_26_13P,P7,460,40,1000,4000,FPGA_81_15_49,81,15,49,A2F_1057,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,HR_4_26_13P,P7,460,40,1000,4000,FPGA_81_15_50,81,15,50,A2F_1058,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,HR_4_26_13P,P7,590,40,1000,5000,FPGA_81_15_51,81,15,51,A2F_1059,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,HR_4_26_13P,P7,590,40,1000,5000,FPGA_81_15_52,81,15,52,A2F_1060,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,HR_4_26_13P,P7,590,40,1000,5000,FPGA_81_15_53,81,15,53,A2F_1061,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,HR_4_26_13P,P7,590,40,1000,5000,FPGA_81_15_54,81,15,54,A2F_1062,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,HR_4_26_13P,P7,590,40,1000,5000,FPGA_81_15_55,81,15,55,A2F_1063,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,HR_4_26_13P,P7,590,40,1000,5000,FPGA_81_15_56,81,15,56,A2F_1064,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,HR_4_26_13P,P7,590,40,1000,5000,FPGA_81_15_57,81,15,57,A2F_1065,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,HR_4_26_13P,P7,590,40,1000,5000,FPGA_81_15_58,81,15,58,A2F_1066,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_26,HR_4_27_13N,K3,980,40,2000,1000,FPGA_81_15_59,81,15,59,A2F_1067,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,HR_4_CC_28_14P,L4,70,40,1000,1000,FPGA_81_16_0,81,16,0,F2A_1080,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,HR_4_CC_28_14P,L4,200,40,1000,2000,FPGA_81_16_1,81,16,1,F2A_1081,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,HR_4_CC_28_14P,L4,200,40,1000,2000,FPGA_81_16_2,81,16,2,F2A_1082,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,HR_4_CC_28_14P,L4,200,40,1000,2000,FPGA_81_16_3,81,16,3,F2A_1083,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,HR_4_CC_28_14P,L4,200,40,1000,2000,FPGA_81_16_4,81,16,4,F2A_1084,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,HR_4_CC_28_14P,L4,200,40,1000,2000,FPGA_81_16_5,81,16,5,F2A_1085,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,HR_4_CC_28_14P,L4,200,40,1000,2000,FPGA_81_16_6,81,16,6,F2A_1086,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,HR_4_CC_28_14P,L4,200,40,1000,2000,FPGA_81_16_7,81,16,7,F2A_1087,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,HR_4_CC_28_14P,L4,200,40,1000,2000,FPGA_81_16_8,81,16,8,F2A_1088,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,HR_4_CC_28_14P,L4,200,40,1000,2000,FPGA_81_16_9,81,16,9,F2A_1089,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,HR_4_CC_28_14P,L4,330,40,1000,3000,FPGA_81_16_10,81,16,10,F2A_1090,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,HR_4_CC_28_14P,L4,330,40,1000,3000,FPGA_81_16_11,81,16,11,F2A_1091,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,HR_4_CC_28_14P,L4,330,40,1000,3000,FPGA_81_16_12,81,16,12,F2A_1092,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,HR_4_CC_28_14P,L4,330,40,1000,3000,FPGA_81_16_13,81,16,13,F2A_1093,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,HR_4_CC_28_14P,L4,590,40,1000,5000,FPGA_81_16_14,81,16,14,F2A_1094,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,HR_4_CC_28_14P,L4,590,40,1000,5000,FPGA_81_16_15,81,16,15,F2A_1095,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,HR_4_CC_28_14P,L4,590,40,1000,5000,FPGA_81_16_16,81,16,16,F2A_1096,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,HR_4_CC_28_14P,L4,720,40,1000,6000,FPGA_81_16_17,81,16,17,F2A_1097,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_28,HR_4_2_1P,J4,720,40,1000,6000,FPGA_81_16_18,81,16,18,F2A_1098,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_28,HR_4_2_1P,J4,720,40,1000,6000,FPGA_81_16_19,81,16,19,F2A_1099,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_28,HR_4_2_1P,J4,720,40,1000,6000,FPGA_81_16_20,81,16,20,F2A_1100,f2g_trx_reset_n_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_28,HR_4_2_1P,J4,720,40,1000,6000,FPGA_81_16_21,81,16,21,F2A_1101,f2g_in_en_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_28,HR_4_2_1P,J4,720,40,1000,6000,FPGA_81_16_22,81,16,22,F2A_1102,f2g_tx_oe_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_28,HR_4_2_1P,J4,720,40,1000,6000,FPGA_81_16_23,81,16,23,F2A_1103,f2g_tx_dvalid_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_28,HR_4_2_1P,J4,720,40,1000,6000,FPGA_81_16_24,81,16,24,F2A_1104,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,HR_4_CC_28_14P,L4,460,40,1000,4000,FPGA_81_16_48,81,16,48,A2F_1128,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,HR_4_CC_28_14P,L4,460,40,1000,4000,FPGA_81_16_49,81,16,49,A2F_1129,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,HR_4_CC_28_14P,L4,460,40,1000,4000,FPGA_81_16_50,81,16,50,A2F_1130,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,HR_4_CC_28_14P,L4,590,40,1000,5000,FPGA_81_16_51,81,16,51,A2F_1131,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,HR_4_CC_28_14P,L4,590,40,1000,5000,FPGA_81_16_52,81,16,52,A2F_1132,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,HR_4_CC_28_14P,L4,590,40,1000,5000,FPGA_81_16_53,81,16,53,A2F_1133,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,HR_4_CC_28_14P,L4,590,40,1000,5000,FPGA_81_16_54,81,16,54,A2F_1134,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,HR_4_CC_28_14P,L4,590,40,1000,5000,FPGA_81_16_55,81,16,55,A2F_1135,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,HR_4_CC_28_14P,L4,590,40,1000,5000,FPGA_81_16_56,81,16,56,A2F_1136,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,HR_4_CC_28_14P,L4,590,40,1000,5000,FPGA_81_16_57,81,16,57,A2F_1137,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,HR_4_CC_28_14P,L4,590,40,1000,5000,FPGA_81_16_58,81,16,58,A2F_1138,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_28,HR_4_2_1P,J4,980,40,2000,1000,FPGA_81_16_59,81,16,59,A2F_1139,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,HR_4_CC_29_14N,P5,70,40,1000,1000,FPGA_81_17_0,81,17,0,F2A_1152,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,HR_4_CC_29_14N,P5,200,40,1000,2000,FPGA_81_17_1,81,17,1,F2A_1153,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,HR_4_CC_29_14N,P5,200,40,1000,2000,FPGA_81_17_2,81,17,2,F2A_1154,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,HR_4_CC_29_14N,P5,200,40,1000,2000,FPGA_81_17_3,81,17,3,F2A_1155,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,HR_4_CC_29_14N,P5,200,40,1000,2000,FPGA_81_17_4,81,17,4,F2A_1156,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,HR_4_CC_29_14N,P5,200,40,1000,2000,FPGA_81_17_5,81,17,5,F2A_1157,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,HR_4_CC_29_14N,P5,200,40,1000,2000,FPGA_81_17_6,81,17,6,F2A_1158,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,HR_4_CC_29_14N,P5,200,40,1000,2000,FPGA_81_17_7,81,17,7,F2A_1159,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,HR_4_CC_29_14N,P5,200,40,1000,2000,FPGA_81_17_8,81,17,8,F2A_1160,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,HR_4_CC_29_14N,P5,200,40,1000,2000,FPGA_81_17_9,81,17,9,F2A_1161,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,HR_4_CC_29_14N,P5,330,40,1000,3000,FPGA_81_17_10,81,17,10,F2A_1162,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,HR_4_CC_29_14N,P5,330,40,1000,3000,FPGA_81_17_11,81,17,11,F2A_1163,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,HR_4_CC_29_14N,P5,330,40,1000,3000,FPGA_81_17_12,81,17,12,F2A_1164,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,HR_4_CC_29_14N,P5,330,40,1000,3000,FPGA_81_17_13,81,17,13,F2A_1165,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,HR_4_CC_29_14N,P5,590,40,1000,5000,FPGA_81_17_14,81,17,14,F2A_1166,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,HR_4_CC_29_14N,P5,590,40,1000,5000,FPGA_81_17_15,81,17,15,F2A_1167,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,HR_4_CC_29_14N,P5,590,40,1000,5000,FPGA_81_17_16,81,17,16,F2A_1168,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,HR_4_CC_29_14N,P5,720,40,1000,6000,FPGA_81_17_17,81,17,17,F2A_1169,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_30,HR_4_31_15N,L5,720,40,1000,6000,FPGA_81_17_18,81,17,18,F2A_1170,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_30,HR_4_31_15N,L5,720,40,1000,6000,FPGA_81_17_19,81,17,19,F2A_1171,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_30,HR_4_31_15N,L5,720,40,1000,6000,FPGA_81_17_20,81,17,20,F2A_1172,f2g_trx_reset_n_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_30,HR_4_31_15N,L5,720,40,1000,6000,FPGA_81_17_21,81,17,21,F2A_1173,f2g_in_en_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_30,HR_4_31_15N,L5,720,40,1000,6000,FPGA_81_17_22,81,17,22,F2A_1174,f2g_tx_oe_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_30,HR_4_31_15N,L5,720,40,1000,6000,FPGA_81_17_23,81,17,23,F2A_1175,f2g_tx_dvalid_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_30,HR_4_31_15N,L5,720,40,1000,6000,FPGA_81_17_24,81,17,24,F2A_1176,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,HR_4_CC_29_14N,P5,460,40,1000,4000,FPGA_81_17_48,81,17,48,A2F_1200,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,HR_4_CC_29_14N,P5,460,40,1000,4000,FPGA_81_17_49,81,17,49,A2F_1201,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,HR_4_CC_29_14N,P5,460,40,1000,4000,FPGA_81_17_50,81,17,50,A2F_1202,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,HR_4_CC_29_14N,P5,590,40,1000,5000,FPGA_81_17_51,81,17,51,A2F_1203,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,HR_4_CC_29_14N,P5,590,40,1000,5000,FPGA_81_17_52,81,17,52,A2F_1204,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,HR_4_CC_29_14N,P5,590,40,1000,5000,FPGA_81_17_53,81,17,53,A2F_1205,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,HR_4_CC_29_14N,P5,590,40,1000,5000,FPGA_81_17_54,81,17,54,A2F_1206,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,HR_4_CC_29_14N,P5,590,40,1000,5000,FPGA_81_17_55,81,17,55,A2F_1207,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,HR_4_CC_29_14N,P5,590,40,1000,5000,FPGA_81_17_56,81,17,56,A2F_1208,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,HR_4_CC_29_14N,P5,590,40,1000,5000,FPGA_81_17_57,81,17,57,A2F_1209,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,HR_4_CC_29_14N,P5,590,40,1000,5000,FPGA_81_17_58,81,17,58,A2F_1210,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_30,HR_4_31_15N,L5,980,40,2000,1000,FPGA_81_17_59,81,17,59,A2F_1211,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,HR_4_32_16P,J5,70,40,1000,1000,FPGA_81_18_0,81,18,0,F2A_1224,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,HR_4_32_16P,J5,200,40,1000,2000,FPGA_81_18_1,81,18,1,F2A_1225,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,HR_4_32_16P,J5,200,40,1000,2000,FPGA_81_18_2,81,18,2,F2A_1226,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,HR_4_32_16P,J5,200,40,1000,2000,FPGA_81_18_3,81,18,3,F2A_1227,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,HR_4_32_16P,J5,200,40,1000,2000,FPGA_81_18_4,81,18,4,F2A_1228,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,HR_4_32_16P,J5,200,40,1000,2000,FPGA_81_18_5,81,18,5,F2A_1229,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,HR_4_32_16P,J5,200,40,1000,2000,FPGA_81_18_6,81,18,6,F2A_1230,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,HR_4_32_16P,J5,200,40,1000,2000,FPGA_81_18_7,81,18,7,F2A_1231,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,HR_4_32_16P,J5,200,40,1000,2000,FPGA_81_18_8,81,18,8,F2A_1232,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,HR_4_32_16P,J5,200,40,1000,2000,FPGA_81_18_9,81,18,9,F2A_1233,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,HR_4_32_16P,J5,330,40,1000,3000,FPGA_81_18_10,81,18,10,F2A_1234,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,HR_4_32_16P,J5,330,40,1000,3000,FPGA_81_18_11,81,18,11,F2A_1235,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,HR_4_32_16P,J5,330,40,1000,3000,FPGA_81_18_12,81,18,12,F2A_1236,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,HR_4_32_16P,J5,330,40,1000,3000,FPGA_81_18_13,81,18,13,F2A_1237,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,HR_4_32_16P,J5,590,40,1000,5000,FPGA_81_18_14,81,18,14,F2A_1238,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,HR_4_32_16P,J5,590,40,1000,5000,FPGA_81_18_15,81,18,15,F2A_1239,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,HR_4_32_16P,J5,590,40,1000,5000,FPGA_81_18_16,81,18,16,F2A_1240,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,HR_4_32_16P,J5,720,40,1000,6000,FPGA_81_18_17,81,18,17,F2A_1241,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_32,HR_4_33_16N,P6,720,40,1000,6000,FPGA_81_18_18,81,18,18,F2A_1242,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_32,HR_4_33_16N,P6,720,40,1000,6000,FPGA_81_18_19,81,18,19,F2A_1243,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_32,HR_4_33_16N,P6,720,40,1000,6000,FPGA_81_18_20,81,18,20,F2A_1244,f2g_trx_reset_n_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_32,HR_4_33_16N,P6,720,40,1000,6000,FPGA_81_18_21,81,18,21,F2A_1245,f2g_in_en_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_32,HR_4_33_16N,P6,720,40,1000,6000,FPGA_81_18_22,81,18,22,F2A_1246,f2g_tx_oe_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_32,HR_4_33_16N,P6,720,40,1000,6000,FPGA_81_18_23,81,18,23,F2A_1247,f2g_tx_dvalid_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_32,HR_4_33_16N,P6,720,40,1000,6000,FPGA_81_18_24,81,18,24,F2A_1248,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,HR_4_32_16P,J5,460,40,1000,4000,FPGA_81_18_48,81,18,48,A2F_1272,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,HR_4_32_16P,J5,460,40,1000,4000,FPGA_81_18_49,81,18,49,A2F_1273,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,HR_4_32_16P,J5,460,40,1000,4000,FPGA_81_18_50,81,18,50,A2F_1274,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,HR_4_32_16P,J5,590,40,1000,5000,FPGA_81_18_51,81,18,51,A2F_1275,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,HR_4_32_16P,J5,590,40,1000,5000,FPGA_81_18_52,81,18,52,A2F_1276,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,HR_4_32_16P,J5,590,40,1000,5000,FPGA_81_18_53,81,18,53,A2F_1277,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,HR_4_32_16P,J5,590,40,1000,5000,FPGA_81_18_54,81,18,54,A2F_1278,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,HR_4_32_16P,J5,590,40,1000,5000,FPGA_81_18_55,81,18,55,A2F_1279,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,HR_4_32_16P,J5,590,40,1000,5000,FPGA_81_18_56,81,18,56,A2F_1280,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,HR_4_32_16P,J5,590,40,1000,5000,FPGA_81_18_57,81,18,57,A2F_1281,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,HR_4_32_16P,J5,590,40,1000,5000,FPGA_81_18_58,81,18,58,A2F_1282,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_32,HR_4_33_16N,P6,980,40,2000,1000,FPGA_81_18_59,81,18,59,A2F_1283,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,HR_4_34_17P,N5,70,40,1000,1000,FPGA_81_19_0,81,19,0,F2A_1296,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,HR_4_34_17P,N5,200,40,1000,2000,FPGA_81_19_1,81,19,1,F2A_1297,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,HR_4_34_17P,N5,200,40,1000,2000,FPGA_81_19_2,81,19,2,F2A_1298,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,HR_4_34_17P,N5,200,40,1000,2000,FPGA_81_19_3,81,19,3,F2A_1299,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,HR_4_34_17P,N5,200,40,1000,2000,FPGA_81_19_4,81,19,4,F2A_1300,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,HR_4_34_17P,N5,200,40,1000,2000,FPGA_81_19_5,81,19,5,F2A_1301,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,HR_4_34_17P,N5,200,40,1000,2000,FPGA_81_19_6,81,19,6,F2A_1302,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,HR_4_34_17P,N5,200,40,1000,2000,FPGA_81_19_7,81,19,7,F2A_1303,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,HR_4_34_17P,N5,200,40,1000,2000,FPGA_81_19_8,81,19,8,F2A_1304,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,HR_4_34_17P,N5,200,40,1000,2000,FPGA_81_19_9,81,19,9,F2A_1305,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,HR_4_34_17P,N5,330,40,1000,3000,FPGA_81_19_10,81,19,10,F2A_1306,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,HR_4_34_17P,N5,330,40,1000,3000,FPGA_81_19_11,81,19,11,F2A_1307,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,HR_4_34_17P,N5,330,40,1000,3000,FPGA_81_19_12,81,19,12,F2A_1308,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,HR_4_34_17P,N5,330,40,1000,3000,FPGA_81_19_13,81,19,13,F2A_1309,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,HR_4_34_17P,N5,590,40,1000,5000,FPGA_81_19_14,81,19,14,F2A_1310,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,HR_4_34_17P,N5,590,40,1000,5000,FPGA_81_19_15,81,19,15,F2A_1311,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,HR_4_34_17P,N5,590,40,1000,5000,FPGA_81_19_16,81,19,16,F2A_1312,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,HR_4_34_17P,N5,720,40,1000,6000,FPGA_81_19_17,81,19,17,F2A_1313,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_34,HR_4_35_17N,L3,720,40,1000,6000,FPGA_81_19_18,81,19,18,F2A_1314,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_34,HR_4_35_17N,L3,720,40,1000,6000,FPGA_81_19_19,81,19,19,F2A_1315,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_34,HR_4_35_17N,L3,720,40,1000,6000,FPGA_81_19_20,81,19,20,F2A_1316,f2g_trx_reset_n_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_34,HR_4_35_17N,L3,720,40,1000,6000,FPGA_81_19_21,81,19,21,F2A_1317,f2g_in_en_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_34,HR_4_35_17N,L3,720,40,1000,6000,FPGA_81_19_22,81,19,22,F2A_1318,f2g_tx_oe_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_34,HR_4_35_17N,L3,720,40,1000,6000,FPGA_81_19_23,81,19,23,F2A_1319,f2g_tx_dvalid_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_34,HR_4_35_17N,L3,720,40,1000,6000,FPGA_81_19_24,81,19,24,F2A_1320,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,HR_4_34_17P,N5,460,40,1000,4000,FPGA_81_19_48,81,19,48,A2F_1344,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,HR_4_34_17P,N5,460,40,1000,4000,FPGA_81_19_49,81,19,49,A2F_1345,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,HR_4_34_17P,N5,460,40,1000,4000,FPGA_81_19_50,81,19,50,A2F_1346,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,HR_4_34_17P,N5,590,40,1000,5000,FPGA_81_19_51,81,19,51,A2F_1347,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,HR_4_34_17P,N5,590,40,1000,5000,FPGA_81_19_52,81,19,52,A2F_1348,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,HR_4_34_17P,N5,590,40,1000,5000,FPGA_81_19_53,81,19,53,A2F_1349,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,HR_4_34_17P,N5,590,40,1000,5000,FPGA_81_19_54,81,19,54,A2F_1350,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,HR_4_34_17P,N5,590,40,1000,5000,FPGA_81_19_55,81,19,55,A2F_1351,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,HR_4_34_17P,N5,590,40,1000,5000,FPGA_81_19_56,81,19,56,A2F_1352,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,HR_4_34_17P,N5,590,40,1000,5000,FPGA_81_19_57,81,19,57,A2F_1353,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,HR_4_34_17P,N5,590,40,1000,5000,FPGA_81_19_58,81,19,58,A2F_1354,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_34,HR_4_35_17N,L3,980,40,2000,1000,FPGA_81_19_59,81,19,59,A2F_1355,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,HR_4_36_18P,J3,70,40,1000,1000,FPGA_81_20_0,81,20,0,F2A_1368,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,HR_4_36_18P,J3,200,40,1000,2000,FPGA_81_20_1,81,20,1,F2A_1369,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,HR_4_36_18P,J3,200,40,1000,2000,FPGA_81_20_2,81,20,2,F2A_1370,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,HR_4_36_18P,J3,200,40,1000,2000,FPGA_81_20_3,81,20,3,F2A_1371,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,HR_4_36_18P,J3,200,40,1000,2000,FPGA_81_20_4,81,20,4,F2A_1372,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,HR_4_36_18P,J3,200,40,1000,2000,FPGA_81_20_5,81,20,5,F2A_1373,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,HR_4_36_18P,J3,200,40,1000,2000,FPGA_81_20_6,81,20,6,F2A_1374,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,HR_4_36_18P,J3,200,40,1000,2000,FPGA_81_20_7,81,20,7,F2A_1375,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,HR_4_36_18P,J3,200,40,1000,2000,FPGA_81_20_8,81,20,8,F2A_1376,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,HR_4_36_18P,J3,200,40,1000,2000,FPGA_81_20_9,81,20,9,F2A_1377,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,HR_4_36_18P,J3,330,40,1000,3000,FPGA_81_20_10,81,20,10,F2A_1378,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,HR_4_36_18P,J3,330,40,1000,3000,FPGA_81_20_11,81,20,11,F2A_1379,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,HR_4_36_18P,J3,330,40,1000,3000,FPGA_81_20_12,81,20,12,F2A_1380,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,HR_4_36_18P,J3,330,40,1000,3000,FPGA_81_20_13,81,20,13,F2A_1381,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,HR_4_36_18P,J3,590,40,1000,5000,FPGA_81_20_14,81,20,14,F2A_1382,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,HR_4_36_18P,J3,590,40,1000,5000,FPGA_81_20_15,81,20,15,F2A_1383,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,HR_4_36_18P,J3,590,40,1000,5000,FPGA_81_20_16,81,20,16,F2A_1384,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,HR_4_36_18P,J3,720,40,1000,6000,FPGA_81_20_17,81,20,17,F2A_1385,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_36,HR_4_37_18N,P2,720,40,1000,6000,FPGA_81_20_18,81,20,18,F2A_1386,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_36,HR_4_37_18N,P2,720,40,1000,6000,FPGA_81_20_19,81,20,19,F2A_1387,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_36,HR_4_37_18N,P2,720,40,1000,6000,FPGA_81_20_20,81,20,20,F2A_1388,f2g_trx_reset_n_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_36,HR_4_37_18N,P2,720,40,1000,6000,FPGA_81_20_21,81,20,21,F2A_1389,f2g_in_en_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_36,HR_4_37_18N,P2,720,40,1000,6000,FPGA_81_20_22,81,20,22,F2A_1390,f2g_tx_oe_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_36,HR_4_37_18N,P2,720,40,1000,6000,FPGA_81_20_23,81,20,23,F2A_1391,f2g_tx_dvalid_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_36,HR_4_37_18N,P2,720,40,1000,6000,FPGA_81_20_24,81,20,24,F2A_1392,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,HR_4_36_18P,J3,460,40,1000,4000,FPGA_81_20_48,81,20,48,A2F_1416,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,HR_4_36_18P,J3,460,40,1000,4000,FPGA_81_20_49,81,20,49,A2F_1417,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,HR_4_36_18P,J3,460,40,1000,4000,FPGA_81_20_50,81,20,50,A2F_1418,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,HR_4_36_18P,J3,590,40,1000,5000,FPGA_81_20_51,81,20,51,A2F_1419,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,HR_4_36_18P,J3,590,40,1000,5000,FPGA_81_20_52,81,20,52,A2F_1420,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,HR_4_36_18P,J3,590,40,1000,5000,FPGA_81_20_53,81,20,53,A2F_1421,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,HR_4_36_18P,J3,590,40,1000,5000,FPGA_81_20_54,81,20,54,A2F_1422,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,HR_4_36_18P,J3,590,40,1000,5000,FPGA_81_20_55,81,20,55,A2F_1423,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,HR_4_36_18P,J3,590,40,1000,5000,FPGA_81_20_56,81,20,56,A2F_1424,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,HR_4_36_18P,J3,590,40,1000,5000,FPGA_81_20_57,81,20,57,A2F_1425,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,HR_4_36_18P,J3,590,40,1000,5000,FPGA_81_20_58,81,20,58,A2F_1426,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_36,HR_4_37_18N,P2,980,40,2000,1000,FPGA_81_20_59,81,20,59,A2F_1427,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,HR_4_38_19P,L2,70,40,1000,1000,FPGA_81_21_0,81,21,0,F2A_1440,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,HR_4_38_19P,L2,200,40,1000,2000,FPGA_81_21_1,81,21,1,F2A_1441,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,HR_4_38_19P,L2,200,40,1000,2000,FPGA_81_21_2,81,21,2,F2A_1442,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,HR_4_38_19P,L2,200,40,1000,2000,FPGA_81_21_3,81,21,3,F2A_1443,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,HR_4_38_19P,L2,200,40,1000,2000,FPGA_81_21_4,81,21,4,F2A_1444,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,HR_4_38_19P,L2,200,40,1000,2000,FPGA_81_21_5,81,21,5,F2A_1445,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,HR_4_38_19P,L2,200,40,1000,2000,FPGA_81_21_6,81,21,6,F2A_1446,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,HR_4_38_19P,L2,200,40,1000,2000,FPGA_81_21_7,81,21,7,F2A_1447,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,HR_4_38_19P,L2,200,40,1000,2000,FPGA_81_21_8,81,21,8,F2A_1448,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,HR_4_38_19P,L2,200,40,1000,2000,FPGA_81_21_9,81,21,9,F2A_1449,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,HR_4_38_19P,L2,330,40,1000,3000,FPGA_81_21_10,81,21,10,F2A_1450,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,HR_4_38_19P,L2,330,40,1000,3000,FPGA_81_21_11,81,21,11,F2A_1451,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,HR_4_38_19P,L2,330,40,1000,3000,FPGA_81_21_12,81,21,12,F2A_1452,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,HR_4_38_19P,L2,330,40,1000,3000,FPGA_81_21_13,81,21,13,F2A_1453,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,HR_4_38_19P,L2,590,40,1000,5000,FPGA_81_21_14,81,21,14,F2A_1454,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,HR_4_38_19P,L2,590,40,1000,5000,FPGA_81_21_15,81,21,15,F2A_1455,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,HR_4_38_19P,L2,590,40,1000,5000,FPGA_81_21_16,81,21,16,F2A_1456,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,HR_4_38_19P,L2,720,40,1000,6000,FPGA_81_21_17,81,21,17,F2A_1457,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_38,HR_4_3_1N,J2,720,40,1000,6000,FPGA_81_21_18,81,21,18,F2A_1458,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_38,HR_4_3_1N,J2,720,40,1000,6000,FPGA_81_21_19,81,21,19,F2A_1459,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_38,HR_4_3_1N,J2,720,40,1000,6000,FPGA_81_21_20,81,21,20,F2A_1460,f2g_trx_reset_n_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_38,HR_4_3_1N,J2,720,40,1000,6000,FPGA_81_21_21,81,21,21,F2A_1461,f2g_in_en_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_38,HR_4_3_1N,J2,720,40,1000,6000,FPGA_81_21_22,81,21,22,F2A_1462,f2g_tx_oe_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_38,HR_4_3_1N,J2,720,40,1000,6000,FPGA_81_21_23,81,21,23,F2A_1463,f2g_tx_dvalid_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_38,HR_4_3_1N,J2,720,40,1000,6000,FPGA_81_21_24,81,21,24,F2A_1464,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,HR_4_38_19P,L2,460,40,1000,4000,FPGA_81_21_48,81,21,48,A2F_1488,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,HR_4_38_19P,L2,460,40,1000,4000,FPGA_81_21_49,81,21,49,A2F_1489,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,HR_4_38_19P,L2,460,40,1000,4000,FPGA_81_21_50,81,21,50,A2F_1490,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,HR_4_38_19P,L2,590,40,1000,5000,FPGA_81_21_51,81,21,51,A2F_1491,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,HR_4_38_19P,L2,590,40,1000,5000,FPGA_81_21_52,81,21,52,A2F_1492,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,HR_4_38_19P,L2,590,40,1000,5000,FPGA_81_21_53,81,21,53,A2F_1493,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,HR_4_38_19P,L2,590,40,1000,5000,FPGA_81_21_54,81,21,54,A2F_1494,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,HR_4_38_19P,L2,590,40,1000,5000,FPGA_81_21_55,81,21,55,A2F_1495,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,HR_4_38_19P,L2,590,40,1000,5000,FPGA_81_21_56,81,21,56,A2F_1496,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,HR_4_38_19P,L2,590,40,1000,5000,FPGA_81_21_57,81,21,57,A2F_1497,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,HR_4_38_19P,L2,590,40,1000,5000,FPGA_81_21_58,81,21,58,A2F_1498,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_38,HR_4_3_1N,J2,980,40,2000,1000,FPGA_81_21_59,81,21,59,A2F_1499,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,HR_4_39_19N,N8,70,40,1000,1000,FPGA_81_22_0,81,22,0,F2A_1512,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,HR_4_39_19N,N8,200,40,1000,2000,FPGA_81_22_1,81,22,1,F2A_1513,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,HR_4_39_19N,N8,200,40,1000,2000,FPGA_81_22_2,81,22,2,F2A_1514,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,HR_4_39_19N,N8,200,40,1000,2000,FPGA_81_22_3,81,22,3,F2A_1515,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,HR_4_39_19N,N8,200,40,1000,2000,FPGA_81_22_4,81,22,4,F2A_1516,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,HR_4_39_19N,N8,200,40,1000,2000,FPGA_81_22_5,81,22,5,F2A_1517,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,HR_4_39_19N,N8,200,40,1000,2000,FPGA_81_22_6,81,22,6,F2A_1518,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,HR_4_39_19N,N8,200,40,1000,2000,FPGA_81_22_7,81,22,7,F2A_1519,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,HR_4_39_19N,N8,200,40,1000,2000,FPGA_81_22_8,81,22,8,F2A_1520,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,HR_4_39_19N,N8,200,40,1000,2000,FPGA_81_22_9,81,22,9,F2A_1521,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,HR_4_39_19N,N8,330,40,1000,3000,FPGA_81_22_10,81,22,10,F2A_1522,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,HR_4_39_19N,N8,330,40,1000,3000,FPGA_81_22_11,81,22,11,F2A_1523,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,HR_4_39_19N,N8,330,40,1000,3000,FPGA_81_22_12,81,22,12,F2A_1524,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,HR_4_39_19N,N8,330,40,1000,3000,FPGA_81_22_13,81,22,13,F2A_1525,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,HR_4_39_19N,N8,590,40,1000,5000,FPGA_81_22_14,81,22,14,F2A_1526,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,HR_4_39_19N,N8,590,40,1000,5000,FPGA_81_22_15,81,22,15,F2A_1527,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,HR_4_39_19N,N8,590,40,1000,5000,FPGA_81_22_16,81,22,16,F2A_1528,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,HR_4_39_19N,N8,720,40,1000,6000,FPGA_81_22_17,81,22,17,F2A_1529,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_40,HR_4_5_2N,L1,720,40,1000,6000,FPGA_81_22_18,81,22,18,F2A_1530,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_40,HR_4_5_2N,L1,720,40,1000,6000,FPGA_81_22_19,81,22,19,F2A_1531,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_40,HR_4_5_2N,L1,720,40,1000,6000,FPGA_81_22_20,81,22,20,F2A_1532,f2g_trx_reset_n_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_40,HR_4_5_2N,L1,720,40,1000,6000,FPGA_81_22_21,81,22,21,F2A_1533,f2g_in_en_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_40,HR_4_5_2N,L1,720,40,1000,6000,FPGA_81_22_22,81,22,22,F2A_1534,f2g_tx_oe_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_40,HR_4_5_2N,L1,720,40,1000,6000,FPGA_81_22_23,81,22,23,F2A_1535,f2g_tx_dvalid_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_40,HR_4_5_2N,L1,720,40,1000,6000,FPGA_81_22_24,81,22,24,F2A_1536,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,HR_4_39_19N,N8,460,40,1000,4000,FPGA_81_22_48,81,22,48,A2F_1560,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,HR_4_39_19N,N8,460,40,1000,4000,FPGA_81_22_49,81,22,49,A2F_1561,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,HR_4_39_19N,N8,460,40,1000,4000,FPGA_81_22_50,81,22,50,A2F_1562,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,HR_4_39_19N,N8,590,40,1000,5000,FPGA_81_22_51,81,22,51,A2F_1563,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,HR_4_39_19N,N8,590,40,1000,5000,FPGA_81_22_52,81,22,52,A2F_1564,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,HR_4_39_19N,N8,590,40,1000,5000,FPGA_81_22_53,81,22,53,A2F_1565,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,HR_4_39_19N,N8,590,40,1000,5000,FPGA_81_22_54,81,22,54,A2F_1566,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,HR_4_39_19N,N8,590,40,1000,5000,FPGA_81_22_55,81,22,55,A2F_1567,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,HR_4_39_19N,N8,590,40,1000,5000,FPGA_81_22_56,81,22,56,A2F_1568,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,HR_4_39_19N,N8,590,40,1000,5000,FPGA_81_22_57,81,22,57,A2F_1569,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,HR_4_39_19N,N8,590,40,1000,5000,FPGA_81_22_58,81,22,58,A2F_1570,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_40,HR_4_5_2N,L1,980,40,2000,1000,FPGA_81_22_59,81,22,59,A2F_1571,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,70,40,1000,1000,FPGA_81_23_0,81,23,0,F2A_1584,f2g_addr[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,70,40,1000,1000,FPGA_81_23_1,81,23,1,F2A_1585,f2g_addr[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,70,40,1000,1000,FPGA_81_23_2,81,23,2,F2A_1586,f2g_addr[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,70,40,1000,1000,FPGA_81_23_3,81,23,3,F2A_1587,f2g_addr[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,70,40,1000,1000,FPGA_81_23_4,81,23,4,F2A_1588,f2g_addr[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,70,40,1000,1000,FPGA_81_23_5,81,23,5,F2A_1589,f2g_trx_dly_ld,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,70,40,1000,1000,FPGA_81_23_6,81,23,6,F2A_1590,f2g_trx_dly_adj,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,70,40,1000,1000,FPGA_81_23_7,81,23,7,F2A_1591,f2g_trx_dly_inc,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,70,40,1000,1000,FPGA_81_23_8,81,23,8,F2A_1592,f2g_rx_bitslip_adj,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,.
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,330,40,1000,3000,FPGA_81_23_48,81,23,48,A2F_1632,g2f_trx_dly_tap[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,330,40,1000,3000,FPGA_81_23_49,81,23,49,A2F_1633,g2f_trx_dly_tap[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,330,40,1000,3000,FPGA_81_23_50,81,23,50,A2F_1634,g2f_trx_dly_tap[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,330,40,1000,3000,FPGA_81_23_51,81,23,51,A2F_1635,g2f_trx_dly_tap[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,330,40,1000,3000,FPGA_81_23_52,81,23,52,A2F_1636,g2f_trx_dly_tap[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,330,40,1000,3000,FPGA_81_23_53,81,23,53,A2F_1637,g2f_trx_dly_tap[5],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,460,40,1000,4000,FPGA_81_23_54,81,23,54,A2F_1638,g2f_rx_dpa_lock,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,460,40,1000,4000,FPGA_81_23_55,81,23,55,A2F_1639,g2f_rx_dpa_error,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,460,40,1000,4000,FPGA_81_23_56,81,23,56,A2F_1640,g2f_rx_dpa_phase[0],,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,460,40,1000,4000,FPGA_81_23_57,81,23,57,A2F_1641,g2f_rx_dpa_phase[1],,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,460,40,1000,4000,FPGA_81_23_58,81,23,58,A2F_1642,g2f_rx_dpa_phase[2],,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,70,40,1000,1000,FPGA_81_24_0,81,24,0,F2A_1656,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,200,40,1000,2000,FPGA_81_24_1,81,24,1,F2A_1657,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,200,40,1000,2000,FPGA_81_24_2,81,24,2,F2A_1658,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,200,40,1000,2000,FPGA_81_24_3,81,24,3,F2A_1659,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,200,40,1000,2000,FPGA_81_24_4,81,24,4,F2A_1660,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,200,40,1000,2000,FPGA_81_24_5,81,24,5,F2A_1661,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,200,40,1000,2000,FPGA_81_24_6,81,24,6,F2A_1662,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,200,40,1000,2000,FPGA_81_24_7,81,24,7,F2A_1663,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,200,40,1000,2000,FPGA_81_24_8,81,24,8,F2A_1664,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,200,40,1000,2000,FPGA_81_24_9,81,24,9,F2A_1665,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,330,40,1000,3000,FPGA_81_24_10,81,24,10,F2A_1666,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,330,40,1000,3000,FPGA_81_24_11,81,24,11,F2A_1667,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,330,40,1000,3000,FPGA_81_24_12,81,24,12,F2A_1668,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,330,40,1000,3000,FPGA_81_24_13,81,24,13,F2A_1669,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,590,40,1000,5000,FPGA_81_24_14,81,24,14,F2A_1670,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,590,40,1000,5000,FPGA_81_24_15,81,24,15,F2A_1671,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,590,40,1000,5000,FPGA_81_24_16,81,24,16,F2A_1672,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,720,40,1000,6000,FPGA_81_24_17,81,24,17,F2A_1673,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_2,HR_5_1_0N,W8,720,40,1000,6000,FPGA_81_24_18,81,24,18,F2A_1674,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_2,HR_5_1_0N,W8,720,40,1000,6000,FPGA_81_24_19,81,24,19,F2A_1675,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_2,HR_5_1_0N,W8,720,40,1000,6000,FPGA_81_24_20,81,24,20,F2A_1676,f2g_trx_reset_n_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_2,HR_5_1_0N,W8,720,40,1000,6000,FPGA_81_24_21,81,24,21,F2A_1677,f2g_in_en_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_2,HR_5_1_0N,W8,720,40,1000,6000,FPGA_81_24_22,81,24,22,F2A_1678,f2g_tx_oe_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_2,HR_5_1_0N,W8,720,40,1000,6000,FPGA_81_24_23,81,24,23,F2A_1679,f2g_tx_dvalid_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_2,HR_5_1_0N,W8,720,40,1000,6000,FPGA_81_24_24,81,24,24,F2A_1680,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,460,40,1000,4000,FPGA_81_24_48,81,24,48,A2F_1704,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,460,40,1000,4000,FPGA_81_24_49,81,24,49,A2F_1705,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,460,40,1000,4000,FPGA_81_24_50,81,24,50,A2F_1706,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,590,40,1000,5000,FPGA_81_24_51,81,24,51,A2F_1707,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,590,40,1000,5000,FPGA_81_24_52,81,24,52,A2F_1708,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,590,40,1000,5000,FPGA_81_24_53,81,24,53,A2F_1709,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,590,40,1000,5000,FPGA_81_24_54,81,24,54,A2F_1710,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,590,40,1000,5000,FPGA_81_24_55,81,24,55,A2F_1711,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,590,40,1000,5000,FPGA_81_24_56,81,24,56,A2F_1712,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,590,40,1000,5000,FPGA_81_24_57,81,24,57,A2F_1713,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,590,40,1000,5000,FPGA_81_24_58,81,24,58,A2F_1714,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_2,HR_5_1_0N,W8,980,40,2000,1000,FPGA_81_24_59,81,24,59,A2F_1715,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,HR_5_2_1P,Y5,70,40,1000,1000,FPGA_81_25_0,81,25,0,F2A_1728,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,HR_5_2_1P,Y5,200,40,1000,2000,FPGA_81_25_1,81,25,1,F2A_1729,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,HR_5_2_1P,Y5,200,40,1000,2000,FPGA_81_25_2,81,25,2,F2A_1730,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,HR_5_2_1P,Y5,200,40,1000,2000,FPGA_81_25_3,81,25,3,F2A_1731,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,HR_5_2_1P,Y5,200,40,1000,2000,FPGA_81_25_4,81,25,4,F2A_1732,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,HR_5_2_1P,Y5,200,40,1000,2000,FPGA_81_25_5,81,25,5,F2A_1733,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,HR_5_2_1P,Y5,200,40,1000,2000,FPGA_81_25_6,81,25,6,F2A_1734,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,HR_5_2_1P,Y5,200,40,1000,2000,FPGA_81_25_7,81,25,7,F2A_1735,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,HR_5_2_1P,Y5,200,40,1000,2000,FPGA_81_25_8,81,25,8,F2A_1736,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,HR_5_2_1P,Y5,200,40,1000,2000,FPGA_81_25_9,81,25,9,F2A_1737,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,HR_5_2_1P,Y5,330,40,1000,3000,FPGA_81_25_10,81,25,10,F2A_1738,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,HR_5_2_1P,Y5,330,40,1000,3000,FPGA_81_25_11,81,25,11,F2A_1739,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,HR_5_2_1P,Y5,330,40,1000,3000,FPGA_81_25_12,81,25,12,F2A_1740,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,HR_5_2_1P,Y5,330,40,1000,3000,FPGA_81_25_13,81,25,13,F2A_1741,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,HR_5_2_1P,Y5,590,40,1000,5000,FPGA_81_25_14,81,25,14,F2A_1742,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,HR_5_2_1P,Y5,590,40,1000,5000,FPGA_81_25_15,81,25,15,F2A_1743,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,HR_5_2_1P,Y5,590,40,1000,5000,FPGA_81_25_16,81,25,16,F2A_1744,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,HR_5_2_1P,Y5,720,40,1000,6000,FPGA_81_25_17,81,25,17,F2A_1745,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_4,HR_5_3_1N,T8,720,40,1000,6000,FPGA_81_25_18,81,25,18,F2A_1746,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_4,HR_5_3_1N,T8,720,40,1000,6000,FPGA_81_25_19,81,25,19,F2A_1747,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_4,HR_5_3_1N,T8,720,40,1000,6000,FPGA_81_25_20,81,25,20,F2A_1748,f2g_trx_reset_n_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_4,HR_5_3_1N,T8,720,40,1000,6000,FPGA_81_25_21,81,25,21,F2A_1749,f2g_in_en_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_4,HR_5_3_1N,T8,720,40,1000,6000,FPGA_81_25_22,81,25,22,F2A_1750,f2g_tx_oe_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_4,HR_5_3_1N,T8,720,40,1000,6000,FPGA_81_25_23,81,25,23,F2A_1751,f2g_tx_dvalid_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_4,HR_5_3_1N,T8,720,40,1000,6000,FPGA_81_25_24,81,25,24,F2A_1752,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,HR_5_2_1P,Y5,460,40,1000,4000,FPGA_81_25_48,81,25,48,A2F_1776,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,HR_5_2_1P,Y5,460,40,1000,4000,FPGA_81_25_49,81,25,49,A2F_1777,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,HR_5_2_1P,Y5,460,40,1000,4000,FPGA_81_25_50,81,25,50,A2F_1778,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,HR_5_2_1P,Y5,590,40,1000,5000,FPGA_81_25_51,81,25,51,A2F_1779,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,HR_5_2_1P,Y5,590,40,1000,5000,FPGA_81_25_52,81,25,52,A2F_1780,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,HR_5_2_1P,Y5,590,40,1000,5000,FPGA_81_25_53,81,25,53,A2F_1781,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,HR_5_2_1P,Y5,590,40,1000,5000,FPGA_81_25_54,81,25,54,A2F_1782,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,HR_5_2_1P,Y5,590,40,1000,5000,FPGA_81_25_55,81,25,55,A2F_1783,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,HR_5_2_1P,Y5,590,40,1000,5000,FPGA_81_25_56,81,25,56,A2F_1784,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,HR_5_2_1P,Y5,590,40,1000,5000,FPGA_81_25_57,81,25,57,A2F_1785,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,HR_5_2_1P,Y5,590,40,1000,5000,FPGA_81_25_58,81,25,58,A2F_1786,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_4,HR_5_3_1N,T8,980,40,2000,1000,FPGA_81_25_59,81,25,59,A2F_1787,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,HR_5_4_2P,R7,70,40,1000,1000,FPGA_81_26_0,81,26,0,F2A_1800,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,HR_5_4_2P,R7,200,40,1000,2000,FPGA_81_26_1,81,26,1,F2A_1801,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,HR_5_4_2P,R7,200,40,1000,2000,FPGA_81_26_2,81,26,2,F2A_1802,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,HR_5_4_2P,R7,200,40,1000,2000,FPGA_81_26_3,81,26,3,F2A_1803,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,HR_5_4_2P,R7,200,40,1000,2000,FPGA_81_26_4,81,26,4,F2A_1804,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,HR_5_4_2P,R7,200,40,1000,2000,FPGA_81_26_5,81,26,5,F2A_1805,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,HR_5_4_2P,R7,200,40,1000,2000,FPGA_81_26_6,81,26,6,F2A_1806,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,HR_5_4_2P,R7,200,40,1000,2000,FPGA_81_26_7,81,26,7,F2A_1807,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,HR_5_4_2P,R7,200,40,1000,2000,FPGA_81_26_8,81,26,8,F2A_1808,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,HR_5_4_2P,R7,200,40,1000,2000,FPGA_81_26_9,81,26,9,F2A_1809,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,HR_5_4_2P,R7,330,40,1000,3000,FPGA_81_26_10,81,26,10,F2A_1810,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,HR_5_4_2P,R7,330,40,1000,3000,FPGA_81_26_11,81,26,11,F2A_1811,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,HR_5_4_2P,R7,330,40,1000,3000,FPGA_81_26_12,81,26,12,F2A_1812,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,HR_5_4_2P,R7,330,40,1000,3000,FPGA_81_26_13,81,26,13,F2A_1813,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,HR_5_4_2P,R7,590,40,1000,5000,FPGA_81_26_14,81,26,14,F2A_1814,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,HR_5_4_2P,R7,590,40,1000,5000,FPGA_81_26_15,81,26,15,F2A_1815,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,HR_5_4_2P,R7,590,40,1000,5000,FPGA_81_26_16,81,26,16,F2A_1816,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,HR_5_4_2P,R7,720,40,1000,6000,FPGA_81_26_17,81,26,17,F2A_1817,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_6,HR_5_5_2N,U1,720,40,1000,6000,FPGA_81_26_18,81,26,18,F2A_1818,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_6,HR_5_5_2N,U1,720,40,1000,6000,FPGA_81_26_19,81,26,19,F2A_1819,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_6,HR_5_5_2N,U1,720,40,1000,6000,FPGA_81_26_20,81,26,20,F2A_1820,f2g_trx_reset_n_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_6,HR_5_5_2N,U1,720,40,1000,6000,FPGA_81_26_21,81,26,21,F2A_1821,f2g_in_en_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_6,HR_5_5_2N,U1,720,40,1000,6000,FPGA_81_26_22,81,26,22,F2A_1822,f2g_tx_oe_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_6,HR_5_5_2N,U1,720,40,1000,6000,FPGA_81_26_23,81,26,23,F2A_1823,f2g_tx_dvalid_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_6,HR_5_5_2N,U1,720,40,1000,6000,FPGA_81_26_24,81,26,24,F2A_1824,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,HR_5_4_2P,R7,460,40,1000,4000,FPGA_81_26_48,81,26,48,A2F_1848,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,HR_5_4_2P,R7,460,40,1000,4000,FPGA_81_26_49,81,26,49,A2F_1849,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,HR_5_4_2P,R7,460,40,1000,4000,FPGA_81_26_50,81,26,50,A2F_1850,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,HR_5_4_2P,R7,590,40,1000,5000,FPGA_81_26_51,81,26,51,A2F_1851,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,HR_5_4_2P,R7,590,40,1000,5000,FPGA_81_26_52,81,26,52,A2F_1852,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,HR_5_4_2P,R7,590,40,1000,5000,FPGA_81_26_53,81,26,53,A2F_1853,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,HR_5_4_2P,R7,590,40,1000,5000,FPGA_81_26_54,81,26,54,A2F_1854,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,HR_5_4_2P,R7,590,40,1000,5000,FPGA_81_26_55,81,26,55,A2F_1855,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,HR_5_4_2P,R7,590,40,1000,5000,FPGA_81_26_56,81,26,56,A2F_1856,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,HR_5_4_2P,R7,590,40,1000,5000,FPGA_81_26_57,81,26,57,A2F_1857,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,HR_5_4_2P,R7,590,40,1000,5000,FPGA_81_26_58,81,26,58,A2F_1858,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_6,HR_5_5_2N,U1,980,40,2000,1000,FPGA_81_26_59,81,26,59,A2F_1859,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,HR_5_6_3P,W5,70,40,1000,1000,FPGA_81_27_0,81,27,0,F2A_1872,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,HR_5_6_3P,W5,200,40,1000,2000,FPGA_81_27_1,81,27,1,F2A_1873,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,HR_5_6_3P,W5,200,40,1000,2000,FPGA_81_27_2,81,27,2,F2A_1874,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,HR_5_6_3P,W5,200,40,1000,2000,FPGA_81_27_3,81,27,3,F2A_1875,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,HR_5_6_3P,W5,200,40,1000,2000,FPGA_81_27_4,81,27,4,F2A_1876,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,HR_5_6_3P,W5,200,40,1000,2000,FPGA_81_27_5,81,27,5,F2A_1877,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,HR_5_6_3P,W5,200,40,1000,2000,FPGA_81_27_6,81,27,6,F2A_1878,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,HR_5_6_3P,W5,200,40,1000,2000,FPGA_81_27_7,81,27,7,F2A_1879,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,HR_5_6_3P,W5,200,40,1000,2000,FPGA_81_27_8,81,27,8,F2A_1880,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,HR_5_6_3P,W5,200,40,1000,2000,FPGA_81_27_9,81,27,9,F2A_1881,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,HR_5_6_3P,W5,330,40,1000,3000,FPGA_81_27_10,81,27,10,F2A_1882,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,HR_5_6_3P,W5,330,40,1000,3000,FPGA_81_27_11,81,27,11,F2A_1883,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,HR_5_6_3P,W5,330,40,1000,3000,FPGA_81_27_12,81,27,12,F2A_1884,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,HR_5_6_3P,W5,330,40,1000,3000,FPGA_81_27_13,81,27,13,F2A_1885,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,HR_5_6_3P,W5,590,40,1000,5000,FPGA_81_27_14,81,27,14,F2A_1886,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,HR_5_6_3P,W5,590,40,1000,5000,FPGA_81_27_15,81,27,15,F2A_1887,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,HR_5_6_3P,W5,590,40,1000,5000,FPGA_81_27_16,81,27,16,F2A_1888,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,HR_5_6_3P,W5,720,40,1000,6000,FPGA_81_27_17,81,27,17,F2A_1889,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_8,HR_5_7_3N,U8,720,40,1000,6000,FPGA_81_27_18,81,27,18,F2A_1890,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_8,HR_5_7_3N,U8,720,40,1000,6000,FPGA_81_27_19,81,27,19,F2A_1891,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_8,HR_5_7_3N,U8,720,40,1000,6000,FPGA_81_27_20,81,27,20,F2A_1892,f2g_trx_reset_n_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_8,HR_5_7_3N,U8,720,40,1000,6000,FPGA_81_27_21,81,27,21,F2A_1893,f2g_in_en_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_8,HR_5_7_3N,U8,720,40,1000,6000,FPGA_81_27_22,81,27,22,F2A_1894,f2g_tx_oe_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_8,HR_5_7_3N,U8,720,40,1000,6000,FPGA_81_27_23,81,27,23,F2A_1895,f2g_tx_dvalid_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_8,HR_5_7_3N,U8,720,40,1000,6000,FPGA_81_27_24,81,27,24,F2A_1896,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,HR_5_6_3P,W5,460,40,1000,4000,FPGA_81_27_48,81,27,48,A2F_1920,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,HR_5_6_3P,W5,460,40,1000,4000,FPGA_81_27_49,81,27,49,A2F_1921,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,HR_5_6_3P,W5,460,40,1000,4000,FPGA_81_27_50,81,27,50,A2F_1922,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,HR_5_6_3P,W5,590,40,1000,5000,FPGA_81_27_51,81,27,51,A2F_1923,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,HR_5_6_3P,W5,590,40,1000,5000,FPGA_81_27_52,81,27,52,A2F_1924,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,HR_5_6_3P,W5,590,40,1000,5000,FPGA_81_27_53,81,27,53,A2F_1925,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,HR_5_6_3P,W5,590,40,1000,5000,FPGA_81_27_54,81,27,54,A2F_1926,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,HR_5_6_3P,W5,590,40,1000,5000,FPGA_81_27_55,81,27,55,A2F_1927,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,HR_5_6_3P,W5,590,40,1000,5000,FPGA_81_27_56,81,27,56,A2F_1928,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,HR_5_6_3P,W5,590,40,1000,5000,FPGA_81_27_57,81,27,57,A2F_1929,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,HR_5_6_3P,W5,590,40,1000,5000,FPGA_81_27_58,81,27,58,A2F_1930,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_8,HR_5_7_3N,U8,980,40,2000,1000,FPGA_81_27_59,81,27,59,A2F_1931,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,HR_5_8_4P,R1,70,40,1000,1000,FPGA_81_28_0,81,28,0,F2A_1944,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,HR_5_8_4P,R1,200,40,1000,2000,FPGA_81_28_1,81,28,1,F2A_1945,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,HR_5_8_4P,R1,200,40,1000,2000,FPGA_81_28_2,81,28,2,F2A_1946,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,HR_5_8_4P,R1,200,40,1000,2000,FPGA_81_28_3,81,28,3,F2A_1947,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,HR_5_8_4P,R1,200,40,1000,2000,FPGA_81_28_4,81,28,4,F2A_1948,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,HR_5_8_4P,R1,200,40,1000,2000,FPGA_81_28_5,81,28,5,F2A_1949,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,HR_5_8_4P,R1,200,40,1000,2000,FPGA_81_28_6,81,28,6,F2A_1950,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,HR_5_8_4P,R1,200,40,1000,2000,FPGA_81_28_7,81,28,7,F2A_1951,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,HR_5_8_4P,R1,200,40,1000,2000,FPGA_81_28_8,81,28,8,F2A_1952,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,HR_5_8_4P,R1,200,40,1000,2000,FPGA_81_28_9,81,28,9,F2A_1953,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,HR_5_8_4P,R1,330,40,1000,3000,FPGA_81_28_10,81,28,10,F2A_1954,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,HR_5_8_4P,R1,330,40,1000,3000,FPGA_81_28_11,81,28,11,F2A_1955,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,HR_5_8_4P,R1,330,40,1000,3000,FPGA_81_28_12,81,28,12,F2A_1956,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,HR_5_8_4P,R1,330,40,1000,3000,FPGA_81_28_13,81,28,13,F2A_1957,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,HR_5_8_4P,R1,590,40,1000,5000,FPGA_81_28_14,81,28,14,F2A_1958,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,HR_5_8_4P,R1,590,40,1000,5000,FPGA_81_28_15,81,28,15,F2A_1959,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,HR_5_8_4P,R1,590,40,1000,5000,FPGA_81_28_16,81,28,16,F2A_1960,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,HR_5_8_4P,R1,720,40,1000,6000,FPGA_81_28_17,81,28,17,F2A_1961,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_10,HR_5_9_4N,V1,720,40,1000,6000,FPGA_81_28_18,81,28,18,F2A_1962,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_10,HR_5_9_4N,V1,720,40,1000,6000,FPGA_81_28_19,81,28,19,F2A_1963,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_10,HR_5_9_4N,V1,720,40,1000,6000,FPGA_81_28_20,81,28,20,F2A_1964,f2g_trx_reset_n_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_10,HR_5_9_4N,V1,720,40,1000,6000,FPGA_81_28_21,81,28,21,F2A_1965,f2g_in_en_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_10,HR_5_9_4N,V1,720,40,1000,6000,FPGA_81_28_22,81,28,22,F2A_1966,f2g_tx_oe_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_10,HR_5_9_4N,V1,720,40,1000,6000,FPGA_81_28_23,81,28,23,F2A_1967,f2g_tx_dvalid_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_10,HR_5_9_4N,V1,720,40,1000,6000,FPGA_81_28_24,81,28,24,F2A_1968,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,HR_5_8_4P,R1,460,40,1000,4000,FPGA_81_28_48,81,28,48,A2F_1992,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,HR_5_8_4P,R1,460,40,1000,4000,FPGA_81_28_49,81,28,49,A2F_1993,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,HR_5_8_4P,R1,460,40,1000,4000,FPGA_81_28_50,81,28,50,A2F_1994,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,HR_5_8_4P,R1,590,40,1000,5000,FPGA_81_28_51,81,28,51,A2F_1995,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,HR_5_8_4P,R1,590,40,1000,5000,FPGA_81_28_52,81,28,52,A2F_1996,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,HR_5_8_4P,R1,590,40,1000,5000,FPGA_81_28_53,81,28,53,A2F_1997,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,HR_5_8_4P,R1,590,40,1000,5000,FPGA_81_28_54,81,28,54,A2F_1998,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,HR_5_8_4P,R1,590,40,1000,5000,FPGA_81_28_55,81,28,55,A2F_1999,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,HR_5_8_4P,R1,590,40,1000,5000,FPGA_81_28_56,81,28,56,A2F_2000,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,HR_5_8_4P,R1,590,40,1000,5000,FPGA_81_28_57,81,28,57,A2F_2001,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,HR_5_8_4P,R1,590,40,1000,5000,FPGA_81_28_58,81,28,58,A2F_2002,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_10,HR_5_9_4N,V1,980,40,2000,1000,FPGA_81_28_59,81,28,59,A2F_2003,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,HR_5_CC_10_5P,R3,70,40,1000,1000,FPGA_81_29_0,81,29,0,F2A_2016,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,HR_5_CC_10_5P,R3,200,40,1000,2000,FPGA_81_29_1,81,29,1,F2A_2017,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,HR_5_CC_10_5P,R3,200,40,1000,2000,FPGA_81_29_2,81,29,2,F2A_2018,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,HR_5_CC_10_5P,R3,200,40,1000,2000,FPGA_81_29_3,81,29,3,F2A_2019,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,HR_5_CC_10_5P,R3,200,40,1000,2000,FPGA_81_29_4,81,29,4,F2A_2020,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,HR_5_CC_10_5P,R3,200,40,1000,2000,FPGA_81_29_5,81,29,5,F2A_2021,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,HR_5_CC_10_5P,R3,200,40,1000,2000,FPGA_81_29_6,81,29,6,F2A_2022,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,HR_5_CC_10_5P,R3,200,40,1000,2000,FPGA_81_29_7,81,29,7,F2A_2023,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,HR_5_CC_10_5P,R3,200,40,1000,2000,FPGA_81_29_8,81,29,8,F2A_2024,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,HR_5_CC_10_5P,R3,200,40,1000,2000,FPGA_81_29_9,81,29,9,F2A_2025,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,HR_5_CC_10_5P,R3,330,40,1000,3000,FPGA_81_29_10,81,29,10,F2A_2026,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,HR_5_CC_10_5P,R3,330,40,1000,3000,FPGA_81_29_11,81,29,11,F2A_2027,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,HR_5_CC_10_5P,R3,330,40,1000,3000,FPGA_81_29_12,81,29,12,F2A_2028,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,HR_5_CC_10_5P,R3,330,40,1000,3000,FPGA_81_29_13,81,29,13,F2A_2029,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,HR_5_CC_10_5P,R3,590,40,1000,5000,FPGA_81_29_14,81,29,14,F2A_2030,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,HR_5_CC_10_5P,R3,590,40,1000,5000,FPGA_81_29_15,81,29,15,F2A_2031,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,HR_5_CC_10_5P,R3,590,40,1000,5000,FPGA_81_29_16,81,29,16,F2A_2032,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,HR_5_CC_10_5P,R3,720,40,1000,6000,FPGA_81_29_17,81,29,17,F2A_2033,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_12,HR_5_CC_11_5N,V3,720,40,1000,6000,FPGA_81_29_18,81,29,18,F2A_2034,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_12,HR_5_CC_11_5N,V3,720,40,1000,6000,FPGA_81_29_19,81,29,19,F2A_2035,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_12,HR_5_CC_11_5N,V3,720,40,1000,6000,FPGA_81_29_20,81,29,20,F2A_2036,f2g_trx_reset_n_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_12,HR_5_CC_11_5N,V3,720,40,1000,6000,FPGA_81_29_21,81,29,21,F2A_2037,f2g_in_en_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_12,HR_5_CC_11_5N,V3,720,40,1000,6000,FPGA_81_29_22,81,29,22,F2A_2038,f2g_tx_oe_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_12,HR_5_CC_11_5N,V3,720,40,1000,6000,FPGA_81_29_23,81,29,23,F2A_2039,f2g_tx_dvalid_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_12,HR_5_CC_11_5N,V3,720,40,1000,6000,FPGA_81_29_24,81,29,24,F2A_2040,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,HR_5_CC_10_5P,R3,460,40,1000,4000,FPGA_81_29_48,81,29,48,A2F_2064,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,HR_5_CC_10_5P,R3,460,40,1000,4000,FPGA_81_29_49,81,29,49,A2F_2065,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,HR_5_CC_10_5P,R3,460,40,1000,4000,FPGA_81_29_50,81,29,50,A2F_2066,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,HR_5_CC_10_5P,R3,590,40,1000,5000,FPGA_81_29_51,81,29,51,A2F_2067,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,HR_5_CC_10_5P,R3,590,40,1000,5000,FPGA_81_29_52,81,29,52,A2F_2068,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,HR_5_CC_10_5P,R3,590,40,1000,5000,FPGA_81_29_53,81,29,53,A2F_2069,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,HR_5_CC_10_5P,R3,590,40,1000,5000,FPGA_81_29_54,81,29,54,A2F_2070,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,HR_5_CC_10_5P,R3,590,40,1000,5000,FPGA_81_29_55,81,29,55,A2F_2071,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,HR_5_CC_10_5P,R3,590,40,1000,5000,FPGA_81_29_56,81,29,56,A2F_2072,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,HR_5_CC_10_5P,R3,590,40,1000,5000,FPGA_81_29_57,81,29,57,A2F_2073,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,HR_5_CC_10_5P,R3,590,40,1000,5000,FPGA_81_29_58,81,29,58,A2F_2074,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_12,HR_5_CC_11_5N,V3,980,40,2000,1000,FPGA_81_29_59,81,29,59,A2F_2075,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,HR_5_12_6P,R4,70,40,1000,1000,FPGA_81_30_0,81,30,0,F2A_2088,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,HR_5_12_6P,R4,200,40,1000,2000,FPGA_81_30_1,81,30,1,F2A_2089,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,HR_5_12_6P,R4,200,40,1000,2000,FPGA_81_30_2,81,30,2,F2A_2090,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,HR_5_12_6P,R4,200,40,1000,2000,FPGA_81_30_3,81,30,3,F2A_2091,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,HR_5_12_6P,R4,200,40,1000,2000,FPGA_81_30_4,81,30,4,F2A_2092,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,HR_5_12_6P,R4,200,40,1000,2000,FPGA_81_30_5,81,30,5,F2A_2093,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,HR_5_12_6P,R4,200,40,1000,2000,FPGA_81_30_6,81,30,6,F2A_2094,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,HR_5_12_6P,R4,200,40,1000,2000,FPGA_81_30_7,81,30,7,F2A_2095,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,HR_5_12_6P,R4,200,40,1000,2000,FPGA_81_30_8,81,30,8,F2A_2096,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,HR_5_12_6P,R4,200,40,1000,2000,FPGA_81_30_9,81,30,9,F2A_2097,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,HR_5_12_6P,R4,330,40,1000,3000,FPGA_81_30_10,81,30,10,F2A_2098,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,HR_5_12_6P,R4,330,40,1000,3000,FPGA_81_30_11,81,30,11,F2A_2099,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,HR_5_12_6P,R4,330,40,1000,3000,FPGA_81_30_12,81,30,12,F2A_2100,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,HR_5_12_6P,R4,330,40,1000,3000,FPGA_81_30_13,81,30,13,F2A_2101,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,HR_5_12_6P,R4,590,40,1000,5000,FPGA_81_30_14,81,30,14,F2A_2102,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,HR_5_12_6P,R4,590,40,1000,5000,FPGA_81_30_15,81,30,15,F2A_2103,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,HR_5_12_6P,R4,590,40,1000,5000,FPGA_81_30_16,81,30,16,F2A_2104,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,HR_5_12_6P,R4,720,40,1000,6000,FPGA_81_30_17,81,30,17,F2A_2105,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_14,HR_5_13_6N,V4,720,40,1000,6000,FPGA_81_30_18,81,30,18,F2A_2106,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_14,HR_5_13_6N,V4,720,40,1000,6000,FPGA_81_30_19,81,30,19,F2A_2107,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_14,HR_5_13_6N,V4,720,40,1000,6000,FPGA_81_30_20,81,30,20,F2A_2108,f2g_trx_reset_n_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_14,HR_5_13_6N,V4,720,40,1000,6000,FPGA_81_30_21,81,30,21,F2A_2109,f2g_in_en_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_14,HR_5_13_6N,V4,720,40,1000,6000,FPGA_81_30_22,81,30,22,F2A_2110,f2g_tx_oe_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_14,HR_5_13_6N,V4,720,40,1000,6000,FPGA_81_30_23,81,30,23,F2A_2111,f2g_tx_dvalid_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_14,HR_5_13_6N,V4,720,40,1000,6000,FPGA_81_30_24,81,30,24,F2A_2112,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,HR_5_12_6P,R4,460,40,1000,4000,FPGA_81_30_48,81,30,48,A2F_2136,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,HR_5_12_6P,R4,460,40,1000,4000,FPGA_81_30_49,81,30,49,A2F_2137,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,HR_5_12_6P,R4,460,40,1000,4000,FPGA_81_30_50,81,30,50,A2F_2138,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,HR_5_12_6P,R4,590,40,1000,5000,FPGA_81_30_51,81,30,51,A2F_2139,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,HR_5_12_6P,R4,590,40,1000,5000,FPGA_81_30_52,81,30,52,A2F_2140,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,HR_5_12_6P,R4,590,40,1000,5000,FPGA_81_30_53,81,30,53,A2F_2141,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,HR_5_12_6P,R4,590,40,1000,5000,FPGA_81_30_54,81,30,54,A2F_2142,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,HR_5_12_6P,R4,590,40,1000,5000,FPGA_81_30_55,81,30,55,A2F_2143,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,HR_5_12_6P,R4,590,40,1000,5000,FPGA_81_30_56,81,30,56,A2F_2144,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,HR_5_12_6P,R4,590,40,1000,5000,FPGA_81_30_57,81,30,57,A2F_2145,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,HR_5_12_6P,R4,590,40,1000,5000,FPGA_81_30_58,81,30,58,A2F_2146,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_14,HR_5_13_6N,V4,980,40,2000,1000,FPGA_81_30_59,81,30,59,A2F_2147,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,HR_5_14_7P,R5,70,40,1000,1000,FPGA_81_31_0,81,31,0,F2A_2160,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,HR_5_14_7P,R5,200,40,1000,2000,FPGA_81_31_1,81,31,1,F2A_2161,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,HR_5_14_7P,R5,200,40,1000,2000,FPGA_81_31_2,81,31,2,F2A_2162,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,HR_5_14_7P,R5,200,40,1000,2000,FPGA_81_31_3,81,31,3,F2A_2163,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,HR_5_14_7P,R5,200,40,1000,2000,FPGA_81_31_4,81,31,4,F2A_2164,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,HR_5_14_7P,R5,200,40,1000,2000,FPGA_81_31_5,81,31,5,F2A_2165,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,HR_5_14_7P,R5,200,40,1000,2000,FPGA_81_31_6,81,31,6,F2A_2166,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,HR_5_14_7P,R5,200,40,1000,2000,FPGA_81_31_7,81,31,7,F2A_2167,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,HR_5_14_7P,R5,200,40,1000,2000,FPGA_81_31_8,81,31,8,F2A_2168,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,HR_5_14_7P,R5,200,40,1000,2000,FPGA_81_31_9,81,31,9,F2A_2169,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,HR_5_14_7P,R5,330,40,1000,3000,FPGA_81_31_10,81,31,10,F2A_2170,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,HR_5_14_7P,R5,330,40,1000,3000,FPGA_81_31_11,81,31,11,F2A_2171,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,HR_5_14_7P,R5,330,40,1000,3000,FPGA_81_31_12,81,31,12,F2A_2172,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,HR_5_14_7P,R5,330,40,1000,3000,FPGA_81_31_13,81,31,13,F2A_2173,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,HR_5_14_7P,R5,590,40,1000,5000,FPGA_81_31_14,81,31,14,F2A_2174,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,HR_5_14_7P,R5,590,40,1000,5000,FPGA_81_31_15,81,31,15,F2A_2175,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,HR_5_14_7P,R5,590,40,1000,5000,FPGA_81_31_16,81,31,16,F2A_2176,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,HR_5_14_7P,R5,720,40,1000,6000,FPGA_81_31_17,81,31,17,F2A_2177,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_16,HR_5_15_7N,T5,720,40,1000,6000,FPGA_81_31_18,81,31,18,F2A_2178,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_16,HR_5_15_7N,T5,720,40,1000,6000,FPGA_81_31_19,81,31,19,F2A_2179,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_16,HR_5_15_7N,T5,720,40,1000,6000,FPGA_81_31_20,81,31,20,F2A_2180,f2g_trx_reset_n_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_16,HR_5_15_7N,T5,720,40,1000,6000,FPGA_81_31_21,81,31,21,F2A_2181,f2g_in_en_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_16,HR_5_15_7N,T5,720,40,1000,6000,FPGA_81_31_22,81,31,22,F2A_2182,f2g_tx_oe_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_16,HR_5_15_7N,T5,720,40,1000,6000,FPGA_81_31_23,81,31,23,F2A_2183,f2g_tx_dvalid_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_16,HR_5_15_7N,T5,720,40,1000,6000,FPGA_81_31_24,81,31,24,F2A_2184,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,HR_5_14_7P,R5,460,40,1000,4000,FPGA_81_31_48,81,31,48,A2F_2208,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,HR_5_14_7P,R5,460,40,1000,4000,FPGA_81_31_49,81,31,49,A2F_2209,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,HR_5_14_7P,R5,460,40,1000,4000,FPGA_81_31_50,81,31,50,A2F_2210,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,HR_5_14_7P,R5,590,40,1000,5000,FPGA_81_31_51,81,31,51,A2F_2211,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,HR_5_14_7P,R5,590,40,1000,5000,FPGA_81_31_52,81,31,52,A2F_2212,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,HR_5_14_7P,R5,590,40,1000,5000,FPGA_81_31_53,81,31,53,A2F_2213,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,HR_5_14_7P,R5,590,40,1000,5000,FPGA_81_31_54,81,31,54,A2F_2214,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,HR_5_14_7P,R5,590,40,1000,5000,FPGA_81_31_55,81,31,55,A2F_2215,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,HR_5_14_7P,R5,590,40,1000,5000,FPGA_81_31_56,81,31,56,A2F_2216,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,HR_5_14_7P,R5,590,40,1000,5000,FPGA_81_31_57,81,31,57,A2F_2217,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,HR_5_14_7P,R5,590,40,1000,5000,FPGA_81_31_58,81,31,58,A2F_2218,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_16,HR_5_15_7N,T5,980,40,2000,1000,FPGA_81_31_59,81,31,59,A2F_2219,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,HR_5_16_8P,R6,70,40,1000,1000,FPGA_81_32_0,81,32,0,F2A_2232,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,HR_5_16_8P,R6,200,40,1000,2000,FPGA_81_32_1,81,32,1,F2A_2233,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,HR_5_16_8P,R6,200,40,1000,2000,FPGA_81_32_2,81,32,2,F2A_2234,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,HR_5_16_8P,R6,200,40,1000,2000,FPGA_81_32_3,81,32,3,F2A_2235,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,HR_5_16_8P,R6,200,40,1000,2000,FPGA_81_32_4,81,32,4,F2A_2236,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,HR_5_16_8P,R6,200,40,1000,2000,FPGA_81_32_5,81,32,5,F2A_2237,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,HR_5_16_8P,R6,200,40,1000,2000,FPGA_81_32_6,81,32,6,F2A_2238,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,HR_5_16_8P,R6,200,40,1000,2000,FPGA_81_32_7,81,32,7,F2A_2239,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,HR_5_16_8P,R6,200,40,1000,2000,FPGA_81_32_8,81,32,8,F2A_2240,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,HR_5_16_8P,R6,200,40,1000,2000,FPGA_81_32_9,81,32,9,F2A_2241,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,HR_5_16_8P,R6,330,40,1000,3000,FPGA_81_32_10,81,32,10,F2A_2242,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,HR_5_16_8P,R6,330,40,1000,3000,FPGA_81_32_11,81,32,11,F2A_2243,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,HR_5_16_8P,R6,330,40,1000,3000,FPGA_81_32_12,81,32,12,F2A_2244,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,HR_5_16_8P,R6,330,40,1000,3000,FPGA_81_32_13,81,32,13,F2A_2245,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,HR_5_16_8P,R6,590,40,1000,5000,FPGA_81_32_14,81,32,14,F2A_2246,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,HR_5_16_8P,R6,590,40,1000,5000,FPGA_81_32_15,81,32,15,F2A_2247,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,HR_5_16_8P,R6,590,40,1000,5000,FPGA_81_32_16,81,32,16,F2A_2248,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,HR_5_16_8P,R6,720,40,1000,6000,FPGA_81_32_17,81,32,17,F2A_2249,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_18,HR_5_17_8N,T6,720,40,1000,6000,FPGA_81_32_18,81,32,18,F2A_2250,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_18,HR_5_17_8N,T6,720,40,1000,6000,FPGA_81_32_19,81,32,19,F2A_2251,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_18,HR_5_17_8N,T6,720,40,1000,6000,FPGA_81_32_20,81,32,20,F2A_2252,f2g_trx_reset_n_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_18,HR_5_17_8N,T6,720,40,1000,6000,FPGA_81_32_21,81,32,21,F2A_2253,f2g_in_en_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_18,HR_5_17_8N,T6,720,40,1000,6000,FPGA_81_32_22,81,32,22,F2A_2254,f2g_tx_oe_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_18,HR_5_17_8N,T6,720,40,1000,6000,FPGA_81_32_23,81,32,23,F2A_2255,f2g_tx_dvalid_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_18,HR_5_17_8N,T6,720,40,1000,6000,FPGA_81_32_24,81,32,24,F2A_2256,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,HR_5_16_8P,R6,460,40,1000,4000,FPGA_81_32_48,81,32,48,A2F_2280,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,HR_5_16_8P,R6,460,40,1000,4000,FPGA_81_32_49,81,32,49,A2F_2281,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,HR_5_16_8P,R6,460,40,1000,4000,FPGA_81_32_50,81,32,50,A2F_2282,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,HR_5_16_8P,R6,590,40,1000,5000,FPGA_81_32_51,81,32,51,A2F_2283,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,HR_5_16_8P,R6,590,40,1000,5000,FPGA_81_32_52,81,32,52,A2F_2284,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,HR_5_16_8P,R6,590,40,1000,5000,FPGA_81_32_53,81,32,53,A2F_2285,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,HR_5_16_8P,R6,590,40,1000,5000,FPGA_81_32_54,81,32,54,A2F_2286,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,HR_5_16_8P,R6,590,40,1000,5000,FPGA_81_32_55,81,32,55,A2F_2287,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,HR_5_16_8P,R6,590,40,1000,5000,FPGA_81_32_56,81,32,56,A2F_2288,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,HR_5_16_8P,R6,590,40,1000,5000,FPGA_81_32_57,81,32,57,A2F_2289,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,HR_5_16_8P,R6,590,40,1000,5000,FPGA_81_32_58,81,32,58,A2F_2290,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_18,HR_5_17_8N,T6,980,40,2000,1000,FPGA_81_32_59,81,32,59,A2F_2291,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,HR_5_18_9P,V7,70,40,1000,1000,FPGA_81_33_0,81,33,0,F2A_2304,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,HR_5_18_9P,V7,200,40,1000,2000,FPGA_81_33_1,81,33,1,F2A_2305,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,HR_5_18_9P,V7,200,40,1000,2000,FPGA_81_33_2,81,33,2,F2A_2306,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,HR_5_18_9P,V7,200,40,1000,2000,FPGA_81_33_3,81,33,3,F2A_2307,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,HR_5_18_9P,V7,200,40,1000,2000,FPGA_81_33_4,81,33,4,F2A_2308,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,HR_5_18_9P,V7,200,40,1000,2000,FPGA_81_33_5,81,33,5,F2A_2309,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,HR_5_18_9P,V7,200,40,1000,2000,FPGA_81_33_6,81,33,6,F2A_2310,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,HR_5_18_9P,V7,200,40,1000,2000,FPGA_81_33_7,81,33,7,F2A_2311,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,HR_5_18_9P,V7,200,40,1000,2000,FPGA_81_33_8,81,33,8,F2A_2312,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,HR_5_18_9P,V7,200,40,1000,2000,FPGA_81_33_9,81,33,9,F2A_2313,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,HR_5_18_9P,V7,330,40,1000,3000,FPGA_81_33_10,81,33,10,F2A_2314,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,HR_5_18_9P,V7,330,40,1000,3000,FPGA_81_33_11,81,33,11,F2A_2315,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,HR_5_18_9P,V7,330,40,1000,3000,FPGA_81_33_12,81,33,12,F2A_2316,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,HR_5_18_9P,V7,330,40,1000,3000,FPGA_81_33_13,81,33,13,F2A_2317,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,HR_5_18_9P,V7,590,40,1000,5000,FPGA_81_33_14,81,33,14,F2A_2318,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,HR_5_18_9P,V7,590,40,1000,5000,FPGA_81_33_15,81,33,15,F2A_2319,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,HR_5_18_9P,V7,590,40,1000,5000,FPGA_81_33_16,81,33,16,F2A_2320,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,HR_5_18_9P,V7,720,40,1000,6000,FPGA_81_33_17,81,33,17,F2A_2321,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_20,HR_5_19_9N,V6,720,40,1000,6000,FPGA_81_33_18,81,33,18,F2A_2322,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_20,HR_5_19_9N,V6,720,40,1000,6000,FPGA_81_33_19,81,33,19,F2A_2323,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_20,HR_5_19_9N,V6,720,40,1000,6000,FPGA_81_33_20,81,33,20,F2A_2324,f2g_trx_reset_n_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_20,HR_5_19_9N,V6,720,40,1000,6000,FPGA_81_33_21,81,33,21,F2A_2325,f2g_in_en_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_20,HR_5_19_9N,V6,720,40,1000,6000,FPGA_81_33_22,81,33,22,F2A_2326,f2g_tx_oe_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_20,HR_5_19_9N,V6,720,40,1000,6000,FPGA_81_33_23,81,33,23,F2A_2327,f2g_tx_dvalid_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_20,HR_5_19_9N,V6,720,40,1000,6000,FPGA_81_33_24,81,33,24,F2A_2328,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,HR_5_18_9P,V7,460,40,1000,4000,FPGA_81_33_48,81,33,48,A2F_2352,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,HR_5_18_9P,V7,460,40,1000,4000,FPGA_81_33_49,81,33,49,A2F_2353,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,HR_5_18_9P,V7,460,40,1000,4000,FPGA_81_33_50,81,33,50,A2F_2354,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,HR_5_18_9P,V7,590,40,1000,5000,FPGA_81_33_51,81,33,51,A2F_2355,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,HR_5_18_9P,V7,590,40,1000,5000,FPGA_81_33_52,81,33,52,A2F_2356,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,HR_5_18_9P,V7,590,40,1000,5000,FPGA_81_33_53,81,33,53,A2F_2357,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,HR_5_18_9P,V7,590,40,1000,5000,FPGA_81_33_54,81,33,54,A2F_2358,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,HR_5_18_9P,V7,590,40,1000,5000,FPGA_81_33_55,81,33,55,A2F_2359,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,HR_5_18_9P,V7,590,40,1000,5000,FPGA_81_33_56,81,33,56,A2F_2360,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,HR_5_18_9P,V7,590,40,1000,5000,FPGA_81_33_57,81,33,57,A2F_2361,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,HR_5_18_9P,V7,590,40,1000,5000,FPGA_81_33_58,81,33,58,A2F_2362,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_20,HR_5_19_9N,V6,980,40,2000,1000,FPGA_81_33_59,81,33,59,A2F_2363,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,70,40,1000,1000,FPGA_81_34_0,81,34,0,F2A_2376,f2g_addr[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,70,40,1000,1000,FPGA_81_34_1,81,34,1,F2A_2377,f2g_addr[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,70,40,1000,1000,FPGA_81_34_2,81,34,2,F2A_2378,f2g_addr[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,70,40,1000,1000,FPGA_81_34_3,81,34,3,F2A_2379,f2g_addr[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,70,40,1000,1000,FPGA_81_34_4,81,34,4,F2A_2380,f2g_addr[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,70,40,1000,1000,FPGA_81_34_5,81,34,5,F2A_2381,f2g_trx_dly_ld,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,70,40,1000,1000,FPGA_81_34_6,81,34,6,F2A_2382,f2g_trx_dly_adj,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,70,40,1000,1000,FPGA_81_34_7,81,34,7,F2A_2383,f2g_trx_dly_inc,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,70,40,1000,1000,FPGA_81_34_8,81,34,8,F2A_2384,f2g_rx_bitslip_adj,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,.
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,330,40,1000,3000,FPGA_81_34_48,81,34,48,A2F_2424,g2f_trx_dly_tap[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,330,40,1000,3000,FPGA_81_34_49,81,34,49,A2F_2425,g2f_trx_dly_tap[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,330,40,1000,3000,FPGA_81_34_50,81,34,50,A2F_2426,g2f_trx_dly_tap[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,330,40,1000,3000,FPGA_81_34_51,81,34,51,A2F_2427,g2f_trx_dly_tap[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,330,40,1000,3000,FPGA_81_34_52,81,34,52,A2F_2428,g2f_trx_dly_tap[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,330,40,1000,3000,FPGA_81_34_53,81,34,53,A2F_2429,g2f_trx_dly_tap[5],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,460,40,1000,4000,FPGA_81_34_54,81,34,54,A2F_2430,g2f_rx_dpa_lock,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,460,40,1000,4000,FPGA_81_34_55,81,34,55,A2F_2431,g2f_rx_dpa_error,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,460,40,1000,4000,FPGA_81_34_56,81,34,56,A2F_2432,g2f_rx_dpa_phase[0],,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,460,40,1000,4000,FPGA_81_34_57,81,34,57,A2F_2433,g2f_rx_dpa_phase[1],,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,460,40,1000,4000,FPGA_81_34_58,81,34,58,A2F_2434,g2f_rx_dpa_phase[2],,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,70,40,1000,1000,FPGA_81_35_0,81,35,0,F2A_2448,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,200,40,1000,2000,FPGA_81_35_1,81,35,1,F2A_2449,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,200,40,1000,2000,FPGA_81_35_2,81,35,2,F2A_2450,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,200,40,1000,2000,FPGA_81_35_3,81,35,3,F2A_2451,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,200,40,1000,2000,FPGA_81_35_4,81,35,4,F2A_2452,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,200,40,1000,2000,FPGA_81_35_5,81,35,5,F2A_2453,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,200,40,1000,2000,FPGA_81_35_6,81,35,6,F2A_2454,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,200,40,1000,2000,FPGA_81_35_7,81,35,7,F2A_2455,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,200,40,1000,2000,FPGA_81_35_8,81,35,8,F2A_2456,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,200,40,1000,2000,FPGA_81_35_9,81,35,9,F2A_2457,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,330,40,1000,3000,FPGA_81_35_10,81,35,10,F2A_2458,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,330,40,1000,3000,FPGA_81_35_11,81,35,11,F2A_2459,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,330,40,1000,3000,FPGA_81_35_12,81,35,12,F2A_2460,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,330,40,1000,3000,FPGA_81_35_13,81,35,13,F2A_2461,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,590,40,1000,5000,FPGA_81_35_14,81,35,14,F2A_2462,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,590,40,1000,5000,FPGA_81_35_15,81,35,15,F2A_2463,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,590,40,1000,5000,FPGA_81_35_16,81,35,16,F2A_2464,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,720,40,1000,6000,FPGA_81_35_17,81,35,17,F2A_2465,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_22,HR_5_21_10N,U7,720,40,1000,6000,FPGA_81_35_18,81,35,18,F2A_2466,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_22,HR_5_21_10N,U7,720,40,1000,6000,FPGA_81_35_19,81,35,19,F2A_2467,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_22,HR_5_21_10N,U7,720,40,1000,6000,FPGA_81_35_20,81,35,20,F2A_2468,f2g_trx_reset_n_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_22,HR_5_21_10N,U7,720,40,1000,6000,FPGA_81_35_21,81,35,21,F2A_2469,f2g_in_en_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_22,HR_5_21_10N,U7,720,40,1000,6000,FPGA_81_35_22,81,35,22,F2A_2470,f2g_tx_oe_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_22,HR_5_21_10N,U7,720,40,1000,6000,FPGA_81_35_23,81,35,23,F2A_2471,f2g_tx_dvalid_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_22,HR_5_21_10N,U7,720,40,1000,6000,FPGA_81_35_24,81,35,24,F2A_2472,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,460,40,1000,4000,FPGA_81_35_48,81,35,48,A2F_2496,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,460,40,1000,4000,FPGA_81_35_49,81,35,49,A2F_2497,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,460,40,1000,4000,FPGA_81_35_50,81,35,50,A2F_2498,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,590,40,1000,5000,FPGA_81_35_51,81,35,51,A2F_2499,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,590,40,1000,5000,FPGA_81_35_52,81,35,52,A2F_2500,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,590,40,1000,5000,FPGA_81_35_53,81,35,53,A2F_2501,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,590,40,1000,5000,FPGA_81_35_54,81,35,54,A2F_2502,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,590,40,1000,5000,FPGA_81_35_55,81,35,55,A2F_2503,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,590,40,1000,5000,FPGA_81_35_56,81,35,56,A2F_2504,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,590,40,1000,5000,FPGA_81_35_57,81,35,57,A2F_2505,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,590,40,1000,5000,FPGA_81_35_58,81,35,58,A2F_2506,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_22,HR_5_21_10N,U7,980,40,2000,1000,FPGA_81_35_59,81,35,59,A2F_2507,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,HR_5_22_11P,V5,70,40,1000,1000,FPGA_81_36_0,81,36,0,F2A_2520,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,HR_5_22_11P,V5,200,40,1000,2000,FPGA_81_36_1,81,36,1,F2A_2521,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,HR_5_22_11P,V5,200,40,1000,2000,FPGA_81_36_2,81,36,2,F2A_2522,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,HR_5_22_11P,V5,200,40,1000,2000,FPGA_81_36_3,81,36,3,F2A_2523,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,HR_5_22_11P,V5,200,40,1000,2000,FPGA_81_36_4,81,36,4,F2A_2524,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,HR_5_22_11P,V5,200,40,1000,2000,FPGA_81_36_5,81,36,5,F2A_2525,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,HR_5_22_11P,V5,200,40,1000,2000,FPGA_81_36_6,81,36,6,F2A_2526,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,HR_5_22_11P,V5,200,40,1000,2000,FPGA_81_36_7,81,36,7,F2A_2527,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,HR_5_22_11P,V5,200,40,1000,2000,FPGA_81_36_8,81,36,8,F2A_2528,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,HR_5_22_11P,V5,200,40,1000,2000,FPGA_81_36_9,81,36,9,F2A_2529,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,HR_5_22_11P,V5,330,40,1000,3000,FPGA_81_36_10,81,36,10,F2A_2530,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,HR_5_22_11P,V5,330,40,1000,3000,FPGA_81_36_11,81,36,11,F2A_2531,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,HR_5_22_11P,V5,330,40,1000,3000,FPGA_81_36_12,81,36,12,F2A_2532,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,HR_5_22_11P,V5,330,40,1000,3000,FPGA_81_36_13,81,36,13,F2A_2533,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,HR_5_22_11P,V5,590,40,1000,5000,FPGA_81_36_14,81,36,14,F2A_2534,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,HR_5_22_11P,V5,590,40,1000,5000,FPGA_81_36_15,81,36,15,F2A_2535,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,HR_5_22_11P,V5,590,40,1000,5000,FPGA_81_36_16,81,36,16,F2A_2536,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,HR_5_22_11P,V5,720,40,1000,6000,FPGA_81_36_17,81,36,17,F2A_2537,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_24,HR_5_23_11N,W6,720,40,1000,6000,FPGA_81_36_18,81,36,18,F2A_2538,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_24,HR_5_23_11N,W6,720,40,1000,6000,FPGA_81_36_19,81,36,19,F2A_2539,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_24,HR_5_23_11N,W6,720,40,1000,6000,FPGA_81_36_20,81,36,20,F2A_2540,f2g_trx_reset_n_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_24,HR_5_23_11N,W6,720,40,1000,6000,FPGA_81_36_21,81,36,21,F2A_2541,f2g_in_en_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_24,HR_5_23_11N,W6,720,40,1000,6000,FPGA_81_36_22,81,36,22,F2A_2542,f2g_tx_oe_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_24,HR_5_23_11N,W6,720,40,1000,6000,FPGA_81_36_23,81,36,23,F2A_2543,f2g_tx_dvalid_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_24,HR_5_23_11N,W6,720,40,1000,6000,FPGA_81_36_24,81,36,24,F2A_2544,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,HR_5_22_11P,V5,460,40,1000,4000,FPGA_81_36_48,81,36,48,A2F_2568,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,HR_5_22_11P,V5,460,40,1000,4000,FPGA_81_36_49,81,36,49,A2F_2569,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,HR_5_22_11P,V5,460,40,1000,4000,FPGA_81_36_50,81,36,50,A2F_2570,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,HR_5_22_11P,V5,590,40,1000,5000,FPGA_81_36_51,81,36,51,A2F_2571,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,HR_5_22_11P,V5,590,40,1000,5000,FPGA_81_36_52,81,36,52,A2F_2572,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,HR_5_22_11P,V5,590,40,1000,5000,FPGA_81_36_53,81,36,53,A2F_2573,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,HR_5_22_11P,V5,590,40,1000,5000,FPGA_81_36_54,81,36,54,A2F_2574,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,HR_5_22_11P,V5,590,40,1000,5000,FPGA_81_36_55,81,36,55,A2F_2575,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,HR_5_22_11P,V5,590,40,1000,5000,FPGA_81_36_56,81,36,56,A2F_2576,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,HR_5_22_11P,V5,590,40,1000,5000,FPGA_81_36_57,81,36,57,A2F_2577,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,HR_5_22_11P,V5,590,40,1000,5000,FPGA_81_36_58,81,36,58,A2F_2578,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_24,HR_5_23_11N,W6,980,40,2000,1000,FPGA_81_36_59,81,36,59,A2F_2579,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,HR_5_24_12P,U6,70,40,1000,1000,FPGA_81_37_0,81,37,0,F2A_2592,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,HR_5_24_12P,U6,200,40,1000,2000,FPGA_81_37_1,81,37,1,F2A_2593,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,HR_5_24_12P,U6,200,40,1000,2000,FPGA_81_37_2,81,37,2,F2A_2594,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,HR_5_24_12P,U6,200,40,1000,2000,FPGA_81_37_3,81,37,3,F2A_2595,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,HR_5_24_12P,U6,200,40,1000,2000,FPGA_81_37_4,81,37,4,F2A_2596,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,HR_5_24_12P,U6,200,40,1000,2000,FPGA_81_37_5,81,37,5,F2A_2597,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,HR_5_24_12P,U6,200,40,1000,2000,FPGA_81_37_6,81,37,6,F2A_2598,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,HR_5_24_12P,U6,200,40,1000,2000,FPGA_81_37_7,81,37,7,F2A_2599,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,HR_5_24_12P,U6,200,40,1000,2000,FPGA_81_37_8,81,37,8,F2A_2600,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,HR_5_24_12P,U6,200,40,1000,2000,FPGA_81_37_9,81,37,9,F2A_2601,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,HR_5_24_12P,U6,330,40,1000,3000,FPGA_81_37_10,81,37,10,F2A_2602,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,HR_5_24_12P,U6,330,40,1000,3000,FPGA_81_37_11,81,37,11,F2A_2603,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,HR_5_24_12P,U6,330,40,1000,3000,FPGA_81_37_12,81,37,12,F2A_2604,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,HR_5_24_12P,U6,330,40,1000,3000,FPGA_81_37_13,81,37,13,F2A_2605,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,HR_5_24_12P,U6,590,40,1000,5000,FPGA_81_37_14,81,37,14,F2A_2606,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,HR_5_24_12P,U6,590,40,1000,5000,FPGA_81_37_15,81,37,15,F2A_2607,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,HR_5_24_12P,U6,590,40,1000,5000,FPGA_81_37_16,81,37,16,F2A_2608,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,HR_5_24_12P,U6,720,40,1000,6000,FPGA_81_37_17,81,37,17,F2A_2609,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_26,HR_5_25_12N,W3,720,40,1000,6000,FPGA_81_37_18,81,37,18,F2A_2610,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_26,HR_5_25_12N,W3,720,40,1000,6000,FPGA_81_37_19,81,37,19,F2A_2611,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_26,HR_5_25_12N,W3,720,40,1000,6000,FPGA_81_37_20,81,37,20,F2A_2612,f2g_trx_reset_n_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_26,HR_5_25_12N,W3,720,40,1000,6000,FPGA_81_37_21,81,37,21,F2A_2613,f2g_in_en_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_26,HR_5_25_12N,W3,720,40,1000,6000,FPGA_81_37_22,81,37,22,F2A_2614,f2g_tx_oe_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_26,HR_5_25_12N,W3,720,40,1000,6000,FPGA_81_37_23,81,37,23,F2A_2615,f2g_tx_dvalid_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_26,HR_5_25_12N,W3,720,40,1000,6000,FPGA_81_37_24,81,37,24,F2A_2616,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,HR_5_24_12P,U6,460,40,1000,4000,FPGA_81_37_48,81,37,48,A2F_2640,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,HR_5_24_12P,U6,460,40,1000,4000,FPGA_81_37_49,81,37,49,A2F_2641,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,HR_5_24_12P,U6,460,40,1000,4000,FPGA_81_37_50,81,37,50,A2F_2642,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,HR_5_24_12P,U6,590,40,1000,5000,FPGA_81_37_51,81,37,51,A2F_2643,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,HR_5_24_12P,U6,590,40,1000,5000,FPGA_81_37_52,81,37,52,A2F_2644,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,HR_5_24_12P,U6,590,40,1000,5000,FPGA_81_37_53,81,37,53,A2F_2645,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,HR_5_24_12P,U6,590,40,1000,5000,FPGA_81_37_54,81,37,54,A2F_2646,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,HR_5_24_12P,U6,590,40,1000,5000,FPGA_81_37_55,81,37,55,A2F_2647,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,HR_5_24_12P,U6,590,40,1000,5000,FPGA_81_37_56,81,37,56,A2F_2648,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,HR_5_24_12P,U6,590,40,1000,5000,FPGA_81_37_57,81,37,57,A2F_2649,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,HR_5_24_12P,U6,590,40,1000,5000,FPGA_81_37_58,81,37,58,A2F_2650,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_26,HR_5_25_12N,W3,980,40,2000,1000,FPGA_81_37_59,81,37,59,A2F_2651,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,HR_5_26_13P,Y3,70,40,1000,1000,FPGA_81_38_0,81,38,0,F2A_2664,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,HR_5_26_13P,Y3,200,40,1000,2000,FPGA_81_38_1,81,38,1,F2A_2665,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,HR_5_26_13P,Y3,200,40,1000,2000,FPGA_81_38_2,81,38,2,F2A_2666,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,HR_5_26_13P,Y3,200,40,1000,2000,FPGA_81_38_3,81,38,3,F2A_2667,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,HR_5_26_13P,Y3,200,40,1000,2000,FPGA_81_38_4,81,38,4,F2A_2668,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,HR_5_26_13P,Y3,200,40,1000,2000,FPGA_81_38_5,81,38,5,F2A_2669,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,HR_5_26_13P,Y3,200,40,1000,2000,FPGA_81_38_6,81,38,6,F2A_2670,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,HR_5_26_13P,Y3,200,40,1000,2000,FPGA_81_38_7,81,38,7,F2A_2671,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,HR_5_26_13P,Y3,200,40,1000,2000,FPGA_81_38_8,81,38,8,F2A_2672,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,HR_5_26_13P,Y3,200,40,1000,2000,FPGA_81_38_9,81,38,9,F2A_2673,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,HR_5_26_13P,Y3,330,40,1000,3000,FPGA_81_38_10,81,38,10,F2A_2674,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,HR_5_26_13P,Y3,330,40,1000,3000,FPGA_81_38_11,81,38,11,F2A_2675,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,HR_5_26_13P,Y3,330,40,1000,3000,FPGA_81_38_12,81,38,12,F2A_2676,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,HR_5_26_13P,Y3,330,40,1000,3000,FPGA_81_38_13,81,38,13,F2A_2677,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,HR_5_26_13P,Y3,590,40,1000,5000,FPGA_81_38_14,81,38,14,F2A_2678,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,HR_5_26_13P,Y3,590,40,1000,5000,FPGA_81_38_15,81,38,15,F2A_2679,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,HR_5_26_13P,Y3,590,40,1000,5000,FPGA_81_38_16,81,38,16,F2A_2680,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,HR_5_26_13P,Y3,720,40,1000,6000,FPGA_81_38_17,81,38,17,F2A_2681,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_28,HR_5_27_13N,U5,720,40,1000,6000,FPGA_81_38_18,81,38,18,F2A_2682,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_28,HR_5_27_13N,U5,720,40,1000,6000,FPGA_81_38_19,81,38,19,F2A_2683,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_28,HR_5_27_13N,U5,720,40,1000,6000,FPGA_81_38_20,81,38,20,F2A_2684,f2g_trx_reset_n_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_28,HR_5_27_13N,U5,720,40,1000,6000,FPGA_81_38_21,81,38,21,F2A_2685,f2g_in_en_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_28,HR_5_27_13N,U5,720,40,1000,6000,FPGA_81_38_22,81,38,22,F2A_2686,f2g_tx_oe_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_28,HR_5_27_13N,U5,720,40,1000,6000,FPGA_81_38_23,81,38,23,F2A_2687,f2g_tx_dvalid_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_28,HR_5_27_13N,U5,720,40,1000,6000,FPGA_81_38_24,81,38,24,F2A_2688,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,HR_5_26_13P,Y3,460,40,1000,4000,FPGA_81_38_48,81,38,48,A2F_2712,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,HR_5_26_13P,Y3,460,40,1000,4000,FPGA_81_38_49,81,38,49,A2F_2713,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,HR_5_26_13P,Y3,460,40,1000,4000,FPGA_81_38_50,81,38,50,A2F_2714,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,HR_5_26_13P,Y3,590,40,1000,5000,FPGA_81_38_51,81,38,51,A2F_2715,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,HR_5_26_13P,Y3,590,40,1000,5000,FPGA_81_38_52,81,38,52,A2F_2716,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,HR_5_26_13P,Y3,590,40,1000,5000,FPGA_81_38_53,81,38,53,A2F_2717,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,HR_5_26_13P,Y3,590,40,1000,5000,FPGA_81_38_54,81,38,54,A2F_2718,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,HR_5_26_13P,Y3,590,40,1000,5000,FPGA_81_38_55,81,38,55,A2F_2719,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,HR_5_26_13P,Y3,590,40,1000,5000,FPGA_81_38_56,81,38,56,A2F_2720,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,HR_5_26_13P,Y3,590,40,1000,5000,FPGA_81_38_57,81,38,57,A2F_2721,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,HR_5_26_13P,Y3,590,40,1000,5000,FPGA_81_38_58,81,38,58,A2F_2722,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_28,HR_5_27_13N,U5,980,40,2000,1000,FPGA_81_38_59,81,38,59,A2F_2723,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,HR_5_CC_28_14P,W2,70,40,1000,1000,FPGA_81_39_0,81,39,0,F2A_2736,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,HR_5_CC_28_14P,W2,200,40,1000,2000,FPGA_81_39_1,81,39,1,F2A_2737,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,HR_5_CC_28_14P,W2,200,40,1000,2000,FPGA_81_39_2,81,39,2,F2A_2738,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,HR_5_CC_28_14P,W2,200,40,1000,2000,FPGA_81_39_3,81,39,3,F2A_2739,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,HR_5_CC_28_14P,W2,200,40,1000,2000,FPGA_81_39_4,81,39,4,F2A_2740,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,HR_5_CC_28_14P,W2,200,40,1000,2000,FPGA_81_39_5,81,39,5,F2A_2741,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,HR_5_CC_28_14P,W2,200,40,1000,2000,FPGA_81_39_6,81,39,6,F2A_2742,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,HR_5_CC_28_14P,W2,200,40,1000,2000,FPGA_81_39_7,81,39,7,F2A_2743,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,HR_5_CC_28_14P,W2,200,40,1000,2000,FPGA_81_39_8,81,39,8,F2A_2744,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,HR_5_CC_28_14P,W2,200,40,1000,2000,FPGA_81_39_9,81,39,9,F2A_2745,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,HR_5_CC_28_14P,W2,330,40,1000,3000,FPGA_81_39_10,81,39,10,F2A_2746,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,HR_5_CC_28_14P,W2,330,40,1000,3000,FPGA_81_39_11,81,39,11,F2A_2747,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,HR_5_CC_28_14P,W2,330,40,1000,3000,FPGA_81_39_12,81,39,12,F2A_2748,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,HR_5_CC_28_14P,W2,330,40,1000,3000,FPGA_81_39_13,81,39,13,F2A_2749,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,HR_5_CC_28_14P,W2,590,40,1000,5000,FPGA_81_39_14,81,39,14,F2A_2750,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,HR_5_CC_28_14P,W2,590,40,1000,5000,FPGA_81_39_15,81,39,15,F2A_2751,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,HR_5_CC_28_14P,W2,590,40,1000,5000,FPGA_81_39_16,81,39,16,F2A_2752,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,HR_5_CC_28_14P,W2,720,40,1000,6000,FPGA_81_39_17,81,39,17,F2A_2753,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_30,HR_5_CC_29_14N,T3,720,40,1000,6000,FPGA_81_39_18,81,39,18,F2A_2754,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_30,HR_5_CC_29_14N,T3,720,40,1000,6000,FPGA_81_39_19,81,39,19,F2A_2755,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_30,HR_5_CC_29_14N,T3,720,40,1000,6000,FPGA_81_39_20,81,39,20,F2A_2756,f2g_trx_reset_n_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_30,HR_5_CC_29_14N,T3,720,40,1000,6000,FPGA_81_39_21,81,39,21,F2A_2757,f2g_in_en_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_30,HR_5_CC_29_14N,T3,720,40,1000,6000,FPGA_81_39_22,81,39,22,F2A_2758,f2g_tx_oe_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_30,HR_5_CC_29_14N,T3,720,40,1000,6000,FPGA_81_39_23,81,39,23,F2A_2759,f2g_tx_dvalid_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_30,HR_5_CC_29_14N,T3,720,40,1000,6000,FPGA_81_39_24,81,39,24,F2A_2760,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,HR_5_CC_28_14P,W2,460,40,1000,4000,FPGA_81_39_48,81,39,48,A2F_2784,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,HR_5_CC_28_14P,W2,460,40,1000,4000,FPGA_81_39_49,81,39,49,A2F_2785,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,HR_5_CC_28_14P,W2,460,40,1000,4000,FPGA_81_39_50,81,39,50,A2F_2786,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,HR_5_CC_28_14P,W2,590,40,1000,5000,FPGA_81_39_51,81,39,51,A2F_2787,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,HR_5_CC_28_14P,W2,590,40,1000,5000,FPGA_81_39_52,81,39,52,A2F_2788,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,HR_5_CC_28_14P,W2,590,40,1000,5000,FPGA_81_39_53,81,39,53,A2F_2789,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,HR_5_CC_28_14P,W2,590,40,1000,5000,FPGA_81_39_54,81,39,54,A2F_2790,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,HR_5_CC_28_14P,W2,590,40,1000,5000,FPGA_81_39_55,81,39,55,A2F_2791,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,HR_5_CC_28_14P,W2,590,40,1000,5000,FPGA_81_39_56,81,39,56,A2F_2792,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,HR_5_CC_28_14P,W2,590,40,1000,5000,FPGA_81_39_57,81,39,57,A2F_2793,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,HR_5_CC_28_14P,W2,590,40,1000,5000,FPGA_81_39_58,81,39,58,A2F_2794,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_30,HR_5_CC_29_14N,T3,980,40,2000,1000,FPGA_81_39_59,81,39,59,A2F_2795,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,HR_5_30_15P,U4,70,40,1000,1000,FPGA_81_40_0,81,40,0,F2A_2808,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,HR_5_30_15P,U4,200,40,1000,2000,FPGA_81_40_1,81,40,1,F2A_2809,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,HR_5_30_15P,U4,200,40,1000,2000,FPGA_81_40_2,81,40,2,F2A_2810,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,HR_5_30_15P,U4,200,40,1000,2000,FPGA_81_40_3,81,40,3,F2A_2811,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,HR_5_30_15P,U4,200,40,1000,2000,FPGA_81_40_4,81,40,4,F2A_2812,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,HR_5_30_15P,U4,200,40,1000,2000,FPGA_81_40_5,81,40,5,F2A_2813,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,HR_5_30_15P,U4,200,40,1000,2000,FPGA_81_40_6,81,40,6,F2A_2814,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,HR_5_30_15P,U4,200,40,1000,2000,FPGA_81_40_7,81,40,7,F2A_2815,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,HR_5_30_15P,U4,200,40,1000,2000,FPGA_81_40_8,81,40,8,F2A_2816,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,HR_5_30_15P,U4,200,40,1000,2000,FPGA_81_40_9,81,40,9,F2A_2817,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,HR_5_30_15P,U4,330,40,1000,3000,FPGA_81_40_10,81,40,10,F2A_2818,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,HR_5_30_15P,U4,330,40,1000,3000,FPGA_81_40_11,81,40,11,F2A_2819,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,HR_5_30_15P,U4,330,40,1000,3000,FPGA_81_40_12,81,40,12,F2A_2820,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,HR_5_30_15P,U4,330,40,1000,3000,FPGA_81_40_13,81,40,13,F2A_2821,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,HR_5_30_15P,U4,590,40,1000,5000,FPGA_81_40_14,81,40,14,F2A_2822,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,HR_5_30_15P,U4,590,40,1000,5000,FPGA_81_40_15,81,40,15,F2A_2823,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,HR_5_30_15P,U4,590,40,1000,5000,FPGA_81_40_16,81,40,16,F2A_2824,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,HR_5_30_15P,U4,720,40,1000,6000,FPGA_81_40_17,81,40,17,F2A_2825,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_32,HR_5_31_15N,Y1,720,40,1000,6000,FPGA_81_40_18,81,40,18,F2A_2826,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_32,HR_5_31_15N,Y1,720,40,1000,6000,FPGA_81_40_19,81,40,19,F2A_2827,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_32,HR_5_31_15N,Y1,720,40,1000,6000,FPGA_81_40_20,81,40,20,F2A_2828,f2g_trx_reset_n_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_32,HR_5_31_15N,Y1,720,40,1000,6000,FPGA_81_40_21,81,40,21,F2A_2829,f2g_in_en_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_32,HR_5_31_15N,Y1,720,40,1000,6000,FPGA_81_40_22,81,40,22,F2A_2830,f2g_tx_oe_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_32,HR_5_31_15N,Y1,720,40,1000,6000,FPGA_81_40_23,81,40,23,F2A_2831,f2g_tx_dvalid_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_32,HR_5_31_15N,Y1,720,40,1000,6000,FPGA_81_40_24,81,40,24,F2A_2832,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,HR_5_30_15P,U4,460,40,1000,4000,FPGA_81_40_48,81,40,48,A2F_2856,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,HR_5_30_15P,U4,460,40,1000,4000,FPGA_81_40_49,81,40,49,A2F_2857,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,HR_5_30_15P,U4,460,40,1000,4000,FPGA_81_40_50,81,40,50,A2F_2858,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,HR_5_30_15P,U4,590,40,1000,5000,FPGA_81_40_51,81,40,51,A2F_2859,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,HR_5_30_15P,U4,590,40,1000,5000,FPGA_81_40_52,81,40,52,A2F_2860,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,HR_5_30_15P,U4,590,40,1000,5000,FPGA_81_40_53,81,40,53,A2F_2861,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,HR_5_30_15P,U4,590,40,1000,5000,FPGA_81_40_54,81,40,54,A2F_2862,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,HR_5_30_15P,U4,590,40,1000,5000,FPGA_81_40_55,81,40,55,A2F_2863,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,HR_5_30_15P,U4,590,40,1000,5000,FPGA_81_40_56,81,40,56,A2F_2864,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,HR_5_30_15P,U4,590,40,1000,5000,FPGA_81_40_57,81,40,57,A2F_2865,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,HR_5_30_15P,U4,590,40,1000,5000,FPGA_81_40_58,81,40,58,A2F_2866,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_32,HR_5_31_15N,Y1,980,40,2000,1000,FPGA_81_40_59,81,40,59,A2F_2867,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,HR_5_32_16P,P1,70,40,1000,1000,FPGA_81_41_0,81,41,0,F2A_2880,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,HR_5_32_16P,P1,200,40,1000,2000,FPGA_81_41_1,81,41,1,F2A_2881,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,HR_5_32_16P,P1,200,40,1000,2000,FPGA_81_41_2,81,41,2,F2A_2882,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,HR_5_32_16P,P1,200,40,1000,2000,FPGA_81_41_3,81,41,3,F2A_2883,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,HR_5_32_16P,P1,200,40,1000,2000,FPGA_81_41_4,81,41,4,F2A_2884,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,HR_5_32_16P,P1,200,40,1000,2000,FPGA_81_41_5,81,41,5,F2A_2885,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,HR_5_32_16P,P1,200,40,1000,2000,FPGA_81_41_6,81,41,6,F2A_2886,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,HR_5_32_16P,P1,200,40,1000,2000,FPGA_81_41_7,81,41,7,F2A_2887,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,HR_5_32_16P,P1,200,40,1000,2000,FPGA_81_41_8,81,41,8,F2A_2888,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,HR_5_32_16P,P1,200,40,1000,2000,FPGA_81_41_9,81,41,9,F2A_2889,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,HR_5_32_16P,P1,330,40,1000,3000,FPGA_81_41_10,81,41,10,F2A_2890,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,HR_5_32_16P,P1,330,40,1000,3000,FPGA_81_41_11,81,41,11,F2A_2891,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,HR_5_32_16P,P1,330,40,1000,3000,FPGA_81_41_12,81,41,12,F2A_2892,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,HR_5_32_16P,P1,330,40,1000,3000,FPGA_81_41_13,81,41,13,F2A_2893,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,HR_5_32_16P,P1,590,40,1000,5000,FPGA_81_41_14,81,41,14,F2A_2894,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,HR_5_32_16P,P1,590,40,1000,5000,FPGA_81_41_15,81,41,15,F2A_2895,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,HR_5_32_16P,P1,590,40,1000,5000,FPGA_81_41_16,81,41,16,F2A_2896,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,HR_5_32_16P,P1,720,40,1000,6000,FPGA_81_41_17,81,41,17,F2A_2897,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_34,HR_5_33_16N,T2,720,40,1000,6000,FPGA_81_41_18,81,41,18,F2A_2898,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_34,HR_5_33_16N,T2,720,40,1000,6000,FPGA_81_41_19,81,41,19,F2A_2899,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_34,HR_5_33_16N,T2,720,40,1000,6000,FPGA_81_41_20,81,41,20,F2A_2900,f2g_trx_reset_n_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_34,HR_5_33_16N,T2,720,40,1000,6000,FPGA_81_41_21,81,41,21,F2A_2901,f2g_in_en_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_34,HR_5_33_16N,T2,720,40,1000,6000,FPGA_81_41_22,81,41,22,F2A_2902,f2g_tx_oe_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_34,HR_5_33_16N,T2,720,40,1000,6000,FPGA_81_41_23,81,41,23,F2A_2903,f2g_tx_dvalid_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_34,HR_5_33_16N,T2,720,40,1000,6000,FPGA_81_41_24,81,41,24,F2A_2904,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,HR_5_32_16P,P1,460,40,1000,4000,FPGA_81_41_48,81,41,48,A2F_2928,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,HR_5_32_16P,P1,460,40,1000,4000,FPGA_81_41_49,81,41,49,A2F_2929,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,HR_5_32_16P,P1,460,40,1000,4000,FPGA_81_41_50,81,41,50,A2F_2930,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,HR_5_32_16P,P1,590,40,1000,5000,FPGA_81_41_51,81,41,51,A2F_2931,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,HR_5_32_16P,P1,590,40,1000,5000,FPGA_81_41_52,81,41,52,A2F_2932,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,HR_5_32_16P,P1,590,40,1000,5000,FPGA_81_41_53,81,41,53,A2F_2933,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,HR_5_32_16P,P1,590,40,1000,5000,FPGA_81_41_54,81,41,54,A2F_2934,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,HR_5_32_16P,P1,590,40,1000,5000,FPGA_81_41_55,81,41,55,A2F_2935,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,HR_5_32_16P,P1,590,40,1000,5000,FPGA_81_41_56,81,41,56,A2F_2936,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,HR_5_32_16P,P1,590,40,1000,5000,FPGA_81_41_57,81,41,57,A2F_2937,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,HR_5_32_16P,P1,590,40,1000,5000,FPGA_81_41_58,81,41,58,A2F_2938,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_34,HR_5_33_16N,T2,980,40,2000,1000,FPGA_81_41_59,81,41,59,A2F_2939,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,HR_5_34_17P,U3,70,40,1000,1000,FPGA_81_42_0,81,42,0,F2A_2952,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,HR_5_34_17P,U3,200,40,1000,2000,FPGA_81_42_1,81,42,1,F2A_2953,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,HR_5_34_17P,U3,200,40,1000,2000,FPGA_81_42_2,81,42,2,F2A_2954,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,HR_5_34_17P,U3,200,40,1000,2000,FPGA_81_42_3,81,42,3,F2A_2955,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,HR_5_34_17P,U3,200,40,1000,2000,FPGA_81_42_4,81,42,4,F2A_2956,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,HR_5_34_17P,U3,200,40,1000,2000,FPGA_81_42_5,81,42,5,F2A_2957,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,HR_5_34_17P,U3,200,40,1000,2000,FPGA_81_42_6,81,42,6,F2A_2958,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,HR_5_34_17P,U3,200,40,1000,2000,FPGA_81_42_7,81,42,7,F2A_2959,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,HR_5_34_17P,U3,200,40,1000,2000,FPGA_81_42_8,81,42,8,F2A_2960,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,HR_5_34_17P,U3,200,40,1000,2000,FPGA_81_42_9,81,42,9,F2A_2961,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,HR_5_34_17P,U3,330,40,1000,3000,FPGA_81_42_10,81,42,10,F2A_2962,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,HR_5_34_17P,U3,330,40,1000,3000,FPGA_81_42_11,81,42,11,F2A_2963,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,HR_5_34_17P,U3,330,40,1000,3000,FPGA_81_42_12,81,42,12,F2A_2964,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,HR_5_34_17P,U3,330,40,1000,3000,FPGA_81_42_13,81,42,13,F2A_2965,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,HR_5_34_17P,U3,590,40,1000,5000,FPGA_81_42_14,81,42,14,F2A_2966,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,HR_5_34_17P,U3,590,40,1000,5000,FPGA_81_42_15,81,42,15,F2A_2967,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,HR_5_34_17P,U3,590,40,1000,5000,FPGA_81_42_16,81,42,16,F2A_2968,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,HR_5_34_17P,U3,720,40,1000,6000,FPGA_81_42_17,81,42,17,F2A_2969,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_36,HR_5_35_17N,V8,720,40,1000,6000,FPGA_81_42_18,81,42,18,F2A_2970,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_36,HR_5_35_17N,V8,720,40,1000,6000,FPGA_81_42_19,81,42,19,F2A_2971,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_36,HR_5_35_17N,V8,720,40,1000,6000,FPGA_81_42_20,81,42,20,F2A_2972,f2g_trx_reset_n_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_36,HR_5_35_17N,V8,720,40,1000,6000,FPGA_81_42_21,81,42,21,F2A_2973,f2g_in_en_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_36,HR_5_35_17N,V8,720,40,1000,6000,FPGA_81_42_22,81,42,22,F2A_2974,f2g_tx_oe_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_36,HR_5_35_17N,V8,720,40,1000,6000,FPGA_81_42_23,81,42,23,F2A_2975,f2g_tx_dvalid_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_36,HR_5_35_17N,V8,720,40,1000,6000,FPGA_81_42_24,81,42,24,F2A_2976,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,HR_5_34_17P,U3,460,40,1000,4000,FPGA_81_42_48,81,42,48,A2F_3000,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,HR_5_34_17P,U3,460,40,1000,4000,FPGA_81_42_49,81,42,49,A2F_3001,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,HR_5_34_17P,U3,460,40,1000,4000,FPGA_81_42_50,81,42,50,A2F_3002,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,HR_5_34_17P,U3,590,40,1000,5000,FPGA_81_42_51,81,42,51,A2F_3003,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,HR_5_34_17P,U3,590,40,1000,5000,FPGA_81_42_52,81,42,52,A2F_3004,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,HR_5_34_17P,U3,590,40,1000,5000,FPGA_81_42_53,81,42,53,A2F_3005,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,HR_5_34_17P,U3,590,40,1000,5000,FPGA_81_42_54,81,42,54,A2F_3006,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,HR_5_34_17P,U3,590,40,1000,5000,FPGA_81_42_55,81,42,55,A2F_3007,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,HR_5_34_17P,U3,590,40,1000,5000,FPGA_81_42_56,81,42,56,A2F_3008,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,HR_5_34_17P,U3,590,40,1000,5000,FPGA_81_42_57,81,42,57,A2F_3009,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,HR_5_34_17P,U3,590,40,1000,5000,FPGA_81_42_58,81,42,58,A2F_3010,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_36,HR_5_35_17N,V8,980,40,2000,1000,FPGA_81_42_59,81,42,59,A2F_3011,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,HR_5_36_18P,R8,70,40,1000,1000,FPGA_81_43_0,81,43,0,F2A_3024,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,HR_5_36_18P,R8,200,40,1000,2000,FPGA_81_43_1,81,43,1,F2A_3025,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,HR_5_36_18P,R8,200,40,1000,2000,FPGA_81_43_2,81,43,2,F2A_3026,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,HR_5_36_18P,R8,200,40,1000,2000,FPGA_81_43_3,81,43,3,F2A_3027,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,HR_5_36_18P,R8,200,40,1000,2000,FPGA_81_43_4,81,43,4,F2A_3028,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,HR_5_36_18P,R8,200,40,1000,2000,FPGA_81_43_5,81,43,5,F2A_3029,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,HR_5_36_18P,R8,200,40,1000,2000,FPGA_81_43_6,81,43,6,F2A_3030,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,HR_5_36_18P,R8,200,40,1000,2000,FPGA_81_43_7,81,43,7,F2A_3031,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,HR_5_36_18P,R8,200,40,1000,2000,FPGA_81_43_8,81,43,8,F2A_3032,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,HR_5_36_18P,R8,200,40,1000,2000,FPGA_81_43_9,81,43,9,F2A_3033,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,HR_5_36_18P,R8,330,40,1000,3000,FPGA_81_43_10,81,43,10,F2A_3034,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,HR_5_36_18P,R8,330,40,1000,3000,FPGA_81_43_11,81,43,11,F2A_3035,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,HR_5_36_18P,R8,330,40,1000,3000,FPGA_81_43_12,81,43,12,F2A_3036,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,HR_5_36_18P,R8,330,40,1000,3000,FPGA_81_43_13,81,43,13,F2A_3037,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,HR_5_36_18P,R8,590,40,1000,5000,FPGA_81_43_14,81,43,14,F2A_3038,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,HR_5_36_18P,R8,590,40,1000,5000,FPGA_81_43_15,81,43,15,F2A_3039,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,HR_5_36_18P,R8,590,40,1000,5000,FPGA_81_43_16,81,43,16,F2A_3040,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,HR_5_36_18P,R8,720,40,1000,6000,FPGA_81_43_17,81,43,17,F2A_3041,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_38,HR_5_37_18N,U2,720,40,1000,6000,FPGA_81_43_18,81,43,18,F2A_3042,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_38,HR_5_37_18N,U2,720,40,1000,6000,FPGA_81_43_19,81,43,19,F2A_3043,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_38,HR_5_37_18N,U2,720,40,1000,6000,FPGA_81_43_20,81,43,20,F2A_3044,f2g_trx_reset_n_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_38,HR_5_37_18N,U2,720,40,1000,6000,FPGA_81_43_21,81,43,21,F2A_3045,f2g_in_en_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_38,HR_5_37_18N,U2,720,40,1000,6000,FPGA_81_43_22,81,43,22,F2A_3046,f2g_tx_oe_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_38,HR_5_37_18N,U2,720,40,1000,6000,FPGA_81_43_23,81,43,23,F2A_3047,f2g_tx_dvalid_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_38,HR_5_37_18N,U2,720,40,1000,6000,FPGA_81_43_24,81,43,24,F2A_3048,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,HR_5_36_18P,R8,460,40,1000,4000,FPGA_81_43_48,81,43,48,A2F_3072,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,HR_5_36_18P,R8,460,40,1000,4000,FPGA_81_43_49,81,43,49,A2F_3073,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,HR_5_36_18P,R8,460,40,1000,4000,FPGA_81_43_50,81,43,50,A2F_3074,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,HR_5_36_18P,R8,590,40,1000,5000,FPGA_81_43_51,81,43,51,A2F_3075,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,HR_5_36_18P,R8,590,40,1000,5000,FPGA_81_43_52,81,43,52,A2F_3076,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,HR_5_36_18P,R8,590,40,1000,5000,FPGA_81_43_53,81,43,53,A2F_3077,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,HR_5_36_18P,R8,590,40,1000,5000,FPGA_81_43_54,81,43,54,A2F_3078,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,HR_5_36_18P,R8,590,40,1000,5000,FPGA_81_43_55,81,43,55,A2F_3079,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,HR_5_36_18P,R8,590,40,1000,5000,FPGA_81_43_56,81,43,56,A2F_3080,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,HR_5_36_18P,R8,590,40,1000,5000,FPGA_81_43_57,81,43,57,A2F_3081,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,HR_5_36_18P,R8,590,40,1000,5000,FPGA_81_43_58,81,43,58,A2F_3082,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_38,HR_5_37_18N,U2,980,40,2000,1000,FPGA_81_43_59,81,43,59,A2F_3083,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,HR_5_38_19P,Y2,70,40,1000,1000,FPGA_81_44_0,81,44,0,F2A_3096,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,HR_5_38_19P,Y2,200,40,1000,2000,FPGA_81_44_1,81,44,1,F2A_3097,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,HR_5_38_19P,Y2,200,40,1000,2000,FPGA_81_44_2,81,44,2,F2A_3098,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,HR_5_38_19P,Y2,200,40,1000,2000,FPGA_81_44_3,81,44,3,F2A_3099,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,HR_5_38_19P,Y2,200,40,1000,2000,FPGA_81_44_4,81,44,4,F2A_3100,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,HR_5_38_19P,Y2,200,40,1000,2000,FPGA_81_44_5,81,44,5,F2A_3101,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,HR_5_38_19P,Y2,200,40,1000,2000,FPGA_81_44_6,81,44,6,F2A_3102,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,HR_5_38_19P,Y2,200,40,1000,2000,FPGA_81_44_7,81,44,7,F2A_3103,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,HR_5_38_19P,Y2,200,40,1000,2000,FPGA_81_44_8,81,44,8,F2A_3104,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,HR_5_38_19P,Y2,200,40,1000,2000,FPGA_81_44_9,81,44,9,F2A_3105,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,HR_5_38_19P,Y2,330,40,1000,3000,FPGA_81_44_10,81,44,10,F2A_3106,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,HR_5_38_19P,Y2,330,40,1000,3000,FPGA_81_44_11,81,44,11,F2A_3107,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,HR_5_38_19P,Y2,330,40,1000,3000,FPGA_81_44_12,81,44,12,F2A_3108,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,HR_5_38_19P,Y2,330,40,1000,3000,FPGA_81_44_13,81,44,13,F2A_3109,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,HR_5_38_19P,Y2,590,40,1000,5000,FPGA_81_44_14,81,44,14,F2A_3110,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,HR_5_38_19P,Y2,590,40,1000,5000,FPGA_81_44_15,81,44,15,F2A_3111,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,HR_5_38_19P,Y2,590,40,1000,5000,FPGA_81_44_16,81,44,16,F2A_3112,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,HR_5_38_19P,Y2,720,40,1000,6000,FPGA_81_44_17,81,44,17,F2A_3113,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_40,HR_5_39_19N,R2,720,40,1000,6000,FPGA_81_44_18,81,44,18,F2A_3114,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_40,HR_5_39_19N,R2,720,40,1000,6000,FPGA_81_44_19,81,44,19,F2A_3115,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_40,HR_5_39_19N,R2,720,40,1000,6000,FPGA_81_44_20,81,44,20,F2A_3116,f2g_trx_reset_n_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_40,HR_5_39_19N,R2,720,40,1000,6000,FPGA_81_44_21,81,44,21,F2A_3117,f2g_in_en_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_40,HR_5_39_19N,R2,720,40,1000,6000,FPGA_81_44_22,81,44,22,F2A_3118,f2g_tx_oe_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_40,HR_5_39_19N,R2,720,40,1000,6000,FPGA_81_44_23,81,44,23,F2A_3119,f2g_tx_dvalid_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_40,HR_5_39_19N,R2,720,40,1000,6000,FPGA_81_44_24,81,44,24,F2A_3120,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,HR_5_38_19P,Y2,460,40,1000,4000,FPGA_81_44_48,81,44,48,A2F_3144,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,HR_5_38_19P,Y2,460,40,1000,4000,FPGA_81_44_49,81,44,49,A2F_3145,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,HR_5_38_19P,Y2,460,40,1000,4000,FPGA_81_44_50,81,44,50,A2F_3146,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,HR_5_38_19P,Y2,590,40,1000,5000,FPGA_81_44_51,81,44,51,A2F_3147,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,HR_5_38_19P,Y2,590,40,1000,5000,FPGA_81_44_52,81,44,52,A2F_3148,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,HR_5_38_19P,Y2,590,40,1000,5000,FPGA_81_44_53,81,44,53,A2F_3149,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,HR_5_38_19P,Y2,590,40,1000,5000,FPGA_81_44_54,81,44,54,A2F_3150,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,HR_5_38_19P,Y2,590,40,1000,5000,FPGA_81_44_55,81,44,55,A2F_3151,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,HR_5_38_19P,Y2,590,40,1000,5000,FPGA_81_44_56,81,44,56,A2F_3152,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,HR_5_38_19P,Y2,590,40,1000,5000,FPGA_81_44_57,81,44,57,A2F_3153,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,HR_5_38_19P,Y2,590,40,1000,5000,FPGA_81_44_58,81,44,58,A2F_3154,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_40,HR_5_39_19N,R2,980,40,2000,1000,FPGA_81_44_59,81,44,59,A2F_3155,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,HR_6_0_0P,AB5,70,40,1000,1000,FPGA_81_45_0,81,45,0,F2A_3168,f2g_addr[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,HR_6_0_0P,AB5,70,40,1000,1000,FPGA_81_45_1,81,45,1,F2A_3169,f2g_addr[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,HR_6_0_0P,AB5,70,40,1000,1000,FPGA_81_45_2,81,45,2,F2A_3170,f2g_addr[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,HR_6_0_0P,AB5,70,40,1000,1000,FPGA_81_45_3,81,45,3,F2A_3171,f2g_addr[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,HR_6_0_0P,AB5,70,40,1000,1000,FPGA_81_45_4,81,45,4,F2A_3172,f2g_addr[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,HR_6_0_0P,AB5,70,40,1000,1000,FPGA_81_45_5,81,45,5,F2A_3173,f2g_trx_dly_ld,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,HR_6_0_0P,AB5,70,40,1000,1000,FPGA_81_45_6,81,45,6,F2A_3174,f2g_trx_dly_adj,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,HR_6_0_0P,AB5,70,40,1000,1000,FPGA_81_45_7,81,45,7,F2A_3175,f2g_trx_dly_inc,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,HR_6_0_0P,AB5,70,40,1000,1000,FPGA_81_45_8,81,45,8,F2A_3176,f2g_rx_bitslip_adj,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,.
GBOX GPIO,Bank_VR_3_1,HR_6_0_0P,AB5,330,40,1000,3000,FPGA_81_45_48,81,45,48,A2F_3216,g2f_trx_dly_tap[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,HR_6_0_0P,AB5,330,40,1000,3000,FPGA_81_45_49,81,45,49,A2F_3217,g2f_trx_dly_tap[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,HR_6_0_0P,AB5,330,40,1000,3000,FPGA_81_45_50,81,45,50,A2F_3218,g2f_trx_dly_tap[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,HR_6_0_0P,AB5,330,40,1000,3000,FPGA_81_45_51,81,45,51,A2F_3219,g2f_trx_dly_tap[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,HR_6_0_0P,AB5,330,40,1000,3000,FPGA_81_45_52,81,45,52,A2F_3220,g2f_trx_dly_tap[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,HR_6_0_0P,AB5,330,40,1000,3000,FPGA_81_45_53,81,45,53,A2F_3221,g2f_trx_dly_tap[5],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,HR_6_0_0P,AB5,460,40,1000,4000,FPGA_81_45_54,81,45,54,A2F_3222,g2f_rx_dpa_lock,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,HR_6_0_0P,AB5,460,40,1000,4000,FPGA_81_45_55,81,45,55,A2F_3223,g2f_rx_dpa_error,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,HR_6_0_0P,AB5,460,40,1000,4000,FPGA_81_45_56,81,45,56,A2F_3224,g2f_rx_dpa_phase[0],,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,HR_6_0_0P,AB5,460,40,1000,4000,FPGA_81_45_57,81,45,57,A2F_3225,g2f_rx_dpa_phase[1],,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,HR_6_0_0P,AB5,460,40,1000,4000,FPGA_81_45_58,81,45,58,A2F_3226,g2f_rx_dpa_phase[2],,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,HR_6_0_0P,AB5,70,40,1000,1000,FPGA_81_46_0,81,46,0,F2A_3240,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,HR_6_0_0P,AB5,200,40,1000,2000,FPGA_81_46_1,81,46,1,F2A_3241,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,HR_6_0_0P,AB5,200,40,1000,2000,FPGA_81_46_2,81,46,2,F2A_3242,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,HR_6_0_0P,AB5,200,40,1000,2000,FPGA_81_46_3,81,46,3,F2A_3243,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,HR_6_0_0P,AB5,200,40,1000,2000,FPGA_81_46_4,81,46,4,F2A_3244,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,HR_6_0_0P,AB5,200,40,1000,2000,FPGA_81_46_5,81,46,5,F2A_3245,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,HR_6_0_0P,AB5,200,40,1000,2000,FPGA_81_46_6,81,46,6,F2A_3246,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,HR_6_0_0P,AB5,200,40,1000,2000,FPGA_81_46_7,81,46,7,F2A_3247,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,HR_6_0_0P,AB5,200,40,1000,2000,FPGA_81_46_8,81,46,8,F2A_3248,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,HR_6_0_0P,AB5,200,40,1000,2000,FPGA_81_46_9,81,46,9,F2A_3249,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,HR_6_0_0P,AB5,330,40,1000,3000,FPGA_81_46_10,81,46,10,F2A_3250,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,HR_6_0_0P,AB5,330,40,1000,3000,FPGA_81_46_11,81,46,11,F2A_3251,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,HR_6_0_0P,AB5,330,40,1000,3000,FPGA_81_46_12,81,46,12,F2A_3252,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,HR_6_0_0P,AB5,330,40,1000,3000,FPGA_81_46_13,81,46,13,F2A_3253,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,HR_6_0_0P,AB5,590,40,1000,5000,FPGA_81_46_14,81,46,14,F2A_3254,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,HR_6_0_0P,AB5,590,40,1000,5000,FPGA_81_46_15,81,46,15,F2A_3255,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,HR_6_0_0P,AB5,590,40,1000,5000,FPGA_81_46_16,81,46,16,F2A_3256,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,HR_6_0_0P,AB5,720,40,1000,6000,FPGA_81_46_17,81,46,17,F2A_3257,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_2,HR_6_1_0N,AE3,720,40,1000,6000,FPGA_81_46_18,81,46,18,F2A_3258,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_2,HR_6_1_0N,AE3,720,40,1000,6000,FPGA_81_46_19,81,46,19,F2A_3259,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_2,HR_6_1_0N,AE3,720,40,1000,6000,FPGA_81_46_20,81,46,20,F2A_3260,f2g_trx_reset_n_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_2,HR_6_1_0N,AE3,720,40,1000,6000,FPGA_81_46_21,81,46,21,F2A_3261,f2g_in_en_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_2,HR_6_1_0N,AE3,720,40,1000,6000,FPGA_81_46_22,81,46,22,F2A_3262,f2g_tx_oe_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_2,HR_6_1_0N,AE3,720,40,1000,6000,FPGA_81_46_23,81,46,23,F2A_3263,f2g_tx_dvalid_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_2,HR_6_1_0N,AE3,720,40,1000,6000,FPGA_81_46_24,81,46,24,F2A_3264,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,HR_6_0_0P,AB5,460,40,1000,4000,FPGA_81_46_48,81,46,48,A2F_3288,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,HR_6_0_0P,AB5,460,40,1000,4000,FPGA_81_46_49,81,46,49,A2F_3289,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,HR_6_0_0P,AB5,460,40,1000,4000,FPGA_81_46_50,81,46,50,A2F_3290,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,HR_6_0_0P,AB5,590,40,1000,5000,FPGA_81_46_51,81,46,51,A2F_3291,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,HR_6_0_0P,AB5,590,40,1000,5000,FPGA_81_46_52,81,46,52,A2F_3292,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,HR_6_0_0P,AB5,590,40,1000,5000,FPGA_81_46_53,81,46,53,A2F_3293,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,HR_6_0_0P,AB5,590,40,1000,5000,FPGA_81_46_54,81,46,54,A2F_3294,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,HR_6_0_0P,AB5,590,40,1000,5000,FPGA_81_46_55,81,46,55,A2F_3295,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,HR_6_0_0P,AB5,590,40,1000,5000,FPGA_81_46_56,81,46,56,A2F_3296,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,HR_6_0_0P,AB5,590,40,1000,5000,FPGA_81_46_57,81,46,57,A2F_3297,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,HR_6_0_0P,AB5,590,40,1000,5000,FPGA_81_46_58,81,46,58,A2F_3298,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_2,HR_6_1_0N,AE3,980,40,2000,1000,FPGA_81_46_59,81,46,59,A2F_3299,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_3,HR_6_2_1P,AD3,70,40,1000,1000,FPGA_81_47_0,81,47,0,F2A_3312,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_3,HR_6_2_1P,AD3,200,40,1000,2000,FPGA_81_47_1,81,47,1,F2A_3313,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_3,HR_6_2_1P,AD3,200,40,1000,2000,FPGA_81_47_2,81,47,2,F2A_3314,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_3,HR_6_2_1P,AD3,200,40,1000,2000,FPGA_81_47_3,81,47,3,F2A_3315,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_3,HR_6_2_1P,AD3,200,40,1000,2000,FPGA_81_47_4,81,47,4,F2A_3316,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_3,HR_6_2_1P,AD3,200,40,1000,2000,FPGA_81_47_5,81,47,5,F2A_3317,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_3,HR_6_2_1P,AD3,200,40,1000,2000,FPGA_81_47_6,81,47,6,F2A_3318,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_3,HR_6_2_1P,AD3,200,40,1000,2000,FPGA_81_47_7,81,47,7,F2A_3319,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_3,HR_6_2_1P,AD3,200,40,1000,2000,FPGA_81_47_8,81,47,8,F2A_3320,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_3,HR_6_2_1P,AD3,200,40,1000,2000,FPGA_81_47_9,81,47,9,F2A_3321,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_3,HR_6_2_1P,AD3,330,40,1000,3000,FPGA_81_47_10,81,47,10,F2A_3322,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_3,HR_6_2_1P,AD3,330,40,1000,3000,FPGA_81_47_11,81,47,11,F2A_3323,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_3,HR_6_2_1P,AD3,330,40,1000,3000,FPGA_81_47_12,81,47,12,F2A_3324,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_3,HR_6_2_1P,AD3,330,40,1000,3000,FPGA_81_47_13,81,47,13,F2A_3325,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_3,HR_6_2_1P,AD3,590,40,1000,5000,FPGA_81_47_14,81,47,14,F2A_3326,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_3,HR_6_2_1P,AD3,590,40,1000,5000,FPGA_81_47_15,81,47,15,F2A_3327,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_3,HR_6_2_1P,AD3,590,40,1000,5000,FPGA_81_47_16,81,47,16,F2A_3328,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_3,HR_6_2_1P,AD3,720,40,1000,6000,FPGA_81_47_17,81,47,17,F2A_3329,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_4,HR_6_3_1N,AA8,720,40,1000,6000,FPGA_81_47_18,81,47,18,F2A_3330,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_4,HR_6_3_1N,AA8,720,40,1000,6000,FPGA_81_47_19,81,47,19,F2A_3331,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_4,HR_6_3_1N,AA8,720,40,1000,6000,FPGA_81_47_20,81,47,20,F2A_3332,f2g_trx_reset_n_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_4,HR_6_3_1N,AA8,720,40,1000,6000,FPGA_81_47_21,81,47,21,F2A_3333,f2g_in_en_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_4,HR_6_3_1N,AA8,720,40,1000,6000,FPGA_81_47_22,81,47,22,F2A_3334,f2g_tx_oe_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_4,HR_6_3_1N,AA8,720,40,1000,6000,FPGA_81_47_23,81,47,23,F2A_3335,f2g_tx_dvalid_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_4,HR_6_3_1N,AA8,720,40,1000,6000,FPGA_81_47_24,81,47,24,F2A_3336,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_3,HR_6_2_1P,AD3,460,40,1000,4000,FPGA_81_47_48,81,47,48,A2F_3360,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_3,HR_6_2_1P,AD3,460,40,1000,4000,FPGA_81_47_49,81,47,49,A2F_3361,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_3,HR_6_2_1P,AD3,460,40,1000,4000,FPGA_81_47_50,81,47,50,A2F_3362,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_3,HR_6_2_1P,AD3,590,40,1000,5000,FPGA_81_47_51,81,47,51,A2F_3363,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_3,HR_6_2_1P,AD3,590,40,1000,5000,FPGA_81_47_52,81,47,52,A2F_3364,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_3,HR_6_2_1P,AD3,590,40,1000,5000,FPGA_81_47_53,81,47,53,A2F_3365,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_3,HR_6_2_1P,AD3,590,40,1000,5000,FPGA_81_47_54,81,47,54,A2F_3366,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_3,HR_6_2_1P,AD3,590,40,1000,5000,FPGA_81_47_55,81,47,55,A2F_3367,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_3,HR_6_2_1P,AD3,590,40,1000,5000,FPGA_81_47_56,81,47,56,A2F_3368,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_3,HR_6_2_1P,AD3,590,40,1000,5000,FPGA_81_47_57,81,47,57,A2F_3369,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_3,HR_6_2_1P,AD3,590,40,1000,5000,FPGA_81_47_58,81,47,58,A2F_3370,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_4,HR_6_3_1N,AA8,980,40,2000,1000,FPGA_81_47_59,81,47,59,A2F_3371,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_5,HR_6_4_2P,AA6,70,40,1000,1000,FPGA_81_48_0,81,48,0,F2A_3384,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_5,HR_6_4_2P,AA6,200,40,1000,2000,FPGA_81_48_1,81,48,1,F2A_3385,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_5,HR_6_4_2P,AA6,200,40,1000,2000,FPGA_81_48_2,81,48,2,F2A_3386,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_5,HR_6_4_2P,AA6,200,40,1000,2000,FPGA_81_48_3,81,48,3,F2A_3387,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_5,HR_6_4_2P,AA6,200,40,1000,2000,FPGA_81_48_4,81,48,4,F2A_3388,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_5,HR_6_4_2P,AA6,200,40,1000,2000,FPGA_81_48_5,81,48,5,F2A_3389,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_5,HR_6_4_2P,AA6,200,40,1000,2000,FPGA_81_48_6,81,48,6,F2A_3390,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_5,HR_6_4_2P,AA6,200,40,1000,2000,FPGA_81_48_7,81,48,7,F2A_3391,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_5,HR_6_4_2P,AA6,200,40,1000,2000,FPGA_81_48_8,81,48,8,F2A_3392,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_5,HR_6_4_2P,AA6,200,40,1000,2000,FPGA_81_48_9,81,48,9,F2A_3393,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_5,HR_6_4_2P,AA6,330,40,1000,3000,FPGA_81_48_10,81,48,10,F2A_3394,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_5,HR_6_4_2P,AA6,330,40,1000,3000,FPGA_81_48_11,81,48,11,F2A_3395,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_5,HR_6_4_2P,AA6,330,40,1000,3000,FPGA_81_48_12,81,48,12,F2A_3396,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_5,HR_6_4_2P,AA6,330,40,1000,3000,FPGA_81_48_13,81,48,13,F2A_3397,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_5,HR_6_4_2P,AA6,590,40,1000,5000,FPGA_81_48_14,81,48,14,F2A_3398,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_5,HR_6_4_2P,AA6,590,40,1000,5000,FPGA_81_48_15,81,48,15,F2A_3399,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_5,HR_6_4_2P,AA6,590,40,1000,5000,FPGA_81_48_16,81,48,16,F2A_3400,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_5,HR_6_4_2P,AA6,720,40,1000,6000,FPGA_81_48_17,81,48,17,F2A_3401,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_6,HR_6_5_2N,Y7,720,40,1000,6000,FPGA_81_48_18,81,48,18,F2A_3402,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_6,HR_6_5_2N,Y7,720,40,1000,6000,FPGA_81_48_19,81,48,19,F2A_3403,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_6,HR_6_5_2N,Y7,720,40,1000,6000,FPGA_81_48_20,81,48,20,F2A_3404,f2g_trx_reset_n_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_6,HR_6_5_2N,Y7,720,40,1000,6000,FPGA_81_48_21,81,48,21,F2A_3405,f2g_in_en_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_6,HR_6_5_2N,Y7,720,40,1000,6000,FPGA_81_48_22,81,48,22,F2A_3406,f2g_tx_oe_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_6,HR_6_5_2N,Y7,720,40,1000,6000,FPGA_81_48_23,81,48,23,F2A_3407,f2g_tx_dvalid_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_6,HR_6_5_2N,Y7,720,40,1000,6000,FPGA_81_48_24,81,48,24,F2A_3408,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_5,HR_6_4_2P,AA6,460,40,1000,4000,FPGA_81_48_48,81,48,48,A2F_3432,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_5,HR_6_4_2P,AA6,460,40,1000,4000,FPGA_81_48_49,81,48,49,A2F_3433,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_5,HR_6_4_2P,AA6,460,40,1000,4000,FPGA_81_48_50,81,48,50,A2F_3434,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_5,HR_6_4_2P,AA6,590,40,1000,5000,FPGA_81_48_51,81,48,51,A2F_3435,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_5,HR_6_4_2P,AA6,590,40,1000,5000,FPGA_81_48_52,81,48,52,A2F_3436,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_5,HR_6_4_2P,AA6,590,40,1000,5000,FPGA_81_48_53,81,48,53,A2F_3437,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_5,HR_6_4_2P,AA6,590,40,1000,5000,FPGA_81_48_54,81,48,54,A2F_3438,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_5,HR_6_4_2P,AA6,590,40,1000,5000,FPGA_81_48_55,81,48,55,A2F_3439,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_5,HR_6_4_2P,AA6,590,40,1000,5000,FPGA_81_48_56,81,48,56,A2F_3440,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_5,HR_6_4_2P,AA6,590,40,1000,5000,FPGA_81_48_57,81,48,57,A2F_3441,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_5,HR_6_4_2P,AA6,590,40,1000,5000,FPGA_81_48_58,81,48,58,A2F_3442,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_6,HR_6_5_2N,Y7,980,40,2000,1000,FPGA_81_48_59,81,48,59,A2F_3443,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_7,HR_6_6_3P,AH2,70,40,1000,1000,FPGA_81_49_0,81,49,0,F2A_3456,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_7,HR_6_6_3P,AH2,200,40,1000,2000,FPGA_81_49_1,81,49,1,F2A_3457,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_7,HR_6_6_3P,AH2,200,40,1000,2000,FPGA_81_49_2,81,49,2,F2A_3458,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_7,HR_6_6_3P,AH2,200,40,1000,2000,FPGA_81_49_3,81,49,3,F2A_3459,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_7,HR_6_6_3P,AH2,200,40,1000,2000,FPGA_81_49_4,81,49,4,F2A_3460,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_7,HR_6_6_3P,AH2,200,40,1000,2000,FPGA_81_49_5,81,49,5,F2A_3461,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_7,HR_6_6_3P,AH2,200,40,1000,2000,FPGA_81_49_6,81,49,6,F2A_3462,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_7,HR_6_6_3P,AH2,200,40,1000,2000,FPGA_81_49_7,81,49,7,F2A_3463,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_7,HR_6_6_3P,AH2,200,40,1000,2000,FPGA_81_49_8,81,49,8,F2A_3464,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_7,HR_6_6_3P,AH2,200,40,1000,2000,FPGA_81_49_9,81,49,9,F2A_3465,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_7,HR_6_6_3P,AH2,330,40,1000,3000,FPGA_81_49_10,81,49,10,F2A_3466,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_7,HR_6_6_3P,AH2,330,40,1000,3000,FPGA_81_49_11,81,49,11,F2A_3467,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_7,HR_6_6_3P,AH2,330,40,1000,3000,FPGA_81_49_12,81,49,12,F2A_3468,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_7,HR_6_6_3P,AH2,330,40,1000,3000,FPGA_81_49_13,81,49,13,F2A_3469,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_7,HR_6_6_3P,AH2,590,40,1000,5000,FPGA_81_49_14,81,49,14,F2A_3470,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_7,HR_6_6_3P,AH2,590,40,1000,5000,FPGA_81_49_15,81,49,15,F2A_3471,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_7,HR_6_6_3P,AH2,590,40,1000,5000,FPGA_81_49_16,81,49,16,F2A_3472,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_7,HR_6_6_3P,AH2,720,40,1000,6000,FPGA_81_49_17,81,49,17,F2A_3473,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_8,HR_6_7_3N,AA1,720,40,1000,6000,FPGA_81_49_18,81,49,18,F2A_3474,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_8,HR_6_7_3N,AA1,720,40,1000,6000,FPGA_81_49_19,81,49,19,F2A_3475,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_8,HR_6_7_3N,AA1,720,40,1000,6000,FPGA_81_49_20,81,49,20,F2A_3476,f2g_trx_reset_n_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_8,HR_6_7_3N,AA1,720,40,1000,6000,FPGA_81_49_21,81,49,21,F2A_3477,f2g_in_en_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_8,HR_6_7_3N,AA1,720,40,1000,6000,FPGA_81_49_22,81,49,22,F2A_3478,f2g_tx_oe_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_8,HR_6_7_3N,AA1,720,40,1000,6000,FPGA_81_49_23,81,49,23,F2A_3479,f2g_tx_dvalid_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_8,HR_6_7_3N,AA1,720,40,1000,6000,FPGA_81_49_24,81,49,24,F2A_3480,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_7,HR_6_6_3P,AH2,460,40,1000,4000,FPGA_81_49_48,81,49,48,A2F_3504,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_7,HR_6_6_3P,AH2,460,40,1000,4000,FPGA_81_49_49,81,49,49,A2F_3505,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_7,HR_6_6_3P,AH2,460,40,1000,4000,FPGA_81_49_50,81,49,50,A2F_3506,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_7,HR_6_6_3P,AH2,590,40,1000,5000,FPGA_81_49_51,81,49,51,A2F_3507,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_7,HR_6_6_3P,AH2,590,40,1000,5000,FPGA_81_49_52,81,49,52,A2F_3508,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_7,HR_6_6_3P,AH2,590,40,1000,5000,FPGA_81_49_53,81,49,53,A2F_3509,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_7,HR_6_6_3P,AH2,590,40,1000,5000,FPGA_81_49_54,81,49,54,A2F_3510,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_7,HR_6_6_3P,AH2,590,40,1000,5000,FPGA_81_49_55,81,49,55,A2F_3511,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_7,HR_6_6_3P,AH2,590,40,1000,5000,FPGA_81_49_56,81,49,56,A2F_3512,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_7,HR_6_6_3P,AH2,590,40,1000,5000,FPGA_81_49_57,81,49,57,A2F_3513,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_7,HR_6_6_3P,AH2,590,40,1000,5000,FPGA_81_49_58,81,49,58,A2F_3514,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_8,HR_6_7_3N,AA1,980,40,2000,1000,FPGA_81_49_59,81,49,59,A2F_3515,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_9,HR_6_8_4P,AC1,70,40,1000,1000,FPGA_81_50_0,81,50,0,F2A_3528,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_9,HR_6_8_4P,AC1,200,40,1000,2000,FPGA_81_50_1,81,50,1,F2A_3529,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_9,HR_6_8_4P,AC1,200,40,1000,2000,FPGA_81_50_2,81,50,2,F2A_3530,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_9,HR_6_8_4P,AC1,200,40,1000,2000,FPGA_81_50_3,81,50,3,F2A_3531,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_9,HR_6_8_4P,AC1,200,40,1000,2000,FPGA_81_50_4,81,50,4,F2A_3532,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_9,HR_6_8_4P,AC1,200,40,1000,2000,FPGA_81_50_5,81,50,5,F2A_3533,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_9,HR_6_8_4P,AC1,200,40,1000,2000,FPGA_81_50_6,81,50,6,F2A_3534,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_9,HR_6_8_4P,AC1,200,40,1000,2000,FPGA_81_50_7,81,50,7,F2A_3535,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_9,HR_6_8_4P,AC1,200,40,1000,2000,FPGA_81_50_8,81,50,8,F2A_3536,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_9,HR_6_8_4P,AC1,200,40,1000,2000,FPGA_81_50_9,81,50,9,F2A_3537,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_9,HR_6_8_4P,AC1,330,40,1000,3000,FPGA_81_50_10,81,50,10,F2A_3538,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_9,HR_6_8_4P,AC1,330,40,1000,3000,FPGA_81_50_11,81,50,11,F2A_3539,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_9,HR_6_8_4P,AC1,330,40,1000,3000,FPGA_81_50_12,81,50,12,F2A_3540,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_9,HR_6_8_4P,AC1,330,40,1000,3000,FPGA_81_50_13,81,50,13,F2A_3541,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_9,HR_6_8_4P,AC1,590,40,1000,5000,FPGA_81_50_14,81,50,14,F2A_3542,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_9,HR_6_8_4P,AC1,590,40,1000,5000,FPGA_81_50_15,81,50,15,F2A_3543,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_9,HR_6_8_4P,AC1,590,40,1000,5000,FPGA_81_50_16,81,50,16,F2A_3544,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_9,HR_6_8_4P,AC1,720,40,1000,6000,FPGA_81_50_17,81,50,17,F2A_3545,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_10,HR_6_9_4N,AC4,720,40,1000,6000,FPGA_81_50_18,81,50,18,F2A_3546,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_10,HR_6_9_4N,AC4,720,40,1000,6000,FPGA_81_50_19,81,50,19,F2A_3547,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_10,HR_6_9_4N,AC4,720,40,1000,6000,FPGA_81_50_20,81,50,20,F2A_3548,f2g_trx_reset_n_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_10,HR_6_9_4N,AC4,720,40,1000,6000,FPGA_81_50_21,81,50,21,F2A_3549,f2g_in_en_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_10,HR_6_9_4N,AC4,720,40,1000,6000,FPGA_81_50_22,81,50,22,F2A_3550,f2g_tx_oe_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_10,HR_6_9_4N,AC4,720,40,1000,6000,FPGA_81_50_23,81,50,23,F2A_3551,f2g_tx_dvalid_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_10,HR_6_9_4N,AC4,720,40,1000,6000,FPGA_81_50_24,81,50,24,F2A_3552,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_9,HR_6_8_4P,AC1,460,40,1000,4000,FPGA_81_50_48,81,50,48,A2F_3576,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_9,HR_6_8_4P,AC1,460,40,1000,4000,FPGA_81_50_49,81,50,49,A2F_3577,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_9,HR_6_8_4P,AC1,460,40,1000,4000,FPGA_81_50_50,81,50,50,A2F_3578,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_9,HR_6_8_4P,AC1,590,40,1000,5000,FPGA_81_50_51,81,50,51,A2F_3579,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_9,HR_6_8_4P,AC1,590,40,1000,5000,FPGA_81_50_52,81,50,52,A2F_3580,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_9,HR_6_8_4P,AC1,590,40,1000,5000,FPGA_81_50_53,81,50,53,A2F_3581,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_9,HR_6_8_4P,AC1,590,40,1000,5000,FPGA_81_50_54,81,50,54,A2F_3582,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_9,HR_6_8_4P,AC1,590,40,1000,5000,FPGA_81_50_55,81,50,55,A2F_3583,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_9,HR_6_8_4P,AC1,590,40,1000,5000,FPGA_81_50_56,81,50,56,A2F_3584,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_9,HR_6_8_4P,AC1,590,40,1000,5000,FPGA_81_50_57,81,50,57,A2F_3585,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_9,HR_6_8_4P,AC1,590,40,1000,5000,FPGA_81_50_58,81,50,58,A2F_3586,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_10,HR_6_9_4N,AC4,980,40,2000,1000,FPGA_81_50_59,81,50,59,A2F_3587,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_11,HR_6_CC_10_5P,AC5,70,40,1000,1000,FPGA_81_51_0,81,51,0,F2A_3600,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_11,HR_6_CC_10_5P,AC5,200,40,1000,2000,FPGA_81_51_1,81,51,1,F2A_3601,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_11,HR_6_CC_10_5P,AC5,200,40,1000,2000,FPGA_81_51_2,81,51,2,F2A_3602,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_11,HR_6_CC_10_5P,AC5,200,40,1000,2000,FPGA_81_51_3,81,51,3,F2A_3603,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_11,HR_6_CC_10_5P,AC5,200,40,1000,2000,FPGA_81_51_4,81,51,4,F2A_3604,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_11,HR_6_CC_10_5P,AC5,200,40,1000,2000,FPGA_81_51_5,81,51,5,F2A_3605,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_11,HR_6_CC_10_5P,AC5,200,40,1000,2000,FPGA_81_51_6,81,51,6,F2A_3606,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_11,HR_6_CC_10_5P,AC5,200,40,1000,2000,FPGA_81_51_7,81,51,7,F2A_3607,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_11,HR_6_CC_10_5P,AC5,200,40,1000,2000,FPGA_81_51_8,81,51,8,F2A_3608,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_11,HR_6_CC_10_5P,AC5,200,40,1000,2000,FPGA_81_51_9,81,51,9,F2A_3609,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_11,HR_6_CC_10_5P,AC5,330,40,1000,3000,FPGA_81_51_10,81,51,10,F2A_3610,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_11,HR_6_CC_10_5P,AC5,330,40,1000,3000,FPGA_81_51_11,81,51,11,F2A_3611,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_11,HR_6_CC_10_5P,AC5,330,40,1000,3000,FPGA_81_51_12,81,51,12,F2A_3612,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_11,HR_6_CC_10_5P,AC5,330,40,1000,3000,FPGA_81_51_13,81,51,13,F2A_3613,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_11,HR_6_CC_10_5P,AC5,590,40,1000,5000,FPGA_81_51_14,81,51,14,F2A_3614,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_11,HR_6_CC_10_5P,AC5,590,40,1000,5000,FPGA_81_51_15,81,51,15,F2A_3615,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_11,HR_6_CC_10_5P,AC5,590,40,1000,5000,FPGA_81_51_16,81,51,16,F2A_3616,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_11,HR_6_CC_10_5P,AC5,720,40,1000,6000,FPGA_81_51_17,81,51,17,F2A_3617,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_12,HR_6_CC_11_5N,AC3,720,40,1000,6000,FPGA_81_51_18,81,51,18,F2A_3618,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_12,HR_6_CC_11_5N,AC3,720,40,1000,6000,FPGA_81_51_19,81,51,19,F2A_3619,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_12,HR_6_CC_11_5N,AC3,720,40,1000,6000,FPGA_81_51_20,81,51,20,F2A_3620,f2g_trx_reset_n_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_12,HR_6_CC_11_5N,AC3,720,40,1000,6000,FPGA_81_51_21,81,51,21,F2A_3621,f2g_in_en_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_12,HR_6_CC_11_5N,AC3,720,40,1000,6000,FPGA_81_51_22,81,51,22,F2A_3622,f2g_tx_oe_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_12,HR_6_CC_11_5N,AC3,720,40,1000,6000,FPGA_81_51_23,81,51,23,F2A_3623,f2g_tx_dvalid_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_12,HR_6_CC_11_5N,AC3,720,40,1000,6000,FPGA_81_51_24,81,51,24,F2A_3624,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_11,HR_6_CC_10_5P,AC5,460,40,1000,4000,FPGA_81_51_48,81,51,48,A2F_3648,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_11,HR_6_CC_10_5P,AC5,460,40,1000,4000,FPGA_81_51_49,81,51,49,A2F_3649,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_11,HR_6_CC_10_5P,AC5,460,40,1000,4000,FPGA_81_51_50,81,51,50,A2F_3650,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_11,HR_6_CC_10_5P,AC5,590,40,1000,5000,FPGA_81_51_51,81,51,51,A2F_3651,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_11,HR_6_CC_10_5P,AC5,590,40,1000,5000,FPGA_81_51_52,81,51,52,A2F_3652,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_11,HR_6_CC_10_5P,AC5,590,40,1000,5000,FPGA_81_51_53,81,51,53,A2F_3653,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_11,HR_6_CC_10_5P,AC5,590,40,1000,5000,FPGA_81_51_54,81,51,54,A2F_3654,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_11,HR_6_CC_10_5P,AC5,590,40,1000,5000,FPGA_81_51_55,81,51,55,A2F_3655,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_11,HR_6_CC_10_5P,AC5,590,40,1000,5000,FPGA_81_51_56,81,51,56,A2F_3656,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_11,HR_6_CC_10_5P,AC5,590,40,1000,5000,FPGA_81_51_57,81,51,57,A2F_3657,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_11,HR_6_CC_10_5P,AC5,590,40,1000,5000,FPGA_81_51_58,81,51,58,A2F_3658,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_12,HR_6_CC_11_5N,AC3,980,40,2000,1000,FPGA_81_51_59,81,51,59,A2F_3659,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_13,HR_6_12_6P,AB6,70,40,1000,1000,FPGA_81_52_0,81,52,0,F2A_3672,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_13,HR_6_12_6P,AB6,200,40,1000,2000,FPGA_81_52_1,81,52,1,F2A_3673,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_13,HR_6_12_6P,AB6,200,40,1000,2000,FPGA_81_52_2,81,52,2,F2A_3674,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_13,HR_6_12_6P,AB6,200,40,1000,2000,FPGA_81_52_3,81,52,3,F2A_3675,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_13,HR_6_12_6P,AB6,200,40,1000,2000,FPGA_81_52_4,81,52,4,F2A_3676,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_13,HR_6_12_6P,AB6,200,40,1000,2000,FPGA_81_52_5,81,52,5,F2A_3677,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_13,HR_6_12_6P,AB6,200,40,1000,2000,FPGA_81_52_6,81,52,6,F2A_3678,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_13,HR_6_12_6P,AB6,200,40,1000,2000,FPGA_81_52_7,81,52,7,F2A_3679,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_13,HR_6_12_6P,AB6,200,40,1000,2000,FPGA_81_52_8,81,52,8,F2A_3680,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_13,HR_6_12_6P,AB6,200,40,1000,2000,FPGA_81_52_9,81,52,9,F2A_3681,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_13,HR_6_12_6P,AB6,330,40,1000,3000,FPGA_81_52_10,81,52,10,F2A_3682,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_13,HR_6_12_6P,AB6,330,40,1000,3000,FPGA_81_52_11,81,52,11,F2A_3683,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_13,HR_6_12_6P,AB6,330,40,1000,3000,FPGA_81_52_12,81,52,12,F2A_3684,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_13,HR_6_12_6P,AB6,330,40,1000,3000,FPGA_81_52_13,81,52,13,F2A_3685,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_13,HR_6_12_6P,AB6,590,40,1000,5000,FPGA_81_52_14,81,52,14,F2A_3686,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_13,HR_6_12_6P,AB6,590,40,1000,5000,FPGA_81_52_15,81,52,15,F2A_3687,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_13,HR_6_12_6P,AB6,590,40,1000,5000,FPGA_81_52_16,81,52,16,F2A_3688,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_13,HR_6_12_6P,AB6,720,40,1000,6000,FPGA_81_52_17,81,52,17,F2A_3689,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_14,HR_6_13_6N,AB3,720,40,1000,6000,FPGA_81_52_18,81,52,18,F2A_3690,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_14,HR_6_13_6N,AB3,720,40,1000,6000,FPGA_81_52_19,81,52,19,F2A_3691,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_14,HR_6_13_6N,AB3,720,40,1000,6000,FPGA_81_52_20,81,52,20,F2A_3692,f2g_trx_reset_n_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_14,HR_6_13_6N,AB3,720,40,1000,6000,FPGA_81_52_21,81,52,21,F2A_3693,f2g_in_en_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_14,HR_6_13_6N,AB3,720,40,1000,6000,FPGA_81_52_22,81,52,22,F2A_3694,f2g_tx_oe_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_14,HR_6_13_6N,AB3,720,40,1000,6000,FPGA_81_52_23,81,52,23,F2A_3695,f2g_tx_dvalid_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_14,HR_6_13_6N,AB3,720,40,1000,6000,FPGA_81_52_24,81,52,24,F2A_3696,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_13,HR_6_12_6P,AB6,460,40,1000,4000,FPGA_81_52_48,81,52,48,A2F_3720,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_13,HR_6_12_6P,AB6,460,40,1000,4000,FPGA_81_52_49,81,52,49,A2F_3721,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_13,HR_6_12_6P,AB6,460,40,1000,4000,FPGA_81_52_50,81,52,50,A2F_3722,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_13,HR_6_12_6P,AB6,590,40,1000,5000,FPGA_81_52_51,81,52,51,A2F_3723,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_13,HR_6_12_6P,AB6,590,40,1000,5000,FPGA_81_52_52,81,52,52,A2F_3724,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_13,HR_6_12_6P,AB6,590,40,1000,5000,FPGA_81_52_53,81,52,53,A2F_3725,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_13,HR_6_12_6P,AB6,590,40,1000,5000,FPGA_81_52_54,81,52,54,A2F_3726,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_13,HR_6_12_6P,AB6,590,40,1000,5000,FPGA_81_52_55,81,52,55,A2F_3727,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_13,HR_6_12_6P,AB6,590,40,1000,5000,FPGA_81_52_56,81,52,56,A2F_3728,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_13,HR_6_12_6P,AB6,590,40,1000,5000,FPGA_81_52_57,81,52,57,A2F_3729,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_13,HR_6_12_6P,AB6,590,40,1000,5000,FPGA_81_52_58,81,52,58,A2F_3730,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_14,HR_6_13_6N,AB3,980,40,2000,1000,FPGA_81_52_59,81,52,59,A2F_3731,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_15,HR_6_14_7P,AD5,70,40,1000,1000,FPGA_81_53_0,81,53,0,F2A_3744,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_15,HR_6_14_7P,AD5,200,40,1000,2000,FPGA_81_53_1,81,53,1,F2A_3745,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_15,HR_6_14_7P,AD5,200,40,1000,2000,FPGA_81_53_2,81,53,2,F2A_3746,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_15,HR_6_14_7P,AD5,200,40,1000,2000,FPGA_81_53_3,81,53,3,F2A_3747,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_15,HR_6_14_7P,AD5,200,40,1000,2000,FPGA_81_53_4,81,53,4,F2A_3748,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_15,HR_6_14_7P,AD5,200,40,1000,2000,FPGA_81_53_5,81,53,5,F2A_3749,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_15,HR_6_14_7P,AD5,200,40,1000,2000,FPGA_81_53_6,81,53,6,F2A_3750,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_15,HR_6_14_7P,AD5,200,40,1000,2000,FPGA_81_53_7,81,53,7,F2A_3751,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_15,HR_6_14_7P,AD5,200,40,1000,2000,FPGA_81_53_8,81,53,8,F2A_3752,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_15,HR_6_14_7P,AD5,200,40,1000,2000,FPGA_81_53_9,81,53,9,F2A_3753,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_15,HR_6_14_7P,AD5,330,40,1000,3000,FPGA_81_53_10,81,53,10,F2A_3754,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_15,HR_6_14_7P,AD5,330,40,1000,3000,FPGA_81_53_11,81,53,11,F2A_3755,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_15,HR_6_14_7P,AD5,330,40,1000,3000,FPGA_81_53_12,81,53,12,F2A_3756,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_15,HR_6_14_7P,AD5,330,40,1000,3000,FPGA_81_53_13,81,53,13,F2A_3757,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_15,HR_6_14_7P,AD5,590,40,1000,5000,FPGA_81_53_14,81,53,14,F2A_3758,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_15,HR_6_14_7P,AD5,590,40,1000,5000,FPGA_81_53_15,81,53,15,F2A_3759,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_15,HR_6_14_7P,AD5,590,40,1000,5000,FPGA_81_53_16,81,53,16,F2A_3760,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_15,HR_6_14_7P,AD5,720,40,1000,6000,FPGA_81_53_17,81,53,17,F2A_3761,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_16,HR_6_15_7N,AB2,720,40,1000,6000,FPGA_81_53_18,81,53,18,F2A_3762,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_16,HR_6_15_7N,AB2,720,40,1000,6000,FPGA_81_53_19,81,53,19,F2A_3763,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_16,HR_6_15_7N,AB2,720,40,1000,6000,FPGA_81_53_20,81,53,20,F2A_3764,f2g_trx_reset_n_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_16,HR_6_15_7N,AB2,720,40,1000,6000,FPGA_81_53_21,81,53,21,F2A_3765,f2g_in_en_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_16,HR_6_15_7N,AB2,720,40,1000,6000,FPGA_81_53_22,81,53,22,F2A_3766,f2g_tx_oe_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_16,HR_6_15_7N,AB2,720,40,1000,6000,FPGA_81_53_23,81,53,23,F2A_3767,f2g_tx_dvalid_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_16,HR_6_15_7N,AB2,720,40,1000,6000,FPGA_81_53_24,81,53,24,F2A_3768,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_15,HR_6_14_7P,AD5,460,40,1000,4000,FPGA_81_53_48,81,53,48,A2F_3792,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_15,HR_6_14_7P,AD5,460,40,1000,4000,FPGA_81_53_49,81,53,49,A2F_3793,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_15,HR_6_14_7P,AD5,460,40,1000,4000,FPGA_81_53_50,81,53,50,A2F_3794,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_15,HR_6_14_7P,AD5,590,40,1000,5000,FPGA_81_53_51,81,53,51,A2F_3795,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_15,HR_6_14_7P,AD5,590,40,1000,5000,FPGA_81_53_52,81,53,52,A2F_3796,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_15,HR_6_14_7P,AD5,590,40,1000,5000,FPGA_81_53_53,81,53,53,A2F_3797,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_15,HR_6_14_7P,AD5,590,40,1000,5000,FPGA_81_53_54,81,53,54,A2F_3798,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_15,HR_6_14_7P,AD5,590,40,1000,5000,FPGA_81_53_55,81,53,55,A2F_3799,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_15,HR_6_14_7P,AD5,590,40,1000,5000,FPGA_81_53_56,81,53,56,A2F_3800,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_15,HR_6_14_7P,AD5,590,40,1000,5000,FPGA_81_53_57,81,53,57,A2F_3801,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_15,HR_6_14_7P,AD5,590,40,1000,5000,FPGA_81_53_58,81,53,58,A2F_3802,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_16,HR_6_15_7N,AB2,980,40,2000,1000,FPGA_81_53_59,81,53,59,A2F_3803,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_17,HR_6_16_8P,AC6,70,40,1000,1000,FPGA_81_54_0,81,54,0,F2A_3816,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_17,HR_6_16_8P,AC6,200,40,1000,2000,FPGA_81_54_1,81,54,1,F2A_3817,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_17,HR_6_16_8P,AC6,200,40,1000,2000,FPGA_81_54_2,81,54,2,F2A_3818,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_17,HR_6_16_8P,AC6,200,40,1000,2000,FPGA_81_54_3,81,54,3,F2A_3819,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_17,HR_6_16_8P,AC6,200,40,1000,2000,FPGA_81_54_4,81,54,4,F2A_3820,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_17,HR_6_16_8P,AC6,200,40,1000,2000,FPGA_81_54_5,81,54,5,F2A_3821,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_17,HR_6_16_8P,AC6,200,40,1000,2000,FPGA_81_54_6,81,54,6,F2A_3822,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_17,HR_6_16_8P,AC6,200,40,1000,2000,FPGA_81_54_7,81,54,7,F2A_3823,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_17,HR_6_16_8P,AC6,200,40,1000,2000,FPGA_81_54_8,81,54,8,F2A_3824,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_17,HR_6_16_8P,AC6,200,40,1000,2000,FPGA_81_54_9,81,54,9,F2A_3825,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_17,HR_6_16_8P,AC6,330,40,1000,3000,FPGA_81_54_10,81,54,10,F2A_3826,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_17,HR_6_16_8P,AC6,330,40,1000,3000,FPGA_81_54_11,81,54,11,F2A_3827,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_17,HR_6_16_8P,AC6,330,40,1000,3000,FPGA_81_54_12,81,54,12,F2A_3828,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_17,HR_6_16_8P,AC6,330,40,1000,3000,FPGA_81_54_13,81,54,13,F2A_3829,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_17,HR_6_16_8P,AC6,590,40,1000,5000,FPGA_81_54_14,81,54,14,F2A_3830,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_17,HR_6_16_8P,AC6,590,40,1000,5000,FPGA_81_54_15,81,54,15,F2A_3831,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_17,HR_6_16_8P,AC6,590,40,1000,5000,FPGA_81_54_16,81,54,16,F2A_3832,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_17,HR_6_16_8P,AC6,720,40,1000,6000,FPGA_81_54_17,81,54,17,F2A_3833,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_18,HR_6_17_8N,AF3,720,40,1000,6000,FPGA_81_54_18,81,54,18,F2A_3834,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_18,HR_6_17_8N,AF3,720,40,1000,6000,FPGA_81_54_19,81,54,19,F2A_3835,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_18,HR_6_17_8N,AF3,720,40,1000,6000,FPGA_81_54_20,81,54,20,F2A_3836,f2g_trx_reset_n_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_18,HR_6_17_8N,AF3,720,40,1000,6000,FPGA_81_54_21,81,54,21,F2A_3837,f2g_in_en_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_18,HR_6_17_8N,AF3,720,40,1000,6000,FPGA_81_54_22,81,54,22,F2A_3838,f2g_tx_oe_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_18,HR_6_17_8N,AF3,720,40,1000,6000,FPGA_81_54_23,81,54,23,F2A_3839,f2g_tx_dvalid_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_18,HR_6_17_8N,AF3,720,40,1000,6000,FPGA_81_54_24,81,54,24,F2A_3840,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_17,HR_6_16_8P,AC6,460,40,1000,4000,FPGA_81_54_48,81,54,48,A2F_3864,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_17,HR_6_16_8P,AC6,460,40,1000,4000,FPGA_81_54_49,81,54,49,A2F_3865,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_17,HR_6_16_8P,AC6,460,40,1000,4000,FPGA_81_54_50,81,54,50,A2F_3866,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_17,HR_6_16_8P,AC6,590,40,1000,5000,FPGA_81_54_51,81,54,51,A2F_3867,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_17,HR_6_16_8P,AC6,590,40,1000,5000,FPGA_81_54_52,81,54,52,A2F_3868,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_17,HR_6_16_8P,AC6,590,40,1000,5000,FPGA_81_54_53,81,54,53,A2F_3869,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_17,HR_6_16_8P,AC6,590,40,1000,5000,FPGA_81_54_54,81,54,54,A2F_3870,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_17,HR_6_16_8P,AC6,590,40,1000,5000,FPGA_81_54_55,81,54,55,A2F_3871,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_17,HR_6_16_8P,AC6,590,40,1000,5000,FPGA_81_54_56,81,54,56,A2F_3872,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_17,HR_6_16_8P,AC6,590,40,1000,5000,FPGA_81_54_57,81,54,57,A2F_3873,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_17,HR_6_16_8P,AC6,590,40,1000,5000,FPGA_81_54_58,81,54,58,A2F_3874,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_18,HR_6_17_8N,AF3,980,40,2000,1000,FPGA_81_54_59,81,54,59,A2F_3875,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_19,HR_6_18_9P,AF2,70,40,1000,1000,FPGA_81_55_0,81,55,0,F2A_3888,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_19,HR_6_18_9P,AF2,200,40,1000,2000,FPGA_81_55_1,81,55,1,F2A_3889,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_19,HR_6_18_9P,AF2,200,40,1000,2000,FPGA_81_55_2,81,55,2,F2A_3890,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_19,HR_6_18_9P,AF2,200,40,1000,2000,FPGA_81_55_3,81,55,3,F2A_3891,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_19,HR_6_18_9P,AF2,200,40,1000,2000,FPGA_81_55_4,81,55,4,F2A_3892,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_19,HR_6_18_9P,AF2,200,40,1000,2000,FPGA_81_55_5,81,55,5,F2A_3893,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_19,HR_6_18_9P,AF2,200,40,1000,2000,FPGA_81_55_6,81,55,6,F2A_3894,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_19,HR_6_18_9P,AF2,200,40,1000,2000,FPGA_81_55_7,81,55,7,F2A_3895,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_19,HR_6_18_9P,AF2,200,40,1000,2000,FPGA_81_55_8,81,55,8,F2A_3896,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_19,HR_6_18_9P,AF2,200,40,1000,2000,FPGA_81_55_9,81,55,9,F2A_3897,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_19,HR_6_18_9P,AF2,330,40,1000,3000,FPGA_81_55_10,81,55,10,F2A_3898,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_19,HR_6_18_9P,AF2,330,40,1000,3000,FPGA_81_55_11,81,55,11,F2A_3899,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_19,HR_6_18_9P,AF2,330,40,1000,3000,FPGA_81_55_12,81,55,12,F2A_3900,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_19,HR_6_18_9P,AF2,330,40,1000,3000,FPGA_81_55_13,81,55,13,F2A_3901,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_19,HR_6_18_9P,AF2,590,40,1000,5000,FPGA_81_55_14,81,55,14,F2A_3902,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_19,HR_6_18_9P,AF2,590,40,1000,5000,FPGA_81_55_15,81,55,15,F2A_3903,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_19,HR_6_18_9P,AF2,590,40,1000,5000,FPGA_81_55_16,81,55,16,F2A_3904,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_19,HR_6_18_9P,AF2,720,40,1000,6000,FPGA_81_55_17,81,55,17,F2A_3905,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_20,HR_6_19_9N,Y8,720,40,1000,6000,FPGA_81_55_18,81,55,18,F2A_3906,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_20,HR_6_19_9N,Y8,720,40,1000,6000,FPGA_81_55_19,81,55,19,F2A_3907,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_20,HR_6_19_9N,Y8,720,40,1000,6000,FPGA_81_55_20,81,55,20,F2A_3908,f2g_trx_reset_n_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_20,HR_6_19_9N,Y8,720,40,1000,6000,FPGA_81_55_21,81,55,21,F2A_3909,f2g_in_en_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_20,HR_6_19_9N,Y8,720,40,1000,6000,FPGA_81_55_22,81,55,22,F2A_3910,f2g_tx_oe_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_20,HR_6_19_9N,Y8,720,40,1000,6000,FPGA_81_55_23,81,55,23,F2A_3911,f2g_tx_dvalid_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_20,HR_6_19_9N,Y8,720,40,1000,6000,FPGA_81_55_24,81,55,24,F2A_3912,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_19,HR_6_18_9P,AF2,460,40,1000,4000,FPGA_81_55_48,81,55,48,A2F_3936,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_19,HR_6_18_9P,AF2,460,40,1000,4000,FPGA_81_55_49,81,55,49,A2F_3937,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_19,HR_6_18_9P,AF2,460,40,1000,4000,FPGA_81_55_50,81,55,50,A2F_3938,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_19,HR_6_18_9P,AF2,590,40,1000,5000,FPGA_81_55_51,81,55,51,A2F_3939,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_19,HR_6_18_9P,AF2,590,40,1000,5000,FPGA_81_55_52,81,55,52,A2F_3940,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_19,HR_6_18_9P,AF2,590,40,1000,5000,FPGA_81_55_53,81,55,53,A2F_3941,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_19,HR_6_18_9P,AF2,590,40,1000,5000,FPGA_81_55_54,81,55,54,A2F_3942,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_19,HR_6_18_9P,AF2,590,40,1000,5000,FPGA_81_55_55,81,55,55,A2F_3943,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_19,HR_6_18_9P,AF2,590,40,1000,5000,FPGA_81_55_56,81,55,56,A2F_3944,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_19,HR_6_18_9P,AF2,590,40,1000,5000,FPGA_81_55_57,81,55,57,A2F_3945,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_19,HR_6_18_9P,AF2,590,40,1000,5000,FPGA_81_55_58,81,55,58,A2F_3946,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_20,HR_6_19_9N,Y8,980,40,2000,1000,FPGA_81_55_59,81,55,59,A2F_3947,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,HR_6_20_10P,AE2,70,40,1000,1000,FPGA_81_56_0,81,56,0,F2A_3960,f2g_addr[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,HR_6_20_10P,AE2,70,40,1000,1000,FPGA_81_56_1,81,56,1,F2A_3961,f2g_addr[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,HR_6_20_10P,AE2,70,40,1000,1000,FPGA_81_56_2,81,56,2,F2A_3962,f2g_addr[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,HR_6_20_10P,AE2,70,40,1000,1000,FPGA_81_56_3,81,56,3,F2A_3963,f2g_addr[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,HR_6_20_10P,AE2,70,40,1000,1000,FPGA_81_56_4,81,56,4,F2A_3964,f2g_addr[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,HR_6_20_10P,AE2,70,40,1000,1000,FPGA_81_56_5,81,56,5,F2A_3965,f2g_trx_dly_ld,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,HR_6_20_10P,AE2,70,40,1000,1000,FPGA_81_56_6,81,56,6,F2A_3966,f2g_trx_dly_adj,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,HR_6_20_10P,AE2,70,40,1000,1000,FPGA_81_56_7,81,56,7,F2A_3967,f2g_trx_dly_inc,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,HR_6_20_10P,AE2,70,40,1000,1000,FPGA_81_56_8,81,56,8,F2A_3968,f2g_rx_bitslip_adj,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,.
GBOX GPIO,Bank_VR_3_21,HR_6_20_10P,AE2,330,40,1000,3000,FPGA_81_56_48,81,56,48,A2F_4008,g2f_trx_dly_tap[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,HR_6_20_10P,AE2,330,40,1000,3000,FPGA_81_56_49,81,56,49,A2F_4009,g2f_trx_dly_tap[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,HR_6_20_10P,AE2,330,40,1000,3000,FPGA_81_56_50,81,56,50,A2F_4010,g2f_trx_dly_tap[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,HR_6_20_10P,AE2,330,40,1000,3000,FPGA_81_56_51,81,56,51,A2F_4011,g2f_trx_dly_tap[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,HR_6_20_10P,AE2,330,40,1000,3000,FPGA_81_56_52,81,56,52,A2F_4012,g2f_trx_dly_tap[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,HR_6_20_10P,AE2,330,40,1000,3000,FPGA_81_56_53,81,56,53,A2F_4013,g2f_trx_dly_tap[5],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,HR_6_20_10P,AE2,460,40,1000,4000,FPGA_81_56_54,81,56,54,A2F_4014,g2f_rx_dpa_lock,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,HR_6_20_10P,AE2,460,40,1000,4000,FPGA_81_56_55,81,56,55,A2F_4015,g2f_rx_dpa_error,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,HR_6_20_10P,AE2,460,40,1000,4000,FPGA_81_56_56,81,56,56,A2F_4016,g2f_rx_dpa_phase[0],,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,HR_6_20_10P,AE2,460,40,1000,4000,FPGA_81_56_57,81,56,57,A2F_4017,g2f_rx_dpa_phase[1],,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,HR_6_20_10P,AE2,460,40,1000,4000,FPGA_81_56_58,81,56,58,A2F_4018,g2f_rx_dpa_phase[2],,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,HR_6_20_10P,AE2,70,40,1000,1000,FPGA_81_57_0,81,57,0,F2A_4032,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,HR_6_20_10P,AE2,200,40,1000,2000,FPGA_81_57_1,81,57,1,F2A_4033,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,HR_6_20_10P,AE2,200,40,1000,2000,FPGA_81_57_2,81,57,2,F2A_4034,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,HR_6_20_10P,AE2,200,40,1000,2000,FPGA_81_57_3,81,57,3,F2A_4035,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,HR_6_20_10P,AE2,200,40,1000,2000,FPGA_81_57_4,81,57,4,F2A_4036,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,HR_6_20_10P,AE2,200,40,1000,2000,FPGA_81_57_5,81,57,5,F2A_4037,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,HR_6_20_10P,AE2,200,40,1000,2000,FPGA_81_57_6,81,57,6,F2A_4038,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,HR_6_20_10P,AE2,200,40,1000,2000,FPGA_81_57_7,81,57,7,F2A_4039,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,HR_6_20_10P,AE2,200,40,1000,2000,FPGA_81_57_8,81,57,8,F2A_4040,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,HR_6_20_10P,AE2,200,40,1000,2000,FPGA_81_57_9,81,57,9,F2A_4041,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,HR_6_20_10P,AE2,330,40,1000,3000,FPGA_81_57_10,81,57,10,F2A_4042,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,HR_6_20_10P,AE2,330,40,1000,3000,FPGA_81_57_11,81,57,11,F2A_4043,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,HR_6_20_10P,AE2,330,40,1000,3000,FPGA_81_57_12,81,57,12,F2A_4044,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,HR_6_20_10P,AE2,330,40,1000,3000,FPGA_81_57_13,81,57,13,F2A_4045,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,HR_6_20_10P,AE2,590,40,1000,5000,FPGA_81_57_14,81,57,14,F2A_4046,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,HR_6_20_10P,AE2,590,40,1000,5000,FPGA_81_57_15,81,57,15,F2A_4047,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,HR_6_20_10P,AE2,590,40,1000,5000,FPGA_81_57_16,81,57,16,F2A_4048,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,HR_6_20_10P,AE2,720,40,1000,6000,FPGA_81_57_17,81,57,17,F2A_4049,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_22,HR_6_21_10N,AF1,720,40,1000,6000,FPGA_81_57_18,81,57,18,F2A_4050,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_22,HR_6_21_10N,AF1,720,40,1000,6000,FPGA_81_57_19,81,57,19,F2A_4051,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_22,HR_6_21_10N,AF1,720,40,1000,6000,FPGA_81_57_20,81,57,20,F2A_4052,f2g_trx_reset_n_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_22,HR_6_21_10N,AF1,720,40,1000,6000,FPGA_81_57_21,81,57,21,F2A_4053,f2g_in_en_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_22,HR_6_21_10N,AF1,720,40,1000,6000,FPGA_81_57_22,81,57,22,F2A_4054,f2g_tx_oe_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_22,HR_6_21_10N,AF1,720,40,1000,6000,FPGA_81_57_23,81,57,23,F2A_4055,f2g_tx_dvalid_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_22,HR_6_21_10N,AF1,720,40,1000,6000,FPGA_81_57_24,81,57,24,F2A_4056,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,HR_6_20_10P,AE2,460,40,1000,4000,FPGA_81_57_48,81,57,48,A2F_4080,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,HR_6_20_10P,AE2,460,40,1000,4000,FPGA_81_57_49,81,57,49,A2F_4081,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,HR_6_20_10P,AE2,460,40,1000,4000,FPGA_81_57_50,81,57,50,A2F_4082,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,HR_6_20_10P,AE2,590,40,1000,5000,FPGA_81_57_51,81,57,51,A2F_4083,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,HR_6_20_10P,AE2,590,40,1000,5000,FPGA_81_57_52,81,57,52,A2F_4084,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,HR_6_20_10P,AE2,590,40,1000,5000,FPGA_81_57_53,81,57,53,A2F_4085,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,HR_6_20_10P,AE2,590,40,1000,5000,FPGA_81_57_54,81,57,54,A2F_4086,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,HR_6_20_10P,AE2,590,40,1000,5000,FPGA_81_57_55,81,57,55,A2F_4087,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,HR_6_20_10P,AE2,590,40,1000,5000,FPGA_81_57_56,81,57,56,A2F_4088,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,HR_6_20_10P,AE2,590,40,1000,5000,FPGA_81_57_57,81,57,57,A2F_4089,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,HR_6_20_10P,AE2,590,40,1000,5000,FPGA_81_57_58,81,57,58,A2F_4090,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_22,HR_6_21_10N,AF1,980,40,2000,1000,FPGA_81_57_59,81,57,59,A2F_4091,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_23,HR_6_22_11P,Y6,70,40,1000,1000,FPGA_81_58_0,81,58,0,F2A_4104,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_23,HR_6_22_11P,Y6,200,40,1000,2000,FPGA_81_58_1,81,58,1,F2A_4105,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_23,HR_6_22_11P,Y6,200,40,1000,2000,FPGA_81_58_2,81,58,2,F2A_4106,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_23,HR_6_22_11P,Y6,200,40,1000,2000,FPGA_81_58_3,81,58,3,F2A_4107,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_23,HR_6_22_11P,Y6,200,40,1000,2000,FPGA_81_58_4,81,58,4,F2A_4108,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_23,HR_6_22_11P,Y6,200,40,1000,2000,FPGA_81_58_5,81,58,5,F2A_4109,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_23,HR_6_22_11P,Y6,200,40,1000,2000,FPGA_81_58_6,81,58,6,F2A_4110,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_23,HR_6_22_11P,Y6,200,40,1000,2000,FPGA_81_58_7,81,58,7,F2A_4111,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_23,HR_6_22_11P,Y6,200,40,1000,2000,FPGA_81_58_8,81,58,8,F2A_4112,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_23,HR_6_22_11P,Y6,200,40,1000,2000,FPGA_81_58_9,81,58,9,F2A_4113,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_23,HR_6_22_11P,Y6,330,40,1000,3000,FPGA_81_58_10,81,58,10,F2A_4114,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_23,HR_6_22_11P,Y6,330,40,1000,3000,FPGA_81_58_11,81,58,11,F2A_4115,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_23,HR_6_22_11P,Y6,330,40,1000,3000,FPGA_81_58_12,81,58,12,F2A_4116,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_23,HR_6_22_11P,Y6,330,40,1000,3000,FPGA_81_58_13,81,58,13,F2A_4117,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_23,HR_6_22_11P,Y6,590,40,1000,5000,FPGA_81_58_14,81,58,14,F2A_4118,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_23,HR_6_22_11P,Y6,590,40,1000,5000,FPGA_81_58_15,81,58,15,F2A_4119,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_23,HR_6_22_11P,Y6,590,40,1000,5000,FPGA_81_58_16,81,58,16,F2A_4120,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_23,HR_6_22_11P,Y6,720,40,1000,6000,FPGA_81_58_17,81,58,17,F2A_4121,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_24,HR_6_23_11N,AA5,720,40,1000,6000,FPGA_81_58_18,81,58,18,F2A_4122,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_24,HR_6_23_11N,AA5,720,40,1000,6000,FPGA_81_58_19,81,58,19,F2A_4123,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_24,HR_6_23_11N,AA5,720,40,1000,6000,FPGA_81_58_20,81,58,20,F2A_4124,f2g_trx_reset_n_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_24,HR_6_23_11N,AA5,720,40,1000,6000,FPGA_81_58_21,81,58,21,F2A_4125,f2g_in_en_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_24,HR_6_23_11N,AA5,720,40,1000,6000,FPGA_81_58_22,81,58,22,F2A_4126,f2g_tx_oe_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_24,HR_6_23_11N,AA5,720,40,1000,6000,FPGA_81_58_23,81,58,23,F2A_4127,f2g_tx_dvalid_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_24,HR_6_23_11N,AA5,720,40,1000,6000,FPGA_81_58_24,81,58,24,F2A_4128,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_23,HR_6_22_11P,Y6,460,40,1000,4000,FPGA_81_58_48,81,58,48,A2F_4152,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_23,HR_6_22_11P,Y6,460,40,1000,4000,FPGA_81_58_49,81,58,49,A2F_4153,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_23,HR_6_22_11P,Y6,460,40,1000,4000,FPGA_81_58_50,81,58,50,A2F_4154,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_23,HR_6_22_11P,Y6,590,40,1000,5000,FPGA_81_58_51,81,58,51,A2F_4155,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_23,HR_6_22_11P,Y6,590,40,1000,5000,FPGA_81_58_52,81,58,52,A2F_4156,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_23,HR_6_22_11P,Y6,590,40,1000,5000,FPGA_81_58_53,81,58,53,A2F_4157,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_23,HR_6_22_11P,Y6,590,40,1000,5000,FPGA_81_58_54,81,58,54,A2F_4158,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_23,HR_6_22_11P,Y6,590,40,1000,5000,FPGA_81_58_55,81,58,55,A2F_4159,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_23,HR_6_22_11P,Y6,590,40,1000,5000,FPGA_81_58_56,81,58,56,A2F_4160,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_23,HR_6_22_11P,Y6,590,40,1000,5000,FPGA_81_58_57,81,58,57,A2F_4161,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_23,HR_6_22_11P,Y6,590,40,1000,5000,FPGA_81_58_58,81,58,58,A2F_4162,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_24,HR_6_23_11N,AA5,980,40,2000,1000,FPGA_81_58_59,81,58,59,A2F_4163,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_25,HR_6_24_12P,AD4,70,40,1000,1000,FPGA_81_59_0,81,59,0,F2A_4176,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_25,HR_6_24_12P,AD4,200,40,1000,2000,FPGA_81_59_1,81,59,1,F2A_4177,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_25,HR_6_24_12P,AD4,200,40,1000,2000,FPGA_81_59_2,81,59,2,F2A_4178,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_25,HR_6_24_12P,AD4,200,40,1000,2000,FPGA_81_59_3,81,59,3,F2A_4179,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_25,HR_6_24_12P,AD4,200,40,1000,2000,FPGA_81_59_4,81,59,4,F2A_4180,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_25,HR_6_24_12P,AD4,200,40,1000,2000,FPGA_81_59_5,81,59,5,F2A_4181,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_25,HR_6_24_12P,AD4,200,40,1000,2000,FPGA_81_59_6,81,59,6,F2A_4182,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_25,HR_6_24_12P,AD4,200,40,1000,2000,FPGA_81_59_7,81,59,7,F2A_4183,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_25,HR_6_24_12P,AD4,200,40,1000,2000,FPGA_81_59_8,81,59,8,F2A_4184,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_25,HR_6_24_12P,AD4,200,40,1000,2000,FPGA_81_59_9,81,59,9,F2A_4185,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_25,HR_6_24_12P,AD4,330,40,1000,3000,FPGA_81_59_10,81,59,10,F2A_4186,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_25,HR_6_24_12P,AD4,330,40,1000,3000,FPGA_81_59_11,81,59,11,F2A_4187,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_25,HR_6_24_12P,AD4,330,40,1000,3000,FPGA_81_59_12,81,59,12,F2A_4188,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_25,HR_6_24_12P,AD4,330,40,1000,3000,FPGA_81_59_13,81,59,13,F2A_4189,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_25,HR_6_24_12P,AD4,590,40,1000,5000,FPGA_81_59_14,81,59,14,F2A_4190,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_25,HR_6_24_12P,AD4,590,40,1000,5000,FPGA_81_59_15,81,59,15,F2A_4191,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_25,HR_6_24_12P,AD4,590,40,1000,5000,FPGA_81_59_16,81,59,16,F2A_4192,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_25,HR_6_24_12P,AD4,720,40,1000,6000,FPGA_81_59_17,81,59,17,F2A_4193,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_26,HR_6_25_12N,AA7,720,40,1000,6000,FPGA_81_59_18,81,59,18,F2A_4194,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_26,HR_6_25_12N,AA7,720,40,1000,6000,FPGA_81_59_19,81,59,19,F2A_4195,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_26,HR_6_25_12N,AA7,720,40,1000,6000,FPGA_81_59_20,81,59,20,F2A_4196,f2g_trx_reset_n_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_26,HR_6_25_12N,AA7,720,40,1000,6000,FPGA_81_59_21,81,59,21,F2A_4197,f2g_in_en_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_26,HR_6_25_12N,AA7,720,40,1000,6000,FPGA_81_59_22,81,59,22,F2A_4198,f2g_tx_oe_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_26,HR_6_25_12N,AA7,720,40,1000,6000,FPGA_81_59_23,81,59,23,F2A_4199,f2g_tx_dvalid_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_26,HR_6_25_12N,AA7,720,40,1000,6000,FPGA_81_59_24,81,59,24,F2A_4200,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_25,HR_6_24_12P,AD4,460,40,1000,4000,FPGA_81_59_48,81,59,48,A2F_4224,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_25,HR_6_24_12P,AD4,460,40,1000,4000,FPGA_81_59_49,81,59,49,A2F_4225,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_25,HR_6_24_12P,AD4,460,40,1000,4000,FPGA_81_59_50,81,59,50,A2F_4226,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_25,HR_6_24_12P,AD4,590,40,1000,5000,FPGA_81_59_51,81,59,51,A2F_4227,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_25,HR_6_24_12P,AD4,590,40,1000,5000,FPGA_81_59_52,81,59,52,A2F_4228,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_25,HR_6_24_12P,AD4,590,40,1000,5000,FPGA_81_59_53,81,59,53,A2F_4229,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_25,HR_6_24_12P,AD4,590,40,1000,5000,FPGA_81_59_54,81,59,54,A2F_4230,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_25,HR_6_24_12P,AD4,590,40,1000,5000,FPGA_81_59_55,81,59,55,A2F_4231,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_25,HR_6_24_12P,AD4,590,40,1000,5000,FPGA_81_59_56,81,59,56,A2F_4232,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_25,HR_6_24_12P,AD4,590,40,1000,5000,FPGA_81_59_57,81,59,57,A2F_4233,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_25,HR_6_24_12P,AD4,590,40,1000,5000,FPGA_81_59_58,81,59,58,A2F_4234,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_26,HR_6_25_12N,AA7,980,40,2000,1000,FPGA_81_59_59,81,59,59,A2F_4235,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_27,HR_6_26_13P,AA9,70,40,1000,1000,FPGA_81_60_0,81,60,0,F2A_4248,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_27,HR_6_26_13P,AA9,200,40,1000,2000,FPGA_81_60_1,81,60,1,F2A_4249,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_27,HR_6_26_13P,AA9,200,40,1000,2000,FPGA_81_60_2,81,60,2,F2A_4250,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_27,HR_6_26_13P,AA9,200,40,1000,2000,FPGA_81_60_3,81,60,3,F2A_4251,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_27,HR_6_26_13P,AA9,200,40,1000,2000,FPGA_81_60_4,81,60,4,F2A_4252,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_27,HR_6_26_13P,AA9,200,40,1000,2000,FPGA_81_60_5,81,60,5,F2A_4253,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_27,HR_6_26_13P,AA9,200,40,1000,2000,FPGA_81_60_6,81,60,6,F2A_4254,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_27,HR_6_26_13P,AA9,200,40,1000,2000,FPGA_81_60_7,81,60,7,F2A_4255,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_27,HR_6_26_13P,AA9,200,40,1000,2000,FPGA_81_60_8,81,60,8,F2A_4256,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_27,HR_6_26_13P,AA9,200,40,1000,2000,FPGA_81_60_9,81,60,9,F2A_4257,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_27,HR_6_26_13P,AA9,330,40,1000,3000,FPGA_81_60_10,81,60,10,F2A_4258,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_27,HR_6_26_13P,AA9,330,40,1000,3000,FPGA_81_60_11,81,60,11,F2A_4259,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_27,HR_6_26_13P,AA9,330,40,1000,3000,FPGA_81_60_12,81,60,12,F2A_4260,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_27,HR_6_26_13P,AA9,330,40,1000,3000,FPGA_81_60_13,81,60,13,F2A_4261,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_27,HR_6_26_13P,AA9,590,40,1000,5000,FPGA_81_60_14,81,60,14,F2A_4262,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_27,HR_6_26_13P,AA9,590,40,1000,5000,FPGA_81_60_15,81,60,15,F2A_4263,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_27,HR_6_26_13P,AA9,590,40,1000,5000,FPGA_81_60_16,81,60,16,F2A_4264,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_27,HR_6_26_13P,AA9,720,40,1000,6000,FPGA_81_60_17,81,60,17,F2A_4265,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_28,HR_6_27_13N,AB8,720,40,1000,6000,FPGA_81_60_18,81,60,18,F2A_4266,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_28,HR_6_27_13N,AB8,720,40,1000,6000,FPGA_81_60_19,81,60,19,F2A_4267,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_28,HR_6_27_13N,AB8,720,40,1000,6000,FPGA_81_60_20,81,60,20,F2A_4268,f2g_trx_reset_n_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_28,HR_6_27_13N,AB8,720,40,1000,6000,FPGA_81_60_21,81,60,21,F2A_4269,f2g_in_en_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_28,HR_6_27_13N,AB8,720,40,1000,6000,FPGA_81_60_22,81,60,22,F2A_4270,f2g_tx_oe_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_28,HR_6_27_13N,AB8,720,40,1000,6000,FPGA_81_60_23,81,60,23,F2A_4271,f2g_tx_dvalid_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_28,HR_6_27_13N,AB8,720,40,1000,6000,FPGA_81_60_24,81,60,24,F2A_4272,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_27,HR_6_26_13P,AA9,460,40,1000,4000,FPGA_81_60_48,81,60,48,A2F_4296,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_27,HR_6_26_13P,AA9,460,40,1000,4000,FPGA_81_60_49,81,60,49,A2F_4297,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_27,HR_6_26_13P,AA9,460,40,1000,4000,FPGA_81_60_50,81,60,50,A2F_4298,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_27,HR_6_26_13P,AA9,590,40,1000,5000,FPGA_81_60_51,81,60,51,A2F_4299,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_27,HR_6_26_13P,AA9,590,40,1000,5000,FPGA_81_60_52,81,60,52,A2F_4300,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_27,HR_6_26_13P,AA9,590,40,1000,5000,FPGA_81_60_53,81,60,53,A2F_4301,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_27,HR_6_26_13P,AA9,590,40,1000,5000,FPGA_81_60_54,81,60,54,A2F_4302,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_27,HR_6_26_13P,AA9,590,40,1000,5000,FPGA_81_60_55,81,60,55,A2F_4303,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_27,HR_6_26_13P,AA9,590,40,1000,5000,FPGA_81_60_56,81,60,56,A2F_4304,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_27,HR_6_26_13P,AA9,590,40,1000,5000,FPGA_81_60_57,81,60,57,A2F_4305,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_27,HR_6_26_13P,AA9,590,40,1000,5000,FPGA_81_60_58,81,60,58,A2F_4306,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_28,HR_6_27_13N,AB8,980,40,2000,1000,FPGA_81_60_59,81,60,59,A2F_4307,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_29,HR_6_CC_28_14P,AA4,70,40,1000,1000,FPGA_81_61_0,81,61,0,F2A_4320,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_29,HR_6_CC_28_14P,AA4,200,40,1000,2000,FPGA_81_61_1,81,61,1,F2A_4321,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_29,HR_6_CC_28_14P,AA4,200,40,1000,2000,FPGA_81_61_2,81,61,2,F2A_4322,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_29,HR_6_CC_28_14P,AA4,200,40,1000,2000,FPGA_81_61_3,81,61,3,F2A_4323,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_29,HR_6_CC_28_14P,AA4,200,40,1000,2000,FPGA_81_61_4,81,61,4,F2A_4324,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_29,HR_6_CC_28_14P,AA4,200,40,1000,2000,FPGA_81_61_5,81,61,5,F2A_4325,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_29,HR_6_CC_28_14P,AA4,200,40,1000,2000,FPGA_81_61_6,81,61,6,F2A_4326,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_29,HR_6_CC_28_14P,AA4,200,40,1000,2000,FPGA_81_61_7,81,61,7,F2A_4327,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_29,HR_6_CC_28_14P,AA4,200,40,1000,2000,FPGA_81_61_8,81,61,8,F2A_4328,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_29,HR_6_CC_28_14P,AA4,200,40,1000,2000,FPGA_81_61_9,81,61,9,F2A_4329,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_29,HR_6_CC_28_14P,AA4,330,40,1000,3000,FPGA_81_61_10,81,61,10,F2A_4330,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_29,HR_6_CC_28_14P,AA4,330,40,1000,3000,FPGA_81_61_11,81,61,11,F2A_4331,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_29,HR_6_CC_28_14P,AA4,330,40,1000,3000,FPGA_81_61_12,81,61,12,F2A_4332,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_29,HR_6_CC_28_14P,AA4,330,40,1000,3000,FPGA_81_61_13,81,61,13,F2A_4333,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_29,HR_6_CC_28_14P,AA4,590,40,1000,5000,FPGA_81_61_14,81,61,14,F2A_4334,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_29,HR_6_CC_28_14P,AA4,590,40,1000,5000,FPGA_81_61_15,81,61,15,F2A_4335,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_29,HR_6_CC_28_14P,AA4,590,40,1000,5000,FPGA_81_61_16,81,61,16,F2A_4336,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_29,HR_6_CC_28_14P,AA4,720,40,1000,6000,FPGA_81_61_17,81,61,17,F2A_4337,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_30,HR_6_CC_29_14N,AD6,720,40,1000,6000,FPGA_81_61_18,81,61,18,F2A_4338,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_30,HR_6_CC_29_14N,AD6,720,40,1000,6000,FPGA_81_61_19,81,61,19,F2A_4339,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_30,HR_6_CC_29_14N,AD6,720,40,1000,6000,FPGA_81_61_20,81,61,20,F2A_4340,f2g_trx_reset_n_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_30,HR_6_CC_29_14N,AD6,720,40,1000,6000,FPGA_81_61_21,81,61,21,F2A_4341,f2g_in_en_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_30,HR_6_CC_29_14N,AD6,720,40,1000,6000,FPGA_81_61_22,81,61,22,F2A_4342,f2g_tx_oe_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_30,HR_6_CC_29_14N,AD6,720,40,1000,6000,FPGA_81_61_23,81,61,23,F2A_4343,f2g_tx_dvalid_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_30,HR_6_CC_29_14N,AD6,720,40,1000,6000,FPGA_81_61_24,81,61,24,F2A_4344,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_29,HR_6_CC_28_14P,AA4,460,40,1000,4000,FPGA_81_61_48,81,61,48,A2F_4368,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_29,HR_6_CC_28_14P,AA4,460,40,1000,4000,FPGA_81_61_49,81,61,49,A2F_4369,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_29,HR_6_CC_28_14P,AA4,460,40,1000,4000,FPGA_81_61_50,81,61,50,A2F_4370,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_29,HR_6_CC_28_14P,AA4,590,40,1000,5000,FPGA_81_61_51,81,61,51,A2F_4371,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_29,HR_6_CC_28_14P,AA4,590,40,1000,5000,FPGA_81_61_52,81,61,52,A2F_4372,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_29,HR_6_CC_28_14P,AA4,590,40,1000,5000,FPGA_81_61_53,81,61,53,A2F_4373,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_29,HR_6_CC_28_14P,AA4,590,40,1000,5000,FPGA_81_61_54,81,61,54,A2F_4374,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_29,HR_6_CC_28_14P,AA4,590,40,1000,5000,FPGA_81_61_55,81,61,55,A2F_4375,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_29,HR_6_CC_28_14P,AA4,590,40,1000,5000,FPGA_81_61_56,81,61,56,A2F_4376,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_29,HR_6_CC_28_14P,AA4,590,40,1000,5000,FPGA_81_61_57,81,61,57,A2F_4377,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_29,HR_6_CC_28_14P,AA4,590,40,1000,5000,FPGA_81_61_58,81,61,58,A2F_4378,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_30,HR_6_CC_29_14N,AD6,980,40,2000,1000,FPGA_81_61_59,81,61,59,A2F_4379,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_31,HR_6_30_15P,AF4,70,40,1000,1000,FPGA_81_62_0,81,62,0,F2A_4392,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_31,HR_6_30_15P,AF4,200,40,1000,2000,FPGA_81_62_1,81,62,1,F2A_4393,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_31,HR_6_30_15P,AF4,200,40,1000,2000,FPGA_81_62_2,81,62,2,F2A_4394,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_31,HR_6_30_15P,AF4,200,40,1000,2000,FPGA_81_62_3,81,62,3,F2A_4395,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_31,HR_6_30_15P,AF4,200,40,1000,2000,FPGA_81_62_4,81,62,4,F2A_4396,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_31,HR_6_30_15P,AF4,200,40,1000,2000,FPGA_81_62_5,81,62,5,F2A_4397,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_31,HR_6_30_15P,AF4,200,40,1000,2000,FPGA_81_62_6,81,62,6,F2A_4398,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_31,HR_6_30_15P,AF4,200,40,1000,2000,FPGA_81_62_7,81,62,7,F2A_4399,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_31,HR_6_30_15P,AF4,200,40,1000,2000,FPGA_81_62_8,81,62,8,F2A_4400,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_31,HR_6_30_15P,AF4,200,40,1000,2000,FPGA_81_62_9,81,62,9,F2A_4401,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_31,HR_6_30_15P,AF4,330,40,1000,3000,FPGA_81_62_10,81,62,10,F2A_4402,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_31,HR_6_30_15P,AF4,330,40,1000,3000,FPGA_81_62_11,81,62,11,F2A_4403,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_31,HR_6_30_15P,AF4,330,40,1000,3000,FPGA_81_62_12,81,62,12,F2A_4404,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_31,HR_6_30_15P,AF4,330,40,1000,3000,FPGA_81_62_13,81,62,13,F2A_4405,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_31,HR_6_30_15P,AF4,590,40,1000,5000,FPGA_81_62_14,81,62,14,F2A_4406,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_31,HR_6_30_15P,AF4,590,40,1000,5000,FPGA_81_62_15,81,62,15,F2A_4407,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_31,HR_6_30_15P,AF4,590,40,1000,5000,FPGA_81_62_16,81,62,16,F2A_4408,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_31,HR_6_30_15P,AF4,720,40,1000,6000,FPGA_81_62_17,81,62,17,F2A_4409,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_32,HR_6_31_15N,AG1,720,40,1000,6000,FPGA_81_62_18,81,62,18,F2A_4410,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_32,HR_6_31_15N,AG1,720,40,1000,6000,FPGA_81_62_19,81,62,19,F2A_4411,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_32,HR_6_31_15N,AG1,720,40,1000,6000,FPGA_81_62_20,81,62,20,F2A_4412,f2g_trx_reset_n_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_32,HR_6_31_15N,AG1,720,40,1000,6000,FPGA_81_62_21,81,62,21,F2A_4413,f2g_in_en_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_32,HR_6_31_15N,AG1,720,40,1000,6000,FPGA_81_62_22,81,62,22,F2A_4414,f2g_tx_oe_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_32,HR_6_31_15N,AG1,720,40,1000,6000,FPGA_81_62_23,81,62,23,F2A_4415,f2g_tx_dvalid_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_32,HR_6_31_15N,AG1,720,40,1000,6000,FPGA_81_62_24,81,62,24,F2A_4416,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_31,HR_6_30_15P,AF4,460,40,1000,4000,FPGA_81_62_48,81,62,48,A2F_4440,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_31,HR_6_30_15P,AF4,460,40,1000,4000,FPGA_81_62_49,81,62,49,A2F_4441,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_31,HR_6_30_15P,AF4,460,40,1000,4000,FPGA_81_62_50,81,62,50,A2F_4442,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_31,HR_6_30_15P,AF4,590,40,1000,5000,FPGA_81_62_51,81,62,51,A2F_4443,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_31,HR_6_30_15P,AF4,590,40,1000,5000,FPGA_81_62_52,81,62,52,A2F_4444,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_31,HR_6_30_15P,AF4,590,40,1000,5000,FPGA_81_62_53,81,62,53,A2F_4445,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_31,HR_6_30_15P,AF4,590,40,1000,5000,FPGA_81_62_54,81,62,54,A2F_4446,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_31,HR_6_30_15P,AF4,590,40,1000,5000,FPGA_81_62_55,81,62,55,A2F_4447,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_31,HR_6_30_15P,AF4,590,40,1000,5000,FPGA_81_62_56,81,62,56,A2F_4448,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_31,HR_6_30_15P,AF4,590,40,1000,5000,FPGA_81_62_57,81,62,57,A2F_4449,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_31,HR_6_30_15P,AF4,590,40,1000,5000,FPGA_81_62_58,81,62,58,A2F_4450,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_32,HR_6_31_15N,AG1,980,40,2000,1000,FPGA_81_62_59,81,62,59,A2F_4451,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_33,HR_6_32_16P,AA3,70,40,1000,1000,FPGA_81_63_0,81,63,0,F2A_4464,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_33,HR_6_32_16P,AA3,200,40,1000,2000,FPGA_81_63_1,81,63,1,F2A_4465,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_33,HR_6_32_16P,AA3,200,40,1000,2000,FPGA_81_63_2,81,63,2,F2A_4466,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_33,HR_6_32_16P,AA3,200,40,1000,2000,FPGA_81_63_3,81,63,3,F2A_4467,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_33,HR_6_32_16P,AA3,200,40,1000,2000,FPGA_81_63_4,81,63,4,F2A_4468,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_33,HR_6_32_16P,AA3,200,40,1000,2000,FPGA_81_63_5,81,63,5,F2A_4469,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_33,HR_6_32_16P,AA3,200,40,1000,2000,FPGA_81_63_6,81,63,6,F2A_4470,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_33,HR_6_32_16P,AA3,200,40,1000,2000,FPGA_81_63_7,81,63,7,F2A_4471,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_33,HR_6_32_16P,AA3,200,40,1000,2000,FPGA_81_63_8,81,63,8,F2A_4472,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_33,HR_6_32_16P,AA3,200,40,1000,2000,FPGA_81_63_9,81,63,9,F2A_4473,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_33,HR_6_32_16P,AA3,330,40,1000,3000,FPGA_81_63_10,81,63,10,F2A_4474,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_33,HR_6_32_16P,AA3,330,40,1000,3000,FPGA_81_63_11,81,63,11,F2A_4475,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_33,HR_6_32_16P,AA3,330,40,1000,3000,FPGA_81_63_12,81,63,12,F2A_4476,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_33,HR_6_32_16P,AA3,330,40,1000,3000,FPGA_81_63_13,81,63,13,F2A_4477,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_33,HR_6_32_16P,AA3,590,40,1000,5000,FPGA_81_63_14,81,63,14,F2A_4478,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_33,HR_6_32_16P,AA3,590,40,1000,5000,FPGA_81_63_15,81,63,15,F2A_4479,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_33,HR_6_32_16P,AA3,590,40,1000,5000,FPGA_81_63_16,81,63,16,F2A_4480,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_33,HR_6_32_16P,AA3,720,40,1000,6000,FPGA_81_63_17,81,63,17,F2A_4481,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_34,HR_6_33_16N,AD2,720,40,1000,6000,FPGA_81_63_18,81,63,18,F2A_4482,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_34,HR_6_33_16N,AD2,720,40,1000,6000,FPGA_81_63_19,81,63,19,F2A_4483,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_34,HR_6_33_16N,AD2,720,40,1000,6000,FPGA_81_63_20,81,63,20,F2A_4484,f2g_trx_reset_n_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_34,HR_6_33_16N,AD2,720,40,1000,6000,FPGA_81_63_21,81,63,21,F2A_4485,f2g_in_en_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_34,HR_6_33_16N,AD2,720,40,1000,6000,FPGA_81_63_22,81,63,22,F2A_4486,f2g_tx_oe_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_34,HR_6_33_16N,AD2,720,40,1000,6000,FPGA_81_63_23,81,63,23,F2A_4487,f2g_tx_dvalid_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_34,HR_6_33_16N,AD2,720,40,1000,6000,FPGA_81_63_24,81,63,24,F2A_4488,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_33,HR_6_32_16P,AA3,460,40,1000,4000,FPGA_81_63_48,81,63,48,A2F_4512,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_33,HR_6_32_16P,AA3,460,40,1000,4000,FPGA_81_63_49,81,63,49,A2F_4513,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_33,HR_6_32_16P,AA3,460,40,1000,4000,FPGA_81_63_50,81,63,50,A2F_4514,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_33,HR_6_32_16P,AA3,590,40,1000,5000,FPGA_81_63_51,81,63,51,A2F_4515,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_33,HR_6_32_16P,AA3,590,40,1000,5000,FPGA_81_63_52,81,63,52,A2F_4516,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_33,HR_6_32_16P,AA3,590,40,1000,5000,FPGA_81_63_53,81,63,53,A2F_4517,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_33,HR_6_32_16P,AA3,590,40,1000,5000,FPGA_81_63_54,81,63,54,A2F_4518,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_33,HR_6_32_16P,AA3,590,40,1000,5000,FPGA_81_63_55,81,63,55,A2F_4519,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_33,HR_6_32_16P,AA3,590,40,1000,5000,FPGA_81_63_56,81,63,56,A2F_4520,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_33,HR_6_32_16P,AA3,590,40,1000,5000,FPGA_81_63_57,81,63,57,A2F_4521,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_33,HR_6_32_16P,AA3,590,40,1000,5000,FPGA_81_63_58,81,63,58,A2F_4522,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_34,HR_6_33_16N,AD2,980,40,2000,1000,FPGA_81_63_59,81,63,59,A2F_4523,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_35,HR_6_34_17P,AE5,70,40,1000,1000,FPGA_81_64_0,81,64,0,F2A_4536,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_35,HR_6_34_17P,AE5,200,40,1000,2000,FPGA_81_64_1,81,64,1,F2A_4537,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_35,HR_6_34_17P,AE5,200,40,1000,2000,FPGA_81_64_2,81,64,2,F2A_4538,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_35,HR_6_34_17P,AE5,200,40,1000,2000,FPGA_81_64_3,81,64,3,F2A_4539,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_35,HR_6_34_17P,AE5,200,40,1000,2000,FPGA_81_64_4,81,64,4,F2A_4540,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_35,HR_6_34_17P,AE5,200,40,1000,2000,FPGA_81_64_5,81,64,5,F2A_4541,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_35,HR_6_34_17P,AE5,200,40,1000,2000,FPGA_81_64_6,81,64,6,F2A_4542,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_35,HR_6_34_17P,AE5,200,40,1000,2000,FPGA_81_64_7,81,64,7,F2A_4543,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_35,HR_6_34_17P,AE5,200,40,1000,2000,FPGA_81_64_8,81,64,8,F2A_4544,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_35,HR_6_34_17P,AE5,200,40,1000,2000,FPGA_81_64_9,81,64,9,F2A_4545,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_35,HR_6_34_17P,AE5,330,40,1000,3000,FPGA_81_64_10,81,64,10,F2A_4546,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_35,HR_6_34_17P,AE5,330,40,1000,3000,FPGA_81_64_11,81,64,11,F2A_4547,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_35,HR_6_34_17P,AE5,330,40,1000,3000,FPGA_81_64_12,81,64,12,F2A_4548,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_35,HR_6_34_17P,AE5,330,40,1000,3000,FPGA_81_64_13,81,64,13,F2A_4549,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_35,HR_6_34_17P,AE5,590,40,1000,5000,FPGA_81_64_14,81,64,14,F2A_4550,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_35,HR_6_34_17P,AE5,590,40,1000,5000,FPGA_81_64_15,81,64,15,F2A_4551,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_35,HR_6_34_17P,AE5,590,40,1000,5000,FPGA_81_64_16,81,64,16,F2A_4552,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_35,HR_6_34_17P,AE5,720,40,1000,6000,FPGA_81_64_17,81,64,17,F2A_4553,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_36,HR_6_35_17N,AC7,720,40,1000,6000,FPGA_81_64_18,81,64,18,F2A_4554,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_36,HR_6_35_17N,AC7,720,40,1000,6000,FPGA_81_64_19,81,64,19,F2A_4555,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_36,HR_6_35_17N,AC7,720,40,1000,6000,FPGA_81_64_20,81,64,20,F2A_4556,f2g_trx_reset_n_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_36,HR_6_35_17N,AC7,720,40,1000,6000,FPGA_81_64_21,81,64,21,F2A_4557,f2g_in_en_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_36,HR_6_35_17N,AC7,720,40,1000,6000,FPGA_81_64_22,81,64,22,F2A_4558,f2g_tx_oe_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_36,HR_6_35_17N,AC7,720,40,1000,6000,FPGA_81_64_23,81,64,23,F2A_4559,f2g_tx_dvalid_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_36,HR_6_35_17N,AC7,720,40,1000,6000,FPGA_81_64_24,81,64,24,F2A_4560,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_35,HR_6_34_17P,AE5,460,40,1000,4000,FPGA_81_64_48,81,64,48,A2F_4584,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_35,HR_6_34_17P,AE5,460,40,1000,4000,FPGA_81_64_49,81,64,49,A2F_4585,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_35,HR_6_34_17P,AE5,460,40,1000,4000,FPGA_81_64_50,81,64,50,A2F_4586,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_35,HR_6_34_17P,AE5,590,40,1000,5000,FPGA_81_64_51,81,64,51,A2F_4587,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_35,HR_6_34_17P,AE5,590,40,1000,5000,FPGA_81_64_52,81,64,52,A2F_4588,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_35,HR_6_34_17P,AE5,590,40,1000,5000,FPGA_81_64_53,81,64,53,A2F_4589,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_35,HR_6_34_17P,AE5,590,40,1000,5000,FPGA_81_64_54,81,64,54,A2F_4590,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_35,HR_6_34_17P,AE5,590,40,1000,5000,FPGA_81_64_55,81,64,55,A2F_4591,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_35,HR_6_34_17P,AE5,590,40,1000,5000,FPGA_81_64_56,81,64,56,A2F_4592,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_35,HR_6_34_17P,AE5,590,40,1000,5000,FPGA_81_64_57,81,64,57,A2F_4593,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_35,HR_6_34_17P,AE5,590,40,1000,5000,FPGA_81_64_58,81,64,58,A2F_4594,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_36,HR_6_35_17N,AC7,980,40,2000,1000,FPGA_81_64_59,81,64,59,A2F_4595,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_37,HR_6_36_18P,AG2,70,40,1000,1000,FPGA_81_65_0,81,65,0,F2A_4608,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_37,HR_6_36_18P,AG2,200,40,1000,2000,FPGA_81_65_1,81,65,1,F2A_4609,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_37,HR_6_36_18P,AG2,200,40,1000,2000,FPGA_81_65_2,81,65,2,F2A_4610,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_37,HR_6_36_18P,AG2,200,40,1000,2000,FPGA_81_65_3,81,65,3,F2A_4611,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_37,HR_6_36_18P,AG2,200,40,1000,2000,FPGA_81_65_4,81,65,4,F2A_4612,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_37,HR_6_36_18P,AG2,200,40,1000,2000,FPGA_81_65_5,81,65,5,F2A_4613,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_37,HR_6_36_18P,AG2,200,40,1000,2000,FPGA_81_65_6,81,65,6,F2A_4614,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_37,HR_6_36_18P,AG2,200,40,1000,2000,FPGA_81_65_7,81,65,7,F2A_4615,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_37,HR_6_36_18P,AG2,200,40,1000,2000,FPGA_81_65_8,81,65,8,F2A_4616,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_37,HR_6_36_18P,AG2,200,40,1000,2000,FPGA_81_65_9,81,65,9,F2A_4617,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_37,HR_6_36_18P,AG2,330,40,1000,3000,FPGA_81_65_10,81,65,10,F2A_4618,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_37,HR_6_36_18P,AG2,330,40,1000,3000,FPGA_81_65_11,81,65,11,F2A_4619,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_37,HR_6_36_18P,AG2,330,40,1000,3000,FPGA_81_65_12,81,65,12,F2A_4620,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_37,HR_6_36_18P,AG2,330,40,1000,3000,FPGA_81_65_13,81,65,13,F2A_4621,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_37,HR_6_36_18P,AG2,590,40,1000,5000,FPGA_81_65_14,81,65,14,F2A_4622,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_37,HR_6_36_18P,AG2,590,40,1000,5000,FPGA_81_65_15,81,65,15,F2A_4623,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_37,HR_6_36_18P,AG2,590,40,1000,5000,FPGA_81_65_16,81,65,16,F2A_4624,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_37,HR_6_36_18P,AG2,720,40,1000,6000,FPGA_81_65_17,81,65,17,F2A_4625,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_38,HR_6_37_18N,AA2,720,40,1000,6000,FPGA_81_65_18,81,65,18,F2A_4626,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_38,HR_6_37_18N,AA2,720,40,1000,6000,FPGA_81_65_19,81,65,19,F2A_4627,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_38,HR_6_37_18N,AA2,720,40,1000,6000,FPGA_81_65_20,81,65,20,F2A_4628,f2g_trx_reset_n_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_38,HR_6_37_18N,AA2,720,40,1000,6000,FPGA_81_65_21,81,65,21,F2A_4629,f2g_in_en_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_38,HR_6_37_18N,AA2,720,40,1000,6000,FPGA_81_65_22,81,65,22,F2A_4630,f2g_tx_oe_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_38,HR_6_37_18N,AA2,720,40,1000,6000,FPGA_81_65_23,81,65,23,F2A_4631,f2g_tx_dvalid_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_38,HR_6_37_18N,AA2,720,40,1000,6000,FPGA_81_65_24,81,65,24,F2A_4632,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_37,HR_6_36_18P,AG2,460,40,1000,4000,FPGA_81_65_48,81,65,48,A2F_4656,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_37,HR_6_36_18P,AG2,460,40,1000,4000,FPGA_81_65_49,81,65,49,A2F_4657,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_37,HR_6_36_18P,AG2,460,40,1000,4000,FPGA_81_65_50,81,65,50,A2F_4658,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_37,HR_6_36_18P,AG2,590,40,1000,5000,FPGA_81_65_51,81,65,51,A2F_4659,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_37,HR_6_36_18P,AG2,590,40,1000,5000,FPGA_81_65_52,81,65,52,A2F_4660,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_37,HR_6_36_18P,AG2,590,40,1000,5000,FPGA_81_65_53,81,65,53,A2F_4661,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_37,HR_6_36_18P,AG2,590,40,1000,5000,FPGA_81_65_54,81,65,54,A2F_4662,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_37,HR_6_36_18P,AG2,590,40,1000,5000,FPGA_81_65_55,81,65,55,A2F_4663,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_37,HR_6_36_18P,AG2,590,40,1000,5000,FPGA_81_65_56,81,65,56,A2F_4664,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_37,HR_6_36_18P,AG2,590,40,1000,5000,FPGA_81_65_57,81,65,57,A2F_4665,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_37,HR_6_36_18P,AG2,590,40,1000,5000,FPGA_81_65_58,81,65,58,A2F_4666,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_38,HR_6_37_18N,AA2,980,40,2000,1000,FPGA_81_65_59,81,65,59,A2F_4667,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_39,HR_6_38_19P,AC2,70,40,1000,1000,FPGA_81_66_0,81,66,0,F2A_4680,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_39,HR_6_38_19P,AC2,200,40,1000,2000,FPGA_81_66_1,81,66,1,F2A_4681,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_39,HR_6_38_19P,AC2,200,40,1000,2000,FPGA_81_66_2,81,66,2,F2A_4682,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_39,HR_6_38_19P,AC2,200,40,1000,2000,FPGA_81_66_3,81,66,3,F2A_4683,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_39,HR_6_38_19P,AC2,200,40,1000,2000,FPGA_81_66_4,81,66,4,F2A_4684,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_39,HR_6_38_19P,AC2,200,40,1000,2000,FPGA_81_66_5,81,66,5,F2A_4685,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_39,HR_6_38_19P,AC2,200,40,1000,2000,FPGA_81_66_6,81,66,6,F2A_4686,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_39,HR_6_38_19P,AC2,200,40,1000,2000,FPGA_81_66_7,81,66,7,F2A_4687,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_39,HR_6_38_19P,AC2,200,40,1000,2000,FPGA_81_66_8,81,66,8,F2A_4688,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_39,HR_6_38_19P,AC2,200,40,1000,2000,FPGA_81_66_9,81,66,9,F2A_4689,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_39,HR_6_38_19P,AC2,330,40,1000,3000,FPGA_81_66_10,81,66,10,F2A_4690,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_39,HR_6_38_19P,AC2,330,40,1000,3000,FPGA_81_66_11,81,66,11,F2A_4691,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_39,HR_6_38_19P,AC2,330,40,1000,3000,FPGA_81_66_12,81,66,12,F2A_4692,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_39,HR_6_38_19P,AC2,330,40,1000,3000,FPGA_81_66_13,81,66,13,F2A_4693,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_39,HR_6_38_19P,AC2,590,40,1000,5000,FPGA_81_66_14,81,66,14,F2A_4694,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_39,HR_6_38_19P,AC2,590,40,1000,5000,FPGA_81_66_15,81,66,15,F2A_4695,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_39,HR_6_38_19P,AC2,590,40,1000,5000,FPGA_81_66_16,81,66,16,F2A_4696,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_39,HR_6_38_19P,AC2,720,40,1000,6000,FPGA_81_66_17,81,66,17,F2A_4697,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_40,HR_6_39_19N,AD1,720,40,1000,6000,FPGA_81_66_18,81,66,18,F2A_4698,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_40,HR_6_39_19N,AD1,720,40,1000,6000,FPGA_81_66_19,81,66,19,F2A_4699,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_40,HR_6_39_19N,AD1,720,40,1000,6000,FPGA_81_66_20,81,66,20,F2A_4700,f2g_trx_reset_n_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_40,HR_6_39_19N,AD1,720,40,1000,6000,FPGA_81_66_21,81,66,21,F2A_4701,f2g_in_en_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_40,HR_6_39_19N,AD1,720,40,1000,6000,FPGA_81_66_22,81,66,22,F2A_4702,f2g_tx_oe_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_40,HR_6_39_19N,AD1,720,40,1000,6000,FPGA_81_66_23,81,66,23,F2A_4703,f2g_tx_dvalid_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_40,HR_6_39_19N,AD1,720,40,1000,6000,FPGA_81_66_24,81,66,24,F2A_4704,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_39,HR_6_38_19P,AC2,460,40,1000,4000,FPGA_81_66_48,81,66,48,A2F_4728,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_39,HR_6_38_19P,AC2,460,40,1000,4000,FPGA_81_66_49,81,66,49,A2F_4729,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_39,HR_6_38_19P,AC2,460,40,1000,4000,FPGA_81_66_50,81,66,50,A2F_4730,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_39,HR_6_38_19P,AC2,590,40,1000,5000,FPGA_81_66_51,81,66,51,A2F_4731,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_39,HR_6_38_19P,AC2,590,40,1000,5000,FPGA_81_66_52,81,66,52,A2F_4732,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_39,HR_6_38_19P,AC2,590,40,1000,5000,FPGA_81_66_53,81,66,53,A2F_4733,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_39,HR_6_38_19P,AC2,590,40,1000,5000,FPGA_81_66_54,81,66,54,A2F_4734,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_39,HR_6_38_19P,AC2,590,40,1000,5000,FPGA_81_66_55,81,66,55,A2F_4735,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_39,HR_6_38_19P,AC2,590,40,1000,5000,FPGA_81_66_56,81,66,56,A2F_4736,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_39,HR_6_38_19P,AC2,590,40,1000,5000,FPGA_81_66_57,81,66,57,A2F_4737,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_39,HR_6_38_19P,AC2,590,40,1000,5000,FPGA_81_66_58,81,66,58,A2F_4738,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_40,HR_6_39_19N,AD1,980,40,2000,1000,FPGA_81_66_59,81,66,59,A2F_4739,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,70,40,1000,1000,FPGA_1_0_0,1,0,0,F2A_0,f2g_addr[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,70,40,1000,1000,FPGA_1_0_1,1,0,1,F2A_1,f2g_addr[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,70,40,1000,1000,FPGA_1_0_2,1,0,2,F2A_2,f2g_addr[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,70,40,1000,1000,FPGA_1_0_3,1,0,3,F2A_3,f2g_addr[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,70,40,1000,1000,FPGA_1_0_4,1,0,4,F2A_4,f2g_addr[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,70,40,1000,1000,FPGA_1_0_5,1,0,5,F2A_5,f2g_trx_dly_ld,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,70,40,1000,1000,FPGA_1_0_6,1,0,6,F2A_6,f2g_trx_dly_adj,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,70,40,1000,1000,FPGA_1_0_7,1,0,7,F2A_7,f2g_trx_dly_inc,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,70,40,1000,1000,FPGA_1_0_8,1,0,8,F2A_8,f2g_rx_bitslip_adj,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,330,40,1000,3000,FPGA_1_0_48,1,0,48,A2F_48,g2f_trx_dly_tap[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,330,40,1000,3000,FPGA_1_0_49,1,0,49,A2F_49,g2f_trx_dly_tap[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,330,40,1000,3000,FPGA_1_0_50,1,0,50,A2F_50,g2f_trx_dly_tap[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,330,40,1000,3000,FPGA_1_0_51,1,0,51,A2F_51,g2f_trx_dly_tap[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,330,40,1000,3000,FPGA_1_0_52,1,0,52,A2F_52,g2f_trx_dly_tap[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,330,40,1000,3000,FPGA_1_0_53,1,0,53,A2F_53,g2f_trx_dly_tap[5],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,460,40,1000,4000,FPGA_1_0_54,1,0,54,A2F_54,g2f_rx_dpa_lock,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,460,40,1000,4000,FPGA_1_0_55,1,0,55,A2F_55,g2f_rx_dpa_error,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,460,40,1000,4000,FPGA_1_0_56,1,0,56,A2F_56,g2f_rx_dpa_phase[0],,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,460,40,1000,4000,FPGA_1_0_57,1,0,57,A2F_57,g2f_rx_dpa_phase[1],,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,460,40,1000,4000,FPGA_1_0_58,1,0,58,A2F_58,g2f_rx_dpa_phase[2],,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,70,40,1000,1000,FPGA_2_0_0,2,0,0,F2A_72,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,200,40,1000,2000,FPGA_2_0_1,2,0,1,F2A_73,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,200,40,1000,2000,FPGA_2_0_2,2,0,2,F2A_74,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,200,40,1000,2000,FPGA_2_0_3,2,0,3,F2A_75,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,200,40,1000,2000,FPGA_2_0_4,2,0,4,F2A_76,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,200,40,1000,2000,FPGA_2_0_5,2,0,5,F2A_77,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,200,40,1000,2000,FPGA_2_0_6,2,0,6,F2A_78,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,200,40,1000,2000,FPGA_2_0_7,2,0,7,F2A_79,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,200,40,1000,2000,FPGA_2_0_8,2,0,8,F2A_80,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,200,40,1000,2000,FPGA_2_0_9,2,0,9,F2A_81,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,330,40,1000,3000,FPGA_2_0_10,2,0,10,F2A_82,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,330,40,1000,3000,FPGA_2_0_11,2,0,11,F2A_83,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,330,40,1000,3000,FPGA_2_0_12,2,0,12,F2A_84,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,330,40,1000,3000,FPGA_2_0_13,2,0,13,F2A_85,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,590,40,1000,5000,FPGA_2_0_14,2,0,14,F2A_86,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,590,40,1000,5000,FPGA_2_0_15,2,0,15,F2A_87,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,590,40,1000,5000,FPGA_2_0_16,2,0,16,F2A_88,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,720,40,1000,6000,FPGA_2_0_17,2,0,17,F2A_89,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,720,40,1000,6000,FPGA_2_0_18,2,0,18,F2A_90,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,720,40,1000,6000,FPGA_2_0_19,2,0,19,F2A_91,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,720,40,1000,6000,FPGA_2_0_20,2,0,20,F2A_92,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,720,40,1000,6000,FPGA_2_0_21,2,0,21,F2A_93,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_2,HP_1_1_0N,AF21,720,40,1000,6000,FPGA_2_0_22,2,0,22,F2A_94,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_2,HP_1_1_0N,AF21,720,40,1000,6000,FPGA_2_0_23,2,0,23,F2A_95,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_2,HP_1_1_0N,AF21,720,40,1000,6000,FPGA_2_0_24,2,0,24,F2A_96,f2g_trx_reset_n_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_2,HP_1_1_0N,AF21,720,40,1000,6000,FPGA_2_0_25,2,0,25,F2A_97,f2g_in_en_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_2,HP_1_1_0N,AF21,720,40,1000,6000,FPGA_2_0_26,2,0,26,F2A_98,f2g_tx_oe_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_2,HP_1_1_0N,AF21,720,40,1000,6000,FPGA_2_0_27,2,0,27,F2A_99,f2g_tx_dvalid_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_2,HP_1_1_0N,AF21,720,40,1000,6000,FPGA_2_0_28,2,0,28,F2A_100,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,460,40,1000,4000,FPGA_2_0_48,2,0,48,A2F_120,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,460,40,1000,4000,FPGA_2_0_49,2,0,49,A2F_121,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,460,40,1000,4000,FPGA_2_0_50,2,0,50,A2F_122,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,590,40,1000,5000,FPGA_2_0_51,2,0,51,A2F_123,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,590,40,1000,5000,FPGA_2_0_52,2,0,52,A2F_124,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,590,40,1000,5000,FPGA_2_0_53,2,0,53,A2F_125,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,590,40,1000,5000,FPGA_2_0_54,2,0,54,A2F_126,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,590,40,1000,5000,FPGA_2_0_55,2,0,55,A2F_127,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,590,40,1000,5000,FPGA_2_0_56,2,0,56,A2F_128,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,590,40,1000,5000,FPGA_2_0_57,2,0,57,A2F_129,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,590,40,1000,5000,FPGA_2_0_58,2,0,58,A2F_130,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,980,40,2000,1000,FPGA_2_0_59,2,0,59,A2F_131,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,980,40,2000,1000,FPGA_2_0_60,2,0,60,A2F_132,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_2,HP_1_1_0N,AF21,980,40,2000,1000,FPGA_2_0_61,2,0,61,A2F_133,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,70,40,1000,1000,FPGA_3_0_0,3,0,0,F2A_144,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,200,40,1000,2000,FPGA_3_0_1,3,0,1,F2A_145,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,200,40,1000,2000,FPGA_3_0_2,3,0,2,F2A_146,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,200,40,1000,2000,FPGA_3_0_3,3,0,3,F2A_147,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,200,40,1000,2000,FPGA_3_0_4,3,0,4,F2A_148,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,200,40,1000,2000,FPGA_3_0_5,3,0,5,F2A_149,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,200,40,1000,2000,FPGA_3_0_6,3,0,6,F2A_150,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,200,40,1000,2000,FPGA_3_0_7,3,0,7,F2A_151,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,200,40,1000,2000,FPGA_3_0_8,3,0,8,F2A_152,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,200,40,1000,2000,FPGA_3_0_9,3,0,9,F2A_153,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,330,40,1000,3000,FPGA_3_0_10,3,0,10,F2A_154,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,330,40,1000,3000,FPGA_3_0_11,3,0,11,F2A_155,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,330,40,1000,3000,FPGA_3_0_12,3,0,12,F2A_156,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,330,40,1000,3000,FPGA_3_0_13,3,0,13,F2A_157,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,590,40,1000,5000,FPGA_3_0_14,3,0,14,F2A_158,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,590,40,1000,5000,FPGA_3_0_15,3,0,15,F2A_159,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,590,40,1000,5000,FPGA_3_0_16,3,0,16,F2A_160,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,720,40,1000,6000,FPGA_3_0_17,3,0,17,F2A_161,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,720,40,1000,6000,FPGA_3_0_18,3,0,18,F2A_162,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,720,40,1000,6000,FPGA_3_0_19,3,0,19,F2A_163,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,720,40,1000,6000,FPGA_3_0_20,3,0,20,F2A_164,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,720,40,1000,6000,FPGA_3_0_21,3,0,21,F2A_165,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_4,HP_1_3_1N,AB18,720,40,1000,6000,FPGA_3_0_22,3,0,22,F2A_166,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_4,HP_1_3_1N,AB18,720,40,1000,6000,FPGA_3_0_23,3,0,23,F2A_167,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_4,HP_1_3_1N,AB18,720,40,1000,6000,FPGA_3_0_24,3,0,24,F2A_168,f2g_trx_reset_n_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_4,HP_1_3_1N,AB18,720,40,1000,6000,FPGA_3_0_25,3,0,25,F2A_169,f2g_in_en_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_4,HP_1_3_1N,AB18,720,40,1000,6000,FPGA_3_0_26,3,0,26,F2A_170,f2g_tx_oe_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_4,HP_1_3_1N,AB18,720,40,1000,6000,FPGA_3_0_27,3,0,27,F2A_171,f2g_tx_dvalid_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_4,HP_1_3_1N,AB18,720,40,1000,6000,FPGA_3_0_28,3,0,28,F2A_172,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,460,40,1000,4000,FPGA_3_0_48,3,0,48,A2F_192,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,460,40,1000,4000,FPGA_3_0_49,3,0,49,A2F_193,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,460,40,1000,4000,FPGA_3_0_50,3,0,50,A2F_194,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,590,40,1000,5000,FPGA_3_0_51,3,0,51,A2F_195,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,590,40,1000,5000,FPGA_3_0_52,3,0,52,A2F_196,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,590,40,1000,5000,FPGA_3_0_53,3,0,53,A2F_197,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,590,40,1000,5000,FPGA_3_0_54,3,0,54,A2F_198,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,590,40,1000,5000,FPGA_3_0_55,3,0,55,A2F_199,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,590,40,1000,5000,FPGA_3_0_56,3,0,56,A2F_200,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,590,40,1000,5000,FPGA_3_0_57,3,0,57,A2F_201,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,590,40,1000,5000,FPGA_3_0_58,3,0,58,A2F_202,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,980,40,2000,1000,FPGA_3_0_59,3,0,59,A2F_203,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,980,40,2000,1000,FPGA_3_0_60,3,0,60,A2F_204,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_4,HP_1_3_1N,AB18,980,40,2000,1000,FPGA_3_0_61,3,0,61,A2F_205,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,70,40,1000,1000,FPGA_4_0_0,4,0,0,F2A_216,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,200,40,1000,2000,FPGA_4_0_1,4,0,1,F2A_217,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,200,40,1000,2000,FPGA_4_0_2,4,0,2,F2A_218,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,200,40,1000,2000,FPGA_4_0_3,4,0,3,F2A_219,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,200,40,1000,2000,FPGA_4_0_4,4,0,4,F2A_220,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,200,40,1000,2000,FPGA_4_0_5,4,0,5,F2A_221,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,200,40,1000,2000,FPGA_4_0_6,4,0,6,F2A_222,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,200,40,1000,2000,FPGA_4_0_7,4,0,7,F2A_223,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,200,40,1000,2000,FPGA_4_0_8,4,0,8,F2A_224,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,200,40,1000,2000,FPGA_4_0_9,4,0,9,F2A_225,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,330,40,1000,3000,FPGA_4_0_10,4,0,10,F2A_226,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,330,40,1000,3000,FPGA_4_0_11,4,0,11,F2A_227,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,330,40,1000,3000,FPGA_4_0_12,4,0,12,F2A_228,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,330,40,1000,3000,FPGA_4_0_13,4,0,13,F2A_229,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,590,40,1000,5000,FPGA_4_0_14,4,0,14,F2A_230,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,590,40,1000,5000,FPGA_4_0_15,4,0,15,F2A_231,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,590,40,1000,5000,FPGA_4_0_16,4,0,16,F2A_232,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,720,40,1000,6000,FPGA_4_0_17,4,0,17,F2A_233,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,720,40,1000,6000,FPGA_4_0_18,4,0,18,F2A_234,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,720,40,1000,6000,FPGA_4_0_19,4,0,19,F2A_235,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,720,40,1000,6000,FPGA_4_0_20,4,0,20,F2A_236,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,720,40,1000,6000,FPGA_4_0_21,4,0,21,F2A_237,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_6,HP_1_5_2N,AD20,720,40,1000,6000,FPGA_4_0_22,4,0,22,F2A_238,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_6,HP_1_5_2N,AD20,720,40,1000,6000,FPGA_4_0_23,4,0,23,F2A_239,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_6,HP_1_5_2N,AD20,720,40,1000,6000,FPGA_4_0_24,4,0,24,F2A_240,f2g_trx_reset_n_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_6,HP_1_5_2N,AD20,720,40,1000,6000,FPGA_4_0_25,4,0,25,F2A_241,f2g_in_en_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_6,HP_1_5_2N,AD20,720,40,1000,6000,FPGA_4_0_26,4,0,26,F2A_242,f2g_tx_oe_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_6,HP_1_5_2N,AD20,720,40,1000,6000,FPGA_4_0_27,4,0,27,F2A_243,f2g_tx_dvalid_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_6,HP_1_5_2N,AD20,720,40,1000,6000,FPGA_4_0_28,4,0,28,F2A_244,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,460,40,1000,4000,FPGA_4_0_48,4,0,48,A2F_264,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,460,40,1000,4000,FPGA_4_0_49,4,0,49,A2F_265,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,460,40,1000,4000,FPGA_4_0_50,4,0,50,A2F_266,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,590,40,1000,5000,FPGA_4_0_51,4,0,51,A2F_267,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,590,40,1000,5000,FPGA_4_0_52,4,0,52,A2F_268,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,590,40,1000,5000,FPGA_4_0_53,4,0,53,A2F_269,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,590,40,1000,5000,FPGA_4_0_54,4,0,54,A2F_270,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,590,40,1000,5000,FPGA_4_0_55,4,0,55,A2F_271,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,590,40,1000,5000,FPGA_4_0_56,4,0,56,A2F_272,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,590,40,1000,5000,FPGA_4_0_57,4,0,57,A2F_273,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,590,40,1000,5000,FPGA_4_0_58,4,0,58,A2F_274,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,980,40,2000,1000,FPGA_4_0_59,4,0,59,A2F_275,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,980,40,2000,1000,FPGA_4_0_60,4,0,60,A2F_276,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_6,HP_1_5_2N,AD20,980,40,2000,1000,FPGA_4_0_61,4,0,61,A2F_277,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,70,40,1000,1000,FPGA_5_0_0,5,0,0,F2A_288,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,200,40,1000,2000,FPGA_5_0_1,5,0,1,F2A_289,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,200,40,1000,2000,FPGA_5_0_2,5,0,2,F2A_290,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,200,40,1000,2000,FPGA_5_0_3,5,0,3,F2A_291,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,200,40,1000,2000,FPGA_5_0_4,5,0,4,F2A_292,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,200,40,1000,2000,FPGA_5_0_5,5,0,5,F2A_293,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,200,40,1000,2000,FPGA_5_0_6,5,0,6,F2A_294,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,200,40,1000,2000,FPGA_5_0_7,5,0,7,F2A_295,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,200,40,1000,2000,FPGA_5_0_8,5,0,8,F2A_296,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,200,40,1000,2000,FPGA_5_0_9,5,0,9,F2A_297,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,330,40,1000,3000,FPGA_5_0_10,5,0,10,F2A_298,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,330,40,1000,3000,FPGA_5_0_11,5,0,11,F2A_299,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,330,40,1000,3000,FPGA_5_0_12,5,0,12,F2A_300,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,330,40,1000,3000,FPGA_5_0_13,5,0,13,F2A_301,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,590,40,1000,5000,FPGA_5_0_14,5,0,14,F2A_302,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,590,40,1000,5000,FPGA_5_0_15,5,0,15,F2A_303,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,590,40,1000,5000,FPGA_5_0_16,5,0,16,F2A_304,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,720,40,1000,6000,FPGA_5_0_17,5,0,17,F2A_305,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,720,40,1000,6000,FPGA_5_0_18,5,0,18,F2A_306,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,720,40,1000,6000,FPGA_5_0_19,5,0,19,F2A_307,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,720,40,1000,6000,FPGA_5_0_20,5,0,20,F2A_308,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,720,40,1000,6000,FPGA_5_0_21,5,0,21,F2A_309,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_8,HP_1_7_3N,AE18,720,40,1000,6000,FPGA_5_0_22,5,0,22,F2A_310,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_8,HP_1_7_3N,AE18,720,40,1000,6000,FPGA_5_0_23,5,0,23,F2A_311,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_8,HP_1_7_3N,AE18,720,40,1000,6000,FPGA_5_0_24,5,0,24,F2A_312,f2g_trx_reset_n_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_8,HP_1_7_3N,AE18,720,40,1000,6000,FPGA_5_0_25,5,0,25,F2A_313,f2g_in_en_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_8,HP_1_7_3N,AE18,720,40,1000,6000,FPGA_5_0_26,5,0,26,F2A_314,f2g_tx_oe_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_8,HP_1_7_3N,AE18,720,40,1000,6000,FPGA_5_0_27,5,0,27,F2A_315,f2g_tx_dvalid_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_8,HP_1_7_3N,AE18,720,40,1000,6000,FPGA_5_0_28,5,0,28,F2A_316,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,460,40,1000,4000,FPGA_5_0_48,5,0,48,A2F_336,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,460,40,1000,4000,FPGA_5_0_49,5,0,49,A2F_337,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,460,40,1000,4000,FPGA_5_0_50,5,0,50,A2F_338,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,590,40,1000,5000,FPGA_5_0_51,5,0,51,A2F_339,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,590,40,1000,5000,FPGA_5_0_52,5,0,52,A2F_340,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,590,40,1000,5000,FPGA_5_0_53,5,0,53,A2F_341,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,590,40,1000,5000,FPGA_5_0_54,5,0,54,A2F_342,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,590,40,1000,5000,FPGA_5_0_55,5,0,55,A2F_343,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,590,40,1000,5000,FPGA_5_0_56,5,0,56,A2F_344,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,590,40,1000,5000,FPGA_5_0_57,5,0,57,A2F_345,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,590,40,1000,5000,FPGA_5_0_58,5,0,58,A2F_346,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,980,40,2000,1000,FPGA_5_0_59,5,0,59,A2F_347,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,980,40,2000,1000,FPGA_5_0_60,5,0,60,A2F_348,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_8,HP_1_7_3N,AE18,980,40,2000,1000,FPGA_5_0_61,5,0,61,A2F_349,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,70,40,1000,1000,FPGA_6_0_0,6,0,0,F2A_360,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,200,40,1000,2000,FPGA_6_0_1,6,0,1,F2A_361,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,200,40,1000,2000,FPGA_6_0_2,6,0,2,F2A_362,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,200,40,1000,2000,FPGA_6_0_3,6,0,3,F2A_363,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,200,40,1000,2000,FPGA_6_0_4,6,0,4,F2A_364,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,200,40,1000,2000,FPGA_6_0_5,6,0,5,F2A_365,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,200,40,1000,2000,FPGA_6_0_6,6,0,6,F2A_366,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,200,40,1000,2000,FPGA_6_0_7,6,0,7,F2A_367,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,200,40,1000,2000,FPGA_6_0_8,6,0,8,F2A_368,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,200,40,1000,2000,FPGA_6_0_9,6,0,9,F2A_369,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,330,40,1000,3000,FPGA_6_0_10,6,0,10,F2A_370,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,330,40,1000,3000,FPGA_6_0_11,6,0,11,F2A_371,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,330,40,1000,3000,FPGA_6_0_12,6,0,12,F2A_372,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,330,40,1000,3000,FPGA_6_0_13,6,0,13,F2A_373,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,590,40,1000,5000,FPGA_6_0_14,6,0,14,F2A_374,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,590,40,1000,5000,FPGA_6_0_15,6,0,15,F2A_375,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,590,40,1000,5000,FPGA_6_0_16,6,0,16,F2A_376,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,720,40,1000,6000,FPGA_6_0_17,6,0,17,F2A_377,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,720,40,1000,6000,FPGA_6_0_18,6,0,18,F2A_378,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,720,40,1000,6000,FPGA_6_0_19,6,0,19,F2A_379,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,720,40,1000,6000,FPGA_6_0_20,6,0,20,F2A_380,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,720,40,1000,6000,FPGA_6_0_21,6,0,21,F2A_381,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_10,HP_1_9_4N,AH21,720,40,1000,6000,FPGA_6_0_22,6,0,22,F2A_382,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_10,HP_1_9_4N,AH21,720,40,1000,6000,FPGA_6_0_23,6,0,23,F2A_383,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_10,HP_1_9_4N,AH21,720,40,1000,6000,FPGA_6_0_24,6,0,24,F2A_384,f2g_trx_reset_n_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_10,HP_1_9_4N,AH21,720,40,1000,6000,FPGA_6_0_25,6,0,25,F2A_385,f2g_in_en_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_10,HP_1_9_4N,AH21,720,40,1000,6000,FPGA_6_0_26,6,0,26,F2A_386,f2g_tx_oe_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_10,HP_1_9_4N,AH21,720,40,1000,6000,FPGA_6_0_27,6,0,27,F2A_387,f2g_tx_dvalid_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_10,HP_1_9_4N,AH21,720,40,1000,6000,FPGA_6_0_28,6,0,28,F2A_388,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,460,40,1000,4000,FPGA_6_0_48,6,0,48,A2F_408,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,460,40,1000,4000,FPGA_6_0_49,6,0,49,A2F_409,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,460,40,1000,4000,FPGA_6_0_50,6,0,50,A2F_410,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,590,40,1000,5000,FPGA_6_0_51,6,0,51,A2F_411,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,590,40,1000,5000,FPGA_6_0_52,6,0,52,A2F_412,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,590,40,1000,5000,FPGA_6_0_53,6,0,53,A2F_413,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,590,40,1000,5000,FPGA_6_0_54,6,0,54,A2F_414,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,590,40,1000,5000,FPGA_6_0_55,6,0,55,A2F_415,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,590,40,1000,5000,FPGA_6_0_56,6,0,56,A2F_416,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,590,40,1000,5000,FPGA_6_0_57,6,0,57,A2F_417,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,590,40,1000,5000,FPGA_6_0_58,6,0,58,A2F_418,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,980,40,2000,1000,FPGA_6_0_59,6,0,59,A2F_419,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,980,40,2000,1000,FPGA_6_0_60,6,0,60,A2F_420,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_10,HP_1_9_4N,AH21,980,40,2000,1000,FPGA_6_0_61,6,0,61,A2F_421,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,70,40,1000,1000,FPGA_7_0_0,7,0,0,F2A_432,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,200,40,1000,2000,FPGA_7_0_1,7,0,1,F2A_433,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,200,40,1000,2000,FPGA_7_0_2,7,0,2,F2A_434,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,200,40,1000,2000,FPGA_7_0_3,7,0,3,F2A_435,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,200,40,1000,2000,FPGA_7_0_4,7,0,4,F2A_436,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,200,40,1000,2000,FPGA_7_0_5,7,0,5,F2A_437,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,200,40,1000,2000,FPGA_7_0_6,7,0,6,F2A_438,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,200,40,1000,2000,FPGA_7_0_7,7,0,7,F2A_439,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,200,40,1000,2000,FPGA_7_0_8,7,0,8,F2A_440,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,200,40,1000,2000,FPGA_7_0_9,7,0,9,F2A_441,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,330,40,1000,3000,FPGA_7_0_10,7,0,10,F2A_442,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,330,40,1000,3000,FPGA_7_0_11,7,0,11,F2A_443,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,330,40,1000,3000,FPGA_7_0_12,7,0,12,F2A_444,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,330,40,1000,3000,FPGA_7_0_13,7,0,13,F2A_445,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,590,40,1000,5000,FPGA_7_0_14,7,0,14,F2A_446,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,590,40,1000,5000,FPGA_7_0_15,7,0,15,F2A_447,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,590,40,1000,5000,FPGA_7_0_16,7,0,16,F2A_448,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,720,40,1000,6000,FPGA_7_0_17,7,0,17,F2A_449,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,720,40,1000,6000,FPGA_7_0_18,7,0,18,F2A_450,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,720,40,1000,6000,FPGA_7_0_19,7,0,19,F2A_451,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,720,40,1000,6000,FPGA_7_0_20,7,0,20,F2A_452,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,720,40,1000,6000,FPGA_7_0_21,7,0,21,F2A_453,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_12,HP_1_CC_11_5N,AE21,720,40,1000,6000,FPGA_7_0_22,7,0,22,F2A_454,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_12,HP_1_CC_11_5N,AE21,720,40,1000,6000,FPGA_7_0_23,7,0,23,F2A_455,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_12,HP_1_CC_11_5N,AE21,720,40,1000,6000,FPGA_7_0_24,7,0,24,F2A_456,f2g_trx_reset_n_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_12,HP_1_CC_11_5N,AE21,720,40,1000,6000,FPGA_7_0_25,7,0,25,F2A_457,f2g_in_en_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_12,HP_1_CC_11_5N,AE21,720,40,1000,6000,FPGA_7_0_26,7,0,26,F2A_458,f2g_tx_oe_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_12,HP_1_CC_11_5N,AE21,720,40,1000,6000,FPGA_7_0_27,7,0,27,F2A_459,f2g_tx_dvalid_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_12,HP_1_CC_11_5N,AE21,720,40,1000,6000,FPGA_7_0_28,7,0,28,F2A_460,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,460,40,1000,4000,FPGA_7_0_48,7,0,48,A2F_480,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,460,40,1000,4000,FPGA_7_0_49,7,0,49,A2F_481,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,460,40,1000,4000,FPGA_7_0_50,7,0,50,A2F_482,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,590,40,1000,5000,FPGA_7_0_51,7,0,51,A2F_483,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,590,40,1000,5000,FPGA_7_0_52,7,0,52,A2F_484,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,590,40,1000,5000,FPGA_7_0_53,7,0,53,A2F_485,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,590,40,1000,5000,FPGA_7_0_54,7,0,54,A2F_486,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,590,40,1000,5000,FPGA_7_0_55,7,0,55,A2F_487,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,590,40,1000,5000,FPGA_7_0_56,7,0,56,A2F_488,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,590,40,1000,5000,FPGA_7_0_57,7,0,57,A2F_489,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,590,40,1000,5000,FPGA_7_0_58,7,0,58,A2F_490,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,980,40,2000,1000,FPGA_7_0_59,7,0,59,A2F_491,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,980,40,2000,1000,FPGA_7_0_60,7,0,60,A2F_492,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_12,HP_1_CC_11_5N,AE21,980,40,2000,1000,FPGA_7_0_61,7,0,61,A2F_493,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,HP_1_12_6P,AG25,70,40,1000,1000,FPGA_8_0_0,8,0,0,F2A_504,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,HP_1_12_6P,AG25,200,40,1000,2000,FPGA_8_0_1,8,0,1,F2A_505,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,HP_1_12_6P,AG25,200,40,1000,2000,FPGA_8_0_2,8,0,2,F2A_506,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,HP_1_12_6P,AG25,200,40,1000,2000,FPGA_8_0_3,8,0,3,F2A_507,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,HP_1_12_6P,AG25,200,40,1000,2000,FPGA_8_0_4,8,0,4,F2A_508,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,HP_1_12_6P,AG25,200,40,1000,2000,FPGA_8_0_5,8,0,5,F2A_509,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,HP_1_12_6P,AG25,200,40,1000,2000,FPGA_8_0_6,8,0,6,F2A_510,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,HP_1_12_6P,AG25,200,40,1000,2000,FPGA_8_0_7,8,0,7,F2A_511,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,HP_1_12_6P,AG25,200,40,1000,2000,FPGA_8_0_8,8,0,8,F2A_512,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,HP_1_12_6P,AG25,200,40,1000,2000,FPGA_8_0_9,8,0,9,F2A_513,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,HP_1_12_6P,AG25,330,40,1000,3000,FPGA_8_0_10,8,0,10,F2A_514,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,HP_1_12_6P,AG25,330,40,1000,3000,FPGA_8_0_11,8,0,11,F2A_515,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,HP_1_12_6P,AG25,330,40,1000,3000,FPGA_8_0_12,8,0,12,F2A_516,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,HP_1_12_6P,AG25,330,40,1000,3000,FPGA_8_0_13,8,0,13,F2A_517,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,HP_1_12_6P,AG25,590,40,1000,5000,FPGA_8_0_14,8,0,14,F2A_518,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,HP_1_12_6P,AG25,590,40,1000,5000,FPGA_8_0_15,8,0,15,F2A_519,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,HP_1_12_6P,AG25,590,40,1000,5000,FPGA_8_0_16,8,0,16,F2A_520,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,HP_1_12_6P,AG25,720,40,1000,6000,FPGA_8_0_17,8,0,17,F2A_521,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,HP_1_12_6P,AG25,720,40,1000,6000,FPGA_8_0_18,8,0,18,F2A_522,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,HP_1_12_6P,AG25,720,40,1000,6000,FPGA_8_0_19,8,0,19,F2A_523,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,HP_1_12_6P,AG25,720,40,1000,6000,FPGA_8_0_20,8,0,20,F2A_524,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,HP_1_12_6P,AG25,720,40,1000,6000,FPGA_8_0_21,8,0,21,F2A_525,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_14,HP_1_13_6N,AD19,720,40,1000,6000,FPGA_8_0_22,8,0,22,F2A_526,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_14,HP_1_13_6N,AD19,720,40,1000,6000,FPGA_8_0_23,8,0,23,F2A_527,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_14,HP_1_13_6N,AD19,720,40,1000,6000,FPGA_8_0_24,8,0,24,F2A_528,f2g_trx_reset_n_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_14,HP_1_13_6N,AD19,720,40,1000,6000,FPGA_8_0_25,8,0,25,F2A_529,f2g_in_en_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_14,HP_1_13_6N,AD19,720,40,1000,6000,FPGA_8_0_26,8,0,26,F2A_530,f2g_tx_oe_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_14,HP_1_13_6N,AD19,720,40,1000,6000,FPGA_8_0_27,8,0,27,F2A_531,f2g_tx_dvalid_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_14,HP_1_13_6N,AD19,720,40,1000,6000,FPGA_8_0_28,8,0,28,F2A_532,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,HP_1_12_6P,AG25,460,40,1000,4000,FPGA_8_0_48,8,0,48,A2F_552,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,HP_1_12_6P,AG25,460,40,1000,4000,FPGA_8_0_49,8,0,49,A2F_553,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,HP_1_12_6P,AG25,460,40,1000,4000,FPGA_8_0_50,8,0,50,A2F_554,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,HP_1_12_6P,AG25,590,40,1000,5000,FPGA_8_0_51,8,0,51,A2F_555,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,HP_1_12_6P,AG25,590,40,1000,5000,FPGA_8_0_52,8,0,52,A2F_556,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,HP_1_12_6P,AG25,590,40,1000,5000,FPGA_8_0_53,8,0,53,A2F_557,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,HP_1_12_6P,AG25,590,40,1000,5000,FPGA_8_0_54,8,0,54,A2F_558,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,HP_1_12_6P,AG25,590,40,1000,5000,FPGA_8_0_55,8,0,55,A2F_559,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,HP_1_12_6P,AG25,590,40,1000,5000,FPGA_8_0_56,8,0,56,A2F_560,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,HP_1_12_6P,AG25,590,40,1000,5000,FPGA_8_0_57,8,0,57,A2F_561,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,HP_1_12_6P,AG25,590,40,1000,5000,FPGA_8_0_58,8,0,58,A2F_562,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,HP_1_12_6P,AG25,980,40,2000,1000,FPGA_8_0_59,8,0,59,A2F_563,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,HP_1_12_6P,AG25,980,40,2000,1000,FPGA_8_0_60,8,0,60,A2F_564,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_14,HP_1_13_6N,AD19,980,40,2000,1000,FPGA_8_0_61,8,0,61,A2F_565,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,HP_1_14_7P,AC19,70,40,1000,1000,FPGA_9_0_0,9,0,0,F2A_576,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,HP_1_14_7P,AC19,200,40,1000,2000,FPGA_9_0_1,9,0,1,F2A_577,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,HP_1_14_7P,AC19,200,40,1000,2000,FPGA_9_0_2,9,0,2,F2A_578,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,HP_1_14_7P,AC19,200,40,1000,2000,FPGA_9_0_3,9,0,3,F2A_579,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,HP_1_14_7P,AC19,200,40,1000,2000,FPGA_9_0_4,9,0,4,F2A_580,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,HP_1_14_7P,AC19,200,40,1000,2000,FPGA_9_0_5,9,0,5,F2A_581,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,HP_1_14_7P,AC19,200,40,1000,2000,FPGA_9_0_6,9,0,6,F2A_582,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,HP_1_14_7P,AC19,200,40,1000,2000,FPGA_9_0_7,9,0,7,F2A_583,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,HP_1_14_7P,AC19,200,40,1000,2000,FPGA_9_0_8,9,0,8,F2A_584,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,HP_1_14_7P,AC19,200,40,1000,2000,FPGA_9_0_9,9,0,9,F2A_585,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,HP_1_14_7P,AC19,330,40,1000,3000,FPGA_9_0_10,9,0,10,F2A_586,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,HP_1_14_7P,AC19,330,40,1000,3000,FPGA_9_0_11,9,0,11,F2A_587,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,HP_1_14_7P,AC19,330,40,1000,3000,FPGA_9_0_12,9,0,12,F2A_588,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,HP_1_14_7P,AC19,330,40,1000,3000,FPGA_9_0_13,9,0,13,F2A_589,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,HP_1_14_7P,AC19,590,40,1000,5000,FPGA_9_0_14,9,0,14,F2A_590,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,HP_1_14_7P,AC19,590,40,1000,5000,FPGA_9_0_15,9,0,15,F2A_591,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,HP_1_14_7P,AC19,590,40,1000,5000,FPGA_9_0_16,9,0,16,F2A_592,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,HP_1_14_7P,AC19,720,40,1000,6000,FPGA_9_0_17,9,0,17,F2A_593,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,HP_1_14_7P,AC19,720,40,1000,6000,FPGA_9_0_18,9,0,18,F2A_594,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,HP_1_14_7P,AC19,720,40,1000,6000,FPGA_9_0_19,9,0,19,F2A_595,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,HP_1_14_7P,AC19,720,40,1000,6000,FPGA_9_0_20,9,0,20,F2A_596,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,HP_1_14_7P,AC19,720,40,1000,6000,FPGA_9_0_21,9,0,21,F2A_597,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_16,HP_1_15_7N,AA17,720,40,1000,6000,FPGA_9_0_22,9,0,22,F2A_598,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_16,HP_1_15_7N,AA17,720,40,1000,6000,FPGA_9_0_23,9,0,23,F2A_599,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_16,HP_1_15_7N,AA17,720,40,1000,6000,FPGA_9_0_24,9,0,24,F2A_600,f2g_trx_reset_n_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_16,HP_1_15_7N,AA17,720,40,1000,6000,FPGA_9_0_25,9,0,25,F2A_601,f2g_in_en_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_16,HP_1_15_7N,AA17,720,40,1000,6000,FPGA_9_0_26,9,0,26,F2A_602,f2g_tx_oe_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_16,HP_1_15_7N,AA17,720,40,1000,6000,FPGA_9_0_27,9,0,27,F2A_603,f2g_tx_dvalid_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_16,HP_1_15_7N,AA17,720,40,1000,6000,FPGA_9_0_28,9,0,28,F2A_604,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,HP_1_14_7P,AC19,460,40,1000,4000,FPGA_9_0_48,9,0,48,A2F_624,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,HP_1_14_7P,AC19,460,40,1000,4000,FPGA_9_0_49,9,0,49,A2F_625,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,HP_1_14_7P,AC19,460,40,1000,4000,FPGA_9_0_50,9,0,50,A2F_626,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,HP_1_14_7P,AC19,590,40,1000,5000,FPGA_9_0_51,9,0,51,A2F_627,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,HP_1_14_7P,AC19,590,40,1000,5000,FPGA_9_0_52,9,0,52,A2F_628,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,HP_1_14_7P,AC19,590,40,1000,5000,FPGA_9_0_53,9,0,53,A2F_629,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,HP_1_14_7P,AC19,590,40,1000,5000,FPGA_9_0_54,9,0,54,A2F_630,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,HP_1_14_7P,AC19,590,40,1000,5000,FPGA_9_0_55,9,0,55,A2F_631,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,HP_1_14_7P,AC19,590,40,1000,5000,FPGA_9_0_56,9,0,56,A2F_632,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,HP_1_14_7P,AC19,590,40,1000,5000,FPGA_9_0_57,9,0,57,A2F_633,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,HP_1_14_7P,AC19,590,40,1000,5000,FPGA_9_0_58,9,0,58,A2F_634,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,HP_1_14_7P,AC19,980,40,2000,1000,FPGA_9_0_59,9,0,59,A2F_635,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,HP_1_14_7P,AC19,980,40,2000,1000,FPGA_9_0_60,9,0,60,A2F_636,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_16,HP_1_15_7N,AA17,980,40,2000,1000,FPGA_9_0_61,9,0,61,A2F_637,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,HP_1_16_8P,AH23,70,40,1000,1000,FPGA_10_0_0,10,0,0,F2A_648,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,HP_1_16_8P,AH23,200,40,1000,2000,FPGA_10_0_1,10,0,1,F2A_649,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,HP_1_16_8P,AH23,200,40,1000,2000,FPGA_10_0_2,10,0,2,F2A_650,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,HP_1_16_8P,AH23,200,40,1000,2000,FPGA_10_0_3,10,0,3,F2A_651,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,HP_1_16_8P,AH23,200,40,1000,2000,FPGA_10_0_4,10,0,4,F2A_652,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,HP_1_16_8P,AH23,200,40,1000,2000,FPGA_10_0_5,10,0,5,F2A_653,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,HP_1_16_8P,AH23,200,40,1000,2000,FPGA_10_0_6,10,0,6,F2A_654,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,HP_1_16_8P,AH23,200,40,1000,2000,FPGA_10_0_7,10,0,7,F2A_655,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,HP_1_16_8P,AH23,200,40,1000,2000,FPGA_10_0_8,10,0,8,F2A_656,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,HP_1_16_8P,AH23,200,40,1000,2000,FPGA_10_0_9,10,0,9,F2A_657,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,HP_1_16_8P,AH23,330,40,1000,3000,FPGA_10_0_10,10,0,10,F2A_658,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,HP_1_16_8P,AH23,330,40,1000,3000,FPGA_10_0_11,10,0,11,F2A_659,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,HP_1_16_8P,AH23,330,40,1000,3000,FPGA_10_0_12,10,0,12,F2A_660,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,HP_1_16_8P,AH23,330,40,1000,3000,FPGA_10_0_13,10,0,13,F2A_661,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,HP_1_16_8P,AH23,590,40,1000,5000,FPGA_10_0_14,10,0,14,F2A_662,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,HP_1_16_8P,AH23,590,40,1000,5000,FPGA_10_0_15,10,0,15,F2A_663,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,HP_1_16_8P,AH23,590,40,1000,5000,FPGA_10_0_16,10,0,16,F2A_664,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,HP_1_16_8P,AH23,720,40,1000,6000,FPGA_10_0_17,10,0,17,F2A_665,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,HP_1_16_8P,AH23,720,40,1000,6000,FPGA_10_0_18,10,0,18,F2A_666,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,HP_1_16_8P,AH23,720,40,1000,6000,FPGA_10_0_19,10,0,19,F2A_667,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,HP_1_16_8P,AH23,720,40,1000,6000,FPGA_10_0_20,10,0,20,F2A_668,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,HP_1_16_8P,AH23,720,40,1000,6000,FPGA_10_0_21,10,0,21,F2A_669,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_18,HP_1_17_8N,AG23,720,40,1000,6000,FPGA_10_0_22,10,0,22,F2A_670,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_18,HP_1_17_8N,AG23,720,40,1000,6000,FPGA_10_0_23,10,0,23,F2A_671,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_18,HP_1_17_8N,AG23,720,40,1000,6000,FPGA_10_0_24,10,0,24,F2A_672,f2g_trx_reset_n_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_18,HP_1_17_8N,AG23,720,40,1000,6000,FPGA_10_0_25,10,0,25,F2A_673,f2g_in_en_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_18,HP_1_17_8N,AG23,720,40,1000,6000,FPGA_10_0_26,10,0,26,F2A_674,f2g_tx_oe_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_18,HP_1_17_8N,AG23,720,40,1000,6000,FPGA_10_0_27,10,0,27,F2A_675,f2g_tx_dvalid_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_18,HP_1_17_8N,AG23,720,40,1000,6000,FPGA_10_0_28,10,0,28,F2A_676,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,HP_1_16_8P,AH23,460,40,1000,4000,FPGA_10_0_48,10,0,48,A2F_696,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,HP_1_16_8P,AH23,460,40,1000,4000,FPGA_10_0_49,10,0,49,A2F_697,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,HP_1_16_8P,AH23,460,40,1000,4000,FPGA_10_0_50,10,0,50,A2F_698,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,HP_1_16_8P,AH23,590,40,1000,5000,FPGA_10_0_51,10,0,51,A2F_699,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,HP_1_16_8P,AH23,590,40,1000,5000,FPGA_10_0_52,10,0,52,A2F_700,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,HP_1_16_8P,AH23,590,40,1000,5000,FPGA_10_0_53,10,0,53,A2F_701,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,HP_1_16_8P,AH23,590,40,1000,5000,FPGA_10_0_54,10,0,54,A2F_702,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,HP_1_16_8P,AH23,590,40,1000,5000,FPGA_10_0_55,10,0,55,A2F_703,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,HP_1_16_8P,AH23,590,40,1000,5000,FPGA_10_0_56,10,0,56,A2F_704,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,HP_1_16_8P,AH23,590,40,1000,5000,FPGA_10_0_57,10,0,57,A2F_705,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,HP_1_16_8P,AH23,590,40,1000,5000,FPGA_10_0_58,10,0,58,A2F_706,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,HP_1_16_8P,AH23,980,40,2000,1000,FPGA_10_0_59,10,0,59,A2F_707,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,HP_1_16_8P,AH23,980,40,2000,1000,FPGA_10_0_60,10,0,60,A2F_708,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_18,HP_1_17_8N,AG23,980,40,2000,1000,FPGA_10_0_61,10,0,61,A2F_709,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,HP_1_18_9P,AF18,70,40,1000,1000,FPGA_11_0_0,11,0,0,F2A_720,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,HP_1_18_9P,AF18,200,40,1000,2000,FPGA_11_0_1,11,0,1,F2A_721,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,HP_1_18_9P,AF18,200,40,1000,2000,FPGA_11_0_2,11,0,2,F2A_722,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,HP_1_18_9P,AF18,200,40,1000,2000,FPGA_11_0_3,11,0,3,F2A_723,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,HP_1_18_9P,AF18,200,40,1000,2000,FPGA_11_0_4,11,0,4,F2A_724,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,HP_1_18_9P,AF18,200,40,1000,2000,FPGA_11_0_5,11,0,5,F2A_725,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,HP_1_18_9P,AF18,200,40,1000,2000,FPGA_11_0_6,11,0,6,F2A_726,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,HP_1_18_9P,AF18,200,40,1000,2000,FPGA_11_0_7,11,0,7,F2A_727,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,HP_1_18_9P,AF18,200,40,1000,2000,FPGA_11_0_8,11,0,8,F2A_728,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,HP_1_18_9P,AF18,200,40,1000,2000,FPGA_11_0_9,11,0,9,F2A_729,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,HP_1_18_9P,AF18,330,40,1000,3000,FPGA_11_0_10,11,0,10,F2A_730,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,HP_1_18_9P,AF18,330,40,1000,3000,FPGA_11_0_11,11,0,11,F2A_731,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,HP_1_18_9P,AF18,330,40,1000,3000,FPGA_11_0_12,11,0,12,F2A_732,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,HP_1_18_9P,AF18,330,40,1000,3000,FPGA_11_0_13,11,0,13,F2A_733,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,HP_1_18_9P,AF18,590,40,1000,5000,FPGA_11_0_14,11,0,14,F2A_734,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,HP_1_18_9P,AF18,590,40,1000,5000,FPGA_11_0_15,11,0,15,F2A_735,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,HP_1_18_9P,AF18,590,40,1000,5000,FPGA_11_0_16,11,0,16,F2A_736,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,HP_1_18_9P,AF18,720,40,1000,6000,FPGA_11_0_17,11,0,17,F2A_737,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,HP_1_18_9P,AF18,720,40,1000,6000,FPGA_11_0_18,11,0,18,F2A_738,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,HP_1_18_9P,AF18,720,40,1000,6000,FPGA_11_0_19,11,0,19,F2A_739,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,HP_1_18_9P,AF18,720,40,1000,6000,FPGA_11_0_20,11,0,20,F2A_740,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,HP_1_18_9P,AF18,720,40,1000,6000,FPGA_11_0_21,11,0,21,F2A_741,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_20,HP_1_19_9N,AB20,720,40,1000,6000,FPGA_11_0_22,11,0,22,F2A_742,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_20,HP_1_19_9N,AB20,720,40,1000,6000,FPGA_11_0_23,11,0,23,F2A_743,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_20,HP_1_19_9N,AB20,720,40,1000,6000,FPGA_11_0_24,11,0,24,F2A_744,f2g_trx_reset_n_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_20,HP_1_19_9N,AB20,720,40,1000,6000,FPGA_11_0_25,11,0,25,F2A_745,f2g_in_en_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_20,HP_1_19_9N,AB20,720,40,1000,6000,FPGA_11_0_26,11,0,26,F2A_746,f2g_tx_oe_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_20,HP_1_19_9N,AB20,720,40,1000,6000,FPGA_11_0_27,11,0,27,F2A_747,f2g_tx_dvalid_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_20,HP_1_19_9N,AB20,720,40,1000,6000,FPGA_11_0_28,11,0,28,F2A_748,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,HP_1_18_9P,AF18,460,40,1000,4000,FPGA_11_0_48,11,0,48,A2F_768,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,HP_1_18_9P,AF18,460,40,1000,4000,FPGA_11_0_49,11,0,49,A2F_769,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,HP_1_18_9P,AF18,460,40,1000,4000,FPGA_11_0_50,11,0,50,A2F_770,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,HP_1_18_9P,AF18,590,40,1000,5000,FPGA_11_0_51,11,0,51,A2F_771,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,HP_1_18_9P,AF18,590,40,1000,5000,FPGA_11_0_52,11,0,52,A2F_772,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,HP_1_18_9P,AF18,590,40,1000,5000,FPGA_11_0_53,11,0,53,A2F_773,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,HP_1_18_9P,AF18,590,40,1000,5000,FPGA_11_0_54,11,0,54,A2F_774,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,HP_1_18_9P,AF18,590,40,1000,5000,FPGA_11_0_55,11,0,55,A2F_775,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,HP_1_18_9P,AF18,590,40,1000,5000,FPGA_11_0_56,11,0,56,A2F_776,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,HP_1_18_9P,AF18,590,40,1000,5000,FPGA_11_0_57,11,0,57,A2F_777,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,HP_1_18_9P,AF18,590,40,1000,5000,FPGA_11_0_58,11,0,58,A2F_778,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,HP_1_18_9P,AF18,980,40,2000,1000,FPGA_11_0_59,11,0,59,A2F_779,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,HP_1_18_9P,AF18,980,40,2000,1000,FPGA_11_0_60,11,0,60,A2F_780,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_20,HP_1_19_9N,AB20,980,40,2000,1000,FPGA_11_0_61,11,0,61,A2F_781,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,70,40,1000,1000,FPGA_12_0_0,12,0,0,F2A_792,f2g_addr[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,70,40,1000,1000,FPGA_12_0_1,12,0,1,F2A_793,f2g_addr[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,70,40,1000,1000,FPGA_12_0_2,12,0,2,F2A_794,f2g_addr[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,70,40,1000,1000,FPGA_12_0_3,12,0,3,F2A_795,f2g_addr[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,70,40,1000,1000,FPGA_12_0_4,12,0,4,F2A_796,f2g_addr[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,70,40,1000,1000,FPGA_12_0_5,12,0,5,F2A_797,f2g_trx_dly_ld,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,70,40,1000,1000,FPGA_12_0_6,12,0,6,F2A_798,f2g_trx_dly_adj,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,70,40,1000,1000,FPGA_12_0_7,12,0,7,F2A_799,f2g_trx_dly_inc,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,70,40,1000,1000,FPGA_12_0_8,12,0,8,F2A_800,f2g_rx_bitslip_adj,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,330,40,1000,3000,FPGA_12_0_48,12,0,48,A2F_840,g2f_trx_dly_tap[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,330,40,1000,3000,FPGA_12_0_49,12,0,49,A2F_841,g2f_trx_dly_tap[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,330,40,1000,3000,FPGA_12_0_50,12,0,50,A2F_842,g2f_trx_dly_tap[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,330,40,1000,3000,FPGA_12_0_51,12,0,51,A2F_843,g2f_trx_dly_tap[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,330,40,1000,3000,FPGA_12_0_52,12,0,52,A2F_844,g2f_trx_dly_tap[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,330,40,1000,3000,FPGA_12_0_53,12,0,53,A2F_845,g2f_trx_dly_tap[5],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,460,40,1000,4000,FPGA_12_0_54,12,0,54,A2F_846,g2f_rx_dpa_lock,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,460,40,1000,4000,FPGA_12_0_55,12,0,55,A2F_847,g2f_rx_dpa_error,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,460,40,1000,4000,FPGA_12_0_56,12,0,56,A2F_848,g2f_rx_dpa_phase[0],,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,460,40,1000,4000,FPGA_12_0_57,12,0,57,A2F_849,g2f_rx_dpa_phase[1],,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,460,40,1000,4000,FPGA_12_0_58,12,0,58,A2F_850,g2f_rx_dpa_phase[2],,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,70,40,1000,1000,FPGA_13_0_0,13,0,0,F2A_864,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,200,40,1000,2000,FPGA_13_0_1,13,0,1,F2A_865,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,200,40,1000,2000,FPGA_13_0_2,13,0,2,F2A_866,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,200,40,1000,2000,FPGA_13_0_3,13,0,3,F2A_867,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,200,40,1000,2000,FPGA_13_0_4,13,0,4,F2A_868,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,200,40,1000,2000,FPGA_13_0_5,13,0,5,F2A_869,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,200,40,1000,2000,FPGA_13_0_6,13,0,6,F2A_870,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,200,40,1000,2000,FPGA_13_0_7,13,0,7,F2A_871,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,200,40,1000,2000,FPGA_13_0_8,13,0,8,F2A_872,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,200,40,1000,2000,FPGA_13_0_9,13,0,9,F2A_873,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,330,40,1000,3000,FPGA_13_0_10,13,0,10,F2A_874,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,330,40,1000,3000,FPGA_13_0_11,13,0,11,F2A_875,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,330,40,1000,3000,FPGA_13_0_12,13,0,12,F2A_876,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,330,40,1000,3000,FPGA_13_0_13,13,0,13,F2A_877,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,590,40,1000,5000,FPGA_13_0_14,13,0,14,F2A_878,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,590,40,1000,5000,FPGA_13_0_15,13,0,15,F2A_879,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,590,40,1000,5000,FPGA_13_0_16,13,0,16,F2A_880,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,720,40,1000,6000,FPGA_13_0_17,13,0,17,F2A_881,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,720,40,1000,6000,FPGA_13_0_18,13,0,18,F2A_882,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,720,40,1000,6000,FPGA_13_0_19,13,0,19,F2A_883,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,720,40,1000,6000,FPGA_13_0_20,13,0,20,F2A_884,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,720,40,1000,6000,FPGA_13_0_21,13,0,21,F2A_885,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_22,HP_1_21_10N,AA18,720,40,1000,6000,FPGA_13_0_22,13,0,22,F2A_886,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_22,HP_1_21_10N,AA18,720,40,1000,6000,FPGA_13_0_23,13,0,23,F2A_887,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_22,HP_1_21_10N,AA18,720,40,1000,6000,FPGA_13_0_24,13,0,24,F2A_888,f2g_trx_reset_n_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_22,HP_1_21_10N,AA18,720,40,1000,6000,FPGA_13_0_25,13,0,25,F2A_889,f2g_in_en_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_22,HP_1_21_10N,AA18,720,40,1000,6000,FPGA_13_0_26,13,0,26,F2A_890,f2g_tx_oe_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_22,HP_1_21_10N,AA18,720,40,1000,6000,FPGA_13_0_27,13,0,27,F2A_891,f2g_tx_dvalid_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_22,HP_1_21_10N,AA18,720,40,1000,6000,FPGA_13_0_28,13,0,28,F2A_892,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,460,40,1000,4000,FPGA_13_0_48,13,0,48,A2F_912,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,460,40,1000,4000,FPGA_13_0_49,13,0,49,A2F_913,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,460,40,1000,4000,FPGA_13_0_50,13,0,50,A2F_914,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,590,40,1000,5000,FPGA_13_0_51,13,0,51,A2F_915,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,590,40,1000,5000,FPGA_13_0_52,13,0,52,A2F_916,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,590,40,1000,5000,FPGA_13_0_53,13,0,53,A2F_917,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,590,40,1000,5000,FPGA_13_0_54,13,0,54,A2F_918,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,590,40,1000,5000,FPGA_13_0_55,13,0,55,A2F_919,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,590,40,1000,5000,FPGA_13_0_56,13,0,56,A2F_920,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,590,40,1000,5000,FPGA_13_0_57,13,0,57,A2F_921,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,590,40,1000,5000,FPGA_13_0_58,13,0,58,A2F_922,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,980,40,2000,1000,FPGA_13_0_59,13,0,59,A2F_923,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,980,40,2000,1000,FPGA_13_0_60,13,0,60,A2F_924,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_22,HP_1_21_10N,AA18,980,40,2000,1000,FPGA_13_0_61,13,0,61,A2F_925,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,HP_1_22_11P,AH24,70,40,1000,1000,FPGA_14_0_0,14,0,0,F2A_936,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,HP_1_22_11P,AH24,200,40,1000,2000,FPGA_14_0_1,14,0,1,F2A_937,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,HP_1_22_11P,AH24,200,40,1000,2000,FPGA_14_0_2,14,0,2,F2A_938,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,HP_1_22_11P,AH24,200,40,1000,2000,FPGA_14_0_3,14,0,3,F2A_939,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,HP_1_22_11P,AH24,200,40,1000,2000,FPGA_14_0_4,14,0,4,F2A_940,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,HP_1_22_11P,AH24,200,40,1000,2000,FPGA_14_0_5,14,0,5,F2A_941,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,HP_1_22_11P,AH24,200,40,1000,2000,FPGA_14_0_6,14,0,6,F2A_942,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,HP_1_22_11P,AH24,200,40,1000,2000,FPGA_14_0_7,14,0,7,F2A_943,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,HP_1_22_11P,AH24,200,40,1000,2000,FPGA_14_0_8,14,0,8,F2A_944,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,HP_1_22_11P,AH24,200,40,1000,2000,FPGA_14_0_9,14,0,9,F2A_945,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,HP_1_22_11P,AH24,330,40,1000,3000,FPGA_14_0_10,14,0,10,F2A_946,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,HP_1_22_11P,AH24,330,40,1000,3000,FPGA_14_0_11,14,0,11,F2A_947,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,HP_1_22_11P,AH24,330,40,1000,3000,FPGA_14_0_12,14,0,12,F2A_948,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,HP_1_22_11P,AH24,330,40,1000,3000,FPGA_14_0_13,14,0,13,F2A_949,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,HP_1_22_11P,AH24,590,40,1000,5000,FPGA_14_0_14,14,0,14,F2A_950,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,HP_1_22_11P,AH24,590,40,1000,5000,FPGA_14_0_15,14,0,15,F2A_951,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,HP_1_22_11P,AH24,590,40,1000,5000,FPGA_14_0_16,14,0,16,F2A_952,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,HP_1_22_11P,AH24,720,40,1000,6000,FPGA_14_0_17,14,0,17,F2A_953,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,HP_1_22_11P,AH24,720,40,1000,6000,FPGA_14_0_18,14,0,18,F2A_954,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,HP_1_22_11P,AH24,720,40,1000,6000,FPGA_14_0_19,14,0,19,F2A_955,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,HP_1_22_11P,AH24,720,40,1000,6000,FPGA_14_0_20,14,0,20,F2A_956,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,HP_1_22_11P,AH24,720,40,1000,6000,FPGA_14_0_21,14,0,21,F2A_957,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_24,HP_1_23_11N,AG24,720,40,1000,6000,FPGA_14_0_22,14,0,22,F2A_958,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_24,HP_1_23_11N,AG24,720,40,1000,6000,FPGA_14_0_23,14,0,23,F2A_959,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_24,HP_1_23_11N,AG24,720,40,1000,6000,FPGA_14_0_24,14,0,24,F2A_960,f2g_trx_reset_n_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_24,HP_1_23_11N,AG24,720,40,1000,6000,FPGA_14_0_25,14,0,25,F2A_961,f2g_in_en_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_24,HP_1_23_11N,AG24,720,40,1000,6000,FPGA_14_0_26,14,0,26,F2A_962,f2g_tx_oe_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_24,HP_1_23_11N,AG24,720,40,1000,6000,FPGA_14_0_27,14,0,27,F2A_963,f2g_tx_dvalid_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_24,HP_1_23_11N,AG24,720,40,1000,6000,FPGA_14_0_28,14,0,28,F2A_964,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,HP_1_22_11P,AH24,460,40,1000,4000,FPGA_14_0_48,14,0,48,A2F_984,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,HP_1_22_11P,AH24,460,40,1000,4000,FPGA_14_0_49,14,0,49,A2F_985,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,HP_1_22_11P,AH24,460,40,1000,4000,FPGA_14_0_50,14,0,50,A2F_986,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,HP_1_22_11P,AH24,590,40,1000,5000,FPGA_14_0_51,14,0,51,A2F_987,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,HP_1_22_11P,AH24,590,40,1000,5000,FPGA_14_0_52,14,0,52,A2F_988,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,HP_1_22_11P,AH24,590,40,1000,5000,FPGA_14_0_53,14,0,53,A2F_989,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,HP_1_22_11P,AH24,590,40,1000,5000,FPGA_14_0_54,14,0,54,A2F_990,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,HP_1_22_11P,AH24,590,40,1000,5000,FPGA_14_0_55,14,0,55,A2F_991,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,HP_1_22_11P,AH24,590,40,1000,5000,FPGA_14_0_56,14,0,56,A2F_992,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,HP_1_22_11P,AH24,590,40,1000,5000,FPGA_14_0_57,14,0,57,A2F_993,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,HP_1_22_11P,AH24,590,40,1000,5000,FPGA_14_0_58,14,0,58,A2F_994,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,HP_1_22_11P,AH24,980,40,2000,1000,FPGA_14_0_59,14,0,59,A2F_995,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,HP_1_22_11P,AH24,980,40,2000,1000,FPGA_14_0_60,14,0,60,A2F_996,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_24,HP_1_23_11N,AG24,980,40,2000,1000,FPGA_14_0_61,14,0,61,A2F_997,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,HP_1_24_12P,AD21,70,40,1000,1000,FPGA_16_0_0,16,0,0,F2A_1080,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,HP_1_24_12P,AD21,200,40,1000,2000,FPGA_16_0_1,16,0,1,F2A_1081,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,HP_1_24_12P,AD21,200,40,1000,2000,FPGA_16_0_2,16,0,2,F2A_1082,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,HP_1_24_12P,AD21,200,40,1000,2000,FPGA_16_0_3,16,0,3,F2A_1083,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,HP_1_24_12P,AD21,200,40,1000,2000,FPGA_16_0_4,16,0,4,F2A_1084,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,HP_1_24_12P,AD21,200,40,1000,2000,FPGA_16_0_5,16,0,5,F2A_1085,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,HP_1_24_12P,AD21,200,40,1000,2000,FPGA_16_0_6,16,0,6,F2A_1086,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,HP_1_24_12P,AD21,200,40,1000,2000,FPGA_16_0_7,16,0,7,F2A_1087,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,HP_1_24_12P,AD21,200,40,1000,2000,FPGA_16_0_8,16,0,8,F2A_1088,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,HP_1_24_12P,AD21,200,40,1000,2000,FPGA_16_0_9,16,0,9,F2A_1089,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,HP_1_24_12P,AD21,330,40,1000,3000,FPGA_16_0_10,16,0,10,F2A_1090,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,HP_1_24_12P,AD21,330,40,1000,3000,FPGA_16_0_11,16,0,11,F2A_1091,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,HP_1_24_12P,AD21,330,40,1000,3000,FPGA_16_0_12,16,0,12,F2A_1092,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,HP_1_24_12P,AD21,330,40,1000,3000,FPGA_16_0_13,16,0,13,F2A_1093,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,HP_1_24_12P,AD21,590,40,1000,5000,FPGA_16_0_14,16,0,14,F2A_1094,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,HP_1_24_12P,AD21,590,40,1000,5000,FPGA_16_0_15,16,0,15,F2A_1095,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,HP_1_24_12P,AD21,590,40,1000,5000,FPGA_16_0_16,16,0,16,F2A_1096,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,HP_1_24_12P,AD21,720,40,1000,6000,FPGA_16_0_17,16,0,17,F2A_1097,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,HP_1_24_12P,AD21,720,40,1000,6000,FPGA_16_0_18,16,0,18,F2A_1098,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,HP_1_24_12P,AD21,720,40,1000,6000,FPGA_16_0_19,16,0,19,F2A_1099,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,HP_1_24_12P,AD21,720,40,1000,6000,FPGA_16_0_20,16,0,20,F2A_1100,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,HP_1_24_12P,AD21,720,40,1000,6000,FPGA_16_0_21,16,0,21,F2A_1101,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_26,HP_1_25_12N,AG18,720,40,1000,6000,FPGA_16_0_22,16,0,22,F2A_1102,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_26,HP_1_25_12N,AG18,720,40,1000,6000,FPGA_16_0_23,16,0,23,F2A_1103,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_26,HP_1_25_12N,AG18,720,40,1000,6000,FPGA_16_0_24,16,0,24,F2A_1104,f2g_trx_reset_n_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_26,HP_1_25_12N,AG18,720,40,1000,6000,FPGA_16_0_25,16,0,25,F2A_1105,f2g_in_en_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_26,HP_1_25_12N,AG18,720,40,1000,6000,FPGA_16_0_26,16,0,26,F2A_1106,f2g_tx_oe_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_26,HP_1_25_12N,AG18,720,40,1000,6000,FPGA_16_0_27,16,0,27,F2A_1107,f2g_tx_dvalid_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_26,HP_1_25_12N,AG18,720,40,1000,6000,FPGA_16_0_28,16,0,28,F2A_1108,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,HP_1_24_12P,AD21,460,40,1000,4000,FPGA_16_0_48,16,0,48,A2F_1128,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,HP_1_24_12P,AD21,460,40,1000,4000,FPGA_16_0_49,16,0,49,A2F_1129,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,HP_1_24_12P,AD21,460,40,1000,4000,FPGA_16_0_50,16,0,50,A2F_1130,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,HP_1_24_12P,AD21,590,40,1000,5000,FPGA_16_0_51,16,0,51,A2F_1131,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,HP_1_24_12P,AD21,590,40,1000,5000,FPGA_16_0_52,16,0,52,A2F_1132,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,HP_1_24_12P,AD21,590,40,1000,5000,FPGA_16_0_53,16,0,53,A2F_1133,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,HP_1_24_12P,AD21,590,40,1000,5000,FPGA_16_0_54,16,0,54,A2F_1134,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,HP_1_24_12P,AD21,590,40,1000,5000,FPGA_16_0_55,16,0,55,A2F_1135,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,HP_1_24_12P,AD21,590,40,1000,5000,FPGA_16_0_56,16,0,56,A2F_1136,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,HP_1_24_12P,AD21,590,40,1000,5000,FPGA_16_0_57,16,0,57,A2F_1137,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,HP_1_24_12P,AD21,590,40,1000,5000,FPGA_16_0_58,16,0,58,A2F_1138,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,HP_1_24_12P,AD21,980,40,2000,1000,FPGA_16_0_59,16,0,59,A2F_1139,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,HP_1_24_12P,AD21,980,40,2000,1000,FPGA_16_0_60,16,0,60,A2F_1140,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_26,HP_1_25_12N,AG18,980,40,2000,1000,FPGA_16_0_61,16,0,61,A2F_1141,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,HP_1_26_13P,AD22,70,40,1000,1000,FPGA_17_0_0,17,0,0,F2A_1152,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,HP_1_26_13P,AD22,200,40,1000,2000,FPGA_17_0_1,17,0,1,F2A_1153,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,HP_1_26_13P,AD22,200,40,1000,2000,FPGA_17_0_2,17,0,2,F2A_1154,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,HP_1_26_13P,AD22,200,40,1000,2000,FPGA_17_0_3,17,0,3,F2A_1155,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,HP_1_26_13P,AD22,200,40,1000,2000,FPGA_17_0_4,17,0,4,F2A_1156,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,HP_1_26_13P,AD22,200,40,1000,2000,FPGA_17_0_5,17,0,5,F2A_1157,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,HP_1_26_13P,AD22,200,40,1000,2000,FPGA_17_0_6,17,0,6,F2A_1158,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,HP_1_26_13P,AD22,200,40,1000,2000,FPGA_17_0_7,17,0,7,F2A_1159,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,HP_1_26_13P,AD22,200,40,1000,2000,FPGA_17_0_8,17,0,8,F2A_1160,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,HP_1_26_13P,AD22,200,40,1000,2000,FPGA_17_0_9,17,0,9,F2A_1161,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,HP_1_26_13P,AD22,330,40,1000,3000,FPGA_17_0_10,17,0,10,F2A_1162,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,HP_1_26_13P,AD22,330,40,1000,3000,FPGA_17_0_11,17,0,11,F2A_1163,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,HP_1_26_13P,AD22,330,40,1000,3000,FPGA_17_0_12,17,0,12,F2A_1164,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,HP_1_26_13P,AD22,330,40,1000,3000,FPGA_17_0_13,17,0,13,F2A_1165,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,HP_1_26_13P,AD22,590,40,1000,5000,FPGA_17_0_14,17,0,14,F2A_1166,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,HP_1_26_13P,AD22,590,40,1000,5000,FPGA_17_0_15,17,0,15,F2A_1167,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,HP_1_26_13P,AD22,590,40,1000,5000,FPGA_17_0_16,17,0,16,F2A_1168,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,HP_1_26_13P,AD22,720,40,1000,6000,FPGA_17_0_17,17,0,17,F2A_1169,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,HP_1_26_13P,AD22,720,40,1000,6000,FPGA_17_0_18,17,0,18,F2A_1170,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,HP_1_26_13P,AD22,720,40,1000,6000,FPGA_17_0_19,17,0,19,F2A_1171,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,HP_1_26_13P,AD22,720,40,1000,6000,FPGA_17_0_20,17,0,20,F2A_1172,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,HP_1_26_13P,AD22,720,40,1000,6000,FPGA_17_0_21,17,0,21,F2A_1173,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_28,HP_1_27_13N,AF20,720,40,1000,6000,FPGA_17_0_22,17,0,22,F2A_1174,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_28,HP_1_27_13N,AF20,720,40,1000,6000,FPGA_17_0_23,17,0,23,F2A_1175,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_28,HP_1_27_13N,AF20,720,40,1000,6000,FPGA_17_0_24,17,0,24,F2A_1176,f2g_trx_reset_n_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_28,HP_1_27_13N,AF20,720,40,1000,6000,FPGA_17_0_25,17,0,25,F2A_1177,f2g_in_en_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_28,HP_1_27_13N,AF20,720,40,1000,6000,FPGA_17_0_26,17,0,26,F2A_1178,f2g_tx_oe_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_28,HP_1_27_13N,AF20,720,40,1000,6000,FPGA_17_0_27,17,0,27,F2A_1179,f2g_tx_dvalid_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_28,HP_1_27_13N,AF20,720,40,1000,6000,FPGA_17_0_28,17,0,28,F2A_1180,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,HP_1_26_13P,AD22,460,40,1000,4000,FPGA_17_0_48,17,0,48,A2F_1200,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,HP_1_26_13P,AD22,460,40,1000,4000,FPGA_17_0_49,17,0,49,A2F_1201,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,HP_1_26_13P,AD22,460,40,1000,4000,FPGA_17_0_50,17,0,50,A2F_1202,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,HP_1_26_13P,AD22,590,40,1000,5000,FPGA_17_0_51,17,0,51,A2F_1203,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,HP_1_26_13P,AD22,590,40,1000,5000,FPGA_17_0_52,17,0,52,A2F_1204,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,HP_1_26_13P,AD22,590,40,1000,5000,FPGA_17_0_53,17,0,53,A2F_1205,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,HP_1_26_13P,AD22,590,40,1000,5000,FPGA_17_0_54,17,0,54,A2F_1206,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,HP_1_26_13P,AD22,590,40,1000,5000,FPGA_17_0_55,17,0,55,A2F_1207,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,HP_1_26_13P,AD22,590,40,1000,5000,FPGA_17_0_56,17,0,56,A2F_1208,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,HP_1_26_13P,AD22,590,40,1000,5000,FPGA_17_0_57,17,0,57,A2F_1209,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,HP_1_26_13P,AD22,590,40,1000,5000,FPGA_17_0_58,17,0,58,A2F_1210,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,HP_1_26_13P,AD22,980,40,2000,1000,FPGA_17_0_59,17,0,59,A2F_1211,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,HP_1_26_13P,AD22,980,40,2000,1000,FPGA_17_0_60,17,0,60,A2F_1212,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_28,HP_1_27_13N,AF20,980,40,2000,1000,FPGA_17_0_61,17,0,61,A2F_1213,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,HP_1_CC_28_14P,AD18,70,40,1000,1000,FPGA_18_0_0,18,0,0,F2A_1224,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,HP_1_CC_28_14P,AD18,200,40,1000,2000,FPGA_18_0_1,18,0,1,F2A_1225,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,HP_1_CC_28_14P,AD18,200,40,1000,2000,FPGA_18_0_2,18,0,2,F2A_1226,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,HP_1_CC_28_14P,AD18,200,40,1000,2000,FPGA_18_0_3,18,0,3,F2A_1227,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,HP_1_CC_28_14P,AD18,200,40,1000,2000,FPGA_18_0_4,18,0,4,F2A_1228,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,HP_1_CC_28_14P,AD18,200,40,1000,2000,FPGA_18_0_5,18,0,5,F2A_1229,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,HP_1_CC_28_14P,AD18,200,40,1000,2000,FPGA_18_0_6,18,0,6,F2A_1230,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,HP_1_CC_28_14P,AD18,200,40,1000,2000,FPGA_18_0_7,18,0,7,F2A_1231,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,HP_1_CC_28_14P,AD18,200,40,1000,2000,FPGA_18_0_8,18,0,8,F2A_1232,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,HP_1_CC_28_14P,AD18,200,40,1000,2000,FPGA_18_0_9,18,0,9,F2A_1233,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,HP_1_CC_28_14P,AD18,330,40,1000,3000,FPGA_18_0_10,18,0,10,F2A_1234,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,HP_1_CC_28_14P,AD18,330,40,1000,3000,FPGA_18_0_11,18,0,11,F2A_1235,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,HP_1_CC_28_14P,AD18,330,40,1000,3000,FPGA_18_0_12,18,0,12,F2A_1236,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,HP_1_CC_28_14P,AD18,330,40,1000,3000,FPGA_18_0_13,18,0,13,F2A_1237,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,HP_1_CC_28_14P,AD18,590,40,1000,5000,FPGA_18_0_14,18,0,14,F2A_1238,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,HP_1_CC_28_14P,AD18,590,40,1000,5000,FPGA_18_0_15,18,0,15,F2A_1239,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,HP_1_CC_28_14P,AD18,590,40,1000,5000,FPGA_18_0_16,18,0,16,F2A_1240,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,HP_1_CC_28_14P,AD18,720,40,1000,6000,FPGA_18_0_17,18,0,17,F2A_1241,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,HP_1_CC_28_14P,AD18,720,40,1000,6000,FPGA_18_0_18,18,0,18,F2A_1242,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,HP_1_CC_28_14P,AD18,720,40,1000,6000,FPGA_18_0_19,18,0,19,F2A_1243,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,HP_1_CC_28_14P,AD18,720,40,1000,6000,FPGA_18_0_20,18,0,20,F2A_1244,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,HP_1_CC_28_14P,AD18,720,40,1000,6000,FPGA_18_0_21,18,0,21,F2A_1245,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_30,HP_1_CC_29_14N,AC20,720,40,1000,6000,FPGA_18_0_22,18,0,22,F2A_1246,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_30,HP_1_CC_29_14N,AC20,720,40,1000,6000,FPGA_18_0_23,18,0,23,F2A_1247,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_30,HP_1_CC_29_14N,AC20,720,40,1000,6000,FPGA_18_0_24,18,0,24,F2A_1248,f2g_trx_reset_n_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_30,HP_1_CC_29_14N,AC20,720,40,1000,6000,FPGA_18_0_25,18,0,25,F2A_1249,f2g_in_en_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_30,HP_1_CC_29_14N,AC20,720,40,1000,6000,FPGA_18_0_26,18,0,26,F2A_1250,f2g_tx_oe_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_30,HP_1_CC_29_14N,AC20,720,40,1000,6000,FPGA_18_0_27,18,0,27,F2A_1251,f2g_tx_dvalid_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_30,HP_1_CC_29_14N,AC20,720,40,1000,6000,FPGA_18_0_28,18,0,28,F2A_1252,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,HP_1_CC_28_14P,AD18,460,40,1000,4000,FPGA_18_0_48,18,0,48,A2F_1272,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,HP_1_CC_28_14P,AD18,460,40,1000,4000,FPGA_18_0_49,18,0,49,A2F_1273,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,HP_1_CC_28_14P,AD18,460,40,1000,4000,FPGA_18_0_50,18,0,50,A2F_1274,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,HP_1_CC_28_14P,AD18,590,40,1000,5000,FPGA_18_0_51,18,0,51,A2F_1275,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,HP_1_CC_28_14P,AD18,590,40,1000,5000,FPGA_18_0_52,18,0,52,A2F_1276,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,HP_1_CC_28_14P,AD18,590,40,1000,5000,FPGA_18_0_53,18,0,53,A2F_1277,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,HP_1_CC_28_14P,AD18,590,40,1000,5000,FPGA_18_0_54,18,0,54,A2F_1278,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,HP_1_CC_28_14P,AD18,590,40,1000,5000,FPGA_18_0_55,18,0,55,A2F_1279,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,HP_1_CC_28_14P,AD18,590,40,1000,5000,FPGA_18_0_56,18,0,56,A2F_1280,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,HP_1_CC_28_14P,AD18,590,40,1000,5000,FPGA_18_0_57,18,0,57,A2F_1281,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,HP_1_CC_28_14P,AD18,590,40,1000,5000,FPGA_18_0_58,18,0,58,A2F_1282,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,HP_1_CC_28_14P,AD18,980,40,2000,1000,FPGA_18_0_59,18,0,59,A2F_1283,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,HP_1_CC_28_14P,AD18,980,40,2000,1000,FPGA_18_0_60,18,0,60,A2F_1284,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_30,HP_1_CC_29_14N,AC20,980,40,2000,1000,FPGA_18_0_61,18,0,61,A2F_1285,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,HP_1_30_15P,AF23,70,40,1000,1000,FPGA_20_0_0,20,0,0,F2A_1368,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,HP_1_30_15P,AF23,200,40,1000,2000,FPGA_20_0_1,20,0,1,F2A_1369,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,HP_1_30_15P,AF23,200,40,1000,2000,FPGA_20_0_2,20,0,2,F2A_1370,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,HP_1_30_15P,AF23,200,40,1000,2000,FPGA_20_0_3,20,0,3,F2A_1371,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,HP_1_30_15P,AF23,200,40,1000,2000,FPGA_20_0_4,20,0,4,F2A_1372,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,HP_1_30_15P,AF23,200,40,1000,2000,FPGA_20_0_5,20,0,5,F2A_1373,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,HP_1_30_15P,AF23,200,40,1000,2000,FPGA_20_0_6,20,0,6,F2A_1374,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,HP_1_30_15P,AF23,200,40,1000,2000,FPGA_20_0_7,20,0,7,F2A_1375,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,HP_1_30_15P,AF23,200,40,1000,2000,FPGA_20_0_8,20,0,8,F2A_1376,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,HP_1_30_15P,AF23,200,40,1000,2000,FPGA_20_0_9,20,0,9,F2A_1377,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,HP_1_30_15P,AF23,330,40,1000,3000,FPGA_20_0_10,20,0,10,F2A_1378,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,HP_1_30_15P,AF23,330,40,1000,3000,FPGA_20_0_11,20,0,11,F2A_1379,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,HP_1_30_15P,AF23,330,40,1000,3000,FPGA_20_0_12,20,0,12,F2A_1380,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,HP_1_30_15P,AF23,330,40,1000,3000,FPGA_20_0_13,20,0,13,F2A_1381,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,HP_1_30_15P,AF23,590,40,1000,5000,FPGA_20_0_14,20,0,14,F2A_1382,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,HP_1_30_15P,AF23,590,40,1000,5000,FPGA_20_0_15,20,0,15,F2A_1383,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,HP_1_30_15P,AF23,590,40,1000,5000,FPGA_20_0_16,20,0,16,F2A_1384,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,HP_1_30_15P,AF23,720,40,1000,6000,FPGA_20_0_17,20,0,17,F2A_1385,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,HP_1_30_15P,AF23,720,40,1000,6000,FPGA_20_0_18,20,0,18,F2A_1386,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,HP_1_30_15P,AF23,720,40,1000,6000,FPGA_20_0_19,20,0,19,F2A_1387,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,HP_1_30_15P,AF23,720,40,1000,6000,FPGA_20_0_20,20,0,20,F2A_1388,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,HP_1_30_15P,AF23,720,40,1000,6000,FPGA_20_0_21,20,0,21,F2A_1389,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_32,HP_1_31_15N,AC21,720,40,1000,6000,FPGA_20_0_22,20,0,22,F2A_1390,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_32,HP_1_31_15N,AC21,720,40,1000,6000,FPGA_20_0_23,20,0,23,F2A_1391,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_32,HP_1_31_15N,AC21,720,40,1000,6000,FPGA_20_0_24,20,0,24,F2A_1392,f2g_trx_reset_n_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_32,HP_1_31_15N,AC21,720,40,1000,6000,FPGA_20_0_25,20,0,25,F2A_1393,f2g_in_en_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_32,HP_1_31_15N,AC21,720,40,1000,6000,FPGA_20_0_26,20,0,26,F2A_1394,f2g_tx_oe_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_32,HP_1_31_15N,AC21,720,40,1000,6000,FPGA_20_0_27,20,0,27,F2A_1395,f2g_tx_dvalid_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_32,HP_1_31_15N,AC21,720,40,1000,6000,FPGA_20_0_28,20,0,28,F2A_1396,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,HP_1_30_15P,AF23,460,40,1000,4000,FPGA_20_0_48,20,0,48,A2F_1416,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,HP_1_30_15P,AF23,460,40,1000,4000,FPGA_20_0_49,20,0,49,A2F_1417,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,HP_1_30_15P,AF23,460,40,1000,4000,FPGA_20_0_50,20,0,50,A2F_1418,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,HP_1_30_15P,AF23,590,40,1000,5000,FPGA_20_0_51,20,0,51,A2F_1419,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,HP_1_30_15P,AF23,590,40,1000,5000,FPGA_20_0_52,20,0,52,A2F_1420,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,HP_1_30_15P,AF23,590,40,1000,5000,FPGA_20_0_53,20,0,53,A2F_1421,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,HP_1_30_15P,AF23,590,40,1000,5000,FPGA_20_0_54,20,0,54,A2F_1422,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,HP_1_30_15P,AF23,590,40,1000,5000,FPGA_20_0_55,20,0,55,A2F_1423,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,HP_1_30_15P,AF23,590,40,1000,5000,FPGA_20_0_56,20,0,56,A2F_1424,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,HP_1_30_15P,AF23,590,40,1000,5000,FPGA_20_0_57,20,0,57,A2F_1425,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,HP_1_30_15P,AF23,590,40,1000,5000,FPGA_20_0_58,20,0,58,A2F_1426,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,HP_1_30_15P,AF23,980,40,2000,1000,FPGA_20_0_59,20,0,59,A2F_1427,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,HP_1_30_15P,AF23,980,40,2000,1000,FPGA_20_0_60,20,0,60,A2F_1428,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_32,HP_1_31_15N,AC21,980,40,2000,1000,FPGA_20_0_61,20,0,61,A2F_1429,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,HP_1_32_16P,AE23,70,40,1000,1000,FPGA_21_0_0,21,0,0,F2A_1440,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,HP_1_32_16P,AE23,200,40,1000,2000,FPGA_21_0_1,21,0,1,F2A_1441,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,HP_1_32_16P,AE23,200,40,1000,2000,FPGA_21_0_2,21,0,2,F2A_1442,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,HP_1_32_16P,AE23,200,40,1000,2000,FPGA_21_0_3,21,0,3,F2A_1443,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,HP_1_32_16P,AE23,200,40,1000,2000,FPGA_21_0_4,21,0,4,F2A_1444,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,HP_1_32_16P,AE23,200,40,1000,2000,FPGA_21_0_5,21,0,5,F2A_1445,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,HP_1_32_16P,AE23,200,40,1000,2000,FPGA_21_0_6,21,0,6,F2A_1446,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,HP_1_32_16P,AE23,200,40,1000,2000,FPGA_21_0_7,21,0,7,F2A_1447,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,HP_1_32_16P,AE23,200,40,1000,2000,FPGA_21_0_8,21,0,8,F2A_1448,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,HP_1_32_16P,AE23,200,40,1000,2000,FPGA_21_0_9,21,0,9,F2A_1449,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,HP_1_32_16P,AE23,330,40,1000,3000,FPGA_21_0_10,21,0,10,F2A_1450,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,HP_1_32_16P,AE23,330,40,1000,3000,FPGA_21_0_11,21,0,11,F2A_1451,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,HP_1_32_16P,AE23,330,40,1000,3000,FPGA_21_0_12,21,0,12,F2A_1452,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,HP_1_32_16P,AE23,330,40,1000,3000,FPGA_21_0_13,21,0,13,F2A_1453,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,HP_1_32_16P,AE23,590,40,1000,5000,FPGA_21_0_14,21,0,14,F2A_1454,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,HP_1_32_16P,AE23,590,40,1000,5000,FPGA_21_0_15,21,0,15,F2A_1455,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,HP_1_32_16P,AE23,590,40,1000,5000,FPGA_21_0_16,21,0,16,F2A_1456,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,HP_1_32_16P,AE23,720,40,1000,6000,FPGA_21_0_17,21,0,17,F2A_1457,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,HP_1_32_16P,AE23,720,40,1000,6000,FPGA_21_0_18,21,0,18,F2A_1458,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,HP_1_32_16P,AE23,720,40,1000,6000,FPGA_21_0_19,21,0,19,F2A_1459,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,HP_1_32_16P,AE23,720,40,1000,6000,FPGA_21_0_20,21,0,20,F2A_1460,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,HP_1_32_16P,AE23,720,40,1000,6000,FPGA_21_0_21,21,0,21,F2A_1461,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_34,HP_1_33_16N,AG20,720,40,1000,6000,FPGA_21_0_22,21,0,22,F2A_1462,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_34,HP_1_33_16N,AG20,720,40,1000,6000,FPGA_21_0_23,21,0,23,F2A_1463,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_34,HP_1_33_16N,AG20,720,40,1000,6000,FPGA_21_0_24,21,0,24,F2A_1464,f2g_trx_reset_n_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_34,HP_1_33_16N,AG20,720,40,1000,6000,FPGA_21_0_25,21,0,25,F2A_1465,f2g_in_en_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_34,HP_1_33_16N,AG20,720,40,1000,6000,FPGA_21_0_26,21,0,26,F2A_1466,f2g_tx_oe_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_34,HP_1_33_16N,AG20,720,40,1000,6000,FPGA_21_0_27,21,0,27,F2A_1467,f2g_tx_dvalid_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_34,HP_1_33_16N,AG20,720,40,1000,6000,FPGA_21_0_28,21,0,28,F2A_1468,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,HP_1_32_16P,AE23,460,40,1000,4000,FPGA_21_0_48,21,0,48,A2F_1488,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,HP_1_32_16P,AE23,460,40,1000,4000,FPGA_21_0_49,21,0,49,A2F_1489,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,HP_1_32_16P,AE23,460,40,1000,4000,FPGA_21_0_50,21,0,50,A2F_1490,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,HP_1_32_16P,AE23,590,40,1000,5000,FPGA_21_0_51,21,0,51,A2F_1491,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,HP_1_32_16P,AE23,590,40,1000,5000,FPGA_21_0_52,21,0,52,A2F_1492,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,HP_1_32_16P,AE23,590,40,1000,5000,FPGA_21_0_53,21,0,53,A2F_1493,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,HP_1_32_16P,AE23,590,40,1000,5000,FPGA_21_0_54,21,0,54,A2F_1494,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,HP_1_32_16P,AE23,590,40,1000,5000,FPGA_21_0_55,21,0,55,A2F_1495,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,HP_1_32_16P,AE23,590,40,1000,5000,FPGA_21_0_56,21,0,56,A2F_1496,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,HP_1_32_16P,AE23,590,40,1000,5000,FPGA_21_0_57,21,0,57,A2F_1497,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,HP_1_32_16P,AE23,590,40,1000,5000,FPGA_21_0_58,21,0,58,A2F_1498,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,HP_1_32_16P,AE23,980,40,2000,1000,FPGA_21_0_59,21,0,59,A2F_1499,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,HP_1_32_16P,AE23,980,40,2000,1000,FPGA_21_0_60,21,0,60,A2F_1500,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_34,HP_1_33_16N,AG20,980,40,2000,1000,FPGA_21_0_61,21,0,61,A2F_1501,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,HP_1_34_17P,AF19,70,40,1000,1000,FPGA_22_0_0,22,0,0,F2A_1512,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,HP_1_34_17P,AF19,200,40,1000,2000,FPGA_22_0_1,22,0,1,F2A_1513,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,HP_1_34_17P,AF19,200,40,1000,2000,FPGA_22_0_2,22,0,2,F2A_1514,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,HP_1_34_17P,AF19,200,40,1000,2000,FPGA_22_0_3,22,0,3,F2A_1515,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,HP_1_34_17P,AF19,200,40,1000,2000,FPGA_22_0_4,22,0,4,F2A_1516,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,HP_1_34_17P,AF19,200,40,1000,2000,FPGA_22_0_5,22,0,5,F2A_1517,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,HP_1_34_17P,AF19,200,40,1000,2000,FPGA_22_0_6,22,0,6,F2A_1518,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,HP_1_34_17P,AF19,200,40,1000,2000,FPGA_22_0_7,22,0,7,F2A_1519,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,HP_1_34_17P,AF19,200,40,1000,2000,FPGA_22_0_8,22,0,8,F2A_1520,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,HP_1_34_17P,AF19,200,40,1000,2000,FPGA_22_0_9,22,0,9,F2A_1521,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,HP_1_34_17P,AF19,330,40,1000,3000,FPGA_22_0_10,22,0,10,F2A_1522,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,HP_1_34_17P,AF19,330,40,1000,3000,FPGA_22_0_11,22,0,11,F2A_1523,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,HP_1_34_17P,AF19,330,40,1000,3000,FPGA_22_0_12,22,0,12,F2A_1524,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,HP_1_34_17P,AF19,330,40,1000,3000,FPGA_22_0_13,22,0,13,F2A_1525,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,HP_1_34_17P,AF19,590,40,1000,5000,FPGA_22_0_14,22,0,14,F2A_1526,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,HP_1_34_17P,AF19,590,40,1000,5000,FPGA_22_0_15,22,0,15,F2A_1527,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,HP_1_34_17P,AF19,590,40,1000,5000,FPGA_22_0_16,22,0,16,F2A_1528,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,HP_1_34_17P,AF19,720,40,1000,6000,FPGA_22_0_17,22,0,17,F2A_1529,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,HP_1_34_17P,AF19,720,40,1000,6000,FPGA_22_0_18,22,0,18,F2A_1530,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,HP_1_34_17P,AF19,720,40,1000,6000,FPGA_22_0_19,22,0,19,F2A_1531,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,HP_1_34_17P,AF19,720,40,1000,6000,FPGA_22_0_20,22,0,20,F2A_1532,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,HP_1_34_17P,AF19,720,40,1000,6000,FPGA_22_0_21,22,0,21,F2A_1533,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_36,HP_1_35_17N,AG22,720,40,1000,6000,FPGA_22_0_22,22,0,22,F2A_1534,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_36,HP_1_35_17N,AG22,720,40,1000,6000,FPGA_22_0_23,22,0,23,F2A_1535,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_36,HP_1_35_17N,AG22,720,40,1000,6000,FPGA_22_0_24,22,0,24,F2A_1536,f2g_trx_reset_n_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_36,HP_1_35_17N,AG22,720,40,1000,6000,FPGA_22_0_25,22,0,25,F2A_1537,f2g_in_en_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_36,HP_1_35_17N,AG22,720,40,1000,6000,FPGA_22_0_26,22,0,26,F2A_1538,f2g_tx_oe_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_36,HP_1_35_17N,AG22,720,40,1000,6000,FPGA_22_0_27,22,0,27,F2A_1539,f2g_tx_dvalid_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_36,HP_1_35_17N,AG22,720,40,1000,6000,FPGA_22_0_28,22,0,28,F2A_1540,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,HP_1_34_17P,AF19,460,40,1000,4000,FPGA_22_0_48,22,0,48,A2F_1560,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,HP_1_34_17P,AF19,460,40,1000,4000,FPGA_22_0_49,22,0,49,A2F_1561,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,HP_1_34_17P,AF19,460,40,1000,4000,FPGA_22_0_50,22,0,50,A2F_1562,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,HP_1_34_17P,AF19,590,40,1000,5000,FPGA_22_0_51,22,0,51,A2F_1563,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,HP_1_34_17P,AF19,590,40,1000,5000,FPGA_22_0_52,22,0,52,A2F_1564,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,HP_1_34_17P,AF19,590,40,1000,5000,FPGA_22_0_53,22,0,53,A2F_1565,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,HP_1_34_17P,AF19,590,40,1000,5000,FPGA_22_0_54,22,0,54,A2F_1566,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,HP_1_34_17P,AF19,590,40,1000,5000,FPGA_22_0_55,22,0,55,A2F_1567,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,HP_1_34_17P,AF19,590,40,1000,5000,FPGA_22_0_56,22,0,56,A2F_1568,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,HP_1_34_17P,AF19,590,40,1000,5000,FPGA_22_0_57,22,0,57,A2F_1569,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,HP_1_34_17P,AF19,590,40,1000,5000,FPGA_22_0_58,22,0,58,A2F_1570,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,HP_1_34_17P,AF19,980,40,2000,1000,FPGA_22_0_59,22,0,59,A2F_1571,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,HP_1_34_17P,AF19,980,40,2000,1000,FPGA_22_0_60,22,0,60,A2F_1572,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_36,HP_1_35_17N,AG22,980,40,2000,1000,FPGA_22_0_61,22,0,61,A2F_1573,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,HP_1_36_18P,AF22,70,40,1000,1000,FPGA_24_0_0,24,0,0,F2A_1656,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,HP_1_36_18P,AF22,200,40,1000,2000,FPGA_24_0_1,24,0,1,F2A_1657,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,HP_1_36_18P,AF22,200,40,1000,2000,FPGA_24_0_2,24,0,2,F2A_1658,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,HP_1_36_18P,AF22,200,40,1000,2000,FPGA_24_0_3,24,0,3,F2A_1659,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,HP_1_36_18P,AF22,200,40,1000,2000,FPGA_24_0_4,24,0,4,F2A_1660,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,HP_1_36_18P,AF22,200,40,1000,2000,FPGA_24_0_5,24,0,5,F2A_1661,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,HP_1_36_18P,AF22,200,40,1000,2000,FPGA_24_0_6,24,0,6,F2A_1662,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,HP_1_36_18P,AF22,200,40,1000,2000,FPGA_24_0_7,24,0,7,F2A_1663,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,HP_1_36_18P,AF22,200,40,1000,2000,FPGA_24_0_8,24,0,8,F2A_1664,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,HP_1_36_18P,AF22,200,40,1000,2000,FPGA_24_0_9,24,0,9,F2A_1665,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,HP_1_36_18P,AF22,330,40,1000,3000,FPGA_24_0_10,24,0,10,F2A_1666,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,HP_1_36_18P,AF22,330,40,1000,3000,FPGA_24_0_11,24,0,11,F2A_1667,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,HP_1_36_18P,AF22,330,40,1000,3000,FPGA_24_0_12,24,0,12,F2A_1668,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,HP_1_36_18P,AF22,330,40,1000,3000,FPGA_24_0_13,24,0,13,F2A_1669,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,HP_1_36_18P,AF22,590,40,1000,5000,FPGA_24_0_14,24,0,14,F2A_1670,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,HP_1_36_18P,AF22,590,40,1000,5000,FPGA_24_0_15,24,0,15,F2A_1671,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,HP_1_36_18P,AF22,590,40,1000,5000,FPGA_24_0_16,24,0,16,F2A_1672,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,HP_1_36_18P,AF22,720,40,1000,6000,FPGA_24_0_17,24,0,17,F2A_1673,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,HP_1_36_18P,AF22,720,40,1000,6000,FPGA_24_0_18,24,0,18,F2A_1674,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,HP_1_36_18P,AF22,720,40,1000,6000,FPGA_24_0_19,24,0,19,F2A_1675,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,HP_1_36_18P,AF22,720,40,1000,6000,FPGA_24_0_20,24,0,20,F2A_1676,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,HP_1_36_18P,AF22,720,40,1000,6000,FPGA_24_0_21,24,0,21,F2A_1677,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_38,HP_1_37_18N,AF24,720,40,1000,6000,FPGA_24_0_22,24,0,22,F2A_1678,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_38,HP_1_37_18N,AF24,720,40,1000,6000,FPGA_24_0_23,24,0,23,F2A_1679,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_38,HP_1_37_18N,AF24,720,40,1000,6000,FPGA_24_0_24,24,0,24,F2A_1680,f2g_trx_reset_n_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_38,HP_1_37_18N,AF24,720,40,1000,6000,FPGA_24_0_25,24,0,25,F2A_1681,f2g_in_en_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_38,HP_1_37_18N,AF24,720,40,1000,6000,FPGA_24_0_26,24,0,26,F2A_1682,f2g_tx_oe_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_38,HP_1_37_18N,AF24,720,40,1000,6000,FPGA_24_0_27,24,0,27,F2A_1683,f2g_tx_dvalid_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_38,HP_1_37_18N,AF24,720,40,1000,6000,FPGA_24_0_28,24,0,28,F2A_1684,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,HP_1_36_18P,AF22,460,40,1000,4000,FPGA_24_0_48,24,0,48,A2F_1704,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,HP_1_36_18P,AF22,460,40,1000,4000,FPGA_24_0_49,24,0,49,A2F_1705,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,HP_1_36_18P,AF22,460,40,1000,4000,FPGA_24_0_50,24,0,50,A2F_1706,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,HP_1_36_18P,AF22,590,40,1000,5000,FPGA_24_0_51,24,0,51,A2F_1707,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,HP_1_36_18P,AF22,590,40,1000,5000,FPGA_24_0_52,24,0,52,A2F_1708,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,HP_1_36_18P,AF22,590,40,1000,5000,FPGA_24_0_53,24,0,53,A2F_1709,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,HP_1_36_18P,AF22,590,40,1000,5000,FPGA_24_0_54,24,0,54,A2F_1710,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,HP_1_36_18P,AF22,590,40,1000,5000,FPGA_24_0_55,24,0,55,A2F_1711,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,HP_1_36_18P,AF22,590,40,1000,5000,FPGA_24_0_56,24,0,56,A2F_1712,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,HP_1_36_18P,AF22,590,40,1000,5000,FPGA_24_0_57,24,0,57,A2F_1713,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,HP_1_36_18P,AF22,590,40,1000,5000,FPGA_24_0_58,24,0,58,A2F_1714,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,HP_1_36_18P,AF22,980,40,2000,1000,FPGA_24_0_59,24,0,59,A2F_1715,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,HP_1_36_18P,AF22,980,40,2000,1000,FPGA_24_0_60,24,0,60,A2F_1716,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_38,HP_1_37_18N,AF24,980,40,2000,1000,FPGA_24_0_61,24,0,61,A2F_1717,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,HP_1_38_19P,AA19,70,40,1000,1000,FPGA_25_0_0,25,0,0,F2A_1728,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,HP_1_38_19P,AA19,200,40,1000,2000,FPGA_25_0_1,25,0,1,F2A_1729,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,HP_1_38_19P,AA19,200,40,1000,2000,FPGA_25_0_2,25,0,2,F2A_1730,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,HP_1_38_19P,AA19,200,40,1000,2000,FPGA_25_0_3,25,0,3,F2A_1731,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,HP_1_38_19P,AA19,200,40,1000,2000,FPGA_25_0_4,25,0,4,F2A_1732,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,HP_1_38_19P,AA19,200,40,1000,2000,FPGA_25_0_5,25,0,5,F2A_1733,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,HP_1_38_19P,AA19,200,40,1000,2000,FPGA_25_0_6,25,0,6,F2A_1734,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,HP_1_38_19P,AA19,200,40,1000,2000,FPGA_25_0_7,25,0,7,F2A_1735,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,HP_1_38_19P,AA19,200,40,1000,2000,FPGA_25_0_8,25,0,8,F2A_1736,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,HP_1_38_19P,AA19,200,40,1000,2000,FPGA_25_0_9,25,0,9,F2A_1737,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,HP_1_38_19P,AA19,330,40,1000,3000,FPGA_25_0_10,25,0,10,F2A_1738,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,HP_1_38_19P,AA19,330,40,1000,3000,FPGA_25_0_11,25,0,11,F2A_1739,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,HP_1_38_19P,AA19,330,40,1000,3000,FPGA_25_0_12,25,0,12,F2A_1740,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,HP_1_38_19P,AA19,330,40,1000,3000,FPGA_25_0_13,25,0,13,F2A_1741,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,HP_1_38_19P,AA19,590,40,1000,5000,FPGA_25_0_14,25,0,14,F2A_1742,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,HP_1_38_19P,AA19,590,40,1000,5000,FPGA_25_0_15,25,0,15,F2A_1743,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,HP_1_38_19P,AA19,590,40,1000,5000,FPGA_25_0_16,25,0,16,F2A_1744,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,HP_1_38_19P,AA19,720,40,1000,6000,FPGA_25_0_17,25,0,17,F2A_1745,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,HP_1_38_19P,AA19,720,40,1000,6000,FPGA_25_0_18,25,0,18,F2A_1746,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,HP_1_38_19P,AA19,720,40,1000,6000,FPGA_25_0_19,25,0,19,F2A_1747,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,HP_1_38_19P,AA19,720,40,1000,6000,FPGA_25_0_20,25,0,20,F2A_1748,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,HP_1_38_19P,AA19,720,40,1000,6000,FPGA_25_0_21,25,0,21,F2A_1749,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_40,HP_1_39_19N,AH20,720,40,1000,6000,FPGA_25_0_22,25,0,22,F2A_1750,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_40,HP_1_39_19N,AH20,720,40,1000,6000,FPGA_25_0_23,25,0,23,F2A_1751,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_40,HP_1_39_19N,AH20,720,40,1000,6000,FPGA_25_0_24,25,0,24,F2A_1752,f2g_trx_reset_n_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_40,HP_1_39_19N,AH20,720,40,1000,6000,FPGA_25_0_25,25,0,25,F2A_1753,f2g_in_en_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_40,HP_1_39_19N,AH20,720,40,1000,6000,FPGA_25_0_26,25,0,26,F2A_1754,f2g_tx_oe_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_40,HP_1_39_19N,AH20,720,40,1000,6000,FPGA_25_0_27,25,0,27,F2A_1755,f2g_tx_dvalid_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_40,HP_1_39_19N,AH20,720,40,1000,6000,FPGA_25_0_28,25,0,28,F2A_1756,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,HP_1_38_19P,AA19,460,40,1000,4000,FPGA_25_0_48,25,0,48,A2F_1776,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,HP_1_38_19P,AA19,460,40,1000,4000,FPGA_25_0_49,25,0,49,A2F_1777,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,HP_1_38_19P,AA19,460,40,1000,4000,FPGA_25_0_50,25,0,50,A2F_1778,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,HP_1_38_19P,AA19,590,40,1000,5000,FPGA_25_0_51,25,0,51,A2F_1779,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,HP_1_38_19P,AA19,590,40,1000,5000,FPGA_25_0_52,25,0,52,A2F_1780,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,HP_1_38_19P,AA19,590,40,1000,5000,FPGA_25_0_53,25,0,53,A2F_1781,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,HP_1_38_19P,AA19,590,40,1000,5000,FPGA_25_0_54,25,0,54,A2F_1782,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,HP_1_38_19P,AA19,590,40,1000,5000,FPGA_25_0_55,25,0,55,A2F_1783,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,HP_1_38_19P,AA19,590,40,1000,5000,FPGA_25_0_56,25,0,56,A2F_1784,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,HP_1_38_19P,AA19,590,40,1000,5000,FPGA_25_0_57,25,0,57,A2F_1785,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,HP_1_38_19P,AA19,590,40,1000,5000,FPGA_25_0_58,25,0,58,A2F_1786,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,HP_1_38_19P,AA19,980,40,2000,1000,FPGA_25_0_59,25,0,59,A2F_1787,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,HP_1_38_19P,AA19,980,40,2000,1000,FPGA_25_0_60,25,0,60,A2F_1788,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_40,HP_1_39_19N,AH20,980,40,2000,1000,FPGA_25_0_61,25,0,61,A2F_1789,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,70,40,1000,1000,FPGA_26_0_0,26,0,0,F2A_1800,f2g_addr[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,70,40,1000,1000,FPGA_26_0_1,26,0,1,F2A_1801,f2g_addr[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,70,40,1000,1000,FPGA_26_0_2,26,0,2,F2A_1802,f2g_addr[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,70,40,1000,1000,FPGA_26_0_3,26,0,3,F2A_1803,f2g_addr[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,70,40,1000,1000,FPGA_26_0_4,26,0,4,F2A_1804,f2g_addr[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,70,40,1000,1000,FPGA_26_0_5,26,0,5,F2A_1805,f2g_trx_dly_ld,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,70,40,1000,1000,FPGA_26_0_6,26,0,6,F2A_1806,f2g_trx_dly_adj,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,70,40,1000,1000,FPGA_26_0_7,26,0,7,F2A_1807,f2g_trx_dly_inc,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,70,40,1000,1000,FPGA_26_0_8,26,0,8,F2A_1808,f2g_rx_bitslip_adj,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,330,40,1000,3000,FPGA_26_0_48,26,0,48,A2F_1848,g2f_trx_dly_tap[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,330,40,1000,3000,FPGA_26_0_49,26,0,49,A2F_1849,g2f_trx_dly_tap[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,330,40,1000,3000,FPGA_26_0_50,26,0,50,A2F_1850,g2f_trx_dly_tap[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,330,40,1000,3000,FPGA_26_0_51,26,0,51,A2F_1851,g2f_trx_dly_tap[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,330,40,1000,3000,FPGA_26_0_52,26,0,52,A2F_1852,g2f_trx_dly_tap[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,330,40,1000,3000,FPGA_26_0_53,26,0,53,A2F_1853,g2f_trx_dly_tap[5],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,460,40,1000,4000,FPGA_26_0_54,26,0,54,A2F_1854,g2f_rx_dpa_lock,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,460,40,1000,4000,FPGA_26_0_55,26,0,55,A2F_1855,g2f_rx_dpa_error,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,460,40,1000,4000,FPGA_26_0_56,26,0,56,A2F_1856,g2f_rx_dpa_phase[0],,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,460,40,1000,4000,FPGA_26_0_57,26,0,57,A2F_1857,g2f_rx_dpa_phase[1],,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,460,40,1000,4000,FPGA_26_0_58,26,0,58,A2F_1858,g2f_rx_dpa_phase[2],,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,70,40,1000,1000,FPGA_28_0_0,28,0,0,F2A_1944,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,200,40,1000,2000,FPGA_28_0_1,28,0,1,F2A_1945,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,200,40,1000,2000,FPGA_28_0_2,28,0,2,F2A_1946,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,200,40,1000,2000,FPGA_28_0_3,28,0,3,F2A_1947,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,200,40,1000,2000,FPGA_28_0_4,28,0,4,F2A_1948,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,200,40,1000,2000,FPGA_28_0_5,28,0,5,F2A_1949,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,200,40,1000,2000,FPGA_28_0_6,28,0,6,F2A_1950,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,200,40,1000,2000,FPGA_28_0_7,28,0,7,F2A_1951,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,200,40,1000,2000,FPGA_28_0_8,28,0,8,F2A_1952,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,200,40,1000,2000,FPGA_28_0_9,28,0,9,F2A_1953,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,330,40,1000,3000,FPGA_28_0_10,28,0,10,F2A_1954,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,330,40,1000,3000,FPGA_28_0_11,28,0,11,F2A_1955,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,330,40,1000,3000,FPGA_28_0_12,28,0,12,F2A_1956,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,330,40,1000,3000,FPGA_28_0_13,28,0,13,F2A_1957,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,590,40,1000,5000,FPGA_28_0_14,28,0,14,F2A_1958,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,590,40,1000,5000,FPGA_28_0_15,28,0,15,F2A_1959,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,590,40,1000,5000,FPGA_28_0_16,28,0,16,F2A_1960,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,720,40,1000,6000,FPGA_28_0_17,28,0,17,F2A_1961,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,720,40,1000,6000,FPGA_28_0_18,28,0,18,F2A_1962,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,720,40,1000,6000,FPGA_28_0_19,28,0,19,F2A_1963,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,720,40,1000,6000,FPGA_28_0_20,28,0,20,F2A_1964,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,720,40,1000,6000,FPGA_28_0_21,28,0,21,F2A_1965,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_2,HP_2_1_0N,AG6,720,40,1000,6000,FPGA_28_0_22,28,0,22,F2A_1966,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_2,HP_2_1_0N,AG6,720,40,1000,6000,FPGA_28_0_23,28,0,23,F2A_1967,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_2,HP_2_1_0N,AG6,720,40,1000,6000,FPGA_28_0_24,28,0,24,F2A_1968,f2g_trx_reset_n_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_2,HP_2_1_0N,AG6,720,40,1000,6000,FPGA_28_0_25,28,0,25,F2A_1969,f2g_in_en_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_2,HP_2_1_0N,AG6,720,40,1000,6000,FPGA_28_0_26,28,0,26,F2A_1970,f2g_tx_oe_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_2,HP_2_1_0N,AG6,720,40,1000,6000,FPGA_28_0_27,28,0,27,F2A_1971,f2g_tx_dvalid_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_2,HP_2_1_0N,AG6,720,40,1000,6000,FPGA_28_0_28,28,0,28,F2A_1972,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,460,40,1000,4000,FPGA_28_0_48,28,0,48,A2F_1992,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,460,40,1000,4000,FPGA_28_0_49,28,0,49,A2F_1993,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,460,40,1000,4000,FPGA_28_0_50,28,0,50,A2F_1994,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,590,40,1000,5000,FPGA_28_0_51,28,0,51,A2F_1995,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,590,40,1000,5000,FPGA_28_0_52,28,0,52,A2F_1996,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,590,40,1000,5000,FPGA_28_0_53,28,0,53,A2F_1997,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,590,40,1000,5000,FPGA_28_0_54,28,0,54,A2F_1998,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,590,40,1000,5000,FPGA_28_0_55,28,0,55,A2F_1999,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,590,40,1000,5000,FPGA_28_0_56,28,0,56,A2F_2000,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,590,40,1000,5000,FPGA_28_0_57,28,0,57,A2F_2001,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,590,40,1000,5000,FPGA_28_0_58,28,0,58,A2F_2002,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,980,40,2000,1000,FPGA_28_0_59,28,0,59,A2F_2003,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,980,40,2000,1000,FPGA_28_0_60,28,0,60,A2F_2004,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_2,HP_2_1_0N,AG6,980,40,2000,1000,FPGA_28_0_61,28,0,61,A2F_2005,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,HP_2_2_1P,AG3,70,40,1000,1000,FPGA_29_0_0,29,0,0,F2A_2016,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,HP_2_2_1P,AG3,200,40,1000,2000,FPGA_29_0_1,29,0,1,F2A_2017,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,HP_2_2_1P,AG3,200,40,1000,2000,FPGA_29_0_2,29,0,2,F2A_2018,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,HP_2_2_1P,AG3,200,40,1000,2000,FPGA_29_0_3,29,0,3,F2A_2019,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,HP_2_2_1P,AG3,200,40,1000,2000,FPGA_29_0_4,29,0,4,F2A_2020,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,HP_2_2_1P,AG3,200,40,1000,2000,FPGA_29_0_5,29,0,5,F2A_2021,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,HP_2_2_1P,AG3,200,40,1000,2000,FPGA_29_0_6,29,0,6,F2A_2022,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,HP_2_2_1P,AG3,200,40,1000,2000,FPGA_29_0_7,29,0,7,F2A_2023,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,HP_2_2_1P,AG3,200,40,1000,2000,FPGA_29_0_8,29,0,8,F2A_2024,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,HP_2_2_1P,AG3,200,40,1000,2000,FPGA_29_0_9,29,0,9,F2A_2025,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,HP_2_2_1P,AG3,330,40,1000,3000,FPGA_29_0_10,29,0,10,F2A_2026,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,HP_2_2_1P,AG3,330,40,1000,3000,FPGA_29_0_11,29,0,11,F2A_2027,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,HP_2_2_1P,AG3,330,40,1000,3000,FPGA_29_0_12,29,0,12,F2A_2028,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,HP_2_2_1P,AG3,330,40,1000,3000,FPGA_29_0_13,29,0,13,F2A_2029,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,HP_2_2_1P,AG3,590,40,1000,5000,FPGA_29_0_14,29,0,14,F2A_2030,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,HP_2_2_1P,AG3,590,40,1000,5000,FPGA_29_0_15,29,0,15,F2A_2031,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,HP_2_2_1P,AG3,590,40,1000,5000,FPGA_29_0_16,29,0,16,F2A_2032,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,HP_2_2_1P,AG3,720,40,1000,6000,FPGA_29_0_17,29,0,17,F2A_2033,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,HP_2_2_1P,AG3,720,40,1000,6000,FPGA_29_0_18,29,0,18,F2A_2034,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,HP_2_2_1P,AG3,720,40,1000,6000,FPGA_29_0_19,29,0,19,F2A_2035,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,HP_2_2_1P,AG3,720,40,1000,6000,FPGA_29_0_20,29,0,20,F2A_2036,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,HP_2_2_1P,AG3,720,40,1000,6000,FPGA_29_0_21,29,0,21,F2A_2037,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_4,HP_2_3_1N,AF11,720,40,1000,6000,FPGA_29_0_22,29,0,22,F2A_2038,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_4,HP_2_3_1N,AF11,720,40,1000,6000,FPGA_29_0_23,29,0,23,F2A_2039,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_4,HP_2_3_1N,AF11,720,40,1000,6000,FPGA_29_0_24,29,0,24,F2A_2040,f2g_trx_reset_n_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_4,HP_2_3_1N,AF11,720,40,1000,6000,FPGA_29_0_25,29,0,25,F2A_2041,f2g_in_en_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_4,HP_2_3_1N,AF11,720,40,1000,6000,FPGA_29_0_26,29,0,26,F2A_2042,f2g_tx_oe_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_4,HP_2_3_1N,AF11,720,40,1000,6000,FPGA_29_0_27,29,0,27,F2A_2043,f2g_tx_dvalid_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_4,HP_2_3_1N,AF11,720,40,1000,6000,FPGA_29_0_28,29,0,28,F2A_2044,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,HP_2_2_1P,AG3,460,40,1000,4000,FPGA_29_0_48,29,0,48,A2F_2064,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,HP_2_2_1P,AG3,460,40,1000,4000,FPGA_29_0_49,29,0,49,A2F_2065,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,HP_2_2_1P,AG3,460,40,1000,4000,FPGA_29_0_50,29,0,50,A2F_2066,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,HP_2_2_1P,AG3,590,40,1000,5000,FPGA_29_0_51,29,0,51,A2F_2067,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,HP_2_2_1P,AG3,590,40,1000,5000,FPGA_29_0_52,29,0,52,A2F_2068,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,HP_2_2_1P,AG3,590,40,1000,5000,FPGA_29_0_53,29,0,53,A2F_2069,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,HP_2_2_1P,AG3,590,40,1000,5000,FPGA_29_0_54,29,0,54,A2F_2070,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,HP_2_2_1P,AG3,590,40,1000,5000,FPGA_29_0_55,29,0,55,A2F_2071,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,HP_2_2_1P,AG3,590,40,1000,5000,FPGA_29_0_56,29,0,56,A2F_2072,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,HP_2_2_1P,AG3,590,40,1000,5000,FPGA_29_0_57,29,0,57,A2F_2073,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,HP_2_2_1P,AG3,590,40,1000,5000,FPGA_29_0_58,29,0,58,A2F_2074,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,HP_2_2_1P,AG3,980,40,2000,1000,FPGA_29_0_59,29,0,59,A2F_2075,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,HP_2_2_1P,AG3,980,40,2000,1000,FPGA_29_0_60,29,0,60,A2F_2076,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_4,HP_2_3_1N,AF11,980,40,2000,1000,FPGA_29_0_61,29,0,61,A2F_2077,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,HP_2_4_2P,AG7,70,40,1000,1000,FPGA_30_0_0,30,0,0,F2A_2088,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,HP_2_4_2P,AG7,200,40,1000,2000,FPGA_30_0_1,30,0,1,F2A_2089,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,HP_2_4_2P,AG7,200,40,1000,2000,FPGA_30_0_2,30,0,2,F2A_2090,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,HP_2_4_2P,AG7,200,40,1000,2000,FPGA_30_0_3,30,0,3,F2A_2091,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,HP_2_4_2P,AG7,200,40,1000,2000,FPGA_30_0_4,30,0,4,F2A_2092,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,HP_2_4_2P,AG7,200,40,1000,2000,FPGA_30_0_5,30,0,5,F2A_2093,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,HP_2_4_2P,AG7,200,40,1000,2000,FPGA_30_0_6,30,0,6,F2A_2094,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,HP_2_4_2P,AG7,200,40,1000,2000,FPGA_30_0_7,30,0,7,F2A_2095,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,HP_2_4_2P,AG7,200,40,1000,2000,FPGA_30_0_8,30,0,8,F2A_2096,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,HP_2_4_2P,AG7,200,40,1000,2000,FPGA_30_0_9,30,0,9,F2A_2097,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,HP_2_4_2P,AG7,330,40,1000,3000,FPGA_30_0_10,30,0,10,F2A_2098,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,HP_2_4_2P,AG7,330,40,1000,3000,FPGA_30_0_11,30,0,11,F2A_2099,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,HP_2_4_2P,AG7,330,40,1000,3000,FPGA_30_0_12,30,0,12,F2A_2100,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,HP_2_4_2P,AG7,330,40,1000,3000,FPGA_30_0_13,30,0,13,F2A_2101,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,HP_2_4_2P,AG7,590,40,1000,5000,FPGA_30_0_14,30,0,14,F2A_2102,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,HP_2_4_2P,AG7,590,40,1000,5000,FPGA_30_0_15,30,0,15,F2A_2103,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,HP_2_4_2P,AG7,590,40,1000,5000,FPGA_30_0_16,30,0,16,F2A_2104,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,HP_2_4_2P,AG7,720,40,1000,6000,FPGA_30_0_17,30,0,17,F2A_2105,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,HP_2_4_2P,AG7,720,40,1000,6000,FPGA_30_0_18,30,0,18,F2A_2106,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,HP_2_4_2P,AG7,720,40,1000,6000,FPGA_30_0_19,30,0,19,F2A_2107,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,HP_2_4_2P,AG7,720,40,1000,6000,FPGA_30_0_20,30,0,20,F2A_2108,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,HP_2_4_2P,AG7,720,40,1000,6000,FPGA_30_0_21,30,0,21,F2A_2109,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_6,HP_2_5_2N,AF5,720,40,1000,6000,FPGA_30_0_22,30,0,22,F2A_2110,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_6,HP_2_5_2N,AF5,720,40,1000,6000,FPGA_30_0_23,30,0,23,F2A_2111,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_6,HP_2_5_2N,AF5,720,40,1000,6000,FPGA_30_0_24,30,0,24,F2A_2112,f2g_trx_reset_n_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_6,HP_2_5_2N,AF5,720,40,1000,6000,FPGA_30_0_25,30,0,25,F2A_2113,f2g_in_en_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_6,HP_2_5_2N,AF5,720,40,1000,6000,FPGA_30_0_26,30,0,26,F2A_2114,f2g_tx_oe_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_6,HP_2_5_2N,AF5,720,40,1000,6000,FPGA_30_0_27,30,0,27,F2A_2115,f2g_tx_dvalid_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_6,HP_2_5_2N,AF5,720,40,1000,6000,FPGA_30_0_28,30,0,28,F2A_2116,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,HP_2_4_2P,AG7,460,40,1000,4000,FPGA_30_0_48,30,0,48,A2F_2136,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,HP_2_4_2P,AG7,460,40,1000,4000,FPGA_30_0_49,30,0,49,A2F_2137,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,HP_2_4_2P,AG7,460,40,1000,4000,FPGA_30_0_50,30,0,50,A2F_2138,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,HP_2_4_2P,AG7,590,40,1000,5000,FPGA_30_0_51,30,0,51,A2F_2139,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,HP_2_4_2P,AG7,590,40,1000,5000,FPGA_30_0_52,30,0,52,A2F_2140,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,HP_2_4_2P,AG7,590,40,1000,5000,FPGA_30_0_53,30,0,53,A2F_2141,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,HP_2_4_2P,AG7,590,40,1000,5000,FPGA_30_0_54,30,0,54,A2F_2142,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,HP_2_4_2P,AG7,590,40,1000,5000,FPGA_30_0_55,30,0,55,A2F_2143,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,HP_2_4_2P,AG7,590,40,1000,5000,FPGA_30_0_56,30,0,56,A2F_2144,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,HP_2_4_2P,AG7,590,40,1000,5000,FPGA_30_0_57,30,0,57,A2F_2145,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,HP_2_4_2P,AG7,590,40,1000,5000,FPGA_30_0_58,30,0,58,A2F_2146,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,HP_2_4_2P,AG7,980,40,2000,1000,FPGA_30_0_59,30,0,59,A2F_2147,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,HP_2_4_2P,AG7,980,40,2000,1000,FPGA_30_0_60,30,0,60,A2F_2148,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_6,HP_2_5_2N,AF5,980,40,2000,1000,FPGA_30_0_61,30,0,61,A2F_2149,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,HP_2_6_3P,AA12,70,40,1000,1000,FPGA_32_0_0,32,0,0,F2A_2232,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,HP_2_6_3P,AA12,200,40,1000,2000,FPGA_32_0_1,32,0,1,F2A_2233,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,HP_2_6_3P,AA12,200,40,1000,2000,FPGA_32_0_2,32,0,2,F2A_2234,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,HP_2_6_3P,AA12,200,40,1000,2000,FPGA_32_0_3,32,0,3,F2A_2235,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,HP_2_6_3P,AA12,200,40,1000,2000,FPGA_32_0_4,32,0,4,F2A_2236,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,HP_2_6_3P,AA12,200,40,1000,2000,FPGA_32_0_5,32,0,5,F2A_2237,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,HP_2_6_3P,AA12,200,40,1000,2000,FPGA_32_0_6,32,0,6,F2A_2238,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,HP_2_6_3P,AA12,200,40,1000,2000,FPGA_32_0_7,32,0,7,F2A_2239,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,HP_2_6_3P,AA12,200,40,1000,2000,FPGA_32_0_8,32,0,8,F2A_2240,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,HP_2_6_3P,AA12,200,40,1000,2000,FPGA_32_0_9,32,0,9,F2A_2241,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,HP_2_6_3P,AA12,330,40,1000,3000,FPGA_32_0_10,32,0,10,F2A_2242,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,HP_2_6_3P,AA12,330,40,1000,3000,FPGA_32_0_11,32,0,11,F2A_2243,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,HP_2_6_3P,AA12,330,40,1000,3000,FPGA_32_0_12,32,0,12,F2A_2244,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,HP_2_6_3P,AA12,330,40,1000,3000,FPGA_32_0_13,32,0,13,F2A_2245,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,HP_2_6_3P,AA12,590,40,1000,5000,FPGA_32_0_14,32,0,14,F2A_2246,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,HP_2_6_3P,AA12,590,40,1000,5000,FPGA_32_0_15,32,0,15,F2A_2247,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,HP_2_6_3P,AA12,590,40,1000,5000,FPGA_32_0_16,32,0,16,F2A_2248,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,HP_2_6_3P,AA12,720,40,1000,6000,FPGA_32_0_17,32,0,17,F2A_2249,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,HP_2_6_3P,AA12,720,40,1000,6000,FPGA_32_0_18,32,0,18,F2A_2250,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,HP_2_6_3P,AA12,720,40,1000,6000,FPGA_32_0_19,32,0,19,F2A_2251,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,HP_2_6_3P,AA12,720,40,1000,6000,FPGA_32_0_20,32,0,20,F2A_2252,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,HP_2_6_3P,AA12,720,40,1000,6000,FPGA_32_0_21,32,0,21,F2A_2253,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_8,HP_2_7_3N,AG4,720,40,1000,6000,FPGA_32_0_22,32,0,22,F2A_2254,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_8,HP_2_7_3N,AG4,720,40,1000,6000,FPGA_32_0_23,32,0,23,F2A_2255,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_8,HP_2_7_3N,AG4,720,40,1000,6000,FPGA_32_0_24,32,0,24,F2A_2256,f2g_trx_reset_n_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_8,HP_2_7_3N,AG4,720,40,1000,6000,FPGA_32_0_25,32,0,25,F2A_2257,f2g_in_en_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_8,HP_2_7_3N,AG4,720,40,1000,6000,FPGA_32_0_26,32,0,26,F2A_2258,f2g_tx_oe_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_8,HP_2_7_3N,AG4,720,40,1000,6000,FPGA_32_0_27,32,0,27,F2A_2259,f2g_tx_dvalid_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_8,HP_2_7_3N,AG4,720,40,1000,6000,FPGA_32_0_28,32,0,28,F2A_2260,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,HP_2_6_3P,AA12,460,40,1000,4000,FPGA_32_0_48,32,0,48,A2F_2280,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,HP_2_6_3P,AA12,460,40,1000,4000,FPGA_32_0_49,32,0,49,A2F_2281,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,HP_2_6_3P,AA12,460,40,1000,4000,FPGA_32_0_50,32,0,50,A2F_2282,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,HP_2_6_3P,AA12,590,40,1000,5000,FPGA_32_0_51,32,0,51,A2F_2283,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,HP_2_6_3P,AA12,590,40,1000,5000,FPGA_32_0_52,32,0,52,A2F_2284,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,HP_2_6_3P,AA12,590,40,1000,5000,FPGA_32_0_53,32,0,53,A2F_2285,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,HP_2_6_3P,AA12,590,40,1000,5000,FPGA_32_0_54,32,0,54,A2F_2286,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,HP_2_6_3P,AA12,590,40,1000,5000,FPGA_32_0_55,32,0,55,A2F_2287,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,HP_2_6_3P,AA12,590,40,1000,5000,FPGA_32_0_56,32,0,56,A2F_2288,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,HP_2_6_3P,AA12,590,40,1000,5000,FPGA_32_0_57,32,0,57,A2F_2289,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,HP_2_6_3P,AA12,590,40,1000,5000,FPGA_32_0_58,32,0,58,A2F_2290,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,HP_2_6_3P,AA12,980,40,2000,1000,FPGA_32_0_59,32,0,59,A2F_2291,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,HP_2_6_3P,AA12,980,40,2000,1000,FPGA_32_0_60,32,0,60,A2F_2292,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_8,HP_2_7_3N,AG4,980,40,2000,1000,FPGA_32_0_61,32,0,61,A2F_2293,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,HP_2_8_4P,AH5,70,40,1000,1000,FPGA_33_0_0,33,0,0,F2A_2304,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,HP_2_8_4P,AH5,200,40,1000,2000,FPGA_33_0_1,33,0,1,F2A_2305,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,HP_2_8_4P,AH5,200,40,1000,2000,FPGA_33_0_2,33,0,2,F2A_2306,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,HP_2_8_4P,AH5,200,40,1000,2000,FPGA_33_0_3,33,0,3,F2A_2307,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,HP_2_8_4P,AH5,200,40,1000,2000,FPGA_33_0_4,33,0,4,F2A_2308,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,HP_2_8_4P,AH5,200,40,1000,2000,FPGA_33_0_5,33,0,5,F2A_2309,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,HP_2_8_4P,AH5,200,40,1000,2000,FPGA_33_0_6,33,0,6,F2A_2310,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,HP_2_8_4P,AH5,200,40,1000,2000,FPGA_33_0_7,33,0,7,F2A_2311,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,HP_2_8_4P,AH5,200,40,1000,2000,FPGA_33_0_8,33,0,8,F2A_2312,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,HP_2_8_4P,AH5,200,40,1000,2000,FPGA_33_0_9,33,0,9,F2A_2313,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,HP_2_8_4P,AH5,330,40,1000,3000,FPGA_33_0_10,33,0,10,F2A_2314,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,HP_2_8_4P,AH5,330,40,1000,3000,FPGA_33_0_11,33,0,11,F2A_2315,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,HP_2_8_4P,AH5,330,40,1000,3000,FPGA_33_0_12,33,0,12,F2A_2316,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,HP_2_8_4P,AH5,330,40,1000,3000,FPGA_33_0_13,33,0,13,F2A_2317,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,HP_2_8_4P,AH5,590,40,1000,5000,FPGA_33_0_14,33,0,14,F2A_2318,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,HP_2_8_4P,AH5,590,40,1000,5000,FPGA_33_0_15,33,0,15,F2A_2319,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,HP_2_8_4P,AH5,590,40,1000,5000,FPGA_33_0_16,33,0,16,F2A_2320,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,HP_2_8_4P,AH5,720,40,1000,6000,FPGA_33_0_17,33,0,17,F2A_2321,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,HP_2_8_4P,AH5,720,40,1000,6000,FPGA_33_0_18,33,0,18,F2A_2322,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,HP_2_8_4P,AH5,720,40,1000,6000,FPGA_33_0_19,33,0,19,F2A_2323,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,HP_2_8_4P,AH5,720,40,1000,6000,FPGA_33_0_20,33,0,20,F2A_2324,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,HP_2_8_4P,AH5,720,40,1000,6000,FPGA_33_0_21,33,0,21,F2A_2325,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_10,HP_2_9_4N,AF6,720,40,1000,6000,FPGA_33_0_22,33,0,22,F2A_2326,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_10,HP_2_9_4N,AF6,720,40,1000,6000,FPGA_33_0_23,33,0,23,F2A_2327,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_10,HP_2_9_4N,AF6,720,40,1000,6000,FPGA_33_0_24,33,0,24,F2A_2328,f2g_trx_reset_n_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_10,HP_2_9_4N,AF6,720,40,1000,6000,FPGA_33_0_25,33,0,25,F2A_2329,f2g_in_en_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_10,HP_2_9_4N,AF6,720,40,1000,6000,FPGA_33_0_26,33,0,26,F2A_2330,f2g_tx_oe_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_10,HP_2_9_4N,AF6,720,40,1000,6000,FPGA_33_0_27,33,0,27,F2A_2331,f2g_tx_dvalid_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_10,HP_2_9_4N,AF6,720,40,1000,6000,FPGA_33_0_28,33,0,28,F2A_2332,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,HP_2_8_4P,AH5,460,40,1000,4000,FPGA_33_0_48,33,0,48,A2F_2352,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,HP_2_8_4P,AH5,460,40,1000,4000,FPGA_33_0_49,33,0,49,A2F_2353,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,HP_2_8_4P,AH5,460,40,1000,4000,FPGA_33_0_50,33,0,50,A2F_2354,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,HP_2_8_4P,AH5,590,40,1000,5000,FPGA_33_0_51,33,0,51,A2F_2355,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,HP_2_8_4P,AH5,590,40,1000,5000,FPGA_33_0_52,33,0,52,A2F_2356,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,HP_2_8_4P,AH5,590,40,1000,5000,FPGA_33_0_53,33,0,53,A2F_2357,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,HP_2_8_4P,AH5,590,40,1000,5000,FPGA_33_0_54,33,0,54,A2F_2358,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,HP_2_8_4P,AH5,590,40,1000,5000,FPGA_33_0_55,33,0,55,A2F_2359,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,HP_2_8_4P,AH5,590,40,1000,5000,FPGA_33_0_56,33,0,56,A2F_2360,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,HP_2_8_4P,AH5,590,40,1000,5000,FPGA_33_0_57,33,0,57,A2F_2361,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,HP_2_8_4P,AH5,590,40,1000,5000,FPGA_33_0_58,33,0,58,A2F_2362,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,HP_2_8_4P,AH5,980,40,2000,1000,FPGA_33_0_59,33,0,59,A2F_2363,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,HP_2_8_4P,AH5,980,40,2000,1000,FPGA_33_0_60,33,0,60,A2F_2364,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_10,HP_2_9_4N,AF6,980,40,2000,1000,FPGA_33_0_61,33,0,61,A2F_2365,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,HP_2_CC_10_5P,AE6,70,40,1000,1000,FPGA_34_0_0,34,0,0,F2A_2376,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,HP_2_CC_10_5P,AE6,200,40,1000,2000,FPGA_34_0_1,34,0,1,F2A_2377,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,HP_2_CC_10_5P,AE6,200,40,1000,2000,FPGA_34_0_2,34,0,2,F2A_2378,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,HP_2_CC_10_5P,AE6,200,40,1000,2000,FPGA_34_0_3,34,0,3,F2A_2379,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,HP_2_CC_10_5P,AE6,200,40,1000,2000,FPGA_34_0_4,34,0,4,F2A_2380,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,HP_2_CC_10_5P,AE6,200,40,1000,2000,FPGA_34_0_5,34,0,5,F2A_2381,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,HP_2_CC_10_5P,AE6,200,40,1000,2000,FPGA_34_0_6,34,0,6,F2A_2382,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,HP_2_CC_10_5P,AE6,200,40,1000,2000,FPGA_34_0_7,34,0,7,F2A_2383,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,HP_2_CC_10_5P,AE6,200,40,1000,2000,FPGA_34_0_8,34,0,8,F2A_2384,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,HP_2_CC_10_5P,AE6,200,40,1000,2000,FPGA_34_0_9,34,0,9,F2A_2385,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,HP_2_CC_10_5P,AE6,330,40,1000,3000,FPGA_34_0_10,34,0,10,F2A_2386,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,HP_2_CC_10_5P,AE6,330,40,1000,3000,FPGA_34_0_11,34,0,11,F2A_2387,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,HP_2_CC_10_5P,AE6,330,40,1000,3000,FPGA_34_0_12,34,0,12,F2A_2388,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,HP_2_CC_10_5P,AE6,330,40,1000,3000,FPGA_34_0_13,34,0,13,F2A_2389,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,HP_2_CC_10_5P,AE6,590,40,1000,5000,FPGA_34_0_14,34,0,14,F2A_2390,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,HP_2_CC_10_5P,AE6,590,40,1000,5000,FPGA_34_0_15,34,0,15,F2A_2391,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,HP_2_CC_10_5P,AE6,590,40,1000,5000,FPGA_34_0_16,34,0,16,F2A_2392,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,HP_2_CC_10_5P,AE6,720,40,1000,6000,FPGA_34_0_17,34,0,17,F2A_2393,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,HP_2_CC_10_5P,AE6,720,40,1000,6000,FPGA_34_0_18,34,0,18,F2A_2394,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,HP_2_CC_10_5P,AE6,720,40,1000,6000,FPGA_34_0_19,34,0,19,F2A_2395,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,HP_2_CC_10_5P,AE6,720,40,1000,6000,FPGA_34_0_20,34,0,20,F2A_2396,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,HP_2_CC_10_5P,AE6,720,40,1000,6000,FPGA_34_0_21,34,0,21,F2A_2397,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_12,HP_2_CC_11_5N,AF9,720,40,1000,6000,FPGA_34_0_22,34,0,22,F2A_2398,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_12,HP_2_CC_11_5N,AF9,720,40,1000,6000,FPGA_34_0_23,34,0,23,F2A_2399,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_12,HP_2_CC_11_5N,AF9,720,40,1000,6000,FPGA_34_0_24,34,0,24,F2A_2400,f2g_trx_reset_n_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_12,HP_2_CC_11_5N,AF9,720,40,1000,6000,FPGA_34_0_25,34,0,25,F2A_2401,f2g_in_en_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_12,HP_2_CC_11_5N,AF9,720,40,1000,6000,FPGA_34_0_26,34,0,26,F2A_2402,f2g_tx_oe_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_12,HP_2_CC_11_5N,AF9,720,40,1000,6000,FPGA_34_0_27,34,0,27,F2A_2403,f2g_tx_dvalid_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_12,HP_2_CC_11_5N,AF9,720,40,1000,6000,FPGA_34_0_28,34,0,28,F2A_2404,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,HP_2_CC_10_5P,AE6,460,40,1000,4000,FPGA_34_0_48,34,0,48,A2F_2424,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,HP_2_CC_10_5P,AE6,460,40,1000,4000,FPGA_34_0_49,34,0,49,A2F_2425,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,HP_2_CC_10_5P,AE6,460,40,1000,4000,FPGA_34_0_50,34,0,50,A2F_2426,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,HP_2_CC_10_5P,AE6,590,40,1000,5000,FPGA_34_0_51,34,0,51,A2F_2427,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,HP_2_CC_10_5P,AE6,590,40,1000,5000,FPGA_34_0_52,34,0,52,A2F_2428,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,HP_2_CC_10_5P,AE6,590,40,1000,5000,FPGA_34_0_53,34,0,53,A2F_2429,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,HP_2_CC_10_5P,AE6,590,40,1000,5000,FPGA_34_0_54,34,0,54,A2F_2430,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,HP_2_CC_10_5P,AE6,590,40,1000,5000,FPGA_34_0_55,34,0,55,A2F_2431,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,HP_2_CC_10_5P,AE6,590,40,1000,5000,FPGA_34_0_56,34,0,56,A2F_2432,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,HP_2_CC_10_5P,AE6,590,40,1000,5000,FPGA_34_0_57,34,0,57,A2F_2433,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,HP_2_CC_10_5P,AE6,590,40,1000,5000,FPGA_34_0_58,34,0,58,A2F_2434,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,HP_2_CC_10_5P,AE6,980,40,2000,1000,FPGA_34_0_59,34,0,59,A2F_2435,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,HP_2_CC_10_5P,AE6,980,40,2000,1000,FPGA_34_0_60,34,0,60,A2F_2436,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_12,HP_2_CC_11_5N,AF9,980,40,2000,1000,FPGA_34_0_61,34,0,61,A2F_2437,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,HP_2_12_6P,AG11,70,40,1000,1000,FPGA_36_0_0,36,0,0,F2A_2520,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,HP_2_12_6P,AG11,200,40,1000,2000,FPGA_36_0_1,36,0,1,F2A_2521,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,HP_2_12_6P,AG11,200,40,1000,2000,FPGA_36_0_2,36,0,2,F2A_2522,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,HP_2_12_6P,AG11,200,40,1000,2000,FPGA_36_0_3,36,0,3,F2A_2523,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,HP_2_12_6P,AG11,200,40,1000,2000,FPGA_36_0_4,36,0,4,F2A_2524,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,HP_2_12_6P,AG11,200,40,1000,2000,FPGA_36_0_5,36,0,5,F2A_2525,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,HP_2_12_6P,AG11,200,40,1000,2000,FPGA_36_0_6,36,0,6,F2A_2526,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,HP_2_12_6P,AG11,200,40,1000,2000,FPGA_36_0_7,36,0,7,F2A_2527,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,HP_2_12_6P,AG11,200,40,1000,2000,FPGA_36_0_8,36,0,8,F2A_2528,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,HP_2_12_6P,AG11,200,40,1000,2000,FPGA_36_0_9,36,0,9,F2A_2529,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,HP_2_12_6P,AG11,330,40,1000,3000,FPGA_36_0_10,36,0,10,F2A_2530,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,HP_2_12_6P,AG11,330,40,1000,3000,FPGA_36_0_11,36,0,11,F2A_2531,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,HP_2_12_6P,AG11,330,40,1000,3000,FPGA_36_0_12,36,0,12,F2A_2532,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,HP_2_12_6P,AG11,330,40,1000,3000,FPGA_36_0_13,36,0,13,F2A_2533,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,HP_2_12_6P,AG11,590,40,1000,5000,FPGA_36_0_14,36,0,14,F2A_2534,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,HP_2_12_6P,AG11,590,40,1000,5000,FPGA_36_0_15,36,0,15,F2A_2535,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,HP_2_12_6P,AG11,590,40,1000,5000,FPGA_36_0_16,36,0,16,F2A_2536,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,HP_2_12_6P,AG11,720,40,1000,6000,FPGA_36_0_17,36,0,17,F2A_2537,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,HP_2_12_6P,AG11,720,40,1000,6000,FPGA_36_0_18,36,0,18,F2A_2538,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,HP_2_12_6P,AG11,720,40,1000,6000,FPGA_36_0_19,36,0,19,F2A_2539,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,HP_2_12_6P,AG11,720,40,1000,6000,FPGA_36_0_20,36,0,20,F2A_2540,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,HP_2_12_6P,AG11,720,40,1000,6000,FPGA_36_0_21,36,0,21,F2A_2541,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_14,HP_2_13_6N,AE9,720,40,1000,6000,FPGA_36_0_22,36,0,22,F2A_2542,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_14,HP_2_13_6N,AE9,720,40,1000,6000,FPGA_36_0_23,36,0,23,F2A_2543,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_14,HP_2_13_6N,AE9,720,40,1000,6000,FPGA_36_0_24,36,0,24,F2A_2544,f2g_trx_reset_n_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_14,HP_2_13_6N,AE9,720,40,1000,6000,FPGA_36_0_25,36,0,25,F2A_2545,f2g_in_en_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_14,HP_2_13_6N,AE9,720,40,1000,6000,FPGA_36_0_26,36,0,26,F2A_2546,f2g_tx_oe_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_14,HP_2_13_6N,AE9,720,40,1000,6000,FPGA_36_0_27,36,0,27,F2A_2547,f2g_tx_dvalid_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_14,HP_2_13_6N,AE9,720,40,1000,6000,FPGA_36_0_28,36,0,28,F2A_2548,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,HP_2_12_6P,AG11,460,40,1000,4000,FPGA_36_0_48,36,0,48,A2F_2568,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,HP_2_12_6P,AG11,460,40,1000,4000,FPGA_36_0_49,36,0,49,A2F_2569,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,HP_2_12_6P,AG11,460,40,1000,4000,FPGA_36_0_50,36,0,50,A2F_2570,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,HP_2_12_6P,AG11,590,40,1000,5000,FPGA_36_0_51,36,0,51,A2F_2571,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,HP_2_12_6P,AG11,590,40,1000,5000,FPGA_36_0_52,36,0,52,A2F_2572,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,HP_2_12_6P,AG11,590,40,1000,5000,FPGA_36_0_53,36,0,53,A2F_2573,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,HP_2_12_6P,AG11,590,40,1000,5000,FPGA_36_0_54,36,0,54,A2F_2574,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,HP_2_12_6P,AG11,590,40,1000,5000,FPGA_36_0_55,36,0,55,A2F_2575,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,HP_2_12_6P,AG11,590,40,1000,5000,FPGA_36_0_56,36,0,56,A2F_2576,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,HP_2_12_6P,AG11,590,40,1000,5000,FPGA_36_0_57,36,0,57,A2F_2577,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,HP_2_12_6P,AG11,590,40,1000,5000,FPGA_36_0_58,36,0,58,A2F_2578,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,HP_2_12_6P,AG11,980,40,2000,1000,FPGA_36_0_59,36,0,59,A2F_2579,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,HP_2_12_6P,AG11,980,40,2000,1000,FPGA_36_0_60,36,0,60,A2F_2580,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_14,HP_2_13_6N,AE9,980,40,2000,1000,FPGA_36_0_61,36,0,61,A2F_2581,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,HP_2_14_7P,AG8,70,40,1000,1000,FPGA_37_0_0,37,0,0,F2A_2592,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,HP_2_14_7P,AG8,200,40,1000,2000,FPGA_37_0_1,37,0,1,F2A_2593,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,HP_2_14_7P,AG8,200,40,1000,2000,FPGA_37_0_2,37,0,2,F2A_2594,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,HP_2_14_7P,AG8,200,40,1000,2000,FPGA_37_0_3,37,0,3,F2A_2595,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,HP_2_14_7P,AG8,200,40,1000,2000,FPGA_37_0_4,37,0,4,F2A_2596,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,HP_2_14_7P,AG8,200,40,1000,2000,FPGA_37_0_5,37,0,5,F2A_2597,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,HP_2_14_7P,AG8,200,40,1000,2000,FPGA_37_0_6,37,0,6,F2A_2598,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,HP_2_14_7P,AG8,200,40,1000,2000,FPGA_37_0_7,37,0,7,F2A_2599,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,HP_2_14_7P,AG8,200,40,1000,2000,FPGA_37_0_8,37,0,8,F2A_2600,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,HP_2_14_7P,AG8,200,40,1000,2000,FPGA_37_0_9,37,0,9,F2A_2601,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,HP_2_14_7P,AG8,330,40,1000,3000,FPGA_37_0_10,37,0,10,F2A_2602,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,HP_2_14_7P,AG8,330,40,1000,3000,FPGA_37_0_11,37,0,11,F2A_2603,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,HP_2_14_7P,AG8,330,40,1000,3000,FPGA_37_0_12,37,0,12,F2A_2604,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,HP_2_14_7P,AG8,330,40,1000,3000,FPGA_37_0_13,37,0,13,F2A_2605,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,HP_2_14_7P,AG8,590,40,1000,5000,FPGA_37_0_14,37,0,14,F2A_2606,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,HP_2_14_7P,AG8,590,40,1000,5000,FPGA_37_0_15,37,0,15,F2A_2607,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,HP_2_14_7P,AG8,590,40,1000,5000,FPGA_37_0_16,37,0,16,F2A_2608,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,HP_2_14_7P,AG8,720,40,1000,6000,FPGA_37_0_17,37,0,17,F2A_2609,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,HP_2_14_7P,AG8,720,40,1000,6000,FPGA_37_0_18,37,0,18,F2A_2610,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,HP_2_14_7P,AG8,720,40,1000,6000,FPGA_37_0_19,37,0,19,F2A_2611,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,HP_2_14_7P,AG8,720,40,1000,6000,FPGA_37_0_20,37,0,20,F2A_2612,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,HP_2_14_7P,AG8,720,40,1000,6000,FPGA_37_0_21,37,0,21,F2A_2613,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_16,HP_2_15_7N,AB11,720,40,1000,6000,FPGA_37_0_22,37,0,22,F2A_2614,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_16,HP_2_15_7N,AB11,720,40,1000,6000,FPGA_37_0_23,37,0,23,F2A_2615,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_16,HP_2_15_7N,AB11,720,40,1000,6000,FPGA_37_0_24,37,0,24,F2A_2616,f2g_trx_reset_n_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_16,HP_2_15_7N,AB11,720,40,1000,6000,FPGA_37_0_25,37,0,25,F2A_2617,f2g_in_en_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_16,HP_2_15_7N,AB11,720,40,1000,6000,FPGA_37_0_26,37,0,26,F2A_2618,f2g_tx_oe_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_16,HP_2_15_7N,AB11,720,40,1000,6000,FPGA_37_0_27,37,0,27,F2A_2619,f2g_tx_dvalid_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_16,HP_2_15_7N,AB11,720,40,1000,6000,FPGA_37_0_28,37,0,28,F2A_2620,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,HP_2_14_7P,AG8,460,40,1000,4000,FPGA_37_0_48,37,0,48,A2F_2640,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,HP_2_14_7P,AG8,460,40,1000,4000,FPGA_37_0_49,37,0,49,A2F_2641,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,HP_2_14_7P,AG8,460,40,1000,4000,FPGA_37_0_50,37,0,50,A2F_2642,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,HP_2_14_7P,AG8,590,40,1000,5000,FPGA_37_0_51,37,0,51,A2F_2643,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,HP_2_14_7P,AG8,590,40,1000,5000,FPGA_37_0_52,37,0,52,A2F_2644,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,HP_2_14_7P,AG8,590,40,1000,5000,FPGA_37_0_53,37,0,53,A2F_2645,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,HP_2_14_7P,AG8,590,40,1000,5000,FPGA_37_0_54,37,0,54,A2F_2646,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,HP_2_14_7P,AG8,590,40,1000,5000,FPGA_37_0_55,37,0,55,A2F_2647,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,HP_2_14_7P,AG8,590,40,1000,5000,FPGA_37_0_56,37,0,56,A2F_2648,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,HP_2_14_7P,AG8,590,40,1000,5000,FPGA_37_0_57,37,0,57,A2F_2649,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,HP_2_14_7P,AG8,590,40,1000,5000,FPGA_37_0_58,37,0,58,A2F_2650,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,HP_2_14_7P,AG8,980,40,2000,1000,FPGA_37_0_59,37,0,59,A2F_2651,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,HP_2_14_7P,AG8,980,40,2000,1000,FPGA_37_0_60,37,0,60,A2F_2652,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_16,HP_2_15_7N,AB11,980,40,2000,1000,FPGA_37_0_61,37,0,61,A2F_2653,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,HP_2_16_8P,AF8,70,40,1000,1000,FPGA_38_0_0,38,0,0,F2A_2664,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,HP_2_16_8P,AF8,200,40,1000,2000,FPGA_38_0_1,38,0,1,F2A_2665,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,HP_2_16_8P,AF8,200,40,1000,2000,FPGA_38_0_2,38,0,2,F2A_2666,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,HP_2_16_8P,AF8,200,40,1000,2000,FPGA_38_0_3,38,0,3,F2A_2667,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,HP_2_16_8P,AF8,200,40,1000,2000,FPGA_38_0_4,38,0,4,F2A_2668,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,HP_2_16_8P,AF8,200,40,1000,2000,FPGA_38_0_5,38,0,5,F2A_2669,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,HP_2_16_8P,AF8,200,40,1000,2000,FPGA_38_0_6,38,0,6,F2A_2670,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,HP_2_16_8P,AF8,200,40,1000,2000,FPGA_38_0_7,38,0,7,F2A_2671,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,HP_2_16_8P,AF8,200,40,1000,2000,FPGA_38_0_8,38,0,8,F2A_2672,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,HP_2_16_8P,AF8,200,40,1000,2000,FPGA_38_0_9,38,0,9,F2A_2673,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,HP_2_16_8P,AF8,330,40,1000,3000,FPGA_38_0_10,38,0,10,F2A_2674,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,HP_2_16_8P,AF8,330,40,1000,3000,FPGA_38_0_11,38,0,11,F2A_2675,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,HP_2_16_8P,AF8,330,40,1000,3000,FPGA_38_0_12,38,0,12,F2A_2676,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,HP_2_16_8P,AF8,330,40,1000,3000,FPGA_38_0_13,38,0,13,F2A_2677,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,HP_2_16_8P,AF8,590,40,1000,5000,FPGA_38_0_14,38,0,14,F2A_2678,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,HP_2_16_8P,AF8,590,40,1000,5000,FPGA_38_0_15,38,0,15,F2A_2679,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,HP_2_16_8P,AF8,590,40,1000,5000,FPGA_38_0_16,38,0,16,F2A_2680,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,HP_2_16_8P,AF8,720,40,1000,6000,FPGA_38_0_17,38,0,17,F2A_2681,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,HP_2_16_8P,AF8,720,40,1000,6000,FPGA_38_0_18,38,0,18,F2A_2682,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,HP_2_16_8P,AF8,720,40,1000,6000,FPGA_38_0_19,38,0,19,F2A_2683,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,HP_2_16_8P,AF8,720,40,1000,6000,FPGA_38_0_20,38,0,20,F2A_2684,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,HP_2_16_8P,AF8,720,40,1000,6000,FPGA_38_0_21,38,0,21,F2A_2685,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_18,HP_2_17_8N,AC9,720,40,1000,6000,FPGA_38_0_22,38,0,22,F2A_2686,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_18,HP_2_17_8N,AC9,720,40,1000,6000,FPGA_38_0_23,38,0,23,F2A_2687,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_18,HP_2_17_8N,AC9,720,40,1000,6000,FPGA_38_0_24,38,0,24,F2A_2688,f2g_trx_reset_n_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_18,HP_2_17_8N,AC9,720,40,1000,6000,FPGA_38_0_25,38,0,25,F2A_2689,f2g_in_en_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_18,HP_2_17_8N,AC9,720,40,1000,6000,FPGA_38_0_26,38,0,26,F2A_2690,f2g_tx_oe_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_18,HP_2_17_8N,AC9,720,40,1000,6000,FPGA_38_0_27,38,0,27,F2A_2691,f2g_tx_dvalid_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_18,HP_2_17_8N,AC9,720,40,1000,6000,FPGA_38_0_28,38,0,28,F2A_2692,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,HP_2_16_8P,AF8,460,40,1000,4000,FPGA_38_0_48,38,0,48,A2F_2712,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,HP_2_16_8P,AF8,460,40,1000,4000,FPGA_38_0_49,38,0,49,A2F_2713,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,HP_2_16_8P,AF8,460,40,1000,4000,FPGA_38_0_50,38,0,50,A2F_2714,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,HP_2_16_8P,AF8,590,40,1000,5000,FPGA_38_0_51,38,0,51,A2F_2715,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,HP_2_16_8P,AF8,590,40,1000,5000,FPGA_38_0_52,38,0,52,A2F_2716,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,HP_2_16_8P,AF8,590,40,1000,5000,FPGA_38_0_53,38,0,53,A2F_2717,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,HP_2_16_8P,AF8,590,40,1000,5000,FPGA_38_0_54,38,0,54,A2F_2718,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,HP_2_16_8P,AF8,590,40,1000,5000,FPGA_38_0_55,38,0,55,A2F_2719,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,HP_2_16_8P,AF8,590,40,1000,5000,FPGA_38_0_56,38,0,56,A2F_2720,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,HP_2_16_8P,AF8,590,40,1000,5000,FPGA_38_0_57,38,0,57,A2F_2721,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,HP_2_16_8P,AF8,590,40,1000,5000,FPGA_38_0_58,38,0,58,A2F_2722,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,HP_2_16_8P,AF8,980,40,2000,1000,FPGA_38_0_59,38,0,59,A2F_2723,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,HP_2_16_8P,AF8,980,40,2000,1000,FPGA_38_0_60,38,0,60,A2F_2724,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_18,HP_2_17_8N,AC9,980,40,2000,1000,FPGA_38_0_61,38,0,61,A2F_2725,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,HP_2_18_9P,AD9,70,40,1000,1000,FPGA_40_0_0,40,0,0,F2A_2808,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,HP_2_18_9P,AD9,200,40,1000,2000,FPGA_40_0_1,40,0,1,F2A_2809,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,HP_2_18_9P,AD9,200,40,1000,2000,FPGA_40_0_2,40,0,2,F2A_2810,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,HP_2_18_9P,AD9,200,40,1000,2000,FPGA_40_0_3,40,0,3,F2A_2811,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,HP_2_18_9P,AD9,200,40,1000,2000,FPGA_40_0_4,40,0,4,F2A_2812,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,HP_2_18_9P,AD9,200,40,1000,2000,FPGA_40_0_5,40,0,5,F2A_2813,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,HP_2_18_9P,AD9,200,40,1000,2000,FPGA_40_0_6,40,0,6,F2A_2814,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,HP_2_18_9P,AD9,200,40,1000,2000,FPGA_40_0_7,40,0,7,F2A_2815,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,HP_2_18_9P,AD9,200,40,1000,2000,FPGA_40_0_8,40,0,8,F2A_2816,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,HP_2_18_9P,AD9,200,40,1000,2000,FPGA_40_0_9,40,0,9,F2A_2817,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,HP_2_18_9P,AD9,330,40,1000,3000,FPGA_40_0_10,40,0,10,F2A_2818,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,HP_2_18_9P,AD9,330,40,1000,3000,FPGA_40_0_11,40,0,11,F2A_2819,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,HP_2_18_9P,AD9,330,40,1000,3000,FPGA_40_0_12,40,0,12,F2A_2820,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,HP_2_18_9P,AD9,330,40,1000,3000,FPGA_40_0_13,40,0,13,F2A_2821,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,HP_2_18_9P,AD9,590,40,1000,5000,FPGA_40_0_14,40,0,14,F2A_2822,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,HP_2_18_9P,AD9,590,40,1000,5000,FPGA_40_0_15,40,0,15,F2A_2823,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,HP_2_18_9P,AD9,590,40,1000,5000,FPGA_40_0_16,40,0,16,F2A_2824,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,HP_2_18_9P,AD9,720,40,1000,6000,FPGA_40_0_17,40,0,17,F2A_2825,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,HP_2_18_9P,AD9,720,40,1000,6000,FPGA_40_0_18,40,0,18,F2A_2826,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,HP_2_18_9P,AD9,720,40,1000,6000,FPGA_40_0_19,40,0,19,F2A_2827,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,HP_2_18_9P,AD9,720,40,1000,6000,FPGA_40_0_20,40,0,20,F2A_2828,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,HP_2_18_9P,AD9,720,40,1000,6000,FPGA_40_0_21,40,0,21,F2A_2829,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_20,HP_2_19_9N,AD8,720,40,1000,6000,FPGA_40_0_22,40,0,22,F2A_2830,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_20,HP_2_19_9N,AD8,720,40,1000,6000,FPGA_40_0_23,40,0,23,F2A_2831,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_20,HP_2_19_9N,AD8,720,40,1000,6000,FPGA_40_0_24,40,0,24,F2A_2832,f2g_trx_reset_n_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_20,HP_2_19_9N,AD8,720,40,1000,6000,FPGA_40_0_25,40,0,25,F2A_2833,f2g_in_en_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_20,HP_2_19_9N,AD8,720,40,1000,6000,FPGA_40_0_26,40,0,26,F2A_2834,f2g_tx_oe_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_20,HP_2_19_9N,AD8,720,40,1000,6000,FPGA_40_0_27,40,0,27,F2A_2835,f2g_tx_dvalid_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_20,HP_2_19_9N,AD8,720,40,1000,6000,FPGA_40_0_28,40,0,28,F2A_2836,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,HP_2_18_9P,AD9,460,40,1000,4000,FPGA_40_0_48,40,0,48,A2F_2856,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,HP_2_18_9P,AD9,460,40,1000,4000,FPGA_40_0_49,40,0,49,A2F_2857,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,HP_2_18_9P,AD9,460,40,1000,4000,FPGA_40_0_50,40,0,50,A2F_2858,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,HP_2_18_9P,AD9,590,40,1000,5000,FPGA_40_0_51,40,0,51,A2F_2859,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,HP_2_18_9P,AD9,590,40,1000,5000,FPGA_40_0_52,40,0,52,A2F_2860,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,HP_2_18_9P,AD9,590,40,1000,5000,FPGA_40_0_53,40,0,53,A2F_2861,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,HP_2_18_9P,AD9,590,40,1000,5000,FPGA_40_0_54,40,0,54,A2F_2862,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,HP_2_18_9P,AD9,590,40,1000,5000,FPGA_40_0_55,40,0,55,A2F_2863,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,HP_2_18_9P,AD9,590,40,1000,5000,FPGA_40_0_56,40,0,56,A2F_2864,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,HP_2_18_9P,AD9,590,40,1000,5000,FPGA_40_0_57,40,0,57,A2F_2865,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,HP_2_18_9P,AD9,590,40,1000,5000,FPGA_40_0_58,40,0,58,A2F_2866,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,HP_2_18_9P,AD9,980,40,2000,1000,FPGA_40_0_59,40,0,59,A2F_2867,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,HP_2_18_9P,AD9,980,40,2000,1000,FPGA_40_0_60,40,0,60,A2F_2868,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_20,HP_2_19_9N,AD8,980,40,2000,1000,FPGA_40_0_61,40,0,61,A2F_2869,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,70,40,1000,1000,FPGA_41_0_0,41,0,0,F2A_2880,f2g_addr[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,70,40,1000,1000,FPGA_41_0_1,41,0,1,F2A_2881,f2g_addr[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,70,40,1000,1000,FPGA_41_0_2,41,0,2,F2A_2882,f2g_addr[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,70,40,1000,1000,FPGA_41_0_3,41,0,3,F2A_2883,f2g_addr[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,70,40,1000,1000,FPGA_41_0_4,41,0,4,F2A_2884,f2g_addr[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,70,40,1000,1000,FPGA_41_0_5,41,0,5,F2A_2885,f2g_trx_dly_ld,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,70,40,1000,1000,FPGA_41_0_6,41,0,6,F2A_2886,f2g_trx_dly_adj,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,70,40,1000,1000,FPGA_41_0_7,41,0,7,F2A_2887,f2g_trx_dly_inc,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,70,40,1000,1000,FPGA_41_0_8,41,0,8,F2A_2888,f2g_rx_bitslip_adj,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,330,40,1000,3000,FPGA_41_0_48,41,0,48,A2F_2928,g2f_trx_dly_tap[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,330,40,1000,3000,FPGA_41_0_49,41,0,49,A2F_2929,g2f_trx_dly_tap[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,330,40,1000,3000,FPGA_41_0_50,41,0,50,A2F_2930,g2f_trx_dly_tap[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,330,40,1000,3000,FPGA_41_0_51,41,0,51,A2F_2931,g2f_trx_dly_tap[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,330,40,1000,3000,FPGA_41_0_52,41,0,52,A2F_2932,g2f_trx_dly_tap[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,330,40,1000,3000,FPGA_41_0_53,41,0,53,A2F_2933,g2f_trx_dly_tap[5],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,460,40,1000,4000,FPGA_41_0_54,41,0,54,A2F_2934,g2f_rx_dpa_lock,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,460,40,1000,4000,FPGA_41_0_55,41,0,55,A2F_2935,g2f_rx_dpa_error,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,460,40,1000,4000,FPGA_41_0_56,41,0,56,A2F_2936,g2f_rx_dpa_phase[0],,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,460,40,1000,4000,FPGA_41_0_57,41,0,57,A2F_2937,g2f_rx_dpa_phase[1],,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,460,40,1000,4000,FPGA_41_0_58,41,0,58,A2F_2938,g2f_rx_dpa_phase[2],,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,70,40,1000,1000,FPGA_42_0_0,42,0,0,F2A_2952,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,200,40,1000,2000,FPGA_42_0_1,42,0,1,F2A_2953,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,200,40,1000,2000,FPGA_42_0_2,42,0,2,F2A_2954,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,200,40,1000,2000,FPGA_42_0_3,42,0,3,F2A_2955,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,200,40,1000,2000,FPGA_42_0_4,42,0,4,F2A_2956,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,200,40,1000,2000,FPGA_42_0_5,42,0,5,F2A_2957,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,200,40,1000,2000,FPGA_42_0_6,42,0,6,F2A_2958,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,200,40,1000,2000,FPGA_42_0_7,42,0,7,F2A_2959,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,200,40,1000,2000,FPGA_42_0_8,42,0,8,F2A_2960,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,200,40,1000,2000,FPGA_42_0_9,42,0,9,F2A_2961,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,330,40,1000,3000,FPGA_42_0_10,42,0,10,F2A_2962,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,330,40,1000,3000,FPGA_42_0_11,42,0,11,F2A_2963,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,330,40,1000,3000,FPGA_42_0_12,42,0,12,F2A_2964,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,330,40,1000,3000,FPGA_42_0_13,42,0,13,F2A_2965,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,590,40,1000,5000,FPGA_42_0_14,42,0,14,F2A_2966,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,590,40,1000,5000,FPGA_42_0_15,42,0,15,F2A_2967,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,590,40,1000,5000,FPGA_42_0_16,42,0,16,F2A_2968,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,720,40,1000,6000,FPGA_42_0_17,42,0,17,F2A_2969,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,720,40,1000,6000,FPGA_42_0_18,42,0,18,F2A_2970,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,720,40,1000,6000,FPGA_42_0_19,42,0,19,F2A_2971,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,720,40,1000,6000,FPGA_42_0_20,42,0,20,F2A_2972,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,720,40,1000,6000,FPGA_42_0_21,42,0,21,F2A_2973,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_22,HP_2_21_10N,AG10,720,40,1000,6000,FPGA_42_0_22,42,0,22,F2A_2974,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_22,HP_2_21_10N,AG10,720,40,1000,6000,FPGA_42_0_23,42,0,23,F2A_2975,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_22,HP_2_21_10N,AG10,720,40,1000,6000,FPGA_42_0_24,42,0,24,F2A_2976,f2g_trx_reset_n_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_22,HP_2_21_10N,AG10,720,40,1000,6000,FPGA_42_0_25,42,0,25,F2A_2977,f2g_in_en_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_22,HP_2_21_10N,AG10,720,40,1000,6000,FPGA_42_0_26,42,0,26,F2A_2978,f2g_tx_oe_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_22,HP_2_21_10N,AG10,720,40,1000,6000,FPGA_42_0_27,42,0,27,F2A_2979,f2g_tx_dvalid_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_22,HP_2_21_10N,AG10,720,40,1000,6000,FPGA_42_0_28,42,0,28,F2A_2980,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,460,40,1000,4000,FPGA_42_0_48,42,0,48,A2F_3000,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,460,40,1000,4000,FPGA_42_0_49,42,0,49,A2F_3001,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,460,40,1000,4000,FPGA_42_0_50,42,0,50,A2F_3002,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,590,40,1000,5000,FPGA_42_0_51,42,0,51,A2F_3003,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,590,40,1000,5000,FPGA_42_0_52,42,0,52,A2F_3004,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,590,40,1000,5000,FPGA_42_0_53,42,0,53,A2F_3005,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,590,40,1000,5000,FPGA_42_0_54,42,0,54,A2F_3006,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,590,40,1000,5000,FPGA_42_0_55,42,0,55,A2F_3007,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,590,40,1000,5000,FPGA_42_0_56,42,0,56,A2F_3008,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,590,40,1000,5000,FPGA_42_0_57,42,0,57,A2F_3009,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,590,40,1000,5000,FPGA_42_0_58,42,0,58,A2F_3010,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,980,40,2000,1000,FPGA_42_0_59,42,0,59,A2F_3011,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,980,40,2000,1000,FPGA_42_0_60,42,0,60,A2F_3012,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_22,HP_2_21_10N,AG10,980,40,2000,1000,FPGA_42_0_61,42,0,61,A2F_3013,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,HP_2_22_11P,AG9,70,40,1000,1000,FPGA_44_0_0,44,0,0,F2A_3096,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,HP_2_22_11P,AG9,200,40,1000,2000,FPGA_44_0_1,44,0,1,F2A_3097,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,HP_2_22_11P,AG9,200,40,1000,2000,FPGA_44_0_2,44,0,2,F2A_3098,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,HP_2_22_11P,AG9,200,40,1000,2000,FPGA_44_0_3,44,0,3,F2A_3099,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,HP_2_22_11P,AG9,200,40,1000,2000,FPGA_44_0_4,44,0,4,F2A_3100,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,HP_2_22_11P,AG9,200,40,1000,2000,FPGA_44_0_5,44,0,5,F2A_3101,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,HP_2_22_11P,AG9,200,40,1000,2000,FPGA_44_0_6,44,0,6,F2A_3102,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,HP_2_22_11P,AG9,200,40,1000,2000,FPGA_44_0_7,44,0,7,F2A_3103,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,HP_2_22_11P,AG9,200,40,1000,2000,FPGA_44_0_8,44,0,8,F2A_3104,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,HP_2_22_11P,AG9,200,40,1000,2000,FPGA_44_0_9,44,0,9,F2A_3105,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,HP_2_22_11P,AG9,330,40,1000,3000,FPGA_44_0_10,44,0,10,F2A_3106,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,HP_2_22_11P,AG9,330,40,1000,3000,FPGA_44_0_11,44,0,11,F2A_3107,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,HP_2_22_11P,AG9,330,40,1000,3000,FPGA_44_0_12,44,0,12,F2A_3108,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,HP_2_22_11P,AG9,330,40,1000,3000,FPGA_44_0_13,44,0,13,F2A_3109,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,HP_2_22_11P,AG9,590,40,1000,5000,FPGA_44_0_14,44,0,14,F2A_3110,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,HP_2_22_11P,AG9,590,40,1000,5000,FPGA_44_0_15,44,0,15,F2A_3111,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,HP_2_22_11P,AG9,590,40,1000,5000,FPGA_44_0_16,44,0,16,F2A_3112,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,HP_2_22_11P,AG9,720,40,1000,6000,FPGA_44_0_17,44,0,17,F2A_3113,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,HP_2_22_11P,AG9,720,40,1000,6000,FPGA_44_0_18,44,0,18,F2A_3114,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,HP_2_22_11P,AG9,720,40,1000,6000,FPGA_44_0_19,44,0,19,F2A_3115,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,HP_2_22_11P,AG9,720,40,1000,6000,FPGA_44_0_20,44,0,20,F2A_3116,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,HP_2_22_11P,AG9,720,40,1000,6000,FPGA_44_0_21,44,0,21,F2A_3117,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_24,HP_2_23_11N,AC8,720,40,1000,6000,FPGA_44_0_22,44,0,22,F2A_3118,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_24,HP_2_23_11N,AC8,720,40,1000,6000,FPGA_44_0_23,44,0,23,F2A_3119,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_24,HP_2_23_11N,AC8,720,40,1000,6000,FPGA_44_0_24,44,0,24,F2A_3120,f2g_trx_reset_n_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_24,HP_2_23_11N,AC8,720,40,1000,6000,FPGA_44_0_25,44,0,25,F2A_3121,f2g_in_en_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_24,HP_2_23_11N,AC8,720,40,1000,6000,FPGA_44_0_26,44,0,26,F2A_3122,f2g_tx_oe_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_24,HP_2_23_11N,AC8,720,40,1000,6000,FPGA_44_0_27,44,0,27,F2A_3123,f2g_tx_dvalid_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_24,HP_2_23_11N,AC8,720,40,1000,6000,FPGA_44_0_28,44,0,28,F2A_3124,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,HP_2_22_11P,AG9,460,40,1000,4000,FPGA_44_0_48,44,0,48,A2F_3144,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,HP_2_22_11P,AG9,460,40,1000,4000,FPGA_44_0_49,44,0,49,A2F_3145,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,HP_2_22_11P,AG9,460,40,1000,4000,FPGA_44_0_50,44,0,50,A2F_3146,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,HP_2_22_11P,AG9,590,40,1000,5000,FPGA_44_0_51,44,0,51,A2F_3147,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,HP_2_22_11P,AG9,590,40,1000,5000,FPGA_44_0_52,44,0,52,A2F_3148,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,HP_2_22_11P,AG9,590,40,1000,5000,FPGA_44_0_53,44,0,53,A2F_3149,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,HP_2_22_11P,AG9,590,40,1000,5000,FPGA_44_0_54,44,0,54,A2F_3150,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,HP_2_22_11P,AG9,590,40,1000,5000,FPGA_44_0_55,44,0,55,A2F_3151,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,HP_2_22_11P,AG9,590,40,1000,5000,FPGA_44_0_56,44,0,56,A2F_3152,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,HP_2_22_11P,AG9,590,40,1000,5000,FPGA_44_0_57,44,0,57,A2F_3153,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,HP_2_22_11P,AG9,590,40,1000,5000,FPGA_44_0_58,44,0,58,A2F_3154,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,HP_2_22_11P,AG9,980,40,2000,1000,FPGA_44_0_59,44,0,59,A2F_3155,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,HP_2_22_11P,AG9,980,40,2000,1000,FPGA_44_0_60,44,0,60,A2F_3156,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_24,HP_2_23_11N,AC8,980,40,2000,1000,FPGA_44_0_61,44,0,61,A2F_3157,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,HP_2_24_12P,AH3,70,40,1000,1000,FPGA_45_0_0,45,0,0,F2A_3168,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,HP_2_24_12P,AH3,200,40,1000,2000,FPGA_45_0_1,45,0,1,F2A_3169,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,HP_2_24_12P,AH3,200,40,1000,2000,FPGA_45_0_2,45,0,2,F2A_3170,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,HP_2_24_12P,AH3,200,40,1000,2000,FPGA_45_0_3,45,0,3,F2A_3171,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,HP_2_24_12P,AH3,200,40,1000,2000,FPGA_45_0_4,45,0,4,F2A_3172,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,HP_2_24_12P,AH3,200,40,1000,2000,FPGA_45_0_5,45,0,5,F2A_3173,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,HP_2_24_12P,AH3,200,40,1000,2000,FPGA_45_0_6,45,0,6,F2A_3174,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,HP_2_24_12P,AH3,200,40,1000,2000,FPGA_45_0_7,45,0,7,F2A_3175,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,HP_2_24_12P,AH3,200,40,1000,2000,FPGA_45_0_8,45,0,8,F2A_3176,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,HP_2_24_12P,AH3,200,40,1000,2000,FPGA_45_0_9,45,0,9,F2A_3177,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,HP_2_24_12P,AH3,330,40,1000,3000,FPGA_45_0_10,45,0,10,F2A_3178,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,HP_2_24_12P,AH3,330,40,1000,3000,FPGA_45_0_11,45,0,11,F2A_3179,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,HP_2_24_12P,AH3,330,40,1000,3000,FPGA_45_0_12,45,0,12,F2A_3180,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,HP_2_24_12P,AH3,330,40,1000,3000,FPGA_45_0_13,45,0,13,F2A_3181,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,HP_2_24_12P,AH3,590,40,1000,5000,FPGA_45_0_14,45,0,14,F2A_3182,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,HP_2_24_12P,AH3,590,40,1000,5000,FPGA_45_0_15,45,0,15,F2A_3183,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,HP_2_24_12P,AH3,590,40,1000,5000,FPGA_45_0_16,45,0,16,F2A_3184,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,HP_2_24_12P,AH3,720,40,1000,6000,FPGA_45_0_17,45,0,17,F2A_3185,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,HP_2_24_12P,AH3,720,40,1000,6000,FPGA_45_0_18,45,0,18,F2A_3186,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,HP_2_24_12P,AH3,720,40,1000,6000,FPGA_45_0_19,45,0,19,F2A_3187,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,HP_2_24_12P,AH3,720,40,1000,6000,FPGA_45_0_20,45,0,20,F2A_3188,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,HP_2_24_12P,AH3,720,40,1000,6000,FPGA_45_0_21,45,0,21,F2A_3189,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_26,HP_2_25_12N,AC10,720,40,1000,6000,FPGA_45_0_22,45,0,22,F2A_3190,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_26,HP_2_25_12N,AC10,720,40,1000,6000,FPGA_45_0_23,45,0,23,F2A_3191,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_26,HP_2_25_12N,AC10,720,40,1000,6000,FPGA_45_0_24,45,0,24,F2A_3192,f2g_trx_reset_n_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_26,HP_2_25_12N,AC10,720,40,1000,6000,FPGA_45_0_25,45,0,25,F2A_3193,f2g_in_en_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_26,HP_2_25_12N,AC10,720,40,1000,6000,FPGA_45_0_26,45,0,26,F2A_3194,f2g_tx_oe_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_26,HP_2_25_12N,AC10,720,40,1000,6000,FPGA_45_0_27,45,0,27,F2A_3195,f2g_tx_dvalid_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_26,HP_2_25_12N,AC10,720,40,1000,6000,FPGA_45_0_28,45,0,28,F2A_3196,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,HP_2_24_12P,AH3,460,40,1000,4000,FPGA_45_0_48,45,0,48,A2F_3216,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,HP_2_24_12P,AH3,460,40,1000,4000,FPGA_45_0_49,45,0,49,A2F_3217,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,HP_2_24_12P,AH3,460,40,1000,4000,FPGA_45_0_50,45,0,50,A2F_3218,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,HP_2_24_12P,AH3,590,40,1000,5000,FPGA_45_0_51,45,0,51,A2F_3219,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,HP_2_24_12P,AH3,590,40,1000,5000,FPGA_45_0_52,45,0,52,A2F_3220,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,HP_2_24_12P,AH3,590,40,1000,5000,FPGA_45_0_53,45,0,53,A2F_3221,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,HP_2_24_12P,AH3,590,40,1000,5000,FPGA_45_0_54,45,0,54,A2F_3222,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,HP_2_24_12P,AH3,590,40,1000,5000,FPGA_45_0_55,45,0,55,A2F_3223,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,HP_2_24_12P,AH3,590,40,1000,5000,FPGA_45_0_56,45,0,56,A2F_3224,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,HP_2_24_12P,AH3,590,40,1000,5000,FPGA_45_0_57,45,0,57,A2F_3225,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,HP_2_24_12P,AH3,590,40,1000,5000,FPGA_45_0_58,45,0,58,A2F_3226,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,HP_2_24_12P,AH3,980,40,2000,1000,FPGA_45_0_59,45,0,59,A2F_3227,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,HP_2_24_12P,AH3,980,40,2000,1000,FPGA_45_0_60,45,0,60,A2F_3228,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_26,HP_2_25_12N,AC10,980,40,2000,1000,FPGA_45_0_61,45,0,61,A2F_3229,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,HP_2_26_13P,AD10,70,40,1000,1000,FPGA_46_0_0,46,0,0,F2A_3240,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,HP_2_26_13P,AD10,200,40,1000,2000,FPGA_46_0_1,46,0,1,F2A_3241,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,HP_2_26_13P,AD10,200,40,1000,2000,FPGA_46_0_2,46,0,2,F2A_3242,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,HP_2_26_13P,AD10,200,40,1000,2000,FPGA_46_0_3,46,0,3,F2A_3243,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,HP_2_26_13P,AD10,200,40,1000,2000,FPGA_46_0_4,46,0,4,F2A_3244,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,HP_2_26_13P,AD10,200,40,1000,2000,FPGA_46_0_5,46,0,5,F2A_3245,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,HP_2_26_13P,AD10,200,40,1000,2000,FPGA_46_0_6,46,0,6,F2A_3246,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,HP_2_26_13P,AD10,200,40,1000,2000,FPGA_46_0_7,46,0,7,F2A_3247,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,HP_2_26_13P,AD10,200,40,1000,2000,FPGA_46_0_8,46,0,8,F2A_3248,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,HP_2_26_13P,AD10,200,40,1000,2000,FPGA_46_0_9,46,0,9,F2A_3249,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,HP_2_26_13P,AD10,330,40,1000,3000,FPGA_46_0_10,46,0,10,F2A_3250,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,HP_2_26_13P,AD10,330,40,1000,3000,FPGA_46_0_11,46,0,11,F2A_3251,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,HP_2_26_13P,AD10,330,40,1000,3000,FPGA_46_0_12,46,0,12,F2A_3252,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,HP_2_26_13P,AD10,330,40,1000,3000,FPGA_46_0_13,46,0,13,F2A_3253,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,HP_2_26_13P,AD10,590,40,1000,5000,FPGA_46_0_14,46,0,14,F2A_3254,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,HP_2_26_13P,AD10,590,40,1000,5000,FPGA_46_0_15,46,0,15,F2A_3255,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,HP_2_26_13P,AD10,590,40,1000,5000,FPGA_46_0_16,46,0,16,F2A_3256,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,HP_2_26_13P,AD10,720,40,1000,6000,FPGA_46_0_17,46,0,17,F2A_3257,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,HP_2_26_13P,AD10,720,40,1000,6000,FPGA_46_0_18,46,0,18,F2A_3258,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,HP_2_26_13P,AD10,720,40,1000,6000,FPGA_46_0_19,46,0,19,F2A_3259,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,HP_2_26_13P,AD10,720,40,1000,6000,FPGA_46_0_20,46,0,20,F2A_3260,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,HP_2_26_13P,AD10,720,40,1000,6000,FPGA_46_0_21,46,0,21,F2A_3261,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_28,HP_2_27_13N,AD11,720,40,1000,6000,FPGA_46_0_22,46,0,22,F2A_3262,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_28,HP_2_27_13N,AD11,720,40,1000,6000,FPGA_46_0_23,46,0,23,F2A_3263,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_28,HP_2_27_13N,AD11,720,40,1000,6000,FPGA_46_0_24,46,0,24,F2A_3264,f2g_trx_reset_n_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_28,HP_2_27_13N,AD11,720,40,1000,6000,FPGA_46_0_25,46,0,25,F2A_3265,f2g_in_en_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_28,HP_2_27_13N,AD11,720,40,1000,6000,FPGA_46_0_26,46,0,26,F2A_3266,f2g_tx_oe_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_28,HP_2_27_13N,AD11,720,40,1000,6000,FPGA_46_0_27,46,0,27,F2A_3267,f2g_tx_dvalid_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_28,HP_2_27_13N,AD11,720,40,1000,6000,FPGA_46_0_28,46,0,28,F2A_3268,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,HP_2_26_13P,AD10,460,40,1000,4000,FPGA_46_0_48,46,0,48,A2F_3288,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,HP_2_26_13P,AD10,460,40,1000,4000,FPGA_46_0_49,46,0,49,A2F_3289,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,HP_2_26_13P,AD10,460,40,1000,4000,FPGA_46_0_50,46,0,50,A2F_3290,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,HP_2_26_13P,AD10,590,40,1000,5000,FPGA_46_0_51,46,0,51,A2F_3291,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,HP_2_26_13P,AD10,590,40,1000,5000,FPGA_46_0_52,46,0,52,A2F_3292,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,HP_2_26_13P,AD10,590,40,1000,5000,FPGA_46_0_53,46,0,53,A2F_3293,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,HP_2_26_13P,AD10,590,40,1000,5000,FPGA_46_0_54,46,0,54,A2F_3294,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,HP_2_26_13P,AD10,590,40,1000,5000,FPGA_46_0_55,46,0,55,A2F_3295,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,HP_2_26_13P,AD10,590,40,1000,5000,FPGA_46_0_56,46,0,56,A2F_3296,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,HP_2_26_13P,AD10,590,40,1000,5000,FPGA_46_0_57,46,0,57,A2F_3297,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,HP_2_26_13P,AD10,590,40,1000,5000,FPGA_46_0_58,46,0,58,A2F_3298,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,HP_2_26_13P,AD10,980,40,2000,1000,FPGA_46_0_59,46,0,59,A2F_3299,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,HP_2_26_13P,AD10,980,40,2000,1000,FPGA_46_0_60,46,0,60,A2F_3300,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_28,HP_2_27_13N,AD11,980,40,2000,1000,FPGA_46_0_61,46,0,61,A2F_3301,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,HP_2_CC_28_14P,AB9,70,40,1000,1000,FPGA_48_0_0,48,0,0,F2A_3384,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,HP_2_CC_28_14P,AB9,200,40,1000,2000,FPGA_48_0_1,48,0,1,F2A_3385,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,HP_2_CC_28_14P,AB9,200,40,1000,2000,FPGA_48_0_2,48,0,2,F2A_3386,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,HP_2_CC_28_14P,AB9,200,40,1000,2000,FPGA_48_0_3,48,0,3,F2A_3387,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,HP_2_CC_28_14P,AB9,200,40,1000,2000,FPGA_48_0_4,48,0,4,F2A_3388,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,HP_2_CC_28_14P,AB9,200,40,1000,2000,FPGA_48_0_5,48,0,5,F2A_3389,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,HP_2_CC_28_14P,AB9,200,40,1000,2000,FPGA_48_0_6,48,0,6,F2A_3390,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,HP_2_CC_28_14P,AB9,200,40,1000,2000,FPGA_48_0_7,48,0,7,F2A_3391,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,HP_2_CC_28_14P,AB9,200,40,1000,2000,FPGA_48_0_8,48,0,8,F2A_3392,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,HP_2_CC_28_14P,AB9,200,40,1000,2000,FPGA_48_0_9,48,0,9,F2A_3393,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,HP_2_CC_28_14P,AB9,330,40,1000,3000,FPGA_48_0_10,48,0,10,F2A_3394,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,HP_2_CC_28_14P,AB9,330,40,1000,3000,FPGA_48_0_11,48,0,11,F2A_3395,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,HP_2_CC_28_14P,AB9,330,40,1000,3000,FPGA_48_0_12,48,0,12,F2A_3396,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,HP_2_CC_28_14P,AB9,330,40,1000,3000,FPGA_48_0_13,48,0,13,F2A_3397,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,HP_2_CC_28_14P,AB9,590,40,1000,5000,FPGA_48_0_14,48,0,14,F2A_3398,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,HP_2_CC_28_14P,AB9,590,40,1000,5000,FPGA_48_0_15,48,0,15,F2A_3399,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,HP_2_CC_28_14P,AB9,590,40,1000,5000,FPGA_48_0_16,48,0,16,F2A_3400,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,HP_2_CC_28_14P,AB9,720,40,1000,6000,FPGA_48_0_17,48,0,17,F2A_3401,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,HP_2_CC_28_14P,AB9,720,40,1000,6000,FPGA_48_0_18,48,0,18,F2A_3402,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,HP_2_CC_28_14P,AB9,720,40,1000,6000,FPGA_48_0_19,48,0,19,F2A_3403,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,HP_2_CC_28_14P,AB9,720,40,1000,6000,FPGA_48_0_20,48,0,20,F2A_3404,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,HP_2_CC_28_14P,AB9,720,40,1000,6000,FPGA_48_0_21,48,0,21,F2A_3405,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_30,HP_2_CC_29_14N,AF10,720,40,1000,6000,FPGA_48_0_22,48,0,22,F2A_3406,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_30,HP_2_CC_29_14N,AF10,720,40,1000,6000,FPGA_48_0_23,48,0,23,F2A_3407,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_30,HP_2_CC_29_14N,AF10,720,40,1000,6000,FPGA_48_0_24,48,0,24,F2A_3408,f2g_trx_reset_n_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_30,HP_2_CC_29_14N,AF10,720,40,1000,6000,FPGA_48_0_25,48,0,25,F2A_3409,f2g_in_en_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_30,HP_2_CC_29_14N,AF10,720,40,1000,6000,FPGA_48_0_26,48,0,26,F2A_3410,f2g_tx_oe_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_30,HP_2_CC_29_14N,AF10,720,40,1000,6000,FPGA_48_0_27,48,0,27,F2A_3411,f2g_tx_dvalid_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_30,HP_2_CC_29_14N,AF10,720,40,1000,6000,FPGA_48_0_28,48,0,28,F2A_3412,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,HP_2_CC_28_14P,AB9,460,40,1000,4000,FPGA_48_0_48,48,0,48,A2F_3432,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,HP_2_CC_28_14P,AB9,460,40,1000,4000,FPGA_48_0_49,48,0,49,A2F_3433,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,HP_2_CC_28_14P,AB9,460,40,1000,4000,FPGA_48_0_50,48,0,50,A2F_3434,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,HP_2_CC_28_14P,AB9,590,40,1000,5000,FPGA_48_0_51,48,0,51,A2F_3435,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,HP_2_CC_28_14P,AB9,590,40,1000,5000,FPGA_48_0_52,48,0,52,A2F_3436,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,HP_2_CC_28_14P,AB9,590,40,1000,5000,FPGA_48_0_53,48,0,53,A2F_3437,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,HP_2_CC_28_14P,AB9,590,40,1000,5000,FPGA_48_0_54,48,0,54,A2F_3438,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,HP_2_CC_28_14P,AB9,590,40,1000,5000,FPGA_48_0_55,48,0,55,A2F_3439,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,HP_2_CC_28_14P,AB9,590,40,1000,5000,FPGA_48_0_56,48,0,56,A2F_3440,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,HP_2_CC_28_14P,AB9,590,40,1000,5000,FPGA_48_0_57,48,0,57,A2F_3441,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,HP_2_CC_28_14P,AB9,590,40,1000,5000,FPGA_48_0_58,48,0,58,A2F_3442,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,HP_2_CC_28_14P,AB9,980,40,2000,1000,FPGA_48_0_59,48,0,59,A2F_3443,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,HP_2_CC_28_14P,AB9,980,40,2000,1000,FPGA_48_0_60,48,0,60,A2F_3444,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_30,HP_2_CC_29_14N,AF10,980,40,2000,1000,FPGA_48_0_61,48,0,61,A2F_3445,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,HP_2_30_15P,AA10,70,40,1000,1000,FPGA_49_0_0,49,0,0,F2A_3456,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,HP_2_30_15P,AA10,200,40,1000,2000,FPGA_49_0_1,49,0,1,F2A_3457,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,HP_2_30_15P,AA10,200,40,1000,2000,FPGA_49_0_2,49,0,2,F2A_3458,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,HP_2_30_15P,AA10,200,40,1000,2000,FPGA_49_0_3,49,0,3,F2A_3459,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,HP_2_30_15P,AA10,200,40,1000,2000,FPGA_49_0_4,49,0,4,F2A_3460,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,HP_2_30_15P,AA10,200,40,1000,2000,FPGA_49_0_5,49,0,5,F2A_3461,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,HP_2_30_15P,AA10,200,40,1000,2000,FPGA_49_0_6,49,0,6,F2A_3462,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,HP_2_30_15P,AA10,200,40,1000,2000,FPGA_49_0_7,49,0,7,F2A_3463,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,HP_2_30_15P,AA10,200,40,1000,2000,FPGA_49_0_8,49,0,8,F2A_3464,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,HP_2_30_15P,AA10,200,40,1000,2000,FPGA_49_0_9,49,0,9,F2A_3465,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,HP_2_30_15P,AA10,330,40,1000,3000,FPGA_49_0_10,49,0,10,F2A_3466,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,HP_2_30_15P,AA10,330,40,1000,3000,FPGA_49_0_11,49,0,11,F2A_3467,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,HP_2_30_15P,AA10,330,40,1000,3000,FPGA_49_0_12,49,0,12,F2A_3468,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,HP_2_30_15P,AA10,330,40,1000,3000,FPGA_49_0_13,49,0,13,F2A_3469,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,HP_2_30_15P,AA10,590,40,1000,5000,FPGA_49_0_14,49,0,14,F2A_3470,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,HP_2_30_15P,AA10,590,40,1000,5000,FPGA_49_0_15,49,0,15,F2A_3471,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,HP_2_30_15P,AA10,590,40,1000,5000,FPGA_49_0_16,49,0,16,F2A_3472,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,HP_2_30_15P,AA10,720,40,1000,6000,FPGA_49_0_17,49,0,17,F2A_3473,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,HP_2_30_15P,AA10,720,40,1000,6000,FPGA_49_0_18,49,0,18,F2A_3474,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,HP_2_30_15P,AA10,720,40,1000,6000,FPGA_49_0_19,49,0,19,F2A_3475,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,HP_2_30_15P,AA10,720,40,1000,6000,FPGA_49_0_20,49,0,20,F2A_3476,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,HP_2_30_15P,AA10,720,40,1000,6000,FPGA_49_0_21,49,0,21,F2A_3477,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_32,HP_2_31_15N,AH6,720,40,1000,6000,FPGA_49_0_22,49,0,22,F2A_3478,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_32,HP_2_31_15N,AH6,720,40,1000,6000,FPGA_49_0_23,49,0,23,F2A_3479,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_32,HP_2_31_15N,AH6,720,40,1000,6000,FPGA_49_0_24,49,0,24,F2A_3480,f2g_trx_reset_n_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_32,HP_2_31_15N,AH6,720,40,1000,6000,FPGA_49_0_25,49,0,25,F2A_3481,f2g_in_en_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_32,HP_2_31_15N,AH6,720,40,1000,6000,FPGA_49_0_26,49,0,26,F2A_3482,f2g_tx_oe_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_32,HP_2_31_15N,AH6,720,40,1000,6000,FPGA_49_0_27,49,0,27,F2A_3483,f2g_tx_dvalid_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_32,HP_2_31_15N,AH6,720,40,1000,6000,FPGA_49_0_28,49,0,28,F2A_3484,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,HP_2_30_15P,AA10,460,40,1000,4000,FPGA_49_0_48,49,0,48,A2F_3504,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,HP_2_30_15P,AA10,460,40,1000,4000,FPGA_49_0_49,49,0,49,A2F_3505,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,HP_2_30_15P,AA10,460,40,1000,4000,FPGA_49_0_50,49,0,50,A2F_3506,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,HP_2_30_15P,AA10,590,40,1000,5000,FPGA_49_0_51,49,0,51,A2F_3507,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,HP_2_30_15P,AA10,590,40,1000,5000,FPGA_49_0_52,49,0,52,A2F_3508,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,HP_2_30_15P,AA10,590,40,1000,5000,FPGA_49_0_53,49,0,53,A2F_3509,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,HP_2_30_15P,AA10,590,40,1000,5000,FPGA_49_0_54,49,0,54,A2F_3510,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,HP_2_30_15P,AA10,590,40,1000,5000,FPGA_49_0_55,49,0,55,A2F_3511,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,HP_2_30_15P,AA10,590,40,1000,5000,FPGA_49_0_56,49,0,56,A2F_3512,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,HP_2_30_15P,AA10,590,40,1000,5000,FPGA_49_0_57,49,0,57,A2F_3513,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,HP_2_30_15P,AA10,590,40,1000,5000,FPGA_49_0_58,49,0,58,A2F_3514,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,HP_2_30_15P,AA10,980,40,2000,1000,FPGA_49_0_59,49,0,59,A2F_3515,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,HP_2_30_15P,AA10,980,40,2000,1000,FPGA_49_0_60,49,0,60,A2F_3516,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_32,HP_2_31_15N,AH6,980,40,2000,1000,FPGA_49_0_61,49,0,61,A2F_3517,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,HP_2_32_16P,AH9,70,40,1000,1000,FPGA_50_0_0,50,0,0,F2A_3528,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,HP_2_32_16P,AH9,200,40,1000,2000,FPGA_50_0_1,50,0,1,F2A_3529,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,HP_2_32_16P,AH9,200,40,1000,2000,FPGA_50_0_2,50,0,2,F2A_3530,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,HP_2_32_16P,AH9,200,40,1000,2000,FPGA_50_0_3,50,0,3,F2A_3531,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,HP_2_32_16P,AH9,200,40,1000,2000,FPGA_50_0_4,50,0,4,F2A_3532,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,HP_2_32_16P,AH9,200,40,1000,2000,FPGA_50_0_5,50,0,5,F2A_3533,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,HP_2_32_16P,AH9,200,40,1000,2000,FPGA_50_0_6,50,0,6,F2A_3534,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,HP_2_32_16P,AH9,200,40,1000,2000,FPGA_50_0_7,50,0,7,F2A_3535,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,HP_2_32_16P,AH9,200,40,1000,2000,FPGA_50_0_8,50,0,8,F2A_3536,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,HP_2_32_16P,AH9,200,40,1000,2000,FPGA_50_0_9,50,0,9,F2A_3537,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,HP_2_32_16P,AH9,330,40,1000,3000,FPGA_50_0_10,50,0,10,F2A_3538,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,HP_2_32_16P,AH9,330,40,1000,3000,FPGA_50_0_11,50,0,11,F2A_3539,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,HP_2_32_16P,AH9,330,40,1000,3000,FPGA_50_0_12,50,0,12,F2A_3540,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,HP_2_32_16P,AH9,330,40,1000,3000,FPGA_50_0_13,50,0,13,F2A_3541,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,HP_2_32_16P,AH9,590,40,1000,5000,FPGA_50_0_14,50,0,14,F2A_3542,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,HP_2_32_16P,AH9,590,40,1000,5000,FPGA_50_0_15,50,0,15,F2A_3543,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,HP_2_32_16P,AH9,590,40,1000,5000,FPGA_50_0_16,50,0,16,F2A_3544,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,HP_2_32_16P,AH9,720,40,1000,6000,FPGA_50_0_17,50,0,17,F2A_3545,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,HP_2_32_16P,AH9,720,40,1000,6000,FPGA_50_0_18,50,0,18,F2A_3546,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,HP_2_32_16P,AH9,720,40,1000,6000,FPGA_50_0_19,50,0,19,F2A_3547,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,HP_2_32_16P,AH9,720,40,1000,6000,FPGA_50_0_20,50,0,20,F2A_3548,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,HP_2_32_16P,AH9,720,40,1000,6000,FPGA_50_0_21,50,0,21,F2A_3549,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_34,HP_2_33_16N,AH11,720,40,1000,6000,FPGA_50_0_22,50,0,22,F2A_3550,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_34,HP_2_33_16N,AH11,720,40,1000,6000,FPGA_50_0_23,50,0,23,F2A_3551,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_34,HP_2_33_16N,AH11,720,40,1000,6000,FPGA_50_0_24,50,0,24,F2A_3552,f2g_trx_reset_n_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_34,HP_2_33_16N,AH11,720,40,1000,6000,FPGA_50_0_25,50,0,25,F2A_3553,f2g_in_en_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_34,HP_2_33_16N,AH11,720,40,1000,6000,FPGA_50_0_26,50,0,26,F2A_3554,f2g_tx_oe_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_34,HP_2_33_16N,AH11,720,40,1000,6000,FPGA_50_0_27,50,0,27,F2A_3555,f2g_tx_dvalid_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_34,HP_2_33_16N,AH11,720,40,1000,6000,FPGA_50_0_28,50,0,28,F2A_3556,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,HP_2_32_16P,AH9,460,40,1000,4000,FPGA_50_0_48,50,0,48,A2F_3576,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,HP_2_32_16P,AH9,460,40,1000,4000,FPGA_50_0_49,50,0,49,A2F_3577,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,HP_2_32_16P,AH9,460,40,1000,4000,FPGA_50_0_50,50,0,50,A2F_3578,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,HP_2_32_16P,AH9,590,40,1000,5000,FPGA_50_0_51,50,0,51,A2F_3579,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,HP_2_32_16P,AH9,590,40,1000,5000,FPGA_50_0_52,50,0,52,A2F_3580,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,HP_2_32_16P,AH9,590,40,1000,5000,FPGA_50_0_53,50,0,53,A2F_3581,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,HP_2_32_16P,AH9,590,40,1000,5000,FPGA_50_0_54,50,0,54,A2F_3582,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,HP_2_32_16P,AH9,590,40,1000,5000,FPGA_50_0_55,50,0,55,A2F_3583,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,HP_2_32_16P,AH9,590,40,1000,5000,FPGA_50_0_56,50,0,56,A2F_3584,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,HP_2_32_16P,AH9,590,40,1000,5000,FPGA_50_0_57,50,0,57,A2F_3585,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,HP_2_32_16P,AH9,590,40,1000,5000,FPGA_50_0_58,50,0,58,A2F_3586,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,HP_2_32_16P,AH9,980,40,2000,1000,FPGA_50_0_59,50,0,59,A2F_3587,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,HP_2_32_16P,AH9,980,40,2000,1000,FPGA_50_0_60,50,0,60,A2F_3588,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_34,HP_2_33_16N,AH11,980,40,2000,1000,FPGA_50_0_61,50,0,61,A2F_3589,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,HP_2_34_17P,AC11,70,40,1000,1000,FPGA_52_0_0,52,0,0,F2A_3672,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,HP_2_34_17P,AC11,200,40,1000,2000,FPGA_52_0_1,52,0,1,F2A_3673,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,HP_2_34_17P,AC11,200,40,1000,2000,FPGA_52_0_2,52,0,2,F2A_3674,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,HP_2_34_17P,AC11,200,40,1000,2000,FPGA_52_0_3,52,0,3,F2A_3675,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,HP_2_34_17P,AC11,200,40,1000,2000,FPGA_52_0_4,52,0,4,F2A_3676,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,HP_2_34_17P,AC11,200,40,1000,2000,FPGA_52_0_5,52,0,5,F2A_3677,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,HP_2_34_17P,AC11,200,40,1000,2000,FPGA_52_0_6,52,0,6,F2A_3678,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,HP_2_34_17P,AC11,200,40,1000,2000,FPGA_52_0_7,52,0,7,F2A_3679,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,HP_2_34_17P,AC11,200,40,1000,2000,FPGA_52_0_8,52,0,8,F2A_3680,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,HP_2_34_17P,AC11,200,40,1000,2000,FPGA_52_0_9,52,0,9,F2A_3681,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,HP_2_34_17P,AC11,330,40,1000,3000,FPGA_52_0_10,52,0,10,F2A_3682,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,HP_2_34_17P,AC11,330,40,1000,3000,FPGA_52_0_11,52,0,11,F2A_3683,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,HP_2_34_17P,AC11,330,40,1000,3000,FPGA_52_0_12,52,0,12,F2A_3684,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,HP_2_34_17P,AC11,330,40,1000,3000,FPGA_52_0_13,52,0,13,F2A_3685,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,HP_2_34_17P,AC11,590,40,1000,5000,FPGA_52_0_14,52,0,14,F2A_3686,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,HP_2_34_17P,AC11,590,40,1000,5000,FPGA_52_0_15,52,0,15,F2A_3687,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,HP_2_34_17P,AC11,590,40,1000,5000,FPGA_52_0_16,52,0,16,F2A_3688,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,HP_2_34_17P,AC11,720,40,1000,6000,FPGA_52_0_17,52,0,17,F2A_3689,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,HP_2_34_17P,AC11,720,40,1000,6000,FPGA_52_0_18,52,0,18,F2A_3690,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,HP_2_34_17P,AC11,720,40,1000,6000,FPGA_52_0_19,52,0,19,F2A_3691,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,HP_2_34_17P,AC11,720,40,1000,6000,FPGA_52_0_20,52,0,20,F2A_3692,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,HP_2_34_17P,AC11,720,40,1000,6000,FPGA_52_0_21,52,0,21,F2A_3693,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_36,HP_2_35_17N,AD7,720,40,1000,6000,FPGA_52_0_22,52,0,22,F2A_3694,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_36,HP_2_35_17N,AD7,720,40,1000,6000,FPGA_52_0_23,52,0,23,F2A_3695,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_36,HP_2_35_17N,AD7,720,40,1000,6000,FPGA_52_0_24,52,0,24,F2A_3696,f2g_trx_reset_n_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_36,HP_2_35_17N,AD7,720,40,1000,6000,FPGA_52_0_25,52,0,25,F2A_3697,f2g_in_en_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_36,HP_2_35_17N,AD7,720,40,1000,6000,FPGA_52_0_26,52,0,26,F2A_3698,f2g_tx_oe_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_36,HP_2_35_17N,AD7,720,40,1000,6000,FPGA_52_0_27,52,0,27,F2A_3699,f2g_tx_dvalid_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_36,HP_2_35_17N,AD7,720,40,1000,6000,FPGA_52_0_28,52,0,28,F2A_3700,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,HP_2_34_17P,AC11,460,40,1000,4000,FPGA_52_0_48,52,0,48,A2F_3720,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,HP_2_34_17P,AC11,460,40,1000,4000,FPGA_52_0_49,52,0,49,A2F_3721,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,HP_2_34_17P,AC11,460,40,1000,4000,FPGA_52_0_50,52,0,50,A2F_3722,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,HP_2_34_17P,AC11,590,40,1000,5000,FPGA_52_0_51,52,0,51,A2F_3723,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,HP_2_34_17P,AC11,590,40,1000,5000,FPGA_52_0_52,52,0,52,A2F_3724,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,HP_2_34_17P,AC11,590,40,1000,5000,FPGA_52_0_53,52,0,53,A2F_3725,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,HP_2_34_17P,AC11,590,40,1000,5000,FPGA_52_0_54,52,0,54,A2F_3726,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,HP_2_34_17P,AC11,590,40,1000,5000,FPGA_52_0_55,52,0,55,A2F_3727,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,HP_2_34_17P,AC11,590,40,1000,5000,FPGA_52_0_56,52,0,56,A2F_3728,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,HP_2_34_17P,AC11,590,40,1000,5000,FPGA_52_0_57,52,0,57,A2F_3729,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,HP_2_34_17P,AC11,590,40,1000,5000,FPGA_52_0_58,52,0,58,A2F_3730,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,HP_2_34_17P,AC11,980,40,2000,1000,FPGA_52_0_59,52,0,59,A2F_3731,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,HP_2_34_17P,AC11,980,40,2000,1000,FPGA_52_0_60,52,0,60,A2F_3732,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_36,HP_2_35_17N,AD7,980,40,2000,1000,FPGA_52_0_61,52,0,61,A2F_3733,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,HP_2_36_18P,AA11,70,40,1000,1000,FPGA_53_0_0,53,0,0,F2A_3744,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,HP_2_36_18P,AA11,200,40,1000,2000,FPGA_53_0_1,53,0,1,F2A_3745,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,HP_2_36_18P,AA11,200,40,1000,2000,FPGA_53_0_2,53,0,2,F2A_3746,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,HP_2_36_18P,AA11,200,40,1000,2000,FPGA_53_0_3,53,0,3,F2A_3747,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,HP_2_36_18P,AA11,200,40,1000,2000,FPGA_53_0_4,53,0,4,F2A_3748,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,HP_2_36_18P,AA11,200,40,1000,2000,FPGA_53_0_5,53,0,5,F2A_3749,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,HP_2_36_18P,AA11,200,40,1000,2000,FPGA_53_0_6,53,0,6,F2A_3750,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,HP_2_36_18P,AA11,200,40,1000,2000,FPGA_53_0_7,53,0,7,F2A_3751,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,HP_2_36_18P,AA11,200,40,1000,2000,FPGA_53_0_8,53,0,8,F2A_3752,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,HP_2_36_18P,AA11,200,40,1000,2000,FPGA_53_0_9,53,0,9,F2A_3753,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,HP_2_36_18P,AA11,330,40,1000,3000,FPGA_53_0_10,53,0,10,F2A_3754,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,HP_2_36_18P,AA11,330,40,1000,3000,FPGA_53_0_11,53,0,11,F2A_3755,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,HP_2_36_18P,AA11,330,40,1000,3000,FPGA_53_0_12,53,0,12,F2A_3756,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,HP_2_36_18P,AA11,330,40,1000,3000,FPGA_53_0_13,53,0,13,F2A_3757,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,HP_2_36_18P,AA11,590,40,1000,5000,FPGA_53_0_14,53,0,14,F2A_3758,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,HP_2_36_18P,AA11,590,40,1000,5000,FPGA_53_0_15,53,0,15,F2A_3759,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,HP_2_36_18P,AA11,590,40,1000,5000,FPGA_53_0_16,53,0,16,F2A_3760,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,HP_2_36_18P,AA11,720,40,1000,6000,FPGA_53_0_17,53,0,17,F2A_3761,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,HP_2_36_18P,AA11,720,40,1000,6000,FPGA_53_0_18,53,0,18,F2A_3762,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,HP_2_36_18P,AA11,720,40,1000,6000,FPGA_53_0_19,53,0,19,F2A_3763,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,HP_2_36_18P,AA11,720,40,1000,6000,FPGA_53_0_20,53,0,20,F2A_3764,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,HP_2_36_18P,AA11,720,40,1000,6000,FPGA_53_0_21,53,0,21,F2A_3765,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_38,HP_2_37_18N,AE8,720,40,1000,6000,FPGA_53_0_22,53,0,22,F2A_3766,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_38,HP_2_37_18N,AE8,720,40,1000,6000,FPGA_53_0_23,53,0,23,F2A_3767,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_38,HP_2_37_18N,AE8,720,40,1000,6000,FPGA_53_0_24,53,0,24,F2A_3768,f2g_trx_reset_n_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_38,HP_2_37_18N,AE8,720,40,1000,6000,FPGA_53_0_25,53,0,25,F2A_3769,f2g_in_en_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_38,HP_2_37_18N,AE8,720,40,1000,6000,FPGA_53_0_26,53,0,26,F2A_3770,f2g_tx_oe_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_38,HP_2_37_18N,AE8,720,40,1000,6000,FPGA_53_0_27,53,0,27,F2A_3771,f2g_tx_dvalid_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_38,HP_2_37_18N,AE8,720,40,1000,6000,FPGA_53_0_28,53,0,28,F2A_3772,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,HP_2_36_18P,AA11,460,40,1000,4000,FPGA_53_0_48,53,0,48,A2F_3792,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,HP_2_36_18P,AA11,460,40,1000,4000,FPGA_53_0_49,53,0,49,A2F_3793,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,HP_2_36_18P,AA11,460,40,1000,4000,FPGA_53_0_50,53,0,50,A2F_3794,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,HP_2_36_18P,AA11,590,40,1000,5000,FPGA_53_0_51,53,0,51,A2F_3795,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,HP_2_36_18P,AA11,590,40,1000,5000,FPGA_53_0_52,53,0,52,A2F_3796,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,HP_2_36_18P,AA11,590,40,1000,5000,FPGA_53_0_53,53,0,53,A2F_3797,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,HP_2_36_18P,AA11,590,40,1000,5000,FPGA_53_0_54,53,0,54,A2F_3798,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,HP_2_36_18P,AA11,590,40,1000,5000,FPGA_53_0_55,53,0,55,A2F_3799,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,HP_2_36_18P,AA11,590,40,1000,5000,FPGA_53_0_56,53,0,56,A2F_3800,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,HP_2_36_18P,AA11,590,40,1000,5000,FPGA_53_0_57,53,0,57,A2F_3801,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,HP_2_36_18P,AA11,590,40,1000,5000,FPGA_53_0_58,53,0,58,A2F_3802,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,HP_2_36_18P,AA11,980,40,2000,1000,FPGA_53_0_59,53,0,59,A2F_3803,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,HP_2_36_18P,AA11,980,40,2000,1000,FPGA_53_0_60,53,0,60,A2F_3804,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_38,HP_2_37_18N,AE8,980,40,2000,1000,FPGA_53_0_61,53,0,61,A2F_3805,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,HP_2_38_19P,AG5,70,40,1000,1000,FPGA_54_0_0,54,0,0,F2A_3816,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,HP_2_38_19P,AG5,200,40,1000,2000,FPGA_54_0_1,54,0,1,F2A_3817,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,HP_2_38_19P,AG5,200,40,1000,2000,FPGA_54_0_2,54,0,2,F2A_3818,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,HP_2_38_19P,AG5,200,40,1000,2000,FPGA_54_0_3,54,0,3,F2A_3819,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,HP_2_38_19P,AG5,200,40,1000,2000,FPGA_54_0_4,54,0,4,F2A_3820,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,HP_2_38_19P,AG5,200,40,1000,2000,FPGA_54_0_5,54,0,5,F2A_3821,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,HP_2_38_19P,AG5,200,40,1000,2000,FPGA_54_0_6,54,0,6,F2A_3822,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,HP_2_38_19P,AG5,200,40,1000,2000,FPGA_54_0_7,54,0,7,F2A_3823,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,HP_2_38_19P,AG5,200,40,1000,2000,FPGA_54_0_8,54,0,8,F2A_3824,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,HP_2_38_19P,AG5,200,40,1000,2000,FPGA_54_0_9,54,0,9,F2A_3825,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,HP_2_38_19P,AG5,330,40,1000,3000,FPGA_54_0_10,54,0,10,F2A_3826,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,HP_2_38_19P,AG5,330,40,1000,3000,FPGA_54_0_11,54,0,11,F2A_3827,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,HP_2_38_19P,AG5,330,40,1000,3000,FPGA_54_0_12,54,0,12,F2A_3828,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,HP_2_38_19P,AG5,330,40,1000,3000,FPGA_54_0_13,54,0,13,F2A_3829,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,HP_2_38_19P,AG5,590,40,1000,5000,FPGA_54_0_14,54,0,14,F2A_3830,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,HP_2_38_19P,AG5,590,40,1000,5000,FPGA_54_0_15,54,0,15,F2A_3831,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,HP_2_38_19P,AG5,590,40,1000,5000,FPGA_54_0_16,54,0,16,F2A_3832,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,HP_2_38_19P,AG5,720,40,1000,6000,FPGA_54_0_17,54,0,17,F2A_3833,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,HP_2_38_19P,AG5,720,40,1000,6000,FPGA_54_0_18,54,0,18,F2A_3834,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,HP_2_38_19P,AG5,720,40,1000,6000,FPGA_54_0_19,54,0,19,F2A_3835,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,HP_2_38_19P,AG5,720,40,1000,6000,FPGA_54_0_20,54,0,20,F2A_3836,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,HP_2_38_19P,AG5,720,40,1000,6000,FPGA_54_0_21,54,0,21,F2A_3837,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_40,HP_2_39_19N,AF7,720,40,1000,6000,FPGA_54_0_22,54,0,22,F2A_3838,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_40,HP_2_39_19N,AF7,720,40,1000,6000,FPGA_54_0_23,54,0,23,F2A_3839,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_40,HP_2_39_19N,AF7,720,40,1000,6000,FPGA_54_0_24,54,0,24,F2A_3840,f2g_trx_reset_n_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_40,HP_2_39_19N,AF7,720,40,1000,6000,FPGA_54_0_25,54,0,25,F2A_3841,f2g_in_en_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_40,HP_2_39_19N,AF7,720,40,1000,6000,FPGA_54_0_26,54,0,26,F2A_3842,f2g_tx_oe_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_40,HP_2_39_19N,AF7,720,40,1000,6000,FPGA_54_0_27,54,0,27,F2A_3843,f2g_tx_dvalid_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_40,HP_2_39_19N,AF7,720,40,1000,6000,FPGA_54_0_28,54,0,28,F2A_3844,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,HP_2_38_19P,AG5,460,40,1000,4000,FPGA_54_0_48,54,0,48,A2F_3864,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,HP_2_38_19P,AG5,460,40,1000,4000,FPGA_54_0_49,54,0,49,A2F_3865,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,HP_2_38_19P,AG5,460,40,1000,4000,FPGA_54_0_50,54,0,50,A2F_3866,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,HP_2_38_19P,AG5,590,40,1000,5000,FPGA_54_0_51,54,0,51,A2F_3867,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,HP_2_38_19P,AG5,590,40,1000,5000,FPGA_54_0_52,54,0,52,A2F_3868,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,HP_2_38_19P,AG5,590,40,1000,5000,FPGA_54_0_53,54,0,53,A2F_3869,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,HP_2_38_19P,AG5,590,40,1000,5000,FPGA_54_0_54,54,0,54,A2F_3870,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,HP_2_38_19P,AG5,590,40,1000,5000,FPGA_54_0_55,54,0,55,A2F_3871,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,HP_2_38_19P,AG5,590,40,1000,5000,FPGA_54_0_56,54,0,56,A2F_3872,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,HP_2_38_19P,AG5,590,40,1000,5000,FPGA_54_0_57,54,0,57,A2F_3873,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,HP_2_38_19P,AG5,590,40,1000,5000,FPGA_54_0_58,54,0,58,A2F_3874,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,HP_2_38_19P,AG5,980,40,2000,1000,FPGA_54_0_59,54,0,59,A2F_3875,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,HP_2_38_19P,AG5,980,40,2000,1000,FPGA_54_0_60,54,0,60,A2F_3876,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_40,HP_2_39_19N,AF7,980,40,2000,1000,FPGA_54_0_61,54,0,61,A2F_3877,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,HP_3_0_0P,AD14,70,40,1000,1000,FPGA_56_0_0,56,0,0,F2A_3960,f2g_addr[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,HP_3_0_0P,AD14,70,40,1000,1000,FPGA_56_0_1,56,0,1,F2A_3961,f2g_addr[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,HP_3_0_0P,AD14,70,40,1000,1000,FPGA_56_0_2,56,0,2,F2A_3962,f2g_addr[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,HP_3_0_0P,AD14,70,40,1000,1000,FPGA_56_0_3,56,0,3,F2A_3963,f2g_addr[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,HP_3_0_0P,AD14,70,40,1000,1000,FPGA_56_0_4,56,0,4,F2A_3964,f2g_addr[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,HP_3_0_0P,AD14,70,40,1000,1000,FPGA_56_0_5,56,0,5,F2A_3965,f2g_trx_dly_ld,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,HP_3_0_0P,AD14,70,40,1000,1000,FPGA_56_0_6,56,0,6,F2A_3966,f2g_trx_dly_adj,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,HP_3_0_0P,AD14,70,40,1000,1000,FPGA_56_0_7,56,0,7,F2A_3967,f2g_trx_dly_inc,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,HP_3_0_0P,AD14,70,40,1000,1000,FPGA_56_0_8,56,0,8,F2A_3968,f2g_rx_bitslip_adj,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,HP_3_0_0P,AD14,330,40,1000,3000,FPGA_56_0_48,56,0,48,A2F_4008,g2f_trx_dly_tap[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,HP_3_0_0P,AD14,330,40,1000,3000,FPGA_56_0_49,56,0,49,A2F_4009,g2f_trx_dly_tap[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,HP_3_0_0P,AD14,330,40,1000,3000,FPGA_56_0_50,56,0,50,A2F_4010,g2f_trx_dly_tap[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,HP_3_0_0P,AD14,330,40,1000,3000,FPGA_56_0_51,56,0,51,A2F_4011,g2f_trx_dly_tap[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,HP_3_0_0P,AD14,330,40,1000,3000,FPGA_56_0_52,56,0,52,A2F_4012,g2f_trx_dly_tap[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,HP_3_0_0P,AD14,330,40,1000,3000,FPGA_56_0_53,56,0,53,A2F_4013,g2f_trx_dly_tap[5],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,HP_3_0_0P,AD14,460,40,1000,4000,FPGA_56_0_54,56,0,54,A2F_4014,g2f_rx_dpa_lock,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,HP_3_0_0P,AD14,460,40,1000,4000,FPGA_56_0_55,56,0,55,A2F_4015,g2f_rx_dpa_error,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,HP_3_0_0P,AD14,460,40,1000,4000,FPGA_56_0_56,56,0,56,A2F_4016,g2f_rx_dpa_phase[0],,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,HP_3_0_0P,AD14,460,40,1000,4000,FPGA_56_0_57,56,0,57,A2F_4017,g2f_rx_dpa_phase[1],,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,HP_3_0_0P,AD14,460,40,1000,4000,FPGA_56_0_58,56,0,58,A2F_4018,g2f_rx_dpa_phase[2],,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,HP_3_0_0P,AD14,70,40,1000,1000,FPGA_57_0_0,57,0,0,F2A_4032,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,HP_3_0_0P,AD14,200,40,1000,2000,FPGA_57_0_1,57,0,1,F2A_4033,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,HP_3_0_0P,AD14,200,40,1000,2000,FPGA_57_0_2,57,0,2,F2A_4034,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,HP_3_0_0P,AD14,200,40,1000,2000,FPGA_57_0_3,57,0,3,F2A_4035,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,HP_3_0_0P,AD14,200,40,1000,2000,FPGA_57_0_4,57,0,4,F2A_4036,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,HP_3_0_0P,AD14,200,40,1000,2000,FPGA_57_0_5,57,0,5,F2A_4037,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,HP_3_0_0P,AD14,200,40,1000,2000,FPGA_57_0_6,57,0,6,F2A_4038,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,HP_3_0_0P,AD14,200,40,1000,2000,FPGA_57_0_7,57,0,7,F2A_4039,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,HP_3_0_0P,AD14,200,40,1000,2000,FPGA_57_0_8,57,0,8,F2A_4040,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,HP_3_0_0P,AD14,200,40,1000,2000,FPGA_57_0_9,57,0,9,F2A_4041,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,HP_3_0_0P,AD14,330,40,1000,3000,FPGA_57_0_10,57,0,10,F2A_4042,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,HP_3_0_0P,AD14,330,40,1000,3000,FPGA_57_0_11,57,0,11,F2A_4043,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,HP_3_0_0P,AD14,330,40,1000,3000,FPGA_57_0_12,57,0,12,F2A_4044,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,HP_3_0_0P,AD14,330,40,1000,3000,FPGA_57_0_13,57,0,13,F2A_4045,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,HP_3_0_0P,AD14,590,40,1000,5000,FPGA_57_0_14,57,0,14,F2A_4046,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,HP_3_0_0P,AD14,590,40,1000,5000,FPGA_57_0_15,57,0,15,F2A_4047,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,HP_3_0_0P,AD14,590,40,1000,5000,FPGA_57_0_16,57,0,16,F2A_4048,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,HP_3_0_0P,AD14,720,40,1000,6000,FPGA_57_0_17,57,0,17,F2A_4049,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,HP_3_0_0P,AD14,720,40,1000,6000,FPGA_57_0_18,57,0,18,F2A_4050,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,HP_3_0_0P,AD14,720,40,1000,6000,FPGA_57_0_19,57,0,19,F2A_4051,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,HP_3_0_0P,AD14,720,40,1000,6000,FPGA_57_0_20,57,0,20,F2A_4052,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,HP_3_0_0P,AD14,720,40,1000,6000,FPGA_57_0_21,57,0,21,F2A_4053,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_2,HP_3_1_0N,AA15,720,40,1000,6000,FPGA_57_0_22,57,0,22,F2A_4054,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_2,HP_3_1_0N,AA15,720,40,1000,6000,FPGA_57_0_23,57,0,23,F2A_4055,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_2,HP_3_1_0N,AA15,720,40,1000,6000,FPGA_57_0_24,57,0,24,F2A_4056,f2g_trx_reset_n_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_2,HP_3_1_0N,AA15,720,40,1000,6000,FPGA_57_0_25,57,0,25,F2A_4057,f2g_in_en_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_2,HP_3_1_0N,AA15,720,40,1000,6000,FPGA_57_0_26,57,0,26,F2A_4058,f2g_tx_oe_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_2,HP_3_1_0N,AA15,720,40,1000,6000,FPGA_57_0_27,57,0,27,F2A_4059,f2g_tx_dvalid_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_2,HP_3_1_0N,AA15,720,40,1000,6000,FPGA_57_0_28,57,0,28,F2A_4060,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,HP_3_0_0P,AD14,460,40,1000,4000,FPGA_57_0_48,57,0,48,A2F_4080,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,HP_3_0_0P,AD14,460,40,1000,4000,FPGA_57_0_49,57,0,49,A2F_4081,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,HP_3_0_0P,AD14,460,40,1000,4000,FPGA_57_0_50,57,0,50,A2F_4082,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,HP_3_0_0P,AD14,590,40,1000,5000,FPGA_57_0_51,57,0,51,A2F_4083,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,HP_3_0_0P,AD14,590,40,1000,5000,FPGA_57_0_52,57,0,52,A2F_4084,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,HP_3_0_0P,AD14,590,40,1000,5000,FPGA_57_0_53,57,0,53,A2F_4085,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,HP_3_0_0P,AD14,590,40,1000,5000,FPGA_57_0_54,57,0,54,A2F_4086,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,HP_3_0_0P,AD14,590,40,1000,5000,FPGA_57_0_55,57,0,55,A2F_4087,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,HP_3_0_0P,AD14,590,40,1000,5000,FPGA_57_0_56,57,0,56,A2F_4088,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,HP_3_0_0P,AD14,590,40,1000,5000,FPGA_57_0_57,57,0,57,A2F_4089,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,HP_3_0_0P,AD14,590,40,1000,5000,FPGA_57_0_58,57,0,58,A2F_4090,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,HP_3_0_0P,AD14,980,40,2000,1000,FPGA_57_0_59,57,0,59,A2F_4091,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,HP_3_0_0P,AD14,980,40,2000,1000,FPGA_57_0_60,57,0,60,A2F_4092,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_2,HP_3_1_0N,AA15,980,40,2000,1000,FPGA_57_0_61,57,0,61,A2F_4093,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,HP_3_2_1P,AH15,70,40,1000,1000,FPGA_58_0_0,58,0,0,F2A_4104,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,HP_3_2_1P,AH15,200,40,1000,2000,FPGA_58_0_1,58,0,1,F2A_4105,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,HP_3_2_1P,AH15,200,40,1000,2000,FPGA_58_0_2,58,0,2,F2A_4106,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,HP_3_2_1P,AH15,200,40,1000,2000,FPGA_58_0_3,58,0,3,F2A_4107,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,HP_3_2_1P,AH15,200,40,1000,2000,FPGA_58_0_4,58,0,4,F2A_4108,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,HP_3_2_1P,AH15,200,40,1000,2000,FPGA_58_0_5,58,0,5,F2A_4109,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,HP_3_2_1P,AH15,200,40,1000,2000,FPGA_58_0_6,58,0,6,F2A_4110,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,HP_3_2_1P,AH15,200,40,1000,2000,FPGA_58_0_7,58,0,7,F2A_4111,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,HP_3_2_1P,AH15,200,40,1000,2000,FPGA_58_0_8,58,0,8,F2A_4112,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,HP_3_2_1P,AH15,200,40,1000,2000,FPGA_58_0_9,58,0,9,F2A_4113,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,HP_3_2_1P,AH15,330,40,1000,3000,FPGA_58_0_10,58,0,10,F2A_4114,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,HP_3_2_1P,AH15,330,40,1000,3000,FPGA_58_0_11,58,0,11,F2A_4115,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,HP_3_2_1P,AH15,330,40,1000,3000,FPGA_58_0_12,58,0,12,F2A_4116,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,HP_3_2_1P,AH15,330,40,1000,3000,FPGA_58_0_13,58,0,13,F2A_4117,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,HP_3_2_1P,AH15,590,40,1000,5000,FPGA_58_0_14,58,0,14,F2A_4118,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,HP_3_2_1P,AH15,590,40,1000,5000,FPGA_58_0_15,58,0,15,F2A_4119,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,HP_3_2_1P,AH15,590,40,1000,5000,FPGA_58_0_16,58,0,16,F2A_4120,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,HP_3_2_1P,AH15,720,40,1000,6000,FPGA_58_0_17,58,0,17,F2A_4121,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,HP_3_2_1P,AH15,720,40,1000,6000,FPGA_58_0_18,58,0,18,F2A_4122,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,HP_3_2_1P,AH15,720,40,1000,6000,FPGA_58_0_19,58,0,19,F2A_4123,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,HP_3_2_1P,AH15,720,40,1000,6000,FPGA_58_0_20,58,0,20,F2A_4124,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,HP_3_2_1P,AH15,720,40,1000,6000,FPGA_58_0_21,58,0,21,F2A_4125,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_4,HP_3_3_1N,AF15,720,40,1000,6000,FPGA_58_0_22,58,0,22,F2A_4126,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_4,HP_3_3_1N,AF15,720,40,1000,6000,FPGA_58_0_23,58,0,23,F2A_4127,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_4,HP_3_3_1N,AF15,720,40,1000,6000,FPGA_58_0_24,58,0,24,F2A_4128,f2g_trx_reset_n_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_4,HP_3_3_1N,AF15,720,40,1000,6000,FPGA_58_0_25,58,0,25,F2A_4129,f2g_in_en_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_4,HP_3_3_1N,AF15,720,40,1000,6000,FPGA_58_0_26,58,0,26,F2A_4130,f2g_tx_oe_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_4,HP_3_3_1N,AF15,720,40,1000,6000,FPGA_58_0_27,58,0,27,F2A_4131,f2g_tx_dvalid_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_4,HP_3_3_1N,AF15,720,40,1000,6000,FPGA_58_0_28,58,0,28,F2A_4132,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,HP_3_2_1P,AH15,460,40,1000,4000,FPGA_58_0_48,58,0,48,A2F_4152,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,HP_3_2_1P,AH15,460,40,1000,4000,FPGA_58_0_49,58,0,49,A2F_4153,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,HP_3_2_1P,AH15,460,40,1000,4000,FPGA_58_0_50,58,0,50,A2F_4154,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,HP_3_2_1P,AH15,590,40,1000,5000,FPGA_58_0_51,58,0,51,A2F_4155,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,HP_3_2_1P,AH15,590,40,1000,5000,FPGA_58_0_52,58,0,52,A2F_4156,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,HP_3_2_1P,AH15,590,40,1000,5000,FPGA_58_0_53,58,0,53,A2F_4157,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,HP_3_2_1P,AH15,590,40,1000,5000,FPGA_58_0_54,58,0,54,A2F_4158,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,HP_3_2_1P,AH15,590,40,1000,5000,FPGA_58_0_55,58,0,55,A2F_4159,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,HP_3_2_1P,AH15,590,40,1000,5000,FPGA_58_0_56,58,0,56,A2F_4160,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,HP_3_2_1P,AH15,590,40,1000,5000,FPGA_58_0_57,58,0,57,A2F_4161,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,HP_3_2_1P,AH15,590,40,1000,5000,FPGA_58_0_58,58,0,58,A2F_4162,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,HP_3_2_1P,AH15,980,40,2000,1000,FPGA_58_0_59,58,0,59,A2F_4163,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,HP_3_2_1P,AH15,980,40,2000,1000,FPGA_58_0_60,58,0,60,A2F_4164,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_4,HP_3_3_1N,AF15,980,40,2000,1000,FPGA_58_0_61,58,0,61,A2F_4165,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,HP_3_4_2P,AH12,70,40,1000,1000,FPGA_60_0_0,60,0,0,F2A_4248,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,HP_3_4_2P,AH12,200,40,1000,2000,FPGA_60_0_1,60,0,1,F2A_4249,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,HP_3_4_2P,AH12,200,40,1000,2000,FPGA_60_0_2,60,0,2,F2A_4250,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,HP_3_4_2P,AH12,200,40,1000,2000,FPGA_60_0_3,60,0,3,F2A_4251,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,HP_3_4_2P,AH12,200,40,1000,2000,FPGA_60_0_4,60,0,4,F2A_4252,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,HP_3_4_2P,AH12,200,40,1000,2000,FPGA_60_0_5,60,0,5,F2A_4253,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,HP_3_4_2P,AH12,200,40,1000,2000,FPGA_60_0_6,60,0,6,F2A_4254,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,HP_3_4_2P,AH12,200,40,1000,2000,FPGA_60_0_7,60,0,7,F2A_4255,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,HP_3_4_2P,AH12,200,40,1000,2000,FPGA_60_0_8,60,0,8,F2A_4256,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,HP_3_4_2P,AH12,200,40,1000,2000,FPGA_60_0_9,60,0,9,F2A_4257,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,HP_3_4_2P,AH12,330,40,1000,3000,FPGA_60_0_10,60,0,10,F2A_4258,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,HP_3_4_2P,AH12,330,40,1000,3000,FPGA_60_0_11,60,0,11,F2A_4259,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,HP_3_4_2P,AH12,330,40,1000,3000,FPGA_60_0_12,60,0,12,F2A_4260,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,HP_3_4_2P,AH12,330,40,1000,3000,FPGA_60_0_13,60,0,13,F2A_4261,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,HP_3_4_2P,AH12,590,40,1000,5000,FPGA_60_0_14,60,0,14,F2A_4262,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,HP_3_4_2P,AH12,590,40,1000,5000,FPGA_60_0_15,60,0,15,F2A_4263,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,HP_3_4_2P,AH12,590,40,1000,5000,FPGA_60_0_16,60,0,16,F2A_4264,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,HP_3_4_2P,AH12,720,40,1000,6000,FPGA_60_0_17,60,0,17,F2A_4265,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,HP_3_4_2P,AH12,720,40,1000,6000,FPGA_60_0_18,60,0,18,F2A_4266,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,HP_3_4_2P,AH12,720,40,1000,6000,FPGA_60_0_19,60,0,19,F2A_4267,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,HP_3_4_2P,AH12,720,40,1000,6000,FPGA_60_0_20,60,0,20,F2A_4268,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,HP_3_4_2P,AH12,720,40,1000,6000,FPGA_60_0_21,60,0,21,F2A_4269,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_6,HP_3_5_2N,AG12,720,40,1000,6000,FPGA_60_0_22,60,0,22,F2A_4270,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_6,HP_3_5_2N,AG12,720,40,1000,6000,FPGA_60_0_23,60,0,23,F2A_4271,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_6,HP_3_5_2N,AG12,720,40,1000,6000,FPGA_60_0_24,60,0,24,F2A_4272,f2g_trx_reset_n_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_6,HP_3_5_2N,AG12,720,40,1000,6000,FPGA_60_0_25,60,0,25,F2A_4273,f2g_in_en_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_6,HP_3_5_2N,AG12,720,40,1000,6000,FPGA_60_0_26,60,0,26,F2A_4274,f2g_tx_oe_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_6,HP_3_5_2N,AG12,720,40,1000,6000,FPGA_60_0_27,60,0,27,F2A_4275,f2g_tx_dvalid_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_6,HP_3_5_2N,AG12,720,40,1000,6000,FPGA_60_0_28,60,0,28,F2A_4276,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,HP_3_4_2P,AH12,460,40,1000,4000,FPGA_60_0_48,60,0,48,A2F_4296,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,HP_3_4_2P,AH12,460,40,1000,4000,FPGA_60_0_49,60,0,49,A2F_4297,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,HP_3_4_2P,AH12,460,40,1000,4000,FPGA_60_0_50,60,0,50,A2F_4298,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,HP_3_4_2P,AH12,590,40,1000,5000,FPGA_60_0_51,60,0,51,A2F_4299,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,HP_3_4_2P,AH12,590,40,1000,5000,FPGA_60_0_52,60,0,52,A2F_4300,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,HP_3_4_2P,AH12,590,40,1000,5000,FPGA_60_0_53,60,0,53,A2F_4301,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,HP_3_4_2P,AH12,590,40,1000,5000,FPGA_60_0_54,60,0,54,A2F_4302,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,HP_3_4_2P,AH12,590,40,1000,5000,FPGA_60_0_55,60,0,55,A2F_4303,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,HP_3_4_2P,AH12,590,40,1000,5000,FPGA_60_0_56,60,0,56,A2F_4304,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,HP_3_4_2P,AH12,590,40,1000,5000,FPGA_60_0_57,60,0,57,A2F_4305,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,HP_3_4_2P,AH12,590,40,1000,5000,FPGA_60_0_58,60,0,58,A2F_4306,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,HP_3_4_2P,AH12,980,40,2000,1000,FPGA_60_0_59,60,0,59,A2F_4307,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,HP_3_4_2P,AH12,980,40,2000,1000,FPGA_60_0_60,60,0,60,A2F_4308,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_6,HP_3_5_2N,AG12,980,40,2000,1000,FPGA_60_0_61,60,0,61,A2F_4309,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,HP_3_6_3P,AF12,70,40,1000,1000,FPGA_61_0_0,61,0,0,F2A_4320,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,HP_3_6_3P,AF12,200,40,1000,2000,FPGA_61_0_1,61,0,1,F2A_4321,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,HP_3_6_3P,AF12,200,40,1000,2000,FPGA_61_0_2,61,0,2,F2A_4322,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,HP_3_6_3P,AF12,200,40,1000,2000,FPGA_61_0_3,61,0,3,F2A_4323,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,HP_3_6_3P,AF12,200,40,1000,2000,FPGA_61_0_4,61,0,4,F2A_4324,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,HP_3_6_3P,AF12,200,40,1000,2000,FPGA_61_0_5,61,0,5,F2A_4325,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,HP_3_6_3P,AF12,200,40,1000,2000,FPGA_61_0_6,61,0,6,F2A_4326,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,HP_3_6_3P,AF12,200,40,1000,2000,FPGA_61_0_7,61,0,7,F2A_4327,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,HP_3_6_3P,AF12,200,40,1000,2000,FPGA_61_0_8,61,0,8,F2A_4328,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,HP_3_6_3P,AF12,200,40,1000,2000,FPGA_61_0_9,61,0,9,F2A_4329,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,HP_3_6_3P,AF12,330,40,1000,3000,FPGA_61_0_10,61,0,10,F2A_4330,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,HP_3_6_3P,AF12,330,40,1000,3000,FPGA_61_0_11,61,0,11,F2A_4331,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,HP_3_6_3P,AF12,330,40,1000,3000,FPGA_61_0_12,61,0,12,F2A_4332,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,HP_3_6_3P,AF12,330,40,1000,3000,FPGA_61_0_13,61,0,13,F2A_4333,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,HP_3_6_3P,AF12,590,40,1000,5000,FPGA_61_0_14,61,0,14,F2A_4334,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,HP_3_6_3P,AF12,590,40,1000,5000,FPGA_61_0_15,61,0,15,F2A_4335,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,HP_3_6_3P,AF12,590,40,1000,5000,FPGA_61_0_16,61,0,16,F2A_4336,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,HP_3_6_3P,AF12,720,40,1000,6000,FPGA_61_0_17,61,0,17,F2A_4337,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,HP_3_6_3P,AF12,720,40,1000,6000,FPGA_61_0_18,61,0,18,F2A_4338,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,HP_3_6_3P,AF12,720,40,1000,6000,FPGA_61_0_19,61,0,19,F2A_4339,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,HP_3_6_3P,AF12,720,40,1000,6000,FPGA_61_0_20,61,0,20,F2A_4340,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,HP_3_6_3P,AF12,720,40,1000,6000,FPGA_61_0_21,61,0,21,F2A_4341,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_8,HP_3_7_3N,AC16,720,40,1000,6000,FPGA_61_0_22,61,0,22,F2A_4342,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_8,HP_3_7_3N,AC16,720,40,1000,6000,FPGA_61_0_23,61,0,23,F2A_4343,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_8,HP_3_7_3N,AC16,720,40,1000,6000,FPGA_61_0_24,61,0,24,F2A_4344,f2g_trx_reset_n_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_8,HP_3_7_3N,AC16,720,40,1000,6000,FPGA_61_0_25,61,0,25,F2A_4345,f2g_in_en_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_8,HP_3_7_3N,AC16,720,40,1000,6000,FPGA_61_0_26,61,0,26,F2A_4346,f2g_tx_oe_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_8,HP_3_7_3N,AC16,720,40,1000,6000,FPGA_61_0_27,61,0,27,F2A_4347,f2g_tx_dvalid_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_8,HP_3_7_3N,AC16,720,40,1000,6000,FPGA_61_0_28,61,0,28,F2A_4348,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,HP_3_6_3P,AF12,460,40,1000,4000,FPGA_61_0_48,61,0,48,A2F_4368,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,HP_3_6_3P,AF12,460,40,1000,4000,FPGA_61_0_49,61,0,49,A2F_4369,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,HP_3_6_3P,AF12,460,40,1000,4000,FPGA_61_0_50,61,0,50,A2F_4370,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,HP_3_6_3P,AF12,590,40,1000,5000,FPGA_61_0_51,61,0,51,A2F_4371,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,HP_3_6_3P,AF12,590,40,1000,5000,FPGA_61_0_52,61,0,52,A2F_4372,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,HP_3_6_3P,AF12,590,40,1000,5000,FPGA_61_0_53,61,0,53,A2F_4373,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,HP_3_6_3P,AF12,590,40,1000,5000,FPGA_61_0_54,61,0,54,A2F_4374,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,HP_3_6_3P,AF12,590,40,1000,5000,FPGA_61_0_55,61,0,55,A2F_4375,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,HP_3_6_3P,AF12,590,40,1000,5000,FPGA_61_0_56,61,0,56,A2F_4376,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,HP_3_6_3P,AF12,590,40,1000,5000,FPGA_61_0_57,61,0,57,A2F_4377,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,HP_3_6_3P,AF12,590,40,1000,5000,FPGA_61_0_58,61,0,58,A2F_4378,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,HP_3_6_3P,AF12,980,40,2000,1000,FPGA_61_0_59,61,0,59,A2F_4379,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,HP_3_6_3P,AF12,980,40,2000,1000,FPGA_61_0_60,61,0,60,A2F_4380,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_8,HP_3_7_3N,AC16,980,40,2000,1000,FPGA_61_0_61,61,0,61,A2F_4381,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,HP_3_8_4P,AF16,70,40,1000,1000,FPGA_62_0_0,62,0,0,F2A_4392,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,HP_3_8_4P,AF16,200,40,1000,2000,FPGA_62_0_1,62,0,1,F2A_4393,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,HP_3_8_4P,AF16,200,40,1000,2000,FPGA_62_0_2,62,0,2,F2A_4394,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,HP_3_8_4P,AF16,200,40,1000,2000,FPGA_62_0_3,62,0,3,F2A_4395,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,HP_3_8_4P,AF16,200,40,1000,2000,FPGA_62_0_4,62,0,4,F2A_4396,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,HP_3_8_4P,AF16,200,40,1000,2000,FPGA_62_0_5,62,0,5,F2A_4397,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,HP_3_8_4P,AF16,200,40,1000,2000,FPGA_62_0_6,62,0,6,F2A_4398,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,HP_3_8_4P,AF16,200,40,1000,2000,FPGA_62_0_7,62,0,7,F2A_4399,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,HP_3_8_4P,AF16,200,40,1000,2000,FPGA_62_0_8,62,0,8,F2A_4400,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,HP_3_8_4P,AF16,200,40,1000,2000,FPGA_62_0_9,62,0,9,F2A_4401,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,HP_3_8_4P,AF16,330,40,1000,3000,FPGA_62_0_10,62,0,10,F2A_4402,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,HP_3_8_4P,AF16,330,40,1000,3000,FPGA_62_0_11,62,0,11,F2A_4403,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,HP_3_8_4P,AF16,330,40,1000,3000,FPGA_62_0_12,62,0,12,F2A_4404,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,HP_3_8_4P,AF16,330,40,1000,3000,FPGA_62_0_13,62,0,13,F2A_4405,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,HP_3_8_4P,AF16,590,40,1000,5000,FPGA_62_0_14,62,0,14,F2A_4406,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,HP_3_8_4P,AF16,590,40,1000,5000,FPGA_62_0_15,62,0,15,F2A_4407,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,HP_3_8_4P,AF16,590,40,1000,5000,FPGA_62_0_16,62,0,16,F2A_4408,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,HP_3_8_4P,AF16,720,40,1000,6000,FPGA_62_0_17,62,0,17,F2A_4409,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,HP_3_8_4P,AF16,720,40,1000,6000,FPGA_62_0_18,62,0,18,F2A_4410,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,HP_3_8_4P,AF16,720,40,1000,6000,FPGA_62_0_19,62,0,19,F2A_4411,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,HP_3_8_4P,AF16,720,40,1000,6000,FPGA_62_0_20,62,0,20,F2A_4412,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,HP_3_8_4P,AF16,720,40,1000,6000,FPGA_62_0_21,62,0,21,F2A_4413,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_10,HP_3_9_4N,AD12,720,40,1000,6000,FPGA_62_0_22,62,0,22,F2A_4414,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_10,HP_3_9_4N,AD12,720,40,1000,6000,FPGA_62_0_23,62,0,23,F2A_4415,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_10,HP_3_9_4N,AD12,720,40,1000,6000,FPGA_62_0_24,62,0,24,F2A_4416,f2g_trx_reset_n_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_10,HP_3_9_4N,AD12,720,40,1000,6000,FPGA_62_0_25,62,0,25,F2A_4417,f2g_in_en_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_10,HP_3_9_4N,AD12,720,40,1000,6000,FPGA_62_0_26,62,0,26,F2A_4418,f2g_tx_oe_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_10,HP_3_9_4N,AD12,720,40,1000,6000,FPGA_62_0_27,62,0,27,F2A_4419,f2g_tx_dvalid_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_10,HP_3_9_4N,AD12,720,40,1000,6000,FPGA_62_0_28,62,0,28,F2A_4420,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,HP_3_8_4P,AF16,460,40,1000,4000,FPGA_62_0_48,62,0,48,A2F_4440,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,HP_3_8_4P,AF16,460,40,1000,4000,FPGA_62_0_49,62,0,49,A2F_4441,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,HP_3_8_4P,AF16,460,40,1000,4000,FPGA_62_0_50,62,0,50,A2F_4442,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,HP_3_8_4P,AF16,590,40,1000,5000,FPGA_62_0_51,62,0,51,A2F_4443,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,HP_3_8_4P,AF16,590,40,1000,5000,FPGA_62_0_52,62,0,52,A2F_4444,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,HP_3_8_4P,AF16,590,40,1000,5000,FPGA_62_0_53,62,0,53,A2F_4445,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,HP_3_8_4P,AF16,590,40,1000,5000,FPGA_62_0_54,62,0,54,A2F_4446,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,HP_3_8_4P,AF16,590,40,1000,5000,FPGA_62_0_55,62,0,55,A2F_4447,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,HP_3_8_4P,AF16,590,40,1000,5000,FPGA_62_0_56,62,0,56,A2F_4448,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,HP_3_8_4P,AF16,590,40,1000,5000,FPGA_62_0_57,62,0,57,A2F_4449,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,HP_3_8_4P,AF16,590,40,1000,5000,FPGA_62_0_58,62,0,58,A2F_4450,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,HP_3_8_4P,AF16,980,40,2000,1000,FPGA_62_0_59,62,0,59,A2F_4451,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,HP_3_8_4P,AF16,980,40,2000,1000,FPGA_62_0_60,62,0,60,A2F_4452,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_10,HP_3_9_4N,AD12,980,40,2000,1000,FPGA_62_0_61,62,0,61,A2F_4453,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,HP_3_CC_10_5P,AD15,70,40,1000,1000,FPGA_64_0_0,64,0,0,F2A_4536,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,HP_3_CC_10_5P,AD15,200,40,1000,2000,FPGA_64_0_1,64,0,1,F2A_4537,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,HP_3_CC_10_5P,AD15,200,40,1000,2000,FPGA_64_0_2,64,0,2,F2A_4538,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,HP_3_CC_10_5P,AD15,200,40,1000,2000,FPGA_64_0_3,64,0,3,F2A_4539,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,HP_3_CC_10_5P,AD15,200,40,1000,2000,FPGA_64_0_4,64,0,4,F2A_4540,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,HP_3_CC_10_5P,AD15,200,40,1000,2000,FPGA_64_0_5,64,0,5,F2A_4541,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,HP_3_CC_10_5P,AD15,200,40,1000,2000,FPGA_64_0_6,64,0,6,F2A_4542,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,HP_3_CC_10_5P,AD15,200,40,1000,2000,FPGA_64_0_7,64,0,7,F2A_4543,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,HP_3_CC_10_5P,AD15,200,40,1000,2000,FPGA_64_0_8,64,0,8,F2A_4544,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,HP_3_CC_10_5P,AD15,200,40,1000,2000,FPGA_64_0_9,64,0,9,F2A_4545,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,HP_3_CC_10_5P,AD15,330,40,1000,3000,FPGA_64_0_10,64,0,10,F2A_4546,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,HP_3_CC_10_5P,AD15,330,40,1000,3000,FPGA_64_0_11,64,0,11,F2A_4547,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,HP_3_CC_10_5P,AD15,330,40,1000,3000,FPGA_64_0_12,64,0,12,F2A_4548,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,HP_3_CC_10_5P,AD15,330,40,1000,3000,FPGA_64_0_13,64,0,13,F2A_4549,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,HP_3_CC_10_5P,AD15,590,40,1000,5000,FPGA_64_0_14,64,0,14,F2A_4550,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,HP_3_CC_10_5P,AD15,590,40,1000,5000,FPGA_64_0_15,64,0,15,F2A_4551,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,HP_3_CC_10_5P,AD15,590,40,1000,5000,FPGA_64_0_16,64,0,16,F2A_4552,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,HP_3_CC_10_5P,AD15,720,40,1000,6000,FPGA_64_0_17,64,0,17,F2A_4553,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,HP_3_CC_10_5P,AD15,720,40,1000,6000,FPGA_64_0_18,64,0,18,F2A_4554,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,HP_3_CC_10_5P,AD15,720,40,1000,6000,FPGA_64_0_19,64,0,19,F2A_4555,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,HP_3_CC_10_5P,AD15,720,40,1000,6000,FPGA_64_0_20,64,0,20,F2A_4556,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,HP_3_CC_10_5P,AD15,720,40,1000,6000,FPGA_64_0_21,64,0,21,F2A_4557,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_12,HP_3_CC_11_5N,AD16,720,40,1000,6000,FPGA_64_0_22,64,0,22,F2A_4558,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_12,HP_3_CC_11_5N,AD16,720,40,1000,6000,FPGA_64_0_23,64,0,23,F2A_4559,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_12,HP_3_CC_11_5N,AD16,720,40,1000,6000,FPGA_64_0_24,64,0,24,F2A_4560,f2g_trx_reset_n_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_12,HP_3_CC_11_5N,AD16,720,40,1000,6000,FPGA_64_0_25,64,0,25,F2A_4561,f2g_in_en_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_12,HP_3_CC_11_5N,AD16,720,40,1000,6000,FPGA_64_0_26,64,0,26,F2A_4562,f2g_tx_oe_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_12,HP_3_CC_11_5N,AD16,720,40,1000,6000,FPGA_64_0_27,64,0,27,F2A_4563,f2g_tx_dvalid_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_12,HP_3_CC_11_5N,AD16,720,40,1000,6000,FPGA_64_0_28,64,0,28,F2A_4564,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,HP_3_CC_10_5P,AD15,460,40,1000,4000,FPGA_64_0_48,64,0,48,A2F_4584,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,HP_3_CC_10_5P,AD15,460,40,1000,4000,FPGA_64_0_49,64,0,49,A2F_4585,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,HP_3_CC_10_5P,AD15,460,40,1000,4000,FPGA_64_0_50,64,0,50,A2F_4586,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,HP_3_CC_10_5P,AD15,590,40,1000,5000,FPGA_64_0_51,64,0,51,A2F_4587,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,HP_3_CC_10_5P,AD15,590,40,1000,5000,FPGA_64_0_52,64,0,52,A2F_4588,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,HP_3_CC_10_5P,AD15,590,40,1000,5000,FPGA_64_0_53,64,0,53,A2F_4589,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,HP_3_CC_10_5P,AD15,590,40,1000,5000,FPGA_64_0_54,64,0,54,A2F_4590,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,HP_3_CC_10_5P,AD15,590,40,1000,5000,FPGA_64_0_55,64,0,55,A2F_4591,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,HP_3_CC_10_5P,AD15,590,40,1000,5000,FPGA_64_0_56,64,0,56,A2F_4592,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,HP_3_CC_10_5P,AD15,590,40,1000,5000,FPGA_64_0_57,64,0,57,A2F_4593,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,HP_3_CC_10_5P,AD15,590,40,1000,5000,FPGA_64_0_58,64,0,58,A2F_4594,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,HP_3_CC_10_5P,AD15,980,40,2000,1000,FPGA_64_0_59,64,0,59,A2F_4595,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,HP_3_CC_10_5P,AD15,980,40,2000,1000,FPGA_64_0_60,64,0,60,A2F_4596,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_12,HP_3_CC_11_5N,AD16,980,40,2000,1000,FPGA_64_0_61,64,0,61,A2F_4597,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,HP_3_12_6P,AE17,70,40,1000,1000,FPGA_65_0_0,65,0,0,F2A_4608,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,HP_3_12_6P,AE17,200,40,1000,2000,FPGA_65_0_1,65,0,1,F2A_4609,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,HP_3_12_6P,AE17,200,40,1000,2000,FPGA_65_0_2,65,0,2,F2A_4610,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,HP_3_12_6P,AE17,200,40,1000,2000,FPGA_65_0_3,65,0,3,F2A_4611,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,HP_3_12_6P,AE17,200,40,1000,2000,FPGA_65_0_4,65,0,4,F2A_4612,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,HP_3_12_6P,AE17,200,40,1000,2000,FPGA_65_0_5,65,0,5,F2A_4613,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,HP_3_12_6P,AE17,200,40,1000,2000,FPGA_65_0_6,65,0,6,F2A_4614,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,HP_3_12_6P,AE17,200,40,1000,2000,FPGA_65_0_7,65,0,7,F2A_4615,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,HP_3_12_6P,AE17,200,40,1000,2000,FPGA_65_0_8,65,0,8,F2A_4616,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,HP_3_12_6P,AE17,200,40,1000,2000,FPGA_65_0_9,65,0,9,F2A_4617,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,HP_3_12_6P,AE17,330,40,1000,3000,FPGA_65_0_10,65,0,10,F2A_4618,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,HP_3_12_6P,AE17,330,40,1000,3000,FPGA_65_0_11,65,0,11,F2A_4619,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,HP_3_12_6P,AE17,330,40,1000,3000,FPGA_65_0_12,65,0,12,F2A_4620,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,HP_3_12_6P,AE17,330,40,1000,3000,FPGA_65_0_13,65,0,13,F2A_4621,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,HP_3_12_6P,AE17,590,40,1000,5000,FPGA_65_0_14,65,0,14,F2A_4622,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,HP_3_12_6P,AE17,590,40,1000,5000,FPGA_65_0_15,65,0,15,F2A_4623,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,HP_3_12_6P,AE17,590,40,1000,5000,FPGA_65_0_16,65,0,16,F2A_4624,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,HP_3_12_6P,AE17,720,40,1000,6000,FPGA_65_0_17,65,0,17,F2A_4625,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,HP_3_12_6P,AE17,720,40,1000,6000,FPGA_65_0_18,65,0,18,F2A_4626,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,HP_3_12_6P,AE17,720,40,1000,6000,FPGA_65_0_19,65,0,19,F2A_4627,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,HP_3_12_6P,AE17,720,40,1000,6000,FPGA_65_0_20,65,0,20,F2A_4628,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,HP_3_12_6P,AE17,720,40,1000,6000,FPGA_65_0_21,65,0,21,F2A_4629,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_14,HP_3_13_6N,AE15,720,40,1000,6000,FPGA_65_0_22,65,0,22,F2A_4630,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_14,HP_3_13_6N,AE15,720,40,1000,6000,FPGA_65_0_23,65,0,23,F2A_4631,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_14,HP_3_13_6N,AE15,720,40,1000,6000,FPGA_65_0_24,65,0,24,F2A_4632,f2g_trx_reset_n_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_14,HP_3_13_6N,AE15,720,40,1000,6000,FPGA_65_0_25,65,0,25,F2A_4633,f2g_in_en_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_14,HP_3_13_6N,AE15,720,40,1000,6000,FPGA_65_0_26,65,0,26,F2A_4634,f2g_tx_oe_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_14,HP_3_13_6N,AE15,720,40,1000,6000,FPGA_65_0_27,65,0,27,F2A_4635,f2g_tx_dvalid_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_14,HP_3_13_6N,AE15,720,40,1000,6000,FPGA_65_0_28,65,0,28,F2A_4636,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,HP_3_12_6P,AE17,460,40,1000,4000,FPGA_65_0_48,65,0,48,A2F_4656,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,HP_3_12_6P,AE17,460,40,1000,4000,FPGA_65_0_49,65,0,49,A2F_4657,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,HP_3_12_6P,AE17,460,40,1000,4000,FPGA_65_0_50,65,0,50,A2F_4658,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,HP_3_12_6P,AE17,590,40,1000,5000,FPGA_65_0_51,65,0,51,A2F_4659,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,HP_3_12_6P,AE17,590,40,1000,5000,FPGA_65_0_52,65,0,52,A2F_4660,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,HP_3_12_6P,AE17,590,40,1000,5000,FPGA_65_0_53,65,0,53,A2F_4661,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,HP_3_12_6P,AE17,590,40,1000,5000,FPGA_65_0_54,65,0,54,A2F_4662,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,HP_3_12_6P,AE17,590,40,1000,5000,FPGA_65_0_55,65,0,55,A2F_4663,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,HP_3_12_6P,AE17,590,40,1000,5000,FPGA_65_0_56,65,0,56,A2F_4664,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,HP_3_12_6P,AE17,590,40,1000,5000,FPGA_65_0_57,65,0,57,A2F_4665,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,HP_3_12_6P,AE17,590,40,1000,5000,FPGA_65_0_58,65,0,58,A2F_4666,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,HP_3_12_6P,AE17,980,40,2000,1000,FPGA_65_0_59,65,0,59,A2F_4667,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,HP_3_12_6P,AE17,980,40,2000,1000,FPGA_65_0_60,65,0,60,A2F_4668,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_14,HP_3_13_6N,AE15,980,40,2000,1000,FPGA_65_0_61,65,0,61,A2F_4669,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,HP_3_14_7P,AD13,70,40,1000,1000,FPGA_66_0_0,66,0,0,F2A_4680,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,HP_3_14_7P,AD13,200,40,1000,2000,FPGA_66_0_1,66,0,1,F2A_4681,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,HP_3_14_7P,AD13,200,40,1000,2000,FPGA_66_0_2,66,0,2,F2A_4682,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,HP_3_14_7P,AD13,200,40,1000,2000,FPGA_66_0_3,66,0,3,F2A_4683,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,HP_3_14_7P,AD13,200,40,1000,2000,FPGA_66_0_4,66,0,4,F2A_4684,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,HP_3_14_7P,AD13,200,40,1000,2000,FPGA_66_0_5,66,0,5,F2A_4685,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,HP_3_14_7P,AD13,200,40,1000,2000,FPGA_66_0_6,66,0,6,F2A_4686,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,HP_3_14_7P,AD13,200,40,1000,2000,FPGA_66_0_7,66,0,7,F2A_4687,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,HP_3_14_7P,AD13,200,40,1000,2000,FPGA_66_0_8,66,0,8,F2A_4688,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,HP_3_14_7P,AD13,200,40,1000,2000,FPGA_66_0_9,66,0,9,F2A_4689,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,HP_3_14_7P,AD13,330,40,1000,3000,FPGA_66_0_10,66,0,10,F2A_4690,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,HP_3_14_7P,AD13,330,40,1000,3000,FPGA_66_0_11,66,0,11,F2A_4691,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,HP_3_14_7P,AD13,330,40,1000,3000,FPGA_66_0_12,66,0,12,F2A_4692,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,HP_3_14_7P,AD13,330,40,1000,3000,FPGA_66_0_13,66,0,13,F2A_4693,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,HP_3_14_7P,AD13,590,40,1000,5000,FPGA_66_0_14,66,0,14,F2A_4694,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,HP_3_14_7P,AD13,590,40,1000,5000,FPGA_66_0_15,66,0,15,F2A_4695,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,HP_3_14_7P,AD13,590,40,1000,5000,FPGA_66_0_16,66,0,16,F2A_4696,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,HP_3_14_7P,AD13,720,40,1000,6000,FPGA_66_0_17,66,0,17,F2A_4697,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,HP_3_14_7P,AD13,720,40,1000,6000,FPGA_66_0_18,66,0,18,F2A_4698,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,HP_3_14_7P,AD13,720,40,1000,6000,FPGA_66_0_19,66,0,19,F2A_4699,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,HP_3_14_7P,AD13,720,40,1000,6000,FPGA_66_0_20,66,0,20,F2A_4700,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,HP_3_14_7P,AD13,720,40,1000,6000,FPGA_66_0_21,66,0,21,F2A_4701,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_16,HP_3_15_7N,AC13,720,40,1000,6000,FPGA_66_0_22,66,0,22,F2A_4702,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_16,HP_3_15_7N,AC13,720,40,1000,6000,FPGA_66_0_23,66,0,23,F2A_4703,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_16,HP_3_15_7N,AC13,720,40,1000,6000,FPGA_66_0_24,66,0,24,F2A_4704,f2g_trx_reset_n_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_16,HP_3_15_7N,AC13,720,40,1000,6000,FPGA_66_0_25,66,0,25,F2A_4705,f2g_in_en_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_16,HP_3_15_7N,AC13,720,40,1000,6000,FPGA_66_0_26,66,0,26,F2A_4706,f2g_tx_oe_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_16,HP_3_15_7N,AC13,720,40,1000,6000,FPGA_66_0_27,66,0,27,F2A_4707,f2g_tx_dvalid_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_16,HP_3_15_7N,AC13,720,40,1000,6000,FPGA_66_0_28,66,0,28,F2A_4708,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,HP_3_14_7P,AD13,460,40,1000,4000,FPGA_66_0_48,66,0,48,A2F_4728,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,HP_3_14_7P,AD13,460,40,1000,4000,FPGA_66_0_49,66,0,49,A2F_4729,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,HP_3_14_7P,AD13,460,40,1000,4000,FPGA_66_0_50,66,0,50,A2F_4730,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,HP_3_14_7P,AD13,590,40,1000,5000,FPGA_66_0_51,66,0,51,A2F_4731,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,HP_3_14_7P,AD13,590,40,1000,5000,FPGA_66_0_52,66,0,52,A2F_4732,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,HP_3_14_7P,AD13,590,40,1000,5000,FPGA_66_0_53,66,0,53,A2F_4733,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,HP_3_14_7P,AD13,590,40,1000,5000,FPGA_66_0_54,66,0,54,A2F_4734,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,HP_3_14_7P,AD13,590,40,1000,5000,FPGA_66_0_55,66,0,55,A2F_4735,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,HP_3_14_7P,AD13,590,40,1000,5000,FPGA_66_0_56,66,0,56,A2F_4736,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,HP_3_14_7P,AD13,590,40,1000,5000,FPGA_66_0_57,66,0,57,A2F_4737,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,HP_3_14_7P,AD13,590,40,1000,5000,FPGA_66_0_58,66,0,58,A2F_4738,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,HP_3_14_7P,AD13,980,40,2000,1000,FPGA_66_0_59,66,0,59,A2F_4739,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,HP_3_14_7P,AD13,980,40,2000,1000,FPGA_66_0_60,66,0,60,A2F_4740,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_16,HP_3_15_7N,AC13,980,40,2000,1000,FPGA_66_0_61,66,0,61,A2F_4741,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,HP_3_16_8P,AH14,70,40,1000,1000,FPGA_68_0_0,68,0,0,F2A_4824,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,HP_3_16_8P,AH14,200,40,1000,2000,FPGA_68_0_1,68,0,1,F2A_4825,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,HP_3_16_8P,AH14,200,40,1000,2000,FPGA_68_0_2,68,0,2,F2A_4826,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,HP_3_16_8P,AH14,200,40,1000,2000,FPGA_68_0_3,68,0,3,F2A_4827,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,HP_3_16_8P,AH14,200,40,1000,2000,FPGA_68_0_4,68,0,4,F2A_4828,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,HP_3_16_8P,AH14,200,40,1000,2000,FPGA_68_0_5,68,0,5,F2A_4829,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,HP_3_16_8P,AH14,200,40,1000,2000,FPGA_68_0_6,68,0,6,F2A_4830,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,HP_3_16_8P,AH14,200,40,1000,2000,FPGA_68_0_7,68,0,7,F2A_4831,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,HP_3_16_8P,AH14,200,40,1000,2000,FPGA_68_0_8,68,0,8,F2A_4832,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,HP_3_16_8P,AH14,200,40,1000,2000,FPGA_68_0_9,68,0,9,F2A_4833,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,HP_3_16_8P,AH14,330,40,1000,3000,FPGA_68_0_10,68,0,10,F2A_4834,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,HP_3_16_8P,AH14,330,40,1000,3000,FPGA_68_0_11,68,0,11,F2A_4835,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,HP_3_16_8P,AH14,330,40,1000,3000,FPGA_68_0_12,68,0,12,F2A_4836,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,HP_3_16_8P,AH14,330,40,1000,3000,FPGA_68_0_13,68,0,13,F2A_4837,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,HP_3_16_8P,AH14,590,40,1000,5000,FPGA_68_0_14,68,0,14,F2A_4838,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,HP_3_16_8P,AH14,590,40,1000,5000,FPGA_68_0_15,68,0,15,F2A_4839,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,HP_3_16_8P,AH14,590,40,1000,5000,FPGA_68_0_16,68,0,16,F2A_4840,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,HP_3_16_8P,AH14,720,40,1000,6000,FPGA_68_0_17,68,0,17,F2A_4841,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,HP_3_16_8P,AH14,720,40,1000,6000,FPGA_68_0_18,68,0,18,F2A_4842,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,HP_3_16_8P,AH14,720,40,1000,6000,FPGA_68_0_19,68,0,19,F2A_4843,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,HP_3_16_8P,AH14,720,40,1000,6000,FPGA_68_0_20,68,0,20,F2A_4844,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,HP_3_16_8P,AH14,720,40,1000,6000,FPGA_68_0_21,68,0,21,F2A_4845,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_18,HP_3_17_8N,AC17,720,40,1000,6000,FPGA_68_0_22,68,0,22,F2A_4846,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_18,HP_3_17_8N,AC17,720,40,1000,6000,FPGA_68_0_23,68,0,23,F2A_4847,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_18,HP_3_17_8N,AC17,720,40,1000,6000,FPGA_68_0_24,68,0,24,F2A_4848,f2g_trx_reset_n_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_18,HP_3_17_8N,AC17,720,40,1000,6000,FPGA_68_0_25,68,0,25,F2A_4849,f2g_in_en_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_18,HP_3_17_8N,AC17,720,40,1000,6000,FPGA_68_0_26,68,0,26,F2A_4850,f2g_tx_oe_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_18,HP_3_17_8N,AC17,720,40,1000,6000,FPGA_68_0_27,68,0,27,F2A_4851,f2g_tx_dvalid_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_18,HP_3_17_8N,AC17,720,40,1000,6000,FPGA_68_0_28,68,0,28,F2A_4852,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,HP_3_16_8P,AH14,460,40,1000,4000,FPGA_68_0_48,68,0,48,A2F_4872,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,HP_3_16_8P,AH14,460,40,1000,4000,FPGA_68_0_49,68,0,49,A2F_4873,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,HP_3_16_8P,AH14,460,40,1000,4000,FPGA_68_0_50,68,0,50,A2F_4874,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,HP_3_16_8P,AH14,590,40,1000,5000,FPGA_68_0_51,68,0,51,A2F_4875,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,HP_3_16_8P,AH14,590,40,1000,5000,FPGA_68_0_52,68,0,52,A2F_4876,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,HP_3_16_8P,AH14,590,40,1000,5000,FPGA_68_0_53,68,0,53,A2F_4877,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,HP_3_16_8P,AH14,590,40,1000,5000,FPGA_68_0_54,68,0,54,A2F_4878,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,HP_3_16_8P,AH14,590,40,1000,5000,FPGA_68_0_55,68,0,55,A2F_4879,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,HP_3_16_8P,AH14,590,40,1000,5000,FPGA_68_0_56,68,0,56,A2F_4880,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,HP_3_16_8P,AH14,590,40,1000,5000,FPGA_68_0_57,68,0,57,A2F_4881,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,HP_3_16_8P,AH14,590,40,1000,5000,FPGA_68_0_58,68,0,58,A2F_4882,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,HP_3_16_8P,AH14,980,40,2000,1000,FPGA_68_0_59,68,0,59,A2F_4883,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,HP_3_16_8P,AH14,980,40,2000,1000,FPGA_68_0_60,68,0,60,A2F_4884,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_18,HP_3_17_8N,AC17,980,40,2000,1000,FPGA_68_0_61,68,0,61,A2F_4885,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,HP_3_18_9P,AG15,70,40,1000,1000,FPGA_69_0_0,69,0,0,F2A_4896,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,HP_3_18_9P,AG15,200,40,1000,2000,FPGA_69_0_1,69,0,1,F2A_4897,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,HP_3_18_9P,AG15,200,40,1000,2000,FPGA_69_0_2,69,0,2,F2A_4898,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,HP_3_18_9P,AG15,200,40,1000,2000,FPGA_69_0_3,69,0,3,F2A_4899,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,HP_3_18_9P,AG15,200,40,1000,2000,FPGA_69_0_4,69,0,4,F2A_4900,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,HP_3_18_9P,AG15,200,40,1000,2000,FPGA_69_0_5,69,0,5,F2A_4901,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,HP_3_18_9P,AG15,200,40,1000,2000,FPGA_69_0_6,69,0,6,F2A_4902,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,HP_3_18_9P,AG15,200,40,1000,2000,FPGA_69_0_7,69,0,7,F2A_4903,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,HP_3_18_9P,AG15,200,40,1000,2000,FPGA_69_0_8,69,0,8,F2A_4904,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,HP_3_18_9P,AG15,200,40,1000,2000,FPGA_69_0_9,69,0,9,F2A_4905,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,HP_3_18_9P,AG15,330,40,1000,3000,FPGA_69_0_10,69,0,10,F2A_4906,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,HP_3_18_9P,AG15,330,40,1000,3000,FPGA_69_0_11,69,0,11,F2A_4907,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,HP_3_18_9P,AG15,330,40,1000,3000,FPGA_69_0_12,69,0,12,F2A_4908,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,HP_3_18_9P,AG15,330,40,1000,3000,FPGA_69_0_13,69,0,13,F2A_4909,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,HP_3_18_9P,AG15,590,40,1000,5000,FPGA_69_0_14,69,0,14,F2A_4910,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,HP_3_18_9P,AG15,590,40,1000,5000,FPGA_69_0_15,69,0,15,F2A_4911,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,HP_3_18_9P,AG15,590,40,1000,5000,FPGA_69_0_16,69,0,16,F2A_4912,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,HP_3_18_9P,AG15,720,40,1000,6000,FPGA_69_0_17,69,0,17,F2A_4913,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,HP_3_18_9P,AG15,720,40,1000,6000,FPGA_69_0_18,69,0,18,F2A_4914,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,HP_3_18_9P,AG15,720,40,1000,6000,FPGA_69_0_19,69,0,19,F2A_4915,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,HP_3_18_9P,AG15,720,40,1000,6000,FPGA_69_0_20,69,0,20,F2A_4916,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,HP_3_18_9P,AG15,720,40,1000,6000,FPGA_69_0_21,69,0,21,F2A_4917,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_20,HP_3_19_9N,AA16,720,40,1000,6000,FPGA_69_0_22,69,0,22,F2A_4918,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_20,HP_3_19_9N,AA16,720,40,1000,6000,FPGA_69_0_23,69,0,23,F2A_4919,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_20,HP_3_19_9N,AA16,720,40,1000,6000,FPGA_69_0_24,69,0,24,F2A_4920,f2g_trx_reset_n_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_20,HP_3_19_9N,AA16,720,40,1000,6000,FPGA_69_0_25,69,0,25,F2A_4921,f2g_in_en_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_20,HP_3_19_9N,AA16,720,40,1000,6000,FPGA_69_0_26,69,0,26,F2A_4922,f2g_tx_oe_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_20,HP_3_19_9N,AA16,720,40,1000,6000,FPGA_69_0_27,69,0,27,F2A_4923,f2g_tx_dvalid_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_20,HP_3_19_9N,AA16,720,40,1000,6000,FPGA_69_0_28,69,0,28,F2A_4924,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,HP_3_18_9P,AG15,460,40,1000,4000,FPGA_69_0_48,69,0,48,A2F_4944,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,HP_3_18_9P,AG15,460,40,1000,4000,FPGA_69_0_49,69,0,49,A2F_4945,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,HP_3_18_9P,AG15,460,40,1000,4000,FPGA_69_0_50,69,0,50,A2F_4946,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,HP_3_18_9P,AG15,590,40,1000,5000,FPGA_69_0_51,69,0,51,A2F_4947,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,HP_3_18_9P,AG15,590,40,1000,5000,FPGA_69_0_52,69,0,52,A2F_4948,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,HP_3_18_9P,AG15,590,40,1000,5000,FPGA_69_0_53,69,0,53,A2F_4949,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,HP_3_18_9P,AG15,590,40,1000,5000,FPGA_69_0_54,69,0,54,A2F_4950,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,HP_3_18_9P,AG15,590,40,1000,5000,FPGA_69_0_55,69,0,55,A2F_4951,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,HP_3_18_9P,AG15,590,40,1000,5000,FPGA_69_0_56,69,0,56,A2F_4952,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,HP_3_18_9P,AG15,590,40,1000,5000,FPGA_69_0_57,69,0,57,A2F_4953,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,HP_3_18_9P,AG15,590,40,1000,5000,FPGA_69_0_58,69,0,58,A2F_4954,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,HP_3_18_9P,AG15,980,40,2000,1000,FPGA_69_0_59,69,0,59,A2F_4955,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,HP_3_18_9P,AG15,980,40,2000,1000,FPGA_69_0_60,69,0,60,A2F_4956,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_20,HP_3_19_9N,AA16,980,40,2000,1000,FPGA_69_0_61,69,0,61,A2F_4957,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,HP_3_20_10P,AB15,70,40,1000,1000,FPGA_70_0_0,70,0,0,F2A_4968,f2g_addr[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,HP_3_20_10P,AB15,70,40,1000,1000,FPGA_70_0_1,70,0,1,F2A_4969,f2g_addr[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,HP_3_20_10P,AB15,70,40,1000,1000,FPGA_70_0_2,70,0,2,F2A_4970,f2g_addr[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,HP_3_20_10P,AB15,70,40,1000,1000,FPGA_70_0_3,70,0,3,F2A_4971,f2g_addr[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,HP_3_20_10P,AB15,70,40,1000,1000,FPGA_70_0_4,70,0,4,F2A_4972,f2g_addr[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,HP_3_20_10P,AB15,70,40,1000,1000,FPGA_70_0_5,70,0,5,F2A_4973,f2g_trx_dly_ld,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,HP_3_20_10P,AB15,70,40,1000,1000,FPGA_70_0_6,70,0,6,F2A_4974,f2g_trx_dly_adj,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,HP_3_20_10P,AB15,70,40,1000,1000,FPGA_70_0_7,70,0,7,F2A_4975,f2g_trx_dly_inc,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,HP_3_20_10P,AB15,70,40,1000,1000,FPGA_70_0_8,70,0,8,F2A_4976,f2g_rx_bitslip_adj,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,HP_3_20_10P,AB15,330,40,1000,3000,FPGA_70_0_48,70,0,48,A2F_5016,g2f_trx_dly_tap[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,HP_3_20_10P,AB15,330,40,1000,3000,FPGA_70_0_49,70,0,49,A2F_5017,g2f_trx_dly_tap[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,HP_3_20_10P,AB15,330,40,1000,3000,FPGA_70_0_50,70,0,50,A2F_5018,g2f_trx_dly_tap[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,HP_3_20_10P,AB15,330,40,1000,3000,FPGA_70_0_51,70,0,51,A2F_5019,g2f_trx_dly_tap[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,HP_3_20_10P,AB15,330,40,1000,3000,FPGA_70_0_52,70,0,52,A2F_5020,g2f_trx_dly_tap[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,HP_3_20_10P,AB15,330,40,1000,3000,FPGA_70_0_53,70,0,53,A2F_5021,g2f_trx_dly_tap[5],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,HP_3_20_10P,AB15,460,40,1000,4000,FPGA_70_0_54,70,0,54,A2F_5022,g2f_rx_dpa_lock,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,HP_3_20_10P,AB15,460,40,1000,4000,FPGA_70_0_55,70,0,55,A2F_5023,g2f_rx_dpa_error,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,HP_3_20_10P,AB15,460,40,1000,4000,FPGA_70_0_56,70,0,56,A2F_5024,g2f_rx_dpa_phase[0],,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,HP_3_20_10P,AB15,460,40,1000,4000,FPGA_70_0_57,70,0,57,A2F_5025,g2f_rx_dpa_phase[1],,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,HP_3_20_10P,AB15,460,40,1000,4000,FPGA_70_0_58,70,0,58,A2F_5026,g2f_rx_dpa_phase[2],,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,HP_3_20_10P,AB15,70,40,1000,1000,FPGA_71_0_0,71,0,0,F2A_5040,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,HP_3_20_10P,AB15,200,40,1000,2000,FPGA_71_0_1,71,0,1,F2A_5041,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,HP_3_20_10P,AB15,200,40,1000,2000,FPGA_71_0_2,71,0,2,F2A_5042,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,HP_3_20_10P,AB15,200,40,1000,2000,FPGA_71_0_3,71,0,3,F2A_5043,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,HP_3_20_10P,AB15,200,40,1000,2000,FPGA_71_0_4,71,0,4,F2A_5044,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,HP_3_20_10P,AB15,200,40,1000,2000,FPGA_71_0_5,71,0,5,F2A_5045,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,HP_3_20_10P,AB15,200,40,1000,2000,FPGA_71_0_6,71,0,6,F2A_5046,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,HP_3_20_10P,AB15,200,40,1000,2000,FPGA_71_0_7,71,0,7,F2A_5047,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,HP_3_20_10P,AB15,200,40,1000,2000,FPGA_71_0_8,71,0,8,F2A_5048,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,HP_3_20_10P,AB15,200,40,1000,2000,FPGA_71_0_9,71,0,9,F2A_5049,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,HP_3_20_10P,AB15,330,40,1000,3000,FPGA_71_0_10,71,0,10,F2A_5050,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,HP_3_20_10P,AB15,330,40,1000,3000,FPGA_71_0_11,71,0,11,F2A_5051,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,HP_3_20_10P,AB15,330,40,1000,3000,FPGA_71_0_12,71,0,12,F2A_5052,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,HP_3_20_10P,AB15,330,40,1000,3000,FPGA_71_0_13,71,0,13,F2A_5053,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,HP_3_20_10P,AB15,590,40,1000,5000,FPGA_71_0_14,71,0,14,F2A_5054,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,HP_3_20_10P,AB15,590,40,1000,5000,FPGA_71_0_15,71,0,15,F2A_5055,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,HP_3_20_10P,AB15,590,40,1000,5000,FPGA_71_0_16,71,0,16,F2A_5056,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,HP_3_20_10P,AB15,720,40,1000,6000,FPGA_71_0_17,71,0,17,F2A_5057,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,HP_3_20_10P,AB15,720,40,1000,6000,FPGA_71_0_18,71,0,18,F2A_5058,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,HP_3_20_10P,AB15,720,40,1000,6000,FPGA_71_0_19,71,0,19,F2A_5059,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,HP_3_20_10P,AB15,720,40,1000,6000,FPGA_71_0_20,71,0,20,F2A_5060,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,HP_3_20_10P,AB15,720,40,1000,6000,FPGA_71_0_21,71,0,21,F2A_5061,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_22,HP_3_21_10N,AG13,720,40,1000,6000,FPGA_71_0_22,71,0,22,F2A_5062,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_22,HP_3_21_10N,AG13,720,40,1000,6000,FPGA_71_0_23,71,0,23,F2A_5063,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_22,HP_3_21_10N,AG13,720,40,1000,6000,FPGA_71_0_24,71,0,24,F2A_5064,f2g_trx_reset_n_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_22,HP_3_21_10N,AG13,720,40,1000,6000,FPGA_71_0_25,71,0,25,F2A_5065,f2g_in_en_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_22,HP_3_21_10N,AG13,720,40,1000,6000,FPGA_71_0_26,71,0,26,F2A_5066,f2g_tx_oe_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_22,HP_3_21_10N,AG13,720,40,1000,6000,FPGA_71_0_27,71,0,27,F2A_5067,f2g_tx_dvalid_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_22,HP_3_21_10N,AG13,720,40,1000,6000,FPGA_71_0_28,71,0,28,F2A_5068,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,HP_3_20_10P,AB15,460,40,1000,4000,FPGA_71_0_48,71,0,48,A2F_5088,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,HP_3_20_10P,AB15,460,40,1000,4000,FPGA_71_0_49,71,0,49,A2F_5089,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,HP_3_20_10P,AB15,460,40,1000,4000,FPGA_71_0_50,71,0,50,A2F_5090,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,HP_3_20_10P,AB15,590,40,1000,5000,FPGA_71_0_51,71,0,51,A2F_5091,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,HP_3_20_10P,AB15,590,40,1000,5000,FPGA_71_0_52,71,0,52,A2F_5092,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,HP_3_20_10P,AB15,590,40,1000,5000,FPGA_71_0_53,71,0,53,A2F_5093,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,HP_3_20_10P,AB15,590,40,1000,5000,FPGA_71_0_54,71,0,54,A2F_5094,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,HP_3_20_10P,AB15,590,40,1000,5000,FPGA_71_0_55,71,0,55,A2F_5095,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,HP_3_20_10P,AB15,590,40,1000,5000,FPGA_71_0_56,71,0,56,A2F_5096,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,HP_3_20_10P,AB15,590,40,1000,5000,FPGA_71_0_57,71,0,57,A2F_5097,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,HP_3_20_10P,AB15,590,40,1000,5000,FPGA_71_0_58,71,0,58,A2F_5098,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,HP_3_20_10P,AB15,980,40,2000,1000,FPGA_71_0_59,71,0,59,A2F_5099,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,HP_3_20_10P,AB15,980,40,2000,1000,FPGA_71_0_60,71,0,60,A2F_5100,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_22,HP_3_21_10N,AG13,980,40,2000,1000,FPGA_71_0_61,71,0,61,A2F_5101,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,HP_3_22_11P,AG14,70,40,1000,1000,FPGA_72_0_0,72,0,0,F2A_5112,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,HP_3_22_11P,AG14,200,40,1000,2000,FPGA_72_0_1,72,0,1,F2A_5113,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,HP_3_22_11P,AG14,200,40,1000,2000,FPGA_72_0_2,72,0,2,F2A_5114,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,HP_3_22_11P,AG14,200,40,1000,2000,FPGA_72_0_3,72,0,3,F2A_5115,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,HP_3_22_11P,AG14,200,40,1000,2000,FPGA_72_0_4,72,0,4,F2A_5116,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,HP_3_22_11P,AG14,200,40,1000,2000,FPGA_72_0_5,72,0,5,F2A_5117,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,HP_3_22_11P,AG14,200,40,1000,2000,FPGA_72_0_6,72,0,6,F2A_5118,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,HP_3_22_11P,AG14,200,40,1000,2000,FPGA_72_0_7,72,0,7,F2A_5119,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,HP_3_22_11P,AG14,200,40,1000,2000,FPGA_72_0_8,72,0,8,F2A_5120,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,HP_3_22_11P,AG14,200,40,1000,2000,FPGA_72_0_9,72,0,9,F2A_5121,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,HP_3_22_11P,AG14,330,40,1000,3000,FPGA_72_0_10,72,0,10,F2A_5122,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,HP_3_22_11P,AG14,330,40,1000,3000,FPGA_72_0_11,72,0,11,F2A_5123,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,HP_3_22_11P,AG14,330,40,1000,3000,FPGA_72_0_12,72,0,12,F2A_5124,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,HP_3_22_11P,AG14,330,40,1000,3000,FPGA_72_0_13,72,0,13,F2A_5125,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,HP_3_22_11P,AG14,590,40,1000,5000,FPGA_72_0_14,72,0,14,F2A_5126,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,HP_3_22_11P,AG14,590,40,1000,5000,FPGA_72_0_15,72,0,15,F2A_5127,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,HP_3_22_11P,AG14,590,40,1000,5000,FPGA_72_0_16,72,0,16,F2A_5128,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,HP_3_22_11P,AG14,720,40,1000,6000,FPGA_72_0_17,72,0,17,F2A_5129,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,HP_3_22_11P,AG14,720,40,1000,6000,FPGA_72_0_18,72,0,18,F2A_5130,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,HP_3_22_11P,AG14,720,40,1000,6000,FPGA_72_0_19,72,0,19,F2A_5131,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,HP_3_22_11P,AG14,720,40,1000,6000,FPGA_72_0_20,72,0,20,F2A_5132,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,HP_3_22_11P,AG14,720,40,1000,6000,FPGA_72_0_21,72,0,21,F2A_5133,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_24,HP_3_23_11N,AE12,720,40,1000,6000,FPGA_72_0_22,72,0,22,F2A_5134,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_24,HP_3_23_11N,AE12,720,40,1000,6000,FPGA_72_0_23,72,0,23,F2A_5135,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_24,HP_3_23_11N,AE12,720,40,1000,6000,FPGA_72_0_24,72,0,24,F2A_5136,f2g_trx_reset_n_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_24,HP_3_23_11N,AE12,720,40,1000,6000,FPGA_72_0_25,72,0,25,F2A_5137,f2g_in_en_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_24,HP_3_23_11N,AE12,720,40,1000,6000,FPGA_72_0_26,72,0,26,F2A_5138,f2g_tx_oe_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_24,HP_3_23_11N,AE12,720,40,1000,6000,FPGA_72_0_27,72,0,27,F2A_5139,f2g_tx_dvalid_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_24,HP_3_23_11N,AE12,720,40,1000,6000,FPGA_72_0_28,72,0,28,F2A_5140,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,HP_3_22_11P,AG14,460,40,1000,4000,FPGA_72_0_48,72,0,48,A2F_5160,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,HP_3_22_11P,AG14,460,40,1000,4000,FPGA_72_0_49,72,0,49,A2F_5161,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,HP_3_22_11P,AG14,460,40,1000,4000,FPGA_72_0_50,72,0,50,A2F_5162,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,HP_3_22_11P,AG14,590,40,1000,5000,FPGA_72_0_51,72,0,51,A2F_5163,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,HP_3_22_11P,AG14,590,40,1000,5000,FPGA_72_0_52,72,0,52,A2F_5164,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,HP_3_22_11P,AG14,590,40,1000,5000,FPGA_72_0_53,72,0,53,A2F_5165,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,HP_3_22_11P,AG14,590,40,1000,5000,FPGA_72_0_54,72,0,54,A2F_5166,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,HP_3_22_11P,AG14,590,40,1000,5000,FPGA_72_0_55,72,0,55,A2F_5167,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,HP_3_22_11P,AG14,590,40,1000,5000,FPGA_72_0_56,72,0,56,A2F_5168,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,HP_3_22_11P,AG14,590,40,1000,5000,FPGA_72_0_57,72,0,57,A2F_5169,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,HP_3_22_11P,AG14,590,40,1000,5000,FPGA_72_0_58,72,0,58,A2F_5170,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,HP_3_22_11P,AG14,980,40,2000,1000,FPGA_72_0_59,72,0,59,A2F_5171,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,HP_3_22_11P,AG14,980,40,2000,1000,FPGA_72_0_60,72,0,60,A2F_5172,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_24,HP_3_23_11N,AE12,980,40,2000,1000,FPGA_72_0_61,72,0,61,A2F_5173,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,HP_3_24_12P,AG16,70,40,1000,1000,FPGA_73_0_0,73,0,0,F2A_5184,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,HP_3_24_12P,AG16,200,40,1000,2000,FPGA_73_0_1,73,0,1,F2A_5185,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,HP_3_24_12P,AG16,200,40,1000,2000,FPGA_73_0_2,73,0,2,F2A_5186,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,HP_3_24_12P,AG16,200,40,1000,2000,FPGA_73_0_3,73,0,3,F2A_5187,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,HP_3_24_12P,AG16,200,40,1000,2000,FPGA_73_0_4,73,0,4,F2A_5188,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,HP_3_24_12P,AG16,200,40,1000,2000,FPGA_73_0_5,73,0,5,F2A_5189,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,HP_3_24_12P,AG16,200,40,1000,2000,FPGA_73_0_6,73,0,6,F2A_5190,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,HP_3_24_12P,AG16,200,40,1000,2000,FPGA_73_0_7,73,0,7,F2A_5191,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,HP_3_24_12P,AG16,200,40,1000,2000,FPGA_73_0_8,73,0,8,F2A_5192,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,HP_3_24_12P,AG16,200,40,1000,2000,FPGA_73_0_9,73,0,9,F2A_5193,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,HP_3_24_12P,AG16,330,40,1000,3000,FPGA_73_0_10,73,0,10,F2A_5194,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,HP_3_24_12P,AG16,330,40,1000,3000,FPGA_73_0_11,73,0,11,F2A_5195,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,HP_3_24_12P,AG16,330,40,1000,3000,FPGA_73_0_12,73,0,12,F2A_5196,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,HP_3_24_12P,AG16,330,40,1000,3000,FPGA_73_0_13,73,0,13,F2A_5197,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,HP_3_24_12P,AG16,590,40,1000,5000,FPGA_73_0_14,73,0,14,F2A_5198,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,HP_3_24_12P,AG16,590,40,1000,5000,FPGA_73_0_15,73,0,15,F2A_5199,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,HP_3_24_12P,AG16,590,40,1000,5000,FPGA_73_0_16,73,0,16,F2A_5200,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,HP_3_24_12P,AG16,720,40,1000,6000,FPGA_73_0_17,73,0,17,F2A_5201,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,HP_3_24_12P,AG16,720,40,1000,6000,FPGA_73_0_18,73,0,18,F2A_5202,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,HP_3_24_12P,AG16,720,40,1000,6000,FPGA_73_0_19,73,0,19,F2A_5203,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,HP_3_24_12P,AG16,720,40,1000,6000,FPGA_73_0_20,73,0,20,F2A_5204,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,HP_3_24_12P,AG16,720,40,1000,6000,FPGA_73_0_21,73,0,21,F2A_5205,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_26,HP_3_25_12N,AF13,720,40,1000,6000,FPGA_73_0_22,73,0,22,F2A_5206,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_26,HP_3_25_12N,AF13,720,40,1000,6000,FPGA_73_0_23,73,0,23,F2A_5207,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_26,HP_3_25_12N,AF13,720,40,1000,6000,FPGA_73_0_24,73,0,24,F2A_5208,f2g_trx_reset_n_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_26,HP_3_25_12N,AF13,720,40,1000,6000,FPGA_73_0_25,73,0,25,F2A_5209,f2g_in_en_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_26,HP_3_25_12N,AF13,720,40,1000,6000,FPGA_73_0_26,73,0,26,F2A_5210,f2g_tx_oe_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_26,HP_3_25_12N,AF13,720,40,1000,6000,FPGA_73_0_27,73,0,27,F2A_5211,f2g_tx_dvalid_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_26,HP_3_25_12N,AF13,720,40,1000,6000,FPGA_73_0_28,73,0,28,F2A_5212,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,HP_3_24_12P,AG16,460,40,1000,4000,FPGA_73_0_48,73,0,48,A2F_5232,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,HP_3_24_12P,AG16,460,40,1000,4000,FPGA_73_0_49,73,0,49,A2F_5233,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,HP_3_24_12P,AG16,460,40,1000,4000,FPGA_73_0_50,73,0,50,A2F_5234,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,HP_3_24_12P,AG16,590,40,1000,5000,FPGA_73_0_51,73,0,51,A2F_5235,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,HP_3_24_12P,AG16,590,40,1000,5000,FPGA_73_0_52,73,0,52,A2F_5236,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,HP_3_24_12P,AG16,590,40,1000,5000,FPGA_73_0_53,73,0,53,A2F_5237,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,HP_3_24_12P,AG16,590,40,1000,5000,FPGA_73_0_54,73,0,54,A2F_5238,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,HP_3_24_12P,AG16,590,40,1000,5000,FPGA_73_0_55,73,0,55,A2F_5239,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,HP_3_24_12P,AG16,590,40,1000,5000,FPGA_73_0_56,73,0,56,A2F_5240,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,HP_3_24_12P,AG16,590,40,1000,5000,FPGA_73_0_57,73,0,57,A2F_5241,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,HP_3_24_12P,AG16,590,40,1000,5000,FPGA_73_0_58,73,0,58,A2F_5242,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,HP_3_24_12P,AG16,980,40,2000,1000,FPGA_73_0_59,73,0,59,A2F_5243,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,HP_3_24_12P,AG16,980,40,2000,1000,FPGA_73_0_60,73,0,60,A2F_5244,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_26,HP_3_25_12N,AF13,980,40,2000,1000,FPGA_73_0_61,73,0,61,A2F_5245,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,HP_3_26_13P,AD17,70,40,1000,1000,FPGA_74_0_0,74,0,0,F2A_5256,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,HP_3_26_13P,AD17,200,40,1000,2000,FPGA_74_0_1,74,0,1,F2A_5257,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,HP_3_26_13P,AD17,200,40,1000,2000,FPGA_74_0_2,74,0,2,F2A_5258,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,HP_3_26_13P,AD17,200,40,1000,2000,FPGA_74_0_3,74,0,3,F2A_5259,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,HP_3_26_13P,AD17,200,40,1000,2000,FPGA_74_0_4,74,0,4,F2A_5260,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,HP_3_26_13P,AD17,200,40,1000,2000,FPGA_74_0_5,74,0,5,F2A_5261,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,HP_3_26_13P,AD17,200,40,1000,2000,FPGA_74_0_6,74,0,6,F2A_5262,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,HP_3_26_13P,AD17,200,40,1000,2000,FPGA_74_0_7,74,0,7,F2A_5263,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,HP_3_26_13P,AD17,200,40,1000,2000,FPGA_74_0_8,74,0,8,F2A_5264,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,HP_3_26_13P,AD17,200,40,1000,2000,FPGA_74_0_9,74,0,9,F2A_5265,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,HP_3_26_13P,AD17,330,40,1000,3000,FPGA_74_0_10,74,0,10,F2A_5266,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,HP_3_26_13P,AD17,330,40,1000,3000,FPGA_74_0_11,74,0,11,F2A_5267,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,HP_3_26_13P,AD17,330,40,1000,3000,FPGA_74_0_12,74,0,12,F2A_5268,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,HP_3_26_13P,AD17,330,40,1000,3000,FPGA_74_0_13,74,0,13,F2A_5269,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,HP_3_26_13P,AD17,590,40,1000,5000,FPGA_74_0_14,74,0,14,F2A_5270,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,HP_3_26_13P,AD17,590,40,1000,5000,FPGA_74_0_15,74,0,15,F2A_5271,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,HP_3_26_13P,AD17,590,40,1000,5000,FPGA_74_0_16,74,0,16,F2A_5272,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,HP_3_26_13P,AD17,720,40,1000,6000,FPGA_74_0_17,74,0,17,F2A_5273,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,HP_3_26_13P,AD17,720,40,1000,6000,FPGA_74_0_18,74,0,18,F2A_5274,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,HP_3_26_13P,AD17,720,40,1000,6000,FPGA_74_0_19,74,0,19,F2A_5275,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,HP_3_26_13P,AD17,720,40,1000,6000,FPGA_74_0_20,74,0,20,F2A_5276,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,HP_3_26_13P,AD17,720,40,1000,6000,FPGA_74_0_21,74,0,21,F2A_5277,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_28,HP_3_27_13N,AC14,720,40,1000,6000,FPGA_74_0_22,74,0,22,F2A_5278,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_28,HP_3_27_13N,AC14,720,40,1000,6000,FPGA_74_0_23,74,0,23,F2A_5279,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_28,HP_3_27_13N,AC14,720,40,1000,6000,FPGA_74_0_24,74,0,24,F2A_5280,f2g_trx_reset_n_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_28,HP_3_27_13N,AC14,720,40,1000,6000,FPGA_74_0_25,74,0,25,F2A_5281,f2g_in_en_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_28,HP_3_27_13N,AC14,720,40,1000,6000,FPGA_74_0_26,74,0,26,F2A_5282,f2g_tx_oe_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_28,HP_3_27_13N,AC14,720,40,1000,6000,FPGA_74_0_27,74,0,27,F2A_5283,f2g_tx_dvalid_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_28,HP_3_27_13N,AC14,720,40,1000,6000,FPGA_74_0_28,74,0,28,F2A_5284,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,HP_3_26_13P,AD17,460,40,1000,4000,FPGA_74_0_48,74,0,48,A2F_5304,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,HP_3_26_13P,AD17,460,40,1000,4000,FPGA_74_0_49,74,0,49,A2F_5305,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,HP_3_26_13P,AD17,460,40,1000,4000,FPGA_74_0_50,74,0,50,A2F_5306,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,HP_3_26_13P,AD17,590,40,1000,5000,FPGA_74_0_51,74,0,51,A2F_5307,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,HP_3_26_13P,AD17,590,40,1000,5000,FPGA_74_0_52,74,0,52,A2F_5308,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,HP_3_26_13P,AD17,590,40,1000,5000,FPGA_74_0_53,74,0,53,A2F_5309,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,HP_3_26_13P,AD17,590,40,1000,5000,FPGA_74_0_54,74,0,54,A2F_5310,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,HP_3_26_13P,AD17,590,40,1000,5000,FPGA_74_0_55,74,0,55,A2F_5311,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,HP_3_26_13P,AD17,590,40,1000,5000,FPGA_74_0_56,74,0,56,A2F_5312,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,HP_3_26_13P,AD17,590,40,1000,5000,FPGA_74_0_57,74,0,57,A2F_5313,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,HP_3_26_13P,AD17,590,40,1000,5000,FPGA_74_0_58,74,0,58,A2F_5314,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,HP_3_26_13P,AD17,980,40,2000,1000,FPGA_74_0_59,74,0,59,A2F_5315,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,HP_3_26_13P,AD17,980,40,2000,1000,FPGA_74_0_60,74,0,60,A2F_5316,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_28,HP_3_27_13N,AC14,980,40,2000,1000,FPGA_74_0_61,74,0,61,A2F_5317,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,HP_3_CC_28_14P,AF14,70,40,1000,1000,FPGA_75_0_0,75,0,0,F2A_5328,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,HP_3_CC_28_14P,AF14,200,40,1000,2000,FPGA_75_0_1,75,0,1,F2A_5329,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,HP_3_CC_28_14P,AF14,200,40,1000,2000,FPGA_75_0_2,75,0,2,F2A_5330,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,HP_3_CC_28_14P,AF14,200,40,1000,2000,FPGA_75_0_3,75,0,3,F2A_5331,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,HP_3_CC_28_14P,AF14,200,40,1000,2000,FPGA_75_0_4,75,0,4,F2A_5332,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,HP_3_CC_28_14P,AF14,200,40,1000,2000,FPGA_75_0_5,75,0,5,F2A_5333,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,HP_3_CC_28_14P,AF14,200,40,1000,2000,FPGA_75_0_6,75,0,6,F2A_5334,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,HP_3_CC_28_14P,AF14,200,40,1000,2000,FPGA_75_0_7,75,0,7,F2A_5335,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,HP_3_CC_28_14P,AF14,200,40,1000,2000,FPGA_75_0_8,75,0,8,F2A_5336,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,HP_3_CC_28_14P,AF14,200,40,1000,2000,FPGA_75_0_9,75,0,9,F2A_5337,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,HP_3_CC_28_14P,AF14,330,40,1000,3000,FPGA_75_0_10,75,0,10,F2A_5338,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,HP_3_CC_28_14P,AF14,330,40,1000,3000,FPGA_75_0_11,75,0,11,F2A_5339,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,HP_3_CC_28_14P,AF14,330,40,1000,3000,FPGA_75_0_12,75,0,12,F2A_5340,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,HP_3_CC_28_14P,AF14,330,40,1000,3000,FPGA_75_0_13,75,0,13,F2A_5341,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,HP_3_CC_28_14P,AF14,590,40,1000,5000,FPGA_75_0_14,75,0,14,F2A_5342,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,HP_3_CC_28_14P,AF14,590,40,1000,5000,FPGA_75_0_15,75,0,15,F2A_5343,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,HP_3_CC_28_14P,AF14,590,40,1000,5000,FPGA_75_0_16,75,0,16,F2A_5344,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,HP_3_CC_28_14P,AF14,720,40,1000,6000,FPGA_75_0_17,75,0,17,F2A_5345,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,HP_3_CC_28_14P,AF14,720,40,1000,6000,FPGA_75_0_18,75,0,18,F2A_5346,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,HP_3_CC_28_14P,AF14,720,40,1000,6000,FPGA_75_0_19,75,0,19,F2A_5347,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,HP_3_CC_28_14P,AF14,720,40,1000,6000,FPGA_75_0_20,75,0,20,F2A_5348,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,HP_3_CC_28_14P,AF14,720,40,1000,6000,FPGA_75_0_21,75,0,21,F2A_5349,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_30,HP_3_CC_29_14N,AA14,720,40,1000,6000,FPGA_75_0_22,75,0,22,F2A_5350,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_30,HP_3_CC_29_14N,AA14,720,40,1000,6000,FPGA_75_0_23,75,0,23,F2A_5351,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_30,HP_3_CC_29_14N,AA14,720,40,1000,6000,FPGA_75_0_24,75,0,24,F2A_5352,f2g_trx_reset_n_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_30,HP_3_CC_29_14N,AA14,720,40,1000,6000,FPGA_75_0_25,75,0,25,F2A_5353,f2g_in_en_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_30,HP_3_CC_29_14N,AA14,720,40,1000,6000,FPGA_75_0_26,75,0,26,F2A_5354,f2g_tx_oe_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_30,HP_3_CC_29_14N,AA14,720,40,1000,6000,FPGA_75_0_27,75,0,27,F2A_5355,f2g_tx_dvalid_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_30,HP_3_CC_29_14N,AA14,720,40,1000,6000,FPGA_75_0_28,75,0,28,F2A_5356,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,HP_3_CC_28_14P,AF14,460,40,1000,4000,FPGA_75_0_48,75,0,48,A2F_5376,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,HP_3_CC_28_14P,AF14,460,40,1000,4000,FPGA_75_0_49,75,0,49,A2F_5377,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,HP_3_CC_28_14P,AF14,460,40,1000,4000,FPGA_75_0_50,75,0,50,A2F_5378,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,HP_3_CC_28_14P,AF14,590,40,1000,5000,FPGA_75_0_51,75,0,51,A2F_5379,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,HP_3_CC_28_14P,AF14,590,40,1000,5000,FPGA_75_0_52,75,0,52,A2F_5380,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,HP_3_CC_28_14P,AF14,590,40,1000,5000,FPGA_75_0_53,75,0,53,A2F_5381,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,HP_3_CC_28_14P,AF14,590,40,1000,5000,FPGA_75_0_54,75,0,54,A2F_5382,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,HP_3_CC_28_14P,AF14,590,40,1000,5000,FPGA_75_0_55,75,0,55,A2F_5383,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,HP_3_CC_28_14P,AF14,590,40,1000,5000,FPGA_75_0_56,75,0,56,A2F_5384,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,HP_3_CC_28_14P,AF14,590,40,1000,5000,FPGA_75_0_57,75,0,57,A2F_5385,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,HP_3_CC_28_14P,AF14,590,40,1000,5000,FPGA_75_0_58,75,0,58,A2F_5386,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,HP_3_CC_28_14P,AF14,980,40,2000,1000,FPGA_75_0_59,75,0,59,A2F_5387,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,HP_3_CC_28_14P,AF14,980,40,2000,1000,FPGA_75_0_60,75,0,60,A2F_5388,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_30,HP_3_CC_29_14N,AA14,980,40,2000,1000,FPGA_75_0_61,75,0,61,A2F_5389,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,HP_3_30_15P,AA13,70,40,1000,1000,FPGA_76_0_0,76,0,0,F2A_5400,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,HP_3_30_15P,AA13,200,40,1000,2000,FPGA_76_0_1,76,0,1,F2A_5401,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,HP_3_30_15P,AA13,200,40,1000,2000,FPGA_76_0_2,76,0,2,F2A_5402,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,HP_3_30_15P,AA13,200,40,1000,2000,FPGA_76_0_3,76,0,3,F2A_5403,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,HP_3_30_15P,AA13,200,40,1000,2000,FPGA_76_0_4,76,0,4,F2A_5404,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,HP_3_30_15P,AA13,200,40,1000,2000,FPGA_76_0_5,76,0,5,F2A_5405,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,HP_3_30_15P,AA13,200,40,1000,2000,FPGA_76_0_6,76,0,6,F2A_5406,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,HP_3_30_15P,AA13,200,40,1000,2000,FPGA_76_0_7,76,0,7,F2A_5407,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,HP_3_30_15P,AA13,200,40,1000,2000,FPGA_76_0_8,76,0,8,F2A_5408,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,HP_3_30_15P,AA13,200,40,1000,2000,FPGA_76_0_9,76,0,9,F2A_5409,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,HP_3_30_15P,AA13,330,40,1000,3000,FPGA_76_0_10,76,0,10,F2A_5410,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,HP_3_30_15P,AA13,330,40,1000,3000,FPGA_76_0_11,76,0,11,F2A_5411,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,HP_3_30_15P,AA13,330,40,1000,3000,FPGA_76_0_12,76,0,12,F2A_5412,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,HP_3_30_15P,AA13,330,40,1000,3000,FPGA_76_0_13,76,0,13,F2A_5413,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,HP_3_30_15P,AA13,590,40,1000,5000,FPGA_76_0_14,76,0,14,F2A_5414,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,HP_3_30_15P,AA13,590,40,1000,5000,FPGA_76_0_15,76,0,15,F2A_5415,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,HP_3_30_15P,AA13,590,40,1000,5000,FPGA_76_0_16,76,0,16,F2A_5416,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,HP_3_30_15P,AA13,720,40,1000,6000,FPGA_76_0_17,76,0,17,F2A_5417,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,HP_3_30_15P,AA13,720,40,1000,6000,FPGA_76_0_18,76,0,18,F2A_5418,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,HP_3_30_15P,AA13,720,40,1000,6000,FPGA_76_0_19,76,0,19,F2A_5419,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,HP_3_30_15P,AA13,720,40,1000,6000,FPGA_76_0_20,76,0,20,F2A_5420,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,HP_3_30_15P,AA13,720,40,1000,6000,FPGA_76_0_21,76,0,21,F2A_5421,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_32,HP_3_31_15N,AB14,720,40,1000,6000,FPGA_76_0_22,76,0,22,F2A_5422,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_32,HP_3_31_15N,AB14,720,40,1000,6000,FPGA_76_0_23,76,0,23,F2A_5423,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_32,HP_3_31_15N,AB14,720,40,1000,6000,FPGA_76_0_24,76,0,24,F2A_5424,f2g_trx_reset_n_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_32,HP_3_31_15N,AB14,720,40,1000,6000,FPGA_76_0_25,76,0,25,F2A_5425,f2g_in_en_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_32,HP_3_31_15N,AB14,720,40,1000,6000,FPGA_76_0_26,76,0,26,F2A_5426,f2g_tx_oe_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_32,HP_3_31_15N,AB14,720,40,1000,6000,FPGA_76_0_27,76,0,27,F2A_5427,f2g_tx_dvalid_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_32,HP_3_31_15N,AB14,720,40,1000,6000,FPGA_76_0_28,76,0,28,F2A_5428,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,HP_3_30_15P,AA13,460,40,1000,4000,FPGA_76_0_48,76,0,48,A2F_5448,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,HP_3_30_15P,AA13,460,40,1000,4000,FPGA_76_0_49,76,0,49,A2F_5449,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,HP_3_30_15P,AA13,460,40,1000,4000,FPGA_76_0_50,76,0,50,A2F_5450,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,HP_3_30_15P,AA13,590,40,1000,5000,FPGA_76_0_51,76,0,51,A2F_5451,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,HP_3_30_15P,AA13,590,40,1000,5000,FPGA_76_0_52,76,0,52,A2F_5452,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,HP_3_30_15P,AA13,590,40,1000,5000,FPGA_76_0_53,76,0,53,A2F_5453,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,HP_3_30_15P,AA13,590,40,1000,5000,FPGA_76_0_54,76,0,54,A2F_5454,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,HP_3_30_15P,AA13,590,40,1000,5000,FPGA_76_0_55,76,0,55,A2F_5455,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,HP_3_30_15P,AA13,590,40,1000,5000,FPGA_76_0_56,76,0,56,A2F_5456,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,HP_3_30_15P,AA13,590,40,1000,5000,FPGA_76_0_57,76,0,57,A2F_5457,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,HP_3_30_15P,AA13,590,40,1000,5000,FPGA_76_0_58,76,0,58,A2F_5458,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,HP_3_30_15P,AA13,980,40,2000,1000,FPGA_76_0_59,76,0,59,A2F_5459,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,HP_3_30_15P,AA13,980,40,2000,1000,FPGA_76_0_60,76,0,60,A2F_5460,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_32,HP_3_31_15N,AB14,980,40,2000,1000,FPGA_76_0_61,76,0,61,A2F_5461,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,HP_3_32_16P,AC12,70,40,1000,1000,FPGA_77_0_0,77,0,0,F2A_5472,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,HP_3_32_16P,AC12,200,40,1000,2000,FPGA_77_0_1,77,0,1,F2A_5473,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,HP_3_32_16P,AC12,200,40,1000,2000,FPGA_77_0_2,77,0,2,F2A_5474,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,HP_3_32_16P,AC12,200,40,1000,2000,FPGA_77_0_3,77,0,3,F2A_5475,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,HP_3_32_16P,AC12,200,40,1000,2000,FPGA_77_0_4,77,0,4,F2A_5476,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,HP_3_32_16P,AC12,200,40,1000,2000,FPGA_77_0_5,77,0,5,F2A_5477,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,HP_3_32_16P,AC12,200,40,1000,2000,FPGA_77_0_6,77,0,6,F2A_5478,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,HP_3_32_16P,AC12,200,40,1000,2000,FPGA_77_0_7,77,0,7,F2A_5479,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,HP_3_32_16P,AC12,200,40,1000,2000,FPGA_77_0_8,77,0,8,F2A_5480,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,HP_3_32_16P,AC12,200,40,1000,2000,FPGA_77_0_9,77,0,9,F2A_5481,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,HP_3_32_16P,AC12,330,40,1000,3000,FPGA_77_0_10,77,0,10,F2A_5482,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,HP_3_32_16P,AC12,330,40,1000,3000,FPGA_77_0_11,77,0,11,F2A_5483,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,HP_3_32_16P,AC12,330,40,1000,3000,FPGA_77_0_12,77,0,12,F2A_5484,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,HP_3_32_16P,AC12,330,40,1000,3000,FPGA_77_0_13,77,0,13,F2A_5485,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,HP_3_32_16P,AC12,590,40,1000,5000,FPGA_77_0_14,77,0,14,F2A_5486,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,HP_3_32_16P,AC12,590,40,1000,5000,FPGA_77_0_15,77,0,15,F2A_5487,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,HP_3_32_16P,AC12,590,40,1000,5000,FPGA_77_0_16,77,0,16,F2A_5488,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,HP_3_32_16P,AC12,720,40,1000,6000,FPGA_77_0_17,77,0,17,F2A_5489,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,HP_3_32_16P,AC12,720,40,1000,6000,FPGA_77_0_18,77,0,18,F2A_5490,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,HP_3_32_16P,AC12,720,40,1000,6000,FPGA_77_0_19,77,0,19,F2A_5491,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,HP_3_32_16P,AC12,720,40,1000,6000,FPGA_77_0_20,77,0,20,F2A_5492,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,HP_3_32_16P,AC12,720,40,1000,6000,FPGA_77_0_21,77,0,21,F2A_5493,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_34,HP_3_33_16N,AE14,720,40,1000,6000,FPGA_77_0_22,77,0,22,F2A_5494,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_34,HP_3_33_16N,AE14,720,40,1000,6000,FPGA_77_0_23,77,0,23,F2A_5495,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_34,HP_3_33_16N,AE14,720,40,1000,6000,FPGA_77_0_24,77,0,24,F2A_5496,f2g_trx_reset_n_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_34,HP_3_33_16N,AE14,720,40,1000,6000,FPGA_77_0_25,77,0,25,F2A_5497,f2g_in_en_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_34,HP_3_33_16N,AE14,720,40,1000,6000,FPGA_77_0_26,77,0,26,F2A_5498,f2g_tx_oe_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_34,HP_3_33_16N,AE14,720,40,1000,6000,FPGA_77_0_27,77,0,27,F2A_5499,f2g_tx_dvalid_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_34,HP_3_33_16N,AE14,720,40,1000,6000,FPGA_77_0_28,77,0,28,F2A_5500,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,HP_3_32_16P,AC12,460,40,1000,4000,FPGA_77_0_48,77,0,48,A2F_5520,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,HP_3_32_16P,AC12,460,40,1000,4000,FPGA_77_0_49,77,0,49,A2F_5521,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,HP_3_32_16P,AC12,460,40,1000,4000,FPGA_77_0_50,77,0,50,A2F_5522,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,HP_3_32_16P,AC12,590,40,1000,5000,FPGA_77_0_51,77,0,51,A2F_5523,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,HP_3_32_16P,AC12,590,40,1000,5000,FPGA_77_0_52,77,0,52,A2F_5524,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,HP_3_32_16P,AC12,590,40,1000,5000,FPGA_77_0_53,77,0,53,A2F_5525,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,HP_3_32_16P,AC12,590,40,1000,5000,FPGA_77_0_54,77,0,54,A2F_5526,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,HP_3_32_16P,AC12,590,40,1000,5000,FPGA_77_0_55,77,0,55,A2F_5527,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,HP_3_32_16P,AC12,590,40,1000,5000,FPGA_77_0_56,77,0,56,A2F_5528,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,HP_3_32_16P,AC12,590,40,1000,5000,FPGA_77_0_57,77,0,57,A2F_5529,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,HP_3_32_16P,AC12,590,40,1000,5000,FPGA_77_0_58,77,0,58,A2F_5530,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,HP_3_32_16P,AC12,980,40,2000,1000,FPGA_77_0_59,77,0,59,A2F_5531,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,HP_3_32_16P,AC12,980,40,2000,1000,FPGA_77_0_60,77,0,60,A2F_5532,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_34,HP_3_33_16N,AE14,980,40,2000,1000,FPGA_77_0_61,77,0,61,A2F_5533,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,HP_3_34_17P,AB12,70,40,1000,1000,FPGA_78_0_0,78,0,0,F2A_5544,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,HP_3_34_17P,AB12,200,40,1000,2000,FPGA_78_0_1,78,0,1,F2A_5545,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,HP_3_34_17P,AB12,200,40,1000,2000,FPGA_78_0_2,78,0,2,F2A_5546,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,HP_3_34_17P,AB12,200,40,1000,2000,FPGA_78_0_3,78,0,3,F2A_5547,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,HP_3_34_17P,AB12,200,40,1000,2000,FPGA_78_0_4,78,0,4,F2A_5548,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,HP_3_34_17P,AB12,200,40,1000,2000,FPGA_78_0_5,78,0,5,F2A_5549,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,HP_3_34_17P,AB12,200,40,1000,2000,FPGA_78_0_6,78,0,6,F2A_5550,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,HP_3_34_17P,AB12,200,40,1000,2000,FPGA_78_0_7,78,0,7,F2A_5551,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,HP_3_34_17P,AB12,200,40,1000,2000,FPGA_78_0_8,78,0,8,F2A_5552,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,HP_3_34_17P,AB12,200,40,1000,2000,FPGA_78_0_9,78,0,9,F2A_5553,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,HP_3_34_17P,AB12,330,40,1000,3000,FPGA_78_0_10,78,0,10,F2A_5554,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,HP_3_34_17P,AB12,330,40,1000,3000,FPGA_78_0_11,78,0,11,F2A_5555,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,HP_3_34_17P,AB12,330,40,1000,3000,FPGA_78_0_12,78,0,12,F2A_5556,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,HP_3_34_17P,AB12,330,40,1000,3000,FPGA_78_0_13,78,0,13,F2A_5557,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,HP_3_34_17P,AB12,590,40,1000,5000,FPGA_78_0_14,78,0,14,F2A_5558,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,HP_3_34_17P,AB12,590,40,1000,5000,FPGA_78_0_15,78,0,15,F2A_5559,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,HP_3_34_17P,AB12,590,40,1000,5000,FPGA_78_0_16,78,0,16,F2A_5560,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,HP_3_34_17P,AB12,720,40,1000,6000,FPGA_78_0_17,78,0,17,F2A_5561,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,HP_3_34_17P,AB12,720,40,1000,6000,FPGA_78_0_18,78,0,18,F2A_5562,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,HP_3_34_17P,AB12,720,40,1000,6000,FPGA_78_0_19,78,0,19,F2A_5563,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,HP_3_34_17P,AB12,720,40,1000,6000,FPGA_78_0_20,78,0,20,F2A_5564,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,HP_3_34_17P,AB12,720,40,1000,6000,FPGA_78_0_21,78,0,21,F2A_5565,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_36,HP_3_35_17N,AH17,720,40,1000,6000,FPGA_78_0_22,78,0,22,F2A_5566,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_36,HP_3_35_17N,AH17,720,40,1000,6000,FPGA_78_0_23,78,0,23,F2A_5567,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_36,HP_3_35_17N,AH17,720,40,1000,6000,FPGA_78_0_24,78,0,24,F2A_5568,f2g_trx_reset_n_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_36,HP_3_35_17N,AH17,720,40,1000,6000,FPGA_78_0_25,78,0,25,F2A_5569,f2g_in_en_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_36,HP_3_35_17N,AH17,720,40,1000,6000,FPGA_78_0_26,78,0,26,F2A_5570,f2g_tx_oe_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_36,HP_3_35_17N,AH17,720,40,1000,6000,FPGA_78_0_27,78,0,27,F2A_5571,f2g_tx_dvalid_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_36,HP_3_35_17N,AH17,720,40,1000,6000,FPGA_78_0_28,78,0,28,F2A_5572,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,HP_3_34_17P,AB12,460,40,1000,4000,FPGA_78_0_48,78,0,48,A2F_5592,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,HP_3_34_17P,AB12,460,40,1000,4000,FPGA_78_0_49,78,0,49,A2F_5593,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,HP_3_34_17P,AB12,460,40,1000,4000,FPGA_78_0_50,78,0,50,A2F_5594,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,HP_3_34_17P,AB12,590,40,1000,5000,FPGA_78_0_51,78,0,51,A2F_5595,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,HP_3_34_17P,AB12,590,40,1000,5000,FPGA_78_0_52,78,0,52,A2F_5596,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,HP_3_34_17P,AB12,590,40,1000,5000,FPGA_78_0_53,78,0,53,A2F_5597,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,HP_3_34_17P,AB12,590,40,1000,5000,FPGA_78_0_54,78,0,54,A2F_5598,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,HP_3_34_17P,AB12,590,40,1000,5000,FPGA_78_0_55,78,0,55,A2F_5599,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,HP_3_34_17P,AB12,590,40,1000,5000,FPGA_78_0_56,78,0,56,A2F_5600,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,HP_3_34_17P,AB12,590,40,1000,5000,FPGA_78_0_57,78,0,57,A2F_5601,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,HP_3_34_17P,AB12,590,40,1000,5000,FPGA_78_0_58,78,0,58,A2F_5602,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,HP_3_34_17P,AB12,980,40,2000,1000,FPGA_78_0_59,78,0,59,A2F_5603,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,HP_3_34_17P,AB12,980,40,2000,1000,FPGA_78_0_60,78,0,60,A2F_5604,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_36,HP_3_35_17N,AH17,980,40,2000,1000,FPGA_78_0_61,78,0,61,A2F_5605,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,HP_3_36_18P,AG17,70,40,1000,1000,FPGA_79_0_0,79,0,0,F2A_5616,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,HP_3_36_18P,AG17,200,40,1000,2000,FPGA_79_0_1,79,0,1,F2A_5617,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,HP_3_36_18P,AG17,200,40,1000,2000,FPGA_79_0_2,79,0,2,F2A_5618,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,HP_3_36_18P,AG17,200,40,1000,2000,FPGA_79_0_3,79,0,3,F2A_5619,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,HP_3_36_18P,AG17,200,40,1000,2000,FPGA_79_0_4,79,0,4,F2A_5620,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,HP_3_36_18P,AG17,200,40,1000,2000,FPGA_79_0_5,79,0,5,F2A_5621,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,HP_3_36_18P,AG17,200,40,1000,2000,FPGA_79_0_6,79,0,6,F2A_5622,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,HP_3_36_18P,AG17,200,40,1000,2000,FPGA_79_0_7,79,0,7,F2A_5623,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,HP_3_36_18P,AG17,200,40,1000,2000,FPGA_79_0_8,79,0,8,F2A_5624,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,HP_3_36_18P,AG17,200,40,1000,2000,FPGA_79_0_9,79,0,9,F2A_5625,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,HP_3_36_18P,AG17,330,40,1000,3000,FPGA_79_0_10,79,0,10,F2A_5626,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,HP_3_36_18P,AG17,330,40,1000,3000,FPGA_79_0_11,79,0,11,F2A_5627,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,HP_3_36_18P,AG17,330,40,1000,3000,FPGA_79_0_12,79,0,12,F2A_5628,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,HP_3_36_18P,AG17,330,40,1000,3000,FPGA_79_0_13,79,0,13,F2A_5629,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,HP_3_36_18P,AG17,590,40,1000,5000,FPGA_79_0_14,79,0,14,F2A_5630,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,HP_3_36_18P,AG17,590,40,1000,5000,FPGA_79_0_15,79,0,15,F2A_5631,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,HP_3_36_18P,AG17,590,40,1000,5000,FPGA_79_0_16,79,0,16,F2A_5632,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,HP_3_36_18P,AG17,720,40,1000,6000,FPGA_79_0_17,79,0,17,F2A_5633,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,HP_3_36_18P,AG17,720,40,1000,6000,FPGA_79_0_18,79,0,18,F2A_5634,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,HP_3_36_18P,AG17,720,40,1000,6000,FPGA_79_0_19,79,0,19,F2A_5635,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,HP_3_36_18P,AG17,720,40,1000,6000,FPGA_79_0_20,79,0,20,F2A_5636,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,HP_3_36_18P,AG17,720,40,1000,6000,FPGA_79_0_21,79,0,21,F2A_5637,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_38,HP_3_37_18N,AF17,720,40,1000,6000,FPGA_79_0_22,79,0,22,F2A_5638,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_38,HP_3_37_18N,AF17,720,40,1000,6000,FPGA_79_0_23,79,0,23,F2A_5639,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_38,HP_3_37_18N,AF17,720,40,1000,6000,FPGA_79_0_24,79,0,24,F2A_5640,f2g_trx_reset_n_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_38,HP_3_37_18N,AF17,720,40,1000,6000,FPGA_79_0_25,79,0,25,F2A_5641,f2g_in_en_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_38,HP_3_37_18N,AF17,720,40,1000,6000,FPGA_79_0_26,79,0,26,F2A_5642,f2g_tx_oe_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_38,HP_3_37_18N,AF17,720,40,1000,6000,FPGA_79_0_27,79,0,27,F2A_5643,f2g_tx_dvalid_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_38,HP_3_37_18N,AF17,720,40,1000,6000,FPGA_79_0_28,79,0,28,F2A_5644,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,HP_3_36_18P,AG17,460,40,1000,4000,FPGA_79_0_48,79,0,48,A2F_5664,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,HP_3_36_18P,AG17,460,40,1000,4000,FPGA_79_0_49,79,0,49,A2F_5665,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,HP_3_36_18P,AG17,460,40,1000,4000,FPGA_79_0_50,79,0,50,A2F_5666,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,HP_3_36_18P,AG17,590,40,1000,5000,FPGA_79_0_51,79,0,51,A2F_5667,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,HP_3_36_18P,AG17,590,40,1000,5000,FPGA_79_0_52,79,0,52,A2F_5668,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,HP_3_36_18P,AG17,590,40,1000,5000,FPGA_79_0_53,79,0,53,A2F_5669,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,HP_3_36_18P,AG17,590,40,1000,5000,FPGA_79_0_54,79,0,54,A2F_5670,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,HP_3_36_18P,AG17,590,40,1000,5000,FPGA_79_0_55,79,0,55,A2F_5671,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,HP_3_36_18P,AG17,590,40,1000,5000,FPGA_79_0_56,79,0,56,A2F_5672,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,HP_3_36_18P,AG17,590,40,1000,5000,FPGA_79_0_57,79,0,57,A2F_5673,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,HP_3_36_18P,AG17,590,40,1000,5000,FPGA_79_0_58,79,0,58,A2F_5674,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,HP_3_36_18P,AG17,980,40,2000,1000,FPGA_79_0_59,79,0,59,A2F_5675,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,HP_3_36_18P,AG17,980,40,2000,1000,FPGA_79_0_60,79,0,60,A2F_5676,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_38,HP_3_37_18N,AF17,980,40,2000,1000,FPGA_79_0_61,79,0,61,A2F_5677,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,HP_3_38_19P,AC15,70,40,1000,1000,FPGA_80_0_0,80,0,0,F2A_5688,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,HP_3_38_19P,AC15,200,40,1000,2000,FPGA_80_0_1,80,0,1,F2A_5689,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,HP_3_38_19P,AC15,200,40,1000,2000,FPGA_80_0_2,80,0,2,F2A_5690,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,HP_3_38_19P,AC15,200,40,1000,2000,FPGA_80_0_3,80,0,3,F2A_5691,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,HP_3_38_19P,AC15,200,40,1000,2000,FPGA_80_0_4,80,0,4,F2A_5692,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,HP_3_38_19P,AC15,200,40,1000,2000,FPGA_80_0_5,80,0,5,F2A_5693,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,HP_3_38_19P,AC15,200,40,1000,2000,FPGA_80_0_6,80,0,6,F2A_5694,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,HP_3_38_19P,AC15,200,40,1000,2000,FPGA_80_0_7,80,0,7,F2A_5695,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,HP_3_38_19P,AC15,200,40,1000,2000,FPGA_80_0_8,80,0,8,F2A_5696,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,HP_3_38_19P,AC15,200,40,1000,2000,FPGA_80_0_9,80,0,9,F2A_5697,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,HP_3_38_19P,AC15,330,40,1000,3000,FPGA_80_0_10,80,0,10,F2A_5698,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,HP_3_38_19P,AC15,330,40,1000,3000,FPGA_80_0_11,80,0,11,F2A_5699,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,HP_3_38_19P,AC15,330,40,1000,3000,FPGA_80_0_12,80,0,12,F2A_5700,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,HP_3_38_19P,AC15,330,40,1000,3000,FPGA_80_0_13,80,0,13,F2A_5701,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,HP_3_38_19P,AC15,590,40,1000,5000,FPGA_80_0_14,80,0,14,F2A_5702,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,HP_3_38_19P,AC15,590,40,1000,5000,FPGA_80_0_15,80,0,15,F2A_5703,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,HP_3_38_19P,AC15,590,40,1000,5000,FPGA_80_0_16,80,0,16,F2A_5704,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,HP_3_38_19P,AC15,720,40,1000,6000,FPGA_80_0_17,80,0,17,F2A_5705,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,HP_3_38_19P,AC15,720,40,1000,6000,FPGA_80_0_18,80,0,18,F2A_5706,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,HP_3_38_19P,AC15,720,40,1000,6000,FPGA_80_0_19,80,0,19,F2A_5707,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,HP_3_38_19P,AC15,720,40,1000,6000,FPGA_80_0_20,80,0,20,F2A_5708,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,HP_3_38_19P,AC15,720,40,1000,6000,FPGA_80_0_21,80,0,21,F2A_5709,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_40,HP_3_39_19N,AB17,720,40,1000,6000,FPGA_80_0_22,80,0,22,F2A_5710,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_40,HP_3_39_19N,AB17,720,40,1000,6000,FPGA_80_0_23,80,0,23,F2A_5711,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_40,HP_3_39_19N,AB17,720,40,1000,6000,FPGA_80_0_24,80,0,24,F2A_5712,f2g_trx_reset_n_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_40,HP_3_39_19N,AB17,720,40,1000,6000,FPGA_80_0_25,80,0,25,F2A_5713,f2g_in_en_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_40,HP_3_39_19N,AB17,720,40,1000,6000,FPGA_80_0_26,80,0,26,F2A_5714,f2g_tx_oe_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_40,HP_3_39_19N,AB17,720,40,1000,6000,FPGA_80_0_27,80,0,27,F2A_5715,f2g_tx_dvalid_B,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_40,HP_3_39_19N,AB17,720,40,1000,6000,FPGA_80_0_28,80,0,28,F2A_5716,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,HP_3_38_19P,AC15,460,40,1000,4000,FPGA_80_0_48,80,0,48,A2F_5736,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,HP_3_38_19P,AC15,460,40,1000,4000,FPGA_80_0_49,80,0,49,A2F_5737,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,HP_3_38_19P,AC15,460,40,1000,4000,FPGA_80_0_50,80,0,50,A2F_5738,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,HP_3_38_19P,AC15,590,40,1000,5000,FPGA_80_0_51,80,0,51,A2F_5739,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,HP_3_38_19P,AC15,590,40,1000,5000,FPGA_80_0_52,80,0,52,A2F_5740,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,HP_3_38_19P,AC15,590,40,1000,5000,FPGA_80_0_53,80,0,53,A2F_5741,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,HP_3_38_19P,AC15,590,40,1000,5000,FPGA_80_0_54,80,0,54,A2F_5742,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,HP_3_38_19P,AC15,590,40,1000,5000,FPGA_80_0_55,80,0,55,A2F_5743,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,HP_3_38_19P,AC15,590,40,1000,5000,FPGA_80_0_56,80,0,56,A2F_5744,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,HP_3_38_19P,AC15,590,40,1000,5000,FPGA_80_0_57,80,0,57,A2F_5745,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,HP_3_38_19P,AC15,590,40,1000,5000,FPGA_80_0_58,80,0,58,A2F_5746,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,HP_3_38_19P,AC15,980,40,2000,1000,FPGA_80_0_59,80,0,59,A2F_5747,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,HP_3_38_19P,AC15,980,40,2000,1000,FPGA_80_0_60,80,0,60,A2F_5748,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_40,HP_3_39_19N,AB17,980,40,2000,1000,FPGA_80_0_61,80,0,61,A2F_5749,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,,,,,,,,,,,,,,
USB POWER PINS,USB_AVDD_IO_HV,VCC_USB_IO
USB POWER PINS,USB_AVDD_IO,VCC_USB_AUX
USB POWER PINS,VDD,VCC_CORE
USB POWER PINS,VSS,GND
PUFF POWER PINS,VSS,GND
PUFF POWER PINS,PUFF_VDD2,VCC_PUF
PUFF POWER PINS,VDD,VCC_CORE
DDR POWER PINS,DDR_VSS,GND
DDR POWER PINS,DDR_VDD_IO,VCC_DDR_IO
DDR POWER PINS,VDD,VCC_CORE
PLL-5 POWER PINS,VSS,GND
PLL-5 POWER PINS,VDD,VCC_CORE
PLL-5 POWER PINS,VDD,VCC_CORE
PLL-5 POWER PINS,PLL_SOC_VDDHV,VCC_AUX
PLL-5 POWER PINS,VSS,GND
PLL-5 POWER PINS,VDD,VCC_CORE
PLL-5 POWER PINS,VDD,VCC_CORE
PLL-5 POWER PINS,PLL_G2_VDDHV,VCC_AUX
PLL-5 POWER PINS,VSS,GND
PLL-5 POWER PINS,VDD,VCC_CORE
PLL-5 POWER PINS,VDD,VCC_CORE
PLL-5 POWER PINS,PLL_G1_VDDHV,VCC_AUX
RC_OSC POWER PINS,VSS,GND
RC_OSC POWER PINS,VDD,VCC_CORE
RC_OSC POWER PINS,RC_OSC_VDD18,VCC_RC_OSC
FABRIC 9-GPIO BANK POWER PINS,VSS,GND
FABRIC 9-GPIO BANK POWER PINS,FABRIC_Bank_VR_3_VDDIO,VCC_HR_IO_6
FABRIC 9-GPIO BANK POWER PINS,FABRIC_Bank_VR_3_VDDIO,VCC_HR_IO_6
FABRIC 9-GPIO BANK POWER PINS,FABRIC_Bank_VR_3_VDDIO,VCC_HR_IO_6
FABRIC 9-GPIO BANK POWER PINS,FABRIC_Bank_VR_3_VDD1P8,VCC_HR_AUX_6
FABRIC 9-GPIO BANK POWER PINS,VSS,GND
FABRIC 9-GPIO BANK POWER PINS,FABRIC_Bank_VR_2_VDDIO,VCC_HR_IO_5
FABRIC 9-GPIO BANK POWER PINS,FABRIC_Bank_VR_2_VDDIO,VCC_HR_IO_5
FABRIC 9-GPIO BANK POWER PINS,FABRIC_Bank_VR_2_VDDIO,VCC_HR_IO_5
FABRIC 9-GPIO BANK POWER PINS,FABRIC_Bank_VR_2_VDD1P8,VCC_HR_AUX_5
FABRIC 9-GPIO BANK POWER PINS,VSS,GND
FABRIC 9-GPIO BANK POWER PINS,FABRIC_Bank_VR_1_VDDIO,VCC_HR_IO_4
FABRIC 9-GPIO BANK POWER PINS,FABRIC_Bank_VR_1_VDDIO,VCC_HR_IO_4
FABRIC 9-GPIO BANK POWER PINS,FABRIC_Bank_VR_1_VDDIO,VCC_HR_IO_4
FABRIC 9-GPIO BANK POWER PINS,FABRIC_Bank_VR_1_VDD1P8,VCC_HR_AUX_4
FABRIC 9-GPIO BANK POWER PINS,VSS,GND
FABRIC 9-GPIO BANK POWER PINS,FABRIC_Bank_VL_3_VDDIO,VCC_HR_IO_3
FABRIC 9-GPIO BANK POWER PINS,FABRIC_Bank_VL_3_VDDIO,VCC_HR_IO_3
FABRIC 9-GPIO BANK POWER PINS,FABRIC_Bank_VL_3_VDDIO,VCC_HR_IO_3
FABRIC 9-GPIO BANK POWER PINS,FABRIC_Bank_VL_3_VDD1P8,VCC_HR_AUX_3
FABRIC 9-GPIO BANK POWER PINS,VSS,GND
FABRIC 9-GPIO BANK POWER PINS,FABRIC_Bank_VL_2_VDDIO,VCC_HR_IO_2
FABRIC 9-GPIO BANK POWER PINS,FABRIC_Bank_VL_2_VDDIO,VCC_HR_IO_2
FABRIC 9-GPIO BANK POWER PINS,FABRIC_Bank_VL_2_VDDIO,VCC_HR_IO_2
FABRIC 9-GPIO BANK POWER PINS,VSS,GND
FABRIC 9-GPIO BANK POWER PINS,FABRIC_Bank_VL_1_VDDIO,VCC_HR_IO_1
FABRIC 9-GPIO BANK POWER PINS,FABRIC_Bank_VL_1_VDDIO,VCC_HR_IO_1
FABRIC 9-GPIO BANK POWER PINS,FABRIC_Bank_VL_2_VDD1P8,VCC_HR_AUX_2
FABRIC 9-GPIO BANK POWER PINS,FABRIC_Bank_VL_1_VDDIO,VCC_HR_IO_1
FABRIC 9-GPIO BANK POWER PINS,FABRIC_Bank_VL_1_VDD1P8,VCC_HR_AUX_1
FABRIC 9-GPIO BANK POWER PINS,VSS,GND
FABRIC 9-GPIO BANK POWER PINS,FABRIC_Bank_H_3_VDDIO,VCC_HP_IO_3
FABRIC 9-GPIO BANK POWER PINS,FABRIC_Bank_H_3_VDDIO,VCC_HP_IO_3
FABRIC 9-GPIO BANK POWER PINS,FABRIC_Bank_H_3_VDDIO,VCC_HP_IO_3
FABRIC 9-GPIO BANK POWER PINS,FABRIC_Bank_H_3_RCAL,HP_RCAL_3
FABRIC 9-GPIO BANK POWER PINS,VSS,GND
FABRIC 9-GPIO BANK POWER PINS,FABRIC_Bank_H_2_VDDIO,VCC_HP_IO_2
FABRIC 9-GPIO BANK POWER PINS,FABRIC_Bank_H_2_VDDIO,VCC_HP_IO_2
FABRIC 9-GPIO BANK POWER PINS,FABRIC_Bank_H_2_VDDIO,VCC_HP_IO_2
FABRIC 9-GPIO BANK POWER PINS,FABRIC_Bank_H_2_RCAL,HP_RCAL_2
FABRIC 9-GPIO BANK POWER PINS,VSS,GND
FABRIC 9-GPIO BANK POWER PINS,FABRIC_Bank_H_1_VDDIO,VCC_HP_IO_1
FABRIC 9-GPIO BANK POWER PINS,FABRIC_Bank_H_1_VDDIO,VCC_HP_IO_1
FABRIC 9-GPIO BANK POWER PINS,FABRIC_Bank_H_1_VDDIO,VCC_HP_IO_1
FABRIC 9-GPIO BANK POWER PINS,FABRIC_Bank_H_1_RCAL,HP_RCAL_1
PVT CTRL POWER PINS,VSS,GND
PVT CTRL POWER PINS,PVT_CTRL_VDDO,VCC_SENSOR
PVT CTRL POWER PINS,VDD,VCC_CORE
SOC HV IO BANK POWER PINS,VSS,GND
SOC HV IO BANK POWER PINS,SOC_GPIO_HV_2_VDDIO,VCC_SOC_IO
SOC HV IO BANK POWER PINS,SOC_GPIO_HV_2_VDDIO,VCC_SOC_IO
SOC HV IO BANK POWER PINS,SOC_GPIO_HV_2_VDDIO,VCC_SOC_IO
SOC HV IO BANK POWER PINS,SOC_GPIO_HV_2_VDD1P8,VCC_SOC_AUX
SOC HV IO BANK POWER PINS,VSS,GND
SOC HV IO BANK POWER PINS,SOC_GPIO_HV_1_VDDIO,VCC_BOOT_IO
SOC HV IO BANK POWER PINS,SOC_GPIO_HV_1_VDDIO,VCC_BOOT_IO
SOC HV IO BANK POWER PINS,SOC_GPIO_HV_1_VDDIO,VCC_BOOT_IO
SOC HV IO BANK POWER PINS,SOC_GPIO_HV_1_VDD1P8,VCC_BOOT_AUX
SOC ETH BANK POWER PINS,VSS,GND
SOC ETH BANK POWER PINS,SOC_GPIO_HV_ETH_VDDIO,VCC_GBE_IO
SOC ETH BANK POWER PINS,SOC_GPIO_HV_ETH_VDDIO,VCC_GBE_IO
SOC ETH BANK POWER PINS,SOC_GPIO_HV_ETH_VDDIO,VCC_GBE_IO
SOC ETH BANK POWER PINS,SOC_GPIO_HV_ETH_VDD1P8,VCC_GBE_AUX
DIGITAL POWER,VDD,VCC_CORE
DIGITAL GROUND,VSS,GND
