TimeQuest Timing Analyzer report for practicas
Tue Apr 16 21:04:17 2024
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'ck'
 13. Slow 1200mV 85C Model Setup: 'divisor:dv1|rckd'
 14. Slow 1200mV 85C Model Hold: 'ck'
 15. Slow 1200mV 85C Model Hold: 'divisor:dv1|rckd'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'ck'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'divisor:dv1|rckd'
 18. Clock to Output Times
 19. Minimum Clock to Output Times
 20. Slow 1200mV 85C Model Metastability Report
 21. Slow 1200mV 0C Model Fmax Summary
 22. Slow 1200mV 0C Model Setup Summary
 23. Slow 1200mV 0C Model Hold Summary
 24. Slow 1200mV 0C Model Recovery Summary
 25. Slow 1200mV 0C Model Removal Summary
 26. Slow 1200mV 0C Model Minimum Pulse Width Summary
 27. Slow 1200mV 0C Model Setup: 'ck'
 28. Slow 1200mV 0C Model Setup: 'divisor:dv1|rckd'
 29. Slow 1200mV 0C Model Hold: 'ck'
 30. Slow 1200mV 0C Model Hold: 'divisor:dv1|rckd'
 31. Slow 1200mV 0C Model Minimum Pulse Width: 'ck'
 32. Slow 1200mV 0C Model Minimum Pulse Width: 'divisor:dv1|rckd'
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Slow 1200mV 0C Model Metastability Report
 36. Fast 1200mV 0C Model Setup Summary
 37. Fast 1200mV 0C Model Hold Summary
 38. Fast 1200mV 0C Model Recovery Summary
 39. Fast 1200mV 0C Model Removal Summary
 40. Fast 1200mV 0C Model Minimum Pulse Width Summary
 41. Fast 1200mV 0C Model Setup: 'ck'
 42. Fast 1200mV 0C Model Setup: 'divisor:dv1|rckd'
 43. Fast 1200mV 0C Model Hold: 'ck'
 44. Fast 1200mV 0C Model Hold: 'divisor:dv1|rckd'
 45. Fast 1200mV 0C Model Minimum Pulse Width: 'ck'
 46. Fast 1200mV 0C Model Minimum Pulse Width: 'divisor:dv1|rckd'
 47. Clock to Output Times
 48. Minimum Clock to Output Times
 49. Fast 1200mV 0C Model Metastability Report
 50. Multicorner Timing Analysis Summary
 51. Clock to Output Times
 52. Minimum Clock to Output Times
 53. Board Trace Model Assignments
 54. Input Transition Times
 55. Slow Corner Signal Integrity Metrics
 56. Fast Corner Signal Integrity Metrics
 57. Setup Transfers
 58. Hold Transfers
 59. Report TCCS
 60. Report RSKM
 61. Unconstrained Paths
 62. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; practicas                                                         ;
; Device Family      ; Cyclone III                                                       ;
; Device Name        ; EP3C16F484C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Enabled                                                           ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                             ;
+------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------+
; Clock Name       ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets              ;
+------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------+
; ck               ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ck }               ;
; divisor:dv1|rckd ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { divisor:dv1|rckd } ;
+------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                              ;
+------------+-----------------+------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name       ; Note                                                          ;
+------------+-----------------+------------------+---------------------------------------------------------------+
; 288.6 MHz  ; 250.0 MHz       ; ck               ; limit due to minimum period restriction (max I/O toggle rate) ;
; 602.05 MHz ; 500.0 MHz       ; divisor:dv1|rckd ; limit due to minimum period restriction (tmin)                ;
+------------+-----------------+------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------------+
; Slow 1200mV 85C Model Setup Summary       ;
+------------------+--------+---------------+
; Clock            ; Slack  ; End Point TNS ;
+------------------+--------+---------------+
; ck               ; -2.465 ; -42.440       ;
; divisor:dv1|rckd ; -0.661 ; -6.888        ;
+------------------+--------+---------------+


+------------------------------------------+
; Slow 1200mV 85C Model Hold Summary       ;
+------------------+-------+---------------+
; Clock            ; Slack ; End Point TNS ;
+------------------+-------+---------------+
; ck               ; 0.078 ; 0.000         ;
; divisor:dv1|rckd ; 0.358 ; 0.000         ;
+------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+------------------+--------+-----------------------+
; Clock            ; Slack  ; End Point TNS         ;
+------------------+--------+-----------------------+
; ck               ; -3.000 ; -26.000               ;
; divisor:dv1|rckd ; -1.000 ; -12.000               ;
+------------------+--------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'ck'                                                                                      ;
+--------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; -2.465 ; divisor:dv1|rc[0]  ; divisor:dv1|rckd   ; ck           ; ck          ; 1.000        ; -0.063     ; 3.397      ;
; -2.424 ; divisor:dv1|rc[4]  ; divisor:dv1|rckd   ; ck           ; ck          ; 1.000        ; -0.063     ; 3.356      ;
; -2.385 ; divisor:dv1|rc[2]  ; divisor:dv1|rckd   ; ck           ; ck          ; 1.000        ; -0.063     ; 3.317      ;
; -2.385 ; divisor:dv1|rc[7]  ; divisor:dv1|rckd   ; ck           ; ck          ; 1.000        ; -0.063     ; 3.317      ;
; -2.359 ; divisor:dv1|rc[1]  ; divisor:dv1|rckd   ; ck           ; ck          ; 1.000        ; -0.063     ; 3.291      ;
; -2.274 ; divisor:dv1|rc[11] ; divisor:dv1|rckd   ; ck           ; ck          ; 1.000        ; -0.064     ; 3.205      ;
; -2.261 ; divisor:dv1|rc[16] ; divisor:dv1|rckd   ; ck           ; ck          ; 1.000        ; -0.063     ; 3.193      ;
; -2.254 ; divisor:dv1|rc[19] ; divisor:dv1|rckd   ; ck           ; ck          ; 1.000        ; -0.063     ; 3.186      ;
; -2.252 ; divisor:dv1|rc[5]  ; divisor:dv1|rckd   ; ck           ; ck          ; 1.000        ; -0.062     ; 3.185      ;
; -2.222 ; divisor:dv1|rc[6]  ; divisor:dv1|rckd   ; ck           ; ck          ; 1.000        ; -0.062     ; 3.155      ;
; -2.168 ; divisor:dv1|rc[12] ; divisor:dv1|rckd   ; ck           ; ck          ; 1.000        ; -0.064     ; 3.099      ;
; -2.146 ; divisor:dv1|rc[9]  ; divisor:dv1|rckd   ; ck           ; ck          ; 1.000        ; -0.062     ; 3.079      ;
; -2.146 ; divisor:dv1|rc[10] ; divisor:dv1|rckd   ; ck           ; ck          ; 1.000        ; -0.062     ; 3.079      ;
; -2.143 ; divisor:dv1|rc[0]  ; divisor:dv1|rc[20] ; ck           ; ck          ; 1.000        ; -0.061     ; 3.077      ;
; -2.143 ; divisor:dv1|rc[0]  ; divisor:dv1|rc[21] ; ck           ; ck          ; 1.000        ; -0.061     ; 3.077      ;
; -2.133 ; divisor:dv1|rc[3]  ; divisor:dv1|rckd   ; ck           ; ck          ; 1.000        ; -0.063     ; 3.065      ;
; -2.119 ; divisor:dv1|rc[18] ; divisor:dv1|rckd   ; ck           ; ck          ; 1.000        ; -0.064     ; 3.050      ;
; -2.114 ; divisor:dv1|rc[8]  ; divisor:dv1|rckd   ; ck           ; ck          ; 1.000        ; -0.063     ; 3.046      ;
; -2.111 ; divisor:dv1|rc[0]  ; divisor:dv1|rc[13] ; ck           ; ck          ; 1.000        ; -0.063     ; 3.043      ;
; -2.104 ; divisor:dv1|rc[1]  ; divisor:dv1|rc[14] ; ck           ; ck          ; 1.000        ; -0.063     ; 3.036      ;
; -2.102 ; divisor:dv1|rc[4]  ; divisor:dv1|rc[20] ; ck           ; ck          ; 1.000        ; -0.061     ; 3.036      ;
; -2.102 ; divisor:dv1|rc[4]  ; divisor:dv1|rc[21] ; ck           ; ck          ; 1.000        ; -0.061     ; 3.036      ;
; -2.095 ; divisor:dv1|rc[17] ; divisor:dv1|rckd   ; ck           ; ck          ; 1.000        ; -0.063     ; 3.027      ;
; -2.093 ; divisor:dv1|rc[0]  ; divisor:dv1|rc[3]  ; ck           ; ck          ; 1.000        ; -0.062     ; 3.026      ;
; -2.092 ; divisor:dv1|rc[1]  ; divisor:dv1|rc[13] ; ck           ; ck          ; 1.000        ; -0.063     ; 3.024      ;
; -2.084 ; divisor:dv1|rc[0]  ; divisor:dv1|rc[19] ; ck           ; ck          ; 1.000        ; -0.062     ; 3.017      ;
; -2.082 ; divisor:dv1|rc[1]  ; divisor:dv1|rc[19] ; ck           ; ck          ; 1.000        ; -0.062     ; 3.015      ;
; -2.063 ; divisor:dv1|rc[2]  ; divisor:dv1|rc[20] ; ck           ; ck          ; 1.000        ; -0.061     ; 2.997      ;
; -2.063 ; divisor:dv1|rc[7]  ; divisor:dv1|rc[20] ; ck           ; ck          ; 1.000        ; -0.061     ; 2.997      ;
; -2.063 ; divisor:dv1|rc[2]  ; divisor:dv1|rc[21] ; ck           ; ck          ; 1.000        ; -0.061     ; 2.997      ;
; -2.063 ; divisor:dv1|rc[7]  ; divisor:dv1|rc[21] ; ck           ; ck          ; 1.000        ; -0.061     ; 2.997      ;
; -2.052 ; divisor:dv1|rc[4]  ; divisor:dv1|rc[3]  ; ck           ; ck          ; 1.000        ; -0.062     ; 2.985      ;
; -2.037 ; divisor:dv1|rc[1]  ; divisor:dv1|rc[20] ; ck           ; ck          ; 1.000        ; -0.061     ; 2.971      ;
; -2.037 ; divisor:dv1|rc[1]  ; divisor:dv1|rc[21] ; ck           ; ck          ; 1.000        ; -0.061     ; 2.971      ;
; -2.033 ; divisor:dv1|rc[14] ; divisor:dv1|rckd   ; ck           ; ck          ; 1.000        ; -0.062     ; 2.966      ;
; -2.028 ; divisor:dv1|rc[15] ; divisor:dv1|rckd   ; ck           ; ck          ; 1.000        ; -0.062     ; 2.961      ;
; -2.021 ; divisor:dv1|rc[0]  ; divisor:dv1|rc[14] ; ck           ; ck          ; 1.000        ; -0.063     ; 2.953      ;
; -2.013 ; divisor:dv1|rc[2]  ; divisor:dv1|rc[3]  ; ck           ; ck          ; 1.000        ; -0.062     ; 2.946      ;
; -2.013 ; divisor:dv1|rc[7]  ; divisor:dv1|rc[3]  ; ck           ; ck          ; 1.000        ; -0.062     ; 2.946      ;
; -2.006 ; divisor:dv1|rc[5]  ; divisor:dv1|rc[14] ; ck           ; ck          ; 1.000        ; -0.062     ; 2.939      ;
; -2.001 ; divisor:dv1|rc[0]  ; divisor:dv1|rc[15] ; ck           ; ck          ; 1.000        ; -0.063     ; 2.933      ;
; -1.996 ; divisor:dv1|rc[2]  ; divisor:dv1|rc[13] ; ck           ; ck          ; 1.000        ; -0.063     ; 2.928      ;
; -1.995 ; divisor:dv1|rc[20] ; divisor:dv1|rckd   ; ck           ; ck          ; 1.000        ; -0.064     ; 2.926      ;
; -1.994 ; divisor:dv1|rc[5]  ; divisor:dv1|rc[13] ; ck           ; ck          ; 1.000        ; -0.062     ; 2.927      ;
; -1.989 ; divisor:dv1|rc[21] ; divisor:dv1|rckd   ; ck           ; ck          ; 1.000        ; -0.064     ; 2.920      ;
; -1.988 ; divisor:dv1|rc[3]  ; divisor:dv1|rc[14] ; ck           ; ck          ; 1.000        ; -0.063     ; 2.920      ;
; -1.987 ; divisor:dv1|rc[1]  ; divisor:dv1|rc[3]  ; ck           ; ck          ; 1.000        ; -0.062     ; 2.920      ;
; -1.987 ; divisor:dv1|rc[1]  ; divisor:dv1|rc[15] ; ck           ; ck          ; 1.000        ; -0.063     ; 2.919      ;
; -1.984 ; divisor:dv1|rc[5]  ; divisor:dv1|rc[19] ; ck           ; ck          ; 1.000        ; -0.061     ; 2.918      ;
; -1.976 ; divisor:dv1|rc[3]  ; divisor:dv1|rc[13] ; ck           ; ck          ; 1.000        ; -0.063     ; 2.908      ;
; -1.969 ; divisor:dv1|rc[2]  ; divisor:dv1|rc[19] ; ck           ; ck          ; 1.000        ; -0.062     ; 2.902      ;
; -1.966 ; divisor:dv1|rc[3]  ; divisor:dv1|rc[19] ; ck           ; ck          ; 1.000        ; -0.062     ; 2.899      ;
; -1.960 ; divisor:dv1|rc[1]  ; divisor:dv1|rc[18] ; ck           ; ck          ; 1.000        ; -0.061     ; 2.894      ;
; -1.957 ; divisor:dv1|rc[0]  ; divisor:dv1|rc[16] ; ck           ; ck          ; 1.000        ; -0.062     ; 2.890      ;
; -1.954 ; divisor:dv1|rc[0]  ; divisor:dv1|rc[17] ; ck           ; ck          ; 1.000        ; -0.062     ; 2.887      ;
; -1.954 ; divisor:dv1|rc[16] ; divisor:dv1|rc[20] ; ck           ; ck          ; 1.000        ; -0.061     ; 2.888      ;
; -1.953 ; divisor:dv1|rc[16] ; divisor:dv1|rc[21] ; ck           ; ck          ; 1.000        ; -0.061     ; 2.887      ;
; -1.952 ; divisor:dv1|rc[11] ; divisor:dv1|rc[20] ; ck           ; ck          ; 1.000        ; -0.062     ; 2.885      ;
; -1.952 ; divisor:dv1|rc[11] ; divisor:dv1|rc[21] ; ck           ; ck          ; 1.000        ; -0.062     ; 2.885      ;
; -1.947 ; divisor:dv1|rc[19] ; divisor:dv1|rc[20] ; ck           ; ck          ; 1.000        ; -0.061     ; 2.881      ;
; -1.946 ; divisor:dv1|rc[19] ; divisor:dv1|rc[21] ; ck           ; ck          ; 1.000        ; -0.061     ; 2.880      ;
; -1.939 ; divisor:dv1|rc[6]  ; divisor:dv1|rc[13] ; ck           ; ck          ; 1.000        ; -0.062     ; 2.872      ;
; -1.930 ; divisor:dv1|rc[5]  ; divisor:dv1|rc[20] ; ck           ; ck          ; 1.000        ; -0.060     ; 2.865      ;
; -1.930 ; divisor:dv1|rc[5]  ; divisor:dv1|rc[21] ; ck           ; ck          ; 1.000        ; -0.060     ; 2.865      ;
; -1.925 ; divisor:dv1|rc[0]  ; divisor:dv1|rc[6]  ; ck           ; ck          ; 1.000        ; -0.063     ; 2.857      ;
; -1.916 ; divisor:dv1|rc[4]  ; divisor:dv1|rc[16] ; ck           ; ck          ; 1.000        ; -0.062     ; 2.849      ;
; -1.913 ; divisor:dv1|rc[4]  ; divisor:dv1|rc[17] ; ck           ; ck          ; 1.000        ; -0.062     ; 2.846      ;
; -1.912 ; divisor:dv1|rc[6]  ; divisor:dv1|rc[19] ; ck           ; ck          ; 1.000        ; -0.061     ; 2.846      ;
; -1.905 ; divisor:dv1|rc[2]  ; divisor:dv1|rc[14] ; ck           ; ck          ; 1.000        ; -0.063     ; 2.837      ;
; -1.902 ; divisor:dv1|rc[11] ; divisor:dv1|rc[3]  ; ck           ; ck          ; 1.000        ; -0.063     ; 2.834      ;
; -1.900 ; divisor:dv1|rc[6]  ; divisor:dv1|rc[20] ; ck           ; ck          ; 1.000        ; -0.060     ; 2.835      ;
; -1.900 ; divisor:dv1|rc[6]  ; divisor:dv1|rc[21] ; ck           ; ck          ; 1.000        ; -0.060     ; 2.835      ;
; -1.896 ; divisor:dv1|rc[0]  ; divisor:dv1|rc[18] ; ck           ; ck          ; 1.000        ; -0.061     ; 2.830      ;
; -1.895 ; divisor:dv1|rc[0]  ; divisor:dv1|rc[11] ; ck           ; ck          ; 1.000        ; -0.061     ; 2.829      ;
; -1.895 ; divisor:dv1|rc[0]  ; divisor:dv1|rc[12] ; ck           ; ck          ; 1.000        ; -0.061     ; 2.829      ;
; -1.893 ; divisor:dv1|rc[16] ; divisor:dv1|rc[3]  ; ck           ; ck          ; 1.000        ; -0.062     ; 2.826      ;
; -1.889 ; divisor:dv1|rc[5]  ; divisor:dv1|rc[15] ; ck           ; ck          ; 1.000        ; -0.062     ; 2.822      ;
; -1.886 ; divisor:dv1|rc[2]  ; divisor:dv1|rc[15] ; ck           ; ck          ; 1.000        ; -0.063     ; 2.818      ;
; -1.886 ; divisor:dv1|rc[19] ; divisor:dv1|rc[3]  ; ck           ; ck          ; 1.000        ; -0.062     ; 2.819      ;
; -1.884 ; divisor:dv1|rc[4]  ; divisor:dv1|rc[6]  ; ck           ; ck          ; 1.000        ; -0.063     ; 2.816      ;
; -1.882 ; divisor:dv1|rc[4]  ; divisor:dv1|rc[15] ; ck           ; ck          ; 1.000        ; -0.063     ; 2.814      ;
; -1.881 ; divisor:dv1|rc[4]  ; divisor:dv1|rc[13] ; ck           ; ck          ; 1.000        ; -0.063     ; 2.813      ;
; -1.880 ; divisor:dv1|rc[5]  ; divisor:dv1|rc[3]  ; ck           ; ck          ; 1.000        ; -0.061     ; 2.814      ;
; -1.877 ; divisor:dv1|rc[2]  ; divisor:dv1|rc[16] ; ck           ; ck          ; 1.000        ; -0.062     ; 2.810      ;
; -1.877 ; divisor:dv1|rc[7]  ; divisor:dv1|rc[16] ; ck           ; ck          ; 1.000        ; -0.062     ; 2.810      ;
; -1.874 ; divisor:dv1|rc[2]  ; divisor:dv1|rc[17] ; ck           ; ck          ; 1.000        ; -0.062     ; 2.807      ;
; -1.874 ; divisor:dv1|rc[7]  ; divisor:dv1|rc[17] ; ck           ; ck          ; 1.000        ; -0.062     ; 2.807      ;
; -1.871 ; divisor:dv1|rc[3]  ; divisor:dv1|rc[15] ; ck           ; ck          ; 1.000        ; -0.063     ; 2.803      ;
; -1.866 ; divisor:dv1|rc[13] ; divisor:dv1|rckd   ; ck           ; ck          ; 1.000        ; -0.062     ; 2.799      ;
; -1.862 ; divisor:dv1|rc[5]  ; divisor:dv1|rc[18] ; ck           ; ck          ; 1.000        ; -0.060     ; 2.797      ;
; -1.861 ; divisor:dv1|rc[12] ; divisor:dv1|rc[20] ; ck           ; ck          ; 1.000        ; -0.062     ; 2.794      ;
; -1.860 ; divisor:dv1|rc[12] ; divisor:dv1|rc[21] ; ck           ; ck          ; 1.000        ; -0.062     ; 2.793      ;
; -1.855 ; divisor:dv1|rc[1]  ; divisor:dv1|rc[16] ; ck           ; ck          ; 1.000        ; -0.062     ; 2.788      ;
; -1.855 ; divisor:dv1|rc[4]  ; divisor:dv1|rc[18] ; ck           ; ck          ; 1.000        ; -0.061     ; 2.789      ;
; -1.854 ; divisor:dv1|rc[4]  ; divisor:dv1|rc[19] ; ck           ; ck          ; 1.000        ; -0.062     ; 2.787      ;
; -1.854 ; divisor:dv1|rc[4]  ; divisor:dv1|rc[11] ; ck           ; ck          ; 1.000        ; -0.061     ; 2.788      ;
; -1.854 ; divisor:dv1|rc[4]  ; divisor:dv1|rc[12] ; ck           ; ck          ; 1.000        ; -0.061     ; 2.788      ;
; -1.850 ; divisor:dv1|rc[6]  ; divisor:dv1|rc[3]  ; ck           ; ck          ; 1.000        ; -0.061     ; 2.784      ;
; -1.848 ; divisor:dv1|rc[1]  ; divisor:dv1|rc[17] ; ck           ; ck          ; 1.000        ; -0.062     ; 2.781      ;
; -1.846 ; divisor:dv1|rc[2]  ; divisor:dv1|rc[6]  ; ck           ; ck          ; 1.000        ; -0.063     ; 2.778      ;
+--------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'divisor:dv1|rckd'                                                                                   ;
+--------+---------------------+---------------------+------------------+------------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node             ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+---------------------+------------------+------------------+--------------+------------+------------+
; -0.661 ; contador:sq1|Ff[14] ; contador:sq1|Ff[12] ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.062     ; 1.594      ;
; -0.661 ; contador:sq1|Ff[14] ; contador:sq1|Ff[11] ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.062     ; 1.594      ;
; -0.661 ; contador:sq1|Ff[14] ; contador:sq1|Ff[10] ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.062     ; 1.594      ;
; -0.661 ; contador:sq1|Ff[14] ; contador:sq1|Ff[9]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.062     ; 1.594      ;
; -0.661 ; contador:sq1|Ff[14] ; contador:sq1|Ff[8]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.062     ; 1.594      ;
; -0.661 ; contador:sq1|Ff[14] ; contador:sq1|Ff[7]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.062     ; 1.594      ;
; -0.661 ; contador:sq1|Ff[14] ; contador:sq1|Ff[6]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.062     ; 1.594      ;
; -0.661 ; contador:sq1|Ff[14] ; contador:sq1|Ff[5]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.062     ; 1.594      ;
; -0.626 ; contador:sq1|Ff[13] ; contador:sq1|Ff[4]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.062     ; 1.559      ;
; -0.559 ; contador:sq1|Ff[3]  ; contador:sq1|Ff[12] ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.062     ; 1.492      ;
; -0.559 ; contador:sq1|Ff[3]  ; contador:sq1|Ff[11] ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.062     ; 1.492      ;
; -0.559 ; contador:sq1|Ff[3]  ; contador:sq1|Ff[10] ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.062     ; 1.492      ;
; -0.559 ; contador:sq1|Ff[3]  ; contador:sq1|Ff[9]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.062     ; 1.492      ;
; -0.559 ; contador:sq1|Ff[3]  ; contador:sq1|Ff[8]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.062     ; 1.492      ;
; -0.559 ; contador:sq1|Ff[3]  ; contador:sq1|Ff[7]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.062     ; 1.492      ;
; -0.559 ; contador:sq1|Ff[3]  ; contador:sq1|Ff[6]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.062     ; 1.492      ;
; -0.559 ; contador:sq1|Ff[3]  ; contador:sq1|Ff[5]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.062     ; 1.492      ;
; -0.552 ; contador:sq1|Ff[5]  ; contador:sq1|Ff[4]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.062     ; 1.485      ;
; -0.425 ; contador:sq1|Ff[14] ; contador:sq1|Ff[4]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.062     ; 1.358      ;
; -0.404 ; contador:sq1|Ff[12] ; contador:sq1|Ff[13] ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.062     ; 1.337      ;
; -0.400 ; contador:sq1|Ff[13] ; contador:sq1|Ff[13] ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.062     ; 1.333      ;
; -0.390 ; contador:sq1|Ff[3]  ; contador:sq1|Ff[4]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.062     ; 1.323      ;
; -0.365 ; contador:sq1|Ff[3]  ; contador:sq1|Ff[14] ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.062     ; 1.298      ;
; -0.365 ; contador:sq1|Ff[3]  ; contador:sq1|Ff[13] ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.062     ; 1.298      ;
; -0.352 ; contador:sq1|Ff[13] ; contador:sq1|Ff[6]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.062     ; 1.285      ;
; -0.352 ; contador:sq1|Ff[13] ; contador:sq1|Ff[9]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.062     ; 1.285      ;
; -0.351 ; contador:sq1|Ff[13] ; contador:sq1|Ff[11] ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.062     ; 1.284      ;
; -0.351 ; contador:sq1|Ff[13] ; contador:sq1|Ff[8]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.062     ; 1.284      ;
; -0.350 ; contador:sq1|Ff[13] ; contador:sq1|Ff[7]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.062     ; 1.283      ;
; -0.350 ; contador:sq1|Ff[13] ; contador:sq1|Ff[10] ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.062     ; 1.283      ;
; -0.322 ; contador:sq1|Ff[4]  ; contador:sq1|Ff[6]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.062     ; 1.255      ;
; -0.322 ; contador:sq1|Ff[4]  ; contador:sq1|Ff[9]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.062     ; 1.255      ;
; -0.321 ; contador:sq1|Ff[4]  ; contador:sq1|Ff[11] ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.062     ; 1.254      ;
; -0.321 ; contador:sq1|Ff[4]  ; contador:sq1|Ff[8]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.062     ; 1.254      ;
; -0.320 ; contador:sq1|Ff[4]  ; contador:sq1|Ff[7]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.062     ; 1.253      ;
; -0.320 ; contador:sq1|Ff[4]  ; contador:sq1|Ff[10] ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.062     ; 1.253      ;
; -0.271 ; contador:sq1|Ff[4]  ; contador:sq1|Ff[13] ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.062     ; 1.204      ;
; -0.205 ; contador:sq1|Ff[14] ; contador:sq1|Ff[3]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.062     ; 1.138      ;
; -0.205 ; contador:sq1|Ff[14] ; contador:sq1|Ff[13] ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.062     ; 1.138      ;
; -0.150 ; contador:sq1|Ff[8]  ; contador:sq1|Ff[7]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.062     ; 1.083      ;
; -0.139 ; contador:sq1|Ff[13] ; contador:sq1|Ff[14] ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.062     ; 1.072      ;
; -0.125 ; contador:sq1|Ff[13] ; contador:sq1|Ff[5]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.062     ; 1.058      ;
; -0.098 ; contador:sq1|Ff[13] ; contador:sq1|Ff[3]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.062     ; 1.031      ;
; -0.092 ; contador:sq1|Ff[10] ; contador:sq1|Ff[11] ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.062     ; 1.025      ;
; -0.091 ; contador:sq1|Ff[11] ; contador:sq1|Ff[12] ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.062     ; 1.024      ;
; -0.088 ; contador:sq1|Ff[5]  ; contador:sq1|Ff[6]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.062     ; 1.021      ;
; -0.046 ; contador:sq1|Ff[8]  ; contador:sq1|Ff[9]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.062     ; 0.979      ;
; -0.046 ; contador:sq1|Ff[6]  ; contador:sq1|Ff[5]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.062     ; 0.979      ;
; -0.042 ; contador:sq1|Ff[6]  ; contador:sq1|Ff[7]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.062     ; 0.975      ;
; -0.038 ; contador:sq1|Ff[12] ; contador:sq1|Ff[11] ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.062     ; 0.971      ;
; -0.033 ; contador:sq1|Ff[10] ; contador:sq1|Ff[9]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.062     ; 0.966      ;
; -0.031 ; contador:sq1|Ff[11] ; contador:sq1|Ff[10] ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.062     ; 0.964      ;
; -0.029 ; contador:sq1|Ff[9]  ; contador:sq1|Ff[8]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.062     ; 0.962      ;
; 0.004  ; contador:sq1|Ff[13] ; contador:sq1|Ff[12] ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.062     ; 0.929      ;
; 0.034  ; contador:sq1|Ff[4]  ; contador:sq1|Ff[12] ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.062     ; 0.899      ;
; 0.039  ; contador:sq1|Ff[4]  ; contador:sq1|Ff[5]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.062     ; 0.894      ;
; 0.041  ; contador:sq1|Ff[4]  ; contador:sq1|Ff[14] ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.062     ; 0.892      ;
; 0.042  ; contador:sq1|Ff[4]  ; contador:sq1|Ff[3]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.062     ; 0.891      ;
; 0.074  ; contador:sq1|Ff[7]  ; contador:sq1|Ff[6]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.062     ; 0.859      ;
; 0.074  ; contador:sq1|Ff[7]  ; contador:sq1|Ff[8]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.062     ; 0.859      ;
; 0.078  ; contador:sq1|Ff[9]  ; contador:sq1|Ff[10] ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.062     ; 0.855      ;
; 0.274  ; contador:sq1|Ff[4]  ; contador:sq1|Ff[4]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.062     ; 0.659      ;
; 0.296  ; contador:sq1|Ff[3]  ; contador:sq1|Ff[3]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.062     ; 0.637      ;
; 0.296  ; contador:sq1|Ff[14] ; contador:sq1|Ff[14] ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.062     ; 0.637      ;
+--------+---------------------+---------------------+------------------+------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'ck'                                                                                          ;
+-------+--------------------+--------------------+------------------+-------------+--------------+------------+------------+
; Slack ; From Node          ; To Node            ; Launch Clock     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------+--------------------+------------------+-------------+--------------+------------+------------+
; 0.078 ; divisor:dv1|rckd   ; divisor:dv1|rckd   ; divisor:dv1|rckd ; ck          ; 0.000        ; 2.575      ; 3.039      ;
; 0.528 ; divisor:dv1|rckd   ; divisor:dv1|rckd   ; divisor:dv1|rckd ; ck          ; -0.500       ; 2.575      ; 2.989      ;
; 0.571 ; divisor:dv1|rc[2]  ; divisor:dv1|rc[2]  ; ck               ; ck          ; 0.000        ; 0.062      ; 0.790      ;
; 0.804 ; divisor:dv1|rc[21] ; divisor:dv1|rc[21] ; ck               ; ck          ; 0.000        ; 0.062      ; 1.023      ;
; 0.845 ; divisor:dv1|rc[1]  ; divisor:dv1|rc[2]  ; ck               ; ck          ; 0.000        ; 0.062      ; 1.064      ;
; 0.862 ; divisor:dv1|rc[0]  ; divisor:dv1|rc[2]  ; ck               ; ck          ; 0.000        ; 0.062      ; 1.081      ;
; 0.864 ; divisor:dv1|rc[20] ; divisor:dv1|rc[20] ; ck               ; ck          ; 0.000        ; 0.062      ; 1.083      ;
; 0.969 ; divisor:dv1|rc[18] ; divisor:dv1|rc[18] ; ck               ; ck          ; 0.000        ; 0.062      ; 1.188      ;
; 0.972 ; divisor:dv1|rc[8]  ; divisor:dv1|rc[8]  ; ck               ; ck          ; 0.000        ; 0.062      ; 1.191      ;
; 1.080 ; divisor:dv1|rc[1]  ; divisor:dv1|rc[1]  ; ck               ; ck          ; 0.000        ; 0.062      ; 1.299      ;
; 1.081 ; divisor:dv1|rc[7]  ; divisor:dv1|rc[7]  ; ck               ; ck          ; 0.000        ; 0.062      ; 1.300      ;
; 1.083 ; divisor:dv1|rc[4]  ; divisor:dv1|rc[4]  ; ck               ; ck          ; 0.000        ; 0.062      ; 1.302      ;
; 1.084 ; divisor:dv1|rc[11] ; divisor:dv1|rc[11] ; ck               ; ck          ; 0.000        ; 0.062      ; 1.303      ;
; 1.084 ; divisor:dv1|rc[12] ; divisor:dv1|rc[12] ; ck               ; ck          ; 0.000        ; 0.062      ; 1.303      ;
; 1.117 ; divisor:dv1|rc[0]  ; divisor:dv1|rc[0]  ; ck               ; ck          ; 0.000        ; 0.062      ; 1.336      ;
; 1.153 ; divisor:dv1|rc[18] ; divisor:dv1|rc[20] ; ck               ; ck          ; 0.000        ; 0.062      ; 1.372      ;
; 1.154 ; divisor:dv1|rc[20] ; divisor:dv1|rc[21] ; ck               ; ck          ; 0.000        ; 0.062      ; 1.373      ;
; 1.181 ; divisor:dv1|rc[16] ; divisor:dv1|rc[16] ; ck               ; ck          ; 0.000        ; 0.062      ; 1.400      ;
; 1.186 ; divisor:dv1|rc[17] ; divisor:dv1|rc[17] ; ck               ; ck          ; 0.000        ; 0.062      ; 1.405      ;
; 1.244 ; divisor:dv1|rc[7]  ; divisor:dv1|rc[8]  ; ck               ; ck          ; 0.000        ; 0.062      ; 1.463      ;
; 1.264 ; divisor:dv1|rc[18] ; divisor:dv1|rc[21] ; ck               ; ck          ; 0.000        ; 0.062      ; 1.483      ;
; 1.280 ; divisor:dv1|rc[19] ; divisor:dv1|rc[19] ; ck               ; ck          ; 0.000        ; 0.062      ; 1.499      ;
; 1.308 ; divisor:dv1|rc[19] ; divisor:dv1|rc[20] ; ck               ; ck          ; 0.000        ; 0.063      ; 1.528      ;
; 1.341 ; divisor:dv1|rc[9]  ; divisor:dv1|rc[9]  ; ck               ; ck          ; 0.000        ; 0.062      ; 1.560      ;
; 1.356 ; divisor:dv1|rc[3]  ; divisor:dv1|rc[4]  ; ck               ; ck          ; 0.000        ; 0.062      ; 1.575      ;
; 1.357 ; divisor:dv1|rc[11] ; divisor:dv1|rc[12] ; ck               ; ck          ; 0.000        ; 0.062      ; 1.576      ;
; 1.368 ; divisor:dv1|rc[0]  ; divisor:dv1|rc[1]  ; ck               ; ck          ; 0.000        ; 0.062      ; 1.587      ;
; 1.373 ; divisor:dv1|rc[2]  ; divisor:dv1|rc[4]  ; ck               ; ck          ; 0.000        ; 0.062      ; 1.592      ;
; 1.374 ; divisor:dv1|rc[4]  ; divisor:dv1|rc[8]  ; ck               ; ck          ; 0.000        ; 0.062      ; 1.593      ;
; 1.386 ; divisor:dv1|rc[6]  ; divisor:dv1|rc[6]  ; ck               ; ck          ; 0.000        ; 0.062      ; 1.605      ;
; 1.396 ; divisor:dv1|rc[18] ; divisor:dv1|rc[19] ; ck               ; ck          ; 0.000        ; 0.061      ; 1.614      ;
; 1.415 ; divisor:dv1|rc[17] ; divisor:dv1|rc[18] ; ck               ; ck          ; 0.000        ; 0.063      ; 1.635      ;
; 1.416 ; divisor:dv1|rc[12] ; divisor:dv1|rc[16] ; ck               ; ck          ; 0.000        ; 0.061      ; 1.634      ;
; 1.419 ; divisor:dv1|rc[19] ; divisor:dv1|rc[21] ; ck               ; ck          ; 0.000        ; 0.063      ; 1.639      ;
; 1.420 ; divisor:dv1|rc[17] ; divisor:dv1|rc[20] ; ck               ; ck          ; 0.000        ; 0.063      ; 1.640      ;
; 1.429 ; divisor:dv1|rc[6]  ; divisor:dv1|rc[8]  ; ck               ; ck          ; 0.000        ; 0.063      ; 1.649      ;
; 1.431 ; divisor:dv1|rc[16] ; divisor:dv1|rc[18] ; ck               ; ck          ; 0.000        ; 0.063      ; 1.651      ;
; 1.436 ; divisor:dv1|rc[16] ; divisor:dv1|rc[20] ; ck               ; ck          ; 0.000        ; 0.063      ; 1.656      ;
; 1.466 ; divisor:dv1|rc[16] ; divisor:dv1|rc[17] ; ck               ; ck          ; 0.000        ; 0.062      ; 1.685      ;
; 1.468 ; divisor:dv1|rc[1]  ; divisor:dv1|rc[4]  ; ck               ; ck          ; 0.000        ; 0.062      ; 1.687      ;
; 1.468 ; divisor:dv1|rc[3]  ; divisor:dv1|rc[8]  ; ck               ; ck          ; 0.000        ; 0.062      ; 1.687      ;
; 1.477 ; divisor:dv1|rc[8]  ; divisor:dv1|rc[9]  ; ck               ; ck          ; 0.000        ; 0.061      ; 1.695      ;
; 1.480 ; divisor:dv1|rc[5]  ; divisor:dv1|rc[5]  ; ck               ; ck          ; 0.000        ; 0.062      ; 1.699      ;
; 1.484 ; divisor:dv1|rc[4]  ; divisor:dv1|rc[7]  ; ck               ; ck          ; 0.000        ; 0.062      ; 1.703      ;
; 1.485 ; divisor:dv1|rc[0]  ; divisor:dv1|rc[4]  ; ck               ; ck          ; 0.000        ; 0.062      ; 1.704      ;
; 1.485 ; divisor:dv1|rc[2]  ; divisor:dv1|rc[8]  ; ck               ; ck          ; 0.000        ; 0.062      ; 1.704      ;
; 1.486 ; divisor:dv1|rc[8]  ; divisor:dv1|rc[11] ; ck               ; ck          ; 0.000        ; 0.063      ; 1.706      ;
; 1.486 ; divisor:dv1|rc[8]  ; divisor:dv1|rc[12] ; ck               ; ck          ; 0.000        ; 0.063      ; 1.706      ;
; 1.487 ; divisor:dv1|rc[12] ; divisor:dv1|rc[18] ; ck               ; ck          ; 0.000        ; 0.062      ; 1.706      ;
; 1.489 ; divisor:dv1|rc[13] ; divisor:dv1|rc[10] ; ck               ; ck          ; 0.000        ; 0.062      ; 1.708      ;
; 1.489 ; divisor:dv1|rc[13] ; divisor:dv1|rc[5]  ; ck               ; ck          ; 0.000        ; 0.062      ; 1.708      ;
; 1.492 ; divisor:dv1|rc[12] ; divisor:dv1|rc[20] ; ck               ; ck          ; 0.000        ; 0.062      ; 1.711      ;
; 1.495 ; divisor:dv1|rc[5]  ; divisor:dv1|rc[8]  ; ck               ; ck          ; 0.000        ; 0.063      ; 1.715      ;
; 1.497 ; divisor:dv1|rc[13] ; divisor:dv1|rc[14] ; ck               ; ck          ; 0.000        ; 0.062      ; 1.716      ;
; 1.501 ; divisor:dv1|rc[10] ; divisor:dv1|rc[10] ; ck               ; ck          ; 0.000        ; 0.062      ; 1.720      ;
; 1.510 ; divisor:dv1|rc[4]  ; divisor:dv1|rc[6]  ; ck               ; ck          ; 0.000        ; 0.061      ; 1.728      ;
; 1.510 ; divisor:dv1|rc[11] ; divisor:dv1|rc[16] ; ck               ; ck          ; 0.000        ; 0.061      ; 1.728      ;
; 1.522 ; divisor:dv1|rc[12] ; divisor:dv1|rc[17] ; ck               ; ck          ; 0.000        ; 0.061      ; 1.740      ;
; 1.531 ; divisor:dv1|rc[17] ; divisor:dv1|rc[21] ; ck               ; ck          ; 0.000        ; 0.063      ; 1.751      ;
; 1.539 ; divisor:dv1|rc[6]  ; divisor:dv1|rc[7]  ; ck               ; ck          ; 0.000        ; 0.063      ; 1.759      ;
; 1.547 ; divisor:dv1|rc[16] ; divisor:dv1|rc[21] ; ck               ; ck          ; 0.000        ; 0.063      ; 1.767      ;
; 1.550 ; divisor:dv1|rc[10] ; divisor:dv1|rc[11] ; ck               ; ck          ; 0.000        ; 0.064      ; 1.771      ;
; 1.550 ; divisor:dv1|rc[10] ; divisor:dv1|rc[12] ; ck               ; ck          ; 0.000        ; 0.064      ; 1.771      ;
; 1.570 ; divisor:dv1|rc[7]  ; divisor:dv1|rc[9]  ; ck               ; ck          ; 0.000        ; 0.061      ; 1.788      ;
; 1.578 ; divisor:dv1|rc[3]  ; divisor:dv1|rc[7]  ; ck               ; ck          ; 0.000        ; 0.062      ; 1.797      ;
; 1.579 ; divisor:dv1|rc[7]  ; divisor:dv1|rc[11] ; ck               ; ck          ; 0.000        ; 0.063      ; 1.799      ;
; 1.579 ; divisor:dv1|rc[7]  ; divisor:dv1|rc[12] ; ck               ; ck          ; 0.000        ; 0.063      ; 1.799      ;
; 1.580 ; divisor:dv1|rc[1]  ; divisor:dv1|rc[8]  ; ck               ; ck          ; 0.000        ; 0.062      ; 1.799      ;
; 1.581 ; divisor:dv1|rc[11] ; divisor:dv1|rc[18] ; ck               ; ck          ; 0.000        ; 0.062      ; 1.800      ;
; 1.586 ; divisor:dv1|rc[11] ; divisor:dv1|rc[20] ; ck               ; ck          ; 0.000        ; 0.062      ; 1.805      ;
; 1.595 ; divisor:dv1|rc[2]  ; divisor:dv1|rc[7]  ; ck               ; ck          ; 0.000        ; 0.062      ; 1.814      ;
; 1.597 ; divisor:dv1|rc[0]  ; divisor:dv1|rc[8]  ; ck               ; ck          ; 0.000        ; 0.062      ; 1.816      ;
; 1.603 ; divisor:dv1|rc[12] ; divisor:dv1|rc[21] ; ck               ; ck          ; 0.000        ; 0.062      ; 1.822      ;
; 1.604 ; divisor:dv1|rc[3]  ; divisor:dv1|rc[6]  ; ck               ; ck          ; 0.000        ; 0.061      ; 1.822      ;
; 1.605 ; divisor:dv1|rc[5]  ; divisor:dv1|rc[7]  ; ck               ; ck          ; 0.000        ; 0.063      ; 1.825      ;
; 1.608 ; divisor:dv1|rc[9]  ; divisor:dv1|rc[11] ; ck               ; ck          ; 0.000        ; 0.064      ; 1.829      ;
; 1.608 ; divisor:dv1|rc[9]  ; divisor:dv1|rc[12] ; ck               ; ck          ; 0.000        ; 0.064      ; 1.829      ;
; 1.616 ; divisor:dv1|rc[8]  ; divisor:dv1|rc[10] ; ck               ; ck          ; 0.000        ; 0.061      ; 1.834      ;
; 1.616 ; divisor:dv1|rc[11] ; divisor:dv1|rc[17] ; ck               ; ck          ; 0.000        ; 0.061      ; 1.834      ;
; 1.617 ; divisor:dv1|rc[13] ; divisor:dv1|rc[1]  ; ck               ; ck          ; 0.000        ; 0.063      ; 1.837      ;
; 1.617 ; divisor:dv1|rc[13] ; divisor:dv1|rc[4]  ; ck               ; ck          ; 0.000        ; 0.063      ; 1.837      ;
; 1.618 ; divisor:dv1|rc[13] ; divisor:dv1|rc[8]  ; ck               ; ck          ; 0.000        ; 0.063      ; 1.838      ;
; 1.618 ; divisor:dv1|rc[13] ; divisor:dv1|rc[7]  ; ck               ; ck          ; 0.000        ; 0.063      ; 1.838      ;
; 1.618 ; divisor:dv1|rc[13] ; divisor:dv1|rc[0]  ; ck               ; ck          ; 0.000        ; 0.063      ; 1.838      ;
; 1.618 ; divisor:dv1|rc[20] ; divisor:dv1|rc[10] ; ck               ; ck          ; 0.000        ; 0.060      ; 1.835      ;
; 1.618 ; divisor:dv1|rc[20] ; divisor:dv1|rc[5]  ; ck               ; ck          ; 0.000        ; 0.060      ; 1.835      ;
; 1.621 ; divisor:dv1|rc[2]  ; divisor:dv1|rc[6]  ; ck               ; ck          ; 0.000        ; 0.061      ; 1.839      ;
; 1.624 ; divisor:dv1|rc[21] ; divisor:dv1|rc[10] ; ck               ; ck          ; 0.000        ; 0.060      ; 1.841      ;
; 1.625 ; divisor:dv1|rc[21] ; divisor:dv1|rc[5]  ; ck               ; ck          ; 0.000        ; 0.060      ; 1.842      ;
; 1.626 ; divisor:dv1|rc[20] ; divisor:dv1|rc[14] ; ck               ; ck          ; 0.000        ; 0.060      ; 1.843      ;
; 1.630 ; divisor:dv1|rc[21] ; divisor:dv1|rc[14] ; ck               ; ck          ; 0.000        ; 0.060      ; 1.847      ;
; 1.631 ; divisor:dv1|rc[5]  ; divisor:dv1|rc[6]  ; ck               ; ck          ; 0.000        ; 0.062      ; 1.850      ;
; 1.632 ; divisor:dv1|rc[4]  ; divisor:dv1|rc[5]  ; ck               ; ck          ; 0.000        ; 0.061      ; 1.850      ;
; 1.639 ; divisor:dv1|rc[8]  ; divisor:dv1|rc[16] ; ck               ; ck          ; 0.000        ; 0.062      ; 1.858      ;
; 1.649 ; divisor:dv1|rc[14] ; divisor:dv1|rc[10] ; ck               ; ck          ; 0.000        ; 0.062      ; 1.868      ;
; 1.649 ; divisor:dv1|rc[14] ; divisor:dv1|rc[5]  ; ck               ; ck          ; 0.000        ; 0.062      ; 1.868      ;
; 1.649 ; divisor:dv1|rc[12] ; divisor:dv1|rc[14] ; ck               ; ck          ; 0.000        ; 0.060      ; 1.866      ;
; 1.650 ; divisor:dv1|rc[15] ; divisor:dv1|rc[10] ; ck               ; ck          ; 0.000        ; 0.062      ; 1.869      ;
; 1.650 ; divisor:dv1|rc[15] ; divisor:dv1|rc[5]  ; ck               ; ck          ; 0.000        ; 0.062      ; 1.869      ;
; 1.657 ; divisor:dv1|rc[12] ; divisor:dv1|rc[15] ; ck               ; ck          ; 0.000        ; 0.060      ; 1.874      ;
+-------+--------------------+--------------------+------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'divisor:dv1|rckd'                                                                                   ;
+-------+---------------------+---------------------+------------------+------------------+--------------+------------+------------+
; Slack ; From Node           ; To Node             ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+---------------------+------------------+------------------+--------------+------------+------------+
; 0.358 ; contador:sq1|Ff[14] ; contador:sq1|Ff[14] ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; contador:sq1|Ff[4]  ; contador:sq1|Ff[4]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; contador:sq1|Ff[3]  ; contador:sq1|Ff[3]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; contador:sq1|Ff[13] ; contador:sq1|Ff[13] ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.062      ; 0.577      ;
; 0.506 ; contador:sq1|Ff[7]  ; contador:sq1|Ff[6]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.062      ; 0.725      ;
; 0.507 ; contador:sq1|Ff[9]  ; contador:sq1|Ff[10] ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.062      ; 0.726      ;
; 0.509 ; contador:sq1|Ff[7]  ; contador:sq1|Ff[8]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.062      ; 0.728      ;
; 0.553 ; contador:sq1|Ff[13] ; contador:sq1|Ff[12] ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.062      ; 0.772      ;
; 0.564 ; contador:sq1|Ff[4]  ; contador:sq1|Ff[5]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.062      ; 0.783      ;
; 0.566 ; contador:sq1|Ff[4]  ; contador:sq1|Ff[14] ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.062      ; 0.785      ;
; 0.567 ; contador:sq1|Ff[4]  ; contador:sq1|Ff[3]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.062      ; 0.786      ;
; 0.569 ; contador:sq1|Ff[4]  ; contador:sq1|Ff[12] ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.062      ; 0.788      ;
; 0.579 ; contador:sq1|Ff[11] ; contador:sq1|Ff[10] ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.062      ; 0.798      ;
; 0.580 ; contador:sq1|Ff[10] ; contador:sq1|Ff[9]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.062      ; 0.799      ;
; 0.583 ; contador:sq1|Ff[9]  ; contador:sq1|Ff[8]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.062      ; 0.802      ;
; 0.587 ; contador:sq1|Ff[13] ; contador:sq1|Ff[14] ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.062      ; 0.806      ;
; 0.589 ; contador:sq1|Ff[12] ; contador:sq1|Ff[11] ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.062      ; 0.808      ;
; 0.595 ; contador:sq1|Ff[11] ; contador:sq1|Ff[12] ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.062      ; 0.814      ;
; 0.610 ; contador:sq1|Ff[3]  ; contador:sq1|Ff[5]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.062      ; 0.829      ;
; 0.618 ; contador:sq1|Ff[10] ; contador:sq1|Ff[11] ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.062      ; 0.837      ;
; 0.622 ; contador:sq1|Ff[5]  ; contador:sq1|Ff[6]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.062      ; 0.841      ;
; 0.625 ; contador:sq1|Ff[13] ; contador:sq1|Ff[3]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.062      ; 0.844      ;
; 0.633 ; contador:sq1|Ff[8]  ; contador:sq1|Ff[9]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.062      ; 0.852      ;
; 0.634 ; contador:sq1|Ff[6]  ; contador:sq1|Ff[7]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.062      ; 0.853      ;
; 0.634 ; contador:sq1|Ff[6]  ; contador:sq1|Ff[5]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.062      ; 0.853      ;
; 0.638 ; contador:sq1|Ff[3]  ; contador:sq1|Ff[12] ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.062      ; 0.857      ;
; 0.641 ; contador:sq1|Ff[13] ; contador:sq1|Ff[5]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.062      ; 0.860      ;
; 0.706 ; contador:sq1|Ff[8]  ; contador:sq1|Ff[7]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.062      ; 0.925      ;
; 0.724 ; contador:sq1|Ff[14] ; contador:sq1|Ff[13] ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.062      ; 0.943      ;
; 0.785 ; contador:sq1|Ff[14] ; contador:sq1|Ff[3]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.062      ; 1.004      ;
; 0.844 ; contador:sq1|Ff[12] ; contador:sq1|Ff[13] ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.062      ; 1.063      ;
; 0.862 ; contador:sq1|Ff[3]  ; contador:sq1|Ff[4]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.062      ; 1.081      ;
; 0.867 ; contador:sq1|Ff[4]  ; contador:sq1|Ff[13] ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.062      ; 1.086      ;
; 0.871 ; contador:sq1|Ff[13] ; contador:sq1|Ff[8]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.062      ; 1.090      ;
; 0.872 ; contador:sq1|Ff[13] ; contador:sq1|Ff[10] ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.062      ; 1.091      ;
; 0.872 ; contador:sq1|Ff[13] ; contador:sq1|Ff[6]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.062      ; 1.091      ;
; 0.872 ; contador:sq1|Ff[13] ; contador:sq1|Ff[9]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.062      ; 1.091      ;
; 0.872 ; contador:sq1|Ff[13] ; contador:sq1|Ff[11] ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.062      ; 1.091      ;
; 0.873 ; contador:sq1|Ff[13] ; contador:sq1|Ff[7]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.062      ; 1.092      ;
; 0.891 ; contador:sq1|Ff[4]  ; contador:sq1|Ff[8]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.062      ; 1.110      ;
; 0.892 ; contador:sq1|Ff[4]  ; contador:sq1|Ff[10] ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.062      ; 1.111      ;
; 0.892 ; contador:sq1|Ff[4]  ; contador:sq1|Ff[6]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.062      ; 1.111      ;
; 0.892 ; contador:sq1|Ff[4]  ; contador:sq1|Ff[9]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.062      ; 1.111      ;
; 0.892 ; contador:sq1|Ff[4]  ; contador:sq1|Ff[11] ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.062      ; 1.111      ;
; 0.893 ; contador:sq1|Ff[4]  ; contador:sq1|Ff[7]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.062      ; 1.112      ;
; 0.921 ; contador:sq1|Ff[3]  ; contador:sq1|Ff[14] ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.062      ; 1.140      ;
; 0.921 ; contador:sq1|Ff[3]  ; contador:sq1|Ff[13] ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.062      ; 1.140      ;
; 0.930 ; contador:sq1|Ff[14] ; contador:sq1|Ff[4]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.062      ; 1.149      ;
; 1.029 ; contador:sq1|Ff[5]  ; contador:sq1|Ff[4]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.062      ; 1.248      ;
; 1.051 ; contador:sq1|Ff[3]  ; contador:sq1|Ff[8]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.062      ; 1.270      ;
; 1.052 ; contador:sq1|Ff[3]  ; contador:sq1|Ff[10] ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.062      ; 1.271      ;
; 1.052 ; contador:sq1|Ff[3]  ; contador:sq1|Ff[6]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.062      ; 1.271      ;
; 1.052 ; contador:sq1|Ff[3]  ; contador:sq1|Ff[9]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.062      ; 1.271      ;
; 1.052 ; contador:sq1|Ff[3]  ; contador:sq1|Ff[11] ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.062      ; 1.271      ;
; 1.053 ; contador:sq1|Ff[3]  ; contador:sq1|Ff[7]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.062      ; 1.272      ;
; 1.110 ; contador:sq1|Ff[13] ; contador:sq1|Ff[4]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.062      ; 1.329      ;
; 1.344 ; contador:sq1|Ff[14] ; contador:sq1|Ff[12] ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.062      ; 1.563      ;
; 1.344 ; contador:sq1|Ff[14] ; contador:sq1|Ff[11] ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.062      ; 1.563      ;
; 1.344 ; contador:sq1|Ff[14] ; contador:sq1|Ff[10] ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.062      ; 1.563      ;
; 1.344 ; contador:sq1|Ff[14] ; contador:sq1|Ff[9]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.062      ; 1.563      ;
; 1.344 ; contador:sq1|Ff[14] ; contador:sq1|Ff[8]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.062      ; 1.563      ;
; 1.344 ; contador:sq1|Ff[14] ; contador:sq1|Ff[7]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.062      ; 1.563      ;
; 1.344 ; contador:sq1|Ff[14] ; contador:sq1|Ff[6]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.062      ; 1.563      ;
; 1.344 ; contador:sq1|Ff[14] ; contador:sq1|Ff[5]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.062      ; 1.563      ;
+-------+---------------------+---------------------+------------------+------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'ck'                                                           ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                   ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; ck    ; Rise       ; ck                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ck    ; Fall       ; divisor:dv1|rc[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ck    ; Fall       ; divisor:dv1|rc[10]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ck    ; Fall       ; divisor:dv1|rc[11]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ck    ; Fall       ; divisor:dv1|rc[12]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ck    ; Fall       ; divisor:dv1|rc[13]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ck    ; Fall       ; divisor:dv1|rc[14]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ck    ; Fall       ; divisor:dv1|rc[15]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ck    ; Fall       ; divisor:dv1|rc[16]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ck    ; Fall       ; divisor:dv1|rc[17]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ck    ; Fall       ; divisor:dv1|rc[18]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ck    ; Fall       ; divisor:dv1|rc[19]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ck    ; Fall       ; divisor:dv1|rc[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ck    ; Fall       ; divisor:dv1|rc[20]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ck    ; Fall       ; divisor:dv1|rc[21]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ck    ; Fall       ; divisor:dv1|rc[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ck    ; Fall       ; divisor:dv1|rc[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ck    ; Fall       ; divisor:dv1|rc[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ck    ; Fall       ; divisor:dv1|rc[5]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ck    ; Fall       ; divisor:dv1|rc[6]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ck    ; Fall       ; divisor:dv1|rc[7]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ck    ; Fall       ; divisor:dv1|rc[8]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ck    ; Fall       ; divisor:dv1|rc[9]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ck    ; Fall       ; divisor:dv1|rckd         ;
; 0.138  ; 0.354        ; 0.216          ; High Pulse Width ; ck    ; Fall       ; divisor:dv1|rc[0]        ;
; 0.138  ; 0.354        ; 0.216          ; High Pulse Width ; ck    ; Fall       ; divisor:dv1|rc[10]       ;
; 0.138  ; 0.354        ; 0.216          ; High Pulse Width ; ck    ; Fall       ; divisor:dv1|rc[11]       ;
; 0.138  ; 0.354        ; 0.216          ; High Pulse Width ; ck    ; Fall       ; divisor:dv1|rc[12]       ;
; 0.138  ; 0.354        ; 0.216          ; High Pulse Width ; ck    ; Fall       ; divisor:dv1|rc[13]       ;
; 0.138  ; 0.354        ; 0.216          ; High Pulse Width ; ck    ; Fall       ; divisor:dv1|rc[14]       ;
; 0.138  ; 0.354        ; 0.216          ; High Pulse Width ; ck    ; Fall       ; divisor:dv1|rc[15]       ;
; 0.138  ; 0.354        ; 0.216          ; High Pulse Width ; ck    ; Fall       ; divisor:dv1|rc[16]       ;
; 0.138  ; 0.354        ; 0.216          ; High Pulse Width ; ck    ; Fall       ; divisor:dv1|rc[17]       ;
; 0.138  ; 0.354        ; 0.216          ; High Pulse Width ; ck    ; Fall       ; divisor:dv1|rc[18]       ;
; 0.138  ; 0.354        ; 0.216          ; High Pulse Width ; ck    ; Fall       ; divisor:dv1|rc[19]       ;
; 0.138  ; 0.354        ; 0.216          ; High Pulse Width ; ck    ; Fall       ; divisor:dv1|rc[1]        ;
; 0.138  ; 0.354        ; 0.216          ; High Pulse Width ; ck    ; Fall       ; divisor:dv1|rc[20]       ;
; 0.138  ; 0.354        ; 0.216          ; High Pulse Width ; ck    ; Fall       ; divisor:dv1|rc[21]       ;
; 0.138  ; 0.354        ; 0.216          ; High Pulse Width ; ck    ; Fall       ; divisor:dv1|rc[2]        ;
; 0.138  ; 0.354        ; 0.216          ; High Pulse Width ; ck    ; Fall       ; divisor:dv1|rc[3]        ;
; 0.138  ; 0.354        ; 0.216          ; High Pulse Width ; ck    ; Fall       ; divisor:dv1|rc[4]        ;
; 0.138  ; 0.354        ; 0.216          ; High Pulse Width ; ck    ; Fall       ; divisor:dv1|rc[5]        ;
; 0.138  ; 0.354        ; 0.216          ; High Pulse Width ; ck    ; Fall       ; divisor:dv1|rc[6]        ;
; 0.138  ; 0.354        ; 0.216          ; High Pulse Width ; ck    ; Fall       ; divisor:dv1|rc[7]        ;
; 0.138  ; 0.354        ; 0.216          ; High Pulse Width ; ck    ; Fall       ; divisor:dv1|rc[8]        ;
; 0.138  ; 0.354        ; 0.216          ; High Pulse Width ; ck    ; Fall       ; divisor:dv1|rc[9]        ;
; 0.138  ; 0.354        ; 0.216          ; High Pulse Width ; ck    ; Fall       ; divisor:dv1|rckd         ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; ck    ; Rise       ; ck~input|o               ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; ck    ; Rise       ; dv1|rc[0]|clk            ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; ck    ; Rise       ; dv1|rc[10]|clk           ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; ck    ; Rise       ; dv1|rc[11]|clk           ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; ck    ; Rise       ; dv1|rc[12]|clk           ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; ck    ; Rise       ; dv1|rc[13]|clk           ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; ck    ; Rise       ; dv1|rc[14]|clk           ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; ck    ; Rise       ; dv1|rc[15]|clk           ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; ck    ; Rise       ; dv1|rc[16]|clk           ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; ck    ; Rise       ; dv1|rc[17]|clk           ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; ck    ; Rise       ; dv1|rc[18]|clk           ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; ck    ; Rise       ; dv1|rc[19]|clk           ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; ck    ; Rise       ; dv1|rc[1]|clk            ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; ck    ; Rise       ; dv1|rc[20]|clk           ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; ck    ; Rise       ; dv1|rc[21]|clk           ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; ck    ; Rise       ; dv1|rc[2]|clk            ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; ck    ; Rise       ; dv1|rc[3]|clk            ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; ck    ; Rise       ; dv1|rc[4]|clk            ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; ck    ; Rise       ; dv1|rc[5]|clk            ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; ck    ; Rise       ; dv1|rc[6]|clk            ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; ck    ; Rise       ; dv1|rc[7]|clk            ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; ck    ; Rise       ; dv1|rc[8]|clk            ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; ck    ; Rise       ; dv1|rc[9]|clk            ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; ck    ; Rise       ; dv1|rckd|clk             ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; ck    ; Rise       ; ck~inputclkctrl|inclk[0] ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; ck    ; Rise       ; ck~inputclkctrl|outclk   ;
; 0.459  ; 0.643        ; 0.184          ; Low Pulse Width  ; ck    ; Fall       ; divisor:dv1|rc[0]        ;
; 0.459  ; 0.643        ; 0.184          ; Low Pulse Width  ; ck    ; Fall       ; divisor:dv1|rc[10]       ;
; 0.459  ; 0.643        ; 0.184          ; Low Pulse Width  ; ck    ; Fall       ; divisor:dv1|rc[11]       ;
; 0.459  ; 0.643        ; 0.184          ; Low Pulse Width  ; ck    ; Fall       ; divisor:dv1|rc[12]       ;
; 0.459  ; 0.643        ; 0.184          ; Low Pulse Width  ; ck    ; Fall       ; divisor:dv1|rc[13]       ;
; 0.459  ; 0.643        ; 0.184          ; Low Pulse Width  ; ck    ; Fall       ; divisor:dv1|rc[14]       ;
; 0.459  ; 0.643        ; 0.184          ; Low Pulse Width  ; ck    ; Fall       ; divisor:dv1|rc[15]       ;
; 0.459  ; 0.643        ; 0.184          ; Low Pulse Width  ; ck    ; Fall       ; divisor:dv1|rc[16]       ;
; 0.459  ; 0.643        ; 0.184          ; Low Pulse Width  ; ck    ; Fall       ; divisor:dv1|rc[17]       ;
; 0.459  ; 0.643        ; 0.184          ; Low Pulse Width  ; ck    ; Fall       ; divisor:dv1|rc[18]       ;
; 0.459  ; 0.643        ; 0.184          ; Low Pulse Width  ; ck    ; Fall       ; divisor:dv1|rc[19]       ;
; 0.459  ; 0.643        ; 0.184          ; Low Pulse Width  ; ck    ; Fall       ; divisor:dv1|rc[1]        ;
; 0.459  ; 0.643        ; 0.184          ; Low Pulse Width  ; ck    ; Fall       ; divisor:dv1|rc[20]       ;
; 0.459  ; 0.643        ; 0.184          ; Low Pulse Width  ; ck    ; Fall       ; divisor:dv1|rc[21]       ;
; 0.459  ; 0.643        ; 0.184          ; Low Pulse Width  ; ck    ; Fall       ; divisor:dv1|rc[2]        ;
; 0.459  ; 0.643        ; 0.184          ; Low Pulse Width  ; ck    ; Fall       ; divisor:dv1|rc[3]        ;
; 0.459  ; 0.643        ; 0.184          ; Low Pulse Width  ; ck    ; Fall       ; divisor:dv1|rc[4]        ;
; 0.459  ; 0.643        ; 0.184          ; Low Pulse Width  ; ck    ; Fall       ; divisor:dv1|rc[5]        ;
; 0.459  ; 0.643        ; 0.184          ; Low Pulse Width  ; ck    ; Fall       ; divisor:dv1|rc[6]        ;
; 0.459  ; 0.643        ; 0.184          ; Low Pulse Width  ; ck    ; Fall       ; divisor:dv1|rc[7]        ;
; 0.459  ; 0.643        ; 0.184          ; Low Pulse Width  ; ck    ; Fall       ; divisor:dv1|rc[8]        ;
; 0.459  ; 0.643        ; 0.184          ; Low Pulse Width  ; ck    ; Fall       ; divisor:dv1|rc[9]        ;
; 0.459  ; 0.643        ; 0.184          ; Low Pulse Width  ; ck    ; Fall       ; divisor:dv1|rckd         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ck    ; Rise       ; ck~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ck    ; Rise       ; ck~input|i               ;
; 0.643  ; 0.643        ; 0.000          ; High Pulse Width ; ck    ; Rise       ; ck~inputclkctrl|inclk[0] ;
; 0.643  ; 0.643        ; 0.000          ; High Pulse Width ; ck    ; Rise       ; ck~inputclkctrl|outclk   ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'divisor:dv1|rckd'                                                         ;
+--------+--------------+----------------+------------------+------------------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock            ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+------------------+------------+---------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor:dv1|rckd ; Fall       ; contador:sq1|Ff[10]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor:dv1|rckd ; Fall       ; contador:sq1|Ff[11]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor:dv1|rckd ; Fall       ; contador:sq1|Ff[12]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor:dv1|rckd ; Fall       ; contador:sq1|Ff[13]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor:dv1|rckd ; Fall       ; contador:sq1|Ff[14]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor:dv1|rckd ; Fall       ; contador:sq1|Ff[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor:dv1|rckd ; Fall       ; contador:sq1|Ff[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor:dv1|rckd ; Fall       ; contador:sq1|Ff[5]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor:dv1|rckd ; Fall       ; contador:sq1|Ff[6]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor:dv1|rckd ; Fall       ; contador:sq1|Ff[7]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor:dv1|rckd ; Fall       ; contador:sq1|Ff[8]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor:dv1|rckd ; Fall       ; contador:sq1|Ff[9]        ;
; 0.238  ; 0.454        ; 0.216          ; High Pulse Width ; divisor:dv1|rckd ; Fall       ; contador:sq1|Ff[10]       ;
; 0.238  ; 0.454        ; 0.216          ; High Pulse Width ; divisor:dv1|rckd ; Fall       ; contador:sq1|Ff[11]       ;
; 0.238  ; 0.454        ; 0.216          ; High Pulse Width ; divisor:dv1|rckd ; Fall       ; contador:sq1|Ff[12]       ;
; 0.238  ; 0.454        ; 0.216          ; High Pulse Width ; divisor:dv1|rckd ; Fall       ; contador:sq1|Ff[13]       ;
; 0.238  ; 0.454        ; 0.216          ; High Pulse Width ; divisor:dv1|rckd ; Fall       ; contador:sq1|Ff[14]       ;
; 0.238  ; 0.454        ; 0.216          ; High Pulse Width ; divisor:dv1|rckd ; Fall       ; contador:sq1|Ff[3]        ;
; 0.238  ; 0.454        ; 0.216          ; High Pulse Width ; divisor:dv1|rckd ; Fall       ; contador:sq1|Ff[4]        ;
; 0.238  ; 0.454        ; 0.216          ; High Pulse Width ; divisor:dv1|rckd ; Fall       ; contador:sq1|Ff[5]        ;
; 0.238  ; 0.454        ; 0.216          ; High Pulse Width ; divisor:dv1|rckd ; Fall       ; contador:sq1|Ff[6]        ;
; 0.238  ; 0.454        ; 0.216          ; High Pulse Width ; divisor:dv1|rckd ; Fall       ; contador:sq1|Ff[7]        ;
; 0.238  ; 0.454        ; 0.216          ; High Pulse Width ; divisor:dv1|rckd ; Fall       ; contador:sq1|Ff[8]        ;
; 0.238  ; 0.454        ; 0.216          ; High Pulse Width ; divisor:dv1|rckd ; Fall       ; contador:sq1|Ff[9]        ;
; 0.362  ; 0.546        ; 0.184          ; Low Pulse Width  ; divisor:dv1|rckd ; Fall       ; contador:sq1|Ff[10]       ;
; 0.362  ; 0.546        ; 0.184          ; Low Pulse Width  ; divisor:dv1|rckd ; Fall       ; contador:sq1|Ff[11]       ;
; 0.362  ; 0.546        ; 0.184          ; Low Pulse Width  ; divisor:dv1|rckd ; Fall       ; contador:sq1|Ff[12]       ;
; 0.362  ; 0.546        ; 0.184          ; Low Pulse Width  ; divisor:dv1|rckd ; Fall       ; contador:sq1|Ff[13]       ;
; 0.362  ; 0.546        ; 0.184          ; Low Pulse Width  ; divisor:dv1|rckd ; Fall       ; contador:sq1|Ff[14]       ;
; 0.362  ; 0.546        ; 0.184          ; Low Pulse Width  ; divisor:dv1|rckd ; Fall       ; contador:sq1|Ff[3]        ;
; 0.362  ; 0.546        ; 0.184          ; Low Pulse Width  ; divisor:dv1|rckd ; Fall       ; contador:sq1|Ff[4]        ;
; 0.362  ; 0.546        ; 0.184          ; Low Pulse Width  ; divisor:dv1|rckd ; Fall       ; contador:sq1|Ff[5]        ;
; 0.362  ; 0.546        ; 0.184          ; Low Pulse Width  ; divisor:dv1|rckd ; Fall       ; contador:sq1|Ff[6]        ;
; 0.362  ; 0.546        ; 0.184          ; Low Pulse Width  ; divisor:dv1|rckd ; Fall       ; contador:sq1|Ff[7]        ;
; 0.362  ; 0.546        ; 0.184          ; Low Pulse Width  ; divisor:dv1|rckd ; Fall       ; contador:sq1|Ff[8]        ;
; 0.362  ; 0.546        ; 0.184          ; Low Pulse Width  ; divisor:dv1|rckd ; Fall       ; contador:sq1|Ff[9]        ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; divisor:dv1|rckd ; Rise       ; sq1|Ff[10]|clk            ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; divisor:dv1|rckd ; Rise       ; sq1|Ff[11]|clk            ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; divisor:dv1|rckd ; Rise       ; sq1|Ff[12]|clk            ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; divisor:dv1|rckd ; Rise       ; sq1|Ff[13]|clk            ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; divisor:dv1|rckd ; Rise       ; sq1|Ff[14]|clk            ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; divisor:dv1|rckd ; Rise       ; sq1|Ff[3]|clk             ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; divisor:dv1|rckd ; Rise       ; sq1|Ff[4]|clk             ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; divisor:dv1|rckd ; Rise       ; sq1|Ff[5]|clk             ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; divisor:dv1|rckd ; Rise       ; sq1|Ff[6]|clk             ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; divisor:dv1|rckd ; Rise       ; sq1|Ff[7]|clk             ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; divisor:dv1|rckd ; Rise       ; sq1|Ff[8]|clk             ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; divisor:dv1|rckd ; Rise       ; sq1|Ff[9]|clk             ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; divisor:dv1|rckd ; Rise       ; dv1|rckd~clkctrl|inclk[0] ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; divisor:dv1|rckd ; Rise       ; dv1|rckd~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divisor:dv1|rckd ; Rise       ; dv1|rckd|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divisor:dv1|rckd ; Rise       ; dv1|rckd|q                ;
; 0.545  ; 0.545        ; 0.000          ; High Pulse Width ; divisor:dv1|rckd ; Rise       ; dv1|rckd~clkctrl|inclk[0] ;
; 0.545  ; 0.545        ; 0.000          ; High Pulse Width ; divisor:dv1|rckd ; Rise       ; dv1|rckd~clkctrl|outclk   ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; divisor:dv1|rckd ; Rise       ; sq1|Ff[10]|clk            ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; divisor:dv1|rckd ; Rise       ; sq1|Ff[11]|clk            ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; divisor:dv1|rckd ; Rise       ; sq1|Ff[12]|clk            ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; divisor:dv1|rckd ; Rise       ; sq1|Ff[13]|clk            ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; divisor:dv1|rckd ; Rise       ; sq1|Ff[14]|clk            ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; divisor:dv1|rckd ; Rise       ; sq1|Ff[3]|clk             ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; divisor:dv1|rckd ; Rise       ; sq1|Ff[4]|clk             ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; divisor:dv1|rckd ; Rise       ; sq1|Ff[5]|clk             ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; divisor:dv1|rckd ; Rise       ; sq1|Ff[6]|clk             ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; divisor:dv1|rckd ; Rise       ; sq1|Ff[7]|clk             ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; divisor:dv1|rckd ; Rise       ; sq1|Ff[8]|clk             ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; divisor:dv1|rckd ; Rise       ; sq1|Ff[9]|clk             ;
+--------+--------------+----------------+------------------+------------------+------------+---------------------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+-----------+------------------+-------+-------+------------+------------------+
; Data Port ; Clock Port       ; Rise  ; Fall  ; Clock Edge ; Clock Reference  ;
+-----------+------------------+-------+-------+------------+------------------+
; sQ[*]     ; divisor:dv1|rckd ; 7.111 ; 7.206 ; Fall       ; divisor:dv1|rckd ;
;  sQ[0]    ; divisor:dv1|rckd ; 5.798 ; 5.818 ; Fall       ; divisor:dv1|rckd ;
;  sQ[1]    ; divisor:dv1|rckd ; 7.111 ; 7.206 ; Fall       ; divisor:dv1|rckd ;
;  sQ[2]    ; divisor:dv1|rckd ; 5.857 ; 5.836 ; Fall       ; divisor:dv1|rckd ;
;  sQ[3]    ; divisor:dv1|rckd ; 6.003 ; 5.962 ; Fall       ; divisor:dv1|rckd ;
;  sQ[4]    ; divisor:dv1|rckd ; 5.840 ; 5.823 ; Fall       ; divisor:dv1|rckd ;
;  sQ[5]    ; divisor:dv1|rckd ; 5.785 ; 5.761 ; Fall       ; divisor:dv1|rckd ;
;  sQ[6]    ; divisor:dv1|rckd ; 6.030 ; 5.987 ; Fall       ; divisor:dv1|rckd ;
;  sQ[7]    ; divisor:dv1|rckd ; 5.819 ; 5.795 ; Fall       ; divisor:dv1|rckd ;
;  sQ[8]    ; divisor:dv1|rckd ; 6.017 ; 5.977 ; Fall       ; divisor:dv1|rckd ;
;  sQ[9]    ; divisor:dv1|rckd ; 5.817 ; 5.791 ; Fall       ; divisor:dv1|rckd ;
+-----------+------------------+-------+-------+------------+------------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+-----------+------------------+-------+-------+------------+------------------+
; Data Port ; Clock Port       ; Rise  ; Fall  ; Clock Edge ; Clock Reference  ;
+-----------+------------------+-------+-------+------------+------------------+
; sQ[*]     ; divisor:dv1|rckd ; 5.626 ; 5.601 ; Fall       ; divisor:dv1|rckd ;
;  sQ[0]    ; divisor:dv1|rckd ; 5.638 ; 5.659 ; Fall       ; divisor:dv1|rckd ;
;  sQ[1]    ; divisor:dv1|rckd ; 6.951 ; 7.045 ; Fall       ; divisor:dv1|rckd ;
;  sQ[2]    ; divisor:dv1|rckd ; 5.697 ; 5.675 ; Fall       ; divisor:dv1|rckd ;
;  sQ[3]    ; divisor:dv1|rckd ; 5.836 ; 5.794 ; Fall       ; divisor:dv1|rckd ;
;  sQ[4]    ; divisor:dv1|rckd ; 5.681 ; 5.663 ; Fall       ; divisor:dv1|rckd ;
;  sQ[5]    ; divisor:dv1|rckd ; 5.626 ; 5.601 ; Fall       ; divisor:dv1|rckd ;
;  sQ[6]    ; divisor:dv1|rckd ; 5.862 ; 5.819 ; Fall       ; divisor:dv1|rckd ;
;  sQ[7]    ; divisor:dv1|rckd ; 5.660 ; 5.635 ; Fall       ; divisor:dv1|rckd ;
;  sQ[8]    ; divisor:dv1|rckd ; 5.850 ; 5.809 ; Fall       ; divisor:dv1|rckd ;
;  sQ[9]    ; divisor:dv1|rckd ; 5.658 ; 5.631 ; Fall       ; divisor:dv1|rckd ;
+-----------+------------------+-------+-------+------------+------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                               ;
+------------+-----------------+------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name       ; Note                                                          ;
+------------+-----------------+------------------+---------------------------------------------------------------+
; 320.51 MHz ; 250.0 MHz       ; ck               ; limit due to minimum period restriction (max I/O toggle rate) ;
; 666.22 MHz ; 500.0 MHz       ; divisor:dv1|rckd ; limit due to minimum period restriction (tmin)                ;
+------------+-----------------+------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------+
; Slow 1200mV 0C Model Setup Summary        ;
+------------------+--------+---------------+
; Clock            ; Slack  ; End Point TNS ;
+------------------+--------+---------------+
; ck               ; -2.120 ; -35.602       ;
; divisor:dv1|rckd ; -0.501 ; -5.020        ;
+------------------+--------+---------------+


+-------------------------------------------+
; Slow 1200mV 0C Model Hold Summary         ;
+------------------+--------+---------------+
; Clock            ; Slack  ; End Point TNS ;
+------------------+--------+---------------+
; ck               ; -0.002 ; -0.002        ;
; divisor:dv1|rckd ; 0.312  ; 0.000         ;
+------------------+--------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+------------------+--------+----------------------+
; Clock            ; Slack  ; End Point TNS        ;
+------------------+--------+----------------------+
; ck               ; -3.000 ; -26.000              ;
; divisor:dv1|rckd ; -1.000 ; -12.000              ;
+------------------+--------+----------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'ck'                                                                                       ;
+--------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; -2.120 ; divisor:dv1|rc[0]  ; divisor:dv1|rckd   ; ck           ; ck          ; 1.000        ; -0.056     ; 3.059      ;
; -2.084 ; divisor:dv1|rc[4]  ; divisor:dv1|rckd   ; ck           ; ck          ; 1.000        ; -0.056     ; 3.023      ;
; -2.050 ; divisor:dv1|rc[2]  ; divisor:dv1|rckd   ; ck           ; ck          ; 1.000        ; -0.056     ; 2.989      ;
; -2.050 ; divisor:dv1|rc[7]  ; divisor:dv1|rckd   ; ck           ; ck          ; 1.000        ; -0.056     ; 2.989      ;
; -2.028 ; divisor:dv1|rc[1]  ; divisor:dv1|rckd   ; ck           ; ck          ; 1.000        ; -0.056     ; 2.967      ;
; -1.959 ; divisor:dv1|rc[11] ; divisor:dv1|rckd   ; ck           ; ck          ; 1.000        ; -0.056     ; 2.898      ;
; -1.937 ; divisor:dv1|rc[16] ; divisor:dv1|rckd   ; ck           ; ck          ; 1.000        ; -0.055     ; 2.877      ;
; -1.932 ; divisor:dv1|rc[19] ; divisor:dv1|rckd   ; ck           ; ck          ; 1.000        ; -0.055     ; 2.872      ;
; -1.918 ; divisor:dv1|rc[5]  ; divisor:dv1|rckd   ; ck           ; ck          ; 1.000        ; -0.055     ; 2.858      ;
; -1.904 ; divisor:dv1|rc[6]  ; divisor:dv1|rckd   ; ck           ; ck          ; 1.000        ; -0.055     ; 2.844      ;
; -1.853 ; divisor:dv1|rc[12] ; divisor:dv1|rckd   ; ck           ; ck          ; 1.000        ; -0.056     ; 2.792      ;
; -1.831 ; divisor:dv1|rc[10] ; divisor:dv1|rckd   ; ck           ; ck          ; 1.000        ; -0.055     ; 2.771      ;
; -1.830 ; divisor:dv1|rc[9]  ; divisor:dv1|rckd   ; ck           ; ck          ; 1.000        ; -0.055     ; 2.770      ;
; -1.818 ; divisor:dv1|rc[3]  ; divisor:dv1|rckd   ; ck           ; ck          ; 1.000        ; -0.056     ; 2.757      ;
; -1.817 ; divisor:dv1|rc[18] ; divisor:dv1|rckd   ; ck           ; ck          ; 1.000        ; -0.056     ; 2.756      ;
; -1.815 ; divisor:dv1|rc[0]  ; divisor:dv1|rc[21] ; ck           ; ck          ; 1.000        ; -0.054     ; 2.756      ;
; -1.814 ; divisor:dv1|rc[0]  ; divisor:dv1|rc[20] ; ck           ; ck          ; 1.000        ; -0.054     ; 2.755      ;
; -1.809 ; divisor:dv1|rc[8]  ; divisor:dv1|rckd   ; ck           ; ck          ; 1.000        ; -0.056     ; 2.748      ;
; -1.800 ; divisor:dv1|rc[0]  ; divisor:dv1|rc[3]  ; ck           ; ck          ; 1.000        ; -0.055     ; 2.740      ;
; -1.798 ; divisor:dv1|rc[17] ; divisor:dv1|rckd   ; ck           ; ck          ; 1.000        ; -0.055     ; 2.738      ;
; -1.779 ; divisor:dv1|rc[0]  ; divisor:dv1|rc[13] ; ck           ; ck          ; 1.000        ; -0.056     ; 2.718      ;
; -1.779 ; divisor:dv1|rc[4]  ; divisor:dv1|rc[21] ; ck           ; ck          ; 1.000        ; -0.054     ; 2.720      ;
; -1.778 ; divisor:dv1|rc[4]  ; divisor:dv1|rc[20] ; ck           ; ck          ; 1.000        ; -0.054     ; 2.719      ;
; -1.764 ; divisor:dv1|rc[4]  ; divisor:dv1|rc[3]  ; ck           ; ck          ; 1.000        ; -0.055     ; 2.704      ;
; -1.762 ; divisor:dv1|rc[1]  ; divisor:dv1|rc[14] ; ck           ; ck          ; 1.000        ; -0.056     ; 2.701      ;
; -1.746 ; divisor:dv1|rc[2]  ; divisor:dv1|rc[20] ; ck           ; ck          ; 1.000        ; -0.054     ; 2.687      ;
; -1.745 ; divisor:dv1|rc[2]  ; divisor:dv1|rc[21] ; ck           ; ck          ; 1.000        ; -0.054     ; 2.686      ;
; -1.745 ; divisor:dv1|rc[7]  ; divisor:dv1|rc[21] ; ck           ; ck          ; 1.000        ; -0.054     ; 2.686      ;
; -1.744 ; divisor:dv1|rc[7]  ; divisor:dv1|rc[20] ; ck           ; ck          ; 1.000        ; -0.054     ; 2.685      ;
; -1.731 ; divisor:dv1|rc[1]  ; divisor:dv1|rc[13] ; ck           ; ck          ; 1.000        ; -0.056     ; 2.670      ;
; -1.730 ; divisor:dv1|rc[2]  ; divisor:dv1|rc[3]  ; ck           ; ck          ; 1.000        ; -0.055     ; 2.670      ;
; -1.730 ; divisor:dv1|rc[7]  ; divisor:dv1|rc[3]  ; ck           ; ck          ; 1.000        ; -0.055     ; 2.670      ;
; -1.728 ; divisor:dv1|rc[14] ; divisor:dv1|rckd   ; ck           ; ck          ; 1.000        ; -0.055     ; 2.668      ;
; -1.725 ; divisor:dv1|rc[0]  ; divisor:dv1|rc[19] ; ck           ; ck          ; 1.000        ; -0.056     ; 2.664      ;
; -1.724 ; divisor:dv1|rc[15] ; divisor:dv1|rckd   ; ck           ; ck          ; 1.000        ; -0.055     ; 2.664      ;
; -1.723 ; divisor:dv1|rc[1]  ; divisor:dv1|rc[21] ; ck           ; ck          ; 1.000        ; -0.054     ; 2.664      ;
; -1.723 ; divisor:dv1|rc[1]  ; divisor:dv1|rc[20] ; ck           ; ck          ; 1.000        ; -0.054     ; 2.664      ;
; -1.708 ; divisor:dv1|rc[1]  ; divisor:dv1|rc[3]  ; ck           ; ck          ; 1.000        ; -0.055     ; 2.648      ;
; -1.707 ; divisor:dv1|rc[21] ; divisor:dv1|rckd   ; ck           ; ck          ; 1.000        ; -0.056     ; 2.646      ;
; -1.707 ; divisor:dv1|rc[1]  ; divisor:dv1|rc[19] ; ck           ; ck          ; 1.000        ; -0.056     ; 2.646      ;
; -1.698 ; divisor:dv1|rc[20] ; divisor:dv1|rckd   ; ck           ; ck          ; 1.000        ; -0.056     ; 2.637      ;
; -1.693 ; divisor:dv1|rc[0]  ; divisor:dv1|rc[14] ; ck           ; ck          ; 1.000        ; -0.056     ; 2.632      ;
; -1.679 ; divisor:dv1|rc[2]  ; divisor:dv1|rc[13] ; ck           ; ck          ; 1.000        ; -0.056     ; 2.618      ;
; -1.678 ; divisor:dv1|rc[16] ; divisor:dv1|rc[20] ; ck           ; ck          ; 1.000        ; -0.053     ; 2.620      ;
; -1.676 ; divisor:dv1|rc[16] ; divisor:dv1|rc[21] ; ck           ; ck          ; 1.000        ; -0.053     ; 2.618      ;
; -1.675 ; divisor:dv1|rc[0]  ; divisor:dv1|rc[15] ; ck           ; ck          ; 1.000        ; -0.056     ; 2.614      ;
; -1.675 ; divisor:dv1|rc[5]  ; divisor:dv1|rc[14] ; ck           ; ck          ; 1.000        ; -0.055     ; 2.615      ;
; -1.673 ; divisor:dv1|rc[11] ; divisor:dv1|rc[20] ; ck           ; ck          ; 1.000        ; -0.054     ; 2.614      ;
; -1.673 ; divisor:dv1|rc[19] ; divisor:dv1|rc[20] ; ck           ; ck          ; 1.000        ; -0.053     ; 2.615      ;
; -1.671 ; divisor:dv1|rc[11] ; divisor:dv1|rc[21] ; ck           ; ck          ; 1.000        ; -0.054     ; 2.612      ;
; -1.671 ; divisor:dv1|rc[19] ; divisor:dv1|rc[21] ; ck           ; ck          ; 1.000        ; -0.053     ; 2.613      ;
; -1.663 ; divisor:dv1|rc[3]  ; divisor:dv1|rc[14] ; ck           ; ck          ; 1.000        ; -0.056     ; 2.602      ;
; -1.659 ; divisor:dv1|rc[0]  ; divisor:dv1|rc[16] ; ck           ; ck          ; 1.000        ; -0.056     ; 2.598      ;
; -1.656 ; divisor:dv1|rc[0]  ; divisor:dv1|rc[17] ; ck           ; ck          ; 1.000        ; -0.056     ; 2.595      ;
; -1.650 ; divisor:dv1|rc[6]  ; divisor:dv1|rc[13] ; ck           ; ck          ; 1.000        ; -0.055     ; 2.590      ;
; -1.644 ; divisor:dv1|rc[5]  ; divisor:dv1|rc[13] ; ck           ; ck          ; 1.000        ; -0.055     ; 2.584      ;
; -1.639 ; divisor:dv1|rc[11] ; divisor:dv1|rc[3]  ; ck           ; ck          ; 1.000        ; -0.055     ; 2.579      ;
; -1.632 ; divisor:dv1|rc[3]  ; divisor:dv1|rc[13] ; ck           ; ck          ; 1.000        ; -0.056     ; 2.571      ;
; -1.629 ; divisor:dv1|rc[0]  ; divisor:dv1|rc[6]  ; ck           ; ck          ; 1.000        ; -0.056     ; 2.568      ;
; -1.627 ; divisor:dv1|rc[5]  ; divisor:dv1|rc[20] ; ck           ; ck          ; 1.000        ; -0.053     ; 2.569      ;
; -1.627 ; divisor:dv1|rc[1]  ; divisor:dv1|rc[15] ; ck           ; ck          ; 1.000        ; -0.056     ; 2.566      ;
; -1.625 ; divisor:dv1|rc[5]  ; divisor:dv1|rc[21] ; ck           ; ck          ; 1.000        ; -0.053     ; 2.567      ;
; -1.625 ; divisor:dv1|rc[2]  ; divisor:dv1|rc[19] ; ck           ; ck          ; 1.000        ; -0.056     ; 2.564      ;
; -1.623 ; divisor:dv1|rc[4]  ; divisor:dv1|rc[16] ; ck           ; ck          ; 1.000        ; -0.056     ; 2.562      ;
; -1.620 ; divisor:dv1|rc[5]  ; divisor:dv1|rc[19] ; ck           ; ck          ; 1.000        ; -0.055     ; 2.560      ;
; -1.620 ; divisor:dv1|rc[4]  ; divisor:dv1|rc[17] ; ck           ; ck          ; 1.000        ; -0.056     ; 2.559      ;
; -1.608 ; divisor:dv1|rc[3]  ; divisor:dv1|rc[19] ; ck           ; ck          ; 1.000        ; -0.056     ; 2.547      ;
; -1.605 ; divisor:dv1|rc[16] ; divisor:dv1|rc[3]  ; ck           ; ck          ; 1.000        ; -0.054     ; 2.546      ;
; -1.601 ; divisor:dv1|rc[6]  ; divisor:dv1|rc[20] ; ck           ; ck          ; 1.000        ; -0.053     ; 2.543      ;
; -1.600 ; divisor:dv1|rc[0]  ; divisor:dv1|rc[12] ; ck           ; ck          ; 1.000        ; -0.054     ; 2.541      ;
; -1.600 ; divisor:dv1|rc[0]  ; divisor:dv1|rc[18] ; ck           ; ck          ; 1.000        ; -0.054     ; 2.541      ;
; -1.600 ; divisor:dv1|rc[1]  ; divisor:dv1|rc[18] ; ck           ; ck          ; 1.000        ; -0.054     ; 2.541      ;
; -1.600 ; divisor:dv1|rc[19] ; divisor:dv1|rc[3]  ; ck           ; ck          ; 1.000        ; -0.054     ; 2.541      ;
; -1.599 ; divisor:dv1|rc[0]  ; divisor:dv1|rc[11] ; ck           ; ck          ; 1.000        ; -0.054     ; 2.540      ;
; -1.599 ; divisor:dv1|rc[6]  ; divisor:dv1|rc[21] ; ck           ; ck          ; 1.000        ; -0.053     ; 2.541      ;
; -1.598 ; divisor:dv1|rc[5]  ; divisor:dv1|rc[3]  ; ck           ; ck          ; 1.000        ; -0.054     ; 2.539      ;
; -1.598 ; divisor:dv1|rc[2]  ; divisor:dv1|rc[16] ; ck           ; ck          ; 1.000        ; -0.056     ; 2.537      ;
; -1.596 ; divisor:dv1|rc[6]  ; divisor:dv1|rc[19] ; ck           ; ck          ; 1.000        ; -0.055     ; 2.536      ;
; -1.595 ; divisor:dv1|rc[2]  ; divisor:dv1|rc[17] ; ck           ; ck          ; 1.000        ; -0.056     ; 2.534      ;
; -1.594 ; divisor:dv1|rc[12] ; divisor:dv1|rc[20] ; ck           ; ck          ; 1.000        ; -0.054     ; 2.535      ;
; -1.593 ; divisor:dv1|rc[2]  ; divisor:dv1|rc[14] ; ck           ; ck          ; 1.000        ; -0.056     ; 2.532      ;
; -1.593 ; divisor:dv1|rc[4]  ; divisor:dv1|rc[6]  ; ck           ; ck          ; 1.000        ; -0.056     ; 2.532      ;
; -1.592 ; divisor:dv1|rc[12] ; divisor:dv1|rc[21] ; ck           ; ck          ; 1.000        ; -0.054     ; 2.533      ;
; -1.592 ; divisor:dv1|rc[7]  ; divisor:dv1|rc[16] ; ck           ; ck          ; 1.000        ; -0.056     ; 2.531      ;
; -1.590 ; divisor:dv1|rc[4]  ; divisor:dv1|rc[15] ; ck           ; ck          ; 1.000        ; -0.056     ; 2.529      ;
; -1.589 ; divisor:dv1|rc[7]  ; divisor:dv1|rc[17] ; ck           ; ck          ; 1.000        ; -0.056     ; 2.528      ;
; -1.588 ; divisor:dv1|rc[13] ; divisor:dv1|rckd   ; ck           ; ck          ; 1.000        ; -0.055     ; 2.528      ;
; -1.584 ; divisor:dv1|rc[6]  ; divisor:dv1|rc[3]  ; ck           ; ck          ; 1.000        ; -0.054     ; 2.525      ;
; -1.581 ; divisor:dv1|rc[4]  ; divisor:dv1|rc[13] ; ck           ; ck          ; 1.000        ; -0.056     ; 2.520      ;
; -1.575 ; divisor:dv1|rc[2]  ; divisor:dv1|rc[15] ; ck           ; ck          ; 1.000        ; -0.056     ; 2.514      ;
; -1.575 ; divisor:dv1|rc[1]  ; divisor:dv1|rc[16] ; ck           ; ck          ; 1.000        ; -0.056     ; 2.514      ;
; -1.572 ; divisor:dv1|rc[1]  ; divisor:dv1|rc[17] ; ck           ; ck          ; 1.000        ; -0.056     ; 2.511      ;
; -1.566 ; divisor:dv1|rc[2]  ; divisor:dv1|rc[6]  ; ck           ; ck          ; 1.000        ; -0.056     ; 2.505      ;
; -1.564 ; divisor:dv1|rc[9]  ; divisor:dv1|rc[20] ; ck           ; ck          ; 1.000        ; -0.053     ; 2.506      ;
; -1.564 ; divisor:dv1|rc[4]  ; divisor:dv1|rc[12] ; ck           ; ck          ; 1.000        ; -0.054     ; 2.505      ;
; -1.564 ; divisor:dv1|rc[4]  ; divisor:dv1|rc[18] ; ck           ; ck          ; 1.000        ; -0.054     ; 2.505      ;
; -1.563 ; divisor:dv1|rc[4]  ; divisor:dv1|rc[11] ; ck           ; ck          ; 1.000        ; -0.054     ; 2.504      ;
; -1.562 ; divisor:dv1|rc[9]  ; divisor:dv1|rc[21] ; ck           ; ck          ; 1.000        ; -0.053     ; 2.504      ;
; -1.560 ; divisor:dv1|rc[7]  ; divisor:dv1|rc[6]  ; ck           ; ck          ; 1.000        ; -0.056     ; 2.499      ;
; -1.559 ; divisor:dv1|rc[10] ; divisor:dv1|rc[20] ; ck           ; ck          ; 1.000        ; -0.053     ; 2.501      ;
+--------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'divisor:dv1|rckd'                                                                                    ;
+--------+---------------------+---------------------+------------------+------------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node             ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+---------------------+------------------+------------------+--------------+------------+------------+
; -0.501 ; contador:sq1|Ff[14] ; contador:sq1|Ff[12] ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.055     ; 1.441      ;
; -0.501 ; contador:sq1|Ff[14] ; contador:sq1|Ff[11] ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.055     ; 1.441      ;
; -0.501 ; contador:sq1|Ff[14] ; contador:sq1|Ff[10] ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.055     ; 1.441      ;
; -0.501 ; contador:sq1|Ff[14] ; contador:sq1|Ff[9]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.055     ; 1.441      ;
; -0.501 ; contador:sq1|Ff[14] ; contador:sq1|Ff[8]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.055     ; 1.441      ;
; -0.501 ; contador:sq1|Ff[14] ; contador:sq1|Ff[7]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.055     ; 1.441      ;
; -0.501 ; contador:sq1|Ff[14] ; contador:sq1|Ff[6]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.055     ; 1.441      ;
; -0.501 ; contador:sq1|Ff[14] ; contador:sq1|Ff[5]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.055     ; 1.441      ;
; -0.446 ; contador:sq1|Ff[13] ; contador:sq1|Ff[4]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.055     ; 1.386      ;
; -0.408 ; contador:sq1|Ff[3]  ; contador:sq1|Ff[12] ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.055     ; 1.348      ;
; -0.408 ; contador:sq1|Ff[3]  ; contador:sq1|Ff[11] ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.055     ; 1.348      ;
; -0.408 ; contador:sq1|Ff[3]  ; contador:sq1|Ff[10] ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.055     ; 1.348      ;
; -0.408 ; contador:sq1|Ff[3]  ; contador:sq1|Ff[9]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.055     ; 1.348      ;
; -0.408 ; contador:sq1|Ff[3]  ; contador:sq1|Ff[8]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.055     ; 1.348      ;
; -0.408 ; contador:sq1|Ff[3]  ; contador:sq1|Ff[7]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.055     ; 1.348      ;
; -0.408 ; contador:sq1|Ff[3]  ; contador:sq1|Ff[6]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.055     ; 1.348      ;
; -0.408 ; contador:sq1|Ff[3]  ; contador:sq1|Ff[5]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.055     ; 1.348      ;
; -0.381 ; contador:sq1|Ff[5]  ; contador:sq1|Ff[4]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.055     ; 1.321      ;
; -0.263 ; contador:sq1|Ff[13] ; contador:sq1|Ff[13] ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.055     ; 1.203      ;
; -0.258 ; contador:sq1|Ff[14] ; contador:sq1|Ff[4]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.055     ; 1.198      ;
; -0.247 ; contador:sq1|Ff[12] ; contador:sq1|Ff[13] ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.055     ; 1.187      ;
; -0.235 ; contador:sq1|Ff[3]  ; contador:sq1|Ff[4]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.055     ; 1.175      ;
; -0.229 ; contador:sq1|Ff[3]  ; contador:sq1|Ff[14] ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.055     ; 1.169      ;
; -0.229 ; contador:sq1|Ff[3]  ; contador:sq1|Ff[13] ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.055     ; 1.169      ;
; -0.215 ; contador:sq1|Ff[13] ; contador:sq1|Ff[9]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.055     ; 1.155      ;
; -0.214 ; contador:sq1|Ff[13] ; contador:sq1|Ff[6]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.055     ; 1.154      ;
; -0.214 ; contador:sq1|Ff[13] ; contador:sq1|Ff[11] ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.055     ; 1.154      ;
; -0.213 ; contador:sq1|Ff[13] ; contador:sq1|Ff[7]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.055     ; 1.153      ;
; -0.213 ; contador:sq1|Ff[13] ; contador:sq1|Ff[10] ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.055     ; 1.153      ;
; -0.213 ; contador:sq1|Ff[13] ; contador:sq1|Ff[8]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.055     ; 1.153      ;
; -0.187 ; contador:sq1|Ff[4]  ; contador:sq1|Ff[9]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.055     ; 1.127      ;
; -0.186 ; contador:sq1|Ff[4]  ; contador:sq1|Ff[6]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.055     ; 1.126      ;
; -0.186 ; contador:sq1|Ff[4]  ; contador:sq1|Ff[11] ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.055     ; 1.126      ;
; -0.185 ; contador:sq1|Ff[4]  ; contador:sq1|Ff[7]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.055     ; 1.125      ;
; -0.185 ; contador:sq1|Ff[4]  ; contador:sq1|Ff[10] ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.055     ; 1.125      ;
; -0.185 ; contador:sq1|Ff[4]  ; contador:sq1|Ff[8]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.055     ; 1.125      ;
; -0.150 ; contador:sq1|Ff[4]  ; contador:sq1|Ff[13] ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.055     ; 1.090      ;
; -0.075 ; contador:sq1|Ff[14] ; contador:sq1|Ff[13] ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.055     ; 1.015      ;
; -0.074 ; contador:sq1|Ff[14] ; contador:sq1|Ff[3]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.055     ; 1.014      ;
; -0.014 ; contador:sq1|Ff[8]  ; contador:sq1|Ff[7]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.055     ; 0.954      ;
; -0.010 ; contador:sq1|Ff[13] ; contador:sq1|Ff[14] ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.055     ; 0.950      ;
; -0.001 ; contador:sq1|Ff[13] ; contador:sq1|Ff[5]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.055     ; 0.941      ;
; 0.029  ; contador:sq1|Ff[10] ; contador:sq1|Ff[11] ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.055     ; 0.911      ;
; 0.029  ; contador:sq1|Ff[13] ; contador:sq1|Ff[3]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.055     ; 0.911      ;
; 0.031  ; contador:sq1|Ff[11] ; contador:sq1|Ff[12] ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.055     ; 0.909      ;
; 0.035  ; contador:sq1|Ff[5]  ; contador:sq1|Ff[6]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.055     ; 0.905      ;
; 0.070  ; contador:sq1|Ff[8]  ; contador:sq1|Ff[9]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.055     ; 0.870      ;
; 0.072  ; contador:sq1|Ff[6]  ; contador:sq1|Ff[5]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.055     ; 0.868      ;
; 0.076  ; contador:sq1|Ff[6]  ; contador:sq1|Ff[7]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.055     ; 0.864      ;
; 0.081  ; contador:sq1|Ff[12] ; contador:sq1|Ff[11] ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.055     ; 0.859      ;
; 0.084  ; contador:sq1|Ff[10] ; contador:sq1|Ff[9]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.055     ; 0.856      ;
; 0.086  ; contador:sq1|Ff[11] ; contador:sq1|Ff[10] ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.055     ; 0.854      ;
; 0.089  ; contador:sq1|Ff[9]  ; contador:sq1|Ff[8]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.055     ; 0.851      ;
; 0.111  ; contador:sq1|Ff[13] ; contador:sq1|Ff[12] ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.055     ; 0.829      ;
; 0.131  ; contador:sq1|Ff[4]  ; contador:sq1|Ff[12] ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.055     ; 0.809      ;
; 0.138  ; contador:sq1|Ff[4]  ; contador:sq1|Ff[5]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.055     ; 0.802      ;
; 0.146  ; contador:sq1|Ff[4]  ; contador:sq1|Ff[3]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.055     ; 0.794      ;
; 0.148  ; contador:sq1|Ff[4]  ; contador:sq1|Ff[14] ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.055     ; 0.792      ;
; 0.174  ; contador:sq1|Ff[7]  ; contador:sq1|Ff[6]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.055     ; 0.766      ;
; 0.174  ; contador:sq1|Ff[7]  ; contador:sq1|Ff[8]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.055     ; 0.766      ;
; 0.176  ; contador:sq1|Ff[9]  ; contador:sq1|Ff[10] ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.055     ; 0.764      ;
; 0.357  ; contador:sq1|Ff[4]  ; contador:sq1|Ff[4]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.055     ; 0.583      ;
; 0.378  ; contador:sq1|Ff[3]  ; contador:sq1|Ff[3]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.055     ; 0.562      ;
; 0.378  ; contador:sq1|Ff[14] ; contador:sq1|Ff[14] ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.055     ; 0.562      ;
+--------+---------------------+---------------------+------------------+------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'ck'                                                                                            ;
+--------+--------------------+--------------------+------------------+-------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node            ; Launch Clock     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+--------------------+------------------+-------------+--------------+------------+------------+
; -0.002 ; divisor:dv1|rckd   ; divisor:dv1|rckd   ; divisor:dv1|rckd ; ck          ; 0.000        ; 2.383      ; 2.735      ;
; 0.492  ; divisor:dv1|rckd   ; divisor:dv1|rckd   ; divisor:dv1|rckd ; ck          ; -0.500       ; 2.383      ; 2.729      ;
; 0.514  ; divisor:dv1|rc[2]  ; divisor:dv1|rc[2]  ; ck               ; ck          ; 0.000        ; 0.055      ; 0.713      ;
; 0.723  ; divisor:dv1|rc[21] ; divisor:dv1|rc[21] ; ck               ; ck          ; 0.000        ; 0.054      ; 0.921      ;
; 0.759  ; divisor:dv1|rc[1]  ; divisor:dv1|rc[2]  ; ck               ; ck          ; 0.000        ; 0.055      ; 0.958      ;
; 0.771  ; divisor:dv1|rc[0]  ; divisor:dv1|rc[2]  ; ck               ; ck          ; 0.000        ; 0.055      ; 0.970      ;
; 0.782  ; divisor:dv1|rc[20] ; divisor:dv1|rc[20] ; ck               ; ck          ; 0.000        ; 0.054      ; 0.980      ;
; 0.875  ; divisor:dv1|rc[18] ; divisor:dv1|rc[18] ; ck               ; ck          ; 0.000        ; 0.054      ; 1.073      ;
; 0.877  ; divisor:dv1|rc[8]  ; divisor:dv1|rc[8]  ; ck               ; ck          ; 0.000        ; 0.055      ; 1.076      ;
; 0.972  ; divisor:dv1|rc[1]  ; divisor:dv1|rc[1]  ; ck               ; ck          ; 0.000        ; 0.055      ; 1.171      ;
; 0.973  ; divisor:dv1|rc[7]  ; divisor:dv1|rc[7]  ; ck               ; ck          ; 0.000        ; 0.055      ; 1.172      ;
; 0.976  ; divisor:dv1|rc[4]  ; divisor:dv1|rc[4]  ; ck               ; ck          ; 0.000        ; 0.055      ; 1.175      ;
; 0.977  ; divisor:dv1|rc[11] ; divisor:dv1|rc[11] ; ck               ; ck          ; 0.000        ; 0.054      ; 1.175      ;
; 0.977  ; divisor:dv1|rc[12] ; divisor:dv1|rc[12] ; ck               ; ck          ; 0.000        ; 0.054      ; 1.175      ;
; 1.004  ; divisor:dv1|rc[0]  ; divisor:dv1|rc[0]  ; ck               ; ck          ; 0.000        ; 0.055      ; 1.203      ;
; 1.030  ; divisor:dv1|rc[20] ; divisor:dv1|rc[21] ; ck               ; ck          ; 0.000        ; 0.054      ; 1.228      ;
; 1.037  ; divisor:dv1|rc[18] ; divisor:dv1|rc[20] ; ck               ; ck          ; 0.000        ; 0.054      ; 1.235      ;
; 1.085  ; divisor:dv1|rc[16] ; divisor:dv1|rc[16] ; ck               ; ck          ; 0.000        ; 0.055      ; 1.284      ;
; 1.088  ; divisor:dv1|rc[17] ; divisor:dv1|rc[17] ; ck               ; ck          ; 0.000        ; 0.055      ; 1.287      ;
; 1.118  ; divisor:dv1|rc[7]  ; divisor:dv1|rc[8]  ; ck               ; ck          ; 0.000        ; 0.055      ; 1.317      ;
; 1.123  ; divisor:dv1|rc[18] ; divisor:dv1|rc[21] ; ck               ; ck          ; 0.000        ; 0.054      ; 1.321      ;
; 1.179  ; divisor:dv1|rc[19] ; divisor:dv1|rc[19] ; ck               ; ck          ; 0.000        ; 0.055      ; 1.378      ;
; 1.193  ; divisor:dv1|rc[19] ; divisor:dv1|rc[20] ; ck               ; ck          ; 0.000        ; 0.056      ; 1.393      ;
; 1.215  ; divisor:dv1|rc[9]  ; divisor:dv1|rc[9]  ; ck               ; ck          ; 0.000        ; 0.055      ; 1.414      ;
; 1.219  ; divisor:dv1|rc[11] ; divisor:dv1|rc[12] ; ck               ; ck          ; 0.000        ; 0.054      ; 1.417      ;
; 1.220  ; divisor:dv1|rc[3]  ; divisor:dv1|rc[4]  ; ck               ; ck          ; 0.000        ; 0.055      ; 1.419      ;
; 1.226  ; divisor:dv1|rc[0]  ; divisor:dv1|rc[1]  ; ck               ; ck          ; 0.000        ; 0.055      ; 1.425      ;
; 1.231  ; divisor:dv1|rc[4]  ; divisor:dv1|rc[8]  ; ck               ; ck          ; 0.000        ; 0.055      ; 1.430      ;
; 1.233  ; divisor:dv1|rc[2]  ; divisor:dv1|rc[4]  ; ck               ; ck          ; 0.000        ; 0.055      ; 1.432      ;
; 1.257  ; divisor:dv1|rc[6]  ; divisor:dv1|rc[6]  ; ck               ; ck          ; 0.000        ; 0.055      ; 1.456      ;
; 1.259  ; divisor:dv1|rc[18] ; divisor:dv1|rc[19] ; ck               ; ck          ; 0.000        ; 0.053      ; 1.456      ;
; 1.269  ; divisor:dv1|rc[19] ; divisor:dv1|rc[21] ; ck               ; ck          ; 0.000        ; 0.056      ; 1.469      ;
; 1.276  ; divisor:dv1|rc[12] ; divisor:dv1|rc[16] ; ck               ; ck          ; 0.000        ; 0.053      ; 1.473      ;
; 1.287  ; divisor:dv1|rc[17] ; divisor:dv1|rc[18] ; ck               ; ck          ; 0.000        ; 0.056      ; 1.487      ;
; 1.288  ; divisor:dv1|rc[17] ; divisor:dv1|rc[20] ; ck               ; ck          ; 0.000        ; 0.056      ; 1.488      ;
; 1.297  ; divisor:dv1|rc[6]  ; divisor:dv1|rc[8]  ; ck               ; ck          ; 0.000        ; 0.056      ; 1.497      ;
; 1.299  ; divisor:dv1|rc[16] ; divisor:dv1|rc[18] ; ck               ; ck          ; 0.000        ; 0.056      ; 1.499      ;
; 1.300  ; divisor:dv1|rc[16] ; divisor:dv1|rc[20] ; ck               ; ck          ; 0.000        ; 0.056      ; 1.500      ;
; 1.311  ; divisor:dv1|rc[8]  ; divisor:dv1|rc[9]  ; ck               ; ck          ; 0.000        ; 0.054      ; 1.509      ;
; 1.313  ; divisor:dv1|rc[3]  ; divisor:dv1|rc[8]  ; ck               ; ck          ; 0.000        ; 0.055      ; 1.512      ;
; 1.316  ; divisor:dv1|rc[1]  ; divisor:dv1|rc[4]  ; ck               ; ck          ; 0.000        ; 0.055      ; 1.515      ;
; 1.320  ; divisor:dv1|rc[16] ; divisor:dv1|rc[17] ; ck               ; ck          ; 0.000        ; 0.055      ; 1.519      ;
; 1.326  ; divisor:dv1|rc[2]  ; divisor:dv1|rc[8]  ; ck               ; ck          ; 0.000        ; 0.055      ; 1.525      ;
; 1.328  ; divisor:dv1|rc[4]  ; divisor:dv1|rc[7]  ; ck               ; ck          ; 0.000        ; 0.055      ; 1.527      ;
; 1.328  ; divisor:dv1|rc[12] ; divisor:dv1|rc[18] ; ck               ; ck          ; 0.000        ; 0.054      ; 1.526      ;
; 1.328  ; divisor:dv1|rc[0]  ; divisor:dv1|rc[4]  ; ck               ; ck          ; 0.000        ; 0.055      ; 1.527      ;
; 1.329  ; divisor:dv1|rc[12] ; divisor:dv1|rc[20] ; ck               ; ck          ; 0.000        ; 0.054      ; 1.527      ;
; 1.330  ; divisor:dv1|rc[8]  ; divisor:dv1|rc[11] ; ck               ; ck          ; 0.000        ; 0.055      ; 1.529      ;
; 1.330  ; divisor:dv1|rc[8]  ; divisor:dv1|rc[12] ; ck               ; ck          ; 0.000        ; 0.055      ; 1.529      ;
; 1.336  ; divisor:dv1|rc[13] ; divisor:dv1|rc[5]  ; ck               ; ck          ; 0.000        ; 0.055      ; 1.535      ;
; 1.336  ; divisor:dv1|rc[13] ; divisor:dv1|rc[10] ; ck               ; ck          ; 0.000        ; 0.055      ; 1.535      ;
; 1.343  ; divisor:dv1|rc[13] ; divisor:dv1|rc[14] ; ck               ; ck          ; 0.000        ; 0.055      ; 1.542      ;
; 1.349  ; divisor:dv1|rc[12] ; divisor:dv1|rc[17] ; ck               ; ck          ; 0.000        ; 0.053      ; 1.546      ;
; 1.351  ; divisor:dv1|rc[5]  ; divisor:dv1|rc[8]  ; ck               ; ck          ; 0.000        ; 0.056      ; 1.551      ;
; 1.353  ; divisor:dv1|rc[4]  ; divisor:dv1|rc[6]  ; ck               ; ck          ; 0.000        ; 0.054      ; 1.551      ;
; 1.356  ; divisor:dv1|rc[11] ; divisor:dv1|rc[16] ; ck               ; ck          ; 0.000        ; 0.053      ; 1.553      ;
; 1.360  ; divisor:dv1|rc[5]  ; divisor:dv1|rc[5]  ; ck               ; ck          ; 0.000        ; 0.055      ; 1.559      ;
; 1.366  ; divisor:dv1|rc[17] ; divisor:dv1|rc[21] ; ck               ; ck          ; 0.000        ; 0.056      ; 1.566      ;
; 1.384  ; divisor:dv1|rc[6]  ; divisor:dv1|rc[7]  ; ck               ; ck          ; 0.000        ; 0.056      ; 1.584      ;
; 1.385  ; divisor:dv1|rc[10] ; divisor:dv1|rc[10] ; ck               ; ck          ; 0.000        ; 0.055      ; 1.584      ;
; 1.385  ; divisor:dv1|rc[16] ; divisor:dv1|rc[21] ; ck               ; ck          ; 0.000        ; 0.056      ; 1.585      ;
; 1.390  ; divisor:dv1|rc[7]  ; divisor:dv1|rc[9]  ; ck               ; ck          ; 0.000        ; 0.054      ; 1.588      ;
; 1.405  ; divisor:dv1|rc[10] ; divisor:dv1|rc[11] ; ck               ; ck          ; 0.000        ; 0.056      ; 1.605      ;
; 1.406  ; divisor:dv1|rc[10] ; divisor:dv1|rc[12] ; ck               ; ck          ; 0.000        ; 0.056      ; 1.606      ;
; 1.408  ; divisor:dv1|rc[11] ; divisor:dv1|rc[18] ; ck               ; ck          ; 0.000        ; 0.054      ; 1.606      ;
; 1.409  ; divisor:dv1|rc[1]  ; divisor:dv1|rc[8]  ; ck               ; ck          ; 0.000        ; 0.055      ; 1.608      ;
; 1.409  ; divisor:dv1|rc[11] ; divisor:dv1|rc[20] ; ck               ; ck          ; 0.000        ; 0.054      ; 1.607      ;
; 1.409  ; divisor:dv1|rc[7]  ; divisor:dv1|rc[11] ; ck               ; ck          ; 0.000        ; 0.055      ; 1.608      ;
; 1.409  ; divisor:dv1|rc[7]  ; divisor:dv1|rc[12] ; ck               ; ck          ; 0.000        ; 0.055      ; 1.608      ;
; 1.410  ; divisor:dv1|rc[3]  ; divisor:dv1|rc[7]  ; ck               ; ck          ; 0.000        ; 0.055      ; 1.609      ;
; 1.415  ; divisor:dv1|rc[12] ; divisor:dv1|rc[21] ; ck               ; ck          ; 0.000        ; 0.054      ; 1.613      ;
; 1.421  ; divisor:dv1|rc[0]  ; divisor:dv1|rc[8]  ; ck               ; ck          ; 0.000        ; 0.055      ; 1.620      ;
; 1.423  ; divisor:dv1|rc[2]  ; divisor:dv1|rc[7]  ; ck               ; ck          ; 0.000        ; 0.055      ; 1.622      ;
; 1.429  ; divisor:dv1|rc[11] ; divisor:dv1|rc[17] ; ck               ; ck          ; 0.000        ; 0.053      ; 1.626      ;
; 1.435  ; divisor:dv1|rc[3]  ; divisor:dv1|rc[6]  ; ck               ; ck          ; 0.000        ; 0.054      ; 1.633      ;
; 1.439  ; divisor:dv1|rc[5]  ; divisor:dv1|rc[7]  ; ck               ; ck          ; 0.000        ; 0.056      ; 1.639      ;
; 1.440  ; divisor:dv1|rc[21] ; divisor:dv1|rc[10] ; ck               ; ck          ; 0.000        ; 0.053      ; 1.637      ;
; 1.441  ; divisor:dv1|rc[21] ; divisor:dv1|rc[5]  ; ck               ; ck          ; 0.000        ; 0.053      ; 1.638      ;
; 1.445  ; divisor:dv1|rc[13] ; divisor:dv1|rc[1]  ; ck               ; ck          ; 0.000        ; 0.056      ; 1.645      ;
; 1.446  ; divisor:dv1|rc[13] ; divisor:dv1|rc[8]  ; ck               ; ck          ; 0.000        ; 0.056      ; 1.646      ;
; 1.446  ; divisor:dv1|rc[13] ; divisor:dv1|rc[4]  ; ck               ; ck          ; 0.000        ; 0.056      ; 1.646      ;
; 1.447  ; divisor:dv1|rc[13] ; divisor:dv1|rc[7]  ; ck               ; ck          ; 0.000        ; 0.056      ; 1.647      ;
; 1.447  ; divisor:dv1|rc[13] ; divisor:dv1|rc[0]  ; ck               ; ck          ; 0.000        ; 0.056      ; 1.647      ;
; 1.447  ; divisor:dv1|rc[21] ; divisor:dv1|rc[14] ; ck               ; ck          ; 0.000        ; 0.053      ; 1.644      ;
; 1.448  ; divisor:dv1|rc[9]  ; divisor:dv1|rc[11] ; ck               ; ck          ; 0.000        ; 0.056      ; 1.648      ;
; 1.448  ; divisor:dv1|rc[2]  ; divisor:dv1|rc[6]  ; ck               ; ck          ; 0.000        ; 0.054      ; 1.646      ;
; 1.454  ; divisor:dv1|rc[9]  ; divisor:dv1|rc[12] ; ck               ; ck          ; 0.000        ; 0.056      ; 1.654      ;
; 1.454  ; divisor:dv1|rc[20] ; divisor:dv1|rc[10] ; ck               ; ck          ; 0.000        ; 0.053      ; 1.651      ;
; 1.455  ; divisor:dv1|rc[20] ; divisor:dv1|rc[5]  ; ck               ; ck          ; 0.000        ; 0.053      ; 1.652      ;
; 1.457  ; divisor:dv1|rc[4]  ; divisor:dv1|rc[5]  ; ck               ; ck          ; 0.000        ; 0.054      ; 1.655      ;
; 1.461  ; divisor:dv1|rc[20] ; divisor:dv1|rc[14] ; ck               ; ck          ; 0.000        ; 0.053      ; 1.658      ;
; 1.467  ; divisor:dv1|rc[8]  ; divisor:dv1|rc[16] ; ck               ; ck          ; 0.000        ; 0.054      ; 1.665      ;
; 1.472  ; divisor:dv1|rc[12] ; divisor:dv1|rc[15] ; ck               ; ck          ; 0.000        ; 0.053      ; 1.669      ;
; 1.472  ; divisor:dv1|rc[8]  ; divisor:dv1|rc[10] ; ck               ; ck          ; 0.000        ; 0.054      ; 1.670      ;
; 1.473  ; divisor:dv1|rc[5]  ; divisor:dv1|rc[6]  ; ck               ; ck          ; 0.000        ; 0.055      ; 1.672      ;
; 1.481  ; divisor:dv1|rc[14] ; divisor:dv1|rc[5]  ; ck               ; ck          ; 0.000        ; 0.055      ; 1.680      ;
; 1.481  ; divisor:dv1|rc[14] ; divisor:dv1|rc[10] ; ck               ; ck          ; 0.000        ; 0.055      ; 1.680      ;
; 1.483  ; divisor:dv1|rc[15] ; divisor:dv1|rc[5]  ; ck               ; ck          ; 0.000        ; 0.055      ; 1.682      ;
; 1.483  ; divisor:dv1|rc[15] ; divisor:dv1|rc[10] ; ck               ; ck          ; 0.000        ; 0.055      ; 1.682      ;
; 1.488  ; divisor:dv1|rc[14] ; divisor:dv1|rc[14] ; ck               ; ck          ; 0.000        ; 0.055      ; 1.687      ;
+--------+--------------------+--------------------+------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'divisor:dv1|rckd'                                                                                    ;
+-------+---------------------+---------------------+------------------+------------------+--------------+------------+------------+
; Slack ; From Node           ; To Node             ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+---------------------+------------------+------------------+--------------+------------+------------+
; 0.312 ; contador:sq1|Ff[14] ; contador:sq1|Ff[14] ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; contador:sq1|Ff[4]  ; contador:sq1|Ff[4]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; contador:sq1|Ff[3]  ; contador:sq1|Ff[3]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; contador:sq1|Ff[13] ; contador:sq1|Ff[13] ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.055      ; 0.511      ;
; 0.456 ; contador:sq1|Ff[9]  ; contador:sq1|Ff[10] ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.055      ; 0.655      ;
; 0.456 ; contador:sq1|Ff[7]  ; contador:sq1|Ff[6]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.055      ; 0.655      ;
; 0.459 ; contador:sq1|Ff[7]  ; contador:sq1|Ff[8]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.055      ; 0.658      ;
; 0.496 ; contador:sq1|Ff[13] ; contador:sq1|Ff[12] ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.055      ; 0.695      ;
; 0.511 ; contador:sq1|Ff[4]  ; contador:sq1|Ff[5]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.055      ; 0.710      ;
; 0.519 ; contador:sq1|Ff[4]  ; contador:sq1|Ff[12] ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.055      ; 0.718      ;
; 0.519 ; contador:sq1|Ff[4]  ; contador:sq1|Ff[14] ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.055      ; 0.718      ;
; 0.520 ; contador:sq1|Ff[11] ; contador:sq1|Ff[10] ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.055      ; 0.719      ;
; 0.521 ; contador:sq1|Ff[10] ; contador:sq1|Ff[9]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.055      ; 0.720      ;
; 0.521 ; contador:sq1|Ff[4]  ; contador:sq1|Ff[3]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.055      ; 0.720      ;
; 0.523 ; contador:sq1|Ff[9]  ; contador:sq1|Ff[8]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.055      ; 0.722      ;
; 0.527 ; contador:sq1|Ff[13] ; contador:sq1|Ff[14] ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.055      ; 0.726      ;
; 0.529 ; contador:sq1|Ff[12] ; contador:sq1|Ff[11] ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.055      ; 0.728      ;
; 0.536 ; contador:sq1|Ff[11] ; contador:sq1|Ff[12] ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.055      ; 0.735      ;
; 0.549 ; contador:sq1|Ff[3]  ; contador:sq1|Ff[5]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.055      ; 0.748      ;
; 0.553 ; contador:sq1|Ff[10] ; contador:sq1|Ff[11] ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.055      ; 0.752      ;
; 0.557 ; contador:sq1|Ff[13] ; contador:sq1|Ff[3]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.055      ; 0.756      ;
; 0.557 ; contador:sq1|Ff[5]  ; contador:sq1|Ff[6]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.055      ; 0.756      ;
; 0.565 ; contador:sq1|Ff[3]  ; contador:sq1|Ff[12] ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.055      ; 0.764      ;
; 0.574 ; contador:sq1|Ff[13] ; contador:sq1|Ff[5]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.055      ; 0.773      ;
; 0.578 ; contador:sq1|Ff[8]  ; contador:sq1|Ff[9]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.055      ; 0.777      ;
; 0.579 ; contador:sq1|Ff[6]  ; contador:sq1|Ff[7]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.055      ; 0.778      ;
; 0.580 ; contador:sq1|Ff[6]  ; contador:sq1|Ff[5]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.055      ; 0.779      ;
; 0.640 ; contador:sq1|Ff[8]  ; contador:sq1|Ff[7]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.055      ; 0.839      ;
; 0.654 ; contador:sq1|Ff[14] ; contador:sq1|Ff[13] ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.055      ; 0.853      ;
; 0.707 ; contador:sq1|Ff[14] ; contador:sq1|Ff[3]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.055      ; 0.906      ;
; 0.762 ; contador:sq1|Ff[12] ; contador:sq1|Ff[13] ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.055      ; 0.961      ;
; 0.775 ; contador:sq1|Ff[3]  ; contador:sq1|Ff[4]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.055      ; 0.974      ;
; 0.783 ; contador:sq1|Ff[13] ; contador:sq1|Ff[10] ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.055      ; 0.982      ;
; 0.783 ; contador:sq1|Ff[13] ; contador:sq1|Ff[8]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.055      ; 0.982      ;
; 0.784 ; contador:sq1|Ff[13] ; contador:sq1|Ff[6]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.055      ; 0.983      ;
; 0.784 ; contador:sq1|Ff[13] ; contador:sq1|Ff[9]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.055      ; 0.983      ;
; 0.784 ; contador:sq1|Ff[13] ; contador:sq1|Ff[11] ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.055      ; 0.983      ;
; 0.784 ; contador:sq1|Ff[13] ; contador:sq1|Ff[7]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.055      ; 0.983      ;
; 0.787 ; contador:sq1|Ff[4]  ; contador:sq1|Ff[13] ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.055      ; 0.986      ;
; 0.814 ; contador:sq1|Ff[4]  ; contador:sq1|Ff[10] ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.055      ; 1.013      ;
; 0.814 ; contador:sq1|Ff[4]  ; contador:sq1|Ff[8]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.055      ; 1.013      ;
; 0.815 ; contador:sq1|Ff[4]  ; contador:sq1|Ff[6]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.055      ; 1.014      ;
; 0.815 ; contador:sq1|Ff[4]  ; contador:sq1|Ff[9]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.055      ; 1.014      ;
; 0.815 ; contador:sq1|Ff[4]  ; contador:sq1|Ff[11] ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.055      ; 1.014      ;
; 0.815 ; contador:sq1|Ff[4]  ; contador:sq1|Ff[7]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.055      ; 1.014      ;
; 0.839 ; contador:sq1|Ff[3]  ; contador:sq1|Ff[14] ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.055      ; 1.038      ;
; 0.839 ; contador:sq1|Ff[3]  ; contador:sq1|Ff[13] ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.055      ; 1.038      ;
; 0.853 ; contador:sq1|Ff[14] ; contador:sq1|Ff[4]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.055      ; 1.052      ;
; 0.929 ; contador:sq1|Ff[5]  ; contador:sq1|Ff[4]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.055      ; 1.128      ;
; 0.953 ; contador:sq1|Ff[3]  ; contador:sq1|Ff[10] ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.055      ; 1.152      ;
; 0.953 ; contador:sq1|Ff[3]  ; contador:sq1|Ff[8]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.055      ; 1.152      ;
; 0.954 ; contador:sq1|Ff[3]  ; contador:sq1|Ff[6]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.055      ; 1.153      ;
; 0.954 ; contador:sq1|Ff[3]  ; contador:sq1|Ff[9]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.055      ; 1.153      ;
; 0.954 ; contador:sq1|Ff[3]  ; contador:sq1|Ff[11] ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.055      ; 1.153      ;
; 0.954 ; contador:sq1|Ff[3]  ; contador:sq1|Ff[7]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.055      ; 1.153      ;
; 0.998 ; contador:sq1|Ff[13] ; contador:sq1|Ff[4]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.055      ; 1.197      ;
; 1.214 ; contador:sq1|Ff[14] ; contador:sq1|Ff[12] ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.055      ; 1.413      ;
; 1.214 ; contador:sq1|Ff[14] ; contador:sq1|Ff[11] ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.055      ; 1.413      ;
; 1.214 ; contador:sq1|Ff[14] ; contador:sq1|Ff[10] ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.055      ; 1.413      ;
; 1.214 ; contador:sq1|Ff[14] ; contador:sq1|Ff[9]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.055      ; 1.413      ;
; 1.214 ; contador:sq1|Ff[14] ; contador:sq1|Ff[8]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.055      ; 1.413      ;
; 1.214 ; contador:sq1|Ff[14] ; contador:sq1|Ff[7]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.055      ; 1.413      ;
; 1.214 ; contador:sq1|Ff[14] ; contador:sq1|Ff[6]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.055      ; 1.413      ;
; 1.214 ; contador:sq1|Ff[14] ; contador:sq1|Ff[5]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.055      ; 1.413      ;
+-------+---------------------+---------------------+------------------+------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'ck'                                                            ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                   ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; ck    ; Rise       ; ck                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ck    ; Fall       ; divisor:dv1|rc[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ck    ; Fall       ; divisor:dv1|rc[10]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ck    ; Fall       ; divisor:dv1|rc[11]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ck    ; Fall       ; divisor:dv1|rc[12]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ck    ; Fall       ; divisor:dv1|rc[13]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ck    ; Fall       ; divisor:dv1|rc[14]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ck    ; Fall       ; divisor:dv1|rc[15]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ck    ; Fall       ; divisor:dv1|rc[16]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ck    ; Fall       ; divisor:dv1|rc[17]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ck    ; Fall       ; divisor:dv1|rc[18]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ck    ; Fall       ; divisor:dv1|rc[19]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ck    ; Fall       ; divisor:dv1|rc[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ck    ; Fall       ; divisor:dv1|rc[20]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ck    ; Fall       ; divisor:dv1|rc[21]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ck    ; Fall       ; divisor:dv1|rc[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ck    ; Fall       ; divisor:dv1|rc[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ck    ; Fall       ; divisor:dv1|rc[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ck    ; Fall       ; divisor:dv1|rc[5]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ck    ; Fall       ; divisor:dv1|rc[6]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ck    ; Fall       ; divisor:dv1|rc[7]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ck    ; Fall       ; divisor:dv1|rc[8]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ck    ; Fall       ; divisor:dv1|rc[9]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ck    ; Fall       ; divisor:dv1|rckd         ;
; 0.139  ; 0.355        ; 0.216          ; High Pulse Width ; ck    ; Fall       ; divisor:dv1|rc[0]        ;
; 0.139  ; 0.355        ; 0.216          ; High Pulse Width ; ck    ; Fall       ; divisor:dv1|rc[10]       ;
; 0.139  ; 0.355        ; 0.216          ; High Pulse Width ; ck    ; Fall       ; divisor:dv1|rc[11]       ;
; 0.139  ; 0.355        ; 0.216          ; High Pulse Width ; ck    ; Fall       ; divisor:dv1|rc[12]       ;
; 0.139  ; 0.355        ; 0.216          ; High Pulse Width ; ck    ; Fall       ; divisor:dv1|rc[13]       ;
; 0.139  ; 0.355        ; 0.216          ; High Pulse Width ; ck    ; Fall       ; divisor:dv1|rc[14]       ;
; 0.139  ; 0.355        ; 0.216          ; High Pulse Width ; ck    ; Fall       ; divisor:dv1|rc[15]       ;
; 0.139  ; 0.355        ; 0.216          ; High Pulse Width ; ck    ; Fall       ; divisor:dv1|rc[18]       ;
; 0.139  ; 0.355        ; 0.216          ; High Pulse Width ; ck    ; Fall       ; divisor:dv1|rc[1]        ;
; 0.139  ; 0.355        ; 0.216          ; High Pulse Width ; ck    ; Fall       ; divisor:dv1|rc[20]       ;
; 0.139  ; 0.355        ; 0.216          ; High Pulse Width ; ck    ; Fall       ; divisor:dv1|rc[21]       ;
; 0.139  ; 0.355        ; 0.216          ; High Pulse Width ; ck    ; Fall       ; divisor:dv1|rc[2]        ;
; 0.139  ; 0.355        ; 0.216          ; High Pulse Width ; ck    ; Fall       ; divisor:dv1|rc[3]        ;
; 0.139  ; 0.355        ; 0.216          ; High Pulse Width ; ck    ; Fall       ; divisor:dv1|rc[4]        ;
; 0.139  ; 0.355        ; 0.216          ; High Pulse Width ; ck    ; Fall       ; divisor:dv1|rc[5]        ;
; 0.139  ; 0.355        ; 0.216          ; High Pulse Width ; ck    ; Fall       ; divisor:dv1|rc[6]        ;
; 0.139  ; 0.355        ; 0.216          ; High Pulse Width ; ck    ; Fall       ; divisor:dv1|rc[7]        ;
; 0.139  ; 0.355        ; 0.216          ; High Pulse Width ; ck    ; Fall       ; divisor:dv1|rc[8]        ;
; 0.139  ; 0.355        ; 0.216          ; High Pulse Width ; ck    ; Fall       ; divisor:dv1|rc[9]        ;
; 0.139  ; 0.355        ; 0.216          ; High Pulse Width ; ck    ; Fall       ; divisor:dv1|rckd         ;
; 0.140  ; 0.356        ; 0.216          ; High Pulse Width ; ck    ; Fall       ; divisor:dv1|rc[16]       ;
; 0.140  ; 0.356        ; 0.216          ; High Pulse Width ; ck    ; Fall       ; divisor:dv1|rc[17]       ;
; 0.140  ; 0.356        ; 0.216          ; High Pulse Width ; ck    ; Fall       ; divisor:dv1|rc[19]       ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; ck    ; Rise       ; ck~input|o               ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; ck    ; Rise       ; dv1|rc[0]|clk            ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; ck    ; Rise       ; dv1|rc[10]|clk           ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; ck    ; Rise       ; dv1|rc[11]|clk           ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; ck    ; Rise       ; dv1|rc[12]|clk           ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; ck    ; Rise       ; dv1|rc[13]|clk           ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; ck    ; Rise       ; dv1|rc[14]|clk           ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; ck    ; Rise       ; dv1|rc[15]|clk           ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; ck    ; Rise       ; dv1|rc[18]|clk           ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; ck    ; Rise       ; dv1|rc[1]|clk            ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; ck    ; Rise       ; dv1|rc[20]|clk           ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; ck    ; Rise       ; dv1|rc[21]|clk           ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; ck    ; Rise       ; dv1|rc[2]|clk            ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; ck    ; Rise       ; dv1|rc[3]|clk            ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; ck    ; Rise       ; dv1|rc[4]|clk            ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; ck    ; Rise       ; dv1|rc[5]|clk            ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; ck    ; Rise       ; dv1|rc[6]|clk            ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; ck    ; Rise       ; dv1|rc[7]|clk            ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; ck    ; Rise       ; dv1|rc[8]|clk            ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; ck    ; Rise       ; dv1|rc[9]|clk            ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; ck    ; Rise       ; dv1|rckd|clk             ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; ck    ; Rise       ; dv1|rc[16]|clk           ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; ck    ; Rise       ; dv1|rc[17]|clk           ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; ck    ; Rise       ; dv1|rc[19]|clk           ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; ck    ; Rise       ; ck~inputclkctrl|inclk[0] ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; ck    ; Rise       ; ck~inputclkctrl|outclk   ;
; 0.458  ; 0.642        ; 0.184          ; Low Pulse Width  ; ck    ; Fall       ; divisor:dv1|rc[11]       ;
; 0.458  ; 0.642        ; 0.184          ; Low Pulse Width  ; ck    ; Fall       ; divisor:dv1|rc[12]       ;
; 0.458  ; 0.642        ; 0.184          ; Low Pulse Width  ; ck    ; Fall       ; divisor:dv1|rc[18]       ;
; 0.458  ; 0.642        ; 0.184          ; Low Pulse Width  ; ck    ; Fall       ; divisor:dv1|rc[20]       ;
; 0.458  ; 0.642        ; 0.184          ; Low Pulse Width  ; ck    ; Fall       ; divisor:dv1|rc[21]       ;
; 0.459  ; 0.643        ; 0.184          ; Low Pulse Width  ; ck    ; Fall       ; divisor:dv1|rc[0]        ;
; 0.459  ; 0.643        ; 0.184          ; Low Pulse Width  ; ck    ; Fall       ; divisor:dv1|rc[16]       ;
; 0.459  ; 0.643        ; 0.184          ; Low Pulse Width  ; ck    ; Fall       ; divisor:dv1|rc[17]       ;
; 0.459  ; 0.643        ; 0.184          ; Low Pulse Width  ; ck    ; Fall       ; divisor:dv1|rc[19]       ;
; 0.459  ; 0.643        ; 0.184          ; Low Pulse Width  ; ck    ; Fall       ; divisor:dv1|rc[1]        ;
; 0.459  ; 0.643        ; 0.184          ; Low Pulse Width  ; ck    ; Fall       ; divisor:dv1|rc[2]        ;
; 0.459  ; 0.643        ; 0.184          ; Low Pulse Width  ; ck    ; Fall       ; divisor:dv1|rc[3]        ;
; 0.459  ; 0.643        ; 0.184          ; Low Pulse Width  ; ck    ; Fall       ; divisor:dv1|rc[4]        ;
; 0.459  ; 0.643        ; 0.184          ; Low Pulse Width  ; ck    ; Fall       ; divisor:dv1|rc[7]        ;
; 0.459  ; 0.643        ; 0.184          ; Low Pulse Width  ; ck    ; Fall       ; divisor:dv1|rc[8]        ;
; 0.460  ; 0.644        ; 0.184          ; Low Pulse Width  ; ck    ; Fall       ; divisor:dv1|rc[10]       ;
; 0.460  ; 0.644        ; 0.184          ; Low Pulse Width  ; ck    ; Fall       ; divisor:dv1|rc[13]       ;
; 0.460  ; 0.644        ; 0.184          ; Low Pulse Width  ; ck    ; Fall       ; divisor:dv1|rc[14]       ;
; 0.460  ; 0.644        ; 0.184          ; Low Pulse Width  ; ck    ; Fall       ; divisor:dv1|rc[15]       ;
; 0.460  ; 0.644        ; 0.184          ; Low Pulse Width  ; ck    ; Fall       ; divisor:dv1|rc[5]        ;
; 0.460  ; 0.644        ; 0.184          ; Low Pulse Width  ; ck    ; Fall       ; divisor:dv1|rc[6]        ;
; 0.460  ; 0.644        ; 0.184          ; Low Pulse Width  ; ck    ; Fall       ; divisor:dv1|rc[9]        ;
; 0.460  ; 0.644        ; 0.184          ; Low Pulse Width  ; ck    ; Fall       ; divisor:dv1|rckd         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ck    ; Rise       ; ck~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ck    ; Rise       ; ck~input|i               ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; ck    ; Rise       ; ck~inputclkctrl|inclk[0] ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; ck    ; Rise       ; ck~inputclkctrl|outclk   ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'divisor:dv1|rckd'                                                          ;
+--------+--------------+----------------+------------------+------------------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock            ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+------------------+------------+---------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor:dv1|rckd ; Fall       ; contador:sq1|Ff[10]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor:dv1|rckd ; Fall       ; contador:sq1|Ff[11]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor:dv1|rckd ; Fall       ; contador:sq1|Ff[12]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor:dv1|rckd ; Fall       ; contador:sq1|Ff[13]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor:dv1|rckd ; Fall       ; contador:sq1|Ff[14]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor:dv1|rckd ; Fall       ; contador:sq1|Ff[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor:dv1|rckd ; Fall       ; contador:sq1|Ff[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor:dv1|rckd ; Fall       ; contador:sq1|Ff[5]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor:dv1|rckd ; Fall       ; contador:sq1|Ff[6]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor:dv1|rckd ; Fall       ; contador:sq1|Ff[7]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor:dv1|rckd ; Fall       ; contador:sq1|Ff[8]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor:dv1|rckd ; Fall       ; contador:sq1|Ff[9]        ;
; 0.280  ; 0.496        ; 0.216          ; High Pulse Width ; divisor:dv1|rckd ; Fall       ; contador:sq1|Ff[4]        ;
; 0.281  ; 0.497        ; 0.216          ; High Pulse Width ; divisor:dv1|rckd ; Fall       ; contador:sq1|Ff[10]       ;
; 0.281  ; 0.497        ; 0.216          ; High Pulse Width ; divisor:dv1|rckd ; Fall       ; contador:sq1|Ff[11]       ;
; 0.281  ; 0.497        ; 0.216          ; High Pulse Width ; divisor:dv1|rckd ; Fall       ; contador:sq1|Ff[12]       ;
; 0.281  ; 0.497        ; 0.216          ; High Pulse Width ; divisor:dv1|rckd ; Fall       ; contador:sq1|Ff[13]       ;
; 0.281  ; 0.497        ; 0.216          ; High Pulse Width ; divisor:dv1|rckd ; Fall       ; contador:sq1|Ff[14]       ;
; 0.281  ; 0.497        ; 0.216          ; High Pulse Width ; divisor:dv1|rckd ; Fall       ; contador:sq1|Ff[3]        ;
; 0.281  ; 0.497        ; 0.216          ; High Pulse Width ; divisor:dv1|rckd ; Fall       ; contador:sq1|Ff[5]        ;
; 0.281  ; 0.497        ; 0.216          ; High Pulse Width ; divisor:dv1|rckd ; Fall       ; contador:sq1|Ff[6]        ;
; 0.281  ; 0.497        ; 0.216          ; High Pulse Width ; divisor:dv1|rckd ; Fall       ; contador:sq1|Ff[7]        ;
; 0.281  ; 0.497        ; 0.216          ; High Pulse Width ; divisor:dv1|rckd ; Fall       ; contador:sq1|Ff[8]        ;
; 0.281  ; 0.497        ; 0.216          ; High Pulse Width ; divisor:dv1|rckd ; Fall       ; contador:sq1|Ff[9]        ;
; 0.319  ; 0.503        ; 0.184          ; Low Pulse Width  ; divisor:dv1|rckd ; Fall       ; contador:sq1|Ff[10]       ;
; 0.319  ; 0.503        ; 0.184          ; Low Pulse Width  ; divisor:dv1|rckd ; Fall       ; contador:sq1|Ff[11]       ;
; 0.319  ; 0.503        ; 0.184          ; Low Pulse Width  ; divisor:dv1|rckd ; Fall       ; contador:sq1|Ff[12]       ;
; 0.319  ; 0.503        ; 0.184          ; Low Pulse Width  ; divisor:dv1|rckd ; Fall       ; contador:sq1|Ff[13]       ;
; 0.319  ; 0.503        ; 0.184          ; Low Pulse Width  ; divisor:dv1|rckd ; Fall       ; contador:sq1|Ff[14]       ;
; 0.319  ; 0.503        ; 0.184          ; Low Pulse Width  ; divisor:dv1|rckd ; Fall       ; contador:sq1|Ff[3]        ;
; 0.319  ; 0.503        ; 0.184          ; Low Pulse Width  ; divisor:dv1|rckd ; Fall       ; contador:sq1|Ff[4]        ;
; 0.319  ; 0.503        ; 0.184          ; Low Pulse Width  ; divisor:dv1|rckd ; Fall       ; contador:sq1|Ff[5]        ;
; 0.319  ; 0.503        ; 0.184          ; Low Pulse Width  ; divisor:dv1|rckd ; Fall       ; contador:sq1|Ff[6]        ;
; 0.319  ; 0.503        ; 0.184          ; Low Pulse Width  ; divisor:dv1|rckd ; Fall       ; contador:sq1|Ff[7]        ;
; 0.319  ; 0.503        ; 0.184          ; Low Pulse Width  ; divisor:dv1|rckd ; Fall       ; contador:sq1|Ff[8]        ;
; 0.319  ; 0.503        ; 0.184          ; Low Pulse Width  ; divisor:dv1|rckd ; Fall       ; contador:sq1|Ff[9]        ;
; 0.481  ; 0.481        ; 0.000          ; Low Pulse Width  ; divisor:dv1|rckd ; Rise       ; sq1|Ff[4]|clk             ;
; 0.482  ; 0.482        ; 0.000          ; Low Pulse Width  ; divisor:dv1|rckd ; Rise       ; sq1|Ff[10]|clk            ;
; 0.482  ; 0.482        ; 0.000          ; Low Pulse Width  ; divisor:dv1|rckd ; Rise       ; sq1|Ff[11]|clk            ;
; 0.482  ; 0.482        ; 0.000          ; Low Pulse Width  ; divisor:dv1|rckd ; Rise       ; sq1|Ff[12]|clk            ;
; 0.482  ; 0.482        ; 0.000          ; Low Pulse Width  ; divisor:dv1|rckd ; Rise       ; sq1|Ff[13]|clk            ;
; 0.482  ; 0.482        ; 0.000          ; Low Pulse Width  ; divisor:dv1|rckd ; Rise       ; sq1|Ff[14]|clk            ;
; 0.482  ; 0.482        ; 0.000          ; Low Pulse Width  ; divisor:dv1|rckd ; Rise       ; sq1|Ff[3]|clk             ;
; 0.482  ; 0.482        ; 0.000          ; Low Pulse Width  ; divisor:dv1|rckd ; Rise       ; sq1|Ff[5]|clk             ;
; 0.482  ; 0.482        ; 0.000          ; Low Pulse Width  ; divisor:dv1|rckd ; Rise       ; sq1|Ff[6]|clk             ;
; 0.482  ; 0.482        ; 0.000          ; Low Pulse Width  ; divisor:dv1|rckd ; Rise       ; sq1|Ff[7]|clk             ;
; 0.482  ; 0.482        ; 0.000          ; Low Pulse Width  ; divisor:dv1|rckd ; Rise       ; sq1|Ff[8]|clk             ;
; 0.482  ; 0.482        ; 0.000          ; Low Pulse Width  ; divisor:dv1|rckd ; Rise       ; sq1|Ff[9]|clk             ;
; 0.487  ; 0.487        ; 0.000          ; Low Pulse Width  ; divisor:dv1|rckd ; Rise       ; dv1|rckd~clkctrl|inclk[0] ;
; 0.487  ; 0.487        ; 0.000          ; Low Pulse Width  ; divisor:dv1|rckd ; Rise       ; dv1|rckd~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divisor:dv1|rckd ; Rise       ; dv1|rckd|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divisor:dv1|rckd ; Rise       ; dv1|rckd|q                ;
; 0.512  ; 0.512        ; 0.000          ; High Pulse Width ; divisor:dv1|rckd ; Rise       ; dv1|rckd~clkctrl|inclk[0] ;
; 0.512  ; 0.512        ; 0.000          ; High Pulse Width ; divisor:dv1|rckd ; Rise       ; dv1|rckd~clkctrl|outclk   ;
; 0.517  ; 0.517        ; 0.000          ; High Pulse Width ; divisor:dv1|rckd ; Rise       ; sq1|Ff[10]|clk            ;
; 0.517  ; 0.517        ; 0.000          ; High Pulse Width ; divisor:dv1|rckd ; Rise       ; sq1|Ff[11]|clk            ;
; 0.517  ; 0.517        ; 0.000          ; High Pulse Width ; divisor:dv1|rckd ; Rise       ; sq1|Ff[12]|clk            ;
; 0.517  ; 0.517        ; 0.000          ; High Pulse Width ; divisor:dv1|rckd ; Rise       ; sq1|Ff[13]|clk            ;
; 0.517  ; 0.517        ; 0.000          ; High Pulse Width ; divisor:dv1|rckd ; Rise       ; sq1|Ff[14]|clk            ;
; 0.517  ; 0.517        ; 0.000          ; High Pulse Width ; divisor:dv1|rckd ; Rise       ; sq1|Ff[3]|clk             ;
; 0.517  ; 0.517        ; 0.000          ; High Pulse Width ; divisor:dv1|rckd ; Rise       ; sq1|Ff[4]|clk             ;
; 0.517  ; 0.517        ; 0.000          ; High Pulse Width ; divisor:dv1|rckd ; Rise       ; sq1|Ff[5]|clk             ;
; 0.517  ; 0.517        ; 0.000          ; High Pulse Width ; divisor:dv1|rckd ; Rise       ; sq1|Ff[6]|clk             ;
; 0.517  ; 0.517        ; 0.000          ; High Pulse Width ; divisor:dv1|rckd ; Rise       ; sq1|Ff[7]|clk             ;
; 0.517  ; 0.517        ; 0.000          ; High Pulse Width ; divisor:dv1|rckd ; Rise       ; sq1|Ff[8]|clk             ;
; 0.517  ; 0.517        ; 0.000          ; High Pulse Width ; divisor:dv1|rckd ; Rise       ; sq1|Ff[9]|clk             ;
+--------+--------------+----------------+------------------+------------------+------------+---------------------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+-----------+------------------+-------+-------+------------+------------------+
; Data Port ; Clock Port       ; Rise  ; Fall  ; Clock Edge ; Clock Reference  ;
+-----------+------------------+-------+-------+------------+------------------+
; sQ[*]     ; divisor:dv1|rckd ; 6.724 ; 6.798 ; Fall       ; divisor:dv1|rckd ;
;  sQ[0]    ; divisor:dv1|rckd ; 5.390 ; 5.433 ; Fall       ; divisor:dv1|rckd ;
;  sQ[1]    ; divisor:dv1|rckd ; 6.724 ; 6.798 ; Fall       ; divisor:dv1|rckd ;
;  sQ[2]    ; divisor:dv1|rckd ; 5.470 ; 5.420 ; Fall       ; divisor:dv1|rckd ;
;  sQ[3]    ; divisor:dv1|rckd ; 5.609 ; 5.534 ; Fall       ; divisor:dv1|rckd ;
;  sQ[4]    ; divisor:dv1|rckd ; 5.450 ; 5.411 ; Fall       ; divisor:dv1|rckd ;
;  sQ[5]    ; divisor:dv1|rckd ; 5.398 ; 5.354 ; Fall       ; divisor:dv1|rckd ;
;  sQ[6]    ; divisor:dv1|rckd ; 5.628 ; 5.551 ; Fall       ; divisor:dv1|rckd ;
;  sQ[7]    ; divisor:dv1|rckd ; 5.432 ; 5.383 ; Fall       ; divisor:dv1|rckd ;
;  sQ[8]    ; divisor:dv1|rckd ; 5.615 ; 5.544 ; Fall       ; divisor:dv1|rckd ;
;  sQ[9]    ; divisor:dv1|rckd ; 5.432 ; 5.384 ; Fall       ; divisor:dv1|rckd ;
+-----------+------------------+-------+-------+------------+------------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+-----------+------------------+-------+-------+------------+------------------+
; Data Port ; Clock Port       ; Rise  ; Fall  ; Clock Edge ; Clock Reference  ;
+-----------+------------------+-------+-------+------------+------------------+
; sQ[*]     ; divisor:dv1|rckd ; 5.247 ; 5.212 ; Fall       ; divisor:dv1|rckd ;
;  sQ[0]    ; divisor:dv1|rckd ; 5.247 ; 5.290 ; Fall       ; divisor:dv1|rckd ;
;  sQ[1]    ; divisor:dv1|rckd ; 6.581 ; 6.655 ; Fall       ; divisor:dv1|rckd ;
;  sQ[2]    ; divisor:dv1|rckd ; 5.326 ; 5.277 ; Fall       ; divisor:dv1|rckd ;
;  sQ[3]    ; divisor:dv1|rckd ; 5.458 ; 5.384 ; Fall       ; divisor:dv1|rckd ;
;  sQ[4]    ; divisor:dv1|rckd ; 5.308 ; 5.268 ; Fall       ; divisor:dv1|rckd ;
;  sQ[5]    ; divisor:dv1|rckd ; 5.256 ; 5.212 ; Fall       ; divisor:dv1|rckd ;
;  sQ[6]    ; divisor:dv1|rckd ; 5.477 ; 5.402 ; Fall       ; divisor:dv1|rckd ;
;  sQ[7]    ; divisor:dv1|rckd ; 5.289 ; 5.241 ; Fall       ; divisor:dv1|rckd ;
;  sQ[8]    ; divisor:dv1|rckd ; 5.465 ; 5.394 ; Fall       ; divisor:dv1|rckd ;
;  sQ[9]    ; divisor:dv1|rckd ; 5.290 ; 5.242 ; Fall       ; divisor:dv1|rckd ;
+-----------+------------------+-------+-------+------------+------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------+
; Fast 1200mV 0C Model Setup Summary        ;
+------------------+--------+---------------+
; Clock            ; Slack  ; End Point TNS ;
+------------------+--------+---------------+
; ck               ; -0.927 ; -13.736       ;
; divisor:dv1|rckd ; 0.079  ; 0.000         ;
+------------------+--------+---------------+


+-------------------------------------------+
; Fast 1200mV 0C Model Hold Summary         ;
+------------------+--------+---------------+
; Clock            ; Slack  ; End Point TNS ;
+------------------+--------+---------------+
; ck               ; -0.275 ; -0.275        ;
; divisor:dv1|rckd ; 0.185  ; 0.000         ;
+------------------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+------------------+--------+----------------------+
; Clock            ; Slack  ; End Point TNS        ;
+------------------+--------+----------------------+
; ck               ; -3.000 ; -28.261              ;
; divisor:dv1|rckd ; -1.000 ; -12.000              ;
+------------------+--------+----------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'ck'                                                                                       ;
+--------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; -0.927 ; divisor:dv1|rc[0]  ; divisor:dv1|rckd   ; ck           ; ck          ; 1.000        ; -0.039     ; 1.875      ;
; -0.905 ; divisor:dv1|rc[4]  ; divisor:dv1|rckd   ; ck           ; ck          ; 1.000        ; -0.039     ; 1.853      ;
; -0.889 ; divisor:dv1|rc[2]  ; divisor:dv1|rckd   ; ck           ; ck          ; 1.000        ; -0.039     ; 1.837      ;
; -0.889 ; divisor:dv1|rc[7]  ; divisor:dv1|rckd   ; ck           ; ck          ; 1.000        ; -0.039     ; 1.837      ;
; -0.874 ; divisor:dv1|rc[1]  ; divisor:dv1|rckd   ; ck           ; ck          ; 1.000        ; -0.039     ; 1.822      ;
; -0.842 ; divisor:dv1|rc[19] ; divisor:dv1|rckd   ; ck           ; ck          ; 1.000        ; -0.039     ; 1.790      ;
; -0.841 ; divisor:dv1|rc[16] ; divisor:dv1|rckd   ; ck           ; ck          ; 1.000        ; -0.039     ; 1.789      ;
; -0.840 ; divisor:dv1|rc[11] ; divisor:dv1|rckd   ; ck           ; ck          ; 1.000        ; -0.039     ; 1.788      ;
; -0.822 ; divisor:dv1|rc[5]  ; divisor:dv1|rckd   ; ck           ; ck          ; 1.000        ; -0.038     ; 1.771      ;
; -0.801 ; divisor:dv1|rc[6]  ; divisor:dv1|rckd   ; ck           ; ck          ; 1.000        ; -0.038     ; 1.750      ;
; -0.791 ; divisor:dv1|rc[12] ; divisor:dv1|rckd   ; ck           ; ck          ; 1.000        ; -0.039     ; 1.739      ;
; -0.778 ; divisor:dv1|rc[1]  ; divisor:dv1|rc[14] ; ck           ; ck          ; 1.000        ; -0.039     ; 1.726      ;
; -0.772 ; divisor:dv1|rc[0]  ; divisor:dv1|rc[20] ; ck           ; ck          ; 1.000        ; -0.038     ; 1.721      ;
; -0.772 ; divisor:dv1|rc[0]  ; divisor:dv1|rc[21] ; ck           ; ck          ; 1.000        ; -0.038     ; 1.721      ;
; -0.767 ; divisor:dv1|rc[18] ; divisor:dv1|rckd   ; ck           ; ck          ; 1.000        ; -0.039     ; 1.715      ;
; -0.765 ; divisor:dv1|rc[1]  ; divisor:dv1|rc[13] ; ck           ; ck          ; 1.000        ; -0.039     ; 1.713      ;
; -0.757 ; divisor:dv1|rc[10] ; divisor:dv1|rckd   ; ck           ; ck          ; 1.000        ; -0.038     ; 1.706      ;
; -0.756 ; divisor:dv1|rc[1]  ; divisor:dv1|rc[19] ; ck           ; ck          ; 1.000        ; -0.038     ; 1.705      ;
; -0.756 ; divisor:dv1|rc[17] ; divisor:dv1|rckd   ; ck           ; ck          ; 1.000        ; -0.039     ; 1.704      ;
; -0.756 ; divisor:dv1|rc[9]  ; divisor:dv1|rckd   ; ck           ; ck          ; 1.000        ; -0.038     ; 1.705      ;
; -0.752 ; divisor:dv1|rc[3]  ; divisor:dv1|rckd   ; ck           ; ck          ; 1.000        ; -0.039     ; 1.700      ;
; -0.750 ; divisor:dv1|rc[4]  ; divisor:dv1|rc[20] ; ck           ; ck          ; 1.000        ; -0.038     ; 1.699      ;
; -0.750 ; divisor:dv1|rc[4]  ; divisor:dv1|rc[21] ; ck           ; ck          ; 1.000        ; -0.038     ; 1.699      ;
; -0.750 ; divisor:dv1|rc[0]  ; divisor:dv1|rc[13] ; ck           ; ck          ; 1.000        ; -0.039     ; 1.698      ;
; -0.741 ; divisor:dv1|rc[0]  ; divisor:dv1|rc[19] ; ck           ; ck          ; 1.000        ; -0.038     ; 1.690      ;
; -0.737 ; divisor:dv1|rc[8]  ; divisor:dv1|rckd   ; ck           ; ck          ; 1.000        ; -0.039     ; 1.685      ;
; -0.734 ; divisor:dv1|rc[2]  ; divisor:dv1|rc[20] ; ck           ; ck          ; 1.000        ; -0.038     ; 1.683      ;
; -0.734 ; divisor:dv1|rc[7]  ; divisor:dv1|rc[20] ; ck           ; ck          ; 1.000        ; -0.038     ; 1.683      ;
; -0.734 ; divisor:dv1|rc[2]  ; divisor:dv1|rc[21] ; ck           ; ck          ; 1.000        ; -0.038     ; 1.683      ;
; -0.734 ; divisor:dv1|rc[7]  ; divisor:dv1|rc[21] ; ck           ; ck          ; 1.000        ; -0.038     ; 1.683      ;
; -0.729 ; divisor:dv1|rc[0]  ; divisor:dv1|rc[14] ; ck           ; ck          ; 1.000        ; -0.039     ; 1.677      ;
; -0.726 ; divisor:dv1|rc[1]  ; divisor:dv1|rc[15] ; ck           ; ck          ; 1.000        ; -0.039     ; 1.674      ;
; -0.720 ; divisor:dv1|rc[5]  ; divisor:dv1|rc[14] ; ck           ; ck          ; 1.000        ; -0.038     ; 1.669      ;
; -0.719 ; divisor:dv1|rc[1]  ; divisor:dv1|rc[20] ; ck           ; ck          ; 1.000        ; -0.038     ; 1.668      ;
; -0.719 ; divisor:dv1|rc[1]  ; divisor:dv1|rc[21] ; ck           ; ck          ; 1.000        ; -0.038     ; 1.668      ;
; -0.716 ; divisor:dv1|rc[20] ; divisor:dv1|rckd   ; ck           ; ck          ; 1.000        ; -0.039     ; 1.664      ;
; -0.716 ; divisor:dv1|rc[21] ; divisor:dv1|rckd   ; ck           ; ck          ; 1.000        ; -0.039     ; 1.664      ;
; -0.711 ; divisor:dv1|rc[0]  ; divisor:dv1|rc[15] ; ck           ; ck          ; 1.000        ; -0.039     ; 1.659      ;
; -0.710 ; divisor:dv1|rc[3]  ; divisor:dv1|rc[14] ; ck           ; ck          ; 1.000        ; -0.039     ; 1.658      ;
; -0.707 ; divisor:dv1|rc[5]  ; divisor:dv1|rc[13] ; ck           ; ck          ; 1.000        ; -0.038     ; 1.656      ;
; -0.698 ; divisor:dv1|rc[5]  ; divisor:dv1|rc[19] ; ck           ; ck          ; 1.000        ; -0.037     ; 1.648      ;
; -0.697 ; divisor:dv1|rc[3]  ; divisor:dv1|rc[13] ; ck           ; ck          ; 1.000        ; -0.039     ; 1.645      ;
; -0.690 ; divisor:dv1|rc[14] ; divisor:dv1|rckd   ; ck           ; ck          ; 1.000        ; -0.038     ; 1.639      ;
; -0.688 ; divisor:dv1|rc[3]  ; divisor:dv1|rc[19] ; ck           ; ck          ; 1.000        ; -0.038     ; 1.637      ;
; -0.687 ; divisor:dv1|rc[19] ; divisor:dv1|rc[20] ; ck           ; ck          ; 1.000        ; -0.038     ; 1.636      ;
; -0.687 ; divisor:dv1|rc[19] ; divisor:dv1|rc[21] ; ck           ; ck          ; 1.000        ; -0.038     ; 1.636      ;
; -0.686 ; divisor:dv1|rc[15] ; divisor:dv1|rckd   ; ck           ; ck          ; 1.000        ; -0.038     ; 1.635      ;
; -0.686 ; divisor:dv1|rc[16] ; divisor:dv1|rc[20] ; ck           ; ck          ; 1.000        ; -0.038     ; 1.635      ;
; -0.686 ; divisor:dv1|rc[16] ; divisor:dv1|rc[21] ; ck           ; ck          ; 1.000        ; -0.038     ; 1.635      ;
; -0.682 ; divisor:dv1|rc[2]  ; divisor:dv1|rc[13] ; ck           ; ck          ; 1.000        ; -0.039     ; 1.630      ;
; -0.677 ; divisor:dv1|rc[1]  ; divisor:dv1|rc[18] ; ck           ; ck          ; 1.000        ; -0.038     ; 1.626      ;
; -0.675 ; divisor:dv1|rc[11] ; divisor:dv1|rc[20] ; ck           ; ck          ; 1.000        ; -0.038     ; 1.624      ;
; -0.675 ; divisor:dv1|rc[11] ; divisor:dv1|rc[21] ; ck           ; ck          ; 1.000        ; -0.038     ; 1.624      ;
; -0.673 ; divisor:dv1|rc[0]  ; divisor:dv1|rc[3]  ; ck           ; ck          ; 1.000        ; -0.038     ; 1.622      ;
; -0.673 ; divisor:dv1|rc[2]  ; divisor:dv1|rc[19] ; ck           ; ck          ; 1.000        ; -0.038     ; 1.622      ;
; -0.668 ; divisor:dv1|rc[5]  ; divisor:dv1|rc[15] ; ck           ; ck          ; 1.000        ; -0.038     ; 1.617      ;
; -0.667 ; divisor:dv1|rc[5]  ; divisor:dv1|rc[20] ; ck           ; ck          ; 1.000        ; -0.037     ; 1.617      ;
; -0.667 ; divisor:dv1|rc[5]  ; divisor:dv1|rc[21] ; ck           ; ck          ; 1.000        ; -0.037     ; 1.617      ;
; -0.661 ; divisor:dv1|rc[2]  ; divisor:dv1|rc[14] ; ck           ; ck          ; 1.000        ; -0.039     ; 1.609      ;
; -0.658 ; divisor:dv1|rc[3]  ; divisor:dv1|rc[15] ; ck           ; ck          ; 1.000        ; -0.039     ; 1.606      ;
; -0.655 ; divisor:dv1|rc[0]  ; divisor:dv1|rc[16] ; ck           ; ck          ; 1.000        ; -0.038     ; 1.604      ;
; -0.653 ; divisor:dv1|rc[4]  ; divisor:dv1|rc[3]  ; ck           ; ck          ; 1.000        ; -0.038     ; 1.602      ;
; -0.652 ; divisor:dv1|rc[0]  ; divisor:dv1|rc[17] ; ck           ; ck          ; 1.000        ; -0.038     ; 1.601      ;
; -0.646 ; divisor:dv1|rc[6]  ; divisor:dv1|rc[20] ; ck           ; ck          ; 1.000        ; -0.037     ; 1.596      ;
; -0.646 ; divisor:dv1|rc[6]  ; divisor:dv1|rc[21] ; ck           ; ck          ; 1.000        ; -0.037     ; 1.596      ;
; -0.643 ; divisor:dv1|rc[2]  ; divisor:dv1|rc[15] ; ck           ; ck          ; 1.000        ; -0.039     ; 1.591      ;
; -0.640 ; divisor:dv1|rc[2]  ; divisor:dv1|rc[3]  ; ck           ; ck          ; 1.000        ; -0.038     ; 1.589      ;
; -0.635 ; divisor:dv1|rc[7]  ; divisor:dv1|rc[3]  ; ck           ; ck          ; 1.000        ; -0.038     ; 1.584      ;
; -0.633 ; divisor:dv1|rc[4]  ; divisor:dv1|rc[16] ; ck           ; ck          ; 1.000        ; -0.038     ; 1.582      ;
; -0.631 ; divisor:dv1|rc[6]  ; divisor:dv1|rc[13] ; ck           ; ck          ; 1.000        ; -0.038     ; 1.580      ;
; -0.630 ; divisor:dv1|rc[4]  ; divisor:dv1|rc[17] ; ck           ; ck          ; 1.000        ; -0.038     ; 1.579      ;
; -0.629 ; divisor:dv1|rc[1]  ; divisor:dv1|rc[3]  ; ck           ; ck          ; 1.000        ; -0.038     ; 1.578      ;
; -0.628 ; divisor:dv1|rc[0]  ; divisor:dv1|rc[18] ; ck           ; ck          ; 1.000        ; -0.038     ; 1.577      ;
; -0.626 ; divisor:dv1|rc[0]  ; divisor:dv1|rc[11] ; ck           ; ck          ; 1.000        ; -0.038     ; 1.575      ;
; -0.626 ; divisor:dv1|rc[0]  ; divisor:dv1|rc[12] ; ck           ; ck          ; 1.000        ; -0.038     ; 1.575      ;
; -0.624 ; divisor:dv1|rc[1]  ; divisor:dv1|rc[17] ; ck           ; ck          ; 1.000        ; -0.038     ; 1.573      ;
; -0.622 ; divisor:dv1|rc[6]  ; divisor:dv1|rc[19] ; ck           ; ck          ; 1.000        ; -0.037     ; 1.572      ;
; -0.620 ; divisor:dv1|rc[13] ; divisor:dv1|rc[14] ; ck           ; ck          ; 1.000        ; -0.038     ; 1.569      ;
; -0.619 ; divisor:dv1|rc[1]  ; divisor:dv1|rc[16] ; ck           ; ck          ; 1.000        ; -0.038     ; 1.568      ;
; -0.619 ; divisor:dv1|rc[5]  ; divisor:dv1|rc[18] ; ck           ; ck          ; 1.000        ; -0.037     ; 1.569      ;
; -0.617 ; divisor:dv1|rc[6]  ; divisor:dv1|rc[14] ; ck           ; ck          ; 1.000        ; -0.038     ; 1.566      ;
; -0.617 ; divisor:dv1|rc[2]  ; divisor:dv1|rc[16] ; ck           ; ck          ; 1.000        ; -0.038     ; 1.566      ;
; -0.617 ; divisor:dv1|rc[7]  ; divisor:dv1|rc[16] ; ck           ; ck          ; 1.000        ; -0.038     ; 1.566      ;
; -0.616 ; divisor:dv1|rc[4]  ; divisor:dv1|rc[13] ; ck           ; ck          ; 1.000        ; -0.039     ; 1.564      ;
; -0.614 ; divisor:dv1|rc[2]  ; divisor:dv1|rc[17] ; ck           ; ck          ; 1.000        ; -0.038     ; 1.563      ;
; -0.614 ; divisor:dv1|rc[7]  ; divisor:dv1|rc[17] ; ck           ; ck          ; 1.000        ; -0.038     ; 1.563      ;
; -0.613 ; divisor:dv1|rc[0]  ; divisor:dv1|rc[6]  ; ck           ; ck          ; 1.000        ; -0.039     ; 1.561      ;
; -0.612 ; divisor:dv1|rc[18] ; divisor:dv1|rc[20] ; ck           ; ck          ; 1.000        ; -0.038     ; 1.561      ;
; -0.612 ; divisor:dv1|rc[18] ; divisor:dv1|rc[21] ; ck           ; ck          ; 1.000        ; -0.038     ; 1.561      ;
; -0.609 ; divisor:dv1|rc[12] ; divisor:dv1|rc[20] ; ck           ; ck          ; 1.000        ; -0.038     ; 1.558      ;
; -0.609 ; divisor:dv1|rc[12] ; divisor:dv1|rc[21] ; ck           ; ck          ; 1.000        ; -0.038     ; 1.558      ;
; -0.609 ; divisor:dv1|rc[3]  ; divisor:dv1|rc[18] ; ck           ; ck          ; 1.000        ; -0.038     ; 1.558      ;
; -0.609 ; divisor:dv1|rc[11] ; divisor:dv1|rc[3]  ; ck           ; ck          ; 1.000        ; -0.038     ; 1.558      ;
; -0.608 ; divisor:dv1|rc[1]  ; divisor:dv1|rc[10] ; ck           ; ck          ; 1.000        ; -0.039     ; 1.556      ;
; -0.607 ; divisor:dv1|rc[4]  ; divisor:dv1|rc[19] ; ck           ; ck          ; 1.000        ; -0.038     ; 1.556      ;
; -0.605 ; divisor:dv1|rc[4]  ; divisor:dv1|rc[18] ; ck           ; ck          ; 1.000        ; -0.038     ; 1.554      ;
; -0.604 ; divisor:dv1|rc[3]  ; divisor:dv1|rc[21] ; ck           ; ck          ; 1.000        ; -0.038     ; 1.553      ;
; -0.604 ; divisor:dv1|rc[4]  ; divisor:dv1|rc[11] ; ck           ; ck          ; 1.000        ; -0.038     ; 1.553      ;
; -0.604 ; divisor:dv1|rc[4]  ; divisor:dv1|rc[12] ; ck           ; ck          ; 1.000        ; -0.038     ; 1.553      ;
; -0.602 ; divisor:dv1|rc[10] ; divisor:dv1|rc[20] ; ck           ; ck          ; 1.000        ; -0.037     ; 1.552      ;
+--------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'divisor:dv1|rckd'                                                                                   ;
+-------+---------------------+---------------------+------------------+------------------+--------------+------------+------------+
; Slack ; From Node           ; To Node             ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+---------------------+------------------+------------------+--------------+------------+------------+
; 0.079 ; contador:sq1|Ff[14] ; contador:sq1|Ff[12] ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.038     ; 0.870      ;
; 0.079 ; contador:sq1|Ff[14] ; contador:sq1|Ff[11] ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.038     ; 0.870      ;
; 0.079 ; contador:sq1|Ff[14] ; contador:sq1|Ff[10] ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.038     ; 0.870      ;
; 0.079 ; contador:sq1|Ff[14] ; contador:sq1|Ff[9]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.038     ; 0.870      ;
; 0.079 ; contador:sq1|Ff[14] ; contador:sq1|Ff[8]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.038     ; 0.870      ;
; 0.079 ; contador:sq1|Ff[14] ; contador:sq1|Ff[7]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.038     ; 0.870      ;
; 0.079 ; contador:sq1|Ff[14] ; contador:sq1|Ff[6]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.038     ; 0.870      ;
; 0.079 ; contador:sq1|Ff[14] ; contador:sq1|Ff[5]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.038     ; 0.870      ;
; 0.086 ; contador:sq1|Ff[13] ; contador:sq1|Ff[4]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.038     ; 0.863      ;
; 0.125 ; contador:sq1|Ff[3]  ; contador:sq1|Ff[10] ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.038     ; 0.824      ;
; 0.125 ; contador:sq1|Ff[3]  ; contador:sq1|Ff[7]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.038     ; 0.824      ;
; 0.126 ; contador:sq1|Ff[3]  ; contador:sq1|Ff[11] ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.038     ; 0.823      ;
; 0.126 ; contador:sq1|Ff[3]  ; contador:sq1|Ff[6]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.038     ; 0.823      ;
; 0.127 ; contador:sq1|Ff[3]  ; contador:sq1|Ff[9]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.038     ; 0.822      ;
; 0.127 ; contador:sq1|Ff[3]  ; contador:sq1|Ff[8]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.038     ; 0.822      ;
; 0.131 ; contador:sq1|Ff[5]  ; contador:sq1|Ff[4]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.038     ; 0.818      ;
; 0.144 ; contador:sq1|Ff[3]  ; contador:sq1|Ff[12] ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.038     ; 0.805      ;
; 0.144 ; contador:sq1|Ff[3]  ; contador:sq1|Ff[5]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.038     ; 0.805      ;
; 0.188 ; contador:sq1|Ff[14] ; contador:sq1|Ff[4]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.038     ; 0.761      ;
; 0.212 ; contador:sq1|Ff[12] ; contador:sq1|Ff[13] ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.038     ; 0.737      ;
; 0.212 ; contador:sq1|Ff[3]  ; contador:sq1|Ff[4]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.038     ; 0.737      ;
; 0.233 ; contador:sq1|Ff[13] ; contador:sq1|Ff[13] ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.038     ; 0.716      ;
; 0.241 ; contador:sq1|Ff[13] ; contador:sq1|Ff[10] ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.038     ; 0.708      ;
; 0.241 ; contador:sq1|Ff[13] ; contador:sq1|Ff[7]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.038     ; 0.708      ;
; 0.242 ; contador:sq1|Ff[13] ; contador:sq1|Ff[11] ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.038     ; 0.707      ;
; 0.242 ; contador:sq1|Ff[13] ; contador:sq1|Ff[6]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.038     ; 0.707      ;
; 0.243 ; contador:sq1|Ff[13] ; contador:sq1|Ff[9]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.038     ; 0.706      ;
; 0.243 ; contador:sq1|Ff[13] ; contador:sq1|Ff[8]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.038     ; 0.706      ;
; 0.245 ; contador:sq1|Ff[3]  ; contador:sq1|Ff[14] ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.038     ; 0.704      ;
; 0.245 ; contador:sq1|Ff[3]  ; contador:sq1|Ff[13] ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.038     ; 0.704      ;
; 0.248 ; contador:sq1|Ff[4]  ; contador:sq1|Ff[10] ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.038     ; 0.701      ;
; 0.248 ; contador:sq1|Ff[4]  ; contador:sq1|Ff[7]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.038     ; 0.701      ;
; 0.249 ; contador:sq1|Ff[4]  ; contador:sq1|Ff[11] ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.038     ; 0.700      ;
; 0.249 ; contador:sq1|Ff[4]  ; contador:sq1|Ff[6]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.038     ; 0.700      ;
; 0.250 ; contador:sq1|Ff[4]  ; contador:sq1|Ff[9]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.038     ; 0.699      ;
; 0.250 ; contador:sq1|Ff[4]  ; contador:sq1|Ff[8]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.038     ; 0.699      ;
; 0.287 ; contador:sq1|Ff[4]  ; contador:sq1|Ff[13] ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.038     ; 0.662      ;
; 0.315 ; contador:sq1|Ff[14] ; contador:sq1|Ff[3]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.038     ; 0.634      ;
; 0.315 ; contador:sq1|Ff[14] ; contador:sq1|Ff[13] ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.038     ; 0.634      ;
; 0.348 ; contador:sq1|Ff[8]  ; contador:sq1|Ff[7]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.038     ; 0.601      ;
; 0.356 ; contador:sq1|Ff[13] ; contador:sq1|Ff[14] ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.038     ; 0.593      ;
; 0.364 ; contador:sq1|Ff[13] ; contador:sq1|Ff[5]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.038     ; 0.585      ;
; 0.378 ; contador:sq1|Ff[13] ; contador:sq1|Ff[3]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.038     ; 0.571      ;
; 0.387 ; contador:sq1|Ff[11] ; contador:sq1|Ff[12] ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.038     ; 0.562      ;
; 0.387 ; contador:sq1|Ff[10] ; contador:sq1|Ff[11] ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.038     ; 0.562      ;
; 0.387 ; contador:sq1|Ff[5]  ; contador:sq1|Ff[6]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.038     ; 0.562      ;
; 0.410 ; contador:sq1|Ff[6]  ; contador:sq1|Ff[5]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.038     ; 0.539      ;
; 0.411 ; contador:sq1|Ff[8]  ; contador:sq1|Ff[9]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.038     ; 0.538      ;
; 0.413 ; contador:sq1|Ff[6]  ; contador:sq1|Ff[7]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.038     ; 0.536      ;
; 0.413 ; contador:sq1|Ff[12] ; contador:sq1|Ff[11] ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.038     ; 0.536      ;
; 0.419 ; contador:sq1|Ff[10] ; contador:sq1|Ff[9]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.038     ; 0.530      ;
; 0.420 ; contador:sq1|Ff[11] ; contador:sq1|Ff[10] ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.038     ; 0.529      ;
; 0.421 ; contador:sq1|Ff[9]  ; contador:sq1|Ff[8]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.038     ; 0.528      ;
; 0.438 ; contador:sq1|Ff[13] ; contador:sq1|Ff[12] ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.038     ; 0.511      ;
; 0.444 ; contador:sq1|Ff[4]  ; contador:sq1|Ff[12] ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.038     ; 0.505      ;
; 0.449 ; contador:sq1|Ff[4]  ; contador:sq1|Ff[3]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.038     ; 0.500      ;
; 0.451 ; contador:sq1|Ff[4]  ; contador:sq1|Ff[14] ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.038     ; 0.498      ;
; 0.456 ; contador:sq1|Ff[4]  ; contador:sq1|Ff[5]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.038     ; 0.493      ;
; 0.482 ; contador:sq1|Ff[7]  ; contador:sq1|Ff[8]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.038     ; 0.467      ;
; 0.485 ; contador:sq1|Ff[9]  ; contador:sq1|Ff[10] ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.038     ; 0.464      ;
; 0.485 ; contador:sq1|Ff[7]  ; contador:sq1|Ff[6]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.038     ; 0.464      ;
; 0.590 ; contador:sq1|Ff[4]  ; contador:sq1|Ff[4]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.038     ; 0.359      ;
; 0.599 ; contador:sq1|Ff[14] ; contador:sq1|Ff[14] ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.038     ; 0.350      ;
; 0.599 ; contador:sq1|Ff[3]  ; contador:sq1|Ff[3]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 1.000        ; -0.038     ; 0.350      ;
+-------+---------------------+---------------------+------------------+------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'ck'                                                                                            ;
+--------+--------------------+--------------------+------------------+-------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node            ; Launch Clock     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+--------------------+------------------+-------------+--------------+------------+------------+
; -0.275 ; divisor:dv1|rckd   ; divisor:dv1|rckd   ; divisor:dv1|rckd ; ck          ; 0.000        ; 1.799      ; 1.743      ;
; 0.116  ; divisor:dv1|rckd   ; divisor:dv1|rckd   ; divisor:dv1|rckd ; ck          ; -0.500       ; 1.799      ; 1.634      ;
; 0.303  ; divisor:dv1|rc[2]  ; divisor:dv1|rc[2]  ; ck               ; ck          ; 0.000        ; 0.038      ; 0.425      ;
; 0.414  ; divisor:dv1|rc[21] ; divisor:dv1|rc[21] ; ck               ; ck          ; 0.000        ; 0.038      ; 0.536      ;
; 0.453  ; divisor:dv1|rc[1]  ; divisor:dv1|rc[2]  ; ck               ; ck          ; 0.000        ; 0.038      ; 0.575      ;
; 0.456  ; divisor:dv1|rc[20] ; divisor:dv1|rc[20] ; ck               ; ck          ; 0.000        ; 0.038      ; 0.578      ;
; 0.466  ; divisor:dv1|rc[0]  ; divisor:dv1|rc[2]  ; ck               ; ck          ; 0.000        ; 0.038      ; 0.588      ;
; 0.515  ; divisor:dv1|rc[18] ; divisor:dv1|rc[18] ; ck               ; ck          ; 0.000        ; 0.038      ; 0.637      ;
; 0.519  ; divisor:dv1|rc[8]  ; divisor:dv1|rc[8]  ; ck               ; ck          ; 0.000        ; 0.038      ; 0.641      ;
; 0.579  ; divisor:dv1|rc[1]  ; divisor:dv1|rc[1]  ; ck               ; ck          ; 0.000        ; 0.038      ; 0.701      ;
; 0.581  ; divisor:dv1|rc[7]  ; divisor:dv1|rc[7]  ; ck               ; ck          ; 0.000        ; 0.038      ; 0.703      ;
; 0.582  ; divisor:dv1|rc[4]  ; divisor:dv1|rc[4]  ; ck               ; ck          ; 0.000        ; 0.038      ; 0.704      ;
; 0.582  ; divisor:dv1|rc[12] ; divisor:dv1|rc[12] ; ck               ; ck          ; 0.000        ; 0.038      ; 0.704      ;
; 0.583  ; divisor:dv1|rc[11] ; divisor:dv1|rc[11] ; ck               ; ck          ; 0.000        ; 0.038      ; 0.705      ;
; 0.599  ; divisor:dv1|rc[0]  ; divisor:dv1|rc[0]  ; ck               ; ck          ; 0.000        ; 0.038      ; 0.721      ;
; 0.611  ; divisor:dv1|rc[16] ; divisor:dv1|rc[16] ; ck               ; ck          ; 0.000        ; 0.038      ; 0.733      ;
; 0.615  ; divisor:dv1|rc[17] ; divisor:dv1|rc[17] ; ck               ; ck          ; 0.000        ; 0.038      ; 0.737      ;
; 0.615  ; divisor:dv1|rc[20] ; divisor:dv1|rc[21] ; ck               ; ck          ; 0.000        ; 0.038      ; 0.737      ;
; 0.618  ; divisor:dv1|rc[18] ; divisor:dv1|rc[20] ; ck               ; ck          ; 0.000        ; 0.038      ; 0.740      ;
; 0.666  ; divisor:dv1|rc[7]  ; divisor:dv1|rc[8]  ; ck               ; ck          ; 0.000        ; 0.038      ; 0.788      ;
; 0.667  ; divisor:dv1|rc[19] ; divisor:dv1|rc[19] ; ck               ; ck          ; 0.000        ; 0.038      ; 0.789      ;
; 0.681  ; divisor:dv1|rc[18] ; divisor:dv1|rc[21] ; ck               ; ck          ; 0.000        ; 0.038      ; 0.803      ;
; 0.688  ; divisor:dv1|rc[19] ; divisor:dv1|rc[20] ; ck               ; ck          ; 0.000        ; 0.038      ; 0.810      ;
; 0.705  ; divisor:dv1|rc[9]  ; divisor:dv1|rc[9]  ; ck               ; ck          ; 0.000        ; 0.038      ; 0.827      ;
; 0.722  ; divisor:dv1|rc[6]  ; divisor:dv1|rc[6]  ; ck               ; ck          ; 0.000        ; 0.038      ; 0.844      ;
; 0.729  ; divisor:dv1|rc[3]  ; divisor:dv1|rc[4]  ; ck               ; ck          ; 0.000        ; 0.038      ; 0.851      ;
; 0.730  ; divisor:dv1|rc[11] ; divisor:dv1|rc[12] ; ck               ; ck          ; 0.000        ; 0.038      ; 0.852      ;
; 0.737  ; divisor:dv1|rc[0]  ; divisor:dv1|rc[1]  ; ck               ; ck          ; 0.000        ; 0.038      ; 0.859      ;
; 0.741  ; divisor:dv1|rc[2]  ; divisor:dv1|rc[4]  ; ck               ; ck          ; 0.000        ; 0.038      ; 0.863      ;
; 0.742  ; divisor:dv1|rc[18] ; divisor:dv1|rc[19] ; ck               ; ck          ; 0.000        ; 0.038      ; 0.864      ;
; 0.747  ; divisor:dv1|rc[4]  ; divisor:dv1|rc[8]  ; ck               ; ck          ; 0.000        ; 0.038      ; 0.869      ;
; 0.748  ; divisor:dv1|rc[17] ; divisor:dv1|rc[18] ; ck               ; ck          ; 0.000        ; 0.038      ; 0.870      ;
; 0.751  ; divisor:dv1|rc[19] ; divisor:dv1|rc[21] ; ck               ; ck          ; 0.000        ; 0.038      ; 0.873      ;
; 0.755  ; divisor:dv1|rc[17] ; divisor:dv1|rc[20] ; ck               ; ck          ; 0.000        ; 0.038      ; 0.877      ;
; 0.759  ; divisor:dv1|rc[12] ; divisor:dv1|rc[16] ; ck               ; ck          ; 0.000        ; 0.038      ; 0.881      ;
; 0.759  ; divisor:dv1|rc[16] ; divisor:dv1|rc[18] ; ck               ; ck          ; 0.000        ; 0.038      ; 0.881      ;
; 0.760  ; divisor:dv1|rc[6]  ; divisor:dv1|rc[8]  ; ck               ; ck          ; 0.000        ; 0.039      ; 0.883      ;
; 0.766  ; divisor:dv1|rc[16] ; divisor:dv1|rc[20] ; ck               ; ck          ; 0.000        ; 0.038      ; 0.888      ;
; 0.771  ; divisor:dv1|rc[16] ; divisor:dv1|rc[17] ; ck               ; ck          ; 0.000        ; 0.038      ; 0.893      ;
; 0.774  ; divisor:dv1|rc[5]  ; divisor:dv1|rc[5]  ; ck               ; ck          ; 0.000        ; 0.038      ; 0.896      ;
; 0.782  ; divisor:dv1|rc[10] ; divisor:dv1|rc[10] ; ck               ; ck          ; 0.000        ; 0.038      ; 0.904      ;
; 0.794  ; divisor:dv1|rc[8]  ; divisor:dv1|rc[9]  ; ck               ; ck          ; 0.000        ; 0.037      ; 0.915      ;
; 0.795  ; divisor:dv1|rc[1]  ; divisor:dv1|rc[4]  ; ck               ; ck          ; 0.000        ; 0.038      ; 0.917      ;
; 0.798  ; divisor:dv1|rc[3]  ; divisor:dv1|rc[8]  ; ck               ; ck          ; 0.000        ; 0.038      ; 0.920      ;
; 0.800  ; divisor:dv1|rc[13] ; divisor:dv1|rc[10] ; ck               ; ck          ; 0.000        ; 0.038      ; 0.922      ;
; 0.800  ; divisor:dv1|rc[5]  ; divisor:dv1|rc[8]  ; ck               ; ck          ; 0.000        ; 0.039      ; 0.923      ;
; 0.801  ; divisor:dv1|rc[13] ; divisor:dv1|rc[5]  ; ck               ; ck          ; 0.000        ; 0.038      ; 0.923      ;
; 0.805  ; divisor:dv1|rc[4]  ; divisor:dv1|rc[6]  ; ck               ; ck          ; 0.000        ; 0.037      ; 0.926      ;
; 0.806  ; divisor:dv1|rc[13] ; divisor:dv1|rc[14] ; ck               ; ck          ; 0.000        ; 0.038      ; 0.928      ;
; 0.807  ; divisor:dv1|rc[4]  ; divisor:dv1|rc[7]  ; ck               ; ck          ; 0.000        ; 0.038      ; 0.929      ;
; 0.808  ; divisor:dv1|rc[8]  ; divisor:dv1|rc[11] ; ck               ; ck          ; 0.000        ; 0.038      ; 0.930      ;
; 0.808  ; divisor:dv1|rc[0]  ; divisor:dv1|rc[4]  ; ck               ; ck          ; 0.000        ; 0.038      ; 0.930      ;
; 0.810  ; divisor:dv1|rc[8]  ; divisor:dv1|rc[12] ; ck               ; ck          ; 0.000        ; 0.038      ; 0.932      ;
; 0.810  ; divisor:dv1|rc[2]  ; divisor:dv1|rc[8]  ; ck               ; ck          ; 0.000        ; 0.038      ; 0.932      ;
; 0.811  ; divisor:dv1|rc[11] ; divisor:dv1|rc[16] ; ck               ; ck          ; 0.000        ; 0.038      ; 0.933      ;
; 0.811  ; divisor:dv1|rc[12] ; divisor:dv1|rc[18] ; ck               ; ck          ; 0.000        ; 0.038      ; 0.933      ;
; 0.818  ; divisor:dv1|rc[17] ; divisor:dv1|rc[21] ; ck               ; ck          ; 0.000        ; 0.038      ; 0.940      ;
; 0.818  ; divisor:dv1|rc[12] ; divisor:dv1|rc[20] ; ck               ; ck          ; 0.000        ; 0.038      ; 0.940      ;
; 0.820  ; divisor:dv1|rc[6]  ; divisor:dv1|rc[7]  ; ck               ; ck          ; 0.000        ; 0.039      ; 0.943      ;
; 0.823  ; divisor:dv1|rc[12] ; divisor:dv1|rc[17] ; ck               ; ck          ; 0.000        ; 0.038      ; 0.945      ;
; 0.827  ; divisor:dv1|rc[10] ; divisor:dv1|rc[11] ; ck               ; ck          ; 0.000        ; 0.039      ; 0.950      ;
; 0.829  ; divisor:dv1|rc[10] ; divisor:dv1|rc[12] ; ck               ; ck          ; 0.000        ; 0.039      ; 0.952      ;
; 0.829  ; divisor:dv1|rc[16] ; divisor:dv1|rc[21] ; ck               ; ck          ; 0.000        ; 0.038      ; 0.951      ;
; 0.845  ; divisor:dv1|rc[7]  ; divisor:dv1|rc[9]  ; ck               ; ck          ; 0.000        ; 0.037      ; 0.966      ;
; 0.856  ; divisor:dv1|rc[3]  ; divisor:dv1|rc[6]  ; ck               ; ck          ; 0.000        ; 0.037      ; 0.977      ;
; 0.858  ; divisor:dv1|rc[5]  ; divisor:dv1|rc[6]  ; ck               ; ck          ; 0.000        ; 0.038      ; 0.980      ;
; 0.858  ; divisor:dv1|rc[3]  ; divisor:dv1|rc[7]  ; ck               ; ck          ; 0.000        ; 0.038      ; 0.980      ;
; 0.859  ; divisor:dv1|rc[8]  ; divisor:dv1|rc[10] ; ck               ; ck          ; 0.000        ; 0.037      ; 0.980      ;
; 0.859  ; divisor:dv1|rc[7]  ; divisor:dv1|rc[11] ; ck               ; ck          ; 0.000        ; 0.038      ; 0.981      ;
; 0.860  ; divisor:dv1|rc[5]  ; divisor:dv1|rc[7]  ; ck               ; ck          ; 0.000        ; 0.039      ; 0.983      ;
; 0.861  ; divisor:dv1|rc[7]  ; divisor:dv1|rc[12] ; ck               ; ck          ; 0.000        ; 0.038      ; 0.983      ;
; 0.863  ; divisor:dv1|rc[11] ; divisor:dv1|rc[18] ; ck               ; ck          ; 0.000        ; 0.038      ; 0.985      ;
; 0.863  ; divisor:dv1|rc[20] ; divisor:dv1|rc[10] ; ck               ; ck          ; 0.000        ; 0.037      ; 0.984      ;
; 0.864  ; divisor:dv1|rc[9]  ; divisor:dv1|rc[11] ; ck               ; ck          ; 0.000        ; 0.039      ; 0.987      ;
; 0.864  ; divisor:dv1|rc[1]  ; divisor:dv1|rc[8]  ; ck               ; ck          ; 0.000        ; 0.038      ; 0.986      ;
; 0.864  ; divisor:dv1|rc[20] ; divisor:dv1|rc[5]  ; ck               ; ck          ; 0.000        ; 0.037      ; 0.985      ;
; 0.866  ; divisor:dv1|rc[4]  ; divisor:dv1|rc[5]  ; ck               ; ck          ; 0.000        ; 0.037      ; 0.987      ;
; 0.866  ; divisor:dv1|rc[9]  ; divisor:dv1|rc[12] ; ck               ; ck          ; 0.000        ; 0.039      ; 0.989      ;
; 0.868  ; divisor:dv1|rc[13] ; divisor:dv1|rc[8]  ; ck               ; ck          ; 0.000        ; 0.039      ; 0.991      ;
; 0.868  ; divisor:dv1|rc[13] ; divisor:dv1|rc[1]  ; ck               ; ck          ; 0.000        ; 0.039      ; 0.991      ;
; 0.868  ; divisor:dv1|rc[2]  ; divisor:dv1|rc[6]  ; ck               ; ck          ; 0.000        ; 0.037      ; 0.989      ;
; 0.869  ; divisor:dv1|rc[13] ; divisor:dv1|rc[7]  ; ck               ; ck          ; 0.000        ; 0.039      ; 0.992      ;
; 0.869  ; divisor:dv1|rc[13] ; divisor:dv1|rc[0]  ; ck               ; ck          ; 0.000        ; 0.039      ; 0.992      ;
; 0.869  ; divisor:dv1|rc[13] ; divisor:dv1|rc[4]  ; ck               ; ck          ; 0.000        ; 0.039      ; 0.992      ;
; 0.870  ; divisor:dv1|rc[11] ; divisor:dv1|rc[20] ; ck               ; ck          ; 0.000        ; 0.038      ; 0.992      ;
; 0.870  ; divisor:dv1|rc[2]  ; divisor:dv1|rc[7]  ; ck               ; ck          ; 0.000        ; 0.038      ; 0.992      ;
; 0.873  ; divisor:dv1|rc[20] ; divisor:dv1|rc[14] ; ck               ; ck          ; 0.000        ; 0.037      ; 0.994      ;
; 0.874  ; divisor:dv1|rc[14] ; divisor:dv1|rc[16] ; ck               ; ck          ; 0.000        ; 0.039      ; 0.997      ;
; 0.874  ; divisor:dv1|rc[21] ; divisor:dv1|rc[10] ; ck               ; ck          ; 0.000        ; 0.037      ; 0.995      ;
; 0.875  ; divisor:dv1|rc[21] ; divisor:dv1|rc[5]  ; ck               ; ck          ; 0.000        ; 0.037      ; 0.996      ;
; 0.875  ; divisor:dv1|rc[11] ; divisor:dv1|rc[17] ; ck               ; ck          ; 0.000        ; 0.038      ; 0.997      ;
; 0.877  ; divisor:dv1|rc[0]  ; divisor:dv1|rc[8]  ; ck               ; ck          ; 0.000        ; 0.038      ; 0.999      ;
; 0.879  ; divisor:dv1|rc[17] ; divisor:dv1|rc[19] ; ck               ; ck          ; 0.000        ; 0.038      ; 1.001      ;
; 0.881  ; divisor:dv1|rc[12] ; divisor:dv1|rc[21] ; ck               ; ck          ; 0.000        ; 0.038      ; 1.003      ;
; 0.884  ; divisor:dv1|rc[21] ; divisor:dv1|rc[14] ; ck               ; ck          ; 0.000        ; 0.037      ; 1.005      ;
; 0.890  ; divisor:dv1|rc[16] ; divisor:dv1|rc[19] ; ck               ; ck          ; 0.000        ; 0.038      ; 1.012      ;
; 0.891  ; divisor:dv1|rc[8]  ; divisor:dv1|rc[16] ; ck               ; ck          ; 0.000        ; 0.038      ; 1.013      ;
; 0.891  ; divisor:dv1|rc[12] ; divisor:dv1|rc[14] ; ck               ; ck          ; 0.000        ; 0.037      ; 1.012      ;
; 0.896  ; divisor:dv1|rc[15] ; divisor:dv1|rc[10] ; ck               ; ck          ; 0.000        ; 0.038      ; 1.018      ;
; 0.897  ; divisor:dv1|rc[15] ; divisor:dv1|rc[5]  ; ck               ; ck          ; 0.000        ; 0.038      ; 1.019      ;
+--------+--------------------+--------------------+------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'divisor:dv1|rckd'                                                                                    ;
+-------+---------------------+---------------------+------------------+------------------+--------------+------------+------------+
; Slack ; From Node           ; To Node             ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+---------------------+------------------+------------------+--------------+------------+------------+
; 0.185 ; contador:sq1|Ff[14] ; contador:sq1|Ff[14] ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; contador:sq1|Ff[4]  ; contador:sq1|Ff[4]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; contador:sq1|Ff[3]  ; contador:sq1|Ff[3]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; contador:sq1|Ff[13] ; contador:sq1|Ff[13] ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.038      ; 0.307      ;
; 0.266 ; contador:sq1|Ff[9]  ; contador:sq1|Ff[10] ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.038      ; 0.388      ;
; 0.267 ; contador:sq1|Ff[7]  ; contador:sq1|Ff[8]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.038      ; 0.389      ;
; 0.267 ; contador:sq1|Ff[7]  ; contador:sq1|Ff[6]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.038      ; 0.389      ;
; 0.292 ; contador:sq1|Ff[4]  ; contador:sq1|Ff[14] ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.038      ; 0.414      ;
; 0.292 ; contador:sq1|Ff[4]  ; contador:sq1|Ff[3]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.038      ; 0.414      ;
; 0.296 ; contador:sq1|Ff[4]  ; contador:sq1|Ff[5]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.038      ; 0.418      ;
; 0.297 ; contador:sq1|Ff[4]  ; contador:sq1|Ff[12] ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.038      ; 0.419      ;
; 0.298 ; contador:sq1|Ff[13] ; contador:sq1|Ff[12] ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.038      ; 0.420      ;
; 0.309 ; contador:sq1|Ff[13] ; contador:sq1|Ff[14] ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.038      ; 0.431      ;
; 0.309 ; contador:sq1|Ff[10] ; contador:sq1|Ff[9]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.038      ; 0.431      ;
; 0.309 ; contador:sq1|Ff[11] ; contador:sq1|Ff[10] ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.038      ; 0.431      ;
; 0.309 ; contador:sq1|Ff[9]  ; contador:sq1|Ff[8]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.038      ; 0.431      ;
; 0.315 ; contador:sq1|Ff[12] ; contador:sq1|Ff[11] ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.038      ; 0.437      ;
; 0.316 ; contador:sq1|Ff[11] ; contador:sq1|Ff[12] ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.038      ; 0.438      ;
; 0.324 ; contador:sq1|Ff[3]  ; contador:sq1|Ff[5]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.038      ; 0.446      ;
; 0.328 ; contador:sq1|Ff[6]  ; contador:sq1|Ff[7]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.038      ; 0.450      ;
; 0.328 ; contador:sq1|Ff[8]  ; contador:sq1|Ff[9]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.038      ; 0.450      ;
; 0.330 ; contador:sq1|Ff[10] ; contador:sq1|Ff[11] ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.038      ; 0.452      ;
; 0.330 ; contador:sq1|Ff[6]  ; contador:sq1|Ff[5]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.038      ; 0.452      ;
; 0.331 ; contador:sq1|Ff[5]  ; contador:sq1|Ff[6]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.038      ; 0.453      ;
; 0.337 ; contador:sq1|Ff[13] ; contador:sq1|Ff[3]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.038      ; 0.459      ;
; 0.342 ; contador:sq1|Ff[3]  ; contador:sq1|Ff[12] ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.038      ; 0.464      ;
; 0.346 ; contador:sq1|Ff[13] ; contador:sq1|Ff[5]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.038      ; 0.468      ;
; 0.370 ; contador:sq1|Ff[8]  ; contador:sq1|Ff[7]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.038      ; 0.492      ;
; 0.382 ; contador:sq1|Ff[14] ; contador:sq1|Ff[13] ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.038      ; 0.504      ;
; 0.414 ; contador:sq1|Ff[14] ; contador:sq1|Ff[3]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.038      ; 0.536      ;
; 0.439 ; contador:sq1|Ff[12] ; contador:sq1|Ff[13] ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.038      ; 0.561      ;
; 0.450 ; contador:sq1|Ff[3]  ; contador:sq1|Ff[4]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.038      ; 0.572      ;
; 0.465 ; contador:sq1|Ff[4]  ; contador:sq1|Ff[8]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.038      ; 0.587      ;
; 0.465 ; contador:sq1|Ff[4]  ; contador:sq1|Ff[9]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.038      ; 0.587      ;
; 0.465 ; contador:sq1|Ff[4]  ; contador:sq1|Ff[11] ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.038      ; 0.587      ;
; 0.466 ; contador:sq1|Ff[4]  ; contador:sq1|Ff[6]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.038      ; 0.588      ;
; 0.466 ; contador:sq1|Ff[4]  ; contador:sq1|Ff[7]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.038      ; 0.588      ;
; 0.466 ; contador:sq1|Ff[13] ; contador:sq1|Ff[8]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.038      ; 0.588      ;
; 0.466 ; contador:sq1|Ff[13] ; contador:sq1|Ff[9]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.038      ; 0.588      ;
; 0.466 ; contador:sq1|Ff[13] ; contador:sq1|Ff[11] ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.038      ; 0.588      ;
; 0.467 ; contador:sq1|Ff[4]  ; contador:sq1|Ff[13] ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.038      ; 0.589      ;
; 0.467 ; contador:sq1|Ff[4]  ; contador:sq1|Ff[10] ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.038      ; 0.589      ;
; 0.467 ; contador:sq1|Ff[13] ; contador:sq1|Ff[6]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.038      ; 0.589      ;
; 0.467 ; contador:sq1|Ff[13] ; contador:sq1|Ff[7]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.038      ; 0.589      ;
; 0.468 ; contador:sq1|Ff[13] ; contador:sq1|Ff[10] ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.038      ; 0.590      ;
; 0.487 ; contador:sq1|Ff[14] ; contador:sq1|Ff[4]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.038      ; 0.609      ;
; 0.489 ; contador:sq1|Ff[3]  ; contador:sq1|Ff[14] ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.038      ; 0.611      ;
; 0.489 ; contador:sq1|Ff[3]  ; contador:sq1|Ff[13] ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.038      ; 0.611      ;
; 0.543 ; contador:sq1|Ff[5]  ; contador:sq1|Ff[4]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.038      ; 0.665      ;
; 0.555 ; contador:sq1|Ff[3]  ; contador:sq1|Ff[8]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.038      ; 0.677      ;
; 0.555 ; contador:sq1|Ff[3]  ; contador:sq1|Ff[9]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.038      ; 0.677      ;
; 0.555 ; contador:sq1|Ff[3]  ; contador:sq1|Ff[11] ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.038      ; 0.677      ;
; 0.556 ; contador:sq1|Ff[3]  ; contador:sq1|Ff[6]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.038      ; 0.678      ;
; 0.556 ; contador:sq1|Ff[3]  ; contador:sq1|Ff[7]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.038      ; 0.678      ;
; 0.557 ; contador:sq1|Ff[3]  ; contador:sq1|Ff[10] ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.038      ; 0.679      ;
; 0.593 ; contador:sq1|Ff[13] ; contador:sq1|Ff[4]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.038      ; 0.715      ;
; 0.720 ; contador:sq1|Ff[14] ; contador:sq1|Ff[12] ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.038      ; 0.842      ;
; 0.720 ; contador:sq1|Ff[14] ; contador:sq1|Ff[11] ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.038      ; 0.842      ;
; 0.720 ; contador:sq1|Ff[14] ; contador:sq1|Ff[10] ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.038      ; 0.842      ;
; 0.720 ; contador:sq1|Ff[14] ; contador:sq1|Ff[9]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.038      ; 0.842      ;
; 0.720 ; contador:sq1|Ff[14] ; contador:sq1|Ff[8]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.038      ; 0.842      ;
; 0.720 ; contador:sq1|Ff[14] ; contador:sq1|Ff[7]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.038      ; 0.842      ;
; 0.720 ; contador:sq1|Ff[14] ; contador:sq1|Ff[6]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.038      ; 0.842      ;
; 0.720 ; contador:sq1|Ff[14] ; contador:sq1|Ff[5]  ; divisor:dv1|rckd ; divisor:dv1|rckd ; 0.000        ; 0.038      ; 0.842      ;
+-------+---------------------+---------------------+------------------+------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'ck'                                                            ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                   ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; ck    ; Rise       ; ck                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ck    ; Fall       ; divisor:dv1|rc[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ck    ; Fall       ; divisor:dv1|rc[10]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ck    ; Fall       ; divisor:dv1|rc[11]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ck    ; Fall       ; divisor:dv1|rc[12]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ck    ; Fall       ; divisor:dv1|rc[13]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ck    ; Fall       ; divisor:dv1|rc[14]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ck    ; Fall       ; divisor:dv1|rc[15]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ck    ; Fall       ; divisor:dv1|rc[16]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ck    ; Fall       ; divisor:dv1|rc[17]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ck    ; Fall       ; divisor:dv1|rc[18]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ck    ; Fall       ; divisor:dv1|rc[19]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ck    ; Fall       ; divisor:dv1|rc[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ck    ; Fall       ; divisor:dv1|rc[20]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ck    ; Fall       ; divisor:dv1|rc[21]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ck    ; Fall       ; divisor:dv1|rc[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ck    ; Fall       ; divisor:dv1|rc[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ck    ; Fall       ; divisor:dv1|rc[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ck    ; Fall       ; divisor:dv1|rc[5]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ck    ; Fall       ; divisor:dv1|rc[6]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ck    ; Fall       ; divisor:dv1|rc[7]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ck    ; Fall       ; divisor:dv1|rc[8]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ck    ; Fall       ; divisor:dv1|rc[9]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ck    ; Fall       ; divisor:dv1|rckd         ;
; -0.099 ; 0.117        ; 0.216          ; High Pulse Width ; ck    ; Fall       ; divisor:dv1|rc[0]        ;
; -0.099 ; 0.117        ; 0.216          ; High Pulse Width ; ck    ; Fall       ; divisor:dv1|rc[1]        ;
; -0.099 ; 0.117        ; 0.216          ; High Pulse Width ; ck    ; Fall       ; divisor:dv1|rc[2]        ;
; -0.099 ; 0.117        ; 0.216          ; High Pulse Width ; ck    ; Fall       ; divisor:dv1|rc[3]        ;
; -0.099 ; 0.117        ; 0.216          ; High Pulse Width ; ck    ; Fall       ; divisor:dv1|rc[4]        ;
; -0.099 ; 0.117        ; 0.216          ; High Pulse Width ; ck    ; Fall       ; divisor:dv1|rc[7]        ;
; -0.099 ; 0.117        ; 0.216          ; High Pulse Width ; ck    ; Fall       ; divisor:dv1|rc[8]        ;
; -0.098 ; 0.118        ; 0.216          ; High Pulse Width ; ck    ; Fall       ; divisor:dv1|rc[10]       ;
; -0.098 ; 0.118        ; 0.216          ; High Pulse Width ; ck    ; Fall       ; divisor:dv1|rc[11]       ;
; -0.098 ; 0.118        ; 0.216          ; High Pulse Width ; ck    ; Fall       ; divisor:dv1|rc[12]       ;
; -0.098 ; 0.118        ; 0.216          ; High Pulse Width ; ck    ; Fall       ; divisor:dv1|rc[13]       ;
; -0.098 ; 0.118        ; 0.216          ; High Pulse Width ; ck    ; Fall       ; divisor:dv1|rc[14]       ;
; -0.098 ; 0.118        ; 0.216          ; High Pulse Width ; ck    ; Fall       ; divisor:dv1|rc[15]       ;
; -0.098 ; 0.118        ; 0.216          ; High Pulse Width ; ck    ; Fall       ; divisor:dv1|rc[16]       ;
; -0.098 ; 0.118        ; 0.216          ; High Pulse Width ; ck    ; Fall       ; divisor:dv1|rc[17]       ;
; -0.098 ; 0.118        ; 0.216          ; High Pulse Width ; ck    ; Fall       ; divisor:dv1|rc[18]       ;
; -0.098 ; 0.118        ; 0.216          ; High Pulse Width ; ck    ; Fall       ; divisor:dv1|rc[19]       ;
; -0.098 ; 0.118        ; 0.216          ; High Pulse Width ; ck    ; Fall       ; divisor:dv1|rc[20]       ;
; -0.098 ; 0.118        ; 0.216          ; High Pulse Width ; ck    ; Fall       ; divisor:dv1|rc[21]       ;
; -0.098 ; 0.118        ; 0.216          ; High Pulse Width ; ck    ; Fall       ; divisor:dv1|rc[5]        ;
; -0.098 ; 0.118        ; 0.216          ; High Pulse Width ; ck    ; Fall       ; divisor:dv1|rc[6]        ;
; -0.098 ; 0.118        ; 0.216          ; High Pulse Width ; ck    ; Fall       ; divisor:dv1|rc[9]        ;
; -0.098 ; 0.118        ; 0.216          ; High Pulse Width ; ck    ; Fall       ; divisor:dv1|rckd         ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; ck    ; Rise       ; ck~input|o               ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; ck    ; Rise       ; dv1|rc[0]|clk            ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; ck    ; Rise       ; dv1|rc[1]|clk            ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; ck    ; Rise       ; dv1|rc[2]|clk            ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; ck    ; Rise       ; dv1|rc[3]|clk            ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; ck    ; Rise       ; dv1|rc[4]|clk            ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; ck    ; Rise       ; dv1|rc[7]|clk            ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; ck    ; Rise       ; dv1|rc[8]|clk            ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; ck    ; Rise       ; dv1|rc[10]|clk           ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; ck    ; Rise       ; dv1|rc[11]|clk           ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; ck    ; Rise       ; dv1|rc[12]|clk           ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; ck    ; Rise       ; dv1|rc[13]|clk           ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; ck    ; Rise       ; dv1|rc[14]|clk           ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; ck    ; Rise       ; dv1|rc[15]|clk           ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; ck    ; Rise       ; dv1|rc[16]|clk           ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; ck    ; Rise       ; dv1|rc[17]|clk           ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; ck    ; Rise       ; dv1|rc[18]|clk           ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; ck    ; Rise       ; dv1|rc[19]|clk           ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; ck    ; Rise       ; dv1|rc[20]|clk           ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; ck    ; Rise       ; dv1|rc[21]|clk           ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; ck    ; Rise       ; dv1|rc[5]|clk            ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; ck    ; Rise       ; dv1|rc[6]|clk            ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; ck    ; Rise       ; dv1|rc[9]|clk            ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; ck    ; Rise       ; dv1|rckd|clk             ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; ck    ; Rise       ; ck~inputclkctrl|inclk[0] ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; ck    ; Rise       ; ck~inputclkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ck    ; Rise       ; ck~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ck    ; Rise       ; ck~input|i               ;
; 0.696  ; 0.880        ; 0.184          ; Low Pulse Width  ; ck    ; Fall       ; divisor:dv1|rc[11]       ;
; 0.696  ; 0.880        ; 0.184          ; Low Pulse Width  ; ck    ; Fall       ; divisor:dv1|rc[12]       ;
; 0.696  ; 0.880        ; 0.184          ; Low Pulse Width  ; ck    ; Fall       ; divisor:dv1|rc[18]       ;
; 0.696  ; 0.880        ; 0.184          ; Low Pulse Width  ; ck    ; Fall       ; divisor:dv1|rc[20]       ;
; 0.696  ; 0.880        ; 0.184          ; Low Pulse Width  ; ck    ; Fall       ; divisor:dv1|rc[21]       ;
; 0.697  ; 0.881        ; 0.184          ; Low Pulse Width  ; ck    ; Fall       ; divisor:dv1|rc[0]        ;
; 0.697  ; 0.881        ; 0.184          ; Low Pulse Width  ; ck    ; Fall       ; divisor:dv1|rc[10]       ;
; 0.697  ; 0.881        ; 0.184          ; Low Pulse Width  ; ck    ; Fall       ; divisor:dv1|rc[13]       ;
; 0.697  ; 0.881        ; 0.184          ; Low Pulse Width  ; ck    ; Fall       ; divisor:dv1|rc[14]       ;
; 0.697  ; 0.881        ; 0.184          ; Low Pulse Width  ; ck    ; Fall       ; divisor:dv1|rc[15]       ;
; 0.697  ; 0.881        ; 0.184          ; Low Pulse Width  ; ck    ; Fall       ; divisor:dv1|rc[16]       ;
; 0.697  ; 0.881        ; 0.184          ; Low Pulse Width  ; ck    ; Fall       ; divisor:dv1|rc[17]       ;
; 0.697  ; 0.881        ; 0.184          ; Low Pulse Width  ; ck    ; Fall       ; divisor:dv1|rc[19]       ;
; 0.697  ; 0.881        ; 0.184          ; Low Pulse Width  ; ck    ; Fall       ; divisor:dv1|rc[1]        ;
; 0.697  ; 0.881        ; 0.184          ; Low Pulse Width  ; ck    ; Fall       ; divisor:dv1|rc[2]        ;
; 0.697  ; 0.881        ; 0.184          ; Low Pulse Width  ; ck    ; Fall       ; divisor:dv1|rc[3]        ;
; 0.697  ; 0.881        ; 0.184          ; Low Pulse Width  ; ck    ; Fall       ; divisor:dv1|rc[4]        ;
; 0.697  ; 0.881        ; 0.184          ; Low Pulse Width  ; ck    ; Fall       ; divisor:dv1|rc[5]        ;
; 0.697  ; 0.881        ; 0.184          ; Low Pulse Width  ; ck    ; Fall       ; divisor:dv1|rc[6]        ;
; 0.697  ; 0.881        ; 0.184          ; Low Pulse Width  ; ck    ; Fall       ; divisor:dv1|rc[7]        ;
; 0.697  ; 0.881        ; 0.184          ; Low Pulse Width  ; ck    ; Fall       ; divisor:dv1|rc[8]        ;
; 0.697  ; 0.881        ; 0.184          ; Low Pulse Width  ; ck    ; Fall       ; divisor:dv1|rc[9]        ;
; 0.697  ; 0.881        ; 0.184          ; Low Pulse Width  ; ck    ; Fall       ; divisor:dv1|rckd         ;
; 0.867  ; 0.867        ; 0.000          ; High Pulse Width ; ck    ; Rise       ; ck~inputclkctrl|inclk[0] ;
; 0.867  ; 0.867        ; 0.000          ; High Pulse Width ; ck    ; Rise       ; ck~inputclkctrl|outclk   ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'divisor:dv1|rckd'                                                          ;
+--------+--------------+----------------+------------------+------------------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock            ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+------------------+------------+---------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor:dv1|rckd ; Fall       ; contador:sq1|Ff[10]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor:dv1|rckd ; Fall       ; contador:sq1|Ff[11]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor:dv1|rckd ; Fall       ; contador:sq1|Ff[12]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor:dv1|rckd ; Fall       ; contador:sq1|Ff[13]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor:dv1|rckd ; Fall       ; contador:sq1|Ff[14]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor:dv1|rckd ; Fall       ; contador:sq1|Ff[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor:dv1|rckd ; Fall       ; contador:sq1|Ff[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor:dv1|rckd ; Fall       ; contador:sq1|Ff[5]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor:dv1|rckd ; Fall       ; contador:sq1|Ff[6]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor:dv1|rckd ; Fall       ; contador:sq1|Ff[7]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor:dv1|rckd ; Fall       ; contador:sq1|Ff[8]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor:dv1|rckd ; Fall       ; contador:sq1|Ff[9]        ;
; 0.182  ; 0.398        ; 0.216          ; High Pulse Width ; divisor:dv1|rckd ; Fall       ; contador:sq1|Ff[10]       ;
; 0.182  ; 0.398        ; 0.216          ; High Pulse Width ; divisor:dv1|rckd ; Fall       ; contador:sq1|Ff[11]       ;
; 0.182  ; 0.398        ; 0.216          ; High Pulse Width ; divisor:dv1|rckd ; Fall       ; contador:sq1|Ff[12]       ;
; 0.182  ; 0.398        ; 0.216          ; High Pulse Width ; divisor:dv1|rckd ; Fall       ; contador:sq1|Ff[13]       ;
; 0.182  ; 0.398        ; 0.216          ; High Pulse Width ; divisor:dv1|rckd ; Fall       ; contador:sq1|Ff[14]       ;
; 0.182  ; 0.398        ; 0.216          ; High Pulse Width ; divisor:dv1|rckd ; Fall       ; contador:sq1|Ff[3]        ;
; 0.182  ; 0.398        ; 0.216          ; High Pulse Width ; divisor:dv1|rckd ; Fall       ; contador:sq1|Ff[4]        ;
; 0.182  ; 0.398        ; 0.216          ; High Pulse Width ; divisor:dv1|rckd ; Fall       ; contador:sq1|Ff[5]        ;
; 0.182  ; 0.398        ; 0.216          ; High Pulse Width ; divisor:dv1|rckd ; Fall       ; contador:sq1|Ff[6]        ;
; 0.182  ; 0.398        ; 0.216          ; High Pulse Width ; divisor:dv1|rckd ; Fall       ; contador:sq1|Ff[7]        ;
; 0.182  ; 0.398        ; 0.216          ; High Pulse Width ; divisor:dv1|rckd ; Fall       ; contador:sq1|Ff[8]        ;
; 0.182  ; 0.398        ; 0.216          ; High Pulse Width ; divisor:dv1|rckd ; Fall       ; contador:sq1|Ff[9]        ;
; 0.403  ; 0.403        ; 0.000          ; Low Pulse Width  ; divisor:dv1|rckd ; Rise       ; sq1|Ff[10]|clk            ;
; 0.403  ; 0.403        ; 0.000          ; Low Pulse Width  ; divisor:dv1|rckd ; Rise       ; sq1|Ff[11]|clk            ;
; 0.403  ; 0.403        ; 0.000          ; Low Pulse Width  ; divisor:dv1|rckd ; Rise       ; sq1|Ff[12]|clk            ;
; 0.403  ; 0.403        ; 0.000          ; Low Pulse Width  ; divisor:dv1|rckd ; Rise       ; sq1|Ff[13]|clk            ;
; 0.403  ; 0.403        ; 0.000          ; Low Pulse Width  ; divisor:dv1|rckd ; Rise       ; sq1|Ff[14]|clk            ;
; 0.403  ; 0.403        ; 0.000          ; Low Pulse Width  ; divisor:dv1|rckd ; Rise       ; sq1|Ff[3]|clk             ;
; 0.403  ; 0.403        ; 0.000          ; Low Pulse Width  ; divisor:dv1|rckd ; Rise       ; sq1|Ff[4]|clk             ;
; 0.403  ; 0.403        ; 0.000          ; Low Pulse Width  ; divisor:dv1|rckd ; Rise       ; sq1|Ff[5]|clk             ;
; 0.403  ; 0.403        ; 0.000          ; Low Pulse Width  ; divisor:dv1|rckd ; Rise       ; sq1|Ff[6]|clk             ;
; 0.403  ; 0.403        ; 0.000          ; Low Pulse Width  ; divisor:dv1|rckd ; Rise       ; sq1|Ff[7]|clk             ;
; 0.403  ; 0.403        ; 0.000          ; Low Pulse Width  ; divisor:dv1|rckd ; Rise       ; sq1|Ff[8]|clk             ;
; 0.403  ; 0.403        ; 0.000          ; Low Pulse Width  ; divisor:dv1|rckd ; Rise       ; sq1|Ff[9]|clk             ;
; 0.412  ; 0.412        ; 0.000          ; Low Pulse Width  ; divisor:dv1|rckd ; Rise       ; dv1|rckd~clkctrl|inclk[0] ;
; 0.412  ; 0.412        ; 0.000          ; Low Pulse Width  ; divisor:dv1|rckd ; Rise       ; dv1|rckd~clkctrl|outclk   ;
; 0.414  ; 0.598        ; 0.184          ; Low Pulse Width  ; divisor:dv1|rckd ; Fall       ; contador:sq1|Ff[10]       ;
; 0.414  ; 0.598        ; 0.184          ; Low Pulse Width  ; divisor:dv1|rckd ; Fall       ; contador:sq1|Ff[11]       ;
; 0.414  ; 0.598        ; 0.184          ; Low Pulse Width  ; divisor:dv1|rckd ; Fall       ; contador:sq1|Ff[12]       ;
; 0.414  ; 0.598        ; 0.184          ; Low Pulse Width  ; divisor:dv1|rckd ; Fall       ; contador:sq1|Ff[13]       ;
; 0.414  ; 0.598        ; 0.184          ; Low Pulse Width  ; divisor:dv1|rckd ; Fall       ; contador:sq1|Ff[14]       ;
; 0.414  ; 0.598        ; 0.184          ; Low Pulse Width  ; divisor:dv1|rckd ; Fall       ; contador:sq1|Ff[3]        ;
; 0.414  ; 0.598        ; 0.184          ; Low Pulse Width  ; divisor:dv1|rckd ; Fall       ; contador:sq1|Ff[5]        ;
; 0.414  ; 0.598        ; 0.184          ; Low Pulse Width  ; divisor:dv1|rckd ; Fall       ; contador:sq1|Ff[6]        ;
; 0.414  ; 0.598        ; 0.184          ; Low Pulse Width  ; divisor:dv1|rckd ; Fall       ; contador:sq1|Ff[7]        ;
; 0.414  ; 0.598        ; 0.184          ; Low Pulse Width  ; divisor:dv1|rckd ; Fall       ; contador:sq1|Ff[8]        ;
; 0.414  ; 0.598        ; 0.184          ; Low Pulse Width  ; divisor:dv1|rckd ; Fall       ; contador:sq1|Ff[9]        ;
; 0.415  ; 0.599        ; 0.184          ; Low Pulse Width  ; divisor:dv1|rckd ; Fall       ; contador:sq1|Ff[4]        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divisor:dv1|rckd ; Rise       ; dv1|rckd|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divisor:dv1|rckd ; Rise       ; dv1|rckd|q                ;
; 0.584  ; 0.584        ; 0.000          ; High Pulse Width ; divisor:dv1|rckd ; Rise       ; dv1|rckd~clkctrl|inclk[0] ;
; 0.584  ; 0.584        ; 0.000          ; High Pulse Width ; divisor:dv1|rckd ; Rise       ; dv1|rckd~clkctrl|outclk   ;
; 0.592  ; 0.592        ; 0.000          ; High Pulse Width ; divisor:dv1|rckd ; Rise       ; sq1|Ff[10]|clk            ;
; 0.592  ; 0.592        ; 0.000          ; High Pulse Width ; divisor:dv1|rckd ; Rise       ; sq1|Ff[11]|clk            ;
; 0.592  ; 0.592        ; 0.000          ; High Pulse Width ; divisor:dv1|rckd ; Rise       ; sq1|Ff[12]|clk            ;
; 0.592  ; 0.592        ; 0.000          ; High Pulse Width ; divisor:dv1|rckd ; Rise       ; sq1|Ff[13]|clk            ;
; 0.592  ; 0.592        ; 0.000          ; High Pulse Width ; divisor:dv1|rckd ; Rise       ; sq1|Ff[14]|clk            ;
; 0.592  ; 0.592        ; 0.000          ; High Pulse Width ; divisor:dv1|rckd ; Rise       ; sq1|Ff[3]|clk             ;
; 0.592  ; 0.592        ; 0.000          ; High Pulse Width ; divisor:dv1|rckd ; Rise       ; sq1|Ff[5]|clk             ;
; 0.592  ; 0.592        ; 0.000          ; High Pulse Width ; divisor:dv1|rckd ; Rise       ; sq1|Ff[6]|clk             ;
; 0.592  ; 0.592        ; 0.000          ; High Pulse Width ; divisor:dv1|rckd ; Rise       ; sq1|Ff[7]|clk             ;
; 0.592  ; 0.592        ; 0.000          ; High Pulse Width ; divisor:dv1|rckd ; Rise       ; sq1|Ff[8]|clk             ;
; 0.592  ; 0.592        ; 0.000          ; High Pulse Width ; divisor:dv1|rckd ; Rise       ; sq1|Ff[9]|clk             ;
; 0.593  ; 0.593        ; 0.000          ; High Pulse Width ; divisor:dv1|rckd ; Rise       ; sq1|Ff[4]|clk             ;
+--------+--------------+----------------+------------------+------------------+------------+---------------------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+-----------+------------------+-------+-------+------------+------------------+
; Data Port ; Clock Port       ; Rise  ; Fall  ; Clock Edge ; Clock Reference  ;
+-----------+------------------+-------+-------+------------+------------------+
; sQ[*]     ; divisor:dv1|rckd ; 4.453 ; 4.585 ; Fall       ; divisor:dv1|rckd ;
;  sQ[0]    ; divisor:dv1|rckd ; 3.556 ; 3.520 ; Fall       ; divisor:dv1|rckd ;
;  sQ[1]    ; divisor:dv1|rckd ; 4.453 ; 4.585 ; Fall       ; divisor:dv1|rckd ;
;  sQ[2]    ; divisor:dv1|rckd ; 3.548 ; 3.584 ; Fall       ; divisor:dv1|rckd ;
;  sQ[3]    ; divisor:dv1|rckd ; 3.612 ; 3.649 ; Fall       ; divisor:dv1|rckd ;
;  sQ[4]    ; divisor:dv1|rckd ; 3.542 ; 3.578 ; Fall       ; divisor:dv1|rckd ;
;  sQ[5]    ; divisor:dv1|rckd ; 3.488 ; 3.519 ; Fall       ; divisor:dv1|rckd ;
;  sQ[6]    ; divisor:dv1|rckd ; 3.621 ; 3.656 ; Fall       ; divisor:dv1|rckd ;
;  sQ[7]    ; divisor:dv1|rckd ; 3.520 ; 3.551 ; Fall       ; divisor:dv1|rckd ;
;  sQ[8]    ; divisor:dv1|rckd ; 3.617 ; 3.653 ; Fall       ; divisor:dv1|rckd ;
;  sQ[9]    ; divisor:dv1|rckd ; 3.519 ; 3.550 ; Fall       ; divisor:dv1|rckd ;
+-----------+------------------+-------+-------+------------+------------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+-----------+------------------+-------+-------+------------+------------------+
; Data Port ; Clock Port       ; Rise  ; Fall  ; Clock Edge ; Clock Reference  ;
+-----------+------------------+-------+-------+------------+------------------+
; sQ[*]     ; divisor:dv1|rckd ; 3.392 ; 3.421 ; Fall       ; divisor:dv1|rckd ;
;  sQ[0]    ; divisor:dv1|rckd ; 3.459 ; 3.425 ; Fall       ; divisor:dv1|rckd ;
;  sQ[1]    ; divisor:dv1|rckd ; 4.357 ; 4.487 ; Fall       ; divisor:dv1|rckd ;
;  sQ[2]    ; divisor:dv1|rckd ; 3.451 ; 3.486 ; Fall       ; divisor:dv1|rckd ;
;  sQ[3]    ; divisor:dv1|rckd ; 3.512 ; 3.547 ; Fall       ; divisor:dv1|rckd ;
;  sQ[4]    ; divisor:dv1|rckd ; 3.446 ; 3.480 ; Fall       ; divisor:dv1|rckd ;
;  sQ[5]    ; divisor:dv1|rckd ; 3.392 ; 3.421 ; Fall       ; divisor:dv1|rckd ;
;  sQ[6]    ; divisor:dv1|rckd ; 3.520 ; 3.554 ; Fall       ; divisor:dv1|rckd ;
;  sQ[7]    ; divisor:dv1|rckd ; 3.424 ; 3.453 ; Fall       ; divisor:dv1|rckd ;
;  sQ[8]    ; divisor:dv1|rckd ; 3.517 ; 3.551 ; Fall       ; divisor:dv1|rckd ;
;  sQ[9]    ; divisor:dv1|rckd ; 3.423 ; 3.452 ; Fall       ; divisor:dv1|rckd ;
+-----------+------------------+-------+-------+------------+------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+-------------------+---------+--------+----------+---------+---------------------+
; Clock             ; Setup   ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------+---------+--------+----------+---------+---------------------+
; Worst-case Slack  ; -2.465  ; -0.275 ; N/A      ; N/A     ; -3.000              ;
;  ck               ; -2.465  ; -0.275 ; N/A      ; N/A     ; -3.000              ;
;  divisor:dv1|rckd ; -0.661  ; 0.185  ; N/A      ; N/A     ; -1.000              ;
; Design-wide TNS   ; -49.328 ; -0.275 ; 0.0      ; 0.0     ; -40.261             ;
;  ck               ; -42.440 ; -0.275 ; N/A      ; N/A     ; -28.261             ;
;  divisor:dv1|rckd ; -6.888  ; 0.000  ; N/A      ; N/A     ; -12.000             ;
+-------------------+---------+--------+----------+---------+---------------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+-----------+------------------+-------+-------+------------+------------------+
; Data Port ; Clock Port       ; Rise  ; Fall  ; Clock Edge ; Clock Reference  ;
+-----------+------------------+-------+-------+------------+------------------+
; sQ[*]     ; divisor:dv1|rckd ; 7.111 ; 7.206 ; Fall       ; divisor:dv1|rckd ;
;  sQ[0]    ; divisor:dv1|rckd ; 5.798 ; 5.818 ; Fall       ; divisor:dv1|rckd ;
;  sQ[1]    ; divisor:dv1|rckd ; 7.111 ; 7.206 ; Fall       ; divisor:dv1|rckd ;
;  sQ[2]    ; divisor:dv1|rckd ; 5.857 ; 5.836 ; Fall       ; divisor:dv1|rckd ;
;  sQ[3]    ; divisor:dv1|rckd ; 6.003 ; 5.962 ; Fall       ; divisor:dv1|rckd ;
;  sQ[4]    ; divisor:dv1|rckd ; 5.840 ; 5.823 ; Fall       ; divisor:dv1|rckd ;
;  sQ[5]    ; divisor:dv1|rckd ; 5.785 ; 5.761 ; Fall       ; divisor:dv1|rckd ;
;  sQ[6]    ; divisor:dv1|rckd ; 6.030 ; 5.987 ; Fall       ; divisor:dv1|rckd ;
;  sQ[7]    ; divisor:dv1|rckd ; 5.819 ; 5.795 ; Fall       ; divisor:dv1|rckd ;
;  sQ[8]    ; divisor:dv1|rckd ; 6.017 ; 5.977 ; Fall       ; divisor:dv1|rckd ;
;  sQ[9]    ; divisor:dv1|rckd ; 5.817 ; 5.791 ; Fall       ; divisor:dv1|rckd ;
+-----------+------------------+-------+-------+------------+------------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+-----------+------------------+-------+-------+------------+------------------+
; Data Port ; Clock Port       ; Rise  ; Fall  ; Clock Edge ; Clock Reference  ;
+-----------+------------------+-------+-------+------------+------------------+
; sQ[*]     ; divisor:dv1|rckd ; 3.392 ; 3.421 ; Fall       ; divisor:dv1|rckd ;
;  sQ[0]    ; divisor:dv1|rckd ; 3.459 ; 3.425 ; Fall       ; divisor:dv1|rckd ;
;  sQ[1]    ; divisor:dv1|rckd ; 4.357 ; 4.487 ; Fall       ; divisor:dv1|rckd ;
;  sQ[2]    ; divisor:dv1|rckd ; 3.451 ; 3.486 ; Fall       ; divisor:dv1|rckd ;
;  sQ[3]    ; divisor:dv1|rckd ; 3.512 ; 3.547 ; Fall       ; divisor:dv1|rckd ;
;  sQ[4]    ; divisor:dv1|rckd ; 3.446 ; 3.480 ; Fall       ; divisor:dv1|rckd ;
;  sQ[5]    ; divisor:dv1|rckd ; 3.392 ; 3.421 ; Fall       ; divisor:dv1|rckd ;
;  sQ[6]    ; divisor:dv1|rckd ; 3.520 ; 3.554 ; Fall       ; divisor:dv1|rckd ;
;  sQ[7]    ; divisor:dv1|rckd ; 3.424 ; 3.453 ; Fall       ; divisor:dv1|rckd ;
;  sQ[8]    ; divisor:dv1|rckd ; 3.517 ; 3.551 ; Fall       ; divisor:dv1|rckd ;
;  sQ[9]    ; divisor:dv1|rckd ; 3.423 ; 3.452 ; Fall       ; divisor:dv1|rckd ;
+-----------+------------------+-------+-------+------------+------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; sQ[0]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sQ[1]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sQ[2]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sQ[3]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sQ[4]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sQ[5]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sQ[6]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sQ[7]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sQ[8]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sQ[9]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; ck                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; sQ[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; sQ[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.33 V              ; -0.00341 V          ; 0.17 V                               ; 0.084 V                              ; 3.33e-09 s                  ; 3.24e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.33 V             ; -0.00341 V         ; 0.17 V                              ; 0.084 V                             ; 3.33e-09 s                 ; 3.24e-09 s                 ; Yes                       ; Yes                       ;
; sQ[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; sQ[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; sQ[4]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; sQ[5]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; sQ[6]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; sQ[7]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; sQ[8]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; sQ[9]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; sQ[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; sQ[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.64 V              ; -0.011 V            ; 0.212 V                              ; 0.198 V                              ; 2.38e-09 s                  ; 2.29e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.64 V             ; -0.011 V           ; 0.212 V                             ; 0.198 V                             ; 2.38e-09 s                 ; 2.29e-09 s                 ; No                        ; Yes                       ;
; sQ[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; sQ[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; sQ[4]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; sQ[5]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; sQ[6]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; sQ[7]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; sQ[8]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; sQ[9]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------+
; Setup Transfers                                                                 ;
+------------------+------------------+----------+----------+----------+----------+
; From Clock       ; To Clock         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------+------------------+----------+----------+----------+----------+
; ck               ; ck               ; 0        ; 0        ; 0        ; 737      ;
; divisor:dv1|rckd ; ck               ; 0        ; 0        ; 1        ; 1        ;
; divisor:dv1|rckd ; divisor:dv1|rckd ; 0        ; 0        ; 0        ; 77       ;
+------------------+------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------+
; Hold Transfers                                                                  ;
+------------------+------------------+----------+----------+----------+----------+
; From Clock       ; To Clock         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------+------------------+----------+----------+----------+----------+
; ck               ; ck               ; 0        ; 0        ; 0        ; 737      ;
; divisor:dv1|rckd ; ck               ; 0        ; 0        ; 1        ; 1        ;
; divisor:dv1|rckd ; divisor:dv1|rckd ; 0        ; 0        ; 0        ; 77       ;
+------------------+------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 10    ; 10   ;
; Unconstrained Output Port Paths ; 10    ; 10   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Tue Apr 16 21:04:16 2024
Info: Command: quartus_sta practicas -c practicas
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'practicas.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name divisor:dv1|rckd divisor:dv1|rckd
    Info (332105): create_clock -period 1.000 -name ck ck
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.465
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.465       -42.440 ck 
    Info (332119):    -0.661        -6.888 divisor:dv1|rckd 
Info (332146): Worst-case hold slack is 0.078
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.078         0.000 ck 
    Info (332119):     0.358         0.000 divisor:dv1|rckd 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -26.000 ck 
    Info (332119):    -1.000       -12.000 divisor:dv1|rckd 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.120
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.120       -35.602 ck 
    Info (332119):    -0.501        -5.020 divisor:dv1|rckd 
Info (332146): Worst-case hold slack is -0.002
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.002        -0.002 ck 
    Info (332119):     0.312         0.000 divisor:dv1|rckd 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -26.000 ck 
    Info (332119):    -1.000       -12.000 divisor:dv1|rckd 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.927
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.927       -13.736 ck 
    Info (332119):     0.079         0.000 divisor:dv1|rckd 
Info (332146): Worst-case hold slack is -0.275
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.275        -0.275 ck 
    Info (332119):     0.185         0.000 divisor:dv1|rckd 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -28.261 ck 
    Info (332119):    -1.000       -12.000 divisor:dv1|rckd 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4585 megabytes
    Info: Processing ended: Tue Apr 16 21:04:17 2024
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:00


