TimeQuest Timing Analyzer report for Testing_SPI_Message
Sun Nov 06 11:06:14 2022
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'pll|altpll_component|pll|clk[0]'
 12. Slow Model Hold: 'pll|altpll_component|pll|clk[0]'
 13. Slow Model Minimum Pulse Width: 'pll|altpll_component|pll|clk[0]'
 14. Slow Model Minimum Pulse Width: 'clk50MHz'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Output Enable Times
 20. Minimum Output Enable Times
 21. Output Disable Times
 22. Minimum Output Disable Times
 23. Fast Model Setup Summary
 24. Fast Model Hold Summary
 25. Fast Model Recovery Summary
 26. Fast Model Removal Summary
 27. Fast Model Minimum Pulse Width Summary
 28. Fast Model Setup: 'pll|altpll_component|pll|clk[0]'
 29. Fast Model Hold: 'pll|altpll_component|pll|clk[0]'
 30. Fast Model Minimum Pulse Width: 'pll|altpll_component|pll|clk[0]'
 31. Fast Model Minimum Pulse Width: 'clk50MHz'
 32. Setup Times
 33. Hold Times
 34. Clock to Output Times
 35. Minimum Clock to Output Times
 36. Output Enable Times
 37. Minimum Output Enable Times
 38. Output Disable Times
 39. Minimum Output Disable Times
 40. Multicorner Timing Analysis Summary
 41. Setup Times
 42. Hold Times
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Setup Transfers
 46. Hold Transfers
 47. Report TCCS
 48. Report RSKM
 49. Unconstrained Paths
 50. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Testing_SPI_Message                                               ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C20F484C7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 16     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                             ;
+---------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+-----------------------------------+-------------------------------------+
; Clock Name                      ; Type      ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master   ; Source                            ; Targets                             ;
+---------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+-----------------------------------+-------------------------------------+
; clk50MHz                        ; Base      ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                   ; { clk50MHz }                        ;
; pll|altpll_component|pll|clk[0] ; Generated ; 5.000  ; 200.0 MHz ; 0.000 ; 2.500  ; 50.00      ; 1         ; 4           ;       ;        ;           ;            ; false    ; clk50MHz ; pll|altpll_component|pll|inclk[0] ; { pll|altpll_component|pll|clk[0] } ;
+---------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+-----------------------------------+-------------------------------------+


+-----------------------------------------------------------------------+
; Slow Model Fmax Summary                                               ;
+------------+-----------------+---------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                      ; Note ;
+------------+-----------------+---------------------------------+------+
; 152.42 MHz ; 152.42 MHz      ; pll|altpll_component|pll|clk[0] ;      ;
+------------+-----------------+---------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------------+
; Slow Model Setup Summary                                 ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; pll|altpll_component|pll|clk[0] ; -1.561 ; -154.540      ;
+---------------------------------+--------+---------------+


+---------------------------------------------------------+
; Slow Model Hold Summary                                 ;
+---------------------------------+-------+---------------+
; Clock                           ; Slack ; End Point TNS ;
+---------------------------------+-------+---------------+
; pll|altpll_component|pll|clk[0] ; 0.445 ; 0.000         ;
+---------------------------------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                   ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; pll|altpll_component|pll|clk[0] ; 1.389  ; 0.000         ;
; clk50MHz                        ; 10.000 ; 0.000         ;
+---------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'pll|altpll_component|pll|clk[0]'                                                                                                                                             ;
+--------+-------------------------------------+-------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                             ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+-------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -1.561 ; spi_byte_if:byte_if|buffer[0]       ; spi_msg_if:msg_if|tx[1]             ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; -0.001     ; 6.598      ;
; -1.506 ; spi_msg_if:msg_if|regId[2]          ; spi_msg_if:msg_if|tx[6]             ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.008      ; 6.552      ;
; -1.424 ; spi_msg_if:msg_if|registers[10][25] ; spi_msg_if:msg_if|tx[1]             ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.005      ; 6.467      ;
; -1.400 ; spi_msg_if:msg_if|regId[0]          ; spi_msg_if:msg_if|tx[7]             ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; -0.004     ; 6.434      ;
; -1.396 ; spi_msg_if:msg_if|regId[2]          ; spi_msg_if:msg_if|tx[0]             ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.000      ; 6.434      ;
; -1.382 ; spi_msg_if:msg_if|regId[3]          ; spi_msg_if:msg_if|tx[0]             ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.005      ; 6.425      ;
; -1.370 ; spi_msg_if:msg_if|registers[0][14]  ; spi_msg_if:msg_if|tx[6]             ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; -0.002     ; 6.406      ;
; -1.360 ; spi_msg_if:msg_if|regId[3]          ; spi_msg_if:msg_if|tx[6]             ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.013      ; 6.411      ;
; -1.347 ; spi_msg_if:msg_if|regId[0]          ; spi_msg_if:msg_if|tx[3]             ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; -0.008     ; 6.377      ;
; -1.294 ; spi_msg_if:msg_if|regId[3]          ; spi_msg_if:msg_if|tx[2]             ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.000      ; 6.332      ;
; -1.294 ; spi_byte_if:byte_if|buffer[1]       ; spi_msg_if:msg_if|tx[6]             ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; -0.001     ; 6.331      ;
; -1.263 ; spi_msg_if:msg_if|regId[1]          ; spi_msg_if:msg_if|tx[7]             ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; -0.004     ; 6.297      ;
; -1.259 ; spi_msg_if:msg_if|registers[7][19]  ; spi_msg_if:msg_if|tx[3]             ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.009      ; 6.306      ;
; -1.235 ; spi_msg_if:msg_if|registers[13][11] ; spi_msg_if:msg_if|tx[3]             ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; -0.006     ; 6.267      ;
; -1.212 ; spi_msg_if:msg_if|registers[6][22]  ; spi_msg_if:msg_if|tx[6]             ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.013      ; 6.263      ;
; -1.208 ; spi_msg_if:msg_if|registers[0][30]  ; spi_msg_if:msg_if|tx[6]             ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.001      ; 6.247      ;
; -1.204 ; spi_msg_if:msg_if|registers[0][23]  ; spi_msg_if:msg_if|tx[7]             ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.018      ; 6.260      ;
; -1.201 ; spi_msg_if:msg_if|regId[3]          ; spi_msg_if:msg_if|tx[7]             ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.009      ; 6.248      ;
; -1.190 ; spi_msg_if:msg_if|regId[2]          ; spi_msg_if:msg_if|tx[4]             ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; -0.005     ; 6.223      ;
; -1.186 ; spi_byte_if:byte_if|MOSI_r[1]       ; spi_msg_if:msg_if|tx[3]             ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; -0.007     ; 6.217      ;
; -1.185 ; spi_msg_if:msg_if|registers[1][8]   ; spi_msg_if:msg_if|tx[0]             ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; -0.010     ; 6.213      ;
; -1.182 ; spi_msg_if:msg_if|regId[1]          ; spi_msg_if:msg_if|tx[6]             ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.000      ; 6.220      ;
; -1.180 ; spi_msg_if:msg_if|regId[3]          ; spi_msg_if:msg_if|tx[4]             ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.000      ; 6.218      ;
; -1.175 ; spi_msg_if:msg_if|registers[0][28]  ; spi_msg_if:msg_if|tx[4]             ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; -0.012     ; 6.201      ;
; -1.173 ; spi_msg_if:msg_if|regId[1]          ; spi_msg_if:msg_if|tx[1]             ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.000      ; 6.211      ;
; -1.172 ; spi_byte_if:byte_if|buffer[1]       ; spi_msg_if:msg_if|tx[4]             ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; -0.014     ; 6.196      ;
; -1.168 ; spi_msg_if:msg_if|regId[2]          ; spi_msg_if:msg_if|tx[2]             ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; -0.005     ; 6.201      ;
; -1.164 ; spi_msg_if:msg_if|regId[2]          ; spi_msg_if:msg_if|tx[7]             ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.004      ; 6.206      ;
; -1.162 ; spi_byte_if:byte_if|buffer[2]       ; spi_msg_if:msg_if|tx[4]             ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; -0.014     ; 6.186      ;
; -1.157 ; spi_byte_if:byte_if|MOSI_r[1]       ; spi_msg_if:msg_if|tx[1]             ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.001      ; 6.196      ;
; -1.151 ; spi_byte_if:byte_if|buffer[0]       ; spi_msg_if:msg_if|tx[3]             ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; -0.009     ; 6.180      ;
; -1.145 ; spi_msg_if:msg_if|state[1]          ; spi_msg_if:msg_if|tx[4]             ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; -0.013     ; 6.170      ;
; -1.135 ; spi_msg_if:msg_if|registers[10][21] ; spi_msg_if:msg_if|tx[5]             ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.001      ; 6.174      ;
; -1.078 ; spi_msg_if:msg_if|registers[0][11]  ; spi_msg_if:msg_if|tx[3]             ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; -0.010     ; 6.106      ;
; -1.071 ; spi_byte_if:byte_if|buffer[0]       ; spi_msg_if:msg_if|tx[7]             ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; -0.005     ; 6.104      ;
; -1.064 ; spi_msg_if:msg_if|registers[11][6]  ; spi_msg_if:msg_if|tx[6]             ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.017      ; 6.119      ;
; -1.059 ; spi_msg_if:msg_if|registers[6][7]   ; spi_msg_if:msg_if|tx[7]             ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.017      ; 6.114      ;
; -1.057 ; spi_msg_if:msg_if|registers[1][30]  ; spi_msg_if:msg_if|tx[6]             ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.001      ; 6.096      ;
; -1.053 ; spi_msg_if:msg_if|regId[3]          ; spi_msg_if:msg_if|tx[5]             ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.009      ; 6.100      ;
; -1.051 ; spi_msg_if:msg_if|registers[10][12] ; spi_msg_if:msg_if|tx[4]             ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; -0.014     ; 6.075      ;
; -1.050 ; spi_msg_if:msg_if|regId[1]          ; spi_msg_if:msg_if|tx[3]             ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; -0.008     ; 6.080      ;
; -1.049 ; spi_msg_if:msg_if|state[0]          ; spi_msg_if:msg_if|tx[4]             ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; -0.013     ; 6.074      ;
; -1.039 ; spi_msg_if:msg_if|regId[0]          ; spi_msg_if:msg_if|tx[1]             ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.000      ; 6.077      ;
; -1.036 ; spi_byte_if:byte_if|buffer[0]       ; spi_msg_if:msg_if|tx[5]             ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; -0.005     ; 6.069      ;
; -1.035 ; spi_msg_if:msg_if|regId[0]          ; spi_msg_if:msg_if|tx[5]             ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; -0.004     ; 6.069      ;
; -1.027 ; spi_msg_if:msg_if|registers[11][21] ; spi_msg_if:msg_if|tx[5]             ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.018      ; 6.083      ;
; -1.024 ; spi_msg_if:msg_if|regId[2]          ; spi_msg_if:msg_if|tx[5]             ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.004      ; 6.066      ;
; -1.022 ; spi_msg_if:msg_if|regId[2]          ; spi_msg_if:msg_if|tx[3]             ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.000      ; 6.060      ;
; -1.018 ; spi_msg_if:msg_if|regId[1]          ; spi_msg_if:msg_if|tx[5]             ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; -0.004     ; 6.052      ;
; -1.006 ; spi_msg_if:msg_if|registers[1][14]  ; spi_msg_if:msg_if|tx[6]             ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; -0.002     ; 6.042      ;
; -1.000 ; spi_byte_if:byte_if|buffer[4]       ; spi_msg_if:msg_if|tx[4]             ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; -0.014     ; 6.024      ;
; -0.994 ; spi_msg_if:msg_if|registers[10][15] ; spi_msg_if:msg_if|tx[7]             ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; -0.006     ; 6.026      ;
; -0.992 ; spi_msg_if:msg_if|regId[1]          ; spi_msg_if:msg_if|tx[4]             ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; -0.013     ; 6.017      ;
; -0.988 ; spi_msg_if:msg_if|regId[3]          ; spi_msg_if:msg_if|tx[3]             ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.005      ; 6.031      ;
; -0.982 ; spi_msg_if:msg_if|registers[6][31]  ; spi_msg_if:msg_if|tx[7]             ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.001      ; 6.021      ;
; -0.975 ; spi_msg_if:msg_if|registers[1][3]   ; spi_msg_if:msg_if|tx[3]             ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.009      ; 6.022      ;
; -0.974 ; spi_msg_if:msg_if|registers[6][12]  ; spi_msg_if:msg_if|tx[4]             ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; -0.005     ; 6.007      ;
; -0.970 ; spi_byte_if:byte_if|buffer[0]       ; spi_msg_if:msg_if|tx[4]             ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; -0.014     ; 5.994      ;
; -0.969 ; spi_msg_if:msg_if|registers[10][11] ; spi_msg_if:msg_if|tx[3]             ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; -0.009     ; 5.998      ;
; -0.966 ; spi_msg_if:msg_if|registers[6][27]  ; spi_msg_if:msg_if|tx[3]             ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; -0.003     ; 6.001      ;
; -0.963 ; spi_msg_if:msg_if|registers[1][7]   ; spi_msg_if:msg_if|tx[7]             ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.013      ; 6.014      ;
; -0.961 ; spi_msg_if:msg_if|byteId[1]         ; spi_msg_if:msg_if|registers[4][20]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; -0.017     ; 5.982      ;
; -0.961 ; spi_msg_if:msg_if|byteId[1]         ; spi_msg_if:msg_if|registers[4][18]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; -0.017     ; 5.982      ;
; -0.961 ; spi_msg_if:msg_if|byteId[1]         ; spi_msg_if:msg_if|registers[4][22]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; -0.017     ; 5.982      ;
; -0.961 ; spi_msg_if:msg_if|byteId[1]         ; spi_msg_if:msg_if|registers[4][16]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; -0.017     ; 5.982      ;
; -0.961 ; spi_msg_if:msg_if|byteId[1]         ; spi_msg_if:msg_if|registers[4][19]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; -0.017     ; 5.982      ;
; -0.961 ; spi_msg_if:msg_if|byteId[1]         ; spi_msg_if:msg_if|registers[4][23]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; -0.017     ; 5.982      ;
; -0.957 ; spi_msg_if:msg_if|regId[0]          ; spi_msg_if:msg_if|tx[6]             ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.000      ; 5.995      ;
; -0.956 ; spi_byte_if:byte_if|buffer[1]       ; spi_msg_if:msg_if|tx[2]             ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; -0.014     ; 5.980      ;
; -0.955 ; spi_byte_if:byte_if|SCLK_r[2]       ; spi_msg_if:msg_if|registers[13][17] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; -0.001     ; 5.992      ;
; -0.949 ; spi_msg_if:msg_if|registers[1][12]  ; spi_msg_if:msg_if|tx[4]             ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; -0.015     ; 5.972      ;
; -0.932 ; spi_msg_if:msg_if|regId[0]          ; spi_msg_if:msg_if|tx[4]             ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; -0.013     ; 5.957      ;
; -0.927 ; spi_byte_if:byte_if|SCLK_r[2]       ; spi_msg_if:msg_if|registers[8][20]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; -0.009     ; 5.956      ;
; -0.927 ; spi_byte_if:byte_if|SCLK_r[2]       ; spi_msg_if:msg_if|registers[8][21]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; -0.009     ; 5.956      ;
; -0.927 ; spi_byte_if:byte_if|SCLK_r[2]       ; spi_msg_if:msg_if|registers[8][16]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; -0.009     ; 5.956      ;
; -0.927 ; spi_byte_if:byte_if|SCLK_r[2]       ; spi_msg_if:msg_if|registers[8][19]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; -0.009     ; 5.956      ;
; -0.924 ; spi_msg_if:msg_if|registers[14][9]  ; spi_msg_if:msg_if|tx[1]             ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.001      ; 5.963      ;
; -0.922 ; spi_byte_if:byte_if|SCLK_r[2]       ; spi_msg_if:msg_if|registers[4][1]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; -0.005     ; 5.955      ;
; -0.922 ; spi_byte_if:byte_if|buffer[2]       ; spi_msg_if:msg_if|tx[6]             ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; -0.001     ; 5.959      ;
; -0.921 ; spi_msg_if:msg_if|registers[0][27]  ; spi_msg_if:msg_if|tx[3]             ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; -0.007     ; 5.952      ;
; -0.917 ; spi_msg_if:msg_if|registers[0][25]  ; spi_msg_if:msg_if|tx[1]             ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.001      ; 5.956      ;
; -0.916 ; spi_msg_if:msg_if|state[1]          ; spi_msg_if:msg_if|tx[3]             ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; -0.008     ; 5.946      ;
; -0.914 ; spi_msg_if:msg_if|regId[3]          ; spi_msg_if:msg_if|tx[1]             ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.013      ; 5.965      ;
; -0.913 ; spi_byte_if:byte_if|buffer[2]       ; spi_msg_if:msg_if|tx[2]             ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; -0.014     ; 5.937      ;
; -0.911 ; spi_byte_if:byte_if|buffer[1]       ; spi_msg_if:msg_if|tx[3]             ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; -0.009     ; 5.940      ;
; -0.907 ; spi_msg_if:msg_if|registers[10][29] ; spi_msg_if:msg_if|tx[5]             ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.001      ; 5.946      ;
; -0.905 ; spi_byte_if:byte_if|buffer[1]       ; spi_msg_if:msg_if|tx[0]             ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; -0.009     ; 5.934      ;
; -0.905 ; spi_msg_if:msg_if|state[1]          ; spi_msg_if:msg_if|tx[2]             ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; -0.013     ; 5.930      ;
; -0.892 ; spi_msg_if:msg_if|registers[1][27]  ; spi_msg_if:msg_if|tx[3]             ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; -0.007     ; 5.923      ;
; -0.892 ; spi_msg_if:msg_if|regId[2]          ; spi_msg_if:msg_if|tx[1]             ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.008      ; 5.938      ;
; -0.885 ; spi_msg_if:msg_if|registers[0][20]  ; spi_msg_if:msg_if|tx[4]             ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.009      ; 5.932      ;
; -0.880 ; spi_msg_if:msg_if|regId[1]          ; spi_msg_if:msg_if|tx[2]             ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; -0.013     ; 5.905      ;
; -0.871 ; spi_msg_if:msg_if|registers[6][20]  ; spi_msg_if:msg_if|tx[4]             ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.000      ; 5.909      ;
; -0.868 ; spi_byte_if:byte_if|SCLK_r[2]       ; spi_msg_if:msg_if|registers[10][30] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; -0.002     ; 5.904      ;
; -0.868 ; spi_msg_if:msg_if|registers[11][12] ; spi_msg_if:msg_if|tx[4]             ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; -0.001     ; 5.905      ;
; -0.867 ; spi_msg_if:msg_if|state[1]          ; spi_msg_if:msg_if|tx[0]             ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; -0.008     ; 5.897      ;
; -0.865 ; spi_byte_if:byte_if|SCLK_r[2]       ; spi_msg_if:msg_if|registers[10][26] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; -0.004     ; 5.899      ;
; -0.864 ; spi_msg_if:msg_if|registers[11][17] ; spi_msg_if:msg_if|tx[1]             ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.022      ; 5.924      ;
; -0.853 ; spi_byte_if:byte_if|SCLK_r[2]       ; spi_msg_if:msg_if|registers[14][13] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; -0.010     ; 5.881      ;
; -0.853 ; spi_byte_if:byte_if|SCLK_r[2]       ; spi_msg_if:msg_if|registers[14][11] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; -0.010     ; 5.881      ;
+--------+-------------------------------------+-------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'pll|altpll_component|pll|clk[0]'                                                                                                                                      ;
+-------+-------------------------------+------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                            ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.445 ; spi_byte_if:byte_if|state[0]  ; spi_byte_if:byte_if|state[0]       ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; spi_byte_if:byte_if|state[1]  ; spi_byte_if:byte_if|state[1]       ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; spi_byte_if:byte_if|state[2]  ; spi_byte_if:byte_if|state[2]       ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; spi_msg_if:msg_if|byteId[1]   ; spi_msg_if:msg_if|byteId[1]        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; spi_msg_if:msg_if|byteId[0]   ; spi_msg_if:msg_if|byteId[0]        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; spi_byte_if:byte_if|MISO_r    ; spi_byte_if:byte_if|MISO_r         ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.613 ; spi_byte_if:byte_if|SS_r[0]   ; spi_byte_if:byte_if|SS_r[1]        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.899      ;
; 0.628 ; spi_byte_if:byte_if|buffer[4] ; spi_byte_if:byte_if|buffer[5]      ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.914      ;
; 0.651 ; spi_byte_if:byte_if|state[1]  ; spi_byte_if:byte_if|state[2]       ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.937      ;
; 0.663 ; spi_msg_if:msg_if|byteId[0]   ; spi_msg_if:msg_if|byteId[1]        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.949      ;
; 0.684 ; spi_byte_if:byte_if|SCLK_r[2] ; spi_byte_if:byte_if|state[1]       ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.970      ;
; 0.685 ; spi_byte_if:byte_if|SCLK_r[2] ; spi_byte_if:byte_if|state[0]       ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.971      ;
; 0.760 ; spi_byte_if:byte_if|SCLK_r[0] ; spi_byte_if:byte_if|SCLK_r[1]      ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.046      ;
; 0.792 ; spi_byte_if:byte_if|buffer[5] ; spi_byte_if:byte_if|buffer[6]      ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.078      ;
; 0.880 ; spi_byte_if:byte_if|buffer[1] ; spi_byte_if:byte_if|buffer[2]      ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.166      ;
; 0.905 ; spi_byte_if:byte_if|MOSI_r[1] ; spi_msg_if:msg_if|registers[0][24] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.191      ;
; 0.999 ; spi_byte_if:byte_if|SCLK_r[1] ; spi_byte_if:byte_if|state[0]       ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.285      ;
; 1.005 ; spi_byte_if:byte_if|state[0]  ; spi_byte_if:byte_if|state[2]       ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.291      ;
; 1.006 ; spi_byte_if:byte_if|state[0]  ; spi_byte_if:byte_if|state[1]       ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.292      ;
; 1.024 ; spi_byte_if:byte_if|buffer[0] ; spi_byte_if:byte_if|buffer[1]      ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.310      ;
; 1.030 ; spi_byte_if:byte_if|buffer[3] ; spi_msg_if:msg_if|registers[2][28] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.316      ;
; 1.032 ; spi_byte_if:byte_if|buffer[3] ; spi_byte_if:byte_if|buffer[4]      ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.318      ;
; 1.039 ; spi_byte_if:byte_if|SCLK_r[1] ; spi_byte_if:byte_if|SCLK_r[2]      ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.325      ;
; 1.039 ; spi_byte_if:byte_if|buffer[2] ; spi_byte_if:byte_if|buffer[3]      ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.325      ;
; 1.158 ; spi_byte_if:byte_if|buffer[5] ; spi_msg_if:msg_if|registers[2][30] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.002     ; 1.442      ;
; 1.187 ; spi_byte_if:byte_if|MOSI_r[0] ; spi_byte_if:byte_if|MOSI_r[1]      ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.022      ; 1.495      ;
; 1.209 ; spi_byte_if:byte_if|buffer[0] ; spi_msg_if:msg_if|registers[0][25] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.002     ; 1.493      ;
; 1.229 ; spi_byte_if:byte_if|buffer[4] ; spi_msg_if:msg_if|registers[0][29] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.002     ; 1.513      ;
; 1.235 ; spi_byte_if:byte_if|buffer[0] ; spi_msg_if:msg_if|registers[1][25] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.002     ; 1.519      ;
; 1.237 ; spi_byte_if:byte_if|buffer[5] ; spi_msg_if:msg_if|registers[0][30] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.002     ; 1.521      ;
; 1.248 ; spi_byte_if:byte_if|buffer[2] ; spi_msg_if:msg_if|registers[0][27] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.002     ; 1.532      ;
; 1.281 ; spi_byte_if:byte_if|buffer[4] ; spi_msg_if:msg_if|registers[3][13] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.568      ;
; 1.284 ; spi_byte_if:byte_if|SCLK_r[1] ; spi_byte_if:byte_if|state[1]       ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.570      ;
; 1.292 ; spi_msg_if:msg_if|state[0]    ; spi_msg_if:msg_if|state[0]         ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.578      ;
; 1.294 ; spi_byte_if:byte_if|buffer[5] ; spi_msg_if:msg_if|registers[1][30] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.002     ; 1.578      ;
; 1.301 ; spi_byte_if:byte_if|buffer[6] ; spi_byte_if:byte_if|buffer[7]      ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.588      ;
; 1.303 ; spi_byte_if:byte_if|buffer[6] ; spi_msg_if:msg_if|registers[3][15] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.590      ;
; 1.306 ; spi_byte_if:byte_if|buffer[2] ; spi_msg_if:msg_if|registers[3][11] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.593      ;
; 1.350 ; spi_msg_if:msg_if|tx[5]       ; spi_byte_if:byte_if|buffer[5]      ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.005      ; 1.641      ;
; 1.378 ; spi_byte_if:byte_if|buffer[5] ; spi_msg_if:msg_if|registers[3][30] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.003     ; 1.661      ;
; 1.379 ; spi_byte_if:byte_if|MOSI_r[1] ; spi_msg_if:msg_if|registers[3][8]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.007     ; 1.658      ;
; 1.384 ; spi_byte_if:byte_if|buffer[6] ; spi_msg_if:msg_if|registers[1][31] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.002     ; 1.668      ;
; 1.398 ; spi_byte_if:byte_if|buffer[4] ; spi_msg_if:msg_if|registers[1][29] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.002     ; 1.682      ;
; 1.402 ; spi_msg_if:msg_if|state[0]    ; spi_msg_if:msg_if|tx[1]            ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.688      ;
; 1.403 ; spi_msg_if:msg_if|state[0]    ; spi_msg_if:msg_if|tx[6]            ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.689      ;
; 1.407 ; spi_byte_if:byte_if|SS_r[2]   ; spi_byte_if:byte_if|state[0]       ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.693      ;
; 1.407 ; spi_byte_if:byte_if|SS_r[2]   ; spi_byte_if:byte_if|state[1]       ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.693      ;
; 1.407 ; spi_byte_if:byte_if|SS_r[2]   ; spi_byte_if:byte_if|state[2]       ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.693      ;
; 1.414 ; spi_byte_if:byte_if|buffer[2] ; spi_msg_if:msg_if|registers[3][27] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.003     ; 1.697      ;
; 1.419 ; spi_byte_if:byte_if|buffer[0] ; spi_msg_if:msg_if|registers[2][25] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.003     ; 1.702      ;
; 1.419 ; spi_byte_if:byte_if|buffer[0] ; spi_msg_if:msg_if|registers[3][25] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.003     ; 1.702      ;
; 1.426 ; spi_byte_if:byte_if|buffer[6] ; spi_msg_if:msg_if|registers[0][15] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.713      ;
; 1.449 ; spi_msg_if:msg_if|tx[6]       ; spi_byte_if:byte_if|buffer[6]      ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.736      ;
; 1.452 ; spi_msg_if:msg_if|byteId[0]   ; spi_msg_if:msg_if|state[0]         ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.738      ;
; 1.478 ; spi_msg_if:msg_if|byteId[0]   ; spi_msg_if:msg_if|state[1]         ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.764      ;
; 1.492 ; spi_msg_if:msg_if|tx[0]       ; spi_byte_if:byte_if|buffer[0]      ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.009      ; 1.787      ;
; 1.496 ; spi_byte_if:byte_if|buffer[1] ; spi_msg_if:msg_if|registers[3][26] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.010     ; 1.772      ;
; 1.499 ; spi_msg_if:msg_if|byteId[1]   ; spi_msg_if:msg_if|state[0]         ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.785      ;
; 1.503 ; spi_byte_if:byte_if|buffer[6] ; spi_msg_if:msg_if|registers[3][31] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.003     ; 1.786      ;
; 1.567 ; spi_byte_if:byte_if|buffer[6] ; spi_msg_if:msg_if|registers[2][15] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.854      ;
; 1.581 ; spi_byte_if:byte_if|buffer[2] ; spi_msg_if:msg_if|registers[2][11] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.868      ;
; 1.589 ; spi_byte_if:byte_if|buffer[3] ; spi_msg_if:msg_if|registers[1][12] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.876      ;
; 1.589 ; spi_byte_if:byte_if|buffer[3] ; spi_msg_if:msg_if|registers[0][12] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.876      ;
; 1.618 ; spi_msg_if:msg_if|tx[1]       ; spi_byte_if:byte_if|buffer[1]      ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.905      ;
; 1.625 ; spi_byte_if:byte_if|buffer[1] ; spi_msg_if:msg_if|registers[0][10] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.912      ;
; 1.626 ; spi_byte_if:byte_if|buffer[1] ; spi_msg_if:msg_if|registers[1][10] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.913      ;
; 1.637 ; spi_msg_if:msg_if|tx[3]       ; spi_byte_if:byte_if|buffer[3]      ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.009      ; 1.932      ;
; 1.638 ; spi_byte_if:byte_if|buffer[2] ; spi_msg_if:msg_if|registers[1][27] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.002     ; 1.922      ;
; 1.648 ; spi_byte_if:byte_if|buffer[2] ; spi_msg_if:msg_if|registers[0][11] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.935      ;
; 1.649 ; spi_byte_if:byte_if|buffer[2] ; spi_msg_if:msg_if|registers[1][11] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.936      ;
; 1.649 ; spi_byte_if:byte_if|SCLK_r[2] ; spi_byte_if:byte_if|state[2]       ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.935      ;
; 1.650 ; spi_byte_if:byte_if|MOSI_r[1] ; spi_msg_if:msg_if|registers[2][24] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 1.938      ;
; 1.652 ; spi_byte_if:byte_if|MOSI_r[1] ; spi_byte_if:byte_if|buffer[0]      ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 1.940      ;
; 1.654 ; spi_byte_if:byte_if|MOSI_r[1] ; spi_msg_if:msg_if|registers[3][16] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.003     ; 1.937      ;
; 1.659 ; spi_byte_if:byte_if|MOSI_r[1] ; spi_msg_if:msg_if|registers[2][16] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.003     ; 1.942      ;
; 1.685 ; spi_byte_if:byte_if|buffer[1] ; spi_msg_if:msg_if|registers[1][26] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.002     ; 1.969      ;
; 1.686 ; spi_byte_if:byte_if|buffer[2] ; spi_msg_if:msg_if|registers[2][27] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.002     ; 1.970      ;
; 1.687 ; spi_byte_if:byte_if|buffer[1] ; spi_msg_if:msg_if|registers[2][26] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.003     ; 1.970      ;
; 1.692 ; spi_byte_if:byte_if|buffer[4] ; spi_msg_if:msg_if|registers[2][21] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.005     ; 1.973      ;
; 1.694 ; spi_byte_if:byte_if|SCLK_r[1] ; spi_byte_if:byte_if|state[2]       ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.980      ;
; 1.695 ; spi_byte_if:byte_if|buffer[3] ; spi_msg_if:msg_if|registers[2][20] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.005     ; 1.976      ;
; 1.698 ; spi_byte_if:byte_if|buffer[1] ; spi_msg_if:msg_if|registers[2][18] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.005     ; 1.979      ;
; 1.700 ; spi_byte_if:byte_if|buffer[4] ; spi_msg_if:msg_if|registers[2][29] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.003     ; 1.983      ;
; 1.700 ; spi_byte_if:byte_if|buffer[4] ; spi_msg_if:msg_if|registers[3][29] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.003     ; 1.983      ;
; 1.707 ; spi_byte_if:byte_if|buffer[7] ; spi_byte_if:byte_if|MISO_r         ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.992      ;
; 1.717 ; spi_byte_if:byte_if|buffer[3] ; spi_msg_if:msg_if|registers[3][28] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.010     ; 1.993      ;
; 1.719 ; spi_byte_if:byte_if|buffer[2] ; spi_msg_if:msg_if|registers[2][19] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.005     ; 2.000      ;
; 1.722 ; spi_byte_if:byte_if|buffer[2] ; spi_msg_if:msg_if|registers[3][19] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.005     ; 2.003      ;
; 1.777 ; spi_byte_if:byte_if|buffer[4] ; spi_msg_if:msg_if|registers[1][21] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.006     ; 2.057      ;
; 1.836 ; spi_byte_if:byte_if|buffer[4] ; spi_msg_if:msg_if|registers[0][5]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.004     ; 2.118      ;
; 1.837 ; spi_byte_if:byte_if|SCLK_r[2] ; spi_byte_if:byte_if|MISO_r         ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.123      ;
; 1.851 ; spi_byte_if:byte_if|SCLK_r[1] ; spi_byte_if:byte_if|MISO_r         ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.137      ;
; 1.878 ; spi_msg_if:msg_if|tx[7]       ; spi_byte_if:byte_if|buffer[7]      ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.006      ; 2.170      ;
; 1.894 ; spi_byte_if:byte_if|buffer[1] ; spi_msg_if:msg_if|registers[0][2]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.004     ; 2.176      ;
; 1.896 ; spi_byte_if:byte_if|MOSI_r[1] ; spi_msg_if:msg_if|registers[0][16] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.021     ; 2.161      ;
; 1.901 ; spi_byte_if:byte_if|buffer[3] ; spi_msg_if:msg_if|registers[0][20] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.023     ; 2.164      ;
; 1.907 ; spi_byte_if:byte_if|buffer[4] ; spi_msg_if:msg_if|registers[0][21] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.023     ; 2.170      ;
; 1.912 ; spi_byte_if:byte_if|buffer[0] ; spi_msg_if:msg_if|registers[0][17] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.023     ; 2.175      ;
; 1.926 ; spi_byte_if:byte_if|buffer[5] ; spi_msg_if:msg_if|state[0]         ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 2.211      ;
; 1.927 ; spi_byte_if:byte_if|buffer[6] ; spi_msg_if:msg_if|registers[0][23] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.023     ; 2.190      ;
+-------+-------------------------------+------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'pll|altpll_component|pll|clk[0]'                                                                            ;
+-------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                             ;
+-------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------+
; 1.389 ; 2.500        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_byte_if:byte_if|MISO_r         ;
; 1.389 ; 2.500        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_byte_if:byte_if|MISO_r         ;
; 1.389 ; 2.500        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_byte_if:byte_if|MOSI_r[0]      ;
; 1.389 ; 2.500        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_byte_if:byte_if|MOSI_r[0]      ;
; 1.389 ; 2.500        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_byte_if:byte_if|MOSI_r[1]      ;
; 1.389 ; 2.500        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_byte_if:byte_if|MOSI_r[1]      ;
; 1.389 ; 2.500        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_byte_if:byte_if|SCLK_r[0]      ;
; 1.389 ; 2.500        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_byte_if:byte_if|SCLK_r[0]      ;
; 1.389 ; 2.500        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_byte_if:byte_if|SCLK_r[1]      ;
; 1.389 ; 2.500        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_byte_if:byte_if|SCLK_r[1]      ;
; 1.389 ; 2.500        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_byte_if:byte_if|SCLK_r[2]      ;
; 1.389 ; 2.500        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_byte_if:byte_if|SCLK_r[2]      ;
; 1.389 ; 2.500        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_byte_if:byte_if|SS_r[0]        ;
; 1.389 ; 2.500        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_byte_if:byte_if|SS_r[0]        ;
; 1.389 ; 2.500        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_byte_if:byte_if|SS_r[1]        ;
; 1.389 ; 2.500        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_byte_if:byte_if|SS_r[1]        ;
; 1.389 ; 2.500        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_byte_if:byte_if|SS_r[2]        ;
; 1.389 ; 2.500        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_byte_if:byte_if|SS_r[2]        ;
; 1.389 ; 2.500        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_byte_if:byte_if|buffer[0]      ;
; 1.389 ; 2.500        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_byte_if:byte_if|buffer[0]      ;
; 1.389 ; 2.500        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_byte_if:byte_if|buffer[1]      ;
; 1.389 ; 2.500        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_byte_if:byte_if|buffer[1]      ;
; 1.389 ; 2.500        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_byte_if:byte_if|buffer[2]      ;
; 1.389 ; 2.500        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_byte_if:byte_if|buffer[2]      ;
; 1.389 ; 2.500        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_byte_if:byte_if|buffer[3]      ;
; 1.389 ; 2.500        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_byte_if:byte_if|buffer[3]      ;
; 1.389 ; 2.500        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_byte_if:byte_if|buffer[4]      ;
; 1.389 ; 2.500        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_byte_if:byte_if|buffer[4]      ;
; 1.389 ; 2.500        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_byte_if:byte_if|buffer[5]      ;
; 1.389 ; 2.500        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_byte_if:byte_if|buffer[5]      ;
; 1.389 ; 2.500        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_byte_if:byte_if|buffer[6]      ;
; 1.389 ; 2.500        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_byte_if:byte_if|buffer[6]      ;
; 1.389 ; 2.500        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_byte_if:byte_if|buffer[7]      ;
; 1.389 ; 2.500        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_byte_if:byte_if|buffer[7]      ;
; 1.389 ; 2.500        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_byte_if:byte_if|state[0]       ;
; 1.389 ; 2.500        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_byte_if:byte_if|state[0]       ;
; 1.389 ; 2.500        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_byte_if:byte_if|state[1]       ;
; 1.389 ; 2.500        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_byte_if:byte_if|state[1]       ;
; 1.389 ; 2.500        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_byte_if:byte_if|state[2]       ;
; 1.389 ; 2.500        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_byte_if:byte_if|state[2]       ;
; 1.389 ; 2.500        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_msg_if:msg_if|byteId[0]        ;
; 1.389 ; 2.500        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_msg_if:msg_if|byteId[0]        ;
; 1.389 ; 2.500        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_msg_if:msg_if|byteId[1]        ;
; 1.389 ; 2.500        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_msg_if:msg_if|byteId[1]        ;
; 1.389 ; 2.500        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_msg_if:msg_if|regId[0]         ;
; 1.389 ; 2.500        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_msg_if:msg_if|regId[0]         ;
; 1.389 ; 2.500        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_msg_if:msg_if|regId[1]         ;
; 1.389 ; 2.500        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_msg_if:msg_if|regId[1]         ;
; 1.389 ; 2.500        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_msg_if:msg_if|regId[2]         ;
; 1.389 ; 2.500        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_msg_if:msg_if|regId[2]         ;
; 1.389 ; 2.500        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_msg_if:msg_if|regId[3]         ;
; 1.389 ; 2.500        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_msg_if:msg_if|regId[3]         ;
; 1.389 ; 2.500        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_msg_if:msg_if|registers[0][0]  ;
; 1.389 ; 2.500        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_msg_if:msg_if|registers[0][0]  ;
; 1.389 ; 2.500        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_msg_if:msg_if|registers[0][10] ;
; 1.389 ; 2.500        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_msg_if:msg_if|registers[0][10] ;
; 1.389 ; 2.500        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_msg_if:msg_if|registers[0][11] ;
; 1.389 ; 2.500        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_msg_if:msg_if|registers[0][11] ;
; 1.389 ; 2.500        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_msg_if:msg_if|registers[0][12] ;
; 1.389 ; 2.500        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_msg_if:msg_if|registers[0][12] ;
; 1.389 ; 2.500        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_msg_if:msg_if|registers[0][13] ;
; 1.389 ; 2.500        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_msg_if:msg_if|registers[0][13] ;
; 1.389 ; 2.500        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_msg_if:msg_if|registers[0][14] ;
; 1.389 ; 2.500        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_msg_if:msg_if|registers[0][14] ;
; 1.389 ; 2.500        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_msg_if:msg_if|registers[0][15] ;
; 1.389 ; 2.500        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_msg_if:msg_if|registers[0][15] ;
; 1.389 ; 2.500        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_msg_if:msg_if|registers[0][16] ;
; 1.389 ; 2.500        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_msg_if:msg_if|registers[0][16] ;
; 1.389 ; 2.500        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_msg_if:msg_if|registers[0][17] ;
; 1.389 ; 2.500        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_msg_if:msg_if|registers[0][17] ;
; 1.389 ; 2.500        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_msg_if:msg_if|registers[0][18] ;
; 1.389 ; 2.500        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_msg_if:msg_if|registers[0][18] ;
; 1.389 ; 2.500        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_msg_if:msg_if|registers[0][19] ;
; 1.389 ; 2.500        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_msg_if:msg_if|registers[0][19] ;
; 1.389 ; 2.500        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_msg_if:msg_if|registers[0][1]  ;
; 1.389 ; 2.500        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_msg_if:msg_if|registers[0][1]  ;
; 1.389 ; 2.500        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_msg_if:msg_if|registers[0][20] ;
; 1.389 ; 2.500        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_msg_if:msg_if|registers[0][20] ;
; 1.389 ; 2.500        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_msg_if:msg_if|registers[0][21] ;
; 1.389 ; 2.500        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_msg_if:msg_if|registers[0][21] ;
; 1.389 ; 2.500        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_msg_if:msg_if|registers[0][22] ;
; 1.389 ; 2.500        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_msg_if:msg_if|registers[0][22] ;
; 1.389 ; 2.500        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_msg_if:msg_if|registers[0][23] ;
; 1.389 ; 2.500        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_msg_if:msg_if|registers[0][23] ;
; 1.389 ; 2.500        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_msg_if:msg_if|registers[0][24] ;
; 1.389 ; 2.500        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_msg_if:msg_if|registers[0][24] ;
; 1.389 ; 2.500        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_msg_if:msg_if|registers[0][25] ;
; 1.389 ; 2.500        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_msg_if:msg_if|registers[0][25] ;
; 1.389 ; 2.500        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_msg_if:msg_if|registers[0][26] ;
; 1.389 ; 2.500        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_msg_if:msg_if|registers[0][26] ;
; 1.389 ; 2.500        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_msg_if:msg_if|registers[0][27] ;
; 1.389 ; 2.500        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_msg_if:msg_if|registers[0][27] ;
; 1.389 ; 2.500        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_msg_if:msg_if|registers[0][28] ;
; 1.389 ; 2.500        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_msg_if:msg_if|registers[0][28] ;
; 1.389 ; 2.500        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_msg_if:msg_if|registers[0][29] ;
; 1.389 ; 2.500        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_msg_if:msg_if|registers[0][29] ;
; 1.389 ; 2.500        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_msg_if:msg_if|registers[0][2]  ;
; 1.389 ; 2.500        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_msg_if:msg_if|registers[0][2]  ;
; 1.389 ; 2.500        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_msg_if:msg_if|registers[0][30] ;
; 1.389 ; 2.500        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_msg_if:msg_if|registers[0][30] ;
+-------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk50MHz'                                                                            ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------+
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk50MHz ; Rise       ; clk50MHz|combout                  ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk50MHz ; Rise       ; clk50MHz|combout                  ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk50MHz ; Rise       ; pll|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk50MHz ; Rise       ; pll|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk50MHz ; Rise       ; pll|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk50MHz ; Rise       ; pll|altpll_component|pll|inclk[0] ;
; 17.369 ; 20.000       ; 2.631          ; Port Rate        ; clk50MHz ; Rise       ; clk50MHz                          ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------+


+---------------------------------------------------------------------------------------+
; Setup Times                                                                           ;
+-----------+------------+-------+-------+------------+---------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-----------+------------+-------+-------+------------+---------------------------------+
; MOSI      ; clk50MHz   ; 7.299 ; 7.299 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; SCLK      ; clk50MHz   ; 7.260 ; 7.260 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; SS        ; clk50MHz   ; 6.231 ; 6.231 ; Rise       ; pll|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+---------------------------------+


+-----------------------------------------------------------------------------------------+
; Hold Times                                                                              ;
+-----------+------------+--------+--------+------------+---------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+-----------+------------+--------+--------+------------+---------------------------------+
; MOSI      ; clk50MHz   ; -7.051 ; -7.051 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; SCLK      ; clk50MHz   ; -7.012 ; -7.012 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; SS        ; clk50MHz   ; -5.983 ; -5.983 ; Rise       ; pll|altpll_component|pll|clk[0] ;
+-----------+------------+--------+--------+------------+---------------------------------+


+-----------------------------------------------------------------------------------------+
; Clock to Output Times                                                                   ;
+-----------+------------+--------+--------+------------+---------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+-----------+------------+--------+--------+------------+---------------------------------+
; LED[*]    ; clk50MHz   ; 10.453 ; 10.453 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  LED[0]   ; clk50MHz   ; 10.453 ; 10.453 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  LED[1]   ; clk50MHz   ; 8.709  ; 8.709  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; MISO      ; clk50MHz   ; 5.773  ; 5.773  ; Rise       ; pll|altpll_component|pll|clk[0] ;
+-----------+------------+--------+--------+------------+---------------------------------+


+---------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                         ;
+-----------+------------+-------+-------+------------+---------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-----------+------------+-------+-------+------------+---------------------------------+
; LED[*]    ; clk50MHz   ; 6.566 ; 6.566 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  LED[0]   ; clk50MHz   ; 7.836 ; 7.836 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  LED[1]   ; clk50MHz   ; 6.566 ; 6.566 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; MISO      ; clk50MHz   ; 5.773 ; 5.773 ; Rise       ; pll|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+---------------------------------+


+--------------------------------------------------------------------------------------+
; Output Enable Times                                                                  ;
+-----------+------------+-------+------+------------+---------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                 ;
+-----------+------------+-------+------+------------+---------------------------------+
; MISO      ; clk50MHz   ; 4.655 ;      ; Rise       ; pll|altpll_component|pll|clk[0] ;
+-----------+------------+-------+------+------------+---------------------------------+


+--------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                          ;
+-----------+------------+-------+------+------------+---------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                 ;
+-----------+------------+-------+------+------------+---------------------------------+
; MISO      ; clk50MHz   ; 4.655 ;      ; Rise       ; pll|altpll_component|pll|clk[0] ;
+-----------+------------+-------+------+------------+---------------------------------+


+-----------------------------------------------------------------------------------------------+
; Output Disable Times                                                                          ;
+-----------+------------+-----------+-----------+------------+---------------------------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                 ;
+-----------+------------+-----------+-----------+------------+---------------------------------+
; MISO      ; clk50MHz   ; 4.655     ;           ; Rise       ; pll|altpll_component|pll|clk[0] ;
+-----------+------------+-----------+-----------+------------+---------------------------------+


+-----------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                  ;
+-----------+------------+-----------+-----------+------------+---------------------------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                 ;
+-----------+------------+-----------+-----------+------------+---------------------------------+
; MISO      ; clk50MHz   ; 4.655     ;           ; Rise       ; pll|altpll_component|pll|clk[0] ;
+-----------+------------+-----------+-----------+------------+---------------------------------+


+---------------------------------------------------------+
; Fast Model Setup Summary                                ;
+---------------------------------+-------+---------------+
; Clock                           ; Slack ; End Point TNS ;
+---------------------------------+-------+---------------+
; pll|altpll_component|pll|clk[0] ; 2.537 ; 0.000         ;
+---------------------------------+-------+---------------+


+---------------------------------------------------------+
; Fast Model Hold Summary                                 ;
+---------------------------------+-------+---------------+
; Clock                           ; Slack ; End Point TNS ;
+---------------------------------+-------+---------------+
; pll|altpll_component|pll|clk[0] ; 0.215 ; 0.000         ;
+---------------------------------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                   ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; pll|altpll_component|pll|clk[0] ; 1.500  ; 0.000         ;
; clk50MHz                        ; 10.000 ; 0.000         ;
+---------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'pll|altpll_component|pll|clk[0]'                                                                                                                                            ;
+-------+-------------------------------------+-------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                             ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+-------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 2.537 ; spi_msg_if:msg_if|byteId[1]         ; spi_msg_if:msg_if|registers[4][20]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; -0.018     ; 2.477      ;
; 2.537 ; spi_msg_if:msg_if|byteId[1]         ; spi_msg_if:msg_if|registers[4][18]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; -0.018     ; 2.477      ;
; 2.537 ; spi_msg_if:msg_if|byteId[1]         ; spi_msg_if:msg_if|registers[4][22]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; -0.018     ; 2.477      ;
; 2.537 ; spi_msg_if:msg_if|byteId[1]         ; spi_msg_if:msg_if|registers[4][16]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; -0.018     ; 2.477      ;
; 2.537 ; spi_msg_if:msg_if|byteId[1]         ; spi_msg_if:msg_if|registers[4][19]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; -0.018     ; 2.477      ;
; 2.537 ; spi_msg_if:msg_if|byteId[1]         ; spi_msg_if:msg_if|registers[4][23]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; -0.018     ; 2.477      ;
; 2.544 ; spi_msg_if:msg_if|regId[0]          ; spi_msg_if:msg_if|tx[7]             ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; -0.004     ; 2.484      ;
; 2.573 ; spi_byte_if:byte_if|buffer[0]       ; spi_msg_if:msg_if|tx[1]             ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.000      ; 2.459      ;
; 2.576 ; spi_byte_if:byte_if|SCLK_r[2]       ; spi_msg_if:msg_if|registers[4][1]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; -0.006     ; 2.450      ;
; 2.588 ; spi_msg_if:msg_if|regId[0]          ; spi_msg_if:msg_if|tx[3]             ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; -0.007     ; 2.437      ;
; 2.592 ; spi_byte_if:byte_if|SCLK_r[2]       ; spi_msg_if:msg_if|registers[13][17] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; -0.001     ; 2.439      ;
; 2.594 ; spi_msg_if:msg_if|registers[0][14]  ; spi_msg_if:msg_if|tx[6]             ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; -0.001     ; 2.437      ;
; 2.603 ; spi_msg_if:msg_if|regId[3]          ; spi_msg_if:msg_if|tx[2]             ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.000      ; 2.429      ;
; 2.603 ; spi_msg_if:msg_if|regId[1]          ; spi_msg_if:msg_if|tx[7]             ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; -0.004     ; 2.425      ;
; 2.604 ; spi_byte_if:byte_if|SCLK_r[2]       ; spi_msg_if:msg_if|registers[8][20]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; -0.008     ; 2.420      ;
; 2.604 ; spi_byte_if:byte_if|SCLK_r[2]       ; spi_msg_if:msg_if|registers[8][21]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; -0.008     ; 2.420      ;
; 2.604 ; spi_byte_if:byte_if|SCLK_r[2]       ; spi_msg_if:msg_if|registers[8][16]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; -0.008     ; 2.420      ;
; 2.604 ; spi_byte_if:byte_if|SCLK_r[2]       ; spi_msg_if:msg_if|registers[8][19]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; -0.008     ; 2.420      ;
; 2.606 ; spi_msg_if:msg_if|state[0]          ; spi_msg_if:msg_if|registers[4][20]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; -0.018     ; 2.408      ;
; 2.606 ; spi_msg_if:msg_if|state[0]          ; spi_msg_if:msg_if|registers[4][18]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; -0.018     ; 2.408      ;
; 2.606 ; spi_msg_if:msg_if|state[0]          ; spi_msg_if:msg_if|registers[4][22]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; -0.018     ; 2.408      ;
; 2.606 ; spi_msg_if:msg_if|state[0]          ; spi_msg_if:msg_if|registers[4][16]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; -0.018     ; 2.408      ;
; 2.606 ; spi_msg_if:msg_if|state[0]          ; spi_msg_if:msg_if|registers[4][19]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; -0.018     ; 2.408      ;
; 2.606 ; spi_msg_if:msg_if|state[0]          ; spi_msg_if:msg_if|registers[4][23]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; -0.018     ; 2.408      ;
; 2.609 ; spi_msg_if:msg_if|regId[3]          ; spi_msg_if:msg_if|tx[6]             ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.012      ; 2.435      ;
; 2.609 ; spi_msg_if:msg_if|regId[2]          ; spi_msg_if:msg_if|tx[6]             ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.007      ; 2.430      ;
; 2.615 ; spi_msg_if:msg_if|registers[13][11] ; spi_msg_if:msg_if|tx[3]             ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; -0.003     ; 2.414      ;
; 2.616 ; spi_byte_if:byte_if|SCLK_r[2]       ; spi_msg_if:msg_if|registers[10][30] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; -0.002     ; 2.414      ;
; 2.616 ; spi_msg_if:msg_if|regId[1]          ; spi_msg_if:msg_if|tx[6]             ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.000      ; 2.416      ;
; 2.619 ; spi_byte_if:byte_if|state[0]        ; spi_msg_if:msg_if|registers[4][1]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; -0.006     ; 2.407      ;
; 2.620 ; spi_msg_if:msg_if|regId[3]          ; spi_msg_if:msg_if|tx[0]             ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.005      ; 2.417      ;
; 2.622 ; spi_byte_if:byte_if|SCLK_r[2]       ; spi_msg_if:msg_if|registers[10][26] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; -0.004     ; 2.406      ;
; 2.624 ; spi_msg_if:msg_if|regId[2]          ; spi_msg_if:msg_if|tx[0]             ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.000      ; 2.408      ;
; 2.625 ; spi_msg_if:msg_if|regId[2]          ; spi_msg_if:msg_if|registers[4][20]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; -0.011     ; 2.396      ;
; 2.625 ; spi_msg_if:msg_if|regId[2]          ; spi_msg_if:msg_if|registers[4][18]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; -0.011     ; 2.396      ;
; 2.625 ; spi_msg_if:msg_if|regId[2]          ; spi_msg_if:msg_if|registers[4][22]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; -0.011     ; 2.396      ;
; 2.625 ; spi_msg_if:msg_if|regId[2]          ; spi_msg_if:msg_if|registers[4][16]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; -0.011     ; 2.396      ;
; 2.625 ; spi_msg_if:msg_if|regId[2]          ; spi_msg_if:msg_if|registers[4][19]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; -0.011     ; 2.396      ;
; 2.625 ; spi_msg_if:msg_if|regId[2]          ; spi_msg_if:msg_if|registers[4][23]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; -0.011     ; 2.396      ;
; 2.629 ; spi_byte_if:byte_if|SCLK_r[2]       ; spi_msg_if:msg_if|registers[4][20]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; -0.019     ; 2.384      ;
; 2.629 ; spi_byte_if:byte_if|SCLK_r[2]       ; spi_msg_if:msg_if|registers[4][18]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; -0.019     ; 2.384      ;
; 2.629 ; spi_byte_if:byte_if|SCLK_r[2]       ; spi_msg_if:msg_if|registers[4][22]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; -0.019     ; 2.384      ;
; 2.629 ; spi_byte_if:byte_if|SCLK_r[2]       ; spi_msg_if:msg_if|registers[4][16]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; -0.019     ; 2.384      ;
; 2.629 ; spi_byte_if:byte_if|SCLK_r[2]       ; spi_msg_if:msg_if|registers[4][19]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; -0.019     ; 2.384      ;
; 2.629 ; spi_byte_if:byte_if|SCLK_r[2]       ; spi_msg_if:msg_if|registers[4][23]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; -0.019     ; 2.384      ;
; 2.632 ; spi_byte_if:byte_if|SCLK_r[2]       ; spi_msg_if:msg_if|registers[14][13] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; -0.010     ; 2.390      ;
; 2.632 ; spi_byte_if:byte_if|SCLK_r[2]       ; spi_msg_if:msg_if|registers[14][11] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; -0.010     ; 2.390      ;
; 2.635 ; spi_byte_if:byte_if|state[0]        ; spi_msg_if:msg_if|registers[13][17] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; -0.001     ; 2.396      ;
; 2.639 ; spi_msg_if:msg_if|registers[1][8]   ; spi_msg_if:msg_if|tx[0]             ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; -0.008     ; 2.385      ;
; 2.644 ; spi_msg_if:msg_if|state[1]          ; spi_msg_if:msg_if|tx[4]             ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; -0.012     ; 2.376      ;
; 2.646 ; spi_msg_if:msg_if|registers[10][25] ; spi_msg_if:msg_if|tx[1]             ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.005      ; 2.391      ;
; 2.647 ; spi_msg_if:msg_if|regId[2]          ; spi_msg_if:msg_if|registers[1][28]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.006      ; 2.391      ;
; 2.647 ; spi_msg_if:msg_if|regId[2]          ; spi_msg_if:msg_if|registers[1][29]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.006      ; 2.391      ;
; 2.647 ; spi_msg_if:msg_if|regId[2]          ; spi_msg_if:msg_if|registers[1][25]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.006      ; 2.391      ;
; 2.647 ; spi_msg_if:msg_if|regId[2]          ; spi_msg_if:msg_if|registers[1][26]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.006      ; 2.391      ;
; 2.647 ; spi_msg_if:msg_if|regId[2]          ; spi_msg_if:msg_if|registers[1][30]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.006      ; 2.391      ;
; 2.647 ; spi_msg_if:msg_if|regId[2]          ; spi_msg_if:msg_if|registers[1][24]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.006      ; 2.391      ;
; 2.647 ; spi_msg_if:msg_if|regId[2]          ; spi_msg_if:msg_if|registers[1][27]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.006      ; 2.391      ;
; 2.647 ; spi_msg_if:msg_if|regId[2]          ; spi_msg_if:msg_if|registers[1][31]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.006      ; 2.391      ;
; 2.647 ; spi_byte_if:byte_if|state[0]        ; spi_msg_if:msg_if|registers[8][20]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; -0.008     ; 2.377      ;
; 2.647 ; spi_byte_if:byte_if|state[0]        ; spi_msg_if:msg_if|registers[8][21]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; -0.008     ; 2.377      ;
; 2.647 ; spi_byte_if:byte_if|state[0]        ; spi_msg_if:msg_if|registers[8][16]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; -0.008     ; 2.377      ;
; 2.647 ; spi_byte_if:byte_if|state[0]        ; spi_msg_if:msg_if|registers[8][19]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; -0.008     ; 2.377      ;
; 2.648 ; spi_msg_if:msg_if|regId[0]          ; spi_msg_if:msg_if|registers[3][28]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; -0.009     ; 2.375      ;
; 2.648 ; spi_msg_if:msg_if|regId[0]          ; spi_msg_if:msg_if|registers[3][26]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; -0.009     ; 2.375      ;
; 2.648 ; spi_msg_if:msg_if|regId[0]          ; spi_msg_if:msg_if|registers[3][24]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; -0.009     ; 2.375      ;
; 2.651 ; spi_byte_if:byte_if|buffer[1]       ; spi_msg_if:msg_if|tx[6]             ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.000      ; 2.381      ;
; 2.655 ; spi_byte_if:byte_if|SCLK_r[2]       ; spi_msg_if:msg_if|registers[15][24] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; -0.021     ; 2.356      ;
; 2.657 ; spi_byte_if:byte_if|SCLK_r[2]       ; spi_msg_if:msg_if|registers[10][5]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; -0.021     ; 2.354      ;
; 2.657 ; spi_byte_if:byte_if|SCLK_r[2]       ; spi_msg_if:msg_if|registers[10][1]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; -0.021     ; 2.354      ;
; 2.657 ; spi_byte_if:byte_if|SCLK_r[2]       ; spi_msg_if:msg_if|registers[10][2]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; -0.014     ; 2.361      ;
; 2.659 ; spi_byte_if:byte_if|state[0]        ; spi_msg_if:msg_if|registers[10][30] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; -0.002     ; 2.371      ;
; 2.665 ; spi_byte_if:byte_if|state[0]        ; spi_msg_if:msg_if|registers[10][26] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; -0.004     ; 2.363      ;
; 2.667 ; spi_msg_if:msg_if|regId[2]          ; spi_msg_if:msg_if|registers[4][1]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.002      ; 2.367      ;
; 2.668 ; spi_byte_if:byte_if|SCLK_r[2]       ; spi_msg_if:msg_if|registers[15][29] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; -0.016     ; 2.348      ;
; 2.668 ; spi_byte_if:byte_if|SCLK_r[2]       ; spi_msg_if:msg_if|registers[15][25] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; -0.016     ; 2.348      ;
; 2.668 ; spi_byte_if:byte_if|SCLK_r[2]       ; spi_msg_if:msg_if|registers[15][27] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; -0.016     ; 2.348      ;
; 2.668 ; spi_byte_if:byte_if|SCLK_r[2]       ; spi_msg_if:msg_if|registers[15][31] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; -0.016     ; 2.348      ;
; 2.668 ; spi_msg_if:msg_if|registers[6][22]  ; spi_msg_if:msg_if|tx[6]             ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.012      ; 2.376      ;
; 2.669 ; spi_byte_if:byte_if|SCLK_r[2]       ; spi_msg_if:msg_if|registers[8][12]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; -0.013     ; 2.350      ;
; 2.669 ; spi_byte_if:byte_if|SCLK_r[2]       ; spi_msg_if:msg_if|registers[8][8]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; -0.013     ; 2.350      ;
; 2.669 ; spi_byte_if:byte_if|state[2]        ; spi_msg_if:msg_if|registers[4][1]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; -0.006     ; 2.357      ;
; 2.672 ; spi_byte_if:byte_if|state[0]        ; spi_msg_if:msg_if|registers[4][20]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; -0.019     ; 2.341      ;
; 2.672 ; spi_byte_if:byte_if|state[0]        ; spi_msg_if:msg_if|registers[4][18]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; -0.019     ; 2.341      ;
; 2.672 ; spi_byte_if:byte_if|state[0]        ; spi_msg_if:msg_if|registers[4][22]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; -0.019     ; 2.341      ;
; 2.672 ; spi_byte_if:byte_if|state[0]        ; spi_msg_if:msg_if|registers[4][16]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; -0.019     ; 2.341      ;
; 2.672 ; spi_byte_if:byte_if|state[0]        ; spi_msg_if:msg_if|registers[4][19]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; -0.019     ; 2.341      ;
; 2.672 ; spi_byte_if:byte_if|state[0]        ; spi_msg_if:msg_if|registers[4][23]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; -0.019     ; 2.341      ;
; 2.675 ; spi_byte_if:byte_if|state[0]        ; spi_msg_if:msg_if|registers[14][13] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; -0.010     ; 2.347      ;
; 2.675 ; spi_byte_if:byte_if|state[0]        ; spi_msg_if:msg_if|registers[14][11] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; -0.010     ; 2.347      ;
; 2.676 ; spi_msg_if:msg_if|regId[2]          ; spi_msg_if:msg_if|tx[4]             ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; -0.005     ; 2.351      ;
; 2.679 ; spi_byte_if:byte_if|SCLK_r[2]       ; spi_msg_if:msg_if|registers[11][29] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; -0.014     ; 2.339      ;
; 2.679 ; spi_byte_if:byte_if|SCLK_r[2]       ; spi_msg_if:msg_if|registers[11][25] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; -0.014     ; 2.339      ;
; 2.679 ; spi_byte_if:byte_if|SCLK_r[2]       ; spi_msg_if:msg_if|registers[11][27] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; -0.014     ; 2.339      ;
; 2.679 ; spi_msg_if:msg_if|regId[3]          ; spi_msg_if:msg_if|tx[4]             ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; 0.000      ; 2.353      ;
; 2.680 ; spi_byte_if:byte_if|SCLK_r[2]       ; spi_msg_if:msg_if|registers[8][13]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; -0.008     ; 2.344      ;
; 2.680 ; spi_byte_if:byte_if|SCLK_r[2]       ; spi_msg_if:msg_if|registers[13][13] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; -0.007     ; 2.345      ;
; 2.680 ; spi_byte_if:byte_if|SCLK_r[2]       ; spi_msg_if:msg_if|registers[13][9]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; -0.007     ; 2.345      ;
; 2.680 ; spi_byte_if:byte_if|SCLK_r[2]       ; spi_msg_if:msg_if|registers[8][9]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; -0.008     ; 2.344      ;
; 2.680 ; spi_byte_if:byte_if|SCLK_r[2]       ; spi_msg_if:msg_if|registers[8][10]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5.000        ; -0.008     ; 2.344      ;
+-------+-------------------------------------+-------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'pll|altpll_component|pll|clk[0]'                                                                                                                                      ;
+-------+-------------------------------+------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                            ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.215 ; spi_byte_if:byte_if|state[0]  ; spi_byte_if:byte_if|state[0]       ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; spi_byte_if:byte_if|state[1]  ; spi_byte_if:byte_if|state[1]       ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; spi_byte_if:byte_if|state[2]  ; spi_byte_if:byte_if|state[2]       ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; spi_msg_if:msg_if|byteId[1]   ; spi_msg_if:msg_if|byteId[1]        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; spi_msg_if:msg_if|byteId[0]   ; spi_msg_if:msg_if|byteId[0]        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; spi_byte_if:byte_if|MISO_r    ; spi_byte_if:byte_if|MISO_r         ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.237 ; spi_byte_if:byte_if|SS_r[0]   ; spi_byte_if:byte_if|SS_r[1]        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.389      ;
; 0.244 ; spi_byte_if:byte_if|buffer[4] ; spi_byte_if:byte_if|buffer[5]      ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.396      ;
; 0.256 ; spi_byte_if:byte_if|state[1]  ; spi_byte_if:byte_if|state[2]       ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.408      ;
; 0.261 ; spi_msg_if:msg_if|byteId[0]   ; spi_msg_if:msg_if|byteId[1]        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.413      ;
; 0.277 ; spi_byte_if:byte_if|SCLK_r[2] ; spi_byte_if:byte_if|state[1]       ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.429      ;
; 0.279 ; spi_byte_if:byte_if|SCLK_r[2] ; spi_byte_if:byte_if|state[0]       ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.431      ;
; 0.299 ; spi_byte_if:byte_if|buffer[5] ; spi_byte_if:byte_if|buffer[6]      ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.451      ;
; 0.323 ; spi_byte_if:byte_if|SCLK_r[0] ; spi_byte_if:byte_if|SCLK_r[1]      ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.475      ;
; 0.334 ; spi_byte_if:byte_if|buffer[1] ; spi_byte_if:byte_if|buffer[2]      ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.486      ;
; 0.352 ; spi_byte_if:byte_if|MOSI_r[1] ; spi_msg_if:msg_if|registers[0][24] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.503      ;
; 0.379 ; spi_byte_if:byte_if|buffer[0] ; spi_byte_if:byte_if|buffer[1]      ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.531      ;
; 0.379 ; spi_byte_if:byte_if|SCLK_r[1] ; spi_byte_if:byte_if|state[0]       ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.531      ;
; 0.379 ; spi_byte_if:byte_if|state[0]  ; spi_byte_if:byte_if|state[2]       ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.531      ;
; 0.382 ; spi_byte_if:byte_if|state[0]  ; spi_byte_if:byte_if|state[1]       ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.534      ;
; 0.388 ; spi_byte_if:byte_if|buffer[2] ; spi_byte_if:byte_if|buffer[3]      ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.540      ;
; 0.396 ; spi_byte_if:byte_if|buffer[3] ; spi_byte_if:byte_if|buffer[4]      ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.548      ;
; 0.428 ; spi_byte_if:byte_if|buffer[3] ; spi_msg_if:msg_if|registers[2][28] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.580      ;
; 0.433 ; spi_byte_if:byte_if|SCLK_r[1] ; spi_byte_if:byte_if|SCLK_r[2]      ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.585      ;
; 0.437 ; spi_byte_if:byte_if|buffer[5] ; spi_msg_if:msg_if|registers[2][30] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.588      ;
; 0.451 ; spi_byte_if:byte_if|MOSI_r[0] ; spi_byte_if:byte_if|MOSI_r[1]      ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.018      ; 0.621      ;
; 0.471 ; spi_byte_if:byte_if|buffer[4] ; spi_msg_if:msg_if|registers[0][29] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.002     ; 0.621      ;
; 0.473 ; spi_byte_if:byte_if|buffer[5] ; spi_msg_if:msg_if|registers[0][30] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.002     ; 0.623      ;
; 0.477 ; spi_byte_if:byte_if|buffer[2] ; spi_msg_if:msg_if|registers[0][27] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.002     ; 0.627      ;
; 0.479 ; spi_byte_if:byte_if|buffer[0] ; spi_msg_if:msg_if|registers[0][25] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.002     ; 0.629      ;
; 0.486 ; spi_byte_if:byte_if|SCLK_r[1] ; spi_byte_if:byte_if|state[1]       ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.638      ;
; 0.489 ; spi_byte_if:byte_if|buffer[6] ; spi_byte_if:byte_if|buffer[7]      ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.642      ;
; 0.493 ; spi_byte_if:byte_if|buffer[0] ; spi_msg_if:msg_if|registers[1][25] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.644      ;
; 0.504 ; spi_byte_if:byte_if|buffer[5] ; spi_msg_if:msg_if|registers[1][30] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.655      ;
; 0.511 ; spi_msg_if:msg_if|state[0]    ; spi_msg_if:msg_if|state[0]         ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; spi_msg_if:msg_if|tx[5]       ; spi_byte_if:byte_if|buffer[5]      ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.004      ; 0.667      ;
; 0.516 ; spi_byte_if:byte_if|buffer[4] ; spi_msg_if:msg_if|registers[3][13] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.669      ;
; 0.526 ; spi_byte_if:byte_if|buffer[6] ; spi_msg_if:msg_if|registers[3][15] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.679      ;
; 0.527 ; spi_byte_if:byte_if|buffer[2] ; spi_msg_if:msg_if|registers[3][11] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.680      ;
; 0.535 ; spi_byte_if:byte_if|buffer[6] ; spi_msg_if:msg_if|registers[0][15] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.688      ;
; 0.543 ; spi_msg_if:msg_if|tx[6]       ; spi_byte_if:byte_if|buffer[6]      ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.695      ;
; 0.545 ; spi_msg_if:msg_if|byteId[0]   ; spi_msg_if:msg_if|state[1]         ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.697      ;
; 0.547 ; spi_msg_if:msg_if|byteId[0]   ; spi_msg_if:msg_if|state[0]         ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.699      ;
; 0.557 ; spi_msg_if:msg_if|state[0]    ; spi_msg_if:msg_if|tx[1]            ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.709      ;
; 0.557 ; spi_byte_if:byte_if|buffer[5] ; spi_msg_if:msg_if|registers[3][30] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.002     ; 0.707      ;
; 0.558 ; spi_msg_if:msg_if|state[0]    ; spi_msg_if:msg_if|tx[6]            ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.710      ;
; 0.562 ; spi_msg_if:msg_if|byteId[1]   ; spi_msg_if:msg_if|state[0]         ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.714      ;
; 0.565 ; spi_byte_if:byte_if|buffer[6] ; spi_msg_if:msg_if|registers[1][31] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.716      ;
; 0.566 ; spi_byte_if:byte_if|MOSI_r[1] ; spi_msg_if:msg_if|registers[3][8]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.007     ; 0.711      ;
; 0.566 ; spi_byte_if:byte_if|buffer[6] ; spi_msg_if:msg_if|registers[3][31] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.002     ; 0.716      ;
; 0.571 ; spi_byte_if:byte_if|buffer[4] ; spi_msg_if:msg_if|registers[1][29] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.722      ;
; 0.574 ; spi_msg_if:msg_if|tx[0]       ; spi_byte_if:byte_if|buffer[0]      ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.007      ; 0.733      ;
; 0.576 ; spi_byte_if:byte_if|buffer[2] ; spi_msg_if:msg_if|registers[3][27] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.002     ; 0.726      ;
; 0.580 ; spi_byte_if:byte_if|buffer[0] ; spi_msg_if:msg_if|registers[2][25] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.002     ; 0.730      ;
; 0.580 ; spi_byte_if:byte_if|buffer[0] ; spi_msg_if:msg_if|registers[3][25] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.002     ; 0.730      ;
; 0.604 ; spi_msg_if:msg_if|tx[1]       ; spi_byte_if:byte_if|buffer[1]      ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.756      ;
; 0.615 ; spi_byte_if:byte_if|buffer[7] ; spi_byte_if:byte_if|MISO_r         ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.767      ;
; 0.619 ; spi_msg_if:msg_if|tx[3]       ; spi_byte_if:byte_if|buffer[3]      ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.007      ; 0.778      ;
; 0.620 ; spi_byte_if:byte_if|buffer[6] ; spi_msg_if:msg_if|registers[2][15] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.773      ;
; 0.623 ; spi_byte_if:byte_if|MOSI_r[1] ; spi_byte_if:byte_if|buffer[0]      ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.776      ;
; 0.631 ; spi_byte_if:byte_if|SCLK_r[1] ; spi_byte_if:byte_if|state[2]       ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.783      ;
; 0.636 ; spi_byte_if:byte_if|buffer[3] ; spi_msg_if:msg_if|registers[1][12] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.789      ;
; 0.636 ; spi_byte_if:byte_if|buffer[3] ; spi_msg_if:msg_if|registers[0][12] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.789      ;
; 0.637 ; spi_byte_if:byte_if|buffer[1] ; spi_msg_if:msg_if|registers[3][26] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.009     ; 0.780      ;
; 0.642 ; spi_byte_if:byte_if|buffer[2] ; spi_msg_if:msg_if|registers[2][11] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.795      ;
; 0.654 ; spi_byte_if:byte_if|buffer[1] ; spi_msg_if:msg_if|registers[0][10] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.807      ;
; 0.655 ; spi_byte_if:byte_if|buffer[1] ; spi_msg_if:msg_if|registers[1][10] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.808      ;
; 0.659 ; spi_byte_if:byte_if|MOSI_r[1] ; spi_msg_if:msg_if|registers[2][24] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.812      ;
; 0.662 ; spi_byte_if:byte_if|MOSI_r[1] ; spi_msg_if:msg_if|registers[3][16] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.003     ; 0.811      ;
; 0.663 ; spi_byte_if:byte_if|buffer[2] ; spi_msg_if:msg_if|registers[0][11] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.816      ;
; 0.664 ; spi_byte_if:byte_if|buffer[2] ; spi_msg_if:msg_if|registers[1][11] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.817      ;
; 0.665 ; spi_byte_if:byte_if|buffer[2] ; spi_msg_if:msg_if|registers[1][27] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.816      ;
; 0.667 ; spi_byte_if:byte_if|MOSI_r[1] ; spi_msg_if:msg_if|registers[2][16] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.003     ; 0.816      ;
; 0.669 ; spi_byte_if:byte_if|SS_r[2]   ; spi_byte_if:byte_if|state[0]       ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.821      ;
; 0.669 ; spi_byte_if:byte_if|SS_r[2]   ; spi_byte_if:byte_if|state[1]       ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.821      ;
; 0.669 ; spi_byte_if:byte_if|SS_r[2]   ; spi_byte_if:byte_if|state[2]       ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.821      ;
; 0.673 ; spi_byte_if:byte_if|buffer[2] ; spi_msg_if:msg_if|registers[2][27] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.002     ; 0.823      ;
; 0.674 ; spi_byte_if:byte_if|buffer[1] ; spi_msg_if:msg_if|registers[1][26] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.825      ;
; 0.687 ; spi_byte_if:byte_if|buffer[4] ; spi_msg_if:msg_if|registers[2][29] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.002     ; 0.837      ;
; 0.687 ; spi_byte_if:byte_if|buffer[4] ; spi_msg_if:msg_if|registers[3][29] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.002     ; 0.837      ;
; 0.688 ; spi_byte_if:byte_if|buffer[4] ; spi_msg_if:msg_if|registers[2][21] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.003     ; 0.837      ;
; 0.689 ; spi_byte_if:byte_if|SCLK_r[2] ; spi_byte_if:byte_if|MISO_r         ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.841      ;
; 0.690 ; spi_byte_if:byte_if|buffer[1] ; spi_msg_if:msg_if|registers[2][18] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.004     ; 0.838      ;
; 0.691 ; spi_byte_if:byte_if|buffer[3] ; spi_msg_if:msg_if|registers[2][20] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.003     ; 0.840      ;
; 0.692 ; spi_byte_if:byte_if|SCLK_r[1] ; spi_byte_if:byte_if|MISO_r         ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.844      ;
; 0.693 ; spi_byte_if:byte_if|buffer[1] ; spi_msg_if:msg_if|registers[2][26] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.002     ; 0.843      ;
; 0.695 ; spi_byte_if:byte_if|buffer[4] ; spi_msg_if:msg_if|registers[1][21] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.006     ; 0.841      ;
; 0.697 ; spi_msg_if:msg_if|tx[7]       ; spi_byte_if:byte_if|buffer[7]      ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.005      ; 0.854      ;
; 0.699 ; spi_byte_if:byte_if|buffer[2] ; spi_msg_if:msg_if|registers[2][19] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.004     ; 0.847      ;
; 0.703 ; spi_byte_if:byte_if|buffer[2] ; spi_msg_if:msg_if|registers[3][19] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.004     ; 0.851      ;
; 0.710 ; spi_byte_if:byte_if|buffer[4] ; spi_msg_if:msg_if|registers[0][5]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.003     ; 0.859      ;
; 0.711 ; spi_byte_if:byte_if|buffer[3] ; spi_msg_if:msg_if|registers[3][28] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.009     ; 0.854      ;
; 0.721 ; spi_byte_if:byte_if|buffer[5] ; spi_msg_if:msg_if|state[0]         ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.873      ;
; 0.733 ; spi_byte_if:byte_if|SCLK_r[2] ; spi_byte_if:byte_if|state[2]       ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.885      ;
; 0.739 ; spi_byte_if:byte_if|MOSI_r[1] ; spi_msg_if:msg_if|registers[0][16] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.017     ; 0.874      ;
; 0.739 ; spi_byte_if:byte_if|SCLK_r[2] ; spi_byte_if:byte_if|buffer[7]      ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.891      ;
; 0.742 ; spi_byte_if:byte_if|buffer[1] ; spi_msg_if:msg_if|registers[0][2]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.003     ; 0.891      ;
; 0.746 ; spi_byte_if:byte_if|SCLK_r[1] ; spi_byte_if:byte_if|buffer[7]      ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.898      ;
; 0.748 ; spi_byte_if:byte_if|buffer[1] ; spi_msg_if:msg_if|registers[0][26] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.002     ; 0.898      ;
; 0.752 ; spi_byte_if:byte_if|buffer[3] ; spi_msg_if:msg_if|registers[0][20] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.018     ; 0.886      ;
+-------+-------------------------------+------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'pll|altpll_component|pll|clk[0]'                                                                            ;
+-------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                             ;
+-------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------+
; 1.500 ; 2.500        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_byte_if:byte_if|MISO_r         ;
; 1.500 ; 2.500        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_byte_if:byte_if|MISO_r         ;
; 1.500 ; 2.500        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_byte_if:byte_if|MOSI_r[0]      ;
; 1.500 ; 2.500        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_byte_if:byte_if|MOSI_r[0]      ;
; 1.500 ; 2.500        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_byte_if:byte_if|MOSI_r[1]      ;
; 1.500 ; 2.500        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_byte_if:byte_if|MOSI_r[1]      ;
; 1.500 ; 2.500        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_byte_if:byte_if|SCLK_r[0]      ;
; 1.500 ; 2.500        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_byte_if:byte_if|SCLK_r[0]      ;
; 1.500 ; 2.500        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_byte_if:byte_if|SCLK_r[1]      ;
; 1.500 ; 2.500        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_byte_if:byte_if|SCLK_r[1]      ;
; 1.500 ; 2.500        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_byte_if:byte_if|SCLK_r[2]      ;
; 1.500 ; 2.500        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_byte_if:byte_if|SCLK_r[2]      ;
; 1.500 ; 2.500        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_byte_if:byte_if|SS_r[0]        ;
; 1.500 ; 2.500        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_byte_if:byte_if|SS_r[0]        ;
; 1.500 ; 2.500        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_byte_if:byte_if|SS_r[1]        ;
; 1.500 ; 2.500        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_byte_if:byte_if|SS_r[1]        ;
; 1.500 ; 2.500        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_byte_if:byte_if|SS_r[2]        ;
; 1.500 ; 2.500        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_byte_if:byte_if|SS_r[2]        ;
; 1.500 ; 2.500        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_byte_if:byte_if|buffer[0]      ;
; 1.500 ; 2.500        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_byte_if:byte_if|buffer[0]      ;
; 1.500 ; 2.500        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_byte_if:byte_if|buffer[1]      ;
; 1.500 ; 2.500        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_byte_if:byte_if|buffer[1]      ;
; 1.500 ; 2.500        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_byte_if:byte_if|buffer[2]      ;
; 1.500 ; 2.500        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_byte_if:byte_if|buffer[2]      ;
; 1.500 ; 2.500        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_byte_if:byte_if|buffer[3]      ;
; 1.500 ; 2.500        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_byte_if:byte_if|buffer[3]      ;
; 1.500 ; 2.500        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_byte_if:byte_if|buffer[4]      ;
; 1.500 ; 2.500        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_byte_if:byte_if|buffer[4]      ;
; 1.500 ; 2.500        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_byte_if:byte_if|buffer[5]      ;
; 1.500 ; 2.500        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_byte_if:byte_if|buffer[5]      ;
; 1.500 ; 2.500        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_byte_if:byte_if|buffer[6]      ;
; 1.500 ; 2.500        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_byte_if:byte_if|buffer[6]      ;
; 1.500 ; 2.500        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_byte_if:byte_if|buffer[7]      ;
; 1.500 ; 2.500        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_byte_if:byte_if|buffer[7]      ;
; 1.500 ; 2.500        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_byte_if:byte_if|state[0]       ;
; 1.500 ; 2.500        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_byte_if:byte_if|state[0]       ;
; 1.500 ; 2.500        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_byte_if:byte_if|state[1]       ;
; 1.500 ; 2.500        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_byte_if:byte_if|state[1]       ;
; 1.500 ; 2.500        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_byte_if:byte_if|state[2]       ;
; 1.500 ; 2.500        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_byte_if:byte_if|state[2]       ;
; 1.500 ; 2.500        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_msg_if:msg_if|byteId[0]        ;
; 1.500 ; 2.500        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_msg_if:msg_if|byteId[0]        ;
; 1.500 ; 2.500        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_msg_if:msg_if|byteId[1]        ;
; 1.500 ; 2.500        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_msg_if:msg_if|byteId[1]        ;
; 1.500 ; 2.500        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_msg_if:msg_if|regId[0]         ;
; 1.500 ; 2.500        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_msg_if:msg_if|regId[0]         ;
; 1.500 ; 2.500        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_msg_if:msg_if|regId[1]         ;
; 1.500 ; 2.500        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_msg_if:msg_if|regId[1]         ;
; 1.500 ; 2.500        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_msg_if:msg_if|regId[2]         ;
; 1.500 ; 2.500        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_msg_if:msg_if|regId[2]         ;
; 1.500 ; 2.500        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_msg_if:msg_if|regId[3]         ;
; 1.500 ; 2.500        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_msg_if:msg_if|regId[3]         ;
; 1.500 ; 2.500        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_msg_if:msg_if|registers[0][0]  ;
; 1.500 ; 2.500        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_msg_if:msg_if|registers[0][0]  ;
; 1.500 ; 2.500        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_msg_if:msg_if|registers[0][10] ;
; 1.500 ; 2.500        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_msg_if:msg_if|registers[0][10] ;
; 1.500 ; 2.500        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_msg_if:msg_if|registers[0][11] ;
; 1.500 ; 2.500        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_msg_if:msg_if|registers[0][11] ;
; 1.500 ; 2.500        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_msg_if:msg_if|registers[0][12] ;
; 1.500 ; 2.500        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_msg_if:msg_if|registers[0][12] ;
; 1.500 ; 2.500        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_msg_if:msg_if|registers[0][13] ;
; 1.500 ; 2.500        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_msg_if:msg_if|registers[0][13] ;
; 1.500 ; 2.500        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_msg_if:msg_if|registers[0][14] ;
; 1.500 ; 2.500        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_msg_if:msg_if|registers[0][14] ;
; 1.500 ; 2.500        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_msg_if:msg_if|registers[0][15] ;
; 1.500 ; 2.500        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_msg_if:msg_if|registers[0][15] ;
; 1.500 ; 2.500        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_msg_if:msg_if|registers[0][16] ;
; 1.500 ; 2.500        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_msg_if:msg_if|registers[0][16] ;
; 1.500 ; 2.500        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_msg_if:msg_if|registers[0][17] ;
; 1.500 ; 2.500        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_msg_if:msg_if|registers[0][17] ;
; 1.500 ; 2.500        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_msg_if:msg_if|registers[0][18] ;
; 1.500 ; 2.500        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_msg_if:msg_if|registers[0][18] ;
; 1.500 ; 2.500        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_msg_if:msg_if|registers[0][19] ;
; 1.500 ; 2.500        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_msg_if:msg_if|registers[0][19] ;
; 1.500 ; 2.500        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_msg_if:msg_if|registers[0][1]  ;
; 1.500 ; 2.500        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_msg_if:msg_if|registers[0][1]  ;
; 1.500 ; 2.500        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_msg_if:msg_if|registers[0][20] ;
; 1.500 ; 2.500        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_msg_if:msg_if|registers[0][20] ;
; 1.500 ; 2.500        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_msg_if:msg_if|registers[0][21] ;
; 1.500 ; 2.500        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_msg_if:msg_if|registers[0][21] ;
; 1.500 ; 2.500        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_msg_if:msg_if|registers[0][22] ;
; 1.500 ; 2.500        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_msg_if:msg_if|registers[0][22] ;
; 1.500 ; 2.500        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_msg_if:msg_if|registers[0][23] ;
; 1.500 ; 2.500        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_msg_if:msg_if|registers[0][23] ;
; 1.500 ; 2.500        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_msg_if:msg_if|registers[0][24] ;
; 1.500 ; 2.500        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_msg_if:msg_if|registers[0][24] ;
; 1.500 ; 2.500        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_msg_if:msg_if|registers[0][25] ;
; 1.500 ; 2.500        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_msg_if:msg_if|registers[0][25] ;
; 1.500 ; 2.500        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_msg_if:msg_if|registers[0][26] ;
; 1.500 ; 2.500        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_msg_if:msg_if|registers[0][26] ;
; 1.500 ; 2.500        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_msg_if:msg_if|registers[0][27] ;
; 1.500 ; 2.500        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_msg_if:msg_if|registers[0][27] ;
; 1.500 ; 2.500        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_msg_if:msg_if|registers[0][28] ;
; 1.500 ; 2.500        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_msg_if:msg_if|registers[0][28] ;
; 1.500 ; 2.500        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_msg_if:msg_if|registers[0][29] ;
; 1.500 ; 2.500        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_msg_if:msg_if|registers[0][29] ;
; 1.500 ; 2.500        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_msg_if:msg_if|registers[0][2]  ;
; 1.500 ; 2.500        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_msg_if:msg_if|registers[0][2]  ;
; 1.500 ; 2.500        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_msg_if:msg_if|registers[0][30] ;
; 1.500 ; 2.500        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; spi_msg_if:msg_if|registers[0][30] ;
+-------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk50MHz'                                                                            ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------+
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk50MHz ; Rise       ; clk50MHz|combout                  ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk50MHz ; Rise       ; clk50MHz|combout                  ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk50MHz ; Rise       ; pll|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk50MHz ; Rise       ; pll|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk50MHz ; Rise       ; pll|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk50MHz ; Rise       ; pll|altpll_component|pll|inclk[0] ;
; 17.620 ; 20.000       ; 2.380          ; Port Rate        ; clk50MHz ; Rise       ; clk50MHz                          ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------+


+---------------------------------------------------------------------------------------+
; Setup Times                                                                           ;
+-----------+------------+-------+-------+------------+---------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-----------+------------+-------+-------+------------+---------------------------------+
; MOSI      ; clk50MHz   ; 4.099 ; 4.099 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; SCLK      ; clk50MHz   ; 4.116 ; 4.116 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; SS        ; clk50MHz   ; 3.638 ; 3.638 ; Rise       ; pll|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+---------------------------------+


+-----------------------------------------------------------------------------------------+
; Hold Times                                                                              ;
+-----------+------------+--------+--------+------------+---------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+-----------+------------+--------+--------+------------+---------------------------------+
; MOSI      ; clk50MHz   ; -3.979 ; -3.979 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; SCLK      ; clk50MHz   ; -3.996 ; -3.996 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; SS        ; clk50MHz   ; -3.518 ; -3.518 ; Rise       ; pll|altpll_component|pll|clk[0] ;
+-----------+------------+--------+--------+------------+---------------------------------+


+---------------------------------------------------------------------------------------+
; Clock to Output Times                                                                 ;
+-----------+------------+-------+-------+------------+---------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-----------+------------+-------+-------+------------+---------------------------------+
; LED[*]    ; clk50MHz   ; 4.078 ; 4.078 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  LED[0]   ; clk50MHz   ; 4.078 ; 4.078 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  LED[1]   ; clk50MHz   ; 3.610 ; 3.610 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; MISO      ; clk50MHz   ; 2.377 ; 2.377 ; Rise       ; pll|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+---------------------------------+


+---------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                         ;
+-----------+------------+-------+-------+------------+---------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-----------+------------+-------+-------+------------+---------------------------------+
; LED[*]    ; clk50MHz   ; 2.723 ; 2.723 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  LED[0]   ; clk50MHz   ; 3.103 ; 3.103 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  LED[1]   ; clk50MHz   ; 2.723 ; 2.723 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; MISO      ; clk50MHz   ; 2.377 ; 2.377 ; Rise       ; pll|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+---------------------------------+


+--------------------------------------------------------------------------------------+
; Output Enable Times                                                                  ;
+-----------+------------+-------+------+------------+---------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                 ;
+-----------+------------+-------+------+------------+---------------------------------+
; MISO      ; clk50MHz   ; 1.892 ;      ; Rise       ; pll|altpll_component|pll|clk[0] ;
+-----------+------------+-------+------+------------+---------------------------------+


+--------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                          ;
+-----------+------------+-------+------+------------+---------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                 ;
+-----------+------------+-------+------+------------+---------------------------------+
; MISO      ; clk50MHz   ; 1.892 ;      ; Rise       ; pll|altpll_component|pll|clk[0] ;
+-----------+------------+-------+------+------------+---------------------------------+


+-----------------------------------------------------------------------------------------------+
; Output Disable Times                                                                          ;
+-----------+------------+-----------+-----------+------------+---------------------------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                 ;
+-----------+------------+-----------+-----------+------------+---------------------------------+
; MISO      ; clk50MHz   ; 1.892     ;           ; Rise       ; pll|altpll_component|pll|clk[0] ;
+-----------+------------+-----------+-----------+------------+---------------------------------+


+-----------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                  ;
+-----------+------------+-----------+-----------+------------+---------------------------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                 ;
+-----------+------------+-----------+-----------+------------+---------------------------------+
; MISO      ; clk50MHz   ; 1.892     ;           ; Rise       ; pll|altpll_component|pll|clk[0] ;
+-----------+------------+-----------+-----------+------------+---------------------------------+


+------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                            ;
+----------------------------------+----------+-------+----------+---------+---------------------+
; Clock                            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack                 ; -1.561   ; 0.215 ; N/A      ; N/A     ; 1.389               ;
;  clk50MHz                        ; N/A      ; N/A   ; N/A      ; N/A     ; 10.000              ;
;  pll|altpll_component|pll|clk[0] ; -1.561   ; 0.215 ; N/A      ; N/A     ; 1.389               ;
; Design-wide TNS                  ; -154.54  ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  clk50MHz                        ; N/A      ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  pll|altpll_component|pll|clk[0] ; -154.540 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+----------------------------------+----------+-------+----------+---------+---------------------+


+---------------------------------------------------------------------------------------+
; Setup Times                                                                           ;
+-----------+------------+-------+-------+------------+---------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-----------+------------+-------+-------+------------+---------------------------------+
; MOSI      ; clk50MHz   ; 7.299 ; 7.299 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; SCLK      ; clk50MHz   ; 7.260 ; 7.260 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; SS        ; clk50MHz   ; 6.231 ; 6.231 ; Rise       ; pll|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+---------------------------------+


+-----------------------------------------------------------------------------------------+
; Hold Times                                                                              ;
+-----------+------------+--------+--------+------------+---------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+-----------+------------+--------+--------+------------+---------------------------------+
; MOSI      ; clk50MHz   ; -3.979 ; -3.979 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; SCLK      ; clk50MHz   ; -3.996 ; -3.996 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; SS        ; clk50MHz   ; -3.518 ; -3.518 ; Rise       ; pll|altpll_component|pll|clk[0] ;
+-----------+------------+--------+--------+------------+---------------------------------+


+-----------------------------------------------------------------------------------------+
; Clock to Output Times                                                                   ;
+-----------+------------+--------+--------+------------+---------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+-----------+------------+--------+--------+------------+---------------------------------+
; LED[*]    ; clk50MHz   ; 10.453 ; 10.453 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  LED[0]   ; clk50MHz   ; 10.453 ; 10.453 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  LED[1]   ; clk50MHz   ; 8.709  ; 8.709  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; MISO      ; clk50MHz   ; 5.773  ; 5.773  ; Rise       ; pll|altpll_component|pll|clk[0] ;
+-----------+------------+--------+--------+------------+---------------------------------+


+---------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                         ;
+-----------+------------+-------+-------+------------+---------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-----------+------------+-------+-------+------------+---------------------------------+
; LED[*]    ; clk50MHz   ; 2.723 ; 2.723 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  LED[0]   ; clk50MHz   ; 3.103 ; 3.103 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  LED[1]   ; clk50MHz   ; 2.723 ; 2.723 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; MISO      ; clk50MHz   ; 2.377 ; 2.377 ; Rise       ; pll|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+---------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                               ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; From Clock                      ; To Clock                        ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10258    ; 0        ; 0        ; 0        ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; From Clock                      ; To Clock                        ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 10258    ; 0        ; 0        ; 0        ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 3     ; 3    ;
; Unconstrained Input Port Paths  ; 3     ; 3    ;
; Unconstrained Output Ports      ; 3     ; 3    ;
; Unconstrained Output Port Paths ; 66    ; 66   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sun Nov 06 11:06:13 2022
Info: Command: quartus_sta Testing_SPI_Message -c Testing_SPI_Message
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Testing_SPI_Message.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 20.000 -waveform {0.000 10.000} -name clk50MHz clk50MHz
    Info (332110): create_generated_clock -source {pll|altpll_component|pll|inclk[0]} -multiply_by 4 -duty_cycle 50.00 -name {pll|altpll_component|pll|clk[0]} {pll|altpll_component|pll|clk[0]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332096): The command derive_clocks did not find any clocks to derive.  No clocks were created or changed.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.561
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.561      -154.540 pll|altpll_component|pll|clk[0] 
Info (332146): Worst-case hold slack is 0.445
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.445         0.000 pll|altpll_component|pll|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 1.389
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.389         0.000 pll|altpll_component|pll|clk[0] 
    Info (332119):    10.000         0.000 clk50MHz 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (332146): Worst-case setup slack is 2.537
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.537         0.000 pll|altpll_component|pll|clk[0] 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 pll|altpll_component|pll|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 1.500
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.500         0.000 pll|altpll_component|pll|clk[0] 
    Info (332119):    10.000         0.000 clk50MHz 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 4557 megabytes
    Info: Processing ended: Sun Nov 06 11:06:14 2022
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


