////////////////////////////////////////////////////////////////////////////////////////
UVM
随着芯片设计规模及复杂度的不断增加，验证在整个芯片设计的生命周期中占80%以上的时间。传统的验证方法效率低、难维护及可重用性低等缺点已成为制约芯片发展的瓶颈。UVM作为新一代的验证思想，极大地促进了RTL级验证的的可重用化发展。UVM验证方法学因其强大的类库、factory机制、phase机制、sequence机制以及基于事物级的TLM 通信机制等，极易实现激励产生单元、自检单元等和待测模块分离，增强了验证平台的可重用性和可维护性。利用UVM验证方法学搭建参数化片上向量存储器的验证平台如图3，主要包括agent、score?board、ref_module、driver、monitor、sequencer 等组件。这些组件是封装完好且功能完善的，可重用性极高。其中sequence在sequencer的协助下产生事务序列并完成随机化。通过driver根据接口协议转化成物理信号以驱动DUT和ref_module，其结果经monitor采样发送Scoreboard进行结果的正确性判断。
