Fitter report for top
Thu Nov 12 20:29:45 2015
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. I/O Bank Usage
 14. All Package Pins
 15. Output Pin Default Load For Reported TCO
 16. Fitter Resource Utilization by Entity
 17. Delay Chain Summary
 18. Pad To Core Delay Chain Fanout
 19. Control Signals
 20. Global & Other Fast Signals
 21. Non-Global High Fan-Out Signals
 22. Fitter RAM Summary
 23. Other Routing Usage Summary
 24. LAB Logic Elements
 25. LAB-wide Signals
 26. LAB Signals Sourced
 27. LAB Signals Sourced Out
 28. LAB Distinct Inputs
 29. Fitter Device Options
 30. Operating Settings and Conditions
 31. Fitter Messages
 32. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Thu Nov 12 20:29:45 2015           ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; top                                             ;
; Top-level Entity Name              ; top_tbd                                         ;
; Family                             ; Cyclone II                                      ;
; Device                             ; EP2C20F484C7                                    ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 555 / 18,752 ( 3 % )                            ;
;     Total combinational functions  ; 472 / 18,752 ( 3 % )                            ;
;     Dedicated logic registers      ; 264 / 18,752 ( 1 % )                            ;
; Total registers                    ; 264                                             ;
; Total pins                         ; 40 / 315 ( 13 % )                               ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 65,536 / 239,616 ( 27 % )                       ;
; Embedded Multiplier 9-bit elements ; 0 / 52 ( 0 % )                                  ;
; Total PLLs                         ; 0 / 4 ( 0 % )                                   ;
+------------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C20F484C7                   ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                    ;                                ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 797 ( 0.00 % )     ;
;     -- Achieved     ; 0 / 797 ( 0.00 % )     ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 794     ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 3       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/_SVN/GitHub/MHE3/Uebung01/syn/output_files/top.pin.


+-------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                           ;
+---------------------------------------------+---------------------------+
; Resource                                    ; Usage                     ;
+---------------------------------------------+---------------------------+
; Total logic elements                        ; 555 / 18,752 ( 3 % )      ;
;     -- Combinational with no register       ; 291                       ;
;     -- Register only                        ; 83                        ;
;     -- Combinational with a register        ; 181                       ;
;                                             ;                           ;
; Logic element usage by number of LUT inputs ;                           ;
;     -- 4 input functions                    ; 342                       ;
;     -- 3 input functions                    ; 117                       ;
;     -- <=2 input functions                  ; 13                        ;
;     -- Register only                        ; 83                        ;
;                                             ;                           ;
; Logic elements by mode                      ;                           ;
;     -- normal mode                          ; 455                       ;
;     -- arithmetic mode                      ; 17                        ;
;                                             ;                           ;
; Total registers*                            ; 264 / 19,649 ( 1 % )      ;
;     -- Dedicated logic registers            ; 264 / 18,752 ( 1 % )      ;
;     -- I/O registers                        ; 0 / 897 ( 0 % )           ;
;                                             ;                           ;
; Total LABs:  partially or completely used   ; 40 / 1,172 ( 3 % )        ;
; Virtual pins                                ; 0                         ;
; I/O pins                                    ; 40 / 315 ( 13 % )         ;
;     -- Clock pins                           ; 6 / 8 ( 75 % )            ;
;                                             ;                           ;
; Global signals                              ; 1                         ;
; M4Ks                                        ; 16 / 52 ( 31 % )          ;
; Total block memory bits                     ; 65,536 / 239,616 ( 27 % ) ;
; Total block memory implementation bits      ; 73,728 / 239,616 ( 31 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 52 ( 0 % )            ;
; PLLs                                        ; 0 / 4 ( 0 % )             ;
; Global clocks                               ; 1 / 16 ( 6 % )            ;
; JTAGs                                       ; 0 / 1 ( 0 % )             ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )             ;
; CRC blocks                                  ; 0 / 1 ( 0 % )             ;
; Average interconnect usage (total/H/V)      ; 1% / 1% / 1%              ;
; Peak interconnect usage (total/H/V)         ; 7% / 7% / 7%              ;
; Maximum fan-out                             ; 296                       ;
; Highest non-global fan-out                  ; 104                       ;
; Total fan-out                               ; 2932                      ;
; Average fan-out                             ; 3.41                      ;
+---------------------------------------------+---------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                        ;
+---------------------------------------------+---------------------+--------------------------------+
; Statistic                                   ; Top                 ; hard_block:auto_generated_inst ;
+---------------------------------------------+---------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                 ; Low                            ;
;                                             ;                     ;                                ;
; Total logic elements                        ; 555 / 18752 ( 3 % ) ; 0 / 18752 ( 0 % )              ;
;     -- Combinational with no register       ; 291                 ; 0                              ;
;     -- Register only                        ; 83                  ; 0                              ;
;     -- Combinational with a register        ; 181                 ; 0                              ;
;                                             ;                     ;                                ;
; Logic element usage by number of LUT inputs ;                     ;                                ;
;     -- 4 input functions                    ; 342                 ; 0                              ;
;     -- 3 input functions                    ; 117                 ; 0                              ;
;     -- <=2 input functions                  ; 13                  ; 0                              ;
;     -- Register only                        ; 83                  ; 0                              ;
;                                             ;                     ;                                ;
; Logic elements by mode                      ;                     ;                                ;
;     -- normal mode                          ; 455                 ; 0                              ;
;     -- arithmetic mode                      ; 17                  ; 0                              ;
;                                             ;                     ;                                ;
; Total registers                             ; 264                 ; 0                              ;
;     -- Dedicated logic registers            ; 264 / 18752 ( 1 % ) ; 0 / 18752 ( 0 % )              ;
;                                             ;                     ;                                ;
; Total LABs:  partially or completely used   ; 40 / 1172 ( 3 % )   ; 0 / 1172 ( 0 % )               ;
;                                             ;                     ;                                ;
; Virtual pins                                ; 0                   ; 0                              ;
; I/O pins                                    ; 40                  ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 52 ( 0 % )      ; 0 / 52 ( 0 % )                 ;
; Total memory bits                           ; 65536               ; 0                              ;
; Total RAM block bits                        ; 73728               ; 0                              ;
; M4K                                         ; 16 / 52 ( 30 % )    ; 0 / 52 ( 0 % )                 ;
; Clock control block                         ; 1 / 20 ( 5 % )      ; 0 / 20 ( 0 % )                 ;
;                                             ;                     ;                                ;
; Connections                                 ;                     ;                                ;
;     -- Input Connections                    ; 0                   ; 0                              ;
;     -- Registered Input Connections         ; 0                   ; 0                              ;
;     -- Output Connections                   ; 0                   ; 0                              ;
;     -- Registered Output Connections        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Internal Connections                        ;                     ;                                ;
;     -- Total Connections                    ; 3156                ; 0                              ;
;     -- Registered Connections               ; 1002                ; 0                              ;
;                                             ;                     ;                                ;
; External Connections                        ;                     ;                                ;
;     -- Top                                  ; 0                   ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Partition Interface                         ;                     ;                                ;
;     -- Input Ports                          ; 12                  ; 0                              ;
;     -- Output Ports                         ; 28                  ; 0                              ;
;     -- Bidir Ports                          ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Registered Ports                            ;                     ;                                ;
;     -- Registered Input Ports               ; 0                   ; 0                              ;
;     -- Registered Output Ports              ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Port Connectivity                           ;                     ;                                ;
;     -- Input Ports driven by GND            ; 0                   ; 0                              ;
;     -- Output Ports driven by GND           ; 0                   ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                   ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                   ; 0                              ;
;     -- Input Ports with no Source           ; 0                   ; 0                              ;
;     -- Output Ports with no Source          ; 0                   ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                   ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                   ; 0                              ;
+---------------------------------------------+---------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                    ;
+---------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+---------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; clk_i   ; L1    ; 2        ; 0            ; 13           ; 0           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; in_i[0] ; L22   ; 5        ; 50           ; 14           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; in_i[1] ; L21   ; 5        ; 50           ; 14           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; in_i[2] ; M22   ; 6        ; 50           ; 14           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; in_i[3] ; V12   ; 7        ; 26           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; in_i[4] ; W12   ; 7        ; 26           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; in_i[5] ; U12   ; 8        ; 26           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; in_i[6] ; U11   ; 8        ; 26           ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; in_i[7] ; M2    ; 1        ; 0            ; 13           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; in_i[8] ; M1    ; 1        ; 0            ; 13           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; in_i[9] ; L2    ; 2        ; 0            ; 13           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; res_i   ; R22   ; 6        ; 50           ; 10           ; 1           ; 104                   ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+---------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                              ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+----------------------+---------------------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load  ; Output Enable Source ; Output Enable Group ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+----------------------+---------------------+
; out_o[0]  ; J2    ; 2        ; 0            ; 18           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; out_o[10] ; H4    ; 2        ; 0            ; 21           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; out_o[11] ; G3    ; 2        ; 0            ; 21           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; out_o[12] ; D2    ; 2        ; 0            ; 22           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; out_o[13] ; D1    ; 2        ; 0            ; 22           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; out_o[14] ; G5    ; 2        ; 0            ; 22           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; out_o[15] ; G6    ; 2        ; 0            ; 23           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; out_o[16] ; C2    ; 2        ; 0            ; 23           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; out_o[17] ; C1    ; 2        ; 0            ; 23           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; out_o[18] ; E3    ; 2        ; 0            ; 24           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; out_o[19] ; E4    ; 2        ; 0            ; 24           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; out_o[1]  ; J1    ; 2        ; 0            ; 18           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; out_o[20] ; D3    ; 2        ; 0            ; 25           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; out_o[21] ; F4    ; 2        ; 0            ; 23           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; out_o[22] ; D5    ; 2        ; 0            ; 24           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; out_o[23] ; D6    ; 2        ; 0            ; 24           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; out_o[24] ; J4    ; 2        ; 0            ; 18           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; out_o[25] ; L8    ; 2        ; 0            ; 19           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; out_o[26] ; F3    ; 2        ; 0            ; 22           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; out_o[27] ; D4    ; 2        ; 0            ; 25           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; out_o[2]  ; H2    ; 2        ; 0            ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; out_o[3]  ; H1    ; 2        ; 0            ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; out_o[4]  ; F2    ; 2        ; 0            ; 20           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; out_o[5]  ; F1    ; 2        ; 0            ; 20           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; out_o[6]  ; E2    ; 2        ; 0            ; 20           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; out_o[7]  ; E1    ; 2        ; 0            ; 20           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; out_o[8]  ; H6    ; 2        ; 0            ; 21           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; out_o[9]  ; H5    ; 2        ; 0            ; 21           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+----------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 2 / 41 ( 5 % )   ; 3.3V          ; --           ;
; 2        ; 32 / 33 ( 97 % ) ; 3.3V          ; --           ;
; 3        ; 0 / 43 ( 0 % )   ; 3.3V          ; --           ;
; 4        ; 0 / 40 ( 0 % )   ; 3.3V          ; --           ;
; 5        ; 2 / 39 ( 5 % )   ; 3.3V          ; --           ;
; 6        ; 3 / 36 ( 8 % )   ; 3.3V          ; --           ;
; 7        ; 2 / 40 ( 5 % )   ; 3.3V          ; --           ;
; 8        ; 2 / 43 ( 5 % )   ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A3       ; 325        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 324        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 322        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 320        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 306        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 304        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ; 298        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A10      ; 293        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 287        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 283        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A13      ; 281        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A14      ; 279        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 273        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ; 271        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A17      ; 265        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A18      ; 251        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A19      ; 249        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A20      ; 247        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A21      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 82         ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA4      ; 85         ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA5      ; 89         ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA6      ; 97         ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA7      ; 103        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA8      ; 111        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA9      ; 114        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA10     ; 120        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ; 122        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA12     ; 128        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA13     ; 130        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA14     ; 136        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA15     ; 138        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA16     ; 140        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA17     ; 144        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA18     ; 153        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA19     ; 162        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA20     ; 164        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA21     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB1      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB3      ; 83         ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB4      ; 84         ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB5      ; 88         ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB6      ; 96         ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB7      ; 102        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB8      ; 110        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB9      ; 113        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB10     ; 119        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB11     ; 121        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB12     ; 127        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB13     ; 129        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB14     ; 135        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 137        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB16     ; 139        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB17     ; 143        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB18     ; 152        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ; 161        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB20     ; 163        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB21     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 326        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 323        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 321        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ; 319        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 305        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 303        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ; 297        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B10      ; 292        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 286        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B12      ; 282        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B13      ; 280        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B14      ; 278        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B15      ; 272        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B16      ; 270        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B17      ; 264        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B18      ; 250        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B19      ; 248        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B20      ; 246        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C1       ; 8          ; 2        ; out_o[17]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C2       ; 9          ; 2        ; out_o[16]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C3       ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C4       ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C7       ; 315        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C9       ; 310        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ; 296        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C12      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C13      ; 275        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C14      ; 260        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C16      ; 254        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C17      ; 245        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ; 244        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C19      ; 238        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C20      ; 239        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C21      ; 236        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C22      ; 237        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 14         ; 2        ; out_o[13]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D2       ; 15         ; 2        ; out_o[12]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D3       ; 2          ; 2        ; out_o[20]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D4       ; 3          ; 2        ; out_o[27]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D5       ; 4          ; 2        ; out_o[22]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D6       ; 5          ; 2        ; out_o[23]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D7       ; 311        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D8       ; 309        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 302        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 289        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D12      ; 284        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D14      ; 267        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 259        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D16      ; 255        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D17      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D19      ; 240        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D20      ; 241        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D21      ; 229        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D22      ; 230        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 20         ; 2        ; out_o[7]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ; 21         ; 2        ; out_o[6]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E3       ; 6          ; 2        ; out_o[18]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E4       ; 7          ; 2        ; out_o[19]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E5       ;            ;          ; VCCD_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E6       ;            ;          ; VCCA_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E7       ; 316        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ; 308        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ; 301        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E10      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E11      ; 288        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ; 285        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E13      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ; 266        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E15      ; 256        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E16      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E17      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E18      ; 243        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E19      ; 242        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E20      ; 234        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E21      ; 227        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E22      ; 228        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 22         ; 2        ; out_o[5]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F2       ; 23         ; 2        ; out_o[4]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F3       ; 13         ; 2        ; out_o[26]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F4       ; 10         ; 2        ; out_o[21]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F5       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; GNDA_PLL3                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F8       ; 312        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ; 307        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F10      ; 295        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F11      ; 294        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F12      ; 276        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F13      ; 269        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F14      ; 268        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F15      ; 262        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F16      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F17      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F18      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F20      ; 235        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F21      ; 223        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F22      ; 224        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G2       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G3       ; 16         ; 2        ; out_o[11]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 12         ; 2        ; out_o[14]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G6       ; 11         ; 2        ; out_o[15]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G7       ; 317        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G8       ; 313        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G11      ; 291        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G12      ; 277        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G15      ; 261        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G16      ; 252        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G17      ; 231        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G18      ; 232        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G19      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G20      ; 233        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G21      ; 221        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G22      ; 222        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ; 24         ; 2        ; out_o[3]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H2       ; 25         ; 2        ; out_o[2]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H3       ; 27         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H4       ; 17         ; 2        ; out_o[10]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H5       ; 18         ; 2        ; out_o[9]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H6       ; 19         ; 2        ; out_o[8]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H7       ; 318        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H8       ; 314        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H9       ; 300        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H10      ; 299        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H11      ; 290        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H12      ; 274        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H13      ; 263        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H14      ; 257        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ; 253        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H16      ; 219        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H17      ; 226        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H18      ; 225        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H19      ; 214        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H22      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 29         ; 2        ; out_o[1]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J2       ; 30         ; 2        ; out_o[0]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J3       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 28         ; 2        ; out_o[24]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J5       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J7       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ; 258        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J15      ; 220        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J16      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J17      ; 218        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J18      ; 217        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J19      ; 216        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J20      ; 213        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J21      ; 211        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J22      ; 212        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 37         ; 2        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K2       ; 32         ; 2        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ; 36         ; 2        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 31         ; 2        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K6       ; 33         ; 2        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K20      ; 215        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K21      ; 209        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 210        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 38         ; 2        ; clk_i                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L2       ; 39         ; 2        ; in_i[9]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L3       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L4       ; 40         ; 2        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L5       ; 34         ; 2        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 35         ; 2        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L7       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L8       ; 26         ; 2        ; out_o[25]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 208        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L19      ; 207        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L20      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L21      ; 205        ; 5        ; in_i[1]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L22      ; 206        ; 5        ; in_i[0]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M1       ; 41         ; 1        ; in_i[8]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M2       ; 42         ; 1        ; in_i[7]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M3       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ; 43         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M6       ; 44         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M7       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ; 198        ; 6        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ; 202        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M19      ; 201        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M20      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M21      ; 203        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M22      ; 204        ; 6        ; in_i[2]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N1       ; 45         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 46         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ; 51         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N4       ; 52         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N5       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N6       ; 49         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ; 194        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ; 197        ; 6        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ; 196        ; 6        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ; 195        ; 6        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N21      ; 199        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N22      ; 200        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 47         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 48         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 50         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P4       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ; 55         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P6       ; 56         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P7       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P8       ; 95         ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P9       ; 94         ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ; 193        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P17      ; 186        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P18      ; 187        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P19      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R1       ; 57         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ; 58         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R5       ; 63         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R6       ; 64         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R7       ; 54         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R8       ; 53         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R9       ; 109        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R10      ; 108        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 116        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 134        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 145        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 150        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R15      ; 151        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R16      ; 155        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R17      ; 177        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R18      ; 184        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R19      ; 185        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R20      ; 192        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R21      ; 190        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R22      ; 191        ; 6        ; res_i                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T1       ; 59         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T2       ; 60         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T3       ; 69         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T4       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T5       ; 67         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T6       ; 68         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T7       ; 91         ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T8       ; 90         ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T9       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ; 115        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T12      ; 131        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T15      ; 147        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T16      ; 156        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T17      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T18      ; 171        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T19      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 188        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T22      ; 189        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U1       ; 61         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U2       ; 62         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U3       ; 70         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U4       ; 80         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U5       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U7       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U8       ; 92         ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U9       ; 106        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U10      ; 107        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U11      ; 123        ; 8        ; in_i[6]                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U12      ; 124        ; 8        ; in_i[5]                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U13      ; 132        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U14      ; 146        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U15      ; 157        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U16      ;            ;          ; VCCA_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; VCCD_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U18      ; 170        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U19      ; 172        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U20      ; 176        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U21      ; 182        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U22      ; 183        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V1       ; 65         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V2       ; 66         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V4       ; 81         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V5       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V6       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V7       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V8       ; 98         ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V9       ; 101        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V10      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V11      ; 118        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V12      ; 126        ; 7        ; in_i[3]                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V13      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V14      ; 142        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V15      ; 158        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V16      ;            ;          ; GNDA_PLL4                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ; 166        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V20      ; 173        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V21      ; 180        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V22      ; 181        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 71         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W2       ; 72         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W3       ; 75         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W4       ; 76         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W5       ; 79         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W6       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W7       ; 99         ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W8       ; 100        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W9       ; 105        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W11      ; 117        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W12      ; 125        ; 7        ; in_i[4]                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ; 141        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W15      ; 149        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W16      ; 160        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W17      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ; 167        ; 6        ; ~LVDS91p/nCEO~                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; W21      ; 174        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W22      ; 175        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y1       ; 73         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y2       ; 74         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y3       ; 77         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y4       ; 78         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y5       ; 86         ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y6       ; 87         ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y7       ; 93         ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y9       ; 104        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y10      ; 112        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y11      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y12      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y13      ; 133        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y14      ; 148        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y16      ; 154        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y17      ; 159        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ; 165        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y19      ; 168        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y20      ; 169        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y21      ; 178        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y22      ; 179        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                        ;
+----------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                         ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                      ; Library Name ;
+----------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------+--------------+
; |top_tbd                                           ; 555 (0)     ; 264 (0)                   ; 0 (0)         ; 65536       ; 16   ; 0            ; 0       ; 0         ; 40   ; 0            ; 291 (0)      ; 83 (0)            ; 181 (0)          ; |top_tbd                                                                                                 ; work         ;
;    |top:dut|                                       ; 555 (0)     ; 264 (0)                   ; 0 (0)         ; 65536       ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 291 (0)      ; 83 (0)            ; 181 (0)          ; |top_tbd|top:dut                                                                                         ; work         ;
;       |Ram:RAM|                                    ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_tbd|top:dut|Ram:RAM                                                                                 ; work         ;
;          |altsyncram:mem_rtl_0|                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_tbd|top:dut|Ram:RAM|altsyncram:mem_rtl_0                                                            ; work         ;
;             |altsyncram_amh1:auto_generated|       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_tbd|top:dut|Ram:RAM|altsyncram:mem_rtl_0|altsyncram_amh1:auto_generated                             ; work         ;
;                |altsyncram_c9l1:altsyncram1|       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_tbd|top:dut|Ram:RAM|altsyncram:mem_rtl_0|altsyncram_amh1:auto_generated|altsyncram_c9l1:altsyncram1 ; work         ;
;       |arbiter:Arbiter|                            ; 25 (25)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 6 (6)            ; |top_tbd|top:dut|arbiter:Arbiter                                                                         ; work         ;
;       |bcd2sevsegment:BCD2SEV1|                    ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |top_tbd|top:dut|bcd2sevsegment:BCD2SEV1                                                                 ; work         ;
;       |bcd2sevsegment:BCD2SEV2|                    ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 3 (3)            ; |top_tbd|top:dut|bcd2sevsegment:BCD2SEV2                                                                 ; work         ;
;       |bcd2sevsegment:BCD2SEV3|                    ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 1 (1)            ; |top_tbd|top:dut|bcd2sevsegment:BCD2SEV3                                                                 ; work         ;
;       |bcd2sevsegment:BCD2SEV4|                    ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 3 (3)            ; |top_tbd|top:dut|bcd2sevsegment:BCD2SEV4                                                                 ; work         ;
;       |cpu:CPU|                                    ; 454 (0)     ; 198 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 250 (0)      ; 41 (0)            ; 163 (0)          ; |top_tbd|top:dut|cpu:CPU                                                                                 ; work         ;
;          |control:control_inst|                    ; 47 (47)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 35 (35)      ; 0 (0)             ; 12 (12)          ; |top_tbd|top:dut|cpu:CPU|control:control_inst                                                            ; work         ;
;          |datapath:datapath_inst|                  ; 411 (99)    ; 190 (62)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 215 (26)     ; 41 (20)           ; 155 (60)         ; |top_tbd|top:dut|cpu:CPU|datapath:datapath_inst                                                          ; work         ;
;             |alu:thealu|                           ; 129 (129)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 126 (126)    ; 0 (0)             ; 3 (3)            ; |top_tbd|top:dut|cpu:CPU|datapath:datapath_inst|alu:thealu                                               ; work         ;
;             |reg_file:thereg_file|                 ; 203 (203)   ; 128 (128)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 63 (63)      ; 21 (21)           ; 119 (119)        ; |top_tbd|top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file                                     ; work         ;
;       |gpi:GPI|                                    ; 50 (0)      ; 50 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 37 (0)            ; 13 (0)           ; |top_tbd|top:dut|gpi:GPI                                                                                 ; work         ;
;          |spikefilter:\spikefilters:0:spikefilter| ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 1 (1)            ; |top_tbd|top:dut|gpi:GPI|spikefilter:\spikefilters:0:spikefilter                                         ; work         ;
;          |spikefilter:\spikefilters:1:spikefilter| ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 4 (4)            ; |top_tbd|top:dut|gpi:GPI|spikefilter:\spikefilters:1:spikefilter                                         ; work         ;
;          |spikefilter:\spikefilters:2:spikefilter| ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 1 (1)            ; |top_tbd|top:dut|gpi:GPI|spikefilter:\spikefilters:2:spikefilter                                         ; work         ;
;          |spikefilter:\spikefilters:3:spikefilter| ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 1 (1)            ; |top_tbd|top:dut|gpi:GPI|spikefilter:\spikefilters:3:spikefilter                                         ; work         ;
;          |spikefilter:\spikefilters:4:spikefilter| ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 1 (1)            ; |top_tbd|top:dut|gpi:GPI|spikefilter:\spikefilters:4:spikefilter                                         ; work         ;
;          |spikefilter:\spikefilters:5:spikefilter| ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 1 (1)            ; |top_tbd|top:dut|gpi:GPI|spikefilter:\spikefilters:5:spikefilter                                         ; work         ;
;          |spikefilter:\spikefilters:6:spikefilter| ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 1 (1)            ; |top_tbd|top:dut|gpi:GPI|spikefilter:\spikefilters:6:spikefilter                                         ; work         ;
;          |spikefilter:\spikefilters:7:spikefilter| ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 1 (1)            ; |top_tbd|top:dut|gpi:GPI|spikefilter:\spikefilters:7:spikefilter                                         ; work         ;
;          |spikefilter:\spikefilters:8:spikefilter| ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 1 (1)            ; |top_tbd|top:dut|gpi:GPI|spikefilter:\spikefilters:8:spikefilter                                         ; work         ;
;          |spikefilter:\spikefilters:9:spikefilter| ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 1 (1)            ; |top_tbd|top:dut|gpi:GPI|spikefilter:\spikefilters:9:spikefilter                                         ; work         ;
;       |gpo:GPO|                                    ; 17 (17)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 5 (5)             ; 11 (11)          ; |top_tbd|top:dut|gpo:GPO                                                                                 ; work         ;
+----------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                ;
+-----------+----------+---------------+---------------+-----------------------+-----+
; Name      ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+-----------+----------+---------------+---------------+-----------------------+-----+
; out_o[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; out_o[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; out_o[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; out_o[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; out_o[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; out_o[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; out_o[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; out_o[7]  ; Output   ; --            ; --            ; --                    ; --  ;
; out_o[8]  ; Output   ; --            ; --            ; --                    ; --  ;
; out_o[9]  ; Output   ; --            ; --            ; --                    ; --  ;
; out_o[10] ; Output   ; --            ; --            ; --                    ; --  ;
; out_o[11] ; Output   ; --            ; --            ; --                    ; --  ;
; out_o[12] ; Output   ; --            ; --            ; --                    ; --  ;
; out_o[13] ; Output   ; --            ; --            ; --                    ; --  ;
; out_o[14] ; Output   ; --            ; --            ; --                    ; --  ;
; out_o[15] ; Output   ; --            ; --            ; --                    ; --  ;
; out_o[16] ; Output   ; --            ; --            ; --                    ; --  ;
; out_o[17] ; Output   ; --            ; --            ; --                    ; --  ;
; out_o[18] ; Output   ; --            ; --            ; --                    ; --  ;
; out_o[19] ; Output   ; --            ; --            ; --                    ; --  ;
; out_o[20] ; Output   ; --            ; --            ; --                    ; --  ;
; out_o[21] ; Output   ; --            ; --            ; --                    ; --  ;
; out_o[22] ; Output   ; --            ; --            ; --                    ; --  ;
; out_o[23] ; Output   ; --            ; --            ; --                    ; --  ;
; out_o[24] ; Output   ; --            ; --            ; --                    ; --  ;
; out_o[25] ; Output   ; --            ; --            ; --                    ; --  ;
; out_o[26] ; Output   ; --            ; --            ; --                    ; --  ;
; out_o[27] ; Output   ; --            ; --            ; --                    ; --  ;
; clk_i     ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; res_i     ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; in_i[0]   ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; in_i[9]   ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; in_i[8]   ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; in_i[6]   ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; in_i[5]   ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; in_i[7]   ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; in_i[3]   ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; in_i[4]   ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; in_i[1]   ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; in_i[2]   ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
+-----------+----------+---------------+---------------+-----------------------+-----+


+------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                             ;
+------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                          ; Pad To Core Index ; Setting ;
+------------------------------------------------------------------------------+-------------------+---------+
; clk_i                                                                        ;                   ;         ;
; res_i                                                                        ;                   ;         ;
;      - top:dut|gpo:GPO|sev_segment4_o[0]                                     ; 1                 ; 6       ;
;      - top:dut|gpo:GPO|sev_segment4_o[1]                                     ; 1                 ; 6       ;
;      - top:dut|gpo:GPO|sev_segment4_o[2]                                     ; 1                 ; 6       ;
;      - top:dut|gpo:GPO|sev_segment4_o[3]                                     ; 1                 ; 6       ;
;      - top:dut|gpo:GPO|sev_segment3_o[0]                                     ; 1                 ; 6       ;
;      - top:dut|gpo:GPO|sev_segment3_o[1]                                     ; 1                 ; 6       ;
;      - top:dut|gpo:GPO|sev_segment3_o[2]                                     ; 1                 ; 6       ;
;      - top:dut|gpo:GPO|sev_segment3_o[3]                                     ; 1                 ; 6       ;
;      - top:dut|gpo:GPO|sev_segment2_o[0]                                     ; 1                 ; 6       ;
;      - top:dut|gpo:GPO|sev_segment2_o[1]                                     ; 1                 ; 6       ;
;      - top:dut|gpo:GPO|sev_segment2_o[2]                                     ; 1                 ; 6       ;
;      - top:dut|gpo:GPO|sev_segment2_o[3]                                     ; 1                 ; 6       ;
;      - top:dut|gpo:GPO|sev_segment1_o[0]                                     ; 1                 ; 6       ;
;      - top:dut|gpo:GPO|sev_segment1_o[1]                                     ; 1                 ; 6       ;
;      - top:dut|gpo:GPO|sev_segment1_o[2]                                     ; 1                 ; 6       ;
;      - top:dut|gpo:GPO|sev_segment1_o[3]                                     ; 1                 ; 6       ;
;      - top:dut|cpu:CPU|datapath:datapath_inst|RegPC[4]                       ; 1                 ; 6       ;
;      - top:dut|cpu:CPU|datapath:datapath_inst|RegPC[3]                       ; 1                 ; 6       ;
;      - top:dut|cpu:CPU|datapath:datapath_inst|RegPC[5]                       ; 1                 ; 6       ;
;      - top:dut|cpu:CPU|datapath:datapath_inst|RegPC[6]                       ; 1                 ; 6       ;
;      - top:dut|cpu:CPU|datapath:datapath_inst|RegPC[7]                       ; 1                 ; 6       ;
;      - top:dut|cpu:CPU|datapath:datapath_inst|RegPC[8]                       ; 1                 ; 6       ;
;      - top:dut|cpu:CPU|datapath:datapath_inst|RegPC[9]                       ; 1                 ; 6       ;
;      - top:dut|cpu:CPU|datapath:datapath_inst|RegPC[10]                      ; 1                 ; 6       ;
;      - top:dut|cpu:CPU|datapath:datapath_inst|RegPC[11]                      ; 1                 ; 6       ;
;      - top:dut|cpu:CPU|datapath:datapath_inst|RegPC[12]                      ; 1                 ; 6       ;
;      - top:dut|cpu:CPU|datapath:datapath_inst|RegPC[13]                      ; 1                 ; 6       ;
;      - top:dut|cpu:CPU|datapath:datapath_inst|RegPC[14]                      ; 1                 ; 6       ;
;      - top:dut|cpu:CPU|datapath:datapath_inst|RegPC[15]                      ; 1                 ; 6       ;
;      - top:dut|cpu:CPU|datapath:datapath_inst|RegPC[2]                       ; 1                 ; 6       ;
;      - top:dut|cpu:CPU|datapath:datapath_inst|RegPC[1]                       ; 1                 ; 6       ;
;      - top:dut|cpu:CPU|datapath:datapath_inst|RegPC[0]                       ; 1                 ; 6       ;
;      - top:dut|cpu:CPU|control:control_inst|mem_wr_stb_o                     ; 1                 ; 6       ;
;      - top:dut|cpu:CPU|control:control_inst|Cycle[1]                         ; 1                 ; 6       ;
;      - top:dut|cpu:CPU|control:control_inst|Cycle[2]                         ; 1                 ; 6       ;
;      - top:dut|cpu:CPU|control:control_inst|Cycle[0]                         ; 1                 ; 6       ;
;      - top:dut|cpu:CPU|datapath:datapath_inst|RegOpcode[0]                   ; 1                 ; 6       ;
;      - top:dut|cpu:CPU|datapath:datapath_inst|RegOpcode[1]                   ; 1                 ; 6       ;
;      - top:dut|cpu:CPU|datapath:datapath_inst|RegOpcode[2]                   ; 1                 ; 6       ;
;      - top:dut|cpu:CPU|datapath:datapath_inst|RegOpcode[3]                   ; 1                 ; 6       ;
;      - top:dut|cpu:CPU|datapath:datapath_inst|RegOpcode[5]                   ; 1                 ; 6       ;
;      - top:dut|cpu:CPU|datapath:datapath_inst|RegOpcode[4]                   ; 1                 ; 6       ;
;      - top:dut|cpu:CPU|datapath:datapath_inst|RegAIdx[1]                     ; 1                 ; 6       ;
;      - top:dut|cpu:CPU|datapath:datapath_inst|RegAIdx[0]                     ; 1                 ; 6       ;
;      - top:dut|cpu:CPU|datapath:datapath_inst|RegAIdx[2]                     ; 1                 ; 6       ;
;      - top:dut|cpu:CPU|datapath:datapath_inst|RegBIdx[1]                     ; 1                 ; 6       ;
;      - top:dut|cpu:CPU|datapath:datapath_inst|RegBIdx[0]                     ; 1                 ; 6       ;
;      - top:dut|cpu:CPU|datapath:datapath_inst|RegBIdx[2]                     ; 1                 ; 6       ;
;      - top:dut|cpu:CPU|control:control_inst|Zero                             ; 1                 ; 6       ;
;      - top:dut|cpu:CPU|datapath:datapath_inst|RegBIdx[3]                     ; 1                 ; 6       ;
;      - top:dut|cpu:CPU|control:control_inst|Carry                            ; 1                 ; 6       ;
;      - top:dut|cpu:CPU|datapath:datapath_inst|RegAIdx[3]                     ; 1                 ; 6       ;
;      - top:dut|cpu:CPU|control:control_inst|IllegalInst                      ; 1                 ; 6       ;
;      - top:dut|cpu:CPU|control:control_inst|mem_rd_stb_o                     ; 1                 ; 6       ;
;      - top:dut|gpi:GPI|spikefilter:\spikefilters:0:spikefilter|Level         ; 1                 ; 6       ;
;      - top:dut|gpi:GPI|spikefilter:\spikefilters:9:spikefilter|Level         ; 1                 ; 6       ;
;      - top:dut|gpi:GPI|spikefilter:\spikefilters:8:spikefilter|Level         ; 1                 ; 6       ;
;      - top:dut|gpi:GPI|spikefilter:\spikefilters:6:spikefilter|Level         ; 1                 ; 6       ;
;      - top:dut|gpi:GPI|spikefilter:\spikefilters:5:spikefilter|Level         ; 1                 ; 6       ;
;      - top:dut|gpi:GPI|spikefilter:\spikefilters:7:spikefilter|Level         ; 1                 ; 6       ;
;      - top:dut|gpi:GPI|spikefilter:\spikefilters:3:spikefilter|Level         ; 1                 ; 6       ;
;      - top:dut|gpi:GPI|spikefilter:\spikefilters:4:spikefilter|Level         ; 1                 ; 6       ;
;      - top:dut|gpi:GPI|spikefilter:\spikefilters:1:spikefilter|Level         ; 1                 ; 6       ;
;      - top:dut|gpi:GPI|spikefilter:\spikefilters:2:spikefilter|Level         ; 1                 ; 6       ;
;      - top:dut|gpi:GPI|spikefilter:\spikefilters:0:spikefilter|CaptureFFs[2] ; 1                 ; 6       ;
;      - top:dut|gpi:GPI|spikefilter:\spikefilters:0:spikefilter|CaptureFFs[3] ; 1                 ; 6       ;
;      - top:dut|gpi:GPI|spikefilter:\spikefilters:9:spikefilter|CaptureFFs[2] ; 1                 ; 6       ;
;      - top:dut|gpi:GPI|spikefilter:\spikefilters:9:spikefilter|CaptureFFs[3] ; 1                 ; 6       ;
;      - top:dut|gpi:GPI|spikefilter:\spikefilters:8:spikefilter|CaptureFFs[2] ; 1                 ; 6       ;
;      - top:dut|gpi:GPI|spikefilter:\spikefilters:8:spikefilter|CaptureFFs[3] ; 1                 ; 6       ;
;      - top:dut|gpi:GPI|spikefilter:\spikefilters:6:spikefilter|CaptureFFs[2] ; 1                 ; 6       ;
;      - top:dut|gpi:GPI|spikefilter:\spikefilters:6:spikefilter|CaptureFFs[3] ; 1                 ; 6       ;
;      - top:dut|gpi:GPI|spikefilter:\spikefilters:5:spikefilter|CaptureFFs[2] ; 1                 ; 6       ;
;      - top:dut|gpi:GPI|spikefilter:\spikefilters:5:spikefilter|CaptureFFs[3] ; 1                 ; 6       ;
;      - top:dut|gpi:GPI|spikefilter:\spikefilters:7:spikefilter|CaptureFFs[2] ; 1                 ; 6       ;
;      - top:dut|gpi:GPI|spikefilter:\spikefilters:7:spikefilter|CaptureFFs[3] ; 1                 ; 6       ;
;      - top:dut|gpi:GPI|spikefilter:\spikefilters:3:spikefilter|CaptureFFs[2] ; 1                 ; 6       ;
;      - top:dut|gpi:GPI|spikefilter:\spikefilters:3:spikefilter|CaptureFFs[3] ; 1                 ; 6       ;
;      - top:dut|gpi:GPI|spikefilter:\spikefilters:4:spikefilter|CaptureFFs[2] ; 1                 ; 6       ;
;      - top:dut|gpi:GPI|spikefilter:\spikefilters:4:spikefilter|CaptureFFs[3] ; 1                 ; 6       ;
;      - top:dut|gpi:GPI|spikefilter:\spikefilters:1:spikefilter|CaptureFFs[2] ; 1                 ; 6       ;
;      - top:dut|gpi:GPI|spikefilter:\spikefilters:1:spikefilter|CaptureFFs[3] ; 1                 ; 6       ;
;      - top:dut|gpi:GPI|spikefilter:\spikefilters:2:spikefilter|CaptureFFs[2] ; 1                 ; 6       ;
;      - top:dut|gpi:GPI|spikefilter:\spikefilters:2:spikefilter|CaptureFFs[3] ; 1                 ; 6       ;
;      - top:dut|gpi:GPI|spikefilter:\spikefilters:0:spikefilter|CaptureFFs[1] ; 1                 ; 6       ;
;      - top:dut|gpi:GPI|spikefilter:\spikefilters:9:spikefilter|CaptureFFs[1] ; 1                 ; 6       ;
;      - top:dut|gpi:GPI|spikefilter:\spikefilters:8:spikefilter|CaptureFFs[1] ; 1                 ; 6       ;
;      - top:dut|gpi:GPI|spikefilter:\spikefilters:6:spikefilter|CaptureFFs[1] ; 1                 ; 6       ;
;      - top:dut|gpi:GPI|spikefilter:\spikefilters:5:spikefilter|CaptureFFs[1] ; 1                 ; 6       ;
;      - top:dut|gpi:GPI|spikefilter:\spikefilters:7:spikefilter|CaptureFFs[1] ; 1                 ; 6       ;
;      - top:dut|gpi:GPI|spikefilter:\spikefilters:3:spikefilter|CaptureFFs[1] ; 1                 ; 6       ;
;      - top:dut|gpi:GPI|spikefilter:\spikefilters:4:spikefilter|CaptureFFs[1] ; 1                 ; 6       ;
;      - top:dut|gpi:GPI|spikefilter:\spikefilters:1:spikefilter|CaptureFFs[1] ; 1                 ; 6       ;
;      - top:dut|gpi:GPI|spikefilter:\spikefilters:2:spikefilter|CaptureFFs[1] ; 1                 ; 6       ;
;      - top:dut|gpi:GPI|spikefilter:\spikefilters:0:spikefilter|CaptureFFs[0] ; 1                 ; 6       ;
;      - top:dut|gpi:GPI|spikefilter:\spikefilters:9:spikefilter|CaptureFFs[0] ; 1                 ; 6       ;
;      - top:dut|gpi:GPI|spikefilter:\spikefilters:8:spikefilter|CaptureFFs[0] ; 1                 ; 6       ;
;      - top:dut|gpi:GPI|spikefilter:\spikefilters:6:spikefilter|CaptureFFs[0] ; 1                 ; 6       ;
;      - top:dut|gpi:GPI|spikefilter:\spikefilters:5:spikefilter|CaptureFFs[0] ; 1                 ; 6       ;
;      - top:dut|gpi:GPI|spikefilter:\spikefilters:7:spikefilter|CaptureFFs[0] ; 1                 ; 6       ;
;      - top:dut|gpi:GPI|spikefilter:\spikefilters:3:spikefilter|CaptureFFs[0] ; 1                 ; 6       ;
;      - top:dut|gpi:GPI|spikefilter:\spikefilters:4:spikefilter|CaptureFFs[0] ; 1                 ; 6       ;
;      - top:dut|gpi:GPI|spikefilter:\spikefilters:1:spikefilter|CaptureFFs[0] ; 1                 ; 6       ;
;      - top:dut|gpi:GPI|spikefilter:\spikefilters:2:spikefilter|CaptureFFs[0] ; 1                 ; 6       ;
; in_i[0]                                                                      ;                   ;         ;
; in_i[9]                                                                      ;                   ;         ;
; in_i[8]                                                                      ;                   ;         ;
; in_i[6]                                                                      ;                   ;         ;
; in_i[5]                                                                      ;                   ;         ;
; in_i[7]                                                                      ;                   ;         ;
; in_i[3]                                                                      ;                   ;         ;
; in_i[4]                                                                      ;                   ;         ;
; in_i[1]                                                                      ;                   ;         ;
; in_i[2]                                                                      ;                   ;         ;
+------------------------------------------------------------------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                      ;
+---------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                      ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; clk_i                                                                     ; PIN_L1             ; 280     ; Clock                      ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; res_i                                                                     ; PIN_R22            ; 104     ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; top:dut|Ram:RAM|mem~29                                                    ; LCCOMB_X18_Y16_N28 ; 16      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; top:dut|arbiter:Arbiter|sel_ram_o~3                                       ; LCCOMB_X18_Y16_N6  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:dut|cpu:CPU|control:control_inst|Mux26~6                              ; LCCOMB_X20_Y17_N30 ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; top:dut|cpu:CPU|control:control_inst|Mux27~4                              ; LCCOMB_X20_Y15_N22 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:dut|cpu:CPU|control:control_inst|Mux31~0                              ; LCCOMB_X20_Y15_N26 ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:dut|cpu:CPU|control:control_inst|Mux35~0                              ; LCCOMB_X20_Y17_N14 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~295 ; LCCOMB_X13_Y16_N20 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~296 ; LCCOMB_X13_Y16_N10 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~297 ; LCCOMB_X13_Y16_N0  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~298 ; LCCOMB_X13_Y16_N26 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~299 ; LCCOMB_X13_Y16_N28 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~300 ; LCCOMB_X13_Y16_N18 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~301 ; LCCOMB_X13_Y16_N12 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~302 ; LCCOMB_X13_Y16_N6  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:dut|gpo:GPO|set_displays~0                                            ; LCCOMB_X18_Y18_N0  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
+---------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                      ;
+-------+----------+---------+----------------------+------------------+---------------------------+
; Name  ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------+----------+---------+----------------------+------------------+---------------------------+
; clk_i ; PIN_L1   ; 280     ; Global Clock         ; GCLK2            ; --                        ;
+-------+----------+---------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                         ;
+---------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                          ; Fan-Out ;
+---------------------------------------------------------------------------------------------------------------+---------+
; res_i                                                                                                         ; 104     ;
; top:dut|cpu:CPU|datapath:datapath_inst|RegAIdx[0]                                                             ; 57      ;
; top:dut|cpu:CPU|datapath:datapath_inst|RegAIdx[1]                                                             ; 57      ;
; top:dut|cpu:CPU|control:control_inst|alu_func_o[0]~1                                                          ; 51      ;
; top:dut|cpu:CPU|datapath:datapath_inst|RegBIdx[0]                                                             ; 49      ;
; top:dut|cpu:CPU|datapath:datapath_inst|RegBIdx[1]                                                             ; 49      ;
; top:dut|cpu:CPU|datapath:datapath_inst|mem_addr_o[9]~11                                                       ; 35      ;
; top:dut|cpu:CPU|datapath:datapath_inst|mem_addr_o[8]~10                                                       ; 35      ;
; top:dut|cpu:CPU|datapath:datapath_inst|mem_addr_o[7]~9                                                        ; 35      ;
; top:dut|cpu:CPU|datapath:datapath_inst|mem_addr_o[5]~8                                                        ; 35      ;
; top:dut|cpu:CPU|datapath:datapath_inst|mem_addr_o[2]~1                                                        ; 35      ;
; top:dut|cpu:CPU|datapath:datapath_inst|mem_addr_o[10]~0                                                       ; 35      ;
; top:dut|cpu:CPU|control:control_inst|alu_func_o[1]~2                                                          ; 34      ;
; top:dut|cpu:CPU|datapath:datapath_inst|mem_addr_o[6]~5                                                        ; 34      ;
; top:dut|cpu:CPU|datapath:datapath_inst|mem_addr_o[11]~4                                                       ; 34      ;
; top:dut|cpu:CPU|datapath:datapath_inst|mem_addr_o[3]~3                                                        ; 34      ;
; top:dut|cpu:CPU|datapath:datapath_inst|mem_addr_o[4]~2                                                        ; 34      ;
; top:dut|cpu:CPU|datapath:datapath_inst|RegOpcode[4]                                                           ; 34      ;
; top:dut|cpu:CPU|datapath:datapath_inst|mem_addr_o[0]~7                                                        ; 33      ;
; top:dut|cpu:CPU|datapath:datapath_inst|mem_addr_o[1]~6                                                        ; 33      ;
; top:dut|Ram:RAM|mem~29                                                                                        ; 32      ;
; top:dut|arbiter:Arbiter|sel_ram_o~3                                                                           ; 32      ;
; top:dut|cpu:CPU|control:control_inst|Mux26~6                                                                  ; 32      ;
; top:dut|cpu:CPU|datapath:datapath_inst|alu:thealu|Mux7~3                                                      ; 25      ;
; top:dut|cpu:CPU|datapath:datapath_inst|RegAIdx[2]                                                             ; 25      ;
; top:dut|cpu:CPU|datapath:datapath_inst|alu:thealu|Mux7~5                                                      ; 24      ;
; top:dut|cpu:CPU|control:control_inst|alu_func_o[3]~0                                                          ; 21      ;
; top:dut|cpu:CPU|datapath:datapath_inst|RegBIdx[2]                                                             ; 17      ;
; top:dut|cpu:CPU|datapath:datapath_inst|RegOpcode[2]                                                           ; 17      ;
; top:dut|cpu:CPU|datapath:datapath_inst|RegOpcode[1]                                                           ; 17      ;
; top:dut|cpu:CPU|control:control_inst|Cycle[1]                                                                 ; 17      ;
; top:dut|cpu:CPU|control:control_inst|Mux27~4                                                                  ; 16      ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~302                                     ; 16      ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~301                                     ; 16      ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~300                                     ; 16      ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~299                                     ; 16      ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~298                                     ; 16      ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~297                                     ; 16      ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~296                                     ; 16      ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~295                                     ; 16      ;
; top:dut|cpu:CPU|control:control_inst|Mux32~0                                                                  ; 16      ;
; top:dut|arbiter:Arbiter|cpu_data_o[0]~6                                                                       ; 16      ;
; top:dut|arbiter:Arbiter|Equal0~4                                                                              ; 16      ;
; top:dut|cpu:CPU|datapath:datapath_inst|alu:thealu|add_b[15]~0                                                 ; 16      ;
; top:dut|cpu:CPU|datapath:datapath_inst|alu:thealu|Mux7~2                                                      ; 16      ;
; top:dut|gpo:GPO|set_displays~0                                                                                ; 16      ;
; top:dut|cpu:CPU|control:control_inst|Mux31~0                                                                  ; 14      ;
; top:dut|cpu:CPU|control:control_inst|Mux37~1                                                                  ; 14      ;
; top:dut|cpu:CPU|datapath:datapath_inst|RegOpcode[0]                                                           ; 14      ;
; top:dut|cpu:CPU|datapath:datapath_inst|RegOpcode[3]                                                           ; 13      ;
; top:dut|cpu:CPU|control:control_inst|Cycle[0]                                                                 ; 12      ;
; top:dut|cpu:CPU|control:control_inst|Cycle[2]                                                                 ; 12      ;
; top:dut|cpu:CPU|datapath:datapath_inst|RegOpcode[5]                                                           ; 11      ;
; top:dut|cpu:CPU|datapath:datapath_inst|Load[9]~16                                                             ; 8       ;
; top:dut|cpu:CPU|datapath:datapath_inst|Load[8]~15                                                             ; 8       ;
; top:dut|cpu:CPU|datapath:datapath_inst|Load[7]~14                                                             ; 8       ;
; top:dut|cpu:CPU|datapath:datapath_inst|Load[5]~13                                                             ; 8       ;
; top:dut|cpu:CPU|datapath:datapath_inst|Load[1]~12                                                             ; 8       ;
; top:dut|cpu:CPU|datapath:datapath_inst|Load[6]~11                                                             ; 8       ;
; top:dut|cpu:CPU|datapath:datapath_inst|Load[11]~10                                                            ; 8       ;
; top:dut|cpu:CPU|datapath:datapath_inst|Load[3]~9                                                              ; 8       ;
; top:dut|cpu:CPU|datapath:datapath_inst|Load[4]~8                                                              ; 8       ;
; top:dut|cpu:CPU|datapath:datapath_inst|Load[15]~7                                                             ; 8       ;
; top:dut|cpu:CPU|datapath:datapath_inst|Load[13]~6                                                             ; 8       ;
; top:dut|cpu:CPU|datapath:datapath_inst|Load[12]~5                                                             ; 8       ;
; top:dut|cpu:CPU|datapath:datapath_inst|Load[14]~4                                                             ; 8       ;
; top:dut|cpu:CPU|datapath:datapath_inst|Load[2]~3                                                              ; 8       ;
; top:dut|cpu:CPU|datapath:datapath_inst|Load[10]~2                                                             ; 8       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~294                                     ; 8       ;
; top:dut|cpu:CPU|datapath:datapath_inst|Load[0]~1                                                              ; 8       ;
; top:dut|gpo:GPO|sev_segment4_o[3]                                                                             ; 7       ;
; top:dut|gpo:GPO|sev_segment4_o[2]                                                                             ; 7       ;
; top:dut|gpo:GPO|sev_segment4_o[1]                                                                             ; 7       ;
; top:dut|gpo:GPO|sev_segment4_o[0]                                                                             ; 7       ;
; top:dut|gpo:GPO|sev_segment3_o[3]                                                                             ; 7       ;
; top:dut|gpo:GPO|sev_segment3_o[2]                                                                             ; 7       ;
; top:dut|gpo:GPO|sev_segment3_o[1]                                                                             ; 7       ;
; top:dut|gpo:GPO|sev_segment3_o[0]                                                                             ; 7       ;
; top:dut|gpo:GPO|sev_segment2_o[3]                                                                             ; 7       ;
; top:dut|gpo:GPO|sev_segment2_o[2]                                                                             ; 7       ;
; top:dut|gpo:GPO|sev_segment2_o[1]                                                                             ; 7       ;
; top:dut|gpo:GPO|sev_segment2_o[0]                                                                             ; 7       ;
; top:dut|gpo:GPO|sev_segment1_o[3]                                                                             ; 7       ;
; top:dut|gpo:GPO|sev_segment1_o[2]                                                                             ; 7       ;
; top:dut|gpo:GPO|sev_segment1_o[1]                                                                             ; 7       ;
; top:dut|gpo:GPO|sev_segment1_o[0]                                                                             ; 7       ;
; top:dut|cpu:CPU|datapath:datapath_inst|AluSideA[15]~15                                                        ; 5       ;
; top:dut|cpu:CPU|datapath:datapath_inst|AluSideA[14]~14                                                        ; 5       ;
; top:dut|cpu:CPU|datapath:datapath_inst|AluSideA[13]~13                                                        ; 5       ;
; top:dut|cpu:CPU|datapath:datapath_inst|AluSideA[12]~12                                                        ; 5       ;
; top:dut|cpu:CPU|control:control_inst|IllegalInst                                                              ; 5       ;
; top:dut|cpu:CPU|datapath:datapath_inst|AluSideA[11]~11                                                        ; 5       ;
; top:dut|cpu:CPU|datapath:datapath_inst|AluSideA[0]~10                                                         ; 5       ;
; top:dut|cpu:CPU|datapath:datapath_inst|AluSideA[1]~9                                                          ; 5       ;
; top:dut|cpu:CPU|datapath:datapath_inst|AluSideA[2]~8                                                          ; 5       ;
; top:dut|cpu:CPU|datapath:datapath_inst|AluSideA[3]~7                                                          ; 5       ;
; top:dut|cpu:CPU|datapath:datapath_inst|AluSideA[4]~6                                                          ; 5       ;
; top:dut|cpu:CPU|datapath:datapath_inst|AluSideA[5]~5                                                          ; 5       ;
; top:dut|cpu:CPU|datapath:datapath_inst|AluSideA[6]~4                                                          ; 5       ;
; top:dut|cpu:CPU|datapath:datapath_inst|AluSideA[7]~3                                                          ; 5       ;
; top:dut|cpu:CPU|datapath:datapath_inst|AluSideA[8]~2                                                          ; 5       ;
; top:dut|cpu:CPU|datapath:datapath_inst|AluSideA[9]~1                                                          ; 5       ;
; top:dut|cpu:CPU|datapath:datapath_inst|AluSideA[10]~0                                                         ; 5       ;
; top:dut|cpu:CPU|datapath:datapath_inst|RegTmpB[10]                                                            ; 5       ;
; top:dut|cpu:CPU|datapath:datapath_inst|RegBIdx~0                                                              ; 4       ;
; top:dut|cpu:CPU|datapath:datapath_inst|RegAIdx~0                                                              ; 4       ;
; top:dut|cpu:CPU|control:control_inst|Mux16~0                                                                  ; 4       ;
; top:dut|cpu:CPU|datapath:datapath_inst|RegTmpB[9]                                                             ; 4       ;
; top:dut|cpu:CPU|datapath:datapath_inst|RegTmpB[8]                                                             ; 4       ;
; top:dut|cpu:CPU|datapath:datapath_inst|RegTmpB[7]                                                             ; 4       ;
; top:dut|cpu:CPU|datapath:datapath_inst|RegTmpB[5]                                                             ; 4       ;
; top:dut|cpu:CPU|datapath:datapath_inst|RegTmpB[0]                                                             ; 4       ;
; top:dut|cpu:CPU|datapath:datapath_inst|RegTmpB[1]                                                             ; 4       ;
; top:dut|cpu:CPU|datapath:datapath_inst|RegTmpB[6]                                                             ; 4       ;
; top:dut|cpu:CPU|datapath:datapath_inst|RegTmpB[11]                                                            ; 4       ;
; top:dut|cpu:CPU|datapath:datapath_inst|RegTmpB[3]                                                             ; 4       ;
; top:dut|cpu:CPU|datapath:datapath_inst|RegTmpB[4]                                                             ; 4       ;
; top:dut|cpu:CPU|datapath:datapath_inst|RegTmpB[15]                                                            ; 4       ;
; top:dut|cpu:CPU|datapath:datapath_inst|RegTmpB[13]                                                            ; 4       ;
; top:dut|cpu:CPU|datapath:datapath_inst|RegTmpB[12]                                                            ; 4       ;
; top:dut|cpu:CPU|datapath:datapath_inst|RegTmpB[14]                                                            ; 4       ;
; top:dut|cpu:CPU|datapath:datapath_inst|RegTmpB[2]                                                             ; 4       ;
; top:dut|cpu:CPU|control:control_inst|Mux37~0                                                                  ; 4       ;
; top:dut|cpu:CPU|datapath:datapath_inst|alu:thealu|Mux6~6                                                      ; 3       ;
; top:dut|cpu:CPU|datapath:datapath_inst|alu:thealu|Mux7~10                                                     ; 3       ;
; top:dut|cpu:CPU|datapath:datapath_inst|alu:thealu|Mux8~6                                                      ; 3       ;
; top:dut|cpu:CPU|datapath:datapath_inst|alu:thealu|Mux10~6                                                     ; 3       ;
; top:dut|cpu:CPU|datapath:datapath_inst|alu:thealu|Mux15~6                                                     ; 3       ;
; top:dut|cpu:CPU|datapath:datapath_inst|alu:thealu|Mux14~6                                                     ; 3       ;
; top:dut|cpu:CPU|datapath:datapath_inst|alu:thealu|Mux9~6                                                      ; 3       ;
; top:dut|cpu:CPU|datapath:datapath_inst|alu:thealu|Mux4~6                                                      ; 3       ;
; top:dut|cpu:CPU|datapath:datapath_inst|alu:thealu|Mux12~6                                                     ; 3       ;
; top:dut|cpu:CPU|datapath:datapath_inst|alu:thealu|Mux11~6                                                     ; 3       ;
; top:dut|cpu:CPU|datapath:datapath_inst|alu:thealu|Mux0~6                                                      ; 3       ;
; top:dut|cpu:CPU|datapath:datapath_inst|alu:thealu|Mux1~6                                                      ; 3       ;
; top:dut|cpu:CPU|datapath:datapath_inst|alu:thealu|Mux2~6                                                      ; 3       ;
; top:dut|cpu:CPU|datapath:datapath_inst|alu:thealu|Mux13~6                                                     ; 3       ;
; top:dut|cpu:CPU|datapath:datapath_inst|alu:thealu|Mux5~6                                                      ; 3       ;
; top:dut|gpi:GPI|spikefilter:\spikefilters:3:spikefilter|Level                                                 ; 3       ;
; top:dut|gpi:GPI|spikefilter:\spikefilters:9:spikefilter|Level                                                 ; 3       ;
; top:dut|cpu:CPU|control:control_inst|mem_rd_stb_o                                                             ; 3       ;
; top:dut|cpu:CPU|datapath:datapath_inst|alu:thealu|Mux3~4                                                      ; 3       ;
; top:dut|cpu:CPU|control:control_inst|Mux15~1                                                                  ; 3       ;
; top:dut|cpu:CPU|control:control_inst|Mux36~1                                                                  ; 3       ;
; top:dut|cpu:CPU|control:control_inst|Mux9~0                                                                   ; 3       ;
; top:dut|cpu:CPU|datapath:datapath_inst|Equal0~0                                                               ; 3       ;
; top:dut|cpu:CPU|datapath:datapath_inst|RegTmpA[15]                                                            ; 3       ;
; top:dut|cpu:CPU|datapath:datapath_inst|RegTmpA[14]                                                            ; 3       ;
; top:dut|cpu:CPU|datapath:datapath_inst|RegTmpA[13]                                                            ; 3       ;
; top:dut|cpu:CPU|datapath:datapath_inst|RegTmpA[12]                                                            ; 3       ;
; top:dut|cpu:CPU|datapath:datapath_inst|RegTmpA[11]                                                            ; 3       ;
; top:dut|cpu:CPU|datapath:datapath_inst|RegTmpA[10]                                                            ; 3       ;
; top:dut|cpu:CPU|datapath:datapath_inst|RegTmpA[9]                                                             ; 3       ;
; top:dut|cpu:CPU|datapath:datapath_inst|RegTmpA[8]                                                             ; 3       ;
; top:dut|cpu:CPU|datapath:datapath_inst|RegTmpA[7]                                                             ; 3       ;
; top:dut|cpu:CPU|datapath:datapath_inst|RegTmpA[6]                                                             ; 3       ;
; top:dut|cpu:CPU|datapath:datapath_inst|RegTmpA[5]                                                             ; 3       ;
; top:dut|cpu:CPU|datapath:datapath_inst|RegTmpA[4]                                                             ; 3       ;
; top:dut|cpu:CPU|datapath:datapath_inst|RegTmpA[3]                                                             ; 3       ;
; top:dut|cpu:CPU|datapath:datapath_inst|RegTmpA[2]                                                             ; 3       ;
; top:dut|cpu:CPU|datapath:datapath_inst|RegTmpA[1]                                                             ; 3       ;
; top:dut|arbiter:Arbiter|Equal0~1                                                                              ; 3       ;
; top:dut|cpu:CPU|datapath:datapath_inst|RegTmpA[0]                                                             ; 3       ;
; top:dut|cpu:CPU|datapath:datapath_inst|RegPC[10]                                                              ; 3       ;
; top:dut|gpi:GPI|spikefilter:\spikefilters:2:spikefilter|CaptureFFs[2]                                         ; 2       ;
; top:dut|gpi:GPI|spikefilter:\spikefilters:1:spikefilter|CaptureFFs[2]                                         ; 2       ;
; top:dut|gpi:GPI|spikefilter:\spikefilters:4:spikefilter|CaptureFFs[2]                                         ; 2       ;
; top:dut|gpi:GPI|spikefilter:\spikefilters:3:spikefilter|CaptureFFs[2]                                         ; 2       ;
; top:dut|gpi:GPI|spikefilter:\spikefilters:7:spikefilter|CaptureFFs[2]                                         ; 2       ;
; top:dut|gpi:GPI|spikefilter:\spikefilters:5:spikefilter|CaptureFFs[2]                                         ; 2       ;
; top:dut|gpi:GPI|spikefilter:\spikefilters:6:spikefilter|CaptureFFs[2]                                         ; 2       ;
; top:dut|gpi:GPI|spikefilter:\spikefilters:8:spikefilter|CaptureFFs[2]                                         ; 2       ;
; top:dut|gpi:GPI|spikefilter:\spikefilters:9:spikefilter|CaptureFFs[2]                                         ; 2       ;
; top:dut|gpi:GPI|spikefilter:\spikefilters:0:spikefilter|CaptureFFs[2]                                         ; 2       ;
; top:dut|cpu:CPU|control:control_inst|alu_func_o[2]~3                                                          ; 2       ;
; top:dut|cpu:CPU|control:control_inst|Mux35~0                                                                  ; 2       ;
; top:dut|cpu:CPU|datapath:datapath_inst|RegBIdx~4                                                              ; 2       ;
; top:dut|gpi:GPI|spikefilter:\spikefilters:2:spikefilter|Level                                                 ; 2       ;
; top:dut|cpu:CPU|datapath:datapath_inst|RegBIdx~1                                                              ; 2       ;
; top:dut|gpi:GPI|spikefilter:\spikefilters:1:spikefilter|Level                                                 ; 2       ;
; top:dut|arbiter:Arbiter|cpu_data_o[4]~8                                                                       ; 2       ;
; top:dut|gpi:GPI|spikefilter:\spikefilters:4:spikefilter|Level                                                 ; 2       ;
; top:dut|cpu:CPU|datapath:datapath_inst|RegAIdx~5                                                              ; 2       ;
; top:dut|gpi:GPI|spikefilter:\spikefilters:7:spikefilter|Level                                                 ; 2       ;
; top:dut|cpu:CPU|datapath:datapath_inst|RegAIdx~3                                                              ; 2       ;
; top:dut|gpi:GPI|spikefilter:\spikefilters:5:spikefilter|Level                                                 ; 2       ;
; top:dut|cpu:CPU|datapath:datapath_inst|RegAIdx~1                                                              ; 2       ;
; top:dut|gpi:GPI|spikefilter:\spikefilters:6:spikefilter|Level                                                 ; 2       ;
; top:dut|arbiter:Arbiter|cpu_data_o[8]~7                                                                       ; 2       ;
; top:dut|gpi:GPI|spikefilter:\spikefilters:8:spikefilter|Level                                                 ; 2       ;
; top:dut|cpu:CPU|datapath:datapath_inst|Load[0]~0                                                              ; 2       ;
; top:dut|gpi:GPI|spikefilter:\spikefilters:0:spikefilter|Level                                                 ; 2       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~141                                     ; 2       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~93                                      ; 2       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~125                                     ; 2       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~109                                     ; 2       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~77                                      ; 2       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~29                                      ; 2       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~45                                      ; 2       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~61                                      ; 2       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~140                                     ; 2       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~92                                      ; 2       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~124                                     ; 2       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~108                                     ; 2       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~76                                      ; 2       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~28                                      ; 2       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~44                                      ; 2       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~60                                      ; 2       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~139                                     ; 2       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~91                                      ; 2       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~123                                     ; 2       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~107                                     ; 2       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~75                                      ; 2       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~27                                      ; 2       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~43                                      ; 2       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~59                                      ; 2       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~137                                     ; 2       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~89                                      ; 2       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~121                                     ; 2       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~105                                     ; 2       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~73                                      ; 2       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~25                                      ; 2       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~41                                      ; 2       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~57                                      ; 2       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~133                                     ; 2       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~85                                      ; 2       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~117                                     ; 2       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~101                                     ; 2       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~69                                      ; 2       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~21                                      ; 2       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~37                                      ; 2       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~53                                      ; 2       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~138                                     ; 2       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~90                                      ; 2       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~122                                     ; 2       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~106                                     ; 2       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~74                                      ; 2       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~26                                      ; 2       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~42                                      ; 2       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~58                                      ; 2       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~143                                     ; 2       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~95                                      ; 2       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~127                                     ; 2       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~111                                     ; 2       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~79                                      ; 2       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~31                                      ; 2       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~47                                      ; 2       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~63                                      ; 2       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~135                                     ; 2       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~87                                      ; 2       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~119                                     ; 2       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~103                                     ; 2       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~71                                      ; 2       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~23                                      ; 2       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~39                                      ; 2       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~55                                      ; 2       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~136                                     ; 2       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~88                                      ; 2       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~120                                     ; 2       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~104                                     ; 2       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~72                                      ; 2       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~24                                      ; 2       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~40                                      ; 2       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~56                                      ; 2       ;
; top:dut|cpu:CPU|datapath:datapath_inst|alu:thealu|Mux3~1                                                      ; 2       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~147                                     ; 2       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~99                                      ; 2       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~131                                     ; 2       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~115                                     ; 2       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~83                                      ; 2       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~35                                      ; 2       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~51                                      ; 2       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~67                                      ; 2       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~145                                     ; 2       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~97                                      ; 2       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~129                                     ; 2       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~113                                     ; 2       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~81                                      ; 2       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~33                                      ; 2       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~49                                      ; 2       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~65                                      ; 2       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~144                                     ; 2       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~96                                      ; 2       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~128                                     ; 2       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~112                                     ; 2       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~80                                      ; 2       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~32                                      ; 2       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~48                                      ; 2       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~64                                      ; 2       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~146                                     ; 2       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~98                                      ; 2       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~130                                     ; 2       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~114                                     ; 2       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~82                                      ; 2       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~34                                      ; 2       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~50                                      ; 2       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~66                                      ; 2       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~134                                     ; 2       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~86                                      ; 2       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~118                                     ; 2       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~102                                     ; 2       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~70                                      ; 2       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~22                                      ; 2       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~38                                      ; 2       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~54                                      ; 2       ;
; top:dut|cpu:CPU|control:control_inst|Mux15~0                                                                  ; 2       ;
; top:dut|cpu:CPU|control:control_inst|Mux4~0                                                                   ; 2       ;
; top:dut|cpu:CPU|datapath:datapath_inst|alu:thealu|Mux7~4                                                      ; 2       ;
; top:dut|cpu:CPU|datapath:datapath_inst|alu:thealu|add_cin~0                                                   ; 2       ;
; top:dut|cpu:CPU|control:control_inst|Carry                                                                    ; 2       ;
; top:dut|cpu:CPU|datapath:datapath_inst|Equal1~0                                                               ; 2       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~142                                     ; 2       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~94                                      ; 2       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~126                                     ; 2       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~110                                     ; 2       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~78                                      ; 2       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~30                                      ; 2       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~46                                      ; 2       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~62                                      ; 2       ;
; top:dut|cpu:CPU|control:control_inst|Mux2~1                                                                   ; 2       ;
; top:dut|cpu:CPU|control:control_inst|Mux28~2                                                                  ; 2       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~132                                     ; 2       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~84                                      ; 2       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~116                                     ; 2       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~100                                     ; 2       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~68                                      ; 2       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~20                                      ; 2       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~36                                      ; 2       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~52                                      ; 2       ;
; top:dut|arbiter:Arbiter|Equal1~4                                                                              ; 2       ;
; top:dut|arbiter:Arbiter|sel_ram_o~2                                                                           ; 2       ;
; top:dut|cpu:CPU|control:control_inst|mem_wr_stb_o                                                             ; 2       ;
; top:dut|Ram:RAM|altsyncram:mem_rtl_0|altsyncram_amh1:auto_generated|altsyncram_c9l1:altsyncram1|ram_block2a3  ; 2       ;
; top:dut|Ram:RAM|altsyncram:mem_rtl_0|altsyncram_amh1:auto_generated|altsyncram_c9l1:altsyncram1|ram_block2a9  ; 2       ;
; top:dut|cpu:CPU|datapath:datapath_inst|RegPC[9]~6                                                             ; 2       ;
; top:dut|cpu:CPU|datapath:datapath_inst|RegPC[8]~5                                                             ; 2       ;
; top:dut|cpu:CPU|datapath:datapath_inst|RegPC[7]~4                                                             ; 2       ;
; top:dut|cpu:CPU|datapath:datapath_inst|RegPC[5]~2                                                             ; 2       ;
; top:dut|cpu:CPU|datapath:datapath_inst|RegPC[1]~14                                                            ; 2       ;
; top:dut|cpu:CPU|datapath:datapath_inst|RegPC[6]~3                                                             ; 2       ;
; top:dut|cpu:CPU|datapath:datapath_inst|RegPC[11]~8                                                            ; 2       ;
; top:dut|cpu:CPU|datapath:datapath_inst|RegPC[3]~1                                                             ; 2       ;
; top:dut|cpu:CPU|datapath:datapath_inst|RegPC[4]~0                                                             ; 2       ;
; top:dut|cpu:CPU|datapath:datapath_inst|RegPC[15]~12                                                           ; 2       ;
; top:dut|cpu:CPU|datapath:datapath_inst|RegPC[14]~11                                                           ; 2       ;
; top:dut|cpu:CPU|datapath:datapath_inst|RegPC[13]~10                                                           ; 2       ;
; top:dut|cpu:CPU|datapath:datapath_inst|RegPC[12]~9                                                            ; 2       ;
; top:dut|cpu:CPU|datapath:datapath_inst|RegPC[2]~13                                                            ; 2       ;
; top:dut|Ram:RAM|altsyncram:mem_rtl_0|altsyncram_amh1:auto_generated|altsyncram_c9l1:altsyncram1|ram_block2a14 ; 2       ;
; top:dut|Ram:RAM|altsyncram:mem_rtl_0|altsyncram_amh1:auto_generated|altsyncram_c9l1:altsyncram1|ram_block2a15 ; 2       ;
; top:dut|Ram:RAM|altsyncram:mem_rtl_0|altsyncram_amh1:auto_generated|altsyncram_c9l1:altsyncram1|ram_block2a13 ; 2       ;
; top:dut|Ram:RAM|altsyncram:mem_rtl_0|altsyncram_amh1:auto_generated|altsyncram_c9l1:altsyncram1|ram_block2a12 ; 2       ;
; top:dut|Ram:RAM|altsyncram:mem_rtl_0|altsyncram_amh1:auto_generated|altsyncram_c9l1:altsyncram1|ram_block2a11 ; 2       ;
; top:dut|Ram:RAM|altsyncram:mem_rtl_0|altsyncram_amh1:auto_generated|altsyncram_c9l1:altsyncram1|ram_block2a10 ; 2       ;
; top:dut|cpu:CPU|datapath:datapath_inst|RegPC[10]~7                                                            ; 2       ;
; top:dut|cpu:CPU|datapath:datapath_inst|RegPC[0]~15                                                            ; 2       ;
; top:dut|cpu:CPU|datapath:datapath_inst|RegPC[9]                                                               ; 2       ;
; top:dut|cpu:CPU|datapath:datapath_inst|RegPC[8]                                                               ; 2       ;
; top:dut|cpu:CPU|datapath:datapath_inst|RegPC[7]                                                               ; 2       ;
; top:dut|cpu:CPU|datapath:datapath_inst|RegPC[5]                                                               ; 2       ;
; top:dut|cpu:CPU|datapath:datapath_inst|RegPC[0]                                                               ; 2       ;
; top:dut|cpu:CPU|datapath:datapath_inst|RegPC[1]                                                               ; 2       ;
; top:dut|cpu:CPU|datapath:datapath_inst|RegPC[6]                                                               ; 2       ;
; top:dut|cpu:CPU|datapath:datapath_inst|RegPC[11]                                                              ; 2       ;
; top:dut|cpu:CPU|datapath:datapath_inst|RegPC[3]                                                               ; 2       ;
; top:dut|cpu:CPU|datapath:datapath_inst|RegPC[4]                                                               ; 2       ;
; top:dut|cpu:CPU|datapath:datapath_inst|RegPC[15]                                                              ; 2       ;
; top:dut|cpu:CPU|datapath:datapath_inst|RegPC[14]                                                              ; 2       ;
; top:dut|cpu:CPU|datapath:datapath_inst|RegPC[13]                                                              ; 2       ;
; top:dut|cpu:CPU|datapath:datapath_inst|RegPC[12]                                                              ; 2       ;
; top:dut|cpu:CPU|datapath:datapath_inst|RegPC[2]                                                               ; 2       ;
; in_i[2]                                                                                                       ; 1       ;
; in_i[1]                                                                                                       ; 1       ;
; in_i[4]                                                                                                       ; 1       ;
; in_i[3]                                                                                                       ; 1       ;
; in_i[7]                                                                                                       ; 1       ;
; in_i[5]                                                                                                       ; 1       ;
; in_i[6]                                                                                                       ; 1       ;
; in_i[8]                                                                                                       ; 1       ;
; in_i[9]                                                                                                       ; 1       ;
; in_i[0]                                                                                                       ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|LessThan0~2                                                            ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|LessThan1~2                                                            ; 1       ;
; top:dut|cpu:CPU|control:control_inst|Mux28~3                                                                  ; 1       ;
; top:dut|arbiter:Arbiter|Equal1~6                                                                              ; 1       ;
; top:dut|gpi:GPI|spikefilter:\spikefilters:2:spikefilter|CaptureFFs[0]                                         ; 1       ;
; top:dut|gpi:GPI|spikefilter:\spikefilters:1:spikefilter|CaptureFFs[0]                                         ; 1       ;
; top:dut|gpi:GPI|spikefilter:\spikefilters:4:spikefilter|CaptureFFs[0]                                         ; 1       ;
; top:dut|gpi:GPI|spikefilter:\spikefilters:3:spikefilter|CaptureFFs[0]                                         ; 1       ;
; top:dut|gpi:GPI|spikefilter:\spikefilters:7:spikefilter|CaptureFFs[0]                                         ; 1       ;
; top:dut|gpi:GPI|spikefilter:\spikefilters:5:spikefilter|CaptureFFs[0]                                         ; 1       ;
; top:dut|gpi:GPI|spikefilter:\spikefilters:6:spikefilter|CaptureFFs[0]                                         ; 1       ;
; top:dut|gpi:GPI|spikefilter:\spikefilters:8:spikefilter|CaptureFFs[0]                                         ; 1       ;
; top:dut|gpi:GPI|spikefilter:\spikefilters:9:spikefilter|CaptureFFs[0]                                         ; 1       ;
; top:dut|gpi:GPI|spikefilter:\spikefilters:0:spikefilter|CaptureFFs[0]                                         ; 1       ;
; top:dut|gpi:GPI|spikefilter:\spikefilters:2:spikefilter|CaptureFFs[1]                                         ; 1       ;
; top:dut|gpi:GPI|spikefilter:\spikefilters:1:spikefilter|CaptureFFs[1]                                         ; 1       ;
; top:dut|gpi:GPI|spikefilter:\spikefilters:4:spikefilter|CaptureFFs[1]                                         ; 1       ;
; top:dut|gpi:GPI|spikefilter:\spikefilters:3:spikefilter|CaptureFFs[1]                                         ; 1       ;
; top:dut|gpi:GPI|spikefilter:\spikefilters:7:spikefilter|CaptureFFs[1]                                         ; 1       ;
; top:dut|gpi:GPI|spikefilter:\spikefilters:5:spikefilter|CaptureFFs[1]                                         ; 1       ;
; top:dut|gpi:GPI|spikefilter:\spikefilters:6:spikefilter|CaptureFFs[1]                                         ; 1       ;
; top:dut|gpi:GPI|spikefilter:\spikefilters:8:spikefilter|CaptureFFs[1]                                         ; 1       ;
; top:dut|gpi:GPI|spikefilter:\spikefilters:9:spikefilter|CaptureFFs[1]                                         ; 1       ;
; top:dut|gpi:GPI|spikefilter:\spikefilters:0:spikefilter|CaptureFFs[1]                                         ; 1       ;
; top:dut|gpi:GPI|spikefilter:\spikefilters:2:spikefilter|Level~0                                               ; 1       ;
; top:dut|gpi:GPI|spikefilter:\spikefilters:2:spikefilter|CaptureFFs[3]                                         ; 1       ;
; top:dut|gpi:GPI|spikefilter:\spikefilters:1:spikefilter|Level~0                                               ; 1       ;
; top:dut|gpi:GPI|spikefilter:\spikefilters:1:spikefilter|CaptureFFs[3]                                         ; 1       ;
; top:dut|gpi:GPI|spikefilter:\spikefilters:4:spikefilter|Level~0                                               ; 1       ;
; top:dut|gpi:GPI|spikefilter:\spikefilters:4:spikefilter|CaptureFFs[3]                                         ; 1       ;
; top:dut|gpi:GPI|spikefilter:\spikefilters:3:spikefilter|Level~0                                               ; 1       ;
; top:dut|gpi:GPI|spikefilter:\spikefilters:3:spikefilter|CaptureFFs[3]                                         ; 1       ;
; top:dut|gpi:GPI|spikefilter:\spikefilters:7:spikefilter|Level~0                                               ; 1       ;
; top:dut|gpi:GPI|spikefilter:\spikefilters:7:spikefilter|CaptureFFs[3]                                         ; 1       ;
; top:dut|gpi:GPI|spikefilter:\spikefilters:5:spikefilter|Level~0                                               ; 1       ;
; top:dut|gpi:GPI|spikefilter:\spikefilters:5:spikefilter|CaptureFFs[3]                                         ; 1       ;
; top:dut|gpi:GPI|spikefilter:\spikefilters:6:spikefilter|Level~0                                               ; 1       ;
; top:dut|gpi:GPI|spikefilter:\spikefilters:6:spikefilter|CaptureFFs[3]                                         ; 1       ;
; top:dut|gpi:GPI|spikefilter:\spikefilters:8:spikefilter|Level~0                                               ; 1       ;
; top:dut|gpi:GPI|spikefilter:\spikefilters:8:spikefilter|CaptureFFs[3]                                         ; 1       ;
; top:dut|gpi:GPI|spikefilter:\spikefilters:9:spikefilter|Level~0                                               ; 1       ;
; top:dut|gpi:GPI|spikefilter:\spikefilters:9:spikefilter|CaptureFFs[3]                                         ; 1       ;
; top:dut|gpi:GPI|spikefilter:\spikefilters:0:spikefilter|Level~0                                               ; 1       ;
; top:dut|gpi:GPI|spikefilter:\spikefilters:0:spikefilter|CaptureFFs[3]                                         ; 1       ;
; top:dut|cpu:CPU|control:control_inst|Mux22~1                                                                  ; 1       ;
; top:dut|cpu:CPU|control:control_inst|Mux22~0                                                                  ; 1       ;
; top:dut|arbiter:Arbiter|cpu_data_o[9]~10                                                                      ; 1       ;
; top:dut|arbiter:Arbiter|cpu_data_o[3]~9                                                                       ; 1       ;
; top:dut|cpu:CPU|control:control_inst|Mux30~3                                                                  ; 1       ;
; top:dut|cpu:CPU|control:control_inst|Mux30~2                                                                  ; 1       ;
; top:dut|cpu:CPU|control:control_inst|Mux30~1                                                                  ; 1       ;
; top:dut|cpu:CPU|control:control_inst|Mux30~0                                                                  ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|alu:thealu|Mux16~1                                                     ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|alu:thealu|Mux16~0                                                     ; 1       ;
; top:dut|cpu:CPU|control:control_inst|Mux11~0                                                                  ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|alu:thealu|\zero_flag:zero_v~4                                         ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|alu:thealu|\zero_flag:zero_v~3                                         ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|alu:thealu|\zero_flag:zero_v~2                                         ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|alu:thealu|\zero_flag:zero_v~1                                         ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|alu:thealu|\zero_flag:zero_v~0                                         ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|RegBIdx~5                                                              ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|RegBIdx~3                                                              ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|RegBIdx~2                                                              ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|RegAIdx~6                                                              ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|RegAIdx~4                                                              ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|RegAIdx~2                                                              ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~293                                     ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~292                                     ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|alu:thealu|Mux6~5                                                      ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|alu:thealu|Mux6~4                                                      ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|alu:thealu|Mux6~3                                                      ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|alu:thealu|Mux6~2                                                      ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~291                                     ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~290                                     ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~289                                     ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~288                                     ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~287                                     ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~286                                     ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~285                                     ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~284                                     ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~283                                     ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|alu:thealu|Mux7~9                                                      ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|alu:thealu|Mux7~8                                                      ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|alu:thealu|Mux7~7                                                      ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|alu:thealu|Mux7~6                                                      ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~282                                     ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~281                                     ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~280                                     ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~279                                     ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~278                                     ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~277                                     ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~276                                     ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~275                                     ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~274                                     ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|alu:thealu|Mux8~5                                                      ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|alu:thealu|Mux8~4                                                      ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|alu:thealu|Mux8~3                                                      ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|alu:thealu|Mux8~2                                                      ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~273                                     ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~272                                     ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~271                                     ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~270                                     ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~269                                     ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~268                                     ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~267                                     ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~266                                     ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~265                                     ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|alu:thealu|Mux10~5                                                     ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|alu:thealu|Mux10~4                                                     ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|alu:thealu|Mux10~3                                                     ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|alu:thealu|Mux10~2                                                     ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~264                                     ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~263                                     ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~262                                     ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~261                                     ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~260                                     ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~259                                     ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~258                                     ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~257                                     ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~256                                     ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|alu:thealu|Mux15~5                                                     ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|alu:thealu|Mux15~4                                                     ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|alu:thealu|Mux15~3                                                     ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|alu:thealu|Mux15~2                                                     ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~255                                     ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~254                                     ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~253                                     ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~252                                     ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~251                                     ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|alu:thealu|Mux14~5                                                     ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|alu:thealu|Mux14~4                                                     ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|alu:thealu|Mux14~3                                                     ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|alu:thealu|Mux14~2                                                     ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~250                                     ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~249                                     ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~248                                     ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~247                                     ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~246                                     ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~245                                     ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~244                                     ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~243                                     ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~242                                     ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|alu:thealu|Mux9~5                                                      ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|alu:thealu|Mux9~4                                                      ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|alu:thealu|Mux9~3                                                      ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|alu:thealu|Mux9~2                                                      ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~241                                     ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~240                                     ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~239                                     ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~238                                     ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~237                                     ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~236                                     ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~235                                     ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~234                                     ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~233                                     ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|alu:thealu|Mux4~5                                                      ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|alu:thealu|Mux4~4                                                      ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|alu:thealu|Mux4~3                                                      ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|alu:thealu|Mux4~2                                                      ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~232                                     ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~231                                     ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~230                                     ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~229                                     ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~228                                     ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~227                                     ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~226                                     ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~225                                     ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~224                                     ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|alu:thealu|Mux12~5                                                     ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|alu:thealu|Mux12~4                                                     ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|alu:thealu|Mux12~3                                                     ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|alu:thealu|Mux12~2                                                     ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~223                                     ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~222                                     ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~221                                     ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~220                                     ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~219                                     ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~218                                     ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~217                                     ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~216                                     ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~215                                     ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|alu:thealu|Mux11~5                                                     ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|alu:thealu|Mux11~4                                                     ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|alu:thealu|Mux11~3                                                     ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|alu:thealu|Mux11~2                                                     ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~214                                     ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~213                                     ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~212                                     ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~211                                     ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~210                                     ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~209                                     ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~208                                     ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~207                                     ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~206                                     ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|alu:thealu|Mux0~5                                                      ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|alu:thealu|Mux0~4                                                      ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|alu:thealu|Mux0~3                                                      ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|alu:thealu|add_b[15]~16                                                ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|alu:thealu|Mux0~2                                                      ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~205                                     ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~204                                     ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~203                                     ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~202                                     ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|alu:thealu|Mux1~5                                                      ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|alu:thealu|Mux1~4                                                      ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|alu:thealu|Mux1~3                                                      ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|alu:thealu|add_b[14]~15                                                ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|alu:thealu|Mux1~2                                                      ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~201                                     ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~200                                     ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~199                                     ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~198                                     ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|alu:thealu|Mux2~5                                                      ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|alu:thealu|Mux2~4                                                      ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|alu:thealu|Mux2~3                                                      ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|alu:thealu|add_b[13]~14                                                ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|alu:thealu|Mux2~2                                                      ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~197                                     ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~196                                     ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~195                                     ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~194                                     ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|alu:thealu|Mux3~3                                                      ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|alu:thealu|Mux3~2                                                      ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|alu:thealu|add_b[11]~13                                                ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|alu:thealu|add_b[12]~12                                                ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|alu:thealu|Mux3~0                                                      ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~193                                     ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~192                                     ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~191                                     ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~190                                     ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~189                                     ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~188                                     ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~187                                     ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~186                                     ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~185                                     ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~184                                     ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~183                                     ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~182                                     ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~181                                     ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~180                                     ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~179                                     ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~178                                     ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~177                                     ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~176                                     ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~175                                     ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~174                                     ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~173                                     ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~172                                     ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~171                                     ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~170                                     ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|alu:thealu|Mux13~5                                                     ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|alu:thealu|Mux13~4                                                     ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|alu:thealu|Mux13~3                                                     ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|alu:thealu|Mux13~2                                                     ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~169                                     ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~168                                     ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~167                                     ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~166                                     ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~165                                     ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~164                                     ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~163                                     ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~162                                     ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~161                                     ; 1       ;
; top:dut|arbiter:Arbiter|cpu_data_o[14]~5                                                                      ; 1       ;
; top:dut|arbiter:Arbiter|cpu_data_o[15]~4                                                                      ; 1       ;
; top:dut|arbiter:Arbiter|cpu_data_o[13]~3                                                                      ; 1       ;
; top:dut|arbiter:Arbiter|cpu_data_o[12]~2                                                                      ; 1       ;
; top:dut|arbiter:Arbiter|cpu_data_o[11]~1                                                                      ; 1       ;
; top:dut|arbiter:Arbiter|cpu_data_o[10]~0                                                                      ; 1       ;
; top:dut|arbiter:Arbiter|Equal0~3                                                                              ; 1       ;
; top:dut|arbiter:Arbiter|Equal1~5                                                                              ; 1       ;
; top:dut|arbiter:Arbiter|LessThan0~1                                                                           ; 1       ;
; top:dut|arbiter:Arbiter|Equal0~2                                                                              ; 1       ;
; top:dut|arbiter:Arbiter|LessThan0~0                                                                           ; 1       ;
; top:dut|cpu:CPU|control:control_inst|Mux25~1                                                                  ; 1       ;
; top:dut|cpu:CPU|control:control_inst|Mux25~0                                                                  ; 1       ;
; top:dut|cpu:CPU|control:control_inst|Mux23~1                                                                  ; 1       ;
; top:dut|cpu:CPU|control:control_inst|Mux23~0                                                                  ; 1       ;
; top:dut|cpu:CPU|control:control_inst|Mux24~1                                                                  ; 1       ;
; top:dut|cpu:CPU|control:control_inst|Mux24~0                                                                  ; 1       ;
; top:dut|cpu:CPU|control:control_inst|Mux27~3                                                                  ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|alu:thealu|Mux5~5                                                      ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|alu:thealu|Mux5~4                                                      ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|alu:thealu|Mux5~3                                                      ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|alu:thealu|add_cin~2                                                   ; 1       ;
; top:dut|cpu:CPU|control:control_inst|Mux10~0                                                                  ; 1       ;
; top:dut|cpu:CPU|control:control_inst|Mux36~0                                                                  ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|alu:thealu|add_cin~1                                                   ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|alu:thealu|add_b[0]~11                                                 ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|alu:thealu|add_b[1]~10                                                 ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|alu:thealu|add_b[2]~9                                                  ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|alu:thealu|add_b[3]~8                                                  ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|alu:thealu|add_b[4]~7                                                  ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|alu:thealu|add_b[5]~6                                                  ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|alu:thealu|add_b[6]~5                                                  ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|alu:thealu|add_b[7]~4                                                  ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|alu:thealu|add_b[8]~3                                                  ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|alu:thealu|add_b[9]~2                                                  ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|alu:thealu|add_b[10]~1                                                 ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|alu:thealu|Mux5~2                                                      ; 1       ;
; top:dut|cpu:CPU|control:control_inst|Mux26~5                                                                  ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|RegAIdx[3]                                                             ; 1       ;
; top:dut|cpu:CPU|control:control_inst|Mux26~4                                                                  ; 1       ;
; top:dut|cpu:CPU|control:control_inst|Mux26~3                                                                  ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|RegBIdx[3]                                                             ; 1       ;
; top:dut|cpu:CPU|control:control_inst|Mux26~2                                                                  ; 1       ;
; top:dut|cpu:CPU|control:control_inst|Mux26~1                                                                  ; 1       ;
; top:dut|cpu:CPU|control:control_inst|Mux26~0                                                                  ; 1       ;
; top:dut|cpu:CPU|control:control_inst|Zero                                                                     ; 1       ;
; top:dut|cpu:CPU|control:control_inst|Mux27~2                                                                  ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~160                                     ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~159                                     ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~158                                     ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~157                                     ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~156                                     ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~155                                     ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~154                                     ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~153                                     ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~152                                     ; 1       ;
; top:dut|cpu:CPU|control:control_inst|Mux2~0                                                                   ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~151                                     ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~150                                     ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~149                                     ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|reg_file:thereg_file|registers~148                                     ; 1       ;
; top:dut|arbiter:Arbiter|Equal0~0                                                                              ; 1       ;
; top:dut|arbiter:Arbiter|sel_ram_o~1                                                                           ; 1       ;
; top:dut|arbiter:Arbiter|sel_ram_o~0                                                                           ; 1       ;
; top:dut|cpu:CPU|control:control_inst|Mux12~0                                                                  ; 1       ;
; top:dut|bcd2sevsegment:BCD2SEV4|Mux0~0                                                                        ; 1       ;
; top:dut|bcd2sevsegment:BCD2SEV4|Mux1~0                                                                        ; 1       ;
; top:dut|bcd2sevsegment:BCD2SEV4|Mux2~0                                                                        ; 1       ;
; top:dut|bcd2sevsegment:BCD2SEV4|Mux3~0                                                                        ; 1       ;
; top:dut|bcd2sevsegment:BCD2SEV4|Mux4~0                                                                        ; 1       ;
; top:dut|bcd2sevsegment:BCD2SEV4|Mux5~0                                                                        ; 1       ;
; top:dut|bcd2sevsegment:BCD2SEV4|Mux6~0                                                                        ; 1       ;
; top:dut|bcd2sevsegment:BCD2SEV3|Mux0~0                                                                        ; 1       ;
; top:dut|bcd2sevsegment:BCD2SEV3|Mux1~0                                                                        ; 1       ;
; top:dut|bcd2sevsegment:BCD2SEV3|Mux2~0                                                                        ; 1       ;
; top:dut|bcd2sevsegment:BCD2SEV3|Mux3~0                                                                        ; 1       ;
; top:dut|bcd2sevsegment:BCD2SEV3|Mux4~0                                                                        ; 1       ;
; top:dut|bcd2sevsegment:BCD2SEV3|Mux5~0                                                                        ; 1       ;
; top:dut|bcd2sevsegment:BCD2SEV3|Mux6~0                                                                        ; 1       ;
; top:dut|bcd2sevsegment:BCD2SEV2|Mux0~0                                                                        ; 1       ;
; top:dut|bcd2sevsegment:BCD2SEV2|Mux1~0                                                                        ; 1       ;
; top:dut|bcd2sevsegment:BCD2SEV2|Mux2~0                                                                        ; 1       ;
; top:dut|bcd2sevsegment:BCD2SEV2|Mux3~0                                                                        ; 1       ;
; top:dut|bcd2sevsegment:BCD2SEV2|Mux4~0                                                                        ; 1       ;
; top:dut|bcd2sevsegment:BCD2SEV2|Mux5~0                                                                        ; 1       ;
; top:dut|bcd2sevsegment:BCD2SEV2|Mux6~0                                                                        ; 1       ;
; top:dut|bcd2sevsegment:BCD2SEV1|Mux0~0                                                                        ; 1       ;
; top:dut|bcd2sevsegment:BCD2SEV1|Mux1~0                                                                        ; 1       ;
; top:dut|bcd2sevsegment:BCD2SEV1|Mux2~0                                                                        ; 1       ;
; top:dut|bcd2sevsegment:BCD2SEV1|Mux3~0                                                                        ; 1       ;
; top:dut|bcd2sevsegment:BCD2SEV1|Mux4~0                                                                        ; 1       ;
; top:dut|bcd2sevsegment:BCD2SEV1|Mux5~0                                                                        ; 1       ;
; top:dut|bcd2sevsegment:BCD2SEV1|Mux6~0                                                                        ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|alu:thealu|Add0~2                                                      ; 1       ;
; top:dut|Ram:RAM|altsyncram:mem_rtl_0|altsyncram_amh1:auto_generated|altsyncram_c9l1:altsyncram1|ram_block2a2  ; 1       ;
; top:dut|Ram:RAM|altsyncram:mem_rtl_0|altsyncram_amh1:auto_generated|altsyncram_c9l1:altsyncram1|ram_block2a1  ; 1       ;
; top:dut|Ram:RAM|altsyncram:mem_rtl_0|altsyncram_amh1:auto_generated|altsyncram_c9l1:altsyncram1|ram_block2a4  ; 1       ;
; top:dut|Ram:RAM|altsyncram:mem_rtl_0|altsyncram_amh1:auto_generated|altsyncram_c9l1:altsyncram1|ram_block2a7  ; 1       ;
; top:dut|Ram:RAM|altsyncram:mem_rtl_0|altsyncram_amh1:auto_generated|altsyncram_c9l1:altsyncram1|ram_block2a5  ; 1       ;
; top:dut|Ram:RAM|altsyncram:mem_rtl_0|altsyncram_amh1:auto_generated|altsyncram_c9l1:altsyncram1|ram_block2a6  ; 1       ;
; top:dut|Ram:RAM|altsyncram:mem_rtl_0|altsyncram_amh1:auto_generated|altsyncram_c9l1:altsyncram1|ram_block2a8  ; 1       ;
; top:dut|Ram:RAM|altsyncram:mem_rtl_0|altsyncram_amh1:auto_generated|altsyncram_c9l1:altsyncram1|ram_block2a0  ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|alu:thealu|\adder:res_v[16]~1                                          ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|alu:thealu|\adder:res_v[16]~0                                          ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|alu:thealu|\adder:res_v[15]~1                                          ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|alu:thealu|\adder:res_v[15]~0                                          ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|alu:thealu|\adder:res_v[14]~1                                          ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|alu:thealu|\adder:res_v[14]~0                                          ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|alu:thealu|\adder:res_v[13]~1                                          ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|alu:thealu|\adder:res_v[13]~0                                          ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|alu:thealu|\adder:res_v[12]~1                                          ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|alu:thealu|\adder:res_v[12]~0                                          ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|alu:thealu|\adder:res_v[11]~1                                          ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|alu:thealu|\adder:res_v[11]~0                                          ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|alu:thealu|\adder:res_v[10]~1                                          ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|alu:thealu|\adder:res_v[10]~0                                          ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|alu:thealu|\adder:res_v[9]~1                                           ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|alu:thealu|\adder:res_v[9]~0                                           ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|alu:thealu|\adder:res_v[8]~1                                           ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|alu:thealu|\adder:res_v[8]~0                                           ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|alu:thealu|\adder:res_v[7]~1                                           ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|alu:thealu|\adder:res_v[7]~0                                           ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|alu:thealu|\adder:res_v[6]~1                                           ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|alu:thealu|\adder:res_v[6]~0                                           ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|alu:thealu|\adder:res_v[5]~1                                           ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|alu:thealu|\adder:res_v[5]~0                                           ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|alu:thealu|\adder:res_v[4]~1                                           ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|alu:thealu|\adder:res_v[4]~0                                           ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|alu:thealu|\adder:res_v[3]~1                                           ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|alu:thealu|\adder:res_v[3]~0                                           ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|alu:thealu|\adder:res_v[2]~1                                           ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|alu:thealu|\adder:res_v[2]~0                                           ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|alu:thealu|\adder:res_v[1]~1                                           ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|alu:thealu|\adder:res_v[1]~0                                           ; 1       ;
; top:dut|cpu:CPU|datapath:datapath_inst|alu:thealu|Add0~1                                                      ; 1       ;
+---------------------------------------------------------------------------------------------------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+------------------------------------------------------------------------------------------------------------+------+----------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+----------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
; Name                                                                                                       ; Type ; Mode           ; Clock Mode  ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF                              ; Location                                                                                                                                                                                                      ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ;
+------------------------------------------------------------------------------------------------------------+------+----------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+----------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
; top:dut|Ram:RAM|altsyncram:mem_rtl_0|altsyncram_amh1:auto_generated|altsyncram_c9l1:altsyncram1|ALTSYNCRAM ; AUTO ; True Dual Port ; Dual Clocks ; 4096         ; 16           ; 4096         ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 65536 ; 4096                        ; 16                          ; 4096                        ; 16                          ; 65536               ; 16   ; db/top.ram0_Ram_3ba50801.hdl.mif ; M4K_X17_Y21, M4K_X17_Y19, M4K_X17_Y20, M4K_X17_Y17, M4K_X17_Y22, M4K_X17_Y10, M4K_X17_Y13, M4K_X17_Y15, M4K_X17_Y14, M4K_X41_Y16, M4K_X17_Y18, M4K_X17_Y11, M4K_X17_Y9, M4K_X17_Y12, M4K_X17_Y16, M4K_X41_Y15 ; Don't care           ; Don't care      ; Don't care      ;
+------------------------------------------------------------------------------------------------------------+------+----------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+----------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+------------------------------------------------------+
; Other Routing Usage Summary                          ;
+-----------------------------+------------------------+
; Other Routing Resource Type ; Usage                  ;
+-----------------------------+------------------------+
; Block interconnects         ; 1,152 / 54,004 ( 2 % ) ;
; C16 interconnects           ; 9 / 2,100 ( < 1 % )    ;
; C4 interconnects            ; 538 / 36,000 ( 1 % )   ;
; Direct links                ; 148 / 54,004 ( < 1 % ) ;
; Global clocks               ; 1 / 16 ( 6 % )         ;
; Local interconnects         ; 329 / 18,752 ( 2 % )   ;
; R24 interconnects           ; 31 / 1,900 ( 2 % )     ;
; R4 interconnects            ; 675 / 46,920 ( 1 % )   ;
+-----------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 13.88) ; Number of LABs  (Total = 40) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 3                            ;
; 2                                           ; 1                            ;
; 3                                           ; 0                            ;
; 4                                           ; 0                            ;
; 5                                           ; 0                            ;
; 6                                           ; 1                            ;
; 7                                           ; 0                            ;
; 8                                           ; 0                            ;
; 9                                           ; 1                            ;
; 10                                          ; 1                            ;
; 11                                          ; 0                            ;
; 12                                          ; 0                            ;
; 13                                          ; 0                            ;
; 14                                          ; 0                            ;
; 15                                          ; 3                            ;
; 16                                          ; 30                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.85) ; Number of LABs  (Total = 40) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 16                           ;
; 1 Clock                            ; 30                           ;
; 1 Clock enable                     ; 12                           ;
; 1 Sync. load                       ; 3                            ;
; 2 Clock enables                    ; 13                           ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 19.98) ; Number of LABs  (Total = 40) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 2                            ;
; 2                                            ; 1                            ;
; 3                                            ; 0                            ;
; 4                                            ; 1                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 1                            ;
; 8                                            ; 0                            ;
; 9                                            ; 0                            ;
; 10                                           ; 0                            ;
; 11                                           ; 0                            ;
; 12                                           ; 0                            ;
; 13                                           ; 1                            ;
; 14                                           ; 1                            ;
; 15                                           ; 2                            ;
; 16                                           ; 6                            ;
; 17                                           ; 0                            ;
; 18                                           ; 0                            ;
; 19                                           ; 1                            ;
; 20                                           ; 1                            ;
; 21                                           ; 2                            ;
; 22                                           ; 1                            ;
; 23                                           ; 4                            ;
; 24                                           ; 1                            ;
; 25                                           ; 4                            ;
; 26                                           ; 2                            ;
; 27                                           ; 2                            ;
; 28                                           ; 3                            ;
; 29                                           ; 2                            ;
; 30                                           ; 0                            ;
; 31                                           ; 0                            ;
; 32                                           ; 2                            ;
+----------------------------------------------+------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+--------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 11.07) ; Number of LABs  (Total = 40) ;
+--------------------------------------------------+------------------------------+
; 0                                                ; 0                            ;
; 1                                                ; 3                            ;
; 2                                                ; 1                            ;
; 3                                                ; 2                            ;
; 4                                                ; 2                            ;
; 5                                                ; 1                            ;
; 6                                                ; 2                            ;
; 7                                                ; 3                            ;
; 8                                                ; 0                            ;
; 9                                                ; 1                            ;
; 10                                               ; 2                            ;
; 11                                               ; 3                            ;
; 12                                               ; 0                            ;
; 13                                               ; 1                            ;
; 14                                               ; 2                            ;
; 15                                               ; 2                            ;
; 16                                               ; 9                            ;
; 17                                               ; 2                            ;
; 18                                               ; 2                            ;
; 19                                               ; 1                            ;
; 20                                               ; 1                            ;
+--------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 19.50) ; Number of LABs  (Total = 40) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 1                            ;
; 3                                            ; 1                            ;
; 4                                            ; 2                            ;
; 5                                            ; 2                            ;
; 6                                            ; 1                            ;
; 7                                            ; 1                            ;
; 8                                            ; 0                            ;
; 9                                            ; 0                            ;
; 10                                           ; 0                            ;
; 11                                           ; 1                            ;
; 12                                           ; 0                            ;
; 13                                           ; 0                            ;
; 14                                           ; 3                            ;
; 15                                           ; 1                            ;
; 16                                           ; 0                            ;
; 17                                           ; 1                            ;
; 18                                           ; 4                            ;
; 19                                           ; 0                            ;
; 20                                           ; 1                            ;
; 21                                           ; 2                            ;
; 22                                           ; 1                            ;
; 23                                           ; 1                            ;
; 24                                           ; 2                            ;
; 25                                           ; 1                            ;
; 26                                           ; 1                            ;
; 27                                           ; 4                            ;
; 28                                           ; 0                            ;
; 29                                           ; 1                            ;
; 30                                           ; 4                            ;
; 31                                           ; 4                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------------+
; Fitter Device Options                                                                ;
+----------------------------------------------+---------------------------------------+
; Option                                       ; Setting                               ;
+----------------------------------------------+---------------------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                                   ;
; Enable device-wide reset (DEV_CLRn)          ; Off                                   ;
; Enable device-wide output enable (DEV_OE)    ; Off                                   ;
; Enable INIT_DONE output                      ; Off                                   ;
; Configuration scheme                         ; Active Serial                         ;
; Error detection CRC                          ; Off                                   ;
; nCEO                                         ; As output driving ground              ;
; ASDO,nCSO                                    ; As input tri-stated                   ;
; Reserve all unused pins                      ; As input tri-stated with weak pull-up ;
; Base pin-out file on sameframe device        ; Off                                   ;
+----------------------------------------------+---------------------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP2C20F484C7 for design "top"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C15AF484C7 is compatible
    Info (176445): Device EP2C35F484C7 is compatible
    Info (176445): Device EP2C50F484C7 is compatible
Info (169124): Fitter converted 3 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location C4
    Info (169125): Pin ~nCSO~ is reserved at location C3
    Info (169125): Pin ~LVDS91p/nCEO~ is reserved at location W20
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (332104): Reading SDC File: 'top.sdc'
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   20.000        clk_i
Info (176353): Automatically promoted node clk_i (placed in PIN L1 (CLK0, LVDSCLK0p, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:00
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:01
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 1% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 5% of the available device resources in the region that extends from location X12_Y14 to location X24_Y27
Info (170194): Fitter routing operations ending: elapsed time is 00:00:01
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.45 seconds.
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (144001): Generated suppressed messages file D:/_SVN/GitHub/MHE3/Uebung01/syn/output_files/top.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 2 warnings
    Info: Peak virtual memory: 632 megabytes
    Info: Processing ended: Thu Nov 12 20:29:45 2015
    Info: Elapsed time: 00:00:06
    Info: Total CPU time (on all processors): 00:00:06


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/_SVN/GitHub/MHE3/Uebung01/syn/output_files/top.fit.smsg.


