---
title: "[Mano의 컴퓨터시스템구조] 디지털 부속품 - 집적 회로, 디코더, 멀티플렉서"
excerpt: "집적 회로 장치의 종류와 논리군, NAND 게이트 디코더와 인코더, 멀티플렉서"

categories:
  - Computer Architecture

toc: false
toc_sticky: false

date: 2024-12-20
last_modified_at: 2024-12-23
---

> 컴퓨터 구조 스터디를 하며 'Mano의 컴퓨터시스템구조 제3판' 교재를 정리한 글입니다.

# 디지털 부속품

## 집적 회로(IC)

디지털 게이트를 구성하는 전자 부품으로 구성된 실리콘 반도체(chip)이다.  
칩의 크기에 따라 14개 ~ 100개 이상의 외부로 연결되는 핀을 가진다.  

하나의 칩 안에 담을 수 있는 게이트의 개수와 집적 정도에 따라 4가지로 구분한다.  

1. 소규모 집적(small-scale integration, SSI) 장치  
    - 10개 이하의 독립적인 게이트가 있음  
    - 게이트의 입출력이 곧바로 외부 핀으로 연결됨  
2. 중규모 집적(Medium-scale integration, MSI) 장치  
    - 10 - 200개까지의 게이트  
    - 디코더, 가산기, 레지스터 등 기본적인 디지털 장치 구현  
3. 대규모 집적(large-scale integration, LSI) 장치  
    - 200 - 1000개까지의 게이트  
    - 프로세서, 메모리 칩 등 디지털 시스템 구현  
4. 초대규모 집적(very-large-scale integration, VLSI) 장치  
    - 수천 개의 게이트 집적  
    - 대형 메모리, 복잡한 마이크로컴퓨터 칩 등  

### 디지털 논리군(digital logic family)  

디지털 집적 회로를 구현하는 데 적용된 기술에 따라 분류할 수 있다.  

1. TTL(Transistor-Transistor Logic)  
    - 현재 가장 많이 사용  
    - 다이오드-트랜지스터 논리(DTL)에서 성능 향상을 위 해 다이오드를 트랜지스터로 바꾼 것  
    - 표준 TTL, 고속 TTL, 저전력 TTL, 저전력 쇼트키(schottky) TTL, 고성능 쇼트키 TTL 등  
    - 전원은 5v, 0과 1의 논리 레벨은 각각 0v, 3.5v  
2. ECL(Emitter-Coupled Logic)  
    - 슈퍼컴퓨터, 신호 처리기 등 고속도가 요구되는 시스템에 사용  
    - ECL 게이트의 트랜지스터는 불포화 상태에서 동작  
    - 1-2나노초의 전달 지연을 가짐  
3. MOS(Metal-Oxide Semiconductor)  
    - 부품의 밀도가 높은 집적 회로에 사용  
    - 단상 트랜지스터가 사용되며, 대부분 NMOS  
4. CMOS(Complementary Metal Oxide Semiconductor)  
    - NMOS, PMOS를 서로 연결하여 만듦  
    - 회로의 밀도가 높고 제조 공정이 단순, 전력 소비 적음  

## 디코더  

$n$비트로 코팅된 이진 정보를 최대 $2_n$개의 서로 다른 출력으로 바꿔 주는 조합 회로이다.  
$n$개의 입력과 $m$개의 출력을 가지는 디코더를 $n \times m$ 디코더라고 한다.  
입력 조합에 따라 하나의 출력만 1이 되고 나머지 출력은 0이 된다.  

![38decoder](/assets/images/24122001/38decoder.png)  

위의 $3 \times 8$ 디코더에서는 $A_0, A_1, A_2$ 3개의 입력과 8개의 출력 $D_0$ ~ $D_7$을 갖는다.  
그리고 인에이블(enable) 입력($E$)가 있어 $E$ 가 1일 때만 동작한다.  
$E$가 0이면 모든 출력은 항상 0이고, $A_0, A_1, A_2$의 조합에 따라 출력이 결정된다.  

### NAND 게이트 디코더  

출력을 보수화된 형태로 만드는 것이 더 경제적이므로 NAND 게이트로 디코더를 형성하기도 한다.  
NAND 게이트는 보편 게이트(Universal Gate)로서 모든 기본 논리 게이트의 기능을 모방할 수 있다.  
따라서 여러 다른 종류의 게이트를 관리할 필요 없이 하나의 게이트 유형만으로 회로를 구현할 수 있게 된다.  
그리고 다른 여러 게이트를 만드는 것보다 적은 수의 트랜지스터로 구현할 수 있다.  

![24nand](/assets/images/24122001/24nand.png)  

위 그림은 $2 \times 4 NAND$ 게이트로, 보수화된 출력, 보수화된 인에이블 입력을 가진다.  
출력이 활성화되는 조건은 하나라도 0이 있을 때이다.  
인에이블이 1이면 모든 출력이 1이 된다.  

### 디코더 확장  

![2438](/assets/images/24122001/2438.png)  

두 개 이상의 디코더를 동일한 인에이블로 연결해 하나의 디코더로 구성할 수 있다.  
$A_2$ 가 0일 때는 윗부분의 디코더가 동작하고, 1일 때는 아래가 동작한다.  

### 인코더  

디코더와 반대되는 동작을 수행하며, $2^n$개 입력값에 대해 $n$개의 이진 코드를 출력한다.  
한 번에 하나의 입력만 1인 값을 가진다.  

## 멀티플렉서

$n$개의 선택 입력에 따라 $2^n$개의 출력을 하나의 출력에 선택적으로 연결시켜주는 조합 회로이다.  
데이터 선택기(data selector)라고도 하며, 줄여서 MUX라고 쓴다.  

![multi](/assets/images/24122001/multi.png)  

그림은 $4 \times 1$ 멀티플렉서이다.  
입력이 6개이므로 진리표는 $2^6=64$줄이 필요하지만, 아래와 같이 함수표로 간단하게 나타낼 수 있다.  

![table](/assets/images/24122001/table.png)  

네 개의 데이터가 각 AND 게이트에 입력되고, 두 개의 선택 입력($S_0, S_1$)이 디코드되어 AND 게이트 하나를 선택하게 된다.  

![multi](/assets/images/24122001/multi2.png)  

보통 하나의 IC칩에 여러 개의 멀티 플렉서가 포함되고, 위 블럭도는 네 개의 $2 \times 1$ 멀티플렉서가 들어 있다.  
두 개의 4비트 데이터를 선택적으로 출력해주는 멀티플렉서로써 출력 $Y_0$는 $A_0이나 B_0$에 선택적으로 연결된다.  