## 亚稳态概念
### 建立时间和保持时间
建立时间是指在时钟有效沿（下图为上升沿）之前，数据输入端信号必须保持稳定的最短时间。
![[Pasted image 20240512223110.png]]
保持时间是指在时钟有效沿（下图为上升沿）之后，数据输入端信号必须保持稳定的最短时间。hold time时序检查确保新数据不会在触发器稳定输出初始数据之前过早到达D端而覆盖其初始数据。
![[Pasted image 20240512223135.png]]

### 亚稳态

## 跨时钟域电路
### 1.双锁存器法(电平同步器)
### 2.单bit信号跨时钟域（快—>慢；慢->快）
### 3.多bit信号跨时钟域传输
