TimeQuest Timing Analyzer report for VGA_Memory_Controller
Wed Nov 27 10:33:03 2013
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk_50'
 13. Slow 1200mV 85C Model Setup: 'clk_25[0]'
 14. Slow 1200mV 85C Model Hold: 'clk_50'
 15. Slow 1200mV 85C Model Hold: 'clk_25[0]'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'clk_50'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'clk_25[0]'
 18. Setup Times
 19. Hold Times
 20. Clock to Output Times
 21. Minimum Clock to Output Times
 22. Slow 1200mV 85C Model Metastability Report
 23. Slow 1200mV 0C Model Fmax Summary
 24. Slow 1200mV 0C Model Setup Summary
 25. Slow 1200mV 0C Model Hold Summary
 26. Slow 1200mV 0C Model Recovery Summary
 27. Slow 1200mV 0C Model Removal Summary
 28. Slow 1200mV 0C Model Minimum Pulse Width Summary
 29. Slow 1200mV 0C Model Setup: 'clk_50'
 30. Slow 1200mV 0C Model Setup: 'clk_25[0]'
 31. Slow 1200mV 0C Model Hold: 'clk_50'
 32. Slow 1200mV 0C Model Hold: 'clk_25[0]'
 33. Slow 1200mV 0C Model Minimum Pulse Width: 'clk_50'
 34. Slow 1200mV 0C Model Minimum Pulse Width: 'clk_25[0]'
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Slow 1200mV 0C Model Metastability Report
 40. Fast 1200mV 0C Model Setup Summary
 41. Fast 1200mV 0C Model Hold Summary
 42. Fast 1200mV 0C Model Recovery Summary
 43. Fast 1200mV 0C Model Removal Summary
 44. Fast 1200mV 0C Model Minimum Pulse Width Summary
 45. Fast 1200mV 0C Model Setup: 'clk_50'
 46. Fast 1200mV 0C Model Setup: 'clk_25[0]'
 47. Fast 1200mV 0C Model Hold: 'clk_50'
 48. Fast 1200mV 0C Model Hold: 'clk_25[0]'
 49. Fast 1200mV 0C Model Minimum Pulse Width: 'clk_50'
 50. Fast 1200mV 0C Model Minimum Pulse Width: 'clk_25[0]'
 51. Setup Times
 52. Hold Times
 53. Clock to Output Times
 54. Minimum Clock to Output Times
 55. Fast 1200mV 0C Model Metastability Report
 56. Multicorner Timing Analysis Summary
 57. Setup Times
 58. Hold Times
 59. Clock to Output Times
 60. Minimum Clock to Output Times
 61. Board Trace Model Assignments
 62. Input Transition Times
 63. Slow Corner Signal Integrity Metrics
 64. Fast Corner Signal Integrity Metrics
 65. Setup Transfers
 66. Hold Transfers
 67. Report TCCS
 68. Report RSKM
 69. Unconstrained Paths
 70. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; VGA_Memory_Controller                                             ;
; Device Family      ; Cyclone III                                                       ;
; Device Name        ; EP3C16F484C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Enabled                                                           ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets       ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------+
; clk_25[0]  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_25[0] } ;
; clk_50     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_50 }    ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 315.06 MHz ; 250.0 MHz       ; clk_50     ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-----------+--------+----------------+
; Clock     ; Slack  ; End Point TNS  ;
+-----------+--------+----------------+
; clk_50    ; -2.174 ; -46.781        ;
; clk_25[0] ; -0.384 ; -3.791         ;
+-----------+--------+----------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-----------+--------+---------------+
; Clock     ; Slack  ; End Point TNS ;
+-----------+--------+---------------+
; clk_50    ; -0.188 ; -0.188        ;
; clk_25[0] ; 0.718  ; 0.000         ;
+-----------+--------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-----------+--------+------------------------------+
; Clock     ; Slack  ; End Point TNS                ;
+-----------+--------+------------------------------+
; clk_50    ; -3.000 ; -29.000                      ;
; clk_25[0] ; -1.000 ; -10.000                      ;
+-----------+--------+------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_50'                                                                          ;
+--------+----------------+----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+----------------+--------------+-------------+--------------+------------+------------+
; -2.174 ; HS_counter[6]  ; HS_counter[2]  ; clk_50       ; clk_50      ; 1.000        ; -0.063     ; 3.106      ;
; -2.164 ; HS_counter[6]  ; H_visible.1    ; clk_50       ; clk_50      ; 1.000        ; -0.062     ; 3.097      ;
; -2.150 ; HS_counter[0]  ; HS_counter[2]  ; clk_50       ; clk_50      ; 1.000        ; -0.062     ; 3.083      ;
; -2.124 ; HS_counter[0]  ; H_visible.1    ; clk_50       ; clk_50      ; 1.000        ; -0.061     ; 3.058      ;
; -2.107 ; HS_counter[5]  ; HS_counter[2]  ; clk_50       ; clk_50      ; 1.000        ; -0.062     ; 3.040      ;
; -2.097 ; HS_counter[5]  ; H_visible.1    ; clk_50       ; clk_50      ; 1.000        ; -0.061     ; 3.031      ;
; -2.064 ; HS_counter[8]  ; HS_counter[2]  ; clk_50       ; clk_50      ; 1.000        ; -0.061     ; 2.998      ;
; -2.054 ; HS_counter[8]  ; H_visible.1    ; clk_50       ; clk_50      ; 1.000        ; -0.060     ; 2.989      ;
; -2.035 ; HS_counter[6]  ; HS_counter[3]  ; clk_50       ; clk_50      ; 1.000        ; -0.062     ; 2.968      ;
; -2.034 ; HS_counter[6]  ; HS_counter[5]  ; clk_50       ; clk_50      ; 1.000        ; -0.062     ; 2.967      ;
; -2.026 ; HS_counter[5]  ; VS_counter[3]  ; clk_50       ; clk_50      ; 1.000        ; -0.063     ; 2.958      ;
; -2.018 ; HS_counter[7]  ; HS_counter[2]  ; clk_50       ; clk_50      ; 1.000        ; -0.061     ; 2.952      ;
; -2.018 ; HS_counter[3]  ; HS_counter[2]  ; clk_50       ; clk_50      ; 1.000        ; -0.062     ; 2.951      ;
; -2.013 ; HS_counter[6]  ; HS_counter[0]  ; clk_50       ; clk_50      ; 1.000        ; -0.062     ; 2.946      ;
; -2.012 ; HS_counter[0]  ; HS_counter[5]  ; clk_50       ; clk_50      ; 1.000        ; -0.061     ; 2.946      ;
; -2.012 ; HS_counter[6]  ; VS_counter[3]  ; clk_50       ; clk_50      ; 1.000        ; -0.064     ; 2.943      ;
; -2.011 ; HS_counter[0]  ; HS_counter[3]  ; clk_50       ; clk_50      ; 1.000        ; -0.061     ; 2.945      ;
; -2.008 ; HS_counter[7]  ; H_visible.1    ; clk_50       ; clk_50      ; 1.000        ; -0.060     ; 2.943      ;
; -2.005 ; VS_counter[2]  ; V_visible.1    ; clk_50       ; clk_50      ; 1.000        ; -0.426     ; 2.574      ;
; -2.003 ; HS_counter[1]  ; HS_counter[2]  ; clk_50       ; clk_50      ; 1.000        ; -0.062     ; 2.936      ;
; -1.995 ; HS_counter[6]  ; HS_counter[8]  ; clk_50       ; clk_50      ; 1.000        ; -0.063     ; 2.927      ;
; -1.995 ; HS_counter[6]  ; HS_counter[7]  ; clk_50       ; clk_50      ; 1.000        ; -0.063     ; 2.927      ;
; -1.992 ; HS_counter[3]  ; H_visible.1    ; clk_50       ; clk_50      ; 1.000        ; -0.061     ; 2.926      ;
; -1.977 ; HS_counter[1]  ; H_visible.1    ; clk_50       ; clk_50      ; 1.000        ; -0.061     ; 2.911      ;
; -1.975 ; HS_counter[0]  ; HS_counter[0]  ; clk_50       ; clk_50      ; 1.000        ; -0.061     ; 2.909      ;
; -1.968 ; HS_counter[5]  ; HS_counter[3]  ; clk_50       ; clk_50      ; 1.000        ; -0.061     ; 2.902      ;
; -1.967 ; HS_counter[5]  ; HS_counter[5]  ; clk_50       ; clk_50      ; 1.000        ; -0.061     ; 2.901      ;
; -1.958 ; HS_counter[2]  ; HS_counter[2]  ; clk_50       ; clk_50      ; 1.000        ; -0.061     ; 2.892      ;
; -1.951 ; HS_counter[5]  ; VGA_HS[0]~reg0 ; clk_50       ; clk_50      ; 1.000        ; 0.290      ; 3.236      ;
; -1.946 ; HS_counter[6]  ; VGA_HS[0]~reg0 ; clk_50       ; clk_50      ; 1.000        ; 0.289      ; 3.230      ;
; -1.946 ; HS_counter[9]  ; HS_counter[2]  ; clk_50       ; clk_50      ; 1.000        ; -0.062     ; 2.879      ;
; -1.946 ; HS_counter[5]  ; HS_counter[0]  ; clk_50       ; clk_50      ; 1.000        ; -0.061     ; 2.880      ;
; -1.932 ; HS_counter[2]  ; H_visible.1    ; clk_50       ; clk_50      ; 1.000        ; -0.060     ; 2.867      ;
; -1.930 ; HS_counter[9]  ; H_visible.1    ; clk_50       ; clk_50      ; 1.000        ; -0.061     ; 2.864      ;
; -1.928 ; HS_counter[5]  ; HS_counter[8]  ; clk_50       ; clk_50      ; 1.000        ; -0.062     ; 2.861      ;
; -1.928 ; HS_counter[5]  ; HS_counter[7]  ; clk_50       ; clk_50      ; 1.000        ; -0.062     ; 2.861      ;
; -1.925 ; HS_counter[8]  ; HS_counter[3]  ; clk_50       ; clk_50      ; 1.000        ; -0.060     ; 2.860      ;
; -1.924 ; HS_counter[8]  ; HS_counter[5]  ; clk_50       ; clk_50      ; 1.000        ; -0.060     ; 2.859      ;
; -1.923 ; HS_counter[6]  ; HS_counter[10] ; clk_50       ; clk_50      ; 1.000        ; -0.062     ; 2.856      ;
; -1.923 ; VS_counter[9]  ; VS_counter[1]  ; clk_50       ; clk_50      ; 1.000        ; -0.428     ; 2.490      ;
; -1.919 ; VS_counter[4]  ; V_visible.1    ; clk_50       ; clk_50      ; 1.000        ; -0.426     ; 2.488      ;
; -1.916 ; HS_counter[10] ; HS_counter[2]  ; clk_50       ; clk_50      ; 1.000        ; -0.062     ; 2.849      ;
; -1.914 ; VS_counter[0]  ; V_visible.1    ; clk_50       ; clk_50      ; 1.000        ; -0.426     ; 2.483      ;
; -1.907 ; HS_counter[0]  ; HS_counter[8]  ; clk_50       ; clk_50      ; 1.000        ; -0.062     ; 2.840      ;
; -1.907 ; HS_counter[0]  ; HS_counter[7]  ; clk_50       ; clk_50      ; 1.000        ; -0.062     ; 2.840      ;
; -1.905 ; VS_counter[5]  ; V_visible.1    ; clk_50       ; clk_50      ; 1.000        ; -0.059     ; 2.841      ;
; -1.903 ; HS_counter[8]  ; HS_counter[0]  ; clk_50       ; clk_50      ; 1.000        ; -0.060     ; 2.838      ;
; -1.900 ; HS_counter[7]  ; VS_counter[3]  ; clk_50       ; clk_50      ; 1.000        ; -0.062     ; 2.833      ;
; -1.890 ; HS_counter[10] ; H_visible.1    ; clk_50       ; clk_50      ; 1.000        ; -0.061     ; 2.824      ;
; -1.885 ; HS_counter[8]  ; HS_counter[8]  ; clk_50       ; clk_50      ; 1.000        ; -0.061     ; 2.819      ;
; -1.885 ; HS_counter[8]  ; HS_counter[7]  ; clk_50       ; clk_50      ; 1.000        ; -0.061     ; 2.819      ;
; -1.880 ; HS_counter[3]  ; HS_counter[5]  ; clk_50       ; clk_50      ; 1.000        ; -0.061     ; 2.814      ;
; -1.879 ; HS_counter[7]  ; HS_counter[3]  ; clk_50       ; clk_50      ; 1.000        ; -0.060     ; 2.814      ;
; -1.879 ; HS_counter[3]  ; HS_counter[3]  ; clk_50       ; clk_50      ; 1.000        ; -0.061     ; 2.813      ;
; -1.878 ; HS_counter[7]  ; HS_counter[5]  ; clk_50       ; clk_50      ; 1.000        ; -0.060     ; 2.813      ;
; -1.878 ; HS_counter[9]  ; VS_counter[3]  ; clk_50       ; clk_50      ; 1.000        ; -0.063     ; 2.810      ;
; -1.871 ; HS_counter[4]  ; HS_counter[2]  ; clk_50       ; clk_50      ; 1.000        ; -0.062     ; 2.804      ;
; -1.865 ; HS_counter[1]  ; HS_counter[5]  ; clk_50       ; clk_50      ; 1.000        ; -0.061     ; 2.799      ;
; -1.864 ; HS_counter[1]  ; HS_counter[3]  ; clk_50       ; clk_50      ; 1.000        ; -0.061     ; 2.798      ;
; -1.864 ; HS_counter[0]  ; VGA_HS[0]~reg0 ; clk_50       ; clk_50      ; 1.000        ; 0.290      ; 3.149      ;
; -1.863 ; HS_counter[6]  ; HS_counter[6]  ; clk_50       ; clk_50      ; 1.000        ; -0.062     ; 2.796      ;
; -1.857 ; HS_counter[7]  ; HS_counter[0]  ; clk_50       ; clk_50      ; 1.000        ; -0.060     ; 2.792      ;
; -1.856 ; HS_counter[5]  ; HS_counter[10] ; clk_50       ; clk_50      ; 1.000        ; -0.061     ; 2.790      ;
; -1.854 ; VS_counter[9]  ; VS_counter[3]  ; clk_50       ; clk_50      ; 1.000        ; -0.428     ; 2.421      ;
; -1.852 ; HS_counter[0]  ; HS_counter[10] ; clk_50       ; clk_50      ; 1.000        ; -0.061     ; 2.786      ;
; -1.845 ; HS_counter[4]  ; H_visible.1    ; clk_50       ; clk_50      ; 1.000        ; -0.061     ; 2.779      ;
; -1.843 ; HS_counter[3]  ; HS_counter[0]  ; clk_50       ; clk_50      ; 1.000        ; -0.061     ; 2.777      ;
; -1.839 ; HS_counter[7]  ; HS_counter[8]  ; clk_50       ; clk_50      ; 1.000        ; -0.061     ; 2.773      ;
; -1.839 ; HS_counter[7]  ; HS_counter[7]  ; clk_50       ; clk_50      ; 1.000        ; -0.061     ; 2.773      ;
; -1.836 ; HS_counter[8]  ; VGA_HS[0]~reg0 ; clk_50       ; clk_50      ; 1.000        ; 0.291      ; 3.122      ;
; -1.828 ; HS_counter[1]  ; HS_counter[0]  ; clk_50       ; clk_50      ; 1.000        ; -0.061     ; 2.762      ;
; -1.820 ; HS_counter[2]  ; HS_counter[5]  ; clk_50       ; clk_50      ; 1.000        ; -0.060     ; 2.755      ;
; -1.819 ; HS_counter[2]  ; HS_counter[3]  ; clk_50       ; clk_50      ; 1.000        ; -0.060     ; 2.754      ;
; -1.813 ; HS_counter[8]  ; HS_counter[10] ; clk_50       ; clk_50      ; 1.000        ; -0.060     ; 2.748      ;
; -1.808 ; HS_counter[9]  ; HS_counter[5]  ; clk_50       ; clk_50      ; 1.000        ; -0.061     ; 2.742      ;
; -1.807 ; HS_counter[9]  ; HS_counter[3]  ; clk_50       ; clk_50      ; 1.000        ; -0.061     ; 2.741      ;
; -1.802 ; HS_counter[1]  ; VS_counter[3]  ; clk_50       ; clk_50      ; 1.000        ; -0.063     ; 2.734      ;
; -1.800 ; HS_counter[5]  ; VS_counter[8]  ; clk_50       ; clk_50      ; 1.000        ; -0.063     ; 2.732      ;
; -1.800 ; HS_counter[5]  ; VS_counter[7]  ; clk_50       ; clk_50      ; 1.000        ; -0.063     ; 2.732      ;
; -1.799 ; HS_counter[5]  ; VS_counter[6]  ; clk_50       ; clk_50      ; 1.000        ; -0.063     ; 2.731      ;
; -1.799 ; HS_counter[5]  ; VS_counter[5]  ; clk_50       ; clk_50      ; 1.000        ; -0.063     ; 2.731      ;
; -1.799 ; VS_counter[4]  ; VS_counter[1]  ; clk_50       ; clk_50      ; 1.000        ; -0.428     ; 2.366      ;
; -1.796 ; HS_counter[6]  ; HS_counter[9]  ; clk_50       ; clk_50      ; 1.000        ; -0.062     ; 2.729      ;
; -1.796 ; HS_counter[6]  ; HS_counter[1]  ; clk_50       ; clk_50      ; 1.000        ; -0.062     ; 2.729      ;
; -1.796 ; HS_counter[5]  ; HS_counter[6]  ; clk_50       ; clk_50      ; 1.000        ; -0.061     ; 2.730      ;
; -1.795 ; HS_counter[5]  ; VS_counter[1]  ; clk_50       ; clk_50      ; 1.000        ; -0.063     ; 2.727      ;
; -1.790 ; HS_counter[7]  ; VGA_HS[0]~reg0 ; clk_50       ; clk_50      ; 1.000        ; 0.291      ; 3.076      ;
; -1.787 ; HS_counter[3]  ; HS_counter[8]  ; clk_50       ; clk_50      ; 1.000        ; -0.062     ; 2.720      ;
; -1.787 ; HS_counter[3]  ; HS_counter[7]  ; clk_50       ; clk_50      ; 1.000        ; -0.062     ; 2.720      ;
; -1.786 ; HS_counter[6]  ; VS_counter[8]  ; clk_50       ; clk_50      ; 1.000        ; -0.064     ; 2.717      ;
; -1.786 ; HS_counter[6]  ; VS_counter[7]  ; clk_50       ; clk_50      ; 1.000        ; -0.064     ; 2.717      ;
; -1.785 ; HS_counter[6]  ; VS_counter[6]  ; clk_50       ; clk_50      ; 1.000        ; -0.064     ; 2.716      ;
; -1.785 ; HS_counter[6]  ; VS_counter[5]  ; clk_50       ; clk_50      ; 1.000        ; -0.064     ; 2.716      ;
; -1.784 ; VS_counter[2]  ; VS_counter[1]  ; clk_50       ; clk_50      ; 1.000        ; -0.428     ; 2.351      ;
; -1.783 ; HS_counter[2]  ; HS_counter[0]  ; clk_50       ; clk_50      ; 1.000        ; -0.060     ; 2.718      ;
; -1.781 ; HS_counter[6]  ; VS_counter[1]  ; clk_50       ; clk_50      ; 1.000        ; -0.064     ; 2.712      ;
; -1.779 ; HS_counter[0]  ; HS_counter[6]  ; clk_50       ; clk_50      ; 1.000        ; -0.061     ; 2.713      ;
; -1.778 ; HS_counter[10] ; HS_counter[5]  ; clk_50       ; clk_50      ; 1.000        ; -0.061     ; 2.712      ;
; -1.777 ; HS_counter[10] ; HS_counter[3]  ; clk_50       ; clk_50      ; 1.000        ; -0.061     ; 2.711      ;
; -1.776 ; VS_counter[2]  ; VS_counter[5]  ; clk_50       ; clk_50      ; 1.000        ; -0.428     ; 2.343      ;
+--------+----------------+----------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_25[0]'                                                                       ;
+--------+-------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+-------------------+--------------+-------------+--------------+------------+------------+
; -0.384 ; H_visible.1 ; VGA_BUS_G[3]~reg0 ; clk_50       ; clk_25[0]   ; 1.000        ; -0.421     ; 0.948      ;
; -0.383 ; H_visible.1 ; VGA_BUS_G[1]~reg0 ; clk_50       ; clk_25[0]   ; 1.000        ; -0.421     ; 0.947      ;
; -0.383 ; H_visible.1 ; VGA_BUS_G[0]~reg0 ; clk_50       ; clk_25[0]   ; 1.000        ; -0.421     ; 0.947      ;
; -0.382 ; H_visible.1 ; VGA_BUS_B[3]~reg0 ; clk_50       ; clk_25[0]   ; 1.000        ; -0.421     ; 0.946      ;
; -0.381 ; H_visible.1 ; VGA_BUS_G[2]~reg0 ; clk_50       ; clk_25[0]   ; 1.000        ; -0.421     ; 0.945      ;
; -0.380 ; H_visible.1 ; VGA_BUS_R[1]~reg0 ; clk_50       ; clk_25[0]   ; 1.000        ; -0.421     ; 0.944      ;
; -0.377 ; H_visible.1 ; VGA_BUS_R[2]~reg0 ; clk_50       ; clk_25[0]   ; 1.000        ; -0.421     ; 0.941      ;
; -0.376 ; H_visible.1 ; VGA_BUS_B[2]~reg0 ; clk_50       ; clk_25[0]   ; 1.000        ; -0.421     ; 0.940      ;
; -0.374 ; H_visible.1 ; VGA_BUS_R[3]~reg0 ; clk_50       ; clk_25[0]   ; 1.000        ; -0.421     ; 0.938      ;
; -0.371 ; H_visible.1 ; VGA_BUS_R[0]~reg0 ; clk_50       ; clk_25[0]   ; 1.000        ; -0.421     ; 0.935      ;
; -0.232 ; V_visible.1 ; VGA_BUS_B[3]~reg0 ; clk_50       ; clk_25[0]   ; 1.000        ; -0.421     ; 0.796      ;
; -0.232 ; V_visible.1 ; VGA_BUS_G[2]~reg0 ; clk_50       ; clk_25[0]   ; 1.000        ; -0.421     ; 0.796      ;
; -0.231 ; V_visible.1 ; VGA_BUS_G[3]~reg0 ; clk_50       ; clk_25[0]   ; 1.000        ; -0.421     ; 0.795      ;
; -0.231 ; V_visible.1 ; VGA_BUS_G[1]~reg0 ; clk_50       ; clk_25[0]   ; 1.000        ; -0.421     ; 0.795      ;
; -0.231 ; V_visible.1 ; VGA_BUS_G[0]~reg0 ; clk_50       ; clk_25[0]   ; 1.000        ; -0.421     ; 0.795      ;
; -0.231 ; V_visible.1 ; VGA_BUS_R[1]~reg0 ; clk_50       ; clk_25[0]   ; 1.000        ; -0.421     ; 0.795      ;
; -0.230 ; V_visible.1 ; VGA_BUS_R[2]~reg0 ; clk_50       ; clk_25[0]   ; 1.000        ; -0.421     ; 0.794      ;
; -0.227 ; V_visible.1 ; VGA_BUS_B[2]~reg0 ; clk_50       ; clk_25[0]   ; 1.000        ; -0.421     ; 0.791      ;
; -0.225 ; V_visible.1 ; VGA_BUS_R[3]~reg0 ; clk_50       ; clk_25[0]   ; 1.000        ; -0.421     ; 0.789      ;
; -0.225 ; V_visible.1 ; VGA_BUS_R[0]~reg0 ; clk_50       ; clk_25[0]   ; 1.000        ; -0.421     ; 0.789      ;
+--------+-------------+-------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_50'                                                                           ;
+--------+----------------+----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+----------------+--------------+-------------+--------------+------------+------------+
; -0.188 ; clk_25[0]      ; clk_25[0]      ; clk_25[0]    ; clk_50      ; 0.000        ; 2.413      ; 2.611      ;
; 0.344  ; VS_counter[4]  ; VS_counter[4]  ; clk_50       ; clk_50      ; 0.000        ; 0.076      ; 0.577      ;
; 0.344  ; VS_counter[2]  ; VS_counter[2]  ; clk_50       ; clk_50      ; 0.000        ; 0.076      ; 0.577      ;
; 0.344  ; VS_counter[0]  ; VS_counter[0]  ; clk_50       ; clk_50      ; 0.000        ; 0.076      ; 0.577      ;
; 0.344  ; VS_counter[9]  ; VS_counter[9]  ; clk_50       ; clk_50      ; 0.000        ; 0.076      ; 0.577      ;
; 0.344  ; VGA_VS[0]~reg0 ; VGA_VS[0]~reg0 ; clk_50       ; clk_50      ; 0.000        ; 0.076      ; 0.577      ;
; 0.358  ; VS_counter[3]  ; VS_counter[3]  ; clk_50       ; clk_50      ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; V_visible.1    ; V_visible.1    ; clk_50       ; clk_50      ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; H_visible.1    ; H_visible.1    ; clk_50       ; clk_50      ; 0.000        ; 0.062      ; 0.577      ;
; 0.359  ; VS_counter[8]  ; VS_counter[8]  ; clk_50       ; clk_50      ; 0.000        ; 0.061      ; 0.577      ;
; 0.359  ; VS_counter[7]  ; VS_counter[7]  ; clk_50       ; clk_50      ; 0.000        ; 0.061      ; 0.577      ;
; 0.359  ; VS_counter[6]  ; VS_counter[6]  ; clk_50       ; clk_50      ; 0.000        ; 0.061      ; 0.577      ;
; 0.359  ; VS_counter[5]  ; VS_counter[5]  ; clk_50       ; clk_50      ; 0.000        ; 0.061      ; 0.577      ;
; 0.359  ; VS_counter[1]  ; VS_counter[1]  ; clk_50       ; clk_50      ; 0.000        ; 0.061      ; 0.577      ;
; 0.380  ; clk_25[0]      ; clk_25[0]      ; clk_25[0]    ; clk_50      ; -0.500       ; 2.413      ; 2.679      ;
; 0.751  ; VS_counter[6]  ; VGA_VS[0]~reg0 ; clk_50       ; clk_50      ; 0.000        ; 0.428      ; 1.336      ;
; 0.881  ; HS_counter[0]  ; HS_counter[0]  ; clk_50       ; clk_50      ; 0.000        ; 0.061      ; 1.099      ;
; 0.886  ; VS_counter[4]  ; VS_counter[9]  ; clk_50       ; clk_50      ; 0.000        ; 0.076      ; 1.119      ;
; 0.932  ; VS_counter[9]  ; VS_counter[4]  ; clk_50       ; clk_50      ; 0.000        ; 0.076      ; 1.165      ;
; 0.934  ; VS_counter[0]  ; VS_counter[9]  ; clk_50       ; clk_50      ; 0.000        ; 0.076      ; 1.167      ;
; 0.940  ; VS_counter[0]  ; VS_counter[4]  ; clk_50       ; clk_50      ; 0.000        ; 0.076      ; 1.173      ;
; 0.941  ; VS_counter[1]  ; VS_counter[0]  ; clk_50       ; clk_50      ; 0.000        ; 0.428      ; 1.526      ;
; 0.974  ; HS_counter[1]  ; HS_counter[1]  ; clk_50       ; clk_50      ; 0.000        ; 0.061      ; 1.192      ;
; 0.992  ; HS_counter[3]  ; HS_counter[3]  ; clk_50       ; clk_50      ; 0.000        ; 0.061      ; 1.210      ;
; 1.020  ; VGA_HS[0]~reg0 ; VGA_HS[0]~reg0 ; clk_50       ; clk_50      ; 0.000        ; 0.076      ; 1.253      ;
; 1.025  ; VS_counter[5]  ; VS_counter[2]  ; clk_50       ; clk_50      ; 0.000        ; 0.428      ; 1.610      ;
; 1.037  ; VS_counter[8]  ; VGA_VS[0]~reg0 ; clk_50       ; clk_50      ; 0.000        ; 0.428      ; 1.622      ;
; 1.046  ; VS_counter[6]  ; VS_counter[9]  ; clk_50       ; clk_50      ; 0.000        ; 0.428      ; 1.631      ;
; 1.047  ; VS_counter[7]  ; VS_counter[9]  ; clk_50       ; clk_50      ; 0.000        ; 0.428      ; 1.632      ;
; 1.052  ; VS_counter[6]  ; VS_counter[4]  ; clk_50       ; clk_50      ; 0.000        ; 0.428      ; 1.637      ;
; 1.053  ; VS_counter[7]  ; VS_counter[4]  ; clk_50       ; clk_50      ; 0.000        ; 0.428      ; 1.638      ;
; 1.071  ; VS_counter[4]  ; VGA_VS[0]~reg0 ; clk_50       ; clk_50      ; 0.000        ; 0.076      ; 1.304      ;
; 1.077  ; VS_counter[3]  ; VS_counter[2]  ; clk_50       ; clk_50      ; 0.000        ; 0.428      ; 1.662      ;
; 1.093  ; VS_counter[4]  ; VS_counter[0]  ; clk_50       ; clk_50      ; 0.000        ; 0.076      ; 1.326      ;
; 1.107  ; HS_counter[5]  ; HS_counter[5]  ; clk_50       ; clk_50      ; 0.000        ; 0.061      ; 1.325      ;
; 1.122  ; VS_counter[6]  ; VS_counter[2]  ; clk_50       ; clk_50      ; 0.000        ; 0.428      ; 1.707      ;
; 1.136  ; VS_counter[9]  ; VS_counter[0]  ; clk_50       ; clk_50      ; 0.000        ; 0.076      ; 1.369      ;
; 1.138  ; VS_counter[7]  ; VS_counter[2]  ; clk_50       ; clk_50      ; 0.000        ; 0.428      ; 1.723      ;
; 1.140  ; HS_counter[1]  ; HS_counter[0]  ; clk_50       ; clk_50      ; 0.000        ; 0.061      ; 1.358      ;
; 1.159  ; VS_counter[8]  ; VS_counter[9]  ; clk_50       ; clk_50      ; 0.000        ; 0.428      ; 1.744      ;
; 1.165  ; VS_counter[8]  ; VS_counter[4]  ; clk_50       ; clk_50      ; 0.000        ; 0.428      ; 1.750      ;
; 1.166  ; VS_counter[5]  ; VS_counter[0]  ; clk_50       ; clk_50      ; 0.000        ; 0.428      ; 1.751      ;
; 1.169  ; VS_counter[9]  ; VGA_VS[0]~reg0 ; clk_50       ; clk_50      ; 0.000        ; 0.076      ; 1.402      ;
; 1.174  ; VS_counter[0]  ; VGA_VS[0]~reg0 ; clk_50       ; clk_50      ; 0.000        ; 0.076      ; 1.407      ;
; 1.176  ; HS_counter[5]  ; VGA_HS[0]~reg0 ; clk_50       ; clk_50      ; 0.000        ; 0.427      ; 1.760      ;
; 1.182  ; VS_counter[5]  ; VS_counter[4]  ; clk_50       ; clk_50      ; 0.000        ; 0.428      ; 1.767      ;
; 1.216  ; HS_counter[9]  ; HS_counter[9]  ; clk_50       ; clk_50      ; 0.000        ; 0.061      ; 1.434      ;
; 1.218  ; VS_counter[3]  ; VS_counter[0]  ; clk_50       ; clk_50      ; 0.000        ; 0.428      ; 1.803      ;
; 1.233  ; VS_counter[8]  ; VS_counter[2]  ; clk_50       ; clk_50      ; 0.000        ; 0.428      ; 1.818      ;
; 1.236  ; HS_counter[4]  ; HS_counter[4]  ; clk_50       ; clk_50      ; 0.000        ; 0.061      ; 1.454      ;
; 1.251  ; VS_counter[7]  ; VGA_VS[0]~reg0 ; clk_50       ; clk_50      ; 0.000        ; 0.428      ; 1.836      ;
; 1.256  ; VS_counter[6]  ; VS_counter[0]  ; clk_50       ; clk_50      ; 0.000        ; 0.428      ; 1.841      ;
; 1.257  ; VS_counter[7]  ; VS_counter[0]  ; clk_50       ; clk_50      ; 0.000        ; 0.428      ; 1.842      ;
; 1.270  ; HS_counter[3]  ; HS_counter[0]  ; clk_50       ; clk_50      ; 0.000        ; 0.061      ; 1.488      ;
; 1.279  ; VS_counter[4]  ; VS_counter[2]  ; clk_50       ; clk_50      ; 0.000        ; 0.076      ; 1.512      ;
; 1.286  ; HS_counter[10] ; HS_counter[10] ; clk_50       ; clk_50      ; 0.000        ; 0.061      ; 1.504      ;
; 1.288  ; HS_counter[3]  ; VGA_HS[0]~reg0 ; clk_50       ; clk_50      ; 0.000        ; 0.427      ; 1.872      ;
; 1.290  ; VS_counter[3]  ; VS_counter[9]  ; clk_50       ; clk_50      ; 0.000        ; 0.428      ; 1.875      ;
; 1.293  ; HS_counter[4]  ; VGA_HS[0]~reg0 ; clk_50       ; clk_50      ; 0.000        ; 0.427      ; 1.877      ;
; 1.296  ; VS_counter[1]  ; VS_counter[9]  ; clk_50       ; clk_50      ; 0.000        ; 0.428      ; 1.881      ;
; 1.297  ; VS_counter[3]  ; VS_counter[4]  ; clk_50       ; clk_50      ; 0.000        ; 0.428      ; 1.882      ;
; 1.303  ; VS_counter[1]  ; VS_counter[4]  ; clk_50       ; clk_50      ; 0.000        ; 0.428      ; 1.888      ;
; 1.309  ; HS_counter[3]  ; HS_counter[2]  ; clk_50       ; clk_50      ; 0.000        ; 0.060      ; 1.526      ;
; 1.322  ; HS_counter[8]  ; HS_counter[5]  ; clk_50       ; clk_50      ; 0.000        ; 0.062      ; 1.541      ;
; 1.334  ; VS_counter[9]  ; VS_counter[2]  ; clk_50       ; clk_50      ; 0.000        ; 0.076      ; 1.567      ;
; 1.337  ; HS_counter[7]  ; HS_counter[7]  ; clk_50       ; clk_50      ; 0.000        ; 0.061      ; 1.555      ;
; 1.342  ; VS_counter[0]  ; VS_counter[2]  ; clk_50       ; clk_50      ; 0.000        ; 0.076      ; 1.575      ;
; 1.352  ; HS_counter[8]  ; HS_counter[8]  ; clk_50       ; clk_50      ; 0.000        ; 0.061      ; 1.570      ;
; 1.356  ; HS_counter[5]  ; HS_counter[3]  ; clk_50       ; clk_50      ; 0.000        ; 0.061      ; 1.574      ;
; 1.356  ; HS_counter[2]  ; HS_counter[2]  ; clk_50       ; clk_50      ; 0.000        ; 0.061      ; 1.574      ;
; 1.361  ; HS_counter[5]  ; HS_counter[0]  ; clk_50       ; clk_50      ; 0.000        ; 0.061      ; 1.579      ;
; 1.367  ; VS_counter[6]  ; VS_counter[5]  ; clk_50       ; clk_50      ; 0.000        ; 0.061      ; 1.585      ;
; 1.369  ; VS_counter[8]  ; VS_counter[0]  ; clk_50       ; clk_50      ; 0.000        ; 0.428      ; 1.954      ;
; 1.377  ; VS_counter[3]  ; VGA_VS[0]~reg0 ; clk_50       ; clk_50      ; 0.000        ; 0.428      ; 1.962      ;
; 1.377  ; HS_counter[3]  ; HS_counter[1]  ; clk_50       ; clk_50      ; 0.000        ; 0.061      ; 1.595      ;
; 1.378  ; HS_counter[5]  ; HS_counter[4]  ; clk_50       ; clk_50      ; 0.000        ; 0.061      ; 1.596      ;
; 1.379  ; VS_counter[1]  ; VGA_VS[0]~reg0 ; clk_50       ; clk_50      ; 0.000        ; 0.428      ; 1.964      ;
; 1.381  ; VS_counter[7]  ; VS_counter[6]  ; clk_50       ; clk_50      ; 0.000        ; 0.061      ; 1.599      ;
; 1.383  ; VS_counter[7]  ; VS_counter[5]  ; clk_50       ; clk_50      ; 0.000        ; 0.061      ; 1.601      ;
; 1.390  ; VS_counter[2]  ; VS_counter[0]  ; clk_50       ; clk_50      ; 0.000        ; 0.076      ; 1.623      ;
; 1.391  ; HS_counter[4]  ; HS_counter[3]  ; clk_50       ; clk_50      ; 0.000        ; 0.061      ; 1.609      ;
; 1.396  ; HS_counter[4]  ; HS_counter[0]  ; clk_50       ; clk_50      ; 0.000        ; 0.061      ; 1.614      ;
; 1.400  ; HS_counter[5]  ; HS_counter[2]  ; clk_50       ; clk_50      ; 0.000        ; 0.060      ; 1.617      ;
; 1.415  ; HS_counter[8]  ; VGA_HS[0]~reg0 ; clk_50       ; clk_50      ; 0.000        ; 0.428      ; 2.000      ;
; 1.429  ; VS_counter[5]  ; VS_counter[9]  ; clk_50       ; clk_50      ; 0.000        ; 0.428      ; 2.014      ;
; 1.435  ; HS_counter[4]  ; HS_counter[2]  ; clk_50       ; clk_50      ; 0.000        ; 0.060      ; 1.652      ;
; 1.454  ; HS_counter[5]  ; HS_counter[10] ; clk_50       ; clk_50      ; 0.000        ; 0.061      ; 1.672      ;
; 1.458  ; HS_counter[5]  ; HS_counter[9]  ; clk_50       ; clk_50      ; 0.000        ; 0.061      ; 1.676      ;
; 1.459  ; HS_counter[8]  ; H_visible.1    ; clk_50       ; clk_50      ; 0.000        ; 0.063      ; 1.679      ;
; 1.460  ; VS_counter[4]  ; VS_counter[3]  ; clk_50       ; clk_50      ; 0.000        ; -0.290     ; 1.327      ;
; 1.468  ; HS_counter[5]  ; HS_counter[1]  ; clk_50       ; clk_50      ; 0.000        ; 0.061      ; 1.686      ;
; 1.469  ; VS_counter[5]  ; VS_counter[3]  ; clk_50       ; clk_50      ; 0.000        ; 0.062      ; 1.688      ;
; 1.476  ; HS_counter[8]  ; HS_counter[2]  ; clk_50       ; clk_50      ; 0.000        ; 0.061      ; 1.694      ;
; 1.476  ; VS_counter[8]  ; VS_counter[6]  ; clk_50       ; clk_50      ; 0.000        ; 0.061      ; 1.694      ;
; 1.478  ; VS_counter[8]  ; VS_counter[5]  ; clk_50       ; clk_50      ; 0.000        ; 0.061      ; 1.696      ;
; 1.490  ; HS_counter[10] ; HS_counter[6]  ; clk_50       ; clk_50      ; 0.000        ; 0.062      ; 1.709      ;
; 1.493  ; VS_counter[5]  ; VS_counter[1]  ; clk_50       ; clk_50      ; 0.000        ; 0.061      ; 1.711      ;
; 1.495  ; HS_counter[2]  ; HS_counter[0]  ; clk_50       ; clk_50      ; 0.000        ; 0.062      ; 1.714      ;
; 1.498  ; VS_counter[8]  ; VS_counter[7]  ; clk_50       ; clk_50      ; 0.000        ; 0.061      ; 1.716      ;
; 1.502  ; HS_counter[9]  ; HS_counter[8]  ; clk_50       ; clk_50      ; 0.000        ; 0.060      ; 1.719      ;
+--------+----------------+----------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_25[0]'                                                                       ;
+-------+-------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node   ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------+-------------------+--------------+-------------+--------------+------------+------------+
; 0.718 ; V_visible.1 ; VGA_BUS_R[0]~reg0 ; clk_50       ; clk_25[0]   ; 0.000        ; -0.237     ; 0.668      ;
; 0.721 ; V_visible.1 ; VGA_BUS_R[2]~reg0 ; clk_50       ; clk_25[0]   ; 0.000        ; -0.237     ; 0.671      ;
; 0.722 ; V_visible.1 ; VGA_BUS_R[3]~reg0 ; clk_50       ; clk_25[0]   ; 0.000        ; -0.237     ; 0.672      ;
; 0.722 ; V_visible.1 ; VGA_BUS_G[3]~reg0 ; clk_50       ; clk_25[0]   ; 0.000        ; -0.237     ; 0.672      ;
; 0.723 ; V_visible.1 ; VGA_BUS_B[2]~reg0 ; clk_50       ; clk_25[0]   ; 0.000        ; -0.237     ; 0.673      ;
; 0.724 ; V_visible.1 ; VGA_BUS_R[1]~reg0 ; clk_50       ; clk_25[0]   ; 0.000        ; -0.237     ; 0.674      ;
; 0.724 ; V_visible.1 ; VGA_BUS_G[2]~reg0 ; clk_50       ; clk_25[0]   ; 0.000        ; -0.237     ; 0.674      ;
; 0.724 ; V_visible.1 ; VGA_BUS_G[0]~reg0 ; clk_50       ; clk_25[0]   ; 0.000        ; -0.237     ; 0.674      ;
; 0.725 ; V_visible.1 ; VGA_BUS_B[3]~reg0 ; clk_50       ; clk_25[0]   ; 0.000        ; -0.237     ; 0.675      ;
; 0.726 ; V_visible.1 ; VGA_BUS_G[1]~reg0 ; clk_50       ; clk_25[0]   ; 0.000        ; -0.237     ; 0.676      ;
; 0.826 ; H_visible.1 ; VGA_BUS_R[0]~reg0 ; clk_50       ; clk_25[0]   ; 0.000        ; -0.237     ; 0.776      ;
; 0.831 ; H_visible.1 ; VGA_BUS_R[2]~reg0 ; clk_50       ; clk_25[0]   ; 0.000        ; -0.237     ; 0.781      ;
; 0.831 ; H_visible.1 ; VGA_BUS_R[3]~reg0 ; clk_50       ; clk_25[0]   ; 0.000        ; -0.237     ; 0.781      ;
; 0.833 ; H_visible.1 ; VGA_BUS_B[2]~reg0 ; clk_50       ; clk_25[0]   ; 0.000        ; -0.237     ; 0.783      ;
; 0.834 ; H_visible.1 ; VGA_BUS_G[3]~reg0 ; clk_50       ; clk_25[0]   ; 0.000        ; -0.237     ; 0.784      ;
; 0.835 ; H_visible.1 ; VGA_BUS_R[1]~reg0 ; clk_50       ; clk_25[0]   ; 0.000        ; -0.237     ; 0.785      ;
; 0.835 ; H_visible.1 ; VGA_BUS_G[2]~reg0 ; clk_50       ; clk_25[0]   ; 0.000        ; -0.237     ; 0.785      ;
; 0.836 ; H_visible.1 ; VGA_BUS_G[0]~reg0 ; clk_50       ; clk_25[0]   ; 0.000        ; -0.237     ; 0.786      ;
; 0.837 ; H_visible.1 ; VGA_BUS_B[3]~reg0 ; clk_50       ; clk_25[0]   ; 0.000        ; -0.237     ; 0.787      ;
; 0.838 ; H_visible.1 ; VGA_BUS_G[1]~reg0 ; clk_50       ; clk_25[0]   ; 0.000        ; -0.237     ; 0.788      ;
+-------+-------------+-------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk_50'                                                            ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk_50 ; Rise       ; clk_50                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_50 ; Rise       ; HS_counter[0]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_50 ; Rise       ; HS_counter[10]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_50 ; Rise       ; HS_counter[1]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_50 ; Rise       ; HS_counter[2]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_50 ; Rise       ; HS_counter[3]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_50 ; Rise       ; HS_counter[4]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_50 ; Rise       ; HS_counter[5]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_50 ; Rise       ; HS_counter[6]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_50 ; Rise       ; HS_counter[7]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_50 ; Rise       ; HS_counter[8]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_50 ; Rise       ; HS_counter[9]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_50 ; Rise       ; H_visible.1                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_50 ; Rise       ; VGA_HS[0]~reg0               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_50 ; Rise       ; VGA_VS[0]~reg0               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_50 ; Rise       ; VS_counter[0]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_50 ; Rise       ; VS_counter[1]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_50 ; Rise       ; VS_counter[2]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_50 ; Rise       ; VS_counter[3]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_50 ; Rise       ; VS_counter[4]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_50 ; Rise       ; VS_counter[5]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_50 ; Rise       ; VS_counter[6]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_50 ; Rise       ; VS_counter[7]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_50 ; Rise       ; VS_counter[8]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_50 ; Rise       ; VS_counter[9]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_50 ; Rise       ; V_visible.1                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_50 ; Rise       ; clk_25[0]                    ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width  ; clk_50 ; Rise       ; VGA_HS[0]~reg0               ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width  ; clk_50 ; Rise       ; VGA_VS[0]~reg0               ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width  ; clk_50 ; Rise       ; VS_counter[0]                ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width  ; clk_50 ; Rise       ; VS_counter[4]                ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width  ; clk_50 ; Rise       ; VS_counter[9]                ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width  ; clk_50 ; Rise       ; VS_counter[2]                ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; clk_50 ; Rise       ; HS_counter[0]                ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; clk_50 ; Rise       ; HS_counter[10]               ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; clk_50 ; Rise       ; HS_counter[1]                ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; clk_50 ; Rise       ; HS_counter[2]                ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; clk_50 ; Rise       ; HS_counter[3]                ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; clk_50 ; Rise       ; HS_counter[4]                ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; clk_50 ; Rise       ; HS_counter[5]                ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; clk_50 ; Rise       ; HS_counter[6]                ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; clk_50 ; Rise       ; HS_counter[7]                ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; clk_50 ; Rise       ; HS_counter[8]                ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; clk_50 ; Rise       ; HS_counter[9]                ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; clk_50 ; Rise       ; H_visible.1                  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; clk_50 ; Rise       ; VS_counter[1]                ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; clk_50 ; Rise       ; VS_counter[5]                ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; clk_50 ; Rise       ; VS_counter[6]                ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; clk_50 ; Rise       ; VS_counter[7]                ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; clk_50 ; Rise       ; VS_counter[8]                ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; clk_50 ; Rise       ; V_visible.1                  ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width  ; clk_50 ; Rise       ; VS_counter[3]                ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width  ; clk_50 ; Rise       ; clk_25[0]                    ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; clk_50 ; Rise       ; VGA_HS[0]~reg0|clk           ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; clk_50 ; Rise       ; VGA_VS[0]~reg0|clk           ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; clk_50 ; Rise       ; VS_counter[0]|clk            ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; clk_50 ; Rise       ; VS_counter[2]|clk            ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; clk_50 ; Rise       ; VS_counter[4]|clk            ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; clk_50 ; Rise       ; VS_counter[9]|clk            ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; clk_50 ; Rise       ; clk_50~input|o               ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; clk_50 ; Rise       ; HS_counter[10]|clk           ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; clk_50 ; Rise       ; HS_counter[2]|clk            ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; clk_50 ; Rise       ; HS_counter[4]|clk            ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; clk_50 ; Rise       ; HS_counter[6]|clk            ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; clk_50 ; Rise       ; HS_counter[7]|clk            ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; clk_50 ; Rise       ; HS_counter[8]|clk            ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; clk_50 ; Rise       ; H_visible.1|clk              ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; clk_50 ; Rise       ; VS_counter[1]|clk            ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; clk_50 ; Rise       ; VS_counter[3]|clk            ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; clk_50 ; Rise       ; VS_counter[5]|clk            ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; clk_50 ; Rise       ; VS_counter[6]|clk            ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; clk_50 ; Rise       ; VS_counter[7]|clk            ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; clk_50 ; Rise       ; VS_counter[8]|clk            ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; clk_50 ; Rise       ; V_visible.1|clk              ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; clk_50 ; Rise       ; HS_counter[0]|clk            ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; clk_50 ; Rise       ; HS_counter[1]|clk            ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; clk_50 ; Rise       ; HS_counter[3]|clk            ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; clk_50 ; Rise       ; HS_counter[5]|clk            ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; clk_50 ; Rise       ; HS_counter[9]|clk            ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; clk_50 ; Rise       ; clk_25[0]|clk                ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; clk_50 ; Rise       ; clk_50~inputclkctrl|inclk[0] ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; clk_50 ; Rise       ; clk_50~inputclkctrl|outclk   ;
; 0.410  ; 0.626        ; 0.216          ; High Pulse Width ; clk_50 ; Rise       ; HS_counter[0]                ;
; 0.410  ; 0.626        ; 0.216          ; High Pulse Width ; clk_50 ; Rise       ; HS_counter[1]                ;
; 0.410  ; 0.626        ; 0.216          ; High Pulse Width ; clk_50 ; Rise       ; HS_counter[3]                ;
; 0.410  ; 0.626        ; 0.216          ; High Pulse Width ; clk_50 ; Rise       ; HS_counter[5]                ;
; 0.410  ; 0.626        ; 0.216          ; High Pulse Width ; clk_50 ; Rise       ; HS_counter[9]                ;
; 0.410  ; 0.626        ; 0.216          ; High Pulse Width ; clk_50 ; Rise       ; clk_25[0]                    ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; clk_50 ; Rise       ; HS_counter[10]               ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; clk_50 ; Rise       ; HS_counter[2]                ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; clk_50 ; Rise       ; HS_counter[4]                ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; clk_50 ; Rise       ; HS_counter[6]                ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; clk_50 ; Rise       ; HS_counter[7]                ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; clk_50 ; Rise       ; HS_counter[8]                ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; clk_50 ; Rise       ; H_visible.1                  ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; clk_50 ; Rise       ; VS_counter[1]                ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; clk_50 ; Rise       ; VS_counter[3]                ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; clk_50 ; Rise       ; VS_counter[5]                ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; clk_50 ; Rise       ; VS_counter[6]                ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; clk_50 ; Rise       ; VS_counter[7]                ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk_25[0]'                                                          ;
+--------+--------------+----------------+------------------+-----------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+-----------+------------+----------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_25[0] ; Rise       ; VGA_BUS_B[2]~reg0          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_25[0] ; Rise       ; VGA_BUS_B[3]~reg0          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_25[0] ; Rise       ; VGA_BUS_G[0]~reg0          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_25[0] ; Rise       ; VGA_BUS_G[1]~reg0          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_25[0] ; Rise       ; VGA_BUS_G[2]~reg0          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_25[0] ; Rise       ; VGA_BUS_G[3]~reg0          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_25[0] ; Rise       ; VGA_BUS_R[0]~reg0          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_25[0] ; Rise       ; VGA_BUS_R[1]~reg0          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_25[0] ; Rise       ; VGA_BUS_R[2]~reg0          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_25[0] ; Rise       ; VGA_BUS_R[3]~reg0          ;
; 0.291  ; 0.475        ; 0.184          ; Low Pulse Width  ; clk_25[0] ; Rise       ; VGA_BUS_B[2]~reg0          ;
; 0.291  ; 0.475        ; 0.184          ; Low Pulse Width  ; clk_25[0] ; Rise       ; VGA_BUS_B[3]~reg0          ;
; 0.291  ; 0.475        ; 0.184          ; Low Pulse Width  ; clk_25[0] ; Rise       ; VGA_BUS_G[0]~reg0          ;
; 0.291  ; 0.475        ; 0.184          ; Low Pulse Width  ; clk_25[0] ; Rise       ; VGA_BUS_G[1]~reg0          ;
; 0.291  ; 0.475        ; 0.184          ; Low Pulse Width  ; clk_25[0] ; Rise       ; VGA_BUS_G[2]~reg0          ;
; 0.291  ; 0.475        ; 0.184          ; Low Pulse Width  ; clk_25[0] ; Rise       ; VGA_BUS_G[3]~reg0          ;
; 0.291  ; 0.475        ; 0.184          ; Low Pulse Width  ; clk_25[0] ; Rise       ; VGA_BUS_R[0]~reg0          ;
; 0.291  ; 0.475        ; 0.184          ; Low Pulse Width  ; clk_25[0] ; Rise       ; VGA_BUS_R[1]~reg0          ;
; 0.291  ; 0.475        ; 0.184          ; Low Pulse Width  ; clk_25[0] ; Rise       ; VGA_BUS_R[2]~reg0          ;
; 0.291  ; 0.475        ; 0.184          ; Low Pulse Width  ; clk_25[0] ; Rise       ; VGA_BUS_R[3]~reg0          ;
; 0.304  ; 0.520        ; 0.216          ; High Pulse Width ; clk_25[0] ; Rise       ; VGA_BUS_B[2]~reg0          ;
; 0.304  ; 0.520        ; 0.216          ; High Pulse Width ; clk_25[0] ; Rise       ; VGA_BUS_B[3]~reg0          ;
; 0.304  ; 0.520        ; 0.216          ; High Pulse Width ; clk_25[0] ; Rise       ; VGA_BUS_G[0]~reg0          ;
; 0.304  ; 0.520        ; 0.216          ; High Pulse Width ; clk_25[0] ; Rise       ; VGA_BUS_G[1]~reg0          ;
; 0.304  ; 0.520        ; 0.216          ; High Pulse Width ; clk_25[0] ; Rise       ; VGA_BUS_G[2]~reg0          ;
; 0.304  ; 0.520        ; 0.216          ; High Pulse Width ; clk_25[0] ; Rise       ; VGA_BUS_G[3]~reg0          ;
; 0.304  ; 0.520        ; 0.216          ; High Pulse Width ; clk_25[0] ; Rise       ; VGA_BUS_R[0]~reg0          ;
; 0.304  ; 0.520        ; 0.216          ; High Pulse Width ; clk_25[0] ; Rise       ; VGA_BUS_R[1]~reg0          ;
; 0.304  ; 0.520        ; 0.216          ; High Pulse Width ; clk_25[0] ; Rise       ; VGA_BUS_R[2]~reg0          ;
; 0.304  ; 0.520        ; 0.216          ; High Pulse Width ; clk_25[0] ; Rise       ; VGA_BUS_R[3]~reg0          ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; clk_25[0] ; Rise       ; VGA_BUS_B[2]~reg0|clk      ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; clk_25[0] ; Rise       ; VGA_BUS_B[3]~reg0|clk      ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; clk_25[0] ; Rise       ; VGA_BUS_G[0]~reg0|clk      ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; clk_25[0] ; Rise       ; VGA_BUS_G[1]~reg0|clk      ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; clk_25[0] ; Rise       ; VGA_BUS_G[2]~reg0|clk      ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; clk_25[0] ; Rise       ; VGA_BUS_G[3]~reg0|clk      ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; clk_25[0] ; Rise       ; VGA_BUS_R[0]~reg0|clk      ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; clk_25[0] ; Rise       ; VGA_BUS_R[1]~reg0|clk      ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; clk_25[0] ; Rise       ; VGA_BUS_R[2]~reg0|clk      ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; clk_25[0] ; Rise       ; VGA_BUS_R[3]~reg0|clk      ;
; 0.463  ; 0.463        ; 0.000          ; Low Pulse Width  ; clk_25[0] ; Rise       ; clk_25[0]~clkctrl|inclk[0] ;
; 0.463  ; 0.463        ; 0.000          ; Low Pulse Width  ; clk_25[0] ; Rise       ; clk_25[0]~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_25[0] ; Rise       ; clk_25[0]|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_25[0] ; Rise       ; clk_25[0]|q                ;
; 0.535  ; 0.535        ; 0.000          ; High Pulse Width ; clk_25[0] ; Rise       ; clk_25[0]~clkctrl|inclk[0] ;
; 0.535  ; 0.535        ; 0.000          ; High Pulse Width ; clk_25[0] ; Rise       ; clk_25[0]~clkctrl|outclk   ;
; 0.544  ; 0.544        ; 0.000          ; High Pulse Width ; clk_25[0] ; Rise       ; VGA_BUS_B[2]~reg0|clk      ;
; 0.544  ; 0.544        ; 0.000          ; High Pulse Width ; clk_25[0] ; Rise       ; VGA_BUS_B[3]~reg0|clk      ;
; 0.544  ; 0.544        ; 0.000          ; High Pulse Width ; clk_25[0] ; Rise       ; VGA_BUS_G[0]~reg0|clk      ;
; 0.544  ; 0.544        ; 0.000          ; High Pulse Width ; clk_25[0] ; Rise       ; VGA_BUS_G[1]~reg0|clk      ;
; 0.544  ; 0.544        ; 0.000          ; High Pulse Width ; clk_25[0] ; Rise       ; VGA_BUS_G[2]~reg0|clk      ;
; 0.544  ; 0.544        ; 0.000          ; High Pulse Width ; clk_25[0] ; Rise       ; VGA_BUS_G[3]~reg0|clk      ;
; 0.544  ; 0.544        ; 0.000          ; High Pulse Width ; clk_25[0] ; Rise       ; VGA_BUS_R[0]~reg0|clk      ;
; 0.544  ; 0.544        ; 0.000          ; High Pulse Width ; clk_25[0] ; Rise       ; VGA_BUS_R[1]~reg0|clk      ;
; 0.544  ; 0.544        ; 0.000          ; High Pulse Width ; clk_25[0] ; Rise       ; VGA_BUS_R[2]~reg0|clk      ;
; 0.544  ; 0.544        ; 0.000          ; High Pulse Width ; clk_25[0] ; Rise       ; VGA_BUS_R[3]~reg0|clk      ;
+--------+--------------+----------------+------------------+-----------+------------+----------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; INPUT_SWS[*]  ; clk_25[0]  ; 2.193 ; 2.629 ; Rise       ; clk_25[0]       ;
;  INPUT_SWS[0] ; clk_25[0]  ; 1.962 ; 2.374 ; Rise       ; clk_25[0]       ;
;  INPUT_SWS[1] ; clk_25[0]  ; 2.108 ; 2.552 ; Rise       ; clk_25[0]       ;
;  INPUT_SWS[2] ; clk_25[0]  ; 2.193 ; 2.629 ; Rise       ; clk_25[0]       ;
;  INPUT_SWS[3] ; clk_25[0]  ; 2.143 ; 2.566 ; Rise       ; clk_25[0]       ;
;  INPUT_SWS[4] ; clk_25[0]  ; 2.157 ; 2.599 ; Rise       ; clk_25[0]       ;
;  INPUT_SWS[5] ; clk_25[0]  ; 2.123 ; 2.547 ; Rise       ; clk_25[0]       ;
;  INPUT_SWS[6] ; clk_25[0]  ; 2.161 ; 2.590 ; Rise       ; clk_25[0]       ;
;  INPUT_SWS[7] ; clk_25[0]  ; 2.116 ; 2.545 ; Rise       ; clk_25[0]       ;
;  INPUT_SWS[8] ; clk_25[0]  ; 2.181 ; 2.621 ; Rise       ; clk_25[0]       ;
;  INPUT_SWS[9] ; clk_25[0]  ; 2.110 ; 2.525 ; Rise       ; clk_25[0]       ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; INPUT_SWS[*]  ; clk_25[0]  ; -1.561 ; -1.940 ; Rise       ; clk_25[0]       ;
;  INPUT_SWS[0] ; clk_25[0]  ; -1.561 ; -1.940 ; Rise       ; clk_25[0]       ;
;  INPUT_SWS[1] ; clk_25[0]  ; -1.701 ; -2.111 ; Rise       ; clk_25[0]       ;
;  INPUT_SWS[2] ; clk_25[0]  ; -1.779 ; -2.183 ; Rise       ; clk_25[0]       ;
;  INPUT_SWS[3] ; clk_25[0]  ; -1.732 ; -2.123 ; Rise       ; clk_25[0]       ;
;  INPUT_SWS[4] ; clk_25[0]  ; -1.748 ; -2.156 ; Rise       ; clk_25[0]       ;
;  INPUT_SWS[5] ; clk_25[0]  ; -1.713 ; -2.104 ; Rise       ; clk_25[0]       ;
;  INPUT_SWS[6] ; clk_25[0]  ; -1.749 ; -2.146 ; Rise       ; clk_25[0]       ;
;  INPUT_SWS[7] ; clk_25[0]  ; -1.709 ; -2.104 ; Rise       ; clk_25[0]       ;
;  INPUT_SWS[8] ; clk_25[0]  ; -1.769 ; -2.175 ; Rise       ; clk_25[0]       ;
;  INPUT_SWS[9] ; clk_25[0]  ; -1.705 ; -2.087 ; Rise       ; clk_25[0]       ;
+---------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; VGA_BUS_B[*]  ; clk_25[0]  ; 7.061 ; 7.179 ; Rise       ; clk_25[0]       ;
;  VGA_BUS_B[2] ; clk_25[0]  ; 7.061 ; 7.179 ; Rise       ; clk_25[0]       ;
;  VGA_BUS_B[3] ; clk_25[0]  ; 6.412 ; 6.465 ; Rise       ; clk_25[0]       ;
; VGA_BUS_G[*]  ; clk_25[0]  ; 7.089 ; 7.243 ; Rise       ; clk_25[0]       ;
;  VGA_BUS_G[0] ; clk_25[0]  ; 7.089 ; 7.243 ; Rise       ; clk_25[0]       ;
;  VGA_BUS_G[1] ; clk_25[0]  ; 6.131 ; 6.185 ; Rise       ; clk_25[0]       ;
;  VGA_BUS_G[2] ; clk_25[0]  ; 7.020 ; 7.011 ; Rise       ; clk_25[0]       ;
;  VGA_BUS_G[3] ; clk_25[0]  ; 6.151 ; 6.231 ; Rise       ; clk_25[0]       ;
; VGA_BUS_R[*]  ; clk_25[0]  ; 6.661 ; 6.829 ; Rise       ; clk_25[0]       ;
;  VGA_BUS_R[0] ; clk_25[0]  ; 6.356 ; 6.377 ; Rise       ; clk_25[0]       ;
;  VGA_BUS_R[1] ; clk_25[0]  ; 6.661 ; 6.829 ; Rise       ; clk_25[0]       ;
;  VGA_BUS_R[2] ; clk_25[0]  ; 6.656 ; 6.745 ; Rise       ; clk_25[0]       ;
;  VGA_BUS_R[3] ; clk_25[0]  ; 6.066 ; 6.184 ; Rise       ; clk_25[0]       ;
; VGA_HS[*]     ; clk_50     ; 7.109 ; 6.995 ; Rise       ; clk_50          ;
;  VGA_HS[0]    ; clk_50     ; 7.109 ; 6.995 ; Rise       ; clk_50          ;
; VGA_VS[*]     ; clk_50     ; 7.427 ; 7.376 ; Rise       ; clk_50          ;
;  VGA_VS[0]    ; clk_50     ; 7.427 ; 7.376 ; Rise       ; clk_50          ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; VGA_BUS_B[*]  ; clk_25[0]  ; 6.236 ; 6.287 ; Rise       ; clk_25[0]       ;
;  VGA_BUS_B[2] ; clk_25[0]  ; 6.860 ; 6.973 ; Rise       ; clk_25[0]       ;
;  VGA_BUS_B[3] ; clk_25[0]  ; 6.236 ; 6.287 ; Rise       ; clk_25[0]       ;
; VGA_BUS_G[*]  ; clk_25[0]  ; 5.966 ; 6.018 ; Rise       ; clk_25[0]       ;
;  VGA_BUS_G[0] ; clk_25[0]  ; 6.886 ; 7.034 ; Rise       ; clk_25[0]       ;
;  VGA_BUS_G[1] ; clk_25[0]  ; 5.966 ; 6.018 ; Rise       ; clk_25[0]       ;
;  VGA_BUS_G[2] ; clk_25[0]  ; 6.819 ; 6.811 ; Rise       ; clk_25[0]       ;
;  VGA_BUS_G[3] ; clk_25[0]  ; 5.986 ; 6.062 ; Rise       ; clk_25[0]       ;
; VGA_BUS_R[*]  ; clk_25[0]  ; 5.904 ; 6.017 ; Rise       ; clk_25[0]       ;
;  VGA_BUS_R[0] ; clk_25[0]  ; 6.182 ; 6.202 ; Rise       ; clk_25[0]       ;
;  VGA_BUS_R[1] ; clk_25[0]  ; 6.475 ; 6.635 ; Rise       ; clk_25[0]       ;
;  VGA_BUS_R[2] ; clk_25[0]  ; 6.470 ; 6.555 ; Rise       ; clk_25[0]       ;
;  VGA_BUS_R[3] ; clk_25[0]  ; 5.904 ; 6.017 ; Rise       ; clk_25[0]       ;
; VGA_HS[*]     ; clk_50     ; 6.934 ; 6.825 ; Rise       ; clk_50          ;
;  VGA_HS[0]    ; clk_50     ; 6.934 ; 6.825 ; Rise       ; clk_50          ;
; VGA_VS[*]     ; clk_50     ; 7.239 ; 7.191 ; Rise       ; clk_50          ;
;  VGA_VS[0]    ; clk_50     ; 7.239 ; 7.191 ; Rise       ; clk_50          ;
+---------------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 349.77 MHz ; 250.0 MHz       ; clk_50     ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-----------+--------+---------------+
; Clock     ; Slack  ; End Point TNS ;
+-----------+--------+---------------+
; clk_50    ; -1.859 ; -39.493       ;
; clk_25[0] ; -0.300 ; -2.937        ;
+-----------+--------+---------------+


+------------------------------------+
; Slow 1200mV 0C Model Hold Summary  ;
+-----------+--------+---------------+
; Clock     ; Slack  ; End Point TNS ;
+-----------+--------+---------------+
; clk_50    ; -0.218 ; -0.218        ;
; clk_25[0] ; 0.715  ; 0.000         ;
+-----------+--------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-----------+--------+-----------------------------+
; Clock     ; Slack  ; End Point TNS               ;
+-----------+--------+-----------------------------+
; clk_50    ; -3.000 ; -29.000                     ;
; clk_25[0] ; -1.000 ; -10.000                     ;
+-----------+--------+-----------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_50'                                                                           ;
+--------+----------------+----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+----------------+--------------+-------------+--------------+------------+------------+
; -1.859 ; HS_counter[6]  ; HS_counter[2]  ; clk_50       ; clk_50      ; 1.000        ; -0.055     ; 2.799      ;
; -1.852 ; HS_counter[6]  ; H_visible.1    ; clk_50       ; clk_50      ; 1.000        ; -0.054     ; 2.793      ;
; -1.807 ; HS_counter[0]  ; HS_counter[2]  ; clk_50       ; clk_50      ; 1.000        ; -0.055     ; 2.747      ;
; -1.788 ; HS_counter[5]  ; HS_counter[2]  ; clk_50       ; clk_50      ; 1.000        ; -0.055     ; 2.728      ;
; -1.786 ; HS_counter[0]  ; H_visible.1    ; clk_50       ; clk_50      ; 1.000        ; -0.054     ; 2.727      ;
; -1.781 ; HS_counter[5]  ; H_visible.1    ; clk_50       ; clk_50      ; 1.000        ; -0.054     ; 2.722      ;
; -1.772 ; HS_counter[8]  ; HS_counter[2]  ; clk_50       ; clk_50      ; 1.000        ; -0.054     ; 2.713      ;
; -1.765 ; HS_counter[8]  ; H_visible.1    ; clk_50       ; clk_50      ; 1.000        ; -0.053     ; 2.707      ;
; -1.727 ; HS_counter[5]  ; VS_counter[3]  ; clk_50       ; clk_50      ; 1.000        ; -0.056     ; 2.666      ;
; -1.722 ; HS_counter[6]  ; HS_counter[3]  ; clk_50       ; clk_50      ; 1.000        ; -0.055     ; 2.662      ;
; -1.722 ; HS_counter[6]  ; HS_counter[5]  ; clk_50       ; clk_50      ; 1.000        ; -0.055     ; 2.662      ;
; -1.721 ; VS_counter[2]  ; V_visible.1    ; clk_50       ; clk_50      ; 1.000        ; -0.385     ; 2.331      ;
; -1.719 ; HS_counter[7]  ; HS_counter[2]  ; clk_50       ; clk_50      ; 1.000        ; -0.054     ; 2.660      ;
; -1.719 ; HS_counter[6]  ; VS_counter[3]  ; clk_50       ; clk_50      ; 1.000        ; -0.056     ; 2.658      ;
; -1.712 ; HS_counter[7]  ; H_visible.1    ; clk_50       ; clk_50      ; 1.000        ; -0.053     ; 2.654      ;
; -1.707 ; HS_counter[6]  ; HS_counter[0]  ; clk_50       ; clk_50      ; 1.000        ; -0.055     ; 2.647      ;
; -1.703 ; HS_counter[3]  ; HS_counter[2]  ; clk_50       ; clk_50      ; 1.000        ; -0.055     ; 2.643      ;
; -1.696 ; HS_counter[3]  ; H_visible.1    ; clk_50       ; clk_50      ; 1.000        ; -0.054     ; 2.637      ;
; -1.694 ; HS_counter[6]  ; HS_counter[8]  ; clk_50       ; clk_50      ; 1.000        ; -0.055     ; 2.634      ;
; -1.694 ; HS_counter[6]  ; HS_counter[7]  ; clk_50       ; clk_50      ; 1.000        ; -0.055     ; 2.634      ;
; -1.687 ; HS_counter[0]  ; HS_counter[3]  ; clk_50       ; clk_50      ; 1.000        ; -0.055     ; 2.627      ;
; -1.687 ; HS_counter[0]  ; HS_counter[5]  ; clk_50       ; clk_50      ; 1.000        ; -0.055     ; 2.627      ;
; -1.681 ; HS_counter[1]  ; HS_counter[2]  ; clk_50       ; clk_50      ; 1.000        ; -0.055     ; 2.621      ;
; -1.660 ; HS_counter[1]  ; H_visible.1    ; clk_50       ; clk_50      ; 1.000        ; -0.054     ; 2.601      ;
; -1.655 ; HS_counter[2]  ; HS_counter[2]  ; clk_50       ; clk_50      ; 1.000        ; -0.054     ; 2.596      ;
; -1.653 ; HS_counter[0]  ; HS_counter[0]  ; clk_50       ; clk_50      ; 1.000        ; -0.055     ; 2.593      ;
; -1.651 ; HS_counter[6]  ; VGA_HS[0]~reg0 ; clk_50       ; clk_50      ; 1.000        ; 0.265      ; 2.911      ;
; -1.651 ; HS_counter[5]  ; HS_counter[3]  ; clk_50       ; clk_50      ; 1.000        ; -0.055     ; 2.591      ;
; -1.651 ; HS_counter[5]  ; HS_counter[5]  ; clk_50       ; clk_50      ; 1.000        ; -0.055     ; 2.591      ;
; -1.650 ; HS_counter[5]  ; VGA_HS[0]~reg0 ; clk_50       ; clk_50      ; 1.000        ; 0.265      ; 2.910      ;
; -1.648 ; HS_counter[2]  ; H_visible.1    ; clk_50       ; clk_50      ; 1.000        ; -0.053     ; 2.590      ;
; -1.639 ; HS_counter[9]  ; HS_counter[2]  ; clk_50       ; clk_50      ; 1.000        ; -0.055     ; 2.579      ;
; -1.636 ; HS_counter[5]  ; HS_counter[0]  ; clk_50       ; clk_50      ; 1.000        ; -0.055     ; 2.576      ;
; -1.635 ; HS_counter[8]  ; HS_counter[3]  ; clk_50       ; clk_50      ; 1.000        ; -0.054     ; 2.576      ;
; -1.635 ; HS_counter[8]  ; HS_counter[5]  ; clk_50       ; clk_50      ; 1.000        ; -0.054     ; 2.576      ;
; -1.631 ; VS_counter[4]  ; V_visible.1    ; clk_50       ; clk_50      ; 1.000        ; -0.385     ; 2.241      ;
; -1.630 ; VS_counter[0]  ; V_visible.1    ; clk_50       ; clk_50      ; 1.000        ; -0.385     ; 2.240      ;
; -1.623 ; HS_counter[5]  ; HS_counter[8]  ; clk_50       ; clk_50      ; 1.000        ; -0.055     ; 2.563      ;
; -1.623 ; HS_counter[5]  ; HS_counter[7]  ; clk_50       ; clk_50      ; 1.000        ; -0.055     ; 2.563      ;
; -1.622 ; VS_counter[5]  ; V_visible.1    ; clk_50       ; clk_50      ; 1.000        ; -0.052     ; 2.565      ;
; -1.620 ; HS_counter[9]  ; H_visible.1    ; clk_50       ; clk_50      ; 1.000        ; -0.054     ; 2.561      ;
; -1.620 ; HS_counter[8]  ; HS_counter[0]  ; clk_50       ; clk_50      ; 1.000        ; -0.054     ; 2.561      ;
; -1.619 ; HS_counter[6]  ; HS_counter[10] ; clk_50       ; clk_50      ; 1.000        ; -0.054     ; 2.560      ;
; -1.611 ; HS_counter[0]  ; HS_counter[8]  ; clk_50       ; clk_50      ; 1.000        ; -0.055     ; 2.551      ;
; -1.611 ; HS_counter[0]  ; HS_counter[7]  ; clk_50       ; clk_50      ; 1.000        ; -0.055     ; 2.551      ;
; -1.607 ; HS_counter[8]  ; HS_counter[8]  ; clk_50       ; clk_50      ; 1.000        ; -0.054     ; 2.548      ;
; -1.607 ; HS_counter[8]  ; HS_counter[7]  ; clk_50       ; clk_50      ; 1.000        ; -0.054     ; 2.548      ;
; -1.605 ; HS_counter[10] ; HS_counter[2]  ; clk_50       ; clk_50      ; 1.000        ; -0.055     ; 2.545      ;
; -1.591 ; VS_counter[9]  ; VS_counter[1]  ; clk_50       ; clk_50      ; 1.000        ; -0.388     ; 2.198      ;
; -1.590 ; HS_counter[7]  ; HS_counter[3]  ; clk_50       ; clk_50      ; 1.000        ; -0.054     ; 2.531      ;
; -1.590 ; HS_counter[7]  ; HS_counter[5]  ; clk_50       ; clk_50      ; 1.000        ; -0.054     ; 2.531      ;
; -1.584 ; HS_counter[10] ; H_visible.1    ; clk_50       ; clk_50      ; 1.000        ; -0.054     ; 2.525      ;
; -1.582 ; HS_counter[3]  ; HS_counter[3]  ; clk_50       ; clk_50      ; 1.000        ; -0.055     ; 2.522      ;
; -1.582 ; HS_counter[3]  ; HS_counter[5]  ; clk_50       ; clk_50      ; 1.000        ; -0.055     ; 2.522      ;
; -1.578 ; HS_counter[7]  ; VS_counter[3]  ; clk_50       ; clk_50      ; 1.000        ; -0.055     ; 2.518      ;
; -1.568 ; HS_counter[6]  ; HS_counter[6]  ; clk_50       ; clk_50      ; 1.000        ; -0.054     ; 2.509      ;
; -1.568 ; VS_counter[9]  ; VS_counter[3]  ; clk_50       ; clk_50      ; 1.000        ; -0.387     ; 2.176      ;
; -1.568 ; HS_counter[0]  ; VGA_HS[0]~reg0 ; clk_50       ; clk_50      ; 1.000        ; 0.265      ; 2.828      ;
; -1.567 ; HS_counter[7]  ; HS_counter[0]  ; clk_50       ; clk_50      ; 1.000        ; -0.054     ; 2.508      ;
; -1.564 ; HS_counter[4]  ; HS_counter[2]  ; clk_50       ; clk_50      ; 1.000        ; -0.055     ; 2.504      ;
; -1.564 ; HS_counter[8]  ; VGA_HS[0]~reg0 ; clk_50       ; clk_50      ; 1.000        ; 0.266      ; 2.825      ;
; -1.561 ; HS_counter[1]  ; HS_counter[3]  ; clk_50       ; clk_50      ; 1.000        ; -0.055     ; 2.501      ;
; -1.561 ; HS_counter[1]  ; HS_counter[5]  ; clk_50       ; clk_50      ; 1.000        ; -0.055     ; 2.501      ;
; -1.554 ; HS_counter[7]  ; HS_counter[8]  ; clk_50       ; clk_50      ; 1.000        ; -0.054     ; 2.495      ;
; -1.554 ; HS_counter[7]  ; HS_counter[7]  ; clk_50       ; clk_50      ; 1.000        ; -0.054     ; 2.495      ;
; -1.553 ; HS_counter[9]  ; VS_counter[3]  ; clk_50       ; clk_50      ; 1.000        ; -0.056     ; 2.492      ;
; -1.552 ; HS_counter[0]  ; HS_counter[10] ; clk_50       ; clk_50      ; 1.000        ; -0.054     ; 2.493      ;
; -1.551 ; HS_counter[3]  ; HS_counter[0]  ; clk_50       ; clk_50      ; 1.000        ; -0.055     ; 2.491      ;
; -1.548 ; HS_counter[5]  ; HS_counter[10] ; clk_50       ; clk_50      ; 1.000        ; -0.054     ; 2.489      ;
; -1.543 ; HS_counter[4]  ; H_visible.1    ; clk_50       ; clk_50      ; 1.000        ; -0.054     ; 2.484      ;
; -1.538 ; HS_counter[3]  ; HS_counter[8]  ; clk_50       ; clk_50      ; 1.000        ; -0.055     ; 2.478      ;
; -1.538 ; HS_counter[3]  ; HS_counter[7]  ; clk_50       ; clk_50      ; 1.000        ; -0.055     ; 2.478      ;
; -1.532 ; HS_counter[8]  ; HS_counter[10] ; clk_50       ; clk_50      ; 1.000        ; -0.053     ; 2.474      ;
; -1.527 ; HS_counter[1]  ; HS_counter[0]  ; clk_50       ; clk_50      ; 1.000        ; -0.055     ; 2.467      ;
; -1.525 ; HS_counter[2]  ; HS_counter[3]  ; clk_50       ; clk_50      ; 1.000        ; -0.054     ; 2.466      ;
; -1.525 ; HS_counter[2]  ; HS_counter[5]  ; clk_50       ; clk_50      ; 1.000        ; -0.054     ; 2.466      ;
; -1.519 ; HS_counter[9]  ; HS_counter[3]  ; clk_50       ; clk_50      ; 1.000        ; -0.055     ; 2.459      ;
; -1.519 ; HS_counter[9]  ; HS_counter[5]  ; clk_50       ; clk_50      ; 1.000        ; -0.055     ; 2.459      ;
; -1.518 ; HS_counter[5]  ; VS_counter[7]  ; clk_50       ; clk_50      ; 1.000        ; -0.057     ; 2.456      ;
; -1.517 ; HS_counter[5]  ; VS_counter[8]  ; clk_50       ; clk_50      ; 1.000        ; -0.057     ; 2.455      ;
; -1.517 ; HS_counter[5]  ; VS_counter[6]  ; clk_50       ; clk_50      ; 1.000        ; -0.057     ; 2.455      ;
; -1.515 ; HS_counter[5]  ; VS_counter[5]  ; clk_50       ; clk_50      ; 1.000        ; -0.057     ; 2.453      ;
; -1.513 ; HS_counter[5]  ; VS_counter[1]  ; clk_50       ; clk_50      ; 1.000        ; -0.057     ; 2.451      ;
; -1.511 ; HS_counter[1]  ; VS_counter[3]  ; clk_50       ; clk_50      ; 1.000        ; -0.056     ; 2.450      ;
; -1.511 ; HS_counter[7]  ; VGA_HS[0]~reg0 ; clk_50       ; clk_50      ; 1.000        ; 0.266      ; 2.772      ;
; -1.510 ; HS_counter[6]  ; VS_counter[7]  ; clk_50       ; clk_50      ; 1.000        ; -0.057     ; 2.448      ;
; -1.509 ; HS_counter[6]  ; VS_counter[8]  ; clk_50       ; clk_50      ; 1.000        ; -0.057     ; 2.447      ;
; -1.509 ; HS_counter[6]  ; VS_counter[6]  ; clk_50       ; clk_50      ; 1.000        ; -0.057     ; 2.447      ;
; -1.507 ; HS_counter[6]  ; VS_counter[5]  ; clk_50       ; clk_50      ; 1.000        ; -0.057     ; 2.445      ;
; -1.506 ; HS_counter[6]  ; HS_counter[1]  ; clk_50       ; clk_50      ; 1.000        ; -0.055     ; 2.446      ;
; -1.505 ; HS_counter[6]  ; HS_counter[9]  ; clk_50       ; clk_50      ; 1.000        ; -0.055     ; 2.445      ;
; -1.505 ; HS_counter[6]  ; VS_counter[1]  ; clk_50       ; clk_50      ; 1.000        ; -0.057     ; 2.443      ;
; -1.503 ; VS_counter[1]  ; V_visible.1    ; clk_50       ; clk_50      ; 1.000        ; -0.052     ; 2.446      ;
; -1.503 ; HS_counter[2]  ; HS_counter[0]  ; clk_50       ; clk_50      ; 1.000        ; -0.054     ; 2.444      ;
; -1.500 ; VS_counter[3]  ; V_visible.1    ; clk_50       ; clk_50      ; 1.000        ; -0.052     ; 2.443      ;
; -1.497 ; HS_counter[5]  ; HS_counter[6]  ; clk_50       ; clk_50      ; 1.000        ; -0.054     ; 2.438      ;
; -1.495 ; HS_counter[3]  ; VGA_HS[0]~reg0 ; clk_50       ; clk_50      ; 1.000        ; 0.265      ; 2.755      ;
; -1.494 ; HS_counter[1]  ; HS_counter[8]  ; clk_50       ; clk_50      ; 1.000        ; -0.055     ; 2.434      ;
; -1.494 ; HS_counter[1]  ; HS_counter[7]  ; clk_50       ; clk_50      ; 1.000        ; -0.055     ; 2.434      ;
; -1.493 ; VS_counter[2]  ; VS_counter[1]  ; clk_50       ; clk_50      ; 1.000        ; -0.388     ; 2.100      ;
+--------+----------------+----------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_25[0]'                                                                        ;
+--------+-------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+-------------------+--------------+-------------+--------------+------------+------------+
; -0.300 ; H_visible.1 ; VGA_BUS_G[3]~reg0 ; clk_50       ; clk_25[0]   ; 1.000        ; -0.444     ; 0.841      ;
; -0.299 ; H_visible.1 ; VGA_BUS_G[1]~reg0 ; clk_50       ; clk_25[0]   ; 1.000        ; -0.444     ; 0.840      ;
; -0.299 ; H_visible.1 ; VGA_BUS_G[0]~reg0 ; clk_50       ; clk_25[0]   ; 1.000        ; -0.444     ; 0.840      ;
; -0.297 ; H_visible.1 ; VGA_BUS_B[3]~reg0 ; clk_50       ; clk_25[0]   ; 1.000        ; -0.444     ; 0.838      ;
; -0.295 ; H_visible.1 ; VGA_BUS_R[1]~reg0 ; clk_50       ; clk_25[0]   ; 1.000        ; -0.444     ; 0.836      ;
; -0.293 ; H_visible.1 ; VGA_BUS_G[2]~reg0 ; clk_50       ; clk_25[0]   ; 1.000        ; -0.444     ; 0.834      ;
; -0.291 ; H_visible.1 ; VGA_BUS_B[2]~reg0 ; clk_50       ; clk_25[0]   ; 1.000        ; -0.444     ; 0.832      ;
; -0.289 ; H_visible.1 ; VGA_BUS_R[3]~reg0 ; clk_50       ; clk_25[0]   ; 1.000        ; -0.444     ; 0.830      ;
; -0.288 ; H_visible.1 ; VGA_BUS_R[2]~reg0 ; clk_50       ; clk_25[0]   ; 1.000        ; -0.444     ; 0.829      ;
; -0.286 ; H_visible.1 ; VGA_BUS_R[0]~reg0 ; clk_50       ; clk_25[0]   ; 1.000        ; -0.444     ; 0.827      ;
; -0.166 ; V_visible.1 ; VGA_BUS_G[2]~reg0 ; clk_50       ; clk_25[0]   ; 1.000        ; -0.444     ; 0.707      ;
; -0.166 ; V_visible.1 ; VGA_BUS_R[2]~reg0 ; clk_50       ; clk_25[0]   ; 1.000        ; -0.444     ; 0.707      ;
; -0.165 ; V_visible.1 ; VGA_BUS_B[3]~reg0 ; clk_50       ; clk_25[0]   ; 1.000        ; -0.444     ; 0.706      ;
; -0.164 ; V_visible.1 ; VGA_BUS_R[1]~reg0 ; clk_50       ; clk_25[0]   ; 1.000        ; -0.444     ; 0.705      ;
; -0.163 ; V_visible.1 ; VGA_BUS_G[3]~reg0 ; clk_50       ; clk_25[0]   ; 1.000        ; -0.444     ; 0.704      ;
; -0.163 ; V_visible.1 ; VGA_BUS_G[1]~reg0 ; clk_50       ; clk_25[0]   ; 1.000        ; -0.444     ; 0.704      ;
; -0.163 ; V_visible.1 ; VGA_BUS_G[0]~reg0 ; clk_50       ; clk_25[0]   ; 1.000        ; -0.444     ; 0.704      ;
; -0.160 ; V_visible.1 ; VGA_BUS_B[2]~reg0 ; clk_50       ; clk_25[0]   ; 1.000        ; -0.444     ; 0.701      ;
; -0.159 ; V_visible.1 ; VGA_BUS_R[3]~reg0 ; clk_50       ; clk_25[0]   ; 1.000        ; -0.444     ; 0.700      ;
; -0.159 ; V_visible.1 ; VGA_BUS_R[0]~reg0 ; clk_50       ; clk_25[0]   ; 1.000        ; -0.444     ; 0.700      ;
+--------+-------------+-------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_50'                                                                            ;
+--------+----------------+----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+----------------+--------------+-------------+--------------+------------+------------+
; -0.218 ; clk_25[0]      ; clk_25[0]      ; clk_25[0]    ; clk_50      ; 0.000        ; 2.224      ; 2.360      ;
; 0.299  ; VS_counter[2]  ; VS_counter[2]  ; clk_50       ; clk_50      ; 0.000        ; 0.068      ; 0.511      ;
; 0.300  ; VS_counter[4]  ; VS_counter[4]  ; clk_50       ; clk_50      ; 0.000        ; 0.067      ; 0.511      ;
; 0.300  ; VS_counter[0]  ; VS_counter[0]  ; clk_50       ; clk_50      ; 0.000        ; 0.067      ; 0.511      ;
; 0.300  ; VS_counter[9]  ; VS_counter[9]  ; clk_50       ; clk_50      ; 0.000        ; 0.067      ; 0.511      ;
; 0.300  ; VGA_VS[0]~reg0 ; VGA_VS[0]~reg0 ; clk_50       ; clk_50      ; 0.000        ; 0.067      ; 0.511      ;
; 0.312  ; VS_counter[8]  ; VS_counter[8]  ; clk_50       ; clk_50      ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; VS_counter[7]  ; VS_counter[7]  ; clk_50       ; clk_50      ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; VS_counter[6]  ; VS_counter[6]  ; clk_50       ; clk_50      ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; VS_counter[5]  ; VS_counter[5]  ; clk_50       ; clk_50      ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; VS_counter[1]  ; VS_counter[1]  ; clk_50       ; clk_50      ; 0.000        ; 0.055      ; 0.511      ;
; 0.313  ; VS_counter[3]  ; VS_counter[3]  ; clk_50       ; clk_50      ; 0.000        ; 0.054      ; 0.511      ;
; 0.313  ; V_visible.1    ; V_visible.1    ; clk_50       ; clk_50      ; 0.000        ; 0.054      ; 0.511      ;
; 0.313  ; H_visible.1    ; H_visible.1    ; clk_50       ; clk_50      ; 0.000        ; 0.054      ; 0.511      ;
; 0.359  ; clk_25[0]      ; clk_25[0]      ; clk_25[0]    ; clk_50      ; -0.500       ; 2.224      ; 2.437      ;
; 0.684  ; VS_counter[6]  ; VGA_VS[0]~reg0 ; clk_50       ; clk_50      ; 0.000        ; 0.388      ; 1.216      ;
; 0.793  ; VS_counter[4]  ; VS_counter[9]  ; clk_50       ; clk_50      ; 0.000        ; 0.067      ; 1.004      ;
; 0.795  ; HS_counter[0]  ; HS_counter[0]  ; clk_50       ; clk_50      ; 0.000        ; 0.055      ; 0.994      ;
; 0.824  ; VS_counter[1]  ; VS_counter[0]  ; clk_50       ; clk_50      ; 0.000        ; 0.388      ; 1.356      ;
; 0.831  ; VS_counter[0]  ; VS_counter[9]  ; clk_50       ; clk_50      ; 0.000        ; 0.067      ; 1.042      ;
; 0.834  ; VS_counter[9]  ; VS_counter[4]  ; clk_50       ; clk_50      ; 0.000        ; 0.067      ; 1.045      ;
; 0.837  ; VS_counter[0]  ; VS_counter[4]  ; clk_50       ; clk_50      ; 0.000        ; 0.067      ; 1.048      ;
; 0.879  ; HS_counter[1]  ; HS_counter[1]  ; clk_50       ; clk_50      ; 0.000        ; 0.055      ; 1.078      ;
; 0.895  ; HS_counter[3]  ; HS_counter[3]  ; clk_50       ; clk_50      ; 0.000        ; 0.055      ; 1.094      ;
; 0.897  ; VS_counter[5]  ; VS_counter[2]  ; clk_50       ; clk_50      ; 0.000        ; 0.388      ; 1.429      ;
; 0.929  ; VGA_HS[0]~reg0 ; VGA_HS[0]~reg0 ; clk_50       ; clk_50      ; 0.000        ; 0.067      ; 1.140      ;
; 0.947  ; VS_counter[8]  ; VGA_VS[0]~reg0 ; clk_50       ; clk_50      ; 0.000        ; 0.388      ; 1.479      ;
; 0.949  ; VS_counter[7]  ; VS_counter[9]  ; clk_50       ; clk_50      ; 0.000        ; 0.388      ; 1.481      ;
; 0.952  ; VS_counter[6]  ; VS_counter[9]  ; clk_50       ; clk_50      ; 0.000        ; 0.388      ; 1.484      ;
; 0.955  ; VS_counter[7]  ; VS_counter[4]  ; clk_50       ; clk_50      ; 0.000        ; 0.388      ; 1.487      ;
; 0.958  ; VS_counter[4]  ; VGA_VS[0]~reg0 ; clk_50       ; clk_50      ; 0.000        ; 0.067      ; 1.169      ;
; 0.958  ; VS_counter[6]  ; VS_counter[4]  ; clk_50       ; clk_50      ; 0.000        ; 0.388      ; 1.490      ;
; 0.961  ; VS_counter[3]  ; VS_counter[2]  ; clk_50       ; clk_50      ; 0.000        ; 0.387      ; 1.492      ;
; 0.975  ; VS_counter[4]  ; VS_counter[0]  ; clk_50       ; clk_50      ; 0.000        ; 0.067      ; 1.186      ;
; 0.983  ; VS_counter[6]  ; VS_counter[2]  ; clk_50       ; clk_50      ; 0.000        ; 0.388      ; 1.515      ;
; 0.996  ; VS_counter[7]  ; VS_counter[2]  ; clk_50       ; clk_50      ; 0.000        ; 0.388      ; 1.528      ;
; 1.010  ; HS_counter[5]  ; HS_counter[5]  ; clk_50       ; clk_50      ; 0.000        ; 0.055      ; 1.209      ;
; 1.017  ; VS_counter[5]  ; VS_counter[0]  ; clk_50       ; clk_50      ; 0.000        ; 0.388      ; 1.549      ;
; 1.020  ; VS_counter[9]  ; VS_counter[0]  ; clk_50       ; clk_50      ; 0.000        ; 0.067      ; 1.231      ;
; 1.028  ; HS_counter[1]  ; HS_counter[0]  ; clk_50       ; clk_50      ; 0.000        ; 0.055      ; 1.227      ;
; 1.035  ; VS_counter[8]  ; VS_counter[9]  ; clk_50       ; clk_50      ; 0.000        ; 0.388      ; 1.567      ;
; 1.036  ; VS_counter[5]  ; VS_counter[4]  ; clk_50       ; clk_50      ; 0.000        ; 0.388      ; 1.568      ;
; 1.041  ; VS_counter[8]  ; VS_counter[4]  ; clk_50       ; clk_50      ; 0.000        ; 0.388      ; 1.573      ;
; 1.050  ; VS_counter[0]  ; VGA_VS[0]~reg0 ; clk_50       ; clk_50      ; 0.000        ; 0.067      ; 1.261      ;
; 1.051  ; VS_counter[9]  ; VGA_VS[0]~reg0 ; clk_50       ; clk_50      ; 0.000        ; 0.067      ; 1.262      ;
; 1.060  ; HS_counter[5]  ; VGA_HS[0]~reg0 ; clk_50       ; clk_50      ; 0.000        ; 0.387      ; 1.591      ;
; 1.079  ; VS_counter[8]  ; VS_counter[2]  ; clk_50       ; clk_50      ; 0.000        ; 0.388      ; 1.611      ;
; 1.081  ; VS_counter[3]  ; VS_counter[0]  ; clk_50       ; clk_50      ; 0.000        ; 0.387      ; 1.612      ;
; 1.101  ; HS_counter[9]  ; HS_counter[9]  ; clk_50       ; clk_50      ; 0.000        ; 0.055      ; 1.300      ;
; 1.103  ; VS_counter[6]  ; VS_counter[0]  ; clk_50       ; clk_50      ; 0.000        ; 0.388      ; 1.635      ;
; 1.116  ; VS_counter[7]  ; VS_counter[0]  ; clk_50       ; clk_50      ; 0.000        ; 0.388      ; 1.648      ;
; 1.132  ; HS_counter[4]  ; HS_counter[4]  ; clk_50       ; clk_50      ; 0.000        ; 0.054      ; 1.330      ;
; 1.136  ; VS_counter[7]  ; VGA_VS[0]~reg0 ; clk_50       ; clk_50      ; 0.000        ; 0.388      ; 1.668      ;
; 1.137  ; VS_counter[4]  ; VS_counter[2]  ; clk_50       ; clk_50      ; 0.000        ; 0.067      ; 1.348      ;
; 1.140  ; HS_counter[3]  ; HS_counter[0]  ; clk_50       ; clk_50      ; 0.000        ; 0.055      ; 1.339      ;
; 1.153  ; VS_counter[3]  ; VS_counter[9]  ; clk_50       ; clk_50      ; 0.000        ; 0.387      ; 1.684      ;
; 1.155  ; HS_counter[10] ; HS_counter[10] ; clk_50       ; clk_50      ; 0.000        ; 0.054      ; 1.353      ;
; 1.159  ; VS_counter[1]  ; VS_counter[9]  ; clk_50       ; clk_50      ; 0.000        ; 0.388      ; 1.691      ;
; 1.160  ; VS_counter[3]  ; VS_counter[4]  ; clk_50       ; clk_50      ; 0.000        ; 0.387      ; 1.691      ;
; 1.165  ; VS_counter[1]  ; VS_counter[4]  ; clk_50       ; clk_50      ; 0.000        ; 0.388      ; 1.697      ;
; 1.169  ; HS_counter[4]  ; VGA_HS[0]~reg0 ; clk_50       ; clk_50      ; 0.000        ; 0.386      ; 1.699      ;
; 1.170  ; HS_counter[3]  ; VGA_HS[0]~reg0 ; clk_50       ; clk_50      ; 0.000        ; 0.387      ; 1.701      ;
; 1.186  ; HS_counter[3]  ; HS_counter[2]  ; clk_50       ; clk_50      ; 0.000        ; 0.054      ; 1.384      ;
; 1.191  ; VS_counter[9]  ; VS_counter[2]  ; clk_50       ; clk_50      ; 0.000        ; 0.067      ; 1.402      ;
; 1.193  ; HS_counter[8]  ; HS_counter[5]  ; clk_50       ; clk_50      ; 0.000        ; 0.055      ; 1.392      ;
; 1.194  ; VS_counter[0]  ; VS_counter[2]  ; clk_50       ; clk_50      ; 0.000        ; 0.067      ; 1.405      ;
; 1.199  ; VS_counter[8]  ; VS_counter[0]  ; clk_50       ; clk_50      ; 0.000        ; 0.388      ; 1.731      ;
; 1.214  ; HS_counter[5]  ; HS_counter[3]  ; clk_50       ; clk_50      ; 0.000        ; 0.055      ; 1.413      ;
; 1.215  ; HS_counter[5]  ; HS_counter[0]  ; clk_50       ; clk_50      ; 0.000        ; 0.055      ; 1.414      ;
; 1.225  ; HS_counter[7]  ; HS_counter[7]  ; clk_50       ; clk_50      ; 0.000        ; 0.054      ; 1.423      ;
; 1.230  ; VS_counter[3]  ; VGA_VS[0]~reg0 ; clk_50       ; clk_50      ; 0.000        ; 0.387      ; 1.761      ;
; 1.230  ; VS_counter[6]  ; VS_counter[5]  ; clk_50       ; clk_50      ; 0.000        ; 0.055      ; 1.429      ;
; 1.231  ; VS_counter[2]  ; VS_counter[0]  ; clk_50       ; clk_50      ; 0.000        ; 0.068      ; 1.443      ;
; 1.232  ; VS_counter[1]  ; VGA_VS[0]~reg0 ; clk_50       ; clk_50      ; 0.000        ; 0.388      ; 1.764      ;
; 1.235  ; HS_counter[3]  ; HS_counter[1]  ; clk_50       ; clk_50      ; 0.000        ; 0.055      ; 1.434      ;
; 1.238  ; HS_counter[8]  ; HS_counter[8]  ; clk_50       ; clk_50      ; 0.000        ; 0.054      ; 1.436      ;
; 1.240  ; VS_counter[7]  ; VS_counter[6]  ; clk_50       ; clk_50      ; 0.000        ; 0.055      ; 1.439      ;
; 1.243  ; VS_counter[7]  ; VS_counter[5]  ; clk_50       ; clk_50      ; 0.000        ; 0.055      ; 1.442      ;
; 1.247  ; HS_counter[5]  ; HS_counter[4]  ; clk_50       ; clk_50      ; 0.000        ; 0.055      ; 1.446      ;
; 1.247  ; HS_counter[2]  ; HS_counter[2]  ; clk_50       ; clk_50      ; 0.000        ; 0.054      ; 1.445      ;
; 1.259  ; HS_counter[4]  ; HS_counter[3]  ; clk_50       ; clk_50      ; 0.000        ; 0.054      ; 1.457      ;
; 1.260  ; HS_counter[4]  ; HS_counter[0]  ; clk_50       ; clk_50      ; 0.000        ; 0.054      ; 1.458      ;
; 1.261  ; HS_counter[5]  ; HS_counter[2]  ; clk_50       ; clk_50      ; 0.000        ; 0.054      ; 1.459      ;
; 1.272  ; VS_counter[5]  ; VS_counter[9]  ; clk_50       ; clk_50      ; 0.000        ; 0.388      ; 1.804      ;
; 1.284  ; HS_counter[8]  ; VGA_HS[0]~reg0 ; clk_50       ; clk_50      ; 0.000        ; 0.387      ; 1.815      ;
; 1.306  ; HS_counter[4]  ; HS_counter[2]  ; clk_50       ; clk_50      ; 0.000        ; 0.053      ; 1.503      ;
; 1.307  ; HS_counter[5]  ; HS_counter[10] ; clk_50       ; clk_50      ; 0.000        ; 0.055      ; 1.506      ;
; 1.309  ; VS_counter[4]  ; VS_counter[3]  ; clk_50       ; clk_50      ; 0.000        ; -0.266     ; 1.187      ;
; 1.310  ; HS_counter[5]  ; HS_counter[9]  ; clk_50       ; clk_50      ; 0.000        ; 0.055      ; 1.509      ;
; 1.310  ; HS_counter[5]  ; HS_counter[1]  ; clk_50       ; clk_50      ; 0.000        ; 0.055      ; 1.509      ;
; 1.318  ; HS_counter[8]  ; H_visible.1    ; clk_50       ; clk_50      ; 0.000        ; 0.055      ; 1.517      ;
; 1.320  ; VS_counter[5]  ; VS_counter[3]  ; clk_50       ; clk_50      ; 0.000        ; 0.055      ; 1.519      ;
; 1.323  ; VS_counter[8]  ; VS_counter[6]  ; clk_50       ; clk_50      ; 0.000        ; 0.055      ; 1.522      ;
; 1.326  ; VS_counter[8]  ; VS_counter[5]  ; clk_50       ; clk_50      ; 0.000        ; 0.055      ; 1.525      ;
; 1.330  ; HS_counter[10] ; HS_counter[6]  ; clk_50       ; clk_50      ; 0.000        ; 0.054      ; 1.528      ;
; 1.335  ; VS_counter[5]  ; VS_counter[1]  ; clk_50       ; clk_50      ; 0.000        ; 0.055      ; 1.534      ;
; 1.338  ; HS_counter[8]  ; HS_counter[2]  ; clk_50       ; clk_50      ; 0.000        ; 0.054      ; 1.536      ;
; 1.345  ; HS_counter[10] ; HS_counter[4]  ; clk_50       ; clk_50      ; 0.000        ; 0.054      ; 1.543      ;
; 1.345  ; VS_counter[5]  ; VGA_VS[0]~reg0 ; clk_50       ; clk_50      ; 0.000        ; 0.388      ; 1.877      ;
; 1.349  ; HS_counter[10] ; VGA_HS[0]~reg0 ; clk_50       ; clk_50      ; 0.000        ; 0.386      ; 1.879      ;
+--------+----------------+----------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_25[0]'                                                                        ;
+-------+-------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node   ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------+-------------------+--------------+-------------+--------------+------------+------------+
; 0.715 ; V_visible.1 ; VGA_BUS_R[0]~reg0 ; clk_50       ; clk_25[0]   ; 0.000        ; -0.281     ; 0.608      ;
; 0.717 ; V_visible.1 ; VGA_BUS_R[2]~reg0 ; clk_50       ; clk_25[0]   ; 0.000        ; -0.281     ; 0.610      ;
; 0.718 ; V_visible.1 ; VGA_BUS_R[3]~reg0 ; clk_50       ; clk_25[0]   ; 0.000        ; -0.281     ; 0.611      ;
; 0.718 ; V_visible.1 ; VGA_BUS_G[3]~reg0 ; clk_50       ; clk_25[0]   ; 0.000        ; -0.281     ; 0.611      ;
; 0.719 ; V_visible.1 ; VGA_BUS_G[2]~reg0 ; clk_50       ; clk_25[0]   ; 0.000        ; -0.281     ; 0.612      ;
; 0.719 ; V_visible.1 ; VGA_BUS_B[2]~reg0 ; clk_50       ; clk_25[0]   ; 0.000        ; -0.281     ; 0.612      ;
; 0.720 ; V_visible.1 ; VGA_BUS_R[1]~reg0 ; clk_50       ; clk_25[0]   ; 0.000        ; -0.281     ; 0.613      ;
; 0.720 ; V_visible.1 ; VGA_BUS_G[0]~reg0 ; clk_50       ; clk_25[0]   ; 0.000        ; -0.281     ; 0.613      ;
; 0.721 ; V_visible.1 ; VGA_BUS_B[3]~reg0 ; clk_50       ; clk_25[0]   ; 0.000        ; -0.281     ; 0.614      ;
; 0.722 ; V_visible.1 ; VGA_BUS_G[1]~reg0 ; clk_50       ; clk_25[0]   ; 0.000        ; -0.281     ; 0.615      ;
; 0.801 ; H_visible.1 ; VGA_BUS_R[0]~reg0 ; clk_50       ; clk_25[0]   ; 0.000        ; -0.281     ; 0.694      ;
; 0.804 ; H_visible.1 ; VGA_BUS_R[2]~reg0 ; clk_50       ; clk_25[0]   ; 0.000        ; -0.281     ; 0.697      ;
; 0.805 ; H_visible.1 ; VGA_BUS_R[3]~reg0 ; clk_50       ; clk_25[0]   ; 0.000        ; -0.281     ; 0.698      ;
; 0.807 ; H_visible.1 ; VGA_BUS_B[2]~reg0 ; clk_50       ; clk_25[0]   ; 0.000        ; -0.281     ; 0.700      ;
; 0.808 ; H_visible.1 ; VGA_BUS_G[3]~reg0 ; clk_50       ; clk_25[0]   ; 0.000        ; -0.281     ; 0.701      ;
; 0.808 ; H_visible.1 ; VGA_BUS_G[2]~reg0 ; clk_50       ; clk_25[0]   ; 0.000        ; -0.281     ; 0.701      ;
; 0.809 ; H_visible.1 ; VGA_BUS_R[1]~reg0 ; clk_50       ; clk_25[0]   ; 0.000        ; -0.281     ; 0.702      ;
; 0.810 ; H_visible.1 ; VGA_BUS_G[0]~reg0 ; clk_50       ; clk_25[0]   ; 0.000        ; -0.281     ; 0.703      ;
; 0.811 ; H_visible.1 ; VGA_BUS_B[3]~reg0 ; clk_50       ; clk_25[0]   ; 0.000        ; -0.281     ; 0.704      ;
; 0.812 ; H_visible.1 ; VGA_BUS_G[1]~reg0 ; clk_50       ; clk_25[0]   ; 0.000        ; -0.281     ; 0.705      ;
+-------+-------------+-------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk_50'                                                             ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk_50 ; Rise       ; clk_50                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_50 ; Rise       ; HS_counter[0]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_50 ; Rise       ; HS_counter[10]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_50 ; Rise       ; HS_counter[1]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_50 ; Rise       ; HS_counter[2]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_50 ; Rise       ; HS_counter[3]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_50 ; Rise       ; HS_counter[4]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_50 ; Rise       ; HS_counter[5]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_50 ; Rise       ; HS_counter[6]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_50 ; Rise       ; HS_counter[7]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_50 ; Rise       ; HS_counter[8]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_50 ; Rise       ; HS_counter[9]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_50 ; Rise       ; H_visible.1                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_50 ; Rise       ; VGA_HS[0]~reg0               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_50 ; Rise       ; VGA_VS[0]~reg0               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_50 ; Rise       ; VS_counter[0]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_50 ; Rise       ; VS_counter[1]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_50 ; Rise       ; VS_counter[2]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_50 ; Rise       ; VS_counter[3]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_50 ; Rise       ; VS_counter[4]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_50 ; Rise       ; VS_counter[5]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_50 ; Rise       ; VS_counter[6]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_50 ; Rise       ; VS_counter[7]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_50 ; Rise       ; VS_counter[8]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_50 ; Rise       ; VS_counter[9]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_50 ; Rise       ; V_visible.1                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_50 ; Rise       ; clk_25[0]                    ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width  ; clk_50 ; Rise       ; VS_counter[2]                ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width  ; clk_50 ; Rise       ; VGA_HS[0]~reg0               ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width  ; clk_50 ; Rise       ; VGA_VS[0]~reg0               ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width  ; clk_50 ; Rise       ; VS_counter[0]                ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width  ; clk_50 ; Rise       ; VS_counter[4]                ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width  ; clk_50 ; Rise       ; VS_counter[9]                ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; clk_50 ; Rise       ; HS_counter[0]                ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; clk_50 ; Rise       ; HS_counter[1]                ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; clk_50 ; Rise       ; HS_counter[3]                ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; clk_50 ; Rise       ; HS_counter[5]                ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; clk_50 ; Rise       ; HS_counter[9]                ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; clk_50 ; Rise       ; VS_counter[1]                ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; clk_50 ; Rise       ; VS_counter[3]                ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; clk_50 ; Rise       ; VS_counter[5]                ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; clk_50 ; Rise       ; VS_counter[6]                ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; clk_50 ; Rise       ; VS_counter[7]                ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; clk_50 ; Rise       ; VS_counter[8]                ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; clk_50 ; Rise       ; HS_counter[10]               ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; clk_50 ; Rise       ; HS_counter[2]                ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; clk_50 ; Rise       ; HS_counter[4]                ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; clk_50 ; Rise       ; HS_counter[6]                ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; clk_50 ; Rise       ; HS_counter[7]                ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; clk_50 ; Rise       ; HS_counter[8]                ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; clk_50 ; Rise       ; H_visible.1                  ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; clk_50 ; Rise       ; V_visible.1                  ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; clk_50 ; Rise       ; clk_25[0]                    ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; clk_50 ; Rise       ; VS_counter[2]|clk            ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; clk_50 ; Rise       ; clk_50~input|o               ;
; 0.340  ; 0.340        ; 0.000          ; Low Pulse Width  ; clk_50 ; Rise       ; VGA_HS[0]~reg0|clk           ;
; 0.340  ; 0.340        ; 0.000          ; Low Pulse Width  ; clk_50 ; Rise       ; VGA_VS[0]~reg0|clk           ;
; 0.340  ; 0.340        ; 0.000          ; Low Pulse Width  ; clk_50 ; Rise       ; VS_counter[0]|clk            ;
; 0.340  ; 0.340        ; 0.000          ; Low Pulse Width  ; clk_50 ; Rise       ; VS_counter[4]|clk            ;
; 0.340  ; 0.340        ; 0.000          ; Low Pulse Width  ; clk_50 ; Rise       ; VS_counter[9]|clk            ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; clk_50 ; Rise       ; HS_counter[0]|clk            ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; clk_50 ; Rise       ; HS_counter[1]|clk            ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; clk_50 ; Rise       ; HS_counter[3]|clk            ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; clk_50 ; Rise       ; HS_counter[5]|clk            ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; clk_50 ; Rise       ; HS_counter[9]|clk            ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; clk_50 ; Rise       ; VS_counter[1]|clk            ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; clk_50 ; Rise       ; VS_counter[3]|clk            ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; clk_50 ; Rise       ; VS_counter[5]|clk            ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; clk_50 ; Rise       ; VS_counter[6]|clk            ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; clk_50 ; Rise       ; VS_counter[7]|clk            ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; clk_50 ; Rise       ; VS_counter[8]|clk            ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; clk_50 ; Rise       ; HS_counter[10]|clk           ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; clk_50 ; Rise       ; HS_counter[2]|clk            ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; clk_50 ; Rise       ; HS_counter[4]|clk            ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; clk_50 ; Rise       ; HS_counter[6]|clk            ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; clk_50 ; Rise       ; HS_counter[7]|clk            ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; clk_50 ; Rise       ; HS_counter[8]|clk            ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; clk_50 ; Rise       ; H_visible.1|clk              ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; clk_50 ; Rise       ; V_visible.1|clk              ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; clk_50 ; Rise       ; clk_25[0]|clk                ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; clk_50 ; Rise       ; clk_50~inputclkctrl|inclk[0] ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; clk_50 ; Rise       ; clk_50~inputclkctrl|outclk   ;
; 0.415  ; 0.631        ; 0.216          ; High Pulse Width ; clk_50 ; Rise       ; HS_counter[0]                ;
; 0.415  ; 0.631        ; 0.216          ; High Pulse Width ; clk_50 ; Rise       ; HS_counter[10]               ;
; 0.415  ; 0.631        ; 0.216          ; High Pulse Width ; clk_50 ; Rise       ; HS_counter[1]                ;
; 0.415  ; 0.631        ; 0.216          ; High Pulse Width ; clk_50 ; Rise       ; HS_counter[2]                ;
; 0.415  ; 0.631        ; 0.216          ; High Pulse Width ; clk_50 ; Rise       ; HS_counter[3]                ;
; 0.415  ; 0.631        ; 0.216          ; High Pulse Width ; clk_50 ; Rise       ; HS_counter[4]                ;
; 0.415  ; 0.631        ; 0.216          ; High Pulse Width ; clk_50 ; Rise       ; HS_counter[5]                ;
; 0.415  ; 0.631        ; 0.216          ; High Pulse Width ; clk_50 ; Rise       ; HS_counter[6]                ;
; 0.415  ; 0.631        ; 0.216          ; High Pulse Width ; clk_50 ; Rise       ; HS_counter[7]                ;
; 0.415  ; 0.631        ; 0.216          ; High Pulse Width ; clk_50 ; Rise       ; HS_counter[8]                ;
; 0.415  ; 0.631        ; 0.216          ; High Pulse Width ; clk_50 ; Rise       ; HS_counter[9]                ;
; 0.415  ; 0.631        ; 0.216          ; High Pulse Width ; clk_50 ; Rise       ; H_visible.1                  ;
; 0.415  ; 0.631        ; 0.216          ; High Pulse Width ; clk_50 ; Rise       ; VS_counter[1]                ;
; 0.415  ; 0.631        ; 0.216          ; High Pulse Width ; clk_50 ; Rise       ; VS_counter[3]                ;
; 0.415  ; 0.631        ; 0.216          ; High Pulse Width ; clk_50 ; Rise       ; VS_counter[5]                ;
; 0.415  ; 0.631        ; 0.216          ; High Pulse Width ; clk_50 ; Rise       ; VS_counter[6]                ;
; 0.415  ; 0.631        ; 0.216          ; High Pulse Width ; clk_50 ; Rise       ; VS_counter[7]                ;
; 0.415  ; 0.631        ; 0.216          ; High Pulse Width ; clk_50 ; Rise       ; VS_counter[8]                ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk_25[0]'                                                           ;
+--------+--------------+----------------+------------------+-----------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+-----------+------------+----------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_25[0] ; Rise       ; VGA_BUS_B[2]~reg0          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_25[0] ; Rise       ; VGA_BUS_B[3]~reg0          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_25[0] ; Rise       ; VGA_BUS_G[0]~reg0          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_25[0] ; Rise       ; VGA_BUS_G[1]~reg0          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_25[0] ; Rise       ; VGA_BUS_G[2]~reg0          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_25[0] ; Rise       ; VGA_BUS_G[3]~reg0          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_25[0] ; Rise       ; VGA_BUS_R[0]~reg0          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_25[0] ; Rise       ; VGA_BUS_R[1]~reg0          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_25[0] ; Rise       ; VGA_BUS_R[2]~reg0          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_25[0] ; Rise       ; VGA_BUS_R[3]~reg0          ;
; 0.291  ; 0.507        ; 0.216          ; High Pulse Width ; clk_25[0] ; Rise       ; VGA_BUS_B[2]~reg0          ;
; 0.291  ; 0.507        ; 0.216          ; High Pulse Width ; clk_25[0] ; Rise       ; VGA_BUS_B[3]~reg0          ;
; 0.291  ; 0.507        ; 0.216          ; High Pulse Width ; clk_25[0] ; Rise       ; VGA_BUS_G[0]~reg0          ;
; 0.291  ; 0.507        ; 0.216          ; High Pulse Width ; clk_25[0] ; Rise       ; VGA_BUS_G[1]~reg0          ;
; 0.291  ; 0.507        ; 0.216          ; High Pulse Width ; clk_25[0] ; Rise       ; VGA_BUS_G[2]~reg0          ;
; 0.291  ; 0.507        ; 0.216          ; High Pulse Width ; clk_25[0] ; Rise       ; VGA_BUS_G[3]~reg0          ;
; 0.291  ; 0.507        ; 0.216          ; High Pulse Width ; clk_25[0] ; Rise       ; VGA_BUS_R[0]~reg0          ;
; 0.291  ; 0.507        ; 0.216          ; High Pulse Width ; clk_25[0] ; Rise       ; VGA_BUS_R[1]~reg0          ;
; 0.291  ; 0.507        ; 0.216          ; High Pulse Width ; clk_25[0] ; Rise       ; VGA_BUS_R[2]~reg0          ;
; 0.291  ; 0.507        ; 0.216          ; High Pulse Width ; clk_25[0] ; Rise       ; VGA_BUS_R[3]~reg0          ;
; 0.308  ; 0.492        ; 0.184          ; Low Pulse Width  ; clk_25[0] ; Rise       ; VGA_BUS_B[2]~reg0          ;
; 0.308  ; 0.492        ; 0.184          ; Low Pulse Width  ; clk_25[0] ; Rise       ; VGA_BUS_B[3]~reg0          ;
; 0.308  ; 0.492        ; 0.184          ; Low Pulse Width  ; clk_25[0] ; Rise       ; VGA_BUS_G[0]~reg0          ;
; 0.308  ; 0.492        ; 0.184          ; Low Pulse Width  ; clk_25[0] ; Rise       ; VGA_BUS_G[1]~reg0          ;
; 0.308  ; 0.492        ; 0.184          ; Low Pulse Width  ; clk_25[0] ; Rise       ; VGA_BUS_G[2]~reg0          ;
; 0.308  ; 0.492        ; 0.184          ; Low Pulse Width  ; clk_25[0] ; Rise       ; VGA_BUS_G[3]~reg0          ;
; 0.308  ; 0.492        ; 0.184          ; Low Pulse Width  ; clk_25[0] ; Rise       ; VGA_BUS_R[0]~reg0          ;
; 0.308  ; 0.492        ; 0.184          ; Low Pulse Width  ; clk_25[0] ; Rise       ; VGA_BUS_R[1]~reg0          ;
; 0.308  ; 0.492        ; 0.184          ; Low Pulse Width  ; clk_25[0] ; Rise       ; VGA_BUS_R[2]~reg0          ;
; 0.308  ; 0.492        ; 0.184          ; Low Pulse Width  ; clk_25[0] ; Rise       ; VGA_BUS_R[3]~reg0          ;
; 0.468  ; 0.468        ; 0.000          ; Low Pulse Width  ; clk_25[0] ; Rise       ; VGA_BUS_B[2]~reg0|clk      ;
; 0.468  ; 0.468        ; 0.000          ; Low Pulse Width  ; clk_25[0] ; Rise       ; VGA_BUS_B[3]~reg0|clk      ;
; 0.468  ; 0.468        ; 0.000          ; Low Pulse Width  ; clk_25[0] ; Rise       ; VGA_BUS_G[0]~reg0|clk      ;
; 0.468  ; 0.468        ; 0.000          ; Low Pulse Width  ; clk_25[0] ; Rise       ; VGA_BUS_G[1]~reg0|clk      ;
; 0.468  ; 0.468        ; 0.000          ; Low Pulse Width  ; clk_25[0] ; Rise       ; VGA_BUS_G[2]~reg0|clk      ;
; 0.468  ; 0.468        ; 0.000          ; Low Pulse Width  ; clk_25[0] ; Rise       ; VGA_BUS_G[3]~reg0|clk      ;
; 0.468  ; 0.468        ; 0.000          ; Low Pulse Width  ; clk_25[0] ; Rise       ; VGA_BUS_R[0]~reg0|clk      ;
; 0.468  ; 0.468        ; 0.000          ; Low Pulse Width  ; clk_25[0] ; Rise       ; VGA_BUS_R[1]~reg0|clk      ;
; 0.468  ; 0.468        ; 0.000          ; Low Pulse Width  ; clk_25[0] ; Rise       ; VGA_BUS_R[2]~reg0|clk      ;
; 0.468  ; 0.468        ; 0.000          ; Low Pulse Width  ; clk_25[0] ; Rise       ; VGA_BUS_R[3]~reg0|clk      ;
; 0.474  ; 0.474        ; 0.000          ; Low Pulse Width  ; clk_25[0] ; Rise       ; clk_25[0]~clkctrl|inclk[0] ;
; 0.474  ; 0.474        ; 0.000          ; Low Pulse Width  ; clk_25[0] ; Rise       ; clk_25[0]~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_25[0] ; Rise       ; clk_25[0]|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_25[0] ; Rise       ; clk_25[0]|q                ;
; 0.525  ; 0.525        ; 0.000          ; High Pulse Width ; clk_25[0] ; Rise       ; clk_25[0]~clkctrl|inclk[0] ;
; 0.525  ; 0.525        ; 0.000          ; High Pulse Width ; clk_25[0] ; Rise       ; clk_25[0]~clkctrl|outclk   ;
; 0.531  ; 0.531        ; 0.000          ; High Pulse Width ; clk_25[0] ; Rise       ; VGA_BUS_B[2]~reg0|clk      ;
; 0.531  ; 0.531        ; 0.000          ; High Pulse Width ; clk_25[0] ; Rise       ; VGA_BUS_B[3]~reg0|clk      ;
; 0.531  ; 0.531        ; 0.000          ; High Pulse Width ; clk_25[0] ; Rise       ; VGA_BUS_G[0]~reg0|clk      ;
; 0.531  ; 0.531        ; 0.000          ; High Pulse Width ; clk_25[0] ; Rise       ; VGA_BUS_G[1]~reg0|clk      ;
; 0.531  ; 0.531        ; 0.000          ; High Pulse Width ; clk_25[0] ; Rise       ; VGA_BUS_G[2]~reg0|clk      ;
; 0.531  ; 0.531        ; 0.000          ; High Pulse Width ; clk_25[0] ; Rise       ; VGA_BUS_G[3]~reg0|clk      ;
; 0.531  ; 0.531        ; 0.000          ; High Pulse Width ; clk_25[0] ; Rise       ; VGA_BUS_R[0]~reg0|clk      ;
; 0.531  ; 0.531        ; 0.000          ; High Pulse Width ; clk_25[0] ; Rise       ; VGA_BUS_R[1]~reg0|clk      ;
; 0.531  ; 0.531        ; 0.000          ; High Pulse Width ; clk_25[0] ; Rise       ; VGA_BUS_R[2]~reg0|clk      ;
; 0.531  ; 0.531        ; 0.000          ; High Pulse Width ; clk_25[0] ; Rise       ; VGA_BUS_R[3]~reg0|clk      ;
+--------+--------------+----------------+------------------+-----------+------------+----------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; INPUT_SWS[*]  ; clk_25[0]  ; 1.952 ; 2.305 ; Rise       ; clk_25[0]       ;
;  INPUT_SWS[0] ; clk_25[0]  ; 1.750 ; 2.074 ; Rise       ; clk_25[0]       ;
;  INPUT_SWS[1] ; clk_25[0]  ; 1.883 ; 2.223 ; Rise       ; clk_25[0]       ;
;  INPUT_SWS[2] ; clk_25[0]  ; 1.952 ; 2.301 ; Rise       ; clk_25[0]       ;
;  INPUT_SWS[3] ; clk_25[0]  ; 1.910 ; 2.247 ; Rise       ; clk_25[0]       ;
;  INPUT_SWS[4] ; clk_25[0]  ; 1.921 ; 2.269 ; Rise       ; clk_25[0]       ;
;  INPUT_SWS[5] ; clk_25[0]  ; 1.890 ; 2.237 ; Rise       ; clk_25[0]       ;
;  INPUT_SWS[6] ; clk_25[0]  ; 1.926 ; 2.270 ; Rise       ; clk_25[0]       ;
;  INPUT_SWS[7] ; clk_25[0]  ; 1.881 ; 2.239 ; Rise       ; clk_25[0]       ;
;  INPUT_SWS[8] ; clk_25[0]  ; 1.946 ; 2.305 ; Rise       ; clk_25[0]       ;
;  INPUT_SWS[9] ; clk_25[0]  ; 1.885 ; 2.213 ; Rise       ; clk_25[0]       ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; INPUT_SWS[*]  ; clk_25[0]  ; -1.393 ; -1.693 ; Rise       ; clk_25[0]       ;
;  INPUT_SWS[0] ; clk_25[0]  ; -1.393 ; -1.693 ; Rise       ; clk_25[0]       ;
;  INPUT_SWS[1] ; clk_25[0]  ; -1.520 ; -1.836 ; Rise       ; clk_25[0]       ;
;  INPUT_SWS[2] ; clk_25[0]  ; -1.583 ; -1.908 ; Rise       ; clk_25[0]       ;
;  INPUT_SWS[3] ; clk_25[0]  ; -1.544 ; -1.856 ; Rise       ; clk_25[0]       ;
;  INPUT_SWS[4] ; clk_25[0]  ; -1.557 ; -1.881 ; Rise       ; clk_25[0]       ;
;  INPUT_SWS[5] ; clk_25[0]  ; -1.524 ; -1.847 ; Rise       ; clk_25[0]       ;
;  INPUT_SWS[6] ; clk_25[0]  ; -1.558 ; -1.879 ; Rise       ; clk_25[0]       ;
;  INPUT_SWS[7] ; clk_25[0]  ; -1.518 ; -1.852 ; Rise       ; clk_25[0]       ;
;  INPUT_SWS[8] ; clk_25[0]  ; -1.578 ; -1.913 ; Rise       ; clk_25[0]       ;
;  INPUT_SWS[9] ; clk_25[0]  ; -1.524 ; -1.829 ; Rise       ; clk_25[0]       ;
+---------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; VGA_BUS_B[*]  ; clk_25[0]  ; 6.621 ; 6.639 ; Rise       ; clk_25[0]       ;
;  VGA_BUS_B[2] ; clk_25[0]  ; 6.621 ; 6.639 ; Rise       ; clk_25[0]       ;
;  VGA_BUS_B[3] ; clk_25[0]  ; 6.025 ; 6.025 ; Rise       ; clk_25[0]       ;
; VGA_BUS_G[*]  ; clk_25[0]  ; 6.650 ; 6.701 ; Rise       ; clk_25[0]       ;
;  VGA_BUS_G[0] ; clk_25[0]  ; 6.650 ; 6.701 ; Rise       ; clk_25[0]       ;
;  VGA_BUS_G[1] ; clk_25[0]  ; 5.768 ; 5.749 ; Rise       ; clk_25[0]       ;
;  VGA_BUS_G[2] ; clk_25[0]  ; 6.596 ; 6.532 ; Rise       ; clk_25[0]       ;
;  VGA_BUS_G[3] ; clk_25[0]  ; 5.787 ; 5.795 ; Rise       ; clk_25[0]       ;
; VGA_BUS_R[*]  ; clk_25[0]  ; 6.264 ; 6.334 ; Rise       ; clk_25[0]       ;
;  VGA_BUS_R[0] ; clk_25[0]  ; 5.973 ; 5.925 ; Rise       ; clk_25[0]       ;
;  VGA_BUS_R[1] ; clk_25[0]  ; 6.259 ; 6.334 ; Rise       ; clk_25[0]       ;
;  VGA_BUS_R[2] ; clk_25[0]  ; 6.264 ; 6.263 ; Rise       ; clk_25[0]       ;
;  VGA_BUS_R[3] ; clk_25[0]  ; 5.709 ; 5.763 ; Rise       ; clk_25[0]       ;
; VGA_HS[*]     ; clk_50     ; 6.648 ; 6.616 ; Rise       ; clk_50          ;
;  VGA_HS[0]    ; clk_50     ; 6.648 ; 6.616 ; Rise       ; clk_50          ;
; VGA_VS[*]     ; clk_50     ; 6.945 ; 6.971 ; Rise       ; clk_50          ;
;  VGA_VS[0]    ; clk_50     ; 6.945 ; 6.971 ; Rise       ; clk_50          ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; VGA_BUS_B[*]  ; clk_25[0]  ; 5.865 ; 5.864 ; Rise       ; clk_25[0]       ;
;  VGA_BUS_B[2] ; clk_25[0]  ; 6.437 ; 6.454 ; Rise       ; clk_25[0]       ;
;  VGA_BUS_B[3] ; clk_25[0]  ; 5.865 ; 5.864 ; Rise       ; clk_25[0]       ;
; VGA_BUS_G[*]  ; clk_25[0]  ; 5.618 ; 5.599 ; Rise       ; clk_25[0]       ;
;  VGA_BUS_G[0] ; clk_25[0]  ; 6.466 ; 6.514 ; Rise       ; clk_25[0]       ;
;  VGA_BUS_G[1] ; clk_25[0]  ; 5.618 ; 5.599 ; Rise       ; clk_25[0]       ;
;  VGA_BUS_G[2] ; clk_25[0]  ; 6.412 ; 6.351 ; Rise       ; clk_25[0]       ;
;  VGA_BUS_G[3] ; clk_25[0]  ; 5.637 ; 5.643 ; Rise       ; clk_25[0]       ;
; VGA_BUS_R[*]  ; clk_25[0]  ; 5.562 ; 5.613 ; Rise       ; clk_25[0]       ;
;  VGA_BUS_R[0] ; clk_25[0]  ; 5.815 ; 5.769 ; Rise       ; clk_25[0]       ;
;  VGA_BUS_R[1] ; clk_25[0]  ; 6.088 ; 6.161 ; Rise       ; clk_25[0]       ;
;  VGA_BUS_R[2] ; clk_25[0]  ; 6.094 ; 6.092 ; Rise       ; clk_25[0]       ;
;  VGA_BUS_R[3] ; clk_25[0]  ; 5.562 ; 5.613 ; Rise       ; clk_25[0]       ;
; VGA_HS[*]     ; clk_50     ; 6.495 ; 6.464 ; Rise       ; clk_50          ;
;  VGA_HS[0]    ; clk_50     ; 6.495 ; 6.464 ; Rise       ; clk_50          ;
; VGA_VS[*]     ; clk_50     ; 6.779 ; 6.804 ; Rise       ; clk_50          ;
;  VGA_VS[0]    ; clk_50     ; 6.779 ; 6.804 ; Rise       ; clk_50          ;
+---------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-----------+--------+---------------+
; Clock     ; Slack  ; End Point TNS ;
+-----------+--------+---------------+
; clk_50    ; -0.764 ; -14.750       ;
; clk_25[0] ; 0.208  ; 0.000         ;
+-----------+--------+---------------+


+------------------------------------+
; Fast 1200mV 0C Model Hold Summary  ;
+-----------+--------+---------------+
; Clock     ; Slack  ; End Point TNS ;
+-----------+--------+---------------+
; clk_50    ; -0.134 ; -0.134        ;
; clk_25[0] ; 0.379  ; 0.000         ;
+-----------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-----------+--------+-----------------------------+
; Clock     ; Slack  ; End Point TNS               ;
+-----------+--------+-----------------------------+
; clk_50    ; -3.000 ; -30.616                     ;
; clk_25[0] ; -1.000 ; -10.000                     ;
+-----------+--------+-----------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_50'                                                                           ;
+--------+----------------+----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+----------------+--------------+-------------+--------------+------------+------------+
; -0.764 ; HS_counter[0]  ; HS_counter[2]  ; clk_50       ; clk_50      ; 1.000        ; -0.036     ; 1.715      ;
; -0.747 ; HS_counter[6]  ; HS_counter[2]  ; clk_50       ; clk_50      ; 1.000        ; -0.037     ; 1.697      ;
; -0.737 ; HS_counter[6]  ; H_visible.1    ; clk_50       ; clk_50      ; 1.000        ; -0.036     ; 1.688      ;
; -0.734 ; HS_counter[0]  ; H_visible.1    ; clk_50       ; clk_50      ; 1.000        ; -0.035     ; 1.686      ;
; -0.721 ; HS_counter[5]  ; HS_counter[2]  ; clk_50       ; clk_50      ; 1.000        ; -0.036     ; 1.672      ;
; -0.711 ; HS_counter[5]  ; H_visible.1    ; clk_50       ; clk_50      ; 1.000        ; -0.035     ; 1.663      ;
; -0.692 ; HS_counter[3]  ; HS_counter[2]  ; clk_50       ; clk_50      ; 1.000        ; -0.036     ; 1.643      ;
; -0.691 ; HS_counter[8]  ; HS_counter[2]  ; clk_50       ; clk_50      ; 1.000        ; -0.036     ; 1.642      ;
; -0.681 ; HS_counter[8]  ; H_visible.1    ; clk_50       ; clk_50      ; 1.000        ; -0.035     ; 1.633      ;
; -0.679 ; HS_counter[0]  ; HS_counter[3]  ; clk_50       ; clk_50      ; 1.000        ; -0.035     ; 1.631      ;
; -0.679 ; HS_counter[0]  ; HS_counter[5]  ; clk_50       ; clk_50      ; 1.000        ; -0.035     ; 1.631      ;
; -0.678 ; HS_counter[5]  ; VS_counter[3]  ; clk_50       ; clk_50      ; 1.000        ; -0.037     ; 1.628      ;
; -0.675 ; HS_counter[1]  ; HS_counter[2]  ; clk_50       ; clk_50      ; 1.000        ; -0.036     ; 1.626      ;
; -0.675 ; HS_counter[6]  ; VS_counter[3]  ; clk_50       ; clk_50      ; 1.000        ; -0.038     ; 1.624      ;
; -0.674 ; HS_counter[7]  ; VS_counter[3]  ; clk_50       ; clk_50      ; 1.000        ; -0.037     ; 1.624      ;
; -0.673 ; HS_counter[6]  ; HS_counter[3]  ; clk_50       ; clk_50      ; 1.000        ; -0.036     ; 1.624      ;
; -0.673 ; HS_counter[6]  ; HS_counter[5]  ; clk_50       ; clk_50      ; 1.000        ; -0.036     ; 1.624      ;
; -0.672 ; HS_counter[7]  ; H_visible.1    ; clk_50       ; clk_50      ; 1.000        ; -0.035     ; 1.624      ;
; -0.670 ; HS_counter[2]  ; HS_counter[2]  ; clk_50       ; clk_50      ; 1.000        ; -0.036     ; 1.621      ;
; -0.666 ; HS_counter[7]  ; HS_counter[2]  ; clk_50       ; clk_50      ; 1.000        ; -0.036     ; 1.617      ;
; -0.663 ; HS_counter[0]  ; HS_counter[0]  ; clk_50       ; clk_50      ; 1.000        ; -0.035     ; 1.615      ;
; -0.662 ; HS_counter[3]  ; H_visible.1    ; clk_50       ; clk_50      ; 1.000        ; -0.035     ; 1.614      ;
; -0.660 ; HS_counter[6]  ; HS_counter[0]  ; clk_50       ; clk_50      ; 1.000        ; -0.036     ; 1.611      ;
; -0.655 ; HS_counter[9]  ; VS_counter[3]  ; clk_50       ; clk_50      ; 1.000        ; -0.037     ; 1.605      ;
; -0.653 ; HS_counter[6]  ; HS_counter[8]  ; clk_50       ; clk_50      ; 1.000        ; -0.037     ; 1.603      ;
; -0.653 ; HS_counter[6]  ; HS_counter[7]  ; clk_50       ; clk_50      ; 1.000        ; -0.037     ; 1.603      ;
; -0.653 ; HS_counter[9]  ; H_visible.1    ; clk_50       ; clk_50      ; 1.000        ; -0.035     ; 1.605      ;
; -0.650 ; HS_counter[9]  ; HS_counter[2]  ; clk_50       ; clk_50      ; 1.000        ; -0.036     ; 1.601      ;
; -0.648 ; VS_counter[2]  ; V_visible.1    ; clk_50       ; clk_50      ; 1.000        ; -0.230     ; 1.405      ;
; -0.647 ; HS_counter[5]  ; HS_counter[3]  ; clk_50       ; clk_50      ; 1.000        ; -0.035     ; 1.599      ;
; -0.647 ; HS_counter[5]  ; HS_counter[5]  ; clk_50       ; clk_50      ; 1.000        ; -0.035     ; 1.599      ;
; -0.645 ; HS_counter[1]  ; H_visible.1    ; clk_50       ; clk_50      ; 1.000        ; -0.035     ; 1.597      ;
; -0.640 ; HS_counter[2]  ; H_visible.1    ; clk_50       ; clk_50      ; 1.000        ; -0.035     ; 1.592      ;
; -0.636 ; HS_counter[10] ; HS_counter[2]  ; clk_50       ; clk_50      ; 1.000        ; -0.036     ; 1.587      ;
; -0.636 ; VS_counter[0]  ; V_visible.1    ; clk_50       ; clk_50      ; 1.000        ; -0.230     ; 1.393      ;
; -0.634 ; HS_counter[5]  ; HS_counter[0]  ; clk_50       ; clk_50      ; 1.000        ; -0.035     ; 1.586      ;
; -0.634 ; VS_counter[4]  ; V_visible.1    ; clk_50       ; clk_50      ; 1.000        ; -0.230     ; 1.391      ;
; -0.632 ; VS_counter[9]  ; VS_counter[1]  ; clk_50       ; clk_50      ; 1.000        ; -0.233     ; 1.386      ;
; -0.627 ; HS_counter[5]  ; HS_counter[8]  ; clk_50       ; clk_50      ; 1.000        ; -0.036     ; 1.578      ;
; -0.627 ; HS_counter[5]  ; HS_counter[7]  ; clk_50       ; clk_50      ; 1.000        ; -0.036     ; 1.578      ;
; -0.624 ; HS_counter[6]  ; HS_counter[10] ; clk_50       ; clk_50      ; 1.000        ; -0.036     ; 1.575      ;
; -0.624 ; HS_counter[5]  ; VGA_HS[0]~reg0 ; clk_50       ; clk_50      ; 1.000        ; 0.154      ; 1.765      ;
; -0.623 ; HS_counter[6]  ; VGA_HS[0]~reg0 ; clk_50       ; clk_50      ; 1.000        ; 0.153      ; 1.763      ;
; -0.622 ; HS_counter[0]  ; HS_counter[8]  ; clk_50       ; clk_50      ; 1.000        ; -0.036     ; 1.573      ;
; -0.620 ; HS_counter[0]  ; HS_counter[7]  ; clk_50       ; clk_50      ; 1.000        ; -0.036     ; 1.571      ;
; -0.617 ; HS_counter[8]  ; HS_counter[3]  ; clk_50       ; clk_50      ; 1.000        ; -0.035     ; 1.569      ;
; -0.617 ; HS_counter[8]  ; HS_counter[5]  ; clk_50       ; clk_50      ; 1.000        ; -0.035     ; 1.569      ;
; -0.607 ; HS_counter[4]  ; HS_counter[2]  ; clk_50       ; clk_50      ; 1.000        ; -0.036     ; 1.558      ;
; -0.607 ; HS_counter[3]  ; HS_counter[3]  ; clk_50       ; clk_50      ; 1.000        ; -0.035     ; 1.559      ;
; -0.607 ; HS_counter[3]  ; HS_counter[5]  ; clk_50       ; clk_50      ; 1.000        ; -0.035     ; 1.559      ;
; -0.606 ; HS_counter[10] ; H_visible.1    ; clk_50       ; clk_50      ; 1.000        ; -0.035     ; 1.558      ;
; -0.604 ; HS_counter[8]  ; HS_counter[0]  ; clk_50       ; clk_50      ; 1.000        ; -0.035     ; 1.556      ;
; -0.602 ; VS_counter[9]  ; VS_counter[3]  ; clk_50       ; clk_50      ; 1.000        ; -0.232     ; 1.357      ;
; -0.602 ; HS_counter[0]  ; VGA_HS[0]~reg0 ; clk_50       ; clk_50      ; 1.000        ; 0.154      ; 1.743      ;
; -0.598 ; HS_counter[5]  ; HS_counter[10] ; clk_50       ; clk_50      ; 1.000        ; -0.035     ; 1.550      ;
; -0.597 ; HS_counter[8]  ; HS_counter[8]  ; clk_50       ; clk_50      ; 1.000        ; -0.036     ; 1.548      ;
; -0.597 ; HS_counter[8]  ; HS_counter[7]  ; clk_50       ; clk_50      ; 1.000        ; -0.036     ; 1.548      ;
; -0.596 ; VS_counter[5]  ; V_visible.1    ; clk_50       ; clk_50      ; 1.000        ; -0.033     ; 1.550      ;
; -0.592 ; HS_counter[7]  ; HS_counter[3]  ; clk_50       ; clk_50      ; 1.000        ; -0.035     ; 1.544      ;
; -0.592 ; HS_counter[7]  ; HS_counter[5]  ; clk_50       ; clk_50      ; 1.000        ; -0.035     ; 1.544      ;
; -0.591 ; HS_counter[3]  ; HS_counter[0]  ; clk_50       ; clk_50      ; 1.000        ; -0.035     ; 1.543      ;
; -0.590 ; HS_counter[1]  ; HS_counter[3]  ; clk_50       ; clk_50      ; 1.000        ; -0.035     ; 1.542      ;
; -0.590 ; HS_counter[1]  ; HS_counter[5]  ; clk_50       ; clk_50      ; 1.000        ; -0.035     ; 1.542      ;
; -0.586 ; HS_counter[6]  ; HS_counter[6]  ; clk_50       ; clk_50      ; 1.000        ; -0.036     ; 1.537      ;
; -0.586 ; HS_counter[7]  ; VGA_HS[0]~reg0 ; clk_50       ; clk_50      ; 1.000        ; 0.154      ; 1.727      ;
; -0.585 ; HS_counter[2]  ; HS_counter[3]  ; clk_50       ; clk_50      ; 1.000        ; -0.035     ; 1.537      ;
; -0.585 ; HS_counter[2]  ; HS_counter[5]  ; clk_50       ; clk_50      ; 1.000        ; -0.035     ; 1.537      ;
; -0.583 ; HS_counter[1]  ; VS_counter[3]  ; clk_50       ; clk_50      ; 1.000        ; -0.037     ; 1.533      ;
; -0.581 ; HS_counter[2]  ; VS_counter[3]  ; clk_50       ; clk_50      ; 1.000        ; -0.037     ; 1.531      ;
; -0.579 ; HS_counter[7]  ; HS_counter[0]  ; clk_50       ; clk_50      ; 1.000        ; -0.035     ; 1.531      ;
; -0.577 ; HS_counter[4]  ; H_visible.1    ; clk_50       ; clk_50      ; 1.000        ; -0.035     ; 1.529      ;
; -0.574 ; HS_counter[1]  ; HS_counter[0]  ; clk_50       ; clk_50      ; 1.000        ; -0.035     ; 1.526      ;
; -0.573 ; HS_counter[0]  ; HS_counter[10] ; clk_50       ; clk_50      ; 1.000        ; -0.035     ; 1.525      ;
; -0.572 ; HS_counter[7]  ; HS_counter[8]  ; clk_50       ; clk_50      ; 1.000        ; -0.036     ; 1.523      ;
; -0.572 ; HS_counter[7]  ; HS_counter[7]  ; clk_50       ; clk_50      ; 1.000        ; -0.036     ; 1.523      ;
; -0.571 ; HS_counter[3]  ; VS_counter[3]  ; clk_50       ; clk_50      ; 1.000        ; -0.037     ; 1.521      ;
; -0.569 ; HS_counter[2]  ; HS_counter[0]  ; clk_50       ; clk_50      ; 1.000        ; -0.035     ; 1.521      ;
; -0.568 ; HS_counter[8]  ; HS_counter[10] ; clk_50       ; clk_50      ; 1.000        ; -0.035     ; 1.520      ;
; -0.567 ; HS_counter[8]  ; VGA_HS[0]~reg0 ; clk_50       ; clk_50      ; 1.000        ; 0.154      ; 1.708      ;
; -0.567 ; HS_counter[9]  ; VGA_HS[0]~reg0 ; clk_50       ; clk_50      ; 1.000        ; 0.154      ; 1.708      ;
; -0.565 ; HS_counter[9]  ; HS_counter[3]  ; clk_50       ; clk_50      ; 1.000        ; -0.035     ; 1.517      ;
; -0.565 ; HS_counter[9]  ; HS_counter[5]  ; clk_50       ; clk_50      ; 1.000        ; -0.035     ; 1.517      ;
; -0.560 ; HS_counter[5]  ; HS_counter[6]  ; clk_50       ; clk_50      ; 1.000        ; -0.035     ; 1.512      ;
; -0.557 ; HS_counter[5]  ; VS_counter[7]  ; clk_50       ; clk_50      ; 1.000        ; -0.038     ; 1.506      ;
; -0.556 ; HS_counter[5]  ; VS_counter[8]  ; clk_50       ; clk_50      ; 1.000        ; -0.038     ; 1.505      ;
; -0.556 ; VS_counter[4]  ; VS_counter[1]  ; clk_50       ; clk_50      ; 1.000        ; -0.233     ; 1.310      ;
; -0.555 ; HS_counter[5]  ; VS_counter[6]  ; clk_50       ; clk_50      ; 1.000        ; -0.038     ; 1.504      ;
; -0.555 ; HS_counter[5]  ; VS_counter[5]  ; clk_50       ; clk_50      ; 1.000        ; -0.038     ; 1.504      ;
; -0.554 ; HS_counter[6]  ; VS_counter[7]  ; clk_50       ; clk_50      ; 1.000        ; -0.039     ; 1.502      ;
; -0.553 ; HS_counter[6]  ; VS_counter[8]  ; clk_50       ; clk_50      ; 1.000        ; -0.039     ; 1.501      ;
; -0.552 ; HS_counter[5]  ; VS_counter[1]  ; clk_50       ; clk_50      ; 1.000        ; -0.038     ; 1.501      ;
; -0.552 ; HS_counter[6]  ; VS_counter[6]  ; clk_50       ; clk_50      ; 1.000        ; -0.039     ; 1.500      ;
; -0.552 ; HS_counter[6]  ; VS_counter[5]  ; clk_50       ; clk_50      ; 1.000        ; -0.039     ; 1.500      ;
; -0.551 ; HS_counter[10] ; HS_counter[3]  ; clk_50       ; clk_50      ; 1.000        ; -0.035     ; 1.503      ;
; -0.551 ; HS_counter[10] ; HS_counter[5]  ; clk_50       ; clk_50      ; 1.000        ; -0.035     ; 1.503      ;
; -0.550 ; HS_counter[3]  ; HS_counter[8]  ; clk_50       ; clk_50      ; 1.000        ; -0.036     ; 1.501      ;
; -0.549 ; HS_counter[9]  ; HS_counter[0]  ; clk_50       ; clk_50      ; 1.000        ; -0.035     ; 1.501      ;
; -0.549 ; HS_counter[6]  ; VS_counter[1]  ; clk_50       ; clk_50      ; 1.000        ; -0.039     ; 1.497      ;
; -0.548 ; HS_counter[3]  ; HS_counter[7]  ; clk_50       ; clk_50      ; 1.000        ; -0.036     ; 1.499      ;
; -0.543 ; HS_counter[7]  ; HS_counter[10] ; clk_50       ; clk_50      ; 1.000        ; -0.035     ; 1.495      ;
+--------+----------------+----------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_25[0]'                                                                       ;
+-------+-------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node   ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------+-------------------+--------------+-------------+--------------+------------+------------+
; 0.208 ; H_visible.1 ; VGA_BUS_B[3]~reg0 ; clk_50       ; clk_25[0]   ; 1.000        ; -0.246     ; 0.523      ;
; 0.209 ; H_visible.1 ; VGA_BUS_G[2]~reg0 ; clk_50       ; clk_25[0]   ; 1.000        ; -0.246     ; 0.522      ;
; 0.210 ; H_visible.1 ; VGA_BUS_R[2]~reg0 ; clk_50       ; clk_25[0]   ; 1.000        ; -0.246     ; 0.521      ;
; 0.210 ; H_visible.1 ; VGA_BUS_G[3]~reg0 ; clk_50       ; clk_25[0]   ; 1.000        ; -0.246     ; 0.521      ;
; 0.210 ; H_visible.1 ; VGA_BUS_G[1]~reg0 ; clk_50       ; clk_25[0]   ; 1.000        ; -0.246     ; 0.521      ;
; 0.210 ; H_visible.1 ; VGA_BUS_G[0]~reg0 ; clk_50       ; clk_25[0]   ; 1.000        ; -0.246     ; 0.521      ;
; 0.215 ; H_visible.1 ; VGA_BUS_R[1]~reg0 ; clk_50       ; clk_25[0]   ; 1.000        ; -0.246     ; 0.516      ;
; 0.215 ; H_visible.1 ; VGA_BUS_B[2]~reg0 ; clk_50       ; clk_25[0]   ; 1.000        ; -0.246     ; 0.516      ;
; 0.216 ; H_visible.1 ; VGA_BUS_R[3]~reg0 ; clk_50       ; clk_25[0]   ; 1.000        ; -0.246     ; 0.515      ;
; 0.217 ; H_visible.1 ; VGA_BUS_R[0]~reg0 ; clk_50       ; clk_25[0]   ; 1.000        ; -0.246     ; 0.514      ;
; 0.293 ; V_visible.1 ; VGA_BUS_G[3]~reg0 ; clk_50       ; clk_25[0]   ; 1.000        ; -0.246     ; 0.438      ;
; 0.293 ; V_visible.1 ; VGA_BUS_G[1]~reg0 ; clk_50       ; clk_25[0]   ; 1.000        ; -0.246     ; 0.438      ;
; 0.293 ; V_visible.1 ; VGA_BUS_G[0]~reg0 ; clk_50       ; clk_25[0]   ; 1.000        ; -0.246     ; 0.438      ;
; 0.295 ; V_visible.1 ; VGA_BUS_B[3]~reg0 ; clk_50       ; clk_25[0]   ; 1.000        ; -0.246     ; 0.436      ;
; 0.295 ; V_visible.1 ; VGA_BUS_G[2]~reg0 ; clk_50       ; clk_25[0]   ; 1.000        ; -0.246     ; 0.436      ;
; 0.296 ; V_visible.1 ; VGA_BUS_R[1]~reg0 ; clk_50       ; clk_25[0]   ; 1.000        ; -0.246     ; 0.435      ;
; 0.297 ; V_visible.1 ; VGA_BUS_R[2]~reg0 ; clk_50       ; clk_25[0]   ; 1.000        ; -0.246     ; 0.434      ;
; 0.299 ; V_visible.1 ; VGA_BUS_B[2]~reg0 ; clk_50       ; clk_25[0]   ; 1.000        ; -0.246     ; 0.432      ;
; 0.299 ; V_visible.1 ; VGA_BUS_R[3]~reg0 ; clk_50       ; clk_25[0]   ; 1.000        ; -0.246     ; 0.432      ;
; 0.299 ; V_visible.1 ; VGA_BUS_R[0]~reg0 ; clk_50       ; clk_25[0]   ; 1.000        ; -0.246     ; 0.432      ;
+-------+-------------+-------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_50'                                                                            ;
+--------+----------------+----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+----------------+--------------+-------------+--------------+------------+------------+
; -0.134 ; clk_25[0]      ; clk_25[0]      ; clk_25[0]    ; clk_50      ; 0.000        ; 1.406      ; 1.491      ;
; 0.180  ; VS_counter[4]  ; VS_counter[4]  ; clk_50       ; clk_50      ; 0.000        ; 0.043      ; 0.307      ;
; 0.180  ; VS_counter[2]  ; VS_counter[2]  ; clk_50       ; clk_50      ; 0.000        ; 0.043      ; 0.307      ;
; 0.180  ; VS_counter[0]  ; VS_counter[0]  ; clk_50       ; clk_50      ; 0.000        ; 0.043      ; 0.307      ;
; 0.180  ; VS_counter[9]  ; VS_counter[9]  ; clk_50       ; clk_50      ; 0.000        ; 0.043      ; 0.307      ;
; 0.180  ; VGA_VS[0]~reg0 ; VGA_VS[0]~reg0 ; clk_50       ; clk_50      ; 0.000        ; 0.043      ; 0.307      ;
; 0.187  ; VS_counter[8]  ; VS_counter[8]  ; clk_50       ; clk_50      ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; VS_counter[7]  ; VS_counter[7]  ; clk_50       ; clk_50      ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; VS_counter[6]  ; VS_counter[6]  ; clk_50       ; clk_50      ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; VS_counter[5]  ; VS_counter[5]  ; clk_50       ; clk_50      ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; VS_counter[1]  ; VS_counter[1]  ; clk_50       ; clk_50      ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; V_visible.1    ; V_visible.1    ; clk_50       ; clk_50      ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; H_visible.1    ; H_visible.1    ; clk_50       ; clk_50      ; 0.000        ; 0.036      ; 0.307      ;
; 0.188  ; VS_counter[3]  ; VS_counter[3]  ; clk_50       ; clk_50      ; 0.000        ; 0.035      ; 0.307      ;
; 0.365  ; clk_25[0]      ; clk_25[0]      ; clk_25[0]    ; clk_50      ; -0.500       ; 1.406      ; 1.490      ;
; 0.389  ; VS_counter[6]  ; VGA_VS[0]~reg0 ; clk_50       ; clk_50      ; 0.000        ; 0.233      ; 0.706      ;
; 0.469  ; HS_counter[0]  ; HS_counter[0]  ; clk_50       ; clk_50      ; 0.000        ; 0.035      ; 0.588      ;
; 0.485  ; VS_counter[4]  ; VS_counter[9]  ; clk_50       ; clk_50      ; 0.000        ; 0.043      ; 0.612      ;
; 0.496  ; VS_counter[1]  ; VS_counter[0]  ; clk_50       ; clk_50      ; 0.000        ; 0.233      ; 0.813      ;
; 0.509  ; VS_counter[0]  ; VS_counter[9]  ; clk_50       ; clk_50      ; 0.000        ; 0.043      ; 0.636      ;
; 0.510  ; VS_counter[9]  ; VS_counter[4]  ; clk_50       ; clk_50      ; 0.000        ; 0.043      ; 0.637      ;
; 0.515  ; VS_counter[0]  ; VS_counter[4]  ; clk_50       ; clk_50      ; 0.000        ; 0.043      ; 0.642      ;
; 0.524  ; HS_counter[1]  ; HS_counter[1]  ; clk_50       ; clk_50      ; 0.000        ; 0.035      ; 0.643      ;
; 0.534  ; HS_counter[3]  ; HS_counter[3]  ; clk_50       ; clk_50      ; 0.000        ; 0.035      ; 0.653      ;
; 0.541  ; VS_counter[8]  ; VGA_VS[0]~reg0 ; clk_50       ; clk_50      ; 0.000        ; 0.233      ; 0.858      ;
; 0.542  ; VGA_HS[0]~reg0 ; VGA_HS[0]~reg0 ; clk_50       ; clk_50      ; 0.000        ; 0.043      ; 0.669      ;
; 0.551  ; VS_counter[5]  ; VS_counter[2]  ; clk_50       ; clk_50      ; 0.000        ; 0.233      ; 0.868      ;
; 0.555  ; VS_counter[6]  ; VS_counter[9]  ; clk_50       ; clk_50      ; 0.000        ; 0.233      ; 0.872      ;
; 0.557  ; VS_counter[7]  ; VS_counter[9]  ; clk_50       ; clk_50      ; 0.000        ; 0.233      ; 0.874      ;
; 0.561  ; VS_counter[6]  ; VS_counter[4]  ; clk_50       ; clk_50      ; 0.000        ; 0.233      ; 0.878      ;
; 0.563  ; VS_counter[7]  ; VS_counter[4]  ; clk_50       ; clk_50      ; 0.000        ; 0.233      ; 0.880      ;
; 0.565  ; VS_counter[3]  ; VS_counter[2]  ; clk_50       ; clk_50      ; 0.000        ; 0.232      ; 0.881      ;
; 0.587  ; HS_counter[5]  ; HS_counter[5]  ; clk_50       ; clk_50      ; 0.000        ; 0.035      ; 0.706      ;
; 0.593  ; VS_counter[4]  ; VGA_VS[0]~reg0 ; clk_50       ; clk_50      ; 0.000        ; 0.043      ; 0.720      ;
; 0.606  ; VS_counter[4]  ; VS_counter[0]  ; clk_50       ; clk_50      ; 0.000        ; 0.043      ; 0.733      ;
; 0.606  ; VS_counter[6]  ; VS_counter[2]  ; clk_50       ; clk_50      ; 0.000        ; 0.233      ; 0.923      ;
; 0.610  ; HS_counter[1]  ; HS_counter[0]  ; clk_50       ; clk_50      ; 0.000        ; 0.035      ; 0.729      ;
; 0.619  ; VS_counter[7]  ; VS_counter[2]  ; clk_50       ; clk_50      ; 0.000        ; 0.233      ; 0.936      ;
; 0.619  ; VS_counter[9]  ; VS_counter[0]  ; clk_50       ; clk_50      ; 0.000        ; 0.043      ; 0.746      ;
; 0.628  ; VS_counter[5]  ; VS_counter[0]  ; clk_50       ; clk_50      ; 0.000        ; 0.233      ; 0.945      ;
; 0.630  ; VS_counter[5]  ; VS_counter[4]  ; clk_50       ; clk_50      ; 0.000        ; 0.233      ; 0.947      ;
; 0.632  ; VS_counter[8]  ; VS_counter[9]  ; clk_50       ; clk_50      ; 0.000        ; 0.233      ; 0.949      ;
; 0.639  ; VS_counter[8]  ; VS_counter[4]  ; clk_50       ; clk_50      ; 0.000        ; 0.233      ; 0.956      ;
; 0.640  ; VS_counter[9]  ; VGA_VS[0]~reg0 ; clk_50       ; clk_50      ; 0.000        ; 0.043      ; 0.767      ;
; 0.642  ; VS_counter[3]  ; VS_counter[0]  ; clk_50       ; clk_50      ; 0.000        ; 0.232      ; 0.958      ;
; 0.647  ; VS_counter[0]  ; VGA_VS[0]~reg0 ; clk_50       ; clk_50      ; 0.000        ; 0.043      ; 0.774      ;
; 0.648  ; HS_counter[9]  ; HS_counter[9]  ; clk_50       ; clk_50      ; 0.000        ; 0.035      ; 0.767      ;
; 0.649  ; HS_counter[5]  ; VGA_HS[0]~reg0 ; clk_50       ; clk_50      ; 0.000        ; 0.232      ; 0.965      ;
; 0.651  ; HS_counter[4]  ; HS_counter[4]  ; clk_50       ; clk_50      ; 0.000        ; 0.035      ; 0.770      ;
; 0.662  ; VS_counter[7]  ; VGA_VS[0]~reg0 ; clk_50       ; clk_50      ; 0.000        ; 0.233      ; 0.979      ;
; 0.670  ; HS_counter[3]  ; VGA_HS[0]~reg0 ; clk_50       ; clk_50      ; 0.000        ; 0.232      ; 0.986      ;
; 0.670  ; VS_counter[6]  ; VS_counter[0]  ; clk_50       ; clk_50      ; 0.000        ; 0.233      ; 0.987      ;
; 0.671  ; VS_counter[8]  ; VS_counter[2]  ; clk_50       ; clk_50      ; 0.000        ; 0.233      ; 0.988      ;
; 0.672  ; VS_counter[7]  ; VS_counter[0]  ; clk_50       ; clk_50      ; 0.000        ; 0.233      ; 0.989      ;
; 0.683  ; HS_counter[4]  ; VGA_HS[0]~reg0 ; clk_50       ; clk_50      ; 0.000        ; 0.232      ; 0.999      ;
; 0.687  ; HS_counter[3]  ; HS_counter[0]  ; clk_50       ; clk_50      ; 0.000        ; 0.035      ; 0.806      ;
; 0.694  ; HS_counter[10] ; HS_counter[10] ; clk_50       ; clk_50      ; 0.000        ; 0.035      ; 0.813      ;
; 0.695  ; HS_counter[3]  ; HS_counter[2]  ; clk_50       ; clk_50      ; 0.000        ; 0.035      ; 0.814      ;
; 0.699  ; VS_counter[1]  ; VS_counter[9]  ; clk_50       ; clk_50      ; 0.000        ; 0.233      ; 1.016      ;
; 0.703  ; HS_counter[7]  ; HS_counter[7]  ; clk_50       ; clk_50      ; 0.000        ; 0.036      ; 0.823      ;
; 0.703  ; VS_counter[3]  ; VS_counter[9]  ; clk_50       ; clk_50      ; 0.000        ; 0.232      ; 1.019      ;
; 0.705  ; VS_counter[1]  ; VS_counter[4]  ; clk_50       ; clk_50      ; 0.000        ; 0.233      ; 1.022      ;
; 0.707  ; VS_counter[4]  ; VS_counter[2]  ; clk_50       ; clk_50      ; 0.000        ; 0.043      ; 0.834      ;
; 0.707  ; HS_counter[2]  ; HS_counter[2]  ; clk_50       ; clk_50      ; 0.000        ; 0.036      ; 0.827      ;
; 0.708  ; VS_counter[9]  ; VS_counter[2]  ; clk_50       ; clk_50      ; 0.000        ; 0.043      ; 0.835      ;
; 0.709  ; VS_counter[3]  ; VS_counter[4]  ; clk_50       ; clk_50      ; 0.000        ; 0.232      ; 1.025      ;
; 0.712  ; HS_counter[8]  ; HS_counter[8]  ; clk_50       ; clk_50      ; 0.000        ; 0.036      ; 0.832      ;
; 0.713  ; VS_counter[0]  ; VS_counter[2]  ; clk_50       ; clk_50      ; 0.000        ; 0.043      ; 0.840      ;
; 0.728  ; HS_counter[8]  ; HS_counter[5]  ; clk_50       ; clk_50      ; 0.000        ; 0.036      ; 0.848      ;
; 0.732  ; HS_counter[5]  ; HS_counter[3]  ; clk_50       ; clk_50      ; 0.000        ; 0.035      ; 0.851      ;
; 0.735  ; HS_counter[5]  ; HS_counter[4]  ; clk_50       ; clk_50      ; 0.000        ; 0.035      ; 0.854      ;
; 0.736  ; VS_counter[6]  ; VS_counter[5]  ; clk_50       ; clk_50      ; 0.000        ; 0.036      ; 0.856      ;
; 0.739  ; HS_counter[5]  ; HS_counter[0]  ; clk_50       ; clk_50      ; 0.000        ; 0.035      ; 0.858      ;
; 0.740  ; VS_counter[2]  ; VS_counter[0]  ; clk_50       ; clk_50      ; 0.000        ; 0.043      ; 0.867      ;
; 0.743  ; HS_counter[4]  ; HS_counter[3]  ; clk_50       ; clk_50      ; 0.000        ; 0.035      ; 0.862      ;
; 0.746  ; VS_counter[1]  ; VGA_VS[0]~reg0 ; clk_50       ; clk_50      ; 0.000        ; 0.233      ; 1.063      ;
; 0.746  ; VS_counter[7]  ; VS_counter[6]  ; clk_50       ; clk_50      ; 0.000        ; 0.036      ; 0.866      ;
; 0.747  ; HS_counter[3]  ; HS_counter[1]  ; clk_50       ; clk_50      ; 0.000        ; 0.035      ; 0.866      ;
; 0.747  ; HS_counter[5]  ; HS_counter[2]  ; clk_50       ; clk_50      ; 0.000        ; 0.035      ; 0.866      ;
; 0.748  ; VS_counter[8]  ; VS_counter[0]  ; clk_50       ; clk_50      ; 0.000        ; 0.233      ; 1.065      ;
; 0.749  ; VS_counter[7]  ; VS_counter[5]  ; clk_50       ; clk_50      ; 0.000        ; 0.036      ; 0.869      ;
; 0.750  ; HS_counter[4]  ; HS_counter[0]  ; clk_50       ; clk_50      ; 0.000        ; 0.035      ; 0.869      ;
; 0.750  ; VS_counter[3]  ; VGA_VS[0]~reg0 ; clk_50       ; clk_50      ; 0.000        ; 0.232      ; 1.066      ;
; 0.758  ; HS_counter[4]  ; HS_counter[2]  ; clk_50       ; clk_50      ; 0.000        ; 0.035      ; 0.877      ;
; 0.776  ; VS_counter[5]  ; VS_counter[9]  ; clk_50       ; clk_50      ; 0.000        ; 0.233      ; 1.093      ;
; 0.778  ; HS_counter[8]  ; VGA_HS[0]~reg0 ; clk_50       ; clk_50      ; 0.000        ; 0.233      ; 1.095      ;
; 0.783  ; VS_counter[5]  ; VS_counter[3]  ; clk_50       ; clk_50      ; 0.000        ; 0.036      ; 0.903      ;
; 0.794  ; HS_counter[2]  ; HS_counter[0]  ; clk_50       ; clk_50      ; 0.000        ; 0.036      ; 0.914      ;
; 0.795  ; VS_counter[6]  ; V_visible.1    ; clk_50       ; clk_50      ; 0.000        ; 0.039      ; 0.918      ;
; 0.797  ; HS_counter[5]  ; HS_counter[10] ; clk_50       ; clk_50      ; 0.000        ; 0.035      ; 0.916      ;
; 0.798  ; VS_counter[8]  ; VS_counter[6]  ; clk_50       ; clk_50      ; 0.000        ; 0.036      ; 0.918      ;
; 0.799  ; HS_counter[5]  ; HS_counter[9]  ; clk_50       ; clk_50      ; 0.000        ; 0.035      ; 0.918      ;
; 0.799  ; HS_counter[5]  ; HS_counter[1]  ; clk_50       ; clk_50      ; 0.000        ; 0.035      ; 0.918      ;
; 0.800  ; HS_counter[8]  ; H_visible.1    ; clk_50       ; clk_50      ; 0.000        ; 0.037      ; 0.921      ;
; 0.800  ; HS_counter[3]  ; HS_counter[10] ; clk_50       ; clk_50      ; 0.000        ; 0.035      ; 0.919      ;
; 0.801  ; HS_counter[3]  ; HS_counter[4]  ; clk_50       ; clk_50      ; 0.000        ; 0.035      ; 0.920      ;
; 0.801  ; VS_counter[8]  ; VS_counter[5]  ; clk_50       ; clk_50      ; 0.000        ; 0.036      ; 0.921      ;
; 0.802  ; VS_counter[8]  ; VS_counter[7]  ; clk_50       ; clk_50      ; 0.000        ; 0.036      ; 0.922      ;
; 0.802  ; HS_counter[9]  ; HS_counter[8]  ; clk_50       ; clk_50      ; 0.000        ; 0.035      ; 0.921      ;
; 0.804  ; VS_counter[4]  ; VS_counter[3]  ; clk_50       ; clk_50      ; 0.000        ; -0.154     ; 0.734      ;
+--------+----------------+----------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_25[0]'                                                                        ;
+-------+-------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node   ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------+-------------------+--------------+-------------+--------------+------------+------------+
; 0.379 ; V_visible.1 ; VGA_BUS_R[0]~reg0 ; clk_50       ; clk_25[0]   ; 0.000        ; -0.136     ; 0.357      ;
; 0.380 ; V_visible.1 ; VGA_BUS_R[3]~reg0 ; clk_50       ; clk_25[0]   ; 0.000        ; -0.136     ; 0.358      ;
; 0.380 ; V_visible.1 ; VGA_BUS_R[2]~reg0 ; clk_50       ; clk_25[0]   ; 0.000        ; -0.136     ; 0.358      ;
; 0.380 ; V_visible.1 ; VGA_BUS_R[1]~reg0 ; clk_50       ; clk_25[0]   ; 0.000        ; -0.136     ; 0.358      ;
; 0.382 ; V_visible.1 ; VGA_BUS_G[2]~reg0 ; clk_50       ; clk_25[0]   ; 0.000        ; -0.136     ; 0.360      ;
; 0.382 ; V_visible.1 ; VGA_BUS_B[3]~reg0 ; clk_50       ; clk_25[0]   ; 0.000        ; -0.136     ; 0.360      ;
; 0.382 ; V_visible.1 ; VGA_BUS_B[2]~reg0 ; clk_50       ; clk_25[0]   ; 0.000        ; -0.136     ; 0.360      ;
; 0.383 ; V_visible.1 ; VGA_BUS_G[1]~reg0 ; clk_50       ; clk_25[0]   ; 0.000        ; -0.136     ; 0.361      ;
; 0.383 ; V_visible.1 ; VGA_BUS_G[0]~reg0 ; clk_50       ; clk_25[0]   ; 0.000        ; -0.136     ; 0.361      ;
; 0.384 ; V_visible.1 ; VGA_BUS_G[3]~reg0 ; clk_50       ; clk_25[0]   ; 0.000        ; -0.136     ; 0.362      ;
; 0.440 ; H_visible.1 ; VGA_BUS_R[0]~reg0 ; clk_50       ; clk_25[0]   ; 0.000        ; -0.136     ; 0.418      ;
; 0.443 ; H_visible.1 ; VGA_BUS_R[3]~reg0 ; clk_50       ; clk_25[0]   ; 0.000        ; -0.136     ; 0.421      ;
; 0.444 ; H_visible.1 ; VGA_BUS_R[2]~reg0 ; clk_50       ; clk_25[0]   ; 0.000        ; -0.136     ; 0.422      ;
; 0.445 ; H_visible.1 ; VGA_BUS_B[2]~reg0 ; clk_50       ; clk_25[0]   ; 0.000        ; -0.136     ; 0.423      ;
; 0.446 ; H_visible.1 ; VGA_BUS_R[1]~reg0 ; clk_50       ; clk_25[0]   ; 0.000        ; -0.136     ; 0.424      ;
; 0.449 ; H_visible.1 ; VGA_BUS_G[2]~reg0 ; clk_50       ; clk_25[0]   ; 0.000        ; -0.136     ; 0.427      ;
; 0.449 ; H_visible.1 ; VGA_BUS_B[3]~reg0 ; clk_50       ; clk_25[0]   ; 0.000        ; -0.136     ; 0.427      ;
; 0.450 ; H_visible.1 ; VGA_BUS_G[1]~reg0 ; clk_50       ; clk_25[0]   ; 0.000        ; -0.136     ; 0.428      ;
; 0.451 ; H_visible.1 ; VGA_BUS_G[0]~reg0 ; clk_50       ; clk_25[0]   ; 0.000        ; -0.136     ; 0.429      ;
; 0.451 ; H_visible.1 ; VGA_BUS_G[3]~reg0 ; clk_50       ; clk_25[0]   ; 0.000        ; -0.136     ; 0.429      ;
+-------+-------------+-------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk_50'                                                             ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk_50 ; Rise       ; clk_50                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_50 ; Rise       ; HS_counter[0]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_50 ; Rise       ; HS_counter[10]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_50 ; Rise       ; HS_counter[1]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_50 ; Rise       ; HS_counter[2]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_50 ; Rise       ; HS_counter[3]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_50 ; Rise       ; HS_counter[4]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_50 ; Rise       ; HS_counter[5]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_50 ; Rise       ; HS_counter[6]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_50 ; Rise       ; HS_counter[7]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_50 ; Rise       ; HS_counter[8]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_50 ; Rise       ; HS_counter[9]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_50 ; Rise       ; H_visible.1                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_50 ; Rise       ; VGA_HS[0]~reg0               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_50 ; Rise       ; VGA_VS[0]~reg0               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_50 ; Rise       ; VS_counter[0]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_50 ; Rise       ; VS_counter[1]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_50 ; Rise       ; VS_counter[2]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_50 ; Rise       ; VS_counter[3]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_50 ; Rise       ; VS_counter[4]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_50 ; Rise       ; VS_counter[5]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_50 ; Rise       ; VS_counter[6]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_50 ; Rise       ; VS_counter[7]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_50 ; Rise       ; VS_counter[8]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_50 ; Rise       ; VS_counter[9]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_50 ; Rise       ; V_visible.1                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_50 ; Rise       ; clk_25[0]                    ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width  ; clk_50 ; Rise       ; VGA_HS[0]~reg0               ;
; -0.084 ; 0.100        ; 0.184          ; Low Pulse Width  ; clk_50 ; Rise       ; VGA_VS[0]~reg0               ;
; -0.084 ; 0.100        ; 0.184          ; Low Pulse Width  ; clk_50 ; Rise       ; VS_counter[0]                ;
; -0.084 ; 0.100        ; 0.184          ; Low Pulse Width  ; clk_50 ; Rise       ; VS_counter[2]                ;
; -0.084 ; 0.100        ; 0.184          ; Low Pulse Width  ; clk_50 ; Rise       ; VS_counter[4]                ;
; -0.084 ; 0.100        ; 0.184          ; Low Pulse Width  ; clk_50 ; Rise       ; VS_counter[9]                ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk_50 ; Rise       ; HS_counter[0]                ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk_50 ; Rise       ; HS_counter[10]               ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk_50 ; Rise       ; HS_counter[1]                ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk_50 ; Rise       ; HS_counter[3]                ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk_50 ; Rise       ; HS_counter[4]                ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk_50 ; Rise       ; HS_counter[5]                ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk_50 ; Rise       ; HS_counter[6]                ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk_50 ; Rise       ; HS_counter[9]                ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk_50 ; Rise       ; H_visible.1                  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk_50 ; Rise       ; V_visible.1                  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk_50 ; Rise       ; clk_25[0]                    ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk_50 ; Rise       ; HS_counter[2]                ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk_50 ; Rise       ; HS_counter[7]                ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk_50 ; Rise       ; HS_counter[8]                ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk_50 ; Rise       ; VS_counter[1]                ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk_50 ; Rise       ; VS_counter[3]                ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk_50 ; Rise       ; VS_counter[5]                ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk_50 ; Rise       ; VS_counter[6]                ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk_50 ; Rise       ; VS_counter[7]                ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk_50 ; Rise       ; VS_counter[8]                ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width  ; clk_50 ; Rise       ; VGA_HS[0]~reg0|clk           ;
; 0.096  ; 0.096        ; 0.000          ; Low Pulse Width  ; clk_50 ; Rise       ; VGA_VS[0]~reg0|clk           ;
; 0.096  ; 0.096        ; 0.000          ; Low Pulse Width  ; clk_50 ; Rise       ; VS_counter[0]|clk            ;
; 0.096  ; 0.096        ; 0.000          ; Low Pulse Width  ; clk_50 ; Rise       ; VS_counter[2]|clk            ;
; 0.096  ; 0.096        ; 0.000          ; Low Pulse Width  ; clk_50 ; Rise       ; VS_counter[4]|clk            ;
; 0.096  ; 0.096        ; 0.000          ; Low Pulse Width  ; clk_50 ; Rise       ; VS_counter[9]|clk            ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; clk_50 ; Rise       ; clk_50~input|o               ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk_50 ; Rise       ; HS_counter[10]|clk           ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk_50 ; Rise       ; HS_counter[2]|clk            ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk_50 ; Rise       ; HS_counter[4]|clk            ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk_50 ; Rise       ; HS_counter[6]|clk            ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk_50 ; Rise       ; HS_counter[7]|clk            ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk_50 ; Rise       ; HS_counter[8]|clk            ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk_50 ; Rise       ; H_visible.1|clk              ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk_50 ; Rise       ; V_visible.1|clk              ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk_50 ; Rise       ; HS_counter[0]|clk            ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk_50 ; Rise       ; HS_counter[1]|clk            ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk_50 ; Rise       ; HS_counter[3]|clk            ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk_50 ; Rise       ; HS_counter[5]|clk            ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk_50 ; Rise       ; HS_counter[9]|clk            ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk_50 ; Rise       ; VS_counter[1]|clk            ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk_50 ; Rise       ; VS_counter[5]|clk            ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk_50 ; Rise       ; VS_counter[6]|clk            ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk_50 ; Rise       ; VS_counter[7]|clk            ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk_50 ; Rise       ; VS_counter[8]|clk            ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk_50 ; Rise       ; clk_25[0]|clk                ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; clk_50 ; Rise       ; VS_counter[3]|clk            ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; clk_50 ; Rise       ; clk_50~inputclkctrl|inclk[0] ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; clk_50 ; Rise       ; clk_50~inputclkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_50 ; Rise       ; clk_50~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_50 ; Rise       ; clk_50~input|i               ;
; 0.653  ; 0.869        ; 0.216          ; High Pulse Width ; clk_50 ; Rise       ; VS_counter[3]                ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk_50 ; Rise       ; HS_counter[0]                ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk_50 ; Rise       ; HS_counter[1]                ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk_50 ; Rise       ; HS_counter[3]                ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk_50 ; Rise       ; HS_counter[5]                ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk_50 ; Rise       ; HS_counter[9]                ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk_50 ; Rise       ; VS_counter[1]                ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk_50 ; Rise       ; VS_counter[5]                ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk_50 ; Rise       ; VS_counter[6]                ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk_50 ; Rise       ; VS_counter[7]                ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk_50 ; Rise       ; VS_counter[8]                ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk_50 ; Rise       ; clk_25[0]                    ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; clk_50 ; Rise       ; HS_counter[10]               ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; clk_50 ; Rise       ; HS_counter[2]                ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; clk_50 ; Rise       ; HS_counter[4]                ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; clk_50 ; Rise       ; HS_counter[6]                ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk_25[0]'                                                           ;
+--------+--------------+----------------+------------------+-----------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+-----------+------------+----------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_25[0] ; Rise       ; VGA_BUS_B[2]~reg0          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_25[0] ; Rise       ; VGA_BUS_B[3]~reg0          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_25[0] ; Rise       ; VGA_BUS_G[0]~reg0          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_25[0] ; Rise       ; VGA_BUS_G[1]~reg0          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_25[0] ; Rise       ; VGA_BUS_G[2]~reg0          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_25[0] ; Rise       ; VGA_BUS_G[3]~reg0          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_25[0] ; Rise       ; VGA_BUS_R[0]~reg0          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_25[0] ; Rise       ; VGA_BUS_R[1]~reg0          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_25[0] ; Rise       ; VGA_BUS_R[2]~reg0          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_25[0] ; Rise       ; VGA_BUS_R[3]~reg0          ;
; 0.287  ; 0.471        ; 0.184          ; Low Pulse Width  ; clk_25[0] ; Rise       ; VGA_BUS_B[2]~reg0          ;
; 0.287  ; 0.471        ; 0.184          ; Low Pulse Width  ; clk_25[0] ; Rise       ; VGA_BUS_B[3]~reg0          ;
; 0.287  ; 0.471        ; 0.184          ; Low Pulse Width  ; clk_25[0] ; Rise       ; VGA_BUS_G[0]~reg0          ;
; 0.287  ; 0.471        ; 0.184          ; Low Pulse Width  ; clk_25[0] ; Rise       ; VGA_BUS_G[1]~reg0          ;
; 0.287  ; 0.471        ; 0.184          ; Low Pulse Width  ; clk_25[0] ; Rise       ; VGA_BUS_G[2]~reg0          ;
; 0.287  ; 0.471        ; 0.184          ; Low Pulse Width  ; clk_25[0] ; Rise       ; VGA_BUS_G[3]~reg0          ;
; 0.287  ; 0.471        ; 0.184          ; Low Pulse Width  ; clk_25[0] ; Rise       ; VGA_BUS_R[0]~reg0          ;
; 0.287  ; 0.471        ; 0.184          ; Low Pulse Width  ; clk_25[0] ; Rise       ; VGA_BUS_R[1]~reg0          ;
; 0.287  ; 0.471        ; 0.184          ; Low Pulse Width  ; clk_25[0] ; Rise       ; VGA_BUS_R[2]~reg0          ;
; 0.287  ; 0.471        ; 0.184          ; Low Pulse Width  ; clk_25[0] ; Rise       ; VGA_BUS_R[3]~reg0          ;
; 0.311  ; 0.527        ; 0.216          ; High Pulse Width ; clk_25[0] ; Rise       ; VGA_BUS_B[2]~reg0          ;
; 0.311  ; 0.527        ; 0.216          ; High Pulse Width ; clk_25[0] ; Rise       ; VGA_BUS_B[3]~reg0          ;
; 0.311  ; 0.527        ; 0.216          ; High Pulse Width ; clk_25[0] ; Rise       ; VGA_BUS_G[0]~reg0          ;
; 0.311  ; 0.527        ; 0.216          ; High Pulse Width ; clk_25[0] ; Rise       ; VGA_BUS_G[1]~reg0          ;
; 0.311  ; 0.527        ; 0.216          ; High Pulse Width ; clk_25[0] ; Rise       ; VGA_BUS_G[2]~reg0          ;
; 0.311  ; 0.527        ; 0.216          ; High Pulse Width ; clk_25[0] ; Rise       ; VGA_BUS_G[3]~reg0          ;
; 0.311  ; 0.527        ; 0.216          ; High Pulse Width ; clk_25[0] ; Rise       ; VGA_BUS_R[0]~reg0          ;
; 0.311  ; 0.527        ; 0.216          ; High Pulse Width ; clk_25[0] ; Rise       ; VGA_BUS_R[1]~reg0          ;
; 0.311  ; 0.527        ; 0.216          ; High Pulse Width ; clk_25[0] ; Rise       ; VGA_BUS_R[2]~reg0          ;
; 0.311  ; 0.527        ; 0.216          ; High Pulse Width ; clk_25[0] ; Rise       ; VGA_BUS_R[3]~reg0          ;
; 0.467  ; 0.467        ; 0.000          ; Low Pulse Width  ; clk_25[0] ; Rise       ; VGA_BUS_B[2]~reg0|clk      ;
; 0.467  ; 0.467        ; 0.000          ; Low Pulse Width  ; clk_25[0] ; Rise       ; VGA_BUS_B[3]~reg0|clk      ;
; 0.467  ; 0.467        ; 0.000          ; Low Pulse Width  ; clk_25[0] ; Rise       ; VGA_BUS_G[0]~reg0|clk      ;
; 0.467  ; 0.467        ; 0.000          ; Low Pulse Width  ; clk_25[0] ; Rise       ; VGA_BUS_G[1]~reg0|clk      ;
; 0.467  ; 0.467        ; 0.000          ; Low Pulse Width  ; clk_25[0] ; Rise       ; VGA_BUS_G[2]~reg0|clk      ;
; 0.467  ; 0.467        ; 0.000          ; Low Pulse Width  ; clk_25[0] ; Rise       ; VGA_BUS_G[3]~reg0|clk      ;
; 0.467  ; 0.467        ; 0.000          ; Low Pulse Width  ; clk_25[0] ; Rise       ; VGA_BUS_R[0]~reg0|clk      ;
; 0.467  ; 0.467        ; 0.000          ; Low Pulse Width  ; clk_25[0] ; Rise       ; VGA_BUS_R[1]~reg0|clk      ;
; 0.467  ; 0.467        ; 0.000          ; Low Pulse Width  ; clk_25[0] ; Rise       ; VGA_BUS_R[2]~reg0|clk      ;
; 0.467  ; 0.467        ; 0.000          ; Low Pulse Width  ; clk_25[0] ; Rise       ; VGA_BUS_R[3]~reg0|clk      ;
; 0.476  ; 0.476        ; 0.000          ; Low Pulse Width  ; clk_25[0] ; Rise       ; clk_25[0]~clkctrl|inclk[0] ;
; 0.476  ; 0.476        ; 0.000          ; Low Pulse Width  ; clk_25[0] ; Rise       ; clk_25[0]~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_25[0] ; Rise       ; clk_25[0]|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_25[0] ; Rise       ; clk_25[0]|q                ;
; 0.524  ; 0.524        ; 0.000          ; High Pulse Width ; clk_25[0] ; Rise       ; clk_25[0]~clkctrl|inclk[0] ;
; 0.524  ; 0.524        ; 0.000          ; High Pulse Width ; clk_25[0] ; Rise       ; clk_25[0]~clkctrl|outclk   ;
; 0.533  ; 0.533        ; 0.000          ; High Pulse Width ; clk_25[0] ; Rise       ; VGA_BUS_B[2]~reg0|clk      ;
; 0.533  ; 0.533        ; 0.000          ; High Pulse Width ; clk_25[0] ; Rise       ; VGA_BUS_B[3]~reg0|clk      ;
; 0.533  ; 0.533        ; 0.000          ; High Pulse Width ; clk_25[0] ; Rise       ; VGA_BUS_G[0]~reg0|clk      ;
; 0.533  ; 0.533        ; 0.000          ; High Pulse Width ; clk_25[0] ; Rise       ; VGA_BUS_G[1]~reg0|clk      ;
; 0.533  ; 0.533        ; 0.000          ; High Pulse Width ; clk_25[0] ; Rise       ; VGA_BUS_G[2]~reg0|clk      ;
; 0.533  ; 0.533        ; 0.000          ; High Pulse Width ; clk_25[0] ; Rise       ; VGA_BUS_G[3]~reg0|clk      ;
; 0.533  ; 0.533        ; 0.000          ; High Pulse Width ; clk_25[0] ; Rise       ; VGA_BUS_R[0]~reg0|clk      ;
; 0.533  ; 0.533        ; 0.000          ; High Pulse Width ; clk_25[0] ; Rise       ; VGA_BUS_R[1]~reg0|clk      ;
; 0.533  ; 0.533        ; 0.000          ; High Pulse Width ; clk_25[0] ; Rise       ; VGA_BUS_R[2]~reg0|clk      ;
; 0.533  ; 0.533        ; 0.000          ; High Pulse Width ; clk_25[0] ; Rise       ; VGA_BUS_R[3]~reg0|clk      ;
+--------+--------------+----------------+------------------+-----------+------------+----------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; INPUT_SWS[*]  ; clk_25[0]  ; 1.212 ; 1.826 ; Rise       ; clk_25[0]       ;
;  INPUT_SWS[0] ; clk_25[0]  ; 1.070 ; 1.652 ; Rise       ; clk_25[0]       ;
;  INPUT_SWS[1] ; clk_25[0]  ; 1.163 ; 1.765 ; Rise       ; clk_25[0]       ;
;  INPUT_SWS[2] ; clk_25[0]  ; 1.201 ; 1.819 ; Rise       ; clk_25[0]       ;
;  INPUT_SWS[3] ; clk_25[0]  ; 1.173 ; 1.780 ; Rise       ; clk_25[0]       ;
;  INPUT_SWS[4] ; clk_25[0]  ; 1.187 ; 1.793 ; Rise       ; clk_25[0]       ;
;  INPUT_SWS[5] ; clk_25[0]  ; 1.167 ; 1.766 ; Rise       ; clk_25[0]       ;
;  INPUT_SWS[6] ; clk_25[0]  ; 1.181 ; 1.795 ; Rise       ; clk_25[0]       ;
;  INPUT_SWS[7] ; clk_25[0]  ; 1.172 ; 1.776 ; Rise       ; clk_25[0]       ;
;  INPUT_SWS[8] ; clk_25[0]  ; 1.212 ; 1.826 ; Rise       ; clk_25[0]       ;
;  INPUT_SWS[9] ; clk_25[0]  ; 1.181 ; 1.773 ; Rise       ; clk_25[0]       ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; INPUT_SWS[*]  ; clk_25[0]  ; -0.843 ; -1.400 ; Rise       ; clk_25[0]       ;
;  INPUT_SWS[0] ; clk_25[0]  ; -0.843 ; -1.400 ; Rise       ; clk_25[0]       ;
;  INPUT_SWS[1] ; clk_25[0]  ; -0.933 ; -1.508 ; Rise       ; clk_25[0]       ;
;  INPUT_SWS[2] ; clk_25[0]  ; -0.969 ; -1.562 ; Rise       ; clk_25[0]       ;
;  INPUT_SWS[3] ; clk_25[0]  ; -0.942 ; -1.525 ; Rise       ; clk_25[0]       ;
;  INPUT_SWS[4] ; clk_25[0]  ; -0.956 ; -1.536 ; Rise       ; clk_25[0]       ;
;  INPUT_SWS[5] ; clk_25[0]  ; -0.935 ; -1.511 ; Rise       ; clk_25[0]       ;
;  INPUT_SWS[6] ; clk_25[0]  ; -0.949 ; -1.540 ; Rise       ; clk_25[0]       ;
;  INPUT_SWS[7] ; clk_25[0]  ; -0.942 ; -1.519 ; Rise       ; clk_25[0]       ;
;  INPUT_SWS[8] ; clk_25[0]  ; -0.979 ; -1.569 ; Rise       ; clk_25[0]       ;
;  INPUT_SWS[9] ; clk_25[0]  ; -0.953 ; -1.519 ; Rise       ; clk_25[0]       ;
+---------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; VGA_BUS_B[*]  ; clk_25[0]  ; 4.255 ; 4.430 ; Rise       ; clk_25[0]       ;
;  VGA_BUS_B[2] ; clk_25[0]  ; 4.255 ; 4.430 ; Rise       ; clk_25[0]       ;
;  VGA_BUS_B[3] ; clk_25[0]  ; 3.855 ; 4.004 ; Rise       ; clk_25[0]       ;
; VGA_BUS_G[*]  ; clk_25[0]  ; 4.263 ; 4.463 ; Rise       ; clk_25[0]       ;
;  VGA_BUS_G[0] ; clk_25[0]  ; 4.263 ; 4.463 ; Rise       ; clk_25[0]       ;
;  VGA_BUS_G[1] ; clk_25[0]  ; 3.685 ; 3.803 ; Rise       ; clk_25[0]       ;
;  VGA_BUS_G[2] ; clk_25[0]  ; 4.173 ; 4.325 ; Rise       ; clk_25[0]       ;
;  VGA_BUS_G[3] ; clk_25[0]  ; 3.709 ; 3.817 ; Rise       ; clk_25[0]       ;
; VGA_BUS_R[*]  ; clk_25[0]  ; 4.025 ; 4.192 ; Rise       ; clk_25[0]       ;
;  VGA_BUS_R[0] ; clk_25[0]  ; 3.807 ; 3.927 ; Rise       ; clk_25[0]       ;
;  VGA_BUS_R[1] ; clk_25[0]  ; 4.025 ; 4.192 ; Rise       ; clk_25[0]       ;
;  VGA_BUS_R[2] ; clk_25[0]  ; 3.989 ; 4.133 ; Rise       ; clk_25[0]       ;
;  VGA_BUS_R[3] ; clk_25[0]  ; 3.687 ; 3.808 ; Rise       ; clk_25[0]       ;
; VGA_HS[*]     ; clk_50     ; 4.323 ; 4.195 ; Rise       ; clk_50          ;
;  VGA_HS[0]    ; clk_50     ; 4.323 ; 4.195 ; Rise       ; clk_50          ;
; VGA_VS[*]     ; clk_50     ; 4.540 ; 4.402 ; Rise       ; clk_50          ;
;  VGA_VS[0]    ; clk_50     ; 4.540 ; 4.402 ; Rise       ; clk_50          ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; VGA_BUS_B[*]  ; clk_25[0]  ; 3.752 ; 3.894 ; Rise       ; clk_25[0]       ;
;  VGA_BUS_B[2] ; clk_25[0]  ; 4.137 ; 4.304 ; Rise       ; clk_25[0]       ;
;  VGA_BUS_B[3] ; clk_25[0]  ; 3.752 ; 3.894 ; Rise       ; clk_25[0]       ;
; VGA_BUS_G[*]  ; clk_25[0]  ; 3.589 ; 3.701 ; Rise       ; clk_25[0]       ;
;  VGA_BUS_G[0] ; clk_25[0]  ; 4.144 ; 4.336 ; Rise       ; clk_25[0]       ;
;  VGA_BUS_G[1] ; clk_25[0]  ; 3.589 ; 3.701 ; Rise       ; clk_25[0]       ;
;  VGA_BUS_G[2] ; clk_25[0]  ; 4.057 ; 4.203 ; Rise       ; clk_25[0]       ;
;  VGA_BUS_G[3] ; clk_25[0]  ; 3.612 ; 3.715 ; Rise       ; clk_25[0]       ;
; VGA_BUS_R[*]  ; clk_25[0]  ; 3.592 ; 3.707 ; Rise       ; clk_25[0]       ;
;  VGA_BUS_R[0] ; clk_25[0]  ; 3.706 ; 3.821 ; Rise       ; clk_25[0]       ;
;  VGA_BUS_R[1] ; clk_25[0]  ; 3.914 ; 4.075 ; Rise       ; clk_25[0]       ;
;  VGA_BUS_R[2] ; clk_25[0]  ; 3.881 ; 4.019 ; Rise       ; clk_25[0]       ;
;  VGA_BUS_R[3] ; clk_25[0]  ; 3.592 ; 3.707 ; Rise       ; clk_25[0]       ;
; VGA_HS[*]     ; clk_50     ; 4.219 ; 4.097 ; Rise       ; clk_50          ;
;  VGA_HS[0]    ; clk_50     ; 4.219 ; 4.097 ; Rise       ; clk_50          ;
; VGA_VS[*]     ; clk_50     ; 4.428 ; 4.296 ; Rise       ; clk_50          ;
;  VGA_VS[0]    ; clk_50     ; 4.428 ; 4.296 ; Rise       ; clk_50          ;
+---------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+---------+--------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+--------+----------+---------+---------------------+
; Worst-case Slack ; -2.174  ; -0.218 ; N/A      ; N/A     ; -3.000              ;
;  clk_25[0]       ; -0.384  ; 0.379  ; N/A      ; N/A     ; -1.000              ;
;  clk_50          ; -2.174  ; -0.218 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -50.572 ; -0.218 ; 0.0      ; 0.0     ; -40.616             ;
;  clk_25[0]       ; -3.791  ; 0.000  ; N/A      ; N/A     ; -10.000             ;
;  clk_50          ; -46.781 ; -0.218 ; N/A      ; N/A     ; -30.616             ;
+------------------+---------+--------+----------+---------+---------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; INPUT_SWS[*]  ; clk_25[0]  ; 2.193 ; 2.629 ; Rise       ; clk_25[0]       ;
;  INPUT_SWS[0] ; clk_25[0]  ; 1.962 ; 2.374 ; Rise       ; clk_25[0]       ;
;  INPUT_SWS[1] ; clk_25[0]  ; 2.108 ; 2.552 ; Rise       ; clk_25[0]       ;
;  INPUT_SWS[2] ; clk_25[0]  ; 2.193 ; 2.629 ; Rise       ; clk_25[0]       ;
;  INPUT_SWS[3] ; clk_25[0]  ; 2.143 ; 2.566 ; Rise       ; clk_25[0]       ;
;  INPUT_SWS[4] ; clk_25[0]  ; 2.157 ; 2.599 ; Rise       ; clk_25[0]       ;
;  INPUT_SWS[5] ; clk_25[0]  ; 2.123 ; 2.547 ; Rise       ; clk_25[0]       ;
;  INPUT_SWS[6] ; clk_25[0]  ; 2.161 ; 2.590 ; Rise       ; clk_25[0]       ;
;  INPUT_SWS[7] ; clk_25[0]  ; 2.116 ; 2.545 ; Rise       ; clk_25[0]       ;
;  INPUT_SWS[8] ; clk_25[0]  ; 2.181 ; 2.621 ; Rise       ; clk_25[0]       ;
;  INPUT_SWS[9] ; clk_25[0]  ; 2.110 ; 2.525 ; Rise       ; clk_25[0]       ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; INPUT_SWS[*]  ; clk_25[0]  ; -0.843 ; -1.400 ; Rise       ; clk_25[0]       ;
;  INPUT_SWS[0] ; clk_25[0]  ; -0.843 ; -1.400 ; Rise       ; clk_25[0]       ;
;  INPUT_SWS[1] ; clk_25[0]  ; -0.933 ; -1.508 ; Rise       ; clk_25[0]       ;
;  INPUT_SWS[2] ; clk_25[0]  ; -0.969 ; -1.562 ; Rise       ; clk_25[0]       ;
;  INPUT_SWS[3] ; clk_25[0]  ; -0.942 ; -1.525 ; Rise       ; clk_25[0]       ;
;  INPUT_SWS[4] ; clk_25[0]  ; -0.956 ; -1.536 ; Rise       ; clk_25[0]       ;
;  INPUT_SWS[5] ; clk_25[0]  ; -0.935 ; -1.511 ; Rise       ; clk_25[0]       ;
;  INPUT_SWS[6] ; clk_25[0]  ; -0.949 ; -1.540 ; Rise       ; clk_25[0]       ;
;  INPUT_SWS[7] ; clk_25[0]  ; -0.942 ; -1.519 ; Rise       ; clk_25[0]       ;
;  INPUT_SWS[8] ; clk_25[0]  ; -0.979 ; -1.569 ; Rise       ; clk_25[0]       ;
;  INPUT_SWS[9] ; clk_25[0]  ; -0.953 ; -1.519 ; Rise       ; clk_25[0]       ;
+---------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; VGA_BUS_B[*]  ; clk_25[0]  ; 7.061 ; 7.179 ; Rise       ; clk_25[0]       ;
;  VGA_BUS_B[2] ; clk_25[0]  ; 7.061 ; 7.179 ; Rise       ; clk_25[0]       ;
;  VGA_BUS_B[3] ; clk_25[0]  ; 6.412 ; 6.465 ; Rise       ; clk_25[0]       ;
; VGA_BUS_G[*]  ; clk_25[0]  ; 7.089 ; 7.243 ; Rise       ; clk_25[0]       ;
;  VGA_BUS_G[0] ; clk_25[0]  ; 7.089 ; 7.243 ; Rise       ; clk_25[0]       ;
;  VGA_BUS_G[1] ; clk_25[0]  ; 6.131 ; 6.185 ; Rise       ; clk_25[0]       ;
;  VGA_BUS_G[2] ; clk_25[0]  ; 7.020 ; 7.011 ; Rise       ; clk_25[0]       ;
;  VGA_BUS_G[3] ; clk_25[0]  ; 6.151 ; 6.231 ; Rise       ; clk_25[0]       ;
; VGA_BUS_R[*]  ; clk_25[0]  ; 6.661 ; 6.829 ; Rise       ; clk_25[0]       ;
;  VGA_BUS_R[0] ; clk_25[0]  ; 6.356 ; 6.377 ; Rise       ; clk_25[0]       ;
;  VGA_BUS_R[1] ; clk_25[0]  ; 6.661 ; 6.829 ; Rise       ; clk_25[0]       ;
;  VGA_BUS_R[2] ; clk_25[0]  ; 6.656 ; 6.745 ; Rise       ; clk_25[0]       ;
;  VGA_BUS_R[3] ; clk_25[0]  ; 6.066 ; 6.184 ; Rise       ; clk_25[0]       ;
; VGA_HS[*]     ; clk_50     ; 7.109 ; 6.995 ; Rise       ; clk_50          ;
;  VGA_HS[0]    ; clk_50     ; 7.109 ; 6.995 ; Rise       ; clk_50          ;
; VGA_VS[*]     ; clk_50     ; 7.427 ; 7.376 ; Rise       ; clk_50          ;
;  VGA_VS[0]    ; clk_50     ; 7.427 ; 7.376 ; Rise       ; clk_50          ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; VGA_BUS_B[*]  ; clk_25[0]  ; 3.752 ; 3.894 ; Rise       ; clk_25[0]       ;
;  VGA_BUS_B[2] ; clk_25[0]  ; 4.137 ; 4.304 ; Rise       ; clk_25[0]       ;
;  VGA_BUS_B[3] ; clk_25[0]  ; 3.752 ; 3.894 ; Rise       ; clk_25[0]       ;
; VGA_BUS_G[*]  ; clk_25[0]  ; 3.589 ; 3.701 ; Rise       ; clk_25[0]       ;
;  VGA_BUS_G[0] ; clk_25[0]  ; 4.144 ; 4.336 ; Rise       ; clk_25[0]       ;
;  VGA_BUS_G[1] ; clk_25[0]  ; 3.589 ; 3.701 ; Rise       ; clk_25[0]       ;
;  VGA_BUS_G[2] ; clk_25[0]  ; 4.057 ; 4.203 ; Rise       ; clk_25[0]       ;
;  VGA_BUS_G[3] ; clk_25[0]  ; 3.612 ; 3.715 ; Rise       ; clk_25[0]       ;
; VGA_BUS_R[*]  ; clk_25[0]  ; 3.592 ; 3.707 ; Rise       ; clk_25[0]       ;
;  VGA_BUS_R[0] ; clk_25[0]  ; 3.706 ; 3.821 ; Rise       ; clk_25[0]       ;
;  VGA_BUS_R[1] ; clk_25[0]  ; 3.914 ; 4.075 ; Rise       ; clk_25[0]       ;
;  VGA_BUS_R[2] ; clk_25[0]  ; 3.881 ; 4.019 ; Rise       ; clk_25[0]       ;
;  VGA_BUS_R[3] ; clk_25[0]  ; 3.592 ; 3.707 ; Rise       ; clk_25[0]       ;
; VGA_HS[*]     ; clk_50     ; 4.219 ; 4.097 ; Rise       ; clk_50          ;
;  VGA_HS[0]    ; clk_50     ; 4.219 ; 4.097 ; Rise       ; clk_50          ;
; VGA_VS[*]     ; clk_50     ; 4.428 ; 4.296 ; Rise       ; clk_50          ;
;  VGA_VS[0]    ; clk_50     ; 4.428 ; 4.296 ; Rise       ; clk_50          ;
+---------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; VGA_BUS_R[3]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_BUS_R[2]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_BUS_R[1]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_BUS_R[0]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_BUS_G[3]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_BUS_G[2]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_BUS_G[1]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_BUS_G[0]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_BUS_B[3]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_BUS_B[2]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_BUS_B[1]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_BUS_B[0]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_HS[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_VS[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; INPUT_SWS[3]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; INPUT_SWS[2]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; INPUT_SWS[1]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; INPUT_SWS[0]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; INPUT_SWS[7]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; INPUT_SWS[6]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; INPUT_SWS[5]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; INPUT_SWS[4]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; INPUT_SWS[9]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; INPUT_SWS[8]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk_50                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; VGA_BUS_R[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; VGA_BUS_R[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; VGA_BUS_R[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; VGA_BUS_R[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; VGA_BUS_G[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; VGA_BUS_G[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; VGA_BUS_G[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; VGA_BUS_G[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; VGA_BUS_B[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; VGA_BUS_B[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; VGA_BUS_B[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; VGA_BUS_B[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; VGA_HS[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; VGA_VS[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; VGA_BUS_R[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; VGA_BUS_R[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; VGA_BUS_R[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; VGA_BUS_R[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; VGA_BUS_G[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; VGA_BUS_G[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; VGA_BUS_G[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; VGA_BUS_G[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; VGA_BUS_B[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; VGA_BUS_B[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; VGA_BUS_B[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; VGA_BUS_B[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; VGA_HS[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; VGA_VS[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------+
; Setup Transfers                                                    ;
+------------+-----------+----------+----------+----------+----------+
; From Clock ; To Clock  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+-----------+----------+----------+----------+----------+
; clk_50     ; clk_25[0] ; 20       ; 0        ; 0        ; 0        ;
; clk_25[0]  ; clk_50    ; 1        ; 1        ; 0        ; 0        ;
; clk_50     ; clk_50    ; 1132     ; 0        ; 0        ; 0        ;
+------------+-----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+--------------------------------------------------------------------+
; Hold Transfers                                                     ;
+------------+-----------+----------+----------+----------+----------+
; From Clock ; To Clock  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+-----------+----------+----------+----------+----------+
; clk_50     ; clk_25[0] ; 20       ; 0        ; 0        ; 0        ;
; clk_25[0]  ; clk_50    ; 1        ; 1        ; 0        ; 0        ;
; clk_50     ; clk_50    ; 1132     ; 0        ; 0        ; 0        ;
+------------+-----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 10    ; 10   ;
; Unconstrained Input Port Paths  ; 10    ; 10   ;
; Unconstrained Output Ports      ; 12    ; 12   ;
; Unconstrained Output Port Paths ; 12    ; 12   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Wed Nov 27 10:33:00 2013
Info: Command: quartus_sta VGA_Memory_Controller -c VGA_Memory_Controller
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'VGA_Memory_Controller.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk_50 clk_50
    Info (332105): create_clock -period 1.000 -name clk_25[0] clk_25[0]
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.174
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.174       -46.781 clk_50 
    Info (332119):    -0.384        -3.791 clk_25[0] 
Info (332146): Worst-case hold slack is -0.188
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.188        -0.188 clk_50 
    Info (332119):     0.718         0.000 clk_25[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -29.000 clk_50 
    Info (332119):    -1.000       -10.000 clk_25[0] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.859
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.859       -39.493 clk_50 
    Info (332119):    -0.300        -2.937 clk_25[0] 
Info (332146): Worst-case hold slack is -0.218
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.218        -0.218 clk_50 
    Info (332119):     0.715         0.000 clk_25[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -29.000 clk_50 
    Info (332119):    -1.000       -10.000 clk_25[0] 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.764
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.764       -14.750 clk_50 
    Info (332119):     0.208         0.000 clk_25[0] 
Info (332146): Worst-case hold slack is -0.134
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.134        -0.134 clk_50 
    Info (332119):     0.379         0.000 clk_25[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -30.616 clk_50 
    Info (332119):    -1.000       -10.000 clk_25[0] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 435 megabytes
    Info: Processing ended: Wed Nov 27 10:33:03 2013
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


