<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:41:38.4138</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2022.07.20</applicationDate><applicationFlag>특허</applicationFlag><applicationNumber>10-2025-7009462</applicationNumber><claimCount>20</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>그래픽스 프로세서들에 대한 로직 슬롯 대 하드웨어 슬롯 맵핑</inventionTitle><inventionTitleEng>LOGICAL SLOT TO HARDWARE SLOT MAPPING FOR GRAPHICS PROCESSORS</inventionTitleEng><openDate>2025.04.08</openDate><openNumber>10-2025-0048386</openNumber><originalApplicationDate>2022.07.20</originalApplicationDate><originalApplicationKind>국제출원/분할</originalApplicationKind><originalApplicationNumber>10-2024-7004578</originalApplicationNumber><originalExaminationRequestDate>2025.03.21</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2025.03.21</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2018.01.01)</ipcDate><ipcNumber>G06T 1/20</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G06T 1/60</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2018.01.01)</ipcDate><ipcNumber>G06F 9/50</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo><familyApplicationNumber>1020247004578</familyApplicationNumber></familyInfo></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 개시된 기법들은 그래픽스 프로세서들에서의 작업 분배에 관한 것이다. 일부 실시예들에서, 장치는, 복수의 로직 슬롯들을 구현하는 회로부, 및 각각 다수의 분산형 하드웨어 슬롯들을 구현하는 그래픽스 프로세서 서브유닛들의 세트를 포함한다. 회로부는 그래픽스 작업의 제1 및 제2 세트들에 대한 상이한 분배 규칙들을 결정할 수 있고, 분배 규칙들에 기초하여 로직 슬롯들을 분산형 하드웨어 슬롯들에 맵핑할 수 있다. 다양한 실시예들에서, 개시된 기법들은 유리하게는, 다양한 크기들의 그래픽스 킥들을 위해 분산형 셰이더 프로세서들에 걸쳐 작업을 효율적으로 분배할 수 있다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2023.02.16</internationOpenDate><internationOpenNumber>WO2023018529</internationOpenNumber><internationalApplicationDate>2022.07.20</internationalApplicationDate><internationalApplicationNumber>PCT/US2022/037716</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 그래픽스 프로세서를 포함하는 장치로서, 상기 그래픽스 프로세서는,복수의 로직 슬롯들을 구현하는 회로부;다수의 분산형 하드웨어 슬롯들을 각각 구현하는 그래픽스 프로세서 서브유닛들의 세트 - 주어진 분산형 하드웨어 슬롯은 그래픽스 작업을 저장하도록 구성된 작업 큐 회로부 및 상기 저장된 그래픽스 작업에 대응하는 구성 레지스터들을 포함하고; 주어진 그래픽스 프로세서 서브유닛은 상기 주어진 그래픽스 프로세서 서브유닛의 다수의 분산형 하드웨어 슬롯들 내의 저장된 그래픽스 작업에 의해 특정된 명령어들을 실행하도록 구성된 셰이더 회로부를 포함함 -; 및제어 회로부를 포함하고, 상기 제어 회로부는,	소프트웨어 특정된 그래픽스 작업의 제1 세트, 및 상기 그래픽스 작업의 제1 세트에 대한 소프트웨어 표시된 우선순위 정보를 수신하도록;	상기 그래픽스 작업의 제1 세트를 제1 로직 슬롯에 할당하도록;	할당된 그래픽스 작업이 임계 우선순위 레벨을 충족하는 우선순위 레벨을 갖는 로직 슬롯들을 위해 예약되는 예약된 분산형 하드웨어 슬롯들의 세트를 결정하도록;	상기 그래픽스 프로세서 서브유닛들의 세트의 하나 이상의 그래픽스 프로세서 서브유닛들의 상기 다수의 분산형 하드웨어 슬롯들 중의 분산형 하드웨어 슬롯들과 상기 복수의 로직 슬롯들 사이의 맵핑들을 결정하도록 - 상기 맵핑들은 할당된 그래픽스 작업이 상기 임계 우선순위 레벨을 충족하지 않는 우선순위 레벨을 갖는 로직 슬롯들이 예약되지 않은 분산형 하드웨어 슬롯들에만 맵핑되도록 상기 예약된 분산형 하드웨어 슬롯들의 결정된 세트에 따라 결정됨 -; 그리고	상기 맵핑들 중 하나에 따라, 하나 이상의 타깃 분산형 하드웨어 슬롯들의 제1 세트에 의한 실행을 위해 상기 그래픽스 작업의 제1 세트를 분배하도록 구성되는, 장치.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서, 상기 그래픽스 작업의 제1 세트에 대한 소프트웨어 입력에 기초하여, 상기 제어 회로부는,상기 그래픽스 작업의 제1 세트의 실행의 완료 후에 상기 제1 로직 슬롯에 대한 상기 하나 이상의 타깃 분산형 하드웨어 슬롯들의 제1 세트의 맵핑을 유지하도록; 그리고상기 하나 이상의 타깃 분산형 하드웨어 슬롯들의 맵핑된 제1 세트를 해제할 것을 표시하는 소프트웨어 입력 이후에만, 상기 그래픽스 작업의 제1 세트에 대한 상기 하나 이상의 타깃 분산형 하드웨어 슬롯들의 맵핑된 제1 세트를 다른 로직 슬롯에 할당하도록 구성되는, 장치.</claim></claimInfo><claimInfo><claim>3. 제1항에 있어서,상기 주어진 분산형 하드웨어 슬롯은,	상기 주어진 분산형 하드웨어 슬롯의 저장된 그래픽스 작업을 반복하도록 구성된 반복 회로부를 추가로 포함하고;상기 주어진 그래픽스 프로세서 서브유닛은 기하구조 프로세싱 회로부를 추가로 포함하고;상기 제어 회로부는 상기 그래픽스 프로세서 서브유닛들의 세트의 다수의 상이한 그래픽스 프로세서 서브유닛들 상에서 그래픽스 작업의 다수의 분산형 세트들을 병렬로 실행하도록 구성되는, 장치.</claim></claimInfo><claimInfo><claim>4. 제1항에 있어서, 상기 제어 회로부는 상기 그래픽스 작업의 제1 세트에 대한 소프트웨어에 스테이터스(status) 정보를 제공하도록 구성되는, 장치.</claim></claimInfo><claimInfo><claim>5. 제4항에 있어서, 상기 제어 회로부는 적어도 하기의 스테이터스 상태들을 지원하는, 장치:종속성들을 기다림;상기 그래픽스 작업의 제1 세트에 대한 구성 데이터를 기다림; 및상기 그래픽스 프로세서 서브유닛들의 세트의 하나 이상의 그래픽스 프로세서 서브유닛들의 상기 다수의 분산형 하드웨어 슬롯들 중의 분산형 하드웨어 슬롯들에 대한 할당을 기다림.</claim></claimInfo><claimInfo><claim>6. 제4항에 있어서, 상기 스테이터스 정보는,상기 제1 로직 슬롯의 식별;할당된 분산형 하드웨어 슬롯들의 식별; 및상기 그래픽스 작업의 제1 세트의 실행과 연관된 타임스탬프 정보를 포함하는, 장치.</claim></claimInfo><claimInfo><claim>7. 제1항에 있어서, 상기 제어 회로부는 하기의 유형들의 소프트웨어 오버라이드들에 기초하여 상기 맵핑들을 결정하도록 구성되는, 장치:상기 그래픽스 프로세서 서브유닛들의 세트의 일부분에만 분배할지 아니면 상기 그래픽스 프로세서 서브유닛들의 세트의 전체에 분배할지를 표시하는 특정 분배 규칙; 및상기 그래픽스 작업의 제1 세트가 전개되어야 하는 그래픽스 프로세서 서브유닛들의 그룹을 표시하는 그룹 정보.</claim></claimInfo><claimInfo><claim>8. 제7항에 있어서, 상기 제어 회로부는 하기의 추가적인 유형들의 소프트웨어 오버라이드들에 기초하여 상기 맵핑들을 결정하도록 구성되는, 장치:상기 그래픽스 프로세서 서브유닛들의 세트 중 어느 것이 상기 그래픽스 작업의 제1 세트에 이용가능한지를 표시하는 마스크 정보; 및스케줄링 정책을 표시하는 정책 정보.</claim></claimInfo><claimInfo><claim>9. 제1항에 있어서,상기 맵핑들에 대한 분배 규칙들을 결정하도록 구성된 제어 스트림 프로세서 회로부; 및분산형 슬롯 리소스 할당기 회로부를 추가로 포함하고, 상기 분산형 슬롯 리소스 할당기 회로부는,	소프트웨어 입력;	상기 제어 스트림 프로세서 회로부로부터의 결정된 분배 규칙들; 및	분산형 슬롯 상태 정보에 기초하여 상기 맵핑들을 결정하도록 구성되는, 장치.</claim></claimInfo><claimInfo><claim>10. 제9항에 있어서, 상기 분산형 슬롯 리소스 할당기 회로부는 제1 소프트웨어 표시된 우선순위 레벨을 갖는 로직 슬롯이 제2의 더 낮은 우선순위 레벨을 갖는 로직 슬롯에 할당되었던 분산형 하드웨어 슬롯을 갱생(reclaim)할 수 있게 하는 갱생 절차를 수행하도록 구성되는, 장치.</claim></claimInfo><claimInfo><claim>11. 반도체 제조 시스템에 의해 인식되는 포맷으로 하드웨어 집적 회로의 설계를 특정하는 설계 정보가 저장된 비일시적 컴퓨터 판독가능 저장 매체로서, 상기 반도체 제조 시스템은 상기 설계 정보를 사용하여 상기 설계에 따라 상기 하드웨어 집적 회로를 생성하도록 구성되고, 상기 설계 정보는 상기 하드웨어 집적 회로가그래픽스 프로세서를 포함한다는 것을 특정하고, 상기 그래픽스 프로세서는,복수의 로직 슬롯들을 구현하는 회로부;다수의 분산형 하드웨어 슬롯들을 각각 구현하는 그래픽스 프로세서 서브유닛들의 세트 - 주어진 분산형 하드웨어 슬롯은 그래픽스 작업을 저장하도록 구성된 작업 큐 회로부 및 상기 저장된 그래픽스 작업에 대응하는 구성 레지스터들을 포함하고; 주어진 그래픽스 프로세서 서브유닛은 상기 주어진 그래픽스 프로세서 서브유닛의 다수의 분산형 하드웨어 슬롯들 내의 저장된 그래픽스 작업에 의해 특정된 명령어들을 실행하도록 구성된 셰이더 회로부를 포함함 -; 및제어 회로부를 포함하고, 상기 제어 회로부는,소프트웨어 특정된 그래픽스 작업의 제1 세트, 및 상기 그래픽스 작업의 제1 세트에 대한 소프트웨어 표시된 우선순위 정보를 수신하도록;상기 그래픽스 작업의 제1 세트를 제1 로직 슬롯에 할당하도록;할당된 그래픽스 작업이 임계 우선순위 레벨을 충족하는 우선순위 레벨을 갖는 로직 슬롯들을 위해 예약되는 예약된 분산형 하드웨어 슬롯들의 세트를 결정하도록;상기 그래픽스 프로세서 서브유닛들의 세트의 하나 이상의 그래픽스 프로세서 서브유닛들의 상기 다수의 분산형 하드웨어 슬롯들 중의 분산형 하드웨어 슬롯들과 상기 복수의 로직 슬롯들 사이의 맵핑들을 결정하도록 - 상기 맵핑들은 할당된 그래픽스 작업이 상기 임계 우선순위 레벨을 충족하지 않는 우선순위 레벨을 갖는 로직 슬롯들이 예약되지 않은 분산형 하드웨어 슬롯들에만 맵핑되도록 상기 예약된 분산형 하드웨어 슬롯들의 결정된 세트에 따라 결정됨 -; 그리고상기 맵핑들 중 하나에 따라, 하나 이상의 타깃 분산형 하드웨어 슬롯들의 제1 세트에 의한 실행을 위해 상기 그래픽스 작업의 제1 세트를 분배하도록 구성되는, 비일시적 컴퓨터 판독가능 저장 매체.</claim></claimInfo><claimInfo><claim>12. 제11항에 있어서, 상기 그래픽스 작업의 제1 세트에 대한 소프트웨어 입력에 기초하여, 상기 제어 회로부는,상기 그래픽스 작업의 제1 세트의 실행의 완료 후에 상기 제1 로직 슬롯에 대한 상기 하나 이상의 타깃 분산형 하드웨어 슬롯들의 제1 세트의 맵핑을 유지하도록; 그리고상기 하나 이상의 타깃 분산형 하드웨어 슬롯들의 맵핑된 제1 세트를 해제할 것을 표시하는 소프트웨어 입력 이후에만, 상기 그래픽스 작업의 제1 세트에 대한 상기 하나 이상의 타깃 분산형 하드웨어 슬롯들의 맵핑된 제1 세트를 다른 로직 슬롯에 할당하도록 구성되는, 비일시적 컴퓨터 판독가능 저장 매체.</claim></claimInfo><claimInfo><claim>13. 제11항에 있어서, 상기 제어 회로부는 상기 그래픽스 작업의 제1 세트에 대한 소프트웨어에 스테이터스 정보를 제공하도록 구성되는, 비일시적 컴퓨터 판독가능 저장 매체.</claim></claimInfo><claimInfo><claim>14. 제13항에 있어서, 상기 스테이터스 정보는,상기 제1 로직 슬롯의 식별;할당된 분산형 하드웨어 슬롯들의 식별; 및상기 그래픽스 작업의 제1 세트의 실행과 연관된 타임스탬프 정보를 포함하는, 비일시적 컴퓨터 판독가능 저장 매체.</claim></claimInfo><claimInfo><claim>15. 제11항에 있어서, 상기 제어 회로부는 하기의 유형들의 소프트웨어 오버라이드들 중 하나 이상의 소프트웨어 오버라이드들에 기초하여 상기 맵핑들을 결정하도록 구성되는, 비일시적 컴퓨터 판독가능 저장 매체:상기 그래픽스 프로세서 서브유닛들의 세트 중 어느 것이 상기 그래픽스 작업의 제1 세트에 이용가능한지를 표시하는 마스크 정보;스케줄링 정책을 표시하는 정책 정보;상기 그래픽스 프로세서 서브유닛들의 세트의 일부분에만 분배할지 아니면 상기 그래픽스 프로세서 서브유닛들의 세트의 전체에 분배할지를 표시하는 특정 분배 규칙; 및상기 그래픽스 작업의 제1 세트가 전개되어야 하는 그래픽스 프로세서 서브유닛들의 그룹을 표시하는 그룹 정보.</claim></claimInfo><claimInfo><claim>16. 제11항에 있어서, 상기 제어 회로부는 제1 소프트웨어 표시된 우선순위 레벨을 갖는 로직 슬롯이 제2의 더 낮은 우선순위 레벨을 갖는 로직 슬롯에 할당되었던 분산형 하드웨어 슬롯을 갱생할 수 있게 하는 갱생 절차를 수행하도록 구성되는, 비일시적 컴퓨터 판독가능 저장 매체.</claim></claimInfo><claimInfo><claim>17. 방법으로서,그래픽스 프로세서의 제어 회로부에 의해, 소프트웨어 특정된 그래픽스 작업의 제1 세트, 및 상기 그래픽스 작업의 제1 세트에 대한 소프트웨어 표시된 우선순위 정보를 수신하는 단계;상기 제어 회로부에 의해, 상기 그래픽스 작업의 제1 세트를, 상기 그래픽스 프로세서에 의해 구현된 복수의 로직 슬롯들 중의 제1 로직 슬롯에 할당하는 단계;상기 제어 회로부에 의해, 할당된 그래픽스 작업이 임계 우선순위 레벨을 충족하는 우선순위 레벨을 갖는 로직 슬롯들을 위해 예약되는 예약된 분산형 하드웨어 슬롯들의 세트를 결정하는 단계;상기 제어 회로부에 의해, 다수의 분산형 하드웨어 슬롯들을 각각 구현하는 그래픽스 프로세서 서브유닛들의 세트의 분산형 하드웨어 슬롯들과 로직 슬롯들 사이의 맵핑들을 결정하는 단계 -	주어진 분산형 하드웨어 슬롯은 그래픽스 작업을 저장하도록 구성된 작업 큐 회로부 및 상기 저장된 그래픽스 작업에 대응하는 구성 레지스터들을 포함하고; 주어진 그래픽스 프로세서 서브유닛은 상기 주어진 그래픽스 프로세서 서브유닛의 다수의 분산형 하드웨어 슬롯들 내의 저장된 그래픽스 작업에 의해 특정된 명령어들을 실행하도록 구성된 셰이더 회로부를 포함하고;	상기 맵핑들은 할당된 그래픽스 작업이 임계 우선순위 레벨을 충족하지 않는 우선순위 레벨을 갖는 로직 슬롯들이 예약되지 않은 분산형 하드웨어 슬롯들에만 맵핑되도록 상기 예약된 분산형 하드웨어 슬롯들의 결정된 세트에 따라 결정됨 -; 및실행을 위해, 상기 제어 회로부에 의해, 상기 제1 로직 슬롯에 할당된 상기 그래픽스 작업의 제1 세트를, 상기 맵핑들 중 하나에 따라 하나 이상의 타깃 분산형 하드웨어 슬롯들의 제1 세트에 분배하는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>18. 제17항에 있어서,상기 제어 회로부에 의해, 상기 그래픽스 작업의 제1 세트의 실행의 완료 후에 상기 제1 로직 슬롯에 대한 상기 하나 이상의 타깃 분산형 하드웨어 슬롯들의 제1 세트의 맵핑을 유지하는 단계; 및상기 제어 회로부에 의해, 상기 하나 이상의 타깃 분산형 하드웨어 슬롯들의 맵핑된 제1 세트를 해제할 것을 표시하는 소프트웨어 입력 이후에만, 상기 그래픽스 작업의 제1 세트에 대한 상기 하나 이상의 타깃 분산형 하드웨어 슬롯들의 맵핑된 제1 세트를 다른 로직 슬롯에 할당하는 단계를 추가로 포함하는, 방법.</claim></claimInfo><claimInfo><claim>19. 제17항에 있어서,상기 제어 회로부에 의해, 상기 그래픽스 작업의 제1 세트에 대한 소프트웨어에, 하기를 포함하는 스테이터스 정보를 제공하는 단계를 추가로 포함하는, 방법:	상기 제1 로직 슬롯의 식별;	할당된 분산형 하드웨어 슬롯들의 식별; 및	상기 그래픽스 작업의 제1 세트의 실행과 연관된 타임스탬프 정보.</claim></claimInfo><claimInfo><claim>20. 제17항에 있어서,상기 맵핑들을 결정하는 단계는 하기의 유형들의 소프트웨어 오버라이드들 중 하나 이상의 소프트웨어 오버라이드들에 기초하는, 방법:	상기 그래픽스 프로세서 서브유닛들의 세트 중 어느 것이 상기 그래픽스 작업의 제1 세트에 이용가능한지를 표시하는 마스크 정보;	스케줄링 정책을 표시하는 정책 정보;	상기 그래픽스 프로세서 서브유닛들의 세트의 일부분에만 분배할지 아니면 상기 그래픽스 프로세서 서브유닛들의 세트의 전체에 분배할지를 표시하는 특정 분배 규칙; 및	상기 그래픽스 작업의 제1 세트가 전개되어야 하는 그래픽스 프로세서 서브유닛들의 그룹을 표시하는 그룹 정보.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>미국 캘리포니아 (우편번호 *****) 쿠퍼티노 원 애플 파크 웨이</address><code>519990306386</code><country>미국</country><engName>Apple Inc.</engName><name>애플 인크.</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>미국 ***** 캘리포...</address><code> </code><country>미국</country><engName>HAVLIR, Andrew M.</engName><name>하블리어, 앤드류 엠.</name></inventorInfo><inventorInfo><address>미국 ***** 캘리포...</address><code> </code><country>영국</country><engName>FISHWICK, Steven</engName><name>피쉬윅, 스티븐</name></inventorInfo><inventorInfo><address>미국 ***** 캘리포...</address><code> </code><country>미국</country><engName>GOTWALT, David A.</engName><name>갓발트, 데이비드 에이.</name></inventorInfo><inventorInfo><address>미국 ***** 캘리포...</address><code> </code><country>영국</country><engName>BOWMAN, Benjamin</engName><name>바우만, 벤자민</name></inventorInfo><inventorInfo><address>미국 ***** 캘리포...</address><code> </code><country>미국</country><engName>TAYLOR, Ralph C.</engName><name>테일러, 랄프 씨.</name></inventorInfo><inventorInfo><address>미국 ***** 캘리포...</address><code> </code><country>미국</country><engName>VELEZ, Melissa L.</engName><name>벨레즈, 멜리사 엘.</name></inventorInfo><inventorInfo><address>미국 ***** 캘리포...</address><code> </code><country>영국</country><engName>WILDER, Mladen</engName><name>와일더, 믈라덴</name></inventorInfo><inventorInfo><address>미국 ***** 캘리포...</address><code> </code><country>영국</country><engName>RABBANI RANKOUHI, Ali</engName><name>라바니 랑쿠히, 알리</name></inventorInfo><inventorInfo><address>미국 ***** 캘리포...</address><code> </code><country>영국</country><engName>MACGARRY, Fergus W.</engName><name>맥개리, 퍼거스 더블유.</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 종로구 사직로*길 **, *층 (내자동)(김.장 법률사무소)</address><code>919980005034</code><country>대한민국</country><engName>CHANG, Duck Soon</engName><name>장덕순</name></agentInfo><agentInfo><address>서울 중구 정동길 **-** (정동, 정동빌딩) **층(김.장법률사무소)</address><code>919990005000</code><country>대한민국</country><engName>PAIK MAN GI</engName><name>백만기</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2021.08.11</priorityApplicationDate><priorityApplicationNumber>17/399,711</priorityApplicationNumber></priorityInfo><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2021.08.11</priorityApplicationDate><priorityApplicationNumber>17/399,759</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Divisional Application(International Application)] Patent Application</documentEngName><documentName>[분할출원(국제출원)]특허출원서</documentName><receiptDate>2025.03.21</receiptDate><receiptNumber>1-1-2025-0324352-22</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020257009462.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c9352462c06c4bba3ab2cd92b1b764fc7fde10c0e28820a9af5781dc8712b95a01134cb023aa0fec0fef251c58dcc8fe68690fa44b3d3d5720e</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf68cd4572d57d2013826bc151da0c26aa1b30671242bf8f071eeb8c373daa6b1c33e30345087543d873faccd7c19a7174246741c8d738c161</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>