`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: 
// 
// Create Date: 03/03/2025 01:54:13 PM
// Design Name: 
// Module Name: jkflipflop
// Project Name: 
// Target Devices: 
// Tool Versions: 
// Description: 
// 
// Dependencies: 
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
//////////////////////////////////////////////////////////////////////////////////


module jkflipflop(J, K, Clock, Resetn, Q);
//	input J, K, Clock, Resetn;
//	output reg Q;
	
//	reg Jw, Kw;
	
//	always @(negedge Resetn, posedge Clock)
	   
//	   Jw = J;
//	   Kw = K;
	 
//		if (!Resetn) 
//			Q <= 0;
//		else 
//			case (J, K) 
//				1'b01: Q <= 0; 
//				1'b10: Q <= 1; 
//				1'b11: Q <= ~ Q;
//			 	default:Q <= Q;
//			 endcase
endmodule

