+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                                                                                                    ;
+------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                                                                                                ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; q_sys_inst|rst_controller_003|alt_rst_req_sync_uq1                                                                                       ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|rst_controller_003|alt_rst_sync_uq1                                                                                           ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|rst_controller_003                                                                                                            ; 33    ; 31             ; 0            ; 31             ; 1      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|rst_controller_002|alt_rst_req_sync_uq1                                                                                       ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|rst_controller_002|alt_rst_sync_uq1                                                                                           ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|rst_controller_002                                                                                                            ; 33    ; 31             ; 0            ; 31             ; 1      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|rst_controller_001|alt_rst_req_sync_uq1                                                                                       ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|rst_controller_001|alt_rst_sync_uq1                                                                                           ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|rst_controller_001                                                                                                            ; 33    ; 31             ; 0            ; 31             ; 1      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|rst_controller|alt_rst_req_sync_uq1                                                                                           ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|rst_controller|alt_rst_sync_uq1                                                                                               ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|rst_controller                                                                                                                ; 33    ; 30             ; 0            ; 30             ; 2      ; 30              ; 30            ; 30              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|avalon_st_adapter|timing_adapter_0|q_sys_avalon_st_adapter_timing_adapter_0_fifo                                              ; 46    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|avalon_st_adapter|timing_adapter_0                                                                                            ; 46    ; 0              ; 0            ; 0              ; 44     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|avalon_st_adapter                                                                                                             ; 46    ; 0              ; 0            ; 0              ; 44     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|irq_mapper                                                                                                                    ; 6     ; 28             ; 2            ; 28             ; 32     ; 28              ; 28            ; 28              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_1|avalon_st_adapter_013|error_adapter_0                                                                       ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_1|avalon_st_adapter_013                                                                                       ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_1|avalon_st_adapter_012|error_adapter_0                                                                       ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_1|avalon_st_adapter_012                                                                                       ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_1|avalon_st_adapter_011|error_adapter_0                                                                       ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_1|avalon_st_adapter_011                                                                                       ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_1|avalon_st_adapter_010|error_adapter_0                                                                       ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_1|avalon_st_adapter_010                                                                                       ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_1|avalon_st_adapter_009|error_adapter_0                                                                       ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_1|avalon_st_adapter_009                                                                                       ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_1|avalon_st_adapter_008|error_adapter_0                                                                       ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_1|avalon_st_adapter_008                                                                                       ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_1|avalon_st_adapter_007|error_adapter_0                                                                       ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_1|avalon_st_adapter_007                                                                                       ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_1|avalon_st_adapter_006|error_adapter_0                                                                       ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_1|avalon_st_adapter_006                                                                                       ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_1|avalon_st_adapter_005|error_adapter_0                                                                       ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_1|avalon_st_adapter_005                                                                                       ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_1|avalon_st_adapter_004|error_adapter_0                                                                       ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_1|avalon_st_adapter_004                                                                                       ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_1|avalon_st_adapter_003|error_adapter_0                                                                       ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_1|avalon_st_adapter_003                                                                                       ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_1|avalon_st_adapter_002|error_adapter_0                                                                       ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_1|avalon_st_adapter_002                                                                                       ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_1|avalon_st_adapter_001|error_adapter_0                                                                       ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_1|avalon_st_adapter_001                                                                                       ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_1|avalon_st_adapter|error_adapter_0                                                                           ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_1|avalon_st_adapter                                                                                           ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_1|rsp_mux_004|arb|adder                                                                                       ; 56    ; 28             ; 0            ; 28             ; 28     ; 28              ; 28            ; 28              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_1|rsp_mux_004|arb                                                                                             ; 18    ; 0              ; 4            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_1|rsp_mux_004                                                                                                 ; 1515  ; 0              ; 0            ; 0              ; 122    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_1|rsp_mux_003                                                                                                 ; 111   ; 0              ; 2            ; 0              ; 109    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_1|rsp_mux_002                                                                                                 ; 111   ; 0              ; 2            ; 0              ; 109    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_1|rsp_mux_001                                                                                                 ; 111   ; 0              ; 2            ; 0              ; 109    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_1|rsp_mux                                                                                                     ; 111   ; 0              ; 2            ; 0              ; 109    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_1|rsp_demux_013                                                                                               ; 111   ; 1              ; 2            ; 1              ; 109    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_1|rsp_demux_012                                                                                               ; 111   ; 1              ; 2            ; 1              ; 109    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_1|rsp_demux_011                                                                                               ; 111   ; 1              ; 2            ; 1              ; 109    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_1|rsp_demux_010                                                                                               ; 111   ; 1              ; 2            ; 1              ; 109    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_1|rsp_demux_009                                                                                               ; 111   ; 1              ; 2            ; 1              ; 109    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_1|rsp_demux_008                                                                                               ; 111   ; 1              ; 2            ; 1              ; 109    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_1|rsp_demux_007                                                                                               ; 111   ; 1              ; 2            ; 1              ; 109    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_1|rsp_demux_006                                                                                               ; 111   ; 1              ; 2            ; 1              ; 109    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_1|rsp_demux_005                                                                                               ; 111   ; 1              ; 2            ; 1              ; 109    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_1|rsp_demux_004                                                                                               ; 111   ; 1              ; 2            ; 1              ; 109    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_1|rsp_demux_003                                                                                               ; 111   ; 1              ; 2            ; 1              ; 109    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_1|rsp_demux_002                                                                                               ; 111   ; 1              ; 2            ; 1              ; 109    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_1|rsp_demux_001                                                                                               ; 111   ; 1              ; 2            ; 1              ; 109    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_1|rsp_demux                                                                                                   ; 115   ; 25             ; 2            ; 25             ; 541    ; 25              ; 25            ; 25              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_1|cmd_mux_013                                                                                                 ; 111   ; 0              ; 2            ; 0              ; 109    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_1|cmd_mux_012                                                                                                 ; 111   ; 0              ; 2            ; 0              ; 109    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_1|cmd_mux_011                                                                                                 ; 111   ; 0              ; 2            ; 0              ; 109    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_1|cmd_mux_010                                                                                                 ; 111   ; 0              ; 2            ; 0              ; 109    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_1|cmd_mux_009                                                                                                 ; 111   ; 0              ; 2            ; 0              ; 109    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_1|cmd_mux_008                                                                                                 ; 111   ; 0              ; 2            ; 0              ; 109    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_1|cmd_mux_007                                                                                                 ; 111   ; 0              ; 2            ; 0              ; 109    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_1|cmd_mux_006                                                                                                 ; 111   ; 0              ; 2            ; 0              ; 109    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_1|cmd_mux_005                                                                                                 ; 111   ; 0              ; 2            ; 0              ; 109    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_1|cmd_mux_004                                                                                                 ; 111   ; 0              ; 2            ; 0              ; 109    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_1|cmd_mux_003                                                                                                 ; 111   ; 0              ; 2            ; 0              ; 109    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_1|cmd_mux_002                                                                                                 ; 111   ; 0              ; 2            ; 0              ; 109    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_1|cmd_mux_001                                                                                                 ; 111   ; 0              ; 2            ; 0              ; 109    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_1|cmd_mux|arb|adder                                                                                           ; 20    ; 5              ; 0            ; 5              ; 10     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_1|cmd_mux|arb                                                                                                 ; 9     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_1|cmd_mux                                                                                                     ; 543   ; 0              ; 0            ; 0              ; 113    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_1|cmd_demux_004                                                                                               ; 137   ; 196            ; 2            ; 196            ; 1513   ; 196             ; 196           ; 196             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_1|cmd_demux_003                                                                                               ; 111   ; 1              ; 2            ; 1              ; 109    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_1|cmd_demux_002                                                                                               ; 111   ; 1              ; 2            ; 1              ; 109    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_1|cmd_demux_001                                                                                               ; 111   ; 1              ; 2            ; 1              ; 109    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_1|cmd_demux                                                                                                   ; 111   ; 1              ; 2            ; 1              ; 109    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_1|mm_bridge_0_m0_limiter                                                                                      ; 220   ; 0              ; 0            ; 0              ; 231    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_1|router_018|the_default_decode                                                                               ; 0     ; 14             ; 0            ; 14             ; 14     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_1|router_018                                                                                                  ; 97    ; 0              ; 2            ; 0              ; 109    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_1|router_017|the_default_decode                                                                               ; 0     ; 14             ; 0            ; 14             ; 14     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_1|router_017                                                                                                  ; 97    ; 0              ; 2            ; 0              ; 109    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_1|router_016|the_default_decode                                                                               ; 0     ; 14             ; 0            ; 14             ; 14     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_1|router_016                                                                                                  ; 97    ; 0              ; 2            ; 0              ; 109    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_1|router_015|the_default_decode                                                                               ; 0     ; 14             ; 0            ; 14             ; 14     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_1|router_015                                                                                                  ; 97    ; 0              ; 2            ; 0              ; 109    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_1|router_014|the_default_decode                                                                               ; 0     ; 14             ; 0            ; 14             ; 14     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_1|router_014                                                                                                  ; 97    ; 0              ; 2            ; 0              ; 109    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_1|router_013|the_default_decode                                                                               ; 0     ; 14             ; 0            ; 14             ; 14     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_1|router_013                                                                                                  ; 97    ; 0              ; 2            ; 0              ; 109    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_1|router_012|the_default_decode                                                                               ; 0     ; 14             ; 0            ; 14             ; 14     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_1|router_012                                                                                                  ; 97    ; 0              ; 2            ; 0              ; 109    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_1|router_011|the_default_decode                                                                               ; 0     ; 14             ; 0            ; 14             ; 14     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_1|router_011                                                                                                  ; 97    ; 0              ; 2            ; 0              ; 109    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_1|router_010|the_default_decode                                                                               ; 0     ; 14             ; 0            ; 14             ; 14     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_1|router_010                                                                                                  ; 97    ; 0              ; 2            ; 0              ; 109    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_1|router_009|the_default_decode                                                                               ; 0     ; 14             ; 0            ; 14             ; 14     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_1|router_009                                                                                                  ; 97    ; 0              ; 2            ; 0              ; 109    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_1|router_008|the_default_decode                                                                               ; 0     ; 14             ; 0            ; 14             ; 14     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_1|router_008                                                                                                  ; 97    ; 0              ; 2            ; 0              ; 109    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_1|router_007|the_default_decode                                                                               ; 0     ; 14             ; 0            ; 14             ; 14     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_1|router_007                                                                                                  ; 97    ; 0              ; 2            ; 0              ; 109    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_1|router_006|the_default_decode                                                                               ; 0     ; 14             ; 0            ; 14             ; 14     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_1|router_006                                                                                                  ; 97    ; 0              ; 2            ; 0              ; 109    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_1|router_005|the_default_decode                                                                               ; 0     ; 14             ; 0            ; 14             ; 14     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_1|router_005                                                                                                  ; 97    ; 0              ; 2            ; 0              ; 109    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_1|router_004|the_default_decode                                                                               ; 0     ; 18             ; 0            ; 18             ; 18     ; 18              ; 18            ; 18              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_1|router_004                                                                                                  ; 97    ; 0              ; 6            ; 0              ; 109    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_1|router_003|the_default_decode                                                                               ; 0     ; 18             ; 0            ; 18             ; 18     ; 18              ; 18            ; 18              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_1|router_003                                                                                                  ; 97    ; 18             ; 6            ; 18             ; 109    ; 18              ; 18            ; 18              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_1|router_002|the_default_decode                                                                               ; 0     ; 18             ; 0            ; 18             ; 18     ; 18              ; 18            ; 18              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_1|router_002                                                                                                  ; 97    ; 18             ; 6            ; 18             ; 109    ; 18              ; 18            ; 18              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_1|router_001|the_default_decode                                                                               ; 0     ; 18             ; 0            ; 18             ; 18     ; 18              ; 18            ; 18              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_1|router_001                                                                                                  ; 97    ; 18             ; 6            ; 18             ; 109    ; 18              ; 18            ; 18              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_1|router|the_default_decode                                                                                   ; 0     ; 18             ; 0            ; 18             ; 18     ; 18              ; 18            ; 18              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_1|router                                                                                                      ; 97    ; 18             ; 6            ; 18             ; 109    ; 18              ; 18            ; 18              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_1|user_pb_s1_agent_rsp_fifo                                                                                   ; 137   ; 39             ; 0            ; 39             ; 96     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_1|user_pb_s1_agent|uncompressor                                                                               ; 29    ; 1              ; 0            ; 1              ; 27     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_1|user_pb_s1_agent                                                                                            ; 281   ; 39             ; 51           ; 39             ; 285    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_1|user_dipsw_s1_agent_rsp_fifo                                                                                ; 137   ; 39             ; 0            ; 39             ; 96     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_1|user_dipsw_s1_agent|uncompressor                                                                            ; 29    ; 1              ; 0            ; 1              ; 27     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_1|user_dipsw_s1_agent                                                                                         ; 281   ; 39             ; 51           ; 39             ; 285    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_1|led_pio_s1_agent_rsp_fifo                                                                                   ; 137   ; 39             ; 0            ; 39             ; 96     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_1|led_pio_s1_agent|uncompressor                                                                               ; 29    ; 1              ; 0            ; 1              ; 27     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_1|led_pio_s1_agent                                                                                            ; 281   ; 39             ; 51           ; 39             ; 285    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_1|sys_clk_timer_s1_agent_rsp_fifo                                                                             ; 137   ; 39             ; 0            ; 39             ; 96     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_1|sys_clk_timer_s1_agent|uncompressor                                                                         ; 29    ; 1              ; 0            ; 1              ; 27     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_1|sys_clk_timer_s1_agent                                                                                      ; 281   ; 39             ; 51           ; 39             ; 285    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_1|msgdma_rx_prefetcher_csr_agent_rsp_fifo                                                                     ; 137   ; 39             ; 0            ; 39             ; 96     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_1|msgdma_rx_prefetcher_csr_agent|uncompressor                                                                 ; 29    ; 1              ; 0            ; 1              ; 27     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_1|msgdma_rx_prefetcher_csr_agent                                                                              ; 281   ; 39             ; 51           ; 39             ; 285    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_1|msgdma_tx_prefetcher_csr_agent_rsp_fifo                                                                     ; 137   ; 39             ; 0            ; 39             ; 96     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_1|msgdma_tx_prefetcher_csr_agent|uncompressor                                                                 ; 29    ; 1              ; 0            ; 1              ; 27     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_1|msgdma_tx_prefetcher_csr_agent                                                                              ; 281   ; 39             ; 51           ; 39             ; 285    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_1|msgdma_tx_csr_agent_rsp_fifo                                                                                ; 137   ; 39             ; 0            ; 39             ; 96     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_1|msgdma_tx_csr_agent|uncompressor                                                                            ; 29    ; 1              ; 0            ; 1              ; 27     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_1|msgdma_tx_csr_agent                                                                                         ; 281   ; 39             ; 51           ; 39             ; 285    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_1|msgdma_rx_csr_agent_rsp_fifo                                                                                ; 137   ; 39             ; 0            ; 39             ; 96     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_1|msgdma_rx_csr_agent|uncompressor                                                                            ; 29    ; 1              ; 0            ; 1              ; 27     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_1|msgdma_rx_csr_agent                                                                                         ; 281   ; 39             ; 51           ; 39             ; 285    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_1|sysid_control_slave_agent_rsp_fifo                                                                          ; 137   ; 39             ; 0            ; 39             ; 96     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_1|sysid_control_slave_agent|uncompressor                                                                      ; 29    ; 1              ; 0            ; 1              ; 27     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_1|sysid_control_slave_agent                                                                                   ; 281   ; 39             ; 51           ; 39             ; 285    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_1|eth_tse_control_port_agent_rsp_fifo                                                                         ; 137   ; 39             ; 0            ; 39             ; 96     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_1|eth_tse_control_port_agent|uncompressor                                                                     ; 29    ; 1              ; 0            ; 1              ; 27     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_1|eth_tse_control_port_agent                                                                                  ; 281   ; 39             ; 51           ; 39             ; 285    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_1|userhw_0_avalon_slave_0_agent_rsp_fifo                                                                      ; 137   ; 39             ; 0            ; 39             ; 96     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_1|userhw_0_avalon_slave_0_agent|uncompressor                                                                  ; 29    ; 1              ; 0            ; 1              ; 27     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_1|userhw_0_avalon_slave_0_agent                                                                               ; 281   ; 39             ; 51           ; 39             ; 285    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_1|opencores_i2c_0_avalon_slave_0_agent_rsp_fifo                                                               ; 137   ; 39             ; 0            ; 39             ; 96     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_1|opencores_i2c_0_avalon_slave_0_agent|uncompressor                                                           ; 29    ; 1              ; 0            ; 1              ; 27     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_1|opencores_i2c_0_avalon_slave_0_agent                                                                        ; 281   ; 39             ; 51           ; 39             ; 285    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_1|jtag_uart_avalon_jtag_slave_agent_rsp_fifo                                                                  ; 137   ; 39             ; 0            ; 39             ; 96     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_1|jtag_uart_avalon_jtag_slave_agent|uncompressor                                                              ; 29    ; 1              ; 0            ; 1              ; 27     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_1|jtag_uart_avalon_jtag_slave_agent                                                                           ; 281   ; 39             ; 51           ; 39             ; 285    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_1|descriptor_memory_s1_agent_rsp_fifo                                                                         ; 137   ; 39             ; 0            ; 39             ; 96     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_1|descriptor_memory_s1_agent|uncompressor                                                                     ; 29    ; 1              ; 0            ; 1              ; 27     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_1|descriptor_memory_s1_agent                                                                                  ; 281   ; 39             ; 51           ; 39             ; 285    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_1|mm_bridge_0_m0_agent                                                                                        ; 169   ; 37             ; 77           ; 37             ; 129    ; 37              ; 37            ; 37              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_1|msgdma_tx_descriptor_write_master_agent                                                                     ; 169   ; 38             ; 74           ; 38             ; 132    ; 38              ; 38            ; 38              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_1|msgdma_rx_descriptor_write_master_agent                                                                     ; 169   ; 38             ; 74           ; 38             ; 132    ; 38              ; 38            ; 38              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_1|msgdma_tx_descriptor_read_master_agent                                                                      ; 169   ; 37             ; 77           ; 37             ; 129    ; 37              ; 37            ; 37              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_1|msgdma_rx_descriptor_read_master_agent                                                                      ; 169   ; 37             ; 77           ; 37             ; 129    ; 37              ; 37            ; 37              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_1|user_pb_s1_translator                                                                                       ; 98    ; 6              ; 16           ; 6              ; 36     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_1|user_dipsw_s1_translator                                                                                    ; 98    ; 6              ; 16           ; 6              ; 36     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_1|led_pio_s1_translator                                                                                       ; 98    ; 6              ; 16           ; 6              ; 70     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_1|sys_clk_timer_s1_translator                                                                                 ; 82    ; 22             ; 31           ; 22             ; 55     ; 22              ; 22            ; 22              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_1|msgdma_rx_prefetcher_csr_translator                                                                         ; 98    ; 6              ; 12           ; 6              ; 71     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_1|msgdma_tx_prefetcher_csr_translator                                                                         ; 98    ; 6              ; 12           ; 6              ; 71     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_1|msgdma_tx_csr_translator                                                                                    ; 98    ; 6              ; 12           ; 6              ; 75     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_1|msgdma_rx_csr_translator                                                                                    ; 98    ; 6              ; 12           ; 6              ; 75     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_1|sysid_control_slave_translator                                                                              ; 98    ; 6              ; 14           ; 6              ; 35     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_1|eth_tse_control_port_translator                                                                             ; 98    ; 5              ; 7            ; 5              ; 76     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_1|userhw_0_avalon_slave_0_translator                                                                          ; 98    ; 6              ; 12           ; 6              ; 71     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_1|opencores_i2c_0_avalon_slave_0_translator                                                                   ; 74    ; 29             ; 39           ; 29             ; 47     ; 29              ; 29            ; 29              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_1|jtag_uart_avalon_jtag_slave_translator                                                                      ; 98    ; 5              ; 17           ; 5              ; 70     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_1|descriptor_memory_s1_translator                                                                             ; 98    ; 7              ; 4            ; 7              ; 84     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_1|mm_bridge_0_m0_translator                                                                                   ; 99    ; 10             ; 2            ; 10             ; 92     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_1|msgdma_tx_descriptor_write_master_translator                                                                ; 99    ; 12             ; 2            ; 12             ; 62     ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_1|msgdma_rx_descriptor_write_master_translator                                                                ; 99    ; 12             ; 2            ; 12             ; 62     ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_1|msgdma_tx_descriptor_read_master_translator                                                                 ; 99    ; 51             ; 2            ; 51             ; 92     ; 51              ; 51            ; 51              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_1|msgdma_rx_descriptor_read_master_translator                                                                 ; 99    ; 51             ; 2            ; 51             ; 92     ; 51              ; 51            ; 51              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_1                                                                                                             ; 605   ; 0              ; 0            ; 0              ; 506    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|avalon_st_adapter_006|error_adapter_0                                                                       ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|avalon_st_adapter_006                                                                                       ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|avalon_st_adapter_005|error_adapter_0                                                                       ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|avalon_st_adapter_005                                                                                       ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|avalon_st_adapter_004|error_adapter_0                                                                       ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|avalon_st_adapter_004                                                                                       ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|avalon_st_adapter_003|error_adapter_0                                                                       ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|avalon_st_adapter_003                                                                                       ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|avalon_st_adapter_002|error_adapter_0                                                                       ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|avalon_st_adapter_002                                                                                       ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|avalon_st_adapter_001|error_adapter_0                                                                       ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|avalon_st_adapter_001                                                                                       ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|avalon_st_adapter|error_adapter_0                                                                           ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|avalon_st_adapter                                                                                           ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|crosser_007|clock_xer|out_to_in_synchronizer                                                                ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|crosser_007|clock_xer|in_to_out_synchronizer                                                                ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|crosser_007|clock_xer                                                                                       ; 130   ; 0              ; 0            ; 0              ; 126    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|crosser_007                                                                                                 ; 132   ; 2              ; 0            ; 2              ; 126    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|crosser_006|clock_xer|out_to_in_synchronizer                                                                ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|crosser_006|clock_xer|in_to_out_synchronizer                                                                ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|crosser_006|clock_xer                                                                                       ; 130   ; 0              ; 0            ; 0              ; 126    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|crosser_006                                                                                                 ; 132   ; 2              ; 0            ; 2              ; 126    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|crosser_005|clock_xer|out_to_in_synchronizer                                                                ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|crosser_005|clock_xer|in_to_out_synchronizer                                                                ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|crosser_005|clock_xer                                                                                       ; 130   ; 0              ; 0            ; 0              ; 126    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|crosser_005                                                                                                 ; 132   ; 2              ; 0            ; 2              ; 126    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|crosser_004|clock_xer|out_to_in_synchronizer                                                                ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|crosser_004|clock_xer|in_to_out_synchronizer                                                                ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|crosser_004|clock_xer                                                                                       ; 130   ; 0              ; 0            ; 0              ; 126    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|crosser_004                                                                                                 ; 132   ; 2              ; 0            ; 2              ; 126    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|crosser_003|clock_xer|out_to_in_synchronizer                                                                ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|crosser_003|clock_xer|in_to_out_synchronizer                                                                ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|crosser_003|clock_xer                                                                                       ; 130   ; 0              ; 0            ; 0              ; 126    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|crosser_003                                                                                                 ; 132   ; 2              ; 0            ; 2              ; 126    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|crosser_002|clock_xer|out_to_in_synchronizer                                                                ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|crosser_002|clock_xer|in_to_out_synchronizer                                                                ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|crosser_002|clock_xer                                                                                       ; 130   ; 0              ; 0            ; 0              ; 126    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|crosser_002                                                                                                 ; 132   ; 2              ; 0            ; 2              ; 126    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|crosser_001|clock_xer|out_to_in_synchronizer                                                                ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|crosser_001|clock_xer|in_to_out_synchronizer                                                                ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|crosser_001|clock_xer                                                                                       ; 130   ; 0              ; 0            ; 0              ; 126    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|crosser_001                                                                                                 ; 132   ; 2              ; 0            ; 2              ; 126    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|crosser|clock_xer|out_to_in_synchronizer                                                                    ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|crosser|clock_xer|in_to_out_synchronizer                                                                    ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|crosser|clock_xer                                                                                           ; 130   ; 0              ; 0            ; 0              ; 126    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|crosser                                                                                                     ; 132   ; 2              ; 0            ; 2              ; 126    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|rsp_mux_003                                                                                                 ; 128   ; 0              ; 2            ; 0              ; 126    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|rsp_mux_002                                                                                                 ; 128   ; 0              ; 2            ; 0              ; 126    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|rsp_mux_001|arb|adder                                                                                       ; 20    ; 10             ; 0            ; 10             ; 10     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|rsp_mux_001|arb                                                                                             ; 9     ; 0              ; 4            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|rsp_mux_001                                                                                                 ; 628   ; 0              ; 0            ; 0              ; 130    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|rsp_mux|arb|adder                                                                                           ; 28    ; 14             ; 0            ; 14             ; 14     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|rsp_mux|arb                                                                                                 ; 11    ; 0              ; 4            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|rsp_mux                                                                                                     ; 878   ; 0              ; 0            ; 0              ; 132    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|rsp_demux_006                                                                                               ; 129   ; 4              ; 2            ; 4              ; 251    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|rsp_demux_005                                                                                               ; 129   ; 4              ; 2            ; 4              ; 251    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|rsp_demux_004                                                                                               ; 131   ; 16             ; 2            ; 16             ; 501    ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|rsp_demux_003                                                                                               ; 129   ; 4              ; 2            ; 4              ; 251    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|rsp_demux_002                                                                                               ; 129   ; 4              ; 2            ; 4              ; 251    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|rsp_demux_001                                                                                               ; 128   ; 1              ; 2            ; 1              ; 126    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|rsp_demux                                                                                                   ; 128   ; 1              ; 2            ; 1              ; 126    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|cmd_mux_006|arb|adder                                                                                       ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|cmd_mux_006|arb                                                                                             ; 6     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|cmd_mux_006                                                                                                 ; 253   ; 0              ; 0            ; 0              ; 127    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|cmd_mux_005|arb|adder                                                                                       ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|cmd_mux_005|arb                                                                                             ; 6     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|cmd_mux_005                                                                                                 ; 253   ; 0              ; 0            ; 0              ; 127    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|cmd_mux_004|arb|adder                                                                                       ; 16    ; 4              ; 0            ; 4              ; 8      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|cmd_mux_004|arb                                                                                             ; 8     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|cmd_mux_004                                                                                                 ; 503   ; 0              ; 0            ; 0              ; 129    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|cmd_mux_003|arb|adder                                                                                       ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|cmd_mux_003|arb                                                                                             ; 6     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|cmd_mux_003                                                                                                 ; 253   ; 0              ; 0            ; 0              ; 127    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|cmd_mux_002|arb|adder                                                                                       ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|cmd_mux_002|arb                                                                                             ; 6     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|cmd_mux_002                                                                                                 ; 253   ; 0              ; 0            ; 0              ; 127    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|cmd_mux_001                                                                                                 ; 128   ; 0              ; 2            ; 0              ; 126    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|cmd_mux                                                                                                     ; 128   ; 0              ; 2            ; 0              ; 126    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|cmd_demux_003                                                                                               ; 128   ; 1              ; 2            ; 1              ; 126    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|cmd_demux_002                                                                                               ; 128   ; 1              ; 2            ; 1              ; 126    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|cmd_demux_001                                                                                               ; 138   ; 25             ; 4            ; 25             ; 626    ; 25              ; 25            ; 25              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|cmd_demux                                                                                                   ; 140   ; 49             ; 2            ; 49             ; 876    ; 49              ; 49            ; 49              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|onchip_ram_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub|subtract          ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|onchip_ram_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub                   ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|onchip_ram_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub|subtract          ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|onchip_ram_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub                   ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|onchip_ram_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub|subtract          ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|onchip_ram_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub                   ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|onchip_ram_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub|subtract          ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|onchip_ram_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub                   ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|onchip_ram_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub|subtract          ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|onchip_ram_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub                   ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|onchip_ram_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub|subtract          ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|onchip_ram_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub                   ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|onchip_ram_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min                          ; 39    ; 0              ; 2            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|onchip_ram_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_burstwrap_increment          ; 9     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|onchip_ram_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|align_address_to_size            ; 35    ; 5              ; 0            ; 5              ; 29     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|onchip_ram_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter                                  ; 128   ; 0              ; 5            ; 0              ; 126    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|onchip_ram_s1_burst_adapter                                                                                 ; 128   ; 0              ; 0            ; 0              ; 126    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|mm_bridge_0_s0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub|subtract         ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|mm_bridge_0_s0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub                  ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|mm_bridge_0_s0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub|subtract         ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|mm_bridge_0_s0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub                  ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|mm_bridge_0_s0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub|subtract         ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|mm_bridge_0_s0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub                  ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|mm_bridge_0_s0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub|subtract         ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|mm_bridge_0_s0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub                  ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|mm_bridge_0_s0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub|subtract         ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|mm_bridge_0_s0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub                  ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|mm_bridge_0_s0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub|subtract         ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|mm_bridge_0_s0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub                  ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|mm_bridge_0_s0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min                         ; 39    ; 0              ; 2            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|mm_bridge_0_s0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_burstwrap_increment         ; 9     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|mm_bridge_0_s0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|align_address_to_size           ; 35    ; 5              ; 0            ; 5              ; 29     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|mm_bridge_0_s0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter                                 ; 128   ; 0              ; 5            ; 0              ; 126    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|mm_bridge_0_s0_burst_adapter                                                                                ; 128   ; 0              ; 0            ; 0              ; 126    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|cpu_debug_mem_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub|subtract    ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|cpu_debug_mem_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub             ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|cpu_debug_mem_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub|subtract    ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|cpu_debug_mem_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub             ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|cpu_debug_mem_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub|subtract    ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|cpu_debug_mem_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub             ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|cpu_debug_mem_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub|subtract    ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|cpu_debug_mem_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub             ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|cpu_debug_mem_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub|subtract    ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|cpu_debug_mem_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub             ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|cpu_debug_mem_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub|subtract    ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|cpu_debug_mem_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub             ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|cpu_debug_mem_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min                    ; 39    ; 0              ; 2            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|cpu_debug_mem_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_burstwrap_increment    ; 9     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|cpu_debug_mem_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|align_address_to_size      ; 35    ; 5              ; 0            ; 5              ; 29     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|cpu_debug_mem_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter                            ; 128   ; 0              ; 5            ; 0              ; 126    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|cpu_debug_mem_slave_burst_adapter                                                                           ; 128   ; 0              ; 0            ; 0              ; 126    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|ext_epcq_flash_avl_mem_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub|subtract ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|ext_epcq_flash_avl_mem_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub          ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|ext_epcq_flash_avl_mem_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub|subtract ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|ext_epcq_flash_avl_mem_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub          ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|ext_epcq_flash_avl_mem_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub|subtract ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|ext_epcq_flash_avl_mem_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub          ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|ext_epcq_flash_avl_mem_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub|subtract ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|ext_epcq_flash_avl_mem_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub          ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|ext_epcq_flash_avl_mem_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub|subtract ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|ext_epcq_flash_avl_mem_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub          ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|ext_epcq_flash_avl_mem_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub|subtract ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|ext_epcq_flash_avl_mem_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub          ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|ext_epcq_flash_avl_mem_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min                 ; 39    ; 0              ; 2            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|ext_epcq_flash_avl_mem_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_burstwrap_increment ; 9     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|ext_epcq_flash_avl_mem_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|align_address_to_size   ; 35    ; 5              ; 0            ; 5              ; 29     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|ext_epcq_flash_avl_mem_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter                         ; 128   ; 0              ; 5            ; 0              ; 126    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|ext_epcq_flash_avl_mem_burst_adapter                                                                        ; 128   ; 0              ; 0            ; 0              ; 126    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|remote_update_avl_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub|subtract  ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|remote_update_avl_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub           ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|remote_update_avl_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub|subtract  ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|remote_update_avl_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub           ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|remote_update_avl_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub|subtract  ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|remote_update_avl_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub           ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|remote_update_avl_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub|subtract  ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|remote_update_avl_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub           ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|remote_update_avl_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub|subtract  ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|remote_update_avl_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub           ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|remote_update_avl_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub|subtract  ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|remote_update_avl_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub           ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|remote_update_avl_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min                  ; 39    ; 0              ; 2            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|remote_update_avl_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_burstwrap_increment  ; 9     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|remote_update_avl_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|align_address_to_size    ; 35    ; 5              ; 0            ; 5              ; 29     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|remote_update_avl_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter                          ; 128   ; 0              ; 9            ; 0              ; 126    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|remote_update_avl_csr_burst_adapter                                                                         ; 128   ; 0              ; 0            ; 0              ; 126    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|ext_epcq_flash_avl_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub|subtract ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|ext_epcq_flash_avl_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub          ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|ext_epcq_flash_avl_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub|subtract ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|ext_epcq_flash_avl_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub          ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|ext_epcq_flash_avl_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub|subtract ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|ext_epcq_flash_avl_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub          ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|ext_epcq_flash_avl_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub|subtract ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|ext_epcq_flash_avl_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub          ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|ext_epcq_flash_avl_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub|subtract ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|ext_epcq_flash_avl_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub          ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|ext_epcq_flash_avl_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub|subtract ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|ext_epcq_flash_avl_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub          ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|ext_epcq_flash_avl_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min                 ; 39    ; 0              ; 2            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|ext_epcq_flash_avl_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_burstwrap_increment ; 9     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|ext_epcq_flash_avl_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|align_address_to_size   ; 35    ; 5              ; 0            ; 5              ; 29     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|ext_epcq_flash_avl_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter                         ; 128   ; 0              ; 9            ; 0              ; 126    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|ext_epcq_flash_avl_csr_burst_adapter                                                                        ; 128   ; 0              ; 0            ; 0              ; 126    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|cpu_instruction_master_limiter                                                                              ; 254   ; 0              ; 0            ; 0              ; 258    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|cpu_data_master_limiter                                                                                     ; 254   ; 0              ; 0            ; 0              ; 258    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|router_010|the_default_decode                                                                               ; 0     ; 7              ; 0            ; 7              ; 7      ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|router_010                                                                                                  ; 121   ; 0              ; 2            ; 0              ; 126    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|router_009|the_default_decode                                                                               ; 0     ; 7              ; 0            ; 7              ; 7      ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|router_009                                                                                                  ; 121   ; 0              ; 2            ; 0              ; 126    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|router_008|the_default_decode                                                                               ; 0     ; 7              ; 0            ; 7              ; 7      ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|router_008                                                                                                  ; 121   ; 0              ; 2            ; 0              ; 126    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|router_007|the_default_decode                                                                               ; 0     ; 7              ; 0            ; 7              ; 7      ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|router_007                                                                                                  ; 121   ; 0              ; 2            ; 0              ; 126    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|router_006|the_default_decode                                                                               ; 0     ; 7              ; 0            ; 7              ; 7      ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|router_006                                                                                                  ; 121   ; 0              ; 2            ; 0              ; 126    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|router_005|the_default_decode                                                                               ; 0     ; 7              ; 0            ; 7              ; 7      ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|router_005                                                                                                  ; 121   ; 0              ; 2            ; 0              ; 126    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|router_004|the_default_decode                                                                               ; 0     ; 7              ; 0            ; 7              ; 7      ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|router_004                                                                                                  ; 121   ; 0              ; 2            ; 0              ; 126    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|router_003|the_default_decode                                                                               ; 0     ; 10             ; 0            ; 10             ; 10     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|router_003                                                                                                  ; 121   ; 10             ; 5            ; 10             ; 126    ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|router_002|the_default_decode                                                                               ; 0     ; 10             ; 0            ; 10             ; 10     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|router_002                                                                                                  ; 121   ; 10             ; 5            ; 10             ; 126    ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|router_001|the_default_decode                                                                               ; 0     ; 10             ; 0            ; 10             ; 10     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|router_001                                                                                                  ; 121   ; 0              ; 5            ; 0              ; 126    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|router|the_default_decode                                                                                   ; 0     ; 10             ; 0            ; 10             ; 10     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|router                                                                                                      ; 121   ; 0              ; 5            ; 0              ; 126    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|onchip_ram_s1_agent_rsp_fifo                                                                                ; 161   ; 39             ; 0            ; 39             ; 120    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|onchip_ram_s1_agent|uncompressor                                                                            ; 55    ; 1              ; 0            ; 1              ; 53     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|onchip_ram_s1_agent                                                                                         ; 322   ; 39             ; 44           ; 39             ; 345    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|mm_bridge_0_s0_agent_rsp_fifo                                                                               ; 161   ; 39             ; 0            ; 39             ; 120    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|mm_bridge_0_s0_agent|uncompressor                                                                           ; 55    ; 1              ; 0            ; 1              ; 53     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|mm_bridge_0_s0_agent                                                                                        ; 322   ; 39             ; 44           ; 39             ; 345    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|sll_hyperbus_controller_top_0_iavs0_agent_rsp_fifo                                                          ; 161   ; 39             ; 0            ; 39             ; 120    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|sll_hyperbus_controller_top_0_iavs0_agent|uncompressor                                                      ; 55    ; 1              ; 0            ; 1              ; 53     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|sll_hyperbus_controller_top_0_iavs0_agent                                                                   ; 322   ; 39             ; 44           ; 39             ; 348    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|cpu_debug_mem_slave_agent_rsp_fifo                                                                          ; 161   ; 39             ; 0            ; 39             ; 120    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|cpu_debug_mem_slave_agent|uncompressor                                                                      ; 55    ; 1              ; 0            ; 1              ; 53     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|cpu_debug_mem_slave_agent                                                                                   ; 322   ; 39             ; 44           ; 39             ; 345    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|ext_epcq_flash_avl_mem_agent_rdata_fifo                                                                     ; 79    ; 41             ; 0            ; 41             ; 36     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|ext_epcq_flash_avl_mem_agent_rsp_fifo                                                                       ; 161   ; 39             ; 0            ; 39             ; 120    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|ext_epcq_flash_avl_mem_agent|uncompressor                                                                   ; 55    ; 1              ; 0            ; 1              ; 53     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|ext_epcq_flash_avl_mem_agent                                                                                ; 322   ; 39             ; 44           ; 39             ; 351    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|remote_update_avl_csr_agent_rdata_fifo                                                                      ; 79    ; 41             ; 0            ; 41             ; 36     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|remote_update_avl_csr_agent_rsp_fifo                                                                        ; 161   ; 39             ; 0            ; 39             ; 120    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|remote_update_avl_csr_agent|uncompressor                                                                    ; 55    ; 1              ; 0            ; 1              ; 53     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|remote_update_avl_csr_agent                                                                                 ; 322   ; 39             ; 44           ; 39             ; 345    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|ext_epcq_flash_avl_csr_agent_rdata_fifo                                                                     ; 79    ; 41             ; 0            ; 41             ; 36     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|ext_epcq_flash_avl_csr_agent_rsp_fifo                                                                       ; 161   ; 39             ; 0            ; 39             ; 120    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|ext_epcq_flash_avl_csr_agent|uncompressor                                                                   ; 55    ; 1              ; 0            ; 1              ; 53     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|ext_epcq_flash_avl_csr_agent                                                                                ; 322   ; 39             ; 44           ; 39             ; 345    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|msgdma_rx_mm_write_agent                                                                                    ; 198   ; 49             ; 94           ; 49             ; 153    ; 49              ; 49            ; 49              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|msgdma_tx_mm_read_agent                                                                                     ; 198   ; 49             ; 94           ; 49             ; 153    ; 49              ; 49            ; 49              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|cpu_instruction_master_agent                                                                                ; 201   ; 43             ; 94           ; 43             ; 153    ; 43              ; 43            ; 43              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|cpu_data_master_agent                                                                                       ; 201   ; 43             ; 94           ; 43             ; 153    ; 43              ; 43            ; 43              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|onchip_ram_s1_translator                                                                                    ; 110   ; 7              ; 18           ; 7              ; 82     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|mm_bridge_0_s0_translator                                                                                   ; 110   ; 4              ; 12           ; 4              ; 89     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|sll_hyperbus_controller_top_0_iavs0_translator                                                              ; 113   ; 4              ; 5            ; 4              ; 98     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|cpu_debug_mem_slave_translator                                                                              ; 110   ; 5              ; 18           ; 5              ; 82     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|ext_epcq_flash_avl_mem_translator                                                                           ; 116   ; 4              ; 6            ; 4              ; 100    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|remote_update_avl_csr_translator                                                                            ; 110   ; 4              ; 22           ; 4              ; 73     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|ext_epcq_flash_avl_csr_translator                                                                           ; 110   ; 4              ; 23           ; 4              ; 72     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|msgdma_rx_mm_write_translator                                                                               ; 111   ; 15             ; 2            ; 15             ; 71     ; 15              ; 15            ; 15              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|msgdma_tx_mm_read_translator                                                                                ; 111   ; 47             ; 2            ; 47             ; 104    ; 47              ; 47            ; 47              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|cpu_instruction_master_translator                                                                           ; 114   ; 47             ; 0            ; 47             ; 107    ; 47              ; 47            ; 47              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0|cpu_data_master_translator                                                                                  ; 114   ; 8              ; 0            ; 8              ; 107    ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_interconnect_0                                                                                                             ; 438   ; 0              ; 0            ; 0              ; 461    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|userhw_0|reg_d                                                                                                                ; 35    ; 24             ; 0            ; 24             ; 32     ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|userhw_0|con                                                                                                                  ; 35    ; 31             ; 0            ; 31             ; 32     ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|userhw_0                                                                                                                      ; 39    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|user_pb                                                                                                                       ; 8     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|user_dipsw                                                                                                                    ; 8     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|sysid                                                                                                                         ; 3     ; 15             ; 2            ; 15             ; 32     ; 15              ; 15            ; 15              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|sys_clk_timer                                                                                                                 ; 23    ; 0              ; 0            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|sll_hyperbus_controller_top_0                                                                                                 ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|remote_update|remote_update_controller|cycloneiii_iv_ctrl                                                                     ; 71    ; 3              ; 8            ; 3              ; 67     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|remote_update|remote_update_controller                                                                                        ; 71    ; 0              ; 0            ; 0              ; 67     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|remote_update|remote_update_core|cntr6|auto_generated                                                                         ; 4     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|remote_update|remote_update_core|cntr5|auto_generated                                                                         ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|remote_update|remote_update_core                                                                                              ; 36    ; 1              ; 0            ; 1              ; 30     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|remote_update                                                                                                                 ; 41    ; 0              ; 0            ; 0              ; 34     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|opencores_i2c_0|i2c_master_top_inst|byte_controller|bit_controller                                                            ; 27    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|opencores_i2c_0|i2c_master_top_inst|byte_controller                                                                           ; 35    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|opencores_i2c_0|i2c_master_top_inst                                                                                           ; 19    ; 1              ; 0            ; 1              ; 14     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|opencores_i2c_0                                                                                                               ; 15    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 2     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|onchip_ram|the_altsyncram|auto_generated                                                                                      ; 48    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|onchip_ram                                                                                                                    ; 52    ; 1              ; 1            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|msgdma_tx|read_mstr_internal|the_read_burst_control                                                                           ; 50    ; 1              ; 50           ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|msgdma_tx|read_mstr_internal|the_master_to_st_fifo|auto_generated|dpfifo|wr_ptr                                               ; 4     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|msgdma_tx|read_mstr_internal|the_master_to_st_fifo|auto_generated|dpfifo|usedw_counter                                        ; 5     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|msgdma_tx|read_mstr_internal|the_master_to_st_fifo|auto_generated|dpfifo|rd_ptr_msb                                           ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|msgdma_tx|read_mstr_internal|the_master_to_st_fifo|auto_generated|dpfifo|three_comparison                                     ; 14    ; 7              ; 0            ; 7              ; 1      ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|msgdma_tx|read_mstr_internal|the_master_to_st_fifo|auto_generated|dpfifo|almost_full_comparer                                 ; 14    ; 7              ; 0            ; 7              ; 1      ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|msgdma_tx|read_mstr_internal|the_master_to_st_fifo|auto_generated|dpfifo|FIFOram                                              ; 63    ; 0              ; 0            ; 0              ; 45     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|msgdma_tx|read_mstr_internal|the_master_to_st_fifo|auto_generated|dpfifo                                                      ; 50    ; 0              ; 0            ; 0              ; 54     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|msgdma_tx|read_mstr_internal|the_master_to_st_fifo|auto_generated                                                             ; 50    ; 0              ; 0            ; 0              ; 54     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|msgdma_tx|read_mstr_internal|the_MM_to_ST_adapter                                                                             ; 109   ; 0              ; 44           ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|msgdma_tx|read_mstr_internal                                                                                                  ; 295   ; 256            ; 197          ; 256            ; 328    ; 256             ; 256           ; 256             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|msgdma_tx|prefetcher_internal|u_prefetcher_interrupt                                                                          ; 24    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|msgdma_tx|prefetcher_internal|u_prefetcher_csr                                                                                ; 107   ; 0              ; 0            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|msgdma_tx|prefetcher_internal|u_prefetcher_fifo|the_dp_ram|auto_generated                                                     ; 82    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|msgdma_tx|prefetcher_internal|u_prefetcher_fifo                                                                               ; 69    ; 0              ; 0            ; 0              ; 65     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|msgdma_tx|prefetcher_internal|u_prefetcher_write_back                                                                         ; 330   ; 0              ; 225          ; 0              ; 75     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|msgdma_tx|prefetcher_internal|u_prefetcher_read                                                                               ; 121   ; 69             ; 49           ; 69             ; 278    ; 69              ; 69            ; 69              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|msgdma_tx|prefetcher_internal                                                                                                 ; 335   ; 0              ; 0            ; 0              ; 231    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|msgdma_tx|dispatcher_internal|the_response_block|the_response_FIFO|auto_generated|dpfifo|wr_ptr                               ; 4     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|msgdma_tx|dispatcher_internal|the_response_block|the_response_FIFO|auto_generated|dpfifo|usedw_counter                        ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|msgdma_tx|dispatcher_internal|the_response_block|the_response_FIFO|auto_generated|dpfifo|rd_ptr_msb                           ; 4     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|msgdma_tx|dispatcher_internal|the_response_block|the_response_FIFO|auto_generated|dpfifo|three_comparison                     ; 16    ; 8              ; 0            ; 8              ; 1      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|msgdma_tx|dispatcher_internal|the_response_block|the_response_FIFO|auto_generated|dpfifo|almost_full_comparer                 ; 16    ; 8              ; 0            ; 8              ; 1      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|msgdma_tx|dispatcher_internal|the_response_block|the_response_FIFO|auto_generated|dpfifo|FIFOram                              ; 71    ; 0              ; 0            ; 0              ; 51     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|msgdma_tx|dispatcher_internal|the_response_block|the_response_FIFO|auto_generated|dpfifo                                      ; 56    ; 0              ; 0            ; 0              ; 61     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|msgdma_tx|dispatcher_internal|the_response_block|the_response_FIFO|auto_generated                                             ; 55    ; 0              ; 0            ; 0              ; 61     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|msgdma_tx|dispatcher_internal|the_response_block                                                                              ; 63    ; 244            ; 6            ; 244            ; 308    ; 244             ; 244           ; 244             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|msgdma_tx|dispatcher_internal|the_csr_block                                                                                   ; 150   ; 16             ; 0            ; 16             ; 40     ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|msgdma_tx|dispatcher_internal|the_descriptor_buffers|the_write_command_FIFO|the_dp_ram|auto_generated                         ; 160   ; 0              ; 0            ; 0              ; 128    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|msgdma_tx|dispatcher_internal|the_descriptor_buffers|the_write_command_FIFO                                                   ; 150   ; 2              ; 0            ; 2              ; 138    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|msgdma_tx|dispatcher_internal|the_descriptor_buffers|the_read_command_FIFO|the_dp_ram|auto_generated                          ; 160   ; 0              ; 0            ; 0              ; 128    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|msgdma_tx|dispatcher_internal|the_descriptor_buffers|the_read_command_FIFO                                                    ; 150   ; 0              ; 0            ; 0              ; 138    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|msgdma_tx|dispatcher_internal|the_descriptor_buffers|the_read_signal_breakout                                                 ; 130   ; 243            ; 43           ; 243            ; 413    ; 243             ; 243           ; 243             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|msgdma_tx|dispatcher_internal|the_descriptor_buffers|the_write_signal_breakout                                                ; 130   ; 261            ; 52           ; 261            ; 404    ; 261             ; 261           ; 261             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|msgdma_tx|dispatcher_internal|the_descriptor_buffers                                                                          ; 152   ; 42             ; 1            ; 42             ; 577    ; 42              ; 42            ; 42              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|msgdma_tx|dispatcher_internal                                                                                                 ; 840   ; 410            ; 254          ; 410            ; 548    ; 410             ; 410           ; 410             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|msgdma_tx                                                                                                                     ; 153   ; 0              ; 0            ; 0              ; 203    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|msgdma_rx|write_mstr_internal|the_write_burst_control                                                                         ; 70    ; 4              ; 40           ; 4              ; 32     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|msgdma_rx|write_mstr_internal|the_byte_enable_generator|the_thirty_two_bit_byteenable_FSM|upper_sixteen_bit_byteenable_FSM    ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|msgdma_rx|write_mstr_internal|the_byte_enable_generator|the_thirty_two_bit_byteenable_FSM|lower_sixteen_bit_byteenable_FSM    ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|msgdma_rx|write_mstr_internal|the_byte_enable_generator|the_thirty_two_bit_byteenable_FSM                                     ; 8     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|msgdma_rx|write_mstr_internal|the_byte_enable_generator                                                                       ; 8     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|msgdma_rx|write_mstr_internal|the_ST_to_MM_Adapter                                                                            ; 66    ; 0              ; 30           ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|msgdma_rx|write_mstr_internal|the_st_to_master_fifo|auto_generated|dpfifo|wr_ptr                                              ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|msgdma_rx|write_mstr_internal|the_st_to_master_fifo|auto_generated|dpfifo|usedw_counter                                       ; 5     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|msgdma_rx|write_mstr_internal|the_st_to_master_fifo|auto_generated|dpfifo|rd_ptr_msb                                          ; 4     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|msgdma_rx|write_mstr_internal|the_st_to_master_fifo|auto_generated|dpfifo|three_comparison                                    ; 12    ; 6              ; 0            ; 6              ; 1      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|msgdma_rx|write_mstr_internal|the_st_to_master_fifo|auto_generated|dpfifo|almost_full_comparer                                ; 12    ; 6              ; 0            ; 6              ; 1      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|msgdma_rx|write_mstr_internal|the_st_to_master_fifo|auto_generated|dpfifo|FIFOram                                             ; 58    ; 0              ; 0            ; 0              ; 42     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|msgdma_rx|write_mstr_internal|the_st_to_master_fifo|auto_generated|dpfifo                                                     ; 47    ; 0              ; 0            ; 0              ; 50     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|msgdma_rx|write_mstr_internal|the_st_to_master_fifo|auto_generated                                                            ; 47    ; 0              ; 0            ; 0              ; 50     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|msgdma_rx|write_mstr_internal                                                                                                 ; 304   ; 225            ; 206          ; 225            ; 323    ; 225             ; 225           ; 225             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|msgdma_rx|prefetcher_internal|u_prefetcher_interrupt                                                                          ; 24    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|msgdma_rx|prefetcher_internal|u_prefetcher_csr                                                                                ; 107   ; 0              ; 0            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|msgdma_rx|prefetcher_internal|u_prefetcher_fifo|the_dp_ram|auto_generated                                                     ; 82    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|msgdma_rx|prefetcher_internal|u_prefetcher_fifo                                                                               ; 69    ; 0              ; 0            ; 0              ; 65     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|msgdma_rx|prefetcher_internal|u_prefetcher_write_back                                                                         ; 330   ; 0              ; 225          ; 0              ; 75     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|msgdma_rx|prefetcher_internal|u_prefetcher_read                                                                               ; 121   ; 69             ; 49           ; 69             ; 278    ; 69              ; 69            ; 69              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|msgdma_rx|prefetcher_internal                                                                                                 ; 335   ; 0              ; 0            ; 0              ; 231    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|msgdma_rx|dispatcher_internal|the_response_block|the_response_FIFO|auto_generated|dpfifo|wr_ptr                               ; 4     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|msgdma_rx|dispatcher_internal|the_response_block|the_response_FIFO|auto_generated|dpfifo|usedw_counter                        ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|msgdma_rx|dispatcher_internal|the_response_block|the_response_FIFO|auto_generated|dpfifo|rd_ptr_msb                           ; 4     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|msgdma_rx|dispatcher_internal|the_response_block|the_response_FIFO|auto_generated|dpfifo|three_comparison                     ; 16    ; 8              ; 0            ; 8              ; 1      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|msgdma_rx|dispatcher_internal|the_response_block|the_response_FIFO|auto_generated|dpfifo|almost_full_comparer                 ; 16    ; 8              ; 0            ; 8              ; 1      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|msgdma_rx|dispatcher_internal|the_response_block|the_response_FIFO|auto_generated|dpfifo|FIFOram                              ; 71    ; 0              ; 0            ; 0              ; 51     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|msgdma_rx|dispatcher_internal|the_response_block|the_response_FIFO|auto_generated|dpfifo                                      ; 56    ; 0              ; 0            ; 0              ; 61     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|msgdma_rx|dispatcher_internal|the_response_block|the_response_FIFO|auto_generated                                             ; 55    ; 0              ; 0            ; 0              ; 61     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|msgdma_rx|dispatcher_internal|the_response_block                                                                              ; 63    ; 244            ; 6            ; 244            ; 308    ; 244             ; 244           ; 244             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|msgdma_rx|dispatcher_internal|the_csr_block                                                                                   ; 150   ; 16             ; 0            ; 16             ; 40     ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|msgdma_rx|dispatcher_internal|the_descriptor_buffers|the_write_command_FIFO|the_dp_ram|auto_generated                         ; 160   ; 0              ; 0            ; 0              ; 128    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|msgdma_rx|dispatcher_internal|the_descriptor_buffers|the_write_command_FIFO                                                   ; 150   ; 0              ; 0            ; 0              ; 138    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|msgdma_rx|dispatcher_internal|the_descriptor_buffers|the_read_command_FIFO|the_dp_ram|auto_generated                          ; 160   ; 0              ; 0            ; 0              ; 128    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|msgdma_rx|dispatcher_internal|the_descriptor_buffers|the_read_command_FIFO                                                    ; 150   ; 2              ; 0            ; 2              ; 138    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|msgdma_rx|dispatcher_internal|the_descriptor_buffers|the_read_signal_breakout                                                 ; 130   ; 243            ; 43           ; 243            ; 413    ; 243             ; 243           ; 243             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|msgdma_rx|dispatcher_internal|the_descriptor_buffers|the_write_signal_breakout                                                ; 130   ; 261            ; 52           ; 261            ; 404    ; 261             ; 261           ; 261             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|msgdma_rx|dispatcher_internal|the_descriptor_buffers                                                                          ; 152   ; 33             ; 1            ; 33             ; 577    ; 33              ; 33            ; 33              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|msgdma_rx|dispatcher_internal                                                                                                 ; 840   ; 410            ; 213          ; 410            ; 548    ; 410             ; 410           ; 410             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|msgdma_rx                                                                                                                     ; 162   ; 0              ; 0            ; 0              ; 198    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|mm_bridge_0                                                                                                                   ; 93    ; 2              ; 0            ; 2              ; 89     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|led_pio                                                                                                                       ; 38    ; 28             ; 28           ; 28             ; 36     ; 28              ; 28            ; 28              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|jtag_uart|the_q_sys_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo|wr_ptr                                                     ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|jtag_uart|the_q_sys_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo|rd_ptr_count                                               ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|jtag_uart|the_q_sys_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo|FIFOram                                                    ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|jtag_uart|the_q_sys_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo|fifo_state|count_usedw                                     ; 5     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|jtag_uart|the_q_sys_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo|fifo_state                                                 ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|jtag_uart|the_q_sys_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo                                                            ; 13    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|jtag_uart|the_q_sys_jtag_uart_scfifo_r|rfifo|auto_generated                                                                   ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|jtag_uart|the_q_sys_jtag_uart_scfifo_r                                                                                        ; 13    ; 0              ; 1            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|jtag_uart|the_q_sys_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo|wr_ptr                                                     ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|jtag_uart|the_q_sys_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo|rd_ptr_count                                               ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|jtag_uart|the_q_sys_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo|FIFOram                                                    ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|jtag_uart|the_q_sys_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo|fifo_state|count_usedw                                     ; 5     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|jtag_uart|the_q_sys_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo|fifo_state                                                 ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|jtag_uart|the_q_sys_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo                                                            ; 13    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|jtag_uart|the_q_sys_jtag_uart_scfifo_w|wfifo|auto_generated                                                                   ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|jtag_uart|the_q_sys_jtag_uart_scfifo_w                                                                                        ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|jtag_uart                                                                                                                     ; 38    ; 10             ; 23           ; 10             ; 34     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|ext_epcq_flash|addr_adaption_0|addr_adaption                                                                                  ; 174   ; 11             ; 0            ; 11             ; 190    ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|ext_epcq_flash|addr_adaption_0                                                                                                ; 174   ; 0              ; 0            ; 0              ; 190    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|ext_epcq_flash|asmi2_inst_epcq_ctrl|rst_controller|alt_rst_req_sync_uq1                                                       ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|ext_epcq_flash|asmi2_inst_epcq_ctrl|rst_controller|alt_rst_sync_uq1                                                           ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|ext_epcq_flash|asmi2_inst_epcq_ctrl|rst_controller                                                                            ; 33    ; 31             ; 0            ; 31             ; 1      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|ext_epcq_flash|asmi2_inst_epcq_ctrl|asmi2_qspi_interface_0|dedicated_interface                                                ; 7     ; 4              ; 0            ; 4              ; 2      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|ext_epcq_flash|asmi2_inst_epcq_ctrl|asmi2_qspi_interface_0                                                                    ; 27    ; 0              ; 3            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|ext_epcq_flash|asmi2_inst_epcq_ctrl|asmi2_cmd_generator_0|data_adapter_8_32_inst                                              ; 14    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|ext_epcq_flash|asmi2_inst_epcq_ctrl|asmi2_cmd_generator_0|data_adapter_32_8_inst                                              ; 36    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|ext_epcq_flash|asmi2_inst_epcq_ctrl|asmi2_cmd_generator_0                                                                     ; 114   ; 0              ; 0            ; 0              ; 62     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|ext_epcq_flash|asmi2_inst_epcq_ctrl|multiplexer|arb|adder                                                                     ; 8     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|ext_epcq_flash|asmi2_inst_epcq_ctrl|multiplexer|arb                                                                           ; 6     ; 0              ; 4            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|ext_epcq_flash|asmi2_inst_epcq_ctrl|multiplexer                                                                               ; 77    ; 0              ; 0            ; 0              ; 39     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|ext_epcq_flash|asmi2_inst_epcq_ctrl|merlin_demultiplexer_0                                                                    ; 41    ; 4              ; 2            ; 4              ; 75     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|ext_epcq_flash|asmi2_inst_epcq_ctrl|xip_controller|avst_fifo_inst|avst_fifo                                                   ; 77    ; 39             ; 0            ; 39             ; 36     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|ext_epcq_flash|asmi2_inst_epcq_ctrl|xip_controller|avst_fifo_inst                                                             ; 38    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|ext_epcq_flash|asmi2_inst_epcq_ctrl|xip_controller                                                                            ; 121   ; 3              ; 5            ; 3              ; 104    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|ext_epcq_flash|asmi2_inst_epcq_ctrl|csr_controller                                                                            ; 80    ; 2              ; 3            ; 2              ; 105    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|ext_epcq_flash|asmi2_inst_epcq_ctrl                                                                                           ; 123   ; 0              ; 0            ; 0              ; 68     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|ext_epcq_flash                                                                                                                ; 106   ; 0              ; 0            ; 0              ; 68     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|eth_tse|i_tse_mac                                                                                                             ; 134   ; 37             ; 0            ; 37             ; 117    ; 37              ; 37            ; 37              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|eth_tse                                                                                                                       ; 95    ; 0              ; 0            ; 0              ; 87     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|enet_pll|sd1                                                                                                                  ; 3     ; 1              ; 0            ; 1              ; 6      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|enet_pll|stdsync2|dffpipe3                                                                                                    ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|enet_pll|stdsync2                                                                                                             ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|enet_pll                                                                                                                      ; 13    ; 10             ; 0            ; 10             ; 6      ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|descriptor_memory|the_altsyncram|auto_generated                                                                               ; 50    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|descriptor_memory                                                                                                             ; 54    ; 1              ; 1            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|cpu|cpu                                                                                                                       ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst|cpu                                                                                                                           ; 151   ; 0              ; 0            ; 0              ; 136    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; q_sys_inst                                                                                                                               ; 23    ; 1              ; 0            ; 1              ; 24     ; 1               ; 1             ; 1               ; 11    ; 0              ; 0            ; 0                ; 0                 ;
; enet_clk_ddio_inst|ALTDDIO_OUT_component|auto_generated                                                                                  ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; enet_clk_ddio_inst                                                                                                                       ; 4     ; 2              ; 0            ; 2              ; 1      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
+------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
