title:Hardware-assisted Memory Tracing on New SoCs Embedding FPGA Fabrics
author:Letitia W. Li and
Guillaume Duc and
Renaud Pacalet
Hardware-assisted memory 
tracing on new SoCs 
embedding FPGA fabrics
Letitia Li, Guillaume Duc, Renaud Pacalet
Institut Mines-Télécom
Memory Tracing
 Analysis and categorization of malware
 Debugging
 Hardware support for improved performance
2
12/14/15
Institut Mines-Télécom
ACSAC 2015
SecBus Project
 How to secure System-on-chip?
 Attacker can access memory bus to external 
memory
 Platform for demonstration and validation
3
12/14/15
Institut Mines-Télécom
ACSAC 2015
Xilinx Zynq-based Zedboard by Avnet
4
12/14/15
Institut Mines-Télécom
ACSAC 2015
RAS
AAS
AXI Protocol
 http://www.xilinx.com/support/documentation/ip_documentation/axi_ref_guide/v13_4/ug761_axi_reference_guide.pdf
7
12/14/15
Institut Mines-Télécom
ACSAC 2015
Implementation
Linux in Alternate Address Space
9
12/14/15
Institut Mines-Télécom
ACSAC 2015
Software Configuration
RAMdisk Image
Device Tree
Linux Kernel
10
12/14/15
Institut Mines-Télécom
ACSAC 2015
→Alternate Address Space
Entry Point
Linux, usable-
memory 
FDT_HIGH
Load Addresses 
11
12/14/15
Institut Mines-Télécom
ACSAC 2015
- Caching
Entry Point
INSTR_CACHE_DISABLE
DATA_CACHE_DISABLE
Flush cache
Linux, usable-
memory 
- L2 cache
FDT_HIGH
Load Addresses 
12
12/14/15
Institut Mines-Télécom
ACSAC 2015
Experiments
13
12/14/15
Institut Mines-Télécom
ACSAC 2015
SSH
74: t
65: e
6C: l
65: e
63: c
6F: o
6D: m
14
12/14/15
Institut Mines-Télécom
ACSAC 2015
Instr A
Instr B
Data 1
---
---
---
15
12/14/15
Institut Mines-Télécom
ACSAC 2015
Instr A
Instr B
Data 1
Data 1
---
16
12/14/15
Institut Mines-Télécom
ACSAC 2015
Instr A
Instr B
Data 1
---
Instr A
17
12/14/15
Institut Mines-Télécom
ACSAC 2015
Instr A
Instr B
Data 1
---
Instr B
18
12/14/15
Institut Mines-Télécom
ACSAC 2015
Instr A
Instr B
Data 1
Pass1
---
Pass1
19
12/14/15
Institut Mines-Télécom
ACSAC 2015
Instr A
Instr B
Data 1
Pass2
Pass1
---
Pass2
20
12/14/15
Institut Mines-Télécom
Login
 BusyBox
 Implementation
– String Compare
– Result in r4
– mov r0, r4 ← mov r0, #1
21
12/14/15
Institut Mines-Télécom
ACSAC 2015
Instr A
Instr B
Data 1
mov r0, r4
W2
mov r0, #1
---
---
22
12/14/15
Institut Mines-Télécom
ACSAC 2015
Instr A
Instr B
Data 1
mov r0, r4
W2
mov r0, #1
W2
mov r0, r4
23
12/14/15
Institut Mines-Télécom
ACSAC 2015
Instr A
Instr B
Data 1
mov r0, r4
W2
mov r0, #1
W2
mov r0, #1
24
12/14/15
Institut Mines-Télécom
ACSAC 2015
Performance
 Dhrystone
– Integer benchmark
 RAMspeed
– Read/Write blocks
25
12/14/15
Institut Mines-Télécom
ACSAC 2015
Dhrystone
1
0.9
0.8
0.7
0.6
0.5
0.4
0.3
0.2
0.1
0
e
c
n
a
m
r
o
f
r
e
P
e
v
i
t
l
a
e
R
~ 1/21
~ 1/78
AAS cache
RAS nocache
AAS nocache
26
12/14/15
Institut Mines-Télécom
ACSAC 2015
RAMSpeed
1
0.9
0.8
0.7
0.6
0.5
0.4
0.3
0.2
0.1
e
c
n
a
m
r
o
f
r
e
P
e
v
i
t
l
a
e
R
AAS cache
RAS nocache
AAS nocache
0
1
10
100
Block size (Kb)
1000
10000
27
12/14/15
Institut Mines-Télécom
ACSAC 2015
~ 1/1.23
~ 1/1.23
~ 1/17
~ 1/62
Memory Access Monitor 2.0
 Cache-Enabled
 More Channels
 Precise Capture
 Multiple Injection Patterns
28
12/14/15
Institut Mines-Télécom
ACSAC 2015
29
12/14/15
Institut Mines-Télécom
ACSAC 2015
SSH v2.0
State
Pattern
Mask
Action
Config
Next State
0
1
2
3
Address
0xFFFF
None
RADDR
Instr 1
0xFFFFFFFF None
RDATA
Instr 2
0xFFFFFFFF None
RDATA
0x0
0xFFFFFFFF Capture
RDATA
1
2
3
0
30
12/14/15
Institut Mines-Télécom
ACSAC 2015
0xAAAA      0xFFFF      None          RADDR               1
---
---
0x1F00AAAA
---
31
12/14/15
Institut Mines-Télécom
ACSAC 2015
Instr 1          0xffffffff      None          RDATA               2
---
---
          ---
Instr1
32
12/14/15
Institut Mines-Télécom
ACSAC 2015
Instr 2          0xffffffff      None          RDATA               3
---
---
          ---
Instr2
33
12/14/15
Institut Mines-Télécom
ACSAC 2015
      0x0         0xffffffff      Capture     RDATA                0
---
---
          ---
Passphrase
34
12/14/15
Institut Mines-Télécom
ACSAC 2015
      0x0         0xffffffff      Capture     RDATA                0
---
---
          ---
      0x0
35
12/14/15
Institut Mines-Télécom
ACSAC 2015
0xAAAA      0xFFFF      None          RADDR              1
---
---
          ---
---
36
12/14/15
Institut Mines-Télécom
ACSAC 2015
Conclusion
 Memory tracer in FPGA
 All memory accesses visible
 Vulnerability of unsecured bus
37
12/14/15
Institut Mines-Télécom
ACSAC 2015
Download our work!
https://secbus.telecom-paristech.fr/wiki/AxiBridge
https://secbus.telecom-paristech.fr/wiki/AxiBridge
Questions?
38
12/14/15
Institut Mines-Télécom
ACSAC 2015