verilog xil_defaultlib  "D:/Vivado_Data/CPU_multi/CPU_multi.srcs/sources_1/new/OutputFunc.v"
verilog xil_defaultlib  "D:/Vivado_Data/CPU_multi/CPU_multi.srcs/sources_1/new/NextState.v"
verilog xil_defaultlib  "D:/Vivado_Data/CPU_multi/CPU_multi.srcs/sources_1/new/DFlipFlop.v"
verilog xil_defaultlib  "D:/Vivado_Data/CPU_multi/CPU_multi.srcs/sources_1/new/SignZeroExtend.v"
verilog xil_defaultlib  "D:/Vivado_Data/CPU_multi/CPU_multi.srcs/sources_1/new/Select2_MUX.v"
verilog xil_defaultlib  "D:/Vivado_Data/CPU_multi/CPU_multi.srcs/sources_1/new/RegWre_MUX.v"
verilog xil_defaultlib  "D:/Vivado_Data/CPU_multi/CPU_multi.srcs/sources_1/new/RegFile.v"
verilog xil_defaultlib  "D:/Vivado_Data/CPU_multi/CPU_multi.srcs/sources_1/new/PCAddress_MUX.v"
verilog xil_defaultlib  "D:/Vivado_Data/CPU_multi/CPU_multi.srcs/sources_1/new/PC.v"
verilog xil_defaultlib  "D:/Vivado_Data/CPU_multi/CPU_multi.srcs/sources_1/new/IR.v"
verilog xil_defaultlib  "D:/Vivado_Data/CPU_multi/CPU_multi.srcs/sources_1/new/InstructionMemory.v"
verilog xil_defaultlib  "D:/Vivado_Data/CPU_multi/CPU_multi.srcs/sources_1/new/DR.v"
verilog xil_defaultlib  "D:/Vivado_Data/CPU_multi/CPU_multi.srcs/sources_1/new/DBDR.v"
verilog xil_defaultlib  "D:/Vivado_Data/CPU_multi/CPU_multi.srcs/sources_1/new/DataMemory.v"
verilog xil_defaultlib  "D:/Vivado_Data/CPU_multi/CPU_multi.srcs/sources_1/new/ControlUnit.v"
verilog xil_defaultlib  "D:/Vivado_Data/CPU_multi/CPU_multi.srcs/sources_1/new/ALU_A_MUX.v"
verilog xil_defaultlib  "D:/Vivado_Data/CPU_multi/CPU_multi.srcs/sources_1/new/ALU.v"
verilog xil_defaultlib  "D:/Vivado_Data/CPU_multi/CPU_multi.srcs/sources_1/new/CPU.v"
verilog xil_defaultlib  "D:/Vivado_Data/CPU_multi/CPU_multi.srcs/sim_1/new/CPU_sim.v"
verilog xil_defaultlib "D:/Vivado/2014.2/data/verilog/src/glbl.v"
