# FSM Reduction and mapping (C) Univ. of Colorado VLSI
.i 4
.o 4
.p 40
.s 7
.r S0
0000 S0 S0 0000
0000 S1 S0 0000
0000 S2 S3 0110
0000 S3 S3 0110
0000 S4 S3 0110
0001 S0 S0 0011
0001 S1 S0 0011
0001 S2 S2 1100
0010 S0 S0 0011
0010 S1 S0 0011
0010 S3 S3 0110
0010 S4 S4 0000
0011 S0 S0 0011
0011 S1 S0 0011
0011 S4 S0 0011
0100 S0 S2 1000
0100 S2 S2 1000
0100 S3 S2 1000
0100 S4 S2 1000
1000 S0 S0 0100
1000 S1 S1 1000
1000 S2 S2 1100
1000 S3 S3 0110
1000 S4 S4 0000
1001 S2 S2 1100
1010 S0 S5 1100
1010 S1 S1 0000
1010 S3 S4 0000
1010 S4 S4 0000
1011 S4 S4 0000
0000 S5 S6 0100
1010 S5 S5 1100
1000 S5 S5 1100
0010 S5 S5 1100
1010 S6 S1 0000
1001 S6 S2 1100
0000 S6 S6 0100
0010 S6 S6 0100
1000 S6 S6 0100
0001 S6 S6 0100
.e
