# 概要

此系列文章主要分析x86架构下的coreboot，这是此系列文章的第一篇，bootblock分析。此分析基于coreboot 4.6 Intel kblrvp(rvp3)主板。rvp3使用skylake平台。

# 与coreboot相关的x86知识

## CPU内建上电自检

BIST(Processor Built-in Self-Test)。x86处理器在上电或复位时会进行自检，自检结构保存在EAX中。只有当EAX等于0时表示处理器通过全部自检，如果非0表示检测到处理器故障。如果平台不需要自检，EAX上电后值为0。

BIST的执行开销因处理器而已。intel保留权限修改BIST的执行开销，并且不做通知。

## 启动时的寻址方式

8086/8088启动时寄存器默认值CS=0xF000,IP=0xFFF0,目标地址为0xFFF0

8086后的芯片都是32为机器，启动时芯片处于一种特别的状态：运行16位代码，使用32为内存分段机制进行内存寻址。这种状态一直持续到CS被重新赋值，而后进入真正的实模式。

x86为了加速分段机制，在CPU内部集成了段描述符的缓存。这部分缓存可以看作段寄存器的不可见部分。x86启动时初始化状态如下：

> CS=0xFFFF, CS.base=0xFFFF0000, CS.limit=0xFFFF, EIP=0x0000FFF0

因为使用分段机制，所以启动时第一条指令的地址：CS.base + CS.limit = 0xFFFFFFF0。

## CPU可以访问的空间

### 内存

这是CPU最常访问的空间，在大量指令中都有内存操作数

#### 缓存策略

- Uncacheable (UC) 不缓存
- Write Combining (WC) 写合并，可以加速写操作，不能保证内存一致性
- Write Through (WT) 写操作不缓存
- Write Back (WB) 读写操作都缓存
- Write Protected (WP) 写保护，写操作将促发异常

#### 缓存控制

##### CR0.CD(Cache Disable)

为1禁止缓存

为0，启用缓存，但可能被其他缓存控制机制影响

##### CR0.NW (No Write-Back)

为1全局禁止Write-Back

为0，启用Write-Back，但可能被其他缓存控制机制影响

##### MTRRs(Memory Type Range Registers)

这是一组MSR，通过这组寄存器可以设定物理内存缓存策略。

MTRRs有两种工作模式，fixed range MTRRs与variable range MTRRs。 

fixed range MTRRs把1M内的内存分成88个固定的范围，通过11个MSR描述他们的缓存策略

variable range MTRRs通过一组寄存器描述一段内存的缓存策略PHYSBase、PHYSMask

- PHYSBase用于记录内存起始地址，和内存缓存策略
- PHYSMask用于记录内存长度

判断一个地址addr是否在variable range MTRRs表示范围内通过以下计算公式确定

> addr & PHYSMask == PHYSBase & PHYSMask

variable range MTRRs表示的内存必须4K地址对其，长度为4K*2^n

##### PAT(Page Attribute Table)

这是一组MSR，通过这组寄存器可以设定虚拟地址空间的缓存策略

PAT有8个寄存器，定义了8种缓存策略

Page Table Directory或Page Table Entry中的PAT、PCD、PWT会选择一个PAT寄存器

PAT结合MTRRs确定最终内存缓存策略

### IO

这是x86专门为外设准备的空间，通过两条指令IN OUT访问，这段空间长度4K

### MSR

MSR(Model Specific Register)，为x86的配置控制寄存器。通过RDMSR、WRMSR读写MSR，一个MSR为64比特。最多可编码4G * 64bit的空间。

>RDMSR EDX:EAX <- MSR[ECX]
>WRMSR MSR[ECX] <- EDX:EAX

## PCI与PCIe

PCI总线是一种可枚举的总线，具有灵活可热插拔的特点，是计算机内部最重要的总线结构。

特点：

- 总线结构
- 总线下可以挂载设备或桥，桥设备下是新的总线号
- 并行通讯，由于串扰原因首频率限制速度较慢

PCIe是由PCI总线发展而来，软件层面兼容PCI。

特点：

- 点对点通讯，通过swicth和bridge中转信息
- 差分串行全双工通讯，频率上限较高速度较快
- 布线容易简化主板设计

### 编址

PCI总线通过总线号（8bit）、设备号（5bit）、功能号（3bit）编址。这种方式叫做BDF编址。其中B表示Bus即总线编号，D表示Device即设备编号，F表示Function即功能编号。

### 配置空间

配置空间是PCI总线可以枚举遍历的主要原因，通过配置空间可以对设备进行控制访问。PCI具有256字节的配置空间，PCIe具有4K的配置空间。配置空间前64字节内容是固定的，后面的内容根据具体设备差异较大。前64字节有两种情况，桥和设备不同。

**设备配置空间**
  ![设备配置空间](https://i.imgur.com/4DWl06A.png)

**桥设备配置空间**
  ![桥设备配置空间](https://i.imgur.com/husbeg2.png)

具体字段意义如下

| 字段                   | 意义                             |
| -------------------- | ------------------------------ |
| Vendor ID            | 制造商ID                          |
| Device ID            | 由制造商分配的设备ID                    |
| Revision ID          | 同一个设备的不同修订版本号                  |
| Status               | 设备状态信息                         |
| Command              | 设备控制寄存器                        |
| Class code           | 设备类型                           |
| Subclass             | 设备具体类型                         |
| Prog IF              | 一个只读寄存器，用于指定设备具有的寄存器级编程接口      |
| BIST                 | 标记一个设备可自检                      |
| Base Address         | 设备的内存空间映射地址（IO或MMIO），功能与具体设备相关 |
| Primary Bus Number   | 桥设备上端总线编号                      |
| Secondary Bus Number | 桥设备下端总线编号                      |
| Memory Base          | 桥下设备映射内存的起始地址                  |
| Memory Lmit          | 桥下设备映射内存空间的长度                  |
| Capabitiy Pointer    | 属性指针                           |

**Capabitiy**为设备的功能描述信息。**Capabitiy Pointer**为第一个**Capabitiy**在配置空间的偏移量，每一个**Capabitiy**包含下一个**Capabitiy**在配置空间的偏移量，为一个设备添加一个功能只需要添加一个新的**Capabitiy**，舍弃一个功能只需要删除一个**Capabitiy**，配置比较灵活。

#### 通过IO访问PCI配置空间

IO方式访问配置空间，通过两个4字节IO端口实现

- CONFIG_ADDRESS：地址0xCF8，长度4个字节
- CONFIG_DATA：地址0xCFC，长度4个字节

通过在CONFIG\_ADDRESS中写入要访问的地址（总线、设备、功能、配置空间偏移量），再读写CONFIG\_DATA来访问配置空间。

CONFIG_ADDRESS格式如下

![Imgur](https://i.imgur.com/WhqtrDk.png)

Enable Bit：为1时，读写CONFIG_DATA对应访问PCI的配置空间。

其中，偏移量用7:0比特表示，所以只能访问传统的PCI的256个字节的配置空间，访问不了PCIe扩展的配置空间。并且1:0始终为0，所以访问配置空间需要4字节地址对其。


#### 通过MMIO访问配置空间

由于PCIe使用8比特编码总线，5比特编码设备，3比特编码功能，每个功能具有4KByte配置空间。所以，PCI需要2^8 * 2^5 * 2^3 * 4KB = 256MB内存地址空间。

在skylake平台上，PCIe内存映射地址通过PCIe根设备（BDF编号00:0.0，x86下叫System Agent）上的一对寄存器PCIEXBAR(offset:0x60 length:4）、PCIEXBARH(offset:0x64 length:4)进行配置。

PCIEXBAR

0:0 配置使能位，置1表示配置有效

2:1 配置PCI内存映射空间大小，00—>256M  01—>128M  10—>64M 11保留

26:31 映射内存地址的31：26位

PCIEXBARH

0：31 映射内存地址的63:32位

## 总线结构

最初的CPU通过FSB总线(Front-Side Bus)与北桥(NorthBridge)连接。

北桥内部集成RC(PCIe Root Complex)与MCH(Memory Controller Hub)。MCH通过Memory Bus与内存链接。

北桥通过internal bus链接南桥，南桥提供各种外设接口，LPC是南桥上的一个桥设备，下面挂载着BIOS Flash、uart、键盘、鼠标等慢速设备。

P2SB(Primary to SideBridge)，PCH上大部分设备可以通过PCIe或IO方式访问，但部分PCH上部分设备需要访问PCH的私有空间，这部分空间通过P2SB的SBREG_BAR寄存器映射到内存空间。这段空间被称为PCR(PCH Private Configuration Space Register)。每个设备对应一个PortID，PortID表示设备在PCR空间的偏移量，在加上寄存器偏移可以获取寄存器的地址。

现在随着SOC流行，很多平台把北桥集成到SOC内部，并命名为System Agent。南桥被命名为PCH（Platform Controller Hub)，PCH通过DMI接口直接与CPU链接。

# 入口

在x86上，入口有两个：

- src/arch/x86/bootblock_crt0.S
- src/arch/x86/bootblock_romcc.S

由于在x86架构下，在内存初始化完成前要使用C语言编程存在问题（C语言使用堆栈内存实现函数栈帧，来处理局部变量以及函数调用返回）。为了可以运行C语言，以提高开发效率以及可移植性。coreboot使用两种方式在内存初始化完成前运行C代码：

- cache as ram : 初始化cache把cache当作内存使用
- romcc : 这是一个特别的编译器，编译的目标代码可以没有内存，所有数据保存在寄存器中

bootblock\_crt0.S使用cache as ram，bootblock_romcc.S使用romcc。但它们在从实模式进入分段保护模式的方法都是一致的。都是通过引用三个文件实现：

```
#include <cpu/x86/16bit/entry16.inc>
#include <cpu/x86/16bit/reset16.inc>
#include <cpu/x86/32bit/entry32.inc>
```

bootblock\_crt0.S在进入保护模式后依次执行以下操作：

- 获取系统时间戳
- 根据需要开启SSE
- 跳转到cache初始化入口
- cache初始化完成后，跳转到通用的bootblock入口bootblock_c_entry
- 引导下一阶段代码

src/arch/x86/bootblock_romcc.S在进入保护模式后依次执行以下操作：

- 获取系统时间戳
- 根据需要开启SSE
- 引用romcc编译产生的汇编文件generated/bootblock.inc

generated/bootblock.inc可以由两个文件编译生成

- src/arch/x86/bootblock_simple.c
- src/arch/x86/bootblock_normal.c

## reset16.inc

位置：src/cpu/x86/16bit/reset16.inc

此代码为x86机器启动时的第一条代码，此文件很简单只是跳转到实际入口_start16bit。并通过链接脚本固定到0xfffffff0。

跳转代码如下，使用硬编码编码跳转指令。
```
	.section ".reset", "ax", %progbits
	.code16
.globl	_start
_start:
	.byte  0xe9
	.int   _start16bit - ( . + 2 )
	/* Note: The above jump is hand coded to work around bugs in binutils.
	 * 5 byte are used for a 3 byte instruction.  This works because x86
	 * is little endian and allows us to use supported 32bit relocations
	 * instead of the weird 16 bit relocations that binutils does not
	 * handle consistently between versions because they are used so rarely.
	 */
	.previous
```

链接脚本如下，把.reset段固定到0xfffffff0处。0xfffffff0为x86第一条指令的执行地址，因为CS被重新赋值将进入真正的实模式（寻址访问0-1M），所以此段代码不能使用far jmp/call之类的指令，所以_start16bit必须在64K跳转范围内。
```
SECTIONS {
	/* Trigger an error if I have an unuseable start address */
	_bogus = ASSERT(_start16bit >= 0xffff0000, "_start16bit too low. Please report.");
	_ROMTOP = 0xfffffff0;
	. = _ROMTOP;
	.reset . : {
		*(.reset);
		. = 15;
		BYTE(0x00);
	}
}
```

## entry16.inc

位置：src/cpu/x86/16bit/entry16.inc

此代码是进入保护模式代码的16位代码部分，主要执行以下操作

- 失效页表缓存
- 初始化全局描述符表和中断描述符表
- 跳转到32位入口__protected_start（这时使用far jmp会自动初始化CS段寄存器）

## entry32.inc

位置：src/cpu/x86/32bit/entry32.inc

此代码是进入保护模式代码的32位部分，主要初始化除CS外的其他段寄存器

# cache as ram

intel平台下代码位于src/soc/intel/common/block/cpu/car/cache\_as\_ram.S

此段代码，主要是通过MTRRs设置一段内存属性为Write Back，此段内存大小不能超过cache空间的大小。最后禁止cache eviction(cache把dirty line同步到内存的过程)，这样使访问这段内存都是访问cache。

MTRRs初始状态应该是禁用的，首先需要判断MTRRs初始态是否正常
```
bootblock_pre_c_entry:

	post_code(0x20)

	/*
	 * Use the MTRR default type MSR as a proxy for detecting INIT#.
	 * Reset the system if any known bits are set in that MSR. That is
	 * an indication of the CPU not being properly reset.
	 */
check_for_clean_reset:
	mov	$MTRR_DEF_TYPE_MSR, %ecx
	rdmsr
	and	$(MTRR_DEF_TYPE_EN | MTRR_DEF_TYPE_FIX_EN), %eax
	cmp	$0, %eax
	jz	no_reset
	/* perform warm reset */
	movw	$0xcf9, %dx
	movb	$0x06, %al
	outb	%al, %dx

no_reset:
	post_code(0x21)

```

下面需要初始化MTRRs，清除fixed range MTRRs相关寄存器
```
	/* Clear/disable fixed MTRRs */
	mov	$fixed_mtrr_list_size, %ebx
	xor	%eax, %eax
	xor	%edx, %edx

clear_fixed_mtrr:
	add	$-2, %ebx
	movzwl	fixed_mtrr_list(%ebx), %ecx
	wrmsr
	jnz	clear_fixed_mtrr

	post_code(0x22)

```
其中fixed\_mtrr\_list，为一个表存放了寄存器的地址。fixed\_mtrr\_list\_size中存放了寄存器的个数
```
fixed_mtrr_list:
	.word	MTRR_FIX_64K_00000
	.word	MTRR_FIX_16K_80000
	.word	MTRR_FIX_16K_A0000
	.word	MTRR_FIX_4K_C0000
	.word	MTRR_FIX_4K_C8000
	.word	MTRR_FIX_4K_D0000
	.word	MTRR_FIX_4K_D8000
	.word	MTRR_FIX_4K_E0000
	.word	MTRR_FIX_4K_E8000
	.word	MTRR_FIX_4K_F0000
	.word	MTRR_FIX_4K_F8000
fixed_mtrr_list_size = . - fixed_mtrr_list
```

接着需要清除variable range MTRRs相关寄存器，因为具体平台可配置的variable range数不一样，需要通过读取MTRR\_CAP\_MSR获取。
```
	/* Figure put how many MTRRs we have, and clear them out */
	mov	$MTRR_CAP_MSR, %ecx
	rdmsr
	movzb	%al, %ebx		/* Number of variable MTRRs */
	mov	$MTRR_PHYS_BASE(0), %ecx
	xor	%eax, %eax
	xor	%edx, %edx

clear_var_mtrr:
	wrmsr
	inc	%ecx
	wrmsr
	inc	%ecx
	dec	%ebx
	jnz	clear_var_mtrr

	post_code(0x23)
```
其中MTRR\_PHYS\_BASE为variable range MTRRs配置寄存器的起始地址，一组配置需要两组寄存器。

接着配置默认的内存属性为uncacheable，即其他内存空间都不使用cache
```
	/* Configure default memory type to uncacheable (UC) */
	mov	$MTRR_DEF_TYPE_MSR, %ecx
	rdmsr
	/* Clear enable bits and set default type to UC. */
	and	$~(MTRR_DEF_TYPE_MASK | MTRR_DEF_TYPE_EN | \
		 MTRR_DEF_TYPE_FIX_EN), %eax
	wrmsr
```

接着通过cpuid指令获取计算机物理内存空间上限，并计算出一个掩码用于处理variable range MTRRs的配置寄存器。
```
	/* Configure MTRR_PHYS_MASK_HIGH for proper addressing above 4GB
	 * based on the physical address size supported for this processor
	 * This is based on read from CPUID EAX = 080000008h, EAX bits [7:0]
	 *
	 * Examples:
	 *  MTRR_PHYS_MASK_HIGH = 00000000Fh  For 36 bit addressing
	 *  MTRR_PHYS_MASK_HIGH = 0000000FFh  For 40 bit addressing
	 */

	movl	$0x80000008, %eax 	/* Address sizes leaf */
	cpuid
	sub	$32, %al
	movzx	%al, %eax
	xorl	%esi, %esi
	bts	%eax, %esi
	dec	%esi			/* esi <- MTRR_PHYS_MASK_HIGH */

	post_code(0x24)
```

接着根据具体配置信息，配置variable range MTRRs
```
#if ((CONFIG_DCACHE_RAM_SIZE & (CONFIG_DCACHE_RAM_SIZE - 1)) == 0)
	/* Configure CAR region as write-back (WB) */
	mov	$MTRR_PHYS_BASE(0), %ecx
	mov	$CONFIG_DCACHE_RAM_BASE, %eax
	or	$MTRR_TYPE_WRBACK, %eax
	xor	%edx,%edx
	wrmsr

	/* Configure the MTRR mask for the size region */
	mov	$MTRR_PHYS_MASK(0), %ecx
	mov	$CONFIG_DCACHE_RAM_SIZE, %eax	/* size mask */
	dec	%eax
	not	%eax
	or	$MTRR_PHYS_MASK_VALID, %eax
	movl	%esi, %edx	/* edx <- MTRR_PHYS_MASK_HIGH */
	wrmsr
#elif (CONFIG_DCACHE_RAM_SIZE == 768 * KiB) /* 768 KiB */
	/* Configure CAR region as write-back (WB) */
	mov	$MTRR_PHYS_BASE(0), %ecx
	mov	$CONFIG_DCACHE_RAM_BASE, %eax
	or	$MTRR_TYPE_WRBACK, %eax
	xor	%edx,%edx
	wrmsr

	mov	$MTRR_PHYS_MASK(0), %ecx
	mov	$(512 * KiB), %eax	/* size mask */
	dec	%eax
	not	%eax
	or	$MTRR_PHYS_MASK_VALID, %eax
	movl	%esi, %edx	/* edx <- MTRR_PHYS_MASK_HIGH */
	wrmsr

	mov	$MTRR_PHYS_BASE(1), %ecx
	mov	$(CONFIG_DCACHE_RAM_BASE + 512 * KiB), %eax
	or	$MTRR_TYPE_WRBACK, %eax
	xor	%edx,%edx
	wrmsr

	mov	$MTRR_PHYS_MASK(1), %ecx
	mov	$(256 * KiB), %eax	/* size mask */
	dec	%eax
	not	%eax
	or	$MTRR_PHYS_MASK_VALID, %eax
	movl	%esi, %edx	/* edx <- MTRR_PHYS_MASK_HIGH */
	wrmsr
#else
#error "DCACHE_RAM_SIZE is not a power of 2 and setup code is missing"
#endif
	post_code(0x25)
```
根据，基础知识里面提到的一组variable range MTRRs设置的内存必须4K起始地址对其，并且大小为4K*2^n，这里为了支持一种特别情况768K使用了两组配置寄存器配置了两段内存空间（512+256）

接着使能variable MTRRs和cache
```
	/* Enable variable MTRRs */
	mov	$MTRR_DEF_TYPE_MSR, %ecx
	rdmsr
	or	$MTRR_DEF_TYPE_EN, %eax
	wrmsr
	
	/* Enable caching */
	mov	%cr0, %eax
	and	$~(CR0_CD | CR0_NW), %eax
	invd
	mov	%eax, %cr0
```

接着根据具体平台分支，对cache进行具体配置，禁止cache eviction（把dirty cache line同步到内存）。并且对映射的内存空间清零
```
.global car_nem
car_nem:
	/* Disable cache eviction (setup stage) */
	mov	$MSR_EVICT_CTL, %ecx
	rdmsr
	or	$0x1, %eax
	wrmsr

	post_code(0x26)

	/* Clear the cache memory region. This will also fill up the cache */
	movl	$CONFIG_DCACHE_RAM_BASE, %edi
	movl	$CONFIG_DCACHE_RAM_SIZE, %ecx
	shr	$0x02, %ecx
	xor	%eax, %eax
	cld
	rep	stosl

	post_code(0x27)

	/* Disable cache eviction (run stage) */
	mov	$MSR_EVICT_CTL, %ecx
	rdmsr
	or	$0x2, %eax
	wrmsr

	post_code(0x28)

	jmp car_init_done
```

接着合并分支，为进入C语言环境作准备：初始化SP、传递参数
```
.global car_init_done
car_init_done:

	post_code(0x29)

	/* Setup bootblock stack */
	mov	$_car_stack_end, %esp

	/* Need to align stack to 16 bytes at call instruction. Account for
	   the two pushes below. */
	andl	$0xfffffff0, %esp
	sub	$8, %esp

	/*push TSC value to stack*/
	movd	%mm2, %eax
	pushl	%eax	/* tsc[63:32] */
	movd	%mm1, %eax
	pushl	%eax 	/* tsc[31:0] */

before_carstage:
	post_code(0x2A)

	call	bootblock_c_entry
	/* Never reached */

.halt_forever:
	post_code(POST_DEAD_CODE)
	hlt
	jmp	.halt_forever
```

# bootblock

bootblock\_c\_entry是各平台的入口，具体平台具体实现。主要是进行一些平台相关初始化，然后跳转到bootblock通用框架src/lib/bootblock.c。在skeylake下没有初始化工作，直接转到bootblock\_main\_with\_timestamp。

bootblock框架提供了如下接口，具体平台根据具体情况实现
```
__attribute__((weak)) void bootblock_soc_early_init(void) { /* do nothing */ }
__attribute__((weak)) void bootblock_mainboard_early_init(void) { /* no-op */ }
__attribute__((weak)) void bootblock_soc_init(void) { /* do nothing */ }
__attribute__((weak)) void bootblock_mainboard_init(void) { /* do nothing */ }
```

初始化分为两个阶段早期初始化、初始化。每个阶段分别可以对soc和主板（mainboard）进行初始化。

## soc初始化

soc初始化代码位于src/soc/intel/skylake/bootblock/bootblock.c中

在早期初始中soc完成了PCIe总线内存地址映射、pch配置空间内存地址映射、LPC配置使能部分外设、SPI及FLASH BIOS配置以及UART配置
```
void bootblock_soc_early_init(void)
{
	bootblock_systemagent_early_init();
	bootblock_pch_early_init();
	bootblock_cpu_init();
	pch_early_iorange_init();

	if (IS_ENABLED(CONFIG_UART_DEBUG))
		pch_uart_init();
}

```
### PCIe内存地址映射

主要通过IO方式访问System Agent（PCIe根设备，设备编号00：0.0），设置其配置空间的PCIEXBAR、PCIEXBARH
```
void bootblock_systemagent_early_init(void)
{
	uint32_t reg;
	uint8_t pciexbar_length;

	/*
	 * The PCIEXBAR is assumed to live in the memory mapped IO space under
	 * 4GiB.
	 */
	reg = 0;
	pci_io_write_config32(SA_DEV_ROOT, PCIEXBAR + 4, reg);

	/* Get PCI Express Region Length */
	switch (CONFIG_SA_PCIEX_LENGTH) {
	case 256 * MiB:
		pciexbar_length = PCIEXBAR_LENGTH_256MB;
		break;
	case 128 * MiB:
		pciexbar_length = PCIEXBAR_LENGTH_128MB;
		break;
	case 64 * MiB:
		pciexbar_length = PCIEXBAR_LENGTH_64MB;
		break;
	default:
		pciexbar_length = PCIEXBAR_LENGTH_256MB;
	}
	reg = CONFIG_MMCONF_BASE_ADDRESS | (pciexbar_length << 1)
				| PCIEXBAR_PCIEXBAREN;
	pci_io_write_config32(SA_DEV_ROOT, PCIEXBAR, reg);

	/*
	 * TSEG defines the base of SMM range. BIOS determines the base
	 * of TSEG memory which must be at or below Graphics base of GTT
	 * Stolen memory, hence its better to clear TSEG register early
	 * to avoid power on default non-zero value (if any).
	 */
	pci_write_config32(SA_DEV_ROOT, TSEG, 0);
}
```

这里把PCIe映射到4G范围内，所以PCIEXBARH被设置为0

TSEG是System Agent上用于设在内存映射的寄存器，这里设在为0只是为了防止此寄存器有值

### spi bios设置以及初始化P2SB

spi bios设置在fast_spi_early_init中配置
```
void bootblock_pch_early_init(void)
{
	fast_spi_early_init(SPI_BASE_ADDRESS);
	enable_p2sbbar();
}
```

初始化P2SB主要是为了访问PCH的私有配置空间，即初始化SBREG_BAR寄存器把PCH的私有配置空间映射到内存空间。
```
static void enable_p2sbbar(void)
{
	device_t dev = PCH_DEV_P2SB;

	/* Enable PCR Base address in PCH */
	pci_write_config32(dev, PCI_BASE_ADDRESS_0, CONFIG_PCR_BASE_ADDRESS);

	/* Enable P2SB MSE */
	pci_write_config8(dev, PCI_COMMAND,
			  PCI_COMMAND_MASTER | PCI_COMMAND_MEMORY);
	/*
	 * Enable decoding for HPET memory address range.
	 * HPTC_OFFSET(0x60) bit 7, when set the P2SB will decode
	 * the High Performance Timer memory address range
	 * selected by bits 1:0
	 */
	pci_write_config8(dev, HPTC_OFFSET, HPTC_ADDR_ENABLE_BIT);
}
```

### 防止写BIOS空间

通过MTRRs配置BIOS缓存空间属性为写保护，防止写BIOS
```
void bootblock_cpu_init(void)
{
	fast_spi_cache_bios_region();
}

void fast_spi_cache_bios_region(void)
{
	size_t bios_size;
	uint32_t alignment;
	const int type = MTRR_TYPE_WRPROT;
	uintptr_t base;

	/* Only the IFD BIOS region is memory mapped (at top of 4G) */
	fast_spi_get_bios_region(&bios_size);

	if (!bios_size)
		return;

	/* Round to power of two */
	alignment = 1 << (log2_ceil(bios_size));
	bios_size = ALIGN_UP(bios_size, alignment);
	base = 4ULL*GiB - bios_size;

	if (ENV_RAMSTAGE) {
		mtrr_use_temp_range(base, bios_size, type);
	} else {
		int mtrr = get_free_var_mtrr();

		if (mtrr == -1)
			return;

		set_var_mtrr(mtrr, base, bios_size, type);
	}
}
```

### LPC配置

主要用来使能LPC下的设备
```
void pch_early_iorange_init(void)
{
	uint16_t dec_rng, dec_en = 0;

	/* IO Decode Range */
	if (IS_ENABLED(CONFIG_DRIVERS_UART_8250IO) &&
	    IS_ENABLED(CONFIG_UART_DEBUG)) {
		dec_rng = COMA_RANGE | (COMB_RANGE << 4);
		dec_en = COMA_LPC_EN | COMB_LPC_EN;
		pci_write_config16(PCH_DEV_LPC, LPC_IO_DEC, dec_rng);
		pcr_write16(PID_DMI, PCR_DMI_LPCIOD, dec_rng);
	}

	/* IO Decode Enable */
	dec_en |= SE_LPC_EN | KBC_LPC_EN | MC1_LPC_EN;
	pci_write_config16(PCH_DEV_LPC, LPC_EN, dec_en);
	pcr_write16(PID_DMI, PCR_DMI_LPCIOE, dec_en);
}

```

### UART初始化

初始化8250串口
```
void pch_uart_init(void)
{
	uintptr_t base = uart_platform_base(CONFIG_UART_FOR_CONSOLE);

	uart_common_init(PCH_DEV_UART2, base, CLK_M_VAL, CLK_N_VAL);

	/* Put UART2 in byte access mode for 16550 compatibility */
	if (!IS_ENABLED(CONFIG_DRIVERS_UART_8250MEM_32))
		pcr_write32(PID_SERIALIO, PCR_SERIAL_IO_GPPRVRW7,
			PCR_SIO_PCH_LEGACY_UART2);

	gpio_configure_pads(uart2_pads, ARRAY_SIZE(uart2_pads));
}
```

## 主板初始化

主板初始化主要位于src/mainboard/intel/kblrvp/bootblock.c中

此初始化主要为了初始化串口使用的两个IO口

x86下GPIO配置位于PCH的私有空间。GPIO被分组，每组对应一个PCR的PortID,对应如下结构体。
```
struct pad_community {
	const char	*name;
	const char	*acpi_path;
	size_t		num_gpi_regs;/* number of gpi registers in community */
	size_t		max_pads_per_group; /* number of pads in each group;
	Number of pads bit mapped in each GPI status/en and Host Own Reg */
	gpio_t		first_pad;   /* first pad in community */
	gpio_t		last_pad;    /* last pad in community */
	uint16_t	host_own_reg_0; /* offset to Host Ownership Reg 0 */
	uint16_t	gpi_smi_sts_reg_0; /* offset to GPI SMI EN Reg 0 */
	uint16_t	gpi_smi_en_reg_0; /* offset to GPI SMI STS Reg 0 */
	uint16_t	pad_cfg_base; /* offset to first PAD_GFG_DW0 Reg */
	uint8_t		gpi_status_offset;  /* specifies offset in struct
						gpi_status */
	uint8_t		port;	/* PCR Port ID */
	const struct reset_mapping	*reset_map; /* PADRSTCFG logical to
			chipset mapping */
	size_t		num_reset_vals;
};
```
pad_cfg_base是配置IO口的起始地址

每个IO口通过一个结构体描述其配置，结构如下
```
struct pad_config {
	int		pad;/* offset of pad within community */
	uint32_t	pad_config[GPIO_NUM_PAD_CFG_REGS];/*
			Pad config data corresponding to DW0, DW1,.... */
};
```

然后系统定义了一些列的宏（PAD_CFG_XXX），用来描述一个IO的配置。

kblrvp的串口默认配置在src/mainboard/intel/kblrvp/vatiants/rvp3/include/vatiant/gpio.h中

```
/* Early pad configuration in romstage. */
static const struct pad_config early_gpio_table[] = {
/* UART2_RXD */		PAD_CFG_NF(GPP_C20, NONE, DEEP, NF1),
/* UART2_TXD */		PAD_CFG_NF(GPP_C21, NONE, DEEP, NF1),
};
```

主板初始化，主要初始化early_gpio_table描述的IO口
```
static void early_config_gpio(void)
{
	/* This is a hack for FSP because it does things in MemoryInit()
	 * which it shouldn't do. We have to prepare certain gpios here
	 * because of the brokenness in FSP. */
	gpio_configure_pads(early_gpio_table, ARRAY_SIZE(early_gpio_table));
}

void bootblock_mainboard_init(void)
{
	early_config_gpio();
}
```

# 下一阶段引导

在bootblock执行完成，通过run\_romstage运行下一阶段代码。

run\_romstage由系统提供,此函数主要负责加载程序到内存并跳转到下一个阶段。

具体平台需要具体实现arch\_prog\_run
```
void arch_prog_run(struct prog *prog)
{
	if (ENV_RAMSTAGE)
		try_payload(prog);
	__asm__ volatile (
#ifdef __x86_64__
		"jmp  *%%rdi\n"
#else
		"jmp  *%%edi\n"
#endif

		:: "D"(prog_entry(prog))
	);
}
```
# 参考

[Intel® 64 and IA-32 Architectures Software Developer's Manual](https://software.intel.com/sites/default/files/managed/39/c5/325462-sdm-vol-1-2abcd-3abcd.pdf)

[Conventional PCI](https://en.wikipedia.org/wiki/Conventional_PCI)

[PCI Express](https://en.wikipedia.org/wiki/PCI_Express)

[PCI configuration space](https://en.wikipedia.org/wiki/PCI_configuration_space)

