<!doctype html>
<html class="no-js" lang="en">

<head>
  <!-- Global site tag (gtag.js) - Google Analytics -->
  <script async src="https://www.googletagmanager.com/gtag/js?id=UA-134228602-6"></script>
  <script>
    window.dataLayer = window.dataLayer || [];
    function gtag(){dataLayer.push(arguments);}
    gtag('js', new Date());

    gtag('config', 'UA-134228602-6');
  </script>

  <meta charset="utf-8">
  <meta http-equiv="x-ua-compatible" content="ie=edge">
  <title>üôåüèΩ üõ£Ô∏è ü§öüèº Creaci√≥n de prototipos ASIC en FPGA üöÜ üòû üë©üèº‚ÄçüöÄ</title>
  <link rel="icon" type="image/x-icon" href="/favicon.ico" />
  <meta name="description" content="El desarrollo de chips es complejo, costoso y lento. Y el precio de cualquier error es extremadamente alto. Despu√©s de hacer el cristal con parches y ...">
  <meta name="viewport" content="width=device-width, initial-scale=1, shrink-to-fit=no">

  <link rel="stylesheet" href="../../css/main.css">

  <link href="https://fonts.googleapis.com/css?family=Quicksand&display=swap" rel="stylesheet">

  <script src="https://cdnjs.cloudflare.com/ajax/libs/jquery/3.3.1/jquery.min.js"></script>
  <script>window.jQuery || document.write('<script src="../../js/vendors/jquery-3.3.1.min.js"><\/script>')</script>

  <script>document.write('<script src="//pagea' + 'd2.googles' + 'yndication.com/pagea' + 'd/js/a' + 'dsby' + 'google.js"><\/script>')</script>
  <script>
        var superSpecialObject = {};
        superSpecialObject['google_a' + 'd_client'] = 'ca-p' + 'ub-6974184241884155';
        superSpecialObject['enable_page_level_a' + 'ds'] = true;
       (window['a' + 'dsbygoogle'] = window['a' + 'dsbygoogle'] || []).push(superSpecialObject);
  </script>
</head>

<body>
  <!--[if lte IE 9]>
    <p class="browserupgrade">You are using an <strong>outdated</strong> browser. Please <a href="https://browsehappy.com/">upgrade your browser</a> to improve your experience and security.</p>
  <![endif]-->
  <header class="page-header js-page-header">
    <a class="page-header-logo-container" href="https://weekly-geekly-es.github.io/index.html"></a>
    <div class="page-header-text">Geekly articles weekly</div>
  </header>
  <section class="page js-page"><h1>Creaci√≥n de prototipos ASIC en FPGA</h1><div class="post__body post__body_full">
      <div class="post__text post__text-html post__text_v1" id="post-content-body" data-io-article-url="https://habr.com/ru/post/387653/"><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">El desarrollo de chips es complejo, costoso y lento. Y el precio de cualquier error es extremadamente alto. Despu√©s de hacer el cristal con parches y actualizaciones, nada se puede arreglar. Por lo tanto, la verificaci√≥n de los esquemas dise√±ados en la etapa de desarrollo es especialmente meticulosa. Para cada bloque funcional, las pruebas de bloque se escriben en todos los modos operativos y no operativos. Despu√©s de integrar el bloque en el circuito general, se realizan pruebas del sistema sobre c√≥mo funciona este bloque como parte del sistema. Todas las pruebas est√°n girando constantemente en las pruebas de regresi√≥n. Incluso hay una se√±al informal de un nivel de prueba menos o menos aceptable, cuando la cantidad de c√≥digo de prueba es 10 veces la cantidad de c√≥digo de la unidad que se est√° probando. Pero todas estas pruebas no dan la sensaci√≥n de que el circuito es viable, ya que cualquier simulaci√≥n es el comportamiento del circuito durante un m√°ximo de cientos de milisegundos.Pero en la vida, el circuito deber√≠a funcionar cientos de miles de horas. Una vez busqu√© una falla cuando se perdieron 1 o 2 bytes por 1 GB de informaci√≥n transmitida y ninguna prueba funcional encontr√≥ este problema. Y este error se manifest√≥ solo en el prototipo FPGA del futuro chip. Acerca de qu√© prototipos hicimos y qu√© est√° pasando en el mundo, este art√≠culo lo dir√°.</font></font><br>
<a name="habracut"></a><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
La creaci√≥n de prototipos de chips futuros en un FPGA es la √∫nica forma de probar c√≥mo funciona el circuito en tareas del mundo real en menos tiempo real. </font><font style="vertical-align: inherit;">El prototipo le permite depurar software, obtener caracter√≠sticas de rendimiento iniciales y mucho m√°s. </font><font style="vertical-align: inherit;">Los FPGA modernos tienen una cantidad suficientemente grande de recursos para estas tareas. </font><font style="vertical-align: inherit;">Por ejemplo, usted mismo puede </font></font><a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=aue&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u="><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">implementar una computadora completa con un procesador Intel 8086</font></font></a><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> en una placa base con FPGA por $ 300 </font><font style="vertical-align: inherit;">.</font></font><br>
<br>
<h4><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">A√±o 2004</font></font></h4><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Desafortunadamente, no pudimos encontrar el primer prototipo en los dep√≥sitos de nuestro gabinete con esqueletos, pero era una peque√±a bufanda basada en el Xilinx Spartan3-400 (XC3S400). </font><font style="vertical-align: inherit;">400 significa el n√∫mero de miles de v√°lvulas equivalentes que est√°n disponibles para el desarrollador para crear su circuito. </font><font style="vertical-align: inherit;">El precio del pa√±uelo fue de aproximadamente $ 50 y permiti√≥ implementar en √©l un simple microcontrolador de 8 bits con toda la memoria y a una frecuencia de 40 MHz. </font><font style="vertical-align: inherit;">La creaci√≥n de prototipos consisti√≥ en el hecho de que el microcontrolador desarrollado parpadeaba en un LED.</font></font><br>
<br>
<h4><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">A√±o 2005</font></font></h4><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
La placa especial para el prototipo ya se desarroll√≥ no como un experimento, sino como una etapa significativa del proyecto. </font><font style="vertical-align: inherit;">Ya aplicado FPGA Xilinx Spartan3-1000. </font><font style="vertical-align: inherit;">Aquellos. </font><font style="vertical-align: inherit;">Ya ten√≠amos disponible 1 mill√≥n de v√°lvulas, y el microcontrolador dise√±ado funcionaba a su frecuencia m√°xima de 48 MHz. </font><font style="vertical-align: inherit;">Y fue en esta placa donde captur√© los 2 bytes perdidos por gigabyte. </font><font style="vertical-align: inherit;">El precio del tablero fue de aproximadamente $ 200.</font></font><br>
<br>
<img src="https://habrastorage.org/files/ec6/804/fcc/ec6804fcc0c54152a57eadd6a1d06b1e.jpg"><br>
<br>
<h4><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">A√±o 2007</font></font></h4><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Para el nuevo microcontrolador de 32 bits, era obvio que 1 mill√≥n de v√°lvulas podr√≠an no ser suficientes. </font><font style="vertical-align: inherit;">Por lo tanto, se desarroll√≥ una nueva placa base basada en Xilinx Spartan3-5000, gracias a la cual estuvieron disponibles 5 millones de puertas. </font><font style="vertical-align: inherit;">El precio del tablero fue de aproximadamente $ 500 y durante mucho tiempo este tablero se convirti√≥ en el principal para la creaci√≥n de prototipos de nuevos desarrollos. </font><font style="vertical-align: inherit;">Sobre esta base, no solo se probaron los microcontroladores, sino tambi√©n varios microcircuitos especializados. </font><font style="vertical-align: inherit;">El microcontrolador que se est√° dise√±ando en FPGA ya funcionaba a una frecuencia reducida de 20 MHz, aunque en silicio funcionaba a frecuencias de 100 MHz e incluso 150 MHz. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
El prototipo del microcontrolador de 32 bits: </font></font><br>
<br>
<img src="https://habrastorage.org/files/642/c09/807/642c09807878421a99301e2e8a866d3a.jpg"><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
el prototipo de la tarjeta de video (desafortunadamente el proyecto no se puso en marcha, pero el RTL terminado est√° esperando en las alas): </font></font><br>
<br>
<img src="https://habrastorage.org/files/fcf/357/7a3/fcf3577a3a7143aba08873ae1a32f2a1.jpg"><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
El prototipo del conmutador Ethernet de 4 v√≠as con transceptores integrados:</font></font><br>
<br>
<img src="https://habrastorage.org/files/bf8/5bb/5c4/bf85bb5c4da4423b994d960b1f702ac7.jpg"><br>
<br>
<h4><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">A√±o 2010</font></font></h4><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Al desarrollar un microcontrolador de doble n√∫cleo (n√∫cleo RISC de 32 bits + DSP de 16 bits), finalmente alcanzamos el nivel cuando 5 millones ya no eran suficientes. </font><font style="vertical-align: inherit;">Pero la implementaci√≥n en FPGA de varias configuraciones truncadas del futuro microcircuito permiti√≥ probar su funcionamiento. </font><font style="vertical-align: inherit;">Por ejemplo, vendieron dos n√∫cleos (RISC + DSP) con un conjunto truncado de perif√©ricos o un n√∫cleo (RISC), pero toda la periferia.</font></font><br>
<br>
<h4><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">a√±o 2012</font></font></h4><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
El nuevo proyecto requer√≠a una nueva placa, ya que la cantidad requerida de memoria interna para el nuevo n√∫cleo DSP de 32 bits ya exced√≠a la capacidad disponible en el FPGA Spartan m√°s grande. Tuve que cambiar a FPGA m√°s costosos y complejos. El tiempo del proyecto fue limitado y decidi√≥ encontrar una soluci√≥n preparada. La elecci√≥n recay√≥ en el tablero de INREVIUM con el FPGA Xilinx Virtex-6 XC6VLX760 m√°s grande en ese momento. </font></font><br>
<br>
<img src="https://habrastorage.org/files/323/abb/947/323abb947fab425bbab499bb8bc8dd5f.jpg"><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Y aunque el n√∫mero de puertas equivalentes ha aumentado a solo 8 millones, la cantidad de memoria de bloque incorporada ha aumentado de 2 Mbit a 25 Mbit.</font></font><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
La elecci√≥n tambi√©n probablemente determin√≥ que el costo de la tarifa se conservara en el sitio de la oficina de representaci√≥n alemana en el cach√© de Google, y sab√≠amos que costar√≠a $ 18K antes de firmar cualquier NDA. </font><font style="vertical-align: inherit;">Y con el costo de solo un chip FPGA de $ 15 mil, esto elimin√≥ cualquier pregunta sobre el desarrollo de su propia placa. </font><font style="vertical-align: inherit;">Las tarjetas serie para FPGA tan grandes generalmente cuestan tanto como las FPGA mismas o son un poco m√°s caras. </font></font><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
La adquisici√≥n de la placa tambi√©n trajo muchos conocimientos interesantes, por ejemplo, nuestro distribuidor local estaba convencido de que esta placa cuesta $ 40K, incluido el env√≠o, y en general se arriesga mucho con el 100% de prepago de nuestra parte. </font><font style="vertical-align: inherit;">Finalmente, 3 de estas placas se compraron sin intermediarios, y ahora se utilizan para crear prototipos de nuestros procesadores DSP.</font></font><br>
<br>
<h4><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">A√±o 2013</font></font></h4><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Para el nuevo microcontrolador especializado de 32 bits, se decidi√≥ intentar hacer su propia placa. En primer lugar, los desarrolladores de m√≥dulos en FPGA deben desarrollar y no tener miedo de usar microcircuitos que son m√°s caros que sus autom√≥viles personales, y en segundo lugar, uno de los distribuidores ten√≠a varios Virtex-6 XC6VLX550T en stock y los ofreci√≥ con un gran descuento. El FPGA LX550T es un paso m√°s peque√±o que el LX760 (aproximadamente un 30% menos de v√°lvulas), pero el precio final de los tableros, teniendo en cuenta el desarrollo, fue de solo $ 8K. Se ensamblaron 6 tableros. No planeamos distribuirlos a los clientes, sino que organizamos para que los desarrolladores tengan acceso a ellos a trav√©s de Internet. La junta ha implementado muchas soluciones interesantes. Por ejemplo, los archivos de firmware se cargaron en la placa como en un dispositivo MassStorage en una tarjeta SD especial, y luego se cargaron en la FPGA.En total, la tarjeta puede tener hasta 10 firmwares diferentes, y a trav√©s de un programa de administraci√≥n especial puede elegir cu√°l usar en este momento. Tambi√©n se implementaron varias protecciones "del tonto", para no quemar accidentalmente un chip costoso. Todo esto le permite trabajar con estas placas de forma remota, segura y confiar en ellas incluso para los estudiantes. El MK dise√±ado en FPGA funcion√≥ a una frecuencia de 40 MHz.</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
La placa en s√≠ (prototipo de un microcontrolador especializado de doble n√∫cleo de 32 bits): </font></font><br>
<br>
<img src="https://habrastorage.org/files/33d/6cd/16e/33d6cd16eb24477e99fb44003f420d68.jpg"><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
prototipo de un chip especializado para sensores de conversi√≥n de √°ngulo a c√≥digo: </font></font><br>
<br>
<img src="https://habrastorage.org/files/9aa/42a/293/9aa42a293255487c9e2e1f862720a81d.jpg"><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
desafortunadamente, esta placa tiene varios inconvenientes: se seleccionan conectores defectuosos para conectar m√≥dulos adicionales, pero es la mitad del problema, olvidamos arreglarlo agujeros cerca de los conectores, y los m√≥dulos se mantienen solo en los conectores. </font><font style="vertical-align: inherit;">Para obtener acceso a algunos controles en la placa principal, debe averiguar los m√≥dulos de expansi√≥n.</font></font><br>
<br>
<h4><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Experiencia dom√©stica</font></font></h4><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
¬øPero qu√© pasa con otros desarrolladores de chips personalizados? </font><font style="vertical-align: inherit;">Por ejemplo, el MCST al prototipar VLSI 1891VM6Ya (R-1000, un procesador de cuatro n√∫cleos con arquitectura SPARC v.9 de 64 bits) utiliz√≥ una placa especializada con 10 FPGA Altera Stratix II (4 x EP2S180 + 5 x EP2S130 + 1 x EP2S90). </font><font style="vertical-align: inherit;">El volumen total de puertas l√≥gicas del sistema se puede estimar en 20 millones. </font></font><br>
<br>
<img src="https://habrastorage.org/files/082/b1f/1e8/082b1f1e821b4331b449ff3ef27e0f92.jpg"><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Ahora un chip EP2S180 cuesta alrededor de $ 8K. </font><font style="vertical-align: inherit;">Entonces, el costo de solo chips FPGA en el prototipo excede los $ 50K. </font></font><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Para la creaci√≥n de prototipos del procesador Elbrus-4C +, ya se requer√≠an 21 microcircuitos Altera Stratix IV EP4SE820 y con un volumen total de 100 millones de v√°lvulas (aunque el MCST en s√≠ cita una cifra de 750 millones) y cuesta alrededor de $ 200K. </font><font style="vertical-align: inherit;">Al mismo tiempo, la frecuencia de trabajo del prototipo es de 9 MHz.</font></font><br>
<br>
<h4><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Experiencia extranjera</font></font></h4><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Ahora las empresas especializadas en el desarrollo de herramientas CAD para microelectr√≥nica ofrecen soluciones especializadas para la creaci√≥n de prototipos FPGA, aunque tambi√©n se pueden encontrar m√≥dulos adecuados para la creaci√≥n de prototipos en otras empresas. Intel e IBM tienen prototipos FPGA, pero sus caracter√≠sticas no se anuncian, y se conocen en un c√≠rculo amplio solo cuando el prototipo ya est√° desactualizado. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Cadence ofrece una plataforma especial de creaci√≥n r√°pida de prototipos construida sobre el FPGA Altera Stratix-4 EP4SE820. En la configuraci√≥n m√≠nima, la plataforma consta de dos (con un volumen total de 10 millones de puertas), en un m√°ximo de seis FPGA (con un volumen de hasta 30 millones de puertas). El precio de un chip EP4SE820 hoy es de ~ $ 10K.</font></font><br>
<br>
<img src="https://habrastorage.org/files/ea5/08f/307/ea508f307b224d1980a357e681d1046f.JPG"><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
El nuevo sistema de Cadence se llama Protium y se basa en el Xilinx Virtex-7 XC7V2000T y le permite implementar desde 25 millones en dos FPGA hasta 100 millones de v√°lvulas en ocho. El costo de un chip XC7V2000T ahora es de aproximadamente $ 20K. Aquellos. Protium totalmente equipado costar√° al menos $ 160K. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Adem√°s de las herramientas de desarrollo, Aldec tambi√©n ofrece una plataforma para la creaci√≥n de prototipos FPGA de HES-7. </font></font><br>
<br>
<img src="https://habrastorage.org/files/7e4/41f/b92/7e441fb923214c1e9f7e32fb8d7f13c9.jpg"><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Hasta seis Xilinx Virtex-7 XC7V2000T o UltraSacle XCVU440 se encuentran en una placa. En el caso de la implementaci√≥n del m√≥dulo basado en el FPGA UltraSacle XCVU440, el n√∫mero total de puertas alcanza los 158 millones. Con una placa adicional, puede ensamblar 24 chips FPGA en un solo m√≥dulo y obtener 633 millones de puertas. El costo de un chip XCVU440 ahora es de $ 49K. Y el costo total m√°ximo de todos los FPGA excede 1M $.</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Synopsys tiene probablemente la mayor experiencia en el desarrollo de plataformas para la creaci√≥n de prototipos FPGA. Sus primeros modelos se basaron en el FPGA Virtex-6 (HAPS-60), luego Virtex-7 (HAPS-70). Su √∫ltimo desarrollo, HAPS-80, en un solo m√≥dulo contiene de uno a cuatro FPGA Xilinx UltraScale XCVU440. </font></font><br>
<br>
<img src="https://habrastorage.org/files/4bd/b8c/e46/4bdb8ce46c364b92b9795cf71b8e2c9a.jpg"><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Los m√≥dulos listos para usar se pueden combinar en un solo rack. Y en este caso, el volumen total es un r√©cord de 1,6 mil millones de v√°lvulas. </font></font><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Cuando se usa un FPGA, la frecuencia m√°xima es de hasta 300 MHz, cuando se usan los vecinos en un m√≥dulo a 100 MHz, cuando se usan varios m√≥dulos, la frecuencia se reduce a 30 MHz. </font></font><br>
<br>
<img src="https://habrastorage.org/files/13f/327/594/13f32759472346b696b26957cc148e81.jpg"><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Por lo tanto, teniendo aproximadamente $ 3.5M para la compra de FPGA, puede ensamblar una plataforma adecuada para la creaci√≥n de prototipos Intel Xeon E7. Bueno, o espere 20 a√±os, cuando los FPGA de tal volumen caigan en precio a un par de cientos de d√≥lares.</font></font></div>
      
    </div><p>Source: <a rel="nofollow" href="https://habr.com/ru/post/es387653/">https://habr.com/ru/post/es387653/</a></p>
<section class="more-articles-navigation-panel js-more-articles-navigation-panel">
<h4>More articles:</h4>
<nav class="list-of-articles-container js-list-of-articles-container"><ul class="list-of-pages js-list-of-pages">
<li><a href="../es387643/index.html">¬øC√≥mo ense√±ar a un pol√≠glota un nuevo idioma?</a></li>
<li><a href="../es387645/index.html">¬øD√≥nde comienza un inicio de hardware: equipo y prototipo?</a></li>
<li><a href="../es387647/index.html">En diciembre, llovi√≥ en diciembre o es hora de recordar el barco r / a FeiLun FT007</a></li>
<li><a href="../es387649/index.html">–û–±–∑–æ—Ä –∏–≥—Ä–æ–≤–æ–π –≤–∏–¥–µ–æ–∫–∞—Ä—Ç—ã Inno3D iChill GeForce GTX 960 Ultra (C960-2SDN-E5CNX)</a></li>
<li><a href="../es387651/index.html">Hogar inteligente: desarrollo y tendencias</a></li>
<li><a href="../es387655/index.html">Minecraft cre√≥ un tel√©fono inteligente que funciona con una torre celular</a></li>
<li><a href="../es387657/index.html">Fumar con termostato</a></li>
<li><a href="../es387659/index.html">El genetista estadounidense promete resolver el problema del envejecimiento en cinco a√±os</a></li>
<li><a href="../es387663/index.html">M√∫sica con una marca de calidad: revisi√≥n del tel√©fono inteligente DEXP Ixion M350 Rock</a></li>
<li><a href="../es387665/index.html">New Horizons envi√≥ las fotos m√°s detalladas de la superficie de Plut√≥n.</a></li>
</ul></nav>
</section><br />
<a href="../../allArticles.html"><strong>All Articles</strong></a>
<script src="../../js/main.js"></script>

<!-- Yandex.Metrika counter -->
<script type="text/javascript" >
  (function (d, w, c) {
      (w[c] = w[c] || []).push(function() {
          try {
              w.yaCounter57283870 = new Ya.Metrika({
                  id:57283870,
                  clickmap:true,
                  trackLinks:true,
                  accurateTrackBounce:true,
                  webvisor:true
              });
          } catch(e) { }
      });

      var n = d.getElementsByTagName("script")[0],
          s = d.createElement("script"),
          f = function () { n.parentNode.insertBefore(s, n); };
      s.type = "text/javascript";
      s.async = true;
      s.src = "https://mc.yandex.ru/metrika/watch.js";

      if (w.opera == "[object Opera]") {
          d.addEventListener("DOMContentLoaded", f, false);
      } else { f(); }
  })(document, window, "yandex_metrika_callbacks");
</script>
<noscript><div><img src="https://mc.yandex.ru/watch/57283870" style="position:absolute; left:-9999px;" alt="" /></div></noscript>

<!-- Google Analytics -->
  <script>
    window.ga = function () { ga.q.push(arguments) }; ga.q = []; ga.l = +new Date;
    ga('create', 'UA-134228602-6', 'auto'); ga('send', 'pageview')
  </script>
  <script src="https://www.google-analytics.com/analytics.js" async defer></script>

</section>

<footer class="page-footer">
  <div class="page-footer-legal-info-container page-footer-element">
    <p>
      Weekly-Geekly ES | <span class="page-footer-legal-info-year js-page-footer-legal-info-year">2019</span>
    </p>
  </div>
  <div class="page-footer-counters-container page-footer-element">
    <a class="page-footer-counter-clustrmap" href='#'  title='Visit tracker'><img src='https://clustrmaps.com/map_v2.png?cl=698e5a&w=271&t=t&d=9uU9J9pq8z7k8xEBHYSfs6DenIBAHs3vLIHcPIJW9d0&co=3a3a3a&ct=ffffff'/></a>
  </div>
</footer>
  
</body>

</html>