TimeQuest Timing Analyzer report for Lab6
Wed Nov 30 14:35:59 2022
Quartus II 32-bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clock_div:clock_divP3|clk_out'
 12. Slow Model Setup: 'Clock'
 13. Slow Model Hold: 'clock_div:clock_divP3|clk_out'
 14. Slow Model Hold: 'Clock'
 15. Slow Model Minimum Pulse Width: 'Clock'
 16. Slow Model Minimum Pulse Width: 'clock_div:clock_divP3|clk_out'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Fast Model Setup Summary
 22. Fast Model Hold Summary
 23. Fast Model Recovery Summary
 24. Fast Model Removal Summary
 25. Fast Model Minimum Pulse Width Summary
 26. Fast Model Setup: 'clock_div:clock_divP3|clk_out'
 27. Fast Model Setup: 'Clock'
 28. Fast Model Hold: 'clock_div:clock_divP3|clk_out'
 29. Fast Model Hold: 'Clock'
 30. Fast Model Minimum Pulse Width: 'Clock'
 31. Fast Model Minimum Pulse Width: 'clock_div:clock_divP3|clk_out'
 32. Setup Times
 33. Hold Times
 34. Clock to Output Times
 35. Minimum Clock to Output Times
 36. Multicorner Timing Analysis Summary
 37. Setup Times
 38. Hold Times
 39. Clock to Output Times
 40. Minimum Clock to Output Times
 41. Setup Transfers
 42. Hold Transfers
 43. Report TCCS
 44. Report RSKM
 45. Unconstrained Paths
 46. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                       ;
+--------------------+--------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version ;
; Revision Name      ; Lab6                                                               ;
; Device Family      ; Cyclone II                                                         ;
; Device Name        ; EP2C35F672C6                                                       ;
; Timing Models      ; Final                                                              ;
; Delay Model        ; Combined                                                           ;
; Rise/Fall Delays   ; Unavailable                                                        ;
+--------------------+--------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ; < 0.1%      ;
;     Processors 3-8         ;   0.0%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                       ;
+-------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------------+
; Clock Name                    ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                           ;
+-------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------------+
; Clock                         ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Clock }                         ;
; clock_div:clock_divP3|clk_out ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock_div:clock_divP3|clk_out } ;
+-------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------------+


+---------------------------------------------------------------------+
; Slow Model Fmax Summary                                             ;
+------------+-----------------+-------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                    ; Note ;
+------------+-----------------+-------------------------------+------+
; 200.88 MHz ; 200.88 MHz      ; clock_div:clock_divP3|clk_out ;      ;
; 285.14 MHz ; 285.14 MHz      ; Clock                         ;      ;
+------------+-----------------+-------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------------------------+
; Slow Model Setup Summary                               ;
+-------------------------------+--------+---------------+
; Clock                         ; Slack  ; End Point TNS ;
+-------------------------------+--------+---------------+
; clock_div:clock_divP3|clk_out ; -3.978 ; -33.199       ;
; Clock                         ; -2.507 ; -42.182       ;
+-------------------------------+--------+---------------+


+-------------------------------------------------------+
; Slow Model Hold Summary                               ;
+-------------------------------+-------+---------------+
; Clock                         ; Slack ; End Point TNS ;
+-------------------------------+-------+---------------+
; clock_div:clock_divP3|clk_out ; 0.391 ; 0.000         ;
; Clock                         ; 0.521 ; 0.000         ;
+-------------------------------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+--------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                 ;
+-------------------------------+--------+---------------+
; Clock                         ; Slack  ; End Point TNS ;
+-------------------------------+--------+---------------+
; Clock                         ; -1.380 ; -30.380       ;
; clock_div:clock_divP3|clk_out ; -0.500 ; -34.000       ;
+-------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock_div:clock_divP3|clk_out'                                                                                                            ;
+--------+----------------------+---------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node             ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+---------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; -3.978 ; latch1:latchAP3|Q[0] ; ALU:ASUP3|Result[4] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; 0.000      ; 5.014      ;
; -3.978 ; latch1:latchAP3|Q[0] ; ALU:ASUP3|Result[5] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; 0.000      ; 5.014      ;
; -3.978 ; latch1:latchAP3|Q[0] ; ALU:ASUP3|Result[6] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; 0.000      ; 5.014      ;
; -3.952 ; latch1:latchBP3|Q[0] ; ALU:ASUP3|Result[4] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; 0.000      ; 4.988      ;
; -3.952 ; latch1:latchBP3|Q[0] ; ALU:ASUP3|Result[5] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; 0.000      ; 4.988      ;
; -3.952 ; latch1:latchBP3|Q[0] ; ALU:ASUP3|Result[6] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; 0.000      ; 4.988      ;
; -3.913 ; latch1:latchBP3|Q[1] ; ALU:ASUP3|Result[4] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; 0.000      ; 4.949      ;
; -3.913 ; latch1:latchBP3|Q[1] ; ALU:ASUP3|Result[5] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; 0.000      ; 4.949      ;
; -3.913 ; latch1:latchBP3|Q[1] ; ALU:ASUP3|Result[6] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; 0.000      ; 4.949      ;
; -3.894 ; latch1:latchAP3|Q[1] ; ALU:ASUP3|Result[4] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; 0.000      ; 4.930      ;
; -3.894 ; latch1:latchAP3|Q[1] ; ALU:ASUP3|Result[5] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; 0.000      ; 4.930      ;
; -3.894 ; latch1:latchAP3|Q[1] ; ALU:ASUP3|Result[6] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; 0.000      ; 4.930      ;
; -3.871 ; latch1:latchBP3|Q[2] ; ALU:ASUP3|Result[4] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; 0.000      ; 4.907      ;
; -3.871 ; latch1:latchBP3|Q[2] ; ALU:ASUP3|Result[5] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; 0.000      ; 4.907      ;
; -3.871 ; latch1:latchBP3|Q[2] ; ALU:ASUP3|Result[6] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; 0.000      ; 4.907      ;
; -3.829 ; latch1:latchAP3|Q[2] ; ALU:ASUP3|Result[4] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; 0.000      ; 4.865      ;
; -3.829 ; latch1:latchAP3|Q[2] ; ALU:ASUP3|Result[5] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; 0.000      ; 4.865      ;
; -3.829 ; latch1:latchAP3|Q[2] ; ALU:ASUP3|Result[6] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; 0.000      ; 4.865      ;
; -3.785 ; latch1:latchBP3|Q[3] ; ALU:ASUP3|Result[4] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; 0.000      ; 4.821      ;
; -3.785 ; latch1:latchBP3|Q[3] ; ALU:ASUP3|Result[5] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; 0.000      ; 4.821      ;
; -3.785 ; latch1:latchBP3|Q[3] ; ALU:ASUP3|Result[6] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; 0.000      ; 4.821      ;
; -3.772 ; latch1:latchAP3|Q[6] ; ALU:ASUP3|Result[4] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; 0.000      ; 4.808      ;
; -3.772 ; latch1:latchAP3|Q[6] ; ALU:ASUP3|Result[5] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; 0.000      ; 4.808      ;
; -3.772 ; latch1:latchAP3|Q[6] ; ALU:ASUP3|Result[6] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; 0.000      ; 4.808      ;
; -3.757 ; latch1:latchAP3|Q[0] ; ALU:ASUP3|Result[1] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; 0.000      ; 4.793      ;
; -3.757 ; latch1:latchAP3|Q[0] ; ALU:ASUP3|Result[2] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; 0.000      ; 4.793      ;
; -3.757 ; latch1:latchAP3|Q[0] ; ALU:ASUP3|Result[3] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; 0.000      ; 4.793      ;
; -3.739 ; latch1:latchAP3|Q[3] ; ALU:ASUP3|Result[4] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; 0.000      ; 4.775      ;
; -3.739 ; latch1:latchAP3|Q[3] ; ALU:ASUP3|Result[5] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; 0.000      ; 4.775      ;
; -3.739 ; latch1:latchAP3|Q[3] ; ALU:ASUP3|Result[6] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; 0.000      ; 4.775      ;
; -3.731 ; latch1:latchBP3|Q[0] ; ALU:ASUP3|Result[1] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; 0.000      ; 4.767      ;
; -3.731 ; latch1:latchBP3|Q[0] ; ALU:ASUP3|Result[2] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; 0.000      ; 4.767      ;
; -3.731 ; latch1:latchBP3|Q[0] ; ALU:ASUP3|Result[3] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; 0.000      ; 4.767      ;
; -3.692 ; latch1:latchBP3|Q[1] ; ALU:ASUP3|Result[1] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; 0.000      ; 4.728      ;
; -3.692 ; latch1:latchBP3|Q[1] ; ALU:ASUP3|Result[2] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; 0.000      ; 4.728      ;
; -3.692 ; latch1:latchBP3|Q[1] ; ALU:ASUP3|Result[3] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; 0.000      ; 4.728      ;
; -3.677 ; latch1:latchBP3|Q[4] ; ALU:ASUP3|Result[4] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; 0.000      ; 4.713      ;
; -3.677 ; latch1:latchBP3|Q[4] ; ALU:ASUP3|Result[5] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; 0.000      ; 4.713      ;
; -3.677 ; latch1:latchBP3|Q[4] ; ALU:ASUP3|Result[6] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; 0.000      ; 4.713      ;
; -3.673 ; latch1:latchAP3|Q[1] ; ALU:ASUP3|Result[1] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; 0.000      ; 4.709      ;
; -3.673 ; latch1:latchAP3|Q[1] ; ALU:ASUP3|Result[2] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; 0.000      ; 4.709      ;
; -3.673 ; latch1:latchAP3|Q[1] ; ALU:ASUP3|Result[3] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; 0.000      ; 4.709      ;
; -3.650 ; latch1:latchAP3|Q[4] ; ALU:ASUP3|Result[4] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; 0.000      ; 4.686      ;
; -3.650 ; latch1:latchAP3|Q[4] ; ALU:ASUP3|Result[5] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; 0.000      ; 4.686      ;
; -3.650 ; latch1:latchAP3|Q[4] ; ALU:ASUP3|Result[6] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; 0.000      ; 4.686      ;
; -3.650 ; latch1:latchBP3|Q[2] ; ALU:ASUP3|Result[1] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; 0.000      ; 4.686      ;
; -3.650 ; latch1:latchBP3|Q[2] ; ALU:ASUP3|Result[2] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; 0.000      ; 4.686      ;
; -3.650 ; latch1:latchBP3|Q[2] ; ALU:ASUP3|Result[3] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; 0.000      ; 4.686      ;
; -3.642 ; latch1:latchBP3|Q[7] ; ALU:ASUP3|Result[4] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; 0.000      ; 4.678      ;
; -3.642 ; latch1:latchBP3|Q[7] ; ALU:ASUP3|Result[5] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; 0.000      ; 4.678      ;
; -3.642 ; latch1:latchBP3|Q[7] ; ALU:ASUP3|Result[6] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; 0.000      ; 4.678      ;
; -3.631 ; latch1:latchAP3|Q[1] ; ALU:ASUP3|Result[7] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; 0.007      ; 4.674      ;
; -3.624 ; latch1:latchAP3|Q[5] ; ALU:ASUP3|Result[4] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; 0.000      ; 4.660      ;
; -3.624 ; latch1:latchAP3|Q[5] ; ALU:ASUP3|Result[5] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; 0.000      ; 4.660      ;
; -3.624 ; latch1:latchAP3|Q[5] ; ALU:ASUP3|Result[6] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; 0.000      ; 4.660      ;
; -3.608 ; latch1:latchAP3|Q[2] ; ALU:ASUP3|Result[1] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; 0.000      ; 4.644      ;
; -3.608 ; latch1:latchAP3|Q[2] ; ALU:ASUP3|Result[2] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; 0.000      ; 4.644      ;
; -3.608 ; latch1:latchAP3|Q[2] ; ALU:ASUP3|Result[3] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; 0.000      ; 4.644      ;
; -3.595 ; latch1:latchBP3|Q[5] ; ALU:ASUP3|Result[4] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; 0.000      ; 4.631      ;
; -3.595 ; latch1:latchBP3|Q[5] ; ALU:ASUP3|Result[5] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; 0.000      ; 4.631      ;
; -3.595 ; latch1:latchBP3|Q[5] ; ALU:ASUP3|Result[6] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; 0.000      ; 4.631      ;
; -3.564 ; latch1:latchBP3|Q[3] ; ALU:ASUP3|Result[1] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; 0.000      ; 4.600      ;
; -3.564 ; latch1:latchBP3|Q[3] ; ALU:ASUP3|Result[2] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; 0.000      ; 4.600      ;
; -3.564 ; latch1:latchBP3|Q[3] ; ALU:ASUP3|Result[3] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; 0.000      ; 4.600      ;
; -3.551 ; latch1:latchAP3|Q[6] ; ALU:ASUP3|Result[1] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; 0.000      ; 4.587      ;
; -3.551 ; latch1:latchAP3|Q[6] ; ALU:ASUP3|Result[2] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; 0.000      ; 4.587      ;
; -3.551 ; latch1:latchAP3|Q[6] ; ALU:ASUP3|Result[3] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; 0.000      ; 4.587      ;
; -3.520 ; latch1:latchBP3|Q[0] ; ALU:ASUP3|Result[7] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; 0.007      ; 4.563      ;
; -3.518 ; latch1:latchAP3|Q[3] ; ALU:ASUP3|Result[1] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; 0.000      ; 4.554      ;
; -3.518 ; latch1:latchAP3|Q[3] ; ALU:ASUP3|Result[2] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; 0.000      ; 4.554      ;
; -3.518 ; latch1:latchAP3|Q[3] ; ALU:ASUP3|Result[3] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; 0.000      ; 4.554      ;
; -3.509 ; latch1:latchBP3|Q[6] ; ALU:ASUP3|Result[4] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; 0.000      ; 4.545      ;
; -3.509 ; latch1:latchBP3|Q[6] ; ALU:ASUP3|Result[5] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; 0.000      ; 4.545      ;
; -3.509 ; latch1:latchBP3|Q[6] ; ALU:ASUP3|Result[6] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; 0.000      ; 4.545      ;
; -3.462 ; latch1:latchAP3|Q[0] ; ALU:ASUP3|Result[7] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; 0.007      ; 4.505      ;
; -3.456 ; latch1:latchBP3|Q[4] ; ALU:ASUP3|Result[1] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; 0.000      ; 4.492      ;
; -3.456 ; latch1:latchBP3|Q[4] ; ALU:ASUP3|Result[2] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; 0.000      ; 4.492      ;
; -3.456 ; latch1:latchBP3|Q[4] ; ALU:ASUP3|Result[3] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; 0.000      ; 4.492      ;
; -3.429 ; latch1:latchAP3|Q[4] ; ALU:ASUP3|Result[1] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; 0.000      ; 4.465      ;
; -3.429 ; latch1:latchAP3|Q[4] ; ALU:ASUP3|Result[2] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; 0.000      ; 4.465      ;
; -3.429 ; latch1:latchAP3|Q[4] ; ALU:ASUP3|Result[3] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; 0.000      ; 4.465      ;
; -3.421 ; latch1:latchBP3|Q[7] ; ALU:ASUP3|Result[1] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; 0.000      ; 4.457      ;
; -3.421 ; latch1:latchBP3|Q[7] ; ALU:ASUP3|Result[2] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; 0.000      ; 4.457      ;
; -3.421 ; latch1:latchBP3|Q[7] ; ALU:ASUP3|Result[3] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; 0.000      ; 4.457      ;
; -3.416 ; FSM:FSMP3|yfsm.s5    ; ALU:ASUP3|Result[1] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; -0.008     ; 4.444      ;
; -3.403 ; latch1:latchAP3|Q[5] ; ALU:ASUP3|Result[1] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; 0.000      ; 4.439      ;
; -3.403 ; latch1:latchAP3|Q[5] ; ALU:ASUP3|Result[2] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; 0.000      ; 4.439      ;
; -3.403 ; latch1:latchAP3|Q[5] ; ALU:ASUP3|Result[3] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; 0.000      ; 4.439      ;
; -3.399 ; latch1:latchBP3|Q[1] ; ALU:ASUP3|Result[7] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; 0.007      ; 4.442      ;
; -3.385 ; latch1:latchBP3|Q[1] ; ALU:ASUP3|Result[0] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; 0.008      ; 4.429      ;
; -3.377 ; latch1:latchBP3|Q[2] ; ALU:ASUP3|Result[7] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; 0.007      ; 4.420      ;
; -3.374 ; latch1:latchBP3|Q[5] ; ALU:ASUP3|Result[1] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; 0.000      ; 4.410      ;
; -3.374 ; latch1:latchBP3|Q[5] ; ALU:ASUP3|Result[2] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; 0.000      ; 4.410      ;
; -3.374 ; latch1:latchBP3|Q[5] ; ALU:ASUP3|Result[3] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; 0.000      ; 4.410      ;
; -3.355 ; latch1:latchAP3|Q[1] ; ALU:ASUP3|Result[0] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; 0.008      ; 4.399      ;
; -3.343 ; latch1:latchBP3|Q[2] ; ALU:ASUP3|Result[0] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; 0.008      ; 4.387      ;
; -3.336 ; latch1:latchAP3|Q[2] ; ALU:ASUP3|Result[7] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; 0.007      ; 4.379      ;
; -3.300 ; latch1:latchAP3|Q[3] ; ALU:ASUP3|Result[7] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; 0.007      ; 4.343      ;
; -3.290 ; FSM:FSMP3|yfsm.s5    ; ALU:ASUP3|Result[7] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; -0.001     ; 4.325      ;
; -3.288 ; latch1:latchBP3|Q[6] ; ALU:ASUP3|Result[1] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; 0.000      ; 4.324      ;
+--------+----------------------+---------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'Clock'                                                                                                                            ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -2.507 ; clock_div:clock_divP3|divisor[0]  ; clock_div:clock_divP3|divisor[27] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 3.543      ;
; -2.484 ; clock_div:clock_divP3|divisor[1]  ; clock_div:clock_divP3|divisor[27] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 3.520      ;
; -2.436 ; clock_div:clock_divP3|divisor[0]  ; clock_div:clock_divP3|divisor[26] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 3.472      ;
; -2.413 ; clock_div:clock_divP3|divisor[1]  ; clock_div:clock_divP3|divisor[26] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 3.449      ;
; -2.370 ; clock_div:clock_divP3|divisor[2]  ; clock_div:clock_divP3|divisor[27] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 3.406      ;
; -2.365 ; clock_div:clock_divP3|divisor[0]  ; clock_div:clock_divP3|divisor[25] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 3.401      ;
; -2.342 ; clock_div:clock_divP3|divisor[1]  ; clock_div:clock_divP3|divisor[25] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 3.378      ;
; -2.338 ; clock_div:clock_divP3|divisor[3]  ; clock_div:clock_divP3|divisor[27] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 3.374      ;
; -2.299 ; clock_div:clock_divP3|divisor[2]  ; clock_div:clock_divP3|divisor[26] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 3.335      ;
; -2.294 ; clock_div:clock_divP3|divisor[0]  ; clock_div:clock_divP3|divisor[24] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 3.330      ;
; -2.271 ; clock_div:clock_divP3|divisor[4]  ; clock_div:clock_divP3|divisor[27] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 3.307      ;
; -2.271 ; clock_div:clock_divP3|divisor[1]  ; clock_div:clock_divP3|divisor[24] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 3.307      ;
; -2.267 ; clock_div:clock_divP3|divisor[3]  ; clock_div:clock_divP3|divisor[26] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 3.303      ;
; -2.228 ; clock_div:clock_divP3|divisor[2]  ; clock_div:clock_divP3|divisor[25] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 3.264      ;
; -2.223 ; clock_div:clock_divP3|divisor[0]  ; clock_div:clock_divP3|divisor[23] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 3.259      ;
; -2.200 ; clock_div:clock_divP3|divisor[4]  ; clock_div:clock_divP3|divisor[26] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 3.236      ;
; -2.200 ; clock_div:clock_divP3|divisor[1]  ; clock_div:clock_divP3|divisor[23] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 3.236      ;
; -2.196 ; clock_div:clock_divP3|divisor[3]  ; clock_div:clock_divP3|divisor[25] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 3.232      ;
; -2.161 ; clock_div:clock_divP3|divisor[5]  ; clock_div:clock_divP3|divisor[27] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 3.197      ;
; -2.157 ; clock_div:clock_divP3|divisor[2]  ; clock_div:clock_divP3|divisor[24] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 3.193      ;
; -2.152 ; clock_div:clock_divP3|divisor[0]  ; clock_div:clock_divP3|divisor[22] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 3.188      ;
; -2.129 ; clock_div:clock_divP3|divisor[4]  ; clock_div:clock_divP3|divisor[25] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 3.165      ;
; -2.129 ; clock_div:clock_divP3|divisor[1]  ; clock_div:clock_divP3|divisor[22] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 3.165      ;
; -2.125 ; clock_div:clock_divP3|divisor[3]  ; clock_div:clock_divP3|divisor[24] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 3.161      ;
; -2.090 ; clock_div:clock_divP3|divisor[5]  ; clock_div:clock_divP3|divisor[26] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 3.126      ;
; -2.086 ; clock_div:clock_divP3|divisor[2]  ; clock_div:clock_divP3|divisor[23] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 3.122      ;
; -2.058 ; clock_div:clock_divP3|divisor[4]  ; clock_div:clock_divP3|divisor[24] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 3.094      ;
; -2.054 ; clock_div:clock_divP3|divisor[3]  ; clock_div:clock_divP3|divisor[23] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 3.090      ;
; -2.044 ; clock_div:clock_divP3|divisor[6]  ; clock_div:clock_divP3|divisor[27] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 3.080      ;
; -2.019 ; clock_div:clock_divP3|divisor[5]  ; clock_div:clock_divP3|divisor[25] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 3.055      ;
; -2.015 ; clock_div:clock_divP3|divisor[2]  ; clock_div:clock_divP3|divisor[22] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 3.051      ;
; -1.993 ; clock_div:clock_divP3|divisor[0]  ; clock_div:clock_divP3|divisor[21] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 3.029      ;
; -1.987 ; clock_div:clock_divP3|divisor[4]  ; clock_div:clock_divP3|divisor[23] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 3.023      ;
; -1.983 ; clock_div:clock_divP3|divisor[3]  ; clock_div:clock_divP3|divisor[22] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 3.019      ;
; -1.973 ; clock_div:clock_divP3|divisor[6]  ; clock_div:clock_divP3|divisor[26] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 3.009      ;
; -1.970 ; clock_div:clock_divP3|divisor[1]  ; clock_div:clock_divP3|divisor[21] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 3.006      ;
; -1.948 ; clock_div:clock_divP3|divisor[5]  ; clock_div:clock_divP3|divisor[24] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 2.984      ;
; -1.931 ; clock_div:clock_divP3|divisor[7]  ; clock_div:clock_divP3|divisor[27] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 2.967      ;
; -1.922 ; clock_div:clock_divP3|divisor[0]  ; clock_div:clock_divP3|divisor[20] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 2.958      ;
; -1.916 ; clock_div:clock_divP3|divisor[4]  ; clock_div:clock_divP3|divisor[22] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 2.952      ;
; -1.902 ; clock_div:clock_divP3|divisor[6]  ; clock_div:clock_divP3|divisor[25] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 2.938      ;
; -1.899 ; clock_div:clock_divP3|divisor[1]  ; clock_div:clock_divP3|divisor[20] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 2.935      ;
; -1.898 ; clock_div:clock_divP3|divisor[8]  ; clock_div:clock_divP3|divisor[27] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 2.934      ;
; -1.877 ; clock_div:clock_divP3|divisor[5]  ; clock_div:clock_divP3|divisor[23] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 2.913      ;
; -1.860 ; clock_div:clock_divP3|divisor[7]  ; clock_div:clock_divP3|divisor[26] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 2.896      ;
; -1.856 ; clock_div:clock_divP3|divisor[2]  ; clock_div:clock_divP3|divisor[21] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 2.892      ;
; -1.851 ; clock_div:clock_divP3|divisor[0]  ; clock_div:clock_divP3|divisor[19] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 2.887      ;
; -1.831 ; clock_div:clock_divP3|divisor[6]  ; clock_div:clock_divP3|divisor[24] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 2.867      ;
; -1.828 ; clock_div:clock_divP3|divisor[1]  ; clock_div:clock_divP3|divisor[19] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 2.864      ;
; -1.827 ; clock_div:clock_divP3|divisor[8]  ; clock_div:clock_divP3|divisor[26] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 2.863      ;
; -1.824 ; clock_div:clock_divP3|divisor[3]  ; clock_div:clock_divP3|divisor[21] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 2.860      ;
; -1.806 ; clock_div:clock_divP3|divisor[5]  ; clock_div:clock_divP3|divisor[22] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 2.842      ;
; -1.789 ; clock_div:clock_divP3|divisor[7]  ; clock_div:clock_divP3|divisor[25] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 2.825      ;
; -1.785 ; clock_div:clock_divP3|divisor[9]  ; clock_div:clock_divP3|divisor[27] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 2.821      ;
; -1.785 ; clock_div:clock_divP3|divisor[2]  ; clock_div:clock_divP3|divisor[20] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 2.821      ;
; -1.780 ; clock_div:clock_divP3|divisor[0]  ; clock_div:clock_divP3|divisor[18] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 2.816      ;
; -1.760 ; clock_div:clock_divP3|divisor[6]  ; clock_div:clock_divP3|divisor[23] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 2.796      ;
; -1.757 ; clock_div:clock_divP3|divisor[10] ; clock_div:clock_divP3|divisor[27] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 2.793      ;
; -1.757 ; clock_div:clock_divP3|divisor[4]  ; clock_div:clock_divP3|divisor[21] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 2.793      ;
; -1.757 ; clock_div:clock_divP3|divisor[1]  ; clock_div:clock_divP3|divisor[18] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 2.793      ;
; -1.756 ; clock_div:clock_divP3|divisor[8]  ; clock_div:clock_divP3|divisor[25] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 2.792      ;
; -1.753 ; clock_div:clock_divP3|divisor[3]  ; clock_div:clock_divP3|divisor[20] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 2.789      ;
; -1.718 ; clock_div:clock_divP3|divisor[7]  ; clock_div:clock_divP3|divisor[24] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 2.754      ;
; -1.714 ; clock_div:clock_divP3|divisor[9]  ; clock_div:clock_divP3|divisor[26] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 2.750      ;
; -1.714 ; clock_div:clock_divP3|divisor[2]  ; clock_div:clock_divP3|divisor[19] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 2.750      ;
; -1.709 ; clock_div:clock_divP3|divisor[0]  ; clock_div:clock_divP3|divisor[17] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 2.745      ;
; -1.689 ; clock_div:clock_divP3|divisor[6]  ; clock_div:clock_divP3|divisor[22] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 2.725      ;
; -1.686 ; clock_div:clock_divP3|divisor[10] ; clock_div:clock_divP3|divisor[26] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 2.722      ;
; -1.686 ; clock_div:clock_divP3|divisor[4]  ; clock_div:clock_divP3|divisor[20] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 2.722      ;
; -1.686 ; clock_div:clock_divP3|divisor[1]  ; clock_div:clock_divP3|divisor[17] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 2.722      ;
; -1.685 ; clock_div:clock_divP3|divisor[8]  ; clock_div:clock_divP3|divisor[24] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 2.721      ;
; -1.682 ; clock_div:clock_divP3|divisor[3]  ; clock_div:clock_divP3|divisor[19] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 2.718      ;
; -1.647 ; clock_div:clock_divP3|divisor[11] ; clock_div:clock_divP3|divisor[27] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 2.683      ;
; -1.647 ; clock_div:clock_divP3|divisor[7]  ; clock_div:clock_divP3|divisor[23] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 2.683      ;
; -1.647 ; clock_div:clock_divP3|divisor[5]  ; clock_div:clock_divP3|divisor[21] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 2.683      ;
; -1.643 ; clock_div:clock_divP3|divisor[9]  ; clock_div:clock_divP3|divisor[25] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 2.679      ;
; -1.643 ; clock_div:clock_divP3|divisor[2]  ; clock_div:clock_divP3|divisor[18] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 2.679      ;
; -1.638 ; clock_div:clock_divP3|divisor[0]  ; clock_div:clock_divP3|divisor[16] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 2.674      ;
; -1.615 ; clock_div:clock_divP3|divisor[10] ; clock_div:clock_divP3|divisor[25] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 2.651      ;
; -1.615 ; clock_div:clock_divP3|divisor[4]  ; clock_div:clock_divP3|divisor[19] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 2.651      ;
; -1.615 ; clock_div:clock_divP3|divisor[1]  ; clock_div:clock_divP3|divisor[16] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 2.651      ;
; -1.614 ; clock_div:clock_divP3|divisor[8]  ; clock_div:clock_divP3|divisor[23] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 2.650      ;
; -1.611 ; clock_div:clock_divP3|divisor[3]  ; clock_div:clock_divP3|divisor[18] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 2.647      ;
; -1.580 ; clock_div:clock_divP3|divisor[12] ; clock_div:clock_divP3|divisor[27] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 2.616      ;
; -1.576 ; clock_div:clock_divP3|divisor[11] ; clock_div:clock_divP3|divisor[26] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 2.612      ;
; -1.576 ; clock_div:clock_divP3|divisor[7]  ; clock_div:clock_divP3|divisor[22] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 2.612      ;
; -1.576 ; clock_div:clock_divP3|divisor[5]  ; clock_div:clock_divP3|divisor[20] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 2.612      ;
; -1.572 ; clock_div:clock_divP3|divisor[9]  ; clock_div:clock_divP3|divisor[24] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 2.608      ;
; -1.572 ; clock_div:clock_divP3|divisor[2]  ; clock_div:clock_divP3|divisor[17] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 2.608      ;
; -1.567 ; clock_div:clock_divP3|divisor[0]  ; clock_div:clock_divP3|divisor[15] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 2.603      ;
; -1.544 ; clock_div:clock_divP3|divisor[10] ; clock_div:clock_divP3|divisor[24] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 2.580      ;
; -1.544 ; clock_div:clock_divP3|divisor[4]  ; clock_div:clock_divP3|divisor[18] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 2.580      ;
; -1.544 ; clock_div:clock_divP3|divisor[1]  ; clock_div:clock_divP3|divisor[15] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 2.580      ;
; -1.543 ; clock_div:clock_divP3|divisor[8]  ; clock_div:clock_divP3|divisor[22] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 2.579      ;
; -1.540 ; clock_div:clock_divP3|divisor[3]  ; clock_div:clock_divP3|divisor[17] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 2.576      ;
; -1.530 ; clock_div:clock_divP3|divisor[6]  ; clock_div:clock_divP3|divisor[21] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 2.566      ;
; -1.526 ; clock_div:clock_divP3|divisor[13] ; clock_div:clock_divP3|divisor[27] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 2.562      ;
; -1.509 ; clock_div:clock_divP3|divisor[12] ; clock_div:clock_divP3|divisor[26] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 2.545      ;
; -1.506 ; clock_div:clock_divP3|divisor[27] ; clock_div:clock_divP3|clk_out     ; Clock        ; Clock       ; 1.000        ; 0.000      ; 2.542      ;
; -1.505 ; clock_div:clock_divP3|divisor[11] ; clock_div:clock_divP3|divisor[25] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 2.541      ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock_div:clock_divP3|clk_out'                                                                                                            ;
+-------+----------------------+---------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node            ; To Node             ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+---------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; 0.391 ; ALU:ASUP3|Neg        ; ALU:ASUP3|Neg       ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; 0.000      ; 0.657      ;
; 0.546 ; FSM:FSMP3|yfsm.s8    ; FSM:FSMP3|yfsm.s0   ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; 0.000      ; 0.812      ;
; 0.557 ; FSM:FSMP3|yfsm.s1    ; FSM:FSMP3|yfsm.s2   ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; 0.000      ; 0.823      ;
; 0.683 ; FSM:FSMP3|yfsm.s4    ; FSM:FSMP3|yfsm.s5   ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; 0.000      ; 0.949      ;
; 0.690 ; FSM:FSMP3|yfsm.s0    ; FSM:FSMP3|yfsm.s1   ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; 0.000      ; 0.956      ;
; 0.692 ; FSM:FSMP3|yfsm.s7    ; FSM:FSMP3|yfsm.s8   ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; 0.000      ; 0.958      ;
; 0.698 ; FSM:FSMP3|yfsm.s2    ; FSM:FSMP3|yfsm.s3   ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; 0.000      ; 0.964      ;
; 0.823 ; FSM:FSMP3|yfsm.s3    ; FSM:FSMP3|yfsm.s4   ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; 0.000      ; 1.089      ;
; 0.849 ; FSM:FSMP3|yfsm.s5    ; FSM:FSMP3|yfsm.s6   ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; 0.000      ; 1.115      ;
; 1.079 ; FSM:FSMP3|yfsm.s6    ; FSM:FSMP3|yfsm.s7   ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; 0.000      ; 1.345      ;
; 1.141 ; latch1:latchBP3|Q[5] ; ALU:ASUP3|Result[5] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; 0.000      ; 1.407      ;
; 1.212 ; FSM:FSMP3|yfsm.s5    ; ALU:ASUP3|Result[0] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; 0.000      ; 1.478      ;
; 1.228 ; FSM:FSMP3|yfsm.s7    ; ALU:ASUP3|Result[7] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; -0.001     ; 1.493      ;
; 1.258 ; latch1:latchAP3|Q[0] ; ALU:ASUP3|Result[0] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; 0.008      ; 1.532      ;
; 1.343 ; ALU:ASUP3|Result[0]  ; ALU:ASUP3|Result[0] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; 0.000      ; 1.609      ;
; 1.383 ; FSM:FSMP3|yfsm.s4    ; ALU:ASUP3|Result[0] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; 0.000      ; 1.649      ;
; 1.463 ; FSM:FSMP3|yfsm.s1    ; ALU:ASUP3|Neg       ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; -0.001     ; 1.728      ;
; 1.509 ; latch1:latchBP3|Q[2] ; ALU:ASUP3|Result[2] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; 0.000      ; 1.775      ;
; 1.512 ; latch1:latchBP3|Q[6] ; ALU:ASUP3|Result[6] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; 0.000      ; 1.778      ;
; 1.523 ; latch1:latchBP3|Q[3] ; ALU:ASUP3|Result[3] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; 0.000      ; 1.789      ;
; 1.566 ; FSM:FSMP3|yfsm.s7    ; ALU:ASUP3|Result[1] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; -0.008     ; 1.824      ;
; 1.574 ; FSM:FSMP3|yfsm.s7    ; ALU:ASUP3|Result[2] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; -0.008     ; 1.832      ;
; 1.575 ; FSM:FSMP3|yfsm.s7    ; ALU:ASUP3|Result[3] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; -0.008     ; 1.833      ;
; 1.594 ; latch1:latchAP3|Q[4] ; ALU:ASUP3|Result[4] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; 0.000      ; 1.860      ;
; 1.621 ; latch1:latchAP3|Q[6] ; ALU:ASUP3|Result[6] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; 0.000      ; 1.887      ;
; 1.652 ; latch1:latchBP3|Q[1] ; ALU:ASUP3|Result[1] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; 0.000      ; 1.918      ;
; 1.654 ; FSM:FSMP3|yfsm.s8    ; ALU:ASUP3|Result[1] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; -0.008     ; 1.912      ;
; 1.654 ; FSM:FSMP3|yfsm.s8    ; ALU:ASUP3|Result[2] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; -0.008     ; 1.912      ;
; 1.654 ; FSM:FSMP3|yfsm.s8    ; ALU:ASUP3|Result[3] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; -0.008     ; 1.912      ;
; 1.661 ; latch1:latchAP3|Q[2] ; ALU:ASUP3|Result[2] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; 0.000      ; 1.927      ;
; 1.688 ; latch1:latchAP3|Q[1] ; ALU:ASUP3|Result[1] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; 0.000      ; 1.954      ;
; 1.724 ; latch1:latchAP3|Q[5] ; ALU:ASUP3|Result[5] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; 0.000      ; 1.990      ;
; 1.725 ; FSM:FSMP3|yfsm.s8    ; ALU:ASUP3|Result[0] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; 0.000      ; 1.991      ;
; 1.738 ; FSM:FSMP3|yfsm.s7    ; ALU:ASUP3|Result[4] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; -0.008     ; 1.996      ;
; 1.741 ; latch1:latchAP3|Q[3] ; ALU:ASUP3|Result[3] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; 0.000      ; 2.007      ;
; 1.761 ; FSM:FSMP3|yfsm.s7    ; ALU:ASUP3|Result[5] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; -0.008     ; 2.019      ;
; 1.762 ; FSM:FSMP3|yfsm.s7    ; ALU:ASUP3|Result[6] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; -0.008     ; 2.020      ;
; 1.764 ; FSM:FSMP3|yfsm.s7    ; ALU:ASUP3|Result[0] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; 0.000      ; 2.030      ;
; 1.809 ; FSM:FSMP3|yfsm.s2    ; ALU:ASUP3|Result[0] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; 0.000      ; 2.075      ;
; 1.894 ; FSM:FSMP3|yfsm.s8    ; ALU:ASUP3|Result[4] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; -0.008     ; 2.152      ;
; 1.894 ; FSM:FSMP3|yfsm.s8    ; ALU:ASUP3|Result[5] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; -0.008     ; 2.152      ;
; 1.894 ; FSM:FSMP3|yfsm.s8    ; ALU:ASUP3|Result[6] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; -0.008     ; 2.152      ;
; 1.902 ; FSM:FSMP3|yfsm.s3    ; ALU:ASUP3|Result[0] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; 0.000      ; 2.168      ;
; 1.921 ; latch1:latchBP3|Q[4] ; ALU:ASUP3|Result[4] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; 0.000      ; 2.187      ;
; 1.944 ; FSM:FSMP3|yfsm.s8    ; ALU:ASUP3|Result[7] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; -0.001     ; 2.209      ;
; 2.024 ; FSM:FSMP3|yfsm.s2    ; ALU:ASUP3|Result[6] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; -0.008     ; 2.282      ;
; 2.075 ; latch1:latchBP3|Q[7] ; ALU:ASUP3|Result[7] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; 0.007      ; 2.348      ;
; 2.148 ; FSM:FSMP3|yfsm.s2    ; ALU:ASUP3|Result[4] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; -0.008     ; 2.406      ;
; 2.198 ; latch1:latchAP3|Q[7] ; ALU:ASUP3|Neg       ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; 0.007      ; 2.471      ;
; 2.206 ; FSM:FSMP3|yfsm.s3    ; ALU:ASUP3|Result[6] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; -0.008     ; 2.464      ;
; 2.277 ; FSM:FSMP3|yfsm.s1    ; ALU:ASUP3|Result[0] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; 0.000      ; 2.543      ;
; 2.330 ; FSM:FSMP3|yfsm.s3    ; ALU:ASUP3|Result[4] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; -0.008     ; 2.588      ;
; 2.375 ; FSM:FSMP3|yfsm.s2    ; ALU:ASUP3|Result[5] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; -0.008     ; 2.633      ;
; 2.378 ; FSM:FSMP3|yfsm.s1    ; ALU:ASUP3|Result[5] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; -0.008     ; 2.636      ;
; 2.378 ; latch1:latchAP3|Q[7] ; ALU:ASUP3|Result[7] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; 0.007      ; 2.651      ;
; 2.425 ; FSM:FSMP3|yfsm.s3    ; ALU:ASUP3|Result[7] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; -0.001     ; 2.690      ;
; 2.430 ; FSM:FSMP3|yfsm.s2    ; ALU:ASUP3|Result[7] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; -0.001     ; 2.695      ;
; 2.441 ; FSM:FSMP3|yfsm.s2    ; ALU:ASUP3|Result[2] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; -0.008     ; 2.699      ;
; 2.530 ; FSM:FSMP3|yfsm.s1    ; ALU:ASUP3|Result[2] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; -0.008     ; 2.788      ;
; 2.535 ; FSM:FSMP3|yfsm.s1    ; ALU:ASUP3|Result[1] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; -0.008     ; 2.793      ;
; 2.557 ; FSM:FSMP3|yfsm.s3    ; ALU:ASUP3|Result[5] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; -0.008     ; 2.815      ;
; 2.579 ; FSM:FSMP3|yfsm.s2    ; ALU:ASUP3|Result[1] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; -0.008     ; 2.837      ;
; 2.584 ; FSM:FSMP3|yfsm.s2    ; ALU:ASUP3|Result[3] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; -0.008     ; 2.842      ;
; 2.588 ; FSM:FSMP3|yfsm.s1    ; ALU:ASUP3|Result[7] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; -0.001     ; 2.853      ;
; 2.592 ; FSM:FSMP3|yfsm.s1    ; ALU:ASUP3|Result[3] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; -0.008     ; 2.850      ;
; 2.623 ; FSM:FSMP3|yfsm.s3    ; ALU:ASUP3|Result[2] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; -0.008     ; 2.881      ;
; 2.628 ; latch1:latchAP3|Q[5] ; ALU:ASUP3|Neg       ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; 0.007      ; 2.901      ;
; 2.629 ; FSM:FSMP3|yfsm.s6    ; ALU:ASUP3|Result[5] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; -0.008     ; 2.887      ;
; 2.661 ; latch1:latchBP3|Q[7] ; ALU:ASUP3|Neg       ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; 0.007      ; 2.934      ;
; 2.683 ; latch1:latchBP3|Q[4] ; ALU:ASUP3|Neg       ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; 0.007      ; 2.956      ;
; 2.687 ; latch1:latchAP3|Q[6] ; ALU:ASUP3|Neg       ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; 0.007      ; 2.960      ;
; 2.718 ; latch1:latchBP3|Q[0] ; ALU:ASUP3|Result[0] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; 0.008      ; 2.992      ;
; 2.728 ; latch1:latchAP3|Q[4] ; ALU:ASUP3|Neg       ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; 0.007      ; 3.001      ;
; 2.738 ; latch1:latchBP3|Q[6] ; ALU:ASUP3|Neg       ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; 0.007      ; 3.011      ;
; 2.745 ; latch1:latchAP3|Q[7] ; ALU:ASUP3|Result[0] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; 0.008      ; 3.019      ;
; 2.761 ; FSM:FSMP3|yfsm.s3    ; ALU:ASUP3|Result[1] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; -0.008     ; 3.019      ;
; 2.766 ; FSM:FSMP3|yfsm.s3    ; ALU:ASUP3|Result[3] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; -0.008     ; 3.024      ;
; 2.777 ; FSM:FSMP3|yfsm.s1    ; ALU:ASUP3|Result[6] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; -0.008     ; 3.035      ;
; 2.781 ; FSM:FSMP3|yfsm.s6    ; ALU:ASUP3|Result[2] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; -0.008     ; 3.039      ;
; 2.786 ; FSM:FSMP3|yfsm.s6    ; ALU:ASUP3|Result[1] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; -0.008     ; 3.044      ;
; 2.836 ; latch1:latchAP3|Q[2] ; ALU:ASUP3|Neg       ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; 0.007      ; 3.109      ;
; 2.843 ; FSM:FSMP3|yfsm.s6    ; ALU:ASUP3|Result[3] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; -0.008     ; 3.101      ;
; 2.851 ; latch1:latchBP3|Q[5] ; ALU:ASUP3|Neg       ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; 0.007      ; 3.124      ;
; 2.962 ; latch1:latchAP3|Q[0] ; ALU:ASUP3|Neg       ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; 0.007      ; 3.235      ;
; 2.988 ; latch1:latchBP3|Q[0] ; ALU:ASUP3|Neg       ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; 0.007      ; 3.261      ;
; 2.995 ; latch1:latchAP3|Q[3] ; ALU:ASUP3|Neg       ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; 0.007      ; 3.268      ;
; 3.022 ; FSM:FSMP3|yfsm.s4    ; ALU:ASUP3|Result[6] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; -0.008     ; 3.280      ;
; 3.028 ; FSM:FSMP3|yfsm.s6    ; ALU:ASUP3|Result[6] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; -0.008     ; 3.286      ;
; 3.041 ; latch1:latchBP3|Q[3] ; ALU:ASUP3|Neg       ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; 0.007      ; 3.314      ;
; 3.077 ; FSM:FSMP3|yfsm.s1    ; ALU:ASUP3|Result[4] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; -0.008     ; 3.335      ;
; 3.083 ; FSM:FSMP3|yfsm.s4    ; ALU:ASUP3|Result[1] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; -0.008     ; 3.341      ;
; 3.113 ; latch1:latchAP3|Q[4] ; ALU:ASUP3|Result[5] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; 0.000      ; 3.379      ;
; 3.125 ; latch1:latchBP3|Q[2] ; ALU:ASUP3|Neg       ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; 0.007      ; 3.398      ;
; 3.139 ; latch1:latchAP3|Q[1] ; ALU:ASUP3|Neg       ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; 0.007      ; 3.412      ;
; 3.144 ; latch1:latchBP3|Q[4] ; ALU:ASUP3|Result[5] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; 0.000      ; 3.410      ;
; 3.163 ; FSM:FSMP3|yfsm.s4    ; ALU:ASUP3|Result[7] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; -0.001     ; 3.428      ;
; 3.168 ; FSM:FSMP3|yfsm.s4    ; ALU:ASUP3|Result[4] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; -0.008     ; 3.426      ;
; 3.169 ; latch1:latchBP3|Q[1] ; ALU:ASUP3|Neg       ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; 0.007      ; 3.442      ;
; 3.169 ; FSM:FSMP3|yfsm.s5    ; ALU:ASUP3|Result[6] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; -0.008     ; 3.427      ;
; 3.172 ; latch1:latchBP3|Q[3] ; ALU:ASUP3|Result[5] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; 0.000      ; 3.438      ;
+-------+----------------------+---------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'Clock'                                                                                                                            ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.521 ; clock_div:clock_divP3|divisor[27] ; clock_div:clock_divP3|divisor[27] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.787      ;
; 0.775 ; clock_div:clock_divP3|divisor[5]  ; clock_div:clock_divP3|divisor[5]  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.041      ;
; 0.779 ; clock_div:clock_divP3|divisor[23] ; clock_div:clock_divP3|divisor[23] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.045      ;
; 0.782 ; clock_div:clock_divP3|divisor[15] ; clock_div:clock_divP3|divisor[15] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.048      ;
; 0.783 ; clock_div:clock_divP3|divisor[13] ; clock_div:clock_divP3|divisor[13] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.049      ;
; 0.783 ; clock_div:clock_divP3|divisor[25] ; clock_div:clock_divP3|divisor[25] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.049      ;
; 0.788 ; clock_div:clock_divP3|divisor[21] ; clock_div:clock_divP3|divisor[21] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.054      ;
; 0.795 ; clock_div:clock_divP3|divisor[14] ; clock_div:clock_divP3|divisor[14] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.061      ;
; 0.802 ; clock_div:clock_divP3|divisor[2]  ; clock_div:clock_divP3|divisor[2]  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.068      ;
; 0.802 ; clock_div:clock_divP3|divisor[9]  ; clock_div:clock_divP3|divisor[9]  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.068      ;
; 0.806 ; clock_div:clock_divP3|divisor[7]  ; clock_div:clock_divP3|divisor[7]  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; clock_div:clock_divP3|divisor[11] ; clock_div:clock_divP3|divisor[11] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.072      ;
; 0.810 ; clock_div:clock_divP3|divisor[12] ; clock_div:clock_divP3|divisor[12] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.076      ;
; 0.813 ; clock_div:clock_divP3|divisor[3]  ; clock_div:clock_divP3|divisor[3]  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.079      ;
; 0.813 ; clock_div:clock_divP3|divisor[16] ; clock_div:clock_divP3|divisor[16] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.079      ;
; 0.814 ; clock_div:clock_divP3|divisor[18] ; clock_div:clock_divP3|divisor[18] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.080      ;
; 0.817 ; clock_div:clock_divP3|divisor[1]  ; clock_div:clock_divP3|divisor[1]  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.083      ;
; 0.820 ; clock_div:clock_divP3|divisor[17] ; clock_div:clock_divP3|divisor[17] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.086      ;
; 0.821 ; clock_div:clock_divP3|divisor[19] ; clock_div:clock_divP3|divisor[19] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.087      ;
; 0.838 ; clock_div:clock_divP3|divisor[22] ; clock_div:clock_divP3|divisor[22] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.104      ;
; 0.841 ; clock_div:clock_divP3|divisor[8]  ; clock_div:clock_divP3|divisor[8]  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.107      ;
; 0.842 ; clock_div:clock_divP3|divisor[4]  ; clock_div:clock_divP3|divisor[4]  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.108      ;
; 0.842 ; clock_div:clock_divP3|divisor[10] ; clock_div:clock_divP3|divisor[10] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.108      ;
; 0.842 ; clock_div:clock_divP3|divisor[24] ; clock_div:clock_divP3|divisor[24] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.108      ;
; 0.842 ; clock_div:clock_divP3|divisor[26] ; clock_div:clock_divP3|divisor[26] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.108      ;
; 0.845 ; clock_div:clock_divP3|divisor[6]  ; clock_div:clock_divP3|divisor[6]  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.111      ;
; 0.846 ; clock_div:clock_divP3|divisor[20] ; clock_div:clock_divP3|divisor[20] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.112      ;
; 1.178 ; clock_div:clock_divP3|divisor[14] ; clock_div:clock_divP3|divisor[15] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.444      ;
; 1.180 ; clock_div:clock_divP3|divisor[0]  ; clock_div:clock_divP3|divisor[1]  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.446      ;
; 1.185 ; clock_div:clock_divP3|divisor[2]  ; clock_div:clock_divP3|divisor[3]  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.451      ;
; 1.185 ; clock_div:clock_divP3|divisor[9]  ; clock_div:clock_divP3|divisor[10] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.451      ;
; 1.189 ; clock_div:clock_divP3|divisor[11] ; clock_div:clock_divP3|divisor[12] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; clock_div:clock_divP3|divisor[7]  ; clock_div:clock_divP3|divisor[8]  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; clock_div:clock_divP3|divisor[23] ; clock_div:clock_divP3|divisor[24] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.455      ;
; 1.192 ; clock_div:clock_divP3|divisor[15] ; clock_div:clock_divP3|divisor[16] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.458      ;
; 1.193 ; clock_div:clock_divP3|divisor[12] ; clock_div:clock_divP3|divisor[13] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.459      ;
; 1.193 ; clock_div:clock_divP3|divisor[25] ; clock_div:clock_divP3|divisor[26] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.459      ;
; 1.196 ; clock_div:clock_divP3|divisor[16] ; clock_div:clock_divP3|divisor[17] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.462      ;
; 1.197 ; clock_div:clock_divP3|divisor[18] ; clock_div:clock_divP3|divisor[19] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.463      ;
; 1.224 ; clock_div:clock_divP3|divisor[22] ; clock_div:clock_divP3|divisor[23] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.490      ;
; 1.224 ; clock_div:clock_divP3|divisor[3]  ; clock_div:clock_divP3|divisor[4]  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.490      ;
; 1.227 ; clock_div:clock_divP3|divisor[8]  ; clock_div:clock_divP3|divisor[9]  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.493      ;
; 1.228 ; clock_div:clock_divP3|divisor[26] ; clock_div:clock_divP3|divisor[27] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.494      ;
; 1.228 ; clock_div:clock_divP3|divisor[4]  ; clock_div:clock_divP3|divisor[5]  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.494      ;
; 1.228 ; clock_div:clock_divP3|divisor[24] ; clock_div:clock_divP3|divisor[25] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.494      ;
; 1.228 ; clock_div:clock_divP3|divisor[1]  ; clock_div:clock_divP3|divisor[2]  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.494      ;
; 1.228 ; clock_div:clock_divP3|divisor[10] ; clock_div:clock_divP3|divisor[11] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.494      ;
; 1.231 ; clock_div:clock_divP3|divisor[6]  ; clock_div:clock_divP3|divisor[7]  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.497      ;
; 1.231 ; clock_div:clock_divP3|divisor[17] ; clock_div:clock_divP3|divisor[18] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.497      ;
; 1.232 ; clock_div:clock_divP3|divisor[20] ; clock_div:clock_divP3|divisor[21] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.498      ;
; 1.232 ; clock_div:clock_divP3|divisor[19] ; clock_div:clock_divP3|divisor[20] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.498      ;
; 1.249 ; clock_div:clock_divP3|divisor[14] ; clock_div:clock_divP3|divisor[16] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.515      ;
; 1.251 ; clock_div:clock_divP3|divisor[0]  ; clock_div:clock_divP3|divisor[2]  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.517      ;
; 1.256 ; clock_div:clock_divP3|divisor[2]  ; clock_div:clock_divP3|divisor[4]  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.522      ;
; 1.256 ; clock_div:clock_divP3|divisor[9]  ; clock_div:clock_divP3|divisor[11] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.522      ;
; 1.260 ; clock_div:clock_divP3|divisor[11] ; clock_div:clock_divP3|divisor[13] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.526      ;
; 1.260 ; clock_div:clock_divP3|divisor[7]  ; clock_div:clock_divP3|divisor[9]  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.526      ;
; 1.260 ; clock_div:clock_divP3|divisor[23] ; clock_div:clock_divP3|divisor[25] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.526      ;
; 1.263 ; clock_div:clock_divP3|divisor[15] ; clock_div:clock_divP3|divisor[17] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.529      ;
; 1.264 ; clock_div:clock_divP3|divisor[25] ; clock_div:clock_divP3|divisor[27] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.530      ;
; 1.267 ; clock_div:clock_divP3|divisor[16] ; clock_div:clock_divP3|divisor[18] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.533      ;
; 1.268 ; clock_div:clock_divP3|divisor[18] ; clock_div:clock_divP3|divisor[20] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.534      ;
; 1.277 ; clock_div:clock_divP3|divisor[5]  ; clock_div:clock_divP3|divisor[6]  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.543      ;
; 1.285 ; clock_div:clock_divP3|divisor[13] ; clock_div:clock_divP3|divisor[14] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.551      ;
; 1.290 ; clock_div:clock_divP3|divisor[21] ; clock_div:clock_divP3|divisor[22] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.556      ;
; 1.295 ; clock_div:clock_divP3|divisor[22] ; clock_div:clock_divP3|divisor[24] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.561      ;
; 1.295 ; clock_div:clock_divP3|divisor[3]  ; clock_div:clock_divP3|divisor[5]  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.561      ;
; 1.298 ; clock_div:clock_divP3|divisor[8]  ; clock_div:clock_divP3|divisor[10] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.564      ;
; 1.299 ; clock_div:clock_divP3|divisor[1]  ; clock_div:clock_divP3|divisor[3]  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.565      ;
; 1.299 ; clock_div:clock_divP3|divisor[10] ; clock_div:clock_divP3|divisor[12] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.565      ;
; 1.299 ; clock_div:clock_divP3|divisor[24] ; clock_div:clock_divP3|divisor[26] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.565      ;
; 1.302 ; clock_div:clock_divP3|divisor[6]  ; clock_div:clock_divP3|divisor[8]  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.568      ;
; 1.302 ; clock_div:clock_divP3|divisor[17] ; clock_div:clock_divP3|divisor[19] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.568      ;
; 1.303 ; clock_div:clock_divP3|divisor[19] ; clock_div:clock_divP3|divisor[21] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.569      ;
; 1.320 ; clock_div:clock_divP3|divisor[14] ; clock_div:clock_divP3|divisor[17] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.586      ;
; 1.322 ; clock_div:clock_divP3|divisor[0]  ; clock_div:clock_divP3|divisor[3]  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.588      ;
; 1.327 ; clock_div:clock_divP3|divisor[2]  ; clock_div:clock_divP3|divisor[5]  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.593      ;
; 1.327 ; clock_div:clock_divP3|divisor[9]  ; clock_div:clock_divP3|divisor[12] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.593      ;
; 1.331 ; clock_div:clock_divP3|divisor[7]  ; clock_div:clock_divP3|divisor[10] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.597      ;
; 1.331 ; clock_div:clock_divP3|divisor[23] ; clock_div:clock_divP3|divisor[26] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.597      ;
; 1.334 ; clock_div:clock_divP3|divisor[15] ; clock_div:clock_divP3|divisor[18] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.600      ;
; 1.338 ; clock_div:clock_divP3|divisor[16] ; clock_div:clock_divP3|divisor[19] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.604      ;
; 1.339 ; clock_div:clock_divP3|divisor[12] ; clock_div:clock_divP3|divisor[14] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.605      ;
; 1.339 ; clock_div:clock_divP3|divisor[18] ; clock_div:clock_divP3|divisor[21] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.605      ;
; 1.348 ; clock_div:clock_divP3|divisor[5]  ; clock_div:clock_divP3|divisor[7]  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.614      ;
; 1.356 ; clock_div:clock_divP3|divisor[13] ; clock_div:clock_divP3|divisor[15] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.622      ;
; 1.361 ; clock_div:clock_divP3|divisor[21] ; clock_div:clock_divP3|divisor[23] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.627      ;
; 1.366 ; clock_div:clock_divP3|divisor[22] ; clock_div:clock_divP3|divisor[25] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.632      ;
; 1.369 ; clock_div:clock_divP3|divisor[8]  ; clock_div:clock_divP3|divisor[11] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.635      ;
; 1.370 ; clock_div:clock_divP3|divisor[1]  ; clock_div:clock_divP3|divisor[4]  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.636      ;
; 1.370 ; clock_div:clock_divP3|divisor[10] ; clock_div:clock_divP3|divisor[13] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.636      ;
; 1.370 ; clock_div:clock_divP3|divisor[24] ; clock_div:clock_divP3|divisor[27] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.636      ;
; 1.373 ; clock_div:clock_divP3|divisor[6]  ; clock_div:clock_divP3|divisor[9]  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.639      ;
; 1.373 ; clock_div:clock_divP3|divisor[17] ; clock_div:clock_divP3|divisor[20] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.639      ;
; 1.387 ; clock_div:clock_divP3|divisor[4]  ; clock_div:clock_divP3|divisor[6]  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.653      ;
; 1.391 ; clock_div:clock_divP3|divisor[20] ; clock_div:clock_divP3|divisor[22] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.657      ;
; 1.391 ; clock_div:clock_divP3|divisor[14] ; clock_div:clock_divP3|divisor[18] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.657      ;
; 1.393 ; clock_div:clock_divP3|divisor[0]  ; clock_div:clock_divP3|divisor[4]  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.659      ;
; 1.398 ; clock_div:clock_divP3|divisor[9]  ; clock_div:clock_divP3|divisor[13] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.664      ;
; 1.402 ; clock_div:clock_divP3|divisor[7]  ; clock_div:clock_divP3|divisor[11] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.668      ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Clock'                                                                            ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; Clock ; Rise       ; Clock                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; clock_div:clock_divP3|clk_out     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; clock_div:clock_divP3|clk_out     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; clock_div:clock_divP3|divisor[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; clock_div:clock_divP3|divisor[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; clock_div:clock_divP3|divisor[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; clock_div:clock_divP3|divisor[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; clock_div:clock_divP3|divisor[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; clock_div:clock_divP3|divisor[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; clock_div:clock_divP3|divisor[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; clock_div:clock_divP3|divisor[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; clock_div:clock_divP3|divisor[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; clock_div:clock_divP3|divisor[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; clock_div:clock_divP3|divisor[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; clock_div:clock_divP3|divisor[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; clock_div:clock_divP3|divisor[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; clock_div:clock_divP3|divisor[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; clock_div:clock_divP3|divisor[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; clock_div:clock_divP3|divisor[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; clock_div:clock_divP3|divisor[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; clock_div:clock_divP3|divisor[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; clock_div:clock_divP3|divisor[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; clock_div:clock_divP3|divisor[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; clock_div:clock_divP3|divisor[19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; clock_div:clock_divP3|divisor[19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; clock_div:clock_divP3|divisor[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; clock_div:clock_divP3|divisor[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; clock_div:clock_divP3|divisor[20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; clock_div:clock_divP3|divisor[20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; clock_div:clock_divP3|divisor[21] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; clock_div:clock_divP3|divisor[21] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; clock_div:clock_divP3|divisor[22] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; clock_div:clock_divP3|divisor[22] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; clock_div:clock_divP3|divisor[23] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; clock_div:clock_divP3|divisor[23] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; clock_div:clock_divP3|divisor[24] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; clock_div:clock_divP3|divisor[24] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; clock_div:clock_divP3|divisor[25] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; clock_div:clock_divP3|divisor[25] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; clock_div:clock_divP3|divisor[26] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; clock_div:clock_divP3|divisor[26] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; clock_div:clock_divP3|divisor[27] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; clock_div:clock_divP3|divisor[27] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; clock_div:clock_divP3|divisor[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; clock_div:clock_divP3|divisor[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; clock_div:clock_divP3|divisor[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; clock_div:clock_divP3|divisor[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; clock_div:clock_divP3|divisor[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; clock_div:clock_divP3|divisor[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; clock_div:clock_divP3|divisor[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; clock_div:clock_divP3|divisor[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; clock_div:clock_divP3|divisor[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; clock_div:clock_divP3|divisor[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; clock_div:clock_divP3|divisor[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; clock_div:clock_divP3|divisor[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; clock_div:clock_divP3|divisor[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; clock_div:clock_divP3|divisor[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; clock_div:clock_divP3|divisor[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; clock_div:clock_divP3|divisor[9]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; Clock|combout                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Clock|combout                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; Clock~clkctrl|inclk[0]            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Clock~clkctrl|inclk[0]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; Clock~clkctrl|outclk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Clock~clkctrl|outclk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; clock_divP3|clk_out|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; clock_divP3|clk_out|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; clock_divP3|divisor[0]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; clock_divP3|divisor[0]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; clock_divP3|divisor[10]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; clock_divP3|divisor[10]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; clock_divP3|divisor[11]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; clock_divP3|divisor[11]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; clock_divP3|divisor[12]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; clock_divP3|divisor[12]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; clock_divP3|divisor[13]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; clock_divP3|divisor[13]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; clock_divP3|divisor[14]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; clock_divP3|divisor[14]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; clock_divP3|divisor[15]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; clock_divP3|divisor[15]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; clock_divP3|divisor[16]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; clock_divP3|divisor[16]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; clock_divP3|divisor[17]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; clock_divP3|divisor[17]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; clock_divP3|divisor[18]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; clock_divP3|divisor[18]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; clock_divP3|divisor[19]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; clock_divP3|divisor[19]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; clock_divP3|divisor[1]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; clock_divP3|divisor[1]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; clock_divP3|divisor[20]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; clock_divP3|divisor[20]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; clock_divP3|divisor[21]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; clock_divP3|divisor[21]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; clock_divP3|divisor[22]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; clock_divP3|divisor[22]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; clock_divP3|divisor[23]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; clock_divP3|divisor[23]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; clock_divP3|divisor[24]|clk       ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock_div:clock_divP3|clk_out'                                                               ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                         ; Clock Edge ; Target               ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:clock_divP3|clk_out ; Rise       ; ALU:ASUP3|Neg        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:clock_divP3|clk_out ; Rise       ; ALU:ASUP3|Neg        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:clock_divP3|clk_out ; Rise       ; ALU:ASUP3|Result[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:clock_divP3|clk_out ; Rise       ; ALU:ASUP3|Result[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:clock_divP3|clk_out ; Rise       ; ALU:ASUP3|Result[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:clock_divP3|clk_out ; Rise       ; ALU:ASUP3|Result[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:clock_divP3|clk_out ; Rise       ; ALU:ASUP3|Result[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:clock_divP3|clk_out ; Rise       ; ALU:ASUP3|Result[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:clock_divP3|clk_out ; Rise       ; ALU:ASUP3|Result[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:clock_divP3|clk_out ; Rise       ; ALU:ASUP3|Result[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:clock_divP3|clk_out ; Rise       ; ALU:ASUP3|Result[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:clock_divP3|clk_out ; Rise       ; ALU:ASUP3|Result[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:clock_divP3|clk_out ; Rise       ; ALU:ASUP3|Result[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:clock_divP3|clk_out ; Rise       ; ALU:ASUP3|Result[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:clock_divP3|clk_out ; Rise       ; ALU:ASUP3|Result[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:clock_divP3|clk_out ; Rise       ; ALU:ASUP3|Result[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:clock_divP3|clk_out ; Rise       ; ALU:ASUP3|Result[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:clock_divP3|clk_out ; Rise       ; ALU:ASUP3|Result[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:clock_divP3|clk_out ; Rise       ; FSM:FSMP3|yfsm.s0    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:clock_divP3|clk_out ; Rise       ; FSM:FSMP3|yfsm.s0    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:clock_divP3|clk_out ; Rise       ; FSM:FSMP3|yfsm.s1    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:clock_divP3|clk_out ; Rise       ; FSM:FSMP3|yfsm.s1    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:clock_divP3|clk_out ; Rise       ; FSM:FSMP3|yfsm.s2    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:clock_divP3|clk_out ; Rise       ; FSM:FSMP3|yfsm.s2    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:clock_divP3|clk_out ; Rise       ; FSM:FSMP3|yfsm.s3    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:clock_divP3|clk_out ; Rise       ; FSM:FSMP3|yfsm.s3    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:clock_divP3|clk_out ; Rise       ; FSM:FSMP3|yfsm.s4    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:clock_divP3|clk_out ; Rise       ; FSM:FSMP3|yfsm.s4    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:clock_divP3|clk_out ; Rise       ; FSM:FSMP3|yfsm.s5    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:clock_divP3|clk_out ; Rise       ; FSM:FSMP3|yfsm.s5    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:clock_divP3|clk_out ; Rise       ; FSM:FSMP3|yfsm.s6    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:clock_divP3|clk_out ; Rise       ; FSM:FSMP3|yfsm.s6    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:clock_divP3|clk_out ; Rise       ; FSM:FSMP3|yfsm.s7    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:clock_divP3|clk_out ; Rise       ; FSM:FSMP3|yfsm.s7    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:clock_divP3|clk_out ; Rise       ; FSM:FSMP3|yfsm.s8    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:clock_divP3|clk_out ; Rise       ; FSM:FSMP3|yfsm.s8    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:clock_divP3|clk_out ; Rise       ; latch1:latchAP3|Q[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:clock_divP3|clk_out ; Rise       ; latch1:latchAP3|Q[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:clock_divP3|clk_out ; Rise       ; latch1:latchAP3|Q[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:clock_divP3|clk_out ; Rise       ; latch1:latchAP3|Q[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:clock_divP3|clk_out ; Rise       ; latch1:latchAP3|Q[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:clock_divP3|clk_out ; Rise       ; latch1:latchAP3|Q[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:clock_divP3|clk_out ; Rise       ; latch1:latchAP3|Q[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:clock_divP3|clk_out ; Rise       ; latch1:latchAP3|Q[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:clock_divP3|clk_out ; Rise       ; latch1:latchAP3|Q[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:clock_divP3|clk_out ; Rise       ; latch1:latchAP3|Q[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:clock_divP3|clk_out ; Rise       ; latch1:latchAP3|Q[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:clock_divP3|clk_out ; Rise       ; latch1:latchAP3|Q[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:clock_divP3|clk_out ; Rise       ; latch1:latchAP3|Q[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:clock_divP3|clk_out ; Rise       ; latch1:latchAP3|Q[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:clock_divP3|clk_out ; Rise       ; latch1:latchAP3|Q[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:clock_divP3|clk_out ; Rise       ; latch1:latchAP3|Q[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:clock_divP3|clk_out ; Rise       ; latch1:latchBP3|Q[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:clock_divP3|clk_out ; Rise       ; latch1:latchBP3|Q[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:clock_divP3|clk_out ; Rise       ; latch1:latchBP3|Q[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:clock_divP3|clk_out ; Rise       ; latch1:latchBP3|Q[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:clock_divP3|clk_out ; Rise       ; latch1:latchBP3|Q[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:clock_divP3|clk_out ; Rise       ; latch1:latchBP3|Q[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:clock_divP3|clk_out ; Rise       ; latch1:latchBP3|Q[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:clock_divP3|clk_out ; Rise       ; latch1:latchBP3|Q[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:clock_divP3|clk_out ; Rise       ; latch1:latchBP3|Q[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:clock_divP3|clk_out ; Rise       ; latch1:latchBP3|Q[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:clock_divP3|clk_out ; Rise       ; latch1:latchBP3|Q[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:clock_divP3|clk_out ; Rise       ; latch1:latchBP3|Q[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:clock_divP3|clk_out ; Rise       ; latch1:latchBP3|Q[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:clock_divP3|clk_out ; Rise       ; latch1:latchBP3|Q[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:clock_divP3|clk_out ; Rise       ; latch1:latchBP3|Q[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:clock_divP3|clk_out ; Rise       ; latch1:latchBP3|Q[7] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:clock_divP3|clk_out ; Rise       ; ASUP3|Neg|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:clock_divP3|clk_out ; Rise       ; ASUP3|Neg|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:clock_divP3|clk_out ; Rise       ; ASUP3|Result[0]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:clock_divP3|clk_out ; Rise       ; ASUP3|Result[0]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:clock_divP3|clk_out ; Rise       ; ASUP3|Result[1]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:clock_divP3|clk_out ; Rise       ; ASUP3|Result[1]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:clock_divP3|clk_out ; Rise       ; ASUP3|Result[2]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:clock_divP3|clk_out ; Rise       ; ASUP3|Result[2]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:clock_divP3|clk_out ; Rise       ; ASUP3|Result[3]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:clock_divP3|clk_out ; Rise       ; ASUP3|Result[3]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:clock_divP3|clk_out ; Rise       ; ASUP3|Result[4]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:clock_divP3|clk_out ; Rise       ; ASUP3|Result[4]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:clock_divP3|clk_out ; Rise       ; ASUP3|Result[5]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:clock_divP3|clk_out ; Rise       ; ASUP3|Result[5]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:clock_divP3|clk_out ; Rise       ; ASUP3|Result[6]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:clock_divP3|clk_out ; Rise       ; ASUP3|Result[6]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:clock_divP3|clk_out ; Rise       ; ASUP3|Result[7]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:clock_divP3|clk_out ; Rise       ; ASUP3|Result[7]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:clock_divP3|clk_out ; Rise       ; FSMP3|yfsm.s0|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:clock_divP3|clk_out ; Rise       ; FSMP3|yfsm.s0|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:clock_divP3|clk_out ; Rise       ; FSMP3|yfsm.s1|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:clock_divP3|clk_out ; Rise       ; FSMP3|yfsm.s1|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:clock_divP3|clk_out ; Rise       ; FSMP3|yfsm.s2|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:clock_divP3|clk_out ; Rise       ; FSMP3|yfsm.s2|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:clock_divP3|clk_out ; Rise       ; FSMP3|yfsm.s3|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:clock_divP3|clk_out ; Rise       ; FSMP3|yfsm.s3|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:clock_divP3|clk_out ; Rise       ; FSMP3|yfsm.s4|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:clock_divP3|clk_out ; Rise       ; FSMP3|yfsm.s4|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:clock_divP3|clk_out ; Rise       ; FSMP3|yfsm.s5|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:clock_divP3|clk_out ; Rise       ; FSMP3|yfsm.s5|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:clock_divP3|clk_out ; Rise       ; FSMP3|yfsm.s6|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:clock_divP3|clk_out ; Rise       ; FSMP3|yfsm.s6|clk    ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------+


+-------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                 ;
+----------------+-------------------------------+-------+-------+------------+-------------------------------+
; Data Port      ; Clock Port                    ; Rise  ; Fall  ; Clock Edge ; Clock Reference               ;
+----------------+-------------------------------+-------+-------+------------+-------------------------------+
; A[*]           ; clock_div:clock_divP3|clk_out ; 1.166 ; 1.166 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  A[0]          ; clock_div:clock_divP3|clk_out ; 1.166 ; 1.166 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  A[1]          ; clock_div:clock_divP3|clk_out ; 0.995 ; 0.995 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  A[2]          ; clock_div:clock_divP3|clk_out ; 1.050 ; 1.050 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  A[3]          ; clock_div:clock_divP3|clk_out ; 0.351 ; 0.351 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  A[4]          ; clock_div:clock_divP3|clk_out ; 0.536 ; 0.536 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  A[5]          ; clock_div:clock_divP3|clk_out ; 0.471 ; 0.471 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  A[6]          ; clock_div:clock_divP3|clk_out ; 0.578 ; 0.578 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  A[7]          ; clock_div:clock_divP3|clk_out ; 0.945 ; 0.945 ; Rise       ; clock_div:clock_divP3|clk_out ;
; B[*]           ; clock_div:clock_divP3|clk_out ; 4.901 ; 4.901 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  B[0]          ; clock_div:clock_divP3|clk_out ; 0.784 ; 0.784 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  B[1]          ; clock_div:clock_divP3|clk_out ; 1.201 ; 1.201 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  B[2]          ; clock_div:clock_divP3|clk_out ; 1.005 ; 1.005 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  B[3]          ; clock_div:clock_divP3|clk_out ; 1.102 ; 1.102 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  B[4]          ; clock_div:clock_divP3|clk_out ; 1.128 ; 1.128 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  B[5]          ; clock_div:clock_divP3|clk_out ; 4.583 ; 4.583 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  B[6]          ; clock_div:clock_divP3|clk_out ; 4.901 ; 4.901 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  B[7]          ; clock_div:clock_divP3|clk_out ; 4.826 ; 4.826 ; Rise       ; clock_div:clock_divP3|clk_out ;
; Data_in        ; clock_div:clock_divP3|clk_out ; 4.970 ; 4.970 ; Rise       ; clock_div:clock_divP3|clk_out ;
; Enable_Decoder ; clock_div:clock_divP3|clk_out ; 6.906 ; 6.906 ; Rise       ; clock_div:clock_divP3|clk_out ;
+----------------+-------------------------------+-------+-------+------------+-------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                    ;
+----------------+-------------------------------+--------+--------+------------+-------------------------------+
; Data Port      ; Clock Port                    ; Rise   ; Fall   ; Clock Edge ; Clock Reference               ;
+----------------+-------------------------------+--------+--------+------------+-------------------------------+
; A[*]           ; clock_div:clock_divP3|clk_out ; -0.121 ; -0.121 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  A[0]          ; clock_div:clock_divP3|clk_out ; -0.936 ; -0.936 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  A[1]          ; clock_div:clock_divP3|clk_out ; -0.765 ; -0.765 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  A[2]          ; clock_div:clock_divP3|clk_out ; -0.820 ; -0.820 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  A[3]          ; clock_div:clock_divP3|clk_out ; -0.121 ; -0.121 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  A[4]          ; clock_div:clock_divP3|clk_out ; -0.306 ; -0.306 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  A[5]          ; clock_div:clock_divP3|clk_out ; -0.241 ; -0.241 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  A[6]          ; clock_div:clock_divP3|clk_out ; -0.348 ; -0.348 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  A[7]          ; clock_div:clock_divP3|clk_out ; -0.715 ; -0.715 ; Rise       ; clock_div:clock_divP3|clk_out ;
; B[*]           ; clock_div:clock_divP3|clk_out ; -0.554 ; -0.554 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  B[0]          ; clock_div:clock_divP3|clk_out ; -0.554 ; -0.554 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  B[1]          ; clock_div:clock_divP3|clk_out ; -0.971 ; -0.971 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  B[2]          ; clock_div:clock_divP3|clk_out ; -0.775 ; -0.775 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  B[3]          ; clock_div:clock_divP3|clk_out ; -0.872 ; -0.872 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  B[4]          ; clock_div:clock_divP3|clk_out ; -0.898 ; -0.898 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  B[5]          ; clock_div:clock_divP3|clk_out ; -4.353 ; -4.353 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  B[6]          ; clock_div:clock_divP3|clk_out ; -4.671 ; -4.671 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  B[7]          ; clock_div:clock_divP3|clk_out ; -4.596 ; -4.596 ; Rise       ; clock_div:clock_divP3|clk_out ;
; Data_in        ; clock_div:clock_divP3|clk_out ; -4.726 ; -4.726 ; Rise       ; clock_div:clock_divP3|clk_out ;
; Enable_Decoder ; clock_div:clock_divP3|clk_out ; -5.135 ; -5.135 ; Rise       ; clock_div:clock_divP3|clk_out ;
+----------------+-------------------------------+--------+--------+------------+-------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                           ;
+------------------+-------------------------------+--------+--------+------------+-------------------------------+
; Data Port        ; Clock Port                    ; Rise   ; Fall   ; Clock Edge ; Clock Reference               ;
+------------------+-------------------------------+--------+--------+------------+-------------------------------+
; R_first_four[*]  ; clock_div:clock_divP3|clk_out ; 7.711  ; 7.711  ; Rise       ; clock_div:clock_divP3|clk_out ;
;  R_first_four[0] ; clock_div:clock_divP3|clk_out ; 7.711  ; 7.711  ; Rise       ; clock_div:clock_divP3|clk_out ;
;  R_first_four[1] ; clock_div:clock_divP3|clk_out ; 7.672  ; 7.672  ; Rise       ; clock_div:clock_divP3|clk_out ;
;  R_first_four[2] ; clock_div:clock_divP3|clk_out ; 7.681  ; 7.681  ; Rise       ; clock_div:clock_divP3|clk_out ;
;  R_first_four[3] ; clock_div:clock_divP3|clk_out ; 7.458  ; 7.458  ; Rise       ; clock_div:clock_divP3|clk_out ;
;  R_first_four[4] ; clock_div:clock_divP3|clk_out ; 7.451  ; 7.451  ; Rise       ; clock_div:clock_divP3|clk_out ;
;  R_first_four[5] ; clock_div:clock_divP3|clk_out ; 7.424  ; 7.424  ; Rise       ; clock_div:clock_divP3|clk_out ;
;  R_first_four[6] ; clock_div:clock_divP3|clk_out ; 7.443  ; 7.443  ; Rise       ; clock_div:clock_divP3|clk_out ;
; R_last_four[*]   ; clock_div:clock_divP3|clk_out ; 10.206 ; 10.206 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  R_last_four[0]  ; clock_div:clock_divP3|clk_out ; 9.444  ; 9.444  ; Rise       ; clock_div:clock_divP3|clk_out ;
;  R_last_four[1]  ; clock_div:clock_divP3|clk_out ; 9.245  ; 9.245  ; Rise       ; clock_div:clock_divP3|clk_out ;
;  R_last_four[2]  ; clock_div:clock_divP3|clk_out ; 8.676  ; 8.676  ; Rise       ; clock_div:clock_divP3|clk_out ;
;  R_last_four[3]  ; clock_div:clock_divP3|clk_out ; 8.891  ; 8.891  ; Rise       ; clock_div:clock_divP3|clk_out ;
;  R_last_four[4]  ; clock_div:clock_divP3|clk_out ; 8.745  ; 8.745  ; Rise       ; clock_div:clock_divP3|clk_out ;
;  R_last_four[5]  ; clock_div:clock_divP3|clk_out ; 10.206 ; 10.206 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  R_last_four[6]  ; clock_div:clock_divP3|clk_out ; 8.842  ; 8.842  ; Rise       ; clock_div:clock_divP3|clk_out ;
; Student_id[*]    ; clock_div:clock_divP3|clk_out ; 10.190 ; 10.190 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  Student_id[0]   ; clock_div:clock_divP3|clk_out ; 9.806  ; 9.806  ; Rise       ; clock_div:clock_divP3|clk_out ;
;  Student_id[1]   ; clock_div:clock_divP3|clk_out ; 9.528  ; 9.528  ; Rise       ; clock_div:clock_divP3|clk_out ;
;  Student_id[2]   ; clock_div:clock_divP3|clk_out ; 9.421  ; 9.421  ; Rise       ; clock_div:clock_divP3|clk_out ;
;  Student_id[3]   ; clock_div:clock_divP3|clk_out ; 9.821  ; 9.821  ; Rise       ; clock_div:clock_divP3|clk_out ;
;  Student_id[4]   ; clock_div:clock_divP3|clk_out ; 10.190 ; 10.190 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  Student_id[5]   ; clock_div:clock_divP3|clk_out ; 9.823  ; 9.823  ; Rise       ; clock_div:clock_divP3|clk_out ;
;  Student_id[6]   ; clock_div:clock_divP3|clk_out ; 9.846  ; 9.846  ; Rise       ; clock_div:clock_divP3|clk_out ;
; YN[*]            ; clock_div:clock_divP3|clk_out ; 8.775  ; 8.775  ; Rise       ; clock_div:clock_divP3|clk_out ;
;  YN[0]           ; clock_div:clock_divP3|clk_out ; 8.766  ; 8.766  ; Rise       ; clock_div:clock_divP3|clk_out ;
;  YN[3]           ; clock_div:clock_divP3|clk_out ; 8.775  ; 8.775  ; Rise       ; clock_div:clock_divP3|clk_out ;
;  YN[4]           ; clock_div:clock_divP3|clk_out ; 8.775  ; 8.775  ; Rise       ; clock_div:clock_divP3|clk_out ;
;  YN[6]           ; clock_div:clock_divP3|clk_out ; 8.737  ; 8.737  ; Rise       ; clock_div:clock_divP3|clk_out ;
; sign[*]          ; clock_div:clock_divP3|clk_out ; 7.222  ; 7.222  ; Rise       ; clock_div:clock_divP3|clk_out ;
;  sign[6]         ; clock_div:clock_divP3|clk_out ; 7.222  ; 7.222  ; Rise       ; clock_div:clock_divP3|clk_out ;
+------------------+-------------------------------+--------+--------+------------+-------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                 ;
+------------------+-------------------------------+-------+-------+------------+-------------------------------+
; Data Port        ; Clock Port                    ; Rise  ; Fall  ; Clock Edge ; Clock Reference               ;
+------------------+-------------------------------+-------+-------+------------+-------------------------------+
; R_first_four[*]  ; clock_div:clock_divP3|clk_out ; 7.267 ; 7.267 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  R_first_four[0] ; clock_div:clock_divP3|clk_out ; 7.543 ; 7.543 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  R_first_four[1] ; clock_div:clock_divP3|clk_out ; 7.502 ; 7.502 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  R_first_four[2] ; clock_div:clock_divP3|clk_out ; 7.509 ; 7.509 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  R_first_four[3] ; clock_div:clock_divP3|clk_out ; 7.290 ; 7.290 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  R_first_four[4] ; clock_div:clock_divP3|clk_out ; 7.283 ; 7.283 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  R_first_four[5] ; clock_div:clock_divP3|clk_out ; 7.267 ; 7.267 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  R_first_four[6] ; clock_div:clock_divP3|clk_out ; 7.271 ; 7.271 ; Rise       ; clock_div:clock_divP3|clk_out ;
; R_last_four[*]   ; clock_div:clock_divP3|clk_out ; 8.042 ; 8.042 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  R_last_four[0]  ; clock_div:clock_divP3|clk_out ; 8.811 ; 8.811 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  R_last_four[1]  ; clock_div:clock_divP3|clk_out ; 8.613 ; 8.613 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  R_last_four[2]  ; clock_div:clock_divP3|clk_out ; 8.042 ; 8.042 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  R_last_four[3]  ; clock_div:clock_divP3|clk_out ; 8.257 ; 8.257 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  R_last_four[4]  ; clock_div:clock_divP3|clk_out ; 8.113 ; 8.113 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  R_last_four[5]  ; clock_div:clock_divP3|clk_out ; 9.573 ; 9.573 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  R_last_four[6]  ; clock_div:clock_divP3|clk_out ; 8.214 ; 8.214 ; Rise       ; clock_div:clock_divP3|clk_out ;
; Student_id[*]    ; clock_div:clock_divP3|clk_out ; 8.081 ; 8.081 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  Student_id[0]   ; clock_div:clock_divP3|clk_out ; 8.446 ; 8.446 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  Student_id[1]   ; clock_div:clock_divP3|clk_out ; 8.201 ; 8.201 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  Student_id[2]   ; clock_div:clock_divP3|clk_out ; 8.081 ; 8.081 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  Student_id[3]   ; clock_div:clock_divP3|clk_out ; 8.095 ; 8.095 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  Student_id[4]   ; clock_div:clock_divP3|clk_out ; 8.608 ; 8.608 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  Student_id[5]   ; clock_div:clock_divP3|clk_out ; 8.483 ; 8.483 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  Student_id[6]   ; clock_div:clock_divP3|clk_out ; 8.521 ; 8.521 ; Rise       ; clock_div:clock_divP3|clk_out ;
; YN[*]            ; clock_div:clock_divP3|clk_out ; 8.424 ; 8.424 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  YN[0]           ; clock_div:clock_divP3|clk_out ; 8.453 ; 8.453 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  YN[3]           ; clock_div:clock_divP3|clk_out ; 8.462 ; 8.462 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  YN[4]           ; clock_div:clock_divP3|clk_out ; 8.462 ; 8.462 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  YN[6]           ; clock_div:clock_divP3|clk_out ; 8.424 ; 8.424 ; Rise       ; clock_div:clock_divP3|clk_out ;
; sign[*]          ; clock_div:clock_divP3|clk_out ; 7.222 ; 7.222 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  sign[6]         ; clock_div:clock_divP3|clk_out ; 7.222 ; 7.222 ; Rise       ; clock_div:clock_divP3|clk_out ;
+------------------+-------------------------------+-------+-------+------------+-------------------------------+


+--------------------------------------------------------+
; Fast Model Setup Summary                               ;
+-------------------------------+--------+---------------+
; Clock                         ; Slack  ; End Point TNS ;
+-------------------------------+--------+---------------+
; clock_div:clock_divP3|clk_out ; -1.275 ; -9.863        ;
; Clock                         ; -0.693 ; -6.382        ;
+-------------------------------+--------+---------------+


+-------------------------------------------------------+
; Fast Model Hold Summary                               ;
+-------------------------------+-------+---------------+
; Clock                         ; Slack ; End Point TNS ;
+-------------------------------+-------+---------------+
; clock_div:clock_divP3|clk_out ; 0.215 ; 0.000         ;
; Clock                         ; 0.238 ; 0.000         ;
+-------------------------------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+--------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                 ;
+-------------------------------+--------+---------------+
; Clock                         ; Slack  ; End Point TNS ;
+-------------------------------+--------+---------------+
; Clock                         ; -1.380 ; -30.380       ;
; clock_div:clock_divP3|clk_out ; -0.500 ; -34.000       ;
+-------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock_div:clock_divP3|clk_out'                                                                                                            ;
+--------+----------------------+---------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node             ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+---------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; -1.275 ; latch1:latchAP3|Q[0] ; ALU:ASUP3|Result[4] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; 0.000      ; 2.307      ;
; -1.275 ; latch1:latchAP3|Q[0] ; ALU:ASUP3|Result[5] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; 0.000      ; 2.307      ;
; -1.275 ; latch1:latchAP3|Q[0] ; ALU:ASUP3|Result[6] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; 0.000      ; 2.307      ;
; -1.270 ; latch1:latchBP3|Q[0] ; ALU:ASUP3|Result[4] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; 0.000      ; 2.302      ;
; -1.270 ; latch1:latchBP3|Q[0] ; ALU:ASUP3|Result[5] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; 0.000      ; 2.302      ;
; -1.270 ; latch1:latchBP3|Q[0] ; ALU:ASUP3|Result[6] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; 0.000      ; 2.302      ;
; -1.257 ; latch1:latchBP3|Q[1] ; ALU:ASUP3|Result[4] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; 0.000      ; 2.289      ;
; -1.257 ; latch1:latchBP3|Q[1] ; ALU:ASUP3|Result[5] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; 0.000      ; 2.289      ;
; -1.257 ; latch1:latchBP3|Q[1] ; ALU:ASUP3|Result[6] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; 0.000      ; 2.289      ;
; -1.251 ; latch1:latchAP3|Q[1] ; ALU:ASUP3|Result[4] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; 0.000      ; 2.283      ;
; -1.251 ; latch1:latchAP3|Q[1] ; ALU:ASUP3|Result[5] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; 0.000      ; 2.283      ;
; -1.251 ; latch1:latchAP3|Q[1] ; ALU:ASUP3|Result[6] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; 0.000      ; 2.283      ;
; -1.245 ; latch1:latchBP3|Q[2] ; ALU:ASUP3|Result[4] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; 0.000      ; 2.277      ;
; -1.245 ; latch1:latchBP3|Q[2] ; ALU:ASUP3|Result[5] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; 0.000      ; 2.277      ;
; -1.245 ; latch1:latchBP3|Q[2] ; ALU:ASUP3|Result[6] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; 0.000      ; 2.277      ;
; -1.201 ; latch1:latchAP3|Q[2] ; ALU:ASUP3|Result[4] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; 0.000      ; 2.233      ;
; -1.201 ; latch1:latchAP3|Q[2] ; ALU:ASUP3|Result[5] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; 0.000      ; 2.233      ;
; -1.201 ; latch1:latchAP3|Q[2] ; ALU:ASUP3|Result[6] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; 0.000      ; 2.233      ;
; -1.200 ; latch1:latchBP3|Q[3] ; ALU:ASUP3|Result[4] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; 0.000      ; 2.232      ;
; -1.200 ; latch1:latchBP3|Q[3] ; ALU:ASUP3|Result[5] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; 0.000      ; 2.232      ;
; -1.200 ; latch1:latchBP3|Q[3] ; ALU:ASUP3|Result[6] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; 0.000      ; 2.232      ;
; -1.180 ; latch1:latchAP3|Q[3] ; ALU:ASUP3|Result[4] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; 0.000      ; 2.212      ;
; -1.180 ; latch1:latchAP3|Q[3] ; ALU:ASUP3|Result[5] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; 0.000      ; 2.212      ;
; -1.180 ; latch1:latchAP3|Q[3] ; ALU:ASUP3|Result[6] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; 0.000      ; 2.212      ;
; -1.177 ; latch1:latchAP3|Q[0] ; ALU:ASUP3|Result[1] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; -0.001     ; 2.208      ;
; -1.177 ; latch1:latchAP3|Q[0] ; ALU:ASUP3|Result[2] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; -0.001     ; 2.208      ;
; -1.177 ; latch1:latchAP3|Q[0] ; ALU:ASUP3|Result[3] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; -0.001     ; 2.208      ;
; -1.172 ; latch1:latchBP3|Q[0] ; ALU:ASUP3|Result[1] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; -0.001     ; 2.203      ;
; -1.172 ; latch1:latchBP3|Q[0] ; ALU:ASUP3|Result[2] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; -0.001     ; 2.203      ;
; -1.172 ; latch1:latchBP3|Q[0] ; ALU:ASUP3|Result[3] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; -0.001     ; 2.203      ;
; -1.166 ; latch1:latchBP3|Q[7] ; ALU:ASUP3|Result[4] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; 0.000      ; 2.198      ;
; -1.166 ; latch1:latchBP3|Q[7] ; ALU:ASUP3|Result[5] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; 0.000      ; 2.198      ;
; -1.166 ; latch1:latchBP3|Q[7] ; ALU:ASUP3|Result[6] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; 0.000      ; 2.198      ;
; -1.163 ; latch1:latchAP3|Q[6] ; ALU:ASUP3|Result[4] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; 0.000      ; 2.195      ;
; -1.163 ; latch1:latchAP3|Q[6] ; ALU:ASUP3|Result[5] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; 0.000      ; 2.195      ;
; -1.163 ; latch1:latchAP3|Q[6] ; ALU:ASUP3|Result[6] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; 0.000      ; 2.195      ;
; -1.159 ; latch1:latchBP3|Q[1] ; ALU:ASUP3|Result[1] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; -0.001     ; 2.190      ;
; -1.159 ; latch1:latchBP3|Q[1] ; ALU:ASUP3|Result[2] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; -0.001     ; 2.190      ;
; -1.159 ; latch1:latchBP3|Q[1] ; ALU:ASUP3|Result[3] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; -0.001     ; 2.190      ;
; -1.153 ; latch1:latchAP3|Q[1] ; ALU:ASUP3|Result[1] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; -0.001     ; 2.184      ;
; -1.153 ; latch1:latchAP3|Q[1] ; ALU:ASUP3|Result[2] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; -0.001     ; 2.184      ;
; -1.153 ; latch1:latchAP3|Q[1] ; ALU:ASUP3|Result[3] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; -0.001     ; 2.184      ;
; -1.147 ; latch1:latchBP3|Q[2] ; ALU:ASUP3|Result[1] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; -0.001     ; 2.178      ;
; -1.147 ; latch1:latchBP3|Q[2] ; ALU:ASUP3|Result[2] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; -0.001     ; 2.178      ;
; -1.147 ; latch1:latchBP3|Q[2] ; ALU:ASUP3|Result[3] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; -0.001     ; 2.178      ;
; -1.126 ; latch1:latchBP3|Q[4] ; ALU:ASUP3|Result[4] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; 0.000      ; 2.158      ;
; -1.126 ; latch1:latchBP3|Q[4] ; ALU:ASUP3|Result[5] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; 0.000      ; 2.158      ;
; -1.126 ; latch1:latchBP3|Q[4] ; ALU:ASUP3|Result[6] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; 0.000      ; 2.158      ;
; -1.119 ; latch1:latchAP3|Q[4] ; ALU:ASUP3|Result[4] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; 0.000      ; 2.151      ;
; -1.119 ; latch1:latchAP3|Q[4] ; ALU:ASUP3|Result[5] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; 0.000      ; 2.151      ;
; -1.119 ; latch1:latchAP3|Q[4] ; ALU:ASUP3|Result[6] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; 0.000      ; 2.151      ;
; -1.108 ; latch1:latchBP3|Q[5] ; ALU:ASUP3|Result[4] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; 0.000      ; 2.140      ;
; -1.108 ; latch1:latchBP3|Q[5] ; ALU:ASUP3|Result[5] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; 0.000      ; 2.140      ;
; -1.108 ; latch1:latchBP3|Q[5] ; ALU:ASUP3|Result[6] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; 0.000      ; 2.140      ;
; -1.103 ; latch1:latchAP3|Q[2] ; ALU:ASUP3|Result[1] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; -0.001     ; 2.134      ;
; -1.103 ; latch1:latchAP3|Q[2] ; ALU:ASUP3|Result[2] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; -0.001     ; 2.134      ;
; -1.103 ; latch1:latchAP3|Q[2] ; ALU:ASUP3|Result[3] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; -0.001     ; 2.134      ;
; -1.102 ; latch1:latchAP3|Q[5] ; ALU:ASUP3|Result[4] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; 0.000      ; 2.134      ;
; -1.102 ; latch1:latchAP3|Q[5] ; ALU:ASUP3|Result[5] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; 0.000      ; 2.134      ;
; -1.102 ; latch1:latchAP3|Q[5] ; ALU:ASUP3|Result[6] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; 0.000      ; 2.134      ;
; -1.102 ; latch1:latchBP3|Q[3] ; ALU:ASUP3|Result[1] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; -0.001     ; 2.133      ;
; -1.102 ; latch1:latchBP3|Q[3] ; ALU:ASUP3|Result[2] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; -0.001     ; 2.133      ;
; -1.102 ; latch1:latchBP3|Q[3] ; ALU:ASUP3|Result[3] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; -0.001     ; 2.133      ;
; -1.082 ; latch1:latchAP3|Q[3] ; ALU:ASUP3|Result[1] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; -0.001     ; 2.113      ;
; -1.082 ; latch1:latchAP3|Q[3] ; ALU:ASUP3|Result[2] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; -0.001     ; 2.113      ;
; -1.082 ; latch1:latchAP3|Q[3] ; ALU:ASUP3|Result[3] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; -0.001     ; 2.113      ;
; -1.068 ; latch1:latchBP3|Q[7] ; ALU:ASUP3|Result[1] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; -0.001     ; 2.099      ;
; -1.068 ; latch1:latchBP3|Q[7] ; ALU:ASUP3|Result[2] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; -0.001     ; 2.099      ;
; -1.068 ; latch1:latchBP3|Q[7] ; ALU:ASUP3|Result[3] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; -0.001     ; 2.099      ;
; -1.065 ; latch1:latchAP3|Q[6] ; ALU:ASUP3|Result[1] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; -0.001     ; 2.096      ;
; -1.065 ; latch1:latchAP3|Q[6] ; ALU:ASUP3|Result[2] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; -0.001     ; 2.096      ;
; -1.065 ; latch1:latchAP3|Q[6] ; ALU:ASUP3|Result[3] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; -0.001     ; 2.096      ;
; -1.050 ; latch1:latchBP3|Q[6] ; ALU:ASUP3|Result[4] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; 0.000      ; 2.082      ;
; -1.050 ; latch1:latchBP3|Q[6] ; ALU:ASUP3|Result[5] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; 0.000      ; 2.082      ;
; -1.050 ; latch1:latchBP3|Q[6] ; ALU:ASUP3|Result[6] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; 0.000      ; 2.082      ;
; -1.028 ; latch1:latchBP3|Q[4] ; ALU:ASUP3|Result[1] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; -0.001     ; 2.059      ;
; -1.028 ; latch1:latchBP3|Q[4] ; ALU:ASUP3|Result[2] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; -0.001     ; 2.059      ;
; -1.028 ; latch1:latchBP3|Q[4] ; ALU:ASUP3|Result[3] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; -0.001     ; 2.059      ;
; -1.021 ; latch1:latchAP3|Q[4] ; ALU:ASUP3|Result[1] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; -0.001     ; 2.052      ;
; -1.021 ; latch1:latchAP3|Q[4] ; ALU:ASUP3|Result[2] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; -0.001     ; 2.052      ;
; -1.021 ; latch1:latchAP3|Q[4] ; ALU:ASUP3|Result[3] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; -0.001     ; 2.052      ;
; -1.010 ; latch1:latchBP3|Q[5] ; ALU:ASUP3|Result[1] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; -0.001     ; 2.041      ;
; -1.010 ; latch1:latchBP3|Q[5] ; ALU:ASUP3|Result[2] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; -0.001     ; 2.041      ;
; -1.010 ; latch1:latchBP3|Q[5] ; ALU:ASUP3|Result[3] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; -0.001     ; 2.041      ;
; -1.009 ; latch1:latchAP3|Q[1] ; ALU:ASUP3|Result[7] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; 0.007      ; 2.048      ;
; -1.004 ; latch1:latchAP3|Q[5] ; ALU:ASUP3|Result[1] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; -0.001     ; 2.035      ;
; -1.004 ; latch1:latchAP3|Q[5] ; ALU:ASUP3|Result[2] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; -0.001     ; 2.035      ;
; -1.004 ; latch1:latchAP3|Q[5] ; ALU:ASUP3|Result[3] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; -0.001     ; 2.035      ;
; -0.978 ; FSM:FSMP3|yfsm.s5    ; ALU:ASUP3|Result[1] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; -0.008     ; 2.002      ;
; -0.963 ; latch1:latchBP3|Q[0] ; ALU:ASUP3|Result[7] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; 0.007      ; 2.002      ;
; -0.961 ; latch1:latchAP3|Q[0] ; ALU:ASUP3|Result[7] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; 0.007      ; 2.000      ;
; -0.952 ; latch1:latchBP3|Q[6] ; ALU:ASUP3|Result[1] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; -0.001     ; 1.983      ;
; -0.952 ; latch1:latchBP3|Q[6] ; ALU:ASUP3|Result[2] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; -0.001     ; 1.983      ;
; -0.952 ; latch1:latchBP3|Q[6] ; ALU:ASUP3|Result[3] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; -0.001     ; 1.983      ;
; -0.943 ; latch1:latchBP3|Q[1] ; ALU:ASUP3|Result[7] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; 0.007      ; 1.982      ;
; -0.940 ; latch1:latchAP3|Q[7] ; ALU:ASUP3|Result[4] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; 0.000      ; 1.972      ;
; -0.940 ; latch1:latchAP3|Q[7] ; ALU:ASUP3|Result[5] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; 0.000      ; 1.972      ;
; -0.940 ; latch1:latchAP3|Q[7] ; ALU:ASUP3|Result[6] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; 0.000      ; 1.972      ;
; -0.931 ; latch1:latchBP3|Q[2] ; ALU:ASUP3|Result[7] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; 0.007      ; 1.970      ;
; -0.923 ; latch1:latchBP3|Q[1] ; ALU:ASUP3|Result[0] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 1.000        ; 0.007      ; 1.962      ;
+--------+----------------------+---------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'Clock'                                                                                                                            ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -0.693 ; clock_div:clock_divP3|divisor[0]  ; clock_div:clock_divP3|divisor[27] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 1.726      ;
; -0.678 ; clock_div:clock_divP3|divisor[1]  ; clock_div:clock_divP3|divisor[27] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 1.711      ;
; -0.658 ; clock_div:clock_divP3|divisor[0]  ; clock_div:clock_divP3|divisor[26] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 1.691      ;
; -0.643 ; clock_div:clock_divP3|divisor[1]  ; clock_div:clock_divP3|divisor[26] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 1.676      ;
; -0.625 ; clock_div:clock_divP3|divisor[2]  ; clock_div:clock_divP3|divisor[27] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 1.658      ;
; -0.623 ; clock_div:clock_divP3|divisor[0]  ; clock_div:clock_divP3|divisor[25] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 1.656      ;
; -0.608 ; clock_div:clock_divP3|divisor[3]  ; clock_div:clock_divP3|divisor[27] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 1.641      ;
; -0.608 ; clock_div:clock_divP3|divisor[1]  ; clock_div:clock_divP3|divisor[25] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 1.641      ;
; -0.590 ; clock_div:clock_divP3|divisor[2]  ; clock_div:clock_divP3|divisor[26] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 1.623      ;
; -0.588 ; clock_div:clock_divP3|divisor[0]  ; clock_div:clock_divP3|divisor[24] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 1.621      ;
; -0.573 ; clock_div:clock_divP3|divisor[4]  ; clock_div:clock_divP3|divisor[27] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 1.606      ;
; -0.573 ; clock_div:clock_divP3|divisor[3]  ; clock_div:clock_divP3|divisor[26] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 1.606      ;
; -0.573 ; clock_div:clock_divP3|divisor[1]  ; clock_div:clock_divP3|divisor[24] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 1.606      ;
; -0.555 ; clock_div:clock_divP3|divisor[2]  ; clock_div:clock_divP3|divisor[25] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 1.588      ;
; -0.553 ; clock_div:clock_divP3|divisor[0]  ; clock_div:clock_divP3|divisor[23] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 1.586      ;
; -0.538 ; clock_div:clock_divP3|divisor[4]  ; clock_div:clock_divP3|divisor[26] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 1.571      ;
; -0.538 ; clock_div:clock_divP3|divisor[3]  ; clock_div:clock_divP3|divisor[25] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 1.571      ;
; -0.538 ; clock_div:clock_divP3|divisor[1]  ; clock_div:clock_divP3|divisor[23] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 1.571      ;
; -0.520 ; clock_div:clock_divP3|divisor[2]  ; clock_div:clock_divP3|divisor[24] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 1.553      ;
; -0.518 ; clock_div:clock_divP3|divisor[0]  ; clock_div:clock_divP3|divisor[22] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 1.551      ;
; -0.516 ; clock_div:clock_divP3|divisor[5]  ; clock_div:clock_divP3|divisor[27] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 1.549      ;
; -0.503 ; clock_div:clock_divP3|divisor[4]  ; clock_div:clock_divP3|divisor[25] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 1.536      ;
; -0.503 ; clock_div:clock_divP3|divisor[3]  ; clock_div:clock_divP3|divisor[24] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 1.536      ;
; -0.503 ; clock_div:clock_divP3|divisor[1]  ; clock_div:clock_divP3|divisor[22] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 1.536      ;
; -0.485 ; clock_div:clock_divP3|divisor[2]  ; clock_div:clock_divP3|divisor[23] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 1.518      ;
; -0.481 ; clock_div:clock_divP3|divisor[5]  ; clock_div:clock_divP3|divisor[26] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 1.514      ;
; -0.468 ; clock_div:clock_divP3|divisor[4]  ; clock_div:clock_divP3|divisor[24] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 1.501      ;
; -0.468 ; clock_div:clock_divP3|divisor[3]  ; clock_div:clock_divP3|divisor[23] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 1.501      ;
; -0.450 ; clock_div:clock_divP3|divisor[2]  ; clock_div:clock_divP3|divisor[22] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 1.483      ;
; -0.446 ; clock_div:clock_divP3|divisor[5]  ; clock_div:clock_divP3|divisor[25] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 1.479      ;
; -0.445 ; clock_div:clock_divP3|divisor[6]  ; clock_div:clock_divP3|divisor[27] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 1.478      ;
; -0.433 ; clock_div:clock_divP3|divisor[4]  ; clock_div:clock_divP3|divisor[23] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 1.466      ;
; -0.433 ; clock_div:clock_divP3|divisor[3]  ; clock_div:clock_divP3|divisor[22] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 1.466      ;
; -0.424 ; clock_div:clock_divP3|divisor[0]  ; clock_div:clock_divP3|divisor[21] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 1.457      ;
; -0.411 ; clock_div:clock_divP3|divisor[5]  ; clock_div:clock_divP3|divisor[24] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 1.444      ;
; -0.410 ; clock_div:clock_divP3|divisor[6]  ; clock_div:clock_divP3|divisor[26] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 1.443      ;
; -0.409 ; clock_div:clock_divP3|divisor[1]  ; clock_div:clock_divP3|divisor[21] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 1.442      ;
; -0.398 ; clock_div:clock_divP3|divisor[4]  ; clock_div:clock_divP3|divisor[22] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 1.431      ;
; -0.393 ; clock_div:clock_divP3|divisor[7]  ; clock_div:clock_divP3|divisor[27] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 1.426      ;
; -0.389 ; clock_div:clock_divP3|divisor[0]  ; clock_div:clock_divP3|divisor[20] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 1.422      ;
; -0.376 ; clock_div:clock_divP3|divisor[5]  ; clock_div:clock_divP3|divisor[23] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 1.409      ;
; -0.375 ; clock_div:clock_divP3|divisor[8]  ; clock_div:clock_divP3|divisor[27] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 1.408      ;
; -0.375 ; clock_div:clock_divP3|divisor[6]  ; clock_div:clock_divP3|divisor[25] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 1.408      ;
; -0.374 ; clock_div:clock_divP3|divisor[1]  ; clock_div:clock_divP3|divisor[20] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 1.407      ;
; -0.358 ; clock_div:clock_divP3|divisor[7]  ; clock_div:clock_divP3|divisor[26] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 1.391      ;
; -0.356 ; clock_div:clock_divP3|divisor[2]  ; clock_div:clock_divP3|divisor[21] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 1.389      ;
; -0.354 ; clock_div:clock_divP3|divisor[0]  ; clock_div:clock_divP3|divisor[19] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 1.387      ;
; -0.341 ; clock_div:clock_divP3|divisor[5]  ; clock_div:clock_divP3|divisor[22] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 1.374      ;
; -0.340 ; clock_div:clock_divP3|divisor[8]  ; clock_div:clock_divP3|divisor[26] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 1.373      ;
; -0.340 ; clock_div:clock_divP3|divisor[6]  ; clock_div:clock_divP3|divisor[24] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 1.373      ;
; -0.339 ; clock_div:clock_divP3|divisor[3]  ; clock_div:clock_divP3|divisor[21] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 1.372      ;
; -0.339 ; clock_div:clock_divP3|divisor[1]  ; clock_div:clock_divP3|divisor[19] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 1.372      ;
; -0.323 ; clock_div:clock_divP3|divisor[9]  ; clock_div:clock_divP3|divisor[27] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 1.356      ;
; -0.323 ; clock_div:clock_divP3|divisor[7]  ; clock_div:clock_divP3|divisor[25] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 1.356      ;
; -0.321 ; clock_div:clock_divP3|divisor[2]  ; clock_div:clock_divP3|divisor[20] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 1.354      ;
; -0.319 ; clock_div:clock_divP3|divisor[0]  ; clock_div:clock_divP3|divisor[18] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 1.352      ;
; -0.306 ; clock_div:clock_divP3|divisor[10] ; clock_div:clock_divP3|divisor[27] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 1.339      ;
; -0.305 ; clock_div:clock_divP3|divisor[8]  ; clock_div:clock_divP3|divisor[25] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 1.338      ;
; -0.305 ; clock_div:clock_divP3|divisor[6]  ; clock_div:clock_divP3|divisor[23] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 1.338      ;
; -0.304 ; clock_div:clock_divP3|divisor[4]  ; clock_div:clock_divP3|divisor[21] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 1.337      ;
; -0.304 ; clock_div:clock_divP3|divisor[3]  ; clock_div:clock_divP3|divisor[20] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 1.337      ;
; -0.304 ; clock_div:clock_divP3|divisor[1]  ; clock_div:clock_divP3|divisor[18] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 1.337      ;
; -0.288 ; clock_div:clock_divP3|divisor[9]  ; clock_div:clock_divP3|divisor[26] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 1.321      ;
; -0.288 ; clock_div:clock_divP3|divisor[7]  ; clock_div:clock_divP3|divisor[24] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 1.321      ;
; -0.286 ; clock_div:clock_divP3|divisor[2]  ; clock_div:clock_divP3|divisor[19] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 1.319      ;
; -0.284 ; clock_div:clock_divP3|divisor[0]  ; clock_div:clock_divP3|divisor[17] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 1.317      ;
; -0.271 ; clock_div:clock_divP3|divisor[10] ; clock_div:clock_divP3|divisor[26] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 1.304      ;
; -0.270 ; clock_div:clock_divP3|divisor[8]  ; clock_div:clock_divP3|divisor[24] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 1.303      ;
; -0.270 ; clock_div:clock_divP3|divisor[6]  ; clock_div:clock_divP3|divisor[22] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 1.303      ;
; -0.269 ; clock_div:clock_divP3|divisor[4]  ; clock_div:clock_divP3|divisor[20] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 1.302      ;
; -0.269 ; clock_div:clock_divP3|divisor[3]  ; clock_div:clock_divP3|divisor[19] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 1.302      ;
; -0.269 ; clock_div:clock_divP3|divisor[1]  ; clock_div:clock_divP3|divisor[17] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 1.302      ;
; -0.256 ; clock_div:clock_divP3|divisor[11] ; clock_div:clock_divP3|divisor[27] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 1.289      ;
; -0.253 ; clock_div:clock_divP3|divisor[9]  ; clock_div:clock_divP3|divisor[25] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 1.286      ;
; -0.253 ; clock_div:clock_divP3|divisor[7]  ; clock_div:clock_divP3|divisor[23] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 1.286      ;
; -0.251 ; clock_div:clock_divP3|divisor[2]  ; clock_div:clock_divP3|divisor[18] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 1.284      ;
; -0.249 ; clock_div:clock_divP3|divisor[0]  ; clock_div:clock_divP3|divisor[16] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 1.282      ;
; -0.247 ; clock_div:clock_divP3|divisor[5]  ; clock_div:clock_divP3|divisor[21] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 1.280      ;
; -0.236 ; clock_div:clock_divP3|divisor[10] ; clock_div:clock_divP3|divisor[25] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 1.269      ;
; -0.235 ; clock_div:clock_divP3|divisor[8]  ; clock_div:clock_divP3|divisor[23] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 1.268      ;
; -0.234 ; clock_div:clock_divP3|divisor[4]  ; clock_div:clock_divP3|divisor[19] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 1.267      ;
; -0.234 ; clock_div:clock_divP3|divisor[3]  ; clock_div:clock_divP3|divisor[18] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 1.267      ;
; -0.234 ; clock_div:clock_divP3|divisor[1]  ; clock_div:clock_divP3|divisor[16] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 1.267      ;
; -0.221 ; clock_div:clock_divP3|divisor[12] ; clock_div:clock_divP3|divisor[27] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 1.254      ;
; -0.221 ; clock_div:clock_divP3|divisor[11] ; clock_div:clock_divP3|divisor[26] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 1.254      ;
; -0.218 ; clock_div:clock_divP3|divisor[9]  ; clock_div:clock_divP3|divisor[24] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 1.251      ;
; -0.218 ; clock_div:clock_divP3|divisor[7]  ; clock_div:clock_divP3|divisor[22] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 1.251      ;
; -0.216 ; clock_div:clock_divP3|divisor[2]  ; clock_div:clock_divP3|divisor[17] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 1.249      ;
; -0.214 ; clock_div:clock_divP3|divisor[0]  ; clock_div:clock_divP3|divisor[15] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 1.247      ;
; -0.212 ; clock_div:clock_divP3|divisor[5]  ; clock_div:clock_divP3|divisor[20] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 1.245      ;
; -0.201 ; clock_div:clock_divP3|divisor[10] ; clock_div:clock_divP3|divisor[24] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 1.234      ;
; -0.200 ; clock_div:clock_divP3|divisor[8]  ; clock_div:clock_divP3|divisor[22] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 1.233      ;
; -0.199 ; clock_div:clock_divP3|divisor[4]  ; clock_div:clock_divP3|divisor[18] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 1.232      ;
; -0.199 ; clock_div:clock_divP3|divisor[3]  ; clock_div:clock_divP3|divisor[17] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 1.232      ;
; -0.199 ; clock_div:clock_divP3|divisor[1]  ; clock_div:clock_divP3|divisor[15] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 1.232      ;
; -0.186 ; clock_div:clock_divP3|divisor[12] ; clock_div:clock_divP3|divisor[26] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 1.219      ;
; -0.186 ; clock_div:clock_divP3|divisor[11] ; clock_div:clock_divP3|divisor[25] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 1.219      ;
; -0.183 ; clock_div:clock_divP3|divisor[9]  ; clock_div:clock_divP3|divisor[23] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 1.216      ;
; -0.181 ; clock_div:clock_divP3|divisor[13] ; clock_div:clock_divP3|divisor[27] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 1.214      ;
; -0.181 ; clock_div:clock_divP3|divisor[2]  ; clock_div:clock_divP3|divisor[16] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 1.214      ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock_div:clock_divP3|clk_out'                                                                                                            ;
+-------+----------------------+---------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node            ; To Node             ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+---------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; 0.215 ; ALU:ASUP3|Neg        ; ALU:ASUP3|Neg       ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; 0.000      ; 0.367      ;
; 0.259 ; FSM:FSMP3|yfsm.s1    ; FSM:FSMP3|yfsm.s2   ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; 0.000      ; 0.411      ;
; 0.272 ; FSM:FSMP3|yfsm.s8    ; FSM:FSMP3|yfsm.s0   ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; 0.000      ; 0.424      ;
; 0.310 ; FSM:FSMP3|yfsm.s0    ; FSM:FSMP3|yfsm.s1   ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; 0.000      ; 0.462      ;
; 0.337 ; FSM:FSMP3|yfsm.s4    ; FSM:FSMP3|yfsm.s5   ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; 0.000      ; 0.489      ;
; 0.342 ; FSM:FSMP3|yfsm.s7    ; FSM:FSMP3|yfsm.s8   ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; 0.000      ; 0.494      ;
; 0.348 ; FSM:FSMP3|yfsm.s2    ; FSM:FSMP3|yfsm.s3   ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; 0.000      ; 0.500      ;
; 0.405 ; FSM:FSMP3|yfsm.s3    ; FSM:FSMP3|yfsm.s4   ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; 0.000      ; 0.557      ;
; 0.421 ; FSM:FSMP3|yfsm.s5    ; FSM:FSMP3|yfsm.s6   ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; 0.000      ; 0.573      ;
; 0.508 ; latch1:latchBP3|Q[5] ; ALU:ASUP3|Result[5] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; 0.000      ; 0.660      ;
; 0.511 ; FSM:FSMP3|yfsm.s6    ; FSM:FSMP3|yfsm.s7   ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; 0.000      ; 0.663      ;
; 0.537 ; FSM:FSMP3|yfsm.s5    ; ALU:ASUP3|Result[0] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; 0.000      ; 0.689      ;
; 0.548 ; latch1:latchAP3|Q[0] ; ALU:ASUP3|Result[0] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; 0.007      ; 0.707      ;
; 0.551 ; FSM:FSMP3|yfsm.s7    ; ALU:ASUP3|Result[7] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; 0.000      ; 0.703      ;
; 0.583 ; ALU:ASUP3|Result[0]  ; ALU:ASUP3|Result[0] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; 0.000      ; 0.735      ;
; 0.600 ; FSM:FSMP3|yfsm.s4    ; ALU:ASUP3|Result[0] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; 0.000      ; 0.752      ;
; 0.665 ; FSM:FSMP3|yfsm.s1    ; ALU:ASUP3|Neg       ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; 0.000      ; 0.817      ;
; 0.666 ; latch1:latchBP3|Q[6] ; ALU:ASUP3|Result[6] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; 0.000      ; 0.818      ;
; 0.677 ; latch1:latchBP3|Q[3] ; ALU:ASUP3|Result[3] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; -0.001     ; 0.828      ;
; 0.696 ; latch1:latchBP3|Q[2] ; ALU:ASUP3|Result[2] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; -0.001     ; 0.847      ;
; 0.707 ; FSM:FSMP3|yfsm.s7    ; ALU:ASUP3|Result[1] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; -0.008     ; 0.851      ;
; 0.713 ; FSM:FSMP3|yfsm.s7    ; ALU:ASUP3|Result[2] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; -0.008     ; 0.857      ;
; 0.713 ; FSM:FSMP3|yfsm.s7    ; ALU:ASUP3|Result[3] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; -0.008     ; 0.857      ;
; 0.714 ; latch1:latchAP3|Q[4] ; ALU:ASUP3|Result[4] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; 0.000      ; 0.866      ;
; 0.730 ; latch1:latchAP3|Q[6] ; ALU:ASUP3|Result[6] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; 0.000      ; 0.882      ;
; 0.737 ; latch1:latchBP3|Q[1] ; ALU:ASUP3|Result[1] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; -0.001     ; 0.888      ;
; 0.741 ; latch1:latchAP3|Q[2] ; ALU:ASUP3|Result[2] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; -0.001     ; 0.892      ;
; 0.752 ; FSM:FSMP3|yfsm.s8    ; ALU:ASUP3|Result[0] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; 0.000      ; 0.904      ;
; 0.767 ; latch1:latchAP3|Q[5] ; ALU:ASUP3|Result[5] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; 0.000      ; 0.919      ;
; 0.778 ; latch1:latchAP3|Q[1] ; ALU:ASUP3|Result[1] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; -0.001     ; 0.929      ;
; 0.780 ; FSM:FSMP3|yfsm.s2    ; ALU:ASUP3|Result[0] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; 0.000      ; 0.932      ;
; 0.780 ; FSM:FSMP3|yfsm.s7    ; ALU:ASUP3|Result[0] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; 0.000      ; 0.932      ;
; 0.782 ; latch1:latchAP3|Q[3] ; ALU:ASUP3|Result[3] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; -0.001     ; 0.933      ;
; 0.791 ; FSM:FSMP3|yfsm.s7    ; ALU:ASUP3|Result[5] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; -0.007     ; 0.936      ;
; 0.793 ; FSM:FSMP3|yfsm.s7    ; ALU:ASUP3|Result[6] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; -0.007     ; 0.938      ;
; 0.797 ; FSM:FSMP3|yfsm.s7    ; ALU:ASUP3|Result[4] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; -0.007     ; 0.942      ;
; 0.802 ; FSM:FSMP3|yfsm.s8    ; ALU:ASUP3|Result[1] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; -0.008     ; 0.946      ;
; 0.802 ; FSM:FSMP3|yfsm.s8    ; ALU:ASUP3|Result[2] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; -0.008     ; 0.946      ;
; 0.802 ; FSM:FSMP3|yfsm.s8    ; ALU:ASUP3|Result[3] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; -0.008     ; 0.946      ;
; 0.849 ; FSM:FSMP3|yfsm.s3    ; ALU:ASUP3|Result[0] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; 0.000      ; 1.001      ;
; 0.863 ; latch1:latchBP3|Q[4] ; ALU:ASUP3|Result[4] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; 0.000      ; 1.015      ;
; 0.900 ; FSM:FSMP3|yfsm.s2    ; ALU:ASUP3|Result[6] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; -0.007     ; 1.045      ;
; 0.901 ; latch1:latchBP3|Q[7] ; ALU:ASUP3|Result[7] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; 0.007      ; 1.060      ;
; 0.913 ; FSM:FSMP3|yfsm.s8    ; ALU:ASUP3|Result[4] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; -0.007     ; 1.058      ;
; 0.913 ; FSM:FSMP3|yfsm.s8    ; ALU:ASUP3|Result[5] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; -0.007     ; 1.058      ;
; 0.913 ; FSM:FSMP3|yfsm.s8    ; ALU:ASUP3|Result[6] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; -0.007     ; 1.058      ;
; 0.929 ; FSM:FSMP3|yfsm.s8    ; ALU:ASUP3|Result[7] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; 0.000      ; 1.081      ;
; 0.945 ; FSM:FSMP3|yfsm.s2    ; ALU:ASUP3|Result[4] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; -0.007     ; 1.090      ;
; 0.976 ; FSM:FSMP3|yfsm.s3    ; ALU:ASUP3|Result[6] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; -0.007     ; 1.121      ;
; 0.982 ; latch1:latchAP3|Q[7] ; ALU:ASUP3|Neg       ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; 0.007      ; 1.141      ;
; 0.991 ; FSM:FSMP3|yfsm.s1    ; ALU:ASUP3|Result[0] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; 0.000      ; 1.143      ;
; 1.021 ; FSM:FSMP3|yfsm.s3    ; ALU:ASUP3|Result[4] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; -0.007     ; 1.166      ;
; 1.032 ; FSM:FSMP3|yfsm.s2    ; ALU:ASUP3|Result[5] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; -0.007     ; 1.177      ;
; 1.039 ; latch1:latchAP3|Q[7] ; ALU:ASUP3|Result[7] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; 0.007      ; 1.198      ;
; 1.050 ; FSM:FSMP3|yfsm.s1    ; ALU:ASUP3|Result[5] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; -0.007     ; 1.195      ;
; 1.066 ; FSM:FSMP3|yfsm.s2    ; ALU:ASUP3|Result[2] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; -0.008     ; 1.210      ;
; 1.108 ; FSM:FSMP3|yfsm.s3    ; ALU:ASUP3|Result[5] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; -0.007     ; 1.253      ;
; 1.128 ; FSM:FSMP3|yfsm.s1    ; ALU:ASUP3|Result[2] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; -0.008     ; 1.272      ;
; 1.132 ; FSM:FSMP3|yfsm.s1    ; ALU:ASUP3|Result[1] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; -0.008     ; 1.276      ;
; 1.134 ; FSM:FSMP3|yfsm.s2    ; ALU:ASUP3|Result[1] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; -0.008     ; 1.278      ;
; 1.134 ; latch1:latchAP3|Q[5] ; ALU:ASUP3|Neg       ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; 0.007      ; 1.293      ;
; 1.136 ; FSM:FSMP3|yfsm.s2    ; ALU:ASUP3|Result[3] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; -0.008     ; 1.280      ;
; 1.137 ; latch1:latchAP3|Q[6] ; ALU:ASUP3|Neg       ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; 0.007      ; 1.296      ;
; 1.142 ; FSM:FSMP3|yfsm.s3    ; ALU:ASUP3|Result[2] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; -0.008     ; 1.286      ;
; 1.144 ; FSM:FSMP3|yfsm.s1    ; ALU:ASUP3|Result[3] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; -0.008     ; 1.288      ;
; 1.153 ; FSM:FSMP3|yfsm.s6    ; ALU:ASUP3|Result[5] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; -0.007     ; 1.298      ;
; 1.162 ; latch1:latchBP3|Q[6] ; ALU:ASUP3|Neg       ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; 0.007      ; 1.321      ;
; 1.166 ; latch1:latchBP3|Q[4] ; ALU:ASUP3|Neg       ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; 0.007      ; 1.325      ;
; 1.167 ; FSM:FSMP3|yfsm.s2    ; ALU:ASUP3|Result[7] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; 0.000      ; 1.319      ;
; 1.174 ; latch1:latchAP3|Q[7] ; ALU:ASUP3|Result[0] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; 0.007      ; 1.333      ;
; 1.184 ; latch1:latchAP3|Q[4] ; ALU:ASUP3|Neg       ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; 0.007      ; 1.343      ;
; 1.188 ; FSM:FSMP3|yfsm.s3    ; ALU:ASUP3|Result[7] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; 0.000      ; 1.340      ;
; 1.190 ; latch1:latchBP3|Q[0] ; ALU:ASUP3|Result[0] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; 0.007      ; 1.349      ;
; 1.192 ; latch1:latchBP3|Q[7] ; ALU:ASUP3|Neg       ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; 0.007      ; 1.351      ;
; 1.210 ; FSM:FSMP3|yfsm.s3    ; ALU:ASUP3|Result[1] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; -0.008     ; 1.354      ;
; 1.212 ; FSM:FSMP3|yfsm.s3    ; ALU:ASUP3|Result[3] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; -0.008     ; 1.356      ;
; 1.214 ; FSM:FSMP3|yfsm.s1    ; ALU:ASUP3|Result[7] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; 0.000      ; 1.366      ;
; 1.219 ; FSM:FSMP3|yfsm.s1    ; ALU:ASUP3|Result[6] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; -0.007     ; 1.364      ;
; 1.231 ; FSM:FSMP3|yfsm.s6    ; ALU:ASUP3|Result[2] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; -0.008     ; 1.375      ;
; 1.235 ; FSM:FSMP3|yfsm.s6    ; ALU:ASUP3|Result[1] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; -0.008     ; 1.379      ;
; 1.238 ; latch1:latchBP3|Q[5] ; ALU:ASUP3|Neg       ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; 0.007      ; 1.397      ;
; 1.241 ; latch1:latchAP3|Q[2] ; ALU:ASUP3|Neg       ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; 0.007      ; 1.400      ;
; 1.247 ; FSM:FSMP3|yfsm.s6    ; ALU:ASUP3|Result[3] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; -0.008     ; 1.391      ;
; 1.302 ; latch1:latchAP3|Q[0] ; ALU:ASUP3|Neg       ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; 0.007      ; 1.461      ;
; 1.306 ; latch1:latchAP3|Q[4] ; ALU:ASUP3|Result[5] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; 0.000      ; 1.458      ;
; 1.310 ; latch1:latchAP3|Q[3] ; ALU:ASUP3|Neg       ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; 0.007      ; 1.469      ;
; 1.315 ; latch1:latchBP3|Q[4] ; ALU:ASUP3|Result[5] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; 0.000      ; 1.467      ;
; 1.318 ; latch1:latchBP3|Q[0] ; ALU:ASUP3|Neg       ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; 0.007      ; 1.477      ;
; 1.322 ; FSM:FSMP3|yfsm.s6    ; ALU:ASUP3|Result[6] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; -0.007     ; 1.467      ;
; 1.330 ; latch1:latchBP3|Q[3] ; ALU:ASUP3|Neg       ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; 0.007      ; 1.489      ;
; 1.332 ; latch1:latchBP3|Q[3] ; ALU:ASUP3|Result[5] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; 0.000      ; 1.484      ;
; 1.339 ; FSM:FSMP3|yfsm.s4    ; ALU:ASUP3|Result[6] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; -0.007     ; 1.484      ;
; 1.344 ; FSM:FSMP3|yfsm.s1    ; ALU:ASUP3|Result[4] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; -0.007     ; 1.489      ;
; 1.355 ; latch1:latchAP3|Q[3] ; ALU:ASUP3|Result[5] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; 0.000      ; 1.507      ;
; 1.370 ; latch1:latchBP3|Q[2] ; ALU:ASUP3|Neg       ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; 0.007      ; 1.529      ;
; 1.372 ; FSM:FSMP3|yfsm.s5    ; ALU:ASUP3|Result[6] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; -0.007     ; 1.517      ;
; 1.373 ; FSM:FSMP3|yfsm.s4    ; ALU:ASUP3|Result[1] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; -0.008     ; 1.517      ;
; 1.377 ; latch1:latchAP3|Q[2] ; ALU:ASUP3|Result[5] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; 0.000      ; 1.529      ;
; 1.381 ; latch1:latchAP3|Q[1] ; ALU:ASUP3|Neg       ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; 0.007      ; 1.540      ;
; 1.384 ; latch1:latchBP3|Q[2] ; ALU:ASUP3|Result[5] ; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 0.000        ; 0.000      ; 1.536      ;
+-------+----------------------+---------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'Clock'                                                                                                                            ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.238 ; clock_div:clock_divP3|divisor[27] ; clock_div:clock_divP3|divisor[27] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.390      ;
; 0.355 ; clock_div:clock_divP3|divisor[14] ; clock_div:clock_divP3|divisor[14] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.507      ;
; 0.358 ; clock_div:clock_divP3|divisor[2]  ; clock_div:clock_divP3|divisor[2]  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; clock_div:clock_divP3|divisor[5]  ; clock_div:clock_divP3|divisor[5]  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.510      ;
; 0.360 ; clock_div:clock_divP3|divisor[7]  ; clock_div:clock_divP3|divisor[7]  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; clock_div:clock_divP3|divisor[9]  ; clock_div:clock_divP3|divisor[9]  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; clock_div:clock_divP3|divisor[15] ; clock_div:clock_divP3|divisor[15] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.513      ;
; 0.362 ; clock_div:clock_divP3|divisor[23] ; clock_div:clock_divP3|divisor[23] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.514      ;
; 0.363 ; clock_div:clock_divP3|divisor[11] ; clock_div:clock_divP3|divisor[11] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; clock_div:clock_divP3|divisor[12] ; clock_div:clock_divP3|divisor[12] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; clock_div:clock_divP3|divisor[13] ; clock_div:clock_divP3|divisor[13] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; clock_div:clock_divP3|divisor[25] ; clock_div:clock_divP3|divisor[25] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.515      ;
; 0.367 ; clock_div:clock_divP3|divisor[16] ; clock_div:clock_divP3|divisor[16] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; clock_div:clock_divP3|divisor[18] ; clock_div:clock_divP3|divisor[18] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.519      ;
; 0.368 ; clock_div:clock_divP3|divisor[21] ; clock_div:clock_divP3|divisor[21] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.520      ;
; 0.373 ; clock_div:clock_divP3|divisor[22] ; clock_div:clock_divP3|divisor[22] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.525      ;
; 0.374 ; clock_div:clock_divP3|divisor[1]  ; clock_div:clock_divP3|divisor[1]  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; clock_div:clock_divP3|divisor[3]  ; clock_div:clock_divP3|divisor[3]  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; clock_div:clock_divP3|divisor[4]  ; clock_div:clock_divP3|divisor[4]  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; clock_div:clock_divP3|divisor[24] ; clock_div:clock_divP3|divisor[24] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; clock_div:clock_divP3|divisor[26] ; clock_div:clock_divP3|divisor[26] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.526      ;
; 0.375 ; clock_div:clock_divP3|divisor[6]  ; clock_div:clock_divP3|divisor[6]  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.527      ;
; 0.375 ; clock_div:clock_divP3|divisor[8]  ; clock_div:clock_divP3|divisor[8]  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.527      ;
; 0.376 ; clock_div:clock_divP3|divisor[10] ; clock_div:clock_divP3|divisor[10] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.528      ;
; 0.377 ; clock_div:clock_divP3|divisor[17] ; clock_div:clock_divP3|divisor[17] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.529      ;
; 0.378 ; clock_div:clock_divP3|divisor[19] ; clock_div:clock_divP3|divisor[19] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; clock_div:clock_divP3|divisor[20] ; clock_div:clock_divP3|divisor[20] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.530      ;
; 0.493 ; clock_div:clock_divP3|divisor[14] ; clock_div:clock_divP3|divisor[15] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.645      ;
; 0.494 ; clock_div:clock_divP3|divisor[0]  ; clock_div:clock_divP3|divisor[1]  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.646      ;
; 0.496 ; clock_div:clock_divP3|divisor[2]  ; clock_div:clock_divP3|divisor[3]  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.648      ;
; 0.498 ; clock_div:clock_divP3|divisor[7]  ; clock_div:clock_divP3|divisor[8]  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.650      ;
; 0.498 ; clock_div:clock_divP3|divisor[9]  ; clock_div:clock_divP3|divisor[10] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.650      ;
; 0.499 ; clock_div:clock_divP3|divisor[15] ; clock_div:clock_divP3|divisor[16] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.651      ;
; 0.500 ; clock_div:clock_divP3|divisor[23] ; clock_div:clock_divP3|divisor[24] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.652      ;
; 0.501 ; clock_div:clock_divP3|divisor[11] ; clock_div:clock_divP3|divisor[12] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.653      ;
; 0.501 ; clock_div:clock_divP3|divisor[12] ; clock_div:clock_divP3|divisor[13] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.653      ;
; 0.501 ; clock_div:clock_divP3|divisor[25] ; clock_div:clock_divP3|divisor[26] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.653      ;
; 0.505 ; clock_div:clock_divP3|divisor[16] ; clock_div:clock_divP3|divisor[17] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.505 ; clock_div:clock_divP3|divisor[18] ; clock_div:clock_divP3|divisor[19] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.513 ; clock_div:clock_divP3|divisor[22] ; clock_div:clock_divP3|divisor[23] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.665      ;
; 0.514 ; clock_div:clock_divP3|divisor[26] ; clock_div:clock_divP3|divisor[27] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.666      ;
; 0.514 ; clock_div:clock_divP3|divisor[1]  ; clock_div:clock_divP3|divisor[2]  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.666      ;
; 0.514 ; clock_div:clock_divP3|divisor[4]  ; clock_div:clock_divP3|divisor[5]  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.666      ;
; 0.514 ; clock_div:clock_divP3|divisor[24] ; clock_div:clock_divP3|divisor[25] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.666      ;
; 0.514 ; clock_div:clock_divP3|divisor[3]  ; clock_div:clock_divP3|divisor[4]  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.666      ;
; 0.515 ; clock_div:clock_divP3|divisor[6]  ; clock_div:clock_divP3|divisor[7]  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.667      ;
; 0.515 ; clock_div:clock_divP3|divisor[8]  ; clock_div:clock_divP3|divisor[9]  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.667      ;
; 0.516 ; clock_div:clock_divP3|divisor[10] ; clock_div:clock_divP3|divisor[11] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.668      ;
; 0.517 ; clock_div:clock_divP3|divisor[17] ; clock_div:clock_divP3|divisor[18] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.669      ;
; 0.518 ; clock_div:clock_divP3|divisor[20] ; clock_div:clock_divP3|divisor[21] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.670      ;
; 0.518 ; clock_div:clock_divP3|divisor[19] ; clock_div:clock_divP3|divisor[20] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.670      ;
; 0.528 ; clock_div:clock_divP3|divisor[14] ; clock_div:clock_divP3|divisor[16] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.680      ;
; 0.529 ; clock_div:clock_divP3|divisor[0]  ; clock_div:clock_divP3|divisor[2]  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.681      ;
; 0.531 ; clock_div:clock_divP3|divisor[2]  ; clock_div:clock_divP3|divisor[4]  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.683      ;
; 0.533 ; clock_div:clock_divP3|divisor[7]  ; clock_div:clock_divP3|divisor[9]  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.685      ;
; 0.533 ; clock_div:clock_divP3|divisor[9]  ; clock_div:clock_divP3|divisor[11] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.685      ;
; 0.534 ; clock_div:clock_divP3|divisor[15] ; clock_div:clock_divP3|divisor[17] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.686      ;
; 0.535 ; clock_div:clock_divP3|divisor[23] ; clock_div:clock_divP3|divisor[25] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.687      ;
; 0.536 ; clock_div:clock_divP3|divisor[11] ; clock_div:clock_divP3|divisor[13] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.688      ;
; 0.536 ; clock_div:clock_divP3|divisor[25] ; clock_div:clock_divP3|divisor[27] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.688      ;
; 0.540 ; clock_div:clock_divP3|divisor[16] ; clock_div:clock_divP3|divisor[18] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.692      ;
; 0.540 ; clock_div:clock_divP3|divisor[18] ; clock_div:clock_divP3|divisor[20] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.692      ;
; 0.547 ; clock_div:clock_divP3|divisor[13] ; clock_div:clock_divP3|divisor[14] ; Clock        ; Clock       ; 0.000        ; 0.001      ; 0.700      ;
; 0.548 ; clock_div:clock_divP3|divisor[22] ; clock_div:clock_divP3|divisor[24] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.700      ;
; 0.549 ; clock_div:clock_divP3|divisor[1]  ; clock_div:clock_divP3|divisor[3]  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.701      ;
; 0.549 ; clock_div:clock_divP3|divisor[24] ; clock_div:clock_divP3|divisor[26] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.701      ;
; 0.549 ; clock_div:clock_divP3|divisor[3]  ; clock_div:clock_divP3|divisor[5]  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.701      ;
; 0.550 ; clock_div:clock_divP3|divisor[6]  ; clock_div:clock_divP3|divisor[8]  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.702      ;
; 0.550 ; clock_div:clock_divP3|divisor[8]  ; clock_div:clock_divP3|divisor[10] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.702      ;
; 0.551 ; clock_div:clock_divP3|divisor[5]  ; clock_div:clock_divP3|divisor[6]  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.703      ;
; 0.551 ; clock_div:clock_divP3|divisor[10] ; clock_div:clock_divP3|divisor[12] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.703      ;
; 0.552 ; clock_div:clock_divP3|divisor[17] ; clock_div:clock_divP3|divisor[19] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.704      ;
; 0.553 ; clock_div:clock_divP3|divisor[19] ; clock_div:clock_divP3|divisor[21] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.705      ;
; 0.561 ; clock_div:clock_divP3|divisor[21] ; clock_div:clock_divP3|divisor[22] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.713      ;
; 0.563 ; clock_div:clock_divP3|divisor[14] ; clock_div:clock_divP3|divisor[17] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.715      ;
; 0.564 ; clock_div:clock_divP3|divisor[0]  ; clock_div:clock_divP3|divisor[3]  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.716      ;
; 0.566 ; clock_div:clock_divP3|divisor[2]  ; clock_div:clock_divP3|divisor[5]  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.718      ;
; 0.568 ; clock_div:clock_divP3|divisor[7]  ; clock_div:clock_divP3|divisor[10] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.720      ;
; 0.568 ; clock_div:clock_divP3|divisor[9]  ; clock_div:clock_divP3|divisor[12] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.720      ;
; 0.569 ; clock_div:clock_divP3|divisor[15] ; clock_div:clock_divP3|divisor[18] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.721      ;
; 0.570 ; clock_div:clock_divP3|divisor[23] ; clock_div:clock_divP3|divisor[26] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.722      ;
; 0.575 ; clock_div:clock_divP3|divisor[16] ; clock_div:clock_divP3|divisor[19] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.727      ;
; 0.575 ; clock_div:clock_divP3|divisor[18] ; clock_div:clock_divP3|divisor[21] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.727      ;
; 0.582 ; clock_div:clock_divP3|divisor[13] ; clock_div:clock_divP3|divisor[15] ; Clock        ; Clock       ; 0.000        ; 0.001      ; 0.735      ;
; 0.583 ; clock_div:clock_divP3|divisor[22] ; clock_div:clock_divP3|divisor[25] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.735      ;
; 0.584 ; clock_div:clock_divP3|divisor[1]  ; clock_div:clock_divP3|divisor[4]  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.736      ;
; 0.584 ; clock_div:clock_divP3|divisor[24] ; clock_div:clock_divP3|divisor[27] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.736      ;
; 0.585 ; clock_div:clock_divP3|divisor[6]  ; clock_div:clock_divP3|divisor[9]  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.737      ;
; 0.585 ; clock_div:clock_divP3|divisor[8]  ; clock_div:clock_divP3|divisor[11] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.737      ;
; 0.586 ; clock_div:clock_divP3|divisor[5]  ; clock_div:clock_divP3|divisor[7]  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.738      ;
; 0.586 ; clock_div:clock_divP3|divisor[10] ; clock_div:clock_divP3|divisor[13] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.738      ;
; 0.587 ; clock_div:clock_divP3|divisor[17] ; clock_div:clock_divP3|divisor[20] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.739      ;
; 0.587 ; clock_div:clock_divP3|divisor[12] ; clock_div:clock_divP3|divisor[14] ; Clock        ; Clock       ; 0.000        ; 0.001      ; 0.740      ;
; 0.596 ; clock_div:clock_divP3|divisor[21] ; clock_div:clock_divP3|divisor[23] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.748      ;
; 0.598 ; clock_div:clock_divP3|divisor[14] ; clock_div:clock_divP3|divisor[18] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.750      ;
; 0.599 ; clock_div:clock_divP3|divisor[0]  ; clock_div:clock_divP3|divisor[4]  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.751      ;
; 0.603 ; clock_div:clock_divP3|divisor[7]  ; clock_div:clock_divP3|divisor[11] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.755      ;
; 0.603 ; clock_div:clock_divP3|divisor[9]  ; clock_div:clock_divP3|divisor[13] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.755      ;
; 0.604 ; clock_div:clock_divP3|divisor[15] ; clock_div:clock_divP3|divisor[19] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.756      ;
; 0.605 ; clock_div:clock_divP3|divisor[23] ; clock_div:clock_divP3|divisor[27] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.757      ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Clock'                                                                            ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; Clock ; Rise       ; Clock                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; clock_div:clock_divP3|clk_out     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; clock_div:clock_divP3|clk_out     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; clock_div:clock_divP3|divisor[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; clock_div:clock_divP3|divisor[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; clock_div:clock_divP3|divisor[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; clock_div:clock_divP3|divisor[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; clock_div:clock_divP3|divisor[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; clock_div:clock_divP3|divisor[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; clock_div:clock_divP3|divisor[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; clock_div:clock_divP3|divisor[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; clock_div:clock_divP3|divisor[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; clock_div:clock_divP3|divisor[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; clock_div:clock_divP3|divisor[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; clock_div:clock_divP3|divisor[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; clock_div:clock_divP3|divisor[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; clock_div:clock_divP3|divisor[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; clock_div:clock_divP3|divisor[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; clock_div:clock_divP3|divisor[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; clock_div:clock_divP3|divisor[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; clock_div:clock_divP3|divisor[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; clock_div:clock_divP3|divisor[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; clock_div:clock_divP3|divisor[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; clock_div:clock_divP3|divisor[19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; clock_div:clock_divP3|divisor[19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; clock_div:clock_divP3|divisor[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; clock_div:clock_divP3|divisor[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; clock_div:clock_divP3|divisor[20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; clock_div:clock_divP3|divisor[20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; clock_div:clock_divP3|divisor[21] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; clock_div:clock_divP3|divisor[21] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; clock_div:clock_divP3|divisor[22] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; clock_div:clock_divP3|divisor[22] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; clock_div:clock_divP3|divisor[23] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; clock_div:clock_divP3|divisor[23] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; clock_div:clock_divP3|divisor[24] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; clock_div:clock_divP3|divisor[24] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; clock_div:clock_divP3|divisor[25] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; clock_div:clock_divP3|divisor[25] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; clock_div:clock_divP3|divisor[26] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; clock_div:clock_divP3|divisor[26] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; clock_div:clock_divP3|divisor[27] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; clock_div:clock_divP3|divisor[27] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; clock_div:clock_divP3|divisor[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; clock_div:clock_divP3|divisor[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; clock_div:clock_divP3|divisor[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; clock_div:clock_divP3|divisor[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; clock_div:clock_divP3|divisor[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; clock_div:clock_divP3|divisor[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; clock_div:clock_divP3|divisor[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; clock_div:clock_divP3|divisor[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; clock_div:clock_divP3|divisor[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; clock_div:clock_divP3|divisor[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; clock_div:clock_divP3|divisor[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; clock_div:clock_divP3|divisor[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; clock_div:clock_divP3|divisor[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; clock_div:clock_divP3|divisor[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; clock_div:clock_divP3|divisor[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; clock_div:clock_divP3|divisor[9]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; Clock|combout                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Clock|combout                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; Clock~clkctrl|inclk[0]            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Clock~clkctrl|inclk[0]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; Clock~clkctrl|outclk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Clock~clkctrl|outclk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; clock_divP3|clk_out|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; clock_divP3|clk_out|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; clock_divP3|divisor[0]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; clock_divP3|divisor[0]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; clock_divP3|divisor[10]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; clock_divP3|divisor[10]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; clock_divP3|divisor[11]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; clock_divP3|divisor[11]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; clock_divP3|divisor[12]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; clock_divP3|divisor[12]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; clock_divP3|divisor[13]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; clock_divP3|divisor[13]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; clock_divP3|divisor[14]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; clock_divP3|divisor[14]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; clock_divP3|divisor[15]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; clock_divP3|divisor[15]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; clock_divP3|divisor[16]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; clock_divP3|divisor[16]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; clock_divP3|divisor[17]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; clock_divP3|divisor[17]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; clock_divP3|divisor[18]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; clock_divP3|divisor[18]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; clock_divP3|divisor[19]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; clock_divP3|divisor[19]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; clock_divP3|divisor[1]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; clock_divP3|divisor[1]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; clock_divP3|divisor[20]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; clock_divP3|divisor[20]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; clock_divP3|divisor[21]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; clock_divP3|divisor[21]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; clock_divP3|divisor[22]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; clock_divP3|divisor[22]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; clock_divP3|divisor[23]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; clock_divP3|divisor[23]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; clock_divP3|divisor[24]|clk       ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock_div:clock_divP3|clk_out'                                                               ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                         ; Clock Edge ; Target               ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:clock_divP3|clk_out ; Rise       ; ALU:ASUP3|Neg        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:clock_divP3|clk_out ; Rise       ; ALU:ASUP3|Neg        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:clock_divP3|clk_out ; Rise       ; ALU:ASUP3|Result[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:clock_divP3|clk_out ; Rise       ; ALU:ASUP3|Result[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:clock_divP3|clk_out ; Rise       ; ALU:ASUP3|Result[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:clock_divP3|clk_out ; Rise       ; ALU:ASUP3|Result[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:clock_divP3|clk_out ; Rise       ; ALU:ASUP3|Result[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:clock_divP3|clk_out ; Rise       ; ALU:ASUP3|Result[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:clock_divP3|clk_out ; Rise       ; ALU:ASUP3|Result[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:clock_divP3|clk_out ; Rise       ; ALU:ASUP3|Result[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:clock_divP3|clk_out ; Rise       ; ALU:ASUP3|Result[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:clock_divP3|clk_out ; Rise       ; ALU:ASUP3|Result[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:clock_divP3|clk_out ; Rise       ; ALU:ASUP3|Result[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:clock_divP3|clk_out ; Rise       ; ALU:ASUP3|Result[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:clock_divP3|clk_out ; Rise       ; ALU:ASUP3|Result[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:clock_divP3|clk_out ; Rise       ; ALU:ASUP3|Result[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:clock_divP3|clk_out ; Rise       ; ALU:ASUP3|Result[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:clock_divP3|clk_out ; Rise       ; ALU:ASUP3|Result[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:clock_divP3|clk_out ; Rise       ; FSM:FSMP3|yfsm.s0    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:clock_divP3|clk_out ; Rise       ; FSM:FSMP3|yfsm.s0    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:clock_divP3|clk_out ; Rise       ; FSM:FSMP3|yfsm.s1    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:clock_divP3|clk_out ; Rise       ; FSM:FSMP3|yfsm.s1    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:clock_divP3|clk_out ; Rise       ; FSM:FSMP3|yfsm.s2    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:clock_divP3|clk_out ; Rise       ; FSM:FSMP3|yfsm.s2    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:clock_divP3|clk_out ; Rise       ; FSM:FSMP3|yfsm.s3    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:clock_divP3|clk_out ; Rise       ; FSM:FSMP3|yfsm.s3    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:clock_divP3|clk_out ; Rise       ; FSM:FSMP3|yfsm.s4    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:clock_divP3|clk_out ; Rise       ; FSM:FSMP3|yfsm.s4    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:clock_divP3|clk_out ; Rise       ; FSM:FSMP3|yfsm.s5    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:clock_divP3|clk_out ; Rise       ; FSM:FSMP3|yfsm.s5    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:clock_divP3|clk_out ; Rise       ; FSM:FSMP3|yfsm.s6    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:clock_divP3|clk_out ; Rise       ; FSM:FSMP3|yfsm.s6    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:clock_divP3|clk_out ; Rise       ; FSM:FSMP3|yfsm.s7    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:clock_divP3|clk_out ; Rise       ; FSM:FSMP3|yfsm.s7    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:clock_divP3|clk_out ; Rise       ; FSM:FSMP3|yfsm.s8    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:clock_divP3|clk_out ; Rise       ; FSM:FSMP3|yfsm.s8    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:clock_divP3|clk_out ; Rise       ; latch1:latchAP3|Q[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:clock_divP3|clk_out ; Rise       ; latch1:latchAP3|Q[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:clock_divP3|clk_out ; Rise       ; latch1:latchAP3|Q[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:clock_divP3|clk_out ; Rise       ; latch1:latchAP3|Q[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:clock_divP3|clk_out ; Rise       ; latch1:latchAP3|Q[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:clock_divP3|clk_out ; Rise       ; latch1:latchAP3|Q[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:clock_divP3|clk_out ; Rise       ; latch1:latchAP3|Q[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:clock_divP3|clk_out ; Rise       ; latch1:latchAP3|Q[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:clock_divP3|clk_out ; Rise       ; latch1:latchAP3|Q[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:clock_divP3|clk_out ; Rise       ; latch1:latchAP3|Q[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:clock_divP3|clk_out ; Rise       ; latch1:latchAP3|Q[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:clock_divP3|clk_out ; Rise       ; latch1:latchAP3|Q[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:clock_divP3|clk_out ; Rise       ; latch1:latchAP3|Q[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:clock_divP3|clk_out ; Rise       ; latch1:latchAP3|Q[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:clock_divP3|clk_out ; Rise       ; latch1:latchAP3|Q[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:clock_divP3|clk_out ; Rise       ; latch1:latchAP3|Q[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:clock_divP3|clk_out ; Rise       ; latch1:latchBP3|Q[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:clock_divP3|clk_out ; Rise       ; latch1:latchBP3|Q[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:clock_divP3|clk_out ; Rise       ; latch1:latchBP3|Q[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:clock_divP3|clk_out ; Rise       ; latch1:latchBP3|Q[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:clock_divP3|clk_out ; Rise       ; latch1:latchBP3|Q[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:clock_divP3|clk_out ; Rise       ; latch1:latchBP3|Q[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:clock_divP3|clk_out ; Rise       ; latch1:latchBP3|Q[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:clock_divP3|clk_out ; Rise       ; latch1:latchBP3|Q[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:clock_divP3|clk_out ; Rise       ; latch1:latchBP3|Q[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:clock_divP3|clk_out ; Rise       ; latch1:latchBP3|Q[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:clock_divP3|clk_out ; Rise       ; latch1:latchBP3|Q[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:clock_divP3|clk_out ; Rise       ; latch1:latchBP3|Q[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:clock_divP3|clk_out ; Rise       ; latch1:latchBP3|Q[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:clock_divP3|clk_out ; Rise       ; latch1:latchBP3|Q[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:clock_divP3|clk_out ; Rise       ; latch1:latchBP3|Q[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:clock_divP3|clk_out ; Rise       ; latch1:latchBP3|Q[7] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:clock_divP3|clk_out ; Rise       ; ASUP3|Neg|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:clock_divP3|clk_out ; Rise       ; ASUP3|Neg|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:clock_divP3|clk_out ; Rise       ; ASUP3|Result[0]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:clock_divP3|clk_out ; Rise       ; ASUP3|Result[0]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:clock_divP3|clk_out ; Rise       ; ASUP3|Result[1]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:clock_divP3|clk_out ; Rise       ; ASUP3|Result[1]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:clock_divP3|clk_out ; Rise       ; ASUP3|Result[2]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:clock_divP3|clk_out ; Rise       ; ASUP3|Result[2]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:clock_divP3|clk_out ; Rise       ; ASUP3|Result[3]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:clock_divP3|clk_out ; Rise       ; ASUP3|Result[3]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:clock_divP3|clk_out ; Rise       ; ASUP3|Result[4]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:clock_divP3|clk_out ; Rise       ; ASUP3|Result[4]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:clock_divP3|clk_out ; Rise       ; ASUP3|Result[5]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:clock_divP3|clk_out ; Rise       ; ASUP3|Result[5]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:clock_divP3|clk_out ; Rise       ; ASUP3|Result[6]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:clock_divP3|clk_out ; Rise       ; ASUP3|Result[6]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:clock_divP3|clk_out ; Rise       ; ASUP3|Result[7]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:clock_divP3|clk_out ; Rise       ; ASUP3|Result[7]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:clock_divP3|clk_out ; Rise       ; FSMP3|yfsm.s0|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:clock_divP3|clk_out ; Rise       ; FSMP3|yfsm.s0|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:clock_divP3|clk_out ; Rise       ; FSMP3|yfsm.s1|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:clock_divP3|clk_out ; Rise       ; FSMP3|yfsm.s1|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:clock_divP3|clk_out ; Rise       ; FSMP3|yfsm.s2|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:clock_divP3|clk_out ; Rise       ; FSMP3|yfsm.s2|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:clock_divP3|clk_out ; Rise       ; FSMP3|yfsm.s3|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:clock_divP3|clk_out ; Rise       ; FSMP3|yfsm.s3|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:clock_divP3|clk_out ; Rise       ; FSMP3|yfsm.s4|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:clock_divP3|clk_out ; Rise       ; FSMP3|yfsm.s4|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:clock_divP3|clk_out ; Rise       ; FSMP3|yfsm.s5|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:clock_divP3|clk_out ; Rise       ; FSMP3|yfsm.s5|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:clock_divP3|clk_out ; Rise       ; FSMP3|yfsm.s6|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:clock_divP3|clk_out ; Rise       ; FSMP3|yfsm.s6|clk    ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------+


+-------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                 ;
+----------------+-------------------------------+-------+-------+------------+-------------------------------+
; Data Port      ; Clock Port                    ; Rise  ; Fall  ; Clock Edge ; Clock Reference               ;
+----------------+-------------------------------+-------+-------+------------+-------------------------------+
; A[*]           ; clock_div:clock_divP3|clk_out ; 0.408 ; 0.408 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  A[0]          ; clock_div:clock_divP3|clk_out ; 0.408 ; 0.408 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  A[1]          ; clock_div:clock_divP3|clk_out ; 0.288 ; 0.288 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  A[2]          ; clock_div:clock_divP3|clk_out ; 0.326 ; 0.326 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  A[3]          ; clock_div:clock_divP3|clk_out ; 0.001 ; 0.001 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  A[4]          ; clock_div:clock_divP3|clk_out ; 0.047 ; 0.047 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  A[5]          ; clock_div:clock_divP3|clk_out ; 0.002 ; 0.002 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  A[6]          ; clock_div:clock_divP3|clk_out ; 0.075 ; 0.075 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  A[7]          ; clock_div:clock_divP3|clk_out ; 0.350 ; 0.350 ; Rise       ; clock_div:clock_divP3|clk_out ;
; B[*]           ; clock_div:clock_divP3|clk_out ; 2.689 ; 2.689 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  B[0]          ; clock_div:clock_divP3|clk_out ; 0.214 ; 0.214 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  B[1]          ; clock_div:clock_divP3|clk_out ; 0.458 ; 0.458 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  B[2]          ; clock_div:clock_divP3|clk_out ; 0.313 ; 0.313 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  B[3]          ; clock_div:clock_divP3|clk_out ; 0.345 ; 0.345 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  B[4]          ; clock_div:clock_divP3|clk_out ; 0.366 ; 0.366 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  B[5]          ; clock_div:clock_divP3|clk_out ; 2.535 ; 2.535 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  B[6]          ; clock_div:clock_divP3|clk_out ; 2.689 ; 2.689 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  B[7]          ; clock_div:clock_divP3|clk_out ; 2.641 ; 2.641 ; Rise       ; clock_div:clock_divP3|clk_out ;
; Data_in        ; clock_div:clock_divP3|clk_out ; 2.814 ; 2.814 ; Rise       ; clock_div:clock_divP3|clk_out ;
; Enable_Decoder ; clock_div:clock_divP3|clk_out ; 3.653 ; 3.653 ; Rise       ; clock_div:clock_divP3|clk_out ;
+----------------+-------------------------------+-------+-------+------------+-------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                    ;
+----------------+-------------------------------+--------+--------+------------+-------------------------------+
; Data Port      ; Clock Port                    ; Rise   ; Fall   ; Clock Edge ; Clock Reference               ;
+----------------+-------------------------------+--------+--------+------------+-------------------------------+
; A[*]           ; clock_div:clock_divP3|clk_out ; 0.119  ; 0.119  ; Rise       ; clock_div:clock_divP3|clk_out ;
;  A[0]          ; clock_div:clock_divP3|clk_out ; -0.288 ; -0.288 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  A[1]          ; clock_div:clock_divP3|clk_out ; -0.168 ; -0.168 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  A[2]          ; clock_div:clock_divP3|clk_out ; -0.206 ; -0.206 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  A[3]          ; clock_div:clock_divP3|clk_out ; 0.119  ; 0.119  ; Rise       ; clock_div:clock_divP3|clk_out ;
;  A[4]          ; clock_div:clock_divP3|clk_out ; 0.073  ; 0.073  ; Rise       ; clock_div:clock_divP3|clk_out ;
;  A[5]          ; clock_div:clock_divP3|clk_out ; 0.118  ; 0.118  ; Rise       ; clock_div:clock_divP3|clk_out ;
;  A[6]          ; clock_div:clock_divP3|clk_out ; 0.045  ; 0.045  ; Rise       ; clock_div:clock_divP3|clk_out ;
;  A[7]          ; clock_div:clock_divP3|clk_out ; -0.230 ; -0.230 ; Rise       ; clock_div:clock_divP3|clk_out ;
; B[*]           ; clock_div:clock_divP3|clk_out ; -0.094 ; -0.094 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  B[0]          ; clock_div:clock_divP3|clk_out ; -0.094 ; -0.094 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  B[1]          ; clock_div:clock_divP3|clk_out ; -0.338 ; -0.338 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  B[2]          ; clock_div:clock_divP3|clk_out ; -0.193 ; -0.193 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  B[3]          ; clock_div:clock_divP3|clk_out ; -0.225 ; -0.225 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  B[4]          ; clock_div:clock_divP3|clk_out ; -0.246 ; -0.246 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  B[5]          ; clock_div:clock_divP3|clk_out ; -2.415 ; -2.415 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  B[6]          ; clock_div:clock_divP3|clk_out ; -2.569 ; -2.569 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  B[7]          ; clock_div:clock_divP3|clk_out ; -2.521 ; -2.521 ; Rise       ; clock_div:clock_divP3|clk_out ;
; Data_in        ; clock_div:clock_divP3|clk_out ; -2.685 ; -2.685 ; Rise       ; clock_div:clock_divP3|clk_out ;
; Enable_Decoder ; clock_div:clock_divP3|clk_out ; -2.780 ; -2.780 ; Rise       ; clock_div:clock_divP3|clk_out ;
+----------------+-------------------------------+--------+--------+------------+-------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                         ;
+------------------+-------------------------------+-------+-------+------------+-------------------------------+
; Data Port        ; Clock Port                    ; Rise  ; Fall  ; Clock Edge ; Clock Reference               ;
+------------------+-------------------------------+-------+-------+------------+-------------------------------+
; R_first_four[*]  ; clock_div:clock_divP3|clk_out ; 4.204 ; 4.204 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  R_first_four[0] ; clock_div:clock_divP3|clk_out ; 4.204 ; 4.204 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  R_first_four[1] ; clock_div:clock_divP3|clk_out ; 4.178 ; 4.178 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  R_first_four[2] ; clock_div:clock_divP3|clk_out ; 4.187 ; 4.187 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  R_first_four[3] ; clock_div:clock_divP3|clk_out ; 4.080 ; 4.080 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  R_first_four[4] ; clock_div:clock_divP3|clk_out ; 4.087 ; 4.087 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  R_first_four[5] ; clock_div:clock_divP3|clk_out ; 4.077 ; 4.077 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  R_first_four[6] ; clock_div:clock_divP3|clk_out ; 4.079 ; 4.079 ; Rise       ; clock_div:clock_divP3|clk_out ;
; R_last_four[*]   ; clock_div:clock_divP3|clk_out ; 5.377 ; 5.377 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  R_last_four[0]  ; clock_div:clock_divP3|clk_out ; 5.047 ; 5.047 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  R_last_four[1]  ; clock_div:clock_divP3|clk_out ; 4.949 ; 4.949 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  R_last_four[2]  ; clock_div:clock_divP3|clk_out ; 4.634 ; 4.634 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  R_last_four[3]  ; clock_div:clock_divP3|clk_out ; 4.723 ; 4.723 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  R_last_four[4]  ; clock_div:clock_divP3|clk_out ; 4.632 ; 4.632 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  R_last_four[5]  ; clock_div:clock_divP3|clk_out ; 5.377 ; 5.377 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  R_last_four[6]  ; clock_div:clock_divP3|clk_out ; 4.719 ; 4.719 ; Rise       ; clock_div:clock_divP3|clk_out ;
; Student_id[*]    ; clock_div:clock_divP3|clk_out ; 5.383 ; 5.383 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  Student_id[0]   ; clock_div:clock_divP3|clk_out ; 5.225 ; 5.225 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  Student_id[1]   ; clock_div:clock_divP3|clk_out ; 5.083 ; 5.083 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  Student_id[2]   ; clock_div:clock_divP3|clk_out ; 4.906 ; 4.906 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  Student_id[3]   ; clock_div:clock_divP3|clk_out ; 5.236 ; 5.236 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  Student_id[4]   ; clock_div:clock_divP3|clk_out ; 5.383 ; 5.383 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  Student_id[5]   ; clock_div:clock_divP3|clk_out ; 5.215 ; 5.215 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  Student_id[6]   ; clock_div:clock_divP3|clk_out ; 5.234 ; 5.234 ; Rise       ; clock_div:clock_divP3|clk_out ;
; YN[*]            ; clock_div:clock_divP3|clk_out ; 4.772 ; 4.772 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  YN[0]           ; clock_div:clock_divP3|clk_out ; 4.759 ; 4.759 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  YN[3]           ; clock_div:clock_divP3|clk_out ; 4.772 ; 4.772 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  YN[4]           ; clock_div:clock_divP3|clk_out ; 4.772 ; 4.772 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  YN[6]           ; clock_div:clock_divP3|clk_out ; 4.736 ; 4.736 ; Rise       ; clock_div:clock_divP3|clk_out ;
; sign[*]          ; clock_div:clock_divP3|clk_out ; 3.980 ; 3.980 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  sign[6]         ; clock_div:clock_divP3|clk_out ; 3.980 ; 3.980 ; Rise       ; clock_div:clock_divP3|clk_out ;
+------------------+-------------------------------+-------+-------+------------+-------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                 ;
+------------------+-------------------------------+-------+-------+------------+-------------------------------+
; Data Port        ; Clock Port                    ; Rise  ; Fall  ; Clock Edge ; Clock Reference               ;
+------------------+-------------------------------+-------+-------+------------+-------------------------------+
; R_first_four[*]  ; clock_div:clock_divP3|clk_out ; 3.986 ; 3.986 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  R_first_four[0] ; clock_div:clock_divP3|clk_out ; 4.124 ; 4.124 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  R_first_four[1] ; clock_div:clock_divP3|clk_out ; 4.082 ; 4.082 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  R_first_four[2] ; clock_div:clock_divP3|clk_out ; 4.093 ; 4.093 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  R_first_four[3] ; clock_div:clock_divP3|clk_out ; 4.001 ; 4.001 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  R_first_four[4] ; clock_div:clock_divP3|clk_out ; 3.998 ; 3.998 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  R_first_four[5] ; clock_div:clock_divP3|clk_out ; 3.986 ; 3.986 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  R_first_four[6] ; clock_div:clock_divP3|clk_out ; 3.987 ; 3.987 ; Rise       ; clock_div:clock_divP3|clk_out ;
; R_last_four[*]   ; clock_div:clock_divP3|clk_out ; 4.350 ; 4.350 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  R_last_four[0]  ; clock_div:clock_divP3|clk_out ; 4.766 ; 4.766 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  R_last_four[1]  ; clock_div:clock_divP3|clk_out ; 4.669 ; 4.669 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  R_last_four[2]  ; clock_div:clock_divP3|clk_out ; 4.350 ; 4.350 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  R_last_four[3]  ; clock_div:clock_divP3|clk_out ; 4.443 ; 4.443 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  R_last_four[4]  ; clock_div:clock_divP3|clk_out ; 4.351 ; 4.351 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  R_last_four[5]  ; clock_div:clock_divP3|clk_out ; 5.097 ; 5.097 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  R_last_four[6]  ; clock_div:clock_divP3|clk_out ; 4.439 ; 4.439 ; Rise       ; clock_div:clock_divP3|clk_out ;
; Student_id[*]    ; clock_div:clock_divP3|clk_out ; 4.322 ; 4.322 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  Student_id[0]   ; clock_div:clock_divP3|clk_out ; 4.503 ; 4.503 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  Student_id[1]   ; clock_div:clock_divP3|clk_out ; 4.385 ; 4.385 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  Student_id[2]   ; clock_div:clock_divP3|clk_out ; 4.322 ; 4.322 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  Student_id[3]   ; clock_div:clock_divP3|clk_out ; 4.322 ; 4.322 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  Student_id[4]   ; clock_div:clock_divP3|clk_out ; 4.722 ; 4.722 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  Student_id[5]   ; clock_div:clock_divP3|clk_out ; 4.524 ; 4.524 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  Student_id[6]   ; clock_div:clock_divP3|clk_out ; 4.533 ; 4.533 ; Rise       ; clock_div:clock_divP3|clk_out ;
; YN[*]            ; clock_div:clock_divP3|clk_out ; 4.606 ; 4.606 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  YN[0]           ; clock_div:clock_divP3|clk_out ; 4.629 ; 4.629 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  YN[3]           ; clock_div:clock_divP3|clk_out ; 4.642 ; 4.642 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  YN[4]           ; clock_div:clock_divP3|clk_out ; 4.642 ; 4.642 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  YN[6]           ; clock_div:clock_divP3|clk_out ; 4.606 ; 4.606 ; Rise       ; clock_div:clock_divP3|clk_out ;
; sign[*]          ; clock_div:clock_divP3|clk_out ; 3.980 ; 3.980 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  sign[6]         ; clock_div:clock_divP3|clk_out ; 3.980 ; 3.980 ; Rise       ; clock_div:clock_divP3|clk_out ;
+------------------+-------------------------------+-------+-------+------------+-------------------------------+


+---------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                         ;
+--------------------------------+---------+-------+----------+---------+---------------------+
; Clock                          ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+--------------------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack               ; -3.978  ; 0.215 ; N/A      ; N/A     ; -1.380              ;
;  Clock                         ; -2.507  ; 0.238 ; N/A      ; N/A     ; -1.380              ;
;  clock_div:clock_divP3|clk_out ; -3.978  ; 0.215 ; N/A      ; N/A     ; -0.500              ;
; Design-wide TNS                ; -75.381 ; 0.0   ; 0.0      ; 0.0     ; -64.38              ;
;  Clock                         ; -42.182 ; 0.000 ; N/A      ; N/A     ; -30.380             ;
;  clock_div:clock_divP3|clk_out ; -33.199 ; 0.000 ; N/A      ; N/A     ; -34.000             ;
+--------------------------------+---------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                 ;
+----------------+-------------------------------+-------+-------+------------+-------------------------------+
; Data Port      ; Clock Port                    ; Rise  ; Fall  ; Clock Edge ; Clock Reference               ;
+----------------+-------------------------------+-------+-------+------------+-------------------------------+
; A[*]           ; clock_div:clock_divP3|clk_out ; 1.166 ; 1.166 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  A[0]          ; clock_div:clock_divP3|clk_out ; 1.166 ; 1.166 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  A[1]          ; clock_div:clock_divP3|clk_out ; 0.995 ; 0.995 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  A[2]          ; clock_div:clock_divP3|clk_out ; 1.050 ; 1.050 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  A[3]          ; clock_div:clock_divP3|clk_out ; 0.351 ; 0.351 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  A[4]          ; clock_div:clock_divP3|clk_out ; 0.536 ; 0.536 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  A[5]          ; clock_div:clock_divP3|clk_out ; 0.471 ; 0.471 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  A[6]          ; clock_div:clock_divP3|clk_out ; 0.578 ; 0.578 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  A[7]          ; clock_div:clock_divP3|clk_out ; 0.945 ; 0.945 ; Rise       ; clock_div:clock_divP3|clk_out ;
; B[*]           ; clock_div:clock_divP3|clk_out ; 4.901 ; 4.901 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  B[0]          ; clock_div:clock_divP3|clk_out ; 0.784 ; 0.784 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  B[1]          ; clock_div:clock_divP3|clk_out ; 1.201 ; 1.201 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  B[2]          ; clock_div:clock_divP3|clk_out ; 1.005 ; 1.005 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  B[3]          ; clock_div:clock_divP3|clk_out ; 1.102 ; 1.102 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  B[4]          ; clock_div:clock_divP3|clk_out ; 1.128 ; 1.128 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  B[5]          ; clock_div:clock_divP3|clk_out ; 4.583 ; 4.583 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  B[6]          ; clock_div:clock_divP3|clk_out ; 4.901 ; 4.901 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  B[7]          ; clock_div:clock_divP3|clk_out ; 4.826 ; 4.826 ; Rise       ; clock_div:clock_divP3|clk_out ;
; Data_in        ; clock_div:clock_divP3|clk_out ; 4.970 ; 4.970 ; Rise       ; clock_div:clock_divP3|clk_out ;
; Enable_Decoder ; clock_div:clock_divP3|clk_out ; 6.906 ; 6.906 ; Rise       ; clock_div:clock_divP3|clk_out ;
+----------------+-------------------------------+-------+-------+------------+-------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                    ;
+----------------+-------------------------------+--------+--------+------------+-------------------------------+
; Data Port      ; Clock Port                    ; Rise   ; Fall   ; Clock Edge ; Clock Reference               ;
+----------------+-------------------------------+--------+--------+------------+-------------------------------+
; A[*]           ; clock_div:clock_divP3|clk_out ; 0.119  ; 0.119  ; Rise       ; clock_div:clock_divP3|clk_out ;
;  A[0]          ; clock_div:clock_divP3|clk_out ; -0.288 ; -0.288 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  A[1]          ; clock_div:clock_divP3|clk_out ; -0.168 ; -0.168 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  A[2]          ; clock_div:clock_divP3|clk_out ; -0.206 ; -0.206 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  A[3]          ; clock_div:clock_divP3|clk_out ; 0.119  ; 0.119  ; Rise       ; clock_div:clock_divP3|clk_out ;
;  A[4]          ; clock_div:clock_divP3|clk_out ; 0.073  ; 0.073  ; Rise       ; clock_div:clock_divP3|clk_out ;
;  A[5]          ; clock_div:clock_divP3|clk_out ; 0.118  ; 0.118  ; Rise       ; clock_div:clock_divP3|clk_out ;
;  A[6]          ; clock_div:clock_divP3|clk_out ; 0.045  ; 0.045  ; Rise       ; clock_div:clock_divP3|clk_out ;
;  A[7]          ; clock_div:clock_divP3|clk_out ; -0.230 ; -0.230 ; Rise       ; clock_div:clock_divP3|clk_out ;
; B[*]           ; clock_div:clock_divP3|clk_out ; -0.094 ; -0.094 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  B[0]          ; clock_div:clock_divP3|clk_out ; -0.094 ; -0.094 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  B[1]          ; clock_div:clock_divP3|clk_out ; -0.338 ; -0.338 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  B[2]          ; clock_div:clock_divP3|clk_out ; -0.193 ; -0.193 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  B[3]          ; clock_div:clock_divP3|clk_out ; -0.225 ; -0.225 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  B[4]          ; clock_div:clock_divP3|clk_out ; -0.246 ; -0.246 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  B[5]          ; clock_div:clock_divP3|clk_out ; -2.415 ; -2.415 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  B[6]          ; clock_div:clock_divP3|clk_out ; -2.569 ; -2.569 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  B[7]          ; clock_div:clock_divP3|clk_out ; -2.521 ; -2.521 ; Rise       ; clock_div:clock_divP3|clk_out ;
; Data_in        ; clock_div:clock_divP3|clk_out ; -2.685 ; -2.685 ; Rise       ; clock_div:clock_divP3|clk_out ;
; Enable_Decoder ; clock_div:clock_divP3|clk_out ; -2.780 ; -2.780 ; Rise       ; clock_div:clock_divP3|clk_out ;
+----------------+-------------------------------+--------+--------+------------+-------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                           ;
+------------------+-------------------------------+--------+--------+------------+-------------------------------+
; Data Port        ; Clock Port                    ; Rise   ; Fall   ; Clock Edge ; Clock Reference               ;
+------------------+-------------------------------+--------+--------+------------+-------------------------------+
; R_first_four[*]  ; clock_div:clock_divP3|clk_out ; 7.711  ; 7.711  ; Rise       ; clock_div:clock_divP3|clk_out ;
;  R_first_four[0] ; clock_div:clock_divP3|clk_out ; 7.711  ; 7.711  ; Rise       ; clock_div:clock_divP3|clk_out ;
;  R_first_four[1] ; clock_div:clock_divP3|clk_out ; 7.672  ; 7.672  ; Rise       ; clock_div:clock_divP3|clk_out ;
;  R_first_four[2] ; clock_div:clock_divP3|clk_out ; 7.681  ; 7.681  ; Rise       ; clock_div:clock_divP3|clk_out ;
;  R_first_four[3] ; clock_div:clock_divP3|clk_out ; 7.458  ; 7.458  ; Rise       ; clock_div:clock_divP3|clk_out ;
;  R_first_four[4] ; clock_div:clock_divP3|clk_out ; 7.451  ; 7.451  ; Rise       ; clock_div:clock_divP3|clk_out ;
;  R_first_four[5] ; clock_div:clock_divP3|clk_out ; 7.424  ; 7.424  ; Rise       ; clock_div:clock_divP3|clk_out ;
;  R_first_four[6] ; clock_div:clock_divP3|clk_out ; 7.443  ; 7.443  ; Rise       ; clock_div:clock_divP3|clk_out ;
; R_last_four[*]   ; clock_div:clock_divP3|clk_out ; 10.206 ; 10.206 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  R_last_four[0]  ; clock_div:clock_divP3|clk_out ; 9.444  ; 9.444  ; Rise       ; clock_div:clock_divP3|clk_out ;
;  R_last_four[1]  ; clock_div:clock_divP3|clk_out ; 9.245  ; 9.245  ; Rise       ; clock_div:clock_divP3|clk_out ;
;  R_last_four[2]  ; clock_div:clock_divP3|clk_out ; 8.676  ; 8.676  ; Rise       ; clock_div:clock_divP3|clk_out ;
;  R_last_four[3]  ; clock_div:clock_divP3|clk_out ; 8.891  ; 8.891  ; Rise       ; clock_div:clock_divP3|clk_out ;
;  R_last_four[4]  ; clock_div:clock_divP3|clk_out ; 8.745  ; 8.745  ; Rise       ; clock_div:clock_divP3|clk_out ;
;  R_last_four[5]  ; clock_div:clock_divP3|clk_out ; 10.206 ; 10.206 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  R_last_four[6]  ; clock_div:clock_divP3|clk_out ; 8.842  ; 8.842  ; Rise       ; clock_div:clock_divP3|clk_out ;
; Student_id[*]    ; clock_div:clock_divP3|clk_out ; 10.190 ; 10.190 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  Student_id[0]   ; clock_div:clock_divP3|clk_out ; 9.806  ; 9.806  ; Rise       ; clock_div:clock_divP3|clk_out ;
;  Student_id[1]   ; clock_div:clock_divP3|clk_out ; 9.528  ; 9.528  ; Rise       ; clock_div:clock_divP3|clk_out ;
;  Student_id[2]   ; clock_div:clock_divP3|clk_out ; 9.421  ; 9.421  ; Rise       ; clock_div:clock_divP3|clk_out ;
;  Student_id[3]   ; clock_div:clock_divP3|clk_out ; 9.821  ; 9.821  ; Rise       ; clock_div:clock_divP3|clk_out ;
;  Student_id[4]   ; clock_div:clock_divP3|clk_out ; 10.190 ; 10.190 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  Student_id[5]   ; clock_div:clock_divP3|clk_out ; 9.823  ; 9.823  ; Rise       ; clock_div:clock_divP3|clk_out ;
;  Student_id[6]   ; clock_div:clock_divP3|clk_out ; 9.846  ; 9.846  ; Rise       ; clock_div:clock_divP3|clk_out ;
; YN[*]            ; clock_div:clock_divP3|clk_out ; 8.775  ; 8.775  ; Rise       ; clock_div:clock_divP3|clk_out ;
;  YN[0]           ; clock_div:clock_divP3|clk_out ; 8.766  ; 8.766  ; Rise       ; clock_div:clock_divP3|clk_out ;
;  YN[3]           ; clock_div:clock_divP3|clk_out ; 8.775  ; 8.775  ; Rise       ; clock_div:clock_divP3|clk_out ;
;  YN[4]           ; clock_div:clock_divP3|clk_out ; 8.775  ; 8.775  ; Rise       ; clock_div:clock_divP3|clk_out ;
;  YN[6]           ; clock_div:clock_divP3|clk_out ; 8.737  ; 8.737  ; Rise       ; clock_div:clock_divP3|clk_out ;
; sign[*]          ; clock_div:clock_divP3|clk_out ; 7.222  ; 7.222  ; Rise       ; clock_div:clock_divP3|clk_out ;
;  sign[6]         ; clock_div:clock_divP3|clk_out ; 7.222  ; 7.222  ; Rise       ; clock_div:clock_divP3|clk_out ;
+------------------+-------------------------------+--------+--------+------------+-------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                 ;
+------------------+-------------------------------+-------+-------+------------+-------------------------------+
; Data Port        ; Clock Port                    ; Rise  ; Fall  ; Clock Edge ; Clock Reference               ;
+------------------+-------------------------------+-------+-------+------------+-------------------------------+
; R_first_four[*]  ; clock_div:clock_divP3|clk_out ; 3.986 ; 3.986 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  R_first_four[0] ; clock_div:clock_divP3|clk_out ; 4.124 ; 4.124 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  R_first_four[1] ; clock_div:clock_divP3|clk_out ; 4.082 ; 4.082 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  R_first_four[2] ; clock_div:clock_divP3|clk_out ; 4.093 ; 4.093 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  R_first_four[3] ; clock_div:clock_divP3|clk_out ; 4.001 ; 4.001 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  R_first_four[4] ; clock_div:clock_divP3|clk_out ; 3.998 ; 3.998 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  R_first_four[5] ; clock_div:clock_divP3|clk_out ; 3.986 ; 3.986 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  R_first_four[6] ; clock_div:clock_divP3|clk_out ; 3.987 ; 3.987 ; Rise       ; clock_div:clock_divP3|clk_out ;
; R_last_four[*]   ; clock_div:clock_divP3|clk_out ; 4.350 ; 4.350 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  R_last_four[0]  ; clock_div:clock_divP3|clk_out ; 4.766 ; 4.766 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  R_last_four[1]  ; clock_div:clock_divP3|clk_out ; 4.669 ; 4.669 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  R_last_four[2]  ; clock_div:clock_divP3|clk_out ; 4.350 ; 4.350 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  R_last_four[3]  ; clock_div:clock_divP3|clk_out ; 4.443 ; 4.443 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  R_last_four[4]  ; clock_div:clock_divP3|clk_out ; 4.351 ; 4.351 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  R_last_four[5]  ; clock_div:clock_divP3|clk_out ; 5.097 ; 5.097 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  R_last_four[6]  ; clock_div:clock_divP3|clk_out ; 4.439 ; 4.439 ; Rise       ; clock_div:clock_divP3|clk_out ;
; Student_id[*]    ; clock_div:clock_divP3|clk_out ; 4.322 ; 4.322 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  Student_id[0]   ; clock_div:clock_divP3|clk_out ; 4.503 ; 4.503 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  Student_id[1]   ; clock_div:clock_divP3|clk_out ; 4.385 ; 4.385 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  Student_id[2]   ; clock_div:clock_divP3|clk_out ; 4.322 ; 4.322 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  Student_id[3]   ; clock_div:clock_divP3|clk_out ; 4.322 ; 4.322 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  Student_id[4]   ; clock_div:clock_divP3|clk_out ; 4.722 ; 4.722 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  Student_id[5]   ; clock_div:clock_divP3|clk_out ; 4.524 ; 4.524 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  Student_id[6]   ; clock_div:clock_divP3|clk_out ; 4.533 ; 4.533 ; Rise       ; clock_div:clock_divP3|clk_out ;
; YN[*]            ; clock_div:clock_divP3|clk_out ; 4.606 ; 4.606 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  YN[0]           ; clock_div:clock_divP3|clk_out ; 4.629 ; 4.629 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  YN[3]           ; clock_div:clock_divP3|clk_out ; 4.642 ; 4.642 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  YN[4]           ; clock_div:clock_divP3|clk_out ; 4.642 ; 4.642 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  YN[6]           ; clock_div:clock_divP3|clk_out ; 4.606 ; 4.606 ; Rise       ; clock_div:clock_divP3|clk_out ;
; sign[*]          ; clock_div:clock_divP3|clk_out ; 3.980 ; 3.980 ; Rise       ; clock_div:clock_divP3|clk_out ;
;  sign[6]         ; clock_div:clock_divP3|clk_out ; 3.980 ; 3.980 ; Rise       ; clock_div:clock_divP3|clk_out ;
+------------------+-------------------------------+-------+-------+------------+-------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                           ;
+-------------------------------+-------------------------------+----------+----------+----------+----------+
; From Clock                    ; To Clock                      ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------+-------------------------------+----------+----------+----------+----------+
; Clock                         ; Clock                         ; 434      ; 0        ; 0        ; 0        ;
; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 745      ; 0        ; 0        ; 0        ;
+-------------------------------+-------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                            ;
+-------------------------------+-------------------------------+----------+----------+----------+----------+
; From Clock                    ; To Clock                      ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------+-------------------------------+----------+----------+----------+----------+
; Clock                         ; Clock                         ; 434      ; 0        ; 0        ; 0        ;
; clock_div:clock_divP3|clk_out ; clock_div:clock_divP3|clk_out ; 745      ; 0        ; 0        ; 0        ;
+-------------------------------+-------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 21    ; 21   ;
; Unconstrained Input Port Paths  ; 59    ; 59   ;
; Unconstrained Output Ports      ; 26    ; 26   ;
; Unconstrained Output Port Paths ; 116   ; 116  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version
    Info: Processing started: Wed Nov 30 14:35:57 2022
Info: Command: quartus_sta Lab6 -c Lab6
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Lab6.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock_div:clock_divP3|clk_out clock_div:clock_divP3|clk_out
    Info (332105): create_clock -period 1.000 -name Clock Clock
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -3.978
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.978       -33.199 clock_div:clock_divP3|clk_out 
    Info (332119):    -2.507       -42.182 Clock 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 clock_div:clock_divP3|clk_out 
    Info (332119):     0.521         0.000 Clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -30.380 Clock 
    Info (332119):    -0.500       -34.000 clock_div:clock_divP3|clk_out 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.275
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.275        -9.863 clock_div:clock_divP3|clk_out 
    Info (332119):    -0.693        -6.382 Clock 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 clock_div:clock_divP3|clk_out 
    Info (332119):     0.238         0.000 Clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -30.380 Clock 
    Info (332119):    -0.500       -34.000 clock_div:clock_divP3|clk_out 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 325 megabytes
    Info: Processing ended: Wed Nov 30 14:35:59 2022
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


