module mux4to1(W0,W1,W2,W3,S[1..0],F)
	input WO,W1,W2,W3,S[1..0];
	output F;
	assign F = S[1]?(S[0]?W3:W2):(S[0]?W1:W0);
endmodule
