
数字前端以设计架构为起点，以生成可以布局布线的网表为终点，是用设计的电路实现需求。

---

芯片前端设计则是指芯片设计人员根据系统设计确定的方案，针对各模块开展具体的电路设计，从而使用专门的硬件描述语言对具体的电路实现代码描述。在代码生成以后，需要严格按照已经制定的芯片规格标准通过仿真验证，从而反复检验代码设计是否正确。芯片的整个设计流程是一个迭代的流程，任何一步如果无法满足要求，那么都需要重复之前的步骤。

主要包括：
- 需求制定
- 功能架构设计：ALU模块、寄存器模块、数据通路模块、存储器模块、UART模块（Universal Asynchronous Receiver/Transmitter，通用异步收发器）
- 电路设计：设计晶体管级的单元，如静态RAM模块、I/O、模拟电路、乘法器、静电放电（ESD，Electro-Static Discharge）保护电路
- 逻辑综合（Logic Synthesis）：用硬件描述语言（HDL，如Verilog、VHDL）定义芯片的功能和时序行为，将描述的功能映射为网表和电路单元

---

前端设计时，设计人员根据系统设计确定的方案，针对各模块开展具体的电路设计，使用专门的硬件描述语言（Verilog 或 VHDL），对具体的电路实现进行 RTL（Register Transfer Level）级别的代码描述。代码生成后，就需要严格按照已制定的规格标准，通过仿真验证来反复检验代码设计的正确性。之后，用逻辑综合工具，把用硬件描述语言写成的 RTL 级的代码转成门级网表（NetList），以确保电路在面积、时序等目标参数上达到标准。逻辑综合完成后需要进行静态时序分析，套用特定的时序模型，针对特定电路分析其是否违反设计者给定的时序限制。整个设计流程是一个迭代的流程，任何一步不能满足要求都需要重复之前的步骤，甚至重新设计 RTL 代码。

作者：Wasintek  
链接：https://www.jianshu.com/p/a918b3a0545d  
来源：简书  
著作权归作者所有。商业转载请联系作者获得授权，非商业转载请注明出处。

---

  数字前端以设计架构为起点，以生成可以布局布线的网表为终点；是用设计的电路实现想法。

主要包括：基本的 RTL 编程和仿真，前端设计还可以包括 IC 系统设计、验证 (verification)、综合、STA、逻辑等值验证 (equivalence check)。其中 IC 系统设计最难掌握，它需要多年的 IC 设计经验和熟悉那个应用领域，就像软件行业的系统架构设计一样，而 RTL 编程和软件编程相当。

**3、HDL 编码**

  

使用硬件描述语言（VHDL，Verilog HDL，业界公司一般都是使用后者）将模块功能以代码来描述实现，也就是将实际的硬件电路功能通过 HDL 语言描述出来，形成 RTL（寄存器传输级）代码。

设计输入工具：具有强大的文本编辑功能，多种输入方法（VHDL，Verilog，状态转移图，模块图等），语法模板，语法检查，自动生产代码和文档等功能。如 Active-HDL, VisualVHDL/Verilog 等。

  

**4、功能仿真（功能验证）**

  

仿真验证就是检验编码设计的正确性，不符合规格要重新设计和编码。

  

你可以理解为验证就是为设计纠错的存在，这就是验证的价值体现，一个小问题没发现就直接去后端设计，最终流片失败，那带来的损失将是巨大的。因此，好的 IC 设计公司一般设计和验证的比例都是1:3。

  

设计和仿真验证是反复迭代的过程，直到验证结果显示完全符合规格标准。该部分称为前仿真。

  

先进行模块级仿真（IP Level）, 然后在放到一起片级仿真（chip level）。

  

仿真工具：Synopsys 的 VCS，Mentor ModelSim（Linux 版本为 Questasim），Cadence Verilog－XL，Cadence NC-Verilog。该部分个人一般使用 Modelsim，公司里应用最广泛的还是 VCS。

IP 级验证要用到基于 SystemVerilog 的 UVM 方法学，这个是属于验证工程师的范畴。

  

**5、逻辑综合――Logic Synthesis**

  

逻辑综合是个比较灵活的环节，有时放在前端，有时放在后端，不同公司不同安排。

  

仿真验证通过，进行逻辑综合。逻辑综合就是把 HDL 代码翻译成门级网表 netlist。

  

综合需要设定约束条件，就是你希望综合出来的电路在面积，时序等目标参数上达到的标准。逻辑综合需要基于特定的综合库，不同的库中，门电路基本标准单元（standard cell）的面积，时序参数是不一样的。所以，综合库不一样，综合出来的电路在时序，面积上是有差异的。一般来说，综合完成后需要再次做仿真验证（这个也称为后仿真）

  

逻辑综合工具：Synopsys 的 Design Compiler，仿真工具选择上面的三种仿真工具均可。

**6、静态时序分析——STA**


**7、形式验证——Formality**

  

验证范畴，它是从功能上（STA 是时序上）对综合后的网表进行验证。

  

常用的就是等价性检查方法，以功能验证后的 HDL 设计为参考，对比综合后的网表功能，他们是否在功能上存在等价性。这样做是为了保证在逻辑综合过程中没有改变原先 HDL 描述的电路功能。

  

形式验证工具：Synopsys 的 Formality。

  

从设计程度上来讲，前端设计的结果就是得到了芯片的门级网表电路。


  
