TimeQuest Timing Analyzer report for RegFile
Fri Nov 08 16:53:52 2013
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'CLOCK_50'
 12. Slow Model Setup: 'KEY[1]'
 13. Slow Model Setup: 'pipereg:IF_ID|out1[26]'
 14. Slow Model Setup: 'clk_div:clockdiv|clock_1Mhz_reg'
 15. Slow Model Setup: 'clk_div:clockdiv|clock_1Khz_reg'
 16. Slow Model Setup: 'clk_div:clockdiv|clock_100hz_reg'
 17. Slow Model Setup: 'clk_div:clockdiv|clock_10Hz_reg'
 18. Slow Model Setup: 'clk_div:clockdiv|clock_100Khz_reg'
 19. Slow Model Setup: 'clk_div:clockdiv|clock_10Khz_reg'
 20. Slow Model Setup: 'SW[15]'
 21. Slow Model Hold: 'KEY[1]'
 22. Slow Model Hold: 'SW[15]'
 23. Slow Model Hold: 'CLOCK_50'
 24. Slow Model Hold: 'clk_div:clockdiv|clock_100Khz_reg'
 25. Slow Model Hold: 'clk_div:clockdiv|clock_100hz_reg'
 26. Slow Model Hold: 'clk_div:clockdiv|clock_10Hz_reg'
 27. Slow Model Hold: 'clk_div:clockdiv|clock_10Khz_reg'
 28. Slow Model Hold: 'clk_div:clockdiv|clock_1Khz_reg'
 29. Slow Model Hold: 'clk_div:clockdiv|clock_1Mhz_reg'
 30. Slow Model Hold: 'pipereg:IF_ID|out1[26]'
 31. Slow Model Minimum Pulse Width: 'KEY[1]'
 32. Slow Model Minimum Pulse Width: 'CLOCK_50'
 33. Slow Model Minimum Pulse Width: 'SW[15]'
 34. Slow Model Minimum Pulse Width: 'clk_div:clockdiv|clock_100Khz_reg'
 35. Slow Model Minimum Pulse Width: 'clk_div:clockdiv|clock_100hz_reg'
 36. Slow Model Minimum Pulse Width: 'clk_div:clockdiv|clock_10Hz_reg'
 37. Slow Model Minimum Pulse Width: 'clk_div:clockdiv|clock_10Khz_reg'
 38. Slow Model Minimum Pulse Width: 'clk_div:clockdiv|clock_1Khz_reg'
 39. Slow Model Minimum Pulse Width: 'clk_div:clockdiv|clock_1Mhz_reg'
 40. Slow Model Minimum Pulse Width: 'pipereg:IF_ID|out1[26]'
 41. Setup Times
 42. Hold Times
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Propagation Delay
 46. Minimum Propagation Delay
 47. Fast Model Setup Summary
 48. Fast Model Hold Summary
 49. Fast Model Recovery Summary
 50. Fast Model Removal Summary
 51. Fast Model Minimum Pulse Width Summary
 52. Fast Model Setup: 'CLOCK_50'
 53. Fast Model Setup: 'KEY[1]'
 54. Fast Model Setup: 'pipereg:IF_ID|out1[26]'
 55. Fast Model Setup: 'clk_div:clockdiv|clock_1Khz_reg'
 56. Fast Model Setup: 'clk_div:clockdiv|clock_1Mhz_reg'
 57. Fast Model Setup: 'clk_div:clockdiv|clock_100hz_reg'
 58. Fast Model Setup: 'clk_div:clockdiv|clock_10Hz_reg'
 59. Fast Model Setup: 'clk_div:clockdiv|clock_100Khz_reg'
 60. Fast Model Setup: 'clk_div:clockdiv|clock_10Khz_reg'
 61. Fast Model Setup: 'SW[15]'
 62. Fast Model Hold: 'SW[15]'
 63. Fast Model Hold: 'KEY[1]'
 64. Fast Model Hold: 'CLOCK_50'
 65. Fast Model Hold: 'clk_div:clockdiv|clock_100Khz_reg'
 66. Fast Model Hold: 'clk_div:clockdiv|clock_100hz_reg'
 67. Fast Model Hold: 'clk_div:clockdiv|clock_10Hz_reg'
 68. Fast Model Hold: 'clk_div:clockdiv|clock_10Khz_reg'
 69. Fast Model Hold: 'clk_div:clockdiv|clock_1Khz_reg'
 70. Fast Model Hold: 'clk_div:clockdiv|clock_1Mhz_reg'
 71. Fast Model Hold: 'pipereg:IF_ID|out1[26]'
 72. Fast Model Minimum Pulse Width: 'KEY[1]'
 73. Fast Model Minimum Pulse Width: 'CLOCK_50'
 74. Fast Model Minimum Pulse Width: 'SW[15]'
 75. Fast Model Minimum Pulse Width: 'clk_div:clockdiv|clock_100Khz_reg'
 76. Fast Model Minimum Pulse Width: 'clk_div:clockdiv|clock_100hz_reg'
 77. Fast Model Minimum Pulse Width: 'clk_div:clockdiv|clock_10Hz_reg'
 78. Fast Model Minimum Pulse Width: 'clk_div:clockdiv|clock_10Khz_reg'
 79. Fast Model Minimum Pulse Width: 'clk_div:clockdiv|clock_1Khz_reg'
 80. Fast Model Minimum Pulse Width: 'clk_div:clockdiv|clock_1Mhz_reg'
 81. Fast Model Minimum Pulse Width: 'pipereg:IF_ID|out1[26]'
 82. Setup Times
 83. Hold Times
 84. Clock to Output Times
 85. Minimum Clock to Output Times
 86. Propagation Delay
 87. Minimum Propagation Delay
 88. Multicorner Timing Analysis Summary
 89. Setup Times
 90. Hold Times
 91. Clock to Output Times
 92. Minimum Clock to Output Times
 93. Progagation Delay
 94. Minimum Progagation Delay
 95. Setup Transfers
 96. Hold Transfers
 97. Report TCCS
 98. Report RSKM
 99. Unconstrained Paths
100. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; RegFile                                                           ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                               ;
+-----------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------+
; Clock Name                        ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                               ;
+-----------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------+
; clk_div:clockdiv|clock_1Khz_reg   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_div:clockdiv|clock_1Khz_reg }   ;
; clk_div:clockdiv|clock_1Mhz_reg   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_div:clockdiv|clock_1Mhz_reg }   ;
; clk_div:clockdiv|clock_10Hz_reg   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_div:clockdiv|clock_10Hz_reg }   ;
; clk_div:clockdiv|clock_10Khz_reg  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_div:clockdiv|clock_10Khz_reg }  ;
; clk_div:clockdiv|clock_100hz_reg  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_div:clockdiv|clock_100hz_reg }  ;
; clk_div:clockdiv|clock_100Khz_reg ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_div:clockdiv|clock_100Khz_reg } ;
; CLOCK_50                          ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 }                          ;
; KEY[1]                            ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { KEY[1] }                            ;
; pipereg:IF_ID|out1[26]            ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { pipereg:IF_ID|out1[26] }            ;
; SW[15]                            ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { SW[15] }                            ;
+-----------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                                           ;
+-------------+-----------------+-----------------------------------+---------------------------------------------------------------+
; Fmax        ; Restricted Fmax ; Clock Name                        ; Note                                                          ;
+-------------+-----------------+-----------------------------------+---------------------------------------------------------------+
; 55.29 MHz   ; 55.29 MHz       ; KEY[1]                            ;                                                               ;
; 202.72 MHz  ; 202.72 MHz      ; CLOCK_50                          ;                                                               ;
; 793.65 MHz  ; 500.0 MHz       ; clk_div:clockdiv|clock_1Khz_reg   ; limit due to high minimum pulse width violation (tch)         ;
; 793.65 MHz  ; 500.0 MHz       ; clk_div:clockdiv|clock_1Mhz_reg   ; limit due to high minimum pulse width violation (tch)         ;
; 827.81 MHz  ; 500.0 MHz       ; clk_div:clockdiv|clock_100hz_reg  ; limit due to high minimum pulse width violation (tch)         ;
; 934.58 MHz  ; 500.0 MHz       ; clk_div:clockdiv|clock_10Hz_reg   ; limit due to high minimum pulse width violation (tch)         ;
; 935.45 MHz  ; 500.0 MHz       ; clk_div:clockdiv|clock_100Khz_reg ; limit due to high minimum pulse width violation (tch)         ;
; 941.62 MHz  ; 500.0 MHz       ; clk_div:clockdiv|clock_10Khz_reg  ; limit due to high minimum pulse width violation (tch)         ;
; 5747.13 MHz ; 450.05 MHz      ; SW[15]                            ; limit due to minimum period restriction (max I/O toggle rate) ;
+-------------+-----------------+-----------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------------------------+
; Slow Model Setup Summary                                    ;
+-----------------------------------+---------+---------------+
; Clock                             ; Slack   ; End Point TNS ;
+-----------------------------------+---------+---------------+
; CLOCK_50                          ; -11.412 ; -174.693      ;
; KEY[1]                            ; -8.544  ; -6079.390     ;
; pipereg:IF_ID|out1[26]            ; -3.527  ; -10.506       ;
; clk_div:clockdiv|clock_1Mhz_reg   ; -0.260  ; -0.332        ;
; clk_div:clockdiv|clock_1Khz_reg   ; -0.260  ; -0.305        ;
; clk_div:clockdiv|clock_100hz_reg  ; -0.208  ; -0.275        ;
; clk_div:clockdiv|clock_10Hz_reg   ; -0.070  ; -0.140        ;
; clk_div:clockdiv|clock_100Khz_reg ; -0.069  ; -0.151        ;
; clk_div:clockdiv|clock_10Khz_reg  ; -0.062  ; -0.097        ;
; SW[15]                            ; 0.413   ; 0.000         ;
+-----------------------------------+---------+---------------+


+------------------------------------------------------------+
; Slow Model Hold Summary                                    ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; KEY[1]                            ; -0.793 ; -1.585        ;
; SW[15]                            ; -0.775 ; -3.808        ;
; CLOCK_50                          ; 0.133  ; 0.000         ;
; clk_div:clockdiv|clock_100Khz_reg ; 0.391  ; 0.000         ;
; clk_div:clockdiv|clock_100hz_reg  ; 0.391  ; 0.000         ;
; clk_div:clockdiv|clock_10Hz_reg   ; 0.391  ; 0.000         ;
; clk_div:clockdiv|clock_10Khz_reg  ; 0.391  ; 0.000         ;
; clk_div:clockdiv|clock_1Khz_reg   ; 0.391  ; 0.000         ;
; clk_div:clockdiv|clock_1Mhz_reg   ; 0.391  ; 0.000         ;
; pipereg:IF_ID|out1[26]            ; 2.887  ; 0.000         ;
+-----------------------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                     ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; KEY[1]                            ; -2.000 ; -3562.222     ;
; CLOCK_50                          ; -1.380 ; -76.380       ;
; SW[15]                            ; -1.222 ; -1.222        ;
; clk_div:clockdiv|clock_100Khz_reg ; -0.500 ; -4.000        ;
; clk_div:clockdiv|clock_100hz_reg  ; -0.500 ; -4.000        ;
; clk_div:clockdiv|clock_10Hz_reg   ; -0.500 ; -4.000        ;
; clk_div:clockdiv|clock_10Khz_reg  ; -0.500 ; -4.000        ;
; clk_div:clockdiv|clock_1Khz_reg   ; -0.500 ; -4.000        ;
; clk_div:clockdiv|clock_1Mhz_reg   ; -0.500 ; -4.000        ;
; pipereg:IF_ID|out1[26]            ; 0.500  ; 0.000         ;
+-----------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK_50'                                                                                                                                                                                                               ;
+---------+-----------------------------------------------------------------------------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                                                                       ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------------------------------------------------------------------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; -11.412 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a0~portb_address_reg0  ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.428     ; 9.020      ;
; -11.412 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a0~portb_address_reg1  ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.428     ; 9.020      ;
; -11.412 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a0~portb_address_reg2  ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.428     ; 9.020      ;
; -11.412 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a0~portb_address_reg3  ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.428     ; 9.020      ;
; -11.412 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a0~portb_address_reg4  ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.428     ; 9.020      ;
; -11.412 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a0~portb_address_reg5  ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.428     ; 9.020      ;
; -11.412 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a0~portb_address_reg6  ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.428     ; 9.020      ;
; -11.412 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a0~portb_address_reg7  ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.428     ; 9.020      ;
; -11.412 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a0~portb_address_reg8  ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.428     ; 9.020      ;
; -11.412 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a0~portb_address_reg9  ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.428     ; 9.020      ;
; -11.400 ; RegModule:reg_file|register[24][20]                                                                             ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.354     ; 9.082      ;
; -11.383 ; RegModule:reg_file|register[13][19]                                                                             ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.365     ; 9.054      ;
; -11.315 ; RegModule:reg_file|register[21][28]                                                                             ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.344     ; 9.007      ;
; -11.312 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a1~portb_address_reg0  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.468     ; 8.880      ;
; -11.312 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a1~portb_address_reg1  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.468     ; 8.880      ;
; -11.312 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a1~portb_address_reg2  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.468     ; 8.880      ;
; -11.312 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a1~portb_address_reg3  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.468     ; 8.880      ;
; -11.312 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a1~portb_address_reg4  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.468     ; 8.880      ;
; -11.312 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a1~portb_address_reg5  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.468     ; 8.880      ;
; -11.312 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a1~portb_address_reg6  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.468     ; 8.880      ;
; -11.312 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a1~portb_address_reg7  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.468     ; 8.880      ;
; -11.312 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a1~portb_address_reg8  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.468     ; 8.880      ;
; -11.312 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a1~portb_address_reg9  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.468     ; 8.880      ;
; -11.306 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a18~portb_address_reg0 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.458     ; 8.884      ;
; -11.306 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a18~portb_address_reg1 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.458     ; 8.884      ;
; -11.306 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a18~portb_address_reg2 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.458     ; 8.884      ;
; -11.306 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a18~portb_address_reg3 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.458     ; 8.884      ;
; -11.306 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a18~portb_address_reg4 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.458     ; 8.884      ;
; -11.306 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a18~portb_address_reg5 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.458     ; 8.884      ;
; -11.306 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a18~portb_address_reg6 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.458     ; 8.884      ;
; -11.306 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a18~portb_address_reg7 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.458     ; 8.884      ;
; -11.306 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a18~portb_address_reg8 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.458     ; 8.884      ;
; -11.306 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a18~portb_address_reg9 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.458     ; 8.884      ;
; -11.300 ; RegModule:reg_file|register[16][6]                                                                              ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.365     ; 8.971      ;
; -11.296 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a0~portb_address_reg0  ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.429     ; 8.903      ;
; -11.296 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a0~portb_address_reg1  ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.429     ; 8.903      ;
; -11.296 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a0~portb_address_reg2  ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.429     ; 8.903      ;
; -11.296 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a0~portb_address_reg3  ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.429     ; 8.903      ;
; -11.296 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a0~portb_address_reg4  ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.429     ; 8.903      ;
; -11.296 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a0~portb_address_reg5  ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.429     ; 8.903      ;
; -11.296 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a0~portb_address_reg6  ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.429     ; 8.903      ;
; -11.296 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a0~portb_address_reg7  ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.429     ; 8.903      ;
; -11.296 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a0~portb_address_reg8  ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.429     ; 8.903      ;
; -11.296 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a0~portb_address_reg9  ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.429     ; 8.903      ;
; -11.295 ; RegModule:reg_file|register[8][19]                                                                              ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.353     ; 8.978      ;
; -11.293 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a1~portb_address_reg0  ; LCD_Display:LCD_module|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.470     ; 8.859      ;
; -11.293 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a1~portb_address_reg1  ; LCD_Display:LCD_module|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.470     ; 8.859      ;
; -11.293 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a1~portb_address_reg2  ; LCD_Display:LCD_module|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.470     ; 8.859      ;
; -11.293 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a1~portb_address_reg3  ; LCD_Display:LCD_module|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.470     ; 8.859      ;
; -11.293 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a1~portb_address_reg4  ; LCD_Display:LCD_module|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.470     ; 8.859      ;
; -11.293 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a1~portb_address_reg5  ; LCD_Display:LCD_module|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.470     ; 8.859      ;
; -11.293 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a1~portb_address_reg6  ; LCD_Display:LCD_module|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.470     ; 8.859      ;
; -11.293 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a1~portb_address_reg7  ; LCD_Display:LCD_module|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.470     ; 8.859      ;
; -11.293 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a1~portb_address_reg8  ; LCD_Display:LCD_module|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.470     ; 8.859      ;
; -11.293 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a1~portb_address_reg9  ; LCD_Display:LCD_module|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.470     ; 8.859      ;
; -11.291 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a1~portb_address_reg0  ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.470     ; 8.857      ;
; -11.291 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a2~portb_address_reg0  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.443     ; 8.884      ;
; -11.291 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a1~portb_address_reg1  ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.470     ; 8.857      ;
; -11.291 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a1~portb_address_reg2  ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.470     ; 8.857      ;
; -11.291 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a1~portb_address_reg3  ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.470     ; 8.857      ;
; -11.291 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a1~portb_address_reg4  ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.470     ; 8.857      ;
; -11.291 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a1~portb_address_reg5  ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.470     ; 8.857      ;
; -11.291 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a1~portb_address_reg6  ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.470     ; 8.857      ;
; -11.291 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a1~portb_address_reg7  ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.470     ; 8.857      ;
; -11.291 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a1~portb_address_reg8  ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.470     ; 8.857      ;
; -11.291 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a1~portb_address_reg9  ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.470     ; 8.857      ;
; -11.291 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a2~portb_address_reg1  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.443     ; 8.884      ;
; -11.291 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a2~portb_address_reg2  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.443     ; 8.884      ;
; -11.291 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a2~portb_address_reg3  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.443     ; 8.884      ;
; -11.291 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a2~portb_address_reg4  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.443     ; 8.884      ;
; -11.291 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a2~portb_address_reg5  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.443     ; 8.884      ;
; -11.291 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a2~portb_address_reg6  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.443     ; 8.884      ;
; -11.291 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a2~portb_address_reg7  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.443     ; 8.884      ;
; -11.291 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a2~portb_address_reg8  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.443     ; 8.884      ;
; -11.291 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a2~portb_address_reg9  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.443     ; 8.884      ;
; -11.290 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a0~portb_address_reg0  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.429     ; 8.897      ;
; -11.290 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a0~portb_address_reg1  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.429     ; 8.897      ;
; -11.290 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a0~portb_address_reg2  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.429     ; 8.897      ;
; -11.290 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a0~portb_address_reg3  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.429     ; 8.897      ;
; -11.290 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a0~portb_address_reg4  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.429     ; 8.897      ;
; -11.290 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a0~portb_address_reg5  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.429     ; 8.897      ;
; -11.290 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a0~portb_address_reg6  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.429     ; 8.897      ;
; -11.290 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a0~portb_address_reg7  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.429     ; 8.897      ;
; -11.290 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a0~portb_address_reg8  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.429     ; 8.897      ;
; -11.290 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a0~portb_address_reg9  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.429     ; 8.897      ;
; -11.288 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a1~portb_address_reg0  ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.468     ; 8.856      ;
; -11.288 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a1~portb_address_reg1  ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.468     ; 8.856      ;
; -11.288 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a1~portb_address_reg2  ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.468     ; 8.856      ;
; -11.288 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a1~portb_address_reg3  ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.468     ; 8.856      ;
; -11.288 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a1~portb_address_reg4  ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.468     ; 8.856      ;
; -11.288 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a1~portb_address_reg5  ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.468     ; 8.856      ;
; -11.288 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a1~portb_address_reg6  ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.468     ; 8.856      ;
; -11.288 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a1~portb_address_reg7  ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.468     ; 8.856      ;
; -11.288 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a1~portb_address_reg8  ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.468     ; 8.856      ;
; -11.288 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a1~portb_address_reg9  ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.468     ; 8.856      ;
; -11.285 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a1~portb_address_reg0  ; LCD_Display:LCD_module|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.470     ; 8.851      ;
; -11.285 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a1~portb_address_reg1  ; LCD_Display:LCD_module|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.470     ; 8.851      ;
; -11.285 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a1~portb_address_reg2  ; LCD_Display:LCD_module|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.470     ; 8.851      ;
; -11.285 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a1~portb_address_reg3  ; LCD_Display:LCD_module|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.470     ; 8.851      ;
; -11.285 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a1~portb_address_reg4  ; LCD_Display:LCD_module|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.470     ; 8.851      ;
+---------+-----------------------------------------------------------------------------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'KEY[1]'                                                                                                                   ;
+--------+----------------------------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------+--------------+-------------+--------------+------------+------------+
; -8.544 ; pipereg:EX_MEM|rdout[2]                ; adder:ALU|result[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.009      ; 9.089      ;
; -8.542 ; pipereg:EX_MEM|rdout[2]                ; adder:ALU|result[28] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.021     ; 9.057      ;
; -8.525 ; pipereg:ID_EX|rtout[1]                 ; adder:ALU|result[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.009      ; 9.070      ;
; -8.523 ; pipereg:ID_EX|rtout[1]                 ; adder:ALU|result[28] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.021     ; 9.038      ;
; -8.470 ; pipereg:EX_MEM|rdout[2]                ; adder:ALU|result[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.022     ; 8.984      ;
; -8.451 ; pipereg:ID_EX|rtout[1]                 ; adder:ALU|result[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.022     ; 8.965      ;
; -8.426 ; pipereg:EX_MEM|rdout[0]                ; adder:ALU|result[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.009      ; 8.971      ;
; -8.424 ; pipereg:EX_MEM|rdout[0]                ; adder:ALU|result[28] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.021     ; 8.939      ;
; -8.405 ; pipereg:EX_MEM|rdout[2]                ; adder:ALU|result[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.012      ; 8.953      ;
; -8.396 ; pipereg:ID_EX|rtout[0]                 ; adder:ALU|result[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.009      ; 8.941      ;
; -8.394 ; pipereg:ID_EX|rtout[0]                 ; adder:ALU|result[28] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.021     ; 8.909      ;
; -8.387 ; control_pipe:MEM_WB_control|RegWrite_o ; adder:ALU|result[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.009      ; 8.932      ;
; -8.386 ; pipereg:EX_MEM|rdout[2]                ; adder:ALU|result[26] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.021     ; 8.901      ;
; -8.386 ; pipereg:ID_EX|rtout[1]                 ; adder:ALU|result[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.012      ; 8.934      ;
; -8.385 ; control_pipe:MEM_WB_control|RegWrite_o ; adder:ALU|result[28] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.021     ; 8.900      ;
; -8.367 ; pipereg:ID_EX|rtout[1]                 ; adder:ALU|result[26] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.021     ; 8.882      ;
; -8.352 ; pipereg:EX_MEM|rdout[0]                ; adder:ALU|result[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.022     ; 8.866      ;
; -8.347 ; pipereg:EX_MEM|rdout[4]                ; adder:ALU|result[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.009      ; 8.892      ;
; -8.345 ; pipereg:EX_MEM|rdout[4]                ; adder:ALU|result[28] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.021     ; 8.860      ;
; -8.322 ; pipereg:ID_EX|rtout[0]                 ; adder:ALU|result[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.022     ; 8.836      ;
; -8.319 ; pipereg:MEM_WB|rdout[2]                ; adder:ALU|result[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.009      ; 8.864      ;
; -8.317 ; pipereg:MEM_WB|rdout[2]                ; adder:ALU|result[28] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.021     ; 8.832      ;
; -8.313 ; control_pipe:MEM_WB_control|RegWrite_o ; adder:ALU|result[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.022     ; 8.827      ;
; -8.298 ; pipereg:ID_EX|rtout[2]                 ; adder:ALU|result[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.009      ; 8.843      ;
; -8.296 ; pipereg:ID_EX|rtout[2]                 ; adder:ALU|result[28] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.021     ; 8.811      ;
; -8.287 ; pipereg:EX_MEM|rdout[0]                ; adder:ALU|result[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.012      ; 8.835      ;
; -8.273 ; pipereg:EX_MEM|rdout[4]                ; adder:ALU|result[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.022     ; 8.787      ;
; -8.268 ; pipereg:EX_MEM|rdout[0]                ; adder:ALU|result[26] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.021     ; 8.783      ;
; -8.257 ; pipereg:ID_EX|rtout[0]                 ; adder:ALU|result[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.012      ; 8.805      ;
; -8.256 ; pipereg:EX_MEM|rdout[2]                ; adder:ALU|result[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.024     ; 8.768      ;
; -8.250 ; pipereg:EX_MEM|rdout[1]                ; adder:ALU|result[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.009      ; 8.795      ;
; -8.248 ; pipereg:EX_MEM|rdout[1]                ; adder:ALU|result[28] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.021     ; 8.763      ;
; -8.248 ; control_pipe:MEM_WB_control|RegWrite_o ; adder:ALU|result[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.012      ; 8.796      ;
; -8.245 ; pipereg:MEM_WB|rdout[2]                ; adder:ALU|result[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.022     ; 8.759      ;
; -8.238 ; pipereg:ID_EX|rtout[0]                 ; adder:ALU|result[26] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.021     ; 8.753      ;
; -8.237 ; pipereg:ID_EX|rtout[1]                 ; adder:ALU|result[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.024     ; 8.749      ;
; -8.232 ; pipereg:ID_EX|rsout[3]                 ; adder:ALU|result[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.009      ; 8.777      ;
; -8.230 ; pipereg:ID_EX|rsout[3]                 ; adder:ALU|result[28] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.021     ; 8.745      ;
; -8.229 ; control_pipe:MEM_WB_control|RegWrite_o ; adder:ALU|result[26] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.021     ; 8.744      ;
; -8.224 ; pipereg:ID_EX|rtout[2]                 ; adder:ALU|result[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.022     ; 8.738      ;
; -8.208 ; pipereg:EX_MEM|rdout[4]                ; adder:ALU|result[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.012      ; 8.756      ;
; -8.189 ; pipereg:EX_MEM|rdout[4]                ; adder:ALU|result[26] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.021     ; 8.704      ;
; -8.186 ; pipereg:EX_MEM|rdout[3]                ; adder:ALU|result[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.009      ; 8.731      ;
; -8.184 ; pipereg:EX_MEM|rdout[3]                ; adder:ALU|result[28] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.021     ; 8.699      ;
; -8.180 ; pipereg:MEM_WB|rdout[2]                ; adder:ALU|result[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.012      ; 8.728      ;
; -8.176 ; pipereg:EX_MEM|rdout[1]                ; adder:ALU|result[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.022     ; 8.690      ;
; -8.173 ; pipereg:ID_EX|rsout[0]                 ; adder:ALU|result[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.009      ; 8.718      ;
; -8.171 ; pipereg:ID_EX|rsout[0]                 ; adder:ALU|result[28] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.021     ; 8.686      ;
; -8.161 ; pipereg:MEM_WB|rdout[2]                ; adder:ALU|result[26] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.021     ; 8.676      ;
; -8.159 ; pipereg:ID_EX|rtout[2]                 ; adder:ALU|result[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.012      ; 8.707      ;
; -8.158 ; pipereg:ID_EX|rsout[3]                 ; adder:ALU|result[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.022     ; 8.672      ;
; -8.140 ; pipereg:ID_EX|rtout[2]                 ; adder:ALU|result[26] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.021     ; 8.655      ;
; -8.138 ; pipereg:EX_MEM|rdout[0]                ; adder:ALU|result[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.024     ; 8.650      ;
; -8.126 ; pipereg:MEM_WB|rdout[4]                ; adder:ALU|result[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.009      ; 8.671      ;
; -8.124 ; pipereg:MEM_WB|rdout[4]                ; adder:ALU|result[28] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.021     ; 8.639      ;
; -8.112 ; pipereg:EX_MEM|rdout[3]                ; adder:ALU|result[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.022     ; 8.626      ;
; -8.111 ; pipereg:EX_MEM|rdout[1]                ; adder:ALU|result[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.012      ; 8.659      ;
; -8.108 ; pipereg:ID_EX|rtout[0]                 ; adder:ALU|result[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.024     ; 8.620      ;
; -8.099 ; control_pipe:MEM_WB_control|RegWrite_o ; adder:ALU|result[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.024     ; 8.611      ;
; -8.099 ; pipereg:ID_EX|rsout[0]                 ; adder:ALU|result[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.022     ; 8.613      ;
; -8.093 ; pipereg:ID_EX|rsout[3]                 ; adder:ALU|result[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.012      ; 8.641      ;
; -8.092 ; pipereg:EX_MEM|rdout[1]                ; adder:ALU|result[26] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.021     ; 8.607      ;
; -8.092 ; pipereg:MEM_WB|rdout[3]                ; adder:ALU|result[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.009      ; 8.637      ;
; -8.090 ; pipereg:MEM_WB|rdout[3]                ; adder:ALU|result[28] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.021     ; 8.605      ;
; -8.089 ; pipereg:ID_EX|rtout[4]                 ; adder:ALU|result[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.009      ; 8.634      ;
; -8.089 ; pipereg:MEM_WB|rdout[1]                ; adder:ALU|result[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.009      ; 8.634      ;
; -8.087 ; pipereg:ID_EX|rtout[4]                 ; adder:ALU|result[28] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.021     ; 8.602      ;
; -8.087 ; pipereg:MEM_WB|rdout[1]                ; adder:ALU|result[28] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.021     ; 8.602      ;
; -8.074 ; pipereg:ID_EX|rsout[3]                 ; adder:ALU|result[26] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.021     ; 8.589      ;
; -8.068 ; pipereg:EX_MEM|rdout[2]                ; adder:ALU|result[25] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.024     ; 8.580      ;
; -8.059 ; pipereg:EX_MEM|rdout[4]                ; adder:ALU|result[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.024     ; 8.571      ;
; -8.052 ; pipereg:MEM_WB|rdout[4]                ; adder:ALU|result[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.022     ; 8.566      ;
; -8.049 ; pipereg:ID_EX|rtout[1]                 ; adder:ALU|result[25] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.024     ; 8.561      ;
; -8.047 ; pipereg:EX_MEM|rdout[3]                ; adder:ALU|result[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.012      ; 8.595      ;
; -8.034 ; pipereg:ID_EX|rsout[0]                 ; adder:ALU|result[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.012      ; 8.582      ;
; -8.031 ; pipereg:MEM_WB|rdout[2]                ; adder:ALU|result[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.024     ; 8.543      ;
; -8.029 ; pipereg:EX_MEM|rdout[2]                ; adder:ALU|result[23] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.009      ; 8.574      ;
; -8.028 ; pipereg:EX_MEM|rdout[3]                ; adder:ALU|result[26] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.021     ; 8.543      ;
; -8.024 ; pipereg:MEM_WB|rdout[0]                ; adder:ALU|result[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.009      ; 8.569      ;
; -8.022 ; pipereg:MEM_WB|rdout[0]                ; adder:ALU|result[28] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.021     ; 8.537      ;
; -8.018 ; pipereg:MEM_WB|rdout[3]                ; adder:ALU|result[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.022     ; 8.532      ;
; -8.015 ; pipereg:ID_EX|rtout[4]                 ; adder:ALU|result[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.022     ; 8.529      ;
; -8.015 ; pipereg:MEM_WB|rdout[1]                ; adder:ALU|result[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.022     ; 8.529      ;
; -8.015 ; pipereg:ID_EX|rsout[0]                 ; adder:ALU|result[26] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.021     ; 8.530      ;
; -8.010 ; pipereg:ID_EX|rtout[2]                 ; adder:ALU|result[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.024     ; 8.522      ;
; -8.010 ; pipereg:ID_EX|rtout[1]                 ; adder:ALU|result[23] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.009      ; 8.555      ;
; -7.987 ; pipereg:MEM_WB|rdout[4]                ; adder:ALU|result[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.012      ; 8.535      ;
; -7.968 ; pipereg:MEM_WB|rdout[4]                ; adder:ALU|result[26] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.021     ; 8.483      ;
; -7.962 ; pipereg:EX_MEM|rdout[1]                ; adder:ALU|result[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.024     ; 8.474      ;
; -7.953 ; pipereg:MEM_WB|rdout[3]                ; adder:ALU|result[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.012      ; 8.501      ;
; -7.950 ; pipereg:ID_EX|rtout[4]                 ; adder:ALU|result[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.012      ; 8.498      ;
; -7.950 ; pipereg:MEM_WB|rdout[0]                ; adder:ALU|result[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.022     ; 8.464      ;
; -7.950 ; pipereg:EX_MEM|rdout[0]                ; adder:ALU|result[25] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.024     ; 8.462      ;
; -7.950 ; pipereg:MEM_WB|rdout[1]                ; adder:ALU|result[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.012      ; 8.498      ;
; -7.948 ; pipereg:ID_EX|rsout[4]                 ; adder:ALU|result[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.009      ; 8.493      ;
; -7.946 ; pipereg:ID_EX|rsout[4]                 ; adder:ALU|result[28] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.021     ; 8.461      ;
; -7.945 ; control_pipe:EX_MEM_control|RegWrite_o ; adder:ALU|result[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.009      ; 8.490      ;
; -7.944 ; pipereg:ID_EX|rsout[3]                 ; adder:ALU|result[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.024     ; 8.456      ;
; -7.943 ; control_pipe:EX_MEM_control|RegWrite_o ; adder:ALU|result[28] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.021     ; 8.458      ;
; -7.934 ; pipereg:MEM_WB|rdout[3]                ; adder:ALU|result[26] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.021     ; 8.449      ;
+--------+----------------------------------------+----------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'pipereg:IF_ID|out1[26]'                                                                                                        ;
+--------+-----------------------+---------------------------------+--------------+------------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                         ; Launch Clock ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+---------------------------------+--------------+------------------------+--------------+------------+------------+
; -3.527 ; pipereg:IF_ID|out1[0] ; control:control_module|ALUOp[0] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -0.988     ; 1.938      ;
; -3.500 ; pipereg:IF_ID|out1[0] ; control:control_module|RegWrite ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.111     ; 1.950      ;
; -3.479 ; pipereg:IF_ID|out1[0] ; control:control_module|ALUOp[1] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.110     ; 1.933      ;
; -3.383 ; pipereg:IF_ID|out1[5] ; control:control_module|ALUOp[0] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -0.988     ; 1.794      ;
; -3.356 ; pipereg:IF_ID|out1[5] ; control:control_module|RegWrite ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.111     ; 1.806      ;
; -3.335 ; pipereg:IF_ID|out1[5] ; control:control_module|ALUOp[1] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.110     ; 1.789      ;
; -3.245 ; pipereg:IF_ID|out1[3] ; control:control_module|ALUOp[0] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -0.988     ; 1.656      ;
; -3.218 ; pipereg:IF_ID|out1[3] ; control:control_module|RegWrite ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.111     ; 1.668      ;
; -3.197 ; pipereg:IF_ID|out1[3] ; control:control_module|ALUOp[1] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.110     ; 1.651      ;
; -3.113 ; pipereg:IF_ID|out1[4] ; control:control_module|ALUOp[0] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -0.988     ; 1.524      ;
; -3.086 ; pipereg:IF_ID|out1[4] ; control:control_module|RegWrite ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.111     ; 1.536      ;
; -3.065 ; pipereg:IF_ID|out1[4] ; control:control_module|ALUOp[1] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.110     ; 1.519      ;
; -2.988 ; pipereg:IF_ID|out1[1] ; control:control_module|ALUOp[0] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -0.988     ; 1.399      ;
; -2.974 ; pipereg:IF_ID|out1[1] ; control:control_module|RegWrite ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.111     ; 1.424      ;
; -2.953 ; pipereg:IF_ID|out1[1] ; control:control_module|ALUOp[1] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.110     ; 1.407      ;
; -2.922 ; pipereg:IF_ID|out1[2] ; control:control_module|RegWrite ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.111     ; 1.372      ;
; -2.900 ; pipereg:IF_ID|out1[2] ; control:control_module|ALUOp[1] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.110     ; 1.354      ;
+--------+-----------------------+---------------------------------+--------------+------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_div:clockdiv|clock_1Mhz_reg'                                                                                                                                         ;
+--------+-----------------------------------+-----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -0.260 ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|clock_100Khz_int ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 1.296      ;
; -0.055 ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 1.091      ;
; -0.051 ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|clock_100Khz_int ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 1.087      ;
; -0.017 ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 1.053      ;
; 0.219  ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.817      ;
; 0.223  ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.813      ;
; 0.224  ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.812      ;
; 0.225  ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|clock_100Khz_int ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.811      ;
; 0.379  ; clk_div:clockdiv|clock_100Khz_int ; clk_div:clockdiv|clock_100Khz_int ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.657      ;
+--------+-----------------------------------+-----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_div:clockdiv|clock_1Khz_reg'                                                                                                                                       ;
+--------+----------------------------------+----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -0.260 ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|clock_100hz_int ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 1.296      ;
; -0.045 ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 1.081      ;
; -0.027 ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|clock_100hz_int ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 1.063      ;
; 0.003  ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 1.033      ;
; 0.228  ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.808      ;
; 0.231  ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|clock_100hz_int ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.805      ;
; 0.231  ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.805      ;
; 0.232  ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.804      ;
; 0.379  ; clk_div:clockdiv|clock_100hz_int ; clk_div:clockdiv|clock_100hz_int ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
+--------+----------------------------------+----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_div:clockdiv|clock_100hz_reg'                                                                                                                                      ;
+--------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                         ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; -0.208 ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|clock_10Hz_int ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 1.244      ;
; -0.051 ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 1.087      ;
; -0.048 ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|clock_10Hz_int ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 1.084      ;
; -0.016 ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 1.052      ;
; 0.218  ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 0.818      ;
; 0.218  ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 0.818      ;
; 0.223  ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 0.813      ;
; 0.223  ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|clock_10Hz_int ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 0.813      ;
; 0.379  ; clk_div:clockdiv|clock_10Hz_int ; clk_div:clockdiv|clock_10Hz_int ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 0.657      ;
+--------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_div:clockdiv|clock_10Hz_reg'                                                                                                                                   ;
+--------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -0.070 ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 1.106      ;
; -0.070 ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|clock_1Hz_int ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 1.106      ;
; -0.027 ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|clock_1Hz_int ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 1.063      ;
; 0.002  ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 1.034      ;
; 0.066  ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.970      ;
; 0.240  ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.796      ;
; 0.240  ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|clock_1Hz_int ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.796      ;
; 0.240  ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.796      ;
; 0.379  ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:clockdiv|clock_1Hz_int ; clk_div:clockdiv|clock_1Hz_int ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.657      ;
+--------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_div:clockdiv|clock_100Khz_reg'                                                                                                                                         ;
+--------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; -0.069 ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 1.105      ;
; -0.069 ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|clock_10Khz_int ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 1.105      ;
; -0.043 ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|clock_10Khz_int ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 1.079      ;
; -0.013 ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 1.049      ;
; 0.066  ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.970      ;
; 0.226  ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.810      ;
; 0.227  ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.809      ;
; 0.227  ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|clock_10Khz_int ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.809      ;
; 0.379  ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:clockdiv|clock_10Khz_int ; clk_div:clockdiv|clock_10Khz_int ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
+--------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_div:clockdiv|clock_10Khz_reg'                                                                                                                                      ;
+--------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                         ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; -0.062 ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|clock_1Khz_int ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 1.098      ;
; -0.034 ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 1.070      ;
; -0.031 ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|clock_1Khz_int ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 1.067      ;
; -0.001 ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 1.037      ;
; 0.055  ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.981      ;
; 0.055  ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.981      ;
; 0.239  ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|clock_1Khz_int ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.797      ;
; 0.241  ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.795      ;
; 0.379  ; clk_div:clockdiv|clock_1Khz_int ; clk_div:clockdiv|clock_1Khz_int ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
+--------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'SW[15]'                                                                                                        ;
+-------+-----------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.413 ; SW[15]    ; addtoled:variableadd_selector|addout[4] ; SW[15]       ; SW[15]      ; 0.500        ; 5.773      ; 4.998      ;
; 0.445 ; SW[15]    ; addtoled:variableadd_selector|addout[3] ; SW[15]       ; SW[15]      ; 0.500        ; 5.786      ; 5.017      ;
; 0.539 ; SW[15]    ; addtoled:variableadd_selector|addout[1] ; SW[15]       ; SW[15]      ; 0.500        ; 5.776      ; 5.007      ;
; 0.547 ; SW[15]    ; addtoled:variableadd_selector|addout[2] ; SW[15]       ; SW[15]      ; 0.500        ; 5.752      ; 5.029      ;
; 0.551 ; SW[15]    ; addtoled:variableadd_selector|addout[0] ; SW[15]       ; SW[15]      ; 0.500        ; 5.778      ; 5.006      ;
; 0.913 ; SW[15]    ; addtoled:variableadd_selector|addout[4] ; SW[15]       ; SW[15]      ; 1.000        ; 5.773      ; 4.998      ;
; 0.945 ; SW[15]    ; addtoled:variableadd_selector|addout[3] ; SW[15]       ; SW[15]      ; 1.000        ; 5.786      ; 5.017      ;
; 1.039 ; SW[15]    ; addtoled:variableadd_selector|addout[1] ; SW[15]       ; SW[15]      ; 1.000        ; 5.776      ; 5.007      ;
; 1.047 ; SW[15]    ; addtoled:variableadd_selector|addout[2] ; SW[15]       ; SW[15]      ; 1.000        ; 5.752      ; 5.029      ;
; 1.051 ; SW[15]    ; addtoled:variableadd_selector|addout[0] ; SW[15]       ; SW[15]      ; 1.000        ; 5.778      ; 5.006      ;
+-------+-----------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'KEY[1]'                                                                                                                                                ;
+--------+----------------------------------------+----------------------------------------+------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+------------------------+-------------+--------------+------------+------------+
; -0.793 ; control:control_module|RegWrite        ; control_pipe:ID_EX_control|RegWrite_o  ; pipereg:IF_ID|out1[26] ; KEY[1]      ; -0.500       ; 1.111      ; 0.084      ;
; -0.792 ; control:control_module|ALUOp[1]        ; control_pipe:ID_EX_control|ALUOp_o[1]  ; pipereg:IF_ID|out1[26] ; KEY[1]      ; -0.500       ; 1.110      ; 0.084      ;
; 0.391  ; RegModule:reg_file|register[1][0]      ; RegModule:reg_file|register[1][0]      ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; RegModule:reg_file|register[2][1]      ; RegModule:reg_file|register[2][1]      ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; RegModule:reg_file|register[4][2]      ; RegModule:reg_file|register[4][2]      ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; RegModule:reg_file|register[8][3]      ; RegModule:reg_file|register[8][3]      ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; RegModule:reg_file|register[16][4]     ; RegModule:reg_file|register[16][4]     ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.657      ;
; 0.458  ; control:control_module|ALUOp[0]        ; control_pipe:ID_EX_control|ALUOp_o[0]  ; pipereg:IF_ID|out1[26] ; KEY[1]      ; -0.500       ; 0.983      ; 1.207      ;
; 0.519  ; pipereg:IF_ID|out1[15]                 ; pipereg:ID_EX|rdout[4]                 ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.785      ;
; 0.521  ; pipereg:IF_ID|out1[12]                 ; pipereg:ID_EX|rdout[1]                 ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.787      ;
; 0.531  ; clockcounter:clock_counter|val[15]     ; clockcounter:clock_counter|val[15]     ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.797      ;
; 0.533  ; pipereg:EX_MEM|out2[4]                 ; pipereg:MEM_WB|out2[4]                 ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.799      ;
; 0.540  ; pipereg:EX_MEM|out2[1]                 ; pipereg:MEM_WB|out2[1]                 ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.806      ;
; 0.542  ; pipereg:EX_MEM|out2[10]                ; pipereg:MEM_WB|out2[10]                ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.808      ;
; 0.545  ; pipereg:EX_MEM|out2[25]                ; pipereg:MEM_WB|out2[25]                ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.811      ;
; 0.547  ; pipereg:EX_MEM|rdout[4]                ; pipereg:MEM_WB|rdout[4]                ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.813      ;
; 0.548  ; pipereg:IF_ID|out1[13]                 ; pipereg:ID_EX|rdout[2]                 ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.814      ;
; 0.645  ; pipereg:IF_ID|out1[11]                 ; pipereg:ID_EX|rdout[0]                 ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.911      ;
; 0.650  ; pipereg:IF_ID|out1[14]                 ; pipereg:ID_EX|rdout[3]                 ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.916      ;
; 0.660  ; pipereg:EX_MEM|out2[29]                ; pipereg:MEM_WB|out2[29]                ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.926      ;
; 0.661  ; pipereg:EX_MEM|out2[0]                 ; pipereg:MEM_WB|out2[0]                 ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.927      ;
; 0.661  ; pipereg:EX_MEM|out2[7]                 ; pipereg:MEM_WB|out2[7]                 ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.927      ;
; 0.666  ; pipereg:EX_MEM|out2[27]                ; pipereg:MEM_WB|out2[27]                ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.932      ;
; 0.671  ; control_pipe:EX_MEM_control|RegWrite_o ; control_pipe:MEM_WB_control|RegWrite_o ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.937      ;
; 0.677  ; pipereg:EX_MEM|out2[26]                ; pipereg:MEM_WB|out2[26]                ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.943      ;
; 0.706  ; pipereg:EX_MEM|out2[15]                ; pipereg:MEM_WB|out2[15]                ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.029      ; 1.001      ;
; 0.753  ; pipereg:EX_MEM|out2[14]                ; pipereg:MEM_WB|out2[14]                ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.019      ;
; 0.755  ; pipereg:EX_MEM|out2[21]                ; pipereg:MEM_WB|out2[21]                ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.021      ;
; 0.792  ; pipereg:EX_MEM|out2[30]                ; pipereg:MEM_WB|out2[30]                ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.058      ;
; 0.793  ; pipereg:EX_MEM|out2[20]                ; pipereg:MEM_WB|out2[20]                ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.059      ;
; 0.795  ; clockcounter:clock_counter|val[0]      ; clockcounter:clock_counter|val[0]      ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.061      ;
; 0.795  ; pipereg:EX_MEM|out2[18]                ; pipereg:MEM_WB|out2[18]                ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.061      ;
; 0.805  ; clockcounter:clock_counter|val[1]      ; clockcounter:clock_counter|val[1]      ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.071      ;
; 0.806  ; clockcounter:clock_counter|val[2]      ; clockcounter:clock_counter|val[2]      ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; clockcounter:clock_counter|val[4]      ; clockcounter:clock_counter|val[4]      ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; clockcounter:clock_counter|val[7]      ; clockcounter:clock_counter|val[7]      ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; clockcounter:clock_counter|val[9]      ; clockcounter:clock_counter|val[9]      ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; clockcounter:clock_counter|val[11]     ; clockcounter:clock_counter|val[11]     ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; clockcounter:clock_counter|val[13]     ; clockcounter:clock_counter|val[13]     ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; clockcounter:clock_counter|val[14]     ; clockcounter:clock_counter|val[14]     ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.072      ;
; 0.809  ; pipereg:EX_MEM|out2[8]                 ; pipereg:MEM_WB|out2[8]                 ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.075      ;
; 0.809  ; pipereg:IF_ID|out1[20]                 ; pipereg:ID_EX|out2[29]                 ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.075      ;
; 0.810  ; pipereg:IF_ID|out1[25]                 ; pipereg:ID_EX|out1[17]                 ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.076      ;
; 0.810  ; pipereg:IF_ID|out1[20]                 ; pipereg:ID_EX|out2[19]                 ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.076      ;
; 0.815  ; pipereg:EX_MEM|out2[6]                 ; pipereg:MEM_WB|out2[6]                 ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.081      ;
; 0.818  ; pipereg:EX_MEM|out2[24]                ; pipereg:MEM_WB|out2[24]                ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.084      ;
; 0.819  ; pipereg:EX_MEM|out2[5]                 ; pipereg:MEM_WB|out2[5]                 ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.085      ;
; 0.820  ; pipereg:EX_MEM|out2[17]                ; pipereg:MEM_WB|out2[17]                ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.086      ;
; 0.834  ; pipereg:IF_ID|out1[25]                 ; pipereg:ID_EX|out1[21]                 ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.100      ;
; 0.834  ; pipereg:IF_ID|out1[25]                 ; pipereg:ID_EX|out1[26]                 ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.100      ;
; 0.836  ; pipereg:IF_ID|out1[25]                 ; pipereg:ID_EX|out1[20]                 ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.102      ;
; 0.836  ; pipereg:IF_ID|out1[25]                 ; pipereg:ID_EX|out1[24]                 ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.102      ;
; 0.838  ; clockcounter:clock_counter|val[3]      ; clockcounter:clock_counter|val[3]      ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.104      ;
; 0.838  ; clockcounter:clock_counter|val[8]      ; clockcounter:clock_counter|val[8]      ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.104      ;
; 0.838  ; clockcounter:clock_counter|val[10]     ; clockcounter:clock_counter|val[10]     ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.104      ;
; 0.838  ; clockcounter:clock_counter|val[12]     ; clockcounter:clock_counter|val[12]     ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.104      ;
; 0.839  ; clockcounter:clock_counter|val[5]      ; clockcounter:clock_counter|val[5]      ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.105      ;
; 0.839  ; clockcounter:clock_counter|val[6]      ; clockcounter:clock_counter|val[6]      ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.105      ;
; 0.841  ; pipereg:EX_MEM|out2[11]                ; pipereg:MEM_WB|out2[11]                ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.107      ;
; 0.851  ; pipereg:EX_MEM|out2[3]                 ; pipereg:MEM_WB|out2[3]                 ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.117      ;
; 0.856  ; pipereg:EX_MEM|out2[28]                ; pipereg:MEM_WB|out2[28]                ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.122      ;
; 0.868  ; pipereg:EX_MEM|out2[9]                 ; pipereg:MEM_WB|out2[9]                 ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.134      ;
; 1.023  ; pipereg:EX_MEM|out2[12]                ; pipereg:MEM_WB|out2[12]                ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.009      ; 1.298      ;
; 1.048  ; pipereg:EX_MEM|out2[16]                ; pipereg:MEM_WB|out2[16]                ; KEY[1]                 ; KEY[1]      ; 0.000        ; -0.014     ; 1.300      ;
; 1.165  ; adder:ALU|result[30]                   ; pipereg:EX_MEM|out2[30]                ; KEY[1]                 ; KEY[1]      ; -0.500       ; 0.000      ; 0.931      ;
; 1.178  ; clockcounter:clock_counter|val[0]      ; clockcounter:clock_counter|val[1]      ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.444      ;
; 1.188  ; clockcounter:clock_counter|val[1]      ; clockcounter:clock_counter|val[2]      ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.454      ;
; 1.189  ; clockcounter:clock_counter|val[14]     ; clockcounter:clock_counter|val[15]     ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.455      ;
; 1.189  ; clockcounter:clock_counter|val[13]     ; clockcounter:clock_counter|val[14]     ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.455      ;
; 1.189  ; clockcounter:clock_counter|val[2]      ; clockcounter:clock_counter|val[3]      ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.455      ;
; 1.189  ; clockcounter:clock_counter|val[9]      ; clockcounter:clock_counter|val[10]     ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.455      ;
; 1.189  ; clockcounter:clock_counter|val[11]     ; clockcounter:clock_counter|val[12]     ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.455      ;
; 1.189  ; clockcounter:clock_counter|val[4]      ; clockcounter:clock_counter|val[5]      ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.455      ;
; 1.217  ; pipereg:EX_MEM|rdout[0]                ; pipereg:MEM_WB|rdout[0]                ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.483      ;
; 1.224  ; clockcounter:clock_counter|val[3]      ; clockcounter:clock_counter|val[4]      ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.490      ;
; 1.224  ; clockcounter:clock_counter|val[8]      ; clockcounter:clock_counter|val[9]      ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.490      ;
; 1.224  ; clockcounter:clock_counter|val[10]     ; clockcounter:clock_counter|val[11]     ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.490      ;
; 1.224  ; clockcounter:clock_counter|val[12]     ; clockcounter:clock_counter|val[13]     ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.490      ;
; 1.225  ; clockcounter:clock_counter|val[6]      ; clockcounter:clock_counter|val[7]      ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.491      ;
; 1.225  ; clockcounter:clock_counter|val[5]      ; clockcounter:clock_counter|val[6]      ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.491      ;
; 1.245  ; pipereg:ID_EX|rdout[1]                 ; pipereg:EX_MEM|rdout[1]                ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.511      ;
; 1.249  ; clockcounter:clock_counter|val[0]      ; clockcounter:clock_counter|val[2]      ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.515      ;
; 1.259  ; clockcounter:clock_counter|val[1]      ; clockcounter:clock_counter|val[3]      ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.525      ;
; 1.260  ; clockcounter:clock_counter|val[13]     ; clockcounter:clock_counter|val[15]     ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.526      ;
; 1.260  ; clockcounter:clock_counter|val[2]      ; clockcounter:clock_counter|val[4]      ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.526      ;
; 1.260  ; clockcounter:clock_counter|val[9]      ; clockcounter:clock_counter|val[11]     ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.526      ;
; 1.260  ; clockcounter:clock_counter|val[11]     ; clockcounter:clock_counter|val[13]     ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.526      ;
; 1.260  ; clockcounter:clock_counter|val[4]      ; clockcounter:clock_counter|val[6]      ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.526      ;
; 1.281  ; clockcounter:clock_counter|val[7]      ; clockcounter:clock_counter|val[8]      ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.547      ;
; 1.286  ; pipereg:IF_ID|out1[25]                 ; pipereg:ID_EX|out1[22]                 ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.552      ;
; 1.286  ; pipereg:IF_ID|out1[25]                 ; pipereg:ID_EX|out1[27]                 ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.552      ;
; 1.287  ; pipereg:IF_ID|out1[25]                 ; pipereg:ID_EX|out1[16]                 ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.553      ;
; 1.287  ; pipereg:IF_ID|out1[25]                 ; pipereg:ID_EX|out1[30]                 ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.553      ;
; 1.295  ; clockcounter:clock_counter|val[12]     ; clockcounter:clock_counter|val[14]     ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.561      ;
; 1.295  ; clockcounter:clock_counter|val[8]      ; clockcounter:clock_counter|val[10]     ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.561      ;
; 1.295  ; clockcounter:clock_counter|val[10]     ; clockcounter:clock_counter|val[12]     ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.561      ;
; 1.295  ; clockcounter:clock_counter|val[3]      ; clockcounter:clock_counter|val[5]      ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.561      ;
; 1.296  ; clockcounter:clock_counter|val[5]      ; clockcounter:clock_counter|val[7]      ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.562      ;
; 1.306  ; adder:ALU|result[28]                   ; pipereg:EX_MEM|out2[28]                ; KEY[1]                 ; KEY[1]      ; -0.500       ; 0.000      ; 1.072      ;
; 1.307  ; adder:ALU|result[21]                   ; pipereg:EX_MEM|out2[21]                ; KEY[1]                 ; KEY[1]      ; -0.500       ; 0.000      ; 1.073      ;
+--------+----------------------------------------+----------------------------------------+------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'SW[15]'                                                                                                          ;
+--------+-----------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.775 ; SW[15]    ; addtoled:variableadd_selector|addout[4] ; SW[15]       ; SW[15]      ; 0.000        ; 5.773      ; 4.998      ;
; -0.772 ; SW[15]    ; addtoled:variableadd_selector|addout[0] ; SW[15]       ; SW[15]      ; 0.000        ; 5.778      ; 5.006      ;
; -0.769 ; SW[15]    ; addtoled:variableadd_selector|addout[3] ; SW[15]       ; SW[15]      ; 0.000        ; 5.786      ; 5.017      ;
; -0.769 ; SW[15]    ; addtoled:variableadd_selector|addout[1] ; SW[15]       ; SW[15]      ; 0.000        ; 5.776      ; 5.007      ;
; -0.723 ; SW[15]    ; addtoled:variableadd_selector|addout[2] ; SW[15]       ; SW[15]      ; 0.000        ; 5.752      ; 5.029      ;
; -0.275 ; SW[15]    ; addtoled:variableadd_selector|addout[4] ; SW[15]       ; SW[15]      ; -0.500       ; 5.773      ; 4.998      ;
; -0.272 ; SW[15]    ; addtoled:variableadd_selector|addout[0] ; SW[15]       ; SW[15]      ; -0.500       ; 5.778      ; 5.006      ;
; -0.269 ; SW[15]    ; addtoled:variableadd_selector|addout[3] ; SW[15]       ; SW[15]      ; -0.500       ; 5.786      ; 5.017      ;
; -0.269 ; SW[15]    ; addtoled:variableadd_selector|addout[1] ; SW[15]       ; SW[15]      ; -0.500       ; 5.776      ; 5.007      ;
; -0.223 ; SW[15]    ; addtoled:variableadd_selector|addout[2] ; SW[15]       ; SW[15]      ; -0.500       ; 5.752      ; 5.029      ;
+--------+-----------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK_50'                                                                                                                                                                              ;
+-------+---------------------------------------------------+---------------------------------------------------+-----------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                         ; To Node                                           ; Launch Clock                      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------+---------------------------------------------------+-----------------------------------+-------------+--------------+------------+------------+
; 0.133 ; clk_div:clockdiv|clock_1Khz_int                   ; clk_div:clockdiv|clock_1Khz_reg                   ; clk_div:clockdiv|clock_10Khz_reg  ; CLOCK_50    ; 0.000        ; 0.391      ; 0.790      ;
; 0.168 ; clk_div:clockdiv|clock_10Khz_int                  ; clk_div:clockdiv|clock_10Khz_reg                  ; clk_div:clockdiv|clock_100Khz_reg ; CLOCK_50    ; 0.000        ; 0.369      ; 0.803      ;
; 0.175 ; clk_div:clockdiv|clock_100hz_int                  ; clk_div:clockdiv|clock_100hz_reg                  ; clk_div:clockdiv|clock_1Khz_reg   ; CLOCK_50    ; 0.000        ; 0.481      ; 0.922      ;
; 0.189 ; clk_div:clockdiv|clock_1Hz_int                    ; clk_div:clockdiv|clock_1Hz_reg                    ; clk_div:clockdiv|clock_10Hz_reg   ; CLOCK_50    ; 0.000        ; 0.327      ; 0.782      ;
; 0.326 ; clk_div:clockdiv|clock_100Khz_int                 ; clk_div:clockdiv|clock_100Khz_reg                 ; clk_div:clockdiv|clock_1Mhz_reg   ; CLOCK_50    ; 0.000        ; 0.391      ; 0.983      ;
; 0.391 ; LCD_Display:LCD_module|next_command.RESET2        ; LCD_Display:LCD_module|next_command.RESET2        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; LCD_Display:LCD_module|next_command.RESET3        ; LCD_Display:LCD_module|next_command.RESET3        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; LCD_Display:LCD_module|next_command.FUNC_SET      ; LCD_Display:LCD_module|next_command.FUNC_SET      ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; LCD_Display:LCD_module|next_command.DISPLAY_OFF   ; LCD_Display:LCD_module|next_command.DISPLAY_OFF   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; LCD_Display:LCD_module|next_command.DISPLAY_CLEAR ; LCD_Display:LCD_module|next_command.DISPLAY_CLEAR ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; LCD_Display:LCD_module|next_command.DISPLAY_ON    ; LCD_Display:LCD_module|next_command.DISPLAY_ON    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; LCD_Display:LCD_module|next_command.MODE_SET      ; LCD_Display:LCD_module|next_command.MODE_SET      ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; LCD_Display:LCD_module|next_command.Print_String  ; LCD_Display:LCD_module|next_command.Print_String  ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; LCD_Display:LCD_module|LCD_RS                     ; LCD_Display:LCD_module|LCD_RS                     ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; LCD_Display:LCD_module|LCD_EN                     ; LCD_Display:LCD_module|LCD_EN                     ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; LCD_Display:LCD_module|DATA_BUS_VALUE[7]          ; LCD_Display:LCD_module|DATA_BUS_VALUE[7]          ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.445 ; clk_div:clockdiv|clock_10Hz_int                   ; clk_div:clockdiv|clock_10Hz_reg                   ; clk_div:clockdiv|clock_100hz_reg  ; CLOCK_50    ; 0.000        ; 0.251      ; 0.962      ;
; 0.530 ; LCD_Display:LCD_module|CLK_COUNT_400HZ[19]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[19]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.796      ;
; 0.535 ; LCD_Display:LCD_module|state.DISPLAY_CLEAR        ; LCD_Display:LCD_module|next_command.DISPLAY_ON    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.801      ;
; 0.541 ; LCD_Display:LCD_module|state.Print_String         ; LCD_Display:LCD_module|next_command.LINE2         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.807      ;
; 0.551 ; LCD_Display:LCD_module|state.LINE2                ; LCD_Display:LCD_module|DATA_BUS_VALUE[7]          ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.817      ;
; 0.558 ; clk_div:clockdiv|count_1Mhz[4]                    ; clk_div:clockdiv|clock_1Mhz_int                   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.824      ;
; 0.608 ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|state.DISPLAY_ON           ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.874      ;
; 0.608 ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|next_command.FUNC_SET      ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.874      ;
; 0.611 ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|state.RESET3               ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.877      ;
; 0.611 ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|state.DISPLAY_CLEAR        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.877      ;
; 0.614 ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|next_command.DISPLAY_OFF   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.880      ;
; 0.617 ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|next_command.RESET3        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.883      ;
; 0.618 ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|state.DISPLAY_OFF          ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.884      ;
; 0.620 ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|state.FUNC_SET             ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.886      ;
; 0.620 ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|next_command.DISPLAY_CLEAR ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.886      ;
; 0.621 ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|state.RESET2               ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.887      ;
; 0.621 ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|next_command.RESET2        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.887      ;
; 0.650 ; LCD_Display:LCD_module|next_command.RESET3        ; LCD_Display:LCD_module|state.RESET3               ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.916      ;
; 0.651 ; LCD_Display:LCD_module|next_command.DISPLAY_CLEAR ; LCD_Display:LCD_module|state.DISPLAY_CLEAR        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.917      ;
; 0.652 ; clk_div:clockdiv|count_1Mhz[6]                    ; clk_div:clockdiv|clock_1Mhz_int                   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.918      ;
; 0.656 ; LCD_Display:LCD_module|next_command.FUNC_SET      ; LCD_Display:LCD_module|state.FUNC_SET             ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.922      ;
; 0.659 ; LCD_Display:LCD_module|next_command.RETURN_HOME   ; LCD_Display:LCD_module|state.RETURN_HOME          ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.925      ;
; 0.663 ; LCD_Display:LCD_module|next_command.Print_String  ; LCD_Display:LCD_module|state.Print_String         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.929      ;
; 0.699 ; clk_div:clockdiv|clock_1Mhz_int                   ; clk_div:clockdiv|clock_1Mhz_reg                   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.965      ;
; 0.777 ; LCD_Display:LCD_module|next_command.MODE_SET      ; LCD_Display:LCD_module|state.MODE_SET             ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.043      ;
; 0.777 ; LCD_Display:LCD_module|next_command.DISPLAY_OFF   ; LCD_Display:LCD_module|state.DISPLAY_OFF          ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.043      ;
; 0.785 ; LCD_Display:LCD_module|next_command.RESET2        ; LCD_Display:LCD_module|state.RESET2               ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.051      ;
; 0.788 ; LCD_Display:LCD_module|CLK_COUNT_400HZ[1]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[1]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.054      ;
; 0.793 ; LCD_Display:LCD_module|next_command.LINE2         ; LCD_Display:LCD_module|state.LINE2                ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.059      ;
; 0.797 ; LCD_Display:LCD_module|CLK_COUNT_400HZ[10]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[10]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.063      ;
; 0.798 ; LCD_Display:LCD_module|CLK_COUNT_400HZ[3]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[3]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.064      ;
; 0.800 ; LCD_Display:LCD_module|state.RESET2               ; LCD_Display:LCD_module|next_command.RESET3        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.066      ;
; 0.802 ; LCD_Display:LCD_module|CLK_COUNT_400HZ[5]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[5]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.068      ;
; 0.804 ; clk_div:clockdiv|count_1Mhz[0]                    ; clk_div:clockdiv|count_1Mhz[0]                    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.070      ;
; 0.806 ; LCD_Display:LCD_module|CLK_COUNT_400HZ[8]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[8]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.807 ; LCD_Display:LCD_module|state.RESET3               ; LCD_Display:LCD_module|next_command.FUNC_SET      ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.073      ;
; 0.808 ; LCD_Display:LCD_module|CLK_COUNT_400HZ[11]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[11]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.074      ;
; 0.810 ; LCD_Display:LCD_module|CLK_COUNT_400HZ[7]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[7]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.076      ;
; 0.811 ; LCD_Display:LCD_module|CLK_COUNT_400HZ[9]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[9]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.077      ;
; 0.813 ; LCD_Display:LCD_module|CLK_COUNT_400HZ[12]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[12]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.079      ;
; 0.813 ; LCD_Display:LCD_module|state.Print_String         ; LCD_Display:LCD_module|next_command.RETURN_HOME   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.079      ;
; 0.814 ; LCD_Display:LCD_module|CLK_COUNT_400HZ[14]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[14]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.080      ;
; 0.814 ; LCD_Display:LCD_module|CLK_COUNT_400HZ[17]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[17]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.080      ;
; 0.817 ; LCD_Display:LCD_module|next_command.DISPLAY_ON    ; LCD_Display:LCD_module|state.DISPLAY_ON           ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.083      ;
; 0.821 ; clk_div:clockdiv|count_1Mhz[6]                    ; clk_div:clockdiv|count_1Mhz[6]                    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.087      ;
; 0.821 ; LCD_Display:LCD_module|CLK_COUNT_400HZ[0]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[0]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.087      ;
; 0.824 ; clk_div:clockdiv|count_1Mhz[1]                    ; clk_div:clockdiv|count_1Mhz[1]                    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.090      ;
; 0.825 ; clk_div:clockdiv|count_1Mhz[3]                    ; clk_div:clockdiv|count_1Mhz[3]                    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.091      ;
; 0.834 ; LCD_Display:LCD_module|CLK_COUNT_400HZ[2]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[2]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.100      ;
; 0.834 ; LCD_Display:LCD_module|CHAR_COUNT[0]              ; LCD_Display:LCD_module|CHAR_COUNT[0]              ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.100      ;
; 0.835 ; LCD_Display:LCD_module|CLK_COUNT_400HZ[4]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[4]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.101      ;
; 0.837 ; LCD_Display:LCD_module|CLK_COUNT_400HZ[18]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[18]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.103      ;
; 0.838 ; LCD_Display:LCD_module|CLK_COUNT_400HZ[6]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[6]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.104      ;
; 0.843 ; LCD_Display:LCD_module|state.RETURN_HOME          ; LCD_Display:LCD_module|DATA_BUS_VALUE[7]          ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.109      ;
; 0.844 ; LCD_Display:LCD_module|state.FUNC_SET             ; LCD_Display:LCD_module|next_command.DISPLAY_OFF   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.110      ;
; 0.845 ; LCD_Display:LCD_module|CLK_COUNT_400HZ[13]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[13]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.111      ;
; 0.846 ; LCD_Display:LCD_module|CLK_COUNT_400HZ[15]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[15]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.112      ;
; 0.847 ; LCD_Display:LCD_module|CLK_COUNT_400HZ[16]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[16]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.113      ;
; 0.848 ; LCD_Display:LCD_module|state.DISPLAY_OFF          ; LCD_Display:LCD_module|next_command.DISPLAY_CLEAR ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.114      ;
; 0.849 ; LCD_Display:LCD_module|CHAR_COUNT[4]              ; LCD_Display:LCD_module|CHAR_COUNT[4]              ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.115      ;
; 0.857 ; clk_div:clockdiv|count_1Mhz[2]                    ; clk_div:clockdiv|count_1Mhz[2]                    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.123      ;
; 0.858 ; clk_div:clockdiv|count_1Mhz[5]                    ; clk_div:clockdiv|count_1Mhz[5]                    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.124      ;
; 0.861 ; clk_div:clockdiv|count_1Mhz[4]                    ; clk_div:clockdiv|count_1Mhz[4]                    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.127      ;
; 0.862 ; clk_div:clockdiv|count_1Mhz[5]                    ; clk_div:clockdiv|clock_1Mhz_int                   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.128      ;
; 0.870 ; LCD_Display:LCD_module|CHAR_COUNT[2]              ; LCD_Display:LCD_module|CHAR_COUNT[2]              ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.136      ;
; 0.880 ; LCD_Display:LCD_module|CHAR_COUNT[1]              ; LCD_Display:LCD_module|CHAR_COUNT[1]              ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.146      ;
; 0.888 ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|next_command.DISPLAY_ON    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.154      ;
; 0.946 ; LCD_Display:LCD_module|CLK_400HZ_Enable           ; LCD_Display:LCD_module|state.RESET1               ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.212      ;
; 0.977 ; LCD_Display:LCD_module|state.DROP_LCD_EN          ; LCD_Display:LCD_module|LCD_RS                     ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.005      ; 1.248      ;
; 1.019 ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|LCD_EN                     ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.285      ;
; 1.026 ; LCD_Display:LCD_module|CLK_400HZ_Enable           ; LCD_Display:LCD_module|LCD_EN                     ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.004      ; 1.296      ;
; 1.054 ; LCD_Display:LCD_module|state.DISPLAY_ON           ; LCD_Display:LCD_module|next_command.MODE_SET      ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; -0.003     ; 1.317      ;
; 1.070 ; LCD_Display:LCD_module|state.DROP_LCD_EN          ; LCD_Display:LCD_module|next_command.LINE2         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.336      ;
; 1.078 ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|state.MODE_SET             ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; -0.003     ; 1.341      ;
; 1.082 ; LCD_Display:LCD_module|CLK_COUNT_400HZ[12]        ; LCD_Display:LCD_module|CLK_400HZ_Enable           ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.348      ;
; 1.082 ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|state.Print_String         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; -0.003     ; 1.345      ;
; 1.083 ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|next_command.MODE_SET      ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; -0.003     ; 1.346      ;
; 1.085 ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|state.LINE2                ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; -0.003     ; 1.348      ;
; 1.086 ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|state.RETURN_HOME          ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; -0.003     ; 1.349      ;
; 1.137 ; clk_div:clockdiv|clock_1Hz_reg                    ; clk_div:clockdiv|clock_1Hz                        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; -0.067     ; 1.336      ;
; 1.146 ; LCD_Display:LCD_module|CLK_400HZ_Enable           ; LCD_Display:LCD_module|state.DROP_LCD_EN          ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.001      ; 1.413      ;
; 1.146 ; LCD_Display:LCD_module|CLK_400HZ_Enable           ; LCD_Display:LCD_module|next_command.MODE_SET      ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.001      ; 1.413      ;
; 1.146 ; LCD_Display:LCD_module|CLK_400HZ_Enable           ; LCD_Display:LCD_module|state.MODE_SET             ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.001      ; 1.413      ;
; 1.146 ; LCD_Display:LCD_module|CLK_400HZ_Enable           ; LCD_Display:LCD_module|next_command.RETURN_HOME   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.001      ; 1.413      ;
+-------+---------------------------------------------------+---------------------------------------------------+-----------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_div:clockdiv|clock_100Khz_reg'                                                                                                                                         ;
+-------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; 0.391 ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:clockdiv|clock_10Khz_int ; clk_div:clockdiv|clock_10Khz_int ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.543 ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.809      ;
; 0.543 ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|clock_10Khz_int ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.809      ;
; 0.544 ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.810      ;
; 0.704 ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.970      ;
; 0.783 ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 1.049      ;
; 0.813 ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|clock_10Khz_int ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 1.079      ;
; 0.839 ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 1.105      ;
; 0.839 ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|clock_10Khz_int ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 1.105      ;
+-------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_div:clockdiv|clock_100hz_reg'                                                                                                                                      ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; 0.391 ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:clockdiv|clock_10Hz_int ; clk_div:clockdiv|clock_10Hz_int ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.547 ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 0.813      ;
; 0.547 ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|clock_10Hz_int ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 0.813      ;
; 0.552 ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 0.818      ;
; 0.552 ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 0.818      ;
; 0.786 ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 1.052      ;
; 0.818 ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|clock_10Hz_int ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 1.084      ;
; 0.821 ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 1.087      ;
; 0.978 ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|clock_10Hz_int ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 1.244      ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_div:clockdiv|clock_10Hz_reg'                                                                                                                                   ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.391 ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:clockdiv|clock_1Hz_int ; clk_div:clockdiv|clock_1Hz_int ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.530 ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.796      ;
; 0.530 ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.796      ;
; 0.530 ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|clock_1Hz_int ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.796      ;
; 0.704 ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.970      ;
; 0.768 ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 1.034      ;
; 0.797 ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|clock_1Hz_int ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 1.063      ;
; 0.840 ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 1.106      ;
; 0.840 ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|clock_1Hz_int ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 1.106      ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_div:clockdiv|clock_10Khz_reg'                                                                                                                                      ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; 0.391 ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:clockdiv|clock_1Khz_int ; clk_div:clockdiv|clock_1Khz_int ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.529 ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.795      ;
; 0.531 ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|clock_1Khz_int ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.797      ;
; 0.715 ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.981      ;
; 0.715 ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.981      ;
; 0.771 ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 1.037      ;
; 0.801 ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|clock_1Khz_int ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 1.067      ;
; 0.804 ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 1.070      ;
; 0.832 ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|clock_1Khz_int ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 1.098      ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_div:clockdiv|clock_1Khz_reg'                                                                                                                                       ;
+-------+----------------------------------+----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.391 ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:clockdiv|clock_100hz_int ; clk_div:clockdiv|clock_100hz_int ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.538 ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.804      ;
; 0.539 ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.805      ;
; 0.539 ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|clock_100hz_int ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.805      ;
; 0.542 ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.808      ;
; 0.767 ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 1.033      ;
; 0.797 ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|clock_100hz_int ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 1.063      ;
; 0.815 ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 1.081      ;
; 1.030 ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|clock_100hz_int ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 1.296      ;
+-------+----------------------------------+----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_div:clockdiv|clock_1Mhz_reg'                                                                                                                                         ;
+-------+-----------------------------------+-----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.391 ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:clockdiv|clock_100Khz_int ; clk_div:clockdiv|clock_100Khz_int ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.545 ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|clock_100Khz_int ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.811      ;
; 0.546 ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.812      ;
; 0.547 ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.813      ;
; 0.551 ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.817      ;
; 0.787 ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 1.053      ;
; 0.821 ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|clock_100Khz_int ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 1.087      ;
; 0.825 ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 1.091      ;
; 1.030 ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|clock_100Khz_int ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 1.296      ;
+-------+-----------------------------------+-----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'pipereg:IF_ID|out1[26]'                                                                                                        ;
+-------+-----------------------+---------------------------------+--------------+------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                         ; Launch Clock ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+---------------------------------+--------------+------------------------+--------------+------------+------------+
; 2.887 ; pipereg:IF_ID|out1[1] ; control:control_module|ALUOp[0] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -0.988     ; 1.399      ;
; 2.964 ; pipereg:IF_ID|out1[2] ; control:control_module|ALUOp[1] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -1.110     ; 1.354      ;
; 2.983 ; pipereg:IF_ID|out1[2] ; control:control_module|RegWrite ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -1.111     ; 1.372      ;
; 3.012 ; pipereg:IF_ID|out1[4] ; control:control_module|ALUOp[0] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -0.988     ; 1.524      ;
; 3.017 ; pipereg:IF_ID|out1[1] ; control:control_module|ALUOp[1] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -1.110     ; 1.407      ;
; 3.035 ; pipereg:IF_ID|out1[1] ; control:control_module|RegWrite ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -1.111     ; 1.424      ;
; 3.129 ; pipereg:IF_ID|out1[4] ; control:control_module|ALUOp[1] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -1.110     ; 1.519      ;
; 3.144 ; pipereg:IF_ID|out1[3] ; control:control_module|ALUOp[0] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -0.988     ; 1.656      ;
; 3.147 ; pipereg:IF_ID|out1[4] ; control:control_module|RegWrite ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -1.111     ; 1.536      ;
; 3.261 ; pipereg:IF_ID|out1[3] ; control:control_module|ALUOp[1] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -1.110     ; 1.651      ;
; 3.279 ; pipereg:IF_ID|out1[3] ; control:control_module|RegWrite ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -1.111     ; 1.668      ;
; 3.282 ; pipereg:IF_ID|out1[5] ; control:control_module|ALUOp[0] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -0.988     ; 1.794      ;
; 3.399 ; pipereg:IF_ID|out1[5] ; control:control_module|ALUOp[1] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -1.110     ; 1.789      ;
; 3.417 ; pipereg:IF_ID|out1[5] ; control:control_module|RegWrite ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -1.111     ; 1.806      ;
; 3.426 ; pipereg:IF_ID|out1[0] ; control:control_module|ALUOp[0] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -0.988     ; 1.938      ;
; 3.543 ; pipereg:IF_ID|out1[0] ; control:control_module|ALUOp[1] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -1.110     ; 1.933      ;
; 3.561 ; pipereg:IF_ID|out1[0] ; control:control_module|RegWrite ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -1.111     ; 1.950      ;
+-------+-----------------------+---------------------------------+--------------+------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'KEY[1]'                                                                                                                                                          ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                                                                          ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a10~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a10~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg8 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg8 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg9 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg9 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~portb_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~portb_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~portb_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~portb_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~portb_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~portb_address_reg2 ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_50'                                                                                            ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                            ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CHAR_COUNT[0]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CHAR_COUNT[0]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CHAR_COUNT[1]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CHAR_COUNT[1]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CHAR_COUNT[2]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CHAR_COUNT[2]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CHAR_COUNT[3]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CHAR_COUNT[3]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CHAR_COUNT[4]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CHAR_COUNT[4]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_400HZ_Enable           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_400HZ_Enable           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[10]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[10]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[11]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[11]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[12]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[12]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[13]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[13]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[14]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[14]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[15]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[15]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[16]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[16]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[17]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[17]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[18]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[18]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[19]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[19]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[3]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[3]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[4]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[4]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[5]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[5]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[6]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[6]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[7]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[7]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[8]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[8]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[9]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[9]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[2]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[3]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[3]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[4]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[4]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[5]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[5]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[6]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[6]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[7]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[7]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|LCD_EN                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|LCD_EN                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|LCD_RS                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|LCD_RS                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.DISPLAY_CLEAR ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.DISPLAY_CLEAR ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.DISPLAY_OFF   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.DISPLAY_OFF   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.DISPLAY_ON    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.DISPLAY_ON    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.FUNC_SET      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.FUNC_SET      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.LINE2         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.LINE2         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.MODE_SET      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.MODE_SET      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.Print_String  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.Print_String  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.RESET2        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.RESET2        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.RESET3        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.RESET3        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.RETURN_HOME   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.RETURN_HOME   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|state.DISPLAY_CLEAR        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|state.DISPLAY_CLEAR        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|state.DISPLAY_OFF          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|state.DISPLAY_OFF          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|state.DISPLAY_ON           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|state.DISPLAY_ON           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|state.DROP_LCD_EN          ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'SW[15]'                                                                                           ;
+--------+--------------+----------------+------------------+--------+------------+--------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                           ;
+--------+--------------+----------------+------------------+--------+------------+--------------------------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; SW[15] ; Rise       ; SW[15]                                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; SW[15]|combout                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; SW[15]|combout                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; addtoled:variableadd_selector|addout[0]          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; addtoled:variableadd_selector|addout[0]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; addtoled:variableadd_selector|addout[1]          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; addtoled:variableadd_selector|addout[1]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; addtoled:variableadd_selector|addout[2]          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; addtoled:variableadd_selector|addout[2]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; addtoled:variableadd_selector|addout[3]          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; addtoled:variableadd_selector|addout[3]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; addtoled:variableadd_selector|addout[4]          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; addtoled:variableadd_selector|addout[4]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; variableadd_selector|addout[0]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Fall       ; variableadd_selector|addout[0]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; variableadd_selector|addout[1]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Fall       ; variableadd_selector|addout[1]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; variableadd_selector|addout[2]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Fall       ; variableadd_selector|addout[2]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; variableadd_selector|addout[3]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Fall       ; variableadd_selector|addout[3]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; variableadd_selector|addout[4]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Fall       ; variableadd_selector|addout[4]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; variableadd_selector|addout[4]~2clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Fall       ; variableadd_selector|addout[4]~2clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; variableadd_selector|addout[4]~2clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Fall       ; variableadd_selector|addout[4]~2clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; variableadd_selector|addout[4]~2|combout         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Fall       ; variableadd_selector|addout[4]~2|combout         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; variableadd_selector|addout[4]~2|datad           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; variableadd_selector|addout[4]~2|datad           ;
+--------+--------------+----------------+------------------+--------+------------+--------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_div:clockdiv|clock_100Khz_reg'                                                                                     ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+--------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                             ; Clock Edge ; Target                                     ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+--------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clk_div:clockdiv|clock_10Khz_int           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clk_div:clockdiv|clock_10Khz_int           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clk_div:clockdiv|count_10Khz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clk_div:clockdiv|count_10Khz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clk_div:clockdiv|count_10Khz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clk_div:clockdiv|count_10Khz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clk_div:clockdiv|count_10Khz[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clk_div:clockdiv|count_10Khz[2]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|clock_100Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|clock_100Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|clock_100Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|clock_100Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|clock_100Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|clock_100Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|clock_10Khz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|clock_10Khz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|count_10Khz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|count_10Khz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|count_10Khz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|count_10Khz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|count_10Khz[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|count_10Khz[2]|clk                ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+--------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_div:clockdiv|clock_100hz_reg'                                                                                    ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                            ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clk_div:clockdiv|clock_10Hz_int           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clk_div:clockdiv|clock_10Hz_int           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clk_div:clockdiv|count_10hz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clk_div:clockdiv|count_10hz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clk_div:clockdiv|count_10hz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clk_div:clockdiv|count_10hz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clk_div:clockdiv|count_10hz[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clk_div:clockdiv|count_10hz[2]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|clock_100hz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|clock_100hz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|clock_100hz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|clock_100hz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|clock_100hz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|clock_100hz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|clock_10Hz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|clock_10Hz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|count_10hz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|count_10hz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|count_10hz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|count_10hz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|count_10hz[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|count_10hz[2]|clk                ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_div:clockdiv|clock_10Hz_reg'                                                                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clk_div:clockdiv|clock_1Hz_int           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clk_div:clockdiv|clock_1Hz_int           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clk_div:clockdiv|count_1hz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clk_div:clockdiv|count_1hz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clk_div:clockdiv|count_1hz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clk_div:clockdiv|count_1hz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clk_div:clockdiv|count_1hz[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clk_div:clockdiv|count_1hz[2]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|clock_10Hz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|clock_10Hz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|clock_10Hz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|clock_10Hz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|clock_10Hz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|clock_10Hz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|clock_1Hz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|clock_1Hz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|count_1hz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|count_1hz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|count_1hz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|count_1hz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|count_1hz[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|count_1hz[2]|clk                ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_div:clockdiv|clock_10Khz_reg'                                                                                    ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                            ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clk_div:clockdiv|clock_1Khz_int           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clk_div:clockdiv|clock_1Khz_int           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clk_div:clockdiv|count_1Khz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clk_div:clockdiv|count_1Khz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clk_div:clockdiv|count_1Khz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clk_div:clockdiv|count_1Khz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clk_div:clockdiv|count_1Khz[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clk_div:clockdiv|count_1Khz[2]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|clock_10Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|clock_10Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|clock_10Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|clock_10Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|clock_10Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|clock_10Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|clock_1Khz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|clock_1Khz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|count_1Khz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|count_1Khz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|count_1Khz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|count_1Khz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|count_1Khz[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|count_1Khz[2]|clk                ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_div:clockdiv|clock_1Khz_reg'                                                                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clk_div:clockdiv|clock_100hz_int         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clk_div:clockdiv|clock_100hz_int         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clk_div:clockdiv|count_100hz[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clk_div:clockdiv|count_100hz[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clk_div:clockdiv|count_100hz[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clk_div:clockdiv|count_100hz[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clk_div:clockdiv|count_100hz[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clk_div:clockdiv|count_100hz[2]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|clock_100hz_int|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|clock_100hz_int|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|clock_1Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|clock_1Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|clock_1Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|clock_1Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|clock_1Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|clock_1Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|count_100hz[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|count_100hz[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|count_100hz[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|count_100hz[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|count_100hz[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|count_100hz[2]|clk              ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_div:clockdiv|clock_1Mhz_reg'                                                                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clk_div:clockdiv|clock_100Khz_int        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clk_div:clockdiv|clock_100Khz_int        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clk_div:clockdiv|count_100Khz[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clk_div:clockdiv|count_100Khz[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clk_div:clockdiv|count_100Khz[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clk_div:clockdiv|count_100Khz[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clk_div:clockdiv|count_100Khz[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clk_div:clockdiv|count_100Khz[2]         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|clock_100Khz_int|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|clock_100Khz_int|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|clock_1Mhz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|clock_1Mhz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|clock_1Mhz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|clock_1Mhz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|clock_1Mhz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|clock_1Mhz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|count_100Khz[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|count_100Khz[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|count_100Khz[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|count_100Khz[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|count_100Khz[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|count_100Khz[2]|clk             ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'pipereg:IF_ID|out1[26]'                                                                                 ;
+-------+--------------+----------------+------------------+------------------------+------------+-----------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                                  ;
+-------+--------------+----------------+------------------+------------------------+------------+-----------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; IF_ID|out1[26]|regout                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; IF_ID|out1[26]|regout                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; control:control_module|ALUOp[0]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; control:control_module|ALUOp[0]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; control:control_module|ALUOp[1]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; control:control_module|ALUOp[1]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; control:control_module|RegWrite         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; control:control_module|RegWrite         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|ALUOp[0]|datab           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|ALUOp[0]|datab           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|ALUOp[1]|datac           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|ALUOp[1]|datac           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|Equal0~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|Equal0~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; control_module|Equal0~0|dataa           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; control_module|Equal0~0|dataa           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|Equal0~1clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|Equal0~1clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|Equal0~1clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|Equal0~1clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|Equal0~1|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|Equal0~1|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|Equal0~1|datad           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|Equal0~1|datad           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|RegWrite|datac           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|RegWrite|datac           ;
+-------+--------------+----------------+------------------+------------------------+------------+-----------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SW[*]     ; CLOCK_50   ; 12.384 ; 12.384 ; Rise       ; CLOCK_50        ;
;  SW[0]    ; CLOCK_50   ; 12.384 ; 12.384 ; Rise       ; CLOCK_50        ;
;  SW[1]    ; CLOCK_50   ; 9.677  ; 9.677  ; Rise       ; CLOCK_50        ;
;  SW[2]    ; CLOCK_50   ; 10.583 ; 10.583 ; Rise       ; CLOCK_50        ;
;  SW[3]    ; CLOCK_50   ; 9.790  ; 9.790  ; Rise       ; CLOCK_50        ;
;  SW[4]    ; CLOCK_50   ; 6.711  ; 6.711  ; Rise       ; CLOCK_50        ;
;  SW[15]   ; CLOCK_50   ; 5.847  ; 5.847  ; Rise       ; CLOCK_50        ;
;  SW[16]   ; CLOCK_50   ; 10.477 ; 10.477 ; Rise       ; CLOCK_50        ;
; KEY[*]    ; KEY[1]     ; 6.309  ; 6.309  ; Rise       ; KEY[1]          ;
;  KEY[0]   ; KEY[1]     ; 6.309  ; 6.309  ; Rise       ; KEY[1]          ;
; SW[*]     ; KEY[1]     ; -1.501 ; -1.501 ; Rise       ; KEY[1]          ;
;  SW[5]    ; KEY[1]     ; -1.901 ; -1.901 ; Rise       ; KEY[1]          ;
;  SW[6]    ; KEY[1]     ; -2.266 ; -2.266 ; Rise       ; KEY[1]          ;
;  SW[7]    ; KEY[1]     ; -1.934 ; -1.934 ; Rise       ; KEY[1]          ;
;  SW[10]   ; KEY[1]     ; -1.501 ; -1.501 ; Rise       ; KEY[1]          ;
;  SW[11]   ; KEY[1]     ; -2.483 ; -2.483 ; Rise       ; KEY[1]          ;
;  SW[12]   ; KEY[1]     ; -2.173 ; -2.173 ; Rise       ; KEY[1]          ;
; KEY[*]    ; KEY[1]     ; 4.374  ; 4.374  ; Fall       ; KEY[1]          ;
;  KEY[0]   ; KEY[1]     ; 4.374  ; 4.374  ; Fall       ; KEY[1]          ;
; SW[*]     ; SW[15]     ; 4.134  ; 4.134  ; Rise       ; SW[15]          ;
;  SW[0]    ; SW[15]     ; 1.958  ; 1.958  ; Rise       ; SW[15]          ;
;  SW[1]    ; SW[15]     ; -0.176 ; -0.176 ; Rise       ; SW[15]          ;
;  SW[2]    ; SW[15]     ; 1.710  ; 1.710  ; Rise       ; SW[15]          ;
;  SW[3]    ; SW[15]     ; 0.431  ; 0.431  ; Rise       ; SW[15]          ;
;  SW[4]    ; SW[15]     ; 0.618  ; 0.618  ; Rise       ; SW[15]          ;
;  SW[5]    ; SW[15]     ; 1.340  ; 1.340  ; Rise       ; SW[15]          ;
;  SW[6]    ; SW[15]     ; 0.625  ; 0.625  ; Rise       ; SW[15]          ;
;  SW[7]    ; SW[15]     ; 1.072  ; 1.072  ; Rise       ; SW[15]          ;
;  SW[10]   ; SW[15]     ; -1.622 ; -1.622 ; Rise       ; SW[15]          ;
;  SW[11]   ; SW[15]     ; -0.919 ; -0.919 ; Rise       ; SW[15]          ;
;  SW[12]   ; SW[15]     ; -1.546 ; -1.546 ; Rise       ; SW[15]          ;
;  SW[15]   ; SW[15]     ; 0.087  ; 0.087  ; Rise       ; SW[15]          ;
;  SW[16]   ; SW[15]     ; 4.134  ; 4.134  ; Rise       ; SW[15]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SW[*]     ; CLOCK_50   ; -2.782 ; -2.782 ; Rise       ; CLOCK_50        ;
;  SW[0]    ; CLOCK_50   ; -4.190 ; -4.190 ; Rise       ; CLOCK_50        ;
;  SW[1]    ; CLOCK_50   ; -4.269 ; -4.269 ; Rise       ; CLOCK_50        ;
;  SW[2]    ; CLOCK_50   ; -4.170 ; -4.170 ; Rise       ; CLOCK_50        ;
;  SW[3]    ; CLOCK_50   ; -4.336 ; -4.336 ; Rise       ; CLOCK_50        ;
;  SW[4]    ; CLOCK_50   ; -4.541 ; -4.541 ; Rise       ; CLOCK_50        ;
;  SW[15]   ; CLOCK_50   ; -2.782 ; -2.782 ; Rise       ; CLOCK_50        ;
;  SW[16]   ; CLOCK_50   ; -7.440 ; -7.440 ; Rise       ; CLOCK_50        ;
; KEY[*]    ; KEY[1]     ; -1.270 ; -1.270 ; Rise       ; KEY[1]          ;
;  KEY[0]   ; KEY[1]     ; -1.270 ; -1.270 ; Rise       ; KEY[1]          ;
; SW[*]     ; KEY[1]     ; 3.777  ; 3.777  ; Rise       ; KEY[1]          ;
;  SW[5]    ; KEY[1]     ; 3.216  ; 3.216  ; Rise       ; KEY[1]          ;
;  SW[6]    ; KEY[1]     ; 3.653  ; 3.653  ; Rise       ; KEY[1]          ;
;  SW[7]    ; KEY[1]     ; 2.670  ; 2.670  ; Rise       ; KEY[1]          ;
;  SW[10]   ; KEY[1]     ; 3.777  ; 3.777  ; Rise       ; KEY[1]          ;
;  SW[11]   ; KEY[1]     ; 3.681  ; 3.681  ; Rise       ; KEY[1]          ;
;  SW[12]   ; KEY[1]     ; 3.601  ; 3.601  ; Rise       ; KEY[1]          ;
; KEY[*]    ; KEY[1]     ; -1.038 ; -1.038 ; Fall       ; KEY[1]          ;
;  KEY[0]   ; KEY[1]     ; -1.038 ; -1.038 ; Fall       ; KEY[1]          ;
; SW[*]     ; SW[15]     ; 2.408  ; 2.408  ; Rise       ; SW[15]          ;
;  SW[0]    ; SW[15]     ; -1.237 ; -1.237 ; Rise       ; SW[15]          ;
;  SW[1]    ; SW[15]     ; 0.906  ; 0.906  ; Rise       ; SW[15]          ;
;  SW[2]    ; SW[15]     ; -1.034 ; -1.034 ; Rise       ; SW[15]          ;
;  SW[3]    ; SW[15]     ; 0.393  ; 0.393  ; Rise       ; SW[15]          ;
;  SW[4]    ; SW[15]     ; 0.244  ; 0.244  ; Rise       ; SW[15]          ;
;  SW[5]    ; SW[15]     ; -0.664 ; -0.664 ; Rise       ; SW[15]          ;
;  SW[6]    ; SW[15]     ; 0.199  ; 0.199  ; Rise       ; SW[15]          ;
;  SW[7]    ; SW[15]     ; -0.210 ; -0.210 ; Rise       ; SW[15]          ;
;  SW[10]   ; SW[15]     ; 2.298  ; 2.298  ; Rise       ; SW[15]          ;
;  SW[11]   ; SW[15]     ; 1.743  ; 1.743  ; Rise       ; SW[15]          ;
;  SW[12]   ; SW[15]     ; 2.408  ; 2.408  ; Rise       ; SW[15]          ;
;  SW[15]   ; SW[15]     ; 0.775  ; 0.775  ; Rise       ; SW[15]          ;
;  SW[16]   ; SW[15]     ; -1.034 ; -1.034 ; Rise       ; SW[15]          ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; LCD_DATA[*]  ; CLOCK_50   ; 8.603  ; 8.603  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[0] ; CLOCK_50   ; 8.209  ; 8.209  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[1] ; CLOCK_50   ; 8.603  ; 8.603  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[2] ; CLOCK_50   ; 8.098  ; 8.098  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[3] ; CLOCK_50   ; 7.973  ; 7.973  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[4] ; CLOCK_50   ; 8.543  ; 8.543  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[5] ; CLOCK_50   ; 7.779  ; 7.779  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[6] ; CLOCK_50   ; 8.160  ; 8.160  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[7] ; CLOCK_50   ; 8.048  ; 8.048  ; Rise       ; CLOCK_50        ;
; LCD_EN       ; CLOCK_50   ; 7.821  ; 7.821  ; Rise       ; CLOCK_50        ;
; LCD_RS       ; CLOCK_50   ; 8.014  ; 8.014  ; Rise       ; CLOCK_50        ;
; LEDG[*]      ; KEY[1]     ; 9.420  ; 9.420  ; Rise       ; KEY[1]          ;
;  LEDG[1]     ; KEY[1]     ; 9.420  ; 9.420  ; Rise       ; KEY[1]          ;
; HEX0[*]      ; KEY[1]     ; 11.601 ; 11.601 ; Fall       ; KEY[1]          ;
;  HEX0[0]     ; KEY[1]     ; 11.339 ; 11.339 ; Fall       ; KEY[1]          ;
;  HEX0[1]     ; KEY[1]     ; 11.299 ; 11.299 ; Fall       ; KEY[1]          ;
;  HEX0[2]     ; KEY[1]     ; 11.317 ; 11.317 ; Fall       ; KEY[1]          ;
;  HEX0[3]     ; KEY[1]     ; 11.601 ; 11.601 ; Fall       ; KEY[1]          ;
;  HEX0[4]     ; KEY[1]     ; 11.593 ; 11.593 ; Fall       ; KEY[1]          ;
;  HEX0[5]     ; KEY[1]     ; 11.555 ; 11.555 ; Fall       ; KEY[1]          ;
;  HEX0[6]     ; KEY[1]     ; 11.583 ; 11.583 ; Fall       ; KEY[1]          ;
; HEX1[*]      ; KEY[1]     ; 15.284 ; 15.284 ; Fall       ; KEY[1]          ;
;  HEX1[0]     ; KEY[1]     ; 14.414 ; 14.414 ; Fall       ; KEY[1]          ;
;  HEX1[1]     ; KEY[1]     ; 15.284 ; 15.284 ; Fall       ; KEY[1]          ;
;  HEX1[2]     ; KEY[1]     ; 14.360 ; 14.360 ; Fall       ; KEY[1]          ;
;  HEX1[3]     ; KEY[1]     ; 13.919 ; 13.919 ; Fall       ; KEY[1]          ;
;  HEX1[4]     ; KEY[1]     ; 14.871 ; 14.871 ; Fall       ; KEY[1]          ;
;  HEX1[5]     ; KEY[1]     ; 15.263 ; 15.263 ; Fall       ; KEY[1]          ;
;  HEX1[6]     ; KEY[1]     ; 14.367 ; 14.367 ; Fall       ; KEY[1]          ;
; HEX2[*]      ; KEY[1]     ; 12.562 ; 12.562 ; Fall       ; KEY[1]          ;
;  HEX2[0]     ; KEY[1]     ; 12.276 ; 12.276 ; Fall       ; KEY[1]          ;
;  HEX2[1]     ; KEY[1]     ; 12.244 ; 12.244 ; Fall       ; KEY[1]          ;
;  HEX2[2]     ; KEY[1]     ; 12.286 ; 12.286 ; Fall       ; KEY[1]          ;
;  HEX2[3]     ; KEY[1]     ; 12.300 ; 12.300 ; Fall       ; KEY[1]          ;
;  HEX2[4]     ; KEY[1]     ; 12.286 ; 12.286 ; Fall       ; KEY[1]          ;
;  HEX2[5]     ; KEY[1]     ; 12.562 ; 12.562 ; Fall       ; KEY[1]          ;
;  HEX2[6]     ; KEY[1]     ; 12.556 ; 12.556 ; Fall       ; KEY[1]          ;
; HEX3[*]      ; KEY[1]     ; 13.251 ; 13.251 ; Fall       ; KEY[1]          ;
;  HEX3[0]     ; KEY[1]     ; 12.950 ; 12.950 ; Fall       ; KEY[1]          ;
;  HEX3[1]     ; KEY[1]     ; 12.944 ; 12.944 ; Fall       ; KEY[1]          ;
;  HEX3[2]     ; KEY[1]     ; 12.955 ; 12.955 ; Fall       ; KEY[1]          ;
;  HEX3[3]     ; KEY[1]     ; 12.951 ; 12.951 ; Fall       ; KEY[1]          ;
;  HEX3[4]     ; KEY[1]     ; 12.979 ; 12.979 ; Fall       ; KEY[1]          ;
;  HEX3[5]     ; KEY[1]     ; 13.084 ; 13.084 ; Fall       ; KEY[1]          ;
;  HEX3[6]     ; KEY[1]     ; 13.251 ; 13.251 ; Fall       ; KEY[1]          ;
; HEX4[*]      ; KEY[1]     ; 13.244 ; 13.244 ; Fall       ; KEY[1]          ;
;  HEX4[0]     ; KEY[1]     ; 13.244 ; 13.244 ; Fall       ; KEY[1]          ;
;  HEX4[1]     ; KEY[1]     ; 13.135 ; 13.135 ; Fall       ; KEY[1]          ;
;  HEX4[2]     ; KEY[1]     ; 13.135 ; 13.135 ; Fall       ; KEY[1]          ;
;  HEX4[3]     ; KEY[1]     ; 13.132 ; 13.132 ; Fall       ; KEY[1]          ;
;  HEX4[4]     ; KEY[1]     ; 13.152 ; 13.152 ; Fall       ; KEY[1]          ;
;  HEX4[6]     ; KEY[1]     ; 12.952 ; 12.952 ; Fall       ; KEY[1]          ;
; HEX5[*]      ; KEY[1]     ; 13.516 ; 13.516 ; Fall       ; KEY[1]          ;
;  HEX5[0]     ; KEY[1]     ; 13.516 ; 13.516 ; Fall       ; KEY[1]          ;
;  HEX5[1]     ; KEY[1]     ; 13.481 ; 13.481 ; Fall       ; KEY[1]          ;
;  HEX5[2]     ; KEY[1]     ; 13.456 ; 13.456 ; Fall       ; KEY[1]          ;
;  HEX5[3]     ; KEY[1]     ; 13.486 ; 13.486 ; Fall       ; KEY[1]          ;
;  HEX5[4]     ; KEY[1]     ; 13.192 ; 13.192 ; Fall       ; KEY[1]          ;
;  HEX5[5]     ; KEY[1]     ; 13.467 ; 13.467 ; Fall       ; KEY[1]          ;
;  HEX5[6]     ; KEY[1]     ; 13.189 ; 13.189 ; Fall       ; KEY[1]          ;
; LEDG[*]      ; KEY[1]     ; 9.420  ; 9.420  ; Fall       ; KEY[1]          ;
;  LEDG[1]     ; KEY[1]     ; 9.420  ; 9.420  ; Fall       ; KEY[1]          ;
; HEX6[*]      ; SW[15]     ; 12.496 ; 12.496 ; Rise       ; SW[15]          ;
;  HEX6[0]     ; SW[15]     ; 12.090 ; 12.090 ; Rise       ; SW[15]          ;
;  HEX6[1]     ; SW[15]     ; 11.697 ; 11.697 ; Rise       ; SW[15]          ;
;  HEX6[2]     ; SW[15]     ; 11.988 ; 11.988 ; Rise       ; SW[15]          ;
;  HEX6[3]     ; SW[15]     ; 12.490 ; 12.490 ; Rise       ; SW[15]          ;
;  HEX6[4]     ; SW[15]     ; 12.200 ; 12.200 ; Rise       ; SW[15]          ;
;  HEX6[5]     ; SW[15]     ; 12.496 ; 12.496 ; Rise       ; SW[15]          ;
;  HEX6[6]     ; SW[15]     ; 12.297 ; 12.297 ; Rise       ; SW[15]          ;
; HEX7[*]      ; SW[15]     ; 9.923  ; 9.923  ; Rise       ; SW[15]          ;
;  HEX7[0]     ; SW[15]     ; 9.908  ; 9.908  ; Rise       ; SW[15]          ;
;  HEX7[3]     ; SW[15]     ; 9.878  ; 9.878  ; Rise       ; SW[15]          ;
;  HEX7[4]     ; SW[15]     ; 9.878  ; 9.878  ; Rise       ; SW[15]          ;
;  HEX7[5]     ; SW[15]     ; 9.923  ; 9.923  ; Rise       ; SW[15]          ;
; LEDR[*]      ; SW[15]     ; 7.270  ; 7.270  ; Rise       ; SW[15]          ;
;  LEDR[15]    ; SW[15]     ; 7.270  ; 7.270  ; Rise       ; SW[15]          ;
; LEDR[*]      ; SW[15]     ; 7.270  ; 7.270  ; Fall       ; SW[15]          ;
;  LEDR[15]    ; SW[15]     ; 7.270  ; 7.270  ; Fall       ; SW[15]          ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; LCD_DATA[*]  ; CLOCK_50   ; 7.779  ; 7.779  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[0] ; CLOCK_50   ; 8.209  ; 8.209  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[1] ; CLOCK_50   ; 8.603  ; 8.603  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[2] ; CLOCK_50   ; 8.098  ; 8.098  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[3] ; CLOCK_50   ; 7.973  ; 7.973  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[4] ; CLOCK_50   ; 8.543  ; 8.543  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[5] ; CLOCK_50   ; 7.779  ; 7.779  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[6] ; CLOCK_50   ; 8.160  ; 8.160  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[7] ; CLOCK_50   ; 8.048  ; 8.048  ; Rise       ; CLOCK_50        ;
; LCD_EN       ; CLOCK_50   ; 7.821  ; 7.821  ; Rise       ; CLOCK_50        ;
; LCD_RS       ; CLOCK_50   ; 8.014  ; 8.014  ; Rise       ; CLOCK_50        ;
; LEDG[*]      ; KEY[1]     ; 9.420  ; 9.420  ; Rise       ; KEY[1]          ;
;  LEDG[1]     ; KEY[1]     ; 9.420  ; 9.420  ; Rise       ; KEY[1]          ;
; HEX0[*]      ; KEY[1]     ; 10.983 ; 10.983 ; Fall       ; KEY[1]          ;
;  HEX0[0]     ; KEY[1]     ; 11.024 ; 11.024 ; Fall       ; KEY[1]          ;
;  HEX0[1]     ; KEY[1]     ; 10.983 ; 10.983 ; Fall       ; KEY[1]          ;
;  HEX0[2]     ; KEY[1]     ; 11.002 ; 11.002 ; Fall       ; KEY[1]          ;
;  HEX0[3]     ; KEY[1]     ; 11.286 ; 11.286 ; Fall       ; KEY[1]          ;
;  HEX0[4]     ; KEY[1]     ; 11.277 ; 11.277 ; Fall       ; KEY[1]          ;
;  HEX0[5]     ; KEY[1]     ; 11.263 ; 11.263 ; Fall       ; KEY[1]          ;
;  HEX0[6]     ; KEY[1]     ; 11.267 ; 11.267 ; Fall       ; KEY[1]          ;
; HEX1[*]      ; KEY[1]     ; 13.456 ; 13.456 ; Fall       ; KEY[1]          ;
;  HEX1[0]     ; KEY[1]     ; 13.953 ; 13.953 ; Fall       ; KEY[1]          ;
;  HEX1[1]     ; KEY[1]     ; 14.823 ; 14.823 ; Fall       ; KEY[1]          ;
;  HEX1[2]     ; KEY[1]     ; 13.924 ; 13.924 ; Fall       ; KEY[1]          ;
;  HEX1[3]     ; KEY[1]     ; 13.456 ; 13.456 ; Fall       ; KEY[1]          ;
;  HEX1[4]     ; KEY[1]     ; 14.408 ; 14.408 ; Fall       ; KEY[1]          ;
;  HEX1[5]     ; KEY[1]     ; 14.801 ; 14.801 ; Fall       ; KEY[1]          ;
;  HEX1[6]     ; KEY[1]     ; 13.909 ; 13.909 ; Fall       ; KEY[1]          ;
; HEX2[*]      ; KEY[1]     ; 11.714 ; 11.714 ; Fall       ; KEY[1]          ;
;  HEX2[0]     ; KEY[1]     ; 11.745 ; 11.745 ; Fall       ; KEY[1]          ;
;  HEX2[1]     ; KEY[1]     ; 11.714 ; 11.714 ; Fall       ; KEY[1]          ;
;  HEX2[2]     ; KEY[1]     ; 11.751 ; 11.751 ; Fall       ; KEY[1]          ;
;  HEX2[3]     ; KEY[1]     ; 11.750 ; 11.750 ; Fall       ; KEY[1]          ;
;  HEX2[4]     ; KEY[1]     ; 11.735 ; 11.735 ; Fall       ; KEY[1]          ;
;  HEX2[5]     ; KEY[1]     ; 12.031 ; 12.031 ; Fall       ; KEY[1]          ;
;  HEX2[6]     ; KEY[1]     ; 12.007 ; 12.007 ; Fall       ; KEY[1]          ;
; HEX3[*]      ; KEY[1]     ; 12.541 ; 12.541 ; Fall       ; KEY[1]          ;
;  HEX3[0]     ; KEY[1]     ; 12.541 ; 12.541 ; Fall       ; KEY[1]          ;
;  HEX3[1]     ; KEY[1]     ; 12.555 ; 12.555 ; Fall       ; KEY[1]          ;
;  HEX3[2]     ; KEY[1]     ; 12.564 ; 12.564 ; Fall       ; KEY[1]          ;
;  HEX3[3]     ; KEY[1]     ; 12.562 ; 12.562 ; Fall       ; KEY[1]          ;
;  HEX3[4]     ; KEY[1]     ; 12.562 ; 12.562 ; Fall       ; KEY[1]          ;
;  HEX3[5]     ; KEY[1]     ; 12.726 ; 12.726 ; Fall       ; KEY[1]          ;
;  HEX3[6]     ; KEY[1]     ; 12.858 ; 12.858 ; Fall       ; KEY[1]          ;
; HEX4[*]      ; KEY[1]     ; 12.341 ; 12.341 ; Fall       ; KEY[1]          ;
;  HEX4[0]     ; KEY[1]     ; 12.881 ; 12.881 ; Fall       ; KEY[1]          ;
;  HEX4[1]     ; KEY[1]     ; 12.770 ; 12.770 ; Fall       ; KEY[1]          ;
;  HEX4[2]     ; KEY[1]     ; 12.770 ; 12.770 ; Fall       ; KEY[1]          ;
;  HEX4[3]     ; KEY[1]     ; 12.769 ; 12.769 ; Fall       ; KEY[1]          ;
;  HEX4[4]     ; KEY[1]     ; 12.789 ; 12.789 ; Fall       ; KEY[1]          ;
;  HEX4[6]     ; KEY[1]     ; 12.341 ; 12.341 ; Fall       ; KEY[1]          ;
; HEX5[*]      ; KEY[1]     ; 12.831 ; 12.831 ; Fall       ; KEY[1]          ;
;  HEX5[0]     ; KEY[1]     ; 12.891 ; 12.891 ; Fall       ; KEY[1]          ;
;  HEX5[1]     ; KEY[1]     ; 12.857 ; 12.857 ; Fall       ; KEY[1]          ;
;  HEX5[2]     ; KEY[1]     ; 12.831 ; 12.831 ; Fall       ; KEY[1]          ;
;  HEX5[3]     ; KEY[1]     ; 13.258 ; 13.258 ; Fall       ; KEY[1]          ;
;  HEX5[4]     ; KEY[1]     ; 12.961 ; 12.961 ; Fall       ; KEY[1]          ;
;  HEX5[5]     ; KEY[1]     ; 13.233 ; 13.233 ; Fall       ; KEY[1]          ;
;  HEX5[6]     ; KEY[1]     ; 12.953 ; 12.953 ; Fall       ; KEY[1]          ;
; LEDG[*]      ; KEY[1]     ; 9.420  ; 9.420  ; Fall       ; KEY[1]          ;
;  LEDG[1]     ; KEY[1]     ; 9.420  ; 9.420  ; Fall       ; KEY[1]          ;
; HEX6[*]      ; SW[15]     ; 10.551 ; 10.551 ; Rise       ; SW[15]          ;
;  HEX6[0]     ; SW[15]     ; 10.943 ; 10.943 ; Rise       ; SW[15]          ;
;  HEX6[1]     ; SW[15]     ; 10.551 ; 10.551 ; Rise       ; SW[15]          ;
;  HEX6[2]     ; SW[15]     ; 10.829 ; 10.829 ; Rise       ; SW[15]          ;
;  HEX6[3]     ; SW[15]     ; 11.334 ; 11.334 ; Rise       ; SW[15]          ;
;  HEX6[4]     ; SW[15]     ; 11.058 ; 11.058 ; Rise       ; SW[15]          ;
;  HEX6[5]     ; SW[15]     ; 11.347 ; 11.347 ; Rise       ; SW[15]          ;
;  HEX6[6]     ; SW[15]     ; 11.146 ; 11.146 ; Rise       ; SW[15]          ;
; HEX7[*]      ; SW[15]     ; 9.878  ; 9.878  ; Rise       ; SW[15]          ;
;  HEX7[0]     ; SW[15]     ; 9.908  ; 9.908  ; Rise       ; SW[15]          ;
;  HEX7[3]     ; SW[15]     ; 9.878  ; 9.878  ; Rise       ; SW[15]          ;
;  HEX7[4]     ; SW[15]     ; 9.878  ; 9.878  ; Rise       ; SW[15]          ;
;  HEX7[5]     ; SW[15]     ; 9.923  ; 9.923  ; Rise       ; SW[15]          ;
; LEDR[*]      ; SW[15]     ; 7.270  ; 7.270  ; Rise       ; SW[15]          ;
;  LEDR[15]    ; SW[15]     ; 7.270  ; 7.270  ; Rise       ; SW[15]          ;
; LEDR[*]      ; SW[15]     ; 7.270  ; 7.270  ; Fall       ; SW[15]          ;
;  LEDR[15]    ; SW[15]     ; 7.270  ; 7.270  ; Fall       ; SW[15]          ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; KEY[0]     ; LEDG[0]     ;       ; 9.743 ; 9.743 ;       ;
; SW[0]      ; LEDR[0]     ; 6.688 ;       ;       ; 6.688 ;
; SW[1]      ; LEDR[1]     ; 5.673 ;       ;       ; 5.673 ;
; SW[2]      ; LEDR[2]     ; 5.204 ;       ;       ; 5.204 ;
; SW[3]      ; LEDR[3]     ; 5.445 ;       ;       ; 5.445 ;
; SW[4]      ; LEDR[4]     ; 5.280 ;       ;       ; 5.280 ;
; SW[5]      ; LEDR[5]     ; 5.721 ;       ;       ; 5.721 ;
; SW[6]      ; LEDR[6]     ; 5.375 ;       ;       ; 5.375 ;
; SW[7]      ; LEDR[7]     ; 6.354 ;       ;       ; 6.354 ;
; SW[8]      ; LEDR[8]     ; 6.200 ;       ;       ; 6.200 ;
; SW[9]      ; LEDR[9]     ; 6.511 ;       ;       ; 6.511 ;
; SW[10]     ; LEDR[10]    ; 5.692 ;       ;       ; 5.692 ;
; SW[11]     ; LEDR[11]    ; 5.675 ;       ;       ; 5.675 ;
; SW[12]     ; LEDR[12]    ; 5.804 ;       ;       ; 5.804 ;
; SW[13]     ; LEDR[13]    ; 9.603 ;       ;       ; 9.603 ;
; SW[14]     ; LEDR[14]    ; 9.419 ;       ;       ; 9.419 ;
; SW[16]     ; LEDR[16]    ; 9.806 ;       ;       ; 9.806 ;
; SW[17]     ; LEDR[17]    ; 9.611 ;       ;       ; 9.611 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; KEY[0]     ; LEDG[0]     ;       ; 9.743 ; 9.743 ;       ;
; SW[0]      ; LEDR[0]     ; 6.688 ;       ;       ; 6.688 ;
; SW[1]      ; LEDR[1]     ; 5.673 ;       ;       ; 5.673 ;
; SW[2]      ; LEDR[2]     ; 5.204 ;       ;       ; 5.204 ;
; SW[3]      ; LEDR[3]     ; 5.445 ;       ;       ; 5.445 ;
; SW[4]      ; LEDR[4]     ; 5.280 ;       ;       ; 5.280 ;
; SW[5]      ; LEDR[5]     ; 5.721 ;       ;       ; 5.721 ;
; SW[6]      ; LEDR[6]     ; 5.375 ;       ;       ; 5.375 ;
; SW[7]      ; LEDR[7]     ; 6.354 ;       ;       ; 6.354 ;
; SW[8]      ; LEDR[8]     ; 6.200 ;       ;       ; 6.200 ;
; SW[9]      ; LEDR[9]     ; 6.511 ;       ;       ; 6.511 ;
; SW[10]     ; LEDR[10]    ; 5.692 ;       ;       ; 5.692 ;
; SW[11]     ; LEDR[11]    ; 5.675 ;       ;       ; 5.675 ;
; SW[12]     ; LEDR[12]    ; 5.804 ;       ;       ; 5.804 ;
; SW[13]     ; LEDR[13]    ; 9.603 ;       ;       ; 9.603 ;
; SW[14]     ; LEDR[14]    ; 9.419 ;       ;       ; 9.419 ;
; SW[16]     ; LEDR[16]    ; 9.806 ;       ;       ; 9.806 ;
; SW[17]     ; LEDR[17]    ; 9.611 ;       ;       ; 9.611 ;
+------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------+
; Fast Model Setup Summary                                   ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; CLOCK_50                          ; -5.249 ; -54.139       ;
; KEY[1]                            ; -3.656 ; -2605.901     ;
; pipereg:IF_ID|out1[26]            ; -1.543 ; -4.612        ;
; clk_div:clockdiv|clock_1Khz_reg   ; 0.420  ; 0.000         ;
; clk_div:clockdiv|clock_1Mhz_reg   ; 0.420  ; 0.000         ;
; clk_div:clockdiv|clock_100hz_reg  ; 0.439  ; 0.000         ;
; clk_div:clockdiv|clock_10Hz_reg   ; 0.507  ; 0.000         ;
; clk_div:clockdiv|clock_100Khz_reg ; 0.508  ; 0.000         ;
; clk_div:clockdiv|clock_10Khz_reg  ; 0.512  ; 0.000         ;
; SW[15]                            ; 0.847  ; 0.000         ;
+-----------------------------------+--------+---------------+


+------------------------------------------------------------+
; Fast Model Hold Summary                                    ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; SW[15]                            ; -0.781 ; -3.524        ;
; KEY[1]                            ; -0.352 ; -0.702        ;
; CLOCK_50                          ; -0.024 ; -0.026        ;
; clk_div:clockdiv|clock_100Khz_reg ; 0.215  ; 0.000         ;
; clk_div:clockdiv|clock_100hz_reg  ; 0.215  ; 0.000         ;
; clk_div:clockdiv|clock_10Hz_reg   ; 0.215  ; 0.000         ;
; clk_div:clockdiv|clock_10Khz_reg  ; 0.215  ; 0.000         ;
; clk_div:clockdiv|clock_1Khz_reg   ; 0.215  ; 0.000         ;
; clk_div:clockdiv|clock_1Mhz_reg   ; 0.215  ; 0.000         ;
; pipereg:IF_ID|out1[26]            ; 1.830  ; 0.000         ;
+-----------------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                     ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; KEY[1]                            ; -2.000 ; -3562.222     ;
; CLOCK_50                          ; -1.380 ; -76.380       ;
; SW[15]                            ; -1.222 ; -1.222        ;
; clk_div:clockdiv|clock_100Khz_reg ; -0.500 ; -4.000        ;
; clk_div:clockdiv|clock_100hz_reg  ; -0.500 ; -4.000        ;
; clk_div:clockdiv|clock_10Hz_reg   ; -0.500 ; -4.000        ;
; clk_div:clockdiv|clock_10Khz_reg  ; -0.500 ; -4.000        ;
; clk_div:clockdiv|clock_1Khz_reg   ; -0.500 ; -4.000        ;
; clk_div:clockdiv|clock_1Mhz_reg   ; -0.500 ; -4.000        ;
; pipereg:IF_ID|out1[26]            ; 0.500  ; 0.000         ;
+-----------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK_50'                                                                                                                                                                                                              ;
+--------+-----------------------------------------------------------------------------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                       ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; -5.249 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a1~portb_address_reg0  ; LCD_Display:LCD_module|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.763     ; 4.518      ;
; -5.249 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a1~portb_address_reg1  ; LCD_Display:LCD_module|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.763     ; 4.518      ;
; -5.249 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a1~portb_address_reg2  ; LCD_Display:LCD_module|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.763     ; 4.518      ;
; -5.249 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a1~portb_address_reg3  ; LCD_Display:LCD_module|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.763     ; 4.518      ;
; -5.249 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a1~portb_address_reg4  ; LCD_Display:LCD_module|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.763     ; 4.518      ;
; -5.249 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a1~portb_address_reg5  ; LCD_Display:LCD_module|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.763     ; 4.518      ;
; -5.249 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a1~portb_address_reg6  ; LCD_Display:LCD_module|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.763     ; 4.518      ;
; -5.249 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a1~portb_address_reg7  ; LCD_Display:LCD_module|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.763     ; 4.518      ;
; -5.249 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a1~portb_address_reg8  ; LCD_Display:LCD_module|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.763     ; 4.518      ;
; -5.249 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a1~portb_address_reg9  ; LCD_Display:LCD_module|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.763     ; 4.518      ;
; -5.247 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a1~portb_address_reg0  ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.763     ; 4.516      ;
; -5.247 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a1~portb_address_reg1  ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.763     ; 4.516      ;
; -5.247 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a1~portb_address_reg2  ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.763     ; 4.516      ;
; -5.247 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a1~portb_address_reg3  ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.763     ; 4.516      ;
; -5.247 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a1~portb_address_reg4  ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.763     ; 4.516      ;
; -5.247 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a1~portb_address_reg5  ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.763     ; 4.516      ;
; -5.247 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a1~portb_address_reg6  ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.763     ; 4.516      ;
; -5.247 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a1~portb_address_reg7  ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.763     ; 4.516      ;
; -5.247 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a1~portb_address_reg8  ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.763     ; 4.516      ;
; -5.247 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a1~portb_address_reg9  ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.763     ; 4.516      ;
; -5.243 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a1~portb_address_reg0  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.761     ; 4.514      ;
; -5.243 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a1~portb_address_reg1  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.761     ; 4.514      ;
; -5.243 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a1~portb_address_reg2  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.761     ; 4.514      ;
; -5.243 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a1~portb_address_reg3  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.761     ; 4.514      ;
; -5.243 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a1~portb_address_reg4  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.761     ; 4.514      ;
; -5.243 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a1~portb_address_reg5  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.761     ; 4.514      ;
; -5.243 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a1~portb_address_reg6  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.761     ; 4.514      ;
; -5.243 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a1~portb_address_reg7  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.761     ; 4.514      ;
; -5.243 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a1~portb_address_reg8  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.761     ; 4.514      ;
; -5.243 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a1~portb_address_reg9  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.761     ; 4.514      ;
; -5.242 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a1~portb_address_reg0  ; LCD_Display:LCD_module|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.763     ; 4.511      ;
; -5.242 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a1~portb_address_reg1  ; LCD_Display:LCD_module|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.763     ; 4.511      ;
; -5.242 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a1~portb_address_reg2  ; LCD_Display:LCD_module|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.763     ; 4.511      ;
; -5.242 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a1~portb_address_reg3  ; LCD_Display:LCD_module|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.763     ; 4.511      ;
; -5.242 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a1~portb_address_reg4  ; LCD_Display:LCD_module|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.763     ; 4.511      ;
; -5.242 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a1~portb_address_reg5  ; LCD_Display:LCD_module|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.763     ; 4.511      ;
; -5.242 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a1~portb_address_reg6  ; LCD_Display:LCD_module|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.763     ; 4.511      ;
; -5.242 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a1~portb_address_reg7  ; LCD_Display:LCD_module|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.763     ; 4.511      ;
; -5.242 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a1~portb_address_reg8  ; LCD_Display:LCD_module|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.763     ; 4.511      ;
; -5.242 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a1~portb_address_reg9  ; LCD_Display:LCD_module|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.763     ; 4.511      ;
; -5.241 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a0~portb_address_reg0  ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.723     ; 4.550      ;
; -5.241 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a0~portb_address_reg1  ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.723     ; 4.550      ;
; -5.241 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a0~portb_address_reg2  ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.723     ; 4.550      ;
; -5.241 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a0~portb_address_reg3  ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.723     ; 4.550      ;
; -5.241 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a0~portb_address_reg4  ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.723     ; 4.550      ;
; -5.241 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a0~portb_address_reg5  ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.723     ; 4.550      ;
; -5.241 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a0~portb_address_reg6  ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.723     ; 4.550      ;
; -5.241 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a0~portb_address_reg7  ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.723     ; 4.550      ;
; -5.241 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a0~portb_address_reg8  ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.723     ; 4.550      ;
; -5.241 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a0~portb_address_reg9  ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.723     ; 4.550      ;
; -5.235 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a1~portb_address_reg0  ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.761     ; 4.506      ;
; -5.235 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a1~portb_address_reg1  ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.761     ; 4.506      ;
; -5.235 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a1~portb_address_reg2  ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.761     ; 4.506      ;
; -5.235 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a1~portb_address_reg3  ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.761     ; 4.506      ;
; -5.235 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a1~portb_address_reg4  ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.761     ; 4.506      ;
; -5.235 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a1~portb_address_reg5  ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.761     ; 4.506      ;
; -5.235 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a1~portb_address_reg6  ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.761     ; 4.506      ;
; -5.235 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a1~portb_address_reg7  ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.761     ; 4.506      ;
; -5.235 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a1~portb_address_reg8  ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.761     ; 4.506      ;
; -5.235 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a1~portb_address_reg9  ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.761     ; 4.506      ;
; -5.218 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a3~portb_address_reg0  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.746     ; 4.504      ;
; -5.218 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a3~portb_address_reg1  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.746     ; 4.504      ;
; -5.218 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a3~portb_address_reg2  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.746     ; 4.504      ;
; -5.218 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a3~portb_address_reg3  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.746     ; 4.504      ;
; -5.218 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a3~portb_address_reg4  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.746     ; 4.504      ;
; -5.218 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a3~portb_address_reg5  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.746     ; 4.504      ;
; -5.218 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a3~portb_address_reg6  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.746     ; 4.504      ;
; -5.218 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a3~portb_address_reg7  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.746     ; 4.504      ;
; -5.218 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a3~portb_address_reg8  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.746     ; 4.504      ;
; -5.218 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a3~portb_address_reg9  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.746     ; 4.504      ;
; -5.200 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~portb_address_reg0 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.734     ; 4.498      ;
; -5.200 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~portb_address_reg1 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.734     ; 4.498      ;
; -5.200 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~portb_address_reg2 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.734     ; 4.498      ;
; -5.200 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~portb_address_reg3 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.734     ; 4.498      ;
; -5.200 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~portb_address_reg4 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.734     ; 4.498      ;
; -5.200 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~portb_address_reg5 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.734     ; 4.498      ;
; -5.200 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~portb_address_reg6 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.734     ; 4.498      ;
; -5.200 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~portb_address_reg7 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.734     ; 4.498      ;
; -5.200 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~portb_address_reg8 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.734     ; 4.498      ;
; -5.200 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~portb_address_reg9 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.734     ; 4.498      ;
; -5.194 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a18~portb_address_reg0 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.751     ; 4.475      ;
; -5.194 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a18~portb_address_reg1 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.751     ; 4.475      ;
; -5.194 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a18~portb_address_reg2 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.751     ; 4.475      ;
; -5.194 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a18~portb_address_reg3 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.751     ; 4.475      ;
; -5.194 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a18~portb_address_reg4 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.751     ; 4.475      ;
; -5.194 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a18~portb_address_reg5 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.751     ; 4.475      ;
; -5.194 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a18~portb_address_reg6 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.751     ; 4.475      ;
; -5.194 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a18~portb_address_reg7 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.751     ; 4.475      ;
; -5.194 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a18~portb_address_reg8 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.751     ; 4.475      ;
; -5.194 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a18~portb_address_reg9 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.751     ; 4.475      ;
; -5.191 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a2~portb_address_reg0  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.738     ; 4.485      ;
; -5.191 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a2~portb_address_reg1  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.738     ; 4.485      ;
; -5.191 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a2~portb_address_reg2  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.738     ; 4.485      ;
; -5.191 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a2~portb_address_reg3  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.738     ; 4.485      ;
; -5.191 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a2~portb_address_reg4  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.738     ; 4.485      ;
; -5.191 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a2~portb_address_reg5  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.738     ; 4.485      ;
; -5.191 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a2~portb_address_reg6  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.738     ; 4.485      ;
; -5.191 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a2~portb_address_reg7  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.738     ; 4.485      ;
; -5.191 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a2~portb_address_reg8  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.738     ; 4.485      ;
; -5.191 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a2~portb_address_reg9  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.738     ; 4.485      ;
+--------+-----------------------------------------------------------------------------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'KEY[1]'                                                                                                                                                                                              ;
+--------+-----------------------------------------------------------------------------------------------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                       ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; -3.656 ; pipereg:EX_MEM|rdout[2]                                                                                         ; adder:ALU|result[28]   ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.017     ; 4.171      ;
; -3.655 ; pipereg:ID_EX|rtout[1]                                                                                          ; adder:ALU|result[28]   ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.016     ; 4.171      ;
; -3.653 ; pipereg:EX_MEM|rdout[2]                                                                                         ; adder:ALU|result[31]   ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.008      ; 4.193      ;
; -3.652 ; pipereg:ID_EX|rtout[1]                                                                                          ; adder:ALU|result[31]   ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.009      ; 4.193      ;
; -3.634 ; pipereg:EX_MEM|rdout[2]                                                                                         ; adder:ALU|result[30]   ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.019     ; 4.147      ;
; -3.633 ; pipereg:ID_EX|rtout[1]                                                                                          ; adder:ALU|result[30]   ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.018     ; 4.147      ;
; -3.604 ; pipereg:EX_MEM|rdout[0]                                                                                         ; adder:ALU|result[28]   ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.016     ; 4.120      ;
; -3.601 ; pipereg:EX_MEM|rdout[0]                                                                                         ; adder:ALU|result[31]   ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.009      ; 4.142      ;
; -3.595 ; pipereg:ID_EX|rtout[0]                                                                                          ; adder:ALU|result[28]   ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.016     ; 4.111      ;
; -3.592 ; pipereg:ID_EX|rtout[0]                                                                                          ; adder:ALU|result[31]   ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.009      ; 4.133      ;
; -3.590 ; pipereg:EX_MEM|rdout[4]                                                                                         ; adder:ALU|result[28]   ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.016     ; 4.106      ;
; -3.589 ; pipereg:EX_MEM|rdout[2]                                                                                         ; adder:ALU|result[29]   ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.010      ; 4.131      ;
; -3.588 ; pipereg:ID_EX|rtout[1]                                                                                          ; adder:ALU|result[29]   ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.011      ; 4.131      ;
; -3.587 ; pipereg:EX_MEM|rdout[4]                                                                                         ; adder:ALU|result[31]   ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.009      ; 4.128      ;
; -3.582 ; pipereg:EX_MEM|rdout[0]                                                                                         ; adder:ALU|result[30]   ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.018     ; 4.096      ;
; -3.577 ; pipereg:EX_MEM|rdout[2]                                                                                         ; adder:ALU|result[26]   ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.017     ; 4.092      ;
; -3.576 ; pipereg:ID_EX|rtout[1]                                                                                          ; adder:ALU|result[26]   ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.016     ; 4.092      ;
; -3.573 ; pipereg:ID_EX|rtout[0]                                                                                          ; adder:ALU|result[30]   ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.018     ; 4.087      ;
; -3.568 ; pipereg:EX_MEM|rdout[4]                                                                                         ; adder:ALU|result[30]   ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.018     ; 4.082      ;
; -3.562 ; control_pipe:MEM_WB_control|RegWrite_o                                                                          ; adder:ALU|result[28]   ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.016     ; 4.078      ;
; -3.559 ; control_pipe:MEM_WB_control|RegWrite_o                                                                          ; adder:ALU|result[31]   ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.009      ; 4.100      ;
; -3.543 ; pipereg:ID_EX|rtout[2]                                                                                          ; adder:ALU|result[28]   ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.017     ; 4.058      ;
; -3.540 ; pipereg:ID_EX|rtout[2]                                                                                          ; adder:ALU|result[31]   ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.008      ; 4.080      ;
; -3.540 ; control_pipe:MEM_WB_control|RegWrite_o                                                                          ; adder:ALU|result[30]   ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.018     ; 4.054      ;
; -3.537 ; pipereg:EX_MEM|rdout[0]                                                                                         ; adder:ALU|result[29]   ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.011      ; 4.080      ;
; -3.532 ; pipereg:MEM_WB|rdout[2]                                                                                         ; adder:ALU|result[28]   ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.017     ; 4.047      ;
; -3.529 ; pipereg:MEM_WB|rdout[2]                                                                                         ; adder:ALU|result[31]   ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.008      ; 4.069      ;
; -3.528 ; pipereg:EX_MEM|rdout[2]                                                                                         ; adder:ALU|result[27]   ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.020     ; 4.040      ;
; -3.528 ; pipereg:ID_EX|rtout[0]                                                                                          ; adder:ALU|result[29]   ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.011      ; 4.071      ;
; -3.527 ; pipereg:ID_EX|rtout[1]                                                                                          ; adder:ALU|result[27]   ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.019     ; 4.040      ;
; -3.525 ; pipereg:EX_MEM|rdout[1]                                                                                         ; adder:ALU|result[28]   ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.016     ; 4.041      ;
; -3.525 ; pipereg:EX_MEM|rdout[0]                                                                                         ; adder:ALU|result[26]   ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.016     ; 4.041      ;
; -3.523 ; pipereg:EX_MEM|rdout[4]                                                                                         ; adder:ALU|result[29]   ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.011      ; 4.066      ;
; -3.522 ; pipereg:EX_MEM|rdout[1]                                                                                         ; adder:ALU|result[31]   ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.009      ; 4.063      ;
; -3.521 ; pipereg:ID_EX|rtout[2]                                                                                          ; adder:ALU|result[30]   ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.019     ; 4.034      ;
; -3.516 ; pipereg:ID_EX|rtout[0]                                                                                          ; adder:ALU|result[26]   ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.016     ; 4.032      ;
; -3.511 ; pipereg:EX_MEM|rdout[4]                                                                                         ; adder:ALU|result[26]   ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.016     ; 4.027      ;
; -3.510 ; pipereg:MEM_WB|rdout[2]                                                                                         ; adder:ALU|result[30]   ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.019     ; 4.023      ;
; -3.507 ; pipereg:ID_EX|rsout[3]                                                                                          ; adder:ALU|result[28]   ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.017     ; 4.022      ;
; -3.507 ; pipereg:EX_MEM|rdout[3]                                                                                         ; adder:ALU|result[28]   ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.017     ; 4.022      ;
; -3.504 ; pipereg:ID_EX|rsout[3]                                                                                          ; adder:ALU|result[31]   ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.008      ; 4.044      ;
; -3.504 ; pipereg:EX_MEM|rdout[3]                                                                                         ; adder:ALU|result[31]   ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.008      ; 4.044      ;
; -3.503 ; pipereg:EX_MEM|rdout[1]                                                                                         ; adder:ALU|result[30]   ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.018     ; 4.017      ;
; -3.495 ; control_pipe:MEM_WB_control|RegWrite_o                                                                          ; adder:ALU|result[29]   ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.011      ; 4.038      ;
; -3.489 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a3~porta_address_reg0  ; pipereg:IF_ID|out1[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; -1.432     ; 2.589      ;
; -3.489 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a3~porta_address_reg1  ; pipereg:IF_ID|out1[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; -1.432     ; 2.589      ;
; -3.489 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a3~porta_address_reg2  ; pipereg:IF_ID|out1[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; -1.432     ; 2.589      ;
; -3.489 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a3~porta_address_reg3  ; pipereg:IF_ID|out1[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; -1.432     ; 2.589      ;
; -3.489 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a3~porta_address_reg4  ; pipereg:IF_ID|out1[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; -1.432     ; 2.589      ;
; -3.489 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a3~porta_address_reg5  ; pipereg:IF_ID|out1[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; -1.432     ; 2.589      ;
; -3.489 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a3~porta_address_reg6  ; pipereg:IF_ID|out1[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; -1.432     ; 2.589      ;
; -3.489 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a3~porta_address_reg7  ; pipereg:IF_ID|out1[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; -1.432     ; 2.589      ;
; -3.489 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a3~porta_address_reg8  ; pipereg:IF_ID|out1[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; -1.432     ; 2.589      ;
; -3.489 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a3~porta_address_reg9  ; pipereg:IF_ID|out1[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; -1.432     ; 2.589      ;
; -3.488 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a3~porta_address_reg0  ; pipereg:IF_ID|out1[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; -1.432     ; 2.588      ;
; -3.488 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a3~porta_address_reg1  ; pipereg:IF_ID|out1[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; -1.432     ; 2.588      ;
; -3.488 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a3~porta_address_reg2  ; pipereg:IF_ID|out1[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; -1.432     ; 2.588      ;
; -3.488 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a3~porta_address_reg3  ; pipereg:IF_ID|out1[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; -1.432     ; 2.588      ;
; -3.488 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a3~porta_address_reg4  ; pipereg:IF_ID|out1[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; -1.432     ; 2.588      ;
; -3.488 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a3~porta_address_reg5  ; pipereg:IF_ID|out1[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; -1.432     ; 2.588      ;
; -3.488 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a3~porta_address_reg6  ; pipereg:IF_ID|out1[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; -1.432     ; 2.588      ;
; -3.488 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a3~porta_address_reg7  ; pipereg:IF_ID|out1[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; -1.432     ; 2.588      ;
; -3.488 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a3~porta_address_reg8  ; pipereg:IF_ID|out1[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; -1.432     ; 2.588      ;
; -3.488 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a3~porta_address_reg9  ; pipereg:IF_ID|out1[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; -1.432     ; 2.588      ;
; -3.485 ; pipereg:ID_EX|rsout[3]                                                                                          ; adder:ALU|result[30]   ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.019     ; 3.998      ;
; -3.485 ; pipereg:EX_MEM|rdout[3]                                                                                         ; adder:ALU|result[30]   ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.019     ; 3.998      ;
; -3.485 ; pipereg:ID_EX|rsout[0]                                                                                          ; adder:ALU|result[28]   ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.017     ; 4.000      ;
; -3.483 ; control_pipe:MEM_WB_control|RegWrite_o                                                                          ; adder:ALU|result[26]   ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.016     ; 3.999      ;
; -3.483 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a18~porta_address_reg0 ; pipereg:IF_ID|out1[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; -1.437     ; 2.578      ;
; -3.483 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a18~porta_address_reg1 ; pipereg:IF_ID|out1[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; -1.437     ; 2.578      ;
; -3.483 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a18~porta_address_reg2 ; pipereg:IF_ID|out1[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; -1.437     ; 2.578      ;
; -3.483 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a18~porta_address_reg3 ; pipereg:IF_ID|out1[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; -1.437     ; 2.578      ;
; -3.483 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a18~porta_address_reg4 ; pipereg:IF_ID|out1[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; -1.437     ; 2.578      ;
; -3.483 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a18~porta_address_reg5 ; pipereg:IF_ID|out1[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; -1.437     ; 2.578      ;
; -3.483 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a18~porta_address_reg6 ; pipereg:IF_ID|out1[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; -1.437     ; 2.578      ;
; -3.483 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a18~porta_address_reg7 ; pipereg:IF_ID|out1[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; -1.437     ; 2.578      ;
; -3.483 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a18~porta_address_reg8 ; pipereg:IF_ID|out1[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; -1.437     ; 2.578      ;
; -3.483 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a18~porta_address_reg9 ; pipereg:IF_ID|out1[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; -1.437     ; 2.578      ;
; -3.482 ; pipereg:ID_EX|rsout[0]                                                                                          ; adder:ALU|result[31]   ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.008      ; 4.022      ;
; -3.476 ; pipereg:ID_EX|rtout[2]                                                                                          ; adder:ALU|result[29]   ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.010      ; 4.018      ;
; -3.476 ; pipereg:EX_MEM|rdout[0]                                                                                         ; adder:ALU|result[27]   ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.019     ; 3.989      ;
; -3.474 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a16~porta_address_reg0 ; pipereg:IF_ID|out1[28] ; KEY[1]       ; KEY[1]      ; 0.500        ; -1.441     ; 2.565      ;
; -3.474 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a16~porta_address_reg1 ; pipereg:IF_ID|out1[28] ; KEY[1]       ; KEY[1]      ; 0.500        ; -1.441     ; 2.565      ;
; -3.474 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a16~porta_address_reg2 ; pipereg:IF_ID|out1[28] ; KEY[1]       ; KEY[1]      ; 0.500        ; -1.441     ; 2.565      ;
; -3.474 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a16~porta_address_reg3 ; pipereg:IF_ID|out1[28] ; KEY[1]       ; KEY[1]      ; 0.500        ; -1.441     ; 2.565      ;
; -3.474 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a16~porta_address_reg4 ; pipereg:IF_ID|out1[28] ; KEY[1]       ; KEY[1]      ; 0.500        ; -1.441     ; 2.565      ;
; -3.474 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a16~porta_address_reg5 ; pipereg:IF_ID|out1[28] ; KEY[1]       ; KEY[1]      ; 0.500        ; -1.441     ; 2.565      ;
; -3.474 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a16~porta_address_reg6 ; pipereg:IF_ID|out1[28] ; KEY[1]       ; KEY[1]      ; 0.500        ; -1.441     ; 2.565      ;
; -3.474 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a16~porta_address_reg7 ; pipereg:IF_ID|out1[28] ; KEY[1]       ; KEY[1]      ; 0.500        ; -1.441     ; 2.565      ;
; -3.474 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a16~porta_address_reg8 ; pipereg:IF_ID|out1[28] ; KEY[1]       ; KEY[1]      ; 0.500        ; -1.441     ; 2.565      ;
; -3.474 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a16~porta_address_reg9 ; pipereg:IF_ID|out1[28] ; KEY[1]       ; KEY[1]      ; 0.500        ; -1.441     ; 2.565      ;
; -3.467 ; pipereg:ID_EX|rtout[0]                                                                                          ; adder:ALU|result[27]   ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.019     ; 3.980      ;
; -3.465 ; pipereg:MEM_WB|rdout[2]                                                                                         ; adder:ALU|result[29]   ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.010      ; 4.007      ;
; -3.464 ; pipereg:ID_EX|rtout[4]                                                                                          ; adder:ALU|result[28]   ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.016     ; 3.980      ;
; -3.464 ; pipereg:ID_EX|rtout[2]                                                                                          ; adder:ALU|result[26]   ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.017     ; 3.979      ;
; -3.463 ; pipereg:ID_EX|rsout[0]                                                                                          ; adder:ALU|result[30]   ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.019     ; 3.976      ;
; -3.462 ; pipereg:EX_MEM|rdout[4]                                                                                         ; adder:ALU|result[27]   ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.019     ; 3.975      ;
; -3.461 ; pipereg:ID_EX|rtout[4]                                                                                          ; adder:ALU|result[31]   ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.009      ; 4.002      ;
; -3.458 ; pipereg:EX_MEM|rdout[1]                                                                                         ; adder:ALU|result[29]   ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.011      ; 4.001      ;
; -3.458 ; pipereg:MEM_WB|rdout[4]                                                                                         ; adder:ALU|result[28]   ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.016     ; 3.974      ;
+--------+-----------------------------------------------------------------------------------------------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'pipereg:IF_ID|out1[26]'                                                                                                        ;
+--------+-----------------------+---------------------------------+--------------+------------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                         ; Launch Clock ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+---------------------------------+--------------+------------------------+--------------+------------+------------+
; -1.543 ; pipereg:IF_ID|out1[0] ; control:control_module|ALUOp[0] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -0.667     ; 0.905      ;
; -1.542 ; pipereg:IF_ID|out1[0] ; control:control_module|RegWrite ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -0.742     ; 0.913      ;
; -1.527 ; pipereg:IF_ID|out1[0] ; control:control_module|ALUOp[1] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -0.740     ; 0.901      ;
; -1.457 ; pipereg:IF_ID|out1[5] ; control:control_module|ALUOp[0] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -0.667     ; 0.819      ;
; -1.456 ; pipereg:IF_ID|out1[5] ; control:control_module|RegWrite ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -0.742     ; 0.827      ;
; -1.441 ; pipereg:IF_ID|out1[5] ; control:control_module|ALUOp[1] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -0.740     ; 0.815      ;
; -1.388 ; pipereg:IF_ID|out1[3] ; control:control_module|ALUOp[0] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -0.667     ; 0.750      ;
; -1.387 ; pipereg:IF_ID|out1[3] ; control:control_module|RegWrite ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -0.742     ; 0.758      ;
; -1.372 ; pipereg:IF_ID|out1[3] ; control:control_module|ALUOp[1] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -0.740     ; 0.746      ;
; -1.336 ; pipereg:IF_ID|out1[4] ; control:control_module|ALUOp[0] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -0.667     ; 0.698      ;
; -1.335 ; pipereg:IF_ID|out1[4] ; control:control_module|RegWrite ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -0.742     ; 0.706      ;
; -1.320 ; pipereg:IF_ID|out1[4] ; control:control_module|ALUOp[1] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -0.740     ; 0.694      ;
; -1.301 ; pipereg:IF_ID|out1[1] ; control:control_module|ALUOp[0] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -0.667     ; 0.663      ;
; -1.297 ; pipereg:IF_ID|out1[1] ; control:control_module|RegWrite ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -0.742     ; 0.668      ;
; -1.283 ; pipereg:IF_ID|out1[1] ; control:control_module|ALUOp[1] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -0.740     ; 0.657      ;
; -1.278 ; pipereg:IF_ID|out1[2] ; control:control_module|RegWrite ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -0.742     ; 0.649      ;
; -1.267 ; pipereg:IF_ID|out1[2] ; control:control_module|ALUOp[1] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -0.740     ; 0.641      ;
+--------+-----------------------+---------------------------------+--------------+------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_div:clockdiv|clock_1Khz_reg'                                                                                                                                      ;
+-------+----------------------------------+----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.420 ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|clock_100hz_int ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.612      ;
; 0.512 ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.520      ;
; 0.521 ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.511      ;
; 0.522 ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|clock_100hz_int ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.510      ;
; 0.629 ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|clock_100hz_int ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.403      ;
; 0.629 ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.403      ;
; 0.630 ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.402      ;
; 0.630 ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.402      ;
; 0.665 ; clk_div:clockdiv|clock_100hz_int ; clk_div:clockdiv|clock_100hz_int ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
+-------+----------------------------------+----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_div:clockdiv|clock_1Mhz_reg'                                                                                                                                        ;
+-------+-----------------------------------+-----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.420 ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|clock_100Khz_int ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.612      ;
; 0.507 ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.525      ;
; 0.507 ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|clock_100Khz_int ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.525      ;
; 0.509 ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.523      ;
; 0.625 ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.407      ;
; 0.626 ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.406      ;
; 0.626 ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|clock_100Khz_int ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.406      ;
; 0.626 ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.406      ;
; 0.665 ; clk_div:clockdiv|clock_100Khz_int ; clk_div:clockdiv|clock_100Khz_int ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.367      ;
+-------+-----------------------------------+-----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_div:clockdiv|clock_100hz_reg'                                                                                                                                     ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; 0.439 ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|clock_10Hz_int ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 0.593      ;
; 0.508 ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 0.524      ;
; 0.509 ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|clock_10Hz_int ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 0.523      ;
; 0.510 ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 0.522      ;
; 0.624 ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 0.408      ;
; 0.624 ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 0.408      ;
; 0.625 ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 0.407      ;
; 0.625 ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|clock_10Hz_int ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 0.407      ;
; 0.665 ; clk_div:clockdiv|clock_10Hz_int ; clk_div:clockdiv|clock_10Hz_int ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 0.367      ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_div:clockdiv|clock_10Hz_reg'                                                                                                                                  ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.507 ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.525      ;
; 0.507 ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|clock_1Hz_int ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.525      ;
; 0.520 ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.512      ;
; 0.522 ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|clock_1Hz_int ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.510      ;
; 0.561 ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.471      ;
; 0.634 ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.398      ;
; 0.635 ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.397      ;
; 0.635 ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|clock_1Hz_int ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.397      ;
; 0.665 ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:clockdiv|clock_1Hz_int ; clk_div:clockdiv|clock_1Hz_int ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.367      ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_div:clockdiv|clock_100Khz_reg'                                                                                                                                        ;
+-------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; 0.508 ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.524      ;
; 0.508 ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|clock_10Khz_int ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.524      ;
; 0.512 ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.520      ;
; 0.513 ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|clock_10Khz_int ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.519      ;
; 0.561 ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.471      ;
; 0.626 ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.406      ;
; 0.627 ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.405      ;
; 0.627 ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|clock_10Khz_int ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.405      ;
; 0.665 ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:clockdiv|clock_10Khz_int ; clk_div:clockdiv|clock_10Khz_int ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
+-------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_div:clockdiv|clock_10Khz_reg'                                                                                                                                     ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; 0.512 ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|clock_1Khz_int ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.520      ;
; 0.517 ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.515      ;
; 0.519 ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.513      ;
; 0.519 ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|clock_1Khz_int ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.513      ;
; 0.554 ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.478      ;
; 0.555 ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.477      ;
; 0.635 ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|clock_1Khz_int ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.397      ;
; 0.636 ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.396      ;
; 0.665 ; clk_div:clockdiv|clock_1Khz_int ; clk_div:clockdiv|clock_1Khz_int ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'SW[15]'                                                                                                        ;
+-------+-----------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.847 ; SW[15]    ; addtoled:variableadd_selector|addout[0] ; SW[15]       ; SW[15]      ; 0.500        ; 3.106      ; 2.463      ;
; 0.848 ; SW[15]    ; addtoled:variableadd_selector|addout[1] ; SW[15]       ; SW[15]      ; 0.500        ; 3.104      ; 2.455      ;
; 0.873 ; SW[15]    ; addtoled:variableadd_selector|addout[3] ; SW[15]       ; SW[15]      ; 0.500        ; 3.112      ; 2.395      ;
; 0.928 ; SW[15]    ; addtoled:variableadd_selector|addout[4] ; SW[15]       ; SW[15]      ; 0.500        ; 3.104      ; 2.323      ;
; 0.963 ; SW[15]    ; addtoled:variableadd_selector|addout[2] ; SW[15]       ; SW[15]      ; 0.500        ; 3.086      ; 2.352      ;
; 1.347 ; SW[15]    ; addtoled:variableadd_selector|addout[0] ; SW[15]       ; SW[15]      ; 1.000        ; 3.106      ; 2.463      ;
; 1.348 ; SW[15]    ; addtoled:variableadd_selector|addout[1] ; SW[15]       ; SW[15]      ; 1.000        ; 3.104      ; 2.455      ;
; 1.373 ; SW[15]    ; addtoled:variableadd_selector|addout[3] ; SW[15]       ; SW[15]      ; 1.000        ; 3.112      ; 2.395      ;
; 1.428 ; SW[15]    ; addtoled:variableadd_selector|addout[4] ; SW[15]       ; SW[15]      ; 1.000        ; 3.104      ; 2.323      ;
; 1.463 ; SW[15]    ; addtoled:variableadd_selector|addout[2] ; SW[15]       ; SW[15]      ; 1.000        ; 3.086      ; 2.352      ;
+-------+-----------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'SW[15]'                                                                                                          ;
+--------+-----------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.781 ; SW[15]    ; addtoled:variableadd_selector|addout[4] ; SW[15]       ; SW[15]      ; 0.000        ; 3.104      ; 2.323      ;
; -0.734 ; SW[15]    ; addtoled:variableadd_selector|addout[2] ; SW[15]       ; SW[15]      ; 0.000        ; 3.086      ; 2.352      ;
; -0.717 ; SW[15]    ; addtoled:variableadd_selector|addout[3] ; SW[15]       ; SW[15]      ; 0.000        ; 3.112      ; 2.395      ;
; -0.649 ; SW[15]    ; addtoled:variableadd_selector|addout[1] ; SW[15]       ; SW[15]      ; 0.000        ; 3.104      ; 2.455      ;
; -0.643 ; SW[15]    ; addtoled:variableadd_selector|addout[0] ; SW[15]       ; SW[15]      ; 0.000        ; 3.106      ; 2.463      ;
; -0.281 ; SW[15]    ; addtoled:variableadd_selector|addout[4] ; SW[15]       ; SW[15]      ; -0.500       ; 3.104      ; 2.323      ;
; -0.234 ; SW[15]    ; addtoled:variableadd_selector|addout[2] ; SW[15]       ; SW[15]      ; -0.500       ; 3.086      ; 2.352      ;
; -0.217 ; SW[15]    ; addtoled:variableadd_selector|addout[3] ; SW[15]       ; SW[15]      ; -0.500       ; 3.112      ; 2.395      ;
; -0.149 ; SW[15]    ; addtoled:variableadd_selector|addout[1] ; SW[15]       ; SW[15]      ; -0.500       ; 3.104      ; 2.455      ;
; -0.143 ; SW[15]    ; addtoled:variableadd_selector|addout[0] ; SW[15]       ; SW[15]      ; -0.500       ; 3.106      ; 2.463      ;
+--------+-----------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'KEY[1]'                                                                                                                                                ;
+--------+----------------------------------------+----------------------------------------+------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+------------------------+-------------+--------------+------------+------------+
; -0.352 ; control:control_module|RegWrite        ; control_pipe:ID_EX_control|RegWrite_o  ; pipereg:IF_ID|out1[26] ; KEY[1]      ; -0.500       ; 0.742      ; 0.042      ;
; -0.350 ; control:control_module|ALUOp[1]        ; control_pipe:ID_EX_control|ALUOp_o[1]  ; pipereg:IF_ID|out1[26] ; KEY[1]      ; -0.500       ; 0.740      ; 0.042      ;
; 0.215  ; RegModule:reg_file|register[1][0]      ; RegModule:reg_file|register[1][0]      ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; RegModule:reg_file|register[2][1]      ; RegModule:reg_file|register[2][1]      ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; RegModule:reg_file|register[4][2]      ; RegModule:reg_file|register[4][2]      ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; RegModule:reg_file|register[8][3]      ; RegModule:reg_file|register[8][3]      ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; RegModule:reg_file|register[16][4]     ; RegModule:reg_file|register[16][4]     ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.220  ; control:control_module|ALUOp[0]        ; control_pipe:ID_EX_control|ALUOp_o[0]  ; pipereg:IF_ID|out1[26] ; KEY[1]      ; -0.500       ; 0.664      ; 0.536      ;
; 0.239  ; pipereg:IF_ID|out1[15]                 ; pipereg:ID_EX|rdout[4]                 ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.391      ;
; 0.241  ; pipereg:IF_ID|out1[12]                 ; pipereg:ID_EX|rdout[1]                 ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.393      ;
; 0.243  ; clockcounter:clock_counter|val[15]     ; clockcounter:clock_counter|val[15]     ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.395      ;
; 0.244  ; pipereg:EX_MEM|out2[4]                 ; pipereg:MEM_WB|out2[4]                 ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.396      ;
; 0.247  ; pipereg:EX_MEM|out2[1]                 ; pipereg:MEM_WB|out2[1]                 ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.399      ;
; 0.250  ; pipereg:EX_MEM|out2[10]                ; pipereg:MEM_WB|out2[10]                ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.402      ;
; 0.252  ; pipereg:EX_MEM|out2[25]                ; pipereg:MEM_WB|out2[25]                ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.404      ;
; 0.254  ; pipereg:EX_MEM|rdout[4]                ; pipereg:MEM_WB|rdout[4]                ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.406      ;
; 0.257  ; pipereg:IF_ID|out1[13]                 ; pipereg:ID_EX|rdout[2]                 ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.409      ;
; 0.313  ; pipereg:IF_ID|out1[11]                 ; pipereg:ID_EX|rdout[0]                 ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.465      ;
; 0.314  ; pipereg:IF_ID|out1[14]                 ; pipereg:ID_EX|rdout[3]                 ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.466      ;
; 0.315  ; pipereg:EX_MEM|out2[15]                ; pipereg:MEM_WB|out2[15]                ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.025      ; 0.492      ;
; 0.317  ; pipereg:EX_MEM|out2[7]                 ; pipereg:MEM_WB|out2[7]                 ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.469      ;
; 0.317  ; pipereg:EX_MEM|out2[29]                ; pipereg:MEM_WB|out2[29]                ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.469      ;
; 0.318  ; pipereg:EX_MEM|out2[0]                 ; pipereg:MEM_WB|out2[0]                 ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.470      ;
; 0.321  ; pipereg:EX_MEM|out2[27]                ; pipereg:MEM_WB|out2[27]                ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.473      ;
; 0.328  ; pipereg:EX_MEM|out2[26]                ; pipereg:MEM_WB|out2[26]                ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.480      ;
; 0.335  ; control_pipe:EX_MEM_control|RegWrite_o ; control_pipe:MEM_WB_control|RegWrite_o ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.487      ;
; 0.349  ; pipereg:EX_MEM|out2[14]                ; pipereg:MEM_WB|out2[14]                ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.501      ;
; 0.350  ; pipereg:EX_MEM|out2[21]                ; pipereg:MEM_WB|out2[21]                ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.502      ;
; 0.355  ; clockcounter:clock_counter|val[0]      ; clockcounter:clock_counter|val[0]      ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.507      ;
; 0.359  ; clockcounter:clock_counter|val[1]      ; clockcounter:clock_counter|val[1]      ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.511      ;
; 0.360  ; clockcounter:clock_counter|val[2]      ; clockcounter:clock_counter|val[2]      ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; clockcounter:clock_counter|val[9]      ; clockcounter:clock_counter|val[9]      ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; clockcounter:clock_counter|val[11]     ; clockcounter:clock_counter|val[11]     ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.512      ;
; 0.361  ; clockcounter:clock_counter|val[4]      ; clockcounter:clock_counter|val[4]      ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; clockcounter:clock_counter|val[7]      ; clockcounter:clock_counter|val[7]      ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; clockcounter:clock_counter|val[13]     ; clockcounter:clock_counter|val[13]     ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; clockcounter:clock_counter|val[14]     ; clockcounter:clock_counter|val[14]     ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.513      ;
; 0.363  ; pipereg:IF_ID|out1[20]                 ; pipereg:ID_EX|out2[29]                 ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.515      ;
; 0.364  ; pipereg:IF_ID|out1[20]                 ; pipereg:ID_EX|out2[19]                 ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.516      ;
; 0.369  ; pipereg:EX_MEM|out2[8]                 ; pipereg:MEM_WB|out2[8]                 ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.521      ;
; 0.371  ; clockcounter:clock_counter|val[3]      ; clockcounter:clock_counter|val[3]      ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; clockcounter:clock_counter|val[8]      ; clockcounter:clock_counter|val[8]      ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; clockcounter:clock_counter|val[10]     ; clockcounter:clock_counter|val[10]     ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.523      ;
; 0.372  ; clockcounter:clock_counter|val[5]      ; clockcounter:clock_counter|val[5]      ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; clockcounter:clock_counter|val[6]      ; clockcounter:clock_counter|val[6]      ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; clockcounter:clock_counter|val[12]     ; clockcounter:clock_counter|val[12]     ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; pipereg:EX_MEM|out2[6]                 ; pipereg:MEM_WB|out2[6]                 ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.524      ;
; 0.373  ; pipereg:EX_MEM|out2[20]                ; pipereg:MEM_WB|out2[20]                ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.525      ;
; 0.373  ; pipereg:EX_MEM|out2[30]                ; pipereg:MEM_WB|out2[30]                ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.525      ;
; 0.375  ; pipereg:EX_MEM|out2[5]                 ; pipereg:MEM_WB|out2[5]                 ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.527      ;
; 0.375  ; pipereg:EX_MEM|out2[17]                ; pipereg:MEM_WB|out2[17]                ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.527      ;
; 0.376  ; pipereg:EX_MEM|out2[18]                ; pipereg:MEM_WB|out2[18]                ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.528      ;
; 0.378  ; pipereg:IF_ID|out1[25]                 ; pipereg:ID_EX|out1[21]                 ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.530      ;
; 0.378  ; pipereg:IF_ID|out1[25]                 ; pipereg:ID_EX|out1[26]                 ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.530      ;
; 0.379  ; pipereg:IF_ID|out1[25]                 ; pipereg:ID_EX|out1[17]                 ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.531      ;
; 0.379  ; pipereg:IF_ID|out1[25]                 ; pipereg:ID_EX|out1[20]                 ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.531      ;
; 0.380  ; pipereg:EX_MEM|out2[11]                ; pipereg:MEM_WB|out2[11]                ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.532      ;
; 0.380  ; pipereg:IF_ID|out1[25]                 ; pipereg:ID_EX|out1[24]                 ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.532      ;
; 0.382  ; pipereg:EX_MEM|out2[24]                ; pipereg:MEM_WB|out2[24]                ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.534      ;
; 0.387  ; pipereg:EX_MEM|out2[3]                 ; pipereg:MEM_WB|out2[3]                 ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.539      ;
; 0.389  ; pipereg:EX_MEM|out2[28]                ; pipereg:MEM_WB|out2[28]                ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.541      ;
; 0.417  ; pipereg:EX_MEM|out2[9]                 ; pipereg:MEM_WB|out2[9]                 ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.569      ;
; 0.469  ; pipereg:EX_MEM|out2[12]                ; pipereg:MEM_WB|out2[12]                ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.009      ; 0.630      ;
; 0.490  ; pipereg:EX_MEM|out2[16]                ; pipereg:MEM_WB|out2[16]                ; KEY[1]                 ; KEY[1]      ; 0.000        ; -0.013     ; 0.629      ;
; 0.493  ; clockcounter:clock_counter|val[0]      ; clockcounter:clock_counter|val[1]      ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.645      ;
; 0.497  ; clockcounter:clock_counter|val[1]      ; clockcounter:clock_counter|val[2]      ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.649      ;
; 0.498  ; clockcounter:clock_counter|val[2]      ; clockcounter:clock_counter|val[3]      ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.650      ;
; 0.498  ; clockcounter:clock_counter|val[9]      ; clockcounter:clock_counter|val[10]     ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.650      ;
; 0.498  ; clockcounter:clock_counter|val[11]     ; clockcounter:clock_counter|val[12]     ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.650      ;
; 0.499  ; clockcounter:clock_counter|val[14]     ; clockcounter:clock_counter|val[15]     ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.651      ;
; 0.499  ; clockcounter:clock_counter|val[13]     ; clockcounter:clock_counter|val[14]     ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.651      ;
; 0.499  ; clockcounter:clock_counter|val[4]      ; clockcounter:clock_counter|val[5]      ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.651      ;
; 0.511  ; clockcounter:clock_counter|val[8]      ; clockcounter:clock_counter|val[9]      ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.663      ;
; 0.511  ; clockcounter:clock_counter|val[10]     ; clockcounter:clock_counter|val[11]     ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.663      ;
; 0.511  ; clockcounter:clock_counter|val[3]      ; clockcounter:clock_counter|val[4]      ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.663      ;
; 0.512  ; clockcounter:clock_counter|val[6]      ; clockcounter:clock_counter|val[7]      ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.664      ;
; 0.512  ; clockcounter:clock_counter|val[12]     ; clockcounter:clock_counter|val[13]     ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.664      ;
; 0.512  ; clockcounter:clock_counter|val[5]      ; clockcounter:clock_counter|val[6]      ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.664      ;
; 0.528  ; clockcounter:clock_counter|val[0]      ; clockcounter:clock_counter|val[2]      ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.680      ;
; 0.532  ; clockcounter:clock_counter|val[1]      ; clockcounter:clock_counter|val[3]      ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.684      ;
; 0.533  ; clockcounter:clock_counter|val[9]      ; clockcounter:clock_counter|val[11]     ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.685      ;
; 0.533  ; clockcounter:clock_counter|val[2]      ; clockcounter:clock_counter|val[4]      ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.685      ;
; 0.533  ; clockcounter:clock_counter|val[11]     ; clockcounter:clock_counter|val[13]     ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.685      ;
; 0.534  ; clockcounter:clock_counter|val[13]     ; clockcounter:clock_counter|val[15]     ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.686      ;
; 0.534  ; clockcounter:clock_counter|val[4]      ; clockcounter:clock_counter|val[6]      ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.686      ;
; 0.546  ; clockcounter:clock_counter|val[8]      ; clockcounter:clock_counter|val[10]     ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.698      ;
; 0.546  ; clockcounter:clock_counter|val[10]     ; clockcounter:clock_counter|val[12]     ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.698      ;
; 0.546  ; clockcounter:clock_counter|val[3]      ; clockcounter:clock_counter|val[5]      ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.698      ;
; 0.547  ; clockcounter:clock_counter|val[12]     ; clockcounter:clock_counter|val[14]     ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.699      ;
; 0.547  ; clockcounter:clock_counter|val[5]      ; clockcounter:clock_counter|val[7]      ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.699      ;
; 0.550  ; pipereg:EX_MEM|rdout[0]                ; pipereg:MEM_WB|rdout[0]                ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.001      ; 0.703      ;
; 0.554  ; clockcounter:clock_counter|val[7]      ; clockcounter:clock_counter|val[8]      ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.706      ;
; 0.563  ; clockcounter:clock_counter|val[0]      ; clockcounter:clock_counter|val[3]      ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.715      ;
; 0.567  ; clockcounter:clock_counter|val[1]      ; clockcounter:clock_counter|val[4]      ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.719      ;
; 0.568  ; clockcounter:clock_counter|val[9]      ; clockcounter:clock_counter|val[12]     ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.720      ;
; 0.568  ; clockcounter:clock_counter|val[2]      ; clockcounter:clock_counter|val[5]      ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.720      ;
; 0.568  ; clockcounter:clock_counter|val[11]     ; clockcounter:clock_counter|val[14]     ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.720      ;
; 0.569  ; clockcounter:clock_counter|val[4]      ; clockcounter:clock_counter|val[7]      ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.721      ;
; 0.573  ; pipereg:ID_EX|rdout[1]                 ; pipereg:EX_MEM|rdout[1]                ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.725      ;
; 0.581  ; clockcounter:clock_counter|val[8]      ; clockcounter:clock_counter|val[11]     ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.733      ;
+--------+----------------------------------------+----------------------------------------+------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK_50'                                                                                                                                                                               ;
+--------+---------------------------------------------------+---------------------------------------------------+-----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                         ; To Node                                           ; Launch Clock                      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------+---------------------------------------------------+-----------------------------------+-------------+--------------+------------+------------+
; -0.024 ; clk_div:clockdiv|clock_1Khz_int                   ; clk_div:clockdiv|clock_1Khz_reg                   ; clk_div:clockdiv|clock_10Khz_reg  ; CLOCK_50    ; 0.000        ; 0.266      ; 0.394      ;
; -0.002 ; clk_div:clockdiv|clock_10Khz_int                  ; clk_div:clockdiv|clock_10Khz_reg                  ; clk_div:clockdiv|clock_100Khz_reg ; CLOCK_50    ; 0.000        ; 0.253      ; 0.403      ;
; 0.010  ; clk_div:clockdiv|clock_1Hz_int                    ; clk_div:clockdiv|clock_1Hz_reg                    ; clk_div:clockdiv|clock_10Hz_reg   ; CLOCK_50    ; 0.000        ; 0.227      ; 0.389      ;
; 0.040  ; clk_div:clockdiv|clock_100hz_int                  ; clk_div:clockdiv|clock_100hz_reg                  ; clk_div:clockdiv|clock_1Khz_reg   ; CLOCK_50    ; 0.000        ; 0.283      ; 0.475      ;
; 0.063  ; clk_div:clockdiv|clock_100Khz_int                 ; clk_div:clockdiv|clock_100Khz_reg                 ; clk_div:clockdiv|clock_1Mhz_reg   ; CLOCK_50    ; 0.000        ; 0.266      ; 0.481      ;
; 0.138  ; clk_div:clockdiv|clock_10Hz_int                   ; clk_div:clockdiv|clock_10Hz_reg                   ; clk_div:clockdiv|clock_100hz_reg  ; CLOCK_50    ; 0.000        ; 0.179      ; 0.469      ;
; 0.215  ; LCD_Display:LCD_module|next_command.RESET2        ; LCD_Display:LCD_module|next_command.RESET2        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:LCD_module|next_command.RESET3        ; LCD_Display:LCD_module|next_command.RESET3        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:LCD_module|next_command.FUNC_SET      ; LCD_Display:LCD_module|next_command.FUNC_SET      ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:LCD_module|next_command.DISPLAY_OFF   ; LCD_Display:LCD_module|next_command.DISPLAY_OFF   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:LCD_module|next_command.DISPLAY_CLEAR ; LCD_Display:LCD_module|next_command.DISPLAY_CLEAR ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:LCD_module|next_command.DISPLAY_ON    ; LCD_Display:LCD_module|next_command.DISPLAY_ON    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:LCD_module|next_command.MODE_SET      ; LCD_Display:LCD_module|next_command.MODE_SET      ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:LCD_module|next_command.Print_String  ; LCD_Display:LCD_module|next_command.Print_String  ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:LCD_module|LCD_RS                     ; LCD_Display:LCD_module|LCD_RS                     ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:LCD_module|LCD_EN                     ; LCD_Display:LCD_module|LCD_EN                     ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:LCD_module|DATA_BUS_VALUE[7]          ; LCD_Display:LCD_module|DATA_BUS_VALUE[7]          ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.244  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[19]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[19]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.396      ;
; 0.247  ; LCD_Display:LCD_module|state.DISPLAY_CLEAR        ; LCD_Display:LCD_module|next_command.DISPLAY_ON    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.399      ;
; 0.250  ; LCD_Display:LCD_module|state.Print_String         ; LCD_Display:LCD_module|next_command.LINE2         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.402      ;
; 0.257  ; LCD_Display:LCD_module|state.LINE2                ; LCD_Display:LCD_module|DATA_BUS_VALUE[7]          ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.409      ;
; 0.261  ; clk_div:clockdiv|count_1Mhz[4]                    ; clk_div:clockdiv|clock_1Mhz_int                   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.413      ;
; 0.285  ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|next_command.FUNC_SET      ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.437      ;
; 0.286  ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|state.DISPLAY_ON           ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.438      ;
; 0.288  ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|state.RESET3               ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.440      ;
; 0.288  ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|state.DISPLAY_CLEAR        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.440      ;
; 0.291  ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|next_command.DISPLAY_OFF   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.443      ;
; 0.293  ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|next_command.RESET3        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.445      ;
; 0.295  ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|state.DISPLAY_OFF          ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.447      ;
; 0.296  ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|state.FUNC_SET             ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.448      ;
; 0.296  ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|next_command.DISPLAY_CLEAR ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.448      ;
; 0.297  ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|state.RESET2               ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.449      ;
; 0.297  ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|next_command.RESET2        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.449      ;
; 0.308  ; clk_div:clockdiv|count_1Mhz[6]                    ; clk_div:clockdiv|clock_1Mhz_int                   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.460      ;
; 0.316  ; LCD_Display:LCD_module|next_command.RESET3        ; LCD_Display:LCD_module|state.RESET3               ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.468      ;
; 0.317  ; LCD_Display:LCD_module|next_command.DISPLAY_CLEAR ; LCD_Display:LCD_module|state.DISPLAY_CLEAR        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.469      ;
; 0.318  ; clk_div:clockdiv|clock_1Mhz_int                   ; clk_div:clockdiv|clock_1Mhz_reg                   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.470      ;
; 0.320  ; LCD_Display:LCD_module|next_command.FUNC_SET      ; LCD_Display:LCD_module|state.FUNC_SET             ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.472      ;
; 0.321  ; LCD_Display:LCD_module|next_command.RETURN_HOME   ; LCD_Display:LCD_module|state.RETURN_HOME          ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.473      ;
; 0.325  ; LCD_Display:LCD_module|next_command.Print_String  ; LCD_Display:LCD_module|state.Print_String         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.477      ;
; 0.354  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[1]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[1]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.506      ;
; 0.356  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[10]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[10]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.508      ;
; 0.358  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[3]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[3]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.510      ;
; 0.359  ; clk_div:clockdiv|count_1Mhz[0]                    ; clk_div:clockdiv|count_1Mhz[0]                    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.511      ;
; 0.359  ; LCD_Display:LCD_module|state.RESET2               ; LCD_Display:LCD_module|next_command.RESET3        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.511      ;
; 0.360  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[5]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[5]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.512      ;
; 0.361  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[11]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[11]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.363  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[7]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[7]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.515      ;
; 0.363  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[8]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[8]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.515      ;
; 0.363  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[9]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[9]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.515      ;
; 0.364  ; LCD_Display:LCD_module|state.RESET3               ; LCD_Display:LCD_module|next_command.FUNC_SET      ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.516      ;
; 0.365  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[0]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[0]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.517      ;
; 0.367  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[12]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[12]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.519      ;
; 0.367  ; LCD_Display:LCD_module|next_command.MODE_SET      ; LCD_Display:LCD_module|state.MODE_SET             ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.519      ;
; 0.367  ; LCD_Display:LCD_module|next_command.DISPLAY_OFF   ; LCD_Display:LCD_module|state.DISPLAY_OFF          ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.519      ;
; 0.368  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[14]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[14]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.520      ;
; 0.368  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[17]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[17]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.520      ;
; 0.368  ; LCD_Display:LCD_module|state.Print_String         ; LCD_Display:LCD_module|next_command.RETURN_HOME   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.520      ;
; 0.371  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[2]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[2]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.523      ;
; 0.372  ; clk_div:clockdiv|count_1Mhz[1]                    ; clk_div:clockdiv|count_1Mhz[1]                    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; clk_div:clockdiv|count_1Mhz[3]                    ; clk_div:clockdiv|count_1Mhz[3]                    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[4]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[4]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.524      ;
; 0.373  ; clk_div:clockdiv|count_1Mhz[6]                    ; clk_div:clockdiv|count_1Mhz[6]                    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.525      ;
; 0.373  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[18]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[18]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.525      ;
; 0.374  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[6]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[6]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.526      ;
; 0.375  ; LCD_Display:LCD_module|CHAR_COUNT[0]              ; LCD_Display:LCD_module|CHAR_COUNT[0]              ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.527      ;
; 0.376  ; LCD_Display:LCD_module|CHAR_COUNT[4]              ; LCD_Display:LCD_module|CHAR_COUNT[4]              ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.528      ;
; 0.377  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[13]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[13]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.529      ;
; 0.377  ; LCD_Display:LCD_module|state.DISPLAY_OFF          ; LCD_Display:LCD_module|next_command.DISPLAY_CLEAR ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.529      ;
; 0.378  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[15]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[15]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.530      ;
; 0.378  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[16]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[16]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.530      ;
; 0.378  ; LCD_Display:LCD_module|next_command.LINE2         ; LCD_Display:LCD_module|state.LINE2                ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.530      ;
; 0.378  ; LCD_Display:LCD_module|state.FUNC_SET             ; LCD_Display:LCD_module|next_command.DISPLAY_OFF   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.530      ;
; 0.378  ; LCD_Display:LCD_module|next_command.RESET2        ; LCD_Display:LCD_module|state.RESET2               ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.530      ;
; 0.380  ; LCD_Display:LCD_module|state.RETURN_HOME          ; LCD_Display:LCD_module|DATA_BUS_VALUE[7]          ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.532      ;
; 0.383  ; clk_div:clockdiv|count_1Mhz[2]                    ; clk_div:clockdiv|count_1Mhz[2]                    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.535      ;
; 0.384  ; clk_div:clockdiv|count_1Mhz[4]                    ; clk_div:clockdiv|count_1Mhz[4]                    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.536      ;
; 0.384  ; LCD_Display:LCD_module|next_command.DISPLAY_ON    ; LCD_Display:LCD_module|state.DISPLAY_ON           ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.536      ;
; 0.385  ; clk_div:clockdiv|count_1Mhz[5]                    ; clk_div:clockdiv|count_1Mhz[5]                    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.537      ;
; 0.388  ; LCD_Display:LCD_module|CHAR_COUNT[2]              ; LCD_Display:LCD_module|CHAR_COUNT[2]              ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.540      ;
; 0.388  ; clk_div:clockdiv|count_1Mhz[5]                    ; clk_div:clockdiv|clock_1Mhz_int                   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.540      ;
; 0.393  ; LCD_Display:LCD_module|CHAR_COUNT[1]              ; LCD_Display:LCD_module|CHAR_COUNT[1]              ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.545      ;
; 0.411  ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|next_command.DISPLAY_ON    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.563      ;
; 0.445  ; LCD_Display:LCD_module|state.DROP_LCD_EN          ; LCD_Display:LCD_module|LCD_RS                     ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.004      ; 0.601      ;
; 0.452  ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|LCD_EN                     ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.604      ;
; 0.466  ; LCD_Display:LCD_module|CLK_400HZ_Enable           ; LCD_Display:LCD_module|LCD_EN                     ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.004      ; 0.622      ;
; 0.472  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[12]        ; LCD_Display:LCD_module|CLK_400HZ_Enable           ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.624      ;
; 0.475  ; LCD_Display:LCD_module|state.DISPLAY_ON           ; LCD_Display:LCD_module|next_command.MODE_SET      ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; -0.002     ; 0.625      ;
; 0.494  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[10]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[11]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.646      ;
; 0.496  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[3]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[4]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.648      ;
; 0.497  ; clk_div:clockdiv|count_1Mhz[0]                    ; clk_div:clockdiv|count_1Mhz[1]                    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.649      ;
; 0.498  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[5]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[6]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.650      ;
; 0.499  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[11]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[12]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.651      ;
; 0.500  ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|state.MODE_SET             ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; -0.002     ; 0.650      ;
; 0.501  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[7]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[8]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.653      ;
; 0.501  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[8]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[9]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.653      ;
; 0.502  ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|next_command.MODE_SET      ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; -0.002     ; 0.652      ;
; 0.503  ; LCD_Display:LCD_module|state.DROP_LCD_EN          ; LCD_Display:LCD_module|next_command.LINE2         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.655      ;
; 0.504  ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|state.Print_String         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; -0.002     ; 0.654      ;
; 0.505  ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|state.RETURN_HOME          ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; -0.002     ; 0.655      ;
+--------+---------------------------------------------------+---------------------------------------------------+-----------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_div:clockdiv|clock_100Khz_reg'                                                                                                                                         ;
+-------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; 0.215 ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:clockdiv|clock_10Khz_int ; clk_div:clockdiv|clock_10Khz_int ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.253 ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.405      ;
; 0.253 ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|clock_10Khz_int ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.405      ;
; 0.254 ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.406      ;
; 0.319 ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.471      ;
; 0.367 ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|clock_10Khz_int ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.519      ;
; 0.368 ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.520      ;
; 0.372 ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|clock_10Khz_int ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.524      ;
+-------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_div:clockdiv|clock_100hz_reg'                                                                                                                                      ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; 0.215 ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:clockdiv|clock_10Hz_int ; clk_div:clockdiv|clock_10Hz_int ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.255 ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 0.407      ;
; 0.255 ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|clock_10Hz_int ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 0.407      ;
; 0.256 ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 0.408      ;
; 0.256 ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 0.408      ;
; 0.370 ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 0.522      ;
; 0.371 ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|clock_10Hz_int ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 0.524      ;
; 0.441 ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|clock_10Hz_int ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 0.593      ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_div:clockdiv|clock_10Hz_reg'                                                                                                                                   ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.215 ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:clockdiv|clock_1Hz_int ; clk_div:clockdiv|clock_1Hz_int ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.245 ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.397      ;
; 0.245 ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|clock_1Hz_int ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.397      ;
; 0.246 ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.398      ;
; 0.319 ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.471      ;
; 0.358 ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|clock_1Hz_int ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.510      ;
; 0.360 ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.512      ;
; 0.373 ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.525      ;
; 0.373 ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|clock_1Hz_int ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.525      ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_div:clockdiv|clock_10Khz_reg'                                                                                                                                      ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; 0.215 ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:clockdiv|clock_1Khz_int ; clk_div:clockdiv|clock_1Khz_int ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.244 ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.396      ;
; 0.245 ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|clock_1Khz_int ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.397      ;
; 0.325 ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.477      ;
; 0.326 ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.478      ;
; 0.361 ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|clock_1Khz_int ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.513      ;
; 0.363 ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.515      ;
; 0.368 ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|clock_1Khz_int ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.520      ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_div:clockdiv|clock_1Khz_reg'                                                                                                                                       ;
+-------+----------------------------------+----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.215 ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:clockdiv|clock_100hz_int ; clk_div:clockdiv|clock_100hz_int ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.250 ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.402      ;
; 0.250 ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.402      ;
; 0.251 ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.403      ;
; 0.251 ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|clock_100hz_int ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.403      ;
; 0.358 ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|clock_100hz_int ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.510      ;
; 0.359 ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.511      ;
; 0.368 ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.520      ;
; 0.460 ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|clock_100hz_int ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.612      ;
+-------+----------------------------------+----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_div:clockdiv|clock_1Mhz_reg'                                                                                                                                         ;
+-------+-----------------------------------+-----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.215 ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:clockdiv|clock_100Khz_int ; clk_div:clockdiv|clock_100Khz_int ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.254 ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.406      ;
; 0.254 ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.406      ;
; 0.254 ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|clock_100Khz_int ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.406      ;
; 0.255 ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.407      ;
; 0.371 ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.523      ;
; 0.373 ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.525      ;
; 0.373 ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|clock_100Khz_int ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.525      ;
; 0.460 ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|clock_100Khz_int ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.612      ;
+-------+-----------------------------------+-----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'pipereg:IF_ID|out1[26]'                                                                                                        ;
+-------+-----------------------+---------------------------------+--------------+------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                         ; Launch Clock ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+---------------------------------+--------------+------------------------+--------------+------------+------------+
; 1.830 ; pipereg:IF_ID|out1[1] ; control:control_module|ALUOp[0] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -0.667     ; 0.663      ;
; 1.865 ; pipereg:IF_ID|out1[4] ; control:control_module|ALUOp[0] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -0.667     ; 0.698      ;
; 1.881 ; pipereg:IF_ID|out1[2] ; control:control_module|ALUOp[1] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -0.740     ; 0.641      ;
; 1.891 ; pipereg:IF_ID|out1[2] ; control:control_module|RegWrite ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -0.742     ; 0.649      ;
; 1.897 ; pipereg:IF_ID|out1[1] ; control:control_module|ALUOp[1] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -0.740     ; 0.657      ;
; 1.910 ; pipereg:IF_ID|out1[1] ; control:control_module|RegWrite ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -0.742     ; 0.668      ;
; 1.917 ; pipereg:IF_ID|out1[3] ; control:control_module|ALUOp[0] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -0.667     ; 0.750      ;
; 1.934 ; pipereg:IF_ID|out1[4] ; control:control_module|ALUOp[1] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -0.740     ; 0.694      ;
; 1.948 ; pipereg:IF_ID|out1[4] ; control:control_module|RegWrite ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -0.742     ; 0.706      ;
; 1.986 ; pipereg:IF_ID|out1[5] ; control:control_module|ALUOp[0] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -0.667     ; 0.819      ;
; 1.986 ; pipereg:IF_ID|out1[3] ; control:control_module|ALUOp[1] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -0.740     ; 0.746      ;
; 2.000 ; pipereg:IF_ID|out1[3] ; control:control_module|RegWrite ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -0.742     ; 0.758      ;
; 2.055 ; pipereg:IF_ID|out1[5] ; control:control_module|ALUOp[1] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -0.740     ; 0.815      ;
; 2.069 ; pipereg:IF_ID|out1[5] ; control:control_module|RegWrite ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -0.742     ; 0.827      ;
; 2.072 ; pipereg:IF_ID|out1[0] ; control:control_module|ALUOp[0] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -0.667     ; 0.905      ;
; 2.141 ; pipereg:IF_ID|out1[0] ; control:control_module|ALUOp[1] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -0.740     ; 0.901      ;
; 2.155 ; pipereg:IF_ID|out1[0] ; control:control_module|RegWrite ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -0.742     ; 0.913      ;
+-------+-----------------------+---------------------------------+--------------+------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'KEY[1]'                                                                                                                                                          ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                                                                          ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a10~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a10~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg8 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg8 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg9 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg9 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~portb_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~portb_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~portb_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~portb_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~portb_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~portb_address_reg2 ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_50'                                                                                            ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                            ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CHAR_COUNT[0]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CHAR_COUNT[0]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CHAR_COUNT[1]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CHAR_COUNT[1]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CHAR_COUNT[2]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CHAR_COUNT[2]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CHAR_COUNT[3]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CHAR_COUNT[3]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CHAR_COUNT[4]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CHAR_COUNT[4]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_400HZ_Enable           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_400HZ_Enable           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[10]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[10]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[11]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[11]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[12]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[12]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[13]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[13]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[14]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[14]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[15]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[15]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[16]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[16]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[17]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[17]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[18]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[18]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[19]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[19]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[3]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[3]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[4]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[4]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[5]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[5]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[6]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[6]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[7]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[7]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[8]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[8]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[9]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[9]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[2]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[3]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[3]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[4]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[4]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[5]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[5]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[6]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[6]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[7]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[7]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|LCD_EN                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|LCD_EN                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|LCD_RS                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|LCD_RS                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.DISPLAY_CLEAR ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.DISPLAY_CLEAR ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.DISPLAY_OFF   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.DISPLAY_OFF   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.DISPLAY_ON    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.DISPLAY_ON    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.FUNC_SET      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.FUNC_SET      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.LINE2         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.LINE2         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.MODE_SET      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.MODE_SET      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.Print_String  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.Print_String  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.RESET2        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.RESET2        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.RESET3        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.RESET3        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.RETURN_HOME   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.RETURN_HOME   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|state.DISPLAY_CLEAR        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|state.DISPLAY_CLEAR        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|state.DISPLAY_OFF          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|state.DISPLAY_OFF          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|state.DISPLAY_ON           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|state.DISPLAY_ON           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|state.DROP_LCD_EN          ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'SW[15]'                                                                                           ;
+--------+--------------+----------------+------------------+--------+------------+--------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                           ;
+--------+--------------+----------------+------------------+--------+------------+--------------------------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; SW[15] ; Rise       ; SW[15]                                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; SW[15]|combout                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; SW[15]|combout                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; addtoled:variableadd_selector|addout[0]          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; addtoled:variableadd_selector|addout[0]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; addtoled:variableadd_selector|addout[1]          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; addtoled:variableadd_selector|addout[1]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; addtoled:variableadd_selector|addout[2]          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; addtoled:variableadd_selector|addout[2]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; addtoled:variableadd_selector|addout[3]          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; addtoled:variableadd_selector|addout[3]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; addtoled:variableadd_selector|addout[4]          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; addtoled:variableadd_selector|addout[4]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; variableadd_selector|addout[0]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Fall       ; variableadd_selector|addout[0]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; variableadd_selector|addout[1]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Fall       ; variableadd_selector|addout[1]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; variableadd_selector|addout[2]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Fall       ; variableadd_selector|addout[2]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; variableadd_selector|addout[3]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Fall       ; variableadd_selector|addout[3]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; variableadd_selector|addout[4]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Fall       ; variableadd_selector|addout[4]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; variableadd_selector|addout[4]~2clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Fall       ; variableadd_selector|addout[4]~2clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; variableadd_selector|addout[4]~2clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Fall       ; variableadd_selector|addout[4]~2clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; variableadd_selector|addout[4]~2|combout         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Fall       ; variableadd_selector|addout[4]~2|combout         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; variableadd_selector|addout[4]~2|datad           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; variableadd_selector|addout[4]~2|datad           ;
+--------+--------------+----------------+------------------+--------+------------+--------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_div:clockdiv|clock_100Khz_reg'                                                                                     ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+--------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                             ; Clock Edge ; Target                                     ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+--------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clk_div:clockdiv|clock_10Khz_int           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clk_div:clockdiv|clock_10Khz_int           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clk_div:clockdiv|count_10Khz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clk_div:clockdiv|count_10Khz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clk_div:clockdiv|count_10Khz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clk_div:clockdiv|count_10Khz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clk_div:clockdiv|count_10Khz[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clk_div:clockdiv|count_10Khz[2]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|clock_100Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|clock_100Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|clock_100Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|clock_100Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|clock_100Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|clock_100Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|clock_10Khz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|clock_10Khz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|count_10Khz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|count_10Khz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|count_10Khz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|count_10Khz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|count_10Khz[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|count_10Khz[2]|clk                ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+--------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_div:clockdiv|clock_100hz_reg'                                                                                    ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                            ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clk_div:clockdiv|clock_10Hz_int           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clk_div:clockdiv|clock_10Hz_int           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clk_div:clockdiv|count_10hz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clk_div:clockdiv|count_10hz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clk_div:clockdiv|count_10hz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clk_div:clockdiv|count_10hz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clk_div:clockdiv|count_10hz[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clk_div:clockdiv|count_10hz[2]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|clock_100hz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|clock_100hz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|clock_100hz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|clock_100hz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|clock_100hz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|clock_100hz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|clock_10Hz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|clock_10Hz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|count_10hz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|count_10hz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|count_10hz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|count_10hz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|count_10hz[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|count_10hz[2]|clk                ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_div:clockdiv|clock_10Hz_reg'                                                                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clk_div:clockdiv|clock_1Hz_int           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clk_div:clockdiv|clock_1Hz_int           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clk_div:clockdiv|count_1hz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clk_div:clockdiv|count_1hz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clk_div:clockdiv|count_1hz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clk_div:clockdiv|count_1hz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clk_div:clockdiv|count_1hz[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clk_div:clockdiv|count_1hz[2]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|clock_10Hz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|clock_10Hz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|clock_10Hz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|clock_10Hz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|clock_10Hz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|clock_10Hz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|clock_1Hz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|clock_1Hz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|count_1hz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|count_1hz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|count_1hz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|count_1hz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|count_1hz[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|count_1hz[2]|clk                ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_div:clockdiv|clock_10Khz_reg'                                                                                    ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                            ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clk_div:clockdiv|clock_1Khz_int           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clk_div:clockdiv|clock_1Khz_int           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clk_div:clockdiv|count_1Khz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clk_div:clockdiv|count_1Khz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clk_div:clockdiv|count_1Khz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clk_div:clockdiv|count_1Khz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clk_div:clockdiv|count_1Khz[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clk_div:clockdiv|count_1Khz[2]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|clock_10Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|clock_10Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|clock_10Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|clock_10Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|clock_10Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|clock_10Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|clock_1Khz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|clock_1Khz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|count_1Khz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|count_1Khz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|count_1Khz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|count_1Khz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|count_1Khz[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|count_1Khz[2]|clk                ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_div:clockdiv|clock_1Khz_reg'                                                                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clk_div:clockdiv|clock_100hz_int         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clk_div:clockdiv|clock_100hz_int         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clk_div:clockdiv|count_100hz[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clk_div:clockdiv|count_100hz[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clk_div:clockdiv|count_100hz[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clk_div:clockdiv|count_100hz[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clk_div:clockdiv|count_100hz[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clk_div:clockdiv|count_100hz[2]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|clock_100hz_int|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|clock_100hz_int|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|clock_1Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|clock_1Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|clock_1Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|clock_1Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|clock_1Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|clock_1Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|count_100hz[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|count_100hz[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|count_100hz[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|count_100hz[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|count_100hz[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|count_100hz[2]|clk              ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_div:clockdiv|clock_1Mhz_reg'                                                                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clk_div:clockdiv|clock_100Khz_int        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clk_div:clockdiv|clock_100Khz_int        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clk_div:clockdiv|count_100Khz[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clk_div:clockdiv|count_100Khz[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clk_div:clockdiv|count_100Khz[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clk_div:clockdiv|count_100Khz[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clk_div:clockdiv|count_100Khz[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clk_div:clockdiv|count_100Khz[2]         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|clock_100Khz_int|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|clock_100Khz_int|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|clock_1Mhz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|clock_1Mhz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|clock_1Mhz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|clock_1Mhz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|clock_1Mhz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|clock_1Mhz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|count_100Khz[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|count_100Khz[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|count_100Khz[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|count_100Khz[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|count_100Khz[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|count_100Khz[2]|clk             ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'pipereg:IF_ID|out1[26]'                                                                                 ;
+-------+--------------+----------------+------------------+------------------------+------------+-----------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                                  ;
+-------+--------------+----------------+------------------+------------------------+------------+-----------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; IF_ID|out1[26]|regout                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; IF_ID|out1[26]|regout                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; control:control_module|ALUOp[0]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; control:control_module|ALUOp[0]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; control:control_module|ALUOp[1]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; control:control_module|ALUOp[1]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; control:control_module|RegWrite         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; control:control_module|RegWrite         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|ALUOp[0]|datab           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|ALUOp[0]|datab           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|ALUOp[1]|datac           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|ALUOp[1]|datac           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|Equal0~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|Equal0~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; control_module|Equal0~0|dataa           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; control_module|Equal0~0|dataa           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|Equal0~1clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|Equal0~1clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|Equal0~1clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|Equal0~1clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|Equal0~1|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|Equal0~1|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|Equal0~1|datad           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|Equal0~1|datad           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|RegWrite|datac           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|RegWrite|datac           ;
+-------+--------------+----------------+------------------+------------------------+------------+-----------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SW[*]     ; CLOCK_50   ; 5.346  ; 5.346  ; Rise       ; CLOCK_50        ;
;  SW[0]    ; CLOCK_50   ; 5.346  ; 5.346  ; Rise       ; CLOCK_50        ;
;  SW[1]    ; CLOCK_50   ; 4.039  ; 4.039  ; Rise       ; CLOCK_50        ;
;  SW[2]    ; CLOCK_50   ; 4.455  ; 4.455  ; Rise       ; CLOCK_50        ;
;  SW[3]    ; CLOCK_50   ; 4.064  ; 4.064  ; Rise       ; CLOCK_50        ;
;  SW[4]    ; CLOCK_50   ; 2.692  ; 2.692  ; Rise       ; CLOCK_50        ;
;  SW[15]   ; CLOCK_50   ; 2.228  ; 2.228  ; Rise       ; CLOCK_50        ;
;  SW[16]   ; CLOCK_50   ; 4.974  ; 4.974  ; Rise       ; CLOCK_50        ;
; KEY[*]    ; KEY[1]     ; 3.302  ; 3.302  ; Rise       ; KEY[1]          ;
;  KEY[0]   ; KEY[1]     ; 3.302  ; 3.302  ; Rise       ; KEY[1]          ;
; SW[*]     ; KEY[1]     ; -0.998 ; -0.998 ; Rise       ; KEY[1]          ;
;  SW[5]    ; KEY[1]     ; -1.226 ; -1.226 ; Rise       ; KEY[1]          ;
;  SW[6]    ; KEY[1]     ; -1.401 ; -1.401 ; Rise       ; KEY[1]          ;
;  SW[7]    ; KEY[1]     ; -1.172 ; -1.172 ; Rise       ; KEY[1]          ;
;  SW[10]   ; KEY[1]     ; -0.998 ; -0.998 ; Rise       ; KEY[1]          ;
;  SW[11]   ; KEY[1]     ; -1.511 ; -1.511 ; Rise       ; KEY[1]          ;
;  SW[12]   ; KEY[1]     ; -1.401 ; -1.401 ; Rise       ; KEY[1]          ;
; KEY[*]    ; KEY[1]     ; 2.609  ; 2.609  ; Fall       ; KEY[1]          ;
;  KEY[0]   ; KEY[1]     ; 2.609  ; 2.609  ; Fall       ; KEY[1]          ;
; SW[*]     ; SW[15]     ; 2.125  ; 2.125  ; Rise       ; SW[15]          ;
;  SW[0]    ; SW[15]     ; 0.708  ; 0.708  ; Rise       ; SW[15]          ;
;  SW[1]    ; SW[15]     ; -0.378 ; -0.378 ; Rise       ; SW[15]          ;
;  SW[2]    ; SW[15]     ; 0.455  ; 0.455  ; Rise       ; SW[15]          ;
;  SW[3]    ; SW[15]     ; -0.138 ; -0.138 ; Rise       ; SW[15]          ;
;  SW[4]    ; SW[15]     ; -0.050 ; -0.050 ; Rise       ; SW[15]          ;
;  SW[5]    ; SW[15]     ; 0.263  ; 0.263  ; Rise       ; SW[15]          ;
;  SW[6]    ; SW[15]     ; -0.044 ; -0.044 ; Rise       ; SW[15]          ;
;  SW[7]    ; SW[15]     ; 0.194  ; 0.194  ; Rise       ; SW[15]          ;
;  SW[10]   ; SW[15]     ; -1.155 ; -1.155 ; Rise       ; SW[15]          ;
;  SW[11]   ; SW[15]     ; -0.743 ; -0.743 ; Rise       ; SW[15]          ;
;  SW[12]   ; SW[15]     ; -1.143 ; -1.143 ; Rise       ; SW[15]          ;
;  SW[15]   ; SW[15]     ; -0.347 ; -0.347 ; Rise       ; SW[15]          ;
;  SW[16]   ; SW[15]     ; 2.125  ; 2.125  ; Rise       ; SW[15]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SW[*]     ; CLOCK_50   ; -0.875 ; -0.875 ; Rise       ; CLOCK_50        ;
;  SW[0]    ; CLOCK_50   ; -1.506 ; -1.506 ; Rise       ; CLOCK_50        ;
;  SW[1]    ; CLOCK_50   ; -1.550 ; -1.550 ; Rise       ; CLOCK_50        ;
;  SW[2]    ; CLOCK_50   ; -1.516 ; -1.516 ; Rise       ; CLOCK_50        ;
;  SW[3]    ; CLOCK_50   ; -1.603 ; -1.603 ; Rise       ; CLOCK_50        ;
;  SW[4]    ; CLOCK_50   ; -1.727 ; -1.727 ; Rise       ; CLOCK_50        ;
;  SW[15]   ; CLOCK_50   ; -0.875 ; -0.875 ; Rise       ; CLOCK_50        ;
;  SW[16]   ; CLOCK_50   ; -3.605 ; -3.605 ; Rise       ; CLOCK_50        ;
; KEY[*]    ; KEY[1]     ; -0.856 ; -0.856 ; Rise       ; KEY[1]          ;
;  KEY[0]   ; KEY[1]     ; -0.856 ; -0.856 ; Rise       ; KEY[1]          ;
; SW[*]     ; KEY[1]     ; 2.199  ; 2.199  ; Rise       ; KEY[1]          ;
;  SW[5]    ; KEY[1]     ; 1.905  ; 1.905  ; Rise       ; KEY[1]          ;
;  SW[6]    ; KEY[1]     ; 2.137  ; 2.137  ; Rise       ; KEY[1]          ;
;  SW[7]    ; KEY[1]     ; 1.575  ; 1.575  ; Rise       ; KEY[1]          ;
;  SW[10]   ; KEY[1]     ; 2.199  ; 2.199  ; Rise       ; KEY[1]          ;
;  SW[11]   ; KEY[1]     ; 2.146  ; 2.146  ; Rise       ; KEY[1]          ;
;  SW[12]   ; KEY[1]     ; 2.095  ; 2.095  ; Rise       ; KEY[1]          ;
; KEY[*]    ; KEY[1]     ; -0.758 ; -0.758 ; Fall       ; KEY[1]          ;
;  KEY[0]   ; KEY[1]     ; -0.758 ; -0.758 ; Fall       ; KEY[1]          ;
; SW[*]     ; SW[15]     ; 1.496  ; 1.496  ; Rise       ; SW[15]          ;
;  SW[0]    ; SW[15]     ; -0.412 ; -0.412 ; Rise       ; SW[15]          ;
;  SW[1]    ; SW[15]     ; 0.679  ; 0.679  ; Rise       ; SW[15]          ;
;  SW[2]    ; SW[15]     ; -0.184 ; -0.184 ; Rise       ; SW[15]          ;
;  SW[3]    ; SW[15]     ; 0.482  ; 0.482  ; Rise       ; SW[15]          ;
;  SW[4]    ; SW[15]     ; 0.403  ; 0.403  ; Rise       ; SW[15]          ;
;  SW[5]    ; SW[15]     ; 0.008  ; 0.008  ; Rise       ; SW[15]          ;
;  SW[6]    ; SW[15]     ; 0.388  ; 0.388  ; Rise       ; SW[15]          ;
;  SW[7]    ; SW[15]     ; 0.159  ; 0.159  ; Rise       ; SW[15]          ;
;  SW[10]   ; SW[15]     ; 1.426  ; 1.426  ; Rise       ; SW[15]          ;
;  SW[11]   ; SW[15]     ; 1.087  ; 1.087  ; Rise       ; SW[15]          ;
;  SW[12]   ; SW[15]     ; 1.496  ; 1.496  ; Rise       ; SW[15]          ;
;  SW[15]   ; SW[15]     ; 0.781  ; 0.781  ; Rise       ; SW[15]          ;
;  SW[16]   ; SW[15]     ; -0.730 ; -0.730 ; Rise       ; SW[15]          ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; LCD_DATA[*]  ; CLOCK_50   ; 4.765 ; 4.765 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[0] ; CLOCK_50   ; 4.475 ; 4.475 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[1] ; CLOCK_50   ; 4.640 ; 4.640 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[2] ; CLOCK_50   ; 4.454 ; 4.454 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[3] ; CLOCK_50   ; 4.404 ; 4.404 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[4] ; CLOCK_50   ; 4.765 ; 4.765 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[5] ; CLOCK_50   ; 4.329 ; 4.329 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[6] ; CLOCK_50   ; 4.493 ; 4.493 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[7] ; CLOCK_50   ; 4.424 ; 4.424 ; Rise       ; CLOCK_50        ;
; LCD_EN       ; CLOCK_50   ; 4.294 ; 4.294 ; Rise       ; CLOCK_50        ;
; LCD_RS       ; CLOCK_50   ; 4.433 ; 4.433 ; Rise       ; CLOCK_50        ;
; LEDG[*]      ; KEY[1]     ; 5.403 ; 5.403 ; Rise       ; KEY[1]          ;
;  LEDG[1]     ; KEY[1]     ; 5.403 ; 5.403 ; Rise       ; KEY[1]          ;
; HEX0[*]      ; KEY[1]     ; 6.185 ; 6.185 ; Fall       ; KEY[1]          ;
;  HEX0[0]     ; KEY[1]     ; 6.060 ; 6.060 ; Fall       ; KEY[1]          ;
;  HEX0[1]     ; KEY[1]     ; 6.029 ; 6.029 ; Fall       ; KEY[1]          ;
;  HEX0[2]     ; KEY[1]     ; 6.052 ; 6.052 ; Fall       ; KEY[1]          ;
;  HEX0[3]     ; KEY[1]     ; 6.185 ; 6.185 ; Fall       ; KEY[1]          ;
;  HEX0[4]     ; KEY[1]     ; 6.182 ; 6.182 ; Fall       ; KEY[1]          ;
;  HEX0[5]     ; KEY[1]     ; 6.171 ; 6.171 ; Fall       ; KEY[1]          ;
;  HEX0[6]     ; KEY[1]     ; 6.174 ; 6.174 ; Fall       ; KEY[1]          ;
; HEX1[*]      ; KEY[1]     ; 7.905 ; 7.905 ; Fall       ; KEY[1]          ;
;  HEX1[0]     ; KEY[1]     ; 7.547 ; 7.547 ; Fall       ; KEY[1]          ;
;  HEX1[1]     ; KEY[1]     ; 7.905 ; 7.905 ; Fall       ; KEY[1]          ;
;  HEX1[2]     ; KEY[1]     ; 7.486 ; 7.486 ; Fall       ; KEY[1]          ;
;  HEX1[3]     ; KEY[1]     ; 7.272 ; 7.272 ; Fall       ; KEY[1]          ;
;  HEX1[4]     ; KEY[1]     ; 7.681 ; 7.681 ; Fall       ; KEY[1]          ;
;  HEX1[5]     ; KEY[1]     ; 7.833 ; 7.833 ; Fall       ; KEY[1]          ;
;  HEX1[6]     ; KEY[1]     ; 7.469 ; 7.469 ; Fall       ; KEY[1]          ;
; HEX2[*]      ; KEY[1]     ; 6.560 ; 6.560 ; Fall       ; KEY[1]          ;
;  HEX2[0]     ; KEY[1]     ; 6.435 ; 6.435 ; Fall       ; KEY[1]          ;
;  HEX2[1]     ; KEY[1]     ; 6.405 ; 6.405 ; Fall       ; KEY[1]          ;
;  HEX2[2]     ; KEY[1]     ; 6.447 ; 6.447 ; Fall       ; KEY[1]          ;
;  HEX2[3]     ; KEY[1]     ; 6.460 ; 6.460 ; Fall       ; KEY[1]          ;
;  HEX2[4]     ; KEY[1]     ; 6.443 ; 6.443 ; Fall       ; KEY[1]          ;
;  HEX2[5]     ; KEY[1]     ; 6.560 ; 6.560 ; Fall       ; KEY[1]          ;
;  HEX2[6]     ; KEY[1]     ; 6.554 ; 6.554 ; Fall       ; KEY[1]          ;
; HEX3[*]      ; KEY[1]     ; 6.854 ; 6.854 ; Fall       ; KEY[1]          ;
;  HEX3[0]     ; KEY[1]     ; 6.719 ; 6.719 ; Fall       ; KEY[1]          ;
;  HEX3[1]     ; KEY[1]     ; 6.721 ; 6.721 ; Fall       ; KEY[1]          ;
;  HEX3[2]     ; KEY[1]     ; 6.731 ; 6.731 ; Fall       ; KEY[1]          ;
;  HEX3[3]     ; KEY[1]     ; 6.729 ; 6.729 ; Fall       ; KEY[1]          ;
;  HEX3[4]     ; KEY[1]     ; 6.743 ; 6.743 ; Fall       ; KEY[1]          ;
;  HEX3[5]     ; KEY[1]     ; 6.791 ; 6.791 ; Fall       ; KEY[1]          ;
;  HEX3[6]     ; KEY[1]     ; 6.854 ; 6.854 ; Fall       ; KEY[1]          ;
; HEX4[*]      ; KEY[1]     ; 6.862 ; 6.862 ; Fall       ; KEY[1]          ;
;  HEX4[0]     ; KEY[1]     ; 6.862 ; 6.862 ; Fall       ; KEY[1]          ;
;  HEX4[1]     ; KEY[1]     ; 6.838 ; 6.838 ; Fall       ; KEY[1]          ;
;  HEX4[2]     ; KEY[1]     ; 6.838 ; 6.838 ; Fall       ; KEY[1]          ;
;  HEX4[3]     ; KEY[1]     ; 6.800 ; 6.800 ; Fall       ; KEY[1]          ;
;  HEX4[4]     ; KEY[1]     ; 6.820 ; 6.820 ; Fall       ; KEY[1]          ;
;  HEX4[6]     ; KEY[1]     ; 6.745 ; 6.745 ; Fall       ; KEY[1]          ;
; HEX5[*]      ; KEY[1]     ; 7.035 ; 7.035 ; Fall       ; KEY[1]          ;
;  HEX5[0]     ; KEY[1]     ; 7.035 ; 7.035 ; Fall       ; KEY[1]          ;
;  HEX5[1]     ; KEY[1]     ; 7.013 ; 7.013 ; Fall       ; KEY[1]          ;
;  HEX5[2]     ; KEY[1]     ; 6.997 ; 6.997 ; Fall       ; KEY[1]          ;
;  HEX5[3]     ; KEY[1]     ; 7.008 ; 7.008 ; Fall       ; KEY[1]          ;
;  HEX5[4]     ; KEY[1]     ; 6.863 ; 6.863 ; Fall       ; KEY[1]          ;
;  HEX5[5]     ; KEY[1]     ; 6.989 ; 6.989 ; Fall       ; KEY[1]          ;
;  HEX5[6]     ; KEY[1]     ; 6.872 ; 6.872 ; Fall       ; KEY[1]          ;
; LEDG[*]      ; KEY[1]     ; 5.403 ; 5.403 ; Fall       ; KEY[1]          ;
;  LEDG[1]     ; KEY[1]     ; 5.403 ; 5.403 ; Fall       ; KEY[1]          ;
; HEX6[*]      ; SW[15]     ; 6.456 ; 6.456 ; Rise       ; SW[15]          ;
;  HEX6[0]     ; SW[15]     ; 6.248 ; 6.248 ; Rise       ; SW[15]          ;
;  HEX6[1]     ; SW[15]     ; 6.067 ; 6.067 ; Rise       ; SW[15]          ;
;  HEX6[2]     ; SW[15]     ; 6.185 ; 6.185 ; Rise       ; SW[15]          ;
;  HEX6[3]     ; SW[15]     ; 6.456 ; 6.456 ; Rise       ; SW[15]          ;
;  HEX6[4]     ; SW[15]     ; 6.316 ; 6.316 ; Rise       ; SW[15]          ;
;  HEX6[5]     ; SW[15]     ; 6.438 ; 6.438 ; Rise       ; SW[15]          ;
;  HEX6[6]     ; SW[15]     ; 6.346 ; 6.346 ; Rise       ; SW[15]          ;
; HEX7[*]      ; SW[15]     ; 5.269 ; 5.269 ; Rise       ; SW[15]          ;
;  HEX7[0]     ; SW[15]     ; 5.257 ; 5.257 ; Rise       ; SW[15]          ;
;  HEX7[3]     ; SW[15]     ; 5.227 ; 5.227 ; Rise       ; SW[15]          ;
;  HEX7[4]     ; SW[15]     ; 5.227 ; 5.227 ; Rise       ; SW[15]          ;
;  HEX7[5]     ; SW[15]     ; 5.269 ; 5.269 ; Rise       ; SW[15]          ;
; LEDR[*]      ; SW[15]     ; 4.030 ; 4.030 ; Rise       ; SW[15]          ;
;  LEDR[15]    ; SW[15]     ; 4.030 ; 4.030 ; Rise       ; SW[15]          ;
; LEDR[*]      ; SW[15]     ; 4.030 ; 4.030 ; Fall       ; SW[15]          ;
;  LEDR[15]    ; SW[15]     ; 4.030 ; 4.030 ; Fall       ; SW[15]          ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; LCD_DATA[*]  ; CLOCK_50   ; 4.329 ; 4.329 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[0] ; CLOCK_50   ; 4.475 ; 4.475 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[1] ; CLOCK_50   ; 4.640 ; 4.640 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[2] ; CLOCK_50   ; 4.454 ; 4.454 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[3] ; CLOCK_50   ; 4.404 ; 4.404 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[4] ; CLOCK_50   ; 4.765 ; 4.765 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[5] ; CLOCK_50   ; 4.329 ; 4.329 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[6] ; CLOCK_50   ; 4.493 ; 4.493 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[7] ; CLOCK_50   ; 4.424 ; 4.424 ; Rise       ; CLOCK_50        ;
; LCD_EN       ; CLOCK_50   ; 4.294 ; 4.294 ; Rise       ; CLOCK_50        ;
; LCD_RS       ; CLOCK_50   ; 4.433 ; 4.433 ; Rise       ; CLOCK_50        ;
; LEDG[*]      ; KEY[1]     ; 5.403 ; 5.403 ; Rise       ; KEY[1]          ;
;  LEDG[1]     ; KEY[1]     ; 5.403 ; 5.403 ; Rise       ; KEY[1]          ;
; HEX0[*]      ; KEY[1]     ; 5.895 ; 5.895 ; Fall       ; KEY[1]          ;
;  HEX0[0]     ; KEY[1]     ; 5.927 ; 5.927 ; Fall       ; KEY[1]          ;
;  HEX0[1]     ; KEY[1]     ; 5.895 ; 5.895 ; Fall       ; KEY[1]          ;
;  HEX0[2]     ; KEY[1]     ; 5.911 ; 5.911 ; Fall       ; KEY[1]          ;
;  HEX0[3]     ; KEY[1]     ; 6.052 ; 6.052 ; Fall       ; KEY[1]          ;
;  HEX0[4]     ; KEY[1]     ; 6.049 ; 6.049 ; Fall       ; KEY[1]          ;
;  HEX0[5]     ; KEY[1]     ; 6.037 ; 6.037 ; Fall       ; KEY[1]          ;
;  HEX0[6]     ; KEY[1]     ; 6.040 ; 6.040 ; Fall       ; KEY[1]          ;
; HEX1[*]      ; KEY[1]     ; 7.079 ; 7.079 ; Fall       ; KEY[1]          ;
;  HEX1[0]     ; KEY[1]     ; 7.367 ; 7.367 ; Fall       ; KEY[1]          ;
;  HEX1[1]     ; KEY[1]     ; 7.711 ; 7.711 ; Fall       ; KEY[1]          ;
;  HEX1[2]     ; KEY[1]     ; 7.289 ; 7.289 ; Fall       ; KEY[1]          ;
;  HEX1[3]     ; KEY[1]     ; 7.079 ; 7.079 ; Fall       ; KEY[1]          ;
;  HEX1[4]     ; KEY[1]     ; 7.486 ; 7.486 ; Fall       ; KEY[1]          ;
;  HEX1[5]     ; KEY[1]     ; 7.640 ; 7.640 ; Fall       ; KEY[1]          ;
;  HEX1[6]     ; KEY[1]     ; 7.283 ; 7.283 ; Fall       ; KEY[1]          ;
; HEX2[*]      ; KEY[1]     ; 6.202 ; 6.202 ; Fall       ; KEY[1]          ;
;  HEX2[0]     ; KEY[1]     ; 6.233 ; 6.233 ; Fall       ; KEY[1]          ;
;  HEX2[1]     ; KEY[1]     ; 6.202 ; 6.202 ; Fall       ; KEY[1]          ;
;  HEX2[2]     ; KEY[1]     ; 6.242 ; 6.242 ; Fall       ; KEY[1]          ;
;  HEX2[3]     ; KEY[1]     ; 6.240 ; 6.240 ; Fall       ; KEY[1]          ;
;  HEX2[4]     ; KEY[1]     ; 6.223 ; 6.223 ; Fall       ; KEY[1]          ;
;  HEX2[5]     ; KEY[1]     ; 6.359 ; 6.359 ; Fall       ; KEY[1]          ;
;  HEX2[6]     ; KEY[1]     ; 6.340 ; 6.340 ; Fall       ; KEY[1]          ;
; HEX3[*]      ; KEY[1]     ; 6.590 ; 6.590 ; Fall       ; KEY[1]          ;
;  HEX3[0]     ; KEY[1]     ; 6.592 ; 6.592 ; Fall       ; KEY[1]          ;
;  HEX3[1]     ; KEY[1]     ; 6.590 ; 6.590 ; Fall       ; KEY[1]          ;
;  HEX3[2]     ; KEY[1]     ; 6.596 ; 6.596 ; Fall       ; KEY[1]          ;
;  HEX3[3]     ; KEY[1]     ; 6.597 ; 6.597 ; Fall       ; KEY[1]          ;
;  HEX3[4]     ; KEY[1]     ; 6.613 ; 6.613 ; Fall       ; KEY[1]          ;
;  HEX3[5]     ; KEY[1]     ; 6.662 ; 6.662 ; Fall       ; KEY[1]          ;
;  HEX3[6]     ; KEY[1]     ; 6.722 ; 6.722 ; Fall       ; KEY[1]          ;
; HEX4[*]      ; KEY[1]     ; 6.564 ; 6.564 ; Fall       ; KEY[1]          ;
;  HEX4[0]     ; KEY[1]     ; 6.799 ; 6.799 ; Fall       ; KEY[1]          ;
;  HEX4[1]     ; KEY[1]     ; 6.748 ; 6.748 ; Fall       ; KEY[1]          ;
;  HEX4[2]     ; KEY[1]     ; 6.748 ; 6.748 ; Fall       ; KEY[1]          ;
;  HEX4[3]     ; KEY[1]     ; 6.737 ; 6.737 ; Fall       ; KEY[1]          ;
;  HEX4[4]     ; KEY[1]     ; 6.757 ; 6.757 ; Fall       ; KEY[1]          ;
;  HEX4[6]     ; KEY[1]     ; 6.564 ; 6.564 ; Fall       ; KEY[1]          ;
; HEX5[*]      ; KEY[1]     ; 6.689 ; 6.689 ; Fall       ; KEY[1]          ;
;  HEX5[0]     ; KEY[1]     ; 6.737 ; 6.737 ; Fall       ; KEY[1]          ;
;  HEX5[1]     ; KEY[1]     ; 6.702 ; 6.702 ; Fall       ; KEY[1]          ;
;  HEX5[2]     ; KEY[1]     ; 6.689 ; 6.689 ; Fall       ; KEY[1]          ;
;  HEX5[3]     ; KEY[1]     ; 6.908 ; 6.908 ; Fall       ; KEY[1]          ;
;  HEX5[4]     ; KEY[1]     ; 6.764 ; 6.764 ; Fall       ; KEY[1]          ;
;  HEX5[5]     ; KEY[1]     ; 6.885 ; 6.885 ; Fall       ; KEY[1]          ;
;  HEX5[6]     ; KEY[1]     ; 6.769 ; 6.769 ; Fall       ; KEY[1]          ;
; LEDG[*]      ; KEY[1]     ; 5.403 ; 5.403 ; Fall       ; KEY[1]          ;
;  LEDG[1]     ; KEY[1]     ; 5.403 ; 5.403 ; Fall       ; KEY[1]          ;
; HEX6[*]      ; SW[15]     ; 5.511 ; 5.511 ; Rise       ; SW[15]          ;
;  HEX6[0]     ; SW[15]     ; 5.690 ; 5.690 ; Rise       ; SW[15]          ;
;  HEX6[1]     ; SW[15]     ; 5.511 ; 5.511 ; Rise       ; SW[15]          ;
;  HEX6[2]     ; SW[15]     ; 5.623 ; 5.623 ; Rise       ; SW[15]          ;
;  HEX6[3]     ; SW[15]     ; 5.895 ; 5.895 ; Rise       ; SW[15]          ;
;  HEX6[4]     ; SW[15]     ; 5.763 ; 5.763 ; Rise       ; SW[15]          ;
;  HEX6[5]     ; SW[15]     ; 5.879 ; 5.879 ; Rise       ; SW[15]          ;
;  HEX6[6]     ; SW[15]     ; 5.785 ; 5.785 ; Rise       ; SW[15]          ;
; HEX7[*]      ; SW[15]     ; 5.227 ; 5.227 ; Rise       ; SW[15]          ;
;  HEX7[0]     ; SW[15]     ; 5.257 ; 5.257 ; Rise       ; SW[15]          ;
;  HEX7[3]     ; SW[15]     ; 5.227 ; 5.227 ; Rise       ; SW[15]          ;
;  HEX7[4]     ; SW[15]     ; 5.227 ; 5.227 ; Rise       ; SW[15]          ;
;  HEX7[5]     ; SW[15]     ; 5.269 ; 5.269 ; Rise       ; SW[15]          ;
; LEDR[*]      ; SW[15]     ; 4.030 ; 4.030 ; Rise       ; SW[15]          ;
;  LEDR[15]    ; SW[15]     ; 4.030 ; 4.030 ; Rise       ; SW[15]          ;
; LEDR[*]      ; SW[15]     ; 4.030 ; 4.030 ; Fall       ; SW[15]          ;
;  LEDR[15]    ; SW[15]     ; 4.030 ; 4.030 ; Fall       ; SW[15]          ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; KEY[0]     ; LEDG[0]     ;       ; 5.611 ; 5.611 ;       ;
; SW[0]      ; LEDR[0]     ; 3.517 ;       ;       ; 3.517 ;
; SW[1]      ; LEDR[1]     ; 3.023 ;       ;       ; 3.023 ;
; SW[2]      ; LEDR[2]     ; 2.830 ;       ;       ; 2.830 ;
; SW[3]      ; LEDR[3]     ; 2.928 ;       ;       ; 2.928 ;
; SW[4]      ; LEDR[4]     ; 2.842 ;       ;       ; 2.842 ;
; SW[5]      ; LEDR[5]     ; 3.073 ;       ;       ; 3.073 ;
; SW[6]      ; LEDR[6]     ; 2.890 ;       ;       ; 2.890 ;
; SW[7]      ; LEDR[7]     ; 3.487 ;       ;       ; 3.487 ;
; SW[8]      ; LEDR[8]     ; 3.371 ;       ;       ; 3.371 ;
; SW[9]      ; LEDR[9]     ; 3.576 ;       ;       ; 3.576 ;
; SW[10]     ; LEDR[10]    ; 3.097 ;       ;       ; 3.097 ;
; SW[11]     ; LEDR[11]    ; 3.092 ;       ;       ; 3.092 ;
; SW[12]     ; LEDR[12]    ; 3.167 ;       ;       ; 3.167 ;
; SW[13]     ; LEDR[13]    ; 5.497 ;       ;       ; 5.497 ;
; SW[14]     ; LEDR[14]    ; 5.458 ;       ;       ; 5.458 ;
; SW[16]     ; LEDR[16]    ; 5.595 ;       ;       ; 5.595 ;
; SW[17]     ; LEDR[17]    ; 5.516 ;       ;       ; 5.516 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; KEY[0]     ; LEDG[0]     ;       ; 5.611 ; 5.611 ;       ;
; SW[0]      ; LEDR[0]     ; 3.517 ;       ;       ; 3.517 ;
; SW[1]      ; LEDR[1]     ; 3.023 ;       ;       ; 3.023 ;
; SW[2]      ; LEDR[2]     ; 2.830 ;       ;       ; 2.830 ;
; SW[3]      ; LEDR[3]     ; 2.928 ;       ;       ; 2.928 ;
; SW[4]      ; LEDR[4]     ; 2.842 ;       ;       ; 2.842 ;
; SW[5]      ; LEDR[5]     ; 3.073 ;       ;       ; 3.073 ;
; SW[6]      ; LEDR[6]     ; 2.890 ;       ;       ; 2.890 ;
; SW[7]      ; LEDR[7]     ; 3.487 ;       ;       ; 3.487 ;
; SW[8]      ; LEDR[8]     ; 3.371 ;       ;       ; 3.371 ;
; SW[9]      ; LEDR[9]     ; 3.576 ;       ;       ; 3.576 ;
; SW[10]     ; LEDR[10]    ; 3.097 ;       ;       ; 3.097 ;
; SW[11]     ; LEDR[11]    ; 3.092 ;       ;       ; 3.092 ;
; SW[12]     ; LEDR[12]    ; 3.167 ;       ;       ; 3.167 ;
; SW[13]     ; LEDR[13]    ; 5.497 ;       ;       ; 5.497 ;
; SW[14]     ; LEDR[14]    ; 5.458 ;       ;       ; 5.458 ;
; SW[16]     ; LEDR[16]    ; 5.595 ;       ;       ; 5.595 ;
; SW[17]     ; LEDR[17]    ; 5.516 ;       ;       ; 5.516 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                ;
+------------------------------------+-----------+--------+----------+---------+---------------------+
; Clock                              ; Setup     ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------------------------+-----------+--------+----------+---------+---------------------+
; Worst-case Slack                   ; -11.412   ; -0.793 ; N/A      ; N/A     ; -2.000              ;
;  CLOCK_50                          ; -11.412   ; -0.024 ; N/A      ; N/A     ; -1.380              ;
;  KEY[1]                            ; -8.544    ; -0.793 ; N/A      ; N/A     ; -2.000              ;
;  SW[15]                            ; 0.413     ; -0.781 ; N/A      ; N/A     ; -1.222              ;
;  clk_div:clockdiv|clock_100Khz_reg ; -0.069    ; 0.215  ; N/A      ; N/A     ; -0.500              ;
;  clk_div:clockdiv|clock_100hz_reg  ; -0.208    ; 0.215  ; N/A      ; N/A     ; -0.500              ;
;  clk_div:clockdiv|clock_10Hz_reg   ; -0.070    ; 0.215  ; N/A      ; N/A     ; -0.500              ;
;  clk_div:clockdiv|clock_10Khz_reg  ; -0.062    ; 0.215  ; N/A      ; N/A     ; -0.500              ;
;  clk_div:clockdiv|clock_1Khz_reg   ; -0.260    ; 0.215  ; N/A      ; N/A     ; -0.500              ;
;  clk_div:clockdiv|clock_1Mhz_reg   ; -0.260    ; 0.215  ; N/A      ; N/A     ; -0.500              ;
;  pipereg:IF_ID|out1[26]            ; -3.527    ; 1.830  ; N/A      ; N/A     ; 0.500               ;
; Design-wide TNS                    ; -6265.889 ; -5.393 ; 0.0      ; 0.0     ; -3663.824           ;
;  CLOCK_50                          ; -174.693  ; -0.026 ; N/A      ; N/A     ; -76.380             ;
;  KEY[1]                            ; -6079.390 ; -1.585 ; N/A      ; N/A     ; -3562.222           ;
;  SW[15]                            ; 0.000     ; -3.808 ; N/A      ; N/A     ; -1.222              ;
;  clk_div:clockdiv|clock_100Khz_reg ; -0.151    ; 0.000  ; N/A      ; N/A     ; -4.000              ;
;  clk_div:clockdiv|clock_100hz_reg  ; -0.275    ; 0.000  ; N/A      ; N/A     ; -4.000              ;
;  clk_div:clockdiv|clock_10Hz_reg   ; -0.140    ; 0.000  ; N/A      ; N/A     ; -4.000              ;
;  clk_div:clockdiv|clock_10Khz_reg  ; -0.097    ; 0.000  ; N/A      ; N/A     ; -4.000              ;
;  clk_div:clockdiv|clock_1Khz_reg   ; -0.305    ; 0.000  ; N/A      ; N/A     ; -4.000              ;
;  clk_div:clockdiv|clock_1Mhz_reg   ; -0.332    ; 0.000  ; N/A      ; N/A     ; -4.000              ;
;  pipereg:IF_ID|out1[26]            ; -10.506   ; 0.000  ; N/A      ; N/A     ; 0.000               ;
+------------------------------------+-----------+--------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SW[*]     ; CLOCK_50   ; 12.384 ; 12.384 ; Rise       ; CLOCK_50        ;
;  SW[0]    ; CLOCK_50   ; 12.384 ; 12.384 ; Rise       ; CLOCK_50        ;
;  SW[1]    ; CLOCK_50   ; 9.677  ; 9.677  ; Rise       ; CLOCK_50        ;
;  SW[2]    ; CLOCK_50   ; 10.583 ; 10.583 ; Rise       ; CLOCK_50        ;
;  SW[3]    ; CLOCK_50   ; 9.790  ; 9.790  ; Rise       ; CLOCK_50        ;
;  SW[4]    ; CLOCK_50   ; 6.711  ; 6.711  ; Rise       ; CLOCK_50        ;
;  SW[15]   ; CLOCK_50   ; 5.847  ; 5.847  ; Rise       ; CLOCK_50        ;
;  SW[16]   ; CLOCK_50   ; 10.477 ; 10.477 ; Rise       ; CLOCK_50        ;
; KEY[*]    ; KEY[1]     ; 6.309  ; 6.309  ; Rise       ; KEY[1]          ;
;  KEY[0]   ; KEY[1]     ; 6.309  ; 6.309  ; Rise       ; KEY[1]          ;
; SW[*]     ; KEY[1]     ; -0.998 ; -0.998 ; Rise       ; KEY[1]          ;
;  SW[5]    ; KEY[1]     ; -1.226 ; -1.226 ; Rise       ; KEY[1]          ;
;  SW[6]    ; KEY[1]     ; -1.401 ; -1.401 ; Rise       ; KEY[1]          ;
;  SW[7]    ; KEY[1]     ; -1.172 ; -1.172 ; Rise       ; KEY[1]          ;
;  SW[10]   ; KEY[1]     ; -0.998 ; -0.998 ; Rise       ; KEY[1]          ;
;  SW[11]   ; KEY[1]     ; -1.511 ; -1.511 ; Rise       ; KEY[1]          ;
;  SW[12]   ; KEY[1]     ; -1.401 ; -1.401 ; Rise       ; KEY[1]          ;
; KEY[*]    ; KEY[1]     ; 4.374  ; 4.374  ; Fall       ; KEY[1]          ;
;  KEY[0]   ; KEY[1]     ; 4.374  ; 4.374  ; Fall       ; KEY[1]          ;
; SW[*]     ; SW[15]     ; 4.134  ; 4.134  ; Rise       ; SW[15]          ;
;  SW[0]    ; SW[15]     ; 1.958  ; 1.958  ; Rise       ; SW[15]          ;
;  SW[1]    ; SW[15]     ; -0.176 ; -0.176 ; Rise       ; SW[15]          ;
;  SW[2]    ; SW[15]     ; 1.710  ; 1.710  ; Rise       ; SW[15]          ;
;  SW[3]    ; SW[15]     ; 0.431  ; 0.431  ; Rise       ; SW[15]          ;
;  SW[4]    ; SW[15]     ; 0.618  ; 0.618  ; Rise       ; SW[15]          ;
;  SW[5]    ; SW[15]     ; 1.340  ; 1.340  ; Rise       ; SW[15]          ;
;  SW[6]    ; SW[15]     ; 0.625  ; 0.625  ; Rise       ; SW[15]          ;
;  SW[7]    ; SW[15]     ; 1.072  ; 1.072  ; Rise       ; SW[15]          ;
;  SW[10]   ; SW[15]     ; -1.155 ; -1.155 ; Rise       ; SW[15]          ;
;  SW[11]   ; SW[15]     ; -0.743 ; -0.743 ; Rise       ; SW[15]          ;
;  SW[12]   ; SW[15]     ; -1.143 ; -1.143 ; Rise       ; SW[15]          ;
;  SW[15]   ; SW[15]     ; 0.087  ; 0.087  ; Rise       ; SW[15]          ;
;  SW[16]   ; SW[15]     ; 4.134  ; 4.134  ; Rise       ; SW[15]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SW[*]     ; CLOCK_50   ; -0.875 ; -0.875 ; Rise       ; CLOCK_50        ;
;  SW[0]    ; CLOCK_50   ; -1.506 ; -1.506 ; Rise       ; CLOCK_50        ;
;  SW[1]    ; CLOCK_50   ; -1.550 ; -1.550 ; Rise       ; CLOCK_50        ;
;  SW[2]    ; CLOCK_50   ; -1.516 ; -1.516 ; Rise       ; CLOCK_50        ;
;  SW[3]    ; CLOCK_50   ; -1.603 ; -1.603 ; Rise       ; CLOCK_50        ;
;  SW[4]    ; CLOCK_50   ; -1.727 ; -1.727 ; Rise       ; CLOCK_50        ;
;  SW[15]   ; CLOCK_50   ; -0.875 ; -0.875 ; Rise       ; CLOCK_50        ;
;  SW[16]   ; CLOCK_50   ; -3.605 ; -3.605 ; Rise       ; CLOCK_50        ;
; KEY[*]    ; KEY[1]     ; -0.856 ; -0.856 ; Rise       ; KEY[1]          ;
;  KEY[0]   ; KEY[1]     ; -0.856 ; -0.856 ; Rise       ; KEY[1]          ;
; SW[*]     ; KEY[1]     ; 3.777  ; 3.777  ; Rise       ; KEY[1]          ;
;  SW[5]    ; KEY[1]     ; 3.216  ; 3.216  ; Rise       ; KEY[1]          ;
;  SW[6]    ; KEY[1]     ; 3.653  ; 3.653  ; Rise       ; KEY[1]          ;
;  SW[7]    ; KEY[1]     ; 2.670  ; 2.670  ; Rise       ; KEY[1]          ;
;  SW[10]   ; KEY[1]     ; 3.777  ; 3.777  ; Rise       ; KEY[1]          ;
;  SW[11]   ; KEY[1]     ; 3.681  ; 3.681  ; Rise       ; KEY[1]          ;
;  SW[12]   ; KEY[1]     ; 3.601  ; 3.601  ; Rise       ; KEY[1]          ;
; KEY[*]    ; KEY[1]     ; -0.758 ; -0.758 ; Fall       ; KEY[1]          ;
;  KEY[0]   ; KEY[1]     ; -0.758 ; -0.758 ; Fall       ; KEY[1]          ;
; SW[*]     ; SW[15]     ; 2.408  ; 2.408  ; Rise       ; SW[15]          ;
;  SW[0]    ; SW[15]     ; -0.412 ; -0.412 ; Rise       ; SW[15]          ;
;  SW[1]    ; SW[15]     ; 0.906  ; 0.906  ; Rise       ; SW[15]          ;
;  SW[2]    ; SW[15]     ; -0.184 ; -0.184 ; Rise       ; SW[15]          ;
;  SW[3]    ; SW[15]     ; 0.482  ; 0.482  ; Rise       ; SW[15]          ;
;  SW[4]    ; SW[15]     ; 0.403  ; 0.403  ; Rise       ; SW[15]          ;
;  SW[5]    ; SW[15]     ; 0.008  ; 0.008  ; Rise       ; SW[15]          ;
;  SW[6]    ; SW[15]     ; 0.388  ; 0.388  ; Rise       ; SW[15]          ;
;  SW[7]    ; SW[15]     ; 0.159  ; 0.159  ; Rise       ; SW[15]          ;
;  SW[10]   ; SW[15]     ; 2.298  ; 2.298  ; Rise       ; SW[15]          ;
;  SW[11]   ; SW[15]     ; 1.743  ; 1.743  ; Rise       ; SW[15]          ;
;  SW[12]   ; SW[15]     ; 2.408  ; 2.408  ; Rise       ; SW[15]          ;
;  SW[15]   ; SW[15]     ; 0.781  ; 0.781  ; Rise       ; SW[15]          ;
;  SW[16]   ; SW[15]     ; -0.730 ; -0.730 ; Rise       ; SW[15]          ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; LCD_DATA[*]  ; CLOCK_50   ; 8.603  ; 8.603  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[0] ; CLOCK_50   ; 8.209  ; 8.209  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[1] ; CLOCK_50   ; 8.603  ; 8.603  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[2] ; CLOCK_50   ; 8.098  ; 8.098  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[3] ; CLOCK_50   ; 7.973  ; 7.973  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[4] ; CLOCK_50   ; 8.543  ; 8.543  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[5] ; CLOCK_50   ; 7.779  ; 7.779  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[6] ; CLOCK_50   ; 8.160  ; 8.160  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[7] ; CLOCK_50   ; 8.048  ; 8.048  ; Rise       ; CLOCK_50        ;
; LCD_EN       ; CLOCK_50   ; 7.821  ; 7.821  ; Rise       ; CLOCK_50        ;
; LCD_RS       ; CLOCK_50   ; 8.014  ; 8.014  ; Rise       ; CLOCK_50        ;
; LEDG[*]      ; KEY[1]     ; 9.420  ; 9.420  ; Rise       ; KEY[1]          ;
;  LEDG[1]     ; KEY[1]     ; 9.420  ; 9.420  ; Rise       ; KEY[1]          ;
; HEX0[*]      ; KEY[1]     ; 11.601 ; 11.601 ; Fall       ; KEY[1]          ;
;  HEX0[0]     ; KEY[1]     ; 11.339 ; 11.339 ; Fall       ; KEY[1]          ;
;  HEX0[1]     ; KEY[1]     ; 11.299 ; 11.299 ; Fall       ; KEY[1]          ;
;  HEX0[2]     ; KEY[1]     ; 11.317 ; 11.317 ; Fall       ; KEY[1]          ;
;  HEX0[3]     ; KEY[1]     ; 11.601 ; 11.601 ; Fall       ; KEY[1]          ;
;  HEX0[4]     ; KEY[1]     ; 11.593 ; 11.593 ; Fall       ; KEY[1]          ;
;  HEX0[5]     ; KEY[1]     ; 11.555 ; 11.555 ; Fall       ; KEY[1]          ;
;  HEX0[6]     ; KEY[1]     ; 11.583 ; 11.583 ; Fall       ; KEY[1]          ;
; HEX1[*]      ; KEY[1]     ; 15.284 ; 15.284 ; Fall       ; KEY[1]          ;
;  HEX1[0]     ; KEY[1]     ; 14.414 ; 14.414 ; Fall       ; KEY[1]          ;
;  HEX1[1]     ; KEY[1]     ; 15.284 ; 15.284 ; Fall       ; KEY[1]          ;
;  HEX1[2]     ; KEY[1]     ; 14.360 ; 14.360 ; Fall       ; KEY[1]          ;
;  HEX1[3]     ; KEY[1]     ; 13.919 ; 13.919 ; Fall       ; KEY[1]          ;
;  HEX1[4]     ; KEY[1]     ; 14.871 ; 14.871 ; Fall       ; KEY[1]          ;
;  HEX1[5]     ; KEY[1]     ; 15.263 ; 15.263 ; Fall       ; KEY[1]          ;
;  HEX1[6]     ; KEY[1]     ; 14.367 ; 14.367 ; Fall       ; KEY[1]          ;
; HEX2[*]      ; KEY[1]     ; 12.562 ; 12.562 ; Fall       ; KEY[1]          ;
;  HEX2[0]     ; KEY[1]     ; 12.276 ; 12.276 ; Fall       ; KEY[1]          ;
;  HEX2[1]     ; KEY[1]     ; 12.244 ; 12.244 ; Fall       ; KEY[1]          ;
;  HEX2[2]     ; KEY[1]     ; 12.286 ; 12.286 ; Fall       ; KEY[1]          ;
;  HEX2[3]     ; KEY[1]     ; 12.300 ; 12.300 ; Fall       ; KEY[1]          ;
;  HEX2[4]     ; KEY[1]     ; 12.286 ; 12.286 ; Fall       ; KEY[1]          ;
;  HEX2[5]     ; KEY[1]     ; 12.562 ; 12.562 ; Fall       ; KEY[1]          ;
;  HEX2[6]     ; KEY[1]     ; 12.556 ; 12.556 ; Fall       ; KEY[1]          ;
; HEX3[*]      ; KEY[1]     ; 13.251 ; 13.251 ; Fall       ; KEY[1]          ;
;  HEX3[0]     ; KEY[1]     ; 12.950 ; 12.950 ; Fall       ; KEY[1]          ;
;  HEX3[1]     ; KEY[1]     ; 12.944 ; 12.944 ; Fall       ; KEY[1]          ;
;  HEX3[2]     ; KEY[1]     ; 12.955 ; 12.955 ; Fall       ; KEY[1]          ;
;  HEX3[3]     ; KEY[1]     ; 12.951 ; 12.951 ; Fall       ; KEY[1]          ;
;  HEX3[4]     ; KEY[1]     ; 12.979 ; 12.979 ; Fall       ; KEY[1]          ;
;  HEX3[5]     ; KEY[1]     ; 13.084 ; 13.084 ; Fall       ; KEY[1]          ;
;  HEX3[6]     ; KEY[1]     ; 13.251 ; 13.251 ; Fall       ; KEY[1]          ;
; HEX4[*]      ; KEY[1]     ; 13.244 ; 13.244 ; Fall       ; KEY[1]          ;
;  HEX4[0]     ; KEY[1]     ; 13.244 ; 13.244 ; Fall       ; KEY[1]          ;
;  HEX4[1]     ; KEY[1]     ; 13.135 ; 13.135 ; Fall       ; KEY[1]          ;
;  HEX4[2]     ; KEY[1]     ; 13.135 ; 13.135 ; Fall       ; KEY[1]          ;
;  HEX4[3]     ; KEY[1]     ; 13.132 ; 13.132 ; Fall       ; KEY[1]          ;
;  HEX4[4]     ; KEY[1]     ; 13.152 ; 13.152 ; Fall       ; KEY[1]          ;
;  HEX4[6]     ; KEY[1]     ; 12.952 ; 12.952 ; Fall       ; KEY[1]          ;
; HEX5[*]      ; KEY[1]     ; 13.516 ; 13.516 ; Fall       ; KEY[1]          ;
;  HEX5[0]     ; KEY[1]     ; 13.516 ; 13.516 ; Fall       ; KEY[1]          ;
;  HEX5[1]     ; KEY[1]     ; 13.481 ; 13.481 ; Fall       ; KEY[1]          ;
;  HEX5[2]     ; KEY[1]     ; 13.456 ; 13.456 ; Fall       ; KEY[1]          ;
;  HEX5[3]     ; KEY[1]     ; 13.486 ; 13.486 ; Fall       ; KEY[1]          ;
;  HEX5[4]     ; KEY[1]     ; 13.192 ; 13.192 ; Fall       ; KEY[1]          ;
;  HEX5[5]     ; KEY[1]     ; 13.467 ; 13.467 ; Fall       ; KEY[1]          ;
;  HEX5[6]     ; KEY[1]     ; 13.189 ; 13.189 ; Fall       ; KEY[1]          ;
; LEDG[*]      ; KEY[1]     ; 9.420  ; 9.420  ; Fall       ; KEY[1]          ;
;  LEDG[1]     ; KEY[1]     ; 9.420  ; 9.420  ; Fall       ; KEY[1]          ;
; HEX6[*]      ; SW[15]     ; 12.496 ; 12.496 ; Rise       ; SW[15]          ;
;  HEX6[0]     ; SW[15]     ; 12.090 ; 12.090 ; Rise       ; SW[15]          ;
;  HEX6[1]     ; SW[15]     ; 11.697 ; 11.697 ; Rise       ; SW[15]          ;
;  HEX6[2]     ; SW[15]     ; 11.988 ; 11.988 ; Rise       ; SW[15]          ;
;  HEX6[3]     ; SW[15]     ; 12.490 ; 12.490 ; Rise       ; SW[15]          ;
;  HEX6[4]     ; SW[15]     ; 12.200 ; 12.200 ; Rise       ; SW[15]          ;
;  HEX6[5]     ; SW[15]     ; 12.496 ; 12.496 ; Rise       ; SW[15]          ;
;  HEX6[6]     ; SW[15]     ; 12.297 ; 12.297 ; Rise       ; SW[15]          ;
; HEX7[*]      ; SW[15]     ; 9.923  ; 9.923  ; Rise       ; SW[15]          ;
;  HEX7[0]     ; SW[15]     ; 9.908  ; 9.908  ; Rise       ; SW[15]          ;
;  HEX7[3]     ; SW[15]     ; 9.878  ; 9.878  ; Rise       ; SW[15]          ;
;  HEX7[4]     ; SW[15]     ; 9.878  ; 9.878  ; Rise       ; SW[15]          ;
;  HEX7[5]     ; SW[15]     ; 9.923  ; 9.923  ; Rise       ; SW[15]          ;
; LEDR[*]      ; SW[15]     ; 7.270  ; 7.270  ; Rise       ; SW[15]          ;
;  LEDR[15]    ; SW[15]     ; 7.270  ; 7.270  ; Rise       ; SW[15]          ;
; LEDR[*]      ; SW[15]     ; 7.270  ; 7.270  ; Fall       ; SW[15]          ;
;  LEDR[15]    ; SW[15]     ; 7.270  ; 7.270  ; Fall       ; SW[15]          ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; LCD_DATA[*]  ; CLOCK_50   ; 4.329 ; 4.329 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[0] ; CLOCK_50   ; 4.475 ; 4.475 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[1] ; CLOCK_50   ; 4.640 ; 4.640 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[2] ; CLOCK_50   ; 4.454 ; 4.454 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[3] ; CLOCK_50   ; 4.404 ; 4.404 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[4] ; CLOCK_50   ; 4.765 ; 4.765 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[5] ; CLOCK_50   ; 4.329 ; 4.329 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[6] ; CLOCK_50   ; 4.493 ; 4.493 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[7] ; CLOCK_50   ; 4.424 ; 4.424 ; Rise       ; CLOCK_50        ;
; LCD_EN       ; CLOCK_50   ; 4.294 ; 4.294 ; Rise       ; CLOCK_50        ;
; LCD_RS       ; CLOCK_50   ; 4.433 ; 4.433 ; Rise       ; CLOCK_50        ;
; LEDG[*]      ; KEY[1]     ; 5.403 ; 5.403 ; Rise       ; KEY[1]          ;
;  LEDG[1]     ; KEY[1]     ; 5.403 ; 5.403 ; Rise       ; KEY[1]          ;
; HEX0[*]      ; KEY[1]     ; 5.895 ; 5.895 ; Fall       ; KEY[1]          ;
;  HEX0[0]     ; KEY[1]     ; 5.927 ; 5.927 ; Fall       ; KEY[1]          ;
;  HEX0[1]     ; KEY[1]     ; 5.895 ; 5.895 ; Fall       ; KEY[1]          ;
;  HEX0[2]     ; KEY[1]     ; 5.911 ; 5.911 ; Fall       ; KEY[1]          ;
;  HEX0[3]     ; KEY[1]     ; 6.052 ; 6.052 ; Fall       ; KEY[1]          ;
;  HEX0[4]     ; KEY[1]     ; 6.049 ; 6.049 ; Fall       ; KEY[1]          ;
;  HEX0[5]     ; KEY[1]     ; 6.037 ; 6.037 ; Fall       ; KEY[1]          ;
;  HEX0[6]     ; KEY[1]     ; 6.040 ; 6.040 ; Fall       ; KEY[1]          ;
; HEX1[*]      ; KEY[1]     ; 7.079 ; 7.079 ; Fall       ; KEY[1]          ;
;  HEX1[0]     ; KEY[1]     ; 7.367 ; 7.367 ; Fall       ; KEY[1]          ;
;  HEX1[1]     ; KEY[1]     ; 7.711 ; 7.711 ; Fall       ; KEY[1]          ;
;  HEX1[2]     ; KEY[1]     ; 7.289 ; 7.289 ; Fall       ; KEY[1]          ;
;  HEX1[3]     ; KEY[1]     ; 7.079 ; 7.079 ; Fall       ; KEY[1]          ;
;  HEX1[4]     ; KEY[1]     ; 7.486 ; 7.486 ; Fall       ; KEY[1]          ;
;  HEX1[5]     ; KEY[1]     ; 7.640 ; 7.640 ; Fall       ; KEY[1]          ;
;  HEX1[6]     ; KEY[1]     ; 7.283 ; 7.283 ; Fall       ; KEY[1]          ;
; HEX2[*]      ; KEY[1]     ; 6.202 ; 6.202 ; Fall       ; KEY[1]          ;
;  HEX2[0]     ; KEY[1]     ; 6.233 ; 6.233 ; Fall       ; KEY[1]          ;
;  HEX2[1]     ; KEY[1]     ; 6.202 ; 6.202 ; Fall       ; KEY[1]          ;
;  HEX2[2]     ; KEY[1]     ; 6.242 ; 6.242 ; Fall       ; KEY[1]          ;
;  HEX2[3]     ; KEY[1]     ; 6.240 ; 6.240 ; Fall       ; KEY[1]          ;
;  HEX2[4]     ; KEY[1]     ; 6.223 ; 6.223 ; Fall       ; KEY[1]          ;
;  HEX2[5]     ; KEY[1]     ; 6.359 ; 6.359 ; Fall       ; KEY[1]          ;
;  HEX2[6]     ; KEY[1]     ; 6.340 ; 6.340 ; Fall       ; KEY[1]          ;
; HEX3[*]      ; KEY[1]     ; 6.590 ; 6.590 ; Fall       ; KEY[1]          ;
;  HEX3[0]     ; KEY[1]     ; 6.592 ; 6.592 ; Fall       ; KEY[1]          ;
;  HEX3[1]     ; KEY[1]     ; 6.590 ; 6.590 ; Fall       ; KEY[1]          ;
;  HEX3[2]     ; KEY[1]     ; 6.596 ; 6.596 ; Fall       ; KEY[1]          ;
;  HEX3[3]     ; KEY[1]     ; 6.597 ; 6.597 ; Fall       ; KEY[1]          ;
;  HEX3[4]     ; KEY[1]     ; 6.613 ; 6.613 ; Fall       ; KEY[1]          ;
;  HEX3[5]     ; KEY[1]     ; 6.662 ; 6.662 ; Fall       ; KEY[1]          ;
;  HEX3[6]     ; KEY[1]     ; 6.722 ; 6.722 ; Fall       ; KEY[1]          ;
; HEX4[*]      ; KEY[1]     ; 6.564 ; 6.564 ; Fall       ; KEY[1]          ;
;  HEX4[0]     ; KEY[1]     ; 6.799 ; 6.799 ; Fall       ; KEY[1]          ;
;  HEX4[1]     ; KEY[1]     ; 6.748 ; 6.748 ; Fall       ; KEY[1]          ;
;  HEX4[2]     ; KEY[1]     ; 6.748 ; 6.748 ; Fall       ; KEY[1]          ;
;  HEX4[3]     ; KEY[1]     ; 6.737 ; 6.737 ; Fall       ; KEY[1]          ;
;  HEX4[4]     ; KEY[1]     ; 6.757 ; 6.757 ; Fall       ; KEY[1]          ;
;  HEX4[6]     ; KEY[1]     ; 6.564 ; 6.564 ; Fall       ; KEY[1]          ;
; HEX5[*]      ; KEY[1]     ; 6.689 ; 6.689 ; Fall       ; KEY[1]          ;
;  HEX5[0]     ; KEY[1]     ; 6.737 ; 6.737 ; Fall       ; KEY[1]          ;
;  HEX5[1]     ; KEY[1]     ; 6.702 ; 6.702 ; Fall       ; KEY[1]          ;
;  HEX5[2]     ; KEY[1]     ; 6.689 ; 6.689 ; Fall       ; KEY[1]          ;
;  HEX5[3]     ; KEY[1]     ; 6.908 ; 6.908 ; Fall       ; KEY[1]          ;
;  HEX5[4]     ; KEY[1]     ; 6.764 ; 6.764 ; Fall       ; KEY[1]          ;
;  HEX5[5]     ; KEY[1]     ; 6.885 ; 6.885 ; Fall       ; KEY[1]          ;
;  HEX5[6]     ; KEY[1]     ; 6.769 ; 6.769 ; Fall       ; KEY[1]          ;
; LEDG[*]      ; KEY[1]     ; 5.403 ; 5.403 ; Fall       ; KEY[1]          ;
;  LEDG[1]     ; KEY[1]     ; 5.403 ; 5.403 ; Fall       ; KEY[1]          ;
; HEX6[*]      ; SW[15]     ; 5.511 ; 5.511 ; Rise       ; SW[15]          ;
;  HEX6[0]     ; SW[15]     ; 5.690 ; 5.690 ; Rise       ; SW[15]          ;
;  HEX6[1]     ; SW[15]     ; 5.511 ; 5.511 ; Rise       ; SW[15]          ;
;  HEX6[2]     ; SW[15]     ; 5.623 ; 5.623 ; Rise       ; SW[15]          ;
;  HEX6[3]     ; SW[15]     ; 5.895 ; 5.895 ; Rise       ; SW[15]          ;
;  HEX6[4]     ; SW[15]     ; 5.763 ; 5.763 ; Rise       ; SW[15]          ;
;  HEX6[5]     ; SW[15]     ; 5.879 ; 5.879 ; Rise       ; SW[15]          ;
;  HEX6[6]     ; SW[15]     ; 5.785 ; 5.785 ; Rise       ; SW[15]          ;
; HEX7[*]      ; SW[15]     ; 5.227 ; 5.227 ; Rise       ; SW[15]          ;
;  HEX7[0]     ; SW[15]     ; 5.257 ; 5.257 ; Rise       ; SW[15]          ;
;  HEX7[3]     ; SW[15]     ; 5.227 ; 5.227 ; Rise       ; SW[15]          ;
;  HEX7[4]     ; SW[15]     ; 5.227 ; 5.227 ; Rise       ; SW[15]          ;
;  HEX7[5]     ; SW[15]     ; 5.269 ; 5.269 ; Rise       ; SW[15]          ;
; LEDR[*]      ; SW[15]     ; 4.030 ; 4.030 ; Rise       ; SW[15]          ;
;  LEDR[15]    ; SW[15]     ; 4.030 ; 4.030 ; Rise       ; SW[15]          ;
; LEDR[*]      ; SW[15]     ; 4.030 ; 4.030 ; Fall       ; SW[15]          ;
;  LEDR[15]    ; SW[15]     ; 4.030 ; 4.030 ; Fall       ; SW[15]          ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Progagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; KEY[0]     ; LEDG[0]     ;       ; 9.743 ; 9.743 ;       ;
; SW[0]      ; LEDR[0]     ; 6.688 ;       ;       ; 6.688 ;
; SW[1]      ; LEDR[1]     ; 5.673 ;       ;       ; 5.673 ;
; SW[2]      ; LEDR[2]     ; 5.204 ;       ;       ; 5.204 ;
; SW[3]      ; LEDR[3]     ; 5.445 ;       ;       ; 5.445 ;
; SW[4]      ; LEDR[4]     ; 5.280 ;       ;       ; 5.280 ;
; SW[5]      ; LEDR[5]     ; 5.721 ;       ;       ; 5.721 ;
; SW[6]      ; LEDR[6]     ; 5.375 ;       ;       ; 5.375 ;
; SW[7]      ; LEDR[7]     ; 6.354 ;       ;       ; 6.354 ;
; SW[8]      ; LEDR[8]     ; 6.200 ;       ;       ; 6.200 ;
; SW[9]      ; LEDR[9]     ; 6.511 ;       ;       ; 6.511 ;
; SW[10]     ; LEDR[10]    ; 5.692 ;       ;       ; 5.692 ;
; SW[11]     ; LEDR[11]    ; 5.675 ;       ;       ; 5.675 ;
; SW[12]     ; LEDR[12]    ; 5.804 ;       ;       ; 5.804 ;
; SW[13]     ; LEDR[13]    ; 9.603 ;       ;       ; 9.603 ;
; SW[14]     ; LEDR[14]    ; 9.419 ;       ;       ; 9.419 ;
; SW[16]     ; LEDR[16]    ; 9.806 ;       ;       ; 9.806 ;
; SW[17]     ; LEDR[17]    ; 9.611 ;       ;       ; 9.611 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; KEY[0]     ; LEDG[0]     ;       ; 5.611 ; 5.611 ;       ;
; SW[0]      ; LEDR[0]     ; 3.517 ;       ;       ; 3.517 ;
; SW[1]      ; LEDR[1]     ; 3.023 ;       ;       ; 3.023 ;
; SW[2]      ; LEDR[2]     ; 2.830 ;       ;       ; 2.830 ;
; SW[3]      ; LEDR[3]     ; 2.928 ;       ;       ; 2.928 ;
; SW[4]      ; LEDR[4]     ; 2.842 ;       ;       ; 2.842 ;
; SW[5]      ; LEDR[5]     ; 3.073 ;       ;       ; 3.073 ;
; SW[6]      ; LEDR[6]     ; 2.890 ;       ;       ; 2.890 ;
; SW[7]      ; LEDR[7]     ; 3.487 ;       ;       ; 3.487 ;
; SW[8]      ; LEDR[8]     ; 3.371 ;       ;       ; 3.371 ;
; SW[9]      ; LEDR[9]     ; 3.576 ;       ;       ; 3.576 ;
; SW[10]     ; LEDR[10]    ; 3.097 ;       ;       ; 3.097 ;
; SW[11]     ; LEDR[11]    ; 3.092 ;       ;       ; 3.092 ;
; SW[12]     ; LEDR[12]    ; 3.167 ;       ;       ; 3.167 ;
; SW[13]     ; LEDR[13]    ; 5.497 ;       ;       ; 5.497 ;
; SW[14]     ; LEDR[14]    ; 5.458 ;       ;       ; 5.458 ;
; SW[16]     ; LEDR[16]    ; 5.595 ;       ;       ; 5.595 ;
; SW[17]     ; LEDR[17]    ; 5.516 ;       ;       ; 5.516 ;
+------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                   ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
; From Clock                        ; To Clock                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
; clk_div:clockdiv|clock_1Khz_reg   ; clk_div:clockdiv|clock_1Khz_reg   ; 12       ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_1Mhz_reg   ; clk_div:clockdiv|clock_1Mhz_reg   ; 12       ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_10Hz_reg   ; clk_div:clockdiv|clock_10Hz_reg   ; 12       ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_10Khz_reg  ; clk_div:clockdiv|clock_10Khz_reg  ; 12       ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_100hz_reg  ; clk_div:clockdiv|clock_100hz_reg  ; 12       ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 12       ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_1Khz_reg   ; CLOCK_50                          ; 1        ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_1Mhz_reg   ; CLOCK_50                          ; 1        ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_10Hz_reg   ; CLOCK_50                          ; 1        ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_10Khz_reg  ; CLOCK_50                          ; 1        ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_100hz_reg  ; CLOCK_50                          ; 1        ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_100Khz_reg ; CLOCK_50                          ; 1        ; 0        ; 0        ; 0        ;
; CLOCK_50                          ; CLOCK_50                          ; 1424     ; 0        ; 0        ; 0        ;
; KEY[1]                            ; CLOCK_50                          ; 17136    ; 0        ; 0        ; 0        ;
; SW[15]                            ; CLOCK_50                          ; 1046     ; 1046     ; 0        ; 0        ;
; KEY[1]                            ; KEY[1]                            ; 133      ; 85768    ; 2350     ; 2179     ;
; pipereg:IF_ID|out1[26]            ; KEY[1]                            ; 0        ; 0        ; 3        ; 0        ;
; KEY[1]                            ; pipereg:IF_ID|out1[26]            ; 0        ; 17       ; 0        ; 0        ;
; SW[15]                            ; SW[15]                            ; 5        ; 5        ; 0        ; 0        ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                    ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
; From Clock                        ; To Clock                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
; clk_div:clockdiv|clock_1Khz_reg   ; clk_div:clockdiv|clock_1Khz_reg   ; 12       ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_1Mhz_reg   ; clk_div:clockdiv|clock_1Mhz_reg   ; 12       ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_10Hz_reg   ; clk_div:clockdiv|clock_10Hz_reg   ; 12       ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_10Khz_reg  ; clk_div:clockdiv|clock_10Khz_reg  ; 12       ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_100hz_reg  ; clk_div:clockdiv|clock_100hz_reg  ; 12       ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 12       ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_1Khz_reg   ; CLOCK_50                          ; 1        ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_1Mhz_reg   ; CLOCK_50                          ; 1        ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_10Hz_reg   ; CLOCK_50                          ; 1        ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_10Khz_reg  ; CLOCK_50                          ; 1        ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_100hz_reg  ; CLOCK_50                          ; 1        ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_100Khz_reg ; CLOCK_50                          ; 1        ; 0        ; 0        ; 0        ;
; CLOCK_50                          ; CLOCK_50                          ; 1424     ; 0        ; 0        ; 0        ;
; KEY[1]                            ; CLOCK_50                          ; 17136    ; 0        ; 0        ; 0        ;
; SW[15]                            ; CLOCK_50                          ; 1046     ; 1046     ; 0        ; 0        ;
; KEY[1]                            ; KEY[1]                            ; 133      ; 85768    ; 2350     ; 2179     ;
; pipereg:IF_ID|out1[26]            ; KEY[1]                            ; 0        ; 0        ; 3        ; 0        ;
; KEY[1]                            ; pipereg:IF_ID|out1[26]            ; 0        ; 17       ; 0        ; 0        ;
; SW[15]                            ; SW[15]                            ; 5        ; 5        ; 0        ; 0        ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 20    ; 20   ;
; Unconstrained Input Port Paths  ; 1346  ; 1346 ;
; Unconstrained Output Ports      ; 82    ; 82   ;
; Unconstrained Output Port Paths ; 214   ; 214  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Fri Nov 08 16:53:49 2013
Info: Command: quartus_sta RegFile -c RegFile
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 8 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'RegFile.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name KEY[1] KEY[1]
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
    Info (332105): create_clock -period 1.000 -name clk_div:clockdiv|clock_10Hz_reg clk_div:clockdiv|clock_10Hz_reg
    Info (332105): create_clock -period 1.000 -name clk_div:clockdiv|clock_100hz_reg clk_div:clockdiv|clock_100hz_reg
    Info (332105): create_clock -period 1.000 -name clk_div:clockdiv|clock_1Khz_reg clk_div:clockdiv|clock_1Khz_reg
    Info (332105): create_clock -period 1.000 -name clk_div:clockdiv|clock_10Khz_reg clk_div:clockdiv|clock_10Khz_reg
    Info (332105): create_clock -period 1.000 -name clk_div:clockdiv|clock_100Khz_reg clk_div:clockdiv|clock_100Khz_reg
    Info (332105): create_clock -period 1.000 -name clk_div:clockdiv|clock_1Mhz_reg clk_div:clockdiv|clock_1Mhz_reg
    Info (332105): create_clock -period 1.000 -name pipereg:IF_ID|out1[26] pipereg:IF_ID|out1[26]
    Info (332105): create_clock -period 1.000 -name SW[15] SW[15]
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -11.412
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -11.412      -174.693 CLOCK_50 
    Info (332119):    -8.544     -6079.390 KEY[1] 
    Info (332119):    -3.527       -10.506 pipereg:IF_ID|out1[26] 
    Info (332119):    -0.260        -0.332 clk_div:clockdiv|clock_1Mhz_reg 
    Info (332119):    -0.260        -0.305 clk_div:clockdiv|clock_1Khz_reg 
    Info (332119):    -0.208        -0.275 clk_div:clockdiv|clock_100hz_reg 
    Info (332119):    -0.070        -0.140 clk_div:clockdiv|clock_10Hz_reg 
    Info (332119):    -0.069        -0.151 clk_div:clockdiv|clock_100Khz_reg 
    Info (332119):    -0.062        -0.097 clk_div:clockdiv|clock_10Khz_reg 
    Info (332119):     0.413         0.000 SW[15] 
Info (332146): Worst-case hold slack is -0.793
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.793        -1.585 KEY[1] 
    Info (332119):    -0.775        -3.808 SW[15] 
    Info (332119):     0.133         0.000 CLOCK_50 
    Info (332119):     0.391         0.000 clk_div:clockdiv|clock_100Khz_reg 
    Info (332119):     0.391         0.000 clk_div:clockdiv|clock_100hz_reg 
    Info (332119):     0.391         0.000 clk_div:clockdiv|clock_10Hz_reg 
    Info (332119):     0.391         0.000 clk_div:clockdiv|clock_10Khz_reg 
    Info (332119):     0.391         0.000 clk_div:clockdiv|clock_1Khz_reg 
    Info (332119):     0.391         0.000 clk_div:clockdiv|clock_1Mhz_reg 
    Info (332119):     2.887         0.000 pipereg:IF_ID|out1[26] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000     -3562.222 KEY[1] 
    Info (332119):    -1.380       -76.380 CLOCK_50 
    Info (332119):    -1.222        -1.222 SW[15] 
    Info (332119):    -0.500        -4.000 clk_div:clockdiv|clock_100Khz_reg 
    Info (332119):    -0.500        -4.000 clk_div:clockdiv|clock_100hz_reg 
    Info (332119):    -0.500        -4.000 clk_div:clockdiv|clock_10Hz_reg 
    Info (332119):    -0.500        -4.000 clk_div:clockdiv|clock_10Khz_reg 
    Info (332119):    -0.500        -4.000 clk_div:clockdiv|clock_1Khz_reg 
    Info (332119):    -0.500        -4.000 clk_div:clockdiv|clock_1Mhz_reg 
    Info (332119):     0.500         0.000 pipereg:IF_ID|out1[26] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -5.249
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.249       -54.139 CLOCK_50 
    Info (332119):    -3.656     -2605.901 KEY[1] 
    Info (332119):    -1.543        -4.612 pipereg:IF_ID|out1[26] 
    Info (332119):     0.420         0.000 clk_div:clockdiv|clock_1Khz_reg 
    Info (332119):     0.420         0.000 clk_div:clockdiv|clock_1Mhz_reg 
    Info (332119):     0.439         0.000 clk_div:clockdiv|clock_100hz_reg 
    Info (332119):     0.507         0.000 clk_div:clockdiv|clock_10Hz_reg 
    Info (332119):     0.508         0.000 clk_div:clockdiv|clock_100Khz_reg 
    Info (332119):     0.512         0.000 clk_div:clockdiv|clock_10Khz_reg 
    Info (332119):     0.847         0.000 SW[15] 
Info (332146): Worst-case hold slack is -0.781
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.781        -3.524 SW[15] 
    Info (332119):    -0.352        -0.702 KEY[1] 
    Info (332119):    -0.024        -0.026 CLOCK_50 
    Info (332119):     0.215         0.000 clk_div:clockdiv|clock_100Khz_reg 
    Info (332119):     0.215         0.000 clk_div:clockdiv|clock_100hz_reg 
    Info (332119):     0.215         0.000 clk_div:clockdiv|clock_10Hz_reg 
    Info (332119):     0.215         0.000 clk_div:clockdiv|clock_10Khz_reg 
    Info (332119):     0.215         0.000 clk_div:clockdiv|clock_1Khz_reg 
    Info (332119):     0.215         0.000 clk_div:clockdiv|clock_1Mhz_reg 
    Info (332119):     1.830         0.000 pipereg:IF_ID|out1[26] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000     -3562.222 KEY[1] 
    Info (332119):    -1.380       -76.380 CLOCK_50 
    Info (332119):    -1.222        -1.222 SW[15] 
    Info (332119):    -0.500        -4.000 clk_div:clockdiv|clock_100Khz_reg 
    Info (332119):    -0.500        -4.000 clk_div:clockdiv|clock_100hz_reg 
    Info (332119):    -0.500        -4.000 clk_div:clockdiv|clock_10Hz_reg 
    Info (332119):    -0.500        -4.000 clk_div:clockdiv|clock_10Khz_reg 
    Info (332119):    -0.500        -4.000 clk_div:clockdiv|clock_1Khz_reg 
    Info (332119):    -0.500        -4.000 clk_div:clockdiv|clock_1Mhz_reg 
    Info (332119):     0.500         0.000 pipereg:IF_ID|out1[26] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 442 megabytes
    Info: Processing ended: Fri Nov 08 16:53:52 2013
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


