1 
一、前言 
 
 定位系統是控制工程的重要研究領域之一，其在工程上與經濟活動上有相當多的應
用，例如，自然災害預警系統，老人跌倒之急救(Health-Watch)，孩童上學之追蹤(學童名
牌)，院內位置感知及語音通訊(員工識別證)，避免車輛碰撞，遙控抄錶，互動玩具，家庭
網路，以及感測網路等等。目前常見的定位方法，有 GPS 系統，以及無線基地台的定位系
統等[1-7]。其中，GPS 系統雖可以提供全球、全天候的定位，但由於此一系統採用通視方
式進行虛擬距離之訊號量測，故在一些受到遮蔽的地區或者室內，GPS 的應用受到相當大
的限制。無線基地台的定位的缺點在於精度不足，一般僅可以定出使用者在某一建築物內，
卻無法判定在建築物內之確切位置。 
 本計畫重點在於使用 TDOA（Time Different of Arrival）技術測定待測物位置[8,9]，計
畫執行內容則包括使用 FPGA 模擬 TDOA 定位技術，使用 TSMC0.18um 製程研製定位發射
系統相關晶片，如高速可程式除頻器，以及高速 Gold Code 產生器等。因此，本報告將依
序說明（1）TDOA 定位技術、（2）定位系統之 FPGA 模擬實現、（3）1.5 GHz 可程式除
頻器晶片的研製、（4）高速 Gold code 產生器晶片研製等，並在最後說明本計畫執行的結
論。 
 
二、TDOA 定位技術簡介 
 
 關於無線定位系統，其基本原理可以表示如圖 2.1 所示。也就是由待定位物品 K 發射
出特定編碼的無線電信號，並且在待測範圍內的四個角落各放置一個接收器，利用待定位
物（發射器）持續發出的特定編碼（Gold Code），接收器就能夠藉由所謂的 auto correlation
的方式，得知待定位物所發出之信號、到達接收器時所花費的時間（arrival time）；再藉由
四個接收器所測得的四個 arrival time 的差（difference），主控電腦就能夠計算出待測物體的
正確位置，這就是所謂的 Time Difference Of Arrival(TDOA)定位原理。利用 TDOA 技術定
位，好處就是發射機與接收機方面就不需要同步，但仍需要注意四個接收機的同步問題。
有關 TDOA 之發射機與接收機方塊圖，則分別如圖 2.2 與 2.3 所示。 
接收器B 接收器D
接收器A 接收器C
待定位
物品  k
發射器k
主控電腦
arrival time t1
arrival time t3
arrival time t2
arrival time t4
同步
信號
  
1d
2d 3d
4d
 
圖 2.1 無線定位系統方塊圖與定位原理 
  
Gold Code
generator PA
Antenna
Up-Conversion
Mixer
1/N
VCO PLL
 
圖 2.2 無線定位系統發射機（待定位物體）方塊圖 
 3
1001011 ∆t=5 3 4 -1 
1100101 ∆t=6 3 4 -1 
 
 至於 PN code 的產生方式，常用的方法是「線性回授移位暫存器」（LFSR：Linear 
Feedback Shift Registers）。其優點是可以產生最多狀態，換句話說，如果 LFSR 使用 n 個位
移暫存器，則 LFSR 可以產生 2n-1 種狀態；例如，n=7 則 LFSR 可以產生 127 種狀態。常
用的有 Galois Implementation 與 Fibonacci Implementation，圖 3.2 則是使用 Fibonacci 
Implementation 所組成的 Gold code generator 範例。[10] 
 
6 5 4 3 2 1 0
6 5 4 3 2 1 0
 
圖 3.2  Gold Code Generator 範例 
3.2 FPGA 之模擬實現 
 如圖 3.3 與圖 3.4 所示，本計畫使用一台 FPGA 模擬實現 Gold code 產生器，只是將速
度放慢讓 FPGA 可以跑，並且為了模擬時間差，特別在 Gold code 的四輸出端分別加上不同
的 delay。接著，再使用兩台 FPGA，分別接收不同的輸出，結果如圖 3.4 所示，FPGA 確
實可以利用 auto-correlation 而顯示出兩個輸出的差別。 
6 5 4 3 2 1 0
6 5 4 3 2 1 0
delay(0~15ck)
sw3~0
delay(0~15ck)
sw7~4
delay(0~15ck)
sw11~8
delay(0~15ck)
sw15~12
out1
out2
out3
out4
Gold Code Generator Delay Blocks    
圖 3.3 Gold code generator 
matched filterdata
stream
(correlator)
programmable
delay
sum<84
output
& stop
Gold code
 generator
delay+1
sum>84
7 no of
delay
   
圖 3.4 Gold code Reader 
 
四、1.5 GHz 可程式除頻器晶片之研製 
 
 本晶片已經寫成論文，並且已經被 CACS2006 接受，預定 95 年 11 月 10 日上午 9:30
於大會中口頭發表，論文內容如附錄所示。 
 5
   
(a)        (b)      (c) 
圖 4.5 可程式除頻器之(a)佈局圖 (b)顯微照片 (c)測試 PCB 
4.2 量測結果與討論 
 在量測結果方面，圖 4.6（a）顯示晶片在輸入頻率為 1.5 GHz 且輸入振幅為 32mV 的
正弦波，而晶片的兩組除法器都選擇在除十的位置，也就是總共除以 100 時，晶片的輸出
波形，其測得頻率為 15.0258MHz，可見晶片動作正確；其中，顯示頻率的尾數則係示波器
取樣間隔的關係。至於圖中顯示出波形的上升與下降時間偏慢，則是由示波器測試棒的平
衡電容所引起，實際應用於 TDOA 定位系統時不會有此效應。 
 而為了進一步驗證晶片除頻的正確性，圖 4.6（b）改用頻譜儀顯示晶片的輸出信號，
此時的輸入信號頻率改為 1.000 GHz、振幅仍為 32mV，且晶片仍然選擇在兩組都是除以
10、也就是總共除以 100 的情況下。由輸出頻率準確的落在 10.000000MHz 可見晶片動作
正常。 
   
圖 4.6 可程式除頻器之(a) 15 MHz 輸出波形 (b) 10 MHz 輸出頻譜 
 
 在結果討論方面，本晶片係透過國家晶片中心申請而由台積電（TSMC）使用 0.18 um 
1P6M CMOS 製程所製作的可程式除頻器。晶片主要由兩個除以 2、4、6、8、10 的除頻器
串接而成，因此而可將晶片選擇在除以 2、4、6、8、10、12、16、20、24、32、36、40、
48、60、64、80、100 等。不過，實際量測時發現除以 2 的電路實際上無法反應到 1 GHz，
因此只能在第一組降頻之後，第二組才能反應，也因此實際量測到的除數就只有 4、6、8、
10、12、16、20、24、32、36、40、48、60、64、80、100 等。 
 
五、高速 Gold Code 產生器晶片之研製 
 
 由於不管是無線定位系統的發射機還是接收機，Gold code 都是系統的核心技術，因
此，本計畫使用 TSMC0.18um 1P6M CMOS 製程研製 Gold code 產生器晶片，今分為設計原
理與模擬結果兩大部分說明如下： 
 7
了製程的 corner case（TT、SS、FF、FS、SF）、溫度變異、以及電壓變異等。今謹列出 ADS
的 TT 的模擬結果，如圖 5.2（a）所示，以及 HSPICE 的 pre-simulation 以及 post-simulation
之 TT@1GHz 模擬結果，如圖 5.2（b）及（c）所示。 
 
     
（a）ADS pre-simulation   （b）HSPICE post-simulation 
圖 5.2 （a）ADS 模擬 TT@1.5 GHz （b）HSPICE 模擬 TT@1.5 GHz 
 
六、結論 
 
 雖然本計畫核准時只剩一個助理，但計畫相關人員仍盡力完成了無線定位系統收發機
的 FPGA 模擬實現，也完成了 1.5 GHz 可程式除頻器晶片的研製，更通過了高速 Gold code
產生器晶片的製作申請，成果相當具體，在此要感謝國科會提供經費補助，以及國家晶片
中心（cic）提供製程的協助。 
 而上述成果當中，1.5 GHz可程式除頻器晶片的研製已經量測完畢，並且也已經寫成論
文，目前已經被CACS2006接受為口頭發表；另外，計畫衍生出來的其他成果，如「高陡峭
陷波濾波器之研製」、「可改善數位電視接收棒訊號品質之迷你低雜訊放大器的研製」等，
也將陸續在今年的全國電信研討會（NST2006）中口頭或壁報發表，成果已經獲得具體肯
定。 
 由於今年度急需一台工作站作為晶片設計之用，因此，今年的設備費變更為購買 Sun 
Blade 150 工作站，原計畫預定購買的示波器預定使用明年度的經費採購。而明年度的計畫
也有幸獲准補助，因此將朝向完成發射機晶片的目標繼續努力。 
 
七、參考文獻 
 
1. Nagaosa, T.; Kobayashi, Y.; Mori, K.; Kobayashi, H.;“An advanced CSMA inter-vehicle 
communication system using packet transmission timing decided by the vehicle 
position,”2004 IEEE Intelligent Vehicles Symposium, June 2004,pp.111 – 114. 
2. Hohman, D.; Murdock, T.; Westerfield, E.; Hattox, T.; Kusterer, T., “GPS roadside integrated 
precision positioning system,” IEEE 2000 Position Location and Navigation 
Symposium, March 2000, pp.221 – 230. 
3. Fenk, J.,“RF-trends in mobile communication,” 2003 ESSCIRC '03 Conference on European 
Solid-State Circuits, Sept. 2003, pp.21 – 27. 
4. Fisch, W.; Chtchekatourov, V.; Russer, P.,“Transmitter position estimation methods 
demonstrated on a GPS-SDMA-system,”International Conference on ,Microwaves, Radar 
and Wireless Communications , Vol:2, May 2000, pp.443 – 446. 
5. Lueftner, T.; Kroepl, C.; Huemer, M.; Hausner, J.; Hagelauer, R.; Weigel, R. “Edge-position 
modulation for high-speed wireless infrared communications, ” IEE Proceedings, 
Optoelectronics, Vol:150, Issue: 5 , 17 Oct. 2003, pp.427 – 437. 
6. Bohenek, B.J.; Ruff, D.A.; Raquet, J.F., “High rate time-space-position-information for high 
dynamic GPS integrated navigation systems, ” IEEE 1996, Position Location and 
Navigation Symposium, April 1996, pp.56 – 62. 
7. Otte, R.; De Jong, L.P.; Van Roermund, A.H.M., “Slot synchronization by reducing the PPM 
pulsewidth in wireless optical systems, ” IEEE Transactions on, Circuits and Systems II: 
 9
 
計畫成果自評 
 
 
 本計畫執行之具體成果，除了使用FPGA驗證TODA作為定位系統的可行性之外，更具
體的研製出兩個RFIC，分別是（1）1.5 GHz可程式除頻器、與（2）高速Gold code產生器。
其中，1.5 GHz可程式除頻器晶片更已經完成量測，並且已經撰寫成論文，也已經被
CACS2006接收為口頭報告論文，如附錄所示。而高速Gold code產生器也已經通過cic的審
查，目前已經在台積電（TSMC）的0.18um 1P6M CMOS製程製作當中，預計很快就可以拿
到晶片，開始量測。此外，計畫執行過程當中，除了RFIC製作之外，也製作了一些射頻電
路的系統整合，如「高陡峭陷波濾波器之研製」、「可改善數位電視接收棒訊號品質之迷
你低雜訊放大器的研製」等，也將在今年的全國電信研討會（NST2006）中口頭發表。 
 綜合言之，本計畫名稱為「無線定位系統與收發機晶片之研製」，成果方面至少包括
三篇研討會論文，兩個無線定位系統相關RFIC成品，兩個射頻系統整合電路成品，執行進
度已經達成、甚至超越原計畫的預期目標。 
 
 
 
 
Proceedings of 2006 CACS Automatic Control Conference 
St. John's University, Tamsui, Taiwan, Nov. 10-11, 2006 
 
Chip Implementation of an 1.5-GHz High-Speed  
Programmable Divider 
 
Chun-Lin Lu Jyh-Ching Juang and Chi-Yuan Lu 
Department of Computer and Communication  Department of Electrical Engineering, 
Kun Shan University National Cheng Kung University 
Tainan, Taiwan, R. O. C. Tainan, Taiwan, R. O. C. 
e-mail: cllu@mail.ksu.edu.tw  e-mail: lynne-lala@yahoo.com.tw 
 
 
Abstract— This paper describes the chip implementation 
of a high-speed programmable divider using TSMC 0.l8um 
CMOS technology. The divider mainly consists of two rings 
of transmission gates and inverters. The measurement 
shows that the chip can work up to 1.5 GHz with the input 
signal level of 32mV. The programmable divisors are 
designed to have 14 selections from 4 to 100. The chip size is 
0.68x0.85 mm2 and the power consumption is 
27mW@1.8V. 
 
Keywords — chip implementation, high-speed divider, 
transmission gate. 
I.INTRODUCTION 
This work is a part of the project no. NSC 
94-2213-E-168-016. The goal of the project is to design 
the transmitter chips for wireless pos ition system. The 
proposed TDOA (Time Difference of Arrival) wireless 
position system of the project is shown in Fig. 1(a). 
There are four receivers located at the four corners of the 
position area. Each of them can calculate the arrival 
time-delay of the radio-frequency signal that is 
transmitted by the transmitter of the DUT (device under 
test). Then the system will locate the position of the DUT 
via the difference of the above four delay-times.  
The calculating of arrival-time delay is accomplished 
by using the algorithm of so call auto-correlation of 
Gold-code [1]. Hence the bit number of Gold-code 
decides the ratio of the position range and resolution. If 
the bit number of Gold-code is fixed, then higher 
frequency of the clock source will raise the resolution but 
shorten the measurement range of the position system. 
On the other words, a programmable divider is necessary 
if the user wants to trade-off between the position range 
and resolution. This is the reason why a programmable 
divider is included in the transmitter of DUT as shown in 
Fig. 1(b). 
There are many kinds of high-speed dividers. Some of 
them are the analog divider that can work even in 
millimeter-wave range by the principle of regenerative 
feedback and injection locking [2,3], but they are almost 
impossible to be programmable. The others are digital 
dividers and the most popular configuration of them is 
composed of D-latches [4,5]. The TSPC (true single 
phase clocking) digital divider is famous for its 
high-speed operation but can’t work in low frequency 
[6,7]. Hence this work modifies the divider that consists 
of the inverter-ring and transmission-gates [7] to be 
programmable to satisfy the needs of operating under 
both high-speed and low-speed for the applications of 
wireless position.  
 
1d
2d
3
d
4d
 
(a) Outline of TDOA wireless position system 
 
Antenna
Gold Code
generator PA
Up-Conversion
Mixer
1/N
VCO PLL
Programmable divider
       (This work)  
(b) Block diagram of the transmitter of DUT  
 
Fig. 1 The TDOA wireless position system 
 
II. CIRCUIT DESIGN 
As shown in Fig. 2, the block diagram of the 
proposed chip is composed of a pre -amplifier and two 
programmable dividers. Both divisors of them can be 
selected to be 4, 6, 8, and 10. Hence the output of 
divider_1 could be divided-by 4, 6, 8, and 10. And the 
output of divider_2 could be divided-by 16, 24, 32, 36, 
40, 48, 60, 80, and 100. Each block of the chip can be 
described as the followings: 
A. Pre-amplifier 
Refer to Fig. 3, the pre-amplifier is composed of four 
pairs of CMOS with the first two stages are biased at the 
center of the DC supply voltage by the feedback resistors. 
Proceedings of 2006 CACS Automatic Control Conference 
St. John's University, Tamsui, Taiwan, Nov. 10-11, 2006 
 
 
 
Fig. 6 The microphotograph of the wire-bonded chip  
 
 
 
Fig. 7 The layout of the FR-4 PCB for the chip measurement 
 
Two measurements are listed in the fo llowings. Fig. 8 
shows the oscilloscope waveform of the divider out_2 
with both divisors selected at 10 to make the chip 
divided-by 100 in total. The power supply is 1.8V and 
the consumption current is 30mA. The input signal is 
sinusoid wave with 1.5GHz in frequency and 32mV in 
amplitude. The frequency of the output waveform is 
measured to be 15.0258MHz means the tested chip 
working well. The output waveform also shows the 
rise-time and the fall-time being relatively slow. This is 
the capacitive loading effect of the test probe.  
 
 
 
Fig. 8 The out_2 waveform of the chip with input frequency of 1.5GHz 
and divided-by 100 in total 
 
Fig. 9 shows the signal spectrum of the out_2 with 
input frequency of 1GHz and divided-by 100 again. The 
fundamental of the spectrum is exactly at 10MHz 
verifies both dividers in the implemented chip are 
operating exactly at divided-by 10. The high-order 
harmonics of the spectrum means the output signal is not 
a pure sinusoid wave but it does not a matter in this 
application.   
 
 
 
 
Fig. 9 The out_2 spectrum of the chip with input frequency of 1GHz 
and divided-by 100 in total 
IV. CONCLUSION 
In this work, a programmable high-speed divider with 
two rings of inverters and transmission gates inside is 
implemented and tested. The measurement is taken under 
the input frequency of 1-1.5 GHz with a signal-strength 
of 32mV and the divisors are changed from 4-10 
respectively to get 14 combinations. The output of chip 
is checked not only by the oscilloscope but also by the 
spectrum analyzer. The chip  is tested under DC power 
supply of 1.8V and the power consumption of the chip is 
around 27mW.  
The original design of the divisors inside the chip of 
each divider is 2, 4, 6, 8, and 10 individually to compose 
17 divisors in total as 2, 4, 6, 8, 10 in out_1 and 12, 16, 
20, 24, 32, 36, 40, 48, 60, 64, 80, 100 in out_2. The 
