

### Examen 1:
**Tema 1: Memorias Semiconductoras**
1. ¿Cuáles son los diferentes tipos de RAM y cómo se diferencian en términos de estructura interna? 6
2. Explica el proceso de lectura y escritura de un transistor FAMOS y FLOTOX. 4

**Tema 2: FPGA**
1. ¿Qué es una FPGA y cuál es la diferencia clave entre FPGA y ASIC en cuanto a ventajas y desventajas? 8
2. Explica la arquitectura básica de una FPGA, y menciona algunos elementos adicionales que pueden estar presentes. 8

**Tema 3: Bloques Aritméticos**
1. ¿Cómo funciona el Carry Skip Adder y cuáles son sus ventajas y desventajas? 9
2. Explica el método de Booth para la generación de productos parciales en un multiplicador. 7

**Tema 4: Análisis Estático de Temporización**
1. ¿Qué es un STA y cuáles son los tiempos característicos que se deben analizar en este tipo de análisis? 8
2. Describe los pasos clave en un análisis de temporización estática. 9

**Tema 5: Gestión del Clock**
1. ¿Qué es el clock skew y cómo afecta a los tiempos de setup y hold en un sistema digital? 5
2. Explica las diferencias entre PLL y DLL y cómo ambos son utilizados en la generación y sincronización de señales de reloj. 6

**Tema 6: Pipelining**
1. ¿Qué es el throughput en el contexto del pipelining y cómo se puede optimizar un sistema para mejorarlo? 8

---

### Examen 2:
**Tema 1: Memorias Semiconductoras**
1. ¿Qué es un FAMOS y qué tipo de memoria se fabrica con este transistor? 10
2. Explica la organización de las celdas en una ROM. 6

**Tema 2: FPGA**
1. ¿Cómo se diferencian las familias de FPGAs de Xilinx y cuál es su arquitectura? 9
2. Explica el funcionamiento de las interconexiones físicas en una FPGA.7

**Tema 3: Bloques Aritméticos**
1. Describe cómo funciona el Carry Look Ahead Adder y sus ventajas. 8
2. ¿Qué es la notación de puntos en los compresores y cómo se usan los compresores de orden superior? 8

**Tema 4: Análisis Estático de Temporización**
1. Explica cómo se define un "timing path" en el STA y cómo se relacionan los tiempos de "net delay" y "path delay".8
2. ¿Qué métodos utiliza Vivado para calcular los tiempos de setup y hold?9

**Tema 5: Gestión del Clock**
1. ¿Qué es un sistema mesocrónico y cómo se diferencia de un sistema sincrónico? 6
2. Describe cómo funcionan los componentes internos de un PLL. 7

**Tema 6: Pipelining**
1. ¿Cuáles son las principales métricas de tiempo que se mejoran y cuáles se empeoran con el uso de pipelining? 7

---

### Examen 3:
**Tema 1: Memorias Semiconductoras**
1. Explica las ventajas de las memorias volátiles frente a las no volátiles. 8
2. ¿Qué es un Flotox y cuál es su proceso de escritura?8

**Tema 2: FPGA**
1. ¿Cuáles son los componentes lógicos principales de una FPGA y cómo se interconectan?6
2. ¿Qué es un bloque de interconexión en una FPGA y cómo se implementa físicamente?8

**Tema 3: Bloques Aritméticos**
1. Describe el funcionamiento del Brent-Kung Adder y sus diferencias con el Carry Look Ahead Adder. 7
2. ¿Cómo se implementa un multiplicador para constantes y por qué es necesario? 9

**Tema 4: Análisis Estático de Temporización**
1. ¿Qué es un "constraint de tiempo" para el setup y cómo se relaciona con el hold? 6
2. Explica la importancia del análisis estático de temporización en el diseño de circuitos digitales.7

**Tema 5: Gestión del Clock**
1. Explica los efectos del clock jitter y los métodos para gestionarlo.4
2. ¿Cómo se gestiona la distribución del clock en una FPGA?8

**Tema 6: Pipelining**
1. Explica qué es un "cutset" y su relevancia en la aplicación del pipelining.8

---

### Examen 4:
**Tema 1: Memorias Semiconductoras**
1. ¿Qué tipo de memoria se fabrica utilizando FAMOS y Flotox? 9
2. Describe la estructura interna de una celda RAM.7

**Tema 2: FPGA**
1. Explica las ventajas y desventajas de las tecnologías utilizadas para fabricar FPGAs. 6
2. ¿Cómo funcionan las celdas de I/O en las FPGAs y qué propiedades tienen? 5

**Tema 3: Bloques Aritméticos**
1. ¿Cómo se puede mejorar un filtro FIR utilizando las técnicas de optimización vistas en los multiplicadores?9
2. Explica cómo se realiza la reducción de productos parciales utilizando el método Wallace.6

**Tema 4: Análisis Estático de Temporización**
1. Describe los diferentes tipos de "timing paths" que se pueden encontrar en un diseño digital.
2. ¿Por qué es suficiente un análisis de temporización estática para determinar si hay problemas en un diseño?

**Tema 5: Gestión del Clock**
1. Explica cómo se puede evitar la metastabilidad en sistemas auto-temporizados. 
1. ¿Cuáles son las principales diferencias entre PLL y DLL y cuándo se utilizaría cada uno?7

**Tema 6: Pipelining**
1. ¿Cuántas etapas de pipelining son óptimas para un diseño y cómo se decide dónde aplicarlas?8


Aquí tienes cuatro nuevos exámenes con una distribución distinta de los temas.

### Examen 5:
**Tema 1: Memorias Semiconductoras**
1. ¿Cómo se clasifican los diferentes tipos de memorias semiconductoras? 9
2. Explica el funcionamiento de las memorias no volátiles basadas en transistores FAMOS. 9

**Tema 2: FPGA**
1. ¿Cuál es la diferencia entre FPGA y PLD en cuanto a su arquitectura y aplicaciones? 
2. Explica cómo funcionan las interconexiones en una FPGA de Altera. 6

**Tema 3: Bloques Aritméticos**
1. ¿Cómo funciona el Carry Select Adder y cuáles son sus ventajas?  8
2. ¿Cómo se realiza la reducción de productos parciales mediante el método Dadda?9

**Tema 4: Análisis Estático de Temporización**
1. ¿Qué es el análisis de temporización estática y cuáles son sus principales pasos? 8
2. Explica los tiempos característicos que afectan a un circuito digital, como $t_{setup}$ y $t_{hold}$. 9

**Tema 5: Gestión del Clock**
1. ¿Cuáles son los diferentes tipos de clock skew y cómo afectan a un diseño digital? 8
2. Explica cómo funciona un sistema GALS y sus ventajas frente a otros tipos de sistemas.5

**Tema 6: Pipelining**
1. ¿Qué problemas pueden surgir al aplicar pipelining y cómo se pueden resolver? 9

---

### Examen 6:
**Tema 1: Memorias Semiconductoras**
1. Describe las principales diferencias entre las memorias ROM y las memorias RAM. 8
2. Explica cómo funciona la escritura en una memoria basada en FLOTOX. 8

**Tema 2: FPGA**
1. ¿Cuáles son las ventajas y desventajas de usar una FPGA frente a un ASIC? 8
2. Describe la arquitectura de una FPGA de Xilinx y las diferencias entre sus familias. 9

**Tema 3: Bloques Aritméticos**
1. Explica el funcionamiento del Ripple Carry Adder y cuáles son sus limitaciones. 8
2. ¿Cómo se implementa un multiplicador paralelo y cuáles son sus principales etapas? 8 -> repasar booth

**Tema 4: Análisis Estático de Temporización**
1. ¿Qué es un "timing path" y cómo se define el "net delay" dentro de este? 8
2. ¿Cómo calcula Vivado los tiempos de hold y setup durante el análisis de temporización? 5

**Tema 5: Gestión del Clock**
1. ¿Qué es el clock jitter y cómo se gestiona en un sistema digital? 6
2. Explica las diferentes estrategias para distribuir el clock en una FPGA. 8

**Tema 6: Pipelining**
1. ¿Cuáles son las métricas de tiempo que mejoran con el pipelining y cuáles empeoran? 8

---

### Examen 7:
**Tema 1: Memorias Semiconductoras**
1. Explica la diferencia entre una celda de memoria volátil y una no volátil.
2. ¿Cómo se organiza internamente una celda de ROM?

**Tema 2: FPGA**
1. ¿Qué otros elementos, aparte de los bloques lógicos, pueden estar presentes en una FPGA?
2. Explica cómo se realiza la programación de una FPGA y qué es un bitstream.

**Tema 3: Bloques Aritméticos**
1. ¿Qué son los compresores y cómo se usan en sumadores de orden superior?
2. ¿Cómo funciona la reducción de productos parciales mediante el método Wallace?

**Tema 4: Análisis Estático de Temporización**
1. ¿Qué es un "constraint de tiempo" y cómo se define para el setup?
2. Explica los diferentes tipos de "timing paths" que pueden surgir en un diseño digital.

**Tema 5: Gestión del Clock**
1. ¿Qué es un sistema auto-temporizado y cómo funciona el handshake de 2 fases?
2. Explica cómo el jitter afecta al rendimiento de un sistema digital.

**Tema 6: Pipelining**
1. ¿Cómo se decide dónde aplicar pipelining en un diseño digital?

---

### Examen 8:
**Tema 1: Memorias Semiconductoras**
1. Explica las diferencias entre las celdas de memoria basadas en FAMOS y FLOTOX.
2. Describe el proceso de lectura en una celda de RAM dinámica.

**Tema 2: FPGA**
1. ¿Cuáles son los componentes lógicos de una FPGA y cómo se organizan internamente?
2. ¿Cómo se gestionan las entradas y salidas (I/O) en una FPGA?

**Tema 3: Bloques Aritméticos**
1. ¿Cómo funciona el Bren-Kung Adder y cuáles son sus ventajas y desventajas?
2. Explica los métodos utilizados para realizar multiplicaciones con números signados.

**Tema 4: Análisis Estático de Temporización**
1. ¿Cómo se calculan los tiempos de "net delay" y "path delay" en un análisis estático?
2. Explica cómo el análisis de temporización puede detectar problemas en un diseño digital.

**Tema 5: Gestión del Clock**
1. ¿Cuáles son los componentes de un PLL y cómo se utiliza para la sincronización de señales?
2. ¿Qué es la metastabilidad y cómo se puede evitar en sistemas digitales?

**Tema 6: Pipelining**
1. ¿Qué es el "feedforward cutset" y cómo afecta la aplicación del pipelining?
