\chapter{結論}
本研究では、畳み込みニューラルネットワークを用いた、手術画像向け
セマンティックセグメンテーションシステムをハードウェア記述言語
を用いて実装し、その合成結果から性能検証を行った。

畳み込みを始めとする共通処理部の存在や再帰的なネットワークの利用から、
共通モジュールによる単純化された設計を提案し、
pooling・unpoolingによる有効画素タイミングの変化には、
独自パラメータによる制御を可能とした。
また、ネットワーク構成の改良が行われることを想定し、
ハードウェアにおけるネットワーク作成はパラメータの
変更のみで行えるように設計されている。

本システムはそのネットワーク規模から、現在の実装では資源使用量が
1台のFPGAにおける資源量を超えているため、1台のFPGAによる動作は
望めない。
しかし、完全ストリーム処理であることと1クロックあたりに
受け渡す必要のある信号線の少なさから、複数台のFPGAによる実装が見込まれる。
その場合、本システムは高速なフレームレートと低レイテンシによる動作が
可能であり、本研究の目的である、セマンティックセグメンテーションシステムの高速化
は達成した。

一方で、組み込み系機器での運用が想定される本システムでは、
消費電力の観点から1台のFPGAによる実装が望ましく、
資源使用量の削減を目的として様々な手法を提案した。
特に、本ネットワークの特徴であるネットワークの再帰的な利用に着目した
削減方法は、出力精度に影響を与えることなく大きな削減が見込める。
量子化手法については出力精度を考慮する必要があるものの、FPGAにおいて資源使用量
を増大させやすい乗算器を必要とせず、様々な手法が既に提案されていること
から、本システムの資源使用量削減において有効である可能性は十分に存在する。

今後の展望として、1台のFPGAによる動作を達成するため、先に述べた
手法によってアーキテクチャの改良を目指す。
また、現在の実装におけるフレームレートとレイテンシは
要求される性能を上回っているため、
それらの低下と引き換えに資源使用量を削減する方法も有効である可能性がある。
具体的には、乗算器の共有や外部メモリの利用が挙げられる。
加えて、これらのアーキテクチャの改良は、現在の実装がそうであるように、
ネットワークの改良に合わせて柔軟に変更できるような構成であることが
求められるため、検証を進める中でよりよい実装方法を検討することとしたい。

%関連論文\cite{sample}.

%図の参照、図\ref{fig:yoshiki}
%
%表の参照、表\ref{tab:sample}
%
%\begin{figure}[hbt]
%    \centering
%    \includegraphics[scale=1.0,clip]{image/yoshiki_nico.jpg}
%    \caption{Sample図}
%    \label{fig:yoshiki}
%\end{figure}
%
%
%\begin{table}[hbt]
%    \caption{Sample表}
%    \centering
%    \begin{tabular}{|c||c|c|c|c|c|}
%        \hline
%        & XXX & XX & XXXXX & XXXX & XXXX\\
%        \hline\hline
%        XXXX     & xxx & xxx & xxxx & xx & xx \\\hline
%        XXXXX & xxx & xxx & xxxx & xx & xx \\\hline   
%    \end{tabular}
%    \label{tab:sample}
%\end{table}
%
%
%
%
%
%
