學習如何使用 SystemVerilog

不難

就是題目有點麻煩、很多規則要注意

特別注意每一層 verilog 的 outputs 在 reset 的時候都要歸零

我這屆班上 99% 都被這個規則給坑了 (spec沒有寫清楚的感覺...)
