input*
lex.yy.c
y.tab.c
y.tab.h
a.out
sim.asm
sim
