[
  {
    "class":"firrtl.stage.FirrtlCircuitAnnotation",
    "circuit":{
      "info":{
        
      },
      "modules":[
        {
          "info":{
            
          },
          "name":"Passthrough",
          "ports":[
            {
              "info":{
                
              },
              "name":"clock",
              "direction":{
                
              },
              "tpe":{
                
              }
            },
            {
              "info":{
                
              },
              "name":"reset",
              "direction":{
                
              },
              "tpe":{
                "width":{
                  "width":1
                }
              }
            },
            {
              "info":{
                
              },
              "name":"io_in",
              "direction":{
                
              },
              "tpe":{
                "width":{
                  "width":4
                }
              }
            },
            {
              "info":{
                
              },
              "name":"io_out",
              "direction":{
                
              },
              "tpe":{
                "width":{
                  "width":4
                }
              }
            }
          ],
          "body":{
            "stmts":[
              {
                "stmts":[
                  {
                    "info":{
                      "info":{
                        "string":"Passthrough.scala 12:10"
                      }
                    },
                    "loc":{
                      "name":"io_out",
                      "tpe":{
                        "width":{
                          "width":4
                        }
                      },
                      "kind":{
                        
                      },
                      "flow":{
                        
                      }
                    },
                    "expr":{
                      "name":"io_in",
                      "tpe":{
                        "width":{
                          "width":4
                        }
                      },
                      "kind":{
                        
                      },
                      "flow":{
                        
                      }
                    }
                  }
                ]
              }
            ]
          }
        }
      ],
      "main":"Passthrough"
    }
  },
  {
    "class":"firrtl.transforms.CombinationalPath",
    "sink":"~Passthrough|Passthrough>io_out",
    "sources":[
      "~Passthrough|Passthrough>io_in"
    ]
  },
  {
    "class":"logger.LogLevelAnnotation",
    "globalLogLevel":{
      
    }
  },
  {
    "class":"firrtl.stage.InfoModeAnnotation",
    "modeName":"append"
  },
  {
    "class":"firrtl.EmitCircuitAnnotation",
    "emitter":"firrtl.VerilogEmitter"
  },
  {
    "class":"firrtl.options.TargetDirAnnotation",
    "directory":"."
  },
  {
    "class":"firrtl.options.OutputAnnotationFileAnnotation",
    "file":"Passthrough"
  },
  {
    "class":"firrtl.stage.OutputFileAnnotation",
    "file":"Passthrough"
  },
  {
    "class":"firrtl.transforms.BlackBoxTargetDirAnno",
    "targetDir":"."
  }
]