# Verilog
Note;Getting Started &amp;Verilog Language(Basics,Vectors)

AXI IP核又是十分常用的自定义IP核，因此掌握AXI IP核的创建流程及通信机制显得尤为重要。
要搞懂AXI IP核，就必须先了解AXI接口。

1） AXI（Advanced eXtensible Interface）协议主要描述了主设备（Master）和从设备（Slave）之间的数据传输方式，
主设备和从设备之间通过握手信号建立连接。当主设备的数据准备好时，会发出和维持VALID信号，表示数据有效；
当从设备准备好接收数据时，会发出READY信号。数据只有在这两个信号都有效时才开始传输。

2） AXI协议（又称AXI4.0），包括3种接口标准：AXI4、AXI-Stream、AXI-lite。

AXI4：适用于要求数据高速传输的场合。

AXI-Stream：如FIFO，数据传输不需要地址，而是主从设备间直接进行数据的读写，主要用于高速数据传输的场合，
如视频、高速AD等。

AXI-lite：可用于单个数据传输，主要用于访问一些低速外设。

3） AXI接口具有5个独立通道：WriteAddress通道、Write Data通道、Write Response通道、Read Address通道、
Read Address通道、Read Data通道。
