TimeQuest Timing Analyzer report for lcd
Thu Nov 10 16:16:31 2022
Quartus II Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Slow 1200mV 85C Model Setup Summary
  7. Slow 1200mV 85C Model Hold Summary
  8. Slow 1200mV 85C Model Recovery Summary
  9. Slow 1200mV 85C Model Removal Summary
 10. Slow 1200mV 85C Model Minimum Pulse Width Summary
 11. Slow 1200mV 85C Model Setup: 'clock_divider400Hz:inst6|out'
 12. Slow 1200mV 85C Model Setup: 'inst5|altpll_component|auto_generated|pll1|clk[0]'
 13. Slow 1200mV 85C Model Hold: 'inst5|altpll_component|auto_generated|pll1|clk[0]'
 14. Slow 1200mV 85C Model Hold: 'clock_divider400Hz:inst6|out'
 15. Slow 1200mV 85C Model Minimum Pulse Width: 'KEY[3]'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'clock_divider400Hz:inst6|out'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK_50'
 18. Slow 1200mV 85C Model Minimum Pulse Width: 'inst5|altpll_component|auto_generated|pll1|clk[0]'
 19. Setup Times
 20. Hold Times
 21. Clock to Output Times
 22. Minimum Clock to Output Times
 23. Slow 1200mV 85C Model Metastability Report
 24. Slow 1200mV 0C Model Fmax Summary
 25. Slow 1200mV 0C Model Setup Summary
 26. Slow 1200mV 0C Model Hold Summary
 27. Slow 1200mV 0C Model Recovery Summary
 28. Slow 1200mV 0C Model Removal Summary
 29. Slow 1200mV 0C Model Minimum Pulse Width Summary
 30. Slow 1200mV 0C Model Setup: 'clock_divider400Hz:inst6|out'
 31. Slow 1200mV 0C Model Setup: 'inst5|altpll_component|auto_generated|pll1|clk[0]'
 32. Slow 1200mV 0C Model Hold: 'inst5|altpll_component|auto_generated|pll1|clk[0]'
 33. Slow 1200mV 0C Model Hold: 'clock_divider400Hz:inst6|out'
 34. Slow 1200mV 0C Model Minimum Pulse Width: 'KEY[3]'
 35. Slow 1200mV 0C Model Minimum Pulse Width: 'clock_divider400Hz:inst6|out'
 36. Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'
 37. Slow 1200mV 0C Model Minimum Pulse Width: 'inst5|altpll_component|auto_generated|pll1|clk[0]'
 38. Setup Times
 39. Hold Times
 40. Clock to Output Times
 41. Minimum Clock to Output Times
 42. Slow 1200mV 0C Model Metastability Report
 43. Fast 1200mV 0C Model Setup Summary
 44. Fast 1200mV 0C Model Hold Summary
 45. Fast 1200mV 0C Model Recovery Summary
 46. Fast 1200mV 0C Model Removal Summary
 47. Fast 1200mV 0C Model Minimum Pulse Width Summary
 48. Fast 1200mV 0C Model Setup: 'inst5|altpll_component|auto_generated|pll1|clk[0]'
 49. Fast 1200mV 0C Model Setup: 'clock_divider400Hz:inst6|out'
 50. Fast 1200mV 0C Model Hold: 'inst5|altpll_component|auto_generated|pll1|clk[0]'
 51. Fast 1200mV 0C Model Hold: 'clock_divider400Hz:inst6|out'
 52. Fast 1200mV 0C Model Minimum Pulse Width: 'KEY[3]'
 53. Fast 1200mV 0C Model Minimum Pulse Width: 'clock_divider400Hz:inst6|out'
 54. Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'
 55. Fast 1200mV 0C Model Minimum Pulse Width: 'inst5|altpll_component|auto_generated|pll1|clk[0]'
 56. Setup Times
 57. Hold Times
 58. Clock to Output Times
 59. Minimum Clock to Output Times
 60. Fast 1200mV 0C Model Metastability Report
 61. Multicorner Timing Analysis Summary
 62. Setup Times
 63. Hold Times
 64. Clock to Output Times
 65. Minimum Clock to Output Times
 66. Board Trace Model Assignments
 67. Input Transition Times
 68. Slow Corner Signal Integrity Metrics
 69. Fast Corner Signal Integrity Metrics
 70. Setup Transfers
 71. Hold Transfers
 72. Report TCCS
 73. Report RSKM
 74. Unconstrained Paths
 75. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                   ;
+--------------------+----------------------------------------------------------------+
; Quartus II Version ; Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition ;
; Revision Name      ; lcd                                                            ;
; Device Family      ; Cyclone IV E                                                   ;
; Device Name        ; EP4CE115F29C7                                                  ;
; Timing Models      ; Preliminary                                                    ;
; Delay Model        ; Combined                                                       ;
; Rise/Fall Delays   ; Enabled                                                        ;
+--------------------+----------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                            ;
+---------------------------------------------------+-----------+------------+------------+-------+------------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+-----------------------------------------------------+-------------------------------------------------------+
; Clock Name                                        ; Type      ; Period     ; Frequency  ; Rise  ; Fall       ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master   ; Source                                              ; Targets                                               ;
+---------------------------------------------------+-----------+------------+------------+-------+------------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+-----------------------------------------------------+-------------------------------------------------------+
; CLOCK_50                                          ; Base      ; 20.000     ; 50.0 MHz   ; 0.000 ; 10.000     ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                                     ; { CLOCK_50 }                                          ;
; clock_divider400Hz:inst6|out                      ; Base      ; 1.000      ; 1000.0 MHz ; 0.000 ; 0.500      ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                                     ; { clock_divider400Hz:inst6|out }                      ;
; inst5|altpll_component|auto_generated|pll1|clk[0] ; Generated ; 250000.000 ; 0.0 MHz    ; 0.000 ; 125000.000 ; 50.00      ; 12500     ; 1           ;       ;        ;           ;            ; false    ; CLOCK_50 ; inst5|altpll_component|auto_generated|pll1|inclk[0] ; { inst5|altpll_component|auto_generated|pll1|clk[0] } ;
; KEY[3]                                            ; Base      ; 1.000      ; 1000.0 MHz ; 0.000 ; 0.500      ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                                     ; { KEY[3] }                                            ;
+---------------------------------------------------+-----------+------------+------------+-------+------------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+-----------------------------------------------------+-------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                                ;
+------------+-----------------+---------------------------------------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                        ; Note                                           ;
+------------+-----------------+---------------------------------------------------+------------------------------------------------+
; 580.72 MHz ; 437.64 MHz      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; limit due to minimum period restriction (tmin) ;
; 621.89 MHz ; 437.64 MHz      ; clock_divider400Hz:inst6|out                      ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+---------------------------------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                        ;
+---------------------------------------------------+--------+---------------+
; Clock                                             ; Slack  ; End Point TNS ;
+---------------------------------------------------+--------+---------------+
; clock_divider400Hz:inst6|out                      ; -0.608 ; -2.092        ;
; inst5|altpll_component|auto_generated|pll1|clk[0] ; -0.240 ; -0.240        ;
+---------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                         ;
+---------------------------------------------------+--------+---------------+
; Clock                                             ; Slack  ; End Point TNS ;
+---------------------------------------------------+--------+---------------+
; inst5|altpll_component|auto_generated|pll1|clk[0] ; -0.145 ; -0.145        ;
; clock_divider400Hz:inst6|out                      ; 0.411  ; 0.000         ;
+---------------------------------------------------+--------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+--------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                              ;
+---------------------------------------------------+------------+---------------+
; Clock                                             ; Slack      ; End Point TNS ;
+---------------------------------------------------+------------+---------------+
; KEY[3]                                            ; -3.000     ; -23.560       ;
; clock_divider400Hz:inst6|out                      ; -1.285     ; -25.700       ;
; CLOCK_50                                          ; 9.811      ; 0.000         ;
; inst5|altpll_component|auto_generated|pll1|clk[0] ; 124999.708 ; 0.000         ;
+---------------------------------------------------+------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clock_divider400Hz:inst6|out'                                                                                                                                               ;
+--------+---------------------------------------------+---------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                     ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+---------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; -0.608 ; fsm_lcd_parallel:inst|p_state.toggle_e8     ; fsm_lcd_parallel:inst|p_state.write_address ; clock_divider400Hz:inst6|out ; clock_divider400Hz:inst6|out ; 1.000        ; -0.078     ; 1.528      ;
; -0.458 ; fsm_lcd_parallel:inst|p_state.toggle_e10    ; fsm_lcd_parallel:inst|p_state.write_address ; clock_divider400Hz:inst6|out ; clock_divider400Hz:inst6|out ; 1.000        ; -0.078     ; 1.378      ;
; -0.391 ; fsm_lcd_parallel:inst|p_state.toggle_e3     ; fsm_lcd_parallel:inst|p_state.func_set      ; clock_divider400Hz:inst6|out ; clock_divider400Hz:inst6|out ; 1.000        ; -0.078     ; 1.311      ;
; -0.381 ; fsm_lcd_parallel:inst|p_state.write_char    ; fsm_lcd_parallel:inst|p_state.toggle_e10    ; clock_divider400Hz:inst6|out ; clock_divider400Hz:inst6|out ; 1.000        ; -0.078     ; 1.301      ;
; -0.208 ; fsm_lcd_parallel:inst|p_state.toggle_e9     ; fsm_lcd_parallel:inst|p_state.write_char    ; clock_divider400Hz:inst6|out ; clock_divider400Hz:inst6|out ; 1.000        ; -0.078     ; 1.128      ;
; -0.126 ; fsm_lcd_parallel:inst|p_state.write_address ; fsm_lcd_parallel:inst|p_state.toggle_e9     ; clock_divider400Hz:inst6|out ; clock_divider400Hz:inst6|out ; 1.000        ; -0.078     ; 1.046      ;
; -0.085 ; fsm_lcd_parallel:inst|p_state.toggle_e6     ; fsm_lcd_parallel:inst|p_state.display_on    ; clock_divider400Hz:inst6|out ; clock_divider400Hz:inst6|out ; 1.000        ; -0.078     ; 1.005      ;
; -0.077 ; fsm_lcd_parallel:inst|p_state.display_clear ; fsm_lcd_parallel:inst|p_state.toggle_e6     ; clock_divider400Hz:inst6|out ; clock_divider400Hz:inst6|out ; 1.000        ; -0.078     ; 0.997      ;
; -0.071 ; fsm_lcd_parallel:inst|p_state.toggle_e7     ; fsm_lcd_parallel:inst|p_state.mode_set      ; clock_divider400Hz:inst6|out ; clock_divider400Hz:inst6|out ; 1.000        ; -0.078     ; 0.991      ;
; -0.071 ; fsm_lcd_parallel:inst|p_state.toggle_e5     ; fsm_lcd_parallel:inst|p_state.display_clear ; clock_divider400Hz:inst6|out ; clock_divider400Hz:inst6|out ; 1.000        ; -0.078     ; 0.991      ;
; -0.049 ; fsm_lcd_parallel:inst|p_state.toggle_e4     ; fsm_lcd_parallel:inst|p_state.display_off   ; clock_divider400Hz:inst6|out ; clock_divider400Hz:inst6|out ; 1.000        ; -0.078     ; 0.969      ;
; -0.025 ; fsm_lcd_parallel:inst|p_state.mode_set      ; fsm_lcd_parallel:inst|p_state.toggle_e8     ; clock_divider400Hz:inst6|out ; clock_divider400Hz:inst6|out ; 1.000        ; -0.078     ; 0.945      ;
; 0.108  ; fsm_lcd_parallel:inst|p_state.reset2        ; fsm_lcd_parallel:inst|p_state.toggle_e2     ; clock_divider400Hz:inst6|out ; clock_divider400Hz:inst6|out ; 1.000        ; -0.078     ; 0.812      ;
; 0.109  ; fsm_lcd_parallel:inst|p_state.reset1        ; fsm_lcd_parallel:inst|p_state.toggle_e1     ; clock_divider400Hz:inst6|out ; clock_divider400Hz:inst6|out ; 1.000        ; -0.078     ; 0.811      ;
; 0.118  ; fsm_lcd_parallel:inst|p_state.reset3        ; fsm_lcd_parallel:inst|p_state.toggle_e3     ; clock_divider400Hz:inst6|out ; clock_divider400Hz:inst6|out ; 1.000        ; -0.078     ; 0.802      ;
; 0.119  ; fsm_lcd_parallel:inst|p_state.display_on    ; fsm_lcd_parallel:inst|p_state.toggle_e7     ; clock_divider400Hz:inst6|out ; clock_divider400Hz:inst6|out ; 1.000        ; -0.078     ; 0.801      ;
; 0.120  ; fsm_lcd_parallel:inst|p_state.display_off   ; fsm_lcd_parallel:inst|p_state.toggle_e5     ; clock_divider400Hz:inst6|out ; clock_divider400Hz:inst6|out ; 1.000        ; -0.078     ; 0.800      ;
; 0.128  ; fsm_lcd_parallel:inst|p_state.toggle_e1     ; fsm_lcd_parallel:inst|p_state.reset2        ; clock_divider400Hz:inst6|out ; clock_divider400Hz:inst6|out ; 1.000        ; -0.078     ; 0.792      ;
; 0.130  ; fsm_lcd_parallel:inst|p_state.func_set      ; fsm_lcd_parallel:inst|p_state.toggle_e4     ; clock_divider400Hz:inst6|out ; clock_divider400Hz:inst6|out ; 1.000        ; -0.078     ; 0.790      ;
; 0.130  ; fsm_lcd_parallel:inst|p_state.toggle_e2     ; fsm_lcd_parallel:inst|p_state.reset3        ; clock_divider400Hz:inst6|out ; clock_divider400Hz:inst6|out ; 1.000        ; -0.078     ; 0.790      ;
+--------+---------------------------------------------+---------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'inst5|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                        ;
+------------+-------------------------------------+-------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack      ; From Node                           ; To Node                             ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+------------+-------------------------------------+-------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; -0.240     ; clock_divider400Hz:inst6|out        ; clock_divider400Hz:inst6|out        ; clock_divider400Hz:inst6|out                      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.186     ; 0.734      ;
; 0.229      ; clock_divider400Hz:inst6|out        ; clock_divider400Hz:inst6|out        ; clock_divider400Hz:inst6|out                      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.186     ; 0.765      ;
; 249998.278 ; clock_divider400Hz:inst6|clkr_10[3] ; clock_divider400Hz:inst6|out        ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 250000.000   ; -0.081     ; 1.639      ;
; 249998.286 ; clock_divider400Hz:inst6|clkr_10[0] ; clock_divider400Hz:inst6|out        ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 250000.000   ; -0.081     ; 1.631      ;
; 249998.577 ; clock_divider400Hz:inst6|clkr_10[2] ; clock_divider400Hz:inst6|out        ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 250000.000   ; -0.081     ; 1.340      ;
; 249998.593 ; clock_divider400Hz:inst6|clkr_10[0] ; clock_divider400Hz:inst6|clkr_10[2] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 250000.000   ; -0.081     ; 1.324      ;
; 249998.728 ; clock_divider400Hz:inst6|clkr_10[1] ; clock_divider400Hz:inst6|out        ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 250000.000   ; -0.081     ; 1.189      ;
; 249998.753 ; clock_divider400Hz:inst6|clkr_10[1] ; clock_divider400Hz:inst6|clkr_10[2] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 250000.000   ; -0.081     ; 1.164      ;
; 249998.758 ; clock_divider400Hz:inst6|clkr_10[2] ; clock_divider400Hz:inst6|clkr_10[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 250000.000   ; -0.081     ; 1.159      ;
; 249998.772 ; clock_divider400Hz:inst6|clkr_10[0] ; clock_divider400Hz:inst6|clkr_10[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 250000.000   ; -0.081     ; 1.145      ;
; 249998.815 ; clock_divider400Hz:inst6|clkr_10[2] ; clock_divider400Hz:inst6|clkr_10[3] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 250000.000   ; -0.081     ; 1.102      ;
; 249998.818 ; clock_divider400Hz:inst6|clkr_10[1] ; clock_divider400Hz:inst6|clkr_10[3] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 250000.000   ; -0.081     ; 1.099      ;
; 249998.926 ; clock_divider400Hz:inst6|clkr_10[0] ; clock_divider400Hz:inst6|clkr_10[3] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 250000.000   ; -0.081     ; 0.991      ;
; 249998.957 ; clock_divider400Hz:inst6|clkr_10[3] ; clock_divider400Hz:inst6|clkr_10[2] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 250000.000   ; -0.081     ; 0.960      ;
; 249998.959 ; clock_divider400Hz:inst6|clkr_10[3] ; clock_divider400Hz:inst6|clkr_10[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 250000.000   ; -0.081     ; 0.958      ;
; 249999.152 ; clock_divider400Hz:inst6|clkr_10[0] ; clock_divider400Hz:inst6|clkr_10[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 250000.000   ; -0.081     ; 0.765      ;
; 249999.152 ; clock_divider400Hz:inst6|clkr_10[2] ; clock_divider400Hz:inst6|clkr_10[2] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 250000.000   ; -0.081     ; 0.765      ;
; 249999.152 ; clock_divider400Hz:inst6|clkr_10[1] ; clock_divider400Hz:inst6|clkr_10[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 250000.000   ; -0.081     ; 0.765      ;
; 249999.152 ; clock_divider400Hz:inst6|clkr_10[3] ; clock_divider400Hz:inst6|clkr_10[3] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 250000.000   ; -0.081     ; 0.765      ;
+------------+-------------------------------------+-------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'inst5|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                     ;
+--------+-------------------------------------+-------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                             ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+-------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; -0.145 ; clock_divider400Hz:inst6|out        ; clock_divider400Hz:inst6|out        ; clock_divider400Hz:inst6|out                      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.303      ; 0.676      ;
; 0.348  ; clock_divider400Hz:inst6|out        ; clock_divider400Hz:inst6|out        ; clock_divider400Hz:inst6|out                      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.303      ; 0.669      ;
; 0.382  ; clock_divider400Hz:inst6|clkr_10[3] ; clock_divider400Hz:inst6|clkr_10[3] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.669      ;
; 0.382  ; clock_divider400Hz:inst6|clkr_10[2] ; clock_divider400Hz:inst6|clkr_10[2] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.669      ;
; 0.382  ; clock_divider400Hz:inst6|clkr_10[1] ; clock_divider400Hz:inst6|clkr_10[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.669      ;
; 0.387  ; clock_divider400Hz:inst6|clkr_10[0] ; clock_divider400Hz:inst6|clkr_10[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.674      ;
; 0.588  ; clock_divider400Hz:inst6|clkr_10[3] ; clock_divider400Hz:inst6|clkr_10[2] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.875      ;
; 0.588  ; clock_divider400Hz:inst6|clkr_10[3] ; clock_divider400Hz:inst6|clkr_10[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.875      ;
; 0.605  ; clock_divider400Hz:inst6|clkr_10[0] ; clock_divider400Hz:inst6|clkr_10[3] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.892      ;
; 0.633  ; clock_divider400Hz:inst6|clkr_10[1] ; clock_divider400Hz:inst6|clkr_10[3] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.920      ;
; 0.633  ; clock_divider400Hz:inst6|clkr_10[1] ; clock_divider400Hz:inst6|clkr_10[2] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.920      ;
; 0.635  ; clock_divider400Hz:inst6|clkr_10[2] ; clock_divider400Hz:inst6|clkr_10[3] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.922      ;
; 0.638  ; clock_divider400Hz:inst6|clkr_10[0] ; clock_divider400Hz:inst6|clkr_10[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.925      ;
; 0.739  ; clock_divider400Hz:inst6|clkr_10[2] ; clock_divider400Hz:inst6|clkr_10[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.026      ;
; 0.755  ; clock_divider400Hz:inst6|clkr_10[1] ; clock_divider400Hz:inst6|out        ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.042      ;
; 0.825  ; clock_divider400Hz:inst6|clkr_10[0] ; clock_divider400Hz:inst6|clkr_10[2] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.112      ;
; 0.887  ; clock_divider400Hz:inst6|clkr_10[2] ; clock_divider400Hz:inst6|out        ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.174      ;
; 1.217  ; clock_divider400Hz:inst6|clkr_10[0] ; clock_divider400Hz:inst6|out        ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.504      ;
; 1.229  ; clock_divider400Hz:inst6|clkr_10[3] ; clock_divider400Hz:inst6|out        ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.516      ;
+--------+-------------------------------------+-------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clock_divider400Hz:inst6|out'                                                                                                                                               ;
+-------+---------------------------------------------+---------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                     ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+---------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; 0.411 ; fsm_lcd_parallel:inst|p_state.toggle_e2     ; fsm_lcd_parallel:inst|p_state.reset3        ; clock_divider400Hz:inst6|out ; clock_divider400Hz:inst6|out ; 0.000        ; 0.078      ; 0.695      ;
; 0.412 ; fsm_lcd_parallel:inst|p_state.func_set      ; fsm_lcd_parallel:inst|p_state.toggle_e4     ; clock_divider400Hz:inst6|out ; clock_divider400Hz:inst6|out ; 0.000        ; 0.078      ; 0.696      ;
; 0.412 ; fsm_lcd_parallel:inst|p_state.reset1        ; fsm_lcd_parallel:inst|p_state.toggle_e1     ; clock_divider400Hz:inst6|out ; clock_divider400Hz:inst6|out ; 0.000        ; 0.078      ; 0.696      ;
; 0.414 ; fsm_lcd_parallel:inst|p_state.toggle_e1     ; fsm_lcd_parallel:inst|p_state.reset2        ; clock_divider400Hz:inst6|out ; clock_divider400Hz:inst6|out ; 0.000        ; 0.078      ; 0.698      ;
; 0.419 ; fsm_lcd_parallel:inst|p_state.display_on    ; fsm_lcd_parallel:inst|p_state.toggle_e7     ; clock_divider400Hz:inst6|out ; clock_divider400Hz:inst6|out ; 0.000        ; 0.078      ; 0.703      ;
; 0.419 ; fsm_lcd_parallel:inst|p_state.display_off   ; fsm_lcd_parallel:inst|p_state.toggle_e5     ; clock_divider400Hz:inst6|out ; clock_divider400Hz:inst6|out ; 0.000        ; 0.078      ; 0.703      ;
; 0.419 ; fsm_lcd_parallel:inst|p_state.reset3        ; fsm_lcd_parallel:inst|p_state.toggle_e3     ; clock_divider400Hz:inst6|out ; clock_divider400Hz:inst6|out ; 0.000        ; 0.078      ; 0.703      ;
; 0.433 ; fsm_lcd_parallel:inst|p_state.reset2        ; fsm_lcd_parallel:inst|p_state.toggle_e2     ; clock_divider400Hz:inst6|out ; clock_divider400Hz:inst6|out ; 0.000        ; 0.078      ; 0.717      ;
; 0.583 ; fsm_lcd_parallel:inst|p_state.toggle_e4     ; fsm_lcd_parallel:inst|p_state.display_off   ; clock_divider400Hz:inst6|out ; clock_divider400Hz:inst6|out ; 0.000        ; 0.078      ; 0.867      ;
; 0.590 ; fsm_lcd_parallel:inst|p_state.mode_set      ; fsm_lcd_parallel:inst|p_state.toggle_e8     ; clock_divider400Hz:inst6|out ; clock_divider400Hz:inst6|out ; 0.000        ; 0.078      ; 0.874      ;
; 0.600 ; fsm_lcd_parallel:inst|p_state.display_clear ; fsm_lcd_parallel:inst|p_state.toggle_e6     ; clock_divider400Hz:inst6|out ; clock_divider400Hz:inst6|out ; 0.000        ; 0.078      ; 0.884      ;
; 0.604 ; fsm_lcd_parallel:inst|p_state.toggle_e7     ; fsm_lcd_parallel:inst|p_state.mode_set      ; clock_divider400Hz:inst6|out ; clock_divider400Hz:inst6|out ; 0.000        ; 0.078      ; 0.888      ;
; 0.604 ; fsm_lcd_parallel:inst|p_state.toggle_e5     ; fsm_lcd_parallel:inst|p_state.display_clear ; clock_divider400Hz:inst6|out ; clock_divider400Hz:inst6|out ; 0.000        ; 0.078      ; 0.888      ;
; 0.612 ; fsm_lcd_parallel:inst|p_state.toggle_e6     ; fsm_lcd_parallel:inst|p_state.display_on    ; clock_divider400Hz:inst6|out ; clock_divider400Hz:inst6|out ; 0.000        ; 0.078      ; 0.896      ;
; 0.635 ; fsm_lcd_parallel:inst|p_state.write_address ; fsm_lcd_parallel:inst|p_state.toggle_e9     ; clock_divider400Hz:inst6|out ; clock_divider400Hz:inst6|out ; 0.000        ; 0.078      ; 0.919      ;
; 0.755 ; fsm_lcd_parallel:inst|p_state.toggle_e9     ; fsm_lcd_parallel:inst|p_state.write_char    ; clock_divider400Hz:inst6|out ; clock_divider400Hz:inst6|out ; 0.000        ; 0.078      ; 1.039      ;
; 0.947 ; fsm_lcd_parallel:inst|p_state.write_char    ; fsm_lcd_parallel:inst|p_state.toggle_e10    ; clock_divider400Hz:inst6|out ; clock_divider400Hz:inst6|out ; 0.000        ; 0.078      ; 1.231      ;
; 0.971 ; fsm_lcd_parallel:inst|p_state.toggle_e3     ; fsm_lcd_parallel:inst|p_state.func_set      ; clock_divider400Hz:inst6|out ; clock_divider400Hz:inst6|out ; 0.000        ; 0.078      ; 1.255      ;
; 0.980 ; fsm_lcd_parallel:inst|p_state.toggle_e10    ; fsm_lcd_parallel:inst|p_state.write_address ; clock_divider400Hz:inst6|out ; clock_divider400Hz:inst6|out ; 0.000        ; 0.078      ; 1.264      ;
; 1.097 ; fsm_lcd_parallel:inst|p_state.toggle_e8     ; fsm_lcd_parallel:inst|p_state.write_address ; clock_divider400Hz:inst6|out ; clock_divider400Hz:inst6|out ; 0.000        ; 0.078      ; 1.381      ;
+-------+---------------------------------------------+---------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'KEY[3]'                                                                         ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; KEY[3] ; Rise       ; KEY[3]                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; KEY[3] ; Rise       ; ff1:inst3|lpm_ff:lpm_ff_component|dffs[0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; KEY[3] ; Rise       ; ff1:inst3|lpm_ff:lpm_ff_component|dffs[1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; KEY[3] ; Rise       ; ff1:inst3|lpm_ff:lpm_ff_component|dffs[2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; KEY[3] ; Rise       ; ff1:inst3|lpm_ff:lpm_ff_component|dffs[3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; KEY[3] ; Rise       ; ff1:inst3|lpm_ff:lpm_ff_component|dffs[4] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; KEY[3] ; Rise       ; ff1:inst3|lpm_ff:lpm_ff_component|dffs[5] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; KEY[3] ; Rise       ; ff1:inst3|lpm_ff:lpm_ff_component|dffs[6] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; KEY[3] ; Rise       ; ff1:inst3|lpm_ff:lpm_ff_component|dffs[7] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; KEY[3] ; Rise       ; ff1:inst4|lpm_ff:lpm_ff_component|dffs[0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; KEY[3] ; Rise       ; ff1:inst4|lpm_ff:lpm_ff_component|dffs[1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; KEY[3] ; Rise       ; ff1:inst4|lpm_ff:lpm_ff_component|dffs[2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; KEY[3] ; Rise       ; ff1:inst4|lpm_ff:lpm_ff_component|dffs[3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; KEY[3] ; Rise       ; ff1:inst4|lpm_ff:lpm_ff_component|dffs[4] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; KEY[3] ; Rise       ; ff1:inst4|lpm_ff:lpm_ff_component|dffs[5] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; KEY[3] ; Rise       ; ff1:inst4|lpm_ff:lpm_ff_component|dffs[6] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; KEY[3] ; Rise       ; ff1:inst4|lpm_ff:lpm_ff_component|dffs[7] ;
; 0.223  ; 0.381        ; 0.158          ; Low Pulse Width  ; KEY[3] ; Rise       ; ff1:inst4|lpm_ff:lpm_ff_component|dffs[0] ;
; 0.224  ; 0.382        ; 0.158          ; Low Pulse Width  ; KEY[3] ; Rise       ; ff1:inst4|lpm_ff:lpm_ff_component|dffs[2] ;
; 0.224  ; 0.382        ; 0.158          ; Low Pulse Width  ; KEY[3] ; Rise       ; ff1:inst4|lpm_ff:lpm_ff_component|dffs[3] ;
; 0.224  ; 0.382        ; 0.158          ; Low Pulse Width  ; KEY[3] ; Rise       ; ff1:inst4|lpm_ff:lpm_ff_component|dffs[7] ;
; 0.225  ; 0.383        ; 0.158          ; Low Pulse Width  ; KEY[3] ; Rise       ; ff1:inst4|lpm_ff:lpm_ff_component|dffs[1] ;
; 0.225  ; 0.383        ; 0.158          ; Low Pulse Width  ; KEY[3] ; Rise       ; ff1:inst4|lpm_ff:lpm_ff_component|dffs[4] ;
; 0.226  ; 0.384        ; 0.158          ; Low Pulse Width  ; KEY[3] ; Rise       ; ff1:inst4|lpm_ff:lpm_ff_component|dffs[5] ;
; 0.226  ; 0.384        ; 0.158          ; Low Pulse Width  ; KEY[3] ; Rise       ; ff1:inst4|lpm_ff:lpm_ff_component|dffs[6] ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; KEY[3] ; Rise       ; ff1:inst3|lpm_ff:lpm_ff_component|dffs[0] ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; KEY[3] ; Rise       ; ff1:inst3|lpm_ff:lpm_ff_component|dffs[1] ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; KEY[3] ; Rise       ; ff1:inst3|lpm_ff:lpm_ff_component|dffs[2] ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; KEY[3] ; Rise       ; ff1:inst3|lpm_ff:lpm_ff_component|dffs[3] ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; KEY[3] ; Rise       ; ff1:inst3|lpm_ff:lpm_ff_component|dffs[4] ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; KEY[3] ; Rise       ; ff1:inst3|lpm_ff:lpm_ff_component|dffs[5] ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; KEY[3] ; Rise       ; ff1:inst3|lpm_ff:lpm_ff_component|dffs[6] ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; KEY[3] ; Rise       ; ff1:inst3|lpm_ff:lpm_ff_component|dffs[7] ;
; 0.304  ; 0.492        ; 0.188          ; Low Pulse Width  ; KEY[3] ; Rise       ; ff1:inst3|lpm_ff:lpm_ff_component|dffs[0] ;
; 0.304  ; 0.492        ; 0.188          ; Low Pulse Width  ; KEY[3] ; Rise       ; ff1:inst3|lpm_ff:lpm_ff_component|dffs[1] ;
; 0.304  ; 0.492        ; 0.188          ; Low Pulse Width  ; KEY[3] ; Rise       ; ff1:inst3|lpm_ff:lpm_ff_component|dffs[2] ;
; 0.304  ; 0.492        ; 0.188          ; Low Pulse Width  ; KEY[3] ; Rise       ; ff1:inst3|lpm_ff:lpm_ff_component|dffs[3] ;
; 0.304  ; 0.492        ; 0.188          ; Low Pulse Width  ; KEY[3] ; Rise       ; ff1:inst3|lpm_ff:lpm_ff_component|dffs[4] ;
; 0.304  ; 0.492        ; 0.188          ; Low Pulse Width  ; KEY[3] ; Rise       ; ff1:inst3|lpm_ff:lpm_ff_component|dffs[5] ;
; 0.305  ; 0.493        ; 0.188          ; Low Pulse Width  ; KEY[3] ; Rise       ; ff1:inst3|lpm_ff:lpm_ff_component|dffs[6] ;
; 0.305  ; 0.493        ; 0.188          ; Low Pulse Width  ; KEY[3] ; Rise       ; ff1:inst3|lpm_ff:lpm_ff_component|dffs[7] ;
; 0.395  ; 0.395        ; 0.000          ; Low Pulse Width  ; KEY[3] ; Rise       ; KEY[3]~input|o                            ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; KEY[3] ; Rise       ; inst7|datad                               ;
; 0.428  ; 0.428        ; 0.000          ; Low Pulse Width  ; KEY[3] ; Rise       ; inst8|datad                               ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; KEY[3] ; Rise       ; inst4|lpm_ff_component|dffs[0]|clk        ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; KEY[3] ; Rise       ; inst4|lpm_ff_component|dffs[2]|clk        ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; KEY[3] ; Rise       ; inst4|lpm_ff_component|dffs[3]|clk        ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; KEY[3] ; Rise       ; inst4|lpm_ff_component|dffs[7]|clk        ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; KEY[3] ; Rise       ; inst4|lpm_ff_component|dffs[1]|clk        ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; KEY[3] ; Rise       ; inst4|lpm_ff_component|dffs[4]|clk        ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; KEY[3] ; Rise       ; inst4|lpm_ff_component|dffs[5]|clk        ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; KEY[3] ; Rise       ; inst4|lpm_ff_component|dffs[6]|clk        ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; KEY[3] ; Rise       ; inst7~clkctrl|inclk[0]                    ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; KEY[3] ; Rise       ; inst7~clkctrl|outclk                      ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; KEY[3] ; Rise       ; inst3|lpm_ff_component|dffs[0]|clk        ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; KEY[3] ; Rise       ; inst3|lpm_ff_component|dffs[1]|clk        ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; KEY[3] ; Rise       ; inst3|lpm_ff_component|dffs[2]|clk        ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; KEY[3] ; Rise       ; inst3|lpm_ff_component|dffs[3]|clk        ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; KEY[3] ; Rise       ; inst3|lpm_ff_component|dffs[4]|clk        ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; KEY[3] ; Rise       ; inst3|lpm_ff_component|dffs[5]|clk        ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; KEY[3] ; Rise       ; inst7|combout                             ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; KEY[3] ; Rise       ; inst3|lpm_ff_component|dffs[6]|clk        ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; KEY[3] ; Rise       ; inst3|lpm_ff_component|dffs[7]|clk        ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; KEY[3] ; Rise       ; inst8|combout                             ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; KEY[3] ; Rise       ; inst8~clkctrl|inclk[0]                    ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; KEY[3] ; Rise       ; inst8~clkctrl|outclk                      ;
; 0.461  ; 0.614        ; 0.153          ; High Pulse Width ; KEY[3] ; Rise       ; ff1:inst4|lpm_ff:lpm_ff_component|dffs[5] ;
; 0.461  ; 0.614        ; 0.153          ; High Pulse Width ; KEY[3] ; Rise       ; ff1:inst4|lpm_ff:lpm_ff_component|dffs[6] ;
; 0.462  ; 0.615        ; 0.153          ; High Pulse Width ; KEY[3] ; Rise       ; ff1:inst4|lpm_ff:lpm_ff_component|dffs[4] ;
; 0.463  ; 0.616        ; 0.153          ; High Pulse Width ; KEY[3] ; Rise       ; ff1:inst4|lpm_ff:lpm_ff_component|dffs[1] ;
; 0.463  ; 0.616        ; 0.153          ; High Pulse Width ; KEY[3] ; Rise       ; ff1:inst4|lpm_ff:lpm_ff_component|dffs[2] ;
; 0.463  ; 0.616        ; 0.153          ; High Pulse Width ; KEY[3] ; Rise       ; ff1:inst4|lpm_ff:lpm_ff_component|dffs[3] ;
; 0.463  ; 0.616        ; 0.153          ; High Pulse Width ; KEY[3] ; Rise       ; ff1:inst4|lpm_ff:lpm_ff_component|dffs[7] ;
; 0.464  ; 0.617        ; 0.153          ; High Pulse Width ; KEY[3] ; Rise       ; ff1:inst4|lpm_ff:lpm_ff_component|dffs[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[3] ; Rise       ; KEY[3]~input|i                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[3] ; Rise       ; KEY[3]~input|i                            ;
; 0.539  ; 0.539        ; 0.000          ; High Pulse Width ; KEY[3] ; Rise       ; inst8~clkctrl|inclk[0]                    ;
; 0.539  ; 0.539        ; 0.000          ; High Pulse Width ; KEY[3] ; Rise       ; inst8~clkctrl|outclk                      ;
; 0.541  ; 0.541        ; 0.000          ; High Pulse Width ; KEY[3] ; Rise       ; inst3|lpm_ff_component|dffs[0]|clk        ;
; 0.541  ; 0.541        ; 0.000          ; High Pulse Width ; KEY[3] ; Rise       ; inst3|lpm_ff_component|dffs[1]|clk        ;
; 0.541  ; 0.541        ; 0.000          ; High Pulse Width ; KEY[3] ; Rise       ; inst3|lpm_ff_component|dffs[2]|clk        ;
; 0.541  ; 0.541        ; 0.000          ; High Pulse Width ; KEY[3] ; Rise       ; inst3|lpm_ff_component|dffs[3]|clk        ;
; 0.541  ; 0.541        ; 0.000          ; High Pulse Width ; KEY[3] ; Rise       ; inst3|lpm_ff_component|dffs[4]|clk        ;
; 0.541  ; 0.541        ; 0.000          ; High Pulse Width ; KEY[3] ; Rise       ; inst3|lpm_ff_component|dffs[5]|clk        ;
; 0.541  ; 0.541        ; 0.000          ; High Pulse Width ; KEY[3] ; Rise       ; inst3|lpm_ff_component|dffs[6]|clk        ;
; 0.541  ; 0.541        ; 0.000          ; High Pulse Width ; KEY[3] ; Rise       ; inst3|lpm_ff_component|dffs[7]|clk        ;
; 0.541  ; 0.541        ; 0.000          ; High Pulse Width ; KEY[3] ; Rise       ; inst8|combout                             ;
; 0.542  ; 0.542        ; 0.000          ; High Pulse Width ; KEY[3] ; Rise       ; inst7|combout                             ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; KEY[3] ; Rise       ; inst4|lpm_ff_component|dffs[5]|clk        ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; KEY[3] ; Rise       ; inst4|lpm_ff_component|dffs[6]|clk        ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; KEY[3] ; Rise       ; inst7~clkctrl|inclk[0]                    ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; KEY[3] ; Rise       ; inst7~clkctrl|outclk                      ;
; 0.544  ; 0.544        ; 0.000          ; High Pulse Width ; KEY[3] ; Rise       ; inst4|lpm_ff_component|dffs[4]|clk        ;
; 0.545  ; 0.545        ; 0.000          ; High Pulse Width ; KEY[3] ; Rise       ; inst4|lpm_ff_component|dffs[1]|clk        ;
; 0.545  ; 0.545        ; 0.000          ; High Pulse Width ; KEY[3] ; Rise       ; inst4|lpm_ff_component|dffs[2]|clk        ;
; 0.545  ; 0.545        ; 0.000          ; High Pulse Width ; KEY[3] ; Rise       ; inst4|lpm_ff_component|dffs[3]|clk        ;
; 0.545  ; 0.545        ; 0.000          ; High Pulse Width ; KEY[3] ; Rise       ; inst4|lpm_ff_component|dffs[7]|clk        ;
; 0.546  ; 0.546        ; 0.000          ; High Pulse Width ; KEY[3] ; Rise       ; inst4|lpm_ff_component|dffs[0]|clk        ;
; 0.571  ; 0.571        ; 0.000          ; High Pulse Width ; KEY[3] ; Rise       ; inst8|datad                               ;
; 0.572  ; 0.572        ; 0.000          ; High Pulse Width ; KEY[3] ; Rise       ; inst7|datad                               ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clock_divider400Hz:inst6|out'                                                                           ;
+--------+--------------+----------------+------------------+------------------------------+------------+---------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                        ; Clock Edge ; Target                                      ;
+--------+--------------+----------------+------------------+------------------------------+------------+---------------------------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider400Hz:inst6|out ; Rise       ; fsm_lcd_parallel:inst|p_state.display_clear ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider400Hz:inst6|out ; Rise       ; fsm_lcd_parallel:inst|p_state.display_off   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider400Hz:inst6|out ; Rise       ; fsm_lcd_parallel:inst|p_state.display_on    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider400Hz:inst6|out ; Rise       ; fsm_lcd_parallel:inst|p_state.func_set      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider400Hz:inst6|out ; Rise       ; fsm_lcd_parallel:inst|p_state.mode_set      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider400Hz:inst6|out ; Rise       ; fsm_lcd_parallel:inst|p_state.reset1        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider400Hz:inst6|out ; Rise       ; fsm_lcd_parallel:inst|p_state.reset2        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider400Hz:inst6|out ; Rise       ; fsm_lcd_parallel:inst|p_state.reset3        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider400Hz:inst6|out ; Rise       ; fsm_lcd_parallel:inst|p_state.toggle_e1     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider400Hz:inst6|out ; Rise       ; fsm_lcd_parallel:inst|p_state.toggle_e10    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider400Hz:inst6|out ; Rise       ; fsm_lcd_parallel:inst|p_state.toggle_e2     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider400Hz:inst6|out ; Rise       ; fsm_lcd_parallel:inst|p_state.toggle_e3     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider400Hz:inst6|out ; Rise       ; fsm_lcd_parallel:inst|p_state.toggle_e4     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider400Hz:inst6|out ; Rise       ; fsm_lcd_parallel:inst|p_state.toggle_e5     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider400Hz:inst6|out ; Rise       ; fsm_lcd_parallel:inst|p_state.toggle_e6     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider400Hz:inst6|out ; Rise       ; fsm_lcd_parallel:inst|p_state.toggle_e7     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider400Hz:inst6|out ; Rise       ; fsm_lcd_parallel:inst|p_state.toggle_e8     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider400Hz:inst6|out ; Rise       ; fsm_lcd_parallel:inst|p_state.toggle_e9     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider400Hz:inst6|out ; Rise       ; fsm_lcd_parallel:inst|p_state.write_address ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider400Hz:inst6|out ; Rise       ; fsm_lcd_parallel:inst|p_state.write_char    ;
; 0.284  ; 0.504        ; 0.220          ; High Pulse Width ; clock_divider400Hz:inst6|out ; Rise       ; fsm_lcd_parallel:inst|p_state.display_clear ;
; 0.284  ; 0.504        ; 0.220          ; High Pulse Width ; clock_divider400Hz:inst6|out ; Rise       ; fsm_lcd_parallel:inst|p_state.display_off   ;
; 0.284  ; 0.504        ; 0.220          ; High Pulse Width ; clock_divider400Hz:inst6|out ; Rise       ; fsm_lcd_parallel:inst|p_state.display_on    ;
; 0.284  ; 0.504        ; 0.220          ; High Pulse Width ; clock_divider400Hz:inst6|out ; Rise       ; fsm_lcd_parallel:inst|p_state.func_set      ;
; 0.284  ; 0.504        ; 0.220          ; High Pulse Width ; clock_divider400Hz:inst6|out ; Rise       ; fsm_lcd_parallel:inst|p_state.mode_set      ;
; 0.284  ; 0.504        ; 0.220          ; High Pulse Width ; clock_divider400Hz:inst6|out ; Rise       ; fsm_lcd_parallel:inst|p_state.reset1        ;
; 0.284  ; 0.504        ; 0.220          ; High Pulse Width ; clock_divider400Hz:inst6|out ; Rise       ; fsm_lcd_parallel:inst|p_state.reset2        ;
; 0.284  ; 0.504        ; 0.220          ; High Pulse Width ; clock_divider400Hz:inst6|out ; Rise       ; fsm_lcd_parallel:inst|p_state.reset3        ;
; 0.284  ; 0.504        ; 0.220          ; High Pulse Width ; clock_divider400Hz:inst6|out ; Rise       ; fsm_lcd_parallel:inst|p_state.toggle_e1     ;
; 0.284  ; 0.504        ; 0.220          ; High Pulse Width ; clock_divider400Hz:inst6|out ; Rise       ; fsm_lcd_parallel:inst|p_state.toggle_e2     ;
; 0.284  ; 0.504        ; 0.220          ; High Pulse Width ; clock_divider400Hz:inst6|out ; Rise       ; fsm_lcd_parallel:inst|p_state.toggle_e3     ;
; 0.284  ; 0.504        ; 0.220          ; High Pulse Width ; clock_divider400Hz:inst6|out ; Rise       ; fsm_lcd_parallel:inst|p_state.toggle_e4     ;
; 0.284  ; 0.504        ; 0.220          ; High Pulse Width ; clock_divider400Hz:inst6|out ; Rise       ; fsm_lcd_parallel:inst|p_state.toggle_e5     ;
; 0.284  ; 0.504        ; 0.220          ; High Pulse Width ; clock_divider400Hz:inst6|out ; Rise       ; fsm_lcd_parallel:inst|p_state.toggle_e6     ;
; 0.284  ; 0.504        ; 0.220          ; High Pulse Width ; clock_divider400Hz:inst6|out ; Rise       ; fsm_lcd_parallel:inst|p_state.toggle_e7     ;
; 0.284  ; 0.504        ; 0.220          ; High Pulse Width ; clock_divider400Hz:inst6|out ; Rise       ; fsm_lcd_parallel:inst|p_state.write_char    ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clock_divider400Hz:inst6|out ; Rise       ; fsm_lcd_parallel:inst|p_state.toggle_e10    ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clock_divider400Hz:inst6|out ; Rise       ; fsm_lcd_parallel:inst|p_state.toggle_e8     ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clock_divider400Hz:inst6|out ; Rise       ; fsm_lcd_parallel:inst|p_state.toggle_e9     ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clock_divider400Hz:inst6|out ; Rise       ; fsm_lcd_parallel:inst|p_state.write_address ;
; 0.303  ; 0.491        ; 0.188          ; Low Pulse Width  ; clock_divider400Hz:inst6|out ; Rise       ; fsm_lcd_parallel:inst|p_state.toggle_e10    ;
; 0.303  ; 0.491        ; 0.188          ; Low Pulse Width  ; clock_divider400Hz:inst6|out ; Rise       ; fsm_lcd_parallel:inst|p_state.toggle_e8     ;
; 0.303  ; 0.491        ; 0.188          ; Low Pulse Width  ; clock_divider400Hz:inst6|out ; Rise       ; fsm_lcd_parallel:inst|p_state.toggle_e9     ;
; 0.303  ; 0.491        ; 0.188          ; Low Pulse Width  ; clock_divider400Hz:inst6|out ; Rise       ; fsm_lcd_parallel:inst|p_state.write_address ;
; 0.304  ; 0.492        ; 0.188          ; Low Pulse Width  ; clock_divider400Hz:inst6|out ; Rise       ; fsm_lcd_parallel:inst|p_state.display_clear ;
; 0.304  ; 0.492        ; 0.188          ; Low Pulse Width  ; clock_divider400Hz:inst6|out ; Rise       ; fsm_lcd_parallel:inst|p_state.display_off   ;
; 0.304  ; 0.492        ; 0.188          ; Low Pulse Width  ; clock_divider400Hz:inst6|out ; Rise       ; fsm_lcd_parallel:inst|p_state.display_on    ;
; 0.304  ; 0.492        ; 0.188          ; Low Pulse Width  ; clock_divider400Hz:inst6|out ; Rise       ; fsm_lcd_parallel:inst|p_state.func_set      ;
; 0.304  ; 0.492        ; 0.188          ; Low Pulse Width  ; clock_divider400Hz:inst6|out ; Rise       ; fsm_lcd_parallel:inst|p_state.mode_set      ;
; 0.304  ; 0.492        ; 0.188          ; Low Pulse Width  ; clock_divider400Hz:inst6|out ; Rise       ; fsm_lcd_parallel:inst|p_state.reset1        ;
; 0.304  ; 0.492        ; 0.188          ; Low Pulse Width  ; clock_divider400Hz:inst6|out ; Rise       ; fsm_lcd_parallel:inst|p_state.reset2        ;
; 0.304  ; 0.492        ; 0.188          ; Low Pulse Width  ; clock_divider400Hz:inst6|out ; Rise       ; fsm_lcd_parallel:inst|p_state.reset3        ;
; 0.304  ; 0.492        ; 0.188          ; Low Pulse Width  ; clock_divider400Hz:inst6|out ; Rise       ; fsm_lcd_parallel:inst|p_state.toggle_e1     ;
; 0.304  ; 0.492        ; 0.188          ; Low Pulse Width  ; clock_divider400Hz:inst6|out ; Rise       ; fsm_lcd_parallel:inst|p_state.toggle_e2     ;
; 0.304  ; 0.492        ; 0.188          ; Low Pulse Width  ; clock_divider400Hz:inst6|out ; Rise       ; fsm_lcd_parallel:inst|p_state.toggle_e3     ;
; 0.304  ; 0.492        ; 0.188          ; Low Pulse Width  ; clock_divider400Hz:inst6|out ; Rise       ; fsm_lcd_parallel:inst|p_state.toggle_e4     ;
; 0.304  ; 0.492        ; 0.188          ; Low Pulse Width  ; clock_divider400Hz:inst6|out ; Rise       ; fsm_lcd_parallel:inst|p_state.toggle_e5     ;
; 0.304  ; 0.492        ; 0.188          ; Low Pulse Width  ; clock_divider400Hz:inst6|out ; Rise       ; fsm_lcd_parallel:inst|p_state.toggle_e6     ;
; 0.304  ; 0.492        ; 0.188          ; Low Pulse Width  ; clock_divider400Hz:inst6|out ; Rise       ; fsm_lcd_parallel:inst|p_state.toggle_e7     ;
; 0.304  ; 0.492        ; 0.188          ; Low Pulse Width  ; clock_divider400Hz:inst6|out ; Rise       ; fsm_lcd_parallel:inst|p_state.write_char    ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; clock_divider400Hz:inst6|out ; Rise       ; inst6|out~clkctrl|inclk[0]                  ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; clock_divider400Hz:inst6|out ; Rise       ; inst6|out~clkctrl|outclk                    ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; clock_divider400Hz:inst6|out ; Rise       ; inst|p_state.toggle_e10|clk                 ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; clock_divider400Hz:inst6|out ; Rise       ; inst|p_state.toggle_e8|clk                  ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; clock_divider400Hz:inst6|out ; Rise       ; inst|p_state.toggle_e9|clk                  ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; clock_divider400Hz:inst6|out ; Rise       ; inst|p_state.write_address|clk              ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; clock_divider400Hz:inst6|out ; Rise       ; inst|p_state.display_clear|clk              ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; clock_divider400Hz:inst6|out ; Rise       ; inst|p_state.display_off|clk                ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; clock_divider400Hz:inst6|out ; Rise       ; inst|p_state.display_on|clk                 ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; clock_divider400Hz:inst6|out ; Rise       ; inst|p_state.func_set|clk                   ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; clock_divider400Hz:inst6|out ; Rise       ; inst|p_state.mode_set|clk                   ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; clock_divider400Hz:inst6|out ; Rise       ; inst|p_state.reset1|clk                     ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; clock_divider400Hz:inst6|out ; Rise       ; inst|p_state.reset2|clk                     ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; clock_divider400Hz:inst6|out ; Rise       ; inst|p_state.reset3|clk                     ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; clock_divider400Hz:inst6|out ; Rise       ; inst|p_state.toggle_e1|clk                  ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; clock_divider400Hz:inst6|out ; Rise       ; inst|p_state.toggle_e2|clk                  ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; clock_divider400Hz:inst6|out ; Rise       ; inst|p_state.toggle_e3|clk                  ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; clock_divider400Hz:inst6|out ; Rise       ; inst|p_state.toggle_e4|clk                  ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; clock_divider400Hz:inst6|out ; Rise       ; inst|p_state.toggle_e5|clk                  ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; clock_divider400Hz:inst6|out ; Rise       ; inst|p_state.toggle_e6|clk                  ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; clock_divider400Hz:inst6|out ; Rise       ; inst|p_state.toggle_e7|clk                  ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; clock_divider400Hz:inst6|out ; Rise       ; inst|p_state.write_char|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_divider400Hz:inst6|out ; Rise       ; inst6|out|q                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_divider400Hz:inst6|out ; Rise       ; inst6|out|q                                 ;
; 0.540  ; 0.540        ; 0.000          ; High Pulse Width ; clock_divider400Hz:inst6|out ; Rise       ; inst|p_state.display_clear|clk              ;
; 0.540  ; 0.540        ; 0.000          ; High Pulse Width ; clock_divider400Hz:inst6|out ; Rise       ; inst|p_state.display_off|clk                ;
; 0.540  ; 0.540        ; 0.000          ; High Pulse Width ; clock_divider400Hz:inst6|out ; Rise       ; inst|p_state.display_on|clk                 ;
; 0.540  ; 0.540        ; 0.000          ; High Pulse Width ; clock_divider400Hz:inst6|out ; Rise       ; inst|p_state.func_set|clk                   ;
; 0.540  ; 0.540        ; 0.000          ; High Pulse Width ; clock_divider400Hz:inst6|out ; Rise       ; inst|p_state.mode_set|clk                   ;
; 0.540  ; 0.540        ; 0.000          ; High Pulse Width ; clock_divider400Hz:inst6|out ; Rise       ; inst|p_state.reset1|clk                     ;
; 0.540  ; 0.540        ; 0.000          ; High Pulse Width ; clock_divider400Hz:inst6|out ; Rise       ; inst|p_state.reset2|clk                     ;
; 0.540  ; 0.540        ; 0.000          ; High Pulse Width ; clock_divider400Hz:inst6|out ; Rise       ; inst|p_state.reset3|clk                     ;
; 0.540  ; 0.540        ; 0.000          ; High Pulse Width ; clock_divider400Hz:inst6|out ; Rise       ; inst|p_state.toggle_e1|clk                  ;
; 0.540  ; 0.540        ; 0.000          ; High Pulse Width ; clock_divider400Hz:inst6|out ; Rise       ; inst|p_state.toggle_e2|clk                  ;
; 0.540  ; 0.540        ; 0.000          ; High Pulse Width ; clock_divider400Hz:inst6|out ; Rise       ; inst|p_state.toggle_e3|clk                  ;
; 0.540  ; 0.540        ; 0.000          ; High Pulse Width ; clock_divider400Hz:inst6|out ; Rise       ; inst|p_state.toggle_e4|clk                  ;
; 0.540  ; 0.540        ; 0.000          ; High Pulse Width ; clock_divider400Hz:inst6|out ; Rise       ; inst|p_state.toggle_e5|clk                  ;
; 0.540  ; 0.540        ; 0.000          ; High Pulse Width ; clock_divider400Hz:inst6|out ; Rise       ; inst|p_state.toggle_e6|clk                  ;
; 0.540  ; 0.540        ; 0.000          ; High Pulse Width ; clock_divider400Hz:inst6|out ; Rise       ; inst|p_state.toggle_e7|clk                  ;
; 0.540  ; 0.540        ; 0.000          ; High Pulse Width ; clock_divider400Hz:inst6|out ; Rise       ; inst|p_state.write_char|clk                 ;
+--------+--------------+----------------+------------------+------------------------------+------------+---------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK_50'                                                                                           ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                      ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------------------------+
; 9.811  ; 9.811        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                                            ;
; 9.812  ; 9.812        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0]           ;
; 9.812  ; 9.812        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst5|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.829  ; 9.829        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst5|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|i                                            ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|i                                            ;
; 10.170 ; 10.170       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst5|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.186 ; 10.186       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0]           ;
; 10.186 ; 10.186       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst5|altpll_component|auto_generated|pll1|observablevcoout ;
; 10.189 ; 10.189       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                                            ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                                    ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'inst5|altpll_component|auto_generated|pll1|clk[0]'                                                                                                           ;
+------------+--------------+----------------+------------------+---------------------------------------------------+------------+-------------------------------------------------------------------------+
; Slack      ; Actual Width ; Required Width ; Type             ; Clock                                             ; Clock Edge ; Target                                                                  ;
+------------+--------------+----------------+------------------+---------------------------------------------------+------------+-------------------------------------------------------------------------+
; 124999.708 ; 124999.928   ; 0.220          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider400Hz:inst6|clkr_10[0]                                     ;
; 124999.708 ; 124999.928   ; 0.220          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider400Hz:inst6|clkr_10[1]                                     ;
; 124999.708 ; 124999.928   ; 0.220          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider400Hz:inst6|clkr_10[2]                                     ;
; 124999.708 ; 124999.928   ; 0.220          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider400Hz:inst6|clkr_10[3]                                     ;
; 124999.708 ; 124999.928   ; 0.220          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider400Hz:inst6|out                                            ;
; 124999.883 ; 125000.071   ; 0.188          ; Low Pulse Width  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider400Hz:inst6|clkr_10[0]                                     ;
; 124999.883 ; 125000.071   ; 0.188          ; Low Pulse Width  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider400Hz:inst6|clkr_10[1]                                     ;
; 124999.883 ; 125000.071   ; 0.188          ; Low Pulse Width  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider400Hz:inst6|clkr_10[2]                                     ;
; 124999.883 ; 125000.071   ; 0.188          ; Low Pulse Width  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider400Hz:inst6|clkr_10[3]                                     ;
; 124999.883 ; 125000.071   ; 0.188          ; Low Pulse Width  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider400Hz:inst6|out                                            ;
; 124999.964 ; 124999.964   ; 0.000          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst6|clkr_10[0]|clk                                                    ;
; 124999.964 ; 124999.964   ; 0.000          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst6|clkr_10[1]|clk                                                    ;
; 124999.964 ; 124999.964   ; 0.000          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst6|clkr_10[2]|clk                                                    ;
; 124999.964 ; 124999.964   ; 0.000          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst6|clkr_10[3]|clk                                                    ;
; 124999.964 ; 124999.964   ; 0.000          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst6|out|clk                                                           ;
; 124999.968 ; 124999.968   ; 0.000          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 124999.968 ; 124999.968   ; 0.000          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 125000.031 ; 125000.031   ; 0.000          ; Low Pulse Width  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 125000.031 ; 125000.031   ; 0.000          ; Low Pulse Width  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 125000.036 ; 125000.036   ; 0.000          ; Low Pulse Width  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst6|clkr_10[0]|clk                                                    ;
; 125000.036 ; 125000.036   ; 0.000          ; Low Pulse Width  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst6|clkr_10[1]|clk                                                    ;
; 125000.036 ; 125000.036   ; 0.000          ; Low Pulse Width  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst6|clkr_10[2]|clk                                                    ;
; 125000.036 ; 125000.036   ; 0.000          ; Low Pulse Width  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst6|clkr_10[3]|clk                                                    ;
; 125000.036 ; 125000.036   ; 0.000          ; Low Pulse Width  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst6|out|clk                                                           ;
; 249997.715 ; 250000.000   ; 2.285          ; Min Period       ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider400Hz:inst6|clkr_10[0]                                     ;
; 249997.715 ; 250000.000   ; 2.285          ; Min Period       ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider400Hz:inst6|clkr_10[1]                                     ;
; 249997.715 ; 250000.000   ; 2.285          ; Min Period       ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider400Hz:inst6|clkr_10[2]                                     ;
; 249997.715 ; 250000.000   ; 2.285          ; Min Period       ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider400Hz:inst6|clkr_10[3]                                     ;
; 249997.715 ; 250000.000   ; 2.285          ; Min Period       ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider400Hz:inst6|out                                            ;
+------------+--------------+----------------+------------------+---------------------------------------------------+------------+-------------------------------------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SW[*]     ; KEY[3]     ; -1.653 ; -1.616 ; Rise       ; KEY[3]          ;
;  SW[0]    ; KEY[3]     ; -2.442 ; -2.375 ; Rise       ; KEY[3]          ;
;  SW[1]    ; KEY[3]     ; -2.339 ; -2.251 ; Rise       ; KEY[3]          ;
;  SW[2]    ; KEY[3]     ; -2.308 ; -2.251 ; Rise       ; KEY[3]          ;
;  SW[3]    ; KEY[3]     ; -2.295 ; -2.203 ; Rise       ; KEY[3]          ;
;  SW[4]    ; KEY[3]     ; -2.304 ; -2.244 ; Rise       ; KEY[3]          ;
;  SW[5]    ; KEY[3]     ; -1.953 ; -1.914 ; Rise       ; KEY[3]          ;
;  SW[6]    ; KEY[3]     ; -1.653 ; -1.616 ; Rise       ; KEY[3]          ;
;  SW[7]    ; KEY[3]     ; -1.679 ; -1.645 ; Rise       ; KEY[3]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Hold Times                                                            ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; SW[*]     ; KEY[3]     ; 3.455 ; 3.352 ; Rise       ; KEY[3]          ;
;  SW[0]    ; KEY[3]     ; 3.414 ; 3.311 ; Rise       ; KEY[3]          ;
;  SW[1]    ; KEY[3]     ; 3.434 ; 3.331 ; Rise       ; KEY[3]          ;
;  SW[2]    ; KEY[3]     ; 3.428 ; 3.325 ; Rise       ; KEY[3]          ;
;  SW[3]    ; KEY[3]     ; 3.439 ; 3.336 ; Rise       ; KEY[3]          ;
;  SW[4]    ; KEY[3]     ; 3.407 ; 3.304 ; Rise       ; KEY[3]          ;
;  SW[5]    ; KEY[3]     ; 3.450 ; 3.347 ; Rise       ; KEY[3]          ;
;  SW[6]    ; KEY[3]     ; 3.455 ; 3.352 ; Rise       ; KEY[3]          ;
;  SW[7]    ; KEY[3]     ; 3.428 ; 3.325 ; Rise       ; KEY[3]          ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                     ;
+--------------+------------------------------+--------+--------+------------+------------------------------+
; Data Port    ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference              ;
+--------------+------------------------------+--------+--------+------------+------------------------------+
; LCD_DATA[*]  ; KEY[3]                       ; 18.803 ; 18.134 ; Rise       ; KEY[3]                       ;
;  LCD_DATA[0] ; KEY[3]                       ; 13.507 ; 13.477 ; Rise       ; KEY[3]                       ;
;  LCD_DATA[1] ; KEY[3]                       ; 13.990 ; 13.934 ; Rise       ; KEY[3]                       ;
;  LCD_DATA[2] ; KEY[3]                       ; 18.803 ; 18.134 ; Rise       ; KEY[3]                       ;
;  LCD_DATA[3] ; KEY[3]                       ; 13.904 ; 13.836 ; Rise       ; KEY[3]                       ;
;  LCD_DATA[4] ; KEY[3]                       ; 14.019 ; 14.090 ; Rise       ; KEY[3]                       ;
;  LCD_DATA[5] ; KEY[3]                       ; 13.937 ; 14.090 ; Rise       ; KEY[3]                       ;
;  LCD_DATA[6] ; KEY[3]                       ; 17.565 ; 17.393 ; Rise       ; KEY[3]                       ;
;  LCD_DATA[7] ; KEY[3]                       ; 14.336 ; 13.969 ; Rise       ; KEY[3]                       ;
; LCD_DATA[*]  ; clock_divider400Hz:inst6|out ; 17.178 ; 16.684 ; Rise       ; clock_divider400Hz:inst6|out ;
;  LCD_DATA[0] ; clock_divider400Hz:inst6|out ; 12.284 ; 12.467 ; Rise       ; clock_divider400Hz:inst6|out ;
;  LCD_DATA[1] ; clock_divider400Hz:inst6|out ; 12.423 ; 12.558 ; Rise       ; clock_divider400Hz:inst6|out ;
;  LCD_DATA[2] ; clock_divider400Hz:inst6|out ; 17.178 ; 16.563 ; Rise       ; clock_divider400Hz:inst6|out ;
;  LCD_DATA[3] ; clock_divider400Hz:inst6|out ; 13.180 ; 13.244 ; Rise       ; clock_divider400Hz:inst6|out ;
;  LCD_DATA[4] ; clock_divider400Hz:inst6|out ; 12.907 ; 13.036 ; Rise       ; clock_divider400Hz:inst6|out ;
;  LCD_DATA[5] ; clock_divider400Hz:inst6|out ; 12.620 ; 12.784 ; Rise       ; clock_divider400Hz:inst6|out ;
;  LCD_DATA[6] ; clock_divider400Hz:inst6|out ; 16.742 ; 16.684 ; Rise       ; clock_divider400Hz:inst6|out ;
;  LCD_DATA[7] ; clock_divider400Hz:inst6|out ; 13.844 ; 13.610 ; Rise       ; clock_divider400Hz:inst6|out ;
; LCD_EN       ; clock_divider400Hz:inst6|out ; 13.608 ; 13.565 ; Rise       ; clock_divider400Hz:inst6|out ;
; LCD_RS       ; clock_divider400Hz:inst6|out ; 13.830 ; 13.948 ; Rise       ; clock_divider400Hz:inst6|out ;
+--------------+------------------------------+--------+--------+------------+------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                             ;
+--------------+------------------------------+--------+--------+------------+------------------------------+
; Data Port    ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference              ;
+--------------+------------------------------+--------+--------+------------+------------------------------+
; LCD_DATA[*]  ; KEY[3]                       ; 11.156 ; 11.234 ; Rise       ; KEY[3]                       ;
;  LCD_DATA[0] ; KEY[3]                       ; 11.430 ; 11.505 ; Rise       ; KEY[3]                       ;
;  LCD_DATA[1] ; KEY[3]                       ; 11.156 ; 11.234 ; Rise       ; KEY[3]                       ;
;  LCD_DATA[2] ; KEY[3]                       ; 16.826 ; 16.217 ; Rise       ; KEY[3]                       ;
;  LCD_DATA[3] ; KEY[3]                       ; 12.727 ; 12.743 ; Rise       ; KEY[3]                       ;
;  LCD_DATA[4] ; KEY[3]                       ; 11.765 ; 11.865 ; Rise       ; KEY[3]                       ;
;  LCD_DATA[5] ; KEY[3]                       ; 11.491 ; 11.625 ; Rise       ; KEY[3]                       ;
;  LCD_DATA[6] ; KEY[3]                       ; 15.627 ; 15.545 ; Rise       ; KEY[3]                       ;
;  LCD_DATA[7] ; KEY[3]                       ; 12.922 ; 12.658 ; Rise       ; KEY[3]                       ;
; LCD_DATA[*]  ; clock_divider400Hz:inst6|out ; 9.713  ; 9.845  ; Rise       ; clock_divider400Hz:inst6|out ;
;  LCD_DATA[0] ; clock_divider400Hz:inst6|out ; 9.713  ; 9.845  ; Rise       ; clock_divider400Hz:inst6|out ;
;  LCD_DATA[1] ; clock_divider400Hz:inst6|out ; 10.032 ; 10.141 ; Rise       ; clock_divider400Hz:inst6|out ;
;  LCD_DATA[2] ; clock_divider400Hz:inst6|out ; 15.835 ; 15.190 ; Rise       ; clock_divider400Hz:inst6|out ;
;  LCD_DATA[3] ; clock_divider400Hz:inst6|out ; 11.399 ; 11.486 ; Rise       ; clock_divider400Hz:inst6|out ;
;  LCD_DATA[4] ; clock_divider400Hz:inst6|out ; 10.774 ; 10.833 ; Rise       ; clock_divider400Hz:inst6|out ;
;  LCD_DATA[5] ; clock_divider400Hz:inst6|out ; 10.494 ; 10.595 ; Rise       ; clock_divider400Hz:inst6|out ;
;  LCD_DATA[6] ; clock_divider400Hz:inst6|out ; 15.380 ; 15.240 ; Rise       ; clock_divider400Hz:inst6|out ;
;  LCD_DATA[7] ; clock_divider400Hz:inst6|out ; 12.678 ; 12.356 ; Rise       ; clock_divider400Hz:inst6|out ;
; LCD_EN       ; clock_divider400Hz:inst6|out ; 11.796 ; 11.785 ; Rise       ; clock_divider400Hz:inst6|out ;
; LCD_RS       ; clock_divider400Hz:inst6|out ; 12.624 ; 12.680 ; Rise       ; clock_divider400Hz:inst6|out ;
+--------------+------------------------------+--------+--------+------------+------------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                                 ;
+------------+-----------------+---------------------------------------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                        ; Note                                           ;
+------------+-----------------+---------------------------------------------------+------------------------------------------------+
; 644.33 MHz ; 437.64 MHz      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; limit due to minimum period restriction (tmin) ;
; 684.46 MHz ; 437.64 MHz      ; clock_divider400Hz:inst6|out                      ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+---------------------------------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                         ;
+---------------------------------------------------+--------+---------------+
; Clock                                             ; Slack  ; End Point TNS ;
+---------------------------------------------------+--------+---------------+
; clock_divider400Hz:inst6|out                      ; -0.461 ; -1.109        ;
; inst5|altpll_component|auto_generated|pll1|clk[0] ; -0.032 ; -0.032        ;
+---------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                          ;
+---------------------------------------------------+--------+---------------+
; Clock                                             ; Slack  ; End Point TNS ;
+---------------------------------------------------+--------+---------------+
; inst5|altpll_component|auto_generated|pll1|clk[0] ; -0.267 ; -0.267        ;
; clock_divider400Hz:inst6|out                      ; 0.372  ; 0.000         ;
+---------------------------------------------------+--------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                               ;
+---------------------------------------------------+------------+---------------+
; Clock                                             ; Slack      ; End Point TNS ;
+---------------------------------------------------+------------+---------------+
; KEY[3]                                            ; -3.000     ; -23.560       ;
; clock_divider400Hz:inst6|out                      ; -1.285     ; -25.700       ;
; CLOCK_50                                          ; 9.784      ; 0.000         ;
; inst5|altpll_component|auto_generated|pll1|clk[0] ; 124999.709 ; 0.000         ;
+---------------------------------------------------+------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clock_divider400Hz:inst6|out'                                                                                                                                                ;
+--------+---------------------------------------------+---------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                     ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+---------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; -0.461 ; fsm_lcd_parallel:inst|p_state.toggle_e8     ; fsm_lcd_parallel:inst|p_state.write_address ; clock_divider400Hz:inst6|out ; clock_divider400Hz:inst6|out ; 1.000        ; -0.070     ; 1.390      ;
; -0.323 ; fsm_lcd_parallel:inst|p_state.toggle_e10    ; fsm_lcd_parallel:inst|p_state.write_address ; clock_divider400Hz:inst6|out ; clock_divider400Hz:inst6|out ; 1.000        ; -0.070     ; 1.252      ;
; -0.276 ; fsm_lcd_parallel:inst|p_state.toggle_e3     ; fsm_lcd_parallel:inst|p_state.func_set      ; clock_divider400Hz:inst6|out ; clock_divider400Hz:inst6|out ; 1.000        ; -0.069     ; 1.206      ;
; -0.254 ; fsm_lcd_parallel:inst|p_state.write_char    ; fsm_lcd_parallel:inst|p_state.toggle_e10    ; clock_divider400Hz:inst6|out ; clock_divider400Hz:inst6|out ; 1.000        ; -0.069     ; 1.184      ;
; -0.092 ; fsm_lcd_parallel:inst|p_state.toggle_e9     ; fsm_lcd_parallel:inst|p_state.write_char    ; clock_divider400Hz:inst6|out ; clock_divider400Hz:inst6|out ; 1.000        ; -0.070     ; 1.021      ;
; -0.026 ; fsm_lcd_parallel:inst|p_state.write_address ; fsm_lcd_parallel:inst|p_state.toggle_e9     ; clock_divider400Hz:inst6|out ; clock_divider400Hz:inst6|out ; 1.000        ; -0.070     ; 0.955      ;
; 0.013  ; fsm_lcd_parallel:inst|p_state.toggle_e6     ; fsm_lcd_parallel:inst|p_state.display_on    ; clock_divider400Hz:inst6|out ; clock_divider400Hz:inst6|out ; 1.000        ; -0.069     ; 0.917      ;
; 0.022  ; fsm_lcd_parallel:inst|p_state.display_clear ; fsm_lcd_parallel:inst|p_state.toggle_e6     ; clock_divider400Hz:inst6|out ; clock_divider400Hz:inst6|out ; 1.000        ; -0.069     ; 0.908      ;
; 0.027  ; fsm_lcd_parallel:inst|p_state.toggle_e7     ; fsm_lcd_parallel:inst|p_state.mode_set      ; clock_divider400Hz:inst6|out ; clock_divider400Hz:inst6|out ; 1.000        ; -0.069     ; 0.903      ;
; 0.028  ; fsm_lcd_parallel:inst|p_state.toggle_e5     ; fsm_lcd_parallel:inst|p_state.display_clear ; clock_divider400Hz:inst6|out ; clock_divider400Hz:inst6|out ; 1.000        ; -0.069     ; 0.902      ;
; 0.046  ; fsm_lcd_parallel:inst|p_state.toggle_e4     ; fsm_lcd_parallel:inst|p_state.display_off   ; clock_divider400Hz:inst6|out ; clock_divider400Hz:inst6|out ; 1.000        ; -0.069     ; 0.884      ;
; 0.077  ; fsm_lcd_parallel:inst|p_state.mode_set      ; fsm_lcd_parallel:inst|p_state.toggle_e8     ; clock_divider400Hz:inst6|out ; clock_divider400Hz:inst6|out ; 1.000        ; -0.069     ; 0.853      ;
; 0.194  ; fsm_lcd_parallel:inst|p_state.reset1        ; fsm_lcd_parallel:inst|p_state.toggle_e1     ; clock_divider400Hz:inst6|out ; clock_divider400Hz:inst6|out ; 1.000        ; -0.069     ; 0.736      ;
; 0.200  ; fsm_lcd_parallel:inst|p_state.reset2        ; fsm_lcd_parallel:inst|p_state.toggle_e2     ; clock_divider400Hz:inst6|out ; clock_divider400Hz:inst6|out ; 1.000        ; -0.069     ; 0.730      ;
; 0.209  ; fsm_lcd_parallel:inst|p_state.reset3        ; fsm_lcd_parallel:inst|p_state.toggle_e3     ; clock_divider400Hz:inst6|out ; clock_divider400Hz:inst6|out ; 1.000        ; -0.069     ; 0.721      ;
; 0.211  ; fsm_lcd_parallel:inst|p_state.display_off   ; fsm_lcd_parallel:inst|p_state.toggle_e5     ; clock_divider400Hz:inst6|out ; clock_divider400Hz:inst6|out ; 1.000        ; -0.069     ; 0.719      ;
; 0.212  ; fsm_lcd_parallel:inst|p_state.display_on    ; fsm_lcd_parallel:inst|p_state.toggle_e7     ; clock_divider400Hz:inst6|out ; clock_divider400Hz:inst6|out ; 1.000        ; -0.069     ; 0.718      ;
; 0.218  ; fsm_lcd_parallel:inst|p_state.toggle_e1     ; fsm_lcd_parallel:inst|p_state.reset2        ; clock_divider400Hz:inst6|out ; clock_divider400Hz:inst6|out ; 1.000        ; -0.069     ; 0.712      ;
; 0.220  ; fsm_lcd_parallel:inst|p_state.toggle_e2     ; fsm_lcd_parallel:inst|p_state.reset3        ; clock_divider400Hz:inst6|out ; clock_divider400Hz:inst6|out ; 1.000        ; -0.069     ; 0.710      ;
; 0.221  ; fsm_lcd_parallel:inst|p_state.func_set      ; fsm_lcd_parallel:inst|p_state.toggle_e4     ; clock_divider400Hz:inst6|out ; clock_divider400Hz:inst6|out ; 1.000        ; -0.069     ; 0.709      ;
+--------+---------------------------------------------+---------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'inst5|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                         ;
+------------+-------------------------------------+-------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack      ; From Node                           ; To Node                             ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+------------+-------------------------------------+-------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; -0.032     ; clock_divider400Hz:inst6|out        ; clock_divider400Hz:inst6|out        ; clock_divider400Hz:inst6|out                      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.039     ; 0.655      ;
; 0.440      ; clock_divider400Hz:inst6|out        ; clock_divider400Hz:inst6|out        ; clock_divider400Hz:inst6|out                      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.039     ; 0.683      ;
; 249998.448 ; clock_divider400Hz:inst6|clkr_10[3] ; clock_divider400Hz:inst6|out        ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 250000.000   ; -0.073     ; 1.478      ;
; 249998.456 ; clock_divider400Hz:inst6|clkr_10[0] ; clock_divider400Hz:inst6|out        ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 250000.000   ; -0.073     ; 1.470      ;
; 249998.714 ; clock_divider400Hz:inst6|clkr_10[2] ; clock_divider400Hz:inst6|out        ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 250000.000   ; -0.073     ; 1.212      ;
; 249998.741 ; clock_divider400Hz:inst6|clkr_10[0] ; clock_divider400Hz:inst6|clkr_10[2] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 250000.000   ; -0.073     ; 1.185      ;
; 249998.843 ; clock_divider400Hz:inst6|clkr_10[1] ; clock_divider400Hz:inst6|out        ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 250000.000   ; -0.073     ; 1.083      ;
; 249998.884 ; clock_divider400Hz:inst6|clkr_10[2] ; clock_divider400Hz:inst6|clkr_10[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 250000.000   ; -0.073     ; 1.042      ;
; 249998.884 ; clock_divider400Hz:inst6|clkr_10[1] ; clock_divider400Hz:inst6|clkr_10[2] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 250000.000   ; -0.073     ; 1.042      ;
; 249998.899 ; clock_divider400Hz:inst6|clkr_10[0] ; clock_divider400Hz:inst6|clkr_10[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 250000.000   ; -0.073     ; 1.027      ;
; 249998.935 ; clock_divider400Hz:inst6|clkr_10[2] ; clock_divider400Hz:inst6|clkr_10[3] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 250000.000   ; -0.073     ; 0.991      ;
; 249998.936 ; clock_divider400Hz:inst6|clkr_10[1] ; clock_divider400Hz:inst6|clkr_10[3] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 250000.000   ; -0.073     ; 0.990      ;
; 249999.032 ; clock_divider400Hz:inst6|clkr_10[0] ; clock_divider400Hz:inst6|clkr_10[3] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 250000.000   ; -0.073     ; 0.894      ;
; 249999.070 ; clock_divider400Hz:inst6|clkr_10[3] ; clock_divider400Hz:inst6|clkr_10[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 250000.000   ; -0.073     ; 0.856      ;
; 249999.071 ; clock_divider400Hz:inst6|clkr_10[3] ; clock_divider400Hz:inst6|clkr_10[2] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 250000.000   ; -0.073     ; 0.855      ;
; 249999.243 ; clock_divider400Hz:inst6|clkr_10[0] ; clock_divider400Hz:inst6|clkr_10[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 250000.000   ; -0.073     ; 0.683      ;
; 249999.243 ; clock_divider400Hz:inst6|clkr_10[2] ; clock_divider400Hz:inst6|clkr_10[2] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 250000.000   ; -0.073     ; 0.683      ;
; 249999.243 ; clock_divider400Hz:inst6|clkr_10[1] ; clock_divider400Hz:inst6|clkr_10[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 250000.000   ; -0.073     ; 0.683      ;
; 249999.243 ; clock_divider400Hz:inst6|clkr_10[3] ; clock_divider400Hz:inst6|clkr_10[3] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 250000.000   ; -0.073     ; 0.683      ;
+------------+-------------------------------------+-------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'inst5|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                      ;
+--------+-------------------------------------+-------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                             ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+-------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; -0.267 ; clock_divider400Hz:inst6|out        ; clock_divider400Hz:inst6|out        ; clock_divider400Hz:inst6|out                      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.395      ; 0.612      ;
; 0.218  ; clock_divider400Hz:inst6|out        ; clock_divider400Hz:inst6|out        ; clock_divider400Hz:inst6|out                      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.395      ; 0.597      ;
; 0.333  ; clock_divider400Hz:inst6|clkr_10[3] ; clock_divider400Hz:inst6|clkr_10[3] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.597      ;
; 0.333  ; clock_divider400Hz:inst6|clkr_10[2] ; clock_divider400Hz:inst6|clkr_10[2] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.597      ;
; 0.333  ; clock_divider400Hz:inst6|clkr_10[1] ; clock_divider400Hz:inst6|clkr_10[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.597      ;
; 0.344  ; clock_divider400Hz:inst6|clkr_10[0] ; clock_divider400Hz:inst6|clkr_10[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.608      ;
; 0.542  ; clock_divider400Hz:inst6|clkr_10[3] ; clock_divider400Hz:inst6|clkr_10[2] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.806      ;
; 0.544  ; clock_divider400Hz:inst6|clkr_10[3] ; clock_divider400Hz:inst6|clkr_10[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.808      ;
; 0.560  ; clock_divider400Hz:inst6|clkr_10[0] ; clock_divider400Hz:inst6|clkr_10[3] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.824      ;
; 0.576  ; clock_divider400Hz:inst6|clkr_10[1] ; clock_divider400Hz:inst6|clkr_10[3] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.840      ;
; 0.576  ; clock_divider400Hz:inst6|clkr_10[1] ; clock_divider400Hz:inst6|clkr_10[2] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.840      ;
; 0.578  ; clock_divider400Hz:inst6|clkr_10[2] ; clock_divider400Hz:inst6|clkr_10[3] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.842      ;
; 0.581  ; clock_divider400Hz:inst6|clkr_10[0] ; clock_divider400Hz:inst6|clkr_10[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.845      ;
; 0.668  ; clock_divider400Hz:inst6|clkr_10[2] ; clock_divider400Hz:inst6|clkr_10[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.932      ;
; 0.679  ; clock_divider400Hz:inst6|clkr_10[1] ; clock_divider400Hz:inst6|out        ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.943      ;
; 0.765  ; clock_divider400Hz:inst6|clkr_10[0] ; clock_divider400Hz:inst6|clkr_10[2] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.029      ;
; 0.804  ; clock_divider400Hz:inst6|clkr_10[2] ; clock_divider400Hz:inst6|out        ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.068      ;
; 1.121  ; clock_divider400Hz:inst6|clkr_10[0] ; clock_divider400Hz:inst6|out        ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.385      ;
; 1.124  ; clock_divider400Hz:inst6|clkr_10[3] ; clock_divider400Hz:inst6|out        ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.388      ;
+--------+-------------------------------------+-------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clock_divider400Hz:inst6|out'                                                                                                                                                ;
+-------+---------------------------------------------+---------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                     ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+---------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; 0.372 ; fsm_lcd_parallel:inst|p_state.reset1        ; fsm_lcd_parallel:inst|p_state.toggle_e1     ; clock_divider400Hz:inst6|out ; clock_divider400Hz:inst6|out ; 0.000        ; 0.069      ; 0.632      ;
; 0.379 ; fsm_lcd_parallel:inst|p_state.func_set      ; fsm_lcd_parallel:inst|p_state.toggle_e4     ; clock_divider400Hz:inst6|out ; clock_divider400Hz:inst6|out ; 0.000        ; 0.069      ; 0.639      ;
; 0.380 ; fsm_lcd_parallel:inst|p_state.toggle_e2     ; fsm_lcd_parallel:inst|p_state.reset3        ; clock_divider400Hz:inst6|out ; clock_divider400Hz:inst6|out ; 0.000        ; 0.069      ; 0.640      ;
; 0.381 ; fsm_lcd_parallel:inst|p_state.toggle_e1     ; fsm_lcd_parallel:inst|p_state.reset2        ; clock_divider400Hz:inst6|out ; clock_divider400Hz:inst6|out ; 0.000        ; 0.069      ; 0.641      ;
; 0.385 ; fsm_lcd_parallel:inst|p_state.reset3        ; fsm_lcd_parallel:inst|p_state.toggle_e3     ; clock_divider400Hz:inst6|out ; clock_divider400Hz:inst6|out ; 0.000        ; 0.069      ; 0.645      ;
; 0.386 ; fsm_lcd_parallel:inst|p_state.display_on    ; fsm_lcd_parallel:inst|p_state.toggle_e7     ; clock_divider400Hz:inst6|out ; clock_divider400Hz:inst6|out ; 0.000        ; 0.069      ; 0.646      ;
; 0.386 ; fsm_lcd_parallel:inst|p_state.display_off   ; fsm_lcd_parallel:inst|p_state.toggle_e5     ; clock_divider400Hz:inst6|out ; clock_divider400Hz:inst6|out ; 0.000        ; 0.069      ; 0.646      ;
; 0.399 ; fsm_lcd_parallel:inst|p_state.reset2        ; fsm_lcd_parallel:inst|p_state.toggle_e2     ; clock_divider400Hz:inst6|out ; clock_divider400Hz:inst6|out ; 0.000        ; 0.069      ; 0.659      ;
; 0.532 ; fsm_lcd_parallel:inst|p_state.toggle_e4     ; fsm_lcd_parallel:inst|p_state.display_off   ; clock_divider400Hz:inst6|out ; clock_divider400Hz:inst6|out ; 0.000        ; 0.069      ; 0.792      ;
; 0.539 ; fsm_lcd_parallel:inst|p_state.mode_set      ; fsm_lcd_parallel:inst|p_state.toggle_e8     ; clock_divider400Hz:inst6|out ; clock_divider400Hz:inst6|out ; 0.000        ; 0.070      ; 0.800      ;
; 0.547 ; fsm_lcd_parallel:inst|p_state.display_clear ; fsm_lcd_parallel:inst|p_state.toggle_e6     ; clock_divider400Hz:inst6|out ; clock_divider400Hz:inst6|out ; 0.000        ; 0.069      ; 0.807      ;
; 0.551 ; fsm_lcd_parallel:inst|p_state.toggle_e7     ; fsm_lcd_parallel:inst|p_state.mode_set      ; clock_divider400Hz:inst6|out ; clock_divider400Hz:inst6|out ; 0.000        ; 0.069      ; 0.811      ;
; 0.552 ; fsm_lcd_parallel:inst|p_state.toggle_e5     ; fsm_lcd_parallel:inst|p_state.display_clear ; clock_divider400Hz:inst6|out ; clock_divider400Hz:inst6|out ; 0.000        ; 0.069      ; 0.812      ;
; 0.560 ; fsm_lcd_parallel:inst|p_state.toggle_e6     ; fsm_lcd_parallel:inst|p_state.display_on    ; clock_divider400Hz:inst6|out ; clock_divider400Hz:inst6|out ; 0.000        ; 0.069      ; 0.820      ;
; 0.580 ; fsm_lcd_parallel:inst|p_state.write_address ; fsm_lcd_parallel:inst|p_state.toggle_e9     ; clock_divider400Hz:inst6|out ; clock_divider400Hz:inst6|out ; 0.000        ; 0.070      ; 0.841      ;
; 0.701 ; fsm_lcd_parallel:inst|p_state.toggle_e9     ; fsm_lcd_parallel:inst|p_state.write_char    ; clock_divider400Hz:inst6|out ; clock_divider400Hz:inst6|out ; 0.000        ; 0.069      ; 0.961      ;
; 0.871 ; fsm_lcd_parallel:inst|p_state.write_char    ; fsm_lcd_parallel:inst|p_state.toggle_e10    ; clock_divider400Hz:inst6|out ; clock_divider400Hz:inst6|out ; 0.000        ; 0.070      ; 1.132      ;
; 0.884 ; fsm_lcd_parallel:inst|p_state.toggle_e3     ; fsm_lcd_parallel:inst|p_state.func_set      ; clock_divider400Hz:inst6|out ; clock_divider400Hz:inst6|out ; 0.000        ; 0.069      ; 1.144      ;
; 0.898 ; fsm_lcd_parallel:inst|p_state.toggle_e10    ; fsm_lcd_parallel:inst|p_state.write_address ; clock_divider400Hz:inst6|out ; clock_divider400Hz:inst6|out ; 0.000        ; 0.070      ; 1.159      ;
; 1.004 ; fsm_lcd_parallel:inst|p_state.toggle_e8     ; fsm_lcd_parallel:inst|p_state.write_address ; clock_divider400Hz:inst6|out ; clock_divider400Hz:inst6|out ; 0.000        ; 0.070      ; 1.265      ;
+-------+---------------------------------------------+---------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'KEY[3]'                                                                          ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; KEY[3] ; Rise       ; KEY[3]                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; KEY[3] ; Rise       ; ff1:inst3|lpm_ff:lpm_ff_component|dffs[0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; KEY[3] ; Rise       ; ff1:inst3|lpm_ff:lpm_ff_component|dffs[1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; KEY[3] ; Rise       ; ff1:inst3|lpm_ff:lpm_ff_component|dffs[2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; KEY[3] ; Rise       ; ff1:inst3|lpm_ff:lpm_ff_component|dffs[3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; KEY[3] ; Rise       ; ff1:inst3|lpm_ff:lpm_ff_component|dffs[4] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; KEY[3] ; Rise       ; ff1:inst3|lpm_ff:lpm_ff_component|dffs[5] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; KEY[3] ; Rise       ; ff1:inst3|lpm_ff:lpm_ff_component|dffs[6] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; KEY[3] ; Rise       ; ff1:inst3|lpm_ff:lpm_ff_component|dffs[7] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; KEY[3] ; Rise       ; ff1:inst4|lpm_ff:lpm_ff_component|dffs[0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; KEY[3] ; Rise       ; ff1:inst4|lpm_ff:lpm_ff_component|dffs[1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; KEY[3] ; Rise       ; ff1:inst4|lpm_ff:lpm_ff_component|dffs[2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; KEY[3] ; Rise       ; ff1:inst4|lpm_ff:lpm_ff_component|dffs[3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; KEY[3] ; Rise       ; ff1:inst4|lpm_ff:lpm_ff_component|dffs[4] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; KEY[3] ; Rise       ; ff1:inst4|lpm_ff:lpm_ff_component|dffs[5] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; KEY[3] ; Rise       ; ff1:inst4|lpm_ff:lpm_ff_component|dffs[6] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; KEY[3] ; Rise       ; ff1:inst4|lpm_ff:lpm_ff_component|dffs[7] ;
; 0.243  ; 0.461        ; 0.218          ; High Pulse Width ; KEY[3] ; Rise       ; ff1:inst3|lpm_ff:lpm_ff_component|dffs[0] ;
; 0.243  ; 0.461        ; 0.218          ; High Pulse Width ; KEY[3] ; Rise       ; ff1:inst3|lpm_ff:lpm_ff_component|dffs[1] ;
; 0.243  ; 0.461        ; 0.218          ; High Pulse Width ; KEY[3] ; Rise       ; ff1:inst3|lpm_ff:lpm_ff_component|dffs[2] ;
; 0.243  ; 0.461        ; 0.218          ; High Pulse Width ; KEY[3] ; Rise       ; ff1:inst3|lpm_ff:lpm_ff_component|dffs[3] ;
; 0.243  ; 0.461        ; 0.218          ; High Pulse Width ; KEY[3] ; Rise       ; ff1:inst3|lpm_ff:lpm_ff_component|dffs[4] ;
; 0.243  ; 0.461        ; 0.218          ; High Pulse Width ; KEY[3] ; Rise       ; ff1:inst3|lpm_ff:lpm_ff_component|dffs[5] ;
; 0.244  ; 0.462        ; 0.218          ; High Pulse Width ; KEY[3] ; Rise       ; ff1:inst3|lpm_ff:lpm_ff_component|dffs[6] ;
; 0.244  ; 0.462        ; 0.218          ; High Pulse Width ; KEY[3] ; Rise       ; ff1:inst3|lpm_ff:lpm_ff_component|dffs[7] ;
; 0.276  ; 0.432        ; 0.156          ; Low Pulse Width  ; KEY[3] ; Rise       ; ff1:inst4|lpm_ff:lpm_ff_component|dffs[3] ;
; 0.276  ; 0.432        ; 0.156          ; Low Pulse Width  ; KEY[3] ; Rise       ; ff1:inst4|lpm_ff:lpm_ff_component|dffs[5] ;
; 0.277  ; 0.433        ; 0.156          ; Low Pulse Width  ; KEY[3] ; Rise       ; ff1:inst4|lpm_ff:lpm_ff_component|dffs[0] ;
; 0.277  ; 0.433        ; 0.156          ; Low Pulse Width  ; KEY[3] ; Rise       ; ff1:inst4|lpm_ff:lpm_ff_component|dffs[6] ;
; 0.278  ; 0.434        ; 0.156          ; Low Pulse Width  ; KEY[3] ; Rise       ; ff1:inst4|lpm_ff:lpm_ff_component|dffs[1] ;
; 0.278  ; 0.434        ; 0.156          ; Low Pulse Width  ; KEY[3] ; Rise       ; ff1:inst4|lpm_ff:lpm_ff_component|dffs[2] ;
; 0.278  ; 0.434        ; 0.156          ; Low Pulse Width  ; KEY[3] ; Rise       ; ff1:inst4|lpm_ff:lpm_ff_component|dffs[7] ;
; 0.279  ; 0.435        ; 0.156          ; Low Pulse Width  ; KEY[3] ; Rise       ; ff1:inst4|lpm_ff:lpm_ff_component|dffs[4] ;
; 0.347  ; 0.533        ; 0.186          ; Low Pulse Width  ; KEY[3] ; Rise       ; ff1:inst3|lpm_ff:lpm_ff_component|dffs[6] ;
; 0.347  ; 0.533        ; 0.186          ; Low Pulse Width  ; KEY[3] ; Rise       ; ff1:inst3|lpm_ff:lpm_ff_component|dffs[7] ;
; 0.348  ; 0.534        ; 0.186          ; Low Pulse Width  ; KEY[3] ; Rise       ; ff1:inst3|lpm_ff:lpm_ff_component|dffs[0] ;
; 0.348  ; 0.534        ; 0.186          ; Low Pulse Width  ; KEY[3] ; Rise       ; ff1:inst3|lpm_ff:lpm_ff_component|dffs[1] ;
; 0.348  ; 0.534        ; 0.186          ; Low Pulse Width  ; KEY[3] ; Rise       ; ff1:inst3|lpm_ff:lpm_ff_component|dffs[2] ;
; 0.348  ; 0.534        ; 0.186          ; Low Pulse Width  ; KEY[3] ; Rise       ; ff1:inst3|lpm_ff:lpm_ff_component|dffs[3] ;
; 0.348  ; 0.534        ; 0.186          ; Low Pulse Width  ; KEY[3] ; Rise       ; ff1:inst3|lpm_ff:lpm_ff_component|dffs[4] ;
; 0.348  ; 0.534        ; 0.186          ; Low Pulse Width  ; KEY[3] ; Rise       ; ff1:inst3|lpm_ff:lpm_ff_component|dffs[5] ;
; 0.395  ; 0.395        ; 0.000          ; Low Pulse Width  ; KEY[3] ; Rise       ; KEY[3]~input|o                            ;
; 0.412  ; 0.563        ; 0.151          ; High Pulse Width ; KEY[3] ; Rise       ; ff1:inst4|lpm_ff:lpm_ff_component|dffs[4] ;
; 0.413  ; 0.564        ; 0.151          ; High Pulse Width ; KEY[3] ; Rise       ; ff1:inst4|lpm_ff:lpm_ff_component|dffs[1] ;
; 0.413  ; 0.564        ; 0.151          ; High Pulse Width ; KEY[3] ; Rise       ; ff1:inst4|lpm_ff:lpm_ff_component|dffs[2] ;
; 0.413  ; 0.564        ; 0.151          ; High Pulse Width ; KEY[3] ; Rise       ; ff1:inst4|lpm_ff:lpm_ff_component|dffs[7] ;
; 0.414  ; 0.565        ; 0.151          ; High Pulse Width ; KEY[3] ; Rise       ; ff1:inst4|lpm_ff:lpm_ff_component|dffs[0] ;
; 0.414  ; 0.565        ; 0.151          ; High Pulse Width ; KEY[3] ; Rise       ; ff1:inst4|lpm_ff:lpm_ff_component|dffs[5] ;
; 0.415  ; 0.566        ; 0.151          ; High Pulse Width ; KEY[3] ; Rise       ; ff1:inst4|lpm_ff:lpm_ff_component|dffs[3] ;
; 0.415  ; 0.566        ; 0.151          ; High Pulse Width ; KEY[3] ; Rise       ; ff1:inst4|lpm_ff:lpm_ff_component|dffs[6] ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; KEY[3] ; Rise       ; inst7|datad                               ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; KEY[3] ; Rise       ; inst8|datad                               ;
; 0.491  ; 0.491        ; 0.000          ; Low Pulse Width  ; KEY[3] ; Rise       ; inst4|lpm_ff_component|dffs[3]|clk        ;
; 0.491  ; 0.491        ; 0.000          ; Low Pulse Width  ; KEY[3] ; Rise       ; inst4|lpm_ff_component|dffs[5]|clk        ;
; 0.491  ; 0.491        ; 0.000          ; Low Pulse Width  ; KEY[3] ; Rise       ; inst7|combout                             ;
; 0.492  ; 0.492        ; 0.000          ; Low Pulse Width  ; KEY[3] ; Rise       ; inst4|lpm_ff_component|dffs[0]|clk        ;
; 0.492  ; 0.492        ; 0.000          ; Low Pulse Width  ; KEY[3] ; Rise       ; inst4|lpm_ff_component|dffs[6]|clk        ;
; 0.492  ; 0.492        ; 0.000          ; Low Pulse Width  ; KEY[3] ; Rise       ; inst7~clkctrl|inclk[0]                    ;
; 0.492  ; 0.492        ; 0.000          ; Low Pulse Width  ; KEY[3] ; Rise       ; inst7~clkctrl|outclk                      ;
; 0.492  ; 0.492        ; 0.000          ; Low Pulse Width  ; KEY[3] ; Rise       ; inst8|combout                             ;
; 0.493  ; 0.493        ; 0.000          ; Low Pulse Width  ; KEY[3] ; Rise       ; inst4|lpm_ff_component|dffs[1]|clk        ;
; 0.493  ; 0.493        ; 0.000          ; Low Pulse Width  ; KEY[3] ; Rise       ; inst4|lpm_ff_component|dffs[2]|clk        ;
; 0.493  ; 0.493        ; 0.000          ; Low Pulse Width  ; KEY[3] ; Rise       ; inst4|lpm_ff_component|dffs[7]|clk        ;
; 0.494  ; 0.494        ; 0.000          ; Low Pulse Width  ; KEY[3] ; Rise       ; inst4|lpm_ff_component|dffs[4]|clk        ;
; 0.495  ; 0.495        ; 0.000          ; Low Pulse Width  ; KEY[3] ; Rise       ; inst3|lpm_ff_component|dffs[6]|clk        ;
; 0.495  ; 0.495        ; 0.000          ; Low Pulse Width  ; KEY[3] ; Rise       ; inst3|lpm_ff_component|dffs[7]|clk        ;
; 0.496  ; 0.496        ; 0.000          ; Low Pulse Width  ; KEY[3] ; Rise       ; inst3|lpm_ff_component|dffs[0]|clk        ;
; 0.496  ; 0.496        ; 0.000          ; Low Pulse Width  ; KEY[3] ; Rise       ; inst3|lpm_ff_component|dffs[1]|clk        ;
; 0.496  ; 0.496        ; 0.000          ; Low Pulse Width  ; KEY[3] ; Rise       ; inst3|lpm_ff_component|dffs[2]|clk        ;
; 0.496  ; 0.496        ; 0.000          ; Low Pulse Width  ; KEY[3] ; Rise       ; inst3|lpm_ff_component|dffs[3]|clk        ;
; 0.496  ; 0.496        ; 0.000          ; Low Pulse Width  ; KEY[3] ; Rise       ; inst3|lpm_ff_component|dffs[4]|clk        ;
; 0.496  ; 0.496        ; 0.000          ; Low Pulse Width  ; KEY[3] ; Rise       ; inst3|lpm_ff_component|dffs[5]|clk        ;
; 0.497  ; 0.497        ; 0.000          ; Low Pulse Width  ; KEY[3] ; Rise       ; inst8~clkctrl|inclk[0]                    ;
; 0.497  ; 0.497        ; 0.000          ; Low Pulse Width  ; KEY[3] ; Rise       ; inst8~clkctrl|outclk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[3] ; Rise       ; KEY[3]~input|i                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[3] ; Rise       ; KEY[3]~input|i                            ;
; 0.501  ; 0.501        ; 0.000          ; High Pulse Width ; KEY[3] ; Rise       ; inst3|lpm_ff_component|dffs[0]|clk        ;
; 0.501  ; 0.501        ; 0.000          ; High Pulse Width ; KEY[3] ; Rise       ; inst3|lpm_ff_component|dffs[1]|clk        ;
; 0.501  ; 0.501        ; 0.000          ; High Pulse Width ; KEY[3] ; Rise       ; inst3|lpm_ff_component|dffs[2]|clk        ;
; 0.501  ; 0.501        ; 0.000          ; High Pulse Width ; KEY[3] ; Rise       ; inst3|lpm_ff_component|dffs[3]|clk        ;
; 0.501  ; 0.501        ; 0.000          ; High Pulse Width ; KEY[3] ; Rise       ; inst3|lpm_ff_component|dffs[4]|clk        ;
; 0.501  ; 0.501        ; 0.000          ; High Pulse Width ; KEY[3] ; Rise       ; inst3|lpm_ff_component|dffs[5]|clk        ;
; 0.501  ; 0.501        ; 0.000          ; High Pulse Width ; KEY[3] ; Rise       ; inst8~clkctrl|inclk[0]                    ;
; 0.501  ; 0.501        ; 0.000          ; High Pulse Width ; KEY[3] ; Rise       ; inst8~clkctrl|outclk                      ;
; 0.502  ; 0.502        ; 0.000          ; High Pulse Width ; KEY[3] ; Rise       ; inst3|lpm_ff_component|dffs[6]|clk        ;
; 0.502  ; 0.502        ; 0.000          ; High Pulse Width ; KEY[3] ; Rise       ; inst3|lpm_ff_component|dffs[7]|clk        ;
; 0.504  ; 0.504        ; 0.000          ; High Pulse Width ; KEY[3] ; Rise       ; inst4|lpm_ff_component|dffs[4]|clk        ;
; 0.505  ; 0.505        ; 0.000          ; High Pulse Width ; KEY[3] ; Rise       ; inst4|lpm_ff_component|dffs[1]|clk        ;
; 0.505  ; 0.505        ; 0.000          ; High Pulse Width ; KEY[3] ; Rise       ; inst4|lpm_ff_component|dffs[2]|clk        ;
; 0.505  ; 0.505        ; 0.000          ; High Pulse Width ; KEY[3] ; Rise       ; inst4|lpm_ff_component|dffs[7]|clk        ;
; 0.505  ; 0.505        ; 0.000          ; High Pulse Width ; KEY[3] ; Rise       ; inst7~clkctrl|inclk[0]                    ;
; 0.505  ; 0.505        ; 0.000          ; High Pulse Width ; KEY[3] ; Rise       ; inst7~clkctrl|outclk                      ;
; 0.506  ; 0.506        ; 0.000          ; High Pulse Width ; KEY[3] ; Rise       ; inst4|lpm_ff_component|dffs[0]|clk        ;
; 0.506  ; 0.506        ; 0.000          ; High Pulse Width ; KEY[3] ; Rise       ; inst4|lpm_ff_component|dffs[5]|clk        ;
; 0.506  ; 0.506        ; 0.000          ; High Pulse Width ; KEY[3] ; Rise       ; inst8|combout                             ;
; 0.507  ; 0.507        ; 0.000          ; High Pulse Width ; KEY[3] ; Rise       ; inst4|lpm_ff_component|dffs[3]|clk        ;
; 0.507  ; 0.507        ; 0.000          ; High Pulse Width ; KEY[3] ; Rise       ; inst4|lpm_ff_component|dffs[6]|clk        ;
; 0.507  ; 0.507        ; 0.000          ; High Pulse Width ; KEY[3] ; Rise       ; inst7|combout                             ;
; 0.540  ; 0.540        ; 0.000          ; High Pulse Width ; KEY[3] ; Rise       ; inst8|datad                               ;
; 0.541  ; 0.541        ; 0.000          ; High Pulse Width ; KEY[3] ; Rise       ; inst7|datad                               ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clock_divider400Hz:inst6|out'                                                                            ;
+--------+--------------+----------------+------------------+------------------------------+------------+---------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                        ; Clock Edge ; Target                                      ;
+--------+--------------+----------------+------------------+------------------------------+------------+---------------------------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider400Hz:inst6|out ; Rise       ; fsm_lcd_parallel:inst|p_state.display_clear ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider400Hz:inst6|out ; Rise       ; fsm_lcd_parallel:inst|p_state.display_off   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider400Hz:inst6|out ; Rise       ; fsm_lcd_parallel:inst|p_state.display_on    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider400Hz:inst6|out ; Rise       ; fsm_lcd_parallel:inst|p_state.func_set      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider400Hz:inst6|out ; Rise       ; fsm_lcd_parallel:inst|p_state.mode_set      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider400Hz:inst6|out ; Rise       ; fsm_lcd_parallel:inst|p_state.reset1        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider400Hz:inst6|out ; Rise       ; fsm_lcd_parallel:inst|p_state.reset2        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider400Hz:inst6|out ; Rise       ; fsm_lcd_parallel:inst|p_state.reset3        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider400Hz:inst6|out ; Rise       ; fsm_lcd_parallel:inst|p_state.toggle_e1     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider400Hz:inst6|out ; Rise       ; fsm_lcd_parallel:inst|p_state.toggle_e10    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider400Hz:inst6|out ; Rise       ; fsm_lcd_parallel:inst|p_state.toggle_e2     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider400Hz:inst6|out ; Rise       ; fsm_lcd_parallel:inst|p_state.toggle_e3     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider400Hz:inst6|out ; Rise       ; fsm_lcd_parallel:inst|p_state.toggle_e4     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider400Hz:inst6|out ; Rise       ; fsm_lcd_parallel:inst|p_state.toggle_e5     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider400Hz:inst6|out ; Rise       ; fsm_lcd_parallel:inst|p_state.toggle_e6     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider400Hz:inst6|out ; Rise       ; fsm_lcd_parallel:inst|p_state.toggle_e7     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider400Hz:inst6|out ; Rise       ; fsm_lcd_parallel:inst|p_state.toggle_e8     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider400Hz:inst6|out ; Rise       ; fsm_lcd_parallel:inst|p_state.toggle_e9     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider400Hz:inst6|out ; Rise       ; fsm_lcd_parallel:inst|p_state.write_address ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider400Hz:inst6|out ; Rise       ; fsm_lcd_parallel:inst|p_state.write_char    ;
; 0.274  ; 0.492        ; 0.218          ; High Pulse Width ; clock_divider400Hz:inst6|out ; Rise       ; fsm_lcd_parallel:inst|p_state.display_clear ;
; 0.274  ; 0.492        ; 0.218          ; High Pulse Width ; clock_divider400Hz:inst6|out ; Rise       ; fsm_lcd_parallel:inst|p_state.display_off   ;
; 0.274  ; 0.492        ; 0.218          ; High Pulse Width ; clock_divider400Hz:inst6|out ; Rise       ; fsm_lcd_parallel:inst|p_state.display_on    ;
; 0.274  ; 0.492        ; 0.218          ; High Pulse Width ; clock_divider400Hz:inst6|out ; Rise       ; fsm_lcd_parallel:inst|p_state.func_set      ;
; 0.274  ; 0.492        ; 0.218          ; High Pulse Width ; clock_divider400Hz:inst6|out ; Rise       ; fsm_lcd_parallel:inst|p_state.mode_set      ;
; 0.274  ; 0.492        ; 0.218          ; High Pulse Width ; clock_divider400Hz:inst6|out ; Rise       ; fsm_lcd_parallel:inst|p_state.reset1        ;
; 0.274  ; 0.492        ; 0.218          ; High Pulse Width ; clock_divider400Hz:inst6|out ; Rise       ; fsm_lcd_parallel:inst|p_state.reset2        ;
; 0.274  ; 0.492        ; 0.218          ; High Pulse Width ; clock_divider400Hz:inst6|out ; Rise       ; fsm_lcd_parallel:inst|p_state.reset3        ;
; 0.274  ; 0.492        ; 0.218          ; High Pulse Width ; clock_divider400Hz:inst6|out ; Rise       ; fsm_lcd_parallel:inst|p_state.toggle_e1     ;
; 0.274  ; 0.492        ; 0.218          ; High Pulse Width ; clock_divider400Hz:inst6|out ; Rise       ; fsm_lcd_parallel:inst|p_state.toggle_e10    ;
; 0.274  ; 0.492        ; 0.218          ; High Pulse Width ; clock_divider400Hz:inst6|out ; Rise       ; fsm_lcd_parallel:inst|p_state.toggle_e2     ;
; 0.274  ; 0.492        ; 0.218          ; High Pulse Width ; clock_divider400Hz:inst6|out ; Rise       ; fsm_lcd_parallel:inst|p_state.toggle_e3     ;
; 0.274  ; 0.492        ; 0.218          ; High Pulse Width ; clock_divider400Hz:inst6|out ; Rise       ; fsm_lcd_parallel:inst|p_state.toggle_e4     ;
; 0.274  ; 0.492        ; 0.218          ; High Pulse Width ; clock_divider400Hz:inst6|out ; Rise       ; fsm_lcd_parallel:inst|p_state.toggle_e5     ;
; 0.274  ; 0.492        ; 0.218          ; High Pulse Width ; clock_divider400Hz:inst6|out ; Rise       ; fsm_lcd_parallel:inst|p_state.toggle_e6     ;
; 0.274  ; 0.492        ; 0.218          ; High Pulse Width ; clock_divider400Hz:inst6|out ; Rise       ; fsm_lcd_parallel:inst|p_state.toggle_e7     ;
; 0.274  ; 0.492        ; 0.218          ; High Pulse Width ; clock_divider400Hz:inst6|out ; Rise       ; fsm_lcd_parallel:inst|p_state.toggle_e8     ;
; 0.274  ; 0.492        ; 0.218          ; High Pulse Width ; clock_divider400Hz:inst6|out ; Rise       ; fsm_lcd_parallel:inst|p_state.toggle_e9     ;
; 0.274  ; 0.492        ; 0.218          ; High Pulse Width ; clock_divider400Hz:inst6|out ; Rise       ; fsm_lcd_parallel:inst|p_state.write_address ;
; 0.274  ; 0.492        ; 0.218          ; High Pulse Width ; clock_divider400Hz:inst6|out ; Rise       ; fsm_lcd_parallel:inst|p_state.write_char    ;
; 0.320  ; 0.506        ; 0.186          ; Low Pulse Width  ; clock_divider400Hz:inst6|out ; Rise       ; fsm_lcd_parallel:inst|p_state.toggle_e10    ;
; 0.320  ; 0.506        ; 0.186          ; Low Pulse Width  ; clock_divider400Hz:inst6|out ; Rise       ; fsm_lcd_parallel:inst|p_state.toggle_e8     ;
; 0.320  ; 0.506        ; 0.186          ; Low Pulse Width  ; clock_divider400Hz:inst6|out ; Rise       ; fsm_lcd_parallel:inst|p_state.toggle_e9     ;
; 0.320  ; 0.506        ; 0.186          ; Low Pulse Width  ; clock_divider400Hz:inst6|out ; Rise       ; fsm_lcd_parallel:inst|p_state.write_address ;
; 0.321  ; 0.507        ; 0.186          ; Low Pulse Width  ; clock_divider400Hz:inst6|out ; Rise       ; fsm_lcd_parallel:inst|p_state.display_clear ;
; 0.321  ; 0.507        ; 0.186          ; Low Pulse Width  ; clock_divider400Hz:inst6|out ; Rise       ; fsm_lcd_parallel:inst|p_state.display_off   ;
; 0.321  ; 0.507        ; 0.186          ; Low Pulse Width  ; clock_divider400Hz:inst6|out ; Rise       ; fsm_lcd_parallel:inst|p_state.display_on    ;
; 0.321  ; 0.507        ; 0.186          ; Low Pulse Width  ; clock_divider400Hz:inst6|out ; Rise       ; fsm_lcd_parallel:inst|p_state.func_set      ;
; 0.321  ; 0.507        ; 0.186          ; Low Pulse Width  ; clock_divider400Hz:inst6|out ; Rise       ; fsm_lcd_parallel:inst|p_state.mode_set      ;
; 0.321  ; 0.507        ; 0.186          ; Low Pulse Width  ; clock_divider400Hz:inst6|out ; Rise       ; fsm_lcd_parallel:inst|p_state.reset1        ;
; 0.321  ; 0.507        ; 0.186          ; Low Pulse Width  ; clock_divider400Hz:inst6|out ; Rise       ; fsm_lcd_parallel:inst|p_state.reset2        ;
; 0.321  ; 0.507        ; 0.186          ; Low Pulse Width  ; clock_divider400Hz:inst6|out ; Rise       ; fsm_lcd_parallel:inst|p_state.reset3        ;
; 0.321  ; 0.507        ; 0.186          ; Low Pulse Width  ; clock_divider400Hz:inst6|out ; Rise       ; fsm_lcd_parallel:inst|p_state.toggle_e1     ;
; 0.321  ; 0.507        ; 0.186          ; Low Pulse Width  ; clock_divider400Hz:inst6|out ; Rise       ; fsm_lcd_parallel:inst|p_state.toggle_e2     ;
; 0.321  ; 0.507        ; 0.186          ; Low Pulse Width  ; clock_divider400Hz:inst6|out ; Rise       ; fsm_lcd_parallel:inst|p_state.toggle_e3     ;
; 0.321  ; 0.507        ; 0.186          ; Low Pulse Width  ; clock_divider400Hz:inst6|out ; Rise       ; fsm_lcd_parallel:inst|p_state.toggle_e4     ;
; 0.321  ; 0.507        ; 0.186          ; Low Pulse Width  ; clock_divider400Hz:inst6|out ; Rise       ; fsm_lcd_parallel:inst|p_state.toggle_e5     ;
; 0.321  ; 0.507        ; 0.186          ; Low Pulse Width  ; clock_divider400Hz:inst6|out ; Rise       ; fsm_lcd_parallel:inst|p_state.toggle_e6     ;
; 0.321  ; 0.507        ; 0.186          ; Low Pulse Width  ; clock_divider400Hz:inst6|out ; Rise       ; fsm_lcd_parallel:inst|p_state.toggle_e7     ;
; 0.321  ; 0.507        ; 0.186          ; Low Pulse Width  ; clock_divider400Hz:inst6|out ; Rise       ; fsm_lcd_parallel:inst|p_state.write_char    ;
; 0.463  ; 0.463        ; 0.000          ; Low Pulse Width  ; clock_divider400Hz:inst6|out ; Rise       ; inst6|out~clkctrl|inclk[0]                  ;
; 0.463  ; 0.463        ; 0.000          ; Low Pulse Width  ; clock_divider400Hz:inst6|out ; Rise       ; inst6|out~clkctrl|outclk                    ;
; 0.468  ; 0.468        ; 0.000          ; Low Pulse Width  ; clock_divider400Hz:inst6|out ; Rise       ; inst|p_state.display_clear|clk              ;
; 0.468  ; 0.468        ; 0.000          ; Low Pulse Width  ; clock_divider400Hz:inst6|out ; Rise       ; inst|p_state.display_off|clk                ;
; 0.468  ; 0.468        ; 0.000          ; Low Pulse Width  ; clock_divider400Hz:inst6|out ; Rise       ; inst|p_state.display_on|clk                 ;
; 0.468  ; 0.468        ; 0.000          ; Low Pulse Width  ; clock_divider400Hz:inst6|out ; Rise       ; inst|p_state.func_set|clk                   ;
; 0.468  ; 0.468        ; 0.000          ; Low Pulse Width  ; clock_divider400Hz:inst6|out ; Rise       ; inst|p_state.mode_set|clk                   ;
; 0.468  ; 0.468        ; 0.000          ; Low Pulse Width  ; clock_divider400Hz:inst6|out ; Rise       ; inst|p_state.reset1|clk                     ;
; 0.468  ; 0.468        ; 0.000          ; Low Pulse Width  ; clock_divider400Hz:inst6|out ; Rise       ; inst|p_state.reset2|clk                     ;
; 0.468  ; 0.468        ; 0.000          ; Low Pulse Width  ; clock_divider400Hz:inst6|out ; Rise       ; inst|p_state.reset3|clk                     ;
; 0.468  ; 0.468        ; 0.000          ; Low Pulse Width  ; clock_divider400Hz:inst6|out ; Rise       ; inst|p_state.toggle_e10|clk                 ;
; 0.468  ; 0.468        ; 0.000          ; Low Pulse Width  ; clock_divider400Hz:inst6|out ; Rise       ; inst|p_state.toggle_e1|clk                  ;
; 0.468  ; 0.468        ; 0.000          ; Low Pulse Width  ; clock_divider400Hz:inst6|out ; Rise       ; inst|p_state.toggle_e2|clk                  ;
; 0.468  ; 0.468        ; 0.000          ; Low Pulse Width  ; clock_divider400Hz:inst6|out ; Rise       ; inst|p_state.toggle_e3|clk                  ;
; 0.468  ; 0.468        ; 0.000          ; Low Pulse Width  ; clock_divider400Hz:inst6|out ; Rise       ; inst|p_state.toggle_e4|clk                  ;
; 0.468  ; 0.468        ; 0.000          ; Low Pulse Width  ; clock_divider400Hz:inst6|out ; Rise       ; inst|p_state.toggle_e5|clk                  ;
; 0.468  ; 0.468        ; 0.000          ; Low Pulse Width  ; clock_divider400Hz:inst6|out ; Rise       ; inst|p_state.toggle_e6|clk                  ;
; 0.468  ; 0.468        ; 0.000          ; Low Pulse Width  ; clock_divider400Hz:inst6|out ; Rise       ; inst|p_state.toggle_e7|clk                  ;
; 0.468  ; 0.468        ; 0.000          ; Low Pulse Width  ; clock_divider400Hz:inst6|out ; Rise       ; inst|p_state.toggle_e8|clk                  ;
; 0.468  ; 0.468        ; 0.000          ; Low Pulse Width  ; clock_divider400Hz:inst6|out ; Rise       ; inst|p_state.toggle_e9|clk                  ;
; 0.468  ; 0.468        ; 0.000          ; Low Pulse Width  ; clock_divider400Hz:inst6|out ; Rise       ; inst|p_state.write_address|clk              ;
; 0.468  ; 0.468        ; 0.000          ; Low Pulse Width  ; clock_divider400Hz:inst6|out ; Rise       ; inst|p_state.write_char|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_divider400Hz:inst6|out ; Rise       ; inst6|out|q                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_divider400Hz:inst6|out ; Rise       ; inst6|out|q                                 ;
; 0.531  ; 0.531        ; 0.000          ; High Pulse Width ; clock_divider400Hz:inst6|out ; Rise       ; inst|p_state.display_clear|clk              ;
; 0.531  ; 0.531        ; 0.000          ; High Pulse Width ; clock_divider400Hz:inst6|out ; Rise       ; inst|p_state.display_off|clk                ;
; 0.531  ; 0.531        ; 0.000          ; High Pulse Width ; clock_divider400Hz:inst6|out ; Rise       ; inst|p_state.display_on|clk                 ;
; 0.531  ; 0.531        ; 0.000          ; High Pulse Width ; clock_divider400Hz:inst6|out ; Rise       ; inst|p_state.func_set|clk                   ;
; 0.531  ; 0.531        ; 0.000          ; High Pulse Width ; clock_divider400Hz:inst6|out ; Rise       ; inst|p_state.mode_set|clk                   ;
; 0.531  ; 0.531        ; 0.000          ; High Pulse Width ; clock_divider400Hz:inst6|out ; Rise       ; inst|p_state.reset1|clk                     ;
; 0.531  ; 0.531        ; 0.000          ; High Pulse Width ; clock_divider400Hz:inst6|out ; Rise       ; inst|p_state.reset2|clk                     ;
; 0.531  ; 0.531        ; 0.000          ; High Pulse Width ; clock_divider400Hz:inst6|out ; Rise       ; inst|p_state.reset3|clk                     ;
; 0.531  ; 0.531        ; 0.000          ; High Pulse Width ; clock_divider400Hz:inst6|out ; Rise       ; inst|p_state.toggle_e1|clk                  ;
; 0.531  ; 0.531        ; 0.000          ; High Pulse Width ; clock_divider400Hz:inst6|out ; Rise       ; inst|p_state.toggle_e2|clk                  ;
; 0.531  ; 0.531        ; 0.000          ; High Pulse Width ; clock_divider400Hz:inst6|out ; Rise       ; inst|p_state.toggle_e3|clk                  ;
; 0.531  ; 0.531        ; 0.000          ; High Pulse Width ; clock_divider400Hz:inst6|out ; Rise       ; inst|p_state.toggle_e4|clk                  ;
; 0.531  ; 0.531        ; 0.000          ; High Pulse Width ; clock_divider400Hz:inst6|out ; Rise       ; inst|p_state.toggle_e5|clk                  ;
; 0.531  ; 0.531        ; 0.000          ; High Pulse Width ; clock_divider400Hz:inst6|out ; Rise       ; inst|p_state.toggle_e6|clk                  ;
; 0.531  ; 0.531        ; 0.000          ; High Pulse Width ; clock_divider400Hz:inst6|out ; Rise       ; inst|p_state.toggle_e7|clk                  ;
; 0.531  ; 0.531        ; 0.000          ; High Pulse Width ; clock_divider400Hz:inst6|out ; Rise       ; inst|p_state.write_char|clk                 ;
+--------+--------------+----------------+------------------+------------------------------+------------+---------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'                                                                                            ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                      ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------------------------+
; 9.784  ; 9.784        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0]           ;
; 9.784  ; 9.784        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst5|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.811  ; 9.811        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                                            ;
; 9.826  ; 9.826        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst5|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|i                                            ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|i                                            ;
; 10.173 ; 10.173       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst5|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.189 ; 10.189       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                                            ;
; 10.216 ; 10.216       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0]           ;
; 10.216 ; 10.216       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst5|altpll_component|auto_generated|pll1|observablevcoout ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                                    ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'inst5|altpll_component|auto_generated|pll1|clk[0]'                                                                                                            ;
+------------+--------------+----------------+------------------+---------------------------------------------------+------------+-------------------------------------------------------------------------+
; Slack      ; Actual Width ; Required Width ; Type             ; Clock                                             ; Clock Edge ; Target                                                                  ;
+------------+--------------+----------------+------------------+---------------------------------------------------+------------+-------------------------------------------------------------------------+
; 124999.709 ; 124999.927   ; 0.218          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider400Hz:inst6|clkr_10[0]                                     ;
; 124999.709 ; 124999.927   ; 0.218          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider400Hz:inst6|clkr_10[1]                                     ;
; 124999.709 ; 124999.927   ; 0.218          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider400Hz:inst6|clkr_10[2]                                     ;
; 124999.709 ; 124999.927   ; 0.218          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider400Hz:inst6|clkr_10[3]                                     ;
; 124999.709 ; 124999.927   ; 0.218          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider400Hz:inst6|out                                            ;
; 124999.884 ; 125000.070   ; 0.186          ; Low Pulse Width  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider400Hz:inst6|clkr_10[0]                                     ;
; 124999.884 ; 125000.070   ; 0.186          ; Low Pulse Width  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider400Hz:inst6|clkr_10[1]                                     ;
; 124999.884 ; 125000.070   ; 0.186          ; Low Pulse Width  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider400Hz:inst6|clkr_10[2]                                     ;
; 124999.884 ; 125000.070   ; 0.186          ; Low Pulse Width  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider400Hz:inst6|clkr_10[3]                                     ;
; 124999.884 ; 125000.070   ; 0.186          ; Low Pulse Width  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider400Hz:inst6|out                                            ;
; 124999.967 ; 124999.967   ; 0.000          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst6|clkr_10[0]|clk                                                    ;
; 124999.967 ; 124999.967   ; 0.000          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst6|clkr_10[1]|clk                                                    ;
; 124999.967 ; 124999.967   ; 0.000          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst6|clkr_10[2]|clk                                                    ;
; 124999.967 ; 124999.967   ; 0.000          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst6|clkr_10[3]|clk                                                    ;
; 124999.967 ; 124999.967   ; 0.000          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst6|out|clk                                                           ;
; 124999.973 ; 124999.973   ; 0.000          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 124999.973 ; 124999.973   ; 0.000          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 125000.026 ; 125000.026   ; 0.000          ; Low Pulse Width  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 125000.026 ; 125000.026   ; 0.000          ; Low Pulse Width  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 125000.032 ; 125000.032   ; 0.000          ; Low Pulse Width  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst6|clkr_10[0]|clk                                                    ;
; 125000.032 ; 125000.032   ; 0.000          ; Low Pulse Width  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst6|clkr_10[1]|clk                                                    ;
; 125000.032 ; 125000.032   ; 0.000          ; Low Pulse Width  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst6|clkr_10[2]|clk                                                    ;
; 125000.032 ; 125000.032   ; 0.000          ; Low Pulse Width  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst6|clkr_10[3]|clk                                                    ;
; 125000.032 ; 125000.032   ; 0.000          ; Low Pulse Width  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst6|out|clk                                                           ;
; 249997.715 ; 250000.000   ; 2.285          ; Min Period       ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider400Hz:inst6|clkr_10[0]                                     ;
; 249997.715 ; 250000.000   ; 2.285          ; Min Period       ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider400Hz:inst6|clkr_10[1]                                     ;
; 249997.715 ; 250000.000   ; 2.285          ; Min Period       ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider400Hz:inst6|clkr_10[2]                                     ;
; 249997.715 ; 250000.000   ; 2.285          ; Min Period       ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider400Hz:inst6|clkr_10[3]                                     ;
; 249997.715 ; 250000.000   ; 2.285          ; Min Period       ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider400Hz:inst6|out                                            ;
+------------+--------------+----------------+------------------+---------------------------------------------------+------------+-------------------------------------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SW[*]     ; KEY[3]     ; -1.448 ; -1.457 ; Rise       ; KEY[3]          ;
;  SW[0]    ; KEY[3]     ; -2.170 ; -2.157 ; Rise       ; KEY[3]          ;
;  SW[1]    ; KEY[3]     ; -2.090 ; -2.029 ; Rise       ; KEY[3]          ;
;  SW[2]    ; KEY[3]     ; -2.060 ; -2.030 ; Rise       ; KEY[3]          ;
;  SW[3]    ; KEY[3]     ; -2.041 ; -1.988 ; Rise       ; KEY[3]          ;
;  SW[4]    ; KEY[3]     ; -2.061 ; -2.032 ; Rise       ; KEY[3]          ;
;  SW[5]    ; KEY[3]     ; -1.730 ; -1.718 ; Rise       ; KEY[3]          ;
;  SW[6]    ; KEY[3]     ; -1.448 ; -1.457 ; Rise       ; KEY[3]          ;
;  SW[7]    ; KEY[3]     ; -1.477 ; -1.485 ; Rise       ; KEY[3]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Hold Times                                                            ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; SW[*]     ; KEY[3]     ; 3.124 ; 3.020 ; Rise       ; KEY[3]          ;
;  SW[0]    ; KEY[3]     ; 3.083 ; 2.979 ; Rise       ; KEY[3]          ;
;  SW[1]    ; KEY[3]     ; 3.104 ; 3.000 ; Rise       ; KEY[3]          ;
;  SW[2]    ; KEY[3]     ; 3.098 ; 2.994 ; Rise       ; KEY[3]          ;
;  SW[3]    ; KEY[3]     ; 3.110 ; 3.006 ; Rise       ; KEY[3]          ;
;  SW[4]    ; KEY[3]     ; 3.077 ; 2.973 ; Rise       ; KEY[3]          ;
;  SW[5]    ; KEY[3]     ; 3.121 ; 3.017 ; Rise       ; KEY[3]          ;
;  SW[6]    ; KEY[3]     ; 3.124 ; 3.020 ; Rise       ; KEY[3]          ;
;  SW[7]    ; KEY[3]     ; 3.098 ; 2.994 ; Rise       ; KEY[3]          ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                     ;
+--------------+------------------------------+--------+--------+------------+------------------------------+
; Data Port    ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference              ;
+--------------+------------------------------+--------+--------+------------+------------------------------+
; LCD_DATA[*]  ; KEY[3]                       ; 17.799 ; 16.655 ; Rise       ; KEY[3]                       ;
;  LCD_DATA[0] ; KEY[3]                       ; 12.725 ; 12.411 ; Rise       ; KEY[3]                       ;
;  LCD_DATA[1] ; KEY[3]                       ; 13.185 ; 12.819 ; Rise       ; KEY[3]                       ;
;  LCD_DATA[2] ; KEY[3]                       ; 17.799 ; 16.655 ; Rise       ; KEY[3]                       ;
;  LCD_DATA[3] ; KEY[3]                       ; 13.109 ; 12.735 ; Rise       ; KEY[3]                       ;
;  LCD_DATA[4] ; KEY[3]                       ; 13.192 ; 12.967 ; Rise       ; KEY[3]                       ;
;  LCD_DATA[5] ; KEY[3]                       ; 13.119 ; 12.965 ; Rise       ; KEY[3]                       ;
;  LCD_DATA[6] ; KEY[3]                       ; 16.537 ; 16.046 ; Rise       ; KEY[3]                       ;
;  LCD_DATA[7] ; KEY[3]                       ; 13.635 ; 13.028 ; Rise       ; KEY[3]                       ;
; LCD_DATA[*]  ; clock_divider400Hz:inst6|out ; 16.253 ; 15.253 ; Rise       ; clock_divider400Hz:inst6|out ;
;  LCD_DATA[0] ; clock_divider400Hz:inst6|out ; 11.525 ; 11.396 ; Rise       ; clock_divider400Hz:inst6|out ;
;  LCD_DATA[1] ; clock_divider400Hz:inst6|out ; 11.674 ; 11.464 ; Rise       ; clock_divider400Hz:inst6|out ;
;  LCD_DATA[2] ; clock_divider400Hz:inst6|out ; 16.253 ; 15.112 ; Rise       ; clock_divider400Hz:inst6|out ;
;  LCD_DATA[3] ; clock_divider400Hz:inst6|out ; 12.392 ; 12.058 ; Rise       ; clock_divider400Hz:inst6|out ;
;  LCD_DATA[4] ; clock_divider400Hz:inst6|out ; 11.995 ; 12.010 ; Rise       ; clock_divider400Hz:inst6|out ;
;  LCD_DATA[5] ; clock_divider400Hz:inst6|out ; 11.733 ; 11.756 ; Rise       ; clock_divider400Hz:inst6|out ;
;  LCD_DATA[6] ; clock_divider400Hz:inst6|out ; 15.735 ; 15.253 ; Rise       ; clock_divider400Hz:inst6|out ;
;  LCD_DATA[7] ; clock_divider400Hz:inst6|out ; 13.145 ; 12.566 ; Rise       ; clock_divider400Hz:inst6|out ;
; LCD_EN       ; clock_divider400Hz:inst6|out ; 12.776 ; 12.485 ; Rise       ; clock_divider400Hz:inst6|out ;
; LCD_RS       ; clock_divider400Hz:inst6|out ; 13.005 ; 12.783 ; Rise       ; clock_divider400Hz:inst6|out ;
+--------------+------------------------------+--------+--------+------------+------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                             ;
+--------------+------------------------------+--------+--------+------------+------------------------------+
; Data Port    ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference              ;
+--------------+------------------------------+--------+--------+------------+------------------------------+
; LCD_DATA[*]  ; KEY[3]                       ; 10.519 ; 10.406 ; Rise       ; KEY[3]                       ;
;  LCD_DATA[0] ; KEY[3]                       ; 10.775 ; 10.657 ; Rise       ; KEY[3]                       ;
;  LCD_DATA[1] ; KEY[3]                       ; 10.519 ; 10.406 ; Rise       ; KEY[3]                       ;
;  LCD_DATA[2] ; KEY[3]                       ; 15.948 ; 14.928 ; Rise       ; KEY[3]                       ;
;  LCD_DATA[3] ; KEY[3]                       ; 12.004 ; 11.739 ; Rise       ; KEY[3]                       ;
;  LCD_DATA[4] ; KEY[3]                       ; 11.084 ; 10.985 ; Rise       ; KEY[3]                       ;
;  LCD_DATA[5] ; KEY[3]                       ; 10.835 ; 10.744 ; Rise       ; KEY[3]                       ;
;  LCD_DATA[6] ; KEY[3]                       ; 14.717 ; 14.360 ; Rise       ; KEY[3]                       ;
;  LCD_DATA[7] ; KEY[3]                       ; 12.306 ; 11.844 ; Rise       ; KEY[3]                       ;
; LCD_DATA[*]  ; clock_divider400Hz:inst6|out ; 9.121  ; 9.046  ; Rise       ; clock_divider400Hz:inst6|out ;
;  LCD_DATA[0] ; clock_divider400Hz:inst6|out ; 9.121  ; 9.046  ; Rise       ; clock_divider400Hz:inst6|out ;
;  LCD_DATA[1] ; clock_divider400Hz:inst6|out ; 9.427  ; 9.299  ; Rise       ; clock_divider400Hz:inst6|out ;
;  LCD_DATA[2] ; clock_divider400Hz:inst6|out ; 14.926 ; 13.871 ; Rise       ; clock_divider400Hz:inst6|out ;
;  LCD_DATA[3] ; clock_divider400Hz:inst6|out ; 10.706 ; 10.485 ; Rise       ; clock_divider400Hz:inst6|out ;
;  LCD_DATA[4] ; clock_divider400Hz:inst6|out ; 10.106 ; 9.923  ; Rise       ; clock_divider400Hz:inst6|out ;
;  LCD_DATA[5] ; clock_divider400Hz:inst6|out ; 9.842  ; 9.685  ; Rise       ; clock_divider400Hz:inst6|out ;
;  LCD_DATA[6] ; clock_divider400Hz:inst6|out ; 14.441 ; 13.948 ; Rise       ; clock_divider400Hz:inst6|out ;
;  LCD_DATA[7] ; clock_divider400Hz:inst6|out ; 12.032 ; 11.435 ; Rise       ; clock_divider400Hz:inst6|out ;
; LCD_EN       ; clock_divider400Hz:inst6|out ; 11.058 ; 10.866 ; Rise       ; clock_divider400Hz:inst6|out ;
; LCD_RS       ; clock_divider400Hz:inst6|out ; 11.855 ; 11.636 ; Rise       ; clock_divider400Hz:inst6|out ;
+--------------+------------------------------+--------+--------+------------+------------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                         ;
+---------------------------------------------------+--------+---------------+
; Clock                                             ; Slack  ; End Point TNS ;
+---------------------------------------------------+--------+---------------+
; inst5|altpll_component|auto_generated|pll1|clk[0] ; -0.049 ; -0.049        ;
; clock_divider400Hz:inst6|out                      ; 0.240  ; 0.000         ;
+---------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                          ;
+---------------------------------------------------+--------+---------------+
; Clock                                             ; Slack  ; End Point TNS ;
+---------------------------------------------------+--------+---------------+
; inst5|altpll_component|auto_generated|pll1|clk[0] ; -0.002 ; -0.002        ;
; clock_divider400Hz:inst6|out                      ; 0.170  ; 0.000         ;
+---------------------------------------------------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                               ;
+---------------------------------------------------+------------+---------------+
; Clock                                             ; Slack      ; End Point TNS ;
+---------------------------------------------------+------------+---------------+
; KEY[3]                                            ; -3.000     ; -20.981       ;
; clock_divider400Hz:inst6|out                      ; -1.000     ; -20.000       ;
; CLOCK_50                                          ; 9.401      ; 0.000         ;
; inst5|altpll_component|auto_generated|pll1|clk[0] ; 124999.780 ; 0.000         ;
+---------------------------------------------------+------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'inst5|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                         ;
+------------+-------------------------------------+-------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack      ; From Node                           ; To Node                             ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+------------+-------------------------------------+-------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; -0.049     ; clock_divider400Hz:inst6|out        ; clock_divider400Hz:inst6|out        ; clock_divider400Hz:inst6|out                      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.241     ; 0.350      ;
; 0.442      ; clock_divider400Hz:inst6|out        ; clock_divider400Hz:inst6|out        ; clock_divider400Hz:inst6|out                      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.241     ; 0.359      ;
; 249999.156 ; clock_divider400Hz:inst6|clkr_10[3] ; clock_divider400Hz:inst6|out        ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 250000.000   ; -0.043     ; 0.788      ;
; 249999.156 ; clock_divider400Hz:inst6|clkr_10[0] ; clock_divider400Hz:inst6|out        ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 250000.000   ; -0.043     ; 0.788      ;
; 249999.299 ; clock_divider400Hz:inst6|clkr_10[0] ; clock_divider400Hz:inst6|clkr_10[2] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 250000.000   ; -0.043     ; 0.645      ;
; 249999.314 ; clock_divider400Hz:inst6|clkr_10[2] ; clock_divider400Hz:inst6|out        ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 250000.000   ; -0.043     ; 0.630      ;
; 249999.389 ; clock_divider400Hz:inst6|clkr_10[2] ; clock_divider400Hz:inst6|clkr_10[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 250000.000   ; -0.043     ; 0.555      ;
; 249999.391 ; clock_divider400Hz:inst6|clkr_10[1] ; clock_divider400Hz:inst6|out        ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 250000.000   ; -0.043     ; 0.553      ;
; 249999.391 ; clock_divider400Hz:inst6|clkr_10[1] ; clock_divider400Hz:inst6|clkr_10[2] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 250000.000   ; -0.043     ; 0.553      ;
; 249999.400 ; clock_divider400Hz:inst6|clkr_10[0] ; clock_divider400Hz:inst6|clkr_10[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 250000.000   ; -0.043     ; 0.544      ;
; 249999.419 ; clock_divider400Hz:inst6|clkr_10[2] ; clock_divider400Hz:inst6|clkr_10[3] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 250000.000   ; -0.043     ; 0.525      ;
; 249999.422 ; clock_divider400Hz:inst6|clkr_10[1] ; clock_divider400Hz:inst6|clkr_10[3] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 250000.000   ; -0.043     ; 0.522      ;
; 249999.467 ; clock_divider400Hz:inst6|clkr_10[0] ; clock_divider400Hz:inst6|clkr_10[3] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 250000.000   ; -0.043     ; 0.477      ;
; 249999.481 ; clock_divider400Hz:inst6|clkr_10[3] ; clock_divider400Hz:inst6|clkr_10[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 250000.000   ; -0.043     ; 0.463      ;
; 249999.483 ; clock_divider400Hz:inst6|clkr_10[3] ; clock_divider400Hz:inst6|clkr_10[2] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 250000.000   ; -0.043     ; 0.461      ;
; 249999.585 ; clock_divider400Hz:inst6|clkr_10[0] ; clock_divider400Hz:inst6|clkr_10[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 250000.000   ; -0.043     ; 0.359      ;
; 249999.585 ; clock_divider400Hz:inst6|clkr_10[2] ; clock_divider400Hz:inst6|clkr_10[2] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 250000.000   ; -0.043     ; 0.359      ;
; 249999.585 ; clock_divider400Hz:inst6|clkr_10[1] ; clock_divider400Hz:inst6|clkr_10[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 250000.000   ; -0.043     ; 0.359      ;
; 249999.585 ; clock_divider400Hz:inst6|clkr_10[3] ; clock_divider400Hz:inst6|clkr_10[3] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 250000.000   ; -0.043     ; 0.359      ;
+------------+-------------------------------------+-------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clock_divider400Hz:inst6|out'                                                                                                                                               ;
+-------+---------------------------------------------+---------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                     ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+---------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; 0.240 ; fsm_lcd_parallel:inst|p_state.toggle_e8     ; fsm_lcd_parallel:inst|p_state.write_address ; clock_divider400Hz:inst6|out ; clock_divider400Hz:inst6|out ; 1.000        ; -0.040     ; 0.707      ;
; 0.308 ; fsm_lcd_parallel:inst|p_state.toggle_e10    ; fsm_lcd_parallel:inst|p_state.write_address ; clock_divider400Hz:inst6|out ; clock_divider400Hz:inst6|out ; 1.000        ; -0.040     ; 0.639      ;
; 0.330 ; fsm_lcd_parallel:inst|p_state.toggle_e3     ; fsm_lcd_parallel:inst|p_state.func_set      ; clock_divider400Hz:inst6|out ; clock_divider400Hz:inst6|out ; 1.000        ; -0.040     ; 0.617      ;
; 0.334 ; fsm_lcd_parallel:inst|p_state.write_char    ; fsm_lcd_parallel:inst|p_state.toggle_e10    ; clock_divider400Hz:inst6|out ; clock_divider400Hz:inst6|out ; 1.000        ; -0.039     ; 0.614      ;
; 0.422 ; fsm_lcd_parallel:inst|p_state.toggle_e9     ; fsm_lcd_parallel:inst|p_state.write_char    ; clock_divider400Hz:inst6|out ; clock_divider400Hz:inst6|out ; 1.000        ; -0.041     ; 0.524      ;
; 0.464 ; fsm_lcd_parallel:inst|p_state.write_address ; fsm_lcd_parallel:inst|p_state.toggle_e9     ; clock_divider400Hz:inst6|out ; clock_divider400Hz:inst6|out ; 1.000        ; -0.040     ; 0.483      ;
; 0.490 ; fsm_lcd_parallel:inst|p_state.toggle_e6     ; fsm_lcd_parallel:inst|p_state.display_on    ; clock_divider400Hz:inst6|out ; clock_divider400Hz:inst6|out ; 1.000        ; -0.040     ; 0.457      ;
; 0.491 ; fsm_lcd_parallel:inst|p_state.mode_set      ; fsm_lcd_parallel:inst|p_state.toggle_e8     ; clock_divider400Hz:inst6|out ; clock_divider400Hz:inst6|out ; 1.000        ; -0.039     ; 0.457      ;
; 0.492 ; fsm_lcd_parallel:inst|p_state.display_clear ; fsm_lcd_parallel:inst|p_state.toggle_e6     ; clock_divider400Hz:inst6|out ; clock_divider400Hz:inst6|out ; 1.000        ; -0.040     ; 0.455      ;
; 0.498 ; fsm_lcd_parallel:inst|p_state.toggle_e7     ; fsm_lcd_parallel:inst|p_state.mode_set      ; clock_divider400Hz:inst6|out ; clock_divider400Hz:inst6|out ; 1.000        ; -0.040     ; 0.449      ;
; 0.498 ; fsm_lcd_parallel:inst|p_state.toggle_e5     ; fsm_lcd_parallel:inst|p_state.display_clear ; clock_divider400Hz:inst6|out ; clock_divider400Hz:inst6|out ; 1.000        ; -0.040     ; 0.449      ;
; 0.508 ; fsm_lcd_parallel:inst|p_state.toggle_e4     ; fsm_lcd_parallel:inst|p_state.display_off   ; clock_divider400Hz:inst6|out ; clock_divider400Hz:inst6|out ; 1.000        ; -0.040     ; 0.439      ;
; 0.563 ; fsm_lcd_parallel:inst|p_state.reset2        ; fsm_lcd_parallel:inst|p_state.toggle_e2     ; clock_divider400Hz:inst6|out ; clock_divider400Hz:inst6|out ; 1.000        ; -0.040     ; 0.384      ;
; 0.568 ; fsm_lcd_parallel:inst|p_state.reset3        ; fsm_lcd_parallel:inst|p_state.toggle_e3     ; clock_divider400Hz:inst6|out ; clock_divider400Hz:inst6|out ; 1.000        ; -0.040     ; 0.379      ;
; 0.569 ; fsm_lcd_parallel:inst|p_state.display_on    ; fsm_lcd_parallel:inst|p_state.toggle_e7     ; clock_divider400Hz:inst6|out ; clock_divider400Hz:inst6|out ; 1.000        ; -0.040     ; 0.378      ;
; 0.569 ; fsm_lcd_parallel:inst|p_state.display_off   ; fsm_lcd_parallel:inst|p_state.toggle_e5     ; clock_divider400Hz:inst6|out ; clock_divider400Hz:inst6|out ; 1.000        ; -0.040     ; 0.378      ;
; 0.569 ; fsm_lcd_parallel:inst|p_state.reset1        ; fsm_lcd_parallel:inst|p_state.toggle_e1     ; clock_divider400Hz:inst6|out ; clock_divider400Hz:inst6|out ; 1.000        ; -0.040     ; 0.378      ;
; 0.571 ; fsm_lcd_parallel:inst|p_state.toggle_e1     ; fsm_lcd_parallel:inst|p_state.reset2        ; clock_divider400Hz:inst6|out ; clock_divider400Hz:inst6|out ; 1.000        ; -0.040     ; 0.376      ;
; 0.574 ; fsm_lcd_parallel:inst|p_state.func_set      ; fsm_lcd_parallel:inst|p_state.toggle_e4     ; clock_divider400Hz:inst6|out ; clock_divider400Hz:inst6|out ; 1.000        ; -0.040     ; 0.373      ;
; 0.574 ; fsm_lcd_parallel:inst|p_state.toggle_e2     ; fsm_lcd_parallel:inst|p_state.reset3        ; clock_divider400Hz:inst6|out ; clock_divider400Hz:inst6|out ; 1.000        ; -0.040     ; 0.373      ;
+-------+---------------------------------------------+---------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'inst5|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                      ;
+--------+-------------------------------------+-------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                             ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+-------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; -0.002 ; clock_divider400Hz:inst6|out        ; clock_divider400Hz:inst6|out        ; clock_divider400Hz:inst6|out                      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.020      ; 0.307      ;
; 0.160  ; clock_divider400Hz:inst6|clkr_10[3] ; clock_divider400Hz:inst6|clkr_10[3] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.043      ; 0.307      ;
; 0.160  ; clock_divider400Hz:inst6|clkr_10[2] ; clock_divider400Hz:inst6|clkr_10[2] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.043      ; 0.307      ;
; 0.160  ; clock_divider400Hz:inst6|clkr_10[1] ; clock_divider400Hz:inst6|clkr_10[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.043      ; 0.307      ;
; 0.167  ; clock_divider400Hz:inst6|clkr_10[0] ; clock_divider400Hz:inst6|clkr_10[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.043      ; 0.314      ;
; 0.243  ; clock_divider400Hz:inst6|clkr_10[3] ; clock_divider400Hz:inst6|clkr_10[2] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.043      ; 0.390      ;
; 0.243  ; clock_divider400Hz:inst6|clkr_10[3] ; clock_divider400Hz:inst6|clkr_10[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.043      ; 0.390      ;
; 0.257  ; clock_divider400Hz:inst6|clkr_10[0] ; clock_divider400Hz:inst6|clkr_10[3] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.043      ; 0.404      ;
; 0.276  ; clock_divider400Hz:inst6|clkr_10[1] ; clock_divider400Hz:inst6|clkr_10[2] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.043      ; 0.423      ;
; 0.277  ; clock_divider400Hz:inst6|clkr_10[1] ; clock_divider400Hz:inst6|clkr_10[3] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.043      ; 0.424      ;
; 0.278  ; clock_divider400Hz:inst6|clkr_10[2] ; clock_divider400Hz:inst6|clkr_10[3] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.043      ; 0.425      ;
; 0.279  ; clock_divider400Hz:inst6|clkr_10[0] ; clock_divider400Hz:inst6|clkr_10[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.043      ; 0.426      ;
; 0.329  ; clock_divider400Hz:inst6|clkr_10[2] ; clock_divider400Hz:inst6|clkr_10[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.043      ; 0.476      ;
; 0.345  ; clock_divider400Hz:inst6|clkr_10[1] ; clock_divider400Hz:inst6|out        ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.043      ; 0.492      ;
; 0.358  ; clock_divider400Hz:inst6|clkr_10[0] ; clock_divider400Hz:inst6|clkr_10[2] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.043      ; 0.505      ;
; 0.387  ; clock_divider400Hz:inst6|clkr_10[2] ; clock_divider400Hz:inst6|out        ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.043      ; 0.534      ;
; 0.505  ; clock_divider400Hz:inst6|out        ; clock_divider400Hz:inst6|out        ; clock_divider400Hz:inst6|out                      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.020      ; 0.314      ;
; 0.538  ; clock_divider400Hz:inst6|clkr_10[0] ; clock_divider400Hz:inst6|out        ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.043      ; 0.685      ;
; 0.554  ; clock_divider400Hz:inst6|clkr_10[3] ; clock_divider400Hz:inst6|out        ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.043      ; 0.701      ;
+--------+-------------------------------------+-------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clock_divider400Hz:inst6|out'                                                                                                                                                ;
+-------+---------------------------------------------+---------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                     ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+---------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; 0.170 ; fsm_lcd_parallel:inst|p_state.func_set      ; fsm_lcd_parallel:inst|p_state.toggle_e4     ; clock_divider400Hz:inst6|out ; clock_divider400Hz:inst6|out ; 0.000        ; 0.040      ; 0.314      ;
; 0.170 ; fsm_lcd_parallel:inst|p_state.toggle_e2     ; fsm_lcd_parallel:inst|p_state.reset3        ; clock_divider400Hz:inst6|out ; clock_divider400Hz:inst6|out ; 0.000        ; 0.040      ; 0.314      ;
; 0.172 ; fsm_lcd_parallel:inst|p_state.toggle_e1     ; fsm_lcd_parallel:inst|p_state.reset2        ; clock_divider400Hz:inst6|out ; clock_divider400Hz:inst6|out ; 0.000        ; 0.040      ; 0.316      ;
; 0.174 ; fsm_lcd_parallel:inst|p_state.display_on    ; fsm_lcd_parallel:inst|p_state.toggle_e7     ; clock_divider400Hz:inst6|out ; clock_divider400Hz:inst6|out ; 0.000        ; 0.040      ; 0.318      ;
; 0.174 ; fsm_lcd_parallel:inst|p_state.reset3        ; fsm_lcd_parallel:inst|p_state.toggle_e3     ; clock_divider400Hz:inst6|out ; clock_divider400Hz:inst6|out ; 0.000        ; 0.040      ; 0.318      ;
; 0.175 ; fsm_lcd_parallel:inst|p_state.display_off   ; fsm_lcd_parallel:inst|p_state.toggle_e5     ; clock_divider400Hz:inst6|out ; clock_divider400Hz:inst6|out ; 0.000        ; 0.040      ; 0.319      ;
; 0.181 ; fsm_lcd_parallel:inst|p_state.reset2        ; fsm_lcd_parallel:inst|p_state.toggle_e2     ; clock_divider400Hz:inst6|out ; clock_divider400Hz:inst6|out ; 0.000        ; 0.040      ; 0.325      ;
; 0.181 ; fsm_lcd_parallel:inst|p_state.reset1        ; fsm_lcd_parallel:inst|p_state.toggle_e1     ; clock_divider400Hz:inst6|out ; clock_divider400Hz:inst6|out ; 0.000        ; 0.040      ; 0.325      ;
; 0.244 ; fsm_lcd_parallel:inst|p_state.mode_set      ; fsm_lcd_parallel:inst|p_state.toggle_e8     ; clock_divider400Hz:inst6|out ; clock_divider400Hz:inst6|out ; 0.000        ; 0.041      ; 0.389      ;
; 0.245 ; fsm_lcd_parallel:inst|p_state.toggle_e4     ; fsm_lcd_parallel:inst|p_state.display_off   ; clock_divider400Hz:inst6|out ; clock_divider400Hz:inst6|out ; 0.000        ; 0.040      ; 0.389      ;
; 0.254 ; fsm_lcd_parallel:inst|p_state.toggle_e5     ; fsm_lcd_parallel:inst|p_state.display_clear ; clock_divider400Hz:inst6|out ; clock_divider400Hz:inst6|out ; 0.000        ; 0.040      ; 0.398      ;
; 0.255 ; fsm_lcd_parallel:inst|p_state.toggle_e7     ; fsm_lcd_parallel:inst|p_state.mode_set      ; clock_divider400Hz:inst6|out ; clock_divider400Hz:inst6|out ; 0.000        ; 0.040      ; 0.399      ;
; 0.255 ; fsm_lcd_parallel:inst|p_state.display_clear ; fsm_lcd_parallel:inst|p_state.toggle_e6     ; clock_divider400Hz:inst6|out ; clock_divider400Hz:inst6|out ; 0.000        ; 0.040      ; 0.399      ;
; 0.260 ; fsm_lcd_parallel:inst|p_state.toggle_e6     ; fsm_lcd_parallel:inst|p_state.display_on    ; clock_divider400Hz:inst6|out ; clock_divider400Hz:inst6|out ; 0.000        ; 0.040      ; 0.404      ;
; 0.273 ; fsm_lcd_parallel:inst|p_state.write_address ; fsm_lcd_parallel:inst|p_state.toggle_e9     ; clock_divider400Hz:inst6|out ; clock_divider400Hz:inst6|out ; 0.000        ; 0.040      ; 0.417      ;
; 0.316 ; fsm_lcd_parallel:inst|p_state.toggle_e9     ; fsm_lcd_parallel:inst|p_state.write_char    ; clock_divider400Hz:inst6|out ; clock_divider400Hz:inst6|out ; 0.000        ; 0.039      ; 0.459      ;
; 0.400 ; fsm_lcd_parallel:inst|p_state.write_char    ; fsm_lcd_parallel:inst|p_state.toggle_e10    ; clock_divider400Hz:inst6|out ; clock_divider400Hz:inst6|out ; 0.000        ; 0.041      ; 0.545      ;
; 0.405 ; fsm_lcd_parallel:inst|p_state.toggle_e3     ; fsm_lcd_parallel:inst|p_state.func_set      ; clock_divider400Hz:inst6|out ; clock_divider400Hz:inst6|out ; 0.000        ; 0.040      ; 0.549      ;
; 0.423 ; fsm_lcd_parallel:inst|p_state.toggle_e10    ; fsm_lcd_parallel:inst|p_state.write_address ; clock_divider400Hz:inst6|out ; clock_divider400Hz:inst6|out ; 0.000        ; 0.040      ; 0.567      ;
; 0.478 ; fsm_lcd_parallel:inst|p_state.toggle_e8     ; fsm_lcd_parallel:inst|p_state.write_address ; clock_divider400Hz:inst6|out ; clock_divider400Hz:inst6|out ; 0.000        ; 0.040      ; 0.622      ;
+-------+---------------------------------------------+---------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'KEY[3]'                                                                          ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; KEY[3] ; Rise       ; KEY[3]                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; KEY[3] ; Rise       ; ff1:inst3|lpm_ff:lpm_ff_component|dffs[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; KEY[3] ; Rise       ; ff1:inst3|lpm_ff:lpm_ff_component|dffs[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; KEY[3] ; Rise       ; ff1:inst3|lpm_ff:lpm_ff_component|dffs[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; KEY[3] ; Rise       ; ff1:inst3|lpm_ff:lpm_ff_component|dffs[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; KEY[3] ; Rise       ; ff1:inst3|lpm_ff:lpm_ff_component|dffs[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; KEY[3] ; Rise       ; ff1:inst3|lpm_ff:lpm_ff_component|dffs[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; KEY[3] ; Rise       ; ff1:inst3|lpm_ff:lpm_ff_component|dffs[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; KEY[3] ; Rise       ; ff1:inst3|lpm_ff:lpm_ff_component|dffs[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; KEY[3] ; Rise       ; ff1:inst4|lpm_ff:lpm_ff_component|dffs[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; KEY[3] ; Rise       ; ff1:inst4|lpm_ff:lpm_ff_component|dffs[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; KEY[3] ; Rise       ; ff1:inst4|lpm_ff:lpm_ff_component|dffs[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; KEY[3] ; Rise       ; ff1:inst4|lpm_ff:lpm_ff_component|dffs[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; KEY[3] ; Rise       ; ff1:inst4|lpm_ff:lpm_ff_component|dffs[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; KEY[3] ; Rise       ; ff1:inst4|lpm_ff:lpm_ff_component|dffs[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; KEY[3] ; Rise       ; ff1:inst4|lpm_ff:lpm_ff_component|dffs[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; KEY[3] ; Rise       ; ff1:inst4|lpm_ff:lpm_ff_component|dffs[7] ;
; -0.136 ; 0.019        ; 0.155          ; Low Pulse Width  ; KEY[3] ; Rise       ; ff1:inst4|lpm_ff:lpm_ff_component|dffs[5] ;
; -0.135 ; 0.020        ; 0.155          ; Low Pulse Width  ; KEY[3] ; Rise       ; ff1:inst4|lpm_ff:lpm_ff_component|dffs[6] ;
; -0.134 ; 0.021        ; 0.155          ; Low Pulse Width  ; KEY[3] ; Rise       ; ff1:inst4|lpm_ff:lpm_ff_component|dffs[0] ;
; -0.134 ; 0.021        ; 0.155          ; Low Pulse Width  ; KEY[3] ; Rise       ; ff1:inst4|lpm_ff:lpm_ff_component|dffs[1] ;
; -0.134 ; 0.021        ; 0.155          ; Low Pulse Width  ; KEY[3] ; Rise       ; ff1:inst4|lpm_ff:lpm_ff_component|dffs[2] ;
; -0.134 ; 0.021        ; 0.155          ; Low Pulse Width  ; KEY[3] ; Rise       ; ff1:inst4|lpm_ff:lpm_ff_component|dffs[3] ;
; -0.134 ; 0.021        ; 0.155          ; Low Pulse Width  ; KEY[3] ; Rise       ; ff1:inst4|lpm_ff:lpm_ff_component|dffs[4] ;
; -0.134 ; 0.021        ; 0.155          ; Low Pulse Width  ; KEY[3] ; Rise       ; ff1:inst4|lpm_ff:lpm_ff_component|dffs[7] ;
; -0.114 ; 0.070        ; 0.184          ; Low Pulse Width  ; KEY[3] ; Rise       ; ff1:inst3|lpm_ff:lpm_ff_component|dffs[6] ;
; -0.114 ; 0.070        ; 0.184          ; Low Pulse Width  ; KEY[3] ; Rise       ; ff1:inst3|lpm_ff:lpm_ff_component|dffs[7] ;
; -0.113 ; 0.071        ; 0.184          ; Low Pulse Width  ; KEY[3] ; Rise       ; ff1:inst3|lpm_ff:lpm_ff_component|dffs[0] ;
; -0.113 ; 0.071        ; 0.184          ; Low Pulse Width  ; KEY[3] ; Rise       ; ff1:inst3|lpm_ff:lpm_ff_component|dffs[1] ;
; -0.113 ; 0.071        ; 0.184          ; Low Pulse Width  ; KEY[3] ; Rise       ; ff1:inst3|lpm_ff:lpm_ff_component|dffs[2] ;
; -0.113 ; 0.071        ; 0.184          ; Low Pulse Width  ; KEY[3] ; Rise       ; ff1:inst3|lpm_ff:lpm_ff_component|dffs[3] ;
; -0.113 ; 0.071        ; 0.184          ; Low Pulse Width  ; KEY[3] ; Rise       ; ff1:inst3|lpm_ff:lpm_ff_component|dffs[4] ;
; -0.113 ; 0.071        ; 0.184          ; Low Pulse Width  ; KEY[3] ; Rise       ; ff1:inst3|lpm_ff:lpm_ff_component|dffs[5] ;
; 0.064  ; 0.064        ; 0.000          ; Low Pulse Width  ; KEY[3] ; Rise       ; inst4|lpm_ff_component|dffs[5]|clk        ;
; 0.065  ; 0.065        ; 0.000          ; Low Pulse Width  ; KEY[3] ; Rise       ; inst4|lpm_ff_component|dffs[6]|clk        ;
; 0.066  ; 0.066        ; 0.000          ; Low Pulse Width  ; KEY[3] ; Rise       ; inst3|lpm_ff_component|dffs[6]|clk        ;
; 0.066  ; 0.066        ; 0.000          ; Low Pulse Width  ; KEY[3] ; Rise       ; inst3|lpm_ff_component|dffs[7]|clk        ;
; 0.066  ; 0.066        ; 0.000          ; Low Pulse Width  ; KEY[3] ; Rise       ; inst4|lpm_ff_component|dffs[0]|clk        ;
; 0.066  ; 0.066        ; 0.000          ; Low Pulse Width  ; KEY[3] ; Rise       ; inst4|lpm_ff_component|dffs[1]|clk        ;
; 0.066  ; 0.066        ; 0.000          ; Low Pulse Width  ; KEY[3] ; Rise       ; inst4|lpm_ff_component|dffs[2]|clk        ;
; 0.066  ; 0.066        ; 0.000          ; Low Pulse Width  ; KEY[3] ; Rise       ; inst4|lpm_ff_component|dffs[3]|clk        ;
; 0.066  ; 0.066        ; 0.000          ; Low Pulse Width  ; KEY[3] ; Rise       ; inst4|lpm_ff_component|dffs[7]|clk        ;
; 0.067  ; 0.067        ; 0.000          ; Low Pulse Width  ; KEY[3] ; Rise       ; inst3|lpm_ff_component|dffs[0]|clk        ;
; 0.067  ; 0.067        ; 0.000          ; Low Pulse Width  ; KEY[3] ; Rise       ; inst3|lpm_ff_component|dffs[1]|clk        ;
; 0.067  ; 0.067        ; 0.000          ; Low Pulse Width  ; KEY[3] ; Rise       ; inst3|lpm_ff_component|dffs[2]|clk        ;
; 0.067  ; 0.067        ; 0.000          ; Low Pulse Width  ; KEY[3] ; Rise       ; inst3|lpm_ff_component|dffs[3]|clk        ;
; 0.067  ; 0.067        ; 0.000          ; Low Pulse Width  ; KEY[3] ; Rise       ; inst3|lpm_ff_component|dffs[4]|clk        ;
; 0.067  ; 0.067        ; 0.000          ; Low Pulse Width  ; KEY[3] ; Rise       ; inst3|lpm_ff_component|dffs[5]|clk        ;
; 0.067  ; 0.067        ; 0.000          ; Low Pulse Width  ; KEY[3] ; Rise       ; inst4|lpm_ff_component|dffs[4]|clk        ;
; 0.081  ; 0.081        ; 0.000          ; Low Pulse Width  ; KEY[3] ; Rise       ; inst7~clkctrl|inclk[0]                    ;
; 0.081  ; 0.081        ; 0.000          ; Low Pulse Width  ; KEY[3] ; Rise       ; inst7~clkctrl|outclk                      ;
; 0.082  ; 0.082        ; 0.000          ; Low Pulse Width  ; KEY[3] ; Rise       ; inst8~clkctrl|inclk[0]                    ;
; 0.082  ; 0.082        ; 0.000          ; Low Pulse Width  ; KEY[3] ; Rise       ; inst8~clkctrl|outclk                      ;
; 0.087  ; 0.087        ; 0.000          ; Low Pulse Width  ; KEY[3] ; Rise       ; inst7|datad                               ;
; 0.087  ; 0.087        ; 0.000          ; Low Pulse Width  ; KEY[3] ; Rise       ; inst8|datad                               ;
; 0.091  ; 0.091        ; 0.000          ; Low Pulse Width  ; KEY[3] ; Rise       ; inst8|combout                             ;
; 0.092  ; 0.092        ; 0.000          ; Low Pulse Width  ; KEY[3] ; Rise       ; inst7|combout                             ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; KEY[3] ; Rise       ; KEY[3]~input|o                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[3] ; Rise       ; KEY[3]~input|i                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[3] ; Rise       ; KEY[3]~input|i                            ;
; 0.711  ; 0.927        ; 0.216          ; High Pulse Width ; KEY[3] ; Rise       ; ff1:inst3|lpm_ff:lpm_ff_component|dffs[0] ;
; 0.711  ; 0.927        ; 0.216          ; High Pulse Width ; KEY[3] ; Rise       ; ff1:inst3|lpm_ff:lpm_ff_component|dffs[1] ;
; 0.711  ; 0.927        ; 0.216          ; High Pulse Width ; KEY[3] ; Rise       ; ff1:inst3|lpm_ff:lpm_ff_component|dffs[2] ;
; 0.711  ; 0.927        ; 0.216          ; High Pulse Width ; KEY[3] ; Rise       ; ff1:inst3|lpm_ff:lpm_ff_component|dffs[3] ;
; 0.711  ; 0.927        ; 0.216          ; High Pulse Width ; KEY[3] ; Rise       ; ff1:inst3|lpm_ff:lpm_ff_component|dffs[4] ;
; 0.711  ; 0.927        ; 0.216          ; High Pulse Width ; KEY[3] ; Rise       ; ff1:inst3|lpm_ff:lpm_ff_component|dffs[5] ;
; 0.711  ; 0.927        ; 0.216          ; High Pulse Width ; KEY[3] ; Rise       ; ff1:inst3|lpm_ff:lpm_ff_component|dffs[6] ;
; 0.711  ; 0.927        ; 0.216          ; High Pulse Width ; KEY[3] ; Rise       ; ff1:inst3|lpm_ff:lpm_ff_component|dffs[7] ;
; 0.822  ; 0.972        ; 0.150          ; High Pulse Width ; KEY[3] ; Rise       ; ff1:inst4|lpm_ff:lpm_ff_component|dffs[4] ;
; 0.823  ; 0.973        ; 0.150          ; High Pulse Width ; KEY[3] ; Rise       ; ff1:inst4|lpm_ff:lpm_ff_component|dffs[0] ;
; 0.823  ; 0.973        ; 0.150          ; High Pulse Width ; KEY[3] ; Rise       ; ff1:inst4|lpm_ff:lpm_ff_component|dffs[1] ;
; 0.823  ; 0.973        ; 0.150          ; High Pulse Width ; KEY[3] ; Rise       ; ff1:inst4|lpm_ff:lpm_ff_component|dffs[2] ;
; 0.823  ; 0.973        ; 0.150          ; High Pulse Width ; KEY[3] ; Rise       ; ff1:inst4|lpm_ff:lpm_ff_component|dffs[3] ;
; 0.823  ; 0.973        ; 0.150          ; High Pulse Width ; KEY[3] ; Rise       ; ff1:inst4|lpm_ff:lpm_ff_component|dffs[7] ;
; 0.824  ; 0.974        ; 0.150          ; High Pulse Width ; KEY[3] ; Rise       ; ff1:inst4|lpm_ff:lpm_ff_component|dffs[6] ;
; 0.825  ; 0.975        ; 0.150          ; High Pulse Width ; KEY[3] ; Rise       ; ff1:inst4|lpm_ff:lpm_ff_component|dffs[5] ;
; 0.877  ; 0.877        ; 0.000          ; High Pulse Width ; KEY[3] ; Rise       ; KEY[3]~input|o                            ;
; 0.908  ; 0.908        ; 0.000          ; High Pulse Width ; KEY[3] ; Rise       ; inst7|combout                             ;
; 0.908  ; 0.908        ; 0.000          ; High Pulse Width ; KEY[3] ; Rise       ; inst8|combout                             ;
; 0.912  ; 0.912        ; 0.000          ; High Pulse Width ; KEY[3] ; Rise       ; inst7|datad                               ;
; 0.913  ; 0.913        ; 0.000          ; High Pulse Width ; KEY[3] ; Rise       ; inst8|datad                               ;
; 0.917  ; 0.917        ; 0.000          ; High Pulse Width ; KEY[3] ; Rise       ; inst8~clkctrl|inclk[0]                    ;
; 0.917  ; 0.917        ; 0.000          ; High Pulse Width ; KEY[3] ; Rise       ; inst8~clkctrl|outclk                      ;
; 0.919  ; 0.919        ; 0.000          ; High Pulse Width ; KEY[3] ; Rise       ; inst7~clkctrl|inclk[0]                    ;
; 0.919  ; 0.919        ; 0.000          ; High Pulse Width ; KEY[3] ; Rise       ; inst7~clkctrl|outclk                      ;
; 0.933  ; 0.933        ; 0.000          ; High Pulse Width ; KEY[3] ; Rise       ; inst3|lpm_ff_component|dffs[0]|clk        ;
; 0.933  ; 0.933        ; 0.000          ; High Pulse Width ; KEY[3] ; Rise       ; inst3|lpm_ff_component|dffs[1]|clk        ;
; 0.933  ; 0.933        ; 0.000          ; High Pulse Width ; KEY[3] ; Rise       ; inst3|lpm_ff_component|dffs[2]|clk        ;
; 0.933  ; 0.933        ; 0.000          ; High Pulse Width ; KEY[3] ; Rise       ; inst3|lpm_ff_component|dffs[3]|clk        ;
; 0.933  ; 0.933        ; 0.000          ; High Pulse Width ; KEY[3] ; Rise       ; inst3|lpm_ff_component|dffs[4]|clk        ;
; 0.933  ; 0.933        ; 0.000          ; High Pulse Width ; KEY[3] ; Rise       ; inst3|lpm_ff_component|dffs[5]|clk        ;
; 0.933  ; 0.933        ; 0.000          ; High Pulse Width ; KEY[3] ; Rise       ; inst3|lpm_ff_component|dffs[6]|clk        ;
; 0.933  ; 0.933        ; 0.000          ; High Pulse Width ; KEY[3] ; Rise       ; inst3|lpm_ff_component|dffs[7]|clk        ;
; 0.933  ; 0.933        ; 0.000          ; High Pulse Width ; KEY[3] ; Rise       ; inst4|lpm_ff_component|dffs[0]|clk        ;
; 0.933  ; 0.933        ; 0.000          ; High Pulse Width ; KEY[3] ; Rise       ; inst4|lpm_ff_component|dffs[1]|clk        ;
; 0.933  ; 0.933        ; 0.000          ; High Pulse Width ; KEY[3] ; Rise       ; inst4|lpm_ff_component|dffs[2]|clk        ;
; 0.933  ; 0.933        ; 0.000          ; High Pulse Width ; KEY[3] ; Rise       ; inst4|lpm_ff_component|dffs[3]|clk        ;
; 0.933  ; 0.933        ; 0.000          ; High Pulse Width ; KEY[3] ; Rise       ; inst4|lpm_ff_component|dffs[4]|clk        ;
; 0.933  ; 0.933        ; 0.000          ; High Pulse Width ; KEY[3] ; Rise       ; inst4|lpm_ff_component|dffs[7]|clk        ;
; 0.934  ; 0.934        ; 0.000          ; High Pulse Width ; KEY[3] ; Rise       ; inst4|lpm_ff_component|dffs[6]|clk        ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clock_divider400Hz:inst6|out'                                                                            ;
+--------+--------------+----------------+------------------+------------------------------+------------+---------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                        ; Clock Edge ; Target                                      ;
+--------+--------------+----------------+------------------+------------------------------+------------+---------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider400Hz:inst6|out ; Rise       ; fsm_lcd_parallel:inst|p_state.display_clear ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider400Hz:inst6|out ; Rise       ; fsm_lcd_parallel:inst|p_state.display_off   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider400Hz:inst6|out ; Rise       ; fsm_lcd_parallel:inst|p_state.display_on    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider400Hz:inst6|out ; Rise       ; fsm_lcd_parallel:inst|p_state.func_set      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider400Hz:inst6|out ; Rise       ; fsm_lcd_parallel:inst|p_state.mode_set      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider400Hz:inst6|out ; Rise       ; fsm_lcd_parallel:inst|p_state.reset1        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider400Hz:inst6|out ; Rise       ; fsm_lcd_parallel:inst|p_state.reset2        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider400Hz:inst6|out ; Rise       ; fsm_lcd_parallel:inst|p_state.reset3        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider400Hz:inst6|out ; Rise       ; fsm_lcd_parallel:inst|p_state.toggle_e1     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider400Hz:inst6|out ; Rise       ; fsm_lcd_parallel:inst|p_state.toggle_e10    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider400Hz:inst6|out ; Rise       ; fsm_lcd_parallel:inst|p_state.toggle_e2     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider400Hz:inst6|out ; Rise       ; fsm_lcd_parallel:inst|p_state.toggle_e3     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider400Hz:inst6|out ; Rise       ; fsm_lcd_parallel:inst|p_state.toggle_e4     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider400Hz:inst6|out ; Rise       ; fsm_lcd_parallel:inst|p_state.toggle_e5     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider400Hz:inst6|out ; Rise       ; fsm_lcd_parallel:inst|p_state.toggle_e6     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider400Hz:inst6|out ; Rise       ; fsm_lcd_parallel:inst|p_state.toggle_e7     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider400Hz:inst6|out ; Rise       ; fsm_lcd_parallel:inst|p_state.toggle_e8     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider400Hz:inst6|out ; Rise       ; fsm_lcd_parallel:inst|p_state.toggle_e9     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider400Hz:inst6|out ; Rise       ; fsm_lcd_parallel:inst|p_state.write_address ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider400Hz:inst6|out ; Rise       ; fsm_lcd_parallel:inst|p_state.write_char    ;
; 0.273  ; 0.457        ; 0.184          ; Low Pulse Width  ; clock_divider400Hz:inst6|out ; Rise       ; fsm_lcd_parallel:inst|p_state.display_clear ;
; 0.273  ; 0.457        ; 0.184          ; Low Pulse Width  ; clock_divider400Hz:inst6|out ; Rise       ; fsm_lcd_parallel:inst|p_state.display_off   ;
; 0.273  ; 0.457        ; 0.184          ; Low Pulse Width  ; clock_divider400Hz:inst6|out ; Rise       ; fsm_lcd_parallel:inst|p_state.display_on    ;
; 0.273  ; 0.457        ; 0.184          ; Low Pulse Width  ; clock_divider400Hz:inst6|out ; Rise       ; fsm_lcd_parallel:inst|p_state.func_set      ;
; 0.273  ; 0.457        ; 0.184          ; Low Pulse Width  ; clock_divider400Hz:inst6|out ; Rise       ; fsm_lcd_parallel:inst|p_state.mode_set      ;
; 0.273  ; 0.457        ; 0.184          ; Low Pulse Width  ; clock_divider400Hz:inst6|out ; Rise       ; fsm_lcd_parallel:inst|p_state.reset1        ;
; 0.273  ; 0.457        ; 0.184          ; Low Pulse Width  ; clock_divider400Hz:inst6|out ; Rise       ; fsm_lcd_parallel:inst|p_state.reset2        ;
; 0.273  ; 0.457        ; 0.184          ; Low Pulse Width  ; clock_divider400Hz:inst6|out ; Rise       ; fsm_lcd_parallel:inst|p_state.reset3        ;
; 0.273  ; 0.457        ; 0.184          ; Low Pulse Width  ; clock_divider400Hz:inst6|out ; Rise       ; fsm_lcd_parallel:inst|p_state.toggle_e1     ;
; 0.273  ; 0.457        ; 0.184          ; Low Pulse Width  ; clock_divider400Hz:inst6|out ; Rise       ; fsm_lcd_parallel:inst|p_state.toggle_e10    ;
; 0.273  ; 0.457        ; 0.184          ; Low Pulse Width  ; clock_divider400Hz:inst6|out ; Rise       ; fsm_lcd_parallel:inst|p_state.toggle_e2     ;
; 0.273  ; 0.457        ; 0.184          ; Low Pulse Width  ; clock_divider400Hz:inst6|out ; Rise       ; fsm_lcd_parallel:inst|p_state.toggle_e3     ;
; 0.273  ; 0.457        ; 0.184          ; Low Pulse Width  ; clock_divider400Hz:inst6|out ; Rise       ; fsm_lcd_parallel:inst|p_state.toggle_e4     ;
; 0.273  ; 0.457        ; 0.184          ; Low Pulse Width  ; clock_divider400Hz:inst6|out ; Rise       ; fsm_lcd_parallel:inst|p_state.toggle_e5     ;
; 0.273  ; 0.457        ; 0.184          ; Low Pulse Width  ; clock_divider400Hz:inst6|out ; Rise       ; fsm_lcd_parallel:inst|p_state.toggle_e6     ;
; 0.273  ; 0.457        ; 0.184          ; Low Pulse Width  ; clock_divider400Hz:inst6|out ; Rise       ; fsm_lcd_parallel:inst|p_state.toggle_e7     ;
; 0.273  ; 0.457        ; 0.184          ; Low Pulse Width  ; clock_divider400Hz:inst6|out ; Rise       ; fsm_lcd_parallel:inst|p_state.toggle_e8     ;
; 0.273  ; 0.457        ; 0.184          ; Low Pulse Width  ; clock_divider400Hz:inst6|out ; Rise       ; fsm_lcd_parallel:inst|p_state.toggle_e9     ;
; 0.273  ; 0.457        ; 0.184          ; Low Pulse Width  ; clock_divider400Hz:inst6|out ; Rise       ; fsm_lcd_parallel:inst|p_state.write_address ;
; 0.273  ; 0.457        ; 0.184          ; Low Pulse Width  ; clock_divider400Hz:inst6|out ; Rise       ; fsm_lcd_parallel:inst|p_state.write_char    ;
; 0.323  ; 0.539        ; 0.216          ; High Pulse Width ; clock_divider400Hz:inst6|out ; Rise       ; fsm_lcd_parallel:inst|p_state.display_clear ;
; 0.323  ; 0.539        ; 0.216          ; High Pulse Width ; clock_divider400Hz:inst6|out ; Rise       ; fsm_lcd_parallel:inst|p_state.display_off   ;
; 0.323  ; 0.539        ; 0.216          ; High Pulse Width ; clock_divider400Hz:inst6|out ; Rise       ; fsm_lcd_parallel:inst|p_state.display_on    ;
; 0.323  ; 0.539        ; 0.216          ; High Pulse Width ; clock_divider400Hz:inst6|out ; Rise       ; fsm_lcd_parallel:inst|p_state.func_set      ;
; 0.323  ; 0.539        ; 0.216          ; High Pulse Width ; clock_divider400Hz:inst6|out ; Rise       ; fsm_lcd_parallel:inst|p_state.mode_set      ;
; 0.323  ; 0.539        ; 0.216          ; High Pulse Width ; clock_divider400Hz:inst6|out ; Rise       ; fsm_lcd_parallel:inst|p_state.reset1        ;
; 0.323  ; 0.539        ; 0.216          ; High Pulse Width ; clock_divider400Hz:inst6|out ; Rise       ; fsm_lcd_parallel:inst|p_state.reset2        ;
; 0.323  ; 0.539        ; 0.216          ; High Pulse Width ; clock_divider400Hz:inst6|out ; Rise       ; fsm_lcd_parallel:inst|p_state.reset3        ;
; 0.323  ; 0.539        ; 0.216          ; High Pulse Width ; clock_divider400Hz:inst6|out ; Rise       ; fsm_lcd_parallel:inst|p_state.toggle_e1     ;
; 0.323  ; 0.539        ; 0.216          ; High Pulse Width ; clock_divider400Hz:inst6|out ; Rise       ; fsm_lcd_parallel:inst|p_state.toggle_e10    ;
; 0.323  ; 0.539        ; 0.216          ; High Pulse Width ; clock_divider400Hz:inst6|out ; Rise       ; fsm_lcd_parallel:inst|p_state.toggle_e2     ;
; 0.323  ; 0.539        ; 0.216          ; High Pulse Width ; clock_divider400Hz:inst6|out ; Rise       ; fsm_lcd_parallel:inst|p_state.toggle_e3     ;
; 0.323  ; 0.539        ; 0.216          ; High Pulse Width ; clock_divider400Hz:inst6|out ; Rise       ; fsm_lcd_parallel:inst|p_state.toggle_e4     ;
; 0.323  ; 0.539        ; 0.216          ; High Pulse Width ; clock_divider400Hz:inst6|out ; Rise       ; fsm_lcd_parallel:inst|p_state.toggle_e5     ;
; 0.323  ; 0.539        ; 0.216          ; High Pulse Width ; clock_divider400Hz:inst6|out ; Rise       ; fsm_lcd_parallel:inst|p_state.toggle_e6     ;
; 0.323  ; 0.539        ; 0.216          ; High Pulse Width ; clock_divider400Hz:inst6|out ; Rise       ; fsm_lcd_parallel:inst|p_state.toggle_e7     ;
; 0.323  ; 0.539        ; 0.216          ; High Pulse Width ; clock_divider400Hz:inst6|out ; Rise       ; fsm_lcd_parallel:inst|p_state.toggle_e8     ;
; 0.323  ; 0.539        ; 0.216          ; High Pulse Width ; clock_divider400Hz:inst6|out ; Rise       ; fsm_lcd_parallel:inst|p_state.toggle_e9     ;
; 0.323  ; 0.539        ; 0.216          ; High Pulse Width ; clock_divider400Hz:inst6|out ; Rise       ; fsm_lcd_parallel:inst|p_state.write_address ;
; 0.323  ; 0.539        ; 0.216          ; High Pulse Width ; clock_divider400Hz:inst6|out ; Rise       ; fsm_lcd_parallel:inst|p_state.write_char    ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; clock_divider400Hz:inst6|out ; Rise       ; inst|p_state.display_clear|clk              ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; clock_divider400Hz:inst6|out ; Rise       ; inst|p_state.display_off|clk                ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; clock_divider400Hz:inst6|out ; Rise       ; inst|p_state.display_on|clk                 ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; clock_divider400Hz:inst6|out ; Rise       ; inst|p_state.func_set|clk                   ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; clock_divider400Hz:inst6|out ; Rise       ; inst|p_state.mode_set|clk                   ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; clock_divider400Hz:inst6|out ; Rise       ; inst|p_state.reset1|clk                     ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; clock_divider400Hz:inst6|out ; Rise       ; inst|p_state.reset2|clk                     ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; clock_divider400Hz:inst6|out ; Rise       ; inst|p_state.reset3|clk                     ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; clock_divider400Hz:inst6|out ; Rise       ; inst|p_state.toggle_e10|clk                 ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; clock_divider400Hz:inst6|out ; Rise       ; inst|p_state.toggle_e1|clk                  ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; clock_divider400Hz:inst6|out ; Rise       ; inst|p_state.toggle_e2|clk                  ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; clock_divider400Hz:inst6|out ; Rise       ; inst|p_state.toggle_e3|clk                  ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; clock_divider400Hz:inst6|out ; Rise       ; inst|p_state.toggle_e4|clk                  ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; clock_divider400Hz:inst6|out ; Rise       ; inst|p_state.toggle_e5|clk                  ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; clock_divider400Hz:inst6|out ; Rise       ; inst|p_state.toggle_e6|clk                  ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; clock_divider400Hz:inst6|out ; Rise       ; inst|p_state.toggle_e7|clk                  ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; clock_divider400Hz:inst6|out ; Rise       ; inst|p_state.toggle_e8|clk                  ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; clock_divider400Hz:inst6|out ; Rise       ; inst|p_state.toggle_e9|clk                  ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; clock_divider400Hz:inst6|out ; Rise       ; inst|p_state.write_address|clk              ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; clock_divider400Hz:inst6|out ; Rise       ; inst|p_state.write_char|clk                 ;
; 0.468  ; 0.468        ; 0.000          ; Low Pulse Width  ; clock_divider400Hz:inst6|out ; Rise       ; inst6|out~clkctrl|inclk[0]                  ;
; 0.468  ; 0.468        ; 0.000          ; Low Pulse Width  ; clock_divider400Hz:inst6|out ; Rise       ; inst6|out~clkctrl|outclk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_divider400Hz:inst6|out ; Rise       ; inst6|out|q                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_divider400Hz:inst6|out ; Rise       ; inst6|out|q                                 ;
; 0.531  ; 0.531        ; 0.000          ; High Pulse Width ; clock_divider400Hz:inst6|out ; Rise       ; inst6|out~clkctrl|inclk[0]                  ;
; 0.531  ; 0.531        ; 0.000          ; High Pulse Width ; clock_divider400Hz:inst6|out ; Rise       ; inst6|out~clkctrl|outclk                    ;
; 0.545  ; 0.545        ; 0.000          ; High Pulse Width ; clock_divider400Hz:inst6|out ; Rise       ; inst|p_state.display_clear|clk              ;
; 0.545  ; 0.545        ; 0.000          ; High Pulse Width ; clock_divider400Hz:inst6|out ; Rise       ; inst|p_state.display_off|clk                ;
; 0.545  ; 0.545        ; 0.000          ; High Pulse Width ; clock_divider400Hz:inst6|out ; Rise       ; inst|p_state.display_on|clk                 ;
; 0.545  ; 0.545        ; 0.000          ; High Pulse Width ; clock_divider400Hz:inst6|out ; Rise       ; inst|p_state.func_set|clk                   ;
; 0.545  ; 0.545        ; 0.000          ; High Pulse Width ; clock_divider400Hz:inst6|out ; Rise       ; inst|p_state.mode_set|clk                   ;
; 0.545  ; 0.545        ; 0.000          ; High Pulse Width ; clock_divider400Hz:inst6|out ; Rise       ; inst|p_state.reset1|clk                     ;
; 0.545  ; 0.545        ; 0.000          ; High Pulse Width ; clock_divider400Hz:inst6|out ; Rise       ; inst|p_state.reset2|clk                     ;
; 0.545  ; 0.545        ; 0.000          ; High Pulse Width ; clock_divider400Hz:inst6|out ; Rise       ; inst|p_state.reset3|clk                     ;
; 0.545  ; 0.545        ; 0.000          ; High Pulse Width ; clock_divider400Hz:inst6|out ; Rise       ; inst|p_state.toggle_e10|clk                 ;
; 0.545  ; 0.545        ; 0.000          ; High Pulse Width ; clock_divider400Hz:inst6|out ; Rise       ; inst|p_state.toggle_e1|clk                  ;
; 0.545  ; 0.545        ; 0.000          ; High Pulse Width ; clock_divider400Hz:inst6|out ; Rise       ; inst|p_state.toggle_e2|clk                  ;
; 0.545  ; 0.545        ; 0.000          ; High Pulse Width ; clock_divider400Hz:inst6|out ; Rise       ; inst|p_state.toggle_e3|clk                  ;
; 0.545  ; 0.545        ; 0.000          ; High Pulse Width ; clock_divider400Hz:inst6|out ; Rise       ; inst|p_state.toggle_e4|clk                  ;
; 0.545  ; 0.545        ; 0.000          ; High Pulse Width ; clock_divider400Hz:inst6|out ; Rise       ; inst|p_state.toggle_e5|clk                  ;
+--------+--------------+----------------+------------------+------------------------------+------------+---------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'                                                                                            ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                      ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------------------------+
; 9.401  ; 9.401        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0]           ;
; 9.401  ; 9.401        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst5|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.447  ; 9.447        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                                            ;
; 9.450  ; 9.450        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst5|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|i                                            ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|i                                            ;
; 10.550 ; 10.550       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst5|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.553 ; 10.553       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                                            ;
; 10.598 ; 10.598       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0]           ;
; 10.598 ; 10.598       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst5|altpll_component|auto_generated|pll1|observablevcoout ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                                    ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'inst5|altpll_component|auto_generated|pll1|clk[0]'                                                                                                            ;
+------------+--------------+----------------+------------------+---------------------------------------------------+------------+-------------------------------------------------------------------------+
; Slack      ; Actual Width ; Required Width ; Type             ; Clock                                             ; Clock Edge ; Target                                                                  ;
+------------+--------------+----------------+------------------+---------------------------------------------------+------------+-------------------------------------------------------------------------+
; 124999.780 ; 124999.996   ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider400Hz:inst6|clkr_10[0]                                     ;
; 124999.780 ; 124999.996   ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider400Hz:inst6|clkr_10[1]                                     ;
; 124999.780 ; 124999.996   ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider400Hz:inst6|clkr_10[2]                                     ;
; 124999.780 ; 124999.996   ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider400Hz:inst6|clkr_10[3]                                     ;
; 124999.780 ; 124999.996   ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider400Hz:inst6|out                                            ;
; 124999.818 ; 125000.002   ; 0.184          ; Low Pulse Width  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider400Hz:inst6|clkr_10[0]                                     ;
; 124999.818 ; 125000.002   ; 0.184          ; Low Pulse Width  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider400Hz:inst6|clkr_10[1]                                     ;
; 124999.818 ; 125000.002   ; 0.184          ; Low Pulse Width  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider400Hz:inst6|clkr_10[2]                                     ;
; 124999.818 ; 125000.002   ; 0.184          ; Low Pulse Width  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider400Hz:inst6|clkr_10[3]                                     ;
; 124999.818 ; 125000.002   ; 0.184          ; Low Pulse Width  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider400Hz:inst6|out                                            ;
; 124999.988 ; 124999.988   ; 0.000          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 124999.988 ; 124999.988   ; 0.000          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 124999.998 ; 124999.998   ; 0.000          ; Low Pulse Width  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst6|clkr_10[0]|clk                                                    ;
; 124999.998 ; 124999.998   ; 0.000          ; Low Pulse Width  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst6|clkr_10[1]|clk                                                    ;
; 124999.998 ; 124999.998   ; 0.000          ; Low Pulse Width  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst6|clkr_10[2]|clk                                                    ;
; 124999.998 ; 124999.998   ; 0.000          ; Low Pulse Width  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst6|clkr_10[3]|clk                                                    ;
; 124999.998 ; 124999.998   ; 0.000          ; Low Pulse Width  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst6|out|clk                                                           ;
; 125000.002 ; 125000.002   ; 0.000          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst6|clkr_10[0]|clk                                                    ;
; 125000.002 ; 125000.002   ; 0.000          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst6|clkr_10[1]|clk                                                    ;
; 125000.002 ; 125000.002   ; 0.000          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst6|clkr_10[2]|clk                                                    ;
; 125000.002 ; 125000.002   ; 0.000          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst6|clkr_10[3]|clk                                                    ;
; 125000.002 ; 125000.002   ; 0.000          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst6|out|clk                                                           ;
; 125000.012 ; 125000.012   ; 0.000          ; Low Pulse Width  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 125000.012 ; 125000.012   ; 0.000          ; Low Pulse Width  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 249998.000 ; 250000.000   ; 2.000          ; Min Period       ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider400Hz:inst6|clkr_10[0]                                     ;
; 249998.000 ; 250000.000   ; 2.000          ; Min Period       ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider400Hz:inst6|clkr_10[1]                                     ;
; 249998.000 ; 250000.000   ; 2.000          ; Min Period       ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider400Hz:inst6|clkr_10[2]                                     ;
; 249998.000 ; 250000.000   ; 2.000          ; Min Period       ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider400Hz:inst6|clkr_10[3]                                     ;
; 249998.000 ; 250000.000   ; 2.000          ; Min Period       ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider400Hz:inst6|out                                            ;
+------------+--------------+----------------+------------------+---------------------------------------------------+------------+-------------------------------------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SW[*]     ; KEY[3]     ; -0.896 ; -0.426 ; Rise       ; KEY[3]          ;
;  SW[0]    ; KEY[3]     ; -1.305 ; -0.905 ; Rise       ; KEY[3]          ;
;  SW[1]    ; KEY[3]     ; -1.238 ; -0.824 ; Rise       ; KEY[3]          ;
;  SW[2]    ; KEY[3]     ; -1.231 ; -0.816 ; Rise       ; KEY[3]          ;
;  SW[3]    ; KEY[3]     ; -1.211 ; -0.796 ; Rise       ; KEY[3]          ;
;  SW[4]    ; KEY[3]     ; -1.239 ; -0.818 ; Rise       ; KEY[3]          ;
;  SW[5]    ; KEY[3]     ; -1.046 ; -0.609 ; Rise       ; KEY[3]          ;
;  SW[6]    ; KEY[3]     ; -0.896 ; -0.426 ; Rise       ; KEY[3]          ;
;  SW[7]    ; KEY[3]     ; -0.925 ; -0.486 ; Rise       ; KEY[3]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Hold Times                                                            ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; SW[*]     ; KEY[3]     ; 1.774 ; 1.398 ; Rise       ; KEY[3]          ;
;  SW[0]    ; KEY[3]     ; 1.734 ; 1.358 ; Rise       ; KEY[3]          ;
;  SW[1]    ; KEY[3]     ; 1.754 ; 1.378 ; Rise       ; KEY[3]          ;
;  SW[2]    ; KEY[3]     ; 1.748 ; 1.372 ; Rise       ; KEY[3]          ;
;  SW[3]    ; KEY[3]     ; 1.760 ; 1.384 ; Rise       ; KEY[3]          ;
;  SW[4]    ; KEY[3]     ; 1.727 ; 1.351 ; Rise       ; KEY[3]          ;
;  SW[5]    ; KEY[3]     ; 1.769 ; 1.393 ; Rise       ; KEY[3]          ;
;  SW[6]    ; KEY[3]     ; 1.774 ; 1.398 ; Rise       ; KEY[3]          ;
;  SW[7]    ; KEY[3]     ; 1.748 ; 1.372 ; Rise       ; KEY[3]          ;
+-----------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                   ;
+--------------+------------------------------+-------+-------+------------+------------------------------+
; Data Port    ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+--------------+------------------------------+-------+-------+------------+------------------------------+
; LCD_DATA[*]  ; KEY[3]                       ; 9.476 ; 9.916 ; Rise       ; KEY[3]                       ;
;  LCD_DATA[0] ; KEY[3]                       ; 6.932 ; 7.239 ; Rise       ; KEY[3]                       ;
;  LCD_DATA[1] ; KEY[3]                       ; 7.166 ; 7.503 ; Rise       ; KEY[3]                       ;
;  LCD_DATA[2] ; KEY[3]                       ; 9.476 ; 9.916 ; Rise       ; KEY[3]                       ;
;  LCD_DATA[3] ; KEY[3]                       ; 7.128 ; 7.444 ; Rise       ; KEY[3]                       ;
;  LCD_DATA[4] ; KEY[3]                       ; 7.234 ; 7.584 ; Rise       ; KEY[3]                       ;
;  LCD_DATA[5] ; KEY[3]                       ; 7.216 ; 7.599 ; Rise       ; KEY[3]                       ;
;  LCD_DATA[6] ; KEY[3]                       ; 9.014 ; 9.562 ; Rise       ; KEY[3]                       ;
;  LCD_DATA[7] ; KEY[3]                       ; 7.860 ; 7.910 ; Rise       ; KEY[3]                       ;
; LCD_DATA[*]  ; clock_divider400Hz:inst6|out ; 8.666 ; 9.205 ; Rise       ; clock_divider400Hz:inst6|out ;
;  LCD_DATA[0] ; clock_divider400Hz:inst6|out ; 6.351 ; 6.758 ; Rise       ; clock_divider400Hz:inst6|out ;
;  LCD_DATA[1] ; clock_divider400Hz:inst6|out ; 6.397 ; 6.826 ; Rise       ; clock_divider400Hz:inst6|out ;
;  LCD_DATA[2] ; clock_divider400Hz:inst6|out ; 8.666 ; 9.151 ; Rise       ; clock_divider400Hz:inst6|out ;
;  LCD_DATA[3] ; clock_divider400Hz:inst6|out ; 6.722 ; 7.162 ; Rise       ; clock_divider400Hz:inst6|out ;
;  LCD_DATA[4] ; clock_divider400Hz:inst6|out ; 6.792 ; 6.973 ; Rise       ; clock_divider400Hz:inst6|out ;
;  LCD_DATA[5] ; clock_divider400Hz:inst6|out ; 6.620 ; 6.822 ; Rise       ; clock_divider400Hz:inst6|out ;
;  LCD_DATA[6] ; clock_divider400Hz:inst6|out ; 8.550 ; 9.205 ; Rise       ; clock_divider400Hz:inst6|out ;
;  LCD_DATA[7] ; clock_divider400Hz:inst6|out ; 7.585 ; 7.758 ; Rise       ; clock_divider400Hz:inst6|out ;
; LCD_EN       ; clock_divider400Hz:inst6|out ; 7.074 ; 7.515 ; Rise       ; clock_divider400Hz:inst6|out ;
; LCD_RS       ; clock_divider400Hz:inst6|out ; 7.188 ; 7.699 ; Rise       ; clock_divider400Hz:inst6|out ;
+--------------+------------------------------+-------+-------+------------+------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                           ;
+--------------+------------------------------+-------+-------+------------+------------------------------+
; Data Port    ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+--------------+------------------------------+-------+-------+------------+------------------------------+
; LCD_DATA[*]  ; KEY[3]                       ; 5.841 ; 6.081 ; Rise       ; KEY[3]                       ;
;  LCD_DATA[0] ; KEY[3]                       ; 5.985 ; 6.228 ; Rise       ; KEY[3]                       ;
;  LCD_DATA[1] ; KEY[3]                       ; 5.841 ; 6.081 ; Rise       ; KEY[3]                       ;
;  LCD_DATA[2] ; KEY[3]                       ; 8.530 ; 8.900 ; Rise       ; KEY[3]                       ;
;  LCD_DATA[3] ; KEY[3]                       ; 6.552 ; 6.853 ; Rise       ; KEY[3]                       ;
;  LCD_DATA[4] ; KEY[3]                       ; 6.181 ; 6.450 ; Rise       ; KEY[3]                       ;
;  LCD_DATA[5] ; KEY[3]                       ; 6.017 ; 6.307 ; Rise       ; KEY[3]                       ;
;  LCD_DATA[6] ; KEY[3]                       ; 8.039 ; 8.521 ; Rise       ; KEY[3]                       ;
;  LCD_DATA[7] ; KEY[3]                       ; 7.167 ; 7.178 ; Rise       ; KEY[3]                       ;
; LCD_DATA[*]  ; clock_divider400Hz:inst6|out ; 5.168 ; 5.439 ; Rise       ; clock_divider400Hz:inst6|out ;
;  LCD_DATA[0] ; clock_divider400Hz:inst6|out ; 5.168 ; 5.439 ; Rise       ; clock_divider400Hz:inst6|out ;
;  LCD_DATA[1] ; clock_divider400Hz:inst6|out ; 5.292 ; 5.584 ; Rise       ; clock_divider400Hz:inst6|out ;
;  LCD_DATA[2] ; clock_divider400Hz:inst6|out ; 8.030 ; 8.400 ; Rise       ; clock_divider400Hz:inst6|out ;
;  LCD_DATA[3] ; clock_divider400Hz:inst6|out ; 5.928 ; 6.254 ; Rise       ; clock_divider400Hz:inst6|out ;
;  LCD_DATA[4] ; clock_divider400Hz:inst6|out ; 5.677 ; 5.982 ; Rise       ; clock_divider400Hz:inst6|out ;
;  LCD_DATA[5] ; clock_divider400Hz:inst6|out ; 5.516 ; 5.842 ; Rise       ; clock_divider400Hz:inst6|out ;
;  LCD_DATA[6] ; clock_divider400Hz:inst6|out ; 7.909 ; 8.454 ; Rise       ; clock_divider400Hz:inst6|out ;
;  LCD_DATA[7] ; clock_divider400Hz:inst6|out ; 7.040 ; 7.114 ; Rise       ; clock_divider400Hz:inst6|out ;
; LCD_EN       ; clock_divider400Hz:inst6|out ; 6.223 ; 6.586 ; Rise       ; clock_divider400Hz:inst6|out ;
; LCD_RS       ; clock_divider400Hz:inst6|out ; 6.621 ; 7.043 ; Rise       ; clock_divider400Hz:inst6|out ;
+--------------+------------------------------+-------+-------+------------+------------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                             ;
+----------------------------------------------------+--------+--------+----------+---------+---------------------+
; Clock                                              ; Setup  ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------------------------------------+--------+--------+----------+---------+---------------------+
; Worst-case Slack                                   ; -0.608 ; -0.267 ; N/A      ; N/A     ; -3.000              ;
;  CLOCK_50                                          ; N/A    ; N/A    ; N/A      ; N/A     ; 9.401               ;
;  KEY[3]                                            ; N/A    ; N/A    ; N/A      ; N/A     ; -3.000              ;
;  clock_divider400Hz:inst6|out                      ; -0.608 ; 0.170  ; N/A      ; N/A     ; -1.285              ;
;  inst5|altpll_component|auto_generated|pll1|clk[0] ; -0.240 ; -0.267 ; N/A      ; N/A     ; 124999.708          ;
; Design-wide TNS                                    ; -2.332 ; -0.267 ; 0.0      ; 0.0     ; -49.26              ;
;  CLOCK_50                                          ; N/A    ; N/A    ; N/A      ; N/A     ; 0.000               ;
;  KEY[3]                                            ; N/A    ; N/A    ; N/A      ; N/A     ; -23.560             ;
;  clock_divider400Hz:inst6|out                      ; -2.092 ; 0.000  ; N/A      ; N/A     ; -25.700             ;
;  inst5|altpll_component|auto_generated|pll1|clk[0] ; -0.240 ; -0.267 ; N/A      ; N/A     ; 0.000               ;
+----------------------------------------------------+--------+--------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SW[*]     ; KEY[3]     ; -0.896 ; -0.426 ; Rise       ; KEY[3]          ;
;  SW[0]    ; KEY[3]     ; -1.305 ; -0.905 ; Rise       ; KEY[3]          ;
;  SW[1]    ; KEY[3]     ; -1.238 ; -0.824 ; Rise       ; KEY[3]          ;
;  SW[2]    ; KEY[3]     ; -1.231 ; -0.816 ; Rise       ; KEY[3]          ;
;  SW[3]    ; KEY[3]     ; -1.211 ; -0.796 ; Rise       ; KEY[3]          ;
;  SW[4]    ; KEY[3]     ; -1.239 ; -0.818 ; Rise       ; KEY[3]          ;
;  SW[5]    ; KEY[3]     ; -1.046 ; -0.609 ; Rise       ; KEY[3]          ;
;  SW[6]    ; KEY[3]     ; -0.896 ; -0.426 ; Rise       ; KEY[3]          ;
;  SW[7]    ; KEY[3]     ; -0.925 ; -0.486 ; Rise       ; KEY[3]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Hold Times                                                            ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; SW[*]     ; KEY[3]     ; 3.455 ; 3.352 ; Rise       ; KEY[3]          ;
;  SW[0]    ; KEY[3]     ; 3.414 ; 3.311 ; Rise       ; KEY[3]          ;
;  SW[1]    ; KEY[3]     ; 3.434 ; 3.331 ; Rise       ; KEY[3]          ;
;  SW[2]    ; KEY[3]     ; 3.428 ; 3.325 ; Rise       ; KEY[3]          ;
;  SW[3]    ; KEY[3]     ; 3.439 ; 3.336 ; Rise       ; KEY[3]          ;
;  SW[4]    ; KEY[3]     ; 3.407 ; 3.304 ; Rise       ; KEY[3]          ;
;  SW[5]    ; KEY[3]     ; 3.450 ; 3.347 ; Rise       ; KEY[3]          ;
;  SW[6]    ; KEY[3]     ; 3.455 ; 3.352 ; Rise       ; KEY[3]          ;
;  SW[7]    ; KEY[3]     ; 3.428 ; 3.325 ; Rise       ; KEY[3]          ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                     ;
+--------------+------------------------------+--------+--------+------------+------------------------------+
; Data Port    ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference              ;
+--------------+------------------------------+--------+--------+------------+------------------------------+
; LCD_DATA[*]  ; KEY[3]                       ; 18.803 ; 18.134 ; Rise       ; KEY[3]                       ;
;  LCD_DATA[0] ; KEY[3]                       ; 13.507 ; 13.477 ; Rise       ; KEY[3]                       ;
;  LCD_DATA[1] ; KEY[3]                       ; 13.990 ; 13.934 ; Rise       ; KEY[3]                       ;
;  LCD_DATA[2] ; KEY[3]                       ; 18.803 ; 18.134 ; Rise       ; KEY[3]                       ;
;  LCD_DATA[3] ; KEY[3]                       ; 13.904 ; 13.836 ; Rise       ; KEY[3]                       ;
;  LCD_DATA[4] ; KEY[3]                       ; 14.019 ; 14.090 ; Rise       ; KEY[3]                       ;
;  LCD_DATA[5] ; KEY[3]                       ; 13.937 ; 14.090 ; Rise       ; KEY[3]                       ;
;  LCD_DATA[6] ; KEY[3]                       ; 17.565 ; 17.393 ; Rise       ; KEY[3]                       ;
;  LCD_DATA[7] ; KEY[3]                       ; 14.336 ; 13.969 ; Rise       ; KEY[3]                       ;
; LCD_DATA[*]  ; clock_divider400Hz:inst6|out ; 17.178 ; 16.684 ; Rise       ; clock_divider400Hz:inst6|out ;
;  LCD_DATA[0] ; clock_divider400Hz:inst6|out ; 12.284 ; 12.467 ; Rise       ; clock_divider400Hz:inst6|out ;
;  LCD_DATA[1] ; clock_divider400Hz:inst6|out ; 12.423 ; 12.558 ; Rise       ; clock_divider400Hz:inst6|out ;
;  LCD_DATA[2] ; clock_divider400Hz:inst6|out ; 17.178 ; 16.563 ; Rise       ; clock_divider400Hz:inst6|out ;
;  LCD_DATA[3] ; clock_divider400Hz:inst6|out ; 13.180 ; 13.244 ; Rise       ; clock_divider400Hz:inst6|out ;
;  LCD_DATA[4] ; clock_divider400Hz:inst6|out ; 12.907 ; 13.036 ; Rise       ; clock_divider400Hz:inst6|out ;
;  LCD_DATA[5] ; clock_divider400Hz:inst6|out ; 12.620 ; 12.784 ; Rise       ; clock_divider400Hz:inst6|out ;
;  LCD_DATA[6] ; clock_divider400Hz:inst6|out ; 16.742 ; 16.684 ; Rise       ; clock_divider400Hz:inst6|out ;
;  LCD_DATA[7] ; clock_divider400Hz:inst6|out ; 13.844 ; 13.610 ; Rise       ; clock_divider400Hz:inst6|out ;
; LCD_EN       ; clock_divider400Hz:inst6|out ; 13.608 ; 13.565 ; Rise       ; clock_divider400Hz:inst6|out ;
; LCD_RS       ; clock_divider400Hz:inst6|out ; 13.830 ; 13.948 ; Rise       ; clock_divider400Hz:inst6|out ;
+--------------+------------------------------+--------+--------+------------+------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                           ;
+--------------+------------------------------+-------+-------+------------+------------------------------+
; Data Port    ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+--------------+------------------------------+-------+-------+------------+------------------------------+
; LCD_DATA[*]  ; KEY[3]                       ; 5.841 ; 6.081 ; Rise       ; KEY[3]                       ;
;  LCD_DATA[0] ; KEY[3]                       ; 5.985 ; 6.228 ; Rise       ; KEY[3]                       ;
;  LCD_DATA[1] ; KEY[3]                       ; 5.841 ; 6.081 ; Rise       ; KEY[3]                       ;
;  LCD_DATA[2] ; KEY[3]                       ; 8.530 ; 8.900 ; Rise       ; KEY[3]                       ;
;  LCD_DATA[3] ; KEY[3]                       ; 6.552 ; 6.853 ; Rise       ; KEY[3]                       ;
;  LCD_DATA[4] ; KEY[3]                       ; 6.181 ; 6.450 ; Rise       ; KEY[3]                       ;
;  LCD_DATA[5] ; KEY[3]                       ; 6.017 ; 6.307 ; Rise       ; KEY[3]                       ;
;  LCD_DATA[6] ; KEY[3]                       ; 8.039 ; 8.521 ; Rise       ; KEY[3]                       ;
;  LCD_DATA[7] ; KEY[3]                       ; 7.167 ; 7.178 ; Rise       ; KEY[3]                       ;
; LCD_DATA[*]  ; clock_divider400Hz:inst6|out ; 5.168 ; 5.439 ; Rise       ; clock_divider400Hz:inst6|out ;
;  LCD_DATA[0] ; clock_divider400Hz:inst6|out ; 5.168 ; 5.439 ; Rise       ; clock_divider400Hz:inst6|out ;
;  LCD_DATA[1] ; clock_divider400Hz:inst6|out ; 5.292 ; 5.584 ; Rise       ; clock_divider400Hz:inst6|out ;
;  LCD_DATA[2] ; clock_divider400Hz:inst6|out ; 8.030 ; 8.400 ; Rise       ; clock_divider400Hz:inst6|out ;
;  LCD_DATA[3] ; clock_divider400Hz:inst6|out ; 5.928 ; 6.254 ; Rise       ; clock_divider400Hz:inst6|out ;
;  LCD_DATA[4] ; clock_divider400Hz:inst6|out ; 5.677 ; 5.982 ; Rise       ; clock_divider400Hz:inst6|out ;
;  LCD_DATA[5] ; clock_divider400Hz:inst6|out ; 5.516 ; 5.842 ; Rise       ; clock_divider400Hz:inst6|out ;
;  LCD_DATA[6] ; clock_divider400Hz:inst6|out ; 7.909 ; 8.454 ; Rise       ; clock_divider400Hz:inst6|out ;
;  LCD_DATA[7] ; clock_divider400Hz:inst6|out ; 7.040 ; 7.114 ; Rise       ; clock_divider400Hz:inst6|out ;
; LCD_EN       ; clock_divider400Hz:inst6|out ; 6.223 ; 6.586 ; Rise       ; clock_divider400Hz:inst6|out ;
; LCD_RS       ; clock_divider400Hz:inst6|out ; 6.621 ; 7.043 ; Rise       ; clock_divider400Hz:inst6|out ;
+--------------+------------------------------+-------+-------+------------+------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+
; LCD_ON        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; LCD_RS        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; LCD_EN        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; LCD_RW        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; LCD_BLON      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; LCD_DATA[7]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; LCD_DATA[6]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; LCD_DATA[5]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; LCD_DATA[4]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; LCD_DATA[3]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; LCD_DATA[2]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; LCD_DATA[1]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; LCD_DATA[0]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; KEY[0]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[7]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[6]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[5]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[4]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[3]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[2]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[1]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[0]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; KEY[3]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[17]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; KEY[1]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLOCK_50                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LCD_ON        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.91e-007 V                  ; 3.08 V              ; -0.00582 V          ; 0.23 V                               ; 0.258 V                              ; 5.52e-009 s                 ; 4.35e-009 s                 ; Yes                        ; No                         ; 3.08 V                      ; 9.91e-007 V                 ; 3.08 V             ; -0.00582 V         ; 0.23 V                              ; 0.258 V                             ; 5.52e-009 s                ; 4.35e-009 s                ; Yes                       ; No                        ;
; LCD_RS        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.91e-007 V                  ; 3.11 V              ; -0.0546 V           ; 0.302 V                              ; 0.201 V                              ; 9.53e-010 s                 ; 8.45e-010 s                 ; Yes                        ; No                         ; 3.08 V                      ; 9.91e-007 V                 ; 3.11 V             ; -0.0546 V          ; 0.302 V                             ; 0.201 V                             ; 9.53e-010 s                ; 8.45e-010 s                ; Yes                       ; No                        ;
; LCD_EN        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.91e-007 V                  ; 3.11 V              ; -0.0546 V           ; 0.302 V                              ; 0.201 V                              ; 9.53e-010 s                 ; 8.45e-010 s                 ; Yes                        ; No                         ; 3.08 V                      ; 9.91e-007 V                 ; 3.11 V             ; -0.0546 V          ; 0.302 V                             ; 0.201 V                             ; 9.53e-010 s                ; 8.45e-010 s                ; Yes                       ; No                        ;
; LCD_RW        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.91e-007 V                  ; 3.11 V              ; -0.0546 V           ; 0.302 V                              ; 0.201 V                              ; 9.53e-010 s                 ; 8.45e-010 s                 ; Yes                        ; No                         ; 3.08 V                      ; 9.91e-007 V                 ; 3.11 V             ; -0.0546 V          ; 0.302 V                             ; 0.201 V                             ; 9.53e-010 s                ; 8.45e-010 s                ; Yes                       ; No                        ;
; LCD_BLON      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.91e-007 V                  ; 3.11 V              ; -0.0546 V           ; 0.302 V                              ; 0.201 V                              ; 9.53e-010 s                 ; 8.45e-010 s                 ; Yes                        ; No                         ; 3.08 V                      ; 9.91e-007 V                 ; 3.11 V             ; -0.0546 V          ; 0.302 V                             ; 0.201 V                             ; 9.53e-010 s                ; 8.45e-010 s                ; Yes                       ; No                        ;
; LCD_DATA[7]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.91e-007 V                  ; 3.08 V              ; -0.00582 V          ; 0.23 V                               ; 0.258 V                              ; 5.52e-009 s                 ; 4.35e-009 s                 ; Yes                        ; No                         ; 3.08 V                      ; 9.91e-007 V                 ; 3.08 V             ; -0.00582 V         ; 0.23 V                              ; 0.258 V                             ; 5.52e-009 s                ; 4.35e-009 s                ; Yes                       ; No                        ;
; LCD_DATA[6]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.91e-007 V                  ; 3.11 V              ; -0.0546 V           ; 0.302 V                              ; 0.201 V                              ; 9.53e-010 s                 ; 8.45e-010 s                 ; Yes                        ; No                         ; 3.08 V                      ; 9.91e-007 V                 ; 3.11 V             ; -0.0546 V          ; 0.302 V                             ; 0.201 V                             ; 9.53e-010 s                ; 8.45e-010 s                ; Yes                       ; No                        ;
; LCD_DATA[5]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.91e-007 V                  ; 3.11 V              ; -0.0546 V           ; 0.302 V                              ; 0.201 V                              ; 9.53e-010 s                 ; 8.45e-010 s                 ; Yes                        ; No                         ; 3.08 V                      ; 9.91e-007 V                 ; 3.11 V             ; -0.0546 V          ; 0.302 V                             ; 0.201 V                             ; 9.53e-010 s                ; 8.45e-010 s                ; Yes                       ; No                        ;
; LCD_DATA[4]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.91e-007 V                  ; 3.11 V              ; -0.0546 V           ; 0.302 V                              ; 0.201 V                              ; 9.53e-010 s                 ; 8.45e-010 s                 ; Yes                        ; No                         ; 3.08 V                      ; 9.91e-007 V                 ; 3.11 V             ; -0.0546 V          ; 0.302 V                             ; 0.201 V                             ; 9.53e-010 s                ; 8.45e-010 s                ; Yes                       ; No                        ;
; LCD_DATA[3]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.91e-007 V                  ; 3.11 V              ; -0.0546 V           ; 0.302 V                              ; 0.201 V                              ; 9.53e-010 s                 ; 8.45e-010 s                 ; Yes                        ; No                         ; 3.08 V                      ; 9.91e-007 V                 ; 3.11 V             ; -0.0546 V          ; 0.302 V                             ; 0.201 V                             ; 9.53e-010 s                ; 8.45e-010 s                ; Yes                       ; No                        ;
; LCD_DATA[2]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.91e-007 V                  ; 3.11 V              ; -0.0546 V           ; 0.302 V                              ; 0.201 V                              ; 9.53e-010 s                 ; 8.45e-010 s                 ; Yes                        ; No                         ; 3.08 V                      ; 9.91e-007 V                 ; 3.11 V             ; -0.0546 V          ; 0.302 V                             ; 0.201 V                             ; 9.53e-010 s                ; 8.45e-010 s                ; Yes                       ; No                        ;
; LCD_DATA[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.91e-007 V                  ; 3.11 V              ; -0.0546 V           ; 0.302 V                              ; 0.201 V                              ; 9.53e-010 s                 ; 8.45e-010 s                 ; Yes                        ; No                         ; 3.08 V                      ; 9.91e-007 V                 ; 3.11 V             ; -0.0546 V          ; 0.302 V                             ; 0.201 V                             ; 9.53e-010 s                ; 8.45e-010 s                ; Yes                       ; No                        ;
; LCD_DATA[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.91e-007 V                  ; 3.11 V              ; -0.0546 V           ; 0.302 V                              ; 0.201 V                              ; 9.53e-010 s                 ; 8.45e-010 s                 ; Yes                        ; No                         ; 3.08 V                      ; 9.91e-007 V                 ; 3.11 V             ; -0.0546 V          ; 0.302 V                             ; 0.201 V                             ; 9.53e-010 s                ; 8.45e-010 s                ; Yes                       ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.08e-007 V                  ; 3.14 V              ; -0.109 V            ; 0.145 V                              ; 0.137 V                              ; 3.07e-010 s                 ; 3.88e-010 s                 ; Yes                        ; No                         ; 3.08 V                      ; 5.08e-007 V                 ; 3.14 V             ; -0.109 V           ; 0.145 V                             ; 0.137 V                             ; 3.07e-010 s                ; 3.88e-010 s                ; Yes                       ; No                        ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.8e-007 V                   ; 2.35 V              ; -0.00679 V          ; 0.09 V                               ; 0.045 V                              ; 6.2e-010 s                  ; 7.91e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 4.8e-007 V                  ; 2.35 V             ; -0.00679 V         ; 0.09 V                              ; 0.045 V                             ; 6.2e-010 s                 ; 7.91e-010 s                ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LCD_ON        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.24e-007 V                  ; 3.48 V              ; -0.0167 V           ; 0.353 V                              ; 0.313 V                              ; 3.88e-009 s                 ; 3.06e-009 s                 ; No                         ; No                         ; 3.46 V                      ; 1.24e-007 V                 ; 3.48 V             ; -0.0167 V          ; 0.353 V                             ; 0.313 V                             ; 3.88e-009 s                ; 3.06e-009 s                ; No                        ; No                        ;
; LCD_RS        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.24e-007 V                  ; 3.57 V              ; -0.0876 V           ; 0.318 V                              ; 0.176 V                              ; 6.78e-010 s                 ; 6.15e-010 s                 ; No                         ; No                         ; 3.46 V                      ; 1.24e-007 V                 ; 3.57 V             ; -0.0876 V          ; 0.318 V                             ; 0.176 V                             ; 6.78e-010 s                ; 6.15e-010 s                ; No                        ; No                        ;
; LCD_EN        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.24e-007 V                  ; 3.57 V              ; -0.0876 V           ; 0.318 V                              ; 0.176 V                              ; 6.78e-010 s                 ; 6.15e-010 s                 ; No                         ; No                         ; 3.46 V                      ; 1.24e-007 V                 ; 3.57 V             ; -0.0876 V          ; 0.318 V                             ; 0.176 V                             ; 6.78e-010 s                ; 6.15e-010 s                ; No                        ; No                        ;
; LCD_RW        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.24e-007 V                  ; 3.57 V              ; -0.0876 V           ; 0.318 V                              ; 0.176 V                              ; 6.78e-010 s                 ; 6.15e-010 s                 ; No                         ; No                         ; 3.46 V                      ; 1.24e-007 V                 ; 3.57 V             ; -0.0876 V          ; 0.318 V                             ; 0.176 V                             ; 6.78e-010 s                ; 6.15e-010 s                ; No                        ; No                        ;
; LCD_BLON      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.24e-007 V                  ; 3.57 V              ; -0.0876 V           ; 0.318 V                              ; 0.176 V                              ; 6.78e-010 s                 ; 6.15e-010 s                 ; No                         ; No                         ; 3.46 V                      ; 1.24e-007 V                 ; 3.57 V             ; -0.0876 V          ; 0.318 V                             ; 0.176 V                             ; 6.78e-010 s                ; 6.15e-010 s                ; No                        ; No                        ;
; LCD_DATA[7]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.24e-007 V                  ; 3.48 V              ; -0.0167 V           ; 0.353 V                              ; 0.313 V                              ; 3.88e-009 s                 ; 3.06e-009 s                 ; No                         ; No                         ; 3.46 V                      ; 1.24e-007 V                 ; 3.48 V             ; -0.0167 V          ; 0.353 V                             ; 0.313 V                             ; 3.88e-009 s                ; 3.06e-009 s                ; No                        ; No                        ;
; LCD_DATA[6]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.24e-007 V                  ; 3.57 V              ; -0.0876 V           ; 0.318 V                              ; 0.176 V                              ; 6.78e-010 s                 ; 6.15e-010 s                 ; No                         ; No                         ; 3.46 V                      ; 1.24e-007 V                 ; 3.57 V             ; -0.0876 V          ; 0.318 V                             ; 0.176 V                             ; 6.78e-010 s                ; 6.15e-010 s                ; No                        ; No                        ;
; LCD_DATA[5]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.24e-007 V                  ; 3.57 V              ; -0.0876 V           ; 0.318 V                              ; 0.176 V                              ; 6.78e-010 s                 ; 6.15e-010 s                 ; No                         ; No                         ; 3.46 V                      ; 1.24e-007 V                 ; 3.57 V             ; -0.0876 V          ; 0.318 V                             ; 0.176 V                             ; 6.78e-010 s                ; 6.15e-010 s                ; No                        ; No                        ;
; LCD_DATA[4]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.24e-007 V                  ; 3.57 V              ; -0.0876 V           ; 0.318 V                              ; 0.176 V                              ; 6.78e-010 s                 ; 6.15e-010 s                 ; No                         ; No                         ; 3.46 V                      ; 1.24e-007 V                 ; 3.57 V             ; -0.0876 V          ; 0.318 V                             ; 0.176 V                             ; 6.78e-010 s                ; 6.15e-010 s                ; No                        ; No                        ;
; LCD_DATA[3]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.24e-007 V                  ; 3.57 V              ; -0.0876 V           ; 0.318 V                              ; 0.176 V                              ; 6.78e-010 s                 ; 6.15e-010 s                 ; No                         ; No                         ; 3.46 V                      ; 1.24e-007 V                 ; 3.57 V             ; -0.0876 V          ; 0.318 V                             ; 0.176 V                             ; 6.78e-010 s                ; 6.15e-010 s                ; No                        ; No                        ;
; LCD_DATA[2]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.24e-007 V                  ; 3.57 V              ; -0.0876 V           ; 0.318 V                              ; 0.176 V                              ; 6.78e-010 s                 ; 6.15e-010 s                 ; No                         ; No                         ; 3.46 V                      ; 1.24e-007 V                 ; 3.57 V             ; -0.0876 V          ; 0.318 V                             ; 0.176 V                             ; 6.78e-010 s                ; 6.15e-010 s                ; No                        ; No                        ;
; LCD_DATA[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.24e-007 V                  ; 3.57 V              ; -0.0876 V           ; 0.318 V                              ; 0.176 V                              ; 6.78e-010 s                 ; 6.15e-010 s                 ; No                         ; No                         ; 3.46 V                      ; 1.24e-007 V                 ; 3.57 V             ; -0.0876 V          ; 0.318 V                             ; 0.176 V                             ; 6.78e-010 s                ; 6.15e-010 s                ; No                        ; No                        ;
; LCD_DATA[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.24e-007 V                  ; 3.57 V              ; -0.0876 V           ; 0.318 V                              ; 0.176 V                              ; 6.78e-010 s                 ; 6.15e-010 s                 ; No                         ; No                         ; 3.46 V                      ; 1.24e-007 V                 ; 3.57 V             ; -0.0876 V          ; 0.318 V                             ; 0.176 V                             ; 6.78e-010 s                ; 6.15e-010 s                ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.53e-008 V                  ; 3.65 V              ; -0.242 V            ; 0.406 V                              ; 0.304 V                              ; 1.57e-010 s                 ; 2.13e-010 s                 ; No                         ; Yes                        ; 3.46 V                      ; 6.53e-008 V                 ; 3.65 V             ; -0.242 V           ; 0.406 V                             ; 0.304 V                             ; 1.57e-010 s                ; 2.13e-010 s                ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.52e-008 V                  ; 2.7 V               ; -0.012 V            ; 0.274 V                              ; 0.034 V                              ; 3.18e-010 s                 ; 4.96e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 3.52e-008 V                 ; 2.7 V              ; -0.012 V           ; 0.274 V                             ; 0.034 V                             ; 3.18e-010 s                ; 4.96e-010 s                ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                   ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
; From Clock                                        ; To Clock                                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
; clock_divider400Hz:inst6|out                      ; clock_divider400Hz:inst6|out                      ; 20       ; 0        ; 0        ; 0        ;
; clock_divider400Hz:inst6|out                      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 1        ; 1        ; 0        ; 0        ;
; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 17       ; 0        ; 0        ; 0        ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                    ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
; From Clock                                        ; To Clock                                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
; clock_divider400Hz:inst6|out                      ; clock_divider400Hz:inst6|out                      ; 20       ; 0        ; 0        ; 0        ;
; clock_divider400Hz:inst6|out                      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 1        ; 1        ; 0        ; 0        ;
; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 17       ; 0        ; 0        ; 0        ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 9     ; 9    ;
; Unconstrained Input Port Paths  ; 36    ; 36   ;
; Unconstrained Output Ports      ; 10    ; 10   ;
; Unconstrained Output Port Paths ; 88    ; 88   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II TimeQuest Timing Analyzer
    Info: Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition
    Info: Processing started: Thu Nov 10 16:16:27 2022
Info: Command: quartus_sta lcd -c lcd
Info: qsta_default_script.tcl version: #1
Info: Core supply voltage is 1.2V
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Critical Warning: Synopsys Design Constraints File file not found: 'lcd.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info: No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info: Deriving PLL Clocks
    Info: create_clock -period 20.000 -waveform {0.000 10.000} -name CLOCK_50 CLOCK_50
    Info: create_generated_clock -source {inst5|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 12500 -duty_cycle 50.00 -name {inst5|altpll_component|auto_generated|pll1|clk[0]} {inst5|altpll_component|auto_generated|pll1|clk[0]}
Info: No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info: Deriving Clocks
    Info: create_clock -period 1.000 -name clock_divider400Hz:inst6|out clock_divider400Hz:inst6|out
    Info: create_clock -period 1.000 -name KEY[3] KEY[3]
Info: No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {inst5|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {inst5|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {inst5|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {inst5|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {inst5|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {inst5|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {inst5|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {inst5|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {inst5|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {inst5|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {inst5|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {inst5|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {inst5|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {inst5|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {inst5|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {inst5|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {inst5|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {clock_divider400Hz:inst6|out}] -setup 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {inst5|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {clock_divider400Hz:inst6|out}] -setup 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {inst5|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {clock_divider400Hz:inst6|out}] -setup 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {inst5|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {clock_divider400Hz:inst6|out}] -setup 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {inst5|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {clock_divider400Hz:inst6|out}] -hold 0.070
    Info: set_clock_uncertainty -rise_from [get_clocks {inst5|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {clock_divider400Hz:inst6|out}] -hold 0.070
    Info: set_clock_uncertainty -fall_from [get_clocks {inst5|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {clock_divider400Hz:inst6|out}] -hold 0.070
    Info: set_clock_uncertainty -fall_from [get_clocks {inst5|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {clock_divider400Hz:inst6|out}] -hold 0.070
    Info: set_clock_uncertainty -rise_from [get_clocks {clock_divider400Hz:inst6|out}] -rise_to [get_clocks {inst5|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.070
    Info: set_clock_uncertainty -rise_from [get_clocks {clock_divider400Hz:inst6|out}] -fall_to [get_clocks {inst5|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.070
    Info: set_clock_uncertainty -fall_from [get_clocks {clock_divider400Hz:inst6|out}] -rise_to [get_clocks {inst5|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.070
    Info: set_clock_uncertainty -fall_from [get_clocks {clock_divider400Hz:inst6|out}] -fall_to [get_clocks {inst5|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.070
    Info: set_clock_uncertainty -rise_from [get_clocks {clock_divider400Hz:inst6|out}] -rise_to [get_clocks {inst5|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {clock_divider400Hz:inst6|out}] -fall_to [get_clocks {inst5|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {clock_divider400Hz:inst6|out}] -rise_to [get_clocks {inst5|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {clock_divider400Hz:inst6|out}] -fall_to [get_clocks {inst5|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {clock_divider400Hz:inst6|out}] -rise_to [get_clocks {clock_divider400Hz:inst6|out}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clock_divider400Hz:inst6|out}] -fall_to [get_clocks {clock_divider400Hz:inst6|out}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clock_divider400Hz:inst6|out}] -rise_to [get_clocks {clock_divider400Hz:inst6|out}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clock_divider400Hz:inst6|out}] -fall_to [get_clocks {clock_divider400Hz:inst6|out}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clock_divider400Hz:inst6|out}] -rise_to [get_clocks {clock_divider400Hz:inst6|out}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clock_divider400Hz:inst6|out}] -fall_to [get_clocks {clock_divider400Hz:inst6|out}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clock_divider400Hz:inst6|out}] -rise_to [get_clocks {clock_divider400Hz:inst6|out}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clock_divider400Hz:inst6|out}] -fall_to [get_clocks {clock_divider400Hz:inst6|out}] -hold 0.020
Info: Analyzing Slow 1200mV 85C Model
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -0.608
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -0.608        -2.092 clock_divider400Hz:inst6|out 
    Info:    -0.240        -0.240 inst5|altpll_component|auto_generated|pll1|clk[0] 
Info: Worst-case hold slack is -0.145
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -0.145        -0.145 inst5|altpll_component|auto_generated|pll1|clk[0] 
    Info:     0.411         0.000 clock_divider400Hz:inst6|out 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000       -23.560 KEY[3] 
    Info:    -1.285       -25.700 clock_divider400Hz:inst6|out 
    Info:     9.811         0.000 CLOCK_50 
    Info: 124999.708         0.000 inst5|altpll_component|auto_generated|pll1|clk[0] 
Info: Analyzing Slow 1200mV 0C Model
Info: Started post-fitting delay annotation
Warning: Timing characteristics of device EP4CE115F29C7 are preliminary
Info: Delay annotation completed successfully
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {inst5|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {inst5|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {inst5|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {inst5|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {inst5|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {inst5|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {inst5|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {inst5|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {inst5|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {inst5|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {inst5|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {inst5|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {inst5|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {inst5|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {inst5|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {inst5|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {inst5|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {clock_divider400Hz:inst6|out}] -setup 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {inst5|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {clock_divider400Hz:inst6|out}] -setup 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {inst5|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {clock_divider400Hz:inst6|out}] -setup 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {inst5|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {clock_divider400Hz:inst6|out}] -setup 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {inst5|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {clock_divider400Hz:inst6|out}] -hold 0.070
    Info: set_clock_uncertainty -rise_from [get_clocks {inst5|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {clock_divider400Hz:inst6|out}] -hold 0.070
    Info: set_clock_uncertainty -fall_from [get_clocks {inst5|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {clock_divider400Hz:inst6|out}] -hold 0.070
    Info: set_clock_uncertainty -fall_from [get_clocks {inst5|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {clock_divider400Hz:inst6|out}] -hold 0.070
    Info: set_clock_uncertainty -rise_from [get_clocks {clock_divider400Hz:inst6|out}] -rise_to [get_clocks {inst5|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.070
    Info: set_clock_uncertainty -rise_from [get_clocks {clock_divider400Hz:inst6|out}] -fall_to [get_clocks {inst5|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.070
    Info: set_clock_uncertainty -fall_from [get_clocks {clock_divider400Hz:inst6|out}] -rise_to [get_clocks {inst5|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.070
    Info: set_clock_uncertainty -fall_from [get_clocks {clock_divider400Hz:inst6|out}] -fall_to [get_clocks {inst5|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.070
    Info: set_clock_uncertainty -rise_from [get_clocks {clock_divider400Hz:inst6|out}] -rise_to [get_clocks {inst5|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {clock_divider400Hz:inst6|out}] -fall_to [get_clocks {inst5|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {clock_divider400Hz:inst6|out}] -rise_to [get_clocks {inst5|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {clock_divider400Hz:inst6|out}] -fall_to [get_clocks {inst5|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {clock_divider400Hz:inst6|out}] -rise_to [get_clocks {clock_divider400Hz:inst6|out}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clock_divider400Hz:inst6|out}] -fall_to [get_clocks {clock_divider400Hz:inst6|out}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clock_divider400Hz:inst6|out}] -rise_to [get_clocks {clock_divider400Hz:inst6|out}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clock_divider400Hz:inst6|out}] -fall_to [get_clocks {clock_divider400Hz:inst6|out}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clock_divider400Hz:inst6|out}] -rise_to [get_clocks {clock_divider400Hz:inst6|out}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clock_divider400Hz:inst6|out}] -fall_to [get_clocks {clock_divider400Hz:inst6|out}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clock_divider400Hz:inst6|out}] -rise_to [get_clocks {clock_divider400Hz:inst6|out}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clock_divider400Hz:inst6|out}] -fall_to [get_clocks {clock_divider400Hz:inst6|out}] -hold 0.020
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -0.461
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -0.461        -1.109 clock_divider400Hz:inst6|out 
    Info:    -0.032        -0.032 inst5|altpll_component|auto_generated|pll1|clk[0] 
Info: Worst-case hold slack is -0.267
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -0.267        -0.267 inst5|altpll_component|auto_generated|pll1|clk[0] 
    Info:     0.372         0.000 clock_divider400Hz:inst6|out 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000       -23.560 KEY[3] 
    Info:    -1.285       -25.700 clock_divider400Hz:inst6|out 
    Info:     9.784         0.000 CLOCK_50 
    Info: 124999.709         0.000 inst5|altpll_component|auto_generated|pll1|clk[0] 
Info: Analyzing Fast 1200mV 0C Model
Info: Started post-fitting delay annotation
Warning: Timing characteristics of device EP4CE115F29C7 are preliminary
Info: Delay annotation completed successfully
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {inst5|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {inst5|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {inst5|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {inst5|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {inst5|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {inst5|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {inst5|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {inst5|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {inst5|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {inst5|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {inst5|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {inst5|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {inst5|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {inst5|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {inst5|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {inst5|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {inst5|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {clock_divider400Hz:inst6|out}] -setup 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {inst5|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {clock_divider400Hz:inst6|out}] -setup 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {inst5|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {clock_divider400Hz:inst6|out}] -setup 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {inst5|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {clock_divider400Hz:inst6|out}] -setup 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {inst5|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {clock_divider400Hz:inst6|out}] -hold 0.070
    Info: set_clock_uncertainty -rise_from [get_clocks {inst5|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {clock_divider400Hz:inst6|out}] -hold 0.070
    Info: set_clock_uncertainty -fall_from [get_clocks {inst5|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {clock_divider400Hz:inst6|out}] -hold 0.070
    Info: set_clock_uncertainty -fall_from [get_clocks {inst5|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {clock_divider400Hz:inst6|out}] -hold 0.070
    Info: set_clock_uncertainty -rise_from [get_clocks {clock_divider400Hz:inst6|out}] -rise_to [get_clocks {inst5|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.070
    Info: set_clock_uncertainty -rise_from [get_clocks {clock_divider400Hz:inst6|out}] -fall_to [get_clocks {inst5|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.070
    Info: set_clock_uncertainty -fall_from [get_clocks {clock_divider400Hz:inst6|out}] -rise_to [get_clocks {inst5|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.070
    Info: set_clock_uncertainty -fall_from [get_clocks {clock_divider400Hz:inst6|out}] -fall_to [get_clocks {inst5|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.070
    Info: set_clock_uncertainty -rise_from [get_clocks {clock_divider400Hz:inst6|out}] -rise_to [get_clocks {inst5|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {clock_divider400Hz:inst6|out}] -fall_to [get_clocks {inst5|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {clock_divider400Hz:inst6|out}] -rise_to [get_clocks {inst5|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {clock_divider400Hz:inst6|out}] -fall_to [get_clocks {inst5|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {clock_divider400Hz:inst6|out}] -rise_to [get_clocks {clock_divider400Hz:inst6|out}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clock_divider400Hz:inst6|out}] -fall_to [get_clocks {clock_divider400Hz:inst6|out}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clock_divider400Hz:inst6|out}] -rise_to [get_clocks {clock_divider400Hz:inst6|out}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clock_divider400Hz:inst6|out}] -fall_to [get_clocks {clock_divider400Hz:inst6|out}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clock_divider400Hz:inst6|out}] -rise_to [get_clocks {clock_divider400Hz:inst6|out}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clock_divider400Hz:inst6|out}] -fall_to [get_clocks {clock_divider400Hz:inst6|out}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clock_divider400Hz:inst6|out}] -rise_to [get_clocks {clock_divider400Hz:inst6|out}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clock_divider400Hz:inst6|out}] -fall_to [get_clocks {clock_divider400Hz:inst6|out}] -hold 0.020
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -0.049
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -0.049        -0.049 inst5|altpll_component|auto_generated|pll1|clk[0] 
    Info:     0.240         0.000 clock_divider400Hz:inst6|out 
Info: Worst-case hold slack is -0.002
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -0.002        -0.002 inst5|altpll_component|auto_generated|pll1|clk[0] 
    Info:     0.170         0.000 clock_divider400Hz:inst6|out 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000       -20.981 KEY[3] 
    Info:    -1.000       -20.000 clock_divider400Hz:inst6|out 
    Info:     9.401         0.000 CLOCK_50 
    Info: 124999.780         0.000 inst5|altpll_component|auto_generated|pll1|clk[0] 
Info: Design is not fully constrained for setup requirements
Info: Design is not fully constrained for hold requirements
Info: Quartus II TimeQuest Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 285 megabytes
    Info: Processing ended: Thu Nov 10 16:16:31 2022
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:03


