# üèóÔ∏è Nivel B√°sico: Arquitectura y Control de Registros (LPC4337)

Este nivel marca el inicio del dominio sobre la **EDU-CIAA**. El enfoque principal es la transici√≥n desde el desarrollo basado en librer√≠as de alto nivel (como sAPI) hacia un enfoque **H√≠brido y Bare-Metal**, centrado en la comprensi√≥n profunda del ruteo de se√±ales y la manipulaci√≥n de registros.

---

## üõ†Ô∏è Entorno de Desarrollo
* **Hardware:** EDU-CIAA (Dual-Core Cortex-M4/M0 @ 204MHz).
* **IDE:** VS Code + GNU Arm Embedded Toolchain.
* **Estructura:** Arquitectura de 3 capas (Estilo STM32CubeIDE).
* **Concepto Clave:** Gesti√≥n del SCU (System Control Unit) y mapeo de perif√©ricos.

---

## üìÇ Laboratorios de Fundamentaci√≥n

1. **[01_GPIO_SCU_Mux](./01_GPIO_SCU_Mux):** El primer contacto con el silicio. Aprendizaje del multiplexado de pines (SCU) para asignar funciones GPIO y control de salidas digitales (LEDs).
2. **[02_Digital_Inputs_Polling](./02_Digital_Inputs_Polling):** Lectura de pulsadores (TEC1-TEC4). Configuraci√≥n de resistencias internas (Pull-up/Pull-down) y an√°lisis del fen√≥meno de rebote (Bounce) por escaneo.
3. **[03_Interrupts_NVIC](./03_Interrupts_NVIC):** Gesti√≥n de eventos as√≠ncronos. Introducci√≥n al controlador de interrupciones (NVIC) y prioridades para una respuesta inmediata al hardware.
4. **[04_Timers_RIT](./04_Timers_RIT):** Temporizaci√≥n precisa. Uso del *Repetitive Interrupt Timer* (RIT) para generar eventos peri√≥dicos sin bloquear la ejecuci√≥n del CPU.
5. **[05_FSM_Debounce](./05_FSM_Debounce):** Arquitectura de software. Implementaci√≥n de M√°quinas de Estado Finito (MEF) para gestionar entradas digitales de forma robusta y profesional.

---

## üöÄ Proyectos Integradores (Nivel I)
*Desaf√≠os que consolidan los conceptos b√°sicos en aplicaciones reales.*

* **Semaforo_Inteligente:** Control de secuencias temporizadas y detecci√≥n de peatones mediante interrupciones.
* **Teclado_Controlador:** Implementaci√≥n de un driver de teclado matricial utilizando el SCU y l√≥gica de escaneo por MEF.

---

## üî¨ Pilares T√©cnicos de este Nivel
Para cada laboratorio en este nivel, se aplica el rigor t√©cnico de la **Capa de Abstracci√≥n de Hardware**:
* **Capa 1:** Configuraci√≥n directa de registros mediante **LPCOpen / CMSIS**.
* **Capa 2:** Modularizaci√≥n en archivos `Core/Inc` y `Core/Src` para crear drivers reutilizables (Ej: `leds.h`, `buttons.h`).
* **Capa 3:** L√≥gica de aplicaci√≥n agn√≥stica al hardware.

---
*Exploraciones t√©cnicas y laboratorios desarrollados por iniciativa propia para dominar el silicio.*