TimeQuest Timing Analyzer report for RegFile
Thu Dec 12 17:08:27 2013
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'pipereg:IF_ID|out1[26]'
 12. Slow Model Setup: 'CLOCK_50'
 13. Slow Model Setup: 'KEY[1]'
 14. Slow Model Setup: 'pipereg:IF_ID|out1[0]'
 15. Slow Model Setup: 'clk_div:clockdiv|clock_10Khz_reg'
 16. Slow Model Setup: 'clk_div:clockdiv|clock_1Mhz_reg'
 17. Slow Model Setup: 'clk_div:clockdiv|clock_1Khz_reg'
 18. Slow Model Setup: 'clk_div:clockdiv|clock_100Khz_reg'
 19. Slow Model Setup: 'clk_div:clockdiv|clock_100hz_reg'
 20. Slow Model Setup: 'SW[15]'
 21. Slow Model Hold: 'KEY[1]'
 22. Slow Model Hold: 'SW[15]'
 23. Slow Model Hold: 'CLOCK_50'
 24. Slow Model Hold: 'clk_div:clockdiv|clock_100Khz_reg'
 25. Slow Model Hold: 'clk_div:clockdiv|clock_100hz_reg'
 26. Slow Model Hold: 'clk_div:clockdiv|clock_10Khz_reg'
 27. Slow Model Hold: 'clk_div:clockdiv|clock_1Khz_reg'
 28. Slow Model Hold: 'clk_div:clockdiv|clock_1Mhz_reg'
 29. Slow Model Hold: 'pipereg:IF_ID|out1[26]'
 30. Slow Model Hold: 'pipereg:IF_ID|out1[0]'
 31. Slow Model Minimum Pulse Width: 'KEY[1]'
 32. Slow Model Minimum Pulse Width: 'CLOCK_50'
 33. Slow Model Minimum Pulse Width: 'SW[15]'
 34. Slow Model Minimum Pulse Width: 'clk_div:clockdiv|clock_100Khz_reg'
 35. Slow Model Minimum Pulse Width: 'clk_div:clockdiv|clock_100hz_reg'
 36. Slow Model Minimum Pulse Width: 'clk_div:clockdiv|clock_10Khz_reg'
 37. Slow Model Minimum Pulse Width: 'clk_div:clockdiv|clock_1Khz_reg'
 38. Slow Model Minimum Pulse Width: 'clk_div:clockdiv|clock_1Mhz_reg'
 39. Slow Model Minimum Pulse Width: 'pipereg:IF_ID|out1[0]'
 40. Slow Model Minimum Pulse Width: 'pipereg:IF_ID|out1[26]'
 41. Setup Times
 42. Hold Times
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Propagation Delay
 46. Minimum Propagation Delay
 47. Fast Model Setup Summary
 48. Fast Model Hold Summary
 49. Fast Model Recovery Summary
 50. Fast Model Removal Summary
 51. Fast Model Minimum Pulse Width Summary
 52. Fast Model Setup: 'pipereg:IF_ID|out1[26]'
 53. Fast Model Setup: 'CLOCK_50'
 54. Fast Model Setup: 'KEY[1]'
 55. Fast Model Setup: 'pipereg:IF_ID|out1[0]'
 56. Fast Model Setup: 'clk_div:clockdiv|clock_10Khz_reg'
 57. Fast Model Setup: 'clk_div:clockdiv|clock_1Mhz_reg'
 58. Fast Model Setup: 'clk_div:clockdiv|clock_100Khz_reg'
 59. Fast Model Setup: 'clk_div:clockdiv|clock_100hz_reg'
 60. Fast Model Setup: 'clk_div:clockdiv|clock_1Khz_reg'
 61. Fast Model Setup: 'SW[15]'
 62. Fast Model Hold: 'KEY[1]'
 63. Fast Model Hold: 'SW[15]'
 64. Fast Model Hold: 'CLOCK_50'
 65. Fast Model Hold: 'clk_div:clockdiv|clock_100Khz_reg'
 66. Fast Model Hold: 'clk_div:clockdiv|clock_100hz_reg'
 67. Fast Model Hold: 'clk_div:clockdiv|clock_10Khz_reg'
 68. Fast Model Hold: 'clk_div:clockdiv|clock_1Khz_reg'
 69. Fast Model Hold: 'clk_div:clockdiv|clock_1Mhz_reg'
 70. Fast Model Hold: 'pipereg:IF_ID|out1[26]'
 71. Fast Model Hold: 'pipereg:IF_ID|out1[0]'
 72. Fast Model Minimum Pulse Width: 'KEY[1]'
 73. Fast Model Minimum Pulse Width: 'CLOCK_50'
 74. Fast Model Minimum Pulse Width: 'SW[15]'
 75. Fast Model Minimum Pulse Width: 'clk_div:clockdiv|clock_100Khz_reg'
 76. Fast Model Minimum Pulse Width: 'clk_div:clockdiv|clock_100hz_reg'
 77. Fast Model Minimum Pulse Width: 'clk_div:clockdiv|clock_10Khz_reg'
 78. Fast Model Minimum Pulse Width: 'clk_div:clockdiv|clock_1Khz_reg'
 79. Fast Model Minimum Pulse Width: 'clk_div:clockdiv|clock_1Mhz_reg'
 80. Fast Model Minimum Pulse Width: 'pipereg:IF_ID|out1[0]'
 81. Fast Model Minimum Pulse Width: 'pipereg:IF_ID|out1[26]'
 82. Setup Times
 83. Hold Times
 84. Clock to Output Times
 85. Minimum Clock to Output Times
 86. Propagation Delay
 87. Minimum Propagation Delay
 88. Multicorner Timing Analysis Summary
 89. Setup Times
 90. Hold Times
 91. Clock to Output Times
 92. Minimum Clock to Output Times
 93. Progagation Delay
 94. Minimum Progagation Delay
 95. Setup Transfers
 96. Hold Transfers
 97. Report TCCS
 98. Report RSKM
 99. Unconstrained Paths
100. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; RegFile                                                           ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                               ;
+-----------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------+
; Clock Name                        ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                               ;
+-----------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------+
; clk_div:clockdiv|clock_1Khz_reg   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_div:clockdiv|clock_1Khz_reg }   ;
; clk_div:clockdiv|clock_1Mhz_reg   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_div:clockdiv|clock_1Mhz_reg }   ;
; clk_div:clockdiv|clock_10Khz_reg  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_div:clockdiv|clock_10Khz_reg }  ;
; clk_div:clockdiv|clock_100hz_reg  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_div:clockdiv|clock_100hz_reg }  ;
; clk_div:clockdiv|clock_100Khz_reg ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_div:clockdiv|clock_100Khz_reg } ;
; CLOCK_50                          ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 }                          ;
; KEY[1]                            ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { KEY[1] }                            ;
; pipereg:IF_ID|out1[0]             ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { pipereg:IF_ID|out1[0] }             ;
; pipereg:IF_ID|out1[26]            ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { pipereg:IF_ID|out1[26] }            ;
; SW[15]                            ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { SW[15] }                            ;
+-----------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                                           ;
+-------------+-----------------+-----------------------------------+---------------------------------------------------------------+
; Fmax        ; Restricted Fmax ; Clock Name                        ; Note                                                          ;
+-------------+-----------------+-----------------------------------+---------------------------------------------------------------+
; 38.63 MHz   ; 38.63 MHz       ; KEY[1]                            ;                                                               ;
; 54.84 MHz   ; 54.84 MHz       ; pipereg:IF_ID|out1[26]            ;                                                               ;
; 153.44 MHz  ; 153.44 MHz      ; CLOCK_50                          ;                                                               ;
; 807.1 MHz   ; 500.0 MHz       ; clk_div:clockdiv|clock_10Khz_reg  ; limit due to high minimum pulse width violation (tch)         ;
; 807.1 MHz   ; 500.0 MHz       ; clk_div:clockdiv|clock_1Mhz_reg   ; limit due to high minimum pulse width violation (tch)         ;
; 934.58 MHz  ; 500.0 MHz       ; clk_div:clockdiv|clock_1Khz_reg   ; limit due to high minimum pulse width violation (tch)         ;
; 935.45 MHz  ; 500.0 MHz       ; clk_div:clockdiv|clock_100Khz_reg ; limit due to high minimum pulse width violation (tch)         ;
; 935.45 MHz  ; 500.0 MHz       ; clk_div:clockdiv|clock_100hz_reg  ; limit due to high minimum pulse width violation (tch)         ;
; 6410.26 MHz ; 450.05 MHz      ; SW[15]                            ; limit due to minimum period restriction (max I/O toggle rate) ;
+-------------+-----------------+-----------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------------------------+
; Slow Model Setup Summary                                    ;
+-----------------------------------+---------+---------------+
; Clock                             ; Slack   ; End Point TNS ;
+-----------------------------------+---------+---------------+
; pipereg:IF_ID|out1[26]            ; -23.372 ; -265.358      ;
; CLOCK_50                          ; -18.986 ; -255.181      ;
; KEY[1]                            ; -12.444 ; -7660.434     ;
; pipereg:IF_ID|out1[0]             ; -6.649  ; -199.106      ;
; clk_div:clockdiv|clock_10Khz_reg  ; -0.239  ; -0.283        ;
; clk_div:clockdiv|clock_1Mhz_reg   ; -0.239  ; -0.282        ;
; clk_div:clockdiv|clock_1Khz_reg   ; -0.070  ; -0.208        ;
; clk_div:clockdiv|clock_100Khz_reg ; -0.069  ; -0.140        ;
; clk_div:clockdiv|clock_100hz_reg  ; -0.069  ; -0.109        ;
; SW[15]                            ; 0.422   ; 0.000         ;
+-----------------------------------+---------+---------------+


+------------------------------------------------------------+
; Slow Model Hold Summary                                    ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; KEY[1]                            ; -5.356 ; -603.227      ;
; SW[15]                            ; -0.974 ; -5.950        ;
; CLOCK_50                          ; 0.039  ; 0.000         ;
; clk_div:clockdiv|clock_100Khz_reg ; 0.391  ; 0.000         ;
; clk_div:clockdiv|clock_100hz_reg  ; 0.391  ; 0.000         ;
; clk_div:clockdiv|clock_10Khz_reg  ; 0.391  ; 0.000         ;
; clk_div:clockdiv|clock_1Khz_reg   ; 0.391  ; 0.000         ;
; clk_div:clockdiv|clock_1Mhz_reg   ; 0.391  ; 0.000         ;
; pipereg:IF_ID|out1[26]            ; 1.039  ; 0.000         ;
; pipereg:IF_ID|out1[0]             ; 2.579  ; 0.000         ;
+-----------------------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                     ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; KEY[1]                            ; -2.000 ; -3741.222     ;
; CLOCK_50                          ; -1.380 ; -75.380       ;
; SW[15]                            ; -1.222 ; -1.222        ;
; clk_div:clockdiv|clock_100Khz_reg ; -0.500 ; -4.000        ;
; clk_div:clockdiv|clock_100hz_reg  ; -0.500 ; -4.000        ;
; clk_div:clockdiv|clock_10Khz_reg  ; -0.500 ; -4.000        ;
; clk_div:clockdiv|clock_1Khz_reg   ; -0.500 ; -4.000        ;
; clk_div:clockdiv|clock_1Mhz_reg   ; -0.500 ; -4.000        ;
; pipereg:IF_ID|out1[0]             ; 0.500  ; 0.000         ;
; pipereg:IF_ID|out1[26]            ; 0.500  ; 0.000         ;
+-----------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'pipereg:IF_ID|out1[26]'                                                                                                                                                                                          ;
+---------+-----------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------------+--------------+------------+------------+
; Slack   ; From Node                                                                                                       ; To Node                ; Launch Clock ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------------+--------------+------------+------------+
; -23.372 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a16~porta_we_reg       ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -4.171     ; 18.755     ;
; -23.372 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a16~porta_address_reg0 ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -4.171     ; 18.755     ;
; -23.372 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a16~porta_address_reg1 ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -4.171     ; 18.755     ;
; -23.372 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a16~porta_address_reg2 ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -4.171     ; 18.755     ;
; -23.372 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a16~porta_address_reg3 ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -4.171     ; 18.755     ;
; -23.372 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a16~porta_address_reg4 ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -4.171     ; 18.755     ;
; -23.372 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a16~porta_address_reg5 ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -4.171     ; 18.755     ;
; -23.372 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a16~porta_address_reg6 ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -4.171     ; 18.755     ;
; -23.372 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a16~porta_address_reg7 ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -4.171     ; 18.755     ;
; -23.372 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a16~porta_address_reg8 ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -4.171     ; 18.755     ;
; -23.372 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a16~porta_address_reg9 ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -4.171     ; 18.755     ;
; -23.321 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a26~porta_we_reg       ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -4.170     ; 18.705     ;
; -23.321 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a26~porta_address_reg0 ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -4.170     ; 18.705     ;
; -23.321 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a26~porta_address_reg1 ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -4.170     ; 18.705     ;
; -23.321 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a26~porta_address_reg2 ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -4.170     ; 18.705     ;
; -23.321 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a26~porta_address_reg3 ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -4.170     ; 18.705     ;
; -23.321 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a26~porta_address_reg4 ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -4.170     ; 18.705     ;
; -23.321 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a26~porta_address_reg5 ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -4.170     ; 18.705     ;
; -23.321 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a26~porta_address_reg6 ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -4.170     ; 18.705     ;
; -23.321 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a26~porta_address_reg7 ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -4.170     ; 18.705     ;
; -23.321 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a26~porta_address_reg8 ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -4.170     ; 18.705     ;
; -23.321 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a26~porta_address_reg9 ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -4.170     ; 18.705     ;
; -23.200 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a20~porta_we_reg       ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -4.172     ; 18.582     ;
; -23.200 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a20~porta_address_reg0 ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -4.172     ; 18.582     ;
; -23.200 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a20~porta_address_reg1 ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -4.172     ; 18.582     ;
; -23.200 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a20~porta_address_reg2 ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -4.172     ; 18.582     ;
; -23.200 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a20~porta_address_reg3 ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -4.172     ; 18.582     ;
; -23.200 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a20~porta_address_reg4 ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -4.172     ; 18.582     ;
; -23.200 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a20~porta_address_reg5 ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -4.172     ; 18.582     ;
; -23.200 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a20~porta_address_reg6 ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -4.172     ; 18.582     ;
; -23.200 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a20~porta_address_reg7 ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -4.172     ; 18.582     ;
; -23.200 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a20~porta_address_reg8 ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -4.172     ; 18.582     ;
; -23.200 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a20~porta_address_reg9 ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -4.172     ; 18.582     ;
; -23.108 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a12~porta_we_reg       ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -4.168     ; 18.494     ;
; -23.108 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a12~porta_address_reg0 ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -4.168     ; 18.494     ;
; -23.108 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a12~porta_address_reg1 ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -4.168     ; 18.494     ;
; -23.108 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a12~porta_address_reg2 ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -4.168     ; 18.494     ;
; -23.108 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a12~porta_address_reg3 ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -4.168     ; 18.494     ;
; -23.108 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a12~porta_address_reg4 ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -4.168     ; 18.494     ;
; -23.108 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a12~porta_address_reg5 ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -4.168     ; 18.494     ;
; -23.108 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a12~porta_address_reg6 ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -4.168     ; 18.494     ;
; -23.108 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a12~porta_address_reg7 ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -4.168     ; 18.494     ;
; -23.108 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a12~porta_address_reg8 ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -4.168     ; 18.494     ;
; -23.108 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a12~porta_address_reg9 ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -4.168     ; 18.494     ;
; -22.998 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a8~porta_we_reg        ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -4.149     ; 18.403     ;
; -22.998 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a8~porta_address_reg0  ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -4.149     ; 18.403     ;
; -22.998 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a8~porta_address_reg1  ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -4.149     ; 18.403     ;
; -22.998 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a8~porta_address_reg2  ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -4.149     ; 18.403     ;
; -22.998 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a8~porta_address_reg3  ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -4.149     ; 18.403     ;
; -22.998 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a8~porta_address_reg4  ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -4.149     ; 18.403     ;
; -22.998 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a8~porta_address_reg5  ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -4.149     ; 18.403     ;
; -22.998 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a8~porta_address_reg6  ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -4.149     ; 18.403     ;
; -22.998 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a8~porta_address_reg7  ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -4.149     ; 18.403     ;
; -22.998 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a8~porta_address_reg8  ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -4.149     ; 18.403     ;
; -22.998 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a8~porta_address_reg9  ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -4.149     ; 18.403     ;
; -22.996 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a22~porta_we_reg       ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -4.168     ; 18.382     ;
; -22.996 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a22~porta_address_reg0 ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -4.168     ; 18.382     ;
; -22.996 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a22~porta_address_reg1 ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -4.168     ; 18.382     ;
; -22.996 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a22~porta_address_reg2 ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -4.168     ; 18.382     ;
; -22.996 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a22~porta_address_reg3 ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -4.168     ; 18.382     ;
; -22.996 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a22~porta_address_reg4 ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -4.168     ; 18.382     ;
; -22.996 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a22~porta_address_reg5 ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -4.168     ; 18.382     ;
; -22.996 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a22~porta_address_reg6 ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -4.168     ; 18.382     ;
; -22.996 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a22~porta_address_reg7 ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -4.168     ; 18.382     ;
; -22.996 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a22~porta_address_reg8 ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -4.168     ; 18.382     ;
; -22.996 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a22~porta_address_reg9 ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -4.168     ; 18.382     ;
; -22.824 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_we_reg        ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -4.155     ; 18.223     ;
; -22.824 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg0  ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -4.155     ; 18.223     ;
; -22.824 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg1  ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -4.155     ; 18.223     ;
; -22.824 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg2  ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -4.155     ; 18.223     ;
; -22.824 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg3  ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -4.155     ; 18.223     ;
; -22.824 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg4  ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -4.155     ; 18.223     ;
; -22.824 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg5  ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -4.155     ; 18.223     ;
; -22.824 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg6  ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -4.155     ; 18.223     ;
; -22.824 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg7  ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -4.155     ; 18.223     ;
; -22.824 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg8  ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -4.155     ; 18.223     ;
; -22.824 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg9  ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -4.155     ; 18.223     ;
; -22.620 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a4~porta_we_reg        ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -4.161     ; 18.013     ;
; -22.620 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a4~porta_address_reg0  ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -4.161     ; 18.013     ;
; -22.620 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a4~porta_address_reg1  ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -4.161     ; 18.013     ;
; -22.620 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a4~porta_address_reg2  ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -4.161     ; 18.013     ;
; -22.620 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a4~porta_address_reg3  ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -4.161     ; 18.013     ;
; -22.620 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a4~porta_address_reg4  ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -4.161     ; 18.013     ;
; -22.620 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a4~porta_address_reg5  ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -4.161     ; 18.013     ;
; -22.620 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a4~porta_address_reg6  ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -4.161     ; 18.013     ;
; -22.620 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a4~porta_address_reg7  ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -4.161     ; 18.013     ;
; -22.620 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a4~porta_address_reg8  ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -4.161     ; 18.013     ;
; -22.620 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a4~porta_address_reg9  ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -4.161     ; 18.013     ;
; -21.692 ; pipereg:EX_MEM|rdout[0]                                                                                         ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 1.000        ; -4.113     ; 17.633     ;
; -21.562 ; wb_control_pipe:wb_control_pipe_2|RegWrite_o                                                                    ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 1.000        ; -4.100     ; 17.516     ;
; -21.553 ; pipereg:ID_EX|rtout[0]                                                                                          ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 1.000        ; -4.113     ; 17.494     ;
; -21.537 ; ex_control_pipe:ex_control_pipe|RegDst_o                                                                        ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 1.000        ; -4.113     ; 17.478     ;
; -21.536 ; pipereg:ID_EX|rtout[1]                                                                                          ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 1.000        ; -4.113     ; 17.477     ;
; -21.338 ; pipereg:EX_MEM|rdout[3]                                                                                         ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 1.000        ; -4.100     ; 17.292     ;
; -21.326 ; pipereg:ID_EX|rtout[4]                                                                                          ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 1.000        ; -4.113     ; 17.267     ;
; -21.309 ; pipereg:MEM_WB|rdout[4]                                                                                         ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 1.000        ; -4.100     ; 17.263     ;
; -21.152 ; pipereg:MEM_WB|rdout[2]                                                                                         ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 1.000        ; -4.113     ; 17.093     ;
; -21.137 ; pipereg:ID_EX|rtout[2]                                                                                          ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 1.000        ; -4.113     ; 17.078     ;
; -21.129 ; pipereg:EX_MEM|rdout[1]                                                                                         ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 1.000        ; -4.113     ; 17.070     ;
; -21.121 ; wb_control_pipe:wb_control_pipe_3|RegWrite_o                                                                    ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 1.000        ; -4.113     ; 17.062     ;
+---------+-----------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK_50'                                                                                                                                                                                                               ;
+---------+-----------------------------------------------------------------------------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                                                                       ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------------------------------------------------------------------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; -18.986 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_we_reg        ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.475     ; 16.547     ;
; -18.986 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg0  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.475     ; 16.547     ;
; -18.986 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg1  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.475     ; 16.547     ;
; -18.986 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg2  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.475     ; 16.547     ;
; -18.986 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg3  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.475     ; 16.547     ;
; -18.986 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg4  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.475     ; 16.547     ;
; -18.986 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg5  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.475     ; 16.547     ;
; -18.986 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg6  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.475     ; 16.547     ;
; -18.986 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg7  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.475     ; 16.547     ;
; -18.986 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg8  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.475     ; 16.547     ;
; -18.986 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg9  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.475     ; 16.547     ;
; -18.956 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_we_reg        ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.475     ; 16.517     ;
; -18.956 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg0  ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.475     ; 16.517     ;
; -18.956 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg1  ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.475     ; 16.517     ;
; -18.956 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg2  ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.475     ; 16.517     ;
; -18.956 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg3  ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.475     ; 16.517     ;
; -18.956 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg4  ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.475     ; 16.517     ;
; -18.956 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg5  ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.475     ; 16.517     ;
; -18.956 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg6  ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.475     ; 16.517     ;
; -18.956 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg7  ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.475     ; 16.517     ;
; -18.956 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg8  ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.475     ; 16.517     ;
; -18.956 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg9  ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.475     ; 16.517     ;
; -18.788 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_we_reg        ; LCD_Display:LCD_module|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.475     ; 16.349     ;
; -18.788 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_we_reg        ; LCD_Display:LCD_module|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.475     ; 16.349     ;
; -18.788 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg0  ; LCD_Display:LCD_module|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.475     ; 16.349     ;
; -18.788 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg1  ; LCD_Display:LCD_module|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.475     ; 16.349     ;
; -18.788 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg2  ; LCD_Display:LCD_module|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.475     ; 16.349     ;
; -18.788 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg3  ; LCD_Display:LCD_module|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.475     ; 16.349     ;
; -18.788 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg4  ; LCD_Display:LCD_module|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.475     ; 16.349     ;
; -18.788 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg5  ; LCD_Display:LCD_module|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.475     ; 16.349     ;
; -18.788 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg6  ; LCD_Display:LCD_module|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.475     ; 16.349     ;
; -18.788 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg7  ; LCD_Display:LCD_module|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.475     ; 16.349     ;
; -18.788 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg8  ; LCD_Display:LCD_module|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.475     ; 16.349     ;
; -18.788 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg9  ; LCD_Display:LCD_module|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.475     ; 16.349     ;
; -18.788 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg0  ; LCD_Display:LCD_module|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.475     ; 16.349     ;
; -18.788 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg1  ; LCD_Display:LCD_module|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.475     ; 16.349     ;
; -18.788 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg2  ; LCD_Display:LCD_module|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.475     ; 16.349     ;
; -18.788 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg3  ; LCD_Display:LCD_module|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.475     ; 16.349     ;
; -18.788 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg4  ; LCD_Display:LCD_module|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.475     ; 16.349     ;
; -18.788 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg5  ; LCD_Display:LCD_module|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.475     ; 16.349     ;
; -18.788 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg6  ; LCD_Display:LCD_module|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.475     ; 16.349     ;
; -18.788 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg7  ; LCD_Display:LCD_module|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.475     ; 16.349     ;
; -18.788 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg8  ; LCD_Display:LCD_module|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.475     ; 16.349     ;
; -18.788 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg9  ; LCD_Display:LCD_module|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.475     ; 16.349     ;
; -18.765 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_we_reg        ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.475     ; 16.326     ;
; -18.765 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg0  ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.475     ; 16.326     ;
; -18.765 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg1  ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.475     ; 16.326     ;
; -18.765 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg2  ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.475     ; 16.326     ;
; -18.765 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg3  ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.475     ; 16.326     ;
; -18.765 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg4  ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.475     ; 16.326     ;
; -18.765 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg5  ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.475     ; 16.326     ;
; -18.765 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg6  ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.475     ; 16.326     ;
; -18.765 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg7  ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.475     ; 16.326     ;
; -18.765 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg8  ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.475     ; 16.326     ;
; -18.765 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg9  ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.475     ; 16.326     ;
; -18.675 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a4~porta_we_reg        ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.481     ; 16.230     ;
; -18.675 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a4~porta_address_reg0  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.481     ; 16.230     ;
; -18.675 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a4~porta_address_reg1  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.481     ; 16.230     ;
; -18.675 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a4~porta_address_reg2  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.481     ; 16.230     ;
; -18.675 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a4~porta_address_reg3  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.481     ; 16.230     ;
; -18.675 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a4~porta_address_reg4  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.481     ; 16.230     ;
; -18.675 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a4~porta_address_reg5  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.481     ; 16.230     ;
; -18.675 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a4~porta_address_reg6  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.481     ; 16.230     ;
; -18.675 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a4~porta_address_reg7  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.481     ; 16.230     ;
; -18.675 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a4~porta_address_reg8  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.481     ; 16.230     ;
; -18.675 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a4~porta_address_reg9  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.481     ; 16.230     ;
; -18.645 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a4~porta_we_reg        ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.481     ; 16.200     ;
; -18.645 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a4~porta_address_reg0  ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.481     ; 16.200     ;
; -18.645 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a4~porta_address_reg1  ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.481     ; 16.200     ;
; -18.645 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a4~porta_address_reg2  ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.481     ; 16.200     ;
; -18.645 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a4~porta_address_reg3  ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.481     ; 16.200     ;
; -18.645 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a4~porta_address_reg4  ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.481     ; 16.200     ;
; -18.645 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a4~porta_address_reg5  ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.481     ; 16.200     ;
; -18.645 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a4~porta_address_reg6  ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.481     ; 16.200     ;
; -18.645 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a4~porta_address_reg7  ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.481     ; 16.200     ;
; -18.645 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a4~porta_address_reg8  ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.481     ; 16.200     ;
; -18.645 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a4~porta_address_reg9  ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.481     ; 16.200     ;
; -18.636 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a12~porta_we_reg       ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.488     ; 16.184     ;
; -18.636 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a12~porta_address_reg0 ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.488     ; 16.184     ;
; -18.636 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a12~porta_address_reg1 ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.488     ; 16.184     ;
; -18.636 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a12~porta_address_reg2 ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.488     ; 16.184     ;
; -18.636 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a12~porta_address_reg3 ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.488     ; 16.184     ;
; -18.636 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a12~porta_address_reg4 ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.488     ; 16.184     ;
; -18.636 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a12~porta_address_reg5 ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.488     ; 16.184     ;
; -18.636 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a12~porta_address_reg6 ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.488     ; 16.184     ;
; -18.636 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a12~porta_address_reg7 ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.488     ; 16.184     ;
; -18.636 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a12~porta_address_reg8 ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.488     ; 16.184     ;
; -18.636 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a12~porta_address_reg9 ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.488     ; 16.184     ;
; -18.616 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a16~porta_we_reg       ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.491     ; 16.161     ;
; -18.616 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a16~porta_address_reg0 ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.491     ; 16.161     ;
; -18.616 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a16~porta_address_reg1 ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.491     ; 16.161     ;
; -18.616 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a16~porta_address_reg2 ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.491     ; 16.161     ;
; -18.616 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a16~porta_address_reg3 ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.491     ; 16.161     ;
; -18.616 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a16~porta_address_reg4 ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.491     ; 16.161     ;
; -18.616 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a16~porta_address_reg5 ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.491     ; 16.161     ;
; -18.616 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a16~porta_address_reg6 ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.491     ; 16.161     ;
; -18.616 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a16~porta_address_reg7 ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.491     ; 16.161     ;
; -18.616 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a16~porta_address_reg8 ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.491     ; 16.161     ;
; -18.616 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a16~porta_address_reg9 ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.491     ; 16.161     ;
; -18.611 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a16~porta_we_reg       ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.491     ; 16.156     ;
+---------+-----------------------------------------------------------------------------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'KEY[1]'                                                                                                                                                                                                ;
+---------+-----------------------------------------------------------------------------------------------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                                                                       ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------------------------------------------------------------------------------------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; -12.444 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_we_reg        ; pipereg:EX_MEM|out2[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.065     ; 12.915     ;
; -12.444 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg0  ; pipereg:EX_MEM|out2[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.065     ; 12.915     ;
; -12.444 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg1  ; pipereg:EX_MEM|out2[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.065     ; 12.915     ;
; -12.444 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg2  ; pipereg:EX_MEM|out2[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.065     ; 12.915     ;
; -12.444 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg3  ; pipereg:EX_MEM|out2[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.065     ; 12.915     ;
; -12.444 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg4  ; pipereg:EX_MEM|out2[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.065     ; 12.915     ;
; -12.444 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg5  ; pipereg:EX_MEM|out2[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.065     ; 12.915     ;
; -12.444 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg6  ; pipereg:EX_MEM|out2[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.065     ; 12.915     ;
; -12.444 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg7  ; pipereg:EX_MEM|out2[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.065     ; 12.915     ;
; -12.444 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg8  ; pipereg:EX_MEM|out2[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.065     ; 12.915     ;
; -12.444 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg9  ; pipereg:EX_MEM|out2[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.065     ; 12.915     ;
; -12.362 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_we_reg        ; pipereg:EX_MEM|out2[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.039     ; 12.859     ;
; -12.362 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg0  ; pipereg:EX_MEM|out2[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.039     ; 12.859     ;
; -12.362 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg1  ; pipereg:EX_MEM|out2[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.039     ; 12.859     ;
; -12.362 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg2  ; pipereg:EX_MEM|out2[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.039     ; 12.859     ;
; -12.362 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg3  ; pipereg:EX_MEM|out2[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.039     ; 12.859     ;
; -12.362 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg4  ; pipereg:EX_MEM|out2[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.039     ; 12.859     ;
; -12.362 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg5  ; pipereg:EX_MEM|out2[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.039     ; 12.859     ;
; -12.362 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg6  ; pipereg:EX_MEM|out2[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.039     ; 12.859     ;
; -12.362 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg7  ; pipereg:EX_MEM|out2[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.039     ; 12.859     ;
; -12.362 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg8  ; pipereg:EX_MEM|out2[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.039     ; 12.859     ;
; -12.362 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg9  ; pipereg:EX_MEM|out2[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.039     ; 12.859     ;
; -12.263 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_we_reg        ; pipereg:EX_MEM|out2[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.042     ; 12.757     ;
; -12.263 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg0  ; pipereg:EX_MEM|out2[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.042     ; 12.757     ;
; -12.263 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg1  ; pipereg:EX_MEM|out2[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.042     ; 12.757     ;
; -12.263 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg2  ; pipereg:EX_MEM|out2[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.042     ; 12.757     ;
; -12.263 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg3  ; pipereg:EX_MEM|out2[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.042     ; 12.757     ;
; -12.263 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg4  ; pipereg:EX_MEM|out2[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.042     ; 12.757     ;
; -12.263 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg5  ; pipereg:EX_MEM|out2[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.042     ; 12.757     ;
; -12.263 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg6  ; pipereg:EX_MEM|out2[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.042     ; 12.757     ;
; -12.263 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg7  ; pipereg:EX_MEM|out2[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.042     ; 12.757     ;
; -12.263 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg8  ; pipereg:EX_MEM|out2[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.042     ; 12.757     ;
; -12.263 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg9  ; pipereg:EX_MEM|out2[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.042     ; 12.757     ;
; -12.133 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a4~porta_we_reg        ; pipereg:EX_MEM|out2[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.071     ; 12.598     ;
; -12.133 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a4~porta_address_reg0  ; pipereg:EX_MEM|out2[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.071     ; 12.598     ;
; -12.133 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a4~porta_address_reg1  ; pipereg:EX_MEM|out2[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.071     ; 12.598     ;
; -12.133 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a4~porta_address_reg2  ; pipereg:EX_MEM|out2[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.071     ; 12.598     ;
; -12.133 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a4~porta_address_reg3  ; pipereg:EX_MEM|out2[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.071     ; 12.598     ;
; -12.133 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a4~porta_address_reg4  ; pipereg:EX_MEM|out2[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.071     ; 12.598     ;
; -12.133 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a4~porta_address_reg5  ; pipereg:EX_MEM|out2[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.071     ; 12.598     ;
; -12.133 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a4~porta_address_reg6  ; pipereg:EX_MEM|out2[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.071     ; 12.598     ;
; -12.133 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a4~porta_address_reg7  ; pipereg:EX_MEM|out2[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.071     ; 12.598     ;
; -12.133 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a4~porta_address_reg8  ; pipereg:EX_MEM|out2[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.071     ; 12.598     ;
; -12.133 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a4~porta_address_reg9  ; pipereg:EX_MEM|out2[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.071     ; 12.598     ;
; -12.069 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a16~porta_we_reg       ; pipereg:EX_MEM|out2[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.081     ; 12.524     ;
; -12.069 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a16~porta_address_reg0 ; pipereg:EX_MEM|out2[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.081     ; 12.524     ;
; -12.069 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a16~porta_address_reg1 ; pipereg:EX_MEM|out2[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.081     ; 12.524     ;
; -12.069 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a16~porta_address_reg2 ; pipereg:EX_MEM|out2[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.081     ; 12.524     ;
; -12.069 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a16~porta_address_reg3 ; pipereg:EX_MEM|out2[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.081     ; 12.524     ;
; -12.069 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a16~porta_address_reg4 ; pipereg:EX_MEM|out2[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.081     ; 12.524     ;
; -12.069 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a16~porta_address_reg5 ; pipereg:EX_MEM|out2[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.081     ; 12.524     ;
; -12.069 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a16~porta_address_reg6 ; pipereg:EX_MEM|out2[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.081     ; 12.524     ;
; -12.069 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a16~porta_address_reg7 ; pipereg:EX_MEM|out2[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.081     ; 12.524     ;
; -12.069 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a16~porta_address_reg8 ; pipereg:EX_MEM|out2[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.081     ; 12.524     ;
; -12.069 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a16~porta_address_reg9 ; pipereg:EX_MEM|out2[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.081     ; 12.524     ;
; -12.051 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a4~porta_we_reg        ; pipereg:EX_MEM|out2[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.045     ; 12.542     ;
; -12.051 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a4~porta_address_reg0  ; pipereg:EX_MEM|out2[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.045     ; 12.542     ;
; -12.051 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a4~porta_address_reg1  ; pipereg:EX_MEM|out2[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.045     ; 12.542     ;
; -12.051 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a4~porta_address_reg2  ; pipereg:EX_MEM|out2[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.045     ; 12.542     ;
; -12.051 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a4~porta_address_reg3  ; pipereg:EX_MEM|out2[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.045     ; 12.542     ;
; -12.051 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a4~porta_address_reg4  ; pipereg:EX_MEM|out2[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.045     ; 12.542     ;
; -12.051 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a4~porta_address_reg5  ; pipereg:EX_MEM|out2[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.045     ; 12.542     ;
; -12.051 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a4~porta_address_reg6  ; pipereg:EX_MEM|out2[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.045     ; 12.542     ;
; -12.051 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a4~porta_address_reg7  ; pipereg:EX_MEM|out2[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.045     ; 12.542     ;
; -12.051 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a4~porta_address_reg8  ; pipereg:EX_MEM|out2[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.045     ; 12.542     ;
; -12.051 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a4~porta_address_reg9  ; pipereg:EX_MEM|out2[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.045     ; 12.542     ;
; -12.047 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a16~porta_we_reg       ; pipereg:EX_MEM|out2[14] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.084     ; 12.499     ;
; -12.047 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a16~porta_address_reg0 ; pipereg:EX_MEM|out2[14] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.084     ; 12.499     ;
; -12.047 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a16~porta_address_reg1 ; pipereg:EX_MEM|out2[14] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.084     ; 12.499     ;
; -12.047 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a16~porta_address_reg2 ; pipereg:EX_MEM|out2[14] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.084     ; 12.499     ;
; -12.047 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a16~porta_address_reg3 ; pipereg:EX_MEM|out2[14] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.084     ; 12.499     ;
; -12.047 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a16~porta_address_reg4 ; pipereg:EX_MEM|out2[14] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.084     ; 12.499     ;
; -12.047 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a16~porta_address_reg5 ; pipereg:EX_MEM|out2[14] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.084     ; 12.499     ;
; -12.047 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a16~porta_address_reg6 ; pipereg:EX_MEM|out2[14] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.084     ; 12.499     ;
; -12.047 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a16~porta_address_reg7 ; pipereg:EX_MEM|out2[14] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.084     ; 12.499     ;
; -12.047 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a16~porta_address_reg8 ; pipereg:EX_MEM|out2[14] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.084     ; 12.499     ;
; -12.047 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a16~porta_address_reg9 ; pipereg:EX_MEM|out2[14] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.084     ; 12.499     ;
; -12.040 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a12~porta_we_reg       ; pipereg:EX_MEM|out2[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.055     ; 12.521     ;
; -12.040 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a12~porta_address_reg0 ; pipereg:EX_MEM|out2[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.055     ; 12.521     ;
; -12.040 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a12~porta_address_reg1 ; pipereg:EX_MEM|out2[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.055     ; 12.521     ;
; -12.040 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a12~porta_address_reg2 ; pipereg:EX_MEM|out2[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.055     ; 12.521     ;
; -12.040 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a12~porta_address_reg3 ; pipereg:EX_MEM|out2[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.055     ; 12.521     ;
; -12.040 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a12~porta_address_reg4 ; pipereg:EX_MEM|out2[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.055     ; 12.521     ;
; -12.040 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a12~porta_address_reg5 ; pipereg:EX_MEM|out2[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.055     ; 12.521     ;
; -12.040 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a12~porta_address_reg6 ; pipereg:EX_MEM|out2[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.055     ; 12.521     ;
; -12.040 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a12~porta_address_reg7 ; pipereg:EX_MEM|out2[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.055     ; 12.521     ;
; -12.040 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a12~porta_address_reg8 ; pipereg:EX_MEM|out2[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.055     ; 12.521     ;
; -12.040 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a12~porta_address_reg9 ; pipereg:EX_MEM|out2[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.055     ; 12.521     ;
; -11.987 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a16~porta_we_reg       ; pipereg:EX_MEM|out2[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.055     ; 12.468     ;
; -11.987 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a16~porta_address_reg0 ; pipereg:EX_MEM|out2[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.055     ; 12.468     ;
; -11.987 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a16~porta_address_reg1 ; pipereg:EX_MEM|out2[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.055     ; 12.468     ;
; -11.987 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a16~porta_address_reg2 ; pipereg:EX_MEM|out2[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.055     ; 12.468     ;
; -11.987 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a16~porta_address_reg3 ; pipereg:EX_MEM|out2[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.055     ; 12.468     ;
; -11.987 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a16~porta_address_reg4 ; pipereg:EX_MEM|out2[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.055     ; 12.468     ;
; -11.987 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a16~porta_address_reg5 ; pipereg:EX_MEM|out2[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.055     ; 12.468     ;
; -11.987 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a16~porta_address_reg6 ; pipereg:EX_MEM|out2[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.055     ; 12.468     ;
; -11.987 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a16~porta_address_reg7 ; pipereg:EX_MEM|out2[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.055     ; 12.468     ;
; -11.987 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a16~porta_address_reg8 ; pipereg:EX_MEM|out2[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.055     ; 12.468     ;
; -11.987 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a16~porta_address_reg9 ; pipereg:EX_MEM|out2[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.055     ; 12.468     ;
; -11.952 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a4~porta_we_reg        ; pipereg:EX_MEM|out2[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.048     ; 12.440     ;
+---------+-----------------------------------------------------------------------------------------------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'pipereg:IF_ID|out1[0]'                                                                                                                    ;
+--------+-------------------------------------+-------------------------------+--------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                       ; Launch Clock ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+-------------------------------+--------------+-----------------------+--------------+------------+------------+
; -6.649 ; pipereg:IF_ID|out1[19]              ; RegModule:reg_file|rt_out[31] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 1.000        ; -0.738     ; 5.955      ;
; -6.528 ; pipereg:IF_ID|out1[19]              ; RegModule:reg_file|rt_out[0]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 1.000        ; -0.765     ; 5.772      ;
; -6.513 ; pipereg:IF_ID|out1[16]              ; RegModule:reg_file|rt_out[6]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 1.000        ; -0.733     ; 5.788      ;
; -6.507 ; pipereg:IF_ID|out1[19]              ; RegModule:reg_file|rt_out[4]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 1.000        ; -0.723     ; 5.826      ;
; -6.505 ; pipereg:IF_ID|out1[18]              ; RegModule:reg_file|rt_out[31] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 1.000        ; -0.738     ; 5.811      ;
; -6.440 ; pipereg:IF_ID|out1[16]              ; RegModule:reg_file|rt_out[18] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 1.000        ; -0.733     ; 5.756      ;
; -6.431 ; pipereg:IF_ID|out1[18]              ; RegModule:reg_file|rt_out[11] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 1.000        ; -0.733     ; 5.705      ;
; -6.428 ; pipereg:IF_ID|out1[17]              ; RegModule:reg_file|rt_out[6]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 1.000        ; -0.727     ; 5.709      ;
; -6.417 ; pipereg:IF_ID|out1[19]              ; RegModule:reg_file|rt_out[3]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 1.000        ; -0.748     ; 5.710      ;
; -6.409 ; pipereg:IF_ID|out1[17]              ; RegModule:reg_file|rt_out[28] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 1.000        ; -0.719     ; 5.727      ;
; -6.394 ; pipereg:IF_ID|out1[19]              ; RegModule:reg_file|rt_out[7]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 1.000        ; -0.757     ; 5.677      ;
; -6.388 ; pipereg:IF_ID|out1[18]              ; RegModule:reg_file|rt_out[0]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 1.000        ; -0.765     ; 5.632      ;
; -6.382 ; pipereg:IF_ID|out1[17]              ; RegModule:reg_file|rt_out[18] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 1.000        ; -0.727     ; 5.704      ;
; -6.376 ; pipereg:IF_ID|out1[19]              ; RegModule:reg_file|rt_out[5]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 1.000        ; -0.722     ; 5.699      ;
; -6.365 ; pipereg:IF_ID|out1[19]              ; RegModule:reg_file|rt_out[16] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 1.000        ; -0.740     ; 5.633      ;
; -6.361 ; pipereg:IF_ID|out1[16]              ; RegModule:reg_file|rt_out[3]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 1.000        ; -0.755     ; 5.647      ;
; -6.357 ; pipereg:IF_ID|out1[19]              ; RegModule:reg_file|rt_out[9]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 1.000        ; -0.708     ; 5.689      ;
; -6.340 ; pipereg:IF_ID|out1[18]              ; RegModule:reg_file|rt_out[4]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 1.000        ; -0.723     ; 5.659      ;
; -6.333 ; pipereg:IF_ID|out1[19]              ; RegModule:reg_file|rt_out[23] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 1.000        ; -0.705     ; 5.670      ;
; -6.315 ; pipereg:IF_ID|out1[16]              ; RegModule:reg_file|rt_out[28] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 1.000        ; -0.725     ; 5.627      ;
; -6.308 ; pipereg:IF_ID|out1[17]              ; RegModule:reg_file|rt_out[3]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 1.000        ; -0.749     ; 5.600      ;
; -6.298 ; RegModule:reg_file|register[10][6]  ; RegModule:reg_file|rt_out[6]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.722     ; 5.084      ;
; -6.260 ; pipereg:IF_ID|out1[18]              ; RegModule:reg_file|rt_out[9]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 1.000        ; -0.708     ; 5.592      ;
; -6.259 ; pipereg:IF_ID|out1[16]              ; RegModule:reg_file|rt_out[4]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 1.000        ; -0.730     ; 5.571      ;
; -6.252 ; pipereg:IF_ID|out1[17]              ; RegModule:reg_file|rt_out[8]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 1.000        ; -0.724     ; 5.574      ;
; -6.250 ; pipereg:IF_ID|out1[17]              ; RegModule:reg_file|rt_out[25] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 1.000        ; -0.707     ; 5.577      ;
; -6.248 ; pipereg:IF_ID|out1[18]              ; RegModule:reg_file|rt_out[5]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 1.000        ; -0.722     ; 5.571      ;
; -6.247 ; RegModule:reg_file|register[31][3]  ; RegModule:reg_file|rt_out[3]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.753     ; 5.035      ;
; -6.247 ; pipereg:IF_ID|out1[16]              ; RegModule:reg_file|rt_out[1]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 1.000        ; -0.745     ; 5.543      ;
; -6.243 ; pipereg:IF_ID|out1[16]              ; RegModule:reg_file|rt_out[5]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 1.000        ; -0.729     ; 5.559      ;
; -6.242 ; pipereg:IF_ID|out1[17]              ; RegModule:reg_file|rt_out[4]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 1.000        ; -0.724     ; 5.560      ;
; -6.236 ; pipereg:IF_ID|out1[16]              ; RegModule:reg_file|rt_out[10] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 1.000        ; -0.741     ; 5.536      ;
; -6.232 ; pipereg:IF_ID|out1[16]              ; RegModule:reg_file|rt_out[2]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 1.000        ; -0.735     ; 5.538      ;
; -6.227 ; pipereg:IF_ID|out1[18]              ; RegModule:reg_file|rt_out[7]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 1.000        ; -0.757     ; 5.510      ;
; -6.217 ; pipereg:IF_ID|out1[19]              ; RegModule:reg_file|rt_out[1]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 1.000        ; -0.738     ; 5.520      ;
; -6.216 ; pipereg:IF_ID|out1[19]              ; RegModule:reg_file|rt_out[10] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 1.000        ; -0.734     ; 5.523      ;
; -6.203 ; pipereg:IF_ID|out1[18]              ; RegModule:reg_file|rt_out[22] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 1.000        ; -0.738     ; 5.513      ;
; -6.201 ; RegModule:reg_file|register[21][31] ; RegModule:reg_file|rt_out[31] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.743     ; 5.002      ;
; -6.196 ; RegModule:reg_file|register[26][3]  ; RegModule:reg_file|rt_out[3]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.733     ; 5.004      ;
; -6.196 ; pipereg:IF_ID|out1[18]              ; RegModule:reg_file|rt_out[1]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 1.000        ; -0.738     ; 5.499      ;
; -6.194 ; pipereg:IF_ID|out1[18]              ; RegModule:reg_file|rt_out[10] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 1.000        ; -0.734     ; 5.501      ;
; -6.184 ; pipereg:IF_ID|out1[18]              ; RegModule:reg_file|rt_out[3]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 1.000        ; -0.748     ; 5.477      ;
; -6.182 ; pipereg:IF_ID|out1[17]              ; RegModule:reg_file|rt_out[10] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 1.000        ; -0.735     ; 5.488      ;
; -6.174 ; pipereg:IF_ID|out1[17]              ; RegModule:reg_file|rt_out[15] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 1.000        ; -0.714     ; 5.506      ;
; -6.168 ; pipereg:IF_ID|out1[19]              ; RegModule:reg_file|rt_out[11] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 1.000        ; -0.733     ; 5.442      ;
; -6.167 ; pipereg:IF_ID|out1[17]              ; RegModule:reg_file|rt_out[5]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 1.000        ; -0.723     ; 5.489      ;
; -6.164 ; pipereg:IF_ID|out1[17]              ; RegModule:reg_file|rt_out[27] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 1.000        ; -0.724     ; 5.480      ;
; -6.155 ; pipereg:IF_ID|out1[19]              ; RegModule:reg_file|rt_out[22] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 1.000        ; -0.738     ; 5.465      ;
; -6.151 ; pipereg:IF_ID|out1[18]              ; RegModule:reg_file|rt_out[16] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 1.000        ; -0.740     ; 5.419      ;
; -6.140 ; pipereg:IF_ID|out1[17]              ; RegModule:reg_file|rt_out[20] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 1.000        ; -0.711     ; 5.473      ;
; -6.124 ; RegModule:reg_file|register[22][4]  ; RegModule:reg_file|rt_out[4]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.734     ; 4.932      ;
; -6.113 ; RegModule:reg_file|register[9][3]   ; RegModule:reg_file|rt_out[3]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.755     ; 4.899      ;
; -6.110 ; RegModule:reg_file|register[3][3]   ; RegModule:reg_file|rt_out[3]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.742     ; 4.909      ;
; -6.105 ; RegModule:reg_file|register[2][18]  ; RegModule:reg_file|rt_out[18] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.728     ; 4.926      ;
; -6.101 ; pipereg:IF_ID|out1[18]              ; RegModule:reg_file|rt_out[23] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 1.000        ; -0.705     ; 5.438      ;
; -6.099 ; RegModule:reg_file|register[20][4]  ; RegModule:reg_file|rt_out[4]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.733     ; 4.908      ;
; -6.094 ; pipereg:IF_ID|out1[17]              ; RegModule:reg_file|rt_out[22] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 1.000        ; -0.739     ; 5.403      ;
; -6.090 ; RegModule:reg_file|register[10][4]  ; RegModule:reg_file|rt_out[4]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.729     ; 4.903      ;
; -6.086 ; RegModule:reg_file|register[25][31] ; RegModule:reg_file|rt_out[31] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.754     ; 4.876      ;
; -6.086 ; RegModule:reg_file|register[22][3]  ; RegModule:reg_file|rt_out[3]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.727     ; 4.900      ;
; -6.082 ; RegModule:reg_file|register[25][0]  ; RegModule:reg_file|rt_out[0]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.770     ; 4.821      ;
; -6.077 ; pipereg:IF_ID|out1[19]              ; RegModule:reg_file|rt_out[13] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 1.000        ; -0.738     ; 5.370      ;
; -6.076 ; pipereg:IF_ID|out1[19]              ; RegModule:reg_file|rt_out[8]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 1.000        ; -0.723     ; 5.399      ;
; -6.075 ; pipereg:IF_ID|out1[19]              ; RegModule:reg_file|rt_out[2]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 1.000        ; -0.728     ; 5.388      ;
; -6.073 ; RegModule:reg_file|register[21][1]  ; RegModule:reg_file|rt_out[1]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.748     ; 4.866      ;
; -6.069 ; pipereg:IF_ID|out1[18]              ; RegModule:reg_file|rt_out[13] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 1.000        ; -0.738     ; 5.362      ;
; -6.066 ; RegModule:reg_file|register[5][10]  ; RegModule:reg_file|rt_out[10] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.732     ; 4.875      ;
; -6.066 ; RegModule:reg_file|register[8][6]   ; RegModule:reg_file|rt_out[6]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.713     ; 4.861      ;
; -6.054 ; pipereg:IF_ID|out1[18]              ; RegModule:reg_file|rt_out[8]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 1.000        ; -0.723     ; 5.377      ;
; -6.051 ; pipereg:IF_ID|out1[18]              ; RegModule:reg_file|rt_out[25] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 1.000        ; -0.706     ; 5.379      ;
; -6.049 ; RegModule:reg_file|register[20][0]  ; RegModule:reg_file|rt_out[0]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.776     ; 4.782      ;
; -6.048 ; RegModule:reg_file|register[23][11] ; RegModule:reg_file|rt_out[11] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.744     ; 4.811      ;
; -6.046 ; RegModule:reg_file|register[25][4]  ; RegModule:reg_file|rt_out[4]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.735     ; 4.853      ;
; -6.040 ; pipereg:IF_ID|out1[17]              ; RegModule:reg_file|rt_out[31] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 1.000        ; -0.739     ; 5.345      ;
; -6.038 ; RegModule:reg_file|register[25][16] ; RegModule:reg_file|rt_out[16] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.745     ; 4.801      ;
; -6.036 ; pipereg:IF_ID|out1[16]              ; RegModule:reg_file|rt_out[25] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 1.000        ; -0.713     ; 5.357      ;
; -6.035 ; pipereg:IF_ID|out1[19]              ; RegModule:reg_file|rt_out[21] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 1.000        ; -0.737     ; 5.313      ;
; -6.033 ; pipereg:IF_ID|out1[19]              ; RegModule:reg_file|rt_out[6]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 1.000        ; -0.726     ; 5.315      ;
; -6.026 ; pipereg:IF_ID|out1[18]              ; RegModule:reg_file|rt_out[6]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 1.000        ; -0.726     ; 5.308      ;
; -6.019 ; pipereg:IF_ID|out1[19]              ; RegModule:reg_file|rt_out[26] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 1.000        ; -0.717     ; 5.336      ;
; -6.013 ; pipereg:IF_ID|out1[16]              ; RegModule:reg_file|rt_out[29] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 1.000        ; -0.745     ; 5.279      ;
; -6.012 ; pipereg:IF_ID|out1[19]              ; RegModule:reg_file|rt_out[14] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 1.000        ; -0.735     ; 5.322      ;
; -6.011 ; pipereg:IF_ID|out1[18]              ; RegModule:reg_file|rt_out[14] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 1.000        ; -0.735     ; 5.321      ;
; -6.006 ; pipereg:IF_ID|out1[16]              ; RegModule:reg_file|rt_out[20] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 1.000        ; -0.717     ; 5.333      ;
; -6.004 ; pipereg:IF_ID|out1[19]              ; RegModule:reg_file|rt_out[25] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 1.000        ; -0.706     ; 5.332      ;
; -6.003 ; pipereg:IF_ID|out1[19]              ; RegModule:reg_file|rt_out[30] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 1.000        ; -0.756     ; 5.286      ;
; -6.001 ; RegModule:reg_file|register[24][5]  ; RegModule:reg_file|rt_out[5]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.728     ; 4.818      ;
; -6.001 ; RegModule:reg_file|register[24][3]  ; RegModule:reg_file|rt_out[3]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.754     ; 4.788      ;
; -6.000 ; pipereg:IF_ID|out1[16]              ; RegModule:reg_file|rt_out[27] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 1.000        ; -0.730     ; 5.310      ;
; -5.997 ; RegModule:reg_file|register[13][4]  ; RegModule:reg_file|rt_out[4]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.727     ; 4.812      ;
; -5.997 ; pipereg:IF_ID|out1[16]              ; RegModule:reg_file|rt_out[9]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 1.000        ; -0.715     ; 5.322      ;
; -5.994 ; pipereg:IF_ID|out1[17]              ; RegModule:reg_file|rt_out[1]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 1.000        ; -0.739     ; 5.296      ;
; -5.991 ; pipereg:IF_ID|out1[17]              ; RegModule:reg_file|rt_out[9]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 1.000        ; -0.709     ; 5.322      ;
; -5.989 ; RegModule:reg_file|register[11][6]  ; RegModule:reg_file|rt_out[6]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.720     ; 4.777      ;
; -5.987 ; pipereg:IF_ID|out1[16]              ; RegModule:reg_file|rt_out[15] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 1.000        ; -0.720     ; 5.313      ;
; -5.986 ; RegModule:reg_file|register[16][4]  ; RegModule:reg_file|rt_out[4]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.737     ; 4.791      ;
; -5.981 ; RegModule:reg_file|register[10][10] ; RegModule:reg_file|rt_out[10] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.743     ; 4.779      ;
; -5.978 ; RegModule:reg_file|register[22][7]  ; RegModule:reg_file|rt_out[7]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.769     ; 4.749      ;
; -5.974 ; pipereg:IF_ID|out1[18]              ; RegModule:reg_file|rt_out[15] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 1.000        ; -0.713     ; 5.307      ;
; -5.974 ; pipereg:IF_ID|out1[16]              ; RegModule:reg_file|rt_out[8]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 1.000        ; -0.730     ; 5.290      ;
+--------+-------------------------------------+-------------------------------+--------------+-----------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_div:clockdiv|clock_10Khz_reg'                                                                                                                                      ;
+--------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                         ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; -0.239 ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|clock_1Khz_int ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 1.275      ;
; -0.043 ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|clock_1Khz_int ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 1.079      ;
; -0.035 ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 1.071      ;
; -0.009 ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 1.045      ;
; 0.231  ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.805      ;
; 0.231  ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.805      ;
; 0.234  ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|clock_1Khz_int ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.802      ;
; 0.240  ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.796      ;
; 0.379  ; clk_div:clockdiv|clock_1Khz_int ; clk_div:clockdiv|clock_1Khz_int ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
+--------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_div:clockdiv|clock_1Mhz_reg'                                                                                                                                         ;
+--------+-----------------------------------+-----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -0.239 ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|clock_100Khz_int ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 1.275      ;
; -0.039 ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|clock_100Khz_int ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 1.075      ;
; -0.035 ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 1.071      ;
; -0.008 ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 1.044      ;
; 0.228  ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.808      ;
; 0.228  ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.808      ;
; 0.240  ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|clock_100Khz_int ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.796      ;
; 0.240  ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.796      ;
; 0.379  ; clk_div:clockdiv|clock_100Khz_int ; clk_div:clockdiv|clock_100Khz_int ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.657      ;
+--------+-----------------------------------+-----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_div:clockdiv|clock_1Khz_reg'                                                                                                                                       ;
+--------+----------------------------------+----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -0.070 ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 1.106      ;
; -0.069 ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|clock_100hz_int ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 1.105      ;
; -0.068 ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 1.104      ;
; -0.032 ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|clock_100hz_int ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 1.068      ;
; -0.001 ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 1.037      ;
; 0.239  ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.797      ;
; 0.240  ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|clock_100hz_int ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.796      ;
; 0.241  ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.795      ;
; 0.379  ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:clockdiv|clock_100hz_int ; clk_div:clockdiv|clock_100hz_int ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
+--------+----------------------------------+----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_div:clockdiv|clock_100Khz_reg'                                                                                                                                         ;
+--------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; -0.069 ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 1.105      ;
; -0.069 ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|clock_10Khz_int ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 1.105      ;
; -0.031 ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|clock_10Khz_int ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 1.067      ;
; -0.002 ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 1.038      ;
; 0.237  ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.799      ;
; 0.239  ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.797      ;
; 0.240  ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.796      ;
; 0.240  ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|clock_10Khz_int ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.796      ;
; 0.379  ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:clockdiv|clock_10Khz_int ; clk_div:clockdiv|clock_10Khz_int ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
+--------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_div:clockdiv|clock_100hz_reg'                                                                                                                                      ;
+--------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                         ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; -0.069 ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|clock_10Hz_int ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 1.105      ;
; -0.037 ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 1.073      ;
; -0.032 ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|clock_10Hz_int ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 1.068      ;
; -0.003 ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 1.039      ;
; 0.237  ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|clock_10Hz_int ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 0.799      ;
; 0.238  ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 0.798      ;
; 0.240  ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 0.796      ;
; 0.240  ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 0.796      ;
; 0.379  ; clk_div:clockdiv|clock_10Hz_int ; clk_div:clockdiv|clock_10Hz_int ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 0.657      ;
+--------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'SW[15]'                                                                                                        ;
+-------+-----------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.422 ; SW[15]    ; addtoled:variableadd_selector|addout[3] ; SW[15]       ; SW[15]      ; 0.500        ; 5.969      ; 5.195      ;
; 0.453 ; SW[15]    ; addtoled:variableadd_selector|addout[4] ; SW[15]       ; SW[15]      ; 0.500        ; 5.975      ; 5.150      ;
; 0.495 ; SW[15]    ; addtoled:variableadd_selector|addout[5] ; SW[15]       ; SW[15]      ; 0.500        ; 6.089      ; 5.115      ;
; 0.515 ; SW[15]    ; addtoled:variableadd_selector|addout[1] ; SW[15]       ; SW[15]      ; 0.500        ; 5.969      ; 5.136      ;
; 0.601 ; SW[15]    ; addtoled:variableadd_selector|addout[2] ; SW[15]       ; SW[15]      ; 0.500        ; 5.976      ; 5.193      ;
; 0.629 ; SW[15]    ; addtoled:variableadd_selector|addout[6] ; SW[15]       ; SW[15]      ; 0.500        ; 5.974      ; 5.027      ;
; 0.637 ; SW[15]    ; addtoled:variableadd_selector|addout[0] ; SW[15]       ; SW[15]      ; 0.500        ; 5.949      ; 5.135      ;
; 0.922 ; SW[15]    ; addtoled:variableadd_selector|addout[3] ; SW[15]       ; SW[15]      ; 1.000        ; 5.969      ; 5.195      ;
; 0.953 ; SW[15]    ; addtoled:variableadd_selector|addout[4] ; SW[15]       ; SW[15]      ; 1.000        ; 5.975      ; 5.150      ;
; 0.995 ; SW[15]    ; addtoled:variableadd_selector|addout[5] ; SW[15]       ; SW[15]      ; 1.000        ; 6.089      ; 5.115      ;
; 1.015 ; SW[15]    ; addtoled:variableadd_selector|addout[1] ; SW[15]       ; SW[15]      ; 1.000        ; 5.969      ; 5.136      ;
; 1.101 ; SW[15]    ; addtoled:variableadd_selector|addout[2] ; SW[15]       ; SW[15]      ; 1.000        ; 5.976      ; 5.193      ;
; 1.129 ; SW[15]    ; addtoled:variableadd_selector|addout[6] ; SW[15]       ; SW[15]      ; 1.000        ; 5.974      ; 5.027      ;
; 1.137 ; SW[15]    ; addtoled:variableadd_selector|addout[0] ; SW[15]       ; SW[15]      ; 1.000        ; 5.949      ; 5.135      ;
+-------+-----------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'KEY[1]'                                                                                                                                        ;
+--------+------------------------+------------------------------------------------+------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                                        ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+------------------------------------------------+------------------------+-------------+--------------+------------+------------+
; -5.356 ; pipereg:IF_ID|out1[0]  ; extender:sign_extender|out[0]                  ; pipereg:IF_ID|out1[0]  ; KEY[1]      ; 0.000        ; 6.109      ; 1.269      ;
; -5.128 ; pipereg:IF_ID|out1[0]  ; pc_reg:inst8|pc_out[2]                         ; pipereg:IF_ID|out1[0]  ; KEY[1]      ; 0.000        ; 6.115      ; 1.503      ;
; -4.856 ; pipereg:IF_ID|out1[0]  ; extender:sign_extender|out[0]                  ; pipereg:IF_ID|out1[0]  ; KEY[1]      ; -0.500       ; 6.109      ; 1.269      ;
; -4.628 ; pipereg:IF_ID|out1[0]  ; pc_reg:inst8|pc_out[2]                         ; pipereg:IF_ID|out1[0]  ; KEY[1]      ; -0.500       ; 6.115      ; 1.503      ;
; -4.487 ; pipereg:IF_ID|out1[26] ; ex_control_pipe:ex_control_pipe|ALUOp_o[0]     ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 6.108      ; 2.137      ;
; -4.403 ; pipereg:IF_ID|out1[26] ; pc_reg:inst8|pc_out[2]                         ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 6.115      ; 2.228      ;
; -4.375 ; pipereg:IF_ID|out1[26] ; ex_control_pipe:ex_control_pipe|ALUSrc_o       ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 6.108      ; 2.249      ;
; -4.373 ; pipereg:IF_ID|out1[26] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1]     ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 6.108      ; 2.251      ;
; -4.351 ; pipereg:IF_ID|out1[26] ; pc_reg:inst8|pc_out[3]                         ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 6.114      ; 2.279      ;
; -4.350 ; pipereg:IF_ID|out1[26] ; pc_reg:inst8|pc_out[5]                         ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 6.114      ; 2.280      ;
; -4.346 ; pipereg:IF_ID|out1[26] ; pc_reg:inst8|pc_out[26]                        ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 6.114      ; 2.284      ;
; -4.243 ; pipereg:IF_ID|out1[26] ; pipereg:ID_EX|out1[19]                         ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 6.127      ; 2.400      ;
; -4.225 ; pipereg:IF_ID|out1[26] ; ex_control_pipe:ex_control_pipe|ALUOp_o[3]     ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 6.108      ; 2.399      ;
; -4.197 ; pipereg:IF_ID|out1[26] ; pipereg:ID_EX|out1[4]                          ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 6.110      ; 2.429      ;
; -4.154 ; pipereg:IF_ID|out1[26] ; pc_reg:inst8|pc_out[0]                         ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 6.120      ; 2.482      ;
; -4.146 ; pipereg:IF_ID|out1[26] ; pc_reg:inst8|pc_out[1]                         ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 6.120      ; 2.490      ;
; -4.144 ; pipereg:IF_ID|out1[0]  ; ex_control_pipe:ex_control_pipe|ALUOp_o[3]     ; pipereg:IF_ID|out1[0]  ; KEY[1]      ; 0.000        ; 6.108      ; 2.480      ;
; -3.997 ; pipereg:IF_ID|out1[26] ; pc_reg:inst8|pc_out[22]                        ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 6.120      ; 2.639      ;
; -3.987 ; pipereg:IF_ID|out1[26] ; ex_control_pipe:ex_control_pipe|ALUOp_o[0]     ; pipereg:IF_ID|out1[26] ; KEY[1]      ; -0.500       ; 6.108      ; 2.137      ;
; -3.968 ; pipereg:IF_ID|out1[26] ; pc_reg:inst8|pc_out[28]                        ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 6.124      ; 2.672      ;
; -3.968 ; pipereg:IF_ID|out1[26] ; pc_reg:inst8|pc_out[29]                        ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 6.124      ; 2.672      ;
; -3.968 ; pipereg:IF_ID|out1[26] ; pc_reg:inst8|pc_out[30]                        ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 6.124      ; 2.672      ;
; -3.968 ; pipereg:IF_ID|out1[26] ; pc_reg:inst8|pc_out[31]                        ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 6.124      ; 2.672      ;
; -3.961 ; pipereg:IF_ID|out1[26] ; pipereg:ID_EX|rdout[4]                         ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 6.110      ; 2.665      ;
; -3.960 ; pipereg:IF_ID|out1[26] ; pipereg:ID_EX|rdout[1]                         ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 6.110      ; 2.666      ;
; -3.960 ; pipereg:IF_ID|out1[26] ; pipereg:ID_EX|rdout[3]                         ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 6.110      ; 2.666      ;
; -3.923 ; pipereg:IF_ID|out1[26] ; pipereg:ID_EX|out1[28]                         ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 6.128      ; 2.721      ;
; -3.914 ; pipereg:IF_ID|out1[26] ; pc_reg:inst8|pc_out[23]                        ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 6.119      ; 2.721      ;
; -3.903 ; pipereg:IF_ID|out1[26] ; pc_reg:inst8|pc_out[2]                         ; pipereg:IF_ID|out1[26] ; KEY[1]      ; -0.500       ; 6.115      ; 2.228      ;
; -3.898 ; pipereg:IF_ID|out1[26] ; pc_reg:inst8|pc_out[18]                        ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 6.122      ; 2.740      ;
; -3.896 ; pipereg:IF_ID|out1[26] ; wb_control_pipe:wb_control_pipe_1|RegWrite_o   ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 6.119      ; 2.739      ;
; -3.885 ; pipereg:IF_ID|out1[26] ; ex_control_pipe:ex_control_pipe|ALUOp_o[2]     ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 6.108      ; 2.739      ;
; -3.875 ; pipereg:IF_ID|out1[26] ; ex_control_pipe:ex_control_pipe|ALUSrc_o       ; pipereg:IF_ID|out1[26] ; KEY[1]      ; -0.500       ; 6.108      ; 2.249      ;
; -3.873 ; pipereg:IF_ID|out1[26] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1]     ; pipereg:IF_ID|out1[26] ; KEY[1]      ; -0.500       ; 6.108      ; 2.251      ;
; -3.873 ; pipereg:IF_ID|out1[26] ; pipereg:ID_EX|out1[26]                         ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 6.100      ; 2.743      ;
; -3.862 ; pipereg:IF_ID|out1[26] ; pipereg:ID_EX|out1[21]                         ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 6.124      ; 2.778      ;
; -3.851 ; pipereg:IF_ID|out1[26] ; pc_reg:inst8|pc_out[3]                         ; pipereg:IF_ID|out1[26] ; KEY[1]      ; -0.500       ; 6.114      ; 2.279      ;
; -3.850 ; pipereg:IF_ID|out1[26] ; pc_reg:inst8|pc_out[5]                         ; pipereg:IF_ID|out1[26] ; KEY[1]      ; -0.500       ; 6.114      ; 2.280      ;
; -3.850 ; pipereg:IF_ID|out1[26] ; pipereg:ID_EX|out1[22]                         ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 6.126      ; 2.792      ;
; -3.846 ; pipereg:IF_ID|out1[26] ; pc_reg:inst8|pc_out[26]                        ; pipereg:IF_ID|out1[26] ; KEY[1]      ; -0.500       ; 6.114      ; 2.284      ;
; -3.818 ; pipereg:IF_ID|out1[26] ; pipereg:ID_EX|rdout[2]                         ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 6.110      ; 2.808      ;
; -3.815 ; pipereg:IF_ID|out1[26] ; pipereg:ID_EX|rdout[0]                         ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 6.110      ; 2.811      ;
; -3.811 ; pipereg:IF_ID|out1[26] ; pc_reg:inst8|pc_out[17]                        ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 6.114      ; 2.819      ;
; -3.811 ; pipereg:IF_ID|out1[26] ; pc_reg:inst8|pc_out[15]                        ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 6.114      ; 2.819      ;
; -3.785 ; pipereg:IF_ID|out1[0]  ; ex_control_pipe:ex_control_pipe|ALUOp_o[0]     ; pipereg:IF_ID|out1[0]  ; KEY[1]      ; 0.000        ; 6.108      ; 2.839      ;
; -3.758 ; pipereg:IF_ID|out1[26] ; pipereg:ID_EX|out1[13]                         ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 6.130      ; 2.888      ;
; -3.745 ; pipereg:IF_ID|out1[26] ; pipereg:ID_EX|out1[16]                         ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 6.131      ; 2.902      ;
; -3.743 ; pipereg:IF_ID|out1[26] ; pipereg:ID_EX|out1[19]                         ; pipereg:IF_ID|out1[26] ; KEY[1]      ; -0.500       ; 6.127      ; 2.400      ;
; -3.725 ; pipereg:IF_ID|out1[26] ; ex_control_pipe:ex_control_pipe|ALUOp_o[3]     ; pipereg:IF_ID|out1[26] ; KEY[1]      ; -0.500       ; 6.108      ; 2.399      ;
; -3.723 ; pipereg:IF_ID|out1[26] ; pc_reg:inst8|pc_out[4]                         ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 6.122      ; 2.915      ;
; -3.721 ; pipereg:IF_ID|out1[26] ; pc_reg:inst8|pc_out[12]                        ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 6.122      ; 2.917      ;
; -3.720 ; pipereg:IF_ID|out1[26] ; pc_reg:inst8|pc_out[14]                        ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 6.122      ; 2.918      ;
; -3.711 ; pipereg:IF_ID|out1[26] ; pc_reg:inst8|pc_out[27]                        ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 6.114      ; 2.919      ;
; -3.701 ; pipereg:IF_ID|out1[26] ; pc_reg:inst8|pc_out[25]                        ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 6.124      ; 2.939      ;
; -3.698 ; pipereg:IF_ID|out1[26] ; pc_reg:inst8|pc_out[16]                        ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 6.124      ; 2.942      ;
; -3.697 ; pipereg:IF_ID|out1[26] ; pipereg:ID_EX|out1[4]                          ; pipereg:IF_ID|out1[26] ; KEY[1]      ; -0.500       ; 6.110      ; 2.429      ;
; -3.696 ; pipereg:IF_ID|out1[26] ; pc_reg:inst8|pc_out[7]                         ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 6.124      ; 2.944      ;
; -3.695 ; pipereg:IF_ID|out1[26] ; pipereg:ID_EX|out1[8]                          ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 6.115      ; 2.936      ;
; -3.692 ; pipereg:IF_ID|out1[26] ; pipereg:ID_EX|out1[27]                         ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 6.132      ; 2.956      ;
; -3.691 ; pipereg:IF_ID|out1[0]  ; wb_control_pipe:wb_control_pipe_1|RegWrite_o   ; pipereg:IF_ID|out1[0]  ; KEY[1]      ; 0.000        ; 6.119      ; 2.944      ;
; -3.686 ; pipereg:IF_ID|out1[26] ; ex_control_pipe:ex_control_pipe|RegDst_o       ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 6.127      ; 2.957      ;
; -3.674 ; pipereg:IF_ID|out1[26] ; pipereg:ID_EX|out1[9]                          ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 6.115      ; 2.957      ;
; -3.665 ; pipereg:IF_ID|out1[26] ; mem_control_pipe:mem_control_pipe_1|MemWrite_o ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 6.123      ; 2.974      ;
; -3.662 ; pipereg:IF_ID|out1[26] ; pc_reg:inst8|pc_out[11]                        ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 6.117      ; 2.971      ;
; -3.662 ; pipereg:IF_ID|out1[26] ; pc_reg:inst8|pc_out[9]                         ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 6.117      ; 2.971      ;
; -3.654 ; pipereg:IF_ID|out1[26] ; pc_reg:inst8|pc_out[0]                         ; pipereg:IF_ID|out1[26] ; KEY[1]      ; -0.500       ; 6.120      ; 2.482      ;
; -3.646 ; pipereg:IF_ID|out1[26] ; pc_reg:inst8|pc_out[1]                         ; pipereg:IF_ID|out1[26] ; KEY[1]      ; -0.500       ; 6.120      ; 2.490      ;
; -3.644 ; pipereg:IF_ID|out1[0]  ; ex_control_pipe:ex_control_pipe|ALUOp_o[3]     ; pipereg:IF_ID|out1[0]  ; KEY[1]      ; -0.500       ; 6.108      ; 2.480      ;
; -3.643 ; pipereg:IF_ID|out1[26] ; pc_reg:inst8|pc_out[6]                         ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 6.114      ; 2.987      ;
; -3.637 ; pipereg:IF_ID|out1[26] ; pipereg:ID_EX|out1[29]                         ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 6.125      ; 3.004      ;
; -3.630 ; pipereg:IF_ID|out1[26] ; pc_reg:inst8|pc_out[21]                        ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 6.122      ; 3.008      ;
; -3.622 ; pipereg:IF_ID|out1[26] ; pc_reg:inst8|pc_out[24]                        ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 6.122      ; 3.016      ;
; -3.622 ; pipereg:IF_ID|out1[26] ; pc_reg:inst8|pc_out[13]                        ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 6.122      ; 3.016      ;
; -3.611 ; pipereg:IF_ID|out1[26] ; pc_reg:inst8|pc_out[19]                        ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 6.124      ; 3.029      ;
; -3.603 ; pipereg:IF_ID|out1[26] ; pipereg:ID_EX|out1[20]                         ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 6.124      ; 3.037      ;
; -3.601 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][22]            ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 6.124      ; 3.039      ;
; -3.599 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][1]             ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 6.124      ; 3.041      ;
; -3.598 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][24]            ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 6.124      ; 3.042      ;
; -3.598 ; pipereg:IF_ID|out1[26] ; pc_reg:inst8|pc_out[20]                        ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 6.122      ; 3.040      ;
; -3.597 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][29]            ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 6.124      ; 3.043      ;
; -3.597 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][31]            ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 6.124      ; 3.043      ;
; -3.595 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][28]            ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 6.124      ; 3.045      ;
; -3.592 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][25]            ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 6.124      ; 3.048      ;
; -3.591 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][30]            ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 6.124      ; 3.049      ;
; -3.571 ; pipereg:IF_ID|out1[26] ; pc_reg:inst8|pc_out[10]                        ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 6.124      ; 3.069      ;
; -3.560 ; pipereg:IF_ID|out1[26] ; pc_reg:inst8|pc_out[8]                         ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 6.117      ; 3.073      ;
; -3.549 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][17]            ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 6.123      ; 3.090      ;
; -3.549 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][23]            ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 6.123      ; 3.090      ;
; -3.547 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][3]             ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 6.114      ; 3.083      ;
; -3.546 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][2]             ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 6.114      ; 3.084      ;
; -3.543 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][26]            ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 6.114      ; 3.087      ;
; -3.530 ; pipereg:IF_ID|out1[26] ; pipereg:ID_EX|out1[23]                         ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 6.125      ; 3.111      ;
; -3.497 ; pipereg:IF_ID|out1[26] ; pc_reg:inst8|pc_out[22]                        ; pipereg:IF_ID|out1[26] ; KEY[1]      ; -0.500       ; 6.120      ; 2.639      ;
; -3.483 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][0]             ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 6.125      ; 3.158      ;
; -3.480 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][20]            ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 6.125      ; 3.161      ;
; -3.471 ; pipereg:IF_ID|out1[26] ; pipereg:ID_EX|out1[15]                         ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 6.131      ; 3.176      ;
; -3.468 ; pipereg:IF_ID|out1[26] ; pc_reg:inst8|pc_out[28]                        ; pipereg:IF_ID|out1[26] ; KEY[1]      ; -0.500       ; 6.124      ; 2.672      ;
; -3.468 ; pipereg:IF_ID|out1[26] ; pc_reg:inst8|pc_out[29]                        ; pipereg:IF_ID|out1[26] ; KEY[1]      ; -0.500       ; 6.124      ; 2.672      ;
; -3.468 ; pipereg:IF_ID|out1[26] ; pc_reg:inst8|pc_out[30]                        ; pipereg:IF_ID|out1[26] ; KEY[1]      ; -0.500       ; 6.124      ; 2.672      ;
; -3.468 ; pipereg:IF_ID|out1[26] ; pc_reg:inst8|pc_out[31]                        ; pipereg:IF_ID|out1[26] ; KEY[1]      ; -0.500       ; 6.124      ; 2.672      ;
+--------+------------------------+------------------------------------------------+------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'SW[15]'                                                                                                          ;
+--------+-----------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.974 ; SW[15]    ; addtoled:variableadd_selector|addout[5] ; SW[15]       ; SW[15]      ; 0.000        ; 6.089      ; 5.115      ;
; -0.947 ; SW[15]    ; addtoled:variableadd_selector|addout[6] ; SW[15]       ; SW[15]      ; 0.000        ; 5.974      ; 5.027      ;
; -0.833 ; SW[15]    ; addtoled:variableadd_selector|addout[1] ; SW[15]       ; SW[15]      ; 0.000        ; 5.969      ; 5.136      ;
; -0.825 ; SW[15]    ; addtoled:variableadd_selector|addout[4] ; SW[15]       ; SW[15]      ; 0.000        ; 5.975      ; 5.150      ;
; -0.814 ; SW[15]    ; addtoled:variableadd_selector|addout[0] ; SW[15]       ; SW[15]      ; 0.000        ; 5.949      ; 5.135      ;
; -0.783 ; SW[15]    ; addtoled:variableadd_selector|addout[2] ; SW[15]       ; SW[15]      ; 0.000        ; 5.976      ; 5.193      ;
; -0.774 ; SW[15]    ; addtoled:variableadd_selector|addout[3] ; SW[15]       ; SW[15]      ; 0.000        ; 5.969      ; 5.195      ;
; -0.474 ; SW[15]    ; addtoled:variableadd_selector|addout[5] ; SW[15]       ; SW[15]      ; -0.500       ; 6.089      ; 5.115      ;
; -0.447 ; SW[15]    ; addtoled:variableadd_selector|addout[6] ; SW[15]       ; SW[15]      ; -0.500       ; 5.974      ; 5.027      ;
; -0.333 ; SW[15]    ; addtoled:variableadd_selector|addout[1] ; SW[15]       ; SW[15]      ; -0.500       ; 5.969      ; 5.136      ;
; -0.325 ; SW[15]    ; addtoled:variableadd_selector|addout[4] ; SW[15]       ; SW[15]      ; -0.500       ; 5.975      ; 5.150      ;
; -0.314 ; SW[15]    ; addtoled:variableadd_selector|addout[0] ; SW[15]       ; SW[15]      ; -0.500       ; 5.949      ; 5.135      ;
; -0.283 ; SW[15]    ; addtoled:variableadd_selector|addout[2] ; SW[15]       ; SW[15]      ; -0.500       ; 5.976      ; 5.193      ;
; -0.274 ; SW[15]    ; addtoled:variableadd_selector|addout[3] ; SW[15]       ; SW[15]      ; -0.500       ; 5.969      ; 5.195      ;
+--------+-----------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK_50'                                                                                                                                                                              ;
+-------+---------------------------------------------------+---------------------------------------------------+-----------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                         ; To Node                                           ; Launch Clock                      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------+---------------------------------------------------+-----------------------------------+-------------+--------------+------------+------------+
; 0.039 ; clk_div:clockdiv|clock_100Khz_int                 ; clk_div:clockdiv|clock_100Khz_reg                 ; clk_div:clockdiv|clock_1Mhz_reg   ; CLOCK_50    ; 0.000        ; 0.492      ; 0.797      ;
; 0.134 ; clk_div:clockdiv|clock_10Khz_int                  ; clk_div:clockdiv|clock_10Khz_reg                  ; clk_div:clockdiv|clock_100Khz_reg ; CLOCK_50    ; 0.000        ; 0.390      ; 0.790      ;
; 0.135 ; clk_div:clockdiv|clock_10Hz_int                   ; clk_div:clockdiv|clock_10Hz_reg                   ; clk_div:clockdiv|clock_100hz_reg  ; CLOCK_50    ; 0.000        ; 0.389      ; 0.790      ;
; 0.146 ; clk_div:clockdiv|clock_100hz_int                  ; clk_div:clockdiv|clock_100hz_reg                  ; clk_div:clockdiv|clock_1Khz_reg   ; CLOCK_50    ; 0.000        ; 0.377      ; 0.789      ;
; 0.149 ; clk_div:clockdiv|clock_1Khz_int                   ; clk_div:clockdiv|clock_1Khz_reg                   ; clk_div:clockdiv|clock_10Khz_reg  ; CLOCK_50    ; 0.000        ; 0.547      ; 0.962      ;
; 0.391 ; LCD_Display:LCD_module|next_command.RESET2        ; LCD_Display:LCD_module|next_command.RESET2        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; LCD_Display:LCD_module|next_command.RESET3        ; LCD_Display:LCD_module|next_command.RESET3        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; LCD_Display:LCD_module|next_command.FUNC_SET      ; LCD_Display:LCD_module|next_command.FUNC_SET      ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; LCD_Display:LCD_module|next_command.DISPLAY_OFF   ; LCD_Display:LCD_module|next_command.DISPLAY_OFF   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; LCD_Display:LCD_module|next_command.DISPLAY_CLEAR ; LCD_Display:LCD_module|next_command.DISPLAY_CLEAR ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; LCD_Display:LCD_module|next_command.DISPLAY_ON    ; LCD_Display:LCD_module|next_command.DISPLAY_ON    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; LCD_Display:LCD_module|next_command.MODE_SET      ; LCD_Display:LCD_module|next_command.MODE_SET      ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; LCD_Display:LCD_module|next_command.Print_String  ; LCD_Display:LCD_module|next_command.Print_String  ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; LCD_Display:LCD_module|LCD_RS                     ; LCD_Display:LCD_module|LCD_RS                     ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; LCD_Display:LCD_module|LCD_EN                     ; LCD_Display:LCD_module|LCD_EN                     ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; LCD_Display:LCD_module|DATA_BUS_VALUE[7]          ; LCD_Display:LCD_module|DATA_BUS_VALUE[7]          ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.526 ; LCD_Display:LCD_module|next_command.LINE2         ; LCD_Display:LCD_module|state.LINE2                ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.792      ;
; 0.526 ; LCD_Display:LCD_module|next_command.Print_String  ; LCD_Display:LCD_module|state.Print_String         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.792      ;
; 0.534 ; LCD_Display:LCD_module|CLK_COUNT_400HZ[19]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[19]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.800      ;
; 0.534 ; LCD_Display:LCD_module|state.RESET2               ; LCD_Display:LCD_module|next_command.RESET3        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.800      ;
; 0.535 ; LCD_Display:LCD_module|CLK_400HZ_Enable           ; LCD_Display:LCD_module|LCD_EN                     ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.801      ;
; 0.536 ; LCD_Display:LCD_module|CHAR_COUNT[4]              ; LCD_Display:LCD_module|CHAR_COUNT[4]              ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.802      ;
; 0.536 ; LCD_Display:LCD_module|state.DISPLAY_CLEAR        ; LCD_Display:LCD_module|next_command.DISPLAY_ON    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.802      ;
; 0.551 ; LCD_Display:LCD_module|state.RETURN_HOME          ; LCD_Display:LCD_module|DATA_BUS_VALUE[7]          ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.817      ;
; 0.567 ; LCD_Display:LCD_module|state.Print_String         ; LCD_Display:LCD_module|LCD_RS                     ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.833      ;
; 0.609 ; clk_div:clockdiv|clock_10Hz_reg                   ; clk_div:clockdiv|clock_10Hz                       ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.497      ; 1.372      ;
; 0.648 ; LCD_Display:LCD_module|next_command.RESET3        ; LCD_Display:LCD_module|state.RESET3               ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.914      ;
; 0.653 ; LCD_Display:LCD_module|next_command.FUNC_SET      ; LCD_Display:LCD_module|state.FUNC_SET             ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.919      ;
; 0.654 ; LCD_Display:LCD_module|next_command.DISPLAY_OFF   ; LCD_Display:LCD_module|state.DISPLAY_OFF          ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.920      ;
; 0.688 ; clk_div:clockdiv|count_1Mhz[4]                    ; clk_div:clockdiv|clock_1Mhz_int                   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.954      ;
; 0.703 ; clk_div:clockdiv|clock_1Mhz_int                   ; clk_div:clockdiv|clock_1Mhz_reg                   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; -0.004     ; 0.965      ;
; 0.753 ; LCD_Display:LCD_module|next_command.RESET2        ; LCD_Display:LCD_module|state.RESET2               ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.019      ;
; 0.773 ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|next_command.MODE_SET      ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.039      ;
; 0.777 ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|state.MODE_SET             ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.043      ;
; 0.778 ; LCD_Display:LCD_module|next_command.MODE_SET      ; LCD_Display:LCD_module|state.MODE_SET             ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.044      ;
; 0.779 ; LCD_Display:LCD_module|next_command.DISPLAY_CLEAR ; LCD_Display:LCD_module|state.DISPLAY_CLEAR        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.045      ;
; 0.779 ; LCD_Display:LCD_module|next_command.DISPLAY_ON    ; LCD_Display:LCD_module|state.DISPLAY_ON           ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.045      ;
; 0.788 ; LCD_Display:LCD_module|CLK_COUNT_400HZ[1]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[1]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.054      ;
; 0.795 ; clk_div:clockdiv|count_1Mhz[1]                    ; clk_div:clockdiv|count_1Mhz[1]                    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.061      ;
; 0.795 ; LCD_Display:LCD_module|next_command.RETURN_HOME   ; LCD_Display:LCD_module|state.RETURN_HOME          ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.061      ;
; 0.796 ; LCD_Display:LCD_module|CLK_COUNT_400HZ[10]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[10]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.062      ;
; 0.798 ; LCD_Display:LCD_module|CLK_COUNT_400HZ[3]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[3]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.064      ;
; 0.798 ; LCD_Display:LCD_module|state.FUNC_SET             ; LCD_Display:LCD_module|next_command.DISPLAY_OFF   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.064      ;
; 0.801 ; LCD_Display:LCD_module|CLK_COUNT_400HZ[5]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[5]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.067      ;
; 0.802 ; LCD_Display:LCD_module|CLK_COUNT_400HZ[7]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[7]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.068      ;
; 0.806 ; LCD_Display:LCD_module|CLK_COUNT_400HZ[9]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[9]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.808 ; LCD_Display:LCD_module|CLK_COUNT_400HZ[11]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[11]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.074      ;
; 0.809 ; LCD_Display:LCD_module|state.RESET3               ; LCD_Display:LCD_module|next_command.FUNC_SET      ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.075      ;
; 0.809 ; LCD_Display:LCD_module|state.DISPLAY_OFF          ; LCD_Display:LCD_module|next_command.DISPLAY_CLEAR ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.075      ;
; 0.813 ; LCD_Display:LCD_module|CLK_COUNT_400HZ[12]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[12]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.079      ;
; 0.814 ; LCD_Display:LCD_module|CLK_COUNT_400HZ[14]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[14]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.080      ;
; 0.814 ; LCD_Display:LCD_module|CLK_COUNT_400HZ[17]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[17]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.080      ;
; 0.819 ; clk_div:clockdiv|count_1Mhz[3]                    ; clk_div:clockdiv|count_1Mhz[3]                    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.085      ;
; 0.821 ; clk_div:clockdiv|count_1Mhz[5]                    ; clk_div:clockdiv|count_1Mhz[5]                    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.087      ;
; 0.821 ; LCD_Display:LCD_module|CLK_COUNT_400HZ[0]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[0]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.087      ;
; 0.826 ; LCD_Display:LCD_module|CHAR_COUNT[3]              ; LCD_Display:LCD_module|CHAR_COUNT[3]              ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.092      ;
; 0.827 ; clk_div:clockdiv|count_1Mhz[5]                    ; clk_div:clockdiv|clock_1Mhz_int                   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.093      ;
; 0.830 ; LCD_Display:LCD_module|state.Print_String         ; LCD_Display:LCD_module|next_command.LINE2         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.096      ;
; 0.834 ; LCD_Display:LCD_module|CLK_COUNT_400HZ[2]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[2]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.100      ;
; 0.834 ; LCD_Display:LCD_module|CLK_COUNT_400HZ[18]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[18]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.100      ;
; 0.835 ; LCD_Display:LCD_module|CLK_COUNT_400HZ[4]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[4]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.101      ;
; 0.838 ; LCD_Display:LCD_module|CLK_COUNT_400HZ[6]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[6]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.104      ;
; 0.840 ; LCD_Display:LCD_module|state.Print_String         ; LCD_Display:LCD_module|next_command.RETURN_HOME   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.106      ;
; 0.841 ; LCD_Display:LCD_module|CHAR_COUNT[1]              ; LCD_Display:LCD_module|CHAR_COUNT[1]              ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.107      ;
; 0.842 ; clk_div:clockdiv|count_1Mhz[0]                    ; clk_div:clockdiv|count_1Mhz[0]                    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.108      ;
; 0.844 ; LCD_Display:LCD_module|CHAR_COUNT[0]              ; LCD_Display:LCD_module|CHAR_COUNT[0]              ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.110      ;
; 0.845 ; LCD_Display:LCD_module|CLK_COUNT_400HZ[13]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[13]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.111      ;
; 0.845 ; LCD_Display:LCD_module|CLK_COUNT_400HZ[15]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[15]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.111      ;
; 0.846 ; LCD_Display:LCD_module|CLK_COUNT_400HZ[16]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[16]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.112      ;
; 0.855 ; clk_div:clockdiv|count_1Mhz[4]                    ; clk_div:clockdiv|count_1Mhz[4]                    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.121      ;
; 0.856 ; clk_div:clockdiv|count_1Mhz[6]                    ; clk_div:clockdiv|count_1Mhz[6]                    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.122      ;
; 0.858 ; clk_div:clockdiv|count_1Mhz[2]                    ; clk_div:clockdiv|count_1Mhz[2]                    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.124      ;
; 0.863 ; LCD_Display:LCD_module|state.LINE2                ; LCD_Display:LCD_module|DATA_BUS_VALUE[7]          ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.129      ;
; 0.863 ; clk_div:clockdiv|count_1Mhz[6]                    ; clk_div:clockdiv|clock_1Mhz_int                   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.129      ;
; 0.867 ; LCD_Display:LCD_module|state.DROP_LCD_EN          ; LCD_Display:LCD_module|LCD_RS                     ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.133      ;
; 0.872 ; LCD_Display:LCD_module|state.DROP_LCD_EN          ; LCD_Display:LCD_module|LCD_EN                     ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.138      ;
; 0.921 ; LCD_Display:LCD_module|next_command.LINE2         ; LCD_Display:LCD_module|next_command.LINE2         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.187      ;
; 0.946 ; LCD_Display:LCD_module|CLK_400HZ_Enable           ; LCD_Display:LCD_module|state.DROP_LCD_EN          ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.212      ;
; 0.946 ; LCD_Display:LCD_module|CLK_400HZ_Enable           ; LCD_Display:LCD_module|next_command.LINE2         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.212      ;
; 0.946 ; LCD_Display:LCD_module|CLK_400HZ_Enable           ; LCD_Display:LCD_module|state.LINE2                ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.212      ;
; 0.946 ; LCD_Display:LCD_module|CLK_400HZ_Enable           ; LCD_Display:LCD_module|next_command.RETURN_HOME   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.212      ;
; 0.946 ; LCD_Display:LCD_module|CLK_400HZ_Enable           ; LCD_Display:LCD_module|state.RETURN_HOME          ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.212      ;
; 0.946 ; LCD_Display:LCD_module|CLK_400HZ_Enable           ; LCD_Display:LCD_module|next_command.Print_String  ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.212      ;
; 0.946 ; LCD_Display:LCD_module|CLK_400HZ_Enable           ; LCD_Display:LCD_module|state.Print_String         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.212      ;
; 0.946 ; LCD_Display:LCD_module|CLK_400HZ_Enable           ; LCD_Display:LCD_module|LCD_RS                     ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.212      ;
; 0.946 ; LCD_Display:LCD_module|CLK_400HZ_Enable           ; LCD_Display:LCD_module|DATA_BUS_VALUE[7]          ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.212      ;
; 0.948 ; LCD_Display:LCD_module|next_command.RETURN_HOME   ; LCD_Display:LCD_module|next_command.RETURN_HOME   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.214      ;
; 1.007 ; LCD_Display:LCD_module|CHAR_COUNT[2]              ; LCD_Display:LCD_module|CHAR_COUNT[2]              ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.273      ;
; 1.016 ; LCD_Display:LCD_module|CLK_COUNT_400HZ[8]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[8]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.282      ;
; 1.084 ; LCD_Display:LCD_module|state.RESET1               ; LCD_Display:LCD_module|CHAR_COUNT[0]              ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.350      ;
; 1.085 ; LCD_Display:LCD_module|state.RESET1               ; LCD_Display:LCD_module|CHAR_COUNT[2]              ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.351      ;
; 1.104 ; LCD_Display:LCD_module|state.RESET1               ; LCD_Display:LCD_module|CHAR_COUNT[1]              ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.370      ;
; 1.104 ; clk_div:clockdiv|count_1Mhz[2]                    ; clk_div:clockdiv|clock_1Mhz_int                   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.370      ;
; 1.179 ; LCD_Display:LCD_module|CLK_COUNT_400HZ[10]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[11]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.445      ;
; 1.181 ; LCD_Display:LCD_module|CLK_COUNT_400HZ[3]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[4]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.447      ;
; 1.184 ; LCD_Display:LCD_module|CLK_COUNT_400HZ[5]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[6]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.450      ;
; 1.185 ; LCD_Display:LCD_module|CLK_COUNT_400HZ[7]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[8]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.451      ;
; 1.191 ; LCD_Display:LCD_module|CLK_COUNT_400HZ[11]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[12]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.457      ;
; 1.196 ; LCD_Display:LCD_module|CLK_COUNT_400HZ[12]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[13]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.462      ;
; 1.197 ; LCD_Display:LCD_module|CLK_COUNT_400HZ[14]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[15]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.463      ;
+-------+---------------------------------------------------+---------------------------------------------------+-----------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_div:clockdiv|clock_100Khz_reg'                                                                                                                                         ;
+-------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; 0.391 ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:clockdiv|clock_10Khz_int ; clk_div:clockdiv|clock_10Khz_int ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.530 ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.796      ;
; 0.530 ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|clock_10Khz_int ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.796      ;
; 0.531 ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.797      ;
; 0.533 ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.799      ;
; 0.772 ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 1.038      ;
; 0.801 ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|clock_10Khz_int ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 1.067      ;
; 0.839 ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 1.105      ;
; 0.839 ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|clock_10Khz_int ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 1.105      ;
+-------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_div:clockdiv|clock_100hz_reg'                                                                                                                                      ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; 0.391 ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:clockdiv|clock_10Hz_int ; clk_div:clockdiv|clock_10Hz_int ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.530 ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 0.796      ;
; 0.530 ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 0.796      ;
; 0.532 ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 0.798      ;
; 0.533 ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|clock_10Hz_int ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 0.799      ;
; 0.773 ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 1.039      ;
; 0.802 ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|clock_10Hz_int ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 1.068      ;
; 0.807 ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 1.073      ;
; 0.839 ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|clock_10Hz_int ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 1.105      ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_div:clockdiv|clock_10Khz_reg'                                                                                                                                      ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; 0.391 ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:clockdiv|clock_1Khz_int ; clk_div:clockdiv|clock_1Khz_int ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.530 ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.796      ;
; 0.536 ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|clock_1Khz_int ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.802      ;
; 0.539 ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.805      ;
; 0.539 ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.805      ;
; 0.779 ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 1.045      ;
; 0.805 ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 1.071      ;
; 0.813 ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|clock_1Khz_int ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 1.079      ;
; 1.009 ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|clock_1Khz_int ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 1.275      ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_div:clockdiv|clock_1Khz_reg'                                                                                                                                       ;
+-------+----------------------------------+----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.391 ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:clockdiv|clock_100hz_int ; clk_div:clockdiv|clock_100hz_int ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.529 ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.795      ;
; 0.530 ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|clock_100hz_int ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.796      ;
; 0.531 ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.797      ;
; 0.771 ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 1.037      ;
; 0.802 ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|clock_100hz_int ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 1.068      ;
; 0.838 ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 1.104      ;
; 0.839 ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|clock_100hz_int ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 1.105      ;
; 0.840 ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 1.106      ;
+-------+----------------------------------+----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_div:clockdiv|clock_1Mhz_reg'                                                                                                                                         ;
+-------+-----------------------------------+-----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.391 ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:clockdiv|clock_100Khz_int ; clk_div:clockdiv|clock_100Khz_int ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.530 ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.796      ;
; 0.530 ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|clock_100Khz_int ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.796      ;
; 0.542 ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.808      ;
; 0.542 ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.808      ;
; 0.778 ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 1.044      ;
; 0.805 ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 1.071      ;
; 0.809 ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|clock_100Khz_int ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 1.075      ;
; 1.009 ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|clock_100Khz_int ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 1.275      ;
+-------+-----------------------------------+-----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'pipereg:IF_ID|out1[26]'                                                                                                                              ;
+-------+-------------------------------------+-------------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                       ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+-------------------------------+------------------------+------------------------+--------------+------------+------------+
; 1.039 ; pipereg:IF_ID|out1[26]              ; zero_detect:inst9|zero        ; pipereg:IF_ID|out1[26] ; pipereg:IF_ID|out1[26] ; 0.000        ; 2.014      ; 3.303      ;
; 1.539 ; pipereg:IF_ID|out1[26]              ; zero_detect:inst9|zero        ; pipereg:IF_ID|out1[26] ; pipereg:IF_ID|out1[26] ; -0.500       ; 2.014      ; 3.303      ;
; 3.777 ; pipereg:IF_ID|out1[27]              ; zero_detect:inst9|zero        ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.932     ; 1.845      ;
; 3.919 ; pipereg:IF_ID|out1[20]              ; RegModule:reg_file|rt_out[4]  ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; 0.000        ; -2.069     ; 1.850      ;
; 4.489 ; pipereg:IF_ID|out1[19]              ; RegModule:reg_file|rt_out[27] ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; 0.000        ; -2.063     ; 2.426      ;
; 4.524 ; pipereg:IF_ID|out1[20]              ; RegModule:reg_file|rt_out[12] ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; 0.000        ; -2.073     ; 2.451      ;
; 4.658 ; RegModule:reg_file|register[23][28] ; RegModule:reg_file|rt_out[28] ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; -0.500       ; -2.076     ; 2.082      ;
; 4.676 ; pipereg:IF_ID|out1[18]              ; RegModule:reg_file|rt_out[24] ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; 0.000        ; -2.058     ; 2.618      ;
; 4.723 ; RegModule:reg_file|register[1][14]  ; RegModule:reg_file|rt_out[14] ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; -0.500       ; -2.067     ; 2.156      ;
; 4.724 ; RegModule:reg_file|register[25][19] ; RegModule:reg_file|rt_out[19] ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; -0.500       ; -2.059     ; 2.165      ;
; 4.731 ; RegModule:reg_file|register[25][15] ; RegModule:reg_file|rt_out[15] ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; -0.500       ; -2.074     ; 2.157      ;
; 4.733 ; pipereg:IF_ID|out1[19]              ; RegModule:reg_file|rt_out[23] ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; 0.000        ; -2.045     ; 2.688      ;
; 4.743 ; pipereg:IF_ID|out1[20]              ; RegModule:reg_file|rt_out[3]  ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; 0.000        ; -2.094     ; 2.649      ;
; 4.772 ; pipereg:IF_ID|out1[20]              ; RegModule:reg_file|rt_out[6]  ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; 0.000        ; -2.072     ; 2.700      ;
; 4.793 ; pipereg:IF_ID|out1[16]              ; RegModule:reg_file|rt_out[22] ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; 0.000        ; -2.085     ; 2.708      ;
; 4.805 ; pipereg:IF_ID|out1[18]              ; RegModule:reg_file|rt_out[28] ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; 0.000        ; -2.058     ; 2.747      ;
; 4.822 ; pipereg:IF_ID|out1[18]              ; RegModule:reg_file|rt_out[27] ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; 0.000        ; -2.063     ; 2.759      ;
; 4.827 ; pipereg:IF_ID|out1[20]              ; RegModule:reg_file|rt_out[10] ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; 0.000        ; -2.080     ; 2.747      ;
; 4.847 ; RegModule:reg_file|register[3][24]  ; RegModule:reg_file|rt_out[24] ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; -0.500       ; -2.074     ; 2.273      ;
; 4.849 ; pipereg:IF_ID|out1[20]              ; RegModule:reg_file|rt_out[5]  ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; 0.000        ; -2.068     ; 2.781      ;
; 4.853 ; RegModule:reg_file|register[25][17] ; RegModule:reg_file|rt_out[17] ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; -0.500       ; -2.056     ; 2.297      ;
; 4.870 ; RegModule:reg_file|register[24][22] ; RegModule:reg_file|rt_out[22] ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; -0.500       ; -2.075     ; 2.295      ;
; 4.872 ; pipereg:IF_ID|out1[16]              ; RegModule:reg_file|rt_out[20] ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; 0.000        ; -2.057     ; 2.815      ;
; 4.903 ; pipereg:IF_ID|out1[17]              ; RegModule:reg_file|rt_out[21] ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; 0.000        ; -2.078     ; 2.825      ;
; 4.926 ; pipereg:IF_ID|out1[18]              ; RegModule:reg_file|rt_out[30] ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; 0.000        ; -2.096     ; 2.830      ;
; 4.963 ; RegModule:reg_file|register[30][15] ; RegModule:reg_file|rt_out[15] ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; -0.500       ; -2.060     ; 2.403      ;
; 4.963 ; pipereg:IF_ID|out1[17]              ; RegModule:reg_file|rt_out[20] ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; 0.000        ; -2.051     ; 2.912      ;
; 4.976 ; pipereg:IF_ID|out1[17]              ; RegModule:reg_file|rt_out[23] ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; 0.000        ; -2.046     ; 2.930      ;
; 4.992 ; RegModule:reg_file|register[25][23] ; RegModule:reg_file|rt_out[23] ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; -0.500       ; -2.067     ; 2.425      ;
; 4.997 ; pipereg:IF_ID|out1[19]              ; RegModule:reg_file|rt_out[15] ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; 0.000        ; -2.053     ; 2.944      ;
; 5.006 ; RegModule:reg_file|register[25][5]  ; RegModule:reg_file|rt_out[5]  ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; -0.500       ; -2.074     ; 2.432      ;
; 5.006 ; pipereg:IF_ID|out1[20]              ; RegModule:reg_file|rt_out[26] ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; 0.000        ; -2.063     ; 2.943      ;
; 5.011 ; RegModule:reg_file|register[25][7]  ; RegModule:reg_file|rt_out[7]  ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; -0.500       ; -2.080     ; 2.431      ;
; 5.012 ; pipereg:IF_ID|out1[17]              ; RegModule:reg_file|rt_out[25] ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; 0.000        ; -2.047     ; 2.965      ;
; 5.043 ; RegModule:reg_file|register[27][17] ; RegModule:reg_file|rt_out[17] ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; -0.500       ; -2.053     ; 2.490      ;
; 5.049 ; pipereg:IF_ID|out1[20]              ; RegModule:reg_file|rt_out[18] ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; 0.000        ; -2.072     ; 2.977      ;
; 5.052 ; pipereg:IF_ID|out1[17]              ; RegModule:reg_file|rt_out[31] ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; 0.000        ; -2.079     ; 2.973      ;
; 5.053 ; pipereg:IF_ID|out1[20]              ; RegModule:reg_file|rt_out[25] ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; 0.000        ; -2.052     ; 3.001      ;
; 5.065 ; pipereg:IF_ID|out1[19]              ; RegModule:reg_file|rt_out[1]  ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; 0.000        ; -2.078     ; 2.987      ;
; 5.065 ; pipereg:IF_ID|out1[20]              ; RegModule:reg_file|rt_out[2]  ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; 0.000        ; -2.074     ; 2.991      ;
; 5.082 ; pipereg:IF_ID|out1[20]              ; RegModule:reg_file|rt_out[16] ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; 0.000        ; -2.086     ; 2.996      ;
; 5.084 ; pipereg:IF_ID|out1[20]              ; RegModule:reg_file|rt_out[11] ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; 0.000        ; -2.079     ; 3.005      ;
; 5.108 ; RegModule:reg_file|register[23][18] ; RegModule:reg_file|rt_out[18] ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; -0.500       ; -2.084     ; 2.524      ;
; 5.138 ; RegModule:reg_file|register[3][8]   ; RegModule:reg_file|rt_out[8]  ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; -0.500       ; -2.074     ; 2.564      ;
; 5.141 ; RegModule:reg_file|register[25][25] ; RegModule:reg_file|rt_out[25] ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; -0.500       ; -2.068     ; 2.573      ;
; 5.148 ; RegModule:reg_file|register[25][3]  ; RegModule:reg_file|rt_out[3]  ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; -0.500       ; -2.080     ; 2.568      ;
; 5.150 ; RegModule:reg_file|register[3][6]   ; RegModule:reg_file|rt_out[6]  ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; -0.500       ; -2.073     ; 2.577      ;
; 5.151 ; RegModule:reg_file|register[25][11] ; RegModule:reg_file|rt_out[11] ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; -0.500       ; -2.073     ; 2.578      ;
; 5.157 ; pipereg:IF_ID|out1[19]              ; RegModule:reg_file|rt_out[21] ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; 0.000        ; -2.077     ; 3.080      ;
; 5.171 ; pipereg:IF_ID|out1[17]              ; RegModule:reg_file|rt_out[22] ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; 0.000        ; -2.079     ; 3.092      ;
; 5.182 ; RegModule:reg_file|register[25][1]  ; RegModule:reg_file|rt_out[1]  ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; -0.500       ; -2.070     ; 2.612      ;
; 5.189 ; RegModule:reg_file|register[27][29] ; RegModule:reg_file|rt_out[29] ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; -0.500       ; -2.065     ; 2.624      ;
; 5.192 ; pipereg:IF_ID|out1[20]              ; RegModule:reg_file|rt_out[0]  ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; 0.000        ; -2.111     ; 3.081      ;
; 5.207 ; pipereg:IF_ID|out1[18]              ; RegModule:reg_file|rt_out[12] ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; 0.000        ; -2.067     ; 3.140      ;
; 5.214 ; RegModule:reg_file|register[27][27] ; RegModule:reg_file|rt_out[27] ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; -0.500       ; -2.069     ; 2.645      ;
; 5.222 ; pipereg:IF_ID|out1[17]              ; RegModule:reg_file|rt_out[19] ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; 0.000        ; -2.070     ; 3.152      ;
; 5.225 ; RegModule:reg_file|register[21][28] ; RegModule:reg_file|rt_out[28] ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; -0.500       ; -2.065     ; 2.660      ;
; 5.226 ; RegModule:reg_file|register[30][1]  ; RegModule:reg_file|rt_out[1]  ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; -0.500       ; -2.090     ; 2.636      ;
; 5.226 ; pipereg:IF_ID|out1[17]              ; RegModule:reg_file|rt_out[17] ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; 0.000        ; -2.067     ; 3.159      ;
; 5.232 ; RegModule:reg_file|register[22][25] ; RegModule:reg_file|rt_out[25] ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; -0.500       ; -2.057     ; 2.675      ;
; 5.239 ; RegModule:reg_file|register[27][19] ; RegModule:reg_file|rt_out[19] ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; -0.500       ; -2.063     ; 2.676      ;
; 5.240 ; RegModule:reg_file|register[23][12] ; RegModule:reg_file|rt_out[12] ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; -0.500       ; -2.076     ; 2.664      ;
; 5.251 ; pipereg:IF_ID|out1[16]              ; RegModule:reg_file|rt_out[16] ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; 0.000        ; -2.087     ; 3.164      ;
; 5.262 ; pipereg:IF_ID|out1[18]              ; RegModule:reg_file|rt_out[6]  ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; 0.000        ; -2.066     ; 3.196      ;
; 5.263 ; RegModule:reg_file|register[3][1]   ; RegModule:reg_file|rt_out[1]  ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; -0.500       ; -2.068     ; 2.695      ;
; 5.273 ; RegModule:reg_file|register[7][22]  ; RegModule:reg_file|rt_out[22] ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; -0.500       ; -2.082     ; 2.691      ;
; 5.280 ; RegModule:reg_file|register[13][29] ; RegModule:reg_file|rt_out[29] ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; -0.500       ; -2.075     ; 2.705      ;
; 5.282 ; RegModule:reg_file|register[3][18]  ; RegModule:reg_file|rt_out[18] ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; -0.500       ; -2.086     ; 2.696      ;
; 5.289 ; pipereg:IF_ID|out1[16]              ; RegModule:reg_file|rt_out[0]  ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; 0.000        ; -2.112     ; 3.177      ;
; 5.301 ; RegModule:reg_file|register[7][0]   ; RegModule:reg_file|rt_out[0]  ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; -0.500       ; -2.095     ; 2.706      ;
; 5.302 ; RegModule:reg_file|register[3][2]   ; RegModule:reg_file|rt_out[2]  ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; -0.500       ; -2.068     ; 2.734      ;
; 5.303 ; RegModule:reg_file|register[30][26] ; RegModule:reg_file|rt_out[26] ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; -0.500       ; -2.078     ; 2.725      ;
; 5.306 ; pipereg:IF_ID|out1[16]              ; RegModule:reg_file|rt_out[14] ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; 0.000        ; -2.082     ; 3.224      ;
; 5.310 ; RegModule:reg_file|register[25][13] ; RegModule:reg_file|rt_out[13] ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; -0.500       ; -2.068     ; 2.742      ;
; 5.312 ; RegModule:reg_file|register[23][2]  ; RegModule:reg_file|rt_out[2]  ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; -0.500       ; -2.068     ; 2.744      ;
; 5.315 ; RegModule:reg_file|register[28][31] ; RegModule:reg_file|rt_out[31] ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; -0.500       ; -2.050     ; 2.765      ;
; 5.322 ; pipereg:IF_ID|out1[16]              ; RegModule:reg_file|rt_out[30] ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; 0.000        ; -2.103     ; 3.219      ;
; 5.325 ; pipereg:IF_ID|out1[18]              ; RegModule:reg_file|rt_out[23] ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; 0.000        ; -2.045     ; 3.280      ;
; 5.325 ; pipereg:IF_ID|out1[17]              ; RegModule:reg_file|rt_out[14] ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; 0.000        ; -2.076     ; 3.249      ;
; 5.331 ; RegModule:reg_file|register[3][14]  ; RegModule:reg_file|rt_out[14] ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; -0.500       ; -2.067     ; 2.764      ;
; 5.331 ; RegModule:reg_file|register[27][13] ; RegModule:reg_file|rt_out[13] ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; -0.500       ; -2.065     ; 2.766      ;
; 5.336 ; pipereg:IF_ID|out1[19]              ; RegModule:reg_file|rt_out[24] ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; 0.000        ; -2.058     ; 3.278      ;
; 5.346 ; pipereg:IF_ID|out1[20]              ; RegModule:reg_file|rt_out[8]  ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; 0.000        ; -2.069     ; 3.277      ;
; 5.353 ; RegModule:reg_file|register[10][17] ; RegModule:reg_file|rt_out[17] ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; -0.500       ; -2.061     ; 2.792      ;
; 5.355 ; RegModule:reg_file|register[29][1]  ; RegModule:reg_file|rt_out[1]  ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; -0.500       ; -2.070     ; 2.785      ;
; 5.358 ; pipereg:IF_ID|out1[17]              ; RegModule:reg_file|rt_out[29] ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; 0.000        ; -2.079     ; 3.279      ;
; 5.362 ; pipereg:IF_ID|out1[19]              ; RegModule:reg_file|rt_out[7]  ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; 0.000        ; -2.097     ; 3.265      ;
; 5.366 ; pipereg:IF_ID|out1[18]              ; RegModule:reg_file|rt_out[29] ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; 0.000        ; -2.078     ; 3.288      ;
; 5.373 ; RegModule:reg_file|register[6][18]  ; RegModule:reg_file|rt_out[18] ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; -0.500       ; -2.069     ; 2.804      ;
; 5.374 ; RegModule:reg_file|register[10][13] ; RegModule:reg_file|rt_out[13] ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; -0.500       ; -2.073     ; 2.801      ;
; 5.381 ; RegModule:reg_file|register[5][19]  ; RegModule:reg_file|rt_out[19] ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; -0.500       ; -2.067     ; 2.814      ;
; 5.383 ; RegModule:reg_file|register[13][1]  ; RegModule:reg_file|rt_out[1]  ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; -0.500       ; -2.074     ; 2.809      ;
; 5.395 ; RegModule:reg_file|register[29][12] ; RegModule:reg_file|rt_out[12] ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; -0.500       ; -2.065     ; 2.830      ;
; 5.407 ; pipereg:IF_ID|out1[17]              ; RegModule:reg_file|rt_out[11] ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; 0.000        ; -2.074     ; 3.333      ;
; 5.418 ; RegModule:reg_file|register[21][20] ; RegModule:reg_file|rt_out[20] ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; -0.500       ; -2.054     ; 2.864      ;
; 5.423 ; pipereg:IF_ID|out1[19]              ; RegModule:reg_file|rt_out[9]  ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; 0.000        ; -2.048     ; 3.375      ;
; 5.424 ; pipereg:IF_ID|out1[20]              ; RegModule:reg_file|rt_out[9]  ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; 0.000        ; -2.054     ; 3.370      ;
; 5.425 ; RegModule:reg_file|register[6][16]  ; RegModule:reg_file|rt_out[16] ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; -0.500       ; -2.081     ; 2.844      ;
; 5.426 ; pipereg:IF_ID|out1[18]              ; RegModule:reg_file|rt_out[20] ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; 0.000        ; -2.050     ; 3.376      ;
; 5.432 ; pipereg:IF_ID|out1[28]              ; zero_detect:inst9|zero        ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.932     ; 3.500      ;
+-------+-------------------------------------+-------------------------------+------------------------+------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'pipereg:IF_ID|out1[0]'                                                                                                                    ;
+-------+-------------------------------------+-------------------------------+--------------+-----------------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                       ; Launch Clock ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+-------------------------------+--------------+-----------------------+--------------+------------+------------+
; 2.579 ; pipereg:IF_ID|out1[20]              ; RegModule:reg_file|rt_out[4]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.729     ; 1.850      ;
; 3.149 ; pipereg:IF_ID|out1[19]              ; RegModule:reg_file|rt_out[27] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.723     ; 2.426      ;
; 3.184 ; pipereg:IF_ID|out1[20]              ; RegModule:reg_file|rt_out[12] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.733     ; 2.451      ;
; 3.318 ; RegModule:reg_file|register[23][28] ; RegModule:reg_file|rt_out[28] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; -0.500       ; -0.736     ; 2.082      ;
; 3.336 ; pipereg:IF_ID|out1[18]              ; RegModule:reg_file|rt_out[24] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.718     ; 2.618      ;
; 3.383 ; RegModule:reg_file|register[1][14]  ; RegModule:reg_file|rt_out[14] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; -0.500       ; -0.727     ; 2.156      ;
; 3.384 ; RegModule:reg_file|register[25][19] ; RegModule:reg_file|rt_out[19] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; -0.500       ; -0.719     ; 2.165      ;
; 3.391 ; RegModule:reg_file|register[25][15] ; RegModule:reg_file|rt_out[15] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; -0.500       ; -0.734     ; 2.157      ;
; 3.393 ; pipereg:IF_ID|out1[19]              ; RegModule:reg_file|rt_out[23] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.705     ; 2.688      ;
; 3.403 ; pipereg:IF_ID|out1[20]              ; RegModule:reg_file|rt_out[3]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.754     ; 2.649      ;
; 3.432 ; pipereg:IF_ID|out1[20]              ; RegModule:reg_file|rt_out[6]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.732     ; 2.700      ;
; 3.453 ; pipereg:IF_ID|out1[16]              ; RegModule:reg_file|rt_out[22] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.745     ; 2.708      ;
; 3.465 ; pipereg:IF_ID|out1[18]              ; RegModule:reg_file|rt_out[28] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.718     ; 2.747      ;
; 3.482 ; pipereg:IF_ID|out1[18]              ; RegModule:reg_file|rt_out[27] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.723     ; 2.759      ;
; 3.487 ; pipereg:IF_ID|out1[20]              ; RegModule:reg_file|rt_out[10] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.740     ; 2.747      ;
; 3.507 ; RegModule:reg_file|register[3][24]  ; RegModule:reg_file|rt_out[24] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; -0.500       ; -0.734     ; 2.273      ;
; 3.509 ; pipereg:IF_ID|out1[20]              ; RegModule:reg_file|rt_out[5]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.728     ; 2.781      ;
; 3.513 ; RegModule:reg_file|register[25][17] ; RegModule:reg_file|rt_out[17] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; -0.500       ; -0.716     ; 2.297      ;
; 3.530 ; RegModule:reg_file|register[24][22] ; RegModule:reg_file|rt_out[22] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; -0.500       ; -0.735     ; 2.295      ;
; 3.532 ; pipereg:IF_ID|out1[16]              ; RegModule:reg_file|rt_out[20] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.717     ; 2.815      ;
; 3.563 ; pipereg:IF_ID|out1[17]              ; RegModule:reg_file|rt_out[21] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.738     ; 2.825      ;
; 3.586 ; pipereg:IF_ID|out1[18]              ; RegModule:reg_file|rt_out[30] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.756     ; 2.830      ;
; 3.623 ; RegModule:reg_file|register[30][15] ; RegModule:reg_file|rt_out[15] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; -0.500       ; -0.720     ; 2.403      ;
; 3.623 ; pipereg:IF_ID|out1[17]              ; RegModule:reg_file|rt_out[20] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.711     ; 2.912      ;
; 3.636 ; pipereg:IF_ID|out1[17]              ; RegModule:reg_file|rt_out[23] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.706     ; 2.930      ;
; 3.652 ; RegModule:reg_file|register[25][23] ; RegModule:reg_file|rt_out[23] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; -0.500       ; -0.727     ; 2.425      ;
; 3.657 ; pipereg:IF_ID|out1[19]              ; RegModule:reg_file|rt_out[15] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.713     ; 2.944      ;
; 3.666 ; RegModule:reg_file|register[25][5]  ; RegModule:reg_file|rt_out[5]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; -0.500       ; -0.734     ; 2.432      ;
; 3.666 ; pipereg:IF_ID|out1[20]              ; RegModule:reg_file|rt_out[26] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.723     ; 2.943      ;
; 3.671 ; RegModule:reg_file|register[25][7]  ; RegModule:reg_file|rt_out[7]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; -0.500       ; -0.740     ; 2.431      ;
; 3.672 ; pipereg:IF_ID|out1[17]              ; RegModule:reg_file|rt_out[25] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.707     ; 2.965      ;
; 3.703 ; RegModule:reg_file|register[27][17] ; RegModule:reg_file|rt_out[17] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; -0.500       ; -0.713     ; 2.490      ;
; 3.709 ; pipereg:IF_ID|out1[20]              ; RegModule:reg_file|rt_out[18] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.732     ; 2.977      ;
; 3.712 ; pipereg:IF_ID|out1[17]              ; RegModule:reg_file|rt_out[31] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.739     ; 2.973      ;
; 3.713 ; pipereg:IF_ID|out1[20]              ; RegModule:reg_file|rt_out[25] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.712     ; 3.001      ;
; 3.725 ; pipereg:IF_ID|out1[19]              ; RegModule:reg_file|rt_out[1]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.738     ; 2.987      ;
; 3.725 ; pipereg:IF_ID|out1[20]              ; RegModule:reg_file|rt_out[2]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.734     ; 2.991      ;
; 3.742 ; pipereg:IF_ID|out1[20]              ; RegModule:reg_file|rt_out[16] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.746     ; 2.996      ;
; 3.744 ; pipereg:IF_ID|out1[20]              ; RegModule:reg_file|rt_out[11] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.739     ; 3.005      ;
; 3.768 ; RegModule:reg_file|register[23][18] ; RegModule:reg_file|rt_out[18] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; -0.500       ; -0.744     ; 2.524      ;
; 3.798 ; RegModule:reg_file|register[3][8]   ; RegModule:reg_file|rt_out[8]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; -0.500       ; -0.734     ; 2.564      ;
; 3.801 ; RegModule:reg_file|register[25][25] ; RegModule:reg_file|rt_out[25] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; -0.500       ; -0.728     ; 2.573      ;
; 3.808 ; RegModule:reg_file|register[25][3]  ; RegModule:reg_file|rt_out[3]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; -0.500       ; -0.740     ; 2.568      ;
; 3.810 ; RegModule:reg_file|register[3][6]   ; RegModule:reg_file|rt_out[6]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; -0.500       ; -0.733     ; 2.577      ;
; 3.811 ; RegModule:reg_file|register[25][11] ; RegModule:reg_file|rt_out[11] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; -0.500       ; -0.733     ; 2.578      ;
; 3.817 ; pipereg:IF_ID|out1[19]              ; RegModule:reg_file|rt_out[21] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.737     ; 3.080      ;
; 3.831 ; pipereg:IF_ID|out1[17]              ; RegModule:reg_file|rt_out[22] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.739     ; 3.092      ;
; 3.842 ; RegModule:reg_file|register[25][1]  ; RegModule:reg_file|rt_out[1]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; -0.500       ; -0.730     ; 2.612      ;
; 3.849 ; RegModule:reg_file|register[27][29] ; RegModule:reg_file|rt_out[29] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; -0.500       ; -0.725     ; 2.624      ;
; 3.852 ; pipereg:IF_ID|out1[20]              ; RegModule:reg_file|rt_out[0]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.771     ; 3.081      ;
; 3.867 ; pipereg:IF_ID|out1[18]              ; RegModule:reg_file|rt_out[12] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.727     ; 3.140      ;
; 3.874 ; RegModule:reg_file|register[27][27] ; RegModule:reg_file|rt_out[27] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; -0.500       ; -0.729     ; 2.645      ;
; 3.882 ; pipereg:IF_ID|out1[17]              ; RegModule:reg_file|rt_out[19] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.730     ; 3.152      ;
; 3.885 ; RegModule:reg_file|register[21][28] ; RegModule:reg_file|rt_out[28] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; -0.500       ; -0.725     ; 2.660      ;
; 3.886 ; RegModule:reg_file|register[30][1]  ; RegModule:reg_file|rt_out[1]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; -0.500       ; -0.750     ; 2.636      ;
; 3.886 ; pipereg:IF_ID|out1[17]              ; RegModule:reg_file|rt_out[17] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.727     ; 3.159      ;
; 3.892 ; RegModule:reg_file|register[22][25] ; RegModule:reg_file|rt_out[25] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; -0.500       ; -0.717     ; 2.675      ;
; 3.899 ; RegModule:reg_file|register[27][19] ; RegModule:reg_file|rt_out[19] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; -0.500       ; -0.723     ; 2.676      ;
; 3.900 ; RegModule:reg_file|register[23][12] ; RegModule:reg_file|rt_out[12] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; -0.500       ; -0.736     ; 2.664      ;
; 3.911 ; pipereg:IF_ID|out1[16]              ; RegModule:reg_file|rt_out[16] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.747     ; 3.164      ;
; 3.922 ; pipereg:IF_ID|out1[18]              ; RegModule:reg_file|rt_out[6]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.726     ; 3.196      ;
; 3.923 ; RegModule:reg_file|register[3][1]   ; RegModule:reg_file|rt_out[1]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; -0.500       ; -0.728     ; 2.695      ;
; 3.933 ; RegModule:reg_file|register[7][22]  ; RegModule:reg_file|rt_out[22] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; -0.500       ; -0.742     ; 2.691      ;
; 3.940 ; RegModule:reg_file|register[13][29] ; RegModule:reg_file|rt_out[29] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; -0.500       ; -0.735     ; 2.705      ;
; 3.942 ; RegModule:reg_file|register[3][18]  ; RegModule:reg_file|rt_out[18] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; -0.500       ; -0.746     ; 2.696      ;
; 3.949 ; pipereg:IF_ID|out1[16]              ; RegModule:reg_file|rt_out[0]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.772     ; 3.177      ;
; 3.961 ; RegModule:reg_file|register[7][0]   ; RegModule:reg_file|rt_out[0]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; -0.500       ; -0.755     ; 2.706      ;
; 3.962 ; RegModule:reg_file|register[3][2]   ; RegModule:reg_file|rt_out[2]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; -0.500       ; -0.728     ; 2.734      ;
; 3.963 ; RegModule:reg_file|register[30][26] ; RegModule:reg_file|rt_out[26] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; -0.500       ; -0.738     ; 2.725      ;
; 3.966 ; pipereg:IF_ID|out1[16]              ; RegModule:reg_file|rt_out[14] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.742     ; 3.224      ;
; 3.970 ; RegModule:reg_file|register[25][13] ; RegModule:reg_file|rt_out[13] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; -0.500       ; -0.728     ; 2.742      ;
; 3.972 ; RegModule:reg_file|register[23][2]  ; RegModule:reg_file|rt_out[2]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; -0.500       ; -0.728     ; 2.744      ;
; 3.975 ; RegModule:reg_file|register[28][31] ; RegModule:reg_file|rt_out[31] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; -0.500       ; -0.710     ; 2.765      ;
; 3.982 ; pipereg:IF_ID|out1[16]              ; RegModule:reg_file|rt_out[30] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.763     ; 3.219      ;
; 3.985 ; pipereg:IF_ID|out1[18]              ; RegModule:reg_file|rt_out[23] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.705     ; 3.280      ;
; 3.985 ; pipereg:IF_ID|out1[17]              ; RegModule:reg_file|rt_out[14] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.736     ; 3.249      ;
; 3.991 ; RegModule:reg_file|register[3][14]  ; RegModule:reg_file|rt_out[14] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; -0.500       ; -0.727     ; 2.764      ;
; 3.991 ; RegModule:reg_file|register[27][13] ; RegModule:reg_file|rt_out[13] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; -0.500       ; -0.725     ; 2.766      ;
; 3.996 ; pipereg:IF_ID|out1[19]              ; RegModule:reg_file|rt_out[24] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.718     ; 3.278      ;
; 4.006 ; pipereg:IF_ID|out1[20]              ; RegModule:reg_file|rt_out[8]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.729     ; 3.277      ;
; 4.013 ; RegModule:reg_file|register[10][17] ; RegModule:reg_file|rt_out[17] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; -0.500       ; -0.721     ; 2.792      ;
; 4.015 ; RegModule:reg_file|register[29][1]  ; RegModule:reg_file|rt_out[1]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; -0.500       ; -0.730     ; 2.785      ;
; 4.018 ; pipereg:IF_ID|out1[17]              ; RegModule:reg_file|rt_out[29] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.739     ; 3.279      ;
; 4.022 ; pipereg:IF_ID|out1[19]              ; RegModule:reg_file|rt_out[7]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.757     ; 3.265      ;
; 4.026 ; pipereg:IF_ID|out1[18]              ; RegModule:reg_file|rt_out[29] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.738     ; 3.288      ;
; 4.033 ; RegModule:reg_file|register[6][18]  ; RegModule:reg_file|rt_out[18] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; -0.500       ; -0.729     ; 2.804      ;
; 4.034 ; RegModule:reg_file|register[10][13] ; RegModule:reg_file|rt_out[13] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; -0.500       ; -0.733     ; 2.801      ;
; 4.041 ; RegModule:reg_file|register[5][19]  ; RegModule:reg_file|rt_out[19] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; -0.500       ; -0.727     ; 2.814      ;
; 4.043 ; RegModule:reg_file|register[13][1]  ; RegModule:reg_file|rt_out[1]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; -0.500       ; -0.734     ; 2.809      ;
; 4.055 ; RegModule:reg_file|register[29][12] ; RegModule:reg_file|rt_out[12] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; -0.500       ; -0.725     ; 2.830      ;
; 4.067 ; pipereg:IF_ID|out1[17]              ; RegModule:reg_file|rt_out[11] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.734     ; 3.333      ;
; 4.078 ; RegModule:reg_file|register[21][20] ; RegModule:reg_file|rt_out[20] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; -0.500       ; -0.714     ; 2.864      ;
; 4.083 ; pipereg:IF_ID|out1[19]              ; RegModule:reg_file|rt_out[9]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.708     ; 3.375      ;
; 4.084 ; pipereg:IF_ID|out1[20]              ; RegModule:reg_file|rt_out[9]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.714     ; 3.370      ;
; 4.085 ; RegModule:reg_file|register[6][16]  ; RegModule:reg_file|rt_out[16] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; -0.500       ; -0.741     ; 2.844      ;
; 4.086 ; pipereg:IF_ID|out1[18]              ; RegModule:reg_file|rt_out[20] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.710     ; 3.376      ;
; 4.095 ; RegModule:reg_file|register[3][31]  ; RegModule:reg_file|rt_out[31] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; -0.500       ; -0.718     ; 2.877      ;
; 4.100 ; RegModule:reg_file|register[23][6]  ; RegModule:reg_file|rt_out[6]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; -0.500       ; -0.737     ; 2.863      ;
; 4.100 ; pipereg:IF_ID|out1[20]              ; RegModule:reg_file|rt_out[7]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.763     ; 3.337      ;
; 4.102 ; RegModule:reg_file|register[21][18] ; RegModule:reg_file|rt_out[18] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; -0.500       ; -0.730     ; 2.872      ;
+-------+-------------------------------------+-------------------------------+--------------+-----------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'KEY[1]'                                                                                                                                                          ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                                                                          ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~portb_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~portb_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~portb_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~portb_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~portb_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~portb_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~portb_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~portb_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~portb_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~portb_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a10~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a10~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a11~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a11~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a12~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a12~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a12~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a12~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a12~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a12~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a12~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a12~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a12~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a12~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a12~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a12~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a12~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a12~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a12~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a12~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a12~porta_address_reg8 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a12~porta_address_reg8 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a12~porta_address_reg9 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a12~porta_address_reg9 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a12~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a12~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a12~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a12~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a12~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a12~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a12~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a12~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a12~porta_memory_reg0  ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_50'                                                                                            ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                            ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CHAR_COUNT[0]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CHAR_COUNT[0]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CHAR_COUNT[1]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CHAR_COUNT[1]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CHAR_COUNT[2]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CHAR_COUNT[2]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CHAR_COUNT[3]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CHAR_COUNT[3]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CHAR_COUNT[4]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CHAR_COUNT[4]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_400HZ_Enable           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_400HZ_Enable           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[10]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[10]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[11]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[11]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[12]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[12]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[13]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[13]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[14]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[14]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[15]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[15]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[16]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[16]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[17]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[17]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[18]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[18]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[19]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[19]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[3]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[3]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[4]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[4]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[5]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[5]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[6]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[6]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[7]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[7]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[8]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[8]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[9]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[9]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[2]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[3]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[3]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[4]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[4]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[5]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[5]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[6]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[6]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[7]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[7]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|LCD_EN                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|LCD_EN                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|LCD_RS                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|LCD_RS                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.DISPLAY_CLEAR ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.DISPLAY_CLEAR ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.DISPLAY_OFF   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.DISPLAY_OFF   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.DISPLAY_ON    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.DISPLAY_ON    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.FUNC_SET      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.FUNC_SET      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.LINE2         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.LINE2         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.MODE_SET      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.MODE_SET      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.Print_String  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.Print_String  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.RESET2        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.RESET2        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.RESET3        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.RESET3        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.RETURN_HOME   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.RETURN_HOME   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|state.DISPLAY_CLEAR        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|state.DISPLAY_CLEAR        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|state.DISPLAY_OFF          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|state.DISPLAY_OFF          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|state.DISPLAY_ON           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|state.DISPLAY_ON           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|state.DROP_LCD_EN          ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'SW[15]'                                                                                           ;
+--------+--------------+----------------+------------------+--------+------------+--------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                           ;
+--------+--------------+----------------+------------------+--------+------------+--------------------------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; SW[15] ; Rise       ; SW[15]                                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; SW[15]|combout                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; SW[15]|combout                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; addtoled:variableadd_selector|addout[0]          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; addtoled:variableadd_selector|addout[0]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; addtoled:variableadd_selector|addout[1]          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; addtoled:variableadd_selector|addout[1]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; addtoled:variableadd_selector|addout[2]          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; addtoled:variableadd_selector|addout[2]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; addtoled:variableadd_selector|addout[3]          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; addtoled:variableadd_selector|addout[3]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; addtoled:variableadd_selector|addout[4]          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; addtoled:variableadd_selector|addout[4]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; addtoled:variableadd_selector|addout[5]          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; addtoled:variableadd_selector|addout[5]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; addtoled:variableadd_selector|addout[6]          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; addtoled:variableadd_selector|addout[6]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; variableadd_selector|addout[0]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Fall       ; variableadd_selector|addout[0]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; variableadd_selector|addout[1]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Fall       ; variableadd_selector|addout[1]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; variableadd_selector|addout[2]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Fall       ; variableadd_selector|addout[2]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; variableadd_selector|addout[3]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Fall       ; variableadd_selector|addout[3]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; variableadd_selector|addout[4]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Fall       ; variableadd_selector|addout[4]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; variableadd_selector|addout[5]|datac             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Fall       ; variableadd_selector|addout[5]|datac             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; variableadd_selector|addout[6]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Fall       ; variableadd_selector|addout[6]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; variableadd_selector|addout[6]~2clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Fall       ; variableadd_selector|addout[6]~2clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; variableadd_selector|addout[6]~2clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Fall       ; variableadd_selector|addout[6]~2clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; variableadd_selector|addout[6]~2|combout         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Fall       ; variableadd_selector|addout[6]~2|combout         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; variableadd_selector|addout[6]~2|datad           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; variableadd_selector|addout[6]~2|datad           ;
+--------+--------------+----------------+------------------+--------+------------+--------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_div:clockdiv|clock_100Khz_reg'                                                                                     ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+--------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                             ; Clock Edge ; Target                                     ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+--------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clk_div:clockdiv|clock_10Khz_int           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clk_div:clockdiv|clock_10Khz_int           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clk_div:clockdiv|count_10Khz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clk_div:clockdiv|count_10Khz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clk_div:clockdiv|count_10Khz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clk_div:clockdiv|count_10Khz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clk_div:clockdiv|count_10Khz[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clk_div:clockdiv|count_10Khz[2]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|clock_100Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|clock_100Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|clock_100Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|clock_100Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|clock_100Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|clock_100Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|clock_10Khz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|clock_10Khz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|count_10Khz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|count_10Khz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|count_10Khz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|count_10Khz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|count_10Khz[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|count_10Khz[2]|clk                ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+--------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_div:clockdiv|clock_100hz_reg'                                                                                    ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                            ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clk_div:clockdiv|clock_10Hz_int           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clk_div:clockdiv|clock_10Hz_int           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clk_div:clockdiv|count_10hz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clk_div:clockdiv|count_10hz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clk_div:clockdiv|count_10hz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clk_div:clockdiv|count_10hz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clk_div:clockdiv|count_10hz[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clk_div:clockdiv|count_10hz[2]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|clock_100hz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|clock_100hz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|clock_100hz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|clock_100hz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|clock_100hz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|clock_100hz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|clock_10Hz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|clock_10Hz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|count_10hz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|count_10hz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|count_10hz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|count_10hz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|count_10hz[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|count_10hz[2]|clk                ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_div:clockdiv|clock_10Khz_reg'                                                                                    ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                            ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clk_div:clockdiv|clock_1Khz_int           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clk_div:clockdiv|clock_1Khz_int           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clk_div:clockdiv|count_1Khz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clk_div:clockdiv|count_1Khz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clk_div:clockdiv|count_1Khz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clk_div:clockdiv|count_1Khz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clk_div:clockdiv|count_1Khz[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clk_div:clockdiv|count_1Khz[2]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|clock_10Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|clock_10Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|clock_10Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|clock_10Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|clock_10Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|clock_10Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|clock_1Khz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|clock_1Khz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|count_1Khz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|count_1Khz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|count_1Khz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|count_1Khz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|count_1Khz[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|count_1Khz[2]|clk                ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_div:clockdiv|clock_1Khz_reg'                                                                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clk_div:clockdiv|clock_100hz_int         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clk_div:clockdiv|clock_100hz_int         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clk_div:clockdiv|count_100hz[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clk_div:clockdiv|count_100hz[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clk_div:clockdiv|count_100hz[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clk_div:clockdiv|count_100hz[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clk_div:clockdiv|count_100hz[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clk_div:clockdiv|count_100hz[2]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|clock_100hz_int|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|clock_100hz_int|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|clock_1Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|clock_1Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|clock_1Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|clock_1Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|clock_1Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|clock_1Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|count_100hz[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|count_100hz[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|count_100hz[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|count_100hz[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|count_100hz[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|count_100hz[2]|clk              ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_div:clockdiv|clock_1Mhz_reg'                                                                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clk_div:clockdiv|clock_100Khz_int        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clk_div:clockdiv|clock_100Khz_int        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clk_div:clockdiv|count_100Khz[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clk_div:clockdiv|count_100Khz[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clk_div:clockdiv|count_100Khz[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clk_div:clockdiv|count_100Khz[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clk_div:clockdiv|count_100Khz[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clk_div:clockdiv|count_100Khz[2]         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|clock_100Khz_int|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|clock_100Khz_int|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|clock_1Mhz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|clock_1Mhz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|clock_1Mhz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|clock_1Mhz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|clock_1Mhz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|clock_1Mhz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|count_100Khz[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|count_100Khz[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|count_100Khz[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|count_100Khz[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|count_100Khz[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|count_100Khz[2]|clk             ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'pipereg:IF_ID|out1[0]'                                                                                  ;
+-------+--------------+----------------+------------------+-----------------------+------------+------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                                   ;
+-------+--------------+----------------+------------------+-----------------------+------------+------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Rise       ; IF_ID|out1[0]|regout                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Rise       ; IF_ID|out1[0]|regout                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[0]             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[0]             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[10]            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[10]            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[11]            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[11]            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[12]            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[12]            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[13]            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[13]            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[14]            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[14]            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[15]            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[15]            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[16]            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[16]            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[17]            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[17]            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[18]            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[18]            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[19]            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[19]            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[1]             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[1]             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[20]            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[20]            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[21]            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[21]            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[22]            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[22]            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[23]            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[23]            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[24]            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[24]            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[25]            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[25]            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[26]            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[26]            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[27]            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[27]            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[28]            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[28]            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[29]            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[29]            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[2]             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[2]             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[30]            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[30]            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[31]            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[31]            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[3]             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[3]             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[4]             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[4]             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[5]             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[5]             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[6]             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[6]             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[7]             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[7]             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[8]             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[8]             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[9]             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[9]             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; control_module|always1~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; control_module|always1~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Rise       ; control_module|always1~0|datad           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Rise       ; control_module|always1~0|datad           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; control_module|always1~1|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; control_module|always1~1|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; control_module|always1~1|datab           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; control_module|always1~1|datab           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; control_module|always1~2clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; control_module|always1~2clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; control_module|always1~2clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; control_module|always1~2clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; control_module|always1~2|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; control_module|always1~2|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; control_module|always1~2|datab           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; control_module|always1~2|datab           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; reg_file|rt_out[0]|datac                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; reg_file|rt_out[0]|datac                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; reg_file|rt_out[10]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; reg_file|rt_out[10]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; reg_file|rt_out[11]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; reg_file|rt_out[11]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; reg_file|rt_out[12]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; reg_file|rt_out[12]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; reg_file|rt_out[13]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; reg_file|rt_out[13]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; reg_file|rt_out[14]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; reg_file|rt_out[14]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; reg_file|rt_out[15]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; reg_file|rt_out[15]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; reg_file|rt_out[16]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; reg_file|rt_out[16]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; reg_file|rt_out[17]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; reg_file|rt_out[17]|datac                ;
+-------+--------------+----------------+------------------+-----------------------+------------+------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'pipereg:IF_ID|out1[26]'                                                                                  ;
+-------+--------------+----------------+------------------+------------------------+------------+------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                                   ;
+-------+--------------+----------------+------------------+------------------------+------------+------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; IF_ID|out1[26]|regout                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; IF_ID|out1[26]|regout                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[0]             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[0]             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[10]            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[10]            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[11]            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[11]            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[12]            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[12]            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[13]            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[13]            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[14]            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[14]            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[15]            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[15]            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[16]            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[16]            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[17]            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[17]            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[18]            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[18]            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[19]            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[19]            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[1]             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[1]             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[20]            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[20]            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[21]            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[21]            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[22]            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[22]            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[23]            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[23]            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[24]            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[24]            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[25]            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[25]            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[26]            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[26]            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[27]            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[27]            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[28]            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[28]            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[29]            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[29]            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[2]             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[2]             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[30]            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[30]            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[31]            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[31]            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[3]             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[3]             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[4]             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[4]             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[5]             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[5]             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[6]             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[6]             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[7]             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[7]             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[8]             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[8]             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[9]             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[9]             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|always1~2clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|always1~2clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|always1~2clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|always1~2clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|always1~2|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|always1~2|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; control_module|always1~2|datad           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; control_module|always1~2|datad           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; inst9|zero|datac                         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; inst9|zero|datac                         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; inst9|zero~13|combout                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; inst9|zero~13|combout                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; inst9|zero~13|datad                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; inst9|zero~13|datad                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; reg_file|rt_out[0]|datac                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; reg_file|rt_out[0]|datac                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; reg_file|rt_out[10]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; reg_file|rt_out[10]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; reg_file|rt_out[11]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; reg_file|rt_out[11]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; reg_file|rt_out[12]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; reg_file|rt_out[12]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; reg_file|rt_out[13]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; reg_file|rt_out[13]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; reg_file|rt_out[14]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; reg_file|rt_out[14]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; reg_file|rt_out[15]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; reg_file|rt_out[15]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; reg_file|rt_out[16]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; reg_file|rt_out[16]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; reg_file|rt_out[17]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; reg_file|rt_out[17]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; reg_file|rt_out[18]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; reg_file|rt_out[18]|datac                ;
+-------+--------------+----------------+------------------+------------------------+------------+------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SW[*]     ; CLOCK_50   ; 13.561 ; 13.561 ; Rise       ; CLOCK_50        ;
;  SW[0]    ; CLOCK_50   ; 13.390 ; 13.390 ; Rise       ; CLOCK_50        ;
;  SW[1]    ; CLOCK_50   ; 12.882 ; 12.882 ; Rise       ; CLOCK_50        ;
;  SW[2]    ; CLOCK_50   ; 13.561 ; 13.561 ; Rise       ; CLOCK_50        ;
;  SW[3]    ; CLOCK_50   ; 12.413 ; 12.413 ; Rise       ; CLOCK_50        ;
;  SW[4]    ; CLOCK_50   ; 8.657  ; 8.657  ; Rise       ; CLOCK_50        ;
;  SW[15]   ; CLOCK_50   ; 7.937  ; 7.937  ; Rise       ; CLOCK_50        ;
;  SW[16]   ; CLOCK_50   ; 12.200 ; 12.200 ; Rise       ; CLOCK_50        ;
; KEY[*]    ; KEY[1]     ; 5.899  ; 5.899  ; Rise       ; KEY[1]          ;
;  KEY[0]   ; KEY[1]     ; 5.899  ; 5.899  ; Rise       ; KEY[1]          ;
; SW[*]     ; KEY[1]     ; -1.296 ; -1.296 ; Rise       ; KEY[1]          ;
;  SW[5]    ; KEY[1]     ; -2.218 ; -2.218 ; Rise       ; KEY[1]          ;
;  SW[6]    ; KEY[1]     ; -2.009 ; -2.009 ; Rise       ; KEY[1]          ;
;  SW[7]    ; KEY[1]     ; -1.699 ; -1.699 ; Rise       ; KEY[1]          ;
;  SW[8]    ; KEY[1]     ; -1.296 ; -1.296 ; Rise       ; KEY[1]          ;
;  SW[9]    ; KEY[1]     ; -2.690 ; -2.690 ; Rise       ; KEY[1]          ;
;  SW[10]   ; KEY[1]     ; -1.626 ; -1.626 ; Rise       ; KEY[1]          ;
;  SW[11]   ; KEY[1]     ; -2.444 ; -2.444 ; Rise       ; KEY[1]          ;
;  SW[12]   ; KEY[1]     ; -2.597 ; -2.597 ; Rise       ; KEY[1]          ;
; KEY[*]    ; KEY[1]     ; 5.727  ; 5.727  ; Fall       ; KEY[1]          ;
;  KEY[0]   ; KEY[1]     ; 5.727  ; 5.727  ; Fall       ; KEY[1]          ;
; SW[*]     ; SW[15]     ; 3.882  ; 3.882  ; Rise       ; SW[15]          ;
;  SW[0]    ; SW[15]     ; 0.463  ; 0.463  ; Rise       ; SW[15]          ;
;  SW[1]    ; SW[15]     ; -0.023 ; -0.023 ; Rise       ; SW[15]          ;
;  SW[2]    ; SW[15]     ; 1.777  ; 1.777  ; Rise       ; SW[15]          ;
;  SW[3]    ; SW[15]     ; 0.700  ; 0.700  ; Rise       ; SW[15]          ;
;  SW[4]    ; SW[15]     ; 1.209  ; 1.209  ; Rise       ; SW[15]          ;
;  SW[5]    ; SW[15]     ; 0.852  ; 0.852  ; Rise       ; SW[15]          ;
;  SW[6]    ; SW[15]     ; -0.244 ; -0.244 ; Rise       ; SW[15]          ;
;  SW[7]    ; SW[15]     ; 1.243  ; 1.243  ; Rise       ; SW[15]          ;
;  SW[8]    ; SW[15]     ; 1.405  ; 1.405  ; Rise       ; SW[15]          ;
;  SW[9]    ; SW[15]     ; 0.840  ; 0.840  ; Rise       ; SW[15]          ;
;  SW[10]   ; SW[15]     ; -1.709 ; -1.709 ; Rise       ; SW[15]          ;
;  SW[11]   ; SW[15]     ; -1.506 ; -1.506 ; Rise       ; SW[15]          ;
;  SW[12]   ; SW[15]     ; -1.567 ; -1.567 ; Rise       ; SW[15]          ;
;  SW[13]   ; SW[15]     ; 2.872  ; 2.872  ; Rise       ; SW[15]          ;
;  SW[14]   ; SW[15]     ; 2.648  ; 2.648  ; Rise       ; SW[15]          ;
;  SW[15]   ; SW[15]     ; 0.078  ; 0.078  ; Rise       ; SW[15]          ;
;  SW[16]   ; SW[15]     ; 3.882  ; 3.882  ; Rise       ; SW[15]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SW[*]     ; CLOCK_50   ; -3.079 ; -3.079 ; Rise       ; CLOCK_50        ;
;  SW[0]    ; CLOCK_50   ; -5.281 ; -5.281 ; Rise       ; CLOCK_50        ;
;  SW[1]    ; CLOCK_50   ; -5.106 ; -5.106 ; Rise       ; CLOCK_50        ;
;  SW[2]    ; CLOCK_50   ; -4.955 ; -4.955 ; Rise       ; CLOCK_50        ;
;  SW[3]    ; CLOCK_50   ; -5.722 ; -5.722 ; Rise       ; CLOCK_50        ;
;  SW[4]    ; CLOCK_50   ; -4.689 ; -4.689 ; Rise       ; CLOCK_50        ;
;  SW[15]   ; CLOCK_50   ; -3.079 ; -3.079 ; Rise       ; CLOCK_50        ;
;  SW[16]   ; CLOCK_50   ; -7.334 ; -7.334 ; Rise       ; CLOCK_50        ;
; KEY[*]    ; KEY[1]     ; -0.611 ; -0.611 ; Rise       ; KEY[1]          ;
;  KEY[0]   ; KEY[1]     ; -0.611 ; -0.611 ; Rise       ; KEY[1]          ;
; SW[*]     ; KEY[1]     ; 4.209  ; 4.209  ; Rise       ; KEY[1]          ;
;  SW[5]    ; KEY[1]     ; 3.164  ; 3.164  ; Rise       ; KEY[1]          ;
;  SW[6]    ; KEY[1]     ; 3.675  ; 3.675  ; Rise       ; KEY[1]          ;
;  SW[7]    ; KEY[1]     ; 2.792  ; 2.792  ; Rise       ; KEY[1]          ;
;  SW[8]    ; KEY[1]     ; 3.912  ; 3.912  ; Rise       ; KEY[1]          ;
;  SW[9]    ; KEY[1]     ; 3.833  ; 3.833  ; Rise       ; KEY[1]          ;
;  SW[10]   ; KEY[1]     ; 4.146  ; 4.146  ; Rise       ; KEY[1]          ;
;  SW[11]   ; KEY[1]     ; 4.148  ; 4.148  ; Rise       ; KEY[1]          ;
;  SW[12]   ; KEY[1]     ; 4.209  ; 4.209  ; Rise       ; KEY[1]          ;
; KEY[*]    ; KEY[1]     ; -0.485 ; -0.485 ; Fall       ; KEY[1]          ;
;  KEY[0]   ; KEY[1]     ; -0.485 ; -0.485 ; Fall       ; KEY[1]          ;
; SW[*]     ; SW[15]     ; 2.439  ; 2.439  ; Rise       ; SW[15]          ;
;  SW[0]    ; SW[15]     ; 0.214  ; 0.214  ; Rise       ; SW[15]          ;
;  SW[1]    ; SW[15]     ; 0.841  ; 0.841  ; Rise       ; SW[15]          ;
;  SW[2]    ; SW[15]     ; -1.095 ; -1.095 ; Rise       ; SW[15]          ;
;  SW[3]    ; SW[15]     ; 0.152  ; 0.152  ; Rise       ; SW[15]          ;
;  SW[4]    ; SW[15]     ; -0.337 ; -0.337 ; Rise       ; SW[15]          ;
;  SW[5]    ; SW[15]     ; -0.170 ; -0.170 ; Rise       ; SW[15]          ;
;  SW[6]    ; SW[15]     ; 1.096  ; 1.096  ; Rise       ; SW[15]          ;
;  SW[7]    ; SW[15]     ; -0.371 ; -0.371 ; Rise       ; SW[15]          ;
;  SW[8]    ; SW[15]     ; -0.426 ; -0.426 ; Rise       ; SW[15]          ;
;  SW[9]    ; SW[15]     ; -0.022 ; -0.022 ; Rise       ; SW[15]          ;
;  SW[10]   ; SW[15]     ; 2.391  ; 2.391  ; Rise       ; SW[15]          ;
;  SW[11]   ; SW[15]     ; 2.358  ; 2.358  ; Rise       ; SW[15]          ;
;  SW[12]   ; SW[15]     ; 2.439  ; 2.439  ; Rise       ; SW[15]          ;
;  SW[13]   ; SW[15]     ; -1.893 ; -1.893 ; Rise       ; SW[15]          ;
;  SW[14]   ; SW[15]     ; -1.830 ; -1.830 ; Rise       ; SW[15]          ;
;  SW[15]   ; SW[15]     ; 0.974  ; 0.974  ; Rise       ; SW[15]          ;
;  SW[16]   ; SW[15]     ; -1.076 ; -1.076 ; Rise       ; SW[15]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                         ;
+--------------+------------------------+--------+--------+------------+------------------------+
; Data Port    ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+--------------+------------------------+--------+--------+------------+------------------------+
; LCD_DATA[*]  ; CLOCK_50               ; 9.440  ; 9.440  ; Rise       ; CLOCK_50               ;
;  LCD_DATA[0] ; CLOCK_50               ; 9.440  ; 9.440  ; Rise       ; CLOCK_50               ;
;  LCD_DATA[1] ; CLOCK_50               ; 8.527  ; 8.527  ; Rise       ; CLOCK_50               ;
;  LCD_DATA[2] ; CLOCK_50               ; 9.059  ; 9.059  ; Rise       ; CLOCK_50               ;
;  LCD_DATA[3] ; CLOCK_50               ; 8.100  ; 8.100  ; Rise       ; CLOCK_50               ;
;  LCD_DATA[4] ; CLOCK_50               ; 8.866  ; 8.866  ; Rise       ; CLOCK_50               ;
;  LCD_DATA[5] ; CLOCK_50               ; 8.203  ; 8.203  ; Rise       ; CLOCK_50               ;
;  LCD_DATA[6] ; CLOCK_50               ; 8.257  ; 8.257  ; Rise       ; CLOCK_50               ;
;  LCD_DATA[7] ; CLOCK_50               ; 8.226  ; 8.226  ; Rise       ; CLOCK_50               ;
; LCD_EN       ; CLOCK_50               ; 8.127  ; 8.127  ; Rise       ; CLOCK_50               ;
; LCD_RS       ; CLOCK_50               ; 7.875  ; 7.875  ; Rise       ; CLOCK_50               ;
; HEX0[*]      ; KEY[1]                 ; 12.785 ; 12.785 ; Fall       ; KEY[1]                 ;
;  HEX0[0]     ; KEY[1]                 ; 12.785 ; 12.785 ; Fall       ; KEY[1]                 ;
;  HEX0[1]     ; KEY[1]                 ; 12.750 ; 12.750 ; Fall       ; KEY[1]                 ;
;  HEX0[2]     ; KEY[1]                 ; 12.764 ; 12.764 ; Fall       ; KEY[1]                 ;
;  HEX0[3]     ; KEY[1]                 ; 12.533 ; 12.533 ; Fall       ; KEY[1]                 ;
;  HEX0[4]     ; KEY[1]                 ; 12.535 ; 12.535 ; Fall       ; KEY[1]                 ;
;  HEX0[5]     ; KEY[1]                 ; 12.524 ; 12.524 ; Fall       ; KEY[1]                 ;
;  HEX0[6]     ; KEY[1]                 ; 12.517 ; 12.517 ; Fall       ; KEY[1]                 ;
; HEX1[*]      ; KEY[1]                 ; 11.076 ; 11.076 ; Fall       ; KEY[1]                 ;
;  HEX1[0]     ; KEY[1]                 ; 11.057 ; 11.057 ; Fall       ; KEY[1]                 ;
;  HEX1[1]     ; KEY[1]                 ; 11.076 ; 11.076 ; Fall       ; KEY[1]                 ;
;  HEX1[2]     ; KEY[1]                 ; 10.894 ; 10.894 ; Fall       ; KEY[1]                 ;
;  HEX1[3]     ; KEY[1]                 ; 10.880 ; 10.880 ; Fall       ; KEY[1]                 ;
;  HEX1[4]     ; KEY[1]                 ; 10.836 ; 10.836 ; Fall       ; KEY[1]                 ;
;  HEX1[5]     ; KEY[1]                 ; 10.609 ; 10.609 ; Fall       ; KEY[1]                 ;
;  HEX1[6]     ; KEY[1]                 ; 10.672 ; 10.672 ; Fall       ; KEY[1]                 ;
; HEX2[*]      ; KEY[1]                 ; 11.256 ; 11.256 ; Fall       ; KEY[1]                 ;
;  HEX2[0]     ; KEY[1]                 ; 11.109 ; 11.109 ; Fall       ; KEY[1]                 ;
;  HEX2[1]     ; KEY[1]                 ; 10.903 ; 10.903 ; Fall       ; KEY[1]                 ;
;  HEX2[2]     ; KEY[1]                 ; 10.957 ; 10.957 ; Fall       ; KEY[1]                 ;
;  HEX2[3]     ; KEY[1]                 ; 10.954 ; 10.954 ; Fall       ; KEY[1]                 ;
;  HEX2[4]     ; KEY[1]                 ; 11.150 ; 11.150 ; Fall       ; KEY[1]                 ;
;  HEX2[5]     ; KEY[1]                 ; 11.256 ; 11.256 ; Fall       ; KEY[1]                 ;
;  HEX2[6]     ; KEY[1]                 ; 11.204 ; 11.204 ; Fall       ; KEY[1]                 ;
; HEX3[*]      ; KEY[1]                 ; 11.034 ; 11.034 ; Fall       ; KEY[1]                 ;
;  HEX3[0]     ; KEY[1]                 ; 11.034 ; 11.034 ; Fall       ; KEY[1]                 ;
;  HEX3[1]     ; KEY[1]                 ; 10.772 ; 10.772 ; Fall       ; KEY[1]                 ;
;  HEX3[2]     ; KEY[1]                 ; 10.784 ; 10.784 ; Fall       ; KEY[1]                 ;
;  HEX3[3]     ; KEY[1]                 ; 10.770 ; 10.770 ; Fall       ; KEY[1]                 ;
;  HEX3[4]     ; KEY[1]                 ; 10.807 ; 10.807 ; Fall       ; KEY[1]                 ;
;  HEX3[5]     ; KEY[1]                 ; 11.014 ; 11.014 ; Fall       ; KEY[1]                 ;
;  HEX3[6]     ; KEY[1]                 ; 11.027 ; 11.027 ; Fall       ; KEY[1]                 ;
; HEX4[*]      ; KEY[1]                 ; 13.095 ; 13.095 ; Fall       ; KEY[1]                 ;
;  HEX4[0]     ; KEY[1]                 ; 13.087 ; 13.087 ; Fall       ; KEY[1]                 ;
;  HEX4[1]     ; KEY[1]                 ; 13.095 ; 13.095 ; Fall       ; KEY[1]                 ;
;  HEX4[2]     ; KEY[1]                 ; 12.815 ; 12.815 ; Fall       ; KEY[1]                 ;
;  HEX4[3]     ; KEY[1]                 ; 12.795 ; 12.795 ; Fall       ; KEY[1]                 ;
;  HEX4[4]     ; KEY[1]                 ; 12.809 ; 12.809 ; Fall       ; KEY[1]                 ;
;  HEX4[5]     ; KEY[1]                 ; 12.774 ; 12.774 ; Fall       ; KEY[1]                 ;
;  HEX4[6]     ; KEY[1]                 ; 12.809 ; 12.809 ; Fall       ; KEY[1]                 ;
; HEX5[*]      ; KEY[1]                 ; 12.685 ; 12.685 ; Fall       ; KEY[1]                 ;
;  HEX5[0]     ; KEY[1]                 ; 12.685 ; 12.685 ; Fall       ; KEY[1]                 ;
;  HEX5[1]     ; KEY[1]                 ; 12.646 ; 12.646 ; Fall       ; KEY[1]                 ;
;  HEX5[2]     ; KEY[1]                 ; 12.347 ; 12.347 ; Fall       ; KEY[1]                 ;
;  HEX5[3]     ; KEY[1]                 ; 12.381 ; 12.381 ; Fall       ; KEY[1]                 ;
;  HEX5[4]     ; KEY[1]                 ; 12.360 ; 12.360 ; Fall       ; KEY[1]                 ;
;  HEX5[5]     ; KEY[1]                 ; 12.359 ; 12.359 ; Fall       ; KEY[1]                 ;
;  HEX5[6]     ; KEY[1]                 ; 12.371 ; 12.371 ; Fall       ; KEY[1]                 ;
; LEDG[*]      ; KEY[1]                 ; 17.654 ; 17.654 ; Fall       ; KEY[1]                 ;
;  LEDG[1]     ; KEY[1]                 ; 17.654 ; 17.654 ; Fall       ; KEY[1]                 ;
;  LEDG[2]     ; KEY[1]                 ; 13.720 ; 13.720 ; Fall       ; KEY[1]                 ;
;  LEDG[3]     ; KEY[1]                 ; 15.159 ; 15.159 ; Fall       ; KEY[1]                 ;
;  LEDG[4]     ; KEY[1]                 ; 12.302 ; 12.302 ; Fall       ; KEY[1]                 ;
;  LEDG[5]     ; KEY[1]                 ; 12.835 ; 12.835 ; Fall       ; KEY[1]                 ;
;  LEDG[6]     ; KEY[1]                 ; 12.126 ; 12.126 ; Fall       ; KEY[1]                 ;
;  LEDG[7]     ; KEY[1]                 ; 13.753 ; 13.753 ; Fall       ; KEY[1]                 ;
; LEDR[*]      ; KEY[1]                 ; 15.035 ; 15.035 ; Fall       ; KEY[1]                 ;
;  LEDR[11]    ; KEY[1]                 ; 14.729 ; 14.729 ; Fall       ; KEY[1]                 ;
;  LEDR[12]    ; KEY[1]                 ; 15.014 ; 15.014 ; Fall       ; KEY[1]                 ;
;  LEDR[13]    ; KEY[1]                 ; 12.884 ; 12.884 ; Fall       ; KEY[1]                 ;
;  LEDR[14]    ; KEY[1]                 ; 15.035 ; 15.035 ; Fall       ; KEY[1]                 ;
; HEX6[*]      ; SW[15]                 ; 12.107 ; 12.107 ; Rise       ; SW[15]                 ;
;  HEX6[0]     ; SW[15]                 ; 11.423 ; 11.423 ; Rise       ; SW[15]                 ;
;  HEX6[1]     ; SW[15]                 ; 11.456 ; 11.456 ; Rise       ; SW[15]                 ;
;  HEX6[2]     ; SW[15]                 ; 11.457 ; 11.457 ; Rise       ; SW[15]                 ;
;  HEX6[3]     ; SW[15]                 ; 12.107 ; 12.107 ; Rise       ; SW[15]                 ;
;  HEX6[4]     ; SW[15]                 ; 12.074 ; 12.074 ; Rise       ; SW[15]                 ;
;  HEX6[5]     ; SW[15]                 ; 11.968 ; 11.968 ; Rise       ; SW[15]                 ;
;  HEX6[6]     ; SW[15]                 ; 11.967 ; 11.967 ; Rise       ; SW[15]                 ;
; HEX7[*]      ; SW[15]                 ; 11.312 ; 11.312 ; Rise       ; SW[15]                 ;
;  HEX7[0]     ; SW[15]                 ; 10.934 ; 10.934 ; Rise       ; SW[15]                 ;
;  HEX7[1]     ; SW[15]                 ; 10.982 ; 10.982 ; Rise       ; SW[15]                 ;
;  HEX7[2]     ; SW[15]                 ; 10.953 ; 10.953 ; Rise       ; SW[15]                 ;
;  HEX7[3]     ; SW[15]                 ; 10.943 ; 10.943 ; Rise       ; SW[15]                 ;
;  HEX7[4]     ; SW[15]                 ; 10.949 ; 10.949 ; Rise       ; SW[15]                 ;
;  HEX7[5]     ; SW[15]                 ; 11.312 ; 11.312 ; Rise       ; SW[15]                 ;
;  HEX7[6]     ; SW[15]                 ; 11.262 ; 11.262 ; Rise       ; SW[15]                 ;
; LEDR[*]      ; SW[15]                 ; 7.630  ; 7.630  ; Rise       ; SW[15]                 ;
;  LEDR[15]    ; SW[15]                 ; 7.630  ; 7.630  ; Rise       ; SW[15]                 ;
; LEDR[*]      ; SW[15]                 ; 7.630  ; 7.630  ; Fall       ; SW[15]                 ;
;  LEDR[15]    ; SW[15]                 ; 7.630  ; 7.630  ; Fall       ; SW[15]                 ;
; LEDG[*]      ; pipereg:IF_ID|out1[26] ; 9.974  ; 9.401  ; Rise       ; pipereg:IF_ID|out1[26] ;
;  LEDG[1]     ; pipereg:IF_ID|out1[26] ;        ; 9.401  ; Rise       ; pipereg:IF_ID|out1[26] ;
;  LEDG[3]     ; pipereg:IF_ID|out1[26] ; 9.974  ;        ; Rise       ; pipereg:IF_ID|out1[26] ;
; LEDG[*]      ; pipereg:IF_ID|out1[26] ; 9.401  ; 9.974  ; Fall       ; pipereg:IF_ID|out1[26] ;
;  LEDG[1]     ; pipereg:IF_ID|out1[26] ; 9.401  ;        ; Fall       ; pipereg:IF_ID|out1[26] ;
;  LEDG[3]     ; pipereg:IF_ID|out1[26] ;        ; 9.974  ; Fall       ; pipereg:IF_ID|out1[26] ;
+--------------+------------------------+--------+--------+------------+------------------------+


+-----------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                 ;
+--------------+------------------------+--------+--------+------------+------------------------+
; Data Port    ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+--------------+------------------------+--------+--------+------------+------------------------+
; LCD_DATA[*]  ; CLOCK_50               ; 8.100  ; 8.100  ; Rise       ; CLOCK_50               ;
;  LCD_DATA[0] ; CLOCK_50               ; 9.440  ; 9.440  ; Rise       ; CLOCK_50               ;
;  LCD_DATA[1] ; CLOCK_50               ; 8.527  ; 8.527  ; Rise       ; CLOCK_50               ;
;  LCD_DATA[2] ; CLOCK_50               ; 9.059  ; 9.059  ; Rise       ; CLOCK_50               ;
;  LCD_DATA[3] ; CLOCK_50               ; 8.100  ; 8.100  ; Rise       ; CLOCK_50               ;
;  LCD_DATA[4] ; CLOCK_50               ; 8.866  ; 8.866  ; Rise       ; CLOCK_50               ;
;  LCD_DATA[5] ; CLOCK_50               ; 8.203  ; 8.203  ; Rise       ; CLOCK_50               ;
;  LCD_DATA[6] ; CLOCK_50               ; 8.257  ; 8.257  ; Rise       ; CLOCK_50               ;
;  LCD_DATA[7] ; CLOCK_50               ; 8.226  ; 8.226  ; Rise       ; CLOCK_50               ;
; LCD_EN       ; CLOCK_50               ; 8.127  ; 8.127  ; Rise       ; CLOCK_50               ;
; LCD_RS       ; CLOCK_50               ; 7.875  ; 7.875  ; Rise       ; CLOCK_50               ;
; HEX0[*]      ; KEY[1]                 ; 12.192 ; 12.192 ; Fall       ; KEY[1]                 ;
;  HEX0[0]     ; KEY[1]                 ; 12.458 ; 12.458 ; Fall       ; KEY[1]                 ;
;  HEX0[1]     ; KEY[1]                 ; 12.421 ; 12.421 ; Fall       ; KEY[1]                 ;
;  HEX0[2]     ; KEY[1]                 ; 12.438 ; 12.438 ; Fall       ; KEY[1]                 ;
;  HEX0[3]     ; KEY[1]                 ; 12.207 ; 12.207 ; Fall       ; KEY[1]                 ;
;  HEX0[4]     ; KEY[1]                 ; 12.207 ; 12.207 ; Fall       ; KEY[1]                 ;
;  HEX0[5]     ; KEY[1]                 ; 12.199 ; 12.199 ; Fall       ; KEY[1]                 ;
;  HEX0[6]     ; KEY[1]                 ; 12.192 ; 12.192 ; Fall       ; KEY[1]                 ;
; HEX1[*]      ; KEY[1]                 ; 10.075 ; 10.075 ; Fall       ; KEY[1]                 ;
;  HEX1[0]     ; KEY[1]                 ; 10.525 ; 10.525 ; Fall       ; KEY[1]                 ;
;  HEX1[1]     ; KEY[1]                 ; 10.540 ; 10.540 ; Fall       ; KEY[1]                 ;
;  HEX1[2]     ; KEY[1]                 ; 10.386 ; 10.386 ; Fall       ; KEY[1]                 ;
;  HEX1[3]     ; KEY[1]                 ; 10.345 ; 10.345 ; Fall       ; KEY[1]                 ;
;  HEX1[4]     ; KEY[1]                 ; 10.300 ; 10.300 ; Fall       ; KEY[1]                 ;
;  HEX1[5]     ; KEY[1]                 ; 10.075 ; 10.075 ; Fall       ; KEY[1]                 ;
;  HEX1[6]     ; KEY[1]                 ; 10.136 ; 10.136 ; Fall       ; KEY[1]                 ;
; HEX2[*]      ; KEY[1]                 ; 10.407 ; 10.407 ; Fall       ; KEY[1]                 ;
;  HEX2[0]     ; KEY[1]                 ; 10.618 ; 10.618 ; Fall       ; KEY[1]                 ;
;  HEX2[1]     ; KEY[1]                 ; 10.407 ; 10.407 ; Fall       ; KEY[1]                 ;
;  HEX2[2]     ; KEY[1]                 ; 10.491 ; 10.491 ; Fall       ; KEY[1]                 ;
;  HEX2[3]     ; KEY[1]                 ; 10.458 ; 10.458 ; Fall       ; KEY[1]                 ;
;  HEX2[4]     ; KEY[1]                 ; 10.652 ; 10.652 ; Fall       ; KEY[1]                 ;
;  HEX2[5]     ; KEY[1]                 ; 10.761 ; 10.761 ; Fall       ; KEY[1]                 ;
;  HEX2[6]     ; KEY[1]                 ; 10.708 ; 10.708 ; Fall       ; KEY[1]                 ;
; HEX3[*]      ; KEY[1]                 ; 10.438 ; 10.438 ; Fall       ; KEY[1]                 ;
;  HEX3[0]     ; KEY[1]                 ; 10.697 ; 10.697 ; Fall       ; KEY[1]                 ;
;  HEX3[1]     ; KEY[1]                 ; 10.439 ; 10.439 ; Fall       ; KEY[1]                 ;
;  HEX3[2]     ; KEY[1]                 ; 10.480 ; 10.480 ; Fall       ; KEY[1]                 ;
;  HEX3[3]     ; KEY[1]                 ; 10.438 ; 10.438 ; Fall       ; KEY[1]                 ;
;  HEX3[4]     ; KEY[1]                 ; 10.477 ; 10.477 ; Fall       ; KEY[1]                 ;
;  HEX3[5]     ; KEY[1]                 ; 10.685 ; 10.685 ; Fall       ; KEY[1]                 ;
;  HEX3[6]     ; KEY[1]                 ; 10.693 ; 10.693 ; Fall       ; KEY[1]                 ;
; HEX4[*]      ; KEY[1]                 ; 12.458 ; 12.458 ; Fall       ; KEY[1]                 ;
;  HEX4[0]     ; KEY[1]                 ; 12.755 ; 12.755 ; Fall       ; KEY[1]                 ;
;  HEX4[1]     ; KEY[1]                 ; 12.756 ; 12.756 ; Fall       ; KEY[1]                 ;
;  HEX4[2]     ; KEY[1]                 ; 12.478 ; 12.478 ; Fall       ; KEY[1]                 ;
;  HEX4[3]     ; KEY[1]                 ; 12.458 ; 12.458 ; Fall       ; KEY[1]                 ;
;  HEX4[4]     ; KEY[1]                 ; 12.471 ; 12.471 ; Fall       ; KEY[1]                 ;
;  HEX4[5]     ; KEY[1]                 ; 12.469 ; 12.469 ; Fall       ; KEY[1]                 ;
;  HEX4[6]     ; KEY[1]                 ; 12.467 ; 12.467 ; Fall       ; KEY[1]                 ;
; HEX5[*]      ; KEY[1]                 ; 11.534 ; 11.534 ; Fall       ; KEY[1]                 ;
;  HEX5[0]     ; KEY[1]                 ; 11.871 ; 11.871 ; Fall       ; KEY[1]                 ;
;  HEX5[1]     ; KEY[1]                 ; 11.835 ; 11.835 ; Fall       ; KEY[1]                 ;
;  HEX5[2]     ; KEY[1]                 ; 11.534 ; 11.534 ; Fall       ; KEY[1]                 ;
;  HEX5[3]     ; KEY[1]                 ; 11.566 ; 11.566 ; Fall       ; KEY[1]                 ;
;  HEX5[4]     ; KEY[1]                 ; 11.547 ; 11.547 ; Fall       ; KEY[1]                 ;
;  HEX5[5]     ; KEY[1]                 ; 11.546 ; 11.546 ; Fall       ; KEY[1]                 ;
;  HEX5[6]     ; KEY[1]                 ; 11.562 ; 11.562 ; Fall       ; KEY[1]                 ;
; LEDG[*]      ; KEY[1]                 ; 12.126 ; 12.126 ; Fall       ; KEY[1]                 ;
;  LEDG[1]     ; KEY[1]                 ; 12.775 ; 12.775 ; Fall       ; KEY[1]                 ;
;  LEDG[2]     ; KEY[1]                 ; 13.720 ; 13.720 ; Fall       ; KEY[1]                 ;
;  LEDG[3]     ; KEY[1]                 ; 13.369 ; 13.369 ; Fall       ; KEY[1]                 ;
;  LEDG[4]     ; KEY[1]                 ; 12.302 ; 12.302 ; Fall       ; KEY[1]                 ;
;  LEDG[5]     ; KEY[1]                 ; 12.835 ; 12.835 ; Fall       ; KEY[1]                 ;
;  LEDG[6]     ; KEY[1]                 ; 12.126 ; 12.126 ; Fall       ; KEY[1]                 ;
;  LEDG[7]     ; KEY[1]                 ; 12.678 ; 12.678 ; Fall       ; KEY[1]                 ;
; LEDR[*]      ; KEY[1]                 ; 11.887 ; 11.887 ; Fall       ; KEY[1]                 ;
;  LEDR[11]    ; KEY[1]                 ; 13.367 ; 13.367 ; Fall       ; KEY[1]                 ;
;  LEDR[12]    ; KEY[1]                 ; 12.505 ; 12.505 ; Fall       ; KEY[1]                 ;
;  LEDR[13]    ; KEY[1]                 ; 11.887 ; 11.887 ; Fall       ; KEY[1]                 ;
;  LEDR[14]    ; KEY[1]                 ; 12.707 ; 12.707 ; Fall       ; KEY[1]                 ;
; HEX6[*]      ; SW[15]                 ; 10.863 ; 10.863 ; Rise       ; SW[15]                 ;
;  HEX6[0]     ; SW[15]                 ; 10.863 ; 10.863 ; Rise       ; SW[15]                 ;
;  HEX6[1]     ; SW[15]                 ; 10.866 ; 10.866 ; Rise       ; SW[15]                 ;
;  HEX6[2]     ; SW[15]                 ; 10.867 ; 10.867 ; Rise       ; SW[15]                 ;
;  HEX6[3]     ; SW[15]                 ; 11.518 ; 11.518 ; Rise       ; SW[15]                 ;
;  HEX6[4]     ; SW[15]                 ; 11.485 ; 11.485 ; Rise       ; SW[15]                 ;
;  HEX6[5]     ; SW[15]                 ; 11.378 ; 11.378 ; Rise       ; SW[15]                 ;
;  HEX6[6]     ; SW[15]                 ; 11.377 ; 11.377 ; Rise       ; SW[15]                 ;
; HEX7[*]      ; SW[15]                 ; 10.643 ; 10.643 ; Rise       ; SW[15]                 ;
;  HEX7[0]     ; SW[15]                 ; 10.697 ; 10.697 ; Rise       ; SW[15]                 ;
;  HEX7[1]     ; SW[15]                 ; 10.706 ; 10.706 ; Rise       ; SW[15]                 ;
;  HEX7[2]     ; SW[15]                 ; 10.678 ; 10.678 ; Rise       ; SW[15]                 ;
;  HEX7[3]     ; SW[15]                 ; 10.667 ; 10.667 ; Rise       ; SW[15]                 ;
;  HEX7[4]     ; SW[15]                 ; 10.643 ; 10.643 ; Rise       ; SW[15]                 ;
;  HEX7[5]     ; SW[15]                 ; 11.036 ; 11.036 ; Rise       ; SW[15]                 ;
;  HEX7[6]     ; SW[15]                 ; 10.988 ; 10.988 ; Rise       ; SW[15]                 ;
; LEDR[*]      ; SW[15]                 ; 7.630  ; 7.630  ; Rise       ; SW[15]                 ;
;  LEDR[15]    ; SW[15]                 ; 7.630  ; 7.630  ; Rise       ; SW[15]                 ;
; LEDR[*]      ; SW[15]                 ; 7.630  ; 7.630  ; Fall       ; SW[15]                 ;
;  LEDR[15]    ; SW[15]                 ; 7.630  ; 7.630  ; Fall       ; SW[15]                 ;
; LEDG[*]      ; pipereg:IF_ID|out1[26] ; 9.974  ; 9.401  ; Rise       ; pipereg:IF_ID|out1[26] ;
;  LEDG[1]     ; pipereg:IF_ID|out1[26] ;        ; 9.401  ; Rise       ; pipereg:IF_ID|out1[26] ;
;  LEDG[3]     ; pipereg:IF_ID|out1[26] ; 9.974  ;        ; Rise       ; pipereg:IF_ID|out1[26] ;
; LEDG[*]      ; pipereg:IF_ID|out1[26] ; 9.401  ; 9.974  ; Fall       ; pipereg:IF_ID|out1[26] ;
;  LEDG[1]     ; pipereg:IF_ID|out1[26] ; 9.401  ;        ; Fall       ; pipereg:IF_ID|out1[26] ;
;  LEDG[3]     ; pipereg:IF_ID|out1[26] ;        ; 9.974  ; Fall       ; pipereg:IF_ID|out1[26] ;
+--------------+------------------------+--------+--------+------------+------------------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; KEY[0]     ; LEDG[0]     ;       ; 9.815 ; 9.815 ;       ;
; SW[0]      ; LEDR[0]     ; 5.616 ;       ;       ; 5.616 ;
; SW[1]      ; LEDR[1]     ; 5.678 ;       ;       ; 5.678 ;
; SW[2]      ; LEDR[2]     ; 5.961 ;       ;       ; 5.961 ;
; SW[3]      ; LEDR[3]     ; 5.614 ;       ;       ; 5.614 ;
; SW[4]      ; LEDR[4]     ; 5.448 ;       ;       ; 5.448 ;
; SW[5]      ; LEDR[5]     ; 5.718 ;       ;       ; 5.718 ;
; SW[6]      ; LEDR[6]     ; 6.280 ;       ;       ; 6.280 ;
; SW[7]      ; LEDR[7]     ; 6.566 ;       ;       ; 6.566 ;
; SW[8]      ; LEDR[8]     ; 6.551 ;       ;       ; 6.551 ;
; SW[9]      ; LEDR[9]     ; 6.465 ;       ;       ; 6.465 ;
; SW[10]     ; LEDR[10]    ; 5.696 ;       ;       ; 5.696 ;
; SW[16]     ; LEDR[16]    ; 9.665 ;       ;       ; 9.665 ;
; SW[17]     ; LEDR[17]    ; 9.609 ;       ;       ; 9.609 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; KEY[0]     ; LEDG[0]     ;       ; 9.815 ; 9.815 ;       ;
; SW[0]      ; LEDR[0]     ; 5.616 ;       ;       ; 5.616 ;
; SW[1]      ; LEDR[1]     ; 5.678 ;       ;       ; 5.678 ;
; SW[2]      ; LEDR[2]     ; 5.961 ;       ;       ; 5.961 ;
; SW[3]      ; LEDR[3]     ; 5.614 ;       ;       ; 5.614 ;
; SW[4]      ; LEDR[4]     ; 5.448 ;       ;       ; 5.448 ;
; SW[5]      ; LEDR[5]     ; 5.718 ;       ;       ; 5.718 ;
; SW[6]      ; LEDR[6]     ; 6.280 ;       ;       ; 6.280 ;
; SW[7]      ; LEDR[7]     ; 6.566 ;       ;       ; 6.566 ;
; SW[8]      ; LEDR[8]     ; 6.551 ;       ;       ; 6.551 ;
; SW[9]      ; LEDR[9]     ; 6.465 ;       ;       ; 6.465 ;
; SW[10]     ; LEDR[10]    ; 5.696 ;       ;       ; 5.696 ;
; SW[16]     ; LEDR[16]    ; 9.665 ;       ;       ; 9.665 ;
; SW[17]     ; LEDR[17]    ; 9.609 ;       ;       ; 9.609 ;
+------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------+
; Fast Model Setup Summary                                    ;
+-----------------------------------+---------+---------------+
; Clock                             ; Slack   ; End Point TNS ;
+-----------------------------------+---------+---------------+
; pipereg:IF_ID|out1[26]            ; -11.311 ; -112.494      ;
; CLOCK_50                          ; -8.735  ; -87.005       ;
; KEY[1]                            ; -5.968  ; -3310.480     ;
; pipereg:IF_ID|out1[0]             ; -2.815  ; -82.815       ;
; clk_div:clockdiv|clock_10Khz_reg  ; 0.432   ; 0.000         ;
; clk_div:clockdiv|clock_1Mhz_reg   ; 0.432   ; 0.000         ;
; clk_div:clockdiv|clock_100Khz_reg ; 0.505   ; 0.000         ;
; clk_div:clockdiv|clock_100hz_reg  ; 0.505   ; 0.000         ;
; clk_div:clockdiv|clock_1Khz_reg   ; 0.505   ; 0.000         ;
; SW[15]                            ; 0.897   ; 0.000         ;
+-----------------------------------+---------+---------------+


+------------------------------------------------------------+
; Fast Model Hold Summary                                    ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; KEY[1]                            ; -3.019 ; -384.220      ;
; SW[15]                            ; -0.839 ; -5.582        ;
; CLOCK_50                          ; -0.044 ; -0.120        ;
; clk_div:clockdiv|clock_100Khz_reg ; 0.215  ; 0.000         ;
; clk_div:clockdiv|clock_100hz_reg  ; 0.215  ; 0.000         ;
; clk_div:clockdiv|clock_10Khz_reg  ; 0.215  ; 0.000         ;
; clk_div:clockdiv|clock_1Khz_reg   ; 0.215  ; 0.000         ;
; clk_div:clockdiv|clock_1Mhz_reg   ; 0.215  ; 0.000         ;
; pipereg:IF_ID|out1[26]            ; 0.482  ; 0.000         ;
; pipereg:IF_ID|out1[0]             ; 1.462  ; 0.000         ;
+-----------------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                     ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; KEY[1]                            ; -2.000 ; -3741.222     ;
; CLOCK_50                          ; -1.380 ; -75.380       ;
; SW[15]                            ; -1.222 ; -1.222        ;
; clk_div:clockdiv|clock_100Khz_reg ; -0.500 ; -4.000        ;
; clk_div:clockdiv|clock_100hz_reg  ; -0.500 ; -4.000        ;
; clk_div:clockdiv|clock_10Khz_reg  ; -0.500 ; -4.000        ;
; clk_div:clockdiv|clock_1Khz_reg   ; -0.500 ; -4.000        ;
; clk_div:clockdiv|clock_1Mhz_reg   ; -0.500 ; -4.000        ;
; pipereg:IF_ID|out1[0]             ; 0.500  ; 0.000         ;
; pipereg:IF_ID|out1[26]            ; 0.500  ; 0.000         ;
+-----------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'pipereg:IF_ID|out1[26]'                                                                                                                                                                                          ;
+---------+-----------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------------+--------------+------------+------------+
; Slack   ; From Node                                                                                                       ; To Node                ; Launch Clock ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------------+--------------+------------+------------+
; -11.311 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a16~porta_we_reg       ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -2.505     ; 8.917      ;
; -11.311 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a16~porta_address_reg0 ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -2.505     ; 8.917      ;
; -11.311 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a16~porta_address_reg1 ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -2.505     ; 8.917      ;
; -11.311 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a16~porta_address_reg2 ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -2.505     ; 8.917      ;
; -11.311 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a16~porta_address_reg3 ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -2.505     ; 8.917      ;
; -11.311 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a16~porta_address_reg4 ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -2.505     ; 8.917      ;
; -11.311 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a16~porta_address_reg5 ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -2.505     ; 8.917      ;
; -11.311 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a16~porta_address_reg6 ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -2.505     ; 8.917      ;
; -11.311 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a16~porta_address_reg7 ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -2.505     ; 8.917      ;
; -11.311 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a16~porta_address_reg8 ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -2.505     ; 8.917      ;
; -11.311 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a16~porta_address_reg9 ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -2.505     ; 8.917      ;
; -11.292 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a12~porta_we_reg       ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -2.501     ; 8.902      ;
; -11.292 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a12~porta_address_reg0 ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -2.501     ; 8.902      ;
; -11.292 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a12~porta_address_reg1 ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -2.501     ; 8.902      ;
; -11.292 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a12~porta_address_reg2 ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -2.501     ; 8.902      ;
; -11.292 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a12~porta_address_reg3 ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -2.501     ; 8.902      ;
; -11.292 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a12~porta_address_reg4 ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -2.501     ; 8.902      ;
; -11.292 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a12~porta_address_reg5 ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -2.501     ; 8.902      ;
; -11.292 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a12~porta_address_reg6 ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -2.501     ; 8.902      ;
; -11.292 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a12~porta_address_reg7 ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -2.501     ; 8.902      ;
; -11.292 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a12~porta_address_reg8 ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -2.501     ; 8.902      ;
; -11.292 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a12~porta_address_reg9 ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -2.501     ; 8.902      ;
; -11.282 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a26~porta_we_reg       ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -2.503     ; 8.890      ;
; -11.282 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a26~porta_address_reg0 ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -2.503     ; 8.890      ;
; -11.282 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a26~porta_address_reg1 ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -2.503     ; 8.890      ;
; -11.282 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a26~porta_address_reg2 ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -2.503     ; 8.890      ;
; -11.282 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a26~porta_address_reg3 ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -2.503     ; 8.890      ;
; -11.282 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a26~porta_address_reg4 ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -2.503     ; 8.890      ;
; -11.282 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a26~porta_address_reg5 ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -2.503     ; 8.890      ;
; -11.282 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a26~porta_address_reg6 ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -2.503     ; 8.890      ;
; -11.282 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a26~porta_address_reg7 ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -2.503     ; 8.890      ;
; -11.282 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a26~porta_address_reg8 ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -2.503     ; 8.890      ;
; -11.282 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a26~porta_address_reg9 ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -2.503     ; 8.890      ;
; -11.270 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a20~porta_we_reg       ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -2.506     ; 8.875      ;
; -11.270 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a20~porta_address_reg0 ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -2.506     ; 8.875      ;
; -11.270 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a20~porta_address_reg1 ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -2.506     ; 8.875      ;
; -11.270 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a20~porta_address_reg2 ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -2.506     ; 8.875      ;
; -11.270 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a20~porta_address_reg3 ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -2.506     ; 8.875      ;
; -11.270 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a20~porta_address_reg4 ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -2.506     ; 8.875      ;
; -11.270 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a20~porta_address_reg5 ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -2.506     ; 8.875      ;
; -11.270 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a20~porta_address_reg6 ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -2.506     ; 8.875      ;
; -11.270 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a20~porta_address_reg7 ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -2.506     ; 8.875      ;
; -11.270 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a20~porta_address_reg8 ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -2.506     ; 8.875      ;
; -11.270 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a20~porta_address_reg9 ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -2.506     ; 8.875      ;
; -11.237 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a8~porta_we_reg        ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -2.484     ; 8.864      ;
; -11.237 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a8~porta_address_reg0  ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -2.484     ; 8.864      ;
; -11.237 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a8~porta_address_reg1  ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -2.484     ; 8.864      ;
; -11.237 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a8~porta_address_reg2  ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -2.484     ; 8.864      ;
; -11.237 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a8~porta_address_reg3  ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -2.484     ; 8.864      ;
; -11.237 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a8~porta_address_reg4  ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -2.484     ; 8.864      ;
; -11.237 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a8~porta_address_reg5  ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -2.484     ; 8.864      ;
; -11.237 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a8~porta_address_reg6  ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -2.484     ; 8.864      ;
; -11.237 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a8~porta_address_reg7  ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -2.484     ; 8.864      ;
; -11.237 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a8~porta_address_reg8  ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -2.484     ; 8.864      ;
; -11.237 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a8~porta_address_reg9  ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -2.484     ; 8.864      ;
; -11.217 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a4~porta_we_reg        ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -2.495     ; 8.833      ;
; -11.217 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a4~porta_address_reg0  ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -2.495     ; 8.833      ;
; -11.217 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a4~porta_address_reg1  ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -2.495     ; 8.833      ;
; -11.217 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a4~porta_address_reg2  ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -2.495     ; 8.833      ;
; -11.217 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a4~porta_address_reg3  ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -2.495     ; 8.833      ;
; -11.217 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a4~porta_address_reg4  ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -2.495     ; 8.833      ;
; -11.217 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a4~porta_address_reg5  ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -2.495     ; 8.833      ;
; -11.217 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a4~porta_address_reg6  ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -2.495     ; 8.833      ;
; -11.217 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a4~porta_address_reg7  ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -2.495     ; 8.833      ;
; -11.217 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a4~porta_address_reg8  ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -2.495     ; 8.833      ;
; -11.217 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a4~porta_address_reg9  ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -2.495     ; 8.833      ;
; -11.205 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_we_reg        ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -2.490     ; 8.826      ;
; -11.205 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg0  ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -2.490     ; 8.826      ;
; -11.205 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg1  ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -2.490     ; 8.826      ;
; -11.205 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg2  ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -2.490     ; 8.826      ;
; -11.205 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg3  ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -2.490     ; 8.826      ;
; -11.205 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg4  ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -2.490     ; 8.826      ;
; -11.205 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg5  ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -2.490     ; 8.826      ;
; -11.205 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg6  ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -2.490     ; 8.826      ;
; -11.205 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg7  ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -2.490     ; 8.826      ;
; -11.205 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg8  ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -2.490     ; 8.826      ;
; -11.205 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg9  ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -2.490     ; 8.826      ;
; -11.169 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a22~porta_we_reg       ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -2.502     ; 8.778      ;
; -11.169 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a22~porta_address_reg0 ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -2.502     ; 8.778      ;
; -11.169 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a22~porta_address_reg1 ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -2.502     ; 8.778      ;
; -11.169 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a22~porta_address_reg2 ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -2.502     ; 8.778      ;
; -11.169 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a22~porta_address_reg3 ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -2.502     ; 8.778      ;
; -11.169 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a22~porta_address_reg4 ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -2.502     ; 8.778      ;
; -11.169 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a22~porta_address_reg5 ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -2.502     ; 8.778      ;
; -11.169 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a22~porta_address_reg6 ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -2.502     ; 8.778      ;
; -11.169 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a22~porta_address_reg7 ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -2.502     ; 8.778      ;
; -11.169 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a22~porta_address_reg8 ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -2.502     ; 8.778      ;
; -11.169 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a22~porta_address_reg9 ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -2.502     ; 8.778      ;
; -9.685  ; pipereg:EX_MEM|rdout[0]                                                                                         ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 1.000        ; -2.440     ; 7.856      ;
; -9.636  ; pipereg:ID_EX|rtout[0]                                                                                          ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 1.000        ; -2.440     ; 7.807      ;
; -9.629  ; wb_control_pipe:wb_control_pipe_2|RegWrite_o                                                                    ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 1.000        ; -2.428     ; 7.812      ;
; -9.621  ; ex_control_pipe:ex_control_pipe|RegDst_o                                                                        ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 1.000        ; -2.440     ; 7.792      ;
; -9.616  ; pipereg:ID_EX|rtout[1]                                                                                          ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 1.000        ; -2.440     ; 7.787      ;
; -9.556  ; wb_control_pipe:wb_control_pipe_3|MemToReg_o                                                                    ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 1.000        ; -2.435     ; 7.732      ;
; -9.527  ; pipereg:ID_EX|rtout[4]                                                                                          ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 1.000        ; -2.440     ; 7.698      ;
; -9.520  ; pipereg:EX_MEM|rdout[3]                                                                                         ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 1.000        ; -2.428     ; 7.703      ;
; -9.511  ; pipereg:MEM_WB|rdout[4]                                                                                         ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 1.000        ; -2.428     ; 7.694      ;
; -9.467  ; pipereg:EX_MEM|rdout[1]                                                                                         ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 1.000        ; -2.440     ; 7.638      ;
; -9.445  ; pipereg:MEM_WB|rdout[2]                                                                                         ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 1.000        ; -2.440     ; 7.616      ;
; -9.441  ; pipereg:ID_EX|rtout[3]                                                                                          ; zero_detect:inst9|zero ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 1.000        ; -2.440     ; 7.612      ;
+---------+-----------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK_50'                                                                                                                                                                                                             ;
+--------+----------------------------------------------------------------------------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                      ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; -8.735 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_we_reg       ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.732     ; 8.035      ;
; -8.735 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg0 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.732     ; 8.035      ;
; -8.735 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg1 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.732     ; 8.035      ;
; -8.735 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg2 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.732     ; 8.035      ;
; -8.735 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg3 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.732     ; 8.035      ;
; -8.735 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg4 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.732     ; 8.035      ;
; -8.735 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg5 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.732     ; 8.035      ;
; -8.735 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg6 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.732     ; 8.035      ;
; -8.735 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg7 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.732     ; 8.035      ;
; -8.735 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg8 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.732     ; 8.035      ;
; -8.735 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg9 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.732     ; 8.035      ;
; -8.704 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_we_reg       ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.732     ; 8.004      ;
; -8.704 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg0 ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.732     ; 8.004      ;
; -8.704 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg1 ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.732     ; 8.004      ;
; -8.704 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg2 ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.732     ; 8.004      ;
; -8.704 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg3 ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.732     ; 8.004      ;
; -8.704 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg4 ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.732     ; 8.004      ;
; -8.704 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg5 ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.732     ; 8.004      ;
; -8.704 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg6 ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.732     ; 8.004      ;
; -8.704 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg7 ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.732     ; 8.004      ;
; -8.704 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg8 ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.732     ; 8.004      ;
; -8.704 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg9 ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.732     ; 8.004      ;
; -8.653 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_we_reg       ; LCD_Display:LCD_module|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.732     ; 7.953      ;
; -8.653 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_we_reg       ; LCD_Display:LCD_module|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.732     ; 7.953      ;
; -8.653 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg0 ; LCD_Display:LCD_module|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.732     ; 7.953      ;
; -8.653 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg1 ; LCD_Display:LCD_module|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.732     ; 7.953      ;
; -8.653 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg2 ; LCD_Display:LCD_module|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.732     ; 7.953      ;
; -8.653 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg3 ; LCD_Display:LCD_module|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.732     ; 7.953      ;
; -8.653 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg4 ; LCD_Display:LCD_module|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.732     ; 7.953      ;
; -8.653 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg5 ; LCD_Display:LCD_module|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.732     ; 7.953      ;
; -8.653 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg6 ; LCD_Display:LCD_module|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.732     ; 7.953      ;
; -8.653 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg7 ; LCD_Display:LCD_module|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.732     ; 7.953      ;
; -8.653 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg8 ; LCD_Display:LCD_module|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.732     ; 7.953      ;
; -8.653 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg9 ; LCD_Display:LCD_module|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.732     ; 7.953      ;
; -8.653 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg0 ; LCD_Display:LCD_module|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.732     ; 7.953      ;
; -8.653 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg1 ; LCD_Display:LCD_module|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.732     ; 7.953      ;
; -8.653 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg2 ; LCD_Display:LCD_module|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.732     ; 7.953      ;
; -8.653 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg3 ; LCD_Display:LCD_module|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.732     ; 7.953      ;
; -8.653 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg4 ; LCD_Display:LCD_module|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.732     ; 7.953      ;
; -8.653 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg5 ; LCD_Display:LCD_module|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.732     ; 7.953      ;
; -8.653 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg6 ; LCD_Display:LCD_module|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.732     ; 7.953      ;
; -8.653 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg7 ; LCD_Display:LCD_module|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.732     ; 7.953      ;
; -8.653 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg8 ; LCD_Display:LCD_module|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.732     ; 7.953      ;
; -8.653 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg9 ; LCD_Display:LCD_module|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.732     ; 7.953      ;
; -8.608 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_we_reg       ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.732     ; 7.908      ;
; -8.608 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg0 ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.732     ; 7.908      ;
; -8.608 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg1 ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.732     ; 7.908      ;
; -8.608 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg2 ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.732     ; 7.908      ;
; -8.608 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg3 ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.732     ; 7.908      ;
; -8.608 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg4 ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.732     ; 7.908      ;
; -8.608 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg5 ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.732     ; 7.908      ;
; -8.608 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg6 ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.732     ; 7.908      ;
; -8.608 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg7 ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.732     ; 7.908      ;
; -8.608 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg8 ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.732     ; 7.908      ;
; -8.608 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg9 ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.732     ; 7.908      ;
; -8.593 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a4~porta_we_reg       ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.737     ; 7.888      ;
; -8.593 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a4~porta_address_reg0 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.737     ; 7.888      ;
; -8.593 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a4~porta_address_reg1 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.737     ; 7.888      ;
; -8.593 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a4~porta_address_reg2 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.737     ; 7.888      ;
; -8.593 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a4~porta_address_reg3 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.737     ; 7.888      ;
; -8.593 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a4~porta_address_reg4 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.737     ; 7.888      ;
; -8.593 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a4~porta_address_reg5 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.737     ; 7.888      ;
; -8.593 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a4~porta_address_reg6 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.737     ; 7.888      ;
; -8.593 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a4~porta_address_reg7 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.737     ; 7.888      ;
; -8.593 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a4~porta_address_reg8 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.737     ; 7.888      ;
; -8.593 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a4~porta_address_reg9 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.737     ; 7.888      ;
; -8.562 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a4~porta_we_reg       ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.737     ; 7.857      ;
; -8.562 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a4~porta_address_reg0 ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.737     ; 7.857      ;
; -8.562 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a4~porta_address_reg1 ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.737     ; 7.857      ;
; -8.562 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a4~porta_address_reg2 ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.737     ; 7.857      ;
; -8.562 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a4~porta_address_reg3 ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.737     ; 7.857      ;
; -8.562 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a4~porta_address_reg4 ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.737     ; 7.857      ;
; -8.562 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a4~porta_address_reg5 ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.737     ; 7.857      ;
; -8.562 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a4~porta_address_reg6 ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.737     ; 7.857      ;
; -8.562 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a4~porta_address_reg7 ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.737     ; 7.857      ;
; -8.562 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a4~porta_address_reg8 ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.737     ; 7.857      ;
; -8.562 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a4~porta_address_reg9 ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.737     ; 7.857      ;
; -8.534 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_we_reg       ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.732     ; 7.834      ;
; -8.534 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_we_reg       ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.732     ; 7.834      ;
; -8.534 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg0 ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.732     ; 7.834      ;
; -8.534 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg1 ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.732     ; 7.834      ;
; -8.534 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg2 ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.732     ; 7.834      ;
; -8.534 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg3 ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.732     ; 7.834      ;
; -8.534 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg4 ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.732     ; 7.834      ;
; -8.534 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg5 ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.732     ; 7.834      ;
; -8.534 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg6 ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.732     ; 7.834      ;
; -8.534 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg7 ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.732     ; 7.834      ;
; -8.534 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg8 ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.732     ; 7.834      ;
; -8.534 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg9 ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.732     ; 7.834      ;
; -8.534 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg0 ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.732     ; 7.834      ;
; -8.534 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg1 ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.732     ; 7.834      ;
; -8.534 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg2 ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.732     ; 7.834      ;
; -8.534 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg3 ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.732     ; 7.834      ;
; -8.534 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg4 ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.732     ; 7.834      ;
; -8.534 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg5 ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.732     ; 7.834      ;
; -8.534 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg6 ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.732     ; 7.834      ;
; -8.534 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg7 ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.732     ; 7.834      ;
; -8.534 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg8 ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.732     ; 7.834      ;
; -8.534 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg9 ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.732     ; 7.834      ;
; -8.527 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a12~porta_we_reg      ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.743     ; 7.816      ;
+--------+----------------------------------------------------------------------------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'KEY[1]'                                                                                                                                                                                               ;
+--------+-----------------------------------------------------------------------------------------------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                       ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; -5.968 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_we_reg        ; pipereg:EX_MEM|out2[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.048     ; 6.452      ;
; -5.968 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg0  ; pipereg:EX_MEM|out2[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.048     ; 6.452      ;
; -5.968 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg1  ; pipereg:EX_MEM|out2[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.048     ; 6.452      ;
; -5.968 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg2  ; pipereg:EX_MEM|out2[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.048     ; 6.452      ;
; -5.968 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg3  ; pipereg:EX_MEM|out2[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.048     ; 6.452      ;
; -5.968 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg4  ; pipereg:EX_MEM|out2[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.048     ; 6.452      ;
; -5.968 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg5  ; pipereg:EX_MEM|out2[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.048     ; 6.452      ;
; -5.968 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg6  ; pipereg:EX_MEM|out2[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.048     ; 6.452      ;
; -5.968 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg7  ; pipereg:EX_MEM|out2[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.048     ; 6.452      ;
; -5.968 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg8  ; pipereg:EX_MEM|out2[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.048     ; 6.452      ;
; -5.968 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg9  ; pipereg:EX_MEM|out2[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.048     ; 6.452      ;
; -5.960 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_we_reg        ; pipereg:EX_MEM|out2[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.068     ; 6.424      ;
; -5.960 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg0  ; pipereg:EX_MEM|out2[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.068     ; 6.424      ;
; -5.960 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg1  ; pipereg:EX_MEM|out2[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.068     ; 6.424      ;
; -5.960 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg2  ; pipereg:EX_MEM|out2[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.068     ; 6.424      ;
; -5.960 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg3  ; pipereg:EX_MEM|out2[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.068     ; 6.424      ;
; -5.960 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg4  ; pipereg:EX_MEM|out2[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.068     ; 6.424      ;
; -5.960 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg5  ; pipereg:EX_MEM|out2[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.068     ; 6.424      ;
; -5.960 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg6  ; pipereg:EX_MEM|out2[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.068     ; 6.424      ;
; -5.960 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg7  ; pipereg:EX_MEM|out2[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.068     ; 6.424      ;
; -5.960 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg8  ; pipereg:EX_MEM|out2[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.068     ; 6.424      ;
; -5.960 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg9  ; pipereg:EX_MEM|out2[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.068     ; 6.424      ;
; -5.877 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_we_reg        ; pipereg:EX_MEM|out2[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.049     ; 6.360      ;
; -5.877 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg0  ; pipereg:EX_MEM|out2[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.049     ; 6.360      ;
; -5.877 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg1  ; pipereg:EX_MEM|out2[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.049     ; 6.360      ;
; -5.877 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg2  ; pipereg:EX_MEM|out2[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.049     ; 6.360      ;
; -5.877 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg3  ; pipereg:EX_MEM|out2[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.049     ; 6.360      ;
; -5.877 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg4  ; pipereg:EX_MEM|out2[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.049     ; 6.360      ;
; -5.877 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg5  ; pipereg:EX_MEM|out2[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.049     ; 6.360      ;
; -5.877 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg6  ; pipereg:EX_MEM|out2[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.049     ; 6.360      ;
; -5.877 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg7  ; pipereg:EX_MEM|out2[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.049     ; 6.360      ;
; -5.877 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg8  ; pipereg:EX_MEM|out2[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.049     ; 6.360      ;
; -5.877 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg9  ; pipereg:EX_MEM|out2[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.049     ; 6.360      ;
; -5.826 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a4~porta_we_reg        ; pipereg:EX_MEM|out2[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.053     ; 6.305      ;
; -5.826 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a4~porta_address_reg0  ; pipereg:EX_MEM|out2[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.053     ; 6.305      ;
; -5.826 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a4~porta_address_reg1  ; pipereg:EX_MEM|out2[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.053     ; 6.305      ;
; -5.826 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a4~porta_address_reg2  ; pipereg:EX_MEM|out2[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.053     ; 6.305      ;
; -5.826 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a4~porta_address_reg3  ; pipereg:EX_MEM|out2[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.053     ; 6.305      ;
; -5.826 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a4~porta_address_reg4  ; pipereg:EX_MEM|out2[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.053     ; 6.305      ;
; -5.826 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a4~porta_address_reg5  ; pipereg:EX_MEM|out2[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.053     ; 6.305      ;
; -5.826 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a4~porta_address_reg6  ; pipereg:EX_MEM|out2[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.053     ; 6.305      ;
; -5.826 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a4~porta_address_reg7  ; pipereg:EX_MEM|out2[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.053     ; 6.305      ;
; -5.826 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a4~porta_address_reg8  ; pipereg:EX_MEM|out2[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.053     ; 6.305      ;
; -5.826 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a4~porta_address_reg9  ; pipereg:EX_MEM|out2[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.053     ; 6.305      ;
; -5.818 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a4~porta_we_reg        ; pipereg:EX_MEM|out2[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.073     ; 6.277      ;
; -5.818 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a4~porta_address_reg0  ; pipereg:EX_MEM|out2[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.073     ; 6.277      ;
; -5.818 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a4~porta_address_reg1  ; pipereg:EX_MEM|out2[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.073     ; 6.277      ;
; -5.818 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a4~porta_address_reg2  ; pipereg:EX_MEM|out2[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.073     ; 6.277      ;
; -5.818 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a4~porta_address_reg3  ; pipereg:EX_MEM|out2[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.073     ; 6.277      ;
; -5.818 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a4~porta_address_reg4  ; pipereg:EX_MEM|out2[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.073     ; 6.277      ;
; -5.818 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a4~porta_address_reg5  ; pipereg:EX_MEM|out2[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.073     ; 6.277      ;
; -5.818 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a4~porta_address_reg6  ; pipereg:EX_MEM|out2[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.073     ; 6.277      ;
; -5.818 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a4~porta_address_reg7  ; pipereg:EX_MEM|out2[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.073     ; 6.277      ;
; -5.818 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a4~porta_address_reg8  ; pipereg:EX_MEM|out2[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.073     ; 6.277      ;
; -5.818 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a4~porta_address_reg9  ; pipereg:EX_MEM|out2[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.073     ; 6.277      ;
; -5.751 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a16~porta_we_reg       ; pipereg:EX_MEM|out2[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.063     ; 6.220      ;
; -5.751 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a16~porta_address_reg0 ; pipereg:EX_MEM|out2[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.063     ; 6.220      ;
; -5.751 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a16~porta_address_reg1 ; pipereg:EX_MEM|out2[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.063     ; 6.220      ;
; -5.751 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a16~porta_address_reg2 ; pipereg:EX_MEM|out2[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.063     ; 6.220      ;
; -5.751 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a16~porta_address_reg3 ; pipereg:EX_MEM|out2[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.063     ; 6.220      ;
; -5.751 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a16~porta_address_reg4 ; pipereg:EX_MEM|out2[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.063     ; 6.220      ;
; -5.751 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a16~porta_address_reg5 ; pipereg:EX_MEM|out2[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.063     ; 6.220      ;
; -5.751 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a16~porta_address_reg6 ; pipereg:EX_MEM|out2[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.063     ; 6.220      ;
; -5.751 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a16~porta_address_reg7 ; pipereg:EX_MEM|out2[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.063     ; 6.220      ;
; -5.751 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a16~porta_address_reg8 ; pipereg:EX_MEM|out2[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.063     ; 6.220      ;
; -5.751 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a16~porta_address_reg9 ; pipereg:EX_MEM|out2[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.063     ; 6.220      ;
; -5.747 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a12~porta_we_reg       ; pipereg:EX_MEM|out2[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.060     ; 6.219      ;
; -5.747 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a12~porta_address_reg0 ; pipereg:EX_MEM|out2[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.060     ; 6.219      ;
; -5.747 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a12~porta_address_reg1 ; pipereg:EX_MEM|out2[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.060     ; 6.219      ;
; -5.747 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a12~porta_address_reg2 ; pipereg:EX_MEM|out2[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.060     ; 6.219      ;
; -5.747 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a12~porta_address_reg3 ; pipereg:EX_MEM|out2[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.060     ; 6.219      ;
; -5.747 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a12~porta_address_reg4 ; pipereg:EX_MEM|out2[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.060     ; 6.219      ;
; -5.747 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a12~porta_address_reg5 ; pipereg:EX_MEM|out2[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.060     ; 6.219      ;
; -5.747 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a12~porta_address_reg6 ; pipereg:EX_MEM|out2[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.060     ; 6.219      ;
; -5.747 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a12~porta_address_reg7 ; pipereg:EX_MEM|out2[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.060     ; 6.219      ;
; -5.747 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a12~porta_address_reg8 ; pipereg:EX_MEM|out2[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.060     ; 6.219      ;
; -5.747 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a12~porta_address_reg9 ; pipereg:EX_MEM|out2[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.060     ; 6.219      ;
; -5.743 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a16~porta_we_reg       ; pipereg:EX_MEM|out2[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.083     ; 6.192      ;
; -5.743 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a16~porta_address_reg0 ; pipereg:EX_MEM|out2[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.083     ; 6.192      ;
; -5.743 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a16~porta_address_reg1 ; pipereg:EX_MEM|out2[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.083     ; 6.192      ;
; -5.743 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a16~porta_address_reg2 ; pipereg:EX_MEM|out2[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.083     ; 6.192      ;
; -5.743 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a16~porta_address_reg3 ; pipereg:EX_MEM|out2[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.083     ; 6.192      ;
; -5.743 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a16~porta_address_reg4 ; pipereg:EX_MEM|out2[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.083     ; 6.192      ;
; -5.743 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a16~porta_address_reg5 ; pipereg:EX_MEM|out2[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.083     ; 6.192      ;
; -5.743 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a16~porta_address_reg6 ; pipereg:EX_MEM|out2[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.083     ; 6.192      ;
; -5.743 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a16~porta_address_reg7 ; pipereg:EX_MEM|out2[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.083     ; 6.192      ;
; -5.743 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a16~porta_address_reg8 ; pipereg:EX_MEM|out2[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.083     ; 6.192      ;
; -5.743 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a16~porta_address_reg9 ; pipereg:EX_MEM|out2[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.083     ; 6.192      ;
; -5.735 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a4~porta_we_reg        ; pipereg:EX_MEM|out2[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.054     ; 6.213      ;
; -5.735 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a4~porta_address_reg0  ; pipereg:EX_MEM|out2[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.054     ; 6.213      ;
; -5.735 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a4~porta_address_reg1  ; pipereg:EX_MEM|out2[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.054     ; 6.213      ;
; -5.735 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a4~porta_address_reg2  ; pipereg:EX_MEM|out2[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.054     ; 6.213      ;
; -5.735 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a4~porta_address_reg3  ; pipereg:EX_MEM|out2[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.054     ; 6.213      ;
; -5.735 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a4~porta_address_reg4  ; pipereg:EX_MEM|out2[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.054     ; 6.213      ;
; -5.735 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a4~porta_address_reg5  ; pipereg:EX_MEM|out2[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.054     ; 6.213      ;
; -5.735 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a4~porta_address_reg6  ; pipereg:EX_MEM|out2[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.054     ; 6.213      ;
; -5.735 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a4~porta_address_reg7  ; pipereg:EX_MEM|out2[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.054     ; 6.213      ;
; -5.735 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a4~porta_address_reg8  ; pipereg:EX_MEM|out2[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.054     ; 6.213      ;
; -5.735 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a4~porta_address_reg9  ; pipereg:EX_MEM|out2[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.054     ; 6.213      ;
; -5.715 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a8~porta_we_reg        ; pipereg:EX_MEM|out2[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.042     ; 6.205      ;
+--------+-----------------------------------------------------------------------------------------------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'pipereg:IF_ID|out1[0]'                                                                                                                    ;
+--------+-------------------------------------+-------------------------------+--------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                       ; Launch Clock ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+-------------------------------+--------------+-----------------------+--------------+------------+------------+
; -2.815 ; RegModule:reg_file|register[31][3]  ; RegModule:reg_file|rt_out[3]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.624     ; 2.295      ;
; -2.784 ; RegModule:reg_file|register[10][6]  ; RegModule:reg_file|rt_out[6]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.601     ; 2.275      ;
; -2.783 ; RegModule:reg_file|register[25][31] ; RegModule:reg_file|rt_out[31] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.627     ; 2.262      ;
; -2.780 ; RegModule:reg_file|register[21][31] ; RegModule:reg_file|rt_out[31] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.616     ; 2.270      ;
; -2.775 ; RegModule:reg_file|register[25][0]  ; RegModule:reg_file|rt_out[0]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.635     ; 2.237      ;
; -2.775 ; RegModule:reg_file|register[9][3]   ; RegModule:reg_file|rt_out[3]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.628     ; 2.251      ;
; -2.764 ; pipereg:IF_ID|out1[19]              ; RegModule:reg_file|rt_out[31] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 1.000        ; -0.612     ; 2.758      ;
; -2.749 ; RegModule:reg_file|register[10][4]  ; RegModule:reg_file|rt_out[4]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.605     ; 2.247      ;
; -2.747 ; RegModule:reg_file|register[22][3]  ; RegModule:reg_file|rt_out[3]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.604     ; 2.247      ;
; -2.745 ; RegModule:reg_file|register[26][3]  ; RegModule:reg_file|rt_out[3]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.609     ; 2.240      ;
; -2.744 ; RegModule:reg_file|register[23][11] ; RegModule:reg_file|rt_out[11] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.620     ; 2.216      ;
; -2.743 ; RegModule:reg_file|register[31][11] ; RegModule:reg_file|rt_out[11] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.624     ; 2.211      ;
; -2.739 ; RegModule:reg_file|register[25][4]  ; RegModule:reg_file|rt_out[4]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.609     ; 2.233      ;
; -2.713 ; pipereg:IF_ID|out1[19]              ; RegModule:reg_file|rt_out[0]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 1.000        ; -0.631     ; 2.679      ;
; -2.708 ; RegModule:reg_file|register[21][1]  ; RegModule:reg_file|rt_out[1]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.618     ; 2.192      ;
; -2.708 ; RegModule:reg_file|register[10][10] ; RegModule:reg_file|rt_out[10] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.618     ; 2.193      ;
; -2.707 ; RegModule:reg_file|register[25][16] ; RegModule:reg_file|rt_out[16] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.613     ; 2.186      ;
; -2.707 ; RegModule:reg_file|register[21][0]  ; RegModule:reg_file|rt_out[0]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.640     ; 2.164      ;
; -2.707 ; RegModule:reg_file|register[3][3]   ; RegModule:reg_file|rt_out[3]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.616     ; 2.195      ;
; -2.705 ; RegModule:reg_file|register[22][4]  ; RegModule:reg_file|rt_out[4]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.608     ; 2.200      ;
; -2.699 ; RegModule:reg_file|register[20][0]  ; RegModule:reg_file|rt_out[0]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.639     ; 2.157      ;
; -2.697 ; RegModule:reg_file|register[5][10]  ; RegModule:reg_file|rt_out[10] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.609     ; 2.191      ;
; -2.695 ; RegModule:reg_file|register[24][3]  ; RegModule:reg_file|rt_out[3]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.627     ; 2.172      ;
; -2.686 ; pipereg:IF_ID|out1[18]              ; RegModule:reg_file|rt_out[31] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 1.000        ; -0.612     ; 2.680      ;
; -2.678 ; RegModule:reg_file|register[22][7]  ; RegModule:reg_file|rt_out[7]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.636     ; 2.144      ;
; -2.675 ; pipereg:IF_ID|out1[18]              ; RegModule:reg_file|rt_out[11] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 1.000        ; -0.610     ; 2.657      ;
; -2.670 ; RegModule:reg_file|register[17][31] ; RegModule:reg_file|rt_out[31] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.617     ; 2.159      ;
; -2.668 ; RegModule:reg_file|register[8][6]   ; RegModule:reg_file|rt_out[6]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.594     ; 2.166      ;
; -2.668 ; pipereg:IF_ID|out1[18]              ; RegModule:reg_file|rt_out[0]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 1.000        ; -0.631     ; 2.634      ;
; -2.666 ; RegModule:reg_file|register[20][4]  ; RegModule:reg_file|rt_out[4]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.605     ; 2.164      ;
; -2.665 ; RegModule:reg_file|register[14][4]  ; RegModule:reg_file|rt_out[4]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.618     ; 2.150      ;
; -2.658 ; RegModule:reg_file|register[13][4]  ; RegModule:reg_file|rt_out[4]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.602     ; 2.159      ;
; -2.657 ; RegModule:reg_file|register[2][18]  ; RegModule:reg_file|rt_out[18] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.600     ; 2.165      ;
; -2.654 ; RegModule:reg_file|register[19][0]  ; RegModule:reg_file|rt_out[0]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.639     ; 2.112      ;
; -2.654 ; RegModule:reg_file|register[21][11] ; RegModule:reg_file|rt_out[11] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.598     ; 2.148      ;
; -2.650 ; RegModule:reg_file|register[24][5]  ; RegModule:reg_file|rt_out[5]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.604     ; 2.151      ;
; -2.649 ; RegModule:reg_file|register[31][9]  ; RegModule:reg_file|rt_out[9]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.599     ; 2.152      ;
; -2.646 ; RegModule:reg_file|register[11][6]  ; RegModule:reg_file|rt_out[6]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.600     ; 2.138      ;
; -2.645 ; RegModule:reg_file|register[14][9]  ; RegModule:reg_file|rt_out[9]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.598     ; 2.149      ;
; -2.643 ; RegModule:reg_file|register[5][31]  ; RegModule:reg_file|rt_out[31] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.606     ; 2.143      ;
; -2.639 ; RegModule:reg_file|register[25][10] ; RegModule:reg_file|rt_out[10] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.614     ; 2.128      ;
; -2.637 ; RegModule:reg_file|register[5][4]   ; RegModule:reg_file|rt_out[4]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.595     ; 2.145      ;
; -2.637 ; RegModule:reg_file|register[22][0]  ; RegModule:reg_file|rt_out[0]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.641     ; 2.093      ;
; -2.637 ; RegModule:reg_file|register[29][10] ; RegModule:reg_file|rt_out[10] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.622     ; 2.118      ;
; -2.632 ; RegModule:reg_file|register[22][6]  ; RegModule:reg_file|rt_out[6]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.585     ; 2.139      ;
; -2.629 ; pipereg:IF_ID|out1[19]              ; RegModule:reg_file|rt_out[3]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 1.000        ; -0.621     ; 2.612      ;
; -2.627 ; RegModule:reg_file|register[14][31] ; RegModule:reg_file|rt_out[31] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.620     ; 2.113      ;
; -2.626 ; RegModule:reg_file|register[27][0]  ; RegModule:reg_file|rt_out[0]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.637     ; 2.086      ;
; -2.624 ; RegModule:reg_file|register[16][10] ; RegModule:reg_file|rt_out[10] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.596     ; 2.131      ;
; -2.623 ; RegModule:reg_file|register[11][10] ; RegModule:reg_file|rt_out[10] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.616     ; 2.110      ;
; -2.622 ; RegModule:reg_file|register[27][22] ; RegModule:reg_file|rt_out[22] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.612     ; 2.119      ;
; -2.620 ; pipereg:IF_ID|out1[16]              ; RegModule:reg_file|rt_out[6]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 1.000        ; -0.610     ; 2.602      ;
; -2.618 ; RegModule:reg_file|register[6][1]   ; RegModule:reg_file|rt_out[1]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.613     ; 2.107      ;
; -2.617 ; RegModule:reg_file|register[6][5]   ; RegModule:reg_file|rt_out[5]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.605     ; 2.117      ;
; -2.613 ; pipereg:IF_ID|out1[19]              ; RegModule:reg_file|rt_out[16] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 1.000        ; -0.609     ; 2.596      ;
; -2.612 ; RegModule:reg_file|register[15][8]  ; RegModule:reg_file|rt_out[8]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.603     ; 2.115      ;
; -2.610 ; RegModule:reg_file|register[16][4]  ; RegModule:reg_file|rt_out[4]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.610     ; 2.103      ;
; -2.607 ; RegModule:reg_file|register[31][10] ; RegModule:reg_file|rt_out[10] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.621     ; 2.089      ;
; -2.604 ; RegModule:reg_file|register[1][25]  ; RegModule:reg_file|rt_out[25] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.588     ; 2.116      ;
; -2.603 ; pipereg:IF_ID|out1[19]              ; RegModule:reg_file|rt_out[4]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 1.000        ; -0.598     ; 2.608      ;
; -2.602 ; RegModule:reg_file|register[17][11] ; RegModule:reg_file|rt_out[11] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.598     ; 2.096      ;
; -2.599 ; RegModule:reg_file|register[16][5]  ; RegModule:reg_file|rt_out[5]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.604     ; 2.100      ;
; -2.594 ; RegModule:reg_file|register[24][7]  ; RegModule:reg_file|rt_out[7]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.631     ; 2.065      ;
; -2.592 ; RegModule:reg_file|register[9][9]   ; RegModule:reg_file|rt_out[9]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.585     ; 2.109      ;
; -2.592 ; RegModule:reg_file|register[6][31]  ; RegModule:reg_file|rt_out[31] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.614     ; 2.084      ;
; -2.590 ; RegModule:reg_file|register[24][4]  ; RegModule:reg_file|rt_out[4]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.615     ; 2.078      ;
; -2.589 ; RegModule:reg_file|register[19][11] ; RegModule:reg_file|rt_out[11] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.620     ; 2.061      ;
; -2.585 ; RegModule:reg_file|register[22][10] ; RegModule:reg_file|rt_out[10] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.611     ; 2.077      ;
; -2.581 ; RegModule:reg_file|register[5][1]   ; RegModule:reg_file|rt_out[1]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.608     ; 2.075      ;
; -2.579 ; RegModule:reg_file|register[1][9]   ; RegModule:reg_file|rt_out[9]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.589     ; 2.092      ;
; -2.579 ; RegModule:reg_file|register[20][10] ; RegModule:reg_file|rt_out[10] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.594     ; 2.088      ;
; -2.578 ; RegModule:reg_file|register[26][2]  ; RegModule:reg_file|rt_out[2]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.618     ; 2.062      ;
; -2.578 ; RegModule:reg_file|register[28][6]  ; RegModule:reg_file|rt_out[6]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.610     ; 2.060      ;
; -2.578 ; RegModule:reg_file|register[22][8]  ; RegModule:reg_file|rt_out[8]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.600     ; 2.084      ;
; -2.577 ; RegModule:reg_file|register[16][3]  ; RegModule:reg_file|rt_out[3]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.627     ; 2.054      ;
; -2.576 ; RegModule:reg_file|register[2][28]  ; RegModule:reg_file|rt_out[28] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.590     ; 2.086      ;
; -2.576 ; pipereg:IF_ID|out1[19]              ; RegModule:reg_file|rt_out[7]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 1.000        ; -0.625     ; 2.553      ;
; -2.575 ; RegModule:reg_file|register[23][3]  ; RegModule:reg_file|rt_out[3]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.629     ; 2.050      ;
; -2.575 ; RegModule:reg_file|register[8][2]   ; RegModule:reg_file|rt_out[2]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.614     ; 2.063      ;
; -2.570 ; RegModule:reg_file|register[31][0]  ; RegModule:reg_file|rt_out[0]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.645     ; 2.022      ;
; -2.570 ; pipereg:IF_ID|out1[17]              ; RegModule:reg_file|rt_out[6]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 1.000        ; -0.604     ; 2.558      ;
; -2.568 ; RegModule:reg_file|register[16][7]  ; RegModule:reg_file|rt_out[7]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.631     ; 2.039      ;
; -2.566 ; RegModule:reg_file|register[10][18] ; RegModule:reg_file|rt_out[18] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.603     ; 2.071      ;
; -2.564 ; RegModule:reg_file|register[26][7]  ; RegModule:reg_file|rt_out[7]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.636     ; 2.030      ;
; -2.562 ; RegModule:reg_file|register[22][2]  ; RegModule:reg_file|rt_out[2]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.618     ; 2.046      ;
; -2.561 ; pipereg:IF_ID|out1[19]              ; RegModule:reg_file|rt_out[11] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 1.000        ; -0.610     ; 2.543      ;
; -2.560 ; pipereg:IF_ID|out1[19]              ; RegModule:reg_file|rt_out[9]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 1.000        ; -0.589     ; 2.573      ;
; -2.559 ; pipereg:IF_ID|out1[19]              ; RegModule:reg_file|rt_out[5]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 1.000        ; -0.598     ; 2.566      ;
; -2.557 ; RegModule:reg_file|register[10][11] ; RegModule:reg_file|rt_out[11] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.608     ; 2.041      ;
; -2.557 ; RegModule:reg_file|register[9][11]  ; RegModule:reg_file|rt_out[11] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.598     ; 2.051      ;
; -2.557 ; pipereg:IF_ID|out1[16]              ; RegModule:reg_file|rt_out[18] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 1.000        ; -0.604     ; 2.561      ;
; -2.556 ; RegModule:reg_file|register[26][4]  ; RegModule:reg_file|rt_out[4]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.609     ; 2.050      ;
; -2.555 ; RegModule:reg_file|register[27][10] ; RegModule:reg_file|rt_out[10] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.616     ; 2.042      ;
; -2.555 ; RegModule:reg_file|register[26][8]  ; RegModule:reg_file|rt_out[8]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.600     ; 2.061      ;
; -2.555 ; RegModule:reg_file|register[1][11]  ; RegModule:reg_file|rt_out[11] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.610     ; 2.037      ;
; -2.553 ; RegModule:reg_file|register[23][9]  ; RegModule:reg_file|rt_out[9]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.584     ; 2.071      ;
; -2.552 ; RegModule:reg_file|register[4][10]  ; RegModule:reg_file|rt_out[10] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.609     ; 2.046      ;
; -2.551 ; RegModule:reg_file|register[24][10] ; RegModule:reg_file|rt_out[10] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.597     ; 2.057      ;
; -2.551 ; pipereg:IF_ID|out1[17]              ; RegModule:reg_file|rt_out[28] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 1.000        ; -0.594     ; 2.557      ;
; -2.550 ; RegModule:reg_file|register[0][6]   ; RegModule:reg_file|rt_out[6]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.500        ; -0.602     ; 2.040      ;
+--------+-------------------------------------+-------------------------------+--------------+-----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_div:clockdiv|clock_10Khz_reg'                                                                                                                                     ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; 0.432 ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|clock_1Khz_int ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.600      ;
; 0.512 ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|clock_1Khz_int ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.520      ;
; 0.513 ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.519      ;
; 0.519 ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.513      ;
; 0.630 ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.402      ;
; 0.630 ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.402      ;
; 0.631 ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|clock_1Khz_int ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.401      ;
; 0.637 ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.395      ;
; 0.665 ; clk_div:clockdiv|clock_1Khz_int ; clk_div:clockdiv|clock_1Khz_int ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_div:clockdiv|clock_1Mhz_reg'                                                                                                                                        ;
+-------+-----------------------------------+-----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.432 ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|clock_100Khz_int ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.600      ;
; 0.514 ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.518      ;
; 0.514 ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|clock_100Khz_int ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.518      ;
; 0.516 ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.516      ;
; 0.630 ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.402      ;
; 0.630 ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.402      ;
; 0.635 ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|clock_100Khz_int ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.397      ;
; 0.635 ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.397      ;
; 0.665 ; clk_div:clockdiv|clock_100Khz_int ; clk_div:clockdiv|clock_100Khz_int ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.367      ;
+-------+-----------------------------------+-----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_div:clockdiv|clock_100Khz_reg'                                                                                                                                        ;
+-------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; 0.505 ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.527      ;
; 0.505 ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|clock_10Khz_int ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.527      ;
; 0.518 ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.514      ;
; 0.520 ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|clock_10Khz_int ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.512      ;
; 0.633 ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.399      ;
; 0.633 ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.399      ;
; 0.635 ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.397      ;
; 0.635 ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|clock_10Khz_int ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.397      ;
; 0.665 ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:clockdiv|clock_10Khz_int ; clk_div:clockdiv|clock_10Khz_int ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
+-------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_div:clockdiv|clock_100hz_reg'                                                                                                                                     ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; 0.505 ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|clock_10Hz_int ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 0.527      ;
; 0.513 ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 0.519      ;
; 0.517 ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 0.515      ;
; 0.519 ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|clock_10Hz_int ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 0.513      ;
; 0.633 ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|clock_10Hz_int ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 0.399      ;
; 0.633 ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 0.399      ;
; 0.635 ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 0.397      ;
; 0.635 ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 0.397      ;
; 0.665 ; clk_div:clockdiv|clock_10Hz_int ; clk_div:clockdiv|clock_10Hz_int ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 0.367      ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_div:clockdiv|clock_1Khz_reg'                                                                                                                                      ;
+-------+----------------------------------+----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.505 ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.527      ;
; 0.506 ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|clock_100hz_int ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.526      ;
; 0.507 ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.525      ;
; 0.518 ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.514      ;
; 0.519 ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|clock_100hz_int ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.513      ;
; 0.634 ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.398      ;
; 0.635 ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|clock_100hz_int ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.397      ;
; 0.636 ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.396      ;
; 0.665 ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:clockdiv|clock_100hz_int ; clk_div:clockdiv|clock_100hz_int ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
+-------+----------------------------------+----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'SW[15]'                                                                                                        ;
+-------+-----------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.897 ; SW[15]    ; addtoled:variableadd_selector|addout[3] ; SW[15]       ; SW[15]      ; 0.500        ; 3.214      ; 2.458      ;
; 0.937 ; SW[15]    ; addtoled:variableadd_selector|addout[5] ; SW[15]       ; SW[15]      ; 0.500        ; 3.255      ; 2.418      ;
; 0.953 ; SW[15]    ; addtoled:variableadd_selector|addout[1] ; SW[15]       ; SW[15]      ; 0.500        ; 3.214      ; 2.421      ;
; 0.953 ; SW[15]    ; addtoled:variableadd_selector|addout[4] ; SW[15]       ; SW[15]      ; 0.500        ; 3.215      ; 2.403      ;
; 0.988 ; SW[15]    ; addtoled:variableadd_selector|addout[0] ; SW[15]       ; SW[15]      ; 0.500        ; 3.199      ; 2.440      ;
; 0.999 ; SW[15]    ; addtoled:variableadd_selector|addout[6] ; SW[15]       ; SW[15]      ; 0.500        ; 3.214      ; 2.375      ;
; 1.013 ; SW[15]    ; addtoled:variableadd_selector|addout[2] ; SW[15]       ; SW[15]      ; 0.500        ; 3.215      ; 2.429      ;
; 1.397 ; SW[15]    ; addtoled:variableadd_selector|addout[3] ; SW[15]       ; SW[15]      ; 1.000        ; 3.214      ; 2.458      ;
; 1.437 ; SW[15]    ; addtoled:variableadd_selector|addout[5] ; SW[15]       ; SW[15]      ; 1.000        ; 3.255      ; 2.418      ;
; 1.453 ; SW[15]    ; addtoled:variableadd_selector|addout[1] ; SW[15]       ; SW[15]      ; 1.000        ; 3.214      ; 2.421      ;
; 1.453 ; SW[15]    ; addtoled:variableadd_selector|addout[4] ; SW[15]       ; SW[15]      ; 1.000        ; 3.215      ; 2.403      ;
; 1.488 ; SW[15]    ; addtoled:variableadd_selector|addout[0] ; SW[15]       ; SW[15]      ; 1.000        ; 3.199      ; 2.440      ;
; 1.499 ; SW[15]    ; addtoled:variableadd_selector|addout[6] ; SW[15]       ; SW[15]      ; 1.000        ; 3.214      ; 2.375      ;
; 1.513 ; SW[15]    ; addtoled:variableadd_selector|addout[2] ; SW[15]       ; SW[15]      ; 1.000        ; 3.215      ; 2.429      ;
+-------+-----------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'KEY[1]'                                                                                                                                        ;
+--------+------------------------+------------------------------------------------+------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                                        ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+------------------------------------------------+------------------------+-------------+--------------+------------+------------+
; -3.019 ; pipereg:IF_ID|out1[0]  ; extender:sign_extender|out[0]                  ; pipereg:IF_ID|out1[0]  ; KEY[1]      ; 0.000        ; 3.332      ; 0.606      ;
; -2.940 ; pipereg:IF_ID|out1[0]  ; pc_reg:inst8|pc_out[2]                         ; pipereg:IF_ID|out1[0]  ; KEY[1]      ; 0.000        ; 3.338      ; 0.691      ;
; -2.630 ; pipereg:IF_ID|out1[26] ; pc_reg:inst8|pc_out[2]                         ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 3.338      ; 1.001      ;
; -2.629 ; pipereg:IF_ID|out1[26] ; ex_control_pipe:ex_control_pipe|ALUOp_o[0]     ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 3.332      ; 0.996      ;
; -2.600 ; pipereg:IF_ID|out1[26] ; pc_reg:inst8|pc_out[3]                         ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 3.337      ; 1.030      ;
; -2.599 ; pipereg:IF_ID|out1[26] ; pc_reg:inst8|pc_out[5]                         ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 3.337      ; 1.031      ;
; -2.597 ; pipereg:IF_ID|out1[26] ; pc_reg:inst8|pc_out[26]                        ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 3.337      ; 1.033      ;
; -2.556 ; pipereg:IF_ID|out1[26] ; ex_control_pipe:ex_control_pipe|ALUSrc_o       ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 3.332      ; 1.069      ;
; -2.554 ; pipereg:IF_ID|out1[26] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1]     ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 3.332      ; 1.071      ;
; -2.529 ; pipereg:IF_ID|out1[26] ; pipereg:ID_EX|out1[19]                         ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 3.349      ; 1.113      ;
; -2.521 ; pipereg:IF_ID|out1[26] ; pipereg:ID_EX|out1[4]                          ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 3.333      ; 1.105      ;
; -2.519 ; pipereg:IF_ID|out1[0]  ; extender:sign_extender|out[0]                  ; pipereg:IF_ID|out1[0]  ; KEY[1]      ; -0.500       ; 3.332      ; 0.606      ;
; -2.519 ; pipereg:IF_ID|out1[26] ; ex_control_pipe:ex_control_pipe|ALUOp_o[3]     ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 3.332      ; 1.106      ;
; -2.488 ; pipereg:IF_ID|out1[26] ; pc_reg:inst8|pc_out[0]                         ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 3.342      ; 1.147      ;
; -2.483 ; pipereg:IF_ID|out1[26] ; pc_reg:inst8|pc_out[1]                         ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 3.342      ; 1.152      ;
; -2.464 ; pipereg:IF_ID|out1[0]  ; ex_control_pipe:ex_control_pipe|ALUOp_o[3]     ; pipereg:IF_ID|out1[0]  ; KEY[1]      ; 0.000        ; 3.332      ; 1.161      ;
; -2.440 ; pipereg:IF_ID|out1[0]  ; pc_reg:inst8|pc_out[2]                         ; pipereg:IF_ID|out1[0]  ; KEY[1]      ; -0.500       ; 3.338      ; 0.691      ;
; -2.435 ; pipereg:IF_ID|out1[26] ; pc_reg:inst8|pc_out[22]                        ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 3.342      ; 1.200      ;
; -2.396 ; pipereg:IF_ID|out1[26] ; pc_reg:inst8|pc_out[23]                        ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 3.341      ; 1.238      ;
; -2.393 ; pipereg:IF_ID|out1[26] ; pipereg:ID_EX|rdout[3]                         ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 3.333      ; 1.233      ;
; -2.392 ; pipereg:IF_ID|out1[26] ; pipereg:ID_EX|rdout[4]                         ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 3.333      ; 1.234      ;
; -2.389 ; pipereg:IF_ID|out1[26] ; pipereg:ID_EX|rdout[1]                         ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 3.333      ; 1.237      ;
; -2.386 ; pipereg:IF_ID|out1[26] ; pc_reg:inst8|pc_out[18]                        ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 3.344      ; 1.251      ;
; -2.379 ; pipereg:IF_ID|out1[26] ; wb_control_pipe:wb_control_pipe_1|RegWrite_o   ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 3.342      ; 1.256      ;
; -2.370 ; pipereg:IF_ID|out1[26] ; pipereg:ID_EX|out1[28]                         ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 3.351      ; 1.274      ;
; -2.361 ; pipereg:IF_ID|out1[26] ; ex_control_pipe:ex_control_pipe|ALUOp_o[2]     ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 3.332      ; 1.264      ;
; -2.351 ; pipereg:IF_ID|out1[26] ; pc_reg:inst8|pc_out[17]                        ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 3.336      ; 1.278      ;
; -2.351 ; pipereg:IF_ID|out1[26] ; pc_reg:inst8|pc_out[15]                        ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 3.336      ; 1.278      ;
; -2.345 ; pipereg:IF_ID|out1[26] ; pc_reg:inst8|pc_out[28]                        ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 3.346      ; 1.294      ;
; -2.345 ; pipereg:IF_ID|out1[26] ; pc_reg:inst8|pc_out[29]                        ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 3.346      ; 1.294      ;
; -2.345 ; pipereg:IF_ID|out1[26] ; pc_reg:inst8|pc_out[30]                        ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 3.346      ; 1.294      ;
; -2.345 ; pipereg:IF_ID|out1[26] ; pipereg:ID_EX|out1[22]                         ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 3.349      ; 1.297      ;
; -2.345 ; pipereg:IF_ID|out1[26] ; pc_reg:inst8|pc_out[31]                        ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 3.346      ; 1.294      ;
; -2.340 ; pipereg:IF_ID|out1[26] ; pipereg:ID_EX|out1[26]                         ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 3.325      ; 1.278      ;
; -2.337 ; pipereg:IF_ID|out1[26] ; pipereg:ID_EX|out1[21]                         ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 3.348      ; 1.304      ;
; -2.323 ; pipereg:IF_ID|out1[26] ; pipereg:ID_EX|rdout[2]                         ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 3.333      ; 1.303      ;
; -2.322 ; pipereg:IF_ID|out1[0]  ; ex_control_pipe:ex_control_pipe|ALUOp_o[0]     ; pipereg:IF_ID|out1[0]  ; KEY[1]      ; 0.000        ; 3.332      ; 1.303      ;
; -2.321 ; pipereg:IF_ID|out1[26] ; pipereg:ID_EX|rdout[0]                         ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 3.333      ; 1.305      ;
; -2.313 ; pipereg:IF_ID|out1[26] ; pc_reg:inst8|pc_out[27]                        ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 3.336      ; 1.316      ;
; -2.312 ; pipereg:IF_ID|out1[26] ; pipereg:ID_EX|out1[16]                         ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 3.354      ; 1.335      ;
; -2.306 ; pipereg:IF_ID|out1[26] ; pipereg:ID_EX|out1[13]                         ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 3.352      ; 1.339      ;
; -2.303 ; pipereg:IF_ID|out1[26] ; pc_reg:inst8|pc_out[4]                         ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 3.344      ; 1.334      ;
; -2.302 ; pipereg:IF_ID|out1[26] ; pc_reg:inst8|pc_out[12]                        ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 3.344      ; 1.335      ;
; -2.300 ; pipereg:IF_ID|out1[26] ; pc_reg:inst8|pc_out[14]                        ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 3.344      ; 1.337      ;
; -2.294 ; pipereg:IF_ID|out1[26] ; pc_reg:inst8|pc_out[25]                        ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 3.345      ; 1.344      ;
; -2.292 ; pipereg:IF_ID|out1[26] ; pc_reg:inst8|pc_out[16]                        ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 3.345      ; 1.346      ;
; -2.291 ; pipereg:IF_ID|out1[26] ; pc_reg:inst8|pc_out[7]                         ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 3.345      ; 1.347      ;
; -2.282 ; pipereg:IF_ID|out1[26] ; pipereg:ID_EX|out1[9]                          ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 3.339      ; 1.350      ;
; -2.281 ; pipereg:IF_ID|out1[0]  ; wb_control_pipe:wb_control_pipe_1|RegWrite_o   ; pipereg:IF_ID|out1[0]  ; KEY[1]      ; 0.000        ; 3.342      ; 1.354      ;
; -2.280 ; pipereg:IF_ID|out1[26] ; pc_reg:inst8|pc_out[11]                        ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 3.339      ; 1.352      ;
; -2.280 ; pipereg:IF_ID|out1[26] ; pc_reg:inst8|pc_out[9]                         ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 3.339      ; 1.352      ;
; -2.279 ; pipereg:IF_ID|out1[26] ; pipereg:ID_EX|out1[8]                          ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 3.339      ; 1.353      ;
; -2.279 ; pipereg:IF_ID|out1[26] ; pc_reg:inst8|pc_out[6]                         ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 3.336      ; 1.350      ;
; -2.275 ; pipereg:IF_ID|out1[26] ; pipereg:ID_EX|out1[27]                         ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 3.355      ; 1.373      ;
; -2.272 ; pipereg:IF_ID|out1[26] ; ex_control_pipe:ex_control_pipe|RegDst_o       ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 3.350      ; 1.371      ;
; -2.271 ; pipereg:IF_ID|out1[26] ; pc_reg:inst8|pc_out[21]                        ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 3.344      ; 1.366      ;
; -2.269 ; pipereg:IF_ID|out1[26] ; pc_reg:inst8|pc_out[13]                        ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 3.344      ; 1.368      ;
; -2.267 ; pipereg:IF_ID|out1[26] ; pc_reg:inst8|pc_out[24]                        ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 3.344      ; 1.370      ;
; -2.264 ; pipereg:IF_ID|out1[26] ; mem_control_pipe:mem_control_pipe_1|MemWrite_o ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 3.346      ; 1.375      ;
; -2.262 ; pipereg:IF_ID|out1[26] ; pc_reg:inst8|pc_out[20]                        ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 3.344      ; 1.375      ;
; -2.260 ; pipereg:IF_ID|out1[26] ; pc_reg:inst8|pc_out[19]                        ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 3.345      ; 1.378      ;
; -2.245 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][25]            ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 3.345      ; 1.393      ;
; -2.245 ; pipereg:IF_ID|out1[26] ; pc_reg:inst8|pc_out[8]                         ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 3.339      ; 1.387      ;
; -2.244 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][1]             ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 3.346      ; 1.395      ;
; -2.244 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][22]            ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 3.346      ; 1.395      ;
; -2.244 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][24]            ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 3.346      ; 1.395      ;
; -2.241 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][29]            ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 3.346      ; 1.398      ;
; -2.238 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][31]            ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 3.346      ; 1.401      ;
; -2.238 ; pipereg:IF_ID|out1[26] ; pipereg:ID_EX|out1[29]                         ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 3.349      ; 1.404      ;
; -2.237 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][28]            ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 3.346      ; 1.402      ;
; -2.237 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][30]            ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 3.346      ; 1.402      ;
; -2.234 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][3]             ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 3.337      ; 1.396      ;
; -2.233 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][2]             ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 3.337      ; 1.397      ;
; -2.233 ; pipereg:IF_ID|out1[26] ; pc_reg:inst8|pc_out[10]                        ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 3.345      ; 1.405      ;
; -2.232 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][26]            ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 3.337      ; 1.398      ;
; -2.224 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][17]            ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 3.345      ; 1.414      ;
; -2.223 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][23]            ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 3.345      ; 1.415      ;
; -2.211 ; pipereg:IF_ID|out1[26] ; pipereg:ID_EX|out1[20]                         ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 3.348      ; 1.430      ;
; -2.211 ; pipereg:IF_ID|out1[26] ; pipereg:ID_EX|out1[23]                         ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 3.348      ; 1.430      ;
; -2.204 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][0]             ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 3.348      ; 1.437      ;
; -2.203 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][20]            ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 3.348      ; 1.438      ;
; -2.193 ; pipereg:IF_ID|out1[26] ; pipereg:ID_EX|out1[15]                         ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 3.354      ; 1.454      ;
; -2.181 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][10]            ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 3.345      ; 1.457      ;
; -2.179 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][16]            ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 3.345      ; 1.459      ;
; -2.173 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][6]             ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 3.345      ; 1.465      ;
; -2.172 ; pipereg:IF_ID|out1[26] ; pipereg:ID_EX|out1[25]                         ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 3.327      ; 1.448      ;
; -2.168 ; pipereg:IF_ID|out1[26] ; pipereg:ID_EX|out1[30]                         ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 3.327      ; 1.452      ;
; -2.146 ; pipereg:IF_ID|out1[0]  ; ex_control_pipe:ex_control_pipe|ALUOp_o[2]     ; pipereg:IF_ID|out1[0]  ; KEY[1]      ; 0.000        ; 3.332      ; 1.479      ;
; -2.131 ; pipereg:IF_ID|out1[26] ; pipereg:ID_EX|out1[5]                          ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 3.350      ; 1.512      ;
; -2.130 ; pipereg:IF_ID|out1[26] ; pc_reg:inst8|pc_out[2]                         ; pipereg:IF_ID|out1[26] ; KEY[1]      ; -0.500       ; 3.338      ; 1.001      ;
; -2.129 ; pipereg:IF_ID|out1[26] ; ex_control_pipe:ex_control_pipe|ALUOp_o[0]     ; pipereg:IF_ID|out1[26] ; KEY[1]      ; -0.500       ; 3.332      ; 0.996      ;
; -2.125 ; pipereg:IF_ID|out1[26] ; pipereg:ID_EX|out1[24]                         ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 3.349      ; 1.517      ;
; -2.109 ; pipereg:IF_ID|out1[26] ; pipereg:IF_ID|pc_out[3]                        ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 3.334      ; 1.518      ;
; -2.106 ; pipereg:IF_ID|out1[26] ; pipereg:IF_ID|pc_out[0]                        ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 3.334      ; 1.521      ;
; -2.104 ; pipereg:IF_ID|out1[26] ; pipereg:IF_ID|pc_out[5]                        ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 3.334      ; 1.523      ;
; -2.104 ; pipereg:IF_ID|out1[26] ; pipereg:IF_ID|out1[13]                         ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 3.334      ; 1.523      ;
; -2.100 ; pipereg:IF_ID|out1[26] ; pc_reg:inst8|pc_out[3]                         ; pipereg:IF_ID|out1[26] ; KEY[1]      ; -0.500       ; 3.337      ; 1.030      ;
; -2.099 ; pipereg:IF_ID|out1[26] ; pc_reg:inst8|pc_out[5]                         ; pipereg:IF_ID|out1[26] ; KEY[1]      ; -0.500       ; 3.337      ; 1.031      ;
; -2.098 ; pipereg:IF_ID|out1[26] ; pipereg:IF_ID|out1[26]                         ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 3.338      ; 1.533      ;
; -2.097 ; pipereg:IF_ID|out1[26] ; pc_reg:inst8|pc_out[26]                        ; pipereg:IF_ID|out1[26] ; KEY[1]      ; -0.500       ; 3.337      ; 1.033      ;
+--------+------------------------+------------------------------------------------+------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'SW[15]'                                                                                                          ;
+--------+-----------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.839 ; SW[15]    ; addtoled:variableadd_selector|addout[6] ; SW[15]       ; SW[15]      ; 0.000        ; 3.214      ; 2.375      ;
; -0.837 ; SW[15]    ; addtoled:variableadd_selector|addout[5] ; SW[15]       ; SW[15]      ; 0.000        ; 3.255      ; 2.418      ;
; -0.812 ; SW[15]    ; addtoled:variableadd_selector|addout[4] ; SW[15]       ; SW[15]      ; 0.000        ; 3.215      ; 2.403      ;
; -0.793 ; SW[15]    ; addtoled:variableadd_selector|addout[1] ; SW[15]       ; SW[15]      ; 0.000        ; 3.214      ; 2.421      ;
; -0.786 ; SW[15]    ; addtoled:variableadd_selector|addout[2] ; SW[15]       ; SW[15]      ; 0.000        ; 3.215      ; 2.429      ;
; -0.759 ; SW[15]    ; addtoled:variableadd_selector|addout[0] ; SW[15]       ; SW[15]      ; 0.000        ; 3.199      ; 2.440      ;
; -0.756 ; SW[15]    ; addtoled:variableadd_selector|addout[3] ; SW[15]       ; SW[15]      ; 0.000        ; 3.214      ; 2.458      ;
; -0.339 ; SW[15]    ; addtoled:variableadd_selector|addout[6] ; SW[15]       ; SW[15]      ; -0.500       ; 3.214      ; 2.375      ;
; -0.337 ; SW[15]    ; addtoled:variableadd_selector|addout[5] ; SW[15]       ; SW[15]      ; -0.500       ; 3.255      ; 2.418      ;
; -0.312 ; SW[15]    ; addtoled:variableadd_selector|addout[4] ; SW[15]       ; SW[15]      ; -0.500       ; 3.215      ; 2.403      ;
; -0.293 ; SW[15]    ; addtoled:variableadd_selector|addout[1] ; SW[15]       ; SW[15]      ; -0.500       ; 3.214      ; 2.421      ;
; -0.286 ; SW[15]    ; addtoled:variableadd_selector|addout[2] ; SW[15]       ; SW[15]      ; -0.500       ; 3.215      ; 2.429      ;
; -0.259 ; SW[15]    ; addtoled:variableadd_selector|addout[0] ; SW[15]       ; SW[15]      ; -0.500       ; 3.199      ; 2.440      ;
; -0.256 ; SW[15]    ; addtoled:variableadd_selector|addout[3] ; SW[15]       ; SW[15]      ; -0.500       ; 3.214      ; 2.458      ;
+--------+-----------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK_50'                                                                                                                                                                               ;
+--------+---------------------------------------------------+---------------------------------------------------+-----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                         ; To Node                                           ; Launch Clock                      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------+---------------------------------------------------+-----------------------------------+-------------+--------------+------------+------------+
; -0.044 ; clk_div:clockdiv|clock_100Khz_int                 ; clk_div:clockdiv|clock_100Khz_reg                 ; clk_div:clockdiv|clock_1Mhz_reg   ; CLOCK_50    ; 0.000        ; 0.290      ; 0.398      ;
; -0.024 ; clk_div:clockdiv|clock_10Khz_int                  ; clk_div:clockdiv|clock_10Khz_reg                  ; clk_div:clockdiv|clock_100Khz_reg ; CLOCK_50    ; 0.000        ; 0.266      ; 0.394      ;
; -0.023 ; clk_div:clockdiv|clock_10Hz_int                   ; clk_div:clockdiv|clock_10Hz_reg                   ; clk_div:clockdiv|clock_100hz_reg  ; CLOCK_50    ; 0.000        ; 0.265      ; 0.394      ;
; -0.015 ; clk_div:clockdiv|clock_100hz_int                  ; clk_div:clockdiv|clock_100hz_reg                  ; clk_div:clockdiv|clock_1Khz_reg   ; CLOCK_50    ; 0.000        ; 0.256      ; 0.393      ;
; -0.014 ; clk_div:clockdiv|clock_1Khz_int                   ; clk_div:clockdiv|clock_1Khz_reg                   ; clk_div:clockdiv|clock_10Khz_reg  ; CLOCK_50    ; 0.000        ; 0.331      ; 0.469      ;
; 0.215  ; LCD_Display:LCD_module|next_command.RESET2        ; LCD_Display:LCD_module|next_command.RESET2        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:LCD_module|next_command.RESET3        ; LCD_Display:LCD_module|next_command.RESET3        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:LCD_module|next_command.FUNC_SET      ; LCD_Display:LCD_module|next_command.FUNC_SET      ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:LCD_module|next_command.DISPLAY_OFF   ; LCD_Display:LCD_module|next_command.DISPLAY_OFF   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:LCD_module|next_command.DISPLAY_CLEAR ; LCD_Display:LCD_module|next_command.DISPLAY_CLEAR ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:LCD_module|next_command.DISPLAY_ON    ; LCD_Display:LCD_module|next_command.DISPLAY_ON    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:LCD_module|next_command.MODE_SET      ; LCD_Display:LCD_module|next_command.MODE_SET      ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:LCD_module|next_command.Print_String  ; LCD_Display:LCD_module|next_command.Print_String  ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:LCD_module|LCD_RS                     ; LCD_Display:LCD_module|LCD_RS                     ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:LCD_module|LCD_EN                     ; LCD_Display:LCD_module|LCD_EN                     ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:LCD_module|DATA_BUS_VALUE[7]          ; LCD_Display:LCD_module|DATA_BUS_VALUE[7]          ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.244  ; LCD_Display:LCD_module|next_command.Print_String  ; LCD_Display:LCD_module|state.Print_String         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.396      ;
; 0.245  ; LCD_Display:LCD_module|next_command.LINE2         ; LCD_Display:LCD_module|state.LINE2                ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.397      ;
; 0.246  ; LCD_Display:LCD_module|CHAR_COUNT[4]              ; LCD_Display:LCD_module|CHAR_COUNT[4]              ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.398      ;
; 0.246  ; LCD_Display:LCD_module|CLK_400HZ_Enable           ; LCD_Display:LCD_module|LCD_EN                     ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.398      ;
; 0.247  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[19]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[19]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.399      ;
; 0.248  ; LCD_Display:LCD_module|state.DISPLAY_CLEAR        ; LCD_Display:LCD_module|next_command.DISPLAY_ON    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.400      ;
; 0.249  ; LCD_Display:LCD_module|state.RESET2               ; LCD_Display:LCD_module|next_command.RESET3        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.401      ;
; 0.259  ; LCD_Display:LCD_module|state.RETURN_HOME          ; LCD_Display:LCD_module|DATA_BUS_VALUE[7]          ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.411      ;
; 0.266  ; LCD_Display:LCD_module|state.Print_String         ; LCD_Display:LCD_module|LCD_RS                     ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.418      ;
; 0.313  ; clk_div:clockdiv|count_1Mhz[4]                    ; clk_div:clockdiv|clock_1Mhz_int                   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.465      ;
; 0.315  ; LCD_Display:LCD_module|next_command.RESET3        ; LCD_Display:LCD_module|state.RESET3               ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.467      ;
; 0.318  ; LCD_Display:LCD_module|next_command.FUNC_SET      ; LCD_Display:LCD_module|state.FUNC_SET             ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.470      ;
; 0.319  ; LCD_Display:LCD_module|next_command.DISPLAY_OFF   ; LCD_Display:LCD_module|state.DISPLAY_OFF          ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.471      ;
; 0.320  ; clk_div:clockdiv|clock_1Mhz_int                   ; clk_div:clockdiv|clock_1Mhz_reg                   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; -0.001     ; 0.471      ;
; 0.354  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[1]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[1]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.506      ;
; 0.356  ; clk_div:clockdiv|count_1Mhz[1]                    ; clk_div:clockdiv|count_1Mhz[1]                    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.508      ;
; 0.357  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[10]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[10]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.509      ;
; 0.358  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[3]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[3]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.510      ;
; 0.359  ; LCD_Display:LCD_module|state.FUNC_SET             ; LCD_Display:LCD_module|next_command.DISPLAY_OFF   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.511      ;
; 0.360  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[5]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[5]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[7]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[7]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.512      ;
; 0.361  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[9]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[9]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; LCD_Display:LCD_module|next_command.RESET2        ; LCD_Display:LCD_module|state.RESET2               ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.362  ; LCD_Display:LCD_module|state.DISPLAY_OFF          ; LCD_Display:LCD_module|next_command.DISPLAY_CLEAR ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.514      ;
; 0.362  ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|next_command.MODE_SET      ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.514      ;
; 0.363  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[11]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[11]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.515      ;
; 0.365  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[0]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[0]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.517      ;
; 0.365  ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|state.MODE_SET             ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.517      ;
; 0.365  ; LCD_Display:LCD_module|state.RESET3               ; LCD_Display:LCD_module|next_command.FUNC_SET      ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.517      ;
; 0.367  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[12]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[12]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.519      ;
; 0.368  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[14]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[14]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.520      ;
; 0.368  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[17]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[17]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.520      ;
; 0.368  ; LCD_Display:LCD_module|next_command.MODE_SET      ; LCD_Display:LCD_module|state.MODE_SET             ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.520      ;
; 0.369  ; clk_div:clockdiv|count_1Mhz[3]                    ; clk_div:clockdiv|count_1Mhz[3]                    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.521      ;
; 0.369  ; LCD_Display:LCD_module|next_command.DISPLAY_CLEAR ; LCD_Display:LCD_module|state.DISPLAY_CLEAR        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.521      ;
; 0.369  ; LCD_Display:LCD_module|next_command.DISPLAY_ON    ; LCD_Display:LCD_module|state.DISPLAY_ON           ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.521      ;
; 0.370  ; clk_div:clockdiv|count_1Mhz[5]                    ; clk_div:clockdiv|count_1Mhz[5]                    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.522      ;
; 0.370  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[18]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[18]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.522      ;
; 0.371  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[2]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[2]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.523      ;
; 0.372  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[4]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[4]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.524      ;
; 0.373  ; clk_div:clockdiv|count_1Mhz[0]                    ; clk_div:clockdiv|count_1Mhz[0]                    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.525      ;
; 0.373  ; LCD_Display:LCD_module|CHAR_COUNT[3]              ; LCD_Display:LCD_module|CHAR_COUNT[3]              ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.525      ;
; 0.374  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[6]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[6]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.526      ;
; 0.374  ; LCD_Display:LCD_module|state.Print_String         ; LCD_Display:LCD_module|next_command.LINE2         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.526      ;
; 0.377  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[13]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[13]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.529      ;
; 0.377  ; LCD_Display:LCD_module|next_command.RETURN_HOME   ; LCD_Display:LCD_module|state.RETURN_HOME          ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.529      ;
; 0.378  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[15]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[15]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.530      ;
; 0.378  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[16]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[16]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.530      ;
; 0.380  ; LCD_Display:LCD_module|CHAR_COUNT[0]              ; LCD_Display:LCD_module|CHAR_COUNT[0]              ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.532      ;
; 0.380  ; clk_div:clockdiv|count_1Mhz[5]                    ; clk_div:clockdiv|clock_1Mhz_int                   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.532      ;
; 0.381  ; LCD_Display:LCD_module|CHAR_COUNT[1]              ; LCD_Display:LCD_module|CHAR_COUNT[1]              ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.533      ;
; 0.382  ; clk_div:clockdiv|count_1Mhz[2]                    ; clk_div:clockdiv|count_1Mhz[2]                    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.534      ;
; 0.383  ; clk_div:clockdiv|count_1Mhz[6]                    ; clk_div:clockdiv|count_1Mhz[6]                    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.535      ;
; 0.384  ; clk_div:clockdiv|count_1Mhz[4]                    ; clk_div:clockdiv|count_1Mhz[4]                    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.536      ;
; 0.384  ; LCD_Display:LCD_module|state.Print_String         ; LCD_Display:LCD_module|next_command.RETURN_HOME   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.536      ;
; 0.387  ; LCD_Display:LCD_module|state.DROP_LCD_EN          ; LCD_Display:LCD_module|LCD_RS                     ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.539      ;
; 0.390  ; LCD_Display:LCD_module|state.LINE2                ; LCD_Display:LCD_module|DATA_BUS_VALUE[7]          ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.542      ;
; 0.390  ; clk_div:clockdiv|count_1Mhz[6]                    ; clk_div:clockdiv|clock_1Mhz_int                   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.542      ;
; 0.392  ; LCD_Display:LCD_module|state.DROP_LCD_EN          ; LCD_Display:LCD_module|LCD_EN                     ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.544      ;
; 0.409  ; LCD_Display:LCD_module|next_command.LINE2         ; LCD_Display:LCD_module|next_command.LINE2         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.561      ;
; 0.426  ; LCD_Display:LCD_module|next_command.RETURN_HOME   ; LCD_Display:LCD_module|next_command.RETURN_HOME   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.578      ;
; 0.453  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[8]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[8]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.605      ;
; 0.456  ; LCD_Display:LCD_module|CHAR_COUNT[2]              ; LCD_Display:LCD_module|CHAR_COUNT[2]              ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.608      ;
; 0.478  ; clk_div:clockdiv|clock_10Hz_reg                   ; clk_div:clockdiv|clock_10Hz                       ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.051      ; 0.681      ;
; 0.487  ; clk_div:clockdiv|count_1Mhz[2]                    ; clk_div:clockdiv|clock_1Mhz_int                   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.639      ;
; 0.495  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[10]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[11]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.647      ;
; 0.496  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[3]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[4]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.648      ;
; 0.498  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[5]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[6]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.650      ;
; 0.498  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[7]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[8]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.650      ;
; 0.501  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[11]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[12]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.653      ;
; 0.505  ; LCD_Display:LCD_module|state.RESET1               ; LCD_Display:LCD_module|CHAR_COUNT[0]              ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.505  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[0]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[1]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.505  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[12]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[13]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.506  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[14]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[15]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.658      ;
; 0.507  ; clk_div:clockdiv|count_1Mhz[3]                    ; clk_div:clockdiv|count_1Mhz[4]                    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.659      ;
; 0.508  ; LCD_Display:LCD_module|state.RESET1               ; LCD_Display:LCD_module|CHAR_COUNT[2]              ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.660      ;
; 0.508  ; clk_div:clockdiv|count_1Mhz[5]                    ; clk_div:clockdiv|count_1Mhz[6]                    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.660      ;
; 0.510  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[18]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[19]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.662      ;
; 0.511  ; LCD_Display:LCD_module|CHAR_COUNT[3]              ; LCD_Display:LCD_module|CHAR_COUNT[4]              ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.663      ;
; 0.511  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[2]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[3]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.663      ;
; 0.512  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[4]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[5]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.664      ;
; 0.513  ; clk_div:clockdiv|count_1Mhz[0]                    ; clk_div:clockdiv|count_1Mhz[1]                    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.665      ;
; 0.514  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[6]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[7]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.666      ;
; 0.516  ; LCD_Display:LCD_module|state.RESET1               ; LCD_Display:LCD_module|CHAR_COUNT[1]              ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.668      ;
+--------+---------------------------------------------------+---------------------------------------------------+-----------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_div:clockdiv|clock_100Khz_reg'                                                                                                                                         ;
+-------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; 0.215 ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:clockdiv|clock_10Khz_int ; clk_div:clockdiv|clock_10Khz_int ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.245 ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.397      ;
; 0.245 ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|clock_10Khz_int ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.397      ;
; 0.247 ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.399      ;
; 0.247 ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.399      ;
; 0.360 ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|clock_10Khz_int ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.512      ;
; 0.362 ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.514      ;
; 0.375 ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.527      ;
; 0.375 ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|clock_10Khz_int ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.527      ;
+-------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_div:clockdiv|clock_100hz_reg'                                                                                                                                      ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; 0.215 ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:clockdiv|clock_10Hz_int ; clk_div:clockdiv|clock_10Hz_int ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.245 ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 0.397      ;
; 0.245 ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 0.397      ;
; 0.247 ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 0.399      ;
; 0.247 ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|clock_10Hz_int ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 0.399      ;
; 0.361 ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|clock_10Hz_int ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 0.513      ;
; 0.363 ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 0.515      ;
; 0.367 ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 0.519      ;
; 0.375 ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|clock_10Hz_int ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 0.527      ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_div:clockdiv|clock_10Khz_reg'                                                                                                                                      ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; 0.215 ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:clockdiv|clock_1Khz_int ; clk_div:clockdiv|clock_1Khz_int ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.243 ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.395      ;
; 0.249 ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|clock_1Khz_int ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.401      ;
; 0.250 ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.402      ;
; 0.250 ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.402      ;
; 0.361 ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.513      ;
; 0.367 ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.519      ;
; 0.368 ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|clock_1Khz_int ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.520      ;
; 0.448 ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|clock_1Khz_int ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.600      ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_div:clockdiv|clock_1Khz_reg'                                                                                                                                       ;
+-------+----------------------------------+----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.215 ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:clockdiv|clock_100hz_int ; clk_div:clockdiv|clock_100hz_int ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.244 ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.396      ;
; 0.245 ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|clock_100hz_int ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.397      ;
; 0.246 ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.398      ;
; 0.361 ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|clock_100hz_int ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.513      ;
; 0.362 ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.514      ;
; 0.373 ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.525      ;
; 0.374 ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|clock_100hz_int ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.526      ;
; 0.375 ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.527      ;
+-------+----------------------------------+----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_div:clockdiv|clock_1Mhz_reg'                                                                                                                                         ;
+-------+-----------------------------------+-----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.215 ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:clockdiv|clock_100Khz_int ; clk_div:clockdiv|clock_100Khz_int ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.245 ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.397      ;
; 0.245 ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|clock_100Khz_int ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.397      ;
; 0.250 ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.402      ;
; 0.250 ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.402      ;
; 0.364 ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.516      ;
; 0.366 ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.518      ;
; 0.366 ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|clock_100Khz_int ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.518      ;
; 0.448 ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|clock_100Khz_int ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.600      ;
+-------+-----------------------------------+-----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'pipereg:IF_ID|out1[26]'                                                                                                                              ;
+-------+-------------------------------------+-------------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                       ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+-------------------------------+------------------------+------------------------+--------------+------------+------------+
; 0.482 ; pipereg:IF_ID|out1[26]              ; zero_detect:inst9|zero        ; pipereg:IF_ID|out1[26] ; pipereg:IF_ID|out1[26] ; 0.000        ; 0.910      ; 1.533      ;
; 0.982 ; pipereg:IF_ID|out1[26]              ; zero_detect:inst9|zero        ; pipereg:IF_ID|out1[26] ; pipereg:IF_ID|out1[26] ; -0.500       ; 0.910      ; 1.533      ;
; 2.000 ; pipereg:IF_ID|out1[27]              ; zero_detect:inst9|zero        ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.148     ; 0.852      ;
; 2.036 ; pipereg:IF_ID|out1[20]              ; RegModule:reg_file|rt_out[4]  ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.176     ; 0.860      ;
; 2.292 ; pipereg:IF_ID|out1[19]              ; RegModule:reg_file|rt_out[27] ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.170     ; 1.122      ;
; 2.308 ; pipereg:IF_ID|out1[20]              ; RegModule:reg_file|rt_out[12] ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.179     ; 1.129      ;
; 2.315 ; pipereg:IF_ID|out1[0]               ; zero_detect:inst9|zero        ; pipereg:IF_ID|out1[0]  ; pipereg:IF_ID|out1[26] ; 0.000        ; 0.910      ; 3.366      ;
; 2.366 ; pipereg:IF_ID|out1[18]              ; RegModule:reg_file|rt_out[24] ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.168     ; 1.198      ;
; 2.399 ; pipereg:IF_ID|out1[19]              ; RegModule:reg_file|rt_out[23] ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.158     ; 1.241      ;
; 2.409 ; pipereg:IF_ID|out1[18]              ; RegModule:reg_file|rt_out[28] ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.167     ; 1.242      ;
; 2.425 ; pipereg:IF_ID|out1[18]              ; RegModule:reg_file|rt_out[27] ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.170     ; 1.255      ;
; 2.431 ; pipereg:IF_ID|out1[16]              ; RegModule:reg_file|rt_out[22] ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.188     ; 1.243      ;
; 2.431 ; pipereg:IF_ID|out1[20]              ; RegModule:reg_file|rt_out[3]  ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.199     ; 1.232      ;
; 2.449 ; pipereg:IF_ID|out1[16]              ; RegModule:reg_file|rt_out[20] ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.168     ; 1.281      ;
; 2.451 ; pipereg:IF_ID|out1[20]              ; RegModule:reg_file|rt_out[6]  ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.181     ; 1.270      ;
; 2.460 ; pipereg:IF_ID|out1[17]              ; RegModule:reg_file|rt_out[21] ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.181     ; 1.279      ;
; 2.472 ; pipereg:IF_ID|out1[20]              ; RegModule:reg_file|rt_out[10] ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.188     ; 1.284      ;
; 2.473 ; pipereg:IF_ID|out1[17]              ; RegModule:reg_file|rt_out[20] ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.162     ; 1.311      ;
; 2.488 ; pipereg:IF_ID|out1[18]              ; RegModule:reg_file|rt_out[30] ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.198     ; 1.290      ;
; 2.491 ; pipereg:IF_ID|out1[17]              ; RegModule:reg_file|rt_out[23] ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.159     ; 1.332      ;
; 2.494 ; pipereg:IF_ID|out1[20]              ; RegModule:reg_file|rt_out[5]  ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.176     ; 1.318      ;
; 2.508 ; pipereg:IF_ID|out1[17]              ; RegModule:reg_file|rt_out[25] ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.160     ; 1.348      ;
; 2.512 ; pipereg:IF_ID|out1[19]              ; RegModule:reg_file|rt_out[15] ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.164     ; 1.348      ;
; 2.525 ; pipereg:IF_ID|out1[20]              ; RegModule:reg_file|rt_out[26] ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.170     ; 1.355      ;
; 2.529 ; pipereg:IF_ID|out1[17]              ; RegModule:reg_file|rt_out[31] ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.187     ; 1.342      ;
; 2.543 ; pipereg:IF_ID|out1[19]              ; RegModule:reg_file|rt_out[1]  ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.185     ; 1.358      ;
; 2.549 ; pipereg:IF_ID|out1[20]              ; RegModule:reg_file|rt_out[25] ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.163     ; 1.386      ;
; 2.567 ; pipereg:IF_ID|out1[20]              ; RegModule:reg_file|rt_out[18] ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.175     ; 1.392      ;
; 2.569 ; pipereg:IF_ID|out1[20]              ; RegModule:reg_file|rt_out[2]  ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.185     ; 1.384      ;
; 2.577 ; pipereg:IF_ID|out1[17]              ; RegModule:reg_file|rt_out[22] ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.182     ; 1.395      ;
; 2.582 ; pipereg:IF_ID|out1[20]              ; RegModule:reg_file|rt_out[11] ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.188     ; 1.394      ;
; 2.591 ; pipereg:IF_ID|out1[19]              ; RegModule:reg_file|rt_out[21] ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.180     ; 1.411      ;
; 2.600 ; pipereg:IF_ID|out1[20]              ; RegModule:reg_file|rt_out[16] ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.187     ; 1.413      ;
; 2.618 ; pipereg:IF_ID|out1[18]              ; RegModule:reg_file|rt_out[12] ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.175     ; 1.443      ;
; 2.625 ; pipereg:IF_ID|out1[17]              ; RegModule:reg_file|rt_out[19] ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.180     ; 1.445      ;
; 2.625 ; pipereg:IF_ID|out1[17]              ; RegModule:reg_file|rt_out[14] ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.184     ; 1.441      ;
; 2.628 ; pipereg:IF_ID|out1[17]              ; RegModule:reg_file|rt_out[17] ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.178     ; 1.450      ;
; 2.641 ; RegModule:reg_file|register[23][28] ; RegModule:reg_file|rt_out[28] ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; -0.500       ; -1.183     ; 0.958      ;
; 2.646 ; pipereg:IF_ID|out1[18]              ; RegModule:reg_file|rt_out[23] ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.158     ; 1.488      ;
; 2.647 ; pipereg:IF_ID|out1[16]              ; RegModule:reg_file|rt_out[14] ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.190     ; 1.457      ;
; 2.657 ; pipereg:IF_ID|out1[18]              ; RegModule:reg_file|rt_out[29] ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.186     ; 1.471      ;
; 2.658 ; pipereg:IF_ID|out1[16]              ; RegModule:reg_file|rt_out[16] ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.190     ; 1.468      ;
; 2.661 ; RegModule:reg_file|register[25][19] ; RegModule:reg_file|rt_out[19] ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; -0.500       ; -1.170     ; 0.991      ;
; 2.662 ; pipereg:IF_ID|out1[20]              ; RegModule:reg_file|rt_out[0]  ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.209     ; 1.453      ;
; 2.662 ; pipereg:IF_ID|out1[16]              ; RegModule:reg_file|rt_out[30] ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.205     ; 1.457      ;
; 2.663 ; RegModule:reg_file|register[1][14]  ; RegModule:reg_file|rt_out[14] ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; -0.500       ; -1.178     ; 0.985      ;
; 2.668 ; RegModule:reg_file|register[25][15] ; RegModule:reg_file|rt_out[15] ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; -0.500       ; -1.183     ; 0.985      ;
; 2.671 ; pipereg:IF_ID|out1[17]              ; RegModule:reg_file|rt_out[29] ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.187     ; 1.484      ;
; 2.676 ; pipereg:IF_ID|out1[19]              ; RegModule:reg_file|rt_out[24] ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.168     ; 1.508      ;
; 2.676 ; pipereg:IF_ID|out1[16]              ; RegModule:reg_file|rt_out[0]  ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.212     ; 1.464      ;
; 2.684 ; pipereg:IF_ID|out1[18]              ; RegModule:reg_file|rt_out[6]  ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.177     ; 1.507      ;
; 2.702 ; pipereg:IF_ID|out1[16]              ; RegModule:reg_file|rt_out[21] ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.187     ; 1.515      ;
; 2.704 ; pipereg:IF_ID|out1[19]              ; RegModule:reg_file|rt_out[18] ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.171     ; 1.533      ;
; 2.708 ; pipereg:IF_ID|out1[18]              ; RegModule:reg_file|rt_out[20] ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.161     ; 1.547      ;
; 2.710 ; RegModule:reg_file|register[25][17] ; RegModule:reg_file|rt_out[17] ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; -0.500       ; -1.168     ; 1.042      ;
; 2.713 ; RegModule:reg_file|register[3][24]  ; RegModule:reg_file|rt_out[24] ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; -0.500       ; -1.183     ; 1.030      ;
; 2.713 ; pipereg:IF_ID|out1[17]              ; RegModule:reg_file|rt_out[18] ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.172     ; 1.541      ;
; 2.714 ; pipereg:IF_ID|out1[17]              ; RegModule:reg_file|rt_out[11] ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.185     ; 1.529      ;
; 2.717 ; RegModule:reg_file|register[24][22] ; RegModule:reg_file|rt_out[22] ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; -0.500       ; -1.179     ; 1.038      ;
; 2.717 ; pipereg:IF_ID|out1[19]              ; RegModule:reg_file|rt_out[29] ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.186     ; 1.531      ;
; 2.720 ; pipereg:IF_ID|out1[19]              ; RegModule:reg_file|rt_out[7]  ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.199     ; 1.521      ;
; 2.725 ; pipereg:IF_ID|out1[20]              ; RegModule:reg_file|rt_out[8]  ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.177     ; 1.548      ;
; 2.728 ; pipereg:IF_ID|out1[19]              ; RegModule:reg_file|rt_out[9]  ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.163     ; 1.565      ;
; 2.729 ; pipereg:IF_ID|out1[17]              ; RegModule:reg_file|rt_out[15] ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.165     ; 1.564      ;
; 2.735 ; pipereg:IF_ID|out1[17]              ; RegModule:reg_file|rt_out[30] ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.199     ; 1.536      ;
; 2.746 ; pipereg:IF_ID|out1[20]              ; RegModule:reg_file|rt_out[9]  ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.167     ; 1.579      ;
; 2.747 ; pipereg:IF_ID|out1[18]              ; RegModule:reg_file|rt_out[25] ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.159     ; 1.588      ;
; 2.750 ; pipereg:IF_ID|out1[28]              ; zero_detect:inst9|zero        ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.148     ; 1.602      ;
; 2.761 ; pipereg:IF_ID|out1[17]              ; RegModule:reg_file|rt_out[13] ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.186     ; 1.575      ;
; 2.767 ; RegModule:reg_file|register[25][23] ; RegModule:reg_file|rt_out[23] ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; -0.500       ; -1.178     ; 1.089      ;
; 2.772 ; pipereg:IF_ID|out1[16]              ; RegModule:reg_file|rt_out[25] ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.166     ; 1.606      ;
; 2.773 ; pipereg:IF_ID|out1[17]              ; RegModule:reg_file|rt_out[5]  ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.173     ; 1.600      ;
; 2.774 ; pipereg:IF_ID|out1[19]              ; RegModule:reg_file|rt_out[31] ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.186     ; 1.588      ;
; 2.776 ; RegModule:reg_file|register[25][5]  ; RegModule:reg_file|rt_out[5]  ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; -0.500       ; -1.182     ; 1.094      ;
; 2.776 ; pipereg:IF_ID|out1[18]              ; RegModule:reg_file|rt_out[4]  ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.172     ; 1.604      ;
; 2.776 ; pipereg:IF_ID|out1[19]              ; RegModule:reg_file|rt_out[17] ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.177     ; 1.599      ;
; 2.779 ; RegModule:reg_file|register[25][7]  ; RegModule:reg_file|rt_out[7]  ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; -0.500       ; -1.185     ; 1.094      ;
; 2.780 ; pipereg:IF_ID|out1[19]              ; RegModule:reg_file|rt_out[28] ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.167     ; 1.613      ;
; 2.780 ; pipereg:IF_ID|out1[16]              ; RegModule:reg_file|rt_out[19] ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.186     ; 1.594      ;
; 2.780 ; pipereg:IF_ID|out1[18]              ; RegModule:reg_file|rt_out[31] ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.186     ; 1.594      ;
; 2.781 ; RegModule:reg_file|register[30][15] ; RegModule:reg_file|rt_out[15] ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; -0.500       ; -1.170     ; 1.111      ;
; 2.781 ; pipereg:IF_ID|out1[19]              ; RegModule:reg_file|rt_out[19] ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.179     ; 1.602      ;
; 2.783 ; pipereg:IF_ID|out1[18]              ; RegModule:reg_file|rt_out[14] ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.183     ; 1.600      ;
; 2.784 ; pipereg:IF_ID|out1[19]              ; RegModule:reg_file|rt_out[12] ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.175     ; 1.609      ;
; 2.791 ; pipereg:IF_ID|out1[29]              ; zero_detect:inst9|zero        ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.148     ; 1.643      ;
; 2.793 ; pipereg:IF_ID|out1[18]              ; RegModule:reg_file|rt_out[22] ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.181     ; 1.612      ;
; 2.793 ; pipereg:IF_ID|out1[17]              ; RegModule:reg_file|rt_out[1]  ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.186     ; 1.607      ;
; 2.794 ; pipereg:IF_ID|out1[20]              ; RegModule:reg_file|rt_out[7]  ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.203     ; 1.591      ;
; 2.795 ; pipereg:IF_ID|out1[18]              ; RegModule:reg_file|rt_out[2]  ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.181     ; 1.614      ;
; 2.802 ; pipereg:IF_ID|out1[20]              ; RegModule:reg_file|rt_out[23] ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.162     ; 1.640      ;
; 2.805 ; pipereg:IF_ID|out1[17]              ; RegModule:reg_file|rt_out[0]  ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.206     ; 1.599      ;
; 2.807 ; RegModule:reg_file|register[25][3]  ; RegModule:reg_file|rt_out[3]  ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; -0.500       ; -1.187     ; 1.120      ;
; 2.807 ; pipereg:IF_ID|out1[19]              ; RegModule:reg_file|rt_out[22] ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.181     ; 1.626      ;
; 2.810 ; RegModule:reg_file|register[3][6]   ; RegModule:reg_file|rt_out[6]  ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; -0.500       ; -1.182     ; 1.128      ;
; 2.815 ; pipereg:IF_ID|out1[0]               ; zero_detect:inst9|zero        ; pipereg:IF_ID|out1[0]  ; pipereg:IF_ID|out1[26] ; -0.500       ; 0.910      ; 3.366      ;
; 2.818 ; RegModule:reg_file|register[27][17] ; RegModule:reg_file|rt_out[17] ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; -0.500       ; -1.168     ; 1.150      ;
; 2.822 ; pipereg:IF_ID|out1[30]              ; zero_detect:inst9|zero        ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.235     ; 1.587      ;
; 2.826 ; pipereg:IF_ID|out1[17]              ; RegModule:reg_file|rt_out[7]  ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.200     ; 1.626      ;
; 2.827 ; RegModule:reg_file|register[3][8]   ; RegModule:reg_file|rt_out[8]  ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; -0.500       ; -1.182     ; 1.145      ;
; 2.828 ; pipereg:IF_ID|out1[18]              ; RegModule:reg_file|rt_out[18] ; KEY[1]                 ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.171     ; 1.657      ;
+-------+-------------------------------------+-------------------------------+------------------------+------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'pipereg:IF_ID|out1[0]'                                                                                                                    ;
+-------+-------------------------------------+-------------------------------+--------------+-----------------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                       ; Launch Clock ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+-------------------------------+--------------+-----------------------+--------------+------------+------------+
; 1.462 ; pipereg:IF_ID|out1[20]              ; RegModule:reg_file|rt_out[4]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.602     ; 0.860      ;
; 1.718 ; pipereg:IF_ID|out1[19]              ; RegModule:reg_file|rt_out[27] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.596     ; 1.122      ;
; 1.734 ; pipereg:IF_ID|out1[20]              ; RegModule:reg_file|rt_out[12] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.605     ; 1.129      ;
; 1.792 ; pipereg:IF_ID|out1[18]              ; RegModule:reg_file|rt_out[24] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.594     ; 1.198      ;
; 1.825 ; pipereg:IF_ID|out1[19]              ; RegModule:reg_file|rt_out[23] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.584     ; 1.241      ;
; 1.835 ; pipereg:IF_ID|out1[18]              ; RegModule:reg_file|rt_out[28] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.593     ; 1.242      ;
; 1.851 ; pipereg:IF_ID|out1[18]              ; RegModule:reg_file|rt_out[27] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.596     ; 1.255      ;
; 1.857 ; pipereg:IF_ID|out1[16]              ; RegModule:reg_file|rt_out[22] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.614     ; 1.243      ;
; 1.857 ; pipereg:IF_ID|out1[20]              ; RegModule:reg_file|rt_out[3]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.625     ; 1.232      ;
; 1.875 ; pipereg:IF_ID|out1[16]              ; RegModule:reg_file|rt_out[20] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.594     ; 1.281      ;
; 1.877 ; pipereg:IF_ID|out1[20]              ; RegModule:reg_file|rt_out[6]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.607     ; 1.270      ;
; 1.886 ; pipereg:IF_ID|out1[17]              ; RegModule:reg_file|rt_out[21] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.607     ; 1.279      ;
; 1.898 ; pipereg:IF_ID|out1[20]              ; RegModule:reg_file|rt_out[10] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.614     ; 1.284      ;
; 1.899 ; pipereg:IF_ID|out1[17]              ; RegModule:reg_file|rt_out[20] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.588     ; 1.311      ;
; 1.914 ; pipereg:IF_ID|out1[18]              ; RegModule:reg_file|rt_out[30] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.624     ; 1.290      ;
; 1.917 ; pipereg:IF_ID|out1[17]              ; RegModule:reg_file|rt_out[23] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.585     ; 1.332      ;
; 1.920 ; pipereg:IF_ID|out1[20]              ; RegModule:reg_file|rt_out[5]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.602     ; 1.318      ;
; 1.934 ; pipereg:IF_ID|out1[17]              ; RegModule:reg_file|rt_out[25] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.586     ; 1.348      ;
; 1.938 ; pipereg:IF_ID|out1[19]              ; RegModule:reg_file|rt_out[15] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.590     ; 1.348      ;
; 1.951 ; pipereg:IF_ID|out1[20]              ; RegModule:reg_file|rt_out[26] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.596     ; 1.355      ;
; 1.955 ; pipereg:IF_ID|out1[17]              ; RegModule:reg_file|rt_out[31] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.613     ; 1.342      ;
; 1.969 ; pipereg:IF_ID|out1[19]              ; RegModule:reg_file|rt_out[1]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.611     ; 1.358      ;
; 1.975 ; pipereg:IF_ID|out1[20]              ; RegModule:reg_file|rt_out[25] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.589     ; 1.386      ;
; 1.993 ; pipereg:IF_ID|out1[20]              ; RegModule:reg_file|rt_out[18] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.601     ; 1.392      ;
; 1.995 ; pipereg:IF_ID|out1[20]              ; RegModule:reg_file|rt_out[2]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.611     ; 1.384      ;
; 2.003 ; pipereg:IF_ID|out1[17]              ; RegModule:reg_file|rt_out[22] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.608     ; 1.395      ;
; 2.008 ; pipereg:IF_ID|out1[20]              ; RegModule:reg_file|rt_out[11] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.614     ; 1.394      ;
; 2.017 ; pipereg:IF_ID|out1[19]              ; RegModule:reg_file|rt_out[21] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.606     ; 1.411      ;
; 2.026 ; pipereg:IF_ID|out1[20]              ; RegModule:reg_file|rt_out[16] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.613     ; 1.413      ;
; 2.044 ; pipereg:IF_ID|out1[18]              ; RegModule:reg_file|rt_out[12] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.601     ; 1.443      ;
; 2.051 ; pipereg:IF_ID|out1[17]              ; RegModule:reg_file|rt_out[19] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.606     ; 1.445      ;
; 2.051 ; pipereg:IF_ID|out1[17]              ; RegModule:reg_file|rt_out[14] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.610     ; 1.441      ;
; 2.054 ; pipereg:IF_ID|out1[17]              ; RegModule:reg_file|rt_out[17] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.604     ; 1.450      ;
; 2.067 ; RegModule:reg_file|register[23][28] ; RegModule:reg_file|rt_out[28] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; -0.500       ; -0.609     ; 0.958      ;
; 2.072 ; pipereg:IF_ID|out1[18]              ; RegModule:reg_file|rt_out[23] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.584     ; 1.488      ;
; 2.073 ; pipereg:IF_ID|out1[16]              ; RegModule:reg_file|rt_out[14] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.616     ; 1.457      ;
; 2.083 ; pipereg:IF_ID|out1[18]              ; RegModule:reg_file|rt_out[29] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.612     ; 1.471      ;
; 2.084 ; pipereg:IF_ID|out1[16]              ; RegModule:reg_file|rt_out[16] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.616     ; 1.468      ;
; 2.087 ; RegModule:reg_file|register[25][19] ; RegModule:reg_file|rt_out[19] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; -0.500       ; -0.596     ; 0.991      ;
; 2.088 ; pipereg:IF_ID|out1[20]              ; RegModule:reg_file|rt_out[0]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.635     ; 1.453      ;
; 2.088 ; pipereg:IF_ID|out1[16]              ; RegModule:reg_file|rt_out[30] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.631     ; 1.457      ;
; 2.089 ; RegModule:reg_file|register[1][14]  ; RegModule:reg_file|rt_out[14] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; -0.500       ; -0.604     ; 0.985      ;
; 2.094 ; RegModule:reg_file|register[25][15] ; RegModule:reg_file|rt_out[15] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; -0.500       ; -0.609     ; 0.985      ;
; 2.097 ; pipereg:IF_ID|out1[17]              ; RegModule:reg_file|rt_out[29] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.613     ; 1.484      ;
; 2.102 ; pipereg:IF_ID|out1[19]              ; RegModule:reg_file|rt_out[24] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.594     ; 1.508      ;
; 2.102 ; pipereg:IF_ID|out1[16]              ; RegModule:reg_file|rt_out[0]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.638     ; 1.464      ;
; 2.110 ; pipereg:IF_ID|out1[18]              ; RegModule:reg_file|rt_out[6]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.603     ; 1.507      ;
; 2.128 ; pipereg:IF_ID|out1[16]              ; RegModule:reg_file|rt_out[21] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.613     ; 1.515      ;
; 2.130 ; pipereg:IF_ID|out1[19]              ; RegModule:reg_file|rt_out[18] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.597     ; 1.533      ;
; 2.134 ; pipereg:IF_ID|out1[18]              ; RegModule:reg_file|rt_out[20] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.587     ; 1.547      ;
; 2.136 ; RegModule:reg_file|register[25][17] ; RegModule:reg_file|rt_out[17] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; -0.500       ; -0.594     ; 1.042      ;
; 2.139 ; RegModule:reg_file|register[3][24]  ; RegModule:reg_file|rt_out[24] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; -0.500       ; -0.609     ; 1.030      ;
; 2.139 ; pipereg:IF_ID|out1[17]              ; RegModule:reg_file|rt_out[18] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.598     ; 1.541      ;
; 2.140 ; pipereg:IF_ID|out1[17]              ; RegModule:reg_file|rt_out[11] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.611     ; 1.529      ;
; 2.143 ; RegModule:reg_file|register[24][22] ; RegModule:reg_file|rt_out[22] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; -0.500       ; -0.605     ; 1.038      ;
; 2.143 ; pipereg:IF_ID|out1[19]              ; RegModule:reg_file|rt_out[29] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.612     ; 1.531      ;
; 2.146 ; pipereg:IF_ID|out1[19]              ; RegModule:reg_file|rt_out[7]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.625     ; 1.521      ;
; 2.151 ; pipereg:IF_ID|out1[20]              ; RegModule:reg_file|rt_out[8]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.603     ; 1.548      ;
; 2.154 ; pipereg:IF_ID|out1[19]              ; RegModule:reg_file|rt_out[9]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.589     ; 1.565      ;
; 2.155 ; pipereg:IF_ID|out1[17]              ; RegModule:reg_file|rt_out[15] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.591     ; 1.564      ;
; 2.161 ; pipereg:IF_ID|out1[17]              ; RegModule:reg_file|rt_out[30] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.625     ; 1.536      ;
; 2.172 ; pipereg:IF_ID|out1[20]              ; RegModule:reg_file|rt_out[9]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.593     ; 1.579      ;
; 2.173 ; pipereg:IF_ID|out1[18]              ; RegModule:reg_file|rt_out[25] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.585     ; 1.588      ;
; 2.187 ; pipereg:IF_ID|out1[17]              ; RegModule:reg_file|rt_out[13] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.612     ; 1.575      ;
; 2.193 ; RegModule:reg_file|register[25][23] ; RegModule:reg_file|rt_out[23] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; -0.500       ; -0.604     ; 1.089      ;
; 2.198 ; pipereg:IF_ID|out1[16]              ; RegModule:reg_file|rt_out[25] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.592     ; 1.606      ;
; 2.199 ; pipereg:IF_ID|out1[17]              ; RegModule:reg_file|rt_out[5]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.599     ; 1.600      ;
; 2.200 ; pipereg:IF_ID|out1[19]              ; RegModule:reg_file|rt_out[31] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.612     ; 1.588      ;
; 2.202 ; RegModule:reg_file|register[25][5]  ; RegModule:reg_file|rt_out[5]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; -0.500       ; -0.608     ; 1.094      ;
; 2.202 ; pipereg:IF_ID|out1[18]              ; RegModule:reg_file|rt_out[4]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.598     ; 1.604      ;
; 2.202 ; pipereg:IF_ID|out1[19]              ; RegModule:reg_file|rt_out[17] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.603     ; 1.599      ;
; 2.205 ; RegModule:reg_file|register[25][7]  ; RegModule:reg_file|rt_out[7]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; -0.500       ; -0.611     ; 1.094      ;
; 2.206 ; pipereg:IF_ID|out1[19]              ; RegModule:reg_file|rt_out[28] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.593     ; 1.613      ;
; 2.206 ; pipereg:IF_ID|out1[16]              ; RegModule:reg_file|rt_out[19] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.612     ; 1.594      ;
; 2.206 ; pipereg:IF_ID|out1[18]              ; RegModule:reg_file|rt_out[31] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.612     ; 1.594      ;
; 2.207 ; RegModule:reg_file|register[30][15] ; RegModule:reg_file|rt_out[15] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; -0.500       ; -0.596     ; 1.111      ;
; 2.207 ; pipereg:IF_ID|out1[19]              ; RegModule:reg_file|rt_out[19] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.605     ; 1.602      ;
; 2.209 ; pipereg:IF_ID|out1[18]              ; RegModule:reg_file|rt_out[14] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.609     ; 1.600      ;
; 2.210 ; pipereg:IF_ID|out1[19]              ; RegModule:reg_file|rt_out[12] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.601     ; 1.609      ;
; 2.219 ; pipereg:IF_ID|out1[18]              ; RegModule:reg_file|rt_out[22] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.607     ; 1.612      ;
; 2.219 ; pipereg:IF_ID|out1[17]              ; RegModule:reg_file|rt_out[1]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.612     ; 1.607      ;
; 2.220 ; pipereg:IF_ID|out1[20]              ; RegModule:reg_file|rt_out[7]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.629     ; 1.591      ;
; 2.221 ; pipereg:IF_ID|out1[18]              ; RegModule:reg_file|rt_out[2]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.607     ; 1.614      ;
; 2.228 ; pipereg:IF_ID|out1[20]              ; RegModule:reg_file|rt_out[23] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.588     ; 1.640      ;
; 2.231 ; pipereg:IF_ID|out1[17]              ; RegModule:reg_file|rt_out[0]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.632     ; 1.599      ;
; 2.233 ; RegModule:reg_file|register[25][3]  ; RegModule:reg_file|rt_out[3]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; -0.500       ; -0.613     ; 1.120      ;
; 2.233 ; pipereg:IF_ID|out1[19]              ; RegModule:reg_file|rt_out[22] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.607     ; 1.626      ;
; 2.236 ; RegModule:reg_file|register[3][6]   ; RegModule:reg_file|rt_out[6]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; -0.500       ; -0.608     ; 1.128      ;
; 2.244 ; RegModule:reg_file|register[27][17] ; RegModule:reg_file|rt_out[17] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; -0.500       ; -0.594     ; 1.150      ;
; 2.252 ; pipereg:IF_ID|out1[17]              ; RegModule:reg_file|rt_out[7]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.626     ; 1.626      ;
; 2.253 ; RegModule:reg_file|register[3][8]   ; RegModule:reg_file|rt_out[8]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; -0.500       ; -0.608     ; 1.145      ;
; 2.254 ; pipereg:IF_ID|out1[18]              ; RegModule:reg_file|rt_out[18] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.597     ; 1.657      ;
; 2.257 ; pipereg:IF_ID|out1[16]              ; RegModule:reg_file|rt_out[2]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.614     ; 1.643      ;
; 2.258 ; pipereg:IF_ID|out1[20]              ; RegModule:reg_file|rt_out[15] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.594     ; 1.664      ;
; 2.260 ; RegModule:reg_file|register[25][11] ; RegModule:reg_file|rt_out[11] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; -0.500       ; -0.609     ; 1.151      ;
; 2.263 ; pipereg:IF_ID|out1[16]              ; RegModule:reg_file|rt_out[12] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.608     ; 1.655      ;
; 2.266 ; RegModule:reg_file|register[25][1]  ; RegModule:reg_file|rt_out[1]  ; KEY[1]       ; pipereg:IF_ID|out1[0] ; -0.500       ; -0.606     ; 1.160      ;
; 2.267 ; RegModule:reg_file|register[25][25] ; RegModule:reg_file|rt_out[25] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; -0.500       ; -0.605     ; 1.162      ;
; 2.271 ; pipereg:IF_ID|out1[18]              ; RegModule:reg_file|rt_out[26] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.592     ; 1.679      ;
; 2.271 ; pipereg:IF_ID|out1[17]              ; RegModule:reg_file|rt_out[27] ; KEY[1]       ; pipereg:IF_ID|out1[0] ; 0.000        ; -0.597     ; 1.674      ;
+-------+-------------------------------------+-------------------------------+--------------+-----------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'KEY[1]'                                                                                                                                                          ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                                                                          ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~portb_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~portb_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~portb_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~portb_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~portb_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~portb_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~portb_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~portb_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~portb_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a0~portb_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a10~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a10~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a11~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a11~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a12~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a12~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a12~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a12~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a12~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a12~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a12~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a12~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a12~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a12~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a12~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a12~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a12~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a12~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a12~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a12~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a12~porta_address_reg8 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a12~porta_address_reg8 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a12~porta_address_reg9 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a12~porta_address_reg9 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a12~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a12~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a12~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a12~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a12~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a12~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a12~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a12~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_u092:auto_generated|ram_block1a12~porta_memory_reg0  ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_50'                                                                                            ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                            ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CHAR_COUNT[0]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CHAR_COUNT[0]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CHAR_COUNT[1]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CHAR_COUNT[1]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CHAR_COUNT[2]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CHAR_COUNT[2]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CHAR_COUNT[3]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CHAR_COUNT[3]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CHAR_COUNT[4]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CHAR_COUNT[4]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_400HZ_Enable           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_400HZ_Enable           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[10]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[10]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[11]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[11]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[12]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[12]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[13]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[13]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[14]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[14]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[15]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[15]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[16]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[16]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[17]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[17]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[18]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[18]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[19]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[19]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[3]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[3]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[4]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[4]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[5]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[5]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[6]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[6]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[7]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[7]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[8]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[8]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[9]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[9]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[2]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[3]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[3]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[4]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[4]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[5]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[5]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[6]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[6]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[7]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[7]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|LCD_EN                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|LCD_EN                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|LCD_RS                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|LCD_RS                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.DISPLAY_CLEAR ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.DISPLAY_CLEAR ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.DISPLAY_OFF   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.DISPLAY_OFF   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.DISPLAY_ON    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.DISPLAY_ON    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.FUNC_SET      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.FUNC_SET      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.LINE2         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.LINE2         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.MODE_SET      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.MODE_SET      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.Print_String  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.Print_String  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.RESET2        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.RESET2        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.RESET3        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.RESET3        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.RETURN_HOME   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.RETURN_HOME   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|state.DISPLAY_CLEAR        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|state.DISPLAY_CLEAR        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|state.DISPLAY_OFF          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|state.DISPLAY_OFF          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|state.DISPLAY_ON           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|state.DISPLAY_ON           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|state.DROP_LCD_EN          ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'SW[15]'                                                                                           ;
+--------+--------------+----------------+------------------+--------+------------+--------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                           ;
+--------+--------------+----------------+------------------+--------+------------+--------------------------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; SW[15] ; Rise       ; SW[15]                                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; SW[15]|combout                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; SW[15]|combout                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; addtoled:variableadd_selector|addout[0]          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; addtoled:variableadd_selector|addout[0]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; addtoled:variableadd_selector|addout[1]          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; addtoled:variableadd_selector|addout[1]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; addtoled:variableadd_selector|addout[2]          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; addtoled:variableadd_selector|addout[2]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; addtoled:variableadd_selector|addout[3]          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; addtoled:variableadd_selector|addout[3]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; addtoled:variableadd_selector|addout[4]          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; addtoled:variableadd_selector|addout[4]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; addtoled:variableadd_selector|addout[5]          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; addtoled:variableadd_selector|addout[5]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; addtoled:variableadd_selector|addout[6]          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; addtoled:variableadd_selector|addout[6]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; variableadd_selector|addout[0]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Fall       ; variableadd_selector|addout[0]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; variableadd_selector|addout[1]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Fall       ; variableadd_selector|addout[1]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; variableadd_selector|addout[2]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Fall       ; variableadd_selector|addout[2]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; variableadd_selector|addout[3]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Fall       ; variableadd_selector|addout[3]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; variableadd_selector|addout[4]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Fall       ; variableadd_selector|addout[4]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; variableadd_selector|addout[5]|datac             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Fall       ; variableadd_selector|addout[5]|datac             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; variableadd_selector|addout[6]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Fall       ; variableadd_selector|addout[6]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; variableadd_selector|addout[6]~2clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Fall       ; variableadd_selector|addout[6]~2clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; variableadd_selector|addout[6]~2clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Fall       ; variableadd_selector|addout[6]~2clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; variableadd_selector|addout[6]~2|combout         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Fall       ; variableadd_selector|addout[6]~2|combout         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; variableadd_selector|addout[6]~2|datad           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; variableadd_selector|addout[6]~2|datad           ;
+--------+--------------+----------------+------------------+--------+------------+--------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_div:clockdiv|clock_100Khz_reg'                                                                                     ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+--------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                             ; Clock Edge ; Target                                     ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+--------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clk_div:clockdiv|clock_10Khz_int           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clk_div:clockdiv|clock_10Khz_int           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clk_div:clockdiv|count_10Khz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clk_div:clockdiv|count_10Khz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clk_div:clockdiv|count_10Khz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clk_div:clockdiv|count_10Khz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clk_div:clockdiv|count_10Khz[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clk_div:clockdiv|count_10Khz[2]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|clock_100Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|clock_100Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|clock_100Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|clock_100Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|clock_100Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|clock_100Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|clock_10Khz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|clock_10Khz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|count_10Khz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|count_10Khz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|count_10Khz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|count_10Khz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|count_10Khz[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|count_10Khz[2]|clk                ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+--------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_div:clockdiv|clock_100hz_reg'                                                                                    ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                            ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clk_div:clockdiv|clock_10Hz_int           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clk_div:clockdiv|clock_10Hz_int           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clk_div:clockdiv|count_10hz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clk_div:clockdiv|count_10hz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clk_div:clockdiv|count_10hz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clk_div:clockdiv|count_10hz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clk_div:clockdiv|count_10hz[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clk_div:clockdiv|count_10hz[2]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|clock_100hz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|clock_100hz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|clock_100hz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|clock_100hz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|clock_100hz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|clock_100hz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|clock_10Hz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|clock_10Hz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|count_10hz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|count_10hz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|count_10hz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|count_10hz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|count_10hz[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|count_10hz[2]|clk                ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_div:clockdiv|clock_10Khz_reg'                                                                                    ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                            ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clk_div:clockdiv|clock_1Khz_int           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clk_div:clockdiv|clock_1Khz_int           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clk_div:clockdiv|count_1Khz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clk_div:clockdiv|count_1Khz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clk_div:clockdiv|count_1Khz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clk_div:clockdiv|count_1Khz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clk_div:clockdiv|count_1Khz[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clk_div:clockdiv|count_1Khz[2]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|clock_10Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|clock_10Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|clock_10Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|clock_10Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|clock_10Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|clock_10Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|clock_1Khz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|clock_1Khz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|count_1Khz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|count_1Khz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|count_1Khz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|count_1Khz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|count_1Khz[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|count_1Khz[2]|clk                ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_div:clockdiv|clock_1Khz_reg'                                                                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clk_div:clockdiv|clock_100hz_int         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clk_div:clockdiv|clock_100hz_int         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clk_div:clockdiv|count_100hz[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clk_div:clockdiv|count_100hz[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clk_div:clockdiv|count_100hz[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clk_div:clockdiv|count_100hz[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clk_div:clockdiv|count_100hz[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clk_div:clockdiv|count_100hz[2]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|clock_100hz_int|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|clock_100hz_int|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|clock_1Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|clock_1Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|clock_1Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|clock_1Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|clock_1Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|clock_1Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|count_100hz[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|count_100hz[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|count_100hz[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|count_100hz[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|count_100hz[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|count_100hz[2]|clk              ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_div:clockdiv|clock_1Mhz_reg'                                                                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clk_div:clockdiv|clock_100Khz_int        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clk_div:clockdiv|clock_100Khz_int        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clk_div:clockdiv|count_100Khz[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clk_div:clockdiv|count_100Khz[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clk_div:clockdiv|count_100Khz[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clk_div:clockdiv|count_100Khz[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clk_div:clockdiv|count_100Khz[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clk_div:clockdiv|count_100Khz[2]         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|clock_100Khz_int|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|clock_100Khz_int|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|clock_1Mhz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|clock_1Mhz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|clock_1Mhz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|clock_1Mhz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|clock_1Mhz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|clock_1Mhz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|count_100Khz[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|count_100Khz[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|count_100Khz[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|count_100Khz[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|count_100Khz[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|count_100Khz[2]|clk             ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'pipereg:IF_ID|out1[0]'                                                                                  ;
+-------+--------------+----------------+------------------+-----------------------+------------+------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                                   ;
+-------+--------------+----------------+------------------+-----------------------+------------+------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Rise       ; IF_ID|out1[0]|regout                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Rise       ; IF_ID|out1[0]|regout                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[0]             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[0]             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[10]            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[10]            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[11]            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[11]            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[12]            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[12]            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[13]            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[13]            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[14]            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[14]            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[15]            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[15]            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[16]            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[16]            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[17]            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[17]            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[18]            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[18]            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[19]            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[19]            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[1]             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[1]             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[20]            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[20]            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[21]            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[21]            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[22]            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[22]            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[23]            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[23]            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[24]            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[24]            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[25]            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[25]            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[26]            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[26]            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[27]            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[27]            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[28]            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[28]            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[29]            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[29]            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[2]             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[2]             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[30]            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[30]            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[31]            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[31]            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[3]             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[3]             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[4]             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[4]             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[5]             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[5]             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[6]             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[6]             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[7]             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[7]             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[8]             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[8]             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[9]             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; RegModule:reg_file|rt_out[9]             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; control_module|always1~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; control_module|always1~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Rise       ; control_module|always1~0|datad           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Rise       ; control_module|always1~0|datad           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; control_module|always1~1|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; control_module|always1~1|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; control_module|always1~1|datab           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; control_module|always1~1|datab           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; control_module|always1~2clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; control_module|always1~2clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; control_module|always1~2clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; control_module|always1~2clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; control_module|always1~2|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; control_module|always1~2|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; control_module|always1~2|datab           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; control_module|always1~2|datab           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; reg_file|rt_out[0]|datac                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; reg_file|rt_out[0]|datac                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; reg_file|rt_out[10]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; reg_file|rt_out[10]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; reg_file|rt_out[11]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; reg_file|rt_out[11]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; reg_file|rt_out[12]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; reg_file|rt_out[12]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; reg_file|rt_out[13]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; reg_file|rt_out[13]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; reg_file|rt_out[14]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; reg_file|rt_out[14]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; reg_file|rt_out[15]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; reg_file|rt_out[15]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; reg_file|rt_out[16]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; reg_file|rt_out[16]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[0] ; Fall       ; reg_file|rt_out[17]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[0] ; Fall       ; reg_file|rt_out[17]|datac                ;
+-------+--------------+----------------+------------------+-----------------------+------------+------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'pipereg:IF_ID|out1[26]'                                                                                  ;
+-------+--------------+----------------+------------------+------------------------+------------+------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                                   ;
+-------+--------------+----------------+------------------+------------------------+------------+------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; IF_ID|out1[26]|regout                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; IF_ID|out1[26]|regout                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[0]             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[0]             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[10]            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[10]            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[11]            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[11]            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[12]            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[12]            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[13]            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[13]            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[14]            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[14]            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[15]            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[15]            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[16]            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[16]            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[17]            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[17]            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[18]            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[18]            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[19]            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[19]            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[1]             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[1]             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[20]            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[20]            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[21]            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[21]            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[22]            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[22]            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[23]            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[23]            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[24]            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[24]            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[25]            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[25]            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[26]            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[26]            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[27]            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[27]            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[28]            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[28]            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[29]            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[29]            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[2]             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[2]             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[30]            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[30]            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[31]            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[31]            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[3]             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[3]             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[4]             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[4]             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[5]             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[5]             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[6]             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[6]             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[7]             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[7]             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[8]             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[8]             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[9]             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; RegModule:reg_file|rt_out[9]             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|always1~2clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|always1~2clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|always1~2clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|always1~2clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|always1~2|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|always1~2|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; control_module|always1~2|datad           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; control_module|always1~2|datad           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; inst9|zero|datac                         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; inst9|zero|datac                         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; inst9|zero~13|combout                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; inst9|zero~13|combout                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; inst9|zero~13|datad                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; inst9|zero~13|datad                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; reg_file|rt_out[0]|datac                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; reg_file|rt_out[0]|datac                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; reg_file|rt_out[10]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; reg_file|rt_out[10]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; reg_file|rt_out[11]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; reg_file|rt_out[11]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; reg_file|rt_out[12]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; reg_file|rt_out[12]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; reg_file|rt_out[13]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; reg_file|rt_out[13]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; reg_file|rt_out[14]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; reg_file|rt_out[14]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; reg_file|rt_out[15]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; reg_file|rt_out[15]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; reg_file|rt_out[16]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; reg_file|rt_out[16]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; reg_file|rt_out[17]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; reg_file|rt_out[17]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; reg_file|rt_out[18]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; reg_file|rt_out[18]|datac                ;
+-------+--------------+----------------+------------------+------------------------+------------+------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SW[*]     ; CLOCK_50   ; 5.998  ; 5.998  ; Rise       ; CLOCK_50        ;
;  SW[0]    ; CLOCK_50   ; 5.687  ; 5.687  ; Rise       ; CLOCK_50        ;
;  SW[1]    ; CLOCK_50   ; 5.440  ; 5.440  ; Rise       ; CLOCK_50        ;
;  SW[2]    ; CLOCK_50   ; 5.998  ; 5.998  ; Rise       ; CLOCK_50        ;
;  SW[3]    ; CLOCK_50   ; 5.462  ; 5.462  ; Rise       ; CLOCK_50        ;
;  SW[4]    ; CLOCK_50   ; 3.570  ; 3.570  ; Rise       ; CLOCK_50        ;
;  SW[15]   ; CLOCK_50   ; 3.194  ; 3.194  ; Rise       ; CLOCK_50        ;
;  SW[16]   ; CLOCK_50   ; 5.764  ; 5.764  ; Rise       ; CLOCK_50        ;
; KEY[*]    ; KEY[1]     ; 3.114  ; 3.114  ; Rise       ; KEY[1]          ;
;  KEY[0]   ; KEY[1]     ; 3.114  ; 3.114  ; Rise       ; KEY[1]          ;
; SW[*]     ; KEY[1]     ; -0.802 ; -0.802 ; Rise       ; KEY[1]          ;
;  SW[5]    ; KEY[1]     ; -1.346 ; -1.346 ; Rise       ; KEY[1]          ;
;  SW[6]    ; KEY[1]     ; -1.242 ; -1.242 ; Rise       ; KEY[1]          ;
;  SW[7]    ; KEY[1]     ; -1.046 ; -1.046 ; Rise       ; KEY[1]          ;
;  SW[8]    ; KEY[1]     ; -0.802 ; -0.802 ; Rise       ; KEY[1]          ;
;  SW[9]    ; KEY[1]     ; -1.575 ; -1.575 ; Rise       ; KEY[1]          ;
;  SW[10]   ; KEY[1]     ; -0.983 ; -0.983 ; Rise       ; KEY[1]          ;
;  SW[11]   ; KEY[1]     ; -1.432 ; -1.432 ; Rise       ; KEY[1]          ;
;  SW[12]   ; KEY[1]     ; -1.538 ; -1.538 ; Rise       ; KEY[1]          ;
; KEY[*]    ; KEY[1]     ; 3.078  ; 3.078  ; Fall       ; KEY[1]          ;
;  KEY[0]   ; KEY[1]     ; 3.078  ; 3.078  ; Fall       ; KEY[1]          ;
; SW[*]     ; SW[15]     ; 2.000  ; 2.000  ; Rise       ; SW[15]          ;
;  SW[0]    ; SW[15]     ; -0.132 ; -0.132 ; Rise       ; SW[15]          ;
;  SW[1]    ; SW[15]     ; -0.327 ; -0.327 ; Rise       ; SW[15]          ;
;  SW[2]    ; SW[15]     ; 0.542  ; 0.542  ; Rise       ; SW[15]          ;
;  SW[3]    ; SW[15]     ; 0.023  ; 0.023  ; Rise       ; SW[15]          ;
;  SW[4]    ; SW[15]     ; 0.187  ; 0.187  ; Rise       ; SW[15]          ;
;  SW[5]    ; SW[15]     ; -0.008 ; -0.008 ; Rise       ; SW[15]          ;
;  SW[6]    ; SW[15]     ; -0.483 ; -0.483 ; Rise       ; SW[15]          ;
;  SW[7]    ; SW[15]     ; 0.236  ; 0.236  ; Rise       ; SW[15]          ;
;  SW[8]    ; SW[15]     ; 0.471  ; 0.471  ; Rise       ; SW[15]          ;
;  SW[9]    ; SW[15]     ; 0.116  ; 0.116  ; Rise       ; SW[15]          ;
;  SW[10]   ; SW[15]     ; -1.224 ; -1.224 ; Rise       ; SW[15]          ;
;  SW[11]   ; SW[15]     ; -1.098 ; -1.098 ; Rise       ; SW[15]          ;
;  SW[12]   ; SW[15]     ; -1.148 ; -1.148 ; Rise       ; SW[15]          ;
;  SW[13]   ; SW[15]     ; 1.494  ; 1.494  ; Rise       ; SW[15]          ;
;  SW[14]   ; SW[15]     ; 1.400  ; 1.400  ; Rise       ; SW[15]          ;
;  SW[15]   ; SW[15]     ; -0.397 ; -0.397 ; Rise       ; SW[15]          ;
;  SW[16]   ; SW[15]     ; 2.000  ; 2.000  ; Rise       ; SW[15]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SW[*]     ; CLOCK_50   ; -1.081 ; -1.081 ; Rise       ; CLOCK_50        ;
;  SW[0]    ; CLOCK_50   ; -1.974 ; -1.974 ; Rise       ; CLOCK_50        ;
;  SW[1]    ; CLOCK_50   ; -1.893 ; -1.893 ; Rise       ; CLOCK_50        ;
;  SW[2]    ; CLOCK_50   ; -1.791 ; -1.791 ; Rise       ; CLOCK_50        ;
;  SW[3]    ; CLOCK_50   ; -2.228 ; -2.228 ; Rise       ; CLOCK_50        ;
;  SW[4]    ; CLOCK_50   ; -1.784 ; -1.784 ; Rise       ; CLOCK_50        ;
;  SW[15]   ; CLOCK_50   ; -1.081 ; -1.081 ; Rise       ; CLOCK_50        ;
;  SW[16]   ; CLOCK_50   ; -3.624 ; -3.624 ; Rise       ; CLOCK_50        ;
; KEY[*]    ; KEY[1]     ; -0.534 ; -0.534 ; Rise       ; KEY[1]          ;
;  KEY[0]   ; KEY[1]     ; -0.534 ; -0.534 ; Rise       ; KEY[1]          ;
; SW[*]     ; KEY[1]     ; 2.402  ; 2.402  ; Rise       ; KEY[1]          ;
;  SW[5]    ; KEY[1]     ; 1.834  ; 1.834  ; Rise       ; KEY[1]          ;
;  SW[6]    ; KEY[1]     ; 2.107  ; 2.107  ; Rise       ; KEY[1]          ;
;  SW[7]    ; KEY[1]     ; 1.568  ; 1.568  ; Rise       ; KEY[1]          ;
;  SW[8]    ; KEY[1]     ; 2.246  ; 2.246  ; Rise       ; KEY[1]          ;
;  SW[9]    ; KEY[1]     ; 2.187  ; 2.187  ; Rise       ; KEY[1]          ;
;  SW[10]   ; KEY[1]     ; 2.363  ; 2.363  ; Rise       ; KEY[1]          ;
;  SW[11]   ; KEY[1]     ; 2.357  ; 2.357  ; Rise       ; KEY[1]          ;
;  SW[12]   ; KEY[1]     ; 2.402  ; 2.402  ; Rise       ; KEY[1]          ;
; KEY[*]    ; KEY[1]     ; -0.484 ; -0.484 ; Fall       ; KEY[1]          ;
;  KEY[0]   ; KEY[1]     ; -0.484 ; -0.484 ; Fall       ; KEY[1]          ;
; SW[*]     ; SW[15]     ; 1.507  ; 1.507  ; Rise       ; SW[15]          ;
;  SW[0]    ; SW[15]     ; 0.403  ; 0.403  ; Rise       ; SW[15]          ;
;  SW[1]    ; SW[15]     ; 0.667  ; 0.667  ; Rise       ; SW[15]          ;
;  SW[2]    ; SW[15]     ; -0.269 ; -0.269 ; Rise       ; SW[15]          ;
;  SW[3]    ; SW[15]     ; 0.336  ; 0.336  ; Rise       ; SW[15]          ;
;  SW[4]    ; SW[15]     ; 0.172  ; 0.172  ; Rise       ; SW[15]          ;
;  SW[5]    ; SW[15]     ; 0.281  ; 0.281  ; Rise       ; SW[15]          ;
;  SW[6]    ; SW[15]     ; 0.842  ; 0.842  ; Rise       ; SW[15]          ;
;  SW[7]    ; SW[15]     ; 0.123  ; 0.123  ; Rise       ; SW[15]          ;
;  SW[8]    ; SW[15]     ; -0.071 ; -0.071 ; Rise       ; SW[15]          ;
;  SW[9]    ; SW[15]     ; 0.224  ; 0.224  ; Rise       ; SW[15]          ;
;  SW[10]   ; SW[15]     ; 1.497  ; 1.497  ; Rise       ; SW[15]          ;
;  SW[11]   ; SW[15]     ; 1.457  ; 1.457  ; Rise       ; SW[15]          ;
;  SW[12]   ; SW[15]     ; 1.507  ; 1.507  ; Rise       ; SW[15]          ;
;  SW[13]   ; SW[15]     ; -1.094 ; -1.094 ; Rise       ; SW[15]          ;
;  SW[14]   ; SW[15]     ; -1.060 ; -1.060 ; Rise       ; SW[15]          ;
;  SW[15]   ; SW[15]     ; 0.839  ; 0.839  ; Rise       ; SW[15]          ;
;  SW[16]   ; SW[15]     ; -0.723 ; -0.723 ; Rise       ; SW[15]          ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                       ;
+--------------+------------------------+-------+-------+------------+------------------------+
; Data Port    ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+--------------+------------------------+-------+-------+------------+------------------------+
; LCD_DATA[*]  ; CLOCK_50               ; 5.106 ; 5.106 ; Rise       ; CLOCK_50               ;
;  LCD_DATA[0] ; CLOCK_50               ; 5.106 ; 5.106 ; Rise       ; CLOCK_50               ;
;  LCD_DATA[1] ; CLOCK_50               ; 4.708 ; 4.708 ; Rise       ; CLOCK_50               ;
;  LCD_DATA[2] ; CLOCK_50               ; 4.942 ; 4.942 ; Rise       ; CLOCK_50               ;
;  LCD_DATA[3] ; CLOCK_50               ; 4.502 ; 4.502 ; Rise       ; CLOCK_50               ;
;  LCD_DATA[4] ; CLOCK_50               ; 4.858 ; 4.858 ; Rise       ; CLOCK_50               ;
;  LCD_DATA[5] ; CLOCK_50               ; 4.562 ; 4.562 ; Rise       ; CLOCK_50               ;
;  LCD_DATA[6] ; CLOCK_50               ; 4.570 ; 4.570 ; Rise       ; CLOCK_50               ;
;  LCD_DATA[7] ; CLOCK_50               ; 4.493 ; 4.493 ; Rise       ; CLOCK_50               ;
; LCD_EN       ; CLOCK_50               ; 4.462 ; 4.462 ; Rise       ; CLOCK_50               ;
; LCD_RS       ; CLOCK_50               ; 4.333 ; 4.333 ; Rise       ; CLOCK_50               ;
; HEX0[*]      ; KEY[1]                 ; 6.722 ; 6.722 ; Fall       ; KEY[1]                 ;
;  HEX0[0]     ; KEY[1]                 ; 6.722 ; 6.722 ; Fall       ; KEY[1]                 ;
;  HEX0[1]     ; KEY[1]                 ; 6.683 ; 6.683 ; Fall       ; KEY[1]                 ;
;  HEX0[2]     ; KEY[1]                 ; 6.697 ; 6.697 ; Fall       ; KEY[1]                 ;
;  HEX0[3]     ; KEY[1]                 ; 6.599 ; 6.599 ; Fall       ; KEY[1]                 ;
;  HEX0[4]     ; KEY[1]                 ; 6.599 ; 6.599 ; Fall       ; KEY[1]                 ;
;  HEX0[5]     ; KEY[1]                 ; 6.590 ; 6.590 ; Fall       ; KEY[1]                 ;
;  HEX0[6]     ; KEY[1]                 ; 6.584 ; 6.584 ; Fall       ; KEY[1]                 ;
; HEX1[*]      ; KEY[1]                 ; 5.908 ; 5.908 ; Fall       ; KEY[1]                 ;
;  HEX1[0]     ; KEY[1]                 ; 5.899 ; 5.899 ; Fall       ; KEY[1]                 ;
;  HEX1[1]     ; KEY[1]                 ; 5.908 ; 5.908 ; Fall       ; KEY[1]                 ;
;  HEX1[2]     ; KEY[1]                 ; 5.782 ; 5.782 ; Fall       ; KEY[1]                 ;
;  HEX1[3]     ; KEY[1]                 ; 5.755 ; 5.755 ; Fall       ; KEY[1]                 ;
;  HEX1[4]     ; KEY[1]                 ; 5.751 ; 5.751 ; Fall       ; KEY[1]                 ;
;  HEX1[5]     ; KEY[1]                 ; 5.644 ; 5.644 ; Fall       ; KEY[1]                 ;
;  HEX1[6]     ; KEY[1]                 ; 5.684 ; 5.684 ; Fall       ; KEY[1]                 ;
; HEX2[*]      ; KEY[1]                 ; 5.934 ; 5.934 ; Fall       ; KEY[1]                 ;
;  HEX2[0]     ; KEY[1]                 ; 5.847 ; 5.847 ; Fall       ; KEY[1]                 ;
;  HEX2[1]     ; KEY[1]                 ; 5.746 ; 5.746 ; Fall       ; KEY[1]                 ;
;  HEX2[2]     ; KEY[1]                 ; 5.814 ; 5.814 ; Fall       ; KEY[1]                 ;
;  HEX2[3]     ; KEY[1]                 ; 5.795 ; 5.795 ; Fall       ; KEY[1]                 ;
;  HEX2[4]     ; KEY[1]                 ; 5.875 ; 5.875 ; Fall       ; KEY[1]                 ;
;  HEX2[5]     ; KEY[1]                 ; 5.934 ; 5.934 ; Fall       ; KEY[1]                 ;
;  HEX2[6]     ; KEY[1]                 ; 5.891 ; 5.891 ; Fall       ; KEY[1]                 ;
; HEX3[*]      ; KEY[1]                 ; 5.838 ; 5.838 ; Fall       ; KEY[1]                 ;
;  HEX3[0]     ; KEY[1]                 ; 5.838 ; 5.838 ; Fall       ; KEY[1]                 ;
;  HEX3[1]     ; KEY[1]                 ; 5.727 ; 5.727 ; Fall       ; KEY[1]                 ;
;  HEX3[2]     ; KEY[1]                 ; 5.748 ; 5.748 ; Fall       ; KEY[1]                 ;
;  HEX3[3]     ; KEY[1]                 ; 5.724 ; 5.724 ; Fall       ; KEY[1]                 ;
;  HEX3[4]     ; KEY[1]                 ; 5.750 ; 5.750 ; Fall       ; KEY[1]                 ;
;  HEX3[5]     ; KEY[1]                 ; 5.815 ; 5.815 ; Fall       ; KEY[1]                 ;
;  HEX3[6]     ; KEY[1]                 ; 5.831 ; 5.831 ; Fall       ; KEY[1]                 ;
; HEX4[*]      ; KEY[1]                 ; 6.799 ; 6.799 ; Fall       ; KEY[1]                 ;
;  HEX4[0]     ; KEY[1]                 ; 6.789 ; 6.789 ; Fall       ; KEY[1]                 ;
;  HEX4[1]     ; KEY[1]                 ; 6.799 ; 6.799 ; Fall       ; KEY[1]                 ;
;  HEX4[2]     ; KEY[1]                 ; 6.675 ; 6.675 ; Fall       ; KEY[1]                 ;
;  HEX4[3]     ; KEY[1]                 ; 6.652 ; 6.652 ; Fall       ; KEY[1]                 ;
;  HEX4[4]     ; KEY[1]                 ; 6.668 ; 6.668 ; Fall       ; KEY[1]                 ;
;  HEX4[5]     ; KEY[1]                 ; 6.667 ; 6.667 ; Fall       ; KEY[1]                 ;
;  HEX4[6]     ; KEY[1]                 ; 6.665 ; 6.665 ; Fall       ; KEY[1]                 ;
; HEX5[*]      ; KEY[1]                 ; 6.616 ; 6.616 ; Fall       ; KEY[1]                 ;
;  HEX5[0]     ; KEY[1]                 ; 6.616 ; 6.616 ; Fall       ; KEY[1]                 ;
;  HEX5[1]     ; KEY[1]                 ; 6.580 ; 6.580 ; Fall       ; KEY[1]                 ;
;  HEX5[2]     ; KEY[1]                 ; 6.446 ; 6.446 ; Fall       ; KEY[1]                 ;
;  HEX5[3]     ; KEY[1]                 ; 6.481 ; 6.481 ; Fall       ; KEY[1]                 ;
;  HEX5[4]     ; KEY[1]                 ; 6.456 ; 6.456 ; Fall       ; KEY[1]                 ;
;  HEX5[5]     ; KEY[1]                 ; 6.459 ; 6.459 ; Fall       ; KEY[1]                 ;
;  HEX5[6]     ; KEY[1]                 ; 6.472 ; 6.472 ; Fall       ; KEY[1]                 ;
; LEDG[*]      ; KEY[1]                 ; 9.211 ; 9.211 ; Fall       ; KEY[1]                 ;
;  LEDG[1]     ; KEY[1]                 ; 9.211 ; 9.211 ; Fall       ; KEY[1]                 ;
;  LEDG[2]     ; KEY[1]                 ; 7.255 ; 7.255 ; Fall       ; KEY[1]                 ;
;  LEDG[3]     ; KEY[1]                 ; 7.564 ; 7.564 ; Fall       ; KEY[1]                 ;
;  LEDG[4]     ; KEY[1]                 ; 6.610 ; 6.610 ; Fall       ; KEY[1]                 ;
;  LEDG[5]     ; KEY[1]                 ; 6.946 ; 6.946 ; Fall       ; KEY[1]                 ;
;  LEDG[6]     ; KEY[1]                 ; 6.543 ; 6.543 ; Fall       ; KEY[1]                 ;
;  LEDG[7]     ; KEY[1]                 ; 6.879 ; 6.879 ; Fall       ; KEY[1]                 ;
; LEDR[*]      ; KEY[1]                 ; 7.781 ; 7.781 ; Fall       ; KEY[1]                 ;
;  LEDR[11]    ; KEY[1]                 ; 7.624 ; 7.624 ; Fall       ; KEY[1]                 ;
;  LEDR[12]    ; KEY[1]                 ; 7.776 ; 7.776 ; Fall       ; KEY[1]                 ;
;  LEDR[13]    ; KEY[1]                 ; 6.792 ; 6.792 ; Fall       ; KEY[1]                 ;
;  LEDR[14]    ; KEY[1]                 ; 7.781 ; 7.781 ; Fall       ; KEY[1]                 ;
; HEX6[*]      ; SW[15]                 ; 6.246 ; 6.246 ; Rise       ; SW[15]                 ;
;  HEX6[0]     ; SW[15]                 ; 5.908 ; 5.908 ; Rise       ; SW[15]                 ;
;  HEX6[1]     ; SW[15]                 ; 5.912 ; 5.912 ; Rise       ; SW[15]                 ;
;  HEX6[2]     ; SW[15]                 ; 5.911 ; 5.911 ; Rise       ; SW[15]                 ;
;  HEX6[3]     ; SW[15]                 ; 6.246 ; 6.246 ; Rise       ; SW[15]                 ;
;  HEX6[4]     ; SW[15]                 ; 6.229 ; 6.229 ; Rise       ; SW[15]                 ;
;  HEX6[5]     ; SW[15]                 ; 6.171 ; 6.171 ; Rise       ; SW[15]                 ;
;  HEX6[6]     ; SW[15]                 ; 6.170 ; 6.170 ; Rise       ; SW[15]                 ;
; HEX7[*]      ; SW[15]                 ; 5.883 ; 5.883 ; Rise       ; SW[15]                 ;
;  HEX7[0]     ; SW[15]                 ; 5.732 ; 5.732 ; Rise       ; SW[15]                 ;
;  HEX7[1]     ; SW[15]                 ; 5.735 ; 5.735 ; Rise       ; SW[15]                 ;
;  HEX7[2]     ; SW[15]                 ; 5.716 ; 5.716 ; Rise       ; SW[15]                 ;
;  HEX7[3]     ; SW[15]                 ; 5.702 ; 5.702 ; Rise       ; SW[15]                 ;
;  HEX7[4]     ; SW[15]                 ; 5.703 ; 5.703 ; Rise       ; SW[15]                 ;
;  HEX7[5]     ; SW[15]                 ; 5.883 ; 5.883 ; Rise       ; SW[15]                 ;
;  HEX7[6]     ; SW[15]                 ; 5.859 ; 5.859 ; Rise       ; SW[15]                 ;
; LEDR[*]      ; SW[15]                 ; 4.328 ; 4.328 ; Rise       ; SW[15]                 ;
;  LEDR[15]    ; SW[15]                 ; 4.328 ; 4.328 ; Rise       ; SW[15]                 ;
; LEDR[*]      ; SW[15]                 ; 4.328 ; 4.328 ; Fall       ; SW[15]                 ;
;  LEDR[15]    ; SW[15]                 ; 4.328 ; 4.328 ; Fall       ; SW[15]                 ;
; LEDG[*]      ; pipereg:IF_ID|out1[26] ; 4.873 ; 4.819 ; Rise       ; pipereg:IF_ID|out1[26] ;
;  LEDG[1]     ; pipereg:IF_ID|out1[26] ;       ; 4.819 ; Rise       ; pipereg:IF_ID|out1[26] ;
;  LEDG[3]     ; pipereg:IF_ID|out1[26] ; 4.873 ;       ; Rise       ; pipereg:IF_ID|out1[26] ;
; LEDG[*]      ; pipereg:IF_ID|out1[26] ; 4.819 ; 4.873 ; Fall       ; pipereg:IF_ID|out1[26] ;
;  LEDG[1]     ; pipereg:IF_ID|out1[26] ; 4.819 ;       ; Fall       ; pipereg:IF_ID|out1[26] ;
;  LEDG[3]     ; pipereg:IF_ID|out1[26] ;       ; 4.873 ; Fall       ; pipereg:IF_ID|out1[26] ;
+--------------+------------------------+-------+-------+------------+------------------------+


+---------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                               ;
+--------------+------------------------+-------+-------+------------+------------------------+
; Data Port    ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+--------------+------------------------+-------+-------+------------+------------------------+
; LCD_DATA[*]  ; CLOCK_50               ; 4.493 ; 4.493 ; Rise       ; CLOCK_50               ;
;  LCD_DATA[0] ; CLOCK_50               ; 5.106 ; 5.106 ; Rise       ; CLOCK_50               ;
;  LCD_DATA[1] ; CLOCK_50               ; 4.708 ; 4.708 ; Rise       ; CLOCK_50               ;
;  LCD_DATA[2] ; CLOCK_50               ; 4.942 ; 4.942 ; Rise       ; CLOCK_50               ;
;  LCD_DATA[3] ; CLOCK_50               ; 4.502 ; 4.502 ; Rise       ; CLOCK_50               ;
;  LCD_DATA[4] ; CLOCK_50               ; 4.858 ; 4.858 ; Rise       ; CLOCK_50               ;
;  LCD_DATA[5] ; CLOCK_50               ; 4.562 ; 4.562 ; Rise       ; CLOCK_50               ;
;  LCD_DATA[6] ; CLOCK_50               ; 4.570 ; 4.570 ; Rise       ; CLOCK_50               ;
;  LCD_DATA[7] ; CLOCK_50               ; 4.493 ; 4.493 ; Rise       ; CLOCK_50               ;
; LCD_EN       ; CLOCK_50               ; 4.462 ; 4.462 ; Rise       ; CLOCK_50               ;
; LCD_RS       ; CLOCK_50               ; 4.333 ; 4.333 ; Rise       ; CLOCK_50               ;
; HEX0[*]      ; KEY[1]                 ; 6.458 ; 6.458 ; Fall       ; KEY[1]                 ;
;  HEX0[0]     ; KEY[1]                 ; 6.591 ; 6.591 ; Fall       ; KEY[1]                 ;
;  HEX0[1]     ; KEY[1]                 ; 6.557 ; 6.557 ; Fall       ; KEY[1]                 ;
;  HEX0[2]     ; KEY[1]                 ; 6.573 ; 6.573 ; Fall       ; KEY[1]                 ;
;  HEX0[3]     ; KEY[1]                 ; 6.472 ; 6.472 ; Fall       ; KEY[1]                 ;
;  HEX0[4]     ; KEY[1]                 ; 6.471 ; 6.471 ; Fall       ; KEY[1]                 ;
;  HEX0[5]     ; KEY[1]                 ; 6.464 ; 6.464 ; Fall       ; KEY[1]                 ;
;  HEX0[6]     ; KEY[1]                 ; 6.458 ; 6.458 ; Fall       ; KEY[1]                 ;
; HEX1[*]      ; KEY[1]                 ; 5.405 ; 5.405 ; Fall       ; KEY[1]                 ;
;  HEX1[0]     ; KEY[1]                 ; 5.662 ; 5.662 ; Fall       ; KEY[1]                 ;
;  HEX1[1]     ; KEY[1]                 ; 5.671 ; 5.671 ; Fall       ; KEY[1]                 ;
;  HEX1[2]     ; KEY[1]                 ; 5.543 ; 5.543 ; Fall       ; KEY[1]                 ;
;  HEX1[3]     ; KEY[1]                 ; 5.520 ; 5.520 ; Fall       ; KEY[1]                 ;
;  HEX1[4]     ; KEY[1]                 ; 5.515 ; 5.515 ; Fall       ; KEY[1]                 ;
;  HEX1[5]     ; KEY[1]                 ; 5.405 ; 5.405 ; Fall       ; KEY[1]                 ;
;  HEX1[6]     ; KEY[1]                 ; 5.449 ; 5.449 ; Fall       ; KEY[1]                 ;
; HEX2[*]      ; KEY[1]                 ; 5.544 ; 5.544 ; Fall       ; KEY[1]                 ;
;  HEX2[0]     ; KEY[1]                 ; 5.647 ; 5.647 ; Fall       ; KEY[1]                 ;
;  HEX2[1]     ; KEY[1]                 ; 5.544 ; 5.544 ; Fall       ; KEY[1]                 ;
;  HEX2[2]     ; KEY[1]                 ; 5.609 ; 5.609 ; Fall       ; KEY[1]                 ;
;  HEX2[3]     ; KEY[1]                 ; 5.593 ; 5.593 ; Fall       ; KEY[1]                 ;
;  HEX2[4]     ; KEY[1]                 ; 5.671 ; 5.671 ; Fall       ; KEY[1]                 ;
;  HEX2[5]     ; KEY[1]                 ; 5.722 ; 5.722 ; Fall       ; KEY[1]                 ;
;  HEX2[6]     ; KEY[1]                 ; 5.688 ; 5.688 ; Fall       ; KEY[1]                 ;
; HEX3[*]      ; KEY[1]                 ; 5.579 ; 5.579 ; Fall       ; KEY[1]                 ;
;  HEX3[0]     ; KEY[1]                 ; 5.686 ; 5.686 ; Fall       ; KEY[1]                 ;
;  HEX3[1]     ; KEY[1]                 ; 5.582 ; 5.582 ; Fall       ; KEY[1]                 ;
;  HEX3[2]     ; KEY[1]                 ; 5.603 ; 5.603 ; Fall       ; KEY[1]                 ;
;  HEX3[3]     ; KEY[1]                 ; 5.579 ; 5.579 ; Fall       ; KEY[1]                 ;
;  HEX3[4]     ; KEY[1]                 ; 5.601 ; 5.601 ; Fall       ; KEY[1]                 ;
;  HEX3[5]     ; KEY[1]                 ; 5.671 ; 5.671 ; Fall       ; KEY[1]                 ;
;  HEX3[6]     ; KEY[1]                 ; 5.685 ; 5.685 ; Fall       ; KEY[1]                 ;
; HEX4[*]      ; KEY[1]                 ; 6.495 ; 6.495 ; Fall       ; KEY[1]                 ;
;  HEX4[0]     ; KEY[1]                 ; 6.630 ; 6.630 ; Fall       ; KEY[1]                 ;
;  HEX4[1]     ; KEY[1]                 ; 6.637 ; 6.637 ; Fall       ; KEY[1]                 ;
;  HEX4[2]     ; KEY[1]                 ; 6.516 ; 6.516 ; Fall       ; KEY[1]                 ;
;  HEX4[3]     ; KEY[1]                 ; 6.495 ; 6.495 ; Fall       ; KEY[1]                 ;
;  HEX4[4]     ; KEY[1]                 ; 6.510 ; 6.510 ; Fall       ; KEY[1]                 ;
;  HEX4[5]     ; KEY[1]                 ; 6.508 ; 6.508 ; Fall       ; KEY[1]                 ;
;  HEX4[6]     ; KEY[1]                 ; 6.503 ; 6.503 ; Fall       ; KEY[1]                 ;
; HEX5[*]      ; KEY[1]                 ; 6.078 ; 6.078 ; Fall       ; KEY[1]                 ;
;  HEX5[0]     ; KEY[1]                 ; 6.249 ; 6.249 ; Fall       ; KEY[1]                 ;
;  HEX5[1]     ; KEY[1]                 ; 6.213 ; 6.213 ; Fall       ; KEY[1]                 ;
;  HEX5[2]     ; KEY[1]                 ; 6.078 ; 6.078 ; Fall       ; KEY[1]                 ;
;  HEX5[3]     ; KEY[1]                 ; 6.115 ; 6.115 ; Fall       ; KEY[1]                 ;
;  HEX5[4]     ; KEY[1]                 ; 6.088 ; 6.088 ; Fall       ; KEY[1]                 ;
;  HEX5[5]     ; KEY[1]                 ; 6.092 ; 6.092 ; Fall       ; KEY[1]                 ;
;  HEX5[6]     ; KEY[1]                 ; 6.104 ; 6.104 ; Fall       ; KEY[1]                 ;
; LEDG[*]      ; KEY[1]                 ; 6.370 ; 6.370 ; Fall       ; KEY[1]                 ;
;  LEDG[1]     ; KEY[1]                 ; 6.682 ; 6.682 ; Fall       ; KEY[1]                 ;
;  LEDG[2]     ; KEY[1]                 ; 7.255 ; 7.255 ; Fall       ; KEY[1]                 ;
;  LEDG[3]     ; KEY[1]                 ; 6.713 ; 6.713 ; Fall       ; KEY[1]                 ;
;  LEDG[4]     ; KEY[1]                 ; 6.610 ; 6.610 ; Fall       ; KEY[1]                 ;
;  LEDG[5]     ; KEY[1]                 ; 6.946 ; 6.946 ; Fall       ; KEY[1]                 ;
;  LEDG[6]     ; KEY[1]                 ; 6.543 ; 6.543 ; Fall       ; KEY[1]                 ;
;  LEDG[7]     ; KEY[1]                 ; 6.370 ; 6.370 ; Fall       ; KEY[1]                 ;
; LEDR[*]      ; KEY[1]                 ; 6.364 ; 6.364 ; Fall       ; KEY[1]                 ;
;  LEDR[11]    ; KEY[1]                 ; 6.974 ; 6.974 ; Fall       ; KEY[1]                 ;
;  LEDR[12]    ; KEY[1]                 ; 6.605 ; 6.605 ; Fall       ; KEY[1]                 ;
;  LEDR[13]    ; KEY[1]                 ; 6.364 ; 6.364 ; Fall       ; KEY[1]                 ;
;  LEDR[14]    ; KEY[1]                 ; 6.755 ; 6.755 ; Fall       ; KEY[1]                 ;
; HEX6[*]      ; SW[15]                 ; 5.647 ; 5.647 ; Rise       ; SW[15]                 ;
;  HEX6[0]     ; SW[15]                 ; 5.647 ; 5.647 ; Rise       ; SW[15]                 ;
;  HEX6[1]     ; SW[15]                 ; 5.651 ; 5.651 ; Rise       ; SW[15]                 ;
;  HEX6[2]     ; SW[15]                 ; 5.655 ; 5.655 ; Rise       ; SW[15]                 ;
;  HEX6[3]     ; SW[15]                 ; 5.987 ; 5.987 ; Rise       ; SW[15]                 ;
;  HEX6[4]     ; SW[15]                 ; 5.968 ; 5.968 ; Rise       ; SW[15]                 ;
;  HEX6[5]     ; SW[15]                 ; 5.915 ; 5.915 ; Rise       ; SW[15]                 ;
;  HEX6[6]     ; SW[15]                 ; 5.909 ; 5.909 ; Rise       ; SW[15]                 ;
; HEX7[*]      ; SW[15]                 ; 5.593 ; 5.593 ; Rise       ; SW[15]                 ;
;  HEX7[0]     ; SW[15]                 ; 5.623 ; 5.623 ; Rise       ; SW[15]                 ;
;  HEX7[1]     ; SW[15]                 ; 5.628 ; 5.628 ; Rise       ; SW[15]                 ;
;  HEX7[2]     ; SW[15]                 ; 5.601 ; 5.601 ; Rise       ; SW[15]                 ;
;  HEX7[3]     ; SW[15]                 ; 5.593 ; 5.593 ; Rise       ; SW[15]                 ;
;  HEX7[4]     ; SW[15]                 ; 5.595 ; 5.595 ; Rise       ; SW[15]                 ;
;  HEX7[5]     ; SW[15]                 ; 5.775 ; 5.775 ; Rise       ; SW[15]                 ;
;  HEX7[6]     ; SW[15]                 ; 5.751 ; 5.751 ; Rise       ; SW[15]                 ;
; LEDR[*]      ; SW[15]                 ; 4.328 ; 4.328 ; Rise       ; SW[15]                 ;
;  LEDR[15]    ; SW[15]                 ; 4.328 ; 4.328 ; Rise       ; SW[15]                 ;
; LEDR[*]      ; SW[15]                 ; 4.328 ; 4.328 ; Fall       ; SW[15]                 ;
;  LEDR[15]    ; SW[15]                 ; 4.328 ; 4.328 ; Fall       ; SW[15]                 ;
; LEDG[*]      ; pipereg:IF_ID|out1[26] ; 4.873 ; 4.819 ; Rise       ; pipereg:IF_ID|out1[26] ;
;  LEDG[1]     ; pipereg:IF_ID|out1[26] ;       ; 4.819 ; Rise       ; pipereg:IF_ID|out1[26] ;
;  LEDG[3]     ; pipereg:IF_ID|out1[26] ; 4.873 ;       ; Rise       ; pipereg:IF_ID|out1[26] ;
; LEDG[*]      ; pipereg:IF_ID|out1[26] ; 4.819 ; 4.873 ; Fall       ; pipereg:IF_ID|out1[26] ;
;  LEDG[1]     ; pipereg:IF_ID|out1[26] ; 4.819 ;       ; Fall       ; pipereg:IF_ID|out1[26] ;
;  LEDG[3]     ; pipereg:IF_ID|out1[26] ;       ; 4.873 ; Fall       ; pipereg:IF_ID|out1[26] ;
+--------------+------------------------+-------+-------+------------+------------------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; KEY[0]     ; LEDG[0]     ;       ; 5.652 ; 5.652 ;       ;
; SW[0]      ; LEDR[0]     ; 2.996 ;       ;       ; 2.996 ;
; SW[1]      ; LEDR[1]     ; 3.026 ;       ;       ; 3.026 ;
; SW[2]      ; LEDR[2]     ; 3.221 ;       ;       ; 3.221 ;
; SW[3]      ; LEDR[3]     ; 3.040 ;       ;       ; 3.040 ;
; SW[4]      ; LEDR[4]     ; 2.936 ;       ;       ; 2.936 ;
; SW[5]      ; LEDR[5]     ; 3.072 ;       ;       ; 3.072 ;
; SW[6]      ; LEDR[6]     ; 3.387 ;       ;       ; 3.387 ;
; SW[7]      ; LEDR[7]     ; 3.604 ;       ;       ; 3.604 ;
; SW[8]      ; LEDR[8]     ; 3.593 ;       ;       ; 3.593 ;
; SW[9]      ; LEDR[9]     ; 3.543 ;       ;       ; 3.543 ;
; SW[10]     ; LEDR[10]    ; 3.112 ;       ;       ; 3.112 ;
; SW[16]     ; LEDR[16]    ; 5.548 ;       ;       ; 5.548 ;
; SW[17]     ; LEDR[17]    ; 5.516 ;       ;       ; 5.516 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; KEY[0]     ; LEDG[0]     ;       ; 5.652 ; 5.652 ;       ;
; SW[0]      ; LEDR[0]     ; 2.996 ;       ;       ; 2.996 ;
; SW[1]      ; LEDR[1]     ; 3.026 ;       ;       ; 3.026 ;
; SW[2]      ; LEDR[2]     ; 3.221 ;       ;       ; 3.221 ;
; SW[3]      ; LEDR[3]     ; 3.040 ;       ;       ; 3.040 ;
; SW[4]      ; LEDR[4]     ; 2.936 ;       ;       ; 2.936 ;
; SW[5]      ; LEDR[5]     ; 3.072 ;       ;       ; 3.072 ;
; SW[6]      ; LEDR[6]     ; 3.387 ;       ;       ; 3.387 ;
; SW[7]      ; LEDR[7]     ; 3.604 ;       ;       ; 3.604 ;
; SW[8]      ; LEDR[8]     ; 3.593 ;       ;       ; 3.593 ;
; SW[9]      ; LEDR[9]     ; 3.543 ;       ;       ; 3.543 ;
; SW[10]     ; LEDR[10]    ; 3.112 ;       ;       ; 3.112 ;
; SW[16]     ; LEDR[16]    ; 5.548 ;       ;       ; 5.548 ;
; SW[17]     ; LEDR[17]    ; 5.516 ;       ;       ; 5.516 ;
+------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                  ;
+------------------------------------+-----------+----------+----------+---------+---------------------+
; Clock                              ; Setup     ; Hold     ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------------------------+-----------+----------+----------+---------+---------------------+
; Worst-case Slack                   ; -23.372   ; -5.356   ; N/A      ; N/A     ; -2.000              ;
;  CLOCK_50                          ; -18.986   ; -0.044   ; N/A      ; N/A     ; -1.380              ;
;  KEY[1]                            ; -12.444   ; -5.356   ; N/A      ; N/A     ; -2.000              ;
;  SW[15]                            ; 0.422     ; -0.974   ; N/A      ; N/A     ; -1.222              ;
;  clk_div:clockdiv|clock_100Khz_reg ; -0.069    ; 0.215    ; N/A      ; N/A     ; -0.500              ;
;  clk_div:clockdiv|clock_100hz_reg  ; -0.069    ; 0.215    ; N/A      ; N/A     ; -0.500              ;
;  clk_div:clockdiv|clock_10Khz_reg  ; -0.239    ; 0.215    ; N/A      ; N/A     ; -0.500              ;
;  clk_div:clockdiv|clock_1Khz_reg   ; -0.070    ; 0.215    ; N/A      ; N/A     ; -0.500              ;
;  clk_div:clockdiv|clock_1Mhz_reg   ; -0.239    ; 0.215    ; N/A      ; N/A     ; -0.500              ;
;  pipereg:IF_ID|out1[0]             ; -6.649    ; 1.462    ; N/A      ; N/A     ; 0.500               ;
;  pipereg:IF_ID|out1[26]            ; -23.372   ; 0.482    ; N/A      ; N/A     ; 0.500               ;
; Design-wide TNS                    ; -8381.101 ; -609.177 ; 0.0      ; 0.0     ; -3837.824           ;
;  CLOCK_50                          ; -255.181  ; -0.120   ; N/A      ; N/A     ; -75.380             ;
;  KEY[1]                            ; -7660.434 ; -603.227 ; N/A      ; N/A     ; -3741.222           ;
;  SW[15]                            ; 0.000     ; -5.950   ; N/A      ; N/A     ; -1.222              ;
;  clk_div:clockdiv|clock_100Khz_reg ; -0.140    ; 0.000    ; N/A      ; N/A     ; -4.000              ;
;  clk_div:clockdiv|clock_100hz_reg  ; -0.109    ; 0.000    ; N/A      ; N/A     ; -4.000              ;
;  clk_div:clockdiv|clock_10Khz_reg  ; -0.283    ; 0.000    ; N/A      ; N/A     ; -4.000              ;
;  clk_div:clockdiv|clock_1Khz_reg   ; -0.208    ; 0.000    ; N/A      ; N/A     ; -4.000              ;
;  clk_div:clockdiv|clock_1Mhz_reg   ; -0.282    ; 0.000    ; N/A      ; N/A     ; -4.000              ;
;  pipereg:IF_ID|out1[0]             ; -199.106  ; 0.000    ; N/A      ; N/A     ; 0.000               ;
;  pipereg:IF_ID|out1[26]            ; -265.358  ; 0.000    ; N/A      ; N/A     ; 0.000               ;
+------------------------------------+-----------+----------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SW[*]     ; CLOCK_50   ; 13.561 ; 13.561 ; Rise       ; CLOCK_50        ;
;  SW[0]    ; CLOCK_50   ; 13.390 ; 13.390 ; Rise       ; CLOCK_50        ;
;  SW[1]    ; CLOCK_50   ; 12.882 ; 12.882 ; Rise       ; CLOCK_50        ;
;  SW[2]    ; CLOCK_50   ; 13.561 ; 13.561 ; Rise       ; CLOCK_50        ;
;  SW[3]    ; CLOCK_50   ; 12.413 ; 12.413 ; Rise       ; CLOCK_50        ;
;  SW[4]    ; CLOCK_50   ; 8.657  ; 8.657  ; Rise       ; CLOCK_50        ;
;  SW[15]   ; CLOCK_50   ; 7.937  ; 7.937  ; Rise       ; CLOCK_50        ;
;  SW[16]   ; CLOCK_50   ; 12.200 ; 12.200 ; Rise       ; CLOCK_50        ;
; KEY[*]    ; KEY[1]     ; 5.899  ; 5.899  ; Rise       ; KEY[1]          ;
;  KEY[0]   ; KEY[1]     ; 5.899  ; 5.899  ; Rise       ; KEY[1]          ;
; SW[*]     ; KEY[1]     ; -0.802 ; -0.802 ; Rise       ; KEY[1]          ;
;  SW[5]    ; KEY[1]     ; -1.346 ; -1.346 ; Rise       ; KEY[1]          ;
;  SW[6]    ; KEY[1]     ; -1.242 ; -1.242 ; Rise       ; KEY[1]          ;
;  SW[7]    ; KEY[1]     ; -1.046 ; -1.046 ; Rise       ; KEY[1]          ;
;  SW[8]    ; KEY[1]     ; -0.802 ; -0.802 ; Rise       ; KEY[1]          ;
;  SW[9]    ; KEY[1]     ; -1.575 ; -1.575 ; Rise       ; KEY[1]          ;
;  SW[10]   ; KEY[1]     ; -0.983 ; -0.983 ; Rise       ; KEY[1]          ;
;  SW[11]   ; KEY[1]     ; -1.432 ; -1.432 ; Rise       ; KEY[1]          ;
;  SW[12]   ; KEY[1]     ; -1.538 ; -1.538 ; Rise       ; KEY[1]          ;
; KEY[*]    ; KEY[1]     ; 5.727  ; 5.727  ; Fall       ; KEY[1]          ;
;  KEY[0]   ; KEY[1]     ; 5.727  ; 5.727  ; Fall       ; KEY[1]          ;
; SW[*]     ; SW[15]     ; 3.882  ; 3.882  ; Rise       ; SW[15]          ;
;  SW[0]    ; SW[15]     ; 0.463  ; 0.463  ; Rise       ; SW[15]          ;
;  SW[1]    ; SW[15]     ; -0.023 ; -0.023 ; Rise       ; SW[15]          ;
;  SW[2]    ; SW[15]     ; 1.777  ; 1.777  ; Rise       ; SW[15]          ;
;  SW[3]    ; SW[15]     ; 0.700  ; 0.700  ; Rise       ; SW[15]          ;
;  SW[4]    ; SW[15]     ; 1.209  ; 1.209  ; Rise       ; SW[15]          ;
;  SW[5]    ; SW[15]     ; 0.852  ; 0.852  ; Rise       ; SW[15]          ;
;  SW[6]    ; SW[15]     ; -0.244 ; -0.244 ; Rise       ; SW[15]          ;
;  SW[7]    ; SW[15]     ; 1.243  ; 1.243  ; Rise       ; SW[15]          ;
;  SW[8]    ; SW[15]     ; 1.405  ; 1.405  ; Rise       ; SW[15]          ;
;  SW[9]    ; SW[15]     ; 0.840  ; 0.840  ; Rise       ; SW[15]          ;
;  SW[10]   ; SW[15]     ; -1.224 ; -1.224 ; Rise       ; SW[15]          ;
;  SW[11]   ; SW[15]     ; -1.098 ; -1.098 ; Rise       ; SW[15]          ;
;  SW[12]   ; SW[15]     ; -1.148 ; -1.148 ; Rise       ; SW[15]          ;
;  SW[13]   ; SW[15]     ; 2.872  ; 2.872  ; Rise       ; SW[15]          ;
;  SW[14]   ; SW[15]     ; 2.648  ; 2.648  ; Rise       ; SW[15]          ;
;  SW[15]   ; SW[15]     ; 0.078  ; 0.078  ; Rise       ; SW[15]          ;
;  SW[16]   ; SW[15]     ; 3.882  ; 3.882  ; Rise       ; SW[15]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SW[*]     ; CLOCK_50   ; -1.081 ; -1.081 ; Rise       ; CLOCK_50        ;
;  SW[0]    ; CLOCK_50   ; -1.974 ; -1.974 ; Rise       ; CLOCK_50        ;
;  SW[1]    ; CLOCK_50   ; -1.893 ; -1.893 ; Rise       ; CLOCK_50        ;
;  SW[2]    ; CLOCK_50   ; -1.791 ; -1.791 ; Rise       ; CLOCK_50        ;
;  SW[3]    ; CLOCK_50   ; -2.228 ; -2.228 ; Rise       ; CLOCK_50        ;
;  SW[4]    ; CLOCK_50   ; -1.784 ; -1.784 ; Rise       ; CLOCK_50        ;
;  SW[15]   ; CLOCK_50   ; -1.081 ; -1.081 ; Rise       ; CLOCK_50        ;
;  SW[16]   ; CLOCK_50   ; -3.624 ; -3.624 ; Rise       ; CLOCK_50        ;
; KEY[*]    ; KEY[1]     ; -0.534 ; -0.534 ; Rise       ; KEY[1]          ;
;  KEY[0]   ; KEY[1]     ; -0.534 ; -0.534 ; Rise       ; KEY[1]          ;
; SW[*]     ; KEY[1]     ; 4.209  ; 4.209  ; Rise       ; KEY[1]          ;
;  SW[5]    ; KEY[1]     ; 3.164  ; 3.164  ; Rise       ; KEY[1]          ;
;  SW[6]    ; KEY[1]     ; 3.675  ; 3.675  ; Rise       ; KEY[1]          ;
;  SW[7]    ; KEY[1]     ; 2.792  ; 2.792  ; Rise       ; KEY[1]          ;
;  SW[8]    ; KEY[1]     ; 3.912  ; 3.912  ; Rise       ; KEY[1]          ;
;  SW[9]    ; KEY[1]     ; 3.833  ; 3.833  ; Rise       ; KEY[1]          ;
;  SW[10]   ; KEY[1]     ; 4.146  ; 4.146  ; Rise       ; KEY[1]          ;
;  SW[11]   ; KEY[1]     ; 4.148  ; 4.148  ; Rise       ; KEY[1]          ;
;  SW[12]   ; KEY[1]     ; 4.209  ; 4.209  ; Rise       ; KEY[1]          ;
; KEY[*]    ; KEY[1]     ; -0.484 ; -0.484 ; Fall       ; KEY[1]          ;
;  KEY[0]   ; KEY[1]     ; -0.484 ; -0.484 ; Fall       ; KEY[1]          ;
; SW[*]     ; SW[15]     ; 2.439  ; 2.439  ; Rise       ; SW[15]          ;
;  SW[0]    ; SW[15]     ; 0.403  ; 0.403  ; Rise       ; SW[15]          ;
;  SW[1]    ; SW[15]     ; 0.841  ; 0.841  ; Rise       ; SW[15]          ;
;  SW[2]    ; SW[15]     ; -0.269 ; -0.269 ; Rise       ; SW[15]          ;
;  SW[3]    ; SW[15]     ; 0.336  ; 0.336  ; Rise       ; SW[15]          ;
;  SW[4]    ; SW[15]     ; 0.172  ; 0.172  ; Rise       ; SW[15]          ;
;  SW[5]    ; SW[15]     ; 0.281  ; 0.281  ; Rise       ; SW[15]          ;
;  SW[6]    ; SW[15]     ; 1.096  ; 1.096  ; Rise       ; SW[15]          ;
;  SW[7]    ; SW[15]     ; 0.123  ; 0.123  ; Rise       ; SW[15]          ;
;  SW[8]    ; SW[15]     ; -0.071 ; -0.071 ; Rise       ; SW[15]          ;
;  SW[9]    ; SW[15]     ; 0.224  ; 0.224  ; Rise       ; SW[15]          ;
;  SW[10]   ; SW[15]     ; 2.391  ; 2.391  ; Rise       ; SW[15]          ;
;  SW[11]   ; SW[15]     ; 2.358  ; 2.358  ; Rise       ; SW[15]          ;
;  SW[12]   ; SW[15]     ; 2.439  ; 2.439  ; Rise       ; SW[15]          ;
;  SW[13]   ; SW[15]     ; -1.094 ; -1.094 ; Rise       ; SW[15]          ;
;  SW[14]   ; SW[15]     ; -1.060 ; -1.060 ; Rise       ; SW[15]          ;
;  SW[15]   ; SW[15]     ; 0.974  ; 0.974  ; Rise       ; SW[15]          ;
;  SW[16]   ; SW[15]     ; -0.723 ; -0.723 ; Rise       ; SW[15]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                         ;
+--------------+------------------------+--------+--------+------------+------------------------+
; Data Port    ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+--------------+------------------------+--------+--------+------------+------------------------+
; LCD_DATA[*]  ; CLOCK_50               ; 9.440  ; 9.440  ; Rise       ; CLOCK_50               ;
;  LCD_DATA[0] ; CLOCK_50               ; 9.440  ; 9.440  ; Rise       ; CLOCK_50               ;
;  LCD_DATA[1] ; CLOCK_50               ; 8.527  ; 8.527  ; Rise       ; CLOCK_50               ;
;  LCD_DATA[2] ; CLOCK_50               ; 9.059  ; 9.059  ; Rise       ; CLOCK_50               ;
;  LCD_DATA[3] ; CLOCK_50               ; 8.100  ; 8.100  ; Rise       ; CLOCK_50               ;
;  LCD_DATA[4] ; CLOCK_50               ; 8.866  ; 8.866  ; Rise       ; CLOCK_50               ;
;  LCD_DATA[5] ; CLOCK_50               ; 8.203  ; 8.203  ; Rise       ; CLOCK_50               ;
;  LCD_DATA[6] ; CLOCK_50               ; 8.257  ; 8.257  ; Rise       ; CLOCK_50               ;
;  LCD_DATA[7] ; CLOCK_50               ; 8.226  ; 8.226  ; Rise       ; CLOCK_50               ;
; LCD_EN       ; CLOCK_50               ; 8.127  ; 8.127  ; Rise       ; CLOCK_50               ;
; LCD_RS       ; CLOCK_50               ; 7.875  ; 7.875  ; Rise       ; CLOCK_50               ;
; HEX0[*]      ; KEY[1]                 ; 12.785 ; 12.785 ; Fall       ; KEY[1]                 ;
;  HEX0[0]     ; KEY[1]                 ; 12.785 ; 12.785 ; Fall       ; KEY[1]                 ;
;  HEX0[1]     ; KEY[1]                 ; 12.750 ; 12.750 ; Fall       ; KEY[1]                 ;
;  HEX0[2]     ; KEY[1]                 ; 12.764 ; 12.764 ; Fall       ; KEY[1]                 ;
;  HEX0[3]     ; KEY[1]                 ; 12.533 ; 12.533 ; Fall       ; KEY[1]                 ;
;  HEX0[4]     ; KEY[1]                 ; 12.535 ; 12.535 ; Fall       ; KEY[1]                 ;
;  HEX0[5]     ; KEY[1]                 ; 12.524 ; 12.524 ; Fall       ; KEY[1]                 ;
;  HEX0[6]     ; KEY[1]                 ; 12.517 ; 12.517 ; Fall       ; KEY[1]                 ;
; HEX1[*]      ; KEY[1]                 ; 11.076 ; 11.076 ; Fall       ; KEY[1]                 ;
;  HEX1[0]     ; KEY[1]                 ; 11.057 ; 11.057 ; Fall       ; KEY[1]                 ;
;  HEX1[1]     ; KEY[1]                 ; 11.076 ; 11.076 ; Fall       ; KEY[1]                 ;
;  HEX1[2]     ; KEY[1]                 ; 10.894 ; 10.894 ; Fall       ; KEY[1]                 ;
;  HEX1[3]     ; KEY[1]                 ; 10.880 ; 10.880 ; Fall       ; KEY[1]                 ;
;  HEX1[4]     ; KEY[1]                 ; 10.836 ; 10.836 ; Fall       ; KEY[1]                 ;
;  HEX1[5]     ; KEY[1]                 ; 10.609 ; 10.609 ; Fall       ; KEY[1]                 ;
;  HEX1[6]     ; KEY[1]                 ; 10.672 ; 10.672 ; Fall       ; KEY[1]                 ;
; HEX2[*]      ; KEY[1]                 ; 11.256 ; 11.256 ; Fall       ; KEY[1]                 ;
;  HEX2[0]     ; KEY[1]                 ; 11.109 ; 11.109 ; Fall       ; KEY[1]                 ;
;  HEX2[1]     ; KEY[1]                 ; 10.903 ; 10.903 ; Fall       ; KEY[1]                 ;
;  HEX2[2]     ; KEY[1]                 ; 10.957 ; 10.957 ; Fall       ; KEY[1]                 ;
;  HEX2[3]     ; KEY[1]                 ; 10.954 ; 10.954 ; Fall       ; KEY[1]                 ;
;  HEX2[4]     ; KEY[1]                 ; 11.150 ; 11.150 ; Fall       ; KEY[1]                 ;
;  HEX2[5]     ; KEY[1]                 ; 11.256 ; 11.256 ; Fall       ; KEY[1]                 ;
;  HEX2[6]     ; KEY[1]                 ; 11.204 ; 11.204 ; Fall       ; KEY[1]                 ;
; HEX3[*]      ; KEY[1]                 ; 11.034 ; 11.034 ; Fall       ; KEY[1]                 ;
;  HEX3[0]     ; KEY[1]                 ; 11.034 ; 11.034 ; Fall       ; KEY[1]                 ;
;  HEX3[1]     ; KEY[1]                 ; 10.772 ; 10.772 ; Fall       ; KEY[1]                 ;
;  HEX3[2]     ; KEY[1]                 ; 10.784 ; 10.784 ; Fall       ; KEY[1]                 ;
;  HEX3[3]     ; KEY[1]                 ; 10.770 ; 10.770 ; Fall       ; KEY[1]                 ;
;  HEX3[4]     ; KEY[1]                 ; 10.807 ; 10.807 ; Fall       ; KEY[1]                 ;
;  HEX3[5]     ; KEY[1]                 ; 11.014 ; 11.014 ; Fall       ; KEY[1]                 ;
;  HEX3[6]     ; KEY[1]                 ; 11.027 ; 11.027 ; Fall       ; KEY[1]                 ;
; HEX4[*]      ; KEY[1]                 ; 13.095 ; 13.095 ; Fall       ; KEY[1]                 ;
;  HEX4[0]     ; KEY[1]                 ; 13.087 ; 13.087 ; Fall       ; KEY[1]                 ;
;  HEX4[1]     ; KEY[1]                 ; 13.095 ; 13.095 ; Fall       ; KEY[1]                 ;
;  HEX4[2]     ; KEY[1]                 ; 12.815 ; 12.815 ; Fall       ; KEY[1]                 ;
;  HEX4[3]     ; KEY[1]                 ; 12.795 ; 12.795 ; Fall       ; KEY[1]                 ;
;  HEX4[4]     ; KEY[1]                 ; 12.809 ; 12.809 ; Fall       ; KEY[1]                 ;
;  HEX4[5]     ; KEY[1]                 ; 12.774 ; 12.774 ; Fall       ; KEY[1]                 ;
;  HEX4[6]     ; KEY[1]                 ; 12.809 ; 12.809 ; Fall       ; KEY[1]                 ;
; HEX5[*]      ; KEY[1]                 ; 12.685 ; 12.685 ; Fall       ; KEY[1]                 ;
;  HEX5[0]     ; KEY[1]                 ; 12.685 ; 12.685 ; Fall       ; KEY[1]                 ;
;  HEX5[1]     ; KEY[1]                 ; 12.646 ; 12.646 ; Fall       ; KEY[1]                 ;
;  HEX5[2]     ; KEY[1]                 ; 12.347 ; 12.347 ; Fall       ; KEY[1]                 ;
;  HEX5[3]     ; KEY[1]                 ; 12.381 ; 12.381 ; Fall       ; KEY[1]                 ;
;  HEX5[4]     ; KEY[1]                 ; 12.360 ; 12.360 ; Fall       ; KEY[1]                 ;
;  HEX5[5]     ; KEY[1]                 ; 12.359 ; 12.359 ; Fall       ; KEY[1]                 ;
;  HEX5[6]     ; KEY[1]                 ; 12.371 ; 12.371 ; Fall       ; KEY[1]                 ;
; LEDG[*]      ; KEY[1]                 ; 17.654 ; 17.654 ; Fall       ; KEY[1]                 ;
;  LEDG[1]     ; KEY[1]                 ; 17.654 ; 17.654 ; Fall       ; KEY[1]                 ;
;  LEDG[2]     ; KEY[1]                 ; 13.720 ; 13.720 ; Fall       ; KEY[1]                 ;
;  LEDG[3]     ; KEY[1]                 ; 15.159 ; 15.159 ; Fall       ; KEY[1]                 ;
;  LEDG[4]     ; KEY[1]                 ; 12.302 ; 12.302 ; Fall       ; KEY[1]                 ;
;  LEDG[5]     ; KEY[1]                 ; 12.835 ; 12.835 ; Fall       ; KEY[1]                 ;
;  LEDG[6]     ; KEY[1]                 ; 12.126 ; 12.126 ; Fall       ; KEY[1]                 ;
;  LEDG[7]     ; KEY[1]                 ; 13.753 ; 13.753 ; Fall       ; KEY[1]                 ;
; LEDR[*]      ; KEY[1]                 ; 15.035 ; 15.035 ; Fall       ; KEY[1]                 ;
;  LEDR[11]    ; KEY[1]                 ; 14.729 ; 14.729 ; Fall       ; KEY[1]                 ;
;  LEDR[12]    ; KEY[1]                 ; 15.014 ; 15.014 ; Fall       ; KEY[1]                 ;
;  LEDR[13]    ; KEY[1]                 ; 12.884 ; 12.884 ; Fall       ; KEY[1]                 ;
;  LEDR[14]    ; KEY[1]                 ; 15.035 ; 15.035 ; Fall       ; KEY[1]                 ;
; HEX6[*]      ; SW[15]                 ; 12.107 ; 12.107 ; Rise       ; SW[15]                 ;
;  HEX6[0]     ; SW[15]                 ; 11.423 ; 11.423 ; Rise       ; SW[15]                 ;
;  HEX6[1]     ; SW[15]                 ; 11.456 ; 11.456 ; Rise       ; SW[15]                 ;
;  HEX6[2]     ; SW[15]                 ; 11.457 ; 11.457 ; Rise       ; SW[15]                 ;
;  HEX6[3]     ; SW[15]                 ; 12.107 ; 12.107 ; Rise       ; SW[15]                 ;
;  HEX6[4]     ; SW[15]                 ; 12.074 ; 12.074 ; Rise       ; SW[15]                 ;
;  HEX6[5]     ; SW[15]                 ; 11.968 ; 11.968 ; Rise       ; SW[15]                 ;
;  HEX6[6]     ; SW[15]                 ; 11.967 ; 11.967 ; Rise       ; SW[15]                 ;
; HEX7[*]      ; SW[15]                 ; 11.312 ; 11.312 ; Rise       ; SW[15]                 ;
;  HEX7[0]     ; SW[15]                 ; 10.934 ; 10.934 ; Rise       ; SW[15]                 ;
;  HEX7[1]     ; SW[15]                 ; 10.982 ; 10.982 ; Rise       ; SW[15]                 ;
;  HEX7[2]     ; SW[15]                 ; 10.953 ; 10.953 ; Rise       ; SW[15]                 ;
;  HEX7[3]     ; SW[15]                 ; 10.943 ; 10.943 ; Rise       ; SW[15]                 ;
;  HEX7[4]     ; SW[15]                 ; 10.949 ; 10.949 ; Rise       ; SW[15]                 ;
;  HEX7[5]     ; SW[15]                 ; 11.312 ; 11.312 ; Rise       ; SW[15]                 ;
;  HEX7[6]     ; SW[15]                 ; 11.262 ; 11.262 ; Rise       ; SW[15]                 ;
; LEDR[*]      ; SW[15]                 ; 7.630  ; 7.630  ; Rise       ; SW[15]                 ;
;  LEDR[15]    ; SW[15]                 ; 7.630  ; 7.630  ; Rise       ; SW[15]                 ;
; LEDR[*]      ; SW[15]                 ; 7.630  ; 7.630  ; Fall       ; SW[15]                 ;
;  LEDR[15]    ; SW[15]                 ; 7.630  ; 7.630  ; Fall       ; SW[15]                 ;
; LEDG[*]      ; pipereg:IF_ID|out1[26] ; 9.974  ; 9.401  ; Rise       ; pipereg:IF_ID|out1[26] ;
;  LEDG[1]     ; pipereg:IF_ID|out1[26] ;        ; 9.401  ; Rise       ; pipereg:IF_ID|out1[26] ;
;  LEDG[3]     ; pipereg:IF_ID|out1[26] ; 9.974  ;        ; Rise       ; pipereg:IF_ID|out1[26] ;
; LEDG[*]      ; pipereg:IF_ID|out1[26] ; 9.401  ; 9.974  ; Fall       ; pipereg:IF_ID|out1[26] ;
;  LEDG[1]     ; pipereg:IF_ID|out1[26] ; 9.401  ;        ; Fall       ; pipereg:IF_ID|out1[26] ;
;  LEDG[3]     ; pipereg:IF_ID|out1[26] ;        ; 9.974  ; Fall       ; pipereg:IF_ID|out1[26] ;
+--------------+------------------------+--------+--------+------------+------------------------+


+---------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                               ;
+--------------+------------------------+-------+-------+------------+------------------------+
; Data Port    ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+--------------+------------------------+-------+-------+------------+------------------------+
; LCD_DATA[*]  ; CLOCK_50               ; 4.493 ; 4.493 ; Rise       ; CLOCK_50               ;
;  LCD_DATA[0] ; CLOCK_50               ; 5.106 ; 5.106 ; Rise       ; CLOCK_50               ;
;  LCD_DATA[1] ; CLOCK_50               ; 4.708 ; 4.708 ; Rise       ; CLOCK_50               ;
;  LCD_DATA[2] ; CLOCK_50               ; 4.942 ; 4.942 ; Rise       ; CLOCK_50               ;
;  LCD_DATA[3] ; CLOCK_50               ; 4.502 ; 4.502 ; Rise       ; CLOCK_50               ;
;  LCD_DATA[4] ; CLOCK_50               ; 4.858 ; 4.858 ; Rise       ; CLOCK_50               ;
;  LCD_DATA[5] ; CLOCK_50               ; 4.562 ; 4.562 ; Rise       ; CLOCK_50               ;
;  LCD_DATA[6] ; CLOCK_50               ; 4.570 ; 4.570 ; Rise       ; CLOCK_50               ;
;  LCD_DATA[7] ; CLOCK_50               ; 4.493 ; 4.493 ; Rise       ; CLOCK_50               ;
; LCD_EN       ; CLOCK_50               ; 4.462 ; 4.462 ; Rise       ; CLOCK_50               ;
; LCD_RS       ; CLOCK_50               ; 4.333 ; 4.333 ; Rise       ; CLOCK_50               ;
; HEX0[*]      ; KEY[1]                 ; 6.458 ; 6.458 ; Fall       ; KEY[1]                 ;
;  HEX0[0]     ; KEY[1]                 ; 6.591 ; 6.591 ; Fall       ; KEY[1]                 ;
;  HEX0[1]     ; KEY[1]                 ; 6.557 ; 6.557 ; Fall       ; KEY[1]                 ;
;  HEX0[2]     ; KEY[1]                 ; 6.573 ; 6.573 ; Fall       ; KEY[1]                 ;
;  HEX0[3]     ; KEY[1]                 ; 6.472 ; 6.472 ; Fall       ; KEY[1]                 ;
;  HEX0[4]     ; KEY[1]                 ; 6.471 ; 6.471 ; Fall       ; KEY[1]                 ;
;  HEX0[5]     ; KEY[1]                 ; 6.464 ; 6.464 ; Fall       ; KEY[1]                 ;
;  HEX0[6]     ; KEY[1]                 ; 6.458 ; 6.458 ; Fall       ; KEY[1]                 ;
; HEX1[*]      ; KEY[1]                 ; 5.405 ; 5.405 ; Fall       ; KEY[1]                 ;
;  HEX1[0]     ; KEY[1]                 ; 5.662 ; 5.662 ; Fall       ; KEY[1]                 ;
;  HEX1[1]     ; KEY[1]                 ; 5.671 ; 5.671 ; Fall       ; KEY[1]                 ;
;  HEX1[2]     ; KEY[1]                 ; 5.543 ; 5.543 ; Fall       ; KEY[1]                 ;
;  HEX1[3]     ; KEY[1]                 ; 5.520 ; 5.520 ; Fall       ; KEY[1]                 ;
;  HEX1[4]     ; KEY[1]                 ; 5.515 ; 5.515 ; Fall       ; KEY[1]                 ;
;  HEX1[5]     ; KEY[1]                 ; 5.405 ; 5.405 ; Fall       ; KEY[1]                 ;
;  HEX1[6]     ; KEY[1]                 ; 5.449 ; 5.449 ; Fall       ; KEY[1]                 ;
; HEX2[*]      ; KEY[1]                 ; 5.544 ; 5.544 ; Fall       ; KEY[1]                 ;
;  HEX2[0]     ; KEY[1]                 ; 5.647 ; 5.647 ; Fall       ; KEY[1]                 ;
;  HEX2[1]     ; KEY[1]                 ; 5.544 ; 5.544 ; Fall       ; KEY[1]                 ;
;  HEX2[2]     ; KEY[1]                 ; 5.609 ; 5.609 ; Fall       ; KEY[1]                 ;
;  HEX2[3]     ; KEY[1]                 ; 5.593 ; 5.593 ; Fall       ; KEY[1]                 ;
;  HEX2[4]     ; KEY[1]                 ; 5.671 ; 5.671 ; Fall       ; KEY[1]                 ;
;  HEX2[5]     ; KEY[1]                 ; 5.722 ; 5.722 ; Fall       ; KEY[1]                 ;
;  HEX2[6]     ; KEY[1]                 ; 5.688 ; 5.688 ; Fall       ; KEY[1]                 ;
; HEX3[*]      ; KEY[1]                 ; 5.579 ; 5.579 ; Fall       ; KEY[1]                 ;
;  HEX3[0]     ; KEY[1]                 ; 5.686 ; 5.686 ; Fall       ; KEY[1]                 ;
;  HEX3[1]     ; KEY[1]                 ; 5.582 ; 5.582 ; Fall       ; KEY[1]                 ;
;  HEX3[2]     ; KEY[1]                 ; 5.603 ; 5.603 ; Fall       ; KEY[1]                 ;
;  HEX3[3]     ; KEY[1]                 ; 5.579 ; 5.579 ; Fall       ; KEY[1]                 ;
;  HEX3[4]     ; KEY[1]                 ; 5.601 ; 5.601 ; Fall       ; KEY[1]                 ;
;  HEX3[5]     ; KEY[1]                 ; 5.671 ; 5.671 ; Fall       ; KEY[1]                 ;
;  HEX3[6]     ; KEY[1]                 ; 5.685 ; 5.685 ; Fall       ; KEY[1]                 ;
; HEX4[*]      ; KEY[1]                 ; 6.495 ; 6.495 ; Fall       ; KEY[1]                 ;
;  HEX4[0]     ; KEY[1]                 ; 6.630 ; 6.630 ; Fall       ; KEY[1]                 ;
;  HEX4[1]     ; KEY[1]                 ; 6.637 ; 6.637 ; Fall       ; KEY[1]                 ;
;  HEX4[2]     ; KEY[1]                 ; 6.516 ; 6.516 ; Fall       ; KEY[1]                 ;
;  HEX4[3]     ; KEY[1]                 ; 6.495 ; 6.495 ; Fall       ; KEY[1]                 ;
;  HEX4[4]     ; KEY[1]                 ; 6.510 ; 6.510 ; Fall       ; KEY[1]                 ;
;  HEX4[5]     ; KEY[1]                 ; 6.508 ; 6.508 ; Fall       ; KEY[1]                 ;
;  HEX4[6]     ; KEY[1]                 ; 6.503 ; 6.503 ; Fall       ; KEY[1]                 ;
; HEX5[*]      ; KEY[1]                 ; 6.078 ; 6.078 ; Fall       ; KEY[1]                 ;
;  HEX5[0]     ; KEY[1]                 ; 6.249 ; 6.249 ; Fall       ; KEY[1]                 ;
;  HEX5[1]     ; KEY[1]                 ; 6.213 ; 6.213 ; Fall       ; KEY[1]                 ;
;  HEX5[2]     ; KEY[1]                 ; 6.078 ; 6.078 ; Fall       ; KEY[1]                 ;
;  HEX5[3]     ; KEY[1]                 ; 6.115 ; 6.115 ; Fall       ; KEY[1]                 ;
;  HEX5[4]     ; KEY[1]                 ; 6.088 ; 6.088 ; Fall       ; KEY[1]                 ;
;  HEX5[5]     ; KEY[1]                 ; 6.092 ; 6.092 ; Fall       ; KEY[1]                 ;
;  HEX5[6]     ; KEY[1]                 ; 6.104 ; 6.104 ; Fall       ; KEY[1]                 ;
; LEDG[*]      ; KEY[1]                 ; 6.370 ; 6.370 ; Fall       ; KEY[1]                 ;
;  LEDG[1]     ; KEY[1]                 ; 6.682 ; 6.682 ; Fall       ; KEY[1]                 ;
;  LEDG[2]     ; KEY[1]                 ; 7.255 ; 7.255 ; Fall       ; KEY[1]                 ;
;  LEDG[3]     ; KEY[1]                 ; 6.713 ; 6.713 ; Fall       ; KEY[1]                 ;
;  LEDG[4]     ; KEY[1]                 ; 6.610 ; 6.610 ; Fall       ; KEY[1]                 ;
;  LEDG[5]     ; KEY[1]                 ; 6.946 ; 6.946 ; Fall       ; KEY[1]                 ;
;  LEDG[6]     ; KEY[1]                 ; 6.543 ; 6.543 ; Fall       ; KEY[1]                 ;
;  LEDG[7]     ; KEY[1]                 ; 6.370 ; 6.370 ; Fall       ; KEY[1]                 ;
; LEDR[*]      ; KEY[1]                 ; 6.364 ; 6.364 ; Fall       ; KEY[1]                 ;
;  LEDR[11]    ; KEY[1]                 ; 6.974 ; 6.974 ; Fall       ; KEY[1]                 ;
;  LEDR[12]    ; KEY[1]                 ; 6.605 ; 6.605 ; Fall       ; KEY[1]                 ;
;  LEDR[13]    ; KEY[1]                 ; 6.364 ; 6.364 ; Fall       ; KEY[1]                 ;
;  LEDR[14]    ; KEY[1]                 ; 6.755 ; 6.755 ; Fall       ; KEY[1]                 ;
; HEX6[*]      ; SW[15]                 ; 5.647 ; 5.647 ; Rise       ; SW[15]                 ;
;  HEX6[0]     ; SW[15]                 ; 5.647 ; 5.647 ; Rise       ; SW[15]                 ;
;  HEX6[1]     ; SW[15]                 ; 5.651 ; 5.651 ; Rise       ; SW[15]                 ;
;  HEX6[2]     ; SW[15]                 ; 5.655 ; 5.655 ; Rise       ; SW[15]                 ;
;  HEX6[3]     ; SW[15]                 ; 5.987 ; 5.987 ; Rise       ; SW[15]                 ;
;  HEX6[4]     ; SW[15]                 ; 5.968 ; 5.968 ; Rise       ; SW[15]                 ;
;  HEX6[5]     ; SW[15]                 ; 5.915 ; 5.915 ; Rise       ; SW[15]                 ;
;  HEX6[6]     ; SW[15]                 ; 5.909 ; 5.909 ; Rise       ; SW[15]                 ;
; HEX7[*]      ; SW[15]                 ; 5.593 ; 5.593 ; Rise       ; SW[15]                 ;
;  HEX7[0]     ; SW[15]                 ; 5.623 ; 5.623 ; Rise       ; SW[15]                 ;
;  HEX7[1]     ; SW[15]                 ; 5.628 ; 5.628 ; Rise       ; SW[15]                 ;
;  HEX7[2]     ; SW[15]                 ; 5.601 ; 5.601 ; Rise       ; SW[15]                 ;
;  HEX7[3]     ; SW[15]                 ; 5.593 ; 5.593 ; Rise       ; SW[15]                 ;
;  HEX7[4]     ; SW[15]                 ; 5.595 ; 5.595 ; Rise       ; SW[15]                 ;
;  HEX7[5]     ; SW[15]                 ; 5.775 ; 5.775 ; Rise       ; SW[15]                 ;
;  HEX7[6]     ; SW[15]                 ; 5.751 ; 5.751 ; Rise       ; SW[15]                 ;
; LEDR[*]      ; SW[15]                 ; 4.328 ; 4.328 ; Rise       ; SW[15]                 ;
;  LEDR[15]    ; SW[15]                 ; 4.328 ; 4.328 ; Rise       ; SW[15]                 ;
; LEDR[*]      ; SW[15]                 ; 4.328 ; 4.328 ; Fall       ; SW[15]                 ;
;  LEDR[15]    ; SW[15]                 ; 4.328 ; 4.328 ; Fall       ; SW[15]                 ;
; LEDG[*]      ; pipereg:IF_ID|out1[26] ; 4.873 ; 4.819 ; Rise       ; pipereg:IF_ID|out1[26] ;
;  LEDG[1]     ; pipereg:IF_ID|out1[26] ;       ; 4.819 ; Rise       ; pipereg:IF_ID|out1[26] ;
;  LEDG[3]     ; pipereg:IF_ID|out1[26] ; 4.873 ;       ; Rise       ; pipereg:IF_ID|out1[26] ;
; LEDG[*]      ; pipereg:IF_ID|out1[26] ; 4.819 ; 4.873 ; Fall       ; pipereg:IF_ID|out1[26] ;
;  LEDG[1]     ; pipereg:IF_ID|out1[26] ; 4.819 ;       ; Fall       ; pipereg:IF_ID|out1[26] ;
;  LEDG[3]     ; pipereg:IF_ID|out1[26] ;       ; 4.873 ; Fall       ; pipereg:IF_ID|out1[26] ;
+--------------+------------------------+-------+-------+------------+------------------------+


+----------------------------------------------------------+
; Progagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; KEY[0]     ; LEDG[0]     ;       ; 9.815 ; 9.815 ;       ;
; SW[0]      ; LEDR[0]     ; 5.616 ;       ;       ; 5.616 ;
; SW[1]      ; LEDR[1]     ; 5.678 ;       ;       ; 5.678 ;
; SW[2]      ; LEDR[2]     ; 5.961 ;       ;       ; 5.961 ;
; SW[3]      ; LEDR[3]     ; 5.614 ;       ;       ; 5.614 ;
; SW[4]      ; LEDR[4]     ; 5.448 ;       ;       ; 5.448 ;
; SW[5]      ; LEDR[5]     ; 5.718 ;       ;       ; 5.718 ;
; SW[6]      ; LEDR[6]     ; 6.280 ;       ;       ; 6.280 ;
; SW[7]      ; LEDR[7]     ; 6.566 ;       ;       ; 6.566 ;
; SW[8]      ; LEDR[8]     ; 6.551 ;       ;       ; 6.551 ;
; SW[9]      ; LEDR[9]     ; 6.465 ;       ;       ; 6.465 ;
; SW[10]     ; LEDR[10]    ; 5.696 ;       ;       ; 5.696 ;
; SW[16]     ; LEDR[16]    ; 9.665 ;       ;       ; 9.665 ;
; SW[17]     ; LEDR[17]    ; 9.609 ;       ;       ; 9.609 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; KEY[0]     ; LEDG[0]     ;       ; 5.652 ; 5.652 ;       ;
; SW[0]      ; LEDR[0]     ; 2.996 ;       ;       ; 2.996 ;
; SW[1]      ; LEDR[1]     ; 3.026 ;       ;       ; 3.026 ;
; SW[2]      ; LEDR[2]     ; 3.221 ;       ;       ; 3.221 ;
; SW[3]      ; LEDR[3]     ; 3.040 ;       ;       ; 3.040 ;
; SW[4]      ; LEDR[4]     ; 2.936 ;       ;       ; 2.936 ;
; SW[5]      ; LEDR[5]     ; 3.072 ;       ;       ; 3.072 ;
; SW[6]      ; LEDR[6]     ; 3.387 ;       ;       ; 3.387 ;
; SW[7]      ; LEDR[7]     ; 3.604 ;       ;       ; 3.604 ;
; SW[8]      ; LEDR[8]     ; 3.593 ;       ;       ; 3.593 ;
; SW[9]      ; LEDR[9]     ; 3.543 ;       ;       ; 3.543 ;
; SW[10]     ; LEDR[10]    ; 3.112 ;       ;       ; 3.112 ;
; SW[16]     ; LEDR[16]    ; 5.548 ;       ;       ; 5.548 ;
; SW[17]     ; LEDR[17]    ; 5.516 ;       ;       ; 5.516 ;
+------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                   ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
; From Clock                        ; To Clock                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
; clk_div:clockdiv|clock_1Khz_reg   ; clk_div:clockdiv|clock_1Khz_reg   ; 12       ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_1Mhz_reg   ; clk_div:clockdiv|clock_1Mhz_reg   ; 12       ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_10Khz_reg  ; clk_div:clockdiv|clock_10Khz_reg  ; 12       ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_100hz_reg  ; clk_div:clockdiv|clock_100hz_reg  ; 12       ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 12       ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_1Khz_reg   ; CLOCK_50                          ; 1        ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_1Mhz_reg   ; CLOCK_50                          ; 1        ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_10Khz_reg  ; CLOCK_50                          ; 1        ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_100hz_reg  ; CLOCK_50                          ; 1        ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_100Khz_reg ; CLOCK_50                          ; 1        ; 0        ; 0        ; 0        ;
; CLOCK_50                          ; CLOCK_50                          ; 1424     ; 0        ; 0        ; 0        ;
; KEY[1]                            ; CLOCK_50                          ; 378170   ; 2205902  ; 0        ; 0        ;
; SW[15]                            ; CLOCK_50                          ; 1046     ; 1046     ; 0        ; 0        ;
; KEY[1]                            ; KEY[1]                            ; 128      ; 13913    ; 44504    ; 266481   ;
; pipereg:IF_ID|out1[0]             ; KEY[1]                            ; 1        ; 1        ; 125      ; 157      ;
; pipereg:IF_ID|out1[26]            ; KEY[1]                            ; 64       ; 64       ; 429      ; 633      ;
; KEY[1]                            ; pipereg:IF_ID|out1[0]             ; 0        ; 0        ; 1024     ; 992      ;
; KEY[1]                            ; pipereg:IF_ID|out1[26]            ; 0        ; 0        ; 1216327  ; 7554232  ;
; pipereg:IF_ID|out1[0]             ; pipereg:IF_ID|out1[26]            ; 0        ; 0        ; 560      ; 1088     ;
; pipereg:IF_ID|out1[26]            ; pipereg:IF_ID|out1[26]            ; 0        ; 0        ; 562      ; 1090     ;
; SW[15]                            ; SW[15]                            ; 7        ; 7        ; 0        ; 0        ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                    ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
; From Clock                        ; To Clock                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
; clk_div:clockdiv|clock_1Khz_reg   ; clk_div:clockdiv|clock_1Khz_reg   ; 12       ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_1Mhz_reg   ; clk_div:clockdiv|clock_1Mhz_reg   ; 12       ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_10Khz_reg  ; clk_div:clockdiv|clock_10Khz_reg  ; 12       ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_100hz_reg  ; clk_div:clockdiv|clock_100hz_reg  ; 12       ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 12       ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_1Khz_reg   ; CLOCK_50                          ; 1        ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_1Mhz_reg   ; CLOCK_50                          ; 1        ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_10Khz_reg  ; CLOCK_50                          ; 1        ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_100hz_reg  ; CLOCK_50                          ; 1        ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_100Khz_reg ; CLOCK_50                          ; 1        ; 0        ; 0        ; 0        ;
; CLOCK_50                          ; CLOCK_50                          ; 1424     ; 0        ; 0        ; 0        ;
; KEY[1]                            ; CLOCK_50                          ; 378170   ; 2205902  ; 0        ; 0        ;
; SW[15]                            ; CLOCK_50                          ; 1046     ; 1046     ; 0        ; 0        ;
; KEY[1]                            ; KEY[1]                            ; 128      ; 13913    ; 44504    ; 266481   ;
; pipereg:IF_ID|out1[0]             ; KEY[1]                            ; 1        ; 1        ; 125      ; 157      ;
; pipereg:IF_ID|out1[26]            ; KEY[1]                            ; 64       ; 64       ; 429      ; 633      ;
; KEY[1]                            ; pipereg:IF_ID|out1[0]             ; 0        ; 0        ; 1024     ; 992      ;
; KEY[1]                            ; pipereg:IF_ID|out1[26]            ; 0        ; 0        ; 1216327  ; 7554232  ;
; pipereg:IF_ID|out1[0]             ; pipereg:IF_ID|out1[26]            ; 0        ; 0        ; 560      ; 1088     ;
; pipereg:IF_ID|out1[26]            ; pipereg:IF_ID|out1[26]            ; 0        ; 0        ; 562      ; 1090     ;
; SW[15]                            ; SW[15]                            ; 7        ; 7        ; 0        ; 0        ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 19    ; 19   ;
; Unconstrained Input Port Paths  ; 1524  ; 1524 ;
; Unconstrained Output Ports      ; 92    ; 92   ;
; Unconstrained Output Port Paths ; 337   ; 337  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Thu Dec 12 17:08:23 2013
Info: Command: quartus_sta RegFile -c RegFile
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 40 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'RegFile.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name KEY[1] KEY[1]
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
    Info (332105): create_clock -period 1.000 -name clk_div:clockdiv|clock_100hz_reg clk_div:clockdiv|clock_100hz_reg
    Info (332105): create_clock -period 1.000 -name clk_div:clockdiv|clock_1Khz_reg clk_div:clockdiv|clock_1Khz_reg
    Info (332105): create_clock -period 1.000 -name clk_div:clockdiv|clock_10Khz_reg clk_div:clockdiv|clock_10Khz_reg
    Info (332105): create_clock -period 1.000 -name clk_div:clockdiv|clock_100Khz_reg clk_div:clockdiv|clock_100Khz_reg
    Info (332105): create_clock -period 1.000 -name clk_div:clockdiv|clock_1Mhz_reg clk_div:clockdiv|clock_1Mhz_reg
    Info (332105): create_clock -period 1.000 -name pipereg:IF_ID|out1[0] pipereg:IF_ID|out1[0]
    Info (332105): create_clock -period 1.000 -name SW[15] SW[15]
    Info (332105): create_clock -period 1.000 -name pipereg:IF_ID|out1[26] pipereg:IF_ID|out1[26]
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: inst9|zero~13  from: datad  to: combout
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -23.372
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -23.372      -265.358 pipereg:IF_ID|out1[26] 
    Info (332119):   -18.986      -255.181 CLOCK_50 
    Info (332119):   -12.444     -7660.434 KEY[1] 
    Info (332119):    -6.649      -199.106 pipereg:IF_ID|out1[0] 
    Info (332119):    -0.239        -0.283 clk_div:clockdiv|clock_10Khz_reg 
    Info (332119):    -0.239        -0.282 clk_div:clockdiv|clock_1Mhz_reg 
    Info (332119):    -0.070        -0.208 clk_div:clockdiv|clock_1Khz_reg 
    Info (332119):    -0.069        -0.140 clk_div:clockdiv|clock_100Khz_reg 
    Info (332119):    -0.069        -0.109 clk_div:clockdiv|clock_100hz_reg 
    Info (332119):     0.422         0.000 SW[15] 
Info (332146): Worst-case hold slack is -5.356
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.356      -603.227 KEY[1] 
    Info (332119):    -0.974        -5.950 SW[15] 
    Info (332119):     0.039         0.000 CLOCK_50 
    Info (332119):     0.391         0.000 clk_div:clockdiv|clock_100Khz_reg 
    Info (332119):     0.391         0.000 clk_div:clockdiv|clock_100hz_reg 
    Info (332119):     0.391         0.000 clk_div:clockdiv|clock_10Khz_reg 
    Info (332119):     0.391         0.000 clk_div:clockdiv|clock_1Khz_reg 
    Info (332119):     0.391         0.000 clk_div:clockdiv|clock_1Mhz_reg 
    Info (332119):     1.039         0.000 pipereg:IF_ID|out1[26] 
    Info (332119):     2.579         0.000 pipereg:IF_ID|out1[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000     -3741.222 KEY[1] 
    Info (332119):    -1.380       -75.380 CLOCK_50 
    Info (332119):    -1.222        -1.222 SW[15] 
    Info (332119):    -0.500        -4.000 clk_div:clockdiv|clock_100Khz_reg 
    Info (332119):    -0.500        -4.000 clk_div:clockdiv|clock_100hz_reg 
    Info (332119):    -0.500        -4.000 clk_div:clockdiv|clock_10Khz_reg 
    Info (332119):    -0.500        -4.000 clk_div:clockdiv|clock_1Khz_reg 
    Info (332119):    -0.500        -4.000 clk_div:clockdiv|clock_1Mhz_reg 
    Info (332119):     0.500         0.000 pipereg:IF_ID|out1[0] 
    Info (332119):     0.500         0.000 pipereg:IF_ID|out1[26] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: inst9|zero~13  from: datad  to: combout
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -11.311
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -11.311      -112.494 pipereg:IF_ID|out1[26] 
    Info (332119):    -8.735       -87.005 CLOCK_50 
    Info (332119):    -5.968     -3310.480 KEY[1] 
    Info (332119):    -2.815       -82.815 pipereg:IF_ID|out1[0] 
    Info (332119):     0.432         0.000 clk_div:clockdiv|clock_10Khz_reg 
    Info (332119):     0.432         0.000 clk_div:clockdiv|clock_1Mhz_reg 
    Info (332119):     0.505         0.000 clk_div:clockdiv|clock_100Khz_reg 
    Info (332119):     0.505         0.000 clk_div:clockdiv|clock_100hz_reg 
    Info (332119):     0.505         0.000 clk_div:clockdiv|clock_1Khz_reg 
    Info (332119):     0.897         0.000 SW[15] 
Info (332146): Worst-case hold slack is -3.019
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.019      -384.220 KEY[1] 
    Info (332119):    -0.839        -5.582 SW[15] 
    Info (332119):    -0.044        -0.120 CLOCK_50 
    Info (332119):     0.215         0.000 clk_div:clockdiv|clock_100Khz_reg 
    Info (332119):     0.215         0.000 clk_div:clockdiv|clock_100hz_reg 
    Info (332119):     0.215         0.000 clk_div:clockdiv|clock_10Khz_reg 
    Info (332119):     0.215         0.000 clk_div:clockdiv|clock_1Khz_reg 
    Info (332119):     0.215         0.000 clk_div:clockdiv|clock_1Mhz_reg 
    Info (332119):     0.482         0.000 pipereg:IF_ID|out1[26] 
    Info (332119):     1.462         0.000 pipereg:IF_ID|out1[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000     -3741.222 KEY[1] 
    Info (332119):    -1.380       -75.380 CLOCK_50 
    Info (332119):    -1.222        -1.222 SW[15] 
    Info (332119):    -0.500        -4.000 clk_div:clockdiv|clock_100Khz_reg 
    Info (332119):    -0.500        -4.000 clk_div:clockdiv|clock_100hz_reg 
    Info (332119):    -0.500        -4.000 clk_div:clockdiv|clock_10Khz_reg 
    Info (332119):    -0.500        -4.000 clk_div:clockdiv|clock_1Khz_reg 
    Info (332119):    -0.500        -4.000 clk_div:clockdiv|clock_1Mhz_reg 
    Info (332119):     0.500         0.000 pipereg:IF_ID|out1[0] 
    Info (332119):     0.500         0.000 pipereg:IF_ID|out1[26] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 461 megabytes
    Info: Processing ended: Thu Dec 12 17:08:27 2013
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:03


