circuit Load :
  module Load :
    input clock : Clock
    input reset : UInt<1>
    input io_fun3 : UInt<3>
    input io_in_0 : UInt<8>
    input io_in_1 : UInt<8>
    input io_in_2 : UInt<8>
    input io_in_3 : UInt<8>
    output io_out : SInt<32>
    input io_adr : UInt<2>

    node _T = eq(io_fun3, UInt<3>("h0")) @[Load.scala 22:19]
    node _T_1 = eq(io_adr, UInt<1>("h0")) @[Load.scala 23:18]
    node _io_out_T = bits(io_in_0, 7, 7) @[Load.scala 24:41]
    node _io_out_T_1 = bits(_io_out_T, 0, 0) @[Bitwise.scala 72:15]
    node io_out_hi = mux(_io_out_T_1, UInt<24>("hffffff"), UInt<24>("h0")) @[Bitwise.scala 72:12]
    node _io_out_T_2 = cat(io_out_hi, io_in_0) @[Cat.scala 30:58]
    node _io_out_T_3 = asSInt(_io_out_T_2) @[Load.scala 24:56]
    node _T_2 = eq(io_adr, UInt<1>("h1")) @[Load.scala 25:23]
    node _io_out_T_4 = bits(io_in_1, 7, 7) @[Load.scala 26:41]
    node _io_out_T_5 = bits(_io_out_T_4, 0, 0) @[Bitwise.scala 72:15]
    node io_out_hi_1 = mux(_io_out_T_5, UInt<24>("hffffff"), UInt<24>("h0")) @[Bitwise.scala 72:12]
    node _io_out_T_6 = cat(io_out_hi_1, io_in_1) @[Cat.scala 30:58]
    node _io_out_T_7 = asSInt(_io_out_T_6) @[Load.scala 26:56]
    node _T_3 = eq(io_adr, UInt<2>("h2")) @[Load.scala 27:23]
    node _io_out_T_8 = bits(io_in_2, 7, 7) @[Load.scala 28:41]
    node _io_out_T_9 = bits(_io_out_T_8, 0, 0) @[Bitwise.scala 72:15]
    node io_out_hi_2 = mux(_io_out_T_9, UInt<24>("hffffff"), UInt<24>("h0")) @[Bitwise.scala 72:12]
    node _io_out_T_10 = cat(io_out_hi_2, io_in_2) @[Cat.scala 30:58]
    node _io_out_T_11 = asSInt(_io_out_T_10) @[Load.scala 28:56]
    node _T_4 = eq(io_adr, UInt<2>("h3")) @[Load.scala 29:23]
    node _io_out_T_12 = bits(io_in_3, 7, 7) @[Load.scala 30:41]
    node _io_out_T_13 = bits(_io_out_T_12, 0, 0) @[Bitwise.scala 72:15]
    node io_out_hi_3 = mux(_io_out_T_13, UInt<24>("hffffff"), UInt<24>("h0")) @[Bitwise.scala 72:12]
    node _io_out_T_14 = cat(io_out_hi_3, io_in_3) @[Cat.scala 30:58]
    node _io_out_T_15 = asSInt(_io_out_T_14) @[Load.scala 30:56]
    node _GEN_0 = mux(_T_4, _io_out_T_15, asSInt(UInt<1>("h0"))) @[Load.scala 29:30 Load.scala 30:16 Load.scala 21:12]
    node _GEN_1 = mux(_T_3, _io_out_T_11, _GEN_0) @[Load.scala 27:30 Load.scala 28:16]
    node _GEN_2 = mux(_T_2, _io_out_T_7, _GEN_1) @[Load.scala 25:30 Load.scala 26:16]
    node _GEN_3 = mux(_T_1, _io_out_T_3, _GEN_2) @[Load.scala 23:25 Load.scala 24:16]
    node _T_5 = eq(io_fun3, UInt<3>("h1")) @[Load.scala 32:24]
    node _T_6 = eq(io_adr, UInt<1>("h0")) @[Load.scala 33:20]
    node io_out_lo = cat(io_in_1, io_in_0) @[Cat.scala 30:58]
    node _io_out_T_16 = bits(io_out_lo, 15, 15) @[Load.scala 35:37]
    node _io_out_T_17 = bits(_io_out_T_16, 0, 0) @[Bitwise.scala 72:15]
    node io_out_hi_4 = mux(_io_out_T_17, UInt<16>("hffff"), UInt<16>("h0")) @[Bitwise.scala 72:12]
    node _io_out_T_18 = cat(io_out_hi_4, io_out_lo) @[Cat.scala 30:58]
    node _io_out_T_19 = asSInt(_io_out_T_18) @[Load.scala 35:49]
    node _T_7 = eq(io_adr, UInt<1>("h1")) @[Load.scala 36:26]
    node io_out_lo_1 = cat(io_in_2, io_in_1) @[Cat.scala 30:58]
    node _io_out_T_20 = bits(io_out_lo_1, 15, 15) @[Load.scala 38:37]
    node _io_out_T_21 = bits(_io_out_T_20, 0, 0) @[Bitwise.scala 72:15]
    node io_out_hi_5 = mux(_io_out_T_21, UInt<16>("hffff"), UInt<16>("h0")) @[Bitwise.scala 72:12]
    node _io_out_T_22 = cat(io_out_hi_5, io_out_lo_1) @[Cat.scala 30:58]
    node _io_out_T_23 = asSInt(_io_out_T_22) @[Load.scala 38:49]
    node _T_8 = eq(io_adr, UInt<2>("h2")) @[Load.scala 39:26]
    node io_out_lo_2 = cat(io_in_3, io_in_2) @[Cat.scala 30:58]
    node _io_out_T_24 = bits(io_out_lo_2, 15, 15) @[Load.scala 41:37]
    node _io_out_T_25 = bits(_io_out_T_24, 0, 0) @[Bitwise.scala 72:15]
    node io_out_hi_6 = mux(_io_out_T_25, UInt<16>("hffff"), UInt<16>("h0")) @[Bitwise.scala 72:12]
    node _io_out_T_26 = cat(io_out_hi_6, io_out_lo_2) @[Cat.scala 30:58]
    node _io_out_T_27 = asSInt(_io_out_T_26) @[Load.scala 41:49]
    node _T_9 = eq(io_adr, UInt<2>("h3")) @[Load.scala 42:26]
    node io_out_lo_3 = cat(io_in_0, io_in_3) @[Cat.scala 30:58]
    node _io_out_T_28 = bits(io_out_lo_3, 15, 15) @[Load.scala 44:37]
    node _io_out_T_29 = bits(_io_out_T_28, 0, 0) @[Bitwise.scala 72:15]
    node io_out_hi_7 = mux(_io_out_T_29, UInt<16>("hffff"), UInt<16>("h0")) @[Bitwise.scala 72:12]
    node _io_out_T_30 = cat(io_out_hi_7, io_out_lo_3) @[Cat.scala 30:58]
    node _io_out_T_31 = asSInt(_io_out_T_30) @[Load.scala 44:49]
    node _GEN_4 = mux(_T_9, _io_out_T_31, asSInt(UInt<1>("h0"))) @[Load.scala 42:33 Load.scala 44:18 Load.scala 21:12]
    node _GEN_5 = mux(_T_8, _io_out_T_27, _GEN_4) @[Load.scala 39:33 Load.scala 41:18]
    node _GEN_6 = mux(_T_7, _io_out_T_23, _GEN_5) @[Load.scala 36:33 Load.scala 38:18]
    node _GEN_7 = mux(_T_6, _io_out_T_19, _GEN_6) @[Load.scala 33:27 Load.scala 35:18]
    node _T_10 = eq(io_fun3, UInt<3>("h2")) @[Load.scala 46:24]
    node io_out_lo_4 = cat(io_in_1, io_in_0) @[Cat.scala 30:58]
    node io_out_hi_8 = cat(io_in_3, io_in_2) @[Cat.scala 30:58]
    node _io_out_T_32 = cat(io_out_hi_8, io_out_lo_4) @[Cat.scala 30:58]
    node _io_out_T_33 = asSInt(_io_out_T_32) @[Load.scala 47:68]
    node _T_11 = eq(io_fun3, UInt<3>("h4")) @[Load.scala 48:24]
    node _T_12 = eq(io_adr, UInt<1>("h0")) @[Load.scala 49:20]
    node _io_out_T_34 = bits(io_in_0, 7, 7) @[Load.scala 50:42]
    node _io_out_T_35 = bits(_io_out_T_34, 0, 0) @[Bitwise.scala 72:15]
    node io_out_hi_9 = mux(_io_out_T_35, UInt<24>("hffffff"), UInt<24>("h0")) @[Bitwise.scala 72:12]
    node _io_out_T_36 = cat(io_out_hi_9, io_in_0) @[Cat.scala 30:58]
    node _io_out_T_37 = asSInt(_io_out_T_36) @[Load.scala 50:65]
    node _T_13 = eq(io_adr, UInt<1>("h1")) @[Load.scala 51:24]
    node _io_out_T_38 = bits(io_in_1, 7, 7) @[Load.scala 52:42]
    node _io_out_T_39 = bits(_io_out_T_38, 0, 0) @[Bitwise.scala 72:15]
    node io_out_hi_10 = mux(_io_out_T_39, UInt<24>("hffffff"), UInt<24>("h0")) @[Bitwise.scala 72:12]
    node _io_out_T_40 = cat(io_out_hi_10, io_in_1) @[Cat.scala 30:58]
    node _io_out_T_41 = asSInt(_io_out_T_40) @[Load.scala 52:65]
    node _T_14 = eq(io_adr, UInt<2>("h2")) @[Load.scala 53:24]
    node _io_out_T_42 = bits(io_in_2, 7, 7) @[Load.scala 54:42]
    node _io_out_T_43 = bits(_io_out_T_42, 0, 0) @[Bitwise.scala 72:15]
    node io_out_hi_11 = mux(_io_out_T_43, UInt<24>("hffffff"), UInt<24>("h0")) @[Bitwise.scala 72:12]
    node _io_out_T_44 = cat(io_out_hi_11, io_in_2) @[Cat.scala 30:58]
    node _io_out_T_45 = asSInt(_io_out_T_44) @[Load.scala 54:65]
    node _T_15 = eq(io_adr, UInt<2>("h3")) @[Load.scala 55:24]
    node _io_out_T_46 = bits(io_in_3, 7, 7) @[Load.scala 56:42]
    node _io_out_T_47 = bits(_io_out_T_46, 0, 0) @[Bitwise.scala 72:15]
    node io_out_hi_12 = mux(_io_out_T_47, UInt<24>("hffffff"), UInt<24>("h0")) @[Bitwise.scala 72:12]
    node _io_out_T_48 = cat(io_out_hi_12, io_in_3) @[Cat.scala 30:58]
    node _io_out_T_49 = asSInt(_io_out_T_48) @[Load.scala 56:65]
    node _GEN_8 = mux(_T_15, _io_out_T_49, asSInt(UInt<1>("h0"))) @[Load.scala 55:31 Load.scala 56:16 Load.scala 21:12]
    node _GEN_9 = mux(_T_14, _io_out_T_45, _GEN_8) @[Load.scala 53:31 Load.scala 54:16]
    node _GEN_10 = mux(_T_13, _io_out_T_41, _GEN_9) @[Load.scala 51:31 Load.scala 52:16]
    node _GEN_11 = mux(_T_12, _io_out_T_37, _GEN_10) @[Load.scala 49:27 Load.scala 50:16]
    node _T_16 = eq(io_fun3, UInt<3>("h5")) @[Load.scala 58:24]
    node _T_17 = eq(io_adr, UInt<1>("h0")) @[Load.scala 59:21]
    node io_out_lo_5 = cat(io_in_1, io_in_0) @[Cat.scala 30:58]
    node _io_out_T_50 = bits(io_out_lo_5, 15, 15) @[Load.scala 61:38]
    node _io_out_T_51 = bits(_io_out_T_50, 0, 0) @[Bitwise.scala 72:15]
    node io_out_hi_13 = mux(_io_out_T_51, UInt<16>("hffff"), UInt<16>("h0")) @[Bitwise.scala 72:12]
    node _io_out_T_52 = cat(io_out_hi_13, io_out_lo_5) @[Cat.scala 30:58]
    node _io_out_T_53 = asSInt(_io_out_T_52) @[Load.scala 61:58]
    node _T_18 = eq(io_adr, UInt<1>("h1")) @[Load.scala 62:26]
    node io_out_lo_6 = cat(io_in_2, io_in_1) @[Cat.scala 30:58]
    node _io_out_T_54 = bits(io_out_lo_6, 15, 15) @[Load.scala 64:38]
    node _io_out_T_55 = bits(_io_out_T_54, 0, 0) @[Bitwise.scala 72:15]
    node io_out_hi_14 = mux(_io_out_T_55, UInt<16>("hffff"), UInt<16>("h0")) @[Bitwise.scala 72:12]
    node _io_out_T_56 = cat(io_out_hi_14, io_out_lo_6) @[Cat.scala 30:58]
    node _io_out_T_57 = asSInt(_io_out_T_56) @[Load.scala 64:58]
    node _T_19 = eq(io_adr, UInt<2>("h2")) @[Load.scala 65:26]
    node io_out_lo_7 = cat(io_in_3, io_in_2) @[Cat.scala 30:58]
    node _io_out_T_58 = bits(io_out_lo_7, 15, 15) @[Load.scala 67:38]
    node _io_out_T_59 = bits(_io_out_T_58, 0, 0) @[Bitwise.scala 72:15]
    node io_out_hi_15 = mux(_io_out_T_59, UInt<16>("hffff"), UInt<16>("h0")) @[Bitwise.scala 72:12]
    node _io_out_T_60 = cat(io_out_hi_15, io_out_lo_7) @[Cat.scala 30:58]
    node _io_out_T_61 = asSInt(_io_out_T_60) @[Load.scala 67:58]
    node _T_20 = eq(io_adr, UInt<2>("h3")) @[Load.scala 68:26]
    node io_out_lo_8 = cat(io_in_0, io_in_3) @[Cat.scala 30:58]
    node _io_out_T_62 = bits(io_out_lo_8, 15, 15) @[Load.scala 70:38]
    node _io_out_T_63 = bits(_io_out_T_62, 0, 0) @[Bitwise.scala 72:15]
    node io_out_hi_16 = mux(_io_out_T_63, UInt<16>("hffff"), UInt<16>("h0")) @[Bitwise.scala 72:12]
    node _io_out_T_64 = cat(io_out_hi_16, io_out_lo_8) @[Cat.scala 30:58]
    node _io_out_T_65 = asSInt(_io_out_T_64) @[Load.scala 70:58]
    node _GEN_12 = mux(_T_20, _io_out_T_65, asSInt(UInt<1>("h0"))) @[Load.scala 68:33 Load.scala 70:18 Load.scala 21:12]
    node _GEN_13 = mux(_T_19, _io_out_T_61, _GEN_12) @[Load.scala 65:33 Load.scala 67:18]
    node _GEN_14 = mux(_T_18, _io_out_T_57, _GEN_13) @[Load.scala 62:33 Load.scala 64:18]
    node _GEN_15 = mux(_T_17, _io_out_T_53, _GEN_14) @[Load.scala 59:28 Load.scala 61:18]
    node _GEN_16 = mux(_T_16, _GEN_15, asSInt(UInt<1>("h0"))) @[Load.scala 58:36 Load.scala 21:12]
    node _GEN_17 = mux(_T_11, _GEN_11, _GEN_16) @[Load.scala 48:36]
    node _GEN_18 = mux(_T_10, _io_out_T_33, _GEN_17) @[Load.scala 46:35 Load.scala 47:16]
    node _GEN_19 = mux(_T_5, _GEN_7, _GEN_18) @[Load.scala 32:35]
    node _GEN_20 = mux(_T, _GEN_3, _GEN_19) @[Load.scala 22:30]
    io_out <= _GEN_20
