#**************************************************************
# This .sdc file is created by Terasic Tool.
# Users are recommended to modify this file to match users logic.
#**************************************************************

#**************************************************************
# Create Clock
#**************************************************************
create_clock -period 20 [get_ports CLOCK_50]
create_clock -period 20 [get_ports CLOCK2_50]
create_clock -period 20 [get_ports CLOCK3_50]
create_clock -period "50 MHZ" [get_ports CLOCK_50]
create_clock -name "HC_NCLK" -period "40 MHZ" [get_ports CLK]


#**************************************************************
# Create Generated Clock
#**************************************************************
derive_pll_clocks



#**************************************************************
# Set Clock Latency
#**************************************************************



#**************************************************************
# Set Clock Uncertainty
#**************************************************************
derive_clock_uncertainty



#**************************************************************
# Set Input Delay
#**************************************************************



#**************************************************************
# Set Output Delay
#**************************************************************

set_output_delay -17.5 -clock "HC_NCLK" [get_ports HC_R[*]]
set_output_delay -17.5 -clock "HC_NCLK" [get_ports HC_G[*]]
set_output_delay -17.5 -clock "HC_NCLK" [get_ports HC_B[*]]
set_output_delay -7.5  -clock "HC_NCLK" [get_ports HC_DEN]

#set_output_delay -17.5 -clock "VGA_CTRL_CLK" [get_ports HC_R[*]]
#set_output_delay -17.5 -clock "VGA_CTRL_CLK" [get_ports HC_G[*]]
#set_output_delay -17.5 -clock "VGA_CTRL_CLK" [get_ports HC_B[*]]
#set_output_delay -7.5  -clock "VGA_CTRL_CLK" [get_ports HC_DEN]
#**************************************************************
# Set Clock Groups
#**************************************************************



#**************************************************************
# Set False Path
#**************************************************************



#**************************************************************
# Set Multicycle Path
#**************************************************************



#**************************************************************
# Set Maximum Delay
#**************************************************************



#**************************************************************
# Set Minimum Delay
#**************************************************************



#**************************************************************
# Set Input Transition
#**************************************************************



#**************************************************************
# Set Load
#**************************************************************



