---
layout: post
title: RISC-V 指令集介绍
description: 
category: chip
tags: 
---
{% include JB/setup %}
## 什么是RISC-V？
RSIC-V(读作 risk five)指令集是UC Berkeley 研发的一款CPU指令集，该指令集最初的目的是为了支持计算机体系结构的研发和教学，但是后来Berkeley希望
该指令集能够成为一个可以被产业界真正实现的开源架构。之所以叫RSIC-V是因为该架构是伯克利研发的第五代主要的RISC指令集结构（前面四代分别是
RISC-I，II，SOAR和SPUR)。伯克利自己也已经设计并六篇了8个不同版本的（截至本文）该架构的处理器。受限于传统的晶体管尺寸逐渐变小带来的功率约束，该研究组现有的
主要研究方向是将RISC-V指令集的特殊定制以及与异构加速器的整合。

## 为什么需要研究新的指令集？
既然现在市场上已经有了主流的商业化的指令集，包括ARM，X86，以及开源的指令集OpenRISC为什么需要研究一款全新的开源指令集呢?主要的原因有以下几个方面：

### 和现有的商业指令集相比
- 商业的指令集都是有产权保护的（公司的私有财产）
- 商业的指令集只在特定的市场领域中很受欢迎，ARM主要在移动市场而X86则主要在服务器和桌面市场。
- 商业的指令集不足以满足应用
- 商业的指令集的扩展性不够好
- 经过改进的商业指令集就完全是新的指令集了

### 和OpenRISC相比

- OpenRISC的条件跳转和分支延迟（branch delay slot）使得高性能的实现变得很复杂
- OpenRISC使用32-bits的固定编码和16-bits的立即数，限制了指令集扩展的空间
- OpenRISC不支持IEEE 754浮点标准（2008修订版）
- OpenRISC 64bit的版本还没有完成

## RISC-V Overview

