---
layout: default
Lastmod: 2021-06-22T02:55:14.835602+00:00
date: 2021-06-22T02:55:14.835011+00:00
title: "芯片 5nm 和 7nm 有什么差别，CPU 已经很小了，做大点不行吗？"
author: ""
tags: [芯片,CPU,功耗,晶体管,制程]
---


    
### 知乎用户 镜君​ 发表
    
这要看 CPU 为什么制程要做小了。

先介绍一下摩尔定律这个促进 CPU 晶体管做小的业内定律：当价格不变时，集成电路上可容纳的元器件的数目，约每隔 18-24 个月便会增加一倍，性能也将提升一倍。

你可以从这条业内定律发现，CPU 的晶体管做小了之后，能够在单位面积内集成更多的晶体管提升性能。而且根据实践，在使用这种方式提升性能时，功耗是基本不变的。比如题目中问到的 5nm 和 7nm 的区别，就是晶体管能做到更小，以方便芯片在不变的体积和功耗下集成更多的晶体管（运算单元、缓存）并且性能因此而提升。

能在芯片做得大小不变的情况下，大幅度提升性能且功耗不变，这就是为什么 CPU 的晶体管要越做越小。

上世纪 40 年代，人类第一台计算机有 18000 个电子管，占据了 170 平方米大小的房间，重达 30 吨，功率约 150 千瓦，每秒运算 5000 次。

如今，7nm 的工艺制作的 CPU 可以在 1 平方毫米的范围的硅基芯片内集成超过一亿个晶体管，做成成品芯片的功耗不到 100 瓦，每秒运算数十亿次，而且在数据位宽上已经可以做到 2 的 8 次方甚至更高。

**而且，现代芯片根据应用场景不同，对芯片大小的容忍度是不同的。**

*   我们手机里的 SOC，只有一个指甲盖那么大，却要集成 CPU、GPU、DSP、AI 等一系列部分。
*   我们笔记本电脑的 CPU 和 GPU 是分开的，但是需要和机子的大小和散热上进行妥协。
*   我们台式电脑的 CPU 可以从容拥有一定的大小，大一些的（如 AMD TR）可以和手掌一样大，而台式电脑的独立 GPU 更是设计成有独立供电散热的扩展板卡形式。

手机的性能在过去的十年内一度是不能完全满足需求的，工艺的提升直接使得手机 SOC 能够在其中集成更多模块和晶体管、功耗降低、性能提升，所以 10nm、7nm、5nm 这些工艺节点每一个对手机 SOC 芯片的发展影响是十分关键的节点。

PC 芯片的大小也是有一定限制的，所有的 PC CPU/GPU 芯片厂商都想在同样的大小标准下集成更多的晶体管，性能之争是愈演愈烈的，而近年来 AVX 等指令集的发展也必然要求工艺进步——否则无法处理小范围内的过量功耗导致的热量积累。

综上所述，芯片工艺的升级与尖端芯片的发展可以说有直接的线性关系，所以 CPU 只有做得晶体管更小才能继续获得长足的进步，做大点无疑是逆需求逆发展规律的发展。
    
    
    
    
### 知乎用户 零零零零零点 发表
    
为什么芯片要小？这个就考虑到成本和功耗的问题了，如果制作的芯片很大，那么这个成本会提高而且良品率也会变得很低，并且功耗也更大。下面我来具体说说原因。

一，成本高

每一片 CPU 都是从一整片晶元上切下来的，根据需求不同，每一种 CPU 的大小就不同。所以一片晶元可能切成几百片 CPU，或者几千片 CPU，甚至是几万片 CPU 都是也可能的。

这些被切下来的 CPU 得以利用了，但是这个时候也会造成一个浪费的问题，要理解为什么会浪费。首先要知道一个晶元的形状问题，晶元顾名思义，他是一种圆形的硅晶片，至于为什么是圆的，可以参考一下这篇文章。

[为什么晶圆都是圆的不是方的？​www.sohu.com

![](https://images.weserv.nl/?url=https%3A//pic3.zhimg.com/v2-fa9eca79337468d597f8b5abf23d167a_ipico.jpg)

](https://link.zhihu.com/?target=https%3A//www.sohu.com/a/201314861_132567)

因为晶元他是圆形的，但是我们所做的 CPU 都是方形的，所以这个就必然会造成浪费的情况。因为在一个圆里面不论我们把长方形画的多小，他都会有浪费掉的地方，没有办法全部利用。

而且当你画的这个长方形越大，他浪费掉的空间也就越大，只有你的长方形切的越小，你利用的面积才会越大，这样才能提高利用率。如图。

![](https://images.weserv.nl/?url=https%3A//pic2.zhimg.com/50/v2-18870cd23f1f05efd377fe6d030938eb_hd.jpg%3Fsource%3D1940ef5c)

二，良品率

这个就涉及到生产的问题了，一般来说每个公司，不管是台积电还是三星等等厂商，他们制造出来的晶片都是会有良品率的问题的。在这方面，台积电做的是做好的。

而良品率的存在，就是会导致一个晶元的可用部分有多少。如果假设一个晶元最后被切成了一千片 CPU，但是其中一个 CPU 是有问题的，如下图。

![](https://images.weserv.nl/?url=https%3A//pic1.zhimg.com/50/v2-2db8442985bd34cbf21f9d25fcbfd01c_hd.jpg%3Fsource%3D1940ef5c)

图中的黑点假设是有问题的，这一块是不能用的。那么这个晶片的良品率就是 0.1%。但是你的 CPU 很大的话，比如你一个晶片切出来一百个 CPU，而这个黑点在的那块 CPU 是不可用的，那么这片晶片的良品率就会提升到 1%。这个也是 CPU 做大的一个弊端。

有关良品率更详细的地方，可以参考下面这篇文章。

[为什么 CPU 不做的大（外形上）一些？（图）？​www.zhihu.com

![](https://images.weserv.nl/?url=https%3A//pic3.zhimg.com/v2-7a6555516201eb4eb32432fdee013b6e_180x120.jpg)

](https://www.zhihu.com/question/56486682/answer/284794897)

三，功耗

5nm 的技术，和 7nm 的技术，在塞下同等数量晶体管的情况下，5nm 的体积会更小。而体积大的 7nm，就会因为工艺的问题，导致原件的电容比较大，需要的电压相较于 5nm 就更高，从而导致整体功耗变得更高。

现在的 CPU 越来越小也是时代的形式造成的，比如在手机这种精密仪器当中，内部的每一个空间都是极其宝贵的，当你的 CPU 越小，留下的空间就会越大，就可以在同等的体积内，塞下更多的传感器，增加手机的功能。

控制变量法知道吧，我们不能为了追求性能，就不顾体积，如果真的那样的话，我们根本就不需要在继续研发 2nm 的那些新技术了，只需要不断的增大体积，就可以几乎塞下无数的晶体管，性能也将是不可估量的。

但是这就好像是空中楼阁一样，只能是纸上谈兵，但是根本没有意义。

所以处理器的越来越小，是我们共同追求的目标。当初的初代计算机，一个就有三十吨的重量，而且体积大的可怕。但是现在的 CPU 只有一个指甲盖的大小，性能却远远超过了当初那个三十吨重的 “巨兽”。这就是追求小的意义。
    
    
    
    
### 知乎用户 事后诸葛亮​ 发表
    
当前良率统计下，在发货量有保障的前提下。抛开功耗与性能不谈。

n7p 已经是成本最优了。没必要做下去了。

5nm 比 7nm 的优势更多在于功耗。

至于说芯片面积，用先进封装比先进工艺能得到更优的结果。Chiplet、CoWos 层出不穷。

除智能终端外，芯片的工艺已经 Hold 在 16nm 的分水岭上踟蹰不前了。

以上所述不贴数据，纯行业经验。

以下是我另一个问题的答案，完全原创，转载私信告知即可，欢迎转载。

如何深入浅出地解释「7nm 」指的是什么？分别有哪些公司在做？ - 事后诸葛亮的回答 - 知乎 [https://www.zhihu.com/question/336820223/answer/766662613](https://www.zhihu.com/question/336820223/answer/766662613)

网络设备需要高精度芯片吗? - 事后诸葛亮的回答 - 知乎 [https://www.zhihu.com/question/398479900/answer/1256200975](https://www.zhihu.com/question/398479900/answer/1256200975)
    
    
    
    
### 知乎用户  嗯起床了 发表
    
![](https://images.weserv.nl/?url=https%3A//pic1.zhimg.com/50/v2-ef36b4720fa174f5613ae5255ca7e8e5_hd.jpg%3Fsource%3D1940ef5c)

X nm 制程中的 X nm 指的是晶体管的栅极宽度，也就是上图中 Gate 部分宽度。 简单的说，从 5nm 到 7nm 因为线宽的减少，晶体管面积减小，单位面积的芯片上能放入更多的晶体管；同时因为供电电压的降低，可一定程度降低芯片功耗。按照台积电提供的数据，5nm 的晶体管密度为每平方毫米 1.713 亿个，对比初代 7nm 的每平方毫米 9120 万个，逻辑密度提升至 1.8 倍；对比 7nm，同样的性能下 5nm 工艺功耗降低 30%，同样的功耗下性能提升了 15%。

那么对于消费者来说，5nm 是必需的吗？

答案是，既是又不是。

从智能手机面世以来，手机芯片的性能以每年 20-30% 的速度稳步提升，甚至已经超过不少桌面级处理器。对于绝大部分手机用户来说，手机芯片的性能是过剩的；哪怕对于非职业手机游戏玩家来说，两年前的高端手机芯片，性能也是足够的，只是屏幕跟不上。大多数人对手机卡顿的体验，根本上源自于操作系统、内存的大小和带宽，而不是手机处理器的速度。如果掏出今年发布的高端机型，把骁龙 865 换成 845，有多少人能察觉出差距呢？

每年手机发布会现场上，各家 CEO 竞相对比跑分数据——对比上一代产品，跑分提升 XX%，对比友商提升 XX%！但 CEO 不会告诉你的是，跑分和实际使用之间的差距。华为、高通、苹果，每年都会发布一款新的手机处理器，隐藏的信息是，芯片团队只有一年去做芯片的驱动开发、应用适配。因为时间受限，芯片团队通常只会对跑分打榜场景和典型场景做优化，对于其他场景，则很可能只是做到能跑通的级别，离优化差的还远。芯片驱动实际上还有很大的提升空间，芯片不做改动，单单驱动层面的优化，就有可能让手机在实际使用时的性能提升一半。

到此为止，看起来用 7nm 就够了，为什么需要 5nm 呢？

关注手机的同学肯定知道，其实近几年来，手机的同质化严重，每年手机的买点无外乎：处理器、屏幕、摄像头。屏幕从 60HZ、90HZ 一路升到 120HZ，形状也有水滴屏、打孔屏、全面屏等各种变种；摄像头从 3000 万像素升到 5000 万像素又到 1 个亿像素，还增加了望远镜功能。

那么问题来了，有一个手机厂商说，我们的屏幕和摄像都是顶级的，但是处理器使用的还是上一代，因为我们对处理器做了专门的优化，可以达到友商最新款处理器的使用体验，只是跑分不高。请问消费者会买账吗？跑分都跑不赢，谁知道你说的是真的还是假的？另外，5nm 难道不是看数字就比 7nm 强吗？

![](https://images.weserv.nl/?url=https%3A//pic4.zhimg.com/50/v2-634ede635b19f80a8eb3e78c13ba5c0e_hd.jpg%3Fsource%3D1940ef5c)

事实上，全球手机出货量从 2016 年开始，稳步下降，手机市场从增量市场过度为存量市场。在增量市场中，厂商们需要做的是把手机卖给没有买过手机的用户，而在存量市场中，厂商要做的是让消费者更换手机。对于没有用过手机的人来说，什么样的智能机都是新鲜的、好用的，但是对于换机的消费者来说，手机可是大件支出，如果新手机不是完完全全的打动我，我选择再等一年。而打动消费者的最好办法是什么呢，只能是数据，毕竟体验这种东西，是购买之后才有的。没有数据，连购买都没有，谈何体验？

\==============================================

2020.6.3 第二次更新

\==============================================

那么除手机处理器外，常年使用最新制程的芯片还有什么呢？答案是，CPU 和 GPU。众所周知，英特尔的 10nm 工艺已经**快要**量产好多年了，虽然英特尔 10nm 从工艺水准上看，基本等效台积电的 7nm 工艺，但却迟迟无法与消费者见面。而 AMD 的 ZEN 系列，凭借出色的架构和最新工艺加持，在消费级处理器的销售中，成功击败 Intel，占据了半壁以上的江山。

在消费级处理器的背后，其实还有一个工业界处理器市场。随着今年来云计算的发展，大批企业组建云计算服务器集群，对工业级处理器的需求激增。工业级的的处理器在单核性能上大都比不上高端消费级处理器，但往往拥有更多的核心数，能够支持 TB 级别的内存和 40 条以上的 PCIE 通道，同时在安全性和稳定性上也有着更严苛的标准。

AMD 在服务器市场的 CPU 芯片代号 EPYC，intel 叫 Xeon。在 EPYC 出世前，Intel 的 Xeon 常年占据 99% 以上的服务器 CPU 市场，AMD 的市场份额则只有可怜的 0.8% 不到，在饼状图中只能看到一条可怜的线。EPYC 的出现为 AMD 打开了服务器市场的大门，18 年 Q4 季度，AMD 在服务器市场的占有率已经从 0.8% 激增到 5%。而 20 年目标则是要达到 26%！

抛开架构设计上的大幅进步不谈，7nm 工艺为 EPYC 在服务器市场的大火贡献巨大！

服务器不同于家用 PC，通常有着超高的负载。一台的服务器从安装部署开始，它的生命大概只能维持 4 年，平均而言，服务器性能每年下降 14%，到第 5 年，服务器的性能就只有新服务器时的 40% 了。在服务器的整个生命周期内，包含搭建机房、购买 CPU、机柜、维护等全部费用后，电费在其中的支出占比可以达到 25%，非常的惊人！为什么冰岛能够吸引大量企业前去建立数据中心呢？就是因为其寒冷的天气可以降低服务器的散热消耗，同时丰富的地热可以提供低廉的电价。回到刚才的话题，更先进的制程工艺，可以让芯片的功耗更低，散热更少，隐含的意思就是，服务器整个生命周期的成本更低。按 AMD 的说法，EPYC 可以让服务器的生命周期成本降低 10% 以上。对于动辄需要投资几亿、几十亿美金的数据中心，10% 可不是一个小数目！

AMD 的下一代 EPYC 将进一步使用 5nm 制程，虽然按上文讲的，5nm 芯片的研发支出接近 7nm 的两倍，但因此带来的竞争力将让 EPYC 获取更大市场份额，市场份额的增加又会反向摊销 5nm 研发成本，四舍五入，真的超值！

所以对于工业界来说，5nm 是真香！
    
    
    
    
### 知乎用户 温戈​​ 发表
    
**制程工艺的提升，可以带来更高的晶体管密度、更强的性能以及更低的功耗。**

对 CPU 面积以及功耗的要求主要是便携式设备，比如手机，笔记本，智能手表等。而对台式机，服务器等则不那么需要。

![](https://images.weserv.nl/?url=https%3A//pic4.zhimg.com/50/v2-ae862c223ce45cbf5ac0dc671990052f_hd.jpg%3Fsource%3D1940ef5c)

要解释清楚 7nm 好于 5nm 这个问题，首先要知道为什么工艺越先进 (纳米数越低)，功耗和性能都会提升?

这要从晶体管说起了，**芯片 7nm，5nm 工艺中的 7nm，指的是晶体管的栅极宽度，通常也认为是晶体管导电沟道的长度**

![](https://images.weserv.nl/?url=https%3A//pic1.zhimg.com/50/v2-475f9fbffdb6b9adee48718ae3c2dc6d_hd.jpg%3Fsource%3D1940ef5c)

那么这个 Gate 的宽窄为什么会影响性能和功耗呢? 先说性能，性能好意味着在一定的时间干更多的事，在处理器里就是更多的运算，我们可以当半导体晶体管每次 0/1 变化就算一次运算，那么那个红色 Gate 越宽，两个绿色电极就越远，导致他们直接连通一次的时间就会越长。这就好比一个人在 10 分钟里做 25m 往返跑的次数肯定比 50m 往返跑的次数多一样。所以 Gate 越小，晶体管一次状态变化的所需时间就会越短，单位时间的工作次数就会越多，一堆晶体管单位时间可做的运算自然就更多，所以性能更好。

再说说功耗。Gate 是通过加电压帮助两个绿色电极通电的，而 Gate 越宽，就需要更高的电压才能导通两极，Gate 越窄，导通就更容易，所需的电压也就越低。

最后是成本，其他答主已经从多方面详细解释了，在此不做赘述。

**处理器是性能，功耗和成本的平衡艺术。**如果提升工艺能提高性能，降低功耗和成本，何乐而不为呢？

推荐几本相关的书籍：
    
    
    
    
### 知乎用户 「已注销」 发表
    
因特尔高层说过一句话：处理器是性能，功耗和成本的平衡艺术。

如果不做制程提升，想要提升性能，需要增加面积，增加功耗。

这个不是没人做过，苹果寿命最短的 ipad, 就是通过增加面积来硬杠别人制程，后来早早下架了。

至于功耗控制不好，会有什么后果，你听说过 Tegra 双核 的 htc one，以及高通 810 背后小米，一加和索尼的哭泣吗？

那一年这几个大佬差点嗝屁。小米冲击高端，因为这款芯片，缺失高端布局，现在每天靠骂架活着。至于 htc，htc 是谁，做 pda 的？
    
    
    
    
### 知乎用户 ssertp​ 发表
    
5nm 和 7nm 的主要区别就是晶体管密度，前者每平方毫米的晶体管数量超过 1.7 亿个，较 7nm 提高了 80%，生硬的数字很难理解，简单的说就是 7nm 能塞下三个 G76 核心的地方现在可以塞下五个了。

另一个提升是对性能和功耗的优化。以 A76 为例，同主频下，5nm 制程比 7nm 节能 30%；同功耗下，5nm 的性能可以提升 15%。

CPU 核心做大点的确可以，大规模核心对应低主频仍然能够实现高性能。比方说 A13 的 CPU，把它的主频降低 20% 后不仅性能照样打 A76 和 A77，而且功耗也更低。

初代阿胱 Exynos9810 采用了猫鼬 M3 大核心，M3 在 2.3GHz 主频下能量消耗比骁龙 855 的大核心高了 11%，性能提升了 17%，可见即便是拉垮的核心也能通过降低主频来提升能耗比。

**限制 CPU 做大的问题是成本。**

代工厂的晶圆是按片卖的，一片 7nm 的晶圆价格在 10000 美元左右，比一片 16nm 的晶圆（台积电）贵了 68.5%。举一个通俗的例子，麒麟 990 5G 的晶圆成本比麒麟 960 高了 65% 左右。

制程的提升带来的还有前期投入的增加，7nm 的掩膜费用超过 2 亿美元，和 16nm 比几乎翻倍。这些费用要摊薄到芯片上，粗略计算一下，同样的核心面积下，7nm 芯片的成本比 16nm 高了至少一倍。

为了省钱，新架构通常都会大幅度优化面积并提升性能，比方说 ARM 的 Mali GPU 架构都会宣传性能密度提升。同制程同性能下，G77 架构所需的面积比 G72 小了 50% 以上。
    
    
    
    
### 知乎用户 朱涵俊 发表
    
主要是功耗。

就像跑步，跑 7000 米肯定比跑 5000 米累，cpu 里面有一堆电子一直在跑步，5nm 就是缩小电子跑步距离，减少发热出汗

至于面积，相同面积，5nm 比 7nm 可以集成更多晶体管，可以集成更多核心，或者集成其他芯片的功能，如基带，显卡
    
    
    
    
### 知乎用户 初墨 发表
    
其实现在节点名称与特征尺寸已经没有关联，制程工艺命名的数字其实并不完全代表工艺了，5nm 其实不一定就达到了 5nm，而 10nm 也不一定比 7nm 落后。

英特尔 10nm 的制造参数已经非常接近台积电和三星 7nm 制程的值。

![](https://images.weserv.nl/?url=https%3A//pic4.zhimg.com/50/v2-92dbce9decc98c82a6c38e40a4712b0f_hd.jpg%3Fsource%3D1940ef5c)
    
    
    
    
### 知乎用户  工才工商利潤專家​ 发表
    
经常听到这样子的提问很生气，现在被问多了，我无语了！

基于科学的理念和技术含金量高的学习气氛，从今天开始，劝大伙儿莫问芯片三件事：

1\. 我们中国在什么水平？

2\. 追赶上国际水平还要几年？

3\. 我们为什么不弯道超车？

因为芯片这事不简单也不复杂，要实事求是才能起步，才好追赶。

先进的科学教育，教我要根据提问者的分类回应：麻煩大家自己对号入座。

1\. 对完全是芯片小白的人这样问，直接回答「不行」，了事！

2\. 想不通道理又 "半桶水" 挑话的人问，更直接答「绝对不行」，原因在死胡同，一辈子甭想搞清楚。

3\. 具有芯片经验或专业人士这样问？？？曾经涉及到微电轻工的人可能这样问吗？基本不会，不必回答。

简单概念：大家想像过北京长安大街人挤人前胸贴后背（就如同流动的电子）的人行道宽度 "突然"（ 在低于奈秒之内）由七米变五米（如同线宽），会出现什么现象？反之又如何？

不是不行，科普也要考虑《由俭入奢易，由奢入俭难》。
    
    
    
    
### 知乎用户 下一个宇宙 发表
    
你有没有发现，桌面 CPU 的制程进步很小，很大的原因就是你说的，做大点也行。

但是现在芯片最大的需求其实是移动设备，不管是手机，还是笔记本，都对体积功耗要求极高。

5 纳米晶圆比 7 纳米体积小，功耗低，可以让很多设备性能提升功耗反而降低，这对移动设备来说，是非常重要的。

例如电视芯片，对体积和功耗要求就没那么高，即便用 28 纳米，然后加上大一点的散热器，对于用户来说，是没有丝毫体验上的区别的。
    
    
    
    
### 知乎用户 夏风​ 发表
    
在相同的面积内，理论上 5nm 芯片能塞下的晶体管数量是 7nm 的 1.4 倍。性能也会以相应的幅度提升！

至于说将芯片面积做大，这个要面临两个问题：1、成本提升；2、发热增大。毕竟制造芯片用的晶圆不可能做到绝对没有杂质，芯片做大了，就容易遇到有杂质的部分从而导致芯片报废，导致良品率下降，同时因为芯片面积扩大了，同一块晶圆能切割出来的芯片数量也减少，导致成本进一步增加。另外芯片做大了，散热能力就会差，性能就难以提升。

强行将 7nm 芯片面积放大 1.4 倍得到的芯片性能不如 5nm 的，但成本肯定比 5nm 的高。所以但凡有条件，设计师都倾向于缩小晶体管尺寸，而不是扩大芯片面积。毕竟芯片是要与竞争对手竞赛的，你芯片成本比别人高，性能比别人低，拿什么跟别人竞争。

即使是苹果，人家也要盯着最先进的制造工艺的，在这个前提才稍微将芯片面积做大一点，这还是苹果的产品利润率高才敢这样干，其他商家还不敢跟进。

不提升制程的话，强如英特尔也面临着芯片性能居然跟不上农企的尴尬局面。
    
    
    
    
### 知乎用户 云天外​​ 发表
    
我猜想这个题主是一位美食爱好者，因为这种问题只有以下场景比较适用：

假如把这个主体从芯片换成养驴（或者养牛）：

“现在驴的毛发皮肤肉质都很细腻，已经是微米级别的油脂，养点肥壮的驴不好吗？”

只有吃货才会觉得两件标准可以在这种场景下融合，可惜芯片并不能吃，体积大也不是什么好事。

制程，也就是 多少多少纳米，如果你不懂，可以做这样一个比喻：

假如把 芯片 换成 数码相机，那么 你的问题就会变成：

“300 万像素和 500 万像素的 相机有什么差别，相机已经很小了，做大点不行吗？”
    
    
    
    
### 知乎用户  孙栋栋 发表
    
这个问题还是挺有意思，抛开性能、功耗、制造性不谈，单就成本来说就不可行，芯片是按面积算钱的，如果制程不演进，单纯靠面积堆，那是否意味着以后每提升一倍的性能需要增加一倍面积，然后价钱贵一倍 那很多人就没有升级的欲望了，只有价格差不多才会有人去买新的

而且，速度往往并不是多加几个管子就能提高的。
    
    
    
    
### 知乎用户 迷糊生存​ 发表
    

    
    
    
    
### 知乎用户 John.Matthrew 发表
    
作为集成电路学者，依据我的设计以及经验来说，各大公司标明的 7nm，5nm 均为特征尺寸，特征尺寸缩写 CD，Characteristic Dimension. 特征尺寸仅仅是衡量工艺水平。

还有，一定要纠正大家一个常识性的错误观点，特征尺寸不一定就是全部芯片里面集成块的尺寸。更高级的特征尺寸，例如 5nm 能够生产 7nm 的产品，精度更高，有些工艺是可以兼容的（只要是工艺相同）。

怎么去理解这句话呢？

其实很简单，就拿一个简单的例子，我把房屋当做一个硬件系统，里面会充斥着大大小小的水管，煤气管。其实这些水管煤气管家里肯定是必须通到入户，因此可以理解成互连线（芯片每个单元当中都有信号的产生或者是传递，因此需要借助互连线完成单元间的信号流动）。

这里拿排污管进行详细分析。

A 住户早上 7 点钟洗澡，B 住户早上 7 点洗脸刷牙，C 住户早上 7 点做饭淘米洗菜。楼宇需要汇集大家用过的生活用水统一放在污水井内。大污水管到排污井就相当于总线，A,B,C 三个住户的排污管相当于支线。最终信号还是要跑到总线内。那么，总线应该是最粗的，支线应该相比总线来说，考虑流量和容量的话肯定是比总线细的。

因此要告诉大家，芯片里面所有线路不可能都是一样长一样粗细的。那么问题来了，粗的线路怎么做？可以用比例放大的方式进行制作，如果是功率器件的话，需要承受大电流。那么这里结构涉及到插指结构。在 5nm 的线路当中，承受不起 7nm 的同等线路的电流，原因在于单位面积变小了。在设计当中，有一个特别重要的参数: 宽长比。决定电流，内部阻抗，承受电压的重要参数。但是相比来说，5nm 的同等线路，的确功耗是降低了，并且 5nm 集成度能够做得更高。在现在的集成度追求很高的设备当中，需要强劲性能还要兼顾功耗，实质上两者是相矛盾的。在妥协折中的办法下，才有更多的牙膏给你挤出来。大家都需要更好的体验下，那么轻薄化能够给你更佳的便携性。
    
    
    
    
### 知乎用户 王伟 发表
    
推动集成电路产业前进的动力，

**1\. 成本**
----------

**2\. 性能**
----------

按照摩尔定律产生时代的最初含义，5 和 7 标志着一个计算单元的特征长度，这里简化为边长，

那么，

![](https://images.weserv.nl/?url=https%3A//www.zhihu.com/equation%3Ftex%3D7%252A7%253D49nm%255E2%25EF%25BC%258C5%252A5%253D25nm%255E%257B2%257D%25EF%25BC%258C%2B%255Cfrac%257B49%257D%257B25%257D%255Capprox2)


--------------------------------------------------------------------------------------------------------------------------------------

今天先进制程都是在 12 寸的硅片上完成的，也就是说理想状态下，加工材料面积相同，经历同样的加工过程，消耗同样多的物料，同样长时间，5nm 制程产量应该是 7nm 的两倍，成本就是二分之一。

早期随着特征尺寸缩小，漏电流和其他寄生效应也同步减小，带来单位功耗性能提升，不过如今随着物理尺寸越来越逼近微观，小尺度的表面界面效应等等问题变得不可忽略，尺寸缩小带来的好处越来越不明显。

早期出现新制程，几乎就意味着性价比的全面提升，产业内大家都在追逐更好的制程，然而今天已经大不同了。为了克服各种微观效应，实现更大密度，所需投入的设备成本正在飞速提升。大家可能都听说了 ASML 生产的 EUV 光刻机单台售价高达 1 亿美元，还供不应求。

**众多半导体产业参与者确实已经放弃了追求最新制程**，根据各自的成本承受能力，他们停留在 28nm，45nm，0.13um，0.5um 或是更远。

仅剩玩家就是 CPU,GPU,DRAM 制造商以及极少数对晶体管规模敏感的 ASIC 制造商，比如挖矿的比特大陆。这些行业的产品性能提升需要计算单元数量不断增长，同时不能接受芯片面积，功耗，成本随着规模同步增长，只能孤独的承受新制程价格的飞涨。
    
    
    
    
### 知乎用户 亜恵恵阿由​ 发表
    
随手查了几个 CPU 的制程和晶体管数，感受一下晶体管数量指数级的爆炸：

初代 Pentium 有 300 万个晶体管 800nm

Katmai Pentium III 有 950 万个 250nm

Coppermine/Tualatin Pentium III 有 2800 万个 180/130nm

⋯⋯

Core 2 有 3 亿个晶体管（双核单 die）前期 65nm 后期 45nm

⋯⋯  
Ivy Bridge 有 14 亿晶体管（应该是 4 核？）建立在 22nm 和立体结构上

⋯⋯

更高的性能需要更多的晶体管来实现，晶体管多了，发热和功耗也是惊人的暴涨。更先进的制程就是在压制这种发热和功耗。

即使不考虑发热与功耗，越大面积的核心良品率越低这个应该不难理解。所以多 die 的「胶水多核」是过渡的办法。其实「胶水多核」一样是增加面积，只不过分摊到多个 die 上。多路也是增加面积，只不过分摊在多块 CPU 上。

在今天 10nm 以下已经非常艰难的情况下，上述的增加面积的实现依然在使用且更加有必要使用，线程撕裂者就是有非常多个 die。

即使多 die 的方式可以一定程度抵销大面积单 die 良品率的问题，你看看线程撕裂者有多大？跟手掌心一边儿大了，开盖之后里面全是 die，要知道 Coppermine 的 die 只有指甲盖那么大。

继续增大这种「总面积」当然不是不行，超算不就是么？几千颗 CPU 就是在增大这种「总面积」啊。但是靠这种方式提高晶体管数量的话，别说笔记本、ATX 了，没几年就得一家一台小型机⋯⋯你受的了么？

最终，还是要由更高密度的制程来缓和的啊。
    
    
    
    
### 知乎用户 王大头无敌 发表
    
光速固定因此电的速度固定，越复杂的电路信号制程越长，所以小的电路能缩短信号传输距离，电路距离 14nm 比 7nm 要长的多，所以 7nm 快，能耗也低。
    
    
    
    
### 知乎用户 微醺拿铁 发表
    
7nm 和 5nm 就相当于一个胖子和一个瘦子。

胖子在空间上面肯定比瘦子占得大，吃得多，身体不那么好

也就是在空间能耗性能方面瘦子优于胖子

芯片大小主要就是三个方面：性能、能耗和空间

芯片越小，晶体管就要越小

1、节能：晶体管大了，连接晶体管间的导线就要越粗越多，耗能就越大；晶体管做的越小，连接晶体管间的导线就要越小越少，电阻力小，自然就更佳的节能。

2、性能提高：晶体管越小，同一块芯片单位面积内能工作的晶体管更多了，性能就更好。

3、减低成本和减小空间：越小的芯片，同一块硅就可以产出更多的芯片
    
    
    
    
### 知乎用户  King​ 发表
    
做大点影响最大的有两点是。

1，增加芯片的功耗，制程越大，功耗会越大。

2，主频会慢，越细越快，为了减少发热，只能降频使用。否则芯片会非常烫，严重的会过热烧坏。

手机芯片制程工艺肯定越小越好，电脑 CPU 的 CPU 影响没多少，他们通常用 14 纳米，加个大的散热片，加风扇进行散热。
    
    
    
    
### 知乎用户 Annihilate 丶 发表
    
![](https://images.weserv.nl/?url=https%3A//pic4.zhimg.com/50/v2-1cf5f1d26688c6cc917e0b307ea98837_hd.jpg%3Fsource%3D1940ef5c)

看到这巴掌大的 7nm 芯片了吗
    
    
    
    
### 知乎用户  pansz​​ 发表
    
其实有个恰当的比喻解释这个，就好像问以前 99 平的房子是二房，为什么现在会有人把 99 平的房子做成三房，买大点不行吗？

答案：因为大了，比较费钱。
    
    
    
    
### 知乎用户 欧零酱​ 发表
    
当然可以啦，戈登摩尔当年写论文的时候除了提出摩尔定律，也指出了物理极限带来的提升瓶颈，但是没人说的是他最后也给出了解决方案，那就是异构架构啦。

现在各家不是都出 3D 封装方案了么，通过纳米线连接多个芯片，做到将不同工艺，不同功能，不同功能的芯片连接在一起。而不是在一块大晶圆上搞各种功能（现在是这样）。

做个比喻就是，以前一块芯片就是一个战士，不管你如何训练人体也有极限的。既然单兵力量有限，我们就搞团队嘛，各自发挥自己的优势。如果这也到了极限，还可以发展班，排。。。团，军团（你看超级计算机不就是这样么）

从 2D 芯片发展出 3D 芯片，当单个属性提升不上去，就搞正所谓整合方案来提升。当然了工艺再突破，又可以让整体方案都受益。

早期的计算机都是终端连接到服务器上的，工艺技术进步了才诞生了 pc，再进步才有了移动技术。现在芯片工艺技术发展到瓶颈可以换个思路呀，工艺不是唯一解决问题的方法。

Intel,AMD,ARM，apple 在此基础上都搞出了各种接口。intel 也从以前的 cpu 制造业务收购一大堆，gpu，fpga 等等业务，通过 3D 封装起来。比如说 md5 速度慢，烧到 FPGA 里面，某个函数执行速度慢，但是使用频率又高，都弄进 FPGA 里面。可是正常在 GPU，FPGA，CPU 上开发代码麻烦咋办？搞个 OneAPI 来一站式解决。

纵观历史这种解决方案不是少数，特别是游戏机上，举个例子世嘉的 ss（就是土星）就是双 CPU，一个功能要在两个 cpu 上跑，程序员要开发两套代码，交叉在一个 buffer 里面实现绘图操作。（当时程序员没少掉头发，加班严重）如果当时有 OneAPI 就可以解决不少问题。

AMD 的 zen 架构也是制造四核芯片，通过 IO 芯片连接在一起（有没有一点主板南北桥的味道？只不过搞成芯片级而已，理论上只要散热跟得上可以无限扩展）现在通过纳米线把上下层连接在一起，只要有靠谱的散热方案，这样的芯片可以制造的像山丘一样大。
    
    
    
    
### 知乎用户 船长​ 发表
    
**5nm 和 7nm 从数字看，相差只有 2nm，好像没有什么区别，但是在芯片这种高度集成的电路上，差别还是比较大的。下面简单通过几个原因来说明这两者的区别。**

1、芯片为什么要越做越小？

![](https://images.weserv.nl/?url=https%3A//pic1.zhimg.com/50/v2-f2ad4e9b2dcfeb0c151decb86b534320_hd.jpg%3Fsource%3D1940ef5c)

芯片是在硅片上制造的集成电路，里面包含了几十亿甚至上百亿个晶体管，而要想集成更多的集成电路，要么就是在同样工艺制程的基础上用更大的面积来实现，但是这样肯定是会造成芯片面积变大、发热也更高，这个和手机发展路径想违背；如果要保持相同的芯片面积，又要提高性能，同时还要减少功耗，那就智能提高工艺制程，把每个晶体管都做得足够小，电路的导线做得足够细，才能放下更多的晶体管。

2、5nm 或者 7nm 指的是什么？

![](https://images.weserv.nl/?url=https%3A//pic4.zhimg.com/50/v2-8787e47de74c36161ae72c82c51b0503_hd.jpg%3Fsource%3D1940ef5c)

我们平时所讲 5nm 或者 7nm 说的是晶体管的宽度（也叫线宽），要想做到纳米级的电路，工艺难度是很难的。在制造晶体管的国产中涉及到光刻、刻蚀等复杂的加工工艺。台积电就是从阿斯麦尔（ASML）采购了可以加工 5nmEUV 光刻工艺的光刻机，而中芯国际因为美国的封锁，从阿斯麦尔（ASML）进口光刻机受阻，所以接下来的 5nm 工艺推进暂时会遇到很多的困难。毕竟光刻机是很尖端的科技，ASML 虽然是荷兰的公司，但是背后是整个欧美产业链的高端科技的加持。而中芯国际如果面临封锁，那么很多产业都要逐个突破，那难度可想而至。

3、工艺的提升有什么好处

![](https://images.weserv.nl/?url=https%3A//pic2.zhimg.com/50/v2-39243fa07d22020f1ae4fac9877c5b76_hd.jpg%3Fsource%3D1940ef5c)

最近几年芯片工艺从 14nm 到 10nm 再到最近的 7nm 和 5nm，每一次制程的升级，都伴随着 cpu 的巨大升级。据计算，晶体管宽度每前进 1nm 性能将提升 30%-60%，从而实现在体积不变的前提下，提升性能，降低能耗。
    
    
    
    
### 知乎用户 倔强的内心 发表
    
同样一张纸，你只能切割成 10 小片写东西，我能切割成 11 小片写东西，写的比你还多还清楚。现在需要几亿张纸，这成本差距可就拉大很多了。企业是追求利润的，性价比必须越高越好。咱们军队的设备芯片就全是自研的，因为不差钱，你 5nm 能实现的功能，我们 10nm 甚至更高同样能到达到效果。
    
    
    
    
### 知乎用户 jjjastronomy 发表
    
光刻机每次曝光的像场就那么大，26mm 宽 33mm 长，你要超过这么大就得多次曝光还要对齐
    
    
    
    
### 知乎用户 本源量子​ 发表
    
强答一波~  
觉得这个题目挺有意思的，现在 CPU 都是往小了做，最主要原因除了为更便于集成到小型终端设备，还有个最重要的因素就是芯片的原材料很宝贵。

我国芯片设计研发生产生态链不那么健全，原材料很多需要进口，最近国际关系吃紧，华为芯片的事情大家应该也有所耳闻。

所以啊，不仅要把 “卡脖子技术” 掌握在手里，芯片原材料生产上更不能被限制。
    
    
    
    
### 知乎用户 学长 发表
    
你要说简单够用，不考虑成本，不考虑功耗，要我说只要能做出来，洗衣机大小也是够的

功耗，数字元器件功耗

理论上，5nm 会比 7nm 更省电，模拟前端除外，模拟芯片还停留在 65nm 以上，我目前做的模拟前端，180nm 很香。为什么这个年代还有模拟芯片，因为所有的数字信号要想远距离传输都得调制到模拟信号上。

当然不是绝对，随着工艺下探，晶体管密度会变小，7nm 继续打磨能不能超过，肯定能超过，问题是几年超过，商业上有没有价值。

其次成品率

我想你应该听过 i9 i7 i5 i3 实际上是同一款芯片

现在的 cpu 5000 多道工艺，

每道工艺做到 99%，整个流程跑下来一块硅板上也有 die 测试不通过，有的时候是整个硅板不通过。切割掉或者屏蔽部分内核。

最后，一整套工艺，

7nm，5nm，只是指最顶尖的数字运算的晶体管的制成，就像前面说的，不同工艺流程都有的。5nm 的缓存目前根本不存在。更不用说最后接口。

写在最后，

国人一直以为芯片缺了个光刻机，不止，一个芯片可以采用 7nm 的制成也可以使用 14nm，制成不是最关键，最关键的是这些晶体管怎么排列。
    
    
    
    
### 知乎用户 「已注销」 发表
    
做不大 cpu 的逻辑核心结构及功能比较复杂 单核心的晶体管数量增加 每个工艺能堆得有限 超过了能耗比会出现失衡 正因为如此单核心限于工艺及核心特性 不能无限做大 所以衍生了双核 将晶体面积管划分成两个逻辑核心来避免单核晶体管过多造成的能耗比失衡 理论上能达到同样晶体管数量单核同频的性能甚至应用好了更强。以这个理论无限进行堆核实际也能把 cpu 做大 但是奈何又受到了软件编译限制这样做大了应用不出来也没用。
    
    
    
    
### 知乎用户 Whhtaafaak 发表
    
![](https://images.weserv.nl/?url=https%3A//pic4.zhimg.com/50/v2-2832b9a257c86828b2cb38cccddcf650_hd.jpg%3Fsource%3D1940ef5c)

![](https://images.weserv.nl/?url=https%3A//pic1.zhimg.com/50/v2-c0f6cbbbc0c1b8e8c13c2ec5c7babe71_hd.jpg%3Fsource%3D1940ef5c)

在 1 个信号期间，电场的速度大概只能走 7 厘米，所以 CPU 是不可以做大的。
    
    
    
    
### 知乎用户 那看戏人 发表
    
先说 5nm 和 7nm 的区别，同样大小，先进制程的优势，我们先忽略微乎其微影响的减小物理路径带来的速度，先进制程可以放更多的晶体管，显然可以做更多的事。

至于做大的问题，制程不变的情况下，为了提高性能比如堆砌内核？这样会造成 Die 尺寸的增大，想想对于产品的良率的影响，羊毛出在羊身上，再想想你的钱包，要是谁都买单那无所谓，毕竟公司不能冒险做这决策。
    
    
    
    
### 知乎用户 蓝叶 发表
    
芯片实际上是在硅片上制造的高度集成的电路，里面集成了数十亿个晶体管，要想将那么多的晶体管做到极小面积的硅片之上，就需要每个晶体管的体积足够小，电路的导线足够细，我们所讲的 5nm 或者 7nm 就是指晶体管的宽度或者叫做线宽（CD）。要想做到纳米级电路，工艺难度可想而知，在制作晶体管和导线的过程中涉及到光刻、刻蚀、薄膜、化学掺杂、机械平坦化等一系列物理化学领域的高端技术，之后还要进行一系列的封装测试，最终形成电子设备的中枢控制系统。

芯片领域从 10nm 过渡到 7nm，进而逐渐迈向 5nm，每一次进步都伴随着芯片性能的极大提升，据计算，芯片每前进 1nm，性能将提升 30%-60%，尺寸越小意味着在相同的面积之内可以储存更多的晶体管，从而达到快的运行速度，进而也可以降低能耗。
    
    
    
    
### 知乎用户 George zhao 发表
    
做大了可以啊，但是功耗和运行效率会极速下降。你能接受别人的手机用一天而你的手机只能用 2 小时么？

至于原理通俗的来说芯片的最原始原理就是电子在半导体中跑，而 5nm 制成的相当于你做一个事儿只要迈一步就能完成，而 90nm 的则是你做同样的事儿需要绕的操场跑一圈才能完成（当然这个比喻有些夸张）所以需要消耗的时间与能耗也就越高。
    
    
    
    
### 知乎用户 映棉 发表
    
卖不出去啊，手机, CPU 位置就设计那样的尺寸了，难道为了你这一个芯片，重新开一条生产线

就像你为啥不用以前的大哥大电话啊，要用现在这么小的手机

旧产业链已经没了，新的产业链已经形成，所以基本不可能做大点，除非重新定义芯片行业，或者有别的东西取代芯片，比如汽车取代马车，感觉后者更可靠
    
    
    
    
### 知乎用户 乐在其中 发表
    
可以。

军用芯片上百纳米，主要芯片十几纳米。但手机要求太高需要几纳米的。
    
    
    
    
### 知乎用户 水 dong 方块 发表
    
功耗大的话就会导致严重发烫 做小一点的话可以节约功耗 节能，
    
    
    
    
### 知乎用户 MebiuW​​ 发表
    
这个问题就很奇怪，有点语句不通顺。

**先说 5nm 和 7nm 有什么区别？**

本质上就和任何技术一样，半导体工艺也是有世代的，通常就是按照 0.7X 算一代，所以 5nm 就是比 7nm 更新一代的工艺。普遍上的认知，新工艺能把半导体做的更小、更省电以及性能更高。

**CPU 做的很小了，为什么不做大？**

首先必须要明确的是把 CPU 做到尽可能小本来就是半导体工艺所演进的方向，同样的 CPU 性能下，更小的 CPU 意味着得用上更新的工艺，对应的更高级程度、更低的功耗、以及可能有更低的成本，使得 CPU 产品能在更多场合发光发热。

如果不是出于追求性能的角度，CPU 自然是越小越好，同样的性能下，CPU 大了有什么好处？这又不是电视、水果、房子、越大越重越好。

![](https://images.weserv.nl/?url=https%3A//pic1.zhimg.com/50/v2-08cff22672bc98a36ee7c5ea8c4dfa71_hd.jpg%3Fsource%3D1940ef5c)

如果是出于追求性能的角度，同样技术下 CPU 面积越大自然可以做到越高的性能，但是面积越大成本越高，不是所有市场、公司都有能力承受高成本的 CPU。而且随着先进工艺的推进，新工艺的单位面积制造成本越来越高，大概每隔两代翻一倍的成本（45nm 到 14/16 是两代，14 16 重命名了，14 16 到 7nm 是账号两代）。要维持成本，就要把 CPU 越做越小，而如果要保持不变甚至变大，就要付出成本的代价。
    
    
    
    
### 知乎用户 「已注销」 发表
    
很简单的比喻，只给不了解的简单翻译解释下。

我只给两方面：

1，只考虑面积，不考虑高度，5x5 只有 7x7 的一半，也就是面积成本降低一半。

2，5 比 7 线短这么多，连接性能就快这么多，性能百分比增加。
    
    
    
    
### 知乎用户 从此以后 发表
    
谁给你说 5nm 就是为了做的更小？工艺制程越小的设备，同样晶体管数量下的功耗越少。也就意味着同面积下 5nm 能比 7nm 放下更多的晶体管，性能更强功耗还更小

另外把果积大了，代表导线就更长，发热、损耗就越大，数据需要跑的路也更多
    
    
    
    
### 知乎用户 荷尔蒙 66 发表
    
各位大佬已经回答的很专业了，我来回答一个不专业的吧，就像是你拿一支马克笔涂满整张纸，0.5cm 的比 0.7cm 要画更多更多，不是一般的更多，这么来说，同样大小的芯片，5 纳米的可以容下更复杂的电路，可以计算地更复杂。

不专业，欢迎指正
    
    
    
    
### 知乎用户 沈光蕙 蒂姆新材 发表
    
差之毫厘谬以千里，2nm 的区别天壤之别。
    
    
    
    
### 知乎用户 伊文斯 发表
    
首先得搞清楚芯片的本质是在做什么。芯片，确切的说是数字芯片的最小工作单元是 MOSFET，本质上是一个受控开关，其基本动作就是可以在 0/1 之间切换。下面 MOSFET 的逻辑示意图：

![](https://images.weserv.nl/?url=https%3A//pic1.zhimg.com/50/v2-ecdcb5790e2f202438d173bf997a98d4_hd.jpg%3Fsource%3D1940ef5c)

我们可以用一个自来水阀来类比它的作用：

![](https://images.weserv.nl/?url=https%3A//pic1.zhimg.com/50/v2-80616deaa9dc5ceeeaca4ea8a3ce0900_hd.gif%3Fsource%3D1940ef5c)

G 极类似于水阀的控制阀门，需要一定的力气拉开或者压下才能改变水阀的开关状态。而 MOSFET 中对应这个水阀力气的就是电压。当芯片制程缩小时，MOSFET 的尺寸变小，我们只需要更小的力气（电压）便可以控制开关的通断。

芯片制程缩小的技术驱动力主要来源于三个地方：

*   功耗的降低

需要注意芯片的功耗分为动态功耗和静态功耗，前者与电压的平方成正比，后者则与电压的三次方成正比（或呈指数关系）！因而当电压降低时带来的功耗降低极其明显，确切的说没有比通过降低电压来降低功耗更划算的事情了。而要降低电压最有效的方法便是缩小制程，其它的方法都会有各种副作用。

*   性能的提升

对芯片性能最直接的影响因素就是频率。当制程缩小后，由于电压降低，可以提升频率而维持原本的功耗和发热，这就明显的提升了性能。这也是为什么台积电在宣传新工艺时总是会说同性能功耗降低多少或同功耗性能提升多少。另外制程缩小后还意味的同样的面积可以放进更多的 MOSFET，相当于可以雇佣更多的工人来工作，这也可以带来整体性能的提升。

*   成本的降低

![](https://images.weserv.nl/?url=https%3A//pic3.zhimg.com/50/v2-797de121edc80bd7e660f0f72d027256_hd.jpg%3Fsource%3D1940ef5c)

芯片是由晶圆切割而得到的（上图中一个一个小方块就是未封装的芯片），晶圆由于是圆形的，因而在切割成方形芯片时总会有边蜀的部分区域无法得到利用，当芯片越小时这种浪费就越少；另外晶圆在制造中也会存在一些不良区域（如存在杂质等），如果芯片较大就很容易碰到这种不良区域从而只能报废（设想一下如果一颗芯片和一个晶圆一样大那就要求晶圆必须是完美无暇的），而芯片较小时就更容易避开这种问题。

当制程缩小时，类似规模的芯片就可以做的更小，从而有效的利用晶圆以带来成本的降低。

综上所述当芯片制程缩小时可以带来成本、功耗、性能三方面的收益，还有比这更划算的事情么？因则人们对芯片的缩小有天然的追求，直到量子效应阻挡在前面。
    
    
    
    
### 知乎用户 传说中的胖子 发表
    
赞同楼上，最主要的动力是控制发热。

在 45 纳米工艺的时代就已经可以不 “高频低能” 照样的飚频率了。可以搜搜 X3400 系列超上 4G 的文。但是那个发热，哪怕是用 133 外频都比较难看，别说外频超到 200 了。

再往后工艺提升带来的频率提升比较小，为了性能提升采取的措施假如同频同工艺会提高发热，需要靠工艺提升来压住。
    
    
    
    
### 知乎用户 匿名用户 发表
    
提频降功耗，还有光速 3 亿 m/s/1GHZ 能跑的线距 0.3m，实际还有充放电延迟，所以减少线距也能在提频后减少计算错误。
    
    
    
    
### 知乎用户 coo 发表
    
大白话简单说，信号反转本质就是电容充放电。想速度快要么加电要么减寄生电容。不想加电就只能砍尺寸
    
    
    
    
### 知乎用户  1866886 发表
    
成本呀，面积大意味着成本高，一片晶圆就那么大，制程越小，同样大小能挤下的半导体越多，同性能的芯片面积越小，这就代表着一片晶圆能切出来更多的芯片，不然的话就芯片越小，它越容易积热，不利于散热，所以正常来说肯定是造大比较好，但可惜它很贵，如果晶元不要钱，比如五毛钱一片，现在估计芯片估计还停留在上百纳米的制程，买一片 CPU，你就能独占一片晶元，到时候就能抱着脸盆一样大的芯片和回家了（现在最大规格的晶元直径 45 厘米左右）
    
    
    
    
### 知乎用户 坚持坚持再坚持 发表
    
打比方：水杯大小 = 工艺尺寸，水 = 电，倒水动作 = 充电，有 500 毫升和 700 毫升两种规格杯子，你往里面倒水，小杯很快就倒满了，又快又省酒，大杯正好相反
    
    
    
    
### 知乎用户 社会王哥杰克 发表
    
你可以简单理解为一个特密集的城市，交通距离会很短，不存在堵车问题，那一定是越密越好效率越高
    
    
    
    
### 知乎用户 陈李张 发表
    
除了跑的路短了、圆晶上造得更多，低壓也令讯号在零升一或一降零时更快、更凉，也代表时脉可以更高。
    
    
    
    
### 知乎用户 张厚祥 发表
    
郁闷
    
    
    
    
### 知乎用户  myf0071 发表
    
试试：！是是是（！试试，是（是）
    
    
    
    
### 知乎用户 xwei 发表
    
说点大白话，我们对手机的期望是速度快，续航时间长。

要想速度快，有两个办法，一个是提高设计的先进性，就是所谓架构；另外一个用更多的单元来并行处理，就是用更多的晶体管来实现打 “群架” 的效果。

要发热低，我们一般使用更低的供电电压来实现，更低的制程，5nm 的电压更低，这样，功耗能控制的更好。

以上，主要是对于使用电池供电的高性能手持设备而言。那些插电的设备，实际上一般不会用到这个小的制程，主要是由于成本。毕竟，这种极端的工艺，生产成本都是指数上升的。
    
    
    
    
### 知乎用户 君本君 发表
    
我理解 5nm 可以芯片两个点的距离可以做到更小，而芯片里面都是电流在晶体管之间运行，芯片一次计算也就是电流在两个点之间跑一趟，因此 5nm 相比 7nm，每次计算的时间缩小了很多，所以芯片性能提升了很多。对手机来说，5nm 7nm 14nm 耗电和体积都不是关键因素，性能才是向前发展的关键点。不知道这个理解有没有错
    
    
    
    
### 知乎用户 霸王龙躲猫猫 发表
    
我决定强答一波

芯片就像一片土地，里面的处理器核心就像房子，晶体就像房间，电流就像人在房子里走来走去，记录房间的变化。

咱不说居住的舒适型，就说效率来说，同样的面积土地，房子建造得越小，房子数量（核心数）就可以越多，房间建造得越小，越密集，就意味着访问同样数量的房间，需要走的距离越小，去房间的频率就会提高—————主频提高，效率提升

走的距离变短了，那就没有那么累了———功耗降低

同样的土地面积，房子小了就可以建造更多的房子，车库，游戏场之类，各种新的功能就可以实现。

如果是建造大芯片，本来是一个小区的土地面积，变成了一座小镇，但是房子还是那些房子，去每个房间走的路还是一样长，除了可以建多一些房子堆核心数，加功能之外，因为房子多了，发热增加了，热了，人就要走慢点，效率又降低了，好像并没有什么好处。
    
    
    
    
### 知乎用户 平凡 发表
    
我觉得你还是用显像管的电视好一点
    
    
    
    
### 知乎用户 陈昱达 发表
    
五纳米比七纳米，制程提升 40%，这么看就不小了吧。
    
    
    
    
### 知乎用户 融念冰​ 发表
    
越小越好，

据业内人士最新爆料，华为海思 5nm 麒麟芯片的成本，介于苹果 A14 与 Apple ARM CPU 之间，意即它的大小在它们之间。该人士补充，海思的麒麟芯片设计，芯片大小、成本并不是主要考量，海思无获利的压力，所以同样位阶的产品，海思处理器的芯片大小普遍会比联发科、高通的大一些。

此外，10 月份，华为 Mate 40 系列将有望首发 5nm 麒麟 1020 芯片，与苹果一起成为全球首发 5nm 芯片的厂商。

有消息称华为 Mate40 系列将会采用双平台设计 --- 有海思麒麟芯片，也有第三方芯片。不过目前该消息并未得到证实。由于受到美国最新禁令的影响，麒麟 1020 芯片可能仅有 800 万颗，因此华为 Mate40 系列也可能会有其他处理器版本。

分析人士预计华为麒麟 1020 将采用 ARM Cortex-A78 架构。得益于 5nm 工艺，麒麟 1020 每平方毫米可容纳 1.713 亿个晶体管，有消息称，其性能较麒麟 990 提升 50
    
    
    
    
### 知乎用户  华子 发表
    
！6 哈 yylyla\_wny！. vccgbl. t. yg

6Tg way
    
    
    
    
### 知乎用户  南辞 发表
    
5nm 和 7nm 的主要区别就是晶体管密度，前者每平方毫米的晶体管数量超过 1.7 亿个，较 7nm 提高了 80%，生硬的数字很难理解，简单的说就是 7nm 能塞下三个 G76 核心的地方现在可以塞下五个了。

另一个提升是对性能和功耗的优化。以 A76 为例，同主频下，5nm 制程比 7nm 节能 30%；同功耗下，5nm 的性能可以提升 15%。

CPU 核心做大点的确可以，大规模核心对应低主频仍然能够实现高性能。比方说 A13 的 CPU，把它的主频降低 20% 后不仅性能照样打 A76 和 A77，而且功耗也更低。

初代阿胱 Exynos9810 采用了猫鼬 M3 大核心，M3 在 2.3GHz 主频下能量消耗比骁龙 855 的大核心高了 11%，性能提升了 17%，可见即便是拉垮的核心也能通过降低主频来提升能耗比。

限制 CPU 做大的问题是成本。

代工厂的晶圆是按片卖的，一片 7nm 的晶圆价格在 10000 美元左右，比一片 16nm 的晶圆（台积电）贵了 68.5%。举一个通俗的例子，麒麟 990 5G 的晶圆成本比麒麟 960 高了 65% 左右。

制程的提升带来的还有前期投入的增加，7nm 的掩膜费用超过 2 亿美元，和 16nm 比几乎翻倍。这些费用要摊薄到芯片上，粗略计算一下，同样的核心面积下，7nm 芯片的成本比 16nm 高了至少一倍。

为了省钱，新架构通常都会大幅度优化面积并提升性能，比方说 ARM 的 Mali GPU 架构都会宣传性能密度提升。同制程同性能下，G77 架构所需的面积比 G72 小了 50% 以上。
    
    
    
    
### 知乎用户 江边客 发表
    
一个是体积，一个是速度。
    
    
    
    
### 知乎用户 coolmantic 发表
    
做大了电路性能就不合格了，成本还高，设备也不行。
    
    
    
    
### 知乎用户 张墨非 发表
    
不仅是大小的问题，功耗的问题，性能的问题，成本的问题！
    
    
    
    
### 知乎用户 风回 发表
    
简单来说，7nm 能办到的事情，5nm 都能办到，5nm 能办到的事情，7nm 却不一定行~
    
    
    
    
### 知乎用户  桎梏 发表
    
之前一门语言新出了一个版本，有人在 github 上提问题，大致是 “不要再出了，学不动了”
    
    
    
    
### 知乎用户  云风 发表
    
性能和空间的平衡
    
    
    
    
### 知乎用户 山南水北 发表
    
县城撕裂者了解一下？
    
    
    
    
### 知乎用户 龙 im 发表
    
中芯国际是国内目前最先进的芯片代工厂，但目前只能实现 14nm 芯片的量产。台积电今年可以实现 5nm 芯片的量产，差距还是很大的。目前，全球大部分的 7nm 芯片也都交由台积电代工的。
    
    
    
    
### 知乎用户 豁什么达 发表
    
差别就在于，

厂商拿

这些概念

去骗消费者买高端新款的但是又贵的手机啦。

对厂商很重要，消费者只是被动接受。
    
    
    
    
### 知乎用户 水摇光 发表
    
这个是指芯片加工最小线宽。越小，一方面可以制作的越小，手机电脑可以做的更薄更小；其次沟道越短，开关闭合越快，反应速度大大加快，通俗来说就是你的手机玩大型游戏再也不用担心会卡了，性能大大增强；而且做的更小，一片晶圆的利润也越大。
    
    
    
    
### 知乎用户 匿名用户 发表
    
前苏联电子管计算机点了个赞
    
    
    
    
### 知乎用户 氯化钾 发表
    
为什么要用晶体管呢？把 CPU 做那么小干什么？用真空管不好吗？

制程工艺不仅仅是数字大小上的区别，更影响到发热和功耗上面，著名的火龙 820 就是吃了发热的亏，你让现在的 865 再用 14nm 去做，那场面一定很壮观
    
    
    

