Fitter report for test
Wed Dec 23 00:33:10 2020
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Other Routing Usage Summary
 24. LAB Logic Elements
 25. LAB-wide Signals
 26. LAB Signals Sourced
 27. LAB Signals Sourced Out
 28. LAB Distinct Inputs
 29. I/O Rules Summary
 30. I/O Rules Details
 31. I/O Rules Matrix
 32. Fitter Device Options
 33. Operating Settings and Conditions
 34. Estimated Delay Added for Hold Timing Summary
 35. Estimated Delay Added for Hold Timing Details
 36. Fitter Messages
 37. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------------+
; Fitter Summary                                                                        ;
+------------------------------------+--------------------------------------------------+
; Fitter Status                      ; Successful - Wed Dec 23 00:33:10 2020            ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Full Version ;
; Revision Name                      ; test                                             ;
; Top-level Entity Name              ; FPQ_top_1TT_2RC_with_ui                          ;
; Family                             ; Cyclone IV E                                     ;
; Device                             ; EP4CE10F17C8                                     ;
; Timing Models                      ; Final                                            ;
; Total logic elements               ; 423 / 10,320 ( 4 % )                             ;
;     Total combinational functions  ; 416 / 10,320 ( 4 % )                             ;
;     Dedicated logic registers      ; 88 / 10,320 ( < 1 % )                            ;
; Total registers                    ; 88                                               ;
; Total pins                         ; 31 / 180 ( 17 % )                                ;
; Total virtual pins                 ; 0                                                ;
; Total memory bits                  ; 0 / 423,936 ( 0 % )                              ;
; Embedded Multiplier 9-bit elements ; 0 / 46 ( 0 % )                                   ;
; Total PLLs                         ; 0 / 2 ( 0 % )                                    ;
+------------------------------------+--------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CE10F17C8                          ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 2.67        ;
; Maximum used               ; 6           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-6         ;  33.3%      ;
;     Processors 7-12        ;   0.0%      ;
+----------------------------+-------------+


+-------------------------------------------------+
; I/O Assignment Warnings                         ;
+----------+--------------------------------------+
; Pin Name ; Reason                               ;
+----------+--------------------------------------+
; TT       ; Missing drive strength and slew rate ;
; RC_0     ; Missing drive strength and slew rate ;
; RC_1     ; Missing drive strength and slew rate ;
; Mode[0]  ; Missing drive strength and slew rate ;
; Mode[1]  ; Missing drive strength and slew rate ;
; SEG_s[0] ; Missing drive strength and slew rate ;
; SEG_s[1] ; Missing drive strength and slew rate ;
; SEG_s[2] ; Missing drive strength and slew rate ;
; SEG_s[3] ; Missing drive strength and slew rate ;
; SEG_s[4] ; Missing drive strength and slew rate ;
; SEG_s[5] ; Missing drive strength and slew rate ;
; SEG_s[6] ; Missing drive strength and slew rate ;
; SEG_s[7] ; Missing drive strength and slew rate ;
; COM_s[0] ; Missing drive strength and slew rate ;
; COM_s[1] ; Missing drive strength and slew rate ;
; COM_s[2] ; Missing drive strength and slew rate ;
; COM_s[3] ; Missing drive strength and slew rate ;
; SEG[0]   ; Missing drive strength and slew rate ;
; SEG[1]   ; Missing drive strength and slew rate ;
; SEG[2]   ; Missing drive strength and slew rate ;
; SEG[3]   ; Missing drive strength and slew rate ;
; SEG[4]   ; Missing drive strength and slew rate ;
; SEG[5]   ; Missing drive strength and slew rate ;
; SEG[6]   ; Missing drive strength and slew rate ;
; SEG[7]   ; Missing drive strength and slew rate ;
; COM[0]   ; Missing drive strength and slew rate ;
; COM[1]   ; Missing drive strength and slew rate ;
; COM[2]   ; Missing drive strength and slew rate ;
; COM[3]   ; Missing drive strength and slew rate ;
+----------+--------------------------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 580 ( 0.00 % )     ;
;     -- Achieved     ; 0 / 580 ( 0.00 % )     ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 570     ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 10      ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in G:/QQPCmgr/Desktop/shumaguan/output_files/test.pin.


+---------------------------------------------------------------------+
; Fitter Resource Usage Summary                                       ;
+---------------------------------------------+-----------------------+
; Resource                                    ; Usage                 ;
+---------------------------------------------+-----------------------+
; Total logic elements                        ; 423 / 10,320 ( 4 % )  ;
;     -- Combinational with no register       ; 335                   ;
;     -- Register only                        ; 7                     ;
;     -- Combinational with a register        ; 81                    ;
;                                             ;                       ;
; Logic element usage by number of LUT inputs ;                       ;
;     -- 4 input functions                    ; 93                    ;
;     -- 3 input functions                    ; 90                    ;
;     -- <=2 input functions                  ; 233                   ;
;     -- Register only                        ; 7                     ;
;                                             ;                       ;
; Logic elements by mode                      ;                       ;
;     -- normal mode                          ; 270                   ;
;     -- arithmetic mode                      ; 146                   ;
;                                             ;                       ;
; Total registers*                            ; 88 / 11,172 ( < 1 % ) ;
;     -- Dedicated logic registers            ; 88 / 10,320 ( < 1 % ) ;
;     -- I/O registers                        ; 0 / 852 ( 0 % )       ;
;                                             ;                       ;
; Total LABs:  partially or completely used   ; 33 / 645 ( 5 % )      ;
; Virtual pins                                ; 0                     ;
; I/O pins                                    ; 31 / 180 ( 17 % )     ;
;     -- Clock pins                           ; 1 / 3 ( 33 % )        ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )         ;
;                                             ;                       ;
; Global signals                              ; 4                     ;
; M9Ks                                        ; 0 / 46 ( 0 % )        ;
; Total block memory bits                     ; 0 / 423,936 ( 0 % )   ;
; Total block memory implementation bits      ; 0 / 423,936 ( 0 % )   ;
; Embedded Multiplier 9-bit elements          ; 0 / 46 ( 0 % )        ;
; PLLs                                        ; 0 / 2 ( 0 % )         ;
; Global clocks                               ; 4 / 10 ( 40 % )       ;
; JTAGs                                       ; 0 / 1 ( 0 % )         ;
; CRC blocks                                  ; 0 / 1 ( 0 % )         ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )         ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )         ;
; Average interconnect usage (total/H/V)      ; 0% / 0% / 0%          ;
; Peak interconnect usage (total/H/V)         ; 1% / 1% / 1%          ;
; Maximum fan-out                             ; 56                    ;
; Highest non-global fan-out                  ; 37                    ;
; Total fan-out                               ; 1410                  ;
; Average fan-out                             ; 2.41                  ;
+---------------------------------------------+-----------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                         ;
+---------------------------------------------+----------------------+--------------------------------+
; Statistic                                   ; Top                  ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                            ;
;                                             ;                      ;                                ;
; Total logic elements                        ; 423 / 10320 ( 4 % )  ; 0 / 10320 ( 0 % )              ;
;     -- Combinational with no register       ; 335                  ; 0                              ;
;     -- Register only                        ; 7                    ; 0                              ;
;     -- Combinational with a register        ; 81                   ; 0                              ;
;                                             ;                      ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                                ;
;     -- 4 input functions                    ; 93                   ; 0                              ;
;     -- 3 input functions                    ; 90                   ; 0                              ;
;     -- <=2 input functions                  ; 233                  ; 0                              ;
;     -- Register only                        ; 7                    ; 0                              ;
;                                             ;                      ;                                ;
; Logic elements by mode                      ;                      ;                                ;
;     -- normal mode                          ; 270                  ; 0                              ;
;     -- arithmetic mode                      ; 146                  ; 0                              ;
;                                             ;                      ;                                ;
; Total registers                             ; 88                   ; 0                              ;
;     -- Dedicated logic registers            ; 88 / 10320 ( < 1 % ) ; 0 / 10320 ( 0 % )              ;
;                                             ;                      ;                                ;
; Total LABs:  partially or completely used   ; 33 / 645 ( 5 % )     ; 0 / 645 ( 0 % )                ;
;                                             ;                      ;                                ;
; Virtual pins                                ; 0                    ; 0                              ;
; I/O pins                                    ; 31                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 46 ( 0 % )       ; 0 / 46 ( 0 % )                 ;
; Total memory bits                           ; 0                    ; 0                              ;
; Total RAM block bits                        ; 0                    ; 0                              ;
; Clock control block                         ; 4 / 12 ( 33 % )      ; 0 / 12 ( 0 % )                 ;
;                                             ;                      ;                                ;
; Connections                                 ;                      ;                                ;
;     -- Input Connections                    ; 0                    ; 0                              ;
;     -- Registered Input Connections         ; 0                    ; 0                              ;
;     -- Output Connections                   ; 0                    ; 0                              ;
;     -- Registered Output Connections        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Internal Connections                        ;                      ;                                ;
;     -- Total Connections                    ; 1405                 ; 5                              ;
;     -- Registered Connections               ; 359                  ; 0                              ;
;                                             ;                      ;                                ;
; External Connections                        ;                      ;                                ;
;     -- Top                                  ; 0                    ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Partition Interface                         ;                      ;                                ;
;     -- Input Ports                          ; 2                    ; 0                              ;
;     -- Output Ports                         ; 29                   ; 0                              ;
;     -- Bidir Ports                          ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Registered Ports                            ;                      ;                                ;
;     -- Registered Input Ports               ; 0                    ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Port Connectivity                           ;                      ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 0                              ;
+---------------------------------------------+----------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                     ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; clk_10MHz ; E1    ; 1        ; 0            ; 11           ; 7            ; 56                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; key_rst_n ; A14   ; 7        ; 28           ; 24           ; 0            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; COM[0]   ; N5    ; 3        ; 7            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; COM[1]   ; R5    ; 3        ; 9            ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; COM[2]   ; T5    ; 3        ; 9            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; COM[3]   ; P3    ; 3        ; 1            ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; COM_s[0] ; A8    ; 8        ; 16           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; COM_s[1] ; C9    ; 7        ; 18           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; COM_s[2] ; B9    ; 7        ; 16           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; COM_s[3] ; A9    ; 7        ; 16           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Mode[0]  ; P8    ; 3        ; 16           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Mode[1]  ; R8    ; 3        ; 16           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; RC_0     ; R1    ; 2        ; 0            ; 5            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; RC_1     ; N6    ; 3        ; 7            ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SEG[0]   ; C6    ; 8        ; 9            ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SEG[1]   ; B6    ; 8        ; 9            ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SEG[2]   ; B5    ; 8        ; 5            ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SEG[3]   ; A5    ; 8        ; 7            ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SEG[4]   ; A6    ; 8        ; 9            ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SEG[5]   ; B7    ; 8        ; 11           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SEG[6]   ; A7    ; 8        ; 11           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SEG[7]   ; C8    ; 8        ; 13           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SEG_s[0] ; T6    ; 3        ; 11           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SEG_s[1] ; T10   ; 4        ; 21           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SEG_s[2] ; R10   ; 4        ; 21           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SEG_s[3] ; N9    ; 4        ; 21           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SEG_s[4] ; P9    ; 4        ; 25           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SEG_s[5] ; R9    ; 4        ; 18           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SEG_s[6] ; T9    ; 4        ; 18           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SEG_s[7] ; B8    ; 8        ; 16           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; TT       ; T2    ; 3        ; 3            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; C1       ; DIFFIO_L1n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; D2       ; DIFFIO_L2p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; F4       ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; H1       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; H2       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; H5       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; J3       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; H14      ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; H13      ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; H12      ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; F16      ; DIFFIO_R3n, nCEO            ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; B7       ; DIFFIO_T9p, DATA4           ; Use as regular IO        ; SEG[5]                  ; Dual Purpose Pin          ;
; A5       ; DIFFIO_T6n, DATA7           ; Use as regular IO        ; SEG[3]                  ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 5 / 17 ( 29 % )  ; 2.5V          ; --           ;
; 2        ; 1 / 19 ( 5 % )   ; 2.5V          ; --           ;
; 3        ; 9 / 26 ( 35 % )  ; 2.5V          ; --           ;
; 4        ; 6 / 27 ( 22 % )  ; 2.5V          ; --           ;
; 5        ; 0 / 25 ( 0 % )   ; 2.5V          ; --           ;
; 6        ; 1 / 14 ( 7 % )   ; 2.5V          ; --           ;
; 7        ; 4 / 26 ( 15 % )  ; 2.5V          ; --           ;
; 8        ; 10 / 26 ( 38 % ) ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A2       ; 194        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A3       ; 200        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 196        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 192        ; 8        ; SEG[3]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A6       ; 188        ; 8        ; SEG[4]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A7       ; 183        ; 8        ; SEG[6]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A8       ; 177        ; 8        ; COM_s[0]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A9       ; 175        ; 7        ; COM_s[3]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A10      ; 168        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 161        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 159        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ; 153        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A14      ; 155        ; 7        ; key_rst_n                                                 ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A15      ; 167        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B1       ; 3          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 201        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 197        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 195        ; 8        ; SEG[2]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B6       ; 189        ; 8        ; SEG[1]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B7       ; 184        ; 8        ; SEG[5]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B8       ; 178        ; 8        ; SEG_s[7]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B9       ; 176        ; 7        ; COM_s[2]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B10      ; 169        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 162        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B12      ; 160        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B13      ; 154        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B14      ; 156        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B16      ; 141        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 5          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; C2       ; 4          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 202        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 187        ; 8        ; SEG[0]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C7       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C8       ; 179        ; 8        ; SEG[7]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C9       ; 172        ; 7        ; COM_s[1]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C10      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C11      ; 163        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C14      ; 149        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 147        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C16      ; 146        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 7          ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; D3       ; 203        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D4       ; 0          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D5       ; 198        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 199        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ; 180        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 173        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 151        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D12      ; 152        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D14      ; 150        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 144        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D16      ; 143        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 24         ; 1        ; clk_10MHz                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E6       ; 191        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ; 190        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ; 181        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ; 174        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E10      ; 158        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 157        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E15      ; 128        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; E16      ; 127        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F1       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 11         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F4       ; 9          ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F5       ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F6       ; 185        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F7       ; 186        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 182        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ; 165        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F10      ; 164        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F11      ; 166        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F12      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ; 138        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F14      ; 142        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F15      ; 140        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F16      ; 139        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G1       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 10         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G11      ; 145        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G12      ; 132        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 133        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G15      ; 137        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G16      ; 136        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ; 15         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H2       ; 16         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H3       ; 19         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ; 18         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H5       ; 17         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H12      ; 131        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ; 130        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ; 129        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 28         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ; 27         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J3       ; 22         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 21         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; J5       ; 20         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ; 29         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ; 117        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J12      ; 123        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J13      ; 124        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J14      ; 122        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J15      ; 121        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J16      ; 120        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 33         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 32         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 39         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K6       ; 30         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K8       ; 60         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K9       ; 76         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K10      ; 87         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K11      ; 110        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K12      ; 105        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K15      ; 119        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ; 118        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 35         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 34         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ; 36         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L4       ; 40         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L5       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L6       ; 31         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L7       ; 65         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L8       ; 68         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L9       ; 77         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L10      ; 88         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L11      ; 99         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L12      ; 104        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L13      ; 114        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L14      ; 113        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L15      ; 116        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ; 115        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 26         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M2       ; 25         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M6       ; 57         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M7       ; 59         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M8       ; 69         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M9       ; 78         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M10      ; 93         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M11      ; 100        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M12      ; 103        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M15      ; 126        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M16      ; 125        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N1       ; 38         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 37         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ; 45         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N4       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N5       ; 55         ; 3        ; COM[0]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; N6       ; 56         ; 3        ; RC_1                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; N7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ; 70         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N9       ; 79         ; 4        ; SEG_s[3]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ; 94         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N12      ; 101        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N13      ; 102        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N14      ; 106        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 112        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ; 111        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 44         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 43         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 46         ; 3        ; COM[3]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; P4       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 58         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P7       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P8       ; 71         ; 3        ; Mode[0]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; P9       ; 89         ; 4        ; SEG_s[4]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; P10      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P11      ; 90         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P14      ; 98         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P15      ; 107        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ; 108        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ; 42         ; 2        ; RC_0                                                      ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ; 47         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R4       ; 53         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R5       ; 61         ; 3        ; COM[1]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R6       ; 63         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R7       ; 66         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R8       ; 72         ; 3        ; Mode[1]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R9       ; 74         ; 4        ; SEG_s[5]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R10      ; 80         ; 4        ; SEG_s[2]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R11      ; 83         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 85         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 91         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 97         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ; 109        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T2       ; 52         ; 3        ; TT                                                        ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T3       ; 48         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T4       ; 54         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T5       ; 62         ; 3        ; COM[2]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T6       ; 64         ; 3        ; SEG_s[0]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T7       ; 67         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T8       ; 73         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T9       ; 75         ; 4        ; SEG_s[6]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T10      ; 81         ; 4        ; SEG_s[1]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T11      ; 84         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T12      ; 86         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T13      ; 92         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T14      ; 95         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T15      ; 96         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                  ;
+---------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                  ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                       ; Library Name ;
+---------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |FPQ_top_1TT_2RC_with_ui                    ; 423 (1)     ; 88 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 31   ; 0            ; 335 (1)      ; 7 (0)             ; 81 (0)           ; |FPQ_top_1TT_2RC_with_ui                                                                                                                  ; work         ;
;    |FPQ_disp_state_by_meter:uut_disp_state| ; 3 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (2)        ; 0 (0)             ; 0 (0)            ; |FPQ_top_1TT_2RC_with_ui|FPQ_disp_state_by_meter:uut_disp_state                                                                           ; work         ;
;       |mux4:uut_mux4|                       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |FPQ_top_1TT_2RC_with_ui|FPQ_disp_state_by_meter:uut_disp_state|mux4:uut_mux4                                                             ; work         ;
;    |FPQ_mux_1TT_2RC:uut_mux|                ; 91 (0)      ; 45 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (0)       ; 2 (0)             ; 43 (0)           ; |FPQ_top_1TT_2RC_with_ui|FPQ_mux_1TT_2RC:uut_mux                                                                                          ; work         ;
;       |cur_value_translator:uut_trans|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |FPQ_top_1TT_2RC_with_ui|FPQ_mux_1TT_2RC:uut_mux|cur_value_translator:uut_trans                                                           ; work         ;
;       |div_half:uut_clk_T_5ms|              ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 0 (0)            ; |FPQ_top_1TT_2RC_with_ui|FPQ_mux_1TT_2RC:uut_mux|div_half:uut_clk_T_5ms                                                                   ; work         ;
;       |divider:uut_clk_T_2500us|            ; 28 (28)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 1 (1)             ; 16 (16)          ; |FPQ_top_1TT_2RC_with_ui|FPQ_mux_1TT_2RC:uut_mux|divider:uut_clk_T_2500us                                                                 ; work         ;
;       |round_robin_FP:uut_rr_FP|            ; 26 (26)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 12 (12)          ; |FPQ_top_1TT_2RC_with_ui|FPQ_mux_1TT_2RC:uut_mux|round_robin_FP:uut_rr_FP                                                                 ; work         ;
;       |timetable:uut_timetable|             ; 34 (34)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 15 (15)          ; |FPQ_top_1TT_2RC_with_ui|FPQ_mux_1TT_2RC:uut_mux|timetable:uut_timetable                                                                  ; work         ;
;    |LED_Nixietube:i1|                       ; 202 (45)    ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 186 (29)     ; 1 (1)             ; 15 (15)          ; |FPQ_top_1TT_2RC_with_ui|LED_Nixietube:i1                                                                                                 ; work         ;
;       |lpm_divide:Div0|                     ; 56 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 56 (0)       ; 0 (0)             ; 0 (0)            ; |FPQ_top_1TT_2RC_with_ui|LED_Nixietube:i1|lpm_divide:Div0                                                                                 ; work         ;
;          |lpm_divide_jhm:auto_generated|    ; 56 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 56 (0)       ; 0 (0)             ; 0 (0)            ; |FPQ_top_1TT_2RC_with_ui|LED_Nixietube:i1|lpm_divide:Div0|lpm_divide_jhm:auto_generated                                                   ; work         ;
;             |sign_div_unsign_bkh:divider|   ; 56 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 56 (0)       ; 0 (0)             ; 0 (0)            ; |FPQ_top_1TT_2RC_with_ui|LED_Nixietube:i1|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider                       ; work         ;
;                |alt_u_div_a4f:divider|      ; 56 (56)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 56 (56)      ; 0 (0)             ; 0 (0)            ; |FPQ_top_1TT_2RC_with_ui|LED_Nixietube:i1|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider ; work         ;
;       |lpm_divide:Div1|                     ; 25 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (0)       ; 0 (0)             ; 0 (0)            ; |FPQ_top_1TT_2RC_with_ui|LED_Nixietube:i1|lpm_divide:Div1                                                                                 ; work         ;
;          |lpm_divide_mhm:auto_generated|    ; 25 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (0)       ; 0 (0)             ; 0 (0)            ; |FPQ_top_1TT_2RC_with_ui|LED_Nixietube:i1|lpm_divide:Div1|lpm_divide_mhm:auto_generated                                                   ; work         ;
;             |sign_div_unsign_ekh:divider|   ; 25 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (0)       ; 0 (0)             ; 0 (0)            ; |FPQ_top_1TT_2RC_with_ui|LED_Nixietube:i1|lpm_divide:Div1|lpm_divide_mhm:auto_generated|sign_div_unsign_ekh:divider                       ; work         ;
;                |alt_u_div_g4f:divider|      ; 25 (25)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (25)      ; 0 (0)             ; 0 (0)            ; |FPQ_top_1TT_2RC_with_ui|LED_Nixietube:i1|lpm_divide:Div1|lpm_divide_mhm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider ; work         ;
;       |lpm_divide:Mod0|                     ; 56 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 56 (0)       ; 0 (0)             ; 0 (0)            ; |FPQ_top_1TT_2RC_with_ui|LED_Nixietube:i1|lpm_divide:Mod0                                                                                 ; work         ;
;          |lpm_divide_m9m:auto_generated|    ; 56 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 56 (0)       ; 0 (0)             ; 0 (0)            ; |FPQ_top_1TT_2RC_with_ui|LED_Nixietube:i1|lpm_divide:Mod0|lpm_divide_m9m:auto_generated                                                   ; work         ;
;             |sign_div_unsign_bkh:divider|   ; 56 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 56 (0)       ; 0 (0)             ; 0 (0)            ; |FPQ_top_1TT_2RC_with_ui|LED_Nixietube:i1|lpm_divide:Mod0|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider                       ; work         ;
;                |alt_u_div_a4f:divider|      ; 56 (56)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 56 (56)      ; 0 (0)             ; 0 (0)            ; |FPQ_top_1TT_2RC_with_ui|LED_Nixietube:i1|lpm_divide:Mod0|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider ; work         ;
;       |lpm_divide:Mod1|                     ; 20 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 0 (0)            ; |FPQ_top_1TT_2RC_with_ui|LED_Nixietube:i1|lpm_divide:Mod1                                                                                 ; work         ;
;          |lpm_divide_m9m:auto_generated|    ; 20 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 0 (0)            ; |FPQ_top_1TT_2RC_with_ui|LED_Nixietube:i1|lpm_divide:Mod1|lpm_divide_m9m:auto_generated                                                   ; work         ;
;             |sign_div_unsign_bkh:divider|   ; 20 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 0 (0)            ; |FPQ_top_1TT_2RC_with_ui|LED_Nixietube:i1|lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider                       ; work         ;
;                |alt_u_div_a4f:divider|      ; 20 (20)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 0 (0)             ; 0 (0)            ; |FPQ_top_1TT_2RC_with_ui|LED_Nixietube:i1|lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider ; work         ;
;    |LED_Nixietube:i2|                       ; 95 (26)     ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 92 (23)      ; 1 (1)             ; 2 (2)            ; |FPQ_top_1TT_2RC_with_ui|LED_Nixietube:i2                                                                                                 ; work         ;
;       |lpm_divide:Div0|                     ; 30 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (0)       ; 0 (0)             ; 0 (0)            ; |FPQ_top_1TT_2RC_with_ui|LED_Nixietube:i2|lpm_divide:Div0                                                                                 ; work         ;
;          |lpm_divide_jhm:auto_generated|    ; 30 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (0)       ; 0 (0)             ; 0 (0)            ; |FPQ_top_1TT_2RC_with_ui|LED_Nixietube:i2|lpm_divide:Div0|lpm_divide_jhm:auto_generated                                                   ; work         ;
;             |sign_div_unsign_bkh:divider|   ; 30 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (0)       ; 0 (0)             ; 0 (0)            ; |FPQ_top_1TT_2RC_with_ui|LED_Nixietube:i2|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider                       ; work         ;
;                |alt_u_div_a4f:divider|      ; 30 (30)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (30)      ; 0 (0)             ; 0 (0)            ; |FPQ_top_1TT_2RC_with_ui|LED_Nixietube:i2|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider ; work         ;
;       |lpm_divide:Mod0|                     ; 33 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (0)       ; 0 (0)             ; 0 (0)            ; |FPQ_top_1TT_2RC_with_ui|LED_Nixietube:i2|lpm_divide:Mod0                                                                                 ; work         ;
;          |lpm_divide_m9m:auto_generated|    ; 33 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (0)       ; 0 (0)             ; 0 (0)            ; |FPQ_top_1TT_2RC_with_ui|LED_Nixietube:i2|lpm_divide:Mod0|lpm_divide_m9m:auto_generated                                                   ; work         ;
;             |sign_div_unsign_bkh:divider|   ; 33 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (0)       ; 0 (0)             ; 0 (0)            ; |FPQ_top_1TT_2RC_with_ui|LED_Nixietube:i2|lpm_divide:Mod0|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider                       ; work         ;
;                |alt_u_div_a4f:divider|      ; 33 (33)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (33)      ; 0 (0)             ; 0 (0)            ; |FPQ_top_1TT_2RC_with_ui|LED_Nixietube:i2|lpm_divide:Mod0|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider ; work         ;
;       |lpm_divide:Mod1|                     ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 0 (0)            ; |FPQ_top_1TT_2RC_with_ui|LED_Nixietube:i2|lpm_divide:Mod1                                                                                 ; work         ;
;          |lpm_divide_m9m:auto_generated|    ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 0 (0)            ; |FPQ_top_1TT_2RC_with_ui|LED_Nixietube:i2|lpm_divide:Mod1|lpm_divide_m9m:auto_generated                                                   ; work         ;
;             |sign_div_unsign_bkh:divider|   ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 0 (0)            ; |FPQ_top_1TT_2RC_with_ui|LED_Nixietube:i2|lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider                       ; work         ;
;                |alt_u_div_a4f:divider|      ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |FPQ_top_1TT_2RC_with_ui|LED_Nixietube:i2|lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider ; work         ;
;    |key_debounce:deb_rst|                   ; 31 (31)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 3 (3)             ; 21 (21)          ; |FPQ_top_1TT_2RC_with_ui|key_debounce:deb_rst                                                                                             ; work         ;
+---------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                       ;
+-----------+----------+---------------+---------------+-----------------------+-----+------+
; Name      ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+-----------+----------+---------------+---------------+-----------------------+-----+------+
; TT        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RC_0      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RC_1      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Mode[0]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Mode[1]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SEG_s[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SEG_s[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SEG_s[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SEG_s[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SEG_s[4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SEG_s[5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SEG_s[6]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SEG_s[7]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; COM_s[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; COM_s[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; COM_s[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; COM_s[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SEG[0]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SEG[1]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SEG[2]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SEG[3]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SEG[4]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SEG[5]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SEG[6]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SEG[7]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; COM[0]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; COM[1]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; COM[2]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; COM[3]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; clk_10MHz ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; key_rst_n ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
+-----------+----------+---------------+---------------+-----------------------+-----+------+


+-------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                ;
+-------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                             ; Pad To Core Index ; Setting ;
+-------------------------------------------------+-------------------+---------+
; clk_10MHz                                       ;                   ;         ;
; key_rst_n                                       ;                   ;         ;
;      - key_debounce:deb_rst|state~0             ; 1                 ; 6       ;
;      - key_debounce:deb_rst|cnt[4]~22           ; 1                 ; 6       ;
;      - key_debounce:deb_rst|shift_reg[1]~feeder ; 1                 ; 6       ;
+-------------------------------------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                              ;
+--------------------------------------------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                               ; Location           ; Fan-Out ; Usage                     ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; FPQ_mux_1TT_2RC:uut_mux|div_half:uut_clk_T_5ms|toggle              ; FF_X11_Y21_N15     ; 27      ; Clock                     ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; FPQ_mux_1TT_2RC:uut_mux|divider:uut_clk_T_2500us|cp                ; FF_X11_Y21_N27     ; 1       ; Clock                     ; no     ; --                   ; --               ; --                        ;
; FPQ_mux_1TT_2RC:uut_mux|round_robin_FP:uut_rr_FP|cnt_timeout[7]~12 ; LCCOMB_X14_Y21_N2  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; FPQ_mux_1TT_2RC:uut_mux|round_robin_FP:uut_rr_FP|state.S_NONE      ; FF_X13_Y19_N31     ; 11      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; FPQ_mux_1TT_2RC:uut_mux|timetable:uut_timetable|Equal0~3           ; LCCOMB_X11_Y19_N26 ; 15      ; Clock enable, Sync. load  ; no     ; --                   ; --               ; --                        ;
; LED_Nixietube:i1|Div_CLK                                           ; FF_X33_Y12_N11     ; 2       ; Clock                     ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; LED_Nixietube:i1|LessThan0~2                                       ; LCCOMB_X32_Y12_N30 ; 15      ; Clock enable, Sync. clear ; no     ; --                   ; --               ; --                        ;
; LED_Nixietube:i2|Div_CLK                                           ; FF_X33_Y12_N1      ; 2       ; Clock                     ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; clk_10MHz                                                          ; PIN_E1             ; 56      ; Clock                     ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; key_debounce:deb_rst|cnt[4]~22                                     ; LCCOMB_X12_Y21_N22 ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; key_debounce:deb_rst|key_pulse                                     ; LCCOMB_X12_Y21_N18 ; 37      ; Async. clear              ; no     ; --                   ; --               ; --                        ;
; key_debounce:deb_rst|state                                         ; FF_X12_Y21_N9      ; 19      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
+--------------------------------------------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                   ;
+-------------------------------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                  ; Location       ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; FPQ_mux_1TT_2RC:uut_mux|div_half:uut_clk_T_5ms|toggle ; FF_X11_Y21_N15 ; 27      ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
; LED_Nixietube:i1|Div_CLK                              ; FF_X33_Y12_N11 ; 2       ; 0                                    ; Global Clock         ; GCLK9            ; --                        ;
; LED_Nixietube:i2|Div_CLK                              ; FF_X33_Y12_N1  ; 2       ; 0                                    ; Global Clock         ; GCLK8            ; --                        ;
; clk_10MHz                                             ; PIN_E1         ; 56      ; 28                                   ; Global Clock         ; GCLK2            ; --                        ;
+-------------------------------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                       ;
+---------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                        ; Fan-Out ;
+---------------------------------------------------------------------------------------------------------------------------------------------+---------+
; key_debounce:deb_rst|key_pulse                                                                                                              ; 37      ;
; key_debounce:deb_rst|state                                                                                                                  ; 19      ;
; FPQ_mux_1TT_2RC:uut_mux|round_robin_FP:uut_rr_FP|state.S_WAIT_L                                                                             ; 17      ;
; FPQ_mux_1TT_2RC:uut_mux|round_robin_FP:uut_rr_FP|state.S_WAIT_H                                                                             ; 17      ;
; key_debounce:deb_rst|cnt[4]~22                                                                                                              ; 16      ;
; LED_Nixietube:i1|LessThan0~2                                                                                                                ; 15      ;
; FPQ_mux_1TT_2RC:uut_mux|timetable:uut_timetable|Equal0~3                                                                                    ; 15      ;
; FPQ_mux_1TT_2RC:uut_mux|timetable:uut_timetable|cnt[8]                                                                                      ; 13      ;
; FPQ_mux_1TT_2RC:uut_mux|timetable:uut_timetable|index[0]                                                                                    ; 13      ;
; FPQ_mux_1TT_2RC:uut_mux|timetable:uut_timetable|index[1]                                                                                    ; 13      ;
; LED_Nixietube:i1|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_4_result_int[5]~8  ; 13      ;
; LED_Nixietube:i1|lpm_divide:Div1|lpm_divide_mhm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|add_sub_6_result_int[7]~10 ; 13      ;
; FPQ_mux_1TT_2RC:uut_mux|timetable:uut_timetable|cnt[7]                                                                                      ; 12      ;
; LED_Nixietube:i1|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_5_result_int[5]~8  ; 12      ;
; LED_Nixietube:i1|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_3_result_int[4]~6  ; 12      ;
; FPQ_mux_1TT_2RC:uut_mux|round_robin_FP:uut_rr_FP|state.S_NONE                                                                               ; 11      ;
; FPQ_mux_1TT_2RC:uut_mux|timetable:uut_timetable|cnt[9]                                                                                      ; 11      ;
; FPQ_mux_1TT_2RC:uut_mux|round_robin_FP:uut_rr_FP|index_L[0]                                                                                 ; 11      ;
; LED_Nixietube:i2|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_5_result_int[5]~6  ; 11      ;
; FPQ_mux_1TT_2RC:uut_mux|timetable:uut_timetable|cnt[10]                                                                                     ; 11      ;
; FPQ_mux_1TT_2RC:uut_mux|timetable:uut_timetable|cnt[6]                                                                                      ; 10      ;
; LED_Nixietube:i1|COM_Cnt[1]                                                                                                                 ; 10      ;
; LED_Nixietube:i1|lpm_divide:Mod0|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_5_result_int[5]~8  ; 10      ;
; LED_Nixietube:i1|lpm_divide:Mod0|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_4_result_int[5]~8  ; 10      ;
; LED_Nixietube:i1|lpm_divide:Mod0|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_3_result_int[4]~6  ; 10      ;
; LED_Nixietube:i1|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_6_result_int[5]~8  ; 10      ;
; LED_Nixietube:i1|COM_Cnt[0]                                                                                                                 ; 9       ;
; FPQ_mux_1TT_2RC:uut_mux|timetable:uut_timetable|index[2]                                                                                    ; 9       ;
; LED_Nixietube:i2|lpm_divide:Mod0|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_5_result_int[5]~6  ; 9       ;
; LED_Nixietube:i2|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|op_3~6                     ; 9       ;
; LED_Nixietube:i1|lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_6_result_int[5]~8  ; 9       ;
; FPQ_mux_1TT_2RC:uut_mux|timetable:uut_timetable|cnt[11]                                                                                     ; 9       ;
; FPQ_mux_1TT_2RC:uut_mux|round_robin_FP:uut_rr_FP|cnt_timeout[7]~12                                                                          ; 8       ;
; LED_Nixietube:i2|COM_Cnt[0]                                                                                                                 ; 8       ;
; LED_Nixietube:i1|lpm_divide:Mod0|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_6_result_int[5]~8  ; 8       ;
; ~GND                                                                                                                                        ; 7       ;
; LED_Nixietube:i1|Mux0~5                                                                                                                     ; 7       ;
; LED_Nixietube:i1|Mux2~5                                                                                                                     ; 7       ;
; FPQ_mux_1TT_2RC:uut_mux|divider:uut_clk_T_2500us|Equal0~4                                                                                   ; 7       ;
; LED_Nixietube:i2|Mux0~2                                                                                                                     ; 7       ;
; LED_Nixietube:i2|Mux1~3                                                                                                                     ; 7       ;
; LED_Nixietube:i2|Mux2~3                                                                                                                     ; 7       ;
; LED_Nixietube:i2|Mux3~0                                                                                                                     ; 7       ;
; LED_Nixietube:i2|COM_Cnt[1]                                                                                                                 ; 7       ;
; LED_Nixietube:i1|Mux1~3                                                                                                                     ; 7       ;
; LED_Nixietube:i1|Mux3~2                                                                                                                     ; 7       ;
; LED_Nixietube:i2|lpm_divide:Mod0|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|op_3~6                     ; 7       ;
; FPQ_mux_1TT_2RC:uut_mux|timetable:uut_timetable|cnt[5]                                                                                      ; 7       ;
; LED_Nixietube:i2|Decoder0~0                                                                                                                 ; 6       ;
; LED_Nixietube:i2|lpm_divide:Mod0|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|op_5~8                     ; 6       ;
; LED_Nixietube:i2|lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_7_result_int[5]~10 ; 6       ;
; LED_Nixietube:i2|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|op_5~8                     ; 6       ;
; key_debounce:deb_rst|shift_reg[1]                                                                                                           ; 5       ;
; LED_Nixietube:i1|Decoder0~0                                                                                                                 ; 5       ;
; LED_Nixietube:i1|lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_7_result_int[5]~10 ; 5       ;
; FPQ_mux_1TT_2RC:uut_mux|round_robin_FP:uut_rr_FP|Selector4~0                                                                                ; 4       ;
; key_debounce:deb_rst|key_state                                                                                                              ; 4       ;
; FPQ_mux_1TT_2RC:uut_mux|timetable:uut_timetable|Mux7~0                                                                                      ; 4       ;
; FPQ_mux_1TT_2RC:uut_mux|timetable:uut_timetable|Mux8~0                                                                                      ; 4       ;
; key_rst_n~input                                                                                                                             ; 3       ;
; LED_Nixietube:i2|Mux2~4                                                                                                                     ; 3       ;
; key_debounce:deb_rst|Equal0~4                                                                                                               ; 3       ;
; key_debounce:deb_rst|shift_reg[2]                                                                                                           ; 3       ;
; key_debounce:deb_rst|shift_reg[3]                                                                                                           ; 3       ;
; FPQ_mux_1TT_2RC:uut_mux|timetable:uut_timetable|cnt[0]                                                                                      ; 3       ;
; FPQ_mux_1TT_2RC:uut_mux|round_robin_FP:uut_rr_FP|always0~0                                                                                  ; 3       ;
; FPQ_mux_1TT_2RC:uut_mux|round_robin_FP:uut_rr_FP|Equal0~0                                                                                   ; 3       ;
; FPQ_mux_1TT_2RC:uut_mux|round_robin_FP:uut_rr_FP|Equal2~1                                                                                   ; 3       ;
; FPQ_mux_1TT_2RC:uut_mux|round_robin_FP:uut_rr_FP|Equal2~0                                                                                   ; 3       ;
; FPQ_mux_1TT_2RC:uut_mux|timetable:uut_timetable|Equal0~1                                                                                    ; 3       ;
; LED_Nixietube:i2|Decoder0~1                                                                                                                 ; 3       ;
; FPQ_mux_1TT_2RC:uut_mux|timetable:uut_timetable|cnt[4]                                                                                      ; 3       ;
; FPQ_mux_1TT_2RC:uut_mux|round_robin_FP:uut_rr_FP|channel[0]~0                                                                               ; 3       ;
; LED_Nixietube:i2|lpm_divide:Mod0|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|op_6~6                     ; 3       ;
; LED_Nixietube:i1|lpm_divide:Mod0|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_7_result_int[5]~8  ; 3       ;
; LED_Nixietube:i1|lpm_divide:Mod0|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[32]~67            ; 2       ;
; LED_Nixietube:i1|lpm_divide:Mod0|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[27]~66            ; 2       ;
; LED_Nixietube:i1|lpm_divide:Mod0|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[22]~65            ; 2       ;
; LED_Nixietube:i1|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[27]~66            ; 2       ;
; LED_Nixietube:i1|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[22]~65            ; 2       ;
; LED_Nixietube:i2|lpm_divide:Mod0|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[31]~29            ; 2       ;
; LED_Nixietube:i2|lpm_divide:Mod0|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[27]~25            ; 2       ;
; LED_Nixietube:i2|lpm_divide:Mod0|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[21]~24            ; 2       ;
; LED_Nixietube:i2|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[27]~23            ; 2       ;
; LED_Nixietube:i2|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[21]~22            ; 2       ;
; FPQ_mux_1TT_2RC:uut_mux|divider:uut_clk_T_2500us|cnt[3]                                                                                     ; 2       ;
; FPQ_mux_1TT_2RC:uut_mux|divider:uut_clk_T_2500us|cnt[0]                                                                                     ; 2       ;
; FPQ_mux_1TT_2RC:uut_mux|divider:uut_clk_T_2500us|cnt[1]                                                                                     ; 2       ;
; FPQ_mux_1TT_2RC:uut_mux|divider:uut_clk_T_2500us|cnt[2]                                                                                     ; 2       ;
; FPQ_mux_1TT_2RC:uut_mux|divider:uut_clk_T_2500us|cnt[4]                                                                                     ; 2       ;
; FPQ_mux_1TT_2RC:uut_mux|divider:uut_clk_T_2500us|cnt[6]                                                                                     ; 2       ;
; FPQ_mux_1TT_2RC:uut_mux|divider:uut_clk_T_2500us|cnt[5]                                                                                     ; 2       ;
; FPQ_mux_1TT_2RC:uut_mux|divider:uut_clk_T_2500us|cnt[7]                                                                                     ; 2       ;
; FPQ_mux_1TT_2RC:uut_mux|divider:uut_clk_T_2500us|cnt[9]                                                                                     ; 2       ;
; FPQ_mux_1TT_2RC:uut_mux|divider:uut_clk_T_2500us|cnt[10]                                                                                    ; 2       ;
; FPQ_mux_1TT_2RC:uut_mux|divider:uut_clk_T_2500us|cnt[11]                                                                                    ; 2       ;
; FPQ_mux_1TT_2RC:uut_mux|divider:uut_clk_T_2500us|cnt[8]                                                                                     ; 2       ;
; FPQ_mux_1TT_2RC:uut_mux|divider:uut_clk_T_2500us|cnt[12]                                                                                    ; 2       ;
; FPQ_mux_1TT_2RC:uut_mux|divider:uut_clk_T_2500us|cnt[15]                                                                                    ; 2       ;
; FPQ_mux_1TT_2RC:uut_mux|divider:uut_clk_T_2500us|cnt[13]                                                                                    ; 2       ;
; FPQ_mux_1TT_2RC:uut_mux|divider:uut_clk_T_2500us|cnt[14]                                                                                    ; 2       ;
; key_debounce:deb_rst|shift_reg[4]                                                                                                           ; 2       ;
; FPQ_mux_1TT_2RC:uut_mux|timetable:uut_timetable|cnt~7                                                                                       ; 2       ;
; FPQ_mux_1TT_2RC:uut_mux|timetable:uut_timetable|Add0~1                                                                                      ; 2       ;
; FPQ_mux_1TT_2RC:uut_mux|timetable:uut_timetable|cnt[1]                                                                                      ; 2       ;
; FPQ_mux_1TT_2RC:uut_mux|timetable:uut_timetable|cnt[2]                                                                                      ; 2       ;
; FPQ_mux_1TT_2RC:uut_mux|timetable:uut_timetable|cnt[3]                                                                                      ; 2       ;
; FPQ_mux_1TT_2RC:uut_mux|timetable:uut_timetable|Add0~0                                                                                      ; 2       ;
; FPQ_mux_1TT_2RC:uut_mux|round_robin_FP:uut_rr_FP|Equal2~2                                                                                   ; 2       ;
; FPQ_mux_1TT_2RC:uut_mux|round_robin_FP:uut_rr_FP|Selector4~1                                                                                ; 2       ;
; key_debounce:deb_rst|out_reg                                                                                                                ; 2       ;
; FPQ_mux_1TT_2RC:uut_mux|round_robin_FP:uut_rr_FP|Selector1~0                                                                                ; 2       ;
; LED_Nixietube:i2|lpm_divide:Mod0|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[31]~22            ; 2       ;
; LED_Nixietube:i2|lpm_divide:Mod0|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[32]~21            ; 2       ;
; LED_Nixietube:i2|lpm_divide:Mod0|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[32]~20            ; 2       ;
; FPQ_disp_state_by_meter:uut_disp_state|mux4:uut_mux4|Mux3~0                                                                                 ; 2       ;
; LED_Nixietube:i1|Mux1~1                                                                                                                     ; 2       ;
; LED_Nixietube:i1|lpm_divide:Mod0|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[31]~61            ; 2       ;
; LED_Nixietube:i1|lpm_divide:Mod0|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[31]~60            ; 2       ;
; LED_Nixietube:i1|lpm_divide:Mod0|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[32]~59            ; 2       ;
; LED_Nixietube:i1|lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[30]~7             ; 2       ;
; LED_Nixietube:i1|lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[30]~6             ; 2       ;
; LED_Nixietube:i1|lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[31]~5             ; 2       ;
; LED_Nixietube:i1|lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[31]~4             ; 2       ;
; LED_Nixietube:i1|Div_Cnt[12]                                                                                                                ; 2       ;
; LED_Nixietube:i1|Div_Cnt[11]                                                                                                                ; 2       ;
; LED_Nixietube:i1|Div_Cnt[10]                                                                                                                ; 2       ;
; LED_Nixietube:i1|Div_Cnt[9]                                                                                                                 ; 2       ;
; LED_Nixietube:i1|Div_Cnt[8]                                                                                                                 ; 2       ;
; LED_Nixietube:i1|Div_Cnt[7]                                                                                                                 ; 2       ;
; LED_Nixietube:i1|Div_Cnt[6]                                                                                                                 ; 2       ;
; LED_Nixietube:i1|Div_Cnt[5]                                                                                                                 ; 2       ;
; LED_Nixietube:i1|Div_Cnt[4]                                                                                                                 ; 2       ;
; LED_Nixietube:i1|Div_Cnt[3]                                                                                                                 ; 2       ;
; key_debounce:deb_rst|cnt[14]                                                                                                                ; 2       ;
; key_debounce:deb_rst|cnt[13]                                                                                                                ; 2       ;
; key_debounce:deb_rst|cnt[12]                                                                                                                ; 2       ;
; key_debounce:deb_rst|cnt[15]                                                                                                                ; 2       ;
; key_debounce:deb_rst|cnt[11]                                                                                                                ; 2       ;
; key_debounce:deb_rst|cnt[10]                                                                                                                ; 2       ;
; key_debounce:deb_rst|cnt[8]                                                                                                                 ; 2       ;
; key_debounce:deb_rst|cnt[9]                                                                                                                 ; 2       ;
; key_debounce:deb_rst|cnt[7]                                                                                                                 ; 2       ;
; key_debounce:deb_rst|cnt[6]                                                                                                                 ; 2       ;
; key_debounce:deb_rst|cnt[5]                                                                                                                 ; 2       ;
; key_debounce:deb_rst|cnt[4]                                                                                                                 ; 2       ;
; key_debounce:deb_rst|cnt[3]                                                                                                                 ; 2       ;
; key_debounce:deb_rst|cnt[1]                                                                                                                 ; 2       ;
; key_debounce:deb_rst|cnt[0]                                                                                                                 ; 2       ;
; key_debounce:deb_rst|cnt[2]                                                                                                                 ; 2       ;
; FPQ_mux_1TT_2RC:uut_mux|timetable:uut_timetable|cnt[11]~0                                                                                   ; 2       ;
; FPQ_mux_1TT_2RC:uut_mux|round_robin_FP:uut_rr_FP|cnt_timeout[7]                                                                             ; 2       ;
; FPQ_mux_1TT_2RC:uut_mux|round_robin_FP:uut_rr_FP|cnt_timeout[6]                                                                             ; 2       ;
; FPQ_mux_1TT_2RC:uut_mux|round_robin_FP:uut_rr_FP|cnt_timeout[5]                                                                             ; 2       ;
; FPQ_mux_1TT_2RC:uut_mux|round_robin_FP:uut_rr_FP|cnt_timeout[4]                                                                             ; 2       ;
; FPQ_mux_1TT_2RC:uut_mux|round_robin_FP:uut_rr_FP|cnt_timeout[3]                                                                             ; 2       ;
; FPQ_mux_1TT_2RC:uut_mux|round_robin_FP:uut_rr_FP|cnt_timeout[2]                                                                             ; 2       ;
; FPQ_mux_1TT_2RC:uut_mux|round_robin_FP:uut_rr_FP|cnt_timeout[1]                                                                             ; 2       ;
; FPQ_mux_1TT_2RC:uut_mux|round_robin_FP:uut_rr_FP|cnt_timeout[0]                                                                             ; 2       ;
; LED_Nixietube:i2|lpm_divide:Mod0|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_5_result_int[2]~0  ; 2       ;
; LED_Nixietube:i2|lpm_divide:Mod0|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|op_3~2                     ; 2       ;
; LED_Nixietube:i2|lpm_divide:Mod0|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|op_3~0                     ; 2       ;
; LED_Nixietube:i2|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|op_6~4                     ; 2       ;
; LED_Nixietube:i2|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_5_result_int[2]~0  ; 2       ;
; LED_Nixietube:i2|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|op_3~2                     ; 2       ;
; LED_Nixietube:i2|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|op_3~0                     ; 2       ;
; LED_Nixietube:i1|lpm_divide:Mod0|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_5_result_int[2]~2  ; 2       ;
; LED_Nixietube:i1|lpm_divide:Mod0|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_5_result_int[1]~0  ; 2       ;
; LED_Nixietube:i1|lpm_divide:Mod0|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_4_result_int[2]~2  ; 2       ;
; LED_Nixietube:i1|lpm_divide:Mod0|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_4_result_int[1]~0  ; 2       ;
; LED_Nixietube:i1|lpm_divide:Mod0|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_3_result_int[2]~2  ; 2       ;
; LED_Nixietube:i1|lpm_divide:Mod0|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_3_result_int[1]~0  ; 2       ;
; LED_Nixietube:i1|lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_6_result_int[2]~2  ; 2       ;
; LED_Nixietube:i1|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_7_result_int[5]~8  ; 2       ;
; LED_Nixietube:i1|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_5_result_int[2]~2  ; 2       ;
; LED_Nixietube:i1|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_5_result_int[1]~0  ; 2       ;
; LED_Nixietube:i1|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_4_result_int[2]~2  ; 2       ;
; LED_Nixietube:i1|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_4_result_int[1]~0  ; 2       ;
; LED_Nixietube:i1|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_3_result_int[2]~2  ; 2       ;
; LED_Nixietube:i1|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_3_result_int[1]~0  ; 2       ;
; LED_Nixietube:i2|Div_CLK~0                                                                                                                  ; 1       ;
; LED_Nixietube:i1|Div_CLK~0                                                                                                                  ; 1       ;
; FPQ_mux_1TT_2RC:uut_mux|div_half:uut_clk_T_5ms|toggle~0                                                                                     ; 1       ;
; LED_Nixietube:i2|COM_Cnt[0]~1                                                                                                               ; 1       ;
; LED_Nixietube:i1|COM_Cnt[0]~1                                                                                                               ; 1       ;
; FPQ_mux_1TT_2RC:uut_mux|timetable:uut_timetable|index[0]~0                                                                                  ; 1       ;
; LED_Nixietube:i1|lpm_divide:Mod0|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[23]~64            ; 1       ;
; LED_Nixietube:i1|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[32]~67            ; 1       ;
; LED_Nixietube:i1|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[23]~64            ; 1       ;
; LED_Nixietube:i2|lpm_divide:Mod0|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[33]~28            ; 1       ;
; LED_Nixietube:i2|lpm_divide:Mod0|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[25]~27            ; 1       ;
; LED_Nixietube:i2|lpm_divide:Mod0|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[25]~26            ; 1       ;
; LED_Nixietube:i2|lpm_divide:Mod0|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[23]~23            ; 1       ;
; LED_Nixietube:i2|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[31]~27            ; 1       ;
; LED_Nixietube:i2|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[33]~26            ; 1       ;
; LED_Nixietube:i2|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[25]~25            ; 1       ;
; LED_Nixietube:i2|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[25]~24            ; 1       ;
; LED_Nixietube:i2|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[23]~21            ; 1       ;
; LED_Nixietube:i1|lpm_divide:Mod0|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[33]~63            ; 1       ;
; LED_Nixietube:i1|lpm_divide:Mod0|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[28]~62            ; 1       ;
; LED_Nixietube:i1|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[33]~63            ; 1       ;
; LED_Nixietube:i1|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[28]~62            ; 1       ;
; FPQ_mux_1TT_2RC:uut_mux|divider:uut_clk_T_2500us|cnt~5                                                                                      ; 1       ;
; FPQ_mux_1TT_2RC:uut_mux|divider:uut_clk_T_2500us|cnt~4                                                                                      ; 1       ;
; FPQ_mux_1TT_2RC:uut_mux|divider:uut_clk_T_2500us|cnt~3                                                                                      ; 1       ;
; FPQ_mux_1TT_2RC:uut_mux|divider:uut_clk_T_2500us|cnt~2                                                                                      ; 1       ;
; FPQ_mux_1TT_2RC:uut_mux|divider:uut_clk_T_2500us|cnt~1                                                                                      ; 1       ;
; FPQ_mux_1TT_2RC:uut_mux|divider:uut_clk_T_2500us|cnt~0                                                                                      ; 1       ;
; key_debounce:deb_rst|state~0                                                                                                                ; 1       ;
; FPQ_mux_1TT_2RC:uut_mux|divider:uut_clk_T_2500us|Equal0~3                                                                                   ; 1       ;
; FPQ_mux_1TT_2RC:uut_mux|divider:uut_clk_T_2500us|Equal0~2                                                                                   ; 1       ;
; FPQ_mux_1TT_2RC:uut_mux|divider:uut_clk_T_2500us|Equal0~1                                                                                   ; 1       ;
; FPQ_mux_1TT_2RC:uut_mux|divider:uut_clk_T_2500us|Equal0~0                                                                                   ; 1       ;
; LED_Nixietube:i1|LessThan0~1                                                                                                                ; 1       ;
; LED_Nixietube:i1|LessThan0~0                                                                                                                ; 1       ;
; FPQ_mux_1TT_2RC:uut_mux|timetable:uut_timetable|cnt[0]~11                                                                                   ; 1       ;
; key_debounce:deb_rst|key_state~1                                                                                                            ; 1       ;
; key_debounce:deb_rst|Equal0~3                                                                                                               ; 1       ;
; key_debounce:deb_rst|Equal0~2                                                                                                               ; 1       ;
; key_debounce:deb_rst|Equal0~1                                                                                                               ; 1       ;
; key_debounce:deb_rst|Equal0~0                                                                                                               ; 1       ;
; key_debounce:deb_rst|key_state~0                                                                                                            ; 1       ;
; key_debounce:deb_rst|Add1~1                                                                                                                 ; 1       ;
; key_debounce:deb_rst|shift_reg[5]                                                                                                           ; 1       ;
; key_debounce:deb_rst|Add1~0                                                                                                                 ; 1       ;
; FPQ_mux_1TT_2RC:uut_mux|divider:uut_clk_T_2500us|cp                                                                                         ; 1       ;
; FPQ_mux_1TT_2RC:uut_mux|round_robin_FP:uut_rr_FP|cnt_timeout[7]~11                                                                          ; 1       ;
; FPQ_mux_1TT_2RC:uut_mux|round_robin_FP:uut_rr_FP|cnt_timeout[7]~10                                                                          ; 1       ;
; FPQ_mux_1TT_2RC:uut_mux|round_robin_FP:uut_rr_FP|Selector1~1                                                                                ; 1       ;
; LED_Nixietube:i2|COM_Cnt[1]~0                                                                                                               ; 1       ;
; LED_Nixietube:i2|Div_CLK                                                                                                                    ; 1       ;
; FPQ_mux_1TT_2RC:uut_mux|timetable:uut_timetable|cnt~10                                                                                      ; 1       ;
; FPQ_mux_1TT_2RC:uut_mux|timetable:uut_timetable|cnt~9                                                                                       ; 1       ;
; FPQ_mux_1TT_2RC:uut_mux|timetable:uut_timetable|cnt~8                                                                                       ; 1       ;
; FPQ_mux_1TT_2RC:uut_mux|timetable:uut_timetable|cnt~6                                                                                       ; 1       ;
; FPQ_mux_1TT_2RC:uut_mux|timetable:uut_timetable|cnt~5                                                                                       ; 1       ;
; FPQ_mux_1TT_2RC:uut_mux|timetable:uut_timetable|Mux0~0                                                                                      ; 1       ;
; LED_Nixietube:i1|Div_CLK                                                                                                                    ; 1       ;
; LED_Nixietube:i1|COM_Cnt[1]~0                                                                                                               ; 1       ;
; FPQ_mux_1TT_2RC:uut_mux|timetable:uut_timetable|cnt~4                                                                                       ; 1       ;
; FPQ_mux_1TT_2RC:uut_mux|timetable:uut_timetable|cnt~3                                                                                       ; 1       ;
; FPQ_mux_1TT_2RC:uut_mux|timetable:uut_timetable|Equal0~2                                                                                    ; 1       ;
; FPQ_mux_1TT_2RC:uut_mux|round_robin_FP:uut_rr_FP|index_L[0]~1                                                                               ; 1       ;
; FPQ_mux_1TT_2RC:uut_mux|round_robin_FP:uut_rr_FP|index_L[0]~0                                                                               ; 1       ;
; FPQ_mux_1TT_2RC:uut_mux|round_robin_FP:uut_rr_FP|Selector4~2                                                                                ; 1       ;
; FPQ_mux_1TT_2RC:uut_mux|cur_value_translator:uut_trans|Selector0~0                                                                          ; 1       ;
; FPQ_mux_1TT_2RC:uut_mux|div_half:uut_clk_T_5ms|toggle                                                                                       ; 1       ;
; FPQ_mux_1TT_2RC:uut_mux|round_robin_FP:uut_rr_FP|Selector2~1                                                                                ; 1       ;
; FPQ_mux_1TT_2RC:uut_mux|round_robin_FP:uut_rr_FP|Selector2~0                                                                                ; 1       ;
; FPQ_mux_1TT_2RC:uut_mux|timetable:uut_timetable|Equal0~0                                                                                    ; 1       ;
; LED_Nixietube:i2|Decoder0~3                                                                                                                 ; 1       ;
; LED_Nixietube:i2|Decoder0~2                                                                                                                 ; 1       ;
; LED_Nixietube:i2|WideOr0~0                                                                                                                  ; 1       ;
; LED_Nixietube:i2|WideOr1~0                                                                                                                  ; 1       ;
; LED_Nixietube:i2|WideOr2~0                                                                                                                  ; 1       ;
; LED_Nixietube:i2|WideOr3~0                                                                                                                  ; 1       ;
; LED_Nixietube:i2|WideOr4~0                                                                                                                  ; 1       ;
; LED_Nixietube:i2|WideOr5~0                                                                                                                  ; 1       ;
; LED_Nixietube:i2|WideOr6~0                                                                                                                  ; 1       ;
; LED_Nixietube:i2|Mux0~1                                                                                                                     ; 1       ;
; LED_Nixietube:i2|Mux0~0                                                                                                                     ; 1       ;
; LED_Nixietube:i2|Mux1~2                                                                                                                     ; 1       ;
; LED_Nixietube:i2|Mux1~1                                                                                                                     ; 1       ;
; LED_Nixietube:i2|Mux1~0                                                                                                                     ; 1       ;
; LED_Nixietube:i2|Mux2~2                                                                                                                     ; 1       ;
; LED_Nixietube:i2|lpm_divide:Mod0|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[33]~19            ; 1       ;
; LED_Nixietube:i2|lpm_divide:Mod0|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[27]~18            ; 1       ;
; LED_Nixietube:i2|lpm_divide:Mod0|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[28]~17            ; 1       ;
; LED_Nixietube:i2|lpm_divide:Mod0|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[28]~16            ; 1       ;
; LED_Nixietube:i2|lpm_divide:Mod0|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[21]~15            ; 1       ;
; LED_Nixietube:i2|lpm_divide:Mod0|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[23]~14            ; 1       ;
; LED_Nixietube:i2|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[32]~20            ; 1       ;
; LED_Nixietube:i2|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[33]~19            ; 1       ;
; LED_Nixietube:i2|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[27]~18            ; 1       ;
; LED_Nixietube:i2|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[28]~17            ; 1       ;
; LED_Nixietube:i2|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[28]~16            ; 1       ;
; LED_Nixietube:i2|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[21]~15            ; 1       ;
; LED_Nixietube:i2|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[23]~14            ; 1       ;
; LED_Nixietube:i1|Decoder0~2                                                                                                                 ; 1       ;
; LED_Nixietube:i1|Decoder0~1                                                                                                                 ; 1       ;
; LED_Nixietube:i1|WideOr0~0                                                                                                                  ; 1       ;
; LED_Nixietube:i1|WideOr1~0                                                                                                                  ; 1       ;
; LED_Nixietube:i1|WideOr2~0                                                                                                                  ; 1       ;
; LED_Nixietube:i1|WideOr3~0                                                                                                                  ; 1       ;
; LED_Nixietube:i1|WideOr4~0                                                                                                                  ; 1       ;
; LED_Nixietube:i1|WideOr5~0                                                                                                                  ; 1       ;
; LED_Nixietube:i1|WideOr6~0                                                                                                                  ; 1       ;
; LED_Nixietube:i1|Mux0~4                                                                                                                     ; 1       ;
; LED_Nixietube:i1|Mux0~3                                                                                                                     ; 1       ;
; LED_Nixietube:i1|Mux0~2                                                                                                                     ; 1       ;
; LED_Nixietube:i1|Mux1~2                                                                                                                     ; 1       ;
; LED_Nixietube:i1|Mux1~0                                                                                                                     ; 1       ;
; LED_Nixietube:i1|Mux2~4                                                                                                                     ; 1       ;
; LED_Nixietube:i1|Mux2~3                                                                                                                     ; 1       ;
; LED_Nixietube:i1|Mux2~2                                                                                                                     ; 1       ;
; LED_Nixietube:i1|lpm_divide:Mod0|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[33]~58            ; 1       ;
; LED_Nixietube:i1|lpm_divide:Mod0|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[30]~57            ; 1       ;
; LED_Nixietube:i1|lpm_divide:Mod0|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[30]~56            ; 1       ;
; LED_Nixietube:i1|lpm_divide:Mod0|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[25]~55            ; 1       ;
; LED_Nixietube:i1|lpm_divide:Mod0|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[25]~54            ; 1       ;
; LED_Nixietube:i1|lpm_divide:Mod0|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[26]~53            ; 1       ;
; LED_Nixietube:i1|lpm_divide:Mod0|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[26]~52            ; 1       ;
; LED_Nixietube:i1|lpm_divide:Mod0|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[27]~51            ; 1       ;
; LED_Nixietube:i1|lpm_divide:Mod0|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[28]~50            ; 1       ;
; LED_Nixietube:i1|lpm_divide:Mod0|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[20]~49            ; 1       ;
; LED_Nixietube:i1|lpm_divide:Mod0|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[20]~48            ; 1       ;
; LED_Nixietube:i1|lpm_divide:Mod0|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[21]~47            ; 1       ;
; LED_Nixietube:i1|lpm_divide:Mod0|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[21]~46            ; 1       ;
; LED_Nixietube:i1|lpm_divide:Mod0|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[22]~45            ; 1       ;
; LED_Nixietube:i1|lpm_divide:Mod0|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[23]~44            ; 1       ;
; LED_Nixietube:i1|lpm_divide:Mod0|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[15]~43            ; 1       ;
; LED_Nixietube:i1|lpm_divide:Mod0|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[15]~42            ; 1       ;
; LED_Nixietube:i1|lpm_divide:Mod0|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[16]~41            ; 1       ;
; LED_Nixietube:i1|lpm_divide:Mod0|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[16]~40            ; 1       ;
; LED_Nixietube:i1|lpm_divide:Mod0|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[17]~39            ; 1       ;
; LED_Nixietube:i1|lpm_divide:Mod0|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[17]~38            ; 1       ;
; LED_Nixietube:i1|lpm_divide:Mod0|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[18]~37            ; 1       ;
; LED_Nixietube:i1|lpm_divide:Mod0|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[18]~36            ; 1       ;
; LED_Nixietube:i1|Mux3~1                                                                                                                     ; 1       ;
; LED_Nixietube:i1|lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[32]~3             ; 1       ;
; LED_Nixietube:i1|lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[32]~2             ; 1       ;
; LED_Nixietube:i1|lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[33]~1             ; 1       ;
; LED_Nixietube:i1|lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[33]~0             ; 1       ;
; LED_Nixietube:i1|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[30]~61            ; 1       ;
; LED_Nixietube:i1|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[30]~60            ; 1       ;
; LED_Nixietube:i1|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[31]~59            ; 1       ;
; LED_Nixietube:i1|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[31]~58            ; 1       ;
; LED_Nixietube:i1|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[32]~57            ; 1       ;
; LED_Nixietube:i1|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[33]~56            ; 1       ;
; LED_Nixietube:i1|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[25]~55            ; 1       ;
; LED_Nixietube:i1|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[25]~54            ; 1       ;
; LED_Nixietube:i1|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[26]~53            ; 1       ;
; LED_Nixietube:i1|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[26]~52            ; 1       ;
; LED_Nixietube:i1|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[27]~51            ; 1       ;
; LED_Nixietube:i1|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[28]~50            ; 1       ;
; LED_Nixietube:i1|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[20]~49            ; 1       ;
; LED_Nixietube:i1|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[20]~48            ; 1       ;
; LED_Nixietube:i1|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[21]~47            ; 1       ;
; LED_Nixietube:i1|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[21]~46            ; 1       ;
; LED_Nixietube:i1|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[22]~45            ; 1       ;
; LED_Nixietube:i1|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[23]~44            ; 1       ;
; LED_Nixietube:i1|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[15]~43            ; 1       ;
; LED_Nixietube:i1|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[15]~42            ; 1       ;
; LED_Nixietube:i1|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[16]~41            ; 1       ;
; LED_Nixietube:i1|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[16]~40            ; 1       ;
; LED_Nixietube:i1|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[17]~39            ; 1       ;
; LED_Nixietube:i1|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[17]~38            ; 1       ;
; LED_Nixietube:i1|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[18]~37            ; 1       ;
; LED_Nixietube:i1|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[18]~36            ; 1       ;
; LED_Nixietube:i1|Mux3~0                                                                                                                     ; 1       ;
; LED_Nixietube:i1|lpm_divide:Div1|lpm_divide_mhm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[49]~11            ; 1       ;
; LED_Nixietube:i1|lpm_divide:Div1|lpm_divide_mhm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[49]~10            ; 1       ;
; LED_Nixietube:i1|lpm_divide:Div1|lpm_divide_mhm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[50]~9             ; 1       ;
; LED_Nixietube:i1|lpm_divide:Div1|lpm_divide_mhm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[50]~8             ; 1       ;
; LED_Nixietube:i1|lpm_divide:Div1|lpm_divide_mhm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[51]~7             ; 1       ;
; LED_Nixietube:i1|lpm_divide:Div1|lpm_divide_mhm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[51]~6             ; 1       ;
; LED_Nixietube:i1|lpm_divide:Div1|lpm_divide_mhm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[52]~5             ; 1       ;
; LED_Nixietube:i1|lpm_divide:Div1|lpm_divide_mhm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[52]~4             ; 1       ;
; LED_Nixietube:i1|lpm_divide:Div1|lpm_divide_mhm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[53]~3             ; 1       ;
; LED_Nixietube:i1|lpm_divide:Div1|lpm_divide_mhm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[53]~2             ; 1       ;
; LED_Nixietube:i1|lpm_divide:Div1|lpm_divide_mhm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[54]~1             ; 1       ;
; LED_Nixietube:i1|lpm_divide:Div1|lpm_divide_mhm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[54]~0             ; 1       ;
; FPQ_disp_state_by_meter:uut_disp_state|RC_LED_n[0]~0                                                                                        ; 1       ;
; FPQ_disp_state_by_meter:uut_disp_state|Equal0~0                                                                                             ; 1       ;
; FPQ_mux_1TT_2RC:uut_mux|divider:uut_clk_T_2500us|Add0~30                                                                                    ; 1       ;
; FPQ_mux_1TT_2RC:uut_mux|divider:uut_clk_T_2500us|Add0~29                                                                                    ; 1       ;
; FPQ_mux_1TT_2RC:uut_mux|divider:uut_clk_T_2500us|Add0~28                                                                                    ; 1       ;
; FPQ_mux_1TT_2RC:uut_mux|divider:uut_clk_T_2500us|Add0~27                                                                                    ; 1       ;
; FPQ_mux_1TT_2RC:uut_mux|divider:uut_clk_T_2500us|Add0~26                                                                                    ; 1       ;
; FPQ_mux_1TT_2RC:uut_mux|divider:uut_clk_T_2500us|Add0~25                                                                                    ; 1       ;
; FPQ_mux_1TT_2RC:uut_mux|divider:uut_clk_T_2500us|Add0~24                                                                                    ; 1       ;
; FPQ_mux_1TT_2RC:uut_mux|divider:uut_clk_T_2500us|Add0~23                                                                                    ; 1       ;
; FPQ_mux_1TT_2RC:uut_mux|divider:uut_clk_T_2500us|Add0~22                                                                                    ; 1       ;
; FPQ_mux_1TT_2RC:uut_mux|divider:uut_clk_T_2500us|Add0~21                                                                                    ; 1       ;
; FPQ_mux_1TT_2RC:uut_mux|divider:uut_clk_T_2500us|Add0~20                                                                                    ; 1       ;
; FPQ_mux_1TT_2RC:uut_mux|divider:uut_clk_T_2500us|Add0~19                                                                                    ; 1       ;
; FPQ_mux_1TT_2RC:uut_mux|divider:uut_clk_T_2500us|Add0~18                                                                                    ; 1       ;
; FPQ_mux_1TT_2RC:uut_mux|divider:uut_clk_T_2500us|Add0~17                                                                                    ; 1       ;
; FPQ_mux_1TT_2RC:uut_mux|divider:uut_clk_T_2500us|Add0~16                                                                                    ; 1       ;
; FPQ_mux_1TT_2RC:uut_mux|divider:uut_clk_T_2500us|Add0~15                                                                                    ; 1       ;
; FPQ_mux_1TT_2RC:uut_mux|divider:uut_clk_T_2500us|Add0~14                                                                                    ; 1       ;
; FPQ_mux_1TT_2RC:uut_mux|divider:uut_clk_T_2500us|Add0~13                                                                                    ; 1       ;
; FPQ_mux_1TT_2RC:uut_mux|divider:uut_clk_T_2500us|Add0~12                                                                                    ; 1       ;
; FPQ_mux_1TT_2RC:uut_mux|divider:uut_clk_T_2500us|Add0~11                                                                                    ; 1       ;
; FPQ_mux_1TT_2RC:uut_mux|divider:uut_clk_T_2500us|Add0~10                                                                                    ; 1       ;
; FPQ_mux_1TT_2RC:uut_mux|divider:uut_clk_T_2500us|Add0~9                                                                                     ; 1       ;
; FPQ_mux_1TT_2RC:uut_mux|divider:uut_clk_T_2500us|Add0~8                                                                                     ; 1       ;
; FPQ_mux_1TT_2RC:uut_mux|divider:uut_clk_T_2500us|Add0~7                                                                                     ; 1       ;
; FPQ_mux_1TT_2RC:uut_mux|divider:uut_clk_T_2500us|Add0~6                                                                                     ; 1       ;
; FPQ_mux_1TT_2RC:uut_mux|divider:uut_clk_T_2500us|Add0~5                                                                                     ; 1       ;
; FPQ_mux_1TT_2RC:uut_mux|divider:uut_clk_T_2500us|Add0~4                                                                                     ; 1       ;
; FPQ_mux_1TT_2RC:uut_mux|divider:uut_clk_T_2500us|Add0~3                                                                                     ; 1       ;
; FPQ_mux_1TT_2RC:uut_mux|divider:uut_clk_T_2500us|Add0~2                                                                                     ; 1       ;
; FPQ_mux_1TT_2RC:uut_mux|divider:uut_clk_T_2500us|Add0~1                                                                                     ; 1       ;
; FPQ_mux_1TT_2RC:uut_mux|divider:uut_clk_T_2500us|Add0~0                                                                                     ; 1       ;
; LED_Nixietube:i1|Div_Cnt[12]~37                                                                                                             ; 1       ;
; LED_Nixietube:i1|Div_Cnt[11]~36                                                                                                             ; 1       ;
; LED_Nixietube:i1|Div_Cnt[11]~35                                                                                                             ; 1       ;
; LED_Nixietube:i1|Div_Cnt[10]~34                                                                                                             ; 1       ;
; LED_Nixietube:i1|Div_Cnt[10]~33                                                                                                             ; 1       ;
; LED_Nixietube:i1|Div_Cnt[9]~32                                                                                                              ; 1       ;
; LED_Nixietube:i1|Div_Cnt[9]~31                                                                                                              ; 1       ;
; LED_Nixietube:i1|Div_Cnt[8]~30                                                                                                              ; 1       ;
; LED_Nixietube:i1|Div_Cnt[8]~29                                                                                                              ; 1       ;
; LED_Nixietube:i1|Div_Cnt[7]~28                                                                                                              ; 1       ;
; LED_Nixietube:i1|Div_Cnt[7]~27                                                                                                              ; 1       ;
; LED_Nixietube:i1|Div_Cnt[6]~26                                                                                                              ; 1       ;
; LED_Nixietube:i1|Div_Cnt[6]~25                                                                                                              ; 1       ;
; LED_Nixietube:i1|Div_Cnt[5]~24                                                                                                              ; 1       ;
; LED_Nixietube:i1|Div_Cnt[5]~23                                                                                                              ; 1       ;
; LED_Nixietube:i1|Div_Cnt[4]~22                                                                                                              ; 1       ;
; LED_Nixietube:i1|Div_Cnt[4]~21                                                                                                              ; 1       ;
; LED_Nixietube:i1|Div_Cnt[3]~20                                                                                                              ; 1       ;
; LED_Nixietube:i1|Div_Cnt[3]~19                                                                                                              ; 1       ;
; LED_Nixietube:i1|Div_Cnt[2]~18                                                                                                              ; 1       ;
; LED_Nixietube:i1|Div_Cnt[2]~17                                                                                                              ; 1       ;
; LED_Nixietube:i1|Div_Cnt[1]~16                                                                                                              ; 1       ;
; LED_Nixietube:i1|Div_Cnt[1]~15                                                                                                              ; 1       ;
; LED_Nixietube:i1|Div_Cnt[0]~14                                                                                                              ; 1       ;
; LED_Nixietube:i1|Div_Cnt[0]~13                                                                                                              ; 1       ;
; LED_Nixietube:i1|Div_Cnt[0]                                                                                                                 ; 1       ;
; LED_Nixietube:i1|Div_Cnt[1]                                                                                                                 ; 1       ;
; LED_Nixietube:i1|Div_Cnt[2]                                                                                                                 ; 1       ;
; key_debounce:deb_rst|cnt[15]~47                                                                                                             ; 1       ;
; key_debounce:deb_rst|cnt[14]~46                                                                                                             ; 1       ;
; key_debounce:deb_rst|cnt[14]~45                                                                                                             ; 1       ;
; key_debounce:deb_rst|cnt[13]~44                                                                                                             ; 1       ;
; key_debounce:deb_rst|cnt[13]~43                                                                                                             ; 1       ;
; key_debounce:deb_rst|cnt[12]~42                                                                                                             ; 1       ;
; key_debounce:deb_rst|cnt[12]~41                                                                                                             ; 1       ;
; key_debounce:deb_rst|cnt[11]~40                                                                                                             ; 1       ;
; key_debounce:deb_rst|cnt[11]~39                                                                                                             ; 1       ;
; key_debounce:deb_rst|cnt[10]~38                                                                                                             ; 1       ;
; key_debounce:deb_rst|cnt[10]~37                                                                                                             ; 1       ;
; key_debounce:deb_rst|cnt[9]~36                                                                                                              ; 1       ;
; key_debounce:deb_rst|cnt[9]~35                                                                                                              ; 1       ;
; key_debounce:deb_rst|cnt[8]~34                                                                                                              ; 1       ;
; key_debounce:deb_rst|cnt[8]~33                                                                                                              ; 1       ;
; key_debounce:deb_rst|cnt[7]~32                                                                                                              ; 1       ;
; key_debounce:deb_rst|cnt[7]~31                                                                                                              ; 1       ;
; key_debounce:deb_rst|cnt[6]~30                                                                                                              ; 1       ;
; key_debounce:deb_rst|cnt[6]~29                                                                                                              ; 1       ;
; key_debounce:deb_rst|cnt[5]~28                                                                                                              ; 1       ;
; key_debounce:deb_rst|cnt[5]~27                                                                                                              ; 1       ;
; key_debounce:deb_rst|cnt[4]~26                                                                                                              ; 1       ;
; key_debounce:deb_rst|cnt[4]~25                                                                                                              ; 1       ;
; key_debounce:deb_rst|cnt[3]~24                                                                                                              ; 1       ;
; key_debounce:deb_rst|cnt[3]~23                                                                                                              ; 1       ;
; key_debounce:deb_rst|cnt[2]~21                                                                                                              ; 1       ;
; key_debounce:deb_rst|cnt[2]~20                                                                                                              ; 1       ;
; key_debounce:deb_rst|cnt[1]~19                                                                                                              ; 1       ;
; key_debounce:deb_rst|cnt[1]~18                                                                                                              ; 1       ;
; key_debounce:deb_rst|cnt[0]~17                                                                                                              ; 1       ;
; key_debounce:deb_rst|cnt[0]~16                                                                                                              ; 1       ;
; FPQ_mux_1TT_2RC:uut_mux|round_robin_FP:uut_rr_FP|cnt_timeout[7]~25                                                                          ; 1       ;
; FPQ_mux_1TT_2RC:uut_mux|round_robin_FP:uut_rr_FP|cnt_timeout[6]~24                                                                          ; 1       ;
; FPQ_mux_1TT_2RC:uut_mux|round_robin_FP:uut_rr_FP|cnt_timeout[6]~23                                                                          ; 1       ;
; FPQ_mux_1TT_2RC:uut_mux|round_robin_FP:uut_rr_FP|cnt_timeout[5]~22                                                                          ; 1       ;
; FPQ_mux_1TT_2RC:uut_mux|round_robin_FP:uut_rr_FP|cnt_timeout[5]~21                                                                          ; 1       ;
; FPQ_mux_1TT_2RC:uut_mux|round_robin_FP:uut_rr_FP|cnt_timeout[4]~20                                                                          ; 1       ;
; FPQ_mux_1TT_2RC:uut_mux|round_robin_FP:uut_rr_FP|cnt_timeout[4]~19                                                                          ; 1       ;
; FPQ_mux_1TT_2RC:uut_mux|round_robin_FP:uut_rr_FP|cnt_timeout[3]~18                                                                          ; 1       ;
; FPQ_mux_1TT_2RC:uut_mux|round_robin_FP:uut_rr_FP|cnt_timeout[3]~17                                                                          ; 1       ;
; FPQ_mux_1TT_2RC:uut_mux|round_robin_FP:uut_rr_FP|cnt_timeout[2]~16                                                                          ; 1       ;
; FPQ_mux_1TT_2RC:uut_mux|round_robin_FP:uut_rr_FP|cnt_timeout[2]~15                                                                          ; 1       ;
; FPQ_mux_1TT_2RC:uut_mux|round_robin_FP:uut_rr_FP|cnt_timeout[1]~14                                                                          ; 1       ;
; FPQ_mux_1TT_2RC:uut_mux|round_robin_FP:uut_rr_FP|cnt_timeout[1]~13                                                                          ; 1       ;
; FPQ_mux_1TT_2RC:uut_mux|round_robin_FP:uut_rr_FP|cnt_timeout[0]~9                                                                           ; 1       ;
; FPQ_mux_1TT_2RC:uut_mux|round_robin_FP:uut_rr_FP|cnt_timeout[0]~8                                                                           ; 1       ;
; FPQ_mux_1TT_2RC:uut_mux|timetable:uut_timetable|cnt[5]~2                                                                                    ; 1       ;
; FPQ_mux_1TT_2RC:uut_mux|timetable:uut_timetable|cnt[10]~1                                                                                   ; 1       ;
; FPQ_mux_1TT_2RC:uut_mux|timetable:uut_timetable|Add1~22                                                                                     ; 1       ;
; FPQ_mux_1TT_2RC:uut_mux|timetable:uut_timetable|Add1~21                                                                                     ; 1       ;
; FPQ_mux_1TT_2RC:uut_mux|timetable:uut_timetable|Add1~20                                                                                     ; 1       ;
; FPQ_mux_1TT_2RC:uut_mux|timetable:uut_timetable|Add1~19                                                                                     ; 1       ;
; FPQ_mux_1TT_2RC:uut_mux|timetable:uut_timetable|Add1~18                                                                                     ; 1       ;
; FPQ_mux_1TT_2RC:uut_mux|timetable:uut_timetable|Add1~17                                                                                     ; 1       ;
; FPQ_mux_1TT_2RC:uut_mux|timetable:uut_timetable|Add1~16                                                                                     ; 1       ;
; FPQ_mux_1TT_2RC:uut_mux|timetable:uut_timetable|Add1~15                                                                                     ; 1       ;
; FPQ_mux_1TT_2RC:uut_mux|timetable:uut_timetable|Add1~14                                                                                     ; 1       ;
; FPQ_mux_1TT_2RC:uut_mux|timetable:uut_timetable|Add1~13                                                                                     ; 1       ;
; FPQ_mux_1TT_2RC:uut_mux|timetable:uut_timetable|Add1~12                                                                                     ; 1       ;
; FPQ_mux_1TT_2RC:uut_mux|timetable:uut_timetable|Add1~11                                                                                     ; 1       ;
; FPQ_mux_1TT_2RC:uut_mux|timetable:uut_timetable|Add1~10                                                                                     ; 1       ;
; FPQ_mux_1TT_2RC:uut_mux|timetable:uut_timetable|Add1~9                                                                                      ; 1       ;
; FPQ_mux_1TT_2RC:uut_mux|timetable:uut_timetable|Add1~8                                                                                      ; 1       ;
; FPQ_mux_1TT_2RC:uut_mux|timetable:uut_timetable|Add1~7                                                                                      ; 1       ;
; FPQ_mux_1TT_2RC:uut_mux|timetable:uut_timetable|Add1~6                                                                                      ; 1       ;
; FPQ_mux_1TT_2RC:uut_mux|timetable:uut_timetable|Add1~5                                                                                      ; 1       ;
; FPQ_mux_1TT_2RC:uut_mux|timetable:uut_timetable|Add1~4                                                                                      ; 1       ;
; FPQ_mux_1TT_2RC:uut_mux|timetable:uut_timetable|Add1~3                                                                                      ; 1       ;
; FPQ_mux_1TT_2RC:uut_mux|timetable:uut_timetable|Add1~2                                                                                      ; 1       ;
; FPQ_mux_1TT_2RC:uut_mux|timetable:uut_timetable|Add1~1                                                                                      ; 1       ;
; LED_Nixietube:i2|lpm_divide:Mod0|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|op_6~5                     ; 1       ;
; LED_Nixietube:i2|lpm_divide:Mod0|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|op_6~3                     ; 1       ;
; LED_Nixietube:i2|lpm_divide:Mod0|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|op_6~2                     ; 1       ;
; LED_Nixietube:i2|lpm_divide:Mod0|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|op_6~1                     ; 1       ;
; LED_Nixietube:i2|lpm_divide:Mod0|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|op_6~0                     ; 1       ;
; LED_Nixietube:i2|lpm_divide:Mod0|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|op_5~7                     ; 1       ;
; LED_Nixietube:i2|lpm_divide:Mod0|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|op_5~5                     ; 1       ;
; LED_Nixietube:i2|lpm_divide:Mod0|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|op_5~4                     ; 1       ;
; LED_Nixietube:i2|lpm_divide:Mod0|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|op_5~3                     ; 1       ;
; LED_Nixietube:i2|lpm_divide:Mod0|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|op_5~2                     ; 1       ;
; LED_Nixietube:i2|lpm_divide:Mod0|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|op_5~1                     ; 1       ;
; LED_Nixietube:i2|lpm_divide:Mod0|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|op_5~0                     ; 1       ;
; LED_Nixietube:i2|lpm_divide:Mod0|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_5_result_int[4]~5  ; 1       ;
; LED_Nixietube:i2|lpm_divide:Mod0|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_5_result_int[3]~3  ; 1       ;
; LED_Nixietube:i2|lpm_divide:Mod0|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_5_result_int[3]~2  ; 1       ;
; LED_Nixietube:i2|lpm_divide:Mod0|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_5_result_int[2]~1  ; 1       ;
; LED_Nixietube:i2|lpm_divide:Mod0|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|op_3~5                     ; 1       ;
; LED_Nixietube:i2|lpm_divide:Mod0|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|op_3~4                     ; 1       ;
; LED_Nixietube:i2|lpm_divide:Mod0|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|op_3~3                     ; 1       ;
; LED_Nixietube:i2|lpm_divide:Mod0|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|op_3~1                     ; 1       ;
; LED_Nixietube:i2|lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_7_result_int[4]~9  ; 1       ;
; LED_Nixietube:i2|lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_7_result_int[3]~7  ; 1       ;
; LED_Nixietube:i2|lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_7_result_int[3]~6  ; 1       ;
; LED_Nixietube:i2|lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_7_result_int[2]~5  ; 1       ;
; LED_Nixietube:i2|lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_7_result_int[2]~4  ; 1       ;
; LED_Nixietube:i2|lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_7_result_int[1]~3  ; 1       ;
; LED_Nixietube:i2|lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_7_result_int[1]~2  ; 1       ;
; LED_Nixietube:i2|lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_7_result_int[0]~0  ; 1       ;
; LED_Nixietube:i2|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|op_6~3                     ; 1       ;
; LED_Nixietube:i2|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|op_6~1                     ; 1       ;
; LED_Nixietube:i2|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|op_5~7                     ; 1       ;
; LED_Nixietube:i2|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|op_5~5                     ; 1       ;
; LED_Nixietube:i2|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|op_5~4                     ; 1       ;
; LED_Nixietube:i2|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|op_5~3                     ; 1       ;
; LED_Nixietube:i2|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|op_5~2                     ; 1       ;
; LED_Nixietube:i2|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|op_5~1                     ; 1       ;
; LED_Nixietube:i2|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|op_5~0                     ; 1       ;
; LED_Nixietube:i2|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_5_result_int[4]~5  ; 1       ;
; LED_Nixietube:i2|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_5_result_int[3]~3  ; 1       ;
; LED_Nixietube:i2|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_5_result_int[3]~2  ; 1       ;
; LED_Nixietube:i2|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_5_result_int[2]~1  ; 1       ;
; LED_Nixietube:i2|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|op_3~5                     ; 1       ;
; LED_Nixietube:i2|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|op_3~4                     ; 1       ;
; LED_Nixietube:i2|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|op_3~3                     ; 1       ;
; LED_Nixietube:i2|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|op_3~1                     ; 1       ;
; LED_Nixietube:i1|lpm_divide:Mod0|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_7_result_int[4]~7  ; 1       ;
; LED_Nixietube:i1|lpm_divide:Mod0|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_7_result_int[3]~5  ; 1       ;
; LED_Nixietube:i1|lpm_divide:Mod0|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_7_result_int[3]~4  ; 1       ;
; LED_Nixietube:i1|lpm_divide:Mod0|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_7_result_int[2]~3  ; 1       ;
; LED_Nixietube:i1|lpm_divide:Mod0|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_7_result_int[2]~2  ; 1       ;
; LED_Nixietube:i1|lpm_divide:Mod0|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_7_result_int[1]~1  ; 1       ;
; LED_Nixietube:i1|lpm_divide:Mod0|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_7_result_int[1]~0  ; 1       ;
; LED_Nixietube:i1|lpm_divide:Mod0|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_6_result_int[4]~7  ; 1       ;
; LED_Nixietube:i1|lpm_divide:Mod0|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_6_result_int[3]~5  ; 1       ;
; LED_Nixietube:i1|lpm_divide:Mod0|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_6_result_int[3]~4  ; 1       ;
; LED_Nixietube:i1|lpm_divide:Mod0|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_6_result_int[2]~3  ; 1       ;
; LED_Nixietube:i1|lpm_divide:Mod0|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_6_result_int[2]~2  ; 1       ;
; LED_Nixietube:i1|lpm_divide:Mod0|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_6_result_int[1]~1  ; 1       ;
; LED_Nixietube:i1|lpm_divide:Mod0|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_6_result_int[1]~0  ; 1       ;
; LED_Nixietube:i1|lpm_divide:Mod0|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_5_result_int[4]~7  ; 1       ;
; LED_Nixietube:i1|lpm_divide:Mod0|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_5_result_int[3]~5  ; 1       ;
; LED_Nixietube:i1|lpm_divide:Mod0|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_5_result_int[3]~4  ; 1       ;
; LED_Nixietube:i1|lpm_divide:Mod0|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_5_result_int[2]~3  ; 1       ;
; LED_Nixietube:i1|lpm_divide:Mod0|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_5_result_int[1]~1  ; 1       ;
; LED_Nixietube:i1|lpm_divide:Mod0|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_4_result_int[4]~7  ; 1       ;
; LED_Nixietube:i1|lpm_divide:Mod0|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_4_result_int[3]~5  ; 1       ;
; LED_Nixietube:i1|lpm_divide:Mod0|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_4_result_int[3]~4  ; 1       ;
; LED_Nixietube:i1|lpm_divide:Mod0|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_4_result_int[2]~3  ; 1       ;
; LED_Nixietube:i1|lpm_divide:Mod0|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_4_result_int[1]~1  ; 1       ;
; LED_Nixietube:i1|lpm_divide:Mod0|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_3_result_int[3]~5  ; 1       ;
; LED_Nixietube:i1|lpm_divide:Mod0|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_3_result_int[3]~4  ; 1       ;
; LED_Nixietube:i1|lpm_divide:Mod0|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_3_result_int[2]~3  ; 1       ;
; LED_Nixietube:i1|lpm_divide:Mod0|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_3_result_int[1]~1  ; 1       ;
; LED_Nixietube:i1|lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_7_result_int[4]~9  ; 1       ;
; LED_Nixietube:i1|lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_7_result_int[3]~7  ; 1       ;
; LED_Nixietube:i1|lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_7_result_int[3]~6  ; 1       ;
; LED_Nixietube:i1|lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_7_result_int[2]~5  ; 1       ;
; LED_Nixietube:i1|lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_7_result_int[2]~4  ; 1       ;
; LED_Nixietube:i1|lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_7_result_int[1]~3  ; 1       ;
; LED_Nixietube:i1|lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_7_result_int[1]~2  ; 1       ;
; LED_Nixietube:i1|lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_6_result_int[0]~10 ; 1       ;
; LED_Nixietube:i1|lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_6_result_int[4]~7  ; 1       ;
; LED_Nixietube:i1|lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_6_result_int[3]~5  ; 1       ;
; LED_Nixietube:i1|lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_6_result_int[3]~4  ; 1       ;
; LED_Nixietube:i1|lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_6_result_int[2]~3  ; 1       ;
; LED_Nixietube:i1|lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_6_result_int[1]~1  ; 1       ;
; LED_Nixietube:i1|lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_6_result_int[1]~0  ; 1       ;
; LED_Nixietube:i1|lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_7_result_int[0]~0  ; 1       ;
; LED_Nixietube:i1|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_7_result_int[4]~7  ; 1       ;
; LED_Nixietube:i1|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_7_result_int[3]~5  ; 1       ;
; LED_Nixietube:i1|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_7_result_int[2]~3  ; 1       ;
; LED_Nixietube:i1|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_7_result_int[1]~1  ; 1       ;
; LED_Nixietube:i1|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_6_result_int[4]~7  ; 1       ;
; LED_Nixietube:i1|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_6_result_int[3]~5  ; 1       ;
; LED_Nixietube:i1|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_6_result_int[3]~4  ; 1       ;
; LED_Nixietube:i1|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_6_result_int[2]~3  ; 1       ;
; LED_Nixietube:i1|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_6_result_int[2]~2  ; 1       ;
; LED_Nixietube:i1|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_6_result_int[1]~1  ; 1       ;
; LED_Nixietube:i1|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_6_result_int[1]~0  ; 1       ;
; LED_Nixietube:i1|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_5_result_int[4]~7  ; 1       ;
; LED_Nixietube:i1|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_5_result_int[3]~5  ; 1       ;
; LED_Nixietube:i1|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_5_result_int[3]~4  ; 1       ;
; LED_Nixietube:i1|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_5_result_int[2]~3  ; 1       ;
; LED_Nixietube:i1|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_5_result_int[1]~1  ; 1       ;
; LED_Nixietube:i1|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_4_result_int[4]~7  ; 1       ;
; LED_Nixietube:i1|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_4_result_int[3]~5  ; 1       ;
; LED_Nixietube:i1|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_4_result_int[3]~4  ; 1       ;
; LED_Nixietube:i1|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_4_result_int[2]~3  ; 1       ;
; LED_Nixietube:i1|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_4_result_int[1]~1  ; 1       ;
; LED_Nixietube:i1|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_3_result_int[3]~5  ; 1       ;
; LED_Nixietube:i1|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_3_result_int[3]~4  ; 1       ;
; LED_Nixietube:i1|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_3_result_int[2]~3  ; 1       ;
; LED_Nixietube:i1|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_3_result_int[1]~1  ; 1       ;
; LED_Nixietube:i1|lpm_divide:Div1|lpm_divide_mhm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|add_sub_7_result_int[8]~12 ; 1       ;
; LED_Nixietube:i1|lpm_divide:Div1|lpm_divide_mhm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|add_sub_7_result_int[7]~11 ; 1       ;
; LED_Nixietube:i1|lpm_divide:Div1|lpm_divide_mhm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|add_sub_7_result_int[6]~9  ; 1       ;
; LED_Nixietube:i1|lpm_divide:Div1|lpm_divide_mhm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|add_sub_7_result_int[5]~7  ; 1       ;
; LED_Nixietube:i1|lpm_divide:Div1|lpm_divide_mhm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|add_sub_7_result_int[4]~5  ; 1       ;
; LED_Nixietube:i1|lpm_divide:Div1|lpm_divide_mhm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|add_sub_7_result_int[3]~3  ; 1       ;
; LED_Nixietube:i1|lpm_divide:Div1|lpm_divide_mhm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|add_sub_7_result_int[2]~1  ; 1       ;
; LED_Nixietube:i1|lpm_divide:Div1|lpm_divide_mhm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|add_sub_6_result_int[6]~9  ; 1       ;
; LED_Nixietube:i1|lpm_divide:Div1|lpm_divide_mhm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|add_sub_6_result_int[6]~8  ; 1       ;
; LED_Nixietube:i1|lpm_divide:Div1|lpm_divide_mhm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|add_sub_6_result_int[5]~7  ; 1       ;
; LED_Nixietube:i1|lpm_divide:Div1|lpm_divide_mhm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|add_sub_6_result_int[5]~6  ; 1       ;
; LED_Nixietube:i1|lpm_divide:Div1|lpm_divide_mhm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|add_sub_6_result_int[4]~5  ; 1       ;
; LED_Nixietube:i1|lpm_divide:Div1|lpm_divide_mhm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|add_sub_6_result_int[4]~4  ; 1       ;
; LED_Nixietube:i1|lpm_divide:Div1|lpm_divide_mhm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|add_sub_6_result_int[3]~3  ; 1       ;
; LED_Nixietube:i1|lpm_divide:Div1|lpm_divide_mhm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|add_sub_6_result_int[3]~2  ; 1       ;
; LED_Nixietube:i1|lpm_divide:Div1|lpm_divide_mhm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|add_sub_6_result_int[2]~1  ; 1       ;
; LED_Nixietube:i1|lpm_divide:Div1|lpm_divide_mhm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|add_sub_6_result_int[2]~0  ; 1       ;
+---------------------------------------------------------------------------------------------------------------------------------------------+---------+


+------------------------------------------------------+
; Other Routing Usage Summary                          ;
+-----------------------------+------------------------+
; Other Routing Resource Type ; Usage                  ;
+-----------------------------+------------------------+
; Block interconnects         ; 323 / 32,401 ( < 1 % ) ;
; C16 interconnects           ; 12 / 1,326 ( < 1 % )   ;
; C4 interconnects            ; 148 / 21,816 ( < 1 % ) ;
; Direct links                ; 125 / 32,401 ( < 1 % ) ;
; Global clocks               ; 4 / 10 ( 40 % )        ;
; Local interconnects         ; 259 / 10,320 ( 3 % )   ;
; R24 interconnects           ; 5 / 1,289 ( < 1 % )    ;
; R4 interconnects            ; 113 / 28,186 ( < 1 % ) ;
+-----------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 12.82) ; Number of LABs  (Total = 33) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 1                            ;
; 2                                           ; 0                            ;
; 3                                           ; 1                            ;
; 4                                           ; 1                            ;
; 5                                           ; 0                            ;
; 6                                           ; 1                            ;
; 7                                           ; 1                            ;
; 8                                           ; 2                            ;
; 9                                           ; 0                            ;
; 10                                          ; 1                            ;
; 11                                          ; 0                            ;
; 12                                          ; 0                            ;
; 13                                          ; 4                            ;
; 14                                          ; 4                            ;
; 15                                          ; 4                            ;
; 16                                          ; 13                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 0.67) ; Number of LABs  (Total = 33) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 5                            ;
; 1 Clock                            ; 12                           ;
; 1 Clock enable                     ; 2                            ;
; 1 Sync. clear                      ; 1                            ;
; 1 Sync. load                       ; 2                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 14.61) ; Number of LABs  (Total = 33) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 1                            ;
; 2                                            ; 0                            ;
; 3                                            ; 2                            ;
; 4                                            ; 0                            ;
; 5                                            ; 0                            ;
; 6                                            ; 2                            ;
; 7                                            ; 2                            ;
; 8                                            ; 0                            ;
; 9                                            ; 0                            ;
; 10                                           ; 2                            ;
; 11                                           ; 0                            ;
; 12                                           ; 4                            ;
; 13                                           ; 2                            ;
; 14                                           ; 0                            ;
; 15                                           ; 7                            ;
; 16                                           ; 2                            ;
; 17                                           ; 0                            ;
; 18                                           ; 0                            ;
; 19                                           ; 0                            ;
; 20                                           ; 1                            ;
; 21                                           ; 3                            ;
; 22                                           ; 0                            ;
; 23                                           ; 1                            ;
; 24                                           ; 0                            ;
; 25                                           ; 1                            ;
; 26                                           ; 1                            ;
; 27                                           ; 0                            ;
; 28                                           ; 0                            ;
; 29                                           ; 1                            ;
; 30                                           ; 0                            ;
; 31                                           ; 0                            ;
; 32                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 6.21) ; Number of LABs  (Total = 33) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 4                            ;
; 2                                               ; 3                            ;
; 3                                               ; 2                            ;
; 4                                               ; 1                            ;
; 5                                               ; 3                            ;
; 6                                               ; 6                            ;
; 7                                               ; 5                            ;
; 8                                               ; 2                            ;
; 9                                               ; 3                            ;
; 10                                              ; 0                            ;
; 11                                              ; 1                            ;
; 12                                              ; 0                            ;
; 13                                              ; 1                            ;
; 14                                              ; 0                            ;
; 15                                              ; 0                            ;
; 16                                              ; 2                            ;
+-------------------------------------------------+------------------------------+


+----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                        ;
+---------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 7.70) ; Number of LABs  (Total = 33) ;
+---------------------------------------------+------------------------------+
; 0                                           ; 0                            ;
; 1                                           ; 1                            ;
; 2                                           ; 2                            ;
; 3                                           ; 3                            ;
; 4                                           ; 2                            ;
; 5                                           ; 3                            ;
; 6                                           ; 2                            ;
; 7                                           ; 3                            ;
; 8                                           ; 6                            ;
; 9                                           ; 1                            ;
; 10                                          ; 2                            ;
; 11                                          ; 4                            ;
; 12                                          ; 1                            ;
; 13                                          ; 0                            ;
; 14                                          ; 0                            ;
; 15                                          ; 1                            ;
; 16                                          ; 0                            ;
; 17                                          ; 0                            ;
; 18                                          ; 2                            ;
+---------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 31        ; 0            ; 31        ; 0            ; 0            ; 31        ; 31        ; 0            ; 31        ; 31        ; 0            ; 29           ; 0            ; 0            ; 2            ; 0            ; 29           ; 2            ; 0            ; 0            ; 0            ; 29           ; 0            ; 0            ; 0            ; 0            ; 0            ; 31        ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 31           ; 0         ; 31           ; 31           ; 0         ; 0         ; 31           ; 0         ; 0         ; 31           ; 2            ; 31           ; 31           ; 29           ; 31           ; 2            ; 29           ; 31           ; 31           ; 31           ; 2            ; 31           ; 31           ; 31           ; 31           ; 31           ; 0         ; 31           ; 31           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; TT                 ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RC_0               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RC_1               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Mode[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Mode[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SEG_s[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SEG_s[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SEG_s[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SEG_s[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SEG_s[4]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SEG_s[5]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SEG_s[6]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SEG_s[7]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; COM_s[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; COM_s[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; COM_s[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; COM_s[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SEG[0]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SEG[1]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SEG[2]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SEG[3]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SEG[4]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SEG[5]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SEG[6]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SEG[7]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; COM[0]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; COM[1]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; COM[2]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; COM[3]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk_10MHz          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; key_rst_n          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; clk_10MHz       ; clk_10MHz            ; 4.2               ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+-----------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                     ;
+-------------------------------------------------------+-------------------------------------------------------+-------------------+
; Source Register                                       ; Destination Register                                  ; Delay Added in ns ;
+-------------------------------------------------------+-------------------------------------------------------+-------------------+
; LED_Nixietube:i2|Div_CLK                              ; LED_Nixietube:i2|Div_CLK                              ; 2.107             ;
; LED_Nixietube:i1|Div_CLK                              ; LED_Nixietube:i1|Div_CLK                              ; 2.107             ;
; FPQ_mux_1TT_2RC:uut_mux|div_half:uut_clk_T_5ms|toggle ; FPQ_mux_1TT_2RC:uut_mux|div_half:uut_clk_T_5ms|toggle ; 0.364             ;
+-------------------------------------------------------+-------------------------------------------------------+-------------------+
Note: This table only shows the top 3 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (11104): Parallel Compilation has detected 12 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 6 of the 6 physical processors detected instead.
Info (119006): Selected device EP4CE10F17C8 for design "test"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE6F17C8 is compatible
    Info (176445): Device EP4CE15F17C8 is compatible
    Info (176445): Device EP4CE22F17C8 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location C1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location D2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location H1
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location H2
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location F16
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (332012): Synopsys Design Constraints File file not found: 'test.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk_10MHz~input (placed in PIN E1 (CLK1, DIFFCLK_0n))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176353): Automatically promoted node FPQ_mux_1TT_2RC:uut_mux|div_half:uut_clk_T_5ms|toggle 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node FPQ_mux_1TT_2RC:uut_mux|div_half:uut_clk_T_5ms|toggle~0
Info (176353): Automatically promoted node LED_Nixietube:i1|Div_CLK 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node LED_Nixietube:i1|Div_CLK~0
Info (176353): Automatically promoted node LED_Nixietube:i2|Div_CLK 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node LED_Nixietube:i2|Div_CLK~0
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:00
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 1% of the available device resources in the region that extends from location X11_Y12 to location X22_Y24
Info (170194): Fitter routing operations ending: elapsed time is 00:00:01
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.59 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Info (144001): Generated suppressed messages file G:/QQPCmgr/Desktop/shumaguan/output_files/test.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 2 warnings
    Info: Peak virtual memory: 5498 megabytes
    Info: Processing ended: Wed Dec 23 00:33:11 2020
    Info: Elapsed time: 00:00:07
    Info: Total CPU time (on all processors): 00:00:09


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in G:/QQPCmgr/Desktop/shumaguan/output_files/test.fit.smsg.


