Fitter report for SignalConverterV11
Thu Apr 11 15:35:54 2024
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Fitter DSP Block Usage Summary
 24. DSP Block Details
 25. Routing Usage Summary
 26. LAB Logic Elements
 27. LAB-wide Signals
 28. LAB Signals Sourced
 29. LAB Signals Sourced Out
 30. LAB Distinct Inputs
 31. I/O Rules Summary
 32. I/O Rules Details
 33. I/O Rules Matrix
 34. Fitter Device Options
 35. Operating Settings and Conditions
 36. Fitter Messages
 37. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------+
; Fitter Summary                                                                  ;
+------------------------------------+--------------------------------------------+
; Fitter Status                      ; Successful - Thu Apr 11 15:35:54 2024      ;
; Quartus II 64-Bit Version          ; 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name                      ; SignalConverterV11                         ;
; Top-level Entity Name              ; SignalConverterV11                         ;
; Family                             ; Cyclone IV E                               ;
; Device                             ; EP4CE15E22C8                               ;
; Timing Models                      ; Final                                      ;
; Total logic elements               ; 6,374 / 15,408 ( 41 % )                    ;
;     Total combinational functions  ; 6,236 / 15,408 ( 40 % )                    ;
;     Dedicated logic registers      ; 1,203 / 15,408 ( 8 % )                     ;
; Total registers                    ; 1203                                       ;
; Total pins                         ; 16 / 82 ( 20 % )                           ;
; Total virtual pins                 ; 0                                          ;
; Total memory bits                  ; 0 / 516,096 ( 0 % )                        ;
; Embedded Multiplier 9-bit elements ; 4 / 112 ( 4 % )                            ;
; Total PLLs                         ; 0 / 4 ( 0 % )                              ;
+------------------------------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CE15E22C8                          ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 6           ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 2.00        ;
; Maximum used               ; 6           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;  23.1%      ;
;     Processors 5-6         ;  15.4%      ;
+----------------------------+-------------+


+----------------------------------------------------+
; I/O Assignment Warnings                            ;
+-------------+--------------------------------------+
; Pin Name    ; Reason                               ;
+-------------+--------------------------------------+
; PIN_OUT_1_1 ; Missing drive strength and slew rate ;
; PIN_OUT_1_2 ; Missing drive strength and slew rate ;
; PIN_OUT_2_1 ; Missing drive strength and slew rate ;
; PIN_OUT_2_2 ; Missing drive strength and slew rate ;
; PIN_OUT_3_1 ; Missing drive strength and slew rate ;
; PIN_OUT_3_2 ; Missing drive strength and slew rate ;
; PIN_OUT_4_1 ; Missing drive strength and slew rate ;
; PIN_OUT_4_2 ; Missing drive strength and slew rate ;
; PIN_33      ; Missing drive strength and slew rate ;
; CAN_TX      ; Missing drive strength and slew rate ;
+-------------+--------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 7487 ) ; 0.00 % ( 0 / 7487 )        ; 0.00 % ( 0 / 7487 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 7487 ) ; 0.00 % ( 0 / 7487 )        ; 0.00 % ( 0 / 7487 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 7477 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 10 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /4. Commons/NGUYEN DINH TAN/Signal converter/4. Signal converter/EMbeded/Cyclone IV/Design myself converter/20211224_SignalConverter_V1.1/output_files/SignalConverterV11.pin.


+-----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                         ;
+---------------------------------------------+-------------------------+
; Resource                                    ; Usage                   ;
+---------------------------------------------+-------------------------+
; Total logic elements                        ; 6,374 / 15,408 ( 41 % ) ;
;     -- Combinational with no register       ; 5171                    ;
;     -- Register only                        ; 138                     ;
;     -- Combinational with a register        ; 1065                    ;
;                                             ;                         ;
; Logic element usage by number of LUT inputs ;                         ;
;     -- 4 input functions                    ; 2113                    ;
;     -- 3 input functions                    ; 2496                    ;
;     -- <=2 input functions                  ; 1627                    ;
;     -- Register only                        ; 138                     ;
;                                             ;                         ;
; Logic elements by mode                      ;                         ;
;     -- normal mode                          ; 3136                    ;
;     -- arithmetic mode                      ; 3100                    ;
;                                             ;                         ;
; Total registers*                            ; 1,203 / 15,746 ( 8 % )  ;
;     -- Dedicated logic registers            ; 1,203 / 15,408 ( 8 % )  ;
;     -- I/O registers                        ; 0 / 338 ( 0 % )         ;
;                                             ;                         ;
; Total LABs:  partially or completely used   ; 451 / 963 ( 47 % )      ;
; Virtual pins                                ; 0                       ;
; I/O pins                                    ; 16 / 82 ( 20 % )        ;
;     -- Clock pins                           ; 1 / 7 ( 14 % )          ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )           ;
;                                             ;                         ;
; Global signals                              ; 1                       ;
; M9Ks                                        ; 0 / 56 ( 0 % )          ;
; Total block memory bits                     ; 0 / 516,096 ( 0 % )     ;
; Total block memory implementation bits      ; 0 / 516,096 ( 0 % )     ;
; Embedded Multiplier 9-bit elements          ; 4 / 112 ( 4 % )         ;
; PLLs                                        ; 0 / 4 ( 0 % )           ;
; Global clocks                               ; 1 / 20 ( 5 % )          ;
; JTAGs                                       ; 0 / 1 ( 0 % )           ;
; CRC blocks                                  ; 0 / 1 ( 0 % )           ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )           ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )           ;
; Average interconnect usage (total/H/V)      ; 13% / 12% / 15%         ;
; Peak interconnect usage (total/H/V)         ; 34% / 31% / 39%         ;
; Maximum fan-out                             ; 1203                    ;
; Highest non-global fan-out                  ; 170                     ;
; Total fan-out                               ; 23009                   ;
; Average fan-out                             ; 3.05                    ;
+---------------------------------------------+-------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 6374 / 15408 ( 41 % ) ; 0 / 15408 ( 0 % )              ;
;     -- Combinational with no register       ; 5171                  ; 0                              ;
;     -- Register only                        ; 138                   ; 0                              ;
;     -- Combinational with a register        ; 1065                  ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 2113                  ; 0                              ;
;     -- 3 input functions                    ; 2496                  ; 0                              ;
;     -- <=2 input functions                  ; 1627                  ; 0                              ;
;     -- Register only                        ; 138                   ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 3136                  ; 0                              ;
;     -- arithmetic mode                      ; 3100                  ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 1203                  ; 0                              ;
;     -- Dedicated logic registers            ; 1203 / 15408 ( 8 % )  ; 0 / 15408 ( 0 % )              ;
;     -- I/O registers                        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 451 / 963 ( 47 % )    ; 0 / 963 ( 0 % )                ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 16                    ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 4 / 112 ( 4 % )       ; 0 / 112 ( 0 % )                ;
; Total memory bits                           ; 0                     ; 0                              ;
; Total RAM block bits                        ; 0                     ; 0                              ;
; Clock control block                         ; 1 / 24 ( 4 % )        ; 0 / 24 ( 0 % )                 ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 0                     ; 0                              ;
;     -- Registered Input Connections         ; 0                     ; 0                              ;
;     -- Output Connections                   ; 0                     ; 0                              ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 23074                 ; 5                              ;
;     -- Registered Connections               ; 7118                  ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 6                     ; 0                              ;
;     -- Output Ports                         ; 10                    ; 0                              ;
;     -- Bidir Ports                          ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                           ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name            ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; PIN_IN_1        ; 119   ; 7        ; 28           ; 29           ; 7            ; 148                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; PIN_IN_2        ; 120   ; 7        ; 28           ; 29           ; 14           ; 141                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; PIN_IN_3        ; 121   ; 7        ; 26           ; 29           ; 14           ; 170                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; PIN_IN_4        ; 125   ; 7        ; 21           ; 29           ; 7            ; 141                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; clock_50mhz     ; 23    ; 1        ; 0            ; 14           ; 7            ; 1203                  ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; i_CAN_RX_serial ; 80    ; 5        ; 41           ; 6            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; CAN_TX      ; 83    ; 5        ; 41           ; 10           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; PIN_33      ; 33    ; 2        ; 0            ; 4            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; PIN_OUT_1_1 ; 72    ; 4        ; 37           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; PIN_OUT_1_2 ; 71    ; 4        ; 37           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; PIN_OUT_2_1 ; 67    ; 4        ; 35           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; PIN_OUT_2_2 ; 58    ; 4        ; 26           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; PIN_OUT_3_1 ; 50    ; 3        ; 19           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; PIN_OUT_3_2 ; 43    ; 3        ; 5            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; PIN_OUT_4_1 ; 42    ; 3        ; 5            ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; PIN_OUT_4_2 ; 39    ; 3        ; 3            ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                    ;
+----------+----------------------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                               ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+----------------------------------------+--------------------------+-------------------------+---------------------------+
; 6        ; DIFFIO_L4n, DATA1, ASDO                ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; 8        ; DIFFIO_L6p, FLASH_nCE, nCSO            ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; 9        ; nSTATUS                                ; -                        ; -                       ; Dedicated Programming Pin ;
; 12       ; DCLK                                   ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; 13       ; DATA0                                  ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; 14       ; nCONFIG                                ; -                        ; -                       ; Dedicated Programming Pin ;
; 21       ; nCE                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; 92       ; CONF_DONE                              ; -                        ; -                       ; Dedicated Programming Pin ;
; 94       ; MSEL0                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; 96       ; MSEL1                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; 97       ; MSEL2                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; 97       ; MSEL3                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; 101      ; DIFFIO_R16n, nCEO                      ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; 120      ; DIFFIO_T23n, PADD3                     ; Use as regular IO        ; PIN_IN_2                ; Dual Purpose Pin          ;
; 121      ; DIFFIO_T21p, PADD4, DQS2T/CQ3T,DPCLK8  ; Use as regular IO        ; PIN_IN_3                ; Dual Purpose Pin          ;
; 125      ; DIFFIO_T17p, PADD12, DQS4T/CQ5T,DPCLK9 ; Use as regular IO        ; PIN_IN_4                ; Dual Purpose Pin          ;
+----------+----------------------------------------+--------------------------+-------------------------+---------------------------+


+-----------------------------------------------------------+
; I/O Bank Usage                                            ;
+----------+-----------------+---------------+--------------+
; I/O Bank ; Usage           ; VCCIO Voltage ; VREF Voltage ;
+----------+-----------------+---------------+--------------+
; 1        ; 5 / 8 ( 63 % )  ; 2.5V          ; --           ;
; 2        ; 1 / 7 ( 14 % )  ; 2.5V          ; --           ;
; 3        ; 4 / 10 ( 40 % ) ; 2.5V          ; --           ;
; 4        ; 4 / 14 ( 29 % ) ; 2.5V          ; --           ;
; 5        ; 2 / 9 ( 22 % )  ; 2.5V          ; --           ;
; 6        ; 1 / 10 ( 10 % ) ; 2.5V          ; --           ;
; 7        ; 4 / 12 ( 33 % ) ; 2.5V          ; --           ;
; 8        ; 0 / 12 ( 0 % )  ; 2.5V          ; --           ;
+----------+-----------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 2        ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 3        ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 4        ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 5        ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 6        ; 9          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 7        ; 10         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 8        ; 13         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 9        ; 19         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 10       ; 24         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 11       ; 27         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 12       ; 30         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 13       ; 31         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 14       ; 32         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 15       ; 33         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 16       ; 34         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 17       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 18       ; 35         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 19       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 20       ; 36         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 21       ; 37         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 22       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 23       ; 39         ; 1        ; clock_50mhz                                               ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 24       ; 40         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 25       ; 41         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 26       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 27       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 28       ; 51         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 29       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 30       ; 57         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 31       ; 72         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 32       ; 77         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 33       ; 78         ; 2        ; PIN_33                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 34       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 35       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 36       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 38       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 39       ; 96         ; 3        ; PIN_OUT_4_2                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 40       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 41       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 42       ; 101        ; 3        ; PIN_OUT_4_1                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 43       ; 102        ; 3        ; PIN_OUT_3_2                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 44       ; 103        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 45       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 46       ; 119        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 47       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 48       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 49       ; 128        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 50       ; 131        ; 3        ; PIN_OUT_3_1                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 51       ; 132        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 52       ; 134        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 53       ; 135        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 54       ; 136        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 55       ; 137        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 56       ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 57       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 58       ; 143        ; 4        ; PIN_OUT_2_2                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 59       ; 145        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 60       ; 146        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 61       ; 147        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 62       ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 63       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 64       ; 154        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 65       ; 155        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 66       ; 164        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 67       ; 165        ; 4        ; PIN_OUT_2_1                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 68       ; 167        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 69       ; 168        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 70       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 71       ; 171        ; 4        ; PIN_OUT_1_2                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 72       ; 172        ; 4        ; PIN_OUT_1_1                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 73       ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 74       ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 75       ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 76       ; 181        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 77       ; 182        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 78       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 79       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 80       ; 194        ; 5        ; i_CAN_RX_serial                                           ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 81       ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 82       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 83       ; 208        ; 5        ; CAN_TX                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 84       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 85       ; 215        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 86       ; 216        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 87       ; 217        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 88       ; 223        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 89       ; 224        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 90       ; 225        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 91       ; 226        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 92       ; 227        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 93       ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 94       ; 228        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 95       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 96       ; 229        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 97       ; 230        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 97       ; 231        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 98       ; 234        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 99       ; 235        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 100      ; 237        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 101      ; 239        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 102      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 103      ; 240        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 104      ; 241        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 105      ; 257        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 106      ; 270        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 107      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 108      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 109      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 110      ; 279        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 111      ; 281        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 112      ; 284        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 113      ; 285        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 114      ; 289        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 115      ; 290        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 116      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 117      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 118      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 119      ; 300        ; 7        ; PIN_IN_1                                                  ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 120      ; 301        ; 7        ; PIN_IN_2                                                  ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 121      ; 306        ; 7        ; PIN_IN_3                                                  ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 122      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 123      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 124      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 125      ; 315        ; 7        ; PIN_IN_4                                                  ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 126      ; 319        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 127      ; 320        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 128      ; 321        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 129      ; 322        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 130      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 131      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 132      ; 332        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 133      ; 333        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 134      ; 334        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 135      ; 335        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 136      ; 338        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 137      ; 345        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 138      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 139      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 140      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 141      ; 356        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 142      ; 359        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 143      ; 362        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 144      ; 363        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; EPAD     ;            ;          ; GND                                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                       ;
+------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                     ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                         ; Library Name ;
+------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |SignalConverterV11                            ; 6374 (5593) ; 1203 (1203)               ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 16   ; 0            ; 5171 (4399)  ; 138 (138)         ; 1065 (1025)      ; |SignalConverterV11                                                                                                                         ; work         ;
;    |lpm_mult:Mult0|                            ; 19 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 5 (0)            ; |SignalConverterV11|lpm_mult:Mult0                                                                                                          ; work         ;
;       |multcore:mult_core|                     ; 19 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (6)       ; 0 (0)             ; 5 (5)            ; |SignalConverterV11|lpm_mult:Mult0|multcore:mult_core                                                                                       ; work         ;
;          |mpar_add:padder|                     ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; |SignalConverterV11|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                       ; work         ;
;             |lpm_add_sub:adder[0]|             ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; |SignalConverterV11|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                  ; work         ;
;                |add_sub_kgh:auto_generated|    ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |SignalConverterV11|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_kgh:auto_generated                       ; work         ;
;    |lpm_mult:Mult10|                           ; 46 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 44 (0)       ; 0 (0)             ; 2 (0)            ; |SignalConverterV11|lpm_mult:Mult10                                                                                                         ; work         ;
;       |multcore:mult_core|                     ; 46 (19)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 44 (17)      ; 0 (0)             ; 2 (2)            ; |SignalConverterV11|lpm_mult:Mult10|multcore:mult_core                                                                                      ; work         ;
;          |mpar_add:padder|                     ; 27 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (0)       ; 0 (0)             ; 0 (0)            ; |SignalConverterV11|lpm_mult:Mult10|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;             |lpm_add_sub:adder[0]|             ; 9 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; |SignalConverterV11|lpm_mult:Mult10|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                |add_sub_jgh:auto_generated|    ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; |SignalConverterV11|lpm_mult:Mult10|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_jgh:auto_generated                      ; work         ;
;             |lpm_add_sub:adder[1]|             ; 7 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 0 (0)            ; |SignalConverterV11|lpm_mult:Mult10|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                |add_sub_jgh:auto_generated|    ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |SignalConverterV11|lpm_mult:Mult10|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_jgh:auto_generated                      ; work         ;
;             |mpar_add:sub_par_add|             ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; |SignalConverterV11|lpm_mult:Mult10|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                |lpm_add_sub:adder[0]|          ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; |SignalConverterV11|lpm_mult:Mult10|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                   |add_sub_ngh:auto_generated| ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; |SignalConverterV11|lpm_mult:Mult10|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ngh:auto_generated ; work         ;
;    |lpm_mult:Mult11|                           ; 52 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 52 (0)       ; 0 (0)             ; 0 (0)            ; |SignalConverterV11|lpm_mult:Mult11                                                                                                         ; work         ;
;       |multcore:mult_core|                     ; 52 (23)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 52 (23)      ; 0 (0)             ; 0 (0)            ; |SignalConverterV11|lpm_mult:Mult11|multcore:mult_core                                                                                      ; work         ;
;          |mpar_add:padder|                     ; 29 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (0)       ; 0 (0)             ; 0 (0)            ; |SignalConverterV11|lpm_mult:Mult11|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;             |lpm_add_sub:adder[0]|             ; 9 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; |SignalConverterV11|lpm_mult:Mult11|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                |add_sub_jgh:auto_generated|    ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; |SignalConverterV11|lpm_mult:Mult11|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_jgh:auto_generated                      ; work         ;
;             |lpm_add_sub:adder[1]|             ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; |SignalConverterV11|lpm_mult:Mult11|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                |add_sub_jgh:auto_generated|    ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |SignalConverterV11|lpm_mult:Mult11|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_jgh:auto_generated                      ; work         ;
;             |mpar_add:sub_par_add|             ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; |SignalConverterV11|lpm_mult:Mult11|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                |lpm_add_sub:adder[0]|          ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; |SignalConverterV11|lpm_mult:Mult11|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                   |add_sub_ngh:auto_generated| ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; |SignalConverterV11|lpm_mult:Mult11|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ngh:auto_generated ; work         ;
;    |lpm_mult:Mult12|                           ; 55 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 55 (0)       ; 0 (0)             ; 0 (0)            ; |SignalConverterV11|lpm_mult:Mult12                                                                                                         ; work         ;
;       |multcore:mult_core|                     ; 55 (24)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 55 (24)      ; 0 (0)             ; 0 (0)            ; |SignalConverterV11|lpm_mult:Mult12|multcore:mult_core                                                                                      ; work         ;
;          |mpar_add:padder|                     ; 31 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (0)       ; 0 (0)             ; 0 (0)            ; |SignalConverterV11|lpm_mult:Mult12|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;             |lpm_add_sub:adder[0]|             ; 9 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; |SignalConverterV11|lpm_mult:Mult12|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                |add_sub_jgh:auto_generated|    ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; |SignalConverterV11|lpm_mult:Mult12|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_jgh:auto_generated                      ; work         ;
;             |lpm_add_sub:adder[1]|             ; 9 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; |SignalConverterV11|lpm_mult:Mult12|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                |add_sub_jgh:auto_generated|    ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; |SignalConverterV11|lpm_mult:Mult12|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_jgh:auto_generated                      ; work         ;
;             |mpar_add:sub_par_add|             ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 0 (0)            ; |SignalConverterV11|lpm_mult:Mult12|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                |lpm_add_sub:adder[0]|          ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 0 (0)            ; |SignalConverterV11|lpm_mult:Mult12|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                   |add_sub_ngh:auto_generated| ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 0 (0)            ; |SignalConverterV11|lpm_mult:Mult12|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ngh:auto_generated ; work         ;
;    |lpm_mult:Mult13|                           ; 46 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (0)       ; 0 (0)             ; 3 (0)            ; |SignalConverterV11|lpm_mult:Mult13                                                                                                         ; work         ;
;       |multcore:mult_core|                     ; 46 (19)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (16)      ; 0 (0)             ; 3 (3)            ; |SignalConverterV11|lpm_mult:Mult13|multcore:mult_core                                                                                      ; work         ;
;          |mpar_add:padder|                     ; 27 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (0)       ; 0 (0)             ; 0 (0)            ; |SignalConverterV11|lpm_mult:Mult13|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;             |lpm_add_sub:adder[0]|             ; 9 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; |SignalConverterV11|lpm_mult:Mult13|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                |add_sub_jgh:auto_generated|    ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; |SignalConverterV11|lpm_mult:Mult13|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_jgh:auto_generated                      ; work         ;
;             |lpm_add_sub:adder[1]|             ; 7 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 0 (0)            ; |SignalConverterV11|lpm_mult:Mult13|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                |add_sub_jgh:auto_generated|    ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |SignalConverterV11|lpm_mult:Mult13|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_jgh:auto_generated                      ; work         ;
;             |mpar_add:sub_par_add|             ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; |SignalConverterV11|lpm_mult:Mult13|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                |lpm_add_sub:adder[0]|          ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; |SignalConverterV11|lpm_mult:Mult13|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                   |add_sub_ngh:auto_generated| ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; |SignalConverterV11|lpm_mult:Mult13|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ngh:auto_generated ; work         ;
;    |lpm_mult:Mult14|                           ; 52 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 52 (0)       ; 0 (0)             ; 0 (0)            ; |SignalConverterV11|lpm_mult:Mult14                                                                                                         ; work         ;
;       |multcore:mult_core|                     ; 52 (23)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 52 (23)      ; 0 (0)             ; 0 (0)            ; |SignalConverterV11|lpm_mult:Mult14|multcore:mult_core                                                                                      ; work         ;
;          |mpar_add:padder|                     ; 29 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (0)       ; 0 (0)             ; 0 (0)            ; |SignalConverterV11|lpm_mult:Mult14|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;             |lpm_add_sub:adder[0]|             ; 9 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; |SignalConverterV11|lpm_mult:Mult14|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                |add_sub_jgh:auto_generated|    ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; |SignalConverterV11|lpm_mult:Mult14|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_jgh:auto_generated                      ; work         ;
;             |lpm_add_sub:adder[1]|             ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; |SignalConverterV11|lpm_mult:Mult14|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                |add_sub_jgh:auto_generated|    ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |SignalConverterV11|lpm_mult:Mult14|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_jgh:auto_generated                      ; work         ;
;             |mpar_add:sub_par_add|             ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; |SignalConverterV11|lpm_mult:Mult14|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                |lpm_add_sub:adder[0]|          ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; |SignalConverterV11|lpm_mult:Mult14|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                   |add_sub_ngh:auto_generated| ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; |SignalConverterV11|lpm_mult:Mult14|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ngh:auto_generated ; work         ;
;    |lpm_mult:Mult15|                           ; 55 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 55 (0)       ; 0 (0)             ; 0 (0)            ; |SignalConverterV11|lpm_mult:Mult15                                                                                                         ; work         ;
;       |multcore:mult_core|                     ; 55 (24)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 55 (24)      ; 0 (0)             ; 0 (0)            ; |SignalConverterV11|lpm_mult:Mult15|multcore:mult_core                                                                                      ; work         ;
;          |mpar_add:padder|                     ; 31 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (0)       ; 0 (0)             ; 0 (0)            ; |SignalConverterV11|lpm_mult:Mult15|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;             |lpm_add_sub:adder[0]|             ; 9 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; |SignalConverterV11|lpm_mult:Mult15|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                |add_sub_jgh:auto_generated|    ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; |SignalConverterV11|lpm_mult:Mult15|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_jgh:auto_generated                      ; work         ;
;             |lpm_add_sub:adder[1]|             ; 9 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; |SignalConverterV11|lpm_mult:Mult15|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                |add_sub_jgh:auto_generated|    ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; |SignalConverterV11|lpm_mult:Mult15|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_jgh:auto_generated                      ; work         ;
;             |mpar_add:sub_par_add|             ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 0 (0)            ; |SignalConverterV11|lpm_mult:Mult15|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                |lpm_add_sub:adder[0]|          ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 0 (0)            ; |SignalConverterV11|lpm_mult:Mult15|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                   |add_sub_ngh:auto_generated| ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 0 (0)            ; |SignalConverterV11|lpm_mult:Mult15|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ngh:auto_generated ; work         ;
;    |lpm_mult:Mult16|                           ; 55 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 55 (0)       ; 0 (0)             ; 0 (0)            ; |SignalConverterV11|lpm_mult:Mult16                                                                                                         ; work         ;
;       |multcore:mult_core|                     ; 55 (24)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 55 (24)      ; 0 (0)             ; 0 (0)            ; |SignalConverterV11|lpm_mult:Mult16|multcore:mult_core                                                                                      ; work         ;
;          |mpar_add:padder|                     ; 31 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (0)       ; 0 (0)             ; 0 (0)            ; |SignalConverterV11|lpm_mult:Mult16|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;             |lpm_add_sub:adder[0]|             ; 9 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; |SignalConverterV11|lpm_mult:Mult16|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                |add_sub_jgh:auto_generated|    ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; |SignalConverterV11|lpm_mult:Mult16|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_jgh:auto_generated                      ; work         ;
;             |lpm_add_sub:adder[1]|             ; 9 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; |SignalConverterV11|lpm_mult:Mult16|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                |add_sub_jgh:auto_generated|    ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; |SignalConverterV11|lpm_mult:Mult16|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_jgh:auto_generated                      ; work         ;
;             |mpar_add:sub_par_add|             ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 0 (0)            ; |SignalConverterV11|lpm_mult:Mult16|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                |lpm_add_sub:adder[0]|          ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 0 (0)            ; |SignalConverterV11|lpm_mult:Mult16|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                   |add_sub_ngh:auto_generated| ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 0 (0)            ; |SignalConverterV11|lpm_mult:Mult16|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ngh:auto_generated ; work         ;
;    |lpm_mult:Mult17|                           ; 46 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (0)       ; 0 (0)             ; 3 (0)            ; |SignalConverterV11|lpm_mult:Mult17                                                                                                         ; work         ;
;       |multcore:mult_core|                     ; 46 (19)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (16)      ; 0 (0)             ; 3 (3)            ; |SignalConverterV11|lpm_mult:Mult17|multcore:mult_core                                                                                      ; work         ;
;          |mpar_add:padder|                     ; 27 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (0)       ; 0 (0)             ; 0 (0)            ; |SignalConverterV11|lpm_mult:Mult17|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;             |lpm_add_sub:adder[0]|             ; 9 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; |SignalConverterV11|lpm_mult:Mult17|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                |add_sub_jgh:auto_generated|    ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; |SignalConverterV11|lpm_mult:Mult17|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_jgh:auto_generated                      ; work         ;
;             |lpm_add_sub:adder[1]|             ; 7 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 0 (0)            ; |SignalConverterV11|lpm_mult:Mult17|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                |add_sub_jgh:auto_generated|    ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |SignalConverterV11|lpm_mult:Mult17|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_jgh:auto_generated                      ; work         ;
;             |mpar_add:sub_par_add|             ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; |SignalConverterV11|lpm_mult:Mult17|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                |lpm_add_sub:adder[0]|          ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; |SignalConverterV11|lpm_mult:Mult17|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                   |add_sub_ngh:auto_generated| ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; |SignalConverterV11|lpm_mult:Mult17|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ngh:auto_generated ; work         ;
;    |lpm_mult:Mult18|                           ; 52 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 52 (0)       ; 0 (0)             ; 0 (0)            ; |SignalConverterV11|lpm_mult:Mult18                                                                                                         ; work         ;
;       |multcore:mult_core|                     ; 52 (23)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 52 (23)      ; 0 (0)             ; 0 (0)            ; |SignalConverterV11|lpm_mult:Mult18|multcore:mult_core                                                                                      ; work         ;
;          |mpar_add:padder|                     ; 29 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (0)       ; 0 (0)             ; 0 (0)            ; |SignalConverterV11|lpm_mult:Mult18|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;             |lpm_add_sub:adder[0]|             ; 9 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; |SignalConverterV11|lpm_mult:Mult18|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                |add_sub_jgh:auto_generated|    ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; |SignalConverterV11|lpm_mult:Mult18|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_jgh:auto_generated                      ; work         ;
;             |lpm_add_sub:adder[1]|             ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; |SignalConverterV11|lpm_mult:Mult18|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                |add_sub_jgh:auto_generated|    ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |SignalConverterV11|lpm_mult:Mult18|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_jgh:auto_generated                      ; work         ;
;             |mpar_add:sub_par_add|             ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; |SignalConverterV11|lpm_mult:Mult18|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                |lpm_add_sub:adder[0]|          ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; |SignalConverterV11|lpm_mult:Mult18|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                   |add_sub_ngh:auto_generated| ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; |SignalConverterV11|lpm_mult:Mult18|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ngh:auto_generated ; work         ;
;    |lpm_mult:Mult19|                           ; 55 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 55 (0)       ; 0 (0)             ; 0 (0)            ; |SignalConverterV11|lpm_mult:Mult19                                                                                                         ; work         ;
;       |multcore:mult_core|                     ; 55 (24)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 55 (24)      ; 0 (0)             ; 0 (0)            ; |SignalConverterV11|lpm_mult:Mult19|multcore:mult_core                                                                                      ; work         ;
;          |mpar_add:padder|                     ; 31 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (0)       ; 0 (0)             ; 0 (0)            ; |SignalConverterV11|lpm_mult:Mult19|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;             |lpm_add_sub:adder[0]|             ; 9 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; |SignalConverterV11|lpm_mult:Mult19|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                |add_sub_jgh:auto_generated|    ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; |SignalConverterV11|lpm_mult:Mult19|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_jgh:auto_generated                      ; work         ;
;             |lpm_add_sub:adder[1]|             ; 9 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; |SignalConverterV11|lpm_mult:Mult19|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                |add_sub_jgh:auto_generated|    ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; |SignalConverterV11|lpm_mult:Mult19|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_jgh:auto_generated                      ; work         ;
;             |mpar_add:sub_par_add|             ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 0 (0)            ; |SignalConverterV11|lpm_mult:Mult19|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                |lpm_add_sub:adder[0]|          ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 0 (0)            ; |SignalConverterV11|lpm_mult:Mult19|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                   |add_sub_ngh:auto_generated| ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 0 (0)            ; |SignalConverterV11|lpm_mult:Mult19|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ngh:auto_generated ; work         ;
;    |lpm_mult:Mult1|                            ; 19 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 4 (0)            ; |SignalConverterV11|lpm_mult:Mult1                                                                                                          ; work         ;
;       |multcore:mult_core|                     ; 19 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (9)       ; 0 (0)             ; 4 (2)            ; |SignalConverterV11|lpm_mult:Mult1|multcore:mult_core                                                                                       ; work         ;
;          |mpar_add:padder|                     ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 2 (0)            ; |SignalConverterV11|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder                                                                       ; work         ;
;             |lpm_add_sub:adder[0]|             ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 2 (0)            ; |SignalConverterV11|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                  ; work         ;
;                |add_sub_kgh:auto_generated|    ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 2 (2)            ; |SignalConverterV11|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_kgh:auto_generated                       ; work         ;
;    |lpm_mult:Mult20|                           ; 55 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 55 (0)       ; 0 (0)             ; 0 (0)            ; |SignalConverterV11|lpm_mult:Mult20                                                                                                         ; work         ;
;       |multcore:mult_core|                     ; 55 (24)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 55 (24)      ; 0 (0)             ; 0 (0)            ; |SignalConverterV11|lpm_mult:Mult20|multcore:mult_core                                                                                      ; work         ;
;          |mpar_add:padder|                     ; 31 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (0)       ; 0 (0)             ; 0 (0)            ; |SignalConverterV11|lpm_mult:Mult20|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;             |lpm_add_sub:adder[0]|             ; 9 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; |SignalConverterV11|lpm_mult:Mult20|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                |add_sub_jgh:auto_generated|    ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; |SignalConverterV11|lpm_mult:Mult20|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_jgh:auto_generated                      ; work         ;
;             |lpm_add_sub:adder[1]|             ; 9 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; |SignalConverterV11|lpm_mult:Mult20|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                |add_sub_jgh:auto_generated|    ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; |SignalConverterV11|lpm_mult:Mult20|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_jgh:auto_generated                      ; work         ;
;             |mpar_add:sub_par_add|             ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 0 (0)            ; |SignalConverterV11|lpm_mult:Mult20|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                |lpm_add_sub:adder[0]|          ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 0 (0)            ; |SignalConverterV11|lpm_mult:Mult20|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                   |add_sub_ngh:auto_generated| ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 0 (0)            ; |SignalConverterV11|lpm_mult:Mult20|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ngh:auto_generated ; work         ;
;    |lpm_mult:Mult21|                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |SignalConverterV11|lpm_mult:Mult21                                                                                                         ; work         ;
;       |mult_aft:auto_generated|                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |SignalConverterV11|lpm_mult:Mult21|mult_aft:auto_generated                                                                                 ; work         ;
;    |lpm_mult:Mult22|                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |SignalConverterV11|lpm_mult:Mult22                                                                                                         ; work         ;
;       |mult_aft:auto_generated|                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |SignalConverterV11|lpm_mult:Mult22|mult_aft:auto_generated                                                                                 ; work         ;
;    |lpm_mult:Mult2|                            ; 19 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 3 (0)            ; |SignalConverterV11|lpm_mult:Mult2                                                                                                          ; work         ;
;       |multcore:mult_core|                     ; 19 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (9)       ; 0 (0)             ; 3 (2)            ; |SignalConverterV11|lpm_mult:Mult2|multcore:mult_core                                                                                       ; work         ;
;          |mpar_add:padder|                     ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 1 (0)            ; |SignalConverterV11|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder                                                                       ; work         ;
;             |lpm_add_sub:adder[0]|             ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 1 (0)            ; |SignalConverterV11|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                  ; work         ;
;                |add_sub_kgh:auto_generated|    ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 1 (1)            ; |SignalConverterV11|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_kgh:auto_generated                       ; work         ;
;    |lpm_mult:Mult3|                            ; 19 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 3 (0)            ; |SignalConverterV11|lpm_mult:Mult3                                                                                                          ; work         ;
;       |multcore:mult_core|                     ; 19 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (8)       ; 0 (0)             ; 3 (3)            ; |SignalConverterV11|lpm_mult:Mult3|multcore:mult_core                                                                                       ; work         ;
;          |mpar_add:padder|                     ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; |SignalConverterV11|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder                                                                       ; work         ;
;             |lpm_add_sub:adder[0]|             ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; |SignalConverterV11|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                  ; work         ;
;                |add_sub_kgh:auto_generated|    ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |SignalConverterV11|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_kgh:auto_generated                       ; work         ;
;    |lpm_mult:Mult4|                            ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 8 (0)            ; |SignalConverterV11|lpm_mult:Mult4                                                                                                          ; work         ;
;       |multcore:mult_core|                     ; 12 (6)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (1)        ; 0 (0)             ; 8 (5)            ; |SignalConverterV11|lpm_mult:Mult4|multcore:mult_core                                                                                       ; work         ;
;          |mpar_add:padder|                     ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 3 (0)            ; |SignalConverterV11|lpm_mult:Mult4|multcore:mult_core|mpar_add:padder                                                                       ; work         ;
;             |lpm_add_sub:adder[0]|             ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 3 (0)            ; |SignalConverterV11|lpm_mult:Mult4|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                  ; work         ;
;                |add_sub_rgh:auto_generated|    ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 3 (3)            ; |SignalConverterV11|lpm_mult:Mult4|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_rgh:auto_generated                       ; work         ;
;    |lpm_mult:Mult5|                            ; 19 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 5 (0)            ; |SignalConverterV11|lpm_mult:Mult5                                                                                                          ; work         ;
;       |multcore:mult_core|                     ; 19 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (7)       ; 0 (0)             ; 5 (4)            ; |SignalConverterV11|lpm_mult:Mult5|multcore:mult_core                                                                                       ; work         ;
;          |mpar_add:padder|                     ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 1 (0)            ; |SignalConverterV11|lpm_mult:Mult5|multcore:mult_core|mpar_add:padder                                                                       ; work         ;
;             |lpm_add_sub:adder[0]|             ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 1 (0)            ; |SignalConverterV11|lpm_mult:Mult5|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                  ; work         ;
;                |add_sub_kgh:auto_generated|    ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 1 (1)            ; |SignalConverterV11|lpm_mult:Mult5|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_kgh:auto_generated                       ; work         ;
;    |lpm_mult:Mult6|                            ; 19 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 0 (0)            ; |SignalConverterV11|lpm_mult:Mult6                                                                                                          ; work         ;
;       |multcore:mult_core|                     ; 19 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (11)      ; 0 (0)             ; 0 (0)            ; |SignalConverterV11|lpm_mult:Mult6|multcore:mult_core                                                                                       ; work         ;
;          |mpar_add:padder|                     ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; |SignalConverterV11|lpm_mult:Mult6|multcore:mult_core|mpar_add:padder                                                                       ; work         ;
;             |lpm_add_sub:adder[0]|             ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; |SignalConverterV11|lpm_mult:Mult6|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                  ; work         ;
;                |add_sub_kgh:auto_generated|    ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |SignalConverterV11|lpm_mult:Mult6|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_kgh:auto_generated                       ; work         ;
;    |lpm_mult:Mult7|                            ; 19 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 3 (0)            ; |SignalConverterV11|lpm_mult:Mult7                                                                                                          ; work         ;
;       |multcore:mult_core|                     ; 19 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (9)       ; 0 (0)             ; 3 (2)            ; |SignalConverterV11|lpm_mult:Mult7|multcore:mult_core                                                                                       ; work         ;
;          |mpar_add:padder|                     ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 1 (0)            ; |SignalConverterV11|lpm_mult:Mult7|multcore:mult_core|mpar_add:padder                                                                       ; work         ;
;             |lpm_add_sub:adder[0]|             ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 1 (0)            ; |SignalConverterV11|lpm_mult:Mult7|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                  ; work         ;
;                |add_sub_kgh:auto_generated|    ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 1 (1)            ; |SignalConverterV11|lpm_mult:Mult7|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_kgh:auto_generated                       ; work         ;
;    |lpm_mult:Mult8|                            ; 46 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 45 (0)       ; 0 (0)             ; 1 (0)            ; |SignalConverterV11|lpm_mult:Mult8                                                                                                          ; work         ;
;       |multcore:mult_core|                     ; 46 (19)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 45 (18)      ; 0 (0)             ; 1 (1)            ; |SignalConverterV11|lpm_mult:Mult8|multcore:mult_core                                                                                       ; work         ;
;          |mpar_add:padder|                     ; 27 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (0)       ; 0 (0)             ; 0 (0)            ; |SignalConverterV11|lpm_mult:Mult8|multcore:mult_core|mpar_add:padder                                                                       ; work         ;
;             |lpm_add_sub:adder[0]|             ; 9 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; |SignalConverterV11|lpm_mult:Mult8|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                  ; work         ;
;                |add_sub_jgh:auto_generated|    ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; |SignalConverterV11|lpm_mult:Mult8|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_jgh:auto_generated                       ; work         ;
;             |lpm_add_sub:adder[1]|             ; 7 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 0 (0)            ; |SignalConverterV11|lpm_mult:Mult8|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                  ; work         ;
;                |add_sub_jgh:auto_generated|    ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |SignalConverterV11|lpm_mult:Mult8|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_jgh:auto_generated                       ; work         ;
;             |mpar_add:sub_par_add|             ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; |SignalConverterV11|lpm_mult:Mult8|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                  ; work         ;
;                |lpm_add_sub:adder[0]|          ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; |SignalConverterV11|lpm_mult:Mult8|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                             ; work         ;
;                   |add_sub_ngh:auto_generated| ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; |SignalConverterV11|lpm_mult:Mult8|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ngh:auto_generated  ; work         ;
;    |lpm_mult:Mult9|                            ; 52 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 52 (0)       ; 0 (0)             ; 0 (0)            ; |SignalConverterV11|lpm_mult:Mult9                                                                                                          ; work         ;
;       |multcore:mult_core|                     ; 52 (23)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 52 (23)      ; 0 (0)             ; 0 (0)            ; |SignalConverterV11|lpm_mult:Mult9|multcore:mult_core                                                                                       ; work         ;
;          |mpar_add:padder|                     ; 29 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (0)       ; 0 (0)             ; 0 (0)            ; |SignalConverterV11|lpm_mult:Mult9|multcore:mult_core|mpar_add:padder                                                                       ; work         ;
;             |lpm_add_sub:adder[0]|             ; 9 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; |SignalConverterV11|lpm_mult:Mult9|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                  ; work         ;
;                |add_sub_jgh:auto_generated|    ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; |SignalConverterV11|lpm_mult:Mult9|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_jgh:auto_generated                       ; work         ;
;             |lpm_add_sub:adder[1]|             ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; |SignalConverterV11|lpm_mult:Mult9|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                  ; work         ;
;                |add_sub_jgh:auto_generated|    ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |SignalConverterV11|lpm_mult:Mult9|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_jgh:auto_generated                       ; work         ;
;             |mpar_add:sub_par_add|             ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; |SignalConverterV11|lpm_mult:Mult9|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                  ; work         ;
;                |lpm_add_sub:adder[0]|          ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; |SignalConverterV11|lpm_mult:Mult9|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                             ; work         ;
;                   |add_sub_ngh:auto_generated| ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; |SignalConverterV11|lpm_mult:Mult9|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ngh:auto_generated  ; work         ;
+------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                             ;
+-----------------+----------+---------------+---------------+-----------------------+-----+------+
; Name            ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+-----------------+----------+---------------+---------------+-----------------------+-----+------+
; PIN_OUT_1_1     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; PIN_OUT_1_2     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; PIN_OUT_2_1     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; PIN_OUT_2_2     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; PIN_OUT_3_1     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; PIN_OUT_3_2     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; PIN_OUT_4_1     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; PIN_OUT_4_2     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; PIN_33          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; CAN_TX          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; PIN_IN_1        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; clock_50mhz     ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; PIN_IN_2        ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; PIN_IN_3        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; PIN_IN_4        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; i_CAN_RX_serial ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
+-----------------+----------+---------------+---------------+-----------------------+-----+------+


+---------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                      ;
+---------------------------------------+-------------------+---------+
; Source Pin / Fanout                   ; Pad To Core Index ; Setting ;
+---------------------------------------+-------------------+---------+
; PIN_IN_1                              ;                   ;         ;
;      - PIN_OUT_1_1~0                  ; 0                 ; 6       ;
;      - process_1~4                    ; 0                 ; 6       ;
;      - PIN_OUT_1_1~3                  ; 0                 ; 6       ;
;      - process_1~15                   ; 0                 ; 6       ;
;      - PIN_OUT_1_1~6                  ; 0                 ; 6       ;
;      - process_1~17                   ; 0                 ; 6       ;
;      - process_1~18                   ; 0                 ; 6       ;
;      - PIN_OUT_1_2~1                  ; 0                 ; 6       ;
;      - PIN_OUT_1_2~2                  ; 0                 ; 6       ;
;      - process_1~19                   ; 0                 ; 6       ;
;      - PIN_OUT_1_2~6                  ; 0                 ; 6       ;
;      - process_1~22                   ; 0                 ; 6       ;
;      - PIN_OUT_1_2~7                  ; 0                 ; 6       ;
;      - process_1~24                   ; 0                 ; 6       ;
;      - PIN_OUT_1_2~9                  ; 0                 ; 6       ;
;      - PIN_OUT_1_2~10                 ; 0                 ; 6       ;
;      - process_1~25                   ; 0                 ; 6       ;
;      - process_1~88                   ; 0                 ; 6       ;
;      - process_1~94                   ; 0                 ; 6       ;
;      - counter_for_11[26]~2           ; 0                 ; 6       ;
;      - counter_for_11[26]~3           ; 0                 ; 6       ;
;      - counter_for_11[16]~5           ; 0                 ; 6       ;
;      - process_0~23                   ; 0                 ; 6       ;
;      - counter_for_11~8               ; 0                 ; 6       ;
;      - counter_for_11~9               ; 0                 ; 6       ;
;      - counter_for_11~10              ; 0                 ; 6       ;
;      - counter_for_11~11              ; 0                 ; 6       ;
;      - counter_for_11~12              ; 0                 ; 6       ;
;      - counter_for_11~13              ; 0                 ; 6       ;
;      - counter_for_11~14              ; 0                 ; 6       ;
;      - counter_for_11~15              ; 0                 ; 6       ;
;      - counter_for_11~16              ; 0                 ; 6       ;
;      - counter_for_11~17              ; 0                 ; 6       ;
;      - counter_for_11~18              ; 0                 ; 6       ;
;      - counter_for_11~19              ; 0                 ; 6       ;
;      - counter_for_11~20              ; 0                 ; 6       ;
;      - counter_for_11~21              ; 0                 ; 6       ;
;      - counter_for_11~22              ; 0                 ; 6       ;
;      - counter_for_11~23              ; 0                 ; 6       ;
;      - counter_for_11~24              ; 0                 ; 6       ;
;      - counter_for_11~25              ; 0                 ; 6       ;
;      - counter_for_11~26              ; 0                 ; 6       ;
;      - counter_for_11~27              ; 0                 ; 6       ;
;      - PatternB_counter_for_11~4      ; 0                 ; 6       ;
;      - PatternB_counter_for_11[21]~5  ; 0                 ; 6       ;
;      - process_1~99                   ; 0                 ; 6       ;
;      - process_1~101                  ; 0                 ; 6       ;
;      - process_1~102                  ; 0                 ; 6       ;
;      - PatternB_counter_for_11[21]~7  ; 0                 ; 6       ;
;      - PatternB_counter_for_11~10     ; 0                 ; 6       ;
;      - PatternB_counter_for_11~11     ; 0                 ; 6       ;
;      - PatternB_counter_for_11~12     ; 0                 ; 6       ;
;      - PatternB_counter_for_11~13     ; 0                 ; 6       ;
;      - PatternB_counter_for_11~14     ; 0                 ; 6       ;
;      - PatternB_counter_for_11~15     ; 0                 ; 6       ;
;      - PatternB_counter_for_11~17     ; 0                 ; 6       ;
;      - PatternB_counter_for_11~19     ; 0                 ; 6       ;
;      - PatternB_counter_for_11~21     ; 0                 ; 6       ;
;      - PatternB_counter_for_11~23     ; 0                 ; 6       ;
;      - PatternB_counter_for_11~25     ; 0                 ; 6       ;
;      - PatternB_counter_for_11~27     ; 0                 ; 6       ;
;      - PatternB_counter_for_11~29     ; 0                 ; 6       ;
;      - PatternB_counter_for_11~31     ; 0                 ; 6       ;
;      - PatternB_counter_for_11~33     ; 0                 ; 6       ;
;      - PatternB_counter_for_11~36     ; 0                 ; 6       ;
;      - PatternB_counter_for_11~38     ; 0                 ; 6       ;
;      - PatternB_counter_for_11~40     ; 0                 ; 6       ;
;      - PatternB_counter_for_11~42     ; 0                 ; 6       ;
;      - PatternB_counter_for_11~44     ; 0                 ; 6       ;
;      - PatternB_counter_for_11~46     ; 0                 ; 6       ;
;      - PatternB_counter_for_11~48     ; 0                 ; 6       ;
;      - PatternB_counter_for_11~50     ; 0                 ; 6       ;
;      - PatternB_counter_for_11~52     ; 0                 ; 6       ;
;      - PatternB_counter_for_11~54     ; 0                 ; 6       ;
;      - PatternB_counter_for_11~56     ; 0                 ; 6       ;
;      - counter_for_12~1               ; 0                 ; 6       ;
;      - counter_for_12[13]~3           ; 0                 ; 6       ;
;      - counter_for_12[26]~5           ; 0                 ; 6       ;
;      - counter_for_12~8               ; 0                 ; 6       ;
;      - counter_for_12~10              ; 0                 ; 6       ;
;      - counter_for_12~12              ; 0                 ; 6       ;
;      - counter_for_12~14              ; 0                 ; 6       ;
;      - counter_for_12~16              ; 0                 ; 6       ;
;      - counter_for_12~18              ; 0                 ; 6       ;
;      - counter_for_12~20              ; 0                 ; 6       ;
;      - counter_for_12~22              ; 0                 ; 6       ;
;      - counter_for_12~24              ; 0                 ; 6       ;
;      - counter_for_12~26              ; 0                 ; 6       ;
;      - counter_for_12~28              ; 0                 ; 6       ;
;      - counter_for_12~30              ; 0                 ; 6       ;
;      - counter_for_12~32              ; 0                 ; 6       ;
;      - counter_for_12~34              ; 0                 ; 6       ;
;      - counter_for_12~36              ; 0                 ; 6       ;
;      - counter_for_12~38              ; 0                 ; 6       ;
;      - counter_for_12~40              ; 0                 ; 6       ;
;      - counter_for_12~42              ; 0                 ; 6       ;
;      - counter_for_12~45              ; 0                 ; 6       ;
;      - counter_for_12~46              ; 0                 ; 6       ;
;      - counter_for_12[21]~48          ; 0                 ; 6       ;
;      - counter_for_12[22]~51          ; 0                 ; 6       ;
;      - counter_for_12[23]~53          ; 0                 ; 6       ;
;      - counter_for_12[24]~55          ; 0                 ; 6       ;
;      - counter_for_12[25]~57          ; 0                 ; 6       ;
;      - counter_for_12[26]~59          ; 0                 ; 6       ;
;      - n2_counter_1[6]~9              ; 0                 ; 6       ;
;      - n2_counter_1[0]~12             ; 0                 ; 6       ;
;      - PIN_OUT_1_2~16                 ; 0                 ; 6       ;
;      - PatternB_counter_for_12~11     ; 0                 ; 6       ;
;      - PatternB_counter_for_12[26]~14 ; 0                 ; 6       ;
;      - PatternB_counter_for_12[26]~15 ; 0                 ; 6       ;
;      - PatternB_counter_for_12~20     ; 0                 ; 6       ;
;      - PatternB_counter_for_12~22     ; 0                 ; 6       ;
;      - PatternB_counter_for_12~24     ; 0                 ; 6       ;
;      - PatternB_counter_for_12~26     ; 0                 ; 6       ;
;      - PatternB_counter_for_12~28     ; 0                 ; 6       ;
;      - PatternB_counter_for_12~30     ; 0                 ; 6       ;
;      - PatternB_counter_for_12~32     ; 0                 ; 6       ;
;      - PatternB_counter_for_12~34     ; 0                 ; 6       ;
;      - PatternB_counter_for_12~36     ; 0                 ; 6       ;
;      - PatternB_counter_for_12~38     ; 0                 ; 6       ;
;      - PatternB_counter_for_12~40     ; 0                 ; 6       ;
;      - PatternB_counter_for_12~42     ; 0                 ; 6       ;
;      - PatternB_counter_for_12~44     ; 0                 ; 6       ;
;      - PatternB_counter_for_12~46     ; 0                 ; 6       ;
;      - PatternB_counter_for_12~48     ; 0                 ; 6       ;
;      - PatternB_counter_for_12~50     ; 0                 ; 6       ;
;      - PatternB_counter_for_12~52     ; 0                 ; 6       ;
;      - PatternB_counter_for_12~54     ; 0                 ; 6       ;
;      - PatternB_counter_for_12~56     ; 0                 ; 6       ;
;      - PatternB_counter_for_12~58     ; 0                 ; 6       ;
;      - PatternB_counter_for_12~61     ; 0                 ; 6       ;
;      - PatternB_counter_for_12~63     ; 0                 ; 6       ;
;      - PatternB_counter_for_12~64     ; 0                 ; 6       ;
;      - PatternB_counter_for_12~65     ; 0                 ; 6       ;
;      - PatternB_counter_for_12~66     ; 0                 ; 6       ;
;      - PatternB_counter_for_12~67     ; 0                 ; 6       ;
;      - PatternB_n2_counter_1[5]~9     ; 0                 ; 6       ;
;      - PatternB_n2_counter_1[5]~10    ; 0                 ; 6       ;
;      - PatternB_n2_counter_1[6]~11    ; 0                 ; 6       ;
;      - PatternB_n2_counter_1[6]~12    ; 0                 ; 6       ;
;      - out_1_pattern_A_avaiable~0     ; 0                 ; 6       ;
;      - n1_counter_1[6]~9              ; 0                 ; 6       ;
;      - n1_counter_1[0]~10             ; 0                 ; 6       ;
;      - out_1_pattern_B_avaiable~0     ; 0                 ; 6       ;
;      - PatternB_n1_counter_1[6]~25    ; 0                 ; 6       ;
;      - counter_for_D_time_1[25]~80    ; 0                 ; 6       ;
;      - PatternB_counter_for_12[26]~68 ; 0                 ; 6       ;
;      - PatternB_counter_for_41~57     ; 0                 ; 6       ;
; clock_50mhz                           ;                   ;         ;
; PIN_IN_2                              ;                   ;         ;
;      - PIN_OUT_2_1~0                  ; 1                 ; 6       ;
;      - process_1~28                   ; 1                 ; 6       ;
;      - PIN_OUT_2_1~3                  ; 1                 ; 6       ;
;      - PIN_OUT_2_1~6                  ; 1                 ; 6       ;
;      - process_1~40                   ; 1                 ; 6       ;
;      - n2_counter_2[1]~7              ; 1                 ; 6       ;
;      - PIN_OUT_2_2~3                  ; 1                 ; 6       ;
;      - process_1~43                   ; 1                 ; 6       ;
;      - process_1~44                   ; 1                 ; 6       ;
;      - process_1~45                   ; 1                 ; 6       ;
;      - process_1~46                   ; 1                 ; 6       ;
;      - PIN_OUT_2_2~7                  ; 1                 ; 6       ;
;      - process_1~47                   ; 1                 ; 6       ;
;      - process_1~48                   ; 1                 ; 6       ;
;      - PIN_OUT_2_2~12                 ; 1                 ; 6       ;
;      - process_0~23                   ; 1                 ; 6       ;
;      - counter_for_21[26]~2           ; 1                 ; 6       ;
;      - counter_for_21[26]~3           ; 1                 ; 6       ;
;      - counter_for_21[18]~5           ; 1                 ; 6       ;
;      - counter_for_21~8               ; 1                 ; 6       ;
;      - counter_for_21~9               ; 1                 ; 6       ;
;      - counter_for_21~10              ; 1                 ; 6       ;
;      - counter_for_21~11              ; 1                 ; 6       ;
;      - counter_for_21~12              ; 1                 ; 6       ;
;      - counter_for_21~13              ; 1                 ; 6       ;
;      - counter_for_21~14              ; 1                 ; 6       ;
;      - counter_for_21~15              ; 1                 ; 6       ;
;      - counter_for_21~16              ; 1                 ; 6       ;
;      - counter_for_21~17              ; 1                 ; 6       ;
;      - counter_for_21~18              ; 1                 ; 6       ;
;      - counter_for_21~19              ; 1                 ; 6       ;
;      - counter_for_21~20              ; 1                 ; 6       ;
;      - counter_for_21~21              ; 1                 ; 6       ;
;      - counter_for_21~22              ; 1                 ; 6       ;
;      - counter_for_21~23              ; 1                 ; 6       ;
;      - counter_for_21~24              ; 1                 ; 6       ;
;      - counter_for_21~25              ; 1                 ; 6       ;
;      - counter_for_21~26              ; 1                 ; 6       ;
;      - counter_for_21~27              ; 1                 ; 6       ;
;      - PatternB_counter_for_21~4      ; 1                 ; 6       ;
;      - process_1~103                  ; 1                 ; 6       ;
;      - PatternB_counter_for_21[26]~5  ; 1                 ; 6       ;
;      - process_1~104                  ; 1                 ; 6       ;
;      - process_1~106                  ; 1                 ; 6       ;
;      - process_1~107                  ; 1                 ; 6       ;
;      - PatternB_counter_for_21[26]~7  ; 1                 ; 6       ;
;      - PatternB_counter_for_21~10     ; 1                 ; 6       ;
;      - PatternB_counter_for_21~11     ; 1                 ; 6       ;
;      - PatternB_counter_for_21~12     ; 1                 ; 6       ;
;      - PatternB_counter_for_21~13     ; 1                 ; 6       ;
;      - PatternB_counter_for_21~14     ; 1                 ; 6       ;
;      - PatternB_counter_for_21~15     ; 1                 ; 6       ;
;      - PatternB_counter_for_21~17     ; 1                 ; 6       ;
;      - PatternB_counter_for_21~19     ; 1                 ; 6       ;
;      - PatternB_counter_for_21~21     ; 1                 ; 6       ;
;      - PatternB_counter_for_21~23     ; 1                 ; 6       ;
;      - PatternB_counter_for_21~25     ; 1                 ; 6       ;
;      - PatternB_counter_for_21~27     ; 1                 ; 6       ;
;      - PatternB_counter_for_21~29     ; 1                 ; 6       ;
;      - PatternB_counter_for_21~31     ; 1                 ; 6       ;
;      - PatternB_counter_for_21~33     ; 1                 ; 6       ;
;      - PatternB_counter_for_21~36     ; 1                 ; 6       ;
;      - PatternB_counter_for_21~38     ; 1                 ; 6       ;
;      - PatternB_counter_for_21~40     ; 1                 ; 6       ;
;      - PatternB_counter_for_21~42     ; 1                 ; 6       ;
;      - PatternB_counter_for_21~44     ; 1                 ; 6       ;
;      - PatternB_counter_for_21~46     ; 1                 ; 6       ;
;      - PatternB_counter_for_21~48     ; 1                 ; 6       ;
;      - PatternB_counter_for_21~50     ; 1                 ; 6       ;
;      - PatternB_counter_for_21~52     ; 1                 ; 6       ;
;      - PatternB_counter_for_21~54     ; 1                 ; 6       ;
;      - PatternB_counter_for_21~56     ; 1                 ; 6       ;
;      - PatternB_counter_for_22[25]~6  ; 1                 ; 6       ;
;      - PatternB_counter_for_22~10     ; 1                 ; 6       ;
;      - PatternB_counter_for_22[26]~14 ; 1                 ; 6       ;
;      - PatternB_counter_for_22~15     ; 1                 ; 6       ;
;      - PatternB_counter_for_22~16     ; 1                 ; 6       ;
;      - PatternB_counter_for_22~17     ; 1                 ; 6       ;
;      - PatternB_counter_for_22~18     ; 1                 ; 6       ;
;      - PatternB_counter_for_22~20     ; 1                 ; 6       ;
;      - PatternB_counter_for_22~22     ; 1                 ; 6       ;
;      - PatternB_counter_for_22~24     ; 1                 ; 6       ;
;      - PatternB_counter_for_22~26     ; 1                 ; 6       ;
;      - PatternB_counter_for_22~28     ; 1                 ; 6       ;
;      - PatternB_counter_for_22~30     ; 1                 ; 6       ;
;      - PatternB_counter_for_22~32     ; 1                 ; 6       ;
;      - PatternB_counter_for_22~34     ; 1                 ; 6       ;
;      - PatternB_counter_for_22~36     ; 1                 ; 6       ;
;      - PatternB_counter_for_22~38     ; 1                 ; 6       ;
;      - PatternB_counter_for_22~41     ; 1                 ; 6       ;
;      - PatternB_counter_for_22~42     ; 1                 ; 6       ;
;      - PatternB_counter_for_22~44     ; 1                 ; 6       ;
;      - PatternB_counter_for_22~46     ; 1                 ; 6       ;
;      - PatternB_counter_for_22~48     ; 1                 ; 6       ;
;      - PatternB_counter_for_22~50     ; 1                 ; 6       ;
;      - PatternB_counter_for_22~52     ; 1                 ; 6       ;
;      - PatternB_counter_for_22~54     ; 1                 ; 6       ;
;      - PatternB_counter_for_22~56     ; 1                 ; 6       ;
;      - PatternB_counter_for_22~58     ; 1                 ; 6       ;
;      - PatternB_counter_for_22~60     ; 1                 ; 6       ;
;      - PatternB_counter_for_22~62     ; 1                 ; 6       ;
;      - counter_for_22[26]~0           ; 1                 ; 6       ;
;      - counter_for_22[11]~3           ; 1                 ; 6       ;
;      - counter_for_22[26]~6           ; 1                 ; 6       ;
;      - counter_for_22~9               ; 1                 ; 6       ;
;      - counter_for_22~11              ; 1                 ; 6       ;
;      - counter_for_22~13              ; 1                 ; 6       ;
;      - counter_for_22~15              ; 1                 ; 6       ;
;      - counter_for_22~17              ; 1                 ; 6       ;
;      - counter_for_22~19              ; 1                 ; 6       ;
;      - counter_for_22~21              ; 1                 ; 6       ;
;      - counter_for_22~23              ; 1                 ; 6       ;
;      - counter_for_22~25              ; 1                 ; 6       ;
;      - counter_for_22~27              ; 1                 ; 6       ;
;      - counter_for_22~29              ; 1                 ; 6       ;
;      - counter_for_22~31              ; 1                 ; 6       ;
;      - counter_for_22~33              ; 1                 ; 6       ;
;      - counter_for_22~35              ; 1                 ; 6       ;
;      - counter_for_22~37              ; 1                 ; 6       ;
;      - counter_for_22~39              ; 1                 ; 6       ;
;      - counter_for_22~41              ; 1                 ; 6       ;
;      - counter_for_22~43              ; 1                 ; 6       ;
;      - counter_for_22~45              ; 1                 ; 6       ;
;      - counter_for_22~48              ; 1                 ; 6       ;
;      - counter_for_22~49              ; 1                 ; 6       ;
;      - counter_for_22[22]~51          ; 1                 ; 6       ;
;      - counter_for_22[23]~53          ; 1                 ; 6       ;
;      - counter_for_22[24]~55          ; 1                 ; 6       ;
;      - counter_for_22[25]~57          ; 1                 ; 6       ;
;      - counter_for_22[21]~59          ; 1                 ; 6       ;
;      - n2_counter_2[0]~12             ; 1                 ; 6       ;
;      - PatternB_n2_counter_2[4]~9     ; 1                 ; 6       ;
;      - PatternB_n2_counter_2[4]~10    ; 1                 ; 6       ;
;      - PatternB_n2_counter_2[6]~11    ; 1                 ; 6       ;
;      - PatternB_n2_counter_2[6]~12    ; 1                 ; 6       ;
;      - out_2_pattern_A_avaiable~0     ; 1                 ; 6       ;
;      - n1_counter_2[4]~9              ; 1                 ; 6       ;
;      - n1_counter_2[0]~10             ; 1                 ; 6       ;
;      - out_2_pattern_B_avaiable~0     ; 1                 ; 6       ;
;      - PatternB_n1_counter_2[6]~25    ; 1                 ; 6       ;
;      - counter_for_D_time_2[25]~80    ; 1                 ; 6       ;
; PIN_IN_3                              ;                   ;         ;
;      - PIN_OUT_3_1~0                  ; 0                 ; 6       ;
;      - process_1~51                   ; 0                 ; 6       ;
;      - PIN_OUT_3_1~3                  ; 0                 ; 6       ;
;      - process_1~53                   ; 0                 ; 6       ;
;      - process_1~64                   ; 0                 ; 6       ;
;      - PIN_OUT_3_1~6                  ; 0                 ; 6       ;
;      - PIN_OUT_3_2~0                  ; 0                 ; 6       ;
;      - PIN_OUT_3_2~3                  ; 0                 ; 6       ;
;      - PIN_OUT_3_2~4                  ; 0                 ; 6       ;
;      - PIN_OUT_3_2~5                  ; 0                 ; 6       ;
;      - process_1~68                   ; 0                 ; 6       ;
;      - process_1~71                   ; 0                 ; 6       ;
;      - PIN_OUT_3_2~8                  ; 0                 ; 6       ;
;      - PIN_OUT_3_2~9                  ; 0                 ; 6       ;
;      - process_1~72                   ; 0                 ; 6       ;
;      - PIN_OUT_3_2~10                 ; 0                 ; 6       ;
;      - PIN_OUT_3_2~12                 ; 0                 ; 6       ;
;      - process_0~23                   ; 0                 ; 6       ;
;      - counter_for_31[26]~0           ; 0                 ; 6       ;
;      - counter_for_31[26]~1           ; 0                 ; 6       ;
;      - counter_for_31[5]~4            ; 0                 ; 6       ;
;      - counter_for_31~7               ; 0                 ; 6       ;
;      - counter_for_31~8               ; 0                 ; 6       ;
;      - counter_for_31~9               ; 0                 ; 6       ;
;      - counter_for_31~10              ; 0                 ; 6       ;
;      - counter_for_31~11              ; 0                 ; 6       ;
;      - counter_for_31~12              ; 0                 ; 6       ;
;      - counter_for_31~13              ; 0                 ; 6       ;
;      - counter_for_31~14              ; 0                 ; 6       ;
;      - counter_for_31~15              ; 0                 ; 6       ;
;      - counter_for_31~16              ; 0                 ; 6       ;
;      - counter_for_31~17              ; 0                 ; 6       ;
;      - counter_for_31~18              ; 0                 ; 6       ;
;      - counter_for_31~19              ; 0                 ; 6       ;
;      - counter_for_31~20              ; 0                 ; 6       ;
;      - counter_for_31~21              ; 0                 ; 6       ;
;      - counter_for_31~22              ; 0                 ; 6       ;
;      - counter_for_31~23              ; 0                 ; 6       ;
;      - counter_for_31~24              ; 0                 ; 6       ;
;      - counter_for_31~25              ; 0                 ; 6       ;
;      - counter_for_31~26              ; 0                 ; 6       ;
;      - PatternB_counter_for_31~2      ; 0                 ; 6       ;
;      - process_1~108                  ; 0                 ; 6       ;
;      - process_1~110                  ; 0                 ; 6       ;
;      - process_1~111                  ; 0                 ; 6       ;
;      - PatternB_counter_for_31[21]~4  ; 0                 ; 6       ;
;      - PatternB_counter_for_31[26]~7  ; 0                 ; 6       ;
;      - PatternB_counter_for_31~8      ; 0                 ; 6       ;
;      - PatternB_counter_for_31~9      ; 0                 ; 6       ;
;      - PatternB_counter_for_31~10     ; 0                 ; 6       ;
;      - PatternB_counter_for_31~11     ; 0                 ; 6       ;
;      - PatternB_counter_for_31~12     ; 0                 ; 6       ;
;      - PatternB_counter_for_31~13     ; 0                 ; 6       ;
;      - PatternB_counter_for_31~15     ; 0                 ; 6       ;
;      - PatternB_counter_for_31~17     ; 0                 ; 6       ;
;      - PatternB_counter_for_31~19     ; 0                 ; 6       ;
;      - PatternB_counter_for_31~21     ; 0                 ; 6       ;
;      - PatternB_counter_for_31~23     ; 0                 ; 6       ;
;      - PatternB_counter_for_31~25     ; 0                 ; 6       ;
;      - PatternB_counter_for_31~27     ; 0                 ; 6       ;
;      - PatternB_counter_for_31~29     ; 0                 ; 6       ;
;      - PatternB_counter_for_31~31     ; 0                 ; 6       ;
;      - PatternB_counter_for_31~34     ; 0                 ; 6       ;
;      - PatternB_counter_for_31~36     ; 0                 ; 6       ;
;      - PatternB_counter_for_31~38     ; 0                 ; 6       ;
;      - PatternB_counter_for_31~40     ; 0                 ; 6       ;
;      - PatternB_counter_for_31~42     ; 0                 ; 6       ;
;      - PatternB_counter_for_31~44     ; 0                 ; 6       ;
;      - PatternB_counter_for_31~46     ; 0                 ; 6       ;
;      - PatternB_counter_for_31~48     ; 0                 ; 6       ;
;      - PatternB_counter_for_31~50     ; 0                 ; 6       ;
;      - PatternB_counter_for_31~52     ; 0                 ; 6       ;
;      - PatternB_counter_for_31~54     ; 0                 ; 6       ;
;      - counter_for_32[17]~2           ; 0                 ; 6       ;
;      - counter_for_32~5               ; 0                 ; 6       ;
;      - process_1~112                  ; 0                 ; 6       ;
;      - process_1~113                  ; 0                 ; 6       ;
;      - counter_for_32~9               ; 0                 ; 6       ;
;      - counter_for_32~10              ; 0                 ; 6       ;
;      - counter_for_32~11              ; 0                 ; 6       ;
;      - counter_for_32~12              ; 0                 ; 6       ;
;      - counter_for_32~15              ; 0                 ; 6       ;
;      - counter_for_32~16              ; 0                 ; 6       ;
;      - counter_for_32~17              ; 0                 ; 6       ;
;      - counter_for_32~19              ; 0                 ; 6       ;
;      - counter_for_32~21              ; 0                 ; 6       ;
;      - counter_for_32~23              ; 0                 ; 6       ;
;      - counter_for_32~25              ; 0                 ; 6       ;
;      - counter_for_32~27              ; 0                 ; 6       ;
;      - counter_for_32~29              ; 0                 ; 6       ;
;      - counter_for_32~31              ; 0                 ; 6       ;
;      - counter_for_32~33              ; 0                 ; 6       ;
;      - counter_for_32~35              ; 0                 ; 6       ;
;      - counter_for_32~37              ; 0                 ; 6       ;
;      - counter_for_32~39              ; 0                 ; 6       ;
;      - counter_for_32~41              ; 0                 ; 6       ;
;      - counter_for_32~43              ; 0                 ; 6       ;
;      - counter_for_32~45              ; 0                 ; 6       ;
;      - counter_for_32~47              ; 0                 ; 6       ;
;      - counter_for_32~49              ; 0                 ; 6       ;
;      - counter_for_32~51              ; 0                 ; 6       ;
;      - counter_for_32~53              ; 0                 ; 6       ;
;      - counter_for_32~55              ; 0                 ; 6       ;
;      - counter_for_D_time_3~2         ; 0                 ; 6       ;
;      - counter_for_D_time_3~3         ; 0                 ; 6       ;
;      - counter_for_D_time_3~4         ; 0                 ; 6       ;
;      - counter_for_D_time_3~5         ; 0                 ; 6       ;
;      - counter_for_D_time_3~6         ; 0                 ; 6       ;
;      - counter_for_D_time_3~7         ; 0                 ; 6       ;
;      - counter_for_D_time_3~8         ; 0                 ; 6       ;
;      - counter_for_D_time_3~9         ; 0                 ; 6       ;
;      - counter_for_D_time_3~10        ; 0                 ; 6       ;
;      - counter_for_D_time_3~11        ; 0                 ; 6       ;
;      - counter_for_D_time_3~12        ; 0                 ; 6       ;
;      - counter_for_D_time_3~13        ; 0                 ; 6       ;
;      - counter_for_D_time_3~14        ; 0                 ; 6       ;
;      - counter_for_D_time_3~15        ; 0                 ; 6       ;
;      - counter_for_D_time_3~16        ; 0                 ; 6       ;
;      - counter_for_D_time_3~17        ; 0                 ; 6       ;
;      - counter_for_D_time_3~18        ; 0                 ; 6       ;
;      - counter_for_D_time_3~19        ; 0                 ; 6       ;
;      - counter_for_D_time_3~20        ; 0                 ; 6       ;
;      - counter_for_D_time_3~21        ; 0                 ; 6       ;
;      - counter_for_D_time_3~22        ; 0                 ; 6       ;
;      - counter_for_D_time_3~23        ; 0                 ; 6       ;
;      - counter_for_D_time_3~24        ; 0                 ; 6       ;
;      - counter_for_D_time_3~25        ; 0                 ; 6       ;
;      - counter_for_D_time_3~26        ; 0                 ; 6       ;
;      - counter_for_D_time_3~27        ; 0                 ; 6       ;
;      - n2_counter_3[0]~11             ; 0                 ; 6       ;
;      - PatternB_counter_for_32[26]~6  ; 0                 ; 6       ;
;      - PatternB_counter_for_32~10     ; 0                 ; 6       ;
;      - PatternB_counter_for_32[26]~11 ; 0                 ; 6       ;
;      - PatternB_counter_for_32~16     ; 0                 ; 6       ;
;      - PatternB_counter_for_32~17     ; 0                 ; 6       ;
;      - PatternB_counter_for_32~18     ; 0                 ; 6       ;
;      - PatternB_counter_for_32~20     ; 0                 ; 6       ;
;      - PatternB_counter_for_32~22     ; 0                 ; 6       ;
;      - PatternB_counter_for_32~24     ; 0                 ; 6       ;
;      - PatternB_counter_for_32~26     ; 0                 ; 6       ;
;      - PatternB_counter_for_32~28     ; 0                 ; 6       ;
;      - PatternB_counter_for_32~30     ; 0                 ; 6       ;
;      - PatternB_counter_for_32~32     ; 0                 ; 6       ;
;      - PatternB_counter_for_32~34     ; 0                 ; 6       ;
;      - PatternB_counter_for_32~36     ; 0                 ; 6       ;
;      - PatternB_counter_for_32~38     ; 0                 ; 6       ;
;      - PatternB_counter_for_32~40     ; 0                 ; 6       ;
;      - PatternB_counter_for_32~42     ; 0                 ; 6       ;
;      - PatternB_counter_for_32~44     ; 0                 ; 6       ;
;      - PatternB_counter_for_32~46     ; 0                 ; 6       ;
;      - PatternB_counter_for_32~48     ; 0                 ; 6       ;
;      - PatternB_counter_for_32~50     ; 0                 ; 6       ;
;      - PatternB_counter_for_32~52     ; 0                 ; 6       ;
;      - PatternB_counter_for_32~54     ; 0                 ; 6       ;
;      - PatternB_counter_for_32~56     ; 0                 ; 6       ;
;      - PatternB_counter_for_32~58     ; 0                 ; 6       ;
;      - PatternB_counter_for_32~61     ; 0                 ; 6       ;
;      - PatternB_counter_for_32~62     ; 0                 ; 6       ;
;      - PatternB_counter_for_32~64     ; 0                 ; 6       ;
;      - PatternB_n2_counter_3[1]~9     ; 0                 ; 6       ;
;      - PatternB_n2_counter_3[1]~10    ; 0                 ; 6       ;
;      - PatternB_n2_counter_3[6]~11    ; 0                 ; 6       ;
;      - PatternB_n2_counter_3[6]~12    ; 0                 ; 6       ;
;      - n1_counter_3[6]~9              ; 0                 ; 6       ;
;      - n1_counter_3[0]~10             ; 0                 ; 6       ;
;      - out_3_pattern_A_avaiable~0     ; 0                 ; 6       ;
;      - out_3_pattern_B_avaiable~0     ; 0                 ; 6       ;
;      - counter_for_D_time_3~28        ; 0                 ; 6       ;
;      - PatternB_n1_counter_3[6]~25    ; 0                 ; 6       ;
;      - counter_for_D_time_3[17]~29    ; 0                 ; 6       ;
; PIN_IN_4                              ;                   ;         ;
;      - process_1~65                   ; 0                 ; 6       ;
;      - process_1~69                   ; 0                 ; 6       ;
;      - PIN_OUT_4_1~0                  ; 0                 ; 6       ;
;      - process_1~75                   ; 0                 ; 6       ;
;      - PIN_OUT_4_1~3                  ; 0                 ; 6       ;
;      - process_1~77                   ; 0                 ; 6       ;
;      - process_1~87                   ; 0                 ; 6       ;
;      - PIN_OUT_4_1~6                  ; 0                 ; 6       ;
;      - process_1~90                   ; 0                 ; 6       ;
;      - process_1~91                   ; 0                 ; 6       ;
;      - process_1~92                   ; 0                 ; 6       ;
;      - n2_counter_4[5]~7              ; 0                 ; 6       ;
;      - PIN_OUT_4_2~8                  ; 0                 ; 6       ;
;      - process_1~96                   ; 0                 ; 6       ;
;      - process_1~97                   ; 0                 ; 6       ;
;      - PIN_OUT_4_2~12                 ; 0                 ; 6       ;
;      - process_0~23                   ; 0                 ; 6       ;
;      - counter_for_41[26]~2           ; 0                 ; 6       ;
;      - counter_for_41[26]~3           ; 0                 ; 6       ;
;      - counter_for_41[21]~5           ; 0                 ; 6       ;
;      - counter_for_41~8               ; 0                 ; 6       ;
;      - counter_for_41~9               ; 0                 ; 6       ;
;      - counter_for_41~10              ; 0                 ; 6       ;
;      - counter_for_41~11              ; 0                 ; 6       ;
;      - counter_for_41~12              ; 0                 ; 6       ;
;      - counter_for_41~13              ; 0                 ; 6       ;
;      - counter_for_41~14              ; 0                 ; 6       ;
;      - counter_for_41~15              ; 0                 ; 6       ;
;      - counter_for_41~16              ; 0                 ; 6       ;
;      - counter_for_41~17              ; 0                 ; 6       ;
;      - counter_for_41~18              ; 0                 ; 6       ;
;      - counter_for_41~19              ; 0                 ; 6       ;
;      - counter_for_41~20              ; 0                 ; 6       ;
;      - counter_for_41~21              ; 0                 ; 6       ;
;      - counter_for_41~22              ; 0                 ; 6       ;
;      - counter_for_41~23              ; 0                 ; 6       ;
;      - counter_for_41~24              ; 0                 ; 6       ;
;      - counter_for_41~25              ; 0                 ; 6       ;
;      - counter_for_41~26              ; 0                 ; 6       ;
;      - counter_for_41~27              ; 0                 ; 6       ;
;      - PatternB_counter_for_41~4      ; 0                 ; 6       ;
;      - process_1~114                  ; 0                 ; 6       ;
;      - process_1~115                  ; 0                 ; 6       ;
;      - PatternB_counter_for_41[23]~6  ; 0                 ; 6       ;
;      - process_1~116                  ; 0                 ; 6       ;
;      - PatternB_counter_for_41[26]~9  ; 0                 ; 6       ;
;      - PatternB_counter_for_41~10     ; 0                 ; 6       ;
;      - PatternB_counter_for_41~11     ; 0                 ; 6       ;
;      - PatternB_counter_for_41~12     ; 0                 ; 6       ;
;      - PatternB_counter_for_41~13     ; 0                 ; 6       ;
;      - PatternB_counter_for_41~14     ; 0                 ; 6       ;
;      - PatternB_counter_for_41~15     ; 0                 ; 6       ;
;      - PatternB_counter_for_41~17     ; 0                 ; 6       ;
;      - PatternB_counter_for_41~19     ; 0                 ; 6       ;
;      - PatternB_counter_for_41~21     ; 0                 ; 6       ;
;      - PatternB_counter_for_41~23     ; 0                 ; 6       ;
;      - PatternB_counter_for_41~25     ; 0                 ; 6       ;
;      - PatternB_counter_for_41~27     ; 0                 ; 6       ;
;      - PatternB_counter_for_41~29     ; 0                 ; 6       ;
;      - PatternB_counter_for_41~31     ; 0                 ; 6       ;
;      - PatternB_counter_for_41~33     ; 0                 ; 6       ;
;      - PatternB_counter_for_41~35     ; 0                 ; 6       ;
;      - PatternB_counter_for_41~37     ; 0                 ; 6       ;
;      - PatternB_counter_for_41~39     ; 0                 ; 6       ;
;      - PatternB_counter_for_41~41     ; 0                 ; 6       ;
;      - PatternB_counter_for_41~43     ; 0                 ; 6       ;
;      - PatternB_counter_for_41~45     ; 0                 ; 6       ;
;      - PatternB_counter_for_41~47     ; 0                 ; 6       ;
;      - PatternB_counter_for_41~49     ; 0                 ; 6       ;
;      - PatternB_counter_for_41~51     ; 0                 ; 6       ;
;      - PatternB_counter_for_41~53     ; 0                 ; 6       ;
;      - PatternB_counter_for_41~55     ; 0                 ; 6       ;
;      - PatternB_counter_for_42[24]~1  ; 0                 ; 6       ;
;      - PatternB_counter_for_42~5      ; 0                 ; 6       ;
;      - PatternB_counter_for_42[26]~10 ; 0                 ; 6       ;
;      - PatternB_counter_for_42~11     ; 0                 ; 6       ;
;      - PatternB_counter_for_42~13     ; 0                 ; 6       ;
;      - PatternB_counter_for_42~15     ; 0                 ; 6       ;
;      - PatternB_counter_for_42~17     ; 0                 ; 6       ;
;      - PatternB_counter_for_42~19     ; 0                 ; 6       ;
;      - PatternB_counter_for_42~21     ; 0                 ; 6       ;
;      - PatternB_counter_for_42~23     ; 0                 ; 6       ;
;      - PatternB_counter_for_42~25     ; 0                 ; 6       ;
;      - PatternB_counter_for_42~27     ; 0                 ; 6       ;
;      - PatternB_counter_for_42~29     ; 0                 ; 6       ;
;      - PatternB_counter_for_42~31     ; 0                 ; 6       ;
;      - PatternB_counter_for_42~33     ; 0                 ; 6       ;
;      - PatternB_counter_for_42~35     ; 0                 ; 6       ;
;      - PatternB_counter_for_42~37     ; 0                 ; 6       ;
;      - PatternB_counter_for_42~39     ; 0                 ; 6       ;
;      - PatternB_counter_for_42~41     ; 0                 ; 6       ;
;      - PatternB_counter_for_42~43     ; 0                 ; 6       ;
;      - PatternB_counter_for_42~45     ; 0                 ; 6       ;
;      - PatternB_counter_for_42~47     ; 0                 ; 6       ;
;      - PatternB_counter_for_42~49     ; 0                 ; 6       ;
;      - PatternB_counter_for_42~52     ; 0                 ; 6       ;
;      - PatternB_counter_for_42~53     ; 0                 ; 6       ;
;      - PatternB_counter_for_42~54     ; 0                 ; 6       ;
;      - PatternB_counter_for_42~55     ; 0                 ; 6       ;
;      - PatternB_counter_for_42~56     ; 0                 ; 6       ;
;      - PatternB_counter_for_42~57     ; 0                 ; 6       ;
;      - PatternB_n2_counter_4[4]~10    ; 0                 ; 6       ;
;      - PatternB_n2_counter_4[6]~14    ; 0                 ; 6       ;
;      - PatternB_n2_counter_4[4]~16    ; 0                 ; 6       ;
;      - counter_for_42[26]~0           ; 0                 ; 6       ;
;      - counter_for_42[5]~3            ; 0                 ; 6       ;
;      - counter_for_42[26]~6           ; 0                 ; 6       ;
;      - counter_for_42~9               ; 0                 ; 6       ;
;      - counter_for_42~11              ; 0                 ; 6       ;
;      - counter_for_42~13              ; 0                 ; 6       ;
;      - counter_for_42~15              ; 0                 ; 6       ;
;      - counter_for_42~17              ; 0                 ; 6       ;
;      - counter_for_42~19              ; 0                 ; 6       ;
;      - counter_for_42~21              ; 0                 ; 6       ;
;      - counter_for_42~23              ; 0                 ; 6       ;
;      - counter_for_42~25              ; 0                 ; 6       ;
;      - counter_for_42~27              ; 0                 ; 6       ;
;      - counter_for_42~29              ; 0                 ; 6       ;
;      - counter_for_42~31              ; 0                 ; 6       ;
;      - counter_for_42~33              ; 0                 ; 6       ;
;      - counter_for_42~35              ; 0                 ; 6       ;
;      - counter_for_42~37              ; 0                 ; 6       ;
;      - counter_for_42~39              ; 0                 ; 6       ;
;      - counter_for_42~41              ; 0                 ; 6       ;
;      - counter_for_42~43              ; 0                 ; 6       ;
;      - counter_for_42~45              ; 0                 ; 6       ;
;      - counter_for_42~48              ; 0                 ; 6       ;
;      - counter_for_42~49              ; 0                 ; 6       ;
;      - counter_for_42[22]~51          ; 0                 ; 6       ;
;      - counter_for_42[23]~53          ; 0                 ; 6       ;
;      - counter_for_42[24]~55          ; 0                 ; 6       ;
;      - counter_for_42[25]~57          ; 0                 ; 6       ;
;      - counter_for_42[21]~59          ; 0                 ; 6       ;
;      - n2_counter_4[0]~12             ; 0                 ; 6       ;
;      - out_4_pattern_A_avaiable~0     ; 0                 ; 6       ;
;      - n1_counter_4[0]~9              ; 0                 ; 6       ;
;      - n1_counter_4[0]~10             ; 0                 ; 6       ;
;      - out_4_pattern_B_avaiable~1     ; 0                 ; 6       ;
;      - process_1~118                  ; 0                 ; 6       ;
;      - PatternB_n1_counter_4[6]~25    ; 0                 ; 6       ;
;      - counter_for_D_time_4[25]~80    ; 0                 ; 6       ;
; i_CAN_RX_serial                       ;                   ;         ;
;      - r_RX_Data                      ; 0                 ; 6       ;
+---------------------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                         ;
+--------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                                       ; Location           ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Add1~13                                    ; LCCOMB_X14_Y10_N24 ; 6       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; C1_time[0]~83                              ; LCCOMB_X26_Y9_N26  ; 113     ; Clock enable ; no     ; --                   ; --               ; --                        ;
; PatternB_counter_for_11[26]~9              ; LCCOMB_X35_Y23_N26 ; 26      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; PatternB_counter_for_12[26]~19             ; LCCOMB_X35_Y11_N26 ; 27      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; PatternB_counter_for_21[26]~9              ; LCCOMB_X31_Y22_N18 ; 26      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; PatternB_counter_for_22[26]~14             ; LCCOMB_X29_Y13_N4  ; 27      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; PatternB_counter_for_31[26]~7              ; LCCOMB_X37_Y18_N22 ; 26      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; PatternB_counter_for_32[26]~15             ; LCCOMB_X32_Y9_N18  ; 27      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; PatternB_counter_for_41[26]~9              ; LCCOMB_X32_Y20_N8  ; 26      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; PatternB_counter_for_42[26]~10             ; LCCOMB_X32_Y8_N16  ; 27      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; PatternB_n1_counter_1[0]~11                ; LCCOMB_X32_Y21_N0  ; 7       ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; PatternB_n1_counter_1[6]~25                ; LCCOMB_X32_Y21_N22 ; 7       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; PatternB_n1_counter_2[5]~11                ; LCCOMB_X30_Y25_N4  ; 7       ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; PatternB_n1_counter_2[6]~25                ; LCCOMB_X30_Y25_N2  ; 7       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; PatternB_n1_counter_3[6]~11                ; LCCOMB_X29_Y18_N14 ; 7       ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; PatternB_n1_counter_3[6]~25                ; LCCOMB_X29_Y18_N12 ; 7       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; PatternB_n1_counter_4[5]~11                ; LCCOMB_X32_Y24_N30 ; 7       ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; PatternB_n1_counter_4[6]~25                ; LCCOMB_X32_Y24_N2  ; 7       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; PatternB_n2_counter_1[5]~10                ; LCCOMB_X37_Y9_N8   ; 7       ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; PatternB_n2_counter_1[6]~14                ; LCCOMB_X37_Y9_N0   ; 7       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; PatternB_n2_counter_2[4]~10                ; LCCOMB_X27_Y14_N0  ; 7       ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; PatternB_n2_counter_2[6]~14                ; LCCOMB_X27_Y14_N12 ; 7       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; PatternB_n2_counter_3[1]~10                ; LCCOMB_X31_Y12_N8  ; 7       ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; PatternB_n2_counter_3[6]~14                ; LCCOMB_X31_Y12_N0  ; 7       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; PatternB_n2_counter_4[4]~11                ; LCCOMB_X31_Y7_N14  ; 7       ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; PatternB_n2_counter_4[6]~17                ; LCCOMB_X31_Y7_N30  ; 7       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; clock_50mhz                                ; PIN_23             ; 1203    ; Clock        ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; counter_for_11[26]~34                      ; LCCOMB_X23_Y24_N30 ; 26      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; counter_for_12[26]~7                       ; LCCOMB_X22_Y10_N30 ; 33      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; counter_for_21[26]~34                      ; LCCOMB_X26_Y23_N4  ; 26      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; counter_for_22[26]~2                       ; LCCOMB_X26_Y16_N0  ; 33      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; counter_for_31[26]~2                       ; LCCOMB_X21_Y19_N14 ; 26      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; counter_for_32[26]~8                       ; LCCOMB_X17_Y12_N0  ; 26      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; counter_for_41[26]~34                      ; LCCOMB_X20_Y19_N26 ; 26      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; counter_for_42[26]~2                       ; LCCOMB_X17_Y7_N0   ; 33      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; counter_for_D_time_1[25]~80                ; LCCOMB_X21_Y9_N4   ; 26      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; counter_for_D_time_2[25]~80                ; LCCOMB_X19_Y17_N4  ; 26      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; counter_for_D_time_3[17]~29                ; LCCOMB_X20_Y6_N6   ; 26      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; counter_for_D_time_4[25]~80                ; LCCOMB_X17_Y6_N4   ; 26      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; counter_refresh_numerical_order_data[1]~27 ; LCCOMB_X14_Y8_N6   ; 27      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; data_17[7]~37                              ; LCCOMB_X26_Y9_N16  ; 64      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; data_17[7]~39                              ; LCCOMB_X26_Y9_N20  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; data_35[0]~1                               ; LCCOMB_X26_Y9_N14  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; n1_counter_1[0]~10                         ; LCCOMB_X23_Y24_N16 ; 7       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; n1_counter_1[6]~9                          ; LCCOMB_X23_Y24_N18 ; 7       ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; n1_counter_2[0]~10                         ; LCCOMB_X26_Y23_N22 ; 7       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; n1_counter_2[4]~9                          ; LCCOMB_X26_Y23_N24 ; 7       ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; n1_counter_3[0]~10                         ; LCCOMB_X24_Y19_N24 ; 7       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; n1_counter_3[6]~9                          ; LCCOMB_X24_Y19_N14 ; 7       ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; n1_counter_4[0]~10                         ; LCCOMB_X26_Y19_N28 ; 7       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; n1_counter_4[0]~9                          ; LCCOMB_X26_Y19_N10 ; 7       ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; n2_counter_1[0]~12                         ; LCCOMB_X23_Y8_N20  ; 7       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; n2_counter_1[6]~9                          ; LCCOMB_X23_Y8_N18  ; 7       ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; n2_counter_2[0]~12                         ; LCCOMB_X22_Y11_N22 ; 7       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; n2_counter_2[1]~10                         ; LCCOMB_X26_Y14_N2  ; 7       ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; n2_counter_3[0]~11                         ; LCCOMB_X19_Y11_N4  ; 7       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; n2_counter_3[1]~9                          ; LCCOMB_X19_Y11_N12 ; 7       ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; n2_counter_4[0]~12                         ; LCCOMB_X20_Y7_N4   ; 7       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; n2_counter_4[5]~10                         ; LCCOMB_X20_Y7_N2   ; 7       ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; numerical_order_receive_data[0]~1          ; LCCOMB_X14_Y8_N30  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; out_4_pattern_B_avaiable~0                 ; LCCOMB_X35_Y23_N14 ; 13      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; process_0~26                               ; LCCOMB_X29_Y5_N28  ; 7       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; process_0~33                               ; LCCOMB_X29_Y6_N18  ; 7       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; process_0~34                               ; LCCOMB_X28_Y5_N2   ; 7       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; process_0~36                               ; LCCOMB_X30_Y5_N20  ; 7       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; process_0~38                               ; LCCOMB_X28_Y5_N8   ; 7       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; process_0~39                               ; LCCOMB_X30_Y5_N6   ; 7       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; process_0~41                               ; LCCOMB_X30_Y8_N10  ; 7       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; process_0~42                               ; LCCOMB_X29_Y9_N28  ; 7       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; process_0~43                               ; LCCOMB_X30_Y5_N0   ; 7       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; process_0~44                               ; LCCOMB_X29_Y5_N8   ; 7       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; process_0~45                               ; LCCOMB_X26_Y6_N12  ; 7       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; process_0~46                               ; LCCOMB_X28_Y5_N22  ; 7       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; process_0~47                               ; LCCOMB_X26_Y6_N2   ; 7       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; process_0~50                               ; LCCOMB_X30_Y5_N18  ; 7       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; process_0~51                               ; LCCOMB_X30_Y8_N4   ; 7       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; process_0~52                               ; LCCOMB_X30_Y5_N4   ; 7       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; process_0~53                               ; LCCOMB_X30_Y8_N18  ; 7       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; process_0~54                               ; LCCOMB_X30_Y5_N26  ; 7       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; process_0~55                               ; LCCOMB_X30_Y5_N12  ; 7       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; process_0~56                               ; LCCOMB_X30_Y5_N30  ; 7       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; process_0~57                               ; LCCOMB_X30_Y5_N8   ; 7       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; process_0~58                               ; LCCOMB_X30_Y5_N14  ; 7       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; process_0~59                               ; LCCOMB_X30_Y5_N28  ; 7       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; process_0~60                               ; LCCOMB_X30_Y8_N12  ; 7       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; process_0~61                               ; LCCOMB_X29_Y5_N26  ; 7       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; process_0~62                               ; LCCOMB_X29_Y5_N4   ; 7       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; process_0~63                               ; LCCOMB_X29_Y5_N18  ; 7       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; process_0~64                               ; LCCOMB_X29_Y5_N20  ; 7       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; process_0~65                               ; LCCOMB_X29_Y5_N14  ; 7       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; process_0~66                               ; LCCOMB_X29_Y5_N0   ; 7       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; process_0~67                               ; LCCOMB_X29_Y5_N22  ; 7       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; process_0~68                               ; LCCOMB_X29_Y5_N16  ; 7       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; process_0~69                               ; LCCOMB_X29_Y5_N30  ; 7       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; process_1~18                               ; LCCOMB_X22_Y10_N8  ; 30      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; process_1~43                               ; LCCOMB_X26_Y14_N22 ; 29      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; process_1~96                               ; LCCOMB_X19_Y7_N4   ; 29      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; process_1~98                               ; LCCOMB_X26_Y20_N18 ; 22      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; r_Clk_Count[4]~2                           ; LCCOMB_X14_Y8_N16  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; receive_data_done                          ; FF_X26_Y9_N9       ; 37      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; received_SM_Main.state_RX_Data_Bits        ; FF_X14_Y8_N13      ; 15      ; Clock enable ; no     ; --                   ; --               ; --                        ;
+--------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                   ;
+-------------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name        ; Location ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; clock_50mhz ; PIN_23   ; 1203    ; 104                                  ; Global Clock         ; GCLK2            ; --                        ;
+-------------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                           ;
+---------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                            ; Fan-Out ;
+---------------------------------------------------------------------------------------------------------------------------------+---------+
; PIN_IN_3~input                                                                                                                  ; 170     ;
; PIN_IN_1~input                                                                                                                  ; 148     ;
; PIN_IN_4~input                                                                                                                  ; 141     ;
; PIN_IN_2~input                                                                                                                  ; 141     ;
; C1_time[0]~83                                                                                                                   ; 113     ;
; data_17[7]~37                                                                                                                   ; 64      ;
; r_RX_Data                                                                                                                       ; 56      ;
; select_pattern                                                                                                                  ; 56      ;
; r_RX_Byte[27]                                                                                                                   ; 44      ;
; r_RX_Byte[34]                                                                                                                   ; 44      ;
; r_RX_Byte[29]                                                                                                                   ; 43      ;
; r_RX_Byte[33]                                                                                                                   ; 43      ;
; r_RX_Byte[39]                                                                                                                   ; 43      ;
; r_RX_Byte[32]                                                                                                                   ; 42      ;
; r_RX_Byte[26]                                                                                                                   ; 42      ;
; r_RX_Byte[22]                                                                                                                   ; 40      ;
; r_RX_Byte[31]                                                                                                                   ; 40      ;
; r_RX_Byte[35]                                                                                                                   ; 40      ;
; r_RX_Byte[30]                                                                                                                   ; 39      ;
; r_RX_Byte[36]                                                                                                                   ; 39      ;
; r_RX_Byte[25]                                                                                                                   ; 38      ;
; r_RX_Byte[37]                                                                                                                   ; 38      ;
; r_RX_Byte[24]                                                                                                                   ; 37      ;
; r_RX_Byte[28]                                                                                                                   ; 37      ;
; receive_data_done                                                                                                               ; 37      ;
; r_RX_Byte[38]                                                                                                                   ; 36      ;
; r_RX_Byte[40]                                                                                                                   ; 36      ;
; r_RX_Byte[41]                                                                                                                   ; 36      ;
; number_data_received[0]                                                                                                         ; 36      ;
; number_data_received[1]                                                                                                         ; 35      ;
; number_data_received[2]                                                                                                         ; 35      ;
; number_data_received[3]                                                                                                         ; 35      ;
; number_data_received[4]                                                                                                         ; 35      ;
; number_data_received[6]                                                                                                         ; 35      ;
; number_data_received[5]                                                                                                         ; 35      ;
; r_RX_Byte[21]                                                                                                                   ; 35      ;
; counter_for_42[26]~2                                                                                                            ; 33      ;
; counter_for_22[26]~2                                                                                                            ; 33      ;
; counter_for_12[26]~7                                                                                                            ; 33      ;
; r_RX_Byte[23]                                                                                                                   ; 31      ;
; process_1~66                                                                                                                    ; 31      ;
; process_1~69                                                                                                                    ; 30      ;
; process_1~18                                                                                                                    ; 30      ;
; r_RX_Byte[42]                                                                                                                   ; 29      ;
; process_1~96                                                                                                                    ; 29      ;
; process_1~94                                                                                                                    ; 29      ;
; process_1~65                                                                                                                    ; 29      ;
; LessThan179~1                                                                                                                   ; 29      ;
; process_1~43                                                                                                                    ; 29      ;
; LessThan155~1                                                                                                                   ; 29      ;
; numerical_order_receive_data[4]                                                                                                 ; 28      ;
; process_1~88                                                                                                                    ; 28      ;
; counter_refresh_numerical_order_data[1]~27                                                                                      ; 27      ;
; counter_for_42[5]~5                                                                                                             ; 27      ;
; PatternB_counter_for_42[26]~10                                                                                                  ; 27      ;
; PatternB_counter_for_32[26]~15                                                                                                  ; 27      ;
; counter_for_32[17]~3                                                                                                            ; 27      ;
; counter_for_22[11]~5                                                                                                            ; 27      ;
; PatternB_counter_for_22[26]~14                                                                                                  ; 27      ;
; PatternB_counter_for_12[26]~19                                                                                                  ; 27      ;
; counter_for_12[13]~3                                                                                                            ; 27      ;
; LessThan165~1                                                                                                                   ; 27      ;
; LessThan141~1                                                                                                                   ; 27      ;
; counter_for_D_time_4[25]~80                                                                                                     ; 26      ;
; counter_for_41[26]~34                                                                                                           ; 26      ;
; counter_for_D_time_3[17]~29                                                                                                     ; 26      ;
; counter_for_D_time_2[25]~80                                                                                                     ; 26      ;
; counter_for_21[26]~34                                                                                                           ; 26      ;
; counter_for_D_time_1[25]~80                                                                                                     ; 26      ;
; counter_for_11[26]~34                                                                                                           ; 26      ;
; PatternB_counter_for_41[26]~9                                                                                                   ; 26      ;
; PatternB_counter_for_41[23]~3                                                                                                   ; 26      ;
; counter_for_32[26]~8                                                                                                            ; 26      ;
; PatternB_counter_for_31[26]~7                                                                                                   ; 26      ;
; PatternB_counter_for_31[21]~1                                                                                                   ; 26      ;
; counter_for_31[26]~2                                                                                                            ; 26      ;
; PatternB_counter_for_21[26]~9                                                                                                   ; 26      ;
; PatternB_counter_for_21[26]~3                                                                                                   ; 26      ;
; PatternB_counter_for_11[26]~9                                                                                                   ; 26      ;
; PatternB_counter_for_11[21]~3                                                                                                   ; 26      ;
; Equal145~1                                                                                                                      ; 24      ;
; Equal136~1                                                                                                                      ; 24      ;
; Equal132~1                                                                                                                      ; 24      ;
; Add41~0                                                                                                                         ; 24      ;
; Equal141~1                                                                                                                      ; 23      ;
; Add41~2                                                                                                                         ; 23      ;
; Equal143~1                                                                                                                      ; 22      ;
; Equal138~1                                                                                                                      ; 22      ;
; Equal134~1                                                                                                                      ; 22      ;
; Equal130~1                                                                                                                      ; 22      ;
; process_1~98                                                                                                                    ; 22      ;
; Add48~0                                                                                                                         ; 22      ;
; Add41~4                                                                                                                         ; 22      ;
; PatternB_counter_for_42~4                                                                                                       ; 21      ;
; PatternB_counter_for_32~19                                                                                                      ; 21      ;
; PatternB_counter_for_22~19                                                                                                      ; 21      ;
; PatternB_counter_for_12~10                                                                                                      ; 21      ;
; D_time[0]                                                                                                                       ; 21      ;
; Add48~2                                                                                                                         ; 21      ;
; counter_for_41[21]~4                                                                                                            ; 20      ;
; counter_for_31[5]~3                                                                                                             ; 20      ;
; counter_for_21[18]~4                                                                                                            ; 20      ;
; counter_for_11[16]~4                                                                                                            ; 20      ;
; B_time[0]                                                                                                                       ; 20      ;
; Add48~4                                                                                                                         ; 20      ;
; B1_time[0]                                                                                                                      ; 19      ;
; B_time[1]                                                                                                                       ; 19      ;
; Add47~0                                                                                                                         ; 19      ;
; Add19~0                                                                                                                         ; 19      ;
; B1_time[1]                                                                                                                      ; 18      ;
; B_time[2]                                                                                                                       ; 18      ;
; Add47~2                                                                                                                         ; 18      ;
; Add19~2                                                                                                                         ; 18      ;
; r_Bit_Index[5]                                                                                                                  ; 17      ;
; LessThan2~4                                                                                                                     ; 17      ;
; Equal14~11                                                                                                                      ; 17      ;
; numerical_order_receive_data[7]                                                                                                 ; 17      ;
; numerical_order_receive_data[5]                                                                                                 ; 17      ;
; B1_time[2]                                                                                                                      ; 17      ;
; Add47~4                                                                                                                         ; 17      ;
; Add19~4                                                                                                                         ; 17      ;
; r_Clk_Count[4]~2                                                                                                                ; 16      ;
; r_Clk_Count[4]~1                                                                                                                ; 16      ;
; r_Bit_Index[2]                                                                                                                  ; 16      ;
; r_Bit_Index[3]                                                                                                                  ; 16      ;
; r_Bit_Index[4]                                                                                                                  ; 16      ;
; numerical_order_receive_data[6]                                                                                                 ; 16      ;
; D_time[1]                                                                                                                       ; 16      ;
; lpm_mult:Mult20|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ngh:auto_generated|op_1~24 ; 16      ;
; lpm_mult:Mult20|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ngh:auto_generated|op_1~22 ; 16      ;
; lpm_mult:Mult20|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ngh:auto_generated|op_1~20 ; 16      ;
; lpm_mult:Mult20|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ngh:auto_generated|op_1~18 ; 16      ;
; lpm_mult:Mult20|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ngh:auto_generated|op_1~16 ; 16      ;
; lpm_mult:Mult20|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ngh:auto_generated|op_1~14 ; 16      ;
; lpm_mult:Mult20|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ngh:auto_generated|op_1~12 ; 16      ;
; lpm_mult:Mult20|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ngh:auto_generated|op_1~10 ; 16      ;
; lpm_mult:Mult20|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ngh:auto_generated|op_1~8  ; 16      ;
; lpm_mult:Mult20|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ngh:auto_generated|op_1~6  ; 16      ;
; lpm_mult:Mult20|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ngh:auto_generated|op_1~4  ; 16      ;
; lpm_mult:Mult20|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ngh:auto_generated|op_1~2  ; 16      ;
; lpm_mult:Mult20|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ngh:auto_generated|op_1~0  ; 16      ;
; lpm_mult:Mult20|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_jgh:auto_generated|op_1~6                       ; 16      ;
; lpm_mult:Mult20|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_jgh:auto_generated|op_1~4                       ; 16      ;
; lpm_mult:Mult20|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_jgh:auto_generated|op_1~2                       ; 16      ;
; lpm_mult:Mult20|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_jgh:auto_generated|op_1~0                       ; 16      ;
; lpm_mult:Mult14|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ngh:auto_generated|op_1~22 ; 16      ;
; lpm_mult:Mult14|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ngh:auto_generated|op_1~20 ; 16      ;
; lpm_mult:Mult14|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ngh:auto_generated|op_1~18 ; 16      ;
; lpm_mult:Mult14|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ngh:auto_generated|op_1~16 ; 16      ;
; lpm_mult:Mult14|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ngh:auto_generated|op_1~14 ; 16      ;
; lpm_mult:Mult14|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ngh:auto_generated|op_1~12 ; 16      ;
; lpm_mult:Mult14|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ngh:auto_generated|op_1~10 ; 16      ;
; lpm_mult:Mult14|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ngh:auto_generated|op_1~8  ; 16      ;
; lpm_mult:Mult14|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ngh:auto_generated|op_1~6  ; 16      ;
; lpm_mult:Mult14|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ngh:auto_generated|op_1~4  ; 16      ;
; lpm_mult:Mult14|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ngh:auto_generated|op_1~2  ; 16      ;
; lpm_mult:Mult14|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ngh:auto_generated|op_1~0  ; 16      ;
; lpm_mult:Mult14|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_jgh:auto_generated|op_1~6                       ; 16      ;
; lpm_mult:Mult14|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_jgh:auto_generated|op_1~4                       ; 16      ;
; lpm_mult:Mult14|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_jgh:auto_generated|op_1~2                       ; 16      ;
; lpm_mult:Mult14|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_jgh:auto_generated|op_1~0                       ; 16      ;
; received_SM_Main.state_RX_Data_Bits                                                                                             ; 15      ;
; PatternB_counter_for_12[26]                                                                                                     ; 15      ;
; D_time[2]                                                                                                                       ; 15      ;
; PatternB_counter_for_32[26]                                                                                                     ; 14      ;
; PatternB_counter_for_32[21]                                                                                                     ; 14      ;
; PatternB_counter_for_22[21]                                                                                                     ; 14      ;
; PatternB_counter_for_12[21]                                                                                                     ; 14      ;
; r_RX_Byte[1]~4                                                                                                                  ; 13      ;
; r_RX_Byte[2]~2                                                                                                                  ; 13      ;
; out_4_pattern_B_avaiable~0                                                                                                      ; 13      ;
; PatternB_counter_for_22[26]                                                                                                     ; 13      ;
; r_RX_Byte[4]~6                                                                                                                  ; 12      ;
; r_RX_Byte[3]~0                                                                                                                  ; 12      ;
; process_0~23                                                                                                                    ; 12      ;
; data_17[7]                                                                                                                      ; 12      ;
; PatternB_counter_for_42[26]                                                                                                     ; 12      ;
; PatternB_counter_for_42[1]                                                                                                      ; 12      ;
; PatternB_counter_for_42[2]                                                                                                      ; 12      ;
; PatternB_counter_for_42[3]                                                                                                      ; 12      ;
; PatternB_counter_for_42[4]                                                                                                      ; 12      ;
; PatternB_counter_for_42[5]                                                                                                      ; 12      ;
; PatternB_counter_for_42[6]                                                                                                      ; 12      ;
; PatternB_counter_for_42[7]                                                                                                      ; 12      ;
; PatternB_counter_for_42[8]                                                                                                      ; 12      ;
; PatternB_counter_for_42[9]                                                                                                      ; 12      ;
; PatternB_counter_for_42[10]                                                                                                     ; 12      ;
; PatternB_counter_for_42[11]                                                                                                     ; 12      ;
; PatternB_counter_for_42[12]                                                                                                     ; 12      ;
; PatternB_counter_for_42[13]                                                                                                     ; 12      ;
; PatternB_counter_for_42[14]                                                                                                     ; 12      ;
; PatternB_counter_for_42[15]                                                                                                     ; 12      ;
; PatternB_counter_for_42[16]                                                                                                     ; 12      ;
; PatternB_counter_for_42[17]                                                                                                     ; 12      ;
; PatternB_counter_for_42[18]                                                                                                     ; 12      ;
; PatternB_counter_for_42[19]                                                                                                     ; 12      ;
; PatternB_counter_for_42[21]                                                                                                     ; 12      ;
; PatternB_counter_for_32[1]                                                                                                      ; 12      ;
; PatternB_counter_for_32[5]                                                                                                      ; 12      ;
; PatternB_counter_for_32[3]                                                                                                      ; 12      ;
; PatternB_counter_for_32[2]                                                                                                      ; 12      ;
; PatternB_counter_for_32[4]                                                                                                      ; 12      ;
; PatternB_counter_for_32[9]                                                                                                      ; 12      ;
; PatternB_counter_for_32[8]                                                                                                      ; 12      ;
; PatternB_counter_for_32[7]                                                                                                      ; 12      ;
; PatternB_counter_for_32[6]                                                                                                      ; 12      ;
; PatternB_counter_for_32[13]                                                                                                     ; 12      ;
; PatternB_counter_for_32[12]                                                                                                     ; 12      ;
; PatternB_counter_for_32[11]                                                                                                     ; 12      ;
; PatternB_counter_for_32[10]                                                                                                     ; 12      ;
; PatternB_counter_for_32[17]                                                                                                     ; 12      ;
; PatternB_counter_for_32[16]                                                                                                     ; 12      ;
; PatternB_counter_for_32[15]                                                                                                     ; 12      ;
; PatternB_counter_for_32[14]                                                                                                     ; 12      ;
; PatternB_counter_for_32[20]                                                                                                     ; 12      ;
; PatternB_counter_for_32[19]                                                                                                     ; 12      ;
; PatternB_counter_for_32[18]                                                                                                     ; 12      ;
; PatternB_counter_for_22[19]                                                                                                     ; 12      ;
; PatternB_counter_for_22[20]                                                                                                     ; 12      ;
; PatternB_counter_for_22[17]                                                                                                     ; 12      ;
; PatternB_counter_for_22[18]                                                                                                     ; 12      ;
; PatternB_counter_for_22[15]                                                                                                     ; 12      ;
; PatternB_counter_for_22[16]                                                                                                     ; 12      ;
; PatternB_counter_for_22[13]                                                                                                     ; 12      ;
; PatternB_counter_for_22[14]                                                                                                     ; 12      ;
; PatternB_counter_for_22[11]                                                                                                     ; 12      ;
; PatternB_counter_for_22[12]                                                                                                     ; 12      ;
; PatternB_counter_for_22[9]                                                                                                      ; 12      ;
; PatternB_counter_for_22[10]                                                                                                     ; 12      ;
; PatternB_counter_for_22[7]                                                                                                      ; 12      ;
; PatternB_counter_for_22[8]                                                                                                      ; 12      ;
; PatternB_counter_for_22[5]                                                                                                      ; 12      ;
; PatternB_counter_for_22[6]                                                                                                      ; 12      ;
; PatternB_counter_for_22[2]                                                                                                      ; 12      ;
; PatternB_counter_for_22[3]                                                                                                      ; 12      ;
; PatternB_counter_for_22[4]                                                                                                      ; 12      ;
; PatternB_counter_for_22[1]                                                                                                      ; 12      ;
; lpm_mult:Mult20|multcore:mult_core|romout[0][4]~23                                                                              ; 12      ;
; PatternB_counter_for_12[1]                                                                                                      ; 12      ;
; PatternB_counter_for_12[2]                                                                                                      ; 12      ;
; PatternB_counter_for_12[3]                                                                                                      ; 12      ;
; PatternB_counter_for_12[4]                                                                                                      ; 12      ;
; PatternB_counter_for_12[5]                                                                                                      ; 12      ;
; PatternB_counter_for_12[6]                                                                                                      ; 12      ;
; PatternB_counter_for_12[7]                                                                                                      ; 12      ;
; PatternB_counter_for_12[8]                                                                                                      ; 12      ;
; PatternB_counter_for_12[9]                                                                                                      ; 12      ;
; PatternB_counter_for_12[10]                                                                                                     ; 12      ;
; PatternB_counter_for_12[11]                                                                                                     ; 12      ;
; PatternB_counter_for_12[12]                                                                                                     ; 12      ;
; PatternB_counter_for_12[13]                                                                                                     ; 12      ;
; PatternB_counter_for_12[14]                                                                                                     ; 12      ;
; PatternB_counter_for_12[15]                                                                                                     ; 12      ;
; PatternB_counter_for_12[16]                                                                                                     ; 12      ;
; PatternB_counter_for_12[17]                                                                                                     ; 12      ;
; PatternB_counter_for_12[18]                                                                                                     ; 12      ;
; PatternB_counter_for_12[19]                                                                                                     ; 12      ;
; PatternB_counter_for_12[20]                                                                                                     ; 12      ;
; lpm_mult:Mult14|multcore:mult_core|romout[0][4]~17                                                                              ; 12      ;
; B_time[3]                                                                                                                       ; 12      ;
; lpm_mult:Mult19|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ngh:auto_generated|op_1~24 ; 12      ;
; lpm_mult:Mult19|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ngh:auto_generated|op_1~22 ; 12      ;
; lpm_mult:Mult19|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ngh:auto_generated|op_1~20 ; 12      ;
; lpm_mult:Mult19|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ngh:auto_generated|op_1~18 ; 12      ;
; lpm_mult:Mult19|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ngh:auto_generated|op_1~16 ; 12      ;
; lpm_mult:Mult19|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ngh:auto_generated|op_1~14 ; 12      ;
; lpm_mult:Mult19|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ngh:auto_generated|op_1~12 ; 12      ;
; lpm_mult:Mult19|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ngh:auto_generated|op_1~10 ; 12      ;
; lpm_mult:Mult19|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ngh:auto_generated|op_1~8  ; 12      ;
; lpm_mult:Mult19|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ngh:auto_generated|op_1~6  ; 12      ;
; lpm_mult:Mult19|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ngh:auto_generated|op_1~4  ; 12      ;
; lpm_mult:Mult19|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ngh:auto_generated|op_1~2  ; 12      ;
; lpm_mult:Mult19|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ngh:auto_generated|op_1~0  ; 12      ;
; lpm_mult:Mult19|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_jgh:auto_generated|op_1~6                       ; 12      ;
; lpm_mult:Mult19|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_jgh:auto_generated|op_1~4                       ; 12      ;
; lpm_mult:Mult19|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_jgh:auto_generated|op_1~2                       ; 12      ;
; lpm_mult:Mult19|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_jgh:auto_generated|op_1~0                       ; 12      ;
; lpm_mult:Mult11|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ngh:auto_generated|op_1~22 ; 12      ;
; lpm_mult:Mult11|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ngh:auto_generated|op_1~20 ; 12      ;
; lpm_mult:Mult11|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ngh:auto_generated|op_1~18 ; 12      ;
; lpm_mult:Mult11|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ngh:auto_generated|op_1~16 ; 12      ;
; lpm_mult:Mult11|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ngh:auto_generated|op_1~14 ; 12      ;
; lpm_mult:Mult11|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ngh:auto_generated|op_1~12 ; 12      ;
; lpm_mult:Mult11|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ngh:auto_generated|op_1~10 ; 12      ;
; lpm_mult:Mult11|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ngh:auto_generated|op_1~8  ; 12      ;
; lpm_mult:Mult11|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ngh:auto_generated|op_1~6  ; 12      ;
; lpm_mult:Mult11|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ngh:auto_generated|op_1~4  ; 12      ;
; lpm_mult:Mult11|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ngh:auto_generated|op_1~2  ; 12      ;
; lpm_mult:Mult11|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ngh:auto_generated|op_1~0  ; 12      ;
; lpm_mult:Mult11|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_jgh:auto_generated|op_1~6                       ; 12      ;
; lpm_mult:Mult11|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_jgh:auto_generated|op_1~4                       ; 12      ;
; lpm_mult:Mult11|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_jgh:auto_generated|op_1~2                       ; 12      ;
; lpm_mult:Mult11|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_jgh:auto_generated|op_1~0                       ; 12      ;
; lpm_mult:Mult13|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ngh:auto_generated|op_1~20 ; 12      ;
; lpm_mult:Mult13|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ngh:auto_generated|op_1~18 ; 12      ;
; lpm_mult:Mult13|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ngh:auto_generated|op_1~16 ; 12      ;
; lpm_mult:Mult13|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ngh:auto_generated|op_1~14 ; 12      ;
; lpm_mult:Mult13|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ngh:auto_generated|op_1~12 ; 12      ;
; lpm_mult:Mult13|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ngh:auto_generated|op_1~10 ; 12      ;
; lpm_mult:Mult13|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ngh:auto_generated|op_1~8  ; 12      ;
; lpm_mult:Mult13|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ngh:auto_generated|op_1~6  ; 12      ;
; lpm_mult:Mult13|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ngh:auto_generated|op_1~4  ; 12      ;
; lpm_mult:Mult13|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ngh:auto_generated|op_1~2  ; 12      ;
; lpm_mult:Mult13|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ngh:auto_generated|op_1~0  ; 12      ;
; lpm_mult:Mult13|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_jgh:auto_generated|op_1~6                       ; 12      ;
; lpm_mult:Mult13|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_jgh:auto_generated|op_1~4                       ; 12      ;
; lpm_mult:Mult13|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_jgh:auto_generated|op_1~2                       ; 12      ;
; lpm_mult:Mult13|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_jgh:auto_generated|op_1~0                       ; 12      ;
; Add41~6                                                                                                                         ; 12      ;
; lpm_mult:Mult8|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ngh:auto_generated|op_1~20  ; 12      ;
; lpm_mult:Mult8|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ngh:auto_generated|op_1~18  ; 12      ;
; lpm_mult:Mult8|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ngh:auto_generated|op_1~16  ; 12      ;
; lpm_mult:Mult8|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ngh:auto_generated|op_1~14  ; 12      ;
; lpm_mult:Mult8|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ngh:auto_generated|op_1~12  ; 12      ;
; lpm_mult:Mult8|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ngh:auto_generated|op_1~10  ; 12      ;
; lpm_mult:Mult8|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ngh:auto_generated|op_1~8   ; 12      ;
; lpm_mult:Mult8|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ngh:auto_generated|op_1~6   ; 12      ;
; lpm_mult:Mult8|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ngh:auto_generated|op_1~4   ; 12      ;
; lpm_mult:Mult8|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ngh:auto_generated|op_1~2   ; 12      ;
; lpm_mult:Mult8|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ngh:auto_generated|op_1~0   ; 12      ;
; lpm_mult:Mult8|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_jgh:auto_generated|op_1~6                        ; 12      ;
; lpm_mult:Mult8|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_jgh:auto_generated|op_1~4                        ; 12      ;
; lpm_mult:Mult8|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_jgh:auto_generated|op_1~2                        ; 12      ;
; lpm_mult:Mult8|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_jgh:auto_generated|op_1~0                        ; 12      ;
; r_RX_Byte[43]                                                                                                                   ; 11      ;
; numerical_order_receive_data[1]                                                                                                 ; 11      ;
; numerical_order_receive_data[0]                                                                                                 ; 11      ;
; numerical_order_receive_data[3]                                                                                                 ; 11      ;
; PatternB_counter_for_42[20]                                                                                                     ; 11      ;
; D1_time[0]                                                                                                                      ; 11      ;
; B1_time[3]                                                                                                                      ; 11      ;
; Add47~6                                                                                                                         ; 11      ;
; Add19~6                                                                                                                         ; 11      ;
; Add43~0                                                                                                                         ; 11      ;
; Add42~0                                                                                                                         ; 11      ;
; C1_time[0]~82                                                                                                                   ; 10      ;
; numerical_order_receive_data[2]                                                                                                 ; 10      ;
; counter_for_42[26]                                                                                                              ; 10      ;
; PatternB_counter_for_41[0]                                                                                                      ; 10      ;
; PatternB_counter_for_41[19]                                                                                                     ; 10      ;
; PatternB_counter_for_41[18]                                                                                                     ; 10      ;
; PatternB_counter_for_41[17]                                                                                                     ; 10      ;
; PatternB_counter_for_41[16]                                                                                                     ; 10      ;
; PatternB_counter_for_41[15]                                                                                                     ; 10      ;
; PatternB_counter_for_41[14]                                                                                                     ; 10      ;
; PatternB_counter_for_41[13]                                                                                                     ; 10      ;
; PatternB_counter_for_41[12]                                                                                                     ; 10      ;
; PatternB_counter_for_41[11]                                                                                                     ; 10      ;
; PatternB_counter_for_41[10]                                                                                                     ; 10      ;
; PatternB_counter_for_41[9]                                                                                                      ; 10      ;
; PatternB_counter_for_41[8]                                                                                                      ; 10      ;
; PatternB_counter_for_41[7]                                                                                                      ; 10      ;
; PatternB_counter_for_41[6]                                                                                                      ; 10      ;
; PatternB_counter_for_41[5]                                                                                                      ; 10      ;
; PatternB_counter_for_41[3]                                                                                                      ; 10      ;
; PatternB_counter_for_41[2]                                                                                                      ; 10      ;
; PatternB_counter_for_41[1]                                                                                                      ; 10      ;
; PatternB_counter_for_41[4]                                                                                                      ; 10      ;
; PatternB_counter_for_32[0]                                                                                                      ; 10      ;
; counter_for_32[26]                                                                                                              ; 10      ;
; PatternB_counter_for_31[18]                                                                                                     ; 10      ;
; PatternB_counter_for_31[17]                                                                                                     ; 10      ;
; PatternB_counter_for_31[16]                                                                                                     ; 10      ;
; PatternB_counter_for_31[15]                                                                                                     ; 10      ;
; PatternB_counter_for_31[14]                                                                                                     ; 10      ;
; PatternB_counter_for_31[13]                                                                                                     ; 10      ;
; PatternB_counter_for_31[12]                                                                                                     ; 10      ;
; PatternB_counter_for_31[11]                                                                                                     ; 10      ;
; PatternB_counter_for_31[20]                                                                                                     ; 10      ;
; PatternB_counter_for_31[19]                                                                                                     ; 10      ;
; PatternB_counter_for_31[10]                                                                                                     ; 10      ;
; PatternB_counter_for_31[9]                                                                                                      ; 10      ;
; PatternB_counter_for_31[8]                                                                                                      ; 10      ;
; PatternB_counter_for_31[7]                                                                                                      ; 10      ;
; PatternB_counter_for_31[6]                                                                                                      ; 10      ;
; PatternB_counter_for_31[5]                                                                                                      ; 10      ;
; PatternB_counter_for_31[3]                                                                                                      ; 10      ;
; PatternB_counter_for_31[2]                                                                                                      ; 10      ;
; PatternB_counter_for_31[1]                                                                                                      ; 10      ;
; PatternB_counter_for_31[4]                                                                                                      ; 10      ;
; counter_for_22[26]                                                                                                              ; 10      ;
; PatternB_counter_for_22[0]                                                                                                      ; 10      ;
; PatternB_counter_for_21[18]                                                                                                     ; 10      ;
; PatternB_counter_for_21[17]                                                                                                     ; 10      ;
; PatternB_counter_for_21[16]                                                                                                     ; 10      ;
; PatternB_counter_for_21[15]                                                                                                     ; 10      ;
; PatternB_counter_for_21[14]                                                                                                     ; 10      ;
; PatternB_counter_for_21[13]                                                                                                     ; 10      ;
; PatternB_counter_for_21[12]                                                                                                     ; 10      ;
; PatternB_counter_for_21[11]                                                                                                     ; 10      ;
; PatternB_counter_for_21[20]                                                                                                     ; 10      ;
; PatternB_counter_for_21[19]                                                                                                     ; 10      ;
; PatternB_counter_for_21[10]                                                                                                     ; 10      ;
; PatternB_counter_for_21[9]                                                                                                      ; 10      ;
; PatternB_counter_for_21[8]                                                                                                      ; 10      ;
; PatternB_counter_for_21[7]                                                                                                      ; 10      ;
; PatternB_counter_for_21[6]                                                                                                      ; 10      ;
; PatternB_counter_for_21[5]                                                                                                      ; 10      ;
; PatternB_counter_for_21[3]                                                                                                      ; 10      ;
; PatternB_counter_for_21[2]                                                                                                      ; 10      ;
; PatternB_counter_for_21[1]                                                                                                      ; 10      ;
; PatternB_counter_for_21[4]                                                                                                      ; 10      ;
; PatternB_counter_for_12[0]                                                                                                      ; 10      ;
; D1_time[1]                                                                                                                      ; 10      ;
; PatternB_counter_for_11[18]                                                                                                     ; 10      ;
; PatternB_counter_for_11[17]                                                                                                     ; 10      ;
; PatternB_counter_for_11[16]                                                                                                     ; 10      ;
; PatternB_counter_for_11[15]                                                                                                     ; 10      ;
; PatternB_counter_for_11[14]                                                                                                     ; 10      ;
; PatternB_counter_for_11[13]                                                                                                     ; 10      ;
; PatternB_counter_for_11[12]                                                                                                     ; 10      ;
; PatternB_counter_for_11[11]                                                                                                     ; 10      ;
; PatternB_counter_for_11[19]                                                                                                     ; 10      ;
; PatternB_counter_for_11[20]                                                                                                     ; 10      ;
; PatternB_counter_for_11[10]                                                                                                     ; 10      ;
; PatternB_counter_for_11[9]                                                                                                      ; 10      ;
; PatternB_counter_for_11[8]                                                                                                      ; 10      ;
; PatternB_counter_for_11[7]                                                                                                      ; 10      ;
; PatternB_counter_for_11[6]                                                                                                      ; 10      ;
; PatternB_counter_for_11[5]                                                                                                      ; 10      ;
; PatternB_counter_for_11[3]                                                                                                      ; 10      ;
; PatternB_counter_for_11[2]                                                                                                      ; 10      ;
; PatternB_counter_for_11[1]                                                                                                      ; 10      ;
; PatternB_counter_for_11[4]                                                                                                      ; 10      ;
; Add48~6                                                                                                                         ; 10      ;
; Add45~0                                                                                                                         ; 10      ;
; Add20~0                                                                                                                         ; 10      ;
; lpm_mult:Mult10|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ngh:auto_generated|op_1~20 ; 10      ;
; lpm_mult:Mult10|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ngh:auto_generated|op_1~18 ; 10      ;
; lpm_mult:Mult10|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ngh:auto_generated|op_1~16 ; 10      ;
; lpm_mult:Mult10|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ngh:auto_generated|op_1~14 ; 10      ;
; lpm_mult:Mult10|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ngh:auto_generated|op_1~12 ; 10      ;
; lpm_mult:Mult10|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ngh:auto_generated|op_1~10 ; 10      ;
; lpm_mult:Mult10|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ngh:auto_generated|op_1~8  ; 10      ;
; lpm_mult:Mult10|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ngh:auto_generated|op_1~6  ; 10      ;
; lpm_mult:Mult10|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ngh:auto_generated|op_1~4  ; 10      ;
; lpm_mult:Mult10|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ngh:auto_generated|op_1~2  ; 10      ;
; lpm_mult:Mult10|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ngh:auto_generated|op_1~0  ; 10      ;
; lpm_mult:Mult10|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_jgh:auto_generated|op_1~6                       ; 10      ;
; lpm_mult:Mult10|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_jgh:auto_generated|op_1~4                       ; 10      ;
; lpm_mult:Mult10|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_jgh:auto_generated|op_1~2                       ; 10      ;
; lpm_mult:Mult10|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_jgh:auto_generated|op_1~0                       ; 10      ;
; Add43~2                                                                                                                         ; 10      ;
; Add42~2                                                                                                                         ; 10      ;
; Add14~0                                                                                                                         ; 10      ;
; data_7[4]                                                                                                                       ; 9       ;
; data_16[4]                                                                                                                      ; 9       ;
; data_7[0]                                                                                                                       ; 9       ;
; data_16[0]                                                                                                                      ; 9       ;
; data_5[4]                                                                                                                       ; 9       ;
; data_14[4]                                                                                                                      ; 9       ;
; data_5[0]                                                                                                                       ; 9       ;
; data_14[0]                                                                                                                      ; 9       ;
; data_12[4]                                                                                                                      ; 9       ;
; data_12[0]                                                                                                                      ; 9       ;
; data_11[0]                                                                                                                      ; 9       ;
; data_9[4]                                                                                                                       ; 9       ;
; data_9[0]                                                                                                                       ; 9       ;
; data_3[0]                                                                                                                       ; 9       ;
; data_3[4]                                                                                                                       ; 9       ;
; PatternB_counter_for_42[0]                                                                                                      ; 9       ;
; PatternB_counter_for_41[20]                                                                                                     ; 9       ;
; PatternB_counter_for_41[25]                                                                                                     ; 9       ;
; PatternB_counter_for_31[0]                                                                                                      ; 9       ;
; PatternB_counter_for_31[25]                                                                                                     ; 9       ;
; PatternB_counter_for_21[0]                                                                                                      ; 9       ;
; PatternB_counter_for_21[25]                                                                                                     ; 9       ;
; lpm_mult:Mult10|multcore:mult_core|romout[0][4]~18                                                                              ; 9       ;
; PatternB_counter_for_11[0]                                                                                                      ; 9       ;
; PatternB_counter_for_11[25]                                                                                                     ; 9       ;
; B_time[4]                                                                                                                       ; 9       ;
; B_time[8]                                                                                                                       ; 9       ;
; Add45~2                                                                                                                         ; 9       ;
; D1_time[2]                                                                                                                      ; 9       ;
; Add20~2                                                                                                                         ; 9       ;
; Add43~4                                                                                                                         ; 9       ;
; Add42~4                                                                                                                         ; 9       ;
; Add41~24                                                                                                                        ; 9       ;
; Add41~16                                                                                                                        ; 9       ;
; Add41~8                                                                                                                         ; 9       ;
; Add14~2                                                                                                                         ; 9       ;
; data_35[0]~1                                                                                                                    ; 8       ;
; process_0~35                                                                                                                    ; 8       ;
; process_0~32                                                                                                                    ; 8       ;
; data_17[7]~39                                                                                                                   ; 8       ;
; numerical_order_receive_data[0]~1                                                                                               ; 8       ;
; numerical_order_receive_data[0]~0                                                                                               ; 8       ;
; data_7[5]                                                                                                                       ; 8       ;
; data_16[5]                                                                                                                      ; 8       ;
; data_7[3]                                                                                                                       ; 8       ;
; data_16[3]                                                                                                                      ; 8       ;
; data_7[1]                                                                                                                       ; 8       ;
; data_16[1]                                                                                                                      ; 8       ;
; data_5[5]                                                                                                                       ; 8       ;
; data_14[5]                                                                                                                      ; 8       ;
; data_5[3]                                                                                                                       ; 8       ;
; data_14[3]                                                                                                                      ; 8       ;
; data_5[1]                                                                                                                       ; 8       ;
; data_14[1]                                                                                                                      ; 8       ;
; data_12[5]                                                                                                                      ; 8       ;
; data_12[3]                                                                                                                      ; 8       ;
; data_12[1]                                                                                                                      ; 8       ;
; data_11[1]                                                                                                                      ; 8       ;
; data_9[5]                                                                                                                       ; 8       ;
; data_9[3]                                                                                                                       ; 8       ;
; data_9[1]                                                                                                                       ; 8       ;
; data_3[1]                                                                                                                       ; 8       ;
; data_3[3]                                                                                                                       ; 8       ;
; data_3[5]                                                                                                                       ; 8       ;
; PatternB_counter_for_41[26]                                                                                                     ; 8       ;
; Equal157~15                                                                                                                     ; 8       ;
; PatternB_counter_for_32[25]                                                                                                     ; 8       ;
; counter_for_32[19]                                                                                                              ; 8       ;
; counter_for_32[17]                                                                                                              ; 8       ;
; counter_for_32[18]                                                                                                              ; 8       ;
; counter_for_32[15]                                                                                                              ; 8       ;
; counter_for_32[16]                                                                                                              ; 8       ;
; counter_for_32[13]                                                                                                              ; 8       ;
; counter_for_32[14]                                                                                                              ; 8       ;
; counter_for_32[11]                                                                                                              ; 8       ;
; counter_for_32[12]                                                                                                              ; 8       ;
; counter_for_32[9]                                                                                                               ; 8       ;
; counter_for_32[10]                                                                                                              ; 8       ;
; counter_for_32[7]                                                                                                               ; 8       ;
; counter_for_32[8]                                                                                                               ; 8       ;
; counter_for_32[5]                                                                                                               ; 8       ;
; counter_for_32[6]                                                                                                               ; 8       ;
; counter_for_32[3]                                                                                                               ; 8       ;
; counter_for_32[2]                                                                                                               ; 8       ;
; counter_for_32[4]                                                                                                               ; 8       ;
; counter_for_32[1]                                                                                                               ; 8       ;
; PatternB_counter_for_31[26]                                                                                                     ; 8       ;
; Equal153~14                                                                                                                     ; 8       ;
; PatternB_counter_for_22[25]                                                                                                     ; 8       ;
; PatternB_counter_for_21[26]                                                                                                     ; 8       ;
; Equal149~15                                                                                                                     ; 8       ;
; lpm_mult:Mult19|multcore:mult_core|romout[0][4]~20                                                                              ; 8       ;
; lpm_mult:Mult11|multcore:mult_core|romout[0][4]~17                                                                              ; 8       ;
; counter_for_12[26]                                                                                                              ; 8       ;
; D_time[3]                                                                                                                       ; 8       ;
; D_time[4]                                                                                                                       ; 8       ;
; D_time[8]                                                                                                                       ; 8       ;
; lpm_mult:Mult13|multcore:mult_core|romout[0][4]~18                                                                              ; 8       ;
; B1_time[8]                                                                                                                      ; 8       ;
; B1_time[4]                                                                                                                      ; 8       ;
; PatternB_counter_for_11[26]                                                                                                     ; 8       ;
; lpm_mult:Mult8|multcore:mult_core|romout[0][4]~18                                                                               ; 8       ;
; B_time[5]                                                                                                                       ; 8       ;
; B_time[7]                                                                                                                       ; 8       ;
; B_time[9]                                                                                                                       ; 8       ;
; B_time[11]                                                                                                                      ; 8       ;
; Add47~24                                                                                                                        ; 8       ;
; Add47~16                                                                                                                        ; 8       ;
; Add47~8                                                                                                                         ; 8       ;
; Add45~4                                                                                                                         ; 8       ;
; D1_time[4]                                                                                                                      ; 8       ;
; D1_time[8]                                                                                                                      ; 8       ;
; Add20~4                                                                                                                         ; 8       ;
; Add19~24                                                                                                                        ; 8       ;
; Add19~16                                                                                                                        ; 8       ;
; Add19~8                                                                                                                         ; 8       ;
; Add43~24                                                                                                                        ; 8       ;
; Add43~16                                                                                                                        ; 8       ;
; Add43~8                                                                                                                         ; 8       ;
; Add42~24                                                                                                                        ; 8       ;
; Add42~16                                                                                                                        ; 8       ;
; Add42~8                                                                                                                         ; 8       ;
; Add41~26                                                                                                                        ; 8       ;
; Add41~22                                                                                                                        ; 8       ;
; Add41~18                                                                                                                        ; 8       ;
; Add41~14                                                                                                                        ; 8       ;
; Add41~10                                                                                                                        ; 8       ;
; Add14~4                                                                                                                         ; 8       ;
; process_0~69                                                                                                                    ; 7       ;
; process_0~68                                                                                                                    ; 7       ;
; process_0~67                                                                                                                    ; 7       ;
; process_0~66                                                                                                                    ; 7       ;
; process_0~65                                                                                                                    ; 7       ;
; process_0~64                                                                                                                    ; 7       ;
; process_0~63                                                                                                                    ; 7       ;
; process_0~62                                                                                                                    ; 7       ;
; process_0~61                                                                                                                    ; 7       ;
; PatternB_n1_counter_4[6]~25                                                                                                     ; 7       ;
; PatternB_n1_counter_3[6]~25                                                                                                     ; 7       ;
; PatternB_n1_counter_2[6]~25                                                                                                     ; 7       ;
; PatternB_n1_counter_1[6]~25                                                                                                     ; 7       ;
; LessThan1~1                                                                                                                     ; 7       ;
; r_Bit_Index[1]                                                                                                                  ; 7       ;
; n1_counter_4[0]~10                                                                                                              ; 7       ;
; n1_counter_4[0]~9                                                                                                               ; 7       ;
; n1_counter_3[0]~10                                                                                                              ; 7       ;
; n1_counter_3[6]~9                                                                                                               ; 7       ;
; n1_counter_2[0]~10                                                                                                              ; 7       ;
; n1_counter_2[4]~9                                                                                                               ; 7       ;
; process_0~60                                                                                                                    ; 7       ;
; process_0~59                                                                                                                    ; 7       ;
; process_0~58                                                                                                                    ; 7       ;
; process_0~57                                                                                                                    ; 7       ;
; process_0~56                                                                                                                    ; 7       ;
; process_0~55                                                                                                                    ; 7       ;
; process_0~54                                                                                                                    ; 7       ;
; process_0~53                                                                                                                    ; 7       ;
; process_0~52                                                                                                                    ; 7       ;
; process_0~51                                                                                                                    ; 7       ;
; process_0~50                                                                                                                    ; 7       ;
; process_0~47                                                                                                                    ; 7       ;
; process_0~46                                                                                                                    ; 7       ;
; process_0~45                                                                                                                    ; 7       ;
; process_0~44                                                                                                                    ; 7       ;
; process_0~43                                                                                                                    ; 7       ;
; process_0~42                                                                                                                    ; 7       ;
; process_0~41                                                                                                                    ; 7       ;
; process_0~39                                                                                                                    ; 7       ;
; process_0~38                                                                                                                    ; 7       ;
; process_0~36                                                                                                                    ; 7       ;
; process_0~34                                                                                                                    ; 7       ;
; process_0~33                                                                                                                    ; 7       ;
; process_0~30                                                                                                                    ; 7       ;
; process_0~27                                                                                                                    ; 7       ;
; process_0~26                                                                                                                    ; 7       ;
; n1_counter_1[0]~10                                                                                                              ; 7       ;
; n1_counter_1[6]~9                                                                                                               ; 7       ;
; Equal32~0                                                                                                                       ; 7       ;
; Equal28~0                                                                                                                       ; 7       ;
; Equal8~0                                                                                                                        ; 7       ;
; Equal0~7                                                                                                                        ; 7       ;
; Equal17~0                                                                                                                       ; 7       ;
; Equal5~0                                                                                                                        ; 7       ;
; n2_counter_4[0]~12                                                                                                              ; 7       ;
; n2_counter_4[5]~10                                                                                                              ; 7       ;
; PatternB_n2_counter_4[6]~17                                                                                                     ; 7       ;
; PatternB_n2_counter_4[4]~11                                                                                                     ; 7       ;
; PatternB_n1_counter_4[5]~11                                                                                                     ; 7       ;
; counter_for_41[21]~5                                                                                                            ; 7       ;
; PatternB_n2_counter_3[6]~14                                                                                                     ; 7       ;
; PatternB_n2_counter_3[1]~10                                                                                                     ; 7       ;
; n2_counter_3[0]~11                                                                                                              ; 7       ;
; n2_counter_3[1]~9                                                                                                               ; 7       ;
; counter_for_32~4                                                                                                                ; 7       ;
; PatternB_n1_counter_3[6]~11                                                                                                     ; 7       ;
; counter_for_31[5]~4                                                                                                             ; 7       ;
; PatternB_n2_counter_2[6]~14                                                                                                     ; 7       ;
; PatternB_n2_counter_2[4]~10                                                                                                     ; 7       ;
; n2_counter_2[0]~12                                                                                                              ; 7       ;
; n2_counter_2[1]~10                                                                                                              ; 7       ;
; PatternB_n1_counter_2[5]~11                                                                                                     ; 7       ;
; counter_for_21[18]~5                                                                                                            ; 7       ;
; PatternB_n2_counter_1[6]~14                                                                                                     ; 7       ;
; PatternB_n2_counter_1[5]~10                                                                                                     ; 7       ;
; n2_counter_1[0]~12                                                                                                              ; 7       ;
; n2_counter_1[6]~9                                                                                                               ; 7       ;
; PatternB_n1_counter_1[0]~11                                                                                                     ; 7       ;
; data_7[6]                                                                                                                       ; 7       ;
; data_16[6]                                                                                                                      ; 7       ;
; data_7[2]                                                                                                                       ; 7       ;
; data_16[2]                                                                                                                      ; 7       ;
; data_5[6]                                                                                                                       ; 7       ;
; data_14[6]                                                                                                                      ; 7       ;
; data_5[2]                                                                                                                       ; 7       ;
; data_14[2]                                                                                                                      ; 7       ;
; data_12[6]                                                                                                                      ; 7       ;
; data_12[2]                                                                                                                      ; 7       ;
; data_11[2]                                                                                                                      ; 7       ;
; data_9[6]                                                                                                                       ; 7       ;
; data_9[2]                                                                                                                       ; 7       ;
; data_3[2]                                                                                                                       ; 7       ;
; data_3[6]                                                                                                                       ; 7       ;
; counter_for_11[16]~5                                                                                                            ; 7       ;
; counter_for_42[21]                                                                                                              ; 7       ;
; counter_for_42[20]                                                                                                              ; 7       ;
; counter_for_42[0]                                                                                                               ; 7       ;
; counter_for_42[1]                                                                                                               ; 7       ;
; counter_for_42[2]                                                                                                               ; 7       ;
; counter_for_42[3]                                                                                                               ; 7       ;
; counter_for_42[4]                                                                                                               ; 7       ;
; counter_for_42[5]                                                                                                               ; 7       ;
; counter_for_42[6]                                                                                                               ; 7       ;
; counter_for_42[7]                                                                                                               ; 7       ;
; counter_for_42[8]                                                                                                               ; 7       ;
; counter_for_42[9]                                                                                                               ; 7       ;
; counter_for_42[10]                                                                                                              ; 7       ;
; counter_for_42[11]                                                                                                              ; 7       ;
; counter_for_42[12]                                                                                                              ; 7       ;
; counter_for_42[13]                                                                                                              ; 7       ;
; counter_for_42[14]                                                                                                              ; 7       ;
; counter_for_42[15]                                                                                                              ; 7       ;
; counter_for_42[16]                                                                                                              ; 7       ;
; counter_for_42[17]                                                                                                              ; 7       ;
; counter_for_42[18]                                                                                                              ; 7       ;
; counter_for_42[19]                                                                                                              ; 7       ;
; Equal161~14                                                                                                                     ; 7       ;
; PatternB_counter_for_42[22]                                                                                                     ; 7       ;
; counter_for_41[25]                                                                                                              ; 7       ;
; counter_for_41[20]                                                                                                              ; 7       ;
; process_1~67                                                                                                                    ; 7       ;
; PatternB_counter_for_32[22]                                                                                                     ; 7       ;
; counter_for_32[20]                                                                                                              ; 7       ;
; counter_for_32[0]                                                                                                               ; 7       ;
; counter_for_31[26]                                                                                                              ; 7       ;
; counter_for_22[20]                                                                                                              ; 7       ;
; counter_for_22[0]                                                                                                               ; 7       ;
; counter_for_22[1]                                                                                                               ; 7       ;
; counter_for_22[2]                                                                                                               ; 7       ;
; counter_for_22[3]                                                                                                               ; 7       ;
; counter_for_22[4]                                                                                                               ; 7       ;
; counter_for_22[5]                                                                                                               ; 7       ;
; counter_for_22[6]                                                                                                               ; 7       ;
; counter_for_22[7]                                                                                                               ; 7       ;
; counter_for_22[8]                                                                                                               ; 7       ;
; counter_for_22[9]                                                                                                               ; 7       ;
; counter_for_22[10]                                                                                                              ; 7       ;
; counter_for_22[11]                                                                                                              ; 7       ;
; counter_for_22[12]                                                                                                              ; 7       ;
; counter_for_22[13]                                                                                                              ; 7       ;
; counter_for_22[14]                                                                                                              ; 7       ;
; counter_for_22[15]                                                                                                              ; 7       ;
; counter_for_22[16]                                                                                                              ; 7       ;
; counter_for_22[17]                                                                                                              ; 7       ;
; counter_for_22[18]                                                                                                              ; 7       ;
; counter_for_22[19]                                                                                                              ; 7       ;
; PatternB_counter_for_22[22]                                                                                                     ; 7       ;
; counter_for_21[26]                                                                                                              ; 7       ;
; PatternB_counter_for_12[25]                                                                                                     ; 7       ;
; PatternB_counter_for_12[22]                                                                                                     ; 7       ;
; counter_for_12[20]                                                                                                              ; 7       ;
; counter_for_12[0]                                                                                                               ; 7       ;
; counter_for_12[1]                                                                                                               ; 7       ;
; counter_for_12[2]                                                                                                               ; 7       ;
; counter_for_12[3]                                                                                                               ; 7       ;
; counter_for_12[4]                                                                                                               ; 7       ;
; counter_for_12[5]                                                                                                               ; 7       ;
; counter_for_12[6]                                                                                                               ; 7       ;
; counter_for_12[7]                                                                                                               ; 7       ;
; counter_for_12[8]                                                                                                               ; 7       ;
; counter_for_12[9]                                                                                                               ; 7       ;
; counter_for_12[10]                                                                                                              ; 7       ;
; counter_for_12[11]                                                                                                              ; 7       ;
; counter_for_12[12]                                                                                                              ; 7       ;
; counter_for_12[13]                                                                                                              ; 7       ;
; counter_for_12[14]                                                                                                              ; 7       ;
; counter_for_12[15]                                                                                                              ; 7       ;
; counter_for_12[16]                                                                                                              ; 7       ;
; counter_for_12[17]                                                                                                              ; 7       ;
; counter_for_12[18]                                                                                                              ; 7       ;
; counter_for_12[19]                                                                                                              ; 7       ;
; D_time[5]                                                                                                                       ; 7       ;
; D_time[7]                                                                                                                       ; 7       ;
; D_time[9]                                                                                                                       ; 7       ;
; D_time[11]                                                                                                                      ; 7       ;
; B1_time[11]                                                                                                                     ; 7       ;
; B1_time[9]                                                                                                                      ; 7       ;
; B1_time[7]                                                                                                                      ; 7       ;
; B1_time[5]                                                                                                                      ; 7       ;
; B_time[6]                                                                                                                       ; 7       ;
; B_time[10]                                                                                                                      ; 7       ;
; B_time[12]                                                                                                                      ; 7       ;
; Add38~38                                                                                                                        ; 7       ;
; Add48~24                                                                                                                        ; 7       ;
; Add48~16                                                                                                                        ; 7       ;
; Add48~8                                                                                                                         ; 7       ;
; Add47~30                                                                                                                        ; 7       ;
; Add47~26                                                                                                                        ; 7       ;
; Add47~22                                                                                                                        ; 7       ;
; Add47~18                                                                                                                        ; 7       ;
; Add47~14                                                                                                                        ; 7       ;
; Add47~10                                                                                                                        ; 7       ;
; Add45~24                                                                                                                        ; 7       ;
; Add45~16                                                                                                                        ; 7       ;
; Add45~8                                                                                                                         ; 7       ;
; D1_time[3]                                                                                                                      ; 7       ;
; D1_time[5]                                                                                                                      ; 7       ;
; D1_time[7]                                                                                                                      ; 7       ;
; D1_time[9]                                                                                                                      ; 7       ;
; D1_time[11]                                                                                                                     ; 7       ;
; Add20~24                                                                                                                        ; 7       ;
; Add20~16                                                                                                                        ; 7       ;
; Add20~8                                                                                                                         ; 7       ;
; Add19~26                                                                                                                        ; 7       ;
; Add19~22                                                                                                                        ; 7       ;
; Add19~18                                                                                                                        ; 7       ;
; Add19~14                                                                                                                        ; 7       ;
; Add19~10                                                                                                                        ; 7       ;
; Add43~30                                                                                                                        ; 7       ;
; Add43~26                                                                                                                        ; 7       ;
; Add43~22                                                                                                                        ; 7       ;
; Add43~18                                                                                                                        ; 7       ;
; Add43~14                                                                                                                        ; 7       ;
; Add43~10                                                                                                                        ; 7       ;
; Add43~6                                                                                                                         ; 7       ;
; Add42~30                                                                                                                        ; 7       ;
; Add42~26                                                                                                                        ; 7       ;
; Add42~22                                                                                                                        ; 7       ;
; Add42~18                                                                                                                        ; 7       ;
; Add42~14                                                                                                                        ; 7       ;
; Add42~10                                                                                                                        ; 7       ;
; Add42~6                                                                                                                         ; 7       ;
; Add41~28                                                                                                                        ; 7       ;
; Add41~20                                                                                                                        ; 7       ;
; Add41~12                                                                                                                        ; 7       ;
; Add14~24                                                                                                                        ; 7       ;
; Add14~16                                                                                                                        ; 7       ;
; Add14~8                                                                                                                         ; 7       ;
; Add1~13                                                                                                                         ; 6       ;
; r_Bit_Index[0]                                                                                                                  ; 6       ;
; process_0~48                                                                                                                    ; 6       ;
; Equal8~4                                                                                                                        ; 6       ;
; Equal9~0                                                                                                                        ; 6       ;
; Equal14~10                                                                                                                      ; 6       ;
; Equal1~7                                                                                                                        ; 6       ;
; Equal4~1                                                                                                                        ; 6       ;
; Equal3~0                                                                                                                        ; 6       ;
; Equal1~4                                                                                                                        ; 6       ;
; r_RX_Byte[45]                                                                                                                   ; 6       ;
; counter_for_42[26]~7                                                                                                            ; 6       ;
; PatternB_counter_for_42~51                                                                                                      ; 6       ;
; counter_for_22[26]~7                                                                                                            ; 6       ;
; counter_for_12[26]~49                                                                                                           ; 6       ;
; data_11[3]                                                                                                                      ; 6       ;
; LessThan131~0                                                                                                                   ; 6       ;
; PatternB_counter_for_41[21]                                                                                                     ; 6       ;
; LessThan210~0                                                                                                                   ; 6       ;
; counter_for_41[0]                                                                                                               ; 6       ;
; counter_for_41[1]                                                                                                               ; 6       ;
; counter_for_41[2]                                                                                                               ; 6       ;
; counter_for_41[3]                                                                                                               ; 6       ;
; counter_for_41[4]                                                                                                               ; 6       ;
; counter_for_41[5]                                                                                                               ; 6       ;
; counter_for_41[6]                                                                                                               ; 6       ;
; counter_for_41[7]                                                                                                               ; 6       ;
; counter_for_41[8]                                                                                                               ; 6       ;
; counter_for_41[9]                                                                                                               ; 6       ;
; counter_for_41[10]                                                                                                              ; 6       ;
; counter_for_41[11]                                                                                                              ; 6       ;
; counter_for_41[12]                                                                                                              ; 6       ;
; counter_for_41[13]                                                                                                              ; 6       ;
; counter_for_41[14]                                                                                                              ; 6       ;
; counter_for_41[15]                                                                                                              ; 6       ;
; counter_for_41[16]                                                                                                              ; 6       ;
; counter_for_41[17]                                                                                                              ; 6       ;
; counter_for_41[18]                                                                                                              ; 6       ;
; counter_for_41[19]                                                                                                              ; 6       ;
; counter_for_41[26]                                                                                                              ; 6       ;
; LessThan117~0                                                                                                                   ; 6       ;
; PatternB_counter_for_31[21]                                                                                                     ; 6       ;
; LessThan186~0                                                                                                                   ; 6       ;
; counter_for_31[25]                                                                                                              ; 6       ;
; counter_for_31[0]                                                                                                               ; 6       ;
; counter_for_31[1]                                                                                                               ; 6       ;
; counter_for_31[2]                                                                                                               ; 6       ;
; counter_for_31[3]                                                                                                               ; 6       ;
; counter_for_31[4]                                                                                                               ; 6       ;
; counter_for_31[5]                                                                                                               ; 6       ;
; counter_for_31[6]                                                                                                               ; 6       ;
; counter_for_31[7]                                                                                                               ; 6       ;
; counter_for_31[8]                                                                                                               ; 6       ;
; counter_for_31[9]                                                                                                               ; 6       ;
; counter_for_31[10]                                                                                                              ; 6       ;
; counter_for_31[11]                                                                                                              ; 6       ;
; counter_for_31[12]                                                                                                              ; 6       ;
; counter_for_31[13]                                                                                                              ; 6       ;
; counter_for_31[14]                                                                                                              ; 6       ;
; counter_for_31[15]                                                                                                              ; 6       ;
; counter_for_31[16]                                                                                                              ; 6       ;
; counter_for_31[17]                                                                                                              ; 6       ;
; counter_for_31[18]                                                                                                              ; 6       ;
; counter_for_31[19]                                                                                                              ; 6       ;
; counter_for_31[20]                                                                                                              ; 6       ;
; counter_for_22[21]                                                                                                              ; 6       ;
; process_1~41                                                                                                                    ; 6       ;
; PatternB_counter_for_22[23]                                                                                                     ; 6       ;
; PatternB_counter_for_21[21]                                                                                                     ; 6       ;
; LessThan162~0                                                                                                                   ; 6       ;
; counter_for_21[25]                                                                                                              ; 6       ;
; counter_for_21[0]                                                                                                               ; 6       ;
; counter_for_21[1]                                                                                                               ; 6       ;
; counter_for_21[2]                                                                                                               ; 6       ;
; counter_for_21[3]                                                                                                               ; 6       ;
; counter_for_21[4]                                                                                                               ; 6       ;
; counter_for_21[5]                                                                                                               ; 6       ;
; counter_for_21[6]                                                                                                               ; 6       ;
; counter_for_21[7]                                                                                                               ; 6       ;
; counter_for_21[8]                                                                                                               ; 6       ;
; counter_for_21[9]                                                                                                               ; 6       ;
; counter_for_21[10]                                                                                                              ; 6       ;
; counter_for_21[11]                                                                                                              ; 6       ;
; counter_for_21[12]                                                                                                              ; 6       ;
; counter_for_21[13]                                                                                                              ; 6       ;
; counter_for_21[14]                                                                                                              ; 6       ;
; counter_for_21[15]                                                                                                              ; 6       ;
; counter_for_21[16]                                                                                                              ; 6       ;
; counter_for_21[17]                                                                                                              ; 6       ;
; counter_for_21[18]                                                                                                              ; 6       ;
; counter_for_21[19]                                                                                                              ; 6       ;
; counter_for_21[20]                                                                                                              ; 6       ;
; process_1~24                                                                                                                    ; 6       ;
; process_1~21                                                                                                                    ; 6       ;
; PatternB_counter_for_12[24]                                                                                                     ; 6       ;
; PatternB_counter_for_12[23]                                                                                                     ; 6       ;
; LessThan86~0                                                                                                                    ; 6       ;
; D_time[6]                                                                                                                       ; 6       ;
; D_time[10]                                                                                                                      ; 6       ;
; D_time[12]                                                                                                                      ; 6       ;
; B1_time[10]                                                                                                                     ; 6       ;
; B1_time[12]                                                                                                                     ; 6       ;
; B1_time[6]                                                                                                                      ; 6       ;
; PatternB_counter_for_11[21]                                                                                                     ; 6       ;
; LessThan138~0                                                                                                                   ; 6       ;
; counter_for_11[25]                                                                                                              ; 6       ;
; counter_for_11[0]                                                                                                               ; 6       ;
; counter_for_11[1]                                                                                                               ; 6       ;
; counter_for_11[2]                                                                                                               ; 6       ;
; counter_for_11[3]                                                                                                               ; 6       ;
; counter_for_11[4]                                                                                                               ; 6       ;
; counter_for_11[5]                                                                                                               ; 6       ;
; counter_for_11[6]                                                                                                               ; 6       ;
; counter_for_11[7]                                                                                                               ; 6       ;
; counter_for_11[8]                                                                                                               ; 6       ;
; counter_for_11[9]                                                                                                               ; 6       ;
; counter_for_11[10]                                                                                                              ; 6       ;
; counter_for_11[11]                                                                                                              ; 6       ;
; counter_for_11[12]                                                                                                              ; 6       ;
; counter_for_11[13]                                                                                                              ; 6       ;
; counter_for_11[14]                                                                                                              ; 6       ;
; counter_for_11[15]                                                                                                              ; 6       ;
; counter_for_11[16]                                                                                                              ; 6       ;
; counter_for_11[17]                                                                                                              ; 6       ;
; counter_for_11[18]                                                                                                              ; 6       ;
; counter_for_11[19]                                                                                                              ; 6       ;
; counter_for_11[20]                                                                                                              ; 6       ;
; B_time[13]                                                                                                                      ; 6       ;
; counter_for_11[26]                                                                                                              ; 6       ;
; Add48~30                                                                                                                        ; 6       ;
; Add48~26                                                                                                                        ; 6       ;
; Add48~22                                                                                                                        ; 6       ;
; Add48~18                                                                                                                        ; 6       ;
; Add48~14                                                                                                                        ; 6       ;
; Add48~10                                                                                                                        ; 6       ;
; Add47~28                                                                                                                        ; 6       ;
; Add47~20                                                                                                                        ; 6       ;
; Add47~12                                                                                                                        ; 6       ;
; Add45~26                                                                                                                        ; 6       ;
; Add45~22                                                                                                                        ; 6       ;
; Add45~18                                                                                                                        ; 6       ;
; Add45~14                                                                                                                        ; 6       ;
; Add45~10                                                                                                                        ; 6       ;
; Add45~6                                                                                                                         ; 6       ;
; D1_time[6]                                                                                                                      ; 6       ;
; D1_time[10]                                                                                                                     ; 6       ;
; D1_time[12]                                                                                                                     ; 6       ;
; Add20~30                                                                                                                        ; 6       ;
; Add20~26                                                                                                                        ; 6       ;
; Add20~22                                                                                                                        ; 6       ;
; Add20~18                                                                                                                        ; 6       ;
; Add20~14                                                                                                                        ; 6       ;
; Add20~10                                                                                                                        ; 6       ;
; Add20~6                                                                                                                         ; 6       ;
; Add19~28                                                                                                                        ; 6       ;
; Add19~20                                                                                                                        ; 6       ;
; Add19~12                                                                                                                        ; 6       ;
; Add43~28                                                                                                                        ; 6       ;
; Add43~20                                                                                                                        ; 6       ;
; Add43~12                                                                                                                        ; 6       ;
; Add42~28                                                                                                                        ; 6       ;
; Add42~20                                                                                                                        ; 6       ;
; Add42~12                                                                                                                        ; 6       ;
; Add14~26                                                                                                                        ; 6       ;
; Add14~22                                                                                                                        ; 6       ;
; Add14~18                                                                                                                        ; 6       ;
; Add14~14                                                                                                                        ; 6       ;
; Add14~10                                                                                                                        ; 6       ;
; Add14~6                                                                                                                         ; 6       ;
; LessThan127~42                                                                                                                  ; 5       ;
; LessThan99~42                                                                                                                   ; 5       ;
; process_0~49                                                                                                                    ; 5       ;
; process_0~29                                                                                                                    ; 5       ;
; LessThan4~0                                                                                                                     ; 5       ;
; r_Clk_Count[11]                                                                                                                 ; 5       ;
; received_SM_Main.state_Idle                                                                                                     ; 5       ;
; Equal6~5                                                                                                                        ; 5       ;
; Equal14~13                                                                                                                      ; 5       ;
; Equal34~0                                                                                                                       ; 5       ;
; Equal51~0                                                                                                                       ; 5       ;
; Equal10~0                                                                                                                       ; 5       ;
; Equal0~8                                                                                                                        ; 5       ;
; Equal23~0                                                                                                                       ; 5       ;
; Equal20~4                                                                                                                       ; 5       ;
; Equal16~1                                                                                                                       ; 5       ;
; r_RX_Byte[44]                                                                                                                   ; 5       ;
; Equal14~9                                                                                                                       ; 5       ;
; Equal14~6                                                                                                                       ; 5       ;
; out_4_pattern_A_avaiable                                                                                                        ; 5       ;
; PatternB_counter_for_32~9                                                                                                       ; 5       ;
; PatternB_counter_for_22~9                                                                                                       ; 5       ;
; out_2_pattern_A_avaiable                                                                                                        ; 5       ;
; PatternB_counter_for_12~62                                                                                                      ; 5       ;
; data_11[4]                                                                                                                      ; 5       ;
; out_1_pattern_A_avaiable                                                                                                        ; 5       ;
; Equal144~14                                                                                                                     ; 5       ;
; LessThan226~0                                                                                                                   ; 5       ;
; process_1~95                                                                                                                    ; 5       ;
+---------------------------------------------------------------------------------------------------------------------------------+---------+


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 112               ;
; Simple Multipliers (18-bit)           ; 2           ; 1                   ; 56                ;
; Embedded Multiplier Blocks            ; 2           ; --                  ; 56                ;
; Embedded Multiplier 9-bit elements    ; 4           ; 2                   ; 112               ;
; Signed Embedded Multipliers           ; 0           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 2           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                   ;
+------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                 ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; lpm_mult:Mult22|mult_aft:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X34_Y13_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    lpm_mult:Mult22|mult_aft:auto_generated|mac_mult1 ;                            ; DSPMULT_X34_Y13_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; lpm_mult:Mult21|mult_aft:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X34_Y10_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    lpm_mult:Mult21|mult_aft:auto_generated|mac_mult1 ;                            ; DSPMULT_X34_Y10_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
+------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+-------------------------------------------------+
; Routing Usage Summary                           ;
+-----------------------+-------------------------+
; Routing Resource Type ; Usage                   ;
+-----------------------+-------------------------+
; Block interconnects   ; 9,552 / 47,787 ( 20 % ) ;
; C16 interconnects     ; 94 / 1,804 ( 5 % )      ;
; C4 interconnects      ; 4,897 / 31,272 ( 16 % ) ;
; Direct links          ; 1,263 / 47,787 ( 3 % )  ;
; Global clocks         ; 1 / 20 ( 5 % )          ;
; Local interconnects   ; 1,996 / 15,408 ( 13 % ) ;
; R24 interconnects     ; 87 / 1,775 ( 5 % )      ;
; R4 interconnects      ; 5,261 / 41,310 ( 13 % ) ;
+-----------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 14.13) ; Number of LABs  (Total = 451) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 1                             ;
; 2                                           ; 7                             ;
; 3                                           ; 5                             ;
; 4                                           ; 7                             ;
; 5                                           ; 2                             ;
; 6                                           ; 1                             ;
; 7                                           ; 2                             ;
; 8                                           ; 5                             ;
; 9                                           ; 5                             ;
; 10                                          ; 12                            ;
; 11                                          ; 20                            ;
; 12                                          ; 24                            ;
; 13                                          ; 18                            ;
; 14                                          ; 40                            ;
; 15                                          ; 53                            ;
; 16                                          ; 249                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 0.72) ; Number of LABs  (Total = 451) ;
+------------------------------------+-------------------------------+
; 1 Clock                            ; 179                           ;
; 1 Clock enable                     ; 103                           ;
; 1 Sync. clear                      ; 8                             ;
; 1 Sync. load                       ; 3                             ;
; 2 Clock enables                    ; 31                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 12.77) ; Number of LABs  (Total = 451) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 9                             ;
; 1                                            ; 13                            ;
; 2                                            ; 22                            ;
; 3                                            ; 12                            ;
; 4                                            ; 19                            ;
; 5                                            ; 38                            ;
; 6                                            ; 45                            ;
; 7                                            ; 21                            ;
; 8                                            ; 10                            ;
; 9                                            ; 8                             ;
; 10                                           ; 3                             ;
; 11                                           ; 7                             ;
; 12                                           ; 10                            ;
; 13                                           ; 8                             ;
; 14                                           ; 17                            ;
; 15                                           ; 6                             ;
; 16                                           ; 69                            ;
; 17                                           ; 10                            ;
; 18                                           ; 12                            ;
; 19                                           ; 16                            ;
; 20                                           ; 2                             ;
; 21                                           ; 12                            ;
; 22                                           ; 14                            ;
; 23                                           ; 16                            ;
; 24                                           ; 8                             ;
; 25                                           ; 1                             ;
; 26                                           ; 8                             ;
; 27                                           ; 14                            ;
; 28                                           ; 8                             ;
; 29                                           ; 8                             ;
; 30                                           ; 5                             ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 7.47) ; Number of LABs  (Total = 451) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 9                             ;
; 1                                               ; 41                            ;
; 2                                               ; 65                            ;
; 3                                               ; 28                            ;
; 4                                               ; 30                            ;
; 5                                               ; 29                            ;
; 6                                               ; 15                            ;
; 7                                               ; 11                            ;
; 8                                               ; 29                            ;
; 9                                               ; 31                            ;
; 10                                              ; 25                            ;
; 11                                              ; 18                            ;
; 12                                              ; 22                            ;
; 13                                              ; 33                            ;
; 14                                              ; 29                            ;
; 15                                              ; 12                            ;
; 16                                              ; 14                            ;
; 17                                              ; 1                             ;
; 18                                              ; 3                             ;
; 19                                              ; 0                             ;
; 20                                              ; 0                             ;
; 21                                              ; 2                             ;
; 22                                              ; 1                             ;
; 23                                              ; 0                             ;
; 24                                              ; 0                             ;
; 25                                              ; 0                             ;
; 26                                              ; 0                             ;
; 27                                              ; 1                             ;
; 28                                              ; 0                             ;
; 29                                              ; 0                             ;
; 30                                              ; 2                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 20.82) ; Number of LABs  (Total = 451) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 2                             ;
; 3                                            ; 4                             ;
; 4                                            ; 5                             ;
; 5                                            ; 4                             ;
; 6                                            ; 4                             ;
; 7                                            ; 6                             ;
; 8                                            ; 5                             ;
; 9                                            ; 9                             ;
; 10                                           ; 13                            ;
; 11                                           ; 11                            ;
; 12                                           ; 15                            ;
; 13                                           ; 5                             ;
; 14                                           ; 14                            ;
; 15                                           ; 15                            ;
; 16                                           ; 13                            ;
; 17                                           ; 12                            ;
; 18                                           ; 21                            ;
; 19                                           ; 16                            ;
; 20                                           ; 20                            ;
; 21                                           ; 38                            ;
; 22                                           ; 15                            ;
; 23                                           ; 36                            ;
; 24                                           ; 15                            ;
; 25                                           ; 22                            ;
; 26                                           ; 14                            ;
; 27                                           ; 22                            ;
; 28                                           ; 11                            ;
; 29                                           ; 18                            ;
; 30                                           ; 16                            ;
; 31                                           ; 16                            ;
; 32                                           ; 19                            ;
; 33                                           ; 11                            ;
; 34                                           ; 4                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 16        ; 0            ; 16        ; 0            ; 0            ; 16        ; 16        ; 0            ; 16        ; 16        ; 0            ; 10           ; 0            ; 0            ; 6            ; 0            ; 10           ; 6            ; 0            ; 0            ; 0            ; 10           ; 0            ; 0            ; 0            ; 0            ; 0            ; 16        ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 16           ; 0         ; 16           ; 16           ; 0         ; 0         ; 16           ; 0         ; 0         ; 16           ; 6            ; 16           ; 16           ; 10           ; 16           ; 6            ; 10           ; 16           ; 16           ; 16           ; 6            ; 16           ; 16           ; 16           ; 16           ; 16           ; 0         ; 16           ; 16           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; PIN_OUT_1_1        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PIN_OUT_1_2        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PIN_OUT_2_1        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PIN_OUT_2_2        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PIN_OUT_3_1        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PIN_OUT_3_2        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PIN_OUT_4_1        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PIN_OUT_4_2        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PIN_33             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CAN_TX             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PIN_IN_1           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clock_50mhz        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PIN_IN_2           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PIN_IN_3           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PIN_IN_4           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_CAN_RX_serial    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info (20030): Parallel compilation is enabled and will use 6 of the 6 processors detected
Info (119006): Selected device EP4CE15E22C8 for design "SignalConverterV11"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE10E22C8 is compatible
    Info (176445): Device EP4CE6E22C8 is compatible
    Info (176445): Device EP4CE22E22C8 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location 6
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location 8
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location 12
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location 13
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location 101
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (332012): Synopsys Design Constraints File file not found: 'SignalConverterV11.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clock_50mhz~input (placed in PIN 23 (CLK1, DIFFCLK_0n))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:05
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:06
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 11% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 28% of the available device resources in the region that extends from location X31_Y10 to location X41_Y19
Info (170194): Fitter routing operations ending: elapsed time is 00:00:05
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 3.59 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:03
Info (144001): Generated suppressed messages file /4. Commons/NGUYEN DINH TAN/Signal converter/4. Signal converter/EMbeded/Cyclone IV/Design myself converter/20211224_SignalConverter_V1.1/output_files/SignalConverterV11.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 5610 megabytes
    Info: Processing ended: Thu Apr 11 15:35:58 2024
    Info: Elapsed time: 00:00:33
    Info: Total CPU time (on all processors): 00:00:35


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in /4. Commons/NGUYEN DINH TAN/Signal converter/4. Signal converter/EMbeded/Cyclone IV/Design myself converter/20211224_SignalConverter_V1.1/output_files/SignalConverterV11.fit.smsg.


