<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:14:49.1449</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2023.06.30</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2024-7025777</applicationNumber><claimCount>25</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>픽셀 회로 및 그 구동 방법, 디스플레이 패널, 디스플레이 장치</inventionTitle><inventionTitleEng>PIXEL CIRCUIT AND DRIVING METHOD THEREFOR, DISPLAY PANEL, AND DISPLAY DEVICE</inventionTitleEng><openDate>2025.04.15</openDate><openNumber>10-2025-0050771</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2024.07.30</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2016.01.01)</ipcDate><ipcNumber>G09G 3/3233</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 픽셀 회로 및 그 구동 방법, 디스플레이 패널, 디스플레이 장치를 제공한다. 상기 픽셀 회로(10)에서, 구동 회로(110)의 제어 단자(113)는 저장 회로(140)와 제1 노드(P1)에서 연결되고, 제1 발광 제어 회로(150)는 구동 회로(110)의 제1 단자(111)와 제2 노드(P2)에서 연결된다. 상기 픽셀 회로(10)의 구동 방법은, 제1 리셋 회로(160)가 턴온되어 제1 리셋 전압을 구동 회로(110)의 제어 단자(113)에 인가함으로써 제1 노드(P1)를 리셋하고, 제1 발광 제어 회로(150)가 턴온되어 제1 전압을 구동 회로(110)의 제1 단자(111)에 인가함으로써 제2 노드(P2)를 리셋하는 데이터 기입 단계 전 단계, 데이터 기입 회로(120)가 턴온되어 데이터 신호를 구동 회로(110)의 제1 단자(111)에 기입하는 데이터 기입 단계, 제1 발광 제어 회로(150)가 턴온되어 발광 소자(170)가 구동 전류에 따라 발광하는 발광 단계를 포함한다. 상기 방법은 잔류 전하가 기입 데이터의 정확도 및 발광 단계에서 발광 소자의 양극 전위에 미치는 영향을 줄이거나 제거하여 디스플레이 효과를 최적화할 수 있다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2024.02.29</internationOpenDate><internationOpenNumber>WO2024041217</internationOpenNumber><internationalApplicationDate>2023.06.30</internationalApplicationDate><internationalApplicationNumber>PCT/CN2023/105030</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 픽셀 회로의 구동 방법에 있어서, 상기 픽셀 회로는 구동 회로, 데이터 기입 회로, 임계값 보상 회로, 저장 회로, 제1 발광 제어 회로 및 제1 리셋 회로를 포함하고, 상기 구동 회로는 제어 단자, 제1 단자 및 제2 단자를 포함하며, 발광 소자를 흐르는 구동 전류를 제어하도록 구성되며, 상기 데이터 기입 회로는 상기 구동 회로의 제1 단자에 연결되며, 제1 스캐닝 신호에 응답하여 데이터 신호를 상기 구동 회로의 제1 단자에 기입하도록 구성되고, 상기 임계값 보상 회로는 상기 구동 회로의 제어 단자와 상기 구동 회로의 제2 단자 사이에 연결되며, 제2 스캐닝 신호에 응답하여 상기 데이터 신호에 기반한 보상 신호를 상기 구동 회로의 제어 단자에 기입하도록 구성되며, 상기 저장 회로는 상기 구동 회로의 제어 단자 및 제1 전압선에 연결되며, 상기 보상 신호를 저장하고 상기 구동 회로의 제어 단자에 상기 보상 신호를 유지하도록 구성되고, 상기 제1 발광 제어 회로는 상기 제1 전압선 및 상기 구동 회로의 제1 단자에 연결되며, 제1 발광 제어 신호에 응답하여 상기 제1 전압선에 의해 제공되는 제1 전압을 상기 구동 회로의 제1 단자에 인가하도록 구성되며, 상기 제1 리셋 회로는 상기 임계값 보상 회로에 연결되며, 제1 리셋 신호에 응답하여 제1 리셋 전압을 상기 구동 회로의 제어 단자에 인가하도록 구성되고, 상기 구동 회로의 제어 단자는 상기 저장 회로와 제1 노드에서 연결되며, 상기 제1 발광 제어 회로는 상기 구동 회로의 제1 단자와 제2 노드에서 연결되며, 상기 구동 방법은, 상기 제1 리셋 회로는 상기 제1 리셋 신호에 응답하여 턴온됨으로써, 상기 제1 리셋 전압을 상기 구동 회로의 제어 단자에 인가하여 상기 제1 노드를 리셋하며, 상기 제1 발광 제어 회로는 상기 제1 발광 제어 신호에 응답하여 턴온됨으로써, 상기 제1 전압을 상기 구동 회로의 제1 단자에 인가하여 상기 제2 노드를 리셋하는 데이터 기입 단계 전 단계, 상기 데이터 기입 회로는 상기 제1 스캐닝 신호에 응답하여 턴온됨으로써, 상기 데이터 신호를 상기 구동 회로의 제1 단자에 기입하는 데이터 기입 단계, 상기 제1 발광 제어 회로는 상기 제1 발광 제어 신호에 응답하여 턴온되며, 상기 발광 소자는 상기 구동 전류에 따라 발광하는 발광 단계를 포함하는, 픽셀 회로의 구동 방법.</claim></claimInfo><claimInfo><claim>2. 제1 항에 있어서, 상기 제1 리셋 회로는 상기 제1 리셋 신호에 응답하여 턴온됨으로써, 상기 제1 리셋 전압을 상기 구동 회로의 제어 단자에 인가하여 상기 제1 노드를 리셋하는 단계는, 상기 제1 리셋 회로는 상기 제1 리셋 신호에 응답하여 턴온되고, 상기 임계값 보상 회로는 상기 제2 스캐닝 신호에 응답하여 턴온됨으로써, 상기 제1 리셋 전압을 상기 제1 리셋 회로와 상기 임계값 보상 회로에 의해 형성된 경로를 통해 상기 구동 회로의 제어 단자에 인가하여 상기 제1 노드를 리셋하는 단계를 포함하는, 픽셀 회로의 구동 방법.</claim></claimInfo><claimInfo><claim>3. 제1 항 또는 제2 항에 있어서, 상기 픽셀 회로는 제2 발광 제어 회로와 제2 리셋 회로를 더 포함하고, 상기 제2 발광 제어 회로는 상기 구동 회로의 제2 단자 및 상기 발광 소자에 연결되며, 제2 발광 제어 신호에 응답하여 상기 구동 회로의 제2 단자의 전압을 상기 발광 소자에 인가하도록 구성되며, 상기 제2 리셋 회로는 상기 제2 발광 제어 회로 및 상기 발광 소자에 연결되며, 제2 리셋 신호에 응답하여 제2 리셋 전압을 상기 발광 소자에 인가하도록 구성되고, 상기 제2 발광 제어 회로는 상기 구동 회로의 제2 단자와 제3 노드에서 연결되고, 상기 제2 리셋 회로는 상기 제2 발광 제어 회로 및 상기 발광 소자와 제4 노드에서 연결되며, 상기 구동 방법은, 상기 데이터 기입 단계 전에, 상기 제1 리셋 회로가 상기 제1 노드를 리셋하는 동시에, 상기 제1 리셋 회로는 상기 제1 리셋 전압을 상기 구동 회로의 제2 단자에 인가하여 상기 제3 노드를 리셋하는 단계, 및/또는상기 데이터 기입 단계 전에, 상기 제2 리셋 회로는 상기 제2 리셋 신호에 응답하여 턴온됨으로써, 상기 제2 리셋 전압을 상기 발광 소자에 인가하여 상기 제4 노드를 리셋하는 단계를 더 포함하는, 픽셀 회로의 구동 방법.</claim></claimInfo><claimInfo><claim>4. 제1 항 내지 제3 항 중의 어느 한 항에 있어서, 상기 데이터 기입 단계 전에, 상기 제1 노드와 상기 제2 노드는 동시에 리셋되거나 또는 서로 다른 시간대에 각각 리셋되는, 픽셀 회로의 구동 방법.</claim></claimInfo><claimInfo><claim>5. 제3 항에 있어서, 상기 데이터 기입 단계 전에, 상기 제3 노드와 상기 제4 노드가 모두 리셋되는 경우, 상기 제3 노드와 상기 제4 노드는 동시에 리셋되거나 또는 서로 다른 시간대에 각각 리셋되는, 픽셀 회로의 구동 방법.</claim></claimInfo><claimInfo><claim>6. 제5 항에 있어서, 상기 데이터 기입 단계 전에, 상기 제3 노드와 상기 제4 노드 중 적어도 하나의 리셋 시간대는 상기 제1 노드와 상기 제2 노드 중 적어도 하나의 리셋 시간대와 중첩되는, 픽셀 회로의 구동 방법.</claim></claimInfo><claimInfo><claim>7. 제5 항에 있어서, 상기 데이터 기입 단계 전에, 상기 제1 노드의 리셋 시간대, 상기 제2 노드의 리셋 시간대, 상기 제3 노드의 리셋 시간대, 상기 제4 노드의 리셋 시간대는 모두 중첩되지 않는, 픽셀 회로의 구동 방법.</claim></claimInfo><claimInfo><claim>8. 제3 항에 있어서, 상기 데이터 기입 단계 후 또한 상기 발광 단계 전에, 상기 제1 발광 제어 회로는 상기 제1 발광 제어 신호에 응답하여 턴온됨으로써, 상기 제1 전압을 상기 구동 회로의 제1 단자에 인가하여 상기 제2 노드를 리셋하는 단계, 및/또는상기 데이터 기입 단계 후 또한 상기 발광 단계 전에, 상기 제1 리셋 회로는 상기 제1 리셋 신호에 응답하여 턴온됨으로써, 상기 제1 리셋 전압을 상기 구동 회로의 제2 단자에 인가하여 상기 제3 노드를 리셋하는 단계, 및/또는상기 데이터 기입 단계 후 또한 상기 발광 단계 전에, 상기 제2 리셋 회로는 상기 제2 리셋 신호에 응답하여 턴온됨으로써, 상기 제2 리셋 전압을 상기 발광 소자에 인가하여 상기 제4 노드를 리셋하는 단계를 더 포함하는, 픽셀 회로의 구동 방법.</claim></claimInfo><claimInfo><claim>9. 제8 항에 있어서, 상기 데이터 기입 단계 후 또한 상기 발광 단계 전에, 상기 제2 노드, 상기 제3 노드, 상기 제4 노드 중 적어도 2개의 노드는 동시에 리셋되거나 또는 서로 다른 시간대에 각각 리셋되는, 픽셀 회로의 구동 방법.</claim></claimInfo><claimInfo><claim>10. 제1 항 내지 제9 항 중의 어느 한 항에 있어서, 상기 구동 회로는 구동 트랜지스터를 포함하고, 상기 데이터 기입 회로는 데이터 기입 트랜지스터를 포함하며, 상기 임계값 보상 회로는 임계값 보상 트랜지스터를 포함하고, 상기 제1 발광 제어 회로는 제1 발광 제어 트랜지스터를 포함하며, 상기 제1 리셋 회로는 제1 리셋 트랜지스터를 포함하고, 상기 구동 트랜지스터, 상기 데이터 기입 트랜지스터, 상기 제1 발광 제어 트랜지스터, 상기 제1 리셋 트랜지스터는 제1 타입의 트랜지스터이며, 상기 임계값 보상 트랜지스터는 제2 타입의 트랜지스터이고, 상기 제1 타입은 상기 제2 타입과 상이한, 픽셀 회로의 구동 방법.</claim></claimInfo><claimInfo><claim>11. 제10 항에 있어서, 상기 제1 타입의 트랜지스터는 P형 박막 트랜지스터를 포함하고, 상기 제2 타입의 트랜지스터는 N형 박막 트랜지스터를 포함하는, 픽셀 회로의 구동 방법.</claim></claimInfo><claimInfo><claim>12. 제10 항 또는 제11 항에 있어서, 상기 픽셀 회로는 누전 방지 회로를 더 포함하며, 상기 누전 방지 회로는 상기 구동 회로의 제어 단자, 상기 임계값 보상 회로 및 상기 저장 회로에 연결되고, 상기 누전 방지 회로는 상기 구동 회로의 제어 단자의 누전을 억제하도록 구성되는, 픽셀 회로의 구동 방법.</claim></claimInfo><claimInfo><claim>13. 제12 항에 있어서, 상기 누전 방지 회로는 누전 방지 트랜지스터를 포함하며, 상기 누전 방지 트랜지스터는 상기 제2 타입의 트랜지스터인, 픽셀 회로의 구동 방법.</claim></claimInfo><claimInfo><claim>14. 픽셀 회로에 있어서, 상기 픽셀 회로는 구동 회로, 데이터 기입 회로, 임계값 보상 회로, 저장 회로 및 제1 리셋 회로를 포함하고, 상기 구동 회로는, 제어 단자, 제1 단자 및 제2 단자를 포함하며, 발광 소자를 흐르는 구동 전류를 제어하도록 구성되며, 상기 데이터 기입 회로는, 상기 구동 회로의 제1 단자에 연결되며, 제1 스캐닝 신호에 응답하여 데이터 신호를 상기 구동 회로의 제1 단자에 기입하도록 구성되고, 상기 임계값 보상 회로는, 상기 구동 회로의 제어 단자와 상기 구동 회로의 제2 단자 사이에 연결되며, 제2 스캐닝 신호에 응답하여 상기 데이터 신호에 기반한 보상 신호를 상기 구동 회로의 제어 단자에 기입하도록 구성되며, 상기 저장 회로는, 상기 구동 회로의 제어 단자 및 제1 전압선에 연결되며, 상기 보상 신호를 저장하고 상기 구동 회로의 제어 단자에 상기 보상 신호를 유지하도록 구성되고, 상기 구동 회로의 제어 단자는 상기 저장 회로와 제1 노드에서 연결되며, 상기 제1 리셋 회로는, 상기 임계값 보상 회로 및 상기 구동 회로의 제2 단자에 연결되며, 제1 리셋 신호에 응답하여 제1 리셋 전압을 상기 구동 회로의 제2 단자에 인가하도록 구성되는, 픽셀 회로.</claim></claimInfo><claimInfo><claim>15. 제14 항에 있어서, 상기 구동 회로는 구동 트랜지스터를 포함하며, 상기 구동 트랜지스터의 게이트는 상기 구동 회로의 제어 단자로서 사용되고, 상기 구동 트랜지스터의 제1 전극은 상기 구동 회로의 제1 단자로서 사용되며, 상기 구동 트랜지스터의 제2 전극은 상기 구동 회로의 제2 단자로서 사용되고, 상기 데이터 기입 회로는 데이터 기입 트랜지스터를 포함하며, 상기 데이터 기입 트랜지스터의 게이트는 제1 스캐닝 선에 연결되어 상기 제1 스캐닝 신호를 수신하고, 상기 데이터 기입 트랜지스터의 제1 전극은 데이터 선에 연결되어 상기 데이터 신호를 수신하며, 상기 데이터 기입 트랜지스터의 제2 전극은 상기 구동 트랜지스터의 제1 전극에 연결되고, 상기 임계값 보상 회로는 임계값 보상 트랜지스터를 포함하며, 상기 임계값 보상 트랜지스터의 게이트는 제2 스캐닝 선에 연결되어 상기 제2 스캐닝 신호를 수신하고, 상기 임계값 보상 트랜지스터의 제1 전극은 상기 구동 트랜지스터의 제2 전극에 연결되며, 상기 임계값 보상 트랜지스터의 제2 전극은 상기 구동 트랜지스터의 게이트에 연결되고, 상기 저장 회로는 스토리지 커패시터를 포함하며, 상기 스토리지 커패시터의 제1 전극은 상기 제1 전압선에 연결되고, 상기 스토리지 커패시터의 제2 전극은 상기 구동 트랜지스터의 게이트에 연결되며, 상기 제1 리셋 회로는 제1 리셋 트랜지스터를 포함하며, 상기 제1 리셋 트랜지스터의 게이트는 제1 리셋 선에 연결되어 상기 제1 리셋 신호를 수신하고, 상기 제1 리셋 트랜지스터의 제1 전극은 제1 리셋 전압선에 연결되어 상기 제1 리셋 전압을 수신하며, 상기 제1 리셋 트랜지스터의 제2 전극은 상기 구동 트랜지스터의 제2 전극에 연결되는, 픽셀 회로.</claim></claimInfo><claimInfo><claim>16. 제14 항 또는 제15 항에 있어서, 제1 발광 제어 회로와 제2 발광 제어 회로를 더 포함하며,상기 제1 발광 제어 회로는, 상기 제1 전압선 및 상기 구동 회로의 제1 단자에 연결되며, 제1 발광 제어 신호에 응답하여 상기 제1 전압선에 의해 제공되는 제1 전압을 상기 구동 회로의 제1 단자에 인가하도록 구성되고, 상기 제1 발광 제어 회로는 상기 구동 회로의 제1 단자와 제2 노드에서 연결되며, 상기 제2 발광 제어 회로는, 상기 구동 회로의 제2 단자 및 상기 발광 소자에 연결되며, 제2 발광 제어 신호에 응답하여 상기 구동 회로의 제2 단자의 전압을 상기 발광 소자에 인가하도록 구성되고, 상기 제2 발광 제어 회로는 상기 구동 회로의 제2 단자와 제3 노드에서 연결되는, 픽셀 회로.</claim></claimInfo><claimInfo><claim>17. 제16 항에 있어서, 상기 제1 발광 제어 회로는 제1 발광 제어 트랜지스터를 포함하며, 상기 제1 발광 제어 트랜지스터의 게이트는 제1 발광 제어선에 연결되어 상기 제1 발광 제어 신호를 수신하고, 상기 제1 발광 제어 트랜지스터의 제1 전극은 제1 전압선에 연결되며, 상기 제1 발광 제어 트랜지스터의 제2 전극은 상기 구동 회로의 제1 단자에 연결되고, 상기 제2 발광 제어 회로는 제2 발광 제어 트랜지스터를 포함하며, 상기 제2 발광 제어 트랜지스터의 게이트는 제2 발광 제어선에 연결되어 상기 제2 발광 제어 신호를 수신하고, 상기 제2 발광 제어 트랜지스터의 제1 전극은 상기 구동 회로의 제2 단자에 연결되며, 상기 제2 발광 제어 트랜지스터의 제2 전극은 상기 발광 소자에 연결되는, 픽셀 회로.</claim></claimInfo><claimInfo><claim>18. 제17 항에 있어서, 제2 리셋 회로를 더 포함하며, 상기 제2 리셋 회로는, 상기 제2 발광 제어 회로 및 상기 발광 소자에 연결되며, 제2 리셋 신호에 응답하여 제2 리셋 전압을 상기 발광 소자에 인가하도록 구성되고, 상기 제2 리셋 회로는 상기 제2 발광 제어 회로 및 상기 발광 소자와 제4 노드에서 연결되며, 상기 제3 노드가 상기 제1 리셋 회로에 의해 리셋된 후의 전위는 상기 제4 노드가 상기 제2 리셋 회로에 의해 리셋된 후의 전위보다 큰, 픽셀 회로.</claim></claimInfo><claimInfo><claim>19. 제18 항에 있어서, 상기 제2 리셋 회로는 제2 리셋 트랜지스터를 포함하며, 상기 제2 리셋 트랜지스터의 게이트는 제2 리셋 선에 연결되어 상기 제2 리셋 신호를 수신하고, 상기 제2 리셋 트랜지스터의 제1 전극은 제2 리셋 전압선에 연결되어 상기 제2 리셋 전압을 수신하며, 상기 제2 리셋 트랜지스터의 제2 전극은 상기 제2 발광 제어 트랜지스터의 제2 전극 및 상기 발광 소자에 연결되는, 픽셀 회로.</claim></claimInfo><claimInfo><claim>20. 제18 항 또는 제19 항에 있어서, 제3 리셋 회로를 더 포함하며, 상기 제3 리셋 회로는 상기 임계값 보상 회로 및 상기 구동 회로의 제어 단자에 연결되며, 상기 제3 리셋 회로는 제3 리셋 신호에 응답하여 제3 리셋 전압을 상기 구동 회로의 제어 단자에 인가하도록 구성되고, 상기 제1 노드가 상기 제3 리셋 회로에 의해 리셋된 후의 전위는 상기 제3 노드가 상기 제1 리셋 회로에 의해 리셋된 후의 전위보다 작으며, 상기 제1 노드가 상기 제3 리셋 회로에 의해 리셋된 후의 전위는 상기 제4 노드가 상기 제2 리셋 회로에 의해 리셋된 후의 전위보다 작거나 같은, 픽셀 회로.</claim></claimInfo><claimInfo><claim>21. 제20 항에 있어서, 상기 제3 리셋 회로는 제3 리셋 트랜지스터를 포함하며, 상기 제3 리셋 트랜지스터의 게이트는 제3 리셋 선에 연결되어 상기 제3 리셋 신호를 수신하고, 상기 제3 리셋 트랜지스터의 제1 전극은 제3 리셋 전압선에 연결되어 상기 제3 리셋 전압을 수신하며, 상기 제3 리셋 트랜지스터의 제2 전극은 상기 구동 회로의 제어 단자에 연결되는, 픽셀 회로.</claim></claimInfo><claimInfo><claim>22. 제20 항 또는 제21 항에 있어서, 제4 리셋 회로를 더 포함하며, 상기 제4 리셋 회로는 상기 구동 회로의 제1 단자에 연결되며, 상기 제4 리셋 회로는 제4 리셋 신호에 응답하여 제4 리셋 전압을 상기 구동 회로의 제1 단자에 인가하도록 구성되고, 상기 제2 노드가 상기 제4 리셋 회로에 의해 리셋된 후의 전위는 상기 제1 노드가 상기 제3 리셋 회로에 의해 리셋된 후의 전위보다 크며, 상기 제2 노드가 상기 제4 리셋 회로에 의해 리셋된 후의 전위는 상기 제3 노드가 상기 제1 리셋 회로에 의해 리셋된 후의 전위보다 크고, 상기 제2 노드가 상기 제4 리셋 회로에 의해 리셋된 후의 전위는 상기 제4 노드가 상기 제2 리셋 회로에 의해 리셋된 후의 전위보다 큰, 픽셀 회로.</claim></claimInfo><claimInfo><claim>23. 제22 항에 있어서, 상기 제4 리셋 회로는 제4 리셋 트랜지스터를 포함하며, 상기 제4 리셋 트랜지스터의 게이트는 제4 리셋 선에 연결되어 상기 제4 리셋 신호를 수신하고, 상기 제4 리셋 트랜지스터의 제1 전극은 제4 리셋 전압선에 연결되어 상기 제4 리셋 전압을 수신하며, 상기 제4 리셋 트랜지스터의 제2 전극은 상기 구동 회로의 제1 단자에 연결되는, 픽셀 회로.</claim></claimInfo><claimInfo><claim>24. 디스플레이 패널에 있어서, 상기 디스플레이 패널은 복수의 픽셀 유닛을 포함하며, 픽셀 유닛 각각은 제14 항 내지 제23 항 중의 어느 한 항에 따른 픽셀 회로를 포함하는, 디스플레이 패널.</claim></claimInfo><claimInfo><claim>25. 디스플레이 장치에 있어서, 상기 디스플레이 장치는 제24 항에 따른 디스플레이 패널을 포함하는, 디스플레이 장치.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>중국 베이징 ******, 차오양 디스트릭트, 지우시앙치아오 로드 **호</address><code>520050438292</code><country>중국</country><engName>BOE TECHNOLOGY GROUP CO., LTD.</engName><name>보에 테크놀로지 그룹 컴퍼니 리미티드</name></applicantInfo><applicantInfo><address>중국 ****** 베이징 비디에이 디쩌 로드 넘버 * 빌딩 * 룸 ***</address><code>520190697791</code><country>중국</country><engName>BEIJING BOE TECHNOLOGY DEVELOPMENT CO., LTD.</engName><name>베이징 보에 테크놀로지 디벨로프먼트 씨오., 엘티디.</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>중국 ****** 베이징 다...</address><code> </code><country> </country><engName>LIU, Miao</engName><name>류, 먀오</name></inventorInfo><inventorInfo><address>중국 ****** 베이징 다...</address><code> </code><country> </country><engName>LIU, Lang</engName><name>류, 랑</name></inventorInfo><inventorInfo><address>중국 ****** 베이징 다...</address><code> </code><country> </country><engName>CHEN, Teng</engName><name>천, 텅</name></inventorInfo><inventorInfo><address>중국 ****** 베이징 다...</address><code> </code><country> </country><engName>HAO, Xueguang</engName><name>하오, 쉐광</name></inventorInfo><inventorInfo><address>중국 ****** 베이징 다...</address><code> </code><country> </country><engName>QIAO, Yong</engName><name>차오, 융</name></inventorInfo><inventorInfo><address>중국 ****** 베이징 다...</address><code> </code><country> </country><engName>WANG, Jingquan</engName><name>왕, 징취안</name></inventorInfo><inventorInfo><address>중국 ****** 베이징 다...</address><code> </code><country> </country><engName>WU, Xinyin</engName><name>우, 신인</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울 중구 정동길 **-** (정동, 정동빌딩) **층(김.장법률사무소)</address><code>920040000059</code><country>대한민국</country><engName>KIM SEONGWOON</engName><name>김성운</name></agentInfo><agentInfo><address>서울특별시 종로구 사직로*길 **, 세양빌딩 (내자동) *층(김.장법률사무소)</address><code>919980003619</code><country>대한민국</country><engName>YANG, Young June</engName><name>양영준</name></agentInfo><agentInfo><address>서울 중구 정동길 **-** (정동, 정동빌딩) **층(김.장법률사무소)</address><code>919990005000</code><country>대한민국</country><engName>PAIK MAN GI</engName><name>백만기</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>중국</priorityApplicationCountry><priorityApplicationDate>2022.08.23</priorityApplicationDate><priorityApplicationNumber>202211012901.3</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2024.07.30</receiptDate><receiptNumber>1-1-2024-0829414-86</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2025.03.25</receiptDate><receiptNumber>1-5-2025-0050257-82</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020247025777.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93a494bbd86453539ae1b3a479a8b29a012cc1a8b8e492a61e769e0dbff0138396c117d8d9952dc5d0b6fd652fabc796be9636ef569dc063ca</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cfedbf1dfcb2f03d0da087697905c61d48768258ee9ea6985283f2905f1bd61694e5c6b4688a631cc1b55b80305c8cbe891dab671cfad05613</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>