\chapter{Ausblick}
Diese Arbeit präsentiert das Grundlegende Design und die Implemtierung für einen VHDL Compiler.
Allerdings bietet dieser noch eine Reihe von Möglichkeit wie er erweitert werden kann:
\begin{itemize}
\item die in \ref{Leistungsumfang} erwähnten Einschränken sollten komplett unterstützt werden
\item VHDL 2008 bietet viele nützliche und interessante Eigenschaften die aber teilweise aufwendig zu implementieren sind (z.B. generische Funktionen)
\item die JVM erhiet mit der Version 7 sogenannte "Method Handles" mit denen sich Funktionszeiger modellieren lassen. Es kann untersucht werden, inwiefern dies verwendet werden können.
\item alternative Back-Ends wie z.B eines für LLVM
\end{itemize}