nature current
  access = "I";
  units = "A";
  abstol = "0.001234";
endnature

nature voltage
  access = "V";
  units = "V";
  abstol = "0.0004321";
endnature


discipline electrical
  potential "voltage";
  flow "current";
enddiscipline


module cond0(p, n);
  analog begin // always
    // S : 0
    // T : 0
    // U : 0
    real S, T, U;
    if (1.) ;
    if (((S + 1) == 3)) ;
    if ( 1.) ;
  end

endmodule
module cond1(p, n);
  analog begin // always
    // S : 0
    real S;
    if ( 1.) begin // always
      // S : 0
      S = 3;
    end
    else begin : bla // never
      // S???
      S = 1; // --

    end
    if ( 0.) begin // never
      // S???
      S = 3; // --

    end
    else begin : bla // always
      // S : 0
      S = 1;
    end
  end

endmodule
module cond2(p, n);
  analog begin // always
    // S : 0
    // T : 0
    real S;
    real T;
    if ( 0.) begin // never
      // S???
      S = 1; // --

    end
    if ( 1.) begin // always
      // T : 0
      T = 1;
    end
    else begin // never
      if ( 0.) begin // never
        // T???
        T = 2; // --

      end
    end
  end

endmodule
module cond3(p, n);
  analog begin // always
    // S : 0
    // T : 0
    real S;
    real T;
    if (1) begin // always
      if (2) begin // always
        // S : 0
        S = 2;
      end
    end
    if (1) begin // always
      if (2) begin // always
        if (3) begin // always
          if (4) begin // always
            if (5) begin // always
              // T : 0
              T = 1;
            end
            else begin // never
              if (5) begin // never
                // T???
                T = 3; // --

              end
            end
          end
        end
      end
    end
    if (T) begin
      // T : 0
      T = 0;
    end
    else begin
      // T : 0
      T = 2;
    end
    if (1) begin // always
      if (2) begin // always
        // S : 0
        S = 2;
      end
      else begin // never
        // S???
        S = 1; // --

      end
    end
    else begin // never
      // S???
      S = 1; // --

    end
  end

endmodule



