// Programs
0;CONFIG0.RES0.INST0;OVERCURRENT_FDR;

// Variables
0;FB;CONFIG0.RES0.INST0;CONFIG0.RES0.INST0;OVERCURRENT_FDR;
1;VAR;CONFIG0.RES0.INST0.SHORT_CIRCUIT_FDR1;CONFIG0.RES0.INST0.SHORT_CIRCUIT_FDR1;BOOL;
2;VAR;CONFIG0.RES0.INST0.SHORT_CIRCUIT_FDR2;CONFIG0.RES0.INST0.SHORT_CIRCUIT_FDR2;BOOL;
3;VAR;CONFIG0.RES0.INST0.SHORT_CIRCUIT_FDR3;CONFIG0.RES0.INST0.SHORT_CIRCUIT_FDR3;BOOL;
4;VAR;CONFIG0.RES0.INST0.SHORT_CIRCUIT_FDR4;CONFIG0.RES0.INST0.SHORT_CIRCUIT_FDR4;BOOL;
5;VAR;CONFIG0.RES0.INST0.SHORT_CIRCUIT_22BUS1;CONFIG0.RES0.INST0.SHORT_CIRCUIT_22BUS1;BOOL;
6;VAR;CONFIG0.RES0.INST0.SHORT_CIRCUIT_22BUS2;CONFIG0.RES0.INST0.SHORT_CIRCUIT_22BUS2;BOOL;
7;VAR;CONFIG0.RES0.INST0.OPEN_CB1_22KV;CONFIG0.RES0.INST0.OPEN_CB1_22KV;BOOL;
8;VAR;CONFIG0.RES0.INST0.OPEN_CB2_22KV;CONFIG0.RES0.INST0.OPEN_CB2_22KV;BOOL;
9;VAR;CONFIG0.RES0.INST0.OPEN_CB3_22KV;CONFIG0.RES0.INST0.OPEN_CB3_22KV;BOOL;
10;VAR;CONFIG0.RES0.INST0.OPEN_CB_FDR1;CONFIG0.RES0.INST0.OPEN_CB_FDR1;BOOL;
11;VAR;CONFIG0.RES0.INST0.OPEN_CB_FDR2;CONFIG0.RES0.INST0.OPEN_CB_FDR2;BOOL;
12;VAR;CONFIG0.RES0.INST0.OPEN_CB_FDR3;CONFIG0.RES0.INST0.OPEN_CB_FDR3;BOOL;
13;VAR;CONFIG0.RES0.INST0.OPEN_CB_FDR4;CONFIG0.RES0.INST0.OPEN_CB_FDR4;BOOL;
14;VAR;CONFIG0.RES0.INST0.RESET_ALL_CB;CONFIG0.RES0.INST0.RESET_ALL_CB;BOOL;
15;VAR;CONFIG0.RES0.INST0.CURRENT_22BUS1;CONFIG0.RES0.INST0.CURRENT_22BUS1;INT;
16;VAR;CONFIG0.RES0.INST0.CURRENT_22BUS2;CONFIG0.RES0.INST0.CURRENT_22BUS2;INT;
17;VAR;CONFIG0.RES0.INST0.CURRENT_22BUS3;CONFIG0.RES0.INST0.CURRENT_22BUS3;INT;
18;VAR;CONFIG0.RES0.INST0.CURRENT_FDR1;CONFIG0.RES0.INST0.CURRENT_FDR1;INT;
19;VAR;CONFIG0.RES0.INST0.CURRENT_FDR2;CONFIG0.RES0.INST0.CURRENT_FDR2;INT;
20;VAR;CONFIG0.RES0.INST0.CURRENT_FDR3;CONFIG0.RES0.INST0.CURRENT_FDR3;INT;
21;VAR;CONFIG0.RES0.INST0.CURRENT_FDR4;CONFIG0.RES0.INST0.CURRENT_FDR4;INT;
22;VAR;CONFIG0.RES0.INST0.FAULT_ON_22BUS1_CURRENT;CONFIG0.RES0.INST0.FAULT_ON_22BUS1_CURRENT;INT;
23;VAR;CONFIG0.RES0.INST0.FAULT_ON_22BUS2_CURRENT;CONFIG0.RES0.INST0.FAULT_ON_22BUS2_CURRENT;INT;
24;VAR;CONFIG0.RES0.INST0.FAULT_ON_FDR1_CURRENT;CONFIG0.RES0.INST0.FAULT_ON_FDR1_CURRENT;INT;
25;VAR;CONFIG0.RES0.INST0.FAULT_ON_FDR2_CURRENT;CONFIG0.RES0.INST0.FAULT_ON_FDR2_CURRENT;INT;
26;VAR;CONFIG0.RES0.INST0.FAULT_ON_FDR3_CURRENT;CONFIG0.RES0.INST0.FAULT_ON_FDR3_CURRENT;INT;
27;VAR;CONFIG0.RES0.INST0.FAULT_ON_FDR4_CURRENT;CONFIG0.RES0.INST0.FAULT_ON_FDR4_CURRENT;INT;
28;VAR;CONFIG0.RES0.INST0.THRESHOLD;CONFIG0.RES0.INST0.THRESHOLD;INT;
29;VAR;CONFIG0.RES0.INST0.GT10_OUT;CONFIG0.RES0.INST0.GT10_OUT;BOOL;
30;VAR;CONFIG0.RES0.INST0.GT4_OUT;CONFIG0.RES0.INST0.GT4_OUT;BOOL;
31;VAR;CONFIG0.RES0.INST0.GT15_OUT;CONFIG0.RES0.INST0.GT15_OUT;BOOL;
32;VAR;CONFIG0.RES0.INST0.GT20_OUT;CONFIG0.RES0.INST0.GT20_OUT;BOOL;
33;VAR;CONFIG0.RES0.INST0.GT47_OUT;CONFIG0.RES0.INST0.GT47_OUT;BOOL;
34;VAR;CONFIG0.RES0.INST0.GT51_OUT;CONFIG0.RES0.INST0.GT51_OUT;BOOL;


// Ticktime
10000000
