Fitter report for camera_test
Mon Oct 17 19:38:48 2022
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Bidir Pins
 15. Dual Purpose and Dedicated Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. PLL Summary
 19. PLL Usage
 20. I/O Assignment Warnings
 21. Fitter Resource Utilization by Entity
 22. Delay Chain Summary
 23. Pad To Core Delay Chain Fanout
 24. Control Signals
 25. Global & Other Fast Signals
 26. Fitter RAM Summary
 27. Routing Usage Summary
 28. LAB Logic Elements
 29. LAB-wide Signals
 30. LAB Signals Sourced
 31. LAB Signals Sourced Out
 32. LAB Distinct Inputs
 33. I/O Rules Summary
 34. I/O Rules Details
 35. I/O Rules Matrix
 36. Fitter Device Options
 37. Operating Settings and Conditions
 38. Estimated Delay Added for Hold Timing Summary
 39. Estimated Delay Added for Hold Timing Details
 40. Fitter Messages
 41. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Mon Oct 17 19:38:48 2022       ;
; Quartus Prime Version              ; 20.1.1 Build 720 11/11/2020 SJ Lite Edition ;
; Revision Name                      ; camera_test                                 ;
; Top-level Entity Name              ; camera_test                                 ;
; Family                             ; Cyclone IV E                                ;
; Device                             ; EP4CE115F29C8                               ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 1,221 / 114,480 ( 1 % )                     ;
;     Total combinational functions  ; 1,168 / 114,480 ( 1 % )                     ;
;     Dedicated logic registers      ; 575 / 114,480 ( < 1 % )                     ;
; Total registers                    ; 575                                         ;
; Total pins                         ; 95 / 529 ( 18 % )                           ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 32,768 / 3,981,312 ( < 1 % )                ;
; Embedded Multiplier 9-bit elements ; 0 / 532 ( 0 % )                             ;
; Total PLLs                         ; 3 / 4 ( 75 % )                              ;
+------------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; EP4CE115F29C8                         ;                                       ;
; Nominal Core Supply Voltage                                        ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Fit Attempts to Skip                                               ; 0                                     ; 0.0                                   ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                    ; On                                    ; On                                    ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                           ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                       ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; PCI I/O                                                            ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input              ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.03        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   1.2%      ;
;     Processor 3            ;   1.2%      ;
;     Processor 4            ;   1.1%      ;
+----------------------------+-------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                          ;
+------------------------------------------------------------------------------+-----------------+------------------+------------------------+-----------+------------------------------------------------+----------------------------------------------------------------------------------------------------------------------+------------------+---------------------------------------------------+
; Node                                                                         ; Action          ; Operation        ; Reason                 ; Node Port ; Node Port Name                                 ; Destination Node                                                                                                     ; Destination Port ; Destination Port Name                             ;
+------------------------------------------------------------------------------+-----------------+------------------+------------------------+-----------+------------------------------------------------+----------------------------------------------------------------------------------------------------------------------+------------------+---------------------------------------------------+
; dcm_25MHz:m4|altpll:altpll_component|dcm_25MHz_altpll:auto_generated|pll1    ; Merged PLL      ; PLL Merging      ; PLL Usage Optimization ;           ;                                                ; vga_interface:m2|dcm_25MHz:m1|altpll:altpll_component|dcm_25MHz_altpll:auto_generated|pll1                           ;                  ;                                                   ;
;    dcm_25MHz:m4|altpll:altpll_component|dcm_25MHz_altpll:auto_generated|pll1 ; Merged PLL      ; PLL Merging      ; PLL Usage Optimization ; CLK       ; m4|altpll_component|auto_generated|pll1/clk[0] ; vga_interface:m2|dcm_25MHz:m1|altpll:altpll_component|dcm_25MHz_altpll:auto_generated|pll1                           ; CLK              ; m2|m1|altpll_component|auto_generated|pll1/clk[0] ;
; sdram_interface:m1|sdram_controller:m0|f2s_data_q[0]                         ; Packed Register ; Register Packing ; Timing optimization    ; Q         ;                                                ; camera_interface:m0|asyn_fifo:m2|dual_port_sync:m0|altsyncram:ram_rtl_0|altsyncram_k8d1:auto_generated|ram_block1a0  ; PORTBDATAOUT     ;                                                   ;
; sdram_interface:m1|sdram_controller:m0|f2s_data_q[1]                         ; Packed Register ; Register Packing ; Timing optimization    ; Q         ;                                                ; camera_interface:m0|asyn_fifo:m2|dual_port_sync:m0|altsyncram:ram_rtl_0|altsyncram_k8d1:auto_generated|ram_block1a1  ; PORTBDATAOUT     ;                                                   ;
; sdram_interface:m1|sdram_controller:m0|f2s_data_q[2]                         ; Packed Register ; Register Packing ; Timing optimization    ; Q         ;                                                ; camera_interface:m0|asyn_fifo:m2|dual_port_sync:m0|altsyncram:ram_rtl_0|altsyncram_k8d1:auto_generated|ram_block1a2  ; PORTBDATAOUT     ;                                                   ;
; sdram_interface:m1|sdram_controller:m0|f2s_data_q[3]                         ; Packed Register ; Register Packing ; Timing optimization    ; Q         ;                                                ; camera_interface:m0|asyn_fifo:m2|dual_port_sync:m0|altsyncram:ram_rtl_0|altsyncram_k8d1:auto_generated|ram_block1a3  ; PORTBDATAOUT     ;                                                   ;
; sdram_interface:m1|sdram_controller:m0|f2s_data_q[4]                         ; Packed Register ; Register Packing ; Timing optimization    ; Q         ;                                                ; camera_interface:m0|asyn_fifo:m2|dual_port_sync:m0|altsyncram:ram_rtl_0|altsyncram_k8d1:auto_generated|ram_block1a4  ; PORTBDATAOUT     ;                                                   ;
; sdram_interface:m1|sdram_controller:m0|f2s_data_q[5]                         ; Packed Register ; Register Packing ; Timing optimization    ; Q         ;                                                ; camera_interface:m0|asyn_fifo:m2|dual_port_sync:m0|altsyncram:ram_rtl_0|altsyncram_k8d1:auto_generated|ram_block1a5  ; PORTBDATAOUT     ;                                                   ;
; sdram_interface:m1|sdram_controller:m0|f2s_data_q[6]                         ; Packed Register ; Register Packing ; Timing optimization    ; Q         ;                                                ; camera_interface:m0|asyn_fifo:m2|dual_port_sync:m0|altsyncram:ram_rtl_0|altsyncram_k8d1:auto_generated|ram_block1a6  ; PORTBDATAOUT     ;                                                   ;
; sdram_interface:m1|sdram_controller:m0|f2s_data_q[7]                         ; Packed Register ; Register Packing ; Timing optimization    ; Q         ;                                                ; camera_interface:m0|asyn_fifo:m2|dual_port_sync:m0|altsyncram:ram_rtl_0|altsyncram_k8d1:auto_generated|ram_block1a7  ; PORTBDATAOUT     ;                                                   ;
; sdram_interface:m1|sdram_controller:m0|f2s_data_q[8]                         ; Packed Register ; Register Packing ; Timing optimization    ; Q         ;                                                ; camera_interface:m0|asyn_fifo:m2|dual_port_sync:m0|altsyncram:ram_rtl_0|altsyncram_k8d1:auto_generated|ram_block1a8  ; PORTBDATAOUT     ;                                                   ;
; sdram_interface:m1|sdram_controller:m0|f2s_data_q[9]                         ; Packed Register ; Register Packing ; Timing optimization    ; Q         ;                                                ; camera_interface:m0|asyn_fifo:m2|dual_port_sync:m0|altsyncram:ram_rtl_0|altsyncram_k8d1:auto_generated|ram_block1a9  ; PORTBDATAOUT     ;                                                   ;
; sdram_interface:m1|sdram_controller:m0|f2s_data_q[10]                        ; Packed Register ; Register Packing ; Timing optimization    ; Q         ;                                                ; camera_interface:m0|asyn_fifo:m2|dual_port_sync:m0|altsyncram:ram_rtl_0|altsyncram_k8d1:auto_generated|ram_block1a10 ; PORTBDATAOUT     ;                                                   ;
; sdram_interface:m1|sdram_controller:m0|f2s_data_q[11]                        ; Packed Register ; Register Packing ; Timing optimization    ; Q         ;                                                ; camera_interface:m0|asyn_fifo:m2|dual_port_sync:m0|altsyncram:ram_rtl_0|altsyncram_k8d1:auto_generated|ram_block1a11 ; PORTBDATAOUT     ;                                                   ;
; sdram_interface:m1|sdram_controller:m0|f2s_data_q[12]                        ; Packed Register ; Register Packing ; Timing optimization    ; Q         ;                                                ; camera_interface:m0|asyn_fifo:m2|dual_port_sync:m0|altsyncram:ram_rtl_0|altsyncram_k8d1:auto_generated|ram_block1a12 ; PORTBDATAOUT     ;                                                   ;
; sdram_interface:m1|sdram_controller:m0|f2s_data_q[13]                        ; Packed Register ; Register Packing ; Timing optimization    ; Q         ;                                                ; camera_interface:m0|asyn_fifo:m2|dual_port_sync:m0|altsyncram:ram_rtl_0|altsyncram_k8d1:auto_generated|ram_block1a13 ; PORTBDATAOUT     ;                                                   ;
; sdram_interface:m1|sdram_controller:m0|f2s_data_q[14]                        ; Packed Register ; Register Packing ; Timing optimization    ; Q         ;                                                ; camera_interface:m0|asyn_fifo:m2|dual_port_sync:m0|altsyncram:ram_rtl_0|altsyncram_k8d1:auto_generated|ram_block1a14 ; PORTBDATAOUT     ;                                                   ;
; sdram_interface:m1|sdram_controller:m0|f2s_data_q[15]                        ; Packed Register ; Register Packing ; Timing optimization    ; Q         ;                                                ; camera_interface:m0|asyn_fifo:m2|dual_port_sync:m0|altsyncram:ram_rtl_0|altsyncram_k8d1:auto_generated|ram_block1a15 ; PORTBDATAOUT     ;                                                   ;
+------------------------------------------------------------------------------+-----------------+------------------+------------------------+-----------+------------------------------------------------+----------------------------------------------------------------------------------------------------------------------+------------------+---------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 2014 ) ; 0.00 % ( 0 / 2014 )        ; 0.00 % ( 0 / 2014 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 2014 ) ; 0.00 % ( 0 / 2014 )        ; 0.00 % ( 0 / 2014 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 1997 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 17 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/IDEA/Desktop/camera_module/output_files/camera_test.pin.


+----------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                              ;
+---------------------------------------------+------------------------------+
; Resource                                    ; Usage                        ;
+---------------------------------------------+------------------------------+
; Total logic elements                        ; 1,221 / 114,480 ( 1 % )      ;
;     -- Combinational with no register       ; 646                          ;
;     -- Register only                        ; 53                           ;
;     -- Combinational with a register        ; 522                          ;
;                                             ;                              ;
; Logic element usage by number of LUT inputs ;                              ;
;     -- 4 input functions                    ; 531                          ;
;     -- 3 input functions                    ; 230                          ;
;     -- <=2 input functions                  ; 407                          ;
;     -- Register only                        ; 53                           ;
;                                             ;                              ;
; Logic elements by mode                      ;                              ;
;     -- normal mode                          ; 835                          ;
;     -- arithmetic mode                      ; 333                          ;
;                                             ;                              ;
; Total registers*                            ; 575 / 117,053 ( < 1 % )      ;
;     -- Dedicated logic registers            ; 575 / 114,480 ( < 1 % )      ;
;     -- I/O registers                        ; 0 / 2,573 ( 0 % )            ;
;                                             ;                              ;
; Total LABs:  partially or completely used   ; 89 / 7,155 ( 1 % )           ;
; Virtual pins                                ; 0                            ;
; I/O pins                                    ; 95 / 529 ( 18 % )            ;
;     -- Clock pins                           ; 1 / 7 ( 14 % )               ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )                ;
;                                             ;                              ;
; M9Ks                                        ; 4 / 432 ( < 1 % )            ;
; Total block memory bits                     ; 32,768 / 3,981,312 ( < 1 % ) ;
; Total block memory implementation bits      ; 36,864 / 3,981,312 ( < 1 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 532 ( 0 % )              ;
; PLLs                                        ; 3 / 4 ( 75 % )               ;
; Global signals                              ; 3                            ;
;     -- Global clocks                        ; 3 / 20 ( 15 % )              ;
; JTAGs                                       ; 0 / 1 ( 0 % )                ;
; CRC blocks                                  ; 0 / 1 ( 0 % )                ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )                ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )                ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )                ;
; Average interconnect usage (total/H/V)      ; 0.6% / 0.7% / 0.6%           ;
; Peak interconnect usage (total/H/V)         ; 6.1% / 5.8% / 6.6%           ;
; Maximum fan-out                             ; 489                          ;
; Highest non-global fan-out                  ; 489                          ;
; Total fan-out                               ; 6103                         ;
; Average fan-out                             ; 3.03                         ;
+---------------------------------------------+------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                           ;
+---------------------------------------------+------------------------+--------------------------------+
; Statistic                                   ; Top                    ; hard_block:auto_generated_inst ;
+---------------------------------------------+------------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                    ; Low                            ;
;                                             ;                        ;                                ;
; Total logic elements                        ; 1221 / 114480 ( 1 % )  ; 0 / 114480 ( 0 % )             ;
;     -- Combinational with no register       ; 646                    ; 0                              ;
;     -- Register only                        ; 53                     ; 0                              ;
;     -- Combinational with a register        ; 522                    ; 0                              ;
;                                             ;                        ;                                ;
; Logic element usage by number of LUT inputs ;                        ;                                ;
;     -- 4 input functions                    ; 531                    ; 0                              ;
;     -- 3 input functions                    ; 230                    ; 0                              ;
;     -- <=2 input functions                  ; 407                    ; 0                              ;
;     -- Register only                        ; 53                     ; 0                              ;
;                                             ;                        ;                                ;
; Logic elements by mode                      ;                        ;                                ;
;     -- normal mode                          ; 835                    ; 0                              ;
;     -- arithmetic mode                      ; 333                    ; 0                              ;
;                                             ;                        ;                                ;
; Total registers                             ; 575                    ; 0                              ;
;     -- Dedicated logic registers            ; 575 / 114480 ( < 1 % ) ; 0 / 114480 ( 0 % )             ;
;     -- I/O registers                        ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Total LABs:  partially or completely used   ; 89 / 7155 ( 1 % )      ; 0 / 7155 ( 0 % )               ;
;                                             ;                        ;                                ;
; Virtual pins                                ; 0                      ; 0                              ;
; I/O pins                                    ; 95                     ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 532 ( 0 % )        ; 0 / 532 ( 0 % )                ;
; Total memory bits                           ; 32768                  ; 0                              ;
; Total RAM block bits                        ; 36864                  ; 0                              ;
; PLL                                         ; 0 / 4 ( 0 % )          ; 3 / 4 ( 75 % )                 ;
; M9K                                         ; 4 / 432 ( < 1 % )      ; 0 / 432 ( 0 % )                ;
; Clock control block                         ; 0 / 24 ( 0 % )         ; 4 / 24 ( 16 % )                ;
;                                             ;                        ;                                ;
; Connections                                 ;                        ;                                ;
;     -- Input Connections                    ; 604                    ; 2                              ;
;     -- Registered Input Connections         ; 579                    ; 0                              ;
;     -- Output Connections                   ; 20                     ; 586                            ;
;     -- Registered Output Connections        ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Internal Connections                        ;                        ;                                ;
;     -- Total Connections                    ; 6094                   ; 601                            ;
;     -- Registered Connections               ; 2694                   ; 0                              ;
;                                             ;                        ;                                ;
; External Connections                        ;                        ;                                ;
;     -- Top                                  ; 36                     ; 588                            ;
;     -- hard_block:auto_generated_inst       ; 588                    ; 0                              ;
;                                             ;                        ;                                ;
; Partition Interface                         ;                        ;                                ;
;     -- Input Ports                          ; 17                     ; 3                              ;
;     -- Output Ports                         ; 60                     ; 4                              ;
;     -- Bidir Ports                          ; 18                     ; 0                              ;
;                                             ;                        ;                                ;
; Registered Ports                            ;                        ;                                ;
;     -- Registered Input Ports               ; 0                      ; 0                              ;
;     -- Registered Output Ports              ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Port Connectivity                           ;                        ;                                ;
;     -- Input Ports driven by GND            ; 0                      ; 0                              ;
;     -- Output Ports driven by GND           ; 0                      ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                      ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                      ; 0                              ;
;     -- Input Ports with no Source           ; 0                      ; 0                              ;
;     -- Output Ports with no Source          ; 0                      ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                      ; 2                              ;
;     -- Output Ports with no Fanout          ; 0                      ; 0                              ;
+---------------------------------------------+------------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                  ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; clk        ; Y2    ; 2        ; 0            ; 36           ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; cmos_db[0] ; AE16  ; 4        ; 65           ; 0            ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; cmos_db[1] ; AD21  ; 4        ; 102          ; 0            ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; cmos_db[2] ; Y16   ; 4        ; 96           ; 0            ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; cmos_db[3] ; AC21  ; 4        ; 102          ; 0            ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; cmos_db[4] ; Y17   ; 4        ; 96           ; 0            ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; cmos_db[5] ; AB21  ; 4        ; 109          ; 0            ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; cmos_db[6] ; AC15  ; 4        ; 60           ; 0            ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; cmos_db[7] ; AB22  ; 4        ; 107          ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; cmos_href  ; AC19  ; 4        ; 94           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; cmos_pclk  ; AF16  ; 4        ; 65           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; cmos_vsync ; AF24  ; 4        ; 83           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; key[0]     ; AB28  ; 5        ; 115          ; 17           ; 0            ; 12                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; key[1]     ; AC28  ; 5        ; 115          ; 14           ; 0            ; 12                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; key[2]     ; AC27  ; 5        ; 115          ; 15           ; 7            ; 12                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; key[3]     ; AD27  ; 5        ; 115          ; 13           ; 7            ; 12                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; rst_n      ; M23   ; 6        ; 115          ; 40           ; 7            ; 489                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name           ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; clk_out        ; A12   ; 8        ; 47           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; cmos_pwdn      ; AD19  ; 4        ; 94           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; cmos_rst_n     ; AF15  ; 4        ; 60           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; cmos_xclk      ; AE21  ; 4        ; 85           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ledt[0]        ; G19   ; 7        ; 69           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ledt[1]        ; F19   ; 7        ; 94           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ledt[2]        ; E19   ; 7        ; 94           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ledt[3]        ; F21   ; 7        ; 107          ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ledtt          ; H15   ; 7        ; 60           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_addr[0]  ; R6    ; 2        ; 0            ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_addr[10] ; R5    ; 2        ; 0            ; 32           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_addr[11] ; AA5   ; 2        ; 0            ; 10           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_addr[12] ; Y7    ; 2        ; 0            ; 11           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_addr[1]  ; V8    ; 2        ; 0            ; 15           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_addr[2]  ; U8    ; 2        ; 0            ; 18           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_addr[3]  ; P1    ; 1        ; 0            ; 42           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_addr[4]  ; V5    ; 2        ; 0            ; 15           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_addr[5]  ; W8    ; 2        ; 0            ; 11           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_addr[6]  ; W7    ; 2        ; 0            ; 12           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_addr[7]  ; AA7   ; 2        ; 0            ; 9            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_addr[8]  ; Y5    ; 2        ; 0            ; 12           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_addr[9]  ; Y6    ; 2        ; 0            ; 13           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_ba[0]    ; U7    ; 2        ; 0            ; 18           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_ba[1]    ; R4    ; 2        ; 0            ; 33           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_cas_n    ; T4    ; 2        ; 0            ; 33           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_cke      ; AA6   ; 2        ; 0            ; 10           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_clk      ; AE5   ; 3        ; 5            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_cs_n     ; V7    ; 2        ; 0            ; 14           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_dqm[0]   ; U2    ; 2        ; 0            ; 30           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_dqm[1]   ; W4    ; 2        ; 0            ; 14           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_ras_n    ; U6    ; 2        ; 0            ; 25           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_we_n     ; V6    ; 2        ; 0            ; 16           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_out_b[0]   ; B10   ; 8        ; 38           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_out_b[1]   ; A10   ; 8        ; 38           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_out_b[2]   ; C11   ; 8        ; 23           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_out_b[3]   ; B11   ; 8        ; 42           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_out_b[4]   ; A11   ; 8        ; 42           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_out_b[5]   ; C12   ; 8        ; 52           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_out_b[6]   ; D11   ; 8        ; 23           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_out_b[7]   ; D12   ; 8        ; 52           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_out_bl     ; F11   ; 8        ; 31           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_out_g[0]   ; G8    ; 8        ; 11           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_out_g[1]   ; G11   ; 8        ; 25           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_out_g[2]   ; F8    ; 8        ; 11           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_out_g[3]   ; H12   ; 8        ; 25           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_out_g[4]   ; C8    ; 8        ; 16           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_out_g[5]   ; B8    ; 8        ; 16           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_out_g[6]   ; F10   ; 8        ; 20           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_out_g[7]   ; C9    ; 8        ; 23           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_out_hs     ; G13   ; 8        ; 38           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_out_r[0]   ; E12   ; 8        ; 33           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_out_r[1]   ; E11   ; 8        ; 31           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_out_r[2]   ; D10   ; 8        ; 35           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_out_r[3]   ; F12   ; 8        ; 33           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_out_r[4]   ; G10   ; 8        ; 20           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_out_r[5]   ; J12   ; 8        ; 40           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_out_r[6]   ; H8    ; 8        ; 11           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_out_r[7]   ; H10   ; 8        ; 20           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_out_sy     ; C10   ; 8        ; 35           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_out_vs     ; C13   ; 8        ; 54           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+----------------------+----------------------+---------------------------------------------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination                ; Termination Control Block ; Output Buffer Pre-emphasis ; Location assigned by ; Output Enable Source ; Output Enable Group                                     ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+----------------------+----------------------+---------------------------------------------------------+
; cmos_scl     ; AF25  ; 4        ; 83           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                       ;
; cmos_sda     ; AC22  ; 4        ; 109          ; 0            ; 0            ; 8                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; camera_interface:m0|i2c_top:m0|sda~1 (inverted)         ;
; sdram_dq[0]  ; W3    ; 2        ; 0            ; 13           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; sdram_interface:m1|sdram_controller:m0|tri_q (inverted) ;
; sdram_dq[10] ; AB1   ; 2        ; 0            ; 27           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; sdram_interface:m1|sdram_controller:m0|tri_q (inverted) ;
; sdram_dq[11] ; AA3   ; 2        ; 0            ; 19           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; sdram_interface:m1|sdram_controller:m0|tri_q (inverted) ;
; sdram_dq[12] ; AB2   ; 2        ; 0            ; 27           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; sdram_interface:m1|sdram_controller:m0|tri_q (inverted) ;
; sdram_dq[13] ; AC1   ; 2        ; 0            ; 23           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; sdram_interface:m1|sdram_controller:m0|tri_q (inverted) ;
; sdram_dq[14] ; AB3   ; 2        ; 0            ; 21           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; sdram_interface:m1|sdram_controller:m0|tri_q (inverted) ;
; sdram_dq[15] ; AC2   ; 2        ; 0            ; 24           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; sdram_interface:m1|sdram_controller:m0|tri_q (inverted) ;
; sdram_dq[1]  ; W2    ; 2        ; 0            ; 26           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; sdram_interface:m1|sdram_controller:m0|tri_q (inverted) ;
; sdram_dq[2]  ; V4    ; 2        ; 0            ; 29           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; sdram_interface:m1|sdram_controller:m0|tri_q (inverted) ;
; sdram_dq[3]  ; W1    ; 2        ; 0            ; 25           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; sdram_interface:m1|sdram_controller:m0|tri_q (inverted) ;
; sdram_dq[4]  ; V3    ; 2        ; 0            ; 29           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; sdram_interface:m1|sdram_controller:m0|tri_q (inverted) ;
; sdram_dq[5]  ; V2    ; 2        ; 0            ; 28           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; sdram_interface:m1|sdram_controller:m0|tri_q (inverted) ;
; sdram_dq[6]  ; V1    ; 2        ; 0            ; 28           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; sdram_interface:m1|sdram_controller:m0|tri_q (inverted) ;
; sdram_dq[7]  ; U3    ; 2        ; 0            ; 34           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; sdram_interface:m1|sdram_controller:m0|tri_q (inverted) ;
; sdram_dq[8]  ; Y3    ; 2        ; 0            ; 24           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; sdram_interface:m1|sdram_controller:m0|tri_q (inverted) ;
; sdram_dq[9]  ; Y4    ; 2        ; 0            ; 24           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; sdram_interface:m1|sdram_controller:m0|tri_q (inverted) ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+----------------------+----------------------+---------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                      ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                                 ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+
; F4       ; DIFFIO_L5n, DATA1, ASDO                  ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; E2       ; DIFFIO_L8p, FLASH_nCE, nCSO              ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; M6       ; nSTATUS                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; P3       ; DCLK                                     ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; N7       ; DATA0                                    ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; P4       ; nCONFIG                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; R8       ; nCE                                      ; -                        ; -                       ; Dedicated Programming Pin ;
; P24      ; CONF_DONE                                ; -                        ; -                       ; Dedicated Programming Pin ;
; N22      ; MSEL0                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; P23      ; MSEL1                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; M22      ; MSEL2                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; P22      ; MSEL3                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; P28      ; DIFFIO_R23n, nCEO                        ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; C12      ; DIFFIO_T29n, PADD16                      ; Use as regular IO        ; vga_out_b[5]            ; Dual Purpose Pin          ;
; D12      ; DIFFIO_T29p, PADD17, DQS5T/CQ5T#,DPCLK10 ; Use as regular IO        ; vga_out_b[7]            ; Dual Purpose Pin          ;
; A11      ; DIFFIO_T25n, DATA2                       ; Use as regular IO        ; vga_out_b[4]            ; Dual Purpose Pin          ;
; B11      ; DIFFIO_T25p, DATA3                       ; Use as regular IO        ; vga_out_b[3]            ; Dual Purpose Pin          ;
; A10      ; DIFFIO_T23n, PADD18                      ; Use as regular IO        ; vga_out_b[1]            ; Dual Purpose Pin          ;
; B10      ; DIFFIO_T23p, DATA4                       ; Use as regular IO        ; vga_out_b[0]            ; Dual Purpose Pin          ;
; G13      ; DIFFIO_T22n, PADD19                      ; Use as regular IO        ; vga_out_hs              ; Dual Purpose Pin          ;
; E12      ; DIFFIO_T20n, DATA14, DQS3T/CQ3T#,DPCLK11 ; Use as regular IO        ; vga_out_r[0]            ; Dual Purpose Pin          ;
; F12      ; DIFFIO_T20p, DATA13                      ; Use as regular IO        ; vga_out_r[3]            ; Dual Purpose Pin          ;
; C11      ; DIFFIO_T15n, DATA7                       ; Use as regular IO        ; vga_out_b[2]            ; Dual Purpose Pin          ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 5 / 56 ( 9 % )   ; 2.5V          ; --           ;
; 2        ; 38 / 63 ( 60 % ) ; 2.5V          ; --           ;
; 3        ; 1 / 73 ( 1 % )   ; 2.5V          ; --           ;
; 4        ; 16 / 71 ( 23 % ) ; 2.5V          ; --           ;
; 5        ; 4 / 65 ( 6 % )   ; 2.5V          ; --           ;
; 6        ; 2 / 58 ( 3 % )   ; 2.5V          ; --           ;
; 7        ; 5 / 72 ( 7 % )   ; 2.5V          ; --           ;
; 8        ; 29 / 71 ( 41 % ) ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A3       ; 535        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 532        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A6       ; 504        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 501        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 517        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A10      ; 491        ; 8        ; vga_out_b[1]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A11      ; 487        ; 8        ; vga_out_b[4]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A12      ; 482        ; 8        ; clk_out                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A13      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A14      ; 472        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A15      ; 470        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A17      ; 462        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A18      ; 442        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A19      ; 440        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A20      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A21      ; 425        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A22      ; 423        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A23      ; 412        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A24      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A25      ; 405        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A26      ; 404        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A27      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA1      ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 102        ; 2        ; sdram_dq[11]                                              ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA4      ; 101        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA5      ; 119        ; 2        ; sdram_addr[11]                                            ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA6      ; 118        ; 2        ; sdram_cke                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA7      ; 120        ; 2        ; sdram_addr[7]                                             ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA8      ; 154        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA9      ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA10     ; 155        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA12     ; 188        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA13     ; 190        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA14     ; 191        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA15     ; 213        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA16     ; 211        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA17     ; 241        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA18     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA19     ; 264        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA20     ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA21     ; 269        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA22     ; 275        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA23     ; 280        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA24     ; 279        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; AA25     ; 294        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA26     ; 293        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA27     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA28     ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB1      ; 86         ; 2        ; sdram_dq[10]                                              ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB2      ; 85         ; 2        ; sdram_dq[12]                                              ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB3      ; 99         ; 2        ; sdram_dq[14]                                              ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB4      ; 121        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; AB5      ; 127        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB6      ; 126        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB7      ; 152        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB8      ; 148        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB9      ; 147        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB10     ; 173        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB11     ; 164        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB12     ; 180        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB13     ; 181        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB14     ; 192        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 214        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB16     ; 212        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB17     ; 242        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB18     ; 254        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ; 253        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB20     ; 257        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB21     ; 266        ; 4        ; cmos_db[5]                                                ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB22     ; 265        ; 4        ; cmos_db[7]                                                ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB23     ; 276        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB24     ; 274        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB25     ; 292        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB26     ; 291        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB27     ; 296        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB28     ; 295        ; 5        ; key[0]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC1      ; 94         ; 2        ; sdram_dq[13]                                              ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC2      ; 93         ; 2        ; sdram_dq[15]                                              ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC3      ; 95         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC4      ; 125        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC5      ; 124        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC6      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC7      ; 144        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC8      ; 153        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC9      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC10     ; 174        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC11     ; 185        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC12     ; 179        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC13     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC14     ; 195        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC15     ; 203        ; 4        ; cmos_db[6]                                                ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC16     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC17     ; 221        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC18     ; 240        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC19     ; 247        ; 4        ; cmos_href                                                 ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC20     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC21     ; 258        ; 4        ; cmos_db[3]                                                ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC22     ; 267        ; 4        ; cmos_sda                                                  ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC23     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC24     ; 273        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC25     ; 272        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC26     ; 282        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC27     ; 290        ; 5        ; key[2]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC28     ; 289        ; 5        ; key[1]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD1      ; 98         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD2      ; 97         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD3      ; 96         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD4      ; 130        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD5      ; 128        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD6      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD7      ; 134        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD8      ; 143        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD9      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD10     ; 149        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD11     ; 186        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD12     ; 182        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD13     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD14     ; 196        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD15     ; 204        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD16     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD17     ; 222        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD18     ; 237        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD19     ; 248        ; 4        ; cmos_pwdn                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD20     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD21     ; 259        ; 4        ; cmos_db[1]                                                ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD22     ; 268        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD23     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD24     ; 260        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD25     ; 255        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD26     ; 281        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD27     ; 286        ; 5        ; key[3]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD28     ; 285        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE1      ; 106        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE2      ; 105        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE3      ; 122        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE4      ; 132        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE5      ; 135        ; 3        ; sdram_clk                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE6      ; 129        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE7      ; 158        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE8      ; 161        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE9      ; 163        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE10     ; 165        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE11     ; 171        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE12     ; 169        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE13     ; 177        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE14     ; 183        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE15     ; 205        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE16     ; 209        ; 4        ; cmos_db[0]                                                ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE17     ; 215        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE18     ; 225        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE19     ; 231        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE20     ; 235        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE21     ; 238        ; 4        ; cmos_xclk                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE22     ; 251        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE23     ; 261        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE24     ; 256        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE25     ; 243        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE26     ; 278        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE27     ; 284        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE28     ; 283        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF1      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF2      ; 123        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF3      ; 138        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF4      ; 131        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF5      ; 136        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF6      ; 139        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF7      ; 159        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF8      ; 162        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF9      ; 160        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF10     ; 166        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF11     ; 172        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF12     ; 170        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF13     ; 178        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF14     ; 184        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF15     ; 206        ; 4        ; cmos_rst_n                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF16     ; 210        ; 4        ; cmos_pclk                                                 ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF17     ; 216        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF18     ; 226        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF19     ; 232        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF20     ; 236        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF21     ; 239        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF22     ; 252        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF23     ; 262        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF24     ; 233        ; 4        ; cmos_vsync                                                ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF25     ; 234        ; 4        ; cmos_scl                                                  ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF26     ; 244        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF27     ; 277        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF28     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG1      ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AG2      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG3      ; 133        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG4      ; 141        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG5      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG6      ; 145        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG7      ; 150        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG8      ; 156        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG9      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG10     ; 167        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG11     ; 175        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG12     ; 193        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG13     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG14     ; 199        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AG15     ; 201        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AG16     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG17     ; 207        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG18     ; 217        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG19     ; 219        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG20     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG21     ; 223        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG22     ; 227        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG23     ; 229        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG24     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG25     ; 245        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG26     ; 270        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG27     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG28     ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH2      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH3      ; 137        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH4      ; 142        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH5      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH6      ; 146        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH7      ; 151        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH8      ; 157        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH9      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH10     ; 168        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH11     ; 176        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH12     ; 194        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH13     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH14     ; 200        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AH15     ; 202        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AH16     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH17     ; 208        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH18     ; 218        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH19     ; 220        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH20     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH21     ; 224        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH22     ; 228        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH23     ; 230        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH24     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH25     ; 246        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH26     ; 271        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH27     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 534        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 533        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B6       ; 505        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 502        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 518        ; 8        ; vga_out_g[5]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B10      ; 492        ; 8        ; vga_out_b[0]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B11      ; 488        ; 8        ; vga_out_b[3]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B14      ; 473        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B15      ; 471        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B17      ; 463        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B18      ; 443        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B19      ; 441        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B21      ; 426        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B22      ; 424        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B23      ; 413        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B24      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B25      ; 406        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B26      ; 401        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C1       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C2       ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 543        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 539        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ; 538        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C6       ; 536        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 521        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 519        ; 8        ; vga_out_g[4]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C9       ; 510        ; 8        ; vga_out_g[7]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C10      ; 495        ; 8        ; vga_out_sy                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C11      ; 508        ; 8        ; vga_out_b[2]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C12      ; 478        ; 8        ; vga_out_b[5]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C13      ; 474        ; 8        ; vga_out_vs                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C14      ; 476        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 468        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C16      ; 460        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C17      ; 438        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ; 429        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C19      ; 435        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C20      ; 431        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C21      ; 422        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C22      ; 418        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C23      ; 415        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C24      ; 416        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C25      ; 411        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C26      ; 400        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C27      ; 382        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C28      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D1       ; 3          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ; 540        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D5       ; 537        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 524        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ; 522        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D8       ; 520        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 511        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ; 496        ; 8        ; vga_out_r[2]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D11      ; 509        ; 8        ; vga_out_b[6]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D12      ; 479        ; 8        ; vga_out_b[7]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D13      ; 475        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D14      ; 477        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 469        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D16      ; 461        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D17      ; 439        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D18      ; 430        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D19      ; 436        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D20      ; 432        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D21      ; 419        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D22      ; 402        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D23      ; 414        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D24      ; 417        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D25      ; 410        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D26      ; 383        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D27      ; 381        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D28      ; 380        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 17         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E2       ; 16         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; E3       ; 7          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E4       ; 541        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E5       ; 542        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E6       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E7       ; 523        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ; 526        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E10      ; 516        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 499        ; 8        ; vga_out_r[1]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E12      ; 497        ; 8        ; vga_out_r[0]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E13      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E14      ; 486        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E15      ; 467        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E17      ; 456        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E18      ; 427        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E19      ; 421        ; 7        ; ledt[2]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E20      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E21      ; 407        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E22      ; 403        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E23      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E24      ; 433        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E25      ; 434        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E26      ; 378        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E27      ; 375        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E28      ; 374        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 19         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 18         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F4       ; 10         ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; F5       ; 9          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ; 531        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 527        ; 8        ; vga_out_g[2]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F10      ; 512        ; 8        ; vga_out_g[6]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F11      ; 500        ; 8        ; vga_out_bl                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F12      ; 498        ; 8        ; vga_out_r[3]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F14      ; 485        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F15      ; 466        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F17      ; 455        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F18      ; 428        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F19      ; 420        ; 7        ; ledt[1]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F21      ; 408        ; 7        ; ledt[3]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F22      ; 409        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; F23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F24      ; 396        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F25      ; 395        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F26      ; 379        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F27      ; 373        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F28      ; 372        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 26         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 25         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G3       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G4       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G5       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ; 5          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G7       ; 530        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G8       ; 528        ; 8        ; vga_out_g[0]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G9       ; 525        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G10      ; 513        ; 8        ; vga_out_r[4]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G11      ; 506        ; 8        ; vga_out_g[1]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G12      ; 503        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G13      ; 493        ; 8        ; vga_out_hs                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G14      ; 484        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G15      ; 457        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G16      ; 453        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G17      ; 437        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G18      ; 452        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G19      ; 451        ; 7        ; ledt[0]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G20      ; 444        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G21      ; 445        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G22      ; 449        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G23      ; 398        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G24      ; 397        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G25      ; 393        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G26      ; 392        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G27      ; 367        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G28      ; 366        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H3       ; 15         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H4       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H5       ; 20         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H6       ; 11         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H7       ; 4          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H8       ; 529        ; 8        ; vga_out_r[6]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H9       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ; 514        ; 8        ; vga_out_r[7]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H11      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H12      ; 507        ; 8        ; vga_out_g[3]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H13      ; 494        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H14      ; 480        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ; 464        ; 7        ; ledtt                                                     ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H16      ; 459        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H17      ; 454        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H18      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H19      ; 446        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H20      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H21      ; 448        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H22      ; 399        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H23      ; 391        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H24      ; 390        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H25      ; 377        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H26      ; 376        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J1       ; 64         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J3       ; 23         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J4       ; 22         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ; 36         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J6       ; 35         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J7       ; 37         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J8       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J10      ; 515        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ; 490        ; 8        ; vga_out_r[5]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; J13      ; 489        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J14      ; 481        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J15      ; 465        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J16      ; 458        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J17      ; 450        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J19      ; 447        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J20      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J21      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J22      ; 394        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J23      ; 387        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J24      ; 386        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J25      ; 365        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J26      ; 364        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J27      ; 338        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J28      ; 337        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K1       ; 28         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 27         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ; 30         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K4       ; 29         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K5       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ; 38         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K8       ; 39         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 389        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 388        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K24      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K25      ; 371        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K26      ; 370        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K27      ; 362        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K28      ; 361        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 49         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 48         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ; 32         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L4       ; 31         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L5       ; 21         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L6       ; 43         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L7       ; 42         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L8       ; 40         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L21      ; 385        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L22      ; 384        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L23      ; 360        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L24      ; 359        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L25      ; 369        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L26      ; 363        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L27      ; 358        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L28      ; 357        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 51         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 50         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M3       ; 34         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 33         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M5       ; 41         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M6       ; 24         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ; 47         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M8       ; 46         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M21      ; 368        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M22      ; 342        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M23      ; 344        ; 6        ; rst_n                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M24      ; 347        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M25      ; 356        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M26      ; 355        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M27      ; 354        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M28      ; 353        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N3       ; 45         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N4       ; 44         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N5       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 56         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; N8       ; 54         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N21      ; 348        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N22      ; 340        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N24      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N25      ; 352        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N26      ; 351        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P1       ; 53         ; 1        ; sdram_addr[3]                                             ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P2       ; 52         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 55         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; P4       ; 57         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ; 59         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 61         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; P7       ; 58         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; P8       ; 60         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ; 334        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P22      ; 343        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P23      ; 341        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P24      ; 339        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P25      ; 346        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P26      ; 345        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P27      ; 350        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P28      ; 349        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R1       ; 68         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ; 67         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R3       ; 73         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R4       ; 74         ; 2        ; sdram_ba[1]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R5       ; 77         ; 2        ; sdram_addr[10]                                            ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R6       ; 70         ; 2        ; sdram_addr[0]                                             ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R7       ; 69         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R8       ; 62         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R21      ; 333        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R22      ; 332        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R23      ; 331        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R24      ; 330        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R25      ; 327        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R26      ; 326        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R27      ; 329        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R28      ; 328        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T3       ; 76         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T4       ; 75         ; 2        ; sdram_cas_n                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T5       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T7       ; 78         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T8       ; 100        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 325        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T22      ; 324        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T24      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T25      ; 323        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T26      ; 322        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T28      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U1       ; 80         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U2       ; 79         ; 2        ; sdram_dqm[0]                                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U3       ; 71         ; 2        ; sdram_dq[7]                                               ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U4       ; 72         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U5       ; 90         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U6       ; 89         ; 2        ; sdram_ras_n                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U7       ; 103        ; 2        ; sdram_ba[0]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U8       ; 104        ; 2        ; sdram_addr[2]                                             ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U21      ; 319        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U22      ; 313        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U23      ; 305        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U24      ; 316        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U25      ; 315        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U26      ; 314        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U27      ; 318        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U28      ; 317        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V1       ; 84         ; 2        ; sdram_dq[6]                                               ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V2       ; 83         ; 2        ; sdram_dq[5]                                               ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V3       ; 82         ; 2        ; sdram_dq[4]                                               ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V4       ; 81         ; 2        ; sdram_dq[2]                                               ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V5       ; 108        ; 2        ; sdram_addr[4]                                             ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V6       ; 107        ; 2        ; sdram_we_n                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V7       ; 110        ; 2        ; sdram_cs_n                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V8       ; 109        ; 2        ; sdram_addr[1]                                             ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 311        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V22      ; 312        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V23      ; 309        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V24      ; 308        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V25      ; 307        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V26      ; 306        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V27      ; 304        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V28      ; 303        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 88         ; 2        ; sdram_dq[3]                                               ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W2       ; 87         ; 2        ; sdram_dq[1]                                               ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W3       ; 112        ; 2        ; sdram_dq[0]                                               ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W4       ; 111        ; 2        ; sdram_dqm[1]                                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W5       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W7       ; 115        ; 2        ; sdram_addr[6]                                             ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W8       ; 116        ; 2        ; sdram_addr[5]                                             ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W21      ; 310        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W22      ; 321        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W24      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W25      ; 300        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W26      ; 299        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W27      ; 301        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W28      ; 302        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y1       ; 66         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; Y2       ; 65         ; 2        ; clk                                                       ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y3       ; 92         ; 2        ; sdram_dq[8]                                               ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y4       ; 91         ; 2        ; sdram_dq[9]                                               ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y5       ; 114        ; 2        ; sdram_addr[8]                                             ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y6       ; 113        ; 2        ; sdram_addr[9]                                             ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y7       ; 117        ; 2        ; sdram_addr[12]                                            ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y8       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y10      ; 140        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y12      ; 187        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y13      ; 189        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ; 197        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y15      ; 198        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y16      ; 250        ; 4        ; cmos_db[2]                                                ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y17      ; 249        ; 4        ; cmos_db[4]                                                ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ; 263        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y20      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y21      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y22      ; 320        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y23      ; 288        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y24      ; 287        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y25      ; 298        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y26      ; 297        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y27      ; 336        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; Y28      ; 335        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                                                                                                                                                                                                                       ;
+-------------------------------+--------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+
; Name                          ; camera_interface:m0|dcm_24MHz:m1|altpll:altpll_component|dcm_24MHz_altpll:auto_generated|pll1          ; dcm_165MHz:m3|altpll:altpll_component|dcm_165MHz_altpll:auto_generated|pll1 ; vga_interface:m2|dcm_25MHz:m1|altpll:altpll_component|dcm_25MHz_altpll:auto_generated|pll1 ;
+-------------------------------+--------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+
; SDC pin name                  ; m0|m1|altpll_component|auto_generated|pll1                                                             ; m3|altpll_component|auto_generated|pll1                                     ; m2|m1|altpll_component|auto_generated|pll1                                                 ;
; PLL mode                      ; Normal                                                                                                 ; Normal                                                                      ; Normal                                                                                     ;
; Compensate clock              ; clock0                                                                                                 ; clock0                                                                      ; clock0                                                                                     ;
; Compensated input/output pins ; --                                                                                                     ; --                                                                          ; --                                                                                         ;
; Switchover type               ; --                                                                                                     ; --                                                                          ; --                                                                                         ;
; Input frequency 0             ; 50.0 MHz                                                                                               ; 50.0 MHz                                                                    ; 50.0 MHz                                                                                   ;
; Input frequency 1             ; --                                                                                                     ; --                                                                          ; --                                                                                         ;
; Nominal PFD frequency         ; 50.0 MHz                                                                                               ; 10.0 MHz                                                                    ; 50.0 MHz                                                                                   ;
; Nominal VCO frequency         ; 600.0 MHz                                                                                              ; 330.0 MHz                                                                   ; 600.0 MHz                                                                                  ;
; VCO post scale K counter      ; 2                                                                                                      ; 2                                                                           ; 2                                                                                          ;
; VCO frequency control         ; Auto                                                                                                   ; Auto                                                                        ; Auto                                                                                       ;
; VCO phase shift step          ; 208 ps                                                                                                 ; 378 ps                                                                      ; 208 ps                                                                                     ;
; VCO multiply                  ; --                                                                                                     ; --                                                                          ; --                                                                                         ;
; VCO divide                    ; --                                                                                                     ; --                                                                          ; --                                                                                         ;
; Freq min lock                 ; 25.0 MHz                                                                                               ; 49.0 MHz                                                                    ; 25.0 MHz                                                                                   ;
; Freq max lock                 ; 54.18 MHz                                                                                              ; 98.52 MHz                                                                   ; 54.18 MHz                                                                                  ;
; M VCO Tap                     ; 0                                                                                                      ; 0                                                                           ; 0                                                                                          ;
; M Initial                     ; 1                                                                                                      ; 1                                                                           ; 1                                                                                          ;
; M value                       ; 12                                                                                                     ; 33                                                                          ; 12                                                                                         ;
; N value                       ; 1                                                                                                      ; 5                                                                           ; 1                                                                                          ;
; Charge pump current           ; setting 1                                                                                              ; setting 1                                                                   ; setting 1                                                                                  ;
; Loop filter resistance        ; setting 27                                                                                             ; setting 24                                                                  ; setting 27                                                                                 ;
; Loop filter capacitance       ; setting 0                                                                                              ; setting 0                                                                   ; setting 0                                                                                  ;
; Bandwidth                     ; 680 kHz to 980 kHz                                                                                     ; 450 kHz to 980 kHz                                                          ; 680 kHz to 980 kHz                                                                         ;
; Bandwidth type                ; Medium                                                                                                 ; Medium                                                                      ; Medium                                                                                     ;
; Real time reconfigurable      ; Off                                                                                                    ; Off                                                                         ; Off                                                                                        ;
; Scan chain MIF file           ; --                                                                                                     ; --                                                                          ; --                                                                                         ;
; Preserve PLL counter order    ; Off                                                                                                    ; Off                                                                         ; Off                                                                                        ;
; PLL location                  ; PLL_4                                                                                                  ; PLL_1                                                                       ; PLL_3                                                                                      ;
; Inclk0 signal                 ; vga_interface:m2|dcm_25MHz:m1|altpll:altpll_component|dcm_25MHz_altpll:auto_generated|wire_pll1_clk[0] ; clk                                                                         ; clk                                                                                        ;
; Inclk1 signal                 ; --                                                                                                     ; --                                                                          ; --                                                                                         ;
; Inclk0 signal type            ; Global Clock                                                                                           ; Dedicated Pin                                                               ; Dedicated Pin                                                                              ;
; Inclk1 signal type            ; --                                                                                                     ; --                                                                          ; --                                                                                         ;
+-------------------------------+--------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                                             ;
+-----------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+---------------------------------------------------+
; Name                                                                                                      ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                      ;
+-----------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+---------------------------------------------------+
; camera_interface:m0|dcm_24MHz:m1|altpll:altpll_component|dcm_24MHz_altpll:auto_generated|wire_pll1_clk[0] ; clock0       ; 12   ; 25  ; 24.0 MHz         ; 0 (0 ps)    ; 1.80 (208 ps)    ; 50/50      ; C0      ; 25            ; 13/12 Odd  ; --            ; 1       ; 0       ; m0|m1|altpll_component|auto_generated|pll1|clk[0] ;
; dcm_165MHz:m3|altpll:altpll_component|dcm_165MHz_altpll:auto_generated|wire_pll1_clk[0]                   ; clock0       ; 33   ; 10  ; 165.0 MHz        ; 0 (0 ps)    ; 22.50 (378 ps)   ; 50/50      ; C0      ; 2             ; 1/1 Even   ; --            ; 1       ; 0       ; m3|altpll_component|auto_generated|pll1|clk[0]    ;
; vga_interface:m2|dcm_25MHz:m1|altpll:altpll_component|dcm_25MHz_altpll:auto_generated|wire_pll1_clk[0]    ; clock0       ; 1    ; 2   ; 25.0 MHz         ; 0 (0 ps)    ; 1.88 (208 ps)    ; 50/50      ; C0      ; 24            ; 12/12 Even ; --            ; 1       ; 0       ; m2|m1|altpll_component|auto_generated|pll1|clk[0] ;
+-----------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+---------------------------------------------------+


+------------------------------------------------+
; I/O Assignment Warnings                        ;
+----------------+-------------------------------+
; Pin Name       ; Reason                        ;
+----------------+-------------------------------+
; cmos_rst_n     ; Incomplete set of assignments ;
; cmos_pwdn      ; Incomplete set of assignments ;
; cmos_xclk      ; Incomplete set of assignments ;
; ledt[0]        ; Incomplete set of assignments ;
; ledt[1]        ; Incomplete set of assignments ;
; ledt[2]        ; Incomplete set of assignments ;
; ledt[3]        ; Incomplete set of assignments ;
; ledtt          ; Incomplete set of assignments ;
; sdram_clk      ; Incomplete set of assignments ;
; sdram_cke      ; Incomplete set of assignments ;
; sdram_cs_n     ; Incomplete set of assignments ;
; sdram_ras_n    ; Incomplete set of assignments ;
; sdram_cas_n    ; Incomplete set of assignments ;
; sdram_we_n     ; Incomplete set of assignments ;
; sdram_addr[0]  ; Incomplete set of assignments ;
; sdram_addr[1]  ; Incomplete set of assignments ;
; sdram_addr[2]  ; Incomplete set of assignments ;
; sdram_addr[3]  ; Incomplete set of assignments ;
; sdram_addr[4]  ; Incomplete set of assignments ;
; sdram_addr[5]  ; Incomplete set of assignments ;
; sdram_addr[6]  ; Incomplete set of assignments ;
; sdram_addr[7]  ; Incomplete set of assignments ;
; sdram_addr[8]  ; Incomplete set of assignments ;
; sdram_addr[9]  ; Incomplete set of assignments ;
; sdram_addr[10] ; Incomplete set of assignments ;
; sdram_addr[11] ; Incomplete set of assignments ;
; sdram_addr[12] ; Incomplete set of assignments ;
; sdram_ba[0]    ; Incomplete set of assignments ;
; sdram_ba[1]    ; Incomplete set of assignments ;
; sdram_dqm[0]   ; Incomplete set of assignments ;
; sdram_dqm[1]   ; Incomplete set of assignments ;
; vga_out_r[0]   ; Incomplete set of assignments ;
; vga_out_r[1]   ; Incomplete set of assignments ;
; vga_out_r[2]   ; Incomplete set of assignments ;
; vga_out_r[3]   ; Incomplete set of assignments ;
; vga_out_r[4]   ; Incomplete set of assignments ;
; vga_out_r[5]   ; Incomplete set of assignments ;
; vga_out_r[6]   ; Incomplete set of assignments ;
; vga_out_r[7]   ; Incomplete set of assignments ;
; vga_out_g[0]   ; Incomplete set of assignments ;
; vga_out_g[1]   ; Incomplete set of assignments ;
; vga_out_g[2]   ; Incomplete set of assignments ;
; vga_out_g[3]   ; Incomplete set of assignments ;
; vga_out_g[4]   ; Incomplete set of assignments ;
; vga_out_g[5]   ; Incomplete set of assignments ;
; vga_out_g[6]   ; Incomplete set of assignments ;
; vga_out_g[7]   ; Incomplete set of assignments ;
; vga_out_b[0]   ; Incomplete set of assignments ;
; vga_out_b[1]   ; Incomplete set of assignments ;
; vga_out_b[2]   ; Incomplete set of assignments ;
; vga_out_b[3]   ; Incomplete set of assignments ;
; vga_out_b[4]   ; Incomplete set of assignments ;
; vga_out_b[5]   ; Incomplete set of assignments ;
; vga_out_b[6]   ; Incomplete set of assignments ;
; vga_out_b[7]   ; Incomplete set of assignments ;
; vga_out_vs     ; Incomplete set of assignments ;
; vga_out_hs     ; Incomplete set of assignments ;
; vga_out_bl     ; Incomplete set of assignments ;
; vga_out_sy     ; Incomplete set of assignments ;
; clk_out        ; Incomplete set of assignments ;
; cmos_sda       ; Incomplete set of assignments ;
; cmos_scl       ; Incomplete set of assignments ;
; sdram_dq[0]    ; Incomplete set of assignments ;
; sdram_dq[1]    ; Incomplete set of assignments ;
; sdram_dq[2]    ; Incomplete set of assignments ;
; sdram_dq[3]    ; Incomplete set of assignments ;
; sdram_dq[4]    ; Incomplete set of assignments ;
; sdram_dq[5]    ; Incomplete set of assignments ;
; sdram_dq[6]    ; Incomplete set of assignments ;
; sdram_dq[7]    ; Incomplete set of assignments ;
; sdram_dq[8]    ; Incomplete set of assignments ;
; sdram_dq[9]    ; Incomplete set of assignments ;
; sdram_dq[10]   ; Incomplete set of assignments ;
; sdram_dq[11]   ; Incomplete set of assignments ;
; sdram_dq[12]   ; Incomplete set of assignments ;
; sdram_dq[13]   ; Incomplete set of assignments ;
; sdram_dq[14]   ; Incomplete set of assignments ;
; sdram_dq[15]   ; Incomplete set of assignments ;
; rst_n          ; Incomplete set of assignments ;
; key[0]         ; Incomplete set of assignments ;
; key[1]         ; Incomplete set of assignments ;
; key[2]         ; Incomplete set of assignments ;
; key[3]         ; Incomplete set of assignments ;
; clk            ; Incomplete set of assignments ;
; cmos_pclk      ; Incomplete set of assignments ;
; cmos_href      ; Incomplete set of assignments ;
; cmos_vsync     ; Incomplete set of assignments ;
; cmos_db[0]     ; Incomplete set of assignments ;
; cmos_db[1]     ; Incomplete set of assignments ;
; cmos_db[2]     ; Incomplete set of assignments ;
; cmos_db[3]     ; Incomplete set of assignments ;
; cmos_db[4]     ; Incomplete set of assignments ;
; cmos_db[5]     ; Incomplete set of assignments ;
; cmos_db[6]     ; Incomplete set of assignments ;
; cmos_db[7]     ; Incomplete set of assignments ;
+----------------+-------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                    ;
+-------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------+-------------------+--------------+
; Compilation Hierarchy Node                      ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                 ; Entity Name       ; Library Name ;
+-------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------+-------------------+--------------+
; |camera_test                                    ; 1221 (1)    ; 575 (0)                   ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 95   ; 0            ; 646 (1)      ; 53 (0)            ; 522 (0)          ; |camera_test                                                                                                        ; camera_test       ; work         ;
;    |camera_interface:m0|                        ; 759 (306)   ; 322 (101)                 ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 437 (205)    ; 30 (22)           ; 292 (78)         ; |camera_test|camera_interface:m0                                                                                    ; camera_interface  ; work         ;
;       |asyn_fifo:m2|                            ; 142 (142)   ; 89 (89)                   ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 53 (53)      ; 7 (7)             ; 82 (82)          ; |camera_test|camera_interface:m0|asyn_fifo:m2                                                                       ; asyn_fifo         ; work         ;
;          |dual_port_sync:m0|                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |camera_test|camera_interface:m0|asyn_fifo:m2|dual_port_sync:m0                                                     ; dual_port_sync    ; work         ;
;             |altsyncram:ram_rtl_0|              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |camera_test|camera_interface:m0|asyn_fifo:m2|dual_port_sync:m0|altsyncram:ram_rtl_0                                ; altsyncram        ; work         ;
;                |altsyncram_k8d1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |camera_test|camera_interface:m0|asyn_fifo:m2|dual_port_sync:m0|altsyncram:ram_rtl_0|altsyncram_k8d1:auto_generated ; altsyncram_k8d1   ; work         ;
;       |dcm_24MHz:m1|                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |camera_test|camera_interface:m0|dcm_24MHz:m1                                                                       ; dcm_24MHz         ; work         ;
;          |altpll:altpll_component|              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |camera_test|camera_interface:m0|dcm_24MHz:m1|altpll:altpll_component                                               ; altpll            ; work         ;
;             |dcm_24MHz_altpll:auto_generated|   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |camera_test|camera_interface:m0|dcm_24MHz:m1|altpll:altpll_component|dcm_24MHz_altpll:auto_generated               ; dcm_24MHz_altpll  ; work         ;
;       |debounce_explicit:m3|                    ; 44 (44)     ; 25 (25)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 25 (25)          ; |camera_test|camera_interface:m0|debounce_explicit:m3                                                               ; debounce_explicit ; work         ;
;       |debounce_explicit:m4|                    ; 44 (44)     ; 25 (25)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 25 (25)          ; |camera_test|camera_interface:m0|debounce_explicit:m4                                                               ; debounce_explicit ; work         ;
;       |debounce_explicit:m5|                    ; 44 (44)     ; 25 (25)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 25 (25)          ; |camera_test|camera_interface:m0|debounce_explicit:m5                                                               ; debounce_explicit ; work         ;
;       |debounce_explicit:m6|                    ; 44 (44)     ; 25 (25)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 25 (25)          ; |camera_test|camera_interface:m0|debounce_explicit:m6                                                               ; debounce_explicit ; work         ;
;       |i2c_top:m0|                              ; 136 (136)   ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 103 (103)    ; 1 (1)             ; 32 (32)          ; |camera_test|camera_interface:m0|i2c_top:m0                                                                         ; i2c_top           ; work         ;
;    |dcm_165MHz:m3|                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |camera_test|dcm_165MHz:m3                                                                                          ; dcm_165MHz        ; work         ;
;       |altpll:altpll_component|                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |camera_test|dcm_165MHz:m3|altpll:altpll_component                                                                  ; altpll            ; work         ;
;          |dcm_165MHz_altpll:auto_generated|     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |camera_test|dcm_165MHz:m3|altpll:altpll_component|dcm_165MHz_altpll:auto_generated                                 ; dcm_165MHz_altpll ; work         ;
;    |sdram_interface:m1|                         ; 380 (55)    ; 222 (31)                  ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 158 (24)     ; 22 (0)            ; 200 (47)         ; |camera_test|sdram_interface:m1                                                                                     ; sdram_interface   ; work         ;
;       |asyn_fifo:m2|                            ; 140 (140)   ; 77 (77)                   ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 63 (63)      ; 5 (5)             ; 72 (72)          ; |camera_test|sdram_interface:m1|asyn_fifo:m2                                                                        ; asyn_fifo         ; work         ;
;          |dual_port_sync:m0|                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |camera_test|sdram_interface:m1|asyn_fifo:m2|dual_port_sync:m0                                                      ; dual_port_sync    ; work         ;
;             |altsyncram:ram_rtl_0|              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |camera_test|sdram_interface:m1|asyn_fifo:m2|dual_port_sync:m0|altsyncram:ram_rtl_0                                 ; altsyncram        ; work         ;
;                |altsyncram_k8d1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |camera_test|sdram_interface:m1|asyn_fifo:m2|dual_port_sync:m0|altsyncram:ram_rtl_0|altsyncram_k8d1:auto_generated  ; altsyncram_k8d1   ; work         ;
;       |sdram_controller:m0|                     ; 185 (185)   ; 114 (114)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 71 (71)      ; 17 (17)           ; 97 (97)          ; |camera_test|sdram_interface:m1|sdram_controller:m0                                                                 ; sdram_controller  ; work         ;
;    |vga_interface:m2|                           ; 81 (32)     ; 31 (3)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 50 (29)      ; 1 (1)             ; 30 (3)           ; |camera_test|vga_interface:m2                                                                                       ; vga_interface     ; work         ;
;       |dcm_25MHz:m1|                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |camera_test|vga_interface:m2|dcm_25MHz:m1                                                                          ; dcm_25MHz         ; work         ;
;          |altpll:altpll_component|              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |camera_test|vga_interface:m2|dcm_25MHz:m1|altpll:altpll_component                                                  ; altpll            ; work         ;
;             |dcm_25MHz_altpll:auto_generated|   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |camera_test|vga_interface:m2|dcm_25MHz:m1|altpll:altpll_component|dcm_25MHz_altpll:auto_generated                  ; dcm_25MHz_altpll  ; work         ;
;       |vga_core:m0|                             ; 49 (49)     ; 28 (28)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (21)      ; 0 (0)             ; 28 (28)          ; |camera_test|vga_interface:m2|vga_core:m0                                                                           ; vga_core          ; work         ;
+-------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------+-------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                            ;
+----------------+----------+---------------+---------------+-----------------------+-----+------+
; Name           ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+----------------+----------+---------------+---------------+-----------------------+-----+------+
; cmos_rst_n     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; cmos_pwdn      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; cmos_xclk      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ledt[0]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ledt[1]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ledt[2]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ledt[3]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ledtt          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdram_clk      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdram_cke      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdram_cs_n     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdram_ras_n    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdram_cas_n    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdram_we_n     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdram_addr[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdram_addr[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdram_addr[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdram_addr[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdram_addr[4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdram_addr[5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdram_addr[6]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdram_addr[7]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdram_addr[8]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdram_addr[9]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdram_addr[10] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdram_addr[11] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdram_addr[12] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdram_ba[0]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdram_ba[1]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdram_dqm[0]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdram_dqm[1]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_out_r[0]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_out_r[1]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_out_r[2]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_out_r[3]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_out_r[4]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_out_r[5]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_out_r[6]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_out_r[7]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_out_g[0]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_out_g[1]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_out_g[2]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_out_g[3]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_out_g[4]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_out_g[5]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_out_g[6]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_out_g[7]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_out_b[0]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_out_b[1]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_out_b[2]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_out_b[3]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_out_b[4]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_out_b[5]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_out_b[6]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_out_b[7]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_out_vs     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_out_hs     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_out_bl     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_out_sy     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; clk_out        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; cmos_sda       ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; cmos_scl       ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; sdram_dq[0]    ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; sdram_dq[1]    ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; sdram_dq[2]    ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; sdram_dq[3]    ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; sdram_dq[4]    ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; sdram_dq[5]    ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; sdram_dq[6]    ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; sdram_dq[7]    ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; sdram_dq[8]    ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; sdram_dq[9]    ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; sdram_dq[10]   ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; sdram_dq[11]   ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; sdram_dq[12]   ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; sdram_dq[13]   ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; sdram_dq[14]   ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; sdram_dq[15]   ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; rst_n          ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; key[0]         ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; key[1]         ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; key[2]         ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; key[3]         ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; clk            ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; cmos_pclk      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; cmos_href      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; cmos_vsync     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; cmos_db[0]     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; cmos_db[1]     ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; cmos_db[2]     ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; cmos_db[3]     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; cmos_db[4]     ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; cmos_db[5]     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; cmos_db[6]     ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; cmos_db[7]     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
+----------------+----------+---------------+---------------+-----------------------+-----+------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                           ;
+----------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                        ; Pad To Core Index ; Setting ;
+----------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; cmos_sda                                                                                                                   ;                   ;         ;
;      - camera_interface:m0|Equal1~0                                                                                        ; 0                 ; 6       ;
;      - camera_interface:m0|stop~0                                                                                          ; 0                 ; 6       ;
;      - camera_interface:m0|Selector8~7                                                                                     ; 0                 ; 6       ;
;      - camera_interface:m0|Selector71~0                                                                                    ; 0                 ; 6       ;
;      - camera_interface:m0|i2c_top:m0|wr_data_q[7]~4                                                                       ; 0                 ; 6       ;
;      - camera_interface:m0|i2c_top:m0|wr_data_q[7]~5                                                                       ; 0                 ; 6       ;
;      - camera_interface:m0|i2c_top:m0|Selector8~3                                                                          ; 0                 ; 6       ;
;      - camera_interface:m0|i2c_top:m0|Selector8~4                                                                          ; 0                 ; 6       ;
; cmos_scl                                                                                                                   ;                   ;         ;
; sdram_dq[0]                                                                                                                ;                   ;         ;
;      - sdram_interface:m1|sdram_controller:m0|s2f_data_q[0]~feeder                                                         ; 0                 ; 6       ;
; sdram_dq[1]                                                                                                                ;                   ;         ;
;      - sdram_interface:m1|sdram_controller:m0|s2f_data_q[1]~feeder                                                         ; 1                 ; 6       ;
; sdram_dq[2]                                                                                                                ;                   ;         ;
;      - sdram_interface:m1|sdram_controller:m0|s2f_data_q[2]                                                                ; 1                 ; 6       ;
; sdram_dq[3]                                                                                                                ;                   ;         ;
;      - sdram_interface:m1|sdram_controller:m0|s2f_data_q[3]~feeder                                                         ; 1                 ; 6       ;
; sdram_dq[4]                                                                                                                ;                   ;         ;
;      - sdram_interface:m1|sdram_controller:m0|s2f_data_q[4]~feeder                                                         ; 0                 ; 6       ;
; sdram_dq[5]                                                                                                                ;                   ;         ;
;      - sdram_interface:m1|sdram_controller:m0|s2f_data_q[5]                                                                ; 0                 ; 6       ;
; sdram_dq[6]                                                                                                                ;                   ;         ;
;      - sdram_interface:m1|sdram_controller:m0|s2f_data_q[6]~feeder                                                         ; 1                 ; 6       ;
; sdram_dq[7]                                                                                                                ;                   ;         ;
;      - sdram_interface:m1|sdram_controller:m0|s2f_data_q[7]~feeder                                                         ; 1                 ; 6       ;
; sdram_dq[8]                                                                                                                ;                   ;         ;
;      - sdram_interface:m1|sdram_controller:m0|s2f_data_q[8]                                                                ; 0                 ; 6       ;
; sdram_dq[9]                                                                                                                ;                   ;         ;
;      - sdram_interface:m1|sdram_controller:m0|s2f_data_q[9]~feeder                                                         ; 1                 ; 6       ;
; sdram_dq[10]                                                                                                               ;                   ;         ;
;      - sdram_interface:m1|sdram_controller:m0|s2f_data_q[10]~feeder                                                        ; 0                 ; 6       ;
; sdram_dq[11]                                                                                                               ;                   ;         ;
;      - sdram_interface:m1|sdram_controller:m0|s2f_data_q[11]~feeder                                                        ; 0                 ; 6       ;
; sdram_dq[12]                                                                                                               ;                   ;         ;
;      - sdram_interface:m1|sdram_controller:m0|s2f_data_q[12]                                                               ; 0                 ; 6       ;
; sdram_dq[13]                                                                                                               ;                   ;         ;
;      - sdram_interface:m1|sdram_controller:m0|s2f_data_q[13]                                                               ; 1                 ; 6       ;
; sdram_dq[14]                                                                                                               ;                   ;         ;
;      - sdram_interface:m1|sdram_controller:m0|s2f_data_q[14]~feeder                                                        ; 0                 ; 6       ;
; sdram_dq[15]                                                                                                               ;                   ;         ;
;      - sdram_interface:m1|sdram_controller:m0|s2f_data_q[15]~feeder                                                        ; 0                 ; 6       ;
; rst_n                                                                                                                      ;                   ;         ;
;      - camera_interface:m0|asyn_fifo:m2|full                                                                               ; 1                 ; 6       ;
;      - sdram_interface:m1|sdram_controller:m0|s_ba_q[0]                                                                    ; 1                 ; 6       ;
;      - sdram_interface:m1|sdram_controller:m0|s_ba_q[1]                                                                    ; 1                 ; 6       ;
;      - sdram_interface:m1|sdram_controller:m0|s_addr_q[0]                                                                  ; 1                 ; 6       ;
;      - sdram_interface:m1|sdram_controller:m0|s_addr_q[1]                                                                  ; 1                 ; 6       ;
;      - sdram_interface:m1|sdram_controller:m0|s_addr_q[2]                                                                  ; 1                 ; 6       ;
;      - sdram_interface:m1|sdram_controller:m0|s_addr_q[3]                                                                  ; 1                 ; 6       ;
;      - sdram_interface:m1|sdram_controller:m0|s_addr_q[4]                                                                  ; 1                 ; 6       ;
;      - sdram_interface:m1|sdram_controller:m0|s_addr_q[5]                                                                  ; 1                 ; 6       ;
;      - sdram_interface:m1|sdram_controller:m0|s_addr_q[6]                                                                  ; 1                 ; 6       ;
;      - sdram_interface:m1|sdram_controller:m0|s_addr_q[7]                                                                  ; 1                 ; 6       ;
;      - sdram_interface:m1|sdram_controller:m0|s_addr_q[8]                                                                  ; 1                 ; 6       ;
;      - sdram_interface:m1|sdram_controller:m0|s_addr_q[9]                                                                  ; 1                 ; 6       ;
;      - sdram_interface:m1|sdram_controller:m0|s_addr_q[10]                                                                 ; 1                 ; 6       ;
;      - sdram_interface:m1|sdram_controller:m0|s_addr_q[11]                                                                 ; 1                 ; 6       ;
;      - sdram_interface:m1|sdram_controller:m0|s_addr_q[12]                                                                 ; 1                 ; 6       ;
;      - vga_interface:m2|vga_core:m0|hblank_q                                                                               ; 1                 ; 6       ;
;      - vga_interface:m2|vga_core:m0|vblank_q                                                                               ; 1                 ; 6       ;
;      - vga_interface:m2|vga_core:m0|hsync_q                                                                                ; 1                 ; 6       ;
;      - vga_interface:m2|vga_core:m0|vsync_q                                                                                ; 1                 ; 6       ;
;      - vga_interface:m2|vga_core:m0|hctr_q[0]                                                                              ; 1                 ; 6       ;
;      - vga_interface:m2|vga_core:m0|hctr_q[1]                                                                              ; 1                 ; 6       ;
;      - vga_interface:m2|vga_core:m0|hctr_q[2]                                                                              ; 1                 ; 6       ;
;      - vga_interface:m2|vga_core:m0|hctr_q[3]                                                                              ; 1                 ; 6       ;
;      - vga_interface:m2|vga_core:m0|hctr_q[4]                                                                              ; 1                 ; 6       ;
;      - vga_interface:m2|vga_core:m0|hctr_q[5]                                                                              ; 1                 ; 6       ;
;      - vga_interface:m2|vga_core:m0|hctr_q[6]                                                                              ; 1                 ; 6       ;
;      - vga_interface:m2|vga_core:m0|hctr_q[7]                                                                              ; 1                 ; 6       ;
;      - vga_interface:m2|vga_core:m0|hctr_q[8]                                                                              ; 1                 ; 6       ;
;      - vga_interface:m2|vga_core:m0|hctr_q[9]                                                                              ; 1                 ; 6       ;
;      - vga_interface:m2|vga_core:m0|hctr_q[10]                                                                             ; 1                 ; 6       ;
;      - vga_interface:m2|vga_core:m0|hctr_q[11]                                                                             ; 1                 ; 6       ;
;      - vga_interface:m2|vga_core:m0|vctr_q[0]                                                                              ; 1                 ; 6       ;
;      - vga_interface:m2|vga_core:m0|vctr_q[1]                                                                              ; 1                 ; 6       ;
;      - vga_interface:m2|vga_core:m0|vctr_q[2]                                                                              ; 1                 ; 6       ;
;      - vga_interface:m2|vga_core:m0|vctr_q[3]                                                                              ; 1                 ; 6       ;
;      - vga_interface:m2|vga_core:m0|vctr_q[4]                                                                              ; 1                 ; 6       ;
;      - vga_interface:m2|vga_core:m0|vctr_q[5]                                                                              ; 1                 ; 6       ;
;      - vga_interface:m2|vga_core:m0|vctr_q[6]                                                                              ; 1                 ; 6       ;
;      - vga_interface:m2|vga_core:m0|vctr_q[7]                                                                              ; 1                 ; 6       ;
;      - vga_interface:m2|vga_core:m0|vctr_q[8]                                                                              ; 1                 ; 6       ;
;      - vga_interface:m2|vga_core:m0|vctr_q[9]                                                                              ; 1                 ; 6       ;
;      - vga_interface:m2|vga_core:m0|vctr_q[10]                                                                             ; 1                 ; 6       ;
;      - vga_interface:m2|vga_core:m0|vctr_q[11]                                                                             ; 1                 ; 6       ;
;      - sdram_interface:m1|sdram_controller:m0|rw_en_q                                                                      ; 1                 ; 6       ;
;      - camera_interface:m0|data_q[0]                                                                                       ; 1                 ; 6       ;
;      - camera_interface:m0|contrast_q[7]                                                                                   ; 1                 ; 6       ;
;      - camera_interface:m0|contrast_q[6]                                                                                   ; 1                 ; 6       ;
;      - camera_interface:m0|contrast_q[5]                                                                                   ; 1                 ; 6       ;
;      - camera_interface:m0|contrast_q[4]                                                                                   ; 1                 ; 6       ;
;      - camera_interface:m0|contrast_q[3]                                                                                   ; 1                 ; 6       ;
;      - camera_interface:m0|contrast_q[2]                                                                                   ; 1                 ; 6       ;
;      - camera_interface:m0|contrast_q[1]                                                                                   ; 1                 ; 6       ;
;      - camera_interface:m0|contrast_q[0]                                                                                   ; 1                 ; 6       ;
;      - camera_interface:m0|brightness_q[0]                                                                                 ; 1                 ; 6       ;
;      - camera_interface:m0|brightness_q[1]                                                                                 ; 1                 ; 6       ;
;      - camera_interface:m0|brightness_q[2]                                                                                 ; 1                 ; 6       ;
;      - camera_interface:m0|brightness_q[3]                                                                                 ; 1                 ; 6       ;
;      - camera_interface:m0|brightness_q[4]                                                                                 ; 1                 ; 6       ;
;      - camera_interface:m0|brightness_q[5]                                                                                 ; 1                 ; 6       ;
;      - camera_interface:m0|brightness_q[6]                                                                                 ; 1                 ; 6       ;
;      - camera_interface:m0|brightness_q[7]                                                                                 ; 1                 ; 6       ;
;      - camera_interface:m0|data_q[7]                                                                                       ; 1                 ; 6       ;
;      - camera_interface:m0|data_q[6]                                                                                       ; 1                 ; 6       ;
;      - camera_interface:m0|data_q[5]                                                                                       ; 1                 ; 6       ;
;      - camera_interface:m0|data_q[4]                                                                                       ; 1                 ; 6       ;
;      - camera_interface:m0|data_q[3]                                                                                       ; 1                 ; 6       ;
;      - camera_interface:m0|data_q[2]                                                                                       ; 1                 ; 6       ;
;      - camera_interface:m0|data_q[1]                                                                                       ; 1                 ; 6       ;
;      - vga_interface:m2|state_q.idle                                                                                       ; 1                 ; 6       ;
;      - vga_interface:m2|state_q.display                                                                                    ; 1                 ; 6       ;
;      - camera_interface:m0|state_q.fifo_write                                                                              ; 1                 ; 6       ;
;      - camera_interface:m0|addr_q[0]                                                                                       ; 1                 ; 6       ;
;      - sdram_interface:m1|sdram_controller:m0|burst_index_q[0]                                                             ; 1                 ; 6       ;
;      - sdram_interface:m1|sdram_controller:m0|burst_index_q[1]                                                             ; 1                 ; 6       ;
;      - sdram_interface:m1|sdram_controller:m0|burst_index_q[2]                                                             ; 1                 ; 6       ;
;      - sdram_interface:m1|sdram_controller:m0|burst_index_q[3]                                                             ; 1                 ; 6       ;
;      - sdram_interface:m1|sdram_controller:m0|burst_index_q[4]                                                             ; 1                 ; 6       ;
;      - sdram_interface:m1|sdram_controller:m0|burst_index_q[5]                                                             ; 1                 ; 6       ;
;      - sdram_interface:m1|sdram_controller:m0|burst_index_q[6]                                                             ; 1                 ; 6       ;
;      - sdram_interface:m1|sdram_controller:m0|burst_index_q[7]                                                             ; 1                 ; 6       ;
;      - sdram_interface:m1|sdram_controller:m0|burst_index_q[8]                                                             ; 1                 ; 6       ;
;      - sdram_interface:m1|sdram_controller:m0|burst_index_q[9]                                                             ; 1                 ; 6       ;
;      - camera_interface:m0|debounce_explicit:m4|timer_reg[0]                                                               ; 1                 ; 6       ;
;      - camera_interface:m0|debounce_explicit:m4|timer_reg[1]                                                               ; 1                 ; 6       ;
;      - camera_interface:m0|debounce_explicit:m4|timer_reg[2]                                                               ; 1                 ; 6       ;
;      - camera_interface:m0|debounce_explicit:m4|timer_reg[3]                                                               ; 1                 ; 6       ;
;      - camera_interface:m0|debounce_explicit:m4|timer_reg[4]                                                               ; 1                 ; 6       ;
;      - camera_interface:m0|debounce_explicit:m4|timer_reg[5]                                                               ; 1                 ; 6       ;
;      - camera_interface:m0|debounce_explicit:m4|timer_reg[6]                                                               ; 1                 ; 6       ;
;      - camera_interface:m0|debounce_explicit:m4|timer_reg[7]                                                               ; 1                 ; 6       ;
;      - camera_interface:m0|debounce_explicit:m4|timer_reg[8]                                                               ; 1                 ; 6       ;
;      - camera_interface:m0|debounce_explicit:m4|timer_reg[9]                                                               ; 1                 ; 6       ;
;      - camera_interface:m0|debounce_explicit:m4|timer_reg[10]                                                              ; 1                 ; 6       ;
;      - camera_interface:m0|debounce_explicit:m4|timer_reg[11]                                                              ; 1                 ; 6       ;
;      - camera_interface:m0|debounce_explicit:m4|timer_reg[12]                                                              ; 1                 ; 6       ;
;      - camera_interface:m0|debounce_explicit:m4|timer_reg[13]                                                              ; 1                 ; 6       ;
;      - camera_interface:m0|debounce_explicit:m4|timer_reg[14]                                                              ; 1                 ; 6       ;
;      - camera_interface:m0|debounce_explicit:m4|timer_reg[15]                                                              ; 1                 ; 6       ;
;      - camera_interface:m0|debounce_explicit:m4|timer_reg[16]                                                              ; 1                 ; 6       ;
;      - camera_interface:m0|debounce_explicit:m4|timer_reg[17]                                                              ; 1                 ; 6       ;
;      - camera_interface:m0|debounce_explicit:m4|timer_reg[18]                                                              ; 1                 ; 6       ;
;      - camera_interface:m0|debounce_explicit:m4|timer_reg[19]                                                              ; 1                 ; 6       ;
;      - camera_interface:m0|debounce_explicit:m4|timer_reg[20]                                                              ; 1                 ; 6       ;
;      - camera_interface:m0|debounce_explicit:m5|timer_reg[0]                                                               ; 1                 ; 6       ;
;      - camera_interface:m0|debounce_explicit:m5|timer_reg[1]                                                               ; 1                 ; 6       ;
;      - camera_interface:m0|debounce_explicit:m5|timer_reg[2]                                                               ; 1                 ; 6       ;
;      - camera_interface:m0|debounce_explicit:m5|timer_reg[3]                                                               ; 1                 ; 6       ;
;      - camera_interface:m0|debounce_explicit:m5|timer_reg[4]                                                               ; 1                 ; 6       ;
;      - camera_interface:m0|debounce_explicit:m5|timer_reg[5]                                                               ; 1                 ; 6       ;
;      - camera_interface:m0|debounce_explicit:m5|timer_reg[6]                                                               ; 1                 ; 6       ;
;      - camera_interface:m0|debounce_explicit:m5|timer_reg[7]                                                               ; 1                 ; 6       ;
;      - camera_interface:m0|debounce_explicit:m5|timer_reg[8]                                                               ; 1                 ; 6       ;
;      - camera_interface:m0|debounce_explicit:m5|timer_reg[9]                                                               ; 1                 ; 6       ;
;      - camera_interface:m0|debounce_explicit:m5|timer_reg[10]                                                              ; 1                 ; 6       ;
;      - camera_interface:m0|debounce_explicit:m5|timer_reg[11]                                                              ; 1                 ; 6       ;
;      - camera_interface:m0|debounce_explicit:m5|timer_reg[12]                                                              ; 1                 ; 6       ;
;      - camera_interface:m0|debounce_explicit:m5|timer_reg[13]                                                              ; 1                 ; 6       ;
;      - camera_interface:m0|debounce_explicit:m5|timer_reg[14]                                                              ; 1                 ; 6       ;
;      - camera_interface:m0|debounce_explicit:m5|timer_reg[15]                                                              ; 1                 ; 6       ;
;      - camera_interface:m0|debounce_explicit:m5|timer_reg[16]                                                              ; 1                 ; 6       ;
;      - camera_interface:m0|debounce_explicit:m5|timer_reg[17]                                                              ; 1                 ; 6       ;
;      - camera_interface:m0|debounce_explicit:m5|timer_reg[18]                                                              ; 1                 ; 6       ;
;      - camera_interface:m0|debounce_explicit:m5|timer_reg[19]                                                              ; 1                 ; 6       ;
;      - camera_interface:m0|debounce_explicit:m5|timer_reg[20]                                                              ; 1                 ; 6       ;
;      - camera_interface:m0|debounce_explicit:m6|timer_reg[0]                                                               ; 1                 ; 6       ;
;      - camera_interface:m0|debounce_explicit:m6|timer_reg[1]                                                               ; 1                 ; 6       ;
;      - camera_interface:m0|debounce_explicit:m6|timer_reg[2]                                                               ; 1                 ; 6       ;
;      - camera_interface:m0|debounce_explicit:m6|timer_reg[3]                                                               ; 1                 ; 6       ;
;      - camera_interface:m0|debounce_explicit:m6|timer_reg[4]                                                               ; 1                 ; 6       ;
;      - camera_interface:m0|debounce_explicit:m6|timer_reg[5]                                                               ; 1                 ; 6       ;
;      - camera_interface:m0|debounce_explicit:m6|timer_reg[6]                                                               ; 1                 ; 6       ;
;      - camera_interface:m0|debounce_explicit:m6|timer_reg[7]                                                               ; 1                 ; 6       ;
;      - camera_interface:m0|debounce_explicit:m6|timer_reg[8]                                                               ; 1                 ; 6       ;
;      - camera_interface:m0|debounce_explicit:m6|timer_reg[9]                                                               ; 1                 ; 6       ;
;      - camera_interface:m0|debounce_explicit:m6|timer_reg[10]                                                              ; 1                 ; 6       ;
;      - camera_interface:m0|debounce_explicit:m6|timer_reg[11]                                                              ; 1                 ; 6       ;
;      - camera_interface:m0|debounce_explicit:m6|timer_reg[12]                                                              ; 1                 ; 6       ;
;      - camera_interface:m0|debounce_explicit:m6|timer_reg[13]                                                              ; 1                 ; 6       ;
;      - camera_interface:m0|debounce_explicit:m6|timer_reg[14]                                                              ; 1                 ; 6       ;
;      - camera_interface:m0|debounce_explicit:m6|timer_reg[15]                                                              ; 1                 ; 6       ;
;      - camera_interface:m0|debounce_explicit:m6|timer_reg[16]                                                              ; 1                 ; 6       ;
;      - camera_interface:m0|debounce_explicit:m6|timer_reg[17]                                                              ; 1                 ; 6       ;
;      - camera_interface:m0|debounce_explicit:m6|timer_reg[18]                                                              ; 1                 ; 6       ;
;      - camera_interface:m0|debounce_explicit:m6|timer_reg[19]                                                              ; 1                 ; 6       ;
;      - camera_interface:m0|debounce_explicit:m6|timer_reg[20]                                                              ; 1                 ; 6       ;
;      - camera_interface:m0|debounce_explicit:m3|timer_reg[0]                                                               ; 1                 ; 6       ;
;      - camera_interface:m0|debounce_explicit:m3|timer_reg[1]                                                               ; 1                 ; 6       ;
;      - camera_interface:m0|debounce_explicit:m3|timer_reg[2]                                                               ; 1                 ; 6       ;
;      - camera_interface:m0|debounce_explicit:m3|timer_reg[3]                                                               ; 1                 ; 6       ;
;      - camera_interface:m0|debounce_explicit:m3|timer_reg[4]                                                               ; 1                 ; 6       ;
;      - camera_interface:m0|debounce_explicit:m3|timer_reg[5]                                                               ; 1                 ; 6       ;
;      - camera_interface:m0|debounce_explicit:m3|timer_reg[6]                                                               ; 1                 ; 6       ;
;      - camera_interface:m0|debounce_explicit:m3|timer_reg[7]                                                               ; 1                 ; 6       ;
;      - camera_interface:m0|debounce_explicit:m3|timer_reg[8]                                                               ; 1                 ; 6       ;
;      - camera_interface:m0|debounce_explicit:m3|timer_reg[9]                                                               ; 1                 ; 6       ;
;      - camera_interface:m0|debounce_explicit:m3|timer_reg[10]                                                              ; 1                 ; 6       ;
;      - camera_interface:m0|debounce_explicit:m3|timer_reg[11]                                                              ; 1                 ; 6       ;
;      - camera_interface:m0|debounce_explicit:m3|timer_reg[12]                                                              ; 1                 ; 6       ;
;      - camera_interface:m0|debounce_explicit:m3|timer_reg[13]                                                              ; 1                 ; 6       ;
;      - camera_interface:m0|debounce_explicit:m3|timer_reg[14]                                                              ; 1                 ; 6       ;
;      - camera_interface:m0|debounce_explicit:m3|timer_reg[15]                                                              ; 1                 ; 6       ;
;      - camera_interface:m0|debounce_explicit:m3|timer_reg[16]                                                              ; 1                 ; 6       ;
;      - camera_interface:m0|debounce_explicit:m3|timer_reg[17]                                                              ; 1                 ; 6       ;
;      - camera_interface:m0|debounce_explicit:m3|timer_reg[18]                                                              ; 1                 ; 6       ;
;      - camera_interface:m0|debounce_explicit:m3|timer_reg[19]                                                              ; 1                 ; 6       ;
;      - camera_interface:m0|debounce_explicit:m3|timer_reg[20]                                                              ; 1                 ; 6       ;
;      - camera_interface:m0|asyn_fifo:m2|data_count_r[0]                                                                    ; 1                 ; 6       ;
;      - camera_interface:m0|asyn_fifo:m2|data_count_r[1]                                                                    ; 1                 ; 6       ;
;      - camera_interface:m0|asyn_fifo:m2|data_count_r[2]                                                                    ; 1                 ; 6       ;
;      - camera_interface:m0|asyn_fifo:m2|data_count_r[3]                                                                    ; 1                 ; 6       ;
;      - camera_interface:m0|asyn_fifo:m2|data_count_r[4]                                                                    ; 1                 ; 6       ;
;      - camera_interface:m0|asyn_fifo:m2|data_count_r[5]                                                                    ; 1                 ; 6       ;
;      - camera_interface:m0|asyn_fifo:m2|data_count_r[6]                                                                    ; 1                 ; 6       ;
;      - camera_interface:m0|asyn_fifo:m2|data_count_r[7]                                                                    ; 1                 ; 6       ;
;      - camera_interface:m0|asyn_fifo:m2|data_count_r[8]                                                                    ; 1                 ; 6       ;
;      - camera_interface:m0|asyn_fifo:m2|data_count_r[9]                                                                    ; 1                 ; 6       ;
;      - sdram_interface:m1|asyn_fifo:m2|data_count_w[1]                                                                     ; 1                 ; 6       ;
;      - sdram_interface:m1|asyn_fifo:m2|data_count_w[2]                                                                     ; 1                 ; 6       ;
;      - sdram_interface:m1|asyn_fifo:m2|data_count_w[3]                                                                     ; 1                 ; 6       ;
;      - sdram_interface:m1|asyn_fifo:m2|data_count_w[4]                                                                     ; 1                 ; 6       ;
;      - sdram_interface:m1|asyn_fifo:m2|data_count_w[5]                                                                     ; 1                 ; 6       ;
;      - sdram_interface:m1|asyn_fifo:m2|data_count_w[6]                                                                     ; 1                 ; 6       ;
;      - sdram_interface:m1|asyn_fifo:m2|data_count_w[7]                                                                     ; 1                 ; 6       ;
;      - sdram_interface:m1|asyn_fifo:m2|data_count_w[8]                                                                     ; 1                 ; 6       ;
;      - sdram_interface:m1|asyn_fifo:m2|data_count_w[9]                                                                     ; 1                 ; 6       ;
;      - camera_interface:m0|message_index_q[1]                                                                              ; 1                 ; 6       ;
;      - camera_interface:m0|message_index_q[2]                                                                              ; 1                 ; 6       ;
;      - camera_interface:m0|message_index_q[3]                                                                              ; 1                 ; 6       ;
;      - camera_interface:m0|message_index_q[4]                                                                              ; 1                 ; 6       ;
;      - camera_interface:m0|message_index_q[5]                                                                              ; 1                 ; 6       ;
;      - camera_interface:m0|message_index_q[6]                                                                              ; 1                 ; 6       ;
;      - camera_interface:m0|message_index_q[7]                                                                              ; 1                 ; 6       ;
;      - camera_interface:m0|delay_q[16]                                                                                     ; 1                 ; 6       ;
;      - camera_interface:m0|delay_q[26]                                                                                     ; 1                 ; 6       ;
;      - sdram_interface:m1|wr_addr_q[2]                                                                                     ; 1                 ; 6       ;
;      - sdram_interface:m1|wr_addr_q[3]                                                                                     ; 1                 ; 6       ;
;      - sdram_interface:m1|wr_addr_q[4]                                                                                     ; 1                 ; 6       ;
;      - sdram_interface:m1|wr_addr_q[5]                                                                                     ; 1                 ; 6       ;
;      - sdram_interface:m1|wr_addr_q[6]                                                                                     ; 1                 ; 6       ;
;      - sdram_interface:m1|wr_addr_q[7]                                                                                     ; 1                 ; 6       ;
;      - sdram_interface:m1|wr_addr_q[8]                                                                                     ; 1                 ; 6       ;
;      - sdram_interface:m1|wr_addr_q[9]                                                                                     ; 1                 ; 6       ;
;      - sdram_interface:m1|wr_addr_q[10]                                                                                    ; 1                 ; 6       ;
;      - sdram_interface:m1|wr_addr_q[11]                                                                                    ; 1                 ; 6       ;
;      - sdram_interface:m1|wr_addr_q[12]                                                                                    ; 1                 ; 6       ;
;      - sdram_interface:m1|wr_addr_q[13]                                                                                    ; 1                 ; 6       ;
;      - sdram_interface:m1|wr_addr_q[14]                                                                                    ; 1                 ; 6       ;
;      - sdram_interface:m1|wr_addr_q[0]                                                                                     ; 1                 ; 6       ;
;      - sdram_interface:m1|wr_addr_q[1]                                                                                     ; 1                 ; 6       ;
;      - camera_interface:m0|delay_q[15]                                                                                     ; 1                 ; 6       ;
;      - camera_interface:m0|delay_q[25]                                                                                     ; 1                 ; 6       ;
;      - camera_interface:m0|delay_q[14]                                                                                     ; 1                 ; 6       ;
;      - camera_interface:m0|delay_q[24]                                                                                     ; 1                 ; 6       ;
;      - camera_interface:m0|delay_q[13]                                                                                     ; 1                 ; 6       ;
;      - camera_interface:m0|delay_q[23]                                                                                     ; 1                 ; 6       ;
;      - camera_interface:m0|delay_q[12]                                                                                     ; 1                 ; 6       ;
;      - camera_interface:m0|delay_q[22]                                                                                     ; 1                 ; 6       ;
;      - camera_interface:m0|delay_q[11]                                                                                     ; 1                 ; 6       ;
;      - camera_interface:m0|delay_q[21]                                                                                     ; 1                 ; 6       ;
;      - camera_interface:m0|delay_q[10]                                                                                     ; 1                 ; 6       ;
;      - camera_interface:m0|delay_q[20]                                                                                     ; 1                 ; 6       ;
;      - camera_interface:m0|delay_q[9]                                                                                      ; 1                 ; 6       ;
;      - camera_interface:m0|delay_q[19]                                                                                     ; 1                 ; 6       ;
;      - camera_interface:m0|delay_q[8]                                                                                      ; 1                 ; 6       ;
;      - camera_interface:m0|delay_q[18]                                                                                     ; 1                 ; 6       ;
;      - camera_interface:m0|delay_q[7]                                                                                      ; 1                 ; 6       ;
;      - camera_interface:m0|delay_q[17]                                                                                     ; 1                 ; 6       ;
;      - camera_interface:m0|delay_q[6]                                                                                      ; 1                 ; 6       ;
;      - camera_interface:m0|delay_q[5]                                                                                      ; 1                 ; 6       ;
;      - camera_interface:m0|delay_q[4]                                                                                      ; 1                 ; 6       ;
;      - camera_interface:m0|delay_q[3]                                                                                      ; 1                 ; 6       ;
;      - camera_interface:m0|delay_q[2]                                                                                      ; 1                 ; 6       ;
;      - camera_interface:m0|delay_q[1]                                                                                      ; 1                 ; 6       ;
;      - camera_interface:m0|delay_q[0]                                                                                      ; 1                 ; 6       ;
;      - sdram_interface:m1|asyn_fifo:m2|empty                                                                               ; 1                 ; 6       ;
;      - sdram_interface:m1|sdram_controller:m0|cmd_q[3]                                                                     ; 1                 ; 6       ;
;      - sdram_interface:m1|sdram_controller:m0|cmd_q[2]                                                                     ; 1                 ; 6       ;
;      - sdram_interface:m1|sdram_controller:m0|cmd_q[1]                                                                     ; 1                 ; 6       ;
;      - sdram_interface:m1|sdram_controller:m0|cmd_q[0]                                                                     ; 1                 ; 6       ;
;      - camera_interface:m0|sccb_state_q.sccb_idle                                                                          ; 1                 ; 6       ;
;      - camera_interface:m0|i2c_top:m0|state_q.idle                                                                         ; 1                 ; 6       ;
;      - camera_interface:m0|debounce_explicit:m3|state_reg.delay0                                                           ; 1                 ; 6       ;
;      - camera_interface:m0|debounce_explicit:m4|state_reg.delay0                                                           ; 1                 ; 6       ;
;      - camera_interface:m0|debounce_explicit:m5|state_reg.delay0                                                           ; 1                 ; 6       ;
;      - camera_interface:m0|debounce_explicit:m6|state_reg.delay0                                                           ; 1                 ; 6       ;
;      - camera_interface:m0|led_q[0]~1                                                                                      ; 1                 ; 6       ;
;      - sdram_interface:m1|sdram_controller:m0|s2f_data_valid_q                                                             ; 1                 ; 6       ;
;      - sdram_interface:m1|asyn_fifo:m2|full                                                                                ; 1                 ; 6       ;
;      - sdram_interface:m1|sdram_controller:m0|s2f_data_q[11]                                                               ; 1                 ; 6       ;
;      - sdram_interface:m1|asyn_fifo:m2|w_ptr_q[0]                                                                          ; 1                 ; 6       ;
;      - sdram_interface:m1|asyn_fifo:m2|w_ptr_q[1]                                                                          ; 1                 ; 6       ;
;      - sdram_interface:m1|asyn_fifo:m2|w_ptr_q[2]                                                                          ; 1                 ; 6       ;
;      - sdram_interface:m1|asyn_fifo:m2|w_ptr_q[3]                                                                          ; 1                 ; 6       ;
;      - sdram_interface:m1|asyn_fifo:m2|w_ptr_q[4]                                                                          ; 1                 ; 6       ;
;      - sdram_interface:m1|asyn_fifo:m2|w_ptr_q[5]                                                                          ; 1                 ; 6       ;
;      - sdram_interface:m1|asyn_fifo:m2|w_ptr_q[6]                                                                          ; 1                 ; 6       ;
;      - sdram_interface:m1|asyn_fifo:m2|w_ptr_q[7]                                                                          ; 1                 ; 6       ;
;      - sdram_interface:m1|asyn_fifo:m2|w_ptr_q[8]                                                                          ; 1                 ; 6       ;
;      - sdram_interface:m1|asyn_fifo:m2|w_ptr_q[9]                                                                          ; 1                 ; 6       ;
;      - sdram_interface:m1|asyn_fifo:m2|r_ptr_q[0]                                                                          ; 1                 ; 6       ;
;      - sdram_interface:m1|asyn_fifo:m2|r_ptr_q[1]                                                                          ; 1                 ; 6       ;
;      - sdram_interface:m1|asyn_fifo:m2|r_ptr_q[2]                                                                          ; 1                 ; 6       ;
;      - sdram_interface:m1|asyn_fifo:m2|r_ptr_q[3]                                                                          ; 1                 ; 6       ;
;      - sdram_interface:m1|asyn_fifo:m2|r_ptr_q[4]                                                                          ; 1                 ; 6       ;
;      - sdram_interface:m1|asyn_fifo:m2|r_ptr_q[5]                                                                          ; 1                 ; 6       ;
;      - sdram_interface:m1|asyn_fifo:m2|r_ptr_q[6]                                                                          ; 1                 ; 6       ;
;      - sdram_interface:m1|asyn_fifo:m2|r_ptr_q[7]                                                                          ; 1                 ; 6       ;
;      - sdram_interface:m1|asyn_fifo:m2|r_ptr_q[8]                                                                          ; 1                 ; 6       ;
;      - sdram_interface:m1|asyn_fifo:m2|r_ptr_q[9]                                                                          ; 1                 ; 6       ;
;      - sdram_interface:m1|asyn_fifo:m2|r_ptr_q[10]                                                                         ; 1                 ; 6       ;
;      - vga_interface:m2|state_q.delay                                                                                      ; 1                 ; 6       ;
;      - sdram_interface:m1|sdram_controller:m0|state_q.idle                                                                 ; 1                 ; 6       ;
;      - sdram_interface:m1|state_q                                                                                          ; 1                 ; 6       ;
;      - sdram_interface:m1|sdram_controller:m0|refresh_flag_q                                                               ; 1                 ; 6       ;
;      - sdram_interface:m1|sdram_controller:m0|state_q.start                                                                ; 1                 ; 6       ;
;      - sdram_interface:m1|sdram_controller:m0|state_q.read_data                                                            ; 1                 ; 6       ;
;      - sdram_interface:m1|sdram_controller:m0|state_q.write_burst                                                          ; 1                 ; 6       ;
;      - sdram_interface:m1|sdram_controller:m0|state_q.delay                                                                ; 1                 ; 6       ;
;      - sdram_interface:m1|sdram_controller:m0|state_q.read                                                                 ; 1                 ; 6       ;
;      - sdram_interface:m1|sdram_controller:m0|state_q.write                                                                ; 1                 ; 6       ;
;      - sdram_interface:m1|sdram_controller:m0|state_q.precharge_init                                                       ; 1                 ; 6       ;
;      - sdram_interface:m1|sdram_controller:m0|state_q.refresh_1                                                            ; 1                 ; 6       ;
;      - sdram_interface:m1|sdram_controller:m0|state_q.refresh_2                                                            ; 1                 ; 6       ;
;      - sdram_interface:m1|sdram_controller:m0|state_q.refresh                                                              ; 1                 ; 6       ;
;      - sdram_interface:m1|sdram_controller:m0|f_addr_q[2]                                                                  ; 1                 ; 6       ;
;      - sdram_interface:m1|sdram_controller:m0|state_q.load_mode_reg                                                        ; 1                 ; 6       ;
;      - sdram_interface:m1|sdram_controller:m0|f_addr_q[3]                                                                  ; 1                 ; 6       ;
;      - sdram_interface:m1|sdram_controller:m0|f_addr_q[4]                                                                  ; 1                 ; 6       ;
;      - sdram_interface:m1|sdram_controller:m0|f_addr_q[5]                                                                  ; 1                 ; 6       ;
;      - sdram_interface:m1|sdram_controller:m0|f_addr_q[6]                                                                  ; 1                 ; 6       ;
;      - sdram_interface:m1|sdram_controller:m0|f_addr_q[7]                                                                  ; 1                 ; 6       ;
;      - sdram_interface:m1|sdram_controller:m0|f_addr_q[8]                                                                  ; 1                 ; 6       ;
;      - sdram_interface:m1|sdram_controller:m0|f_addr_q[9]                                                                  ; 1                 ; 6       ;
;      - sdram_interface:m1|sdram_controller:m0|f_addr_q[10]                                                                 ; 1                 ; 6       ;
;      - sdram_interface:m1|sdram_controller:m0|f_addr_q[11]                                                                 ; 1                 ; 6       ;
;      - sdram_interface:m1|sdram_controller:m0|f_addr_q[12]                                                                 ; 1                 ; 6       ;
;      - sdram_interface:m1|sdram_controller:m0|f_addr_q[13]                                                                 ; 1                 ; 6       ;
;      - sdram_interface:m1|sdram_controller:m0|f_addr_q[14]                                                                 ; 1                 ; 6       ;
;      - sdram_interface:m1|sdram_controller:m0|f_addr_q[0]                                                                  ; 1                 ; 6       ;
;      - sdram_interface:m1|sdram_controller:m0|f_addr_q[1]                                                                  ; 1                 ; 6       ;
;      - sdram_interface:m1|sdram_controller:m0|s2f_data_q[12]                                                               ; 1                 ; 6       ;
;      - sdram_interface:m1|sdram_controller:m0|s2f_data_q[13]                                                               ; 1                 ; 6       ;
;      - sdram_interface:m1|sdram_controller:m0|s2f_data_q[14]                                                               ; 1                 ; 6       ;
;      - sdram_interface:m1|sdram_controller:m0|s2f_data_q[15]                                                               ; 1                 ; 6       ;
;      - sdram_interface:m1|sdram_controller:m0|s2f_data_q[5]                                                                ; 1                 ; 6       ;
;      - sdram_interface:m1|sdram_controller:m0|s2f_data_q[6]                                                                ; 1                 ; 6       ;
;      - sdram_interface:m1|sdram_controller:m0|s2f_data_q[7]                                                                ; 1                 ; 6       ;
;      - sdram_interface:m1|sdram_controller:m0|s2f_data_q[8]                                                                ; 1                 ; 6       ;
;      - sdram_interface:m1|sdram_controller:m0|s2f_data_q[9]                                                                ; 1                 ; 6       ;
;      - sdram_interface:m1|sdram_controller:m0|s2f_data_q[10]                                                               ; 1                 ; 6       ;
;      - sdram_interface:m1|sdram_controller:m0|s2f_data_q[0]                                                                ; 1                 ; 6       ;
;      - sdram_interface:m1|sdram_controller:m0|s2f_data_q[1]                                                                ; 1                 ; 6       ;
;      - sdram_interface:m1|sdram_controller:m0|s2f_data_q[2]                                                                ; 1                 ; 6       ;
;      - sdram_interface:m1|sdram_controller:m0|s2f_data_q[3]                                                                ; 1                 ; 6       ;
;      - sdram_interface:m1|sdram_controller:m0|s2f_data_q[4]                                                                ; 1                 ; 6       ;
;      - camera_interface:m0|asyn_fifo:m2|w_ptr_q[0]                                                                         ; 1                 ; 6       ;
;      - camera_interface:m0|asyn_fifo:m2|w_ptr_q[1]                                                                         ; 1                 ; 6       ;
;      - camera_interface:m0|asyn_fifo:m2|w_ptr_q[2]                                                                         ; 1                 ; 6       ;
;      - camera_interface:m0|asyn_fifo:m2|w_ptr_q[3]                                                                         ; 1                 ; 6       ;
;      - camera_interface:m0|asyn_fifo:m2|w_ptr_q[4]                                                                         ; 1                 ; 6       ;
;      - camera_interface:m0|asyn_fifo:m2|w_ptr_q[5]                                                                         ; 1                 ; 6       ;
;      - camera_interface:m0|asyn_fifo:m2|w_ptr_q[6]                                                                         ; 1                 ; 6       ;
;      - camera_interface:m0|asyn_fifo:m2|w_ptr_q[7]                                                                         ; 1                 ; 6       ;
;      - camera_interface:m0|asyn_fifo:m2|w_ptr_q[8]                                                                         ; 1                 ; 6       ;
;      - camera_interface:m0|asyn_fifo:m2|w_ptr_q[10]                                                                        ; 1                 ; 6       ;
;      - camera_interface:m0|asyn_fifo:m2|w_ptr_q[9]                                                                         ; 1                 ; 6       ;
;      - camera_interface:m0|state_q.byte2                                                                                   ; 1                 ; 6       ;
;      - camera_interface:m0|pclk_1                                                                                          ; 1                 ; 6       ;
;      - camera_interface:m0|href_1                                                                                          ; 1                 ; 6       ;
;      - camera_interface:m0|href_2                                                                                          ; 1                 ; 6       ;
;      - camera_interface:m0|pclk_2                                                                                          ; 1                 ; 6       ;
;      - camera_interface:m0|state_q.byte1                                                                                   ; 1                 ; 6       ;
;      - camera_interface:m0|sccb_state_q.wait_init                                                                          ; 1                 ; 6       ;
;      - camera_interface:m0|i2c_top:m0|state_q.ack_servant                                                                  ; 1                 ; 6       ;
;      - camera_interface:m0|i2c_top:m0|scl_q                                                                                ; 1                 ; 6       ;
;      - camera_interface:m0|i2c_top:m0|counter_q[5]                                                                         ; 1                 ; 6       ;
;      - camera_interface:m0|i2c_top:m0|counter_q[4]                                                                         ; 1                 ; 6       ;
;      - camera_interface:m0|i2c_top:m0|counter_q[3]                                                                         ; 1                 ; 6       ;
;      - camera_interface:m0|i2c_top:m0|counter_q[2]                                                                         ; 1                 ; 6       ;
;      - camera_interface:m0|i2c_top:m0|counter_q[1]                                                                         ; 1                 ; 6       ;
;      - camera_interface:m0|i2c_top:m0|counter_q[6]                                                                         ; 1                 ; 6       ;
;      - camera_interface:m0|i2c_top:m0|counter_q[0]                                                                         ; 1                 ; 6       ;
;      - camera_interface:m0|sccb_state_q.sccb_stop                                                                          ; 1                 ; 6       ;
;      - camera_interface:m0|state_q.start_sccb                                                                              ; 1                 ; 6       ;
;      - camera_interface:m0|i2c_top:m0|state_q.stop_2                                                                       ; 1                 ; 6       ;
;      - camera_interface:m0|debounce_explicit:m3|state_reg.idle                                                             ; 1                 ; 6       ;
;      - camera_interface:m0|debounce_explicit:m3|state_reg.one                                                              ; 1                 ; 6       ;
;      - camera_interface:m0|debounce_explicit:m3|state_reg.delay1                                                           ; 1                 ; 6       ;
;      - camera_interface:m0|debounce_explicit:m4|state_reg.idle                                                             ; 1                 ; 6       ;
;      - camera_interface:m0|debounce_explicit:m4|state_reg.one                                                              ; 1                 ; 6       ;
;      - camera_interface:m0|debounce_explicit:m4|state_reg.delay1                                                           ; 1                 ; 6       ;
;      - camera_interface:m0|debounce_explicit:m5|state_reg.idle                                                             ; 1                 ; 6       ;
;      - camera_interface:m0|debounce_explicit:m5|state_reg.one                                                              ; 1                 ; 6       ;
;      - camera_interface:m0|debounce_explicit:m5|state_reg.delay1                                                           ; 1                 ; 6       ;
;      - camera_interface:m0|debounce_explicit:m6|state_reg.idle                                                             ; 1                 ; 6       ;
;      - camera_interface:m0|debounce_explicit:m6|state_reg.one                                                              ; 1                 ; 6       ;
;      - camera_interface:m0|debounce_explicit:m6|state_reg.delay1                                                           ; 1                 ; 6       ;
;      - sdram_interface:m1|asyn_fifo:m2|w_ptr_q[10]                                                                         ; 1                 ; 6       ;
;      - sdram_interface:m1|sdram_controller:m0|nxt_q.idle                                                                   ; 1                 ; 6       ;
;      - sdram_interface:m1|sdram_controller:m0|delay_ctr_q[0]                                                               ; 1                 ; 6       ;
;      - sdram_interface:m1|sdram_controller:m0|delay_ctr_q[1]                                                               ; 1                 ; 6       ;
;      - sdram_interface:m1|sdram_controller:m0|delay_ctr_q[2]                                                               ; 1                 ; 6       ;
;      - sdram_interface:m1|sdram_controller:m0|delay_ctr_q[3]                                                               ; 1                 ; 6       ;
;      - sdram_interface:m1|sdram_controller:m0|delay_ctr_q[4]                                                               ; 1                 ; 6       ;
;      - sdram_interface:m1|sdram_controller:m0|delay_ctr_q[5]                                                               ; 1                 ; 6       ;
;      - sdram_interface:m1|sdram_controller:m0|delay_ctr_q[6]                                                               ; 1                 ; 6       ;
;      - sdram_interface:m1|sdram_controller:m0|delay_ctr_q[7]                                                               ; 1                 ; 6       ;
;      - sdram_interface:m1|sdram_controller:m0|delay_ctr_q[8]                                                               ; 1                 ; 6       ;
;      - sdram_interface:m1|sdram_controller:m0|delay_ctr_q[9]                                                               ; 1                 ; 6       ;
;      - sdram_interface:m1|sdram_controller:m0|delay_ctr_q[10]                                                              ; 1                 ; 6       ;
;      - sdram_interface:m1|sdram_controller:m0|delay_ctr_q[11]                                                              ; 1                 ; 6       ;
;      - sdram_interface:m1|sdram_controller:m0|delay_ctr_q[12]                                                              ; 1                 ; 6       ;
;      - sdram_interface:m1|sdram_controller:m0|delay_ctr_q[13]                                                              ; 1                 ; 6       ;
;      - sdram_interface:m1|sdram_controller:m0|delay_ctr_q[14]                                                              ; 1                 ; 6       ;
;      - sdram_interface:m1|sdram_controller:m0|delay_ctr_q[15]                                                              ; 1                 ; 6       ;
;      - camera_interface:m0|asyn_fifo:m2|r_ptr_sync[9]                                                                      ; 1                 ; 6       ;
;      - camera_interface:m0|asyn_fifo:m2|r_ptr_sync[8]                                                                      ; 1                 ; 6       ;
;      - camera_interface:m0|asyn_fifo:m2|r_ptr_sync[7]                                                                      ; 1                 ; 6       ;
;      - camera_interface:m0|asyn_fifo:m2|r_ptr_sync[6]                                                                      ; 1                 ; 6       ;
;      - camera_interface:m0|asyn_fifo:m2|r_ptr_sync[5]                                                                      ; 1                 ; 6       ;
;      - camera_interface:m0|asyn_fifo:m2|r_ptr_sync[4]                                                                      ; 1                 ; 6       ;
;      - camera_interface:m0|asyn_fifo:m2|r_ptr_sync[3]                                                                      ; 1                 ; 6       ;
;      - camera_interface:m0|asyn_fifo:m2|r_ptr_sync[2]                                                                      ; 1                 ; 6       ;
;      - camera_interface:m0|asyn_fifo:m2|r_ptr_sync[1]                                                                      ; 1                 ; 6       ;
;      - camera_interface:m0|asyn_fifo:m2|r_ptr_sync[0]                                                                      ; 1                 ; 6       ;
;      - camera_interface:m0|asyn_fifo:m2|r_ptr_sync[10]                                                                     ; 1                 ; 6       ;
;      - sdram_interface:m1|sdram_controller:m0|refresh_ctr_q[9]                                                             ; 1                 ; 6       ;
;      - sdram_interface:m1|sdram_controller:m0|refresh_ctr_q[8]                                                             ; 1                 ; 6       ;
;      - sdram_interface:m1|sdram_controller:m0|refresh_ctr_q[10]                                                            ; 1                 ; 6       ;
;      - sdram_interface:m1|sdram_controller:m0|refresh_ctr_q[7]                                                             ; 1                 ; 6       ;
;      - sdram_interface:m1|sdram_controller:m0|refresh_ctr_q[6]                                                             ; 1                 ; 6       ;
;      - sdram_interface:m1|sdram_controller:m0|refresh_ctr_q[5]                                                             ; 1                 ; 6       ;
;      - sdram_interface:m1|sdram_controller:m0|refresh_ctr_q[4]                                                             ; 1                 ; 6       ;
;      - sdram_interface:m1|sdram_controller:m0|refresh_ctr_q[3]                                                             ; 1                 ; 6       ;
;      - sdram_interface:m1|sdram_controller:m0|refresh_ctr_q[1]                                                             ; 1                 ; 6       ;
;      - sdram_interface:m1|sdram_controller:m0|refresh_ctr_q[2]                                                             ; 1                 ; 6       ;
;      - sdram_interface:m1|sdram_controller:m0|refresh_ctr_q[0]                                                             ; 1                 ; 6       ;
;      - sdram_interface:m1|sdram_controller:m0|nxt_q.start                                                                  ; 1                 ; 6       ;
;      - sdram_interface:m1|sdram_controller:m0|nxt_q.read_data                                                              ; 1                 ; 6       ;
;      - sdram_interface:m1|sdram_controller:m0|nxt_q.read                                                                   ; 1                 ; 6       ;
;      - sdram_interface:m1|sdram_controller:m0|nxt_q.write                                                                  ; 1                 ; 6       ;
;      - sdram_interface:m1|sdram_controller:m0|nxt_q.precharge_init                                                         ; 1                 ; 6       ;
;      - sdram_interface:m1|sdram_controller:m0|nxt_q.refresh_1                                                              ; 1                 ; 6       ;
;      - sdram_interface:m1|sdram_controller:m0|nxt_q.refresh_2                                                              ; 1                 ; 6       ;
;      - sdram_interface:m1|sdram_controller:m0|nxt_q.refresh                                                                ; 1                 ; 6       ;
;      - sdram_interface:m1|rd_addr_q[2]                                                                                     ; 1                 ; 6       ;
;      - sdram_interface:m1|sdram_controller:m0|nxt_q.load_mode_reg                                                          ; 1                 ; 6       ;
;      - sdram_interface:m1|rd_addr_q[3]                                                                                     ; 1                 ; 6       ;
;      - sdram_interface:m1|rd_addr_q[4]                                                                                     ; 1                 ; 6       ;
;      - sdram_interface:m1|rd_addr_q[5]                                                                                     ; 1                 ; 6       ;
;      - sdram_interface:m1|rd_addr_q[6]                                                                                     ; 1                 ; 6       ;
;      - sdram_interface:m1|rd_addr_q[7]                                                                                     ; 1                 ; 6       ;
;      - sdram_interface:m1|rd_addr_q[8]                                                                                     ; 1                 ; 6       ;
;      - sdram_interface:m1|rd_addr_q[9]                                                                                     ; 1                 ; 6       ;
;      - sdram_interface:m1|rd_addr_q[10]                                                                                    ; 1                 ; 6       ;
;      - sdram_interface:m1|rd_addr_q[11]                                                                                    ; 1                 ; 6       ;
;      - sdram_interface:m1|rd_addr_q[12]                                                                                    ; 1                 ; 6       ;
;      - sdram_interface:m1|rd_addr_q[13]                                                                                    ; 1                 ; 6       ;
;      - sdram_interface:m1|rd_addr_q[14]                                                                                    ; 1                 ; 6       ;
;      - sdram_interface:m1|rd_addr_q[0]                                                                                     ; 1                 ; 6       ;
;      - sdram_interface:m1|rd_addr_q[1]                                                                                     ; 1                 ; 6       ;
;      - camera_interface:m0|i2c_top:m0|sda_q                                                                                ; 1                 ; 6       ;
;      - camera_interface:m0|i2c_top:m0|state_q.read                                                                         ; 1                 ; 6       ;
;      - sdram_interface:m1|sdram_controller:m0|tri_q                                                                        ; 1                 ; 6       ;
;      - camera_interface:m0|state_q.delay                                                                                   ; 1                 ; 6       ;
;      - camera_interface:m0|message_index_q[0]                                                                              ; 1                 ; 6       ;
;      - camera_interface:m0|state_q.idle                                                                                    ; 1                 ; 6       ;
;      - camera_interface:m0|state_q.write_data                                                                              ; 1                 ; 6       ;
;      - camera_interface:m0|state_q.digest_loop                                                                             ; 1                 ; 6       ;
;      - camera_interface:m0|state_q.write_address                                                                           ; 1                 ; 6       ;
;      - camera_interface:m0|vsync_1                                                                                         ; 1                 ; 6       ;
;      - camera_interface:m0|state_q.vsync_fedge                                                                             ; 1                 ; 6       ;
;      - camera_interface:m0|vsync_2                                                                                         ; 1                 ; 6       ;
;      - camera_interface:m0|i2c_top:m0|state_q.packet                                                                       ; 1                 ; 6       ;
;      - camera_interface:m0|i2c_top:m0|state_q.ack_master                                                                   ; 1                 ; 6       ;
;      - camera_interface:m0|i2c_top:m0|state_q.stop_1                                                                       ; 1                 ; 6       ;
;      - camera_interface:m0|i2c_top:m0|state_q.renew_data                                                                   ; 1                 ; 6       ;
;      - camera_interface:m0|i2c_top:m0|idx_q[3]                                                                             ; 1                 ; 6       ;
;      - camera_interface:m0|i2c_top:m0|idx_q[2]                                                                             ; 1                 ; 6       ;
;      - camera_interface:m0|i2c_top:m0|idx_q[1]                                                                             ; 1                 ; 6       ;
;      - camera_interface:m0|i2c_top:m0|idx_q[0]                                                                             ; 1                 ; 6       ;
;      - camera_interface:m0|i2c_top:m0|state_q.starting                                                                     ; 1                 ; 6       ;
;      - camera_interface:m0|sccb_state_q.sccb_data                                                                          ; 1                 ; 6       ;
;      - sdram_interface:m1|sdram_controller:m0|rw_q                                                                         ; 1                 ; 6       ;
;      - camera_interface:m0|i2c_top:m0|wr_data_q[6]                                                                         ; 1                 ; 6       ;
;      - camera_interface:m0|i2c_top:m0|wr_data_q[5]                                                                         ; 1                 ; 6       ;
;      - camera_interface:m0|i2c_top:m0|wr_data_q[4]                                                                         ; 1                 ; 6       ;
;      - camera_interface:m0|i2c_top:m0|wr_data_q[7]                                                                         ; 1                 ; 6       ;
;      - camera_interface:m0|i2c_top:m0|wr_data_q[2]                                                                         ; 1                 ; 6       ;
;      - camera_interface:m0|i2c_top:m0|wr_data_q[1]                                                                         ; 1                 ; 6       ;
;      - camera_interface:m0|i2c_top:m0|wr_data_q[0]                                                                         ; 1                 ; 6       ;
;      - camera_interface:m0|i2c_top:m0|wr_data_q[3]                                                                         ; 1                 ; 6       ;
;      - camera_interface:m0|i2c_top:m0|wr_data_q[8]                                                                         ; 1                 ; 6       ;
;      - camera_interface:m0|i2c_top:m0|start_q                                                                              ; 1                 ; 6       ;
;      - camera_interface:m0|asyn_fifo:m2|r_ptr_q[1]                                                                         ; 1                 ; 6       ;
;      - camera_interface:m0|asyn_fifo:m2|r_ptr_q[0]                                                                         ; 1                 ; 6       ;
;      - camera_interface:m0|asyn_fifo:m2|r_ptr_q[2]                                                                         ; 1                 ; 6       ;
;      - camera_interface:m0|asyn_fifo:m2|r_ptr_q[3]                                                                         ; 1                 ; 6       ;
;      - camera_interface:m0|asyn_fifo:m2|r_ptr_q[4]                                                                         ; 1                 ; 6       ;
;      - camera_interface:m0|asyn_fifo:m2|r_ptr_q[5]                                                                         ; 1                 ; 6       ;
;      - camera_interface:m0|asyn_fifo:m2|r_ptr_q[6]                                                                         ; 1                 ; 6       ;
;      - camera_interface:m0|asyn_fifo:m2|r_ptr_q[7]                                                                         ; 1                 ; 6       ;
;      - camera_interface:m0|asyn_fifo:m2|r_ptr_q[8]                                                                         ; 1                 ; 6       ;
;      - camera_interface:m0|asyn_fifo:m2|r_ptr_q[10]                                                                        ; 1                 ; 6       ;
;      - camera_interface:m0|asyn_fifo:m2|r_ptr_q[9]                                                                         ; 1                 ; 6       ;
;      - camera_interface:m0|start_delay_q                                                                                   ; 1                 ; 6       ;
;      - camera_interface:m0|sccb_state_q.sccb_address                                                                       ; 1                 ; 6       ;
;      - camera_interface:m0|addr_q[2]                                                                                       ; 1                 ; 6       ;
;      - camera_interface:m0|addr_q[1]                                                                                       ; 1                 ; 6       ;
;      - camera_interface:m0|pixel_q[0]                                                                                      ; 1                 ; 6       ;
;      - camera_interface:m0|asyn_fifo:m2|empty                                                                              ; 1                 ; 6       ;
;      - camera_interface:m0|pixel_q[1]                                                                                      ; 1                 ; 6       ;
;      - camera_interface:m0|pixel_q[2]                                                                                      ; 1                 ; 6       ;
;      - camera_interface:m0|pixel_q[3]                                                                                      ; 1                 ; 6       ;
;      - camera_interface:m0|pixel_q[4]                                                                                      ; 1                 ; 6       ;
;      - camera_interface:m0|pixel_q[5]                                                                                      ; 1                 ; 6       ;
;      - camera_interface:m0|pixel_q[6]                                                                                      ; 1                 ; 6       ;
;      - camera_interface:m0|pixel_q[7]                                                                                      ; 1                 ; 6       ;
;      - camera_interface:m0|pixel_q[8]                                                                                      ; 1                 ; 6       ;
;      - camera_interface:m0|pixel_q[9]                                                                                      ; 1                 ; 6       ;
;      - camera_interface:m0|pixel_q[10]                                                                                     ; 1                 ; 6       ;
;      - camera_interface:m0|pixel_q[11]                                                                                     ; 1                 ; 6       ;
;      - camera_interface:m0|pixel_q[12]                                                                                     ; 1                 ; 6       ;
;      - camera_interface:m0|pixel_q[13]                                                                                     ; 1                 ; 6       ;
;      - camera_interface:m0|pixel_q[14]                                                                                     ; 1                 ; 6       ;
;      - camera_interface:m0|pixel_q[15]                                                                                     ; 1                 ; 6       ;
;      - camera_interface:m0|asyn_fifo:m2|dual_port_sync:m0|altsyncram:ram_rtl_0|altsyncram_k8d1:auto_generated|ram_block1a0 ; 1                 ; 6       ;
;      - camera_interface:m0|asyn_fifo:m2|dual_port_sync:m0|altsyncram:ram_rtl_0|altsyncram_k8d1:auto_generated|ram_block1a9 ; 1                 ; 6       ;
; key[0]                                                                                                                     ;                   ;         ;
;      - camera_interface:m0|debounce_explicit:m3|Selector5~0                                                                ; 0                 ; 6       ;
;      - camera_interface:m0|debounce_explicit:m3|Selector4~0                                                                ; 0                 ; 6       ;
;      - camera_interface:m0|debounce_explicit:m3|Selector4~1                                                                ; 0                 ; 6       ;
;      - camera_interface:m0|debounce_explicit:m3|Selector2~0                                                                ; 0                 ; 6       ;
;      - camera_interface:m0|debounce_explicit:m3|Selector0~0                                                                ; 0                 ; 6       ;
;      - camera_interface:m0|debounce_explicit:m3|Selector1~0                                                                ; 0                 ; 6       ;
;      - camera_interface:m0|debounce_explicit:m3|Selector1~1                                                                ; 0                 ; 6       ;
;      - camera_interface:m0|debounce_explicit:m3|Selector1~2                                                                ; 0                 ; 6       ;
;      - camera_interface:m0|debounce_explicit:m3|Selector1~3                                                                ; 0                 ; 6       ;
;      - camera_interface:m0|debounce_explicit:m3|Selector3~1                                                                ; 0                 ; 6       ;
;      - camera_interface:m0|debounce_explicit:m3|state_reg.delay1~0                                                         ; 0                 ; 6       ;
;      - camera_interface:m0|debounce_explicit:m3|timer_reg[9]~65                                                            ; 0                 ; 6       ;
; key[1]                                                                                                                     ;                   ;         ;
;      - camera_interface:m0|debounce_explicit:m4|db_tick~0                                                                  ; 0                 ; 6       ;
;      - camera_interface:m0|debounce_explicit:m4|Selector4~0                                                                ; 0                 ; 6       ;
;      - camera_interface:m0|debounce_explicit:m4|Selector4~1                                                                ; 0                 ; 6       ;
;      - camera_interface:m0|debounce_explicit:m4|Selector2~0                                                                ; 0                 ; 6       ;
;      - camera_interface:m0|debounce_explicit:m4|Selector0~0                                                                ; 0                 ; 6       ;
;      - camera_interface:m0|debounce_explicit:m4|Selector1~0                                                                ; 0                 ; 6       ;
;      - camera_interface:m0|debounce_explicit:m4|Selector1~1                                                                ; 0                 ; 6       ;
;      - camera_interface:m0|debounce_explicit:m4|Selector1~2                                                                ; 0                 ; 6       ;
;      - camera_interface:m0|debounce_explicit:m4|Selector1~3                                                                ; 0                 ; 6       ;
;      - camera_interface:m0|debounce_explicit:m4|Selector3~1                                                                ; 0                 ; 6       ;
;      - camera_interface:m0|debounce_explicit:m4|state_reg.delay1~0                                                         ; 0                 ; 6       ;
;      - camera_interface:m0|debounce_explicit:m4|timer_reg[6]~65                                                            ; 0                 ; 6       ;
; key[2]                                                                                                                     ;                   ;         ;
;      - camera_interface:m0|debounce_explicit:m5|Selector5~0                                                                ; 0                 ; 6       ;
;      - camera_interface:m0|debounce_explicit:m5|Selector4~0                                                                ; 0                 ; 6       ;
;      - camera_interface:m0|debounce_explicit:m5|Selector4~1                                                                ; 0                 ; 6       ;
;      - camera_interface:m0|debounce_explicit:m5|Selector2~0                                                                ; 0                 ; 6       ;
;      - camera_interface:m0|debounce_explicit:m5|Selector0~0                                                                ; 0                 ; 6       ;
;      - camera_interface:m0|debounce_explicit:m5|Selector3~0                                                                ; 0                 ; 6       ;
;      - camera_interface:m0|debounce_explicit:m5|Selector3~1                                                                ; 0                 ; 6       ;
;      - camera_interface:m0|debounce_explicit:m5|Selector3~2                                                                ; 0                 ; 6       ;
;      - camera_interface:m0|debounce_explicit:m5|Selector1~0                                                                ; 0                 ; 6       ;
;      - camera_interface:m0|debounce_explicit:m5|Selector3~4                                                                ; 0                 ; 6       ;
;      - camera_interface:m0|debounce_explicit:m5|state_reg.delay1~0                                                         ; 0                 ; 6       ;
;      - camera_interface:m0|debounce_explicit:m5|timer_reg[11]~65                                                           ; 0                 ; 6       ;
; key[3]                                                                                                                     ;                   ;         ;
;      - camera_interface:m0|debounce_explicit:m6|db_tick~0                                                                  ; 1                 ; 6       ;
;      - camera_interface:m0|debounce_explicit:m6|Selector4~0                                                                ; 1                 ; 6       ;
;      - camera_interface:m0|debounce_explicit:m6|Selector4~1                                                                ; 1                 ; 6       ;
;      - camera_interface:m0|debounce_explicit:m6|Selector2~0                                                                ; 1                 ; 6       ;
;      - camera_interface:m0|debounce_explicit:m6|Selector0~0                                                                ; 1                 ; 6       ;
;      - camera_interface:m0|debounce_explicit:m6|Selector3~0                                                                ; 1                 ; 6       ;
;      - camera_interface:m0|debounce_explicit:m6|Selector3~1                                                                ; 1                 ; 6       ;
;      - camera_interface:m0|debounce_explicit:m6|Selector3~2                                                                ; 1                 ; 6       ;
;      - camera_interface:m0|debounce_explicit:m6|Selector1~0                                                                ; 1                 ; 6       ;
;      - camera_interface:m0|debounce_explicit:m6|Selector3~4                                                                ; 1                 ; 6       ;
;      - camera_interface:m0|debounce_explicit:m6|state_reg.delay1~0                                                         ; 1                 ; 6       ;
;      - camera_interface:m0|debounce_explicit:m6|timer_reg[8]~65                                                            ; 1                 ; 6       ;
; clk                                                                                                                        ;                   ;         ;
; cmos_pclk                                                                                                                  ;                   ;         ;
;      - camera_interface:m0|pclk_1                                                                                          ; 0                 ; 6       ;
; cmos_href                                                                                                                  ;                   ;         ;
;      - camera_interface:m0|href_1                                                                                          ; 0                 ; 6       ;
; cmos_vsync                                                                                                                 ;                   ;         ;
;      - camera_interface:m0|vsync_1                                                                                         ; 0                 ; 6       ;
; cmos_db[0]                                                                                                                 ;                   ;         ;
;      - camera_interface:m0|pixel_q[0]~feeder                                                                               ; 0                 ; 6       ;
;      - camera_interface:m0|pixel_q[8]~feeder                                                                               ; 0                 ; 6       ;
; cmos_db[1]                                                                                                                 ;                   ;         ;
;      - camera_interface:m0|pixel_q[1]                                                                                      ; 1                 ; 6       ;
;      - camera_interface:m0|pixel_q[9]                                                                                      ; 1                 ; 6       ;
; cmos_db[2]                                                                                                                 ;                   ;         ;
;      - camera_interface:m0|pixel_q[2]                                                                                      ; 1                 ; 6       ;
;      - camera_interface:m0|pixel_q[10]                                                                                     ; 1                 ; 6       ;
; cmos_db[3]                                                                                                                 ;                   ;         ;
;      - camera_interface:m0|pixel_q[3]~feeder                                                                               ; 0                 ; 6       ;
;      - camera_interface:m0|pixel_q[11]~feeder                                                                              ; 0                 ; 6       ;
; cmos_db[4]                                                                                                                 ;                   ;         ;
;      - camera_interface:m0|pixel_q[4]~feeder                                                                               ; 1                 ; 6       ;
;      - camera_interface:m0|pixel_q[12]~feeder                                                                              ; 1                 ; 6       ;
; cmos_db[5]                                                                                                                 ;                   ;         ;
;      - camera_interface:m0|pixel_q[5]~feeder                                                                               ; 0                 ; 6       ;
;      - camera_interface:m0|pixel_q[13]~feeder                                                                              ; 0                 ; 6       ;
; cmos_db[6]                                                                                                                 ;                   ;         ;
;      - camera_interface:m0|pixel_q[6]~feeder                                                                               ; 1                 ; 6       ;
;      - camera_interface:m0|pixel_q[14]~feeder                                                                              ; 1                 ; 6       ;
; cmos_db[7]                                                                                                                 ;                   ;         ;
;      - camera_interface:m0|pixel_q[7]                                                                                      ; 0                 ; 6       ;
;      - camera_interface:m0|pixel_q[15]                                                                                     ; 0                 ; 6       ;
+----------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                    ;
+--------------------------------------------------------------------------------------------------------+---------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                   ; Location            ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------------------------------------------------+---------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; camera_interface:m0|Equal1~0                                                                           ; LCCOMB_X98_Y35_N0   ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; camera_interface:m0|Selector29~1                                                                       ; LCCOMB_X97_Y36_N28  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; camera_interface:m0|Selector8~0                                                                        ; LCCOMB_X91_Y36_N30  ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; camera_interface:m0|Selector8~7                                                                        ; LCCOMB_X97_Y35_N0   ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; camera_interface:m0|Selector8~8                                                                        ; LCCOMB_X91_Y36_N0   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; camera_interface:m0|addr_q[1]~4                                                                        ; LCCOMB_X96_Y37_N14  ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; camera_interface:m0|asyn_fifo:m2|LessThan1~20                                                          ; LCCOMB_X67_Y38_N28  ; 10      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; camera_interface:m0|asyn_fifo:m2|we                                                                    ; LCCOMB_X70_Y38_N20  ; 14      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; camera_interface:m0|brightness_q[0]~0                                                                  ; LCCOMB_X97_Y37_N14  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; camera_interface:m0|contrast_q[5]~3                                                                    ; LCCOMB_X97_Y36_N26  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; camera_interface:m0|debounce_explicit:m3|Selector0~0                                                   ; LCCOMB_X96_Y33_N20  ; 22      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; camera_interface:m0|debounce_explicit:m3|timer_reg[9]~65                                               ; LCCOMB_X95_Y33_N6   ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; camera_interface:m0|debounce_explicit:m4|Selector0~0                                                   ; LCCOMB_X97_Y32_N4   ; 22      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; camera_interface:m0|debounce_explicit:m4|timer_reg[6]~65                                               ; LCCOMB_X97_Y31_N30  ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; camera_interface:m0|debounce_explicit:m5|Selector0~0                                                   ; LCCOMB_X95_Y34_N22  ; 22      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; camera_interface:m0|debounce_explicit:m5|timer_reg[11]~65                                              ; LCCOMB_X95_Y34_N30  ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; camera_interface:m0|debounce_explicit:m6|Selector0~0                                                   ; LCCOMB_X99_Y33_N22  ; 22      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; camera_interface:m0|debounce_explicit:m6|timer_reg[8]~65                                               ; LCCOMB_X99_Y33_N26  ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; camera_interface:m0|delay_finish~0                                                                     ; LCCOMB_X95_Y35_N0   ; 35      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; camera_interface:m0|i2c_top:m0|idx_q[3]~7                                                              ; LCCOMB_X98_Y34_N0   ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; camera_interface:m0|i2c_top:m0|sda~1                                                                   ; LCCOMB_X100_Y36_N28 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; camera_interface:m0|i2c_top:m0|wr_data_d~3                                                             ; LCCOMB_X97_Y34_N28  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; camera_interface:m0|i2c_top:m0|wr_data_q[6]~7                                                          ; LCCOMB_X98_Y35_N2   ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; camera_interface:m0|sccb_state_q.sccb_idle                                                             ; FF_X96_Y36_N5       ; 38      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; clk                                                                                                    ; PIN_Y2              ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; dcm_165MHz:m3|altpll:altpll_component|dcm_165MHz_altpll:auto_generated|wire_pll1_clk[0]                ; PLL_1               ; 336     ; Clock                      ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; rst_n                                                                                                  ; PIN_M23             ; 489     ; Async. clear, Clock enable ; no     ; --                   ; --               ; --                        ;
; sdram_interface:m1|always1~2                                                                           ; LCCOMB_X63_Y38_N30  ; 30      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sdram_interface:m1|asyn_fifo:m2|LessThan0~20                                                           ; LCCOMB_X60_Y38_N26  ; 9       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sdram_interface:m1|asyn_fifo:m2|we                                                                     ; LCCOMB_X59_Y39_N16  ; 14      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; sdram_interface:m1|f_addr[2]~0                                                                         ; LCCOMB_X63_Y38_N2   ; 36      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sdram_interface:m1|rd_addr_q[2]~4                                                                      ; LCCOMB_X63_Y38_N4   ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sdram_interface:m1|sdram_controller:m0|Selector16~0                                                    ; LCCOMB_X61_Y35_N2   ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sdram_interface:m1|sdram_controller:m0|Selector27~1                                                    ; LCCOMB_X60_Y36_N12  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sdram_interface:m1|sdram_controller:m0|burst_index_q[6]~32                                             ; LCCOMB_X62_Y36_N14  ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sdram_interface:m1|sdram_controller:m0|delay_ctr_q[5]~3                                                ; LCCOMB_X63_Y38_N26  ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sdram_interface:m1|sdram_controller:m0|f2s_data_d~0                                                    ; LCCOMB_X63_Y36_N10  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sdram_interface:m1|sdram_controller:m0|rw_en_q                                                         ; FF_X63_Y38_N13      ; 21      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sdram_interface:m1|sdram_controller:m0|s_addr_q[1]~2                                                   ; LCCOMB_X62_Y36_N0   ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sdram_interface:m1|sdram_controller:m0|state_q.idle                                                    ; FF_X61_Y35_N5       ; 40      ; Clock enable, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; sdram_interface:m1|sdram_controller:m0|state_q.read_data                                               ; FF_X61_Y35_N25      ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sdram_interface:m1|sdram_controller:m0|tri_q                                                           ; FF_X60_Y36_N29      ; 16      ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sdram_interface:m1|wr_addr_q[4]~21                                                                     ; LCCOMB_X62_Y38_N30  ; 15      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; vga_interface:m2|dcm_25MHz:m1|altpll:altpll_component|dcm_25MHz_altpll:auto_generated|wire_pll1_clk[0] ; PLL_3               ; 249     ; Clock                      ; yes    ; Global Clock         ; GCLK13           ; --                        ;
+--------------------------------------------------------------------------------------------------------+---------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                 ;
+-----------------------------------------------------------------------------------------------------------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                                      ; Location ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------------------------------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; camera_interface:m0|dcm_24MHz:m1|altpll:altpll_component|dcm_24MHz_altpll:auto_generated|wire_pll1_clk[0] ; PLL_4    ; 1       ; 0                                    ; Global Clock         ; GCLK18           ; --                        ;
; dcm_165MHz:m3|altpll:altpll_component|dcm_165MHz_altpll:auto_generated|wire_pll1_clk[0]                   ; PLL_1    ; 336     ; 31                                   ; Global Clock         ; GCLK3            ; --                        ;
; vga_interface:m2|dcm_25MHz:m1|altpll:altpll_component|dcm_25MHz_altpll:auto_generated|wire_pll1_clk[0]    ; PLL_3    ; 249     ; 21                                   ; Global Clock         ; GCLK13           ; --                        ;
+-----------------------------------------------------------------------------------------------------------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+-------------------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+--------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; Name                                                                                                              ; Type ; Mode             ; Clock Mode  ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF  ; Location                       ; Mixed Width RDW Mode ; Port A RDW Mode        ; Port B RDW Mode        ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs ;
+-------------------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+--------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; camera_interface:m0|asyn_fifo:m2|dual_port_sync:m0|altsyncram:ram_rtl_0|altsyncram_k8d1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks ; 1024         ; 16           ; 1024         ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 16384 ; 1024                        ; 16                          ; 1024                        ; 16                          ; 16384               ; 2    ; None ; M9K_X64_Y32_N0, M9K_X64_Y33_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; sdram_interface:m1|asyn_fifo:m2|dual_port_sync:m0|altsyncram:ram_rtl_0|altsyncram_k8d1:auto_generated|ALTSYNCRAM  ; AUTO ; Simple Dual Port ; Dual Clocks ; 1024         ; 16           ; 1024         ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 16384 ; 1024                        ; 16                          ; 1024                        ; 16                          ; 16384               ; 2    ; None ; M9K_X51_Y40_N0, M9K_X51_Y41_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
+-------------------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+--------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+---------------------------------------------------+
; Routing Usage Summary                             ;
+-----------------------+---------------------------+
; Routing Resource Type ; Usage                     ;
+-----------------------+---------------------------+
; Block interconnects   ; 1,684 / 342,891 ( < 1 % ) ;
; C16 interconnects     ; 143 / 10,120 ( 1 % )      ;
; C4 interconnects      ; 890 / 209,544 ( < 1 % )   ;
; Direct links          ; 393 / 342,891 ( < 1 % )   ;
; Global clocks         ; 3 / 20 ( 15 % )           ;
; Local interconnects   ; 700 / 119,088 ( < 1 % )   ;
; R24 interconnects     ; 194 / 9,963 ( 2 % )       ;
; R4 interconnects      ; 1,107 / 289,782 ( < 1 % ) ;
+-----------------------+---------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 13.72) ; Number of LABs  (Total = 89) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 4                            ;
; 2                                           ; 0                            ;
; 3                                           ; 3                            ;
; 4                                           ; 0                            ;
; 5                                           ; 2                            ;
; 6                                           ; 1                            ;
; 7                                           ; 0                            ;
; 8                                           ; 0                            ;
; 9                                           ; 1                            ;
; 10                                          ; 1                            ;
; 11                                          ; 4                            ;
; 12                                          ; 3                            ;
; 13                                          ; 6                            ;
; 14                                          ; 2                            ;
; 15                                          ; 5                            ;
; 16                                          ; 57                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 2.04) ; Number of LABs  (Total = 89) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 63                           ;
; 1 Clock                            ; 63                           ;
; 1 Clock enable                     ; 26                           ;
; 1 Sync. clear                      ; 11                           ;
; 1 Sync. load                       ; 4                            ;
; 2 Clock enables                    ; 5                            ;
; 2 Clocks                           ; 10                           ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 19.78) ; Number of LABs  (Total = 89) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 4                            ;
; 2                                            ; 0                            ;
; 3                                            ; 0                            ;
; 4                                            ; 0                            ;
; 5                                            ; 2                            ;
; 6                                            ; 2                            ;
; 7                                            ; 1                            ;
; 8                                            ; 1                            ;
; 9                                            ; 1                            ;
; 10                                           ; 0                            ;
; 11                                           ; 1                            ;
; 12                                           ; 0                            ;
; 13                                           ; 4                            ;
; 14                                           ; 2                            ;
; 15                                           ; 0                            ;
; 16                                           ; 8                            ;
; 17                                           ; 3                            ;
; 18                                           ; 5                            ;
; 19                                           ; 1                            ;
; 20                                           ; 6                            ;
; 21                                           ; 2                            ;
; 22                                           ; 9                            ;
; 23                                           ; 8                            ;
; 24                                           ; 4                            ;
; 25                                           ; 3                            ;
; 26                                           ; 5                            ;
; 27                                           ; 7                            ;
; 28                                           ; 2                            ;
; 29                                           ; 2                            ;
; 30                                           ; 3                            ;
; 31                                           ; 3                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 9.51) ; Number of LABs  (Total = 89) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 4                            ;
; 2                                               ; 2                            ;
; 3                                               ; 10                           ;
; 4                                               ; 6                            ;
; 5                                               ; 8                            ;
; 6                                               ; 5                            ;
; 7                                               ; 4                            ;
; 8                                               ; 7                            ;
; 9                                               ; 3                            ;
; 10                                              ; 3                            ;
; 11                                              ; 6                            ;
; 12                                              ; 3                            ;
; 13                                              ; 3                            ;
; 14                                              ; 6                            ;
; 15                                              ; 2                            ;
; 16                                              ; 6                            ;
; 17                                              ; 3                            ;
; 18                                              ; 1                            ;
; 19                                              ; 1                            ;
; 20                                              ; 2                            ;
; 21                                              ; 3                            ;
; 22                                              ; 0                            ;
; 23                                              ; 0                            ;
; 24                                              ; 0                            ;
; 25                                              ; 0                            ;
; 26                                              ; 0                            ;
; 27                                              ; 0                            ;
; 28                                              ; 0                            ;
; 29                                              ; 0                            ;
; 30                                              ; 0                            ;
; 31                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 15.29) ; Number of LABs  (Total = 89) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 3                            ;
; 3                                            ; 0                            ;
; 4                                            ; 4                            ;
; 5                                            ; 3                            ;
; 6                                            ; 6                            ;
; 7                                            ; 4                            ;
; 8                                            ; 8                            ;
; 9                                            ; 4                            ;
; 10                                           ; 2                            ;
; 11                                           ; 2                            ;
; 12                                           ; 5                            ;
; 13                                           ; 3                            ;
; 14                                           ; 1                            ;
; 15                                           ; 2                            ;
; 16                                           ; 2                            ;
; 17                                           ; 6                            ;
; 18                                           ; 2                            ;
; 19                                           ; 5                            ;
; 20                                           ; 1                            ;
; 21                                           ; 4                            ;
; 22                                           ; 1                            ;
; 23                                           ; 4                            ;
; 24                                           ; 1                            ;
; 25                                           ; 1                            ;
; 26                                           ; 3                            ;
; 27                                           ; 2                            ;
; 28                                           ; 2                            ;
; 29                                           ; 1                            ;
; 30                                           ; 2                            ;
; 31                                           ; 1                            ;
; 32                                           ; 1                            ;
; 33                                           ; 1                            ;
; 34                                           ; 1                            ;
; 35                                           ; 0                            ;
; 36                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 95        ; 0            ; 95        ; 0            ; 0            ; 95        ; 95        ; 0            ; 95        ; 95        ; 0            ; 78           ; 0            ; 0            ; 35           ; 0            ; 78           ; 35           ; 0            ; 0            ; 0            ; 78           ; 0            ; 0            ; 0            ; 0            ; 0            ; 95        ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 95           ; 0         ; 95           ; 95           ; 0         ; 0         ; 95           ; 0         ; 0         ; 95           ; 17           ; 95           ; 95           ; 60           ; 95           ; 17           ; 60           ; 95           ; 95           ; 95           ; 17           ; 95           ; 95           ; 95           ; 95           ; 95           ; 0         ; 95           ; 95           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; cmos_rst_n         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cmos_pwdn          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cmos_xclk          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ledt[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ledt[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ledt[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ledt[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ledtt              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_clk          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_cke          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_cs_n         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_ras_n        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_cas_n        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_we_n         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_addr[0]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_addr[1]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_addr[2]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_addr[3]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_addr[4]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_addr[5]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_addr[6]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_addr[7]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_addr[8]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_addr[9]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_addr[10]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_addr[11]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_addr[12]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_ba[0]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_ba[1]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_dqm[0]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_dqm[1]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_out_r[0]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_out_r[1]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_out_r[2]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_out_r[3]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_out_r[4]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_out_r[5]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_out_r[6]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_out_r[7]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_out_g[0]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_out_g[1]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_out_g[2]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_out_g[3]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_out_g[4]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_out_g[5]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_out_g[6]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_out_g[7]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_out_b[0]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_out_b[1]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_out_b[2]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_out_b[3]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_out_b[4]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_out_b[5]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_out_b[6]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_out_b[7]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_out_vs         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_out_hs         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_out_bl         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_out_sy         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk_out            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cmos_sda           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cmos_scl           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_dq[0]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_dq[1]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_dq[2]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_dq[3]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_dq[4]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_dq[5]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_dq[6]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_dq[7]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_dq[8]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_dq[9]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_dq[10]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_dq[11]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_dq[12]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_dq[13]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_dq[14]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_dq[15]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rst_n              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; key[0]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; key[1]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; key[2]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; key[3]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cmos_pclk          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cmos_href          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cmos_vsync         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cmos_db[0]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cmos_db[1]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cmos_db[2]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cmos_db[3]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cmos_db[4]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cmos_db[5]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cmos_db[6]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cmos_db[7]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                                                             ;
+----------------------------------------------------+--------------------------------------------------------------------------------------------------+-------------------+
; Source Clock(s)                                    ; Destination Clock(s)                                                                             ; Delay Added in ns ;
+----------------------------------------------------+--------------------------------------------------------------------------------------------------+-------------------+
; m3|altpll_component|auto_generated|pll1|clk[0]     ; m2|m1|altpll_component|auto_generated|pll1|clk[0],m3|altpll_component|auto_generated|pll1|clk[0] ; 40.0              ;
; m3|altpll_component|auto_generated|pll1|clk[0]     ; m2|m1|altpll_component|auto_generated|pll1|clk[0]                                                ; 24.3              ;
; m3|altpll_component|auto_generated|pll1|clk[0],I/O ; m2|m1|altpll_component|auto_generated|pll1|clk[0]                                                ; 3.4               ;
; m3|altpll_component|auto_generated|pll1|clk[0]     ; m3|altpll_component|auto_generated|pll1|clk[0]                                                   ; 3.4               ;
; m2|m1|altpll_component|auto_generated|pll1|clk[0]  ; m2|m1|altpll_component|auto_generated|pll1|clk[0],m3|altpll_component|auto_generated|pll1|clk[0] ; 2.2               ;
+----------------------------------------------------+--------------------------------------------------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                         ;
+-----------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                           ; Destination Register                                                                                                                  ; Delay Added in ns ;
+-----------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; camera_interface:m0|asyn_fifo:m2|r_ptr_q[1]               ; camera_interface:m0|asyn_fifo:m2|r_grey_sync_temp[0]                                                                                  ; 2.090             ;
; camera_interface:m0|asyn_fifo:m2|r_ptr_q[8]               ; camera_interface:m0|asyn_fifo:m2|r_grey_sync_temp[8]                                                                                  ; 2.089             ;
; camera_interface:m0|asyn_fifo:m2|r_ptr_q[9]               ; camera_interface:m0|asyn_fifo:m2|r_grey_sync_temp[9]                                                                                  ; 2.089             ;
; camera_interface:m0|asyn_fifo:m2|r_ptr_q[7]               ; camera_interface:m0|asyn_fifo:m2|r_grey_sync_temp[7]                                                                                  ; 2.088             ;
; camera_interface:m0|asyn_fifo:m2|r_ptr_q[6]               ; camera_interface:m0|asyn_fifo:m2|r_grey_sync_temp[6]                                                                                  ; 2.088             ;
; camera_interface:m0|asyn_fifo:m2|r_ptr_q[5]               ; camera_interface:m0|asyn_fifo:m2|r_grey_sync_temp[5]                                                                                  ; 2.088             ;
; camera_interface:m0|asyn_fifo:m2|r_ptr_q[0]               ; camera_interface:m0|asyn_fifo:m2|r_grey_sync_temp[0]                                                                                  ; 2.074             ;
; camera_interface:m0|asyn_fifo:m2|r_ptr_q[10]              ; camera_interface:m0|asyn_fifo:m2|r_grey_sync_temp[9]                                                                                  ; 2.073             ;
; sdram_interface:m1|asyn_fifo:m2|w_ptr_q[7]                ; sdram_interface:m1|asyn_fifo:m2|w_grey_sync_temp[6]                                                                                   ; 1.841             ;
; camera_interface:m0|asyn_fifo:m2|r_ptr_q[4]               ; camera_interface:m0|asyn_fifo:m2|r_grey_sync_temp[4]                                                                                  ; 1.834             ;
; camera_interface:m0|asyn_fifo:m2|r_ptr_q[3]               ; camera_interface:m0|asyn_fifo:m2|r_grey_sync_temp[3]                                                                                  ; 1.834             ;
; sdram_interface:m1|asyn_fifo:m2|w_ptr_q[9]                ; sdram_interface:m1|asyn_fifo:m2|w_grey_sync_temp[9]                                                                                   ; 1.658             ;
; sdram_interface:m1|asyn_fifo:m2|w_ptr_q[3]                ; sdram_interface:m1|asyn_fifo:m2|w_grey_sync_temp[3]                                                                                   ; 1.657             ;
; sdram_interface:m1|asyn_fifo:m2|w_ptr_q[2]                ; sdram_interface:m1|asyn_fifo:m2|w_grey_sync_temp[2]                                                                                   ; 1.657             ;
; sdram_interface:m1|asyn_fifo:m2|w_ptr_q[1]                ; sdram_interface:m1|asyn_fifo:m2|w_grey_sync_temp[1]                                                                                   ; 1.657             ;
; sdram_interface:m1|asyn_fifo:m2|w_ptr_q[10]               ; sdram_interface:m1|asyn_fifo:m2|w_grey_sync_temp[9]                                                                                   ; 1.642             ;
; camera_interface:m0|asyn_fifo:m2|r_ptr_q[2]               ; camera_interface:m0|asyn_fifo:m2|r_grey_sync_temp[1]                                                                                  ; 1.472             ;
; sdram_interface:m1|asyn_fifo:m2|w_ptr_q[4]                ; sdram_interface:m1|asyn_fifo:m2|w_grey_sync_temp[3]                                                                                   ; 1.467             ;
; sdram_interface:m1|asyn_fifo:m2|w_ptr_q[0]                ; sdram_interface:m1|asyn_fifo:m2|w_grey_sync_temp[0]                                                                                   ; 1.257             ;
; sdram_interface:m1|asyn_fifo:m2|w_ptr_q[8]                ; sdram_interface:m1|asyn_fifo:m2|w_grey_sync_temp[8]                                                                                   ; 1.210             ;
; sdram_interface:m1|asyn_fifo:m2|w_ptr_q[5]                ; sdram_interface:m1|asyn_fifo:m2|w_grey_sync_temp[5]                                                                                   ; 1.210             ;
; sdram_interface:m1|asyn_fifo:m2|w_ptr_q[6]                ; sdram_interface:m1|asyn_fifo:m2|w_grey_sync_temp[5]                                                                                   ; 1.196             ;
; camera_interface:m0|debounce_explicit:m6|state_reg.delay0 ; camera_interface:m0|addr_q[0]                                                                                                         ; 0.825             ;
; camera_interface:m0|debounce_explicit:m5|state_reg.delay0 ; camera_interface:m0|contrast_q[7]                                                                                                     ; 0.749             ;
; camera_interface:m0|debounce_explicit:m5|timer_reg[20]    ; camera_interface:m0|contrast_q[7]                                                                                                     ; 0.622             ;
; camera_interface:m0|debounce_explicit:m6|timer_reg[20]    ; camera_interface:m0|addr_q[0]                                                                                                         ; 0.548             ;
; camera_interface:m0|debounce_explicit:m4|timer_reg[20]    ; camera_interface:m0|brightness_q[4]                                                                                                   ; 0.535             ;
; key[2]                                                    ; camera_interface:m0|contrast_q[7]                                                                                                     ; 0.503             ;
; key[3]                                                    ; camera_interface:m0|addr_q[0]                                                                                                         ; 0.503             ;
; camera_interface:m0|debounce_explicit:m6|timer_reg[16]    ; camera_interface:m0|addr_q[0]                                                                                                         ; 0.422             ;
; camera_interface:m0|debounce_explicit:m5|timer_reg[9]     ; camera_interface:m0|contrast_q[7]                                                                                                     ; 0.410             ;
; camera_interface:m0|debounce_explicit:m5|timer_reg[8]     ; camera_interface:m0|contrast_q[7]                                                                                                     ; 0.410             ;
; sdram_interface:m1|sdram_controller:m0|s2f_data_q[8]      ; sdram_interface:m1|asyn_fifo:m2|dual_port_sync:m0|altsyncram:ram_rtl_0|altsyncram_k8d1:auto_generated|ram_block1a8~porta_datain_reg0  ; 0.373             ;
; sdram_interface:m1|sdram_controller:m0|s2f_data_q[7]      ; sdram_interface:m1|asyn_fifo:m2|dual_port_sync:m0|altsyncram:ram_rtl_0|altsyncram_k8d1:auto_generated|ram_block1a7~porta_datain_reg0  ; 0.373             ;
; sdram_interface:m1|sdram_controller:m0|s2f_data_q[6]      ; sdram_interface:m1|asyn_fifo:m2|dual_port_sync:m0|altsyncram:ram_rtl_0|altsyncram_k8d1:auto_generated|ram_block1a6~porta_datain_reg0  ; 0.373             ;
; sdram_interface:m1|sdram_controller:m0|s2f_data_q[5]      ; sdram_interface:m1|asyn_fifo:m2|dual_port_sync:m0|altsyncram:ram_rtl_0|altsyncram_k8d1:auto_generated|ram_block1a5~porta_datain_reg0  ; 0.373             ;
; sdram_interface:m1|sdram_controller:m0|s2f_data_q[15]     ; sdram_interface:m1|asyn_fifo:m2|dual_port_sync:m0|altsyncram:ram_rtl_0|altsyncram_k8d1:auto_generated|ram_block1a15~porta_datain_reg0 ; 0.373             ;
; sdram_interface:m1|sdram_controller:m0|s2f_data_q[14]     ; sdram_interface:m1|asyn_fifo:m2|dual_port_sync:m0|altsyncram:ram_rtl_0|altsyncram_k8d1:auto_generated|ram_block1a14~porta_datain_reg0 ; 0.373             ;
; sdram_interface:m1|sdram_controller:m0|s2f_data_q[13]     ; sdram_interface:m1|asyn_fifo:m2|dual_port_sync:m0|altsyncram:ram_rtl_0|altsyncram_k8d1:auto_generated|ram_block1a13~porta_datain_reg0 ; 0.373             ;
; sdram_interface:m1|sdram_controller:m0|s2f_data_q[12]     ; sdram_interface:m1|asyn_fifo:m2|dual_port_sync:m0|altsyncram:ram_rtl_0|altsyncram_k8d1:auto_generated|ram_block1a12~porta_datain_reg0 ; 0.373             ;
; camera_interface:m0|debounce_explicit:m4|timer_reg[0]     ; camera_interface:m0|brightness_q[4]                                                                                                   ; 0.355             ;
; camera_interface:m0|debounce_explicit:m6|timer_reg[18]    ; camera_interface:m0|addr_q[0]                                                                                                         ; 0.316             ;
; camera_interface:m0|debounce_explicit:m5|timer_reg[16]    ; camera_interface:m0|contrast_q[7]                                                                                                     ; 0.311             ;
; camera_interface:m0|debounce_explicit:m4|state_reg.delay0 ; camera_interface:m0|brightness_q[4]                                                                                                   ; 0.307             ;
; camera_interface:m0|debounce_explicit:m6|timer_reg[19]    ; camera_interface:m0|addr_q[0]                                                                                                         ; 0.300             ;
; camera_interface:m0|debounce_explicit:m4|timer_reg[3]     ; camera_interface:m0|brightness_q[4]                                                                                                   ; 0.288             ;
; camera_interface:m0|debounce_explicit:m4|timer_reg[2]     ; camera_interface:m0|brightness_q[4]                                                                                                   ; 0.288             ;
; camera_interface:m0|debounce_explicit:m4|timer_reg[1]     ; camera_interface:m0|brightness_q[4]                                                                                                   ; 0.288             ;
; camera_interface:m0|debounce_explicit:m6|timer_reg[17]    ; camera_interface:m0|addr_q[0]                                                                                                         ; 0.283             ;
; key[1]                                                    ; camera_interface:m0|brightness_q[4]                                                                                                   ; 0.275             ;
; camera_interface:m0|debounce_explicit:m5|timer_reg[18]    ; camera_interface:m0|contrast_q[7]                                                                                                     ; 0.270             ;
; camera_interface:m0|debounce_explicit:m5|timer_reg[17]    ; camera_interface:m0|contrast_q[7]                                                                                                     ; 0.270             ;
; camera_interface:m0|debounce_explicit:m5|timer_reg[19]    ; camera_interface:m0|contrast_q[7]                                                                                                     ; 0.270             ;
; sdram_interface:m1|sdram_controller:m0|s2f_data_q[11]     ; sdram_interface:m1|asyn_fifo:m2|dual_port_sync:m0|altsyncram:ram_rtl_0|altsyncram_k8d1:auto_generated|ram_block1a11~porta_datain_reg0 ; 0.257             ;
; camera_interface:m0|debounce_explicit:m5|timer_reg[15]    ; camera_interface:m0|contrast_q[7]                                                                                                     ; 0.257             ;
; camera_interface:m0|debounce_explicit:m5|timer_reg[14]    ; camera_interface:m0|contrast_q[7]                                                                                                     ; 0.257             ;
; camera_interface:m0|debounce_explicit:m5|timer_reg[13]    ; camera_interface:m0|contrast_q[7]                                                                                                     ; 0.257             ;
; camera_interface:m0|debounce_explicit:m5|timer_reg[12]    ; camera_interface:m0|contrast_q[7]                                                                                                     ; 0.257             ;
; camera_interface:m0|debounce_explicit:m5|timer_reg[11]    ; camera_interface:m0|contrast_q[7]                                                                                                     ; 0.257             ;
; camera_interface:m0|debounce_explicit:m5|timer_reg[10]    ; camera_interface:m0|contrast_q[7]                                                                                                     ; 0.257             ;
; camera_interface:m0|debounce_explicit:m5|timer_reg[7]     ; camera_interface:m0|contrast_q[7]                                                                                                     ; 0.257             ;
; camera_interface:m0|debounce_explicit:m5|timer_reg[6]     ; camera_interface:m0|contrast_q[7]                                                                                                     ; 0.257             ;
; camera_interface:m0|debounce_explicit:m5|timer_reg[5]     ; camera_interface:m0|contrast_q[7]                                                                                                     ; 0.257             ;
; camera_interface:m0|debounce_explicit:m5|timer_reg[4]     ; camera_interface:m0|contrast_q[7]                                                                                                     ; 0.257             ;
; camera_interface:m0|debounce_explicit:m5|timer_reg[3]     ; camera_interface:m0|contrast_q[7]                                                                                                     ; 0.257             ;
; camera_interface:m0|debounce_explicit:m5|timer_reg[2]     ; camera_interface:m0|contrast_q[7]                                                                                                     ; 0.257             ;
; camera_interface:m0|debounce_explicit:m5|timer_reg[1]     ; camera_interface:m0|contrast_q[7]                                                                                                     ; 0.257             ;
; camera_interface:m0|debounce_explicit:m5|timer_reg[0]     ; camera_interface:m0|contrast_q[7]                                                                                                     ; 0.257             ;
; camera_interface:m0|debounce_explicit:m4|timer_reg[18]    ; camera_interface:m0|brightness_q[4]                                                                                                   ; 0.243             ;
; camera_interface:m0|debounce_explicit:m4|timer_reg[17]    ; camera_interface:m0|brightness_q[4]                                                                                                   ; 0.243             ;
; camera_interface:m0|debounce_explicit:m4|timer_reg[16]    ; camera_interface:m0|brightness_q[4]                                                                                                   ; 0.243             ;
; camera_interface:m0|debounce_explicit:m4|timer_reg[15]    ; camera_interface:m0|brightness_q[4]                                                                                                   ; 0.243             ;
; camera_interface:m0|debounce_explicit:m4|timer_reg[14]    ; camera_interface:m0|brightness_q[4]                                                                                                   ; 0.243             ;
; camera_interface:m0|debounce_explicit:m4|timer_reg[13]    ; camera_interface:m0|brightness_q[4]                                                                                                   ; 0.243             ;
; camera_interface:m0|debounce_explicit:m4|timer_reg[12]    ; camera_interface:m0|brightness_q[4]                                                                                                   ; 0.243             ;
; camera_interface:m0|debounce_explicit:m4|timer_reg[11]    ; camera_interface:m0|brightness_q[4]                                                                                                   ; 0.243             ;
; camera_interface:m0|debounce_explicit:m4|timer_reg[10]    ; camera_interface:m0|brightness_q[4]                                                                                                   ; 0.243             ;
; camera_interface:m0|debounce_explicit:m4|timer_reg[9]     ; camera_interface:m0|brightness_q[4]                                                                                                   ; 0.243             ;
; camera_interface:m0|debounce_explicit:m4|timer_reg[8]     ; camera_interface:m0|brightness_q[4]                                                                                                   ; 0.243             ;
; camera_interface:m0|debounce_explicit:m4|timer_reg[7]     ; camera_interface:m0|brightness_q[4]                                                                                                   ; 0.243             ;
; camera_interface:m0|debounce_explicit:m4|timer_reg[6]     ; camera_interface:m0|brightness_q[4]                                                                                                   ; 0.243             ;
; camera_interface:m0|debounce_explicit:m4|timer_reg[5]     ; camera_interface:m0|brightness_q[4]                                                                                                   ; 0.243             ;
; camera_interface:m0|debounce_explicit:m4|timer_reg[4]     ; camera_interface:m0|brightness_q[4]                                                                                                   ; 0.243             ;
; camera_interface:m0|debounce_explicit:m4|timer_reg[19]    ; camera_interface:m0|brightness_q[4]                                                                                                   ; 0.243             ;
; camera_interface:m0|debounce_explicit:m6|timer_reg[15]    ; camera_interface:m0|addr_q[0]                                                                                                         ; 0.181             ;
; camera_interface:m0|debounce_explicit:m6|timer_reg[14]    ; camera_interface:m0|addr_q[0]                                                                                                         ; 0.181             ;
; camera_interface:m0|debounce_explicit:m6|timer_reg[13]    ; camera_interface:m0|addr_q[0]                                                                                                         ; 0.181             ;
; camera_interface:m0|debounce_explicit:m6|timer_reg[12]    ; camera_interface:m0|addr_q[0]                                                                                                         ; 0.181             ;
; camera_interface:m0|debounce_explicit:m6|timer_reg[11]    ; camera_interface:m0|addr_q[0]                                                                                                         ; 0.181             ;
; camera_interface:m0|debounce_explicit:m6|timer_reg[10]    ; camera_interface:m0|addr_q[0]                                                                                                         ; 0.181             ;
; camera_interface:m0|debounce_explicit:m6|timer_reg[9]     ; camera_interface:m0|addr_q[0]                                                                                                         ; 0.181             ;
; camera_interface:m0|debounce_explicit:m6|timer_reg[8]     ; camera_interface:m0|addr_q[0]                                                                                                         ; 0.181             ;
; camera_interface:m0|debounce_explicit:m6|timer_reg[7]     ; camera_interface:m0|addr_q[0]                                                                                                         ; 0.181             ;
; camera_interface:m0|debounce_explicit:m6|timer_reg[6]     ; camera_interface:m0|addr_q[0]                                                                                                         ; 0.181             ;
; camera_interface:m0|debounce_explicit:m6|timer_reg[5]     ; camera_interface:m0|addr_q[0]                                                                                                         ; 0.181             ;
; camera_interface:m0|debounce_explicit:m6|timer_reg[4]     ; camera_interface:m0|addr_q[0]                                                                                                         ; 0.181             ;
; camera_interface:m0|debounce_explicit:m6|timer_reg[3]     ; camera_interface:m0|addr_q[0]                                                                                                         ; 0.181             ;
; camera_interface:m0|debounce_explicit:m6|timer_reg[2]     ; camera_interface:m0|addr_q[0]                                                                                                         ; 0.181             ;
; camera_interface:m0|debounce_explicit:m6|timer_reg[1]     ; camera_interface:m0|addr_q[0]                                                                                                         ; 0.181             ;
; camera_interface:m0|debounce_explicit:m6|timer_reg[0]     ; camera_interface:m0|addr_q[0]                                                                                                         ; 0.181             ;
+-----------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device EP4CE115F29C8 for design "camera_test"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "camera_interface:m0|dcm_24MHz:m1|altpll:altpll_component|dcm_24MHz_altpll:auto_generated|pll1" as Cyclone IV E PLL type File: C:/Users/IDEA/Desktop/camera_module/db/dcm_24mhz_altpll.v Line: 44
    Info (15099): Implementing clock multiplication of 12, clock division of 25, and phase shift of 0 degrees (0 ps) for camera_interface:m0|dcm_24MHz:m1|altpll:altpll_component|dcm_24MHz_altpll:auto_generated|wire_pll1_clk[0] port File: C:/Users/IDEA/Desktop/camera_module/db/dcm_24mhz_altpll.v Line: 44
Info (15535): Implemented PLL "dcm_165MHz:m3|altpll:altpll_component|dcm_165MHz_altpll:auto_generated|pll1" as Cyclone IV E PLL type File: C:/Users/IDEA/Desktop/camera_module/db/dcm_165mhz_altpll.v Line: 44
    Info (15099): Implementing clock multiplication of 33, clock division of 10, and phase shift of 0 degrees (0 ps) for dcm_165MHz:m3|altpll:altpll_component|dcm_165MHz_altpll:auto_generated|wire_pll1_clk[0] port File: C:/Users/IDEA/Desktop/camera_module/db/dcm_165mhz_altpll.v Line: 44
Info (15535): Implemented PLL "dcm_25MHz:m4|altpll:altpll_component|dcm_25MHz_altpll:auto_generated|pll1" as Cyclone IV E PLL type File: C:/Users/IDEA/Desktop/camera_module/db/dcm_25mhz_altpll.v Line: 44
    Info (15099): Implementing clock multiplication of 1, clock division of 2, and phase shift of 0 degrees (0 ps) for dcm_25MHz:m4|altpll:altpll_component|dcm_25MHz_altpll:auto_generated|wire_pll1_clk[0] port File: C:/Users/IDEA/Desktop/camera_module/db/dcm_25mhz_altpll.v Line: 44
Info (15535): Implemented PLL "vga_interface:m2|dcm_25MHz:m1|altpll:altpll_component|dcm_25MHz_altpll:auto_generated|pll1" as Cyclone IV E PLL type File: C:/Users/IDEA/Desktop/camera_module/db/dcm_25mhz_altpll.v Line: 44
    Info (15099): Implementing clock multiplication of 1, clock division of 2, and phase shift of 0 degrees (0 ps) for vga_interface:m2|dcm_25MHz:m1|altpll:altpll_component|dcm_25MHz_altpll:auto_generated|wire_pll1_clk[0] port File: C:/Users/IDEA/Desktop/camera_module/db/dcm_25mhz_altpll.v Line: 44
Critical Warning (15042): The input clock frequency specification of PLL "camera_interface:m0|dcm_24MHz:m1|altpll:altpll_component|dcm_24MHz_altpll:auto_generated|pll1" is different from the output clock frequency specification of the source PLLs that are driving it File: C:/Users/IDEA/Desktop/camera_module/db/dcm_24mhz_altpll.v Line: 44
    Critical Warning (15043): Input port inclk[0] of PLL "camera_interface:m0|dcm_24MHz:m1|altpll:altpll_component|dcm_24MHz_altpll:auto_generated|pll1" and its source clk[0] (the output port of PLL "dcm_25MHz:m4|altpll:altpll_component|dcm_25MHz_altpll:auto_generated|pll1") have different specified frequencies, 50.0 MHz and 25.0 MHz respectively File: C:/Users/IDEA/Desktop/camera_module/db/dcm_24mhz_altpll.v Line: 44
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE40F29C8 is compatible
    Info (176445): Device EP4CE30F29C8 is compatible
    Info (176445): Device EP4CE55F29C8 is compatible
    Info (176445): Device EP4CE75F29C8 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location F4
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location E2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location P3
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location N7
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location P28
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (176127): The parameters of the PLL dcm_25MHz:m4|altpll:altpll_component|dcm_25MHz_altpll:auto_generated|pll1 and the PLL dcm_165MHz:m3|altpll:altpll_component|dcm_165MHz_altpll:auto_generated|pll1 do not have the same values - hence these PLLs cannot be merged File: C:/Users/IDEA/Desktop/camera_module/db/dcm_25mhz_altpll.v Line: 78
    Info (176120): The values of the parameter "M" do not match for the PLL atoms dcm_165MHz:m3|altpll:altpll_component|dcm_165MHz_altpll:auto_generated|pll1 and PLL dcm_25MHz:m4|altpll:altpll_component|dcm_25MHz_altpll:auto_generated|pll1
        Info (176121): The value of the parameter "M" for the PLL atom dcm_165MHz:m3|altpll:altpll_component|dcm_165MHz_altpll:auto_generated|pll1 is 33
        Info (176121): The value of the parameter "M" for the PLL atom dcm_25MHz:m4|altpll:altpll_component|dcm_25MHz_altpll:auto_generated|pll1 is 12
    Info (176120): The values of the parameter "N" do not match for the PLL atoms dcm_165MHz:m3|altpll:altpll_component|dcm_165MHz_altpll:auto_generated|pll1 and PLL dcm_25MHz:m4|altpll:altpll_component|dcm_25MHz_altpll:auto_generated|pll1
        Info (176121): The value of the parameter "N" for the PLL atom dcm_165MHz:m3|altpll:altpll_component|dcm_165MHz_altpll:auto_generated|pll1 is 5
        Info (176121): The value of the parameter "N" for the PLL atom dcm_25MHz:m4|altpll:altpll_component|dcm_25MHz_altpll:auto_generated|pll1 is 1
    Info (176120): The values of the parameter "LOOP FILTER R" do not match for the PLL atoms dcm_165MHz:m3|altpll:altpll_component|dcm_165MHz_altpll:auto_generated|pll1 and PLL dcm_25MHz:m4|altpll:altpll_component|dcm_25MHz_altpll:auto_generated|pll1
        Info (176121): The value of the parameter "LOOP FILTER R" for the PLL atom dcm_165MHz:m3|altpll:altpll_component|dcm_165MHz_altpll:auto_generated|pll1 is 6000
        Info (176121): The value of the parameter "LOOP FILTER R" for the PLL atom dcm_25MHz:m4|altpll:altpll_component|dcm_25MHz_altpll:auto_generated|pll1 is 4000
    Info (176120): The values of the parameter "Min Lock Period" do not match for the PLL atoms dcm_165MHz:m3|altpll:altpll_component|dcm_165MHz_altpll:auto_generated|pll1 and PLL dcm_25MHz:m4|altpll:altpll_component|dcm_25MHz_altpll:auto_generated|pll1
        Info (176121): The value of the parameter "Min Lock Period" for the PLL atom dcm_165MHz:m3|altpll:altpll_component|dcm_165MHz_altpll:auto_generated|pll1 is 10150
        Info (176121): The value of the parameter "Min Lock Period" for the PLL atom dcm_25MHz:m4|altpll:altpll_component|dcm_25MHz_altpll:auto_generated|pll1 is 18456
    Info (176120): The values of the parameter "Max Lock Period" do not match for the PLL atoms dcm_165MHz:m3|altpll:altpll_component|dcm_165MHz_altpll:auto_generated|pll1 and PLL dcm_25MHz:m4|altpll:altpll_component|dcm_25MHz_altpll:auto_generated|pll1
        Info (176121): The value of the parameter "Max Lock Period" for the PLL atom dcm_165MHz:m3|altpll:altpll_component|dcm_165MHz_altpll:auto_generated|pll1 is 20408
        Info (176121): The value of the parameter "Max Lock Period" for the PLL atom dcm_25MHz:m4|altpll:altpll_component|dcm_25MHz_altpll:auto_generated|pll1 is 39996
Warning (176127): The parameters of the PLL vga_interface:m2|dcm_25MHz:m1|altpll:altpll_component|dcm_25MHz_altpll:auto_generated|pll1 and the PLL dcm_165MHz:m3|altpll:altpll_component|dcm_165MHz_altpll:auto_generated|pll1 do not have the same values - hence these PLLs cannot be merged File: C:/Users/IDEA/Desktop/camera_module/db/dcm_25mhz_altpll.v Line: 78
    Info (176120): The values of the parameter "M" do not match for the PLL atoms dcm_165MHz:m3|altpll:altpll_component|dcm_165MHz_altpll:auto_generated|pll1 and PLL vga_interface:m2|dcm_25MHz:m1|altpll:altpll_component|dcm_25MHz_altpll:auto_generated|pll1
        Info (176121): The value of the parameter "M" for the PLL atom dcm_165MHz:m3|altpll:altpll_component|dcm_165MHz_altpll:auto_generated|pll1 is 33
        Info (176121): The value of the parameter "M" for the PLL atom vga_interface:m2|dcm_25MHz:m1|altpll:altpll_component|dcm_25MHz_altpll:auto_generated|pll1 is 12
    Info (176120): The values of the parameter "N" do not match for the PLL atoms dcm_165MHz:m3|altpll:altpll_component|dcm_165MHz_altpll:auto_generated|pll1 and PLL vga_interface:m2|dcm_25MHz:m1|altpll:altpll_component|dcm_25MHz_altpll:auto_generated|pll1
        Info (176121): The value of the parameter "N" for the PLL atom dcm_165MHz:m3|altpll:altpll_component|dcm_165MHz_altpll:auto_generated|pll1 is 5
        Info (176121): The value of the parameter "N" for the PLL atom vga_interface:m2|dcm_25MHz:m1|altpll:altpll_component|dcm_25MHz_altpll:auto_generated|pll1 is 1
    Info (176120): The values of the parameter "LOOP FILTER R" do not match for the PLL atoms dcm_165MHz:m3|altpll:altpll_component|dcm_165MHz_altpll:auto_generated|pll1 and PLL vga_interface:m2|dcm_25MHz:m1|altpll:altpll_component|dcm_25MHz_altpll:auto_generated|pll1
        Info (176121): The value of the parameter "LOOP FILTER R" for the PLL atom dcm_165MHz:m3|altpll:altpll_component|dcm_165MHz_altpll:auto_generated|pll1 is 6000
        Info (176121): The value of the parameter "LOOP FILTER R" for the PLL atom vga_interface:m2|dcm_25MHz:m1|altpll:altpll_component|dcm_25MHz_altpll:auto_generated|pll1 is 4000
    Info (176120): The values of the parameter "Min Lock Period" do not match for the PLL atoms dcm_165MHz:m3|altpll:altpll_component|dcm_165MHz_altpll:auto_generated|pll1 and PLL vga_interface:m2|dcm_25MHz:m1|altpll:altpll_component|dcm_25MHz_altpll:auto_generated|pll1
        Info (176121): The value of the parameter "Min Lock Period" for the PLL atom dcm_165MHz:m3|altpll:altpll_component|dcm_165MHz_altpll:auto_generated|pll1 is 10150
        Info (176121): The value of the parameter "Min Lock Period" for the PLL atom vga_interface:m2|dcm_25MHz:m1|altpll:altpll_component|dcm_25MHz_altpll:auto_generated|pll1 is 18456
    Info (176120): The values of the parameter "Max Lock Period" do not match for the PLL atoms dcm_165MHz:m3|altpll:altpll_component|dcm_165MHz_altpll:auto_generated|pll1 and PLL vga_interface:m2|dcm_25MHz:m1|altpll:altpll_component|dcm_25MHz_altpll:auto_generated|pll1
        Info (176121): The value of the parameter "Max Lock Period" for the PLL atom dcm_165MHz:m3|altpll:altpll_component|dcm_165MHz_altpll:auto_generated|pll1 is 20408
        Info (176121): The value of the parameter "Max Lock Period" for the PLL atom vga_interface:m2|dcm_25MHz:m1|altpll:altpll_component|dcm_25MHz_altpll:auto_generated|pll1 is 39996
Info (176132): Successfully merged PLL vga_interface:m2|dcm_25MHz:m1|altpll:altpll_component|dcm_25MHz_altpll:auto_generated|pll1 and PLL dcm_25MHz:m4|altpll:altpll_component|dcm_25MHz_altpll:auto_generated|pll1 File: C:/Users/IDEA/Desktop/camera_module/db/dcm_25mhz_altpll.v Line: 78
Warning (176127): The parameters of the PLL vga_interface:m2|dcm_25MHz:m1|altpll:altpll_component|dcm_25MHz_altpll:auto_generated|pll1 and the PLL dcm_165MHz:m3|altpll:altpll_component|dcm_165MHz_altpll:auto_generated|pll1 do not have the same values - hence these PLLs cannot be merged File: C:/Users/IDEA/Desktop/camera_module/db/dcm_25mhz_altpll.v Line: 78
    Info (176120): The values of the parameter "M" do not match for the PLL atoms dcm_165MHz:m3|altpll:altpll_component|dcm_165MHz_altpll:auto_generated|pll1 and PLL vga_interface:m2|dcm_25MHz:m1|altpll:altpll_component|dcm_25MHz_altpll:auto_generated|pll1
        Info (176121): The value of the parameter "M" for the PLL atom dcm_165MHz:m3|altpll:altpll_component|dcm_165MHz_altpll:auto_generated|pll1 is 33
        Info (176121): The value of the parameter "M" for the PLL atom vga_interface:m2|dcm_25MHz:m1|altpll:altpll_component|dcm_25MHz_altpll:auto_generated|pll1 is 12
    Info (176120): The values of the parameter "N" do not match for the PLL atoms dcm_165MHz:m3|altpll:altpll_component|dcm_165MHz_altpll:auto_generated|pll1 and PLL vga_interface:m2|dcm_25MHz:m1|altpll:altpll_component|dcm_25MHz_altpll:auto_generated|pll1
        Info (176121): The value of the parameter "N" for the PLL atom dcm_165MHz:m3|altpll:altpll_component|dcm_165MHz_altpll:auto_generated|pll1 is 5
        Info (176121): The value of the parameter "N" for the PLL atom vga_interface:m2|dcm_25MHz:m1|altpll:altpll_component|dcm_25MHz_altpll:auto_generated|pll1 is 1
    Info (176120): The values of the parameter "LOOP FILTER R" do not match for the PLL atoms dcm_165MHz:m3|altpll:altpll_component|dcm_165MHz_altpll:auto_generated|pll1 and PLL vga_interface:m2|dcm_25MHz:m1|altpll:altpll_component|dcm_25MHz_altpll:auto_generated|pll1
        Info (176121): The value of the parameter "LOOP FILTER R" for the PLL atom dcm_165MHz:m3|altpll:altpll_component|dcm_165MHz_altpll:auto_generated|pll1 is 6000
        Info (176121): The value of the parameter "LOOP FILTER R" for the PLL atom vga_interface:m2|dcm_25MHz:m1|altpll:altpll_component|dcm_25MHz_altpll:auto_generated|pll1 is 4000
    Info (176120): The values of the parameter "Min Lock Period" do not match for the PLL atoms dcm_165MHz:m3|altpll:altpll_component|dcm_165MHz_altpll:auto_generated|pll1 and PLL vga_interface:m2|dcm_25MHz:m1|altpll:altpll_component|dcm_25MHz_altpll:auto_generated|pll1
        Info (176121): The value of the parameter "Min Lock Period" for the PLL atom dcm_165MHz:m3|altpll:altpll_component|dcm_165MHz_altpll:auto_generated|pll1 is 10150
        Info (176121): The value of the parameter "Min Lock Period" for the PLL atom vga_interface:m2|dcm_25MHz:m1|altpll:altpll_component|dcm_25MHz_altpll:auto_generated|pll1 is 18456
    Info (176120): The values of the parameter "Max Lock Period" do not match for the PLL atoms dcm_165MHz:m3|altpll:altpll_component|dcm_165MHz_altpll:auto_generated|pll1 and PLL vga_interface:m2|dcm_25MHz:m1|altpll:altpll_component|dcm_25MHz_altpll:auto_generated|pll1
        Info (176121): The value of the parameter "Max Lock Period" for the PLL atom dcm_165MHz:m3|altpll:altpll_component|dcm_165MHz_altpll:auto_generated|pll1 is 20408
        Info (176121): The value of the parameter "Max Lock Period" for the PLL atom vga_interface:m2|dcm_25MHz:m1|altpll:altpll_component|dcm_25MHz_altpll:auto_generated|pll1 is 39996
Info (15535): Implemented PLL "vga_interface:m2|dcm_25MHz:m1|altpll:altpll_component|dcm_25MHz_altpll:auto_generated|pll1" as Cyclone IV E PLL type File: C:/Users/IDEA/Desktop/camera_module/db/dcm_25mhz_altpll.v Line: 44
    Info (15099): Implementing clock multiplication of 1, clock division of 2, and phase shift of 0 degrees (0 ps) for vga_interface:m2|dcm_25MHz:m1|altpll:altpll_component|dcm_25MHz_altpll:auto_generated|wire_pll1_clk[0] port File: C:/Users/IDEA/Desktop/camera_module/db/dcm_25mhz_altpll.v Line: 44
Info (15535): Implemented PLL "camera_interface:m0|dcm_24MHz:m1|altpll:altpll_component|dcm_24MHz_altpll:auto_generated|pll1" as Cyclone IV E PLL type File: C:/Users/IDEA/Desktop/camera_module/db/dcm_24mhz_altpll.v Line: 44
    Info (15099): Implementing clock multiplication of 12, clock division of 25, and phase shift of 0 degrees (0 ps) for camera_interface:m0|dcm_24MHz:m1|altpll:altpll_component|dcm_24MHz_altpll:auto_generated|wire_pll1_clk[0] port File: C:/Users/IDEA/Desktop/camera_module/db/dcm_24mhz_altpll.v Line: 44
Critical Warning (176598): PLL "vga_interface:m2|dcm_25MHz:m1|altpll:altpll_component|dcm_25MHz_altpll:auto_generated|pll1" input clock inclk[0] is not fully compensated because it is fed by a remote clock pin "Pin_Y2" File: C:/Users/IDEA/Desktop/camera_module/camera_test.v Line: 114
Critical Warning (332012): Synopsys Design Constraints File file not found: 'camera_test.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained generated clocks found in the design
Info (332144): No user constrained base clocks found in the design
Info (332096): The command derive_clocks did not find any clocks to derive.  No clocks were created or changed.
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Clock: m0|m1|altpll_component|auto_generated|pll1|clk[0] with master clock period: 40.000 found on PLL node: m0|m1|altpll_component|auto_generated|pll1|clk[0] does not match the master clock period requirement: 20.000
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node camera_interface:m0|dcm_24MHz:m1|altpll:altpll_component|dcm_24MHz_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_4) File: C:/Users/IDEA/Desktop/camera_module/db/dcm_24mhz_altpll.v Line: 78
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G18
Info (176353): Automatically promoted node dcm_165MHz:m3|altpll:altpll_component|dcm_165MHz_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_1) File: C:/Users/IDEA/Desktop/camera_module/db/dcm_165mhz_altpll.v Line: 78
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
    Info (176355): Automatically promoted destinations to use location or clock signal External Clock Output CLKCTRL_PLL1E0
Info (176353): Automatically promoted node vga_interface:m2|dcm_25MHz:m1|altpll:altpll_component|dcm_25MHz_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_3) File: C:/Users/IDEA/Desktop/camera_module/db/dcm_25mhz_altpll.v Line: 78
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G13
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 16 registers into blocks of type Block RAM
Warning (15055): PLL "camera_interface:m0|dcm_24MHz:m1|altpll:altpll_component|dcm_24MHz_altpll:auto_generated|pll1" input clock inclk[0] is not fully compensated and may have reduced jitter performance because it is fed by a non-dedicated input File: C:/Users/IDEA/Desktop/camera_module/db/dcm_24mhz_altpll.v Line: 44
    Info (15024): Input port INCLK[0] of node "camera_interface:m0|dcm_24MHz:m1|altpll:altpll_component|dcm_24MHz_altpll:auto_generated|pll1" is driven by vga_interface:m2|dcm_25MHz:m1|altpll:altpll_component|dcm_25MHz_altpll:auto_generated|wire_pll1_clk[0]~clkctrl which is OUTCLK output port of Clock control block type node vga_interface:m2|dcm_25MHz:m1|altpll:altpll_component|dcm_25MHz_altpll:auto_generated|wire_pll1_clk[0]~clkctrl File: C:/Users/IDEA/Desktop/camera_module/db/dcm_24mhz_altpll.v Line: 44
Warning (15058): PLL "camera_interface:m0|dcm_24MHz:m1|altpll:altpll_component|dcm_24MHz_altpll:auto_generated|pll1" is in normal or source synchronous mode with output clock "compensate_clock" set to clk[0] that is not fully compensated because it feeds an output pin -- only PLLs in zero delay buffer mode can fully compensate output pins File: C:/Users/IDEA/Desktop/camera_module/db/dcm_24mhz_altpll.v Line: 44
Warning (15064): PLL "camera_interface:m0|dcm_24MHz:m1|altpll:altpll_component|dcm_24MHz_altpll:auto_generated|pll1" output port clk[0] feeds output pin "cmos_xclk~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance File: C:/Users/IDEA/Desktop/camera_module/db/dcm_24mhz_altpll.v Line: 44
Warning (15064): PLL "vga_interface:m2|dcm_25MHz:m1|altpll:altpll_component|dcm_25MHz_altpll:auto_generated|pll1" output port clk[0] feeds output pin "clk_out~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance File: C:/Users/IDEA/Desktop/camera_module/db/dcm_25mhz_altpll.v Line: 44
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:02
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:03
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 4% of the available device resources in the region that extends from location X58_Y37 to location X68_Y48
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:03
Info (11888): Total time spent on timing analysis during the Fitter is 1.03 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Warning (169064): Following 1 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin cmos_scl has a permanently enabled output enable File: C:/Users/IDEA/Desktop/camera_module/camera_test.v Line: 9
Info (144001): Generated suppressed messages file C:/Users/IDEA/Desktop/camera_module/output_files/camera_test.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 17 warnings
    Info: Peak virtual memory: 5734 megabytes
    Info: Processing ended: Mon Oct 17 19:38:49 2022
    Info: Elapsed time: 00:00:17
    Info: Total CPU time (on all processors): 00:00:27


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/IDEA/Desktop/camera_module/output_files/camera_test.fit.smsg.


