<?xml version="1.0" encoding="UTF-8" standalone="no"?>
<project source="2.7.1" version="1.0">
This file is intended to be loaded by Logisim (http://www.cburch.com/logisim/).
<lib desc="#Wiring" name="0">
    <tool name="Splitter">
      <a name="facing" val="south"/>
      <a name="incoming" val="8"/>
      <a name="bit1" val="0"/>
      <a name="bit2" val="0"/>
      <a name="bit3" val="0"/>
      <a name="bit4" val="0"/>
      <a name="bit5" val="0"/>
      <a name="bit6" val="0"/>
      <a name="bit7" val="1"/>
    </tool>
    <tool name="Pin">
      <a name="facing" val="west"/>
      <a name="width" val="8"/>
    </tool>
    <tool name="Probe">
      <a name="facing" val="west"/>
    </tool>
    <tool name="Tunnel">
      <a name="facing" val="east"/>
    </tool>
    <tool name="Constant">
      <a name="facing" val="west"/>
      <a name="width" val="8"/>
      <a name="value" val="0x0"/>
    </tool>
  </lib>
  <lib desc="#Gates" name="1">
    <tool name="NOT Gate">
      <a name="facing" val="west"/>
    </tool>
    <tool name="OR Gate">
      <a name="facing" val="south"/>
      <a name="size" val="30"/>
      <a name="inputs" val="2"/>
    </tool>
    <tool name="NAND Gate">
      <a name="facing" val="south"/>
      <a name="size" val="30"/>
      <a name="inputs" val="8"/>
    </tool>
    <tool name="Controlled Buffer">
      <a name="facing" val="west"/>
    </tool>
    <tool name="Controlled Inverter">
      <a name="facing" val="west"/>
    </tool>
  </lib>
  <lib desc="#Plexers" name="2">
    <tool name="Multiplexer">
      <a name="enable" val="false"/>
    </tool>
    <tool name="Demultiplexer">
      <a name="enable" val="false"/>
    </tool>
  </lib>
  <lib desc="#Arithmetic" name="3"/>
  <lib desc="#Memory" name="4">
    <tool name="ROM">
      <a name="contents">addr/data: 8 8
0
</a>
    </tool>
  </lib>
  <lib desc="#I/O" name="5"/>
  <lib desc="#Base" name="6">
    <tool name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
  </lib>
  <main name="main"/>
  <options>
    <a name="gateUndefined" val="ignore"/>
    <a name="simlimit" val="1000"/>
    <a name="simrand" val="0"/>
  </options>
  <mappings>
    <tool lib="6" map="Button2" name="Menu Tool"/>
    <tool lib="6" map="Button3" name="Menu Tool"/>
    <tool lib="6" map="Ctrl Button1" name="Menu Tool"/>
  </mappings>
  <toolbar>
    <tool lib="6" name="Poke Tool"/>
    <tool lib="6" name="Edit Tool"/>
    <tool lib="6" name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
    <sep/>
    <tool lib="0" name="Pin">
      <a name="facing" val="south"/>
    </tool>
    <tool lib="0" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </tool>
    <tool lib="1" name="NOT Gate"/>
    <tool lib="1" name="AND Gate">
      <a name="facing" val="north"/>
      <a name="size" val="30"/>
      <a name="inputs" val="2"/>
    </tool>
    <tool lib="1" name="OR Gate">
      <a name="size" val="30"/>
      <a name="inputs" val="2"/>
    </tool>
  </toolbar>
  <circuit name="main">
    <a name="circuit" val="main"/>
    <a name="clabel" val=""/>
    <a name="clabelup" val="east"/>
    <a name="clabelfont" val="SansSerif plain 12"/>
    <wire from="(360,390)" to="(420,390)"/>
    <wire from="(460,290)" to="(460,360)"/>
    <wire from="(390,360)" to="(450,360)"/>
    <wire from="(930,390)" to="(930,400)"/>
    <wire from="(930,450)" to="(930,460)"/>
    <wire from="(890,370)" to="(1010,370)"/>
    <wire from="(450,410)" to="(450,420)"/>
    <wire from="(300,360)" to="(300,370)"/>
    <wire from="(310,170)" to="(310,180)"/>
    <wire from="(670,420)" to="(670,510)"/>
    <wire from="(580,350)" to="(620,350)"/>
    <wire from="(580,350)" to="(580,440)"/>
    <wire from="(280,180)" to="(280,330)"/>
    <wire from="(890,400)" to="(930,400)"/>
    <wire from="(910,390)" to="(910,410)"/>
    <wire from="(560,510)" to="(670,510)"/>
    <wire from="(950,390)" to="(950,410)"/>
    <wire from="(970,390)" to="(970,410)"/>
    <wire from="(450,410)" to="(550,410)"/>
    <wire from="(550,390)" to="(550,410)"/>
    <wire from="(630,450)" to="(630,490)"/>
    <wire from="(450,380)" to="(540,380)"/>
    <wire from="(650,420)" to="(670,420)"/>
    <wire from="(280,180)" to="(310,180)"/>
    <wire from="(580,440)" to="(610,440)"/>
    <wire from="(280,140)" to="(280,180)"/>
    <wire from="(310,330)" to="(310,370)"/>
    <wire from="(560,390)" to="(560,510)"/>
    <wire from="(280,140)" to="(290,140)"/>
    <wire from="(640,450)" to="(710,450)"/>
    <wire from="(310,370)" to="(390,370)"/>
    <wire from="(460,360)" to="(540,360)"/>
    <wire from="(720,400)" to="(720,450)"/>
    <wire from="(480,420)" to="(610,420)"/>
    <wire from="(580,440)" to="(580,490)"/>
    <wire from="(580,210)" to="(580,350)"/>
    <wire from="(890,400)" to="(890,410)"/>
    <wire from="(580,490)" to="(630,490)"/>
    <wire from="(570,370)" to="(890,370)"/>
    <wire from="(390,360)" to="(390,370)"/>
    <wire from="(420,370)" to="(540,370)"/>
    <wire from="(650,350)" to="(710,350)"/>
    <wire from="(420,370)" to="(420,390)"/>
    <wire from="(450,360)" to="(450,380)"/>
    <wire from="(340,140)" to="(340,350)"/>
    <wire from="(450,380)" to="(450,410)"/>
    <wire from="(900,390)" to="(900,410)"/>
    <wire from="(920,390)" to="(920,410)"/>
    <wire from="(940,390)" to="(940,410)"/>
    <wire from="(960,390)" to="(960,410)"/>
    <wire from="(620,450)" to="(620,470)"/>
    <wire from="(200,160)" to="(290,160)"/>
    <wire from="(280,330)" to="(310,330)"/>
    <wire from="(710,350)" to="(710,450)"/>
    <wire from="(300,370)" to="(310,370)"/>
    <wire from="(730,460)" to="(930,460)"/>
    <wire from="(330,140)" to="(340,140)"/>
    <comp lib="0" loc="(360,390)" name="Pin">
      <a name="width" val="8"/>
      <a name="tristate" val="false"/>
      <a name="label" val="BUS_IN"/>
    </comp>
    <comp lib="0" loc="(620,470)" name="Constant">
      <a name="facing" val="north"/>
      <a name="value" val="0x0"/>
    </comp>
    <comp lib="1" loc="(650,350)" name="NOT Gate"/>
    <comp lib="4" loc="(330,140)" name="D Flip-Flop">
      <a name="trigger" val="high"/>
    </comp>
    <comp lib="4" loc="(650,420)" name="D Flip-Flop">
      <a name="trigger" val="high"/>
    </comp>
    <comp lib="1" loc="(480,420)" name="NOT Gate"/>
    <comp lib="0" loc="(580,210)" name="Pin">
      <a name="facing" val="south"/>
      <a name="tristate" val="false"/>
      <a name="label" val="PCCLR"/>
    </comp>
    <comp lib="0" loc="(460,290)" name="Constant">
      <a name="facing" val="south"/>
      <a name="value" val="0x0"/>
    </comp>
    <comp lib="0" loc="(200,160)" name="Pin">
      <a name="tristate" val="false"/>
      <a name="label" val="IN1"/>
    </comp>
    <comp lib="4" loc="(570,370)" name="Counter"/>
    <comp lib="1" loc="(710,460)" name="Controlled Buffer">
      <a name="facing" val="west"/>
    </comp>
    <comp lib="0" loc="(1010,370)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="width" val="8"/>
      <a name="tristate" val="false"/>
      <a name="label" val="BUS_OUT"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="1" loc="(930,450)" name="NAND Gate">
      <a name="facing" val="south"/>
      <a name="size" val="30"/>
      <a name="inputs" val="8"/>
    </comp>
    <comp lib="0" loc="(890,370)" name="Splitter">
      <a name="facing" val="south"/>
      <a name="fanout" val="8"/>
      <a name="incoming" val="8"/>
    </comp>
    <comp lib="0" loc="(300,360)" name="Pin">
      <a name="tristate" val="false"/>
      <a name="label" val="CLK"/>
    </comp>
    <comp lib="1" loc="(390,300)" name="OR Gate">
      <a name="size" val="30"/>
      <a name="inputs" val="2"/>
    </comp>
  </circuit>
</project>
