Timing Analyzer report for avs_hram_converter
Wed Jan 10 11:03:18 2024
Quartus Prime Version 22.1std.1 Build 917 02/14/2023 SC Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'clk_x8'
 14. Slow 1200mV 85C Model Setup: 'clk'
 15. Slow 1200mV 85C Model Setup: 'shifted_clock'
 16. Slow 1200mV 85C Model Setup: 'rwdsgen'
 17. Slow 1200mV 85C Model Hold: 'clk'
 18. Slow 1200mV 85C Model Hold: 'clk_x8'
 19. Slow 1200mV 85C Model Hold: 'rwdsgen'
 20. Slow 1200mV 85C Model Hold: 'shifted_clock'
 21. Slow 1200mV 85C Model Recovery: 'rwdsgen'
 22. Slow 1200mV 85C Model Recovery: 'clk'
 23. Slow 1200mV 85C Model Removal: 'clk'
 24. Slow 1200mV 85C Model Removal: 'rwdsgen'
 25. Slow 1200mV 85C Model Metastability Summary
 26. Slow 1200mV 0C Model Fmax Summary
 27. Slow 1200mV 0C Model Setup Summary
 28. Slow 1200mV 0C Model Hold Summary
 29. Slow 1200mV 0C Model Recovery Summary
 30. Slow 1200mV 0C Model Removal Summary
 31. Slow 1200mV 0C Model Minimum Pulse Width Summary
 32. Slow 1200mV 0C Model Setup: 'clk_x8'
 33. Slow 1200mV 0C Model Setup: 'clk'
 34. Slow 1200mV 0C Model Setup: 'shifted_clock'
 35. Slow 1200mV 0C Model Setup: 'rwdsgen'
 36. Slow 1200mV 0C Model Hold: 'clk'
 37. Slow 1200mV 0C Model Hold: 'clk_x8'
 38. Slow 1200mV 0C Model Hold: 'rwdsgen'
 39. Slow 1200mV 0C Model Hold: 'shifted_clock'
 40. Slow 1200mV 0C Model Recovery: 'rwdsgen'
 41. Slow 1200mV 0C Model Recovery: 'clk'
 42. Slow 1200mV 0C Model Removal: 'clk'
 43. Slow 1200mV 0C Model Removal: 'rwdsgen'
 44. Slow 1200mV 0C Model Metastability Summary
 45. Fast 1200mV 0C Model Setup Summary
 46. Fast 1200mV 0C Model Hold Summary
 47. Fast 1200mV 0C Model Recovery Summary
 48. Fast 1200mV 0C Model Removal Summary
 49. Fast 1200mV 0C Model Minimum Pulse Width Summary
 50. Fast 1200mV 0C Model Setup: 'clk_x8'
 51. Fast 1200mV 0C Model Setup: 'clk'
 52. Fast 1200mV 0C Model Setup: 'shifted_clock'
 53. Fast 1200mV 0C Model Setup: 'rwdsgen'
 54. Fast 1200mV 0C Model Hold: 'clk'
 55. Fast 1200mV 0C Model Hold: 'rwdsgen'
 56. Fast 1200mV 0C Model Hold: 'clk_x8'
 57. Fast 1200mV 0C Model Hold: 'shifted_clock'
 58. Fast 1200mV 0C Model Recovery: 'rwdsgen'
 59. Fast 1200mV 0C Model Recovery: 'clk'
 60. Fast 1200mV 0C Model Removal: 'clk'
 61. Fast 1200mV 0C Model Removal: 'rwdsgen'
 62. Fast 1200mV 0C Model Metastability Summary
 63. Multicorner Timing Analysis Summary
 64. Board Trace Model Assignments
 65. Input Transition Times
 66. Signal Integrity Metrics (Slow 1200mv 0c Model)
 67. Signal Integrity Metrics (Slow 1200mv 85c Model)
 68. Signal Integrity Metrics (Fast 1200mv 0c Model)
 69. Setup Transfers
 70. Hold Transfers
 71. Recovery Transfers
 72. Removal Transfers
 73. Report TCCS
 74. Report RSKM
 75. Unconstrained Paths Summary
 76. Clock Status Summary
 77. Unconstrained Input Ports
 78. Unconstrained Input Ports
 79. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2023  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+--------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                        ;
+-----------------------+--------------------------------------------------------+
; Quartus Prime Version ; Version 22.1std.1 Build 917 02/14/2023 SC Lite Edition ;
; Timing Analyzer       ; Timing Analyzer                                        ;
; Revision Name         ; avs_hram_converter                                     ;
; Device Family         ; Cyclone 10 LP                                          ;
; Device Name           ; 10CL025YE144C8G                                        ;
; Timing Models         ; Final                                                  ;
; Delay Model           ; Combined                                               ;
; Rise/Fall Delays      ; Enabled                                                ;
+-----------------------+--------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.07        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   6.7%      ;
+----------------------------+-------------+


+-------------------------------------------------------------------+
; SDC File List                                                     ;
+-------------------------------+--------+--------------------------+
; SDC File Path                 ; Status ; Read at                  ;
+-------------------------------+--------+--------------------------+
; ../sdc/avs_hram_converter.sdc ; OK     ; Wed Jan 10 11:03:17 2024 ;
+-------------------------------+--------+--------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------+
; Clock Name    ; Type      ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source                                                       ; Targets                                                                                                                     ;
+---------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------+
; clk           ; Base      ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                                              ; { clk }                                                                                                                     ;
; clk_x8        ; Generated ; 2.500  ; 400.0 MHz ; 0.000 ; 1.250  ; 50.00      ; 1         ; 8           ;       ;        ;           ;            ; false    ; clk    ; EU|pll_x8_inst|altpll_component|auto_generated|pll1|inclk[0] ; { EU|pll_x8_inst|altpll_component|auto_generated|pll1|clk[0] }                                                              ;
; rwdsgen       ; Base      ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                                              ; { avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|t_flipflop:rwdsgen|dummy_out } ;
; shifted_clock ; Generated ; 20.000 ; 50.0 MHz  ; 5.000 ; 15.000 ; 50.00      ; 1         ; 1           ; 90.0  ;        ;           ;            ; false    ; clk    ; EU|clk_shifter|altpll_component|auto_generated|pll1|inclk[0] ; { EU|clk_shifter|altpll_component|auto_generated|pll1|clk[0] }                                                              ;
+---------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                            ;
+------------+-----------------+---------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name    ; Note                                           ;
+------------+-----------------+---------------+------------------------------------------------+
; 60.07 MHz  ; 60.07 MHz       ; clk           ;                                                ;
; 78.83 MHz  ; 78.83 MHz       ; shifted_clock ;                                                ;
; 249.94 MHz ; 249.94 MHz      ; rwdsgen       ;                                                ;
; 472.37 MHz ; 402.09 MHz      ; clk_x8        ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+---------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+---------------------------------------+
; Slow 1200mV 85C Model Setup Summary   ;
+---------------+-------+---------------+
; Clock         ; Slack ; End Point TNS ;
+---------------+-------+---------------+
; clk_x8        ; 0.335 ; 0.000         ;
; clk           ; 1.676 ; 0.000         ;
; shifted_clock ; 3.657 ; 0.000         ;
; rwdsgen       ; 7.632 ; 0.000         ;
+---------------+-------+---------------+


+---------------------------------------+
; Slow 1200mV 85C Model Hold Summary    ;
+---------------+-------+---------------+
; Clock         ; Slack ; End Point TNS ;
+---------------+-------+---------------+
; clk           ; 0.389 ; 0.000         ;
; clk_x8        ; 0.454 ; 0.000         ;
; rwdsgen       ; 0.456 ; 0.000         ;
; shifted_clock ; 6.170 ; 0.000         ;
+---------------+-------+---------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+---------+--------+---------------------+
; Clock   ; Slack  ; End Point TNS       ;
+---------+--------+---------------------+
; rwdsgen ; 8.317  ; 0.000               ;
; clk     ; 16.405 ; 0.000               ;
+---------+--------+---------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+---------+-------+---------------------+
; Clock   ; Slack ; End Point TNS       ;
+---------+-------+---------------------+
; clk     ; 0.994 ; 0.000               ;
; rwdsgen ; 9.887 ; 0.000               ;
+---------+-------+---------------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+---------------+-------+---------------------------+
; Clock         ; Slack ; End Point TNS             ;
+---------------+-------+---------------------------+
; clk_x8        ; 0.013 ; 0.000                     ;
; clk           ; 9.633 ; 0.000                     ;
; rwdsgen       ; 9.694 ; 0.000                     ;
; shifted_clock ; 9.979 ; 0.000                     ;
+---------------+-------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_x8'                                                                                                                                                                                                                                                                                                             ;
+-------+----------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                        ; To Node                                                                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.335 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|dff_negedge:ndff3_pipe|dout           ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[2] ; clk_x8       ; clk_x8      ; 1.250        ; -0.032     ; 0.884      ;
; 0.335 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|dff_negedge:ndff1_pipe|dout           ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[6] ; clk_x8       ; clk_x8      ; 1.250        ; -0.031     ; 0.885      ;
; 0.337 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|dff_negedge:ndff4_pipe|dout           ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[0] ; clk_x8       ; clk_x8      ; 1.250        ; -0.032     ; 0.882      ;
; 0.340 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|dff_negedge:ndff2_pipe|dout           ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[4] ; clk_x8       ; clk_x8      ; 1.250        ; -0.031     ; 0.880      ;
; 0.383 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|msb_enable                            ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:msb|dout[1]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.080     ; 2.038      ;
; 0.383 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|msb_enable                            ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:msb|dout[2]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.080     ; 2.038      ;
; 0.383 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|msb_enable                            ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:msb|dout[3]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.080     ; 2.038      ;
; 0.383 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|msb_enable                            ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:msb|dout[5]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.080     ; 2.038      ;
; 0.408 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[6]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:lsb|dout[6]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.081     ; 2.012      ;
; 0.432 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[7]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:lsb|dout[7]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.081     ; 1.988      ;
; 0.441 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg5|dout[0] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|present_state.idle_intra              ; clk_x8       ; clk_x8      ; 2.500        ; -0.080     ; 1.980      ;
; 0.450 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg5|dout[0] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|present_state.lsb_tx                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.080     ; 1.971      ;
; 0.500 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[0]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:lsb|dout[0]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.081     ; 1.920      ;
; 0.611 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|dff_negedge:ndff3|dout                ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|dff_negedge:ndff2|dout                ; clk_x8       ; clk_x8      ; 2.500        ; -0.080     ; 1.810      ;
; 0.623 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|t_flipflop:tracker|dummy_out          ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|present_state.lsb_tx                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.080     ; 1.798      ;
; 0.634 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|lsb_enable                            ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:lsb|dout[2]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.080     ; 1.787      ;
; 0.634 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|lsb_enable                            ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:lsb|dout[6]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.080     ; 1.787      ;
; 0.634 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|lsb_enable                            ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:lsb|dout[7]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.080     ; 1.787      ;
; 0.634 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|msb_enable                            ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:msb|dout[0]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.080     ; 1.787      ;
; 0.634 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|msb_enable                            ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:msb|dout[4]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.080     ; 1.787      ;
; 0.634 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|lsb_enable                            ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:lsb|dout[5]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.080     ; 1.787      ;
; 0.634 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|msb_enable                            ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:msb|dout[7]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.080     ; 1.787      ;
; 0.634 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|lsb_enable                            ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:lsb|dout[1]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.080     ; 1.787      ;
; 0.634 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|lsb_enable                            ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:lsb|dout[0]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.080     ; 1.787      ;
; 0.634 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|msb_enable                            ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:msb|dout[6]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.080     ; 1.787      ;
; 0.638 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|t_flipflop:tracker|dummy_out          ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|present_state.idle_intra              ; clk_x8       ; clk_x8      ; 2.500        ; -0.080     ; 1.783      ;
; 0.650 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|d_flipflop:pdff3|dout                 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|d_flipflop:pdff2|dout                 ; clk_x8       ; clk_x8      ; 2.500        ; -0.082     ; 1.769      ;
; 0.667 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[2] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg3|dout[3] ; clk_x8       ; clk_x8      ; 2.500        ; -0.077     ; 1.757      ;
; 0.668 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[2] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg3|dout[2] ; clk_x8       ; clk_x8      ; 2.500        ; -0.077     ; 1.756      ;
; 0.713 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|dff_negedge:ndff2|dout                ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|dff_negedge:ndff2_pipe|dout           ; clk_x8       ; clk_x8      ; 2.500        ; -0.080     ; 1.708      ;
; 0.729 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[1]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:lsb|dout[1]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.081     ; 1.691      ;
; 0.730 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|system_clear_n                        ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|dff_negedge:ndff2|dout                ; clk_x8       ; clk_x8      ; 3.750        ; -0.132     ; 2.889      ;
; 0.731 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg5|dout[0] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|present_state.msb_tx                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.080     ; 1.690      ;
; 0.733 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg3|dout[2] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg5|dout[0] ; clk_x8       ; clk_x8      ; 2.500        ; -0.078     ; 1.690      ;
; 0.743 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg3|dout[1] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg5|dout[0] ; clk_x8       ; clk_x8      ; 2.500        ; -0.078     ; 1.680      ;
; 0.753 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg3|dout[2] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg5|dout[1] ; clk_x8       ; clk_x8      ; 2.500        ; -0.078     ; 1.670      ;
; 0.755 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|d_flipflop:pdff3|dout                 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|d_flipflop:pdff3_pipe|dout            ; clk_x8       ; clk_x8      ; 2.500        ; -0.080     ; 1.666      ;
; 0.761 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[2]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:lsb|dout[2]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.080     ; 1.660      ;
; 0.766 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[5]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:lsb|dout[5]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.080     ; 1.655      ;
; 0.781 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[2]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:msb|dout[2]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.079     ; 1.641      ;
; 0.784 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg3|dout[1] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg5|dout[1] ; clk_x8       ; clk_x8      ; 2.500        ; -0.078     ; 1.639      ;
; 0.788 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg5|dout[1] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|present_state.lsb_tx                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.080     ; 1.633      ;
; 0.793 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg5|dout[1] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|present_state.idle_intra              ; clk_x8       ; clk_x8      ; 2.500        ; -0.080     ; 1.628      ;
; 0.799 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|dff_negedge:ndff4|dout                ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|dff_negedge:ndff4_pipe|dout           ; clk_x8       ; clk_x8      ; 2.500        ; -0.080     ; 1.622      ;
; 0.800 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|d_flipflop:pdff4|dout                 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|d_flipflop:pdff3|dout                 ; clk_x8       ; clk_x8      ; 2.500        ; -0.080     ; 1.621      ;
; 0.802 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|d_flipflop:pdff2|dout                 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|d_flipflop:pdff2_pipe|dout            ; clk_x8       ; clk_x8      ; 2.500        ; -0.080     ; 1.619      ;
; 0.823 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg4|dout[2]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg5|dout[2]                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.078     ; 1.600      ;
; 0.842 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|present_state.lsb_tx                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|lsb_enable                            ; clk_x8       ; clk_x8      ; 2.500        ; -0.082     ; 1.577      ;
; 0.860 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg3|dout[3] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg5|dout[0] ; clk_x8       ; clk_x8      ; 2.500        ; -0.078     ; 1.563      ;
; 0.862 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg3|dout[3] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg5|dout[1] ; clk_x8       ; clk_x8      ; 2.500        ; -0.078     ; 1.561      ;
; 0.870 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|lsb_enable                            ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:lsb|dout[4]                       ; clk_x8       ; clk_x8      ; 2.500        ; 0.396      ; 2.027      ;
; 0.870 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|lsb_enable                            ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:lsb|dout[3]                       ; clk_x8       ; clk_x8      ; 2.500        ; 0.396      ; 2.027      ;
; 0.894 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|system_clear_n                        ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|dff_negedge:ndff4_pipe|dout           ; clk_x8       ; clk_x8      ; 3.750        ; -0.132     ; 2.725      ;
; 0.945 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[1] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg4|dout[0] ; clk_x8       ; clk_x8      ; 2.500        ; -0.079     ; 1.477      ;
; 0.949 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[0] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg3|dout[2] ; clk_x8       ; clk_x8      ; 2.500        ; -0.079     ; 1.473      ;
; 0.951 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|t_flipflop:tracker|dummy_out          ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|present_state.msb_tx                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.080     ; 1.470      ;
; 0.955 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg6|dout[5]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[5]                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.082     ; 1.464      ;
; 0.959 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:regp2|dout[5]                     ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg1|dout[5]                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.080     ; 1.462      ;
; 0.959 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[5]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:msb|dout[5]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.079     ; 1.463      ;
; 0.978 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg6|dout[4]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[4]                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.081     ; 1.442      ;
; 0.984 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[0] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg3|dout[3] ; clk_x8       ; clk_x8      ; 2.500        ; -0.079     ; 1.438      ;
; 0.985 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[1] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg3|dout[1] ; clk_x8       ; clk_x8      ; 2.500        ; -0.079     ; 1.437      ;
; 0.988 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[0] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[1] ; clk_x8       ; clk_x8      ; 2.500        ; -0.080     ; 1.433      ;
; 0.995 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg3|dout[6]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg4|dout[6]                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.080     ; 1.426      ;
; 1.024 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[0] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[0] ; clk_x8       ; clk_x8      ; 2.500        ; -0.080     ; 1.397      ;
; 1.032 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|d_flipflop:rwdsgen_pipe|dout          ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|t_flipflop:rwdsgen|dummy_out          ; clk_x8       ; clk_x8      ; 2.500        ; -0.078     ; 1.391      ;
; 1.034 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|d_flipflop:pdff3_pipe|dout            ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[3] ; clk_x8       ; clk_x8      ; 2.500        ; -0.082     ; 1.385      ;
; 1.038 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg5|dout[2]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg6|dout[2]                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.083     ; 1.380      ;
; 1.039 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|rwdsgen_toggle                        ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|d_flipflop:rwdsgen_pipe|dout          ; clk_x8       ; clk_x8      ; 2.500        ; -0.082     ; 1.380      ;
; 1.051 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[3]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:msb|dout[3]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.080     ; 1.370      ;
; 1.054 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[3] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg4|dout[0] ; clk_x8       ; clk_x8      ; 2.500        ; -0.077     ; 1.370      ;
; 1.055 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[3] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg3|dout[1] ; clk_x8       ; clk_x8      ; 2.500        ; -0.077     ; 1.369      ;
; 1.059 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|system_clear_n                        ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|dff_negedge:ndff2_pipe|dout           ; clk_x8       ; clk_x8      ; 3.750        ; -0.132     ; 2.560      ;
; 1.069 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg4|dout[7]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg5|dout[7]                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.079     ; 1.353      ;
; 1.072 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|d_flipflop:pdff1_pipe|dout            ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[7] ; clk_x8       ; clk_x8      ; 2.500        ; -0.077     ; 1.352      ;
; 1.077 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg4|dout[0] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg5|dout[1] ; clk_x8       ; clk_x8      ; 2.500        ; -0.078     ; 1.346      ;
; 1.077 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[4] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[3] ; clk_x8       ; clk_x8      ; 2.500        ; -0.083     ; 1.341      ;
; 1.077 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[4] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[2] ; clk_x8       ; clk_x8      ; 2.500        ; -0.083     ; 1.341      ;
; 1.082 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg4|dout[0] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg5|dout[0] ; clk_x8       ; clk_x8      ; 2.500        ; -0.078     ; 1.341      ;
; 1.082 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg3|dout[2]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg4|dout[2]                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.079     ; 1.340      ;
; 1.082 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg5|dout[7]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg6|dout[7]                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.081     ; 1.338      ;
; 1.083 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg6|dout[7]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[7]                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.079     ; 1.339      ;
; 1.084 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg5|dout[1] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|present_state.msb_tx                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.080     ; 1.337      ;
; 1.089 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg5|dout[1]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg6|dout[1]                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.082     ; 1.330      ;
; 1.111 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg2|dout[2]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg3|dout[2]                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.081     ; 1.309      ;
; 1.111 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[3]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:lsb|dout[3]                       ; clk_x8       ; clk_x8      ; 2.500        ; 0.395      ; 1.785      ;
; 1.115 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg3|dout[7]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg4|dout[7]                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.082     ; 1.304      ;
; 1.115 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|present_state.msb_tx                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|rwdsgen_toggle                        ; clk_x8       ; clk_x8      ; 2.500        ; -0.080     ; 1.306      ;
; 1.119 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:regp2|dout[1]                     ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg1|dout[1]                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.078     ; 1.304      ;
; 1.128 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[4]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:lsb|dout[4]                       ; clk_x8       ; clk_x8      ; 2.500        ; 0.395      ; 1.768      ;
; 1.135 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[3] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[3] ; clk_x8       ; clk_x8      ; 2.500        ; -0.080     ; 1.286      ;
; 1.148 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|present_state.msb_tx                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|msb_enable                            ; clk_x8       ; clk_x8      ; 2.500        ; -0.081     ; 1.272      ;
; 1.161 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[3] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[2] ; clk_x8       ; clk_x8      ; 2.500        ; -0.080     ; 1.260      ;
; 1.166 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg5|dout[0] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|t_flipflop:tracker|dummy_out          ; clk_x8       ; clk_x8      ; 2.500        ; -0.080     ; 1.255      ;
; 1.173 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg4|dout[0]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg5|dout[0]                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.080     ; 1.248      ;
; 1.192 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|present_state.msb_tx                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|present_state.idle_intra              ; clk_x8       ; clk_x8      ; 2.500        ; -0.080     ; 1.229      ;
; 1.197 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg2|dout[7]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg3|dout[7]                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.080     ; 1.224      ;
; 1.199 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|present_state.idle_intra              ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|present_state.msb_tx                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.080     ; 1.222      ;
; 1.224 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|present_state.reset                   ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|present_state.msb_tx                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.080     ; 1.197      ;
; 1.225 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg3|dout[3]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg4|dout[3]                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.080     ; 1.196      ;
+-------+----------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                                                                                                                                             ;
+-------+---------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                               ; To Node                                                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.676 ; clk                                                                                                     ; hram_DQ[3]                                                                                             ; clk          ; clk         ; 10.000       ; 0.000      ; 7.304      ;
; 2.483 ; clk                                                                                                     ; hram_DQ[7]                                                                                             ; clk          ; clk         ; 10.000       ; 0.000      ; 6.497      ;
; 2.483 ; clk                                                                                                     ; hram_DQ[0]                                                                                             ; clk          ; clk         ; 10.000       ; 0.000      ; 6.497      ;
; 2.503 ; clk                                                                                                     ; hram_DQ[4]                                                                                             ; clk          ; clk         ; 10.000       ; 0.000      ; 6.477      ;
; 2.576 ; clk                                                                                                     ; hram_DQ[1]                                                                                             ; clk          ; clk         ; 10.000       ; 0.000      ; 6.404      ;
; 3.291 ; clk                                                                                                     ; hram_DQ[6]                                                                                             ; clk          ; clk         ; 10.000       ; 0.000      ; 5.689      ;
; 3.294 ; clk                                                                                                     ; hram_DQ[2]                                                                                             ; clk          ; clk         ; 10.000       ; 0.000      ; 5.686      ;
; 3.597 ; clk                                                                                                     ; hram_DQ[5]                                                                                             ; clk          ; clk         ; 10.000       ; 0.000      ; 5.383      ;
; 4.355 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[0]          ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear     ; rwdsgen      ; clk         ; 10.000       ; -1.187     ; 4.449      ;
; 4.360 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[0]          ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reception      ; rwdsgen      ; clk         ; 10.000       ; -1.187     ; 4.444      ;
; 4.733 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[1]          ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear     ; rwdsgen      ; clk         ; 10.000       ; -1.187     ; 4.071      ;
; 4.738 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[1]          ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reception      ; rwdsgen      ; clk         ; 10.000       ; -1.187     ; 4.066      ;
; 5.056 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[4]          ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear     ; rwdsgen      ; clk         ; 10.000       ; -1.183     ; 3.752      ;
; 5.061 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[4]          ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reception      ; rwdsgen      ; clk         ; 10.000       ; -1.183     ; 3.747      ;
; 5.087 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[6]          ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear     ; rwdsgen      ; clk         ; 10.000       ; -1.183     ; 3.721      ;
; 5.088 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[2]          ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear     ; rwdsgen      ; clk         ; 10.000       ; -1.183     ; 3.720      ;
; 5.092 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[6]          ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reception      ; rwdsgen      ; clk         ; 10.000       ; -1.183     ; 3.716      ;
; 5.093 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[2]          ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reception      ; rwdsgen      ; clk         ; 10.000       ; -1.183     ; 3.715      ;
; 5.141 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[7]          ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reception      ; rwdsgen      ; clk         ; 10.000       ; -1.183     ; 3.667      ;
; 5.152 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[3]          ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reception      ; rwdsgen      ; clk         ; 10.000       ; -1.183     ; 3.656      ;
; 5.156 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[7]          ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear     ; rwdsgen      ; clk         ; 10.000       ; -1.183     ; 3.652      ;
; 5.159 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[3]          ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear     ; rwdsgen      ; clk         ; 10.000       ; -1.183     ; 3.649      ;
; 5.493 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[5]          ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear     ; rwdsgen      ; clk         ; 10.000       ; -1.183     ; 3.315      ;
; 5.498 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[5]          ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reception      ; rwdsgen      ; clk         ; 10.000       ; -1.183     ; 3.310      ;
; 5.839 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[6]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[6]           ; rwdsgen      ; clk         ; 10.000       ; -1.187     ; 2.965      ;
; 6.236 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[14]            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[14]          ; rwdsgen      ; clk         ; 10.000       ; -1.187     ; 2.568      ;
; 6.241 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[8]          ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reception      ; rwdsgen      ; clk         ; 10.000       ; -1.187     ; 2.563      ;
; 6.251 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[8]          ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear     ; rwdsgen      ; clk         ; 10.000       ; -1.187     ; 2.553      ;
; 6.405 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[2]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[2]           ; rwdsgen      ; clk         ; 10.000       ; -1.186     ; 2.400      ;
; 6.456 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[11]            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[11]          ; rwdsgen      ; clk         ; 10.000       ; -1.188     ; 2.347      ;
; 6.524 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[5]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[5]           ; rwdsgen      ; clk         ; 10.000       ; -1.187     ; 2.280      ;
; 6.539 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[5]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[5]           ; rwdsgen      ; clk         ; 10.000       ; -1.188     ; 2.264      ;
; 6.560 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[2]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[2]           ; rwdsgen      ; clk         ; 10.000       ; -1.187     ; 2.244      ;
; 6.571 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[13]            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[13]          ; rwdsgen      ; clk         ; 10.000       ; -1.185     ; 2.235      ;
; 6.592 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[9]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[9]           ; rwdsgen      ; clk         ; 10.000       ; -1.186     ; 2.213      ;
; 6.593 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[3]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[3]           ; rwdsgen      ; clk         ; 10.000       ; -1.187     ; 2.211      ;
; 6.595 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[0]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[0]           ; rwdsgen      ; clk         ; 10.000       ; -1.187     ; 2.209      ;
; 6.612 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[0]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[0]           ; rwdsgen      ; clk         ; 10.000       ; -1.187     ; 2.192      ;
; 6.617 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[3]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[3]           ; rwdsgen      ; clk         ; 10.000       ; -1.187     ; 2.187      ;
; 6.617 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[15]            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[15]          ; rwdsgen      ; clk         ; 10.000       ; -1.186     ; 2.188      ;
; 6.621 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[9]          ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reception      ; rwdsgen      ; clk         ; 10.000       ; -1.187     ; 2.183      ;
; 6.629 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[10]         ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reception      ; rwdsgen      ; clk         ; 10.000       ; -1.187     ; 2.175      ;
; 6.631 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[9]          ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear     ; rwdsgen      ; clk         ; 10.000       ; -1.187     ; 2.173      ;
; 6.634 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[7]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[7]           ; rwdsgen      ; clk         ; 10.000       ; -1.187     ; 2.170      ;
; 6.639 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[4]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[4]           ; rwdsgen      ; clk         ; 10.000       ; -1.185     ; 2.167      ;
; 6.643 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[12]            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[12]          ; rwdsgen      ; clk         ; 10.000       ; -1.187     ; 2.161      ;
; 6.668 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[10]         ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear     ; rwdsgen      ; clk         ; 10.000       ; -1.187     ; 2.136      ;
; 6.684 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[11]            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[11]          ; rwdsgen      ; clk         ; 10.000       ; -1.188     ; 2.119      ;
; 6.693 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[10]            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[10]          ; rwdsgen      ; clk         ; 10.000       ; -1.187     ; 2.111      ;
; 6.764 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[8]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[8]           ; rwdsgen      ; clk         ; 10.000       ; -1.186     ; 2.041      ;
; 6.770 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[1]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[1]           ; rwdsgen      ; clk         ; 10.000       ; -1.187     ; 2.034      ;
; 6.816 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[1]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[1]           ; rwdsgen      ; clk         ; 10.000       ; -1.187     ; 1.988      ;
; 6.902 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[15]            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[15]          ; rwdsgen      ; clk         ; 10.000       ; -1.184     ; 1.905      ;
; 6.956 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[13]            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[13]          ; rwdsgen      ; clk         ; 10.000       ; -1.187     ; 1.848      ;
; 6.964 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[7]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[7]           ; rwdsgen      ; clk         ; 10.000       ; -1.186     ; 1.841      ;
; 6.966 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[12]            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[12]          ; rwdsgen      ; clk         ; 10.000       ; -1.187     ; 1.838      ;
; 6.966 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[15]            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[15]          ; rwdsgen      ; clk         ; 10.000       ; -1.187     ; 1.838      ;
; 6.982 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[8]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[8]           ; rwdsgen      ; clk         ; 10.000       ; -1.186     ; 1.823      ;
; 6.983 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[14]            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[14]          ; rwdsgen      ; clk         ; 10.000       ; -1.186     ; 1.822      ;
; 6.984 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[4]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[4]           ; rwdsgen      ; clk         ; 10.000       ; -1.187     ; 1.820      ;
; 6.986 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[10]            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[10]          ; rwdsgen      ; clk         ; 10.000       ; -1.187     ; 1.818      ;
; 7.011 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|sr_flipflop:synchronizer|dout ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle           ; rwdsgen      ; clk         ; 10.000       ; -1.185     ; 1.795      ;
; 7.055 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[6]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[6]           ; rwdsgen      ; clk         ; 10.000       ; -1.184     ; 1.752      ;
; 7.090 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[6]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[6]           ; rwdsgen      ; clk         ; 10.000       ; -1.186     ; 1.715      ;
; 7.148 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[9]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[9]           ; rwdsgen      ; clk         ; 10.000       ; -1.186     ; 1.657      ;
; 7.174 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[1]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[1]           ; rwdsgen      ; clk         ; 10.000       ; -1.186     ; 1.631      ;
; 7.182 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[12]            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[12]          ; rwdsgen      ; clk         ; 10.000       ; -1.187     ; 1.622      ;
; 7.184 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[7]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[7]           ; rwdsgen      ; clk         ; 10.000       ; -1.185     ; 1.622      ;
; 7.295 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[3]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[3]           ; rwdsgen      ; clk         ; 10.000       ; -1.186     ; 1.510      ;
; 7.348 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[12]            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[12]          ; rwdsgen      ; clk         ; 10.000       ; -1.187     ; 1.456      ;
; 7.371 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[9]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[9]           ; rwdsgen      ; clk         ; 10.000       ; -1.186     ; 1.434      ;
; 7.374 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[14]            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[14]          ; rwdsgen      ; clk         ; 10.000       ; -1.186     ; 1.431      ;
; 7.375 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[13]            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[13]          ; rwdsgen      ; clk         ; 10.000       ; -1.185     ; 1.431      ;
; 7.382 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[11]            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[11]          ; rwdsgen      ; clk         ; 10.000       ; -1.185     ; 1.424      ;
; 7.394 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[5]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[5]           ; rwdsgen      ; clk         ; 10.000       ; -1.185     ; 1.412      ;
; 7.404 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[8]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[8]           ; rwdsgen      ; clk         ; 10.000       ; -1.186     ; 1.401      ;
; 7.452 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[2]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[2]           ; rwdsgen      ; clk         ; 10.000       ; -1.187     ; 1.352      ;
; 7.487 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[0]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[0]           ; rwdsgen      ; clk         ; 10.000       ; -1.186     ; 1.318      ;
; 7.559 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[6]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[6]           ; rwdsgen      ; clk         ; 10.000       ; -1.186     ; 1.246      ;
; 7.611 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[3]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[3]           ; rwdsgen      ; clk         ; 10.000       ; -1.186     ; 1.194      ;
; 7.611 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[11]            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[11]          ; rwdsgen      ; clk         ; 10.000       ; -1.186     ; 1.194      ;
; 7.625 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[5]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[5]           ; rwdsgen      ; clk         ; 10.000       ; -1.186     ; 1.180      ;
; 7.628 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[1]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[1]           ; rwdsgen      ; clk         ; 10.000       ; -1.186     ; 1.177      ;
; 7.725 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[4]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[4]           ; rwdsgen      ; clk         ; 10.000       ; -1.185     ; 1.081      ;
; 7.725 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[7]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[7]           ; rwdsgen      ; clk         ; 10.000       ; -1.186     ; 1.080      ;
; 7.726 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[10]            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[10]          ; rwdsgen      ; clk         ; 10.000       ; -1.185     ; 1.080      ;
; 7.735 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[4]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[4]           ; rwdsgen      ; clk         ; 10.000       ; -1.186     ; 1.070      ;
; 7.737 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[0]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[0]           ; rwdsgen      ; clk         ; 10.000       ; -1.186     ; 1.068      ;
; 7.739 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[10]            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[10]          ; rwdsgen      ; clk         ; 10.000       ; -1.186     ; 1.066      ;
; 7.740 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[15]            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[15]          ; rwdsgen      ; clk         ; 10.000       ; -1.186     ; 1.065      ;
; 7.759 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[9]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[9]           ; rwdsgen      ; clk         ; 10.000       ; -1.186     ; 1.046      ;
; 7.906 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|sr_flipflop:synchronizer|dout ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reception_init ; rwdsgen      ; clk         ; 10.000       ; -1.185     ; 0.900      ;
; 7.921 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[14]            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[14]          ; rwdsgen      ; clk         ; 10.000       ; -1.186     ; 0.884      ;
; 7.922 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[2]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[2]           ; rwdsgen      ; clk         ; 10.000       ; -1.186     ; 0.883      ;
; 7.923 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[8]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[8]           ; rwdsgen      ; clk         ; 10.000       ; -1.186     ; 0.882      ;
; 7.924 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[13]            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[13]          ; rwdsgen      ; clk         ; 10.000       ; -1.186     ; 0.881      ;
; 7.995 ; avs_hram_mainconv_CU:CU|present_state.writeconf_CA1                                                     ; hram_DQ[3]                                                                                             ; clk          ; clk         ; 20.000       ; -2.904     ; 8.081      ;
; 8.029 ; avs_hram_mainconv_CU:CU|present_state.writeconf_CA2                                                     ; hram_DQ[3]                                                                                             ; clk          ; clk         ; 20.000       ; -2.904     ; 8.047      ;
; 8.256 ; avs_hram_mainconv_CU:CU|present_state.CA_2                                                              ; hram_DQ[3]                                                                                             ; clk          ; clk         ; 20.000       ; -2.904     ; 7.820      ;
; 8.357 ; avs_hram_mainconv_CU:CU|present_state.writeburst                                                        ; hram_DQ[3]                                                                                             ; clk          ; clk         ; 20.000       ; -2.897     ; 7.726      ;
+-------+---------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'shifted_clock'                                                                                                           ;
+--------+------------------------------------------------------------+---------+---------------+---------------+--------------+------------+------------+
; Slack  ; From Node                                                  ; To Node ; Launch Clock  ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------+---------+---------------+---------------+--------------+------------+------------+
; 3.657  ; EU|clk_shifter|altpll_component|auto_generated|pll1|clk[0] ; clk90   ; shifted_clock ; shifted_clock ; 10.000       ; 0.000      ; 5.343      ;
; 13.638 ; EU|clk_shifter|altpll_component|auto_generated|pll1|clk[0] ; clk90   ; shifted_clock ; shifted_clock ; 20.000       ; 0.000      ; 5.362      ;
+--------+------------------------------------------------------------+---------+---------------+---------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'rwdsgen'                                                                                                                                                                                                                                                                                                                             ;
+--------+------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                ; To Node                                                                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 7.632  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reset                                            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[6]                                              ; clk          ; rwdsgen     ; 10.000       ; 0.910      ; 3.269      ;
; 7.632  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reset                                            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[5]                                              ; clk          ; rwdsgen     ; 10.000       ; 0.910      ; 3.269      ;
; 7.632  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reset                                            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[15]                                             ; clk          ; rwdsgen     ; 10.000       ; 0.910      ; 3.269      ;
; 7.632  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reset                                            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[14]                                             ; clk          ; rwdsgen     ; 10.000       ; 0.910      ; 3.269      ;
; 7.632  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reset                                            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[3]                                              ; clk          ; rwdsgen     ; 10.000       ; 0.910      ; 3.269      ;
; 7.632  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reset                                            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[2]                                              ; clk          ; rwdsgen     ; 10.000       ; 0.910      ; 3.269      ;
; 7.632  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reset                                            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[11]                                             ; clk          ; rwdsgen     ; 10.000       ; 0.910      ; 3.269      ;
; 7.632  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reset                                            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[1]                                              ; clk          ; rwdsgen     ; 10.000       ; 0.910      ; 3.269      ;
; 7.632  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reset                                            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[7]                                              ; clk          ; rwdsgen     ; 10.000       ; 0.910      ; 3.269      ;
; 7.632  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reset                                            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[0]                                              ; clk          ; rwdsgen     ; 10.000       ; 0.910      ; 3.269      ;
; 7.742  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear                                       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[15]                                             ; clk          ; rwdsgen     ; 10.000       ; 0.910      ; 3.159      ;
; 7.742  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear                                       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[14]                                             ; clk          ; rwdsgen     ; 10.000       ; 0.910      ; 3.159      ;
; 7.742  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear                                       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[11]                                             ; clk          ; rwdsgen     ; 10.000       ; 0.910      ; 3.159      ;
; 7.742  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear                                       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[7]                                              ; clk          ; rwdsgen     ; 10.000       ; 0.910      ; 3.159      ;
; 7.742  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear                                       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[1]                                              ; clk          ; rwdsgen     ; 10.000       ; 0.910      ; 3.159      ;
; 7.742  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear                                       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[0]                                              ; clk          ; rwdsgen     ; 10.000       ; 0.910      ; 3.159      ;
; 7.742  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear                                       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[3]                                              ; clk          ; rwdsgen     ; 10.000       ; 0.910      ; 3.159      ;
; 7.742  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear                                       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[2]                                              ; clk          ; rwdsgen     ; 10.000       ; 0.910      ; 3.159      ;
; 7.742  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear                                       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[6]                                              ; clk          ; rwdsgen     ; 10.000       ; 0.910      ; 3.159      ;
; 7.742  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear                                       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[5]                                              ; clk          ; rwdsgen     ; 10.000       ; 0.910      ; 3.159      ;
; 7.937  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reset                                            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[4]                                              ; clk          ; rwdsgen     ; 10.000       ; 0.909      ; 2.963      ;
; 7.937  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reset                                            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[13]                                             ; clk          ; rwdsgen     ; 10.000       ; 0.909      ; 2.963      ;
; 7.937  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reset                                            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[12]                                             ; clk          ; rwdsgen     ; 10.000       ; 0.909      ; 2.963      ;
; 7.937  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reset                                            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[10]                                             ; clk          ; rwdsgen     ; 10.000       ; 0.909      ; 2.963      ;
; 7.937  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reset                                            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[9]                                              ; clk          ; rwdsgen     ; 10.000       ; 0.909      ; 2.963      ;
; 7.937  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reset                                            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[8]                                              ; clk          ; rwdsgen     ; 10.000       ; 0.909      ; 2.963      ;
; 8.047  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear                                       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[12]                                             ; clk          ; rwdsgen     ; 10.000       ; 0.909      ; 2.853      ;
; 8.047  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear                                       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[10]                                             ; clk          ; rwdsgen     ; 10.000       ; 0.909      ; 2.853      ;
; 8.047  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear                                       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[9]                                              ; clk          ; rwdsgen     ; 10.000       ; 0.909      ; 2.853      ;
; 8.047  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear                                       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[8]                                              ; clk          ; rwdsgen     ; 10.000       ; 0.909      ; 2.853      ;
; 8.047  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear                                       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[4]                                              ; clk          ; rwdsgen     ; 10.000       ; 0.909      ; 2.853      ;
; 8.047  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear                                       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[13]                                             ; clk          ; rwdsgen     ; 10.000       ; 0.909      ; 2.853      ;
; 8.124  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_disabled                                    ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[0]                                              ; clk          ; rwdsgen     ; 10.000       ; 0.910      ; 2.777      ;
; 8.124  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_disabled                                    ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[14]                                             ; clk          ; rwdsgen     ; 10.000       ; 0.910      ; 2.777      ;
; 8.124  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_disabled                                    ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[2]                                              ; clk          ; rwdsgen     ; 10.000       ; 0.910      ; 2.777      ;
; 8.124  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_disabled                                    ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[7]                                              ; clk          ; rwdsgen     ; 10.000       ; 0.910      ; 2.777      ;
; 8.124  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_disabled                                    ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[11]                                             ; clk          ; rwdsgen     ; 10.000       ; 0.910      ; 2.777      ;
; 8.124  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_disabled                                    ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[1]                                              ; clk          ; rwdsgen     ; 10.000       ; 0.910      ; 2.777      ;
; 8.124  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_disabled                                    ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[15]                                             ; clk          ; rwdsgen     ; 10.000       ; 0.910      ; 2.777      ;
; 8.124  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_disabled                                    ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[5]                                              ; clk          ; rwdsgen     ; 10.000       ; 0.910      ; 2.777      ;
; 8.124  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_disabled                                    ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[3]                                              ; clk          ; rwdsgen     ; 10.000       ; 0.910      ; 2.777      ;
; 8.124  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_disabled                                    ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[6]                                              ; clk          ; rwdsgen     ; 10.000       ; 0.910      ; 2.777      ;
; 8.429  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_disabled                                    ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[8]                                              ; clk          ; rwdsgen     ; 10.000       ; 0.909      ; 2.471      ;
; 8.429  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_disabled                                    ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[12]                                             ; clk          ; rwdsgen     ; 10.000       ; 0.909      ; 2.471      ;
; 8.429  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_disabled                                    ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[13]                                             ; clk          ; rwdsgen     ; 10.000       ; 0.909      ; 2.471      ;
; 8.429  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_disabled                                    ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[9]                                              ; clk          ; rwdsgen     ; 10.000       ; 0.909      ; 2.471      ;
; 8.429  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_disabled                                    ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[4]                                              ; clk          ; rwdsgen     ; 10.000       ; 0.909      ; 2.471      ;
; 8.429  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_disabled                                    ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[10]                                             ; clk          ; rwdsgen     ; 10.000       ; 0.909      ; 2.471      ;
; 8.752  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reset                                            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; clk          ; rwdsgen     ; 10.000       ; 0.907      ; 2.146      ;
; 8.870  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle                                             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[5]                                           ; clk          ; rwdsgen     ; 10.000       ; 0.905      ; 2.026      ;
; 8.870  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle                                             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[2]                                           ; clk          ; rwdsgen     ; 10.000       ; 0.905      ; 2.026      ;
; 8.870  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle                                             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[7]                                           ; clk          ; rwdsgen     ; 10.000       ; 0.905      ; 2.026      ;
; 8.870  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle                                             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[6]                                           ; clk          ; rwdsgen     ; 10.000       ; 0.905      ; 2.026      ;
; 8.870  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle                                             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[4]                                           ; clk          ; rwdsgen     ; 10.000       ; 0.905      ; 2.026      ;
; 8.870  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle                                             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[3]                                           ; clk          ; rwdsgen     ; 10.000       ; 0.905      ; 2.026      ;
; 9.157  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear                                       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; clk          ; rwdsgen     ; 10.000       ; 0.907      ; 1.741      ;
; 9.164  ; avs_hram_mainconv_EU:EU|reg:burstcnt_reg|dout[10]                                                                                        ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[10]                                          ; clk          ; rwdsgen     ; 10.000       ; 0.909      ; 1.736      ;
; 9.234  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle                                             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[8]                                           ; clk          ; rwdsgen     ; 10.000       ; 0.909      ; 1.666      ;
; 9.234  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle                                             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[1]                                           ; clk          ; rwdsgen     ; 10.000       ; 0.909      ; 1.666      ;
; 9.234  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle                                             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[10]                                          ; clk          ; rwdsgen     ; 10.000       ; 0.909      ; 1.666      ;
; 9.234  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle                                             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[0]                                           ; clk          ; rwdsgen     ; 10.000       ; 0.909      ; 1.666      ;
; 9.234  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle                                             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[9]                                           ; clk          ; rwdsgen     ; 10.000       ; 0.909      ; 1.666      ;
; 9.267  ; avs_hram_mainconv_EU:EU|reg:burstcnt_reg|dout[7]                                                                                         ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[7]                                           ; clk          ; rwdsgen     ; 10.000       ; 0.905      ; 1.629      ;
; 9.377  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reset                                            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; clk          ; rwdsgen     ; 10.000       ; 0.907      ; 1.521      ;
; 9.378  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reset                                            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|sr_flipflop:synchronizer|dout                                  ; clk          ; rwdsgen     ; 10.000       ; 0.907      ; 1.520      ;
; 9.398  ; avs_hram_mainconv_EU:EU|reg:burstcnt_reg|dout[5]                                                                                         ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[5]                                           ; clk          ; rwdsgen     ; 10.000       ; 0.906      ; 1.499      ;
; 9.511  ; avs_hram_mainconv_EU:EU|reg:burstcnt_reg|dout[2]                                                                                         ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[2]                                           ; clk          ; rwdsgen     ; 10.000       ; 0.905      ; 1.385      ;
; 9.550  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear                                       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; clk          ; rwdsgen     ; 10.000       ; 0.907      ; 1.348      ;
; 9.550  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear                                       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|sr_flipflop:synchronizer|dout                                  ; clk          ; rwdsgen     ; 10.000       ; 0.907      ; 1.348      ;
; 9.778  ; avs_hram_mainconv_EU:EU|reg:burstcnt_reg|dout[3]                                                                                         ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[3]                                           ; clk          ; rwdsgen     ; 10.000       ; 0.907      ; 1.120      ;
; 9.778  ; avs_hram_mainconv_EU:EU|reg:burstcnt_reg|dout[9]                                                                                         ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[9]                                           ; clk          ; rwdsgen     ; 10.000       ; 0.909      ; 1.122      ;
; 9.781  ; avs_hram_mainconv_EU:EU|reg:burstcnt_reg|dout[1]                                                                                         ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[1]                                           ; clk          ; rwdsgen     ; 10.000       ; 0.909      ; 1.119      ;
; 9.782  ; avs_hram_mainconv_EU:EU|reg:burstcnt_reg|dout[6]                                                                                         ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[6]                                           ; clk          ; rwdsgen     ; 10.000       ; 0.907      ; 1.116      ;
; 9.784  ; avs_hram_mainconv_EU:EU|reg:burstcnt_reg|dout[8]                                                                                         ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[8]                                           ; clk          ; rwdsgen     ; 10.000       ; 0.909      ; 1.116      ;
; 9.785  ; avs_hram_mainconv_EU:EU|reg:burstcnt_reg|dout[0]                                                                                         ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[0]                                           ; clk          ; rwdsgen     ; 10.000       ; 0.909      ; 1.115      ;
; 9.804  ; avs_hram_mainconv_EU:EU|reg:burstcnt_reg|dout[4]                                                                                         ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[4]                                           ; clk          ; rwdsgen     ; 10.000       ; 0.906      ; 1.093      ;
; 9.927  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_disabled                                    ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; clk          ; rwdsgen     ; 10.000       ; 0.907      ; 0.971      ;
; 9.929  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_disabled                                    ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; clk          ; rwdsgen     ; 10.000       ; 0.907      ; 0.969      ;
; 9.931  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_disabled                                    ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|sr_flipflop:synchronizer|dout                                  ; clk          ; rwdsgen     ; 10.000       ; 0.907      ; 0.967      ;
; 15.999 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[14]                                             ; rwdsgen      ; rwdsgen     ; 20.000       ; -0.076     ; 3.926      ;
; 15.999 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[6]                                              ; rwdsgen      ; rwdsgen     ; 20.000       ; -0.076     ; 3.926      ;
; 15.999 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[9]                                              ; rwdsgen      ; rwdsgen     ; 20.000       ; -0.076     ; 3.926      ;
; 15.999 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[8]                                              ; rwdsgen      ; rwdsgen     ; 20.000       ; -0.076     ; 3.926      ;
; 15.999 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[7]                                              ; rwdsgen      ; rwdsgen     ; 20.000       ; -0.076     ; 3.926      ;
; 16.037 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[5]                                              ; rwdsgen      ; rwdsgen     ; 20.000       ; -0.075     ; 3.889      ;
; 16.037 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[12]                                             ; rwdsgen      ; rwdsgen     ; 20.000       ; -0.075     ; 3.889      ;
; 16.283 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[7]                                              ; rwdsgen      ; rwdsgen     ; 20.000       ; -0.075     ; 3.643      ;
; 16.283 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[11]                                             ; rwdsgen      ; rwdsgen     ; 20.000       ; -0.075     ; 3.643      ;
; 16.283 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[5]                                              ; rwdsgen      ; rwdsgen     ; 20.000       ; -0.075     ; 3.643      ;
; 16.283 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[14]                                             ; rwdsgen      ; rwdsgen     ; 20.000       ; -0.075     ; 3.643      ;
; 16.283 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[3]                                              ; rwdsgen      ; rwdsgen     ; 20.000       ; -0.075     ; 3.643      ;
; 16.283 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[2]                                              ; rwdsgen      ; rwdsgen     ; 20.000       ; -0.075     ; 3.643      ;
; 16.283 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[1]                                              ; rwdsgen      ; rwdsgen     ; 20.000       ; -0.075     ; 3.643      ;
; 16.283 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[6]                                              ; rwdsgen      ; rwdsgen     ; 20.000       ; -0.075     ; 3.643      ;
; 16.283 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[15]                                             ; rwdsgen      ; rwdsgen     ; 20.000       ; -0.075     ; 3.643      ;
; 16.283 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[0]                                              ; rwdsgen      ; rwdsgen     ; 20.000       ; -0.075     ; 3.643      ;
; 16.345 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[8]                                              ; rwdsgen      ; rwdsgen     ; 20.000       ; -0.076     ; 3.580      ;
; 16.345 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[14]                                             ; rwdsgen      ; rwdsgen     ; 20.000       ; -0.076     ; 3.580      ;
; 16.345 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[7]                                              ; rwdsgen      ; rwdsgen     ; 20.000       ; -0.076     ; 3.580      ;
; 16.345 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[6]                                              ; rwdsgen      ; rwdsgen     ; 20.000       ; -0.076     ; 3.580      ;
+--------+------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                                                                                                                                                                                                                ;
+-------+------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                ; To Node                                                                                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.389 ; avs_address[7]                                                                                                                           ; avs_hram_mainconv_EU:EU|reg:addr_reg|dout[7]                                                                                                            ; clk          ; clk         ; 0.000        ; 2.905      ; 2.506      ;
; 0.440 ; avs_hram_mainconv_EU:EU|reg:cntpipe1|altshift_taps:dout_rtl_0|shift_taps_06m:auto_generated|cntr_vof:cntr1|counter_reg_bit[0]            ; avs_hram_mainconv_EU:EU|reg:cntpipe1|altshift_taps:dout_rtl_0|shift_taps_06m:auto_generated|altsyncram_ik31:altsyncram4|ram_block5a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.475      ; 1.169      ;
; 0.454 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:data_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:data_counter|t_flipflop:\g1:1:chain_tff|dummy_out                ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; avs_hram_mainconv_CU:CU|present_state.read_virtconf                                                                                      ; avs_hram_mainconv_CU:CU|present_state.read_virtconf                                                                                                     ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; avs_hram_mainconv_EU:EU|d_flipflop:dpd_req_tracker|dout                                                                                  ; avs_hram_mainconv_EU:EU|d_flipflop:dpd_req_tracker|dout                                                                                                 ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; avs_hram_mainconv_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:entry_tff|dummy_out                                       ; avs_hram_mainconv_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:entry_tff|dummy_out                                                      ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; avs_hram_mainconv_CU:CU|present_state.reset_wait                                                                                         ; avs_hram_mainconv_CU:CU|present_state.reset_wait                                                                                                        ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; avs_hram_mainconv_EU:EU|d_flipflop:rwds_tracker|dout                                                                                     ; avs_hram_mainconv_EU:EU|d_flipflop:rwds_tracker|dout                                                                                                    ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; avs_hram_mainconv_CU:CU|present_state.reset_exit                                                                                         ; avs_hram_mainconv_CU:CU|present_state.reset_exit                                                                                                        ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:data_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:data_counter|t_flipflop:entry_tff|dummy_out                      ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; avs_hram_mainconv_CU:CU|present_state.writemem_wait                                                                                      ; avs_hram_mainconv_CU:CU|present_state.writemem_wait                                                                                                     ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_disabled                                    ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_disabled                                                   ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; avs_hram_mainconv_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:\g1:11:chain_tff|dummy_out                                ; avs_hram_mainconv_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:\g1:11:chain_tff|dummy_out                                               ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; avs_hram_mainconv_CU:CU|present_state.read_wait_1                                                                                        ; avs_hram_mainconv_CU:CU|present_state.read_wait_1                                                                                                       ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; avs_hram_mainconv_CU:CU|present_state.read_wait_2                                                                                        ; avs_hram_mainconv_CU:CU|present_state.read_wait_2                                                                                                       ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; avs_hram_mainconv_CU:CU|present_state.wait_dpd_out                                                                                       ; avs_hram_mainconv_CU:CU|present_state.wait_dpd_out                                                                                                      ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear                                       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear                                                      ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; avs_hram_mainconv_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:\g1:2:chain_tff|dummy_out                                 ; avs_hram_mainconv_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:\g1:2:chain_tff|dummy_out                                                ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; avs_hram_mainconv_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:\g1:1:chain_tff|dummy_out                                 ; avs_hram_mainconv_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:\g1:1:chain_tff|dummy_out                                                ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reception                                        ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reception                                                       ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; avs_hram_mainconv_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:\g1:10:chain_tff|dummy_out                                ; avs_hram_mainconv_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:\g1:10:chain_tff|dummy_out                                               ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; avs_hram_mainconv_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:\g1:7:chain_tff|dummy_out                                 ; avs_hram_mainconv_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:\g1:7:chain_tff|dummy_out                                                ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; avs_hram_mainconv_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:\g1:4:chain_tff|dummy_out                                 ; avs_hram_mainconv_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:\g1:4:chain_tff|dummy_out                                                ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; avs_hram_mainconv_CU:CU|present_state.dummycmd                                                                                           ; avs_hram_mainconv_CU:CU|present_state.dummycmd                                                                                                          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; avs_hram_mainconv_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:\g1:5:chain_tff|dummy_out                                 ; avs_hram_mainconv_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:\g1:5:chain_tff|dummy_out                                                ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; avs_hram_mainconv_CU:CU|present_state.writeburst                                                                                         ; avs_hram_mainconv_CU:CU|present_state.writeburst                                                                                                        ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; avs_hram_mainconv_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:\g1:8:chain_tff|dummy_out                                 ; avs_hram_mainconv_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:\g1:8:chain_tff|dummy_out                                                ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; avs_hram_mainconv_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:\g1:13:chain_tff|dummy_out                                ; avs_hram_mainconv_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:\g1:13:chain_tff|dummy_out                                               ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; avs_hram_mainconv_CU:CU|present_state.idle_burst                                                                                         ; avs_hram_mainconv_CU:CU|present_state.idle_burst                                                                                                        ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; avs_hram_mainconv_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:\g1:12:chain_tff|dummy_out                                ; avs_hram_mainconv_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:\g1:12:chain_tff|dummy_out                                               ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; avs_hram_mainconv_CU:CU|present_state.wait_dpd_in                                                                                        ; avs_hram_mainconv_CU:CU|present_state.wait_dpd_in                                                                                                       ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; avs_hram_mainconv_EU:EU|sr_flipflop:dpd_tracker|dout                                                                                     ; avs_hram_mainconv_EU:EU|sr_flipflop:dpd_tracker|dout                                                                                                    ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.455 ; avs_hram_mainconv_EU:EU|reg:cntpipe1|altshift_taps:dout_rtl_0|shift_taps_06m:auto_generated|cntr_vof:cntr1|counter_reg_bit[0]            ; avs_hram_mainconv_EU:EU|reg:cntpipe1|altshift_taps:dout_rtl_0|shift_taps_06m:auto_generated|cntr_vof:cntr1|counter_reg_bit[0]                           ; clk          ; clk         ; 0.000        ; 0.079      ; 0.746      ;
; 0.456 ; avs_hram_mainconv_EU:EU|reg:cntpipe1|altshift_taps:dout_rtl_0|shift_taps_06m:auto_generated|dffe3a[0]                                    ; avs_hram_mainconv_EU:EU|reg:cntpipe1|altshift_taps:dout_rtl_0|shift_taps_06m:auto_generated|altsyncram_ik31:altsyncram4|ram_block5a0~portb_address_reg0 ; clk          ; clk         ; 0.000        ; 0.476      ; 1.186      ;
; 0.467 ; avs_hram_mainconv_EU:EU|reg:cntpipe1|altshift_taps:dout_rtl_0|shift_taps_06m:auto_generated|cntr_vof:cntr1|counter_reg_bit[1]            ; avs_hram_mainconv_EU:EU|reg:cntpipe1|altshift_taps:dout_rtl_0|shift_taps_06m:auto_generated|cntr_vof:cntr1|counter_reg_bit[1]                           ; clk          ; clk         ; 0.000        ; 0.079      ; 0.758      ;
; 0.470 ; avs_hram_mainconv_EU:EU|reg:cntpipe1|altshift_taps:dout_rtl_0|shift_taps_06m:auto_generated|cntr_vof:cntr1|counter_reg_bit[1]            ; avs_hram_mainconv_EU:EU|reg:cntpipe1|altshift_taps:dout_rtl_0|shift_taps_06m:auto_generated|altsyncram_ik31:altsyncram4|ram_block5a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.475      ; 1.199      ;
; 0.483 ; avs_address[5]                                                                                                                           ; avs_hram_mainconv_EU:EU|reg:addr_reg|dout[5]                                                                                                            ; clk          ; clk         ; 0.000        ; 2.905      ; 2.600      ;
; 0.501 ; avs_hram_mainconv_CU:CU|present_state.write_virtconf                                                                                     ; avs_hram_mainconv_EU:EU|sr_flipflop:dpd_tracker|dout                                                                                                    ; clk          ; clk         ; 0.000        ; 0.080      ; 0.793      ;
; 0.501 ; avs_hram_mainconv_CU:CU|present_state.writemem                                                                                           ; avs_hram_mainconv_CU:CU|present_state.write_end                                                                                                         ; clk          ; clk         ; 0.000        ; 0.080      ; 0.793      ;
; 0.503 ; avs_hram_mainconv_CU:CU|present_state.read_end_2                                                                                         ; avs_hram_mainconv_CU:CU|present_state.synch_restoring_1                                                                                                 ; clk          ; clk         ; 0.000        ; 0.080      ; 0.795      ;
; 0.511 ; avs_hram_mainconv_EU:EU|sr_flipflop:dpd_tracker|dout                                                                                     ; avs_hram_mainconv_CU:CU|present_state.write_virtconf                                                                                                    ; clk          ; clk         ; 0.000        ; 0.080      ; 0.803      ;
; 0.519 ; avs_hram_mainconv_CU:CU|present_state.write_virtconf                                                                                     ; avs_hram_mainconv_CU:CU|present_state.writeconf0_prep                                                                                                   ; clk          ; clk         ; 0.000        ; 0.080      ; 0.811      ;
; 0.526 ; avs_hram_mainconv_EU:EU|reg:cntpipe1|altshift_taps:dout_rtl_0|shift_taps_06m:auto_generated|cntr_vof:cntr1|counter_reg_bit[1]            ; avs_hram_mainconv_EU:EU|reg:cntpipe1|altshift_taps:dout_rtl_0|shift_taps_06m:auto_generated|cntr_vof:cntr1|counter_reg_bit[0]                           ; clk          ; clk         ; 0.000        ; 0.079      ; 0.817      ;
; 0.527 ; avs_hram_mainconv_EU:EU|reg:addr_reg|dout[1]                                                                                             ; avs_hram_mainconv_EU:EU|CA_unpacker:CA_unpacker_inst|reg:CA2|dout[1]                                                                                    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.820      ;
; 0.528 ; avs_hram_mainconv_EU:EU|reg:cntpipe1|altshift_taps:dout_rtl_0|shift_taps_06m:auto_generated|cntr_vof:cntr1|counter_reg_bit[1]            ; avs_hram_mainconv_EU:EU|reg:cntpipe1|altshift_taps:dout_rtl_0|shift_taps_06m:auto_generated|dffe3a[1]                                                   ; clk          ; clk         ; 0.000        ; 0.079      ; 0.819      ;
; 0.528 ; avs_hram_mainconv_EU:EU|reg:addr_reg|dout[13]                                                                                            ; avs_hram_mainconv_EU:EU|CA_unpacker:CA_unpacker_inst|reg:CA1|dout[10]                                                                                   ; clk          ; clk         ; 0.000        ; 0.080      ; 0.820      ;
; 0.530 ; avs_hram_mainconv_EU:EU|reg:addr_reg|dout[6]                                                                                             ; avs_hram_mainconv_EU:EU|CA_unpacker:CA_unpacker_inst|reg:CA1|dout[3]                                                                                    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.823      ;
; 0.534 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reception_init                                   ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reception                                                       ; clk          ; clk         ; 0.000        ; 0.080      ; 0.826      ;
; 0.535 ; avs_hram_mainconv_CU:CU|present_state.idle                                                                                               ; avs_hram_mainconv_CU:CU|present_state.read_virtconf                                                                                                     ; clk          ; clk         ; 0.000        ; 0.080      ; 0.827      ;
; 0.536 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reception                                        ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear                                                      ; clk          ; clk         ; 0.000        ; 0.080      ; 0.828      ;
; 0.545 ; avs_hram_mainconv_CU:CU|present_state.CA_end                                                                                             ; avs_hram_mainconv_CU:CU|present_state.read_wait_0                                                                                                       ; clk          ; clk         ; 0.000        ; 0.080      ; 0.837      ;
; 0.547 ; avs_hram_mainconv_CU:CU|present_state.CA_0                                                                                               ; avs_hram_mainconv_CU:CU|present_state.CA_1                                                                                                              ; clk          ; clk         ; 0.000        ; 0.080      ; 0.839      ;
; 0.554 ; avs_burstcount[0]                                                                                                                        ; avs_hram_mainconv_EU:EU|reg:burstcnt_reg|dout[0]                                                                                                        ; clk          ; clk         ; 0.000        ; 2.895      ; 2.661      ;
; 0.567 ; avs_address[0]                                                                                                                           ; avs_hram_mainconv_EU:EU|reg:addr_reg|dout[0]                                                                                                            ; clk          ; clk         ; 0.000        ; 2.905      ; 2.684      ;
; 0.571 ; avs_hram_mainconv_CU:CU|present_state.CA_1                                                                                               ; avs_hram_mainconv_CU:CU|present_state.CA_2                                                                                                              ; clk          ; clk         ; 0.000        ; 0.080      ; 0.863      ;
; 0.585 ; avs_address[12]                                                                                                                          ; avs_hram_mainconv_EU:EU|reg:addr_reg|dout[12]                                                                                                           ; clk          ; clk         ; 0.000        ; 2.888      ; 2.685      ;
; 0.591 ; avs_address[1]                                                                                                                           ; avs_hram_mainconv_EU:EU|reg:addr_reg|dout[1]                                                                                                            ; clk          ; clk         ; 0.000        ; 2.905      ; 2.708      ;
; 0.606 ; avs_address[14]                                                                                                                          ; avs_hram_mainconv_EU:EU|reg:addr_reg|dout[14]                                                                                                           ; clk          ; clk         ; 0.000        ; 2.888      ; 2.706      ;
; 0.610 ; avs_burstcount[3]                                                                                                                        ; avs_hram_mainconv_EU:EU|reg:burstcnt_reg|dout[3]                                                                                                        ; clk          ; clk         ; 0.000        ; 2.893      ; 2.715      ;
; 0.611 ; avs_address[10]                                                                                                                          ; avs_hram_mainconv_EU:EU|reg:addr_reg|dout[10]                                                                                                           ; clk          ; clk         ; 0.000        ; 2.888      ; 2.711      ;
; 0.614 ; avs_address[16]                                                                                                                          ; avs_hram_mainconv_EU:EU|reg:addr_reg|dout[16]                                                                                                           ; clk          ; clk         ; 0.000        ; 2.885      ; 2.711      ;
; 0.614 ; avs_address[17]                                                                                                                          ; avs_hram_mainconv_EU:EU|reg:addr_reg|dout[17]                                                                                                           ; clk          ; clk         ; 0.000        ; 2.885      ; 2.711      ;
; 0.626 ; avs_writedata[10]                                                                                                                        ; avs_hram_mainconv_EU:EU|reg:datain_reg|dout[10]                                                                                                         ; clk          ; clk         ; 0.000        ; 2.898      ; 2.736      ;
; 0.639 ; avs_writedata[12]                                                                                                                        ; avs_hram_mainconv_EU:EU|reg:datain_reg|dout[12]                                                                                                         ; clk          ; clk         ; 0.000        ; 2.898      ; 2.749      ;
; 0.642 ; avs_address[9]                                                                                                                           ; avs_hram_mainconv_EU:EU|reg:addr_reg|dout[9]                                                                                                            ; clk          ; clk         ; 0.000        ; 2.888      ; 2.742      ;
; 0.648 ; avs_address[13]                                                                                                                          ; avs_hram_mainconv_EU:EU|reg:addr_reg|dout[13]                                                                                                           ; clk          ; clk         ; 0.000        ; 2.888      ; 2.748      ;
; 0.652 ; avs_hram_mainconv_CU:CU|present_state.reset_exit                                                                                         ; avs_hram_mainconv_CU:CU|present_state.writeconf0_prep                                                                                                   ; clk          ; clk         ; 0.000        ; 0.080      ; 0.944      ;
; 0.655 ; avs_writedata[8]                                                                                                                         ; avs_hram_mainconv_EU:EU|reg:datain_reg|dout[8]                                                                                                          ; clk          ; clk         ; 0.000        ; 2.898      ; 2.765      ;
; 0.656 ; avs_address[6]                                                                                                                           ; avs_hram_mainconv_EU:EU|reg:addr_reg|dout[6]                                                                                                            ; clk          ; clk         ; 0.000        ; 2.905      ; 2.773      ;
; 0.659 ; avs_writedata[13]                                                                                                                        ; avs_hram_mainconv_EU:EU|reg:datain_reg|dout[13]                                                                                                         ; clk          ; clk         ; 0.000        ; 2.898      ; 2.769      ;
; 0.668 ; avs_hram_mainconv_CU:CU|present_state.idle_burst                                                                                         ; avs_hram_mainconv_CU:CU|present_state.restore_burst                                                                                                     ; clk          ; clk         ; 0.000        ; 0.080      ; 0.960      ;
; 0.671 ; avs_writedata[9]                                                                                                                         ; avs_hram_mainconv_EU:EU|reg:datain_reg|dout[9]                                                                                                          ; clk          ; clk         ; 0.000        ; 2.905      ; 2.788      ;
; 0.672 ; avs_writedata[14]                                                                                                                        ; avs_hram_mainconv_EU:EU|reg:datain_reg|dout[14]                                                                                                         ; clk          ; clk         ; 0.000        ; 2.898      ; 2.782      ;
; 0.674 ; avs_address[18]                                                                                                                          ; avs_hram_mainconv_EU:EU|reg:addr_reg|dout[18]                                                                                                           ; clk          ; clk         ; 0.000        ; 2.885      ; 2.771      ;
; 0.676 ; avs_hram_mainconv_CU:CU|present_state.reset_wait                                                                                         ; avs_hram_mainconv_CU:CU|present_state.reset_exit_begin                                                                                                  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.968      ;
; 0.677 ; avs_address[20]                                                                                                                          ; avs_hram_mainconv_EU:EU|reg:addr_reg|dout[20]                                                                                                           ; clk          ; clk         ; 0.000        ; 2.885      ; 2.774      ;
; 0.685 ; avs_address[21]                                                                                                                          ; avs_hram_mainconv_EU:EU|reg:addr_reg|dout[21]                                                                                                           ; clk          ; clk         ; 0.000        ; 2.885      ; 2.782      ;
; 0.689 ; avs_address[19]                                                                                                                          ; avs_hram_mainconv_EU:EU|reg:addr_reg|dout[19]                                                                                                           ; clk          ; clk         ; 0.000        ; 2.885      ; 2.786      ;
; 0.690 ; avs_hram_mainconv_CU:CU|present_state.writeburst                                                                                         ; avs_hram_mainconv_CU:CU|present_state.writeburst_last                                                                                                   ; clk          ; clk         ; 0.000        ; 0.080      ; 0.982      ;
; 0.690 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[4]                                             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outpipe|dout[4]                                                           ; clk          ; clk         ; 0.000        ; 0.081      ; 0.983      ;
; 0.691 ; avs_burstcount[9]                                                                                                                        ; avs_hram_mainconv_EU:EU|reg:burstcnt_reg|dout[9]                                                                                                        ; clk          ; clk         ; 0.000        ; 2.895      ; 2.798      ;
; 0.692 ; avs_address[11]                                                                                                                          ; avs_hram_mainconv_EU:EU|reg:addr_reg|dout[11]                                                                                                           ; clk          ; clk         ; 0.000        ; 2.888      ; 2.792      ;
; 0.693 ; avs_hram_mainconv_CU:CU|present_state.writeburst                                                                                         ; avs_hram_mainconv_CU:CU|present_state.stop_burst_1                                                                                                      ; clk          ; clk         ; 0.000        ; 0.080      ; 0.985      ;
; 0.699 ; avs_hram_mainconv_EU:EU|reg:addr_reg|dout[8]                                                                                             ; avs_hram_mainconv_EU:EU|CA_unpacker:CA_unpacker_inst|reg:CA1|dout[5]                                                                                    ; clk          ; clk         ; 0.000        ; 0.080      ; 0.991      ;
; 0.699 ; avs_hram_mainconv_EU:EU|reg:addr_reg|dout[20]                                                                                            ; avs_hram_mainconv_EU:EU|CA_unpacker:CA_unpacker_inst|reg:CA0|dout[1]                                                                                    ; clk          ; clk         ; 0.000        ; 0.083      ; 0.994      ;
; 0.700 ; avs_burstcount[4]                                                                                                                        ; avs_hram_mainconv_EU:EU|reg:burstcnt_reg|dout[4]                                                                                                        ; clk          ; clk         ; 0.000        ; 2.894      ; 2.806      ;
; 0.701 ; avs_burstcount[1]                                                                                                                        ; avs_hram_mainconv_EU:EU|reg:burstcnt_reg|dout[1]                                                                                                        ; clk          ; clk         ; 0.000        ; 2.895      ; 2.808      ;
; 0.701 ; avs_address[8]                                                                                                                           ; avs_hram_mainconv_EU:EU|reg:addr_reg|dout[8]                                                                                                            ; clk          ; clk         ; 0.000        ; 2.888      ; 2.801      ;
; 0.701 ; avs_burstcount[6]                                                                                                                        ; avs_hram_mainconv_EU:EU|reg:burstcnt_reg|dout[6]                                                                                                        ; clk          ; clk         ; 0.000        ; 2.893      ; 2.806      ;
; 0.702 ; avs_hram_mainconv_EU:EU|adder_22bit_1pipe:addressgen|lpm_add_sub:LPM_ADD_SUB_component|add_sub_89k:auto_generated|pipeline_dffe[15]      ; avs_hram_mainconv_EU:EU|CA_unpacker:CA_unpacker_inst|reg:CA1|dout[12]                                                                                   ; clk          ; clk         ; 0.000        ; 0.080      ; 0.994      ;
; 0.703 ; avs_hram_mainconv_EU:EU|adder_22bit_1pipe:addressgen|lpm_add_sub:LPM_ADD_SUB_component|add_sub_89k:auto_generated|pipeline_dffe[10]      ; avs_hram_mainconv_EU:EU|CA_unpacker:CA_unpacker_inst|reg:CA1|dout[7]                                                                                    ; clk          ; clk         ; 0.000        ; 0.080      ; 0.995      ;
; 0.708 ; avs_address[3]                                                                                                                           ; avs_hram_mainconv_EU:EU|reg:addr_reg|dout[3]                                                                                                            ; clk          ; clk         ; 0.000        ; 2.905      ; 2.825      ;
; 0.708 ; avs_hram_mainconv_CU:CU|present_state.dummycmd_last                                                                                      ; avs_hram_mainconv_CU:CU|present_state.dummycmd_end                                                                                                      ; clk          ; clk         ; 0.000        ; 0.080      ; 1.000      ;
; 0.709 ; avs_hram_mainconv_EU:EU|reg:addr_reg|dout[0]                                                                                             ; avs_hram_mainconv_EU:EU|CA_unpacker:CA_unpacker_inst|reg:CA2|dout[0]                                                                                    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.002      ;
; 0.711 ; avs_address[2]                                                                                                                           ; avs_hram_mainconv_EU:EU|reg:addr_reg|dout[2]                                                                                                            ; clk          ; clk         ; 0.000        ; 2.905      ; 2.828      ;
; 0.718 ; avs_hram_mainconv_CU:CU|present_state.writeconf_CA0                                                                                      ; avs_hram_mainconv_CU:CU|present_state.writeconf_CA1                                                                                                     ; clk          ; clk         ; 0.000        ; 0.080      ; 1.010      ;
; 0.726 ; avs_hram_mainconv_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:\g1:10:chain_tff|dummy_out                                ; avs_hram_mainconv_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:\g1:11:chain_tff|dummy_out                                               ; clk          ; clk         ; 0.000        ; 0.080      ; 1.018      ;
; 0.726 ; avs_writedata[6]                                                                                                                         ; avs_hram_mainconv_EU:EU|reg:datain_reg|dout[6]                                                                                                          ; clk          ; clk         ; 0.000        ; 2.898      ; 2.836      ;
; 0.727 ; avs_hram_mainconv_EU:EU|CA_unpacker:CA_unpacker_inst|reg:CA1|dout[0]                                                                     ; avs_hram_mainconv_EU:EU|SDR_to_DDR_converter:writedata_converter|reg:input_reg|dout[0]                                                                  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.019      ;
; 0.727 ; avs_writedata[0]                                                                                                                         ; avs_hram_mainconv_EU:EU|reg:datain_reg|dout[0]                                                                                                          ; clk          ; clk         ; 0.000        ; 2.905      ; 2.844      ;
+-------+------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_x8'                                                                                                                                                                                                                                                                                                              ;
+-------+----------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                        ; To Node                                                                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.454 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|t_flipflop:tracker|dummy_out          ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|t_flipflop:tracker|dummy_out          ; clk_x8       ; clk_x8      ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|present_state.idle_intra              ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|present_state.idle_intra              ; clk_x8       ; clk_x8      ; 0.000        ; 0.080      ; 0.746      ;
; 0.466 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|present_state.msb_tx                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|present_state.msb_tx                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.080      ; 0.758      ;
; 0.524 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg5|dout[1] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|t_flipflop:tracker|dummy_out          ; clk_x8       ; clk_x8      ; 0.000        ; 0.080      ; 0.816      ;
; 0.632 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[4] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg3|dout[2] ; clk_x8       ; clk_x8      ; 0.000        ; 0.080      ; 0.924      ;
; 0.633 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[5] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg4|dout[0] ; clk_x8       ; clk_x8      ; 0.000        ; 0.080      ; 0.925      ;
; 0.635 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[2] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[1] ; clk_x8       ; clk_x8      ; 0.000        ; 0.080      ; 0.927      ;
; 0.637 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[5] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[3] ; clk_x8       ; clk_x8      ; 0.000        ; 0.080      ; 0.929      ;
; 0.637 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[7] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[5] ; clk_x8       ; clk_x8      ; 0.000        ; 0.080      ; 0.929      ;
; 0.641 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg1|dout[4]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg2|dout[4]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.081      ; 0.934      ;
; 0.641 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:regp2|dout[4]                     ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg1|dout[4]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.081      ; 0.934      ;
; 0.641 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|d_flipflop:pdff4|dout                 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|d_flipflop:pdff4_pipe|dout            ; clk_x8       ; clk_x8      ; 0.000        ; 0.080      ; 0.933      ;
; 0.641 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg1|dout[5]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg2|dout[5]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.081      ; 0.934      ;
; 0.642 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:regp2|dout[6]                     ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg1|dout[6]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.080      ; 0.934      ;
; 0.642 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg6|dout[2]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[2]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.080      ; 0.934      ;
; 0.642 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:regp2|dout[0]                     ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg1|dout[0]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.080      ; 0.934      ;
; 0.643 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg5|dout[6]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg6|dout[6]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.080      ; 0.935      ;
; 0.643 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|d_flipflop:pdff2|dout                 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|d_flipflop:pdff1|dout                 ; clk_x8       ; clk_x8      ; 0.000        ; 0.080      ; 0.935      ;
; 0.643 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg2|dout[3]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg3|dout[3]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.080      ; 0.935      ;
; 0.643 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|dff_negedge:ndff3|dout                ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|dff_negedge:ndff3_pipe|dout           ; clk_x8       ; clk_x8      ; 0.000        ; 0.080      ; 0.935      ;
; 0.643 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg4|dout[6]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg5|dout[6]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.080      ; 0.935      ;
; 0.643 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg1|dout[1]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg2|dout[1]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.080      ; 0.935      ;
; 0.643 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|d_flipflop:pdff2_pipe|dout            ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[5] ; clk_x8       ; clk_x8      ; 0.000        ; 0.080      ; 0.935      ;
; 0.643 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg4|dout[4]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg5|dout[4]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.081      ; 0.936      ;
; 0.643 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:regp1|dout[1]                     ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:regp2|dout[1]                     ; clk_x8       ; clk_x8      ; 0.000        ; 0.080      ; 0.935      ;
; 0.643 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg2|dout[4]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg3|dout[4]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.081      ; 0.936      ;
; 0.643 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg2|dout[6]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg3|dout[6]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.080      ; 0.935      ;
; 0.643 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|dff_negedge:ndff1|dout                ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|dff_negedge:ndff1_pipe|dout           ; clk_x8       ; clk_x8      ; 0.000        ; 0.080      ; 0.935      ;
; 0.643 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|dff_negedge:ndff4|dout                ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|dff_negedge:ndff3|dout                ; clk_x8       ; clk_x8      ; 0.000        ; 0.080      ; 0.935      ;
; 0.644 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg1|dout[0]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg2|dout[0]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.080      ; 0.936      ;
; 0.644 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:regp1|dout[4]                     ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:regp2|dout[4]                     ; clk_x8       ; clk_x8      ; 0.000        ; 0.081      ; 0.937      ;
; 0.644 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:regp1|dout[5]                     ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:regp2|dout[5]                     ; clk_x8       ; clk_x8      ; 0.000        ; 0.080      ; 0.936      ;
; 0.644 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg5|dout[3]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg6|dout[3]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.080      ; 0.936      ;
; 0.644 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg4|dout[3]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg5|dout[3]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.080      ; 0.936      ;
; 0.644 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|d_flipflop:pdff1|dout                 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|d_flipflop:pdff1_pipe|dout            ; clk_x8       ; clk_x8      ; 0.000        ; 0.080      ; 0.936      ;
; 0.645 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg6|dout[6]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[6]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.080      ; 0.937      ;
; 0.645 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg2|dout[1]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg3|dout[1]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.080      ; 0.937      ;
; 0.645 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:regp2|dout[2]                     ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg1|dout[2]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.080      ; 0.937      ;
; 0.645 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|d_flipflop:pdff4_pipe|dout            ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[1] ; clk_x8       ; clk_x8      ; 0.000        ; 0.080      ; 0.937      ;
; 0.645 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg6|dout[1]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[1]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.080      ; 0.937      ;
; 0.645 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg6|dout[3]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[3]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.080      ; 0.937      ;
; 0.645 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:regp1|dout[2]                     ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:regp2|dout[2]                     ; clk_x8       ; clk_x8      ; 0.000        ; 0.080      ; 0.937      ;
; 0.646 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg2|dout[0]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg3|dout[0]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.080      ; 0.938      ;
; 0.646 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg3|dout[0]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg4|dout[0]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.080      ; 0.938      ;
; 0.649 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[7] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[4] ; clk_x8       ; clk_x8      ; 0.000        ; 0.080      ; 0.941      ;
; 0.649 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[2] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[0] ; clk_x8       ; clk_x8      ; 0.000        ; 0.080      ; 0.941      ;
; 0.649 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|present_state.idle_intra              ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|present_state.lsb_tx                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.080      ; 0.941      ;
; 0.651 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[5] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg3|dout[1] ; clk_x8       ; clk_x8      ; 0.000        ; 0.080      ; 0.943      ;
; 0.652 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[4] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg3|dout[3] ; clk_x8       ; clk_x8      ; 0.000        ; 0.080      ; 0.944      ;
; 0.654 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[5] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[2] ; clk_x8       ; clk_x8      ; 0.000        ; 0.080      ; 0.946      ;
; 0.668 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|present_state.lsb_tx                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|rwdsgen_toggle                        ; clk_x8       ; clk_x8      ; 0.000        ; 0.080      ; 0.960      ;
; 0.684 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg5|dout[0]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg6|dout[0]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.079      ; 0.975      ;
; 0.687 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[0]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:msb|dout[0]                       ; clk_x8       ; clk_x8      ; 0.000        ; 0.080      ; 0.979      ;
; 0.688 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[6]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:msb|dout[6]                       ; clk_x8       ; clk_x8      ; 0.000        ; 0.080      ; 0.980      ;
; 0.689 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[7]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:msb|dout[7]                       ; clk_x8       ; clk_x8      ; 0.000        ; 0.080      ; 0.981      ;
; 0.689 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:regp1|dout[3]                     ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:regp2|dout[3]                     ; clk_x8       ; clk_x8      ; 0.000        ; 0.080      ; 0.981      ;
; 0.690 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg4|dout[5]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg5|dout[5]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.081      ; 0.983      ;
; 0.691 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[1] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[1] ; clk_x8       ; clk_x8      ; 0.000        ; 0.080      ; 0.983      ;
; 0.694 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[6] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[5] ; clk_x8       ; clk_x8      ; 0.000        ; 0.080      ; 0.986      ;
; 0.696 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg3|dout[1]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg4|dout[1]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.081      ; 0.989      ;
; 0.700 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[1] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[0] ; clk_x8       ; clk_x8      ; 0.000        ; 0.080      ; 0.992      ;
; 0.703 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[6] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[4] ; clk_x8       ; clk_x8      ; 0.000        ; 0.080      ; 0.995      ;
; 0.710 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:regp1|dout[7]                     ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:regp2|dout[7]                     ; clk_x8       ; clk_x8      ; 0.000        ; 0.080      ; 1.002      ;
; 0.712 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[1]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:msb|dout[1]                       ; clk_x8       ; clk_x8      ; 0.000        ; 0.080      ; 1.004      ;
; 0.712 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg5|dout[5]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg6|dout[5]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.080      ; 1.004      ;
; 0.713 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg5|dout[4]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg6|dout[4]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.080      ; 1.005      ;
; 0.721 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|present_state.reset                   ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|system_clear_n                        ; clk_x8       ; clk_x8      ; 0.000        ; 0.080      ; 1.013      ;
; 0.723 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|dff_negedge:ndff2|dout                ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|dff_negedge:ndff1|dout                ; clk_x8       ; clk_x8      ; 0.000        ; 0.080      ; 1.015      ;
; 0.726 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg1|dout[2]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg2|dout[2]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.080      ; 1.018      ;
; 0.739 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[4]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:msb|dout[4]                       ; clk_x8       ; clk_x8      ; 0.000        ; 0.080      ; 1.031      ;
; 0.740 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg3|dout[4]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg4|dout[4]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.081      ; 1.033      ;
; 0.741 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg1|dout[7]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg2|dout[7]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.080      ; 1.033      ;
; 0.741 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg2|dout[5]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg3|dout[5]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.081      ; 1.034      ;
; 0.741 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg3|dout[5]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg4|dout[5]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.081      ; 1.034      ;
; 0.742 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:regp1|dout[6]                     ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:regp2|dout[6]                     ; clk_x8       ; clk_x8      ; 0.000        ; 0.080      ; 1.034      ;
; 0.742 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg4|dout[1]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg5|dout[1]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.081      ; 1.035      ;
; 0.742 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg6|dout[0]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[0]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.080      ; 1.034      ;
; 0.742 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:regp2|dout[3]                     ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg1|dout[3]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.080      ; 1.034      ;
; 0.743 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:regp2|dout[7]                     ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg1|dout[7]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.080      ; 1.035      ;
; 0.743 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg1|dout[6]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg2|dout[6]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.080      ; 1.035      ;
; 0.743 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg3|dout[3]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg4|dout[3]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.080      ; 1.035      ;
; 0.743 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:regp1|dout[0]                     ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:regp2|dout[0]                     ; clk_x8       ; clk_x8      ; 0.000        ; 0.080      ; 1.035      ;
; 0.743 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg1|dout[3]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg2|dout[3]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.080      ; 1.035      ;
; 0.749 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[3] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[2] ; clk_x8       ; clk_x8      ; 0.000        ; 0.080      ; 1.041      ;
; 0.751 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[3] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[3] ; clk_x8       ; clk_x8      ; 0.000        ; 0.080      ; 1.043      ;
; 0.777 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|present_state.msb_tx                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|present_state.idle_intra              ; clk_x8       ; clk_x8      ; 0.000        ; 0.080      ; 1.069      ;
; 0.777 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|present_state.msb_tx                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|rwdsgen_toggle                        ; clk_x8       ; clk_x8      ; 0.000        ; 0.080      ; 1.069      ;
; 0.786 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg5|dout[0] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|t_flipflop:tracker|dummy_out          ; clk_x8       ; clk_x8      ; 0.000        ; 0.080      ; 1.078      ;
; 0.788 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|present_state.reset                   ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|present_state.msb_tx                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.080      ; 1.080      ;
; 0.791 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|present_state.idle_intra              ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|present_state.msb_tx                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.080      ; 1.083      ;
; 0.829 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[3]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:lsb|dout[3]                       ; clk_x8       ; clk_x8      ; 0.000        ; 0.575      ; 1.616      ;
; 0.851 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg2|dout[7]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg3|dout[7]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.080      ; 1.143      ;
; 0.863 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[4]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:lsb|dout[4]                       ; clk_x8       ; clk_x8      ; 0.000        ; 0.575      ; 1.650      ;
; 0.873 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg4|dout[0]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg5|dout[0]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.080      ; 1.165      ;
; 0.883 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg5|dout[1] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|present_state.msb_tx                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.080      ; 1.175      ;
; 0.905 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:regp2|dout[1]                     ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg1|dout[1]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.082      ; 1.199      ;
; 0.908 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg3|dout[7]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg4|dout[7]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.078      ; 1.198      ;
; 0.912 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg2|dout[2]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg3|dout[2]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.079      ; 1.203      ;
; 0.926 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg5|dout[1]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg6|dout[1]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.079      ; 1.217      ;
; 0.930 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg3|dout[2]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg4|dout[2]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.081      ; 1.223      ;
+-------+----------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'rwdsgen'                                                                                                                                                                                                                                                                                                                             ;
+-------+------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                ; To Node                                                                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.456 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.078      ; 0.746      ;
; 0.456 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.078      ; 0.746      ;
; 0.456 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|sr_flipflop:synchronizer|dout                                  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|sr_flipflop:synchronizer|dout                                  ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.078      ; 0.746      ;
; 1.301 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.078      ; 1.591      ;
; 2.224 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[4]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.079      ; 2.515      ;
; 2.224 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[13]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.079      ; 2.515      ;
; 2.224 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[10]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.079      ; 2.515      ;
; 2.481 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[0]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.082      ; 2.775      ;
; 2.481 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[3]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.082      ; 2.775      ;
; 2.481 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[11]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.082      ; 2.775      ;
; 2.481 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[2]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.082      ; 2.775      ;
; 2.481 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[1]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.082      ; 2.775      ;
; 2.495 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[0]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.081      ; 2.788      ;
; 2.495 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[14]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.081      ; 2.788      ;
; 2.495 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[12]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.081      ; 2.788      ;
; 2.495 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[3]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.081      ; 2.788      ;
; 2.495 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[10]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.081      ; 2.788      ;
; 2.495 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[2]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.081      ; 2.788      ;
; 2.495 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[1]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.081      ; 2.788      ;
; 2.495 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[9]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.081      ; 2.788      ;
; 2.495 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[8]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.081      ; 2.788      ;
; 2.495 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[7]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.081      ; 2.788      ;
; 2.526 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[15]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.081      ; 2.819      ;
; 2.538 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[10]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.079      ; 2.829      ;
; 2.538 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[13]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.079      ; 2.829      ;
; 2.538 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[4]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.079      ; 2.829      ;
; 2.561 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[4]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.079      ; 2.852      ;
; 2.561 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[5]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.079      ; 2.852      ;
; 2.561 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[15]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.079      ; 2.852      ;
; 2.561 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[6]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.079      ; 2.852      ;
; 2.561 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[13]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.079      ; 2.852      ;
; 2.561 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[11]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.079      ; 2.852      ;
; 2.574 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[6]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.081      ; 2.867      ;
; 2.574 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[0]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.081      ; 2.867      ;
; 2.574 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[3]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.081      ; 2.867      ;
; 2.574 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[15]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.081      ; 2.867      ;
; 2.574 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[2]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.081      ; 2.867      ;
; 2.574 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[1]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.081      ; 2.867      ;
; 2.589 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[5]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.080      ; 2.881      ;
; 2.589 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[4]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.080      ; 2.881      ;
; 2.589 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[13]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.080      ; 2.881      ;
; 2.589 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[11]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.080      ; 2.881      ;
; 2.589 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[10]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.080      ; 2.881      ;
; 2.589 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[7]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.080      ; 2.881      ;
; 2.602 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[14]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.081      ; 2.895      ;
; 2.602 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[12]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.081      ; 2.895      ;
; 2.602 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[9]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.081      ; 2.895      ;
; 2.602 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[8]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.081      ; 2.895      ;
; 2.679 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[4]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.081      ; 2.972      ;
; 2.679 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[13]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.081      ; 2.972      ;
; 2.679 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[12]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.081      ; 2.972      ;
; 2.679 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[10]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.081      ; 2.972      ;
; 2.679 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[9]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.081      ; 2.972      ;
; 2.679 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[8]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.081      ; 2.972      ;
; 2.777 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[4]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.081      ; 3.070      ;
; 2.777 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[13]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.081      ; 3.070      ;
; 2.777 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[12]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.081      ; 3.070      ;
; 2.777 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[10]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.081      ; 3.070      ;
; 2.777 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[9]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.081      ; 3.070      ;
; 2.777 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[8]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.081      ; 3.070      ;
; 2.795 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[2]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.082      ; 3.089      ;
; 2.795 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[11]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.082      ; 3.089      ;
; 2.795 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[0]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.082      ; 3.089      ;
; 2.795 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[1]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.082      ; 3.089      ;
; 2.795 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[3]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.082      ; 3.089      ;
; 2.825 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[8]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.081      ; 3.118      ;
; 2.825 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[0]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.081      ; 3.118      ;
; 2.825 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[7]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.081      ; 3.118      ;
; 2.825 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[12]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.081      ; 3.118      ;
; 2.825 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[14]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.081      ; 3.118      ;
; 2.825 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[9]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.081      ; 3.118      ;
; 2.825 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[3]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.081      ; 3.118      ;
; 2.825 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[1]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.081      ; 3.118      ;
; 2.825 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[2]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.081      ; 3.118      ;
; 2.825 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[10]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.081      ; 3.118      ;
; 2.840 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[15]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.081      ; 3.133      ;
; 2.851 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[2]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.081      ; 3.144      ;
; 2.851 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[1]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.081      ; 3.144      ;
; 2.851 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[0]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.081      ; 3.144      ;
; 2.851 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[15]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.081      ; 3.144      ;
; 2.851 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[3]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.081      ; 3.144      ;
; 2.851 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[6]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.081      ; 3.144      ;
; 2.866 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[10]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.080      ; 3.158      ;
; 2.866 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[4]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.080      ; 3.158      ;
; 2.866 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[5]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.080      ; 3.158      ;
; 2.866 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[13]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.080      ; 3.158      ;
; 2.866 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[11]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.080      ; 3.158      ;
; 2.866 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[7]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.080      ; 3.158      ;
; 2.879 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[9]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.081      ; 3.172      ;
; 2.879 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[8]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.081      ; 3.172      ;
; 2.879 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[12]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.081      ; 3.172      ;
; 2.879 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[14]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.081      ; 3.172      ;
; 2.891 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[5]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.079      ; 3.182      ;
; 2.891 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[15]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.079      ; 3.182      ;
; 2.891 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[13]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.079      ; 3.182      ;
; 2.891 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[6]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.079      ; 3.182      ;
; 2.891 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[4]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.079      ; 3.182      ;
; 2.891 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[11]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.079      ; 3.182      ;
; 2.940 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[15]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.082      ; 3.234      ;
; 2.940 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[6]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.082      ; 3.234      ;
+-------+------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'shifted_clock'                                                                                                            ;
+--------+------------------------------------------------------------+---------+---------------+---------------+--------------+------------+------------+
; Slack  ; From Node                                                  ; To Node ; Launch Clock  ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------+---------+---------------+---------------+--------------+------------+------------+
; 6.170  ; EU|clk_shifter|altpll_component|auto_generated|pll1|clk[0] ; clk90   ; shifted_clock ; shifted_clock ; 0.000        ; 0.000      ; 5.170      ;
; 16.149 ; EU|clk_shifter|altpll_component|auto_generated|pll1|clk[0] ; clk90   ; shifted_clock ; shifted_clock ; -10.000      ; 0.000      ; 5.149      ;
+--------+------------------------------------------------------------+---------+---------------+---------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'rwdsgen'                                                                                                                                                                                          ;
+-------+-----------+------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                                                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 8.317 ; reset_n   ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; clk          ; rwdsgen     ; 10.000       ; 3.802      ; 3.476      ;
; 8.317 ; reset_n   ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|sr_flipflop:synchronizer|dout                                  ; clk          ; rwdsgen     ; 10.000       ; 3.802      ; 3.476      ;
; 8.317 ; reset_n   ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; clk          ; rwdsgen     ; 10.000       ; 3.802      ; 3.476      ;
+-------+-----------+------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'clk'                                                                                                                                                             ;
+--------+-----------+--------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 16.405 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.write_virtconf                                                   ; clk          ; clk         ; 20.000       ; 2.789      ; 4.385      ;
; 16.405 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.dummycmd_last                                                    ; clk          ; clk         ; 20.000       ; 2.789      ; 4.385      ;
; 16.405 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.reset_wait                                                       ; clk          ; clk         ; 20.000       ; 2.789      ; 4.385      ;
; 16.405 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.wait_dpd_out                                                     ; clk          ; clk         ; 20.000       ; 2.789      ; 4.385      ;
; 16.405 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.reset_exit_begin                                                 ; clk          ; clk         ; 20.000       ; 2.789      ; 4.385      ;
; 16.405 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.dummycmd_end                                                     ; clk          ; clk         ; 20.000       ; 2.789      ; 4.385      ;
; 16.405 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.dummycmd                                                         ; clk          ; clk         ; 20.000       ; 2.789      ; 4.385      ;
; 16.405 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.synch_restoring_2                                                ; clk          ; clk         ; 20.000       ; 2.789      ; 4.385      ;
; 16.405 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.reset_exit                                                       ; clk          ; clk         ; 20.000       ; 2.789      ; 4.385      ;
; 16.405 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.writeconf0_prep                                                  ; clk          ; clk         ; 20.000       ; 2.789      ; 4.385      ;
; 16.772 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.restore_burst                                                    ; clk          ; clk         ; 20.000       ; 2.789      ; 4.018      ;
; 16.772 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.read_wait_0                                                      ; clk          ; clk         ; 20.000       ; 2.789      ; 4.018      ;
; 16.772 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.writeburst                                                       ; clk          ; clk         ; 20.000       ; 2.789      ; 4.018      ;
; 16.772 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.writeburst_last                                                  ; clk          ; clk         ; 20.000       ; 2.789      ; 4.018      ;
; 16.772 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.writemem                                                         ; clk          ; clk         ; 20.000       ; 2.789      ; 4.018      ;
; 16.772 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.writeburst_prep                                                  ; clk          ; clk         ; 20.000       ; 2.789      ; 4.018      ;
; 16.772 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.writemem_wait                                                    ; clk          ; clk         ; 20.000       ; 2.789      ; 4.018      ;
; 16.772 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.stop_burst_1                                                     ; clk          ; clk         ; 20.000       ; 2.789      ; 4.018      ;
; 16.772 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.writeconf0                                                       ; clk          ; clk         ; 20.000       ; 2.789      ; 4.018      ;
; 16.772 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.writeconf0_end                                                   ; clk          ; clk         ; 20.000       ; 2.789      ; 4.018      ;
; 16.772 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.idle_burst                                                       ; clk          ; clk         ; 20.000       ; 2.789      ; 4.018      ;
; 16.772 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.stop_burst_2                                                     ; clk          ; clk         ; 20.000       ; 2.789      ; 4.018      ;
; 16.772 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.write_end                                                        ; clk          ; clk         ; 20.000       ; 2.789      ; 4.018      ;
; 16.772 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.CA_end                                                           ; clk          ; clk         ; 20.000       ; 2.789      ; 4.018      ;
; 16.887 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.idle                                                             ; clk          ; clk         ; 20.000       ; 2.787      ; 3.901      ;
; 16.887 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.readmem_prep                                                     ; clk          ; clk         ; 20.000       ; 2.787      ; 3.901      ;
; 16.887 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.wait_dpd_in                                                      ; clk          ; clk         ; 20.000       ; 2.787      ; 3.901      ;
; 16.887 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.writemem_prep                                                    ; clk          ; clk         ; 20.000       ; 2.787      ; 3.901      ;
; 16.887 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.read_virtconf                                                    ; clk          ; clk         ; 20.000       ; 2.787      ; 3.901      ;
; 16.887 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.reset                                                            ; clk          ; clk         ; 20.000       ; 2.787      ; 3.901      ;
; 17.075 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.read_end_1                                                       ; clk          ; clk         ; 20.000       ; 2.787      ; 3.713      ;
; 17.075 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.read_wait_2                                                      ; clk          ; clk         ; 20.000       ; 2.787      ; 3.713      ;
; 17.075 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.read_wait_1                                                      ; clk          ; clk         ; 20.000       ; 2.787      ; 3.713      ;
; 17.182 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.writeconf_CA0                                                    ; clk          ; clk         ; 20.000       ; 2.796      ; 3.615      ;
; 17.182 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.CA_2                                                             ; clk          ; clk         ; 20.000       ; 2.796      ; 3.615      ;
; 17.182 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.read_end_2                                                       ; clk          ; clk         ; 20.000       ; 2.796      ; 3.615      ;
; 17.182 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.synch_restoring_1                                                ; clk          ; clk         ; 20.000       ; 2.796      ; 3.615      ;
; 17.182 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.CA_1                                                             ; clk          ; clk         ; 20.000       ; 2.796      ; 3.615      ;
; 17.182 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.CA_0                                                             ; clk          ; clk         ; 20.000       ; 2.796      ; 3.615      ;
; 17.182 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.writeconf_CA1                                                    ; clk          ; clk         ; 20.000       ; 2.796      ; 3.615      ;
; 17.182 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.writeconf_CA2                                                    ; clk          ; clk         ; 20.000       ; 2.796      ; 3.615      ;
; 17.312 ; reset_n   ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reception_init ; clk          ; clk         ; 20.000       ; 2.787      ; 3.476      ;
; 17.312 ; reset_n   ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle           ; clk          ; clk         ; 20.000       ; 2.787      ; 3.476      ;
; 17.312 ; reset_n   ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reset          ; clk          ; clk         ; 20.000       ; 2.787      ; 3.476      ;
; 17.312 ; reset_n   ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reception      ; clk          ; clk         ; 20.000       ; 2.787      ; 3.476      ;
; 17.312 ; reset_n   ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_disabled  ; clk          ; clk         ; 20.000       ; 2.787      ; 3.476      ;
; 17.312 ; reset_n   ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear     ; clk          ; clk         ; 20.000       ; 2.787      ; 3.476      ;
+--------+-----------+--------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'clk'                                                                                                                                                             ;
+-------+-----------+--------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+--------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.994 ; reset_n   ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_disabled  ; clk          ; clk         ; 0.000        ; 2.895      ; 3.101      ;
; 0.994 ; reset_n   ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reception      ; clk          ; clk         ; 0.000        ; 2.895      ; 3.101      ;
; 0.994 ; reset_n   ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reset          ; clk          ; clk         ; 0.000        ; 2.895      ; 3.101      ;
; 0.994 ; reset_n   ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle           ; clk          ; clk         ; 0.000        ; 2.895      ; 3.101      ;
; 0.994 ; reset_n   ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reception_init ; clk          ; clk         ; 0.000        ; 2.895      ; 3.101      ;
; 0.994 ; reset_n   ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear     ; clk          ; clk         ; 0.000        ; 2.895      ; 3.101      ;
; 1.069 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.CA_1                                                             ; clk          ; clk         ; 0.000        ; 2.904      ; 3.185      ;
; 1.069 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.CA_0                                                             ; clk          ; clk         ; 0.000        ; 2.904      ; 3.185      ;
; 1.069 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.CA_2                                                             ; clk          ; clk         ; 0.000        ; 2.904      ; 3.185      ;
; 1.069 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.read_end_2                                                       ; clk          ; clk         ; 0.000        ; 2.904      ; 3.185      ;
; 1.069 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.writeconf_CA0                                                    ; clk          ; clk         ; 0.000        ; 2.904      ; 3.185      ;
; 1.069 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.synch_restoring_1                                                ; clk          ; clk         ; 0.000        ; 2.904      ; 3.185      ;
; 1.069 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.writeconf_CA1                                                    ; clk          ; clk         ; 0.000        ; 2.904      ; 3.185      ;
; 1.069 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.writeconf_CA2                                                    ; clk          ; clk         ; 0.000        ; 2.904      ; 3.185      ;
; 1.175 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.read_end_1                                                       ; clk          ; clk         ; 0.000        ; 2.895      ; 3.282      ;
; 1.175 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.read_wait_2                                                      ; clk          ; clk         ; 0.000        ; 2.895      ; 3.282      ;
; 1.175 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.read_wait_1                                                      ; clk          ; clk         ; 0.000        ; 2.895      ; 3.282      ;
; 1.320 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.wait_dpd_in                                                      ; clk          ; clk         ; 0.000        ; 2.895      ; 3.427      ;
; 1.320 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.reset                                                            ; clk          ; clk         ; 0.000        ; 2.895      ; 3.427      ;
; 1.320 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.readmem_prep                                                     ; clk          ; clk         ; 0.000        ; 2.895      ; 3.427      ;
; 1.320 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.read_virtconf                                                    ; clk          ; clk         ; 0.000        ; 2.895      ; 3.427      ;
; 1.320 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.writemem_prep                                                    ; clk          ; clk         ; 0.000        ; 2.895      ; 3.427      ;
; 1.320 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.idle                                                             ; clk          ; clk         ; 0.000        ; 2.895      ; 3.427      ;
; 1.449 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.write_end                                                        ; clk          ; clk         ; 0.000        ; 2.897      ; 3.558      ;
; 1.449 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.CA_end                                                           ; clk          ; clk         ; 0.000        ; 2.897      ; 3.558      ;
; 1.449 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.idle_burst                                                       ; clk          ; clk         ; 0.000        ; 2.897      ; 3.558      ;
; 1.449 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.writeburst                                                       ; clk          ; clk         ; 0.000        ; 2.897      ; 3.558      ;
; 1.449 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.writeconf0_end                                                   ; clk          ; clk         ; 0.000        ; 2.897      ; 3.558      ;
; 1.449 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.restore_burst                                                    ; clk          ; clk         ; 0.000        ; 2.897      ; 3.558      ;
; 1.449 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.writeburst_last                                                  ; clk          ; clk         ; 0.000        ; 2.897      ; 3.558      ;
; 1.449 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.writemem                                                         ; clk          ; clk         ; 0.000        ; 2.897      ; 3.558      ;
; 1.449 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.read_wait_0                                                      ; clk          ; clk         ; 0.000        ; 2.897      ; 3.558      ;
; 1.449 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.writemem_wait                                                    ; clk          ; clk         ; 0.000        ; 2.897      ; 3.558      ;
; 1.449 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.stop_burst_1                                                     ; clk          ; clk         ; 0.000        ; 2.897      ; 3.558      ;
; 1.449 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.stop_burst_2                                                     ; clk          ; clk         ; 0.000        ; 2.897      ; 3.558      ;
; 1.449 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.writeburst_prep                                                  ; clk          ; clk         ; 0.000        ; 2.897      ; 3.558      ;
; 1.449 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.writeconf0                                                       ; clk          ; clk         ; 0.000        ; 2.897      ; 3.558      ;
; 1.756 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.dummycmd_end                                                     ; clk          ; clk         ; 0.000        ; 2.897      ; 3.865      ;
; 1.756 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.dummycmd_last                                                    ; clk          ; clk         ; 0.000        ; 2.897      ; 3.865      ;
; 1.756 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.writeconf0_prep                                                  ; clk          ; clk         ; 0.000        ; 2.897      ; 3.865      ;
; 1.756 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.write_virtconf                                                   ; clk          ; clk         ; 0.000        ; 2.897      ; 3.865      ;
; 1.756 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.wait_dpd_out                                                     ; clk          ; clk         ; 0.000        ; 2.897      ; 3.865      ;
; 1.756 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.synch_restoring_2                                                ; clk          ; clk         ; 0.000        ; 2.897      ; 3.865      ;
; 1.756 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.reset_wait                                                       ; clk          ; clk         ; 0.000        ; 2.897      ; 3.865      ;
; 1.756 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.reset_exit                                                       ; clk          ; clk         ; 0.000        ; 2.897      ; 3.865      ;
; 1.756 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.reset_exit_begin                                                 ; clk          ; clk         ; 0.000        ; 2.897      ; 3.865      ;
; 1.756 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.dummycmd                                                         ; clk          ; clk         ; 0.000        ; 2.897      ; 3.865      ;
+-------+-----------+--------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'rwdsgen'                                                                                                                                                                                           ;
+-------+-----------+------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                                                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 9.887 ; reset_n   ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; clk          ; rwdsgen     ; -10.000      ; 3.972      ; 3.101      ;
; 9.887 ; reset_n   ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|sr_flipflop:synchronizer|dout                                  ; clk          ; rwdsgen     ; -10.000      ; 3.972      ; 3.101      ;
; 9.887 ; reset_n   ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; clk          ; rwdsgen     ; -10.000      ; 3.972      ; 3.101      ;
+-------+-----------+------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                             ;
+------------+-----------------+---------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name    ; Note                                           ;
+------------+-----------------+---------------+------------------------------------------------+
; 65.08 MHz  ; 65.08 MHz       ; clk           ;                                                ;
; 87.41 MHz  ; 87.41 MHz       ; shifted_clock ;                                                ;
; 266.6 MHz  ; 266.6 MHz       ; rwdsgen       ;                                                ;
; 498.75 MHz ; 402.09 MHz      ; clk_x8        ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+---------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------+
; Slow 1200mV 0C Model Setup Summary    ;
+---------------+-------+---------------+
; Clock         ; Slack ; End Point TNS ;
+---------------+-------+---------------+
; clk_x8        ; 0.440 ; 0.000         ;
; clk           ; 2.317 ; 0.000         ;
; shifted_clock ; 4.280 ; 0.000         ;
; rwdsgen       ; 7.630 ; 0.000         ;
+---------------+-------+---------------+


+---------------------------------------+
; Slow 1200mV 0C Model Hold Summary     ;
+---------------+-------+---------------+
; Clock         ; Slack ; End Point TNS ;
+---------------+-------+---------------+
; clk           ; 0.384 ; 0.000         ;
; clk_x8        ; 0.401 ; 0.000         ;
; rwdsgen       ; 0.405 ; 0.000         ;
; shifted_clock ; 5.539 ; 0.000         ;
+---------------+-------+---------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+---------+--------+--------------------+
; Clock   ; Slack  ; End Point TNS      ;
+---------+--------+--------------------+
; rwdsgen ; 8.108  ; 0.000              ;
; clk     ; 16.372 ; 0.000              ;
+---------+--------+--------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+---------+-------+--------------------+
; Clock   ; Slack ; End Point TNS      ;
+---------+-------+--------------------+
; clk     ; 0.940 ; 0.000              ;
; rwdsgen ; 9.996 ; 0.000              ;
+---------+-------+--------------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+---------------+-------+--------------------------+
; Clock         ; Slack ; End Point TNS            ;
+---------------+-------+--------------------------+
; clk_x8        ; 0.013 ; 0.000                    ;
; rwdsgen       ; 9.575 ; 0.000                    ;
; clk           ; 9.645 ; 0.000                    ;
; shifted_clock ; 9.989 ; 0.000                    ;
+---------------+-------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_x8'                                                                                                                                                                                                                                                                                                              ;
+-------+----------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                        ; To Node                                                                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.440 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|dff_negedge:ndff1_pipe|dout           ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[6] ; clk_x8       ; clk_x8      ; 1.250        ; -0.013     ; 0.799      ;
; 0.442 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|dff_negedge:ndff3_pipe|dout           ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[2] ; clk_x8       ; clk_x8      ; 1.250        ; -0.012     ; 0.798      ;
; 0.444 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|dff_negedge:ndff4_pipe|dout           ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[0] ; clk_x8       ; clk_x8      ; 1.250        ; -0.012     ; 0.796      ;
; 0.445 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|dff_negedge:ndff2_pipe|dout           ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[4] ; clk_x8       ; clk_x8      ; 1.250        ; -0.013     ; 0.794      ;
; 0.495 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[6]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:lsb|dout[6]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.073     ; 1.934      ;
; 0.521 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[7]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:lsb|dout[7]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.073     ; 1.908      ;
; 0.531 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|msb_enable                            ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:msb|dout[1]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.073     ; 1.898      ;
; 0.531 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|msb_enable                            ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:msb|dout[2]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.073     ; 1.898      ;
; 0.531 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|msb_enable                            ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:msb|dout[3]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.073     ; 1.898      ;
; 0.531 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|msb_enable                            ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:msb|dout[5]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.073     ; 1.898      ;
; 0.582 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[0]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:lsb|dout[0]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.073     ; 1.847      ;
; 0.613 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg5|dout[0] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|present_state.idle_intra              ; clk_x8       ; clk_x8      ; 2.500        ; -0.073     ; 1.816      ;
; 0.619 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg5|dout[0] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|present_state.lsb_tx                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.073     ; 1.810      ;
; 0.741 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|d_flipflop:pdff3|dout                 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|d_flipflop:pdff2|dout                 ; clk_x8       ; clk_x8      ; 2.500        ; -0.075     ; 1.686      ;
; 0.744 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[2] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg3|dout[3] ; clk_x8       ; clk_x8      ; 2.500        ; -0.069     ; 1.689      ;
; 0.745 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[2] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg3|dout[2] ; clk_x8       ; clk_x8      ; 2.500        ; -0.069     ; 1.688      ;
; 0.771 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|dff_negedge:ndff3|dout                ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|dff_negedge:ndff2|dout                ; clk_x8       ; clk_x8      ; 2.500        ; -0.069     ; 1.662      ;
; 0.784 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|lsb_enable                            ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:lsb|dout[0]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.072     ; 1.646      ;
; 0.784 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|lsb_enable                            ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:lsb|dout[1]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.072     ; 1.646      ;
; 0.784 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|msb_enable                            ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:msb|dout[7]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.072     ; 1.646      ;
; 0.784 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|lsb_enable                            ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:lsb|dout[6]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.072     ; 1.646      ;
; 0.784 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|lsb_enable                            ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:lsb|dout[7]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.072     ; 1.646      ;
; 0.784 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|lsb_enable                            ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:lsb|dout[2]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.072     ; 1.646      ;
; 0.784 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|msb_enable                            ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:msb|dout[0]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.072     ; 1.646      ;
; 0.784 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|lsb_enable                            ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:lsb|dout[5]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.072     ; 1.646      ;
; 0.784 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|msb_enable                            ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:msb|dout[4]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.072     ; 1.646      ;
; 0.784 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|msb_enable                            ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:msb|dout[6]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.072     ; 1.646      ;
; 0.796 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|dff_negedge:ndff2|dout                ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|dff_negedge:ndff2_pipe|dout           ; clk_x8       ; clk_x8      ; 2.500        ; -0.068     ; 1.638      ;
; 0.807 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|t_flipflop:tracker|dummy_out          ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|present_state.lsb_tx                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.073     ; 1.622      ;
; 0.809 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[1]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:lsb|dout[1]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.073     ; 1.620      ;
; 0.817 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|t_flipflop:tracker|dummy_out          ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|present_state.idle_intra              ; clk_x8       ; clk_x8      ; 2.500        ; -0.073     ; 1.612      ;
; 0.818 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg3|dout[2] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg5|dout[0] ; clk_x8       ; clk_x8      ; 2.500        ; -0.071     ; 1.613      ;
; 0.834 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg3|dout[2] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg5|dout[1] ; clk_x8       ; clk_x8      ; 2.500        ; -0.071     ; 1.597      ;
; 0.853 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg3|dout[1] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg5|dout[0] ; clk_x8       ; clk_x8      ; 2.500        ; -0.071     ; 1.578      ;
; 0.859 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|system_clear_n                        ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|dff_negedge:ndff2|dout                ; clk_x8       ; clk_x8      ; 3.750        ; -0.133     ; 2.760      ;
; 0.861 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|d_flipflop:pdff3|dout                 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|d_flipflop:pdff3_pipe|dout            ; clk_x8       ; clk_x8      ; 2.500        ; -0.072     ; 1.569      ;
; 0.864 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg3|dout[1] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg5|dout[1] ; clk_x8       ; clk_x8      ; 2.500        ; -0.071     ; 1.567      ;
; 0.870 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[2]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:lsb|dout[2]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.072     ; 1.560      ;
; 0.873 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[5]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:lsb|dout[5]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.072     ; 1.557      ;
; 0.885 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg5|dout[0] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|present_state.msb_tx                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.073     ; 1.544      ;
; 0.887 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg4|dout[2]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg5|dout[2]                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.070     ; 1.545      ;
; 0.903 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[2]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:msb|dout[2]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.072     ; 1.527      ;
; 0.915 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|d_flipflop:pdff4|dout                 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|d_flipflop:pdff3|dout                 ; clk_x8       ; clk_x8      ; 2.500        ; -0.072     ; 1.515      ;
; 0.917 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|d_flipflop:pdff2|dout                 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|d_flipflop:pdff2_pipe|dout            ; clk_x8       ; clk_x8      ; 2.500        ; -0.072     ; 1.513      ;
; 0.919 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|dff_negedge:ndff4|dout                ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|dff_negedge:ndff4_pipe|dout           ; clk_x8       ; clk_x8      ; 2.500        ; -0.069     ; 1.514      ;
; 0.924 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg5|dout[1] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|present_state.idle_intra              ; clk_x8       ; clk_x8      ; 2.500        ; -0.073     ; 1.505      ;
; 0.930 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg5|dout[1] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|present_state.lsb_tx                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.073     ; 1.499      ;
; 0.932 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg3|dout[3] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg5|dout[0] ; clk_x8       ; clk_x8      ; 2.500        ; -0.071     ; 1.499      ;
; 0.934 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg3|dout[3] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg5|dout[1] ; clk_x8       ; clk_x8      ; 2.500        ; -0.071     ; 1.497      ;
; 0.942 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|present_state.lsb_tx                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|lsb_enable                            ; clk_x8       ; clk_x8      ; 2.500        ; -0.074     ; 1.486      ;
; 0.992 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|lsb_enable                            ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:lsb|dout[4]                       ; clk_x8       ; clk_x8      ; 2.500        ; 0.378      ; 1.888      ;
; 0.992 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|lsb_enable                            ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:lsb|dout[3]                       ; clk_x8       ; clk_x8      ; 2.500        ; 0.378      ; 1.888      ;
; 1.014 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|system_clear_n                        ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|dff_negedge:ndff4_pipe|dout           ; clk_x8       ; clk_x8      ; 3.750        ; -0.133     ; 2.605      ;
; 1.035 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:regp2|dout[5]                     ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg1|dout[5]                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.071     ; 1.396      ;
; 1.037 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[1] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg4|dout[0] ; clk_x8       ; clk_x8      ; 2.500        ; -0.072     ; 1.393      ;
; 1.040 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[0] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg3|dout[2] ; clk_x8       ; clk_x8      ; 2.500        ; -0.072     ; 1.390      ;
; 1.043 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg6|dout[5]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[5]                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.074     ; 1.385      ;
; 1.043 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[5]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:msb|dout[5]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.072     ; 1.387      ;
; 1.062 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg6|dout[4]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[4]                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.073     ; 1.367      ;
; 1.074 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg3|dout[6]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg4|dout[6]                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.070     ; 1.358      ;
; 1.076 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[1] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg3|dout[1] ; clk_x8       ; clk_x8      ; 2.500        ; -0.072     ; 1.354      ;
; 1.078 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[0] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg3|dout[3] ; clk_x8       ; clk_x8      ; 2.500        ; -0.072     ; 1.352      ;
; 1.088 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|t_flipflop:tracker|dummy_out          ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|present_state.msb_tx                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.073     ; 1.341      ;
; 1.090 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|d_flipflop:rwdsgen_pipe|dout          ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|t_flipflop:rwdsgen|dummy_out          ; clk_x8       ; clk_x8      ; 2.500        ; -0.070     ; 1.342      ;
; 1.091 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[0] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[1] ; clk_x8       ; clk_x8      ; 2.500        ; -0.072     ; 1.339      ;
; 1.104 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|d_flipflop:pdff3_pipe|dout            ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[3] ; clk_x8       ; clk_x8      ; 2.500        ; -0.075     ; 1.323      ;
; 1.108 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|rwdsgen_toggle                        ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|d_flipflop:rwdsgen_pipe|dout          ; clk_x8       ; clk_x8      ; 2.500        ; -0.075     ; 1.319      ;
; 1.111 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg5|dout[2]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg6|dout[2]                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.074     ; 1.317      ;
; 1.121 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[3]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:msb|dout[3]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.071     ; 1.310      ;
; 1.123 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[3] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg4|dout[0] ; clk_x8       ; clk_x8      ; 2.500        ; -0.069     ; 1.310      ;
; 1.124 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[3] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg3|dout[1] ; clk_x8       ; clk_x8      ; 2.500        ; -0.069     ; 1.309      ;
; 1.128 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[0] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[0] ; clk_x8       ; clk_x8      ; 2.500        ; -0.072     ; 1.302      ;
; 1.135 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|d_flipflop:pdff1_pipe|dout            ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[7] ; clk_x8       ; clk_x8      ; 2.500        ; -0.069     ; 1.298      ;
; 1.136 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg4|dout[7]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg5|dout[7]                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.071     ; 1.295      ;
; 1.137 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg4|dout[0] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg5|dout[1] ; clk_x8       ; clk_x8      ; 2.500        ; -0.071     ; 1.294      ;
; 1.143 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg3|dout[2]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg4|dout[2]                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.071     ; 1.288      ;
; 1.146 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg6|dout[7]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[7]                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.071     ; 1.285      ;
; 1.149 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg4|dout[0] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg5|dout[0] ; clk_x8       ; clk_x8      ; 2.500        ; -0.071     ; 1.282      ;
; 1.150 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg5|dout[7]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg6|dout[7]                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.073     ; 1.279      ;
; 1.154 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[4] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[3] ; clk_x8       ; clk_x8      ; 2.500        ; -0.076     ; 1.272      ;
; 1.154 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[4] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[2] ; clk_x8       ; clk_x8      ; 2.500        ; -0.076     ; 1.272      ;
; 1.155 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg5|dout[1]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg6|dout[1]                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.073     ; 1.274      ;
; 1.171 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|system_clear_n                        ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|dff_negedge:ndff2_pipe|dout           ; clk_x8       ; clk_x8      ; 3.750        ; -0.132     ; 2.449      ;
; 1.177 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[3]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:lsb|dout[3]                       ; clk_x8       ; clk_x8      ; 2.500        ; 0.379      ; 1.704      ;
; 1.178 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:regp2|dout[1]                     ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg1|dout[1]                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.070     ; 1.254      ;
; 1.183 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg3|dout[7]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg4|dout[7]                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.074     ; 1.245      ;
; 1.185 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg2|dout[2]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg3|dout[2]                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.073     ; 1.244      ;
; 1.196 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg5|dout[1] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|present_state.msb_tx                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.073     ; 1.233      ;
; 1.218 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[4]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:lsb|dout[4]                       ; clk_x8       ; clk_x8      ; 2.500        ; 0.377      ; 1.661      ;
; 1.251 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|present_state.msb_tx                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|msb_enable                            ; clk_x8       ; clk_x8      ; 2.500        ; -0.073     ; 1.178      ;
; 1.251 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|present_state.msb_tx                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|rwdsgen_toggle                        ; clk_x8       ; clk_x8      ; 2.500        ; -0.073     ; 1.178      ;
; 1.268 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[3] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[3] ; clk_x8       ; clk_x8      ; 2.500        ; -0.072     ; 1.162      ;
; 1.272 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg4|dout[0]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg5|dout[0]                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.073     ; 1.157      ;
; 1.293 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[3] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[2] ; clk_x8       ; clk_x8      ; 2.500        ; -0.072     ; 1.137      ;
; 1.299 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg5|dout[0] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|t_flipflop:tracker|dummy_out          ; clk_x8       ; clk_x8      ; 2.500        ; -0.073     ; 1.130      ;
; 1.303 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg2|dout[7]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg3|dout[7]                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.073     ; 1.126      ;
; 1.325 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|present_state.msb_tx                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|present_state.idle_intra              ; clk_x8       ; clk_x8      ; 2.500        ; -0.073     ; 1.104      ;
; 1.328 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|present_state.idle_intra              ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|present_state.msb_tx                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.073     ; 1.101      ;
; 1.353 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|present_state.reset                   ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|present_state.msb_tx                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.073     ; 1.076      ;
; 1.353 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg3|dout[3]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg4|dout[3]                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.072     ; 1.077      ;
+-------+----------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                                                                                              ;
+-------+---------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                               ; To Node                                                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 2.317 ; clk                                                                                                     ; hram_DQ[3]                                                                                             ; clk          ; clk         ; 10.000       ; 0.000      ; 6.663      ;
; 2.966 ; clk                                                                                                     ; hram_DQ[0]                                                                                             ; clk          ; clk         ; 10.000       ; 0.000      ; 6.014      ;
; 2.974 ; clk                                                                                                     ; hram_DQ[7]                                                                                             ; clk          ; clk         ; 10.000       ; 0.000      ; 6.006      ;
; 2.986 ; clk                                                                                                     ; hram_DQ[4]                                                                                             ; clk          ; clk         ; 10.000       ; 0.000      ; 5.994      ;
; 3.052 ; clk                                                                                                     ; hram_DQ[1]                                                                                             ; clk          ; clk         ; 10.000       ; 0.000      ; 5.928      ;
; 3.728 ; clk                                                                                                     ; hram_DQ[6]                                                                                             ; clk          ; clk         ; 10.000       ; 0.000      ; 5.252      ;
; 3.731 ; clk                                                                                                     ; hram_DQ[2]                                                                                             ; clk          ; clk         ; 10.000       ; 0.000      ; 5.249      ;
; 4.021 ; clk                                                                                                     ; hram_DQ[5]                                                                                             ; clk          ; clk         ; 10.000       ; 0.000      ; 4.959      ;
; 4.786 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[0]          ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reception      ; rwdsgen      ; clk         ; 10.000       ; -1.011     ; 4.195      ;
; 4.787 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[0]          ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear     ; rwdsgen      ; clk         ; 10.000       ; -1.011     ; 4.194      ;
; 5.126 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[1]          ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reception      ; rwdsgen      ; clk         ; 10.000       ; -1.011     ; 3.855      ;
; 5.127 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[1]          ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear     ; rwdsgen      ; clk         ; 10.000       ; -1.011     ; 3.854      ;
; 5.482 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[4]          ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reception      ; rwdsgen      ; clk         ; 10.000       ; -1.004     ; 3.506      ;
; 5.483 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[4]          ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear     ; rwdsgen      ; clk         ; 10.000       ; -1.004     ; 3.505      ;
; 5.494 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[2]          ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reception      ; rwdsgen      ; clk         ; 10.000       ; -1.004     ; 3.494      ;
; 5.495 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[6]          ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reception      ; rwdsgen      ; clk         ; 10.000       ; -1.004     ; 3.493      ;
; 5.495 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[2]          ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear     ; rwdsgen      ; clk         ; 10.000       ; -1.004     ; 3.493      ;
; 5.496 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[6]          ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear     ; rwdsgen      ; clk         ; 10.000       ; -1.004     ; 3.492      ;
; 5.561 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[7]          ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reception      ; rwdsgen      ; clk         ; 10.000       ; -1.004     ; 3.427      ;
; 5.562 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[3]          ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reception      ; rwdsgen      ; clk         ; 10.000       ; -1.004     ; 3.426      ;
; 5.562 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[7]          ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear     ; rwdsgen      ; clk         ; 10.000       ; -1.004     ; 3.426      ;
; 5.563 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[3]          ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear     ; rwdsgen      ; clk         ; 10.000       ; -1.004     ; 3.425      ;
; 5.872 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[5]          ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reception      ; rwdsgen      ; clk         ; 10.000       ; -1.004     ; 3.116      ;
; 5.873 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[5]          ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear     ; rwdsgen      ; clk         ; 10.000       ; -1.004     ; 3.115      ;
; 6.141 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[6]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[6]           ; rwdsgen      ; clk         ; 10.000       ; -1.011     ; 2.840      ;
; 6.547 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[14]            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[14]          ; rwdsgen      ; clk         ; 10.000       ; -1.011     ; 2.434      ;
; 6.614 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[8]          ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reception      ; rwdsgen      ; clk         ; 10.000       ; -1.011     ; 2.367      ;
; 6.615 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[8]          ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear     ; rwdsgen      ; clk         ; 10.000       ; -1.011     ; 2.366      ;
; 6.715 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[2]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[2]           ; rwdsgen      ; clk         ; 10.000       ; -1.010     ; 2.267      ;
; 6.724 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[11]            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[11]          ; rwdsgen      ; clk         ; 10.000       ; -1.012     ; 2.256      ;
; 6.802 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[5]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[5]           ; rwdsgen      ; clk         ; 10.000       ; -1.012     ; 2.178      ;
; 6.806 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[5]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[5]           ; rwdsgen      ; clk         ; 10.000       ; -1.012     ; 2.174      ;
; 6.900 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[2]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[2]           ; rwdsgen      ; clk         ; 10.000       ; -1.011     ; 2.081      ;
; 6.916 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[13]            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[13]          ; rwdsgen      ; clk         ; 10.000       ; -1.009     ; 2.067      ;
; 6.921 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[7]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[7]           ; rwdsgen      ; clk         ; 10.000       ; -1.011     ; 2.060      ;
; 6.922 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[9]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[9]           ; rwdsgen      ; clk         ; 10.000       ; -1.010     ; 2.060      ;
; 6.924 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[15]            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[15]          ; rwdsgen      ; clk         ; 10.000       ; -1.010     ; 2.058      ;
; 6.932 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[3]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[3]           ; rwdsgen      ; clk         ; 10.000       ; -1.011     ; 2.049      ;
; 6.933 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[4]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[4]           ; rwdsgen      ; clk         ; 10.000       ; -1.009     ; 2.050      ;
; 6.942 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[12]            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[12]          ; rwdsgen      ; clk         ; 10.000       ; -1.011     ; 2.039      ;
; 6.943 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[0]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[0]           ; rwdsgen      ; clk         ; 10.000       ; -1.011     ; 2.038      ;
; 6.946 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[11]            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[11]          ; rwdsgen      ; clk         ; 10.000       ; -1.012     ; 2.034      ;
; 6.955 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[9]          ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reception      ; rwdsgen      ; clk         ; 10.000       ; -1.011     ; 2.026      ;
; 6.956 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[9]          ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear     ; rwdsgen      ; clk         ; 10.000       ; -1.011     ; 2.025      ;
; 6.977 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[0]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[0]           ; rwdsgen      ; clk         ; 10.000       ; -1.011     ; 2.004      ;
; 6.981 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[3]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[3]           ; rwdsgen      ; clk         ; 10.000       ; -1.011     ; 2.000      ;
; 6.991 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[10]         ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reception      ; rwdsgen      ; clk         ; 10.000       ; -1.011     ; 1.990      ;
; 6.998 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[10]            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[10]          ; rwdsgen      ; clk         ; 10.000       ; -1.011     ; 1.983      ;
; 7.009 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[10]         ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear     ; rwdsgen      ; clk         ; 10.000       ; -1.011     ; 1.972      ;
; 7.098 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[1]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[1]           ; rwdsgen      ; clk         ; 10.000       ; -1.011     ; 1.883      ;
; 7.103 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[8]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[8]           ; rwdsgen      ; clk         ; 10.000       ; -1.010     ; 1.879      ;
; 7.116 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[1]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[1]           ; rwdsgen      ; clk         ; 10.000       ; -1.011     ; 1.865      ;
; 7.152 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[15]            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[15]          ; rwdsgen      ; clk         ; 10.000       ; -1.008     ; 1.832      ;
; 7.236 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[13]            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[13]          ; rwdsgen      ; clk         ; 10.000       ; -1.011     ; 1.745      ;
; 7.258 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[4]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[4]           ; rwdsgen      ; clk         ; 10.000       ; -1.011     ; 1.723      ;
; 7.260 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[15]            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[15]          ; rwdsgen      ; clk         ; 10.000       ; -1.011     ; 1.721      ;
; 7.262 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[10]            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[10]          ; rwdsgen      ; clk         ; 10.000       ; -1.011     ; 1.719      ;
; 7.263 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[12]            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[12]          ; rwdsgen      ; clk         ; 10.000       ; -1.011     ; 1.718      ;
; 7.285 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[14]            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[14]          ; rwdsgen      ; clk         ; 10.000       ; -1.010     ; 1.697      ;
; 7.288 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[8]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[8]           ; rwdsgen      ; clk         ; 10.000       ; -1.010     ; 1.694      ;
; 7.309 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[6]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[6]           ; rwdsgen      ; clk         ; 10.000       ; -1.008     ; 1.675      ;
; 7.315 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[7]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[7]           ; rwdsgen      ; clk         ; 10.000       ; -1.010     ; 1.667      ;
; 7.346 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|sr_flipflop:synchronizer|dout ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle           ; rwdsgen      ; clk         ; 10.000       ; -1.010     ; 1.636      ;
; 7.353 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[6]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[6]           ; rwdsgen      ; clk         ; 10.000       ; -1.010     ; 1.629      ;
; 7.429 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[12]            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[12]          ; rwdsgen      ; clk         ; 10.000       ; -1.012     ; 1.551      ;
; 7.446 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[1]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[1]           ; rwdsgen      ; clk         ; 10.000       ; -1.010     ; 1.536      ;
; 7.458 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[7]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[7]           ; rwdsgen      ; clk         ; 10.000       ; -1.009     ; 1.525      ;
; 7.487 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[9]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[9]           ; rwdsgen      ; clk         ; 10.000       ; -1.010     ; 1.495      ;
; 7.546 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[3]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[3]           ; rwdsgen      ; clk         ; 10.000       ; -1.010     ; 1.436      ;
; 7.598 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[12]            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[12]          ; rwdsgen      ; clk         ; 10.000       ; -1.012     ; 1.382      ;
; 7.627 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[13]            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[13]          ; rwdsgen      ; clk         ; 10.000       ; -1.009     ; 1.356      ;
; 7.636 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[11]            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[11]          ; rwdsgen      ; clk         ; 10.000       ; -1.009     ; 1.347      ;
; 7.666 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[9]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[9]           ; rwdsgen      ; clk         ; 10.000       ; -1.011     ; 1.315      ;
; 7.668 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[14]            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[14]          ; rwdsgen      ; clk         ; 10.000       ; -1.011     ; 1.313      ;
; 7.695 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[5]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[5]           ; rwdsgen      ; clk         ; 10.000       ; -1.009     ; 1.288      ;
; 7.706 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[2]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[2]           ; rwdsgen      ; clk         ; 10.000       ; -1.011     ; 1.275      ;
; 7.726 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[8]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[8]           ; rwdsgen      ; clk         ; 10.000       ; -1.011     ; 1.255      ;
; 7.740 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[0]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[0]           ; rwdsgen      ; clk         ; 10.000       ; -1.010     ; 1.242      ;
; 7.858 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[6]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[6]           ; rwdsgen      ; clk         ; 10.000       ; -1.010     ; 1.124      ;
; 7.907 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[3]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[3]           ; rwdsgen      ; clk         ; 10.000       ; -1.010     ; 1.075      ;
; 7.907 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[11]            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[11]          ; rwdsgen      ; clk         ; 10.000       ; -1.010     ; 1.075      ;
; 7.919 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[5]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[5]           ; rwdsgen      ; clk         ; 10.000       ; -1.010     ; 1.063      ;
; 7.921 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[1]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[1]           ; rwdsgen      ; clk         ; 10.000       ; -1.010     ; 1.061      ;
; 7.955 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[7]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[7]           ; rwdsgen      ; clk         ; 10.000       ; -1.010     ; 1.027      ;
; 7.955 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[4]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[4]           ; rwdsgen      ; clk         ; 10.000       ; -1.009     ; 1.028      ;
; 7.957 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[10]            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[10]          ; rwdsgen      ; clk         ; 10.000       ; -1.009     ; 1.026      ;
; 7.993 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[9]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[9]           ; rwdsgen      ; clk         ; 10.000       ; -1.010     ; 0.989      ;
; 8.012 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[4]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[4]           ; rwdsgen      ; clk         ; 10.000       ; -1.010     ; 0.970      ;
; 8.014 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[0]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[0]           ; rwdsgen      ; clk         ; 10.000       ; -1.010     ; 0.968      ;
; 8.015 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[10]            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[10]          ; rwdsgen      ; clk         ; 10.000       ; -1.010     ; 0.967      ;
; 8.016 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[15]            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[15]          ; rwdsgen      ; clk         ; 10.000       ; -1.010     ; 0.966      ;
; 8.169 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|sr_flipflop:synchronizer|dout ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reception_init ; rwdsgen      ; clk         ; 10.000       ; -1.010     ; 0.813      ;
; 8.185 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[14]            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[14]          ; rwdsgen      ; clk         ; 10.000       ; -1.010     ; 0.797      ;
; 8.186 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[2]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[2]           ; rwdsgen      ; clk         ; 10.000       ; -1.010     ; 0.796      ;
; 8.186 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[8]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[8]           ; rwdsgen      ; clk         ; 10.000       ; -1.010     ; 0.796      ;
; 8.187 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[13]            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[13]          ; rwdsgen      ; clk         ; 10.000       ; -1.010     ; 0.795      ;
; 9.011 ; avs_hram_mainconv_CU:CU|present_state.writeconf_CA1                                                     ; hram_DQ[3]                                                                                             ; clk          ; clk         ; 20.000       ; -2.653     ; 7.316      ;
; 9.048 ; avs_hram_mainconv_CU:CU|present_state.writeconf_CA2                                                     ; hram_DQ[3]                                                                                             ; clk          ; clk         ; 20.000       ; -2.653     ; 7.279      ;
; 9.263 ; avs_hram_mainconv_CU:CU|present_state.CA_2                                                              ; hram_DQ[3]                                                                                             ; clk          ; clk         ; 20.000       ; -2.653     ; 7.064      ;
; 9.307 ; avs_hram_mainconv_CU:CU|present_state.writeburst                                                        ; hram_DQ[3]                                                                                             ; clk          ; clk         ; 20.000       ; -2.649     ; 7.024      ;
+-------+---------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'shifted_clock'                                                                                                            ;
+--------+------------------------------------------------------------+---------+---------------+---------------+--------------+------------+------------+
; Slack  ; From Node                                                  ; To Node ; Launch Clock  ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------+---------+---------------+---------------+--------------+------------+------------+
; 4.280  ; EU|clk_shifter|altpll_component|auto_generated|pll1|clk[0] ; clk90   ; shifted_clock ; shifted_clock ; 10.000       ; 0.000      ; 4.720      ;
; 14.270 ; EU|clk_shifter|altpll_component|auto_generated|pll1|clk[0] ; clk90   ; shifted_clock ; shifted_clock ; 20.000       ; 0.000      ; 4.730      ;
+--------+------------------------------------------------------------+---------+---------------+---------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'rwdsgen'                                                                                                                                                                                                                                                                                                                              ;
+--------+------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                ; To Node                                                                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 7.630  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reset                                            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[6]                                              ; clk          ; rwdsgen     ; 10.000       ; 0.766      ; 3.128      ;
; 7.630  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reset                                            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[5]                                              ; clk          ; rwdsgen     ; 10.000       ; 0.766      ; 3.128      ;
; 7.630  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reset                                            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[15]                                             ; clk          ; rwdsgen     ; 10.000       ; 0.766      ; 3.128      ;
; 7.630  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reset                                            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[14]                                             ; clk          ; rwdsgen     ; 10.000       ; 0.766      ; 3.128      ;
; 7.630  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reset                                            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[3]                                              ; clk          ; rwdsgen     ; 10.000       ; 0.766      ; 3.128      ;
; 7.630  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reset                                            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[11]                                             ; clk          ; rwdsgen     ; 10.000       ; 0.766      ; 3.128      ;
; 7.630  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reset                                            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[2]                                              ; clk          ; rwdsgen     ; 10.000       ; 0.766      ; 3.128      ;
; 7.630  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reset                                            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[1]                                              ; clk          ; rwdsgen     ; 10.000       ; 0.766      ; 3.128      ;
; 7.630  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reset                                            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[7]                                              ; clk          ; rwdsgen     ; 10.000       ; 0.766      ; 3.128      ;
; 7.630  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reset                                            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[0]                                              ; clk          ; rwdsgen     ; 10.000       ; 0.766      ; 3.128      ;
; 7.797  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear                                       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[15]                                             ; clk          ; rwdsgen     ; 10.000       ; 0.766      ; 2.961      ;
; 7.797  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear                                       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[14]                                             ; clk          ; rwdsgen     ; 10.000       ; 0.766      ; 2.961      ;
; 7.797  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear                                       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[2]                                              ; clk          ; rwdsgen     ; 10.000       ; 0.766      ; 2.961      ;
; 7.797  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear                                       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[7]                                              ; clk          ; rwdsgen     ; 10.000       ; 0.766      ; 2.961      ;
; 7.797  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear                                       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[1]                                              ; clk          ; rwdsgen     ; 10.000       ; 0.766      ; 2.961      ;
; 7.797  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear                                       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[0]                                              ; clk          ; rwdsgen     ; 10.000       ; 0.766      ; 2.961      ;
; 7.797  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear                                       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[3]                                              ; clk          ; rwdsgen     ; 10.000       ; 0.766      ; 2.961      ;
; 7.797  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear                                       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[11]                                             ; clk          ; rwdsgen     ; 10.000       ; 0.766      ; 2.961      ;
; 7.797  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear                                       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[6]                                              ; clk          ; rwdsgen     ; 10.000       ; 0.766      ; 2.961      ;
; 7.797  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear                                       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[5]                                              ; clk          ; rwdsgen     ; 10.000       ; 0.766      ; 2.961      ;
; 7.919  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reset                                            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[4]                                              ; clk          ; rwdsgen     ; 10.000       ; 0.765      ; 2.838      ;
; 7.919  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reset                                            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[13]                                             ; clk          ; rwdsgen     ; 10.000       ; 0.765      ; 2.838      ;
; 7.919  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reset                                            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[12]                                             ; clk          ; rwdsgen     ; 10.000       ; 0.765      ; 2.838      ;
; 7.919  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reset                                            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[10]                                             ; clk          ; rwdsgen     ; 10.000       ; 0.765      ; 2.838      ;
; 7.919  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reset                                            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[9]                                              ; clk          ; rwdsgen     ; 10.000       ; 0.765      ; 2.838      ;
; 7.919  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reset                                            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[8]                                              ; clk          ; rwdsgen     ; 10.000       ; 0.765      ; 2.838      ;
; 8.086  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear                                       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[12]                                             ; clk          ; rwdsgen     ; 10.000       ; 0.765      ; 2.671      ;
; 8.086  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear                                       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[10]                                             ; clk          ; rwdsgen     ; 10.000       ; 0.765      ; 2.671      ;
; 8.086  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear                                       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[9]                                              ; clk          ; rwdsgen     ; 10.000       ; 0.765      ; 2.671      ;
; 8.086  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear                                       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[8]                                              ; clk          ; rwdsgen     ; 10.000       ; 0.765      ; 2.671      ;
; 8.086  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear                                       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[4]                                              ; clk          ; rwdsgen     ; 10.000       ; 0.765      ; 2.671      ;
; 8.086  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear                                       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[13]                                             ; clk          ; rwdsgen     ; 10.000       ; 0.765      ; 2.671      ;
; 8.136  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_disabled                                    ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[5]                                              ; clk          ; rwdsgen     ; 10.000       ; 0.766      ; 2.622      ;
; 8.136  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_disabled                                    ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[2]                                              ; clk          ; rwdsgen     ; 10.000       ; 0.766      ; 2.622      ;
; 8.136  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_disabled                                    ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[14]                                             ; clk          ; rwdsgen     ; 10.000       ; 0.766      ; 2.622      ;
; 8.136  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_disabled                                    ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[0]                                              ; clk          ; rwdsgen     ; 10.000       ; 0.766      ; 2.622      ;
; 8.136  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_disabled                                    ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[7]                                              ; clk          ; rwdsgen     ; 10.000       ; 0.766      ; 2.622      ;
; 8.136  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_disabled                                    ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[11]                                             ; clk          ; rwdsgen     ; 10.000       ; 0.766      ; 2.622      ;
; 8.136  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_disabled                                    ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[15]                                             ; clk          ; rwdsgen     ; 10.000       ; 0.766      ; 2.622      ;
; 8.136  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_disabled                                    ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[6]                                              ; clk          ; rwdsgen     ; 10.000       ; 0.766      ; 2.622      ;
; 8.136  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_disabled                                    ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[3]                                              ; clk          ; rwdsgen     ; 10.000       ; 0.766      ; 2.622      ;
; 8.136  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_disabled                                    ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[1]                                              ; clk          ; rwdsgen     ; 10.000       ; 0.766      ; 2.622      ;
; 8.425  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_disabled                                    ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[8]                                              ; clk          ; rwdsgen     ; 10.000       ; 0.765      ; 2.332      ;
; 8.425  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_disabled                                    ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[12]                                             ; clk          ; rwdsgen     ; 10.000       ; 0.765      ; 2.332      ;
; 8.425  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_disabled                                    ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[13]                                             ; clk          ; rwdsgen     ; 10.000       ; 0.765      ; 2.332      ;
; 8.425  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_disabled                                    ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[9]                                              ; clk          ; rwdsgen     ; 10.000       ; 0.765      ; 2.332      ;
; 8.425  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_disabled                                    ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[4]                                              ; clk          ; rwdsgen     ; 10.000       ; 0.765      ; 2.332      ;
; 8.425  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_disabled                                    ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[10]                                             ; clk          ; rwdsgen     ; 10.000       ; 0.765      ; 2.332      ;
; 8.831  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reset                                            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; clk          ; rwdsgen     ; 10.000       ; 0.763      ; 1.924      ;
; 8.833  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle                                             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[5]                                           ; clk          ; rwdsgen     ; 10.000       ; 0.758      ; 1.917      ;
; 8.833  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle                                             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[2]                                           ; clk          ; rwdsgen     ; 10.000       ; 0.758      ; 1.917      ;
; 8.833  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle                                             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[7]                                           ; clk          ; rwdsgen     ; 10.000       ; 0.758      ; 1.917      ;
; 8.833  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle                                             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[6]                                           ; clk          ; rwdsgen     ; 10.000       ; 0.758      ; 1.917      ;
; 8.833  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle                                             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[4]                                           ; clk          ; rwdsgen     ; 10.000       ; 0.758      ; 1.917      ;
; 8.833  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle                                             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[3]                                           ; clk          ; rwdsgen     ; 10.000       ; 0.758      ; 1.917      ;
; 9.098  ; avs_hram_mainconv_EU:EU|reg:burstcnt_reg|dout[10]                                                                                        ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[10]                                          ; clk          ; rwdsgen     ; 10.000       ; 0.765      ; 1.659      ;
; 9.148  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear                                       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; clk          ; rwdsgen     ; 10.000       ; 0.763      ; 1.607      ;
; 9.186  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle                                             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[8]                                           ; clk          ; rwdsgen     ; 10.000       ; 0.764      ; 1.570      ;
; 9.186  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle                                             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[1]                                           ; clk          ; rwdsgen     ; 10.000       ; 0.764      ; 1.570      ;
; 9.186  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle                                             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[10]                                          ; clk          ; rwdsgen     ; 10.000       ; 0.764      ; 1.570      ;
; 9.186  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle                                             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[0]                                           ; clk          ; rwdsgen     ; 10.000       ; 0.764      ; 1.570      ;
; 9.186  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle                                             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[9]                                           ; clk          ; rwdsgen     ; 10.000       ; 0.764      ; 1.570      ;
; 9.214  ; avs_hram_mainconv_EU:EU|reg:burstcnt_reg|dout[7]                                                                                         ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[7]                                           ; clk          ; rwdsgen     ; 10.000       ; 0.758      ; 1.536      ;
; 9.341  ; avs_hram_mainconv_EU:EU|reg:burstcnt_reg|dout[5]                                                                                         ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[5]                                           ; clk          ; rwdsgen     ; 10.000       ; 0.761      ; 1.412      ;
; 9.371  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reset                                            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; clk          ; rwdsgen     ; 10.000       ; 0.763      ; 1.384      ;
; 9.372  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reset                                            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|sr_flipflop:synchronizer|dout                                  ; clk          ; rwdsgen     ; 10.000       ; 0.763      ; 1.383      ;
; 9.430  ; avs_hram_mainconv_EU:EU|reg:burstcnt_reg|dout[2]                                                                                         ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[2]                                           ; clk          ; rwdsgen     ; 10.000       ; 0.759      ; 1.321      ;
; 9.540  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear                                       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; clk          ; rwdsgen     ; 10.000       ; 0.763      ; 1.215      ;
; 9.540  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear                                       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|sr_flipflop:synchronizer|dout                                  ; clk          ; rwdsgen     ; 10.000       ; 0.763      ; 1.215      ;
; 9.717  ; avs_hram_mainconv_EU:EU|reg:burstcnt_reg|dout[4]                                                                                         ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[4]                                           ; clk          ; rwdsgen     ; 10.000       ; 0.761      ; 1.036      ;
; 9.724  ; avs_hram_mainconv_EU:EU|reg:burstcnt_reg|dout[3]                                                                                         ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[3]                                           ; clk          ; rwdsgen     ; 10.000       ; 0.761      ; 1.029      ;
; 9.726  ; avs_hram_mainconv_EU:EU|reg:burstcnt_reg|dout[9]                                                                                         ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[9]                                           ; clk          ; rwdsgen     ; 10.000       ; 0.764      ; 1.030      ;
; 9.728  ; avs_hram_mainconv_EU:EU|reg:burstcnt_reg|dout[1]                                                                                         ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[1]                                           ; clk          ; rwdsgen     ; 10.000       ; 0.764      ; 1.028      ;
; 9.730  ; avs_hram_mainconv_EU:EU|reg:burstcnt_reg|dout[6]                                                                                         ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[6]                                           ; clk          ; rwdsgen     ; 10.000       ; 0.761      ; 1.023      ;
; 9.733  ; avs_hram_mainconv_EU:EU|reg:burstcnt_reg|dout[0]                                                                                         ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[0]                                           ; clk          ; rwdsgen     ; 10.000       ; 0.764      ; 1.023      ;
; 9.733  ; avs_hram_mainconv_EU:EU|reg:burstcnt_reg|dout[8]                                                                                         ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[8]                                           ; clk          ; rwdsgen     ; 10.000       ; 0.764      ; 1.023      ;
; 9.874  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_disabled                                    ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; clk          ; rwdsgen     ; 10.000       ; 0.763      ; 0.881      ;
; 9.876  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_disabled                                    ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; clk          ; rwdsgen     ; 10.000       ; 0.763      ; 0.879      ;
; 9.878  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_disabled                                    ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|sr_flipflop:synchronizer|dout                                  ; clk          ; rwdsgen     ; 10.000       ; 0.763      ; 0.877      ;
; 16.249 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[14]                                             ; rwdsgen      ; rwdsgen     ; 20.000       ; -0.067     ; 3.686      ;
; 16.249 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[6]                                              ; rwdsgen      ; rwdsgen     ; 20.000       ; -0.067     ; 3.686      ;
; 16.249 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[9]                                              ; rwdsgen      ; rwdsgen     ; 20.000       ; -0.067     ; 3.686      ;
; 16.249 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[8]                                              ; rwdsgen      ; rwdsgen     ; 20.000       ; -0.067     ; 3.686      ;
; 16.249 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[7]                                              ; rwdsgen      ; rwdsgen     ; 20.000       ; -0.067     ; 3.686      ;
; 16.291 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[5]                                              ; rwdsgen      ; rwdsgen     ; 20.000       ; -0.066     ; 3.645      ;
; 16.291 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[12]                                             ; rwdsgen      ; rwdsgen     ; 20.000       ; -0.066     ; 3.645      ;
; 16.509 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[14]                                             ; rwdsgen      ; rwdsgen     ; 20.000       ; -0.067     ; 3.426      ;
; 16.509 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[6]                                              ; rwdsgen      ; rwdsgen     ; 20.000       ; -0.067     ; 3.426      ;
; 16.509 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[9]                                              ; rwdsgen      ; rwdsgen     ; 20.000       ; -0.067     ; 3.426      ;
; 16.509 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[8]                                              ; rwdsgen      ; rwdsgen     ; 20.000       ; -0.067     ; 3.426      ;
; 16.509 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[7]                                              ; rwdsgen      ; rwdsgen     ; 20.000       ; -0.067     ; 3.426      ;
; 16.525 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[3]                                              ; rwdsgen      ; rwdsgen     ; 20.000       ; -0.066     ; 3.411      ;
; 16.525 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[6]                                              ; rwdsgen      ; rwdsgen     ; 20.000       ; -0.066     ; 3.411      ;
; 16.525 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[0]                                              ; rwdsgen      ; rwdsgen     ; 20.000       ; -0.066     ; 3.411      ;
; 16.525 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[14]                                             ; rwdsgen      ; rwdsgen     ; 20.000       ; -0.066     ; 3.411      ;
; 16.525 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[5]                                              ; rwdsgen      ; rwdsgen     ; 20.000       ; -0.066     ; 3.411      ;
; 16.525 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[15]                                             ; rwdsgen      ; rwdsgen     ; 20.000       ; -0.066     ; 3.411      ;
; 16.525 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[7]                                              ; rwdsgen      ; rwdsgen     ; 20.000       ; -0.066     ; 3.411      ;
; 16.525 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[11]                                             ; rwdsgen      ; rwdsgen     ; 20.000       ; -0.066     ; 3.411      ;
; 16.525 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[2]                                              ; rwdsgen      ; rwdsgen     ; 20.000       ; -0.066     ; 3.411      ;
+--------+------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                                                                                                                                                 ;
+-------+------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                ; To Node                                                                                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.384 ; avs_address[7]                                                                                                                           ; avs_hram_mainconv_EU:EU|reg:addr_reg|dout[7]                                                                                                            ; clk          ; clk         ; 0.000        ; 2.653      ; 2.232      ;
; 0.402 ; avs_hram_mainconv_CU:CU|present_state.reset_wait                                                                                         ; avs_hram_mainconv_CU:CU|present_state.reset_wait                                                                                                        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; avs_hram_mainconv_CU:CU|present_state.read_virtconf                                                                                      ; avs_hram_mainconv_CU:CU|present_state.read_virtconf                                                                                                     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; avs_hram_mainconv_EU:EU|reg:cntpipe1|altshift_taps:dout_rtl_0|shift_taps_06m:auto_generated|cntr_vof:cntr1|counter_reg_bit[0]            ; avs_hram_mainconv_EU:EU|reg:cntpipe1|altshift_taps:dout_rtl_0|shift_taps_06m:auto_generated|cntr_vof:cntr1|counter_reg_bit[0]                           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:data_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:data_counter|t_flipflop:\g1:1:chain_tff|dummy_out                ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; avs_hram_mainconv_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:\g1:4:chain_tff|dummy_out                                 ; avs_hram_mainconv_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:\g1:4:chain_tff|dummy_out                                                ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; avs_hram_mainconv_CU:CU|present_state.read_wait_2                                                                                        ; avs_hram_mainconv_CU:CU|present_state.read_wait_2                                                                                                       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; avs_hram_mainconv_CU:CU|present_state.read_wait_1                                                                                        ; avs_hram_mainconv_CU:CU|present_state.read_wait_1                                                                                                       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; avs_hram_mainconv_EU:EU|d_flipflop:dpd_req_tracker|dout                                                                                  ; avs_hram_mainconv_EU:EU|d_flipflop:dpd_req_tracker|dout                                                                                                 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; avs_hram_mainconv_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:\g1:10:chain_tff|dummy_out                                ; avs_hram_mainconv_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:\g1:10:chain_tff|dummy_out                                               ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; avs_hram_mainconv_CU:CU|present_state.reset_exit                                                                                         ; avs_hram_mainconv_CU:CU|present_state.reset_exit                                                                                                        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; avs_hram_mainconv_EU:EU|d_flipflop:rwds_tracker|dout                                                                                     ; avs_hram_mainconv_EU:EU|d_flipflop:rwds_tracker|dout                                                                                                    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_disabled                                    ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_disabled                                                   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; avs_hram_mainconv_CU:CU|present_state.wait_dpd_out                                                                                       ; avs_hram_mainconv_CU:CU|present_state.wait_dpd_out                                                                                                      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; avs_hram_mainconv_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:\g1:7:chain_tff|dummy_out                                 ; avs_hram_mainconv_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:\g1:7:chain_tff|dummy_out                                                ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; avs_hram_mainconv_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:entry_tff|dummy_out                                       ; avs_hram_mainconv_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:entry_tff|dummy_out                                                      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; avs_hram_mainconv_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:\g1:11:chain_tff|dummy_out                                ; avs_hram_mainconv_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:\g1:11:chain_tff|dummy_out                                               ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; avs_hram_mainconv_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:\g1:5:chain_tff|dummy_out                                 ; avs_hram_mainconv_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:\g1:5:chain_tff|dummy_out                                                ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; avs_hram_mainconv_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:\g1:2:chain_tff|dummy_out                                 ; avs_hram_mainconv_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:\g1:2:chain_tff|dummy_out                                                ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; avs_hram_mainconv_CU:CU|present_state.dummycmd                                                                                           ; avs_hram_mainconv_CU:CU|present_state.dummycmd                                                                                                          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reception                                        ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reception                                                       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear                                       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear                                                      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; avs_hram_mainconv_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:\g1:1:chain_tff|dummy_out                                 ; avs_hram_mainconv_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:\g1:1:chain_tff|dummy_out                                                ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:data_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:data_counter|t_flipflop:entry_tff|dummy_out                      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; avs_hram_mainconv_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:\g1:8:chain_tff|dummy_out                                 ; avs_hram_mainconv_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:\g1:8:chain_tff|dummy_out                                                ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; avs_hram_mainconv_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:\g1:13:chain_tff|dummy_out                                ; avs_hram_mainconv_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:\g1:13:chain_tff|dummy_out                                               ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; avs_hram_mainconv_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:\g1:12:chain_tff|dummy_out                                ; avs_hram_mainconv_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:\g1:12:chain_tff|dummy_out                                               ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; avs_hram_mainconv_CU:CU|present_state.wait_dpd_in                                                                                        ; avs_hram_mainconv_CU:CU|present_state.wait_dpd_in                                                                                                       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; avs_hram_mainconv_EU:EU|sr_flipflop:dpd_tracker|dout                                                                                     ; avs_hram_mainconv_EU:EU|sr_flipflop:dpd_tracker|dout                                                                                                    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.403 ; avs_hram_mainconv_CU:CU|present_state.writeburst                                                                                         ; avs_hram_mainconv_CU:CU|present_state.writeburst                                                                                                        ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; avs_hram_mainconv_CU:CU|present_state.writemem_wait                                                                                      ; avs_hram_mainconv_CU:CU|present_state.writemem_wait                                                                                                     ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; avs_hram_mainconv_CU:CU|present_state.idle_burst                                                                                         ; avs_hram_mainconv_CU:CU|present_state.idle_burst                                                                                                        ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.417 ; avs_hram_mainconv_EU:EU|reg:cntpipe1|altshift_taps:dout_rtl_0|shift_taps_06m:auto_generated|cntr_vof:cntr1|counter_reg_bit[0]            ; avs_hram_mainconv_EU:EU|reg:cntpipe1|altshift_taps:dout_rtl_0|shift_taps_06m:auto_generated|altsyncram_ik31:altsyncram4|ram_block5a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.420      ; 1.067      ;
; 0.417 ; avs_hram_mainconv_EU:EU|reg:cntpipe1|altshift_taps:dout_rtl_0|shift_taps_06m:auto_generated|cntr_vof:cntr1|counter_reg_bit[1]            ; avs_hram_mainconv_EU:EU|reg:cntpipe1|altshift_taps:dout_rtl_0|shift_taps_06m:auto_generated|cntr_vof:cntr1|counter_reg_bit[1]                           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.684      ;
; 0.432 ; avs_hram_mainconv_EU:EU|reg:cntpipe1|altshift_taps:dout_rtl_0|shift_taps_06m:auto_generated|dffe3a[0]                                    ; avs_hram_mainconv_EU:EU|reg:cntpipe1|altshift_taps:dout_rtl_0|shift_taps_06m:auto_generated|altsyncram_ik31:altsyncram4|ram_block5a0~portb_address_reg0 ; clk          ; clk         ; 0.000        ; 0.420      ; 1.082      ;
; 0.445 ; avs_hram_mainconv_EU:EU|reg:cntpipe1|altshift_taps:dout_rtl_0|shift_taps_06m:auto_generated|cntr_vof:cntr1|counter_reg_bit[1]            ; avs_hram_mainconv_EU:EU|reg:cntpipe1|altshift_taps:dout_rtl_0|shift_taps_06m:auto_generated|altsyncram_ik31:altsyncram4|ram_block5a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.420      ; 1.095      ;
; 0.462 ; avs_hram_mainconv_CU:CU|present_state.write_virtconf                                                                                     ; avs_hram_mainconv_EU:EU|sr_flipflop:dpd_tracker|dout                                                                                                    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.729      ;
; 0.470 ; avs_hram_mainconv_EU:EU|sr_flipflop:dpd_tracker|dout                                                                                     ; avs_hram_mainconv_CU:CU|present_state.write_virtconf                                                                                                    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.737      ;
; 0.471 ; avs_hram_mainconv_CU:CU|present_state.writemem                                                                                           ; avs_hram_mainconv_CU:CU|present_state.write_end                                                                                                         ; clk          ; clk         ; 0.000        ; 0.071      ; 0.737      ;
; 0.472 ; avs_address[5]                                                                                                                           ; avs_hram_mainconv_EU:EU|reg:addr_reg|dout[5]                                                                                                            ; clk          ; clk         ; 0.000        ; 2.653      ; 2.320      ;
; 0.472 ; avs_hram_mainconv_CU:CU|present_state.read_end_2                                                                                         ; avs_hram_mainconv_CU:CU|present_state.synch_restoring_1                                                                                                 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.739      ;
; 0.485 ; avs_hram_mainconv_EU:EU|reg:cntpipe1|altshift_taps:dout_rtl_0|shift_taps_06m:auto_generated|cntr_vof:cntr1|counter_reg_bit[1]            ; avs_hram_mainconv_EU:EU|reg:cntpipe1|altshift_taps:dout_rtl_0|shift_taps_06m:auto_generated|cntr_vof:cntr1|counter_reg_bit[0]                           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.752      ;
; 0.485 ; avs_hram_mainconv_CU:CU|present_state.write_virtconf                                                                                     ; avs_hram_mainconv_CU:CU|present_state.writeconf0_prep                                                                                                   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.752      ;
; 0.487 ; avs_hram_mainconv_EU:EU|reg:cntpipe1|altshift_taps:dout_rtl_0|shift_taps_06m:auto_generated|cntr_vof:cntr1|counter_reg_bit[1]            ; avs_hram_mainconv_EU:EU|reg:cntpipe1|altshift_taps:dout_rtl_0|shift_taps_06m:auto_generated|dffe3a[1]                                                   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.754      ;
; 0.492 ; avs_hram_mainconv_EU:EU|reg:addr_reg|dout[1]                                                                                             ; avs_hram_mainconv_EU:EU|CA_unpacker:CA_unpacker_inst|reg:CA2|dout[1]                                                                                    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.759      ;
; 0.493 ; avs_hram_mainconv_EU:EU|reg:addr_reg|dout[13]                                                                                            ; avs_hram_mainconv_EU:EU|CA_unpacker:CA_unpacker_inst|reg:CA1|dout[10]                                                                                   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.760      ;
; 0.495 ; avs_hram_mainconv_EU:EU|reg:addr_reg|dout[6]                                                                                             ; avs_hram_mainconv_EU:EU|CA_unpacker:CA_unpacker_inst|reg:CA1|dout[3]                                                                                    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.762      ;
; 0.499 ; avs_hram_mainconv_CU:CU|present_state.idle                                                                                               ; avs_hram_mainconv_CU:CU|present_state.read_virtconf                                                                                                     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.766      ;
; 0.499 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reception_init                                   ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reception                                                       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.766      ;
; 0.499 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reception                                        ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear                                                      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.766      ;
; 0.509 ; avs_hram_mainconv_CU:CU|present_state.CA_0                                                                                               ; avs_hram_mainconv_CU:CU|present_state.CA_1                                                                                                              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.776      ;
; 0.511 ; avs_hram_mainconv_CU:CU|present_state.CA_end                                                                                             ; avs_hram_mainconv_CU:CU|present_state.read_wait_0                                                                                                       ; clk          ; clk         ; 0.000        ; 0.071      ; 0.777      ;
; 0.529 ; avs_hram_mainconv_CU:CU|present_state.CA_1                                                                                               ; avs_hram_mainconv_CU:CU|present_state.CA_2                                                                                                              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.796      ;
; 0.530 ; avs_burstcount[0]                                                                                                                        ; avs_hram_mainconv_EU:EU|reg:burstcnt_reg|dout[0]                                                                                                        ; clk          ; clk         ; 0.000        ; 2.648      ; 2.373      ;
; 0.552 ; avs_address[0]                                                                                                                           ; avs_hram_mainconv_EU:EU|reg:addr_reg|dout[0]                                                                                                            ; clk          ; clk         ; 0.000        ; 2.653      ; 2.400      ;
; 0.572 ; avs_address[12]                                                                                                                          ; avs_hram_mainconv_EU:EU|reg:addr_reg|dout[12]                                                                                                           ; clk          ; clk         ; 0.000        ; 2.641      ; 2.408      ;
; 0.575 ; avs_address[1]                                                                                                                           ; avs_hram_mainconv_EU:EU|reg:addr_reg|dout[1]                                                                                                            ; clk          ; clk         ; 0.000        ; 2.653      ; 2.423      ;
; 0.578 ; avs_address[10]                                                                                                                          ; avs_hram_mainconv_EU:EU|reg:addr_reg|dout[10]                                                                                                           ; clk          ; clk         ; 0.000        ; 2.641      ; 2.414      ;
; 0.584 ; avs_burstcount[3]                                                                                                                        ; avs_hram_mainconv_EU:EU|reg:burstcnt_reg|dout[3]                                                                                                        ; clk          ; clk         ; 0.000        ; 2.645      ; 2.424      ;
; 0.595 ; avs_address[14]                                                                                                                          ; avs_hram_mainconv_EU:EU|reg:addr_reg|dout[14]                                                                                                           ; clk          ; clk         ; 0.000        ; 2.641      ; 2.431      ;
; 0.606 ; avs_address[17]                                                                                                                          ; avs_hram_mainconv_EU:EU|reg:addr_reg|dout[17]                                                                                                           ; clk          ; clk         ; 0.000        ; 2.638      ; 2.439      ;
; 0.608 ; avs_hram_mainconv_CU:CU|present_state.reset_exit                                                                                         ; avs_hram_mainconv_CU:CU|present_state.writeconf0_prep                                                                                                   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.875      ;
; 0.608 ; avs_address[16]                                                                                                                          ; avs_hram_mainconv_EU:EU|reg:addr_reg|dout[16]                                                                                                           ; clk          ; clk         ; 0.000        ; 2.638      ; 2.441      ;
; 0.611 ; avs_address[9]                                                                                                                           ; avs_hram_mainconv_EU:EU|reg:addr_reg|dout[9]                                                                                                            ; clk          ; clk         ; 0.000        ; 2.641      ; 2.447      ;
; 0.613 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[4]                                             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outpipe|dout[4]                                                           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.880      ;
; 0.614 ; avs_writedata[10]                                                                                                                        ; avs_hram_mainconv_EU:EU|reg:datain_reg|dout[10]                                                                                                         ; clk          ; clk         ; 0.000        ; 2.650      ; 2.459      ;
; 0.619 ; avs_hram_mainconv_EU:EU|reg:addr_reg|dout[20]                                                                                            ; avs_hram_mainconv_EU:EU|CA_unpacker:CA_unpacker_inst|reg:CA0|dout[1]                                                                                    ; clk          ; clk         ; 0.000        ; 0.075      ; 0.889      ;
; 0.621 ; avs_hram_mainconv_EU:EU|reg:addr_reg|dout[8]                                                                                             ; avs_hram_mainconv_EU:EU|CA_unpacker:CA_unpacker_inst|reg:CA1|dout[5]                                                                                    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.888      ;
; 0.622 ; avs_hram_mainconv_CU:CU|present_state.idle_burst                                                                                         ; avs_hram_mainconv_CU:CU|present_state.restore_burst                                                                                                     ; clk          ; clk         ; 0.000        ; 0.071      ; 0.888      ;
; 0.628 ; avs_writedata[12]                                                                                                                        ; avs_hram_mainconv_EU:EU|reg:datain_reg|dout[12]                                                                                                         ; clk          ; clk         ; 0.000        ; 2.650      ; 2.473      ;
; 0.629 ; avs_hram_mainconv_CU:CU|present_state.reset_wait                                                                                         ; avs_hram_mainconv_CU:CU|present_state.reset_exit_begin                                                                                                  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.896      ;
; 0.630 ; avs_address[6]                                                                                                                           ; avs_hram_mainconv_EU:EU|reg:addr_reg|dout[6]                                                                                                            ; clk          ; clk         ; 0.000        ; 2.653      ; 2.478      ;
; 0.630 ; avs_address[13]                                                                                                                          ; avs_hram_mainconv_EU:EU|reg:addr_reg|dout[13]                                                                                                           ; clk          ; clk         ; 0.000        ; 2.641      ; 2.466      ;
; 0.633 ; avs_hram_mainconv_EU:EU|reg:addr_reg|dout[0]                                                                                             ; avs_hram_mainconv_EU:EU|CA_unpacker:CA_unpacker_inst|reg:CA2|dout[0]                                                                                    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.900      ;
; 0.643 ; avs_writedata[13]                                                                                                                        ; avs_hram_mainconv_EU:EU|reg:datain_reg|dout[13]                                                                                                         ; clk          ; clk         ; 0.000        ; 2.650      ; 2.488      ;
; 0.645 ; avs_hram_mainconv_CU:CU|present_state.writeburst                                                                                         ; avs_hram_mainconv_CU:CU|present_state.writeburst_last                                                                                                   ; clk          ; clk         ; 0.000        ; 0.071      ; 0.911      ;
; 0.646 ; avs_writedata[8]                                                                                                                         ; avs_hram_mainconv_EU:EU|reg:datain_reg|dout[8]                                                                                                          ; clk          ; clk         ; 0.000        ; 2.650      ; 2.491      ;
; 0.646 ; avs_hram_mainconv_EU:EU|CA_unpacker:CA_unpacker_inst|reg:CA1|dout[0]                                                                     ; avs_hram_mainconv_EU:EU|SDR_to_DDR_converter:writedata_converter|reg:input_reg|dout[0]                                                                  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.914      ;
; 0.646 ; avs_writedata[9]                                                                                                                         ; avs_hram_mainconv_EU:EU|reg:datain_reg|dout[9]                                                                                                          ; clk          ; clk         ; 0.000        ; 2.654      ; 2.495      ;
; 0.646 ; avs_address[18]                                                                                                                          ; avs_hram_mainconv_EU:EU|reg:addr_reg|dout[18]                                                                                                           ; clk          ; clk         ; 0.000        ; 2.638      ; 2.479      ;
; 0.649 ; avs_hram_mainconv_EU:EU|adder_22bit_1pipe:addressgen|lpm_add_sub:LPM_ADD_SUB_component|add_sub_89k:auto_generated|pipeline_dffe[15]      ; avs_hram_mainconv_EU:EU|CA_unpacker:CA_unpacker_inst|reg:CA1|dout[12]                                                                                   ; clk          ; clk         ; 0.000        ; 0.071      ; 0.915      ;
; 0.649 ; avs_hram_mainconv_EU:EU|adder_22bit_1pipe:addressgen|lpm_add_sub:LPM_ADD_SUB_component|add_sub_89k:auto_generated|pipeline_dffe[10]      ; avs_hram_mainconv_EU:EU|CA_unpacker:CA_unpacker_inst|reg:CA1|dout[7]                                                                                    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.916      ;
; 0.649 ; avs_address[21]                                                                                                                          ; avs_hram_mainconv_EU:EU|reg:addr_reg|dout[21]                                                                                                           ; clk          ; clk         ; 0.000        ; 2.638      ; 2.482      ;
; 0.649 ; avs_hram_mainconv_CU:CU|present_state.writeburst                                                                                         ; avs_hram_mainconv_CU:CU|present_state.stop_burst_1                                                                                                      ; clk          ; clk         ; 0.000        ; 0.071      ; 0.915      ;
; 0.653 ; avs_hram_mainconv_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:\g1:10:chain_tff|dummy_out                                ; avs_hram_mainconv_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:\g1:11:chain_tff|dummy_out                                               ; clk          ; clk         ; 0.000        ; 0.072      ; 0.920      ;
; 0.654 ; avs_address[19]                                                                                                                          ; avs_hram_mainconv_EU:EU|reg:addr_reg|dout[19]                                                                                                           ; clk          ; clk         ; 0.000        ; 2.638      ; 2.487      ;
; 0.654 ; avs_hram_mainconv_EU:EU|reg:addr_reg|dout[3]                                                                                             ; avs_hram_mainconv_EU:EU|CA_unpacker:CA_unpacker_inst|reg:CA1|dout[0]                                                                                    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.921      ;
; 0.655 ; avs_hram_mainconv_CU:CU|present_state.dummycmd_last                                                                                      ; avs_hram_mainconv_CU:CU|present_state.dummycmd_end                                                                                                      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.922      ;
; 0.655 ; avs_burstcount[9]                                                                                                                        ; avs_hram_mainconv_EU:EU|reg:burstcnt_reg|dout[9]                                                                                                        ; clk          ; clk         ; 0.000        ; 2.648      ; 2.498      ;
; 0.655 ; avs_burstcount[6]                                                                                                                        ; avs_hram_mainconv_EU:EU|reg:burstcnt_reg|dout[6]                                                                                                        ; clk          ; clk         ; 0.000        ; 2.645      ; 2.495      ;
; 0.656 ; avs_writedata[14]                                                                                                                        ; avs_hram_mainconv_EU:EU|reg:datain_reg|dout[14]                                                                                                         ; clk          ; clk         ; 0.000        ; 2.650      ; 2.501      ;
; 0.657 ; avs_hram_mainconv_EU:EU|reg:addr_reg|dout[11]                                                                                            ; avs_hram_mainconv_EU:EU|CA_unpacker:CA_unpacker_inst|reg:CA1|dout[8]                                                                                    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.924      ;
; 0.658 ; avs_burstcount[1]                                                                                                                        ; avs_hram_mainconv_EU:EU|reg:burstcnt_reg|dout[1]                                                                                                        ; clk          ; clk         ; 0.000        ; 2.648      ; 2.501      ;
; 0.658 ; avs_address[20]                                                                                                                          ; avs_hram_mainconv_EU:EU|reg:addr_reg|dout[20]                                                                                                           ; clk          ; clk         ; 0.000        ; 2.638      ; 2.491      ;
; 0.663 ; avs_burstcount[4]                                                                                                                        ; avs_hram_mainconv_EU:EU|reg:burstcnt_reg|dout[4]                                                                                                        ; clk          ; clk         ; 0.000        ; 2.645      ; 2.503      ;
; 0.664 ; avs_address[8]                                                                                                                           ; avs_hram_mainconv_EU:EU|reg:addr_reg|dout[8]                                                                                                            ; clk          ; clk         ; 0.000        ; 2.641      ; 2.500      ;
; 0.665 ; avs_address[11]                                                                                                                          ; avs_hram_mainconv_EU:EU|reg:addr_reg|dout[11]                                                                                                           ; clk          ; clk         ; 0.000        ; 2.641      ; 2.501      ;
; 0.666 ; avs_hram_mainconv_CU:CU|present_state.writeconf_CA0                                                                                      ; avs_hram_mainconv_CU:CU|present_state.writeconf_CA1                                                                                                     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.933      ;
; 0.675 ; avs_address[3]                                                                                                                           ; avs_hram_mainconv_EU:EU|reg:addr_reg|dout[3]                                                                                                            ; clk          ; clk         ; 0.000        ; 2.653      ; 2.523      ;
; 0.677 ; avs_hram_mainconv_CU:CU|present_state.stop_burst_1                                                                                       ; avs_hram_mainconv_CU:CU|present_state.stop_burst_2                                                                                                      ; clk          ; clk         ; 0.000        ; 0.071      ; 0.943      ;
+-------+------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_x8'                                                                                                                                                                                                                                                                                                               ;
+-------+----------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                        ; To Node                                                                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.401 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|t_flipflop:tracker|dummy_out          ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|t_flipflop:tracker|dummy_out          ; clk_x8       ; clk_x8      ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|present_state.idle_intra              ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|present_state.idle_intra              ; clk_x8       ; clk_x8      ; 0.000        ; 0.073      ; 0.669      ;
; 0.416 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|present_state.msb_tx                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|present_state.msb_tx                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.073      ; 0.684      ;
; 0.489 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg5|dout[1] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|t_flipflop:tracker|dummy_out          ; clk_x8       ; clk_x8      ; 0.000        ; 0.073      ; 0.757      ;
; 0.585 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[4] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg3|dout[2] ; clk_x8       ; clk_x8      ; 0.000        ; 0.073      ; 0.853      ;
; 0.586 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[5] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg4|dout[0] ; clk_x8       ; clk_x8      ; 0.000        ; 0.073      ; 0.854      ;
; 0.588 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[2] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[1] ; clk_x8       ; clk_x8      ; 0.000        ; 0.072      ; 0.855      ;
; 0.589 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[7] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[5] ; clk_x8       ; clk_x8      ; 0.000        ; 0.073      ; 0.857      ;
; 0.590 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[5] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[3] ; clk_x8       ; clk_x8      ; 0.000        ; 0.072      ; 0.857      ;
; 0.598 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:regp2|dout[4]                     ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg1|dout[4]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.072      ; 0.865      ;
; 0.598 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|d_flipflop:pdff4|dout                 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|d_flipflop:pdff4_pipe|dout            ; clk_x8       ; clk_x8      ; 0.000        ; 0.072      ; 0.865      ;
; 0.599 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|d_flipflop:pdff2|dout                 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|d_flipflop:pdff1|dout                 ; clk_x8       ; clk_x8      ; 0.000        ; 0.072      ; 0.866      ;
; 0.599 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:regp1|dout[5]                     ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:regp2|dout[5]                     ; clk_x8       ; clk_x8      ; 0.000        ; 0.073      ; 0.867      ;
; 0.599 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg1|dout[1]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg2|dout[1]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.072      ; 0.866      ;
; 0.599 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg2|dout[6]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg3|dout[6]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.072      ; 0.866      ;
; 0.599 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg1|dout[5]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg2|dout[5]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.072      ; 0.866      ;
; 0.599 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:regp2|dout[0]                     ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg1|dout[0]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.072      ; 0.866      ;
; 0.599 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg1|dout[4]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg2|dout[4]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.072      ; 0.866      ;
; 0.599 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg6|dout[2]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[2]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.072      ; 0.866      ;
; 0.599 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:regp2|dout[6]                     ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg1|dout[6]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.072      ; 0.866      ;
; 0.599 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg2|dout[3]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg3|dout[3]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.072      ; 0.866      ;
; 0.600 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg5|dout[6]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg6|dout[6]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.072      ; 0.867      ;
; 0.600 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg4|dout[6]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg5|dout[6]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.072      ; 0.867      ;
; 0.600 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|d_flipflop:pdff2_pipe|dout            ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[5] ; clk_x8       ; clk_x8      ; 0.000        ; 0.072      ; 0.867      ;
; 0.600 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:regp1|dout[1]                     ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:regp2|dout[1]                     ; clk_x8       ; clk_x8      ; 0.000        ; 0.072      ; 0.867      ;
; 0.600 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:regp2|dout[2]                     ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg1|dout[2]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.073      ; 0.868      ;
; 0.600 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg4|dout[4]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg5|dout[4]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.072      ; 0.867      ;
; 0.600 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg2|dout[4]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg3|dout[4]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.072      ; 0.867      ;
; 0.600 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg5|dout[3]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg6|dout[3]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.072      ; 0.867      ;
; 0.601 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg4|dout[3]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg5|dout[3]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.072      ; 0.868      ;
; 0.601 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg6|dout[6]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[6]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.072      ; 0.868      ;
; 0.601 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg2|dout[1]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg3|dout[1]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.072      ; 0.868      ;
; 0.601 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|d_flipflop:pdff1|dout                 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|d_flipflop:pdff1_pipe|dout            ; clk_x8       ; clk_x8      ; 0.000        ; 0.072      ; 0.868      ;
; 0.601 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg1|dout[0]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg2|dout[0]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.072      ; 0.868      ;
; 0.601 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg6|dout[1]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[1]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.072      ; 0.868      ;
; 0.601 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:regp1|dout[4]                     ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:regp2|dout[4]                     ; clk_x8       ; clk_x8      ; 0.000        ; 0.072      ; 0.868      ;
; 0.601 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|d_flipflop:pdff4_pipe|dout            ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[1] ; clk_x8       ; clk_x8      ; 0.000        ; 0.072      ; 0.868      ;
; 0.601 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg6|dout[3]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[3]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.072      ; 0.868      ;
; 0.601 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:regp1|dout[2]                     ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:regp2|dout[2]                     ; clk_x8       ; clk_x8      ; 0.000        ; 0.073      ; 0.869      ;
; 0.602 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg2|dout[0]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg3|dout[0]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.072      ; 0.869      ;
; 0.602 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|dff_negedge:ndff3|dout                ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|dff_negedge:ndff3_pipe|dout           ; clk_x8       ; clk_x8      ; 0.000        ; 0.069      ; 0.866      ;
; 0.602 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|dff_negedge:ndff4|dout                ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|dff_negedge:ndff3|dout                ; clk_x8       ; clk_x8      ; 0.000        ; 0.069      ; 0.866      ;
; 0.603 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|dff_negedge:ndff1|dout                ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|dff_negedge:ndff1_pipe|dout           ; clk_x8       ; clk_x8      ; 0.000        ; 0.069      ; 0.867      ;
; 0.603 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg3|dout[0]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg4|dout[0]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.072      ; 0.870      ;
; 0.605 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[7] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[4] ; clk_x8       ; clk_x8      ; 0.000        ; 0.073      ; 0.873      ;
; 0.605 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|present_state.idle_intra              ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|present_state.lsb_tx                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.073      ; 0.873      ;
; 0.605 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg5|dout[0]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg6|dout[0]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.072      ; 0.872      ;
; 0.606 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[2] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[0] ; clk_x8       ; clk_x8      ; 0.000        ; 0.072      ; 0.873      ;
; 0.607 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[4] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg3|dout[3] ; clk_x8       ; clk_x8      ; 0.000        ; 0.073      ; 0.875      ;
; 0.607 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[5] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg3|dout[1] ; clk_x8       ; clk_x8      ; 0.000        ; 0.073      ; 0.875      ;
; 0.610 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[0]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:msb|dout[0]                       ; clk_x8       ; clk_x8      ; 0.000        ; 0.072      ; 0.877      ;
; 0.611 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[5] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[2] ; clk_x8       ; clk_x8      ; 0.000        ; 0.072      ; 0.878      ;
; 0.611 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:regp1|dout[3]                     ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:regp2|dout[3]                     ; clk_x8       ; clk_x8      ; 0.000        ; 0.072      ; 0.878      ;
; 0.613 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[7]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:msb|dout[7]                       ; clk_x8       ; clk_x8      ; 0.000        ; 0.072      ; 0.880      ;
; 0.613 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[6]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:msb|dout[6]                       ; clk_x8       ; clk_x8      ; 0.000        ; 0.072      ; 0.880      ;
; 0.614 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg4|dout[5]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg5|dout[5]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.072      ; 0.881      ;
; 0.619 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|present_state.lsb_tx                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|rwdsgen_toggle                        ; clk_x8       ; clk_x8      ; 0.000        ; 0.073      ; 0.887      ;
; 0.621 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[1] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[0] ; clk_x8       ; clk_x8      ; 0.000        ; 0.072      ; 0.888      ;
; 0.622 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[6] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[4] ; clk_x8       ; clk_x8      ; 0.000        ; 0.073      ; 0.890      ;
; 0.622 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg3|dout[1]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg4|dout[1]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.072      ; 0.889      ;
; 0.623 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[1] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[1] ; clk_x8       ; clk_x8      ; 0.000        ; 0.072      ; 0.890      ;
; 0.626 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[6] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[5] ; clk_x8       ; clk_x8      ; 0.000        ; 0.073      ; 0.894      ;
; 0.627 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:regp1|dout[7]                     ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:regp2|dout[7]                     ; clk_x8       ; clk_x8      ; 0.000        ; 0.072      ; 0.894      ;
; 0.628 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg5|dout[5]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg6|dout[5]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.072      ; 0.895      ;
; 0.629 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[1]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:msb|dout[1]                       ; clk_x8       ; clk_x8      ; 0.000        ; 0.072      ; 0.896      ;
; 0.630 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg5|dout[4]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg6|dout[4]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.072      ; 0.897      ;
; 0.643 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|present_state.reset                   ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|system_clear_n                        ; clk_x8       ; clk_x8      ; 0.000        ; 0.073      ; 0.911      ;
; 0.644 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg1|dout[2]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg2|dout[2]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.073      ; 0.912      ;
; 0.645 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|dff_negedge:ndff2|dout                ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|dff_negedge:ndff1|dout                ; clk_x8       ; clk_x8      ; 0.000        ; 0.070      ; 0.910      ;
; 0.686 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[4]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:msb|dout[4]                       ; clk_x8       ; clk_x8      ; 0.000        ; 0.072      ; 0.953      ;
; 0.688 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg1|dout[7]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg2|dout[7]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.072      ; 0.955      ;
; 0.688 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg3|dout[4]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg4|dout[4]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.072      ; 0.955      ;
; 0.690 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:regp1|dout[6]                     ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:regp2|dout[6]                     ; clk_x8       ; clk_x8      ; 0.000        ; 0.072      ; 0.957      ;
; 0.690 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg6|dout[0]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[0]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.072      ; 0.957      ;
; 0.690 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg2|dout[5]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg3|dout[5]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.072      ; 0.957      ;
; 0.690 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg3|dout[5]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg4|dout[5]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.072      ; 0.957      ;
; 0.690 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:regp1|dout[0]                     ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:regp2|dout[0]                     ; clk_x8       ; clk_x8      ; 0.000        ; 0.072      ; 0.957      ;
; 0.690 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg3|dout[3]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg4|dout[3]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.072      ; 0.957      ;
; 0.691 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:regp2|dout[7]                     ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg1|dout[7]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.072      ; 0.958      ;
; 0.691 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg1|dout[6]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg2|dout[6]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.072      ; 0.958      ;
; 0.691 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg4|dout[1]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg5|dout[1]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.072      ; 0.958      ;
; 0.691 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:regp2|dout[3]                     ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg1|dout[3]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.072      ; 0.958      ;
; 0.692 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg1|dout[3]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg2|dout[3]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.072      ; 0.959      ;
; 0.697 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[3] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[2] ; clk_x8       ; clk_x8      ; 0.000        ; 0.072      ; 0.964      ;
; 0.699 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[3] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[3] ; clk_x8       ; clk_x8      ; 0.000        ; 0.072      ; 0.966      ;
; 0.710 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[3]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:lsb|dout[3]                       ; clk_x8       ; clk_x8      ; 0.000        ; 0.542      ; 1.447      ;
; 0.721 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|present_state.msb_tx                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|rwdsgen_toggle                        ; clk_x8       ; clk_x8      ; 0.000        ; 0.073      ; 0.989      ;
; 0.721 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|present_state.msb_tx                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|present_state.idle_intra              ; clk_x8       ; clk_x8      ; 0.000        ; 0.073      ; 0.989      ;
; 0.731 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|present_state.idle_intra              ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|present_state.msb_tx                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.073      ; 0.999      ;
; 0.734 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|present_state.reset                   ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|present_state.msb_tx                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.073      ; 1.002      ;
; 0.734 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg5|dout[0] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|t_flipflop:tracker|dummy_out          ; clk_x8       ; clk_x8      ; 0.000        ; 0.073      ; 1.002      ;
; 0.737 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[4]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:lsb|dout[4]                       ; clk_x8       ; clk_x8      ; 0.000        ; 0.540      ; 1.472      ;
; 0.776 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg2|dout[7]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg3|dout[7]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.072      ; 1.043      ;
; 0.793 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg4|dout[0]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg5|dout[0]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.072      ; 1.060      ;
; 0.802 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:regp2|dout[1]                     ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg1|dout[1]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.074      ; 1.071      ;
; 0.806 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg5|dout[1] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|present_state.msb_tx                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.073      ; 1.074      ;
; 0.809 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg3|dout[7]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg4|dout[7]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.071      ; 1.075      ;
; 0.811 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg2|dout[2]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg3|dout[2]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.071      ; 1.077      ;
; 0.821 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg5|dout[1]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg6|dout[1]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.071      ; 1.087      ;
; 0.822 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg3|dout[2]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg4|dout[2]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.073      ; 1.090      ;
+-------+----------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'rwdsgen'                                                                                                                                                                                                                                                                                                                              ;
+-------+------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                ; To Node                                                                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.405 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.069      ; 0.669      ;
; 0.405 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.069      ; 0.669      ;
; 0.405 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|sr_flipflop:synchronizer|dout                                  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|sr_flipflop:synchronizer|dout                                  ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.069      ; 0.669      ;
; 1.157 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.069      ; 1.421      ;
; 2.012 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[4]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.069      ; 2.276      ;
; 2.012 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[13]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.069      ; 2.276      ;
; 2.012 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[10]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.069      ; 2.276      ;
; 2.238 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[0]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.072      ; 2.505      ;
; 2.238 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[3]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.072      ; 2.505      ;
; 2.238 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[11]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.072      ; 2.505      ;
; 2.238 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[2]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.072      ; 2.505      ;
; 2.238 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[1]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.072      ; 2.505      ;
; 2.275 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[15]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.071      ; 2.541      ;
; 2.289 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[0]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.071      ; 2.555      ;
; 2.289 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[14]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.071      ; 2.555      ;
; 2.289 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[12]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.071      ; 2.555      ;
; 2.289 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[3]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.071      ; 2.555      ;
; 2.289 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[10]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.071      ; 2.555      ;
; 2.289 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[2]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.071      ; 2.555      ;
; 2.289 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[1]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.071      ; 2.555      ;
; 2.289 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[9]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.071      ; 2.555      ;
; 2.289 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[8]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.071      ; 2.555      ;
; 2.289 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[7]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.071      ; 2.555      ;
; 2.318 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[6]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.071      ; 2.584      ;
; 2.318 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[15]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.071      ; 2.584      ;
; 2.318 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[0]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.071      ; 2.584      ;
; 2.318 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[3]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.071      ; 2.584      ;
; 2.318 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[2]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.071      ; 2.584      ;
; 2.318 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[1]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.071      ; 2.584      ;
; 2.334 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[5]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.070      ; 2.599      ;
; 2.334 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[4]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.070      ; 2.599      ;
; 2.334 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[13]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.070      ; 2.599      ;
; 2.334 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[11]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.070      ; 2.599      ;
; 2.334 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[10]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.070      ; 2.599      ;
; 2.334 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[7]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.070      ; 2.599      ;
; 2.344 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[5]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.069      ; 2.608      ;
; 2.344 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[6]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.069      ; 2.608      ;
; 2.344 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[15]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.069      ; 2.608      ;
; 2.344 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[4]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.069      ; 2.608      ;
; 2.344 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[13]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.069      ; 2.608      ;
; 2.344 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[11]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.069      ; 2.608      ;
; 2.345 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[14]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.072      ; 2.612      ;
; 2.345 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[12]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.072      ; 2.612      ;
; 2.345 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[9]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.072      ; 2.612      ;
; 2.345 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[8]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.072      ; 2.612      ;
; 2.362 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[13]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.069      ; 2.626      ;
; 2.362 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[4]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.069      ; 2.626      ;
; 2.362 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[10]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.069      ; 2.626      ;
; 2.466 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[4]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.071      ; 2.732      ;
; 2.466 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[13]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.071      ; 2.732      ;
; 2.466 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[12]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.071      ; 2.732      ;
; 2.466 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[10]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.071      ; 2.732      ;
; 2.466 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[9]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.071      ; 2.732      ;
; 2.466 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[8]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.071      ; 2.732      ;
; 2.549 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[7]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.071      ; 2.815      ;
; 2.549 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[8]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.071      ; 2.815      ;
; 2.549 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[12]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.071      ; 2.815      ;
; 2.549 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[14]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.071      ; 2.815      ;
; 2.549 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[0]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.071      ; 2.815      ;
; 2.549 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[3]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.071      ; 2.815      ;
; 2.549 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[9]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.071      ; 2.815      ;
; 2.549 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[1]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.071      ; 2.815      ;
; 2.549 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[2]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.071      ; 2.815      ;
; 2.549 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[10]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.071      ; 2.815      ;
; 2.555 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[9]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.071      ; 2.821      ;
; 2.555 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[8]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.071      ; 2.821      ;
; 2.555 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[12]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.071      ; 2.821      ;
; 2.555 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[13]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.071      ; 2.821      ;
; 2.555 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[4]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.071      ; 2.821      ;
; 2.555 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[10]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.071      ; 2.821      ;
; 2.565 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[2]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.071      ; 2.831      ;
; 2.565 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[1]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.071      ; 2.831      ;
; 2.565 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[15]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.071      ; 2.831      ;
; 2.565 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[3]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.071      ; 2.831      ;
; 2.565 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[6]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.071      ; 2.831      ;
; 2.565 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[0]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.071      ; 2.831      ;
; 2.581 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[10]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.070      ; 2.846      ;
; 2.581 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[7]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.070      ; 2.846      ;
; 2.581 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[11]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.070      ; 2.846      ;
; 2.581 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[4]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.070      ; 2.846      ;
; 2.581 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[5]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.070      ; 2.846      ;
; 2.581 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[13]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.070      ; 2.846      ;
; 2.588 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[11]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.072      ; 2.855      ;
; 2.588 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[1]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.072      ; 2.855      ;
; 2.588 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[2]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.072      ; 2.855      ;
; 2.588 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[0]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.072      ; 2.855      ;
; 2.588 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[3]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.072      ; 2.855      ;
; 2.592 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[9]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.072      ; 2.859      ;
; 2.592 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[14]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.072      ; 2.859      ;
; 2.592 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[12]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.072      ; 2.859      ;
; 2.592 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[8]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.072      ; 2.859      ;
; 2.604 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[15]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.069      ; 2.868      ;
; 2.604 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[5]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.069      ; 2.868      ;
; 2.604 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[13]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.069      ; 2.868      ;
; 2.604 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[4]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.069      ; 2.868      ;
; 2.604 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[11]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.069      ; 2.868      ;
; 2.604 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[6]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.069      ; 2.868      ;
; 2.625 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[15]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.071      ; 2.891      ;
; 2.700 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[6]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.072      ; 2.967      ;
; 2.700 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[2]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.072      ; 2.967      ;
+-------+------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'shifted_clock'                                                                                                             ;
+--------+------------------------------------------------------------+---------+---------------+---------------+--------------+------------+------------+
; Slack  ; From Node                                                  ; To Node ; Launch Clock  ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------+---------+---------------+---------------+--------------+------------+------------+
; 5.539  ; EU|clk_shifter|altpll_component|auto_generated|pll1|clk[0] ; clk90   ; shifted_clock ; shifted_clock ; 0.000        ; 0.000      ; 4.539      ;
; 15.528 ; EU|clk_shifter|altpll_component|auto_generated|pll1|clk[0] ; clk90   ; shifted_clock ; shifted_clock ; -10.000      ; 0.000      ; 4.528      ;
+--------+------------------------------------------------------------+---------+---------------+---------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'rwdsgen'                                                                                                                                                                                           ;
+-------+-----------+------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                                                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 8.108 ; reset_n   ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; clk          ; rwdsgen     ; 10.000       ; 3.411      ; 3.295      ;
; 8.108 ; reset_n   ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|sr_flipflop:synchronizer|dout                                  ; clk          ; rwdsgen     ; 10.000       ; 3.411      ; 3.295      ;
; 8.108 ; reset_n   ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; clk          ; rwdsgen     ; 10.000       ; 3.411      ; 3.295      ;
+-------+-----------+------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'clk'                                                                                                                                                              ;
+--------+-----------+--------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 16.372 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.write_virtconf                                                   ; clk          ; clk         ; 20.000       ; 2.554      ; 4.184      ;
; 16.372 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.dummycmd_last                                                    ; clk          ; clk         ; 20.000       ; 2.554      ; 4.184      ;
; 16.372 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.reset_wait                                                       ; clk          ; clk         ; 20.000       ; 2.554      ; 4.184      ;
; 16.372 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.wait_dpd_out                                                     ; clk          ; clk         ; 20.000       ; 2.554      ; 4.184      ;
; 16.372 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.reset_exit_begin                                                 ; clk          ; clk         ; 20.000       ; 2.554      ; 4.184      ;
; 16.372 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.dummycmd_end                                                     ; clk          ; clk         ; 20.000       ; 2.554      ; 4.184      ;
; 16.372 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.dummycmd                                                         ; clk          ; clk         ; 20.000       ; 2.554      ; 4.184      ;
; 16.372 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.synch_restoring_2                                                ; clk          ; clk         ; 20.000       ; 2.554      ; 4.184      ;
; 16.372 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.reset_exit                                                       ; clk          ; clk         ; 20.000       ; 2.554      ; 4.184      ;
; 16.372 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.writeconf0_prep                                                  ; clk          ; clk         ; 20.000       ; 2.554      ; 4.184      ;
; 16.734 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.restore_burst                                                    ; clk          ; clk         ; 20.000       ; 2.554      ; 3.822      ;
; 16.734 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.read_wait_0                                                      ; clk          ; clk         ; 20.000       ; 2.554      ; 3.822      ;
; 16.734 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.writeburst                                                       ; clk          ; clk         ; 20.000       ; 2.554      ; 3.822      ;
; 16.734 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.writeburst_last                                                  ; clk          ; clk         ; 20.000       ; 2.554      ; 3.822      ;
; 16.734 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.writemem                                                         ; clk          ; clk         ; 20.000       ; 2.554      ; 3.822      ;
; 16.734 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.writeburst_prep                                                  ; clk          ; clk         ; 20.000       ; 2.554      ; 3.822      ;
; 16.734 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.writemem_wait                                                    ; clk          ; clk         ; 20.000       ; 2.554      ; 3.822      ;
; 16.734 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.stop_burst_1                                                     ; clk          ; clk         ; 20.000       ; 2.554      ; 3.822      ;
; 16.734 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.writeconf0                                                       ; clk          ; clk         ; 20.000       ; 2.554      ; 3.822      ;
; 16.734 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.writeconf0_end                                                   ; clk          ; clk         ; 20.000       ; 2.554      ; 3.822      ;
; 16.734 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.idle_burst                                                       ; clk          ; clk         ; 20.000       ; 2.554      ; 3.822      ;
; 16.734 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.stop_burst_2                                                     ; clk          ; clk         ; 20.000       ; 2.554      ; 3.822      ;
; 16.734 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.write_end                                                        ; clk          ; clk         ; 20.000       ; 2.554      ; 3.822      ;
; 16.734 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.CA_end                                                           ; clk          ; clk         ; 20.000       ; 2.554      ; 3.822      ;
; 16.837 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.idle                                                             ; clk          ; clk         ; 20.000       ; 2.551      ; 3.716      ;
; 16.837 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.readmem_prep                                                     ; clk          ; clk         ; 20.000       ; 2.551      ; 3.716      ;
; 16.837 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.wait_dpd_in                                                      ; clk          ; clk         ; 20.000       ; 2.551      ; 3.716      ;
; 16.837 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.writemem_prep                                                    ; clk          ; clk         ; 20.000       ; 2.551      ; 3.716      ;
; 16.837 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.read_virtconf                                                    ; clk          ; clk         ; 20.000       ; 2.551      ; 3.716      ;
; 16.837 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.reset                                                            ; clk          ; clk         ; 20.000       ; 2.551      ; 3.716      ;
; 17.013 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.read_end_1                                                       ; clk          ; clk         ; 20.000       ; 2.552      ; 3.541      ;
; 17.013 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.read_wait_2                                                      ; clk          ; clk         ; 20.000       ; 2.552      ; 3.541      ;
; 17.013 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.read_wait_1                                                      ; clk          ; clk         ; 20.000       ; 2.552      ; 3.541      ;
; 17.127 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.writeconf_CA0                                                    ; clk          ; clk         ; 20.000       ; 2.557      ; 3.432      ;
; 17.127 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.CA_2                                                             ; clk          ; clk         ; 20.000       ; 2.557      ; 3.432      ;
; 17.127 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.read_end_2                                                       ; clk          ; clk         ; 20.000       ; 2.557      ; 3.432      ;
; 17.127 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.synch_restoring_1                                                ; clk          ; clk         ; 20.000       ; 2.557      ; 3.432      ;
; 17.127 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.CA_1                                                             ; clk          ; clk         ; 20.000       ; 2.557      ; 3.432      ;
; 17.127 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.CA_0                                                             ; clk          ; clk         ; 20.000       ; 2.557      ; 3.432      ;
; 17.127 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.writeconf_CA1                                                    ; clk          ; clk         ; 20.000       ; 2.557      ; 3.432      ;
; 17.127 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.writeconf_CA2                                                    ; clk          ; clk         ; 20.000       ; 2.557      ; 3.432      ;
; 17.259 ; reset_n   ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reception_init ; clk          ; clk         ; 20.000       ; 2.552      ; 3.295      ;
; 17.259 ; reset_n   ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle           ; clk          ; clk         ; 20.000       ; 2.552      ; 3.295      ;
; 17.259 ; reset_n   ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reset          ; clk          ; clk         ; 20.000       ; 2.552      ; 3.295      ;
; 17.259 ; reset_n   ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reception      ; clk          ; clk         ; 20.000       ; 2.552      ; 3.295      ;
; 17.259 ; reset_n   ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_disabled  ; clk          ; clk         ; 20.000       ; 2.552      ; 3.295      ;
; 17.259 ; reset_n   ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear     ; clk          ; clk         ; 20.000       ; 2.552      ; 3.295      ;
+--------+-----------+--------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'clk'                                                                                                                                                              ;
+-------+-----------+--------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+--------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.940 ; reset_n   ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_disabled  ; clk          ; clk         ; 0.000        ; 2.648      ; 2.783      ;
; 0.940 ; reset_n   ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reception      ; clk          ; clk         ; 0.000        ; 2.648      ; 2.783      ;
; 0.940 ; reset_n   ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reset          ; clk          ; clk         ; 0.000        ; 2.648      ; 2.783      ;
; 0.940 ; reset_n   ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle           ; clk          ; clk         ; 0.000        ; 2.648      ; 2.783      ;
; 0.940 ; reset_n   ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reception_init ; clk          ; clk         ; 0.000        ; 2.648      ; 2.783      ;
; 0.940 ; reset_n   ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear     ; clk          ; clk         ; 0.000        ; 2.648      ; 2.783      ;
; 1.009 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.CA_1                                                             ; clk          ; clk         ; 0.000        ; 2.653      ; 2.857      ;
; 1.009 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.CA_0                                                             ; clk          ; clk         ; 0.000        ; 2.653      ; 2.857      ;
; 1.009 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.CA_2                                                             ; clk          ; clk         ; 0.000        ; 2.653      ; 2.857      ;
; 1.009 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.read_end_2                                                       ; clk          ; clk         ; 0.000        ; 2.653      ; 2.857      ;
; 1.009 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.writeconf_CA0                                                    ; clk          ; clk         ; 0.000        ; 2.653      ; 2.857      ;
; 1.009 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.synch_restoring_1                                                ; clk          ; clk         ; 0.000        ; 2.653      ; 2.857      ;
; 1.009 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.writeconf_CA1                                                    ; clk          ; clk         ; 0.000        ; 2.653      ; 2.857      ;
; 1.009 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.writeconf_CA2                                                    ; clk          ; clk         ; 0.000        ; 2.653      ; 2.857      ;
; 1.101 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.read_end_1                                                       ; clk          ; clk         ; 0.000        ; 2.648      ; 2.944      ;
; 1.101 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.read_wait_2                                                      ; clk          ; clk         ; 0.000        ; 2.648      ; 2.944      ;
; 1.101 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.read_wait_1                                                      ; clk          ; clk         ; 0.000        ; 2.648      ; 2.944      ;
; 1.230 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.wait_dpd_in                                                      ; clk          ; clk         ; 0.000        ; 2.647      ; 3.072      ;
; 1.230 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.reset                                                            ; clk          ; clk         ; 0.000        ; 2.647      ; 3.072      ;
; 1.230 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.readmem_prep                                                     ; clk          ; clk         ; 0.000        ; 2.647      ; 3.072      ;
; 1.230 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.read_virtconf                                                    ; clk          ; clk         ; 0.000        ; 2.647      ; 3.072      ;
; 1.230 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.writemem_prep                                                    ; clk          ; clk         ; 0.000        ; 2.647      ; 3.072      ;
; 1.230 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.idle                                                             ; clk          ; clk         ; 0.000        ; 2.647      ; 3.072      ;
; 1.349 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.write_end                                                        ; clk          ; clk         ; 0.000        ; 2.649      ; 3.193      ;
; 1.349 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.CA_end                                                           ; clk          ; clk         ; 0.000        ; 2.649      ; 3.193      ;
; 1.349 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.idle_burst                                                       ; clk          ; clk         ; 0.000        ; 2.649      ; 3.193      ;
; 1.349 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.writeburst                                                       ; clk          ; clk         ; 0.000        ; 2.649      ; 3.193      ;
; 1.349 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.writeconf0_end                                                   ; clk          ; clk         ; 0.000        ; 2.649      ; 3.193      ;
; 1.349 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.restore_burst                                                    ; clk          ; clk         ; 0.000        ; 2.649      ; 3.193      ;
; 1.349 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.writeburst_last                                                  ; clk          ; clk         ; 0.000        ; 2.649      ; 3.193      ;
; 1.349 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.writemem                                                         ; clk          ; clk         ; 0.000        ; 2.649      ; 3.193      ;
; 1.349 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.read_wait_0                                                      ; clk          ; clk         ; 0.000        ; 2.649      ; 3.193      ;
; 1.349 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.writemem_wait                                                    ; clk          ; clk         ; 0.000        ; 2.649      ; 3.193      ;
; 1.349 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.stop_burst_1                                                     ; clk          ; clk         ; 0.000        ; 2.649      ; 3.193      ;
; 1.349 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.stop_burst_2                                                     ; clk          ; clk         ; 0.000        ; 2.649      ; 3.193      ;
; 1.349 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.writeburst_prep                                                  ; clk          ; clk         ; 0.000        ; 2.649      ; 3.193      ;
; 1.349 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.writeconf0                                                       ; clk          ; clk         ; 0.000        ; 2.649      ; 3.193      ;
; 1.620 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.dummycmd_end                                                     ; clk          ; clk         ; 0.000        ; 2.650      ; 3.465      ;
; 1.620 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.dummycmd_last                                                    ; clk          ; clk         ; 0.000        ; 2.650      ; 3.465      ;
; 1.620 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.writeconf0_prep                                                  ; clk          ; clk         ; 0.000        ; 2.650      ; 3.465      ;
; 1.620 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.write_virtconf                                                   ; clk          ; clk         ; 0.000        ; 2.650      ; 3.465      ;
; 1.620 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.wait_dpd_out                                                     ; clk          ; clk         ; 0.000        ; 2.650      ; 3.465      ;
; 1.620 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.synch_restoring_2                                                ; clk          ; clk         ; 0.000        ; 2.650      ; 3.465      ;
; 1.620 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.reset_wait                                                       ; clk          ; clk         ; 0.000        ; 2.650      ; 3.465      ;
; 1.620 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.reset_exit                                                       ; clk          ; clk         ; 0.000        ; 2.650      ; 3.465      ;
; 1.620 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.reset_exit_begin                                                 ; clk          ; clk         ; 0.000        ; 2.650      ; 3.465      ;
; 1.620 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.dummycmd                                                         ; clk          ; clk         ; 0.000        ; 2.650      ; 3.465      ;
+-------+-----------+--------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'rwdsgen'                                                                                                                                                                                            ;
+-------+-----------+------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                                                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 9.996 ; reset_n   ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; clk          ; rwdsgen     ; -10.000      ; 3.562      ; 2.783      ;
; 9.996 ; reset_n   ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|sr_flipflop:synchronizer|dout                                  ; clk          ; rwdsgen     ; -10.000      ; 3.562      ; 2.783      ;
; 9.996 ; reset_n   ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; clk          ; rwdsgen     ; -10.000      ; 3.562      ; 2.783      ;
+-------+-----------+------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+---------------------------------------+
; Fast 1200mV 0C Model Setup Summary    ;
+---------------+-------+---------------+
; Clock         ; Slack ; End Point TNS ;
+---------------+-------+---------------+
; clk_x8        ; 0.805 ; 0.000         ;
; clk           ; 4.916 ; 0.000         ;
; shifted_clock ; 6.321 ; 0.000         ;
; rwdsgen       ; 9.040 ; 0.000         ;
+---------------+-------+---------------+


+---------------------------------------+
; Fast 1200mV 0C Model Hold Summary     ;
+---------------+-------+---------------+
; Clock         ; Slack ; End Point TNS ;
+---------------+-------+---------------+
; clk           ; 0.154 ; 0.000         ;
; rwdsgen       ; 0.185 ; 0.000         ;
; clk_x8        ; 0.187 ; 0.000         ;
; shifted_clock ; 3.587 ; 0.000         ;
+---------------+-------+---------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+---------+--------+--------------------+
; Clock   ; Slack  ; End Point TNS      ;
+---------+--------+--------------------+
; rwdsgen ; 8.163  ; 0.000              ;
; clk     ; 17.245 ; 0.000              ;
+---------+--------+--------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+---------+--------+-------------------+
; Clock   ; Slack  ; End Point TNS     ;
+---------+--------+-------------------+
; clk     ; 0.963  ; 0.000             ;
; rwdsgen ; 10.371 ; 0.000             ;
+---------+--------+-------------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+---------------+-------+--------------------------+
; Clock         ; Slack ; End Point TNS            ;
+---------------+-------+--------------------------+
; clk_x8        ; 0.500 ; 0.000                    ;
; clk           ; 9.349 ; 0.000                    ;
; rwdsgen       ; 9.648 ; 0.000                    ;
; shifted_clock ; 9.995 ; 0.000                    ;
+---------------+-------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_x8'                                                                                                                                                                                                                                                                                                              ;
+-------+----------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                        ; To Node                                                                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.805 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|dff_negedge:ndff1_pipe|dout           ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[6] ; clk_x8       ; clk_x8      ; 1.250        ; -0.055     ; 0.377      ;
; 0.806 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|dff_negedge:ndff3_pipe|dout           ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[2] ; clk_x8       ; clk_x8      ; 1.250        ; -0.055     ; 0.376      ;
; 0.809 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|dff_negedge:ndff4_pipe|dout           ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[0] ; clk_x8       ; clk_x8      ; 1.250        ; -0.055     ; 0.373      ;
; 0.809 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|dff_negedge:ndff2_pipe|dout           ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[4] ; clk_x8       ; clk_x8      ; 1.250        ; -0.055     ; 0.373      ;
; 1.607 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[6]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:lsb|dout[6]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.038     ; 0.842      ;
; 1.608 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|msb_enable                            ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:msb|dout[1]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.038     ; 0.841      ;
; 1.608 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|msb_enable                            ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:msb|dout[2]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.038     ; 0.841      ;
; 1.608 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|msb_enable                            ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:msb|dout[3]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.038     ; 0.841      ;
; 1.608 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|msb_enable                            ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:msb|dout[5]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.038     ; 0.841      ;
; 1.616 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg5|dout[0] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|present_state.idle_intra              ; clk_x8       ; clk_x8      ; 2.500        ; -0.036     ; 0.835      ;
; 1.617 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[7]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:lsb|dout[7]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.038     ; 0.832      ;
; 1.627 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg5|dout[0] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|present_state.lsb_tx                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.036     ; 0.824      ;
; 1.635 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[0]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:lsb|dout[0]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.038     ; 0.814      ;
; 1.675 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|dff_negedge:ndff3|dout                ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|dff_negedge:ndff2|dout                ; clk_x8       ; clk_x8      ; 2.500        ; -0.038     ; 0.774      ;
; 1.678 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|t_flipflop:tracker|dummy_out          ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|present_state.lsb_tx                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.036     ; 0.773      ;
; 1.681 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[2] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg3|dout[3] ; clk_x8       ; clk_x8      ; 2.500        ; -0.034     ; 0.772      ;
; 1.682 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[2] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg3|dout[2] ; clk_x8       ; clk_x8      ; 2.500        ; -0.034     ; 0.771      ;
; 1.688 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|d_flipflop:pdff3|dout                 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|d_flipflop:pdff2|dout                 ; clk_x8       ; clk_x8      ; 2.500        ; -0.039     ; 0.760      ;
; 1.692 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|t_flipflop:tracker|dummy_out          ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|present_state.idle_intra              ; clk_x8       ; clk_x8      ; 2.500        ; -0.036     ; 0.759      ;
; 1.702 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg3|dout[2] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg5|dout[0] ; clk_x8       ; clk_x8      ; 2.500        ; -0.034     ; 0.751      ;
; 1.706 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg3|dout[1] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg5|dout[0] ; clk_x8       ; clk_x8      ; 2.500        ; -0.034     ; 0.747      ;
; 1.708 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|msb_enable                            ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:msb|dout[0]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.037     ; 0.742      ;
; 1.708 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|msb_enable                            ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:msb|dout[4]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.037     ; 0.742      ;
; 1.708 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|msb_enable                            ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:msb|dout[7]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.037     ; 0.742      ;
; 1.708 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|msb_enable                            ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:msb|dout[6]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.037     ; 0.742      ;
; 1.709 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|lsb_enable                            ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:lsb|dout[6]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.037     ; 0.741      ;
; 1.709 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|lsb_enable                            ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:lsb|dout[7]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.037     ; 0.741      ;
; 1.709 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|lsb_enable                            ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:lsb|dout[2]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.037     ; 0.741      ;
; 1.709 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|lsb_enable                            ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:lsb|dout[5]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.037     ; 0.741      ;
; 1.709 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|lsb_enable                            ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:lsb|dout[1]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.037     ; 0.741      ;
; 1.709 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|lsb_enable                            ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:lsb|dout[0]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.037     ; 0.741      ;
; 1.729 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg3|dout[2] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg5|dout[1] ; clk_x8       ; clk_x8      ; 2.500        ; -0.034     ; 0.724      ;
; 1.729 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|dff_negedge:ndff2|dout                ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|dff_negedge:ndff2_pipe|dout           ; clk_x8       ; clk_x8      ; 2.500        ; -0.038     ; 0.720      ;
; 1.731 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg3|dout[1] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg5|dout[1] ; clk_x8       ; clk_x8      ; 2.500        ; -0.034     ; 0.722      ;
; 1.731 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|d_flipflop:pdff3|dout                 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|d_flipflop:pdff3_pipe|dout            ; clk_x8       ; clk_x8      ; 2.500        ; -0.037     ; 0.719      ;
; 1.739 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[1]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:lsb|dout[1]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.038     ; 0.710      ;
; 1.740 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg5|dout[1] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|present_state.lsb_tx                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.036     ; 0.711      ;
; 1.743 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[2]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:msb|dout[2]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.037     ; 0.707      ;
; 1.747 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg5|dout[0] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|present_state.msb_tx                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.036     ; 0.704      ;
; 1.752 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|d_flipflop:pdff2|dout                 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|d_flipflop:pdff2_pipe|dout            ; clk_x8       ; clk_x8      ; 2.500        ; -0.037     ; 0.698      ;
; 1.752 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|dff_negedge:ndff4|dout                ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|dff_negedge:ndff4_pipe|dout           ; clk_x8       ; clk_x8      ; 2.500        ; -0.038     ; 0.697      ;
; 1.754 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg5|dout[1] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|present_state.idle_intra              ; clk_x8       ; clk_x8      ; 2.500        ; -0.036     ; 0.697      ;
; 1.754 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|d_flipflop:pdff4|dout                 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|d_flipflop:pdff3|dout                 ; clk_x8       ; clk_x8      ; 2.500        ; -0.037     ; 0.696      ;
; 1.755 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[2]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:lsb|dout[2]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.037     ; 0.695      ;
; 1.758 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[5]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:lsb|dout[5]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.037     ; 0.692      ;
; 1.772 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg4|dout[2]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg5|dout[2]                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.035     ; 0.680      ;
; 1.774 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg3|dout[3] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg5|dout[0] ; clk_x8       ; clk_x8      ; 2.500        ; -0.034     ; 0.679      ;
; 1.776 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg3|dout[3] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg5|dout[1] ; clk_x8       ; clk_x8      ; 2.500        ; -0.034     ; 0.677      ;
; 1.788 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|present_state.lsb_tx                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|lsb_enable                            ; clk_x8       ; clk_x8      ; 2.500        ; -0.038     ; 0.661      ;
; 1.806 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[0] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg3|dout[2] ; clk_x8       ; clk_x8      ; 2.500        ; -0.036     ; 0.645      ;
; 1.806 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[1] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg4|dout[0] ; clk_x8       ; clk_x8      ; 2.500        ; -0.036     ; 0.645      ;
; 1.807 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|lsb_enable                            ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:lsb|dout[4]                       ; clk_x8       ; clk_x8      ; 2.500        ; 0.155      ; 0.835      ;
; 1.807 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|lsb_enable                            ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:lsb|dout[3]                       ; clk_x8       ; clk_x8      ; 2.500        ; 0.155      ; 0.835      ;
; 1.808 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:regp2|dout[5]                     ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg1|dout[5]                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.035     ; 0.644      ;
; 1.814 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg6|dout[5]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[5]                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.039     ; 0.634      ;
; 1.818 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[0] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg3|dout[3] ; clk_x8       ; clk_x8      ; 2.500        ; -0.036     ; 0.633      ;
; 1.819 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[1] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg3|dout[1] ; clk_x8       ; clk_x8      ; 2.500        ; -0.036     ; 0.632      ;
; 1.819 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[5]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:msb|dout[5]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.037     ; 0.631      ;
; 1.821 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg3|dout[6]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg4|dout[6]                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.035     ; 0.631      ;
; 1.825 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[0] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[1] ; clk_x8       ; clk_x8      ; 2.500        ; -0.037     ; 0.625      ;
; 1.826 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg6|dout[4]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[4]                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.038     ; 0.623      ;
; 1.827 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|t_flipflop:tracker|dummy_out          ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|present_state.msb_tx                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.036     ; 0.624      ;
; 1.838 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[0] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[0] ; clk_x8       ; clk_x8      ; 2.500        ; -0.037     ; 0.612      ;
; 1.855 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|d_flipflop:pdff3_pipe|dout            ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[3] ; clk_x8       ; clk_x8      ; 2.500        ; -0.039     ; 0.593      ;
; 1.858 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|d_flipflop:rwdsgen_pipe|dout          ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|t_flipflop:rwdsgen|dummy_out          ; clk_x8       ; clk_x8      ; 2.500        ; -0.034     ; 0.595      ;
; 1.859 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg5|dout[2]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg6|dout[2]                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.039     ; 0.589      ;
; 1.859 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|rwdsgen_toggle                        ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|d_flipflop:rwdsgen_pipe|dout          ; clk_x8       ; clk_x8      ; 2.500        ; -0.039     ; 0.589      ;
; 1.862 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[3] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg4|dout[0] ; clk_x8       ; clk_x8      ; 2.500        ; -0.034     ; 0.591      ;
; 1.863 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[3] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg3|dout[1] ; clk_x8       ; clk_x8      ; 2.500        ; -0.034     ; 0.590      ;
; 1.867 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[3]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:msb|dout[3]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.036     ; 0.584      ;
; 1.868 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[4] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[3] ; clk_x8       ; clk_x8      ; 2.500        ; -0.040     ; 0.579      ;
; 1.868 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[4] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[2] ; clk_x8       ; clk_x8      ; 2.500        ; -0.040     ; 0.579      ;
; 1.868 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|d_flipflop:pdff1_pipe|dout            ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[7] ; clk_x8       ; clk_x8      ; 2.500        ; -0.034     ; 0.585      ;
; 1.869 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg4|dout[7]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg5|dout[7]                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.036     ; 0.582      ;
; 1.871 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[4]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:lsb|dout[4]                       ; clk_x8       ; clk_x8      ; 2.500        ; 0.154      ; 0.770      ;
; 1.872 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg4|dout[0] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg5|dout[1] ; clk_x8       ; clk_x8      ; 2.500        ; -0.034     ; 0.581      ;
; 1.875 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg4|dout[0] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg5|dout[0] ; clk_x8       ; clk_x8      ; 2.500        ; -0.034     ; 0.578      ;
; 1.875 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg3|dout[2]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg4|dout[2]                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.035     ; 0.577      ;
; 1.875 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg6|dout[7]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[7]                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.036     ; 0.576      ;
; 1.876 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg5|dout[7]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg6|dout[7]                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.038     ; 0.573      ;
; 1.877 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg5|dout[1]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg6|dout[1]                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.038     ; 0.572      ;
; 1.886 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg2|dout[2]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg3|dout[2]                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.039     ; 0.562      ;
; 1.886 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg3|dout[7]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg4|dout[7]                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.038     ; 0.563      ;
; 1.887 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:regp2|dout[1]                     ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg1|dout[1]                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.035     ; 0.565      ;
; 1.888 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[3]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:lsb|dout[3]                       ; clk_x8       ; clk_x8      ; 2.500        ; 0.156      ; 0.755      ;
; 1.889 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|present_state.msb_tx                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|rwdsgen_toggle                        ; clk_x8       ; clk_x8      ; 2.500        ; -0.036     ; 0.562      ;
; 1.891 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg5|dout[1] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|present_state.msb_tx                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.036     ; 0.560      ;
; 1.901 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[3] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[3] ; clk_x8       ; clk_x8      ; 2.500        ; -0.037     ; 0.549      ;
; 1.910 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg5|dout[0] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|t_flipflop:tracker|dummy_out          ; clk_x8       ; clk_x8      ; 2.500        ; -0.036     ; 0.541      ;
; 1.912 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[3] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[2] ; clk_x8       ; clk_x8      ; 2.500        ; -0.037     ; 0.538      ;
; 1.914 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg4|dout[0]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg5|dout[0]                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.037     ; 0.536      ;
; 1.920 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|present_state.msb_tx                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|present_state.idle_intra              ; clk_x8       ; clk_x8      ; 2.500        ; -0.036     ; 0.531      ;
; 1.925 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|present_state.msb_tx                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|msb_enable                            ; clk_x8       ; clk_x8      ; 2.500        ; -0.037     ; 0.525      ;
; 1.926 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg2|dout[7]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg3|dout[7]                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.037     ; 0.524      ;
; 1.929 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|present_state.idle_intra              ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|present_state.msb_tx                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.036     ; 0.522      ;
; 1.937 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:regp1|dout[0]                     ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:regp2|dout[0]                     ; clk_x8       ; clk_x8      ; 2.500        ; -0.037     ; 0.513      ;
; 1.937 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg3|dout[3]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg4|dout[3]                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.037     ; 0.513      ;
; 1.938 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:regp1|dout[6]                     ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:regp2|dout[6]                     ; clk_x8       ; clk_x8      ; 2.500        ; -0.037     ; 0.512      ;
; 1.938 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg3|dout[5]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg4|dout[5]                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.037     ; 0.512      ;
; 1.939 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg1|dout[7]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg2|dout[7]                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.037     ; 0.511      ;
+-------+----------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                                                                                               ;
+--------+---------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                               ; To Node                                                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 4.916  ; clk                                                                                                     ; hram_DQ[3]                                                                                             ; clk          ; clk         ; 10.000       ; 0.000      ; 4.064      ;
; 5.602  ; clk                                                                                                     ; hram_DQ[7]                                                                                             ; clk          ; clk         ; 10.000       ; 0.000      ; 3.378      ;
; 5.607  ; clk                                                                                                     ; hram_DQ[0]                                                                                             ; clk          ; clk         ; 10.000       ; 0.000      ; 3.373      ;
; 5.617  ; clk                                                                                                     ; hram_DQ[4]                                                                                             ; clk          ; clk         ; 10.000       ; 0.000      ; 3.363      ;
; 5.653  ; clk                                                                                                     ; hram_DQ[1]                                                                                             ; clk          ; clk         ; 10.000       ; 0.000      ; 3.327      ;
; 5.916  ; clk                                                                                                     ; hram_DQ[6]                                                                                             ; clk          ; clk         ; 10.000       ; 0.000      ; 3.064      ;
; 5.918  ; clk                                                                                                     ; hram_DQ[2]                                                                                             ; clk          ; clk         ; 10.000       ; 0.000      ; 3.062      ;
; 6.046  ; clk                                                                                                     ; hram_DQ[5]                                                                                             ; clk          ; clk         ; 10.000       ; 0.000      ; 2.934      ;
; 7.398  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[0]          ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reception      ; rwdsgen      ; clk         ; 10.000       ; -0.613     ; 1.966      ;
; 7.416  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[0]          ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear     ; rwdsgen      ; clk         ; 10.000       ; -0.613     ; 1.948      ;
; 7.570  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[1]          ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reception      ; rwdsgen      ; clk         ; 10.000       ; -0.613     ; 1.794      ;
; 7.588  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[1]          ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear     ; rwdsgen      ; clk         ; 10.000       ; -0.613     ; 1.776      ;
; 7.739  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[6]          ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reception      ; rwdsgen      ; clk         ; 10.000       ; -0.610     ; 1.628      ;
; 7.740  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[4]          ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reception      ; rwdsgen      ; clk         ; 10.000       ; -0.610     ; 1.627      ;
; 7.742  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[2]          ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reception      ; rwdsgen      ; clk         ; 10.000       ; -0.610     ; 1.625      ;
; 7.752  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[7]          ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reception      ; rwdsgen      ; clk         ; 10.000       ; -0.610     ; 1.615      ;
; 7.757  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[3]          ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reception      ; rwdsgen      ; clk         ; 10.000       ; -0.610     ; 1.610      ;
; 7.757  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[6]          ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear     ; rwdsgen      ; clk         ; 10.000       ; -0.610     ; 1.610      ;
; 7.758  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[4]          ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear     ; rwdsgen      ; clk         ; 10.000       ; -0.610     ; 1.609      ;
; 7.760  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[2]          ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear     ; rwdsgen      ; clk         ; 10.000       ; -0.610     ; 1.607      ;
; 7.770  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[7]          ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear     ; rwdsgen      ; clk         ; 10.000       ; -0.610     ; 1.597      ;
; 7.775  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[3]          ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear     ; rwdsgen      ; clk         ; 10.000       ; -0.610     ; 1.592      ;
; 7.911  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[5]          ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reception      ; rwdsgen      ; clk         ; 10.000       ; -0.610     ; 1.456      ;
; 7.929  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[5]          ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear     ; rwdsgen      ; clk         ; 10.000       ; -0.610     ; 1.438      ;
; 8.094  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[6]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[6]           ; rwdsgen      ; clk         ; 10.000       ; -0.614     ; 1.269      ;
; 8.225  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[14]            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[14]          ; rwdsgen      ; clk         ; 10.000       ; -0.614     ; 1.138      ;
; 8.249  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[8]          ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reception      ; rwdsgen      ; clk         ; 10.000       ; -0.613     ; 1.115      ;
; 8.267  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[8]          ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear     ; rwdsgen      ; clk         ; 10.000       ; -0.613     ; 1.097      ;
; 8.297  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[2]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[2]           ; rwdsgen      ; clk         ; 10.000       ; -0.613     ; 1.067      ;
; 8.355  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[11]            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[11]          ; rwdsgen      ; clk         ; 10.000       ; -0.615     ; 1.007      ;
; 8.375  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[5]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[5]           ; rwdsgen      ; clk         ; 10.000       ; -0.615     ; 0.987      ;
; 8.386  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[13]            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[13]          ; rwdsgen      ; clk         ; 10.000       ; -0.613     ; 0.978      ;
; 8.387  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[2]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[2]           ; rwdsgen      ; clk         ; 10.000       ; -0.614     ; 0.976      ;
; 8.390  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[5]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[5]           ; rwdsgen      ; clk         ; 10.000       ; -0.615     ; 0.972      ;
; 8.394  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[7]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[7]           ; rwdsgen      ; clk         ; 10.000       ; -0.614     ; 0.969      ;
; 8.398  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[3]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[3]           ; rwdsgen      ; clk         ; 10.000       ; -0.614     ; 0.965      ;
; 8.403  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[9]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[9]           ; rwdsgen      ; clk         ; 10.000       ; -0.613     ; 0.961      ;
; 8.404  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[0]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[0]           ; rwdsgen      ; clk         ; 10.000       ; -0.614     ; 0.959      ;
; 8.406  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[0]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[0]           ; rwdsgen      ; clk         ; 10.000       ; -0.614     ; 0.957      ;
; 8.409  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[3]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[3]           ; rwdsgen      ; clk         ; 10.000       ; -0.614     ; 0.954      ;
; 8.409  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[15]            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[15]          ; rwdsgen      ; clk         ; 10.000       ; -0.613     ; 0.955      ;
; 8.418  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[9]          ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reception      ; rwdsgen      ; clk         ; 10.000       ; -0.613     ; 0.946      ;
; 8.420  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[10]         ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reception      ; rwdsgen      ; clk         ; 10.000       ; -0.613     ; 0.944      ;
; 8.422  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[12]            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[12]          ; rwdsgen      ; clk         ; 10.000       ; -0.614     ; 0.941      ;
; 8.427  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[4]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[4]           ; rwdsgen      ; clk         ; 10.000       ; -0.613     ; 0.937      ;
; 8.436  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[9]          ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear     ; rwdsgen      ; clk         ; 10.000       ; -0.613     ; 0.928      ;
; 8.438  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[10]         ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear     ; rwdsgen      ; clk         ; 10.000       ; -0.613     ; 0.926      ;
; 8.447  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[10]            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[10]          ; rwdsgen      ; clk         ; 10.000       ; -0.614     ; 0.916      ;
; 8.454  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[11]            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[11]          ; rwdsgen      ; clk         ; 10.000       ; -0.615     ; 0.908      ;
; 8.479  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[8]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[8]           ; rwdsgen      ; clk         ; 10.000       ; -0.613     ; 0.885      ;
; 8.489  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[1]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[1]           ; rwdsgen      ; clk         ; 10.000       ; -0.614     ; 0.874      ;
; 8.503  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[1]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[1]           ; rwdsgen      ; clk         ; 10.000       ; -0.614     ; 0.860      ;
; 8.543  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[15]            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[15]          ; rwdsgen      ; clk         ; 10.000       ; -0.612     ; 0.822      ;
; 8.560  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[13]            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[13]          ; rwdsgen      ; clk         ; 10.000       ; -0.614     ; 0.803      ;
; 8.562  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[15]            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[15]          ; rwdsgen      ; clk         ; 10.000       ; -0.614     ; 0.801      ;
; 8.562  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[12]            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[12]          ; rwdsgen      ; clk         ; 10.000       ; -0.614     ; 0.801      ;
; 8.569  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[8]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[8]           ; rwdsgen      ; clk         ; 10.000       ; -0.613     ; 0.795      ;
; 8.570  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[14]            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[14]          ; rwdsgen      ; clk         ; 10.000       ; -0.613     ; 0.794      ;
; 8.573  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[4]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[4]           ; rwdsgen      ; clk         ; 10.000       ; -0.614     ; 0.790      ;
; 8.574  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[10]            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[10]          ; rwdsgen      ; clk         ; 10.000       ; -0.614     ; 0.789      ;
; 8.577  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[7]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[7]           ; rwdsgen      ; clk         ; 10.000       ; -0.613     ; 0.787      ;
; 8.598  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[6]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[6]           ; rwdsgen      ; clk         ; 10.000       ; -0.613     ; 0.766      ;
; 8.618  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[6]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[6]           ; rwdsgen      ; clk         ; 10.000       ; -0.612     ; 0.747      ;
; 8.628  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|sr_flipflop:synchronizer|dout ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle           ; rwdsgen      ; clk         ; 10.000       ; -0.613     ; 0.736      ;
; 8.632  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[1]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[1]           ; rwdsgen      ; clk         ; 10.000       ; -0.613     ; 0.732      ;
; 8.646  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[7]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[7]           ; rwdsgen      ; clk         ; 10.000       ; -0.612     ; 0.719      ;
; 8.651  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[9]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[9]           ; rwdsgen      ; clk         ; 10.000       ; -0.613     ; 0.713      ;
; 8.663  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[12]            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[12]          ; rwdsgen      ; clk         ; 10.000       ; -0.615     ; 0.699      ;
; 8.695  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[3]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[3]           ; rwdsgen      ; clk         ; 10.000       ; -0.613     ; 0.669      ;
; 8.727  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[12]            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[12]          ; rwdsgen      ; clk         ; 10.000       ; -0.615     ; 0.635      ;
; 8.739  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[11]            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[11]          ; rwdsgen      ; clk         ; 10.000       ; -0.613     ; 0.625      ;
; 8.740  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[9]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[9]           ; rwdsgen      ; clk         ; 10.000       ; -0.614     ; 0.623      ;
; 8.743  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[14]            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[14]          ; rwdsgen      ; clk         ; 10.000       ; -0.614     ; 0.620      ;
; 8.744  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[13]            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[13]          ; rwdsgen      ; clk         ; 10.000       ; -0.613     ; 0.620      ;
; 8.749  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[5]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[5]           ; rwdsgen      ; clk         ; 10.000       ; -0.613     ; 0.615      ;
; 8.755  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[8]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[8]           ; rwdsgen      ; clk         ; 10.000       ; -0.614     ; 0.608      ;
; 8.778  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[2]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[2]           ; rwdsgen      ; clk         ; 10.000       ; -0.614     ; 0.585      ;
; 8.794  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[0]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[0]           ; rwdsgen      ; clk         ; 10.000       ; -0.613     ; 0.570      ;
; 8.833  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[6]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[6]           ; rwdsgen      ; clk         ; 10.000       ; -0.613     ; 0.531      ;
; 8.853  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[11]            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[11]          ; rwdsgen      ; clk         ; 10.000       ; -0.613     ; 0.511      ;
; 8.854  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[3]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[3]           ; rwdsgen      ; clk         ; 10.000       ; -0.613     ; 0.510      ;
; 8.854  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[5]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[5]           ; rwdsgen      ; clk         ; 10.000       ; -0.613     ; 0.510      ;
; 8.855  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[1]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[1]           ; rwdsgen      ; clk         ; 10.000       ; -0.613     ; 0.509      ;
; 8.893  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[4]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[4]           ; rwdsgen      ; clk         ; 10.000       ; -0.613     ; 0.471      ;
; 8.895  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[10]            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[10]          ; rwdsgen      ; clk         ; 10.000       ; -0.613     ; 0.469      ;
; 8.895  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[7]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[7]           ; rwdsgen      ; clk         ; 10.000       ; -0.613     ; 0.469      ;
; 8.910  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[9]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[9]           ; rwdsgen      ; clk         ; 10.000       ; -0.613     ; 0.454      ;
; 8.914  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[4]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[4]           ; rwdsgen      ; clk         ; 10.000       ; -0.613     ; 0.450      ;
; 8.916  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[0]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[0]           ; rwdsgen      ; clk         ; 10.000       ; -0.613     ; 0.448      ;
; 8.918  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[10]            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[10]          ; rwdsgen      ; clk         ; 10.000       ; -0.613     ; 0.446      ;
; 8.919  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[15]            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[15]          ; rwdsgen      ; clk         ; 10.000       ; -0.613     ; 0.445      ;
; 8.980  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|sr_flipflop:synchronizer|dout ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reception_init ; rwdsgen      ; clk         ; 10.000       ; -0.613     ; 0.384      ;
; 8.988  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[14]            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[14]          ; rwdsgen      ; clk         ; 10.000       ; -0.613     ; 0.376      ;
; 8.990  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[2]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[2]           ; rwdsgen      ; clk         ; 10.000       ; -0.613     ; 0.374      ;
; 8.991  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[8]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[8]           ; rwdsgen      ; clk         ; 10.000       ; -0.613     ; 0.373      ;
; 8.992  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[13]            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[13]          ; rwdsgen      ; clk         ; 10.000       ; -0.613     ; 0.372      ;
; 13.544 ; avs_hram_mainconv_CU:CU|present_state.writeconf_CA1                                                     ; hram_DQ[3]                                                                                             ; clk          ; clk         ; 20.000       ; -1.341     ; 4.095      ;
; 13.570 ; avs_hram_mainconv_CU:CU|present_state.writeconf_CA2                                                     ; hram_DQ[3]                                                                                             ; clk          ; clk         ; 20.000       ; -1.341     ; 4.069      ;
; 13.671 ; avs_hram_mainconv_CU:CU|present_state.CA_2                                                              ; hram_DQ[3]                                                                                             ; clk          ; clk         ; 20.000       ; -1.341     ; 3.968      ;
; 13.681 ; avs_hram_mainconv_CU:CU|present_state.writeburst                                                        ; hram_DQ[3]                                                                                             ; clk          ; clk         ; 20.000       ; -1.341     ; 3.958      ;
+--------+---------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'shifted_clock'                                                                                                            ;
+--------+------------------------------------------------------------+---------+---------------+---------------+--------------+------------+------------+
; Slack  ; From Node                                                  ; To Node ; Launch Clock  ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------+---------+---------------+---------------+--------------+------------+------------+
; 6.321  ; EU|clk_shifter|altpll_component|auto_generated|pll1|clk[0] ; clk90   ; shifted_clock ; shifted_clock ; 10.000       ; 0.000      ; 2.679      ;
; 16.326 ; EU|clk_shifter|altpll_component|auto_generated|pll1|clk[0] ; clk90   ; shifted_clock ; shifted_clock ; 20.000       ; 0.000      ; 2.674      ;
+--------+------------------------------------------------------------+---------+---------------+---------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'rwdsgen'                                                                                                                                                                                                                                                                                                                              ;
+--------+------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                ; To Node                                                                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 9.040  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reset                                            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[6]                                              ; clk          ; rwdsgen     ; 10.000       ; 0.481      ; 1.418      ;
; 9.040  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reset                                            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[5]                                              ; clk          ; rwdsgen     ; 10.000       ; 0.481      ; 1.418      ;
; 9.040  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reset                                            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[15]                                             ; clk          ; rwdsgen     ; 10.000       ; 0.481      ; 1.418      ;
; 9.040  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reset                                            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[14]                                             ; clk          ; rwdsgen     ; 10.000       ; 0.481      ; 1.418      ;
; 9.040  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reset                                            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[3]                                              ; clk          ; rwdsgen     ; 10.000       ; 0.481      ; 1.418      ;
; 9.040  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reset                                            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[11]                                             ; clk          ; rwdsgen     ; 10.000       ; 0.481      ; 1.418      ;
; 9.040  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reset                                            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[2]                                              ; clk          ; rwdsgen     ; 10.000       ; 0.481      ; 1.418      ;
; 9.040  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reset                                            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[1]                                              ; clk          ; rwdsgen     ; 10.000       ; 0.481      ; 1.418      ;
; 9.040  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reset                                            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[7]                                              ; clk          ; rwdsgen     ; 10.000       ; 0.481      ; 1.418      ;
; 9.040  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reset                                            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[0]                                              ; clk          ; rwdsgen     ; 10.000       ; 0.481      ; 1.418      ;
; 9.159  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear                                       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[15]                                             ; clk          ; rwdsgen     ; 10.000       ; 0.481      ; 1.299      ;
; 9.159  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear                                       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[14]                                             ; clk          ; rwdsgen     ; 10.000       ; 0.481      ; 1.299      ;
; 9.159  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear                                       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[2]                                              ; clk          ; rwdsgen     ; 10.000       ; 0.481      ; 1.299      ;
; 9.159  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear                                       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[7]                                              ; clk          ; rwdsgen     ; 10.000       ; 0.481      ; 1.299      ;
; 9.159  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear                                       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[1]                                              ; clk          ; rwdsgen     ; 10.000       ; 0.481      ; 1.299      ;
; 9.159  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear                                       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[0]                                              ; clk          ; rwdsgen     ; 10.000       ; 0.481      ; 1.299      ;
; 9.159  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear                                       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[3]                                              ; clk          ; rwdsgen     ; 10.000       ; 0.481      ; 1.299      ;
; 9.159  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear                                       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[11]                                             ; clk          ; rwdsgen     ; 10.000       ; 0.481      ; 1.299      ;
; 9.159  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear                                       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[6]                                              ; clk          ; rwdsgen     ; 10.000       ; 0.481      ; 1.299      ;
; 9.159  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear                                       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[5]                                              ; clk          ; rwdsgen     ; 10.000       ; 0.481      ; 1.299      ;
; 9.181  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reset                                            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[4]                                              ; clk          ; rwdsgen     ; 10.000       ; 0.480      ; 1.276      ;
; 9.181  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reset                                            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[13]                                             ; clk          ; rwdsgen     ; 10.000       ; 0.480      ; 1.276      ;
; 9.181  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reset                                            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[12]                                             ; clk          ; rwdsgen     ; 10.000       ; 0.480      ; 1.276      ;
; 9.181  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reset                                            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[10]                                             ; clk          ; rwdsgen     ; 10.000       ; 0.480      ; 1.276      ;
; 9.181  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reset                                            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[9]                                              ; clk          ; rwdsgen     ; 10.000       ; 0.480      ; 1.276      ;
; 9.181  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reset                                            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[8]                                              ; clk          ; rwdsgen     ; 10.000       ; 0.480      ; 1.276      ;
; 9.286  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear                                       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[12]                                             ; clk          ; rwdsgen     ; 10.000       ; 0.480      ; 1.171      ;
; 9.286  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear                                       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[10]                                             ; clk          ; rwdsgen     ; 10.000       ; 0.480      ; 1.171      ;
; 9.286  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear                                       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[9]                                              ; clk          ; rwdsgen     ; 10.000       ; 0.480      ; 1.171      ;
; 9.286  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear                                       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[8]                                              ; clk          ; rwdsgen     ; 10.000       ; 0.480      ; 1.171      ;
; 9.286  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear                                       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[4]                                              ; clk          ; rwdsgen     ; 10.000       ; 0.480      ; 1.171      ;
; 9.286  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear                                       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[13]                                             ; clk          ; rwdsgen     ; 10.000       ; 0.480      ; 1.171      ;
; 9.336  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_disabled                                    ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[5]                                              ; clk          ; rwdsgen     ; 10.000       ; 0.481      ; 1.122      ;
; 9.336  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_disabled                                    ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[2]                                              ; clk          ; rwdsgen     ; 10.000       ; 0.481      ; 1.122      ;
; 9.336  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_disabled                                    ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[14]                                             ; clk          ; rwdsgen     ; 10.000       ; 0.481      ; 1.122      ;
; 9.336  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_disabled                                    ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[0]                                              ; clk          ; rwdsgen     ; 10.000       ; 0.481      ; 1.122      ;
; 9.336  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_disabled                                    ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[7]                                              ; clk          ; rwdsgen     ; 10.000       ; 0.481      ; 1.122      ;
; 9.336  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_disabled                                    ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[11]                                             ; clk          ; rwdsgen     ; 10.000       ; 0.481      ; 1.122      ;
; 9.336  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_disabled                                    ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[15]                                             ; clk          ; rwdsgen     ; 10.000       ; 0.481      ; 1.122      ;
; 9.336  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_disabled                                    ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[6]                                              ; clk          ; rwdsgen     ; 10.000       ; 0.481      ; 1.122      ;
; 9.336  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_disabled                                    ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[3]                                              ; clk          ; rwdsgen     ; 10.000       ; 0.481      ; 1.122      ;
; 9.336  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_disabled                                    ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[1]                                              ; clk          ; rwdsgen     ; 10.000       ; 0.481      ; 1.122      ;
; 9.463  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_disabled                                    ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[8]                                              ; clk          ; rwdsgen     ; 10.000       ; 0.480      ; 0.994      ;
; 9.463  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_disabled                                    ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[12]                                             ; clk          ; rwdsgen     ; 10.000       ; 0.480      ; 0.994      ;
; 9.463  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_disabled                                    ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[13]                                             ; clk          ; rwdsgen     ; 10.000       ; 0.480      ; 0.994      ;
; 9.463  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_disabled                                    ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[9]                                              ; clk          ; rwdsgen     ; 10.000       ; 0.480      ; 0.994      ;
; 9.463  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_disabled                                    ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[4]                                              ; clk          ; rwdsgen     ; 10.000       ; 0.480      ; 0.994      ;
; 9.463  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_disabled                                    ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[10]                                             ; clk          ; rwdsgen     ; 10.000       ; 0.480      ; 0.994      ;
; 9.519  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reset                                            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; clk          ; rwdsgen     ; 10.000       ; 0.478      ; 0.936      ;
; 9.562  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle                                             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[5]                                           ; clk          ; rwdsgen     ; 10.000       ; 0.476      ; 0.891      ;
; 9.562  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle                                             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[2]                                           ; clk          ; rwdsgen     ; 10.000       ; 0.476      ; 0.891      ;
; 9.562  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle                                             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[7]                                           ; clk          ; rwdsgen     ; 10.000       ; 0.476      ; 0.891      ;
; 9.562  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle                                             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[6]                                           ; clk          ; rwdsgen     ; 10.000       ; 0.476      ; 0.891      ;
; 9.562  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle                                             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[4]                                           ; clk          ; rwdsgen     ; 10.000       ; 0.476      ; 0.891      ;
; 9.562  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle                                             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[3]                                           ; clk          ; rwdsgen     ; 10.000       ; 0.476      ; 0.891      ;
; 9.687  ; avs_hram_mainconv_EU:EU|reg:burstcnt_reg|dout[10]                                                                                        ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[10]                                          ; clk          ; rwdsgen     ; 10.000       ; 0.480      ; 0.770      ;
; 9.733  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear                                       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; clk          ; rwdsgen     ; 10.000       ; 0.478      ; 0.722      ;
; 9.739  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle                                             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[8]                                           ; clk          ; rwdsgen     ; 10.000       ; 0.479      ; 0.717      ;
; 9.739  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle                                             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[1]                                           ; clk          ; rwdsgen     ; 10.000       ; 0.479      ; 0.717      ;
; 9.739  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle                                             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[10]                                          ; clk          ; rwdsgen     ; 10.000       ; 0.479      ; 0.717      ;
; 9.739  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle                                             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[0]                                           ; clk          ; rwdsgen     ; 10.000       ; 0.479      ; 0.717      ;
; 9.739  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle                                             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[9]                                           ; clk          ; rwdsgen     ; 10.000       ; 0.479      ; 0.717      ;
; 9.746  ; avs_hram_mainconv_EU:EU|reg:burstcnt_reg|dout[7]                                                                                         ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[7]                                           ; clk          ; rwdsgen     ; 10.000       ; 0.475      ; 0.706      ;
; 9.791  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reset                                            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; clk          ; rwdsgen     ; 10.000       ; 0.478      ; 0.664      ;
; 9.792  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reset                                            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|sr_flipflop:synchronizer|dout                                  ; clk          ; rwdsgen     ; 10.000       ; 0.478      ; 0.663      ;
; 9.835  ; avs_hram_mainconv_EU:EU|reg:burstcnt_reg|dout[5]                                                                                         ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[5]                                           ; clk          ; rwdsgen     ; 10.000       ; 0.478      ; 0.620      ;
; 9.856  ; avs_hram_mainconv_EU:EU|reg:burstcnt_reg|dout[2]                                                                                         ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[2]                                           ; clk          ; rwdsgen     ; 10.000       ; 0.476      ; 0.597      ;
; 9.876  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear                                       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; clk          ; rwdsgen     ; 10.000       ; 0.478      ; 0.579      ;
; 9.877  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear                                       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|sr_flipflop:synchronizer|dout                                  ; clk          ; rwdsgen     ; 10.000       ; 0.478      ; 0.578      ;
; 9.975  ; avs_hram_mainconv_EU:EU|reg:burstcnt_reg|dout[4]                                                                                         ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[4]                                           ; clk          ; rwdsgen     ; 10.000       ; 0.478      ; 0.480      ;
; 9.999  ; avs_hram_mainconv_EU:EU|reg:burstcnt_reg|dout[9]                                                                                         ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[9]                                           ; clk          ; rwdsgen     ; 10.000       ; 0.478      ; 0.456      ;
; 10.004 ; avs_hram_mainconv_EU:EU|reg:burstcnt_reg|dout[1]                                                                                         ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[1]                                           ; clk          ; rwdsgen     ; 10.000       ; 0.478      ; 0.451      ;
; 10.005 ; avs_hram_mainconv_EU:EU|reg:burstcnt_reg|dout[0]                                                                                         ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[0]                                           ; clk          ; rwdsgen     ; 10.000       ; 0.478      ; 0.450      ;
; 10.005 ; avs_hram_mainconv_EU:EU|reg:burstcnt_reg|dout[6]                                                                                         ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[6]                                           ; clk          ; rwdsgen     ; 10.000       ; 0.479      ; 0.451      ;
; 10.005 ; avs_hram_mainconv_EU:EU|reg:burstcnt_reg|dout[8]                                                                                         ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[8]                                           ; clk          ; rwdsgen     ; 10.000       ; 0.478      ; 0.450      ;
; 10.005 ; avs_hram_mainconv_EU:EU|reg:burstcnt_reg|dout[3]                                                                                         ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[3]                                           ; clk          ; rwdsgen     ; 10.000       ; 0.479      ; 0.451      ;
; 10.044 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_disabled                                    ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; clk          ; rwdsgen     ; 10.000       ; 0.478      ; 0.411      ;
; 10.045 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_disabled                                    ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; clk          ; rwdsgen     ; 10.000       ; 0.478      ; 0.410      ;
; 10.052 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_disabled                                    ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|sr_flipflop:synchronizer|dout                                  ; clk          ; rwdsgen     ; 10.000       ; 0.478      ; 0.403      ;
; 18.303 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[14]                                             ; rwdsgen      ; rwdsgen     ; 20.000       ; -0.036     ; 1.648      ;
; 18.303 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[6]                                              ; rwdsgen      ; rwdsgen     ; 20.000       ; -0.036     ; 1.648      ;
; 18.303 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[9]                                              ; rwdsgen      ; rwdsgen     ; 20.000       ; -0.036     ; 1.648      ;
; 18.303 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[8]                                              ; rwdsgen      ; rwdsgen     ; 20.000       ; -0.036     ; 1.648      ;
; 18.303 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[7]                                              ; rwdsgen      ; rwdsgen     ; 20.000       ; -0.036     ; 1.648      ;
; 18.327 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[5]                                              ; rwdsgen      ; rwdsgen     ; 20.000       ; -0.035     ; 1.625      ;
; 18.327 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[12]                                             ; rwdsgen      ; rwdsgen     ; 20.000       ; -0.035     ; 1.625      ;
; 18.402 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[14]                                             ; rwdsgen      ; rwdsgen     ; 20.000       ; -0.036     ; 1.549      ;
; 18.402 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[6]                                              ; rwdsgen      ; rwdsgen     ; 20.000       ; -0.036     ; 1.549      ;
; 18.402 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[9]                                              ; rwdsgen      ; rwdsgen     ; 20.000       ; -0.036     ; 1.549      ;
; 18.402 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[8]                                              ; rwdsgen      ; rwdsgen     ; 20.000       ; -0.036     ; 1.549      ;
; 18.402 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[7]                                              ; rwdsgen      ; rwdsgen     ; 20.000       ; -0.036     ; 1.549      ;
; 18.426 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[5]                                              ; rwdsgen      ; rwdsgen     ; 20.000       ; -0.035     ; 1.526      ;
; 18.426 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[12]                                             ; rwdsgen      ; rwdsgen     ; 20.000       ; -0.035     ; 1.526      ;
; 18.457 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[3]                                              ; rwdsgen      ; rwdsgen     ; 20.000       ; -0.035     ; 1.495      ;
; 18.457 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[6]                                              ; rwdsgen      ; rwdsgen     ; 20.000       ; -0.035     ; 1.495      ;
; 18.457 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[0]                                              ; rwdsgen      ; rwdsgen     ; 20.000       ; -0.035     ; 1.495      ;
; 18.457 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[14]                                             ; rwdsgen      ; rwdsgen     ; 20.000       ; -0.035     ; 1.495      ;
; 18.457 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[5]                                              ; rwdsgen      ; rwdsgen     ; 20.000       ; -0.035     ; 1.495      ;
; 18.457 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[15]                                             ; rwdsgen      ; rwdsgen     ; 20.000       ; -0.035     ; 1.495      ;
; 18.457 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[7]                                              ; rwdsgen      ; rwdsgen     ; 20.000       ; -0.035     ; 1.495      ;
+--------+------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                                                                     ; To Node                                                                                                                                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.154 ; avs_hram_mainconv_EU:EU|reg:cntpipe1|altshift_taps:dout_rtl_0|shift_taps_06m:auto_generated|cntr_vof:cntr1|counter_reg_bit[0]                                                                 ; avs_hram_mainconv_EU:EU|reg:cntpipe1|altshift_taps:dout_rtl_0|shift_taps_06m:auto_generated|altsyncram_ik31:altsyncram4|ram_block5a0~porta_address_reg0                                       ; clk          ; clk         ; 0.000        ; 0.222      ; 0.480      ;
; 0.158 ; avs_hram_mainconv_EU:EU|reg:cntpipe1|altshift_taps:dout_rtl_0|shift_taps_06m:auto_generated|dffe3a[0]                                                                                         ; avs_hram_mainconv_EU:EU|reg:cntpipe1|altshift_taps:dout_rtl_0|shift_taps_06m:auto_generated|altsyncram_ik31:altsyncram4|ram_block5a0~portb_address_reg0                                       ; clk          ; clk         ; 0.000        ; 0.224      ; 0.486      ;
; 0.165 ; avs_hram_mainconv_EU:EU|reg:cntpipe1|altshift_taps:dout_rtl_0|shift_taps_06m:auto_generated|cntr_vof:cntr1|counter_reg_bit[1]                                                                 ; avs_hram_mainconv_EU:EU|reg:cntpipe1|altshift_taps:dout_rtl_0|shift_taps_06m:auto_generated|altsyncram_ik31:altsyncram4|ram_block5a0~porta_address_reg0                                       ; clk          ; clk         ; 0.000        ; 0.222      ; 0.491      ;
; 0.185 ; avs_hram_mainconv_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:\g1:1:chain_tff|dummy_out                                                                                      ; avs_hram_mainconv_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:\g1:1:chain_tff|dummy_out                                                                                      ; clk          ; clk         ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; avs_hram_mainconv_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:entry_tff|dummy_out                                                                                            ; avs_hram_mainconv_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:entry_tff|dummy_out                                                                                            ; clk          ; clk         ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; avs_hram_mainconv_CU:CU|present_state.wait_dpd_out                                                                                                                                            ; avs_hram_mainconv_CU:CU|present_state.wait_dpd_out                                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; avs_hram_mainconv_CU:CU|present_state.read_virtconf                                                                                                                                           ; avs_hram_mainconv_CU:CU|present_state.read_virtconf                                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; avs_hram_mainconv_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:\g1:2:chain_tff|dummy_out                                                                                      ; avs_hram_mainconv_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:\g1:2:chain_tff|dummy_out                                                                                      ; clk          ; clk         ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; avs_hram_mainconv_CU:CU|present_state.reset_wait                                                                                                                                              ; avs_hram_mainconv_CU:CU|present_state.reset_wait                                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; avs_hram_mainconv_CU:CU|present_state.dummycmd                                                                                                                                                ; avs_hram_mainconv_CU:CU|present_state.dummycmd                                                                                                                                                ; clk          ; clk         ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; avs_hram_mainconv_CU:CU|present_state.reset_exit                                                                                                                                              ; avs_hram_mainconv_CU:CU|present_state.reset_exit                                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; avs_hram_mainconv_EU:EU|d_flipflop:dpd_req_tracker|dout                                                                                                                                       ; avs_hram_mainconv_EU:EU|d_flipflop:dpd_req_tracker|dout                                                                                                                                       ; clk          ; clk         ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; avs_hram_mainconv_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:\g1:13:chain_tff|dummy_out                                                                                     ; avs_hram_mainconv_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:\g1:13:chain_tff|dummy_out                                                                                     ; clk          ; clk         ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; avs_hram_mainconv_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:\g1:12:chain_tff|dummy_out                                                                                     ; avs_hram_mainconv_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:\g1:12:chain_tff|dummy_out                                                                                     ; clk          ; clk         ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; avs_hram_mainconv_CU:CU|present_state.wait_dpd_in                                                                                                                                             ; avs_hram_mainconv_CU:CU|present_state.wait_dpd_in                                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; avs_hram_mainconv_EU:EU|sr_flipflop:dpd_tracker|dout                                                                                                                                          ; avs_hram_mainconv_EU:EU|sr_flipflop:dpd_tracker|dout                                                                                                                                          ; clk          ; clk         ; 0.000        ; 0.038      ; 0.307      ;
; 0.186 ; avs_hram_mainconv_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:\g1:7:chain_tff|dummy_out                                                                                      ; avs_hram_mainconv_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:\g1:7:chain_tff|dummy_out                                                                                      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; avs_hram_mainconv_CU:CU|present_state.read_wait_1                                                                                                                                             ; avs_hram_mainconv_CU:CU|present_state.read_wait_1                                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear                                                                                            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear                                                                                            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; avs_hram_mainconv_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:\g1:4:chain_tff|dummy_out                                                                                      ; avs_hram_mainconv_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:\g1:4:chain_tff|dummy_out                                                                                      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; avs_hram_mainconv_CU:CU|present_state.writemem_wait                                                                                                                                           ; avs_hram_mainconv_CU:CU|present_state.writemem_wait                                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_disabled                                                                                         ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_disabled                                                                                         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; avs_hram_mainconv_EU:EU|d_flipflop:rwds_tracker|dout                                                                                                                                          ; avs_hram_mainconv_EU:EU|d_flipflop:rwds_tracker|dout                                                                                                                                          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; avs_hram_mainconv_CU:CU|present_state.read_wait_2                                                                                                                                             ; avs_hram_mainconv_CU:CU|present_state.read_wait_2                                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reception                                                                                             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reception                                                                                             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:data_counter|t_flipflop:entry_tff|dummy_out                                                            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:data_counter|t_flipflop:entry_tff|dummy_out                                                            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; avs_hram_mainconv_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:\g1:10:chain_tff|dummy_out                                                                                     ; avs_hram_mainconv_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:\g1:10:chain_tff|dummy_out                                                                                     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:data_counter|t_flipflop:\g1:1:chain_tff|dummy_out                                                      ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:data_counter|t_flipflop:\g1:1:chain_tff|dummy_out                                                      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; avs_hram_mainconv_EU:EU|reg:cntpipe1|altshift_taps:dout_rtl_0|shift_taps_06m:auto_generated|cntr_vof:cntr1|counter_reg_bit[0]                                                                 ; avs_hram_mainconv_EU:EU|reg:cntpipe1|altshift_taps:dout_rtl_0|shift_taps_06m:auto_generated|cntr_vof:cntr1|counter_reg_bit[0]                                                                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; avs_hram_mainconv_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:\g1:11:chain_tff|dummy_out                                                                                     ; avs_hram_mainconv_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:\g1:11:chain_tff|dummy_out                                                                                     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; avs_hram_mainconv_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:\g1:5:chain_tff|dummy_out                                                                                      ; avs_hram_mainconv_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:\g1:5:chain_tff|dummy_out                                                                                      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; avs_hram_mainconv_CU:CU|present_state.writeburst                                                                                                                                              ; avs_hram_mainconv_CU:CU|present_state.writeburst                                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; avs_hram_mainconv_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:\g1:8:chain_tff|dummy_out                                                                                      ; avs_hram_mainconv_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:\g1:8:chain_tff|dummy_out                                                                                      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; avs_hram_mainconv_CU:CU|present_state.idle_burst                                                                                                                                              ; avs_hram_mainconv_CU:CU|present_state.idle_burst                                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.193 ; avs_hram_mainconv_EU:EU|reg:cntpipe1|altshift_taps:dout_rtl_0|shift_taps_06m:auto_generated|cntr_vof:cntr1|counter_reg_bit[1]                                                                 ; avs_hram_mainconv_EU:EU|reg:cntpipe1|altshift_taps:dout_rtl_0|shift_taps_06m:auto_generated|cntr_vof:cntr1|counter_reg_bit[1]                                                                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; avs_hram_mainconv_CU:CU|present_state.writemem                                                                                                                                                ; avs_hram_mainconv_CU:CU|present_state.write_end                                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.037      ; 0.314      ;
; 0.194 ; avs_hram_mainconv_CU:CU|present_state.read_end_2                                                                                                                                              ; avs_hram_mainconv_CU:CU|present_state.synch_restoring_1                                                                                                                                       ; clk          ; clk         ; 0.000        ; 0.038      ; 0.316      ;
; 0.201 ; avs_hram_mainconv_CU:CU|present_state.write_virtconf                                                                                                                                          ; avs_hram_mainconv_CU:CU|present_state.writeconf0_prep                                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.038      ; 0.323      ;
; 0.203 ; avs_hram_mainconv_CU:CU|present_state.write_virtconf                                                                                                                                          ; avs_hram_mainconv_EU:EU|sr_flipflop:dpd_tracker|dout                                                                                                                                          ; clk          ; clk         ; 0.000        ; 0.038      ; 0.325      ;
; 0.204 ; avs_hram_mainconv_EU:EU|reg:addr_reg|dout[13]                                                                                                                                                 ; avs_hram_mainconv_EU:EU|CA_unpacker:CA_unpacker_inst|reg:CA1|dout[10]                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.325      ;
; 0.204 ; avs_hram_mainconv_EU:EU|reg:addr_reg|dout[1]                                                                                                                                                  ; avs_hram_mainconv_EU:EU|CA_unpacker:CA_unpacker_inst|reg:CA2|dout[1]                                                                                                                          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.325      ;
; 0.207 ; avs_hram_mainconv_CU:CU|present_state.idle                                                                                                                                                    ; avs_hram_mainconv_CU:CU|present_state.read_virtconf                                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.038      ; 0.329      ;
; 0.207 ; avs_hram_mainconv_EU:EU|reg:addr_reg|dout[6]                                                                                                                                                  ; avs_hram_mainconv_EU:EU|CA_unpacker:CA_unpacker_inst|reg:CA1|dout[3]                                                                                                                          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.328      ;
; 0.207 ; avs_hram_mainconv_EU:EU|sr_flipflop:dpd_tracker|dout                                                                                                                                          ; avs_hram_mainconv_CU:CU|present_state.write_virtconf                                                                                                                                          ; clk          ; clk         ; 0.000        ; 0.038      ; 0.329      ;
; 0.209 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reception                                                                                             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear                                                                                            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.330      ;
; 0.209 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reception_init                                                                                        ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reception                                                                                             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.330      ;
; 0.214 ; avs_hram_mainconv_CU:CU|present_state.CA_0                                                                                                                                                    ; avs_hram_mainconv_CU:CU|present_state.CA_1                                                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.038      ; 0.336      ;
; 0.215 ; avs_hram_mainconv_CU:CU|present_state.CA_end                                                                                                                                                  ; avs_hram_mainconv_CU:CU|present_state.read_wait_0                                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.336      ;
; 0.216 ; avs_hram_mainconv_EU:EU|reg:cntpipe1|altshift_taps:dout_rtl_0|shift_taps_06m:auto_generated|cntr_vof:cntr1|counter_reg_bit[1]                                                                 ; avs_hram_mainconv_EU:EU|reg:cntpipe1|altshift_taps:dout_rtl_0|shift_taps_06m:auto_generated|cntr_vof:cntr1|counter_reg_bit[0]                                                                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.337      ;
; 0.218 ; avs_hram_mainconv_EU:EU|reg:cntpipe1|altshift_taps:dout_rtl_0|shift_taps_06m:auto_generated|cntr_vof:cntr1|counter_reg_bit[1]                                                                 ; avs_hram_mainconv_EU:EU|reg:cntpipe1|altshift_taps:dout_rtl_0|shift_taps_06m:auto_generated|dffe3a[1]                                                                                         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.339      ;
; 0.226 ; avs_hram_mainconv_CU:CU|present_state.CA_1                                                                                                                                                    ; avs_hram_mainconv_CU:CU|present_state.CA_2                                                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.038      ; 0.348      ;
; 0.255 ; avs_hram_mainconv_CU:CU|present_state.reset_exit                                                                                                                                              ; avs_hram_mainconv_CU:CU|present_state.writeconf0_prep                                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.038      ; 0.377      ;
; 0.260 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[4]                                                                                                  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outpipe|dout[4]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.038      ; 0.382      ;
; 0.260 ; avs_hram_mainconv_EU:EU|reg:addr_reg|dout[20]                                                                                                                                                 ; avs_hram_mainconv_EU:EU|CA_unpacker:CA_unpacker_inst|reg:CA0|dout[1]                                                                                                                          ; clk          ; clk         ; 0.000        ; 0.041      ; 0.385      ;
; 0.264 ; avs_hram_mainconv_CU:CU|present_state.idle_burst                                                                                                                                              ; avs_hram_mainconv_CU:CU|present_state.restore_burst                                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.385      ;
; 0.265 ; avs_hram_mainconv_EU:EU|reg:addr_reg|dout[8]                                                                                                                                                  ; avs_hram_mainconv_EU:EU|CA_unpacker:CA_unpacker_inst|reg:CA1|dout[5]                                                                                                                          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.386      ;
; 0.265 ; avs_hram_mainconv_EU:EU|reg:addr_reg|dout[0]                                                                                                                                                  ; avs_hram_mainconv_EU:EU|CA_unpacker:CA_unpacker_inst|reg:CA2|dout[0]                                                                                                                          ; clk          ; clk         ; 0.000        ; 0.038      ; 0.387      ;
; 0.267 ; avs_hram_mainconv_EU:EU|adder_22bit_1pipe:addressgen|lpm_add_sub:LPM_ADD_SUB_component|add_sub_89k:auto_generated|pipeline_dffe[15]                                                           ; avs_hram_mainconv_EU:EU|CA_unpacker:CA_unpacker_inst|reg:CA1|dout[12]                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.038      ; 0.389      ;
; 0.268 ; avs_hram_mainconv_CU:CU|present_state.reset_wait                                                                                                                                              ; avs_hram_mainconv_CU:CU|present_state.reset_exit_begin                                                                                                                                        ; clk          ; clk         ; 0.000        ; 0.038      ; 0.390      ;
; 0.268 ; avs_hram_mainconv_EU:EU|adder_22bit_1pipe:addressgen|lpm_add_sub:LPM_ADD_SUB_component|add_sub_89k:auto_generated|pipeline_dffe[10]                                                           ; avs_hram_mainconv_EU:EU|CA_unpacker:CA_unpacker_inst|reg:CA1|dout[7]                                                                                                                          ; clk          ; clk         ; 0.000        ; 0.038      ; 0.390      ;
; 0.270 ; avs_hram_mainconv_CU:CU|present_state.dummycmd_last                                                                                                                                           ; avs_hram_mainconv_CU:CU|present_state.dummycmd_end                                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.038      ; 0.392      ;
; 0.272 ; avs_hram_mainconv_EU:EU|CA_unpacker:CA_unpacker_inst|reg:CA1|dout[0]                                                                                                                          ; avs_hram_mainconv_EU:EU|SDR_to_DDR_converter:writedata_converter|reg:input_reg|dout[0]                                                                                                        ; clk          ; clk         ; 0.000        ; 0.038      ; 0.394      ;
; 0.273 ; avs_hram_mainconv_EU:EU|reg:addr_reg|dout[3]                                                                                                                                                  ; avs_hram_mainconv_EU:EU|CA_unpacker:CA_unpacker_inst|reg:CA1|dout[0]                                                                                                                          ; clk          ; clk         ; 0.000        ; 0.038      ; 0.395      ;
; 0.275 ; avs_hram_mainconv_EU:EU|reg:addr_reg|dout[11]                                                                                                                                                 ; avs_hram_mainconv_EU:EU|CA_unpacker:CA_unpacker_inst|reg:CA1|dout[8]                                                                                                                          ; clk          ; clk         ; 0.000        ; 0.038      ; 0.397      ;
; 0.277 ; avs_hram_mainconv_CU:CU|present_state.writeburst                                                                                                                                              ; avs_hram_mainconv_CU:CU|present_state.writeburst_last                                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.398      ;
; 0.278 ; avs_hram_mainconv_CU:CU|present_state.writeconf_CA0                                                                                                                                           ; avs_hram_mainconv_CU:CU|present_state.writeconf_CA1                                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.038      ; 0.400      ;
; 0.280 ; avs_hram_mainconv_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:\g1:10:chain_tff|dummy_out                                                                                     ; avs_hram_mainconv_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:\g1:11:chain_tff|dummy_out                                                                                     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.401      ;
; 0.280 ; avs_hram_mainconv_CU:CU|present_state.writeburst                                                                                                                                              ; avs_hram_mainconv_CU:CU|present_state.stop_burst_1                                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.401      ;
; 0.283 ; avs_hram_mainconv_CU:CU|present_state.stop_burst_1                                                                                                                                            ; avs_hram_mainconv_CU:CU|present_state.stop_burst_2                                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.404      ;
; 0.288 ; avs_hram_mainconv_EU:EU|reg:cntpipe1|altshift_taps:dout_rtl_0|shift_taps_06m:auto_generated|cntr_vof:cntr1|counter_reg_bit[0]                                                                 ; avs_hram_mainconv_EU:EU|reg:cntpipe1|altshift_taps:dout_rtl_0|shift_taps_06m:auto_generated|dffe3a[0]                                                                                         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.409      ;
; 0.294 ; avs_hram_mainconv_CU:CU|present_state.stop_burst_2                                                                                                                                            ; avs_hram_mainconv_CU:CU|present_state.idle_burst                                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.415      ;
; 0.295 ; avs_hram_mainconv_CU:CU|present_state.dummycmd_end                                                                                                                                            ; avs_hram_mainconv_CU:CU|present_state.wait_dpd_out                                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.038      ; 0.417      ;
; 0.296 ; avs_hram_mainconv_CU:CU|present_state.reset_exit_begin                                                                                                                                        ; avs_hram_mainconv_CU:CU|present_state.reset_exit                                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.038      ; 0.418      ;
; 0.298 ; avs_hram_mainconv_CU:CU|present_state.wait_dpd_out                                                                                                                                            ; avs_hram_mainconv_CU:CU|present_state.write_virtconf                                                                                                                                          ; clk          ; clk         ; 0.000        ; 0.038      ; 0.420      ;
; 0.298 ; avs_hram_mainconv_EU:EU|d_flipflop:dpd_req_tracker|dout                                                                                                                                       ; avs_hram_mainconv_CU:CU|present_state.wait_dpd_in                                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.038      ; 0.420      ;
; 0.298 ; avs_hram_mainconv_CU:CU|present_state.writeconf_CA1                                                                                                                                           ; avs_hram_mainconv_CU:CU|present_state.writeconf_CA2                                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.038      ; 0.420      ;
; 0.303 ; avs_hram_mainconv_EU:EU|CA_unpacker:CA_unpacker_inst|reg:CA0|dout[0]                                                                                                                          ; avs_hram_mainconv_EU:EU|SDR_to_DDR_converter:writedata_converter|reg:input_reg|dout[0]                                                                                                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.424      ;
; 0.304 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_11bit_updown:burstlen_counter|lpm_counter:LPM_COUNTER_component|cntr_7lh:auto_generated|counter_reg_bit[1]  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_11bit_updown:burstlen_counter|lpm_counter:LPM_COUNTER_component|cntr_7lh:auto_generated|counter_reg_bit[1]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.305 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_11bit_updown:burstlen_counter|lpm_counter:LPM_COUNTER_component|cntr_7lh:auto_generated|counter_reg_bit[7]  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_11bit_updown:burstlen_counter|lpm_counter:LPM_COUNTER_component|cntr_7lh:auto_generated|counter_reg_bit[7]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.306 ; avs_hram_mainconv_CU:CU|present_state.reset                                                                                                                                                   ; avs_hram_mainconv_EU:EU|d_flipflop:dpd_req_tracker|dout                                                                                                                                       ; clk          ; clk         ; 0.000        ; 0.038      ; 0.428      ;
; 0.306 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_11bit_updown:burstlen_counter|lpm_counter:LPM_COUNTER_component|cntr_7lh:auto_generated|counter_reg_bit[8]  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_11bit_updown:burstlen_counter|lpm_counter:LPM_COUNTER_component|cntr_7lh:auto_generated|counter_reg_bit[8]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_11bit_updown:burstlen_counter|lpm_counter:LPM_COUNTER_component|cntr_7lh:auto_generated|counter_reg_bit[9]  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_11bit_updown:burstlen_counter|lpm_counter:LPM_COUNTER_component|cntr_7lh:auto_generated|counter_reg_bit[9]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_11bit_updown:burstlen_counter|lpm_counter:LPM_COUNTER_component|cntr_7lh:auto_generated|counter_reg_bit[4]  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_11bit_updown:burstlen_counter|lpm_counter:LPM_COUNTER_component|cntr_7lh:auto_generated|counter_reg_bit[4]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_11bit_updown:burstlen_counter|lpm_counter:LPM_COUNTER_component|cntr_7lh:auto_generated|counter_reg_bit[2]  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_11bit_updown:burstlen_counter|lpm_counter:LPM_COUNTER_component|cntr_7lh:auto_generated|counter_reg_bit[2]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.307 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_11bit_updown:burstlen_counter|lpm_counter:LPM_COUNTER_component|cntr_7lh:auto_generated|counter_reg_bit[10] ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_11bit_updown:burstlen_counter|lpm_counter:LPM_COUNTER_component|cntr_7lh:auto_generated|counter_reg_bit[10] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.428      ;
; 0.307 ; avs_hram_mainconv_CU:CU|present_state.read_wait_1                                                                                                                                             ; avs_hram_mainconv_CU:CU|present_state.read_wait_2                                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.428      ;
; 0.308 ; avs_hram_mainconv_CU:CU|present_state.dummycmd                                                                                                                                                ; avs_hram_mainconv_CU:CU|present_state.dummycmd_last                                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.038      ; 0.430      ;
; 0.310 ; avs_hram_mainconv_EU:EU|d_flipflop:op_tracker|dout                                                                                                                                            ; avs_hram_mainconv_CU:CU|present_state.read_wait_0                                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.431      ;
; 0.310 ; avs_hram_mainconv_CU:CU|present_state.writemem_wait                                                                                                                                           ; avs_hram_mainconv_CU:CU|present_state.writemem                                                                                                                                                ; clk          ; clk         ; 0.000        ; 0.037      ; 0.431      ;
; 0.311 ; avs_hram_mainconv_EU:EU|reg:addr_reg|dout[14]                                                                                                                                                 ; avs_hram_mainconv_EU:EU|CA_unpacker:CA_unpacker_inst|reg:CA1|dout[11]                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.432      ;
; 0.312 ; avs_hram_mainconv_CU:CU|present_state.writemem_wait                                                                                                                                           ; avs_hram_mainconv_CU:CU|present_state.writeburst_prep                                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.433      ;
; 0.314 ; avs_hram_mainconv_EU:EU|reg:addr_reg|dout[12]                                                                                                                                                 ; avs_hram_mainconv_EU:EU|CA_unpacker:CA_unpacker_inst|reg:CA1|dout[9]                                                                                                                          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.435      ;
; 0.315 ; avs_hram_mainconv_CU:CU|present_state.writeburst_prep                                                                                                                                         ; avs_hram_mainconv_CU:CU|present_state.writeburst_last                                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.436      ;
; 0.315 ; avs_hram_mainconv_EU:EU|reg:addr_reg|dout[2]                                                                                                                                                  ; avs_hram_mainconv_EU:EU|CA_unpacker:CA_unpacker_inst|reg:CA2|dout[2]                                                                                                                          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.436      ;
; 0.316 ; avs_hram_mainconv_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:\g1:12:chain_tff|dummy_out                                                                                     ; avs_hram_mainconv_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:\g1:13:chain_tff|dummy_out                                                                                     ; clk          ; clk         ; 0.000        ; 0.038      ; 0.438      ;
; 0.318 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[2]                                                                                                  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outpipe|dout[2]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.439      ;
; 0.318 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[3]                                                                                                  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outpipe|dout[3]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.439      ;
; 0.321 ; avs_hram_mainconv_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:\g1:4:chain_tff|dummy_out                                                                                      ; avs_hram_mainconv_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:\g1:5:chain_tff|dummy_out                                                                                      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.442      ;
; 0.323 ; avs_hram_mainconv_CU:CU|present_state.writeburst_prep                                                                                                                                         ; avs_hram_mainconv_CU:CU|present_state.stop_burst_1                                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.444      ;
; 0.323 ; avs_hram_mainconv_EU:EU|CA_unpacker:CA_unpacker_inst|reg:CA1|dout[2]                                                                                                                          ; avs_hram_mainconv_EU:EU|SDR_to_DDR_converter:writedata_converter|reg:input_reg|dout[2]                                                                                                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.444      ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'rwdsgen'                                                                                                                                                                                                                                                                                                                              ;
+-------+------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                ; To Node                                                                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.185 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|sr_flipflop:synchronizer|dout                                  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|sr_flipflop:synchronizer|dout                                  ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.038      ; 0.307      ;
; 0.502 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.038      ; 0.624      ;
; 0.922 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[4]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.039      ; 1.045      ;
; 0.922 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[13]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.039      ; 1.045      ;
; 0.922 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[10]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.039      ; 1.045      ;
; 1.041 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[0]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.041      ; 1.166      ;
; 1.041 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[3]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.041      ; 1.166      ;
; 1.041 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[11]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.041      ; 1.166      ;
; 1.041 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[2]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.041      ; 1.166      ;
; 1.041 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[1]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.041      ; 1.166      ;
; 1.052 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[15]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.040      ; 1.176      ;
; 1.068 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[6]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.040      ; 1.192      ;
; 1.068 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[15]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.040      ; 1.192      ;
; 1.068 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[0]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.040      ; 1.192      ;
; 1.068 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[3]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.040      ; 1.192      ;
; 1.068 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[2]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.040      ; 1.192      ;
; 1.068 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[1]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.040      ; 1.192      ;
; 1.070 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[5]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.039      ; 1.193      ;
; 1.070 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[4]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.039      ; 1.193      ;
; 1.070 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[13]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.039      ; 1.193      ;
; 1.070 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[11]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.039      ; 1.193      ;
; 1.070 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[10]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.039      ; 1.193      ;
; 1.070 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[7]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.039      ; 1.193      ;
; 1.073 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[13]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.039      ; 1.196      ;
; 1.073 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[10]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.039      ; 1.196      ;
; 1.073 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[4]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.039      ; 1.196      ;
; 1.076 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[14]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.041      ; 1.201      ;
; 1.076 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[12]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.041      ; 1.201      ;
; 1.076 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[9]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.041      ; 1.201      ;
; 1.076 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[8]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.041      ; 1.201      ;
; 1.083 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[0]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.040      ; 1.207      ;
; 1.083 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[14]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.040      ; 1.207      ;
; 1.083 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[12]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.040      ; 1.207      ;
; 1.083 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[3]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.040      ; 1.207      ;
; 1.083 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[10]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.040      ; 1.207      ;
; 1.083 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[2]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.040      ; 1.207      ;
; 1.083 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[1]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.040      ; 1.207      ;
; 1.083 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[9]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.040      ; 1.207      ;
; 1.083 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[8]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.040      ; 1.207      ;
; 1.083 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[7]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.040      ; 1.207      ;
; 1.104 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[5]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.039      ; 1.227      ;
; 1.104 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[6]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.039      ; 1.227      ;
; 1.104 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[15]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.039      ; 1.227      ;
; 1.104 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[13]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.039      ; 1.227      ;
; 1.104 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[11]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.039      ; 1.227      ;
; 1.104 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[4]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.039      ; 1.227      ;
; 1.133 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[4]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.040      ; 1.257      ;
; 1.133 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[13]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.040      ; 1.257      ;
; 1.133 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[12]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.040      ; 1.257      ;
; 1.133 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[10]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.040      ; 1.257      ;
; 1.133 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[9]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.040      ; 1.257      ;
; 1.133 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[8]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.040      ; 1.257      ;
; 1.174 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[4]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.040      ; 1.298      ;
; 1.174 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[13]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.040      ; 1.298      ;
; 1.174 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[12]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.040      ; 1.298      ;
; 1.174 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[10]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.040      ; 1.298      ;
; 1.174 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[9]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.040      ; 1.298      ;
; 1.174 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[8]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.040      ; 1.298      ;
; 1.175 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[7]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.040      ; 1.299      ;
; 1.175 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[14]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.040      ; 1.299      ;
; 1.175 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[0]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.040      ; 1.299      ;
; 1.175 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[12]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.040      ; 1.299      ;
; 1.175 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[9]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.040      ; 1.299      ;
; 1.175 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[8]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.040      ; 1.299      ;
; 1.175 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[3]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.040      ; 1.299      ;
; 1.175 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[1]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.040      ; 1.299      ;
; 1.175 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[2]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.040      ; 1.299      ;
; 1.175 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[10]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.040      ; 1.299      ;
; 1.177 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[2]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.040      ; 1.301      ;
; 1.177 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[1]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.040      ; 1.301      ;
; 1.177 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[15]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.040      ; 1.301      ;
; 1.177 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[3]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.040      ; 1.301      ;
; 1.177 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[6]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.040      ; 1.301      ;
; 1.177 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[0]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.040      ; 1.301      ;
; 1.179 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[5]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.039      ; 1.302      ;
; 1.179 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[10]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.039      ; 1.302      ;
; 1.179 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[7]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.039      ; 1.302      ;
; 1.179 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[4]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.039      ; 1.302      ;
; 1.179 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[11]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.039      ; 1.302      ;
; 1.179 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[13]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.039      ; 1.302      ;
; 1.185 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[9]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.041      ; 1.310      ;
; 1.185 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[8]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.041      ; 1.310      ;
; 1.185 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[12]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.041      ; 1.310      ;
; 1.185 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[14]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.041      ; 1.310      ;
; 1.192 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[6]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.039      ; 1.315      ;
; 1.192 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[4]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.039      ; 1.315      ;
; 1.192 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[11]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.039      ; 1.315      ;
; 1.192 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[13]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.039      ; 1.315      ;
; 1.192 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[15]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.039      ; 1.315      ;
; 1.192 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[5]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.039      ; 1.315      ;
; 1.205 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[0]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.041      ; 1.330      ;
; 1.205 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[1]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.041      ; 1.330      ;
; 1.205 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[2]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.041      ; 1.330      ;
; 1.205 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[3]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.041      ; 1.330      ;
; 1.205 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[11]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.041      ; 1.330      ;
; 1.226 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[15]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.040      ; 1.350      ;
; 1.269 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[6]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.041      ; 1.394      ;
; 1.269 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[0]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.041      ; 1.394      ;
+-------+------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_x8'                                                                                                                                                                                                                                                                                                               ;
+-------+----------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                        ; To Node                                                                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.187 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|t_flipflop:tracker|dummy_out          ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|t_flipflop:tracker|dummy_out          ; clk_x8       ; clk_x8      ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|present_state.idle_intra              ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|present_state.idle_intra              ; clk_x8       ; clk_x8      ; 0.000        ; 0.036      ; 0.307      ;
; 0.194 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|present_state.msb_tx                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|present_state.msb_tx                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.036      ; 0.314      ;
; 0.206 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg5|dout[1] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|t_flipflop:tracker|dummy_out          ; clk_x8       ; clk_x8      ; 0.000        ; 0.036      ; 0.326      ;
; 0.251 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:regp2|dout[4]                     ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg1|dout[4]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.372      ;
; 0.251 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|dff_negedge:ndff1|dout                ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|dff_negedge:ndff1_pipe|dout           ; clk_x8       ; clk_x8      ; 0.000        ; 0.039      ; 0.374      ;
; 0.252 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg5|dout[6]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg6|dout[6]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.373      ;
; 0.252 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:regp2|dout[0]                     ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg1|dout[0]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.373      ;
; 0.252 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:regp1|dout[1]                     ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:regp2|dout[1]                     ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.373      ;
; 0.252 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg1|dout[4]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg2|dout[4]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.373      ;
; 0.252 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|d_flipflop:pdff4|dout                 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|d_flipflop:pdff4_pipe|dout            ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.373      ;
; 0.252 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg1|dout[5]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg2|dout[5]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.373      ;
; 0.252 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|d_flipflop:pdff2_pipe|dout            ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[5] ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.373      ;
; 0.252 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:regp2|dout[6]                     ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg1|dout[6]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.373      ;
; 0.252 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg1|dout[1]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg2|dout[1]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.373      ;
; 0.252 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg2|dout[3]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg3|dout[3]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.373      ;
; 0.252 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|dff_negedge:ndff4|dout                ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|dff_negedge:ndff3|dout                ; clk_x8       ; clk_x8      ; 0.000        ; 0.038      ; 0.374      ;
; 0.252 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg2|dout[6]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg3|dout[6]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.373      ;
; 0.253 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg6|dout[2]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[2]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.374      ;
; 0.253 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg4|dout[4]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg5|dout[4]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.374      ;
; 0.253 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|dff_negedge:ndff3|dout                ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|dff_negedge:ndff3_pipe|dout           ; clk_x8       ; clk_x8      ; 0.000        ; 0.038      ; 0.375      ;
; 0.253 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:regp1|dout[5]                     ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:regp2|dout[5]                     ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.374      ;
; 0.253 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg5|dout[3]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg6|dout[3]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.374      ;
; 0.254 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|d_flipflop:pdff2|dout                 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|d_flipflop:pdff1|dout                 ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.375      ;
; 0.254 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|d_flipflop:pdff4_pipe|dout            ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[1] ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.375      ;
; 0.254 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg4|dout[3]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg5|dout[3]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.375      ;
; 0.254 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg6|dout[6]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[6]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.375      ;
; 0.254 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|d_flipflop:pdff1|dout                 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|d_flipflop:pdff1_pipe|dout            ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.375      ;
; 0.254 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg4|dout[6]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg5|dout[6]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.375      ;
; 0.254 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg2|dout[1]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg3|dout[1]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.375      ;
; 0.254 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:regp2|dout[2]                     ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg1|dout[2]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.375      ;
; 0.254 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg1|dout[0]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg2|dout[0]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.375      ;
; 0.254 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg6|dout[3]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[3]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.375      ;
; 0.254 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:regp1|dout[4]                     ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:regp2|dout[4]                     ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.375      ;
; 0.254 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg6|dout[1]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[1]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.375      ;
; 0.254 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg2|dout[4]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg3|dout[4]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.375      ;
; 0.255 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[4] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg3|dout[2] ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.376      ;
; 0.255 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg2|dout[0]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg3|dout[0]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.376      ;
; 0.255 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:regp1|dout[2]                     ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:regp2|dout[2]                     ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.376      ;
; 0.256 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[2] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[0] ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.377      ;
; 0.256 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[7] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[4] ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.377      ;
; 0.256 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[5] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg4|dout[0] ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.377      ;
; 0.256 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg3|dout[0]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg4|dout[0]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.377      ;
; 0.257 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|present_state.idle_intra              ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|present_state.lsb_tx                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.036      ; 0.377      ;
; 0.258 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[5] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg3|dout[1] ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.379      ;
; 0.258 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[4] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg3|dout[3] ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.379      ;
; 0.258 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[2] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[1] ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.379      ;
; 0.258 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg5|dout[0]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg6|dout[0]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.036      ; 0.378      ;
; 0.258 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[7] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[5] ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.379      ;
; 0.259 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[0]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:msb|dout[0]                       ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.380      ;
; 0.259 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[5] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[3] ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.380      ;
; 0.259 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:regp1|dout[3]                     ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:regp2|dout[3]                     ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.380      ;
; 0.259 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[6]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:msb|dout[6]                       ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.380      ;
; 0.260 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[5] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[2] ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.381      ;
; 0.260 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[7]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:msb|dout[7]                       ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.381      ;
; 0.261 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg4|dout[5]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg5|dout[5]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.382      ;
; 0.262 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg3|dout[1]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg4|dout[1]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.383      ;
; 0.263 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[1] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[0] ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.384      ;
; 0.264 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[6] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[4] ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.385      ;
; 0.264 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|present_state.lsb_tx                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|rwdsgen_toggle                        ; clk_x8       ; clk_x8      ; 0.000        ; 0.036      ; 0.384      ;
; 0.265 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[1] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[1] ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.386      ;
; 0.267 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:regp1|dout[7]                     ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:regp2|dout[7]                     ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.388      ;
; 0.267 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg5|dout[5]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg6|dout[5]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.388      ;
; 0.268 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[6] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[5] ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.389      ;
; 0.269 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[1]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:msb|dout[1]                       ; clk_x8       ; clk_x8      ; 0.000        ; 0.036      ; 0.389      ;
; 0.269 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg5|dout[4]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg6|dout[4]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.390      ;
; 0.269 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|dff_negedge:ndff2|dout                ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|dff_negedge:ndff1|dout                ; clk_x8       ; clk_x8      ; 0.000        ; 0.039      ; 0.392      ;
; 0.271 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg1|dout[2]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg2|dout[2]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.038      ; 0.393      ;
; 0.274 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|present_state.reset                   ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|system_clear_n                        ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.395      ;
; 0.293 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[4]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:msb|dout[4]                       ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.414      ;
; 0.293 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg1|dout[7]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg2|dout[7]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.414      ;
; 0.294 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg1|dout[6]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg2|dout[6]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.415      ;
; 0.294 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg4|dout[1]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg5|dout[1]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.415      ;
; 0.294 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg3|dout[4]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg4|dout[4]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.415      ;
; 0.294 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:regp2|dout[3]                     ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg1|dout[3]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.415      ;
; 0.294 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg6|dout[0]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[0]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.415      ;
; 0.295 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:regp2|dout[7]                     ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg1|dout[7]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.416      ;
; 0.295 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:regp1|dout[6]                     ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:regp2|dout[6]                     ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.416      ;
; 0.295 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg2|dout[5]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg3|dout[5]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.416      ;
; 0.295 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg3|dout[5]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg4|dout[5]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.416      ;
; 0.295 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:regp1|dout[0]                     ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:regp2|dout[0]                     ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.416      ;
; 0.295 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg1|dout[3]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg2|dout[3]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.416      ;
; 0.295 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg3|dout[3]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg4|dout[3]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.416      ;
; 0.299 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[3] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[2] ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.420      ;
; 0.300 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[3] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[3] ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.421      ;
; 0.313 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|present_state.msb_tx                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|rwdsgen_toggle                        ; clk_x8       ; clk_x8      ; 0.000        ; 0.036      ; 0.433      ;
; 0.313 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|present_state.msb_tx                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|present_state.idle_intra              ; clk_x8       ; clk_x8      ; 0.000        ; 0.036      ; 0.433      ;
; 0.313 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|present_state.reset                   ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|present_state.msb_tx                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.036      ; 0.433      ;
; 0.318 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg5|dout[0] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|t_flipflop:tracker|dummy_out          ; clk_x8       ; clk_x8      ; 0.000        ; 0.036      ; 0.438      ;
; 0.322 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|present_state.idle_intra              ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|present_state.msb_tx                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.036      ; 0.442      ;
; 0.322 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg2|dout[7]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg3|dout[7]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.036      ; 0.442      ;
; 0.322 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[4]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:lsb|dout[4]                       ; clk_x8       ; clk_x8      ; 0.000        ; 0.236      ; 0.642      ;
; 0.326 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[3]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:lsb|dout[3]                       ; clk_x8       ; clk_x8      ; 0.000        ; 0.238      ; 0.648      ;
; 0.329 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg4|dout[0]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg5|dout[0]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.036      ; 0.449      ;
; 0.347 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|present_state.msb_tx                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|msb_enable                            ; clk_x8       ; clk_x8      ; 0.000        ; 0.036      ; 0.467      ;
; 0.357 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg5|dout[1] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|present_state.msb_tx                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.036      ; 0.477      ;
; 0.357 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:regp2|dout[1]                     ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg1|dout[1]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.039      ; 0.480      ;
; 0.360 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg3|dout[7]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg4|dout[7]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.035      ; 0.479      ;
; 0.361 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg2|dout[2]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg3|dout[2]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.035      ; 0.480      ;
; 0.364 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg6|dout[7]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[7]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.038      ; 0.486      ;
+-------+----------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'shifted_clock'                                                                                                             ;
+--------+------------------------------------------------------------+---------+---------------+---------------+--------------+------------+------------+
; Slack  ; From Node                                                  ; To Node ; Launch Clock  ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------+---------+---------------+---------------+--------------+------------+------------+
; 3.587  ; EU|clk_shifter|altpll_component|auto_generated|pll1|clk[0] ; clk90   ; shifted_clock ; shifted_clock ; 0.000        ; 0.000      ; 2.587      ;
; 13.591 ; EU|clk_shifter|altpll_component|auto_generated|pll1|clk[0] ; clk90   ; shifted_clock ; shifted_clock ; -10.000      ; 0.000      ; 2.591      ;
+--------+------------------------------------------------------------+---------+---------------+---------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'rwdsgen'                                                                                                                                                                                           ;
+-------+-----------+------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                                                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 8.163 ; reset_n   ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; clk          ; rwdsgen     ; 10.000       ; 1.817      ; 1.631      ;
; 8.163 ; reset_n   ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|sr_flipflop:synchronizer|dout                                  ; clk          ; rwdsgen     ; 10.000       ; 1.817      ; 1.631      ;
; 8.163 ; reset_n   ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; clk          ; rwdsgen     ; 10.000       ; 1.817      ; 1.631      ;
+-------+-----------+------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'clk'                                                                                                                                                              ;
+--------+-----------+--------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 17.245 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.write_virtconf                                                   ; clk          ; clk         ; 20.000       ; 1.290      ; 2.032      ;
; 17.245 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.dummycmd_last                                                    ; clk          ; clk         ; 20.000       ; 1.290      ; 2.032      ;
; 17.245 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.reset_wait                                                       ; clk          ; clk         ; 20.000       ; 1.290      ; 2.032      ;
; 17.245 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.wait_dpd_out                                                     ; clk          ; clk         ; 20.000       ; 1.290      ; 2.032      ;
; 17.245 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.reset_exit_begin                                                 ; clk          ; clk         ; 20.000       ; 1.290      ; 2.032      ;
; 17.245 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.dummycmd_end                                                     ; clk          ; clk         ; 20.000       ; 1.290      ; 2.032      ;
; 17.245 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.dummycmd                                                         ; clk          ; clk         ; 20.000       ; 1.290      ; 2.032      ;
; 17.245 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.synch_restoring_2                                                ; clk          ; clk         ; 20.000       ; 1.290      ; 2.032      ;
; 17.245 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.reset_exit                                                       ; clk          ; clk         ; 20.000       ; 1.290      ; 2.032      ;
; 17.245 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.writeconf0_prep                                                  ; clk          ; clk         ; 20.000       ; 1.290      ; 2.032      ;
; 17.405 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.restore_burst                                                    ; clk          ; clk         ; 20.000       ; 1.290      ; 1.872      ;
; 17.405 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.read_wait_0                                                      ; clk          ; clk         ; 20.000       ; 1.290      ; 1.872      ;
; 17.405 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.writeburst                                                       ; clk          ; clk         ; 20.000       ; 1.290      ; 1.872      ;
; 17.405 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.writeburst_last                                                  ; clk          ; clk         ; 20.000       ; 1.290      ; 1.872      ;
; 17.405 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.writemem                                                         ; clk          ; clk         ; 20.000       ; 1.290      ; 1.872      ;
; 17.405 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.writeburst_prep                                                  ; clk          ; clk         ; 20.000       ; 1.290      ; 1.872      ;
; 17.405 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.writemem_wait                                                    ; clk          ; clk         ; 20.000       ; 1.290      ; 1.872      ;
; 17.405 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.stop_burst_1                                                     ; clk          ; clk         ; 20.000       ; 1.290      ; 1.872      ;
; 17.405 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.writeconf0                                                       ; clk          ; clk         ; 20.000       ; 1.290      ; 1.872      ;
; 17.405 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.writeconf0_end                                                   ; clk          ; clk         ; 20.000       ; 1.290      ; 1.872      ;
; 17.405 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.idle_burst                                                       ; clk          ; clk         ; 20.000       ; 1.290      ; 1.872      ;
; 17.405 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.stop_burst_2                                                     ; clk          ; clk         ; 20.000       ; 1.290      ; 1.872      ;
; 17.405 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.write_end                                                        ; clk          ; clk         ; 20.000       ; 1.290      ; 1.872      ;
; 17.405 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.CA_end                                                           ; clk          ; clk         ; 20.000       ; 1.290      ; 1.872      ;
; 17.475 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.idle                                                             ; clk          ; clk         ; 20.000       ; 1.287      ; 1.799      ;
; 17.475 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.readmem_prep                                                     ; clk          ; clk         ; 20.000       ; 1.287      ; 1.799      ;
; 17.475 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.wait_dpd_in                                                      ; clk          ; clk         ; 20.000       ; 1.287      ; 1.799      ;
; 17.475 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.writemem_prep                                                    ; clk          ; clk         ; 20.000       ; 1.287      ; 1.799      ;
; 17.475 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.read_virtconf                                                    ; clk          ; clk         ; 20.000       ; 1.287      ; 1.799      ;
; 17.475 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.reset                                                            ; clk          ; clk         ; 20.000       ; 1.287      ; 1.799      ;
; 17.551 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.read_end_1                                                       ; clk          ; clk         ; 20.000       ; 1.288      ; 1.724      ;
; 17.551 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.read_wait_2                                                      ; clk          ; clk         ; 20.000       ; 1.288      ; 1.724      ;
; 17.551 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.read_wait_1                                                      ; clk          ; clk         ; 20.000       ; 1.288      ; 1.724      ;
; 17.610 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.writeconf_CA0                                                    ; clk          ; clk         ; 20.000       ; 1.289      ; 1.666      ;
; 17.610 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.CA_2                                                             ; clk          ; clk         ; 20.000       ; 1.289      ; 1.666      ;
; 17.610 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.read_end_2                                                       ; clk          ; clk         ; 20.000       ; 1.289      ; 1.666      ;
; 17.610 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.synch_restoring_1                                                ; clk          ; clk         ; 20.000       ; 1.289      ; 1.666      ;
; 17.610 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.CA_1                                                             ; clk          ; clk         ; 20.000       ; 1.289      ; 1.666      ;
; 17.610 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.CA_0                                                             ; clk          ; clk         ; 20.000       ; 1.289      ; 1.666      ;
; 17.610 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.writeconf_CA1                                                    ; clk          ; clk         ; 20.000       ; 1.289      ; 1.666      ;
; 17.610 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.writeconf_CA2                                                    ; clk          ; clk         ; 20.000       ; 1.289      ; 1.666      ;
; 17.644 ; reset_n   ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reception_init ; clk          ; clk         ; 20.000       ; 1.288      ; 1.631      ;
; 17.644 ; reset_n   ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle           ; clk          ; clk         ; 20.000       ; 1.288      ; 1.631      ;
; 17.644 ; reset_n   ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reset          ; clk          ; clk         ; 20.000       ; 1.288      ; 1.631      ;
; 17.644 ; reset_n   ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reception      ; clk          ; clk         ; 20.000       ; 1.288      ; 1.631      ;
; 17.644 ; reset_n   ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_disabled  ; clk          ; clk         ; 20.000       ; 1.288      ; 1.631      ;
; 17.644 ; reset_n   ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear     ; clk          ; clk         ; 20.000       ; 1.288      ; 1.631      ;
+--------+-----------+--------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'clk'                                                                                                                                                              ;
+-------+-----------+--------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+--------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.963 ; reset_n   ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_disabled  ; clk          ; clk         ; 0.000        ; 1.339      ; 1.386      ;
; 0.963 ; reset_n   ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reception      ; clk          ; clk         ; 0.000        ; 1.339      ; 1.386      ;
; 0.963 ; reset_n   ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reset          ; clk          ; clk         ; 0.000        ; 1.339      ; 1.386      ;
; 0.963 ; reset_n   ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle           ; clk          ; clk         ; 0.000        ; 1.339      ; 1.386      ;
; 0.963 ; reset_n   ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reception_init ; clk          ; clk         ; 0.000        ; 1.339      ; 1.386      ;
; 0.963 ; reset_n   ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear     ; clk          ; clk         ; 0.000        ; 1.339      ; 1.386      ;
; 1.007 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.CA_1                                                             ; clk          ; clk         ; 0.000        ; 1.341      ; 1.432      ;
; 1.007 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.CA_0                                                             ; clk          ; clk         ; 0.000        ; 1.341      ; 1.432      ;
; 1.007 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.CA_2                                                             ; clk          ; clk         ; 0.000        ; 1.341      ; 1.432      ;
; 1.007 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.read_end_2                                                       ; clk          ; clk         ; 0.000        ; 1.341      ; 1.432      ;
; 1.007 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.writeconf_CA0                                                    ; clk          ; clk         ; 0.000        ; 1.341      ; 1.432      ;
; 1.007 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.synch_restoring_1                                                ; clk          ; clk         ; 0.000        ; 1.341      ; 1.432      ;
; 1.007 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.writeconf_CA1                                                    ; clk          ; clk         ; 0.000        ; 1.341      ; 1.432      ;
; 1.007 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.writeconf_CA2                                                    ; clk          ; clk         ; 0.000        ; 1.341      ; 1.432      ;
; 1.050 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.read_end_1                                                       ; clk          ; clk         ; 0.000        ; 1.339      ; 1.473      ;
; 1.050 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.read_wait_2                                                      ; clk          ; clk         ; 0.000        ; 1.339      ; 1.473      ;
; 1.050 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.read_wait_1                                                      ; clk          ; clk         ; 0.000        ; 1.339      ; 1.473      ;
; 1.120 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.wait_dpd_in                                                      ; clk          ; clk         ; 0.000        ; 1.339      ; 1.543      ;
; 1.120 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.reset                                                            ; clk          ; clk         ; 0.000        ; 1.339      ; 1.543      ;
; 1.120 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.readmem_prep                                                     ; clk          ; clk         ; 0.000        ; 1.339      ; 1.543      ;
; 1.120 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.read_virtconf                                                    ; clk          ; clk         ; 0.000        ; 1.339      ; 1.543      ;
; 1.120 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.writemem_prep                                                    ; clk          ; clk         ; 0.000        ; 1.339      ; 1.543      ;
; 1.120 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.idle                                                             ; clk          ; clk         ; 0.000        ; 1.339      ; 1.543      ;
; 1.177 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.write_end                                                        ; clk          ; clk         ; 0.000        ; 1.341      ; 1.602      ;
; 1.177 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.CA_end                                                           ; clk          ; clk         ; 0.000        ; 1.341      ; 1.602      ;
; 1.177 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.idle_burst                                                       ; clk          ; clk         ; 0.000        ; 1.341      ; 1.602      ;
; 1.177 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.writeburst                                                       ; clk          ; clk         ; 0.000        ; 1.341      ; 1.602      ;
; 1.177 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.writeconf0_end                                                   ; clk          ; clk         ; 0.000        ; 1.341      ; 1.602      ;
; 1.177 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.restore_burst                                                    ; clk          ; clk         ; 0.000        ; 1.341      ; 1.602      ;
; 1.177 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.writeburst_last                                                  ; clk          ; clk         ; 0.000        ; 1.341      ; 1.602      ;
; 1.177 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.writemem                                                         ; clk          ; clk         ; 0.000        ; 1.341      ; 1.602      ;
; 1.177 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.read_wait_0                                                      ; clk          ; clk         ; 0.000        ; 1.341      ; 1.602      ;
; 1.177 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.writemem_wait                                                    ; clk          ; clk         ; 0.000        ; 1.341      ; 1.602      ;
; 1.177 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.stop_burst_1                                                     ; clk          ; clk         ; 0.000        ; 1.341      ; 1.602      ;
; 1.177 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.stop_burst_2                                                     ; clk          ; clk         ; 0.000        ; 1.341      ; 1.602      ;
; 1.177 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.writeburst_prep                                                  ; clk          ; clk         ; 0.000        ; 1.341      ; 1.602      ;
; 1.177 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.writeconf0                                                       ; clk          ; clk         ; 0.000        ; 1.341      ; 1.602      ;
; 1.303 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.dummycmd_end                                                     ; clk          ; clk         ; 0.000        ; 1.342      ; 1.729      ;
; 1.303 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.dummycmd_last                                                    ; clk          ; clk         ; 0.000        ; 1.342      ; 1.729      ;
; 1.303 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.writeconf0_prep                                                  ; clk          ; clk         ; 0.000        ; 1.342      ; 1.729      ;
; 1.303 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.write_virtconf                                                   ; clk          ; clk         ; 0.000        ; 1.342      ; 1.729      ;
; 1.303 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.wait_dpd_out                                                     ; clk          ; clk         ; 0.000        ; 1.342      ; 1.729      ;
; 1.303 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.synch_restoring_2                                                ; clk          ; clk         ; 0.000        ; 1.342      ; 1.729      ;
; 1.303 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.reset_wait                                                       ; clk          ; clk         ; 0.000        ; 1.342      ; 1.729      ;
; 1.303 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.reset_exit                                                       ; clk          ; clk         ; 0.000        ; 1.342      ; 1.729      ;
; 1.303 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.reset_exit_begin                                                 ; clk          ; clk         ; 0.000        ; 1.342      ; 1.729      ;
; 1.303 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.dummycmd                                                         ; clk          ; clk         ; 0.000        ; 1.342      ; 1.729      ;
+-------+-----------+--------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'rwdsgen'                                                                                                                                                                                             ;
+--------+-----------+------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                                                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 10.371 ; reset_n   ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; clk          ; rwdsgen     ; -10.000      ; 1.901      ; 1.386      ;
; 10.371 ; reset_n   ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|sr_flipflop:synchronizer|dout                                  ; clk          ; rwdsgen     ; -10.000      ; 1.901      ; 1.386      ;
; 10.371 ; reset_n   ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; clk          ; rwdsgen     ; -10.000      ; 1.901      ; 1.386      ;
+--------+-----------+------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                         ;
+------------------+-------+-------+----------+---------+---------------------+
; Clock            ; Setup ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-------+-------+----------+---------+---------------------+
; Worst-case Slack ; 0.335 ; 0.154 ; 8.108    ; 0.940   ; 0.013               ;
;  clk             ; 1.676 ; 0.154 ; 16.372   ; 0.940   ; 9.349               ;
;  clk_x8          ; 0.335 ; 0.187 ; N/A      ; N/A     ; 0.013               ;
;  rwdsgen         ; 7.630 ; 0.185 ; 8.108    ; 9.887   ; 9.575               ;
;  shifted_clock   ; 3.657 ; 3.587 ; N/A      ; N/A     ; 9.979               ;
; Design-wide TNS  ; 0.0   ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  clk             ; 0.000 ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
;  clk_x8          ; 0.000 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  rwdsgen         ; 0.000 ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
;  shifted_clock   ; 0.000 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+------------------+-------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; clk90         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hCK_enable    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hram_DQ[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hram_DQ[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hram_DQ[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hram_DQ[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hram_DQ[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hram_DQ[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hram_DQ[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hram_DQ[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hram_RWDS     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; hram_DQ[0]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; hram_DQ[1]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; hram_DQ[2]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; hram_DQ[3]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; hram_DQ[4]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; hram_DQ[5]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; hram_DQ[6]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; hram_DQ[7]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; hram_RWDS               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; clk90         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; hCK_enable    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.33 V              ; -0.00425 V          ; 0.168 V                              ; 0.058 V                              ; 3.12e-09 s                  ; 2.87e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.33 V             ; -0.00425 V         ; 0.168 V                             ; 0.058 V                             ; 3.12e-09 s                 ; 2.87e-09 s                 ; Yes                       ; Yes                       ;
; hram_DQ[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; hram_DQ[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; hram_DQ[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; hram_DQ[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.33 V              ; -0.00421 V          ; 0.165 V                              ; 0.078 V                              ; 3.11e-09 s                  ; 2.85e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.33 V             ; -0.00421 V         ; 0.165 V                             ; 0.078 V                             ; 3.11e-09 s                 ; 2.85e-09 s                 ; Yes                       ; Yes                       ;
; hram_DQ[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; hram_DQ[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; hram_DQ[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; hram_DQ[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; hram_RWDS     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; clk90         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; hCK_enable    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.33 V              ; -0.00229 V          ; 0.111 V                              ; 0.057 V                              ; 3.78e-09 s                  ; 3.5e-09 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.33 V             ; -0.00229 V         ; 0.111 V                             ; 0.057 V                             ; 3.78e-09 s                 ; 3.5e-09 s                  ; Yes                       ; Yes                       ;
; hram_DQ[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; hram_DQ[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; hram_DQ[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; hram_DQ[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.33 V              ; -0.0022 V           ; 0.088 V                              ; 0.056 V                              ; 3.76e-09 s                  ; 3.48e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.33 V             ; -0.0022 V          ; 0.088 V                             ; 0.056 V                             ; 3.76e-09 s                 ; 3.48e-09 s                 ; Yes                       ; Yes                       ;
; hram_DQ[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; hram_DQ[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; hram_DQ[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; hram_DQ[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; hram_RWDS     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; clk90         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; hCK_enable    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; hram_DQ[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; hram_DQ[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; hram_DQ[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; hram_DQ[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; hram_DQ[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; hram_DQ[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; hram_DQ[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; hram_DQ[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; hram_RWDS     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------+
; Setup Transfers                                                                 ;
+---------------+---------------+------------+------------+------------+----------+
; From Clock    ; To Clock      ; RR Paths   ; FR Paths   ; RF Paths   ; FF Paths ;
+---------------+---------------+------------+------------+------------+----------+
; clk           ; clk           ; 3209       ; 8          ; 0          ; 0        ;
; rwdsgen       ; clk           ; 0          ; 88         ; 0          ; 0        ;
; clk           ; clk_x8        ; 12         ; 0          ; 0          ; 0        ;
; clk_x8        ; clk_x8        ; 303        ; 4          ; 8          ; 7        ;
; rwdsgen       ; clk_x8        ; false path ; false path ; 0          ; 0        ;
; clk           ; rwdsgen       ; 0          ; 0          ; 79         ; 0        ;
; clk_x8        ; rwdsgen       ; false path ; 0          ; false path ; 0        ;
; rwdsgen       ; rwdsgen       ; 0          ; 0          ; 0          ; 132      ;
; shifted_clock ; shifted_clock ; 1          ; 1          ; 0          ; 0        ;
+---------------+---------------+------------+------------+------------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------+
; Hold Transfers                                                                  ;
+---------------+---------------+------------+------------+------------+----------+
; From Clock    ; To Clock      ; RR Paths   ; FR Paths   ; RF Paths   ; FF Paths ;
+---------------+---------------+------------+------------+------------+----------+
; clk           ; clk           ; 3209       ; 8          ; 0          ; 0        ;
; rwdsgen       ; clk           ; 0          ; 88         ; 0          ; 0        ;
; clk           ; clk_x8        ; 12         ; 0          ; 0          ; 0        ;
; clk_x8        ; clk_x8        ; 303        ; 4          ; 8          ; 7        ;
; rwdsgen       ; clk_x8        ; false path ; false path ; 0          ; 0        ;
; clk           ; rwdsgen       ; 0          ; 0          ; 79         ; 0        ;
; clk_x8        ; rwdsgen       ; false path ; 0          ; false path ; 0        ;
; rwdsgen       ; rwdsgen       ; 0          ; 0          ; 0          ; 132      ;
; shifted_clock ; shifted_clock ; 1          ; 1          ; 0          ; 0        ;
+---------------+---------------+------------+------------+------------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 47       ; 0        ; 0        ; 0        ;
; clk        ; rwdsgen  ; 0        ; 0        ; 3        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 47       ; 0        ; 0        ; 0        ;
; clk        ; rwdsgen  ; 0        ; 0        ; 3        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 9     ; 9    ;
; Unconstrained Input Port Paths  ; 11    ; 11   ;
; Unconstrained Output Ports      ; 0     ; 0    ;
; Unconstrained Output Port Paths ; 0     ; 0    ;
+---------------------------------+-------+------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Status Summary                                                                                                                                              ;
+-------------------------------------------------------------------------------------------------------------------------+---------------+-----------+-------------+
; Target                                                                                                                  ; Clock         ; Type      ; Status      ;
+-------------------------------------------------------------------------------------------------------------------------+---------------+-----------+-------------+
; EU|clk_shifter|altpll_component|auto_generated|pll1|clk[0]                                                              ; shifted_clock ; Generated ; Constrained ;
; EU|pll_x8_inst|altpll_component|auto_generated|pll1|clk[0]                                                              ; clk_x8        ; Generated ; Constrained ;
; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|t_flipflop:rwdsgen|dummy_out ; rwdsgen       ; Base      ; Constrained ;
; clk                                                                                                                     ; clk           ; Base      ; Constrained ;
+-------------------------------------------------------------------------------------------------------------------------+---------------+-----------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; hram_DQ[0] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hram_DQ[1] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hram_DQ[2] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hram_DQ[3] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hram_DQ[4] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hram_DQ[5] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hram_DQ[6] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hram_DQ[7] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hram_RWDS  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; hram_DQ[0] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hram_DQ[1] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hram_DQ[2] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hram_DQ[3] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hram_DQ[4] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hram_DQ[5] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hram_DQ[6] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hram_DQ[7] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hram_RWDS  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 22.1std.1 Build 917 02/14/2023 SC Lite Edition
    Info: Processing started: Wed Jan 10 11:03:16 2024
Info: Command: quartus_sta avs_hram_converter -c avs_hram_converter
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: '../sdc/avs_hram_converter.sdc'
Warning (332174): Ignored filter at avs_hram_converter.sdc(30): clk, could not be matched with a clock File: /home/andrea/Documents/Tesi_287628/287628/hyperram_system/ip/avs_hram_converter/sdc/avs_hram_converter.sdc Line: 30
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Warning (332070): Port "clk90" relative to the rising edge of clock "shifted_clock" does not specify a min-fall output delay
Warning (332070): Port "clk90" relative to the rising edge of clock "shifted_clock" does not specify a min-rise output delay
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332146): Worst-case setup slack is 0.335
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.335               0.000 clk_x8 
    Info (332119):     1.676               0.000 clk 
    Info (332119):     3.657               0.000 shifted_clock 
    Info (332119):     7.632               0.000 rwdsgen 
Info (332146): Worst-case hold slack is 0.389
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.389               0.000 clk 
    Info (332119):     0.454               0.000 clk_x8 
    Info (332119):     0.456               0.000 rwdsgen 
    Info (332119):     6.170               0.000 shifted_clock 
Info (332146): Worst-case recovery slack is 8.317
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     8.317               0.000 rwdsgen 
    Info (332119):    16.405               0.000 clk 
Info (332146): Worst-case removal slack is 0.994
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.994               0.000 clk 
    Info (332119):     9.887               0.000 rwdsgen 
Info (332146): Worst-case minimum pulse width slack is 0.013
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.013               0.000 clk_x8 
    Info (332119):     9.633               0.000 clk 
    Info (332119):     9.694               0.000 rwdsgen 
    Info (332119):     9.979               0.000 shifted_clock 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332146): Worst-case setup slack is 0.440
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.440               0.000 clk_x8 
    Info (332119):     2.317               0.000 clk 
    Info (332119):     4.280               0.000 shifted_clock 
    Info (332119):     7.630               0.000 rwdsgen 
Info (332146): Worst-case hold slack is 0.384
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.384               0.000 clk 
    Info (332119):     0.401               0.000 clk_x8 
    Info (332119):     0.405               0.000 rwdsgen 
    Info (332119):     5.539               0.000 shifted_clock 
Info (332146): Worst-case recovery slack is 8.108
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     8.108               0.000 rwdsgen 
    Info (332119):    16.372               0.000 clk 
Info (332146): Worst-case removal slack is 0.940
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.940               0.000 clk 
    Info (332119):     9.996               0.000 rwdsgen 
Info (332146): Worst-case minimum pulse width slack is 0.013
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.013               0.000 clk_x8 
    Info (332119):     9.575               0.000 rwdsgen 
    Info (332119):     9.645               0.000 clk 
    Info (332119):     9.989               0.000 shifted_clock 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332146): Worst-case setup slack is 0.805
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.805               0.000 clk_x8 
    Info (332119):     4.916               0.000 clk 
    Info (332119):     6.321               0.000 shifted_clock 
    Info (332119):     9.040               0.000 rwdsgen 
Info (332146): Worst-case hold slack is 0.154
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.154               0.000 clk 
    Info (332119):     0.185               0.000 rwdsgen 
    Info (332119):     0.187               0.000 clk_x8 
    Info (332119):     3.587               0.000 shifted_clock 
Info (332146): Worst-case recovery slack is 8.163
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     8.163               0.000 rwdsgen 
    Info (332119):    17.245               0.000 clk 
Info (332146): Worst-case removal slack is 0.963
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.963               0.000 clk 
    Info (332119):    10.371               0.000 rwdsgen 
Info (332146): Worst-case minimum pulse width slack is 0.500
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.500               0.000 clk_x8 
    Info (332119):     9.349               0.000 clk 
    Info (332119):     9.648               0.000 rwdsgen 
    Info (332119):     9.995               0.000 shifted_clock 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 446 megabytes
    Info: Processing ended: Wed Jan 10 11:03:18 2024
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


