Timing Analyzer report for M6502_VGA
Sat May 01 09:59:17 2021
Quartus Prime Version 20.1.0 Build 711 06/05/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'w_cpuClk'
 13. Slow 1200mV 85C Model Setup: 'i_clk_50'
 14. Slow 1200mV 85C Model Hold: 'w_cpuClk'
 15. Slow 1200mV 85C Model Hold: 'i_clk_50'
 16. Slow 1200mV 85C Model Recovery: 'i_clk_50'
 17. Slow 1200mV 85C Model Recovery: 'w_cpuClk'
 18. Slow 1200mV 85C Model Removal: 'w_cpuClk'
 19. Slow 1200mV 85C Model Removal: 'i_clk_50'
 20. Slow 1200mV 85C Model Metastability Summary
 21. Slow 1200mV 0C Model Fmax Summary
 22. Slow 1200mV 0C Model Setup Summary
 23. Slow 1200mV 0C Model Hold Summary
 24. Slow 1200mV 0C Model Recovery Summary
 25. Slow 1200mV 0C Model Removal Summary
 26. Slow 1200mV 0C Model Minimum Pulse Width Summary
 27. Slow 1200mV 0C Model Setup: 'w_cpuClk'
 28. Slow 1200mV 0C Model Setup: 'i_clk_50'
 29. Slow 1200mV 0C Model Hold: 'w_cpuClk'
 30. Slow 1200mV 0C Model Hold: 'i_clk_50'
 31. Slow 1200mV 0C Model Recovery: 'i_clk_50'
 32. Slow 1200mV 0C Model Recovery: 'w_cpuClk'
 33. Slow 1200mV 0C Model Removal: 'w_cpuClk'
 34. Slow 1200mV 0C Model Removal: 'i_clk_50'
 35. Slow 1200mV 0C Model Metastability Summary
 36. Fast 1200mV 0C Model Setup Summary
 37. Fast 1200mV 0C Model Hold Summary
 38. Fast 1200mV 0C Model Recovery Summary
 39. Fast 1200mV 0C Model Removal Summary
 40. Fast 1200mV 0C Model Minimum Pulse Width Summary
 41. Fast 1200mV 0C Model Setup: 'w_cpuClk'
 42. Fast 1200mV 0C Model Setup: 'i_clk_50'
 43. Fast 1200mV 0C Model Hold: 'w_cpuClk'
 44. Fast 1200mV 0C Model Hold: 'i_clk_50'
 45. Fast 1200mV 0C Model Recovery: 'i_clk_50'
 46. Fast 1200mV 0C Model Recovery: 'w_cpuClk'
 47. Fast 1200mV 0C Model Removal: 'w_cpuClk'
 48. Fast 1200mV 0C Model Removal: 'i_clk_50'
 49. Fast 1200mV 0C Model Metastability Summary
 50. Multicorner Timing Analysis Summary
 51. Board Trace Model Assignments
 52. Input Transition Times
 53. Signal Integrity Metrics (Slow 1200mv 0c Model)
 54. Signal Integrity Metrics (Slow 1200mv 85c Model)
 55. Signal Integrity Metrics (Fast 1200mv 0c Model)
 56. Setup Transfers
 57. Hold Transfers
 58. Recovery Transfers
 59. Removal Transfers
 60. Report TCCS
 61. Report RSKM
 62. Unconstrained Paths Summary
 63. Clock Status Summary
 64. Unconstrained Input Ports
 65. Unconstrained Output Ports
 66. Unconstrained Input Ports
 67. Unconstrained Output Ports
 68. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 20.1.0 Build 711 06/05/2020 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; M6502_VGA                                           ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE15F23C8                                        ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.71        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  25.5%      ;
;     Processor 3            ;  23.7%      ;
;     Processor 4            ;  21.7%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                               ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets      ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; i_clk_50   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { i_clk_50 } ;
; w_cpuClk   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { w_cpuClk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary              ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 46.03 MHz ; 46.03 MHz       ; w_cpuClk   ;      ;
; 66.46 MHz ; 66.46 MHz       ; i_clk_50   ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+----------+---------+----------------+
; Clock    ; Slack   ; End Point TNS  ;
+----------+---------+----------------+
; w_cpuClk ; -15.980 ; -1602.764      ;
; i_clk_50 ; -14.046 ; -3104.968      ;
+----------+---------+----------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+----------+-------+-----------------+
; Clock    ; Slack ; End Point TNS   ;
+----------+-------+-----------------+
; w_cpuClk ; 0.051 ; 0.000           ;
; i_clk_50 ; 0.434 ; 0.000           ;
+----------+-------+-----------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+----------+--------+--------------------+
; Clock    ; Slack  ; End Point TNS      ;
+----------+--------+--------------------+
; i_clk_50 ; -1.173 ; -30.602            ;
; w_cpuClk ; -0.030 ; -0.107             ;
+----------+--------+--------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+----------+-------+--------------------+
; Clock    ; Slack ; End Point TNS      ;
+----------+-------+--------------------+
; w_cpuClk ; 0.075 ; 0.000              ;
; i_clk_50 ; 1.175 ; 0.000              ;
+----------+-------+--------------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+----------+--------+-------------------------------+
; Clock    ; Slack  ; End Point TNS                 ;
+----------+--------+-------------------------------+
; i_clk_50 ; -3.201 ; -1176.546                     ;
; w_cpuClk ; -3.201 ; -264.913                      ;
+----------+--------+-------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'w_cpuClk'                                                                                   ;
+---------+--------------------------+----------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                ; To Node        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------+----------------+--------------+-------------+--------------+------------+------------+
; -15.980 ; T65:CPU|IR[6]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.345     ; 14.636     ;
; -15.932 ; T65:CPU|IR[6]            ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.345     ; 14.588     ;
; -15.853 ; T65:CPU|P[0]             ; T65:CPU|P[1]   ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.107     ; 16.747     ;
; -15.845 ; T65:CPU|IR[6]            ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.345     ; 14.501     ;
; -15.743 ; T65:CPU|IR[5]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.333     ; 14.411     ;
; -15.718 ; T65:CPU|IR[6]            ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.345     ; 14.374     ;
; -15.695 ; T65:CPU|IR[5]            ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.333     ; 14.363     ;
; -15.643 ; T65:CPU|IR[6]            ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.345     ; 14.299     ;
; -15.639 ; T65:CPU|IR[7]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.333     ; 14.307     ;
; -15.636 ; T65:CPU|MCycle[0]        ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.361     ; 16.276     ;
; -15.608 ; T65:CPU|IR[5]            ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.333     ; 14.276     ;
; -15.599 ; T65:CPU|BusB[1]          ; T65:CPU|P[1]   ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.078     ; 16.522     ;
; -15.591 ; T65:CPU|IR[7]            ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.333     ; 14.259     ;
; -15.588 ; T65:CPU|MCycle[0]        ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.361     ; 16.228     ;
; -15.504 ; T65:CPU|IR[7]            ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.333     ; 14.172     ;
; -15.501 ; T65:CPU|MCycle[0]        ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.361     ; 16.141     ;
; -15.496 ; T65:CPU|IR[2]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.033      ; 16.530     ;
; -15.481 ; T65:CPU|IR[5]            ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.333     ; 14.149     ;
; -15.457 ; T65:CPU|IR[6]            ; T65:CPU|BAL[2] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.345     ; 14.113     ;
; -15.448 ; T65:CPU|IR[2]            ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.033      ; 16.482     ;
; -15.437 ; T65:CPU|PC[1]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.707     ; 15.731     ;
; -15.420 ; T65:CPU|MCycle[2]        ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.361     ; 16.060     ;
; -15.406 ; T65:CPU|IR[5]            ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.333     ; 14.074     ;
; -15.389 ; T65:CPU|PC[1]            ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.707     ; 15.683     ;
; -15.377 ; T65:CPU|IR[7]            ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.333     ; 14.045     ;
; -15.372 ; T65:CPU|MCycle[2]        ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.361     ; 16.012     ;
; -15.361 ; T65:CPU|IR[2]            ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.033      ; 16.395     ;
; -15.351 ; T65:CPU|PC[0]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.707     ; 15.645     ;
; -15.347 ; T65:CPU|BusB[2]          ; T65:CPU|P[1]   ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.078     ; 16.270     ;
; -15.317 ; T65:CPU|MCycle[1]        ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.361     ; 15.957     ;
; -15.303 ; T65:CPU|PC[0]            ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.707     ; 15.597     ;
; -15.302 ; T65:CPU|PC[1]            ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.707     ; 15.596     ;
; -15.302 ; T65:CPU|IR[7]            ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.333     ; 13.970     ;
; -15.285 ; T65:CPU|MCycle[2]        ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.361     ; 15.925     ;
; -15.269 ; T65:CPU|PC[3]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.707     ; 15.563     ;
; -15.269 ; T65:CPU|MCycle[1]        ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.361     ; 15.909     ;
; -15.247 ; T65:CPU|IR[3]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.323     ; 15.925     ;
; -15.221 ; T65:CPU|PC[3]            ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.707     ; 15.515     ;
; -15.220 ; T65:CPU|IR[5]            ; T65:CPU|BAL[2] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.333     ; 13.888     ;
; -15.216 ; T65:CPU|PC[0]            ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.707     ; 15.510     ;
; -15.215 ; T65:CPU|BusA_r[0]        ; T65:CPU|P[1]   ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.077     ; 16.139     ;
; -15.199 ; T65:CPU|IR[3]            ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.323     ; 15.877     ;
; -15.197 ; T65:CPU|BusB[3]          ; T65:CPU|P[1]   ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.078     ; 16.120     ;
; -15.194 ; T65:CPU|MCycle[0]        ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.361     ; 15.834     ;
; -15.194 ; T65:CPU|BusA_r[1]        ; T65:CPU|P[1]   ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.077     ; 16.118     ;
; -15.183 ; T65:CPU|DL[1]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.305     ; 15.879     ;
; -15.182 ; T65:CPU|MCycle[1]        ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.361     ; 15.822     ;
; -15.180 ; T65:CPU|BusB[0]          ; T65:CPU|P[1]   ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.077     ; 16.104     ;
; -15.171 ; T65:CPU|PC[2]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.707     ; 15.465     ;
; -15.135 ; T65:CPU|DL[1]            ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.305     ; 15.831     ;
; -15.134 ; T65:CPU|PC[3]            ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.707     ; 15.428     ;
; -15.123 ; T65:CPU|PC[2]            ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.707     ; 15.417     ;
; -15.116 ; T65:CPU|IR[7]            ; T65:CPU|BAL[2] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.333     ; 13.784     ;
; -15.112 ; T65:CPU|IR[3]            ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.323     ; 15.790     ;
; -15.087 ; T65:CPU|DL[0]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.305     ; 15.783     ;
; -15.054 ; T65:CPU|IR[2]            ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.033      ; 16.088     ;
; -15.048 ; T65:CPU|DL[1]            ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.305     ; 15.744     ;
; -15.040 ; T65:CPU|IR[0]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.323     ; 15.718     ;
; -15.040 ; T65:CPU|IR[6]            ; T65:CPU|BAL[1] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.090     ; 13.951     ;
; -15.039 ; T65:CPU|DL[0]            ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.305     ; 15.735     ;
; -15.036 ; T65:CPU|PC[2]            ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.707     ; 15.330     ;
; -15.021 ; T65:CPU|DL[3]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.305     ; 15.717     ;
; -15.005 ; T65:CPU|PC[4]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.707     ; 15.299     ;
; -14.995 ; T65:CPU|PC[1]            ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.707     ; 15.289     ;
; -14.992 ; T65:CPU|IR[0]            ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.323     ; 15.670     ;
; -14.978 ; T65:CPU|MCycle[2]        ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.361     ; 15.618     ;
; -14.973 ; T65:CPU|DL[3]            ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.305     ; 15.669     ;
; -14.966 ; T65:CPU|DL[2]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.305     ; 15.662     ;
; -14.957 ; T65:CPU|PC[4]            ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.707     ; 15.251     ;
; -14.952 ; T65:CPU|DL[0]            ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.305     ; 15.648     ;
; -14.918 ; T65:CPU|DL[2]            ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.305     ; 15.614     ;
; -14.909 ; T65:CPU|PC[0]            ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.707     ; 15.203     ;
; -14.905 ; T65:CPU|IR[0]            ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.323     ; 15.583     ;
; -14.904 ; T65:CPU|IR[1]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.323     ; 15.582     ;
; -14.886 ; T65:CPU|DL[3]            ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.305     ; 15.582     ;
; -14.884 ; T65:CPU|MCycle[0]        ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.361     ; 15.524     ;
; -14.877 ; T65:CPU|MCycle[2]        ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.361     ; 15.517     ;
; -14.875 ; T65:CPU|MCycle[1]        ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.361     ; 15.515     ;
; -14.870 ; T65:CPU|PC[4]            ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.707     ; 15.164     ;
; -14.859 ; T65:CPU|ALU_Op_r[0]      ; T65:CPU|P[1]   ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.106     ; 15.754     ;
; -14.856 ; T65:CPU|IR[1]            ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.323     ; 15.534     ;
; -14.842 ; T65:CPU|DL[5]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.305     ; 15.538     ;
; -14.831 ; T65:CPU|DL[2]            ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.305     ; 15.527     ;
; -14.827 ; T65:CPU|PC[3]            ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.707     ; 15.121     ;
; -14.823 ; T65:CPU|BusA_r[2]        ; T65:CPU|P[1]   ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.077     ; 15.747     ;
; -14.805 ; T65:CPU|IR[3]            ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.323     ; 15.483     ;
; -14.803 ; T65:CPU|IR[5]            ; T65:CPU|BAL[1] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.078     ; 13.726     ;
; -14.794 ; T65:CPU|DL[5]            ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.305     ; 15.490     ;
; -14.769 ; T65:CPU|IR[1]            ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.323     ; 15.447     ;
; -14.752 ; T65:CPU|Set_Addr_To_r[0] ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.070     ; 15.683     ;
; -14.741 ; T65:CPU|DL[1]            ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.305     ; 15.437     ;
; -14.739 ; T65:CPU|DL[4]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.305     ; 15.435     ;
; -14.729 ; T65:CPU|PC[2]            ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.707     ; 15.023     ;
; -14.720 ; T65:CPU|PC[10]           ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.382     ; 15.339     ;
; -14.715 ; T65:CPU|IR[2]            ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.033      ; 15.749     ;
; -14.707 ; T65:CPU|DL[5]            ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.305     ; 15.403     ;
; -14.704 ; T65:CPU|Set_Addr_To_r[0] ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.070     ; 15.635     ;
; -14.699 ; T65:CPU|IR[7]            ; T65:CPU|BAL[1] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.078     ; 13.622     ;
; -14.697 ; T65:CPU|PC[9]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.382     ; 15.316     ;
; -14.691 ; T65:CPU|DL[4]            ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.305     ; 15.387     ;
+---------+--------------------------+----------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'i_clk_50'                                                                                                                                                                                                                                           ;
+---------+--------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                            ; To Node                                                                                                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -14.046 ; SBCTextDisplayRGB:VDU|startAddr[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.314      ; 15.408     ;
; -14.042 ; SBCTextDisplayRGB:VDU|cursorHoriz[5] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.313      ; 15.403     ;
; -13.992 ; SBCTextDisplayRGB:VDU|startAddr[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.319      ; 15.359     ;
; -13.988 ; SBCTextDisplayRGB:VDU|cursorHoriz[5] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.318      ; 15.354     ;
; -13.950 ; SBCTextDisplayRGB:VDU|cursorHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.313      ; 15.311     ;
; -13.907 ; SBCTextDisplayRGB:VDU|startAddr[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.328      ; 15.283     ;
; -13.903 ; SBCTextDisplayRGB:VDU|cursorHoriz[5] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.327      ; 15.278     ;
; -13.896 ; SBCTextDisplayRGB:VDU|cursorHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.318      ; 15.262     ;
; -13.859 ; SBCTextDisplayRGB:VDU|cursorVert[3]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.315      ; 15.222     ;
; -13.811 ; SBCTextDisplayRGB:VDU|cursorHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.327      ; 15.186     ;
; -13.805 ; SBCTextDisplayRGB:VDU|cursorVert[3]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.320      ; 15.173     ;
; -13.804 ; SBCTextDisplayRGB:VDU|startAddr[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.314      ; 15.166     ;
; -13.769 ; SBCTextDisplayRGB:VDU|startAddr[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.318      ; 15.135     ;
; -13.751 ; SBCTextDisplayRGB:VDU|startAddr[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.330      ; 15.129     ;
; -13.750 ; SBCTextDisplayRGB:VDU|startAddr[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.319      ; 15.117     ;
; -13.742 ; SBCTextDisplayRGB:VDU|startAddr[7]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.314      ; 15.104     ;
; -13.720 ; SBCTextDisplayRGB:VDU|cursorVert[3]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.329      ; 15.097     ;
; -13.690 ; SBCTextDisplayRGB:VDU|startAddr[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.318      ; 15.056     ;
; -13.688 ; SBCTextDisplayRGB:VDU|startAddr[7]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.319      ; 15.055     ;
; -13.672 ; SBCTextDisplayRGB:VDU|startAddr[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.330      ; 15.050     ;
; -13.667 ; SBCTextDisplayRGB:VDU|cursorHoriz[6] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.314      ; 15.029     ;
; -13.665 ; SBCTextDisplayRGB:VDU|startAddr[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.328      ; 15.041     ;
; -13.658 ; SBCTextDisplayRGB:VDU|startAddr[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.331      ; 15.037     ;
; -13.658 ; SBCTextDisplayRGB:VDU|startAddr[6]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.314      ; 15.020     ;
; -13.654 ; SBCTextDisplayRGB:VDU|cursorHoriz[5] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.330      ; 15.032     ;
; -13.653 ; SBCTextDisplayRGB:VDU|cursorVert[1]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.297      ; 14.998     ;
; -13.627 ; SBCTextDisplayRGB:VDU|charHoriz[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.318      ; 14.993     ;
; -13.618 ; SBCTextDisplayRGB:VDU|cursorVert[0]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.297      ; 14.963     ;
; -13.613 ; SBCTextDisplayRGB:VDU|cursorHoriz[6] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.319      ; 14.980     ;
; -13.612 ; SBCTextDisplayRGB:VDU|cursorVert[2]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.315      ; 14.975     ;
; -13.609 ; SBCTextDisplayRGB:VDU|charHoriz[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.330      ; 14.987     ;
; -13.604 ; SBCTextDisplayRGB:VDU|startAddr[6]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.319      ; 14.971     ;
; -13.603 ; SBCTextDisplayRGB:VDU|startAddr[7]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.328      ; 14.979     ;
; -13.599 ; SBCTextDisplayRGB:VDU|cursorVert[1]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.302      ; 14.949     ;
; -13.564 ; SBCTextDisplayRGB:VDU|cursorVert[0]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.302      ; 14.914     ;
; -13.562 ; SBCTextDisplayRGB:VDU|cursorHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.330      ; 14.940     ;
; -13.558 ; SBCTextDisplayRGB:VDU|cursorVert[2]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.320      ; 14.926     ;
; -13.528 ; SBCTextDisplayRGB:VDU|cursorHoriz[6] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.328      ; 14.904     ;
; -13.521 ; SBCTextDisplayRGB:VDU|startAddr[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.313      ; 14.882     ;
; -13.519 ; SBCTextDisplayRGB:VDU|startAddr[6]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.328      ; 14.895     ;
; -13.514 ; SBCTextDisplayRGB:VDU|cursorVert[1]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.311      ; 14.873     ;
; -13.513 ; SBCTextDisplayRGB:VDU|startAddr[6]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.318      ; 14.879     ;
; -13.507 ; SBCTextDisplayRGB:VDU|charHoriz[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.318      ; 14.873     ;
; -13.495 ; SBCTextDisplayRGB:VDU|startAddr[6]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.330      ; 14.873     ;
; -13.489 ; SBCTextDisplayRGB:VDU|charHoriz[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.330      ; 14.867     ;
; -13.479 ; SBCTextDisplayRGB:VDU|cursorVert[0]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.311      ; 14.838     ;
; -13.473 ; SBCTextDisplayRGB:VDU|cursorVert[2]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.329      ; 14.850     ;
; -13.471 ; SBCTextDisplayRGB:VDU|cursorVert[3]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.332      ; 14.851     ;
; -13.442 ; SBCTextDisplayRGB:VDU|startAddr[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.313      ; 14.803     ;
; -13.416 ; SBCTextDisplayRGB:VDU|startAddr[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.331      ; 14.795     ;
; -13.379 ; SBCTextDisplayRGB:VDU|charHoriz[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.313      ; 14.740     ;
; -13.364 ; SBCTextDisplayRGB:VDU|startAddr[8]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.318      ; 14.730     ;
; -13.363 ; SBCTextDisplayRGB:VDU|startAddr[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.327      ; 14.738     ;
; -13.363 ; SBCTextDisplayRGB:VDU|startAddr[7]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.318      ; 14.729     ;
; -13.354 ; SBCTextDisplayRGB:VDU|startAddr[7]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.331      ; 14.733     ;
; -13.346 ; SBCTextDisplayRGB:VDU|startAddr[8]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.330      ; 14.724     ;
; -13.345 ; SBCTextDisplayRGB:VDU|startAddr[7]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.330      ; 14.723     ;
; -13.297 ; SBCTextDisplayRGB:VDU|startAddr[8]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.314      ; 14.659     ;
; -13.284 ; SBCTextDisplayRGB:VDU|startAddr[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.327      ; 14.659     ;
; -13.279 ; SBCTextDisplayRGB:VDU|cursorHoriz[6] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.331      ; 14.658     ;
; -13.271 ; SBCTextDisplayRGB:VDU|startAddr[9]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.314      ; 14.633     ;
; -13.270 ; SBCTextDisplayRGB:VDU|startAddr[6]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.331      ; 14.649     ;
; -13.265 ; SBCTextDisplayRGB:VDU|cursorVert[1]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.314      ; 14.627     ;
; -13.265 ; SBCTextDisplayRGB:VDU|startAddr[6]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.313      ; 14.626     ;
; -13.259 ; SBCTextDisplayRGB:VDU|charHoriz[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.313      ; 14.620     ;
; -13.243 ; SBCTextDisplayRGB:VDU|startAddr[8]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.319      ; 14.610     ;
; -13.236 ; SBCTextDisplayRGB:VDU|charHoriz[6]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.318      ; 14.602     ;
; -13.230 ; SBCTextDisplayRGB:VDU|cursorVert[0]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.314      ; 14.592     ;
; -13.225 ; SBCTextDisplayRGB:VDU|startAddr[10]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.318      ; 14.591     ;
; -13.224 ; SBCTextDisplayRGB:VDU|cursorVert[2]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.332      ; 14.604     ;
; -13.221 ; SBCTextDisplayRGB:VDU|charHoriz[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.327      ; 14.596     ;
; -13.218 ; SBCTextDisplayRGB:VDU|charHoriz[6]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.330      ; 14.596     ;
; -13.217 ; SBCTextDisplayRGB:VDU|startAddr[9]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.319      ; 14.584     ;
; -13.207 ; SBCTextDisplayRGB:VDU|startAddr[10]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.330      ; 14.585     ;
; -13.173 ; SBCTextDisplayRGB:VDU|startAddr[9]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.318      ; 14.539     ;
; -13.158 ; SBCTextDisplayRGB:VDU|startAddr[8]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.328      ; 14.534     ;
; -13.155 ; SBCTextDisplayRGB:VDU|startAddr[9]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.330      ; 14.533     ;
; -13.145 ; SBCTextDisplayRGB:VDU|charVert[1]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.323      ; 14.516     ;
; -13.142 ; SBCTextDisplayRGB:VDU|charVert[3]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.323      ; 14.513     ;
; -13.132 ; SBCTextDisplayRGB:VDU|startAddr[9]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.328      ; 14.508     ;
; -13.127 ; SBCTextDisplayRGB:VDU|charVert[1]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.335      ; 14.510     ;
; -13.124 ; SBCTextDisplayRGB:VDU|charVert[3]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.335      ; 14.507     ;
; -13.116 ; SBCTextDisplayRGB:VDU|startAddr[8]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.313      ; 14.477     ;
; -13.115 ; SBCTextDisplayRGB:VDU|startAddr[7]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.313      ; 14.476     ;
; -13.108 ; SBCTextDisplayRGB:VDU|charVert[2]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.323      ; 14.479     ;
; -13.107 ; SBCTextDisplayRGB:VDU|startAddr[6]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.327      ; 14.482     ;
; -13.101 ; SBCTextDisplayRGB:VDU|charHoriz[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.327      ; 14.476     ;
; -13.090 ; SBCTextDisplayRGB:VDU|charVert[2]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.335      ; 14.473     ;
; -13.054 ; SBCTextDisplayRGB:VDU|charVert[0]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.323      ; 14.425     ;
; -13.036 ; SBCTextDisplayRGB:VDU|charVert[0]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.335      ; 14.419     ;
; -12.988 ; SBCTextDisplayRGB:VDU|charHoriz[6]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.313      ; 14.349     ;
; -12.977 ; SBCTextDisplayRGB:VDU|startAddr[10]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.313      ; 14.338     ;
; -12.958 ; SBCTextDisplayRGB:VDU|startAddr[8]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.327      ; 14.333     ;
; -12.957 ; SBCTextDisplayRGB:VDU|startAddr[7]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.327      ; 14.332     ;
; -12.939 ; SBCTextDisplayRGB:VDU|startAddr[10]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.314      ; 14.301     ;
; -12.925 ; SBCTextDisplayRGB:VDU|startAddr[9]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.313      ; 14.286     ;
; -12.919 ; SBCTextDisplayRGB:VDU|charVert[4]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.323      ; 14.290     ;
; -12.909 ; SBCTextDisplayRGB:VDU|startAddr[8]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.331      ; 14.288     ;
; -12.901 ; SBCTextDisplayRGB:VDU|charVert[4]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.335      ; 14.284     ;
; -12.897 ; SBCTextDisplayRGB:VDU|charVert[1]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.318      ; 14.263     ;
+---------+--------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'w_cpuClk'                                                                                                                        ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.051 ; bufferedUART:UART|rxBuffer~18          ; bufferedUART:UART|dataOut[4]           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.180      ; 1.973      ;
; 0.116 ; SBCTextDisplayRGB:VDU|kbBuffer~16      ; SBCTextDisplayRGB:VDU|dataOut[5]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.821      ; 2.679      ;
; 0.124 ; SBCTextDisplayRGB:VDU|kbBuffer~44      ; SBCTextDisplayRGB:VDU|dataOut[5]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.826      ; 2.692      ;
; 0.146 ; SBCTextDisplayRGB:VDU|kbBuffer~42      ; SBCTextDisplayRGB:VDU|dataOut[3]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.826      ; 2.714      ;
; 0.155 ; SBCTextDisplayRGB:VDU|kbBuffer~14      ; SBCTextDisplayRGB:VDU|dataOut[3]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.821      ; 2.718      ;
; 0.160 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|dataOut[2]           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.197      ; 2.099      ;
; 0.160 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|dataOut[3]           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.197      ; 2.099      ;
; 0.162 ; bufferedUART:UART|rxBuffer~20          ; bufferedUART:UART|dataOut[6]           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.190      ; 2.094      ;
; 0.199 ; SBCTextDisplayRGB:VDU|kbBuffer~65      ; SBCTextDisplayRGB:VDU|dataOut[5]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.826      ; 2.767      ;
; 0.206 ; bufferedUART:UART|rxBuffer~21          ; bufferedUART:UART|dataOut[7]           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.191      ; 2.139      ;
; 0.209 ; SBCTextDisplayRGB:VDU|kbBuffer~11      ; SBCTextDisplayRGB:VDU|dataOut[0]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.825      ; 2.776      ;
; 0.210 ; SBCTextDisplayRGB:VDU|kbBuffer~45      ; SBCTextDisplayRGB:VDU|dataOut[6]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.826      ; 2.778      ;
; 0.212 ; bufferedUART:UART|rxBuffer~16          ; bufferedUART:UART|dataOut[2]           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.193      ; 2.147      ;
; 0.214 ; bufferedUART:UART|rxBuffer~17          ; bufferedUART:UART|dataOut[3]           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.193      ; 2.149      ;
; 0.217 ; bufferedUART:UART|rxBuffer~15          ; bufferedUART:UART|dataOut[1]           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.190      ; 2.149      ;
; 0.227 ; SBCTextDisplayRGB:VDU|kbBuffer~17      ; SBCTextDisplayRGB:VDU|dataOut[6]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.821      ; 2.790      ;
; 0.241 ; SBCTextDisplayRGB:VDU|kbBuffer~32      ; SBCTextDisplayRGB:VDU|dataOut[0]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.825      ; 2.808      ;
; 0.251 ; SBCTextDisplayRGB:VDU|kbInPointer[0]   ; SBCTextDisplayRGB:VDU|kbReadPointer[1] ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.839      ; 2.832      ;
; 0.259 ; bufferedUART:UART|rxBuffer~19          ; bufferedUART:UART|dataOut[5]           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.190      ; 2.191      ;
; 0.262 ; bufferedUART:UART|rxBuffer~14          ; bufferedUART:UART|dataOut[0]           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.190      ; 2.194      ;
; 0.273 ; SBCTextDisplayRGB:VDU|kbBuffer~58      ; SBCTextDisplayRGB:VDU|dataOut[5]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.826      ; 2.841      ;
; 0.279 ; SBCTextDisplayRGB:VDU|dispByteSent     ; SBCTextDisplayRGB:VDU|dataOut[7]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.830      ; 2.851      ;
; 0.285 ; T65:CPU|DL[6]                          ; T65:CPU|PC[6]                          ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.505      ; 1.002      ;
; 0.290 ; SBCTextDisplayRGB:VDU|kbBuffer~43      ; SBCTextDisplayRGB:VDU|dataOut[4]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.826      ; 2.858      ;
; 0.292 ; SBCTextDisplayRGB:VDU|kbBuffer~41      ; SBCTextDisplayRGB:VDU|dataOut[2]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.826      ; 2.860      ;
; 0.295 ; T65:CPU|DL[3]                          ; T65:CPU|PC[3]                          ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.505      ; 1.012      ;
; 0.303 ; T65:CPU|DL[2]                          ; T65:CPU|PC[2]                          ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.505      ; 1.020      ;
; 0.307 ; SBCTextDisplayRGB:VDU|kbBuffer~13      ; SBCTextDisplayRGB:VDU|dataOut[2]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.821      ; 2.870      ;
; 0.312 ; SBCTextDisplayRGB:VDU|kbInPointer[2]   ; SBCTextDisplayRGB:VDU|kbReadPointer[1] ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.839      ; 2.893      ;
; 0.316 ; SBCTextDisplayRGB:VDU|kbBuffer~63      ; SBCTextDisplayRGB:VDU|dataOut[3]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.826      ; 2.884      ;
; 0.326 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|dataOut[7]           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.195      ; 2.263      ;
; 0.337 ; SBCTextDisplayRGB:VDU|kbBuffer~25      ; SBCTextDisplayRGB:VDU|dataOut[0]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.825      ; 2.904      ;
; 0.341 ; SBCTextDisplayRGB:VDU|kbBuffer~12      ; SBCTextDisplayRGB:VDU|dataOut[1]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.832      ; 2.915      ;
; 0.361 ; SBCTextDisplayRGB:VDU|func_reset       ; SBCTextDisplayRGB:VDU|dataOut[0]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.824      ; 2.927      ;
; 0.363 ; SBCTextDisplayRGB:VDU|dispByteSent     ; SBCTextDisplayRGB:VDU|dispByteLatch[3] ; i_clk_50     ; w_cpuClk    ; 0.000        ; 1.953      ; 2.558      ;
; 0.363 ; SBCTextDisplayRGB:VDU|dispByteSent     ; SBCTextDisplayRGB:VDU|dispByteLatch[7] ; i_clk_50     ; w_cpuClk    ; 0.000        ; 1.953      ; 2.558      ;
; 0.363 ; SBCTextDisplayRGB:VDU|dispByteSent     ; SBCTextDisplayRGB:VDU|dispByteLatch[6] ; i_clk_50     ; w_cpuClk    ; 0.000        ; 1.953      ; 2.558      ;
; 0.363 ; SBCTextDisplayRGB:VDU|dispByteSent     ; SBCTextDisplayRGB:VDU|dispByteLatch[5] ; i_clk_50     ; w_cpuClk    ; 0.000        ; 1.953      ; 2.558      ;
; 0.363 ; SBCTextDisplayRGB:VDU|dispByteSent     ; SBCTextDisplayRGB:VDU|dispByteLatch[4] ; i_clk_50     ; w_cpuClk    ; 0.000        ; 1.953      ; 2.558      ;
; 0.363 ; SBCTextDisplayRGB:VDU|kbBuffer~51      ; SBCTextDisplayRGB:VDU|dataOut[5]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.826      ; 2.931      ;
; 0.368 ; SBCTextDisplayRGB:VDU|kbBuffer~55      ; SBCTextDisplayRGB:VDU|dataOut[2]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.820      ; 2.930      ;
; 0.376 ; SBCTextDisplayRGB:VDU|kbBuffer~39      ; SBCTextDisplayRGB:VDU|dataOut[0]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.830      ; 2.948      ;
; 0.384 ; SBCTextDisplayRGB:VDU|dispByteSent     ; SBCTextDisplayRGB:VDU|dispByteWritten  ; i_clk_50     ; w_cpuClk    ; 0.000        ; 1.951      ; 2.577      ;
; 0.403 ; SBCTextDisplayRGB:VDU|kbInPointer[2]   ; SBCTextDisplayRGB:VDU|kbReadPointer[0] ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.839      ; 2.984      ;
; 0.421 ; SBCTextDisplayRGB:VDU|func_reset       ; SBCTextDisplayRGB:VDU|dataOut[1]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.831      ; 2.994      ;
; 0.425 ; SBCTextDisplayRGB:VDU|kbInPointer[2]   ; SBCTextDisplayRGB:VDU|kbReadPointer[2] ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.839      ; 3.006      ;
; 0.426 ; SBCTextDisplayRGB:VDU|kbBuffer~21      ; SBCTextDisplayRGB:VDU|dataOut[3]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.821      ; 2.989      ;
; 0.428 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|dataOut[6]           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.194      ; 2.364      ;
; 0.428 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|dataOut[5]           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.194      ; 2.364      ;
; 0.428 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|dataOut[0]           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.194      ; 2.364      ;
; 0.428 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|dataOut[1]           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.194      ; 2.364      ;
; 0.429 ; SBCTextDisplayRGB:VDU|kbBuffer~37      ; SBCTextDisplayRGB:VDU|dataOut[5]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.821      ; 2.992      ;
; 0.431 ; SBCTextDisplayRGB:VDU|kbBuffer~60      ; SBCTextDisplayRGB:VDU|dataOut[0]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.830      ; 3.003      ;
; 0.433 ; SBCTextDisplayRGB:VDU|func_reset       ; SBCTextDisplayRGB:VDU|dataOut[6]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.820      ; 2.995      ;
; 0.433 ; SBCTextDisplayRGB:VDU|func_reset       ; SBCTextDisplayRGB:VDU|dataOut[5]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.820      ; 2.995      ;
; 0.433 ; SBCTextDisplayRGB:VDU|func_reset       ; SBCTextDisplayRGB:VDU|dataOut[3]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.820      ; 2.995      ;
; 0.433 ; SBCTextDisplayRGB:VDU|func_reset       ; SBCTextDisplayRGB:VDU|dataOut[4]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.820      ; 2.995      ;
; 0.433 ; SBCTextDisplayRGB:VDU|func_reset       ; SBCTextDisplayRGB:VDU|dataOut[2]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.820      ; 2.995      ;
; 0.433 ; SBCTextDisplayRGB:VDU|kbInPointer[2]   ; SBCTextDisplayRGB:VDU|dataOut[7]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.835      ; 3.010      ;
; 0.435 ; SBCTextDisplayRGB:VDU|kbBuffer~56      ; SBCTextDisplayRGB:VDU|dataOut[3]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.820      ; 2.997      ;
; 0.440 ; SBCTextDisplayRGB:VDU|kbInPointer[1]   ; SBCTextDisplayRGB:VDU|kbReadPointer[1] ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.839      ; 3.021      ;
; 0.454 ; SBCTextDisplayRGB:VDU|kbReadPointer[0] ; SBCTextDisplayRGB:VDU|kbReadPointer[0] ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SBCTextDisplayRGB:VDU|kbReadPointer[2] ; SBCTextDisplayRGB:VDU|kbReadPointer[2] ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SBCTextDisplayRGB:VDU|kbReadPointer[1] ; SBCTextDisplayRGB:VDU|kbReadPointer[1] ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.080      ; 0.746      ;
; 0.455 ; SBCTextDisplayRGB:VDU|kbBuffer~46      ; SBCTextDisplayRGB:VDU|dataOut[0]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.830      ; 3.027      ;
; 0.455 ; bufferedUART:UART|rxBuffer~13          ; bufferedUART:UART|rxBuffer~13          ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; bufferedUART:UART|rxReadPointer[0]     ; bufferedUART:UART|rxReadPointer[0]     ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; bufferedUART:UART|rxReadPointer[2]     ; bufferedUART:UART|rxReadPointer[2]     ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; bufferedUART:UART|rxReadPointer[3]     ; bufferedUART:UART|rxReadPointer[3]     ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; bufferedUART:UART|rxReadPointer[4]     ; bufferedUART:UART|rxReadPointer[4]     ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; bufferedUART:UART|rxReadPointer[5]     ; bufferedUART:UART|rxReadPointer[5]     ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; bufferedUART:UART|rxReadPointer[1]     ; bufferedUART:UART|rxReadPointer[1]     ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.079      ; 0.746      ;
; 0.456 ; T65:CPU|P[1]                           ; T65:CPU|P[1]                           ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.078      ; 0.746      ;
; 0.456 ; T65:CPU|P[7]                           ; T65:CPU|P[7]                           ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.078      ; 0.746      ;
; 0.457 ; T65:CPU|RstCycle                       ; T65:CPU|RstCycle                       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.077      ; 0.746      ;
; 0.465 ; SBCTextDisplayRGB:VDU|kbBuffer~40      ; SBCTextDisplayRGB:VDU|dataOut[1]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.837      ; 3.044      ;
; 0.475 ; SBCTextDisplayRGB:VDU|kbInPointer[0]   ; SBCTextDisplayRGB:VDU|kbReadPointer[0] ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.839      ; 3.056      ;
; 0.479 ; SBCTextDisplayRGB:VDU|kbBuffer~59      ; SBCTextDisplayRGB:VDU|dataOut[6]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.826      ; 3.047      ;
; 0.485 ; T65:CPU|MCycle[1]                      ; T65:CPU|MCycle[1]                      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; T65:CPU|MCycle[2]                      ; T65:CPU|MCycle[2]                      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.049      ; 0.746      ;
; 0.487 ; SBCTextDisplayRGB:VDU|kbBuffer~57      ; SBCTextDisplayRGB:VDU|dataOut[4]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.826      ; 3.055      ;
; 0.490 ; SBCTextDisplayRGB:VDU|kbBuffer~61      ; SBCTextDisplayRGB:VDU|dataOut[1]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.837      ; 3.069      ;
; 0.492 ; SBCTextDisplayRGB:VDU|dispByteSent     ; SBCTextDisplayRGB:VDU|dataOut[1]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.827      ; 3.061      ;
; 0.497 ; T65:CPU|MCycle[0]                      ; T65:CPU|MCycle[0]                      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.049      ; 0.758      ;
; 0.497 ; SBCTextDisplayRGB:VDU|kbInPointer[0]   ; SBCTextDisplayRGB:VDU|kbReadPointer[2] ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.839      ; 3.078      ;
; 0.502 ; SBCTextDisplayRGB:VDU|kbBuffer~36      ; SBCTextDisplayRGB:VDU|dataOut[4]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.821      ; 3.065      ;
; 0.505 ; SBCTextDisplayRGB:VDU|kbInPointer[0]   ; SBCTextDisplayRGB:VDU|dataOut[7]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.835      ; 3.082      ;
; 0.508 ; SBCTextDisplayRGB:VDU|kbBuffer~23      ; SBCTextDisplayRGB:VDU|dataOut[5]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.821      ; 3.071      ;
; 0.510 ; SBCTextDisplayRGB:VDU|func_reset       ; SBCTextDisplayRGB:VDU|dataOut[7]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.834      ; 3.086      ;
; 0.516 ; SBCTextDisplayRGB:VDU|kbBuffer~19      ; SBCTextDisplayRGB:VDU|dataOut[1]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.832      ; 3.090      ;
; 0.520 ; SBCTextDisplayRGB:VDU|kbBuffer~62      ; SBCTextDisplayRGB:VDU|dataOut[2]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.826      ; 3.088      ;
; 0.521 ; SBCTextDisplayRGB:VDU|kbBuffer~50      ; SBCTextDisplayRGB:VDU|dataOut[4]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.826      ; 3.089      ;
; 0.523 ; SBCTextDisplayRGB:VDU|kbBuffer~35      ; SBCTextDisplayRGB:VDU|dataOut[3]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.821      ; 3.086      ;
; 0.527 ; SBCTextDisplayRGB:VDU|kbBuffer~48      ; SBCTextDisplayRGB:VDU|dataOut[2]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.826      ; 3.095      ;
; 0.531 ; SBCTextDisplayRGB:VDU|kbBuffer~53      ; SBCTextDisplayRGB:VDU|dataOut[0]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.830      ; 3.103      ;
; 0.544 ; T65:CPU|DL[0]                          ; T65:CPU|PC[0]                          ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.505      ; 1.261      ;
; 0.545 ; SBCTextDisplayRGB:VDU|kbBuffer~64      ; SBCTextDisplayRGB:VDU|dataOut[4]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.826      ; 3.113      ;
; 0.545 ; SBCTextDisplayRGB:VDU|kbBuffer~47      ; SBCTextDisplayRGB:VDU|dataOut[1]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.837      ; 3.124      ;
; 0.551 ; T65:CPU|IR[2]                          ; T65:CPU|Write_Data_r[2]                ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 2.448      ; 3.211      ;
; 0.555 ; SBCTextDisplayRGB:VDU|kbBuffer~15      ; SBCTextDisplayRGB:VDU|dataOut[4]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.821      ; 3.118      ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'i_clk_50'                                                                                                                                                                                                                                            ;
+-------+-------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                                                                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.434 ; SBCTextDisplayRGB:VDU|param1[0]           ; SBCTextDisplayRGB:VDU|param1[0]                                                                                                                         ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; SBCTextDisplayRGB:VDU|dispState.idle      ; SBCTextDisplayRGB:VDU|dispState.idle                                                                                                                    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.100      ; 0.746      ;
; 0.435 ; SBCTextDisplayRGB:VDU|ps2Scroll           ; SBCTextDisplayRGB:VDU|ps2Scroll                                                                                                                         ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.099      ; 0.746      ;
; 0.435 ; SBCTextDisplayRGB:VDU|ps2Num              ; SBCTextDisplayRGB:VDU|ps2Num                                                                                                                            ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.099      ; 0.746      ;
; 0.436 ; bufferedUART:UART|txBuffer[7]             ; bufferedUART:UART|txBuffer[7]                                                                                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.098      ; 0.746      ;
; 0.436 ; bufferedUART:UART|txByteSent              ; bufferedUART:UART|txByteSent                                                                                                                            ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.098      ; 0.746      ;
; 0.436 ; SBCTextDisplayRGB:VDU|ps2Ctrl             ; SBCTextDisplayRGB:VDU|ps2Ctrl                                                                                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.098      ; 0.746      ;
; 0.436 ; SBCTextDisplayRGB:VDU|ps2Caps             ; SBCTextDisplayRGB:VDU|ps2Caps                                                                                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.098      ; 0.746      ;
; 0.453 ; SBCTextDisplayRGB:VDU|dispByteSent        ; SBCTextDisplayRGB:VDU|dispByteSent                                                                                                                      ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; SBCTextDisplayRGB:VDU|param2[0]           ; SBCTextDisplayRGB:VDU|param2[0]                                                                                                                         ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; SBCTextDisplayRGB:VDU|ps2ClkOut           ; SBCTextDisplayRGB:VDU|ps2ClkOut                                                                                                                         ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; SBCTextDisplayRGB:VDU|ps2ClkCount[1]      ; SBCTextDisplayRGB:VDU|ps2ClkCount[1]                                                                                                                    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.081      ; 0.746      ;
; 0.454 ; SBCTextDisplayRGB:VDU|attInverse          ; SBCTextDisplayRGB:VDU|attInverse                                                                                                                        ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SBCTextDisplayRGB:VDU|param4[0]           ; SBCTextDisplayRGB:VDU|param4[0]                                                                                                                         ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SBCTextDisplayRGB:VDU|param3[0]           ; SBCTextDisplayRGB:VDU|param3[0]                                                                                                                         ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SBCTextDisplayRGB:VDU|paramCount[2]       ; SBCTextDisplayRGB:VDU|paramCount[2]                                                                                                                     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SBCTextDisplayRGB:VDU|paramCount[0]       ; SBCTextDisplayRGB:VDU|paramCount[0]                                                                                                                     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SBCTextDisplayRGB:VDU|paramCount[1]       ; SBCTextDisplayRGB:VDU|paramCount[1]                                                                                                                     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SBCTextDisplayRGB:VDU|cursorVert[3]       ; SBCTextDisplayRGB:VDU|cursorVert[3]                                                                                                                     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SBCTextDisplayRGB:VDU|cursorVert[2]       ; SBCTextDisplayRGB:VDU|cursorVert[2]                                                                                                                     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SBCTextDisplayRGB:VDU|dispWR              ; SBCTextDisplayRGB:VDU|dispWR                                                                                                                            ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SBCTextDisplayRGB:VDU|dispState.dispWrite ; SBCTextDisplayRGB:VDU|dispState.dispWrite                                                                                                               ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SBCTextDisplayRGB:VDU|charScanLine[3]     ; SBCTextDisplayRGB:VDU|charScanLine[3]                                                                                                                   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SBCTextDisplayRGB:VDU|charScanLine[0]     ; SBCTextDisplayRGB:VDU|charScanLine[0]                                                                                                                   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SBCTextDisplayRGB:VDU|charScanLine[1]     ; SBCTextDisplayRGB:VDU|charScanLine[1]                                                                                                                   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SBCTextDisplayRGB:VDU|charScanLine[2]     ; SBCTextDisplayRGB:VDU|charScanLine[2]                                                                                                                   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SBCTextDisplayRGB:VDU|vActive             ; SBCTextDisplayRGB:VDU|vActive                                                                                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SBCTextDisplayRGB:VDU|hActive             ; SBCTextDisplayRGB:VDU|hActive                                                                                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SBCTextDisplayRGB:VDU|ps2DataOut          ; SBCTextDisplayRGB:VDU|ps2DataOut                                                                                                                        ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SBCTextDisplayRGB:VDU|kbWRParity          ; SBCTextDisplayRGB:VDU|kbWRParity                                                                                                                        ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SBCTextDisplayRGB:VDU|kbInPointer[2]      ; SBCTextDisplayRGB:VDU|kbInPointer[2]                                                                                                                    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SBCTextDisplayRGB:VDU|kbInPointer[1]      ; SBCTextDisplayRGB:VDU|kbInPointer[1]                                                                                                                    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SBCTextDisplayRGB:VDU|FNkeysSig[2]        ; SBCTextDisplayRGB:VDU|FNkeysSig[2]                                                                                                                      ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SBCTextDisplayRGB:VDU|FNkeysSig[1]        ; SBCTextDisplayRGB:VDU|FNkeysSig[1]                                                                                                                      ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SBCTextDisplayRGB:VDU|n_kbWR              ; SBCTextDisplayRGB:VDU|n_kbWR                                                                                                                            ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SBCTextDisplayRGB:VDU|ps2Shift            ; SBCTextDisplayRGB:VDU|ps2Shift                                                                                                                          ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 0.746      ;
; 0.455 ; bufferedUART:UART|txBitCount[1]           ; bufferedUART:UART|txBitCount[1]                                                                                                                         ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; bufferedUART:UART|txBitCount[0]           ; bufferedUART:UART|txBitCount[0]                                                                                                                         ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; bufferedUART:UART|txBitCount[3]           ; bufferedUART:UART|txBitCount[3]                                                                                                                         ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; bufferedUART:UART|txBitCount[2]           ; bufferedUART:UART|txBitCount[2]                                                                                                                         ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; bufferedUART:UART|rxBitCount[3]           ; bufferedUART:UART|rxBitCount[3]                                                                                                                         ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; bufferedUART:UART|rxBitCount[1]           ; bufferedUART:UART|rxBitCount[1]                                                                                                                         ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; bufferedUART:UART|rxBitCount[2]           ; bufferedUART:UART|rxBitCount[2]                                                                                                                         ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; bufferedUART:UART|rxdFiltered             ; bufferedUART:UART|rxdFiltered                                                                                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; Toggle_On_FN_Key:FNKey2Toggle|loopback    ; Toggle_On_FN_Key:FNKey2Toggle|loopback                                                                                                                  ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; SBCTextDisplayRGB:VDU|cursorVert[4]       ; SBCTextDisplayRGB:VDU|cursorVert[4]                                                                                                                     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; SBCTextDisplayRGB:VDU|pixelCount[1]       ; SBCTextDisplayRGB:VDU|pixelCount[1]                                                                                                                     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.079      ; 0.746      ;
; 0.465 ; SBCTextDisplayRGB:VDU|ps2ClkCount[0]      ; SBCTextDisplayRGB:VDU|ps2ClkCount[0]                                                                                                                    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.081      ; 0.758      ;
; 0.465 ; SBCTextDisplayRGB:VDU|ps2ClkCount[3]      ; SBCTextDisplayRGB:VDU|ps2ClkCount[3]                                                                                                                    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.081      ; 0.758      ;
; 0.466 ; SBCTextDisplayRGB:VDU|kbInPointer[0]      ; SBCTextDisplayRGB:VDU|kbInPointer[0]                                                                                                                    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 0.758      ;
; 0.467 ; bufferedUART:UART|rxBitCount[0]           ; bufferedUART:UART|rxBitCount[0]                                                                                                                         ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.079      ; 0.758      ;
; 0.467 ; w_serialClkCount[1]                       ; w_serialClkCount[1]                                                                                                                                     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.079      ; 0.758      ;
; 0.484 ; SBCTextDisplayRGB:VDU|dispCharWRData[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_datain_reg0 ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.492      ; 1.230      ;
; 0.485 ; Toggle_On_FN_Key:FNKey1Toggle|loopback    ; Toggle_On_FN_Key:FNKey1Toggle|loopback                                                                                                                  ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.049      ; 0.746      ;
; 0.486 ; SBCTextDisplayRGB:VDU|dispCharWRData[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_datain_reg0 ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.492      ; 1.232      ;
; 0.490 ; SBCTextDisplayRGB:VDU|dispCharWRData[3]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_datain_reg0 ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.482      ; 1.226      ;
; 0.501 ; bufferedUART:UART|rxBitCount[0]           ; bufferedUART:UART|rxBitCount[2]                                                                                                                         ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.079      ; 0.792      ;
; 0.504 ; Toggle_On_FN_Key:FNKey2Toggle|FNDelta1    ; Toggle_On_FN_Key:FNKey2Toggle|FNDelta2                                                                                                                  ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.079      ; 0.795      ;
; 0.505 ; bufferedUART:UART|rxInPointer[0]          ; bufferedUART:UART|altsyncram:rxBuffer_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_address_reg0                                              ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.471      ; 1.230      ;
; 0.505 ; SBCTextDisplayRGB:VDU|dispCharWRData[6]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_datain_reg0 ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.492      ; 1.251      ;
; 0.510 ; Toggle_On_FN_Key:FNKey2Toggle|FNDelta2    ; Toggle_On_FN_Key:FNKey2Toggle|FNDelta3                                                                                                                  ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.079      ; 0.801      ;
; 0.535 ; bufferedUART:UART|rxCurrentByteBuffer[7]  ; bufferedUART:UART|rxBuffer~21                                                                                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.079      ; 0.826      ;
; 0.535 ; SBCTextDisplayRGB:VDU|dispCharWRData[1]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_datain_reg0 ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.482      ; 1.271      ;
; 0.536 ; bufferedUART:UART|rxCurrentByteBuffer[2]  ; bufferedUART:UART|rxCurrentByteBuffer[1]                                                                                                                ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.079      ; 0.827      ;
; 0.536 ; bufferedUART:UART|rxCurrentByteBuffer[3]  ; bufferedUART:UART|rxBuffer~17                                                                                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.079      ; 0.827      ;
; 0.536 ; bufferedUART:UART|rxCurrentByteBuffer[4]  ; bufferedUART:UART|rxBuffer~18                                                                                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.079      ; 0.827      ;
; 0.536 ; bufferedUART:UART|rxCurrentByteBuffer[5]  ; bufferedUART:UART|rxBuffer~19                                                                                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.079      ; 0.827      ;
; 0.537 ; bufferedUART:UART|rxCurrentByteBuffer[3]  ; bufferedUART:UART|rxCurrentByteBuffer[2]                                                                                                                ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.079      ; 0.828      ;
; 0.537 ; bufferedUART:UART|rxCurrentByteBuffer[4]  ; bufferedUART:UART|rxCurrentByteBuffer[3]                                                                                                                ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.079      ; 0.828      ;
; 0.537 ; bufferedUART:UART|rxCurrentByteBuffer[5]  ; bufferedUART:UART|rxCurrentByteBuffer[4]                                                                                                                ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.079      ; 0.828      ;
; 0.537 ; SBCTextDisplayRGB:VDU|pixelClockCount[0]  ; SBCTextDisplayRGB:VDU|pixelCount[2]                                                                                                                     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.079      ; 0.828      ;
; 0.539 ; bufferedUART:UART|rxCurrentByteBuffer[7]  ; bufferedUART:UART|rxCurrentByteBuffer[6]                                                                                                                ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.079      ; 0.830      ;
; 0.540 ; bufferedUART:UART|rxCurrentByteBuffer[2]  ; bufferedUART:UART|rxBuffer~16                                                                                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.079      ; 0.831      ;
; 0.552 ; bufferedUART:UART|txBuffer[0]             ; bufferedUART:UART|txd                                                                                                                                   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.572      ; 1.336      ;
; 0.556 ; SBCTextDisplayRGB:VDU|dispCharWRData[2]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_datain_reg0 ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.482      ; 1.292      ;
; 0.619 ; bufferedUART:UART|rxInPointer[2]          ; bufferedUART:UART|altsyncram:rxBuffer_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_address_reg0                                              ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.471      ; 1.344      ;
; 0.628 ; bufferedUART:UART|txState.stopBit         ; bufferedUART:UART|txState.idle                                                                                                                          ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.079      ; 0.919      ;
; 0.641 ; SBCTextDisplayRGB:VDU|cursBlinkCount[24]  ; SBCTextDisplayRGB:VDU|cursorOn                                                                                                                          ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 0.933      ;
; 0.642 ; bufferedUART:UART|txBuffer[5]             ; bufferedUART:UART|txBuffer[4]                                                                                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.079      ; 0.933      ;
; 0.643 ; bufferedUART:UART|txBuffer[2]             ; bufferedUART:UART|txBuffer[1]                                                                                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.079      ; 0.934      ;
; 0.644 ; bufferedUART:UART|txBuffer[1]             ; bufferedUART:UART|txBuffer[0]                                                                                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.079      ; 0.935      ;
; 0.645 ; bufferedUART:UART|txBuffer[3]             ; bufferedUART:UART|txBuffer[2]                                                                                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.079      ; 0.936      ;
; 0.676 ; SBCTextDisplayRGB:VDU|horizCount[11]      ; SBCTextDisplayRGB:VDU|hSync                                                                                                                             ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 0.968      ;
; 0.677 ; bufferedUART:UART|rxState.idle            ; bufferedUART:UART|rxState.dataBit                                                                                                                       ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.079      ; 0.968      ;
; 0.677 ; SBCTextDisplayRGB:VDU|dispState.clearL2   ; SBCTextDisplayRGB:VDU|dispState.clearLine                                                                                                               ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 0.969      ;
; 0.688 ; SBCTextDisplayRGB:VDU|ps2Byte[2]          ; SBCTextDisplayRGB:VDU|ps2Byte[1]                                                                                                                        ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.081      ; 0.981      ;
; 0.695 ; bufferedUART:UART|txState.idle            ; bufferedUART:UART|txState.dataBit                                                                                                                       ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.079      ; 0.986      ;
; 0.697 ; Toggle_On_FN_Key:FNKey2Toggle|FNDelta3    ; Toggle_On_FN_Key:FNKey2Toggle|loopback                                                                                                                  ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.079      ; 0.988      ;
; 0.702 ; Toggle_On_FN_Key:FNKey1Toggle|FNDelta1    ; Toggle_On_FN_Key:FNKey1Toggle|FNDelta2                                                                                                                  ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 0.994      ;
; 0.704 ; SBCTextDisplayRGB:VDU|ps2Byte[3]          ; SBCTextDisplayRGB:VDU|ps2Byte[2]                                                                                                                        ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.081      ; 0.997      ;
; 0.714 ; SBCTextDisplayRGB:VDU|ps2Byte[5]          ; SBCTextDisplayRGB:VDU|ps2Byte[4]                                                                                                                        ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 1.006      ;
; 0.723 ; bufferedUART:UART|rxState.dataBit         ; bufferedUART:UART|rxBitCount[3]                                                                                                                         ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.079      ; 1.014      ;
; 0.725 ; bufferedUART:UART|rxState.dataBit         ; bufferedUART:UART|rxBitCount[1]                                                                                                                         ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.079      ; 1.016      ;
; 0.725 ; SBCTextDisplayRGB:VDU|dispState.ins2      ; SBCTextDisplayRGB:VDU|dispState.ins3                                                                                                                    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 1.017      ;
; 0.725 ; SBCTextDisplayRGB:VDU|dispState.del2      ; SBCTextDisplayRGB:VDU|dispState.del3                                                                                                                    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 1.017      ;
; 0.728 ; bufferedUART:UART|txClockCount[1]         ; bufferedUART:UART|txClockCount[1]                                                                                                                       ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.099      ; 1.039      ;
; 0.729 ; bufferedUART:UART|txClockCount[2]         ; bufferedUART:UART|txClockCount[2]                                                                                                                       ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.099      ; 1.040      ;
; 0.731 ; w_cpuClk                                  ; InternalRam32K:SRAM1|altsyncram:altsyncram_component|altsyncram_r3q3:auto_generated|ram_block1a27~porta_we_reg                                          ; w_cpuClk     ; i_clk_50    ; 0.000        ; 3.241      ; 4.517      ;
; 0.733 ; bufferedUART:UART|rxCurrentByteBuffer[6]  ; bufferedUART:UART|rxCurrentByteBuffer[5]                                                                                                                ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.079      ; 1.024      ;
; 0.734 ; bufferedUART:UART|txState.idle            ; bufferedUART:UART|txd                                                                                                                                   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.572      ; 1.518      ;
+-------+-------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'i_clk_50'                                                                                                      ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -1.173 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txState.idle    ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.082     ; 2.092      ;
; -1.173 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txState.stopBit ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.082     ; 2.092      ;
; -1.173 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txState.dataBit ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.082     ; 2.092      ;
; -1.161 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxState.idle    ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.080     ; 2.082      ;
; -1.161 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxState.dataBit ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.080     ; 2.082      ;
; -1.161 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxState.stopBit ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.080     ; 2.082      ;
; -1.161 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[3]   ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.080     ; 2.082      ;
; -1.161 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[1]   ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.080     ; 2.082      ;
; -1.161 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[0]   ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.080     ; 2.082      ;
; -1.161 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[2]   ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.080     ; 2.082      ;
; -0.889 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[1]   ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.080     ; 1.810      ;
; -0.889 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[0]   ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.080     ; 1.810      ;
; -0.889 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[3]   ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.080     ; 1.810      ;
; -0.889 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[2]   ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.080     ; 1.810      ;
; -0.889 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[5] ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.080     ; 1.810      ;
; -0.889 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[4] ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.080     ; 1.810      ;
; -0.889 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[3] ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.080     ; 1.810      ;
; -0.889 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[2] ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.080     ; 1.810      ;
; -0.889 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[1] ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.080     ; 1.810      ;
; -0.889 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[0] ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.080     ; 1.810      ;
; -0.848 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[3]  ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.080     ; 1.769      ;
; -0.848 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[5]  ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.080     ; 1.769      ;
; -0.848 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[4]  ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.080     ; 1.769      ;
; -0.848 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[2]  ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.080     ; 1.769      ;
; -0.848 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[1]  ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.080     ; 1.769      ;
; -0.848 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[0]  ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.080     ; 1.769      ;
; -0.719 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[5] ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.392      ; 2.112      ;
; -0.719 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[4] ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.392      ; 2.112      ;
; -0.719 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[0] ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.392      ; 2.112      ;
; -0.719 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[1] ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.392      ; 2.112      ;
; -0.719 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[2] ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.392      ; 2.112      ;
; -0.719 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[3] ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.392      ; 2.112      ;
; -0.664 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txByteSent      ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.392      ; 2.057      ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'w_cpuClk'                                                                                                               ;
+--------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.030 ; SBCTextDisplayRGB:VDU|func_reset ; SBCTextDisplayRGB:VDU|kbReadPointer[2] ; i_clk_50     ; w_cpuClk    ; 0.500        ; 2.484      ; 3.005      ;
; -0.030 ; SBCTextDisplayRGB:VDU|func_reset ; SBCTextDisplayRGB:VDU|kbReadPointer[0] ; i_clk_50     ; w_cpuClk    ; 0.500        ; 2.484      ; 3.005      ;
; -0.030 ; SBCTextDisplayRGB:VDU|func_reset ; SBCTextDisplayRGB:VDU|kbReadPointer[1] ; i_clk_50     ; w_cpuClk    ; 0.500        ; 2.484      ; 3.005      ;
; -0.017 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[4]     ; i_clk_50     ; w_cpuClk    ; 0.500        ; 1.864      ; 2.372      ;
; 0.053  ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxBuffer~13          ; i_clk_50     ; w_cpuClk    ; 0.500        ; 1.864      ; 2.302      ;
; 0.262  ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[1]     ; i_clk_50     ; w_cpuClk    ; 0.500        ; 1.864      ; 2.093      ;
; 0.262  ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[0]     ; i_clk_50     ; w_cpuClk    ; 0.500        ; 1.864      ; 2.093      ;
; 0.262  ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[5]     ; i_clk_50     ; w_cpuClk    ; 0.500        ; 1.864      ; 2.093      ;
; 0.262  ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[2]     ; i_clk_50     ; w_cpuClk    ; 0.500        ; 1.864      ; 2.093      ;
; 0.262  ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[3]     ; i_clk_50     ; w_cpuClk    ; 0.500        ; 1.864      ; 2.093      ;
+--------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'w_cpuClk'                                                                                                               ;
+-------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.075 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[1]     ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.189      ; 2.006      ;
; 0.075 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[0]     ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.189      ; 2.006      ;
; 0.075 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[5]     ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.189      ; 2.006      ;
; 0.075 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[2]     ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.189      ; 2.006      ;
; 0.075 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[3]     ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.189      ; 2.006      ;
; 0.227 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxBuffer~13          ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.189      ; 2.158      ;
; 0.274 ; SBCTextDisplayRGB:VDU|func_reset ; SBCTextDisplayRGB:VDU|kbReadPointer[2] ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.838      ; 2.854      ;
; 0.274 ; SBCTextDisplayRGB:VDU|func_reset ; SBCTextDisplayRGB:VDU|kbReadPointer[0] ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.838      ; 2.854      ;
; 0.274 ; SBCTextDisplayRGB:VDU|func_reset ; SBCTextDisplayRGB:VDU|kbReadPointer[1] ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.838      ; 2.854      ;
; 0.281 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[4]     ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.189      ; 2.212      ;
+-------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'i_clk_50'                                                                                                      ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 1.175 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txByteSent      ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.570      ; 1.957      ;
; 1.243 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[5] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.571      ; 2.026      ;
; 1.243 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[4] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.571      ; 2.026      ;
; 1.243 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[0] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.571      ; 2.026      ;
; 1.243 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[1] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.571      ; 2.026      ;
; 1.243 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[2] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.571      ; 2.026      ;
; 1.243 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[3] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.571      ; 2.026      ;
; 1.353 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[3]  ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 1.645      ;
; 1.353 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[5]  ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 1.645      ;
; 1.353 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[4]  ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 1.645      ;
; 1.353 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[2]  ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 1.645      ;
; 1.353 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[1]  ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 1.645      ;
; 1.353 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[0]  ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 1.645      ;
; 1.402 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[1]   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.079      ; 1.693      ;
; 1.402 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[0]   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.079      ; 1.693      ;
; 1.402 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[3]   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.079      ; 1.693      ;
; 1.402 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[2]   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.079      ; 1.693      ;
; 1.402 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[5] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.079      ; 1.693      ;
; 1.402 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[4] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.079      ; 1.693      ;
; 1.402 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[3] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.079      ; 1.693      ;
; 1.402 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[2] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.079      ; 1.693      ;
; 1.402 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[1] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.079      ; 1.693      ;
; 1.402 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[0] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.079      ; 1.693      ;
; 1.699 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txState.idle    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.077      ; 1.988      ;
; 1.699 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txState.stopBit ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.077      ; 1.988      ;
; 1.699 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txState.dataBit ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.077      ; 1.988      ;
; 1.705 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxState.idle    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.079      ; 1.996      ;
; 1.705 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxState.dataBit ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.079      ; 1.996      ;
; 1.705 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxState.stopBit ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.079      ; 1.996      ;
; 1.705 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[3]   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.079      ; 1.996      ;
; 1.705 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[1]   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.079      ; 1.996      ;
; 1.705 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[0]   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.079      ; 1.996      ;
; 1.705 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[2]   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.079      ; 1.996      ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary               ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 50.07 MHz ; 50.07 MHz       ; w_cpuClk   ;      ;
; 72.28 MHz ; 72.28 MHz       ; i_clk_50   ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+----------+---------+---------------+
; Clock    ; Slack   ; End Point TNS ;
+----------+---------+---------------+
; w_cpuClk ; -14.987 ; -1502.179     ;
; i_clk_50 ; -12.835 ; -2884.228     ;
+----------+---------+---------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+----------+-------+----------------+
; Clock    ; Slack ; End Point TNS  ;
+----------+-------+----------------+
; w_cpuClk ; 0.062 ; 0.000          ;
; i_clk_50 ; 0.384 ; 0.000          ;
+----------+-------+----------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+----------+--------+-------------------+
; Clock    ; Slack  ; End Point TNS     ;
+----------+--------+-------------------+
; i_clk_50 ; -1.015 ; -25.128           ;
; w_cpuClk ; -0.041 ; -0.125            ;
+----------+--------+-------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+----------+-------+-------------------+
; Clock    ; Slack ; End Point TNS     ;
+----------+-------+-------------------+
; w_cpuClk ; 0.098 ; 0.000             ;
; i_clk_50 ; 1.050 ; 0.000             ;
+----------+-------+-------------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+----------+--------+------------------------------+
; Clock    ; Slack  ; End Point TNS                ;
+----------+--------+------------------------------+
; i_clk_50 ; -3.201 ; -1176.546                    ;
; w_cpuClk ; -3.201 ; -265.651                     ;
+----------+--------+------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'w_cpuClk'                                                                                    ;
+---------+--------------------------+----------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                ; To Node        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------+----------------+--------------+-------------+--------------+------------+------------+
; -14.987 ; T65:CPU|IR[6]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.129     ; 13.860     ;
; -14.929 ; T65:CPU|IR[6]            ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.129     ; 13.802     ;
; -14.869 ; T65:CPU|IR[6]            ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.129     ; 13.742     ;
; -14.802 ; T65:CPU|IR[5]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.118     ; 13.686     ;
; -14.766 ; T65:CPU|IR[6]            ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.129     ; 13.639     ;
; -14.762 ; T65:CPU|P[0]             ; T65:CPU|P[1]   ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.096     ; 15.668     ;
; -14.744 ; T65:CPU|IR[5]            ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.118     ; 13.628     ;
; -14.707 ; T65:CPU|IR[7]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.118     ; 13.591     ;
; -14.695 ; T65:CPU|IR[6]            ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.129     ; 13.568     ;
; -14.684 ; T65:CPU|IR[5]            ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.118     ; 13.568     ;
; -14.649 ; T65:CPU|IR[7]            ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.118     ; 13.533     ;
; -14.589 ; T65:CPU|IR[7]            ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.118     ; 13.473     ;
; -14.581 ; T65:CPU|IR[5]            ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.118     ; 13.465     ;
; -14.549 ; T65:CPU|BusB[1]          ; T65:CPU|P[1]   ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.070     ; 15.481     ;
; -14.530 ; T65:CPU|IR[6]            ; T65:CPU|BAL[2] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.129     ; 13.403     ;
; -14.512 ; T65:CPU|MCycle[0]        ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.343     ; 15.171     ;
; -14.510 ; T65:CPU|IR[5]            ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.118     ; 13.394     ;
; -14.486 ; T65:CPU|IR[7]            ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.118     ; 13.370     ;
; -14.461 ; T65:CPU|MCycle[0]        ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.343     ; 15.120     ;
; -14.448 ; T65:CPU|IR[2]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.033      ; 15.483     ;
; -14.415 ; T65:CPU|IR[7]            ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.118     ; 13.299     ;
; -14.397 ; T65:CPU|IR[2]            ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.033      ; 15.432     ;
; -14.394 ; T65:CPU|MCycle[0]        ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.343     ; 15.053     ;
; -14.365 ; T65:CPU|PC[1]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.687     ; 14.680     ;
; -14.345 ; T65:CPU|IR[5]            ; T65:CPU|BAL[2] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.118     ; 13.229     ;
; -14.330 ; T65:CPU|IR[2]            ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.033      ; 15.365     ;
; -14.322 ; T65:CPU|MCycle[2]        ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.343     ; 14.981     ;
; -14.314 ; T65:CPU|PC[1]            ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.687     ; 14.629     ;
; -14.286 ; T65:CPU|PC[0]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.687     ; 14.601     ;
; -14.281 ; T65:CPU|BusB[2]          ; T65:CPU|P[1]   ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.070     ; 15.213     ;
; -14.271 ; T65:CPU|MCycle[2]        ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.343     ; 14.930     ;
; -14.250 ; T65:CPU|IR[7]            ; T65:CPU|BAL[2] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.118     ; 13.134     ;
; -14.247 ; T65:CPU|PC[1]            ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.687     ; 14.562     ;
; -14.246 ; T65:CPU|BusB[3]          ; T65:CPU|P[1]   ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.070     ; 15.178     ;
; -14.235 ; T65:CPU|PC[0]            ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.687     ; 14.550     ;
; -14.230 ; T65:CPU|MCycle[1]        ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.343     ; 14.889     ;
; -14.219 ; T65:CPU|PC[3]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.687     ; 14.534     ;
; -14.204 ; T65:CPU|MCycle[2]        ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.343     ; 14.863     ;
; -14.199 ; T65:CPU|IR[3]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.305     ; 14.896     ;
; -14.179 ; T65:CPU|MCycle[1]        ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.343     ; 14.838     ;
; -14.169 ; T65:CPU|BusA_r[0]        ; T65:CPU|P[1]   ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.069     ; 15.102     ;
; -14.168 ; T65:CPU|PC[0]            ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.687     ; 14.483     ;
; -14.168 ; T65:CPU|PC[3]            ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.687     ; 14.483     ;
; -14.152 ; T65:CPU|IR[6]            ; T65:CPU|BAL[1] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.888     ; 13.266     ;
; -14.152 ; T65:CPU|BusA_r[1]        ; T65:CPU|P[1]   ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.070     ; 15.084     ;
; -14.148 ; T65:CPU|IR[3]            ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.305     ; 14.845     ;
; -14.133 ; T65:CPU|PC[2]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.687     ; 14.448     ;
; -14.122 ; T65:CPU|BusB[0]          ; T65:CPU|P[1]   ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.070     ; 15.054     ;
; -14.112 ; T65:CPU|MCycle[1]        ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.343     ; 14.771     ;
; -14.101 ; T65:CPU|PC[3]            ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.687     ; 14.416     ;
; -14.099 ; T65:CPU|DL[1]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.297     ; 14.804     ;
; -14.082 ; T65:CPU|PC[2]            ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.687     ; 14.397     ;
; -14.081 ; T65:CPU|IR[3]            ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.305     ; 14.778     ;
; -14.067 ; T65:CPU|DL[0]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.297     ; 14.772     ;
; -14.048 ; T65:CPU|DL[1]            ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.297     ; 14.753     ;
; -14.029 ; T65:CPU|MCycle[0]        ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.343     ; 14.688     ;
; -14.020 ; T65:CPU|MCycle[2]        ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.343     ; 14.679     ;
; -14.018 ; T65:CPU|PC[4]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.687     ; 14.333     ;
; -14.016 ; T65:CPU|DL[0]            ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.297     ; 14.721     ;
; -14.015 ; T65:CPU|PC[2]            ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.687     ; 14.330     ;
; -13.997 ; T65:CPU|MCycle[0]        ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.343     ; 14.656     ;
; -13.986 ; T65:CPU|IR[0]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.305     ; 14.683     ;
; -13.981 ; T65:CPU|DL[1]            ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.297     ; 14.686     ;
; -13.967 ; T65:CPU|PC[4]            ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.687     ; 14.282     ;
; -13.967 ; T65:CPU|IR[5]            ; T65:CPU|BAL[1] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.877     ; 13.092     ;
; -13.960 ; T65:CPU|DL[3]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.297     ; 14.665     ;
; -13.957 ; T65:CPU|DL[2]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.297     ; 14.662     ;
; -13.949 ; T65:CPU|MCycle[2]        ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.343     ; 14.608     ;
; -13.949 ; T65:CPU|DL[0]            ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.297     ; 14.654     ;
; -13.935 ; T65:CPU|IR[0]            ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.305     ; 14.632     ;
; -13.933 ; T65:CPU|IR[2]            ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.033      ; 14.968     ;
; -13.909 ; T65:CPU|DL[3]            ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.297     ; 14.614     ;
; -13.906 ; T65:CPU|DL[2]            ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.297     ; 14.611     ;
; -13.900 ; T65:CPU|PC[4]            ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.687     ; 14.215     ;
; -13.883 ; T65:CPU|IR[2]            ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.033      ; 14.918     ;
; -13.872 ; T65:CPU|IR[7]            ; T65:CPU|BAL[1] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.877     ; 12.997     ;
; -13.868 ; T65:CPU|IR[0]            ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.305     ; 14.565     ;
; -13.850 ; T65:CPU|PC[1]            ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.687     ; 14.165     ;
; -13.850 ; T65:CPU|IR[1]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.305     ; 14.547     ;
; -13.847 ; T65:CPU|Set_Addr_To_r[0] ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.065     ; 14.784     ;
; -13.842 ; T65:CPU|DL[3]            ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.297     ; 14.547     ;
; -13.839 ; T65:CPU|DL[2]            ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.297     ; 14.544     ;
; -13.838 ; T65:CPU|MCycle[1]        ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.343     ; 14.497     ;
; -13.835 ; T65:CPU|DL[5]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.297     ; 14.540     ;
; -13.820 ; T65:CPU|BusA_r[2]        ; T65:CPU|P[1]   ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.070     ; 14.752     ;
; -13.800 ; T65:CPU|PC[1]            ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.687     ; 14.115     ;
; -13.799 ; T65:CPU|IR[1]            ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.305     ; 14.496     ;
; -13.796 ; T65:CPU|Set_Addr_To_r[0] ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.065     ; 14.733     ;
; -13.793 ; T65:CPU|MCycle[0]        ; T65:CPU|BAL[2] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.343     ; 14.452     ;
; -13.784 ; T65:CPU|MCycle[2]        ; T65:CPU|BAL[2] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.343     ; 14.443     ;
; -13.784 ; T65:CPU|DL[5]            ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.297     ; 14.489     ;
; -13.771 ; T65:CPU|PC[0]            ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.687     ; 14.086     ;
; -13.770 ; T65:CPU|PC[9]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.362     ; 14.410     ;
; -13.767 ; T65:CPU|MCycle[1]        ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.343     ; 14.426     ;
; -13.766 ; T65:CPU|PC[10]           ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.362     ; 14.406     ;
; -13.753 ; T65:CPU|DL[4]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.297     ; 14.458     ;
; -13.735 ; T65:CPU|MCycle[0]        ; T65:CPU|PC[8]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.779     ; 13.958     ;
; -13.732 ; T65:CPU|IR[1]            ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.305     ; 14.429     ;
; -13.729 ; T65:CPU|Set_Addr_To_r[0] ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.065     ; 14.666     ;
; -13.721 ; T65:CPU|PC[0]            ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.687     ; 14.036     ;
+---------+--------------------------+----------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'i_clk_50'                                                                                                                                                                                                                                            ;
+---------+--------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                            ; To Node                                                                                                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -12.835 ; SBCTextDisplayRGB:VDU|startAddr[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.275      ; 14.149     ;
; -12.828 ; SBCTextDisplayRGB:VDU|cursorHoriz[5] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.275      ; 14.142     ;
; -12.801 ; SBCTextDisplayRGB:VDU|cursorHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.275      ; 14.115     ;
; -12.782 ; SBCTextDisplayRGB:VDU|startAddr[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.282      ; 14.103     ;
; -12.775 ; SBCTextDisplayRGB:VDU|cursorHoriz[5] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.282      ; 14.096     ;
; -12.748 ; SBCTextDisplayRGB:VDU|cursorHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.282      ; 14.069     ;
; -12.694 ; SBCTextDisplayRGB:VDU|startAddr[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.289      ; 14.022     ;
; -12.687 ; SBCTextDisplayRGB:VDU|cursorHoriz[5] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.289      ; 14.015     ;
; -12.660 ; SBCTextDisplayRGB:VDU|cursorHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.289      ; 13.988     ;
; -12.650 ; SBCTextDisplayRGB:VDU|startAddr[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.282      ; 13.971     ;
; -12.635 ; SBCTextDisplayRGB:VDU|startAddr[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.291      ; 13.965     ;
; -12.633 ; SBCTextDisplayRGB:VDU|startAddr[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.275      ; 13.947     ;
; -12.603 ; SBCTextDisplayRGB:VDU|cursorVert[3]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.277      ; 13.919     ;
; -12.588 ; SBCTextDisplayRGB:VDU|startAddr[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.282      ; 13.909     ;
; -12.580 ; SBCTextDisplayRGB:VDU|startAddr[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.282      ; 13.901     ;
; -12.573 ; SBCTextDisplayRGB:VDU|startAddr[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.291      ; 13.903     ;
; -12.572 ; SBCTextDisplayRGB:VDU|startAddr[7]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.275      ; 13.886     ;
; -12.550 ; SBCTextDisplayRGB:VDU|cursorVert[3]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.284      ; 13.873     ;
; -12.528 ; SBCTextDisplayRGB:VDU|charHoriz[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.283      ; 13.850     ;
; -12.519 ; SBCTextDisplayRGB:VDU|startAddr[7]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.282      ; 13.840     ;
; -12.513 ; SBCTextDisplayRGB:VDU|charHoriz[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.292      ; 13.844     ;
; -12.507 ; SBCTextDisplayRGB:VDU|startAddr[6]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.275      ; 13.821     ;
; -12.504 ; SBCTextDisplayRGB:VDU|cursorHoriz[6] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.275      ; 13.818     ;
; -12.492 ; SBCTextDisplayRGB:VDU|startAddr[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.289      ; 13.820     ;
; -12.486 ; SBCTextDisplayRGB:VDU|cursorVert[2]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.277      ; 13.802     ;
; -12.478 ; SBCTextDisplayRGB:VDU|cursorVert[0]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.261      ; 13.778     ;
; -12.475 ; SBCTextDisplayRGB:VDU|startAddr[6]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.282      ; 13.796     ;
; -12.468 ; SBCTextDisplayRGB:VDU|startAddr[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.291      ; 13.798     ;
; -12.462 ; SBCTextDisplayRGB:VDU|cursorVert[3]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.291      ; 13.792     ;
; -12.461 ; SBCTextDisplayRGB:VDU|cursorHoriz[5] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.291      ; 13.791     ;
; -12.460 ; SBCTextDisplayRGB:VDU|startAddr[6]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.291      ; 13.790     ;
; -12.454 ; SBCTextDisplayRGB:VDU|startAddr[6]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.282      ; 13.775     ;
; -12.451 ; SBCTextDisplayRGB:VDU|cursorHoriz[6] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.282      ; 13.772     ;
; -12.434 ; SBCTextDisplayRGB:VDU|cursorHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.291      ; 13.764     ;
; -12.433 ; SBCTextDisplayRGB:VDU|cursorVert[2]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.284      ; 13.756     ;
; -12.431 ; SBCTextDisplayRGB:VDU|startAddr[7]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.289      ; 13.759     ;
; -12.429 ; SBCTextDisplayRGB:VDU|cursorVert[1]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.261      ; 13.729     ;
; -12.425 ; SBCTextDisplayRGB:VDU|startAddr[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.275      ; 13.739     ;
; -12.425 ; SBCTextDisplayRGB:VDU|cursorVert[0]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.268      ; 13.732     ;
; -12.418 ; SBCTextDisplayRGB:VDU|charHoriz[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.283      ; 13.740     ;
; -12.403 ; SBCTextDisplayRGB:VDU|charHoriz[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.292      ; 13.734     ;
; -12.376 ; SBCTextDisplayRGB:VDU|cursorVert[1]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.268      ; 13.683     ;
; -12.366 ; SBCTextDisplayRGB:VDU|startAddr[6]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.289      ; 13.694     ;
; -12.363 ; SBCTextDisplayRGB:VDU|cursorHoriz[6] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.289      ; 13.691     ;
; -12.363 ; SBCTextDisplayRGB:VDU|startAddr[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.275      ; 13.677     ;
; -12.345 ; SBCTextDisplayRGB:VDU|cursorVert[2]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.291      ; 13.675     ;
; -12.345 ; SBCTextDisplayRGB:VDU|startAddr[8]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.282      ; 13.666     ;
; -12.337 ; SBCTextDisplayRGB:VDU|cursorVert[0]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.275      ; 13.651     ;
; -12.330 ; SBCTextDisplayRGB:VDU|startAddr[8]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.291      ; 13.660     ;
; -12.303 ; SBCTextDisplayRGB:VDU|charHoriz[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.276      ; 13.618     ;
; -12.288 ; SBCTextDisplayRGB:VDU|cursorVert[1]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.275      ; 13.602     ;
; -12.269 ; SBCTextDisplayRGB:VDU|startAddr[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.289      ; 13.597     ;
; -12.266 ; SBCTextDisplayRGB:VDU|startAddr[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.291      ; 13.596     ;
; -12.264 ; SBCTextDisplayRGB:VDU|startAddr[7]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.282      ; 13.585     ;
; -12.250 ; SBCTextDisplayRGB:VDU|startAddr[6]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.275      ; 13.564     ;
; -12.249 ; SBCTextDisplayRGB:VDU|startAddr[7]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.291      ; 13.579     ;
; -12.236 ; SBCTextDisplayRGB:VDU|cursorVert[3]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.293      ; 13.568     ;
; -12.227 ; SBCTextDisplayRGB:VDU|startAddr[10]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.282      ; 13.548     ;
; -12.212 ; SBCTextDisplayRGB:VDU|startAddr[10]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.291      ; 13.542     ;
; -12.207 ; SBCTextDisplayRGB:VDU|startAddr[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.289      ; 13.535     ;
; -12.205 ; SBCTextDisplayRGB:VDU|startAddr[7]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.291      ; 13.535     ;
; -12.194 ; SBCTextDisplayRGB:VDU|charHoriz[6]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.283      ; 13.516     ;
; -12.193 ; SBCTextDisplayRGB:VDU|charHoriz[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.276      ; 13.508     ;
; -12.179 ; SBCTextDisplayRGB:VDU|charHoriz[6]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.292      ; 13.510     ;
; -12.178 ; SBCTextDisplayRGB:VDU|startAddr[9]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.282      ; 13.499     ;
; -12.163 ; SBCTextDisplayRGB:VDU|startAddr[9]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.291      ; 13.493     ;
; -12.147 ; SBCTextDisplayRGB:VDU|charHoriz[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.290      ; 13.476     ;
; -12.140 ; SBCTextDisplayRGB:VDU|startAddr[6]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.291      ; 13.470     ;
; -12.137 ; SBCTextDisplayRGB:VDU|cursorHoriz[6] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.291      ; 13.467     ;
; -12.120 ; SBCTextDisplayRGB:VDU|startAddr[9]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.275      ; 13.434     ;
; -12.120 ; SBCTextDisplayRGB:VDU|startAddr[8]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.275      ; 13.434     ;
; -12.119 ; SBCTextDisplayRGB:VDU|cursorVert[2]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.293      ; 13.451     ;
; -12.111 ; SBCTextDisplayRGB:VDU|cursorVert[0]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.277      ; 13.427     ;
; -12.094 ; SBCTextDisplayRGB:VDU|startAddr[6]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.289      ; 13.422     ;
; -12.089 ; SBCTextDisplayRGB:VDU|charVert[2]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.289      ; 13.417     ;
; -12.078 ; SBCTextDisplayRGB:VDU|charVert[1]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.289      ; 13.406     ;
; -12.077 ; SBCTextDisplayRGB:VDU|charVert[3]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.289      ; 13.405     ;
; -12.074 ; SBCTextDisplayRGB:VDU|charVert[2]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.298      ; 13.411     ;
; -12.073 ; SBCTextDisplayRGB:VDU|startAddr[8]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.275      ; 13.387     ;
; -12.067 ; SBCTextDisplayRGB:VDU|startAddr[9]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.282      ; 13.388     ;
; -12.063 ; SBCTextDisplayRGB:VDU|charVert[1]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.298      ; 13.400     ;
; -12.062 ; SBCTextDisplayRGB:VDU|cursorVert[1]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.277      ; 13.378     ;
; -12.062 ; SBCTextDisplayRGB:VDU|charVert[3]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.298      ; 13.399     ;
; -12.039 ; SBCTextDisplayRGB:VDU|startAddr[7]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.275      ; 13.353     ;
; -12.037 ; SBCTextDisplayRGB:VDU|charHoriz[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.290      ; 13.366     ;
; -12.020 ; SBCTextDisplayRGB:VDU|startAddr[8]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.282      ; 13.341     ;
; -12.014 ; SBCTextDisplayRGB:VDU|charVert[0]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.289      ; 13.342     ;
; -12.002 ; SBCTextDisplayRGB:VDU|startAddr[10]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.275      ; 13.316     ;
; -11.999 ; SBCTextDisplayRGB:VDU|charVert[0]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.298      ; 13.336     ;
; -11.979 ; SBCTextDisplayRGB:VDU|startAddr[9]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.289      ; 13.307     ;
; -11.969 ; SBCTextDisplayRGB:VDU|charHoriz[6]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.276      ; 13.284     ;
; -11.964 ; SBCTextDisplayRGB:VDU|startAddr[8]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.289      ; 13.292     ;
; -11.953 ; SBCTextDisplayRGB:VDU|startAddr[9]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.275      ; 13.267     ;
; -11.932 ; SBCTextDisplayRGB:VDU|startAddr[8]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.289      ; 13.260     ;
; -11.902 ; SBCTextDisplayRGB:VDU|charVert[4]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.289      ; 13.230     ;
; -11.887 ; SBCTextDisplayRGB:VDU|charVert[4]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.298      ; 13.224     ;
; -11.883 ; SBCTextDisplayRGB:VDU|startAddr[7]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.289      ; 13.211     ;
; -11.864 ; SBCTextDisplayRGB:VDU|charVert[2]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.282      ; 13.185     ;
; -11.853 ; SBCTextDisplayRGB:VDU|charVert[1]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.282      ; 13.174     ;
; -11.852 ; SBCTextDisplayRGB:VDU|charVert[3]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.282      ; 13.173     ;
+---------+--------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'w_cpuClk'                                                                                                                         ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.062 ; SBCTextDisplayRGB:VDU|kbBuffer~44      ; SBCTextDisplayRGB:VDU|dataOut[5]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.609      ; 2.396      ;
; 0.068 ; SBCTextDisplayRGB:VDU|kbBuffer~16      ; SBCTextDisplayRGB:VDU|dataOut[5]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.604      ; 2.397      ;
; 0.071 ; SBCTextDisplayRGB:VDU|kbBuffer~42      ; SBCTextDisplayRGB:VDU|dataOut[3]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.609      ; 2.405      ;
; 0.072 ; bufferedUART:UART|rxBuffer~18          ; bufferedUART:UART|dataOut[4]           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.975      ; 1.772      ;
; 0.097 ; SBCTextDisplayRGB:VDU|kbBuffer~14      ; SBCTextDisplayRGB:VDU|dataOut[3]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.604      ; 2.426      ;
; 0.128 ; SBCTextDisplayRGB:VDU|kbBuffer~65      ; SBCTextDisplayRGB:VDU|dataOut[5]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.609      ; 2.462      ;
; 0.140 ; SBCTextDisplayRGB:VDU|kbBuffer~11      ; SBCTextDisplayRGB:VDU|dataOut[0]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.611      ; 2.476      ;
; 0.143 ; SBCTextDisplayRGB:VDU|kbBuffer~45      ; SBCTextDisplayRGB:VDU|dataOut[6]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.609      ; 2.477      ;
; 0.162 ; SBCTextDisplayRGB:VDU|kbBuffer~17      ; SBCTextDisplayRGB:VDU|dataOut[6]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.604      ; 2.491      ;
; 0.168 ; bufferedUART:UART|rxBuffer~20          ; bufferedUART:UART|dataOut[6]           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.984      ; 1.877      ;
; 0.179 ; SBCTextDisplayRGB:VDU|kbBuffer~32      ; SBCTextDisplayRGB:VDU|dataOut[0]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.612      ; 2.516      ;
; 0.190 ; SBCTextDisplayRGB:VDU|kbInPointer[0]   ; SBCTextDisplayRGB:VDU|kbReadPointer[1] ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.621      ; 2.536      ;
; 0.196 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|dataOut[2]           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.990      ; 1.911      ;
; 0.196 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|dataOut[3]           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.990      ; 1.911      ;
; 0.197 ; SBCTextDisplayRGB:VDU|kbBuffer~58      ; SBCTextDisplayRGB:VDU|dataOut[5]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.609      ; 2.531      ;
; 0.202 ; SBCTextDisplayRGB:VDU|dispByteSent     ; SBCTextDisplayRGB:VDU|dataOut[7]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.615      ; 2.542      ;
; 0.203 ; bufferedUART:UART|rxBuffer~16          ; bufferedUART:UART|dataOut[2]           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.987      ; 1.915      ;
; 0.206 ; bufferedUART:UART|rxBuffer~21          ; bufferedUART:UART|dataOut[7]           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.985      ; 1.916      ;
; 0.208 ; bufferedUART:UART|rxBuffer~17          ; bufferedUART:UART|dataOut[3]           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.987      ; 1.920      ;
; 0.210 ; SBCTextDisplayRGB:VDU|dispByteSent     ; SBCTextDisplayRGB:VDU|dispByteWritten  ; i_clk_50     ; w_cpuClk    ; 0.000        ; 1.870      ; 2.305      ;
; 0.210 ; SBCTextDisplayRGB:VDU|kbBuffer~43      ; SBCTextDisplayRGB:VDU|dataOut[4]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.609      ; 2.544      ;
; 0.214 ; T65:CPU|DL[6]                          ; T65:CPU|PC[6]                          ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.485      ; 0.894      ;
; 0.218 ; SBCTextDisplayRGB:VDU|dispByteSent     ; SBCTextDisplayRGB:VDU|dispByteLatch[3] ; i_clk_50     ; w_cpuClk    ; 0.000        ; 1.871      ; 2.314      ;
; 0.218 ; SBCTextDisplayRGB:VDU|dispByteSent     ; SBCTextDisplayRGB:VDU|dispByteLatch[7] ; i_clk_50     ; w_cpuClk    ; 0.000        ; 1.871      ; 2.314      ;
; 0.218 ; SBCTextDisplayRGB:VDU|dispByteSent     ; SBCTextDisplayRGB:VDU|dispByteLatch[6] ; i_clk_50     ; w_cpuClk    ; 0.000        ; 1.871      ; 2.314      ;
; 0.218 ; SBCTextDisplayRGB:VDU|dispByteSent     ; SBCTextDisplayRGB:VDU|dispByteLatch[5] ; i_clk_50     ; w_cpuClk    ; 0.000        ; 1.871      ; 2.314      ;
; 0.218 ; SBCTextDisplayRGB:VDU|dispByteSent     ; SBCTextDisplayRGB:VDU|dispByteLatch[4] ; i_clk_50     ; w_cpuClk    ; 0.000        ; 1.871      ; 2.314      ;
; 0.218 ; SBCTextDisplayRGB:VDU|kbBuffer~41      ; SBCTextDisplayRGB:VDU|dataOut[2]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.609      ; 2.552      ;
; 0.220 ; bufferedUART:UART|rxBuffer~15          ; bufferedUART:UART|dataOut[1]           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.984      ; 1.929      ;
; 0.226 ; T65:CPU|DL[3]                          ; T65:CPU|PC[3]                          ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.485      ; 0.906      ;
; 0.232 ; T65:CPU|DL[2]                          ; T65:CPU|PC[2]                          ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.485      ; 0.912      ;
; 0.234 ; SBCTextDisplayRGB:VDU|kbBuffer~63      ; SBCTextDisplayRGB:VDU|dataOut[3]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.609      ; 2.568      ;
; 0.236 ; SBCTextDisplayRGB:VDU|kbBuffer~13      ; SBCTextDisplayRGB:VDU|dataOut[2]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.604      ; 2.565      ;
; 0.254 ; bufferedUART:UART|rxBuffer~14          ; bufferedUART:UART|dataOut[0]           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.984      ; 1.963      ;
; 0.257 ; bufferedUART:UART|rxBuffer~19          ; bufferedUART:UART|dataOut[5]           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.984      ; 1.966      ;
; 0.259 ; SBCTextDisplayRGB:VDU|kbInPointer[2]   ; SBCTextDisplayRGB:VDU|kbReadPointer[1] ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.621      ; 2.605      ;
; 0.265 ; SBCTextDisplayRGB:VDU|kbBuffer~25      ; SBCTextDisplayRGB:VDU|dataOut[0]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.613      ; 2.603      ;
; 0.266 ; SBCTextDisplayRGB:VDU|kbBuffer~12      ; SBCTextDisplayRGB:VDU|dataOut[1]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.618      ; 2.609      ;
; 0.277 ; SBCTextDisplayRGB:VDU|kbBuffer~51      ; SBCTextDisplayRGB:VDU|dataOut[5]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.609      ; 2.611      ;
; 0.300 ; SBCTextDisplayRGB:VDU|kbBuffer~39      ; SBCTextDisplayRGB:VDU|dataOut[0]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.616      ; 2.641      ;
; 0.302 ; SBCTextDisplayRGB:VDU|kbBuffer~55      ; SBCTextDisplayRGB:VDU|dataOut[2]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.603      ; 2.630      ;
; 0.315 ; SBCTextDisplayRGB:VDU|func_reset       ; SBCTextDisplayRGB:VDU|dataOut[0]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.612      ; 2.652      ;
; 0.322 ; SBCTextDisplayRGB:VDU|kbInPointer[2]   ; SBCTextDisplayRGB:VDU|kbReadPointer[0] ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.621      ; 2.668      ;
; 0.340 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|dataOut[7]           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.988      ; 2.053      ;
; 0.344 ; SBCTextDisplayRGB:VDU|kbInPointer[2]   ; SBCTextDisplayRGB:VDU|kbReadPointer[2] ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.621      ; 2.690      ;
; 0.347 ; SBCTextDisplayRGB:VDU|kbBuffer~56      ; SBCTextDisplayRGB:VDU|dataOut[3]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.603      ; 2.675      ;
; 0.347 ; SBCTextDisplayRGB:VDU|kbBuffer~60      ; SBCTextDisplayRGB:VDU|dataOut[0]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.616      ; 2.688      ;
; 0.349 ; SBCTextDisplayRGB:VDU|kbBuffer~37      ; SBCTextDisplayRGB:VDU|dataOut[5]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.605      ; 2.679      ;
; 0.355 ; SBCTextDisplayRGB:VDU|kbBuffer~21      ; SBCTextDisplayRGB:VDU|dataOut[3]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.605      ; 2.685      ;
; 0.357 ; SBCTextDisplayRGB:VDU|func_reset       ; SBCTextDisplayRGB:VDU|dataOut[1]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.619      ; 2.701      ;
; 0.360 ; SBCTextDisplayRGB:VDU|kbInPointer[2]   ; SBCTextDisplayRGB:VDU|dataOut[7]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.618      ; 2.703      ;
; 0.361 ; SBCTextDisplayRGB:VDU|kbBuffer~40      ; SBCTextDisplayRGB:VDU|dataOut[1]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.623      ; 2.709      ;
; 0.376 ; SBCTextDisplayRGB:VDU|kbBuffer~46      ; SBCTextDisplayRGB:VDU|dataOut[0]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.616      ; 2.717      ;
; 0.382 ; SBCTextDisplayRGB:VDU|kbInPointer[1]   ; SBCTextDisplayRGB:VDU|kbReadPointer[1] ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.621      ; 2.728      ;
; 0.385 ; SBCTextDisplayRGB:VDU|kbBuffer~59      ; SBCTextDisplayRGB:VDU|dataOut[6]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.609      ; 2.719      ;
; 0.386 ; SBCTextDisplayRGB:VDU|kbBuffer~61      ; SBCTextDisplayRGB:VDU|dataOut[1]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.623      ; 2.734      ;
; 0.390 ; SBCTextDisplayRGB:VDU|func_reset       ; SBCTextDisplayRGB:VDU|dataOut[6]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.605      ; 2.720      ;
; 0.390 ; SBCTextDisplayRGB:VDU|func_reset       ; SBCTextDisplayRGB:VDU|dataOut[5]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.605      ; 2.720      ;
; 0.390 ; SBCTextDisplayRGB:VDU|func_reset       ; SBCTextDisplayRGB:VDU|dataOut[3]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.605      ; 2.720      ;
; 0.390 ; SBCTextDisplayRGB:VDU|func_reset       ; SBCTextDisplayRGB:VDU|dataOut[4]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.605      ; 2.720      ;
; 0.390 ; SBCTextDisplayRGB:VDU|func_reset       ; SBCTextDisplayRGB:VDU|dataOut[2]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.605      ; 2.720      ;
; 0.392 ; SBCTextDisplayRGB:VDU|kbBuffer~57      ; SBCTextDisplayRGB:VDU|dataOut[4]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.609      ; 2.726      ;
; 0.403 ; T65:CPU|RstCycle                       ; T65:CPU|RstCycle                       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; SBCTextDisplayRGB:VDU|dispByteSent     ; SBCTextDisplayRGB:VDU|dataOut[1]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.616      ; 2.744      ;
; 0.404 ; T65:CPU|P[1]                           ; T65:CPU|P[1]                           ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; T65:CPU|P[7]                           ; T65:CPU|P[7]                           ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; SBCTextDisplayRGB:VDU|kbReadPointer[0] ; SBCTextDisplayRGB:VDU|kbReadPointer[0] ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; SBCTextDisplayRGB:VDU|kbReadPointer[2] ; SBCTextDisplayRGB:VDU|kbReadPointer[2] ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; SBCTextDisplayRGB:VDU|kbReadPointer[1] ; SBCTextDisplayRGB:VDU|kbReadPointer[1] ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; bufferedUART:UART|rxBuffer~13          ; bufferedUART:UART|rxBuffer~13          ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; bufferedUART:UART|rxReadPointer[0]     ; bufferedUART:UART|rxReadPointer[0]     ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; bufferedUART:UART|rxReadPointer[2]     ; bufferedUART:UART|rxReadPointer[2]     ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; bufferedUART:UART|rxReadPointer[3]     ; bufferedUART:UART|rxReadPointer[3]     ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; bufferedUART:UART|rxReadPointer[4]     ; bufferedUART:UART|rxReadPointer[4]     ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; bufferedUART:UART|rxReadPointer[5]     ; bufferedUART:UART|rxReadPointer[5]     ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; bufferedUART:UART|rxReadPointer[1]     ; bufferedUART:UART|rxReadPointer[1]     ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.070      ; 0.669      ;
; 0.409 ; SBCTextDisplayRGB:VDU|kbInPointer[0]   ; SBCTextDisplayRGB:VDU|kbReadPointer[0] ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.621      ; 2.755      ;
; 0.415 ; SBCTextDisplayRGB:VDU|kbBuffer~50      ; SBCTextDisplayRGB:VDU|dataOut[4]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.609      ; 2.749      ;
; 0.425 ; SBCTextDisplayRGB:VDU|kbBuffer~36      ; SBCTextDisplayRGB:VDU|dataOut[4]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.605      ; 2.755      ;
; 0.427 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|dataOut[6]           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.987      ; 2.139      ;
; 0.427 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|dataOut[5]           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.987      ; 2.139      ;
; 0.427 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|dataOut[0]           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.987      ; 2.139      ;
; 0.427 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|dataOut[1]           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.987      ; 2.139      ;
; 0.429 ; SBCTextDisplayRGB:VDU|kbBuffer~62      ; SBCTextDisplayRGB:VDU|dataOut[2]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.609      ; 2.763      ;
; 0.430 ; T65:CPU|MCycle[1]                      ; T65:CPU|MCycle[1]                      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.044      ; 0.669      ;
; 0.430 ; T65:CPU|MCycle[2]                      ; T65:CPU|MCycle[2]                      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.044      ; 0.669      ;
; 0.430 ; SBCTextDisplayRGB:VDU|kbBuffer~48      ; SBCTextDisplayRGB:VDU|dataOut[2]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.609      ; 2.764      ;
; 0.431 ; SBCTextDisplayRGB:VDU|kbBuffer~19      ; SBCTextDisplayRGB:VDU|dataOut[1]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.619      ; 2.775      ;
; 0.431 ; SBCTextDisplayRGB:VDU|kbInPointer[0]   ; SBCTextDisplayRGB:VDU|kbReadPointer[2] ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.621      ; 2.777      ;
; 0.434 ; SBCTextDisplayRGB:VDU|kbBuffer~35      ; SBCTextDisplayRGB:VDU|dataOut[3]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.605      ; 2.764      ;
; 0.435 ; SBCTextDisplayRGB:VDU|kbBuffer~23      ; SBCTextDisplayRGB:VDU|dataOut[5]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.605      ; 2.765      ;
; 0.437 ; SBCTextDisplayRGB:VDU|kbBuffer~64      ; SBCTextDisplayRGB:VDU|dataOut[4]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.609      ; 2.771      ;
; 0.437 ; SBCTextDisplayRGB:VDU|kbBuffer~53      ; SBCTextDisplayRGB:VDU|dataOut[0]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.616      ; 2.778      ;
; 0.437 ; SBCTextDisplayRGB:VDU|kbBuffer~47      ; SBCTextDisplayRGB:VDU|dataOut[1]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.623      ; 2.785      ;
; 0.443 ; SBCTextDisplayRGB:VDU|func_reset       ; SBCTextDisplayRGB:VDU|dataOut[7]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.618      ; 2.786      ;
; 0.445 ; T65:CPU|MCycle[0]                      ; T65:CPU|MCycle[0]                      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.044      ; 0.684      ;
; 0.446 ; T65:CPU|DL[0]                          ; T65:CPU|PC[0]                          ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.485      ; 1.126      ;
; 0.447 ; SBCTextDisplayRGB:VDU|kbBuffer~49      ; SBCTextDisplayRGB:VDU|dataOut[3]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.609      ; 2.781      ;
; 0.447 ; SBCTextDisplayRGB:VDU|kbInPointer[0]   ; SBCTextDisplayRGB:VDU|dataOut[7]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.618      ; 2.790      ;
; 0.457 ; T65:CPU|DL[4]                          ; T65:CPU|PC[4]                          ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.485      ; 1.137      ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'i_clk_50'                                                                                                                                                                                                                                             ;
+-------+-------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                                                                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.384 ; SBCTextDisplayRGB:VDU|param1[0]           ; SBCTextDisplayRGB:VDU|param1[0]                                                                                                                         ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.090      ; 0.669      ;
; 0.385 ; bufferedUART:UART|txBuffer[7]             ; bufferedUART:UART|txBuffer[7]                                                                                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; bufferedUART:UART|txByteSent              ; bufferedUART:UART|txByteSent                                                                                                                            ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; SBCTextDisplayRGB:VDU|ps2Ctrl             ; SBCTextDisplayRGB:VDU|ps2Ctrl                                                                                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; SBCTextDisplayRGB:VDU|dispState.idle      ; SBCTextDisplayRGB:VDU|dispState.idle                                                                                                                    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.089      ; 0.669      ;
; 0.386 ; SBCTextDisplayRGB:VDU|ps2Caps             ; SBCTextDisplayRGB:VDU|ps2Caps                                                                                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.088      ; 0.669      ;
; 0.386 ; SBCTextDisplayRGB:VDU|ps2Scroll           ; SBCTextDisplayRGB:VDU|ps2Scroll                                                                                                                         ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.088      ; 0.669      ;
; 0.386 ; SBCTextDisplayRGB:VDU|ps2Num              ; SBCTextDisplayRGB:VDU|ps2Num                                                                                                                            ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.088      ; 0.669      ;
; 0.402 ; SBCTextDisplayRGB:VDU|dispByteSent        ; SBCTextDisplayRGB:VDU|dispByteSent                                                                                                                      ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; SBCTextDisplayRGB:VDU|ps2DataOut          ; SBCTextDisplayRGB:VDU|ps2DataOut                                                                                                                        ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; SBCTextDisplayRGB:VDU|kbWRParity          ; SBCTextDisplayRGB:VDU|kbWRParity                                                                                                                        ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; SBCTextDisplayRGB:VDU|ps2ClkOut           ; SBCTextDisplayRGB:VDU|ps2ClkOut                                                                                                                         ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; SBCTextDisplayRGB:VDU|kbInPointer[2]      ; SBCTextDisplayRGB:VDU|kbInPointer[2]                                                                                                                    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; SBCTextDisplayRGB:VDU|kbInPointer[1]      ; SBCTextDisplayRGB:VDU|kbInPointer[1]                                                                                                                    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; SBCTextDisplayRGB:VDU|FNkeysSig[2]        ; SBCTextDisplayRGB:VDU|FNkeysSig[2]                                                                                                                      ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; SBCTextDisplayRGB:VDU|FNkeysSig[1]        ; SBCTextDisplayRGB:VDU|FNkeysSig[1]                                                                                                                      ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; SBCTextDisplayRGB:VDU|n_kbWR              ; SBCTextDisplayRGB:VDU|n_kbWR                                                                                                                            ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; SBCTextDisplayRGB:VDU|ps2ClkCount[1]      ; SBCTextDisplayRGB:VDU|ps2ClkCount[1]                                                                                                                    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; SBCTextDisplayRGB:VDU|ps2Shift            ; SBCTextDisplayRGB:VDU|ps2Shift                                                                                                                          ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; SBCTextDisplayRGB:VDU|dispWR              ; SBCTextDisplayRGB:VDU|dispWR                                                                                                                            ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; SBCTextDisplayRGB:VDU|dispState.dispWrite ; SBCTextDisplayRGB:VDU|dispState.dispWrite                                                                                                               ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.072      ; 0.669      ;
; 0.403 ; bufferedUART:UART|rxBitCount[3]           ; bufferedUART:UART|rxBitCount[3]                                                                                                                         ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; bufferedUART:UART|rxBitCount[1]           ; bufferedUART:UART|rxBitCount[1]                                                                                                                         ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; bufferedUART:UART|rxBitCount[2]           ; bufferedUART:UART|rxBitCount[2]                                                                                                                         ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; Toggle_On_FN_Key:FNKey2Toggle|loopback    ; Toggle_On_FN_Key:FNKey2Toggle|loopback                                                                                                                  ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; SBCTextDisplayRGB:VDU|attInverse          ; SBCTextDisplayRGB:VDU|attInverse                                                                                                                        ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; SBCTextDisplayRGB:VDU|param2[0]           ; SBCTextDisplayRGB:VDU|param2[0]                                                                                                                         ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; SBCTextDisplayRGB:VDU|param4[0]           ; SBCTextDisplayRGB:VDU|param4[0]                                                                                                                         ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; SBCTextDisplayRGB:VDU|param3[0]           ; SBCTextDisplayRGB:VDU|param3[0]                                                                                                                         ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; SBCTextDisplayRGB:VDU|paramCount[2]       ; SBCTextDisplayRGB:VDU|paramCount[2]                                                                                                                     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; SBCTextDisplayRGB:VDU|paramCount[0]       ; SBCTextDisplayRGB:VDU|paramCount[0]                                                                                                                     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; SBCTextDisplayRGB:VDU|paramCount[1]       ; SBCTextDisplayRGB:VDU|paramCount[1]                                                                                                                     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; SBCTextDisplayRGB:VDU|cursorVert[4]       ; SBCTextDisplayRGB:VDU|cursorVert[4]                                                                                                                     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; SBCTextDisplayRGB:VDU|charScanLine[3]     ; SBCTextDisplayRGB:VDU|charScanLine[3]                                                                                                                   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; SBCTextDisplayRGB:VDU|charScanLine[0]     ; SBCTextDisplayRGB:VDU|charScanLine[0]                                                                                                                   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; SBCTextDisplayRGB:VDU|charScanLine[1]     ; SBCTextDisplayRGB:VDU|charScanLine[1]                                                                                                                   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; SBCTextDisplayRGB:VDU|charScanLine[2]     ; SBCTextDisplayRGB:VDU|charScanLine[2]                                                                                                                   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; SBCTextDisplayRGB:VDU|vActive             ; SBCTextDisplayRGB:VDU|vActive                                                                                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; SBCTextDisplayRGB:VDU|hActive             ; SBCTextDisplayRGB:VDU|hActive                                                                                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.669      ;
; 0.404 ; bufferedUART:UART|txBitCount[1]           ; bufferedUART:UART|txBitCount[1]                                                                                                                         ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; bufferedUART:UART|txBitCount[0]           ; bufferedUART:UART|txBitCount[0]                                                                                                                         ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; bufferedUART:UART|txBitCount[3]           ; bufferedUART:UART|txBitCount[3]                                                                                                                         ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; bufferedUART:UART|txBitCount[2]           ; bufferedUART:UART|txBitCount[2]                                                                                                                         ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; bufferedUART:UART|rxdFiltered             ; bufferedUART:UART|rxdFiltered                                                                                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; SBCTextDisplayRGB:VDU|cursorVert[3]       ; SBCTextDisplayRGB:VDU|cursorVert[3]                                                                                                                     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; SBCTextDisplayRGB:VDU|cursorVert[2]       ; SBCTextDisplayRGB:VDU|cursorVert[2]                                                                                                                     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; SBCTextDisplayRGB:VDU|pixelCount[1]       ; SBCTextDisplayRGB:VDU|pixelCount[1]                                                                                                                     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.070      ; 0.669      ;
; 0.417 ; SBCTextDisplayRGB:VDU|kbInPointer[0]      ; SBCTextDisplayRGB:VDU|kbInPointer[0]                                                                                                                    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.072      ; 0.684      ;
; 0.417 ; SBCTextDisplayRGB:VDU|ps2ClkCount[0]      ; SBCTextDisplayRGB:VDU|ps2ClkCount[0]                                                                                                                    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.072      ; 0.684      ;
; 0.417 ; SBCTextDisplayRGB:VDU|ps2ClkCount[3]      ; SBCTextDisplayRGB:VDU|ps2ClkCount[3]                                                                                                                    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.072      ; 0.684      ;
; 0.418 ; bufferedUART:UART|rxBitCount[0]           ; bufferedUART:UART|rxBitCount[0]                                                                                                                         ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.684      ;
; 0.418 ; w_serialClkCount[1]                       ; w_serialClkCount[1]                                                                                                                                     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.684      ;
; 0.430 ; Toggle_On_FN_Key:FNKey1Toggle|loopback    ; Toggle_On_FN_Key:FNKey1Toggle|loopback                                                                                                                  ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.044      ; 0.669      ;
; 0.461 ; SBCTextDisplayRGB:VDU|dispCharWRData[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_datain_reg0 ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.431      ; 1.122      ;
; 0.462 ; SBCTextDisplayRGB:VDU|dispCharWRData[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_datain_reg0 ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.431      ; 1.123      ;
; 0.463 ; SBCTextDisplayRGB:VDU|dispCharWRData[3]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_datain_reg0 ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.424      ; 1.117      ;
; 0.465 ; bufferedUART:UART|rxBitCount[0]           ; bufferedUART:UART|rxBitCount[2]                                                                                                                         ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.731      ;
; 0.472 ; Toggle_On_FN_Key:FNKey2Toggle|FNDelta1    ; Toggle_On_FN_Key:FNKey2Toggle|FNDelta2                                                                                                                  ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.738      ;
; 0.477 ; bufferedUART:UART|rxInPointer[0]          ; bufferedUART:UART|altsyncram:rxBuffer_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_address_reg0                                              ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.415      ; 1.122      ;
; 0.477 ; SBCTextDisplayRGB:VDU|dispCharWRData[6]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_datain_reg0 ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.431      ; 1.138      ;
; 0.479 ; Toggle_On_FN_Key:FNKey2Toggle|FNDelta2    ; Toggle_On_FN_Key:FNKey2Toggle|FNDelta3                                                                                                                  ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.745      ;
; 0.498 ; bufferedUART:UART|rxCurrentByteBuffer[7]  ; bufferedUART:UART|rxBuffer~21                                                                                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.764      ;
; 0.499 ; bufferedUART:UART|rxCurrentByteBuffer[2]  ; bufferedUART:UART|rxCurrentByteBuffer[1]                                                                                                                ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.765      ;
; 0.500 ; bufferedUART:UART|rxCurrentByteBuffer[3]  ; bufferedUART:UART|rxBuffer~17                                                                                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.766      ;
; 0.500 ; bufferedUART:UART|rxCurrentByteBuffer[4]  ; bufferedUART:UART|rxBuffer~18                                                                                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.766      ;
; 0.500 ; bufferedUART:UART|rxCurrentByteBuffer[5]  ; bufferedUART:UART|rxBuffer~19                                                                                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.766      ;
; 0.501 ; bufferedUART:UART|rxCurrentByteBuffer[3]  ; bufferedUART:UART|rxCurrentByteBuffer[2]                                                                                                                ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.767      ;
; 0.501 ; bufferedUART:UART|rxCurrentByteBuffer[4]  ; bufferedUART:UART|rxCurrentByteBuffer[3]                                                                                                                ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.767      ;
; 0.501 ; bufferedUART:UART|rxCurrentByteBuffer[5]  ; bufferedUART:UART|rxCurrentByteBuffer[4]                                                                                                                ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.767      ;
; 0.502 ; SBCTextDisplayRGB:VDU|dispCharWRData[1]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_datain_reg0 ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.424      ; 1.156      ;
; 0.503 ; bufferedUART:UART|rxCurrentByteBuffer[2]  ; bufferedUART:UART|rxBuffer~16                                                                                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.769      ;
; 0.503 ; bufferedUART:UART|rxCurrentByteBuffer[7]  ; bufferedUART:UART|rxCurrentByteBuffer[6]                                                                                                                ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.769      ;
; 0.508 ; SBCTextDisplayRGB:VDU|pixelClockCount[0]  ; SBCTextDisplayRGB:VDU|pixelCount[2]                                                                                                                     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.070      ; 0.773      ;
; 0.513 ; bufferedUART:UART|txBuffer[0]             ; bufferedUART:UART|txd                                                                                                                                   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.538      ; 1.246      ;
; 0.523 ; SBCTextDisplayRGB:VDU|dispCharWRData[2]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_datain_reg0 ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.424      ; 1.177      ;
; 0.568 ; bufferedUART:UART|rxInPointer[2]          ; bufferedUART:UART|altsyncram:rxBuffer_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_address_reg0                                              ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.415      ; 1.213      ;
; 0.583 ; bufferedUART:UART|txState.stopBit         ; bufferedUART:UART|txState.idle                                                                                                                          ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.070      ; 0.848      ;
; 0.597 ; SBCTextDisplayRGB:VDU|cursBlinkCount[24]  ; SBCTextDisplayRGB:VDU|cursorOn                                                                                                                          ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.863      ;
; 0.599 ; bufferedUART:UART|txBuffer[5]             ; bufferedUART:UART|txBuffer[4]                                                                                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.865      ;
; 0.600 ; bufferedUART:UART|txBuffer[1]             ; bufferedUART:UART|txBuffer[0]                                                                                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.866      ;
; 0.600 ; bufferedUART:UART|txBuffer[2]             ; bufferedUART:UART|txBuffer[1]                                                                                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.866      ;
; 0.601 ; bufferedUART:UART|txBuffer[3]             ; bufferedUART:UART|txBuffer[2]                                                                                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.867      ;
; 0.627 ; bufferedUART:UART|rxState.idle            ; bufferedUART:UART|rxState.dataBit                                                                                                                       ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.893      ;
; 0.630 ; SBCTextDisplayRGB:VDU|dispState.clearL2   ; SBCTextDisplayRGB:VDU|dispState.clearLine                                                                                                               ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.072      ; 0.897      ;
; 0.631 ; SBCTextDisplayRGB:VDU|horizCount[11]      ; SBCTextDisplayRGB:VDU|hSync                                                                                                                             ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.070      ; 0.896      ;
; 0.632 ; Toggle_On_FN_Key:FNKey2Toggle|FNDelta3    ; Toggle_On_FN_Key:FNKey2Toggle|loopback                                                                                                                  ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.898      ;
; 0.642 ; SBCTextDisplayRGB:VDU|ps2Byte[2]          ; SBCTextDisplayRGB:VDU|ps2Byte[1]                                                                                                                        ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.072      ; 0.909      ;
; 0.643 ; bufferedUART:UART|rxState.dataBit         ; bufferedUART:UART|rxBitCount[3]                                                                                                                         ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.909      ;
; 0.645 ; bufferedUART:UART|rxState.dataBit         ; bufferedUART:UART|rxBitCount[1]                                                                                                                         ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.911      ;
; 0.646 ; bufferedUART:UART|txState.idle            ; bufferedUART:UART|txState.dataBit                                                                                                                       ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.070      ; 0.911      ;
; 0.649 ; Toggle_On_FN_Key:FNKey1Toggle|FNDelta1    ; Toggle_On_FN_Key:FNKey1Toggle|FNDelta2                                                                                                                  ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.915      ;
; 0.653 ; bufferedUART:UART|txState.idle            ; bufferedUART:UART|txd                                                                                                                                   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.537      ; 1.385      ;
; 0.658 ; SBCTextDisplayRGB:VDU|ps2Byte[3]          ; SBCTextDisplayRGB:VDU|ps2Byte[2]                                                                                                                        ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.072      ; 0.925      ;
; 0.663 ; SBCTextDisplayRGB:VDU|startAddr[10]       ; SBCTextDisplayRGB:VDU|startAddr[10]                                                                                                                     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.929      ;
; 0.666 ; SBCTextDisplayRGB:VDU|ps2Byte[5]          ; SBCTextDisplayRGB:VDU|ps2Byte[4]                                                                                                                        ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.072      ; 0.933      ;
; 0.667 ; SBCTextDisplayRGB:VDU|dispState.ins2      ; SBCTextDisplayRGB:VDU|dispState.ins3                                                                                                                    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.072      ; 0.934      ;
; 0.668 ; SBCTextDisplayRGB:VDU|dispState.del2      ; SBCTextDisplayRGB:VDU|dispState.del3                                                                                                                    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.072      ; 0.935      ;
; 0.671 ; bufferedUART:UART|rxInPointer[5]          ; bufferedUART:UART|rxInPointer[5]                                                                                                                        ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.070      ; 0.936      ;
; 0.676 ; bufferedUART:UART|rxCurrentByteBuffer[6]  ; bufferedUART:UART|rxCurrentByteBuffer[5]                                                                                                                ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.942      ;
; 0.677 ; SBCTextDisplayRGB:VDU|ps2Byte[7]          ; SBCTextDisplayRGB:VDU|ps2Byte[6]                                                                                                                        ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.072      ; 0.944      ;
+-------+-------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'i_clk_50'                                                                                                       ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -1.015 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxState.idle    ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.071     ; 1.946      ;
; -1.015 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxState.dataBit ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.071     ; 1.946      ;
; -1.015 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxState.stopBit ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.071     ; 1.946      ;
; -1.015 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[3]   ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.071     ; 1.946      ;
; -1.015 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[1]   ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.071     ; 1.946      ;
; -1.015 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[0]   ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.071     ; 1.946      ;
; -1.015 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[2]   ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.071     ; 1.946      ;
; -0.993 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txState.idle    ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.072     ; 1.923      ;
; -0.993 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txState.stopBit ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.072     ; 1.923      ;
; -0.993 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txState.dataBit ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.072     ; 1.923      ;
; -0.702 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[1]   ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.070     ; 1.634      ;
; -0.702 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[0]   ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.070     ; 1.634      ;
; -0.702 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[3]   ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.070     ; 1.634      ;
; -0.702 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[2]   ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.070     ; 1.634      ;
; -0.702 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[5] ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.070     ; 1.634      ;
; -0.702 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[4] ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.070     ; 1.634      ;
; -0.702 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[3] ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.070     ; 1.634      ;
; -0.702 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[2] ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.070     ; 1.634      ;
; -0.702 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[1] ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.070     ; 1.634      ;
; -0.702 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[0] ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.070     ; 1.634      ;
; -0.662 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[3]  ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.070     ; 1.594      ;
; -0.662 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[5]  ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.070     ; 1.594      ;
; -0.662 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[4]  ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.070     ; 1.594      ;
; -0.662 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[2]  ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.070     ; 1.594      ;
; -0.662 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[1]  ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.070     ; 1.594      ;
; -0.662 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[0]  ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.070     ; 1.594      ;
; -0.590 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[5] ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.377      ; 1.969      ;
; -0.590 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[4] ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.377      ; 1.969      ;
; -0.590 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[0] ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.377      ; 1.969      ;
; -0.590 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[1] ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.377      ; 1.969      ;
; -0.590 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[2] ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.377      ; 1.969      ;
; -0.590 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[3] ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.377      ; 1.969      ;
; -0.512 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txByteSent      ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.376      ; 1.890      ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'w_cpuClk'                                                                                                                ;
+--------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.041 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[4]     ; i_clk_50     ; w_cpuClk    ; 0.500        ; 1.692      ; 2.225      ;
; -0.028 ; SBCTextDisplayRGB:VDU|func_reset ; SBCTextDisplayRGB:VDU|kbReadPointer[2] ; i_clk_50     ; w_cpuClk    ; 0.500        ; 2.303      ; 2.823      ;
; -0.028 ; SBCTextDisplayRGB:VDU|func_reset ; SBCTextDisplayRGB:VDU|kbReadPointer[0] ; i_clk_50     ; w_cpuClk    ; 0.500        ; 2.303      ; 2.823      ;
; -0.028 ; SBCTextDisplayRGB:VDU|func_reset ; SBCTextDisplayRGB:VDU|kbReadPointer[1] ; i_clk_50     ; w_cpuClk    ; 0.500        ; 2.303      ; 2.823      ;
; 0.017  ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxBuffer~13          ; i_clk_50     ; w_cpuClk    ; 0.500        ; 1.691      ; 2.166      ;
; 0.233  ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[1]     ; i_clk_50     ; w_cpuClk    ; 0.500        ; 1.692      ; 1.951      ;
; 0.233  ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[0]     ; i_clk_50     ; w_cpuClk    ; 0.500        ; 1.692      ; 1.951      ;
; 0.233  ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[5]     ; i_clk_50     ; w_cpuClk    ; 0.500        ; 1.692      ; 1.951      ;
; 0.233  ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[2]     ; i_clk_50     ; w_cpuClk    ; 0.500        ; 1.692      ; 1.951      ;
; 0.233  ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[3]     ; i_clk_50     ; w_cpuClk    ; 0.500        ; 1.692      ; 1.951      ;
+--------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'w_cpuClk'                                                                                                                ;
+-------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.098 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[1]     ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.983      ; 1.806      ;
; 0.098 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[0]     ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.983      ; 1.806      ;
; 0.098 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[5]     ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.983      ; 1.806      ;
; 0.098 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[2]     ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.983      ; 1.806      ;
; 0.098 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[3]     ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.983      ; 1.806      ;
; 0.228 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxBuffer~13          ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.982      ; 1.935      ;
; 0.233 ; SBCTextDisplayRGB:VDU|func_reset ; SBCTextDisplayRGB:VDU|kbReadPointer[2] ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.621      ; 2.579      ;
; 0.233 ; SBCTextDisplayRGB:VDU|func_reset ; SBCTextDisplayRGB:VDU|kbReadPointer[0] ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.621      ; 2.579      ;
; 0.233 ; SBCTextDisplayRGB:VDU|func_reset ; SBCTextDisplayRGB:VDU|kbReadPointer[1] ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.621      ; 2.579      ;
; 0.282 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[4]     ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.983      ; 1.990      ;
+-------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'i_clk_50'                                                                                                       ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 1.050 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txByteSent      ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.535      ; 1.780      ;
; 1.097 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[5] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.536      ; 1.828      ;
; 1.097 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[4] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.536      ; 1.828      ;
; 1.097 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[0] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.536      ; 1.828      ;
; 1.097 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[1] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.536      ; 1.828      ;
; 1.097 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[2] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.536      ; 1.828      ;
; 1.097 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[3] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.536      ; 1.828      ;
; 1.254 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[3]  ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.070      ; 1.519      ;
; 1.254 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[5]  ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.070      ; 1.519      ;
; 1.254 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[4]  ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.070      ; 1.519      ;
; 1.254 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[2]  ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.070      ; 1.519      ;
; 1.254 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[1]  ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.070      ; 1.519      ;
; 1.254 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[0]  ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.070      ; 1.519      ;
; 1.299 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[1]   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.070      ; 1.564      ;
; 1.299 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[0]   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.070      ; 1.564      ;
; 1.299 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[3]   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.070      ; 1.564      ;
; 1.299 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[2]   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.070      ; 1.564      ;
; 1.299 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[5] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.070      ; 1.564      ;
; 1.299 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[4] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.070      ; 1.564      ;
; 1.299 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[3] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.070      ; 1.564      ;
; 1.299 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[2] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.070      ; 1.564      ;
; 1.299 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[1] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.070      ; 1.564      ;
; 1.299 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[0] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.070      ; 1.564      ;
; 1.533 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxState.idle    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.070      ; 1.798      ;
; 1.533 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxState.dataBit ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.070      ; 1.798      ;
; 1.533 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxState.stopBit ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.070      ; 1.798      ;
; 1.533 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[3]   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.070      ; 1.798      ;
; 1.533 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[1]   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.070      ; 1.798      ;
; 1.533 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[0]   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.070      ; 1.798      ;
; 1.533 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[2]   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.070      ; 1.798      ;
; 1.545 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txState.idle    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.068      ; 1.808      ;
; 1.545 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txState.stopBit ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.068      ; 1.808      ;
; 1.545 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txState.dataBit ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.068      ; 1.808      ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+----------+--------+----------------+
; Clock    ; Slack  ; End Point TNS  ;
+----------+--------+----------------+
; w_cpuClk ; -6.497 ; -602.063       ;
; i_clk_50 ; -5.452 ; -1017.520      ;
+----------+--------+----------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+----------+-------+----------------+
; Clock    ; Slack ; End Point TNS  ;
+----------+-------+----------------+
; w_cpuClk ; 0.101 ; 0.000          ;
; i_clk_50 ; 0.177 ; 0.000          ;
+----------+-------+----------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+----------+--------+-------------------+
; Clock    ; Slack  ; End Point TNS     ;
+----------+--------+-------------------+
; i_clk_50 ; -0.003 ; -0.009            ;
; w_cpuClk ; 0.190  ; 0.000             ;
+----------+--------+-------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+----------+-------+-------------------+
; Clock    ; Slack ; End Point TNS     ;
+----------+-------+-------------------+
; w_cpuClk ; 0.156 ; 0.000             ;
; i_clk_50 ; 0.513 ; 0.000             ;
+----------+-------+-------------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+----------+--------+------------------------------+
; Clock    ; Slack  ; End Point TNS                ;
+----------+--------+------------------------------+
; i_clk_50 ; -3.000 ; -792.980                     ;
; w_cpuClk ; -1.000 ; -177.000                     ;
+----------+--------+------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'w_cpuClk'                                                                                   ;
+--------+--------------------------+----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+----------------+--------------+-------------+--------------+------------+------------+
; -6.497 ; T65:CPU|IR[6]            ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.120     ; 6.364      ;
; -6.427 ; T65:CPU|IR[6]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.120     ; 6.294      ;
; -6.396 ; T65:CPU|IR[5]            ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.114     ; 6.269      ;
; -6.369 ; T65:CPU|IR[6]            ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.120     ; 6.236      ;
; -6.362 ; T65:CPU|IR[6]            ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.120     ; 6.229      ;
; -6.331 ; T65:CPU|IR[7]            ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.114     ; 6.204      ;
; -6.326 ; T65:CPU|IR[5]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.114     ; 6.199      ;
; -6.302 ; T65:CPU|IR[6]            ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.120     ; 6.169      ;
; -6.284 ; T65:CPU|IR[6]            ; T65:CPU|BAL[2] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.120     ; 6.151      ;
; -6.268 ; T65:CPU|IR[5]            ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.114     ; 6.141      ;
; -6.261 ; T65:CPU|IR[5]            ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.114     ; 6.134      ;
; -6.261 ; T65:CPU|IR[7]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.114     ; 6.134      ;
; -6.203 ; T65:CPU|IR[7]            ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.114     ; 6.076      ;
; -6.201 ; T65:CPU|IR[5]            ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.114     ; 6.074      ;
; -6.196 ; T65:CPU|IR[7]            ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.114     ; 6.069      ;
; -6.183 ; T65:CPU|IR[5]            ; T65:CPU|BAL[2] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.114     ; 6.056      ;
; -6.144 ; T65:CPU|P[0]             ; T65:CPU|P[1]   ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.050     ; 7.081      ;
; -6.136 ; T65:CPU|IR[7]            ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.114     ; 6.009      ;
; -6.118 ; T65:CPU|IR[7]            ; T65:CPU|BAL[2] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.114     ; 5.991      ;
; -6.106 ; T65:CPU|IR[2]            ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.019      ; 7.112      ;
; -6.096 ; T65:CPU|MCycle[0]        ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.155     ; 6.928      ;
; -6.057 ; T65:CPU|IR[2]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.019      ; 7.063      ;
; -6.047 ; T65:CPU|MCycle[0]        ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.155     ; 6.879      ;
; -6.038 ; T65:CPU|MCycle[2]        ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.155     ; 6.870      ;
; -6.029 ; T65:CPU|ALU_Op_r[0]      ; T65:CPU|P[1]   ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.051     ; 6.965      ;
; -6.027 ; T65:CPU|IR[6]            ; T65:CPU|BAL[1] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.011     ; 6.003      ;
; -6.023 ; T65:CPU|PC[1]            ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.287     ; 6.723      ;
; -6.000 ; T65:CPU|BusB[1]          ; T65:CPU|P[1]   ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.035     ; 6.952      ;
; -5.992 ; T65:CPU|IR[2]            ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.019      ; 6.998      ;
; -5.989 ; T65:CPU|MCycle[2]        ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.155     ; 6.821      ;
; -5.982 ; T65:CPU|MCycle[0]        ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.155     ; 6.814      ;
; -5.982 ; T65:CPU|IR[3]            ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.141     ; 6.828      ;
; -5.979 ; T65:CPU|PC[0]            ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.287     ; 6.679      ;
; -5.974 ; T65:CPU|PC[1]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.287     ; 6.674      ;
; -5.972 ; T65:CPU|BusB[2]          ; T65:CPU|P[1]   ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.035     ; 6.924      ;
; -5.962 ; T65:CPU|IR[2]            ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.019      ; 6.968      ;
; -5.952 ; T65:CPU|MCycle[0]        ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.155     ; 6.784      ;
; -5.950 ; T65:CPU|MCycle[1]        ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.155     ; 6.782      ;
; -5.946 ; T65:CPU|PC[3]            ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.287     ; 6.646      ;
; -5.935 ; T65:CPU|DL[1]            ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.128     ; 6.794      ;
; -5.933 ; T65:CPU|IR[3]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.141     ; 6.779      ;
; -5.931 ; T65:CPU|BusA_r[0]        ; T65:CPU|P[1]   ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.034     ; 6.884      ;
; -5.930 ; T65:CPU|PC[0]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.287     ; 6.630      ;
; -5.926 ; T65:CPU|IR[5]            ; T65:CPU|BAL[1] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.005     ; 5.908      ;
; -5.924 ; T65:CPU|MCycle[2]        ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.155     ; 6.756      ;
; -5.914 ; T65:CPU|BusB[0]          ; T65:CPU|P[1]   ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.035     ; 6.866      ;
; -5.909 ; T65:CPU|PC[1]            ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.287     ; 6.609      ;
; -5.901 ; T65:CPU|MCycle[1]        ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.155     ; 6.733      ;
; -5.898 ; T65:CPU|PC[2]            ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.287     ; 6.598      ;
; -5.897 ; T65:CPU|PC[3]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.287     ; 6.597      ;
; -5.894 ; T65:CPU|MCycle[2]        ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.155     ; 6.726      ;
; -5.886 ; T65:CPU|DL[1]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.128     ; 6.745      ;
; -5.883 ; T65:CPU|IR[0]            ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.141     ; 6.729      ;
; -5.879 ; T65:CPU|PC[1]            ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.287     ; 6.579      ;
; -5.878 ; T65:CPU|DL[0]            ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.128     ; 6.737      ;
; -5.868 ; T65:CPU|IR[3]            ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.141     ; 6.714      ;
; -5.865 ; T65:CPU|PC[0]            ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.287     ; 6.565      ;
; -5.861 ; T65:CPU|IR[7]            ; T65:CPU|BAL[1] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.005     ; 5.843      ;
; -5.859 ; T65:CPU|DL[3]            ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.128     ; 6.718      ;
; -5.856 ; T65:CPU|BusA_r[1]        ; T65:CPU|P[1]   ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.035     ; 6.808      ;
; -5.849 ; T65:CPU|PC[2]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.287     ; 6.549      ;
; -5.838 ; T65:CPU|IR[3]            ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.141     ; 6.684      ;
; -5.836 ; T65:CPU|MCycle[1]        ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.155     ; 6.668      ;
; -5.835 ; T65:CPU|PC[0]            ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.287     ; 6.535      ;
; -5.834 ; T65:CPU|IR[0]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.141     ; 6.680      ;
; -5.833 ; T65:CPU|PC[4]            ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.287     ; 6.533      ;
; -5.832 ; T65:CPU|PC[3]            ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.287     ; 6.532      ;
; -5.830 ; T65:CPU|IR[1]            ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.141     ; 6.676      ;
; -5.829 ; T65:CPU|DL[0]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.128     ; 6.688      ;
; -5.821 ; T65:CPU|DL[1]            ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.128     ; 6.680      ;
; -5.818 ; T65:CPU|DL[2]            ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.128     ; 6.677      ;
; -5.811 ; T65:CPU|IR[2]            ; T65:CPU|PC[8]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.168     ; 6.630      ;
; -5.810 ; T65:CPU|DL[3]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.128     ; 6.669      ;
; -5.806 ; T65:CPU|MCycle[1]        ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.155     ; 6.638      ;
; -5.806 ; T65:CPU|BusB[3]          ; T65:CPU|P[1]   ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.035     ; 6.758      ;
; -5.802 ; T65:CPU|PC[3]            ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.287     ; 6.502      ;
; -5.801 ; T65:CPU|MCycle[0]        ; T65:CPU|PC[8]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.342     ; 6.446      ;
; -5.794 ; T65:CPU|Set_Addr_To_r[0] ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.023     ; 6.758      ;
; -5.791 ; T65:CPU|DL[1]            ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.128     ; 6.650      ;
; -5.789 ; T65:CPU|DL[5]            ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.128     ; 6.648      ;
; -5.784 ; T65:CPU|PC[2]            ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.287     ; 6.484      ;
; -5.784 ; T65:CPU|PC[4]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.287     ; 6.484      ;
; -5.781 ; T65:CPU|IR[1]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.141     ; 6.627      ;
; -5.779 ; T65:CPU|PC[10]           ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.143     ; 6.623      ;
; -5.769 ; T65:CPU|IR[0]            ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.141     ; 6.615      ;
; -5.769 ; T65:CPU|DL[2]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.128     ; 6.628      ;
; -5.764 ; T65:CPU|DL[0]            ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.128     ; 6.623      ;
; -5.762 ; T65:CPU|PC[9]            ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.143     ; 6.606      ;
; -5.760 ; T65:CPU|MCycle[0]        ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.155     ; 6.592      ;
; -5.754 ; T65:CPU|PC[2]            ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.287     ; 6.454      ;
; -5.754 ; T65:CPU|MCycle[2]        ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.155     ; 6.586      ;
; -5.745 ; T65:CPU|Set_Addr_To_r[0] ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.023     ; 6.709      ;
; -5.745 ; T65:CPU|DL[3]            ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.128     ; 6.604      ;
; -5.744 ; T65:CPU|DL[4]            ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.128     ; 6.603      ;
; -5.743 ; T65:CPU|MCycle[2]        ; T65:CPU|PC[8]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.342     ; 6.388      ;
; -5.742 ; T65:CPU|MCycle[0]        ; T65:CPU|BAL[2] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.155     ; 6.574      ;
; -5.740 ; T65:CPU|DL[5]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.128     ; 6.599      ;
; -5.739 ; T65:CPU|IR[2]            ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.019      ; 6.745      ;
; -5.739 ; T65:CPU|IR[0]            ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.141     ; 6.585      ;
; -5.736 ; T65:CPU|MCycle[2]        ; T65:CPU|BAL[2] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.155     ; 6.568      ;
+--------+--------------------------+----------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'i_clk_50'                                                                                                                                                                                                                                           ;
+--------+--------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                                                                                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -5.452 ; SBCTextDisplayRGB:VDU|startAddr[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.140      ; 6.601      ;
; -5.450 ; SBCTextDisplayRGB:VDU|cursorHoriz[5] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.139      ; 6.598      ;
; -5.430 ; SBCTextDisplayRGB:VDU|cursorVert[3]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.141      ; 6.580      ;
; -5.426 ; SBCTextDisplayRGB:VDU|startAddr[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.145      ; 6.580      ;
; -5.424 ; SBCTextDisplayRGB:VDU|cursorHoriz[5] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.144      ; 6.577      ;
; -5.420 ; SBCTextDisplayRGB:VDU|cursorHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.139      ; 6.568      ;
; -5.404 ; SBCTextDisplayRGB:VDU|cursorVert[3]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.146      ; 6.559      ;
; -5.394 ; SBCTextDisplayRGB:VDU|cursorHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.144      ; 6.547      ;
; -5.370 ; SBCTextDisplayRGB:VDU|startAddr[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.143      ; 6.522      ;
; -5.369 ; SBCTextDisplayRGB:VDU|startAddr[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.140      ; 6.518      ;
; -5.360 ; SBCTextDisplayRGB:VDU|startAddr[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.148      ; 6.517      ;
; -5.359 ; SBCTextDisplayRGB:VDU|startAddr[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.148      ; 6.516      ;
; -5.358 ; SBCTextDisplayRGB:VDU|cursorHoriz[5] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.147      ; 6.514      ;
; -5.343 ; SBCTextDisplayRGB:VDU|startAddr[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.145      ; 6.497      ;
; -5.338 ; SBCTextDisplayRGB:VDU|cursorVert[3]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.149      ; 6.496      ;
; -5.337 ; SBCTextDisplayRGB:VDU|cursorVert[1]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.128      ; 6.474      ;
; -5.328 ; SBCTextDisplayRGB:VDU|cursorHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.147      ; 6.484      ;
; -5.325 ; SBCTextDisplayRGB:VDU|startAddr[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.143      ; 6.477      ;
; -5.314 ; SBCTextDisplayRGB:VDU|startAddr[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.148      ; 6.471      ;
; -5.311 ; SBCTextDisplayRGB:VDU|cursorVert[1]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.133      ; 6.453      ;
; -5.306 ; SBCTextDisplayRGB:VDU|startAddr[7]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.140      ; 6.455      ;
; -5.306 ; SBCTextDisplayRGB:VDU|cursorVert[0]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.128      ; 6.443      ;
; -5.302 ; SBCTextDisplayRGB:VDU|cursorHoriz[6] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.140      ; 6.451      ;
; -5.301 ; SBCTextDisplayRGB:VDU|startAddr[6]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.140      ; 6.450      ;
; -5.297 ; SBCTextDisplayRGB:VDU|charHoriz[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.143      ; 6.449      ;
; -5.294 ; SBCTextDisplayRGB:VDU|cursorVert[2]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.141      ; 6.444      ;
; -5.286 ; SBCTextDisplayRGB:VDU|charHoriz[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.148      ; 6.443      ;
; -5.280 ; SBCTextDisplayRGB:VDU|startAddr[7]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.145      ; 6.434      ;
; -5.280 ; SBCTextDisplayRGB:VDU|cursorVert[0]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.133      ; 6.422      ;
; -5.277 ; SBCTextDisplayRGB:VDU|startAddr[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.148      ; 6.434      ;
; -5.276 ; SBCTextDisplayRGB:VDU|cursorHoriz[6] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.145      ; 6.430      ;
; -5.275 ; SBCTextDisplayRGB:VDU|startAddr[6]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.145      ; 6.429      ;
; -5.268 ; SBCTextDisplayRGB:VDU|cursorVert[2]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.146      ; 6.423      ;
; -5.266 ; SBCTextDisplayRGB:VDU|startAddr[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.150      ; 6.425      ;
; -5.264 ; SBCTextDisplayRGB:VDU|startAddr[7]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.143      ; 6.416      ;
; -5.264 ; SBCTextDisplayRGB:VDU|cursorHoriz[5] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.149      ; 6.422      ;
; -5.253 ; SBCTextDisplayRGB:VDU|startAddr[7]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.148      ; 6.410      ;
; -5.245 ; SBCTextDisplayRGB:VDU|cursorVert[1]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.136      ; 6.390      ;
; -5.244 ; SBCTextDisplayRGB:VDU|startAddr[6]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.143      ; 6.396      ;
; -5.244 ; SBCTextDisplayRGB:VDU|cursorVert[3]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.151      ; 6.404      ;
; -5.241 ; SBCTextDisplayRGB:VDU|charHoriz[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.143      ; 6.393      ;
; -5.234 ; SBCTextDisplayRGB:VDU|cursorHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.149      ; 6.392      ;
; -5.233 ; SBCTextDisplayRGB:VDU|startAddr[6]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.148      ; 6.390      ;
; -5.230 ; SBCTextDisplayRGB:VDU|charHoriz[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.148      ; 6.387      ;
; -5.224 ; SBCTextDisplayRGB:VDU|startAddr[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.138      ; 6.371      ;
; -5.214 ; SBCTextDisplayRGB:VDU|startAddr[7]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.148      ; 6.371      ;
; -5.214 ; SBCTextDisplayRGB:VDU|cursorVert[0]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.136      ; 6.359      ;
; -5.210 ; SBCTextDisplayRGB:VDU|cursorHoriz[6] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.148      ; 6.367      ;
; -5.209 ; SBCTextDisplayRGB:VDU|startAddr[6]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.148      ; 6.366      ;
; -5.205 ; SBCTextDisplayRGB:VDU|startAddr[9]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.143      ; 6.357      ;
; -5.202 ; SBCTextDisplayRGB:VDU|cursorVert[2]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.149      ; 6.360      ;
; -5.201 ; SBCTextDisplayRGB:VDU|startAddr[8]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.140      ; 6.350      ;
; -5.194 ; SBCTextDisplayRGB:VDU|startAddr[9]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.148      ; 6.351      ;
; -5.183 ; SBCTextDisplayRGB:VDU|startAddr[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.150      ; 6.342      ;
; -5.179 ; SBCTextDisplayRGB:VDU|startAddr[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.138      ; 6.326      ;
; -5.175 ; SBCTextDisplayRGB:VDU|startAddr[8]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.145      ; 6.329      ;
; -5.174 ; SBCTextDisplayRGB:VDU|startAddr[8]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.143      ; 6.326      ;
; -5.166 ; SBCTextDisplayRGB:VDU|startAddr[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.146      ; 6.321      ;
; -5.163 ; SBCTextDisplayRGB:VDU|startAddr[8]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.148      ; 6.320      ;
; -5.155 ; SBCTextDisplayRGB:VDU|charHoriz[6]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.143      ; 6.307      ;
; -5.151 ; SBCTextDisplayRGB:VDU|cursorVert[1]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.138      ; 6.298      ;
; -5.151 ; SBCTextDisplayRGB:VDU|charHoriz[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.138      ; 6.298      ;
; -5.144 ; SBCTextDisplayRGB:VDU|charHoriz[6]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.148      ; 6.301      ;
; -5.121 ; SBCTextDisplayRGB:VDU|charVert[1]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.147      ; 6.277      ;
; -5.121 ; SBCTextDisplayRGB:VDU|startAddr[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.146      ; 6.276      ;
; -5.120 ; SBCTextDisplayRGB:VDU|startAddr[9]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.140      ; 6.269      ;
; -5.120 ; SBCTextDisplayRGB:VDU|startAddr[7]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.150      ; 6.279      ;
; -5.120 ; SBCTextDisplayRGB:VDU|cursorVert[0]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.138      ; 6.267      ;
; -5.120 ; SBCTextDisplayRGB:VDU|charVert[3]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.147      ; 6.276      ;
; -5.118 ; SBCTextDisplayRGB:VDU|startAddr[7]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.138      ; 6.265      ;
; -5.116 ; SBCTextDisplayRGB:VDU|cursorHoriz[6] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.150      ; 6.275      ;
; -5.115 ; SBCTextDisplayRGB:VDU|startAddr[6]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.150      ; 6.274      ;
; -5.110 ; SBCTextDisplayRGB:VDU|charVert[1]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.152      ; 6.271      ;
; -5.110 ; SBCTextDisplayRGB:VDU|charVert[2]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.147      ; 6.266      ;
; -5.109 ; SBCTextDisplayRGB:VDU|startAddr[8]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.148      ; 6.266      ;
; -5.109 ; SBCTextDisplayRGB:VDU|charVert[3]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.152      ; 6.270      ;
; -5.108 ; SBCTextDisplayRGB:VDU|cursorVert[2]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.151      ; 6.268      ;
; -5.104 ; SBCTextDisplayRGB:VDU|charVert[0]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.147      ; 6.260      ;
; -5.101 ; SBCTextDisplayRGB:VDU|startAddr[10]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.143      ; 6.253      ;
; -5.099 ; SBCTextDisplayRGB:VDU|charVert[2]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.152      ; 6.260      ;
; -5.098 ; SBCTextDisplayRGB:VDU|startAddr[6]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.138      ; 6.245      ;
; -5.095 ; SBCTextDisplayRGB:VDU|charHoriz[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.138      ; 6.242      ;
; -5.094 ; SBCTextDisplayRGB:VDU|startAddr[9]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.145      ; 6.248      ;
; -5.093 ; SBCTextDisplayRGB:VDU|charHoriz[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.146      ; 6.248      ;
; -5.093 ; SBCTextDisplayRGB:VDU|charVert[0]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.152      ; 6.254      ;
; -5.090 ; SBCTextDisplayRGB:VDU|startAddr[10]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.148      ; 6.247      ;
; -5.060 ; SBCTextDisplayRGB:VDU|startAddr[7]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.146      ; 6.215      ;
; -5.059 ; SBCTextDisplayRGB:VDU|startAddr[9]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.138      ; 6.206      ;
; -5.042 ; SBCTextDisplayRGB:VDU|charVert[4]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.147      ; 6.198      ;
; -5.040 ; SBCTextDisplayRGB:VDU|startAddr[6]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.146      ; 6.195      ;
; -5.037 ; SBCTextDisplayRGB:VDU|charHoriz[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.146      ; 6.192      ;
; -5.031 ; SBCTextDisplayRGB:VDU|charVert[4]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.152      ; 6.192      ;
; -5.028 ; SBCTextDisplayRGB:VDU|startAddr[9]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.148      ; 6.185      ;
; -5.028 ; SBCTextDisplayRGB:VDU|startAddr[8]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.138      ; 6.175      ;
; -5.015 ; SBCTextDisplayRGB:VDU|startAddr[8]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.150      ; 6.174      ;
; -5.009 ; SBCTextDisplayRGB:VDU|charHoriz[6]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.138      ; 6.156      ;
; -5.001 ; SBCTextDisplayRGB:VDU|startAddr[9]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.146      ; 6.156      ;
; -4.975 ; SBCTextDisplayRGB:VDU|charVert[1]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.142      ; 6.126      ;
; -4.974 ; SBCTextDisplayRGB:VDU|charVert[3]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.142      ; 6.125      ;
; -4.970 ; SBCTextDisplayRGB:VDU|startAddr[8]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.146      ; 6.125      ;
+--------+--------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'w_cpuClk'                                                                                                                         ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.101 ; T65:CPU|DL[6]                          ; T65:CPU|PC[6]                          ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.204      ; 0.389      ;
; 0.108 ; T65:CPU|DL[3]                          ; T65:CPU|PC[3]                          ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.204      ; 0.396      ;
; 0.111 ; T65:CPU|DL[2]                          ; T65:CPU|PC[2]                          ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.204      ; 0.399      ;
; 0.115 ; SBCTextDisplayRGB:VDU|dispByteSent     ; SBCTextDisplayRGB:VDU|dispByteLatch[3] ; i_clk_50     ; w_cpuClk    ; 0.000        ; 0.811      ; 1.040      ;
; 0.115 ; SBCTextDisplayRGB:VDU|dispByteSent     ; SBCTextDisplayRGB:VDU|dispByteLatch[7] ; i_clk_50     ; w_cpuClk    ; 0.000        ; 0.811      ; 1.040      ;
; 0.115 ; SBCTextDisplayRGB:VDU|dispByteSent     ; SBCTextDisplayRGB:VDU|dispByteLatch[6] ; i_clk_50     ; w_cpuClk    ; 0.000        ; 0.811      ; 1.040      ;
; 0.115 ; SBCTextDisplayRGB:VDU|dispByteSent     ; SBCTextDisplayRGB:VDU|dispByteLatch[5] ; i_clk_50     ; w_cpuClk    ; 0.000        ; 0.811      ; 1.040      ;
; 0.115 ; SBCTextDisplayRGB:VDU|dispByteSent     ; SBCTextDisplayRGB:VDU|dispByteLatch[4] ; i_clk_50     ; w_cpuClk    ; 0.000        ; 0.811      ; 1.040      ;
; 0.136 ; T65:CPU|IR[2]                          ; T65:CPU|BAL[8]                         ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.167      ; 1.387      ;
; 0.140 ; T65:CPU|IR[2]                          ; T65:CPU|Write_Data_r[2]                ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.167      ; 1.391      ;
; 0.143 ; T65:CPU|IR[3]                          ; T65:CPU|BAL[8]                         ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.014      ; 1.241      ;
; 0.153 ; SBCTextDisplayRGB:VDU|dispByteSent     ; SBCTextDisplayRGB:VDU|dispByteWritten  ; i_clk_50     ; w_cpuClk    ; 0.000        ; 0.810      ; 1.077      ;
; 0.158 ; SBCTextDisplayRGB:VDU|kbBuffer~44      ; SBCTextDisplayRGB:VDU|dataOut[5]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.318      ; 1.090      ;
; 0.165 ; SBCTextDisplayRGB:VDU|kbBuffer~42      ; SBCTextDisplayRGB:VDU|dataOut[3]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.318      ; 1.097      ;
; 0.167 ; SBCTextDisplayRGB:VDU|kbBuffer~16      ; SBCTextDisplayRGB:VDU|dataOut[5]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.316      ; 1.097      ;
; 0.178 ; T65:CPU|IR[3]                          ; T65:CPU|Write_Data_r[0]                ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.013      ; 1.275      ;
; 0.178 ; bufferedUART:UART|rxBuffer~18          ; bufferedUART:UART|dataOut[4]           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.059      ; 0.851      ;
; 0.179 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|dataOut[2]           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.070      ; 0.863      ;
; 0.179 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|dataOut[3]           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.070      ; 0.863      ;
; 0.180 ; T65:CPU|BAL[1]                         ; T65:CPU|BAL[8]                         ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.005      ; 1.269      ;
; 0.180 ; bufferedUART:UART|rxBuffer~20          ; bufferedUART:UART|dataOut[6]           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.062      ; 0.856      ;
; 0.180 ; SBCTextDisplayRGB:VDU|kbBuffer~65      ; SBCTextDisplayRGB:VDU|dataOut[5]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.318      ; 1.112      ;
; 0.183 ; SBCTextDisplayRGB:VDU|kbBuffer~14      ; SBCTextDisplayRGB:VDU|dataOut[3]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.316      ; 1.113      ;
; 0.187 ; T65:CPU|BAL[3]                         ; T65:CPU|BAL[8]                         ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.114      ; 1.385      ;
; 0.187 ; T65:CPU|P[1]                           ; T65:CPU|P[1]                           ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; T65:CPU|P[7]                           ; T65:CPU|P[7]                           ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; T65:CPU|RstCycle                       ; T65:CPU|RstCycle                       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.036      ; 0.307      ;
; 0.188 ; SBCTextDisplayRGB:VDU|kbReadPointer[0] ; SBCTextDisplayRGB:VDU|kbReadPointer[0] ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; SBCTextDisplayRGB:VDU|kbReadPointer[2] ; SBCTextDisplayRGB:VDU|kbReadPointer[2] ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; SBCTextDisplayRGB:VDU|kbReadPointer[1] ; SBCTextDisplayRGB:VDU|kbReadPointer[1] ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; bufferedUART:UART|rxBuffer~13          ; bufferedUART:UART|rxBuffer~13          ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; bufferedUART:UART|rxReadPointer[0]     ; bufferedUART:UART|rxReadPointer[0]     ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; bufferedUART:UART|rxReadPointer[2]     ; bufferedUART:UART|rxReadPointer[2]     ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; bufferedUART:UART|rxReadPointer[3]     ; bufferedUART:UART|rxReadPointer[3]     ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; bufferedUART:UART|rxReadPointer[4]     ; bufferedUART:UART|rxReadPointer[4]     ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; bufferedUART:UART|rxReadPointer[5]     ; bufferedUART:UART|rxReadPointer[5]     ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; bufferedUART:UART|rxReadPointer[1]     ; bufferedUART:UART|rxReadPointer[1]     ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.035      ; 0.307      ;
; 0.191 ; bufferedUART:UART|rxBuffer~21          ; bufferedUART:UART|dataOut[7]           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.063      ; 0.868      ;
; 0.192 ; SBCTextDisplayRGB:VDU|kbBuffer~58      ; SBCTextDisplayRGB:VDU|dataOut[5]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.318      ; 1.124      ;
; 0.200 ; T65:CPU|PC[13]                         ; bufferedUART:UART|txByteLatch[5]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.526      ; 1.810      ;
; 0.201 ; T65:CPU|MCycle[1]                      ; T65:CPU|MCycle[1]                      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; T65:CPU|MCycle[2]                      ; T65:CPU|MCycle[2]                      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; SBCTextDisplayRGB:VDU|kbInPointer[0]   ; SBCTextDisplayRGB:VDU|kbReadPointer[1] ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.326      ; 1.141      ;
; 0.202 ; bufferedUART:UART|rxBuffer~17          ; bufferedUART:UART|dataOut[3]           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.066      ; 0.882      ;
; 0.203 ; T65:CPU|BAL[2]                         ; T65:CPU|BAL[8]                         ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.114      ; 1.401      ;
; 0.205 ; SBCTextDisplayRGB:VDU|kbBuffer~45      ; SBCTextDisplayRGB:VDU|dataOut[6]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.318      ; 1.137      ;
; 0.208 ; T65:CPU|MCycle[0]                      ; T65:CPU|MCycle[0]                      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.022      ; 0.314      ;
; 0.209 ; bufferedUART:UART|rxBuffer~16          ; bufferedUART:UART|dataOut[2]           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.066      ; 0.889      ;
; 0.210 ; T65:CPU|DL[0]                          ; T65:CPU|PC[0]                          ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.204      ; 0.498      ;
; 0.214 ; SBCTextDisplayRGB:VDU|kbBuffer~11      ; SBCTextDisplayRGB:VDU|dataOut[0]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.318      ; 1.146      ;
; 0.215 ; T65:CPU|DL[4]                          ; T65:CPU|PC[4]                          ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.204      ; 0.503      ;
; 0.218 ; SBCTextDisplayRGB:VDU|kbBuffer~63      ; SBCTextDisplayRGB:VDU|dataOut[3]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.318      ; 1.150      ;
; 0.224 ; bufferedUART:UART|rxBuffer~15          ; bufferedUART:UART|dataOut[1]           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.062      ; 0.900      ;
; 0.226 ; SBCTextDisplayRGB:VDU|kbBuffer~41      ; SBCTextDisplayRGB:VDU|dataOut[2]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.318      ; 1.158      ;
; 0.229 ; SBCTextDisplayRGB:VDU|kbBuffer~17      ; SBCTextDisplayRGB:VDU|dataOut[6]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.316      ; 1.159      ;
; 0.230 ; SBCTextDisplayRGB:VDU|dispByteSent     ; SBCTextDisplayRGB:VDU|dataOut[7]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.322      ; 1.166      ;
; 0.232 ; T65:CPU|IR[2]                          ; T65:CPU|ALU_Op_r[3]                    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.161      ; 1.477      ;
; 0.232 ; bufferedUART:UART|rxBuffer~14          ; bufferedUART:UART|dataOut[0]           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.062      ; 0.908      ;
; 0.234 ; SBCTextDisplayRGB:VDU|kbBuffer~51      ; SBCTextDisplayRGB:VDU|dataOut[5]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.318      ; 1.166      ;
; 0.235 ; SBCTextDisplayRGB:VDU|kbBuffer~43      ; SBCTextDisplayRGB:VDU|dataOut[4]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.318      ; 1.167      ;
; 0.240 ; bufferedUART:UART|rxBuffer~19          ; bufferedUART:UART|dataOut[5]           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.062      ; 0.916      ;
; 0.240 ; SBCTextDisplayRGB:VDU|kbBuffer~13      ; SBCTextDisplayRGB:VDU|dataOut[2]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.316      ; 1.170      ;
; 0.242 ; SBCTextDisplayRGB:VDU|kbInPointer[2]   ; SBCTextDisplayRGB:VDU|kbReadPointer[1] ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.326      ; 1.182      ;
; 0.243 ; SBCTextDisplayRGB:VDU|kbBuffer~32      ; SBCTextDisplayRGB:VDU|dataOut[0]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.319      ; 1.176      ;
; 0.245 ; SBCTextDisplayRGB:VDU|dispByteSent     ; SBCTextDisplayRGB:VDU|dispByteLatch[1] ; i_clk_50     ; w_cpuClk    ; 0.000        ; 0.812      ; 1.171      ;
; 0.245 ; SBCTextDisplayRGB:VDU|dispByteSent     ; SBCTextDisplayRGB:VDU|dispByteLatch[2] ; i_clk_50     ; w_cpuClk    ; 0.000        ; 0.812      ; 1.171      ;
; 0.245 ; SBCTextDisplayRGB:VDU|dispByteSent     ; SBCTextDisplayRGB:VDU|dispByteLatch[0] ; i_clk_50     ; w_cpuClk    ; 0.000        ; 0.812      ; 1.171      ;
; 0.249 ; T65:CPU|IR[2]                          ; T65:CPU|ALU_Op_r[2]                    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.167      ; 1.500      ;
; 0.249 ; T65:CPU|IR[1]                          ; T65:CPU|ALU_Op_r[2]                    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.014      ; 1.347      ;
; 0.251 ; T65:CPU|IR[1]                          ; T65:CPU|ALU_Op_r[1]                    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.014      ; 1.349      ;
; 0.256 ; T65:CPU|PC[13]                         ; bufferedUART:UART|controlReg[5]        ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.533      ; 1.873      ;
; 0.259 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|dataOut[7]           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.067      ; 0.940      ;
; 0.261 ; SBCTextDisplayRGB:VDU|kbBuffer~25      ; SBCTextDisplayRGB:VDU|dataOut[0]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.318      ; 1.193      ;
; 0.274 ; SBCTextDisplayRGB:VDU|kbInPointer[1]   ; SBCTextDisplayRGB:VDU|kbReadPointer[1] ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.326      ; 1.214      ;
; 0.276 ; T65:CPU|IR[0]                          ; T65:CPU|ALU_Op_r[2]                    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.014      ; 1.374      ;
; 0.283 ; T65:CPU|PC[13]                         ; SBCTextDisplayRGB:VDU|controlReg[5]    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.548      ; 1.915      ;
; 0.285 ; SBCTextDisplayRGB:VDU|kbBuffer~56      ; SBCTextDisplayRGB:VDU|dataOut[3]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.316      ; 1.215      ;
; 0.291 ; T65:CPU|IR[3]                          ; T65:CPU|ALU_Op_r[2]                    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.014      ; 1.389      ;
; 0.291 ; SBCTextDisplayRGB:VDU|kbBuffer~37      ; SBCTextDisplayRGB:VDU|dataOut[5]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.317      ; 1.222      ;
; 0.292 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|dataOut[6]           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.066      ; 0.972      ;
; 0.292 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|dataOut[5]           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.066      ; 0.972      ;
; 0.292 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|dataOut[0]           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.066      ; 0.972      ;
; 0.292 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|dataOut[1]           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.066      ; 0.972      ;
; 0.294 ; SBCTextDisplayRGB:VDU|kbBuffer~49      ; SBCTextDisplayRGB:VDU|dataOut[3]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.318      ; 1.226      ;
; 0.299 ; SBCTextDisplayRGB:VDU|kbBuffer~55      ; SBCTextDisplayRGB:VDU|dataOut[2]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.316      ; 1.229      ;
; 0.299 ; SBCTextDisplayRGB:VDU|kbBuffer~48      ; SBCTextDisplayRGB:VDU|dataOut[2]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.318      ; 1.231      ;
; 0.301 ; SBCTextDisplayRGB:VDU|kbInPointer[2]   ; SBCTextDisplayRGB:VDU|kbReadPointer[0] ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.326      ; 1.241      ;
; 0.302 ; SBCTextDisplayRGB:VDU|kbInPointer[2]   ; SBCTextDisplayRGB:VDU|kbReadPointer[2] ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.326      ; 1.242      ;
; 0.307 ; SBCTextDisplayRGB:VDU|kbBuffer~57      ; SBCTextDisplayRGB:VDU|dataOut[4]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.318      ; 1.239      ;
; 0.307 ; SBCTextDisplayRGB:VDU|kbBuffer~50      ; SBCTextDisplayRGB:VDU|dataOut[4]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.318      ; 1.239      ;
; 0.309 ; T65:CPU|BAL[5]                         ; T65:CPU|BAL[8]                         ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.114      ; 1.507      ;
; 0.310 ; SBCTextDisplayRGB:VDU|kbBuffer~12      ; SBCTextDisplayRGB:VDU|dataOut[1]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.325      ; 1.249      ;
; 0.311 ; SBCTextDisplayRGB:VDU|kbInPointer[0]   ; SBCTextDisplayRGB:VDU|kbReadPointer[0] ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.326      ; 1.251      ;
; 0.312 ; SBCTextDisplayRGB:VDU|kbInPointer[0]   ; SBCTextDisplayRGB:VDU|kbReadPointer[2] ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.326      ; 1.252      ;
; 0.314 ; SBCTextDisplayRGB:VDU|kbBuffer~61      ; SBCTextDisplayRGB:VDU|dataOut[1]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.327      ; 1.255      ;
; 0.315 ; SBCTextDisplayRGB:VDU|kbBuffer~60      ; SBCTextDisplayRGB:VDU|dataOut[0]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.320      ; 1.249      ;
; 0.316 ; SBCTextDisplayRGB:VDU|func_reset       ; SBCTextDisplayRGB:VDU|dataOut[0]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.317      ; 1.247      ;
; 0.316 ; SBCTextDisplayRGB:VDU|kbBuffer~64      ; SBCTextDisplayRGB:VDU|dataOut[4]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.318      ; 1.248      ;
; 0.317 ; SBCTextDisplayRGB:VDU|func_reset       ; SBCTextDisplayRGB:VDU|dataOut[1]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.324      ; 1.255      ;
; 0.318 ; SBCTextDisplayRGB:VDU|kbBuffer~21      ; SBCTextDisplayRGB:VDU|dataOut[3]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.317      ; 1.249      ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'i_clk_50'                                                                                                                                                                                                                                              ;
+-------+--------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                  ; To Node                                                                                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.177 ; SBCTextDisplayRGB:VDU|dispCharWRData[4]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_datain_reg0 ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.223      ; 0.504      ;
; 0.179 ; SBCTextDisplayRGB:VDU|ps2Caps              ; SBCTextDisplayRGB:VDU|ps2Caps                                                                                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; SBCTextDisplayRGB:VDU|dispCharWRData[5]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_datain_reg0 ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.223      ; 0.506      ;
; 0.179 ; SBCTextDisplayRGB:VDU|param1[0]            ; SBCTextDisplayRGB:VDU|param1[0]                                                                                                                         ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.044      ; 0.307      ;
; 0.180 ; bufferedUART:UART|txBuffer[7]              ; bufferedUART:UART|txBuffer[7]                                                                                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; bufferedUART:UART|txByteSent               ; bufferedUART:UART|txByteSent                                                                                                                            ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; SBCTextDisplayRGB:VDU|ps2Ctrl              ; SBCTextDisplayRGB:VDU|ps2Ctrl                                                                                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; SBCTextDisplayRGB:VDU|ps2Scroll            ; SBCTextDisplayRGB:VDU|ps2Scroll                                                                                                                         ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; SBCTextDisplayRGB:VDU|ps2Num               ; SBCTextDisplayRGB:VDU|ps2Num                                                                                                                            ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; SBCTextDisplayRGB:VDU|dispState.idle       ; SBCTextDisplayRGB:VDU|dispState.idle                                                                                                                    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.043      ; 0.307      ;
; 0.182 ; SBCTextDisplayRGB:VDU|dispCharWRData[3]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_datain_reg0 ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.220      ; 0.506      ;
; 0.183 ; SBCTextDisplayRGB:VDU|dispCharWRData[6]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_datain_reg0 ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.223      ; 0.510      ;
; 0.185 ; bufferedUART:UART|rxInPointer[0]           ; bufferedUART:UART|altsyncram:rxBuffer_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_address_reg0                                              ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.217      ; 0.506      ;
; 0.187 ; bufferedUART:UART|rxdFiltered              ; bufferedUART:UART|rxdFiltered                                                                                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; Toggle_On_FN_Key:FNKey2Toggle|loopback     ; Toggle_On_FN_Key:FNKey2Toggle|loopback                                                                                                                  ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SBCTextDisplayRGB:VDU|ps2DataOut           ; SBCTextDisplayRGB:VDU|ps2DataOut                                                                                                                        ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SBCTextDisplayRGB:VDU|kbWRParity           ; SBCTextDisplayRGB:VDU|kbWRParity                                                                                                                        ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SBCTextDisplayRGB:VDU|ps2ClkOut            ; SBCTextDisplayRGB:VDU|ps2ClkOut                                                                                                                         ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SBCTextDisplayRGB:VDU|kbInPointer[2]       ; SBCTextDisplayRGB:VDU|kbInPointer[2]                                                                                                                    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SBCTextDisplayRGB:VDU|kbInPointer[1]       ; SBCTextDisplayRGB:VDU|kbInPointer[1]                                                                                                                    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SBCTextDisplayRGB:VDU|FNkeysSig[2]         ; SBCTextDisplayRGB:VDU|FNkeysSig[2]                                                                                                                      ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SBCTextDisplayRGB:VDU|FNkeysSig[1]         ; SBCTextDisplayRGB:VDU|FNkeysSig[1]                                                                                                                      ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SBCTextDisplayRGB:VDU|n_kbWR               ; SBCTextDisplayRGB:VDU|n_kbWR                                                                                                                            ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SBCTextDisplayRGB:VDU|ps2ClkCount[1]       ; SBCTextDisplayRGB:VDU|ps2ClkCount[1]                                                                                                                    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SBCTextDisplayRGB:VDU|ps2Shift             ; SBCTextDisplayRGB:VDU|ps2Shift                                                                                                                          ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SBCTextDisplayRGB:VDU|cursorVert[4]        ; SBCTextDisplayRGB:VDU|cursorVert[4]                                                                                                                     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SBCTextDisplayRGB:VDU|dispWR               ; SBCTextDisplayRGB:VDU|dispWR                                                                                                                            ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SBCTextDisplayRGB:VDU|dispState.dispWrite  ; SBCTextDisplayRGB:VDU|dispState.dispWrite                                                                                                               ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SBCTextDisplayRGB:VDU|hActive              ; SBCTextDisplayRGB:VDU|hActive                                                                                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SBCTextDisplayRGB:VDU|attInverse           ; SBCTextDisplayRGB:VDU|attInverse                                                                                                                        ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SBCTextDisplayRGB:VDU|dispByteSent         ; SBCTextDisplayRGB:VDU|dispByteSent                                                                                                                      ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SBCTextDisplayRGB:VDU|param2[0]            ; SBCTextDisplayRGB:VDU|param2[0]                                                                                                                         ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SBCTextDisplayRGB:VDU|param4[0]            ; SBCTextDisplayRGB:VDU|param4[0]                                                                                                                         ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SBCTextDisplayRGB:VDU|param3[0]            ; SBCTextDisplayRGB:VDU|param3[0]                                                                                                                         ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.188 ; bufferedUART:UART|txBitCount[1]            ; bufferedUART:UART|txBitCount[1]                                                                                                                         ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; bufferedUART:UART|txBitCount[0]            ; bufferedUART:UART|txBitCount[0]                                                                                                                         ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; bufferedUART:UART|txBitCount[3]            ; bufferedUART:UART|txBitCount[3]                                                                                                                         ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; bufferedUART:UART|txBitCount[2]            ; bufferedUART:UART|txBitCount[2]                                                                                                                         ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; bufferedUART:UART|rxBitCount[3]            ; bufferedUART:UART|rxBitCount[3]                                                                                                                         ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; bufferedUART:UART|rxBitCount[1]            ; bufferedUART:UART|rxBitCount[1]                                                                                                                         ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; bufferedUART:UART|rxBitCount[2]            ; bufferedUART:UART|rxBitCount[2]                                                                                                                         ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; SBCTextDisplayRGB:VDU|cursorVert[3]        ; SBCTextDisplayRGB:VDU|cursorVert[3]                                                                                                                     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; SBCTextDisplayRGB:VDU|cursorVert[2]        ; SBCTextDisplayRGB:VDU|cursorVert[2]                                                                                                                     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; SBCTextDisplayRGB:VDU|pixelCount[1]        ; SBCTextDisplayRGB:VDU|pixelCount[1]                                                                                                                     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; SBCTextDisplayRGB:VDU|charScanLine[3]      ; SBCTextDisplayRGB:VDU|charScanLine[3]                                                                                                                   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; SBCTextDisplayRGB:VDU|charScanLine[0]      ; SBCTextDisplayRGB:VDU|charScanLine[0]                                                                                                                   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; SBCTextDisplayRGB:VDU|charScanLine[1]      ; SBCTextDisplayRGB:VDU|charScanLine[1]                                                                                                                   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; SBCTextDisplayRGB:VDU|charScanLine[2]      ; SBCTextDisplayRGB:VDU|charScanLine[2]                                                                                                                   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; SBCTextDisplayRGB:VDU|vActive              ; SBCTextDisplayRGB:VDU|vActive                                                                                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; SBCTextDisplayRGB:VDU|paramCount[2]        ; SBCTextDisplayRGB:VDU|paramCount[2]                                                                                                                     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; SBCTextDisplayRGB:VDU|paramCount[0]        ; SBCTextDisplayRGB:VDU|paramCount[0]                                                                                                                     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; SBCTextDisplayRGB:VDU|paramCount[1]        ; SBCTextDisplayRGB:VDU|paramCount[1]                                                                                                                     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.035      ; 0.307      ;
; 0.193 ; SBCTextDisplayRGB:VDU|dispCharWRData[1]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_datain_reg0 ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.220      ; 0.517      ;
; 0.194 ; w_serialClkCount[1]                        ; w_serialClkCount[1]                                                                                                                                     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; Toggle_On_FN_Key:FNKey2Toggle|FNDelta1     ; Toggle_On_FN_Key:FNKey2Toggle|FNDelta2                                                                                                                  ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; SBCTextDisplayRGB:VDU|kbInPointer[0]       ; SBCTextDisplayRGB:VDU|kbInPointer[0]                                                                                                                    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; SBCTextDisplayRGB:VDU|ps2ClkCount[0]       ; SBCTextDisplayRGB:VDU|ps2ClkCount[0]                                                                                                                    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; SBCTextDisplayRGB:VDU|ps2ClkCount[3]       ; SBCTextDisplayRGB:VDU|ps2ClkCount[3]                                                                                                                    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.314      ;
; 0.195 ; bufferedUART:UART|rxBitCount[0]            ; bufferedUART:UART|rxBitCount[0]                                                                                                                         ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.035      ; 0.314      ;
; 0.198 ; Toggle_On_FN_Key:FNKey2Toggle|FNDelta2     ; Toggle_On_FN_Key:FNKey2Toggle|FNDelta3                                                                                                                  ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.318      ;
; 0.200 ; SBCTextDisplayRGB:VDU|dispCharWRData[2]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_datain_reg0 ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.220      ; 0.524      ;
; 0.201 ; Toggle_On_FN_Key:FNKey1Toggle|loopback     ; Toggle_On_FN_Key:FNKey1Toggle|loopback                                                                                                                  ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.022      ; 0.307      ;
; 0.204 ; bufferedUART:UART|rxBitCount[0]            ; bufferedUART:UART|rxBitCount[2]                                                                                                                         ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.035      ; 0.323      ;
; 0.209 ; bufferedUART:UART|rxCurrentByteBuffer[7]   ; bufferedUART:UART|rxBuffer~21                                                                                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.035      ; 0.328      ;
; 0.210 ; bufferedUART:UART|txBuffer[0]              ; bufferedUART:UART|txd                                                                                                                                   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.232      ; 0.526      ;
; 0.210 ; bufferedUART:UART|rxCurrentByteBuffer[2]   ; bufferedUART:UART|rxCurrentByteBuffer[1]                                                                                                                ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.035      ; 0.329      ;
; 0.210 ; bufferedUART:UART|rxCurrentByteBuffer[3]   ; bufferedUART:UART|rxBuffer~17                                                                                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.035      ; 0.329      ;
; 0.210 ; bufferedUART:UART|rxCurrentByteBuffer[4]   ; bufferedUART:UART|rxBuffer~18                                                                                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.035      ; 0.329      ;
; 0.210 ; bufferedUART:UART|rxCurrentByteBuffer[4]   ; bufferedUART:UART|rxCurrentByteBuffer[3]                                                                                                                ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.035      ; 0.329      ;
; 0.210 ; bufferedUART:UART|rxCurrentByteBuffer[5]   ; bufferedUART:UART|rxBuffer~19                                                                                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.035      ; 0.329      ;
; 0.210 ; bufferedUART:UART|rxCurrentByteBuffer[5]   ; bufferedUART:UART|rxCurrentByteBuffer[4]                                                                                                                ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.035      ; 0.329      ;
; 0.211 ; bufferedUART:UART|rxCurrentByteBuffer[3]   ; bufferedUART:UART|rxCurrentByteBuffer[2]                                                                                                                ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.035      ; 0.330      ;
; 0.213 ; bufferedUART:UART|rxCurrentByteBuffer[2]   ; bufferedUART:UART|rxBuffer~16                                                                                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.035      ; 0.332      ;
; 0.213 ; bufferedUART:UART|rxCurrentByteBuffer[7]   ; bufferedUART:UART|rxCurrentByteBuffer[6]                                                                                                                ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.035      ; 0.332      ;
; 0.215 ; SBCTextDisplayRGB:VDU|pixelClockCount[0]   ; SBCTextDisplayRGB:VDU|pixelCount[2]                                                                                                                     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.035      ; 0.334      ;
; 0.228 ; bufferedUART:UART|rxInPointer[2]           ; bufferedUART:UART|altsyncram:rxBuffer_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_address_reg0                                              ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.217      ; 0.549      ;
; 0.253 ; bufferedUART:UART|txBuffer[5]              ; bufferedUART:UART|txBuffer[4]                                                                                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.035      ; 0.372      ;
; 0.254 ; bufferedUART:UART|txBuffer[1]              ; bufferedUART:UART|txBuffer[0]                                                                                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.035      ; 0.373      ;
; 0.254 ; bufferedUART:UART|txBuffer[2]              ; bufferedUART:UART|txBuffer[1]                                                                                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.035      ; 0.373      ;
; 0.255 ; bufferedUART:UART|txBuffer[3]              ; bufferedUART:UART|txBuffer[2]                                                                                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.035      ; 0.374      ;
; 0.255 ; bufferedUART:UART|txState.stopBit          ; bufferedUART:UART|txState.idle                                                                                                                          ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.035      ; 0.374      ;
; 0.262 ; SBCTextDisplayRGB:VDU|cursBlinkCount[24]   ; SBCTextDisplayRGB:VDU|cursorOn                                                                                                                          ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.382      ;
; 0.269 ; Toggle_On_FN_Key:FNKey1Toggle|FNDelta1     ; Toggle_On_FN_Key:FNKey1Toggle|FNDelta2                                                                                                                  ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.389      ;
; 0.270 ; SBCTextDisplayRGB:VDU|horizCount[11]       ; SBCTextDisplayRGB:VDU|hSync                                                                                                                             ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.035      ; 0.389      ;
; 0.271 ; Toggle_On_FN_Key:FNKey2Toggle|FNDelta3     ; Toggle_On_FN_Key:FNKey2Toggle|loopback                                                                                                                  ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.391      ;
; 0.271 ; SBCTextDisplayRGB:VDU|dispState.clearL2    ; SBCTextDisplayRGB:VDU|dispState.clearLine                                                                                                               ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.391      ;
; 0.276 ; bufferedUART:UART|rxState.dataBit          ; bufferedUART:UART|rxBitCount[3]                                                                                                                         ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.035      ; 0.395      ;
; 0.276 ; SBCTextDisplayRGB:VDU|ps2Byte[2]           ; SBCTextDisplayRGB:VDU|ps2Byte[1]                                                                                                                        ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.396      ;
; 0.278 ; bufferedUART:UART|rxState.dataBit          ; bufferedUART:UART|rxBitCount[1]                                                                                                                         ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.035      ; 0.397      ;
; 0.278 ; SBCTextDisplayRGB:VDU|dispState.del2       ; SBCTextDisplayRGB:VDU|dispState.del3                                                                                                                    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.398      ;
; 0.279 ; SBCTextDisplayRGB:VDU|dispState.ins2       ; SBCTextDisplayRGB:VDU|dispState.ins3                                                                                                                    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.399      ;
; 0.280 ; bufferedUART:UART|rxState.idle             ; bufferedUART:UART|rxState.dataBit                                                                                                                       ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.035      ; 0.399      ;
; 0.284 ; bufferedUART:UART|rxCurrentByteBuffer[6]   ; bufferedUART:UART|rxCurrentByteBuffer[5]                                                                                                                ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.035      ; 0.403      ;
; 0.285 ; SBCTextDisplayRGB:VDU|ps2Byte[3]           ; SBCTextDisplayRGB:VDU|ps2Byte[2]                                                                                                                        ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.405      ;
; 0.286 ; bufferedUART:UART|rxCurrentByteBuffer[6]   ; bufferedUART:UART|rxBuffer~20                                                                                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.035      ; 0.405      ;
; 0.287 ; SBCTextDisplayRGB:VDU|dispState.deleteLine ; SBCTextDisplayRGB:VDU|dispState.del2                                                                                                                    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.407      ;
; 0.288 ; SBCTextDisplayRGB:VDU|startAddr[10]        ; SBCTextDisplayRGB:VDU|startAddr[10]                                                                                                                     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.035      ; 0.407      ;
; 0.289 ; bufferedUART:UART|txState.dataBit          ; bufferedUART:UART|txState.stopBit                                                                                                                       ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.035      ; 0.408      ;
; 0.290 ; SBCTextDisplayRGB:VDU|ps2Byte[5]           ; SBCTextDisplayRGB:VDU|ps2Byte[4]                                                                                                                        ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.410      ;
; 0.291 ; bufferedUART:UART|txState.idle             ; bufferedUART:UART|txState.dataBit                                                                                                                       ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.035      ; 0.410      ;
+-------+--------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'i_clk_50'                                                                                                       ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -0.003 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txState.idle    ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.037     ; 0.953      ;
; -0.003 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txState.stopBit ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.037     ; 0.953      ;
; -0.003 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txState.dataBit ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.037     ; 0.953      ;
; 0.008  ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxState.idle    ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.035     ; 0.944      ;
; 0.008  ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxState.dataBit ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.035     ; 0.944      ;
; 0.008  ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxState.stopBit ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.035     ; 0.944      ;
; 0.008  ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[3]   ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.035     ; 0.944      ;
; 0.008  ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[1]   ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.035     ; 0.944      ;
; 0.008  ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[0]   ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.035     ; 0.944      ;
; 0.008  ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[2]   ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.035     ; 0.944      ;
; 0.144  ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[1]   ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.035     ; 0.808      ;
; 0.144  ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[0]   ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.035     ; 0.808      ;
; 0.144  ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[3]   ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.035     ; 0.808      ;
; 0.144  ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[2]   ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.035     ; 0.808      ;
; 0.144  ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[5] ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.035     ; 0.808      ;
; 0.144  ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[4] ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.035     ; 0.808      ;
; 0.144  ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[3] ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.035     ; 0.808      ;
; 0.144  ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[2] ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.035     ; 0.808      ;
; 0.144  ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[1] ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.035     ; 0.808      ;
; 0.144  ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[0] ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.035     ; 0.808      ;
; 0.164  ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[3]  ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.035     ; 0.788      ;
; 0.164  ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[5]  ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.035     ; 0.788      ;
; 0.164  ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[4]  ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.035     ; 0.788      ;
; 0.164  ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[2]  ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.035     ; 0.788      ;
; 0.164  ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[1]  ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.035     ; 0.788      ;
; 0.164  ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[0]  ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.035     ; 0.788      ;
; 0.179  ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[5] ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.153      ; 0.961      ;
; 0.179  ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[4] ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.153      ; 0.961      ;
; 0.179  ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[0] ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.153      ; 0.961      ;
; 0.179  ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[1] ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.153      ; 0.961      ;
; 0.179  ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[2] ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.153      ; 0.961      ;
; 0.179  ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[3] ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.153      ; 0.961      ;
; 0.203  ; bufferedUART:UART|func_reset ; bufferedUART:UART|txByteSent      ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.152      ; 0.936      ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'w_cpuClk'                                                                                                               ;
+-------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.190 ; SBCTextDisplayRGB:VDU|func_reset ; SBCTextDisplayRGB:VDU|kbReadPointer[2] ; i_clk_50     ; w_cpuClk    ; 0.500        ; 1.163      ; 1.450      ;
; 0.190 ; SBCTextDisplayRGB:VDU|func_reset ; SBCTextDisplayRGB:VDU|kbReadPointer[0] ; i_clk_50     ; w_cpuClk    ; 0.500        ; 1.163      ; 1.450      ;
; 0.190 ; SBCTextDisplayRGB:VDU|func_reset ; SBCTextDisplayRGB:VDU|kbReadPointer[1] ; i_clk_50     ; w_cpuClk    ; 0.500        ; 1.163      ; 1.450      ;
; 0.339 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[4]     ; i_clk_50     ; w_cpuClk    ; 0.500        ; 0.912      ; 1.050      ;
; 0.372 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxBuffer~13          ; i_clk_50     ; w_cpuClk    ; 0.500        ; 0.912      ; 1.017      ;
; 0.440 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[1]     ; i_clk_50     ; w_cpuClk    ; 0.500        ; 0.912      ; 0.949      ;
; 0.440 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[0]     ; i_clk_50     ; w_cpuClk    ; 0.500        ; 0.912      ; 0.949      ;
; 0.440 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[5]     ; i_clk_50     ; w_cpuClk    ; 0.500        ; 0.912      ; 0.949      ;
; 0.440 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[2]     ; i_clk_50     ; w_cpuClk    ; 0.500        ; 0.912      ; 0.949      ;
; 0.440 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[3]     ; i_clk_50     ; w_cpuClk    ; 0.500        ; 0.912      ; 0.949      ;
+-------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'w_cpuClk'                                                                                                                ;
+-------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.156 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[1]     ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.062      ; 0.832      ;
; 0.156 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[0]     ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.062      ; 0.832      ;
; 0.156 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[5]     ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.062      ; 0.832      ;
; 0.156 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[2]     ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.062      ; 0.832      ;
; 0.156 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[3]     ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.062      ; 0.832      ;
; 0.226 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxBuffer~13          ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.062      ; 0.902      ;
; 0.254 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[4]     ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.062      ; 0.930      ;
; 0.304 ; SBCTextDisplayRGB:VDU|func_reset ; SBCTextDisplayRGB:VDU|kbReadPointer[2] ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.324      ; 1.242      ;
; 0.304 ; SBCTextDisplayRGB:VDU|func_reset ; SBCTextDisplayRGB:VDU|kbReadPointer[0] ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.324      ; 1.242      ;
; 0.304 ; SBCTextDisplayRGB:VDU|func_reset ; SBCTextDisplayRGB:VDU|kbReadPointer[1] ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.324      ; 1.242      ;
+-------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'i_clk_50'                                                                                                       ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.513 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txByteSent      ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.230      ; 0.827      ;
; 0.533 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[5] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.231      ; 0.848      ;
; 0.533 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[4] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.231      ; 0.848      ;
; 0.533 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[0] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.231      ; 0.848      ;
; 0.533 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[1] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.231      ; 0.848      ;
; 0.533 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[2] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.231      ; 0.848      ;
; 0.533 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[3] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.231      ; 0.848      ;
; 0.574 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[3]  ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.035      ; 0.693      ;
; 0.574 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[5]  ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.035      ; 0.693      ;
; 0.574 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[4]  ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.035      ; 0.693      ;
; 0.574 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[2]  ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.035      ; 0.693      ;
; 0.574 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[1]  ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.035      ; 0.693      ;
; 0.574 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[0]  ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.035      ; 0.693      ;
; 0.591 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[1]   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.035      ; 0.710      ;
; 0.591 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[0]   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.035      ; 0.710      ;
; 0.591 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[3]   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.035      ; 0.710      ;
; 0.591 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[2]   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.035      ; 0.710      ;
; 0.591 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[5] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.035      ; 0.710      ;
; 0.591 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[4] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.035      ; 0.710      ;
; 0.591 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[3] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.035      ; 0.710      ;
; 0.591 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[2] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.035      ; 0.710      ;
; 0.591 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[1] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.035      ; 0.710      ;
; 0.591 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[0] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.035      ; 0.710      ;
; 0.714 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxState.idle    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.035      ; 0.833      ;
; 0.714 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxState.dataBit ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.035      ; 0.833      ;
; 0.714 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxState.stopBit ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.035      ; 0.833      ;
; 0.714 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[3]   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.035      ; 0.833      ;
; 0.714 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[1]   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.035      ; 0.833      ;
; 0.714 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[0]   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.035      ; 0.833      ;
; 0.714 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[2]   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.035      ; 0.833      ;
; 0.719 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txState.idle    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.033      ; 0.836      ;
; 0.719 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txState.stopBit ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.033      ; 0.836      ;
; 0.719 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txState.dataBit ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.033      ; 0.836      ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+-----------+-------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -15.980   ; 0.051 ; -1.173   ; 0.075   ; -3.201              ;
;  i_clk_50        ; -14.046   ; 0.177 ; -1.173   ; 0.513   ; -3.201              ;
;  w_cpuClk        ; -15.980   ; 0.051 ; -0.041   ; 0.075   ; -3.201              ;
; Design-wide TNS  ; -4707.732 ; 0.0   ; -30.709  ; 0.0     ; -1442.197           ;
;  i_clk_50        ; -3104.968 ; 0.000 ; -30.602  ; 0.000   ; -1176.546           ;
;  w_cpuClk        ; -1602.764 ; 0.000 ; -0.125   ; 0.000   ; -265.651            ;
+------------------+-----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; o_txd         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_n_rts       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_vid_red[0]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_vid_red[1]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_vid_grn[0]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_vid_grn[1]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_vid_blu[0]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_vid_blu[1]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_vid_hSync   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_vid_vSync   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; io_ps2Clk     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; io_ps2Data    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; io_ps2Clk               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; io_ps2Data              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; i_n_cts                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; i_clk_50                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; i_n_reset               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; i_rxd                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; o_txd         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; o_n_rts       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; o_vid_red[0]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; o_vid_red[1]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; o_vid_grn[0]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; o_vid_grn[1]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; o_vid_blu[0]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; o_vid_blu[1]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; o_vid_hSync   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; o_vid_vSync   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; io_ps2Clk     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; io_ps2Data    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.63e-09 V                   ; 3.17 V              ; -0.0323 V           ; 0.146 V                              ; 0.09 V                               ; 4.42e-10 s                  ; 4e-10 s                     ; No                         ; Yes                        ; 3.08 V                      ; 3.63e-09 V                  ; 3.17 V             ; -0.0323 V          ; 0.146 V                             ; 0.09 V                              ; 4.42e-10 s                 ; 4e-10 s                    ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; o_txd         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; o_n_rts       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; o_vid_red[0]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; o_vid_red[1]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; o_vid_grn[0]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; o_vid_grn[1]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; o_vid_blu[0]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; o_vid_blu[1]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; o_vid_hSync   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; o_vid_vSync   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; io_ps2Clk     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; io_ps2Data    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.58e-07 V                   ; 3.13 V              ; -0.0413 V           ; 0.178 V                              ; 0.078 V                              ; 4.81e-10 s                  ; 4.67e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.58e-07 V                  ; 3.13 V             ; -0.0413 V          ; 0.178 V                             ; 0.078 V                             ; 4.81e-10 s                 ; 4.67e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; o_txd         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; o_n_rts       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; o_vid_red[0]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; o_vid_red[1]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; o_vid_grn[0]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; o_vid_grn[1]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; o_vid_blu[0]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; o_vid_blu[1]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; o_vid_hSync   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; o_vid_vSync   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; io_ps2Clk     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; io_ps2Data    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.59e-08 V                   ; 3.58 V              ; -0.0705 V           ; 0.234 V                              ; 0.091 V                              ; 2.93e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; 6.59e-08 V                  ; 3.58 V             ; -0.0705 V          ; 0.234 V                             ; 0.091 V                             ; 2.93e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; i_clk_50   ; i_clk_50 ; 20590532 ; 0        ; 0        ; 0        ;
; w_cpuClk   ; i_clk_50 ; 24677    ; 98       ; 0        ; 0        ;
; i_clk_50   ; w_cpuClk ; 1615     ; 0        ; 159      ; 0        ;
; w_cpuClk   ; w_cpuClk ; 377490   ; 251      ; 469      ; 244      ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; i_clk_50   ; i_clk_50 ; 20590532 ; 0        ; 0        ; 0        ;
; w_cpuClk   ; i_clk_50 ; 24677    ; 98       ; 0        ; 0        ;
; i_clk_50   ; w_cpuClk ; 1615     ; 0        ; 159      ; 0        ;
; w_cpuClk   ; w_cpuClk ; 377490   ; 251      ; 469      ; 244      ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; i_clk_50   ; i_clk_50 ; 33       ; 0        ; 0        ; 0        ;
; i_clk_50   ; w_cpuClk ; 0        ; 0        ; 10       ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; i_clk_50   ; i_clk_50 ; 33       ; 0        ; 0        ; 0        ;
; i_clk_50   ; w_cpuClk ; 0        ; 0        ; 10       ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 5     ; 5    ;
; Unconstrained Input Port Paths  ; 253   ; 253  ;
; Unconstrained Output Ports      ; 12    ; 12   ;
; Unconstrained Output Port Paths ; 12    ; 12   ;
+---------------------------------+-------+------+


+------------------------------------------+
; Clock Status Summary                     ;
+----------+----------+------+-------------+
; Target   ; Clock    ; Type ; Status      ;
+----------+----------+------+-------------+
; i_clk_50 ; i_clk_50 ; Base ; Constrained ;
; w_cpuClk ; w_cpuClk ; Base ; Constrained ;
+----------+----------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; i_n_cts    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_n_reset  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_rxd      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; io_ps2Clk  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; io_ps2Data ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                           ;
+--------------+---------------------------------------------------------------------------------------+
; Output Port  ; Comment                                                                               ;
+--------------+---------------------------------------------------------------------------------------+
; io_ps2Clk    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; io_ps2Data   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_n_rts      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_txd        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_vid_blu[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_vid_blu[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_vid_grn[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_vid_grn[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_vid_hSync  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_vid_red[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_vid_red[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_vid_vSync  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+--------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; i_n_cts    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_n_reset  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_rxd      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; io_ps2Clk  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; io_ps2Data ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                           ;
+--------------+---------------------------------------------------------------------------------------+
; Output Port  ; Comment                                                                               ;
+--------------+---------------------------------------------------------------------------------------+
; io_ps2Clk    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; io_ps2Data   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_n_rts      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_txd        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_vid_blu[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_vid_blu[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_vid_grn[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_vid_grn[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_vid_hSync  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_vid_red[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_vid_red[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_vid_vSync  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+--------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 20.1.0 Build 711 06/05/2020 SJ Lite Edition
    Info: Processing started: Sat May 01 09:59:12 2021
Info: Command: quartus_sta M6502_VGA -c M6502_VGA
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'M6502_VGA.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name i_clk_50 i_clk_50
    Info (332105): create_clock -period 1.000 -name w_cpuClk w_cpuClk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -15.980
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -15.980           -1602.764 w_cpuClk 
    Info (332119):   -14.046           -3104.968 i_clk_50 
Info (332146): Worst-case hold slack is 0.051
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.051               0.000 w_cpuClk 
    Info (332119):     0.434               0.000 i_clk_50 
Info (332146): Worst-case recovery slack is -1.173
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.173             -30.602 i_clk_50 
    Info (332119):    -0.030              -0.107 w_cpuClk 
Info (332146): Worst-case removal slack is 0.075
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.075               0.000 w_cpuClk 
    Info (332119):     1.175               0.000 i_clk_50 
Info (332146): Worst-case minimum pulse width slack is -3.201
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.201           -1176.546 i_clk_50 
    Info (332119):    -3.201            -264.913 w_cpuClk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -14.987
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -14.987           -1502.179 w_cpuClk 
    Info (332119):   -12.835           -2884.228 i_clk_50 
Info (332146): Worst-case hold slack is 0.062
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.062               0.000 w_cpuClk 
    Info (332119):     0.384               0.000 i_clk_50 
Info (332146): Worst-case recovery slack is -1.015
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.015             -25.128 i_clk_50 
    Info (332119):    -0.041              -0.125 w_cpuClk 
Info (332146): Worst-case removal slack is 0.098
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.098               0.000 w_cpuClk 
    Info (332119):     1.050               0.000 i_clk_50 
Info (332146): Worst-case minimum pulse width slack is -3.201
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.201           -1176.546 i_clk_50 
    Info (332119):    -3.201            -265.651 w_cpuClk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -6.497
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -6.497            -602.063 w_cpuClk 
    Info (332119):    -5.452           -1017.520 i_clk_50 
Info (332146): Worst-case hold slack is 0.101
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.101               0.000 w_cpuClk 
    Info (332119):     0.177               0.000 i_clk_50 
Info (332146): Worst-case recovery slack is -0.003
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.003              -0.009 i_clk_50 
    Info (332119):     0.190               0.000 w_cpuClk 
Info (332146): Worst-case removal slack is 0.156
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.156               0.000 w_cpuClk 
    Info (332119):     0.513               0.000 i_clk_50 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -792.980 i_clk_50 
    Info (332119):    -1.000            -177.000 w_cpuClk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4805 megabytes
    Info: Processing ended: Sat May 01 09:59:17 2021
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:06


