TimeQuest Timing Analyzer report for top
Sat Aug 24 22:58:04 2019
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'cpuclk'
 12. Slow Model Setup: 'pll0|altpll_component|pll|clk[0]'
 13. Slow Model Setup: 'unibus:pdp11|rh11:rh0|sdspi:sd1|clk'
 14. Slow Model Setup: 'clkin'
 15. Slow Model Setup: 'key1'
 16. Slow Model Hold: 'cpuclk'
 17. Slow Model Hold: 'clkin'
 18. Slow Model Hold: 'pll0|altpll_component|pll|clk[0]'
 19. Slow Model Hold: 'unibus:pdp11|rh11:rh0|sdspi:sd1|clk'
 20. Slow Model Hold: 'key1'
 21. Slow Model Minimum Pulse Width: 'cpuclk'
 22. Slow Model Minimum Pulse Width: 'unibus:pdp11|rh11:rh0|sdspi:sd1|clk'
 23. Slow Model Minimum Pulse Width: 'key1'
 24. Slow Model Minimum Pulse Width: 'pll0|altpll_component|pll|clk[0]'
 25. Slow Model Minimum Pulse Width: 'clkin'
 26. Setup Times
 27. Hold Times
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Output Enable Times
 31. Minimum Output Enable Times
 32. Output Disable Times
 33. Minimum Output Disable Times
 34. Fast Model Setup Summary
 35. Fast Model Hold Summary
 36. Fast Model Recovery Summary
 37. Fast Model Removal Summary
 38. Fast Model Minimum Pulse Width Summary
 39. Fast Model Setup: 'pll0|altpll_component|pll|clk[0]'
 40. Fast Model Setup: 'cpuclk'
 41. Fast Model Setup: 'unibus:pdp11|rh11:rh0|sdspi:sd1|clk'
 42. Fast Model Setup: 'clkin'
 43. Fast Model Setup: 'key1'
 44. Fast Model Hold: 'cpuclk'
 45. Fast Model Hold: 'clkin'
 46. Fast Model Hold: 'unibus:pdp11|rh11:rh0|sdspi:sd1|clk'
 47. Fast Model Hold: 'pll0|altpll_component|pll|clk[0]'
 48. Fast Model Hold: 'key1'
 49. Fast Model Minimum Pulse Width: 'cpuclk'
 50. Fast Model Minimum Pulse Width: 'unibus:pdp11|rh11:rh0|sdspi:sd1|clk'
 51. Fast Model Minimum Pulse Width: 'key1'
 52. Fast Model Minimum Pulse Width: 'pll0|altpll_component|pll|clk[0]'
 53. Fast Model Minimum Pulse Width: 'clkin'
 54. Setup Times
 55. Hold Times
 56. Clock to Output Times
 57. Minimum Clock to Output Times
 58. Output Enable Times
 59. Minimum Output Enable Times
 60. Output Disable Times
 61. Minimum Output Disable Times
 62. Multicorner Timing Analysis Summary
 63. Setup Times
 64. Hold Times
 65. Clock to Output Times
 66. Minimum Clock to Output Times
 67. Setup Transfers
 68. Hold Transfers
 69. Report TCCS
 70. Report RSKM
 71. Unconstrained Paths
 72. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; top                                                               ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C20F484C7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                     ;
+-------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+------------------------------------+-----------------------------------------+
; Clock Name                          ; Type      ; Period ; Frequency  ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source                             ; Targets                                 ;
+-------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+------------------------------------+-----------------------------------------+
; clkin                               ; Base      ; 20.000 ; 50.0 MHz   ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                    ; { clkin }                               ;
; cpuclk                              ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                    ; { cpuclk }                              ;
; key1                                ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                    ; { key1 }                                ;
; pll0|altpll_component|pll|clk[0]    ; Generated ; 7.692  ; 130.01 MHz ; 0.000 ; 3.846  ; 50.00      ; 5         ; 13          ;       ;        ;           ;            ; false    ; clkin  ; pll0|altpll_component|pll|inclk[0] ; { pll0|altpll_component|pll|clk[0] }    ;
; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                    ; { unibus:pdp11|rh11:rh0|sdspi:sd1|clk } ;
+-------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+------------------------------------+-----------------------------------------+


+---------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                   ;
+------------+-----------------+-------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                          ; Note ;
+------------+-----------------+-------------------------------------+------+
; 14.37 MHz  ; 14.37 MHz       ; cpuclk                              ;      ;
; 144.11 MHz ; 144.11 MHz      ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;      ;
; 148.96 MHz ; 148.96 MHz      ; clkin                               ;      ;
; 153.14 MHz ; 153.14 MHz      ; pll0|altpll_component|pll|clk[0]    ;      ;
+------------+-----------------+-------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------------------+
; Slow Model Setup Summary                                      ;
+-------------------------------------+---------+---------------+
; Clock                               ; Slack   ; End Point TNS ;
+-------------------------------------+---------+---------------+
; cpuclk                              ; -39.501 ; -123038.867   ;
; pll0|altpll_component|pll|clk[0]    ; -38.185 ; -2801.781     ;
; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; -12.342 ; -1098.737     ;
; clkin                               ; -1.963  ; -146.446      ;
; key1                                ; -1.849  ; -9.743        ;
+-------------------------------------+---------+---------------+


+--------------------------------------------------------------+
; Slow Model Hold Summary                                      ;
+-------------------------------------+--------+---------------+
; Clock                               ; Slack  ; End Point TNS ;
+-------------------------------------+--------+---------------+
; cpuclk                              ; -1.526 ; -145.222      ;
; clkin                               ; -0.886 ; -13.711       ;
; pll0|altpll_component|pll|clk[0]    ; 0.071  ; 0.000         ;
; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.445  ; 0.000         ;
; key1                                ; 0.897  ; 0.000         ;
+-------------------------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+--------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                       ;
+-------------------------------------+--------+---------------+
; Clock                               ; Slack  ; End Point TNS ;
+-------------------------------------+--------+---------------+
; cpuclk                              ; -2.064 ; -8393.188     ;
; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; -2.064 ; -432.008      ;
; key1                                ; -1.631 ; -1.631        ;
; pll0|altpll_component|pll|clk[0]    ; 2.735  ; 0.000         ;
; clkin                               ; 8.889  ; 0.000         ;
+-------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'cpuclk'                                                                                                                                                 ;
+---------+----------------------------------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                              ; To Node                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -39.501 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[1]            ; cpuclk       ; cpuclk      ; 1.000        ; -0.009     ; 40.530     ;
; -39.222 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; unibus:pdp11|cpu:cpu0|state.state_dst0            ; cpuclk       ; cpuclk      ; 1.000        ; -0.017     ; 40.243     ;
; -39.205 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[1]            ; cpuclk       ; cpuclk      ; 1.000        ; -0.009     ; 40.234     ;
; -39.041 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[1]            ; cpuclk       ; cpuclk      ; 1.000        ; -0.007     ; 40.072     ;
; -39.033 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; unibus:pdp11|cpu:cpu0|rbus_ix[1]                  ; cpuclk       ; cpuclk      ; 1.000        ; -0.002     ; 40.069     ;
; -39.033 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; unibus:pdp11|cpu:cpu0|rbus_ix[2]                  ; cpuclk       ; cpuclk      ; 1.000        ; -0.002     ; 40.069     ;
; -39.000 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; unibus:pdp11|cpu:cpu0|addr_indirect[6]            ; cpuclk       ; cpuclk      ; 1.000        ; -0.007     ; 40.031     ;
; -38.945 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; unibus:pdp11|cpu:cpu0|state.state_dst3            ; cpuclk       ; cpuclk      ; 1.000        ; -0.012     ; 39.971     ;
; -38.926 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|state.state_dst0            ; cpuclk       ; cpuclk      ; 1.000        ; -0.017     ; 39.947     ;
; -38.891 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[1]            ; cpuclk       ; cpuclk      ; 1.000        ; -0.007     ; 39.922     ;
; -38.876 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[1] ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[1]            ; cpuclk       ; cpuclk      ; 1.000        ; 0.000      ; 39.914     ;
; -38.762 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; unibus:pdp11|cpu:cpu0|state.state_dst0            ; cpuclk       ; cpuclk      ; 1.000        ; -0.015     ; 39.785     ;
; -38.737 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|rbus_ix[1]                  ; cpuclk       ; cpuclk      ; 1.000        ; -0.002     ; 39.773     ;
; -38.737 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|rbus_ix[2]                  ; cpuclk       ; cpuclk      ; 1.000        ; -0.002     ; 39.773     ;
; -38.735 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; unibus:pdp11|cpu:cpu0|addr_indirect[13]           ; cpuclk       ; cpuclk      ; 1.000        ; 0.003      ; 39.776     ;
; -38.735 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; unibus:pdp11|cpu:cpu0|addr_indirect[15]           ; cpuclk       ; cpuclk      ; 1.000        ; 0.003      ; 39.776     ;
; -38.735 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; unibus:pdp11|cpu:cpu0|addr_indirect[1]            ; cpuclk       ; cpuclk      ; 1.000        ; 0.003      ; 39.776     ;
; -38.727 ; unibus:pdp11|cpu:cpu0|rbus_cpu_psw11   ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[1]            ; cpuclk       ; cpuclk      ; 1.000        ; 0.004      ; 39.769     ;
; -38.720 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; unibus:pdp11|cpu:cpu0|addr_indirect[10]           ; cpuclk       ; cpuclk      ; 1.000        ; 0.003      ; 39.761     ;
; -38.720 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; unibus:pdp11|cpu:cpu0|addr_indirect[12]           ; cpuclk       ; cpuclk      ; 1.000        ; 0.003      ; 39.761     ;
; -38.720 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; unibus:pdp11|cpu:cpu0|addr_indirect[14]           ; cpuclk       ; cpuclk      ; 1.000        ; 0.003      ; 39.761     ;
; -38.704 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|addr_indirect[6]            ; cpuclk       ; cpuclk      ; 1.000        ; -0.007     ; 39.735     ;
; -38.680 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; unibus:pdp11|cpu:cpu0|addr_indirect[2]            ; cpuclk       ; cpuclk      ; 1.000        ; 0.004      ; 39.722     ;
; -38.680 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; unibus:pdp11|cpu:cpu0|addr_indirect[7]            ; cpuclk       ; cpuclk      ; 1.000        ; 0.004      ; 39.722     ;
; -38.680 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; unibus:pdp11|cpu:cpu0|addr_indirect[9]            ; cpuclk       ; cpuclk      ; 1.000        ; 0.004      ; 39.722     ;
; -38.680 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; unibus:pdp11|cpu:cpu0|addr_indirect[11]           ; cpuclk       ; cpuclk      ; 1.000        ; 0.004      ; 39.722     ;
; -38.653 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0]            ; cpuclk       ; cpuclk      ; 1.000        ; 0.000      ; 39.691     ;
; -38.651 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; unibus:pdp11|cpu:cpu0|state.state_fpso2           ; cpuclk       ; cpuclk      ; 1.000        ; -0.007     ; 39.682     ;
; -38.649 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; unibus:pdp11|cpu:cpu0|state.state_fpao            ; cpuclk       ; cpuclk      ; 1.000        ; -0.007     ; 39.680     ;
; -38.649 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|state.state_dst3            ; cpuclk       ; cpuclk      ; 1.000        ; -0.012     ; 39.675     ;
; -38.645 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; unibus:pdp11|cpu:cpu0|rbus_ix[0]                  ; cpuclk       ; cpuclk      ; 1.000        ; 0.000      ; 39.683     ;
; -38.612 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; unibus:pdp11|cpu:cpu0|state.state_dst0            ; cpuclk       ; cpuclk      ; 1.000        ; -0.015     ; 39.635     ;
; -38.597 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; unibus:pdp11|cpu:cpu0|falu_input[63]              ; cpuclk       ; cpuclk      ; 1.000        ; -0.007     ; 39.628     ;
; -38.597 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; unibus:pdp11|cpu:cpu0|falu_input[60]              ; cpuclk       ; cpuclk      ; 1.000        ; -0.007     ; 39.628     ;
; -38.597 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[1] ; unibus:pdp11|cpu:cpu0|state.state_dst0            ; cpuclk       ; cpuclk      ; 1.000        ; -0.008     ; 39.627     ;
; -38.573 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; unibus:pdp11|cpu:cpu0|rbus_ix[1]                  ; cpuclk       ; cpuclk      ; 1.000        ; 0.000      ; 39.611     ;
; -38.573 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; unibus:pdp11|cpu:cpu0|rbus_ix[2]                  ; cpuclk       ; cpuclk      ; 1.000        ; 0.000      ; 39.611     ;
; -38.540 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; unibus:pdp11|cpu:cpu0|addr_indirect[6]            ; cpuclk       ; cpuclk      ; 1.000        ; -0.005     ; 39.573     ;
; -38.493 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; unibus:pdp11|cpu:cpu0|psw[3]                      ; cpuclk       ; cpuclk      ; 1.000        ; -0.023     ; 39.508     ;
; -38.485 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; unibus:pdp11|cpu:cpu0|state.state_dst3            ; cpuclk       ; cpuclk      ; 1.000        ; -0.010     ; 39.513     ;
; -38.480 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; unibus:pdp11|cpu:cpu0|fec[2]                      ; cpuclk       ; cpuclk      ; 1.000        ; -0.007     ; 39.511     ;
; -38.480 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; unibus:pdp11|cpu:cpu0|fec[1]                      ; cpuclk       ; cpuclk      ; 1.000        ; -0.007     ; 39.511     ;
; -38.480 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; unibus:pdp11|cpu:cpu0|fec[3]                      ; cpuclk       ; cpuclk      ; 1.000        ; -0.007     ; 39.511     ;
; -38.479 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; unibus:pdp11|cpu:cpu0|psw[1]                      ; cpuclk       ; cpuclk      ; 1.000        ; -0.023     ; 39.494     ;
; -38.476 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; unibus:pdp11|cpu:cpu0|fbus_raddr[2]               ; cpuclk       ; cpuclk      ; 1.000        ; -0.002     ; 39.512     ;
; -38.467 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; unibus:pdp11|cpu:cpu0|addr_indirect[8]            ; cpuclk       ; cpuclk      ; 1.000        ; -0.002     ; 39.503     ;
; -38.448 ; unibus:pdp11|cpu:cpu0|rbus_cpu_psw11   ; unibus:pdp11|cpu:cpu0|state.state_dst0            ; cpuclk       ; cpuclk      ; 1.000        ; -0.004     ; 39.482     ;
; -38.439 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|addr_indirect[13]           ; cpuclk       ; cpuclk      ; 1.000        ; 0.003      ; 39.480     ;
; -38.439 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|addr_indirect[15]           ; cpuclk       ; cpuclk      ; 1.000        ; 0.003      ; 39.480     ;
; -38.439 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|addr_indirect[1]            ; cpuclk       ; cpuclk      ; 1.000        ; 0.003      ; 39.480     ;
; -38.424 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|addr_indirect[10]           ; cpuclk       ; cpuclk      ; 1.000        ; 0.003      ; 39.465     ;
; -38.424 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|addr_indirect[12]           ; cpuclk       ; cpuclk      ; 1.000        ; 0.003      ; 39.465     ;
; -38.424 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|addr_indirect[14]           ; cpuclk       ; cpuclk      ; 1.000        ; 0.003      ; 39.465     ;
; -38.423 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; unibus:pdp11|cpu:cpu0|rbus_ix[1]                  ; cpuclk       ; cpuclk      ; 1.000        ; 0.000      ; 39.461     ;
; -38.423 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; unibus:pdp11|cpu:cpu0|rbus_ix[2]                  ; cpuclk       ; cpuclk      ; 1.000        ; 0.000      ; 39.461     ;
; -38.413 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; unibus:pdp11|cpu:cpu0|state.state_src2            ; cpuclk       ; cpuclk      ; 1.000        ; -0.012     ; 39.439     ;
; -38.411 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; unibus:pdp11|cpu:cpu0|state.state_src3            ; cpuclk       ; cpuclk      ; 1.000        ; -0.012     ; 39.437     ;
; -38.408 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[1] ; unibus:pdp11|cpu:cpu0|rbus_ix[1]                  ; cpuclk       ; cpuclk      ; 1.000        ; 0.007      ; 39.453     ;
; -38.408 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[1] ; unibus:pdp11|cpu:cpu0|rbus_ix[2]                  ; cpuclk       ; cpuclk      ; 1.000        ; 0.007      ; 39.453     ;
; -38.399 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; unibus:pdp11|cpu:cpu0|state.state_dst4            ; cpuclk       ; cpuclk      ; 1.000        ; -0.003     ; 39.434     ;
; -38.392 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; unibus:pdp11|cpu:cpu0|state.state_dst5            ; cpuclk       ; cpuclk      ; 1.000        ; -0.003     ; 39.427     ;
; -38.390 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; unibus:pdp11|cpu:cpu0|addr_indirect[6]            ; cpuclk       ; cpuclk      ; 1.000        ; -0.005     ; 39.423     ;
; -38.384 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|addr_indirect[2]            ; cpuclk       ; cpuclk      ; 1.000        ; 0.004      ; 39.426     ;
; -38.384 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|addr_indirect[7]            ; cpuclk       ; cpuclk      ; 1.000        ; 0.004      ; 39.426     ;
; -38.384 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|addr_indirect[9]            ; cpuclk       ; cpuclk      ; 1.000        ; 0.004      ; 39.426     ;
; -38.384 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|addr_indirect[11]           ; cpuclk       ; cpuclk      ; 1.000        ; 0.004      ; 39.426     ;
; -38.375 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; unibus:pdp11|cpu:cpu0|r7[15]                      ; cpuclk       ; cpuclk      ; 1.000        ; -0.003     ; 39.410     ;
; -38.375 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[1] ; unibus:pdp11|cpu:cpu0|addr_indirect[6]            ; cpuclk       ; cpuclk      ; 1.000        ; 0.002      ; 39.415     ;
; -38.357 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0]            ; cpuclk       ; cpuclk      ; 1.000        ; 0.000      ; 39.395     ;
; -38.355 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|state.state_fpso2           ; cpuclk       ; cpuclk      ; 1.000        ; -0.007     ; 39.386     ;
; -38.353 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|state.state_fpao            ; cpuclk       ; cpuclk      ; 1.000        ; -0.007     ; 39.384     ;
; -38.349 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|rbus_ix[0]                  ; cpuclk       ; cpuclk      ; 1.000        ; 0.000      ; 39.387     ;
; -38.348 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; unibus:pdp11|cpu:cpu0|state.state_dst7            ; cpuclk       ; cpuclk      ; 1.000        ; -0.003     ; 39.383     ;
; -38.344 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; unibus:pdp11|cpu:cpu0|state.state_dst6            ; cpuclk       ; cpuclk      ; 1.000        ; -0.003     ; 39.379     ;
; -38.335 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; unibus:pdp11|cpu:cpu0|state.state_dst3            ; cpuclk       ; cpuclk      ; 1.000        ; -0.010     ; 39.363     ;
; -38.320 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[1] ; unibus:pdp11|cpu:cpu0|state.state_dst3            ; cpuclk       ; cpuclk      ; 1.000        ; -0.003     ; 39.355     ;
; -38.301 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|falu_input[63]              ; cpuclk       ; cpuclk      ; 1.000        ; -0.007     ; 39.332     ;
; -38.301 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|falu_input[60]              ; cpuclk       ; cpuclk      ; 1.000        ; -0.007     ; 39.332     ;
; -38.297 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; unibus:pdp11|cpu:cpu0|ir_dop                      ; cpuclk       ; cpuclk      ; 1.000        ; -0.024     ; 39.311     ;
; -38.286 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; unibus:pdp11|cpu:cpu0|ir[2]                       ; cpuclk       ; cpuclk      ; 1.000        ; -0.025     ; 39.299     ;
; -38.286 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; unibus:pdp11|cpu:cpu0|ir[1]                       ; cpuclk       ; cpuclk      ; 1.000        ; -0.025     ; 39.299     ;
; -38.279 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; unibus:pdp11|cpu:cpu0|ir[9]                       ; cpuclk       ; cpuclk      ; 1.000        ; -0.024     ; 39.293     ;
; -38.275 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; unibus:pdp11|cpu:cpu0|ir_fpao                     ; cpuclk       ; cpuclk      ; 1.000        ; -0.016     ; 39.297     ;
; -38.275 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; unibus:pdp11|cpu:cpu0|ir_dopr                     ; cpuclk       ; cpuclk      ; 1.000        ; -0.016     ; 39.297     ;
; -38.275 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; unibus:pdp11|cpu:cpu0|ir_fpsop2                   ; cpuclk       ; cpuclk      ; 1.000        ; -0.016     ; 39.297     ;
; -38.275 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; unibus:pdp11|cpu:cpu0|addr_indirect[13]           ; cpuclk       ; cpuclk      ; 1.000        ; 0.005      ; 39.318     ;
; -38.275 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; unibus:pdp11|cpu:cpu0|addr_indirect[15]           ; cpuclk       ; cpuclk      ; 1.000        ; 0.005      ; 39.318     ;
; -38.275 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; unibus:pdp11|cpu:cpu0|addr_indirect[1]            ; cpuclk       ; cpuclk      ; 1.000        ; 0.005      ; 39.318     ;
; -38.272 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; unibus:pdp11|cpu:cpu0|pdststate.state_store_alu_r ; cpuclk       ; cpuclk      ; 1.000        ; -0.019     ; 39.291     ;
; -38.272 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; unibus:pdp11|cpu:cpu0|pdststate.state_store_alu_p ; cpuclk       ; cpuclk      ; 1.000        ; -0.019     ; 39.291     ;
; -38.260 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; unibus:pdp11|cpu:cpu0|addr_indirect[10]           ; cpuclk       ; cpuclk      ; 1.000        ; 0.005      ; 39.303     ;
; -38.260 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; unibus:pdp11|cpu:cpu0|addr_indirect[12]           ; cpuclk       ; cpuclk      ; 1.000        ; 0.005      ; 39.303     ;
; -38.260 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; unibus:pdp11|cpu:cpu0|addr_indirect[14]           ; cpuclk       ; cpuclk      ; 1.000        ; 0.005      ; 39.303     ;
; -38.259 ; unibus:pdp11|cpu:cpu0|rbus_cpu_psw11   ; unibus:pdp11|cpu:cpu0|rbus_ix[1]                  ; cpuclk       ; cpuclk      ; 1.000        ; 0.011      ; 39.308     ;
; -38.259 ; unibus:pdp11|cpu:cpu0|rbus_cpu_psw11   ; unibus:pdp11|cpu:cpu0|rbus_ix[2]                  ; cpuclk       ; cpuclk      ; 1.000        ; 0.011      ; 39.308     ;
; -38.251 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; unibus:pdp11|cpu:cpu0|ir[11]                      ; cpuclk       ; cpuclk      ; 1.000        ; -0.014     ; 39.275     ;
; -38.251 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; unibus:pdp11|cpu:cpu0|ir[3]                       ; cpuclk       ; cpuclk      ; 1.000        ; -0.014     ; 39.275     ;
; -38.251 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; unibus:pdp11|cpu:cpu0|ir_facdst                   ; cpuclk       ; cpuclk      ; 1.000        ; -0.014     ; 39.275     ;
; -38.249 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; unibus:pdp11|cpu:cpu0|ir_jsr                      ; cpuclk       ; cpuclk      ; 1.000        ; -0.014     ; 39.273     ;
; -38.249 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; unibus:pdp11|cpu:cpu0|state.state_src5            ; cpuclk       ; cpuclk      ; 1.000        ; -0.006     ; 39.281     ;
+---------+----------------------------------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'pll0|altpll_component|pll|clk[0]'                                                                                                             ;
+---------+----------------------------------------+--------------------+--------------+----------------------------------+--------------+------------+------------+
; Slack   ; From Node                              ; To Node            ; Launch Clock ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------------------+--------------------+--------------+----------------------------------+--------------+------------+------------+
; -38.185 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dram_addr[0]~reg0  ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -2.438     ; 35.789     ;
; -38.185 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dram_addr[1]~reg0  ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -2.438     ; 35.789     ;
; -38.185 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dram_addr[6]~reg0  ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -2.438     ; 35.789     ;
; -38.185 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dram_addr[7]~reg0  ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -2.438     ; 35.789     ;
; -38.075 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dati[1]            ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -2.446     ; 35.671     ;
; -37.889 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dram_addr[0]~reg0  ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -2.438     ; 35.493     ;
; -37.889 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dram_addr[1]~reg0  ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -2.438     ; 35.493     ;
; -37.889 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dram_addr[6]~reg0  ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -2.438     ; 35.493     ;
; -37.889 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dram_addr[7]~reg0  ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -2.438     ; 35.493     ;
; -37.875 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dram_addr[5]~reg0  ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -2.428     ; 35.489     ;
; -37.875 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dram_udqm~reg0     ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -2.428     ; 35.489     ;
; -37.875 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dram_ldqm~reg0     ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -2.428     ; 35.489     ;
; -37.868 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dram_addr[2]~reg0  ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -2.441     ; 35.469     ;
; -37.868 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dram_addr[3]~reg0  ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -2.441     ; 35.469     ;
; -37.840 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dati[14]           ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -2.453     ; 35.429     ;
; -37.835 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dati[0]            ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -2.444     ; 35.433     ;
; -37.801 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dati[15]           ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -2.439     ; 35.404     ;
; -37.779 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dati[1]            ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -2.446     ; 35.375     ;
; -37.763 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dati[12]           ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -2.445     ; 35.360     ;
; -37.763 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dati[8]            ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -2.445     ; 35.360     ;
; -37.763 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dati[13]           ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -2.445     ; 35.360     ;
; -37.725 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; dram_addr[0]~reg0  ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -2.436     ; 35.331     ;
; -37.725 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; dram_addr[1]~reg0  ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -2.436     ; 35.331     ;
; -37.725 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; dram_addr[6]~reg0  ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -2.436     ; 35.331     ;
; -37.725 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; dram_addr[7]~reg0  ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -2.436     ; 35.331     ;
; -37.615 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; dati[1]            ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -2.444     ; 35.213     ;
; -37.579 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dram_addr[5]~reg0  ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -2.428     ; 35.193     ;
; -37.579 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dram_udqm~reg0     ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -2.428     ; 35.193     ;
; -37.579 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dram_ldqm~reg0     ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -2.428     ; 35.193     ;
; -37.575 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; dram_addr[0]~reg0  ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -2.436     ; 35.181     ;
; -37.575 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; dram_addr[1]~reg0  ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -2.436     ; 35.181     ;
; -37.575 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; dram_addr[6]~reg0  ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -2.436     ; 35.181     ;
; -37.575 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; dram_addr[7]~reg0  ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -2.436     ; 35.181     ;
; -37.572 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dram_addr[2]~reg0  ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -2.441     ; 35.173     ;
; -37.572 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dram_addr[3]~reg0  ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -2.441     ; 35.173     ;
; -37.560 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[1] ; dram_addr[0]~reg0  ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -2.429     ; 35.173     ;
; -37.560 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[1] ; dram_addr[1]~reg0  ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -2.429     ; 35.173     ;
; -37.560 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[1] ; dram_addr[6]~reg0  ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -2.429     ; 35.173     ;
; -37.560 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[1] ; dram_addr[7]~reg0  ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -2.429     ; 35.173     ;
; -37.544 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dati[14]           ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -2.453     ; 35.133     ;
; -37.539 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dati[0]            ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -2.444     ; 35.137     ;
; -37.523 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dram_addr[11]~reg0 ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -2.436     ; 35.129     ;
; -37.505 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dati[15]           ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -2.439     ; 35.108     ;
; -37.467 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dati[12]           ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -2.445     ; 35.064     ;
; -37.467 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dati[8]            ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -2.445     ; 35.064     ;
; -37.467 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dati[13]           ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -2.445     ; 35.064     ;
; -37.465 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; dati[1]            ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -2.444     ; 35.063     ;
; -37.455 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dati[4]            ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -2.435     ; 35.062     ;
; -37.455 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dati[2]            ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -2.435     ; 35.062     ;
; -37.450 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[1] ; dati[1]            ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -2.437     ; 35.055     ;
; -37.415 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; dram_addr[5]~reg0  ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -2.426     ; 35.031     ;
; -37.415 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; dram_udqm~reg0     ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -2.426     ; 35.031     ;
; -37.415 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; dram_ldqm~reg0     ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -2.426     ; 35.031     ;
; -37.411 ; unibus:pdp11|cpu:cpu0|rbus_cpu_psw11   ; dram_addr[0]~reg0  ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -2.425     ; 35.028     ;
; -37.411 ; unibus:pdp11|cpu:cpu0|rbus_cpu_psw11   ; dram_addr[1]~reg0  ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -2.425     ; 35.028     ;
; -37.411 ; unibus:pdp11|cpu:cpu0|rbus_cpu_psw11   ; dram_addr[6]~reg0  ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -2.425     ; 35.028     ;
; -37.411 ; unibus:pdp11|cpu:cpu0|rbus_cpu_psw11   ; dram_addr[7]~reg0  ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -2.425     ; 35.028     ;
; -37.408 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; dram_addr[2]~reg0  ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -2.439     ; 35.011     ;
; -37.408 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; dram_addr[3]~reg0  ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -2.439     ; 35.011     ;
; -37.403 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dram_dq[14]~reg0   ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -2.454     ; 34.991     ;
; -37.403 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dram_dq[4]~reg0    ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -2.454     ; 34.991     ;
; -37.403 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dram_dq[3]~reg0    ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -2.454     ; 34.991     ;
; -37.403 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dram_dq[0]~reg0    ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -2.454     ; 34.991     ;
; -37.403 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dram_dq[11]~reg0   ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -2.454     ; 34.991     ;
; -37.403 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dram_dq[10]~reg0   ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -2.454     ; 34.991     ;
; -37.403 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dram_dq[2]~reg0    ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -2.454     ; 34.991     ;
; -37.403 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dram_dq[1]~reg0    ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -2.454     ; 34.991     ;
; -37.380 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; dati[14]           ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -2.451     ; 34.971     ;
; -37.375 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; dati[0]            ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -2.442     ; 34.975     ;
; -37.369 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dram_dq[5]~reg0    ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -2.453     ; 34.958     ;
; -37.369 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dram_dq[6]~reg0    ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -2.453     ; 34.958     ;
; -37.369 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dram_dq[7]~reg0    ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -2.453     ; 34.958     ;
; -37.369 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dram_dq[12]~reg0   ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -2.453     ; 34.958     ;
; -37.369 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dram_dq[8]~reg0    ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -2.453     ; 34.958     ;
; -37.369 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dram_dq[13]~reg0   ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -2.453     ; 34.958     ;
; -37.369 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dram_dq[15]~reg0   ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -2.453     ; 34.958     ;
; -37.369 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dram_dq[9]~reg0    ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -2.453     ; 34.958     ;
; -37.361 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dram_dq[14]~en     ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -2.445     ; 34.958     ;
; -37.361 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dram_dq[4]~en      ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -2.445     ; 34.958     ;
; -37.361 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dram_dq[5]~en      ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -2.445     ; 34.958     ;
; -37.361 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dram_dq[6]~en      ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -2.445     ; 34.958     ;
; -37.361 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dram_dq[3]~en      ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -2.445     ; 34.958     ;
; -37.361 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dram_dq[7]~en      ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -2.445     ; 34.958     ;
; -37.361 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dram_dq[0]~en      ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -2.445     ; 34.958     ;
; -37.361 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dram_dq[10]~en     ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -2.445     ; 34.958     ;
; -37.361 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dram_dq[2]~en      ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -2.445     ; 34.958     ;
; -37.361 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dram_dq[1]~en      ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -2.445     ; 34.958     ;
; -37.361 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dram_dq[13]~en     ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -2.445     ; 34.958     ;
; -37.351 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dram_we_n~reg0     ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -2.435     ; 34.958     ;
; -37.341 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; dati[15]           ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -2.437     ; 34.946     ;
; -37.303 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; dati[12]           ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -2.443     ; 34.902     ;
; -37.303 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; dati[8]            ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -2.443     ; 34.902     ;
; -37.303 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; dati[13]           ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -2.443     ; 34.902     ;
; -37.301 ; unibus:pdp11|cpu:cpu0|rbus_cpu_psw11   ; dati[1]            ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -2.433     ; 34.910     ;
; -37.289 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dram_addr[9]~reg0  ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -2.440     ; 34.891     ;
; -37.289 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dram_addr[4]~reg0  ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -2.440     ; 34.891     ;
; -37.265 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; dram_addr[5]~reg0  ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -2.426     ; 34.881     ;
; -37.265 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; dram_udqm~reg0     ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -2.426     ; 34.881     ;
; -37.265 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; dram_ldqm~reg0     ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -2.426     ; 34.881     ;
; -37.259 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dram_cas_n~reg0    ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -2.441     ; 34.860     ;
+---------+----------------------------------------+--------------------+--------------+----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'unibus:pdp11|rh11:rh0|sdspi:sd1|clk'                                                                                                                            ;
+---------+-------------------------------+--------------------------------------------+--------------+-------------------------------------+--------------+------------+------------+
; Slack   ; From Node                     ; To Node                                    ; Launch Clock ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------------------+--------------------------------------------+--------------+-------------------------------------+--------------+------------+------------+
; -12.342 ; unibus:pdp11|rh11:rh0|rmdc[0] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[26] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.795      ; 13.675     ;
; -12.192 ; unibus:pdp11|rh11:rh0|rmdc[0] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[25] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.795      ; 13.525     ;
; -12.070 ; unibus:pdp11|rh11:rh0|rmdc[1] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[26] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.795      ; 13.403     ;
; -11.997 ; unibus:pdp11|rh11:rh0|rmdc[0] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[23] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.796      ; 13.331     ;
; -11.982 ; unibus:pdp11|rh11:rh0|rmdc[0] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[24] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.795      ; 13.315     ;
; -11.951 ; unibus:pdp11|rh11:rh0|rmdc[4] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[26] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.790      ; 13.279     ;
; -11.920 ; unibus:pdp11|rh11:rh0|rmdc[2] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[26] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.795      ; 13.253     ;
; -11.920 ; unibus:pdp11|rh11:rh0|rmdc[1] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[25] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.795      ; 13.253     ;
; -11.799 ; unibus:pdp11|rh11:rh0|rmdc[3] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[26] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.795      ; 13.132     ;
; -11.770 ; unibus:pdp11|rh11:rh0|rmdc[2] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[25] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.795      ; 13.103     ;
; -11.725 ; unibus:pdp11|rh11:rh0|rmdc[1] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[23] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.796      ; 13.059     ;
; -11.710 ; unibus:pdp11|rh11:rh0|rmdc[1] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[24] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.795      ; 13.043     ;
; -11.708 ; unibus:pdp11|rh11:rh0|rmdc[4] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[25] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.790      ; 13.036     ;
; -11.649 ; unibus:pdp11|rh11:rh0|rmdc[0] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[35] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.794      ; 12.981     ;
; -11.649 ; unibus:pdp11|rh11:rh0|rmdc[3] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[25] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.795      ; 12.982     ;
; -11.549 ; unibus:pdp11|rh11:rh0|rmdc[5] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[26] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.795      ; 12.882     ;
; -11.504 ; unibus:pdp11|rh11:rh0|rmdc[0] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[32] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.795      ; 12.837     ;
; -11.464 ; unibus:pdp11|rh11:rh0|rmdc[0] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[34] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.794      ; 12.796     ;
; -11.452 ; unibus:pdp11|rh11:rh0|rmdc[2] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[24] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.795      ; 12.785     ;
; -11.427 ; unibus:pdp11|rh11:rh0|rmdc[0] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[21] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.796      ; 12.761     ;
; -11.420 ; unibus:pdp11|rh11:rh0|rmdc[0] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[30] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.796      ; 12.754     ;
; -11.399 ; unibus:pdp11|rh11:rh0|rmdc[5] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[25] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.795      ; 12.732     ;
; -11.395 ; unibus:pdp11|rh11:rh0|rmdc[0] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[22] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.795      ; 12.728     ;
; -11.377 ; unibus:pdp11|rh11:rh0|rmdc[1] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[35] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.794      ; 12.709     ;
; -11.328 ; unibus:pdp11|rh11:rh0|rmdc[2] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[23] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.796      ; 12.662     ;
; -11.281 ; unibus:pdp11|rh11:rh0|rmdc[0] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[29] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.799      ; 12.618     ;
; -11.276 ; unibus:pdp11|rh11:rh0|rmdc[0] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[20] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.799      ; 12.613     ;
; -11.263 ; unibus:pdp11|rh11:rh0|rmdc[0] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[33] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.794      ; 12.595     ;
; -11.258 ; unibus:pdp11|rh11:rh0|rmdc[4] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[35] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.789      ; 12.585     ;
; -11.232 ; unibus:pdp11|rh11:rh0|rmdc[1] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[32] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.795      ; 12.565     ;
; -11.227 ; unibus:pdp11|rh11:rh0|rmdc[2] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[35] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.794      ; 12.559     ;
; -11.197 ; unibus:pdp11|rh11:rh0|rmdc[7] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[26] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.796      ; 12.531     ;
; -11.192 ; unibus:pdp11|rh11:rh0|rmdc[1] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[34] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.794      ; 12.524     ;
; -11.170 ; unibus:pdp11|rh11:rh0|rmdc[4] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[24] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.790      ; 12.498     ;
; -11.155 ; unibus:pdp11|rh11:rh0|rmdc[1] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[21] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.796      ; 12.489     ;
; -11.148 ; unibus:pdp11|rh11:rh0|rmdc[1] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[30] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.796      ; 12.482     ;
; -11.139 ; unibus:pdp11|rh11:rh0|rmdc[6] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[26] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.796      ; 12.473     ;
; -11.123 ; unibus:pdp11|rh11:rh0|rmdc[1] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[22] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.795      ; 12.456     ;
; -11.111 ; unibus:pdp11|rh11:rh0|rmdc[3] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[24] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.795      ; 12.444     ;
; -11.106 ; unibus:pdp11|rh11:rh0|rmdc[3] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[35] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.794      ; 12.438     ;
; -11.091 ; unibus:pdp11|rh11:rh0|rmdc[5] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[24] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.795      ; 12.424     ;
; -11.042 ; unibus:pdp11|rh11:rh0|rmdc[2] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[34] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.794      ; 12.374     ;
; -11.009 ; unibus:pdp11|rh11:rh0|rmdc[1] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[29] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.799      ; 12.346     ;
; -11.004 ; unibus:pdp11|rh11:rh0|rmdc[1] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[20] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.799      ; 12.341     ;
; -10.991 ; unibus:pdp11|rh11:rh0|rmdc[1] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[33] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.794      ; 12.323     ;
; -10.980 ; unibus:pdp11|rh11:rh0|rmdc[4] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[34] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.789      ; 12.307     ;
; -10.962 ; unibus:pdp11|rh11:rh0|rmdc[5] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[23] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.796      ; 12.296     ;
; -10.928 ; unibus:pdp11|rh11:rh0|rmdc[0] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[31] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.795      ; 12.261     ;
; -10.921 ; unibus:pdp11|rh11:rh0|rmdc[3] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[34] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.794      ; 12.253     ;
; -10.904 ; unibus:pdp11|rh11:rh0|rmdc[4] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[23] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.791      ; 12.233     ;
; -10.856 ; unibus:pdp11|rh11:rh0|rmdc[5] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[35] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.794      ; 12.188     ;
; -10.854 ; unibus:pdp11|rh11:rh0|rmdc[3] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[23] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.796      ; 12.188     ;
; -10.835 ; unibus:pdp11|rh11:rh0|rmdc[2] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[32] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.795      ; 12.168     ;
; -10.834 ; unibus:pdp11|rh11:rh0|rmdc[0] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[19] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.799      ; 12.171     ;
; -10.834 ; unibus:pdp11|rh11:rh0|rmdc[0] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[28] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.799      ; 12.171     ;
; -10.819 ; unibus:pdp11|rh11:rh0|rmdc[7] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[25] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.796      ; 12.153     ;
; -10.784 ; unibus:pdp11|rh11:rh0|rmdc[8] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[26] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.801      ; 12.123     ;
; -10.758 ; unibus:pdp11|rh11:rh0|rmdc[2] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[21] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.796      ; 12.092     ;
; -10.751 ; unibus:pdp11|rh11:rh0|rmdc[2] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[30] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.796      ; 12.085     ;
; -10.746 ; unibus:pdp11|rh11:rh0|rmdc[6] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[25] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.796      ; 12.080     ;
; -10.733 ; unibus:pdp11|rh11:rh0|rmdc[2] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[33] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.794      ; 12.065     ;
; -10.726 ; unibus:pdp11|rh11:rh0|rmdc[2] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[22] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.795      ; 12.059     ;
; -10.671 ; unibus:pdp11|rh11:rh0|rmdc[5] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[34] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.794      ; 12.003     ;
; -10.656 ; unibus:pdp11|rh11:rh0|rmdc[1] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[31] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.795      ; 11.989     ;
; -10.621 ; unibus:pdp11|rh11:rh0|rmdc[2] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[29] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.799      ; 11.958     ;
; -10.616 ; unibus:pdp11|rh11:rh0|rmdc[2] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[20] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.799      ; 11.953     ;
; -10.563 ; unibus:pdp11|rh11:rh0|rmdc[3] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[21] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.796      ; 11.897     ;
; -10.562 ; unibus:pdp11|rh11:rh0|rmdc[1] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[19] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.799      ; 11.899     ;
; -10.562 ; unibus:pdp11|rh11:rh0|rmdc[1] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[28] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.799      ; 11.899     ;
; -10.556 ; unibus:pdp11|rh11:rh0|rmdc[3] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[30] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.796      ; 11.890     ;
; -10.504 ; unibus:pdp11|rh11:rh0|rmdc[7] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[35] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.795      ; 11.837     ;
; -10.469 ; unibus:pdp11|rh11:rh0|rmdc[5] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[32] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.795      ; 11.802     ;
; -10.451 ; unibus:pdp11|rh11:rh0|rmdc[4] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[33] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.789      ; 11.778     ;
; -10.446 ; unibus:pdp11|rh11:rh0|rmdc[3] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[29] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.799      ; 11.783     ;
; -10.446 ; unibus:pdp11|rh11:rh0|rmdc[6] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[35] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.795      ; 11.779     ;
; -10.441 ; unibus:pdp11|rh11:rh0|rmdc[3] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[20] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.799      ; 11.778     ;
; -10.411 ; unibus:pdp11|rh11:rh0|rmdc[4] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[32] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.790      ; 11.739     ;
; -10.392 ; unibus:pdp11|rh11:rh0|rmdc[5] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[21] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.796      ; 11.726     ;
; -10.392 ; unibus:pdp11|rh11:rh0|rmdc[3] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[33] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.794      ; 11.724     ;
; -10.385 ; unibus:pdp11|rh11:rh0|rmdc[5] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[30] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.796      ; 11.719     ;
; -10.380 ; unibus:pdp11|rh11:rh0|rmdc[0] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[27] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.799      ; 11.717     ;
; -10.372 ; unibus:pdp11|rh11:rh0|rmdc[5] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[33] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.794      ; 11.704     ;
; -10.361 ; unibus:pdp11|rh11:rh0|rmdc[3] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[32] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.795      ; 11.694     ;
; -10.360 ; unibus:pdp11|rh11:rh0|rmdc[5] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[22] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.795      ; 11.693     ;
; -10.348 ; unibus:pdp11|rh11:rh0|rmdc[0] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[17] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.796      ; 11.682     ;
; -10.344 ; unibus:pdp11|rh11:rh0|rmdc[4] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[21] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.791      ; 11.673     ;
; -10.337 ; unibus:pdp11|rh11:rh0|rmdc[4] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[30] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.791      ; 11.666     ;
; -10.331 ; unibus:pdp11|rh11:rh0|rmdc[8] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[25] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.801      ; 11.670     ;
; -10.302 ; unibus:pdp11|rh11:rh0|rmdc[4] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[22] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.790      ; 11.630     ;
; -10.292 ; unibus:pdp11|rh11:rh0|rmdc[4] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[17] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.791      ; 11.621     ;
; -10.281 ; unibus:pdp11|rh11:rh0|rmdc[7] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[24] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.796      ; 11.615     ;
; -10.272 ; unibus:pdp11|rh11:rh0|rmdc[0] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[18] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.799      ; 11.609     ;
; -10.265 ; unibus:pdp11|rh11:rh0|rmdc[9] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[26] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.801      ; 11.604     ;
; -10.259 ; unibus:pdp11|rh11:rh0|rmdc[2] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[31] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.795      ; 11.592     ;
; -10.252 ; unibus:pdp11|rh11:rh0|rmdc[3] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[22] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.795      ; 11.585     ;
; -10.227 ; unibus:pdp11|rh11:rh0|rmdc[4] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[29] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.794      ; 11.559     ;
; -10.222 ; unibus:pdp11|rh11:rh0|rmdc[4] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[20] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.794      ; 11.554     ;
; -10.208 ; unibus:pdp11|rh11:rh0|rmdc[6] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[24] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.796      ; 11.542     ;
; -10.174 ; unibus:pdp11|rh11:rh0|rmdc[2] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[19] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.799      ; 11.511     ;
; -10.174 ; unibus:pdp11|rh11:rh0|rmdc[2] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[28] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.799      ; 11.511     ;
+---------+-------------------------------+--------------------------------------------+--------------+-------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clkin'                                                                                                                                                    ;
+--------+---------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.963 ; unibus:pdp11|xu:xu0|kl11:kl0|tx_start ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_buf[5]              ; cpuclk       ; clkin       ; 0.500        ; 0.315      ; 2.816      ;
; -1.963 ; unibus:pdp11|xu:xu0|kl11:kl0|tx_start ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_buf[4]              ; cpuclk       ; clkin       ; 0.500        ; 0.315      ; 2.816      ;
; -1.963 ; unibus:pdp11|xu:xu0|kl11:kl0|tx_start ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_buf[6]              ; cpuclk       ; clkin       ; 0.500        ; 0.315      ; 2.816      ;
; -1.963 ; unibus:pdp11|xu:xu0|kl11:kl0|tx_start ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_buf[2]              ; cpuclk       ; clkin       ; 0.500        ; 0.315      ; 2.816      ;
; -1.963 ; unibus:pdp11|xu:xu0|kl11:kl0|tx_start ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_buf[3]              ; cpuclk       ; clkin       ; 0.500        ; 0.315      ; 2.816      ;
; -1.963 ; unibus:pdp11|xu:xu0|kl11:kl0|tx_start ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_buf[1]              ; cpuclk       ; clkin       ; 0.500        ; 0.315      ; 2.816      ;
; -1.963 ; unibus:pdp11|xu:xu0|kl11:kl0|tx_start ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_buf[0]              ; cpuclk       ; clkin       ; 0.500        ; 0.315      ; 2.816      ;
; -1.940 ; unibus:pdp11|kl11:kl0|tx_start        ; unibus:pdp11|kl11:kl0|xmit_buf[6]                     ; cpuclk       ; clkin       ; 0.500        ; 0.315      ; 2.793      ;
; -1.940 ; unibus:pdp11|kl11:kl0|tx_start        ; unibus:pdp11|kl11:kl0|xmit_buf[4]                     ; cpuclk       ; clkin       ; 0.500        ; 0.315      ; 2.793      ;
; -1.940 ; unibus:pdp11|kl11:kl0|tx_start        ; unibus:pdp11|kl11:kl0|xmit_buf[5]                     ; cpuclk       ; clkin       ; 0.500        ; 0.315      ; 2.793      ;
; -1.940 ; unibus:pdp11|kl11:kl0|tx_start        ; unibus:pdp11|kl11:kl0|xmit_buf[2]                     ; cpuclk       ; clkin       ; 0.500        ; 0.315      ; 2.793      ;
; -1.940 ; unibus:pdp11|kl11:kl0|tx_start        ; unibus:pdp11|kl11:kl0|xmit_buf[3]                     ; cpuclk       ; clkin       ; 0.500        ; 0.315      ; 2.793      ;
; -1.940 ; unibus:pdp11|kl11:kl0|tx_start        ; unibus:pdp11|kl11:kl0|xmit_buf[1]                     ; cpuclk       ; clkin       ; 0.500        ; 0.315      ; 2.793      ;
; -1.940 ; unibus:pdp11|kl11:kl0|tx_start        ; unibus:pdp11|kl11:kl0|xmit_buf[0]                     ; cpuclk       ; clkin       ; 0.500        ; 0.315      ; 2.793      ;
; -1.888 ; unibus:pdp11|kl11:kl0|tx_start        ; unibus:pdp11|kl11:kl0|xmit_state.xmit_stopbit         ; cpuclk       ; clkin       ; 0.500        ; 0.316      ; 2.742      ;
; -1.885 ; unibus:pdp11|kl11:kl0|tx_start        ; unibus:pdp11|kl11:kl0|xmit_state.xmit_startbit        ; cpuclk       ; clkin       ; 0.500        ; 0.316      ; 2.739      ;
; -1.876 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|rx_copied_filter[0]             ; cpuclk       ; clkin       ; 1.000        ; 0.328      ; 3.242      ;
; -1.841 ; unibus:pdp11|xu:xu0|kl11:kl0|tx_start ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_state.xmit_stopbit  ; cpuclk       ; clkin       ; 0.500        ; 0.316      ; 2.695      ;
; -1.839 ; unibus:pdp11|xu:xu0|kl11:kl0|tx_start ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_state.xmit_startbit ; cpuclk       ; clkin       ; 0.500        ; 0.316      ; 2.693      ;
; -1.729 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|recv_buf[3]                     ; cpuclk       ; clkin       ; 1.000        ; 0.323      ; 3.090      ;
; -1.729 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|recv_buf[2]                     ; cpuclk       ; clkin       ; 1.000        ; 0.323      ; 3.090      ;
; -1.725 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|recv_buf[0]                     ; cpuclk       ; clkin       ; 1.000        ; 0.323      ; 3.086      ;
; -1.692 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|recv_bit[0]                     ; cpuclk       ; clkin       ; 1.000        ; 0.323      ; 3.053      ;
; -1.692 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|recv_bit[1]                     ; cpuclk       ; clkin       ; 1.000        ; 0.323      ; 3.053      ;
; -1.692 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|recv_bit[2]                     ; cpuclk       ; clkin       ; 1.000        ; 0.323      ; 3.053      ;
; -1.689 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|recv_buf[1]                     ; cpuclk       ; clkin       ; 1.000        ; 0.323      ; 3.050      ;
; -1.685 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|recv_buf[4]                     ; cpuclk       ; clkin       ; 1.000        ; 0.323      ; 3.046      ;
; -1.665 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|recv_copy                       ; cpuclk       ; clkin       ; 1.000        ; 0.328      ; 3.031      ;
; -1.665 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|xmit_buf_loaded                 ; cpuclk       ; clkin       ; 1.000        ; 0.328      ; 3.031      ;
; -1.614 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|rx_copied_filter[1]             ; cpuclk       ; clkin       ; 1.000        ; 0.326      ; 2.978      ;
; -1.614 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|xmit_sample[0]                  ; cpuclk       ; clkin       ; 1.000        ; 0.326      ; 2.978      ;
; -1.614 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|xmit_sample[1]                  ; cpuclk       ; clkin       ; 1.000        ; 0.326      ; 2.978      ;
; -1.614 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|xmit_sample[2]                  ; cpuclk       ; clkin       ; 1.000        ; 0.326      ; 2.978      ;
; -1.614 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|xmit_sample[3]                  ; cpuclk       ; clkin       ; 1.000        ; 0.326      ; 2.978      ;
; -1.614 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|xmit_sample[4]                  ; cpuclk       ; clkin       ; 1.000        ; 0.326      ; 2.978      ;
; -1.600 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|recv_sample[0]                  ; cpuclk       ; clkin       ; 1.000        ; 0.326      ; 2.964      ;
; -1.600 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|recv_sample[2]                  ; cpuclk       ; clkin       ; 1.000        ; 0.326      ; 2.964      ;
; -1.600 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|recv_sample[3]                  ; cpuclk       ; clkin       ; 1.000        ; 0.326      ; 2.964      ;
; -1.600 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|recv_sample[4]                  ; cpuclk       ; clkin       ; 1.000        ; 0.326      ; 2.964      ;
; -1.600 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|recv_sample[1]                  ; cpuclk       ; clkin       ; 1.000        ; 0.326      ; 2.964      ;
; -1.600 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|tx                              ; cpuclk       ; clkin       ; 1.000        ; 0.326      ; 2.964      ;
; -1.557 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|xmit_buf[6]                     ; cpuclk       ; clkin       ; 1.000        ; 0.327      ; 2.922      ;
; -1.557 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|xmit_buf[4]                     ; cpuclk       ; clkin       ; 1.000        ; 0.327      ; 2.922      ;
; -1.557 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|xmit_buf[5]                     ; cpuclk       ; clkin       ; 1.000        ; 0.327      ; 2.922      ;
; -1.557 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|xmit_buf[2]                     ; cpuclk       ; clkin       ; 1.000        ; 0.327      ; 2.922      ;
; -1.557 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|xmit_buf[3]                     ; cpuclk       ; clkin       ; 1.000        ; 0.327      ; 2.922      ;
; -1.557 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|xmit_buf[1]                     ; cpuclk       ; clkin       ; 1.000        ; 0.327      ; 2.922      ;
; -1.557 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|xmit_buf[0]                     ; cpuclk       ; clkin       ; 1.000        ; 0.327      ; 2.922      ;
; -1.513 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|rxfilter[0]                     ; cpuclk       ; clkin       ; 1.000        ; 0.327      ; 2.878      ;
; -1.513 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|rxfilter[1]                     ; cpuclk       ; clkin       ; 1.000        ; 0.327      ; 2.878      ;
; -1.513 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|rxfilter[2]                     ; cpuclk       ; clkin       ; 1.000        ; 0.327      ; 2.878      ;
; -1.513 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|rxfilter[3]                     ; cpuclk       ; clkin       ; 1.000        ; 0.327      ; 2.878      ;
; -1.513 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|rxfilter[4]                     ; cpuclk       ; clkin       ; 1.000        ; 0.327      ; 2.878      ;
; -1.513 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|rxfilter[5]                     ; cpuclk       ; clkin       ; 1.000        ; 0.327      ; 2.878      ;
; -1.513 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|rxfilter[6]                     ; cpuclk       ; clkin       ; 1.000        ; 0.327      ; 2.878      ;
; -1.513 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|rxfilter[7]                     ; cpuclk       ; clkin       ; 1.000        ; 0.327      ; 2.878      ;
; -1.484 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kw11l:kw0|counter[0]                     ; cpuclk       ; clkin       ; 1.000        ; 0.318      ; 2.840      ;
; -1.484 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kw11l:kw0|counter[1]                     ; cpuclk       ; clkin       ; 1.000        ; 0.318      ; 2.840      ;
; -1.484 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kw11l:kw0|counter[2]                     ; cpuclk       ; clkin       ; 1.000        ; 0.318      ; 2.840      ;
; -1.484 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kw11l:kw0|counter[3]                     ; cpuclk       ; clkin       ; 1.000        ; 0.318      ; 2.840      ;
; -1.484 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kw11l:kw0|counter[4]                     ; cpuclk       ; clkin       ; 1.000        ; 0.318      ; 2.840      ;
; -1.484 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kw11l:kw0|counter[5]                     ; cpuclk       ; clkin       ; 1.000        ; 0.318      ; 2.840      ;
; -1.484 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kw11l:kw0|counter[6]                     ; cpuclk       ; clkin       ; 1.000        ; 0.318      ; 2.840      ;
; -1.484 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kw11l:kw0|counter[7]                     ; cpuclk       ; clkin       ; 1.000        ; 0.318      ; 2.840      ;
; -1.484 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kw11l:kw0|counter[8]                     ; cpuclk       ; clkin       ; 1.000        ; 0.318      ; 2.840      ;
; -1.426 ; unibus:pdp11|xu:xu0|kl11:kl0|tx_start ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_state.xmit_idle     ; cpuclk       ; clkin       ; 0.500        ; 0.316      ; 2.280      ;
; -1.424 ; unibus:pdp11|xu:xu0|kl11:kl0|tx_start ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_state.xmit_data     ; cpuclk       ; clkin       ; 0.500        ; 0.316      ; 2.278      ;
; -1.408 ; unibus:pdp11|kl11:kl0|tx_start        ; unibus:pdp11|kl11:kl0|xmit_state.xmit_data            ; cpuclk       ; clkin       ; 0.500        ; 0.316      ; 2.262      ;
; -1.405 ; unibus:pdp11|kl11:kl0|tx_start        ; unibus:pdp11|kl11:kl0|xmit_state.xmit_idle            ; cpuclk       ; clkin       ; 0.500        ; 0.316      ; 2.259      ;
; -1.400 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|xmit_state.xmit_stopbit         ; cpuclk       ; clkin       ; 1.000        ; 0.328      ; 2.766      ;
; -1.348 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|recv_buf[6]                     ; cpuclk       ; clkin       ; 1.000        ; 0.323      ; 2.709      ;
; -1.345 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|recv_buf[5]                     ; cpuclk       ; clkin       ; 1.000        ; 0.323      ; 2.706      ;
; -1.278 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|rxf                             ; cpuclk       ; clkin       ; 1.000        ; 0.327      ; 2.643      ;
; -1.247 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|xmit_bit[0]                     ; cpuclk       ; clkin       ; 1.000        ; 0.316      ; 2.601      ;
; -1.247 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|xmit_bit[1]                     ; cpuclk       ; clkin       ; 1.000        ; 0.316      ; 2.601      ;
; -1.247 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|xmit_bit[2]                     ; cpuclk       ; clkin       ; 1.000        ; 0.316      ; 2.601      ;
; -1.220 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|recv_count[0]                   ; cpuclk       ; clkin       ; 1.000        ; 0.320      ; 2.578      ;
; -1.220 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|recv_count[1]                   ; cpuclk       ; clkin       ; 1.000        ; 0.320      ; 2.578      ;
; -1.220 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|recv_count[2]                   ; cpuclk       ; clkin       ; 1.000        ; 0.320      ; 2.578      ;
; -1.220 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|recv_count[3]                   ; cpuclk       ; clkin       ; 1.000        ; 0.320      ; 2.578      ;
; -1.220 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|recv_count[4]                   ; cpuclk       ; clkin       ; 1.000        ; 0.320      ; 2.578      ;
; -1.124 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|recv_state.recv_stopbit         ; cpuclk       ; clkin       ; 1.000        ; 0.327      ; 2.489      ;
; -1.123 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|xmit_state.xmit_data            ; cpuclk       ; clkin       ; 1.000        ; 0.328      ; 2.489      ;
; -1.122 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|recv_state.recv_data            ; cpuclk       ; clkin       ; 1.000        ; 0.327      ; 2.487      ;
; -1.118 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|recv_state.recv_idle            ; cpuclk       ; clkin       ; 1.000        ; 0.327      ; 2.483      ;
; -1.115 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|xmit_state.xmit_idle            ; cpuclk       ; clkin       ; 1.000        ; 0.328      ; 2.481      ;
; -1.114 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|xmit_state.xmit_startbit        ; cpuclk       ; clkin       ; 1.000        ; 0.328      ; 2.480      ;
; -1.096 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kw11l:kw0|lineclk                        ; cpuclk       ; clkin       ; 1.000        ; 0.320      ; 2.454      ;
; -1.045 ; unibus:pdp11|kl11:kl0|tx_buf[6]       ; unibus:pdp11|kl11:kl0|xmit_buf[6]                     ; cpuclk       ; clkin       ; 0.500        ; 0.319      ; 1.902      ;
; -1.044 ; unibus:pdp11|kl11:kl0|tx_buf[0]       ; unibus:pdp11|kl11:kl0|xmit_buf[0]                     ; cpuclk       ; clkin       ; 0.500        ; 0.319      ; 1.901      ;
; -1.038 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|cdc[0]                          ; cpuclk       ; clkin       ; 1.000        ; 0.334      ; 2.410      ;
; -1.038 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|cdc[1]                          ; cpuclk       ; clkin       ; 1.000        ; 0.334      ; 2.410      ;
; -1.038 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|cdc[2]                          ; cpuclk       ; clkin       ; 1.000        ; 0.334      ; 2.410      ;
; -1.038 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|cdc[3]                          ; cpuclk       ; clkin       ; 1.000        ; 0.334      ; 2.410      ;
; -1.038 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|cdc[4]                          ; cpuclk       ; clkin       ; 1.000        ; 0.334      ; 2.410      ;
; -1.038 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|cdc[5]                          ; cpuclk       ; clkin       ; 1.000        ; 0.334      ; 2.410      ;
; -1.038 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|cdc[6]                          ; cpuclk       ; clkin       ; 1.000        ; 0.334      ; 2.410      ;
; -1.038 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|cdc[7]                          ; cpuclk       ; clkin       ; 1.000        ; 0.334      ; 2.410      ;
; -1.038 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|cdc[8]                          ; cpuclk       ; clkin       ; 1.000        ; 0.334      ; 2.410      ;
; -1.038 ; unibus:pdp11|cpu:cpu0|init            ; unibus:pdp11|kl11:kl0|cdc[9]                          ; cpuclk       ; clkin       ; 1.000        ; 0.334      ; 2.410      ;
+--------+---------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'key1'                                                                                                                                                  ;
+--------+-------------------------------------------------+-------------------+-------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                       ; To Node           ; Launch Clock                        ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------+-------------------+-------------------------------------+-------------+--------------+------------+------------+
; -1.849 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sdcard_debug[2] ; greenled[2]$latch ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; key1        ; 0.500        ; -0.346     ; 0.811      ;
; -1.834 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sdcard_debug[0] ; greenled[0]$latch ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; key1        ; 0.500        ; -0.339     ; 0.807      ;
; -1.811 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sdcard_debug[3] ; greenled[3]$latch ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; key1        ; 0.500        ; -0.347     ; 0.818      ;
; -1.789 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sdcard_debug[1] ; greenled[1]$latch ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; key1        ; 0.500        ; -0.340     ; 0.812      ;
; -1.387 ; unibus:pdp11|xu:xu0|kl11:kl0|tx                 ; greenled[4]$latch ; clkin                               ; key1        ; 0.500        ; 0.115      ; 0.820      ;
; -1.073 ; unibus:pdp11|cpu:cpu0|ifetch                    ; greenled[7]$latch ; cpuclk                              ; key1        ; 0.500        ; 0.420      ; 0.817      ;
+--------+-------------------------------------------------+-------------------+-------------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'cpuclk'                                                                                                                                                  ;
+--------+-----------+-------------------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                                     ; Launch Clock                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; -1.526 ; cpureset  ; unibus:pdp11|xu:xu0|xubm:xubm0|xubm_xu[3]                   ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.438      ; 1.198      ;
; -1.228 ; dati[1]   ; unibus:pdp11|xu:xu0|xubm:xubm0|localbus_master_dato[1]      ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.432      ; 1.490      ;
; -1.187 ; cpureset  ; unibus:pdp11|xu:xu0|pcsr1_state[1]                          ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.438      ; 1.537      ;
; -1.126 ; cpureset  ; unibus:pdp11|xu:xu0|xubm:xubm0|bus_master_control_dato      ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.428      ; 1.588      ;
; -1.125 ; cpureset  ; unibus:pdp11|xu:xu0|xubm:xubm0|localbus_master_control_dato ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.428      ; 1.589      ;
; -1.101 ; cpureset  ; unibus:pdp11|xu:xu0|xubm:xubm0|xubm_bm[16]                  ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.443      ; 1.628      ;
; -1.095 ; cpureset  ; unibus:pdp11|xu:xu0|xubm:xubm0|xubm_ln[5]                   ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.443      ; 1.634      ;
; -1.093 ; cpureset  ; unibus:pdp11|xu:xu0|xubm:xubm0|xubm_ln[4]                   ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.443      ; 1.636      ;
; -1.090 ; cpureset  ; unibus:pdp11|xu:xu0|xubm:xubm0|xubm_ln[7]                   ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.443      ; 1.639      ;
; -1.089 ; cpureset  ; unibus:pdp11|xu:xu0|xubm:xubm0|localbus_master_addr[6]      ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.451      ; 1.648      ;
; -1.089 ; cpureset  ; unibus:pdp11|xu:xu0|xubm:xubm0|xubm_ln[6]                   ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.443      ; 1.640      ;
; -1.087 ; cpureset  ; unibus:pdp11|xu:xu0|xubm:xubm0|localbus_master_addr[8]      ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.451      ; 1.650      ;
; -1.074 ; cpureset  ; unibus:pdp11|xu:xu0|xubm:xubm0|bus_master_addr[13]          ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.421      ; 1.633      ;
; -1.073 ; cpureset  ; unibus:pdp11|xu:xu0|xubm:xubm0|bus_master_addr[17]          ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.421      ; 1.634      ;
; -1.001 ; cpureset  ; unibus:pdp11|xu:xu0|xubm:xubm0|xubm_bm[13]                  ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.447      ; 1.732      ;
; -0.979 ; dati[0]   ; unibus:pdp11|xu:xu0|xubm:xubm0|localbus_master_dato[0]      ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.442      ; 1.749      ;
; -0.928 ; dati[8]   ; unibus:pdp11|rh11:rh0|sdcard_xfer_in[8]                     ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.425      ; 1.783      ;
; -0.928 ; cpureset  ; unibus:pdp11|cpu_npr                                        ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.428      ; 1.786      ;
; -0.925 ; dati[1]   ; unibus:pdp11|rh11:rh0|sdcard_xfer_in[1]                     ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.426      ; 1.787      ;
; -0.913 ; cpureset  ; unibus:pdp11|xu:xu0|cpu:cpu0|r7[8]                          ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.436      ; 1.809      ;
; -0.913 ; cpureset  ; unibus:pdp11|xu:xu0|cpu:cpu0|r7[15]                         ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.436      ; 1.809      ;
; -0.913 ; cpureset  ; unibus:pdp11|xu:xu0|cpu:cpu0|r7[6]                          ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.436      ; 1.809      ;
; -0.913 ; cpureset  ; unibus:pdp11|xu:xu0|cpu:cpu0|r7[10]                         ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.436      ; 1.809      ;
; -0.913 ; cpureset  ; unibus:pdp11|xu:xu0|kw11l:kw0|br                            ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.436      ; 1.809      ;
; -0.895 ; dati[2]   ; unibus:pdp11|rh11:rh0|sdcard_xfer_in[2]                     ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.415      ; 1.806      ;
; -0.876 ; dati[5]   ; unibus:pdp11|rh11:rh0|sdcard_xfer_in[5]                     ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.416      ; 1.826      ;
; -0.864 ; dati[13]  ; unibus:pdp11|xu:xu0|xubm:xubm0|localbus_master_dato[13]     ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.437      ; 1.859      ;
; -0.848 ; cpureset  ; unibus:pdp11|xu:xu0|xubl:xubl0|bus_master_dato[0]           ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.444      ; 1.882      ;
; -0.848 ; cpureset  ; unibus:pdp11|xu:xu0|xubm:xubm0|xubm_dr                      ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.420      ; 1.858      ;
; -0.847 ; cpureset  ; unibus:pdp11|xu:xu0|xubl:xubl0|bus_master_dato[6]           ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.444      ; 1.883      ;
; -0.843 ; cpureset  ; unibus:pdp11|xu:xu0|xubl:xubl0|bus_master_dato[15]          ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.444      ; 1.887      ;
; -0.843 ; cpureset  ; unibus:pdp11|xu:xu0|kl11:kl0|rx_buf[6]                      ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.447      ; 1.890      ;
; -0.840 ; cpureset  ; unibus:pdp11|xu:xu0|xubl:xubl0|bus_master_dato[4]           ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.444      ; 1.890      ;
; -0.840 ; cpureset  ; unibus:pdp11|xu:xu0|xubl:xubl0|bus_master_dato[3]           ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.444      ; 1.890      ;
; -0.836 ; cpureset  ; unibus:pdp11|xu:xu0|xubl:xubl0|bus_master_dato[7]           ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.444      ; 1.894      ;
; -0.836 ; cpureset  ; unibus:pdp11|xu:xu0|xubl:xubl0|bus_master_dato[2]           ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.444      ; 1.894      ;
; -0.832 ; cpureset  ; unibus:pdp11|cpu_br4                                        ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.422      ; 1.876      ;
; -0.831 ; cpureset  ; unibus:pdp11|xu:xu0|xubl:xubl0|bus_master_dato[12]          ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.444      ; 1.899      ;
; -0.830 ; cpureset  ; unibus:pdp11|xu:xu0|xubl:xubl0|bus_master_dato[5]           ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.444      ; 1.900      ;
; -0.830 ; cpureset  ; unibus:pdp11|xu:xu0|xubl:xubl0|bus_master_dato[10]          ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.444      ; 1.900      ;
; -0.829 ; cpureset  ; unibus:pdp11|xu:xu0|xubl:xubl0|bus_master_dato[14]          ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.444      ; 1.901      ;
; -0.829 ; cpureset  ; unibus:pdp11|xu:xu0|xubl:xubl0|bus_master_dato[11]          ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.444      ; 1.901      ;
; -0.828 ; cpureset  ; unibus:pdp11|xu:xu0|xubl:xubl0|bus_master_dato[13]          ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.444      ; 1.902      ;
; -0.822 ; cpureset  ; unibus:pdp11|rh0_bg                                         ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.432      ; 1.896      ;
; -0.810 ; cpureset  ; unibus:pdp11|xu:xu0|xubl:xubl0|bus_master_addr[3]           ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.451      ; 1.927      ;
; -0.810 ; cpureset  ; unibus:pdp11|xu:xu0|xubl:xubl0|bus_master_addr[6]           ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.451      ; 1.927      ;
; -0.810 ; cpureset  ; unibus:pdp11|xu:xu0|xubl:xubl0|bus_master_addr[8]           ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.451      ; 1.927      ;
; -0.810 ; cpureset  ; unibus:pdp11|xu:xu0|xubl:xubl0|bus_master_addr[9]           ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.451      ; 1.927      ;
; -0.810 ; cpureset  ; unibus:pdp11|xu:xu0|xubl:xubl0|bus_master_addr[12]          ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.451      ; 1.927      ;
; -0.802 ; cpureset  ; unibus:pdp11|xu:xu0|xubm:xubm0|localbus_npr                 ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.428      ; 1.912      ;
; -0.802 ; cpureset  ; unibus:pdp11|xu:xu0|xubm:xubm0|npr                          ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.428      ; 1.912      ;
; -0.795 ; cpureset  ; unibus:pdp11|xu:xu0|interrupt_state.i_req                   ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.427      ; 1.918      ;
; -0.794 ; cpureset  ; unibus:pdp11|xu:xu0|interrupt_state.i_wait                  ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.427      ; 1.919      ;
; -0.778 ; dati[12]  ; unibus:pdp11|rh11:rh0|sdcard_xfer_in[12]                    ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.425      ; 1.933      ;
; -0.775 ; cpureset  ; unibus:pdp11|xu:xu0|xubm:xubm0|localbus_master_addr[12]     ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.451      ; 1.962      ;
; -0.772 ; cpureset  ; unibus:pdp11|xu:xu0|xubm:xubm0|localbus_master_addr[9]      ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.451      ; 1.965      ;
; -0.770 ; cpureset  ; unibus:pdp11|xu:xu0|xubm:xubm0|localbus_master_addr[3]      ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.451      ; 1.967      ;
; -0.765 ; cpureset  ; unibus:pdp11|br4_state.br4_idle                             ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.422      ; 1.943      ;
; -0.764 ; cpureset  ; unibus:pdp11|kl0_bg                                         ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.422      ; 1.944      ;
; -0.762 ; dati[12]  ; unibus:pdp11|xu:xu0|xubm:xubm0|localbus_master_dato[12]     ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.437      ; 1.961      ;
; -0.760 ; cpureset  ; unibus:pdp11|xu:xu0|xubm:xubm0|bus_master_addr[12]          ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.421      ; 1.947      ;
; -0.760 ; cpureset  ; unibus:pdp11|xu:xu0|xubm:xubm0|bus_master_addr[10]          ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.421      ; 1.947      ;
; -0.759 ; cpureset  ; unibus:pdp11|xu:xu0|xubm:xubm0|bus_master_addr[15]          ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.421      ; 1.948      ;
; -0.759 ; cpureset  ; unibus:pdp11|xu:xu0|xubm:xubm0|bus_master_addr[14]          ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.421      ; 1.948      ;
; -0.758 ; cpureset  ; unibus:pdp11|xu:xu0|xubm:xubm0|bus_master_addr[9]           ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.421      ; 1.949      ;
; -0.758 ; cpureset  ; unibus:pdp11|xu:xu0|xubm:xubm0|xubm_bm[11]                  ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.437      ; 1.965      ;
; -0.751 ; dati[6]   ; unibus:pdp11|rh11:rh0|sdcard_xfer_in[6]                     ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.416      ; 1.951      ;
; -0.742 ; cpureset  ; unibus:pdp11|xu:xu0|pcsr2_pcbb[15]                          ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.404      ; 1.948      ;
; -0.742 ; cpureset  ; unibus:pdp11|xu:xu0|pcsr2_pcbb[12]                          ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.404      ; 1.948      ;
; -0.741 ; cpureset  ; unibus:pdp11|xu:xu0|pcsr2_pcbb[11]                          ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.404      ; 1.949      ;
; -0.740 ; cpureset  ; unibus:pdp11|xu:xu0|pcsr2_pcbb[10]                          ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.404      ; 1.950      ;
; -0.739 ; cpureset  ; unibus:pdp11|xu:xu0|pcsr2_pcbb[14]                          ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.404      ; 1.951      ;
; -0.739 ; cpureset  ; unibus:pdp11|xu:xu0|pcsr2_pcbb[9]                           ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.404      ; 1.951      ;
; -0.738 ; cpureset  ; unibus:pdp11|xu:xu0|pcsr2_pcbb[8]                           ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.404      ; 1.952      ;
; -0.732 ; cpureset  ; unibus:pdp11|xu:xu0|pcsr2_pcbb[4]                           ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.415      ; 1.969      ;
; -0.731 ; cpureset  ; unibus:pdp11|xu:xu0|pcsr2_pcbb[6]                           ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.415      ; 1.970      ;
; -0.729 ; cpureset  ; unibus:pdp11|xu:xu0|pcsr2_pcbb[5]                           ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.415      ; 1.972      ;
; -0.728 ; cpureset  ; unibus:pdp11|xu:xu0|pcsr2_pcbb[7]                           ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.415      ; 1.973      ;
; -0.724 ; cpureset  ; unibus:pdp11|xu:xu0|xubm:xubm0|localbus_master_dato[5]      ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.427      ; 1.989      ;
; -0.724 ; cpureset  ; unibus:pdp11|xu:xu0|xubm:xubm0|localbus_master_dato[12]     ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.427      ; 1.989      ;
; -0.723 ; cpureset  ; unibus:pdp11|xu:xu0|xubm:xubm0|localbus_master_dato[14]     ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.427      ; 1.990      ;
; -0.722 ; cpureset  ; unibus:pdp11|xu:xu0|xubm:xubm0|localbus_master_dato[9]      ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.427      ; 1.991      ;
; -0.694 ; cpureset  ; unibus:pdp11|npr_state.npr_idle                             ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.428      ; 2.020      ;
; -0.682 ; dati[13]  ; unibus:pdp11|rh11:rh0|sdcard_xfer_in[13]                    ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.425      ; 2.029      ;
; -0.671 ; cpureset  ; unibus:pdp11|xu:xu0|cr:cr0|psw_in_we_odd                    ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.420      ; 2.035      ;
; -0.671 ; cpureset  ; unibus:pdp11|xu:xu0|cr:cr0|psw_in_we_even                   ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.420      ; 2.035      ;
; -0.656 ; cpureset  ; unibus:pdp11|xu:xu0|cpu:cpu0|psw[9]                         ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.437      ; 2.067      ;
; -0.656 ; cpureset  ; unibus:pdp11|xu:xu0|cpu:cpu0|psw[10]                        ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.437      ; 2.067      ;
; -0.656 ; cpureset  ; unibus:pdp11|xu:xu0|cpu:cpu0|psw[8]                         ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.437      ; 2.067      ;
; -0.636 ; cpureset  ; unibus:pdp11|xu:xu0|kl11:kl0|rx_act                         ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.435      ; 2.085      ;
; -0.623 ; cpureset  ; unibus:pdp11|xu0_npg                                        ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.428      ; 2.091      ;
; -0.621 ; cpureset  ; unibus:pdp11|xu:xu0|xubm:xubm0|bus_dati[9]                  ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.438      ; 2.103      ;
; -0.621 ; cpureset  ; unibus:pdp11|xu:xu0|xubm:xubm0|bus_dati[1]                  ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.438      ; 2.103      ;
; -0.621 ; cpureset  ; unibus:pdp11|xu:xu0|xubm:xubm0|bus_dati[12]                 ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.438      ; 2.103      ;
; -0.616 ; dati[6]   ; unibus:pdp11|xu:xu0|xubm:xubm0|localbus_master_dato[6]      ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.422      ; 2.092      ;
; -0.611 ; cpureset  ; unibus:pdp11|xu:xu0|xubm:xubm0|bus_dati[10]                 ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.443      ; 2.118      ;
; -0.611 ; cpureset  ; unibus:pdp11|xu:xu0|xubm:xubm0|bus_dati[13]                 ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.443      ; 2.118      ;
; -0.611 ; cpureset  ; unibus:pdp11|xu:xu0|xubm:xubm0|bus_dati[15]                 ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.443      ; 2.118      ;
; -0.611 ; cpureset  ; unibus:pdp11|xu:xu0|xubm:xubm0|bus_dati[0]                  ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.443      ; 2.118      ;
; -0.611 ; cpureset  ; unibus:pdp11|xu:xu0|xubm:xubm0|bus_dati[14]                 ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 2.443      ; 2.118      ;
+--------+-----------+-------------------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clkin'                                                                                                                                                                                         ;
+--------+-------------------------------------------------------+-------------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                             ; To Node                                               ; Launch Clock                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------+-------------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; -0.886 ; cpureset                                              ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_buf_loaded          ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.004        ; 2.763      ; 2.167      ;
; -0.834 ; cpureset                                              ; unibus:pdp11|xu:xu0|kl11:kl0|recv_copy                ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.004        ; 2.752      ; 2.208      ;
; -0.830 ; cpureset                                              ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_state.xmit_startbit ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.004        ; 2.763      ; 2.223      ;
; -0.830 ; cpureset                                              ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_state.xmit_idle     ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.004        ; 2.763      ; 2.223      ;
; -0.825 ; cpureset                                              ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_state.xmit_stopbit  ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.004        ; 2.763      ; 2.228      ;
; -0.772 ; cpureset                                              ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_state.xmit_data     ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.004        ; 2.763      ; 2.281      ;
; -0.715 ; cpureset                                              ; unibus:pdp11|xu:xu0|kl11:kl0|recv_state.recv_data     ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.004        ; 2.751      ; 2.326      ;
; -0.715 ; cpureset                                              ; unibus:pdp11|xu:xu0|kl11:kl0|recv_state.recv_stopbit  ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.004        ; 2.751      ; 2.326      ;
; -0.715 ; cpureset                                              ; unibus:pdp11|xu:xu0|kl11:kl0|recv_state.recv_idle     ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.004        ; 2.751      ; 2.326      ;
; -0.581 ; cpureset                                              ; unibus:pdp11|xu:xu0|kw11l:kw0|lineclk                 ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.004        ; 2.754      ; 2.463      ;
; -0.526 ; cpureset                                              ; unibus:pdp11|xu:xu0|kl11:kl0|cdctrigger               ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.004        ; 2.770      ; 2.534      ;
; -0.518 ; cpureset                                              ; unibus:pdp11|xu:xu0|kl11:kl0|recv_sample[0]           ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.004        ; 2.770      ; 2.542      ;
; -0.518 ; cpureset                                              ; unibus:pdp11|xu:xu0|kl11:kl0|recv_sample[1]           ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.004        ; 2.770      ; 2.542      ;
; -0.518 ; cpureset                                              ; unibus:pdp11|xu:xu0|kl11:kl0|recv_sample[2]           ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.004        ; 2.770      ; 2.542      ;
; -0.518 ; cpureset                                              ; unibus:pdp11|xu:xu0|kl11:kl0|recv_sample[4]           ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.004        ; 2.770      ; 2.542      ;
; -0.518 ; cpureset                                              ; unibus:pdp11|xu:xu0|kl11:kl0|recv_sample[3]           ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.004        ; 2.770      ; 2.542      ;
; -0.241 ; cpureset                                              ; unibus:pdp11|xu:xu0|kl11:kl0|cdc[0]                   ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.004        ; 2.770      ; 2.819      ;
; -0.241 ; cpureset                                              ; unibus:pdp11|xu:xu0|kl11:kl0|cdc[1]                   ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.004        ; 2.770      ; 2.819      ;
; -0.241 ; cpureset                                              ; unibus:pdp11|xu:xu0|kl11:kl0|cdc[2]                   ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.004        ; 2.770      ; 2.819      ;
; -0.241 ; cpureset                                              ; unibus:pdp11|xu:xu0|kl11:kl0|cdc[3]                   ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.004        ; 2.770      ; 2.819      ;
; -0.241 ; cpureset                                              ; unibus:pdp11|xu:xu0|kl11:kl0|cdc[4]                   ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.004        ; 2.770      ; 2.819      ;
; -0.241 ; cpureset                                              ; unibus:pdp11|xu:xu0|kl11:kl0|cdc[5]                   ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.004        ; 2.770      ; 2.819      ;
; -0.241 ; cpureset                                              ; unibus:pdp11|xu:xu0|kl11:kl0|cdc[6]                   ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.004        ; 2.770      ; 2.819      ;
; -0.241 ; cpureset                                              ; unibus:pdp11|xu:xu0|kl11:kl0|cdc[7]                   ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.004        ; 2.770      ; 2.819      ;
; -0.241 ; cpureset                                              ; unibus:pdp11|xu:xu0|kl11:kl0|cdc[8]                   ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.004        ; 2.770      ; 2.819      ;
; -0.241 ; cpureset                                              ; unibus:pdp11|xu:xu0|kl11:kl0|cdc[9]                   ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.004        ; 2.770      ; 2.819      ;
; -0.241 ; cpureset                                              ; unibus:pdp11|xu:xu0|kl11:kl0|cdc[10]                  ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.004        ; 2.770      ; 2.819      ;
; -0.241 ; cpureset                                              ; unibus:pdp11|xu:xu0|kl11:kl0|cdc[11]                  ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.004        ; 2.770      ; 2.819      ;
; 0.023  ; cpureset                                              ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_sample[0]           ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.004        ; 2.754      ; 3.067      ;
; 0.023  ; cpureset                                              ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_sample[1]           ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.004        ; 2.754      ; 3.067      ;
; 0.023  ; cpureset                                              ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_sample[2]           ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.004        ; 2.754      ; 3.067      ;
; 0.023  ; cpureset                                              ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_sample[3]           ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.004        ; 2.754      ; 3.067      ;
; 0.023  ; cpureset                                              ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_sample[4]           ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.004        ; 2.754      ; 3.067      ;
; 0.103  ; cpureset                                              ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_buf[5]              ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.004        ; 2.762      ; 3.155      ;
; 0.103  ; cpureset                                              ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_buf[4]              ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.004        ; 2.762      ; 3.155      ;
; 0.103  ; cpureset                                              ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_buf[6]              ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.004        ; 2.762      ; 3.155      ;
; 0.103  ; cpureset                                              ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_buf[2]              ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.004        ; 2.762      ; 3.155      ;
; 0.103  ; cpureset                                              ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_buf[3]              ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.004        ; 2.762      ; 3.155      ;
; 0.103  ; cpureset                                              ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_buf[1]              ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.004        ; 2.762      ; 3.155      ;
; 0.103  ; cpureset                                              ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_buf[0]              ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.004        ; 2.762      ; 3.155      ;
; 0.140  ; cpureset                                              ; unibus:pdp11|xu:xu0|kw11l:kw0|counter[9]              ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.004        ; 2.765      ; 3.195      ;
; 0.140  ; cpureset                                              ; unibus:pdp11|xu:xu0|kw11l:kw0|counter[10]             ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.004        ; 2.765      ; 3.195      ;
; 0.140  ; cpureset                                              ; unibus:pdp11|xu:xu0|kw11l:kw0|counter[11]             ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.004        ; 2.765      ; 3.195      ;
; 0.140  ; cpureset                                              ; unibus:pdp11|xu:xu0|kw11l:kw0|counter[12]             ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.004        ; 2.765      ; 3.195      ;
; 0.140  ; cpureset                                              ; unibus:pdp11|xu:xu0|kw11l:kw0|counter[13]             ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.004        ; 2.765      ; 3.195      ;
; 0.140  ; cpureset                                              ; unibus:pdp11|xu:xu0|kw11l:kw0|counter[14]             ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.004        ; 2.765      ; 3.195      ;
; 0.140  ; cpureset                                              ; unibus:pdp11|xu:xu0|kw11l:kw0|counter[16]             ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.004        ; 2.765      ; 3.195      ;
; 0.140  ; cpureset                                              ; unibus:pdp11|xu:xu0|kw11l:kw0|counter[17]             ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.004        ; 2.765      ; 3.195      ;
; 0.140  ; cpureset                                              ; unibus:pdp11|xu:xu0|kw11l:kw0|counter[18]             ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.004        ; 2.765      ; 3.195      ;
; 0.140  ; cpureset                                              ; unibus:pdp11|xu:xu0|kw11l:kw0|counter[15]             ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.004        ; 2.765      ; 3.195      ;
; 0.173  ; cpureset                                              ; unibus:pdp11|xu:xu0|kl11:kl0|recv_bit[0]              ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.004        ; 2.770      ; 3.233      ;
; 0.173  ; cpureset                                              ; unibus:pdp11|xu:xu0|kl11:kl0|recv_bit[1]              ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.004        ; 2.770      ; 3.233      ;
; 0.173  ; cpureset                                              ; unibus:pdp11|xu:xu0|kl11:kl0|recv_bit[2]              ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.004        ; 2.770      ; 3.233      ;
; 0.386  ; cpureset                                              ; unibus:pdp11|xu:xu0|kl11:kl0|rx_copied_filter[0]      ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.004        ; 2.747      ; 3.423      ;
; 0.386  ; cpureset                                              ; unibus:pdp11|xu:xu0|kl11:kl0|rx_copied_filter[1]      ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.004        ; 2.747      ; 3.423      ;
; 0.386  ; cpureset                                              ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_bit[0]              ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.004        ; 2.762      ; 3.438      ;
; 0.386  ; cpureset                                              ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_bit[1]              ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.004        ; 2.762      ; 3.438      ;
; 0.386  ; cpureset                                              ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_bit[2]              ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.004        ; 2.762      ; 3.438      ;
; 0.386  ; cpureset                                              ; unibus:pdp11|xu:xu0|kl11:kl0|tx                       ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.004        ; 2.747      ; 3.423      ;
; 0.445  ; unibus:pdp11|kw11l:kw0|lineclk                        ; unibus:pdp11|kw11l:kw0|lineclk                        ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|kl11:kl0|recv_state.recv_idle            ; unibus:pdp11|kl11:kl0|recv_state.recv_idle            ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|kl11:kl0|rxf                             ; unibus:pdp11|kl11:kl0|rxf                             ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|kl11:kl0|recv_state.recv_data            ; unibus:pdp11|kl11:kl0|recv_state.recv_data            ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|kl11:kl0|recv_bit[0]                     ; unibus:pdp11|kl11:kl0|recv_bit[0]                     ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|kl11:kl0|recv_bit[1]                     ; unibus:pdp11|kl11:kl0|recv_bit[1]                     ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|kl11:kl0|recv_bit[2]                     ; unibus:pdp11|kl11:kl0|recv_bit[2]                     ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|kl11:kl0|recv_state.recv_stopbit         ; unibus:pdp11|kl11:kl0|recv_state.recv_stopbit         ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|kl11:kl0|recv_copy                       ; unibus:pdp11|kl11:kl0|recv_copy                       ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|kl11:kl0|xmit_buf_loaded                 ; unibus:pdp11|kl11:kl0|xmit_buf_loaded                 ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|kl11:kl0|xmit_state.xmit_stopbit         ; unibus:pdp11|kl11:kl0|xmit_state.xmit_stopbit         ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|kl11:kl0|xmit_state.xmit_startbit        ; unibus:pdp11|kl11:kl0|xmit_state.xmit_startbit        ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|kl11:kl0|xmit_state.xmit_data            ; unibus:pdp11|kl11:kl0|xmit_state.xmit_data            ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|kl11:kl0|xmit_state.xmit_idle            ; unibus:pdp11|kl11:kl0|xmit_state.xmit_idle            ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|kl11:kl0|recv_buf[4]                     ; unibus:pdp11|kl11:kl0|recv_buf[4]                     ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|kl11:kl0|recv_buf[5]                     ; unibus:pdp11|kl11:kl0|recv_buf[5]                     ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|kl11:kl0|recv_buf[6]                     ; unibus:pdp11|kl11:kl0|recv_buf[6]                     ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|kl11:kl0|recv_buf[3]                     ; unibus:pdp11|kl11:kl0|recv_buf[3]                     ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|xu:xu0|kw11l:kw0|lineclk                 ; unibus:pdp11|xu:xu0|kw11l:kw0|lineclk                 ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|kl11:kl0|recv_buf[0]                     ; unibus:pdp11|kl11:kl0|recv_buf[0]                     ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clkcounter[0]         ; unibus:pdp11|rh11:rh0|sdspi:sd1|clkcounter[0]         ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|kl11:kl0|recv_buf[2]                     ; unibus:pdp11|kl11:kl0|recv_buf[2]                     ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|xu:xu0|kl11:kl0|recv_bit[0]              ; unibus:pdp11|xu:xu0|kl11:kl0|recv_bit[0]              ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|xu:xu0|kl11:kl0|recv_bit[1]              ; unibus:pdp11|xu:xu0|kl11:kl0|recv_bit[1]              ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|xu:xu0|kl11:kl0|recv_bit[2]              ; unibus:pdp11|xu:xu0|kl11:kl0|recv_bit[2]              ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|xu:xu0|kl11:kl0|recv_state.recv_data     ; unibus:pdp11|xu:xu0|kl11:kl0|recv_state.recv_data     ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|xu:xu0|kl11:kl0|recv_state.recv_stopbit  ; unibus:pdp11|xu:xu0|kl11:kl0|recv_state.recv_stopbit  ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|xu:xu0|kl11:kl0|recv_state.recv_idle     ; unibus:pdp11|xu:xu0|kl11:kl0|recv_state.recv_idle     ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_buf_loaded          ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_buf_loaded          ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_state.xmit_stopbit  ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_state.xmit_stopbit  ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_bit[0]              ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_bit[0]              ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_bit[1]              ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_bit[1]              ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_bit[2]              ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_bit[2]              ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_state.xmit_startbit ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_state.xmit_startbit ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_state.xmit_data     ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_state.xmit_data     ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_state.xmit_idle     ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_state.xmit_idle     ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; unibus:pdp11|kl11:kl0|recv_buf[1]                     ; unibus:pdp11|kl11:kl0|recv_buf[1]                     ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.731      ;
; 0.621  ; unibus:pdp11|kl11:kl0|rxfilter[5]                     ; unibus:pdp11|kl11:kl0|rxfilter[6]                     ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.907      ;
; 0.621  ; unibus:pdp11|xu:xu0|kl11:kl0|recv_bit[1]              ; unibus:pdp11|xu:xu0|kl11:kl0|recv_bit[2]              ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.907      ;
; 0.623  ; unibus:pdp11|kl11:kl0|rxfilter[0]                     ; unibus:pdp11|kl11:kl0|rxfilter[1]                     ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.909      ;
; 0.623  ; unibus:pdp11|xu:xu0|kl11:kl0|recv_state.recv_data     ; unibus:pdp11|xu:xu0|kl11:kl0|recv_state.recv_stopbit  ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.909      ;
+--------+-------------------------------------------------------+-------------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'pll0|altpll_component|pll|clk[0]'                                                                                                                        ;
+-------+--------------------------+--------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                  ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+--------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; 0.071 ; cpuclk                   ; cpuclk                   ; cpuclk                           ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.097      ; 0.731      ;
; 0.071 ; cpuclk                   ; cpuclk                   ; cpuclk                           ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.097      ; 0.731      ;
; 0.445 ; dram_fsm.dram_pwron_pre  ; dram_fsm.dram_pwron_pre  ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; dram_fsm.dram_pwron_prew ; dram_fsm.dram_pwron_prew ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; dram_fsm.dram_pwron_mrsw ; dram_fsm.dram_pwron_mrsw ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; dram_wait[0]             ; dram_wait[0]             ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; dram_wait[1]             ; dram_wait[1]             ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; dram_wait[2]             ; dram_wait[2]             ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; dram_wait[3]             ; dram_wait[3]             ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; dram_fsm.dram_pwron_refw ; dram_fsm.dram_pwron_refw ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; dram_fsm.dram_poweron    ; dram_fsm.dram_poweron    ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; dram_fsm.dram_init       ; dram_fsm.dram_init       ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; cpureset                 ; cpureset                 ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; dram_addr[10]~reg0       ; dram_addr[10]~reg0       ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; dram_ba_0~reg0           ; dram_ba_0~reg0           ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; dram_ras_n~reg0          ; dram_ras_n~reg0          ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; dram_cas_n~reg0          ; dram_cas_n~reg0          ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.620 ; dram_fsm.dram_c11        ; dram_fsm.dram_c12        ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.906      ;
; 0.625 ; dram_counter[14]         ; dram_counter[14]         ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.911      ;
; 0.626 ; dram_fsm.dram_c10        ; dram_fsm.dram_c11        ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.912      ;
; 0.630 ; dram_fsm.dram_c4         ; dram_fsm.dram_c5         ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.916      ;
; 0.632 ; dram_fsm.dram_c1         ; dram_fsm.dram_c2         ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.918      ;
; 0.640 ; dram_fsm.dram_c2         ; dram_fsm.dram_c3         ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.926      ;
; 0.737 ; dram_fsm.dram_c14        ; dram_fsm.dram_c1         ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.023      ;
; 0.760 ; dram_fsm.dram_c8         ; dram_addr[9]~reg0        ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.046      ;
; 0.779 ; dram_fsm.dram_c3         ; dram_fsm.dram_c4         ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.065      ;
; 0.779 ; dram_fsm.dram_pwron_mrsw ; dram_fsm.dram_idle       ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.065      ;
; 0.942 ; dram_counter[13]         ; dram_counter[13]         ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.228      ;
; 0.947 ; dram_counter[7]          ; dram_counter[7]          ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.233      ;
; 0.950 ; dram_counter[9]          ; dram_counter[9]          ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.236      ;
; 0.950 ; dram_counter[11]         ; dram_counter[11]         ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.236      ;
; 0.954 ; dram_counter[1]          ; dram_counter[1]          ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.240      ;
; 0.954 ; dram_refresh_count[1]    ; dram_refresh_count[1]    ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.240      ;
; 0.954 ; dram_refresh_count[3]    ; dram_refresh_count[3]    ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.240      ;
; 0.968 ; dram_counter[0]          ; dram_counter[0]          ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.254      ;
; 0.971 ; dram_refresh_count[0]    ; dram_refresh_count[0]    ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.257      ;
; 0.976 ; dram_counter[2]          ; dram_counter[2]          ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.262      ;
; 0.977 ; dram_counter[4]          ; dram_counter[4]          ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.263      ;
; 0.985 ; dram_refresh_count[6]    ; dram_refresh_count[6]    ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.271      ;
; 0.985 ; dram_fsm.dram_pwron_mrs  ; dram_addr[4]~reg0        ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.271      ;
; 0.987 ; dram_counter[3]          ; dram_counter[3]          ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.273      ;
; 0.987 ; dram_counter[5]          ; dram_counter[5]          ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.273      ;
; 0.989 ; dram_fsm.dram_init       ; dram_fsm.dram_poweron    ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.275      ;
; 0.994 ; dram_refresh_count[5]    ; dram_refresh_count[5]    ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.280      ;
; 1.019 ; dram_counter[6]          ; dram_counter[6]          ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.305      ;
; 1.021 ; dram_counter[8]          ; dram_counter[8]          ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.307      ;
; 1.022 ; dram_counter[10]         ; dram_counter[10]         ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.308      ;
; 1.022 ; dram_refresh_count[7]    ; dram_refresh_count[7]    ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.308      ;
; 1.025 ; dram_refresh_count[2]    ; dram_refresh_count[2]    ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.311      ;
; 1.026 ; dram_refresh_count[4]    ; dram_refresh_count[4]    ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.312      ;
; 1.027 ; dram_counter[12]         ; dram_counter[12]         ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.313      ;
; 1.115 ; dram_wait[2]             ; dram_wait[3]             ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.401      ;
; 1.141 ; dram_wait[2]             ; dram_fsm.dram_pwron_prew ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.427      ;
; 1.227 ; dram_fsm.dram_c7         ; dram_fsm.dram_c8         ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.512      ;
; 1.282 ; dram_wait[0]             ; dram_fsm.dram_pwron_prew ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.568      ;
; 1.298 ; slowreset                ; dram_fsm.dram_c4         ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; -0.007     ; 1.577      ;
; 1.380 ; dram_fsm.dram_pwron_refw ; dram_fsm.dram_pwron_mrs  ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.665      ;
; 1.383 ; dram_fsm.dram_c8         ; dram_fsm.dram_c9         ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.670      ;
; 1.400 ; dram_counter[0]          ; dram_counter[1]          ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.686      ;
; 1.403 ; dram_refresh_count[0]    ; dram_refresh_count[1]    ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.689      ;
; 1.404 ; dram_counter[13]         ; dram_counter[14]         ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.690      ;
; 1.408 ; dram_counter[2]          ; dram_counter[3]          ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.694      ;
; 1.409 ; dram_counter[4]          ; dram_counter[5]          ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.695      ;
; 1.412 ; dram_counter[9]          ; dram_counter[10]         ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.698      ;
; 1.412 ; dram_counter[11]         ; dram_counter[12]         ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.698      ;
; 1.414 ; dram_wait[3]             ; dram_fsm.dram_pwron_prew ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.700      ;
; 1.416 ; dram_counter[1]          ; dram_counter[2]          ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.702      ;
; 1.416 ; dram_refresh_count[1]    ; dram_refresh_count[2]    ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.702      ;
; 1.416 ; dram_refresh_count[3]    ; dram_refresh_count[4]    ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.702      ;
; 1.443 ; dram_wait[1]             ; dram_fsm.dram_pwron_prew ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.729      ;
; 1.449 ; dram_counter[6]          ; dram_counter[7]          ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.735      ;
; 1.449 ; dram_counter[3]          ; dram_counter[4]          ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.735      ;
; 1.449 ; dram_counter[5]          ; dram_counter[6]          ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.735      ;
; 1.451 ; dram_counter[8]          ; dram_counter[9]          ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.737      ;
; 1.452 ; dram_counter[10]         ; dram_counter[11]         ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.738      ;
; 1.455 ; dram_refresh_count[2]    ; dram_refresh_count[3]    ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.741      ;
; 1.456 ; dram_refresh_count[5]    ; dram_refresh_count[6]    ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.742      ;
; 1.456 ; dram_refresh_count[4]    ; dram_refresh_count[5]    ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.742      ;
; 1.457 ; dram_counter[12]         ; dram_counter[13]         ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.743      ;
; 1.458 ; cpuresetlength[2]        ; cpureset                 ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.744      ;
; 1.463 ; dram_wait[0]             ; dram_wait[1]             ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.749      ;
; 1.480 ; dram_counter[0]          ; dram_counter[2]          ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.766      ;
; 1.483 ; dram_refresh_count[0]    ; dram_refresh_count[2]    ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.769      ;
; 1.488 ; dram_counter[2]          ; dram_counter[4]          ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.774      ;
; 1.489 ; dram_counter[4]          ; dram_counter[6]          ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.775      ;
; 1.492 ; dram_counter[9]          ; dram_counter[11]         ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.778      ;
; 1.492 ; dram_counter[11]         ; dram_counter[13]         ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.778      ;
; 1.496 ; dram_counter[1]          ; dram_counter[3]          ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.782      ;
; 1.496 ; dram_refresh_count[1]    ; dram_refresh_count[3]    ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.782      ;
; 1.496 ; dram_refresh_count[3]    ; dram_refresh_count[5]    ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.782      ;
; 1.510 ; dram_counter[7]          ; dram_counter[8]          ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.796      ;
; 1.518 ; dram_refresh_count[6]    ; dram_refresh_count[7]    ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.804      ;
; 1.525 ; dram_fsm.dram_c9         ; dram_fsm.dram_c10        ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; -0.020     ; 1.791      ;
; 1.526 ; dram_fsm.dram_c6         ; dram_addr[3]~reg0        ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; -0.002     ; 1.810      ;
; 1.529 ; dram_fsm.dram_c6         ; dram_addr[2]~reg0        ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; -0.002     ; 1.813      ;
; 1.529 ; dram_counter[3]          ; dram_counter[5]          ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.815      ;
; 1.529 ; dram_counter[5]          ; dram_counter[7]          ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.815      ;
; 1.531 ; dram_counter[8]          ; dram_counter[10]         ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.817      ;
; 1.532 ; dram_counter[10]         ; dram_counter[12]         ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.818      ;
; 1.535 ; dram_refresh_count[2]    ; dram_refresh_count[4]    ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.821      ;
+-------+--------------------------+--------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'unibus:pdp11|rh11:rh0|sdspi:sd1|clk'                                                                                                                                                                                                                 ;
+-------+---------------------------------------------------------------------+---------------------------------------------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                           ; To Node                                                             ; Launch Clock                        ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------+---------------------------------------------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; 0.445 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r1[3]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r1[3]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r1[4]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r1[4]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r1[0]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r1[0]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r1[1]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r1[1]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r1[5]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r1[5]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r1[6]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r1[6]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|rh11:rh0|sdspi:sd1|do_readr7                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|do_readr7                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[0]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[0]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[1]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[1]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[2]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[2]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[3]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[3]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[4]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[4]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[5]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[5]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[6]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[6]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[7]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[7]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[8]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[8]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[9]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[9]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[10]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[10]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[11]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[11]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_nextstate.sd_checkcmd8           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_nextstate.sd_checkcmd8           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|rh11:rh0|sdspi:sd1|cardtype.cardtype_sdv2              ; unibus:pdp11|rh11:rh0|sdspi:sd1|cardtype.cardtype_sdv2              ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_sendcmd0                ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_sendcmd0                ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_readr1                  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_readr1                  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r1[2]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r1[2]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_nextstate.sd_read_data_waitstart ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_nextstate.sd_read_data_waitstart ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_nextstate.sd_write_checkresponse ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_nextstate.sd_write_checkresponse ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_write                   ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_write                   ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_read_crc                ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_read_crc                ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|rh11:rh0|sdspi:sd1|counter[6]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|counter[6]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|rh11:rh0|sdspi:sd1|counter[7]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|counter[7]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_write_last              ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_write_last              ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|rh11:rh0|sdspi:sd1|counter[8]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|counter[8]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_nextstate.sd_checkacmd41         ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_nextstate.sd_checkacmd41         ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|rh11:rh0|sdspi:sd1|do_readr3                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|do_readr3                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_wait                    ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_wait                    ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_nextstate.sd_checkcmd0           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_nextstate.sd_checkcmd0           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_nextstate.sd_reset               ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_nextstate.sd_reset               ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|rh11:rh0|sdspi:sd1|read_done                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|read_done                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|rh11:rh0|sdspi:sd1|idle                                ; unibus:pdp11|rh11:rh0|sdspi:sd1|idle                                ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|rh11:rh0|sdspi:sd1|card_error                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|card_error                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_read_data               ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_read_data               ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|rh11:rh0|sdspi:sd1|need_400khz                         ; unibus:pdp11|rh11:rh0|sdspi:sd1|need_400khz                         ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_nextstate.sd_idle                ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_nextstate.sd_idle                ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|rh11:rh0|sdspi:sd1|write_done                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|write_done                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sdcard_cs                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sdcard_cs                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sdcard_debug[0]                     ; unibus:pdp11|rh11:rh0|sdspi:sd1|sdcard_debug[0]                     ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[0]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[0]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[1]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[1]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[2]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[2]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[3]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[3]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[4]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[4]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[5]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[5]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[6]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[6]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[7]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[7]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[8]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[8]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[9]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[9]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[10]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[10]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[11]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[11]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[12]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[12]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[13]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[13]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[14]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[14]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[15]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[15]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[16]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[16]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[17]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[17]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[18]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[18]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[19]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[19]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[20]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[20]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[21]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[21]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[22]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[22]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[23]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[23]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[24]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[24]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[25]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[25]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[26]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[26]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[27]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[27]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[28]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[28]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[29]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[29]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[30]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[30]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sdcard_debug[1]                     ; unibus:pdp11|rh11:rh0|sdspi:sd1|sdcard_debug[1]                     ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sdcard_debug[2]                     ; unibus:pdp11|rh11:rh0|sdspi:sd1|sdcard_debug[2]                     ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sdcard_debug[3]                     ; unibus:pdp11|rh11:rh0|sdspi:sd1|sdcard_debug[3]                     ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[0]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[0]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[38]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[38]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.475 ; unibus:pdp11|rh11:rh0|sdspi:sd1|write_start                         ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_idle                    ; cpuclk                              ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.786      ; 1.547      ;
; 0.622 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[14]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[15]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.908      ;
; 0.623 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[31]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[32]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.909      ;
; 0.629 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[11]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[12]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.915      ;
; 0.631 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_dr[1]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_dr[2]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.917      ;
; 0.631 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_word[9]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_word[10]                         ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.917      ;
; 0.633 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_dr[0]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_dr[1]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.919      ;
; 0.633 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[9]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[10]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.919      ;
; 0.638 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r1[0]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r1[1]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.924      ;
; 0.638 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r1[1]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r1[2]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.924      ;
; 0.638 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[10]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[11]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.924      ;
; 0.638 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[13]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[14]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.924      ;
; 0.640 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[15]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[16]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.926      ;
; 0.652 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r1[3]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r1[4]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.938      ;
; 0.657 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r1[5]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r1[6]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.943      ;
; 0.658 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r1[2]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r1[3]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.944      ;
; 0.717 ; unibus:pdp11|cpu:cpu0|init                                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_readr7                  ; cpuclk                              ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.802      ; 1.805      ;
; 0.717 ; unibus:pdp11|cpu:cpu0|init                                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_write_crc               ; cpuclk                              ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.802      ; 1.805      ;
+-------+---------------------------------------------------------------------+---------------------------------------------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'key1'                                                                                                                                                  ;
+-------+-------------------------------------------------+-------------------+-------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                       ; To Node           ; Launch Clock                        ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------+-------------------+-------------------------------------+-------------+--------------+------------+------------+
; 0.897 ; unibus:pdp11|cpu:cpu0|ifetch                    ; greenled[7]$latch ; cpuclk                              ; key1        ; -0.500       ; 0.420      ; 0.817      ;
; 1.205 ; unibus:pdp11|xu:xu0|kl11:kl0|tx                 ; greenled[4]$latch ; clkin                               ; key1        ; -0.500       ; 0.115      ; 0.820      ;
; 1.646 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sdcard_debug[0] ; greenled[0]$latch ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; key1        ; -0.500       ; -0.339     ; 0.807      ;
; 1.652 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sdcard_debug[1] ; greenled[1]$latch ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; key1        ; -0.500       ; -0.340     ; 0.812      ;
; 1.657 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sdcard_debug[2] ; greenled[2]$latch ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; key1        ; -0.500       ; -0.346     ; 0.811      ;
; 1.665 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sdcard_debug[3] ; greenled[3]$latch ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; key1        ; -0.500       ; -0.347     ; 0.818      ;
+-------+-------------------------------------------------+-------------------+-------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'cpuclk'                                                                                                                                                                                              ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                                                                                                              ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0                    ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0                    ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~porta_address_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~porta_address_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~porta_address_reg1 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~porta_address_reg1 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~porta_address_reg2 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~porta_address_reg2 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~porta_address_reg3 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~porta_address_reg3 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~porta_address_reg4 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~porta_address_reg4 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~porta_address_reg5 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~porta_address_reg5 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~porta_address_reg6 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~porta_address_reg6 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~porta_address_reg7 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~porta_address_reg7 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a1                    ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a1                    ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a10                   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a10                   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a11                   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a11                   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a12                   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a12                   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a13                   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a13                   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a14                   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a14                   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a15                   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a15                   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a2                    ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a2                    ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a3                    ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a3                    ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a4                    ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a4                    ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a5                    ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a5                    ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a6                    ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a6                    ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a7                    ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a7                    ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a8                    ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a8                    ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a9                    ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a9                    ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_address_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_address_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_address_reg1 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_address_reg1 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_address_reg2 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_address_reg2 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_address_reg3 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_address_reg3 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_address_reg4 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_address_reg4 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_address_reg5 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_address_reg5 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_address_reg6 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_address_reg6 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_address_reg7 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_address_reg7 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_datain_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_datain_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_datain_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_datain_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_datain_reg10 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_datain_reg10 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_datain_reg11 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_datain_reg11 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_datain_reg12 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_datain_reg12 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_datain_reg13 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_datain_reg13 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_datain_reg14 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_datain_reg14 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_datain_reg15 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_datain_reg15 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_datain_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_datain_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_datain_reg3  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_datain_reg3  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_datain_reg4  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_datain_reg4  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_datain_reg5  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_datain_reg5  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_datain_reg6  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_datain_reg6  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_datain_reg7  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_datain_reg7  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_datain_reg8  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_datain_reg8  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_datain_reg9  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_datain_reg9  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_we_reg       ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_we_reg       ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'unibus:pdp11|rh11:rh0|sdspi:sd1|clk'                                                                                                                                                                                              ;
+--------+--------------+----------------+------------------+-------------------------------------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                               ; Clock Edge ; Target                                                                                                                                              ;
+--------+--------------+----------------+------------------+-------------------------------------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_address_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_address_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_address_reg1 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_address_reg1 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_address_reg2 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_address_reg2 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_address_reg3 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_address_reg3 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_address_reg4 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_address_reg4 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_address_reg5 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_address_reg5 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_address_reg6 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_address_reg6 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_address_reg7 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_address_reg7 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg10 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg10 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg11 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg11 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg12 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg12 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg13 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg13 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg14 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg14 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg15 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg15 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg3  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg3  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg4  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg4  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg5  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg5  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg6  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg6  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg7  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg7  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg8  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg8  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg9  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg9  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_we_reg       ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_we_reg       ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a10~portb_memory_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a10~portb_memory_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a11~portb_memory_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a11~portb_memory_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a12~portb_memory_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a12~portb_memory_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a13~portb_memory_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a13~portb_memory_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a14~portb_memory_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a14~portb_memory_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a15~portb_memory_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a15~portb_memory_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a1~portb_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a1~portb_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a2~portb_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a2~portb_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a3~portb_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a3~portb_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a4~portb_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a4~portb_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a5~portb_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a5~portb_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a6~portb_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a6~portb_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a7~portb_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a7~portb_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a8~portb_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a8~portb_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a9~portb_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a9~portb_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg1 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg1 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg2 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg2 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg3 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg3 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg4 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg4 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg5 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg5 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg6 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg6 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg7 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg7 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|card_error                                                                                                          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|card_error                                                                                                          ;
+--------+--------------+----------------+------------------+-------------------------------------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'key1'                                                                   ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------+
; -1.631 ; 1.000        ; 2.631          ; Port Rate        ; key1  ; Rise       ; key1                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; key1  ; Fall       ; greenled[0]$latch       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; key1  ; Fall       ; greenled[0]$latch       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; key1  ; Rise       ; greenled[0]$latch|datac ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; key1  ; Rise       ; greenled[0]$latch|datac ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; key1  ; Fall       ; greenled[1]$latch       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; key1  ; Fall       ; greenled[1]$latch       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; key1  ; Rise       ; greenled[1]$latch|datac ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; key1  ; Rise       ; greenled[1]$latch|datac ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; key1  ; Fall       ; greenled[2]$latch       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; key1  ; Fall       ; greenled[2]$latch       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; key1  ; Rise       ; greenled[2]$latch|datac ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; key1  ; Rise       ; greenled[2]$latch|datac ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; key1  ; Fall       ; greenled[3]$latch       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; key1  ; Fall       ; greenled[3]$latch       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; key1  ; Rise       ; greenled[3]$latch|datac ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; key1  ; Rise       ; greenled[3]$latch|datac ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; key1  ; Fall       ; greenled[4]$latch       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; key1  ; Fall       ; greenled[4]$latch       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; key1  ; Rise       ; greenled[4]$latch|datac ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; key1  ; Rise       ; greenled[4]$latch|datac ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; key1  ; Fall       ; greenled[5]$latch       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; key1  ; Fall       ; greenled[5]$latch       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; key1  ; Rise       ; greenled[5]$latch|datad ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; key1  ; Rise       ; greenled[5]$latch|datad ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; key1  ; Fall       ; greenled[6]$latch       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; key1  ; Fall       ; greenled[6]$latch       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; key1  ; Rise       ; greenled[6]$latch|datad ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; key1  ; Rise       ; greenled[6]$latch|datad ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; key1  ; Fall       ; greenled[7]$latch       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; key1  ; Fall       ; greenled[7]$latch       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; key1  ; Rise       ; greenled[7]$latch|datac ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; key1  ; Rise       ; greenled[7]$latch|datac ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; key1  ; Rise       ; key1|combout            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; key1  ; Rise       ; key1|combout            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; key1  ; Rise       ; key1~clkctrl|inclk[0]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; key1  ; Rise       ; key1~clkctrl|inclk[0]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; key1  ; Rise       ; key1~clkctrl|outclk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; key1  ; Rise       ; key1~clkctrl|outclk     ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'pll0|altpll_component|pll|clk[0]'                                                            ;
+-------+--------------+----------------+------------------+----------------------------------+------------+--------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                            ; Clock Edge ; Target             ;
+-------+--------------+----------------+------------------+----------------------------------+------------+--------------------+
; 2.735 ; 3.846        ; 1.111          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; cpuclk             ;
; 2.735 ; 3.846        ; 1.111          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; cpuclk             ;
; 2.735 ; 3.846        ; 1.111          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; cpureset           ;
; 2.735 ; 3.846        ; 1.111          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; cpureset           ;
; 2.735 ; 3.846        ; 1.111          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; cpuresetlength[0]  ;
; 2.735 ; 3.846        ; 1.111          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; cpuresetlength[0]  ;
; 2.735 ; 3.846        ; 1.111          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; cpuresetlength[1]  ;
; 2.735 ; 3.846        ; 1.111          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; cpuresetlength[1]  ;
; 2.735 ; 3.846        ; 1.111          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; cpuresetlength[2]  ;
; 2.735 ; 3.846        ; 1.111          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; cpuresetlength[2]  ;
; 2.735 ; 3.846        ; 1.111          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; cpuresetlength[3]  ;
; 2.735 ; 3.846        ; 1.111          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; cpuresetlength[3]  ;
; 2.735 ; 3.846        ; 1.111          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; cpuresetlength[4]  ;
; 2.735 ; 3.846        ; 1.111          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; cpuresetlength[4]  ;
; 2.735 ; 3.846        ; 1.111          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; cpuresetlength[5]  ;
; 2.735 ; 3.846        ; 1.111          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; cpuresetlength[5]  ;
; 2.735 ; 3.846        ; 1.111          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[0]            ;
; 2.735 ; 3.846        ; 1.111          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[0]            ;
; 2.735 ; 3.846        ; 1.111          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[10]           ;
; 2.735 ; 3.846        ; 1.111          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[10]           ;
; 2.735 ; 3.846        ; 1.111          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[11]           ;
; 2.735 ; 3.846        ; 1.111          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[11]           ;
; 2.735 ; 3.846        ; 1.111          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[12]           ;
; 2.735 ; 3.846        ; 1.111          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[12]           ;
; 2.735 ; 3.846        ; 1.111          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[13]           ;
; 2.735 ; 3.846        ; 1.111          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[13]           ;
; 2.735 ; 3.846        ; 1.111          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[14]           ;
; 2.735 ; 3.846        ; 1.111          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[14]           ;
; 2.735 ; 3.846        ; 1.111          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[15]           ;
; 2.735 ; 3.846        ; 1.111          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[15]           ;
; 2.735 ; 3.846        ; 1.111          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[1]            ;
; 2.735 ; 3.846        ; 1.111          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[1]            ;
; 2.735 ; 3.846        ; 1.111          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[2]            ;
; 2.735 ; 3.846        ; 1.111          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[2]            ;
; 2.735 ; 3.846        ; 1.111          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[3]            ;
; 2.735 ; 3.846        ; 1.111          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[3]            ;
; 2.735 ; 3.846        ; 1.111          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[4]            ;
; 2.735 ; 3.846        ; 1.111          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[4]            ;
; 2.735 ; 3.846        ; 1.111          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[5]            ;
; 2.735 ; 3.846        ; 1.111          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[5]            ;
; 2.735 ; 3.846        ; 1.111          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[6]            ;
; 2.735 ; 3.846        ; 1.111          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[6]            ;
; 2.735 ; 3.846        ; 1.111          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[7]            ;
; 2.735 ; 3.846        ; 1.111          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[7]            ;
; 2.735 ; 3.846        ; 1.111          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[8]            ;
; 2.735 ; 3.846        ; 1.111          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[8]            ;
; 2.735 ; 3.846        ; 1.111          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[9]            ;
; 2.735 ; 3.846        ; 1.111          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[9]            ;
; 2.735 ; 3.846        ; 1.111          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; dram_addr[0]~reg0  ;
; 2.735 ; 3.846        ; 1.111          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; dram_addr[0]~reg0  ;
; 2.735 ; 3.846        ; 1.111          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; dram_addr[10]~reg0 ;
; 2.735 ; 3.846        ; 1.111          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; dram_addr[10]~reg0 ;
; 2.735 ; 3.846        ; 1.111          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; dram_addr[11]~reg0 ;
; 2.735 ; 3.846        ; 1.111          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; dram_addr[11]~reg0 ;
; 2.735 ; 3.846        ; 1.111          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; dram_addr[1]~reg0  ;
; 2.735 ; 3.846        ; 1.111          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; dram_addr[1]~reg0  ;
; 2.735 ; 3.846        ; 1.111          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; dram_addr[2]~reg0  ;
; 2.735 ; 3.846        ; 1.111          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; dram_addr[2]~reg0  ;
; 2.735 ; 3.846        ; 1.111          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; dram_addr[3]~reg0  ;
; 2.735 ; 3.846        ; 1.111          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; dram_addr[3]~reg0  ;
; 2.735 ; 3.846        ; 1.111          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; dram_addr[4]~reg0  ;
; 2.735 ; 3.846        ; 1.111          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; dram_addr[4]~reg0  ;
; 2.735 ; 3.846        ; 1.111          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; dram_addr[5]~reg0  ;
; 2.735 ; 3.846        ; 1.111          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; dram_addr[5]~reg0  ;
; 2.735 ; 3.846        ; 1.111          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; dram_addr[6]~reg0  ;
; 2.735 ; 3.846        ; 1.111          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; dram_addr[6]~reg0  ;
; 2.735 ; 3.846        ; 1.111          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; dram_addr[7]~reg0  ;
; 2.735 ; 3.846        ; 1.111          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; dram_addr[7]~reg0  ;
; 2.735 ; 3.846        ; 1.111          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; dram_addr[8]~reg0  ;
; 2.735 ; 3.846        ; 1.111          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; dram_addr[8]~reg0  ;
; 2.735 ; 3.846        ; 1.111          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; dram_addr[9]~reg0  ;
; 2.735 ; 3.846        ; 1.111          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; dram_addr[9]~reg0  ;
; 2.735 ; 3.846        ; 1.111          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; dram_ba_0~reg0     ;
; 2.735 ; 3.846        ; 1.111          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; dram_ba_0~reg0     ;
; 2.735 ; 3.846        ; 1.111          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; dram_cas_n~reg0    ;
; 2.735 ; 3.846        ; 1.111          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; dram_cas_n~reg0    ;
; 2.735 ; 3.846        ; 1.111          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; dram_counter[0]    ;
; 2.735 ; 3.846        ; 1.111          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; dram_counter[0]    ;
; 2.735 ; 3.846        ; 1.111          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; dram_counter[10]   ;
; 2.735 ; 3.846        ; 1.111          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; dram_counter[10]   ;
; 2.735 ; 3.846        ; 1.111          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; dram_counter[11]   ;
; 2.735 ; 3.846        ; 1.111          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; dram_counter[11]   ;
; 2.735 ; 3.846        ; 1.111          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; dram_counter[12]   ;
; 2.735 ; 3.846        ; 1.111          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; dram_counter[12]   ;
; 2.735 ; 3.846        ; 1.111          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; dram_counter[13]   ;
; 2.735 ; 3.846        ; 1.111          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; dram_counter[13]   ;
; 2.735 ; 3.846        ; 1.111          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; dram_counter[14]   ;
; 2.735 ; 3.846        ; 1.111          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; dram_counter[14]   ;
; 2.735 ; 3.846        ; 1.111          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; dram_counter[1]    ;
; 2.735 ; 3.846        ; 1.111          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; dram_counter[1]    ;
; 2.735 ; 3.846        ; 1.111          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; dram_counter[2]    ;
; 2.735 ; 3.846        ; 1.111          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; dram_counter[2]    ;
; 2.735 ; 3.846        ; 1.111          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; dram_counter[3]    ;
; 2.735 ; 3.846        ; 1.111          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; dram_counter[3]    ;
; 2.735 ; 3.846        ; 1.111          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; dram_counter[4]    ;
; 2.735 ; 3.846        ; 1.111          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; dram_counter[4]    ;
; 2.735 ; 3.846        ; 1.111          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; dram_counter[5]    ;
; 2.735 ; 3.846        ; 1.111          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; dram_counter[5]    ;
; 2.735 ; 3.846        ; 1.111          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; dram_counter[6]    ;
; 2.735 ; 3.846        ; 1.111          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; dram_counter[6]    ;
+-------+--------------+----------------+------------------+----------------------------------+------------+--------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clkin'                                                                                        ;
+-------+--------------+----------------+------------------+-------+------------+------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                         ;
+-------+--------------+----------------+------------------+-------+------------+------------------------------------------------+
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdc[0]                   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdc[0]                   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdc[10]                  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdc[10]                  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdc[11]                  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdc[11]                  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdc[1]                   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdc[1]                   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdc[2]                   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdc[2]                   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdc[3]                   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdc[3]                   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdc[4]                   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdc[4]                   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdc[5]                   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdc[5]                   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdc[6]                   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdc[6]                   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdc[7]                   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdc[7]                   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdc[8]                   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdc[8]                   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdc[9]                   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdc[9]                   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdctrigger               ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdctrigger               ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_bit[0]              ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_bit[0]              ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_bit[1]              ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_bit[1]              ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_bit[2]              ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_bit[2]              ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_buf[0]              ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_buf[0]              ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_buf[1]              ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_buf[1]              ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_buf[2]              ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_buf[2]              ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_buf[3]              ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_buf[3]              ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_buf[4]              ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_buf[4]              ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_buf[5]              ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_buf[5]              ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_buf[6]              ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_buf[6]              ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_copy                ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_copy                ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_count[0]            ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_count[0]            ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_count[1]            ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_count[1]            ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_count[2]            ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_count[2]            ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_count[3]            ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_count[3]            ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_count[4]            ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_count[4]            ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_sample[0]           ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_sample[0]           ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_sample[1]           ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_sample[1]           ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_sample[2]           ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_sample[2]           ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_sample[3]           ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_sample[3]           ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_sample[4]           ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_sample[4]           ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_state.recv_data     ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_state.recv_data     ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_state.recv_idle     ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_state.recv_idle     ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_state.recv_startbit ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_state.recv_startbit ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_state.recv_stopbit  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_state.recv_stopbit  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|rx_copied_filter[0]      ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|rx_copied_filter[0]      ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|rx_copied_filter[1]      ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|rx_copied_filter[1]      ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|rxf                      ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|rxf                      ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|rxfilter[0]              ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|rxfilter[0]              ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|rxfilter[1]              ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|rxfilter[1]              ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|rxfilter[2]              ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|rxfilter[2]              ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|rxfilter[3]              ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|rxfilter[3]              ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|rxfilter[4]              ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|rxfilter[4]              ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|rxfilter[5]              ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|rxfilter[5]              ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|rxfilter[6]              ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|rxfilter[6]              ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|rxfilter[7]              ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|rxfilter[7]              ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|tx                       ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|tx                       ;
+-------+--------------+----------------+------------------+-------+------------+------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                           ;
+--------------+-------------------------------------+-------+-------+------------+-------------------------------------+
; Data Port    ; Clock Port                          ; Rise  ; Fall  ; Clock Edge ; Clock Reference                     ;
+--------------+-------------------------------------+-------+-------+------------+-------------------------------------+
; rx1          ; clkin                               ; 5.349 ; 5.349 ; Rise       ; clkin                               ;
; xu_miso      ; cpuclk                              ; 6.282 ; 6.282 ; Rise       ; cpuclk                              ;
; rx1          ; key1                                ; 5.888 ; 5.888 ; Fall       ; key1                                ;
; rx2          ; key1                                ; 4.477 ; 4.477 ; Fall       ; key1                                ;
; dram_dq[*]   ; clkin                               ; 8.712 ; 8.712 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[0]  ; clkin                               ; 7.816 ; 7.816 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[1]  ; clkin                               ; 8.294 ; 8.294 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[2]  ; clkin                               ; 8.289 ; 8.289 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[3]  ; clkin                               ; 8.239 ; 8.239 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[4]  ; clkin                               ; 7.914 ; 7.914 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[5]  ; clkin                               ; 8.157 ; 8.157 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[6]  ; clkin                               ; 8.395 ; 8.395 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[7]  ; clkin                               ; 7.343 ; 7.343 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[8]  ; clkin                               ; 7.435 ; 7.435 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[9]  ; clkin                               ; 7.858 ; 7.858 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[10] ; clkin                               ; 8.187 ; 8.187 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[11] ; clkin                               ; 7.750 ; 7.750 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[12] ; clkin                               ; 8.712 ; 8.712 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[13] ; clkin                               ; 8.476 ; 8.476 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[14] ; clkin                               ; 7.752 ; 7.752 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[15] ; clkin                               ; 7.914 ; 7.914 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; key0         ; clkin                               ; 9.257 ; 9.257 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; sdcard_miso  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 9.076 ; 9.076 ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;
+--------------+-------------------------------------+-------+-------+------------+-------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                              ;
+--------------+-------------------------------------+--------+--------+------------+-------------------------------------+
; Data Port    ; Clock Port                          ; Rise   ; Fall   ; Clock Edge ; Clock Reference                     ;
+--------------+-------------------------------------+--------+--------+------------+-------------------------------------+
; rx1          ; clkin                               ; -5.101 ; -5.101 ; Rise       ; clkin                               ;
; xu_miso      ; cpuclk                              ; -5.141 ; -5.141 ; Rise       ; cpuclk                              ;
; rx1          ; key1                                ; -5.084 ; -5.084 ; Fall       ; key1                                ;
; rx2          ; key1                                ; -3.477 ; -3.477 ; Fall       ; key1                                ;
; dram_dq[*]   ; clkin                               ; -7.095 ; -7.095 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[0]  ; clkin                               ; -7.568 ; -7.568 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[1]  ; clkin                               ; -8.046 ; -8.046 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[2]  ; clkin                               ; -8.041 ; -8.041 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[3]  ; clkin                               ; -7.991 ; -7.991 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[4]  ; clkin                               ; -7.666 ; -7.666 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[5]  ; clkin                               ; -7.909 ; -7.909 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[6]  ; clkin                               ; -8.147 ; -8.147 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[7]  ; clkin                               ; -7.095 ; -7.095 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[8]  ; clkin                               ; -7.187 ; -7.187 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[9]  ; clkin                               ; -7.610 ; -7.610 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[10] ; clkin                               ; -7.939 ; -7.939 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[11] ; clkin                               ; -7.502 ; -7.502 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[12] ; clkin                               ; -8.464 ; -8.464 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[13] ; clkin                               ; -8.228 ; -8.228 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[14] ; clkin                               ; -7.504 ; -7.504 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[15] ; clkin                               ; -7.666 ; -7.666 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; key0         ; clkin                               ; -7.614 ; -7.614 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; sdcard_miso  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; -3.705 ; -3.705 ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;
+--------------+-------------------------------------+--------+--------+------------+-------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                     ;
+----------------+-------------------------------------+--------+--------+------------+-------------------------------------+
; Data Port      ; Clock Port                          ; Rise   ; Fall   ; Clock Edge ; Clock Reference                     ;
+----------------+-------------------------------------+--------+--------+------------+-------------------------------------+
; tx1            ; clkin                               ; 9.832  ; 9.832  ; Rise       ; clkin                               ;
; tx2            ; clkin                               ; 6.965  ; 6.965  ; Rise       ; clkin                               ;
; xu_cs          ; cpuclk                              ; 9.438  ; 9.438  ; Rise       ; cpuclk                              ;
; xu_mosi        ; cpuclk                              ; 8.152  ; 8.152  ; Rise       ; cpuclk                              ;
; xu_sclk        ; cpuclk                              ; 11.984 ; 11.984 ; Rise       ; cpuclk                              ;
; xu_sclk        ; cpuclk                              ; 5.909  ;        ; Fall       ; cpuclk                              ;
; greenled[*]    ; key1                                ; 9.465  ; 9.465  ; Fall       ; key1                                ;
;  greenled[0]   ; key1                                ; 8.643  ; 8.643  ; Fall       ; key1                                ;
;  greenled[1]   ; key1                                ; 8.619  ; 8.619  ; Fall       ; key1                                ;
;  greenled[2]   ; key1                                ; 9.035  ; 9.035  ; Fall       ; key1                                ;
;  greenled[3]   ; key1                                ; 8.325  ; 8.325  ; Fall       ; key1                                ;
;  greenled[4]   ; key1                                ; 9.465  ; 9.465  ; Fall       ; key1                                ;
;  greenled[5]   ; key1                                ; 6.438  ; 6.438  ; Fall       ; key1                                ;
;  greenled[6]   ; key1                                ; 7.555  ; 7.555  ; Fall       ; key1                                ;
;  greenled[7]   ; key1                                ; 7.444  ; 7.444  ; Fall       ; key1                                ;
; dram_addr[*]   ; clkin                               ; 6.367  ; 6.367  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_addr[0]  ; clkin                               ; 6.319  ; 6.319  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_addr[1]  ; clkin                               ; 6.032  ; 6.032  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_addr[2]  ; clkin                               ; 5.620  ; 5.620  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_addr[3]  ; clkin                               ; 5.621  ; 5.621  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_addr[4]  ; clkin                               ; 5.535  ; 5.535  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_addr[5]  ; clkin                               ; 6.367  ; 6.367  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_addr[6]  ; clkin                               ; 5.603  ; 5.603  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_addr[7]  ; clkin                               ; 5.236  ; 5.236  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_addr[8]  ; clkin                               ; 6.198  ; 6.198  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_addr[9]  ; clkin                               ; 5.494  ; 5.494  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_addr[10] ; clkin                               ; 6.160  ; 6.160  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_addr[11] ; clkin                               ; 5.528  ; 5.528  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; dram_ba_0      ; clkin                               ; 5.985  ; 5.985  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; dram_cas_n     ; clkin                               ; 5.592  ; 5.592  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; dram_clk       ; clkin                               ; 1.072  ;        ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; dram_cs_n      ; clkin                               ; 5.313  ; 5.313  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; dram_dq[*]     ; clkin                               ; 6.673  ; 6.673  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[0]    ; clkin                               ; 4.848  ; 4.848  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[1]    ; clkin                               ; 5.078  ; 5.078  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[2]    ; clkin                               ; 5.523  ; 5.523  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[3]    ; clkin                               ; 5.504  ; 5.504  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[4]    ; clkin                               ; 5.543  ; 5.543  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[5]    ; clkin                               ; 5.528  ; 5.528  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[6]    ; clkin                               ; 5.030  ; 5.030  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[7]    ; clkin                               ; 6.673  ; 6.673  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[8]    ; clkin                               ; 5.514  ; 5.514  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[9]    ; clkin                               ; 5.865  ; 5.865  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[10]   ; clkin                               ; 5.523  ; 5.523  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[11]   ; clkin                               ; 5.172  ; 5.172  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[12]   ; clkin                               ; 5.525  ; 5.525  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[13]   ; clkin                               ; 5.890  ; 5.890  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[14]   ; clkin                               ; 5.588  ; 5.588  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[15]   ; clkin                               ; 5.538  ; 5.538  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; dram_ldqm      ; clkin                               ; 6.528  ; 6.528  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; dram_ras_n     ; clkin                               ; 6.836  ; 6.836  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; dram_udqm      ; clkin                               ; 5.630  ; 5.630  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; dram_we_n      ; clkin                               ; 5.206  ; 5.206  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; dram_clk       ; clkin                               ;        ; 1.072  ; Fall       ; pll0|altpll_component|pll|clk[0]    ;
; sdcard_cs      ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 9.198  ; 9.198  ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;
; sdcard_mosi    ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 9.222  ; 9.222  ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;
; sdcard_sclk    ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 5.118  ;        ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;
; sdcard_sclk    ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;        ; 5.118  ; Fall       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;
+----------------+-------------------------------------+--------+--------+------------+-------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                            ;
+----------------+-------------------------------------+--------+-------+------------+-------------------------------------+
; Data Port      ; Clock Port                          ; Rise   ; Fall  ; Clock Edge ; Clock Reference                     ;
+----------------+-------------------------------------+--------+-------+------------+-------------------------------------+
; tx1            ; clkin                               ; 9.832  ; 9.832 ; Rise       ; clkin                               ;
; tx2            ; clkin                               ; 6.965  ; 6.965 ; Rise       ; clkin                               ;
; xu_cs          ; cpuclk                              ; 9.438  ; 9.438 ; Rise       ; cpuclk                              ;
; xu_mosi        ; cpuclk                              ; 8.152  ; 8.152 ; Rise       ; cpuclk                              ;
; xu_sclk        ; cpuclk                              ; 11.984 ; 5.909 ; Rise       ; cpuclk                              ;
; xu_sclk        ; cpuclk                              ; 5.909  ;       ; Fall       ; cpuclk                              ;
; greenled[*]    ; key1                                ; 6.438  ; 6.438 ; Fall       ; key1                                ;
;  greenled[0]   ; key1                                ; 8.643  ; 8.643 ; Fall       ; key1                                ;
;  greenled[1]   ; key1                                ; 8.619  ; 8.619 ; Fall       ; key1                                ;
;  greenled[2]   ; key1                                ; 9.035  ; 9.035 ; Fall       ; key1                                ;
;  greenled[3]   ; key1                                ; 8.325  ; 8.325 ; Fall       ; key1                                ;
;  greenled[4]   ; key1                                ; 9.465  ; 9.465 ; Fall       ; key1                                ;
;  greenled[5]   ; key1                                ; 6.438  ; 6.438 ; Fall       ; key1                                ;
;  greenled[6]   ; key1                                ; 7.555  ; 7.555 ; Fall       ; key1                                ;
;  greenled[7]   ; key1                                ; 7.444  ; 7.444 ; Fall       ; key1                                ;
; dram_addr[*]   ; clkin                               ; 5.236  ; 5.236 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_addr[0]  ; clkin                               ; 6.319  ; 6.319 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_addr[1]  ; clkin                               ; 6.032  ; 6.032 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_addr[2]  ; clkin                               ; 5.620  ; 5.620 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_addr[3]  ; clkin                               ; 5.621  ; 5.621 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_addr[4]  ; clkin                               ; 5.535  ; 5.535 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_addr[5]  ; clkin                               ; 6.367  ; 6.367 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_addr[6]  ; clkin                               ; 5.603  ; 5.603 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_addr[7]  ; clkin                               ; 5.236  ; 5.236 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_addr[8]  ; clkin                               ; 6.198  ; 6.198 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_addr[9]  ; clkin                               ; 5.494  ; 5.494 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_addr[10] ; clkin                               ; 6.160  ; 6.160 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_addr[11] ; clkin                               ; 5.528  ; 5.528 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; dram_ba_0      ; clkin                               ; 5.985  ; 5.985 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; dram_cas_n     ; clkin                               ; 5.592  ; 5.592 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; dram_clk       ; clkin                               ; 1.072  ;       ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; dram_cs_n      ; clkin                               ; 5.313  ; 5.313 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; dram_dq[*]     ; clkin                               ; 4.848  ; 4.848 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[0]    ; clkin                               ; 4.848  ; 4.848 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[1]    ; clkin                               ; 5.078  ; 5.078 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[2]    ; clkin                               ; 5.523  ; 5.523 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[3]    ; clkin                               ; 5.504  ; 5.504 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[4]    ; clkin                               ; 5.543  ; 5.543 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[5]    ; clkin                               ; 5.528  ; 5.528 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[6]    ; clkin                               ; 5.030  ; 5.030 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[7]    ; clkin                               ; 6.673  ; 6.673 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[8]    ; clkin                               ; 5.514  ; 5.514 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[9]    ; clkin                               ; 5.865  ; 5.865 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[10]   ; clkin                               ; 5.523  ; 5.523 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[11]   ; clkin                               ; 5.172  ; 5.172 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[12]   ; clkin                               ; 5.525  ; 5.525 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[13]   ; clkin                               ; 5.890  ; 5.890 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[14]   ; clkin                               ; 5.588  ; 5.588 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[15]   ; clkin                               ; 5.538  ; 5.538 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; dram_ldqm      ; clkin                               ; 6.528  ; 6.528 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; dram_ras_n     ; clkin                               ; 6.836  ; 6.836 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; dram_udqm      ; clkin                               ; 5.630  ; 5.630 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; dram_we_n      ; clkin                               ; 5.206  ; 5.206 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; dram_clk       ; clkin                               ;        ; 1.072 ; Fall       ; pll0|altpll_component|pll|clk[0]    ;
; sdcard_cs      ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 9.198  ; 9.198 ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;
; sdcard_mosi    ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 9.222  ; 9.222 ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;
; sdcard_sclk    ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 5.118  ;       ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;
; sdcard_sclk    ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;        ; 5.118 ; Fall       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;
+----------------+-------------------------------------+--------+-------+------------+-------------------------------------+


+------------------------------------------------------------------------------------------+
; Output Enable Times                                                                      ;
+--------------+------------+-------+------+------------+----------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                  ;
+--------------+------------+-------+------+------------+----------------------------------+
; dram_dq[*]   ; clkin      ; 4.938 ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[0]  ; clkin      ; 5.501 ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[1]  ; clkin      ; 5.455 ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[2]  ; clkin      ; 5.095 ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[3]  ; clkin      ; 5.143 ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[4]  ; clkin      ; 5.452 ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[5]  ; clkin      ; 4.938 ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[6]  ; clkin      ; 5.471 ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[7]  ; clkin      ; 5.462 ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[8]  ; clkin      ; 5.851 ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[9]  ; clkin      ; 5.482 ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[10] ; clkin      ; 5.782 ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[11] ; clkin      ; 5.487 ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[12] ; clkin      ; 5.564 ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[13] ; clkin      ; 5.463 ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[14] ; clkin      ; 5.116 ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[15] ; clkin      ; 5.119 ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
+--------------+------------+-------+------+------------+----------------------------------+


+------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                              ;
+--------------+------------+-------+------+------------+----------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                  ;
+--------------+------------+-------+------+------------+----------------------------------+
; dram_dq[*]   ; clkin      ; 4.938 ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[0]  ; clkin      ; 5.501 ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[1]  ; clkin      ; 5.455 ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[2]  ; clkin      ; 5.095 ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[3]  ; clkin      ; 5.143 ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[4]  ; clkin      ; 5.452 ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[5]  ; clkin      ; 4.938 ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[6]  ; clkin      ; 5.471 ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[7]  ; clkin      ; 5.462 ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[8]  ; clkin      ; 5.851 ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[9]  ; clkin      ; 5.482 ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[10] ; clkin      ; 5.782 ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[11] ; clkin      ; 5.487 ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[12] ; clkin      ; 5.564 ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[13] ; clkin      ; 5.463 ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[14] ; clkin      ; 5.116 ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[15] ; clkin      ; 5.119 ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
+--------------+------------+-------+------+------------+----------------------------------+


+---------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                              ;
+--------------+------------+-----------+-----------+------------+----------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                  ;
+--------------+------------+-----------+-----------+------------+----------------------------------+
; dram_dq[*]   ; clkin      ; 4.938     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[0]  ; clkin      ; 5.501     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[1]  ; clkin      ; 5.455     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[2]  ; clkin      ; 5.095     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[3]  ; clkin      ; 5.143     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[4]  ; clkin      ; 5.452     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[5]  ; clkin      ; 4.938     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[6]  ; clkin      ; 5.471     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[7]  ; clkin      ; 5.462     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[8]  ; clkin      ; 5.851     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[9]  ; clkin      ; 5.482     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[10] ; clkin      ; 5.782     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[11] ; clkin      ; 5.487     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[12] ; clkin      ; 5.564     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[13] ; clkin      ; 5.463     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[14] ; clkin      ; 5.116     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[15] ; clkin      ; 5.119     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
+--------------+------------+-----------+-----------+------------+----------------------------------+


+---------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                      ;
+--------------+------------+-----------+-----------+------------+----------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                  ;
+--------------+------------+-----------+-----------+------------+----------------------------------+
; dram_dq[*]   ; clkin      ; 4.938     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[0]  ; clkin      ; 5.501     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[1]  ; clkin      ; 5.455     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[2]  ; clkin      ; 5.095     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[3]  ; clkin      ; 5.143     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[4]  ; clkin      ; 5.452     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[5]  ; clkin      ; 4.938     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[6]  ; clkin      ; 5.471     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[7]  ; clkin      ; 5.462     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[8]  ; clkin      ; 5.851     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[9]  ; clkin      ; 5.482     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[10] ; clkin      ; 5.782     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[11] ; clkin      ; 5.487     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[12] ; clkin      ; 5.564     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[13] ; clkin      ; 5.463     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[14] ; clkin      ; 5.116     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[15] ; clkin      ; 5.119     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
+--------------+------------+-----------+-----------+------------+----------------------------------+


+---------------------------------------------------------------+
; Fast Model Setup Summary                                      ;
+-------------------------------------+---------+---------------+
; Clock                               ; Slack   ; End Point TNS ;
+-------------------------------------+---------+---------------+
; pll0|altpll_component|pll|clk[0]    ; -15.458 ; -1136.933     ;
; cpuclk                              ; -14.347 ; -44605.721    ;
; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; -4.007  ; -303.610      ;
; clkin                               ; -0.482  ; -8.209        ;
; key1                                ; -0.414  ; -2.006        ;
+-------------------------------------+---------+---------------+


+--------------------------------------------------------------+
; Fast Model Hold Summary                                      ;
+-------------------------------------+--------+---------------+
; Clock                               ; Slack  ; End Point TNS ;
+-------------------------------------+--------+---------------+
; cpuclk                              ; -1.491 ; -534.345      ;
; clkin                               ; -1.325 ; -63.287       ;
; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.125  ; 0.000         ;
; pll0|altpll_component|pll|clk[0]    ; 0.215  ; 0.000         ;
; key1                                ; 0.684  ; 0.000         ;
+-------------------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+--------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                       ;
+-------------------------------------+--------+---------------+
; Clock                               ; Slack  ; End Point TNS ;
+-------------------------------------+--------+---------------+
; cpuclk                              ; -1.880 ; -6837.664     ;
; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; -1.880 ; -372.240      ;
; key1                                ; -1.380 ; -1.380        ;
; pll0|altpll_component|pll|clk[0]    ; 2.846  ; 0.000         ;
; clkin                               ; 9.000  ; 0.000         ;
+-------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'pll0|altpll_component|pll|clk[0]'                                                                                                             ;
+---------+----------------------------------------+--------------------+--------------+----------------------------------+--------------+------------+------------+
; Slack   ; From Node                              ; To Node            ; Launch Clock ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------------------+--------------------+--------------+----------------------------------+--------------+------------+------------+
; -15.458 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dram_addr[0]~reg0  ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -1.840     ; 13.654     ;
; -15.458 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dram_addr[1]~reg0  ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -1.840     ; 13.654     ;
; -15.458 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dram_addr[6]~reg0  ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -1.840     ; 13.654     ;
; -15.458 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dram_addr[7]~reg0  ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -1.840     ; 13.654     ;
; -15.455 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dati[1]            ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -1.848     ; 13.643     ;
; -15.381 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dati[14]           ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -1.852     ; 13.565     ;
; -15.380 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dati[0]            ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -1.846     ; 13.570     ;
; -15.352 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dati[12]           ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -1.846     ; 13.542     ;
; -15.352 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dati[8]            ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -1.846     ; 13.542     ;
; -15.352 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dati[13]           ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -1.846     ; 13.542     ;
; -15.347 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dati[15]           ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -1.841     ; 13.542     ;
; -15.337 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dram_addr[2]~reg0  ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -1.842     ; 13.531     ;
; -15.337 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dram_addr[3]~reg0  ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -1.842     ; 13.531     ;
; -15.335 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dram_addr[5]~reg0  ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -1.831     ; 13.540     ;
; -15.335 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dram_udqm~reg0     ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -1.831     ; 13.540     ;
; -15.335 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dram_ldqm~reg0     ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -1.831     ; 13.540     ;
; -15.325 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dram_addr[0]~reg0  ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -1.840     ; 13.521     ;
; -15.325 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dram_addr[1]~reg0  ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -1.840     ; 13.521     ;
; -15.325 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dram_addr[6]~reg0  ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -1.840     ; 13.521     ;
; -15.325 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dram_addr[7]~reg0  ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -1.840     ; 13.521     ;
; -15.322 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dati[1]            ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -1.848     ; 13.510     ;
; -15.281 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; dram_addr[0]~reg0  ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -1.838     ; 13.479     ;
; -15.281 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; dram_addr[1]~reg0  ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -1.838     ; 13.479     ;
; -15.281 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; dram_addr[6]~reg0  ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -1.838     ; 13.479     ;
; -15.281 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; dram_addr[7]~reg0  ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -1.838     ; 13.479     ;
; -15.278 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; dati[1]            ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -1.846     ; 13.468     ;
; -15.248 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dati[14]           ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -1.852     ; 13.432     ;
; -15.247 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dati[0]            ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -1.846     ; 13.437     ;
; -15.241 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; dram_addr[0]~reg0  ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -1.838     ; 13.439     ;
; -15.241 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; dram_addr[1]~reg0  ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -1.838     ; 13.439     ;
; -15.241 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; dram_addr[6]~reg0  ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -1.838     ; 13.439     ;
; -15.241 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; dram_addr[7]~reg0  ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -1.838     ; 13.439     ;
; -15.238 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; dati[1]            ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -1.846     ; 13.428     ;
; -15.219 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dati[12]           ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -1.846     ; 13.409     ;
; -15.219 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dati[8]            ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -1.846     ; 13.409     ;
; -15.219 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dati[13]           ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -1.846     ; 13.409     ;
; -15.214 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dati[15]           ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -1.841     ; 13.409     ;
; -15.213 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dati[4]            ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -1.837     ; 13.412     ;
; -15.213 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dati[2]            ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -1.837     ; 13.412     ;
; -15.204 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; dati[14]           ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -1.850     ; 13.390     ;
; -15.204 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dram_addr[2]~reg0  ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -1.842     ; 13.398     ;
; -15.204 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dram_addr[3]~reg0  ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -1.842     ; 13.398     ;
; -15.203 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; dati[0]            ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -1.844     ; 13.395     ;
; -15.202 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dram_addr[5]~reg0  ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -1.831     ; 13.407     ;
; -15.202 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dram_udqm~reg0     ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -1.831     ; 13.407     ;
; -15.202 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; dram_ldqm~reg0     ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -1.831     ; 13.407     ;
; -15.193 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dram_addr[11]~reg0 ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -1.838     ; 13.391     ;
; -15.190 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dram_dq[14]~reg0   ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -1.853     ; 13.373     ;
; -15.190 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dram_dq[4]~reg0    ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -1.853     ; 13.373     ;
; -15.190 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dram_dq[3]~reg0    ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -1.853     ; 13.373     ;
; -15.190 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dram_dq[0]~reg0    ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -1.853     ; 13.373     ;
; -15.190 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dram_dq[11]~reg0   ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -1.853     ; 13.373     ;
; -15.190 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dram_dq[10]~reg0   ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -1.853     ; 13.373     ;
; -15.190 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dram_dq[2]~reg0    ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -1.853     ; 13.373     ;
; -15.190 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dram_dq[1]~reg0    ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -1.853     ; 13.373     ;
; -15.175 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; dati[12]           ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -1.844     ; 13.367     ;
; -15.175 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; dati[8]            ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -1.844     ; 13.367     ;
; -15.175 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; dati[13]           ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -1.844     ; 13.367     ;
; -15.173 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dram_dq[5]~reg0    ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -1.852     ; 13.357     ;
; -15.173 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dram_dq[6]~reg0    ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -1.852     ; 13.357     ;
; -15.173 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dram_dq[7]~reg0    ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -1.852     ; 13.357     ;
; -15.173 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dram_dq[12]~reg0   ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -1.852     ; 13.357     ;
; -15.173 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dram_dq[8]~reg0    ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -1.852     ; 13.357     ;
; -15.173 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dram_dq[13]~reg0   ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -1.852     ; 13.357     ;
; -15.173 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dram_dq[15]~reg0   ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -1.852     ; 13.357     ;
; -15.173 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dram_dq[9]~reg0    ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -1.852     ; 13.357     ;
; -15.170 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; dati[15]           ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -1.839     ; 13.367     ;
; -15.169 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dram_dq[14]~en     ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -1.846     ; 13.359     ;
; -15.169 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dram_dq[4]~en      ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -1.846     ; 13.359     ;
; -15.169 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dram_dq[5]~en      ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -1.846     ; 13.359     ;
; -15.169 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dram_dq[6]~en      ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -1.846     ; 13.359     ;
; -15.169 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dram_dq[3]~en      ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -1.846     ; 13.359     ;
; -15.169 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dram_dq[7]~en      ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -1.846     ; 13.359     ;
; -15.169 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dram_dq[0]~en      ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -1.846     ; 13.359     ;
; -15.169 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dram_dq[10]~en     ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -1.846     ; 13.359     ;
; -15.169 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dram_dq[2]~en      ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -1.846     ; 13.359     ;
; -15.169 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dram_dq[1]~en      ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -1.846     ; 13.359     ;
; -15.169 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; dram_dq[13]~en     ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -1.846     ; 13.359     ;
; -15.164 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; dati[14]           ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -1.850     ; 13.350     ;
; -15.163 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; dati[0]            ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -1.844     ; 13.355     ;
; -15.160 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; dram_addr[2]~reg0  ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -1.840     ; 13.356     ;
; -15.160 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; dram_addr[3]~reg0  ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -1.840     ; 13.356     ;
; -15.158 ; unibus:pdp11|cpu:cpu0|rbus_cpu_psw11   ; dram_addr[0]~reg0  ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -1.827     ; 13.367     ;
; -15.158 ; unibus:pdp11|cpu:cpu0|rbus_cpu_psw11   ; dram_addr[1]~reg0  ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -1.827     ; 13.367     ;
; -15.158 ; unibus:pdp11|cpu:cpu0|rbus_cpu_psw11   ; dram_addr[6]~reg0  ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -1.827     ; 13.367     ;
; -15.158 ; unibus:pdp11|cpu:cpu0|rbus_cpu_psw11   ; dram_addr[7]~reg0  ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -1.827     ; 13.367     ;
; -15.158 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; dram_addr[5]~reg0  ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -1.829     ; 13.365     ;
; -15.158 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; dram_udqm~reg0     ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -1.829     ; 13.365     ;
; -15.158 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; dram_ldqm~reg0     ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -1.829     ; 13.365     ;
; -15.155 ; unibus:pdp11|cpu:cpu0|rbus_cpu_psw11   ; dati[1]            ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -1.835     ; 13.356     ;
; -15.153 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[1] ; dram_addr[0]~reg0  ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -1.832     ; 13.357     ;
; -15.153 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[1] ; dram_addr[1]~reg0  ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -1.832     ; 13.357     ;
; -15.153 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[1] ; dram_addr[6]~reg0  ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -1.832     ; 13.357     ;
; -15.153 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[1] ; dram_addr[7]~reg0  ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -1.832     ; 13.357     ;
; -15.150 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[1] ; dati[1]            ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -1.840     ; 13.346     ;
; -15.135 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; dati[12]           ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -1.844     ; 13.327     ;
; -15.135 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; dati[8]            ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -1.844     ; 13.327     ;
; -15.135 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; dati[13]           ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -1.844     ; 13.327     ;
; -15.130 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; dati[15]           ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -1.839     ; 13.327     ;
; -15.120 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; dram_addr[2]~reg0  ; cpuclk       ; pll0|altpll_component|pll|clk[0] ; 0.004        ; -1.840     ; 13.316     ;
+---------+----------------------------------------+--------------------+--------------+----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'cpuclk'                                                                                                                                       ;
+---------+----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                              ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; -14.347 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; unibus:pdp11|cpu:cpu0|addr_indirect[6]  ; cpuclk       ; cpuclk      ; 1.000        ; -0.006     ; 15.373     ;
; -14.329 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[1]  ; cpuclk       ; cpuclk      ; 1.000        ; -0.008     ; 15.353     ;
; -14.311 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; unibus:pdp11|cpu:cpu0|state.state_dst0  ; cpuclk       ; cpuclk      ; 1.000        ; -0.015     ; 15.328     ;
; -14.247 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; unibus:pdp11|cpu:cpu0|addr_indirect[13] ; cpuclk       ; cpuclk      ; 1.000        ; 0.003      ; 15.282     ;
; -14.247 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; unibus:pdp11|cpu:cpu0|addr_indirect[15] ; cpuclk       ; cpuclk      ; 1.000        ; 0.003      ; 15.282     ;
; -14.247 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; unibus:pdp11|cpu:cpu0|addr_indirect[1]  ; cpuclk       ; cpuclk      ; 1.000        ; 0.003      ; 15.282     ;
; -14.242 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; unibus:pdp11|cpu:cpu0|addr_indirect[10] ; cpuclk       ; cpuclk      ; 1.000        ; 0.002      ; 15.276     ;
; -14.242 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; unibus:pdp11|cpu:cpu0|addr_indirect[12] ; cpuclk       ; cpuclk      ; 1.000        ; 0.002      ; 15.276     ;
; -14.242 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; unibus:pdp11|cpu:cpu0|addr_indirect[14] ; cpuclk       ; cpuclk      ; 1.000        ; 0.002      ; 15.276     ;
; -14.229 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; unibus:pdp11|cpu:cpu0|rbus_ix[1]        ; cpuclk       ; cpuclk      ; 1.000        ; -0.002     ; 15.259     ;
; -14.229 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; unibus:pdp11|cpu:cpu0|rbus_ix[2]        ; cpuclk       ; cpuclk      ; 1.000        ; -0.002     ; 15.259     ;
; -14.214 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|addr_indirect[6]  ; cpuclk       ; cpuclk      ; 1.000        ; -0.006     ; 15.240     ;
; -14.213 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; unibus:pdp11|cpu:cpu0|addr_indirect[2]  ; cpuclk       ; cpuclk      ; 1.000        ; 0.004      ; 15.249     ;
; -14.213 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; unibus:pdp11|cpu:cpu0|addr_indirect[7]  ; cpuclk       ; cpuclk      ; 1.000        ; 0.004      ; 15.249     ;
; -14.213 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; unibus:pdp11|cpu:cpu0|addr_indirect[9]  ; cpuclk       ; cpuclk      ; 1.000        ; 0.004      ; 15.249     ;
; -14.213 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; unibus:pdp11|cpu:cpu0|addr_indirect[11] ; cpuclk       ; cpuclk      ; 1.000        ; 0.004      ; 15.249     ;
; -14.202 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; unibus:pdp11|cpu:cpu0|state.state_fpso2 ; cpuclk       ; cpuclk      ; 1.000        ; -0.006     ; 15.228     ;
; -14.199 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; unibus:pdp11|cpu:cpu0|state.state_fpao  ; cpuclk       ; cpuclk      ; 1.000        ; -0.006     ; 15.225     ;
; -14.196 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[1]  ; cpuclk       ; cpuclk      ; 1.000        ; -0.008     ; 15.220     ;
; -14.178 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|state.state_dst0  ; cpuclk       ; cpuclk      ; 1.000        ; -0.015     ; 15.195     ;
; -14.176 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; unibus:pdp11|cpu:cpu0|falu_input[63]    ; cpuclk       ; cpuclk      ; 1.000        ; -0.008     ; 15.200     ;
; -14.176 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; unibus:pdp11|cpu:cpu0|falu_input[60]    ; cpuclk       ; cpuclk      ; 1.000        ; -0.008     ; 15.200     ;
; -14.170 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; unibus:pdp11|cpu:cpu0|addr_indirect[6]  ; cpuclk       ; cpuclk      ; 1.000        ; -0.004     ; 15.198     ;
; -14.156 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; unibus:pdp11|cpu:cpu0|addr_indirect[8]  ; cpuclk       ; cpuclk      ; 1.000        ; -0.003     ; 15.185     ;
; -14.152 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[1]  ; cpuclk       ; cpuclk      ; 1.000        ; -0.006     ; 15.178     ;
; -14.134 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; unibus:pdp11|cpu:cpu0|state.state_dst0  ; cpuclk       ; cpuclk      ; 1.000        ; -0.013     ; 15.153     ;
; -14.130 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; unibus:pdp11|cpu:cpu0|addr_indirect[6]  ; cpuclk       ; cpuclk      ; 1.000        ; -0.004     ; 15.158     ;
; -14.114 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|addr_indirect[13] ; cpuclk       ; cpuclk      ; 1.000        ; 0.003      ; 15.149     ;
; -14.114 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|addr_indirect[15] ; cpuclk       ; cpuclk      ; 1.000        ; 0.003      ; 15.149     ;
; -14.114 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|addr_indirect[1]  ; cpuclk       ; cpuclk      ; 1.000        ; 0.003      ; 15.149     ;
; -14.112 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[1]  ; cpuclk       ; cpuclk      ; 1.000        ; -0.006     ; 15.138     ;
; -14.109 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|addr_indirect[10] ; cpuclk       ; cpuclk      ; 1.000        ; 0.002      ; 15.143     ;
; -14.109 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|addr_indirect[12] ; cpuclk       ; cpuclk      ; 1.000        ; 0.002      ; 15.143     ;
; -14.109 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|addr_indirect[14] ; cpuclk       ; cpuclk      ; 1.000        ; 0.002      ; 15.143     ;
; -14.106 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; unibus:pdp11|cpu:cpu0|state.state_dst3  ; cpuclk       ; cpuclk      ; 1.000        ; -0.012     ; 15.126     ;
; -14.096 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|rbus_ix[1]        ; cpuclk       ; cpuclk      ; 1.000        ; -0.002     ; 15.126     ;
; -14.096 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|rbus_ix[2]        ; cpuclk       ; cpuclk      ; 1.000        ; -0.002     ; 15.126     ;
; -14.094 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; unibus:pdp11|cpu:cpu0|state.state_dst0  ; cpuclk       ; cpuclk      ; 1.000        ; -0.013     ; 15.113     ;
; -14.080 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|addr_indirect[2]  ; cpuclk       ; cpuclk      ; 1.000        ; 0.004      ; 15.116     ;
; -14.080 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|addr_indirect[7]  ; cpuclk       ; cpuclk      ; 1.000        ; 0.004      ; 15.116     ;
; -14.080 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|addr_indirect[9]  ; cpuclk       ; cpuclk      ; 1.000        ; 0.004      ; 15.116     ;
; -14.080 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|addr_indirect[11] ; cpuclk       ; cpuclk      ; 1.000        ; 0.004      ; 15.116     ;
; -14.070 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; unibus:pdp11|cpu:cpu0|addr_indirect[13] ; cpuclk       ; cpuclk      ; 1.000        ; 0.005      ; 15.107     ;
; -14.070 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; unibus:pdp11|cpu:cpu0|addr_indirect[15] ; cpuclk       ; cpuclk      ; 1.000        ; 0.005      ; 15.107     ;
; -14.070 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; unibus:pdp11|cpu:cpu0|addr_indirect[1]  ; cpuclk       ; cpuclk      ; 1.000        ; 0.005      ; 15.107     ;
; -14.069 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|state.state_fpso2 ; cpuclk       ; cpuclk      ; 1.000        ; -0.006     ; 15.095     ;
; -14.068 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; unibus:pdp11|cpu:cpu0|ir_dop            ; cpuclk       ; cpuclk      ; 1.000        ; -0.020     ; 15.080     ;
; -14.066 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|state.state_fpao  ; cpuclk       ; cpuclk      ; 1.000        ; -0.006     ; 15.092     ;
; -14.065 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; unibus:pdp11|cpu:cpu0|addr_indirect[10] ; cpuclk       ; cpuclk      ; 1.000        ; 0.004      ; 15.101     ;
; -14.065 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; unibus:pdp11|cpu:cpu0|addr_indirect[12] ; cpuclk       ; cpuclk      ; 1.000        ; 0.004      ; 15.101     ;
; -14.065 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; unibus:pdp11|cpu:cpu0|addr_indirect[14] ; cpuclk       ; cpuclk      ; 1.000        ; 0.004      ; 15.101     ;
; -14.064 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; unibus:pdp11|cpu:cpu0|ir[2]             ; cpuclk       ; cpuclk      ; 1.000        ; -0.021     ; 15.075     ;
; -14.064 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; unibus:pdp11|cpu:cpu0|ir[1]             ; cpuclk       ; cpuclk      ; 1.000        ; -0.021     ; 15.075     ;
; -14.059 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; unibus:pdp11|cpu:cpu0|ir_fpao           ; cpuclk       ; cpuclk      ; 1.000        ; -0.015     ; 15.076     ;
; -14.059 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; unibus:pdp11|cpu:cpu0|ir_dopr           ; cpuclk       ; cpuclk      ; 1.000        ; -0.015     ; 15.076     ;
; -14.059 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; unibus:pdp11|cpu:cpu0|ir_fpsop2         ; cpuclk       ; cpuclk      ; 1.000        ; -0.015     ; 15.076     ;
; -14.058 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; unibus:pdp11|cpu:cpu0|ir[9]             ; cpuclk       ; cpuclk      ; 1.000        ; -0.020     ; 15.070     ;
; -14.052 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; unibus:pdp11|cpu:cpu0|rbus_ix[1]        ; cpuclk       ; cpuclk      ; 1.000        ; 0.000      ; 15.084     ;
; -14.052 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; unibus:pdp11|cpu:cpu0|rbus_ix[2]        ; cpuclk       ; cpuclk      ; 1.000        ; 0.000      ; 15.084     ;
; -14.047 ; unibus:pdp11|cpu:cpu0|rbus_cpu_psw11   ; unibus:pdp11|cpu:cpu0|addr_indirect[6]  ; cpuclk       ; cpuclk      ; 1.000        ; 0.007      ; 15.086     ;
; -14.045 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; unibus:pdp11|cpu:cpu0|temp_psw[5]       ; cpuclk       ; cpuclk      ; 1.000        ; -0.010     ; 15.067     ;
; -14.043 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|falu_input[63]    ; cpuclk       ; cpuclk      ; 1.000        ; -0.008     ; 15.067     ;
; -14.043 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|falu_input[60]    ; cpuclk       ; cpuclk      ; 1.000        ; -0.008     ; 15.067     ;
; -14.042 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; unibus:pdp11|cpu:cpu0|state.state_src2  ; cpuclk       ; cpuclk      ; 1.000        ; -0.011     ; 15.063     ;
; -14.042 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[1] ; unibus:pdp11|cpu:cpu0|addr_indirect[6]  ; cpuclk       ; cpuclk      ; 1.000        ; 0.002      ; 15.076     ;
; -14.039 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; unibus:pdp11|cpu:cpu0|ir[11]            ; cpuclk       ; cpuclk      ; 1.000        ; -0.012     ; 15.059     ;
; -14.039 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; unibus:pdp11|cpu:cpu0|ir[3]             ; cpuclk       ; cpuclk      ; 1.000        ; -0.012     ; 15.059     ;
; -14.039 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; unibus:pdp11|cpu:cpu0|ir_facdst         ; cpuclk       ; cpuclk      ; 1.000        ; -0.012     ; 15.059     ;
; -14.038 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; unibus:pdp11|cpu:cpu0|state.state_src3  ; cpuclk       ; cpuclk      ; 1.000        ; -0.011     ; 15.059     ;
; -14.036 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; unibus:pdp11|cpu:cpu0|ir_jsr            ; cpuclk       ; cpuclk      ; 1.000        ; -0.012     ; 15.056     ;
; -14.036 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; unibus:pdp11|cpu:cpu0|addr_indirect[2]  ; cpuclk       ; cpuclk      ; 1.000        ; 0.006      ; 15.074     ;
; -14.036 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; unibus:pdp11|cpu:cpu0|addr_indirect[7]  ; cpuclk       ; cpuclk      ; 1.000        ; 0.006      ; 15.074     ;
; -14.036 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; unibus:pdp11|cpu:cpu0|addr_indirect[9]  ; cpuclk       ; cpuclk      ; 1.000        ; 0.006      ; 15.074     ;
; -14.036 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; unibus:pdp11|cpu:cpu0|addr_indirect[11] ; cpuclk       ; cpuclk      ; 1.000        ; 0.006      ; 15.074     ;
; -14.030 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; unibus:pdp11|cpu:cpu0|addr_indirect[13] ; cpuclk       ; cpuclk      ; 1.000        ; 0.005      ; 15.067     ;
; -14.030 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; unibus:pdp11|cpu:cpu0|addr_indirect[15] ; cpuclk       ; cpuclk      ; 1.000        ; 0.005      ; 15.067     ;
; -14.030 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; unibus:pdp11|cpu:cpu0|addr_indirect[1]  ; cpuclk       ; cpuclk      ; 1.000        ; 0.005      ; 15.067     ;
; -14.029 ; unibus:pdp11|cpu:cpu0|rbus_cpu_psw11   ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[1]  ; cpuclk       ; cpuclk      ; 1.000        ; 0.005      ; 15.066     ;
; -14.028 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; unibus:pdp11|cpu:cpu0|psw[3]            ; cpuclk       ; cpuclk      ; 1.000        ; -0.018     ; 15.042     ;
; -14.025 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; unibus:pdp11|cpu:cpu0|addr_indirect[10] ; cpuclk       ; cpuclk      ; 1.000        ; 0.004      ; 15.061     ;
; -14.025 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; unibus:pdp11|cpu:cpu0|addr_indirect[12] ; cpuclk       ; cpuclk      ; 1.000        ; 0.004      ; 15.061     ;
; -14.025 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; unibus:pdp11|cpu:cpu0|addr_indirect[14] ; cpuclk       ; cpuclk      ; 1.000        ; 0.004      ; 15.061     ;
; -14.025 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; unibus:pdp11|cpu:cpu0|state.state_fpso2 ; cpuclk       ; cpuclk      ; 1.000        ; -0.004     ; 15.053     ;
; -14.024 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[1] ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[1]  ; cpuclk       ; cpuclk      ; 1.000        ; 0.000      ; 15.056     ;
; -14.023 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0] ; unibus:pdp11|cpu:cpu0|addr_indirect[8]  ; cpuclk       ; cpuclk      ; 1.000        ; -0.003     ; 15.052     ;
; -14.022 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; unibus:pdp11|cpu:cpu0|psw[1]            ; cpuclk       ; cpuclk      ; 1.000        ; -0.018     ; 15.036     ;
; -14.022 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; unibus:pdp11|cpu:cpu0|state.state_fpao  ; cpuclk       ; cpuclk      ; 1.000        ; -0.004     ; 15.050     ;
; -14.021 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; unibus:pdp11|cpu:cpu0|falus_input[56]   ; cpuclk       ; cpuclk      ; 1.000        ; -0.002     ; 15.051     ;
; -14.021 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; unibus:pdp11|cpu:cpu0|falus_input[62]   ; cpuclk       ; cpuclk      ; 1.000        ; -0.002     ; 15.051     ;
; -14.021 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; unibus:pdp11|cpu:cpu0|falus_input[61]   ; cpuclk       ; cpuclk      ; 1.000        ; -0.002     ; 15.051     ;
; -14.021 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; unibus:pdp11|cpu:cpu0|falus_input[63]   ; cpuclk       ; cpuclk      ; 1.000        ; -0.002     ; 15.051     ;
; -14.021 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; unibus:pdp11|cpu:cpu0|falus_input[58]   ; cpuclk       ; cpuclk      ; 1.000        ; -0.002     ; 15.051     ;
; -14.017 ; unibus:pdp11|cpu:cpu0|rbus_ix[0]       ; unibus:pdp11|cpu:cpu0|ir_jmp            ; cpuclk       ; cpuclk      ; 1.000        ; -0.001     ; 15.048     ;
; -14.012 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; unibus:pdp11|cpu:cpu0|rbus_ix[1]        ; cpuclk       ; cpuclk      ; 1.000        ; 0.000      ; 15.044     ;
; -14.012 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; unibus:pdp11|cpu:cpu0|rbus_ix[2]        ; cpuclk       ; cpuclk      ; 1.000        ; 0.000      ; 15.044     ;
; -14.011 ; unibus:pdp11|cpu:cpu0|rbus_cpu_psw11   ; unibus:pdp11|cpu:cpu0|state.state_dst0  ; cpuclk       ; cpuclk      ; 1.000        ; -0.002     ; 15.041     ;
; -14.006 ; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[1] ; unibus:pdp11|cpu:cpu0|state.state_dst0  ; cpuclk       ; cpuclk      ; 1.000        ; -0.007     ; 15.031     ;
; -13.999 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; unibus:pdp11|cpu:cpu0|falu_input[63]    ; cpuclk       ; cpuclk      ; 1.000        ; -0.006     ; 15.025     ;
; -13.999 ; unibus:pdp11|cpu:cpu0|rbus_ix[2]       ; unibus:pdp11|cpu:cpu0|falu_input[60]    ; cpuclk       ; cpuclk      ; 1.000        ; -0.006     ; 15.025     ;
; -13.996 ; unibus:pdp11|cpu:cpu0|rbus_ix[1]       ; unibus:pdp11|cpu:cpu0|addr_indirect[2]  ; cpuclk       ; cpuclk      ; 1.000        ; 0.006      ; 15.034     ;
+---------+----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'unibus:pdp11|rh11:rh0|sdspi:sd1|clk'                                                                                                                           ;
+--------+-------------------------------+--------------------------------------------+--------------+-------------------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                                    ; Launch Clock ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+--------------------------------------------+--------------+-------------------------------------+--------------+------------+------------+
; -4.007 ; unibus:pdp11|rh11:rh0|rmdc[0] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[26] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.346      ; 4.885      ;
; -3.926 ; unibus:pdp11|rh11:rh0|rmdc[0] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[25] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.346      ; 4.804      ;
; -3.906 ; unibus:pdp11|rh11:rh0|rmdc[1] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[26] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.346      ; 4.784      ;
; -3.825 ; unibus:pdp11|rh11:rh0|rmdc[1] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[25] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.346      ; 4.703      ;
; -3.823 ; unibus:pdp11|rh11:rh0|rmdc[2] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[26] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.346      ; 4.701      ;
; -3.814 ; unibus:pdp11|rh11:rh0|rmdc[4] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[26] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.342      ; 4.688      ;
; -3.813 ; unibus:pdp11|rh11:rh0|rmdc[0] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[23] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.346      ; 4.691      ;
; -3.810 ; unibus:pdp11|rh11:rh0|rmdc[0] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[24] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.346      ; 4.688      ;
; -3.769 ; unibus:pdp11|rh11:rh0|rmdc[3] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[26] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.346      ; 4.647      ;
; -3.767 ; unibus:pdp11|rh11:rh0|rmdc[0] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[35] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.345      ; 4.644      ;
; -3.764 ; unibus:pdp11|rh11:rh0|rmdc[5] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[26] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.346      ; 4.642      ;
; -3.742 ; unibus:pdp11|rh11:rh0|rmdc[2] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[25] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.346      ; 4.620      ;
; -3.731 ; unibus:pdp11|rh11:rh0|rmdc[4] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[25] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.342      ; 4.605      ;
; -3.712 ; unibus:pdp11|rh11:rh0|rmdc[1] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[23] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.346      ; 4.590      ;
; -3.709 ; unibus:pdp11|rh11:rh0|rmdc[1] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[24] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.346      ; 4.587      ;
; -3.688 ; unibus:pdp11|rh11:rh0|rmdc[3] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[25] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.346      ; 4.566      ;
; -3.683 ; unibus:pdp11|rh11:rh0|rmdc[5] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[25] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.346      ; 4.561      ;
; -3.667 ; unibus:pdp11|rh11:rh0|rmdc[0] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[34] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.345      ; 4.544      ;
; -3.666 ; unibus:pdp11|rh11:rh0|rmdc[1] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[35] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.345      ; 4.543      ;
; -3.640 ; unibus:pdp11|rh11:rh0|rmdc[0] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[29] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.348      ; 4.520      ;
; -3.637 ; unibus:pdp11|rh11:rh0|rmdc[0] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[20] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.348      ; 4.517      ;
; -3.636 ; unibus:pdp11|rh11:rh0|rmdc[0] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[21] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.346      ; 4.514      ;
; -3.631 ; unibus:pdp11|rh11:rh0|rmdc[0] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[30] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.346      ; 4.509      ;
; -3.626 ; unibus:pdp11|rh11:rh0|rmdc[0] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[32] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.346      ; 4.504      ;
; -3.605 ; unibus:pdp11|rh11:rh0|rmdc[0] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[22] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.346      ; 4.483      ;
; -3.603 ; unibus:pdp11|rh11:rh0|rmdc[7] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[26] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.347      ; 4.482      ;
; -3.583 ; unibus:pdp11|rh11:rh0|rmdc[2] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[35] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.345      ; 4.460      ;
; -3.582 ; unibus:pdp11|rh11:rh0|rmdc[2] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[23] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.346      ; 4.460      ;
; -3.579 ; unibus:pdp11|rh11:rh0|rmdc[2] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[24] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.346      ; 4.457      ;
; -3.574 ; unibus:pdp11|rh11:rh0|rmdc[4] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[35] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.341      ; 4.447      ;
; -3.570 ; unibus:pdp11|rh11:rh0|rmdc[6] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[26] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.347      ; 4.449      ;
; -3.566 ; unibus:pdp11|rh11:rh0|rmdc[1] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[34] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.345      ; 4.443      ;
; -3.556 ; unibus:pdp11|rh11:rh0|rmdc[0] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[33] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.345      ; 4.433      ;
; -3.544 ; unibus:pdp11|rh11:rh0|rmdc[1] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[29] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.348      ; 4.424      ;
; -3.541 ; unibus:pdp11|rh11:rh0|rmdc[1] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[20] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.348      ; 4.421      ;
; -3.540 ; unibus:pdp11|rh11:rh0|rmdc[1] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[21] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.346      ; 4.418      ;
; -3.535 ; unibus:pdp11|rh11:rh0|rmdc[1] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[30] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.346      ; 4.413      ;
; -3.532 ; unibus:pdp11|rh11:rh0|rmdc[8] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[26] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.351      ; 4.415      ;
; -3.529 ; unibus:pdp11|rh11:rh0|rmdc[3] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[35] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.345      ; 4.406      ;
; -3.525 ; unibus:pdp11|rh11:rh0|rmdc[5] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[23] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.346      ; 4.403      ;
; -3.525 ; unibus:pdp11|rh11:rh0|rmdc[1] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[32] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.346      ; 4.403      ;
; -3.524 ; unibus:pdp11|rh11:rh0|rmdc[5] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[35] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.345      ; 4.401      ;
; -3.522 ; unibus:pdp11|rh11:rh0|rmdc[5] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[24] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.346      ; 4.400      ;
; -3.516 ; unibus:pdp11|rh11:rh0|rmdc[4] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[24] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.342      ; 4.390      ;
; -3.504 ; unibus:pdp11|rh11:rh0|rmdc[1] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[22] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.346      ; 4.382      ;
; -3.497 ; unibus:pdp11|rh11:rh0|rmdc[0] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[28] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.348      ; 4.377      ;
; -3.495 ; unibus:pdp11|rh11:rh0|rmdc[0] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[19] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.348      ; 4.375      ;
; -3.483 ; unibus:pdp11|rh11:rh0|rmdc[2] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[34] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.345      ; 4.360      ;
; -3.473 ; unibus:pdp11|rh11:rh0|rmdc[3] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[24] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.346      ; 4.351      ;
; -3.472 ; unibus:pdp11|rh11:rh0|rmdc[4] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[34] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.341      ; 4.345      ;
; -3.459 ; unibus:pdp11|rh11:rh0|rmdc[7] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[25] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.347      ; 4.338      ;
; -3.455 ; unibus:pdp11|rh11:rh0|rmdc[1] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[33] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.345      ; 4.332      ;
; -3.445 ; unibus:pdp11|rh11:rh0|rmdc[4] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[23] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.342      ; 4.319      ;
; -3.444 ; unibus:pdp11|rh11:rh0|rmdc[0] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[31] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.346      ; 4.322      ;
; -3.430 ; unibus:pdp11|rh11:rh0|rmdc[3] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[23] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.346      ; 4.308      ;
; -3.429 ; unibus:pdp11|rh11:rh0|rmdc[3] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[34] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.345      ; 4.306      ;
; -3.424 ; unibus:pdp11|rh11:rh0|rmdc[5] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[34] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.345      ; 4.301      ;
; -3.408 ; unibus:pdp11|rh11:rh0|rmdc[6] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[25] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.347      ; 4.287      ;
; -3.405 ; unibus:pdp11|rh11:rh0|rmdc[2] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[21] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.346      ; 4.283      ;
; -3.404 ; unibus:pdp11|rh11:rh0|rmdc[2] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[29] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.348      ; 4.284      ;
; -3.401 ; unibus:pdp11|rh11:rh0|rmdc[2] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[20] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.348      ; 4.281      ;
; -3.401 ; unibus:pdp11|rh11:rh0|rmdc[1] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[28] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.348      ; 4.281      ;
; -3.400 ; unibus:pdp11|rh11:rh0|rmdc[2] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[30] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.346      ; 4.278      ;
; -3.399 ; unibus:pdp11|rh11:rh0|rmdc[1] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[19] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.348      ; 4.279      ;
; -3.395 ; unibus:pdp11|rh11:rh0|rmdc[2] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[32] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.346      ; 4.273      ;
; -3.374 ; unibus:pdp11|rh11:rh0|rmdc[2] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[22] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.346      ; 4.252      ;
; -3.363 ; unibus:pdp11|rh11:rh0|rmdc[7] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[35] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.346      ; 4.241      ;
; -3.363 ; unibus:pdp11|rh11:rh0|rmdc[8] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[25] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.351      ; 4.246      ;
; -3.354 ; unibus:pdp11|rh11:rh0|rmdc[3] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[29] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.348      ; 4.234      ;
; -3.351 ; unibus:pdp11|rh11:rh0|rmdc[3] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[20] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.348      ; 4.231      ;
; -3.350 ; unibus:pdp11|rh11:rh0|rmdc[3] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[21] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.346      ; 4.228      ;
; -3.348 ; unibus:pdp11|rh11:rh0|rmdc[5] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[21] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.346      ; 4.226      ;
; -3.345 ; unibus:pdp11|rh11:rh0|rmdc[3] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[30] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.346      ; 4.223      ;
; -3.343 ; unibus:pdp11|rh11:rh0|rmdc[5] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[30] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.346      ; 4.221      ;
; -3.343 ; unibus:pdp11|rh11:rh0|rmdc[1] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[31] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.346      ; 4.221      ;
; -3.338 ; unibus:pdp11|rh11:rh0|rmdc[5] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[32] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.346      ; 4.216      ;
; -3.330 ; unibus:pdp11|rh11:rh0|rmdc[6] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[35] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.346      ; 4.208      ;
; -3.325 ; unibus:pdp11|rh11:rh0|rmdc[2] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[33] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.345      ; 4.202      ;
; -3.319 ; unibus:pdp11|rh11:rh0|rmdc[0] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[17] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.346      ; 4.197      ;
; -3.317 ; unibus:pdp11|rh11:rh0|rmdc[5] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[22] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.346      ; 4.195      ;
; -3.312 ; unibus:pdp11|rh11:rh0|rmdc[0] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[27] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.348      ; 4.192      ;
; -3.310 ; unibus:pdp11|rh11:rh0|rmdc[9] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[26] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.351      ; 4.193      ;
; -3.292 ; unibus:pdp11|rh11:rh0|rmdc[8] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[35] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.350      ; 4.174      ;
; -3.281 ; unibus:pdp11|rh11:rh0|rmdc[4] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[29] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.344      ; 4.157      ;
; -3.278 ; unibus:pdp11|rh11:rh0|rmdc[4] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[20] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.344      ; 4.154      ;
; -3.277 ; unibus:pdp11|rh11:rh0|rmdc[4] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[21] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.342      ; 4.151      ;
; -3.272 ; unibus:pdp11|rh11:rh0|rmdc[4] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[30] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.342      ; 4.146      ;
; -3.268 ; unibus:pdp11|rh11:rh0|rmdc[5] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[33] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.345      ; 4.145      ;
; -3.262 ; unibus:pdp11|rh11:rh0|rmdc[4] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[33] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.341      ; 4.135      ;
; -3.261 ; unibus:pdp11|rh11:rh0|rmdc[0] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[18] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.348      ; 4.141      ;
; -3.261 ; unibus:pdp11|rh11:rh0|rmdc[2] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[28] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.348      ; 4.141      ;
; -3.260 ; unibus:pdp11|rh11:rh0|rmdc[4] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[17] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.342      ; 4.134      ;
; -3.259 ; unibus:pdp11|rh11:rh0|rmdc[2] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[19] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.348      ; 4.139      ;
; -3.258 ; unibus:pdp11|rh11:rh0|rmdc[4] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[32] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.342      ; 4.132      ;
; -3.249 ; unibus:pdp11|rh11:rh0|rmdc[5] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[29] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.348      ; 4.129      ;
; -3.246 ; unibus:pdp11|rh11:rh0|rmdc[5] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[20] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.348      ; 4.126      ;
; -3.244 ; unibus:pdp11|rh11:rh0|rmdc[7] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[24] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.347      ; 4.123      ;
; -3.243 ; unibus:pdp11|rh11:rh0|rmdc[3] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[32] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.346      ; 4.121      ;
; -3.236 ; unibus:pdp11|rh11:rh0|rmdc[4] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[28] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.344      ; 4.112      ;
; -3.235 ; unibus:pdp11|rh11:rh0|rmdc[4] ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[22] ; cpuclk       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.500        ; 0.342      ; 4.109      ;
+--------+-------------------------------+--------------------------------------------+--------------+-------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clkin'                                                                                                                                                     ;
+--------+----------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.482 ; unibus:pdp11|xu:xu0|kl11:kl0|tx_start  ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_buf[5]              ; cpuclk       ; clkin       ; 0.500        ; 0.220      ; 1.234      ;
; -0.482 ; unibus:pdp11|xu:xu0|kl11:kl0|tx_start  ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_buf[4]              ; cpuclk       ; clkin       ; 0.500        ; 0.220      ; 1.234      ;
; -0.482 ; unibus:pdp11|xu:xu0|kl11:kl0|tx_start  ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_buf[6]              ; cpuclk       ; clkin       ; 0.500        ; 0.220      ; 1.234      ;
; -0.482 ; unibus:pdp11|xu:xu0|kl11:kl0|tx_start  ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_buf[2]              ; cpuclk       ; clkin       ; 0.500        ; 0.220      ; 1.234      ;
; -0.482 ; unibus:pdp11|xu:xu0|kl11:kl0|tx_start  ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_buf[3]              ; cpuclk       ; clkin       ; 0.500        ; 0.220      ; 1.234      ;
; -0.482 ; unibus:pdp11|xu:xu0|kl11:kl0|tx_start  ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_buf[1]              ; cpuclk       ; clkin       ; 0.500        ; 0.220      ; 1.234      ;
; -0.482 ; unibus:pdp11|xu:xu0|kl11:kl0|tx_start  ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_buf[0]              ; cpuclk       ; clkin       ; 0.500        ; 0.220      ; 1.234      ;
; -0.413 ; unibus:pdp11|kl11:kl0|tx_start         ; unibus:pdp11|kl11:kl0|xmit_buf[6]                     ; cpuclk       ; clkin       ; 0.500        ; 0.218      ; 1.163      ;
; -0.413 ; unibus:pdp11|kl11:kl0|tx_start         ; unibus:pdp11|kl11:kl0|xmit_buf[4]                     ; cpuclk       ; clkin       ; 0.500        ; 0.218      ; 1.163      ;
; -0.413 ; unibus:pdp11|kl11:kl0|tx_start         ; unibus:pdp11|kl11:kl0|xmit_buf[5]                     ; cpuclk       ; clkin       ; 0.500        ; 0.218      ; 1.163      ;
; -0.413 ; unibus:pdp11|kl11:kl0|tx_start         ; unibus:pdp11|kl11:kl0|xmit_buf[2]                     ; cpuclk       ; clkin       ; 0.500        ; 0.218      ; 1.163      ;
; -0.413 ; unibus:pdp11|kl11:kl0|tx_start         ; unibus:pdp11|kl11:kl0|xmit_buf[3]                     ; cpuclk       ; clkin       ; 0.500        ; 0.218      ; 1.163      ;
; -0.413 ; unibus:pdp11|kl11:kl0|tx_start         ; unibus:pdp11|kl11:kl0|xmit_buf[1]                     ; cpuclk       ; clkin       ; 0.500        ; 0.218      ; 1.163      ;
; -0.413 ; unibus:pdp11|kl11:kl0|tx_start         ; unibus:pdp11|kl11:kl0|xmit_buf[0]                     ; cpuclk       ; clkin       ; 0.500        ; 0.218      ; 1.163      ;
; -0.309 ; unibus:pdp11|xu:xu0|kl11:kl0|tx_start  ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_state.xmit_stopbit  ; cpuclk       ; clkin       ; 0.500        ; 0.221      ; 1.062      ;
; -0.307 ; unibus:pdp11|xu:xu0|kl11:kl0|tx_start  ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_state.xmit_startbit ; cpuclk       ; clkin       ; 0.500        ; 0.221      ; 1.060      ;
; -0.289 ; unibus:pdp11|kl11:kl0|tx_start         ; unibus:pdp11|kl11:kl0|xmit_state.xmit_stopbit         ; cpuclk       ; clkin       ; 0.500        ; 0.218      ; 1.039      ;
; -0.286 ; unibus:pdp11|kl11:kl0|tx_start         ; unibus:pdp11|kl11:kl0|xmit_state.xmit_startbit        ; cpuclk       ; clkin       ; 0.500        ; 0.218      ; 1.036      ;
; -0.133 ; unibus:pdp11|xu:xu0|kl11:kl0|tx_start  ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_state.xmit_idle     ; cpuclk       ; clkin       ; 0.500        ; 0.221      ; 0.886      ;
; -0.131 ; unibus:pdp11|xu:xu0|kl11:kl0|tx_start  ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_state.xmit_data     ; cpuclk       ; clkin       ; 0.500        ; 0.221      ; 0.884      ;
; -0.118 ; unibus:pdp11|kl11:kl0|tx_start         ; unibus:pdp11|kl11:kl0|xmit_state.xmit_data            ; cpuclk       ; clkin       ; 0.500        ; 0.218      ; 0.868      ;
; -0.115 ; unibus:pdp11|kl11:kl0|tx_start         ; unibus:pdp11|kl11:kl0|xmit_state.xmit_idle            ; cpuclk       ; clkin       ; 0.500        ; 0.218      ; 0.865      ;
; -0.091 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|rx_copied_filter[0]             ; cpuclk       ; clkin       ; 1.000        ; 0.230      ; 1.353      ;
; -0.063 ; unibus:pdp11|kl11:kl0|tx_buf[0]        ; unibus:pdp11|kl11:kl0|xmit_buf[0]                     ; cpuclk       ; clkin       ; 0.500        ; 0.222      ; 0.817      ;
; -0.041 ; unibus:pdp11|kl11:kl0|tx_buf[6]        ; unibus:pdp11|kl11:kl0|xmit_buf[6]                     ; cpuclk       ; clkin       ; 0.500        ; 0.222      ; 0.795      ;
; -0.039 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|recv_bit[0]                     ; cpuclk       ; clkin       ; 1.000        ; 0.226      ; 1.297      ;
; -0.039 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|recv_bit[1]                     ; cpuclk       ; clkin       ; 1.000        ; 0.226      ; 1.297      ;
; -0.039 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|recv_bit[2]                     ; cpuclk       ; clkin       ; 1.000        ; 0.226      ; 1.297      ;
; -0.037 ; unibus:pdp11|kl11:kl0|tx_buf[3]        ; unibus:pdp11|kl11:kl0|xmit_buf[3]                     ; cpuclk       ; clkin       ; 0.500        ; 0.222      ; 0.791      ;
; -0.035 ; unibus:pdp11|kl11:kl0|tx_buf[5]        ; unibus:pdp11|kl11:kl0|xmit_buf[5]                     ; cpuclk       ; clkin       ; 0.500        ; 0.222      ; 0.789      ;
; -0.024 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|recv_copy                       ; cpuclk       ; clkin       ; 1.000        ; 0.230      ; 1.286      ;
; -0.024 ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|xmit_buf_loaded                 ; cpuclk       ; clkin       ; 1.000        ; 0.230      ; 1.286      ;
; 0.004  ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|rx_copied_filter[1]             ; cpuclk       ; clkin       ; 1.000        ; 0.228      ; 1.256      ;
; 0.004  ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|xmit_sample[0]                  ; cpuclk       ; clkin       ; 1.000        ; 0.228      ; 1.256      ;
; 0.004  ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|xmit_sample[1]                  ; cpuclk       ; clkin       ; 1.000        ; 0.228      ; 1.256      ;
; 0.004  ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|xmit_sample[2]                  ; cpuclk       ; clkin       ; 1.000        ; 0.228      ; 1.256      ;
; 0.004  ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|xmit_sample[3]                  ; cpuclk       ; clkin       ; 1.000        ; 0.228      ; 1.256      ;
; 0.004  ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|xmit_sample[4]                  ; cpuclk       ; clkin       ; 1.000        ; 0.228      ; 1.256      ;
; 0.011  ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|rxfilter[0]                     ; cpuclk       ; clkin       ; 1.000        ; 0.229      ; 1.250      ;
; 0.011  ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|rxfilter[1]                     ; cpuclk       ; clkin       ; 1.000        ; 0.229      ; 1.250      ;
; 0.011  ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|rxfilter[2]                     ; cpuclk       ; clkin       ; 1.000        ; 0.229      ; 1.250      ;
; 0.011  ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|rxfilter[3]                     ; cpuclk       ; clkin       ; 1.000        ; 0.229      ; 1.250      ;
; 0.011  ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|rxfilter[4]                     ; cpuclk       ; clkin       ; 1.000        ; 0.229      ; 1.250      ;
; 0.011  ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|rxfilter[5]                     ; cpuclk       ; clkin       ; 1.000        ; 0.229      ; 1.250      ;
; 0.011  ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|rxfilter[6]                     ; cpuclk       ; clkin       ; 1.000        ; 0.229      ; 1.250      ;
; 0.011  ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|rxfilter[7]                     ; cpuclk       ; clkin       ; 1.000        ; 0.229      ; 1.250      ;
; 0.016  ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|recv_sample[0]                  ; cpuclk       ; clkin       ; 1.000        ; 0.228      ; 1.244      ;
; 0.016  ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|recv_sample[2]                  ; cpuclk       ; clkin       ; 1.000        ; 0.228      ; 1.244      ;
; 0.016  ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|recv_sample[3]                  ; cpuclk       ; clkin       ; 1.000        ; 0.228      ; 1.244      ;
; 0.016  ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|recv_sample[4]                  ; cpuclk       ; clkin       ; 1.000        ; 0.228      ; 1.244      ;
; 0.016  ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|recv_sample[1]                  ; cpuclk       ; clkin       ; 1.000        ; 0.228      ; 1.244      ;
; 0.016  ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|tx                              ; cpuclk       ; clkin       ; 1.000        ; 0.228      ; 1.244      ;
; 0.017  ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|xmit_buf[6]                     ; cpuclk       ; clkin       ; 1.000        ; 0.229      ; 1.244      ;
; 0.017  ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|xmit_buf[4]                     ; cpuclk       ; clkin       ; 1.000        ; 0.229      ; 1.244      ;
; 0.017  ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|xmit_buf[5]                     ; cpuclk       ; clkin       ; 1.000        ; 0.229      ; 1.244      ;
; 0.017  ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|xmit_buf[2]                     ; cpuclk       ; clkin       ; 1.000        ; 0.229      ; 1.244      ;
; 0.017  ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|xmit_buf[3]                     ; cpuclk       ; clkin       ; 1.000        ; 0.229      ; 1.244      ;
; 0.017  ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|xmit_buf[1]                     ; cpuclk       ; clkin       ; 1.000        ; 0.229      ; 1.244      ;
; 0.017  ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|xmit_buf[0]                     ; cpuclk       ; clkin       ; 1.000        ; 0.229      ; 1.244      ;
; 0.033  ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|recv_buf[3]                     ; cpuclk       ; clkin       ; 1.000        ; 0.225      ; 1.224      ;
; 0.034  ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|recv_buf[2]                     ; cpuclk       ; clkin       ; 1.000        ; 0.225      ; 1.223      ;
; 0.038  ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|recv_buf[0]                     ; cpuclk       ; clkin       ; 1.000        ; 0.225      ; 1.219      ;
; 0.042  ; unibus:pdp11|kl11:kl0|tx_buf[1]        ; unibus:pdp11|kl11:kl0|xmit_buf[1]                     ; cpuclk       ; clkin       ; 0.500        ; 0.222      ; 0.712      ;
; 0.045  ; unibus:pdp11|kl11:kl0|tx_buf[2]        ; unibus:pdp11|kl11:kl0|xmit_buf[2]                     ; cpuclk       ; clkin       ; 0.500        ; 0.222      ; 0.709      ;
; 0.050  ; unibus:pdp11|kl11:kl0|tx_buf[4]        ; unibus:pdp11|kl11:kl0|xmit_buf[4]                     ; cpuclk       ; clkin       ; 0.500        ; 0.222      ; 0.704      ;
; 0.056  ; unibus:pdp11|xu:xu0|kl11:kl0|tx_buf[6] ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_buf[6]              ; cpuclk       ; clkin       ; 0.500        ; 0.219      ; 0.695      ;
; 0.072  ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kw11l:kw0|counter[0]                     ; cpuclk       ; clkin       ; 1.000        ; 0.221      ; 1.181      ;
; 0.072  ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kw11l:kw0|counter[1]                     ; cpuclk       ; clkin       ; 1.000        ; 0.221      ; 1.181      ;
; 0.072  ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kw11l:kw0|counter[2]                     ; cpuclk       ; clkin       ; 1.000        ; 0.221      ; 1.181      ;
; 0.072  ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kw11l:kw0|counter[3]                     ; cpuclk       ; clkin       ; 1.000        ; 0.221      ; 1.181      ;
; 0.072  ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kw11l:kw0|counter[4]                     ; cpuclk       ; clkin       ; 1.000        ; 0.221      ; 1.181      ;
; 0.072  ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kw11l:kw0|counter[5]                     ; cpuclk       ; clkin       ; 1.000        ; 0.221      ; 1.181      ;
; 0.072  ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kw11l:kw0|counter[6]                     ; cpuclk       ; clkin       ; 1.000        ; 0.221      ; 1.181      ;
; 0.072  ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kw11l:kw0|counter[7]                     ; cpuclk       ; clkin       ; 1.000        ; 0.221      ; 1.181      ;
; 0.072  ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kw11l:kw0|counter[8]                     ; cpuclk       ; clkin       ; 1.000        ; 0.221      ; 1.181      ;
; 0.074  ; unibus:pdp11|xu:xu0|kl11:kl0|tx_buf[3] ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_buf[3]              ; cpuclk       ; clkin       ; 0.500        ; 0.219      ; 0.677      ;
; 0.077  ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|recv_buf[4]                     ; cpuclk       ; clkin       ; 1.000        ; 0.226      ; 1.181      ;
; 0.080  ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|recv_buf[1]                     ; cpuclk       ; clkin       ; 1.000        ; 0.226      ; 1.178      ;
; 0.082  ; unibus:pdp11|xu:xu0|kl11:kl0|tx_buf[2] ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_buf[2]              ; cpuclk       ; clkin       ; 0.500        ; 0.219      ; 0.669      ;
; 0.083  ; unibus:pdp11|xu:xu0|kl11:kl0|tx_buf[1] ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_buf[1]              ; cpuclk       ; clkin       ; 0.500        ; 0.219      ; 0.668      ;
; 0.090  ; unibus:pdp11|xu:xu0|kl11:kl0|tx_buf[0] ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_buf[0]              ; cpuclk       ; clkin       ; 0.500        ; 0.219      ; 0.661      ;
; 0.095  ; unibus:pdp11|xu:xu0|kl11:kl0|tx_buf[5] ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_buf[5]              ; cpuclk       ; clkin       ; 0.500        ; 0.219      ; 0.656      ;
; 0.115  ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|rxf                             ; cpuclk       ; clkin       ; 1.000        ; 0.229      ; 1.146      ;
; 0.125  ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|xmit_state.xmit_stopbit         ; cpuclk       ; clkin       ; 1.000        ; 0.229      ; 1.136      ;
; 0.128  ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|xmit_bit[0]                     ; cpuclk       ; clkin       ; 1.000        ; 0.219      ; 1.123      ;
; 0.128  ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|xmit_bit[1]                     ; cpuclk       ; clkin       ; 1.000        ; 0.219      ; 1.123      ;
; 0.128  ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|xmit_bit[2]                     ; cpuclk       ; clkin       ; 1.000        ; 0.219      ; 1.123      ;
; 0.156  ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|recv_count[0]                   ; cpuclk       ; clkin       ; 1.000        ; 0.222      ; 1.098      ;
; 0.156  ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|recv_count[1]                   ; cpuclk       ; clkin       ; 1.000        ; 0.222      ; 1.098      ;
; 0.156  ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|recv_count[2]                   ; cpuclk       ; clkin       ; 1.000        ; 0.222      ; 1.098      ;
; 0.156  ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|recv_count[3]                   ; cpuclk       ; clkin       ; 1.000        ; 0.222      ; 1.098      ;
; 0.156  ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|recv_count[4]                   ; cpuclk       ; clkin       ; 1.000        ; 0.222      ; 1.098      ;
; 0.160  ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|recv_buf[6]                     ; cpuclk       ; clkin       ; 1.000        ; 0.225      ; 1.097      ;
; 0.163  ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|recv_buf[5]                     ; cpuclk       ; clkin       ; 1.000        ; 0.225      ; 1.094      ;
; 0.175  ; unibus:pdp11|xu:xu0|kl11:kl0|tx_buf[4] ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_buf[4]              ; cpuclk       ; clkin       ; 0.500        ; 0.219      ; 0.576      ;
; 0.181  ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kw11l:kw0|lineclk                        ; cpuclk       ; clkin       ; 1.000        ; 0.223      ; 1.074      ;
; 0.218  ; unibus:pdp11|xu:xu0|kl11:kl0|tx_start  ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_buf_loaded          ; cpuclk       ; clkin       ; 0.500        ; 0.220      ; 0.534      ;
; 0.229  ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|xmit_state.xmit_idle            ; cpuclk       ; clkin       ; 1.000        ; 0.229      ; 1.032      ;
; 0.230  ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|recv_state.recv_idle            ; cpuclk       ; clkin       ; 1.000        ; 0.229      ; 1.031      ;
; 0.232  ; unibus:pdp11|cpu:cpu0|init             ; unibus:pdp11|kl11:kl0|xmit_state.xmit_startbit        ; cpuclk       ; clkin       ; 1.000        ; 0.229      ; 1.029      ;
+--------+----------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'key1'                                                                                                                                                  ;
+--------+-------------------------------------------------+-------------------+-------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                       ; To Node           ; Launch Clock                        ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------+-------------------+-------------------------------------+-------------+--------------+------------+------------+
; -0.414 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sdcard_debug[2] ; greenled[2]$latch ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; key1        ; 0.500        ; -0.157     ; 0.351      ;
; -0.408 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sdcard_debug[0] ; greenled[0]$latch ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; key1        ; 0.500        ; -0.154     ; 0.349      ;
; -0.405 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sdcard_debug[3] ; greenled[3]$latch ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; key1        ; 0.500        ; -0.158     ; 0.355      ;
; -0.393 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sdcard_debug[1] ; greenled[1]$latch ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; key1        ; 0.500        ; -0.155     ; 0.351      ;
; -0.304 ; unibus:pdp11|xu:xu0|kl11:kl0|tx                 ; greenled[4]$latch ; clkin                               ; key1        ; 0.500        ; -0.046     ; 0.353      ;
; -0.082 ; unibus:pdp11|cpu:cpu0|ifetch                    ; greenled[7]$latch ; cpuclk                              ; key1        ; 0.500        ; 0.168      ; 0.352      ;
+--------+-------------------------------------------------+-------------------+-------------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'cpuclk'                                                                                                                                                  ;
+--------+-----------+-------------------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                                     ; Launch Clock                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; -1.491 ; cpureset  ; unibus:pdp11|xu:xu0|xubm:xubm0|xubm_xu[3]                   ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.841      ; 0.502      ;
; -1.363 ; dati[1]   ; unibus:pdp11|xu:xu0|xubm:xubm0|localbus_master_dato[1]      ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.834      ; 0.623      ;
; -1.358 ; cpureset  ; unibus:pdp11|xu:xu0|pcsr1_state[1]                          ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.841      ; 0.635      ;
; -1.319 ; cpureset  ; unibus:pdp11|xu:xu0|xubm:xubm0|xubm_bm[16]                  ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.846      ; 0.679      ;
; -1.313 ; cpureset  ; unibus:pdp11|xu:xu0|xubm:xubm0|localbus_master_control_dato ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.832      ; 0.671      ;
; -1.313 ; cpureset  ; unibus:pdp11|xu:xu0|xubm:xubm0|bus_master_control_dato      ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.832      ; 0.671      ;
; -1.313 ; cpureset  ; unibus:pdp11|xu:xu0|xubm:xubm0|xubm_ln[5]                   ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.846      ; 0.685      ;
; -1.312 ; cpureset  ; unibus:pdp11|xu:xu0|xubm:xubm0|xubm_ln[4]                   ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.846      ; 0.686      ;
; -1.308 ; cpureset  ; unibus:pdp11|xu:xu0|xubm:xubm0|xubm_ln[7]                   ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.846      ; 0.690      ;
; -1.307 ; cpureset  ; unibus:pdp11|xu:xu0|xubm:xubm0|xubm_ln[6]                   ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.846      ; 0.691      ;
; -1.301 ; cpureset  ; unibus:pdp11|xu:xu0|xubm:xubm0|localbus_master_addr[6]      ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.854      ; 0.705      ;
; -1.301 ; cpureset  ; unibus:pdp11|xu:xu0|xubm:xubm0|localbus_master_addr[8]      ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.854      ; 0.705      ;
; -1.294 ; dati[0]   ; unibus:pdp11|xu:xu0|xubm:xubm0|localbus_master_dato[0]      ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.844      ; 0.702      ;
; -1.288 ; cpureset  ; unibus:pdp11|xu:xu0|xubm:xubm0|bus_master_addr[13]          ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.827      ; 0.691      ;
; -1.287 ; cpureset  ; unibus:pdp11|xu:xu0|xubm:xubm0|bus_master_addr[17]          ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.827      ; 0.692      ;
; -1.262 ; cpureset  ; unibus:pdp11|xu:xu0|xubm:xubm0|xubm_bm[13]                  ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.850      ; 0.740      ;
; -1.258 ; dati[1]   ; unibus:pdp11|rh11:rh0|sdcard_xfer_in[1]                     ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.830      ; 0.724      ;
; -1.256 ; dati[8]   ; unibus:pdp11|rh11:rh0|sdcard_xfer_in[8]                     ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.828      ; 0.724      ;
; -1.220 ; cpureset  ; unibus:pdp11|xu:xu0|kl11:kl0|rx_buf[6]                      ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.849      ; 0.781      ;
; -1.216 ; dati[5]   ; unibus:pdp11|rh11:rh0|sdcard_xfer_in[5]                     ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.820      ; 0.756      ;
; -1.215 ; cpureset  ; unibus:pdp11|xu:xu0|xubm:xubm0|xubm_bm[11]                  ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.841      ; 0.778      ;
; -1.206 ; cpureset  ; unibus:pdp11|cpu_npr                                        ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.832      ; 0.778      ;
; -1.203 ; dati[2]   ; unibus:pdp11|rh11:rh0|sdcard_xfer_in[2]                     ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.819      ; 0.768      ;
; -1.203 ; cpureset  ; unibus:pdp11|rh0_bg                                         ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.838      ; 0.787      ;
; -1.190 ; dati[13]  ; unibus:pdp11|xu:xu0|xubm:xubm0|localbus_master_dato[13]     ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.840      ; 0.802      ;
; -1.182 ; cpureset  ; unibus:pdp11|xu:xu0|xubm:xubm0|localbus_master_addr[12]     ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.854      ; 0.824      ;
; -1.182 ; cpureset  ; unibus:pdp11|br4_state.br4_idle                             ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.829      ; 0.799      ;
; -1.181 ; cpureset  ; unibus:pdp11|kl0_bg                                         ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.829      ; 0.800      ;
; -1.180 ; cpureset  ; unibus:pdp11|xu:xu0|xubm:xubm0|localbus_master_addr[9]      ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.854      ; 0.826      ;
; -1.178 ; cpureset  ; unibus:pdp11|xu:xu0|xubm:xubm0|localbus_master_addr[3]      ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.854      ; 0.828      ;
; -1.177 ; cpureset  ; unibus:pdp11|xu:xu0|interrupt_state.i_wait                  ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.834      ; 0.809      ;
; -1.177 ; cpureset  ; unibus:pdp11|xu:xu0|interrupt_state.i_req                   ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.834      ; 0.809      ;
; -1.172 ; cpureset  ; unibus:pdp11|xu:xu0|xubl:xubl0|bus_master_dato[0]           ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.846      ; 0.826      ;
; -1.171 ; cpureset  ; unibus:pdp11|xu:xu0|xubl:xubl0|bus_master_dato[6]           ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.846      ; 0.827      ;
; -1.168 ; cpureset  ; unibus:pdp11|xu:xu0|cpu:cpu0|r7[8]                          ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.840      ; 0.824      ;
; -1.168 ; cpureset  ; unibus:pdp11|xu:xu0|xubm:xubm0|bus_master_addr[12]          ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.827      ; 0.811      ;
; -1.168 ; cpureset  ; unibus:pdp11|xu:xu0|xubl:xubl0|bus_master_dato[15]          ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.846      ; 0.830      ;
; -1.168 ; cpureset  ; unibus:pdp11|xu:xu0|cpu:cpu0|r7[15]                         ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.840      ; 0.824      ;
; -1.168 ; cpureset  ; unibus:pdp11|xu:xu0|cpu:cpu0|r7[6]                          ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.840      ; 0.824      ;
; -1.168 ; cpureset  ; unibus:pdp11|xu:xu0|cpu:cpu0|r7[10]                         ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.840      ; 0.824      ;
; -1.168 ; cpureset  ; unibus:pdp11|xu:xu0|kw11l:kw0|br                            ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.840      ; 0.824      ;
; -1.167 ; cpureset  ; unibus:pdp11|xu:xu0|xubm:xubm0|bus_master_addr[15]          ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.827      ; 0.812      ;
; -1.167 ; cpureset  ; unibus:pdp11|xu:xu0|xubm:xubm0|bus_master_addr[10]          ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.827      ; 0.812      ;
; -1.166 ; cpureset  ; unibus:pdp11|xu:xu0|xubm:xubm0|bus_master_addr[14]          ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.827      ; 0.813      ;
; -1.165 ; cpureset  ; unibus:pdp11|xu:xu0|xubm:xubm0|bus_master_addr[9]           ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.827      ; 0.814      ;
; -1.165 ; dati[12]  ; unibus:pdp11|rh11:rh0|sdcard_xfer_in[12]                    ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.828      ; 0.815      ;
; -1.164 ; cpureset  ; unibus:pdp11|xu:xu0|xubl:xubl0|bus_master_dato[4]           ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.846      ; 0.834      ;
; -1.164 ; cpureset  ; unibus:pdp11|xu:xu0|xubl:xubl0|bus_master_dato[3]           ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.846      ; 0.834      ;
; -1.164 ; dati[12]  ; unibus:pdp11|xu:xu0|xubm:xubm0|localbus_master_dato[12]     ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.840      ; 0.828      ;
; -1.158 ; cpureset  ; unibus:pdp11|xu:xu0|xubl:xubl0|bus_master_dato[7]           ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.846      ; 0.840      ;
; -1.158 ; cpureset  ; unibus:pdp11|xu:xu0|xubl:xubl0|bus_master_dato[2]           ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.846      ; 0.840      ;
; -1.156 ; cpureset  ; unibus:pdp11|xu:xu0|xubl:xubl0|bus_master_dato[13]          ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.846      ; 0.842      ;
; -1.156 ; cpureset  ; unibus:pdp11|xu:xu0|xubl:xubl0|bus_master_dato[12]          ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.846      ; 0.842      ;
; -1.155 ; cpureset  ; unibus:pdp11|xu:xu0|xubl:xubl0|bus_master_dato[5]           ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.846      ; 0.843      ;
; -1.155 ; cpureset  ; unibus:pdp11|xu:xu0|xubl:xubl0|bus_master_dato[10]          ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.846      ; 0.843      ;
; -1.155 ; cpureset  ; unibus:pdp11|npr_state.npr_idle                             ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.832      ; 0.829      ;
; -1.154 ; cpureset  ; unibus:pdp11|xu:xu0|xubl:xubl0|bus_master_dato[14]          ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.846      ; 0.844      ;
; -1.154 ; cpureset  ; unibus:pdp11|xu:xu0|xubl:xubl0|bus_master_dato[11]          ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.846      ; 0.844      ;
; -1.153 ; cpureset  ; unibus:pdp11|xu:xu0|xubm:xubm0|localbus_master_dato[5]      ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.835      ; 0.834      ;
; -1.153 ; cpureset  ; unibus:pdp11|xu:xu0|xubm:xubm0|localbus_master_dato[12]     ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.835      ; 0.834      ;
; -1.152 ; cpureset  ; unibus:pdp11|xu:xu0|xubm:xubm0|localbus_master_dato[14]     ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.835      ; 0.835      ;
; -1.151 ; cpureset  ; unibus:pdp11|xu:xu0|xubm:xubm0|localbus_master_dato[9]      ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.835      ; 0.836      ;
; -1.150 ; cpureset  ; unibus:pdp11|xu:xu0|pcsr2_pcbb[15]                          ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.814      ; 0.816      ;
; -1.150 ; cpureset  ; unibus:pdp11|xu:xu0|pcsr2_pcbb[12]                          ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.814      ; 0.816      ;
; -1.149 ; cpureset  ; unibus:pdp11|xu:xu0|pcsr2_pcbb[10]                          ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.814      ; 0.817      ;
; -1.149 ; cpureset  ; unibus:pdp11|xu:xu0|pcsr2_pcbb[11]                          ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.814      ; 0.817      ;
; -1.149 ; cpureset  ; unibus:pdp11|xu:xu0|pcsr2_pcbb[14]                          ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.814      ; 0.817      ;
; -1.148 ; cpureset  ; unibus:pdp11|xu:xu0|pcsr2_pcbb[9]                           ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.814      ; 0.818      ;
; -1.146 ; cpureset  ; unibus:pdp11|xu:xu0|pcsr2_pcbb[8]                           ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.814      ; 0.820      ;
; -1.141 ; cpureset  ; unibus:pdp11|xu:xu0|pcsr2_pcbb[4]                           ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.823      ; 0.834      ;
; -1.140 ; dati[6]   ; unibus:pdp11|rh11:rh0|sdcard_xfer_in[6]                     ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.820      ; 0.832      ;
; -1.140 ; cpureset  ; unibus:pdp11|xu:xu0|pcsr2_pcbb[6]                           ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.823      ; 0.835      ;
; -1.139 ; dati[15]  ; unibus:pdp11|xu:xu0|xubm:xubm0|localbus_master_dato[15]     ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.843      ; 0.856      ;
; -1.138 ; cpureset  ; unibus:pdp11|xu:xu0|pcsr2_pcbb[5]                           ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.823      ; 0.837      ;
; -1.138 ; cpureset  ; unibus:pdp11|xu:xu0|pcsr2_pcbb[7]                           ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.823      ; 0.837      ;
; -1.133 ; cpureset  ; unibus:pdp11|xu:xu0|xubm:xubm0|xubm_dr                      ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.827      ; 0.846      ;
; -1.126 ; dati[6]   ; unibus:pdp11|xu:xu0|xubm:xubm0|localbus_master_dato[6]      ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.824      ; 0.850      ;
; -1.124 ; cpureset  ; unibus:pdp11|xu:xu0|xubm:xubm0|xubm_xu[11]                  ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.841      ; 0.869      ;
; -1.119 ; cpureset  ; unibus:pdp11|xu:xu0|xubl:xubl0|bus_master_addr[3]           ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.854      ; 0.887      ;
; -1.119 ; cpureset  ; unibus:pdp11|xu:xu0|xubl:xubl0|bus_master_addr[6]           ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.854      ; 0.887      ;
; -1.119 ; cpureset  ; unibus:pdp11|xu:xu0|xubl:xubl0|bus_master_addr[8]           ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.854      ; 0.887      ;
; -1.119 ; cpureset  ; unibus:pdp11|xu:xu0|xubl:xubl0|bus_master_addr[9]           ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.854      ; 0.887      ;
; -1.119 ; cpureset  ; unibus:pdp11|xu:xu0|xubl:xubl0|bus_master_addr[12]          ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.854      ; 0.887      ;
; -1.117 ; cpureset  ; unibus:pdp11|cpu_br4                                        ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.829      ; 0.864      ;
; -1.110 ; cpureset  ; unibus:pdp11|xu:xu0|xubl:xubl0|bus_master_dato[9]           ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.846      ; 0.888      ;
; -1.108 ; dati[13]  ; unibus:pdp11|rh11:rh0|sdcard_xfer_in[13]                    ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.828      ; 0.872      ;
; -1.107 ; cpureset  ; unibus:pdp11|xu:xu0|xubl:xubl0|bus_master_dato[1]           ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.846      ; 0.891      ;
; -1.104 ; cpureset  ; unibus:pdp11|xu:xu0|kw11l:kw0|interrupt_state.i_req         ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.840      ; 0.888      ;
; -1.103 ; cpureset  ; unibus:pdp11|xu:xu0|pcsr1_state[3]                          ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.846      ; 0.895      ;
; -1.101 ; cpureset  ; unibus:pdp11|xu:xu0|xubm:xubm0|localbus_npr                 ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.832      ; 0.883      ;
; -1.101 ; cpureset  ; unibus:pdp11|xu:xu0|xubm:xubm0|npr                          ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.832      ; 0.883      ;
; -1.097 ; dati[10]  ; unibus:pdp11|xu:xu0|xubm:xubm0|localbus_master_dato[10]     ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.824      ; 0.879      ;
; -1.094 ; dati[7]   ; unibus:pdp11|cpu:cpu0|alus_input[7]                         ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.823      ; 0.881      ;
; -1.091 ; cpureset  ; unibus:pdp11|xu:xu0|xubm:xubm0|localbus_master_dato[7]      ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.843      ; 0.904      ;
; -1.091 ; dati[14]  ; unibus:pdp11|rh11:rh0|sdcard_xfer_in[14]                    ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.834      ; 0.895      ;
; -1.089 ; dati[6]   ; unibus:pdp11|cpu:cpu0|alus_input[6]                         ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.826      ; 0.889      ;
; -1.082 ; cpureset  ; unibus:pdp11|xu:xu0|cpu:cpu0|psw[9]                         ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.840      ; 0.910      ;
; -1.082 ; cpureset  ; unibus:pdp11|xu:xu0|cpu:cpu0|psw[10]                        ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.840      ; 0.910      ;
; -1.082 ; cpureset  ; unibus:pdp11|xu:xu0|cpu:cpu0|psw[8]                         ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.840      ; 0.910      ;
; -1.076 ; cpureset  ; unibus:pdp11|xu:xu0|kl11:kl0|rx_act                         ; pll0|altpll_component|pll|clk[0] ; cpuclk      ; 0.000        ; 1.842      ; 0.918      ;
+--------+-----------+-------------------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clkin'                                                                                                                                                                                        ;
+--------+------------------------------------------------------+-------------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                            ; To Node                                               ; Launch Clock                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------+-------------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; -1.325 ; cpureset                                             ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_state.xmit_startbit ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.004        ; 2.070      ; 0.901      ;
; -1.323 ; cpureset                                             ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_state.xmit_stopbit  ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.004        ; 2.070      ; 0.903      ;
; -1.323 ; cpureset                                             ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_state.xmit_idle     ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.004        ; 2.070      ; 0.903      ;
; -1.306 ; cpureset                                             ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_state.xmit_data     ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.004        ; 2.070      ; 0.920      ;
; -1.262 ; cpureset                                             ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_buf_loaded          ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.004        ; 2.069      ; 0.963      ;
; -1.240 ; cpureset                                             ; unibus:pdp11|xu:xu0|kl11:kl0|recv_state.recv_data     ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.004        ; 2.062      ; 0.978      ;
; -1.240 ; cpureset                                             ; unibus:pdp11|xu:xu0|kl11:kl0|recv_state.recv_stopbit  ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.004        ; 2.062      ; 0.978      ;
; -1.240 ; cpureset                                             ; unibus:pdp11|xu:xu0|kl11:kl0|recv_state.recv_idle     ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.004        ; 2.062      ; 0.978      ;
; -1.199 ; cpureset                                             ; unibus:pdp11|xu:xu0|kl11:kl0|recv_copy                ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.004        ; 2.062      ; 1.019      ;
; -1.185 ; cpureset                                             ; unibus:pdp11|xu:xu0|kl11:kl0|cdctrigger               ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.004        ; 2.075      ; 1.046      ;
; -1.136 ; cpureset                                             ; unibus:pdp11|xu:xu0|kw11l:kw0|lineclk                 ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.004        ; 2.064      ; 1.084      ;
; -1.115 ; cpureset                                             ; unibus:pdp11|xu:xu0|kl11:kl0|recv_sample[0]           ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.004        ; 2.075      ; 1.116      ;
; -1.115 ; cpureset                                             ; unibus:pdp11|xu:xu0|kl11:kl0|recv_sample[1]           ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.004        ; 2.075      ; 1.116      ;
; -1.115 ; cpureset                                             ; unibus:pdp11|xu:xu0|kl11:kl0|recv_sample[2]           ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.004        ; 2.075      ; 1.116      ;
; -1.115 ; cpureset                                             ; unibus:pdp11|xu:xu0|kl11:kl0|recv_sample[4]           ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.004        ; 2.075      ; 1.116      ;
; -1.115 ; cpureset                                             ; unibus:pdp11|xu:xu0|kl11:kl0|recv_sample[3]           ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.004        ; 2.075      ; 1.116      ;
; -1.020 ; cpureset                                             ; unibus:pdp11|xu:xu0|kl11:kl0|cdc[0]                   ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.004        ; 2.075      ; 1.211      ;
; -1.020 ; cpureset                                             ; unibus:pdp11|xu:xu0|kl11:kl0|cdc[1]                   ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.004        ; 2.075      ; 1.211      ;
; -1.020 ; cpureset                                             ; unibus:pdp11|xu:xu0|kl11:kl0|cdc[2]                   ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.004        ; 2.075      ; 1.211      ;
; -1.020 ; cpureset                                             ; unibus:pdp11|xu:xu0|kl11:kl0|cdc[3]                   ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.004        ; 2.075      ; 1.211      ;
; -1.020 ; cpureset                                             ; unibus:pdp11|xu:xu0|kl11:kl0|cdc[4]                   ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.004        ; 2.075      ; 1.211      ;
; -1.020 ; cpureset                                             ; unibus:pdp11|xu:xu0|kl11:kl0|cdc[5]                   ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.004        ; 2.075      ; 1.211      ;
; -1.020 ; cpureset                                             ; unibus:pdp11|xu:xu0|kl11:kl0|cdc[6]                   ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.004        ; 2.075      ; 1.211      ;
; -1.020 ; cpureset                                             ; unibus:pdp11|xu:xu0|kl11:kl0|cdc[7]                   ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.004        ; 2.075      ; 1.211      ;
; -1.020 ; cpureset                                             ; unibus:pdp11|xu:xu0|kl11:kl0|cdc[8]                   ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.004        ; 2.075      ; 1.211      ;
; -1.020 ; cpureset                                             ; unibus:pdp11|xu:xu0|kl11:kl0|cdc[9]                   ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.004        ; 2.075      ; 1.211      ;
; -1.020 ; cpureset                                             ; unibus:pdp11|xu:xu0|kl11:kl0|cdc[10]                  ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.004        ; 2.075      ; 1.211      ;
; -1.020 ; cpureset                                             ; unibus:pdp11|xu:xu0|kl11:kl0|cdc[11]                  ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.004        ; 2.075      ; 1.211      ;
; -0.908 ; cpureset                                             ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_sample[0]           ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.004        ; 2.063      ; 1.311      ;
; -0.908 ; cpureset                                             ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_sample[1]           ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.004        ; 2.063      ; 1.311      ;
; -0.908 ; cpureset                                             ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_sample[2]           ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.004        ; 2.063      ; 1.311      ;
; -0.908 ; cpureset                                             ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_sample[3]           ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.004        ; 2.063      ; 1.311      ;
; -0.908 ; cpureset                                             ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_sample[4]           ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.004        ; 2.063      ; 1.311      ;
; -0.886 ; cpureset                                             ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_buf[5]              ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.004        ; 2.069      ; 1.339      ;
; -0.886 ; cpureset                                             ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_buf[4]              ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.004        ; 2.069      ; 1.339      ;
; -0.886 ; cpureset                                             ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_buf[6]              ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.004        ; 2.069      ; 1.339      ;
; -0.886 ; cpureset                                             ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_buf[2]              ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.004        ; 2.069      ; 1.339      ;
; -0.886 ; cpureset                                             ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_buf[3]              ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.004        ; 2.069      ; 1.339      ;
; -0.886 ; cpureset                                             ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_buf[1]              ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.004        ; 2.069      ; 1.339      ;
; -0.886 ; cpureset                                             ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_buf[0]              ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.004        ; 2.069      ; 1.339      ;
; -0.873 ; cpureset                                             ; unibus:pdp11|xu:xu0|kl11:kl0|recv_bit[0]              ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.004        ; 2.075      ; 1.358      ;
; -0.873 ; cpureset                                             ; unibus:pdp11|xu:xu0|kl11:kl0|recv_bit[1]              ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.004        ; 2.075      ; 1.358      ;
; -0.873 ; cpureset                                             ; unibus:pdp11|xu:xu0|kl11:kl0|recv_bit[2]              ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.004        ; 2.075      ; 1.358      ;
; -0.809 ; cpureset                                             ; unibus:pdp11|xu:xu0|kw11l:kw0|counter[9]              ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.004        ; 2.072      ; 1.419      ;
; -0.809 ; cpureset                                             ; unibus:pdp11|xu:xu0|kw11l:kw0|counter[10]             ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.004        ; 2.072      ; 1.419      ;
; -0.809 ; cpureset                                             ; unibus:pdp11|xu:xu0|kw11l:kw0|counter[11]             ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.004        ; 2.072      ; 1.419      ;
; -0.809 ; cpureset                                             ; unibus:pdp11|xu:xu0|kw11l:kw0|counter[12]             ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.004        ; 2.072      ; 1.419      ;
; -0.809 ; cpureset                                             ; unibus:pdp11|xu:xu0|kw11l:kw0|counter[13]             ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.004        ; 2.072      ; 1.419      ;
; -0.809 ; cpureset                                             ; unibus:pdp11|xu:xu0|kw11l:kw0|counter[14]             ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.004        ; 2.072      ; 1.419      ;
; -0.809 ; cpureset                                             ; unibus:pdp11|xu:xu0|kw11l:kw0|counter[16]             ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.004        ; 2.072      ; 1.419      ;
; -0.809 ; cpureset                                             ; unibus:pdp11|xu:xu0|kw11l:kw0|counter[17]             ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.004        ; 2.072      ; 1.419      ;
; -0.809 ; cpureset                                             ; unibus:pdp11|xu:xu0|kw11l:kw0|counter[18]             ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.004        ; 2.072      ; 1.419      ;
; -0.809 ; cpureset                                             ; unibus:pdp11|xu:xu0|kw11l:kw0|counter[15]             ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.004        ; 2.072      ; 1.419      ;
; -0.765 ; cpureset                                             ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_bit[0]              ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.004        ; 2.069      ; 1.460      ;
; -0.765 ; cpureset                                             ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_bit[1]              ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.004        ; 2.069      ; 1.460      ;
; -0.765 ; cpureset                                             ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_bit[2]              ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.004        ; 2.069      ; 1.460      ;
; -0.762 ; cpureset                                             ; unibus:pdp11|xu:xu0|kl11:kl0|rx_copied_filter[0]      ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.004        ; 2.057      ; 1.451      ;
; -0.762 ; cpureset                                             ; unibus:pdp11|xu:xu0|kl11:kl0|rx_copied_filter[1]      ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.004        ; 2.057      ; 1.451      ;
; -0.762 ; cpureset                                             ; unibus:pdp11|xu:xu0|kl11:kl0|tx                       ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.004        ; 2.057      ; 1.451      ;
; -0.629 ; cpureset                                             ; unibus:pdp11|xu:xu0|kw11l:kw0|counter[0]              ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.004        ; 2.074      ; 1.601      ;
; -0.629 ; cpureset                                             ; unibus:pdp11|xu:xu0|kw11l:kw0|counter[1]              ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.004        ; 2.074      ; 1.601      ;
; -0.629 ; cpureset                                             ; unibus:pdp11|xu:xu0|kw11l:kw0|counter[2]              ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.004        ; 2.074      ; 1.601      ;
; -0.629 ; cpureset                                             ; unibus:pdp11|xu:xu0|kw11l:kw0|counter[3]              ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.004        ; 2.074      ; 1.601      ;
; -0.629 ; cpureset                                             ; unibus:pdp11|xu:xu0|kw11l:kw0|counter[4]              ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.004        ; 2.074      ; 1.601      ;
; -0.629 ; cpureset                                             ; unibus:pdp11|xu:xu0|kw11l:kw0|counter[5]              ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.004        ; 2.074      ; 1.601      ;
; -0.629 ; cpureset                                             ; unibus:pdp11|xu:xu0|kw11l:kw0|counter[6]              ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.004        ; 2.074      ; 1.601      ;
; -0.629 ; cpureset                                             ; unibus:pdp11|xu:xu0|kw11l:kw0|counter[7]              ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.004        ; 2.074      ; 1.601      ;
; -0.629 ; cpureset                                             ; unibus:pdp11|xu:xu0|kw11l:kw0|counter[8]              ; pll0|altpll_component|pll|clk[0] ; clkin       ; 0.004        ; 2.074      ; 1.601      ;
; 0.215  ; unibus:pdp11|kw11l:kw0|lineclk                       ; unibus:pdp11|kw11l:kw0|lineclk                        ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; unibus:pdp11|kl11:kl0|recv_state.recv_idle           ; unibus:pdp11|kl11:kl0|recv_state.recv_idle            ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; unibus:pdp11|kl11:kl0|rxf                            ; unibus:pdp11|kl11:kl0|rxf                             ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; unibus:pdp11|kl11:kl0|recv_state.recv_data           ; unibus:pdp11|kl11:kl0|recv_state.recv_data            ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; unibus:pdp11|kl11:kl0|recv_bit[0]                    ; unibus:pdp11|kl11:kl0|recv_bit[0]                     ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; unibus:pdp11|kl11:kl0|recv_bit[1]                    ; unibus:pdp11|kl11:kl0|recv_bit[1]                     ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; unibus:pdp11|kl11:kl0|recv_bit[2]                    ; unibus:pdp11|kl11:kl0|recv_bit[2]                     ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; unibus:pdp11|kl11:kl0|recv_state.recv_stopbit        ; unibus:pdp11|kl11:kl0|recv_state.recv_stopbit         ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; unibus:pdp11|kl11:kl0|recv_copy                      ; unibus:pdp11|kl11:kl0|recv_copy                       ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; unibus:pdp11|kl11:kl0|xmit_buf_loaded                ; unibus:pdp11|kl11:kl0|xmit_buf_loaded                 ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; unibus:pdp11|kl11:kl0|xmit_state.xmit_stopbit        ; unibus:pdp11|kl11:kl0|xmit_state.xmit_stopbit         ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; unibus:pdp11|kl11:kl0|xmit_state.xmit_startbit       ; unibus:pdp11|kl11:kl0|xmit_state.xmit_startbit        ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; unibus:pdp11|kl11:kl0|xmit_state.xmit_data           ; unibus:pdp11|kl11:kl0|xmit_state.xmit_data            ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; unibus:pdp11|kl11:kl0|xmit_state.xmit_idle           ; unibus:pdp11|kl11:kl0|xmit_state.xmit_idle            ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; unibus:pdp11|kl11:kl0|recv_buf[4]                    ; unibus:pdp11|kl11:kl0|recv_buf[4]                     ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; unibus:pdp11|kl11:kl0|recv_buf[5]                    ; unibus:pdp11|kl11:kl0|recv_buf[5]                     ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; unibus:pdp11|kl11:kl0|recv_buf[6]                    ; unibus:pdp11|kl11:kl0|recv_buf[6]                     ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; unibus:pdp11|kl11:kl0|recv_buf[3]                    ; unibus:pdp11|kl11:kl0|recv_buf[3]                     ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; unibus:pdp11|xu:xu0|kw11l:kw0|lineclk                ; unibus:pdp11|xu:xu0|kw11l:kw0|lineclk                 ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; unibus:pdp11|kl11:kl0|recv_buf[0]                    ; unibus:pdp11|kl11:kl0|recv_buf[0]                     ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clkcounter[0]        ; unibus:pdp11|rh11:rh0|sdspi:sd1|clkcounter[0]         ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; unibus:pdp11|kl11:kl0|recv_buf[2]                    ; unibus:pdp11|kl11:kl0|recv_buf[2]                     ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; unibus:pdp11|xu:xu0|kl11:kl0|recv_bit[0]             ; unibus:pdp11|xu:xu0|kl11:kl0|recv_bit[0]              ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; unibus:pdp11|xu:xu0|kl11:kl0|recv_bit[1]             ; unibus:pdp11|xu:xu0|kl11:kl0|recv_bit[1]              ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; unibus:pdp11|xu:xu0|kl11:kl0|recv_bit[2]             ; unibus:pdp11|xu:xu0|kl11:kl0|recv_bit[2]              ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; unibus:pdp11|xu:xu0|kl11:kl0|recv_state.recv_data    ; unibus:pdp11|xu:xu0|kl11:kl0|recv_state.recv_data     ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; unibus:pdp11|xu:xu0|kl11:kl0|recv_state.recv_stopbit ; unibus:pdp11|xu:xu0|kl11:kl0|recv_state.recv_stopbit  ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; unibus:pdp11|xu:xu0|kl11:kl0|recv_state.recv_idle    ; unibus:pdp11|xu:xu0|kl11:kl0|recv_state.recv_idle     ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_buf_loaded         ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_buf_loaded          ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_state.xmit_stopbit ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_state.xmit_stopbit  ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_bit[0]             ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_bit[0]              ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_bit[1]             ; unibus:pdp11|xu:xu0|kl11:kl0|xmit_bit[1]              ; clkin                            ; clkin       ; 0.000        ; 0.000      ; 0.367      ;
+--------+------------------------------------------------------+-------------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'unibus:pdp11|rh11:rh0|sdspi:sd1|clk'                                                                                                                                                                                                                 ;
+-------+---------------------------------------------------------------------+---------------------------------------------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                           ; To Node                                                             ; Launch Clock                        ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------+---------------------------------------------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; 0.125 ; unibus:pdp11|rh11:rh0|sdspi:sd1|write_start                         ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_idle                    ; cpuclk                              ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.336      ; 0.613      ;
; 0.215 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r1[3]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r1[3]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r1[4]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r1[4]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r1[0]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r1[0]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r1[1]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r1[1]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r1[5]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r1[5]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r1[6]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r1[6]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|rh11:rh0|sdspi:sd1|do_readr7                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|do_readr7                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[0]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[0]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[1]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[1]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[2]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[2]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[3]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[3]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[4]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[4]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[5]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[5]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[6]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[6]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[7]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[7]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[8]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[8]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[9]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[9]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[10]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[10]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[11]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r7[11]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_nextstate.sd_checkcmd8           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_nextstate.sd_checkcmd8           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|rh11:rh0|sdspi:sd1|cardtype.cardtype_sdv2              ; unibus:pdp11|rh11:rh0|sdspi:sd1|cardtype.cardtype_sdv2              ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_sendcmd0                ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_sendcmd0                ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_readr1                  ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_readr1                  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r1[2]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r1[2]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_nextstate.sd_read_data_waitstart ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_nextstate.sd_read_data_waitstart ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_nextstate.sd_write_checkresponse ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_nextstate.sd_write_checkresponse ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_write                   ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_write                   ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_read_crc                ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_read_crc                ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|rh11:rh0|sdspi:sd1|counter[6]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|counter[6]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|rh11:rh0|sdspi:sd1|counter[7]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|counter[7]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_write_last              ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_write_last              ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|rh11:rh0|sdspi:sd1|counter[8]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|counter[8]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_nextstate.sd_checkacmd41         ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_nextstate.sd_checkacmd41         ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|rh11:rh0|sdspi:sd1|do_readr3                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|do_readr3                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_wait                    ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_wait                    ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_nextstate.sd_checkcmd0           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_nextstate.sd_checkcmd0           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_nextstate.sd_reset               ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_nextstate.sd_reset               ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|rh11:rh0|sdspi:sd1|read_done                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|read_done                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|rh11:rh0|sdspi:sd1|idle                                ; unibus:pdp11|rh11:rh0|sdspi:sd1|idle                                ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|rh11:rh0|sdspi:sd1|card_error                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|card_error                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_read_data               ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_read_data               ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|rh11:rh0|sdspi:sd1|need_400khz                         ; unibus:pdp11|rh11:rh0|sdspi:sd1|need_400khz                         ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_nextstate.sd_idle                ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_nextstate.sd_idle                ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|rh11:rh0|sdspi:sd1|write_done                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|write_done                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sdcard_cs                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sdcard_cs                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sdcard_debug[0]                     ; unibus:pdp11|rh11:rh0|sdspi:sd1|sdcard_debug[0]                     ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[0]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[0]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[1]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[1]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[2]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[2]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[3]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[3]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[4]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[4]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[5]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[5]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[6]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[6]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[7]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[7]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[8]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[8]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[9]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[9]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[10]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[10]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[11]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[11]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[12]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[12]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[13]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[13]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[14]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[14]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[15]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[15]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[16]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[16]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[17]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[17]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[18]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[18]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[19]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[19]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[20]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[20]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[21]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[21]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[22]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[22]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[23]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[23]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[24]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[24]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[25]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[25]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[26]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[26]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[27]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[27]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[28]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[28]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[29]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[29]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[30]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[30]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sdcard_debug[1]                     ; unibus:pdp11|rh11:rh0|sdspi:sd1|sdcard_debug[1]                     ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sdcard_debug[2]                     ; unibus:pdp11|rh11:rh0|sdspi:sd1|sdcard_debug[2]                     ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sdcard_debug[3]                     ; unibus:pdp11|rh11:rh0|sdspi:sd1|sdcard_debug[3]                     ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[0]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[0]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[38]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[38]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.242 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[31]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[32]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[14]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[15]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.394      ;
; 0.245 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_word[9]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_word[10]                         ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.397      ;
; 0.245 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[11]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[12]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.397      ;
; 0.247 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_dr[1]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_dr[2]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.399      ;
; 0.248 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r1[0]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r1[1]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.400      ;
; 0.249 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[9]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[10]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.401      ;
; 0.250 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_dr[0]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_dr[1]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.402      ;
; 0.250 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[13]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[14]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.402      ;
; 0.251 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r1[1]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r1[2]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.403      ;
; 0.251 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[10]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[11]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.403      ;
; 0.253 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[15]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r3[16]                           ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.405      ;
; 0.256 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r1[3]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r1[4]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.408      ;
; 0.257 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r1[2]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r1[3]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.409      ;
; 0.259 ; unibus:pdp11|cpu:cpu0|init                                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_checkcmd16              ; cpuclk                              ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.352      ; 0.763      ;
; 0.259 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r1[5]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_r1[6]                            ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.411      ;
; 0.293 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[33]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[34]                          ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 0.000        ; 0.000      ; 0.445      ;
+-------+---------------------------------------------------------------------+---------------------------------------------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'pll0|altpll_component|pll|clk[0]'                                                                                                                        ;
+-------+--------------------------+--------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                  ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+--------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; 0.215 ; dram_fsm.dram_pwron_pre  ; dram_fsm.dram_pwron_pre  ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; dram_fsm.dram_pwron_prew ; dram_fsm.dram_pwron_prew ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; dram_fsm.dram_pwron_mrsw ; dram_fsm.dram_pwron_mrsw ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; dram_wait[0]             ; dram_wait[0]             ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; dram_wait[1]             ; dram_wait[1]             ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; dram_wait[2]             ; dram_wait[2]             ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; dram_wait[3]             ; dram_wait[3]             ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; dram_fsm.dram_pwron_refw ; dram_fsm.dram_pwron_refw ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; dram_fsm.dram_poweron    ; dram_fsm.dram_poweron    ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; dram_fsm.dram_init       ; dram_fsm.dram_init       ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cpureset                 ; cpureset                 ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; dram_addr[10]~reg0       ; dram_addr[10]~reg0       ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; dram_ba_0~reg0           ; dram_ba_0~reg0           ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; dram_ras_n~reg0          ; dram_ras_n~reg0          ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; dram_cas_n~reg0          ; dram_cas_n~reg0          ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.241 ; dram_counter[14]         ; dram_counter[14]         ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; dram_fsm.dram_c11        ; dram_fsm.dram_c12        ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.393      ;
; 0.244 ; dram_fsm.dram_c10        ; dram_fsm.dram_c11        ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.396      ;
; 0.246 ; dram_fsm.dram_c1         ; dram_fsm.dram_c2         ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.398      ;
; 0.246 ; dram_fsm.dram_c4         ; dram_fsm.dram_c5         ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.398      ;
; 0.250 ; dram_fsm.dram_c2         ; dram_fsm.dram_c3         ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.402      ;
; 0.298 ; dram_fsm.dram_c14        ; dram_fsm.dram_c1         ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.450      ;
; 0.308 ; dram_fsm.dram_c8         ; dram_addr[9]~reg0        ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.460      ;
; 0.322 ; dram_fsm.dram_pwron_mrsw ; dram_fsm.dram_idle       ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.474      ;
; 0.324 ; dram_fsm.dram_c3         ; dram_fsm.dram_c4         ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.476      ;
; 0.346 ; cpuclk                   ; cpuclk                   ; cpuclk                           ; pll0|altpll_component|pll|clk[0] ; 0.000        ; -0.272     ; 0.367      ;
; 0.346 ; cpuclk                   ; cpuclk                   ; cpuclk                           ; pll0|altpll_component|pll|clk[0] ; 0.000        ; -0.272     ; 0.367      ;
; 0.355 ; dram_counter[0]          ; dram_counter[0]          ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.507      ;
; 0.358 ; dram_counter[13]         ; dram_counter[13]         ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.510      ;
; 0.359 ; dram_refresh_count[0]    ; dram_refresh_count[0]    ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.511      ;
; 0.360 ; dram_counter[2]          ; dram_counter[2]          ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; dram_counter[4]          ; dram_counter[4]          ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; dram_counter[7]          ; dram_counter[7]          ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.363 ; dram_counter[1]          ; dram_counter[1]          ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.515      ;
; 0.364 ; dram_counter[9]          ; dram_counter[9]          ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.516      ;
; 0.365 ; dram_counter[11]         ; dram_counter[11]         ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.517      ;
; 0.367 ; dram_refresh_count[1]    ; dram_refresh_count[1]    ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; dram_refresh_count[3]    ; dram_refresh_count[3]    ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; dram_fsm.dram_pwron_mrs  ; dram_addr[4]~reg0        ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.519      ;
; 0.368 ; dram_refresh_count[6]    ; dram_refresh_count[6]    ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.520      ;
; 0.371 ; dram_counter[3]          ; dram_counter[3]          ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; dram_counter[5]          ; dram_counter[5]          ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; dram_counter[6]          ; dram_counter[6]          ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.524      ;
; 0.373 ; dram_fsm.dram_init       ; dram_fsm.dram_poweron    ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.525      ;
; 0.375 ; dram_counter[8]          ; dram_counter[8]          ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.527      ;
; 0.376 ; dram_counter[10]         ; dram_counter[10]         ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; dram_counter[12]         ; dram_counter[12]         ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; dram_refresh_count[7]    ; dram_refresh_count[7]    ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.528      ;
; 0.377 ; dram_refresh_count[2]    ; dram_refresh_count[2]    ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.529      ;
; 0.378 ; dram_refresh_count[4]    ; dram_refresh_count[4]    ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; dram_refresh_count[5]    ; dram_refresh_count[5]    ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.530      ;
; 0.421 ; dram_wait[2]             ; dram_wait[3]             ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.573      ;
; 0.433 ; dram_wait[2]             ; dram_fsm.dram_pwron_prew ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.585      ;
; 0.479 ; dram_fsm.dram_c7         ; dram_fsm.dram_c8         ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.630      ;
; 0.479 ; dram_wait[0]             ; dram_fsm.dram_pwron_prew ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.631      ;
; 0.493 ; dram_counter[0]          ; dram_counter[1]          ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.645      ;
; 0.496 ; dram_counter[13]         ; dram_counter[14]         ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.648      ;
; 0.497 ; dram_refresh_count[0]    ; dram_refresh_count[1]    ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.649      ;
; 0.498 ; dram_counter[2]          ; dram_counter[3]          ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.650      ;
; 0.499 ; dram_counter[4]          ; dram_counter[5]          ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.651      ;
; 0.501 ; dram_counter[1]          ; dram_counter[2]          ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.653      ;
; 0.502 ; dram_counter[9]          ; dram_counter[10]         ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.654      ;
; 0.503 ; dram_counter[11]         ; dram_counter[12]         ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.655      ;
; 0.505 ; dram_refresh_count[1]    ; dram_refresh_count[2]    ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.505 ; dram_refresh_count[3]    ; dram_refresh_count[4]    ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.508 ; slowreset                ; dram_fsm.dram_c4         ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; -0.005     ; 0.655      ;
; 0.511 ; dram_counter[3]          ; dram_counter[4]          ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.663      ;
; 0.512 ; dram_counter[6]          ; dram_counter[7]          ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.664      ;
; 0.512 ; dram_counter[5]          ; dram_counter[6]          ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.664      ;
; 0.515 ; dram_counter[8]          ; dram_counter[9]          ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.667      ;
; 0.516 ; dram_counter[12]         ; dram_counter[13]         ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.668      ;
; 0.516 ; dram_counter[10]         ; dram_counter[11]         ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.668      ;
; 0.517 ; dram_refresh_count[2]    ; dram_refresh_count[3]    ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.669      ;
; 0.518 ; dram_refresh_count[5]    ; dram_refresh_count[6]    ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.670      ;
; 0.518 ; dram_refresh_count[4]    ; dram_refresh_count[5]    ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.670      ;
; 0.528 ; dram_counter[0]          ; dram_counter[2]          ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.680      ;
; 0.532 ; dram_refresh_count[0]    ; dram_refresh_count[2]    ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.684      ;
; 0.533 ; dram_counter[2]          ; dram_counter[4]          ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.685      ;
; 0.534 ; dram_counter[4]          ; dram_counter[6]          ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.686      ;
; 0.536 ; cpuresetlength[2]        ; cpureset                 ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.688      ;
; 0.536 ; dram_counter[1]          ; dram_counter[3]          ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.688      ;
; 0.537 ; dram_counter[9]          ; dram_counter[11]         ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.689      ;
; 0.538 ; dram_counter[11]         ; dram_counter[13]         ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.690      ;
; 0.540 ; dram_refresh_count[1]    ; dram_refresh_count[3]    ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.692      ;
; 0.540 ; dram_refresh_count[3]    ; dram_refresh_count[5]    ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.692      ;
; 0.545 ; dram_wait[0]             ; dram_wait[1]             ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.697      ;
; 0.546 ; dram_counter[3]          ; dram_counter[5]          ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.698      ;
; 0.547 ; dram_counter[5]          ; dram_counter[7]          ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.699      ;
; 0.550 ; dram_counter[8]          ; dram_counter[10]         ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.702      ;
; 0.551 ; dram_counter[12]         ; dram_counter[14]         ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.703      ;
; 0.551 ; dram_counter[10]         ; dram_counter[12]         ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.703      ;
; 0.552 ; dram_refresh_count[2]    ; dram_refresh_count[4]    ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.704      ;
; 0.553 ; dram_wait[3]             ; dram_fsm.dram_pwron_prew ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.705      ;
; 0.553 ; dram_refresh_count[4]    ; dram_refresh_count[6]    ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.705      ;
; 0.554 ; dram_fsm.dram_pwron_refw ; dram_fsm.dram_pwron_mrs  ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.705      ;
; 0.554 ; dram_counter[7]          ; dram_counter[8]          ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.706      ;
; 0.557 ; dram_fsm.dram_c8         ; dram_fsm.dram_c9         ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.710      ;
; 0.561 ; dram_refresh_count[6]    ; dram_refresh_count[7]    ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.713      ;
; 0.563 ; dram_counter[0]          ; dram_counter[3]          ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.715      ;
; 0.567 ; slowresetdelay[11]       ; slowresetdelay[11]       ; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.719      ;
+-------+--------------------------+--------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'key1'                                                                                                                                                  ;
+-------+-------------------------------------------------+-------------------+-------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                       ; To Node           ; Launch Clock                        ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------+-------------------+-------------------------------------+-------------+--------------+------------+------------+
; 0.684 ; unibus:pdp11|cpu:cpu0|ifetch                    ; greenled[7]$latch ; cpuclk                              ; key1        ; -0.500       ; 0.168      ; 0.352      ;
; 0.899 ; unibus:pdp11|xu:xu0|kl11:kl0|tx                 ; greenled[4]$latch ; clkin                               ; key1        ; -0.500       ; -0.046     ; 0.353      ;
; 1.003 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sdcard_debug[0] ; greenled[0]$latch ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; key1        ; -0.500       ; -0.154     ; 0.349      ;
; 1.006 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sdcard_debug[1] ; greenled[1]$latch ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; key1        ; -0.500       ; -0.155     ; 0.351      ;
; 1.008 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sdcard_debug[2] ; greenled[2]$latch ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; key1        ; -0.500       ; -0.157     ; 0.351      ;
; 1.013 ; unibus:pdp11|rh11:rh0|sdspi:sd1|sdcard_debug[3] ; greenled[3]$latch ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; key1        ; -0.500       ; -0.158     ; 0.355      ;
+-------+-------------------------------------------------+-------------------+-------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'cpuclk'                                                                                                                                                                                              ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                                                                                                              ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0                    ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0                    ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~porta_address_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~porta_address_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~porta_address_reg1 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~porta_address_reg1 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~porta_address_reg2 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~porta_address_reg2 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~porta_address_reg3 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~porta_address_reg3 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~porta_address_reg4 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~porta_address_reg4 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~porta_address_reg5 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~porta_address_reg5 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~porta_address_reg6 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~porta_address_reg6 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~porta_address_reg7 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~porta_address_reg7 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a1                    ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a1                    ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a10                   ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a10                   ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a11                   ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a11                   ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a12                   ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a12                   ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a13                   ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a13                   ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a14                   ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a14                   ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a15                   ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a15                   ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a2                    ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a2                    ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a3                    ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a3                    ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a4                    ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a4                    ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a5                    ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a5                    ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a6                    ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a6                    ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a7                    ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a7                    ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a8                    ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a8                    ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a9                    ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a9                    ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_address_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_address_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_address_reg1 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_address_reg1 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_address_reg2 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_address_reg2 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_address_reg3 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_address_reg3 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_address_reg4 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_address_reg4 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_address_reg5 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_address_reg5 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_address_reg6 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_address_reg6 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_address_reg7 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_address_reg7 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_datain_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_datain_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_datain_reg1  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_datain_reg1  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_datain_reg10 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_datain_reg10 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_datain_reg11 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_datain_reg11 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_datain_reg12 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_datain_reg12 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_datain_reg13 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_datain_reg13 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_datain_reg14 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_datain_reg14 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_datain_reg15 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_datain_reg15 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_datain_reg2  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_datain_reg2  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_datain_reg3  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_datain_reg3  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_datain_reg4  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_datain_reg4  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_datain_reg5  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_datain_reg5  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_datain_reg6  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_datain_reg6  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_datain_reg7  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_datain_reg7  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_datain_reg8  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_datain_reg8  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_datain_reg9  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_datain_reg9  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_we_reg       ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; cpuclk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~portb_we_reg       ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'unibus:pdp11|rh11:rh0|sdspi:sd1|clk'                                                                                                                                                                                              ;
+--------+--------------+----------------+------------------+-------------------------------------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                               ; Clock Edge ; Target                                                                                                                                              ;
+--------+--------------+----------------+------------------+-------------------------------------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_address_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_address_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_address_reg1 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_address_reg1 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_address_reg2 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_address_reg2 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_address_reg3 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_address_reg3 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_address_reg4 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_address_reg4 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_address_reg5 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_address_reg5 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_address_reg6 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_address_reg6 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_address_reg7 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_address_reg7 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg1  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg1  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg10 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg10 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg11 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg11 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg12 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg12 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg13 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg13 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg14 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg14 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg15 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg15 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg2  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg2  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg3  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg3  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg4  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg4  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg5  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg5  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg6  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg6  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg7  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg7  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg8  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg8  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg9  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_datain_reg9  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_we_reg       ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a0~portb_we_reg       ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a10~portb_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a10~portb_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a11~portb_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a11~portb_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a12~portb_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a12~portb_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a13~portb_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a13~portb_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a14~portb_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a14~portb_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a15~portb_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a15~portb_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a1~portb_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a1~portb_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a2~portb_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a2~portb_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a3~portb_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a3~portb_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a4~portb_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a4~portb_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a5~portb_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a5~portb_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a6~portb_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a6~portb_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a7~portb_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a7~portb_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a8~portb_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a8~portb_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a9~portb_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_fnd1:auto_generated|altsyncram_l2m1:altsyncram1|ram_block2a9~portb_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg1 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg1 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg2 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg2 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg3 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg3 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg4 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg4 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg5 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg5 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg6 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg6 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg7 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_3ee1:auto_generated|altsyncram_51i1:altsyncram1|ram_block2a0~porta_address_reg7 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|card_error                                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|card_error                                                                                                          ;
+--------+--------------+----------------+------------------+-------------------------------------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'key1'                                                                   ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; key1  ; Rise       ; key1                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; key1  ; Fall       ; greenled[0]$latch       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; key1  ; Fall       ; greenled[0]$latch       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; key1  ; Rise       ; greenled[0]$latch|datac ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; key1  ; Rise       ; greenled[0]$latch|datac ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; key1  ; Fall       ; greenled[1]$latch       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; key1  ; Fall       ; greenled[1]$latch       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; key1  ; Rise       ; greenled[1]$latch|datac ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; key1  ; Rise       ; greenled[1]$latch|datac ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; key1  ; Fall       ; greenled[2]$latch       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; key1  ; Fall       ; greenled[2]$latch       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; key1  ; Rise       ; greenled[2]$latch|datac ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; key1  ; Rise       ; greenled[2]$latch|datac ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; key1  ; Fall       ; greenled[3]$latch       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; key1  ; Fall       ; greenled[3]$latch       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; key1  ; Rise       ; greenled[3]$latch|datac ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; key1  ; Rise       ; greenled[3]$latch|datac ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; key1  ; Fall       ; greenled[4]$latch       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; key1  ; Fall       ; greenled[4]$latch       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; key1  ; Rise       ; greenled[4]$latch|datac ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; key1  ; Rise       ; greenled[4]$latch|datac ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; key1  ; Fall       ; greenled[5]$latch       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; key1  ; Fall       ; greenled[5]$latch       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; key1  ; Rise       ; greenled[5]$latch|datad ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; key1  ; Rise       ; greenled[5]$latch|datad ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; key1  ; Fall       ; greenled[6]$latch       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; key1  ; Fall       ; greenled[6]$latch       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; key1  ; Rise       ; greenled[6]$latch|datad ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; key1  ; Rise       ; greenled[6]$latch|datad ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; key1  ; Fall       ; greenled[7]$latch       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; key1  ; Fall       ; greenled[7]$latch       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; key1  ; Rise       ; greenled[7]$latch|datac ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; key1  ; Rise       ; greenled[7]$latch|datac ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; key1  ; Rise       ; key1|combout            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; key1  ; Rise       ; key1|combout            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; key1  ; Rise       ; key1~clkctrl|inclk[0]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; key1  ; Rise       ; key1~clkctrl|inclk[0]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; key1  ; Rise       ; key1~clkctrl|outclk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; key1  ; Rise       ; key1~clkctrl|outclk     ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'pll0|altpll_component|pll|clk[0]'                                                            ;
+-------+--------------+----------------+------------------+----------------------------------+------------+--------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                            ; Clock Edge ; Target             ;
+-------+--------------+----------------+------------------+----------------------------------+------------+--------------------+
; 2.846 ; 3.846        ; 1.000          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; cpuclk             ;
; 2.846 ; 3.846        ; 1.000          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; cpuclk             ;
; 2.846 ; 3.846        ; 1.000          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; cpureset           ;
; 2.846 ; 3.846        ; 1.000          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; cpureset           ;
; 2.846 ; 3.846        ; 1.000          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; cpuresetlength[0]  ;
; 2.846 ; 3.846        ; 1.000          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; cpuresetlength[0]  ;
; 2.846 ; 3.846        ; 1.000          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; cpuresetlength[1]  ;
; 2.846 ; 3.846        ; 1.000          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; cpuresetlength[1]  ;
; 2.846 ; 3.846        ; 1.000          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; cpuresetlength[2]  ;
; 2.846 ; 3.846        ; 1.000          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; cpuresetlength[2]  ;
; 2.846 ; 3.846        ; 1.000          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; cpuresetlength[3]  ;
; 2.846 ; 3.846        ; 1.000          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; cpuresetlength[3]  ;
; 2.846 ; 3.846        ; 1.000          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; cpuresetlength[4]  ;
; 2.846 ; 3.846        ; 1.000          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; cpuresetlength[4]  ;
; 2.846 ; 3.846        ; 1.000          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; cpuresetlength[5]  ;
; 2.846 ; 3.846        ; 1.000          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; cpuresetlength[5]  ;
; 2.846 ; 3.846        ; 1.000          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[0]            ;
; 2.846 ; 3.846        ; 1.000          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[0]            ;
; 2.846 ; 3.846        ; 1.000          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[10]           ;
; 2.846 ; 3.846        ; 1.000          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[10]           ;
; 2.846 ; 3.846        ; 1.000          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[11]           ;
; 2.846 ; 3.846        ; 1.000          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[11]           ;
; 2.846 ; 3.846        ; 1.000          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[12]           ;
; 2.846 ; 3.846        ; 1.000          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[12]           ;
; 2.846 ; 3.846        ; 1.000          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[13]           ;
; 2.846 ; 3.846        ; 1.000          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[13]           ;
; 2.846 ; 3.846        ; 1.000          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[14]           ;
; 2.846 ; 3.846        ; 1.000          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[14]           ;
; 2.846 ; 3.846        ; 1.000          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[15]           ;
; 2.846 ; 3.846        ; 1.000          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[15]           ;
; 2.846 ; 3.846        ; 1.000          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[1]            ;
; 2.846 ; 3.846        ; 1.000          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[1]            ;
; 2.846 ; 3.846        ; 1.000          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[2]            ;
; 2.846 ; 3.846        ; 1.000          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[2]            ;
; 2.846 ; 3.846        ; 1.000          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[3]            ;
; 2.846 ; 3.846        ; 1.000          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[3]            ;
; 2.846 ; 3.846        ; 1.000          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[4]            ;
; 2.846 ; 3.846        ; 1.000          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[4]            ;
; 2.846 ; 3.846        ; 1.000          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[5]            ;
; 2.846 ; 3.846        ; 1.000          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[5]            ;
; 2.846 ; 3.846        ; 1.000          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[6]            ;
; 2.846 ; 3.846        ; 1.000          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[6]            ;
; 2.846 ; 3.846        ; 1.000          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[7]            ;
; 2.846 ; 3.846        ; 1.000          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[7]            ;
; 2.846 ; 3.846        ; 1.000          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[8]            ;
; 2.846 ; 3.846        ; 1.000          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[8]            ;
; 2.846 ; 3.846        ; 1.000          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[9]            ;
; 2.846 ; 3.846        ; 1.000          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; dati[9]            ;
; 2.846 ; 3.846        ; 1.000          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; dram_addr[0]~reg0  ;
; 2.846 ; 3.846        ; 1.000          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; dram_addr[0]~reg0  ;
; 2.846 ; 3.846        ; 1.000          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; dram_addr[10]~reg0 ;
; 2.846 ; 3.846        ; 1.000          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; dram_addr[10]~reg0 ;
; 2.846 ; 3.846        ; 1.000          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; dram_addr[11]~reg0 ;
; 2.846 ; 3.846        ; 1.000          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; dram_addr[11]~reg0 ;
; 2.846 ; 3.846        ; 1.000          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; dram_addr[1]~reg0  ;
; 2.846 ; 3.846        ; 1.000          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; dram_addr[1]~reg0  ;
; 2.846 ; 3.846        ; 1.000          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; dram_addr[2]~reg0  ;
; 2.846 ; 3.846        ; 1.000          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; dram_addr[2]~reg0  ;
; 2.846 ; 3.846        ; 1.000          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; dram_addr[3]~reg0  ;
; 2.846 ; 3.846        ; 1.000          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; dram_addr[3]~reg0  ;
; 2.846 ; 3.846        ; 1.000          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; dram_addr[4]~reg0  ;
; 2.846 ; 3.846        ; 1.000          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; dram_addr[4]~reg0  ;
; 2.846 ; 3.846        ; 1.000          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; dram_addr[5]~reg0  ;
; 2.846 ; 3.846        ; 1.000          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; dram_addr[5]~reg0  ;
; 2.846 ; 3.846        ; 1.000          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; dram_addr[6]~reg0  ;
; 2.846 ; 3.846        ; 1.000          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; dram_addr[6]~reg0  ;
; 2.846 ; 3.846        ; 1.000          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; dram_addr[7]~reg0  ;
; 2.846 ; 3.846        ; 1.000          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; dram_addr[7]~reg0  ;
; 2.846 ; 3.846        ; 1.000          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; dram_addr[8]~reg0  ;
; 2.846 ; 3.846        ; 1.000          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; dram_addr[8]~reg0  ;
; 2.846 ; 3.846        ; 1.000          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; dram_addr[9]~reg0  ;
; 2.846 ; 3.846        ; 1.000          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; dram_addr[9]~reg0  ;
; 2.846 ; 3.846        ; 1.000          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; dram_ba_0~reg0     ;
; 2.846 ; 3.846        ; 1.000          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; dram_ba_0~reg0     ;
; 2.846 ; 3.846        ; 1.000          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; dram_cas_n~reg0    ;
; 2.846 ; 3.846        ; 1.000          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; dram_cas_n~reg0    ;
; 2.846 ; 3.846        ; 1.000          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; dram_counter[0]    ;
; 2.846 ; 3.846        ; 1.000          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; dram_counter[0]    ;
; 2.846 ; 3.846        ; 1.000          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; dram_counter[10]   ;
; 2.846 ; 3.846        ; 1.000          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; dram_counter[10]   ;
; 2.846 ; 3.846        ; 1.000          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; dram_counter[11]   ;
; 2.846 ; 3.846        ; 1.000          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; dram_counter[11]   ;
; 2.846 ; 3.846        ; 1.000          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; dram_counter[12]   ;
; 2.846 ; 3.846        ; 1.000          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; dram_counter[12]   ;
; 2.846 ; 3.846        ; 1.000          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; dram_counter[13]   ;
; 2.846 ; 3.846        ; 1.000          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; dram_counter[13]   ;
; 2.846 ; 3.846        ; 1.000          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; dram_counter[14]   ;
; 2.846 ; 3.846        ; 1.000          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; dram_counter[14]   ;
; 2.846 ; 3.846        ; 1.000          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; dram_counter[1]    ;
; 2.846 ; 3.846        ; 1.000          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; dram_counter[1]    ;
; 2.846 ; 3.846        ; 1.000          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; dram_counter[2]    ;
; 2.846 ; 3.846        ; 1.000          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; dram_counter[2]    ;
; 2.846 ; 3.846        ; 1.000          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; dram_counter[3]    ;
; 2.846 ; 3.846        ; 1.000          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; dram_counter[3]    ;
; 2.846 ; 3.846        ; 1.000          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; dram_counter[4]    ;
; 2.846 ; 3.846        ; 1.000          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; dram_counter[4]    ;
; 2.846 ; 3.846        ; 1.000          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; dram_counter[5]    ;
; 2.846 ; 3.846        ; 1.000          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; dram_counter[5]    ;
; 2.846 ; 3.846        ; 1.000          ; High Pulse Width ; pll0|altpll_component|pll|clk[0] ; Rise       ; dram_counter[6]    ;
; 2.846 ; 3.846        ; 1.000          ; Low Pulse Width  ; pll0|altpll_component|pll|clk[0] ; Rise       ; dram_counter[6]    ;
+-------+--------------+----------------+------------------+----------------------------------+------------+--------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clkin'                                                                                        ;
+-------+--------------+----------------+------------------+-------+------------+------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                         ;
+-------+--------------+----------------+------------------+-------+------------+------------------------------------------------+
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdc[0]                   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdc[0]                   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdc[10]                  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdc[10]                  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdc[11]                  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdc[11]                  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdc[1]                   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdc[1]                   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdc[2]                   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdc[2]                   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdc[3]                   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdc[3]                   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdc[4]                   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdc[4]                   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdc[5]                   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdc[5]                   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdc[6]                   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdc[6]                   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdc[7]                   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdc[7]                   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdc[8]                   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdc[8]                   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdc[9]                   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdc[9]                   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdctrigger               ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|cdctrigger               ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_bit[0]              ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_bit[0]              ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_bit[1]              ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_bit[1]              ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_bit[2]              ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_bit[2]              ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_buf[0]              ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_buf[0]              ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_buf[1]              ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_buf[1]              ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_buf[2]              ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_buf[2]              ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_buf[3]              ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_buf[3]              ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_buf[4]              ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_buf[4]              ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_buf[5]              ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_buf[5]              ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_buf[6]              ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_buf[6]              ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_copy                ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_copy                ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_count[0]            ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_count[0]            ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_count[1]            ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_count[1]            ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_count[2]            ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_count[2]            ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_count[3]            ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_count[3]            ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_count[4]            ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_count[4]            ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_sample[0]           ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_sample[0]           ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_sample[1]           ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_sample[1]           ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_sample[2]           ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_sample[2]           ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_sample[3]           ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_sample[3]           ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_sample[4]           ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_sample[4]           ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_state.recv_data     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_state.recv_data     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_state.recv_idle     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_state.recv_idle     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_state.recv_startbit ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_state.recv_startbit ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_state.recv_stopbit  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|recv_state.recv_stopbit  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|rx_copied_filter[0]      ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|rx_copied_filter[0]      ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|rx_copied_filter[1]      ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|rx_copied_filter[1]      ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|rxf                      ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|rxf                      ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|rxfilter[0]              ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|rxfilter[0]              ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|rxfilter[1]              ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|rxfilter[1]              ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|rxfilter[2]              ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|rxfilter[2]              ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|rxfilter[3]              ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|rxfilter[3]              ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|rxfilter[4]              ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|rxfilter[4]              ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|rxfilter[5]              ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|rxfilter[5]              ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|rxfilter[6]              ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|rxfilter[6]              ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|rxfilter[7]              ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|rxfilter[7]              ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|tx                       ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clkin ; Rise       ; unibus:pdp11|kl11:kl0|tx                       ;
+-------+--------------+----------------+------------------+-------+------------+------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                           ;
+--------------+-------------------------------------+-------+-------+------------+-------------------------------------+
; Data Port    ; Clock Port                          ; Rise  ; Fall  ; Clock Edge ; Clock Reference                     ;
+--------------+-------------------------------------+-------+-------+------------+-------------------------------------+
; rx1          ; clkin                               ; 2.419 ; 2.419 ; Rise       ; clkin                               ;
; xu_miso      ; cpuclk                              ; 2.894 ; 2.894 ; Rise       ; cpuclk                              ;
; rx1          ; key1                                ; 2.628 ; 2.628 ; Fall       ; key1                                ;
; rx2          ; key1                                ; 2.023 ; 2.023 ; Fall       ; key1                                ;
; dram_dq[*]   ; clkin                               ; 4.779 ; 4.779 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[0]  ; clkin                               ; 4.426 ; 4.426 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[1]  ; clkin                               ; 4.620 ; 4.620 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[2]  ; clkin                               ; 4.572 ; 4.572 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[3]  ; clkin                               ; 4.603 ; 4.603 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[4]  ; clkin                               ; 4.465 ; 4.465 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[5]  ; clkin                               ; 4.545 ; 4.545 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[6]  ; clkin                               ; 4.605 ; 4.605 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[7]  ; clkin                               ; 4.226 ; 4.226 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[8]  ; clkin                               ; 4.268 ; 4.268 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[9]  ; clkin                               ; 4.414 ; 4.414 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[10] ; clkin                               ; 4.540 ; 4.540 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[11] ; clkin                               ; 4.317 ; 4.317 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[12] ; clkin                               ; 4.779 ; 4.779 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[13] ; clkin                               ; 4.682 ; 4.682 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[14] ; clkin                               ; 4.380 ; 4.380 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[15] ; clkin                               ; 4.459 ; 4.459 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; key0         ; clkin                               ; 4.934 ; 4.934 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; sdcard_miso  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 3.802 ; 3.802 ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;
+--------------+-------------------------------------+-------+-------+------------+-------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                              ;
+--------------+-------------------------------------+--------+--------+------------+-------------------------------------+
; Data Port    ; Clock Port                          ; Rise   ; Fall   ; Clock Edge ; Clock Reference                     ;
+--------------+-------------------------------------+--------+--------+------------+-------------------------------------+
; rx1          ; clkin                               ; -2.299 ; -2.299 ; Rise       ; clkin                               ;
; xu_miso      ; cpuclk                              ; -2.464 ; -2.464 ; Rise       ; cpuclk                              ;
; rx1          ; key1                                ; -2.355 ; -2.355 ; Fall       ; key1                                ;
; rx2          ; key1                                ; -1.682 ; -1.682 ; Fall       ; key1                                ;
; dram_dq[*]   ; clkin                               ; -4.106 ; -4.106 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[0]  ; clkin                               ; -4.306 ; -4.306 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[1]  ; clkin                               ; -4.500 ; -4.500 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[2]  ; clkin                               ; -4.452 ; -4.452 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[3]  ; clkin                               ; -4.483 ; -4.483 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[4]  ; clkin                               ; -4.345 ; -4.345 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[5]  ; clkin                               ; -4.425 ; -4.425 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[6]  ; clkin                               ; -4.485 ; -4.485 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[7]  ; clkin                               ; -4.106 ; -4.106 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[8]  ; clkin                               ; -4.148 ; -4.148 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[9]  ; clkin                               ; -4.294 ; -4.294 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[10] ; clkin                               ; -4.420 ; -4.420 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[11] ; clkin                               ; -4.197 ; -4.197 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[12] ; clkin                               ; -4.659 ; -4.659 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[13] ; clkin                               ; -4.562 ; -4.562 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[14] ; clkin                               ; -4.260 ; -4.260 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[15] ; clkin                               ; -4.339 ; -4.339 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; key0         ; clkin                               ; -4.300 ; -4.300 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; sdcard_miso  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; -1.787 ; -1.787 ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;
+--------------+-------------------------------------+--------+--------+------------+-------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                     ;
+----------------+-------------------------------------+--------+--------+------------+-------------------------------------+
; Data Port      ; Clock Port                          ; Rise   ; Fall   ; Clock Edge ; Clock Reference                     ;
+----------------+-------------------------------------+--------+--------+------------+-------------------------------------+
; tx1            ; clkin                               ; 5.067  ; 5.067  ; Rise       ; clkin                               ;
; tx2            ; clkin                               ; 3.812  ; 3.812  ; Rise       ; clkin                               ;
; xu_cs          ; cpuclk                              ; 4.634  ; 4.634  ; Rise       ; cpuclk                              ;
; xu_mosi        ; cpuclk                              ; 4.128  ; 4.128  ; Rise       ; cpuclk                              ;
; xu_sclk        ; cpuclk                              ; 5.717  ; 5.717  ; Rise       ; cpuclk                              ;
; xu_sclk        ; cpuclk                              ; 2.708  ;        ; Fall       ; cpuclk                              ;
; greenled[*]    ; key1                                ; 4.665  ; 4.665  ; Fall       ; key1                                ;
;  greenled[0]   ; key1                                ; 4.349  ; 4.349  ; Fall       ; key1                                ;
;  greenled[1]   ; key1                                ; 4.338  ; 4.338  ; Fall       ; key1                                ;
;  greenled[2]   ; key1                                ; 4.472  ; 4.472  ; Fall       ; key1                                ;
;  greenled[3]   ; key1                                ; 4.223  ; 4.223  ; Fall       ; key1                                ;
;  greenled[4]   ; key1                                ; 4.665  ; 4.665  ; Fall       ; key1                                ;
;  greenled[5]   ; key1                                ; 3.413  ; 3.413  ; Fall       ; key1                                ;
;  greenled[6]   ; key1                                ; 3.869  ; 3.869  ; Fall       ; key1                                ;
;  greenled[7]   ; key1                                ; 3.793  ; 3.793  ; Fall       ; key1                                ;
; dram_addr[*]   ; clkin                               ; 2.543  ; 2.543  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_addr[0]  ; clkin                               ; 2.517  ; 2.517  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_addr[1]  ; clkin                               ; 2.416  ; 2.416  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_addr[2]  ; clkin                               ; 2.249  ; 2.249  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_addr[3]  ; clkin                               ; 2.247  ; 2.247  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_addr[4]  ; clkin                               ; 2.189  ; 2.189  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_addr[5]  ; clkin                               ; 2.543  ; 2.543  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_addr[6]  ; clkin                               ; 2.214  ; 2.214  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_addr[7]  ; clkin                               ; 2.068  ; 2.068  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_addr[8]  ; clkin                               ; 2.456  ; 2.456  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_addr[9]  ; clkin                               ; 2.160  ; 2.160  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_addr[10] ; clkin                               ; 2.508  ; 2.508  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_addr[11] ; clkin                               ; 2.213  ; 2.213  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; dram_ba_0      ; clkin                               ; 2.401  ; 2.401  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; dram_cas_n     ; clkin                               ; 2.216  ; 2.216  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; dram_clk       ; clkin                               ; -0.119 ;        ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; dram_cs_n      ; clkin                               ; 2.166  ; 2.166  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; dram_dq[*]     ; clkin                               ; 2.628  ; 2.628  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[0]    ; clkin                               ; 1.964  ; 1.964  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[1]    ; clkin                               ; 2.034  ; 2.034  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[2]    ; clkin                               ; 2.189  ; 2.189  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[3]    ; clkin                               ; 2.177  ; 2.177  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[4]    ; clkin                               ; 2.204  ; 2.204  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[5]    ; clkin                               ; 2.185  ; 2.185  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[6]    ; clkin                               ; 2.059  ; 2.059  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[7]    ; clkin                               ; 2.628  ; 2.628  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[8]    ; clkin                               ; 2.223  ; 2.223  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[9]    ; clkin                               ; 2.320  ; 2.320  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[10]   ; clkin                               ; 2.191  ; 2.191  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[11]   ; clkin                               ; 2.090  ; 2.090  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[12]   ; clkin                               ; 2.180  ; 2.180  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[13]   ; clkin                               ; 2.326  ; 2.326  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[14]   ; clkin                               ; 2.215  ; 2.215  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[15]   ; clkin                               ; 2.190  ; 2.190  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; dram_ldqm      ; clkin                               ; 2.595  ; 2.595  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; dram_ras_n     ; clkin                               ; 2.750  ; 2.750  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; dram_udqm      ; clkin                               ; 2.237  ; 2.237  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; dram_we_n      ; clkin                               ; 2.101  ; 2.101  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; dram_clk       ; clkin                               ;        ; -0.119 ; Fall       ; pll0|altpll_component|pll|clk[0]    ;
; sdcard_cs      ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 4.617  ; 4.617  ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;
; sdcard_mosi    ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 4.579  ; 4.579  ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;
; sdcard_sclk    ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 2.405  ;        ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;
; sdcard_sclk    ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;        ; 2.405  ; Fall       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;
+----------------+-------------------------------------+--------+--------+------------+-------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                             ;
+----------------+-------------------------------------+--------+--------+------------+-------------------------------------+
; Data Port      ; Clock Port                          ; Rise   ; Fall   ; Clock Edge ; Clock Reference                     ;
+----------------+-------------------------------------+--------+--------+------------+-------------------------------------+
; tx1            ; clkin                               ; 5.067  ; 5.067  ; Rise       ; clkin                               ;
; tx2            ; clkin                               ; 3.812  ; 3.812  ; Rise       ; clkin                               ;
; xu_cs          ; cpuclk                              ; 4.634  ; 4.634  ; Rise       ; cpuclk                              ;
; xu_mosi        ; cpuclk                              ; 4.128  ; 4.128  ; Rise       ; cpuclk                              ;
; xu_sclk        ; cpuclk                              ; 5.717  ; 2.708  ; Rise       ; cpuclk                              ;
; xu_sclk        ; cpuclk                              ; 2.708  ;        ; Fall       ; cpuclk                              ;
; greenled[*]    ; key1                                ; 3.413  ; 3.413  ; Fall       ; key1                                ;
;  greenled[0]   ; key1                                ; 4.349  ; 4.349  ; Fall       ; key1                                ;
;  greenled[1]   ; key1                                ; 4.338  ; 4.338  ; Fall       ; key1                                ;
;  greenled[2]   ; key1                                ; 4.472  ; 4.472  ; Fall       ; key1                                ;
;  greenled[3]   ; key1                                ; 4.223  ; 4.223  ; Fall       ; key1                                ;
;  greenled[4]   ; key1                                ; 4.665  ; 4.665  ; Fall       ; key1                                ;
;  greenled[5]   ; key1                                ; 3.413  ; 3.413  ; Fall       ; key1                                ;
;  greenled[6]   ; key1                                ; 3.869  ; 3.869  ; Fall       ; key1                                ;
;  greenled[7]   ; key1                                ; 3.793  ; 3.793  ; Fall       ; key1                                ;
; dram_addr[*]   ; clkin                               ; 2.068  ; 2.068  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_addr[0]  ; clkin                               ; 2.517  ; 2.517  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_addr[1]  ; clkin                               ; 2.416  ; 2.416  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_addr[2]  ; clkin                               ; 2.249  ; 2.249  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_addr[3]  ; clkin                               ; 2.247  ; 2.247  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_addr[4]  ; clkin                               ; 2.189  ; 2.189  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_addr[5]  ; clkin                               ; 2.543  ; 2.543  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_addr[6]  ; clkin                               ; 2.214  ; 2.214  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_addr[7]  ; clkin                               ; 2.068  ; 2.068  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_addr[8]  ; clkin                               ; 2.456  ; 2.456  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_addr[9]  ; clkin                               ; 2.160  ; 2.160  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_addr[10] ; clkin                               ; 2.508  ; 2.508  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_addr[11] ; clkin                               ; 2.213  ; 2.213  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; dram_ba_0      ; clkin                               ; 2.401  ; 2.401  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; dram_cas_n     ; clkin                               ; 2.216  ; 2.216  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; dram_clk       ; clkin                               ; -0.119 ;        ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; dram_cs_n      ; clkin                               ; 2.166  ; 2.166  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; dram_dq[*]     ; clkin                               ; 1.964  ; 1.964  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[0]    ; clkin                               ; 1.964  ; 1.964  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[1]    ; clkin                               ; 2.034  ; 2.034  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[2]    ; clkin                               ; 2.189  ; 2.189  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[3]    ; clkin                               ; 2.177  ; 2.177  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[4]    ; clkin                               ; 2.204  ; 2.204  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[5]    ; clkin                               ; 2.185  ; 2.185  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[6]    ; clkin                               ; 2.059  ; 2.059  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[7]    ; clkin                               ; 2.628  ; 2.628  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[8]    ; clkin                               ; 2.223  ; 2.223  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[9]    ; clkin                               ; 2.320  ; 2.320  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[10]   ; clkin                               ; 2.191  ; 2.191  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[11]   ; clkin                               ; 2.090  ; 2.090  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[12]   ; clkin                               ; 2.180  ; 2.180  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[13]   ; clkin                               ; 2.326  ; 2.326  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[14]   ; clkin                               ; 2.215  ; 2.215  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[15]   ; clkin                               ; 2.190  ; 2.190  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; dram_ldqm      ; clkin                               ; 2.595  ; 2.595  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; dram_ras_n     ; clkin                               ; 2.750  ; 2.750  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; dram_udqm      ; clkin                               ; 2.237  ; 2.237  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; dram_we_n      ; clkin                               ; 2.101  ; 2.101  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; dram_clk       ; clkin                               ;        ; -0.119 ; Fall       ; pll0|altpll_component|pll|clk[0]    ;
; sdcard_cs      ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 4.617  ; 4.617  ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;
; sdcard_mosi    ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 4.579  ; 4.579  ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;
; sdcard_sclk    ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 2.405  ;        ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;
; sdcard_sclk    ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;        ; 2.405  ; Fall       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;
+----------------+-------------------------------------+--------+--------+------------+-------------------------------------+


+------------------------------------------------------------------------------------------+
; Output Enable Times                                                                      ;
+--------------+------------+-------+------+------------+----------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                  ;
+--------------+------------+-------+------+------------+----------------------------------+
; dram_dq[*]   ; clkin      ; 1.988 ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[0]  ; clkin      ; 2.159 ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[1]  ; clkin      ; 2.133 ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[2]  ; clkin      ; 1.994 ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[3]  ; clkin      ; 2.022 ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[4]  ; clkin      ; 2.137 ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[5]  ; clkin      ; 1.988 ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[6]  ; clkin      ; 2.154 ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[7]  ; clkin      ; 2.148 ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[8]  ; clkin      ; 2.301 ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[9]  ; clkin      ; 2.153 ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[10] ; clkin      ; 2.263 ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[11] ; clkin      ; 2.151 ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[12] ; clkin      ; 2.203 ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[13] ; clkin      ; 2.137 ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[14] ; clkin      ; 2.037 ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[15] ; clkin      ; 2.044 ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
+--------------+------------+-------+------+------------+----------------------------------+


+------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                              ;
+--------------+------------+-------+------+------------+----------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                  ;
+--------------+------------+-------+------+------------+----------------------------------+
; dram_dq[*]   ; clkin      ; 1.988 ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[0]  ; clkin      ; 2.159 ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[1]  ; clkin      ; 2.133 ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[2]  ; clkin      ; 1.994 ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[3]  ; clkin      ; 2.022 ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[4]  ; clkin      ; 2.137 ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[5]  ; clkin      ; 1.988 ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[6]  ; clkin      ; 2.154 ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[7]  ; clkin      ; 2.148 ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[8]  ; clkin      ; 2.301 ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[9]  ; clkin      ; 2.153 ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[10] ; clkin      ; 2.263 ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[11] ; clkin      ; 2.151 ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[12] ; clkin      ; 2.203 ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[13] ; clkin      ; 2.137 ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[14] ; clkin      ; 2.037 ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[15] ; clkin      ; 2.044 ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
+--------------+------------+-------+------+------------+----------------------------------+


+---------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                              ;
+--------------+------------+-----------+-----------+------------+----------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                  ;
+--------------+------------+-----------+-----------+------------+----------------------------------+
; dram_dq[*]   ; clkin      ; 1.988     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[0]  ; clkin      ; 2.159     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[1]  ; clkin      ; 2.133     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[2]  ; clkin      ; 1.994     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[3]  ; clkin      ; 2.022     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[4]  ; clkin      ; 2.137     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[5]  ; clkin      ; 1.988     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[6]  ; clkin      ; 2.154     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[7]  ; clkin      ; 2.148     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[8]  ; clkin      ; 2.301     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[9]  ; clkin      ; 2.153     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[10] ; clkin      ; 2.263     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[11] ; clkin      ; 2.151     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[12] ; clkin      ; 2.203     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[13] ; clkin      ; 2.137     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[14] ; clkin      ; 2.037     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[15] ; clkin      ; 2.044     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
+--------------+------------+-----------+-----------+------------+----------------------------------+


+---------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                      ;
+--------------+------------+-----------+-----------+------------+----------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                  ;
+--------------+------------+-----------+-----------+------------+----------------------------------+
; dram_dq[*]   ; clkin      ; 1.988     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[0]  ; clkin      ; 2.159     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[1]  ; clkin      ; 2.133     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[2]  ; clkin      ; 1.994     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[3]  ; clkin      ; 2.022     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[4]  ; clkin      ; 2.137     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[5]  ; clkin      ; 1.988     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[6]  ; clkin      ; 2.154     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[7]  ; clkin      ; 2.148     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[8]  ; clkin      ; 2.301     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[9]  ; clkin      ; 2.153     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[10] ; clkin      ; 2.263     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[11] ; clkin      ; 2.151     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[12] ; clkin      ; 2.203     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[13] ; clkin      ; 2.137     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[14] ; clkin      ; 2.037     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dram_dq[15] ; clkin      ; 2.044     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
+--------------+------------+-----------+-----------+------------+----------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                      ;
+--------------------------------------+-------------+----------+----------+---------+---------------------+
; Clock                                ; Setup       ; Hold     ; Recovery ; Removal ; Minimum Pulse Width ;
+--------------------------------------+-------------+----------+----------+---------+---------------------+
; Worst-case Slack                     ; -39.501     ; -1.526   ; N/A      ; N/A     ; -2.064              ;
;  clkin                               ; -1.963      ; -1.325   ; N/A      ; N/A     ; 8.889               ;
;  cpuclk                              ; -39.501     ; -1.526   ; N/A      ; N/A     ; -2.064              ;
;  key1                                ; -1.849      ; 0.684    ; N/A      ; N/A     ; -1.631              ;
;  pll0|altpll_component|pll|clk[0]    ; -38.185     ; 0.071    ; N/A      ; N/A     ; 2.735               ;
;  unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; -12.342     ; 0.125    ; N/A      ; N/A     ; -2.064              ;
; Design-wide TNS                      ; -127095.574 ; -597.632 ; 0.0      ; 0.0     ; -8826.827           ;
;  clkin                               ; -146.446    ; -63.287  ; N/A      ; N/A     ; 0.000               ;
;  cpuclk                              ; -123038.867 ; -534.345 ; N/A      ; N/A     ; -8393.188           ;
;  key1                                ; -9.743      ; 0.000    ; N/A      ; N/A     ; -1.631              ;
;  pll0|altpll_component|pll|clk[0]    ; -2801.781   ; 0.000    ; N/A      ; N/A     ; 0.000               ;
;  unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; -1098.737   ; 0.000    ; N/A      ; N/A     ; -432.008            ;
+--------------------------------------+-------------+----------+----------+---------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                           ;
+--------------+-------------------------------------+-------+-------+------------+-------------------------------------+
; Data Port    ; Clock Port                          ; Rise  ; Fall  ; Clock Edge ; Clock Reference                     ;
+--------------+-------------------------------------+-------+-------+------------+-------------------------------------+
; rx1          ; clkin                               ; 5.349 ; 5.349 ; Rise       ; clkin                               ;
; xu_miso      ; cpuclk                              ; 6.282 ; 6.282 ; Rise       ; cpuclk                              ;
; rx1          ; key1                                ; 5.888 ; 5.888 ; Fall       ; key1                                ;
; rx2          ; key1                                ; 4.477 ; 4.477 ; Fall       ; key1                                ;
; dram_dq[*]   ; clkin                               ; 8.712 ; 8.712 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[0]  ; clkin                               ; 7.816 ; 7.816 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[1]  ; clkin                               ; 8.294 ; 8.294 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[2]  ; clkin                               ; 8.289 ; 8.289 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[3]  ; clkin                               ; 8.239 ; 8.239 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[4]  ; clkin                               ; 7.914 ; 7.914 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[5]  ; clkin                               ; 8.157 ; 8.157 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[6]  ; clkin                               ; 8.395 ; 8.395 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[7]  ; clkin                               ; 7.343 ; 7.343 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[8]  ; clkin                               ; 7.435 ; 7.435 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[9]  ; clkin                               ; 7.858 ; 7.858 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[10] ; clkin                               ; 8.187 ; 8.187 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[11] ; clkin                               ; 7.750 ; 7.750 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[12] ; clkin                               ; 8.712 ; 8.712 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[13] ; clkin                               ; 8.476 ; 8.476 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[14] ; clkin                               ; 7.752 ; 7.752 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[15] ; clkin                               ; 7.914 ; 7.914 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; key0         ; clkin                               ; 9.257 ; 9.257 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; sdcard_miso  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 9.076 ; 9.076 ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;
+--------------+-------------------------------------+-------+-------+------------+-------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                              ;
+--------------+-------------------------------------+--------+--------+------------+-------------------------------------+
; Data Port    ; Clock Port                          ; Rise   ; Fall   ; Clock Edge ; Clock Reference                     ;
+--------------+-------------------------------------+--------+--------+------------+-------------------------------------+
; rx1          ; clkin                               ; -2.299 ; -2.299 ; Rise       ; clkin                               ;
; xu_miso      ; cpuclk                              ; -2.464 ; -2.464 ; Rise       ; cpuclk                              ;
; rx1          ; key1                                ; -2.355 ; -2.355 ; Fall       ; key1                                ;
; rx2          ; key1                                ; -1.682 ; -1.682 ; Fall       ; key1                                ;
; dram_dq[*]   ; clkin                               ; -4.106 ; -4.106 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[0]  ; clkin                               ; -4.306 ; -4.306 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[1]  ; clkin                               ; -4.500 ; -4.500 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[2]  ; clkin                               ; -4.452 ; -4.452 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[3]  ; clkin                               ; -4.483 ; -4.483 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[4]  ; clkin                               ; -4.345 ; -4.345 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[5]  ; clkin                               ; -4.425 ; -4.425 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[6]  ; clkin                               ; -4.485 ; -4.485 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[7]  ; clkin                               ; -4.106 ; -4.106 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[8]  ; clkin                               ; -4.148 ; -4.148 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[9]  ; clkin                               ; -4.294 ; -4.294 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[10] ; clkin                               ; -4.420 ; -4.420 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[11] ; clkin                               ; -4.197 ; -4.197 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[12] ; clkin                               ; -4.659 ; -4.659 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[13] ; clkin                               ; -4.562 ; -4.562 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[14] ; clkin                               ; -4.260 ; -4.260 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[15] ; clkin                               ; -4.339 ; -4.339 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; key0         ; clkin                               ; -4.300 ; -4.300 ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; sdcard_miso  ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; -1.787 ; -1.787 ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;
+--------------+-------------------------------------+--------+--------+------------+-------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                     ;
+----------------+-------------------------------------+--------+--------+------------+-------------------------------------+
; Data Port      ; Clock Port                          ; Rise   ; Fall   ; Clock Edge ; Clock Reference                     ;
+----------------+-------------------------------------+--------+--------+------------+-------------------------------------+
; tx1            ; clkin                               ; 9.832  ; 9.832  ; Rise       ; clkin                               ;
; tx2            ; clkin                               ; 6.965  ; 6.965  ; Rise       ; clkin                               ;
; xu_cs          ; cpuclk                              ; 9.438  ; 9.438  ; Rise       ; cpuclk                              ;
; xu_mosi        ; cpuclk                              ; 8.152  ; 8.152  ; Rise       ; cpuclk                              ;
; xu_sclk        ; cpuclk                              ; 11.984 ; 11.984 ; Rise       ; cpuclk                              ;
; xu_sclk        ; cpuclk                              ; 5.909  ;        ; Fall       ; cpuclk                              ;
; greenled[*]    ; key1                                ; 9.465  ; 9.465  ; Fall       ; key1                                ;
;  greenled[0]   ; key1                                ; 8.643  ; 8.643  ; Fall       ; key1                                ;
;  greenled[1]   ; key1                                ; 8.619  ; 8.619  ; Fall       ; key1                                ;
;  greenled[2]   ; key1                                ; 9.035  ; 9.035  ; Fall       ; key1                                ;
;  greenled[3]   ; key1                                ; 8.325  ; 8.325  ; Fall       ; key1                                ;
;  greenled[4]   ; key1                                ; 9.465  ; 9.465  ; Fall       ; key1                                ;
;  greenled[5]   ; key1                                ; 6.438  ; 6.438  ; Fall       ; key1                                ;
;  greenled[6]   ; key1                                ; 7.555  ; 7.555  ; Fall       ; key1                                ;
;  greenled[7]   ; key1                                ; 7.444  ; 7.444  ; Fall       ; key1                                ;
; dram_addr[*]   ; clkin                               ; 6.367  ; 6.367  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_addr[0]  ; clkin                               ; 6.319  ; 6.319  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_addr[1]  ; clkin                               ; 6.032  ; 6.032  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_addr[2]  ; clkin                               ; 5.620  ; 5.620  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_addr[3]  ; clkin                               ; 5.621  ; 5.621  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_addr[4]  ; clkin                               ; 5.535  ; 5.535  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_addr[5]  ; clkin                               ; 6.367  ; 6.367  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_addr[6]  ; clkin                               ; 5.603  ; 5.603  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_addr[7]  ; clkin                               ; 5.236  ; 5.236  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_addr[8]  ; clkin                               ; 6.198  ; 6.198  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_addr[9]  ; clkin                               ; 5.494  ; 5.494  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_addr[10] ; clkin                               ; 6.160  ; 6.160  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_addr[11] ; clkin                               ; 5.528  ; 5.528  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; dram_ba_0      ; clkin                               ; 5.985  ; 5.985  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; dram_cas_n     ; clkin                               ; 5.592  ; 5.592  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; dram_clk       ; clkin                               ; 1.072  ;        ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; dram_cs_n      ; clkin                               ; 5.313  ; 5.313  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; dram_dq[*]     ; clkin                               ; 6.673  ; 6.673  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[0]    ; clkin                               ; 4.848  ; 4.848  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[1]    ; clkin                               ; 5.078  ; 5.078  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[2]    ; clkin                               ; 5.523  ; 5.523  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[3]    ; clkin                               ; 5.504  ; 5.504  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[4]    ; clkin                               ; 5.543  ; 5.543  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[5]    ; clkin                               ; 5.528  ; 5.528  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[6]    ; clkin                               ; 5.030  ; 5.030  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[7]    ; clkin                               ; 6.673  ; 6.673  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[8]    ; clkin                               ; 5.514  ; 5.514  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[9]    ; clkin                               ; 5.865  ; 5.865  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[10]   ; clkin                               ; 5.523  ; 5.523  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[11]   ; clkin                               ; 5.172  ; 5.172  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[12]   ; clkin                               ; 5.525  ; 5.525  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[13]   ; clkin                               ; 5.890  ; 5.890  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[14]   ; clkin                               ; 5.588  ; 5.588  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[15]   ; clkin                               ; 5.538  ; 5.538  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; dram_ldqm      ; clkin                               ; 6.528  ; 6.528  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; dram_ras_n     ; clkin                               ; 6.836  ; 6.836  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; dram_udqm      ; clkin                               ; 5.630  ; 5.630  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; dram_we_n      ; clkin                               ; 5.206  ; 5.206  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; dram_clk       ; clkin                               ;        ; 1.072  ; Fall       ; pll0|altpll_component|pll|clk[0]    ;
; sdcard_cs      ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 9.198  ; 9.198  ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;
; sdcard_mosi    ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 9.222  ; 9.222  ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;
; sdcard_sclk    ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 5.118  ;        ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;
; sdcard_sclk    ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;        ; 5.118  ; Fall       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;
+----------------+-------------------------------------+--------+--------+------------+-------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                             ;
+----------------+-------------------------------------+--------+--------+------------+-------------------------------------+
; Data Port      ; Clock Port                          ; Rise   ; Fall   ; Clock Edge ; Clock Reference                     ;
+----------------+-------------------------------------+--------+--------+------------+-------------------------------------+
; tx1            ; clkin                               ; 5.067  ; 5.067  ; Rise       ; clkin                               ;
; tx2            ; clkin                               ; 3.812  ; 3.812  ; Rise       ; clkin                               ;
; xu_cs          ; cpuclk                              ; 4.634  ; 4.634  ; Rise       ; cpuclk                              ;
; xu_mosi        ; cpuclk                              ; 4.128  ; 4.128  ; Rise       ; cpuclk                              ;
; xu_sclk        ; cpuclk                              ; 5.717  ; 2.708  ; Rise       ; cpuclk                              ;
; xu_sclk        ; cpuclk                              ; 2.708  ;        ; Fall       ; cpuclk                              ;
; greenled[*]    ; key1                                ; 3.413  ; 3.413  ; Fall       ; key1                                ;
;  greenled[0]   ; key1                                ; 4.349  ; 4.349  ; Fall       ; key1                                ;
;  greenled[1]   ; key1                                ; 4.338  ; 4.338  ; Fall       ; key1                                ;
;  greenled[2]   ; key1                                ; 4.472  ; 4.472  ; Fall       ; key1                                ;
;  greenled[3]   ; key1                                ; 4.223  ; 4.223  ; Fall       ; key1                                ;
;  greenled[4]   ; key1                                ; 4.665  ; 4.665  ; Fall       ; key1                                ;
;  greenled[5]   ; key1                                ; 3.413  ; 3.413  ; Fall       ; key1                                ;
;  greenled[6]   ; key1                                ; 3.869  ; 3.869  ; Fall       ; key1                                ;
;  greenled[7]   ; key1                                ; 3.793  ; 3.793  ; Fall       ; key1                                ;
; dram_addr[*]   ; clkin                               ; 2.068  ; 2.068  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_addr[0]  ; clkin                               ; 2.517  ; 2.517  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_addr[1]  ; clkin                               ; 2.416  ; 2.416  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_addr[2]  ; clkin                               ; 2.249  ; 2.249  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_addr[3]  ; clkin                               ; 2.247  ; 2.247  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_addr[4]  ; clkin                               ; 2.189  ; 2.189  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_addr[5]  ; clkin                               ; 2.543  ; 2.543  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_addr[6]  ; clkin                               ; 2.214  ; 2.214  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_addr[7]  ; clkin                               ; 2.068  ; 2.068  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_addr[8]  ; clkin                               ; 2.456  ; 2.456  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_addr[9]  ; clkin                               ; 2.160  ; 2.160  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_addr[10] ; clkin                               ; 2.508  ; 2.508  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_addr[11] ; clkin                               ; 2.213  ; 2.213  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; dram_ba_0      ; clkin                               ; 2.401  ; 2.401  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; dram_cas_n     ; clkin                               ; 2.216  ; 2.216  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; dram_clk       ; clkin                               ; -0.119 ;        ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; dram_cs_n      ; clkin                               ; 2.166  ; 2.166  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; dram_dq[*]     ; clkin                               ; 1.964  ; 1.964  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[0]    ; clkin                               ; 1.964  ; 1.964  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[1]    ; clkin                               ; 2.034  ; 2.034  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[2]    ; clkin                               ; 2.189  ; 2.189  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[3]    ; clkin                               ; 2.177  ; 2.177  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[4]    ; clkin                               ; 2.204  ; 2.204  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[5]    ; clkin                               ; 2.185  ; 2.185  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[6]    ; clkin                               ; 2.059  ; 2.059  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[7]    ; clkin                               ; 2.628  ; 2.628  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[8]    ; clkin                               ; 2.223  ; 2.223  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[9]    ; clkin                               ; 2.320  ; 2.320  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[10]   ; clkin                               ; 2.191  ; 2.191  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[11]   ; clkin                               ; 2.090  ; 2.090  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[12]   ; clkin                               ; 2.180  ; 2.180  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[13]   ; clkin                               ; 2.326  ; 2.326  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[14]   ; clkin                               ; 2.215  ; 2.215  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
;  dram_dq[15]   ; clkin                               ; 2.190  ; 2.190  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; dram_ldqm      ; clkin                               ; 2.595  ; 2.595  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; dram_ras_n     ; clkin                               ; 2.750  ; 2.750  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; dram_udqm      ; clkin                               ; 2.237  ; 2.237  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; dram_we_n      ; clkin                               ; 2.101  ; 2.101  ; Rise       ; pll0|altpll_component|pll|clk[0]    ;
; dram_clk       ; clkin                               ;        ; -0.119 ; Fall       ; pll0|altpll_component|pll|clk[0]    ;
; sdcard_cs      ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 4.617  ; 4.617  ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;
; sdcard_mosi    ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 4.579  ; 4.579  ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;
; sdcard_sclk    ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 2.405  ;        ; Rise       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;
; sdcard_sclk    ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;        ; 2.405  ; Fall       ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ;
+----------------+-------------------------------------+--------+--------+------------+-------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                    ;
+-------------------------------------+-------------------------------------+--------------+--------------+--------------+-----------+
; From Clock                          ; To Clock                            ; RR Paths     ; FR Paths     ; RF Paths     ; FF Paths  ;
+-------------------------------------+-------------------------------------+--------------+--------------+--------------+-----------+
; clkin                               ; clkin                               ; 2573         ; 0            ; 0            ; 0         ;
; cpuclk                              ; clkin                               ; 99           ; 40           ; 0            ; 0         ;
; pll0|altpll_component|pll|clk[0]    ; clkin                               ; 70           ; 0            ; 0            ; 0         ;
; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; clkin                               ; 1            ; 0            ; 0            ; 0         ;
; clkin                               ; cpuclk                              ; 0            ; 0            ; 19           ; 0         ;
; cpuclk                              ; cpuclk                              ; > 2147483647 ; > 2147483647 ; > 2147483647 ; 317553415 ;
; pll0|altpll_component|pll|clk[0]    ; cpuclk                              ; 17609        ; 0            ; 393          ; 0         ;
; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; cpuclk                              ; 4            ; 0            ; 0            ; 0         ;
; clkin                               ; key1                                ; 0            ; 0            ; 1            ; 0         ;
; cpuclk                              ; key1                                ; 0            ; 0            ; 1            ; 0         ;
; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; key1                                ; 0            ; 0            ; 4            ; 0         ;
; cpuclk                              ; pll0|altpll_component|pll|clk[0]    ; > 2147483647 ; 741599091    ; 0            ; 0         ;
; pll0|altpll_component|pll|clk[0]    ; pll0|altpll_component|pll|clk[0]    ; 1766         ; 0            ; 0            ; 0         ;
; cpuclk                              ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 798          ; 381264       ; 0            ; 0         ;
; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 8886         ; 0            ; 0            ; 0         ;
+-------------------------------------+-------------------------------------+--------------+--------------+--------------+-----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                     ;
+-------------------------------------+-------------------------------------+--------------+--------------+--------------+-----------+
; From Clock                          ; To Clock                            ; RR Paths     ; FR Paths     ; RF Paths     ; FF Paths  ;
+-------------------------------------+-------------------------------------+--------------+--------------+--------------+-----------+
; clkin                               ; clkin                               ; 2573         ; 0            ; 0            ; 0         ;
; cpuclk                              ; clkin                               ; 99           ; 40           ; 0            ; 0         ;
; pll0|altpll_component|pll|clk[0]    ; clkin                               ; 70           ; 0            ; 0            ; 0         ;
; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; clkin                               ; 1            ; 0            ; 0            ; 0         ;
; clkin                               ; cpuclk                              ; 0            ; 0            ; 19           ; 0         ;
; cpuclk                              ; cpuclk                              ; > 2147483647 ; > 2147483647 ; > 2147483647 ; 317553415 ;
; pll0|altpll_component|pll|clk[0]    ; cpuclk                              ; 17609        ; 0            ; 393          ; 0         ;
; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; cpuclk                              ; 4            ; 0            ; 0            ; 0         ;
; clkin                               ; key1                                ; 0            ; 0            ; 1            ; 0         ;
; cpuclk                              ; key1                                ; 0            ; 0            ; 1            ; 0         ;
; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; key1                                ; 0            ; 0            ; 4            ; 0         ;
; cpuclk                              ; pll0|altpll_component|pll|clk[0]    ; > 2147483647 ; 741599091    ; 0            ; 0         ;
; pll0|altpll_component|pll|clk[0]    ; pll0|altpll_component|pll|clk[0]    ; 1766         ; 0            ; 0            ; 0         ;
; cpuclk                              ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 798          ; 381264       ; 0            ; 0         ;
; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 8886         ; 0            ; 0            ; 0         ;
+-------------------------------------+-------------------------------------+--------------+--------------+--------------+-----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 21    ; 21   ;
; Unconstrained Input Port Paths  ; 87    ; 87   ;
; Unconstrained Output Ports      ; 52    ; 52   ;
; Unconstrained Output Port Paths ; 69    ; 69   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sat Aug 24 22:57:52 2019
Info: Command: quartus_sta de1 -c top
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 8 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'de0n.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 20.000 -waveform {0.000 10.000} -name clkin clkin
    Info (332110): create_generated_clock -source {pll0|altpll_component|pll|inclk[0]} -divide_by 5 -multiply_by 13 -duty_cycle 50.00 -name {pll0|altpll_component|pll|clk[0]} {pll0|altpll_component|pll|clk[0]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name cpuclk cpuclk
    Info (332105): create_clock -period 1.000 -name unibus:pdp11|rh11:rh0|sdspi:sd1|clk unibus:pdp11|rh11:rh0|sdspi:sd1|clk
    Info (332105): create_clock -period 1.000 -name key1 key1
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -39.501
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -39.501   -123038.867 cpuclk 
    Info (332119):   -38.185     -2801.781 pll0|altpll_component|pll|clk[0] 
    Info (332119):   -12.342     -1098.737 unibus:pdp11|rh11:rh0|sdspi:sd1|clk 
    Info (332119):    -1.963      -146.446 clkin 
    Info (332119):    -1.849        -9.743 key1 
Info (332146): Worst-case hold slack is -1.526
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.526      -145.222 cpuclk 
    Info (332119):    -0.886       -13.711 clkin 
    Info (332119):     0.071         0.000 pll0|altpll_component|pll|clk[0] 
    Info (332119):     0.445         0.000 unibus:pdp11|rh11:rh0|sdspi:sd1|clk 
    Info (332119):     0.897         0.000 key1 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.064
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.064     -8393.188 cpuclk 
    Info (332119):    -2.064      -432.008 unibus:pdp11|rh11:rh0|sdspi:sd1|clk 
    Info (332119):    -1.631        -1.631 key1 
    Info (332119):     2.735         0.000 pll0|altpll_component|pll|clk[0] 
    Info (332119):     8.889         0.000 clkin 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -15.458
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -15.458     -1136.933 pll0|altpll_component|pll|clk[0] 
    Info (332119):   -14.347    -44605.721 cpuclk 
    Info (332119):    -4.007      -303.610 unibus:pdp11|rh11:rh0|sdspi:sd1|clk 
    Info (332119):    -0.482        -8.209 clkin 
    Info (332119):    -0.414        -2.006 key1 
Info (332146): Worst-case hold slack is -1.491
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.491      -534.345 cpuclk 
    Info (332119):    -1.325       -63.287 clkin 
    Info (332119):     0.125         0.000 unibus:pdp11|rh11:rh0|sdspi:sd1|clk 
    Info (332119):     0.215         0.000 pll0|altpll_component|pll|clk[0] 
    Info (332119):     0.684         0.000 key1 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.880
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.880     -6837.664 cpuclk 
    Info (332119):    -1.880      -372.240 unibus:pdp11|rh11:rh0|sdspi:sd1|clk 
    Info (332119):    -1.380        -1.380 key1 
    Info (332119):     2.846         0.000 pll0|altpll_component|pll|clk[0] 
    Info (332119):     9.000         0.000 clkin 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4760 megabytes
    Info: Processing ended: Sat Aug 24 22:58:04 2019
    Info: Elapsed time: 00:00:12
    Info: Total CPU time (on all processors): 00:00:11


