類比電路設計最佳化技術研究：應用於對數領域濾波器設計
“The study of anlaog circuit design optimization technique for the design of log-domain filters”
計畫編號：NSC 95-2221-E-024-018
執行期間：95 年 8 月 1 日 至 96 年 7 月 31 日
主持人：黃俊岳 國立台南大學 通訊工程研究所
共同主持人：王鴻猷 國立高雄應用科技大學 電子工程系
一、中文摘要
本計畫擬研究類比最佳化技術，並應用於對數領域
濾波器之設計，本技術之達成可以作為發展系統晶片之
類比/混合信號矽智財最佳化技術。在今年的計畫中我
們採用狀態分析法來設計電流式類比對數領域濾波
器，並利用 CMOS 電流模式電路來實現濾波器電路，
另外，我們採用 Cadence-NeoCircuit 軟體，研究類比最
佳化技術，並應用於對數領域濾波器之設計最佳化。所
完成之具體成果有：1.電流模式二階對數領域 biquad
濾波器之低通濾波器，操作電壓 2.5 V，可調整頻率範
圍：6~12 MHz，IM3 < -42.99 dB，THD < -29.1 dB；2.
電流模式二階對數領域 biquad 濾波器之帶通濾波器，
操作電壓 2.5 V，可調整頻率範圍：5~8 MHz，IM3 <
-42.68 dB，THD < -30.6 dB；3.電流模式二階對數領域
帶通濾波器，操作電壓 2.5 V，可調整頻率範圍：5~9
MHz，IM3 < -42.46 dB，THD < -28.9 dB；4. 電流模式
二階對數領域帶通濾波器，操作電壓 1.5 V，可調整頻
率範圍：4~10 MHz，IM3 < -44.67 dB，THD < -28.7 dB。
英文摘要
In this project, we will study the analog circuit design
optimization technique and apply it to the designs of
current-mode log-domain filters. When this project is
finished, this technique can be used to optimize the design
of the analog/mixed-signal intellectual property for SOC
applications. We adopt the state-space analysis method to
design current-mode analog log-domain filters, and use the
CMOS current-mode circuits to realize them. We also
study the analog circuit design optimization technique by
means of Cadence-NeoCircuit software and apply it to
optimize the design of current-mode log-domain filters.
This year, we had designed 1.) a current-mode
second-order log-domain biquad low pass filter with the
following characteristics: supply voltage is 2.5 V, the 3 dB
frequency f3 db of the low-pass can be tuned from 6 to 12
MHz, the IM3 distortion is less than -42.99 dB, and total
harmonic distortion THD is less than -29.1 dB; 2.) a
current-mode second-order log-domain biquad bandpass
pass filter with the following characteristics: supply
voltage is 2.5 V, the center frequency f0 of the band-pass
filter can be tuned from 5 to 8 MHz, the IM3 distortion is
less than -42.68 dB, and total distortion THD is less than
-30.6 dB; 3.) a current-mode second-order log-domain
band pass filter with the following characteristics: supply
voltage is 2.5 V, the center frequency f0 of the band-pass
filter can be tuned from 5 to 9 MHz, the IM3 distortion is
less than -42.46 dB, and total harmonic distortion THD is
less than -28.9 dB; 4.) a current-mode second-order
log-domain band pass filter with the following
characteristics: supply voltage is 1.5 V, the center
frequency f0 of the band-pass filter can be tuned from 4 to
10 MHz, the IM3 distortion is less than -44.67 dB, and
total harmonic distortion THD is less than -28.7 dB.
二、計畫的緣由與目的
在 VLSI 設計的過程中，訂定規格是一件非常費時的
工作，因為這個部分包括要區分：數位系統部分、全客
戶式電路設計部分、和類比電路設計部分，由於超大型
積體電路技術的不斷進步與數位信號處理技術的日益
成熟，一個 IC 內可以容納更多的電路元件，降低 IC 製
作成本。數位信號處理能夠提供比類比電路更較高可信
度 (reliability) 、 準 確 度 (accuracy) 、 可 程 式 化
(programmability)及較低成本(cost)的硬體，這些優點使
得類比信號處理已逐漸被數位信號處理技術取代。然
而，在真實的世界裏，信號的形式仍為連續的、類比的，
在許多儀器系統或是通訊系統方面，類比電路設計部分
是必須的。在過去的研究中，數位系統的電路設計已有
一些自動化設計工具，但是，類比電路在這自動化設計
方面仍然非常缺乏。
當設計類比電路來符合一些規格時，往往是一個複雜
的問題，必須針對許多設計參數中找出一個折衷的版
本，理想上，電路設計工程師需要推導出一個解析方程
式來量化這些參數的折衷量，然而，這種方法僅僅適用
於簡單的電路模型，因此無法提供精確的結果，另一種
方式，則是利用電路模擬器來提供精確的分析結果，不
過電路模擬器也是有缺點的，因為模擬結果是一些數值
化的結果，並無法提供設計參數與電路架構的直接關
係，造成設計者要修改的困難，因此，設計者只能多做
一些大量的模擬來達成一個合適的設計結果，既使這些
模擬已經完成，設計者也很難從中判斷出哪一個設計是
符合規格的最佳設計。
因此，解決這些問題的方法是採用一個最佳化工具與
模擬器連結，這個最佳化工具可以透過調整電路設計參
數來達成一個最佳化設計，如果這個最佳化工具的效能
夠好，便可以同時藉由多個設計參數的調整來進行最佳
化設計，近年來這方面的研究有 Barros[1] 與 Khalifa[2]
提出以基因演算法作為類比設計最佳化之核心工具，來
進行類比自動合成設計，而商業化的軟體有 Cadence
公司出版的 NeoCircuit 軟體[3]，本計畫便是要藉由
Cadence-NeoCircuit 軟體，研究類比電路設計最佳化，
NeoCircuit 軟體可以結合模擬軟體如：Spectre 或 Hspice
等，對於電路進行自動化調整元件尺寸、偏壓等，並依
據模擬器的結果來驗證經過尺寸調整過的電路是否滿
足所訂的規格條件，達到最佳化設計之目的。
本計畫擬研究類比電路設計最佳化之應用電路為：電
流式對數領域濾波器。頻率選擇電路或稱濾波器是所有
各項元素乘一個常數C ，則可得到
201 VCCV 

U
Q
C
V
Q
C
VCCV )()( 02
0
102
 

(9)
2Vy
方程式(9)中的 1

CV 與 2

CV 可視為二個電容分別連接
於節點電壓 1V 、 2V 與接地間（電容值為C ）之電流，
因此，在製作此帶通濾波器時只需設計出實現方程式(9)
的電路，類似前面實現低通濾波器的方法，將方程式(5)
之結果代入程式(9)，程式(9)可改寫為
To IIICV 

21
T
Uoo
o IQ
II
Q
II
IICV 

2
12 (10)
2Vy
其中

202CIo  或是 C
I
f oo 



220
 (11)
根據方程式(10)，圖二所示為此二階帶通濾波器之電
路架構圖。
圖二 二階帶通濾波器之電路架構圖
3.3 電流模式平方根運算電路之設計
由以上的分析可以得知，在設計對數領域濾波器時，
其中的主要核心電路為電流模式平方根運算電路，接下
來我們將探討設計一個電流模式平方根運算電路。
圖三所示為一個電流模式平方根運算電路，在此電路
中 PMOS 電晶體 M3、M4、M5、M6 為此平方根運算
電路的主要運算單元，假設電晶體 M5、M6 的長寬比
為 M3、M4 的兩倍( 4365 22   )，其他的電晶
體所組成的電流鏡電路(current mirror)主要用來傳遞信
號電流，電路動作原理說明如下。
對於電晶體 M3 與 M4 的汲極電流 Di s 分別為 yi 與
xi ，其源極－閘極電壓分別為
T
y
SG V
i
v 
3
(12)
T
x
SG V
i
v 
4
(13)
電晶體 M5 與 M6 為串聯關係，所以電流相等，且
M5 與 M6 的源極－閘極電壓也會相等，所以
2
43
65
SGSG
SGSG
vv
vv
 ，M5 與 M6 的汲極電流 Di s
可表示為
2
43
65 2
2 



  TSGSGSDSD V
vv
ii  (14)
將方程式(12)與(13)之結果代入方程式(14)，可得到
yxyxSD iiiii  5.05.05 (15)
yxyxSDout IIiiii  5.05.05 (16)
因此，這個電路用來將兩個輸入電流信號取出其平方
根值後輸出。圖四所示為此平方根電路之 SPICE 模擬
結果。
0.5(I0+I1)
M1
M2
M3
M4
I1
I0
0 1I I
圖三 電流模式平方根運算電路
圖四 平方根電路之 SPICE 模擬結果
由上述的分析可知，採用狀態方析法所設計之對數濾
波器，濾波器的中心頻率 0與Q 值可藉由調整偏壓電
流 0I 、電容C 、電晶體之來調整，其中Q 值與濾波
器頻率響應之平坦度有關，因此在本計畫的另一個研究
重點，是設計Q 值調整電路。
3.4 低電壓之電流鏡電路之設計
另外，在設計電流模式平方根運算電路方面，應用到
許多的電流鏡電路，為了達成低電壓操作的目的，我們
考慮改進傳統的電流鏡電路，改採用圖五低電壓電流鏡
電路進行設計。
電流可以調整濾波器的中心頻率，表二所示為 2.5V 操
作之二階帶通濾波器及 biquad 濾波器之量測規格，圖
九所示為 1.5V 操作之二階帶通濾波器晶片照相圖，圖
十為 1.5V 操作之二階帶通濾波器頻率響應量測結果，
而圖十一為 1.5V 操作之二階帶通濾波器 IM3 量測結
果，表三所示為 1.5V 操作之二階帶通濾波器之量測規
格。而整個濾波器的特性可以歸納如下：1.電流模式二
階對數領域 biquad 濾波器之低通濾波器，操作電壓 2.5
V，可調整頻率範圍：6~12 MHz，IM3 < -42.99 dB，THD
< -29.1 dB；2.電流模式二階對數領域 biquad 濾波器之
帶通濾波器，操作電壓 2.5 V，可調整頻率範圍：5~8
MHz，IM3 < -42.68 dB，THD < -30.6 dB；3.電流模式
二階對數領域帶通濾波器，操作電壓 2.5 V，可調整頻
率範圍：5~9 MHz，IM3 < -42.46 dB，THD < -28.9 dB；
4. 電流模式二階對數領域帶通濾波器，操作電壓 1.5
V，可調整頻率範圍：4~10 MHz，IM3 < -44.67 dB，THD
< -28.7 dB。
圖七 2.5V 操作之二階帶通濾波器及 biquad 濾波器之
晶片照相圖
圖八 2.5V 操作之二階帶通濾波器及 biquad 濾波器之
量測結果：(a) 二階帶通濾波器，(b) biquad 濾波器之低
通，(c) biquad 濾波器之帶通
表一 2.5V 操作之二階帶通濾波器及 biquad 濾波器之
量測結果
(a) band pass filter
Io(μA) Ib(μA) f3db(MHz) f0(MHz)
20 16.9 2.26 4.86
30 20.7 2.52 5.03
40 23.9 2.77 5.24
50 26.7 3.11 5.6
60 29.3 3.33 5.85
70 31.6 3.61 6.07
80 33.8 3.88 6.32
90 35.9 4.18 6.72
100 36.3 4.35 6.92
110 36.3 4.44 7.01
120 36.3 4.74 7.33
130 36.3 4.92 7.59
140 36.3 5.4 7.9
150 36.3 5.54 8.11
160 36.3 5.66 8.28
170 36.3 6.01 8.66
180 36.3 6.38 9.05
190 36.3 6.55 9.43
(b) biquad filter low pass output
Io(μA) Ib(μA) f3db(MHz)
20 16.9 5.75
30 20.7 6.54
40 23.9 7.28
50 26.7 7.62
60 29.3 8.48
70 31.6 8.9
80 33.8 9.22
90 35.9 9.91
100 36.3 10.66
110 36.3 11.15
120 36.3 11.62
130 36.3 12.03
140 36.3 12.55
150 36.3 12.85
(a)
(b)
(c)
表三 1.5V 操作之二階帶通濾波器之量測規格
Filter order 2
Q value 21.3
Power supply 1.5 V
Power consumption(average) 1.598 mW
f3db tuning range 4 MHz~10 MHz
Output noise power -53.2 dBm
IM3(5.35 MHz and 5.4 MHz(in
band), Vpp=0.1 V) -44.67 dB
THD(5.38 MHz, Vpp=0.1 V) -28.7 dB(3.68%)
Measurement condition
Io 90μA
Ib 26.5μA
f3db1, f0 5.52 MHz, 5.66 MHz,
五、參考文獻
1. Baros, M.; Neves, G.; Guilherme, J.; Horta, N.;”An
evolutionary optimization kernel with adaptive parameters
applied to analog circuit design,”2005. ISSCS 2005.
International Symposium on Signals, Circuits and Systems,
Volume 2, pp:545–548, July 14-15, 2005.
2. Khalifa, Y.M.A.;”Isomorphism elimination to enhanced
design centering of analog circuits using GA and the
regionalization method,”2003. ICECS 2003. Proceedings
of the 2003 10th IEEE International Conference on
Electronics, Circuits and Systems, Volume 3, 14-17,
pp:1058–1061, Dec. 2003.
3. Cadence, “Virtuoso NeoCircuit: circuit sizing and
optimization,”2004.
4. D. A. Johns and K. Martin, ”Analog integrated circuit 
design,“ New York, John Wiley, 1997. 
5. G. C. Temes and S. A. Mitra, ”Modern filter theory and 
design,“ New York, John Wiley, 1973.
6.  Y. P. Tsividis, “Integrated continuous-time filter design-an
overview,“ IEEE J. Solid-State Circuits, Vol. 29, No. 3, pp.
166-176, March 1994.
7.  S. Y. Kung, “VLSI aray processors,” New Jersey, 
Prentice-Hall, 1988.
8.  R. W. Adams, ”Filtering in the log-domain,“ in 63rd AES 
Conf., New York, 1979, preprint 1470.
9.  D. Frey, ”Log-domain filtering: an approach to
current-mode filtering,“ IEE Proceedings – Circuits,
Devices, and Systems, Vol. 140, No. 6 , pp. 406-416, Dec.
1993.
10.  D. Frey, ”A state-space formulation for externally linear
class AB dynamical circuits,“ IEEE Trans. on Circuits Syst. 
II, Vol. 46, No. 3, pp. 306-314, March 1999.
11.  D. Frey, ”Log domain filtering for RF applications,“ IEEE 
J. Solid-State Circuits, Vol. 31, No. 10, pp. 1468-1475, Oct.
1996.
12.  D. Frey, ”Distortion compensation in log-domain filters
using state-space techniques,“ IEEE Trans. on Circuits Syst. 
II, Vol. 46, No. 7, pp. 860-869, July 1999.
13. E.M. Drakakis, A.J. Payne, and C. Toumazou,
“Log-domain filtering and the Bernouli cel,“ IEEE Trans. 
on Circuits Syst. I, Vol. 46, No. 5, pp. 559-571, May 1999.
14. E.M. Drakakis, A.J. Payne, and C. Toumazou, “Log-domain
state-space: a systematic transistor-level approach for
log-domain filtering,“ IEEE Trans. on Circuits Syst. I, Vol. 
46, No. 3, pp. 290-305, March 1999.
15. D. Pery, and G.W. Roberts, “The design of log-domain
filters based on the operational simulation of LC
ladders,“ IEEE Trans. on Circuits Syst. II, Vol. 43, No. 11,
pp. 763-774, Nov. 1996.
16. R.M. Fox, and M. Nagarajan, “Multiple operating points in 
a CMOS log-domain filter,“ IEEE Trans. on Circuits Syst. I, 
Vol. 46, No. 6, pp. 705-710, June 1999.
17. M. Punzenberger, and C.C. Enz, “A compact low-power
BiCMOS log-domain
filter,” IEEE J. Solid-State Circuits, Vol. 33, No. 7, pp.
1123-1129, July 1998.
18. M. Punzenberger, and C.C. Enz, “A 1.2-V low-power
BiCMOS class AB
log-domain filter,” IEEE J. Solid-State Circuits, Vol. 32,
No. 12, pp. 1968-1978, Dec. 1997.
19. E. P. Vandamme, Ph. Jansen, and L. Deferm, “Modeling the 
subthreshold swing in MOSFET’s,” IEEE Electron Device 
Letters, Vol. 18, No. 8, pp. 369-371, August 1997.
20. M. J. Chen, J. S. Ho, and T. H. Huang, “Dependence of 
current match on back-gate bias in weakly inverted MOS
transistros and its modeling,” IEEE J. Solid-State Circuits,
Vol. 31, No. 2, pp. 259-262, Feb. 1996.
21. T. A. Fjeldly, and M. Shur, “Threshold voltage modeling 
and the subthreshold regime of operation of short-channel
MOSFET’s,” IEEE Trans. Electron Device, Vol. 40, No. 1, 
January 1993.
22. T. S. Gotaredona, B. L. Baranco, and A. G. Andreou, “A 
general translinear principle for subthreshold MOS
transistors,” IEEE Trans. on Circuits Syst. I, Vol. 46, No. 5,
pp. 607-616, May 1999.
23. C. Toumazou, D. G. Haigh and R. Soin, ”Analog IC design: 
the current-mode approach,“ London, Peter Peregrinus, 
1990.
24. C. Y. Chen, C. Y. Huang, B. D. Liu, “A curent-mode
defuzzifier circuit to realize the centroid strategy,“ IEE 
Proceedings –Circuits, Devices, and Systems, Vol. 144,
No.5, pp.265-271, Oct. 1997.
25. M. H. Eskiyerli, A. J. Payne, and C. Toumazou, “State space 
synthesis of integrators based on the MOSFET square
law,“ Electronics Leters, Vol. 32, No. 6, pp.505, March
1996.
26. A. Thanachayanont, A. J. Payne, and S. Pookaiyaudom,
“State-space synthesis of log-domain oscillators based on
the MOSFET square law,“ Electronics Leters, Vol. 32, No. 
18, pp.1638–1639, August 1996.
27. G. J. Yu, C. Y. Huang, B. D. Liu, and J. J. Chen, “Design of 
square-root domain filters,” Analog Integrated Circuits and 
Signal Processing, Vol.43, pp.49-59, 2005.
28. G. J. Yu, C. Y. Huang, B. D. Liu, and J. J. Chen, “Design of 
current-mode square-root domain band-pass filter with
reduced voltage,” Analog Integrated Circuits and Signal 
Processing, Vol.44, pp.239-250, 2005.
29. C. Y. Huang, C. J. Wang, B. D. Liu, “Modular 
current-mode multiple minimum circuit for fuzzy logic
controlers”, Electronics Leters, Vol.32, No.12, 
pp.1067-1069, June 1996.
30. C. Y. Huang, C. Y. Chen, B. D. Liu, “Curent-mode
linguistic hedge circuit for adaptive fuzzy logic controlers”, 
Electronics Letters, Vol.31, No.17, pp.1517-1519, Aug.
1995.
國科會補助出席國際會議報告書
報告人：黃俊岳
機關單位名稱：國立台南大學通訊研究所
壹、參加會議經過
本次參加的「The 2nd IEEE Conference on Industrial Electronics and Applications」
(ICIEA 2007)，於2007年5月23日至25日在中國哈爾濱召開，與會人士也都是來自於
全球各地的專家學者。
本次研討會主題包括：1. Instrumentation Systems, 2. Process Control 3. Power
Devices and Components, 4. Power Electric Vehicles and Intelligent Transportation, 5.
Special Machine and Drive Systems, 6. Image Processing, 7. Control of Power
Converters, 8. Intelligent Systems Applications, 9. Emerging Technologies, 10. Machine
Design and Analysis, 11. Soft Switching Converters, 12. Neural Networks and
Application, 13. System Theory, 14. Nonlinear Systems and Control, 15.Application of
Multimedia Technologies and Portable Electronics, 16. DC to DC Converters, 17.
Integrated Systems and Processes, 18. Evolutionary Computing and Neural Networks, 19.
Wireless Communication, 20. Genetic Algorithm and Application等議題，收錄論文大約
500篇。
本人於會議的前一天即到達會議地點，並於會議的第一天向大會中心報到並參
與上午之專題演講與下午部份的論文發表議程。本人所發表的論文則是被安排在會
議的第一天下午進行口頭報告，另外本人亦擔任所報告場次的會議主席，報告過程
中引起在座聽眾熱烈討論，除了針對本次報告的內容提出詢問之外，其他相關的研
究學者也對於本人的研究方向提供了十分有價值的建議。在口頭報告之後，本人也
藉此機會參加了其他會議的論文發表議程與討論，而在會議最後一天的下午離開會
場，隨後本人接受哈爾濱工業大學電子系葉教授的邀請參訪哈爾濱工業大學，並接
受晚宴招待，會後並參觀了哈爾濱市區及東北虎林。
貳、與會心得
本次會議本人擔任所報告場次的會議主席並口頭報告論文，深覺參與大型國際
