#ifndef _ISP_REG_SHIFT_
#define _ISP_REG_SHIFT_

// ISP_CORE_VI_ID
#define	ISP_CORE_VI_ID__AIVA_REV_ID__SHIFT                  0x00000000

// ISP_CORE_VI_CCL
#define	ISP_CORE_VI_CCL__AIVA_VI_CCL_DIS_STATUS__SHIFT      0x00000001
#define	ISP_CORE_VI_CCL__AIVA_VI_CCL_DIS__SHIFT             0x00000002

// ISP_CORE_VI_ICCL
#define	ISP_CORE_VI_ICCL__AIVA_VI_PREP_CLK_ENABLE__SHIFT    0x00000000
#define	ISP_CORE_VI_ICCL__AIVA_VI_ISP_CLK_ENABLE__SHIFT     0x00000001
#define	ISP_CORE_VI_ICCL__AIVA_VI_CP_CLK_ENABLE__SHIFT      0x00000002
#define	ISP_CORE_VI_ICCL__AIVA_VI_YCSP_CLK_ENABLE__SHIFT    0x00000003
#define	ISP_CORE_VI_ICCL__AIVA_VI_MRSZ_CLK_ENABLE__SHIFT    0x00000004
#define	ISP_CORE_VI_ICCL__AIVA_VI_VRSZ_CLK_ENABLE__SHIFT    0x00000005
#define	ISP_CORE_VI_ICCL__AIVA_VI_PRSZ_CLK_ENABLE__SHIFT    0x00000006
#define	ISP_CORE_VI_ICCL__AIVA_VI_HFLIP_CLK_ENABLE__SHIFT   0x00000007
#define	ISP_CORE_VI_ICCL__AIVA_VI_MI_MP_CLK_ENABLE__SHIFT   0x00000008
#define	ISP_CORE_VI_ICCL__AIVA_VI_MI_VP_CLK_ENABLE__SHIFT   0x00000009
#define	ISP_CORE_VI_ICCL__AIVA_VI_MI_PP_CLK_ENABLE__SHIFT   0x0000000a
#define	ISP_CORE_VI_ICCL__AIVA_VI_MI_RD_CLK_ENABLE__SHIFT   0x0000000b

// ISP_CORE_VI_IRCL
#define	ISP_CORE_VI_IRCL__AIVA_VI_PREP_SOFT_RST__SHIFT      0x00000000
#define	ISP_CORE_VI_IRCL__AIVA_VI_ISP_SOFT_RST__SHIFT       0x00000001
#define	ISP_CORE_VI_IRCL__AIVA_VI_CP_SOFT_RST__SHIFT        0x00000002
#define	ISP_CORE_VI_IRCL__AIVA_VI_YCSP_SOFT_RST__SHIFT      0x00000003
#define	ISP_CORE_VI_IRCL__AIVA_VI_MRSZ_SOFT_RST__SHIFT      0x00000004
#define	ISP_CORE_VI_IRCL__AIVA_VI_VRSZ_SOFT_RST__SHIFT      0x00000005
#define	ISP_CORE_VI_IRCL__AIVA_VI_PRSZ_SOFT_RST__SHIFT      0x00000006
#define	ISP_CORE_VI_IRCL__AIVA_VI_HFLIP_SOFT_RST__SHIFT     0x00000007
#define	ISP_CORE_VI_IRCL__AIVA_VI_MI_MP_SOFT_RST__SHIFT     0x00000008
#define	ISP_CORE_VI_IRCL__AIVA_VI_MI_VP_SOFT_RST__SHIFT     0x00000009
#define	ISP_CORE_VI_IRCL__AIVA_VI_MI_PP_SOFT_RST__SHIFT     0x0000000a
#define	ISP_CORE_VI_IRCL__AIVA_VI_MI_RD_SOFT_RST__SHIFT     0x0000000b
#define	ISP_CORE_VI_IRCL__AIVA_VI_MARVIN_RST__SHIFT         0x0000000c

// ISP_CORE_VI_DPCL
#define	ISP_CORE_VI_DPCL__AIVA_IF_SELECT__SHIFT             0x00000000
#define	ISP_CORE_VI_DPCL__AIVA_VI_MP_EN__SHIFT              0x00000002
#define	ISP_CORE_VI_DPCL__AIVA_VI_VP_EN__SHIFT              0x00000003
#define	ISP_CORE_VI_DPCL__AIVA_VI_PP_EN__SHIFT              0x00000004
#define	ISP_CORE_VI_DPCL__AIVA_VI_MP_MUX__SHIFT             0x00000005
#define	ISP_CORE_VI_DPCL__AIVA_VI_DMA_SWITCH__SHIFT         0x00000007
#define	ISP_CORE_VI_DPCL__AIVA_VI_YCSP_MUX__SHIFT           0x00000009
#define	ISP_CORE_VI_DPCL__AIVA_VI_ISP_MUX__SHIFT            0x0000000a
#define	ISP_CORE_VI_DPCL__AIVA_VI_ONE_FRM_SHOT__SHIFT       0x0000000b
#define	ISP_CORE_VI_DPCL__AIVA_VI_MEM_PKT_FMT__SHIFT        0x0000000c
#define	ISP_CORE_VI_DPCL__AIVA_VI_DATA_TYPE__SHIFT          0x0000000e
#define	ISP_CORE_VI_DPCL__AIVA_VI_RGBIR_SWAP__SHIFT         0x00000011

// ISP_CORE_VI_CFG_UPD
#define	ISP_CORE_VI_CFG_UPD__AIVA_VI_CFG_UPD__SHIFT         0x00000000

// ISP_CORE_RMC_LSC_CTRL
#define	ISP_CORE_RMC_LSC_CTRL__AIVA_RMC_LSC_SEL__SHIFT      0x00000000
#define	ISP_CORE_RMC_LSC_CTRL__AIVA_RMC_LSC_RAM_HW_SEL__SHIFT 0x00000001
#define	ISP_CORE_RMC_LSC_CTRL__AIVA_RMC_LSC_RAM_FW_SEL__SHIFT 0x00000004

// ISP_CORE_RMC_LSC_R_START
#define	ISP_CORE_RMC_LSC_R_START__AIVA_RMC_LSC_R_START__SHIFT 0x00000000
#define	ISP_CORE_RMC_LSC_R_START__AIVA_RMC_LSC_R_START_FLAG__SHIFT 0x00000001

// ISP_CORE_RMC_LSC_R_DAT
#define	ISP_CORE_RMC_LSC_R_DAT__AIVA_RMC_LSC_R_DAT__SHIFT   0x00000000

// ISP_CORE_RMC_LSC_GR_START
#define	ISP_CORE_RMC_LSC_GR_START__AIVA_RMC_LSC_GR_START__SHIFT 0x00000000
#define	ISP_CORE_RMC_LSC_GR_START__AIVA_RMC_LSC_GR_START_FLAG__SHIFT 0x00000001

// ISP_CORE_RMC_LSC_GR_DAT
#define	ISP_CORE_RMC_LSC_GR_DAT__AIVA_RMC_LSC_GR_DAT__SHIFT 0x00000000

// ISP_CORE_RMC_LSC_B_START
#define	ISP_CORE_RMC_LSC_B_START__AIVA_RMC_LSC_B_START__SHIFT 0x00000000
#define	ISP_CORE_RMC_LSC_B_START__AIVA_RMC_LSC_B_START_FLAG__SHIFT 0x00000001

// ISP_CORE_RMC_LSC_B_DAT
#define	ISP_CORE_RMC_LSC_B_DAT__AIVA_RMC_LSC_B_DAT__SHIFT   0x00000000

// ISP_CORE_RMC_LSC_GB_START
#define	ISP_CORE_RMC_LSC_GB_START__AIVA_RMC_LSC_GB_START__SHIFT 0x00000000
#define	ISP_CORE_RMC_LSC_GB_START__AIVA_RMC_LSC_GB_START_FLAG__SHIFT 0x00000001

// ISP_CORE_RMC_LSC_GB_DAT
#define	ISP_CORE_RMC_LSC_GB_DAT__AIVA_RMC_LSC_GB_DAT__SHIFT 0x00000000

// ISP_CORE_RMC_DPC_BP_CTRL
#define	ISP_CORE_RMC_DPC_BP_CTRL__AIVA_RMC_DPC_HW_SEL__SHIFT 0x00000000
#define	ISP_CORE_RMC_DPC_BP_CTRL__AIVA_RMC_DPC_FW_SEL__SHIFT 0x00000002

// ISP_CORE_RMC_DPC_BP_NUM
#define	ISP_CORE_RMC_DPC_BP_NUM__AIVA_RMC_DPC_BP_NUM__SHIFT 0x00000000

// ISP_CORE_RMC_DPC_BP_START
#define	ISP_CORE_RMC_DPC_BP_START__AIVA_RMC_DPC_BP_START__SHIFT 0x00000000
#define	ISP_CORE_RMC_DPC_BP_START__AIVA_RMC_DPC_BP_START_FLAG__SHIFT 0x00000001

// ISP_CORE_RMC_DPC_BP_DAT
#define	ISP_CORE_RMC_DPC_BP_DAT__AIVA_RMC_DPC_BP_DAT__SHIFT 0x00000000

// ISP_CORE_ISP_CTRL
#define	ISP_CORE_ISP_CTRL__AIVA_ISP_ENABLE__SHIFT           0x00000000
#define	ISP_CORE_ISP_CTRL__AIVA_ISP_MODE__SHIFT             0x00000001
#define	ISP_CORE_ISP_CTRL__AIVA_ISP_INFORM_ENABLE__SHIFT    0x00000004
#define	ISP_CORE_ISP_CTRL__AIVA_ISP_GAMMA_IN_ENABLE__SHIFT  0x00000006
#define	ISP_CORE_ISP_CTRL__AIVA_ISP_AWB_ENABLE__SHIFT       0x00000007
#define	ISP_CORE_ISP_CTRL__AIVA_ISP_CFG_UPD__SHIFT          0x00000009
#define	ISP_CORE_ISP_CTRL__AIVA_ISP_GEN_CFG_UPD__SHIFT      0x0000000a
#define	ISP_CORE_ISP_CTRL__AIVA_ISP_GAMMA_OUT_ENABLE__SHIFT 0x0000000b
#define	ISP_CORE_ISP_CTRL__AIVA_ISP_FLASH_MODE__SHIFT       0x0000000c
#define	ISP_CORE_ISP_CTRL__AIVA_ISP_CSM_Y_RANGE__SHIFT      0x0000000d
#define	ISP_CORE_ISP_CTRL__AIVA_ISP_CSM_C_RANGE__SHIFT      0x0000000e
#define	ISP_CORE_ISP_CTRL__AIVA_ISP_CTRL_RESERVED_2__SHIFT  0x0000000f
#define	ISP_CORE_ISP_CTRL__AIVA_ISP_CTRL_RESERVED_1__SHIFT  0x00000010
#define	ISP_CORE_ISP_CTRL__AIVA_ISP_CNR_EN__SHIFT           0x00000011

// ISP_CORE_ISP_ACQ_PROP
#define	ISP_CORE_ISP_ACQ_PROP__AIVA_ISP_SAMPLE_EDGE__SHIFT  0x00000000
#define	ISP_CORE_ISP_ACQ_PROP__AIVA_ISP_HSYNC_POL__SHIFT    0x00000001
#define	ISP_CORE_ISP_ACQ_PROP__AIVA_ISP_VSYNC_POL__SHIFT    0x00000002
#define	ISP_CORE_ISP_ACQ_PROP__AIVA_ISP_BAYER_PAT__SHIFT    0x00000003
#define	ISP_CORE_ISP_ACQ_PROP__AIVA_ISP_CONV_422__SHIFT     0x00000005
#define	ISP_CORE_ISP_ACQ_PROP__AIVA_ISP_CCIR_SEQ__SHIFT     0x00000007
#define	ISP_CORE_ISP_ACQ_PROP__AIVA_ISP_FIELD_SELECTION__SHIFT 0x00000009
#define	ISP_CORE_ISP_ACQ_PROP__AIVA_ISP_FIELD_INV__SHIFT    0x0000000b
#define	ISP_CORE_ISP_ACQ_PROP__AIVA_ISP_INPUT_SELECTION__SHIFT 0x0000000c
#define	ISP_CORE_ISP_ACQ_PROP__DMA_RGB_SELECTION__SHIFT    0x0000000f
#define	ISP_CORE_ISP_ACQ_PROP__DMA_YUV_SELECTION__SHIFT    0x00000010
#define	ISP_CORE_ISP_ACQ_PROP__DMA_SRC_IS_PREP__SHIFT      0x00000011

// ISP_CORE_ISP_ACQ_H_OFFS
#define	ISP_CORE_ISP_ACQ_H_OFFS__AIVA_ISP_ACQ_H_OFFS__SHIFT 0x00000000

// ISP_CORE_ISP_ACQ_V_OFFS
#define	ISP_CORE_ISP_ACQ_V_OFFS__AIVA_ISP_ACQ_V_OFFS__SHIFT 0x00000000

// ISP_CORE_ISP_ACQ_H_SIZE
#define	ISP_CORE_ISP_ACQ_H_SIZE__AIVA_ISP_ACQ_H_SIZE__SHIFT 0x00000000

// ISP_CORE_ISP_ACQ_V_SIZE
#define	ISP_CORE_ISP_ACQ_V_SIZE__AIVA_ISP_ACQ_V_SIZE__SHIFT 0x00000000

// ISP_CORE_ISP_ACQ_NR_FRAMES
#define	ISP_CORE_ISP_ACQ_NR_FRAMES__AIVA_ISP_ACQ_NR_FRAMES__SHIFT 0x00000000

// ISP_CORE_ISP_GAMMA_DX_LO
#define	ISP_CORE_ISP_GAMMA_DX_LO__AIVA_ISP_GAMMA_DX_1__SHIFT 0x00000000
#define	ISP_CORE_ISP_GAMMA_DX_LO__AIVA_ISP_GAMMA_DX_2__SHIFT 0x00000004
#define	ISP_CORE_ISP_GAMMA_DX_LO__AIVA_ISP_GAMMA_DX_3__SHIFT 0x00000008
#define	ISP_CORE_ISP_GAMMA_DX_LO__AIVA_ISP_GAMMA_DX_4__SHIFT 0x0000000c
#define	ISP_CORE_ISP_GAMMA_DX_LO__AIVA_ISP_GAMMA_DX_5__SHIFT 0x00000010
#define	ISP_CORE_ISP_GAMMA_DX_LO__AIVA_ISP_GAMMA_DX_6__SHIFT 0x00000014
#define	ISP_CORE_ISP_GAMMA_DX_LO__AIVA_ISP_GAMMA_DX_7__SHIFT 0x00000018
#define	ISP_CORE_ISP_GAMMA_DX_LO__AIVA_ISP_GAMMA_DX_8__SHIFT 0x0000001c

// ISP_CORE_ISP_GAMMA_DX_HI
#define	ISP_CORE_ISP_GAMMA_DX_HI__AIVA_ISP_GAMMA_DX_9__SHIFT 0x00000000
#define	ISP_CORE_ISP_GAMMA_DX_HI__AIVA_ISP_GAMMA_DX_10__SHIFT 0x00000004
#define	ISP_CORE_ISP_GAMMA_DX_HI__AIVA_ISP_GAMMA_DX_11__SHIFT 0x00000008
#define	ISP_CORE_ISP_GAMMA_DX_HI__AIVA_ISP_GAMMA_DX_12__SHIFT 0x0000000c
#define	ISP_CORE_ISP_GAMMA_DX_HI__AIVA_ISP_GAMMA_DX_13__SHIFT 0x00000010
#define	ISP_CORE_ISP_GAMMA_DX_HI__AIVA_ISP_GAMMA_DX_14__SHIFT 0x00000014
#define	ISP_CORE_ISP_GAMMA_DX_HI__AIVA_ISP_GAMMA_DX_15__SHIFT 0x00000018
#define	ISP_CORE_ISP_GAMMA_DX_HI__AIVA_ISP_GAMMA_DX_16__SHIFT 0x0000001c

// ISP_CORE_ISP_GAMMA_R_Y_0
#define	ISP_CORE_ISP_GAMMA_R_Y_0__AIVA_ISP_GAMMA_R_Y__SHIFT 0x00000000

// ISP_CORE_ISP_GAMMA_R_Y_1
#define	ISP_CORE_ISP_GAMMA_R_Y_1__AIVA_ISP_GAMMA_R_Y__SHIFT 0x00000000

// ISP_CORE_ISP_GAMMA_R_Y_2
#define	ISP_CORE_ISP_GAMMA_R_Y_2__AIVA_ISP_GAMMA_R_Y__SHIFT 0x00000000

// ISP_CORE_ISP_GAMMA_R_Y_3
#define	ISP_CORE_ISP_GAMMA_R_Y_3__AIVA_ISP_GAMMA_R_Y__SHIFT 0x00000000

// ISP_CORE_ISP_GAMMA_R_Y_4
#define	ISP_CORE_ISP_GAMMA_R_Y_4__AIVA_ISP_GAMMA_R_Y__SHIFT 0x00000000

// ISP_CORE_ISP_GAMMA_R_Y_5
#define	ISP_CORE_ISP_GAMMA_R_Y_5__AIVA_ISP_GAMMA_R_Y__SHIFT 0x00000000

// ISP_CORE_ISP_GAMMA_R_Y_6
#define	ISP_CORE_ISP_GAMMA_R_Y_6__AIVA_ISP_GAMMA_R_Y__SHIFT 0x00000000

// ISP_CORE_ISP_GAMMA_R_Y_7
#define	ISP_CORE_ISP_GAMMA_R_Y_7__AIVA_ISP_GAMMA_R_Y__SHIFT 0x00000000

// ISP_CORE_ISP_GAMMA_R_Y_8
#define	ISP_CORE_ISP_GAMMA_R_Y_8__AIVA_ISP_GAMMA_R_Y__SHIFT 0x00000000

// ISP_CORE_ISP_GAMMA_R_Y_9
#define	ISP_CORE_ISP_GAMMA_R_Y_9__AIVA_ISP_GAMMA_R_Y__SHIFT 0x00000000

// ISP_CORE_ISP_GAMMA_R_Y_10
#define	ISP_CORE_ISP_GAMMA_R_Y_10__AIVA_ISP_GAMMA_R_Y__SHIFT 0x00000000

// ISP_CORE_ISP_GAMMA_R_Y_11
#define	ISP_CORE_ISP_GAMMA_R_Y_11__AIVA_ISP_GAMMA_R_Y__SHIFT 0x00000000

// ISP_CORE_ISP_GAMMA_R_Y_12
#define	ISP_CORE_ISP_GAMMA_R_Y_12__AIVA_ISP_GAMMA_R_Y__SHIFT 0x00000000

// ISP_CORE_ISP_GAMMA_R_Y_13
#define	ISP_CORE_ISP_GAMMA_R_Y_13__AIVA_ISP_GAMMA_R_Y__SHIFT 0x00000000

// ISP_CORE_ISP_GAMMA_R_Y_14
#define	ISP_CORE_ISP_GAMMA_R_Y_14__AIVA_ISP_GAMMA_R_Y__SHIFT 0x00000000

// ISP_CORE_ISP_GAMMA_R_Y_15
#define	ISP_CORE_ISP_GAMMA_R_Y_15__AIVA_ISP_GAMMA_R_Y__SHIFT 0x00000000

// ISP_CORE_ISP_GAMMA_R_Y_16
#define	ISP_CORE_ISP_GAMMA_R_Y_16__AIVA_ISP_GAMMA_R_Y__SHIFT 0x00000000

// ISP_CORE_ISP_GAMMA_G_Y_0
#define	ISP_CORE_ISP_GAMMA_G_Y_0__AIVA_ISP_GAMMA_G_Y__SHIFT 0x00000000

// ISP_CORE_ISP_GAMMA_G_Y_1
#define	ISP_CORE_ISP_GAMMA_G_Y_1__AIVA_ISP_GAMMA_G_Y__SHIFT 0x00000000

// ISP_CORE_ISP_GAMMA_G_Y_2
#define	ISP_CORE_ISP_GAMMA_G_Y_2__AIVA_ISP_GAMMA_G_Y__SHIFT 0x00000000

// ISP_CORE_ISP_GAMMA_G_Y_3
#define	ISP_CORE_ISP_GAMMA_G_Y_3__AIVA_ISP_GAMMA_G_Y__SHIFT 0x00000000

// ISP_CORE_ISP_GAMMA_G_Y_4
#define	ISP_CORE_ISP_GAMMA_G_Y_4__AIVA_ISP_GAMMA_G_Y__SHIFT 0x00000000

// ISP_CORE_ISP_GAMMA_G_Y_5
#define	ISP_CORE_ISP_GAMMA_G_Y_5__AIVA_ISP_GAMMA_G_Y__SHIFT 0x00000000

// ISP_CORE_ISP_GAMMA_G_Y_6
#define	ISP_CORE_ISP_GAMMA_G_Y_6__AIVA_ISP_GAMMA_G_Y__SHIFT 0x00000000

// ISP_CORE_ISP_GAMMA_G_Y_7
#define	ISP_CORE_ISP_GAMMA_G_Y_7__AIVA_ISP_GAMMA_G_Y__SHIFT 0x00000000

// ISP_CORE_ISP_GAMMA_G_Y_8
#define	ISP_CORE_ISP_GAMMA_G_Y_8__AIVA_ISP_GAMMA_G_Y__SHIFT 0x00000000

// ISP_CORE_ISP_GAMMA_G_Y_9
#define	ISP_CORE_ISP_GAMMA_G_Y_9__AIVA_ISP_GAMMA_G_Y__SHIFT 0x00000000

// ISP_CORE_ISP_GAMMA_G_Y_10
#define	ISP_CORE_ISP_GAMMA_G_Y_10__AIVA_ISP_GAMMA_G_Y__SHIFT 0x00000000

// ISP_CORE_ISP_GAMMA_G_Y_11
#define	ISP_CORE_ISP_GAMMA_G_Y_11__AIVA_ISP_GAMMA_G_Y__SHIFT 0x00000000

// ISP_CORE_ISP_GAMMA_G_Y_12
#define	ISP_CORE_ISP_GAMMA_G_Y_12__AIVA_ISP_GAMMA_G_Y__SHIFT 0x00000000

// ISP_CORE_ISP_GAMMA_G_Y_13
#define	ISP_CORE_ISP_GAMMA_G_Y_13__AIVA_ISP_GAMMA_G_Y__SHIFT 0x00000000

// ISP_CORE_ISP_GAMMA_G_Y_14
#define	ISP_CORE_ISP_GAMMA_G_Y_14__AIVA_ISP_GAMMA_G_Y__SHIFT 0x00000000

// ISP_CORE_ISP_GAMMA_G_Y_15
#define	ISP_CORE_ISP_GAMMA_G_Y_15__AIVA_ISP_GAMMA_G_Y__SHIFT 0x00000000

// ISP_CORE_ISP_GAMMA_G_Y_16
#define	ISP_CORE_ISP_GAMMA_G_Y_16__AIVA_ISP_GAMMA_G_Y__SHIFT 0x00000000

// ISP_CORE_ISP_GAMMA_B_Y_0
#define	ISP_CORE_ISP_GAMMA_B_Y_0__AIVA_ISP_GAMMA_B_Y__SHIFT 0x00000000

// ISP_CORE_ISP_GAMMA_B_Y_1
#define	ISP_CORE_ISP_GAMMA_B_Y_1__AIVA_ISP_GAMMA_B_Y__SHIFT 0x00000000

// ISP_CORE_ISP_GAMMA_B_Y_2
#define	ISP_CORE_ISP_GAMMA_B_Y_2__AIVA_ISP_GAMMA_B_Y__SHIFT 0x00000000

// ISP_CORE_ISP_GAMMA_B_Y_3
#define	ISP_CORE_ISP_GAMMA_B_Y_3__AIVA_ISP_GAMMA_B_Y__SHIFT 0x00000000

// ISP_CORE_ISP_GAMMA_B_Y_4
#define	ISP_CORE_ISP_GAMMA_B_Y_4__AIVA_ISP_GAMMA_B_Y__SHIFT 0x00000000

// ISP_CORE_ISP_GAMMA_B_Y_5
#define	ISP_CORE_ISP_GAMMA_B_Y_5__AIVA_ISP_GAMMA_B_Y__SHIFT 0x00000000

// ISP_CORE_ISP_GAMMA_B_Y_6
#define	ISP_CORE_ISP_GAMMA_B_Y_6__AIVA_ISP_GAMMA_B_Y__SHIFT 0x00000000

// ISP_CORE_ISP_GAMMA_B_Y_7
#define	ISP_CORE_ISP_GAMMA_B_Y_7__AIVA_ISP_GAMMA_B_Y__SHIFT 0x00000000

// ISP_CORE_ISP_GAMMA_B_Y_8
#define	ISP_CORE_ISP_GAMMA_B_Y_8__AIVA_ISP_GAMMA_B_Y__SHIFT 0x00000000

// ISP_CORE_ISP_GAMMA_B_Y_9
#define	ISP_CORE_ISP_GAMMA_B_Y_9__AIVA_ISP_GAMMA_B_Y__SHIFT 0x00000000

// ISP_CORE_ISP_GAMMA_B_Y_10
#define	ISP_CORE_ISP_GAMMA_B_Y_10__AIVA_ISP_GAMMA_B_Y__SHIFT 0x00000000

// ISP_CORE_ISP_GAMMA_B_Y_11
#define	ISP_CORE_ISP_GAMMA_B_Y_11__AIVA_ISP_GAMMA_B_Y__SHIFT 0x00000000

// ISP_CORE_ISP_GAMMA_B_Y_12
#define	ISP_CORE_ISP_GAMMA_B_Y_12__AIVA_ISP_GAMMA_B_Y__SHIFT 0x00000000

// ISP_CORE_ISP_GAMMA_B_Y_13
#define	ISP_CORE_ISP_GAMMA_B_Y_13__AIVA_ISP_GAMMA_B_Y__SHIFT 0x00000000

// ISP_CORE_ISP_GAMMA_B_Y_14
#define	ISP_CORE_ISP_GAMMA_B_Y_14__AIVA_ISP_GAMMA_B_Y__SHIFT 0x00000000

// ISP_CORE_ISP_GAMMA_B_Y_15
#define	ISP_CORE_ISP_GAMMA_B_Y_15__AIVA_ISP_GAMMA_B_Y__SHIFT 0x00000000

// ISP_CORE_ISP_GAMMA_B_Y_16
#define	ISP_CORE_ISP_GAMMA_B_Y_16__AIVA_ISP_GAMMA_B_Y__SHIFT 0x00000000

// ISP_CORE_ISP_AWB_PROP
#define	ISP_CORE_ISP_AWB_PROP__AIVA_ISP_AWB_MODE__SHIFT     0x00000000
#define	ISP_CORE_ISP_AWB_PROP__AIVA_ISP_AWB_MAX_EN__SHIFT   0x00000002
#define	ISP_CORE_ISP_AWB_PROP__AIVA_ISP_AWB_MEAS_MODE__SHIFT 0x0000001f

// ISP_CORE_ISP_AWB_H_OFFS
#define	ISP_CORE_ISP_AWB_H_OFFS__AIVA_ISP_AWB_H_OFFS__SHIFT 0x00000000

// ISP_CORE_ISP_AWB_V_OFFS
#define	ISP_CORE_ISP_AWB_V_OFFS__AIVA_ISP_AWB_V_OFFS__SHIFT 0x00000000

// ISP_CORE_ISP_AWB_H_SIZE
#define	ISP_CORE_ISP_AWB_H_SIZE__AIVA_ISP_AWB_H_SIZE__SHIFT 0x00000000

// ISP_CORE_ISP_AWB_V_SIZE
#define	ISP_CORE_ISP_AWB_V_SIZE__AIVA_ISP_AWB_V_SIZE__SHIFT 0x00000000

// ISP_CORE_ISP_AWB_FRAMES
#define	ISP_CORE_ISP_AWB_FRAMES__AIVA_ISP_AWB_FRAMES__SHIFT 0x00000000

// ISP_CORE_ISP_AWB_REF
#define	ISP_CORE_ISP_AWB_REF__AIVA_ISP_AWB_REF_CB_MAX_B__SHIFT 0x00000000
#define	ISP_CORE_ISP_AWB_REF__AIVA_ISP_AWB_REF_CR_MAX_R__SHIFT 0x00000008

// ISP_CORE_ISP_AWB_THRESH
#define	ISP_CORE_ISP_AWB_THRESH__AIVA_ISP_AWB_MIN_C__SHIFT  0x00000000
#define	ISP_CORE_ISP_AWB_THRESH__AIVA_ISP_AWB_MAX_CSUM__SHIFT 0x00000008
#define	ISP_CORE_ISP_AWB_THRESH__AIVA_ISP_AWB_MIN_Y_MAX_G__SHIFT 0x00000010
#define	ISP_CORE_ISP_AWB_THRESH__AIVA_ISP_AWB_MAX_Y__SHIFT  0x00000018

// ISP_CORE_ISP_AWB_GAIN_G
#define	ISP_CORE_ISP_AWB_GAIN_G__AIVA_ISP_AWB_GAIN_GB__SHIFT 0x00000000
#define	ISP_CORE_ISP_AWB_GAIN_G__AIVA_ISP_AWB_GAIN_GR__SHIFT 0x00000010

// ISP_CORE_ISP_AWB_GAIN_RB
#define	ISP_CORE_ISP_AWB_GAIN_RB__AIVA_ISP_AWB_GAIN_B__SHIFT 0x00000000
#define	ISP_CORE_ISP_AWB_GAIN_RB__AIVA_ISP_AWB_GAIN_R__SHIFT 0x00000010

// ISP_CORE_ISP_AWB_WHITE_CNT
#define	ISP_CORE_ISP_AWB_WHITE_CNT__AIVA_ISP_AWB_WHITE_CNT__SHIFT 0x00000000

// ISP_CORE_ISP_AWB_MEAN
#define	ISP_CORE_ISP_AWB_MEAN__AIVA_ISP_AWB_MEAN_CR_R__SHIFT 0x00000000
#define	ISP_CORE_ISP_AWB_MEAN__AIVA_ISP_AWB_MEAN_CB_B__SHIFT 0x00000008
#define	ISP_CORE_ISP_AWB_MEAN__AIVA_ISP_AWB_MEAN_Y_G__SHIFT 0x00000010

// ISP_CORE_ISP_CC_COEFF_0
#define	ISP_CORE_ISP_CC_COEFF_0__AIVA_ISP_CC_COEFF_0__SHIFT 0x00000000

// ISP_CORE_ISP_CC_COEFF_1
#define	ISP_CORE_ISP_CC_COEFF_1__AIVA_ISP_CC_COEFF_1__SHIFT 0x00000000

// ISP_CORE_ISP_CC_COEFF_2
#define	ISP_CORE_ISP_CC_COEFF_2__AIVA_ISP_CC_COEFF_2__SHIFT 0x00000000

// ISP_CORE_ISP_CC_COEFF_3
#define	ISP_CORE_ISP_CC_COEFF_3__AIVA_ISP_CC_COEFF_3__SHIFT 0x00000000

// ISP_CORE_ISP_CC_COEFF_4
#define	ISP_CORE_ISP_CC_COEFF_4__AIVA_ISP_CC_COEFF_4__SHIFT 0x00000000

// ISP_CORE_ISP_CC_COEFF_5
#define	ISP_CORE_ISP_CC_COEFF_5__AIVA_ISP_CC_COEFF_5__SHIFT 0x00000000

// ISP_CORE_ISP_CC_COEFF_6
#define	ISP_CORE_ISP_CC_COEFF_6__AIVA_ISP_CC_COEFF_6__SHIFT 0x00000000

// ISP_CORE_ISP_CC_COEFF_7
#define	ISP_CORE_ISP_CC_COEFF_7__AIVA_ISP_CC_COEFF_7__SHIFT 0x00000000

// ISP_CORE_ISP_CC_COEFF_8
#define	ISP_CORE_ISP_CC_COEFF_8__AIVA_ISP_CC_COEFF_8__SHIFT 0x00000000

// ISP_CORE_ISP_OUT_H_OFFS
#define	ISP_CORE_ISP_OUT_H_OFFS__AIVA_ISP_OUT_H_OFFS__SHIFT 0x00000000

// ISP_CORE_ISP_OUT_V_OFFS
#define	ISP_CORE_ISP_OUT_V_OFFS__AIVA_ISP_OUT_V_OFFS__SHIFT 0x00000000

// ISP_CORE_ISP_OUT_H_SIZE
#define	ISP_CORE_ISP_OUT_H_SIZE__AIVA_ISP_OUT_H_SIZE__SHIFT 0x00000000

// ISP_CORE_ISP_OUT_V_SIZE
#define	ISP_CORE_ISP_OUT_V_SIZE__AIVA_ISP_OUT_V_SIZE__SHIFT 0x00000000

// ISP_CORE_ISP_DEMOSAIC
#define	ISP_CORE_ISP_DEMOSAIC__AIVA_ISP_DEMOSAIC_TH__SHIFT  0x00000000
#define	ISP_CORE_ISP_DEMOSAIC__AIVA_ISP_DEMOSAIC_BYPASS__SHIFT 0x0000000a

// ISP_CORE_ISP_FLAGS_SHD
#define	ISP_CORE_ISP_FLAGS_SHD__AIVA_ISP_ENABLE_SHD__SHIFT  0x00000000
#define	ISP_CORE_ISP_FLAGS_SHD__AIVA_ISP_INFORM_ENABLE_SHD__SHIFT 0x00000001
#define	ISP_CORE_ISP_FLAGS_SHD__AIVA_ISP_INFORM_FIELD__SHIFT 0x00000002
#define	ISP_CORE_ISP_FLAGS_SHD__AIVA_ISP_S_DATA__SHIFT      0x00000010
#define	ISP_CORE_ISP_FLAGS_SHD__AIVA_ISP_S_VSYNC__SHIFT     0x0000001e
#define	ISP_CORE_ISP_FLAGS_SHD__AIVA_ISP_S_HSYNC__SHIFT     0x0000001f

// ISP_CORE_ISP_OUT_H_OFFS_SHD
#define	ISP_CORE_ISP_OUT_H_OFFS_SHD__AIVA_ISP_OUT_H_OFFS_SHD__SHIFT 0x00000000

// ISP_CORE_ISP_OUT_V_OFFS_SHD
#define	ISP_CORE_ISP_OUT_V_OFFS_SHD__AIVA_ISP_OUT_V_OFFS_SHD__SHIFT 0x00000000

// ISP_CORE_ISP_OUT_H_SIZE_SHD
#define	ISP_CORE_ISP_OUT_H_SIZE_SHD__AIVA_ISP_OUT_H_SIZE_SHD__SHIFT 0x00000000

// ISP_CORE_ISP_OUT_V_SIZE_SHD
#define	ISP_CORE_ISP_OUT_V_SIZE_SHD__AIVA_ISP_OUT_V_SIZE_SHD__SHIFT 0x00000000

// ISP_CORE_ISP_IMSC
#define	ISP_CORE_ISP_IMSC__AIVA_ISP_IMSC_ISP_OFF__SHIFT     0x00000000
#define	ISP_CORE_ISP_IMSC__AIVA_ISP_IMSC_FRAME__SHIFT       0x00000001
#define	ISP_CORE_ISP_IMSC__AIVA_ISP_IMSC_DATA_LOSS__SHIFT   0x00000002
#define	ISP_CORE_ISP_IMSC__AIVA_ISP_IMSC_PIC_SIZE_ERR__SHIFT 0x00000003
#define	ISP_CORE_ISP_IMSC__AIVA_ISP_IMSC_AWB_DONE__SHIFT    0x00000004
#define	ISP_CORE_ISP_IMSC__AIVA_ISP_IMSC_FRAME_IN__SHIFT    0x00000005
#define	ISP_CORE_ISP_IMSC__AIVA_ISP_IMSC_V_START__SHIFT     0x00000006
#define	ISP_CORE_ISP_IMSC__AIVA_ISP_IMSC_H_START__SHIFT     0x00000007
#define	ISP_CORE_ISP_IMSC__AIVA_ISP_IMSC_FLASH_ON__SHIFT    0x00000008
#define	ISP_CORE_ISP_IMSC__AIVA_ISP_IMSC_FLASH_OFF__SHIFT   0x00000009
#define	ISP_CORE_ISP_IMSC__AIVA_ISP_IMSC_SHUTTER_ON__SHIFT  0x0000000a
#define	ISP_CORE_ISP_IMSC__AIVA_ISP_IMSC_SHUTTER_OFF__SHIFT 0x0000000b
#define	ISP_CORE_ISP_IMSC__AIVA_ISP_IMSC_AFM_SUM_OF__SHIFT  0x0000000c
#define	ISP_CORE_ISP_IMSC__AIVA_ISP_IMSC_AFM_LUM_OF__SHIFT  0x0000000d
#define	ISP_CORE_ISP_IMSC__AIVA_ISP_IMSC_AFM_FIN__SHIFT     0x0000000e
#define	ISP_CORE_ISP_IMSC__AIVA_ISP_IMSC_HIST_MEASURE_RDY__SHIFT 0x0000000f
#define	ISP_CORE_ISP_IMSC__AIVA_ISP_IMSC_RESERVED_1__SHIFT  0x00000010
#define	ISP_CORE_ISP_IMSC__AIVA_ISP_IMSC_FLASH_CAP__SHIFT   0x00000011
#define	ISP_CORE_ISP_IMSC__AIVA_ISP_IMSC_EXP_END__SHIFT     0x00000012
#define	ISP_CORE_ISP_IMSC__AIVA_ISP_IMSC_VSM_END__SHIFT     0x00000013

// ISP_CORE_ISP_RIS
#define	ISP_CORE_ISP_RIS__AIVA_ISP_RIS_ISP_OFF__SHIFT       0x00000000
#define	ISP_CORE_ISP_RIS__AIVA_ISP_RIS_FRAME__SHIFT         0x00000001
#define	ISP_CORE_ISP_RIS__AIVA_ISP_RIS_DATA_LOSS__SHIFT     0x00000002
#define	ISP_CORE_ISP_RIS__AIVA_ISP_RIS_PIC_SIZE_ERR__SHIFT  0x00000003
#define	ISP_CORE_ISP_RIS__AIVA_ISP_RIS_AWB_DONE__SHIFT      0x00000004
#define	ISP_CORE_ISP_RIS__AIVA_ISP_RIS_FRAME_IN__SHIFT      0x00000005
#define	ISP_CORE_ISP_RIS__AIVA_ISP_RIS_V_START__SHIFT       0x00000006
#define	ISP_CORE_ISP_RIS__AIVA_ISP_RIS_H_START__SHIFT       0x00000007
#define	ISP_CORE_ISP_RIS__AIVA_ISP_RIS_FLASH_ON__SHIFT      0x00000008
#define	ISP_CORE_ISP_RIS__AIVA_ISP_RIS_FLASH_OFF__SHIFT     0x00000009
#define	ISP_CORE_ISP_RIS__AIVA_ISP_RIS_SHUTTER_ON__SHIFT    0x0000000a
#define	ISP_CORE_ISP_RIS__AIVA_ISP_RIS_SHUTTER_OFF__SHIFT   0x0000000b
#define	ISP_CORE_ISP_RIS__AIVA_ISP_RIS_AFM_SUM_OF__SHIFT    0x0000000c
#define	ISP_CORE_ISP_RIS__AIVA_ISP_RIS_AFM_LUM_OF__SHIFT    0x0000000d
#define	ISP_CORE_ISP_RIS__AIVA_ISP_RIS_AFM_FIN__SHIFT       0x0000000e
#define	ISP_CORE_ISP_RIS__AIVA_ISP_RIS_HIST_MEASURE_RDY__SHIFT 0x0000000f
#define	ISP_CORE_ISP_RIS__AIVA_ISP_RIS_RESERVED_1__SHIFT    0x00000010
#define	ISP_CORE_ISP_RIS__AIVA_ISP_RIS_FLASH_CAP__SHIFT     0x00000011
#define	ISP_CORE_ISP_RIS__AIVA_ISP_RIS_EXP_END__SHIFT       0x00000012
#define	ISP_CORE_ISP_RIS__AIVA_ISP_RIS_VSM_END__SHIFT       0x00000013

// ISP_CORE_ISP_MIS
#define	ISP_CORE_ISP_MIS__AIVA_ISP_MIS_ISP_OFF__SHIFT       0x00000000
#define	ISP_CORE_ISP_MIS__AIVA_ISP_MIS_FRAME__SHIFT         0x00000001
#define	ISP_CORE_ISP_MIS__AIVA_ISP_MIS_DATA_LOSS__SHIFT     0x00000002
#define	ISP_CORE_ISP_MIS__AIVA_ISP_MIS_PIC_SIZE_ERR__SHIFT  0x00000003
#define	ISP_CORE_ISP_MIS__AIVA_ISP_MIS_AWB_DONE__SHIFT      0x00000004
#define	ISP_CORE_ISP_MIS__AIVA_ISP_MIS_FRAME_IN__SHIFT      0x00000005
#define	ISP_CORE_ISP_MIS__AIVA_ISP_MIS_V_START__SHIFT       0x00000006
#define	ISP_CORE_ISP_MIS__AIVA_ISP_MIS_H_START__SHIFT       0x00000007
#define	ISP_CORE_ISP_MIS__AIVA_ISP_MIS_FLASH_ON__SHIFT      0x00000008
#define	ISP_CORE_ISP_MIS__AIVA_ISP_MIS_FLASH_OFF__SHIFT     0x00000009
#define	ISP_CORE_ISP_MIS__AIVA_ISP_MIS_SHUTTER_ON__SHIFT    0x0000000a
#define	ISP_CORE_ISP_MIS__AIVA_ISP_MIS_SHUTTER_OFF__SHIFT   0x0000000b
#define	ISP_CORE_ISP_MIS__AIVA_ISP_MIS_AFM_SUM_OF__SHIFT    0x0000000c
#define	ISP_CORE_ISP_MIS__AIVA_ISP_MIS_AFM_LUM_OF__SHIFT    0x0000000d
#define	ISP_CORE_ISP_MIS__AIVA_ISP_MIS_AFM_FIN__SHIFT       0x0000000e
#define	ISP_CORE_ISP_MIS__AIVA_ISP_MIS_HIST_MEASURE_RDY__SHIFT 0x0000000f
#define	ISP_CORE_ISP_MIS__AIVA_ISP_MIS_RESERVED_1__SHIFT    0x00000010
#define	ISP_CORE_ISP_MIS__AIVA_ISP_MIS_FLASH_CAP__SHIFT     0x00000011
#define	ISP_CORE_ISP_MIS__AIVA_ISP_MIS_EXP_END__SHIFT       0x00000012
#define	ISP_CORE_ISP_MIS__AIVA_ISP_MIS_VSM_END__SHIFT       0x00000013

// ISP_CORE_ISP_ICR
#define	ISP_CORE_ISP_ICR__AIVA_ISP_ICR_ISP_OFF__SHIFT       0x00000000
#define	ISP_CORE_ISP_ICR__AIVA_ISP_ICR_FRAME__SHIFT         0x00000001
#define	ISP_CORE_ISP_ICR__AIVA_ISP_ICR_DATA_LOSS__SHIFT     0x00000002
#define	ISP_CORE_ISP_ICR__AIVA_ISP_ICR_PIC_SIZE_ERR__SHIFT  0x00000003
#define	ISP_CORE_ISP_ICR__AIVA_ISP_ICR_AWB_DONE__SHIFT      0x00000004
#define	ISP_CORE_ISP_ICR__AIVA_ISP_ICR_FRAME_IN__SHIFT      0x00000005
#define	ISP_CORE_ISP_ICR__AIVA_ISP_ICR_V_START__SHIFT       0x00000006
#define	ISP_CORE_ISP_ICR__AIVA_ISP_ICR_H_START__SHIFT       0x00000007
#define	ISP_CORE_ISP_ICR__AIVA_ISP_ICR_FLASH_ON__SHIFT      0x00000008
#define	ISP_CORE_ISP_ICR__AIVA_ISP_ICR_FLASH_OFF__SHIFT     0x00000009
#define	ISP_CORE_ISP_ICR__AIVA_ISP_ICR_SHUTTER_ON__SHIFT    0x0000000a
#define	ISP_CORE_ISP_ICR__AIVA_ISP_ICR_SHUTTER_OFF__SHIFT   0x0000000b
#define	ISP_CORE_ISP_ICR__AIVA_ISP_ICR_AFM_SUM_OF__SHIFT    0x0000000c
#define	ISP_CORE_ISP_ICR__AIVA_ISP_ICR_AFM_LUM_OF__SHIFT    0x0000000d
#define	ISP_CORE_ISP_ICR__AIVA_ISP_ICR_AFM_FIN__SHIFT       0x0000000e
#define	ISP_CORE_ISP_ICR__AIVA_ISP_ICR_HIST_MEASURE_RDY__SHIFT 0x0000000f
#define	ISP_CORE_ISP_ICR__AIVA_ISP_ICR_RESERVED_1__SHIFT    0x00000010
#define	ISP_CORE_ISP_ICR__AIVA_ISP_ICR_FLASH_CAP__SHIFT     0x00000011
#define	ISP_CORE_ISP_ICR__AIVA_ISP_ICR_EXP_END__SHIFT       0x00000012
#define	ISP_CORE_ISP_ICR__AIVA_ISP_ICR_VSM_END__SHIFT       0x00000013

// ISP_CORE_ISP_ISR
#define	ISP_CORE_ISP_ISR__AIVA_ISP_ISR_ISP_OFF__SHIFT       0x00000000
#define	ISP_CORE_ISP_ISR__AIVA_ISP_ISR_FRAME__SHIFT         0x00000001
#define	ISP_CORE_ISP_ISR__AIVA_ISP_ISR_DATA_LOSS__SHIFT     0x00000002
#define	ISP_CORE_ISP_ISR__AIVA_ISP_ISR_PIC_SIZE_ERR__SHIFT  0x00000003
#define	ISP_CORE_ISP_ISR__AIVA_ISP_ISR_AWB_DONE__SHIFT      0x00000004
#define	ISP_CORE_ISP_ISR__AIVA_ISP_ISR_FRAME_IN__SHIFT      0x00000005
#define	ISP_CORE_ISP_ISR__AIVA_ISP_ISR_V_START__SHIFT       0x00000006
#define	ISP_CORE_ISP_ISR__AIVA_ISP_ISR_H_START__SHIFT       0x00000007
#define	ISP_CORE_ISP_ISR__AIVA_ISP_ISR_FLASH_ON__SHIFT      0x00000008
#define	ISP_CORE_ISP_ISR__AIVA_ISP_ISR_FLASH_OFF__SHIFT     0x00000009
#define	ISP_CORE_ISP_ISR__AIVA_ISP_ISR_SHUTTER_ON__SHIFT    0x0000000a
#define	ISP_CORE_ISP_ISR__AIVA_ISP_ISR_SHUTTER_OFF__SHIFT   0x0000000b
#define	ISP_CORE_ISP_ISR__AIVA_ISP_ISR_AFM_SUM_OF__SHIFT    0x0000000c
#define	ISP_CORE_ISP_ISR__AIVA_ISP_ISR_AFM_LUM_OF__SHIFT    0x0000000d
#define	ISP_CORE_ISP_ISR__AIVA_ISP_ISR_AFM_FIN__SHIFT       0x0000000e
#define	ISP_CORE_ISP_ISR__AIVA_ISP_ISR_HIST_MEASURE_RDY__SHIFT 0x0000000f
#define	ISP_CORE_ISP_ISR__AIVA_ISP_ISR_RESERVED_1__SHIFT    0x00000010
#define	ISP_CORE_ISP_ISR__AIVA_ISP_ISR_FLASH_CAP__SHIFT     0x00000011
#define	ISP_CORE_ISP_ISR__AIVA_ISP_ISR_EXP_END__SHIFT       0x00000012
#define	ISP_CORE_ISP_ISR__AIVA_ISP_ISR_VSM_END__SHIFT       0x00000013

// ISP_CORE_ISP_CT_COEFF_0
#define	ISP_CORE_ISP_CT_COEFF_0__AIVA_ISP_CT_COEFF__SHIFT   0x00000000

// ISP_CORE_ISP_CT_COEFF_1
#define	ISP_CORE_ISP_CT_COEFF_1__AIVA_ISP_CT_COEFF__SHIFT   0x00000000

// ISP_CORE_ISP_CT_COEFF_2
#define	ISP_CORE_ISP_CT_COEFF_2__AIVA_ISP_CT_COEFF__SHIFT   0x00000000

// ISP_CORE_ISP_CT_COEFF_3
#define	ISP_CORE_ISP_CT_COEFF_3__AIVA_ISP_CT_COEFF__SHIFT   0x00000000

// ISP_CORE_ISP_CT_COEFF_4
#define	ISP_CORE_ISP_CT_COEFF_4__AIVA_ISP_CT_COEFF__SHIFT   0x00000000

// ISP_CORE_ISP_CT_COEFF_5
#define	ISP_CORE_ISP_CT_COEFF_5__AIVA_ISP_CT_COEFF__SHIFT   0x00000000

// ISP_CORE_ISP_CT_COEFF_6
#define	ISP_CORE_ISP_CT_COEFF_6__AIVA_ISP_CT_COEFF__SHIFT   0x00000000

// ISP_CORE_ISP_CT_COEFF_7
#define	ISP_CORE_ISP_CT_COEFF_7__AIVA_ISP_CT_COEFF__SHIFT   0x00000000

// ISP_CORE_ISP_CT_COEFF_8
#define	ISP_CORE_ISP_CT_COEFF_8__AIVA_ISP_CT_COEFF__SHIFT   0x00000000

// ISP_CORE_ISP_GAMMA_OUT_MODE
#define	ISP_CORE_ISP_GAMMA_OUT_MODE__AIVA_ISP_EQU_SEGM__SHIFT 0x00000000

// ISP_CORE_ISP_GAMMA_OUT_Y_0
#define	ISP_CORE_ISP_GAMMA_OUT_Y_0__AIVA_ISP_GAMMA_OUT_Y__SHIFT 0x00000000

// ISP_CORE_ISP_GAMMA_OUT_Y_1
#define	ISP_CORE_ISP_GAMMA_OUT_Y_1__AIVA_ISP_GAMMA_OUT_Y__SHIFT 0x00000000

// ISP_CORE_ISP_GAMMA_OUT_Y_2
#define	ISP_CORE_ISP_GAMMA_OUT_Y_2__AIVA_ISP_GAMMA_OUT_Y__SHIFT 0x00000000

// ISP_CORE_ISP_GAMMA_OUT_Y_3
#define	ISP_CORE_ISP_GAMMA_OUT_Y_3__AIVA_ISP_GAMMA_OUT_Y__SHIFT 0x00000000

// ISP_CORE_ISP_GAMMA_OUT_Y_4
#define	ISP_CORE_ISP_GAMMA_OUT_Y_4__AIVA_ISP_GAMMA_OUT_Y__SHIFT 0x00000000

// ISP_CORE_ISP_GAMMA_OUT_Y_5
#define	ISP_CORE_ISP_GAMMA_OUT_Y_5__AIVA_ISP_GAMMA_OUT_Y__SHIFT 0x00000000

// ISP_CORE_ISP_GAMMA_OUT_Y_6
#define	ISP_CORE_ISP_GAMMA_OUT_Y_6__AIVA_ISP_GAMMA_OUT_Y__SHIFT 0x00000000

// ISP_CORE_ISP_GAMMA_OUT_Y_7
#define	ISP_CORE_ISP_GAMMA_OUT_Y_7__AIVA_ISP_GAMMA_OUT_Y__SHIFT 0x00000000

// ISP_CORE_ISP_GAMMA_OUT_Y_8
#define	ISP_CORE_ISP_GAMMA_OUT_Y_8__AIVA_ISP_GAMMA_OUT_Y__SHIFT 0x00000000

// ISP_CORE_ISP_GAMMA_OUT_Y_9
#define	ISP_CORE_ISP_GAMMA_OUT_Y_9__AIVA_ISP_GAMMA_OUT_Y__SHIFT 0x00000000

// ISP_CORE_ISP_GAMMA_OUT_Y_10
#define	ISP_CORE_ISP_GAMMA_OUT_Y_10__AIVA_ISP_GAMMA_OUT_Y__SHIFT 0x00000000

// ISP_CORE_ISP_GAMMA_OUT_Y_11
#define	ISP_CORE_ISP_GAMMA_OUT_Y_11__AIVA_ISP_GAMMA_OUT_Y__SHIFT 0x00000000

// ISP_CORE_ISP_GAMMA_OUT_Y_12
#define	ISP_CORE_ISP_GAMMA_OUT_Y_12__AIVA_ISP_GAMMA_OUT_Y__SHIFT 0x00000000

// ISP_CORE_ISP_GAMMA_OUT_Y_13
#define	ISP_CORE_ISP_GAMMA_OUT_Y_13__AIVA_ISP_GAMMA_OUT_Y__SHIFT 0x00000000

// ISP_CORE_ISP_GAMMA_OUT_Y_14
#define	ISP_CORE_ISP_GAMMA_OUT_Y_14__AIVA_ISP_GAMMA_OUT_Y__SHIFT 0x00000000

// ISP_CORE_ISP_GAMMA_OUT_Y_15
#define	ISP_CORE_ISP_GAMMA_OUT_Y_15__AIVA_ISP_GAMMA_OUT_Y__SHIFT 0x00000000

// ISP_CORE_ISP_GAMMA_OUT_Y_16
#define	ISP_CORE_ISP_GAMMA_OUT_Y_16__AIVA_ISP_GAMMA_OUT_Y__SHIFT 0x00000000

// ISP_CORE_ISP_ERR
#define	ISP_CORE_ISP_ERR__AIVA_ISP_INFORM_SIZE_ERR__SHIFT   0x00000000
#define	ISP_CORE_ISP_ERR__AIVA_ISP_IS_SIZE_ERR__SHIFT       0x00000001
#define	ISP_CORE_ISP_ERR__AIVA_ISP_OUTFORM_SIZE_ERR__SHIFT  0x00000002

// ISP_CORE_ISP_ERR_CLR
#define	ISP_CORE_ISP_ERR_CLR__AIVA_ISP_INFORM_SIZE_ERR_CLR__SHIFT 0x00000000
#define	ISP_CORE_ISP_ERR_CLR__AIVA_ISP_IS_SIZE_ERR_CLR__SHIFT 0x00000001
#define	ISP_CORE_ISP_ERR_CLR__AIVA_ISP_OUTFORM_SIZE_ERR_CLR__SHIFT 0x00000002

// ISP_CORE_ISP_FRAME_COUNT
#define	ISP_CORE_ISP_FRAME_COUNT__AIVA_ISP_FRAME_COUNTER__SHIFT 0x00000000

// ISP_CORE_ISP_CT_OFFSET_R
#define	ISP_CORE_ISP_CT_OFFSET_R__AIVA_ISP_CT_OFFSET_R__SHIFT 0x00000000

// ISP_CORE_ISP_CT_OFFSET_G
#define	ISP_CORE_ISP_CT_OFFSET_G__AIVA_ISP_CT_OFFSET_G__SHIFT 0x00000000

// ISP_CORE_ISP_CT_OFFSET_B
#define	ISP_CORE_ISP_CT_OFFSET_B__AIVA_ISP_CT_OFFSET_B__SHIFT 0x00000000

// ISP_CORE_ISP_CNR_LINESIZE
#define	ISP_CORE_ISP_CNR_LINESIZE__AIVA_ISP_CNR_LINESIZE__SHIFT 0x00000000

// ISP_CORE_ISP_CNR_THRESHOLD_C1
#define	ISP_CORE_ISP_CNR_THRESHOLD_C1__AIVA_ISP_CNR_THRESHOLD_C1__SHIFT 0x00000000

// ISP_CORE_ISP_CNR_THRESHOLD_C2
#define	ISP_CORE_ISP_CNR_THRESHOLD_C2__AIVA_ISP_CNR_THRESHOLD_C2__SHIFT 0x00000000

// ISP_CORE_ISP_FLASH_CMD
#define	ISP_CORE_ISP_FLASH_CMD__AIVA_FLASH_PRELIGHT_ON__SHIFT 0x00000000
#define	ISP_CORE_ISP_FLASH_CMD__AIVA_FLASH_ON__SHIFT        0x00000001
#define	ISP_CORE_ISP_FLASH_CMD__AIVA_FLASH_PREFLASH_ON__SHIFT 0x00000002

// ISP_CORE_ISP_FLASH_CONFIG
#define	ISP_CORE_ISP_FLASH_CONFIG__AIVA_FLASH_PRELIGHT_MODE__SHIFT 0x00000000
#define	ISP_CORE_ISP_FLASH_CONFIG__AIVA_FLASH_VS_IN_EDGE__SHIFT 0x00000001
#define	ISP_CORE_ISP_FLASH_CONFIG__AIVA_FLASH_FL_POL__SHIFT 0x00000002
#define	ISP_CORE_ISP_FLASH_CONFIG__AIVA_FLASH_FL_TRIG_SRC__SHIFT 0x00000003
#define	ISP_CORE_ISP_FLASH_CONFIG__AIVA_FLASH_FL_CAP_DEL__SHIFT 0x00000004

// ISP_CORE_ISP_FLASH_PREDIV
#define	ISP_CORE_ISP_FLASH_PREDIV__AIVA_FLASH_FL_PRE_DIV__SHIFT 0x00000000

// ISP_CORE_ISP_FLASH_DELAY
#define	ISP_CORE_ISP_FLASH_DELAY__AIVA_FLASH_FL_DELAY__SHIFT 0x00000000

// ISP_CORE_ISP_FLASH_TIME
#define	ISP_CORE_ISP_FLASH_TIME__AIVA_FLASH_FL_TIME__SHIFT  0x00000000

// ISP_CORE_ISP_FLASH_MAXP
#define	ISP_CORE_ISP_FLASH_MAXP__AIVA_FLASH_FL_MAXP__SHIFT  0x00000000

// ISP_CORE_ISP_SH_CTRL
#define	ISP_CORE_ISP_SH_CTRL__AIVA_SHUT_SH_EN__SHIFT        0x00000000
#define	ISP_CORE_ISP_SH_CTRL__AIVA_SHUT_SH_REP_EN__SHIFT    0x00000001
#define	ISP_CORE_ISP_SH_CTRL__AIVA_SHUT_SH_TRIG_SRC__SHIFT  0x00000002
#define	ISP_CORE_ISP_SH_CTRL__AIVA_SHUT_SH_TRIG_EN__SHIFT   0x00000003
#define	ISP_CORE_ISP_SH_CTRL__AIVA_SHUT_SH_OPEN_POL__SHIFT  0x00000004

// ISP_CORE_ISP_SH_PREDIV
#define	ISP_CORE_ISP_SH_PREDIV__AIVA_SHUT_SH_PRE_DIV__SHIFT 0x00000000

// ISP_CORE_ISP_SH_DELAY
#define	ISP_CORE_ISP_SH_DELAY__AIVA_SHUT_SH_DELAY__SHIFT    0x00000000

// ISP_CORE_ISP_SH_TIME
#define	ISP_CORE_ISP_SH_TIME__AIVA_SHUT_SH_TIME__SHIFT      0x00000000

// ISP_CORE_ISP_AFM_CTRL
#define	ISP_CORE_ISP_AFM_CTRL__AIVA_AFM_EN__SHIFT           0x00000000

// ISP_CORE_ISP_AFM_LT_A
#define	ISP_CORE_ISP_AFM_LT_A__AIVA_AFM_A_V_T__SHIFT        0x00000000
#define	ISP_CORE_ISP_AFM_LT_A__AIVA_AFM_A_H_L__SHIFT        0x00000010

// ISP_CORE_ISP_AFM_RB_A
#define	ISP_CORE_ISP_AFM_RB_A__AIVA_AFM_A_V_B__SHIFT        0x00000000
#define	ISP_CORE_ISP_AFM_RB_A__AIVA_AFM_A_H_R__SHIFT        0x00000010

// ISP_CORE_ISP_AFM_LT_B
#define	ISP_CORE_ISP_AFM_LT_B__AIVA_AFM_B_V_T__SHIFT        0x00000000
#define	ISP_CORE_ISP_AFM_LT_B__AIVA_AFM_B_H_L__SHIFT        0x00000010

// ISP_CORE_ISP_AFM_RB_B
#define	ISP_CORE_ISP_AFM_RB_B__AIVA_AFM_B_V_B__SHIFT        0x00000000
#define	ISP_CORE_ISP_AFM_RB_B__AIVA_AFM_B_H_R__SHIFT        0x00000010

// ISP_CORE_ISP_AFM_LT_C
#define	ISP_CORE_ISP_AFM_LT_C__AIVA_AFM_C_V_T__SHIFT        0x00000000
#define	ISP_CORE_ISP_AFM_LT_C__AIVA_AFM_C_H_L__SHIFT        0x00000010

// ISP_CORE_ISP_AFM_RB_C
#define	ISP_CORE_ISP_AFM_RB_C__AIVA_AFM_C_V_B__SHIFT        0x00000000
#define	ISP_CORE_ISP_AFM_RB_C__AIVA_AFM_C_H_R__SHIFT        0x00000010

// ISP_CORE_ISP_AFM_THRES
#define	ISP_CORE_ISP_AFM_THRES__AIVA_AFM_THRES__SHIFT       0x00000000

// ISP_CORE_ISP_AFM_VAR_SHIFT
#define	ISP_CORE_ISP_AFM_VAR_SHIFT__AIVA_AFM_VAR_SHIFT__SHIFT 0x00000000
#define	ISP_CORE_ISP_AFM_VAR_SHIFT__AIVA_AFM_LUM_VAR_SHIFT__SHIFT 0x00000010

// ISP_CORE_ISP_AFM_SUM_A
#define	ISP_CORE_ISP_AFM_SUM_A__AIVA_AFM_SUM_A__SHIFT       0x00000000

// ISP_CORE_ISP_AFM_SUM_B
#define	ISP_CORE_ISP_AFM_SUM_B__AIVA_AFM_SUM_B__SHIFT       0x00000000

// ISP_CORE_ISP_AFM_SUM_C
#define	ISP_CORE_ISP_AFM_SUM_C__AIVA_AFM_SUM_C__SHIFT       0x00000000

// ISP_CORE_ISP_AFM_LUM_A
#define	ISP_CORE_ISP_AFM_LUM_A__AIVA_AFM_LUM_A__SHIFT       0x00000000

// ISP_CORE_ISP_AFM_LUM_B
#define	ISP_CORE_ISP_AFM_LUM_B__AIVA_AFM_LUM_B__SHIFT       0x00000000

// ISP_CORE_ISP_AFM_LUM_C
#define	ISP_CORE_ISP_AFM_LUM_C__AIVA_AFM_LUM_C__SHIFT       0x00000000

// ISP_CORE_ISP_VSM_MODE
#define	ISP_CORE_ISP_VSM_MODE__ISP_VSM_MEAS_EN__SHIFT      0x00000000
#define	ISP_CORE_ISP_VSM_MODE__ISP_VSM_MEAS_IRQ_ENABLE__SHIFT 0x00000001

// ISP_CORE_ISP_VSM_H_OFFS
#define	ISP_CORE_ISP_VSM_H_OFFS__ISP_VSM_H_OFFSET__SHIFT   0x00000000

// ISP_CORE_ISP_VSM_V_OFFS
#define	ISP_CORE_ISP_VSM_V_OFFS__ISP_VSM_V_OFFSET__SHIFT   0x00000000

// ISP_CORE_ISP_VSM_H_SIZE
#define	ISP_CORE_ISP_VSM_H_SIZE__ISP_VSM_H_SIZE__SHIFT     0x00000001

// ISP_CORE_ISP_VSM_V_SIZE
#define	ISP_CORE_ISP_VSM_V_SIZE__ISP_VSM_V_SIZE__SHIFT     0x00000001

// ISP_CORE_ISP_VSM_H_SEGMENTS
#define	ISP_CORE_ISP_VSM_H_SEGMENTS__ISP_VSM_H_SEGMENTS__SHIFT 0x00000000

// ISP_CORE_ISP_VSM_V_SEGMENTS
#define	ISP_CORE_ISP_VSM_V_SEGMENTS__ISP_VSM_V_SEGMENTS__SHIFT 0x00000000

// ISP_CORE_ISP_VSM_DELTA_H
#define	ISP_CORE_ISP_VSM_DELTA_H__ISP_VSM_DELTA_H__SHIFT   0x00000000

// ISP_CORE_ISP_VSM_DELTA_V
#define	ISP_CORE_ISP_VSM_DELTA_V__ISP_VSM_DELTA_V__SHIFT   0x00000000

// ISP_CORE_ISP_LSC_CTRL
#define	ISP_CORE_ISP_LSC_CTRL__AIVA_LSC_EN__SHIFT           0x00000000

// ISP_CORE_ISP_LSC_R_TABLE_ADDR
#define	ISP_CORE_ISP_LSC_R_TABLE_ADDR__AIVA_LSC_R_RAM_ADDR__SHIFT 0x00000000

// ISP_CORE_ISP_LSC_GR_TABLE_ADDR
#define	ISP_CORE_ISP_LSC_GR_TABLE_ADDR__AIVA_LSC_GR_RAM_ADDR__SHIFT 0x00000000

// ISP_CORE_ISP_LSC_B_TABLE_ADDR
#define	ISP_CORE_ISP_LSC_B_TABLE_ADDR__AIVA_LSC_B_RAM_ADDR__SHIFT 0x00000000

// ISP_CORE_ISP_LSC_GB_TABLE_ADDR
#define	ISP_CORE_ISP_LSC_GB_TABLE_ADDR__AIVA_LSC_GB_RAM_ADDR__SHIFT 0x00000000

// ISP_CORE_ISP_LSC_R_TABLE_DATA
#define	ISP_CORE_ISP_LSC_R_TABLE_DATA__AIVA_LSC_R_SAMPLE_0__SHIFT 0x00000000
#define	ISP_CORE_ISP_LSC_R_TABLE_DATA__AIVA_LSC_R_SAMPLE_1__SHIFT 0x0000000c

// ISP_CORE_ISP_LSC_GR_TABLE_DATA
#define	ISP_CORE_ISP_LSC_GR_TABLE_DATA__AIVA_LSC_GR_SAMPLE_0__SHIFT 0x00000000
#define	ISP_CORE_ISP_LSC_GR_TABLE_DATA__AIVA_LSC_GR_SAMPLE_1__SHIFT 0x0000000c

// ISP_CORE_ISP_LSC_B_TABLE_DATA
#define	ISP_CORE_ISP_LSC_B_TABLE_DATA__AIVA_LSC_B_SAMPLE_0__SHIFT 0x00000000
#define	ISP_CORE_ISP_LSC_B_TABLE_DATA__AIVA_LSC_B_SAMPLE_1__SHIFT 0x0000000c

// ISP_CORE_ISP_LSC_GB_TABLE_DATA
#define	ISP_CORE_ISP_LSC_GB_TABLE_DATA__AIVA_LSC_GB_SAMPLE_0__SHIFT 0x00000000
#define	ISP_CORE_ISP_LSC_GB_TABLE_DATA__AIVA_LSC_GB_SAMPLE_1__SHIFT 0x0000000c

// ISP_CORE_ISP_LSC_XGRAD_01
#define	ISP_CORE_ISP_LSC_XGRAD_01__AIVA_LSC_XGRAD_0__SHIFT  0x00000000
#define	ISP_CORE_ISP_LSC_XGRAD_01__AIVA_LSC_XGRAD_1__SHIFT  0x00000010

// ISP_CORE_ISP_LSC_XGRAD_23
#define	ISP_CORE_ISP_LSC_XGRAD_23__AIVA_LSC_XGRAD_2__SHIFT  0x00000000
#define	ISP_CORE_ISP_LSC_XGRAD_23__AIVA_LSC_XGRAD_3__SHIFT  0x00000010

// ISP_CORE_ISP_LSC_XGRAD_45
#define	ISP_CORE_ISP_LSC_XGRAD_45__AIVA_LSC_XGRAD_4__SHIFT  0x00000000
#define	ISP_CORE_ISP_LSC_XGRAD_45__AIVA_LSC_XGRAD_5__SHIFT  0x00000010

// ISP_CORE_ISP_LSC_XGRAD_67
#define	ISP_CORE_ISP_LSC_XGRAD_67__AIVA_LSC_XGRAD_6__SHIFT  0x00000000
#define	ISP_CORE_ISP_LSC_XGRAD_67__AIVA_LSC_XGRAD_7__SHIFT  0x00000010

// ISP_CORE_ISP_LSC_YGRAD_01
#define	ISP_CORE_ISP_LSC_YGRAD_01__AIVA_LSC_YGRAD_0__SHIFT  0x00000000
#define	ISP_CORE_ISP_LSC_YGRAD_01__AIVA_LSC_YGRAD_1__SHIFT  0x00000010

// ISP_CORE_ISP_LSC_YGRAD_23
#define	ISP_CORE_ISP_LSC_YGRAD_23__AIVA_LSC_YGRAD_2__SHIFT  0x00000000
#define	ISP_CORE_ISP_LSC_YGRAD_23__AIVA_LSC_YGRAD_3__SHIFT  0x00000010

// ISP_CORE_ISP_LSC_YGRAD_45
#define	ISP_CORE_ISP_LSC_YGRAD_45__AIVA_LSC_YGRAD_4__SHIFT  0x00000000
#define	ISP_CORE_ISP_LSC_YGRAD_45__AIVA_LSC_YGRAD_5__SHIFT  0x00000010

// ISP_CORE_ISP_LSC_YGRAD_67
#define	ISP_CORE_ISP_LSC_YGRAD_67__AIVA_LSC_YGRAD_6__SHIFT  0x00000000
#define	ISP_CORE_ISP_LSC_YGRAD_67__AIVA_LSC_YGRAD_7__SHIFT  0x00000010

// ISP_CORE_ISP_LSC_XSIZE_01
#define	ISP_CORE_ISP_LSC_XSIZE_01__AIVA_LSC_X_SECT_SIZE_0__SHIFT 0x00000000
#define	ISP_CORE_ISP_LSC_XSIZE_01__AIVA_LSC_X_SECT_SIZE_1__SHIFT 0x00000010

// ISP_CORE_ISP_LSC_XSIZE_23
#define	ISP_CORE_ISP_LSC_XSIZE_23__AIVA_LSC_X_SECT_SIZE_2__SHIFT 0x00000000
#define	ISP_CORE_ISP_LSC_XSIZE_23__AIVA_LSC_X_SECT_SIZE_3__SHIFT 0x00000010

// ISP_CORE_ISP_LSC_XSIZE_45
#define	ISP_CORE_ISP_LSC_XSIZE_45__AIVA_LSC_X_SECT_SIZE_4__SHIFT 0x00000000
#define	ISP_CORE_ISP_LSC_XSIZE_45__AIVA_LSC_X_SECT_SIZE_5__SHIFT 0x00000010

// ISP_CORE_ISP_LSC_XSIZE_67
#define	ISP_CORE_ISP_LSC_XSIZE_67__AIVA_LSC_X_SECT_SIZE_6__SHIFT 0x00000000
#define	ISP_CORE_ISP_LSC_XSIZE_67__AIVA_LSC_X_SECT_SIZE_7__SHIFT 0x00000010

// ISP_CORE_ISP_LSC_YSIZE_01
#define	ISP_CORE_ISP_LSC_YSIZE_01__AIVA_LSC_Y_SECT_SIZE_0__SHIFT 0x00000000
#define	ISP_CORE_ISP_LSC_YSIZE_01__AIVA_LSC_Y_SECT_SIZE_1__SHIFT 0x00000010

// ISP_CORE_ISP_LSC_YSIZE_23
#define	ISP_CORE_ISP_LSC_YSIZE_23__AIVA_LSC_Y_SECT_SIZE_2__SHIFT 0x00000000
#define	ISP_CORE_ISP_LSC_YSIZE_23__AIVA_LSC_Y_SECT_SIZE_3__SHIFT 0x00000010

// ISP_CORE_ISP_LSC_YSIZE_45
#define	ISP_CORE_ISP_LSC_YSIZE_45__AIVA_LSC_Y_SECT_SIZE_4__SHIFT 0x00000000
#define	ISP_CORE_ISP_LSC_YSIZE_45__AIVA_LSC_Y_SECT_SIZE_5__SHIFT 0x00000010

// ISP_CORE_ISP_LSC_YSIZE_67
#define	ISP_CORE_ISP_LSC_YSIZE_67__AIVA_LSC_Y_SECT_SIZE_6__SHIFT 0x00000000
#define	ISP_CORE_ISP_LSC_YSIZE_67__AIVA_LSC_Y_SECT_SIZE_7__SHIFT 0x00000010

// ISP_CORE_ISP_LSC_TABLE_SEL
#define	ISP_CORE_ISP_LSC_TABLE_SEL__AIVA_LSC_TABLE_SEL__SHIFT 0x00000000

// ISP_CORE_ISP_LSC_STATUS
#define	ISP_CORE_ISP_LSC_STATUS__AIVA_LSC_EN_STATUS__SHIFT  0x00000000
#define	ISP_CORE_ISP_LSC_STATUS__AIVA_LSC_ACTIVE_TABLE__SHIFT 0x00000001

// ISP_CORE_ISP_IS_CTRL
#define	ISP_CORE_ISP_IS_CTRL__AIVA_IS_EN__SHIFT             0x00000000
#define	ISP_CORE_ISP_IS_CTRL__AIVA_IS_FIX__SHIFT            0x00000001

// ISP_CORE_ISP_IS_RECENTER
#define	ISP_CORE_ISP_IS_RECENTER__AIVA_IS_RECENTER__SHIFT   0x00000000

// ISP_CORE_ISP_IS_H_OFFS
#define	ISP_CORE_ISP_IS_H_OFFS__AIVA_IS_H_OFFS__SHIFT       0x00000000

// ISP_CORE_ISP_IS_V_OFFS
#define	ISP_CORE_ISP_IS_V_OFFS__AIVA_IS_V_OFFS__SHIFT       0x00000000

// ISP_CORE_ISP_IS_H_SIZE
#define	ISP_CORE_ISP_IS_H_SIZE__AIVA_IS_H_SIZE__SHIFT       0x00000000

// ISP_CORE_ISP_IS_V_SIZE
#define	ISP_CORE_ISP_IS_V_SIZE__AIVA_IS_V_SIZE__SHIFT       0x00000000

// ISP_CORE_ISP_IS_MAX_DX
#define	ISP_CORE_ISP_IS_MAX_DX__AIVA_IS_MAX_DX__SHIFT       0x00000000

// ISP_CORE_ISP_IS_MAX_DY
#define	ISP_CORE_ISP_IS_MAX_DY__AIVA_IS_MAX_DY__SHIFT       0x00000000

// ISP_CORE_ISP_IS_DISPLACE
#define	ISP_CORE_ISP_IS_DISPLACE__AIVA_IS_DX__SHIFT         0x00000000
#define	ISP_CORE_ISP_IS_DISPLACE__AIVA_IS_DY__SHIFT         0x00000010

// ISP_CORE_ISP_IS_H_OFFS_SHD
#define	ISP_CORE_ISP_IS_H_OFFS_SHD__AIVA_IS_H_OFFS_SHD__SHIFT 0x00000000

// ISP_CORE_ISP_IS_V_OFFS_SHD
#define	ISP_CORE_ISP_IS_V_OFFS_SHD__AIVA_IS_V_OFFS_SHD__SHIFT 0x00000000

// ISP_CORE_ISP_IS_H_SIZE_SHD
#define	ISP_CORE_ISP_IS_H_SIZE_SHD__AIVA_IS_ISP_H_SIZE_SHD__SHIFT 0x00000000

// ISP_CORE_ISP_IS_V_SIZE_SHD
#define	ISP_CORE_ISP_IS_V_SIZE_SHD__AIVA_IS_ISP_V_SIZE_SHD__SHIFT 0x00000000

// ISP_CORE_ISP_HIST_PROP
#define	ISP_CORE_ISP_HIST_PROP__AIVA_HIST_MODE__SHIFT       0x00000000
#define	ISP_CORE_ISP_HIST_PROP__AIVA_HIST_STEPSIZE__SHIFT   0x00000003

// ISP_CORE_ISP_HIST_H_OFFS
#define	ISP_CORE_ISP_HIST_H_OFFS__AIVA_HIST_H_OFFSET__SHIFT 0x00000000

// ISP_CORE_ISP_HIST_V_OFFS
#define	ISP_CORE_ISP_HIST_V_OFFS__AIVA_HIST_V_OFFSET__SHIFT 0x00000000

// ISP_CORE_ISP_HIST_H_SIZE
#define	ISP_CORE_ISP_HIST_H_SIZE__AIVA_HIST_H_SIZE__SHIFT   0x00000000

// ISP_CORE_ISP_HIST_V_SIZE
#define	ISP_CORE_ISP_HIST_V_SIZE__AIVA_HIST_V_SIZE__SHIFT   0x00000000

// ISP_CORE_ISP_HIST_BIN_0
#define	ISP_CORE_ISP_HIST_BIN_0__AIVA_HIST_BIN_N__SHIFT     0x00000000

// ISP_CORE_ISP_HIST_BIN_1
#define	ISP_CORE_ISP_HIST_BIN_1__AIVA_HIST_BIN_N__SHIFT     0x00000000

// ISP_CORE_ISP_HIST_BIN_2
#define	ISP_CORE_ISP_HIST_BIN_2__AIVA_HIST_BIN_N__SHIFT     0x00000000

// ISP_CORE_ISP_HIST_BIN_3
#define	ISP_CORE_ISP_HIST_BIN_3__AIVA_HIST_BIN_N__SHIFT     0x00000000

// ISP_CORE_ISP_HIST_BIN_4
#define	ISP_CORE_ISP_HIST_BIN_4__AIVA_HIST_BIN_N__SHIFT     0x00000000

// ISP_CORE_ISP_HIST_BIN_5
#define	ISP_CORE_ISP_HIST_BIN_5__AIVA_HIST_BIN_N__SHIFT     0x00000000

// ISP_CORE_ISP_HIST_BIN_6
#define	ISP_CORE_ISP_HIST_BIN_6__AIVA_HIST_BIN_N__SHIFT     0x00000000

// ISP_CORE_ISP_HIST_BIN_7
#define	ISP_CORE_ISP_HIST_BIN_7__AIVA_HIST_BIN_N__SHIFT     0x00000000

// ISP_CORE_ISP_HIST_BIN_8
#define	ISP_CORE_ISP_HIST_BIN_8__AIVA_HIST_BIN_N__SHIFT     0x00000000

// ISP_CORE_ISP_HIST_BIN_9
#define	ISP_CORE_ISP_HIST_BIN_9__AIVA_HIST_BIN_N__SHIFT     0x00000000

// ISP_CORE_ISP_HIST_BIN_10
#define	ISP_CORE_ISP_HIST_BIN_10__AIVA_HIST_BIN_N__SHIFT    0x00000000

// ISP_CORE_ISP_HIST_BIN_11
#define	ISP_CORE_ISP_HIST_BIN_11__AIVA_HIST_BIN_N__SHIFT    0x00000000

// ISP_CORE_ISP_HIST_BIN_12
#define	ISP_CORE_ISP_HIST_BIN_12__AIVA_HIST_BIN_N__SHIFT    0x00000000

// ISP_CORE_ISP_HIST_BIN_13
#define	ISP_CORE_ISP_HIST_BIN_13__AIVA_HIST_BIN_N__SHIFT    0x00000000

// ISP_CORE_ISP_HIST_BIN_14
#define	ISP_CORE_ISP_HIST_BIN_14__AIVA_HIST_BIN_N__SHIFT    0x00000000

// ISP_CORE_ISP_HIST_BIN_15
#define	ISP_CORE_ISP_HIST_BIN_15__AIVA_HIST_BIN_N__SHIFT    0x00000000

// ISP_CORE_ISP_HIST_WEIGHT_00TO30
#define	ISP_CORE_ISP_HIST_WEIGHT_00TO30__AIVA_HIST_WEIGHT_00__SHIFT 0x00000000
#define	ISP_CORE_ISP_HIST_WEIGHT_00TO30__AIVA_HIST_WEIGHT_10__SHIFT 0x00000008
#define	ISP_CORE_ISP_HIST_WEIGHT_00TO30__AIVA_HIST_WEIGHT_20__SHIFT 0x00000010
#define	ISP_CORE_ISP_HIST_WEIGHT_00TO30__AIVA_HIST_WEIGHT_30__SHIFT 0x00000018

// ISP_CORE_ISP_HIST_WEIGHT_40TO21
#define	ISP_CORE_ISP_HIST_WEIGHT_40TO21__AIVA_HIST_WEIGHT_40__SHIFT 0x00000000
#define	ISP_CORE_ISP_HIST_WEIGHT_40TO21__AIVA_HIST_WEIGHT_01__SHIFT 0x00000008
#define	ISP_CORE_ISP_HIST_WEIGHT_40TO21__AIVA_HIST_WEIGHT_11__SHIFT 0x00000010
#define	ISP_CORE_ISP_HIST_WEIGHT_40TO21__AIVA_HIST_WEIGHT_21__SHIFT 0x00000018

// ISP_CORE_ISP_HIST_WEIGHT_31TO12
#define	ISP_CORE_ISP_HIST_WEIGHT_31TO12__AIVA_HIST_WEIGHT_31__SHIFT 0x00000000
#define	ISP_CORE_ISP_HIST_WEIGHT_31TO12__AIVA_HIST_WEIGHT_41__SHIFT 0x00000008
#define	ISP_CORE_ISP_HIST_WEIGHT_31TO12__AIVA_HIST_WEIGHT_02__SHIFT 0x00000010
#define	ISP_CORE_ISP_HIST_WEIGHT_31TO12__AIVA_HIST_WEIGHT_12__SHIFT 0x00000018

// ISP_CORE_ISP_HIST_WEIGHT_22TO03
#define	ISP_CORE_ISP_HIST_WEIGHT_22TO03__AIVA_HIST_WEIGHT_22__SHIFT 0x00000000
#define	ISP_CORE_ISP_HIST_WEIGHT_22TO03__AIVA_HIST_WEIGHT_32__SHIFT 0x00000008
#define	ISP_CORE_ISP_HIST_WEIGHT_22TO03__AIVA_HIST_WEIGHT_42__SHIFT 0x00000010
#define	ISP_CORE_ISP_HIST_WEIGHT_22TO03__AIVA_HIST_WEIGHT_03__SHIFT 0x00000018

// ISP_CORE_ISP_HIST_WEIGHT_13TO43
#define	ISP_CORE_ISP_HIST_WEIGHT_13TO43__AIVA_HIST_WEIGHT_13__SHIFT 0x00000000
#define	ISP_CORE_ISP_HIST_WEIGHT_13TO43__AIVA_HIST_WEIGHT_23__SHIFT 0x00000008
#define	ISP_CORE_ISP_HIST_WEIGHT_13TO43__AIVA_HIST_WEIGHT_33__SHIFT 0x00000010
#define	ISP_CORE_ISP_HIST_WEIGHT_13TO43__AIVA_HIST_WEIGHT_43__SHIFT 0x00000018

// ISP_CORE_ISP_HIST_WEIGHT_04TO34
#define	ISP_CORE_ISP_HIST_WEIGHT_04TO34__AIVA_HIST_WEIGHT_04__SHIFT 0x00000000
#define	ISP_CORE_ISP_HIST_WEIGHT_04TO34__AIVA_HIST_WEIGHT_14__SHIFT 0x00000008
#define	ISP_CORE_ISP_HIST_WEIGHT_04TO34__AIVA_HIST_WEIGHT_24__SHIFT 0x00000010
#define	ISP_CORE_ISP_HIST_WEIGHT_04TO34__AIVA_HIST_WEIGHT_34__SHIFT 0x00000018

// ISP_CORE_ISP_HIST_WEIGHT_44
#define	ISP_CORE_ISP_HIST_WEIGHT_44__AIVA_HIST_WEIGHT_44__SHIFT 0x00000000

// ISP_CORE_ISP_FILT_MODE
#define	ISP_CORE_ISP_FILT_MODE__AIVA_FILT_ENABLE__SHIFT     0x00000000
#define	ISP_CORE_ISP_FILT_MODE__AIVA_FILT_MODE__SHIFT       0x00000001
#define	ISP_CORE_ISP_FILT_MODE__AIVA_FILT_CHR_V_MODE__SHIFT 0x00000004
#define	ISP_CORE_ISP_FILT_MODE__AIVA_FILT_CHR_H_MODE__SHIFT 0x00000006
#define	ISP_CORE_ISP_FILT_MODE__AIVA_FILT_STAGE1_SELECT__SHIFT 0x00000008

// ISP_CORE_ISP_FILT_THRESH_BL0
#define	ISP_CORE_ISP_FILT_THRESH_BL0__AIVA_FILT_THRESH_BL0__SHIFT 0x00000000

// ISP_CORE_ISP_FILT_THRESH_BL1
#define	ISP_CORE_ISP_FILT_THRESH_BL1__AIVA_FILT_THRESH_BL1__SHIFT 0x00000000

// ISP_CORE_ISP_FILT_THRESH_SH0
#define	ISP_CORE_ISP_FILT_THRESH_SH0__AIVA_FILT_THRESH_SH0__SHIFT 0x00000000

// ISP_CORE_ISP_FILT_THRESH_SH1
#define	ISP_CORE_ISP_FILT_THRESH_SH1__AIVA_FILT_THRESH_SH1__SHIFT 0x00000000

// ISP_CORE_ISP_FILT_LUM_WEIGHT
#define	ISP_CORE_ISP_FILT_LUM_WEIGHT__AIVA_FILT_LUM_WEIGHT_MIN__SHIFT 0x00000000
#define	ISP_CORE_ISP_FILT_LUM_WEIGHT__AIVA_FILT_LUM_WEIGHT_KINK__SHIFT 0x00000008
#define	ISP_CORE_ISP_FILT_LUM_WEIGHT__AIVA_FILT_LUM_WEIGHT_GAIN__SHIFT 0x00000010

// ISP_CORE_ISP_FILT_FAC_SH1
#define	ISP_CORE_ISP_FILT_FAC_SH1__AIVA_FILT_FAC_SH1__SHIFT 0x00000000

// ISP_CORE_ISP_FILT_FAC_SH0
#define	ISP_CORE_ISP_FILT_FAC_SH0__AIVA_FILT_FAC_SH0__SHIFT 0x00000000

// ISP_CORE_ISP_FILT_FAC_MID
#define	ISP_CORE_ISP_FILT_FAC_MID__AIVA_FILT_FAC_MID__SHIFT 0x00000000

// ISP_CORE_ISP_FILT_FAC_BL0
#define	ISP_CORE_ISP_FILT_FAC_BL0__AIVA_FILT_FAC_BL0__SHIFT 0x00000000

// ISP_CORE_ISP_FILT_FAC_BL1
#define	ISP_CORE_ISP_FILT_FAC_BL1__AIVA_FILT_FAC_BL1__SHIFT 0x00000000

// ISP_CORE_ISP_CAC_CTRL
#define	ISP_CORE_ISP_CAC_CTRL__AIVA_CAC_EN__SHIFT           0x00000000
#define	ISP_CORE_ISP_CAC_CTRL__AIVA_CAC_V_CLIP_MODE__SHIFT  0x00000001
#define	ISP_CORE_ISP_CAC_CTRL__AIVA_CAC_H_CLIP_MODE__SHIFT  0x00000003

// ISP_CORE_ISP_CAC_COUNT_START
#define	ISP_CORE_ISP_CAC_COUNT_START__AIVA_CAC_H_COUNT_START__SHIFT 0x00000000
#define	ISP_CORE_ISP_CAC_COUNT_START__AIVA_CAC_V_COUNT_START__SHIFT 0x00000010

// ISP_CORE_ISP_CAC_A
#define	ISP_CORE_ISP_CAC_A__AIVA_CAC_A_RED__SHIFT           0x00000000
#define	ISP_CORE_ISP_CAC_A__AIVA_CAC_A_BLUE__SHIFT          0x00000010

// ISP_CORE_ISP_CAC_B
#define	ISP_CORE_ISP_CAC_B__AIVA_CAC_B_RED__SHIFT           0x00000000
#define	ISP_CORE_ISP_CAC_B__AIVA_CAC_B_BLUE__SHIFT          0x00000010

// ISP_CORE_ISP_CAC_C
#define	ISP_CORE_ISP_CAC_C__AIVA_CAC_C_RED__SHIFT           0x00000000
#define	ISP_CORE_ISP_CAC_C__AIVA_CAC_C_BLUE__SHIFT          0x00000010

// ISP_CORE_ISP_CAC_X_NORM
#define	ISP_CORE_ISP_CAC_X_NORM__AIVA_CAC_X_NF__SHIFT       0x00000000
#define	ISP_CORE_ISP_CAC_X_NORM__AIVA_CAC_X_NS__SHIFT       0x00000010

// ISP_CORE_ISP_CAC_Y_NORM
#define	ISP_CORE_ISP_CAC_Y_NORM__AIVA_CAC_Y_NF__SHIFT       0x00000000
#define	ISP_CORE_ISP_CAC_Y_NORM__AIVA_CAC_Y_NS__SHIFT       0x00000010

// ISP_CORE_ISP_EXP_CTRL
#define	ISP_CORE_ISP_EXP_CTRL__AIVA_AE_EXP_START__SHIFT     0x00000000
#define	ISP_CORE_ISP_EXP_CTRL__AIVA_AE_AUTOSTOP__SHIFT      0x00000001
#define	ISP_CORE_ISP_EXP_CTRL__AIVA_AE_EXP_MEAS_MODE__SHIFT 0x0000001f

// ISP_CORE_ISP_EXP_H_OFFSET
#define	ISP_CORE_ISP_EXP_H_OFFSET__AIVA_AE_ISP_EXP_H_OFFSET__SHIFT 0x00000000

// ISP_CORE_ISP_EXP_V_OFFSET
#define	ISP_CORE_ISP_EXP_V_OFFSET__AIVA_AE_ISP_EXP_V_OFFSET__SHIFT 0x00000000

// ISP_CORE_ISP_EXP_H_SIZE
#define	ISP_CORE_ISP_EXP_H_SIZE__AIVA_AE_ISP_EXP_H_SIZE__SHIFT 0x00000000

// ISP_CORE_ISP_EXP_V_SIZE
#define	ISP_CORE_ISP_EXP_V_SIZE__AIVA_AE_ISP_EXP_V_SIZE__SHIFT 0x00000000

// ISP_CORE_ISP_EXP_MEAN_00
#define	ISP_CORE_ISP_EXP_MEAN_00__AIVA_AE_ISP_EXP_MEAN_00__SHIFT 0x00000000

// ISP_CORE_ISP_EXP_MEAN_10
#define	ISP_CORE_ISP_EXP_MEAN_10__AIVA_AE_ISP_EXP_MEAN_10__SHIFT 0x00000000

// ISP_CORE_ISP_EXP_MEAN_20
#define	ISP_CORE_ISP_EXP_MEAN_20__AIVA_AE_ISP_EXP_MEAN_20__SHIFT 0x00000000

// ISP_CORE_ISP_EXP_MEAN_30
#define	ISP_CORE_ISP_EXP_MEAN_30__AIVA_AE_ISP_EXP_MEAN_30__SHIFT 0x00000000

// ISP_CORE_ISP_EXP_MEAN_40
#define	ISP_CORE_ISP_EXP_MEAN_40__AIVA_AE_ISP_EXP_MEAN_40__SHIFT 0x00000000

// ISP_CORE_ISP_EXP_MEAN_01
#define	ISP_CORE_ISP_EXP_MEAN_01__AIVA_AE_ISP_EXP_MEAN_01__SHIFT 0x00000000

// ISP_CORE_ISP_EXP_MEAN_11
#define	ISP_CORE_ISP_EXP_MEAN_11__AIVA_AE_ISP_EXP_MEAN_11__SHIFT 0x00000000

// ISP_CORE_ISP_EXP_MEAN_21
#define	ISP_CORE_ISP_EXP_MEAN_21__AIVA_AE_ISP_EXP_MEAN_21__SHIFT 0x00000000

// ISP_CORE_ISP_EXP_MEAN_31
#define	ISP_CORE_ISP_EXP_MEAN_31__AIVA_AE_ISP_EXP_MEAN_31__SHIFT 0x00000000

// ISP_CORE_ISP_EXP_MEAN_41
#define	ISP_CORE_ISP_EXP_MEAN_41__AIVA_AE_ISP_EXP_MEAN_41__SHIFT 0x00000000

// ISP_CORE_ISP_EXP_MEAN_02
#define	ISP_CORE_ISP_EXP_MEAN_02__AIVA_AE_ISP_EXP_MEAN_02__SHIFT 0x00000000

// ISP_CORE_ISP_EXP_MEAN_12
#define	ISP_CORE_ISP_EXP_MEAN_12__AIVA_AE_ISP_EXP_MEAN_12__SHIFT 0x00000000

// ISP_CORE_ISP_EXP_MEAN_22
#define	ISP_CORE_ISP_EXP_MEAN_22__AIVA_AE_ISP_EXP_MEAN_22__SHIFT 0x00000000

// ISP_CORE_ISP_EXP_MEAN_32
#define	ISP_CORE_ISP_EXP_MEAN_32__AIVA_AE_ISP_EXP_MEAN_32__SHIFT 0x00000000

// ISP_CORE_ISP_EXP_MEAN_42
#define	ISP_CORE_ISP_EXP_MEAN_42__AIVA_AE_ISP_EXP_MEAN_42__SHIFT 0x00000000

// ISP_CORE_ISP_EXP_MEAN_03
#define	ISP_CORE_ISP_EXP_MEAN_03__AIVA_AE_ISP_EXP_MEAN_03__SHIFT 0x00000000

// ISP_CORE_ISP_EXP_MEAN_13
#define	ISP_CORE_ISP_EXP_MEAN_13__AIVA_AE_ISP_EXP_MEAN_13__SHIFT 0x00000000

// ISP_CORE_ISP_EXP_MEAN_23
#define	ISP_CORE_ISP_EXP_MEAN_23__AIVA_AE_ISP_EXP_MEAN_23__SHIFT 0x00000000

// ISP_CORE_ISP_EXP_MEAN_33
#define	ISP_CORE_ISP_EXP_MEAN_33__AIVA_AE_ISP_EXP_MEAN_33__SHIFT 0x00000000

// ISP_CORE_ISP_EXP_MEAN_43
#define	ISP_CORE_ISP_EXP_MEAN_43__AIVA_AE_ISP_EXP_MEAN_43__SHIFT 0x00000000

// ISP_CORE_ISP_EXP_MEAN_04
#define	ISP_CORE_ISP_EXP_MEAN_04__AIVA_AE_ISP_EXP_MEAN_04__SHIFT 0x00000000

// ISP_CORE_ISP_EXP_MEAN_14
#define	ISP_CORE_ISP_EXP_MEAN_14__AIVA_AE_ISP_EXP_MEAN_14__SHIFT 0x00000000

// ISP_CORE_ISP_EXP_MEAN_24
#define	ISP_CORE_ISP_EXP_MEAN_24__AIVA_AE_ISP_EXP_MEAN_24__SHIFT 0x00000000

// ISP_CORE_ISP_EXP_MEAN_34
#define	ISP_CORE_ISP_EXP_MEAN_34__AIVA_AE_ISP_EXP_MEAN_34__SHIFT 0x00000000

// ISP_CORE_ISP_EXP_MEAN_44
#define	ISP_CORE_ISP_EXP_MEAN_44__AIVA_AE_ISP_EXP_MEAN_44__SHIFT 0x00000000

// ISP_CORE_ISP_BLS_CTRL
#define	ISP_CORE_ISP_BLS_CTRL__AIVA_BLS_ENABLE__SHIFT       0x00000000
#define	ISP_CORE_ISP_BLS_CTRL__AIVA_BLS_MODE__SHIFT         0x00000001
#define	ISP_CORE_ISP_BLS_CTRL__AIVA_BLS_WINDOW_ENABLE__SHIFT 0x00000002

// ISP_CORE_ISP_BLS_SAMPLES
#define	ISP_CORE_ISP_BLS_SAMPLES__AIVA_BLS_SAMPLES__SHIFT   0x00000000

// ISP_CORE_ISP_BLS_H1_START
#define	ISP_CORE_ISP_BLS_H1_START__AIVA_BLS_H1_START__SHIFT 0x00000000

// ISP_CORE_ISP_BLS_H1_STOP
#define	ISP_CORE_ISP_BLS_H1_STOP__AIVA_BLS_H1_STOP__SHIFT   0x00000000

// ISP_CORE_ISP_BLS_V1_START
#define	ISP_CORE_ISP_BLS_V1_START__AIVA_BLS_V1_START__SHIFT 0x00000000

// ISP_CORE_ISP_BLS_V1_STOP
#define	ISP_CORE_ISP_BLS_V1_STOP__AIVA_BLS_V1_STOP__SHIFT   0x00000000

// ISP_CORE_ISP_BLS_H2_START
#define	ISP_CORE_ISP_BLS_H2_START__AIVA_BLS_H2_START__SHIFT 0x00000000

// ISP_CORE_ISP_BLS_H2_STOP
#define	ISP_CORE_ISP_BLS_H2_STOP__AIVA_BLS_H2_STOP__SHIFT   0x00000000

// ISP_CORE_ISP_BLS_V2_START
#define	ISP_CORE_ISP_BLS_V2_START__AIVA_BLS_V2_START__SHIFT 0x00000000

// ISP_CORE_ISP_BLS_V2_STOP
#define	ISP_CORE_ISP_BLS_V2_STOP__AIVA_BLS_V2_STOP__SHIFT   0x00000000

// ISP_CORE_ISP_BLS_A_FIXED
#define	ISP_CORE_ISP_BLS_A_FIXED__AIVA_BLS_A_FIXED__SHIFT   0x00000000

// ISP_CORE_ISP_BLS_B_FIXED
#define	ISP_CORE_ISP_BLS_B_FIXED__AIVA_BLS_B_FIXED__SHIFT   0x00000000

// ISP_CORE_ISP_BLS_C_FIXED
#define	ISP_CORE_ISP_BLS_C_FIXED__AIVA_BLS_C_FIXED__SHIFT   0x00000000

// ISP_CORE_ISP_BLS_D_FIXED
#define	ISP_CORE_ISP_BLS_D_FIXED__AIVA_BLS_D_FIXED__SHIFT   0x00000000

// ISP_CORE_ISP_BLS_A_MEASURED
#define	ISP_CORE_ISP_BLS_A_MEASURED__AIVA_BLS_A_MEASURED__SHIFT 0x00000000

// ISP_CORE_ISP_BLS_B_MEASURED
#define	ISP_CORE_ISP_BLS_B_MEASURED__AIVA_BLS_B_MEASURED__SHIFT 0x00000000

// ISP_CORE_ISP_BLS_C_MEASURED
#define	ISP_CORE_ISP_BLS_C_MEASURED__AIVA_BLS_C_MEASURED__SHIFT 0x00000000

// ISP_CORE_ISP_BLS_D_MEASURED
#define	ISP_CORE_ISP_BLS_D_MEASURED__AIVA_BLS_D_MEASURED__SHIFT 0x00000000

// ISP_CORE_ISP_BNR_MODE
#define	ISP_CORE_ISP_BNR_MODE__AIVA_BNR_ENABLE__SHIFT       0x00000000
#define	ISP_CORE_ISP_BNR_MODE__AIVA_BNR_B_FILTER_OFF__SHIFT 0x00000001
#define	ISP_CORE_ISP_BNR_MODE__AIVA_BNR_GB_FILTER_OFF__SHIFT 0x00000002
#define	ISP_CORE_ISP_BNR_MODE__AIVA_BNR_GR_FILTER_OFF__SHIFT 0x00000003
#define	ISP_CORE_ISP_BNR_MODE__AIVA_BNR_R_FILTER_OFF__SHIFT 0x00000004
#define	ISP_CORE_ISP_BNR_MODE__AIVA_BNR_RB_FILTER_SIZE__SHIFT 0x00000005
#define	ISP_CORE_ISP_BNR_MODE__AIVA_BNR_NLL_SEGMENTATION__SHIFT 0x00000006
#define	ISP_CORE_ISP_BNR_MODE__AIVA_BNR_AWB_GAIN_COMP__SHIFT 0x00000007
#define	ISP_CORE_ISP_BNR_MODE__AIVA_BNR_LSC_GAIN_COMP__SHIFT 0x00000008
#define	ISP_CORE_ISP_BNR_MODE__AIVA_BNR_USE_NF_GAIN__SHIFT  0x00000009

// ISP_CORE_ISP_BNR_STRENGTH_R
#define	ISP_CORE_ISP_BNR_STRENGTH_R__AIVA_BNR_INV_WEIGHT_R__SHIFT 0x00000000

// ISP_CORE_ISP_BNR_STRENGTH_G
#define	ISP_CORE_ISP_BNR_STRENGTH_G__AIVA_BNR_INV_WEIGHT_G__SHIFT 0x00000000

// ISP_CORE_ISP_BNR_STRENGTH_B
#define	ISP_CORE_ISP_BNR_STRENGTH_B__AIVA_BNR_INV_WEIGHT_B__SHIFT 0x00000000

// ISP_CORE_ISP_BNR_S_WEIGHT_G_1_4
#define	ISP_CORE_ISP_BNR_S_WEIGHT_G_1_4__AIVA_BNR_S_WEIGHT_G1__SHIFT 0x00000000
#define	ISP_CORE_ISP_BNR_S_WEIGHT_G_1_4__AIVA_BNR_S_WEIGHT_G2__SHIFT 0x00000008
#define	ISP_CORE_ISP_BNR_S_WEIGHT_G_1_4__AIVA_BNR_S_WEIGHT_G3__SHIFT 0x00000010
#define	ISP_CORE_ISP_BNR_S_WEIGHT_G_1_4__AIVA_BNR_S_WEIGHT_G4__SHIFT 0x00000018

// ISP_CORE_ISP_BNR_S_WEIGHT_G_5_6
#define	ISP_CORE_ISP_BNR_S_WEIGHT_G_5_6__AIVA_BNR_S_WEIGHT_G5__SHIFT 0x00000000
#define	ISP_CORE_ISP_BNR_S_WEIGHT_G_5_6__AIVA_BNR_S_WEIGHT_G6__SHIFT 0x00000008

// ISP_CORE_ISP_BNR_S_WEIGHT_RB_1_4
#define	ISP_CORE_ISP_BNR_S_WEIGHT_RB_1_4__AIVA_BNR_S_WEIGHT_RB1__SHIFT 0x00000000
#define	ISP_CORE_ISP_BNR_S_WEIGHT_RB_1_4__AIVA_BNR_S_WEIGHT_RB2__SHIFT 0x00000008
#define	ISP_CORE_ISP_BNR_S_WEIGHT_RB_1_4__AIVA_BNR_S_WEIGHT_RB3__SHIFT 0x00000010
#define	ISP_CORE_ISP_BNR_S_WEIGHT_RB_1_4__AIVA_BNR_S_WEIGHT_RB4__SHIFT 0x00000018

// ISP_CORE_ISP_BNR_S_WEIGHT_RB_5_6
#define	ISP_CORE_ISP_BNR_S_WEIGHT_RB_5_6__AIVA_BNR_S_WEIGHT_RB5__SHIFT 0x00000000
#define	ISP_CORE_ISP_BNR_S_WEIGHT_RB_5_6__AIVA_BNR_S_WEIGHT_RB6__SHIFT 0x00000008

// ISP_CORE_ISP_BNR_NLL_COEFF_0
#define	ISP_CORE_ISP_BNR_NLL_COEFF_0__AIVA_BNR_NLL_COEFF_N__SHIFT 0x00000000

// ISP_CORE_ISP_BNR_NLL_COEFF_1
#define	ISP_CORE_ISP_BNR_NLL_COEFF_1__AIVA_BNR_NLL_COEFF_N__SHIFT 0x00000000

// ISP_CORE_ISP_BNR_NLL_COEFF_2
#define	ISP_CORE_ISP_BNR_NLL_COEFF_2__AIVA_BNR_NLL_COEFF_N__SHIFT 0x00000000

// ISP_CORE_ISP_BNR_NLL_COEFF_3
#define	ISP_CORE_ISP_BNR_NLL_COEFF_3__AIVA_BNR_NLL_COEFF_N__SHIFT 0x00000000

// ISP_CORE_ISP_BNR_NLL_COEFF_4
#define	ISP_CORE_ISP_BNR_NLL_COEFF_4__AIVA_BNR_NLL_COEFF_N__SHIFT 0x00000000

// ISP_CORE_ISP_BNR_NLL_COEFF_5
#define	ISP_CORE_ISP_BNR_NLL_COEFF_5__AIVA_BNR_NLL_COEFF_N__SHIFT 0x00000000

// ISP_CORE_ISP_BNR_NLL_COEFF_6
#define	ISP_CORE_ISP_BNR_NLL_COEFF_6__AIVA_BNR_NLL_COEFF_N__SHIFT 0x00000000

// ISP_CORE_ISP_BNR_NLL_COEFF_7
#define	ISP_CORE_ISP_BNR_NLL_COEFF_7__AIVA_BNR_NLL_COEFF_N__SHIFT 0x00000000

// ISP_CORE_ISP_BNR_NLL_COEFF_8
#define	ISP_CORE_ISP_BNR_NLL_COEFF_8__AIVA_BNR_NLL_COEFF_N__SHIFT 0x00000000

// ISP_CORE_ISP_BNR_NLL_COEFF_9
#define	ISP_CORE_ISP_BNR_NLL_COEFF_9__AIVA_BNR_NLL_COEFF_N__SHIFT 0x00000000

// ISP_CORE_ISP_BNR_NLL_COEFF_10
#define	ISP_CORE_ISP_BNR_NLL_COEFF_10__AIVA_BNR_NLL_COEFF_N__SHIFT 0x00000000

// ISP_CORE_ISP_BNR_NLL_COEFF_11
#define	ISP_CORE_ISP_BNR_NLL_COEFF_11__AIVA_BNR_NLL_COEFF_N__SHIFT 0x00000000

// ISP_CORE_ISP_BNR_NLL_COEFF_12
#define	ISP_CORE_ISP_BNR_NLL_COEFF_12__AIVA_BNR_NLL_COEFF_N__SHIFT 0x00000000

// ISP_CORE_ISP_BNR_NLL_COEFF_13
#define	ISP_CORE_ISP_BNR_NLL_COEFF_13__AIVA_BNR_NLL_COEFF_N__SHIFT 0x00000000

// ISP_CORE_ISP_BNR_NLL_COEFF_14
#define	ISP_CORE_ISP_BNR_NLL_COEFF_14__AIVA_BNR_NLL_COEFF_N__SHIFT 0x00000000

// ISP_CORE_ISP_BNR_NLL_COEFF_15
#define	ISP_CORE_ISP_BNR_NLL_COEFF_15__AIVA_BNR_NLL_COEFF_N__SHIFT 0x00000000

// ISP_CORE_ISP_BNR_NLL_COEFF_16
#define	ISP_CORE_ISP_BNR_NLL_COEFF_16__AIVA_BNR_NLL_COEFF_N__SHIFT 0x00000000

// ISP_CORE_ISP_BNR_NF_GAIN_R
#define	ISP_CORE_ISP_BNR_NF_GAIN_R__AIVA_BNR_NF_GAIN_R__SHIFT 0x00000000

// ISP_CORE_ISP_BNR_NF_GAIN_GR
#define	ISP_CORE_ISP_BNR_NF_GAIN_GR__AIVA_BNR_NF_GAIN_GR__SHIFT 0x00000000

// ISP_CORE_ISP_BNR_NF_GAIN_GB
#define	ISP_CORE_ISP_BNR_NF_GAIN_GB__AIVA_BNR_NF_GAIN_GB__SHIFT 0x00000000

// ISP_CORE_ISP_BNR_NF_GAIN_B
#define	ISP_CORE_ISP_BNR_NF_GAIN_B__AIVA_BNR_NF_GAIN_B__SHIFT 0x00000000

// ISP_CORE_ISP_DPC_MODE
#define	ISP_CORE_ISP_DPC_MODE__AIVA_DPC_ISP_DPC_ENABLE__SHIFT 0x00000000
#define	ISP_CORE_ISP_DPC_MODE__AIVA_DPC_GRAYSCALE_MODE__SHIFT 0x00000001
#define	ISP_CORE_ISP_DPC_MODE__AIVA_DPC_STAGE1_ENABLE__SHIFT 0x00000002

// ISP_CORE_ISP_DPC_OUTPUT_MODE
#define	ISP_CORE_ISP_DPC_OUTPUT_MODE__AIVA_DPC_STAGE1_INCL_GREEN_CENTER__SHIFT 0x00000000
#define	ISP_CORE_ISP_DPC_OUTPUT_MODE__AIVA_DPC_STAGE1_INCL_RB_CENTER__SHIFT 0x00000001
#define	ISP_CORE_ISP_DPC_OUTPUT_MODE__AIVA_DPC_STAGE1_G_3X3__SHIFT 0x00000002
#define	ISP_CORE_ISP_DPC_OUTPUT_MODE__AIVA_DPC_STAGE1_RB_3X3__SHIFT 0x00000003

// ISP_CORE_ISP_DPC_SET_USE
#define	ISP_CORE_ISP_DPC_SET_USE__AIVA_DPC_STAGE1_USE_SET_1__SHIFT 0x00000000
#define	ISP_CORE_ISP_DPC_SET_USE__AIVA_DPC_STAGE1_USE_SET_2__SHIFT 0x00000001
#define	ISP_CORE_ISP_DPC_SET_USE__AIVA_DPC_STAGE1_USE_SET_3__SHIFT 0x00000002
#define	ISP_CORE_ISP_DPC_SET_USE__AIVA_DPC_STAGE1_USE_FIX_SET__SHIFT 0x00000003

// ISP_CORE_ISP_DPC_METHODS_SET_1
#define	ISP_CORE_ISP_DPC_METHODS_SET_1__AIVA_DPC_PG_GREEN1_ENABLE__SHIFT 0x00000000
#define	ISP_CORE_ISP_DPC_METHODS_SET_1__AIVA_DPC_LC_GREEN1_ENABLE__SHIFT 0x00000001
#define	ISP_CORE_ISP_DPC_METHODS_SET_1__AIVA_DPC_RO_GREEN1_ENABLE__SHIFT 0x00000002
#define	ISP_CORE_ISP_DPC_METHODS_SET_1__AIVA_DPC_RND_GREEN1_ENABLE__SHIFT 0x00000003
#define	ISP_CORE_ISP_DPC_METHODS_SET_1__AIVA_DPC_RG_GREEN1_ENABLE__SHIFT 0x00000004
#define	ISP_CORE_ISP_DPC_METHODS_SET_1__AIVA_DPC_PG_RED_BLUE1_ENABLE__SHIFT 0x00000008
#define	ISP_CORE_ISP_DPC_METHODS_SET_1__AIVA_DPC_LC_RED_BLUE1_ENABLE__SHIFT 0x00000009
#define	ISP_CORE_ISP_DPC_METHODS_SET_1__AIVA_DPC_RO_RED_BLUE1_ENABLE__SHIFT 0x0000000a
#define	ISP_CORE_ISP_DPC_METHODS_SET_1__AIVA_DPC_RND_RED_BLUE1_ENABLE__SHIFT 0x0000000b
#define	ISP_CORE_ISP_DPC_METHODS_SET_1__AIVA_DPC_RG_RED_BLUE1_ENABLE__SHIFT 0x0000000c

// ISP_CORE_ISP_DPC_METHODS_SET_2
#define	ISP_CORE_ISP_DPC_METHODS_SET_2__AIVA_DPC_PG_GREEN2_ENABLE__SHIFT 0x00000000
#define	ISP_CORE_ISP_DPC_METHODS_SET_2__AIVA_DPC_LC_GREEN2_ENABLE__SHIFT 0x00000001
#define	ISP_CORE_ISP_DPC_METHODS_SET_2__AIVA_DPC_RO_GREEN2_ENABLE__SHIFT 0x00000002
#define	ISP_CORE_ISP_DPC_METHODS_SET_2__AIVA_DPC_RND_GREEN2_ENABLE__SHIFT 0x00000003
#define	ISP_CORE_ISP_DPC_METHODS_SET_2__AIVA_DPC_RG_GREEN2_ENABLE__SHIFT 0x00000004
#define	ISP_CORE_ISP_DPC_METHODS_SET_2__AIVA_DPC_PG_RED_BLUE2_ENABLE__SHIFT 0x00000008
#define	ISP_CORE_ISP_DPC_METHODS_SET_2__AIVA_DPC_LC_RED_BLUE2_ENABLE__SHIFT 0x00000009
#define	ISP_CORE_ISP_DPC_METHODS_SET_2__AIVA_DPC_RO_RED_BLUE2_ENABLE__SHIFT 0x0000000a
#define	ISP_CORE_ISP_DPC_METHODS_SET_2__AIVA_DPC_RND_RED_BLUE2_ENABLE__SHIFT 0x0000000b
#define	ISP_CORE_ISP_DPC_METHODS_SET_2__AIVA_DPC_RG_RED_BLUE2_ENABLE__SHIFT 0x0000000c

// ISP_CORE_ISP_DPC_METHODS_SET_3
#define	ISP_CORE_ISP_DPC_METHODS_SET_3__AIVA_DPC_PG_GREEN3_ENABLE__SHIFT 0x00000000
#define	ISP_CORE_ISP_DPC_METHODS_SET_3__AIVA_DPC_LC_GREEN3_ENABLE__SHIFT 0x00000001
#define	ISP_CORE_ISP_DPC_METHODS_SET_3__AIVA_DPC_RO_GREEN3_ENABLE__SHIFT 0x00000002
#define	ISP_CORE_ISP_DPC_METHODS_SET_3__AIVA_DPC_RND_GREEN3_ENABLE__SHIFT 0x00000003
#define	ISP_CORE_ISP_DPC_METHODS_SET_3__AIVA_DPC_RG_GREEN3_ENABLE__SHIFT 0x00000004
#define	ISP_CORE_ISP_DPC_METHODS_SET_3__AIVA_DPC_PG_RED_BLUE3_ENABLE__SHIFT 0x00000008
#define	ISP_CORE_ISP_DPC_METHODS_SET_3__AIVA_DPC_LC_RED_BLUE3_ENABLE__SHIFT 0x00000009
#define	ISP_CORE_ISP_DPC_METHODS_SET_3__AIVA_DPC_RO_RED_BLUE3_ENABLE__SHIFT 0x0000000a
#define	ISP_CORE_ISP_DPC_METHODS_SET_3__AIVA_DPC_RND_RED_BLUE3_ENABLE__SHIFT 0x0000000b
#define	ISP_CORE_ISP_DPC_METHODS_SET_3__AIVA_DPC_RG_RED_BLUE3_ENABLE__SHIFT 0x0000000c

// ISP_CORE_ISP_DPC_LINE_THRESH_1
#define	ISP_CORE_ISP_DPC_LINE_THRESH_1__AIVA_DPC_LINE_THR_1_G__SHIFT 0x00000000
#define	ISP_CORE_ISP_DPC_LINE_THRESH_1__AIVA_DPC_LINE_THR_1_RB__SHIFT 0x00000008

// ISP_CORE_ISP_DPC_LINE_MAD_FAC_1
#define	ISP_CORE_ISP_DPC_LINE_MAD_FAC_1__AIVA_DPC_LINE_MAD_FAC_1_G__SHIFT 0x00000000
#define	ISP_CORE_ISP_DPC_LINE_MAD_FAC_1__AIVA_DPC_LINE_MAD_FAC_1_RB__SHIFT 0x00000008

// ISP_CORE_ISP_DPC_PG_FAC_1
#define	ISP_CORE_ISP_DPC_PG_FAC_1__AIVA_DPC_PG_FAC_1_G__SHIFT 0x00000000
#define	ISP_CORE_ISP_DPC_PG_FAC_1__AIVA_DPC_PG_FAC_1_RB__SHIFT 0x00000008

// ISP_CORE_ISP_DPC_RND_THRESH_1
#define	ISP_CORE_ISP_DPC_RND_THRESH_1__AIVA_DPC_RND_THR_1_G__SHIFT 0x00000000
#define	ISP_CORE_ISP_DPC_RND_THRESH_1__AIVA_DPC_RND_THR_1_RB__SHIFT 0x00000008

// ISP_CORE_ISP_DPC_RG_FAC_1
#define	ISP_CORE_ISP_DPC_RG_FAC_1__AIVA_DPC_RG_FAC_1_G__SHIFT 0x00000000
#define	ISP_CORE_ISP_DPC_RG_FAC_1__AIVA_DPC_RG_FAC_1_RB__SHIFT 0x00000008

// ISP_CORE_ISP_DPC_LINE_THRESH_2
#define	ISP_CORE_ISP_DPC_LINE_THRESH_2__AIVA_DPC_LINE_THR_2_G__SHIFT 0x00000000
#define	ISP_CORE_ISP_DPC_LINE_THRESH_2__AIVA_DPC_LINE_THR_2_RB__SHIFT 0x00000008

// ISP_CORE_ISP_DPC_LINE_MAD_FAC_2
#define	ISP_CORE_ISP_DPC_LINE_MAD_FAC_2__AIVA_DPC_LINE_MAD_FAC_2_G__SHIFT 0x00000000
#define	ISP_CORE_ISP_DPC_LINE_MAD_FAC_2__AIVA_DPC_LINE_MAD_FAC_2_RB__SHIFT 0x00000008

// ISP_CORE_ISP_DPC_PG_FAC_2
#define	ISP_CORE_ISP_DPC_PG_FAC_2__AIVA_DPC_PG_FAC_2_G__SHIFT 0x00000000
#define	ISP_CORE_ISP_DPC_PG_FAC_2__AIVA_DPC_PG_FAC_2_RB__SHIFT 0x00000008

// ISP_CORE_ISP_DPC_RND_THRESH_2
#define	ISP_CORE_ISP_DPC_RND_THRESH_2__AIVA_DPC_RND_THR_2_G__SHIFT 0x00000000
#define	ISP_CORE_ISP_DPC_RND_THRESH_2__AIVA_DPC_RND_THR_2_RB__SHIFT 0x00000008

// ISP_CORE_ISP_DPC_RG_FAC_2
#define	ISP_CORE_ISP_DPC_RG_FAC_2__AIVA_DPC_RG_FAC_2_G__SHIFT 0x00000000
#define	ISP_CORE_ISP_DPC_RG_FAC_2__AIVA_DPC_RG_FAC_2_RB__SHIFT 0x00000008

// ISP_CORE_ISP_DPC_LINE_THRESH_3
#define	ISP_CORE_ISP_DPC_LINE_THRESH_3__AIVA_DPC_LINE_THR_3_G__SHIFT 0x00000000
#define	ISP_CORE_ISP_DPC_LINE_THRESH_3__AIVA_DPC_LINE_THR_3_RB__SHIFT 0x00000008

// ISP_CORE_ISP_DPC_LINE_MAD_FAC_3
#define	ISP_CORE_ISP_DPC_LINE_MAD_FAC_3__AIVA_DPC_LINE_MAD_FAC_3_G__SHIFT 0x00000000
#define	ISP_CORE_ISP_DPC_LINE_MAD_FAC_3__AIVA_DPC_LINE_MAD_FAC_3_RB__SHIFT 0x00000008

// ISP_CORE_ISP_DPC_PG_FAC_3
#define	ISP_CORE_ISP_DPC_PG_FAC_3__AIVA_DPC_PG_FAC_3_G__SHIFT 0x00000000
#define	ISP_CORE_ISP_DPC_PG_FAC_3__AIVA_DPC_PG_FAC_3_RB__SHIFT 0x00000008

// ISP_CORE_ISP_DPC_RND_THRESH_3
#define	ISP_CORE_ISP_DPC_RND_THRESH_3__AIVA_DPC_RND_THR_3_G__SHIFT 0x00000000
#define	ISP_CORE_ISP_DPC_RND_THRESH_3__AIVA_DPC_RND_THR_3_RB__SHIFT 0x00000008

// ISP_CORE_ISP_DPC_RG_FAC_3
#define	ISP_CORE_ISP_DPC_RG_FAC_3__AIVA_DPC_RG_FAC_3_G__SHIFT 0x00000000
#define	ISP_CORE_ISP_DPC_RG_FAC_3__AIVA_DPC_RG_FAC_3_RB__SHIFT 0x00000008

// ISP_CORE_ISP_DPC_RO_LIMITS
#define	ISP_CORE_ISP_DPC_RO_LIMITS__AIVA_DPC_RO_LIM_1_G__SHIFT 0x00000000
#define	ISP_CORE_ISP_DPC_RO_LIMITS__AIVA_DPC_RO_LIM_1_RB__SHIFT 0x00000002
#define	ISP_CORE_ISP_DPC_RO_LIMITS__AIVA_DPC_RO_LIM_2_G__SHIFT 0x00000004
#define	ISP_CORE_ISP_DPC_RO_LIMITS__AIVA_DPC_RO_LIM_2_RB__SHIFT 0x00000006
#define	ISP_CORE_ISP_DPC_RO_LIMITS__AIVA_DPC_RO_LIM_3_G__SHIFT 0x00000008
#define	ISP_CORE_ISP_DPC_RO_LIMITS__AIVA_DPC_RO_LIM_3_RB__SHIFT 0x0000000a

// ISP_CORE_ISP_DPC_RND_OFFS
#define	ISP_CORE_ISP_DPC_RND_OFFS__AIVA_DPC_RND_OFFS_1_G__SHIFT 0x00000000
#define	ISP_CORE_ISP_DPC_RND_OFFS__AIVA_DPC_RND_OFFS_1_RB__SHIFT 0x00000002
#define	ISP_CORE_ISP_DPC_RND_OFFS__AIVA_DPC_RND_OFFS_2_G__SHIFT 0x00000004
#define	ISP_CORE_ISP_DPC_RND_OFFS__AIVA_DPC_RND_OFFS_2_RB__SHIFT 0x00000006
#define	ISP_CORE_ISP_DPC_RND_OFFS__AIVA_DPC_RND_OFFS_3_G__SHIFT 0x00000008
#define	ISP_CORE_ISP_DPC_RND_OFFS__AIVA_DPC_RND_OFFS_3_RB__SHIFT 0x0000000a

// ISP_CORE_ISP_DPC_BPT_CTRL
#define	ISP_CORE_ISP_DPC_BPT_CTRL__AIVA_DPC_BPT_DET_EN__SHIFT 0x00000000
#define	ISP_CORE_ISP_DPC_BPT_CTRL__AIVA_DPC_BPT_COR_EN__SHIFT 0x00000001
#define	ISP_CORE_ISP_DPC_BPT_CTRL__AIVA_DPC_BPT_USE_SET_1__SHIFT 0x00000004
#define	ISP_CORE_ISP_DPC_BPT_CTRL__AIVA_DPC_BPT_USE_SET_2__SHIFT 0x00000005
#define	ISP_CORE_ISP_DPC_BPT_CTRL__AIVA_DPC_BPT_USE_SET_3__SHIFT 0x00000006
#define	ISP_CORE_ISP_DPC_BPT_CTRL__AIVA_DPC_BPT_USE_FIX_SET__SHIFT 0x00000007
#define	ISP_CORE_ISP_DPC_BPT_CTRL__AIVA_DPC_BPT_INCL_GREEN_CENTER__SHIFT 0x00000008
#define	ISP_CORE_ISP_DPC_BPT_CTRL__AIVA_DPC_BPT_INCL_RB_CENTER__SHIFT 0x00000009
#define	ISP_CORE_ISP_DPC_BPT_CTRL__AIVA_DPC_BPT_G_3X3__SHIFT 0x0000000a
#define	ISP_CORE_ISP_DPC_BPT_CTRL__AIVA_DPC_BPT_RB_3X3__SHIFT 0x0000000b

// ISP_CORE_ISP_DPC_BPT_NUMBER
#define	ISP_CORE_ISP_DPC_BPT_NUMBER__AIVA_DPC_BP_NUMBER__SHIFT 0x00000000

// ISP_CORE_ISP_DPC_BPT_ADDR
#define	ISP_CORE_ISP_DPC_BPT_ADDR__AIVA_DPC_BP_TABLE_ADDR__SHIFT 0x00000000

// ISP_CORE_ISP_DPC_BPT_DATA
#define	ISP_CORE_ISP_DPC_BPT_DATA__AIVA_DPC_BPT_H_ADDR__SHIFT 0x00000000
#define	ISP_CORE_ISP_DPC_BPT_DATA__AIVA_DPC_BPT_V_ADDR__SHIFT 0x00000010

// ISP_CORE_ISP_WDR_CTRL
#define	ISP_CORE_ISP_WDR_CTRL__AIVA_WDR_ENABLE__SHIFT       0x00000000
#define	ISP_CORE_ISP_WDR_CTRL__AIVA_WDR_COLOR_SPACE_SELECT__SHIFT 0x00000001
#define	ISP_CORE_ISP_WDR_CTRL__AIVA_WDR_CR_MAPPING_DISABLE__SHIFT 0x00000002
#define	ISP_CORE_ISP_WDR_CTRL__AIVA_WDR_USE_IREF__SHIFT     0x00000003
#define	ISP_CORE_ISP_WDR_CTRL__AIVA_WDR_USE_Y9_8__SHIFT     0x00000004
#define	ISP_CORE_ISP_WDR_CTRL__AIVA_WDR_USE_RGB7_8__SHIFT   0x00000005
#define	ISP_CORE_ISP_WDR_CTRL__AIVA_WDR_DISABLE_TRANSIENT__SHIFT 0x00000006
#define	ISP_CORE_ISP_WDR_CTRL__AIVA_WDR_RGB_FACTOR__SHIFT   0x00000008

// ISP_CORE_ISP_WDR_TONECURVE_1
#define	ISP_CORE_ISP_WDR_TONECURVE_1__AIVA_WDR_DY1__SHIFT   0x00000000
#define	ISP_CORE_ISP_WDR_TONECURVE_1__AIVA_WDR_DY2__SHIFT   0x00000004
#define	ISP_CORE_ISP_WDR_TONECURVE_1__AIVA_WDR_DY3__SHIFT   0x00000008
#define	ISP_CORE_ISP_WDR_TONECURVE_1__AIVA_WDR_DY4__SHIFT   0x0000000c
#define	ISP_CORE_ISP_WDR_TONECURVE_1__AIVA_WDR_DY5__SHIFT   0x00000010
#define	ISP_CORE_ISP_WDR_TONECURVE_1__AIVA_WDR_DY6__SHIFT   0x00000014
#define	ISP_CORE_ISP_WDR_TONECURVE_1__AIVA_WDR_DY7__SHIFT   0x00000018
#define	ISP_CORE_ISP_WDR_TONECURVE_1__AIVA_WDR_DY8__SHIFT   0x0000001c

// ISP_CORE_ISP_WDR_TONECURVE_2
#define	ISP_CORE_ISP_WDR_TONECURVE_2__AIVA_WDR_DY9__SHIFT   0x00000000
#define	ISP_CORE_ISP_WDR_TONECURVE_2__AIVA_WDR_DY10__SHIFT  0x00000004
#define	ISP_CORE_ISP_WDR_TONECURVE_2__AIVA_WDR_DY11__SHIFT  0x00000008
#define	ISP_CORE_ISP_WDR_TONECURVE_2__AIVA_WDR_DY12__SHIFT  0x0000000c
#define	ISP_CORE_ISP_WDR_TONECURVE_2__AIVA_WDR_DY13__SHIFT  0x00000010
#define	ISP_CORE_ISP_WDR_TONECURVE_2__AIVA_WDR_DY14__SHIFT  0x00000014
#define	ISP_CORE_ISP_WDR_TONECURVE_2__AIVA_WDR_DY15__SHIFT  0x00000018
#define	ISP_CORE_ISP_WDR_TONECURVE_2__AIVA_WDR_DY16__SHIFT  0x0000001c

// ISP_CORE_ISP_WDR_TONECURVE_3
#define	ISP_CORE_ISP_WDR_TONECURVE_3__AIVA_WDR_DY17__SHIFT  0x00000000
#define	ISP_CORE_ISP_WDR_TONECURVE_3__AIVA_WDR_DY18__SHIFT  0x00000004
#define	ISP_CORE_ISP_WDR_TONECURVE_3__AIVA_WDR_DY19__SHIFT  0x00000008
#define	ISP_CORE_ISP_WDR_TONECURVE_3__AIVA_WDR_DY20__SHIFT  0x0000000c
#define	ISP_CORE_ISP_WDR_TONECURVE_3__AIVA_WDR_DY21__SHIFT  0x00000010
#define	ISP_CORE_ISP_WDR_TONECURVE_3__AIVA_WDR_DY22__SHIFT  0x00000014
#define	ISP_CORE_ISP_WDR_TONECURVE_3__AIVA_WDR_DY23__SHIFT  0x00000018
#define	ISP_CORE_ISP_WDR_TONECURVE_3__AIVA_WDR_DY24__SHIFT  0x0000001c

// ISP_CORE_ISP_WDR_TONECURVE_4
#define	ISP_CORE_ISP_WDR_TONECURVE_4__AIVA_WDR_DY25__SHIFT  0x00000000
#define	ISP_CORE_ISP_WDR_TONECURVE_4__AIVA_WDR_DY26__SHIFT  0x00000004
#define	ISP_CORE_ISP_WDR_TONECURVE_4__AIVA_WDR_DY27__SHIFT  0x00000008
#define	ISP_CORE_ISP_WDR_TONECURVE_4__AIVA_WDR_DY28__SHIFT  0x0000000c
#define	ISP_CORE_ISP_WDR_TONECURVE_4__AIVA_WDR_DY29__SHIFT  0x00000010
#define	ISP_CORE_ISP_WDR_TONECURVE_4__AIVA_WDR_DY30__SHIFT  0x00000014
#define	ISP_CORE_ISP_WDR_TONECURVE_4__AIVA_WDR_DY31__SHIFT  0x00000018
#define	ISP_CORE_ISP_WDR_TONECURVE_4__AIVA_WDR_DY32__SHIFT  0x0000001c

// ISP_CORE_ISP_WDR_TONECURVE_YM_0
#define	ISP_CORE_ISP_WDR_TONECURVE_YM_0__AIVA_WDR_TONECURVE_YM_N__SHIFT 0x00000000

// ISP_CORE_ISP_WDR_TONECURVE_YM_1
#define	ISP_CORE_ISP_WDR_TONECURVE_YM_1__AIVA_WDR_TONECURVE_YM_N__SHIFT 0x00000000

// ISP_CORE_ISP_WDR_TONECURVE_YM_2
#define	ISP_CORE_ISP_WDR_TONECURVE_YM_2__AIVA_WDR_TONECURVE_YM_N__SHIFT 0x00000000

// ISP_CORE_ISP_WDR_TONECURVE_YM_3
#define	ISP_CORE_ISP_WDR_TONECURVE_YM_3__AIVA_WDR_TONECURVE_YM_N__SHIFT 0x00000000

// ISP_CORE_ISP_WDR_TONECURVE_YM_4
#define	ISP_CORE_ISP_WDR_TONECURVE_YM_4__AIVA_WDR_TONECURVE_YM_N__SHIFT 0x00000000

// ISP_CORE_ISP_WDR_TONECURVE_YM_5
#define	ISP_CORE_ISP_WDR_TONECURVE_YM_5__AIVA_WDR_TONECURVE_YM_N__SHIFT 0x00000000

// ISP_CORE_ISP_WDR_TONECURVE_YM_6
#define	ISP_CORE_ISP_WDR_TONECURVE_YM_6__AIVA_WDR_TONECURVE_YM_N__SHIFT 0x00000000

// ISP_CORE_ISP_WDR_TONECURVE_YM_7
#define	ISP_CORE_ISP_WDR_TONECURVE_YM_7__AIVA_WDR_TONECURVE_YM_N__SHIFT 0x00000000

// ISP_CORE_ISP_WDR_TONECURVE_YM_8
#define	ISP_CORE_ISP_WDR_TONECURVE_YM_8__AIVA_WDR_TONECURVE_YM_N__SHIFT 0x00000000

// ISP_CORE_ISP_WDR_TONECURVE_YM_9
#define	ISP_CORE_ISP_WDR_TONECURVE_YM_9__AIVA_WDR_TONECURVE_YM_N__SHIFT 0x00000000

// ISP_CORE_ISP_WDR_TONECURVE_YM_10
#define	ISP_CORE_ISP_WDR_TONECURVE_YM_10__AIVA_WDR_TONECURVE_YM_N__SHIFT 0x00000000

// ISP_CORE_ISP_WDR_TONECURVE_YM_11
#define	ISP_CORE_ISP_WDR_TONECURVE_YM_11__AIVA_WDR_TONECURVE_YM_N__SHIFT 0x00000000

// ISP_CORE_ISP_WDR_TONECURVE_YM_12
#define	ISP_CORE_ISP_WDR_TONECURVE_YM_12__AIVA_WDR_TONECURVE_YM_N__SHIFT 0x00000000

// ISP_CORE_ISP_WDR_TONECURVE_YM_13
#define	ISP_CORE_ISP_WDR_TONECURVE_YM_13__AIVA_WDR_TONECURVE_YM_N__SHIFT 0x00000000

// ISP_CORE_ISP_WDR_TONECURVE_YM_14
#define	ISP_CORE_ISP_WDR_TONECURVE_YM_14__AIVA_WDR_TONECURVE_YM_N__SHIFT 0x00000000

// ISP_CORE_ISP_WDR_TONECURVE_YM_15
#define	ISP_CORE_ISP_WDR_TONECURVE_YM_15__AIVA_WDR_TONECURVE_YM_N__SHIFT 0x00000000

// ISP_CORE_ISP_WDR_TONECURVE_YM_16
#define	ISP_CORE_ISP_WDR_TONECURVE_YM_16__AIVA_WDR_TONECURVE_YM_N__SHIFT 0x00000000

// ISP_CORE_ISP_WDR_TONECURVE_YM_17
#define	ISP_CORE_ISP_WDR_TONECURVE_YM_17__AIVA_WDR_TONECURVE_YM_N__SHIFT 0x00000000

// ISP_CORE_ISP_WDR_TONECURVE_YM_18
#define	ISP_CORE_ISP_WDR_TONECURVE_YM_18__AIVA_WDR_TONECURVE_YM_N__SHIFT 0x00000000

// ISP_CORE_ISP_WDR_TONECURVE_YM_19
#define	ISP_CORE_ISP_WDR_TONECURVE_YM_19__AIVA_WDR_TONECURVE_YM_N__SHIFT 0x00000000

// ISP_CORE_ISP_WDR_TONECURVE_YM_20
#define	ISP_CORE_ISP_WDR_TONECURVE_YM_20__AIVA_WDR_TONECURVE_YM_N__SHIFT 0x00000000

// ISP_CORE_ISP_WDR_TONECURVE_YM_21
#define	ISP_CORE_ISP_WDR_TONECURVE_YM_21__AIVA_WDR_TONECURVE_YM_N__SHIFT 0x00000000

// ISP_CORE_ISP_WDR_TONECURVE_YM_22
#define	ISP_CORE_ISP_WDR_TONECURVE_YM_22__AIVA_WDR_TONECURVE_YM_N__SHIFT 0x00000000

// ISP_CORE_ISP_WDR_TONECURVE_YM_23
#define	ISP_CORE_ISP_WDR_TONECURVE_YM_23__AIVA_WDR_TONECURVE_YM_N__SHIFT 0x00000000

// ISP_CORE_ISP_WDR_TONECURVE_YM_24
#define	ISP_CORE_ISP_WDR_TONECURVE_YM_24__AIVA_WDR_TONECURVE_YM_N__SHIFT 0x00000000

// ISP_CORE_ISP_WDR_TONECURVE_YM_25
#define	ISP_CORE_ISP_WDR_TONECURVE_YM_25__AIVA_WDR_TONECURVE_YM_N__SHIFT 0x00000000

// ISP_CORE_ISP_WDR_TONECURVE_YM_26
#define	ISP_CORE_ISP_WDR_TONECURVE_YM_26__AIVA_WDR_TONECURVE_YM_N__SHIFT 0x00000000

// ISP_CORE_ISP_WDR_TONECURVE_YM_27
#define	ISP_CORE_ISP_WDR_TONECURVE_YM_27__AIVA_WDR_TONECURVE_YM_N__SHIFT 0x00000000

// ISP_CORE_ISP_WDR_TONECURVE_YM_28
#define	ISP_CORE_ISP_WDR_TONECURVE_YM_28__AIVA_WDR_TONECURVE_YM_N__SHIFT 0x00000000

// ISP_CORE_ISP_WDR_TONECURVE_YM_29
#define	ISP_CORE_ISP_WDR_TONECURVE_YM_29__AIVA_WDR_TONECURVE_YM_N__SHIFT 0x00000000

// ISP_CORE_ISP_WDR_TONECURVE_YM_30
#define	ISP_CORE_ISP_WDR_TONECURVE_YM_30__AIVA_WDR_TONECURVE_YM_N__SHIFT 0x00000000

// ISP_CORE_ISP_WDR_TONECURVE_YM_31
#define	ISP_CORE_ISP_WDR_TONECURVE_YM_31__AIVA_WDR_TONECURVE_YM_N__SHIFT 0x00000000

// ISP_CORE_ISP_WDR_TONECURVE_YM_32
#define	ISP_CORE_ISP_WDR_TONECURVE_YM_32__AIVA_WDR_TONECURVE_YM_N__SHIFT 0x00000000

// ISP_CORE_ISP_WDR_OFFSET
#define	ISP_CORE_ISP_WDR_OFFSET__AIVA_WDR_RGB_OFFSET__SHIFT 0x00000000
#define	ISP_CORE_ISP_WDR_OFFSET__AIVA_WDR_LUM_OFFSET__SHIFT 0x00000010

// ISP_CORE_ISP_WDR_DELTAMIN
#define	ISP_CORE_ISP_WDR_DELTAMIN__AIVA_WDR_DMIN_THRESH__SHIFT 0x00000000
#define	ISP_CORE_ISP_WDR_DELTAMIN__AIVA_WDR_DMIN_STRENGTH__SHIFT 0x00000010

// ISP_CORE_ISP_WDR_TONECURVE_1_SHD
#define	ISP_CORE_ISP_WDR_TONECURVE_1_SHD__AIVA_WDR_DY1__SHIFT 0x00000000
#define	ISP_CORE_ISP_WDR_TONECURVE_1_SHD__AIVA_WDR_DY2__SHIFT 0x00000004
#define	ISP_CORE_ISP_WDR_TONECURVE_1_SHD__AIVA_WDR_DY3__SHIFT 0x00000008
#define	ISP_CORE_ISP_WDR_TONECURVE_1_SHD__AIVA_WDR_DY4__SHIFT 0x0000000c
#define	ISP_CORE_ISP_WDR_TONECURVE_1_SHD__AIVA_WDR_DY5__SHIFT 0x00000010
#define	ISP_CORE_ISP_WDR_TONECURVE_1_SHD__AIVA_WDR_DY6__SHIFT 0x00000014
#define	ISP_CORE_ISP_WDR_TONECURVE_1_SHD__AIVA_WDR_DY7__SHIFT 0x00000018
#define	ISP_CORE_ISP_WDR_TONECURVE_1_SHD__AIVA_WDR_DY8__SHIFT 0x0000001c

// ISP_CORE_ISP_WDR_TONECURVE_2_SHD
#define	ISP_CORE_ISP_WDR_TONECURVE_2_SHD__AIVA_WDR_DY9__SHIFT 0x00000000
#define	ISP_CORE_ISP_WDR_TONECURVE_2_SHD__AIVA_WDR_DY10__SHIFT 0x00000004
#define	ISP_CORE_ISP_WDR_TONECURVE_2_SHD__AIVA_WDR_DY11__SHIFT 0x00000008
#define	ISP_CORE_ISP_WDR_TONECURVE_2_SHD__AIVA_WDR_DY12__SHIFT 0x0000000c
#define	ISP_CORE_ISP_WDR_TONECURVE_2_SHD__AIVA_WDR_DY13__SHIFT 0x00000010
#define	ISP_CORE_ISP_WDR_TONECURVE_2_SHD__AIVA_WDR_DY14__SHIFT 0x00000014
#define	ISP_CORE_ISP_WDR_TONECURVE_2_SHD__AIVA_WDR_DY15__SHIFT 0x00000018
#define	ISP_CORE_ISP_WDR_TONECURVE_2_SHD__AIVA_WDR_DY16__SHIFT 0x0000001c

// ISP_CORE_ISP_WDR_TONECURVE_3_SHD
#define	ISP_CORE_ISP_WDR_TONECURVE_3_SHD__AIVA_WDR_DY17__SHIFT 0x00000000
#define	ISP_CORE_ISP_WDR_TONECURVE_3_SHD__AIVA_WDR_DY18__SHIFT 0x00000004
#define	ISP_CORE_ISP_WDR_TONECURVE_3_SHD__AIVA_WDR_DY19__SHIFT 0x00000008
#define	ISP_CORE_ISP_WDR_TONECURVE_3_SHD__AIVA_WDR_DY20__SHIFT 0x0000000c
#define	ISP_CORE_ISP_WDR_TONECURVE_3_SHD__AIVA_WDR_DY21__SHIFT 0x00000010
#define	ISP_CORE_ISP_WDR_TONECURVE_3_SHD__AIVA_WDR_DY22__SHIFT 0x00000014
#define	ISP_CORE_ISP_WDR_TONECURVE_3_SHD__AIVA_WDR_DY23__SHIFT 0x00000018
#define	ISP_CORE_ISP_WDR_TONECURVE_3_SHD__AIVA_WDR_DY24__SHIFT 0x0000001c

// ISP_CORE_ISP_WDR_TONECURVE_4_SHD
#define	ISP_CORE_ISP_WDR_TONECURVE_4_SHD__AIVA_WDR_DY25__SHIFT 0x00000000
#define	ISP_CORE_ISP_WDR_TONECURVE_4_SHD__AIVA_WDR_DY26__SHIFT 0x00000004
#define	ISP_CORE_ISP_WDR_TONECURVE_4_SHD__AIVA_WDR_DY27__SHIFT 0x00000008
#define	ISP_CORE_ISP_WDR_TONECURVE_4_SHD__AIVA_WDR_DY28__SHIFT 0x0000000c
#define	ISP_CORE_ISP_WDR_TONECURVE_4_SHD__AIVA_WDR_DY29__SHIFT 0x00000010
#define	ISP_CORE_ISP_WDR_TONECURVE_4_SHD__AIVA_WDR_DY30__SHIFT 0x00000014
#define	ISP_CORE_ISP_WDR_TONECURVE_4_SHD__AIVA_WDR_DY31__SHIFT 0x00000018
#define	ISP_CORE_ISP_WDR_TONECURVE_4_SHD__AIVA_WDR_DY32__SHIFT 0x0000001c

// ISP_CORE_ISP_WDR_TONECURVE_YM_SHD_0
#define	ISP_CORE_ISP_WDR_TONECURVE_YM_SHD_0__AIVA_WDR_TONECURVE_YM_N_SHD__SHIFT 0x00000000

// ISP_CORE_ISP_WDR_TONECURVE_YM_SHD_1
#define	ISP_CORE_ISP_WDR_TONECURVE_YM_SHD_1__AIVA_WDR_TONECURVE_YM_N_SHD__SHIFT 0x00000000

// ISP_CORE_ISP_WDR_TONECURVE_YM_SHD_2
#define	ISP_CORE_ISP_WDR_TONECURVE_YM_SHD_2__AIVA_WDR_TONECURVE_YM_N_SHD__SHIFT 0x00000000

// ISP_CORE_ISP_WDR_TONECURVE_YM_SHD_3
#define	ISP_CORE_ISP_WDR_TONECURVE_YM_SHD_3__AIVA_WDR_TONECURVE_YM_N_SHD__SHIFT 0x00000000

// ISP_CORE_ISP_WDR_TONECURVE_YM_SHD_4
#define	ISP_CORE_ISP_WDR_TONECURVE_YM_SHD_4__AIVA_WDR_TONECURVE_YM_N_SHD__SHIFT 0x00000000

// ISP_CORE_ISP_WDR_TONECURVE_YM_SHD_5
#define	ISP_CORE_ISP_WDR_TONECURVE_YM_SHD_5__AIVA_WDR_TONECURVE_YM_N_SHD__SHIFT 0x00000000

// ISP_CORE_ISP_WDR_TONECURVE_YM_SHD_6
#define	ISP_CORE_ISP_WDR_TONECURVE_YM_SHD_6__AIVA_WDR_TONECURVE_YM_N_SHD__SHIFT 0x00000000

// ISP_CORE_ISP_WDR_TONECURVE_YM_SHD_7
#define	ISP_CORE_ISP_WDR_TONECURVE_YM_SHD_7__AIVA_WDR_TONECURVE_YM_N_SHD__SHIFT 0x00000000

// ISP_CORE_ISP_WDR_TONECURVE_YM_SHD_8
#define	ISP_CORE_ISP_WDR_TONECURVE_YM_SHD_8__AIVA_WDR_TONECURVE_YM_N_SHD__SHIFT 0x00000000

// ISP_CORE_ISP_WDR_TONECURVE_YM_SHD_9
#define	ISP_CORE_ISP_WDR_TONECURVE_YM_SHD_9__AIVA_WDR_TONECURVE_YM_N_SHD__SHIFT 0x00000000

// ISP_CORE_ISP_WDR_TONECURVE_YM_SHD_10
#define	ISP_CORE_ISP_WDR_TONECURVE_YM_SHD_10__AIVA_WDR_TONECURVE_YM_N_SHD__SHIFT 0x00000000

// ISP_CORE_ISP_WDR_TONECURVE_YM_SHD_11
#define	ISP_CORE_ISP_WDR_TONECURVE_YM_SHD_11__AIVA_WDR_TONECURVE_YM_N_SHD__SHIFT 0x00000000

// ISP_CORE_ISP_WDR_TONECURVE_YM_SHD_12
#define	ISP_CORE_ISP_WDR_TONECURVE_YM_SHD_12__AIVA_WDR_TONECURVE_YM_N_SHD__SHIFT 0x00000000

// ISP_CORE_ISP_WDR_TONECURVE_YM_SHD_13
#define	ISP_CORE_ISP_WDR_TONECURVE_YM_SHD_13__AIVA_WDR_TONECURVE_YM_N_SHD__SHIFT 0x00000000

// ISP_CORE_ISP_WDR_TONECURVE_YM_SHD_14
#define	ISP_CORE_ISP_WDR_TONECURVE_YM_SHD_14__AIVA_WDR_TONECURVE_YM_N_SHD__SHIFT 0x00000000

// ISP_CORE_ISP_WDR_TONECURVE_YM_SHD_15
#define	ISP_CORE_ISP_WDR_TONECURVE_YM_SHD_15__AIVA_WDR_TONECURVE_YM_N_SHD__SHIFT 0x00000000

// ISP_CORE_ISP_WDR_TONECURVE_YM_SHD_16
#define	ISP_CORE_ISP_WDR_TONECURVE_YM_SHD_16__AIVA_WDR_TONECURVE_YM_N_SHD__SHIFT 0x00000000

// ISP_CORE_ISP_WDR_TONECURVE_YM_SHD_17
#define	ISP_CORE_ISP_WDR_TONECURVE_YM_SHD_17__AIVA_WDR_TONECURVE_YM_N_SHD__SHIFT 0x00000000

// ISP_CORE_ISP_WDR_TONECURVE_YM_SHD_18
#define	ISP_CORE_ISP_WDR_TONECURVE_YM_SHD_18__AIVA_WDR_TONECURVE_YM_N_SHD__SHIFT 0x00000000

// ISP_CORE_ISP_WDR_TONECURVE_YM_SHD_19
#define	ISP_CORE_ISP_WDR_TONECURVE_YM_SHD_19__AIVA_WDR_TONECURVE_YM_N_SHD__SHIFT 0x00000000

// ISP_CORE_ISP_WDR_TONECURVE_YM_SHD_20
#define	ISP_CORE_ISP_WDR_TONECURVE_YM_SHD_20__AIVA_WDR_TONECURVE_YM_N_SHD__SHIFT 0x00000000

// ISP_CORE_ISP_WDR_TONECURVE_YM_SHD_21
#define	ISP_CORE_ISP_WDR_TONECURVE_YM_SHD_21__AIVA_WDR_TONECURVE_YM_N_SHD__SHIFT 0x00000000

// ISP_CORE_ISP_WDR_TONECURVE_YM_SHD_22
#define	ISP_CORE_ISP_WDR_TONECURVE_YM_SHD_22__AIVA_WDR_TONECURVE_YM_N_SHD__SHIFT 0x00000000

// ISP_CORE_ISP_WDR_TONECURVE_YM_SHD_23
#define	ISP_CORE_ISP_WDR_TONECURVE_YM_SHD_23__AIVA_WDR_TONECURVE_YM_N_SHD__SHIFT 0x00000000

// ISP_CORE_ISP_WDR_TONECURVE_YM_SHD_24
#define	ISP_CORE_ISP_WDR_TONECURVE_YM_SHD_24__AIVA_WDR_TONECURVE_YM_N_SHD__SHIFT 0x00000000

// ISP_CORE_ISP_WDR_TONECURVE_YM_SHD_25
#define	ISP_CORE_ISP_WDR_TONECURVE_YM_SHD_25__AIVA_WDR_TONECURVE_YM_N_SHD__SHIFT 0x00000000

// ISP_CORE_ISP_WDR_TONECURVE_YM_SHD_26
#define	ISP_CORE_ISP_WDR_TONECURVE_YM_SHD_26__AIVA_WDR_TONECURVE_YM_N_SHD__SHIFT 0x00000000

// ISP_CORE_ISP_WDR_TONECURVE_YM_SHD_27
#define	ISP_CORE_ISP_WDR_TONECURVE_YM_SHD_27__AIVA_WDR_TONECURVE_YM_N_SHD__SHIFT 0x00000000

// ISP_CORE_ISP_WDR_TONECURVE_YM_SHD_28
#define	ISP_CORE_ISP_WDR_TONECURVE_YM_SHD_28__AIVA_WDR_TONECURVE_YM_N_SHD__SHIFT 0x00000000

// ISP_CORE_ISP_WDR_TONECURVE_YM_SHD_29
#define	ISP_CORE_ISP_WDR_TONECURVE_YM_SHD_29__AIVA_WDR_TONECURVE_YM_N_SHD__SHIFT 0x00000000

// ISP_CORE_ISP_WDR_TONECURVE_YM_SHD_30
#define	ISP_CORE_ISP_WDR_TONECURVE_YM_SHD_30__AIVA_WDR_TONECURVE_YM_N_SHD__SHIFT 0x00000000

// ISP_CORE_ISP_WDR_TONECURVE_YM_SHD_31
#define	ISP_CORE_ISP_WDR_TONECURVE_YM_SHD_31__AIVA_WDR_TONECURVE_YM_N_SHD__SHIFT 0x00000000

// ISP_CORE_ISP_WDR_TONECURVE_YM_SHD_32
#define	ISP_CORE_ISP_WDR_TONECURVE_YM_SHD_32__AIVA_WDR_TONECURVE_YM_N_SHD__SHIFT 0x00000000

// ISP_CORE_CPROC_CTRL
#define	ISP_CORE_CPROC_CTRL__AIVA_CPROC_ENABLE__SHIFT       0x00000000
#define	ISP_CORE_CPROC_CTRL__AIVA_CPROC_Y_OUT_RANGE__SHIFT  0x00000001
#define	ISP_CORE_CPROC_CTRL__AIVA_CPROC_Y_IN_RANGE__SHIFT   0x00000002
#define	ISP_CORE_CPROC_CTRL__AIVA_CPROC_C_OUT_RANGE__SHIFT  0x00000003
#define	ISP_CORE_CPROC_CTRL__AIVA_CPROC_CFG_UPD__SHIFT      0x00000004

// ISP_CORE_CPROC_CONTRAST
#define	ISP_CORE_CPROC_CONTRAST__AIVA_CPROC_CONTRAST__SHIFT 0x00000000

// ISP_CORE_CPROC_BRIGHTNESS
#define	ISP_CORE_CPROC_BRIGHTNESS__AIVA_CPROC_BRIGHTNESS__SHIFT 0x00000000

// ISP_CORE_CPROC_SATURATION
#define	ISP_CORE_CPROC_SATURATION__AIVA_CPROC_SATURATION__SHIFT 0x00000000

// ISP_CORE_CPROC_HUE
#define	ISP_CORE_CPROC_HUE__AIVA_CPROC_HUE__SHIFT           0x00000000

// ISP_CORE_H_FLIP_Y_PIC_WIDTH_INIT
#define	ISP_CORE_H_FLIP_Y_PIC_WIDTH_INIT__AIVA_H_FLIP_Y_PIC_WIDTH_INIT__SHIFT 0x00000000

// ISP_CORE_H_FLIP_CTRL
#define	ISP_CORE_H_FLIP_CTRL__AIVA_H_FLIP_ENABLE__SHIFT     0x00000000
#define	ISP_CORE_H_FLIP_CTRL__AIVA_H_FLIP_SOFT_UPD__SHIFT   0x00000001
#define	ISP_CORE_H_FLIP_CTRL__AIVA_H_FLIP_AUTO_UPD__SHIFT   0x00000002

// ISP_CORE_H_FLIP_Y_PIC_WIDTH_SHD
#define	ISP_CORE_H_FLIP_Y_PIC_WIDTH_SHD__AIVA_H_FLIP_Y_PIC_WIDTH_SHD__SHIFT 0x00000000

// ISP_CORE_H_FLIP_CTRL_SHD
#define	ISP_CORE_H_FLIP_CTRL_SHD__AIVA_H_FLIP_ENABLE_SHD__SHIFT 0x00000000

// ISP_CORE_MRSZ_CTRL
#define	ISP_CORE_MRSZ_CTRL__AIVA_MRSZ_SCALE_HY_ENABLE__SHIFT 0x00000000
#define	ISP_CORE_MRSZ_CTRL__AIVA_MRSZ_SCALE_HC_ENABLE__SHIFT 0x00000001
#define	ISP_CORE_MRSZ_CTRL__AIVA_MRSZ_SCALE_VY_ENABLE__SHIFT 0x00000002
#define	ISP_CORE_MRSZ_CTRL__AIVA_MRSZ_SCALE_VC_ENABLE__SHIFT 0x00000003
#define	ISP_CORE_MRSZ_CTRL__AIVA_MRSZ_SCALE_HY_UP__SHIFT    0x00000004
#define	ISP_CORE_MRSZ_CTRL__AIVA_MRSZ_SCALE_HC_UP__SHIFT    0x00000005
#define	ISP_CORE_MRSZ_CTRL__AIVA_MRSZ_SCALE_VY_UP__SHIFT    0x00000006
#define	ISP_CORE_MRSZ_CTRL__AIVA_MRSZ_SCALE_VC_UP__SHIFT    0x00000007
#define	ISP_CORE_MRSZ_CTRL__AIVA_MRSZ_CFG_UPD__SHIFT        0x00000008
#define	ISP_CORE_MRSZ_CTRL__AIVA_MRSZ_GEN_CFG_UPD__SHIFT    0x00000009
#define	ISP_CORE_MRSZ_CTRL__AIVA_MRSZ_SCALE_YUV420__SHIFT   0x0000000e
#define	ISP_CORE_MRSZ_CTRL__AIVA_MRSZ_SCALE_CLIP__SHIFT     0x0000000f

// ISP_CORE_MRSZ_SCALE_HY
#define	ISP_CORE_MRSZ_SCALE_HY__AIVA_MRSZ_SCALE_HY__SHIFT   0x00000000

// ISP_CORE_MRSZ_SCALE_HCB
#define	ISP_CORE_MRSZ_SCALE_HCB__AIVA_MRSZ_SCALE_HCB__SHIFT 0x00000000

// ISP_CORE_MRSZ_SCALE_HCR
#define	ISP_CORE_MRSZ_SCALE_HCR__AIVA_MRSZ_SCALE_HCR__SHIFT 0x00000000

// ISP_CORE_MRSZ_SCALE_VY
#define	ISP_CORE_MRSZ_SCALE_VY__AIVA_MRSZ_SCALE_VY__SHIFT   0x00000000

// ISP_CORE_MRSZ_SCALE_VC
#define	ISP_CORE_MRSZ_SCALE_VC__AIVA_MRSZ_SCALE_VC__SHIFT   0x00000000

// ISP_CORE_MRSZ_PHASE_HY
#define	ISP_CORE_MRSZ_PHASE_HY__AIVA_MRSZ_PHASE_HY__SHIFT   0x00000000

// ISP_CORE_MRSZ_PHASE_HC
#define	ISP_CORE_MRSZ_PHASE_HC__AIVA_MRSZ_PHASE_HC__SHIFT   0x00000000

// ISP_CORE_MRSZ_PHASE_VY
#define	ISP_CORE_MRSZ_PHASE_VY__AIVA_MRSZ_PHASE_VY__SHIFT   0x00000000

// ISP_CORE_MRSZ_PHASE_VC
#define	ISP_CORE_MRSZ_PHASE_VC__AIVA_MRSZ_PHASE_VC__SHIFT   0x00000000

// ISP_CORE_MRSZ_SCALE_LUT_ADDR
#define	ISP_CORE_MRSZ_SCALE_LUT_ADDR__AIVA_MRSZ_SCALE_LUT_ADDR__SHIFT 0x00000000

// ISP_CORE_MRSZ_SCALE_LUT
#define	ISP_CORE_MRSZ_SCALE_LUT__AIVA_MRSZ_SCALE_LUT__SHIFT 0x00000000

// ISP_CORE_MRSZ_CTRL_SHD
#define	ISP_CORE_MRSZ_CTRL_SHD__AIVA_MRSZ_SCALE_HY_ENABLE_SHD__SHIFT 0x00000000
#define	ISP_CORE_MRSZ_CTRL_SHD__AIVA_MRSZ_SCALE_HC_ENABLE_SHD__SHIFT 0x00000001
#define	ISP_CORE_MRSZ_CTRL_SHD__AIVA_MRSZ_SCALE_VY_ENABLE_SHD__SHIFT 0x00000002
#define	ISP_CORE_MRSZ_CTRL_SHD__AIVA_MRSZ_SCALE_VC_ENABLE_SHD__SHIFT 0x00000003
#define	ISP_CORE_MRSZ_CTRL_SHD__AIVA_MRSZ_SCALE_HY_UP_SHD__SHIFT 0x00000004
#define	ISP_CORE_MRSZ_CTRL_SHD__AIVA_MRSZ_SCALE_HC_UP_SHD__SHIFT 0x00000005
#define	ISP_CORE_MRSZ_CTRL_SHD__AIVA_MRSZ_SCALE_VY_UP_SHD__SHIFT 0x00000006
#define	ISP_CORE_MRSZ_CTRL_SHD__AIVA_MRSZ_SCALE_VC_UP_SHD__SHIFT 0x00000007
#define	ISP_CORE_MRSZ_CTRL_SHD__AIVA_MRSZ_SCALE_YUV420_SHD__SHIFT 0x0000000e
#define	ISP_CORE_MRSZ_CTRL_SHD__AIVA_MRSZ_SCALE_CLIP_SHD__SHIFT 0x0000000f

// ISP_CORE_MRSZ_SCALE_HY_SHD
#define	ISP_CORE_MRSZ_SCALE_HY_SHD__AIVA_MRSZ_SCALE_HY_SHD__SHIFT 0x00000000

// ISP_CORE_MRSZ_SCALE_HCB_SHD
#define	ISP_CORE_MRSZ_SCALE_HCB_SHD__AIVA_MRSZ_SCALE_HCB_SHD__SHIFT 0x00000000

// ISP_CORE_MRSZ_SCALE_HCR_SHD
#define	ISP_CORE_MRSZ_SCALE_HCR_SHD__AIVA_MRSZ_SCALE_HCR_SHD__SHIFT 0x00000000

// ISP_CORE_MRSZ_SCALE_VY_SHD
#define	ISP_CORE_MRSZ_SCALE_VY_SHD__AIVA_MRSZ_SCALE_VY_SHD__SHIFT 0x00000000

// ISP_CORE_MRSZ_SCALE_VC_SHD
#define	ISP_CORE_MRSZ_SCALE_VC_SHD__AIVA_MRSZ_SCALE_VC_SHD__SHIFT 0x00000000

// ISP_CORE_MRSZ_PHASE_HY_SHD
#define	ISP_CORE_MRSZ_PHASE_HY_SHD__AIVA_MRSZ_PHASE_HY_SHD__SHIFT 0x00000000

// ISP_CORE_MRSZ_PHASE_HC_SHD
#define	ISP_CORE_MRSZ_PHASE_HC_SHD__AIVA_MRSZ_PHASE_HC_SHD__SHIFT 0x00000000

// ISP_CORE_MRSZ_PHASE_VY_SHD
#define	ISP_CORE_MRSZ_PHASE_VY_SHD__AIVA_MRSZ_PHASE_VY_SHD__SHIFT 0x00000000

// ISP_CORE_MRSZ_PHASE_VC_SHD
#define	ISP_CORE_MRSZ_PHASE_VC_SHD__AIVA_MRSZ_PHASE_VC_SHD__SHIFT 0x00000000

// ISP_CORE_MRSZ_HEIGHT_SRC
#define	ISP_CORE_MRSZ_HEIGHT_SRC__AIVA_MRSZ_HEIGHT_SRC__SHIFT 0x00000000

// ISP_CORE_MRSZ_COEFF_SUM_HY
#define	ISP_CORE_MRSZ_COEFF_SUM_HY__AIVA_MRSZ_COEFF_SUM_HY__SHIFT 0x00000000

// ISP_CORE_MRSZ_COEFF_SUM_VY
#define	ISP_CORE_MRSZ_COEFF_SUM_VY__AIVA_MRSZ_COEFF_SUM_VY__SHIFT 0x00000000

// ISP_CORE_MRSZ_COEFF_SUM_HC
#define	ISP_CORE_MRSZ_COEFF_SUM_HC__AIVA_MRSZ_COEFF_SUM_HC__SHIFT 0x00000000

// ISP_CORE_MRSZ_COEFF_SUM_VC
#define	ISP_CORE_MRSZ_COEFF_SUM_VC__AIVA_MRSZ_COEFF_SUM_VC__SHIFT 0x00000000

// ISP_CORE_MRSZ_HEIGHT_SRC_SHD
#define	ISP_CORE_MRSZ_HEIGHT_SRC_SHD__AIVA_MRSZ_HEIGHT_SRC_SHD__SHIFT 0x00000000

// ISP_CORE_MRSZ_COEFF_SUM_HY_SHD
#define	ISP_CORE_MRSZ_COEFF_SUM_HY_SHD__AIVA_MRSZ_COEFF_SUM_HY_SHD__SHIFT 0x00000000

// ISP_CORE_MRSZ_COEFF_SUM_VY_SHD
#define	ISP_CORE_MRSZ_COEFF_SUM_VY_SHD__AIVA_MRSZ_COEFF_SUM_VY_SHD__SHIFT 0x00000000

// ISP_CORE_MRSZ_COEFF_SUM_HC_SHD
#define	ISP_CORE_MRSZ_COEFF_SUM_HC_SHD__AIVA_MRSZ_COEFF_SUM_HC_SHD__SHIFT 0x00000000

// ISP_CORE_MRSZ_COEFF_SUM_VC_SHD
#define	ISP_CORE_MRSZ_COEFF_SUM_VC_SHD__AIVA_MRSZ_COEFF_SUM_VC_SHD__SHIFT 0x00000000

// ISP_CORE_VRSZ_CTRL
#define	ISP_CORE_VRSZ_CTRL__AIVA_VRSZ_SCALE_HY_ENABLE__SHIFT 0x00000000
#define	ISP_CORE_VRSZ_CTRL__AIVA_VRSZ_SCALE_HC_ENABLE__SHIFT 0x00000001
#define	ISP_CORE_VRSZ_CTRL__AIVA_VRSZ_SCALE_VY_ENABLE__SHIFT 0x00000002
#define	ISP_CORE_VRSZ_CTRL__AIVA_VRSZ_SCALE_VC_ENABLE__SHIFT 0x00000003
#define	ISP_CORE_VRSZ_CTRL__AIVA_VRSZ_SCALE_HY_UP__SHIFT    0x00000004
#define	ISP_CORE_VRSZ_CTRL__AIVA_VRSZ_SCALE_HC_UP__SHIFT    0x00000005
#define	ISP_CORE_VRSZ_CTRL__AIVA_VRSZ_SCALE_VY_UP__SHIFT    0x00000006
#define	ISP_CORE_VRSZ_CTRL__AIVA_VRSZ_SCALE_VC_UP__SHIFT    0x00000007
#define	ISP_CORE_VRSZ_CTRL__AIVA_VRSZ_CFG_UPD__SHIFT        0x00000008
#define	ISP_CORE_VRSZ_CTRL__AIVA_VRSZ_GEN_CFG_UPD__SHIFT    0x00000009
#define	ISP_CORE_VRSZ_CTRL__AIVA_VRSZ_SCALE_YUV420__SHIFT   0x0000000e
#define	ISP_CORE_VRSZ_CTRL__AIVA_VRSZ_SCALE_CLIP__SHIFT     0x0000000f

// ISP_CORE_VRSZ_SCALE_HY
#define	ISP_CORE_VRSZ_SCALE_HY__AIVA_VRSZ_SCALE_HY__SHIFT   0x00000000

// ISP_CORE_VRSZ_SCALE_HCB
#define	ISP_CORE_VRSZ_SCALE_HCB__AIVA_VRSZ_SCALE_HCB__SHIFT 0x00000000

// ISP_CORE_VRSZ_SCALE_HCR
#define	ISP_CORE_VRSZ_SCALE_HCR__AIVA_VRSZ_SCALE_HCR__SHIFT 0x00000000

// ISP_CORE_VRSZ_SCALE_VY
#define	ISP_CORE_VRSZ_SCALE_VY__AIVA_VRSZ_SCALE_VY__SHIFT   0x00000000

// ISP_CORE_VRSZ_SCALE_VC
#define	ISP_CORE_VRSZ_SCALE_VC__AIVA_VRSZ_SCALE_VC__SHIFT   0x00000000

// ISP_CORE_VRSZ_PHASE_HY
#define	ISP_CORE_VRSZ_PHASE_HY__AIVA_VRSZ_PHASE_HY__SHIFT   0x00000000

// ISP_CORE_VRSZ_PHASE_HC
#define	ISP_CORE_VRSZ_PHASE_HC__AIVA_VRSZ_PHASE_HC__SHIFT   0x00000000

// ISP_CORE_VRSZ_PHASE_VY
#define	ISP_CORE_VRSZ_PHASE_VY__AIVA_VRSZ_PHASE_VY__SHIFT   0x00000000

// ISP_CORE_VRSZ_PHASE_VC
#define	ISP_CORE_VRSZ_PHASE_VC__AIVA_VRSZ_PHASE_VC__SHIFT   0x00000000

// ISP_CORE_VRSZ_SCALE_LUT_ADDR
#define	ISP_CORE_VRSZ_SCALE_LUT_ADDR__AIVA_VRSZ_SCALE_LUT_ADDR__SHIFT 0x00000000

// ISP_CORE_VRSZ_SCALE_LUT
#define	ISP_CORE_VRSZ_SCALE_LUT__AIVA_VRSZ_SCALE_LUT__SHIFT 0x00000000

// ISP_CORE_VRSZ_CTRL_SHD
#define	ISP_CORE_VRSZ_CTRL_SHD__AIVA_VRSZ_SCALE_HY_ENABLE_SHD__SHIFT 0x00000000
#define	ISP_CORE_VRSZ_CTRL_SHD__AIVA_VRSZ_SCALE_HC_ENABLE_SHD__SHIFT 0x00000001
#define	ISP_CORE_VRSZ_CTRL_SHD__AIVA_VRSZ_SCALE_VY_ENABLE_SHD__SHIFT 0x00000002
#define	ISP_CORE_VRSZ_CTRL_SHD__AIVA_VRSZ_SCALE_VC_ENABLE_SHD__SHIFT 0x00000003
#define	ISP_CORE_VRSZ_CTRL_SHD__AIVA_VRSZ_SCALE_HY_UP_SHD__SHIFT 0x00000004
#define	ISP_CORE_VRSZ_CTRL_SHD__AIVA_VRSZ_SCALE_HC_UP_SHD__SHIFT 0x00000005
#define	ISP_CORE_VRSZ_CTRL_SHD__AIVA_VRSZ_SCALE_VY_UP_SHD__SHIFT 0x00000006
#define	ISP_CORE_VRSZ_CTRL_SHD__AIVA_VRSZ_SCALE_VC_UP_SHD__SHIFT 0x00000007
#define	ISP_CORE_VRSZ_CTRL_SHD__AIVA_VRSZ_SCALE_YUV420_SHD__SHIFT 0x0000000e
#define	ISP_CORE_VRSZ_CTRL_SHD__AIVA_VRSZ_SCALE_CLIP_SHD__SHIFT 0x0000000f

// ISP_CORE_VRSZ_SCALE_HY_SHD
#define	ISP_CORE_VRSZ_SCALE_HY_SHD__AIVA_VRSZ_SCALE_HY_SHD__SHIFT 0x00000000

// ISP_CORE_VRSZ_SCALE_HCB_SHD
#define	ISP_CORE_VRSZ_SCALE_HCB_SHD__AIVA_VRSZ_SCALE_HCB_SHD__SHIFT 0x00000000

// ISP_CORE_VRSZ_SCALE_HCR_SHD
#define	ISP_CORE_VRSZ_SCALE_HCR_SHD__AIVA_VRSZ_SCALE_HCR_SHD__SHIFT 0x00000000

// ISP_CORE_VRSZ_SCALE_VY_SHD
#define	ISP_CORE_VRSZ_SCALE_VY_SHD__AIVA_VRSZ_SCALE_VY_SHD__SHIFT 0x00000000

// ISP_CORE_VRSZ_SCALE_VC_SHD
#define	ISP_CORE_VRSZ_SCALE_VC_SHD__AIVA_VRSZ_SCALE_VC_SHD__SHIFT 0x00000000

// ISP_CORE_VRSZ_PHASE_HY_SHD
#define	ISP_CORE_VRSZ_PHASE_HY_SHD__AIVA_VRSZ_PHASE_HY_SHD__SHIFT 0x00000000

// ISP_CORE_VRSZ_PHASE_HC_SHD
#define	ISP_CORE_VRSZ_PHASE_HC_SHD__AIVA_VRSZ_PHASE_HC_SHD__SHIFT 0x00000000

// ISP_CORE_VRSZ_PHASE_VY_SHD
#define	ISP_CORE_VRSZ_PHASE_VY_SHD__AIVA_VRSZ_PHASE_VY_SHD__SHIFT 0x00000000

// ISP_CORE_VRSZ_PHASE_VC_SHD
#define	ISP_CORE_VRSZ_PHASE_VC_SHD__AIVA_VRSZ_PHASE_VC_SHD__SHIFT 0x00000000

// ISP_CORE_VRSZ_HEIGHT_SRC
#define	ISP_CORE_VRSZ_HEIGHT_SRC__AIVA_VRSZ_HEIGHT_SRC__SHIFT 0x00000000

// ISP_CORE_VRSZ_COEFF_SUM_HY
#define	ISP_CORE_VRSZ_COEFF_SUM_HY__AIVA_VRSZ_COEFF_SUM_HY__SHIFT 0x00000000

// ISP_CORE_VRSZ_COEFF_SUM_VY
#define	ISP_CORE_VRSZ_COEFF_SUM_VY__AIVA_VRSZ_COEFF_SUM_VY__SHIFT 0x00000000

// ISP_CORE_VRSZ_COEFF_SUM_HC
#define	ISP_CORE_VRSZ_COEFF_SUM_HC__AIVA_VRSZ_COEFF_SUM_HC__SHIFT 0x00000000

// ISP_CORE_VRSZ_COEFF_SUM_VC
#define	ISP_CORE_VRSZ_COEFF_SUM_VC__AIVA_VRSZ_COEFF_SUM_VC__SHIFT 0x00000000

// ISP_CORE_VRSZ_HEIGHT_SRC_SHD
#define	ISP_CORE_VRSZ_HEIGHT_SRC_SHD__AIVA_VRSZ_HEIGHT_SRC_SHD__SHIFT 0x00000000

// ISP_CORE_VRSZ_COEFF_SUM_HY_SHD
#define	ISP_CORE_VRSZ_COEFF_SUM_HY_SHD__AIVA_VRSZ_COEFF_SUM_HY_SHD__SHIFT 0x00000000

// ISP_CORE_VRSZ_COEFF_SUM_VY_SHD
#define	ISP_CORE_VRSZ_COEFF_SUM_VY_SHD__AIVA_VRSZ_COEFF_SUM_VY_SHD__SHIFT 0x00000000

// ISP_CORE_VRSZ_COEFF_SUM_HC_SHD
#define	ISP_CORE_VRSZ_COEFF_SUM_HC_SHD__AIVA_VRSZ_COEFF_SUM_HC_SHD__SHIFT 0x00000000

// ISP_CORE_VRSZ_COEFF_SUM_VC_SHD
#define	ISP_CORE_VRSZ_COEFF_SUM_VC_SHD__AIVA_VRSZ_COEFF_SUM_VC_SHD__SHIFT 0x00000000

// ISP_CORE_PRSZ_CTRL
#define	ISP_CORE_PRSZ_CTRL__AIVA_PRSZ_SCALE_HY_ENABLE__SHIFT 0x00000000
#define	ISP_CORE_PRSZ_CTRL__AIVA_PRSZ_SCALE_HC_ENABLE__SHIFT 0x00000001
#define	ISP_CORE_PRSZ_CTRL__AIVA_PRSZ_SCALE_VY_ENABLE__SHIFT 0x00000002
#define	ISP_CORE_PRSZ_CTRL__AIVA_PRSZ_SCALE_VC_ENABLE__SHIFT 0x00000003
#define	ISP_CORE_PRSZ_CTRL__AIVA_PRSZ_SCALE_HY_UP__SHIFT    0x00000004
#define	ISP_CORE_PRSZ_CTRL__AIVA_PRSZ_SCALE_HC_UP__SHIFT    0x00000005
#define	ISP_CORE_PRSZ_CTRL__AIVA_PRSZ_SCALE_VY_UP__SHIFT    0x00000006
#define	ISP_CORE_PRSZ_CTRL__AIVA_PRSZ_SCALE_VC_UP__SHIFT    0x00000007
#define	ISP_CORE_PRSZ_CTRL__AIVA_PRSZ_CFG_UPD__SHIFT        0x00000008
#define	ISP_CORE_PRSZ_CTRL__AIVA_PRSZ_GEN_CFG_UPD__SHIFT    0x00000009
#define	ISP_CORE_PRSZ_CTRL__AIVA_PRSZ_SCALE_YUV420__SHIFT   0x0000000e
#define	ISP_CORE_PRSZ_CTRL__AIVA_PRSZ_SCALE_CLIP__SHIFT     0x0000000f

// ISP_CORE_PRSZ_SCALE_HY
#define	ISP_CORE_PRSZ_SCALE_HY__AIVA_PRSZ_SCALE_HY__SHIFT   0x00000000

// ISP_CORE_PRSZ_SCALE_HCB
#define	ISP_CORE_PRSZ_SCALE_HCB__AIVA_PRSZ_SCALE_HCB__SHIFT 0x00000000

// ISP_CORE_PRSZ_SCALE_HCR
#define	ISP_CORE_PRSZ_SCALE_HCR__AIVA_PRSZ_SCALE_HCR__SHIFT 0x00000000

// ISP_CORE_PRSZ_SCALE_VY
#define	ISP_CORE_PRSZ_SCALE_VY__AIVA_PRSZ_SCALE_VY__SHIFT   0x00000000

// ISP_CORE_PRSZ_SCALE_VC
#define	ISP_CORE_PRSZ_SCALE_VC__AIVA_PRSZ_SCALE_VC__SHIFT   0x00000000

// ISP_CORE_PRSZ_PHASE_HY
#define	ISP_CORE_PRSZ_PHASE_HY__AIVA_PRSZ_PHASE_HY__SHIFT   0x00000000

// ISP_CORE_PRSZ_PHASE_HC
#define	ISP_CORE_PRSZ_PHASE_HC__AIVA_PRSZ_PHASE_HC__SHIFT   0x00000000

// ISP_CORE_PRSZ_PHASE_VY
#define	ISP_CORE_PRSZ_PHASE_VY__AIVA_PRSZ_PHASE_VY__SHIFT   0x00000000

// ISP_CORE_PRSZ_PHASE_VC
#define	ISP_CORE_PRSZ_PHASE_VC__AIVA_PRSZ_PHASE_VC__SHIFT   0x00000000

// ISP_CORE_PRSZ_SCALE_LUT_ADDR
#define	ISP_CORE_PRSZ_SCALE_LUT_ADDR__AIVA_PRSZ_SCALE_LUT_ADDR__SHIFT 0x00000000

// ISP_CORE_PRSZ_SCALE_LUT
#define	ISP_CORE_PRSZ_SCALE_LUT__AIVA_PRSZ_SCALE_LUT__SHIFT 0x00000000

// ISP_CORE_PRSZ_CTRL_SHD
#define	ISP_CORE_PRSZ_CTRL_SHD__AIVA_PRSZ_SCALE_HY_ENABLE_SHD__SHIFT 0x00000000
#define	ISP_CORE_PRSZ_CTRL_SHD__AIVA_PRSZ_SCALE_HC_ENABLE_SHD__SHIFT 0x00000001
#define	ISP_CORE_PRSZ_CTRL_SHD__AIVA_PRSZ_SCALE_VY_ENABLE_SHD__SHIFT 0x00000002
#define	ISP_CORE_PRSZ_CTRL_SHD__AIVA_PRSZ_SCALE_VC_ENABLE_SHD__SHIFT 0x00000003
#define	ISP_CORE_PRSZ_CTRL_SHD__AIVA_PRSZ_SCALE_HY_UP_SHD__SHIFT 0x00000004
#define	ISP_CORE_PRSZ_CTRL_SHD__AIVA_PRSZ_SCALE_HC_UP_SHD__SHIFT 0x00000005
#define	ISP_CORE_PRSZ_CTRL_SHD__AIVA_PRSZ_SCALE_VY_UP_SHD__SHIFT 0x00000006
#define	ISP_CORE_PRSZ_CTRL_SHD__AIVA_PRSZ_SCALE_VC_UP_SHD__SHIFT 0x00000007
#define	ISP_CORE_PRSZ_CTRL_SHD__AIVA_PRSZ_SCALE_YUV420_SHD__SHIFT 0x0000000e
#define	ISP_CORE_PRSZ_CTRL_SHD__AIVA_PRSZ_SCALE_CLIP_SHD__SHIFT 0x0000000f

// ISP_CORE_PRSZ_SCALE_HY_SHD
#define	ISP_CORE_PRSZ_SCALE_HY_SHD__AIVA_PRSZ_SCALE_HY_SHD__SHIFT 0x00000000

// ISP_CORE_PRSZ_SCALE_HCB_SHD
#define	ISP_CORE_PRSZ_SCALE_HCB_SHD__AIVA_PRSZ_SCALE_HCB_SHD__SHIFT 0x00000000

// ISP_CORE_PRSZ_SCALE_HCR_SHD
#define	ISP_CORE_PRSZ_SCALE_HCR_SHD__AIVA_PRSZ_SCALE_HCR_SHD__SHIFT 0x00000000

// ISP_CORE_PRSZ_SCALE_VY_SHD
#define	ISP_CORE_PRSZ_SCALE_VY_SHD__AIVA_PRSZ_SCALE_VY_SHD__SHIFT 0x00000000

// ISP_CORE_PRSZ_SCALE_VC_SHD
#define	ISP_CORE_PRSZ_SCALE_VC_SHD__AIVA_PRSZ_SCALE_VC_SHD__SHIFT 0x00000000

// ISP_CORE_PRSZ_PHASE_HY_SHD
#define	ISP_CORE_PRSZ_PHASE_HY_SHD__AIVA_PRSZ_PHASE_HY_SHD__SHIFT 0x00000000

// ISP_CORE_PRSZ_PHASE_HC_SHD
#define	ISP_CORE_PRSZ_PHASE_HC_SHD__AIVA_PRSZ_PHASE_HC_SHD__SHIFT 0x00000000

// ISP_CORE_PRSZ_PHASE_VY_SHD
#define	ISP_CORE_PRSZ_PHASE_VY_SHD__AIVA_PRSZ_PHASE_VY_SHD__SHIFT 0x00000000

// ISP_CORE_PRSZ_PHASE_VC_SHD
#define	ISP_CORE_PRSZ_PHASE_VC_SHD__AIVA_PRSZ_PHASE_VC_SHD__SHIFT 0x00000000

// ISP_CORE_PRSZ_HEIGHT_SRC
#define	ISP_CORE_PRSZ_HEIGHT_SRC__AIVA_PRSZ_HEIGHT_SRC__SHIFT 0x00000000

// ISP_CORE_PRSZ_COEFF_SUM_HY
#define	ISP_CORE_PRSZ_COEFF_SUM_HY__AIVA_PRSZ_COEFF_SUM_HY__SHIFT 0x00000000

// ISP_CORE_PRSZ_COEFF_SUM_VY
#define	ISP_CORE_PRSZ_COEFF_SUM_VY__AIVA_PRSZ_COEFF_SUM_VY__SHIFT 0x00000000

// ISP_CORE_PRSZ_COEFF_SUM_HC
#define	ISP_CORE_PRSZ_COEFF_SUM_HC__AIVA_PRSZ_COEFF_SUM_HC__SHIFT 0x00000000

// ISP_CORE_PRSZ_COEFF_SUM_VC
#define	ISP_CORE_PRSZ_COEFF_SUM_VC__AIVA_PRSZ_COEFF_SUM_VC__SHIFT 0x00000000

// ISP_CORE_PRSZ_HEIGHT_SRC_SHD
#define	ISP_CORE_PRSZ_HEIGHT_SRC_SHD__AIVA_PRSZ_HEIGHT_SRC_SHD__SHIFT 0x00000000

// ISP_CORE_PRSZ_COEFF_SUM_HY_SHD
#define	ISP_CORE_PRSZ_COEFF_SUM_HY_SHD__AIVA_PRSZ_COEFF_SUM_HY_SHD__SHIFT 0x00000000

// ISP_CORE_PRSZ_COEFF_SUM_VY_SHD
#define	ISP_CORE_PRSZ_COEFF_SUM_VY_SHD__AIVA_PRSZ_COEFF_SUM_VY_SHD__SHIFT 0x00000000

// ISP_CORE_PRSZ_COEFF_SUM_HC_SHD
#define	ISP_CORE_PRSZ_COEFF_SUM_HC_SHD__AIVA_PRSZ_COEFF_SUM_HC_SHD__SHIFT 0x00000000

// ISP_CORE_PRSZ_COEFF_SUM_VC_SHD
#define	ISP_CORE_PRSZ_COEFF_SUM_VC_SHD__AIVA_PRSZ_COEFF_SUM_VC_SHD__SHIFT 0x00000000

// ISP_CORE_PREP_CTRL
#define	ISP_CORE_PREP_CTRL__EXT_DBG_EN__SHIFT              0x00000000
#define	ISP_CORE_PREP_CTRL__AIVA_PREP_INTF_TYPE__SHIFT      0x00000001
#define	ISP_CORE_PREP_CTRL__AIVA_PREP_INFORM_ENABLE__SHIFT  0x00000004
#define	ISP_CORE_PREP_CTRL__AIVA_PREP_BYPASS_STNR__SHIFT    0x00000005
#define	ISP_CORE_PREP_CTRL__AIVA_PREP_CLSC_CFG_UPD__SHIFT   0x00000008
#define	ISP_CORE_PREP_CTRL__AIVA_PREP_SNR_CFG_UPD__SHIFT    0x00000009
#define	ISP_CORE_PREP_CTRL__AIVA_PREP_TNR_CFG_UPD__SHIFT    0x0000000a
#define	ISP_CORE_PREP_CTRL__AIVA_PREP_WDMA_CFG_UPD__SHIFT   0x0000000b
#define	ISP_CORE_PREP_CTRL__AIVA_PREP_GEN_CFG_UPD__SHIFT    0x0000000f

// ISP_CORE_PREP_IMSC
#define	ISP_CORE_PREP_IMSC__AIVA_PREP_IMSC_INFORM_H_START__SHIFT 0x00000000
#define	ISP_CORE_PREP_IMSC__AIVA_PREP_IMSC_INFORM_V_START__SHIFT 0x00000001
#define	ISP_CORE_PREP_IMSC__AIVA_PREP_IMSC_INFORM_SIZE_ERR__SHIFT 0x00000002
#define	ISP_CORE_PREP_IMSC__AIVA_PREP_IMSC_INFORM_FRAME_START__SHIFT 0x00000003
#define	ISP_CORE_PREP_IMSC__AIVA_PREP_IMSC_INFORM_FRAME_END__SHIFT 0x00000004
#define	ISP_CORE_PREP_IMSC__AIVA_PREP_IMSC_INFORM_OFF__SHIFT 0x00000005
#define	ISP_CORE_PREP_IMSC__AIVA_PREP_IMSC_OUTFORM_SIZE_ERR__SHIFT 0x00000006
#define	ISP_CORE_PREP_IMSC__AIVA_PREP_IMSC_OUTFORM_FRAME_START__SHIFT 0x00000007
#define	ISP_CORE_PREP_IMSC__AIVA_PREP_IMSC_OUTFORM_FRAME_END__SHIFT 0x00000008

// ISP_CORE_PREP_RIS
#define	ISP_CORE_PREP_RIS__AIVA_PREP_RIS_INFORM_H_START__SHIFT 0x00000000
#define	ISP_CORE_PREP_RIS__AIVA_PREP_RIS_INFORM_V_START__SHIFT 0x00000001
#define	ISP_CORE_PREP_RIS__AIVA_PREP_RIS_INFORM_SIZE_ERR__SHIFT 0x00000002
#define	ISP_CORE_PREP_RIS__AIVA_PREP_RIS_INFORM_FRAME_START__SHIFT 0x00000003
#define	ISP_CORE_PREP_RIS__AIVA_PREP_RIS_INFORM_FRAME_END__SHIFT 0x00000004
#define	ISP_CORE_PREP_RIS__AIVA_PREP_RIS_INFORM_OFF__SHIFT  0x00000005
#define	ISP_CORE_PREP_RIS__AIVA_PREP_RIS_OUTFORM_SIZE_ERR__SHIFT 0x00000006
#define	ISP_CORE_PREP_RIS__AIVA_PREP_RIS_OUTFORM_FRAME_START__SHIFT 0x00000007
#define	ISP_CORE_PREP_RIS__AIVA_PREP_RIS_OUTFORM_FRAME_END__SHIFT 0x00000008

// ISP_CORE_PREP_MIS
#define	ISP_CORE_PREP_MIS__AIVA_PREP_MIS_INFORM_H_START__SHIFT 0x00000000
#define	ISP_CORE_PREP_MIS__AIVA_PREP_MIS_INFORM_V_START__SHIFT 0x00000001
#define	ISP_CORE_PREP_MIS__AIVA_PREP_MIS_INFORM_SIZE_ERR__SHIFT 0x00000002
#define	ISP_CORE_PREP_MIS__AIVA_PREP_MIS_INFORM_FRAME_START__SHIFT 0x00000003
#define	ISP_CORE_PREP_MIS__AIVA_PREP_MIS_INFORM_FRAME_END__SHIFT 0x00000004
#define	ISP_CORE_PREP_MIS__AIVA_PREP_MIS_INFORM_OFF__SHIFT  0x00000005
#define	ISP_CORE_PREP_MIS__AIVA_PREP_MIS_OUTFORM_SIZE_ERR__SHIFT 0x00000006
#define	ISP_CORE_PREP_MIS__AIVA_PREP_MIS_OUTFORM_FRAME_START__SHIFT 0x00000007
#define	ISP_CORE_PREP_MIS__AIVA_PREP_MIS_OUTFORM_FRAME_END__SHIFT 0x00000008

// ISP_CORE_PREP_ICR
#define	ISP_CORE_PREP_ICR__AIVA_PREP_ICR_INFORM_H_START__SHIFT 0x00000000
#define	ISP_CORE_PREP_ICR__AIVA_PREP_ICR_INFORM_V_START__SHIFT 0x00000001
#define	ISP_CORE_PREP_ICR__AIVA_PREP_ICR_INFORM_SIZE_ERR__SHIFT 0x00000002
#define	ISP_CORE_PREP_ICR__AIVA_PREP_ICR_INFORM_FRAME_START__SHIFT 0x00000003
#define	ISP_CORE_PREP_ICR__AIVA_PREP_ICR_INFORM_FRAME_END__SHIFT 0x00000004
#define	ISP_CORE_PREP_ICR__AIVA_PREP_ICR_INFORM_OFF__SHIFT  0x00000005
#define	ISP_CORE_PREP_ICR__AIVA_PREP_ICR_OUTFORM_SIZE_ERR__SHIFT 0x00000006
#define	ISP_CORE_PREP_ICR__AIVA_PREP_ICR_OUTFORM_FRAME_START__SHIFT 0x00000007
#define	ISP_CORE_PREP_ICR__AIVA_PREP_ICR_OUTFORM_FRAME_END__SHIFT 0x00000008

// ISP_CORE_PREP_ISR
#define	ISP_CORE_PREP_ISR__AIVA_PREP_ISR_INFORM_H_START__SHIFT 0x00000000
#define	ISP_CORE_PREP_ISR__AIVA_PREP_ISR_INFORM_V_START__SHIFT 0x00000001
#define	ISP_CORE_PREP_ISR__AIVA_PREP_ISR_INFORM_SIZE_ERR__SHIFT 0x00000002
#define	ISP_CORE_PREP_ISR__AIVA_PREP_ISR_INFORM_FRAME_START__SHIFT 0x00000003
#define	ISP_CORE_PREP_ISR__AIVA_PREP_ISR_INFORM_FRAME_END__SHIFT 0x00000004
#define	ISP_CORE_PREP_ISR__AIVA_PREP_ISR_INFORM_OFF__SHIFT  0x00000005
#define	ISP_CORE_PREP_ISR__AIVA_PREP_ISR_OUTFORM_SIZE_ERR__SHIFT 0x00000006
#define	ISP_CORE_PREP_ISR__AIVA_PREP_ISR_OUTFORM_FRAME_START__SHIFT 0x00000007
#define	ISP_CORE_PREP_ISR__AIVA_PREP_ISR_OUTFORM_FRAME_END__SHIFT 0x00000008

// ISP_CORE_PREP_FLAGS_SHD
#define	ISP_CORE_PREP_FLAGS_SHD__AIVA_PREP_INFORM_EN_SHD__SHIFT 0x00000000
#define	ISP_CORE_PREP_FLAGS_SHD__AIVA_PREP_INFORM_FIELD_SHD__SHIFT 0x00000001

// ISP_CORE_PREP_ACQ_PROP
#define	ISP_CORE_PREP_ACQ_PROP__AIVA_PREP_HSYNC_POL__SHIFT  0x00000000
#define	ISP_CORE_PREP_ACQ_PROP__AIVA_PREP_VSYNC_POL__SHIFT  0x00000001
#define	ISP_CORE_PREP_ACQ_PROP__AIVA_PREP_BAYER_PAT__SHIFT  0x00000002
#define	ISP_CORE_PREP_ACQ_PROP__AIVA_PREP_FIELD_SELECTION__SHIFT 0x00000004
#define	ISP_CORE_PREP_ACQ_PROP__AIVA_PREP_FIELD_INV__SHIFT  0x00000006
#define	ISP_CORE_PREP_ACQ_PROP__AIVA_PREP_INPUT_SELECTION__SHIFT 0x00000007
#define	ISP_CORE_PREP_ACQ_PROP__DMA_SELECTION__SHIFT       0x0000000a

// ISP_CORE_PREP_ACQ_H_OFFS
#define	ISP_CORE_PREP_ACQ_H_OFFS__AIVA_PREP_ACQ_H_OFFS__SHIFT 0x00000000

// ISP_CORE_PREP_ACQ_V_OFFS
#define	ISP_CORE_PREP_ACQ_V_OFFS__AIVA_PREP_ACQ_V_OFFS__SHIFT 0x00000000

// ISP_CORE_PREP_ACQ_H_SIZE
#define	ISP_CORE_PREP_ACQ_H_SIZE__AIVA_PREP_ACQ_H_SIZE__SHIFT 0x00000000

// ISP_CORE_PREP_ACQ_V_SIZE
#define	ISP_CORE_PREP_ACQ_V_SIZE__AIVA_PREP_ACQ_V_SIZE__SHIFT 0x00000000

// ISP_CORE_PREP_OUT_H_OFFS
#define	ISP_CORE_PREP_OUT_H_OFFS__AIVA_PREP_OUT_H_OFFS__SHIFT 0x00000000

// ISP_CORE_PREP_OUT_V_OFFS
#define	ISP_CORE_PREP_OUT_V_OFFS__AIVA_PREP_OUT_V_OFFS__SHIFT 0x00000000

// ISP_CORE_PREP_OUT_H_SIZE
#define	ISP_CORE_PREP_OUT_H_SIZE__AIVA_PREP_OUT_H_SIZE__SHIFT 0x00000000

// ISP_CORE_PREP_OUT_V_SIZE
#define	ISP_CORE_PREP_OUT_V_SIZE__AIVA_PREP_OUT_V_SIZE__SHIFT 0x00000000

// ISP_CORE_PREP_ERR
#define	ISP_CORE_PREP_ERR__AIVA_PREP_INFORM_SIZE_ERR__SHIFT 0x00000000
#define	ISP_CORE_PREP_ERR__AIVA_PREP_OUTFORM_SIZE_ERR__SHIFT 0x00000001

// ISP_CORE_PREP_ERR_CLR
#define	ISP_CORE_PREP_ERR_CLR__AIVA_PREP_INFORM_SIZE_ERR_CLR__SHIFT 0x00000000
#define	ISP_CORE_PREP_ERR_CLR__AIVA_PREP_OUTFORM_SIZE_ERR_CLR__SHIFT 0x00000001

// ISP_CORE_PREP_BLS_CTRL
#define	ISP_CORE_PREP_BLS_CTRL__AIVA_BLS_ENABLE__SHIFT      0x00000000
#define	ISP_CORE_PREP_BLS_CTRL__AIVA_BLS_MODE__SHIFT        0x00000001
#define	ISP_CORE_PREP_BLS_CTRL__AIVA_BLS_WINDOW_ENABLE__SHIFT 0x00000002

// ISP_CORE_PREP_BLS_SAMPLES
#define	ISP_CORE_PREP_BLS_SAMPLES__AIVA_BLS_SAMPLES__SHIFT  0x00000000

// ISP_CORE_PREP_BLS_H1_START
#define	ISP_CORE_PREP_BLS_H1_START__AIVA_BLS_H1_START__SHIFT 0x00000000

// ISP_CORE_PREP_BLS_H1_STOP
#define	ISP_CORE_PREP_BLS_H1_STOP__AIVA_BLS_H1_STOP__SHIFT  0x00000000

// ISP_CORE_PREP_BLS_V1_START
#define	ISP_CORE_PREP_BLS_V1_START__AIVA_BLS_V1_START__SHIFT 0x00000000

// ISP_CORE_PREP_BLS_V1_STOP
#define	ISP_CORE_PREP_BLS_V1_STOP__AIVA_BLS_V1_STOP__SHIFT  0x00000000

// ISP_CORE_PREP_BLS_A_FIXED
#define	ISP_CORE_PREP_BLS_A_FIXED__AIVA_BLS_A_FIXED__SHIFT  0x00000000

// ISP_CORE_PREP_BLS_B_FIXED
#define	ISP_CORE_PREP_BLS_B_FIXED__AIVA_BLS_B_FIXED__SHIFT  0x00000000

// ISP_CORE_PREP_BLS_C_FIXED
#define	ISP_CORE_PREP_BLS_C_FIXED__AIVA_BLS_C_FIXED__SHIFT  0x00000000

// ISP_CORE_PREP_BLS_D_FIXED
#define	ISP_CORE_PREP_BLS_D_FIXED__AIVA_BLS_D_FIXED__SHIFT  0x00000000

// ISP_CORE_PREP_BLS_A_MEASURED
#define	ISP_CORE_PREP_BLS_A_MEASURED__AIVA_BLS_A_MEASURED__SHIFT 0x00000000

// ISP_CORE_PREP_BLS_B_MEASURED
#define	ISP_CORE_PREP_BLS_B_MEASURED__AIVA_BLS_B_MEASURED__SHIFT 0x00000000

// ISP_CORE_PREP_BLS_C_MEASURED
#define	ISP_CORE_PREP_BLS_C_MEASURED__AIVA_BLS_C_MEASURED__SHIFT 0x00000000

// ISP_CORE_PREP_BLS_D_MEASURED
#define	ISP_CORE_PREP_BLS_D_MEASURED__AIVA_BLS_D_MEASURED__SHIFT 0x00000000

// ISP_CORE_PREP_GAMMA_CTRL
#define	ISP_CORE_PREP_GAMMA_CTRL__AIVA_PREP_GAMMA_EN__SHIFT 0x00000000

// ISP_CORE_PREP_GAMMA_DX_LO
#define	ISP_CORE_PREP_GAMMA_DX_LO__AIVA_PREP_GAMMA_DX_1__SHIFT 0x00000000
#define	ISP_CORE_PREP_GAMMA_DX_LO__AIVA_PREP_GAMMA_DX_2__SHIFT 0x00000004
#define	ISP_CORE_PREP_GAMMA_DX_LO__AIVA_PREP_GAMMA_DX_3__SHIFT 0x00000008
#define	ISP_CORE_PREP_GAMMA_DX_LO__AIVA_PREP_GAMMA_DX_4__SHIFT 0x0000000c
#define	ISP_CORE_PREP_GAMMA_DX_LO__AIVA_PREP_GAMMA_DX_5__SHIFT 0x00000010
#define	ISP_CORE_PREP_GAMMA_DX_LO__AIVA_PREP_GAMMA_DX_6__SHIFT 0x00000014
#define	ISP_CORE_PREP_GAMMA_DX_LO__AIVA_PREP_GAMMA_DX_7__SHIFT 0x00000018
#define	ISP_CORE_PREP_GAMMA_DX_LO__AIVA_PREP_GAMMA_DX_8__SHIFT 0x0000001c

// ISP_CORE_PREP_GAMMA_DX_HI
#define	ISP_CORE_PREP_GAMMA_DX_HI__AIVA_PREP_GAMMA_DX_9__SHIFT 0x00000000
#define	ISP_CORE_PREP_GAMMA_DX_HI__AIVA_PREP_GAMMA_DX_10__SHIFT 0x00000004
#define	ISP_CORE_PREP_GAMMA_DX_HI__AIVA_PREP_GAMMA_DX_11__SHIFT 0x00000008
#define	ISP_CORE_PREP_GAMMA_DX_HI__AIVA_PREP_GAMMA_DX_12__SHIFT 0x0000000c
#define	ISP_CORE_PREP_GAMMA_DX_HI__AIVA_PREP_GAMMA_DX_13__SHIFT 0x00000010
#define	ISP_CORE_PREP_GAMMA_DX_HI__AIVA_PREP_GAMMA_DX_14__SHIFT 0x00000014
#define	ISP_CORE_PREP_GAMMA_DX_HI__AIVA_PREP_GAMMA_DX_15__SHIFT 0x00000018
#define	ISP_CORE_PREP_GAMMA_DX_HI__AIVA_PREP_GAMMA_DX_16__SHIFT 0x0000001c

// ISP_CORE_PREP_GAMMA_R_Y_0
#define	ISP_CORE_PREP_GAMMA_R_Y_0__AIVA_PREP_GAMMA_R_Y__SHIFT 0x00000000

// ISP_CORE_PREP_GAMMA_R_Y_1
#define	ISP_CORE_PREP_GAMMA_R_Y_1__AIVA_PREP_GAMMA_R_Y__SHIFT 0x00000000

// ISP_CORE_PREP_GAMMA_R_Y_2
#define	ISP_CORE_PREP_GAMMA_R_Y_2__AIVA_PREP_GAMMA_R_Y__SHIFT 0x00000000

// ISP_CORE_PREP_GAMMA_R_Y_3
#define	ISP_CORE_PREP_GAMMA_R_Y_3__AIVA_PREP_GAMMA_R_Y__SHIFT 0x00000000

// ISP_CORE_PREP_GAMMA_R_Y_4
#define	ISP_CORE_PREP_GAMMA_R_Y_4__AIVA_PREP_GAMMA_R_Y__SHIFT 0x00000000

// ISP_CORE_PREP_GAMMA_R_Y_5
#define	ISP_CORE_PREP_GAMMA_R_Y_5__AIVA_PREP_GAMMA_R_Y__SHIFT 0x00000000

// ISP_CORE_PREP_GAMMA_R_Y_6
#define	ISP_CORE_PREP_GAMMA_R_Y_6__AIVA_PREP_GAMMA_R_Y__SHIFT 0x00000000

// ISP_CORE_PREP_GAMMA_R_Y_7
#define	ISP_CORE_PREP_GAMMA_R_Y_7__AIVA_PREP_GAMMA_R_Y__SHIFT 0x00000000

// ISP_CORE_PREP_GAMMA_R_Y_8
#define	ISP_CORE_PREP_GAMMA_R_Y_8__AIVA_PREP_GAMMA_R_Y__SHIFT 0x00000000

// ISP_CORE_PREP_GAMMA_R_Y_9
#define	ISP_CORE_PREP_GAMMA_R_Y_9__AIVA_PREP_GAMMA_R_Y__SHIFT 0x00000000

// ISP_CORE_PREP_GAMMA_R_Y_10
#define	ISP_CORE_PREP_GAMMA_R_Y_10__AIVA_PREP_GAMMA_R_Y__SHIFT 0x00000000

// ISP_CORE_PREP_GAMMA_R_Y_11
#define	ISP_CORE_PREP_GAMMA_R_Y_11__AIVA_PREP_GAMMA_R_Y__SHIFT 0x00000000

// ISP_CORE_PREP_GAMMA_R_Y_12
#define	ISP_CORE_PREP_GAMMA_R_Y_12__AIVA_PREP_GAMMA_R_Y__SHIFT 0x00000000

// ISP_CORE_PREP_GAMMA_R_Y_13
#define	ISP_CORE_PREP_GAMMA_R_Y_13__AIVA_PREP_GAMMA_R_Y__SHIFT 0x00000000

// ISP_CORE_PREP_GAMMA_R_Y_14
#define	ISP_CORE_PREP_GAMMA_R_Y_14__AIVA_PREP_GAMMA_R_Y__SHIFT 0x00000000

// ISP_CORE_PREP_GAMMA_R_Y_15
#define	ISP_CORE_PREP_GAMMA_R_Y_15__AIVA_PREP_GAMMA_R_Y__SHIFT 0x00000000

// ISP_CORE_PREP_GAMMA_R_Y_16
#define	ISP_CORE_PREP_GAMMA_R_Y_16__AIVA_PREP_GAMMA_R_Y__SHIFT 0x00000000

// ISP_CORE_PREP_GAMMA_G_Y_0
#define	ISP_CORE_PREP_GAMMA_G_Y_0__AIVA_PREP_GAMMA_G_Y__SHIFT 0x00000000

// ISP_CORE_PREP_GAMMA_G_Y_1
#define	ISP_CORE_PREP_GAMMA_G_Y_1__AIVA_PREP_GAMMA_G_Y__SHIFT 0x00000000

// ISP_CORE_PREP_GAMMA_G_Y_2
#define	ISP_CORE_PREP_GAMMA_G_Y_2__AIVA_PREP_GAMMA_G_Y__SHIFT 0x00000000

// ISP_CORE_PREP_GAMMA_G_Y_3
#define	ISP_CORE_PREP_GAMMA_G_Y_3__AIVA_PREP_GAMMA_G_Y__SHIFT 0x00000000

// ISP_CORE_PREP_GAMMA_G_Y_4
#define	ISP_CORE_PREP_GAMMA_G_Y_4__AIVA_PREP_GAMMA_G_Y__SHIFT 0x00000000

// ISP_CORE_PREP_GAMMA_G_Y_5
#define	ISP_CORE_PREP_GAMMA_G_Y_5__AIVA_PREP_GAMMA_G_Y__SHIFT 0x00000000

// ISP_CORE_PREP_GAMMA_G_Y_6
#define	ISP_CORE_PREP_GAMMA_G_Y_6__AIVA_PREP_GAMMA_G_Y__SHIFT 0x00000000

// ISP_CORE_PREP_GAMMA_G_Y_7
#define	ISP_CORE_PREP_GAMMA_G_Y_7__AIVA_PREP_GAMMA_G_Y__SHIFT 0x00000000

// ISP_CORE_PREP_GAMMA_G_Y_8
#define	ISP_CORE_PREP_GAMMA_G_Y_8__AIVA_PREP_GAMMA_G_Y__SHIFT 0x00000000

// ISP_CORE_PREP_GAMMA_G_Y_9
#define	ISP_CORE_PREP_GAMMA_G_Y_9__AIVA_PREP_GAMMA_G_Y__SHIFT 0x00000000

// ISP_CORE_PREP_GAMMA_G_Y_10
#define	ISP_CORE_PREP_GAMMA_G_Y_10__AIVA_PREP_GAMMA_G_Y__SHIFT 0x00000000

// ISP_CORE_PREP_GAMMA_G_Y_11
#define	ISP_CORE_PREP_GAMMA_G_Y_11__AIVA_PREP_GAMMA_G_Y__SHIFT 0x00000000

// ISP_CORE_PREP_GAMMA_G_Y_12
#define	ISP_CORE_PREP_GAMMA_G_Y_12__AIVA_PREP_GAMMA_G_Y__SHIFT 0x00000000

// ISP_CORE_PREP_GAMMA_G_Y_13
#define	ISP_CORE_PREP_GAMMA_G_Y_13__AIVA_PREP_GAMMA_G_Y__SHIFT 0x00000000

// ISP_CORE_PREP_GAMMA_G_Y_14
#define	ISP_CORE_PREP_GAMMA_G_Y_14__AIVA_PREP_GAMMA_G_Y__SHIFT 0x00000000

// ISP_CORE_PREP_GAMMA_G_Y_15
#define	ISP_CORE_PREP_GAMMA_G_Y_15__AIVA_PREP_GAMMA_G_Y__SHIFT 0x00000000

// ISP_CORE_PREP_GAMMA_G_Y_16
#define	ISP_CORE_PREP_GAMMA_G_Y_16__AIVA_PREP_GAMMA_G_Y__SHIFT 0x00000000

// ISP_CORE_PREP_GAMMA_B_Y_0
#define	ISP_CORE_PREP_GAMMA_B_Y_0__AIVA_PREP_GAMMA_B_Y__SHIFT 0x00000000

// ISP_CORE_PREP_GAMMA_B_Y_1
#define	ISP_CORE_PREP_GAMMA_B_Y_1__AIVA_PREP_GAMMA_B_Y__SHIFT 0x00000000

// ISP_CORE_PREP_GAMMA_B_Y_2
#define	ISP_CORE_PREP_GAMMA_B_Y_2__AIVA_PREP_GAMMA_B_Y__SHIFT 0x00000000

// ISP_CORE_PREP_GAMMA_B_Y_3
#define	ISP_CORE_PREP_GAMMA_B_Y_3__AIVA_PREP_GAMMA_B_Y__SHIFT 0x00000000

// ISP_CORE_PREP_GAMMA_B_Y_4
#define	ISP_CORE_PREP_GAMMA_B_Y_4__AIVA_PREP_GAMMA_B_Y__SHIFT 0x00000000

// ISP_CORE_PREP_GAMMA_B_Y_5
#define	ISP_CORE_PREP_GAMMA_B_Y_5__AIVA_PREP_GAMMA_B_Y__SHIFT 0x00000000

// ISP_CORE_PREP_GAMMA_B_Y_6
#define	ISP_CORE_PREP_GAMMA_B_Y_6__AIVA_PREP_GAMMA_B_Y__SHIFT 0x00000000

// ISP_CORE_PREP_GAMMA_B_Y_7
#define	ISP_CORE_PREP_GAMMA_B_Y_7__AIVA_PREP_GAMMA_B_Y__SHIFT 0x00000000

// ISP_CORE_PREP_GAMMA_B_Y_8
#define	ISP_CORE_PREP_GAMMA_B_Y_8__AIVA_PREP_GAMMA_B_Y__SHIFT 0x00000000

// ISP_CORE_PREP_GAMMA_B_Y_9
#define	ISP_CORE_PREP_GAMMA_B_Y_9__AIVA_PREP_GAMMA_B_Y__SHIFT 0x00000000

// ISP_CORE_PREP_GAMMA_B_Y_10
#define	ISP_CORE_PREP_GAMMA_B_Y_10__AIVA_PREP_GAMMA_B_Y__SHIFT 0x00000000

// ISP_CORE_PREP_GAMMA_B_Y_11
#define	ISP_CORE_PREP_GAMMA_B_Y_11__AIVA_PREP_GAMMA_B_Y__SHIFT 0x00000000

// ISP_CORE_PREP_GAMMA_B_Y_12
#define	ISP_CORE_PREP_GAMMA_B_Y_12__AIVA_PREP_GAMMA_B_Y__SHIFT 0x00000000

// ISP_CORE_PREP_GAMMA_B_Y_13
#define	ISP_CORE_PREP_GAMMA_B_Y_13__AIVA_PREP_GAMMA_B_Y__SHIFT 0x00000000

// ISP_CORE_PREP_GAMMA_B_Y_14
#define	ISP_CORE_PREP_GAMMA_B_Y_14__AIVA_PREP_GAMMA_B_Y__SHIFT 0x00000000

// ISP_CORE_PREP_GAMMA_B_Y_15
#define	ISP_CORE_PREP_GAMMA_B_Y_15__AIVA_PREP_GAMMA_B_Y__SHIFT 0x00000000

// ISP_CORE_PREP_GAMMA_B_Y_16
#define	ISP_CORE_PREP_GAMMA_B_Y_16__AIVA_PREP_GAMMA_B_Y__SHIFT 0x00000000

// ISP_CORE_PREP_LSC_CTRL
#define	ISP_CORE_PREP_LSC_CTRL__AIVA_LSC_EN__SHIFT          0x00000000

// ISP_CORE_PREP_LSC_R_TABLE_ADDR
#define	ISP_CORE_PREP_LSC_R_TABLE_ADDR__AIVA_LSC_R_RAM_ADDR__SHIFT 0x00000000

// ISP_CORE_PREP_LSC_GR_TABLE_ADDR
#define	ISP_CORE_PREP_LSC_GR_TABLE_ADDR__AIVA_LSC_GR_RAM_ADDR__SHIFT 0x00000000

// ISP_CORE_PREP_LSC_B_TABLE_ADDR
#define	ISP_CORE_PREP_LSC_B_TABLE_ADDR__AIVA_LSC_B_RAM_ADDR__SHIFT 0x00000000

// ISP_CORE_PREP_LSC_GB_TABLE_ADDR
#define	ISP_CORE_PREP_LSC_GB_TABLE_ADDR__AIVA_LSC_GB_RAM_ADDR__SHIFT 0x00000000

// ISP_CORE_PREP_LSC_R_TABLE_DATA
#define	ISP_CORE_PREP_LSC_R_TABLE_DATA__AIVA_LSC_R_SAMPLE_0__SHIFT 0x00000000
#define	ISP_CORE_PREP_LSC_R_TABLE_DATA__AIVA_LSC_R_SAMPLE_1__SHIFT 0x0000000c

// ISP_CORE_PREP_LSC_GR_TABLE_DATA
#define	ISP_CORE_PREP_LSC_GR_TABLE_DATA__AIVA_LSC_GR_SAMPLE_0__SHIFT 0x00000000
#define	ISP_CORE_PREP_LSC_GR_TABLE_DATA__AIVA_LSC_GR_SAMPLE_1__SHIFT 0x0000000c

// ISP_CORE_PREP_LSC_B_TABLE_DATA
#define	ISP_CORE_PREP_LSC_B_TABLE_DATA__AIVA_LSC_B_SAMPLE_0__SHIFT 0x00000000
#define	ISP_CORE_PREP_LSC_B_TABLE_DATA__AIVA_LSC_B_SAMPLE_1__SHIFT 0x0000000c

// ISP_CORE_PREP_LSC_GB_TABLE_DATA
#define	ISP_CORE_PREP_LSC_GB_TABLE_DATA__AIVA_LSC_GB_SAMPLE_0__SHIFT 0x00000000
#define	ISP_CORE_PREP_LSC_GB_TABLE_DATA__AIVA_LSC_GB_SAMPLE_1__SHIFT 0x0000000c

// ISP_CORE_PREP_LSC_XGRAD_01
#define	ISP_CORE_PREP_LSC_XGRAD_01__AIVA_LSC_XGRAD_0__SHIFT 0x00000000
#define	ISP_CORE_PREP_LSC_XGRAD_01__AIVA_LSC_XGRAD_1__SHIFT 0x00000010

// ISP_CORE_PREP_LSC_XGRAD_23
#define	ISP_CORE_PREP_LSC_XGRAD_23__AIVA_LSC_XGRAD_2__SHIFT 0x00000000
#define	ISP_CORE_PREP_LSC_XGRAD_23__AIVA_LSC_XGRAD_3__SHIFT 0x00000010

// ISP_CORE_PREP_LSC_XGRAD_45
#define	ISP_CORE_PREP_LSC_XGRAD_45__AIVA_LSC_XGRAD_4__SHIFT 0x00000000
#define	ISP_CORE_PREP_LSC_XGRAD_45__AIVA_LSC_XGRAD_5__SHIFT 0x00000010

// ISP_CORE_PREP_LSC_XGRAD_67
#define	ISP_CORE_PREP_LSC_XGRAD_67__AIVA_LSC_XGRAD_6__SHIFT 0x00000000
#define	ISP_CORE_PREP_LSC_XGRAD_67__AIVA_LSC_XGRAD_7__SHIFT 0x00000010

// ISP_CORE_PREP_LSC_YGRAD_01
#define	ISP_CORE_PREP_LSC_YGRAD_01__AIVA_LSC_YGRAD_0__SHIFT 0x00000000
#define	ISP_CORE_PREP_LSC_YGRAD_01__AIVA_LSC_YGRAD_1__SHIFT 0x00000010

// ISP_CORE_PREP_LSC_YGRAD_23
#define	ISP_CORE_PREP_LSC_YGRAD_23__AIVA_LSC_YGRAD_2__SHIFT 0x00000000
#define	ISP_CORE_PREP_LSC_YGRAD_23__AIVA_LSC_YGRAD_3__SHIFT 0x00000010

// ISP_CORE_PREP_LSC_YGRAD_45
#define	ISP_CORE_PREP_LSC_YGRAD_45__AIVA_LSC_YGRAD_4__SHIFT 0x00000000
#define	ISP_CORE_PREP_LSC_YGRAD_45__AIVA_LSC_YGRAD_5__SHIFT 0x00000010

// ISP_CORE_PREP_LSC_YGRAD_67
#define	ISP_CORE_PREP_LSC_YGRAD_67__AIVA_LSC_YGRAD_6__SHIFT 0x00000000
#define	ISP_CORE_PREP_LSC_YGRAD_67__AIVA_LSC_YGRAD_7__SHIFT 0x00000010

// ISP_CORE_PREP_LSC_XSIZE_01
#define	ISP_CORE_PREP_LSC_XSIZE_01__AIVA_LSC_X_SECT_SIZE_0__SHIFT 0x00000000
#define	ISP_CORE_PREP_LSC_XSIZE_01__AIVA_LSC_X_SECT_SIZE_1__SHIFT 0x00000010

// ISP_CORE_PREP_LSC_XSIZE_23
#define	ISP_CORE_PREP_LSC_XSIZE_23__AIVA_LSC_X_SECT_SIZE_2__SHIFT 0x00000000
#define	ISP_CORE_PREP_LSC_XSIZE_23__AIVA_LSC_X_SECT_SIZE_3__SHIFT 0x00000010

// ISP_CORE_PREP_LSC_XSIZE_45
#define	ISP_CORE_PREP_LSC_XSIZE_45__AIVA_LSC_X_SECT_SIZE_4__SHIFT 0x00000000
#define	ISP_CORE_PREP_LSC_XSIZE_45__AIVA_LSC_X_SECT_SIZE_5__SHIFT 0x00000010

// ISP_CORE_PREP_LSC_XSIZE_67
#define	ISP_CORE_PREP_LSC_XSIZE_67__AIVA_LSC_X_SECT_SIZE_6__SHIFT 0x00000000
#define	ISP_CORE_PREP_LSC_XSIZE_67__AIVA_LSC_X_SECT_SIZE_7__SHIFT 0x00000010

// ISP_CORE_PREP_LSC_XSIZE_89
#define	ISP_CORE_PREP_LSC_XSIZE_89__AIVA_LSC_X_SECT_SIZE_8__SHIFT 0x00000000
#define	ISP_CORE_PREP_LSC_XSIZE_89__AIVA_LSC_X_SECT_SIZE_9__SHIFT 0x00000010

// ISP_CORE_PREP_LSC_XSIZE_AB
#define	ISP_CORE_PREP_LSC_XSIZE_AB__AIVA_LSC_X_SECT_SIZE_10__SHIFT 0x00000000
#define	ISP_CORE_PREP_LSC_XSIZE_AB__AIVA_LSC_X_SECT_SIZE_11__SHIFT 0x00000010

// ISP_CORE_PREP_LSC_XSIZE_CD
#define	ISP_CORE_PREP_LSC_XSIZE_CD__AIVA_LSC_X_SECT_SIZE_12__SHIFT 0x00000000
#define	ISP_CORE_PREP_LSC_XSIZE_CD__AIVA_LSC_X_SECT_SIZE_13__SHIFT 0x00000010

// ISP_CORE_PREP_LSC_XSIZE_EF
#define	ISP_CORE_PREP_LSC_XSIZE_EF__AIVA_LSC_X_SECT_SIZE_14__SHIFT 0x00000000
#define	ISP_CORE_PREP_LSC_XSIZE_EF__AIVA_LSC_X_SECT_SIZE_15__SHIFT 0x00000010

// ISP_CORE_PREP_LSC_YSIZE_01
#define	ISP_CORE_PREP_LSC_YSIZE_01__AIVA_LSC_Y_SECT_SIZE_0__SHIFT 0x00000000
#define	ISP_CORE_PREP_LSC_YSIZE_01__AIVA_LSC_Y_SECT_SIZE_1__SHIFT 0x00000010

// ISP_CORE_PREP_LSC_YSIZE_23
#define	ISP_CORE_PREP_LSC_YSIZE_23__AIVA_LSC_Y_SECT_SIZE_2__SHIFT 0x00000000
#define	ISP_CORE_PREP_LSC_YSIZE_23__AIVA_LSC_Y_SECT_SIZE_3__SHIFT 0x00000010

// ISP_CORE_PREP_LSC_YSIZE_45
#define	ISP_CORE_PREP_LSC_YSIZE_45__AIVA_LSC_Y_SECT_SIZE_4__SHIFT 0x00000000
#define	ISP_CORE_PREP_LSC_YSIZE_45__AIVA_LSC_Y_SECT_SIZE_5__SHIFT 0x00000010

// ISP_CORE_PREP_LSC_YSIZE_67
#define	ISP_CORE_PREP_LSC_YSIZE_67__AIVA_LSC_Y_SECT_SIZE_6__SHIFT 0x00000000
#define	ISP_CORE_PREP_LSC_YSIZE_67__AIVA_LSC_Y_SECT_SIZE_7__SHIFT 0x00000010

// ISP_CORE_PREP_LSC_YSIZE_89
#define	ISP_CORE_PREP_LSC_YSIZE_89__AIVA_LSC_Y_SECT_SIZE_8__SHIFT 0x00000000
#define	ISP_CORE_PREP_LSC_YSIZE_89__AIVA_LSC_Y_SECT_SIZE_9__SHIFT 0x00000010

// ISP_CORE_PREP_LSC_YSIZE_AB
#define	ISP_CORE_PREP_LSC_YSIZE_AB__AIVA_LSC_Y_SECT_SIZE_10__SHIFT 0x00000000
#define	ISP_CORE_PREP_LSC_YSIZE_AB__AIVA_LSC_Y_SECT_SIZE_11__SHIFT 0x00000010

// ISP_CORE_PREP_LSC_YSIZE_CD
#define	ISP_CORE_PREP_LSC_YSIZE_CD__AIVA_LSC_Y_SECT_SIZE_12__SHIFT 0x00000000
#define	ISP_CORE_PREP_LSC_YSIZE_CD__AIVA_LSC_Y_SECT_SIZE_13__SHIFT 0x00000010

// ISP_CORE_PREP_LSC_YSIZE_EF
#define	ISP_CORE_PREP_LSC_YSIZE_EF__AIVA_LSC_Y_SECT_SIZE_14__SHIFT 0x00000000
#define	ISP_CORE_PREP_LSC_YSIZE_EF__AIVA_LSC_Y_SECT_SIZE_15__SHIFT 0x00000010

// ISP_CORE_PREP_LSC_TL_OFFSET
#define	ISP_CORE_PREP_LSC_TL_OFFSET__AIVA_LSC_H_OFFSET_TL__SHIFT 0x00000000
#define	ISP_CORE_PREP_LSC_TL_OFFSET__AIVA_LSC_V_OFFSET_TL__SHIFT 0x00000010

// ISP_CORE_PREP_LSC_BR_OFFSET
#define	ISP_CORE_PREP_LSC_BR_OFFSET__AIVA_LSC_H_OFFSET_BR__SHIFT 0x00000000
#define	ISP_CORE_PREP_LSC_BR_OFFSET__AIVA_LSC_V_OFFSET_BR__SHIFT 0x00000010

// ISP_CORE_PREP_LSC_TABLE_SEL
#define	ISP_CORE_PREP_LSC_TABLE_SEL__AIVA_LSC_TABLE_SEL__SHIFT 0x00000000

// ISP_CORE_PREP_LSC_STATUS
#define	ISP_CORE_PREP_LSC_STATUS__AIVA_LSC_EN_STATUS__SHIFT 0x00000000
#define	ISP_CORE_PREP_LSC_STATUS__AIVA_LSC_ACTIVE_TABLE__SHIFT 0x00000001

// ISP_CORE_MI_MP_CTRL
#define	ISP_CORE_MI_MP_CTRL__AIVA_MI_PATH_ENABLE__SHIFT     0x00000000
#define	ISP_CORE_MI_MP_CTRL__AIVA_MI_MIPI_SEL__SHIFT        0x00000003
#define	ISP_CORE_MI_MP_CTRL__AIVA_MI_ISP_AUTO_UPD__SHIFT    0x00000005
#define	ISP_CORE_MI_MP_CTRL__AIVA_MI_BYTE_SWAP__SHIFT       0x00000007
#define	ISP_CORE_MI_MP_CTRL__AIVA_MI_UV_SWAP__SHIFT         0x0000000d
#define	ISP_CORE_MI_MP_CTRL__AIVA_MI_YUV_FORMAT__SHIFT      0x0000000e
#define	ISP_CORE_MI_MP_CTRL__AIVA_MI_BURST_LEN_LUM__SHIFT   0x00000010
#define	ISP_CORE_MI_MP_CTRL__AIVA_MI_BURST_LEN_CHROM__SHIFT 0x00000012
#define	ISP_CORE_MI_MP_CTRL__AIVA_MI_INIT_BASE_EN__SHIFT    0x00000014
#define	ISP_CORE_MI_MP_CTRL__AIVA_MI_ISP_WRITE_FORMAT__SHIFT 0x00000016

// ISP_CORE_MI_MP_CTRL2
#define	ISP_CORE_MI_MP_CTRL2__AIVA_MI_AUTO_UPD_MCH0__SHIFT  0x00000000
#define	ISP_CORE_MI_MP_CTRL2__AIVA_MI_AUTO_UPD_MCH1__SHIFT  0x00000001
#define	ISP_CORE_MI_MP_CTRL2__AIVA_MI_AUTO_UPD_MCH2__SHIFT  0x00000002
#define	ISP_CORE_MI_MP_CTRL2__AIVA_MI_MODE_8BIT_MCH0__SHIFT 0x00000004
#define	ISP_CORE_MI_MP_CTRL2__AIVA_MI_MODE_8BIT_MCH1__SHIFT 0x00000005
#define	ISP_CORE_MI_MP_CTRL2__AIVA_MI_MODE_8BIT_MCH2__SHIFT 0x00000006
#define	ISP_CORE_MI_MP_CTRL2__AIVA_MI_BURST_LEN_MCH0__SHIFT 0x00000008
#define	ISP_CORE_MI_MP_CTRL2__AIVA_MI_BURST_LEN_MCH1__SHIFT 0x0000000a
#define	ISP_CORE_MI_MP_CTRL2__AIVA_MI_BURST_LEN_MCH2__SHIFT 0x0000000c
#define	ISP_CORE_MI_MP_CTRL2__AIVA_MI_INIT_BASE_EN_MCH0__SHIFT 0x00000010
#define	ISP_CORE_MI_MP_CTRL2__AIVA_MI_INIT_BASE_EN_MCH1__SHIFT 0x00000011
#define	ISP_CORE_MI_MP_CTRL2__AIVA_MI_INIT_BASE_EN_MCH2__SHIFT 0x00000012

// ISP_CORE_MI_MP_INIT
#define	ISP_CORE_MI_MP_INIT__AIVA_MI_CFG_UPD__SHIFT         0x00000004

// ISP_CORE_MI_MP_INIT2
#define	ISP_CORE_MI_MP_INIT2__AIVA_MI_CFG_UPD_MCH0__SHIFT   0x00000000
#define	ISP_CORE_MI_MP_INIT2__AIVA_MI_CFG_UPD_MCH1__SHIFT   0x00000001
#define	ISP_CORE_MI_MP_INIT2__AIVA_MI_CFG_UPD_MCH2__SHIFT   0x00000002

// ISP_CORE_MI_MP_Y_BASE_AD_INIT
#define	ISP_CORE_MI_MP_Y_BASE_AD_INIT__AIVA_MI_Y_BASE_AD_INIT__SHIFT 0x00000005

// ISP_CORE_MI_MP_Y_BASE_AD_H_INIT
#define	ISP_CORE_MI_MP_Y_BASE_AD_H_INIT__AIVA_MI_Y_BASE_AD_H_INIT__SHIFT 0x00000000

// ISP_CORE_MI_MP_Y_SIZE_INIT
#define	ISP_CORE_MI_MP_Y_SIZE_INIT__AIVA_MI_Y_SIZE_INIT__SHIFT 0x00000005

// ISP_CORE_MI_MP_Y_IRQ_OFFS_INIT
#define	ISP_CORE_MI_MP_Y_IRQ_OFFS_INIT__AIVA_MI_Y_IRQ_OFFS_INIT__SHIFT 0x00000005

// ISP_CORE_MI_MP_Y_LLENGTH_INIT
#define	ISP_CORE_MI_MP_Y_LLENGTH_INIT__AIVA_MI_Y_LLENGTH_INIT__SHIFT 0x00000000

// ISP_CORE_MI_MP_CB_BASE_AD_INIT
#define	ISP_CORE_MI_MP_CB_BASE_AD_INIT__AIVA_MI_CB_BASE_AD_INIT__SHIFT 0x00000005

// ISP_CORE_MI_MP_CB_BASE_AD_H_INIT
#define	ISP_CORE_MI_MP_CB_BASE_AD_H_INIT__AIVA_MI_CB_BASE_AD_H_INIT__SHIFT 0x00000000

// ISP_CORE_MI_MP_CB_SIZE_INIT
#define	ISP_CORE_MI_MP_CB_SIZE_INIT__AIVA_MI_CB_SIZE_INIT__SHIFT 0x00000005

// ISP_CORE_MI_MP_CB_IRQ_OFFS_INIT
#define	ISP_CORE_MI_MP_CB_IRQ_OFFS_INIT__AIVA_MI_CB_IRQ_OFFS_INIT__SHIFT 0x00000005

// ISP_CORE_MI_MP_CB_LLENGTH_INIT
#define	ISP_CORE_MI_MP_CB_LLENGTH_INIT__AIVA_MI_CB_LLENGTH_INIT__SHIFT 0x00000000

// ISP_CORE_MI_MP_CR_BASE_AD_INIT
#define	ISP_CORE_MI_MP_CR_BASE_AD_INIT__AIVA_MI_CR_BASE_AD_INIT__SHIFT 0x00000005

// ISP_CORE_MI_MP_CR_BASE_AD_H_INIT
#define	ISP_CORE_MI_MP_CR_BASE_AD_H_INIT__AIVA_MI_CR_BASE_AD_H_INIT__SHIFT 0x00000000

// ISP_CORE_MI_MP_CR_SIZE_INIT
#define	ISP_CORE_MI_MP_CR_SIZE_INIT__AIVA_MI_CR_SIZE_INIT__SHIFT 0x00000005

// ISP_CORE_MI_MP_CR_IRQ_OFFS_INIT
#define	ISP_CORE_MI_MP_CR_IRQ_OFFS_INIT__AIVA_MI_CR_IRQ_OFFS_INIT__SHIFT 0x00000005

// ISP_CORE_MI_MP_CR_LLENGTH_INIT
#define	ISP_CORE_MI_MP_CR_LLENGTH_INIT__AIVA_MI_CR_LLENGTH_INIT__SHIFT 0x00000000

// ISP_CORE_MI_MP_CTRL_SHD
#define	ISP_CORE_MI_MP_CTRL_SHD__AIVA_MI_PATH_ENABLE_IN__SHIFT 0x00000000
#define	ISP_CORE_MI_MP_CTRL_SHD__AIVA_MI_PATH_ENABLE_OUT__SHIFT 0x00000010

// ISP_CORE_MI_MP_Y_BASE_AD_SHD
#define	ISP_CORE_MI_MP_Y_BASE_AD_SHD__AIVA_MI_Y_BASE_AD__SHIFT 0x00000005

// ISP_CORE_MI_MP_Y_BASE_AD_H_SHD
#define	ISP_CORE_MI_MP_Y_BASE_AD_H_SHD__AIVA_MI_Y_BASE_AD_H_SHD__SHIFT 0x00000000

// ISP_CORE_MI_MP_Y_SIZE_SHD
#define	ISP_CORE_MI_MP_Y_SIZE_SHD__AIVA_MI_Y_SIZE__SHIFT    0x00000005

// ISP_CORE_MI_MP_Y_IRQ_OFFS_SHD
#define	ISP_CORE_MI_MP_Y_IRQ_OFFS_SHD__AIVA_MI_Y_IRQ_OFFS__SHIFT 0x00000005

// ISP_CORE_MI_MP_Y_LLENGTH_SHD
#define	ISP_CORE_MI_MP_Y_LLENGTH_SHD__AIVA_MI_Y_LLENGTH_SHD__SHIFT 0x00000000

// ISP_CORE_MI_MP_CB_BASE_AD_SHD
#define	ISP_CORE_MI_MP_CB_BASE_AD_SHD__AIVA_MI_CB_BASE_AD__SHIFT 0x00000005

// ISP_CORE_MI_MP_CB_BASE_AD_H_SHD
#define	ISP_CORE_MI_MP_CB_BASE_AD_H_SHD__AIVA_MI_CB_BASE_AD_H_SHD__SHIFT 0x00000000

// ISP_CORE_MI_MP_CB_SIZE_SHD
#define	ISP_CORE_MI_MP_CB_SIZE_SHD__AIVA_MI_CB_SIZE__SHIFT  0x00000005

// ISP_CORE_MI_MP_CB_IRQ_OFFS_SHD
#define	ISP_CORE_MI_MP_CB_IRQ_OFFS_SHD__AIVA_MI_CB_IRQ_OFFS__SHIFT 0x00000005

// ISP_CORE_MI_MP_CB_LLENGTH_SHD
#define	ISP_CORE_MI_MP_CB_LLENGTH_SHD__AIVA_MI_CB_LLENGTH_SHD__SHIFT 0x00000000

// ISP_CORE_MI_MP_CR_BASE_AD_SHD
#define	ISP_CORE_MI_MP_CR_BASE_AD_SHD__AIVA_MI_CR_BASE_AD__SHIFT 0x00000005

// ISP_CORE_MI_MP_CR_BASE_AD_H_SHD
#define	ISP_CORE_MI_MP_CR_BASE_AD_H_SHD__AIVA_MI_CR_BASE_AD_H_SHD__SHIFT 0x00000000

// ISP_CORE_MI_MP_CR_SIZE_SHD
#define	ISP_CORE_MI_MP_CR_SIZE_SHD__AIVA_MI_CR_SIZE__SHIFT  0x00000005

// ISP_CORE_MI_MP_CR_IRQ_OFFS_SHD
#define	ISP_CORE_MI_MP_CR_IRQ_OFFS_SHD__AIVA_MI_CR_IRQ_OFFS__SHIFT 0x00000005

// ISP_CORE_MI_MP_CR_LLENGTH_SHD
#define	ISP_CORE_MI_MP_CR_LLENGTH_SHD__AIVA_MI_CR_LLENGTH_SHD__SHIFT 0x00000000

// ISP_CORE_MI_MP_IMSC
#define	ISP_CORE_MI_MP_IMSC__AIVA_MI_ISP_FRAME_END__SHIFT   0x00000000
#define	ISP_CORE_MI_MP_IMSC__AIVA_MI_FILL_CR__SHIFT         0x00000001
#define	ISP_CORE_MI_MP_IMSC__AIVA_MI_FILL_CB__SHIFT         0x00000002
#define	ISP_CORE_MI_MP_IMSC__AIVA_MI_FILL_Y__SHIFT          0x00000003
#define	ISP_CORE_MI_MP_IMSC__AIVA_MI_WRAP_Y__SHIFT          0x00000004
#define	ISP_CORE_MI_MP_IMSC__AIVA_MI_WRAP_CB__SHIFT         0x00000005
#define	ISP_CORE_MI_MP_IMSC__AIVA_MI_WRAP_CR__SHIFT         0x00000006
#define	ISP_CORE_MI_MP_IMSC__AIVA_MI_MCH0_FRAME_END__SHIFT  0x00000007
#define	ISP_CORE_MI_MP_IMSC__AIVA_MI_MCH1_FRAME_END__SHIFT  0x00000008
#define	ISP_CORE_MI_MP_IMSC__AIVA_MI_MCH2_FRAME_END__SHIFT  0x00000009
#define	ISP_CORE_MI_MP_IMSC__AIVA_MI_MCH0_LEAK__SHIFT       0x0000000a
#define	ISP_CORE_MI_MP_IMSC__AIVA_MI_MCH1_LEAK__SHIFT       0x0000000b
#define	ISP_CORE_MI_MP_IMSC__AIVA_MI_MCH2_LEAK__SHIFT       0x0000000c
#define	ISP_CORE_MI_MP_IMSC__AIVA_MI_ISP_LEAK__SHIFT        0x0000000d
#define	ISP_CORE_MI_MP_IMSC__AIVA_MI_AXI_BUS_CLEAN__SHIFT   0x0000000e
#define	ISP_CORE_MI_MP_IMSC__AIVA_MI_MAF__SHIFT             0x0000000f
#define	ISP_CORE_MI_MP_IMSC__AIVA_MI_AXI_TMOUT__SHIFT       0x00000010

// ISP_CORE_MI_MP_RIS
#define	ISP_CORE_MI_MP_RIS__AIVA_MI_ISP_FRAME_END__SHIFT    0x00000000
#define	ISP_CORE_MI_MP_RIS__AIVA_MI_FILL_CR__SHIFT          0x00000001
#define	ISP_CORE_MI_MP_RIS__AIVA_MI_FILL_CB__SHIFT          0x00000002
#define	ISP_CORE_MI_MP_RIS__AIVA_MI_FILL_Y__SHIFT           0x00000003
#define	ISP_CORE_MI_MP_RIS__AIVA_MI_WRAP_Y__SHIFT           0x00000004
#define	ISP_CORE_MI_MP_RIS__AIVA_MI_WRAP_CB__SHIFT          0x00000005
#define	ISP_CORE_MI_MP_RIS__AIVA_MI_WRAP_CR__SHIFT          0x00000006
#define	ISP_CORE_MI_MP_RIS__AIVA_MI_MCH0_FRAME_END__SHIFT   0x00000007
#define	ISP_CORE_MI_MP_RIS__AIVA_MI_MCH1_FRAME_END__SHIFT   0x00000008
#define	ISP_CORE_MI_MP_RIS__AIVA_MI_MCH2_FRAME_END__SHIFT   0x00000009
#define	ISP_CORE_MI_MP_RIS__AIVA_MI_MCH0_LEAK__SHIFT        0x0000000a
#define	ISP_CORE_MI_MP_RIS__AIVA_MI_MCH1_LEAK__SHIFT        0x0000000b
#define	ISP_CORE_MI_MP_RIS__AIVA_MI_MCH2_LEAK__SHIFT        0x0000000c
#define	ISP_CORE_MI_MP_RIS__AIVA_MI_ISP_LEAK__SHIFT         0x0000000d
#define	ISP_CORE_MI_MP_RIS__AIVA_MI_AXI_BUS_CLEAN__SHIFT    0x0000000e
#define	ISP_CORE_MI_MP_RIS__AIVA_MI_MAF__SHIFT              0x0000000f
#define	ISP_CORE_MI_MP_RIS__AIVA_MI_AXI_TMOUT__SHIFT        0x00000010

// ISP_CORE_MI_MP_MIS
#define	ISP_CORE_MI_MP_MIS__AIVA_MI_ISP_FRAME_END__SHIFT    0x00000000
#define	ISP_CORE_MI_MP_MIS__AIVA_MI_FILL_CR__SHIFT          0x00000001
#define	ISP_CORE_MI_MP_MIS__AIVA_MI_FILL_CB__SHIFT          0x00000002
#define	ISP_CORE_MI_MP_MIS__AIVA_MI_FILL_Y__SHIFT           0x00000003
#define	ISP_CORE_MI_MP_MIS__AIVA_MI_WRAP_Y__SHIFT           0x00000004
#define	ISP_CORE_MI_MP_MIS__AIVA_MI_WRAP_CB__SHIFT          0x00000005
#define	ISP_CORE_MI_MP_MIS__AIVA_MI_WRAP_CR__SHIFT          0x00000006
#define	ISP_CORE_MI_MP_MIS__AIVA_MI_MCH0_FRAME_END__SHIFT   0x00000007
#define	ISP_CORE_MI_MP_MIS__AIVA_MI_MCH1_FRAME_END__SHIFT   0x00000008
#define	ISP_CORE_MI_MP_MIS__AIVA_MI_MCH2_FRAME_END__SHIFT   0x00000009
#define	ISP_CORE_MI_MP_MIS__AIVA_MI_MCH0_LEAK__SHIFT        0x0000000a
#define	ISP_CORE_MI_MP_MIS__AIVA_MI_MCH1_LEAK__SHIFT        0x0000000b
#define	ISP_CORE_MI_MP_MIS__AIVA_MI_MCH2_LEAK__SHIFT        0x0000000c
#define	ISP_CORE_MI_MP_MIS__AIVA_MI_ISP_LEAK__SHIFT         0x0000000d
#define	ISP_CORE_MI_MP_MIS__AIVA_MI_AXI_BUS_CLEAN__SHIFT    0x0000000e
#define	ISP_CORE_MI_MP_MIS__AIVA_MI_MAF__SHIFT              0x0000000f
#define	ISP_CORE_MI_MP_MIS__AIVA_MI_AXI_TMOUT__SHIFT        0x00000010

// ISP_CORE_MI_MP_ICR
#define	ISP_CORE_MI_MP_ICR__AIVA_MI_ISP_FRAME_END__SHIFT    0x00000000
#define	ISP_CORE_MI_MP_ICR__AIVA_MI_FILL_CR__SHIFT          0x00000001
#define	ISP_CORE_MI_MP_ICR__AIVA_MI_FILL_CB__SHIFT          0x00000002
#define	ISP_CORE_MI_MP_ICR__AIVA_MI_FILL_Y__SHIFT           0x00000003
#define	ISP_CORE_MI_MP_ICR__AIVA_MI_WRAP_Y__SHIFT           0x00000004
#define	ISP_CORE_MI_MP_ICR__AIVA_MI_WRAP_CB__SHIFT          0x00000005
#define	ISP_CORE_MI_MP_ICR__AIVA_MI_WRAP_CR__SHIFT          0x00000006
#define	ISP_CORE_MI_MP_ICR__AIVA_MI_MCH0_FRAME_END__SHIFT   0x00000007
#define	ISP_CORE_MI_MP_ICR__AIVA_MI_MCH1_FRAME_END__SHIFT   0x00000008
#define	ISP_CORE_MI_MP_ICR__AIVA_MI_MCH2_FRAME_END__SHIFT   0x00000009
#define	ISP_CORE_MI_MP_ICR__AIVA_MI_MCH0_LEAK__SHIFT        0x0000000a
#define	ISP_CORE_MI_MP_ICR__AIVA_MI_MCH1_LEAK__SHIFT        0x0000000b
#define	ISP_CORE_MI_MP_ICR__AIVA_MI_MCH2_LEAK__SHIFT        0x0000000c
#define	ISP_CORE_MI_MP_ICR__AIVA_MI_ISP_LEAK__SHIFT         0x0000000d
#define	ISP_CORE_MI_MP_ICR__AIVA_MI_AXI_BUS_CLEAN__SHIFT    0x0000000e
#define	ISP_CORE_MI_MP_ICR__AIVA_MI_MAF__SHIFT              0x0000000f
#define	ISP_CORE_MI_MP_ICR__AIVA_MI_AXI_TMOUT__SHIFT        0x00000010

// ISP_CORE_MI_MP_ISR
#define	ISP_CORE_MI_MP_ISR__AIVA_MI_ISP_FRAME_END__SHIFT    0x00000000
#define	ISP_CORE_MI_MP_ISR__AIVA_MI_FILL_CR__SHIFT          0x00000001
#define	ISP_CORE_MI_MP_ISR__AIVA_MI_FILL_CB__SHIFT          0x00000002
#define	ISP_CORE_MI_MP_ISR__AIVA_MI_FILL_Y__SHIFT           0x00000003
#define	ISP_CORE_MI_MP_ISR__AIVA_MI_WRAP_Y__SHIFT           0x00000004
#define	ISP_CORE_MI_MP_ISR__AIVA_MI_WRAP_CB__SHIFT          0x00000005
#define	ISP_CORE_MI_MP_ISR__AIVA_MI_WRAP_CR__SHIFT          0x00000006
#define	ISP_CORE_MI_MP_ISR__AIVA_MI_MCH0_FRAME_END__SHIFT   0x00000007
#define	ISP_CORE_MI_MP_ISR__AIVA_MI_MCH1_FRAME_END__SHIFT   0x00000008
#define	ISP_CORE_MI_MP_ISR__AIVA_MI_MCH2_FRAME_END__SHIFT   0x00000009
#define	ISP_CORE_MI_MP_ISR__AIVA_MI_MCH0_LEAK__SHIFT        0x0000000a
#define	ISP_CORE_MI_MP_ISR__AIVA_MI_MCH1_LEAK__SHIFT        0x0000000b
#define	ISP_CORE_MI_MP_ISR__AIVA_MI_MCH2_LEAK__SHIFT        0x0000000c
#define	ISP_CORE_MI_MP_ISR__AIVA_MI_ISP_LEAK__SHIFT         0x0000000d
#define	ISP_CORE_MI_MP_ISR__AIVA_MI_AXI_BUS_CLEAN__SHIFT    0x0000000e
#define	ISP_CORE_MI_MP_ISR__AIVA_MI_MAF__SHIFT              0x0000000f
#define	ISP_CORE_MI_MP_ISR__AIVA_MI_AXI_TMOUT__SHIFT        0x00000010

// ISP_CORE_MI_MP_STATUS
#define	ISP_CORE_MI_MP_STATUS__AIVA_MI_Y_FIFO_FULL__SHIFT   0x00000000
#define	ISP_CORE_MI_MP_STATUS__AIVA_MI_CB_FIFO_FULL__SHIFT  0x00000001
#define	ISP_CORE_MI_MP_STATUS__AIVA_MI_CR_FIFO_FULL__SHIFT  0x00000002

// ISP_CORE_MI_MP_STATUS_CLR
#define	ISP_CORE_MI_MP_STATUS_CLR__AIVA_MI_Y_FIFO_FULL__SHIFT 0x00000000
#define	ISP_CORE_MI_MP_STATUS_CLR__AIVA_MI_CB_FIFO_FULL__SHIFT 0x00000001
#define	ISP_CORE_MI_MP_STATUS_CLR__AIVA_MI_CR_FIFO_FULL__SHIFT 0x00000002

// ISP_CORE_MI_MP_RAW_BYTE_CNT
#define	ISP_CORE_MI_MP_RAW_BYTE_CNT__AIVA_MI_RAW_BYTE_CNT__SHIFT 0x00000000

// ISP_CORE_MI_MP_DP_PIXEL_CNT
#define	ISP_CORE_MI_MP_DP_PIXEL_CNT__AIVA_MI_DP_PIXEL_CNT__SHIFT 0x00000000

// ISP_CORE_MI_MP_MCH0_BYTE_CNT
#define	ISP_CORE_MI_MP_MCH0_BYTE_CNT__AIVA_MI_MCH0_BYTE_CNT__SHIFT 0x00000000

// ISP_CORE_MI_MP_MCH1_BYTE_CNT
#define	ISP_CORE_MI_MP_MCH1_BYTE_CNT__AIVA_MI_MCH1_BYTE_CNT__SHIFT 0x00000000

// ISP_CORE_MI_MP_MCH2_BYTE_CNT
#define	ISP_CORE_MI_MP_MCH2_BYTE_CNT__AIVA_MI_MCH2_BYTE_CNT__SHIFT 0x00000000

// ISP_CORE_MI_MP_PSTATE_CTRL_Y
#define	ISP_CORE_MI_MP_PSTATE_CTRL_Y__AIVA_MI_PSTATE_TH_Y__SHIFT 0x00000000
#define	ISP_CORE_MI_MP_PSTATE_CTRL_Y__AIVA_MI_PSTATE_EN_Y__SHIFT 0x00000010

// ISP_CORE_MI_MP_PSTATE_CTRL_CB
#define	ISP_CORE_MI_MP_PSTATE_CTRL_CB__AIVA_MI_PSTATE_TH_CB__SHIFT 0x00000000
#define	ISP_CORE_MI_MP_PSTATE_CTRL_CB__AIVA_MI_PSTATE_EN_CB__SHIFT 0x00000010

// ISP_CORE_MI_MP_PSTATE_CTRL_CR
#define	ISP_CORE_MI_MP_PSTATE_CTRL_CR__AIVA_MI_PSTATE_TH_CR__SHIFT 0x00000000
#define	ISP_CORE_MI_MP_PSTATE_CTRL_CR__AIVA_MI_PSTATE_EN_CR__SHIFT 0x00000010

// ISP_CORE_MI_MP_PSTATE_ALLOW_STAT
#define	ISP_CORE_MI_MP_PSTATE_ALLOW_STAT__AIVA_MI_PSTATE_ALLOW__SHIFT 0x00000000

// ISP_CORE_MI_MP_CID_ENABLE
#define	ISP_CORE_MI_MP_CID_ENABLE__AIVA_MI_CID_ENABLE__SHIFT 0x00000000
#define	ISP_CORE_MI_MP_CID_ENABLE__AIVA_MI_CID_UPDATE__SHIFT 0x00000001
#define	ISP_CORE_MI_MP_CID_ENABLE__AIVA_MI_CID_NUM__SHIFT   0x00000004
#define	ISP_CORE_MI_MP_CID_ENABLE__AIVA_MI_CID_ENABLE_SHD__SHIFT 0x00000010
#define	ISP_CORE_MI_MP_CID_ENABLE__AIVA_MI_CID_NUM_SHD__SHIFT 0x00000014

// ISP_CORE_MI_MP_LEAK_ENABLE
#define	ISP_CORE_MI_MP_LEAK_ENABLE__AIVA_MI_LEAK_ENABLE__SHIFT 0x00000000

// ISP_CORE_MI_MP_LEAK_TH_Y
#define	ISP_CORE_MI_MP_LEAK_TH_Y__AIVA_MI_LEAK_TH_Y__SHIFT  0x00000000

// ISP_CORE_MI_MP_LEAK_TH_CB
#define	ISP_CORE_MI_MP_LEAK_TH_CB__AIVA_MI_LEAK_TH_CB__SHIFT 0x00000000

// ISP_CORE_MI_MP_LEAK_TH_CR
#define	ISP_CORE_MI_MP_LEAK_TH_CR__AIVA_MI_LEAK_TH_CR__SHIFT 0x00000000

// ISP_CORE_MI_MP_TIMER_EN
#define	ISP_CORE_MI_MP_TIMER_EN__AIVA_MI_TIMER_EN__SHIFT    0x00000000

// ISP_CORE_MI_MP_TIMER_TH
#define	ISP_CORE_MI_MP_TIMER_TH__AIVA_MI_TIMER_TH__SHIFT    0x00000000

// ISP_CORE_MI_MP_CUR_LEAK_STATUS
#define	ISP_CORE_MI_MP_CUR_LEAK_STATUS__AIVA_MI_CUR_MCH0_LEAK_STATUS__SHIFT 0x00000000
#define	ISP_CORE_MI_MP_CUR_LEAK_STATUS__AIVA_MI_CUR_MCH1_LEAK_STATUS__SHIFT 0x00000001
#define	ISP_CORE_MI_MP_CUR_LEAK_STATUS__AIVA_MI_CUR_MCH2_LEAK_STATUS__SHIFT 0x00000002
#define	ISP_CORE_MI_MP_CUR_LEAK_STATUS__AIVA_MI_CUR_ISP_LEAK_STATUS__SHIFT 0x00000003

// ISP_CORE_MI_MP_SRAM_FILL_LEVEL_Y
#define	ISP_CORE_MI_MP_SRAM_FILL_LEVEL_Y__AIVA_MI_SRAM_FILL_LEVEL_Y__SHIFT 0x00000000

// ISP_CORE_MI_MP_SRAM_FILL_LEVEL_CB
#define	ISP_CORE_MI_MP_SRAM_FILL_LEVEL_CB__AIVA_MI_SRAM_FILL_LEVEL_CB__SHIFT 0x00000000

// ISP_CORE_MI_MP_SRAM_FILL_LEVEL_CR
#define	ISP_CORE_MI_MP_SRAM_FILL_LEVEL_CR__AIVA_MI_SRAM_FILL_LEVEL_CR__SHIFT 0x00000000

// ISP_CORE_MI_MP_FIFO_OVERFLOW
#define	ISP_CORE_MI_MP_FIFO_OVERFLOW__AIVA_MI_FIFO_OVERFLOW_Y__SHIFT 0x00000000
#define	ISP_CORE_MI_MP_FIFO_OVERFLOW__AIVA_MI_FIFO_OVERFLOW_CB__SHIFT 0x00000001
#define	ISP_CORE_MI_MP_FIFO_OVERFLOW__AIVA_MI_FIFO_OVERFLOW_CR__SHIFT 0x00000002

// ISP_CORE_MI_MP_MAFD
#define	ISP_CORE_MI_MP_MAFD__AIVA_MI_MAF_CLEAR__SHIFT       0x00000000
#define	ISP_CORE_MI_MP_MAFD__AIVA_MI_MAF_NACK__SHIFT        0x00000004
#define	ISP_CORE_MI_MP_MAFD__AIVA_MI_MAF_ID__SHIFT          0x00000008

// ISP_CORE_MI_MP_SPH_TEST
#define	ISP_CORE_MI_MP_SPH_TEST__AIVA_MI_SPH_TOGGLE__SHIFT  0x00000000
#define	ISP_CORE_MI_MP_SPH_TEST__AIVA_MI_SPH_DONE__SHIFT    0x00000004
#define	ISP_CORE_MI_MP_SPH_TEST__AIVA_MI_SPH_CLR__SHIFT     0x00000008

// ISP_CORE_MI_MP_SPH_WDATA
#define	ISP_CORE_MI_MP_SPH_WDATA__AIVA_MI_SPH_WDATA__SHIFT  0x00000000

// ISP_CORE_MI_MP_STALL
#define	ISP_CORE_MI_MP_STALL__AIVA_MI_STALL__SHIFT          0x00000000
#define	ISP_CORE_MI_MP_STALL__AIVA_MI_AXI_BUS_CLEAN__SHIFT  0x00000004

// ISP_CORE_MI_MP_AXI_GENERAL
#define	ISP_CORE_MI_MP_AXI_GENERAL__AIVA_MI_AXI_AWLOCK__SHIFT 0x00000000
#define	ISP_CORE_MI_MP_AXI_GENERAL__AIVA_MI_AXI_AWPROT__SHIFT 0x00000001
#define	ISP_CORE_MI_MP_AXI_GENERAL__AIVA_MI_AXI_AWCACHE__SHIFT 0x00000004
#define	ISP_CORE_MI_MP_AXI_GENERAL__AIVA_MI_AXI_AWQOS__SHIFT 0x00000008
#define	ISP_CORE_MI_MP_AXI_GENERAL__AIVA_MI_AXI_AWREGION__SHIFT 0x0000000c

// ISP_CORE_MI_MP_AXI_AWUSER
#define	ISP_CORE_MI_MP_AXI_AWUSER__AIVA_MI_AXI_SPACE__SHIFT 0x00000000
#define	ISP_CORE_MI_MP_AXI_AWUSER__AIVA_MI_AXI_VMID__SHIFT  0x00000003
#define	ISP_CORE_MI_MP_AXI_AWUSER__AIVA_MI_AXI_VF__SHIFT    0x00000007
#define	ISP_CORE_MI_MP_AXI_AWUSER__AIVA_MI_AXI_VFID__SHIFT  0x00000008
#define	ISP_CORE_MI_MP_AXI_AWUSER__AIVA_MI_AXI_RO__SHIFT    0x0000000c
#define	ISP_CORE_MI_MP_AXI_AWUSER__AIVA_MI_AXI_GCC__SHIFT   0x0000000d
#define	ISP_CORE_MI_MP_AXI_AWUSER__AIVA_MI_AXI_TMZ__SHIFT   0x0000000e

// ISP_CORE_MI_MP_AXI_WUSER
#define	ISP_CORE_MI_MP_AXI_WUSER__AIVA_MI_AXI_DBGMSK__SHIFT 0x00000000
#define	ISP_CORE_MI_MP_AXI_WUSER__AIVA_MI_AXI_SWAP__SHIFT   0x00000001

// ISP_CORE_MI_MP_QOS_CTRL
#define	ISP_CORE_MI_MP_QOS_CTRL__AIVA_MI_QOS_MANU_EN__SHIFT 0x00000000
#define	ISP_CORE_MI_MP_QOS_CTRL__AIVA_MI_QOS_MC_TMO_EN__SHIFT 0x00000001
#define	ISP_CORE_MI_MP_QOS_CTRL__AIVA_MI_QOS_MANU__SHIFT    0x00000004
#define	ISP_CORE_MI_MP_QOS_CTRL__AIVA_MI_QOS_MC_WATERMARK__SHIFT 0x00000008
#define	ISP_CORE_MI_MP_QOS_CTRL__AIVA_MI_QOS_TIMER__SHIFT   0x00000010
#define	ISP_CORE_MI_MP_QOS_CTRL__AIVA_MI_QOS_PROG_STEP__SHIFT 0x00000018

// ISP_CORE_MI_MP_PFM_CTRL
#define	ISP_CORE_MI_MP_PFM_CTRL__AIVA_MI_PFM_EN__SHIFT      0x00000000
#define	ISP_CORE_MI_MP_PFM_CTRL__AIVA_MI_PFM_ID_EN__SHIFT   0x00000001
#define	ISP_CORE_MI_MP_PFM_CTRL__AIVA_MI_PFM_SEL__SHIFT     0x00000004
#define	ISP_CORE_MI_MP_PFM_CTRL__AIVA_MI_PFM_MAX_REQ_CFG__SHIFT 0x00000008
#define	ISP_CORE_MI_MP_PFM_CTRL__AIVA_MI_PFM_RD__SHIFT      0x0000000c
#define	ISP_CORE_MI_MP_PFM_CTRL__AIVA_MI_PFM_ID__SHIFT      0x00000010

// ISP_CORE_MI_MP_PFM_REGION_SET0
#define	ISP_CORE_MI_MP_PFM_REGION_SET0__AIVA_MI_PFM_REGION_SET0__SHIFT 0x00000000

// ISP_CORE_MI_MP_PFM_REGION_SET1
#define	ISP_CORE_MI_MP_PFM_REGION_SET1__AIVA_MI_PFM_REGION_SET1__SHIFT 0x00000000

// ISP_CORE_MI_MP_PFM_REGION_SET2
#define	ISP_CORE_MI_MP_PFM_REGION_SET2__AIVA_MI_PFM_REGION_SET2__SHIFT 0x00000000

// ISP_CORE_MI_MP_PFM_REGION_SET3
#define	ISP_CORE_MI_MP_PFM_REGION_SET3__AIVA_MI_PFM_REGION_SET3__SHIFT 0x00000000

// ISP_CORE_MI_MP_PFM_REGION_SET4
#define	ISP_CORE_MI_MP_PFM_REGION_SET4__AIVA_MI_PFM_REGION_SET4__SHIFT 0x00000000

// ISP_CORE_MI_MP_PFM_REGION_SET5
#define	ISP_CORE_MI_MP_PFM_REGION_SET5__AIVA_MI_PFM_REGION_SET5__SHIFT 0x00000000

// ISP_CORE_MI_MP_PFM_REGION_SET6
#define	ISP_CORE_MI_MP_PFM_REGION_SET6__AIVA_MI_PFM_REGION_SET6__SHIFT 0x00000000

// ISP_CORE_MI_MP_PFM_REGION_SET7
#define	ISP_CORE_MI_MP_PFM_REGION_SET7__AIVA_MI_PFM_REGION_SET7__SHIFT 0x00000000

// ISP_CORE_MI_MP_PFM_STAT_0_1_CNT
#define	ISP_CORE_MI_MP_PFM_STAT_0_1_CNT__AIVA_MI_PFM_STAT0_CNT__SHIFT 0x00000000
#define	ISP_CORE_MI_MP_PFM_STAT_0_1_CNT__AIVA_MI_PFM_STAT1_CNT__SHIFT 0x00000010

// ISP_CORE_MI_MP_PFM_STAT_2_3_CNT
#define	ISP_CORE_MI_MP_PFM_STAT_2_3_CNT__AIVA_MI_PFM_STAT2_CNT__SHIFT 0x00000000
#define	ISP_CORE_MI_MP_PFM_STAT_2_3_CNT__AIVA_MI_PFM_STAT3_CNT__SHIFT 0x00000010

// ISP_CORE_MI_MP_PFM_STAT_4_5_CNT
#define	ISP_CORE_MI_MP_PFM_STAT_4_5_CNT__AIVA_MI_PFM_STAT4_CNT__SHIFT 0x00000000
#define	ISP_CORE_MI_MP_PFM_STAT_4_5_CNT__AIVA_MI_PFM_STAT5_CNT__SHIFT 0x00000010

// ISP_CORE_MI_MP_PFM_STAT_6_7_CNT
#define	ISP_CORE_MI_MP_PFM_STAT_6_7_CNT__AIVA_MI_PFM_STAT6_CNT__SHIFT 0x00000000
#define	ISP_CORE_MI_MP_PFM_STAT_6_7_CNT__AIVA_MI_PFM_STAT7_CNT__SHIFT 0x00000010

// ISP_CORE_MI_MP_CTRL_CRC
#define	ISP_CORE_MI_MP_CTRL_CRC__AIVA_MI_CTRL_CRC_RESET__SHIFT 0x00000000

// ISP_CORE_MI_MP_CRC0
#define	ISP_CORE_MI_MP_CRC0__AIVA_MI_CRC0__SHIFT            0x00000000

// ISP_CORE_MI_MP_CRC1
#define	ISP_CORE_MI_MP_CRC1__AIVA_MI_CRC1__SHIFT            0x00000000

// ISP_CORE_MI_MP_CRC2
#define	ISP_CORE_MI_MP_CRC2__AIVA_MI_CRC2__SHIFT            0x00000000

// ISP_CORE_MI_MP_CRC3
#define	ISP_CORE_MI_MP_CRC3__AIVA_MI_CRC3__SHIFT            0x00000000

// ISP_CORE_MI_MP_CRC4
#define	ISP_CORE_MI_MP_CRC4__AIVA_MI_CRC4__SHIFT            0x00000000

// ISP_CORE_MI_MP_CRC5
#define	ISP_CORE_MI_MP_CRC5__AIVA_MI_CRC5__SHIFT            0x00000000

// ISP_CORE_MI_MP_CRC6
#define	ISP_CORE_MI_MP_CRC6__AIVA_MI_CRC6__SHIFT            0x00000000

// ISP_CORE_MI_MP_CRC7
#define	ISP_CORE_MI_MP_CRC7__AIVA_MI_CRC7__SHIFT            0x00000000

// ISP_CORE_MI_VP_CTRL
#define	ISP_CORE_MI_VP_CTRL__AIVA_MI_PATH_ENABLE__SHIFT     0x00000000
#define	ISP_CORE_MI_VP_CTRL__AIVA_MI_MIPI_SEL__SHIFT        0x00000003
#define	ISP_CORE_MI_VP_CTRL__AIVA_MI_ISP_AUTO_UPD__SHIFT    0x00000005
#define	ISP_CORE_MI_VP_CTRL__AIVA_MI_BYTE_SWAP__SHIFT       0x00000007
#define	ISP_CORE_MI_VP_CTRL__AIVA_MI_UV_SWAP__SHIFT         0x0000000d
#define	ISP_CORE_MI_VP_CTRL__AIVA_MI_YUV_FORMAT__SHIFT      0x0000000e
#define	ISP_CORE_MI_VP_CTRL__AIVA_MI_BURST_LEN_LUM__SHIFT   0x00000010
#define	ISP_CORE_MI_VP_CTRL__AIVA_MI_BURST_LEN_CHROM__SHIFT 0x00000012
#define	ISP_CORE_MI_VP_CTRL__AIVA_MI_INIT_BASE_EN__SHIFT    0x00000014
#define	ISP_CORE_MI_VP_CTRL__AIVA_MI_ISP_WRITE_FORMAT__SHIFT 0x00000016

// ISP_CORE_MI_VP_CTRL2
#define	ISP_CORE_MI_VP_CTRL2__AIVA_MI_AUTO_UPD_MCH0__SHIFT  0x00000000
#define	ISP_CORE_MI_VP_CTRL2__AIVA_MI_AUTO_UPD_MCH1__SHIFT  0x00000001
#define	ISP_CORE_MI_VP_CTRL2__AIVA_MI_AUTO_UPD_MCH2__SHIFT  0x00000002
#define	ISP_CORE_MI_VP_CTRL2__AIVA_MI_MODE_8BIT_MCH0__SHIFT 0x00000004
#define	ISP_CORE_MI_VP_CTRL2__AIVA_MI_MODE_8BIT_MCH1__SHIFT 0x00000005
#define	ISP_CORE_MI_VP_CTRL2__AIVA_MI_MODE_8BIT_MCH2__SHIFT 0x00000006
#define	ISP_CORE_MI_VP_CTRL2__AIVA_MI_BURST_LEN_MCH0__SHIFT 0x00000008
#define	ISP_CORE_MI_VP_CTRL2__AIVA_MI_BURST_LEN_MCH1__SHIFT 0x0000000a
#define	ISP_CORE_MI_VP_CTRL2__AIVA_MI_BURST_LEN_MCH2__SHIFT 0x0000000c
#define	ISP_CORE_MI_VP_CTRL2__AIVA_MI_INIT_BASE_EN_MCH0__SHIFT 0x00000010
#define	ISP_CORE_MI_VP_CTRL2__AIVA_MI_INIT_BASE_EN_MCH1__SHIFT 0x00000011
#define	ISP_CORE_MI_VP_CTRL2__AIVA_MI_INIT_BASE_EN_MCH2__SHIFT 0x00000012

// ISP_CORE_MI_VP_INIT
#define	ISP_CORE_MI_VP_INIT__AIVA_MI_CFG_UPD__SHIFT         0x00000004

// ISP_CORE_MI_VP_INIT2
#define	ISP_CORE_MI_VP_INIT2__AIVA_MI_CFG_UPD_MCH0__SHIFT   0x00000000
#define	ISP_CORE_MI_VP_INIT2__AIVA_MI_CFG_UPD_MCH1__SHIFT   0x00000001
#define	ISP_CORE_MI_VP_INIT2__AIVA_MI_CFG_UPD_MCH2__SHIFT   0x00000002

// ISP_CORE_MI_VP_Y_BASE_AD_INIT
#define	ISP_CORE_MI_VP_Y_BASE_AD_INIT__AIVA_MI_Y_BASE_AD_INIT__SHIFT 0x00000005

// ISP_CORE_MI_VP_Y_BASE_AD_H_INIT
#define	ISP_CORE_MI_VP_Y_BASE_AD_H_INIT__AIVA_MI_Y_BASE_AD_H_INIT__SHIFT 0x00000000

// ISP_CORE_MI_VP_Y_SIZE_INIT
#define	ISP_CORE_MI_VP_Y_SIZE_INIT__AIVA_MI_Y_SIZE_INIT__SHIFT 0x00000005

// ISP_CORE_MI_VP_Y_IRQ_OFFS_INIT
#define	ISP_CORE_MI_VP_Y_IRQ_OFFS_INIT__AIVA_MI_Y_IRQ_OFFS_INIT__SHIFT 0x00000005

// ISP_CORE_MI_VP_Y_LLENGTH_INIT
#define	ISP_CORE_MI_VP_Y_LLENGTH_INIT__AIVA_MI_Y_LLENGTH_INIT__SHIFT 0x00000000

// ISP_CORE_MI_VP_CB_BASE_AD_INIT
#define	ISP_CORE_MI_VP_CB_BASE_AD_INIT__AIVA_MI_CB_BASE_AD_INIT__SHIFT 0x00000005

// ISP_CORE_MI_VP_CB_BASE_AD_H_INIT
#define	ISP_CORE_MI_VP_CB_BASE_AD_H_INIT__AIVA_MI_CB_BASE_AD_H_INIT__SHIFT 0x00000000

// ISP_CORE_MI_VP_CB_SIZE_INIT
#define	ISP_CORE_MI_VP_CB_SIZE_INIT__AIVA_MI_CB_SIZE_INIT__SHIFT 0x00000005

// ISP_CORE_MI_VP_CB_IRQ_OFFS_INIT
#define	ISP_CORE_MI_VP_CB_IRQ_OFFS_INIT__AIVA_MI_CB_IRQ_OFFS_INIT__SHIFT 0x00000005

// ISP_CORE_MI_VP_CB_LLENGTH_INIT
#define	ISP_CORE_MI_VP_CB_LLENGTH_INIT__AIVA_MI_CB_LLENGTH_INIT__SHIFT 0x00000000

// ISP_CORE_MI_VP_CR_BASE_AD_INIT
#define	ISP_CORE_MI_VP_CR_BASE_AD_INIT__AIVA_MI_CR_BASE_AD_INIT__SHIFT 0x00000005

// ISP_CORE_MI_VP_CR_BASE_AD_H_INIT
#define	ISP_CORE_MI_VP_CR_BASE_AD_H_INIT__AIVA_MI_CR_BASE_AD_H_INIT__SHIFT 0x00000000

// ISP_CORE_MI_VP_CR_SIZE_INIT
#define	ISP_CORE_MI_VP_CR_SIZE_INIT__AIVA_MI_CR_SIZE_INIT__SHIFT 0x00000005

// ISP_CORE_MI_VP_CR_IRQ_OFFS_INIT
#define	ISP_CORE_MI_VP_CR_IRQ_OFFS_INIT__AIVA_MI_CR_IRQ_OFFS_INIT__SHIFT 0x00000005

// ISP_CORE_MI_VP_CR_LLENGTH_INIT
#define	ISP_CORE_MI_VP_CR_LLENGTH_INIT__AIVA_MI_CR_LLENGTH_INIT__SHIFT 0x00000000

// ISP_CORE_MI_VP_CTRL_SHD
#define	ISP_CORE_MI_VP_CTRL_SHD__AIVA_MI_PATH_ENABLE_IN__SHIFT 0x00000000
#define	ISP_CORE_MI_VP_CTRL_SHD__AIVA_MI_PATH_ENABLE_OUT__SHIFT 0x00000010

// ISP_CORE_MI_VP_Y_BASE_AD_SHD
#define	ISP_CORE_MI_VP_Y_BASE_AD_SHD__AIVA_MI_Y_BASE_AD__SHIFT 0x00000005

// ISP_CORE_MI_VP_Y_BASE_AD_H_SHD
#define	ISP_CORE_MI_VP_Y_BASE_AD_H_SHD__AIVA_MI_Y_BASE_AD_H_SHD__SHIFT 0x00000000

// ISP_CORE_MI_VP_Y_SIZE_SHD
#define	ISP_CORE_MI_VP_Y_SIZE_SHD__AIVA_MI_Y_SIZE__SHIFT    0x00000005

// ISP_CORE_MI_VP_Y_IRQ_OFFS_SHD
#define	ISP_CORE_MI_VP_Y_IRQ_OFFS_SHD__AIVA_MI_Y_IRQ_OFFS__SHIFT 0x00000005

// ISP_CORE_MI_VP_Y_LLENGTH_SHD
#define	ISP_CORE_MI_VP_Y_LLENGTH_SHD__AIVA_MI_Y_LLENGTH_SHD__SHIFT 0x00000000

// ISP_CORE_MI_VP_CB_BASE_AD_SHD
#define	ISP_CORE_MI_VP_CB_BASE_AD_SHD__AIVA_MI_CB_BASE_AD__SHIFT 0x00000005

// ISP_CORE_MI_VP_CB_BASE_AD_H_SHD
#define	ISP_CORE_MI_VP_CB_BASE_AD_H_SHD__AIVA_MI_CB_BASE_AD_H_SHD__SHIFT 0x00000000

// ISP_CORE_MI_VP_CB_SIZE_SHD
#define	ISP_CORE_MI_VP_CB_SIZE_SHD__AIVA_MI_CB_SIZE__SHIFT  0x00000005

// ISP_CORE_MI_VP_CB_IRQ_OFFS_SHD
#define	ISP_CORE_MI_VP_CB_IRQ_OFFS_SHD__AIVA_MI_CB_IRQ_OFFS__SHIFT 0x00000005

// ISP_CORE_MI_VP_CB_LLENGTH_SHD
#define	ISP_CORE_MI_VP_CB_LLENGTH_SHD__AIVA_MI_CB_LLENGTH_SHD__SHIFT 0x00000000

// ISP_CORE_MI_VP_CR_BASE_AD_SHD
#define	ISP_CORE_MI_VP_CR_BASE_AD_SHD__AIVA_MI_CR_BASE_AD__SHIFT 0x00000005

// ISP_CORE_MI_VP_CR_BASE_AD_H_SHD
#define	ISP_CORE_MI_VP_CR_BASE_AD_H_SHD__AIVA_MI_CR_BASE_AD_H_SHD__SHIFT 0x00000000

// ISP_CORE_MI_VP_CR_SIZE_SHD
#define	ISP_CORE_MI_VP_CR_SIZE_SHD__AIVA_MI_CR_SIZE__SHIFT  0x00000005

// ISP_CORE_MI_VP_CR_IRQ_OFFS_SHD
#define	ISP_CORE_MI_VP_CR_IRQ_OFFS_SHD__AIVA_MI_CR_IRQ_OFFS__SHIFT 0x00000005

// ISP_CORE_MI_VP_CR_LLENGTH_SHD
#define	ISP_CORE_MI_VP_CR_LLENGTH_SHD__AIVA_MI_CR_LLENGTH_SHD__SHIFT 0x00000000

// ISP_CORE_MI_VP_IMSC
#define	ISP_CORE_MI_VP_IMSC__AIVA_MI_ISP_FRAME_END__SHIFT   0x00000000
#define	ISP_CORE_MI_VP_IMSC__AIVA_MI_FILL_CR__SHIFT         0x00000001
#define	ISP_CORE_MI_VP_IMSC__AIVA_MI_FILL_CB__SHIFT         0x00000002
#define	ISP_CORE_MI_VP_IMSC__AIVA_MI_FILL_Y__SHIFT          0x00000003
#define	ISP_CORE_MI_VP_IMSC__AIVA_MI_WRAP_Y__SHIFT          0x00000004
#define	ISP_CORE_MI_VP_IMSC__AIVA_MI_WRAP_CB__SHIFT         0x00000005
#define	ISP_CORE_MI_VP_IMSC__AIVA_MI_WRAP_CR__SHIFT         0x00000006
#define	ISP_CORE_MI_VP_IMSC__AIVA_MI_MCH0_FRAME_END__SHIFT  0x00000007
#define	ISP_CORE_MI_VP_IMSC__AIVA_MI_MCH1_FRAME_END__SHIFT  0x00000008
#define	ISP_CORE_MI_VP_IMSC__AIVA_MI_MCH2_FRAME_END__SHIFT  0x00000009
#define	ISP_CORE_MI_VP_IMSC__AIVA_MI_MCH0_LEAK__SHIFT       0x0000000a
#define	ISP_CORE_MI_VP_IMSC__AIVA_MI_MCH1_LEAK__SHIFT       0x0000000b
#define	ISP_CORE_MI_VP_IMSC__AIVA_MI_MCH2_LEAK__SHIFT       0x0000000c
#define	ISP_CORE_MI_VP_IMSC__AIVA_MI_ISP_LEAK__SHIFT        0x0000000d
#define	ISP_CORE_MI_VP_IMSC__AIVA_MI_AXI_BUS_CLEAN__SHIFT   0x0000000e
#define	ISP_CORE_MI_VP_IMSC__AIVA_MI_MAF__SHIFT             0x0000000f
#define	ISP_CORE_MI_VP_IMSC__AIVA_MI_AXI_TMOUT__SHIFT       0x00000010

// ISP_CORE_MI_VP_RIS
#define	ISP_CORE_MI_VP_RIS__AIVA_MI_ISP_FRAME_END__SHIFT    0x00000000
#define	ISP_CORE_MI_VP_RIS__AIVA_MI_FILL_CR__SHIFT          0x00000001
#define	ISP_CORE_MI_VP_RIS__AIVA_MI_FILL_CB__SHIFT          0x00000002
#define	ISP_CORE_MI_VP_RIS__AIVA_MI_FILL_Y__SHIFT           0x00000003
#define	ISP_CORE_MI_VP_RIS__AIVA_MI_WRAP_Y__SHIFT           0x00000004
#define	ISP_CORE_MI_VP_RIS__AIVA_MI_WRAP_CB__SHIFT          0x00000005
#define	ISP_CORE_MI_VP_RIS__AIVA_MI_WRAP_CR__SHIFT          0x00000006
#define	ISP_CORE_MI_VP_RIS__AIVA_MI_MCH0_FRAME_END__SHIFT   0x00000007
#define	ISP_CORE_MI_VP_RIS__AIVA_MI_MCH1_FRAME_END__SHIFT   0x00000008
#define	ISP_CORE_MI_VP_RIS__AIVA_MI_MCH2_FRAME_END__SHIFT   0x00000009
#define	ISP_CORE_MI_VP_RIS__AIVA_MI_MCH0_LEAK__SHIFT        0x0000000a
#define	ISP_CORE_MI_VP_RIS__AIVA_MI_MCH1_LEAK__SHIFT        0x0000000b
#define	ISP_CORE_MI_VP_RIS__AIVA_MI_MCH2_LEAK__SHIFT        0x0000000c
#define	ISP_CORE_MI_VP_RIS__AIVA_MI_ISP_LEAK__SHIFT         0x0000000d
#define	ISP_CORE_MI_VP_RIS__AIVA_MI_AXI_BUS_CLEAN__SHIFT    0x0000000e
#define	ISP_CORE_MI_VP_RIS__AIVA_MI_MAF__SHIFT              0x0000000f
#define	ISP_CORE_MI_VP_RIS__AIVA_MI_AXI_TMOUT__SHIFT        0x00000010

// ISP_CORE_MI_VP_MIS
#define	ISP_CORE_MI_VP_MIS__AIVA_MI_ISP_FRAME_END__SHIFT    0x00000000
#define	ISP_CORE_MI_VP_MIS__AIVA_MI_FILL_CR__SHIFT          0x00000001
#define	ISP_CORE_MI_VP_MIS__AIVA_MI_FILL_CB__SHIFT          0x00000002
#define	ISP_CORE_MI_VP_MIS__AIVA_MI_FILL_Y__SHIFT           0x00000003
#define	ISP_CORE_MI_VP_MIS__AIVA_MI_WRAP_Y__SHIFT           0x00000004
#define	ISP_CORE_MI_VP_MIS__AIVA_MI_WRAP_CB__SHIFT          0x00000005
#define	ISP_CORE_MI_VP_MIS__AIVA_MI_WRAP_CR__SHIFT          0x00000006
#define	ISP_CORE_MI_VP_MIS__AIVA_MI_MCH0_FRAME_END__SHIFT   0x00000007
#define	ISP_CORE_MI_VP_MIS__AIVA_MI_MCH1_FRAME_END__SHIFT   0x00000008
#define	ISP_CORE_MI_VP_MIS__AIVA_MI_MCH2_FRAME_END__SHIFT   0x00000009
#define	ISP_CORE_MI_VP_MIS__AIVA_MI_MCH0_LEAK__SHIFT        0x0000000a
#define	ISP_CORE_MI_VP_MIS__AIVA_MI_MCH1_LEAK__SHIFT        0x0000000b
#define	ISP_CORE_MI_VP_MIS__AIVA_MI_MCH2_LEAK__SHIFT        0x0000000c
#define	ISP_CORE_MI_VP_MIS__AIVA_MI_ISP_LEAK__SHIFT         0x0000000d
#define	ISP_CORE_MI_VP_MIS__AIVA_MI_AXI_BUS_CLEAN__SHIFT    0x0000000e
#define	ISP_CORE_MI_VP_MIS__AIVA_MI_MAF__SHIFT              0x0000000f
#define	ISP_CORE_MI_VP_MIS__AIVA_MI_AXI_TMOUT__SHIFT        0x00000010

// ISP_CORE_MI_VP_ICR
#define	ISP_CORE_MI_VP_ICR__AIVA_MI_ISP_FRAME_END__SHIFT    0x00000000
#define	ISP_CORE_MI_VP_ICR__AIVA_MI_FILL_CR__SHIFT          0x00000001
#define	ISP_CORE_MI_VP_ICR__AIVA_MI_FILL_CB__SHIFT          0x00000002
#define	ISP_CORE_MI_VP_ICR__AIVA_MI_FILL_Y__SHIFT           0x00000003
#define	ISP_CORE_MI_VP_ICR__AIVA_MI_WRAP_Y__SHIFT           0x00000004
#define	ISP_CORE_MI_VP_ICR__AIVA_MI_WRAP_CB__SHIFT          0x00000005
#define	ISP_CORE_MI_VP_ICR__AIVA_MI_WRAP_CR__SHIFT          0x00000006
#define	ISP_CORE_MI_VP_ICR__AIVA_MI_MCH0_FRAME_END__SHIFT   0x00000007
#define	ISP_CORE_MI_VP_ICR__AIVA_MI_MCH1_FRAME_END__SHIFT   0x00000008
#define	ISP_CORE_MI_VP_ICR__AIVA_MI_MCH2_FRAME_END__SHIFT   0x00000009
#define	ISP_CORE_MI_VP_ICR__AIVA_MI_MCH0_LEAK__SHIFT        0x0000000a
#define	ISP_CORE_MI_VP_ICR__AIVA_MI_MCH1_LEAK__SHIFT        0x0000000b
#define	ISP_CORE_MI_VP_ICR__AIVA_MI_MCH2_LEAK__SHIFT        0x0000000c
#define	ISP_CORE_MI_VP_ICR__AIVA_MI_ISP_LEAK__SHIFT         0x0000000d
#define	ISP_CORE_MI_VP_ICR__AIVA_MI_AXI_BUS_CLEAN__SHIFT    0x0000000e
#define	ISP_CORE_MI_VP_ICR__AIVA_MI_MAF__SHIFT              0x0000000f
#define	ISP_CORE_MI_VP_ICR__AIVA_MI_AXI_TMOUT__SHIFT        0x00000010

// ISP_CORE_MI_VP_ISR
#define	ISP_CORE_MI_VP_ISR__AIVA_MI_ISP_FRAME_END__SHIFT    0x00000000
#define	ISP_CORE_MI_VP_ISR__AIVA_MI_FILL_CR__SHIFT          0x00000001
#define	ISP_CORE_MI_VP_ISR__AIVA_MI_FILL_CB__SHIFT          0x00000002
#define	ISP_CORE_MI_VP_ISR__AIVA_MI_FILL_Y__SHIFT           0x00000003
#define	ISP_CORE_MI_VP_ISR__AIVA_MI_WRAP_Y__SHIFT           0x00000004
#define	ISP_CORE_MI_VP_ISR__AIVA_MI_WRAP_CB__SHIFT          0x00000005
#define	ISP_CORE_MI_VP_ISR__AIVA_MI_WRAP_CR__SHIFT          0x00000006
#define	ISP_CORE_MI_VP_ISR__AIVA_MI_MCH0_FRAME_END__SHIFT   0x00000007
#define	ISP_CORE_MI_VP_ISR__AIVA_MI_MCH1_FRAME_END__SHIFT   0x00000008
#define	ISP_CORE_MI_VP_ISR__AIVA_MI_MCH2_FRAME_END__SHIFT   0x00000009
#define	ISP_CORE_MI_VP_ISR__AIVA_MI_MCH0_LEAK__SHIFT        0x0000000a
#define	ISP_CORE_MI_VP_ISR__AIVA_MI_MCH1_LEAK__SHIFT        0x0000000b
#define	ISP_CORE_MI_VP_ISR__AIVA_MI_MCH2_LEAK__SHIFT        0x0000000c
#define	ISP_CORE_MI_VP_ISR__AIVA_MI_ISP_LEAK__SHIFT         0x0000000d
#define	ISP_CORE_MI_VP_ISR__AIVA_MI_AXI_BUS_CLEAN__SHIFT    0x0000000e
#define	ISP_CORE_MI_VP_ISR__AIVA_MI_MAF__SHIFT              0x0000000f
#define	ISP_CORE_MI_VP_ISR__AIVA_MI_AXI_TMOUT__SHIFT        0x00000010

// ISP_CORE_MI_VP_STATUS
#define	ISP_CORE_MI_VP_STATUS__AIVA_MI_Y_FIFO_FULL__SHIFT   0x00000000
#define	ISP_CORE_MI_VP_STATUS__AIVA_MI_CB_FIFO_FULL__SHIFT  0x00000001
#define	ISP_CORE_MI_VP_STATUS__AIVA_MI_CR_FIFO_FULL__SHIFT  0x00000002

// ISP_CORE_MI_VP_STATUS_CLR
#define	ISP_CORE_MI_VP_STATUS_CLR__AIVA_MI_Y_FIFO_FULL__SHIFT 0x00000000
#define	ISP_CORE_MI_VP_STATUS_CLR__AIVA_MI_CB_FIFO_FULL__SHIFT 0x00000001
#define	ISP_CORE_MI_VP_STATUS_CLR__AIVA_MI_CR_FIFO_FULL__SHIFT 0x00000002

// ISP_CORE_MI_VP_RAW_BYTE_CNT
#define	ISP_CORE_MI_VP_RAW_BYTE_CNT__AIVA_MI_RAW_BYTE_CNT__SHIFT 0x00000000

// ISP_CORE_MI_VP_DP_PIXEL_CNT
#define	ISP_CORE_MI_VP_DP_PIXEL_CNT__AIVA_MI_DP_PIXEL_CNT__SHIFT 0x00000000

// ISP_CORE_MI_VP_MCH0_BYTE_CNT
#define	ISP_CORE_MI_VP_MCH0_BYTE_CNT__AIVA_MI_MCH0_BYTE_CNT__SHIFT 0x00000000

// ISP_CORE_MI_VP_MCH1_BYTE_CNT
#define	ISP_CORE_MI_VP_MCH1_BYTE_CNT__AIVA_MI_MCH1_BYTE_CNT__SHIFT 0x00000000

// ISP_CORE_MI_VP_MCH2_BYTE_CNT
#define	ISP_CORE_MI_VP_MCH2_BYTE_CNT__AIVA_MI_MCH2_BYTE_CNT__SHIFT 0x00000000

// ISP_CORE_MI_VP_PSTATE_CTRL_Y
#define	ISP_CORE_MI_VP_PSTATE_CTRL_Y__AIVA_MI_PSTATE_TH_Y__SHIFT 0x00000000
#define	ISP_CORE_MI_VP_PSTATE_CTRL_Y__AIVA_MI_PSTATE_EN_Y__SHIFT 0x00000010

// ISP_CORE_MI_VP_PSTATE_CTRL_CB
#define	ISP_CORE_MI_VP_PSTATE_CTRL_CB__AIVA_MI_PSTATE_TH_CB__SHIFT 0x00000000
#define	ISP_CORE_MI_VP_PSTATE_CTRL_CB__AIVA_MI_PSTATE_EN_CB__SHIFT 0x00000010

// ISP_CORE_MI_VP_PSTATE_CTRL_CR
#define	ISP_CORE_MI_VP_PSTATE_CTRL_CR__AIVA_MI_PSTATE_TH_CR__SHIFT 0x00000000
#define	ISP_CORE_MI_VP_PSTATE_CTRL_CR__AIVA_MI_PSTATE_EN_CR__SHIFT 0x00000010

// ISP_CORE_MI_VP_PSTATE_ALLOW_STAT
#define	ISP_CORE_MI_VP_PSTATE_ALLOW_STAT__AIVA_MI_PSTATE_ALLOW__SHIFT 0x00000000

// ISP_CORE_MI_VP_CID_ENABLE
#define	ISP_CORE_MI_VP_CID_ENABLE__AIVA_MI_CID_ENABLE__SHIFT 0x00000000
#define	ISP_CORE_MI_VP_CID_ENABLE__AIVA_MI_CID_UPDATE__SHIFT 0x00000001
#define	ISP_CORE_MI_VP_CID_ENABLE__AIVA_MI_CID_NUM__SHIFT   0x00000004
#define	ISP_CORE_MI_VP_CID_ENABLE__AIVA_MI_CID_ENABLE_SHD__SHIFT 0x00000010
#define	ISP_CORE_MI_VP_CID_ENABLE__AIVA_MI_CID_NUM_SHD__SHIFT 0x00000014

// ISP_CORE_MI_VP_LEAK_ENABLE
#define	ISP_CORE_MI_VP_LEAK_ENABLE__AIVA_MI_LEAK_ENABLE__SHIFT 0x00000000

// ISP_CORE_MI_VP_LEAK_TH_Y
#define	ISP_CORE_MI_VP_LEAK_TH_Y__AIVA_MI_LEAK_TH_Y__SHIFT  0x00000000

// ISP_CORE_MI_VP_LEAK_TH_CB
#define	ISP_CORE_MI_VP_LEAK_TH_CB__AIVA_MI_LEAK_TH_CB__SHIFT 0x00000000

// ISP_CORE_MI_VP_LEAK_TH_CR
#define	ISP_CORE_MI_VP_LEAK_TH_CR__AIVA_MI_LEAK_TH_CR__SHIFT 0x00000000

// ISP_CORE_MI_VP_TIMER_EN
#define	ISP_CORE_MI_VP_TIMER_EN__AIVA_MI_TIMER_EN__SHIFT    0x00000000

// ISP_CORE_MI_VP_TIMER_TH
#define	ISP_CORE_MI_VP_TIMER_TH__AIVA_MI_TIMER_TH__SHIFT    0x00000000

// ISP_CORE_MI_VP_CUR_LEAK_STATUS
#define	ISP_CORE_MI_VP_CUR_LEAK_STATUS__AIVA_MI_CUR_MCH0_LEAK_STATUS__SHIFT 0x00000000
#define	ISP_CORE_MI_VP_CUR_LEAK_STATUS__AIVA_MI_CUR_MCH1_LEAK_STATUS__SHIFT 0x00000001
#define	ISP_CORE_MI_VP_CUR_LEAK_STATUS__AIVA_MI_CUR_MCH2_LEAK_STATUS__SHIFT 0x00000002
#define	ISP_CORE_MI_VP_CUR_LEAK_STATUS__AIVA_MI_CUR_ISP_LEAK_STATUS__SHIFT 0x00000003

// ISP_CORE_MI_VP_SRAM_FILL_LEVEL_Y
#define	ISP_CORE_MI_VP_SRAM_FILL_LEVEL_Y__AIVA_MI_SRAM_FILL_LEVEL_Y__SHIFT 0x00000000

// ISP_CORE_MI_VP_SRAM_FILL_LEVEL_CB
#define	ISP_CORE_MI_VP_SRAM_FILL_LEVEL_CB__AIVA_MI_SRAM_FILL_LEVEL_CB__SHIFT 0x00000000

// ISP_CORE_MI_VP_SRAM_FILL_LEVEL_CR
#define	ISP_CORE_MI_VP_SRAM_FILL_LEVEL_CR__AIVA_MI_SRAM_FILL_LEVEL_CR__SHIFT 0x00000000

// ISP_CORE_MI_VP_FIFO_OVERFLOW
#define	ISP_CORE_MI_VP_FIFO_OVERFLOW__AIVA_MI_FIFO_OVERFLOW_Y__SHIFT 0x00000000
#define	ISP_CORE_MI_VP_FIFO_OVERFLOW__AIVA_MI_FIFO_OVERFLOW_CB__SHIFT 0x00000001
#define	ISP_CORE_MI_VP_FIFO_OVERFLOW__AIVA_MI_FIFO_OVERFLOW_CR__SHIFT 0x00000002

// ISP_CORE_MI_VP_MAFD
#define	ISP_CORE_MI_VP_MAFD__AIVA_MI_MAF_CLEAR__SHIFT       0x00000000
#define	ISP_CORE_MI_VP_MAFD__AIVA_MI_MAF_NACK__SHIFT        0x00000004
#define	ISP_CORE_MI_VP_MAFD__AIVA_MI_MAF_ID__SHIFT          0x00000008

// ISP_CORE_MI_VP_SPH_TEST
#define	ISP_CORE_MI_VP_SPH_TEST__AIVA_MI_SPH_TOGGLE__SHIFT  0x00000000
#define	ISP_CORE_MI_VP_SPH_TEST__AIVA_MI_SPH_DONE__SHIFT    0x00000004
#define	ISP_CORE_MI_VP_SPH_TEST__AIVA_MI_SPH_CLR__SHIFT     0x00000008

// ISP_CORE_MI_VP_SPH_WDATA
#define	ISP_CORE_MI_VP_SPH_WDATA__AIVA_MI_SPH_WDATA__SHIFT  0x00000000

// ISP_CORE_MI_VP_STALL
#define	ISP_CORE_MI_VP_STALL__AIVA_MI_STALL__SHIFT          0x00000000
#define	ISP_CORE_MI_VP_STALL__AIVA_MI_AXI_BUS_CLEAN__SHIFT  0x00000004

// ISP_CORE_MI_VP_AXI_GENERAL
#define	ISP_CORE_MI_VP_AXI_GENERAL__AIVA_MI_AXI_AWLOCK__SHIFT 0x00000000
#define	ISP_CORE_MI_VP_AXI_GENERAL__AIVA_MI_AXI_AWPROT__SHIFT 0x00000001
#define	ISP_CORE_MI_VP_AXI_GENERAL__AIVA_MI_AXI_AWCACHE__SHIFT 0x00000004
#define	ISP_CORE_MI_VP_AXI_GENERAL__AIVA_MI_AXI_AWQOS__SHIFT 0x00000008
#define	ISP_CORE_MI_VP_AXI_GENERAL__AIVA_MI_AXI_AWREGION__SHIFT 0x0000000c

// ISP_CORE_MI_VP_AXI_AWUSER
#define	ISP_CORE_MI_VP_AXI_AWUSER__AIVA_MI_AXI_SPACE__SHIFT 0x00000000
#define	ISP_CORE_MI_VP_AXI_AWUSER__AIVA_MI_AXI_VMID__SHIFT  0x00000003
#define	ISP_CORE_MI_VP_AXI_AWUSER__AIVA_MI_AXI_VF__SHIFT    0x00000007
#define	ISP_CORE_MI_VP_AXI_AWUSER__AIVA_MI_AXI_VFID__SHIFT  0x00000008
#define	ISP_CORE_MI_VP_AXI_AWUSER__AIVA_MI_AXI_RO__SHIFT    0x0000000c
#define	ISP_CORE_MI_VP_AXI_AWUSER__AIVA_MI_AXI_GCC__SHIFT   0x0000000d
#define	ISP_CORE_MI_VP_AXI_AWUSER__AIVA_MI_AXI_TMZ__SHIFT   0x0000000e

// ISP_CORE_MI_VP_AXI_WUSER
#define	ISP_CORE_MI_VP_AXI_WUSER__AIVA_MI_AXI_DBGMSK__SHIFT 0x00000000
#define	ISP_CORE_MI_VP_AXI_WUSER__AIVA_MI_AXI_SWAP__SHIFT   0x00000001

// ISP_CORE_MI_VP_QOS_CTRL
#define	ISP_CORE_MI_VP_QOS_CTRL__AIVA_MI_QOS_MANU_EN__SHIFT 0x00000000
#define	ISP_CORE_MI_VP_QOS_CTRL__AIVA_MI_QOS_MC_TMO_EN__SHIFT 0x00000001
#define	ISP_CORE_MI_VP_QOS_CTRL__AIVA_MI_QOS_MANU__SHIFT    0x00000004
#define	ISP_CORE_MI_VP_QOS_CTRL__AIVA_MI_QOS_MC_WATERMARK__SHIFT 0x00000008
#define	ISP_CORE_MI_VP_QOS_CTRL__AIVA_MI_QOS_TIMER__SHIFT   0x00000010
#define	ISP_CORE_MI_VP_QOS_CTRL__AIVA_MI_QOS_PROG_STEP__SHIFT 0x00000018

// ISP_CORE_MI_VP_PFM_CTRL
#define	ISP_CORE_MI_VP_PFM_CTRL__AIVA_MI_PFM_EN__SHIFT      0x00000000
#define	ISP_CORE_MI_VP_PFM_CTRL__AIVA_MI_PFM_ID_EN__SHIFT   0x00000001
#define	ISP_CORE_MI_VP_PFM_CTRL__AIVA_MI_PFM_SEL__SHIFT     0x00000004
#define	ISP_CORE_MI_VP_PFM_CTRL__AIVA_MI_PFM_MAX_REQ_CFG__SHIFT 0x00000008
#define	ISP_CORE_MI_VP_PFM_CTRL__AIVA_MI_PFM_RD__SHIFT      0x0000000c
#define	ISP_CORE_MI_VP_PFM_CTRL__AIVA_MI_PFM_ID__SHIFT      0x00000010

// ISP_CORE_MI_VP_PFM_REGION_SET0
#define	ISP_CORE_MI_VP_PFM_REGION_SET0__AIVA_MI_PFM_REGION_SET0__SHIFT 0x00000000

// ISP_CORE_MI_VP_PFM_REGION_SET1
#define	ISP_CORE_MI_VP_PFM_REGION_SET1__AIVA_MI_PFM_REGION_SET1__SHIFT 0x00000000

// ISP_CORE_MI_VP_PFM_REGION_SET2
#define	ISP_CORE_MI_VP_PFM_REGION_SET2__AIVA_MI_PFM_REGION_SET2__SHIFT 0x00000000

// ISP_CORE_MI_VP_PFM_REGION_SET3
#define	ISP_CORE_MI_VP_PFM_REGION_SET3__AIVA_MI_PFM_REGION_SET3__SHIFT 0x00000000

// ISP_CORE_MI_VP_PFM_REGION_SET4
#define	ISP_CORE_MI_VP_PFM_REGION_SET4__AIVA_MI_PFM_REGION_SET4__SHIFT 0x00000000

// ISP_CORE_MI_VP_PFM_REGION_SET5
#define	ISP_CORE_MI_VP_PFM_REGION_SET5__AIVA_MI_PFM_REGION_SET5__SHIFT 0x00000000

// ISP_CORE_MI_VP_PFM_REGION_SET6
#define	ISP_CORE_MI_VP_PFM_REGION_SET6__AIVA_MI_PFM_REGION_SET6__SHIFT 0x00000000

// ISP_CORE_MI_VP_PFM_REGION_SET7
#define	ISP_CORE_MI_VP_PFM_REGION_SET7__AIVA_MI_PFM_REGION_SET7__SHIFT 0x00000000

// ISP_CORE_MI_VP_PFM_STAT_0_1_CNT
#define	ISP_CORE_MI_VP_PFM_STAT_0_1_CNT__AIVA_MI_PFM_STAT0_CNT__SHIFT 0x00000000
#define	ISP_CORE_MI_VP_PFM_STAT_0_1_CNT__AIVA_MI_PFM_STAT1_CNT__SHIFT 0x00000010

// ISP_CORE_MI_VP_PFM_STAT_2_3_CNT
#define	ISP_CORE_MI_VP_PFM_STAT_2_3_CNT__AIVA_MI_PFM_STAT2_CNT__SHIFT 0x00000000
#define	ISP_CORE_MI_VP_PFM_STAT_2_3_CNT__AIVA_MI_PFM_STAT3_CNT__SHIFT 0x00000010

// ISP_CORE_MI_VP_PFM_STAT_4_5_CNT
#define	ISP_CORE_MI_VP_PFM_STAT_4_5_CNT__AIVA_MI_PFM_STAT4_CNT__SHIFT 0x00000000
#define	ISP_CORE_MI_VP_PFM_STAT_4_5_CNT__AIVA_MI_PFM_STAT5_CNT__SHIFT 0x00000010

// ISP_CORE_MI_VP_PFM_STAT_6_7_CNT
#define	ISP_CORE_MI_VP_PFM_STAT_6_7_CNT__AIVA_MI_PFM_STAT6_CNT__SHIFT 0x00000000
#define	ISP_CORE_MI_VP_PFM_STAT_6_7_CNT__AIVA_MI_PFM_STAT7_CNT__SHIFT 0x00000010

// ISP_CORE_MI_VP_CTRL_CRC
#define	ISP_CORE_MI_VP_CTRL_CRC__AIVA_MI_CTRL_CRC_RESET__SHIFT 0x00000000

// ISP_CORE_MI_VP_CRC0
#define	ISP_CORE_MI_VP_CRC0__AIVA_MI_CRC0__SHIFT            0x00000000

// ISP_CORE_MI_VP_CRC1
#define	ISP_CORE_MI_VP_CRC1__AIVA_MI_CRC1__SHIFT            0x00000000

// ISP_CORE_MI_VP_CRC2
#define	ISP_CORE_MI_VP_CRC2__AIVA_MI_CRC2__SHIFT            0x00000000

// ISP_CORE_MI_VP_CRC3
#define	ISP_CORE_MI_VP_CRC3__AIVA_MI_CRC3__SHIFT            0x00000000

// ISP_CORE_MI_VP_CRC4
#define	ISP_CORE_MI_VP_CRC4__AIVA_MI_CRC4__SHIFT            0x00000000

// ISP_CORE_MI_VP_CRC5
#define	ISP_CORE_MI_VP_CRC5__AIVA_MI_CRC5__SHIFT            0x00000000

// ISP_CORE_MI_VP_CRC6
#define	ISP_CORE_MI_VP_CRC6__AIVA_MI_CRC6__SHIFT            0x00000000

// ISP_CORE_MI_VP_CRC7
#define	ISP_CORE_MI_VP_CRC7__AIVA_MI_CRC7__SHIFT            0x00000000

// ISP_CORE_MI_PP_CTRL
#define	ISP_CORE_MI_PP_CTRL__AIVA_MI_PATH_ENABLE__SHIFT     0x00000000
#define	ISP_CORE_MI_PP_CTRL__AIVA_MI_MIPI_SEL__SHIFT        0x00000003
#define	ISP_CORE_MI_PP_CTRL__AIVA_MI_ISP_AUTO_UPD__SHIFT    0x00000005
#define	ISP_CORE_MI_PP_CTRL__AIVA_MI_BYTE_SWAP__SHIFT       0x00000007
#define	ISP_CORE_MI_PP_CTRL__AIVA_MI_UV_SWAP__SHIFT         0x0000000d
#define	ISP_CORE_MI_PP_CTRL__AIVA_MI_YUV_FORMAT__SHIFT      0x0000000e
#define	ISP_CORE_MI_PP_CTRL__AIVA_MI_BURST_LEN_LUM__SHIFT   0x00000010
#define	ISP_CORE_MI_PP_CTRL__AIVA_MI_BURST_LEN_CHROM__SHIFT 0x00000012
#define	ISP_CORE_MI_PP_CTRL__AIVA_MI_INIT_BASE_EN__SHIFT    0x00000014
#define	ISP_CORE_MI_PP_CTRL__AIVA_MI_ISP_WRITE_FORMAT__SHIFT 0x00000016

// ISP_CORE_MI_PP_CTRL2
#define	ISP_CORE_MI_PP_CTRL2__AIVA_MI_AUTO_UPD_MCH0__SHIFT  0x00000000
#define	ISP_CORE_MI_PP_CTRL2__AIVA_MI_AUTO_UPD_MCH1__SHIFT  0x00000001
#define	ISP_CORE_MI_PP_CTRL2__AIVA_MI_AUTO_UPD_MCH2__SHIFT  0x00000002
#define	ISP_CORE_MI_PP_CTRL2__AIVA_MI_MODE_8BIT_MCH0__SHIFT 0x00000004
#define	ISP_CORE_MI_PP_CTRL2__AIVA_MI_MODE_8BIT_MCH1__SHIFT 0x00000005
#define	ISP_CORE_MI_PP_CTRL2__AIVA_MI_MODE_8BIT_MCH2__SHIFT 0x00000006
#define	ISP_CORE_MI_PP_CTRL2__AIVA_MI_BURST_LEN_MCH0__SHIFT 0x00000008
#define	ISP_CORE_MI_PP_CTRL2__AIVA_MI_BURST_LEN_MCH1__SHIFT 0x0000000a
#define	ISP_CORE_MI_PP_CTRL2__AIVA_MI_BURST_LEN_MCH2__SHIFT 0x0000000c
#define	ISP_CORE_MI_PP_CTRL2__AIVA_MI_INIT_BASE_EN_MCH0__SHIFT 0x00000010
#define	ISP_CORE_MI_PP_CTRL2__AIVA_MI_INIT_BASE_EN_MCH1__SHIFT 0x00000011
#define	ISP_CORE_MI_PP_CTRL2__AIVA_MI_INIT_BASE_EN_MCH2__SHIFT 0x00000012

// ISP_CORE_MI_PP_INIT
#define	ISP_CORE_MI_PP_INIT__AIVA_MI_CFG_UPD__SHIFT         0x00000004

// ISP_CORE_MI_PP_INIT2
#define	ISP_CORE_MI_PP_INIT2__AIVA_MI_CFG_UPD_MCH0__SHIFT   0x00000000
#define	ISP_CORE_MI_PP_INIT2__AIVA_MI_CFG_UPD_MCH1__SHIFT   0x00000001
#define	ISP_CORE_MI_PP_INIT2__AIVA_MI_CFG_UPD_MCH2__SHIFT   0x00000002

// ISP_CORE_MI_PP_Y_BASE_AD_INIT
#define	ISP_CORE_MI_PP_Y_BASE_AD_INIT__AIVA_MI_Y_BASE_AD_INIT__SHIFT 0x00000005

// ISP_CORE_MI_PP_Y_BASE_AD_H_INIT
#define	ISP_CORE_MI_PP_Y_BASE_AD_H_INIT__AIVA_MI_Y_BASE_AD_H_INIT__SHIFT 0x00000000

// ISP_CORE_MI_PP_Y_SIZE_INIT
#define	ISP_CORE_MI_PP_Y_SIZE_INIT__AIVA_MI_Y_SIZE_INIT__SHIFT 0x00000005

// ISP_CORE_MI_PP_Y_IRQ_OFFS_INIT
#define	ISP_CORE_MI_PP_Y_IRQ_OFFS_INIT__AIVA_MI_Y_IRQ_OFFS_INIT__SHIFT 0x00000005

// ISP_CORE_MI_PP_Y_LLENGTH_INIT
#define	ISP_CORE_MI_PP_Y_LLENGTH_INIT__AIVA_MI_Y_LLENGTH_INIT__SHIFT 0x00000000

// ISP_CORE_MI_PP_CB_BASE_AD_INIT
#define	ISP_CORE_MI_PP_CB_BASE_AD_INIT__AIVA_MI_CB_BASE_AD_INIT__SHIFT 0x00000005

// ISP_CORE_MI_PP_CB_BASE_AD_H_INIT
#define	ISP_CORE_MI_PP_CB_BASE_AD_H_INIT__AIVA_MI_CB_BASE_AD_H_INIT__SHIFT 0x00000000

// ISP_CORE_MI_PP_CB_SIZE_INIT
#define	ISP_CORE_MI_PP_CB_SIZE_INIT__AIVA_MI_CB_SIZE_INIT__SHIFT 0x00000005

// ISP_CORE_MI_PP_CB_IRQ_OFFS_INIT
#define	ISP_CORE_MI_PP_CB_IRQ_OFFS_INIT__AIVA_MI_CB_IRQ_OFFS_INIT__SHIFT 0x00000005

// ISP_CORE_MI_PP_CB_LLENGTH_INIT
#define	ISP_CORE_MI_PP_CB_LLENGTH_INIT__AIVA_MI_CB_LLENGTH_INIT__SHIFT 0x00000000

// ISP_CORE_MI_PP_CR_BASE_AD_INIT
#define	ISP_CORE_MI_PP_CR_BASE_AD_INIT__AIVA_MI_CR_BASE_AD_INIT__SHIFT 0x00000005

// ISP_CORE_MI_PP_CR_BASE_AD_H_INIT
#define	ISP_CORE_MI_PP_CR_BASE_AD_H_INIT__AIVA_MI_CR_BASE_AD_H_INIT__SHIFT 0x00000000

// ISP_CORE_MI_PP_CR_SIZE_INIT
#define	ISP_CORE_MI_PP_CR_SIZE_INIT__AIVA_MI_CR_SIZE_INIT__SHIFT 0x00000005

// ISP_CORE_MI_PP_CR_IRQ_OFFS_INIT
#define	ISP_CORE_MI_PP_CR_IRQ_OFFS_INIT__AIVA_MI_CR_IRQ_OFFS_INIT__SHIFT 0x00000005

// ISP_CORE_MI_PP_CR_LLENGTH_INIT
#define	ISP_CORE_MI_PP_CR_LLENGTH_INIT__AIVA_MI_CR_LLENGTH_INIT__SHIFT 0x00000000

// ISP_CORE_MI_PP_CTRL_SHD
#define	ISP_CORE_MI_PP_CTRL_SHD__AIVA_MI_PATH_ENABLE_IN__SHIFT 0x00000000
#define	ISP_CORE_MI_PP_CTRL_SHD__AIVA_MI_PATH_ENABLE_OUT__SHIFT 0x00000010

// ISP_CORE_MI_PP_Y_BASE_AD_SHD
#define	ISP_CORE_MI_PP_Y_BASE_AD_SHD__AIVA_MI_Y_BASE_AD__SHIFT 0x00000005

// ISP_CORE_MI_PP_Y_BASE_AD_H_SHD
#define	ISP_CORE_MI_PP_Y_BASE_AD_H_SHD__AIVA_MI_Y_BASE_AD_H_SHD__SHIFT 0x00000000

// ISP_CORE_MI_PP_Y_SIZE_SHD
#define	ISP_CORE_MI_PP_Y_SIZE_SHD__AIVA_MI_Y_SIZE__SHIFT    0x00000005

// ISP_CORE_MI_PP_Y_IRQ_OFFS_SHD
#define	ISP_CORE_MI_PP_Y_IRQ_OFFS_SHD__AIVA_MI_Y_IRQ_OFFS__SHIFT 0x00000005

// ISP_CORE_MI_PP_Y_LLENGTH_SHD
#define	ISP_CORE_MI_PP_Y_LLENGTH_SHD__AIVA_MI_Y_LLENGTH_SHD__SHIFT 0x00000000

// ISP_CORE_MI_PP_CB_BASE_AD_SHD
#define	ISP_CORE_MI_PP_CB_BASE_AD_SHD__AIVA_MI_CB_BASE_AD__SHIFT 0x00000005

// ISP_CORE_MI_PP_CB_BASE_AD_H_SHD
#define	ISP_CORE_MI_PP_CB_BASE_AD_H_SHD__AIVA_MI_CB_BASE_AD_H_SHD__SHIFT 0x00000000

// ISP_CORE_MI_PP_CB_SIZE_SHD
#define	ISP_CORE_MI_PP_CB_SIZE_SHD__AIVA_MI_CB_SIZE__SHIFT  0x00000005

// ISP_CORE_MI_PP_CB_IRQ_OFFS_SHD
#define	ISP_CORE_MI_PP_CB_IRQ_OFFS_SHD__AIVA_MI_CB_IRQ_OFFS__SHIFT 0x00000005

// ISP_CORE_MI_PP_CB_LLENGTH_SHD
#define	ISP_CORE_MI_PP_CB_LLENGTH_SHD__AIVA_MI_CB_LLENGTH_SHD__SHIFT 0x00000000

// ISP_CORE_MI_PP_CR_BASE_AD_SHD
#define	ISP_CORE_MI_PP_CR_BASE_AD_SHD__AIVA_MI_CR_BASE_AD__SHIFT 0x00000005

// ISP_CORE_MI_PP_CR_BASE_AD_H_SHD
#define	ISP_CORE_MI_PP_CR_BASE_AD_H_SHD__AIVA_MI_CR_BASE_AD_H_SHD__SHIFT 0x00000000

// ISP_CORE_MI_PP_CR_SIZE_SHD
#define	ISP_CORE_MI_PP_CR_SIZE_SHD__AIVA_MI_CR_SIZE__SHIFT  0x00000005

// ISP_CORE_MI_PP_CR_IRQ_OFFS_SHD
#define	ISP_CORE_MI_PP_CR_IRQ_OFFS_SHD__AIVA_MI_CR_IRQ_OFFS__SHIFT 0x00000005

// ISP_CORE_MI_PP_CR_LLENGTH_SHD
#define	ISP_CORE_MI_PP_CR_LLENGTH_SHD__AIVA_MI_CR_LLENGTH_SHD__SHIFT 0x00000000

// ISP_CORE_MI_PP_IMSC
#define	ISP_CORE_MI_PP_IMSC__AIVA_MI_ISP_FRAME_END__SHIFT   0x00000000
#define	ISP_CORE_MI_PP_IMSC__AIVA_MI_FILL_CR__SHIFT         0x00000001
#define	ISP_CORE_MI_PP_IMSC__AIVA_MI_FILL_CB__SHIFT         0x00000002
#define	ISP_CORE_MI_PP_IMSC__AIVA_MI_FILL_Y__SHIFT          0x00000003
#define	ISP_CORE_MI_PP_IMSC__AIVA_MI_WRAP_Y__SHIFT          0x00000004
#define	ISP_CORE_MI_PP_IMSC__AIVA_MI_WRAP_CB__SHIFT         0x00000005
#define	ISP_CORE_MI_PP_IMSC__AIVA_MI_WRAP_CR__SHIFT         0x00000006
#define	ISP_CORE_MI_PP_IMSC__AIVA_MI_MCH0_FRAME_END__SHIFT  0x00000007
#define	ISP_CORE_MI_PP_IMSC__AIVA_MI_MCH1_FRAME_END__SHIFT  0x00000008
#define	ISP_CORE_MI_PP_IMSC__AIVA_MI_MCH2_FRAME_END__SHIFT  0x00000009
#define	ISP_CORE_MI_PP_IMSC__AIVA_MI_MCH0_LEAK__SHIFT       0x0000000a
#define	ISP_CORE_MI_PP_IMSC__AIVA_MI_MCH1_LEAK__SHIFT       0x0000000b
#define	ISP_CORE_MI_PP_IMSC__AIVA_MI_MCH2_LEAK__SHIFT       0x0000000c
#define	ISP_CORE_MI_PP_IMSC__AIVA_MI_ISP_LEAK__SHIFT        0x0000000d
#define	ISP_CORE_MI_PP_IMSC__AIVA_MI_AXI_BUS_CLEAN__SHIFT   0x0000000e
#define	ISP_CORE_MI_PP_IMSC__AIVA_MI_MAF__SHIFT             0x0000000f
#define	ISP_CORE_MI_PP_IMSC__AIVA_MI_AXI_TMOUT__SHIFT       0x00000010

// ISP_CORE_MI_PP_RIS
#define	ISP_CORE_MI_PP_RIS__AIVA_MI_ISP_FRAME_END__SHIFT    0x00000000
#define	ISP_CORE_MI_PP_RIS__AIVA_MI_FILL_CR__SHIFT          0x00000001
#define	ISP_CORE_MI_PP_RIS__AIVA_MI_FILL_CB__SHIFT          0x00000002
#define	ISP_CORE_MI_PP_RIS__AIVA_MI_FILL_Y__SHIFT           0x00000003
#define	ISP_CORE_MI_PP_RIS__AIVA_MI_WRAP_Y__SHIFT           0x00000004
#define	ISP_CORE_MI_PP_RIS__AIVA_MI_WRAP_CB__SHIFT          0x00000005
#define	ISP_CORE_MI_PP_RIS__AIVA_MI_WRAP_CR__SHIFT          0x00000006
#define	ISP_CORE_MI_PP_RIS__AIVA_MI_MCH0_FRAME_END__SHIFT   0x00000007
#define	ISP_CORE_MI_PP_RIS__AIVA_MI_MCH1_FRAME_END__SHIFT   0x00000008
#define	ISP_CORE_MI_PP_RIS__AIVA_MI_MCH2_FRAME_END__SHIFT   0x00000009
#define	ISP_CORE_MI_PP_RIS__AIVA_MI_MCH0_LEAK__SHIFT        0x0000000a
#define	ISP_CORE_MI_PP_RIS__AIVA_MI_MCH1_LEAK__SHIFT        0x0000000b
#define	ISP_CORE_MI_PP_RIS__AIVA_MI_MCH2_LEAK__SHIFT        0x0000000c
#define	ISP_CORE_MI_PP_RIS__AIVA_MI_ISP_LEAK__SHIFT         0x0000000d
#define	ISP_CORE_MI_PP_RIS__AIVA_MI_AXI_BUS_CLEAN__SHIFT    0x0000000e
#define	ISP_CORE_MI_PP_RIS__AIVA_MI_MAF__SHIFT              0x0000000f
#define	ISP_CORE_MI_PP_RIS__AIVA_MI_AXI_TMOUT__SHIFT        0x00000010

// ISP_CORE_MI_PP_MIS
#define	ISP_CORE_MI_PP_MIS__AIVA_MI_ISP_FRAME_END__SHIFT    0x00000000
#define	ISP_CORE_MI_PP_MIS__AIVA_MI_FILL_CR__SHIFT          0x00000001
#define	ISP_CORE_MI_PP_MIS__AIVA_MI_FILL_CB__SHIFT          0x00000002
#define	ISP_CORE_MI_PP_MIS__AIVA_MI_FILL_Y__SHIFT           0x00000003
#define	ISP_CORE_MI_PP_MIS__AIVA_MI_WRAP_Y__SHIFT           0x00000004
#define	ISP_CORE_MI_PP_MIS__AIVA_MI_WRAP_CB__SHIFT          0x00000005
#define	ISP_CORE_MI_PP_MIS__AIVA_MI_WRAP_CR__SHIFT          0x00000006
#define	ISP_CORE_MI_PP_MIS__AIVA_MI_MCH0_FRAME_END__SHIFT   0x00000007
#define	ISP_CORE_MI_PP_MIS__AIVA_MI_MCH1_FRAME_END__SHIFT   0x00000008
#define	ISP_CORE_MI_PP_MIS__AIVA_MI_MCH2_FRAME_END__SHIFT   0x00000009
#define	ISP_CORE_MI_PP_MIS__AIVA_MI_MCH0_LEAK__SHIFT        0x0000000a
#define	ISP_CORE_MI_PP_MIS__AIVA_MI_MCH1_LEAK__SHIFT        0x0000000b
#define	ISP_CORE_MI_PP_MIS__AIVA_MI_MCH2_LEAK__SHIFT        0x0000000c
#define	ISP_CORE_MI_PP_MIS__AIVA_MI_ISP_LEAK__SHIFT         0x0000000d
#define	ISP_CORE_MI_PP_MIS__AIVA_MI_AXI_BUS_CLEAN__SHIFT    0x0000000e
#define	ISP_CORE_MI_PP_MIS__AIVA_MI_MAF__SHIFT              0x0000000f
#define	ISP_CORE_MI_PP_MIS__AIVA_MI_AXI_TMOUT__SHIFT        0x00000010

// ISP_CORE_MI_PP_ICR
#define	ISP_CORE_MI_PP_ICR__AIVA_MI_ISP_FRAME_END__SHIFT    0x00000000
#define	ISP_CORE_MI_PP_ICR__AIVA_MI_FILL_CR__SHIFT          0x00000001
#define	ISP_CORE_MI_PP_ICR__AIVA_MI_FILL_CB__SHIFT          0x00000002
#define	ISP_CORE_MI_PP_ICR__AIVA_MI_FILL_Y__SHIFT           0x00000003
#define	ISP_CORE_MI_PP_ICR__AIVA_MI_WRAP_Y__SHIFT           0x00000004
#define	ISP_CORE_MI_PP_ICR__AIVA_MI_WRAP_CB__SHIFT          0x00000005
#define	ISP_CORE_MI_PP_ICR__AIVA_MI_WRAP_CR__SHIFT          0x00000006
#define	ISP_CORE_MI_PP_ICR__AIVA_MI_MCH0_FRAME_END__SHIFT   0x00000007
#define	ISP_CORE_MI_PP_ICR__AIVA_MI_MCH1_FRAME_END__SHIFT   0x00000008
#define	ISP_CORE_MI_PP_ICR__AIVA_MI_MCH2_FRAME_END__SHIFT   0x00000009
#define	ISP_CORE_MI_PP_ICR__AIVA_MI_MCH0_LEAK__SHIFT        0x0000000a
#define	ISP_CORE_MI_PP_ICR__AIVA_MI_MCH1_LEAK__SHIFT        0x0000000b
#define	ISP_CORE_MI_PP_ICR__AIVA_MI_MCH2_LEAK__SHIFT        0x0000000c
#define	ISP_CORE_MI_PP_ICR__AIVA_MI_ISP_LEAK__SHIFT         0x0000000d
#define	ISP_CORE_MI_PP_ICR__AIVA_MI_AXI_BUS_CLEAN__SHIFT    0x0000000e
#define	ISP_CORE_MI_PP_ICR__AIVA_MI_MAF__SHIFT              0x0000000f
#define	ISP_CORE_MI_PP_ICR__AIVA_MI_AXI_TMOUT__SHIFT        0x00000010

// ISP_CORE_MI_PP_ISR
#define	ISP_CORE_MI_PP_ISR__AIVA_MI_ISP_FRAME_END__SHIFT    0x00000000
#define	ISP_CORE_MI_PP_ISR__AIVA_MI_FILL_CR__SHIFT          0x00000001
#define	ISP_CORE_MI_PP_ISR__AIVA_MI_FILL_CB__SHIFT          0x00000002
#define	ISP_CORE_MI_PP_ISR__AIVA_MI_FILL_Y__SHIFT           0x00000003
#define	ISP_CORE_MI_PP_ISR__AIVA_MI_WRAP_Y__SHIFT           0x00000004
#define	ISP_CORE_MI_PP_ISR__AIVA_MI_WRAP_CB__SHIFT          0x00000005
#define	ISP_CORE_MI_PP_ISR__AIVA_MI_WRAP_CR__SHIFT          0x00000006
#define	ISP_CORE_MI_PP_ISR__AIVA_MI_MCH0_FRAME_END__SHIFT   0x00000007
#define	ISP_CORE_MI_PP_ISR__AIVA_MI_MCH1_FRAME_END__SHIFT   0x00000008
#define	ISP_CORE_MI_PP_ISR__AIVA_MI_MCH2_FRAME_END__SHIFT   0x00000009
#define	ISP_CORE_MI_PP_ISR__AIVA_MI_MCH0_LEAK__SHIFT        0x0000000a
#define	ISP_CORE_MI_PP_ISR__AIVA_MI_MCH1_LEAK__SHIFT        0x0000000b
#define	ISP_CORE_MI_PP_ISR__AIVA_MI_MCH2_LEAK__SHIFT        0x0000000c
#define	ISP_CORE_MI_PP_ISR__AIVA_MI_ISP_LEAK__SHIFT         0x0000000d
#define	ISP_CORE_MI_PP_ISR__AIVA_MI_AXI_BUS_CLEAN__SHIFT    0x0000000e
#define	ISP_CORE_MI_PP_ISR__AIVA_MI_MAF__SHIFT              0x0000000f
#define	ISP_CORE_MI_PP_ISR__AIVA_MI_AXI_TMOUT__SHIFT        0x00000010

// ISP_CORE_MI_PP_STATUS
#define	ISP_CORE_MI_PP_STATUS__AIVA_MI_Y_FIFO_FULL__SHIFT   0x00000000
#define	ISP_CORE_MI_PP_STATUS__AIVA_MI_CB_FIFO_FULL__SHIFT  0x00000001
#define	ISP_CORE_MI_PP_STATUS__AIVA_MI_CR_FIFO_FULL__SHIFT  0x00000002

// ISP_CORE_MI_PP_STATUS_CLR
#define	ISP_CORE_MI_PP_STATUS_CLR__AIVA_MI_Y_FIFO_FULL__SHIFT 0x00000000
#define	ISP_CORE_MI_PP_STATUS_CLR__AIVA_MI_CB_FIFO_FULL__SHIFT 0x00000001
#define	ISP_CORE_MI_PP_STATUS_CLR__AIVA_MI_CR_FIFO_FULL__SHIFT 0x00000002

// ISP_CORE_MI_PP_RAW_BYTE_CNT
#define	ISP_CORE_MI_PP_RAW_BYTE_CNT__AIVA_MI_RAW_BYTE_CNT__SHIFT 0x00000000

// ISP_CORE_MI_PP_DP_PIXEL_CNT
#define	ISP_CORE_MI_PP_DP_PIXEL_CNT__AIVA_MI_DP_PIXEL_CNT__SHIFT 0x00000000

// ISP_CORE_MI_PP_MCH0_BYTE_CNT
#define	ISP_CORE_MI_PP_MCH0_BYTE_CNT__AIVA_MI_MCH0_BYTE_CNT__SHIFT 0x00000000

// ISP_CORE_MI_PP_MCH1_BYTE_CNT
#define	ISP_CORE_MI_PP_MCH1_BYTE_CNT__AIVA_MI_MCH1_BYTE_CNT__SHIFT 0x00000000

// ISP_CORE_MI_PP_MCH2_BYTE_CNT
#define	ISP_CORE_MI_PP_MCH2_BYTE_CNT__AIVA_MI_MCH2_BYTE_CNT__SHIFT 0x00000000

// ISP_CORE_MI_PP_PSTATE_CTRL_Y
#define	ISP_CORE_MI_PP_PSTATE_CTRL_Y__AIVA_MI_PSTATE_TH_Y__SHIFT 0x00000000
#define	ISP_CORE_MI_PP_PSTATE_CTRL_Y__AIVA_MI_PSTATE_EN_Y__SHIFT 0x00000010

// ISP_CORE_MI_PP_PSTATE_CTRL_CB
#define	ISP_CORE_MI_PP_PSTATE_CTRL_CB__AIVA_MI_PSTATE_TH_CB__SHIFT 0x00000000
#define	ISP_CORE_MI_PP_PSTATE_CTRL_CB__AIVA_MI_PSTATE_EN_CB__SHIFT 0x00000010

// ISP_CORE_MI_PP_PSTATE_CTRL_CR
#define	ISP_CORE_MI_PP_PSTATE_CTRL_CR__AIVA_MI_PSTATE_TH_CR__SHIFT 0x00000000
#define	ISP_CORE_MI_PP_PSTATE_CTRL_CR__AIVA_MI_PSTATE_EN_CR__SHIFT 0x00000010

// ISP_CORE_MI_PP_PSTATE_ALLOW_STAT
#define	ISP_CORE_MI_PP_PSTATE_ALLOW_STAT__AIVA_MI_PSTATE_ALLOW__SHIFT 0x00000000

// ISP_CORE_MI_PP_CID_ENABLE
#define	ISP_CORE_MI_PP_CID_ENABLE__AIVA_MI_CID_ENABLE__SHIFT 0x00000000
#define	ISP_CORE_MI_PP_CID_ENABLE__AIVA_MI_CID_UPDATE__SHIFT 0x00000001
#define	ISP_CORE_MI_PP_CID_ENABLE__AIVA_MI_CID_NUM__SHIFT   0x00000004
#define	ISP_CORE_MI_PP_CID_ENABLE__AIVA_MI_CID_ENABLE_SHD__SHIFT 0x00000010
#define	ISP_CORE_MI_PP_CID_ENABLE__AIVA_MI_CID_NUM_SHD__SHIFT 0x00000014

// ISP_CORE_MI_PP_LEAK_ENABLE
#define	ISP_CORE_MI_PP_LEAK_ENABLE__AIVA_MI_LEAK_ENABLE__SHIFT 0x00000000

// ISP_CORE_MI_PP_LEAK_TH_Y
#define	ISP_CORE_MI_PP_LEAK_TH_Y__AIVA_MI_LEAK_TH_Y__SHIFT  0x00000000

// ISP_CORE_MI_PP_LEAK_TH_CB
#define	ISP_CORE_MI_PP_LEAK_TH_CB__AIVA_MI_LEAK_TH_CB__SHIFT 0x00000000

// ISP_CORE_MI_PP_LEAK_TH_CR
#define	ISP_CORE_MI_PP_LEAK_TH_CR__AIVA_MI_LEAK_TH_CR__SHIFT 0x00000000

// ISP_CORE_MI_PP_TIMER_EN
#define	ISP_CORE_MI_PP_TIMER_EN__AIVA_MI_TIMER_EN__SHIFT    0x00000000

// ISP_CORE_MI_PP_TIMER_TH
#define	ISP_CORE_MI_PP_TIMER_TH__AIVA_MI_TIMER_TH__SHIFT    0x00000000

// ISP_CORE_MI_PP_CUR_LEAK_STATUS
#define	ISP_CORE_MI_PP_CUR_LEAK_STATUS__AIVA_MI_CUR_MCH0_LEAK_STATUS__SHIFT 0x00000000
#define	ISP_CORE_MI_PP_CUR_LEAK_STATUS__AIVA_MI_CUR_MCH1_LEAK_STATUS__SHIFT 0x00000001
#define	ISP_CORE_MI_PP_CUR_LEAK_STATUS__AIVA_MI_CUR_MCH2_LEAK_STATUS__SHIFT 0x00000002
#define	ISP_CORE_MI_PP_CUR_LEAK_STATUS__AIVA_MI_CUR_ISP_LEAK_STATUS__SHIFT 0x00000003

// ISP_CORE_MI_PP_SRAM_FILL_LEVEL_Y
#define	ISP_CORE_MI_PP_SRAM_FILL_LEVEL_Y__AIVA_MI_SRAM_FILL_LEVEL_Y__SHIFT 0x00000000

// ISP_CORE_MI_PP_SRAM_FILL_LEVEL_CB
#define	ISP_CORE_MI_PP_SRAM_FILL_LEVEL_CB__AIVA_MI_SRAM_FILL_LEVEL_CB__SHIFT 0x00000000

// ISP_CORE_MI_PP_SRAM_FILL_LEVEL_CR
#define	ISP_CORE_MI_PP_SRAM_FILL_LEVEL_CR__AIVA_MI_SRAM_FILL_LEVEL_CR__SHIFT 0x00000000

// ISP_CORE_MI_PP_FIFO_OVERFLOW
#define	ISP_CORE_MI_PP_FIFO_OVERFLOW__AIVA_MI_FIFO_OVERFLOW_Y__SHIFT 0x00000000
#define	ISP_CORE_MI_PP_FIFO_OVERFLOW__AIVA_MI_FIFO_OVERFLOW_CB__SHIFT 0x00000001
#define	ISP_CORE_MI_PP_FIFO_OVERFLOW__AIVA_MI_FIFO_OVERFLOW_CR__SHIFT 0x00000002

// ISP_CORE_MI_PP_MAFD
#define	ISP_CORE_MI_PP_MAFD__AIVA_MI_MAF_CLEAR__SHIFT       0x00000000
#define	ISP_CORE_MI_PP_MAFD__AIVA_MI_MAF_NACK__SHIFT        0x00000004
#define	ISP_CORE_MI_PP_MAFD__AIVA_MI_MAF_ID__SHIFT          0x00000008

// ISP_CORE_MI_PP_SPH_TEST
#define	ISP_CORE_MI_PP_SPH_TEST__AIVA_MI_SPH_TOGGLE__SHIFT  0x00000000
#define	ISP_CORE_MI_PP_SPH_TEST__AIVA_MI_SPH_DONE__SHIFT    0x00000004
#define	ISP_CORE_MI_PP_SPH_TEST__AIVA_MI_SPH_CLR__SHIFT     0x00000008

// ISP_CORE_MI_PP_SPH_WDATA
#define	ISP_CORE_MI_PP_SPH_WDATA__AIVA_MI_SPH_WDATA__SHIFT  0x00000000

// ISP_CORE_MI_PP_STALL
#define	ISP_CORE_MI_PP_STALL__AIVA_MI_STALL__SHIFT          0x00000000
#define	ISP_CORE_MI_PP_STALL__AIVA_MI_AXI_BUS_CLEAN__SHIFT  0x00000004

// ISP_CORE_MI_PP_AXI_GENERAL
#define	ISP_CORE_MI_PP_AXI_GENERAL__AIVA_MI_AXI_AWLOCK__SHIFT 0x00000000
#define	ISP_CORE_MI_PP_AXI_GENERAL__AIVA_MI_AXI_AWPROT__SHIFT 0x00000001
#define	ISP_CORE_MI_PP_AXI_GENERAL__AIVA_MI_AXI_AWCACHE__SHIFT 0x00000004
#define	ISP_CORE_MI_PP_AXI_GENERAL__AIVA_MI_AXI_AWQOS__SHIFT 0x00000008
#define	ISP_CORE_MI_PP_AXI_GENERAL__AIVA_MI_AXI_AWREGION__SHIFT 0x0000000c

// ISP_CORE_MI_PP_AXI_AWUSER
#define	ISP_CORE_MI_PP_AXI_AWUSER__AIVA_MI_AXI_SPACE__SHIFT 0x00000000
#define	ISP_CORE_MI_PP_AXI_AWUSER__AIVA_MI_AXI_VMID__SHIFT  0x00000003
#define	ISP_CORE_MI_PP_AXI_AWUSER__AIVA_MI_AXI_VF__SHIFT    0x00000007
#define	ISP_CORE_MI_PP_AXI_AWUSER__AIVA_MI_AXI_VFID__SHIFT  0x00000008
#define	ISP_CORE_MI_PP_AXI_AWUSER__AIVA_MI_AXI_RO__SHIFT    0x0000000c
#define	ISP_CORE_MI_PP_AXI_AWUSER__AIVA_MI_AXI_GCC__SHIFT   0x0000000d
#define	ISP_CORE_MI_PP_AXI_AWUSER__AIVA_MI_AXI_TMZ__SHIFT   0x0000000e

// ISP_CORE_MI_PP_AXI_WUSER
#define	ISP_CORE_MI_PP_AXI_WUSER__AIVA_MI_AXI_DBGMSK__SHIFT 0x00000000
#define	ISP_CORE_MI_PP_AXI_WUSER__AIVA_MI_AXI_SWAP__SHIFT   0x00000001

// ISP_CORE_MI_PP_QOS_CTRL
#define	ISP_CORE_MI_PP_QOS_CTRL__AIVA_MI_QOS_MANU_EN__SHIFT 0x00000000
#define	ISP_CORE_MI_PP_QOS_CTRL__AIVA_MI_QOS_MC_TMO_EN__SHIFT 0x00000001
#define	ISP_CORE_MI_PP_QOS_CTRL__AIVA_MI_QOS_MANU__SHIFT    0x00000004
#define	ISP_CORE_MI_PP_QOS_CTRL__AIVA_MI_QOS_MC_WATERMARK__SHIFT 0x00000008
#define	ISP_CORE_MI_PP_QOS_CTRL__AIVA_MI_QOS_TIMER__SHIFT   0x00000010
#define	ISP_CORE_MI_PP_QOS_CTRL__AIVA_MI_QOS_PROG_STEP__SHIFT 0x00000018

// ISP_CORE_MI_PP_PFM_CTRL
#define	ISP_CORE_MI_PP_PFM_CTRL__AIVA_MI_PFM_EN__SHIFT      0x00000000
#define	ISP_CORE_MI_PP_PFM_CTRL__AIVA_MI_PFM_ID_EN__SHIFT   0x00000001
#define	ISP_CORE_MI_PP_PFM_CTRL__AIVA_MI_PFM_SEL__SHIFT     0x00000004
#define	ISP_CORE_MI_PP_PFM_CTRL__AIVA_MI_PFM_MAX_REQ_CFG__SHIFT 0x00000008
#define	ISP_CORE_MI_PP_PFM_CTRL__AIVA_MI_PFM_RD__SHIFT      0x0000000c
#define	ISP_CORE_MI_PP_PFM_CTRL__AIVA_MI_PFM_ID__SHIFT      0x00000010

// ISP_CORE_MI_PP_PFM_REGION_SET0
#define	ISP_CORE_MI_PP_PFM_REGION_SET0__AIVA_MI_PFM_REGION_SET0__SHIFT 0x00000000

// ISP_CORE_MI_PP_PFM_REGION_SET1
#define	ISP_CORE_MI_PP_PFM_REGION_SET1__AIVA_MI_PFM_REGION_SET1__SHIFT 0x00000000

// ISP_CORE_MI_PP_PFM_REGION_SET2
#define	ISP_CORE_MI_PP_PFM_REGION_SET2__AIVA_MI_PFM_REGION_SET2__SHIFT 0x00000000

// ISP_CORE_MI_PP_PFM_REGION_SET3
#define	ISP_CORE_MI_PP_PFM_REGION_SET3__AIVA_MI_PFM_REGION_SET3__SHIFT 0x00000000

// ISP_CORE_MI_PP_PFM_REGION_SET4
#define	ISP_CORE_MI_PP_PFM_REGION_SET4__AIVA_MI_PFM_REGION_SET4__SHIFT 0x00000000

// ISP_CORE_MI_PP_PFM_REGION_SET5
#define	ISP_CORE_MI_PP_PFM_REGION_SET5__AIVA_MI_PFM_REGION_SET5__SHIFT 0x00000000

// ISP_CORE_MI_PP_PFM_REGION_SET6
#define	ISP_CORE_MI_PP_PFM_REGION_SET6__AIVA_MI_PFM_REGION_SET6__SHIFT 0x00000000

// ISP_CORE_MI_PP_PFM_REGION_SET7
#define	ISP_CORE_MI_PP_PFM_REGION_SET7__AIVA_MI_PFM_REGION_SET7__SHIFT 0x00000000

// ISP_CORE_MI_PP_PFM_STAT_0_1_CNT
#define	ISP_CORE_MI_PP_PFM_STAT_0_1_CNT__AIVA_MI_PFM_STAT0_CNT__SHIFT 0x00000000
#define	ISP_CORE_MI_PP_PFM_STAT_0_1_CNT__AIVA_MI_PFM_STAT1_CNT__SHIFT 0x00000010

// ISP_CORE_MI_PP_PFM_STAT_2_3_CNT
#define	ISP_CORE_MI_PP_PFM_STAT_2_3_CNT__AIVA_MI_PFM_STAT2_CNT__SHIFT 0x00000000
#define	ISP_CORE_MI_PP_PFM_STAT_2_3_CNT__AIVA_MI_PFM_STAT3_CNT__SHIFT 0x00000010

// ISP_CORE_MI_PP_PFM_STAT_4_5_CNT
#define	ISP_CORE_MI_PP_PFM_STAT_4_5_CNT__AIVA_MI_PFM_STAT4_CNT__SHIFT 0x00000000
#define	ISP_CORE_MI_PP_PFM_STAT_4_5_CNT__AIVA_MI_PFM_STAT5_CNT__SHIFT 0x00000010

// ISP_CORE_MI_PP_PFM_STAT_6_7_CNT
#define	ISP_CORE_MI_PP_PFM_STAT_6_7_CNT__AIVA_MI_PFM_STAT6_CNT__SHIFT 0x00000000
#define	ISP_CORE_MI_PP_PFM_STAT_6_7_CNT__AIVA_MI_PFM_STAT7_CNT__SHIFT 0x00000010

// ISP_CORE_MI_PP_CTRL_CRC
#define	ISP_CORE_MI_PP_CTRL_CRC__AIVA_MI_CTRL_CRC_RESET__SHIFT 0x00000000

// ISP_CORE_MI_PP_CRC0
#define	ISP_CORE_MI_PP_CRC0__AIVA_MI_CRC0__SHIFT            0x00000000

// ISP_CORE_MI_PP_CRC1
#define	ISP_CORE_MI_PP_CRC1__AIVA_MI_CRC1__SHIFT            0x00000000

// ISP_CORE_MI_PP_CRC2
#define	ISP_CORE_MI_PP_CRC2__AIVA_MI_CRC2__SHIFT            0x00000000

// ISP_CORE_MI_PP_CRC3
#define	ISP_CORE_MI_PP_CRC3__AIVA_MI_CRC3__SHIFT            0x00000000

// ISP_CORE_MI_PP_CRC4
#define	ISP_CORE_MI_PP_CRC4__AIVA_MI_CRC4__SHIFT            0x00000000

// ISP_CORE_MI_PP_CRC5
#define	ISP_CORE_MI_PP_CRC5__AIVA_MI_CRC5__SHIFT            0x00000000

// ISP_CORE_MI_PP_CRC6
#define	ISP_CORE_MI_PP_CRC6__AIVA_MI_CRC6__SHIFT            0x00000000

// ISP_CORE_MI_PP_CRC7
#define	ISP_CORE_MI_PP_CRC7__AIVA_MI_CRC7__SHIFT            0x00000000

// ISP_CORE_MI_RD_DMA_Y_PIC_START_AD_INIT
#define	ISP_CORE_MI_RD_DMA_Y_PIC_START_AD_INIT__AIVA_MI_DMA_Y_PIC_START_AD_INIT__SHIFT 0x00000000

// ISP_CORE_MI_RD_DMA_Y_PIC_START_AD_H_INIT
#define	ISP_CORE_MI_RD_DMA_Y_PIC_START_AD_H_INIT__MARVIN_MI_DMA_Y_PIC_START_AD_H_INIT__SHIFT 0x00000000

// ISP_CORE_MI_RD_DMA_Y_PIC_WIDTH_INIT
#define	ISP_CORE_MI_RD_DMA_Y_PIC_WIDTH_INIT__AIVA_MI_DMA_Y_PIC_WIDTH_INIT__SHIFT 0x00000000

// ISP_CORE_MI_RD_DMA_Y_LLENGTH_INIT
#define	ISP_CORE_MI_RD_DMA_Y_LLENGTH_INIT__AIVA_MI_DMA_Y_LLENGTH_INIT__SHIFT 0x00000000

// ISP_CORE_MI_RD_DMA_Y_PIC_SIZE_INIT
#define	ISP_CORE_MI_RD_DMA_Y_PIC_SIZE_INIT__AIVA_MI_DMA_Y_PIC_SIZE_INIT__SHIFT 0x00000000

// ISP_CORE_MI_RD_DMA_Y_PIC_START_AD_SHD
#define	ISP_CORE_MI_RD_DMA_Y_PIC_START_AD_SHD__AIVA_MI_DMA_Y_PIC_START_AD_SHD__SHIFT 0x00000000

// ISP_CORE_MI_RD_DMA_Y_PIC_START_AD_H_SHD
#define	ISP_CORE_MI_RD_DMA_Y_PIC_START_AD_H_SHD__MARVIN_MI_DMA_Y_PIC_START_AD_H_SHD__SHIFT 0x00000000

// ISP_CORE_MI_RD_DMA_Y_PIC_WIDTH_SHD
#define	ISP_CORE_MI_RD_DMA_Y_PIC_WIDTH_SHD__AIVA_MI_DMA_Y_PIC_WIDTH_SHD__SHIFT 0x00000000

// ISP_CORE_MI_RD_DMA_Y_LLENGTH_SHD
#define	ISP_CORE_MI_RD_DMA_Y_LLENGTH_SHD__AIVA_MI_DMA_Y_LLENGTH_SHD__SHIFT 0x00000000

// ISP_CORE_MI_RD_DMA_Y_PIC_SIZE_SHD
#define	ISP_CORE_MI_RD_DMA_Y_PIC_SIZE_SHD__AIVA_MI_DMA_Y_PIC_SIZE_SHD__SHIFT 0x00000000

// ISP_CORE_MI_RD_DMA_CTRL
#define	ISP_CORE_MI_RD_DMA_CTRL__AIVA_MI_DMA_BURST_LEN__SHIFT 0x00000000
#define	ISP_CORE_MI_RD_DMA_CTRL__AIVA_MI_DMA_BYTE_SWAP__SHIFT 0x00000008
#define	ISP_CORE_MI_RD_DMA_CTRL__AIVA_MI_DMA_FRAME_END_DISABLE__SHIFT 0x0000000a
#define	ISP_CORE_MI_RD_DMA_CTRL__AIVA_MI_DMA_DATA_FORMAT__SHIFT 0x0000000c

// ISP_CORE_MI_RD_DMA_INIT
#define	ISP_CORE_MI_RD_DMA_INIT__AIVA_MI_DMA_CFG_UPD__SHIFT 0x00000000

// ISP_CORE_MI_RD_DMA_AUTO_CFG_UPDATE
#define	ISP_CORE_MI_RD_DMA_AUTO_CFG_UPDATE__AIVA_MI_DMA_AUTO_CFG_UPDATE__SHIFT 0x00000000

// ISP_CORE_MI_RD_DMA_GEN_CFG_UPDATE
#define	ISP_CORE_MI_RD_DMA_GEN_CFG_UPDATE__AIVA_DMA_GEN_CFG_UPDATE__SHIFT 0x00000000

// ISP_CORE_MI_RD_DMA_START
#define	ISP_CORE_MI_RD_DMA_START__AIVA_MI_DMA_START__SHIFT  0x00000000

// ISP_CORE_MI_RD_DMA_STATUS
#define	ISP_CORE_MI_RD_DMA_STATUS__AIVA_MI_DMA_ACTIVE__SHIFT 0x00000000

// ISP_CORE_MI_RD_IMSC
#define	ISP_CORE_MI_RD_IMSC__AIVA_MI_MAF__SHIFT             0x00000008
#define	ISP_CORE_MI_RD_IMSC__AIVA_MI_AXI_TMOUT__SHIFT       0x00000009
#define	ISP_CORE_MI_RD_IMSC__AIVA_MI_AXI_BUS_CLEAN__SHIFT   0x0000000a
#define	ISP_CORE_MI_RD_IMSC__AIVA_MI_DMA_READY__SHIFT       0x0000000b

// ISP_CORE_MI_RD_RIS
#define	ISP_CORE_MI_RD_RIS__AIVA_MI_MAF__SHIFT              0x00000008
#define	ISP_CORE_MI_RD_RIS__AIVA_MI_AXI_TMOUT__SHIFT        0x00000009
#define	ISP_CORE_MI_RD_RIS__AIVA_MI_AXI_BUS_CLEAN__SHIFT    0x0000000a
#define	ISP_CORE_MI_RD_RIS__AIVA_MI_DMA_READY__SHIFT        0x0000000b

// ISP_CORE_MI_RD_MIS
#define	ISP_CORE_MI_RD_MIS__AIVA_MI_MAF__SHIFT              0x00000008
#define	ISP_CORE_MI_RD_MIS__AIVA_MI_AXI_TMOUT__SHIFT        0x00000009
#define	ISP_CORE_MI_RD_MIS__AIVA_MI_AXI_BUS_CLEAN__SHIFT    0x0000000a
#define	ISP_CORE_MI_RD_MIS__AIVA_MI_DMA_READY__SHIFT        0x0000000b

// ISP_CORE_MI_RD_ICR
#define	ISP_CORE_MI_RD_ICR__AIVA_MI_MAF__SHIFT              0x00000008
#define	ISP_CORE_MI_RD_ICR__AIVA_MI_AXI_TMOUT__SHIFT        0x00000009
#define	ISP_CORE_MI_RD_ICR__AIVA_MI_AXI_BUS_CLEAN__SHIFT    0x0000000a
#define	ISP_CORE_MI_RD_ICR__AIVA_MI_DMA_READY__SHIFT        0x0000000b

// ISP_CORE_MI_RD_ISR
#define	ISP_CORE_MI_RD_ISR__AIVA_MI_MAF__SHIFT              0x00000008
#define	ISP_CORE_MI_RD_ISR__AIVA_MI_AXI_TMOUT__SHIFT        0x00000009
#define	ISP_CORE_MI_RD_ISR__AIVA_MI_AXI_BUS_CLEAN__SHIFT    0x0000000a
#define	ISP_CORE_MI_RD_ISR__AIVA_MI_DMA_READY__SHIFT        0x0000000b

// ISP_CORE_MI_RD_DMA_STALL
#define	ISP_CORE_MI_RD_DMA_STALL__AIVA_MI_DMA_STALL__SHIFT  0x00000000
#define	ISP_CORE_MI_RD_DMA_STALL__AIVA_MI_AXI_BUS_CLEAN__SHIFT 0x00000004

// ISP_CORE_MI_RD_DMA_TIMER_EN
#define	ISP_CORE_MI_RD_DMA_TIMER_EN__AIVA_MI_DMA_TIMER_EN__SHIFT 0x00000000

// ISP_CORE_MI_RD_DMA_TIMER_TH
#define	ISP_CORE_MI_RD_DMA_TIMER_TH__AIVA_MI_DMA_TIMER_TH__SHIFT 0x00000000

// ISP_CORE_MI_RD_AXI_ARUSER
#define	ISP_CORE_MI_RD_AXI_ARUSER__AIVA_MI_AXI_SPACE__SHIFT 0x00000000
#define	ISP_CORE_MI_RD_AXI_ARUSER__AIVA_MI_AXI_VMID__SHIFT  0x00000003
#define	ISP_CORE_MI_RD_AXI_ARUSER__AIVA_MI_AXI_SWAP__SHIFT  0x00000007
#define	ISP_CORE_MI_RD_AXI_ARUSER__AIVA_MI_AXI_VF__SHIFT    0x00000009
#define	ISP_CORE_MI_RD_AXI_ARUSER__AIVA_MI_AXI_VFID__SHIFT  0x0000000a
#define	ISP_CORE_MI_RD_AXI_ARUSER__AIVA_MI_AXI_RO__SHIFT    0x0000000e
#define	ISP_CORE_MI_RD_AXI_ARUSER__AIVA_MI_AXI_GCC__SHIFT   0x0000000f
#define	ISP_CORE_MI_RD_AXI_ARUSER__AIVA_MI_AXI_TMZ__SHIFT   0x00000010

// ISP_CORE_MI_RD_QOS_CTRL
#define	ISP_CORE_MI_RD_QOS_CTRL__AIVA_MI_QOS_MANU_EN__SHIFT 0x00000000
#define	ISP_CORE_MI_RD_QOS_CTRL__AIVA_MI_QOS_MC_TMO_EN__SHIFT 0x00000001
#define	ISP_CORE_MI_RD_QOS_CTRL__AIVA_MI_QOS_MANU__SHIFT    0x00000004
#define	ISP_CORE_MI_RD_QOS_CTRL__AIVA_MI_QOS_MC_WATERMARK__SHIFT 0x00000008
#define	ISP_CORE_MI_RD_QOS_CTRL__AIVA_MI_QOS_TIMER__SHIFT   0x00000010
#define	ISP_CORE_MI_RD_QOS_CTRL__AIVA_MI_QOS_PROG_STEP__SHIFT 0x00000018

// ISP_CORE_MI_RD_MAFD
#define	ISP_CORE_MI_RD_MAFD__AIVA_MI_MAF_CLEAR__SHIFT       0x00000000
#define	ISP_CORE_MI_RD_MAFD__AIVA_MI_MAF_NACK__SHIFT        0x00000004
#define	ISP_CORE_MI_RD_MAFD__AIVA_MI_MAF_ID__SHIFT          0x00000008

// ISP_CORE_MI_RD_AXI_GENERAL
#define	ISP_CORE_MI_RD_AXI_GENERAL__AIVA_MI_AXI_ARLOCK__SHIFT 0x00000000
#define	ISP_CORE_MI_RD_AXI_GENERAL__AIVA_MI_AXI_ARPROT__SHIFT 0x00000001
#define	ISP_CORE_MI_RD_AXI_GENERAL__AIVA_MI_AXI_ARCACHE__SHIFT 0x00000004
#define	ISP_CORE_MI_RD_AXI_GENERAL__AIVA_MI_AXI_ARQOS__SHIFT 0x00000008
#define	ISP_CORE_MI_RD_AXI_GENERAL__AIVA_MI_AXI_ARREGION__SHIFT 0x0000000c

// ISP_CORE_MI_RD_PFM_CTRL
#define	ISP_CORE_MI_RD_PFM_CTRL__AIVA_MI_PFM_EN__SHIFT      0x00000000
#define	ISP_CORE_MI_RD_PFM_CTRL__AIVA_MI_PFM_ID_EN__SHIFT   0x00000001
#define	ISP_CORE_MI_RD_PFM_CTRL__AIVA_MI_PFM_SEL__SHIFT     0x00000004
#define	ISP_CORE_MI_RD_PFM_CTRL__AIVA_MI_PFM_MAX_REQ_CFG__SHIFT 0x00000008
#define	ISP_CORE_MI_RD_PFM_CTRL__AIVA_MI_PFM_RD__SHIFT      0x0000000c
#define	ISP_CORE_MI_RD_PFM_CTRL__AIVA_MI_PFM_ID__SHIFT      0x00000010

// ISP_CORE_MI_RD_PFM_REGION_SET0
#define	ISP_CORE_MI_RD_PFM_REGION_SET0__AIVA_MI_PFM_REGION_SET0__SHIFT 0x00000000

// ISP_CORE_MI_RD_PFM_REGION_SET1
#define	ISP_CORE_MI_RD_PFM_REGION_SET1__AIVA_MI_PFM_REGION_SET1__SHIFT 0x00000000

// ISP_CORE_MI_RD_PFM_REGION_SET2
#define	ISP_CORE_MI_RD_PFM_REGION_SET2__AIVA_MI_PFM_REGION_SET2__SHIFT 0x00000000

// ISP_CORE_MI_RD_PFM_REGION_SET3
#define	ISP_CORE_MI_RD_PFM_REGION_SET3__AIVA_MI_PFM_REGION_SET3__SHIFT 0x00000000

// ISP_CORE_MI_RD_PFM_REGION_SET4
#define	ISP_CORE_MI_RD_PFM_REGION_SET4__AIVA_MI_PFM_REGION_SET4__SHIFT 0x00000000

// ISP_CORE_MI_RD_PFM_REGION_SET5
#define	ISP_CORE_MI_RD_PFM_REGION_SET5__AIVA_MI_PFM_REGION_SET5__SHIFT 0x00000000

// ISP_CORE_MI_RD_PFM_REGION_SET6
#define	ISP_CORE_MI_RD_PFM_REGION_SET6__AIVA_MI_PFM_REGION_SET6__SHIFT 0x00000000

// ISP_CORE_MI_RD_PFM_REGION_SET7
#define	ISP_CORE_MI_RD_PFM_REGION_SET7__AIVA_MI_PFM_REGION_SET7__SHIFT 0x00000000

// ISP_CORE_MI_RD_PFM_STAT_0_1_CNT
#define	ISP_CORE_MI_RD_PFM_STAT_0_1_CNT__AIVA_MI_PFM_STAT0_CNT__SHIFT 0x00000000
#define	ISP_CORE_MI_RD_PFM_STAT_0_1_CNT__AIVA_MI_PFM_STAT1_CNT__SHIFT 0x00000010

// ISP_CORE_MI_RD_PFM_STAT_2_3_CNT
#define	ISP_CORE_MI_RD_PFM_STAT_2_3_CNT__AIVA_MI_PFM_STAT2_CNT__SHIFT 0x00000000
#define	ISP_CORE_MI_RD_PFM_STAT_2_3_CNT__AIVA_MI_PFM_STAT3_CNT__SHIFT 0x00000010

// ISP_CORE_MI_RD_PFM_STAT_4_5_CNT
#define	ISP_CORE_MI_RD_PFM_STAT_4_5_CNT__AIVA_MI_PFM_STAT4_CNT__SHIFT 0x00000000
#define	ISP_CORE_MI_RD_PFM_STAT_4_5_CNT__AIVA_MI_PFM_STAT5_CNT__SHIFT 0x00000010

// ISP_CORE_MI_RD_PFM_STAT_6_7_CNT
#define	ISP_CORE_MI_RD_PFM_STAT_6_7_CNT__AIVA_MI_PFM_STAT6_CNT__SHIFT 0x00000000
#define	ISP_CORE_MI_RD_PFM_STAT_6_7_CNT__AIVA_MI_PFM_STAT7_CNT__SHIFT 0x00000010

#endif
