良積:混合訊號積體電路先進性能評估系統(II) 
Yield_Integral: An Advanced Performance Evaluation System 
for Mixed-Signal Integrated Circuits (II) 
計畫編號︰ NSC95-2221-E-008-168 
執行期限︰ 95/8/1~96/7/31 
計畫主持人︰ 陳竹一  副教授  中央大學 電機系 
 
一､ 中英文摘要 
本計劃完成下列工作： 
（1）數位電路傳輸品質之統計評量 
隨著數位電路工作頻率的提升，信號受
到時序抖動以及時脈偏移的影響也越來越
劇烈。本篇論文將以正反器串做為模型，並
且利用統計分析的方法，來分析數位電路傳
輸時受到時序抖動以及時脈偏移影響時的
傳輸品質。應用分析的結果找到最佳的時序
設定，供設計者參考以提昇電路工作的可靠
性。 
 
（2）馴變者：在實體實現上決定最佳佈局
擺放位置的一個異質平台 
 隨著電晶體尺寸下降，且製程微縮至
90 奈米以下，會帶來較劇烈的參數變動。在
未來 SoC 設計時，類比 EDA 的需求越來越
重要。在晶圓廠製造過程中，因為經過相同
的物理程序，所以電晶體間的參數變動會有
某種程度的關聯性，此關聯性可用來改善良
率。在本論文中，建構一個類比電路設計自
動化異質平台，以 MATLAB 所架構，並整
合了數種不同環境，包含了電路模擬器
(Hspice), 工 作 站 作 業 系 統 連 線 通 訊 協 定
(SSH)與檔案傳輸協定(Ftp)，並以一個雙級
運算放大器為範例，根據兩步驟的最佳化程
序，考量空間相關性來決定佈局時電晶體最
佳的佈局擺放位置。由模擬結果得知，本平
台可找到對不同規格之最佳排法，有效地提
升良率。 
 
 (3) 電阻串聯式連續參考值產生器的佈局 
電阻串式數位類比轉換器電路在實際
應用上有低交換雜訊以及保證單調性等好
處，然而在實體佈局層面，如果導線電阻不
一致時，會造成積分非線性誤差變差。利用
我們所提出的局部性以及全面性佈局策
略，依導線長度和接點個數來調整導線寬
度，能有效率地同時降低探戈行軍式蛇行排
法的導線電阻到 8.99 歐姆，並且控制導線電
阻的標準差到 0.055 歐姆；外接引線時並且
調整電阻兩端的接點個數，使電阻端點的阻
值一致，如此來抑制非線性累積誤差達到
0.3215 個最小位元電壓以下。 
 
 (4) 相依電阻設計在負相關上的探討 
本篇論文最主要是在利用電阻的變動
在佈局上的相關性，探討不同的變動因子來
設計具有相關性的電阻對。利用不同區段電
阻數量、區段電阻長度、電阻變動範圍，以
及區段電阻相對位置和聯結等各個變動因
子來規劃出電阻對的相關性。從模擬結果顯
示:1.正相關性的區段電阻只能排列得到正
相關性的電阻對；2.負相關性的區段電阻，
串聯排列只能得到負相關性的電阻對；和
3.負相關性的區段電阻，並聯排列可得到正
和負相關性的電阻對。  
 
關鍵詞︰晶圓分布圖﹐良率預估﹐設計規格﹐
測試規格﹐製造能力﹐製程變動﹐良率分析﹐
規格轉換﹐蒙地卡羅方法﹐容限分析 
 
Abstract 
  We have accomplished the following 
works: 
(1) "Statistical Evaluation of Transmission 
Quality for Digital Logic Circuits," 
preliminary report: 
As the frequency of digital logic circuit 
rises up, the influence of jitter and skew on 
the signal is getting more serious. In this 
thesis we build a model based on a D flip-flop 
chain and use a statistical method to evaluate 
the transmission quality of digital logic circuit 
affected by jitter and skew. The best timing 
setting can be determined and provided to 
之測試品質﹐亦可幫設計者除蟲﹐尚可幫助
製程工程師提昇良率﹐測試架構與可測試設
計已是產品開發不可或缺的工具與依賴。另
一方面電路､系統和應用的需求﹐晶粒面積
和元件密度愈來愈大﹐這會使得晶粒的生產
良率降低﹐並使得測試面臨嚴苛的挑戰﹐種
種不利的因素皆使得生產成本愈來愈高。對
製造商而言﹐能預估一個產品的生產良率是
非常重要的事情；在策略上﹐良率預估可用
來評估一個產品是否可經濟地適用在某種
先進的製造技術上。在實際的應用中﹐良率
預估更可用來評估一筆訂單所需的晶圓數､
生產時間､流程及單價。錯誤的預估﹐不僅
會使得生產力下降﹐亦使得生產成本增加。
事實上﹐良率預估應是決定價格的中心。 
隨著半導體製程之進步﹐六吋晶圓廠
次微米製程已逐步為八吋晶圓廠深次微米
製程所取代﹐亦有晶圓廠準備以十二吋晶圓
生產﹐由於技術的演進﹐衝擊著現有模擬模
型的適用性﹔產能的擴充影響產銷結構﹐價
格是一因素﹐IC 品質未來不只影響價格﹐
亦是產品立足於國際市場的基石。再者﹐目
前國內於科學園區內﹐預計有三十幾座十二
吋晶圓廠 ﹐未來幾年內台灣即將成為世界
三大半導體製造中心﹐世界第一大專業代工
中心，月產量超過數十億顆待測晶粒﹐生產
線測試的需求必定大增﹐是以不論是業界或
學界皆有興趣於新的測試法則 。 IC 的開
發流程﹐從設計､製造到測試﹐以往人力物
力的投資於改進和縮短設計和製造流程﹐相
對的在測試流程也需要受到同等的重視﹐如
何在最經濟的條件下﹐增進產品的品質達到
｀零瑕疵＇﹐也同時提升產品的競爭力﹐是
一個重要課題。由經驗式或由理論值推知﹐
增加測試的深度∕程度（亦即﹐測試品質､
障礙涵蓋率）比加強製程良率有效﹐更精確
的時序障礙模型﹐如延遲障礙﹐須要受到正
視。 
對以智財單元(IP)為基礎之系統晶片
設計，不僅僅是事前要經過實體矽晶驗證
(Silicon proved)，亦要能事後保固偵錯
(Silicon diagnostic)，某智財單元即使是製作
過無數次沒問題，也不能保證下一次一定沒
問題，所以對智財單元的擁有者而言，具有
矽晶偵錯和故障分析的能力是很重要的。晶
片製造完成後，各個智財單元如何進行矽晶
偵錯端賴於可測試性設計 (Design for 
testability)技術的應用與一組完善的測試圖
樣(Test patterns)，以及完備的測試儀器與設
備；尤其是分析軟體系統以良率評估與偵測
瑕疵和統計技術以擷獲資訊，更是不可或缺
的關鍵。矽晶偵錯更可利用設計階段所推導
的驗證測試圖樣及特殊電路，亦可根據驗證
所需，擷取參數，相互驗證。 
再者，由於隨著元件速度的增進和自
動測試設備(ATE)速度進步的遲緩，導致主
要的良率損失[1-ii]。以 1999 年為例，就已
遭逢自動測試設備不夠精確而導致良率損
失 10%以上。亦有研究[6]報告指出，針對
RAMBUS 產品而言，自動測試設備精確
度，每增進 1ps (picosecond)，每年可節省 1
百萬美元。是以測試分析與測試防護帶問題
亦是值得研究的課題以利提昇品質和降低
成本。自動測試設備雖愈來愈貴，然而，不
僅不夠精確(比起待測電路)，針測腳位數、
耗電功率、混合訊號、甚至於 RF 電路，皆
使得自動測試設備愈來愈貴且愈來愈難設
計，也相對來說愈來愈不夠用，徒增整體的
生產成本。 
測試工程師的終極夢想是晶圓測試
(Wafer-level testing)與預燒(Burn-In)，因為在
晶圓測試與預燒總是比單一個晶片來得經
濟省事。是以晶圓測試資料之分析，愈來愈
凸顯其重要性。近年來晶圓測試與預燒的技
術日益成熟，在國內現在已經有公司成立。
除此之外，今年應有十二吋晶圓廠啟用，相
對於八吋晶圓而言，十二吋晶圓製程分佈愈
顯寬大，製程控制愈益困難，而品質與良率
愈益受到挑戰。 
本計畫為“良積:混合訊號積體電路先
進性能評估系統(II)＂,計畫目的希望能開
發一自動且整合之容限分析系統，用來探索
空間相關性對電路性能的影響，亦即，研究
在先進製程中製程變動的效應。本計畫亦希
望能為實體層設計時，提出一新穎的元件佈
置方法，以達到混合訊號積體電路設計高
速、高精確度、高良率、高品質的需求。研
究中，將以諸如可製造度、可重製度以及可
