//
// Generated by NVIDIA NVVM Compiler
//
// Compiler Build ID: CL-36424714
// Cuda compilation tools, release 13.0, V13.0.88
// Based on NVVM 7.0.1
//

.version 9.0
.target sm_89
.address_size 64

	// .globl	_Z10vector_addPKfS0_Pfi

.visible .entry _Z10vector_addPKfS0_Pfi(
	.param .u64 _Z10vector_addPKfS0_Pfi_param_0,
	.param .u64 _Z10vector_addPKfS0_Pfi_param_1,
	.param .u64 _Z10vector_addPKfS0_Pfi_param_2,
	.param .u32 _Z10vector_addPKfS0_Pfi_param_3
)
{
	.reg .pred 	%p<13>;
	.reg .f32 	%f<196>;
	.reg .b32 	%r<70>;
	.reg .b64 	%rd<80>;


	ld.param.u64 	%rd26, [_Z10vector_addPKfS0_Pfi_param_0];
	ld.param.u64 	%rd27, [_Z10vector_addPKfS0_Pfi_param_1];
	ld.param.u64 	%rd28, [_Z10vector_addPKfS0_Pfi_param_2];
	ld.param.u32 	%r33, [_Z10vector_addPKfS0_Pfi_param_3];
	cvta.to.global.u64 	%rd1, %rd28;
	cvta.to.global.u64 	%rd2, %rd27;
	cvta.to.global.u64 	%rd3, %rd26;
	mov.u32 	%r34, %ntid.x;
	mov.u32 	%r35, %ctaid.x;
	mul.lo.s32 	%r1, %r35, %r34;
	mov.u32 	%r2, %tid.x;
	add.s32 	%r3, %r1, %r2;
	mov.u32 	%r36, %nctaid.x;
	mul.lo.s32 	%r4, %r34, %r36;
	mul.lo.s32 	%r5, %r4, 3;
	add.s32 	%r59, %r3, %r5;
	shr.s32 	%r37, %r33, 31;
	shr.u32 	%r38, %r37, 30;
	add.s32 	%r39, %r33, %r38;
	shr.s32 	%r7, %r39, 2;
	setp.ge.s32 	%p1, %r59, %r7;
	mov.u32 	%r64, %r3;
	@%p1 bra 	$L__BB0_3;

	mul.wide.s32 	%rd31, %r4, 16;
	mov.u32 	%r64, %r3;

$L__BB0_2:
	mul.wide.s32 	%rd29, %r64, 16;
	add.s64 	%rd30, %rd3, %rd29;
	ld.global.nc.v4.f32 	{%f1, %f2, %f3, %f4}, [%rd30];
	add.s64 	%rd32, %rd30, %rd31;
	ld.global.nc.v4.f32 	{%f9, %f10, %f11, %f12}, [%rd32];
	add.s32 	%r40, %r64, %r4;
	add.s32 	%r41, %r40, %r4;
	mul.wide.s32 	%rd33, %r41, 16;
	add.s64 	%rd34, %rd3, %rd33;
	ld.global.nc.v4.f32 	{%f17, %f18, %f19, %f20}, [%rd34];
	mul.wide.s32 	%rd35, %r59, 16;
	add.s64 	%rd36, %rd3, %rd35;
	ld.global.nc.v4.f32 	{%f25, %f26, %f27, %f28}, [%rd36];
	add.s64 	%rd37, %rd2, %rd29;
	ld.global.nc.v4.f32 	{%f33, %f34, %f35, %f36}, [%rd37];
	add.s64 	%rd38, %rd37, %rd31;
	ld.global.nc.v4.f32 	{%f41, %f42, %f43, %f44}, [%rd38];
	add.s64 	%rd39, %rd2, %rd33;
	ld.global.nc.v4.f32 	{%f49, %f50, %f51, %f52}, [%rd39];
	add.s64 	%rd40, %rd2, %rd35;
	ld.global.nc.v4.f32 	{%f57, %f58, %f59, %f60}, [%rd40];
	add.s64 	%rd41, %rd1, %rd29;
	add.f32 	%f65, %f4, %f36;
	add.f32 	%f66, %f3, %f35;
	add.f32 	%f67, %f2, %f34;
	add.f32 	%f68, %f1, %f33;
	st.global.v4.f32 	[%rd41], {%f68, %f67, %f66, %f65};
	add.s64 	%rd42, %rd41, %rd31;
	add.f32 	%f69, %f12, %f44;
	add.f32 	%f70, %f11, %f43;
	add.f32 	%f71, %f10, %f42;
	add.f32 	%f72, %f9, %f41;
	st.global.v4.f32 	[%rd42], {%f72, %f71, %f70, %f69};
	add.s64 	%rd43, %rd1, %rd33;
	add.f32 	%f73, %f20, %f52;
	add.f32 	%f74, %f19, %f51;
	add.f32 	%f75, %f18, %f50;
	add.f32 	%f76, %f17, %f49;
	st.global.v4.f32 	[%rd43], {%f76, %f75, %f74, %f73};
	add.s64 	%rd44, %rd1, %rd35;
	add.f32 	%f77, %f28, %f60;
	add.f32 	%f78, %f27, %f59;
	add.f32 	%f79, %f26, %f58;
	add.f32 	%f80, %f25, %f57;
	st.global.v4.f32 	[%rd44], {%f80, %f79, %f78, %f77};
	shl.b32 	%r42, %r4, 1;
	add.s32 	%r64, %r41, %r42;
	add.s32 	%r59, %r64, %r5;
	setp.lt.s32 	%p2, %r59, %r7;
	@%p2 bra 	$L__BB0_2;

$L__BB0_3:
	setp.ge.s32 	%p3, %r64, %r7;
	@%p3 bra 	$L__BB0_10;

	not.b32 	%r43, %r64;
	add.s32 	%r44, %r7, %r43;
	div.u32 	%r13, %r44, %r4;
	add.s32 	%r45, %r13, 1;
	and.b32  	%r63, %r45, 3;
	setp.eq.s32 	%p4, %r63, 0;
	@%p4 bra 	$L__BB0_7;

	mul.wide.s32 	%rd45, %r64, 4;
	shl.b64 	%rd46, %rd45, 2;
	add.s64 	%rd76, %rd2, %rd46;
	mul.wide.s32 	%rd5, %r4, 16;
	add.s64 	%rd75, %rd3, %rd46;
	add.s64 	%rd74, %rd1, %rd46;

$L__BB0_6:
	.pragma "nounroll";
	ld.global.nc.v4.f32 	{%f81, %f82, %f83, %f84}, [%rd75];
	ld.global.nc.v4.f32 	{%f89, %f90, %f91, %f92}, [%rd76];
	add.f32 	%f97, %f84, %f92;
	add.f32 	%f98, %f83, %f91;
	add.f32 	%f99, %f82, %f90;
	add.f32 	%f100, %f81, %f89;
	st.global.v4.f32 	[%rd74], {%f100, %f99, %f98, %f97};
	add.s32 	%r64, %r64, %r4;
	add.s64 	%rd76, %rd76, %rd5;
	add.s64 	%rd75, %rd75, %rd5;
	add.s64 	%rd74, %rd74, %rd5;
	add.s32 	%r63, %r63, -1;
	setp.ne.s32 	%p5, %r63, 0;
	@%p5 bra 	$L__BB0_6;

$L__BB0_7:
	setp.lt.u32 	%p6, %r13, 3;
	@%p6 bra 	$L__BB0_10;

	mul.wide.s32 	%rd14, %r4, 16;

$L__BB0_9:
	mul.wide.s32 	%rd47, %r64, 16;
	add.s64 	%rd48, %rd3, %rd47;
	ld.global.nc.v4.f32 	{%f101, %f102, %f103, %f104}, [%rd48];
	add.s64 	%rd49, %rd2, %rd47;
	ld.global.nc.v4.f32 	{%f109, %f110, %f111, %f112}, [%rd49];
	add.s64 	%rd50, %rd1, %rd47;
	add.f32 	%f117, %f104, %f112;
	add.f32 	%f118, %f103, %f111;
	add.f32 	%f119, %f102, %f110;
	add.f32 	%f120, %f101, %f109;
	st.global.v4.f32 	[%rd50], {%f120, %f119, %f118, %f117};
	add.s64 	%rd51, %rd48, %rd14;
	ld.global.nc.v4.f32 	{%f121, %f122, %f123, %f124}, [%rd51];
	add.s64 	%rd52, %rd49, %rd14;
	ld.global.nc.v4.f32 	{%f129, %f130, %f131, %f132}, [%rd52];
	add.f32 	%f137, %f124, %f132;
	add.f32 	%f138, %f123, %f131;
	add.f32 	%f139, %f122, %f130;
	add.f32 	%f140, %f121, %f129;
	add.s64 	%rd53, %rd50, %rd14;
	st.global.v4.f32 	[%rd53], {%f140, %f139, %f138, %f137};
	add.s32 	%r46, %r64, %r4;
	add.s32 	%r47, %r46, %r4;
	add.s64 	%rd54, %rd51, %rd14;
	ld.global.nc.v4.f32 	{%f141, %f142, %f143, %f144}, [%rd54];
	add.s64 	%rd55, %rd52, %rd14;
	ld.global.nc.v4.f32 	{%f149, %f150, %f151, %f152}, [%rd55];
	add.f32 	%f157, %f144, %f152;
	add.f32 	%f158, %f143, %f151;
	add.f32 	%f159, %f142, %f150;
	add.f32 	%f160, %f141, %f149;
	add.s64 	%rd56, %rd53, %rd14;
	st.global.v4.f32 	[%rd56], {%f160, %f159, %f158, %f157};
	add.s32 	%r48, %r47, %r4;
	add.s64 	%rd57, %rd54, %rd14;
	ld.global.nc.v4.f32 	{%f161, %f162, %f163, %f164}, [%rd57];
	add.s64 	%rd58, %rd55, %rd14;
	ld.global.nc.v4.f32 	{%f169, %f170, %f171, %f172}, [%rd58];
	add.f32 	%f177, %f164, %f172;
	add.f32 	%f178, %f163, %f171;
	add.f32 	%f179, %f162, %f170;
	add.f32 	%f180, %f161, %f169;
	add.s64 	%rd59, %rd56, %rd14;
	st.global.v4.f32 	[%rd59], {%f180, %f179, %f178, %f177};
	add.s32 	%r64, %r48, %r4;
	setp.lt.s32 	%p7, %r64, %r7;
	@%p7 bra 	$L__BB0_9;

$L__BB0_10:
	shl.b32 	%r22, %r7, 2;
	add.s32 	%r68, %r22, %r3;
	setp.ge.s32 	%p8, %r68, %r33;
	@%p8 bra 	$L__BB0_17;

	add.s32 	%r49, %r4, %r33;
	add.s32 	%r50, %r68, %r4;
	not.b32 	%r51, %r50;
	add.s32 	%r52, %r49, %r51;
	div.u32 	%r24, %r52, %r4;
	add.s32 	%r53, %r24, 1;
	and.b32  	%r67, %r53, 3;
	setp.eq.s32 	%p9, %r67, 0;
	@%p9 bra 	$L__BB0_14;

	add.s32 	%r54, %r2, %r22;
	add.s32 	%r55, %r54, %r1;
	mul.wide.s32 	%rd60, %r55, 4;
	add.s64 	%rd79, %rd1, %rd60;
	mul.wide.s32 	%rd16, %r4, 4;
	add.s64 	%rd78, %rd2, %rd60;
	add.s64 	%rd77, %rd3, %rd60;

$L__BB0_13:
	.pragma "nounroll";
	ld.global.nc.f32 	%f181, [%rd78];
	ld.global.nc.f32 	%f182, [%rd77];
	add.f32 	%f183, %f182, %f181;
	st.global.f32 	[%rd79], %f183;
	add.s32 	%r68, %r68, %r4;
	add.s64 	%rd79, %rd79, %rd16;
	add.s64 	%rd78, %rd78, %rd16;
	add.s64 	%rd77, %rd77, %rd16;
	add.s32 	%r67, %r67, -1;
	setp.ne.s32 	%p10, %r67, 0;
	@%p10 bra 	$L__BB0_13;

$L__BB0_14:
	setp.lt.u32 	%p11, %r24, 3;
	@%p11 bra 	$L__BB0_17;

	mul.wide.s32 	%rd25, %r4, 4;

$L__BB0_16:
	mul.wide.s32 	%rd61, %r68, 4;
	add.s64 	%rd62, %rd3, %rd61;
	add.s64 	%rd63, %rd2, %rd61;
	ld.global.nc.f32 	%f184, [%rd63];
	ld.global.nc.f32 	%f185, [%rd62];
	add.f32 	%f186, %f185, %f184;
	add.s64 	%rd64, %rd1, %rd61;
	st.global.f32 	[%rd64], %f186;
	add.s64 	%rd65, %rd62, %rd25;
	add.s64 	%rd66, %rd63, %rd25;
	ld.global.nc.f32 	%f187, [%rd66];
	ld.global.nc.f32 	%f188, [%rd65];
	add.f32 	%f189, %f188, %f187;
	add.s64 	%rd67, %rd64, %rd25;
	st.global.f32 	[%rd67], %f189;
	add.s32 	%r56, %r68, %r4;
	add.s32 	%r57, %r56, %r4;
	add.s64 	%rd68, %rd65, %rd25;
	add.s64 	%rd69, %rd66, %rd25;
	ld.global.nc.f32 	%f190, [%rd69];
	ld.global.nc.f32 	%f191, [%rd68];
	add.f32 	%f192, %f191, %f190;
	add.s64 	%rd70, %rd67, %rd25;
	st.global.f32 	[%rd70], %f192;
	add.s32 	%r58, %r57, %r4;
	add.s64 	%rd71, %rd68, %rd25;
	add.s64 	%rd72, %rd69, %rd25;
	ld.global.nc.f32 	%f193, [%rd72];
	ld.global.nc.f32 	%f194, [%rd71];
	add.f32 	%f195, %f194, %f193;
	add.s64 	%rd73, %rd70, %rd25;
	st.global.f32 	[%rd73], %f195;
	add.s32 	%r68, %r58, %r4;
	setp.lt.s32 	%p12, %r68, %r33;
	@%p12 bra 	$L__BB0_16;

$L__BB0_17:
	ret;

}

