---
layout: single
title: "노션 포스팅 테스트"
categories: coding
---

# 2023 Computer Architecture Final Exam.

### 컴퓨터 구조 과목 - 공영호 교수님

### 22 김재우, 22 박재호 작성.

1번을 제외한 문제는 서술형으로 작성해야합니다. 만약 단답형으로 서술할 경우 0점 처리됩니다. 

한글로 답안 작성은 허용합니다.

1. **True / False (5점) 맞으면 1점, 비워두면 0점, 틀리면 -1점**
    
    a) Virtual memory is typically larger than physical memory.
    
    b) The load instruction uses the physical address as the address.
    
    c) The clock cycle time of a multi-cycle processor is longer than that of a single-cycle processor.
    
    d) The physical address can be found at the last level of the page table.
    
    e) 
    
    답안 : T, F, F, T, 
    

1. **Pipeline (35점)**
    
    **1) Pipeline에서 발생하는 Hazard에 대해 Instruction 예시를 들어 설명하고, Solution을 최소 1가지 이상 제시하시오. (단, Stall 제외.) (25점)**
    
    답안 :
    
    Structual Hazard
    
    lw $1, 0($2)
    sw $3, 0($4)
    
    위의 예시에서, 두 명령어 모두 메모리를 액세스해야 하는데 만약 하나의 메모리 포트만 가지고 있어 동시에 두 명령어를 처리할 수 없으므로 Structual Hazard가 발생한다.
    
    Solution → 동시에 두 번 write 작업을 수행할 수 있도록 reg file을 수정하는 방법
    
    Data Hazard
    
    add $1, $2, $3   
    sub $4, $1, $5   
    
    add의 WB 단계까지 기다려야 다음 명령어 sub에서 1번 레지스터를 피연산자로 사용이 가능하다. 하지만 WB 단계까지 도달하기 전에 sub의 Execute가 진행되므로 Data Hazard가 발생한다.
    
    Solution → Clock Cycle의 first half에 쓰기, second half에 읽기 작업 수행할 수 있도록 Clock Cycle를 수정하는 방법(Change Clock Cycle), Data를 WB 단계까지 기다리지 않고 미리 전달해주는 Forwarding 방법, nop명령어로 아무런 작업도 수행하지 않게 소프트웨어를 제한하는 방법
    
    Control Hazard
    
    L1: beq $1, $2, L2   
    L2: add $3, $4, $5
    
    위의 예시에서, beq명령어의 EX 단계까지 기다려야 분기가 어떻게 될지 알기때문에 그 전까지 add명령어가 수행될 수 없는 상황에서 Control Hazard가 발생한다.
    
    Solution → 분기 예측 방법, 독립적인 명령어를 분기 명령어가 수행되는 동안에 병렬적으로 수행하는 방법    
    
    **2) ILP(Instruction Level Parallelism)을 활용한 프로세서 세 가지를 설명하고 각각의 장단점을 서술하시오. (10점)**
    
    답안 :
    
    1. Super-Scalar Processor
    2. Very Long Instruction Word Processor
    3. Dynamic Scheduling Processor
    
2. **Cache (35점)**
    
    **1) Tag, Index, Offset 비트 수를 작성하시오. (7점)**
    
    조건 1) Byte adressable 로 작성. 
    
    조건 2) Direct mapped Cache
    
    조건 3) 캐시 라인은 32개, Address는 16 bits, Memory는 16 bytes라 가정.
    
    **2) 1)을 기준으로, 다음 1부터 8까지의 Cycle에서 Hit 또는 Miss가 발생하는지 작성하시오. (18점)**
    
    | Cycle | Address |
    | --- | --- |
    | 1 | 0110011111100010 |
    | 2 | 0100010010100011 |
    | 3 | 1100010011100001 |
    | 4 | 0100010010101100 |
    | 5 | 1100010011001111 |
    | 6 | 0100110010101111 |
    | 7 | 0001100011000100 |
    | 8 | 0110011111100101 |
    
    답안 :
    
    Tag : 7 bits, Index : 5 bits, Offset : 4 bits
    
    | Cycle | Address | Tag | Index | Hit/Miss |
    | --- | --- | --- | --- | --- |
    | 1 | 0110011111100010 | 0110011 | 11111 | Miss  |
    | 2 | 0100010010100011 | 0100010 | 01010 | Miss |
    | 3 | 1100010011100001 | 1100010 | 01110 | Miss |
    | 4 | 0100010010101100 | 0100010 | 01010 | Hit  |
    | 5 | 1100010011001111 | 1100010 | 01100 | Miss |
    | 6 | 0100110010101111 | 0100110 | 01010 | Miss  |
    | 7 | 0001100011000100 | 0001100 | 01100 | Miss  |
    | 8 | 0110011111100101 | 0110011 | 11101 | Miss |
    
    **3) TLB 사용시 성능 향상이 크게 이루어지는 이유를 설명하시오. (10점)**
    
    답안: TLB는 가상 메모리 시스템에서 가장 최근에 참조된 페이지 테이블 항목의 일부를 캐시하는 하드웨어 구조이다. 이는 CPU가 메모리에 접근할 때마다 가상 주소를 물리적 주소로 변환해야 하는데, 이 변환 과정이 페이지 테이블을 여러 단계에 걸쳐 참조하는 것을 포함하기 때문. 이러한 과정은 메모리 액세스의 시간 복잡도를 증가시키므로, 효율적인 시스템 운영에 부담이 될 수 있다. TLB의 존재는 이를 크게 개선한다. TLB는 가장 최근에 사용된 페이지 주소 변환을 저장하므로, CPU는 같은 페이지를 참조할 때 페이지 테이블의 모든 단계를 다시 거치지 않아도 된다. 이는 메모리 액세스 시간을 크게 단축시켜 성능 향상을 가져다준다. 따라서, TLB는 가상 메모리 시스템에서 성능을 크게 향상시키는 중요한 요소이다.
    
3. **[1]~[5]에 들어갈 게이트가 무엇인지 작성하고 왜 그런지 설명하시오. (10점)**
    
    ![https://velog.velcdn.com/images%2Fadencho%2Fpost%2F1c6dd4be-8141-41a6-8fc2-1b8155bf9553%2Fimage.png](https://velog.velcdn.com/images%2Fadencho%2Fpost%2F1c6dd4be-8141-41a6-8fc2-1b8155bf9553%2Fimage.png)
    
    *(그림 다름 → 위 그림에서 OR게이트 왼쪽부터 순서대로 [1], [2], [3], [4] 으로, AND게이트는 [5]으로 덮어 가려놓고, 각각 어떤 게이트가 들어가야하는지를 묻는 문제)*
    
4. **동일한 CPU에 대해, Frequency를 증가시켜도 Power가 증가하지 않을 수 있다. 비례 관계식에 근거하여 이러한 현상이 왜 발생하는지 설명하시오. (10점)**
    
    *(비례 관계식은 P = C * V^2 * f)*
    
5. **소프트웨어 전공자로서 컴퓨터구조를 알아야만 하는 이유를 서술하시오. (5점)**