

================================================================
== Vitis HLS Report for 'Conv_sysarr_dbbuf'
================================================================
* Date:           Mon Jan 10 20:35:39 2022

* Version:        2020.1 (Build 2902540 on Wed May 27 20:16:15 MDT 2020)
* Project:        Systolic_Array_PCNN_based
* Solution:       solution1 (Vivado IP Flow Target)
* Product family: virtexuplus
* Target device:  xcu200-fsgd2104-2-e


================================================================
== Performance Estimates
================================================================
+ Timing: 
    * Summary: 
    +--------+----------+----------+------------+
    |  Clock |  Target  | Estimated| Uncertainty|
    +--------+----------+----------+------------+
    |ap_clk  | 10.00 ns | 4.002 ns |   2.70 ns  |
    +--------+----------+----------+------------+

+ Latency: 
    * Summary: 
    +---------+---------+----------+----------+-------+-------+---------+
    |  Latency (cycles) |  Latency (absolute) |    Interval   | Pipeline|
    |   min   |   max   |    min   |    max   |  min  |  max  |   Type  |
    +---------+---------+----------+----------+-------+-------+---------+
    |    12104|    12104| 0.121 ms | 0.121 ms |  12105|  12105|   none  |
    +---------+---------+----------+----------+-------+-------+---------+

    + Detail: 
        * Instance: 
        N/A

        * Loop: 
        +------------------------------------------------------------+---------+---------+----------+-----------+-----------+------+----------+
        |                                                            |  Latency (cycles) | Iteration|  Initiation Interval  | Trip |          |
        |                          Loop Name                         |   min   |   max   |  Latency |  achieved |   target  | Count| Pipelined|
        +------------------------------------------------------------+---------+---------+----------+-----------+-----------+------+----------+
        |- VITIS_LOOP_76_1                                           |       16|       16|         2|          1|          1|    16|    yes   |
        |- VITIS_LOOP_80_2                                           |      576|      576|         2|          1|          1|   576|    yes   |
        |- VITIS_LOOP_84_3                                           |      324|      324|         2|          1|          1|   324|    yes   |
        |- VITIS_LOOP_89_4                                           |    10388|    10388|      2597|          -|          -|     4|    no    |
        | + VITIS_LOOP_96_8                                          |      100|      100|        26|         25|          1|     4|    yes   |
        | + VITIS_LOOP_108_11_VITIS_LOOP_110_12                      |     2493|     2493|       277|          -|          -|     9|    no    |
        |  ++ VITIS_LOOP_130_15_VITIS_LOOP_134_16_VITIS_LOOP_135_17  |      199|      199|         5|          1|          1|   196|    yes   |
        |  ++ VITIS_LOOP_151_18                                      |       65|       65|         8|          1|          1|    59|    yes   |
        |- VITIS_LOOP_294_24_VITIS_LOOP_295_25_VITIS_LOOP_296_26     |      787|      787|         5|          1|          1|   784|    yes   |
        +------------------------------------------------------------+---------+---------+----------+-----------+-----------+------+----------+



================================================================
== Utilization Estimates
================================================================
* Summary: 
+---------------------+---------+------+---------+---------+-----+
|         Name        | BRAM_18K|  DSP |    FF   |   LUT   | URAM|
+---------------------+---------+------+---------+---------+-----+
|DSP                  |        -|    18|        -|        -|    -|
|Expression           |        -|     -|        0|     2457|    -|
|FIFO                 |        -|     -|        -|        -|    -|
|Instance             |        -|     -|        0|      255|    -|
|Memory               |       24|     -|        0|        0|    -|
|Multiplexer          |        -|     -|        -|     2347|    -|
|Register             |        -|     -|     3768|      256|    -|
+---------------------+---------+------+---------+---------+-----+
|Total                |       24|    18|     3768|     5315|    0|
+---------------------+---------+------+---------+---------+-----+
|Available SLR        |     1440|  2280|   788160|   394080|  320|
+---------------------+---------+------+---------+---------+-----+
|Utilization SLR (%)  |        1|  ~0  |    ~0   |        1|    0|
+---------------------+---------+------+---------+---------+-----+
|Available            |     4320|  6840|  2364480|  1182240|  960|
+---------------------+---------+------+---------+---------+-----+
|Utilization (%)      |    ~0   |  ~0  |    ~0   |    ~0   |    0|
+---------------------+---------+------+---------+---------+-----+

+ Detail: 
    * Instance: 
    +-------------------+---------------+---------+----+---+----+-----+
    |      Instance     |     Module    | BRAM_18K| DSP| FF| LUT| URAM|
    +-------------------+---------------+---------+----+---+----+-----+
    |mux_42_32_1_1_U15  |mux_42_32_1_1  |        0|   0|  0|  17|    0|
    |mux_464_8_1_1_U1   |mux_464_8_1_1  |        0|   0|  0|  17|    0|
    |mux_464_8_1_1_U2   |mux_464_8_1_1  |        0|   0|  0|  17|    0|
    |mux_464_8_1_1_U3   |mux_464_8_1_1  |        0|   0|  0|  17|    0|
    |mux_464_8_1_1_U4   |mux_464_8_1_1  |        0|   0|  0|  17|    0|
    |mux_464_8_1_1_U5   |mux_464_8_1_1  |        0|   0|  0|  17|    0|
    |mux_464_8_1_1_U6   |mux_464_8_1_1  |        0|   0|  0|  17|    0|
    |mux_464_8_1_1_U7   |mux_464_8_1_1  |        0|   0|  0|  17|    0|
    |mux_464_8_1_1_U8   |mux_464_8_1_1  |        0|   0|  0|  17|    0|
    |mux_464_8_1_1_U9   |mux_464_8_1_1  |        0|   0|  0|  17|    0|
    |mux_464_8_1_1_U10  |mux_464_8_1_1  |        0|   0|  0|  17|    0|
    |mux_464_8_1_1_U11  |mux_464_8_1_1  |        0|   0|  0|  17|    0|
    |mux_464_8_1_1_U12  |mux_464_8_1_1  |        0|   0|  0|  17|    0|
    |mux_464_8_1_1_U13  |mux_464_8_1_1  |        0|   0|  0|  17|    0|
    |mux_464_8_1_1_U14  |mux_464_8_1_1  |        0|   0|  0|  17|    0|
    +-------------------+---------------+---------+----+---+----+-----+
    |Total              |               |        0|   0|  0| 255|    0|
    +-------------------+---------------+---------+----+---+----+-----+

    * DSP: 
    +----------------------------------+------------------------------+--------------+
    |             Instance             |            Module            |  Expression  |
    +----------------------------------+------------------------------+--------------+
    |mac_muladd_7ns_3ns_6ns_8_4_1_U33  |mac_muladd_7ns_3ns_6ns_8_4_1  | i0 + i1 * i2 |
    |mac_muladd_8ns_3ns_2ns_8_4_1_U16  |mac_muladd_8ns_3ns_2ns_8_4_1  | i0 + i1 * i2 |
    |mac_muladd_8s_8s_32ns_32_4_1_U17  |mac_muladd_8s_8s_32ns_32_4_1  | i0 + i1 * i2 |
    |mac_muladd_8s_8s_32ns_32_4_1_U18  |mac_muladd_8s_8s_32ns_32_4_1  | i0 + i1 * i2 |
    |mac_muladd_8s_8s_32ns_32_4_1_U19  |mac_muladd_8s_8s_32ns_32_4_1  | i0 + i1 * i2 |
    |mac_muladd_8s_8s_32ns_32_4_1_U20  |mac_muladd_8s_8s_32ns_32_4_1  | i0 + i1 * i2 |
    |mac_muladd_8s_8s_32ns_32_4_1_U21  |mac_muladd_8s_8s_32ns_32_4_1  | i0 * i1 + i2 |
    |mac_muladd_8s_8s_32ns_32_4_1_U22  |mac_muladd_8s_8s_32ns_32_4_1  | i0 * i1 + i2 |
    |mac_muladd_8s_8s_32ns_32_4_1_U23  |mac_muladd_8s_8s_32ns_32_4_1  | i0 * i1 + i2 |
    |mac_muladd_8s_8s_32ns_32_4_1_U24  |mac_muladd_8s_8s_32ns_32_4_1  | i0 * i1 + i2 |
    |mac_muladd_8s_8s_32ns_32_4_1_U25  |mac_muladd_8s_8s_32ns_32_4_1  | i0 * i1 + i2 |
    |mac_muladd_8s_8s_32ns_32_4_1_U26  |mac_muladd_8s_8s_32ns_32_4_1  | i0 * i1 + i2 |
    |mac_muladd_8s_8s_32ns_32_4_1_U27  |mac_muladd_8s_8s_32ns_32_4_1  | i0 * i1 + i2 |
    |mac_muladd_8s_8s_32ns_32_4_1_U28  |mac_muladd_8s_8s_32ns_32_4_1  | i0 * i1 + i2 |
    |mac_muladd_8s_8s_32ns_32_4_1_U29  |mac_muladd_8s_8s_32ns_32_4_1  | i0 * i1 + i2 |
    |mac_muladd_8s_8s_32ns_32_4_1_U30  |mac_muladd_8s_8s_32ns_32_4_1  | i0 * i1 + i2 |
    |mac_muladd_8s_8s_32ns_32_4_1_U31  |mac_muladd_8s_8s_32ns_32_4_1  | i0 * i1 + i2 |
    |mac_muladd_8s_8s_32ns_32_4_1_U32  |mac_muladd_8s_8s_32ns_32_4_1  | i0 * i1 + i2 |
    +----------------------------------+------------------------------+--------------+

    * Memory: 
    +---------------+-------------+---------+---+----+-----+------+-----+------+-------------+
    |     Memory    |    Module   | BRAM_18K| FF| LUT| URAM| Words| Bits| Banks| W*Bits*Banks|
    +---------------+-------------+---------+---+----+-----+------+-----+------+-------------+
    |bias_l2_0_U    |bias_l2_0    |        1|  0|   0|    0|   512|    8|     1|         4096|
    |bias_l2_1_U    |bias_l2_0    |        1|  0|   0|    0|   512|    8|     1|         4096|
    |bias_l2_2_U    |bias_l2_0    |        1|  0|   0|    0|   512|    8|     1|         4096|
    |bias_l2_3_U    |bias_l2_0    |        1|  0|   0|    0|   512|    8|     1|         4096|
    |data_l2_0_U    |bias_l2_0    |        1|  0|   0|    0|   512|    8|     1|         4096|
    |data_l2_1_U    |bias_l2_0    |        1|  0|   0|    0|   512|    8|     1|         4096|
    |data_l2_2_U    |bias_l2_0    |        1|  0|   0|    0|   512|    8|     1|         4096|
    |data_l2_3_U    |bias_l2_0    |        1|  0|   0|    0|   512|    8|     1|         4096|
    |data_l1_0_0_U  |bias_l2_0    |        1|  0|   0|    0|   512|    8|     1|         4096|
    |data_l1_1_0_U  |bias_l2_0    |        1|  0|   0|    0|   512|    8|     1|         4096|
    |data_l1_2_0_U  |bias_l2_0    |        1|  0|   0|    0|   512|    8|     1|         4096|
    |data_l1_3_0_U  |bias_l2_0    |        1|  0|   0|    0|   512|    8|     1|         4096|
    |output_l1_0_U  |output_l1_0  |        2|  0|   0|    0|   512|   32|     1|        16384|
    |output_l1_1_U  |output_l1_0  |        2|  0|   0|    0|   512|   32|     1|        16384|
    |output_l1_2_U  |output_l1_0  |        2|  0|   0|    0|   512|   32|     1|        16384|
    |output_l1_3_U  |output_l1_0  |        2|  0|   0|    0|   512|   32|     1|        16384|
    |weight_l2_0_U  |weight_l2_0  |        1|  0|   0|    0|   512|    8|     1|         4096|
    |weight_l2_1_U  |weight_l2_0  |        1|  0|   0|    0|   512|    8|     1|         4096|
    |weight_l2_2_U  |weight_l2_0  |        1|  0|   0|    0|   512|    8|     1|         4096|
    |weight_l2_3_U  |weight_l2_0  |        1|  0|   0|    0|   512|    8|     1|         4096|
    +---------------+-------------+---------+---+----+-----+------+-----+------+-------------+
    |Total          |             |       24|  0|   0|    0| 10240|  256|    20|       131072|
    +---------------+-------------+---------+---+----+-----+------+-----+------+-------------+

    * FIFO: 
    N/A

    * Expression: 
    +------------------------------------+----------+----+---+----+------------+------------+
    |            Variable Name           | Operation| DSP| FF| LUT| Bitwidth P0| Bitwidth P1|
    +------------------------------------+----------+----+---+----+------------+------------+
    |add_ln102_10_fu_3250_p2             |     +    |   0|  0|  15|           4|           8|
    |add_ln102_11_fu_3264_p2             |     +    |   0|  0|  15|           4|           8|
    |add_ln102_12_fu_3278_p2             |     +    |   0|  0|  15|           4|           8|
    |add_ln102_13_fu_3292_p2             |     +    |   0|  0|  15|           4|           8|
    |add_ln102_14_fu_3306_p2             |     +    |   0|  0|  15|           4|           8|
    |add_ln102_15_fu_3320_p2             |     +    |   0|  0|  15|           5|           8|
    |add_ln102_16_fu_3334_p2             |     +    |   0|  0|  15|           5|           8|
    |add_ln102_17_fu_3348_p2             |     +    |   0|  0|  15|           5|           8|
    |add_ln102_18_fu_3362_p2             |     +    |   0|  0|  15|           5|           8|
    |add_ln102_19_fu_3376_p2             |     +    |   0|  0|  15|           5|           8|
    |add_ln102_1_fu_3124_p2              |     +    |   0|  0|  15|           2|           8|
    |add_ln102_20_fu_3390_p2             |     +    |   0|  0|  15|           5|           8|
    |add_ln102_21_fu_3404_p2             |     +    |   0|  0|  15|           5|           8|
    |add_ln102_22_fu_3418_p2             |     +    |   0|  0|  15|           5|           8|
    |add_ln102_23_fu_3432_p2             |     +    |   0|  0|  15|           5|           8|
    |add_ln102_24_fu_3446_p2             |     +    |   0|  0|  15|           5|           8|
    |add_ln102_25_fu_3460_p2             |     +    |   0|  0|  15|           5|           8|
    |add_ln102_26_fu_3474_p2             |     +    |   0|  0|  15|           5|           8|
    |add_ln102_27_fu_3488_p2             |     +    |   0|  0|  15|           5|           8|
    |add_ln102_28_fu_3502_p2             |     +    |   0|  0|  15|           5|           8|
    |add_ln102_29_fu_3516_p2             |     +    |   0|  0|  15|           5|           8|
    |add_ln102_2_fu_3138_p2              |     +    |   0|  0|  15|           2|           8|
    |add_ln102_30_fu_3530_p2             |     +    |   0|  0|  15|           5|           8|
    |add_ln102_31_fu_3544_p2             |     +    |   0|  0|  15|           6|           8|
    |add_ln102_32_fu_3558_p2             |     +    |   0|  0|  15|           6|           8|
    |add_ln102_33_fu_3572_p2             |     +    |   0|  0|  15|           6|           8|
    |add_ln102_34_fu_3586_p2             |     +    |   0|  0|  15|           6|           8|
    |add_ln102_35_fu_3600_p2             |     +    |   0|  0|  15|           6|           8|
    |add_ln102_36_fu_3614_p2             |     +    |   0|  0|  15|           6|           8|
    |add_ln102_37_fu_3628_p2             |     +    |   0|  0|  15|           6|           8|
    |add_ln102_38_fu_3642_p2             |     +    |   0|  0|  15|           6|           8|
    |add_ln102_39_fu_3656_p2             |     +    |   0|  0|  15|           6|           8|
    |add_ln102_3_fu_3152_p2              |     +    |   0|  0|  15|           3|           8|
    |add_ln102_40_fu_3670_p2             |     +    |   0|  0|  15|           6|           8|
    |add_ln102_41_fu_3684_p2             |     +    |   0|  0|  15|           6|           8|
    |add_ln102_42_fu_3698_p2             |     +    |   0|  0|  15|           6|           8|
    |add_ln102_43_fu_3712_p2             |     +    |   0|  0|  15|           6|           8|
    |add_ln102_44_fu_3726_p2             |     +    |   0|  0|  15|           6|           8|
    |add_ln102_45_fu_3740_p2             |     +    |   0|  0|  15|           6|           8|
    |add_ln102_46_fu_3754_p2             |     +    |   0|  0|  15|           6|           8|
    |add_ln102_47_fu_3768_p2             |     +    |   0|  0|  15|           6|           8|
    |add_ln102_4_fu_3166_p2              |     +    |   0|  0|  15|           3|           8|
    |add_ln102_5_fu_3180_p2              |     +    |   0|  0|  15|           3|           8|
    |add_ln102_6_fu_3194_p2              |     +    |   0|  0|  15|           3|           8|
    |add_ln102_7_fu_3208_p2              |     +    |   0|  0|  15|           4|           8|
    |add_ln102_8_fu_3222_p2              |     +    |   0|  0|  15|           4|           8|
    |add_ln102_9_fu_3236_p2              |     +    |   0|  0|  15|           4|           8|
    |add_ln102_fu_3110_p2                |     +    |   0|  0|  15|           1|           8|
    |add_ln108_1_fu_4142_p2              |     +    |   0|  0|  16|           9|           9|
    |add_ln108_2_fu_4151_p2              |     +    |   0|  0|  17|          10|          10|
    |add_ln108_3_fu_4156_p2              |     +    |   0|  0|  17|          10|          10|
    |add_ln108_4_fu_4161_p2              |     +    |   0|  0|  17|          10|          10|
    |add_ln108_5_fu_4086_p2              |     +    |   0|  0|   9|           1|           2|
    |add_ln108_fu_4066_p2                |     +    |   0|  0|  12|           4|           1|
    |add_ln124_1_fu_4576_p2              |     +    |   0|  0|   9|           2|           2|
    |add_ln124_2_fu_4635_p2              |     +    |   0|  0|   9|           2|           2|
    |add_ln124_3_fu_4660_p2              |     +    |   0|  0|  21|           2|           2|
    |add_ln124_4_fu_4571_p2              |     +    |   0|  0|   9|           1|           2|
    |add_ln124_5_fu_4655_p2              |     +    |   0|  0|  21|           2|           2|
    |add_ln124_fu_4552_p2                |     +    |   0|  0|   9|           2|           2|
    |add_ln125_10_fu_4481_p2             |     +    |   0|  0|  17|          10|          10|
    |add_ln125_11_fu_4495_p2             |     +    |   0|  0|  17|          10|          10|
    |add_ln125_12_fu_4295_p2             |     +    |   0|  0|  18|          11|          11|
    |add_ln125_13_fu_4509_p2             |     +    |   0|  0|  17|          10|          10|
    |add_ln125_14_fu_4524_p2             |     +    |   0|  0|  17|          10|          10|
    |add_ln125_15_fu_4538_p2             |     +    |   0|  0|  17|          10|          10|
    |add_ln125_16_fu_4174_p2             |     +    |   0|  0|  15|           5|           5|
    |add_ln125_17_fu_4238_p2             |     +    |   0|  0|  15|           5|           5|
    |add_ln125_18_fu_4339_p2             |     +    |   0|  0|  12|           4|           4|
    |add_ln125_19_fu_4259_p2             |     +    |   0|  0|  21|          11|          11|
    |add_ln125_1_fu_4215_p2              |     +    |   0|  0|  18|          11|          11|
    |add_ln125_20_fu_4449_p2             |     +    |   0|  0|  12|           4|           4|
    |add_ln125_2_fu_4316_p2              |     +    |   0|  0|  16|           9|           9|
    |add_ln125_3_fu_4353_p2              |     +    |   0|  0|  16|           9|           9|
    |add_ln125_4_fu_4244_p2              |     +    |   0|  0|  18|          11|          11|
    |add_ln125_5_fu_4264_p2              |     +    |   0|  0|  21|          11|          11|
    |add_ln125_6_fu_4393_p2              |     +    |   0|  0|  17|          10|          10|
    |add_ln125_7_fu_4419_p2              |     +    |   0|  0|  17|          10|          10|
    |add_ln125_8_fu_4280_p2              |     +    |   0|  0|  18|          11|          11|
    |add_ln125_9_fu_4458_p2              |     +    |   0|  0|  17|          10|          10|
    |add_ln125_fu_4184_p2                |     +    |   0|  0|  17|          10|          10|
    |add_ln130_1_fu_4764_p2              |     +    |   0|  0|  11|           1|           3|
    |add_ln130_fu_4752_p2                |     +    |   0|  0|  15|           1|           8|
    |add_ln134_1_fu_4786_p2              |     +    |   0|  0|  15|           6|           1|
    |add_ln134_fu_4904_p2                |     +    |   0|  0|  11|           1|           3|
    |add_ln135_fu_5080_p2                |     +    |   0|  0|  11|           3|           1|
    |add_ln139_fu_5074_p2                |     +    |   0|  0|  15|           7|           7|
    |add_ln140_1_fu_4853_p2              |     +    |   0|  0|   9|           2|           2|
    |add_ln140_2_fu_5044_p2              |     +    |   0|  0|  21|           2|           2|
    |add_ln140_3_fu_4996_p2              |     +    |   0|  0|   9|           2|           2|
    |add_ln140_fu_5050_p2                |     +    |   0|  0|  21|           2|           2|
    |add_ln141_1_fu_4847_p2              |     +    |   0|  0|  15|           7|           7|
    |add_ln141_2_fu_5029_p2              |     +    |   0|  0|  15|           8|           8|
    |add_ln141_3_fu_4978_p2              |     +    |   0|  0|  15|           7|           7|
    |add_ln141_fu_5038_p2                |     +    |   0|  0|  16|           9|           9|
    |add_ln151_fu_5168_p2                |     +    |   0|  0|  15|           6|           1|
    |add_ln157_1_fu_5267_p2              |     +    |   0|  0|  15|           7|           3|
    |add_ln157_2_fu_5289_p2              |     +    |   0|  0|  15|           7|           3|
    |add_ln157_fu_5193_p2                |     +    |   0|  0|  15|           7|           2|
    |add_ln169_1_fu_5316_p2              |     +    |   0|  0|  16|           9|           9|
    |add_ln169_2_fu_5326_p2              |     +    |   0|  0|  16|           9|           9|
    |add_ln169_3_fu_5214_p2              |     +    |   0|  0|  15|           8|           8|
    |add_ln169_fu_5306_p2                |     +    |   0|  0|  16|           9|           9|
    |add_ln271_1_fu_5588_p2              |     +    |   0|  0|  15|           7|           4|
    |add_ln271_2_fu_5614_p2              |     +    |   0|  0|  15|           7|           4|
    |add_ln271_fu_5562_p2                |     +    |   0|  0|  15|           7|           4|
    |add_ln279_1_fu_5603_p2              |     +    |   0|  0|  15|           8|           8|
    |add_ln279_2_fu_5629_p2              |     +    |   0|  0|  15|           8|           8|
    |add_ln279_fu_5577_p2                |     +    |   0|  0|  15|           8|           8|
    |add_ln294_1_fu_5658_p2              |     +    |   0|  0|  11|           1|           3|
    |add_ln294_fu_5646_p2                |     +    |   0|  0|  17|          10|           1|
    |add_ln295_1_fu_5676_p2              |     +    |   0|  0|  16|           1|           9|
    |add_ln295_fu_5725_p2                |     +    |   0|  0|  11|           1|           3|
    |add_ln296_fu_5768_p2                |     +    |   0|  0|  15|           1|           6|
    |add_ln76_fu_2941_p2                 |     +    |   0|  0|  15|           5|           1|
    |add_ln80_fu_2982_p2                 |     +    |   0|  0|  17|          10|           1|
    |add_ln84_fu_3023_p2                 |     +    |   0|  0|  16|           9|           1|
    |add_ln89_1_fu_3058_p2               |     +    |   0|  0|  15|           8|           6|
    |add_ln89_fu_3070_p2                 |     +    |   0|  0|  11|           3|           1|
    |add_ln96_fu_3848_p2                 |     +    |   0|  0|  11|           3|           1|
    |empty_79_fu_3862_p2                 |     +    |   0|  0|  12|           4|           4|
    |empty_82_fu_3958_p2                 |     +    |   0|  0|  17|          10|          10|
    |empty_83_fu_4004_p2                 |     +    |   0|  0|  17|          10|          10|
    |empty_87_fu_4812_p2                 |     +    |   0|  0|  12|           4|           4|
    |p_mid1_fu_4935_p2                   |     +    |   0|  0|  12|           4|           4|
    |empty_88_fu_4841_p2                 |     -    |   0|  0|  15|           7|           7|
    |empty_96_fu_4054_p2                 |     -    |   0|  0|  15|           5|           5|
    |p_mid13_fu_4964_p2                  |     -    |   0|  0|  15|           7|           7|
    |p_mid154_fu_4116_p2                 |     -    |   0|  0|  15|           5|           5|
    |and_ln295_fu_5719_p2                |    and   |   0|  0|   2|           1|           1|
    |ap_block_pp0                        |    and   |   0|  0|   2|           1|           1|
    |ap_block_pp0_stage0_11001           |    and   |   0|  0|   2|           1|           1|
    |ap_block_pp1                        |    and   |   0|  0|   2|           1|           1|
    |ap_block_pp1_stage0_11001           |    and   |   0|  0|   2|           1|           1|
    |ap_block_pp2                        |    and   |   0|  0|   2|           1|           1|
    |ap_block_pp2_stage0_11001           |    and   |   0|  0|   2|           1|           1|
    |ap_block_pp4                        |    and   |   0|  0|   2|           1|           1|
    |ap_block_pp5                        |    and   |   0|  0|   2|           1|           1|
    |ap_block_pp6                        |    and   |   0|  0|   2|           1|           1|
    |ap_block_pp6_stage0_01001           |    and   |   0|  0|   2|           1|           1|
    |ap_block_state71_pp6_stage0_iter4   |    and   |   0|  0|   2|           1|           1|
    |ap_enable_state60_pp5_iter2_stage0  |    and   |   0|  0|   2|           1|           1|
    |ap_enable_state61_pp5_iter3_stage0  |    and   |   0|  0|   2|           1|           1|
    |ap_enable_state65_pp5_iter7_stage0  |    and   |   0|  0|   2|           1|           1|
    |ap_predicate_op1311_load_state60    |    and   |   0|  0|   2|           1|           1|
    |ap_predicate_op1344_load_state61    |    and   |   0|  0|   2|           1|           1|
    |icmp_ln135_mid245_fu_4898_p2        |    and   |   0|  0|   2|           1|           1|
    |icmp_ln108_fu_4060_p2               |   icmp   |   0|  0|   9|           4|           4|
    |icmp_ln110_fu_4072_p2               |   icmp   |   0|  0|   8|           2|           2|
    |icmp_ln130_fu_4746_p2               |   icmp   |   0|  0|  11|           8|           7|
    |icmp_ln134_fu_4758_p2               |   icmp   |   0|  0|  11|           6|           5|
    |icmp_ln135_fu_4892_p2               |   icmp   |   0|  0|   9|           3|           2|
    |icmp_ln151_fu_5162_p2               |   icmp   |   0|  0|  11|           6|           4|
    |icmp_ln159_fu_5203_p2               |   icmp   |   0|  0|  11|           6|           1|
    |icmp_ln271_1_fu_5597_p2             |   icmp   |   0|  0|  11|           7|           6|
    |icmp_ln271_2_fu_5623_p2             |   icmp   |   0|  0|  11|           7|           6|
    |icmp_ln271_3_fu_5339_p2             |   icmp   |   0|  0|  11|           7|           6|
    |icmp_ln271_fu_5571_p2               |   icmp   |   0|  0|  11|           7|           6|
    |icmp_ln294_fu_5640_p2               |   icmp   |   0|  0|  13|          10|           9|
    |icmp_ln295_fu_5652_p2               |   icmp   |   0|  0|  13|           9|           8|
    |icmp_ln296_fu_5713_p2               |   icmp   |   0|  0|  11|           6|           5|
    |icmp_ln76_fu_2935_p2                |   icmp   |   0|  0|  11|           5|           6|
    |icmp_ln80_fu_2976_p2                |   icmp   |   0|  0|  13|          10|          10|
    |icmp_ln84_fu_3017_p2                |   icmp   |   0|  0|  13|           9|           9|
    |icmp_ln89_fu_3064_p2                |   icmp   |   0|  0|   9|           3|           4|
    |icmp_ln96_fu_3842_p2                |   icmp   |   0|  0|   9|           3|           4|
    |ap_block_pp3                        |    or    |   0|  0|   2|           1|           1|
    |ap_block_state1                     |    or    |   0|  0|   2|           1|           1|
    |empty_76_fu_3104_p2                 |    or    |   0|  0|   6|           6|           4|
    |empty_80_fu_3914_p2                 |    or    |   0|  0|   6|           6|           3|
    |empty_81_fu_3923_p2                 |    or    |   0|  0|   6|           6|           4|
    |empty_84_fu_4014_p2                 |    or    |   0|  0|   9|           9|           4|
    |empty_85_fu_4028_p2                 |    or    |   0|  0|  10|          10|           4|
    |or_ln134_fu_4910_p2                 |    or    |   0|  0|   2|           1|           1|
    |or_ln295_fu_5731_p2                 |    or    |   0|  0|   2|           1|           1|
    |add_ln140_1_mid243_fu_4881_p3       |  select  |   0|  0|   2|           1|           2|
    |grp_fu_5808_p2                      |  select  |   0|  0|  32|           1|           1|
    |grp_fu_5816_p2                      |  select  |   0|  0|  32|           1|           1|
    |grp_fu_5824_p2                      |  select  |   0|  0|  32|           1|          32|
    |hi_mid212_fu_4858_p3                |  select  |   0|  0|   3|           1|           1|
    |p_mid217_v_v_v_fu_4770_p3           |  select  |   0|  0|   3|           1|           3|
    |p_mid237_fu_4868_p3                 |  select  |   0|  0|   7|           1|           1|
    |select_ln108_1_fu_4096_p3           |  select  |   0|  0|   2|           1|           2|
    |select_ln108_2_fu_4122_p3           |  select  |   0|  0|   5|           1|           5|
    |select_ln108_fu_4078_p3             |  select  |   0|  0|   2|           1|           1|
    |select_ln134_1_fu_4970_p3           |  select  |   0|  0|   7|           1|           7|
    |select_ln134_2_fu_4984_p3           |  select  |   0|  0|   7|           1|           7|
    |select_ln134_3_fu_5001_p3           |  select  |   0|  0|   2|           1|           2|
    |select_ln134_4_fu_5009_p3           |  select  |   0|  0|   3|           1|           3|
    |select_ln134_5_fu_4792_p3           |  select  |   0|  0|   6|           1|           1|
    |select_ln134_fu_4915_p3             |  select  |   0|  0|   3|           1|           1|
    |select_ln159_1_fu_5385_p3           |  select  |   0|  0|   8|           1|           1|
    |select_ln159_2_fu_5460_p3           |  select  |   0|  0|   8|           1|           1|
    |select_ln159_fu_5260_p3             |  select  |   0|  0|   8|           1|           8|
    |select_ln295_1_fu_5664_p3           |  select  |   0|  0|   3|           1|           3|
    |select_ln295_2_fu_5701_p3           |  select  |   0|  0|   2|           1|           1|
    |select_ln295_3_fu_5736_p3           |  select  |   0|  0|   6|           1|           1|
    |select_ln295_4_fu_5748_p3           |  select  |   0|  0|   2|           1|           2|
    |select_ln295_5_fu_5756_p3           |  select  |   0|  0|   3|           1|           3|
    |select_ln295_6_fu_5682_p3           |  select  |   0|  0|   9|           1|           1|
    |select_ln295_fu_5690_p3             |  select  |   0|  0|   3|           1|           1|
    |zext_ln141_mid241_v_fu_4875_p3      |  select  |   0|  0|   7|           1|           7|
    |ap_enable_pp0                       |    xor   |   0|  0|   2|           1|           2|
    |ap_enable_pp1                       |    xor   |   0|  0|   2|           1|           2|
    |ap_enable_pp2                       |    xor   |   0|  0|   2|           1|           2|
    |ap_enable_pp3                       |    xor   |   0|  0|   2|           1|           2|
    |ap_enable_pp4                       |    xor   |   0|  0|   2|           1|           2|
    |ap_enable_pp5                       |    xor   |   0|  0|   2|           1|           2|
    |ap_enable_pp6                       |    xor   |   0|  0|   2|           1|           2|
    |ap_enable_reg_pp0_iter1             |    xor   |   0|  0|   2|           2|           1|
    |ap_enable_reg_pp1_iter1             |    xor   |   0|  0|   2|           2|           1|
    |ap_enable_reg_pp2_iter1             |    xor   |   0|  0|   2|           2|           1|
    |not_exitcond_flatten_fu_4887_p2     |    xor   |   0|  0|   2|           1|           2|
    |xor_ln108_fu_4630_p2                |    xor   |   0|  0|   3|           2|           3|
    |xor_ln295_fu_5708_p2                |    xor   |   0|  0|   2|           1|           2|
    +------------------------------------+----------+----+---+----+------------+------------+
    |Total                               |          |   0|  0|2457|         972|        1129|
    +------------------------------------+----------+----+---+----+------------+------------+

    * Multiplexer: 
    +-------------------------------+-----+-----------+-----+-----------+
    |              Name             | LUT | Input Size| Bits| Total Bits|
    +-------------------------------+-----+-----------+-----+-----------+
    |ap_NS_fsm                      |  233|         54|    1|         54|
    |ap_enable_reg_pp0_iter1        |   15|          3|    1|          3|
    |ap_enable_reg_pp1_iter1        |   15|          3|    1|          3|
    |ap_enable_reg_pp2_iter1        |   15|          3|    1|          3|
    |ap_enable_reg_pp3_iter1        |    9|          2|    1|          2|
    |ap_enable_reg_pp4_iter3        |    9|          2|    1|          2|
    |ap_enable_reg_pp4_iter4        |   15|          3|    1|          3|
    |ap_enable_reg_pp5_iter5        |    9|          2|    1|          2|
    |ap_enable_reg_pp5_iter7        |    9|          2|    1|          2|
    |ap_enable_reg_pp6_iter3        |    9|          2|    1|          2|
    |ap_enable_reg_pp6_iter4        |    9|          2|    1|          2|
    |ap_phi_mux_ci_phi_fu_2740_p4   |    9|          2|    3|          6|
    |ap_phi_mux_i_phi_fu_2784_p4    |    9|          2|    6|         12|
    |ap_phi_mux_k_3_phi_fu_2807_p4  |    9|          2|    3|          6|
    |ap_phi_mux_ki_phi_fu_2685_p4   |    9|          2|    3|          6|
    |bias_in_V_blk_n                |    9|          2|    1|          2|
    |bias_l2_0_address0             |   15|          3|    9|         27|
    |bias_l2_1_address0             |   15|          3|    9|         27|
    |bias_l2_2_address0             |   15|          3|    9|         27|
    |bias_l2_3_address0             |   15|          3|    9|         27|
    |ci_reg_2736                    |    9|          2|    3|          6|
    |conv_out_V_blk_n               |    9|          2|    1|          2|
    |data_in_V_blk_n                |    9|          2|    1|          2|
    |data_l1_0_0_address0           |   15|          3|    9|         27|
    |data_l1_1_0_address0           |   15|          3|    9|         27|
    |data_l1_2_0_address0           |   15|          3|    9|         27|
    |data_l1_3_0_address0           |   15|          3|    9|         27|
    |data_l2_0_address0             |   15|          3|    9|         27|
    |data_l2_1_address0             |   15|          3|    9|         27|
    |data_l2_2_address0             |   15|          3|    9|         27|
    |data_l2_3_address0             |   15|          3|    9|         27|
    |grp_fu_2883_p5                 |   15|          3|   64|        192|
    |grp_fu_2896_p5                 |   15|          3|   64|        192|
    |grp_fu_2909_p5                 |   15|          3|   64|        192|
    |grp_fu_2922_p5                 |   15|          3|   64|        192|
    |hi_reg_2758                    |    9|          2|    3|          6|
    |i_reg_2780                     |    9|          2|    6|         12|
    |indvar_flatten46_reg_2725      |    9|          2|    8|         16|
    |indvar_flatten56_reg_2692      |    9|          2|    4|          8|
    |indvar_flatten63_reg_2814      |    9|          2|    9|         18|
    |indvar_flatten77_reg_2792      |    9|          2|   10|         20|
    |indvar_flatten_reg_2747        |    9|          2|    6|         12|
    |k_1_reg_2636                   |    9|          2|   10|         20|
    |k_2_reg_2647                   |    9|          2|    9|         18|
    |k_3_reg_2803                   |    9|          2|    3|          6|
    |k_reg_2625                     |    9|          2|    5|         10|
    |ki_1_reg_2825                  |    9|          2|    3|          6|
    |ki_reg_2681                    |    9|          2|    3|          6|
    |ko_reg_2658                    |    9|          2|    3|          6|
    |output_l1_0_address0           |  125|         27|    9|        243|
    |output_l1_0_address1           |  125|         27|    9|        243|
    |output_l1_0_d0                 |   15|          3|   32|         96|
    |output_l1_0_d1                 |   21|          4|   32|        128|
    |output_l1_1_address0           |  125|         27|    9|        243|
    |output_l1_1_address1           |  125|         27|    9|        243|
    |output_l1_1_d0                 |   15|          3|   32|         96|
    |output_l1_1_d1                 |   21|          4|   32|        128|
    |output_l1_2_address0           |  125|         27|    9|        243|
    |output_l1_2_address1           |  125|         27|    9|        243|
    |output_l1_2_d0                 |   15|          3|   32|         96|
    |output_l1_2_d1                 |   21|          4|   32|        128|
    |output_l1_3_address0           |  125|         27|    9|        243|
    |output_l1_3_address1           |  125|         27|    9|        243|
    |output_l1_3_d0                 |   15|          3|   32|         96|
    |output_l1_3_d1                 |   21|          4|   32|        128|
    |phi_mul_reg_2669               |    9|          2|    8|         16|
    |r_reg_2703                     |    9|          2|    2|          4|
    |s_reg_2714                     |    9|          2|    2|          4|
    |weight_in_V_blk_n              |    9|          2|    1|          2|
    |weight_l2_0_address0           |   47|         10|    9|         90|
    |weight_l2_0_address1           |   44|          9|    9|         81|
    |weight_l2_1_address0           |   47|         10|    9|         90|
    |weight_l2_1_address1           |   44|          9|    9|         81|
    |weight_l2_2_address0           |   47|         10|    9|         90|
    |weight_l2_2_address1           |   44|          9|    9|         81|
    |weight_l2_3_address0           |   47|         10|    9|         90|
    |weight_l2_3_address1           |   44|          9|    9|         81|
    |wh_reg_2836                    |    9|          2|    6|         12|
    |wi_reg_2769                    |    9|          2|    3|          6|
    +-------------------------------+-----+-----------+-----+-----------+
    |Total                          | 2347|        502|  900|       4944|
    +-------------------------------+-----+-----------+-----+-----------+

    * Register: 
    +----------------------------------------------------+----+----+-----+-----------+
    |                        Name                        | FF | LUT| Bits| Const Bits|
    +----------------------------------------------------+----+----+-----+-----------+
    |add_ln108_1_reg_7384                                |   9|   0|    9|          0|
    |add_ln108_2_reg_7390                                |  10|   0|   10|          0|
    |add_ln108_3_reg_7396                                |  10|   0|   10|          0|
    |add_ln108_4_reg_7403                                |  10|   0|   10|          0|
    |add_ln108_reg_7350                                  |   4|   0|    4|          0|
    |add_ln124_4_reg_7853                                |   2|   0|    2|          0|
    |add_ln125_17_reg_7450                               |   5|   0|    5|          0|
    |add_ln139_reg_8152                                  |   7|   0|    7|          0|
    |add_ln140_reg_8127                                  |   2|   0|    2|          0|
    |add_ln151_reg_8246                                  |   6|   0|    6|          0|
    |add_ln169_3_reg_8281                                |   8|   0|    8|          0|
    |add_ln89_1_reg_6227                                 |   8|   0|    8|          0|
    |add_ln89_reg_6236                                   |   3|   0|    3|          0|
    |add_ln96_reg_7248                                   |   3|   0|    3|          0|
    |ap_CS_fsm                                           |  53|   0|   53|          0|
    |ap_enable_reg_pp0_iter0                             |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter1                             |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter0                             |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter1                             |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter0                             |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter1                             |   1|   0|    1|          0|
    |ap_enable_reg_pp3_iter0                             |   1|   0|    1|          0|
    |ap_enable_reg_pp3_iter1                             |   1|   0|    1|          0|
    |ap_enable_reg_pp4_iter0                             |   1|   0|    1|          0|
    |ap_enable_reg_pp4_iter1                             |   1|   0|    1|          0|
    |ap_enable_reg_pp4_iter2                             |   1|   0|    1|          0|
    |ap_enable_reg_pp4_iter3                             |   1|   0|    1|          0|
    |ap_enable_reg_pp4_iter4                             |   1|   0|    1|          0|
    |ap_enable_reg_pp5_iter0                             |   1|   0|    1|          0|
    |ap_enable_reg_pp5_iter1                             |   1|   0|    1|          0|
    |ap_enable_reg_pp5_iter2                             |   1|   0|    1|          0|
    |ap_enable_reg_pp5_iter3                             |   1|   0|    1|          0|
    |ap_enable_reg_pp5_iter4                             |   1|   0|    1|          0|
    |ap_enable_reg_pp5_iter5                             |   1|   0|    1|          0|
    |ap_enable_reg_pp5_iter6                             |   1|   0|    1|          0|
    |ap_enable_reg_pp5_iter7                             |   1|   0|    1|          0|
    |ap_enable_reg_pp6_iter0                             |   1|   0|    1|          0|
    |ap_enable_reg_pp6_iter1                             |   1|   0|    1|          0|
    |ap_enable_reg_pp6_iter2                             |   1|   0|    1|          0|
    |ap_enable_reg_pp6_iter3                             |   1|   0|    1|          0|
    |ap_enable_reg_pp6_iter4                             |   1|   0|    1|          0|
    |ci_reg_2736                                         |   3|   0|    3|          0|
    |conv54_reg_7278                                     |  32|   0|   32|          0|
    |empty_75_reg_6241                                   |   2|   0|    2|          0|
    |empty_76_reg_6258                                   |   2|   0|    6|          4|
    |empty_78_reg_7253                                   |   2|   0|    2|          0|
    |empty_82_reg_7300                                   |   6|   0|   10|          4|
    |empty_83_reg_7320                                   |   6|   0|   10|          4|
    |empty_91_reg_8113                                   |   2|   0|    2|          0|
    |hi_reg_2758                                         |   3|   0|    3|          0|
    |i_reg_2780                                          |   6|   0|    6|          0|
    |icmp_ln130_reg_8084                                 |   1|   0|    1|          0|
    |icmp_ln134_reg_8093                                 |   1|   0|    1|          0|
    |icmp_ln151_reg_8242                                 |   1|   0|    1|          0|
    |icmp_ln159_reg_8270                                 |   1|   0|    1|          0|
    |icmp_ln159_reg_8270_pp5_iter2_reg                   |   1|   0|    1|          0|
    |icmp_ln271_3_reg_8353                               |   1|   0|    1|          0|
    |icmp_ln294_reg_8511                                 |   1|   0|    1|          0|
    |icmp_ln295_reg_8520                                 |   1|   0|    1|          0|
    |icmp_ln295_reg_8520_pp6_iter1_reg                   |   1|   0|    1|          0|
    |icmp_ln96_reg_7244                                  |   1|   0|    1|          0|
    |indvar_flatten46_reg_2725                           |   8|   0|    8|          0|
    |indvar_flatten56_reg_2692                           |   4|   0|    4|          0|
    |indvar_flatten63_reg_2814                           |   9|   0|    9|          0|
    |indvar_flatten77_reg_2792                           |  10|   0|   10|          0|
    |indvar_flatten_reg_2747                             |   6|   0|    6|          0|
    |k_1_reg_2636                                        |  10|   0|   10|          0|
    |k_2_reg_2647                                        |   9|   0|    9|          0|
    |k_3_reg_2803                                        |   3|   0|    3|          0|
    |k_reg_2625                                          |   5|   0|    5|          0|
    |ki_1_reg_2825                                       |   3|   0|    3|          0|
    |ki_reg_2681                                         |   3|   0|    3|          0|
    |ko_reg_2658                                         |   3|   0|    3|          0|
    |lshr_ln124_10_reg_7823                              |   8|   0|    8|          0|
    |lshr_ln124_11_reg_7471                              |   9|   0|    9|          0|
    |lshr_ln124_12_reg_7828                              |   8|   0|    8|          0|
    |lshr_ln124_13_reg_7833                              |   8|   0|    8|          0|
    |lshr_ln124_14_reg_7838                              |   8|   0|    8|          0|
    |lshr_ln124_4_reg_7456                               |   9|   0|    9|          0|
    |lshr_ln124_5_reg_7461                               |   9|   0|    9|          0|
    |lshr_ln124_8_reg_7466                               |   9|   0|    9|          0|
    |lshr_ln124_s_reg_7818                               |   8|   0|    8|          0|
    |lshr_ln1_reg_6078                                   |   7|   0|    7|          0|
    |lshr_ln_reg_6060                                    |   8|   0|    8|          0|
    |output_l1_0_addr_11_reg_6444                        |   8|   0|    9|          1|
    |output_l1_0_addr_12_reg_6464                        |   8|   0|    9|          1|
    |output_l1_0_addr_13_reg_6484                        |   8|   0|    9|          1|
    |output_l1_0_addr_14_reg_6504                        |   8|   0|    9|          1|
    |output_l1_0_addr_15_reg_6524                        |   8|   0|    9|          1|
    |output_l1_0_addr_16_reg_6544                        |   8|   0|    9|          1|
    |output_l1_0_addr_17_reg_6564                        |   8|   0|    9|          1|
    |output_l1_0_addr_18_reg_6584                        |   8|   0|    9|          1|
    |output_l1_0_addr_19_reg_6604                        |   8|   0|    9|          1|
    |output_l1_0_addr_1_reg_6284                         |   8|   0|    9|          1|
    |output_l1_0_addr_20_reg_6624                        |   8|   0|    9|          1|
    |output_l1_0_addr_21_reg_6644                        |   8|   0|    9|          1|
    |output_l1_0_addr_22_reg_6664                        |   8|   0|    9|          1|
    |output_l1_0_addr_23_reg_6684                        |   8|   0|    9|          1|
    |output_l1_0_addr_24_reg_6704                        |   8|   0|    9|          1|
    |output_l1_0_addr_25_reg_6724                        |   8|   0|    9|          1|
    |output_l1_0_addr_26_reg_6744                        |   8|   0|    9|          1|
    |output_l1_0_addr_27_reg_6764                        |   8|   0|    9|          1|
    |output_l1_0_addr_28_reg_6784                        |   8|   0|    9|          1|
    |output_l1_0_addr_29_reg_6804                        |   8|   0|    9|          1|
    |output_l1_0_addr_2_reg_6304                         |   8|   0|    9|          1|
    |output_l1_0_addr_30_reg_6824                        |   8|   0|    9|          1|
    |output_l1_0_addr_31_reg_6844                        |   8|   0|    9|          1|
    |output_l1_0_addr_32_reg_6864                        |   8|   0|    9|          1|
    |output_l1_0_addr_33_reg_6884                        |   8|   0|    9|          1|
    |output_l1_0_addr_34_reg_6904                        |   8|   0|    9|          1|
    |output_l1_0_addr_35_reg_6924                        |   8|   0|    9|          1|
    |output_l1_0_addr_36_reg_6944                        |   8|   0|    9|          1|
    |output_l1_0_addr_37_reg_6964                        |   8|   0|    9|          1|
    |output_l1_0_addr_38_reg_6984                        |   8|   0|    9|          1|
    |output_l1_0_addr_39_reg_7004                        |   8|   0|    9|          1|
    |output_l1_0_addr_3_reg_6324                         |   8|   0|    9|          1|
    |output_l1_0_addr_40_reg_7024                        |   8|   0|    9|          1|
    |output_l1_0_addr_41_reg_7044                        |   8|   0|    9|          1|
    |output_l1_0_addr_42_reg_7064                        |   8|   0|    9|          1|
    |output_l1_0_addr_43_reg_7084                        |   8|   0|    9|          1|
    |output_l1_0_addr_44_reg_7104                        |   8|   0|    9|          1|
    |output_l1_0_addr_45_reg_7124                        |   8|   0|    9|          1|
    |output_l1_0_addr_46_reg_7144                        |   8|   0|    9|          1|
    |output_l1_0_addr_47_reg_7164                        |   8|   0|    9|          1|
    |output_l1_0_addr_48_reg_7184                        |   8|   0|    9|          1|
    |output_l1_0_addr_49_reg_7204                        |   8|   0|    9|          1|
    |output_l1_0_addr_4_reg_6344                         |   8|   0|    9|          1|
    |output_l1_0_addr_50_reg_7224                        |   8|   0|    9|          1|
    |output_l1_0_addr_5_reg_6364                         |   8|   0|    9|          1|
    |output_l1_0_addr_6_reg_6384                         |   8|   0|    9|          1|
    |output_l1_0_addr_8_reg_6404                         |   8|   0|    9|          1|
    |output_l1_0_addr_9_reg_6424                         |   8|   0|    9|          1|
    |output_l1_0_addr_reg_6264                           |   8|   0|    9|          1|
    |output_l1_1_addr_11_reg_6449                        |   8|   0|    9|          1|
    |output_l1_1_addr_12_reg_6469                        |   8|   0|    9|          1|
    |output_l1_1_addr_13_reg_6489                        |   8|   0|    9|          1|
    |output_l1_1_addr_14_reg_6509                        |   8|   0|    9|          1|
    |output_l1_1_addr_15_reg_6529                        |   8|   0|    9|          1|
    |output_l1_1_addr_16_reg_6549                        |   8|   0|    9|          1|
    |output_l1_1_addr_17_reg_6569                        |   8|   0|    9|          1|
    |output_l1_1_addr_18_reg_6589                        |   8|   0|    9|          1|
    |output_l1_1_addr_19_reg_6609                        |   8|   0|    9|          1|
    |output_l1_1_addr_1_reg_6289                         |   8|   0|    9|          1|
    |output_l1_1_addr_20_reg_6629                        |   8|   0|    9|          1|
    |output_l1_1_addr_21_reg_6649                        |   8|   0|    9|          1|
    |output_l1_1_addr_22_reg_6669                        |   8|   0|    9|          1|
    |output_l1_1_addr_23_reg_6689                        |   8|   0|    9|          1|
    |output_l1_1_addr_24_reg_6709                        |   8|   0|    9|          1|
    |output_l1_1_addr_25_reg_6729                        |   8|   0|    9|          1|
    |output_l1_1_addr_26_reg_6749                        |   8|   0|    9|          1|
    |output_l1_1_addr_27_reg_6769                        |   8|   0|    9|          1|
    |output_l1_1_addr_28_reg_6789                        |   8|   0|    9|          1|
    |output_l1_1_addr_29_reg_6809                        |   8|   0|    9|          1|
    |output_l1_1_addr_2_reg_6309                         |   8|   0|    9|          1|
    |output_l1_1_addr_30_reg_6829                        |   8|   0|    9|          1|
    |output_l1_1_addr_31_reg_6849                        |   8|   0|    9|          1|
    |output_l1_1_addr_32_reg_6869                        |   8|   0|    9|          1|
    |output_l1_1_addr_33_reg_6889                        |   8|   0|    9|          1|
    |output_l1_1_addr_34_reg_6909                        |   8|   0|    9|          1|
    |output_l1_1_addr_35_reg_6929                        |   8|   0|    9|          1|
    |output_l1_1_addr_36_reg_6949                        |   8|   0|    9|          1|
    |output_l1_1_addr_37_reg_6969                        |   8|   0|    9|          1|
    |output_l1_1_addr_38_reg_6989                        |   8|   0|    9|          1|
    |output_l1_1_addr_39_reg_7009                        |   8|   0|    9|          1|
    |output_l1_1_addr_3_reg_6329                         |   8|   0|    9|          1|
    |output_l1_1_addr_40_reg_7029                        |   8|   0|    9|          1|
    |output_l1_1_addr_41_reg_7049                        |   8|   0|    9|          1|
    |output_l1_1_addr_42_reg_7069                        |   8|   0|    9|          1|
    |output_l1_1_addr_43_reg_7089                        |   8|   0|    9|          1|
    |output_l1_1_addr_44_reg_7109                        |   8|   0|    9|          1|
    |output_l1_1_addr_45_reg_7129                        |   8|   0|    9|          1|
    |output_l1_1_addr_46_reg_7149                        |   8|   0|    9|          1|
    |output_l1_1_addr_47_reg_7169                        |   8|   0|    9|          1|
    |output_l1_1_addr_48_reg_7189                        |   8|   0|    9|          1|
    |output_l1_1_addr_49_reg_7209                        |   8|   0|    9|          1|
    |output_l1_1_addr_4_reg_6349                         |   8|   0|    9|          1|
    |output_l1_1_addr_50_reg_7229                        |   8|   0|    9|          1|
    |output_l1_1_addr_5_reg_6369                         |   8|   0|    9|          1|
    |output_l1_1_addr_6_reg_6389                         |   8|   0|    9|          1|
    |output_l1_1_addr_8_reg_6409                         |   8|   0|    9|          1|
    |output_l1_1_addr_9_reg_6429                         |   8|   0|    9|          1|
    |output_l1_1_addr_reg_6269                           |   8|   0|    9|          1|
    |output_l1_2_addr_10_reg_6434                        |   8|   0|    9|          1|
    |output_l1_2_addr_11_reg_6454                        |   8|   0|    9|          1|
    |output_l1_2_addr_12_reg_6474                        |   8|   0|    9|          1|
    |output_l1_2_addr_13_reg_6494                        |   8|   0|    9|          1|
    |output_l1_2_addr_14_reg_6514                        |   8|   0|    9|          1|
    |output_l1_2_addr_15_reg_6534                        |   8|   0|    9|          1|
    |output_l1_2_addr_16_reg_6554                        |   8|   0|    9|          1|
    |output_l1_2_addr_17_reg_6574                        |   8|   0|    9|          1|
    |output_l1_2_addr_18_reg_6594                        |   8|   0|    9|          1|
    |output_l1_2_addr_19_reg_6614                        |   8|   0|    9|          1|
    |output_l1_2_addr_1_reg_6294                         |   8|   0|    9|          1|
    |output_l1_2_addr_20_reg_6634                        |   8|   0|    9|          1|
    |output_l1_2_addr_21_reg_6654                        |   8|   0|    9|          1|
    |output_l1_2_addr_22_reg_6674                        |   8|   0|    9|          1|
    |output_l1_2_addr_23_reg_6694                        |   8|   0|    9|          1|
    |output_l1_2_addr_24_reg_6714                        |   8|   0|    9|          1|
    |output_l1_2_addr_25_reg_6734                        |   8|   0|    9|          1|
    |output_l1_2_addr_26_reg_6754                        |   8|   0|    9|          1|
    |output_l1_2_addr_27_reg_6774                        |   8|   0|    9|          1|
    |output_l1_2_addr_28_reg_6794                        |   8|   0|    9|          1|
    |output_l1_2_addr_29_reg_6814                        |   8|   0|    9|          1|
    |output_l1_2_addr_2_reg_6314                         |   8|   0|    9|          1|
    |output_l1_2_addr_30_reg_6834                        |   8|   0|    9|          1|
    |output_l1_2_addr_31_reg_6854                        |   8|   0|    9|          1|
    |output_l1_2_addr_32_reg_6874                        |   8|   0|    9|          1|
    |output_l1_2_addr_33_reg_6894                        |   8|   0|    9|          1|
    |output_l1_2_addr_34_reg_6914                        |   8|   0|    9|          1|
    |output_l1_2_addr_35_reg_6934                        |   8|   0|    9|          1|
    |output_l1_2_addr_36_reg_6954                        |   8|   0|    9|          1|
    |output_l1_2_addr_37_reg_6974                        |   8|   0|    9|          1|
    |output_l1_2_addr_38_reg_6994                        |   8|   0|    9|          1|
    |output_l1_2_addr_39_reg_7014                        |   8|   0|    9|          1|
    |output_l1_2_addr_3_reg_6334                         |   8|   0|    9|          1|
    |output_l1_2_addr_40_reg_7034                        |   8|   0|    9|          1|
    |output_l1_2_addr_41_reg_7054                        |   8|   0|    9|          1|
    |output_l1_2_addr_42_reg_7074                        |   8|   0|    9|          1|
    |output_l1_2_addr_43_reg_7094                        |   8|   0|    9|          1|
    |output_l1_2_addr_44_reg_7114                        |   8|   0|    9|          1|
    |output_l1_2_addr_45_reg_7134                        |   8|   0|    9|          1|
    |output_l1_2_addr_46_reg_7154                        |   8|   0|    9|          1|
    |output_l1_2_addr_47_reg_7174                        |   8|   0|    9|          1|
    |output_l1_2_addr_48_reg_7194                        |   8|   0|    9|          1|
    |output_l1_2_addr_49_reg_7214                        |   8|   0|    9|          1|
    |output_l1_2_addr_4_reg_6354                         |   8|   0|    9|          1|
    |output_l1_2_addr_50_reg_7234                        |   8|   0|    9|          1|
    |output_l1_2_addr_5_reg_6374                         |   8|   0|    9|          1|
    |output_l1_2_addr_6_reg_6394                         |   8|   0|    9|          1|
    |output_l1_2_addr_8_reg_6414                         |   8|   0|    9|          1|
    |output_l1_2_addr_reg_6274                           |   8|   0|    9|          1|
    |output_l1_3_addr_10_reg_6439                        |   8|   0|    9|          1|
    |output_l1_3_addr_11_reg_6459                        |   8|   0|    9|          1|
    |output_l1_3_addr_12_reg_6479                        |   8|   0|    9|          1|
    |output_l1_3_addr_13_reg_6499                        |   8|   0|    9|          1|
    |output_l1_3_addr_14_reg_6519                        |   8|   0|    9|          1|
    |output_l1_3_addr_15_reg_6539                        |   8|   0|    9|          1|
    |output_l1_3_addr_16_reg_6559                        |   8|   0|    9|          1|
    |output_l1_3_addr_17_reg_6579                        |   8|   0|    9|          1|
    |output_l1_3_addr_18_reg_6599                        |   8|   0|    9|          1|
    |output_l1_3_addr_19_reg_6619                        |   8|   0|    9|          1|
    |output_l1_3_addr_1_reg_6299                         |   8|   0|    9|          1|
    |output_l1_3_addr_20_reg_6639                        |   8|   0|    9|          1|
    |output_l1_3_addr_21_reg_6659                        |   8|   0|    9|          1|
    |output_l1_3_addr_22_reg_6679                        |   8|   0|    9|          1|
    |output_l1_3_addr_23_reg_6699                        |   8|   0|    9|          1|
    |output_l1_3_addr_24_reg_6719                        |   8|   0|    9|          1|
    |output_l1_3_addr_25_reg_6739                        |   8|   0|    9|          1|
    |output_l1_3_addr_26_reg_6759                        |   8|   0|    9|          1|
    |output_l1_3_addr_27_reg_6779                        |   8|   0|    9|          1|
    |output_l1_3_addr_28_reg_6799                        |   8|   0|    9|          1|
    |output_l1_3_addr_29_reg_6819                        |   8|   0|    9|          1|
    |output_l1_3_addr_2_reg_6319                         |   8|   0|    9|          1|
    |output_l1_3_addr_30_reg_6839                        |   8|   0|    9|          1|
    |output_l1_3_addr_31_reg_6859                        |   8|   0|    9|          1|
    |output_l1_3_addr_32_reg_6879                        |   8|   0|    9|          1|
    |output_l1_3_addr_33_reg_6899                        |   8|   0|    9|          1|
    |output_l1_3_addr_34_reg_6919                        |   8|   0|    9|          1|
    |output_l1_3_addr_35_reg_6939                        |   8|   0|    9|          1|
    |output_l1_3_addr_36_reg_6959                        |   8|   0|    9|          1|
    |output_l1_3_addr_37_reg_6979                        |   8|   0|    9|          1|
    |output_l1_3_addr_38_reg_6999                        |   8|   0|    9|          1|
    |output_l1_3_addr_39_reg_7019                        |   8|   0|    9|          1|
    |output_l1_3_addr_3_reg_6339                         |   8|   0|    9|          1|
    |output_l1_3_addr_40_reg_7039                        |   8|   0|    9|          1|
    |output_l1_3_addr_41_reg_7059                        |   8|   0|    9|          1|
    |output_l1_3_addr_42_reg_7079                        |   8|   0|    9|          1|
    |output_l1_3_addr_43_reg_7099                        |   8|   0|    9|          1|
    |output_l1_3_addr_44_reg_7119                        |   8|   0|    9|          1|
    |output_l1_3_addr_45_reg_7139                        |   8|   0|    9|          1|
    |output_l1_3_addr_46_reg_7159                        |   8|   0|    9|          1|
    |output_l1_3_addr_47_reg_7179                        |   8|   0|    9|          1|
    |output_l1_3_addr_48_reg_7199                        |   8|   0|    9|          1|
    |output_l1_3_addr_49_reg_7219                        |   8|   0|    9|          1|
    |output_l1_3_addr_4_reg_6359                         |   8|   0|    9|          1|
    |output_l1_3_addr_50_reg_7239                        |   8|   0|    9|          1|
    |output_l1_3_addr_5_reg_6379                         |   8|   0|    9|          1|
    |output_l1_3_addr_7_reg_6399                         |   8|   0|    9|          1|
    |output_l1_3_addr_8_reg_6419                         |   8|   0|    9|          1|
    |output_l1_3_addr_reg_6279                           |   8|   0|    9|          1|
    |output_reg_0_0_1_fu_560                             |  32|   0|   32|          0|
    |output_reg_0_1_1_fu_556                             |  32|   0|   32|          0|
    |output_reg_0_2_1_fu_552                             |  32|   0|   32|          0|
    |output_reg_1_0_1_fu_544                             |  32|   0|   32|          0|
    |output_reg_1_1_1_fu_536                             |  32|   0|   32|          0|
    |output_reg_1_2_1_fu_528                             |  32|   0|   32|          0|
    |output_reg_2_0_1_fu_516                             |  32|   0|   32|          0|
    |output_reg_2_1_1_fu_508                             |  32|   0|   32|          0|
    |output_reg_2_2_1_fu_500                             |  32|   0|   32|          0|
    |output_reg_3_0_1_fu_488                             |  32|   0|   32|          0|
    |output_reg_3_1_1_fu_480                             |  32|   0|   32|          0|
    |output_reg_3_2_1_fu_472                             |  32|   0|   32|          0|
    |p_cast41_cast_reg_7335                              |   8|   0|    9|          1|
    |p_cast46_reg_7295                                   |   4|   0|   10|          6|
    |p_cast47_reg_7330                                   |   4|   0|   11|          7|
    |p_cast49_reg_7305                                   |   6|   0|   11|          5|
    |p_cast54_reg_7315                                   |   4|   0|   11|          7|
    |p_cast56_reg_7325                                   |   6|   0|   11|          5|
    |p_cast64_reg_8162                                   |  16|   0|   16|          0|
    |p_cast66_reg_8182                                   |  16|   0|   16|          0|
    |p_cast68_reg_8202                                   |  16|   0|   16|          0|
    |p_cast70_reg_8222                                   |  16|   0|   16|          0|
    |p_cast77_reg_8167                                   |  16|   0|   16|          0|
    |p_cast79_reg_8172                                   |  16|   0|   16|          0|
    |p_cast81_reg_8177                                   |  16|   0|   16|          0|
    |p_cast83_reg_8187                                   |  16|   0|   16|          0|
    |p_cast85_reg_8192                                   |  16|   0|   16|          0|
    |p_cast87_reg_8197                                   |  16|   0|   16|          0|
    |p_cast89_reg_8207                                   |  16|   0|   16|          0|
    |p_cast91_reg_8212                                   |  16|   0|   16|          0|
    |p_cast93_reg_8217                                   |  16|   0|   16|          0|
    |p_cast95_reg_8227                                   |  16|   0|   16|          0|
    |p_cast97_reg_8232                                   |  16|   0|   16|          0|
    |p_lcssa268_lcssa_lcssa_lcssa_lcssa_lcssa492_fu_468  |   8|   0|    8|          0|
    |p_lcssa270_lcssa_lcssa_lcssa_lcssa_lcssa494_fu_476  |   8|   0|    8|          0|
    |p_lcssa272_lcssa_lcssa_lcssa_lcssa_lcssa496_fu_484  |   8|   0|    8|          0|
    |p_lcssa274_lcssa_lcssa_lcssa_lcssa_lcssa498_fu_492  |   8|   0|    8|          0|
    |p_lcssa276_lcssa_lcssa_lcssa_lcssa_lcssa499_fu_496  |   8|   0|    8|          0|
    |p_lcssa277_lcssa_lcssa_lcssa_lcssa_lcssa501_fu_504  |   8|   0|    8|          0|
    |p_lcssa278_lcssa_lcssa_lcssa_lcssa_lcssa503_fu_512  |   8|   0|    8|          0|
    |p_lcssa279_lcssa_lcssa_lcssa_lcssa_lcssa505_fu_520  |   8|   0|    8|          0|
    |p_lcssa280_lcssa_lcssa_lcssa_lcssa_lcssa506_fu_524  |   8|   0|    8|          0|
    |p_lcssa281_lcssa_lcssa_lcssa_lcssa_lcssa508_fu_532  |   8|   0|    8|          0|
    |p_lcssa282_lcssa_lcssa_lcssa_lcssa_lcssa510_fu_540  |   8|   0|    8|          0|
    |p_lcssa283_lcssa_lcssa_lcssa_lcssa_lcssa512_fu_548  |   8|   0|    8|          0|
    |p_mid217_v_v_v_reg_8103                             |   3|   0|    3|          0|
    |phi_mul_reg_2669                                    |   8|   0|    8|          0|
    |r_reg_2703                                          |   2|   0|    2|          0|
    |s_reg_2714                                          |   2|   0|    2|          0|
    |select_ln108_1_reg_7365                             |   2|   0|    2|          0|
    |select_ln108_reg_7355                               |   2|   0|    2|          0|
    |select_ln295_1_reg_8528                             |   3|   0|    3|          0|
    |select_ln295_4_reg_8543                             |   2|   0|    2|          0|
    |select_ln295_4_reg_8543_pp6_iter3_reg               |   2|   0|    2|          0|
    |sext_ln125_2_reg_7541                               |   5|   0|    5|          0|
    |sext_ln151_reg_8237                                 |  16|   0|   16|          0|
    |sext_ln159_2_reg_8317                               |   9|   0|    9|          0|
    |sext_ln159_reg_8265                                 |   9|   0|    9|          0|
    |tmp_10_reg_7868                                     |   8|   0|    8|          0|
    |tmp_11_reg_7873                                     |   8|   0|    8|          0|
    |tmp_12_reg_7948                                     |   8|   0|    8|          0|
    |tmp_13_reg_7953                                     |   8|   0|    8|          0|
    |tmp_14_reg_7878                                     |   8|   0|    8|          0|
    |tmp_15_reg_7883                                     |   8|   0|    8|          0|
    |tmp_16_reg_7958                                     |   8|   0|    8|          0|
    |tmp_17_reg_7963                                     |   8|   0|    8|          0|
    |tmp_18_reg_8008                                     |   8|   0|    8|          0|
    |tmp_19_reg_8013                                     |   8|   0|    8|          0|
    |tmp_1_reg_6247                                      |   2|   0|    4|          2|
    |tmp_20_reg_8069                                     |   8|   0|    8|          0|
    |tmp_21_reg_8074                                     |   8|   0|    8|          0|
    |tmp_23_reg_8306                                     |   1|   0|    1|          0|
    |tmp_24_reg_8322                                     |   1|   0|    1|          0|
    |tmp_24_reg_8322_pp5_iter3_reg                       |   1|   0|    1|          0|
    |tmp_2_reg_7290                                      |   4|   0|    9|          5|
    |tmp_4_cast_reg_7310                                 |   4|   0|   10|          6|
    |tmp_6_reg_6252                                      |   2|   0|    6|          4|
    |tmp_7_reg_7848                                      |   8|   0|    8|          0|
    |tmp_8_reg_7863                                      |   8|   0|    8|          0|
    |tmp_9_reg_7933                                      |   8|   0|    8|          0|
    |tmp_s_reg_7943                                      |   8|   0|    8|          0|
    |trunc_ln108_reg_7376                                |   2|   0|    2|          0|
    |trunc_ln78_1_reg_6042                               |   2|   0|    2|          0|
    |trunc_ln78_reg_6038                                 |   2|   0|    2|          0|
    |trunc_ln82_reg_6056                                 |   2|   0|    2|          0|
    |trunc_ln86_reg_6074                                 |   2|   0|    2|          0|
    |weight_l2_0_load_1_reg_7501                         |   8|   0|    8|          0|
    |weight_l2_0_load_2_reg_7566                         |   8|   0|    8|          0|
    |weight_l2_0_load_3_reg_7586                         |   8|   0|    8|          0|
    |weight_l2_0_load_4_reg_7646                         |   8|   0|    8|          0|
    |weight_l2_0_load_5_reg_7666                         |   8|   0|    8|          0|
    |weight_l2_0_load_6_reg_7738                         |   8|   0|    8|          0|
    |weight_l2_0_load_7_reg_7758                         |   8|   0|    8|          0|
    |weight_l2_0_load_reg_7481                           |   8|   0|    8|          0|
    |weight_l2_1_load_1_reg_7506                         |   8|   0|    8|          0|
    |weight_l2_1_load_2_reg_7571                         |   8|   0|    8|          0|
    |weight_l2_1_load_3_reg_7591                         |   8|   0|    8|          0|
    |weight_l2_1_load_4_reg_7651                         |   8|   0|    8|          0|
    |weight_l2_1_load_5_reg_7671                         |   8|   0|    8|          0|
    |weight_l2_1_load_6_reg_7743                         |   8|   0|    8|          0|
    |weight_l2_1_load_7_reg_7763                         |   8|   0|    8|          0|
    |weight_l2_1_load_reg_7486                           |   8|   0|    8|          0|
    |weight_l2_2_load_1_reg_7511                         |   8|   0|    8|          0|
    |weight_l2_2_load_2_reg_7576                         |   8|   0|    8|          0|
    |weight_l2_2_load_3_reg_7596                         |   8|   0|    8|          0|
    |weight_l2_2_load_4_reg_7656                         |   8|   0|    8|          0|
    |weight_l2_2_load_5_reg_7676                         |   8|   0|    8|          0|
    |weight_l2_2_load_6_reg_7748                         |   8|   0|    8|          0|
    |weight_l2_2_load_7_reg_7768                         |   8|   0|    8|          0|
    |weight_l2_2_load_reg_7491                           |   8|   0|    8|          0|
    |weight_l2_3_load_1_reg_7516                         |   8|   0|    8|          0|
    |weight_l2_3_load_2_reg_7581                         |   8|   0|    8|          0|
    |weight_l2_3_load_3_reg_7601                         |   8|   0|    8|          0|
    |weight_l2_3_load_4_reg_7661                         |   8|   0|    8|          0|
    |weight_l2_3_load_5_reg_7681                         |   8|   0|    8|          0|
    |weight_l2_3_load_6_reg_7753                         |   8|   0|    8|          0|
    |weight_l2_3_load_7_reg_7773                         |   8|   0|    8|          0|
    |weight_l2_3_load_reg_7496                           |   8|   0|    8|          0|
    |wh_reg_2836                                         |   6|   0|    6|          0|
    |wi_reg_2769                                         |   3|   0|    3|          0|
    |zext_ln108_3_reg_8058                               |   2|   0|    4|          2|
    |zext_ln108_reg_7342                                 |   6|   0|   11|          5|
    |zext_ln110_1_reg_7476                               |   2|   0|    4|          2|
    |zext_ln110_reg_8064                                 |   2|   0|    8|          6|
    |zext_ln124_1_reg_7858                               |   2|   0|   64|         62|
    |zext_ln124_2_reg_7928                               |   2|   0|   64|         62|
    |zext_ln124_3_reg_7938                               |   2|   0|   64|         62|
    |zext_ln124_reg_7843                                 |   2|   0|   64|         62|
    |zext_ln125_2_reg_7686                               |   5|   0|   10|          5|
    |zext_ln125_3_reg_7712                               |   5|   0|   10|          5|
    |zext_ln141_1_reg_8079                               |   4|   0|    7|          3|
    |zext_ln151_reg_8256                                 |   6|   0|    7|          1|
    |zext_ln169_reg_8328                                 |   9|   0|   64|         55|
    |empty_91_reg_8113                                   |  64|  32|    2|          0|
    |icmp_ln130_reg_8084                                 |  64|  32|    1|          0|
    |icmp_ln134_reg_8093                                 |  64|  32|    1|          0|
    |icmp_ln151_reg_8242                                 |  64|  32|    1|          0|
    |icmp_ln271_3_reg_8353                               |  64|  32|    1|          0|
    |icmp_ln294_reg_8511                                 |  64|  32|    1|          0|
    |zext_ln151_reg_8256                                 |  64|  32|    7|          1|
    |zext_ln169_reg_8328                                 |  64|  32|   64|         55|
    +----------------------------------------------------+----+----+-----+-----------+
    |Total                                               |3768| 256| 3922|        644|
    +----------------------------------------------------+----+----+-----+-----------+



================================================================
== Interface
================================================================
* Summary: 
+---------------------+-----+-----+------------+-------------------+--------------+
|      RTL Ports      | Dir | Bits|  Protocol  |   Source Object   |    C Type    |
+---------------------+-----+-----+------------+-------------------+--------------+
|ap_clk               |  in |    1| ap_ctrl_hs | Conv_sysarr_dbbuf | return value |
|ap_rst               |  in |    1| ap_ctrl_hs | Conv_sysarr_dbbuf | return value |
|ap_start             |  in |    1| ap_ctrl_hs | Conv_sysarr_dbbuf | return value |
|ap_done              | out |    1| ap_ctrl_hs | Conv_sysarr_dbbuf | return value |
|ap_idle              | out |    1| ap_ctrl_hs | Conv_sysarr_dbbuf | return value |
|ap_ready             | out |    1| ap_ctrl_hs | Conv_sysarr_dbbuf | return value |
|bias_in_V_dout       |  in |   64|   ap_fifo  |     bias_in_V     |    pointer   |
|bias_in_V_empty_n    |  in |    1|   ap_fifo  |     bias_in_V     |    pointer   |
|bias_in_V_read       | out |    1|   ap_fifo  |     bias_in_V     |    pointer   |
|weight_in_V_dout     |  in |   64|   ap_fifo  |    weight_in_V    |    pointer   |
|weight_in_V_empty_n  |  in |    1|   ap_fifo  |    weight_in_V    |    pointer   |
|weight_in_V_read     | out |    1|   ap_fifo  |    weight_in_V    |    pointer   |
|data_in_V_dout       |  in |   64|   ap_fifo  |     data_in_V     |    pointer   |
|data_in_V_empty_n    |  in |    1|   ap_fifo  |     data_in_V     |    pointer   |
|data_in_V_read       | out |    1|   ap_fifo  |     data_in_V     |    pointer   |
|conv_out_V_din       | out |   64|   ap_fifo  |     conv_out_V    |    pointer   |
|conv_out_V_full_n    |  in |    1|   ap_fifo  |     conv_out_V    |    pointer   |
|conv_out_V_write     | out |    1|   ap_fifo  |     conv_out_V    |    pointer   |
+---------------------+-----+-----+------------+-------------------+--------------+

