
vunit alu_psl(alu) {

    signal clk : std_logic;

    default clock is rising_edge(clk);



}

