module 8bit_adder_reg(
	input sys_clk,
	input sys_rst_n,
	input [7:0] a,
	input [7:0] b,
	output [8:0] out
);

endmodule