# 项目介绍

基于Verilog实现的Mips架构5级动态流水线，实现部分包括CPU主体、指令Cache和数据Cache部分，指令Cache使用FPGA板子自带的IP核进行初始化。

可运行Mips机器指令，实现的指令条数为33条。
