# Библиотека для кодогенерации кода Verilog и FSM

## Проблема
Нужен удобный инструмент, генерирующий из абстрактного описания FSM (Finite State Machine aka конечный автомат) готовый Verilog код. 

Пример ([Источник](https://verilogguide.readthedocs.io/en/latest/verilog/fsm.html))

![alt text](imgs/MooreEdgeDetector.png "FSM")

Пользователю необходимо каким-то образом задать данный конечный автомат и после этого выполнить программу.

## Работа программы
1. Задание FSM
2. Выполнение алгоритма, приводящего данный FSM в Module, являющемся внутренним представлением конструкции "module" из Verilog
3. Выполнение функции export_verilog()-> String, которая выдает на выход готовый Verilog-код
