Fitter report for two_four_trans
Wed Apr 13 21:55:21 2022
Quartus II Version 9.0 Build 235 06/17/2009 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Device Options
  6. Input Pins
  7. Output Pins
  8. All Package Pins
  9. Global & Other Fast Signals
 10. Non-Global High Fan-Out Signals
 11. LAB
 12. Local Routing Interconnect
 13. LAB External Interconnect
 14. Row Interconnect
 15. LAB Column Interconnect
 16. LAB Column Interconnect
 17. Fitter Resource Usage Summary
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pin-Out File
 21. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------+
; Fitter Summary                                                       ;
+-----------------------+----------------------------------------------+
; Fitter Status         ; Successful - Wed Apr 13 21:55:21 2022        ;
; Quartus II Version    ; 9.0 Build 235 06/17/2009 SP 2 SJ Web Edition ;
; Revision Name         ; two_four_trans                               ;
; Top-level Entity Name ; two_four_trans                               ;
; Family                ; ACEX1K                                       ;
; Device                ; EP1K10TC100-1                                ;
; Timing Models         ; Final                                        ;
; Total logic elements  ; 8 / 576 ( 1 % )                              ;
; Total pins            ; 7 / 66 ( 11 % )                              ;
; Total memory bits     ; 0 / 12,288 ( 0 % )                           ;
; Total PLLs            ; 0 / 1 ( 0 % )                                ;
+-----------------------+----------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                      ;
+------------------------------------------------------------+--------------------+--------------------+
; Option                                                     ; Setting            ; Default Value      ;
+------------------------------------------------------------+--------------------+--------------------+
; Device                                                     ; auto               ;                    ;
; Use smart compilation                                      ; Off                ; Off                ;
; Use TimeQuest Timing Analyzer                              ; Off                ; Off                ;
; Router Timing Optimization Level                           ; Normal             ; Normal             ;
; Placement Effort Multiplier                                ; 1.0                ; 1.0                ;
; Router Effort Multiplier                                   ; 1.0                ; 1.0                ;
; Optimize Timing                                            ; Normal compilation ; Normal compilation ;
; Optimize Timing for ECOs                                   ; Off                ; Off                ;
; Regenerate full fit report during ECO compiles             ; Off                ; Off                ;
; Optimize IOC Register Placement for Timing                 ; On                 ; On                 ;
; Limit to One Fitting Attempt                               ; Off                ; Off                ;
; Final Placement Optimizations                              ; Automatically      ; Automatically      ;
; Fitter Aggressive Routability Optimizations                ; Automatically      ; Automatically      ;
; Fitter Initial Placement Seed                              ; 1                  ; 1                  ;
; Slow Slew Rate                                             ; Off                ; Off                ;
; PCI I/O                                                    ; Off                ; Off                ;
; Auto Global Memory Control Signals                         ; Off                ; Off                ;
; Logic Cell Insertion - Individual Logic Cells              ; On                 ; On                 ;
; Logic Cell Insertion - I/Os Fed By Carry or Cascade Chains ; On                 ; On                 ;
; Fitter Effort                                              ; Auto Fit           ; Auto Fit           ;
; Auto Global Clock                                          ; On                 ; On                 ;
; Auto Global Output Enable                                  ; On                 ; On                 ;
; Auto Global Register Control Signals                       ; On                 ; On                 ;
; Force Fitter to Avoid Periphery Placement Warnings         ; Off                ; Off                ;
+------------------------------------------------------------+--------------------+--------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Passive Serial           ;
; nWS, nRS, nCS, CS                            ; Unreserved               ;
; RDYnBUSY                                     ; Unreserved               ;
; Data[7..1]                                   ; Unreserved               ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                             ;
+------+-------+-----+------+---------+--------+--------------+-------------------------+---------------+-----------------+---------------+--------------+
; Name ; Pin # ; Row ; Col. ; Fan-Out ; Global ; I/O Register ; Use Local Routing Input ; Power Up High ; PCI I/O Enabled ; Single-Pin CE ; I/O Standard ;
+------+-------+-----+------+---------+--------+--------------+-------------------------+---------------+-----------------+---------------+--------------+
; d[1] ; 91    ; --  ; --   ; 4       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; d[0] ; 89    ; --  ; --   ; 4       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; en   ; 38    ; --  ; --   ; 4       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
+------+-------+-----+------+---------+--------+--------------+-------------------------+---------------+-----------------+---------------+--------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                        ;
+------+-------+-----+------+--------------+--------------------------+---------------+----------------+-----------------+---------------+---------------+------------+---------------+--------------+
; Name ; Pin # ; Row ; Col. ; I/O Register ; Use Local Routing Output ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Single-Pin OE ; Single-Pin CE ; Open Drain ; TRI Primitive ; I/O Standard ;
+------+-------+-----+------+--------------+--------------------------+---------------+----------------+-----------------+---------------+---------------+------------+---------------+--------------+
; s[0] ; 23    ;  C  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; s[1] ; 58    ;  C  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; s[2] ; 20    ;  C  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; s[3] ; 21    ;  C  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
+------+-------+-----+------+--------------+--------------------------+---------------+----------------+-----------------+---------------+---------------+------------+---------------+--------------+


+-----------------------------------+
; All Package Pins                  ;
+-------+------------+--------------+
; Pin # ; Usage      ; I/O Standard ;
+-------+------------+--------------+
; 1     ; ^CONF_DONE ;              ;
; 2     ; ^nCEO      ;              ;
; 3     ; #TDO       ;              ;
; 4     ; VCC_IO     ;              ;
; 5     ; GND*       ;              ;
; 6     ; GND*       ;              ;
; 7     ; GND*       ;              ;
; 8     ; GND*       ;              ;
; 9     ; GND*       ;              ;
; 10    ; GND*       ;              ;
; 11    ; GND_INT    ;              ;
; 12    ; VCC_INT    ;              ;
; 13    ; GND*       ;              ;
; 14    ; GND*       ;              ;
; 15    ; GND*       ;              ;
; 16    ; GND*       ;              ;
; 17    ; VCC_IO     ;              ;
; 18    ; GND_INT    ;              ;
; 19    ; GND*       ;              ;
; 20    ; s[2]       ; LVTTL/LVCMOS ;
; 21    ; s[3]       ; LVTTL/LVCMOS ;
; 22    ; GND*       ;              ;
; 23    ; s[0]       ; LVTTL/LVCMOS ;
; 24    ; #TMS       ;              ;
; 25    ; ^nSTATUS   ;              ;
; 26    ; GND*       ;              ;
; 27    ; GND*       ;              ;
; 28    ; GND*       ;              ;
; 29    ; GND*       ;              ;
; 30    ; GND*       ;              ;
; 31    ; GND*       ;              ;
; 32    ; GND*       ;              ;
; 33    ; GND*       ;              ;
; 34    ; GND*       ;              ;
; 35    ; VCC_INT    ;              ;
; 36    ; GND_INT    ;              ;
; 37    ; VCC_CKLK   ;              ;
; 38    ; en         ; LVTTL/LVCMOS ;
; 39    ; GND+       ;              ;
; 40    ; GND+       ;              ;
; 41    ; GND_CKLK   ;              ;
; 42    ; GND_INT    ;              ;
; 43    ; GND*       ;              ;
; 44    ; VCC_IO     ;              ;
; 45    ; GND*       ;              ;
; 46    ; GND*       ;              ;
; 47    ; GND*       ;              ;
; 48    ; GND*       ;              ;
; 49    ; GND*       ;              ;
; 50    ; GND*       ;              ;
; 51    ; ^nCONFIG   ;              ;
; 52    ; VCC_INT    ;              ;
; 53    ; ^MSEL1     ;              ;
; 54    ; ^MSEL0     ;              ;
; 55    ; GND*       ;              ;
; 56    ; GND*       ;              ;
; 57    ; GND*       ;              ;
; 58    ; s[1]       ; LVTTL/LVCMOS ;
; 59    ; GND_INT    ;              ;
; 60    ; VCC_INT    ;              ;
; 61    ; GND*       ;              ;
; 62    ; GND*       ;              ;
; 63    ; GND*       ;              ;
; 64    ; GND*       ;              ;
; 65    ; GND*       ;              ;
; 66    ; GND_INT    ;              ;
; 67    ; VCC_IO     ;              ;
; 68    ; GND*       ;              ;
; 69    ; GND*       ;              ;
; 70    ; GND*       ;              ;
; 71    ; GND*       ;              ;
; 72    ; VCC_INT    ;              ;
; 73    ; #TDI       ;              ;
; 74    ; ^nCE       ;              ;
; 75    ; ^DCLK      ;              ;
; 76    ; ^DATA0     ;              ;
; 77    ; GND*       ;              ;
; 78    ; GND*       ;              ;
; 79    ; GND*       ;              ;
; 80    ; GND*       ;              ;
; 81    ; GND*       ;              ;
; 82    ; GND*       ;              ;
; 83    ; VCC_IO     ;              ;
; 84    ; GND*       ;              ;
; 85    ; GND*       ;              ;
; 86    ; GND*       ;              ;
; 87    ; GND*       ;              ;
; 88    ; GND_INT    ;              ;
; 89    ; d[0]       ; LVTTL/LVCMOS ;
; 90    ; GND+       ;              ;
; 91    ; d[1]       ; LVTTL/LVCMOS ;
; 92    ; VCC_INT    ;              ;
; 93    ; GND*       ;              ;
; 94    ; GND*       ;              ;
; 95    ; GND_INT    ;              ;
; 96    ; GND*       ;              ;
; 97    ; GND*       ;              ;
; 98    ; GND*       ;              ;
; 99    ; GND*       ;              ;
; 100   ; #TCK       ;              ;
+-------+------------+--------------+


+---------------------------------+
; Global & Other Fast Signals     ;
+------+-------+---------+--------+
; Name ; Pin # ; Fan-Out ; Global ;
+------+-------+---------+--------+
; d[1] ; 91    ; 4       ; no     ;
; d[0] ; 89    ; 4       ; no     ;
; en   ; 38    ; 4       ; no     ;
+------+-------+---------+--------+


+---------------------------------+
; Non-Global High Fan-Out Signals ;
+-----------+---------------------+
; Name      ; Fan-Out             ;
+-----------+---------------------+
; d[1]      ; 4                   ;
; d[0]      ; 4                   ;
; en        ; 4                   ;
; temp[2]~6 ; 2                   ;
; temp[1]~5 ; 2                   ;
; temp[0]~4 ; 2                   ;
; temp[3]~7 ; 2                   ;
; Mux0~5    ; 1                   ;
; Mux0~4    ; 1                   ;
; Mux0~6    ; 1                   ;
; Mux0~7    ; 1                   ;
+-----------+---------------------+


+-------------------------------------------+
; LAB                                       ;
+--------------------------+----------------+
; Number of Logic Elements ; Number of LABs ;
+--------------------------+----------------+
; 0                        ; 71             ;
; 1                        ; 0              ;
; 2                        ; 0              ;
; 3                        ; 0              ;
; 4                        ; 0              ;
; 5                        ; 0              ;
; 6                        ; 0              ;
; 7                        ; 0              ;
; 8                        ; 1              ;
+--------------------------+----------------+


+----------------------------------------------+
; Local Routing Interconnect                   ;
+-----------------------------+----------------+
; Local Routing Interconnects ; Number of LABs ;
+-----------------------------+----------------+
; 0                           ; 71             ;
; 1                           ; 0              ;
; 2                           ; 0              ;
; 3                           ; 0              ;
; 4                           ; 0              ;
; 5                           ; 0              ;
; 6                           ; 0              ;
; 7                           ; 0              ;
; 8                           ; 1              ;
+-----------------------------+----------------+


+---------------------------------------------+
; LAB External Interconnect                   ;
+----------------------------+----------------+
; LAB External Interconnects ; Number of LABs ;
+----------------------------+----------------+
; 0                          ; 71             ;
; 1                          ; 0              ;
; 2                          ; 0              ;
; 3                          ; 1              ;
+----------------------------+----------------+


+----------------------------------------------------------------------------------------+
; Row Interconnect                                                                       ;
+-------+-------------------+-----------------------------+------------------------------+
; Row   ; Interconnect Used ; Left Half Interconnect Used ; Right Half Interconnect Used ;
+-------+-------------------+-----------------------------+------------------------------+
;  A    ;  0 / 96 ( 0 % )   ;  0 / 48 ( 0 % )             ;  0 / 48 ( 0 % )              ;
;  B    ;  0 / 96 ( 0 % )   ;  0 / 48 ( 0 % )             ;  0 / 48 ( 0 % )              ;
;  C    ;  3 / 96 ( 3 % )   ;  0 / 48 ( 0 % )             ;  1 / 48 ( 2 % )              ;
; Total ;  3 / 288 ( 1 % )  ;  0 / 144 ( 0 % )            ;  1 / 144 ( < 1 % )           ;
+-------+-------------------+-----------------------------+------------------------------+


+---------------------------+
; LAB Column Interconnect   ;
+-------+-------------------+
; Col.  ; Interconnect Used ;
+-------+-------------------+
; 1     ;  0 / 24 ( 0 % )   ;
; 2     ;  0 / 24 ( 0 % )   ;
; 3     ;  0 / 24 ( 0 % )   ;
; 4     ;  0 / 24 ( 0 % )   ;
; 5     ;  0 / 24 ( 0 % )   ;
; 6     ;  0 / 24 ( 0 % )   ;
; 7     ;  0 / 24 ( 0 % )   ;
; 8     ;  0 / 24 ( 0 % )   ;
; 9     ;  0 / 24 ( 0 % )   ;
; 10    ;  0 / 24 ( 0 % )   ;
; 11    ;  0 / 24 ( 0 % )   ;
; 12    ;  0 / 24 ( 0 % )   ;
; 13    ;  0 / 24 ( 0 % )   ;
; 14    ;  0 / 24 ( 0 % )   ;
; 15    ;  0 / 24 ( 0 % )   ;
; 16    ;  0 / 24 ( 0 % )   ;
; 17    ;  0 / 24 ( 0 % )   ;
; 18    ;  0 / 24 ( 0 % )   ;
; 19    ;  0 / 24 ( 0 % )   ;
; 20    ;  0 / 24 ( 0 % )   ;
; 21    ;  0 / 24 ( 0 % )   ;
; 22    ;  0 / 24 ( 0 % )   ;
; 23    ;  0 / 24 ( 0 % )   ;
; 24    ;  0 / 24 ( 0 % )   ;
; Total ;  0 / 576 ( 0 % )  ;
+-------+-------------------+


+---------------------------+
; LAB Column Interconnect   ;
+-------+-------------------+
; Col.  ; Interconnect Used ;
+-------+-------------------+
; 1     ;  0 / 48 ( 0 % )   ;
; Total ;  0 / 48 ( 0 % )   ;
+-------+-------------------+


+--------------------------------------------------------+
; Fitter Resource Usage Summary                          ;
+-----------------------------------+--------------------+
; Resource                          ; Usage              ;
+-----------------------------------+--------------------+
; Total logic elements              ; 8 / 576 ( 1 % )    ;
; Registers                         ; 0 / 576 ( 0 % )    ;
; Logic elements in carry chains    ; 0                  ;
; User inserted logic elements      ; 0                  ;
; I/O pins                          ; 7 / 66 ( 11 % )    ;
;     -- Clock pins                 ; 0 / 2 ( 0 % )      ;
;     -- Dedicated input pins       ; 3 / 4 ( 75 % )     ;
; Global signals                    ; 0                  ;
; EABs                              ; 0 / 3 ( 0 % )      ;
; Total memory bits                 ; 0 / 12,288 ( 0 % ) ;
; Total RAM block bits              ; 0 / 12,288 ( 0 % ) ;
; PLLs                              ; 0 / 1 ( 0 % )      ;
; Maximum fan-out node              ; d[1]               ;
; Maximum fan-out                   ; 4                  ;
; Highest non-global fan-out signal ; d[1]               ;
; Highest non-global fan-out        ; 4                  ;
; Total fan-out                     ; 24                 ;
; Average fan-out                   ; 1.60               ;
+-----------------------------------+--------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                  ;
+----------------------------+-------------+--------------+-------------+------+--------------+-------------------+------------------+-----------------+------------+---------------------+--------------+
; Compilation Hierarchy Node ; Logic Cells ; LC Registers ; Memory Bits ; Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Packed LCs ; Full Hierarchy Name ; Library Name ;
+----------------------------+-------------+--------------+-------------+------+--------------+-------------------+------------------+-----------------+------------+---------------------+--------------+
; |two_four_trans            ; 8 (8)       ; 0            ; 0           ; 7    ; 8 (8)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |two_four_trans     ; work         ;
+----------------------------+-------------+--------------+-------------+------+--------------+-------------------+------------------+-----------------+------------+---------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------+
; Delay Chain Summary           ;
+------+----------+-------------+
; Name ; Pin Type ; Pad to Core ;
+------+----------+-------------+
; d[1] ; Input    ; OFF         ;
; d[0] ; Input    ; OFF         ;
; en   ; Input    ; OFF         ;
; s[0] ; Output   ; OFF         ;
; s[1] ; Output   ; OFF         ;
; s[2] ; Output   ; OFF         ;
; s[3] ; Output   ; OFF         ;
+------+----------+-------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/学习用文档/数字逻辑课程设计/two_four_trans/two_four_trans.pin.


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 9.0 Build 235 06/17/2009 Service Pack 2 SJ Web Edition
    Info: Processing started: Wed Apr 13 21:55:21 2022
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off two_four_trans -c two_four_trans
Info: Automatically selected device EP1K10TC100-1 for design two_four_trans
Info: Fitter is using the Classic Timing Analyzer
Info: Timing requirements not specified -- optimizing circuit to achieve the following default global requirements
    Info: Assuming a global fmax requirement of 1000 MHz
    Info: Not setting a global tsu requirement
    Info: Not setting a global tco requirement
    Info: Not setting a global tpd requirement
Info: Inserted 0 logic cells in first fitting attempt
Info: Started fitting attempt 1 on Wed Apr 13 2022 at 21:55:21
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:00
Info: Fitter placement operations beginning
Info: Fitter placement operations ending: elapsed time is 00:00:00
Info: Fitter routing operations beginning
Info: Fitter routing operations ending: elapsed time is 00:00:00
Info: Quartus II Fitter was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 243 megabytes
    Info: Processing ended: Wed Apr 13 21:55:21 2022
    Info: Elapsed time: 00:00:00
    Info: Total CPU time (on all processors): 00:00:00


