Fitter report for DE2_CCD
Thu May 16 17:07:21 2019
Quartus Prime Version 18.0.0 Build 614 04/24/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Bidir Pins
 16. Dual Purpose and Dedicated Pins
 17. I/O Bank Usage
 18. All Package Pins
 19. PLL Summary
 20. PLL Usage
 21. I/O Assignment Warnings
 22. Fitter Resource Utilization by Entity
 23. Delay Chain Summary
 24. Pad To Core Delay Chain Fanout
 25. Control Signals
 26. Global & Other Fast Signals
 27. Fitter RAM Summary
 28. Fitter DSP Block Usage Summary
 29. DSP Block Details
 30. Routing Usage Summary
 31. LAB Logic Elements
 32. LAB-wide Signals
 33. LAB Signals Sourced
 34. LAB Signals Sourced Out
 35. LAB Distinct Inputs
 36. I/O Rules Summary
 37. I/O Rules Details
 38. I/O Rules Matrix
 39. Fitter Device Options
 40. Operating Settings and Conditions
 41. Fitter Messages
 42. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Thu May 16 17:07:21 2019       ;
; Quartus Prime Version              ; 18.0.0 Build 614 04/24/2018 SJ Lite Edition ;
; Revision Name                      ; DE2_CCD                                     ;
; Top-level Entity Name              ; DE2_CCD                                     ;
; Family                             ; Cyclone IV E                                ;
; Device                             ; EP4CE115F29C7                               ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 4,534 / 114,480 ( 4 % )                     ;
;     Total combinational functions  ; 3,842 / 114,480 ( 3 % )                     ;
;     Dedicated logic registers      ; 2,595 / 114,480 ( 2 % )                     ;
; Total registers                    ; 2607                                        ;
; Total pins                         ; 241 / 529 ( 46 % )                          ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 919,288 / 3,981,312 ( 23 % )                ;
; Embedded Multiplier 9-bit elements ; 4 / 532 ( < 1 % )                           ;
; Total PLLs                         ; 1 / 4 ( 25 % )                              ;
+------------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; EP4CE115F29C7                         ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Fit Attempts to Skip                                               ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                ; LVTTL                                 ;                                       ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                    ; On                                    ; On                                    ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                           ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                               ; IO Paths and Minimum TPD Paths        ; IO Paths and Minimum TPD Paths        ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                       ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; PCI I/O                                                            ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input              ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                ; Off                                   ; Off                                   ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.06        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   5.6%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+--------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+--------------------------------+-----------+----------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                     ; Action          ; Operation        ; Reason                         ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                                      ; Destination Port ; Destination Port Name ;
+--------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+--------------------------------+-----------+----------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; on_chip_fsm:soc|on_chip_fsm_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:on_chip_fsm_jtag_uart_0_alt_jtag_atlantic|rdata[0] ; Packed Register ; Register Packing ; Timing optimization            ; Q         ;                ; on_chip_fsm:soc|on_chip_fsm_jtag_uart_0:jtag_uart_0|on_chip_fsm_jtag_uart_0_scfifo_w:the_on_chip_fsm_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|q_b[0] ; PORTBDATAOUT     ;                       ;
; on_chip_fsm:soc|on_chip_fsm_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:on_chip_fsm_jtag_uart_0_alt_jtag_atlantic|rdata[1] ; Packed Register ; Register Packing ; Timing optimization            ; Q         ;                ; on_chip_fsm:soc|on_chip_fsm_jtag_uart_0:jtag_uart_0|on_chip_fsm_jtag_uart_0_scfifo_w:the_on_chip_fsm_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|q_b[1] ; PORTBDATAOUT     ;                       ;
; on_chip_fsm:soc|on_chip_fsm_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:on_chip_fsm_jtag_uart_0_alt_jtag_atlantic|rdata[2] ; Packed Register ; Register Packing ; Timing optimization            ; Q         ;                ; on_chip_fsm:soc|on_chip_fsm_jtag_uart_0:jtag_uart_0|on_chip_fsm_jtag_uart_0_scfifo_w:the_on_chip_fsm_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|q_b[2] ; PORTBDATAOUT     ;                       ;
; on_chip_fsm:soc|on_chip_fsm_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:on_chip_fsm_jtag_uart_0_alt_jtag_atlantic|rdata[3] ; Packed Register ; Register Packing ; Timing optimization            ; Q         ;                ; on_chip_fsm:soc|on_chip_fsm_jtag_uart_0:jtag_uart_0|on_chip_fsm_jtag_uart_0_scfifo_w:the_on_chip_fsm_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|q_b[3] ; PORTBDATAOUT     ;                       ;
; on_chip_fsm:soc|on_chip_fsm_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:on_chip_fsm_jtag_uart_0_alt_jtag_atlantic|rdata[4] ; Packed Register ; Register Packing ; Timing optimization            ; Q         ;                ; on_chip_fsm:soc|on_chip_fsm_jtag_uart_0:jtag_uart_0|on_chip_fsm_jtag_uart_0_scfifo_w:the_on_chip_fsm_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|q_b[4] ; PORTBDATAOUT     ;                       ;
; on_chip_fsm:soc|on_chip_fsm_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:on_chip_fsm_jtag_uart_0_alt_jtag_atlantic|rdata[5] ; Packed Register ; Register Packing ; Timing optimization            ; Q         ;                ; on_chip_fsm:soc|on_chip_fsm_jtag_uart_0:jtag_uart_0|on_chip_fsm_jtag_uart_0_scfifo_w:the_on_chip_fsm_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|q_b[5] ; PORTBDATAOUT     ;                       ;
; on_chip_fsm:soc|on_chip_fsm_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:on_chip_fsm_jtag_uart_0_alt_jtag_atlantic|rdata[6] ; Packed Register ; Register Packing ; Timing optimization            ; Q         ;                ; on_chip_fsm:soc|on_chip_fsm_jtag_uart_0:jtag_uart_0|on_chip_fsm_jtag_uart_0_scfifo_w:the_on_chip_fsm_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|q_b[6] ; PORTBDATAOUT     ;                       ;
; on_chip_fsm:soc|on_chip_fsm_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:on_chip_fsm_jtag_uart_0_alt_jtag_atlantic|rdata[7] ; Packed Register ; Register Packing ; Timing optimization            ; Q         ;                ; on_chip_fsm:soc|on_chip_fsm_jtag_uart_0:jtag_uart_0|on_chip_fsm_jtag_uart_0_scfifo_w:the_on_chip_fsm_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|q_b[7] ; PORTBDATAOUT     ;                       ;
; rCCD_DATA[0]                                                                                                             ; Packed Register ; Register Packing ; Fast Input Register assignment ; Q         ;                ; GPIO_1[0]~input                                                                                                                                                                                                       ; O                ;                       ;
; rCCD_DATA[1]                                                                                                             ; Packed Register ; Register Packing ; Fast Input Register assignment ; Q         ;                ; GPIO_1[1]~input                                                                                                                                                                                                       ; O                ;                       ;
; rCCD_DATA[2]                                                                                                             ; Packed Register ; Register Packing ; Fast Input Register assignment ; Q         ;                ; GPIO_1[5]~input                                                                                                                                                                                                       ; O                ;                       ;
; rCCD_DATA[3]                                                                                                             ; Packed Register ; Register Packing ; Fast Input Register assignment ; Q         ;                ; GPIO_1[3]~input                                                                                                                                                                                                       ; O                ;                       ;
; rCCD_DATA[4]                                                                                                             ; Packed Register ; Register Packing ; Fast Input Register assignment ; Q         ;                ; GPIO_1[2]~input                                                                                                                                                                                                       ; O                ;                       ;
; rCCD_DATA[5]                                                                                                             ; Packed Register ; Register Packing ; Fast Input Register assignment ; Q         ;                ; GPIO_1[4]~input                                                                                                                                                                                                       ; O                ;                       ;
; rCCD_DATA[6]                                                                                                             ; Packed Register ; Register Packing ; Fast Input Register assignment ; Q         ;                ; GPIO_1[6]~input                                                                                                                                                                                                       ; O                ;                       ;
; rCCD_DATA[7]                                                                                                             ; Packed Register ; Register Packing ; Fast Input Register assignment ; Q         ;                ; GPIO_1[7]~input                                                                                                                                                                                                       ; O                ;                       ;
; rCCD_DATA[8]                                                                                                             ; Packed Register ; Register Packing ; Fast Input Register assignment ; Q         ;                ; GPIO_1[8]~input                                                                                                                                                                                                       ; O                ;                       ;
; rCCD_DATA[9]                                                                                                             ; Packed Register ; Register Packing ; Fast Input Register assignment ; Q         ;                ; GPIO_1[9]~input                                                                                                                                                                                                       ; O                ;                       ;
; rCCD_FVAL                                                                                                                ; Packed Register ; Register Packing ; Fast Input Register assignment ; Q         ;                ; GPIO_1[13]~input                                                                                                                                                                                                      ; O                ;                       ;
; rCCD_LVAL                                                                                                                ; Packed Register ; Register Packing ; Fast Input Register assignment ; Q         ;                ; GPIO_1[12]~input                                                                                                                                                                                                      ; O                ;                       ;
+--------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+--------------------------------+-----------+----------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                            ;
+---------------+----------------+--------------+---------------+---------------+----------------+
; Name          ; Ignored Entity ; Ignored From ; Ignored To    ; Ignored Value ; Ignored Source ;
+---------------+----------------+--------------+---------------+---------------+----------------+
; Location      ;                ;              ; DRAM_ADDR[12] ; PIN_Y7        ; QSF Assignment ;
; Location      ;                ;              ; FL_ADDR[0]    ; PIN_AG12      ; QSF Assignment ;
; Location      ;                ;              ; FL_ADDR[10]   ; PIN_AE9       ; QSF Assignment ;
; Location      ;                ;              ; FL_ADDR[11]   ; PIN_AF9       ; QSF Assignment ;
; Location      ;                ;              ; FL_ADDR[12]   ; PIN_AA10      ; QSF Assignment ;
; Location      ;                ;              ; FL_ADDR[13]   ; PIN_AD8       ; QSF Assignment ;
; Location      ;                ;              ; FL_ADDR[14]   ; PIN_AC8       ; QSF Assignment ;
; Location      ;                ;              ; FL_ADDR[15]   ; PIN_Y10       ; QSF Assignment ;
; Location      ;                ;              ; FL_ADDR[16]   ; PIN_AA8       ; QSF Assignment ;
; Location      ;                ;              ; FL_ADDR[17]   ; PIN_AH12      ; QSF Assignment ;
; Location      ;                ;              ; FL_ADDR[18]   ; PIN_AC12      ; QSF Assignment ;
; Location      ;                ;              ; FL_ADDR[19]   ; PIN_AD12      ; QSF Assignment ;
; Location      ;                ;              ; FL_ADDR[1]    ; PIN_AH7       ; QSF Assignment ;
; Location      ;                ;              ; FL_ADDR[20]   ; PIN_AE10      ; QSF Assignment ;
; Location      ;                ;              ; FL_ADDR[21]   ; PIN_AD10      ; QSF Assignment ;
; Location      ;                ;              ; FL_ADDR[2]    ; PIN_Y13       ; QSF Assignment ;
; Location      ;                ;              ; FL_ADDR[3]    ; PIN_Y14       ; QSF Assignment ;
; Location      ;                ;              ; FL_ADDR[4]    ; PIN_Y12       ; QSF Assignment ;
; Location      ;                ;              ; FL_ADDR[5]    ; PIN_AA13      ; QSF Assignment ;
; Location      ;                ;              ; FL_ADDR[6]    ; PIN_AA12      ; QSF Assignment ;
; Location      ;                ;              ; FL_ADDR[7]    ; PIN_AB13      ; QSF Assignment ;
; Location      ;                ;              ; FL_ADDR[8]    ; PIN_AB12      ; QSF Assignment ;
; Location      ;                ;              ; FL_ADDR[9]    ; PIN_AB10      ; QSF Assignment ;
; Location      ;                ;              ; FL_DQ[0]      ; PIN_AH8       ; QSF Assignment ;
; Location      ;                ;              ; FL_DQ[1]      ; PIN_AF10      ; QSF Assignment ;
; Location      ;                ;              ; FL_DQ[2]      ; PIN_AG10      ; QSF Assignment ;
; Location      ;                ;              ; FL_DQ[3]      ; PIN_AH10      ; QSF Assignment ;
; Location      ;                ;              ; FL_DQ[4]      ; PIN_AF11      ; QSF Assignment ;
; Location      ;                ;              ; FL_DQ[5]      ; PIN_AG11      ; QSF Assignment ;
; Location      ;                ;              ; FL_DQ[6]      ; PIN_AH11      ; QSF Assignment ;
; Location      ;                ;              ; FL_DQ[7]      ; PIN_AF12      ; QSF Assignment ;
; Location      ;                ;              ; LCD_CSn       ; PIN_L4        ; QSF Assignment ;
; Location      ;                ;              ; LCD_DATA[0]   ; PIN_L3        ; QSF Assignment ;
; Location      ;                ;              ; LCD_DATA[1]   ; PIN_L1        ; QSF Assignment ;
; Location      ;                ;              ; LCD_DATA[2]   ; PIN_L2        ; QSF Assignment ;
; Location      ;                ;              ; LCD_DATA[3]   ; PIN_K7        ; QSF Assignment ;
; Location      ;                ;              ; LCD_DATA[4]   ; PIN_K1        ; QSF Assignment ;
; Location      ;                ;              ; LCD_DATA[5]   ; PIN_K2        ; QSF Assignment ;
; Location      ;                ;              ; LCD_DATA[6]   ; PIN_M3        ; QSF Assignment ;
; Location      ;                ;              ; LCD_DATA[7]   ; PIN_M5        ; QSF Assignment ;
; Location      ;                ;              ; LCD_D_Cn      ; PIN_M2        ; QSF Assignment ;
; Location      ;                ;              ; LCD_WEn       ; PIN_M1        ; QSF Assignment ;
; Location      ;                ;              ; OTG_DACK0_N   ; PIN_C4        ; QSF Assignment ;
; Location      ;                ;              ; OTG_DACK1_N   ; PIN_D4        ; QSF Assignment ;
; Location      ;                ;              ; OTG_DREQ0     ; PIN_J1        ; QSF Assignment ;
; Location      ;                ;              ; OTG_DREQ1     ; PIN_B4        ; QSF Assignment ;
; Location      ;                ;              ; OTG_FSPEED    ; PIN_C6        ; QSF Assignment ;
; Location      ;                ;              ; OTG_INT0      ; PIN_A6        ; QSF Assignment ;
; Location      ;                ;              ; OTG_LSPEED    ; PIN_B6        ; QSF Assignment ;
; Location      ;                ;              ; PS2_CLK       ; PIN_G6        ; QSF Assignment ;
; Location      ;                ;              ; PS2_DAT       ; PIN_H5        ; QSF Assignment ;
; Location      ;                ;              ; SD_CLK        ; PIN_AE13      ; QSF Assignment ;
; Location      ;                ;              ; SD_CMD        ; PIN_AD14      ; QSF Assignment ;
; Location      ;                ;              ; SD_DAT        ; PIN_AE14      ; QSF Assignment ;
; Location      ;                ;              ; SD_DAT3       ; PIN_AC14      ; QSF Assignment ;
; Location      ;                ;              ; SRAM_ADDR[0]  ; PIN_AB7       ; QSF Assignment ;
; Location      ;                ;              ; SRAM_ADDR[10] ; PIN_AF2       ; QSF Assignment ;
; Location      ;                ;              ; SRAM_ADDR[11] ; PIN_AD3       ; QSF Assignment ;
; Location      ;                ;              ; SRAM_ADDR[12] ; PIN_AB4       ; QSF Assignment ;
; Location      ;                ;              ; SRAM_ADDR[13] ; PIN_AC3       ; QSF Assignment ;
; Location      ;                ;              ; SRAM_ADDR[14] ; PIN_AA4       ; QSF Assignment ;
; Location      ;                ;              ; SRAM_ADDR[15] ; PIN_AB11      ; QSF Assignment ;
; Location      ;                ;              ; SRAM_ADDR[16] ; PIN_AC11      ; QSF Assignment ;
; Location      ;                ;              ; SRAM_ADDR[17] ; PIN_AB9       ; QSF Assignment ;
; Location      ;                ;              ; SRAM_ADDR[18] ; PIN_T8        ; QSF Assignment ;
; Location      ;                ;              ; SRAM_ADDR[19] ; PIN_AB8       ; QSF Assignment ;
; Location      ;                ;              ; SRAM_ADDR[1]  ; PIN_AD7       ; QSF Assignment ;
; Location      ;                ;              ; SRAM_ADDR[2]  ; PIN_AE7       ; QSF Assignment ;
; Location      ;                ;              ; SRAM_ADDR[3]  ; PIN_AC7       ; QSF Assignment ;
; Location      ;                ;              ; SRAM_ADDR[4]  ; PIN_AB6       ; QSF Assignment ;
; Location      ;                ;              ; SRAM_ADDR[5]  ; PIN_AE6       ; QSF Assignment ;
; Location      ;                ;              ; SRAM_ADDR[6]  ; PIN_AB5       ; QSF Assignment ;
; Location      ;                ;              ; SRAM_ADDR[7]  ; PIN_AC5       ; QSF Assignment ;
; Location      ;                ;              ; SRAM_ADDR[8]  ; PIN_AF5       ; QSF Assignment ;
; Location      ;                ;              ; SRAM_ADDR[9]  ; PIN_T7        ; QSF Assignment ;
; Location      ;                ;              ; SRAM_CE_N     ; PIN_AF8       ; QSF Assignment ;
; Location      ;                ;              ; SRAM_DQ[0]    ; PIN_AH3       ; QSF Assignment ;
; Location      ;                ;              ; SRAM_DQ[10]   ; PIN_AE2       ; QSF Assignment ;
; Location      ;                ;              ; SRAM_DQ[11]   ; PIN_AE1       ; QSF Assignment ;
; Location      ;                ;              ; SRAM_DQ[12]   ; PIN_AE3       ; QSF Assignment ;
; Location      ;                ;              ; SRAM_DQ[13]   ; PIN_AE4       ; QSF Assignment ;
; Location      ;                ;              ; SRAM_DQ[14]   ; PIN_AF3       ; QSF Assignment ;
; Location      ;                ;              ; SRAM_DQ[15]   ; PIN_AG3       ; QSF Assignment ;
; Location      ;                ;              ; SRAM_DQ[1]    ; PIN_AF4       ; QSF Assignment ;
; Location      ;                ;              ; SRAM_DQ[2]    ; PIN_AG4       ; QSF Assignment ;
; Location      ;                ;              ; SRAM_DQ[3]    ; PIN_AH4       ; QSF Assignment ;
; Location      ;                ;              ; SRAM_DQ[4]    ; PIN_AF6       ; QSF Assignment ;
; Location      ;                ;              ; SRAM_DQ[5]    ; PIN_AG6       ; QSF Assignment ;
; Location      ;                ;              ; SRAM_DQ[6]    ; PIN_AH6       ; QSF Assignment ;
; Location      ;                ;              ; SRAM_DQ[7]    ; PIN_AF7       ; QSF Assignment ;
; Location      ;                ;              ; SRAM_DQ[8]    ; PIN_AD1       ; QSF Assignment ;
; Location      ;                ;              ; SRAM_DQ[9]    ; PIN_AD2       ; QSF Assignment ;
; Location      ;                ;              ; SRAM_LB_N     ; PIN_AD4       ; QSF Assignment ;
; Location      ;                ;              ; SRAM_OE_N     ; PIN_AD5       ; QSF Assignment ;
; Location      ;                ;              ; SRAM_UB_N     ; PIN_AC4       ; QSF Assignment ;
; Location      ;                ;              ; SRAM_WE_N     ; PIN_AE8       ; QSF Assignment ;
; Location      ;                ;              ; TD_DATA[0]    ; PIN_E8        ; QSF Assignment ;
; Location      ;                ;              ; TD_DATA[1]    ; PIN_A7        ; QSF Assignment ;
; Location      ;                ;              ; TD_DATA[2]    ; PIN_D8        ; QSF Assignment ;
; Location      ;                ;              ; TD_DATA[3]    ; PIN_C7        ; QSF Assignment ;
; Location      ;                ;              ; TD_DATA[4]    ; PIN_D7        ; QSF Assignment ;
; Location      ;                ;              ; TD_DATA[5]    ; PIN_D6        ; QSF Assignment ;
; Location      ;                ;              ; TD_DATA[6]    ; PIN_E7        ; QSF Assignment ;
; Location      ;                ;              ; TD_DATA[7]    ; PIN_F7        ; QSF Assignment ;
; Location      ;                ;              ; TD_HS         ; PIN_E5        ; QSF Assignment ;
; Location      ;                ;              ; TD_RESET      ; PIN_G7        ; QSF Assignment ;
; Location      ;                ;              ; TD_VS         ; PIN_E4        ; QSF Assignment ;
; Location      ;                ;              ; UART_RXD      ; PIN_G12       ; QSF Assignment ;
; Location      ;                ;              ; UART_TXD      ; PIN_G9        ; QSF Assignment ;
; Location      ;                ;              ; clk           ; PIN_Y2        ; QSF Assignment ;
; Location      ;                ;              ; load          ; PIN_M21       ; QSF Assignment ;
; Location      ;                ;              ; reset         ; PIN_M23       ; QSF Assignment ;
; Global Signal ; DE2_CCD        ;              ; GPIO_1[30]    ; GLOBAL CLOCK  ; QSF Assignment ;
; I/O Standard  ; DE2_CCD        ;              ; ENET_DATA[0]  ; LVTTL         ; QSF Assignment ;
; I/O Standard  ; DE2_CCD        ;              ; FL_ADDR[20]   ; LVTTL         ; QSF Assignment ;
; I/O Standard  ; DE2_CCD        ;              ; FL_ADDR[21]   ; LVTTL         ; QSF Assignment ;
; I/O Standard  ; DE2_CCD        ;              ; SD_DAT3       ; LVTTL         ; QSF Assignment ;
; I/O Standard  ; DE2_CCD        ;              ; TD_DATA[0]    ; LVTTL         ; QSF Assignment ;
; I/O Standard  ; DE2_CCD        ;              ; TD_DATA[1]    ; LVTTL         ; QSF Assignment ;
; I/O Standard  ; DE2_CCD        ;              ; TD_DATA[2]    ; LVTTL         ; QSF Assignment ;
; I/O Standard  ; DE2_CCD        ;              ; TD_DATA[3]    ; LVTTL         ; QSF Assignment ;
; I/O Standard  ; DE2_CCD        ;              ; TD_DATA[4]    ; LVTTL         ; QSF Assignment ;
; I/O Standard  ; DE2_CCD        ;              ; TD_DATA[5]    ; LVTTL         ; QSF Assignment ;
; I/O Standard  ; DE2_CCD        ;              ; TD_DATA[6]    ; LVTTL         ; QSF Assignment ;
; I/O Standard  ; DE2_CCD        ;              ; TD_DATA[7]    ; LVTTL         ; QSF Assignment ;
; I/O Standard  ; DE2_CCD        ;              ; TD_HS         ; LVTTL         ; QSF Assignment ;
; I/O Standard  ; DE2_CCD        ;              ; TD_VS         ; LVTTL         ; QSF Assignment ;
+---------------+----------------+--------------+---------------+---------------+----------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 7402 ) ; 0.00 % ( 0 / 7402 )        ; 0.00 % ( 0 / 7402 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 7402 ) ; 0.00 % ( 0 / 7402 )        ; 0.00 % ( 0 / 7402 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 7158 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; sld_hub:auto_hub               ; 0.00 % ( 0 / 233 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 11 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.pin.


+------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                ;
+---------------------------------------------+--------------------------------+
; Resource                                    ; Usage                          ;
+---------------------------------------------+--------------------------------+
; Total logic elements                        ; 4,534 / 114,480 ( 4 % )        ;
;     -- Combinational with no register       ; 1939                           ;
;     -- Register only                        ; 692                            ;
;     -- Combinational with a register        ; 1903                           ;
;                                             ;                                ;
; Logic element usage by number of LUT inputs ;                                ;
;     -- 4 input functions                    ; 1911                           ;
;     -- 3 input functions                    ; 1096                           ;
;     -- <=2 input functions                  ; 835                            ;
;     -- Register only                        ; 692                            ;
;                                             ;                                ;
; Logic elements by mode                      ;                                ;
;     -- normal mode                          ; 3269                           ;
;     -- arithmetic mode                      ; 573                            ;
;                                             ;                                ;
; Total registers*                            ; 2,607 / 117,053 ( 2 % )        ;
;     -- Dedicated logic registers            ; 2,595 / 114,480 ( 2 % )        ;
;     -- I/O registers                        ; 12 / 2,573 ( < 1 % )           ;
;                                             ;                                ;
; Total LABs:  partially or completely used   ; 372 / 7,155 ( 5 % )            ;
; Virtual pins                                ; 0                              ;
; I/O pins                                    ; 241 / 529 ( 46 % )             ;
;     -- Clock pins                           ; 2 / 7 ( 29 % )                 ;
;     -- Dedicated input pins                 ; 3 / 9 ( 33 % )                 ;
;                                             ;                                ;
; M9Ks                                        ; 121 / 432 ( 28 % )             ;
; Total block memory bits                     ; 919,288 / 3,981,312 ( 23 % )   ;
; Total block memory implementation bits      ; 1,115,136 / 3,981,312 ( 28 % ) ;
; Embedded Multiplier 9-bit elements          ; 4 / 532 ( < 1 % )              ;
; PLLs                                        ; 1 / 4 ( 25 % )                 ;
; Global signals                              ; 12                             ;
;     -- Global clocks                        ; 12 / 20 ( 60 % )               ;
; JTAGs                                       ; 1 / 1 ( 100 % )                ;
; CRC blocks                                  ; 0 / 1 ( 0 % )                  ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )                  ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )                  ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )                  ;
; Average interconnect usage (total/H/V)      ; 2.6% / 2.6% / 2.6%             ;
; Peak interconnect usage (total/H/V)         ; 29.1% / 27.4% / 31.6%          ;
; Maximum fan-out                             ; 1500                           ;
; Highest non-global fan-out                  ; 219                            ;
; Total fan-out                               ; 24699                          ;
; Average fan-out                             ; 3.23                           ;
+---------------------------------------------+--------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                   ;
+---------------------------------------------+-----------------------+------------------------+--------------------------------+
; Statistic                                   ; Top                   ; sld_hub:auto_hub       ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+------------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                    ; Low                            ;
;                                             ;                       ;                        ;                                ;
; Total logic elements                        ; 4369 / 114480 ( 4 % ) ; 165 / 114480 ( < 1 % ) ; 0 / 114480 ( 0 % )             ;
;     -- Combinational with no register       ; 1859                  ; 80                     ; 0                              ;
;     -- Register only                        ; 675                   ; 17                     ; 0                              ;
;     -- Combinational with a register        ; 1835                  ; 68                     ; 0                              ;
;                                             ;                       ;                        ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                        ;                                ;
;     -- 4 input functions                    ; 1837                  ; 74                     ; 0                              ;
;     -- 3 input functions                    ; 1061                  ; 35                     ; 0                              ;
;     -- <=2 input functions                  ; 796                   ; 39                     ; 0                              ;
;     -- Register only                        ; 675                   ; 17                     ; 0                              ;
;                                             ;                       ;                        ;                                ;
; Logic elements by mode                      ;                       ;                        ;                                ;
;     -- normal mode                          ; 3129                  ; 140                    ; 0                              ;
;     -- arithmetic mode                      ; 565                   ; 8                      ; 0                              ;
;                                             ;                       ;                        ;                                ;
; Total registers                             ; 2522                  ; 85                     ; 0                              ;
;     -- Dedicated logic registers            ; 2510 / 114480 ( 2 % ) ; 85 / 114480 ( < 1 % )  ; 0 / 114480 ( 0 % )             ;
;     -- I/O registers                        ; 24                    ; 0                      ; 0                              ;
;                                             ;                       ;                        ;                                ;
; Total LABs:  partially or completely used   ; 358 / 7155 ( 5 % )    ; 14 / 7155 ( < 1 % )    ; 0 / 7155 ( 0 % )               ;
;                                             ;                       ;                        ;                                ;
; Virtual pins                                ; 0                     ; 0                      ; 0                              ;
; I/O pins                                    ; 241                   ; 0                      ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 4 / 532 ( < 1 % )     ; 0 / 532 ( 0 % )        ; 0 / 532 ( 0 % )                ;
; Total memory bits                           ; 919288                ; 0                      ; 0                              ;
; Total RAM block bits                        ; 1115136               ; 0                      ; 0                              ;
; JTAG                                        ; 1 / 1 ( 100 % )       ; 0 / 1 ( 0 % )          ; 0 / 1 ( 0 % )                  ;
; PLL                                         ; 0 / 4 ( 0 % )         ; 0 / 4 ( 0 % )          ; 1 / 4 ( 25 % )                 ;
; M9K                                         ; 121 / 432 ( 28 % )    ; 0 / 432 ( 0 % )        ; 0 / 432 ( 0 % )                ;
; Clock control block                         ; 11 / 24 ( 45 % )      ; 0 / 24 ( 0 % )         ; 2 / 24 ( 8 % )                 ;
;                                             ;                       ;                        ;                                ;
; Connections                                 ;                       ;                        ;                                ;
;     -- Input Connections                    ; 869                   ; 128                    ; 1                              ;
;     -- Registered Input Connections         ; 653                   ; 94                     ; 0                              ;
;     -- Output Connections                   ; 293                   ; 180                    ; 525                            ;
;     -- Registered Output Connections        ; 6                     ; 180                    ; 0                              ;
;                                             ;                       ;                        ;                                ;
; Internal Connections                        ;                       ;                        ;                                ;
;     -- Total Connections                    ; 24343                 ; 951                    ; 533                            ;
;     -- Registered Connections               ; 9751                  ; 673                    ; 0                              ;
;                                             ;                       ;                        ;                                ;
; External Connections                        ;                       ;                        ;                                ;
;     -- Top                                  ; 330                   ; 306                    ; 526                            ;
;     -- sld_hub:auto_hub                     ; 306                   ; 2                      ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 526                   ; 0                      ; 0                              ;
;                                             ;                       ;                        ;                                ;
; Partition Interface                         ;                       ;                        ;                                ;
;     -- Input Ports                          ; 62                    ; 62                     ; 1                              ;
;     -- Output Ports                         ; 153                   ; 79                     ; 2                              ;
;     -- Bidir Ports                          ; 69                    ; 0                      ; 0                              ;
;                                             ;                       ;                        ;                                ;
; Registered Ports                            ;                       ;                        ;                                ;
;     -- Registered Input Ports               ; 0                     ; 3                      ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 40                     ; 0                              ;
;                                             ;                       ;                        ;                                ;
; Port Connectivity                           ;                       ;                        ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 2                      ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 29                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                      ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                      ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 47                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                      ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 52                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 59                     ; 0                              ;
+---------------------------------------------+-----------------------+------------------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; CLOCK_27 ; AG15  ; 4        ; 58           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ; no        ;
; CLOCK_50 ; Y2    ; 2        ; 0            ; 36           ; 14           ; 1503                  ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; KEY[0]   ; M23   ; 6        ; 115          ; 40           ; 7            ; 25                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; KEY[1]   ; M21   ; 6        ; 115          ; 53           ; 14           ; 41                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; KEY[2]   ; N21   ; 6        ; 115          ; 42           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; KEY[3]   ; R24   ; 5        ; 115          ; 35           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; OTG_INT  ; D5    ; 8        ; 3            ; 73           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; SW[0]    ; AB28  ; 5        ; 115          ; 17           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; SW[10]   ; AC24  ; 5        ; 115          ; 4            ; 14           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; SW[11]   ; AB24  ; 5        ; 115          ; 5            ; 14           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; SW[12]   ; AB23  ; 5        ; 115          ; 7            ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; SW[13]   ; AA24  ; 5        ; 115          ; 9            ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; SW[14]   ; AA23  ; 5        ; 115          ; 10           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; SW[15]   ; AA22  ; 5        ; 115          ; 6            ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; SW[16]   ; Y24   ; 5        ; 115          ; 13           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; SW[17]   ; Y23   ; 5        ; 115          ; 14           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; SW[1]    ; AC28  ; 5        ; 115          ; 14           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; SW[2]    ; AC27  ; 5        ; 115          ; 15           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; SW[3]    ; AD27  ; 5        ; 115          ; 13           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; SW[4]    ; AB27  ; 5        ; 115          ; 18           ; 7            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; SW[5]    ; AC26  ; 5        ; 115          ; 11           ; 7            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; SW[6]    ; AD26  ; 5        ; 115          ; 10           ; 0            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; SW[7]    ; AB26  ; 5        ; 115          ; 15           ; 0            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; SW[8]    ; AC25  ; 5        ; 115          ; 4            ; 21           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; SW[9]    ; AB25  ; 5        ; 115          ; 16           ; 7            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; DRAM_ADDR[0]  ; R6    ; 2        ; 0            ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[10] ; R5    ; 2        ; 0            ; 32           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[11] ; AA5   ; 2        ; 0            ; 10           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[1]  ; V8    ; 2        ; 0            ; 15           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[2]  ; U8    ; 2        ; 0            ; 18           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[3]  ; P1    ; 1        ; 0            ; 42           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[4]  ; V5    ; 2        ; 0            ; 15           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[5]  ; W8    ; 2        ; 0            ; 11           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[6]  ; W7    ; 2        ; 0            ; 12           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[7]  ; AA7   ; 2        ; 0            ; 9            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[8]  ; Y5    ; 2        ; 0            ; 12           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[9]  ; Y6    ; 2        ; 0            ; 13           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_BA_0     ; U7    ; 2        ; 0            ; 18           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_BA_1     ; R4    ; 2        ; 0            ; 33           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CAS_N    ; V7    ; 2        ; 0            ; 14           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CKE      ; AA6   ; 2        ; 0            ; 10           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CLK      ; AE5   ; 3        ; 5            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CS_N     ; T4    ; 2        ; 0            ; 33           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_LDQM     ; U2    ; 2        ; 0            ; 30           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_RAS_N    ; U6    ; 2        ; 0            ; 25           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_UDQM     ; W4    ; 2        ; 0            ; 14           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_WE_N     ; V6    ; 2        ; 0            ; 16           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[0]       ; G18   ; 7        ; 69           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[1]       ; F22   ; 7        ; 107          ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[2]       ; E17   ; 7        ; 67           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[3]       ; L26   ; 6        ; 115          ; 50           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[4]       ; L25   ; 6        ; 115          ; 54           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[5]       ; J22   ; 6        ; 115          ; 67           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[6]       ; H22   ; 6        ; 115          ; 69           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[0]       ; M24   ; 6        ; 115          ; 41           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[1]       ; Y22   ; 5        ; 115          ; 30           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[2]       ; W21   ; 5        ; 115          ; 25           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[3]       ; W22   ; 5        ; 115          ; 30           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[4]       ; W25   ; 5        ; 115          ; 20           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[5]       ; U23   ; 5        ; 115          ; 22           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[6]       ; U24   ; 5        ; 115          ; 28           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[0]       ; AA25  ; 5        ; 115          ; 17           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[1]       ; AA26  ; 5        ; 115          ; 16           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[2]       ; Y25   ; 5        ; 115          ; 19           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[3]       ; W26   ; 5        ; 115          ; 19           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[4]       ; Y26   ; 5        ; 115          ; 18           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[5]       ; W27   ; 5        ; 115          ; 20           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[6]       ; W28   ; 5        ; 115          ; 21           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[0]       ; V21   ; 5        ; 115          ; 25           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[1]       ; U21   ; 5        ; 115          ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[2]       ; AB20  ; 4        ; 100          ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[3]       ; AA21  ; 4        ; 111          ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[4]       ; AD24  ; 4        ; 105          ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[5]       ; AF23  ; 4        ; 105          ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[6]       ; Y19   ; 4        ; 105          ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[0]       ; AB19  ; 4        ; 98           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[1]       ; AA19  ; 4        ; 107          ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[2]       ; AG21  ; 4        ; 74           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[3]       ; AH21  ; 4        ; 74           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[4]       ; AE19  ; 4        ; 83           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[5]       ; AF19  ; 4        ; 83           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[6]       ; AE18  ; 4        ; 79           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[0]       ; AD18  ; 4        ; 85           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[1]       ; AC18  ; 4        ; 87           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[2]       ; AB18  ; 4        ; 98           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[3]       ; AH19  ; 4        ; 72           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[4]       ; AG19  ; 4        ; 72           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[5]       ; AF18  ; 4        ; 79           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[6]       ; AH18  ; 4        ; 69           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX6[0]       ; AA17  ; 4        ; 89           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX6[1]       ; AB16  ; 4        ; 65           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX6[2]       ; AA16  ; 4        ; 65           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX6[3]       ; AB17  ; 4        ; 89           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX6[4]       ; AB15  ; 4        ; 67           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX6[5]       ; AA15  ; 4        ; 67           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX6[6]       ; AC17  ; 4        ; 74           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX7[0]       ; AD17  ; 4        ; 74           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX7[1]       ; AE17  ; 4        ; 67           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX7[2]       ; AG17  ; 4        ; 62           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX7[3]       ; AH17  ; 4        ; 62           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX7[4]       ; AF17  ; 4        ; 67           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX7[5]       ; AG18  ; 4        ; 69           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX7[6]       ; AA14  ; 3        ; 54           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; I2C_SCLK      ; B7    ; 8        ; 29           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[0]       ; E21   ; 7        ; 107          ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[1]       ; E22   ; 7        ; 111          ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[2]       ; E25   ; 7        ; 83           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[3]       ; E24   ; 7        ; 85           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[4]       ; H21   ; 7        ; 72           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[5]       ; G20   ; 7        ; 74           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[6]       ; G22   ; 7        ; 72           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[7]       ; G21   ; 7        ; 74           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[8]       ; F17   ; 7        ; 67           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[0]       ; G19   ; 7        ; 69           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[10]      ; J15   ; 7        ; 60           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[11]      ; H16   ; 7        ; 65           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[12]      ; J16   ; 7        ; 65           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[13]      ; H17   ; 7        ; 67           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[14]      ; F15   ; 7        ; 58           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[15]      ; G15   ; 7        ; 65           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[16]      ; G16   ; 7        ; 67           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[17]      ; H15   ; 7        ; 60           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[1]       ; F19   ; 7        ; 94           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[2]       ; E19   ; 7        ; 94           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[3]       ; F21   ; 7        ; 107          ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[4]       ; F18   ; 7        ; 87           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[5]       ; E18   ; 7        ; 87           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[6]       ; J19   ; 7        ; 72           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[7]       ; H19   ; 7        ; 72           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[8]       ; J17   ; 7        ; 69           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[9]       ; G17   ; 7        ; 83           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; OTG_ADDR[0]   ; H7    ; 1        ; 0            ; 68           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; OTG_ADDR[1]   ; C3    ; 8        ; 1            ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; OTG_CS_N      ; A3    ; 8        ; 5            ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; OTG_RD_N      ; B3    ; 8        ; 5            ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; OTG_RST_N     ; C5    ; 8        ; 3            ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; OTG_WR_N      ; A4    ; 8        ; 7            ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_BLANK     ; F11   ; 8        ; 31           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[0]      ; B10   ; 8        ; 38           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[1]      ; A10   ; 8        ; 38           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[2]      ; C11   ; 8        ; 23           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[3]      ; B11   ; 8        ; 42           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[4]      ; A11   ; 8        ; 42           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[5]      ; C12   ; 8        ; 52           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[6]      ; D11   ; 8        ; 23           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[7]      ; D12   ; 8        ; 52           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[8]      ; M27   ; 6        ; 115          ; 46           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; VGA_B[9]      ; D14   ; 8        ; 52           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; VGA_CLK       ; A12   ; 8        ; 47           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[0]      ; G8    ; 8        ; 11           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[1]      ; G11   ; 8        ; 25           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[2]      ; F8    ; 8        ; 11           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[3]      ; H12   ; 8        ; 25           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[4]      ; C8    ; 8        ; 16           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[5]      ; B8    ; 8        ; 16           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[6]      ; F10   ; 8        ; 20           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[7]      ; C9    ; 8        ; 23           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[8]      ; D27   ; 6        ; 115          ; 61           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; VGA_G[9]      ; E14   ; 8        ; 45           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; VGA_HS        ; G13   ; 8        ; 38           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[0]      ; E12   ; 8        ; 33           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[1]      ; E11   ; 8        ; 31           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[2]      ; D10   ; 8        ; 35           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[3]      ; F12   ; 8        ; 33           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[4]      ; G10   ; 8        ; 20           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[5]      ; J12   ; 8        ; 40           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[6]      ; H8    ; 8        ; 11           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[7]      ; H10   ; 8        ; 20           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[8]      ; AA13  ; 3        ; 52           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; VGA_R[9]      ; AB11  ; 3        ; 27           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; VGA_SYNC      ; C10   ; 8        ; 35           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_VS        ; C13   ; 8        ; 54           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------------+----------------------+----------------------+----------------------------------------------------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Location assigned by ; Output Enable Source ; Output Enable Group                                            ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------------+----------------------+----------------------+----------------------------------------------------------------+
; DRAM_DQ[0]   ; W3    ; 2        ; 0            ; 13           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; Sdram_Control_4Port:u6|command:command1|OE (inverted)          ;
; DRAM_DQ[10]  ; AB1   ; 2        ; 0            ; 27           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; Sdram_Control_4Port:u6|command:command1|OE (inverted)          ;
; DRAM_DQ[11]  ; AA3   ; 2        ; 0            ; 19           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; Sdram_Control_4Port:u6|command:command1|OE (inverted)          ;
; DRAM_DQ[12]  ; AB2   ; 2        ; 0            ; 27           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; Sdram_Control_4Port:u6|command:command1|OE (inverted)          ;
; DRAM_DQ[13]  ; AC1   ; 2        ; 0            ; 23           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; Sdram_Control_4Port:u6|command:command1|OE (inverted)          ;
; DRAM_DQ[14]  ; AB3   ; 2        ; 0            ; 21           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; Sdram_Control_4Port:u6|command:command1|OE (inverted)          ;
; DRAM_DQ[15]  ; AC2   ; 2        ; 0            ; 24           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; Sdram_Control_4Port:u6|command:command1|OE (inverted)          ;
; DRAM_DQ[1]   ; W2    ; 2        ; 0            ; 26           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; Sdram_Control_4Port:u6|command:command1|OE (inverted)          ;
; DRAM_DQ[2]   ; V4    ; 2        ; 0            ; 29           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; Sdram_Control_4Port:u6|command:command1|OE (inverted)          ;
; DRAM_DQ[3]   ; W1    ; 2        ; 0            ; 25           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; Sdram_Control_4Port:u6|command:command1|OE (inverted)          ;
; DRAM_DQ[4]   ; V3    ; 2        ; 0            ; 29           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; Sdram_Control_4Port:u6|command:command1|OE (inverted)          ;
; DRAM_DQ[5]   ; V2    ; 2        ; 0            ; 28           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; Sdram_Control_4Port:u6|command:command1|OE (inverted)          ;
; DRAM_DQ[6]   ; V1    ; 2        ; 0            ; 28           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; Sdram_Control_4Port:u6|command:command1|OE (inverted)          ;
; DRAM_DQ[7]   ; U3    ; 2        ; 0            ; 34           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; Sdram_Control_4Port:u6|command:command1|OE (inverted)          ;
; DRAM_DQ[8]   ; Y3    ; 2        ; 0            ; 24           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; Sdram_Control_4Port:u6|command:command1|OE (inverted)          ;
; DRAM_DQ[9]   ; Y4    ; 2        ; 0            ; 24           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; Sdram_Control_4Port:u6|command:command1|OE (inverted)          ;
; GPIO_1[0]    ; AB22  ; 4        ; 107          ; 0            ; 0            ; 0                     ; 1                  ; no     ; yes            ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                              ;
; GPIO_1[10]   ; AC19  ; 4        ; 94           ; 0            ; 7            ; 250                   ; 0                  ; yes    ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                              ;
; GPIO_1[11]   ; AF16  ; 4        ; 65           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                              ;
; GPIO_1[12]   ; AD19  ; 4        ; 94           ; 0            ; 0            ; 0                     ; 1                  ; no     ; yes            ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                              ;
; GPIO_1[13]   ; AF15  ; 4        ; 60           ; 0            ; 0            ; 0                     ; 4                  ; no     ; yes            ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                              ;
; GPIO_1[14]   ; AF24  ; 4        ; 83           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                              ;
; GPIO_1[15]   ; AE21  ; 4        ; 85           ; 0            ; 0            ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; I2C_CCD_Config:u7|I2C_Controller:u0|SDO                        ;
; GPIO_1[16]   ; AF25  ; 4        ; 83           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                              ;
; GPIO_1[17]   ; AC22  ; 4        ; 109          ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                              ;
; GPIO_1[18]   ; AE22  ; 4        ; 96           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                              ;
; GPIO_1[19]   ; AF21  ; 4        ; 87           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                              ;
; GPIO_1[1]    ; AC15  ; 4        ; 60           ; 0            ; 21           ; 0                     ; 1                  ; no     ; yes            ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                              ;
; GPIO_1[20]   ; AF22  ; 4        ; 96           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                              ;
; GPIO_1[21]   ; AD22  ; 4        ; 111          ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                              ;
; GPIO_1[22]   ; AG25  ; 4        ; 91           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                              ;
; GPIO_1[23]   ; AD25  ; 4        ; 100          ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                              ;
; GPIO_1[24]   ; AH25  ; 4        ; 91           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                              ;
; GPIO_1[25]   ; AE25  ; 4        ; 89           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                              ;
; GPIO_1[26]   ; AG22  ; 4        ; 79           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                              ;
; GPIO_1[27]   ; AE24  ; 4        ; 100          ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                              ;
; GPIO_1[28]   ; AH22  ; 4        ; 79           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                              ;
; GPIO_1[29]   ; AF26  ; 4        ; 89           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                              ;
; GPIO_1[2]    ; AB21  ; 4        ; 109          ; 0            ; 7            ; 0                     ; 1                  ; no     ; yes            ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                              ;
; GPIO_1[30]   ; AE20  ; 4        ; 85           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                              ;
; GPIO_1[31]   ; AG23  ; 4        ; 81           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                              ;
; GPIO_1[32]   ; AF20  ; 4        ; 85           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                              ;
; GPIO_1[33]   ; AH26  ; 4        ; 113          ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                              ;
; GPIO_1[34]   ; AH23  ; 4        ; 81           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                              ;
; GPIO_1[35]   ; AG26  ; 4        ; 113          ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                              ;
; GPIO_1[3]    ; Y17   ; 4        ; 96           ; 0            ; 21           ; 0                     ; 1                  ; no     ; yes            ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                              ;
; GPIO_1[4]    ; AC21  ; 4        ; 102          ; 0            ; 21           ; 0                     ; 1                  ; no     ; yes            ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                              ;
; GPIO_1[5]    ; Y16   ; 4        ; 96           ; 0            ; 14           ; 0                     ; 1                  ; no     ; yes            ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                              ;
; GPIO_1[6]    ; AD21  ; 4        ; 102          ; 0            ; 14           ; 0                     ; 1                  ; no     ; yes            ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                              ;
; GPIO_1[7]    ; AE16  ; 4        ; 65           ; 0            ; 21           ; 0                     ; 1                  ; no     ; yes            ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                              ;
; GPIO_1[8]    ; AD15  ; 4        ; 60           ; 0            ; 14           ; 0                     ; 1                  ; no     ; yes            ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                              ;
; GPIO_1[9]    ; AE15  ; 4        ; 60           ; 0            ; 7            ; 0                     ; 1                  ; no     ; yes            ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                              ;
; I2C_SDAT     ; A8    ; 8        ; 18           ; 73           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                              ;
; OTG_DATA[0]  ; J6    ; 1        ; 0            ; 50           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; on_chip_fsm:soc|on_chip_fsm_calibrate_start:otg_hpi_w|data_out ;
; OTG_DATA[10] ; G1    ; 1        ; 0            ; 55           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; on_chip_fsm:soc|on_chip_fsm_calibrate_start:otg_hpi_w|data_out ;
; OTG_DATA[11] ; G2    ; 1        ; 0            ; 55           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; on_chip_fsm:soc|on_chip_fsm_calibrate_start:otg_hpi_w|data_out ;
; OTG_DATA[12] ; G3    ; 1        ; 0            ; 63           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; on_chip_fsm:soc|on_chip_fsm_calibrate_start:otg_hpi_w|data_out ;
; OTG_DATA[13] ; F1    ; 1        ; 0            ; 59           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; on_chip_fsm:soc|on_chip_fsm_calibrate_start:otg_hpi_w|data_out ;
; OTG_DATA[14] ; F3    ; 1        ; 0            ; 66           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; on_chip_fsm:soc|on_chip_fsm_calibrate_start:otg_hpi_w|data_out ;
; OTG_DATA[15] ; G4    ; 1        ; 0            ; 63           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; on_chip_fsm:soc|on_chip_fsm_calibrate_start:otg_hpi_w|data_out ;
; OTG_DATA[1]  ; K4    ; 1        ; 0            ; 53           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; on_chip_fsm:soc|on_chip_fsm_calibrate_start:otg_hpi_w|data_out ;
; OTG_DATA[2]  ; J5    ; 1        ; 0            ; 50           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; on_chip_fsm:soc|on_chip_fsm_calibrate_start:otg_hpi_w|data_out ;
; OTG_DATA[3]  ; K3    ; 1        ; 0            ; 53           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; on_chip_fsm:soc|on_chip_fsm_calibrate_start:otg_hpi_w|data_out ;
; OTG_DATA[4]  ; J4    ; 1        ; 0            ; 57           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; on_chip_fsm:soc|on_chip_fsm_calibrate_start:otg_hpi_w|data_out ;
; OTG_DATA[5]  ; J3    ; 1        ; 0            ; 57           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; on_chip_fsm:soc|on_chip_fsm_calibrate_start:otg_hpi_w|data_out ;
; OTG_DATA[6]  ; J7    ; 1        ; 0            ; 49           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; on_chip_fsm:soc|on_chip_fsm_calibrate_start:otg_hpi_w|data_out ;
; OTG_DATA[7]  ; H6    ; 1        ; 0            ; 64           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; on_chip_fsm:soc|on_chip_fsm_calibrate_start:otg_hpi_w|data_out ;
; OTG_DATA[8]  ; H3    ; 1        ; 0            ; 62           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; on_chip_fsm:soc|on_chip_fsm_calibrate_start:otg_hpi_w|data_out ;
; OTG_DATA[9]  ; H4    ; 1        ; 0            ; 62           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; on_chip_fsm:soc|on_chip_fsm_calibrate_start:otg_hpi_w|data_out ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------------+----------------------+----------------------+----------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                      ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                                 ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+
; F4       ; DIFFIO_L5n, DATA1, ASDO                  ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; E2       ; DIFFIO_L8p, FLASH_nCE, nCSO              ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; M6       ; nSTATUS                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; P3       ; DCLK                                     ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; N7       ; DATA0                                    ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; P4       ; nCONFIG                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; P7       ; TDI                                      ; -                        ; altera_reserved_tdi     ; JTAG Pin                  ;
; P5       ; TCK                                      ; -                        ; altera_reserved_tck     ; JTAG Pin                  ;
; P8       ; TMS                                      ; -                        ; altera_reserved_tms     ; JTAG Pin                  ;
; P6       ; TDO                                      ; -                        ; altera_reserved_tdo     ; JTAG Pin                  ;
; R8       ; nCE                                      ; -                        ; -                       ; Dedicated Programming Pin ;
; P24      ; CONF_DONE                                ; -                        ; -                       ; Dedicated Programming Pin ;
; N22      ; MSEL0                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; P23      ; MSEL1                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; M22      ; MSEL2                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; P22      ; MSEL3                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; D27      ; DIFFIO_R9p, PADD21                       ; Use as regular IO        ; VGA_G[8]                ; Dual Purpose Pin          ;
; D14      ; DIFFIO_T30p, PADD15                      ; Use as regular IO        ; VGA_B[9]                ; Dual Purpose Pin          ;
; C12      ; DIFFIO_T29n, PADD16                      ; Use as regular IO        ; VGA_B[5]                ; Dual Purpose Pin          ;
; D12      ; DIFFIO_T29p, PADD17, DQS5T/CQ5T#,DPCLK10 ; Use as regular IO        ; VGA_B[7]                ; Dual Purpose Pin          ;
; A11      ; DIFFIO_T25n, DATA2                       ; Use as regular IO        ; VGA_B[4]                ; Dual Purpose Pin          ;
; B11      ; DIFFIO_T25p, DATA3                       ; Use as regular IO        ; VGA_B[3]                ; Dual Purpose Pin          ;
; A10      ; DIFFIO_T23n, PADD18                      ; Use as regular IO        ; VGA_B[1]                ; Dual Purpose Pin          ;
; B10      ; DIFFIO_T23p, DATA4                       ; Use as regular IO        ; VGA_B[0]                ; Dual Purpose Pin          ;
; G13      ; DIFFIO_T22n, PADD19                      ; Use as regular IO        ; VGA_HS                  ; Dual Purpose Pin          ;
; E12      ; DIFFIO_T20n, DATA14, DQS3T/CQ3T#,DPCLK11 ; Use as regular IO        ; VGA_R[0]                ; Dual Purpose Pin          ;
; F12      ; DIFFIO_T20p, DATA13                      ; Use as regular IO        ; VGA_R[3]                ; Dual Purpose Pin          ;
; B7       ; DIFFIO_T18p, DATA5                       ; Use as regular IO        ; I2C_SCLK                ; Dual Purpose Pin          ;
; C11      ; DIFFIO_T15n, DATA7                       ; Use as regular IO        ; VGA_B[2]                ; Dual Purpose Pin          ;
; A8       ; DIFFIO_T11n, DATA9                       ; Use as regular IO        ; I2C_SDAT                ; Dual Purpose Pin          ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 22 / 56 ( 39 % ) ; 3.3V          ; --           ;
; 2        ; 37 / 63 ( 59 % ) ; 3.3V          ; --           ;
; 3        ; 4 / 73 ( 5 % )   ; 3.3V          ; --           ;
; 4        ; 69 / 71 ( 97 % ) ; 3.3V          ; --           ;
; 5        ; 34 / 65 ( 52 % ) ; 3.3V          ; --           ;
; 6        ; 10 / 58 ( 17 % ) ; 3.3V          ; --           ;
; 7        ; 30 / 72 ( 42 % ) ; 3.3V          ; --           ;
; 8        ; 39 / 71 ( 55 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A3       ; 535        ; 8        ; OTG_CS_N                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A4       ; 532        ; 8        ; OTG_WR_N                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A5       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A6       ; 504        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 501        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 517        ; 8        ; I2C_SDAT                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A10      ; 491        ; 8        ; VGA_B[1]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A11      ; 487        ; 8        ; VGA_B[4]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A12      ; 482        ; 8        ; VGA_CLK                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A13      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A14      ; 472        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A15      ; 470        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A17      ; 462        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A18      ; 442        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A19      ; 440        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A20      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A21      ; 425        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A22      ; 423        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A23      ; 412        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A24      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A25      ; 405        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A26      ; 404        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A27      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA1      ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 102        ; 2        ; DRAM_DQ[11]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA4      ; 101        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA5      ; 119        ; 2        ; DRAM_ADDR[11]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA6      ; 118        ; 2        ; DRAM_CKE                                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA7      ; 120        ; 2        ; DRAM_ADDR[7]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA8      ; 154        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA9      ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA10     ; 155        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA12     ; 188        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA13     ; 190        ; 3        ; VGA_R[8]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA14     ; 191        ; 3        ; HEX7[6]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA15     ; 213        ; 4        ; HEX6[5]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA16     ; 211        ; 4        ; HEX6[2]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA17     ; 241        ; 4        ; HEX6[0]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA18     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA19     ; 264        ; 4        ; HEX4[1]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA20     ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA21     ; 269        ; 4        ; HEX3[3]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA22     ; 275        ; 5        ; SW[15]                                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA23     ; 280        ; 5        ; SW[14]                                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA24     ; 279        ; 5        ; SW[13]                                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA25     ; 294        ; 5        ; HEX2[0]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA26     ; 293        ; 5        ; HEX2[1]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA27     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA28     ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB1      ; 86         ; 2        ; DRAM_DQ[10]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB2      ; 85         ; 2        ; DRAM_DQ[12]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB3      ; 99         ; 2        ; DRAM_DQ[14]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB4      ; 121        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; AB5      ; 127        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB6      ; 126        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB7      ; 152        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB8      ; 148        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB9      ; 147        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB10     ; 173        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB11     ; 164        ; 3        ; VGA_R[9]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB12     ; 180        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB13     ; 181        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB14     ; 192        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 214        ; 4        ; HEX6[4]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB16     ; 212        ; 4        ; HEX6[1]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB17     ; 242        ; 4        ; HEX6[3]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB18     ; 254        ; 4        ; HEX5[2]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB19     ; 253        ; 4        ; HEX4[0]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB20     ; 257        ; 4        ; HEX3[2]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB21     ; 266        ; 4        ; GPIO_1[2]                                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB22     ; 265        ; 4        ; GPIO_1[0]                                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB23     ; 276        ; 5        ; SW[12]                                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB24     ; 274        ; 5        ; SW[11]                                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB25     ; 292        ; 5        ; SW[9]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB26     ; 291        ; 5        ; SW[7]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB27     ; 296        ; 5        ; SW[4]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB28     ; 295        ; 5        ; SW[0]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC1      ; 94         ; 2        ; DRAM_DQ[13]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC2      ; 93         ; 2        ; DRAM_DQ[15]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC3      ; 95         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC4      ; 125        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC5      ; 124        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC6      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC7      ; 144        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC8      ; 153        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC9      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC10     ; 174        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC11     ; 185        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC12     ; 179        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC13     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC14     ; 195        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC15     ; 203        ; 4        ; GPIO_1[1]                                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC16     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC17     ; 221        ; 4        ; HEX6[6]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC18     ; 240        ; 4        ; HEX5[1]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC19     ; 247        ; 4        ; GPIO_1[10]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC20     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC21     ; 258        ; 4        ; GPIO_1[4]                                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC22     ; 267        ; 4        ; GPIO_1[17]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC23     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC24     ; 273        ; 5        ; SW[10]                                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC25     ; 272        ; 5        ; SW[8]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC26     ; 282        ; 5        ; SW[5]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC27     ; 290        ; 5        ; SW[2]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC28     ; 289        ; 5        ; SW[1]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD1      ; 98         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD2      ; 97         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD3      ; 96         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD4      ; 130        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD5      ; 128        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD6      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD7      ; 134        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD8      ; 143        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD9      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD10     ; 149        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD11     ; 186        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD12     ; 182        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD13     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD14     ; 196        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD15     ; 204        ; 4        ; GPIO_1[8]                                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD16     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD17     ; 222        ; 4        ; HEX7[0]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD18     ; 237        ; 4        ; HEX5[0]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD19     ; 248        ; 4        ; GPIO_1[12]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD20     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD21     ; 259        ; 4        ; GPIO_1[6]                                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD22     ; 268        ; 4        ; GPIO_1[21]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD23     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD24     ; 260        ; 4        ; HEX3[4]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD25     ; 255        ; 4        ; GPIO_1[23]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD26     ; 281        ; 5        ; SW[6]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD27     ; 286        ; 5        ; SW[3]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD28     ; 285        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE1      ; 106        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE2      ; 105        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE3      ; 122        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE4      ; 132        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE5      ; 135        ; 3        ; DRAM_CLK                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE6      ; 129        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE7      ; 158        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE8      ; 161        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE9      ; 163        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE10     ; 165        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE11     ; 171        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE12     ; 169        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE13     ; 177        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE14     ; 183        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE15     ; 205        ; 4        ; GPIO_1[9]                                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE16     ; 209        ; 4        ; GPIO_1[7]                                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE17     ; 215        ; 4        ; HEX7[1]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE18     ; 225        ; 4        ; HEX4[6]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE19     ; 231        ; 4        ; HEX4[4]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE20     ; 235        ; 4        ; GPIO_1[30]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE21     ; 238        ; 4        ; GPIO_1[15]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE22     ; 251        ; 4        ; GPIO_1[18]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE23     ; 261        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE24     ; 256        ; 4        ; GPIO_1[27]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE25     ; 243        ; 4        ; GPIO_1[25]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE26     ; 278        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE27     ; 284        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE28     ; 283        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF1      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF2      ; 123        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF3      ; 138        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF4      ; 131        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF5      ; 136        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF6      ; 139        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF7      ; 159        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF8      ; 162        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF9      ; 160        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF10     ; 166        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF11     ; 172        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF12     ; 170        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF13     ; 178        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF14     ; 184        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF15     ; 206        ; 4        ; GPIO_1[13]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF16     ; 210        ; 4        ; GPIO_1[11]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF17     ; 216        ; 4        ; HEX7[4]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF18     ; 226        ; 4        ; HEX5[5]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF19     ; 232        ; 4        ; HEX4[5]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF20     ; 236        ; 4        ; GPIO_1[32]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF21     ; 239        ; 4        ; GPIO_1[19]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF22     ; 252        ; 4        ; GPIO_1[20]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF23     ; 262        ; 4        ; HEX3[5]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF24     ; 233        ; 4        ; GPIO_1[14]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF25     ; 234        ; 4        ; GPIO_1[16]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF26     ; 244        ; 4        ; GPIO_1[29]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF27     ; 277        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF28     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG1      ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AG2      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG3      ; 133        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG4      ; 141        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG5      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG6      ; 145        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG7      ; 150        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG8      ; 156        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG9      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG10     ; 167        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG11     ; 175        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG12     ; 193        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG13     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG14     ; 199        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AG15     ; 201        ; 4        ; CLOCK_27                                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AG16     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG17     ; 207        ; 4        ; HEX7[2]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG18     ; 217        ; 4        ; HEX7[5]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG19     ; 219        ; 4        ; HEX5[4]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG20     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG21     ; 223        ; 4        ; HEX4[2]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG22     ; 227        ; 4        ; GPIO_1[26]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG23     ; 229        ; 4        ; GPIO_1[31]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG24     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG25     ; 245        ; 4        ; GPIO_1[22]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG26     ; 270        ; 4        ; GPIO_1[35]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG27     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG28     ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH2      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH3      ; 137        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH4      ; 142        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH5      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH6      ; 146        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH7      ; 151        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH8      ; 157        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH9      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH10     ; 168        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH11     ; 176        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH12     ; 194        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH13     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH14     ; 200        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AH15     ; 202        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AH16     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH17     ; 208        ; 4        ; HEX7[3]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH18     ; 218        ; 4        ; HEX5[6]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH19     ; 220        ; 4        ; HEX5[3]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH20     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH21     ; 224        ; 4        ; HEX4[3]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH22     ; 228        ; 4        ; GPIO_1[28]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH23     ; 230        ; 4        ; GPIO_1[34]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH24     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH25     ; 246        ; 4        ; GPIO_1[24]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH26     ; 271        ; 4        ; GPIO_1[33]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH27     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 534        ; 8        ; OTG_RD_N                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B4       ; 533        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B6       ; 505        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 502        ; 8        ; I2C_SCLK                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B8       ; 518        ; 8        ; VGA_G[5]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B10      ; 492        ; 8        ; VGA_B[0]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B11      ; 488        ; 8        ; VGA_B[3]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B14      ; 473        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B15      ; 471        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B17      ; 463        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B18      ; 443        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B19      ; 441        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B21      ; 426        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B22      ; 424        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B23      ; 413        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B24      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B25      ; 406        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B26      ; 401        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C1       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C2       ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 543        ; 8        ; OTG_ADDR[1]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C4       ; 539        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ; 538        ; 8        ; OTG_RST_N                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C6       ; 536        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 521        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 519        ; 8        ; VGA_G[4]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C9       ; 510        ; 8        ; VGA_G[7]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C10      ; 495        ; 8        ; VGA_SYNC                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C11      ; 508        ; 8        ; VGA_B[2]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C12      ; 478        ; 8        ; VGA_B[5]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C13      ; 474        ; 8        ; VGA_VS                                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C14      ; 476        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 468        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C16      ; 460        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C17      ; 438        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ; 429        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C19      ; 435        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C20      ; 431        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C21      ; 422        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C22      ; 418        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C23      ; 415        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C24      ; 416        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C25      ; 411        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C26      ; 400        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C27      ; 382        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C28      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D1       ; 3          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ; 540        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D5       ; 537        ; 8        ; OTG_INT                                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D6       ; 524        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ; 522        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D8       ; 520        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 511        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ; 496        ; 8        ; VGA_R[2]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D11      ; 509        ; 8        ; VGA_B[6]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D12      ; 479        ; 8        ; VGA_B[7]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D13      ; 475        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D14      ; 477        ; 8        ; VGA_B[9]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D15      ; 469        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D16      ; 461        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D17      ; 439        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D18      ; 430        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D19      ; 436        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D20      ; 432        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D21      ; 419        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D22      ; 402        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D23      ; 414        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D24      ; 417        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D25      ; 410        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D26      ; 383        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D27      ; 381        ; 6        ; VGA_G[8]                                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; D28      ; 380        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 17         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E2       ; 16         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; E3       ; 7          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E4       ; 541        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E5       ; 542        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E6       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E7       ; 523        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ; 526        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E10      ; 516        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 499        ; 8        ; VGA_R[1]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E12      ; 497        ; 8        ; VGA_R[0]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E13      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ; 486        ; 8        ; VGA_G[9]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E15      ; 467        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E17      ; 456        ; 7        ; HEX0[2]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E18      ; 427        ; 7        ; LEDR[5]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E19      ; 421        ; 7        ; LEDR[2]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E20      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E21      ; 407        ; 7        ; LEDG[0]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E22      ; 403        ; 7        ; LEDG[1]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E23      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E24      ; 433        ; 7        ; LEDG[3]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E25      ; 434        ; 7        ; LEDG[2]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E26      ; 378        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E27      ; 375        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E28      ; 374        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 19         ; 1        ; OTG_DATA[13]                                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F2       ; 18         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 8          ; 1        ; OTG_DATA[14]                                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F4       ; 10         ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; F5       ; 9          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ; 531        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 527        ; 8        ; VGA_G[2]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F10      ; 512        ; 8        ; VGA_G[6]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F11      ; 500        ; 8        ; VGA_BLANK                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F12      ; 498        ; 8        ; VGA_R[3]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F14      ; 485        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F15      ; 466        ; 7        ; LEDR[14]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F17      ; 455        ; 7        ; LEDG[8]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F18      ; 428        ; 7        ; LEDR[4]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F19      ; 420        ; 7        ; LEDR[1]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F21      ; 408        ; 7        ; LEDR[3]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F22      ; 409        ; 7        ; HEX0[1]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F24      ; 396        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F25      ; 395        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F26      ; 379        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F27      ; 373        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F28      ; 372        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 26         ; 1        ; OTG_DATA[10]                                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G2       ; 25         ; 1        ; OTG_DATA[11]                                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G3       ; 13         ; 1        ; OTG_DATA[12]                                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G4       ; 12         ; 1        ; OTG_DATA[15]                                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G5       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ; 5          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G7       ; 530        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G8       ; 528        ; 8        ; VGA_G[0]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G9       ; 525        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G10      ; 513        ; 8        ; VGA_R[4]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G11      ; 506        ; 8        ; VGA_G[1]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G12      ; 503        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G13      ; 493        ; 8        ; VGA_HS                                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G14      ; 484        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G15      ; 457        ; 7        ; LEDR[15]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G16      ; 453        ; 7        ; LEDR[16]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G17      ; 437        ; 7        ; LEDR[9]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G18      ; 452        ; 7        ; HEX0[0]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G19      ; 451        ; 7        ; LEDR[0]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G20      ; 444        ; 7        ; LEDG[5]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G21      ; 445        ; 7        ; LEDG[7]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G22      ; 449        ; 7        ; LEDG[6]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G23      ; 398        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G24      ; 397        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G25      ; 393        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G26      ; 392        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G27      ; 367        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G28      ; 366        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H3       ; 15         ; 1        ; OTG_DATA[8]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H4       ; 14         ; 1        ; OTG_DATA[9]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H5       ; 20         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H6       ; 11         ; 1        ; OTG_DATA[7]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H7       ; 4          ; 1        ; OTG_ADDR[0]                                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H8       ; 529        ; 8        ; VGA_R[6]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H9       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ; 514        ; 8        ; VGA_R[7]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H11      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H12      ; 507        ; 8        ; VGA_G[3]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H13      ; 494        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H14      ; 480        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ; 464        ; 7        ; LEDR[17]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H16      ; 459        ; 7        ; LEDR[11]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H17      ; 454        ; 7        ; LEDR[13]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H18      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H19      ; 446        ; 7        ; LEDR[7]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H20      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H21      ; 448        ; 7        ; LEDG[4]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H22      ; 399        ; 6        ; HEX0[6]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H23      ; 391        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H24      ; 390        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H25      ; 377        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H26      ; 376        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J1       ; 64         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J3       ; 23         ; 1        ; OTG_DATA[5]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J4       ; 22         ; 1        ; OTG_DATA[4]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J5       ; 36         ; 1        ; OTG_DATA[2]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J6       ; 35         ; 1        ; OTG_DATA[0]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J7       ; 37         ; 1        ; OTG_DATA[6]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J8       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J10      ; 515        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ; 490        ; 8        ; VGA_R[5]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; J13      ; 489        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J14      ; 481        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J15      ; 465        ; 7        ; LEDR[10]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; J16      ; 458        ; 7        ; LEDR[12]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; J17      ; 450        ; 7        ; LEDR[8]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; J18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J19      ; 447        ; 7        ; LEDR[6]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; J20      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J21      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J22      ; 394        ; 6        ; HEX0[5]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J23      ; 387        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J24      ; 386        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J25      ; 365        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J26      ; 364        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J27      ; 338        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J28      ; 337        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K1       ; 28         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 27         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ; 30         ; 1        ; OTG_DATA[3]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K4       ; 29         ; 1        ; OTG_DATA[1]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K5       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ; 38         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K8       ; 39         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 389        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 388        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K24      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K25      ; 371        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K26      ; 370        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K27      ; 362        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K28      ; 361        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 49         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 48         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ; 32         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L4       ; 31         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L5       ; 21         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L6       ; 43         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L7       ; 42         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L8       ; 40         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L21      ; 385        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L22      ; 384        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L23      ; 360        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L24      ; 359        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L25      ; 369        ; 6        ; HEX0[4]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L26      ; 363        ; 6        ; HEX0[3]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L27      ; 358        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L28      ; 357        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 51         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 50         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M3       ; 34         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 33         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M5       ; 41         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M6       ; 24         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ; 47         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M8       ; 46         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M21      ; 368        ; 6        ; KEY[1]                                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M22      ; 342        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M23      ; 344        ; 6        ; KEY[0]                                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M24      ; 347        ; 6        ; HEX1[0]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M25      ; 356        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M26      ; 355        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M27      ; 354        ; 6        ; VGA_B[8]                                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M28      ; 353        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N3       ; 45         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N4       ; 44         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N5       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 56         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; N8       ; 54         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N21      ; 348        ; 6        ; KEY[2]                                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N22      ; 340        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N24      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N25      ; 352        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N26      ; 351        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P1       ; 53         ; 1        ; DRAM_ADDR[3]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P2       ; 52         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 55         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; P4       ; 57         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ; 59         ; 1        ; altera_reserved_tck                                       ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; P6       ; 61         ; 1        ; altera_reserved_tdo                                       ; output ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; P7       ; 58         ; 1        ; altera_reserved_tdi                                       ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; P8       ; 60         ; 1        ; altera_reserved_tms                                       ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; P9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ; 334        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P22      ; 343        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P23      ; 341        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P24      ; 339        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P25      ; 346        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P26      ; 345        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P27      ; 350        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P28      ; 349        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ; 68         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ; 67         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R3       ; 73         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R4       ; 74         ; 2        ; DRAM_BA_1                                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R5       ; 77         ; 2        ; DRAM_ADDR[10]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R6       ; 70         ; 2        ; DRAM_ADDR[0]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R7       ; 69         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R8       ; 62         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R21      ; 333        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R22      ; 332        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R23      ; 331        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R24      ; 330        ; 5        ; KEY[3]                                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R25      ; 327        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R26      ; 326        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R27      ; 329        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R28      ; 328        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T3       ; 76         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T4       ; 75         ; 2        ; DRAM_CS_N                                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T5       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T7       ; 78         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T8       ; 100        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 325        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T22      ; 324        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T24      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T25      ; 323        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T26      ; 322        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T28      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; U1       ; 80         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U2       ; 79         ; 2        ; DRAM_LDQM                                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U3       ; 71         ; 2        ; DRAM_DQ[7]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U4       ; 72         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U5       ; 90         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U6       ; 89         ; 2        ; DRAM_RAS_N                                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U7       ; 103        ; 2        ; DRAM_BA_0                                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U8       ; 104        ; 2        ; DRAM_ADDR[2]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U21      ; 319        ; 5        ; HEX3[1]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U22      ; 313        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U23      ; 305        ; 5        ; HEX1[5]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U24      ; 316        ; 5        ; HEX1[6]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U25      ; 315        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U26      ; 314        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U27      ; 318        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U28      ; 317        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V1       ; 84         ; 2        ; DRAM_DQ[6]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V2       ; 83         ; 2        ; DRAM_DQ[5]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V3       ; 82         ; 2        ; DRAM_DQ[4]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V4       ; 81         ; 2        ; DRAM_DQ[2]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V5       ; 108        ; 2        ; DRAM_ADDR[4]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V6       ; 107        ; 2        ; DRAM_WE_N                                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V7       ; 110        ; 2        ; DRAM_CAS_N                                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V8       ; 109        ; 2        ; DRAM_ADDR[1]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 311        ; 5        ; HEX3[0]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V22      ; 312        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V23      ; 309        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V24      ; 308        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V25      ; 307        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V26      ; 306        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V27      ; 304        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V28      ; 303        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 88         ; 2        ; DRAM_DQ[3]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W2       ; 87         ; 2        ; DRAM_DQ[1]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W3       ; 112        ; 2        ; DRAM_DQ[0]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W4       ; 111        ; 2        ; DRAM_UDQM                                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W5       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W7       ; 115        ; 2        ; DRAM_ADDR[6]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W8       ; 116        ; 2        ; DRAM_ADDR[5]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W21      ; 310        ; 5        ; HEX1[2]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W22      ; 321        ; 5        ; HEX1[3]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W24      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W25      ; 300        ; 5        ; HEX1[4]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W26      ; 299        ; 5        ; HEX2[3]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W27      ; 301        ; 5        ; HEX2[5]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W28      ; 302        ; 5        ; HEX2[6]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y1       ; 66         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; Y2       ; 65         ; 2        ; CLOCK_50                                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y3       ; 92         ; 2        ; DRAM_DQ[8]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y4       ; 91         ; 2        ; DRAM_DQ[9]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y5       ; 114        ; 2        ; DRAM_ADDR[8]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y6       ; 113        ; 2        ; DRAM_ADDR[9]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y7       ; 117        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y8       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y10      ; 140        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y12      ; 187        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y13      ; 189        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ; 197        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y15      ; 198        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y16      ; 250        ; 4        ; GPIO_1[5]                                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y17      ; 249        ; 4        ; GPIO_1[3]                                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ; 263        ; 4        ; HEX3[6]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y20      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y21      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y22      ; 320        ; 5        ; HEX1[1]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y23      ; 288        ; 5        ; SW[17]                                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y24      ; 287        ; 5        ; SW[16]                                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y25      ; 298        ; 5        ; HEX2[2]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y26      ; 297        ; 5        ; HEX2[4]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y27      ; 336        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; Y28      ; 335        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                                                    ;
+-------------------------------+----------------------------------------------------------------------------------------------------------------+
; Name                          ; Sdram_Control_4Port:u6|my_Sdram_PLL:sdram_pll1|altpll:altpll_component|my_Sdram_PLL_altpll:auto_generated|pll1 ;
+-------------------------------+----------------------------------------------------------------------------------------------------------------+
; SDC pin name                  ; u6|sdram_pll1|altpll_component|auto_generated|pll1                                                             ;
; PLL mode                      ; Normal                                                                                                         ;
; Compensate clock              ; clock0                                                                                                         ;
; Compensated input/output pins ; --                                                                                                             ;
; Switchover type               ; --                                                                                                             ;
; Input frequency 0             ; 50.0 MHz                                                                                                       ;
; Input frequency 1             ; --                                                                                                             ;
; Nominal PFD frequency         ; 50.0 MHz                                                                                                       ;
; Nominal VCO frequency         ; 600.0 MHz                                                                                                      ;
; VCO post scale K counter      ; 2                                                                                                              ;
; VCO frequency control         ; Auto                                                                                                           ;
; VCO phase shift step          ; 208 ps                                                                                                         ;
; VCO multiply                  ; --                                                                                                             ;
; VCO divide                    ; --                                                                                                             ;
; Freq min lock                 ; 25.0 MHz                                                                                                       ;
; Freq max lock                 ; 54.18 MHz                                                                                                      ;
; M VCO Tap                     ; 5                                                                                                              ;
; M Initial                     ; 4                                                                                                              ;
; M value                       ; 12                                                                                                             ;
; N value                       ; 1                                                                                                              ;
; Charge pump current           ; setting 1                                                                                                      ;
; Loop filter resistance        ; setting 27                                                                                                     ;
; Loop filter capacitance       ; setting 0                                                                                                      ;
; Bandwidth                     ; 680 kHz to 980 kHz                                                                                             ;
; Bandwidth type                ; Medium                                                                                                         ;
; Real time reconfigurable      ; Off                                                                                                            ;
; Scan chain MIF file           ; --                                                                                                             ;
; Preserve PLL counter order    ; Off                                                                                                            ;
; PLL location                  ; PLL_1                                                                                                          ;
; Inclk0 signal                 ; CLOCK_50                                                                                                       ;
; Inclk1 signal                 ; --                                                                                                             ;
; Inclk0 signal type            ; Dedicated Pin                                                                                                  ;
; Inclk1 signal type            ; --                                                                                                             ;
+-------------------------------+----------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                                                                          ;
+----------------------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-----------------------------------------------------------+
; Name                                                                                                                       ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift     ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                              ;
+----------------------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-----------------------------------------------------------+
; Sdram_Control_4Port:u6|my_Sdram_PLL:sdram_pll1|altpll:altpll_component|my_Sdram_PLL_altpll:auto_generated|wire_pll1_clk[0] ; clock0       ; 3    ; 1   ; 150.0 MHz        ; 0 (0 ps)        ; 11.25 (208 ps)   ; 50/50      ; C1      ; 4             ; 2/2 Even   ; --            ; 4       ; 5       ; u6|sdram_pll1|altpll_component|auto_generated|pll1|clk[0] ;
; Sdram_Control_4Port:u6|my_Sdram_PLL:sdram_pll1|altpll:altpll_component|my_Sdram_PLL_altpll:auto_generated|wire_pll1_clk[1] ; clock1       ; 3    ; 1   ; 150.0 MHz        ; -326 (-6042 ps) ; 11.25 (208 ps)   ; 50/50      ; C0      ; 4             ; 2/2 Even   ; --            ; 1       ; 0       ; u6|sdram_pll1|altpll_component|auto_generated|pll1|clk[1] ;
+----------------------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-----------------------------------------------------------+


+---------------------------------------------+
; I/O Assignment Warnings                     ;
+---------------+-----------------------------+
; Pin Name      ; Reason                      ;
+---------------+-----------------------------+
; HEX0[0]       ; Missing drive strength      ;
; HEX0[1]       ; Missing drive strength      ;
; HEX0[2]       ; Missing drive strength      ;
; HEX0[3]       ; Missing drive strength      ;
; HEX0[4]       ; Missing drive strength      ;
; HEX0[5]       ; Missing drive strength      ;
; HEX0[6]       ; Missing drive strength      ;
; HEX1[0]       ; Missing drive strength      ;
; HEX1[1]       ; Missing drive strength      ;
; HEX1[2]       ; Missing drive strength      ;
; HEX1[3]       ; Missing drive strength      ;
; HEX1[4]       ; Missing drive strength      ;
; HEX1[5]       ; Missing drive strength      ;
; HEX1[6]       ; Missing drive strength      ;
; HEX2[0]       ; Missing drive strength      ;
; HEX2[1]       ; Missing drive strength      ;
; HEX2[2]       ; Missing drive strength      ;
; HEX2[3]       ; Missing drive strength      ;
; HEX2[4]       ; Missing drive strength      ;
; HEX2[5]       ; Missing drive strength      ;
; HEX2[6]       ; Missing drive strength      ;
; HEX3[0]       ; Missing drive strength      ;
; HEX3[1]       ; Missing drive strength      ;
; HEX3[2]       ; Missing drive strength      ;
; HEX3[3]       ; Missing drive strength      ;
; HEX3[4]       ; Missing drive strength      ;
; HEX3[5]       ; Missing drive strength      ;
; HEX3[6]       ; Missing drive strength      ;
; HEX4[0]       ; Missing drive strength      ;
; HEX4[1]       ; Missing drive strength      ;
; HEX4[2]       ; Missing drive strength      ;
; HEX4[3]       ; Missing drive strength      ;
; HEX4[4]       ; Missing drive strength      ;
; HEX4[5]       ; Missing drive strength      ;
; HEX4[6]       ; Missing drive strength      ;
; HEX5[0]       ; Missing drive strength      ;
; HEX5[1]       ; Missing drive strength      ;
; HEX5[2]       ; Missing drive strength      ;
; HEX5[3]       ; Missing drive strength      ;
; HEX5[4]       ; Missing drive strength      ;
; HEX5[5]       ; Missing drive strength      ;
; HEX5[6]       ; Missing drive strength      ;
; HEX6[0]       ; Missing drive strength      ;
; HEX6[1]       ; Missing drive strength      ;
; HEX6[2]       ; Missing drive strength      ;
; HEX6[3]       ; Missing drive strength      ;
; HEX6[4]       ; Missing drive strength      ;
; HEX6[5]       ; Missing drive strength      ;
; HEX6[6]       ; Missing drive strength      ;
; HEX7[0]       ; Missing drive strength      ;
; HEX7[1]       ; Missing drive strength      ;
; HEX7[2]       ; Missing drive strength      ;
; HEX7[3]       ; Missing drive strength      ;
; HEX7[4]       ; Missing drive strength      ;
; HEX7[5]       ; Missing drive strength      ;
; HEX7[6]       ; Missing drive strength      ;
; LEDG[0]       ; Missing drive strength      ;
; LEDG[1]       ; Missing drive strength      ;
; LEDG[2]       ; Missing drive strength      ;
; LEDG[3]       ; Missing drive strength      ;
; LEDG[4]       ; Missing drive strength      ;
; LEDG[5]       ; Missing drive strength      ;
; LEDG[6]       ; Missing drive strength      ;
; LEDG[7]       ; Missing drive strength      ;
; LEDG[8]       ; Missing drive strength      ;
; LEDR[0]       ; Missing drive strength      ;
; LEDR[1]       ; Missing drive strength      ;
; LEDR[2]       ; Missing drive strength      ;
; LEDR[3]       ; Missing drive strength      ;
; LEDR[4]       ; Missing drive strength      ;
; LEDR[5]       ; Missing drive strength      ;
; LEDR[6]       ; Missing drive strength      ;
; LEDR[7]       ; Missing drive strength      ;
; LEDR[8]       ; Missing drive strength      ;
; LEDR[9]       ; Missing drive strength      ;
; LEDR[10]      ; Missing drive strength      ;
; LEDR[11]      ; Missing drive strength      ;
; LEDR[12]      ; Missing drive strength      ;
; LEDR[13]      ; Missing drive strength      ;
; LEDR[14]      ; Missing drive strength      ;
; LEDR[15]      ; Missing drive strength      ;
; LEDR[16]      ; Missing drive strength      ;
; LEDR[17]      ; Missing drive strength      ;
; DRAM_ADDR[0]  ; Missing drive strength      ;
; DRAM_ADDR[1]  ; Missing drive strength      ;
; DRAM_ADDR[2]  ; Missing drive strength      ;
; DRAM_ADDR[3]  ; Missing drive strength      ;
; DRAM_ADDR[4]  ; Missing drive strength      ;
; DRAM_ADDR[5]  ; Missing drive strength      ;
; DRAM_ADDR[6]  ; Missing drive strength      ;
; DRAM_ADDR[7]  ; Missing drive strength      ;
; DRAM_ADDR[8]  ; Missing drive strength      ;
; DRAM_ADDR[9]  ; Missing drive strength      ;
; DRAM_ADDR[10] ; Missing drive strength      ;
; DRAM_ADDR[11] ; Missing drive strength      ;
; DRAM_LDQM     ; Missing drive strength      ;
; DRAM_UDQM     ; Missing drive strength      ;
; DRAM_WE_N     ; Missing drive strength      ;
; DRAM_CAS_N    ; Missing drive strength      ;
; DRAM_RAS_N    ; Missing drive strength      ;
; DRAM_CS_N     ; Missing drive strength      ;
; DRAM_BA_0     ; Missing drive strength      ;
; DRAM_BA_1     ; Missing drive strength      ;
; DRAM_CLK      ; Missing drive strength      ;
; DRAM_CKE      ; Missing drive strength      ;
; OTG_ADDR[0]   ; Missing drive strength      ;
; OTG_ADDR[1]   ; Missing drive strength      ;
; OTG_CS_N      ; Missing drive strength      ;
; OTG_RD_N      ; Missing drive strength      ;
; OTG_WR_N      ; Missing drive strength      ;
; OTG_RST_N     ; Missing drive strength      ;
; I2C_SCLK      ; Missing drive strength      ;
; VGA_CLK       ; Missing drive strength      ;
; VGA_HS        ; Missing drive strength      ;
; VGA_VS        ; Missing drive strength      ;
; VGA_BLANK     ; Missing drive strength      ;
; VGA_SYNC      ; Missing drive strength      ;
; VGA_R[0]      ; Missing drive strength      ;
; VGA_R[1]      ; Missing drive strength      ;
; VGA_R[2]      ; Missing drive strength      ;
; VGA_R[3]      ; Missing drive strength      ;
; VGA_R[4]      ; Missing drive strength      ;
; VGA_R[5]      ; Missing drive strength      ;
; VGA_R[6]      ; Missing drive strength      ;
; VGA_R[7]      ; Missing drive strength      ;
; VGA_R[8]      ; Missing drive strength      ;
; VGA_R[9]      ; Missing drive strength      ;
; VGA_G[0]      ; Missing drive strength      ;
; VGA_G[1]      ; Missing drive strength      ;
; VGA_G[2]      ; Missing drive strength      ;
; VGA_G[3]      ; Missing drive strength      ;
; VGA_G[4]      ; Missing drive strength      ;
; VGA_G[5]      ; Missing drive strength      ;
; VGA_G[6]      ; Missing drive strength      ;
; VGA_G[7]      ; Missing drive strength      ;
; VGA_G[8]      ; Missing drive strength      ;
; VGA_G[9]      ; Missing drive strength      ;
; VGA_B[0]      ; Missing drive strength      ;
; VGA_B[1]      ; Missing drive strength      ;
; VGA_B[2]      ; Missing drive strength      ;
; VGA_B[3]      ; Missing drive strength      ;
; VGA_B[4]      ; Missing drive strength      ;
; VGA_B[5]      ; Missing drive strength      ;
; VGA_B[6]      ; Missing drive strength      ;
; VGA_B[7]      ; Missing drive strength      ;
; VGA_B[8]      ; Missing drive strength      ;
; VGA_B[9]      ; Missing drive strength      ;
; GPIO_1[16]    ; Missing drive strength      ;
; GPIO_1[17]    ; Missing drive strength      ;
; GPIO_1[18]    ; Missing drive strength      ;
; GPIO_1[19]    ; Missing drive strength      ;
; GPIO_1[20]    ; Missing drive strength      ;
; GPIO_1[21]    ; Missing drive strength      ;
; GPIO_1[22]    ; Missing drive strength      ;
; GPIO_1[23]    ; Missing drive strength      ;
; GPIO_1[24]    ; Missing drive strength      ;
; GPIO_1[25]    ; Missing drive strength      ;
; GPIO_1[26]    ; Missing drive strength      ;
; GPIO_1[27]    ; Missing drive strength      ;
; GPIO_1[28]    ; Missing drive strength      ;
; GPIO_1[29]    ; Missing drive strength      ;
; GPIO_1[30]    ; Missing drive strength      ;
; GPIO_1[32]    ; Missing drive strength      ;
; GPIO_1[33]    ; Missing drive strength      ;
; GPIO_1[34]    ; Missing drive strength      ;
; GPIO_1[35]    ; Missing drive strength      ;
; DRAM_DQ[0]    ; Missing drive strength      ;
; DRAM_DQ[1]    ; Missing drive strength      ;
; DRAM_DQ[2]    ; Missing drive strength      ;
; DRAM_DQ[3]    ; Missing drive strength      ;
; DRAM_DQ[4]    ; Missing drive strength      ;
; DRAM_DQ[5]    ; Missing drive strength      ;
; DRAM_DQ[6]    ; Missing drive strength      ;
; DRAM_DQ[7]    ; Missing drive strength      ;
; DRAM_DQ[8]    ; Missing drive strength      ;
; DRAM_DQ[9]    ; Missing drive strength      ;
; DRAM_DQ[10]   ; Missing drive strength      ;
; DRAM_DQ[11]   ; Missing drive strength      ;
; DRAM_DQ[12]   ; Missing drive strength      ;
; DRAM_DQ[13]   ; Missing drive strength      ;
; DRAM_DQ[14]   ; Missing drive strength      ;
; DRAM_DQ[15]   ; Missing drive strength      ;
; OTG_DATA[0]   ; Missing drive strength      ;
; OTG_DATA[1]   ; Missing drive strength      ;
; OTG_DATA[2]   ; Missing drive strength      ;
; OTG_DATA[3]   ; Missing drive strength      ;
; OTG_DATA[4]   ; Missing drive strength      ;
; OTG_DATA[5]   ; Missing drive strength      ;
; OTG_DATA[6]   ; Missing drive strength      ;
; OTG_DATA[7]   ; Missing drive strength      ;
; OTG_DATA[8]   ; Missing drive strength      ;
; OTG_DATA[9]   ; Missing drive strength      ;
; OTG_DATA[10]  ; Missing drive strength      ;
; OTG_DATA[11]  ; Missing drive strength      ;
; OTG_DATA[12]  ; Missing drive strength      ;
; OTG_DATA[13]  ; Missing drive strength      ;
; OTG_DATA[14]  ; Missing drive strength      ;
; OTG_DATA[15]  ; Missing drive strength      ;
; I2C_SDAT      ; Missing drive strength      ;
; GPIO_1[0]     ; Missing drive strength      ;
; GPIO_1[1]     ; Missing drive strength      ;
; GPIO_1[2]     ; Missing drive strength      ;
; GPIO_1[3]     ; Missing drive strength      ;
; GPIO_1[4]     ; Missing drive strength      ;
; GPIO_1[5]     ; Missing drive strength      ;
; GPIO_1[6]     ; Missing drive strength      ;
; GPIO_1[7]     ; Missing drive strength      ;
; GPIO_1[8]     ; Missing drive strength      ;
; GPIO_1[9]     ; Missing drive strength      ;
; GPIO_1[10]    ; Missing drive strength      ;
; GPIO_1[12]    ; Missing drive strength      ;
; GPIO_1[13]    ; Missing drive strength      ;
; GPIO_1[14]    ; Missing drive strength      ;
; GPIO_1[15]    ; Missing drive strength      ;
; CLOCK_27      ; Missing location assignment ;
; VGA_R[8]      ; Missing location assignment ;
; VGA_R[9]      ; Missing location assignment ;
; VGA_G[8]      ; Missing location assignment ;
; VGA_G[9]      ; Missing location assignment ;
; VGA_B[8]      ; Missing location assignment ;
; VGA_B[9]      ; Missing location assignment ;
+---------------+-----------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                                                              ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                                                                                                              ; Entity Name                                         ; Library Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------+--------------+
; |DE2_CCD                                                                                                                                ; 4534 (28)   ; 2595 (1)                  ; 12 (12)       ; 919288      ; 121  ; 4            ; 0       ; 2         ; 241  ; 0            ; 1939 (27)    ; 692 (1)           ; 1903 (7)         ; |DE2_CCD                                                                                                                                                                                                                                                                                                                                                                                                                                         ; DE2_CCD                                             ; work         ;
;    |CCD_Capture:u3|                                                                                                                     ; 51 (51)     ; 42 (42)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 12 (12)           ; 30 (30)          ; |DE2_CCD|CCD_Capture:u3                                                                                                                                                                                                                                                                                                                                                                                                                          ; CCD_Capture                                         ; work         ;
;    |I2C_CCD_Config:u7|                                                                                                                  ; 149 (96)    ; 67 (41)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 65 (38)      ; 7 (0)             ; 77 (58)          ; |DE2_CCD|I2C_CCD_Config:u7                                                                                                                                                                                                                                                                                                                                                                                                                       ; I2C_CCD_Config                                      ; work         ;
;       |I2C_Controller:u0|                                                                                                               ; 53 (53)     ; 26 (26)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (27)      ; 7 (7)             ; 19 (19)          ; |DE2_CCD|I2C_CCD_Config:u7|I2C_Controller:u0                                                                                                                                                                                                                                                                                                                                                                                                     ; I2C_Controller                                      ; work         ;
;    |Mirror_Col:u8|                                                                                                                      ; 21 (21)     ; 11 (11)                   ; 0 (0)         ; 19200       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 1 (1)             ; 10 (10)          ; |DE2_CCD|Mirror_Col:u8                                                                                                                                                                                                                                                                                                                                                                                                                           ; Mirror_Col                                          ; work         ;
;       |my_Stack_RAM:comb_130|                                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 6400        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_CCD|Mirror_Col:u8|my_Stack_RAM:comb_130                                                                                                                                                                                                                                                                                                                                                                                                     ; my_Stack_RAM                                        ; work         ;
;          |altsyncram:altsyncram_component|                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 6400        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_CCD|Mirror_Col:u8|my_Stack_RAM:comb_130|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                                                                                                                     ; altsyncram                                          ; work         ;
;             |altsyncram_pgp1:auto_generated|                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 6400        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_CCD|Mirror_Col:u8|my_Stack_RAM:comb_130|altsyncram:altsyncram_component|altsyncram_pgp1:auto_generated                                                                                                                                                                                                                                                                                                                                      ; altsyncram_pgp1                                     ; work         ;
;       |my_Stack_RAM:comb_62|                                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 6400        ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_CCD|Mirror_Col:u8|my_Stack_RAM:comb_62                                                                                                                                                                                                                                                                                                                                                                                                      ; my_Stack_RAM                                        ; work         ;
;          |altsyncram:altsyncram_component|                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 6400        ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_CCD|Mirror_Col:u8|my_Stack_RAM:comb_62|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                                                                                                                      ; altsyncram                                          ; work         ;
;             |altsyncram_pgp1:auto_generated|                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 6400        ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_CCD|Mirror_Col:u8|my_Stack_RAM:comb_62|altsyncram:altsyncram_component|altsyncram_pgp1:auto_generated                                                                                                                                                                                                                                                                                                                                       ; altsyncram_pgp1                                     ; work         ;
;       |my_Stack_RAM:comb_96|                                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 6400        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_CCD|Mirror_Col:u8|my_Stack_RAM:comb_96                                                                                                                                                                                                                                                                                                                                                                                                      ; my_Stack_RAM                                        ; work         ;
;          |altsyncram:altsyncram_component|                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 6400        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_CCD|Mirror_Col:u8|my_Stack_RAM:comb_96|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                                                                                                                      ; altsyncram                                          ; work         ;
;             |altsyncram_pgp1:auto_generated|                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 6400        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_CCD|Mirror_Col:u8|my_Stack_RAM:comb_96|altsyncram:altsyncram_component|altsyncram_pgp1:auto_generated                                                                                                                                                                                                                                                                                                                                       ; altsyncram_pgp1                                     ; work         ;
;    |RAW2RGB:u4|                                                                                                                         ; 105 (89)    ; 62 (51)                   ; 0 (0)         ; 25560       ; 5    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (38)      ; 17 (17)           ; 45 (34)          ; |DE2_CCD|RAW2RGB:u4                                                                                                                                                                                                                                                                                                                                                                                                                              ; RAW2RGB                                             ; work         ;
;       |my_Line_Buffer:u0|                                                                                                               ; 16 (0)      ; 11 (0)                    ; 0 (0)         ; 25560       ; 5    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 11 (0)           ; |DE2_CCD|RAW2RGB:u4|my_Line_Buffer:u0                                                                                                                                                                                                                                                                                                                                                                                                            ; my_Line_Buffer                                      ; work         ;
;          |altshift_taps:ALTSHIFT_TAPS_component|                                                                                        ; 16 (0)      ; 11 (0)                    ; 0 (0)         ; 25560       ; 5    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 11 (0)           ; |DE2_CCD|RAW2RGB:u4|my_Line_Buffer:u0|altshift_taps:ALTSHIFT_TAPS_component                                                                                                                                                                                                                                                                                                                                                                      ; altshift_taps                                       ; work         ;
;             |shift_taps_1uv:auto_generated|                                                                                             ; 16 (0)      ; 11 (0)                    ; 0 (0)         ; 25560       ; 5    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 11 (0)           ; |DE2_CCD|RAW2RGB:u4|my_Line_Buffer:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_1uv:auto_generated                                                                                                                                                                                                                                                                                                                                        ; shift_taps_1uv                                      ; work         ;
;                |altsyncram_jma1:altsyncram2|                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 25560       ; 5    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_CCD|RAW2RGB:u4|my_Line_Buffer:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_1uv:auto_generated|altsyncram_jma1:altsyncram2                                                                                                                                                                                                                                                                                                            ; altsyncram_jma1                                     ; work         ;
;                |cntr_lvf:cntr1|                                                                                                         ; 16 (13)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (2)        ; 0 (0)             ; 11 (11)          ; |DE2_CCD|RAW2RGB:u4|my_Line_Buffer:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_1uv:auto_generated|cntr_lvf:cntr1                                                                                                                                                                                                                                                                                                                         ; cntr_lvf                                            ; work         ;
;                   |cmpr_8ic:cmpr4|                                                                                                      ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |DE2_CCD|RAW2RGB:u4|my_Line_Buffer:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_1uv:auto_generated|cntr_lvf:cntr1|cmpr_8ic:cmpr4                                                                                                                                                                                                                                                                                                          ; cmpr_8ic                                            ; work         ;
;    |Reset_Delay:u2|                                                                                                                     ; 33 (33)     ; 25 (25)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 25 (25)          ; |DE2_CCD|Reset_Delay:u2                                                                                                                                                                                                                                                                                                                                                                                                                          ; Reset_Delay                                         ; work         ;
;    |SEG7_LUT_8:u5|                                                                                                                      ; 56 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 56 (0)       ; 0 (0)             ; 0 (0)            ; |DE2_CCD|SEG7_LUT_8:u5                                                                                                                                                                                                                                                                                                                                                                                                                           ; SEG7_LUT_8                                          ; work         ;
;       |SEG7_LUT:u0|                                                                                                                     ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |DE2_CCD|SEG7_LUT_8:u5|SEG7_LUT:u0                                                                                                                                                                                                                                                                                                                                                                                                               ; SEG7_LUT                                            ; work         ;
;       |SEG7_LUT:u1|                                                                                                                     ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |DE2_CCD|SEG7_LUT_8:u5|SEG7_LUT:u1                                                                                                                                                                                                                                                                                                                                                                                                               ; SEG7_LUT                                            ; work         ;
;       |SEG7_LUT:u2|                                                                                                                     ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |DE2_CCD|SEG7_LUT_8:u5|SEG7_LUT:u2                                                                                                                                                                                                                                                                                                                                                                                                               ; SEG7_LUT                                            ; work         ;
;       |SEG7_LUT:u3|                                                                                                                     ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |DE2_CCD|SEG7_LUT_8:u5|SEG7_LUT:u3                                                                                                                                                                                                                                                                                                                                                                                                               ; SEG7_LUT                                            ; work         ;
;       |SEG7_LUT:u4|                                                                                                                     ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |DE2_CCD|SEG7_LUT_8:u5|SEG7_LUT:u4                                                                                                                                                                                                                                                                                                                                                                                                               ; SEG7_LUT                                            ; work         ;
;       |SEG7_LUT:u5|                                                                                                                     ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |DE2_CCD|SEG7_LUT_8:u5|SEG7_LUT:u5                                                                                                                                                                                                                                                                                                                                                                                                               ; SEG7_LUT                                            ; work         ;
;       |SEG7_LUT:u6|                                                                                                                     ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |DE2_CCD|SEG7_LUT_8:u5|SEG7_LUT:u6                                                                                                                                                                                                                                                                                                                                                                                                               ; SEG7_LUT                                            ; work         ;
;       |SEG7_LUT:u7|                                                                                                                     ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |DE2_CCD|SEG7_LUT_8:u5|SEG7_LUT:u7                                                                                                                                                                                                                                                                                                                                                                                                               ; SEG7_LUT                                            ; work         ;
;    |Sdram_Control_4Port:u6|                                                                                                             ; 957 (245)   ; 721 (136)                 ; 0 (0)         ; 44064       ; 7    ; 0            ; 0       ; 0         ; 0    ; 0            ; 236 (105)    ; 258 (19)          ; 463 (121)        ; |DE2_CCD|Sdram_Control_4Port:u6                                                                                                                                                                                                                                                                                                                                                                                                                  ; Sdram_Control_4Port                                 ; work         ;
;       |command:command1|                                                                                                                ; 62 (62)     ; 48 (48)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 1 (1)             ; 47 (47)          ; |DE2_CCD|Sdram_Control_4Port:u6|command:command1                                                                                                                                                                                                                                                                                                                                                                                                 ; command                                             ; work         ;
;       |control_interface:control1|                                                                                                      ; 79 (79)     ; 55 (55)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (23)      ; 14 (14)           ; 42 (42)          ; |DE2_CCD|Sdram_Control_4Port:u6|control_interface:control1                                                                                                                                                                                                                                                                                                                                                                                       ; control_interface                                   ; work         ;
;       |my_Sdram_PLL:sdram_pll1|                                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_CCD|Sdram_Control_4Port:u6|my_Sdram_PLL:sdram_pll1                                                                                                                                                                                                                                                                                                                                                                                          ; my_Sdram_PLL                                        ; work         ;
;          |altpll:altpll_component|                                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_CCD|Sdram_Control_4Port:u6|my_Sdram_PLL:sdram_pll1|altpll:altpll_component                                                                                                                                                                                                                                                                                                                                                                  ; altpll                                              ; work         ;
;             |my_Sdram_PLL_altpll:auto_generated|                                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_CCD|Sdram_Control_4Port:u6|my_Sdram_PLL:sdram_pll1|altpll:altpll_component|my_Sdram_PLL_altpll:auto_generated                                                                                                                                                                                                                                                                                                                               ; my_Sdram_PLL_altpll                                 ; work         ;
;       |my_Sdram_RD_FIFO:read_fifo1|                                                                                                     ; 147 (0)     ; 125 (0)                   ; 0 (0)         ; 14336       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (0)       ; 57 (0)            ; 68 (0)           ; |DE2_CCD|Sdram_Control_4Port:u6|my_Sdram_RD_FIFO:read_fifo1                                                                                                                                                                                                                                                                                                                                                                                      ; my_Sdram_RD_FIFO                                    ; work         ;
;          |dcfifo:dcfifo_component|                                                                                                      ; 147 (0)     ; 125 (0)                   ; 0 (0)         ; 14336       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (0)       ; 57 (0)            ; 68 (0)           ; |DE2_CCD|Sdram_Control_4Port:u6|my_Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component                                                                                                                                                                                                                                                                                                                                                              ; dcfifo                                              ; work         ;
;             |dcfifo_ssp1:auto_generated|                                                                                                ; 147 (44)    ; 125 (33)                  ; 0 (0)         ; 14336       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (10)      ; 57 (24)           ; 68 (4)           ; |DE2_CCD|Sdram_Control_4Port:u6|my_Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_ssp1:auto_generated                                                                                                                                                                                                                                                                                                                                   ; dcfifo_ssp1                                         ; work         ;
;                |a_gray2bin_7ib:wrptr_g_gray2bin|                                                                                        ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 7 (7)            ; |DE2_CCD|Sdram_Control_4Port:u6|my_Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_ssp1:auto_generated|a_gray2bin_7ib:wrptr_g_gray2bin                                                                                                                                                                                                                                                                                                   ; a_gray2bin_7ib                                      ; work         ;
;                |a_gray2bin_7ib:ws_dgrp_gray2bin|                                                                                        ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |DE2_CCD|Sdram_Control_4Port:u6|my_Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_ssp1:auto_generated|a_gray2bin_7ib:ws_dgrp_gray2bin                                                                                                                                                                                                                                                                                                   ; a_gray2bin_7ib                                      ; work         ;
;                |a_graycounter_2lc:wrptr_g1p|                                                                                            ; 21 (21)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 19 (19)          ; |DE2_CCD|Sdram_Control_4Port:u6|my_Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_ssp1:auto_generated|a_graycounter_2lc:wrptr_g1p                                                                                                                                                                                                                                                                                                       ; a_graycounter_2lc                                   ; work         ;
;                |a_graycounter_677:rdptr_g1p|                                                                                            ; 23 (23)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 17 (17)          ; |DE2_CCD|Sdram_Control_4Port:u6|my_Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_ssp1:auto_generated|a_graycounter_677:rdptr_g1p                                                                                                                                                                                                                                                                                                       ; a_graycounter_677                                   ; work         ;
;                |alt_synch_pipe_apl:rs_dgwp|                                                                                             ; 22 (0)      ; 22 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (0)            ; 6 (0)            ; |DE2_CCD|Sdram_Control_4Port:u6|my_Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_ssp1:auto_generated|alt_synch_pipe_apl:rs_dgwp                                                                                                                                                                                                                                                                                                        ; alt_synch_pipe_apl                                  ; work         ;
;                   |dffpipe_se9:dffpipe13|                                                                                               ; 22 (22)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 6 (6)            ; |DE2_CCD|Sdram_Control_4Port:u6|my_Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_ssp1:auto_generated|alt_synch_pipe_apl:rs_dgwp|dffpipe_se9:dffpipe13                                                                                                                                                                                                                                                                                  ; dffpipe_se9                                         ; work         ;
;                |alt_synch_pipe_bpl:ws_dgrp|                                                                                             ; 22 (0)      ; 22 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 17 (0)            ; 5 (0)            ; |DE2_CCD|Sdram_Control_4Port:u6|my_Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_ssp1:auto_generated|alt_synch_pipe_bpl:ws_dgrp                                                                                                                                                                                                                                                                                                        ; alt_synch_pipe_bpl                                  ; work         ;
;                   |dffpipe_te9:dffpipe16|                                                                                               ; 22 (22)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 17 (17)           ; 5 (5)            ; |DE2_CCD|Sdram_Control_4Port:u6|my_Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_ssp1:auto_generated|alt_synch_pipe_bpl:ws_dgrp|dffpipe_te9:dffpipe16                                                                                                                                                                                                                                                                                  ; dffpipe_te9                                         ; work         ;
;                |altsyncram_5u81:fifo_ram|                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 14336       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_CCD|Sdram_Control_4Port:u6|my_Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_ssp1:auto_generated|altsyncram_5u81:fifo_ram                                                                                                                                                                                                                                                                                                          ; altsyncram_5u81                                     ; work         ;
;                |cmpr_o76:rdempty_eq_comp|                                                                                               ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; |DE2_CCD|Sdram_Control_4Port:u6|my_Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_ssp1:auto_generated|cmpr_o76:rdempty_eq_comp                                                                                                                                                                                                                                                                                                          ; cmpr_o76                                            ; work         ;
;                |cmpr_o76:wrfull_eq_comp|                                                                                                ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; |DE2_CCD|Sdram_Control_4Port:u6|my_Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_ssp1:auto_generated|cmpr_o76:wrfull_eq_comp                                                                                                                                                                                                                                                                                                           ; cmpr_o76                                            ; work         ;
;                |dffpipe_re9:ws_brp|                                                                                                     ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |DE2_CCD|Sdram_Control_4Port:u6|my_Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_ssp1:auto_generated|dffpipe_re9:ws_brp                                                                                                                                                                                                                                                                                                                ; dffpipe_re9                                         ; work         ;
;                |dffpipe_re9:ws_bwp|                                                                                                     ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |DE2_CCD|Sdram_Control_4Port:u6|my_Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_ssp1:auto_generated|dffpipe_re9:ws_bwp                                                                                                                                                                                                                                                                                                                ; dffpipe_re9                                         ; work         ;
;       |my_Sdram_RD_FIFO:read_fifo2|                                                                                                     ; 153 (0)     ; 125 (0)                   ; 0 (0)         ; 13312       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (0)       ; 61 (0)            ; 64 (0)           ; |DE2_CCD|Sdram_Control_4Port:u6|my_Sdram_RD_FIFO:read_fifo2                                                                                                                                                                                                                                                                                                                                                                                      ; my_Sdram_RD_FIFO                                    ; work         ;
;          |dcfifo:dcfifo_component|                                                                                                      ; 153 (0)     ; 125 (0)                   ; 0 (0)         ; 13312       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (0)       ; 61 (0)            ; 64 (0)           ; |DE2_CCD|Sdram_Control_4Port:u6|my_Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component                                                                                                                                                                                                                                                                                                                                                              ; dcfifo                                              ; work         ;
;             |dcfifo_ssp1:auto_generated|                                                                                                ; 153 (47)    ; 125 (33)                  ; 0 (0)         ; 13312       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (7)       ; 61 (29)           ; 64 (10)          ; |DE2_CCD|Sdram_Control_4Port:u6|my_Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_ssp1:auto_generated                                                                                                                                                                                                                                                                                                                                   ; dcfifo_ssp1                                         ; work         ;
;                |a_gray2bin_7ib:wrptr_g_gray2bin|                                                                                        ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 3 (3)            ; |DE2_CCD|Sdram_Control_4Port:u6|my_Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_ssp1:auto_generated|a_gray2bin_7ib:wrptr_g_gray2bin                                                                                                                                                                                                                                                                                                   ; a_gray2bin_7ib                                      ; work         ;
;                |a_gray2bin_7ib:ws_dgrp_gray2bin|                                                                                        ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |DE2_CCD|Sdram_Control_4Port:u6|my_Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_ssp1:auto_generated|a_gray2bin_7ib:ws_dgrp_gray2bin                                                                                                                                                                                                                                                                                                   ; a_gray2bin_7ib                                      ; work         ;
;                |a_graycounter_2lc:wrptr_g1p|                                                                                            ; 21 (21)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 15 (15)          ; |DE2_CCD|Sdram_Control_4Port:u6|my_Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_ssp1:auto_generated|a_graycounter_2lc:wrptr_g1p                                                                                                                                                                                                                                                                                                       ; a_graycounter_2lc                                   ; work         ;
;                |a_graycounter_677:rdptr_g1p|                                                                                            ; 23 (23)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 16 (16)          ; |DE2_CCD|Sdram_Control_4Port:u6|my_Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_ssp1:auto_generated|a_graycounter_677:rdptr_g1p                                                                                                                                                                                                                                                                                                       ; a_graycounter_677                                   ; work         ;
;                |alt_synch_pipe_apl:rs_dgwp|                                                                                             ; 22 (0)      ; 22 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (0)            ; 6 (0)            ; |DE2_CCD|Sdram_Control_4Port:u6|my_Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_ssp1:auto_generated|alt_synch_pipe_apl:rs_dgwp                                                                                                                                                                                                                                                                                                        ; alt_synch_pipe_apl                                  ; work         ;
;                   |dffpipe_se9:dffpipe13|                                                                                               ; 22 (22)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 6 (6)            ; |DE2_CCD|Sdram_Control_4Port:u6|my_Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_ssp1:auto_generated|alt_synch_pipe_apl:rs_dgwp|dffpipe_se9:dffpipe13                                                                                                                                                                                                                                                                                  ; dffpipe_se9                                         ; work         ;
;                |alt_synch_pipe_bpl:ws_dgrp|                                                                                             ; 22 (0)      ; 22 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (0)            ; 6 (0)            ; |DE2_CCD|Sdram_Control_4Port:u6|my_Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_ssp1:auto_generated|alt_synch_pipe_bpl:ws_dgrp                                                                                                                                                                                                                                                                                                        ; alt_synch_pipe_bpl                                  ; work         ;
;                   |dffpipe_te9:dffpipe16|                                                                                               ; 22 (22)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 6 (6)            ; |DE2_CCD|Sdram_Control_4Port:u6|my_Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_ssp1:auto_generated|alt_synch_pipe_bpl:ws_dgrp|dffpipe_te9:dffpipe16                                                                                                                                                                                                                                                                                  ; dffpipe_te9                                         ; work         ;
;                |altsyncram_5u81:fifo_ram|                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 13312       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_CCD|Sdram_Control_4Port:u6|my_Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_ssp1:auto_generated|altsyncram_5u81:fifo_ram                                                                                                                                                                                                                                                                                                          ; altsyncram_5u81                                     ; work         ;
;                |cmpr_o76:rdempty_eq_comp|                                                                                               ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; |DE2_CCD|Sdram_Control_4Port:u6|my_Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_ssp1:auto_generated|cmpr_o76:rdempty_eq_comp                                                                                                                                                                                                                                                                                                          ; cmpr_o76                                            ; work         ;
;                |cmpr_o76:wrfull_eq_comp|                                                                                                ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |DE2_CCD|Sdram_Control_4Port:u6|my_Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_ssp1:auto_generated|cmpr_o76:wrfull_eq_comp                                                                                                                                                                                                                                                                                                           ; cmpr_o76                                            ; work         ;
;                |dffpipe_re9:ws_brp|                                                                                                     ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |DE2_CCD|Sdram_Control_4Port:u6|my_Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_ssp1:auto_generated|dffpipe_re9:ws_brp                                                                                                                                                                                                                                                                                                                ; dffpipe_re9                                         ; work         ;
;                |dffpipe_re9:ws_bwp|                                                                                                     ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |DE2_CCD|Sdram_Control_4Port:u6|my_Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_ssp1:auto_generated|dffpipe_re9:ws_bwp                                                                                                                                                                                                                                                                                                                ; dffpipe_re9                                         ; work         ;
;       |my_Sdram_WR_FIFO:write_fifo1|                                                                                                    ; 135 (0)     ; 116 (0)                   ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 48 (0)            ; 68 (0)           ; |DE2_CCD|Sdram_Control_4Port:u6|my_Sdram_WR_FIFO:write_fifo1                                                                                                                                                                                                                                                                                                                                                                                     ; my_Sdram_WR_FIFO                                    ; work         ;
;          |dcfifo:dcfifo_component|                                                                                                      ; 135 (0)     ; 116 (0)                   ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 48 (0)            ; 68 (0)           ; |DE2_CCD|Sdram_Control_4Port:u6|my_Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component                                                                                                                                                                                                                                                                                                                                                             ; dcfifo                                              ; work         ;
;             |dcfifo_klp1:auto_generated|                                                                                                ; 135 (41)    ; 116 (30)                  ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (7)       ; 48 (21)           ; 68 (11)          ; |DE2_CCD|Sdram_Control_4Port:u6|my_Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_klp1:auto_generated                                                                                                                                                                                                                                                                                                                                  ; dcfifo_klp1                                         ; work         ;
;                |a_gray2bin_6ib:rdptr_g_gray2bin|                                                                                        ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; |DE2_CCD|Sdram_Control_4Port:u6|my_Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_klp1:auto_generated|a_gray2bin_6ib:rdptr_g_gray2bin                                                                                                                                                                                                                                                                                                  ; a_gray2bin_6ib                                      ; work         ;
;                |a_gray2bin_6ib:rs_dgwp_gray2bin|                                                                                        ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |DE2_CCD|Sdram_Control_4Port:u6|my_Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_klp1:auto_generated|a_gray2bin_6ib:rs_dgwp_gray2bin                                                                                                                                                                                                                                                                                                  ; a_gray2bin_6ib                                      ; work         ;
;                |a_graycounter_1lc:wrptr_g1p|                                                                                            ; 19 (19)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 15 (15)          ; |DE2_CCD|Sdram_Control_4Port:u6|my_Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_klp1:auto_generated|a_graycounter_1lc:wrptr_g1p                                                                                                                                                                                                                                                                                                      ; a_graycounter_1lc                                   ; work         ;
;                |a_graycounter_577:rdptr_g1p|                                                                                            ; 20 (20)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 15 (15)          ; |DE2_CCD|Sdram_Control_4Port:u6|my_Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_klp1:auto_generated|a_graycounter_577:rdptr_g1p                                                                                                                                                                                                                                                                                                      ; a_graycounter_577                                   ; work         ;
;                |alt_synch_pipe_8pl:rs_dgwp|                                                                                             ; 20 (0)      ; 20 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (0)            ; 5 (0)            ; |DE2_CCD|Sdram_Control_4Port:u6|my_Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_klp1:auto_generated|alt_synch_pipe_8pl:rs_dgwp                                                                                                                                                                                                                                                                                                       ; alt_synch_pipe_8pl                                  ; work         ;
;                   |dffpipe_pe9:dffpipe13|                                                                                               ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 5 (5)            ; |DE2_CCD|Sdram_Control_4Port:u6|my_Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_klp1:auto_generated|alt_synch_pipe_8pl:rs_dgwp|dffpipe_pe9:dffpipe13                                                                                                                                                                                                                                                                                 ; dffpipe_pe9                                         ; work         ;
;                |alt_synch_pipe_9pl:ws_dgrp|                                                                                             ; 20 (0)      ; 20 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (0)            ; 8 (0)            ; |DE2_CCD|Sdram_Control_4Port:u6|my_Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_klp1:auto_generated|alt_synch_pipe_9pl:ws_dgrp                                                                                                                                                                                                                                                                                                       ; alt_synch_pipe_9pl                                  ; work         ;
;                   |dffpipe_qe9:dffpipe16|                                                                                               ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 8 (8)            ; |DE2_CCD|Sdram_Control_4Port:u6|my_Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_klp1:auto_generated|alt_synch_pipe_9pl:ws_dgrp|dffpipe_qe9:dffpipe16                                                                                                                                                                                                                                                                                 ; dffpipe_qe9                                         ; work         ;
;                |altsyncram_lr81:fifo_ram|                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_CCD|Sdram_Control_4Port:u6|my_Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_klp1:auto_generated|altsyncram_lr81:fifo_ram                                                                                                                                                                                                                                                                                                         ; altsyncram_lr81                                     ; work         ;
;                |cmpr_n76:rdempty_eq_comp|                                                                                               ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |DE2_CCD|Sdram_Control_4Port:u6|my_Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_klp1:auto_generated|cmpr_n76:rdempty_eq_comp                                                                                                                                                                                                                                                                                                         ; cmpr_n76                                            ; work         ;
;                |cmpr_n76:wrfull_eq_comp|                                                                                                ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |DE2_CCD|Sdram_Control_4Port:u6|my_Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_klp1:auto_generated|cmpr_n76:wrfull_eq_comp                                                                                                                                                                                                                                                                                                          ; cmpr_n76                                            ; work         ;
;                |dffpipe_oe9:rs_brp|                                                                                                     ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |DE2_CCD|Sdram_Control_4Port:u6|my_Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_klp1:auto_generated|dffpipe_oe9:rs_brp                                                                                                                                                                                                                                                                                                               ; dffpipe_oe9                                         ; work         ;
;                |dffpipe_oe9:rs_bwp|                                                                                                     ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |DE2_CCD|Sdram_Control_4Port:u6|my_Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_klp1:auto_generated|dffpipe_oe9:rs_bwp                                                                                                                                                                                                                                                                                                               ; dffpipe_oe9                                         ; work         ;
;       |my_Sdram_WR_FIFO:write_fifo2|                                                                                                    ; 141 (0)     ; 116 (0)                   ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (0)       ; 58 (0)            ; 58 (0)           ; |DE2_CCD|Sdram_Control_4Port:u6|my_Sdram_WR_FIFO:write_fifo2                                                                                                                                                                                                                                                                                                                                                                                     ; my_Sdram_WR_FIFO                                    ; work         ;
;          |dcfifo:dcfifo_component|                                                                                                      ; 141 (0)     ; 116 (0)                   ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (0)       ; 58 (0)            ; 58 (0)           ; |DE2_CCD|Sdram_Control_4Port:u6|my_Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component                                                                                                                                                                                                                                                                                                                                                             ; dcfifo                                              ; work         ;
;             |dcfifo_klp1:auto_generated|                                                                                                ; 141 (43)    ; 116 (30)                  ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (10)      ; 58 (28)           ; 58 (5)           ; |DE2_CCD|Sdram_Control_4Port:u6|my_Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_klp1:auto_generated                                                                                                                                                                                                                                                                                                                                  ; dcfifo_klp1                                         ; work         ;
;                |a_gray2bin_6ib:rdptr_g_gray2bin|                                                                                        ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 7 (7)            ; |DE2_CCD|Sdram_Control_4Port:u6|my_Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_klp1:auto_generated|a_gray2bin_6ib:rdptr_g_gray2bin                                                                                                                                                                                                                                                                                                  ; a_gray2bin_6ib                                      ; work         ;
;                |a_gray2bin_6ib:rs_dgwp_gray2bin|                                                                                        ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |DE2_CCD|Sdram_Control_4Port:u6|my_Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_klp1:auto_generated|a_gray2bin_6ib:rs_dgwp_gray2bin                                                                                                                                                                                                                                                                                                  ; a_gray2bin_6ib                                      ; work         ;
;                |a_graycounter_1lc:wrptr_g1p|                                                                                            ; 19 (19)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 14 (14)          ; |DE2_CCD|Sdram_Control_4Port:u6|my_Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_klp1:auto_generated|a_graycounter_1lc:wrptr_g1p                                                                                                                                                                                                                                                                                                      ; a_graycounter_1lc                                   ; work         ;
;                |a_graycounter_577:rdptr_g1p|                                                                                            ; 20 (20)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 14 (14)          ; |DE2_CCD|Sdram_Control_4Port:u6|my_Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_klp1:auto_generated|a_graycounter_577:rdptr_g1p                                                                                                                                                                                                                                                                                                      ; a_graycounter_577                                   ; work         ;
;                |alt_synch_pipe_8pl:rs_dgwp|                                                                                             ; 20 (0)      ; 20 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 17 (0)            ; 3 (0)            ; |DE2_CCD|Sdram_Control_4Port:u6|my_Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_klp1:auto_generated|alt_synch_pipe_8pl:rs_dgwp                                                                                                                                                                                                                                                                                                       ; alt_synch_pipe_8pl                                  ; work         ;
;                   |dffpipe_pe9:dffpipe13|                                                                                               ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 17 (17)           ; 3 (3)            ; |DE2_CCD|Sdram_Control_4Port:u6|my_Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_klp1:auto_generated|alt_synch_pipe_8pl:rs_dgwp|dffpipe_pe9:dffpipe13                                                                                                                                                                                                                                                                                 ; dffpipe_pe9                                         ; work         ;
;                |alt_synch_pipe_9pl:ws_dgrp|                                                                                             ; 20 (0)      ; 20 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 13 (0)            ; 7 (0)            ; |DE2_CCD|Sdram_Control_4Port:u6|my_Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_klp1:auto_generated|alt_synch_pipe_9pl:ws_dgrp                                                                                                                                                                                                                                                                                                       ; alt_synch_pipe_9pl                                  ; work         ;
;                   |dffpipe_qe9:dffpipe16|                                                                                               ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 13 (13)           ; 7 (7)            ; |DE2_CCD|Sdram_Control_4Port:u6|my_Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_klp1:auto_generated|alt_synch_pipe_9pl:ws_dgrp|dffpipe_qe9:dffpipe16                                                                                                                                                                                                                                                                                 ; dffpipe_qe9                                         ; work         ;
;                |altsyncram_lr81:fifo_ram|                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_CCD|Sdram_Control_4Port:u6|my_Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_klp1:auto_generated|altsyncram_lr81:fifo_ram                                                                                                                                                                                                                                                                                                         ; altsyncram_lr81                                     ; work         ;
;                |cmpr_n76:rdempty_eq_comp|                                                                                               ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |DE2_CCD|Sdram_Control_4Port:u6|my_Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_klp1:auto_generated|cmpr_n76:rdempty_eq_comp                                                                                                                                                                                                                                                                                                         ; cmpr_n76                                            ; work         ;
;                |cmpr_n76:wrfull_eq_comp|                                                                                                ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |DE2_CCD|Sdram_Control_4Port:u6|my_Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_klp1:auto_generated|cmpr_n76:wrfull_eq_comp                                                                                                                                                                                                                                                                                                          ; cmpr_n76                                            ; work         ;
;                |dffpipe_oe9:rs_brp|                                                                                                     ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |DE2_CCD|Sdram_Control_4Port:u6|my_Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_klp1:auto_generated|dffpipe_oe9:rs_brp                                                                                                                                                                                                                                                                                                               ; dffpipe_oe9                                         ; work         ;
;                |dffpipe_oe9:rs_bwp|                                                                                                     ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |DE2_CCD|Sdram_Control_4Port:u6|my_Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_klp1:auto_generated|dffpipe_oe9:rs_bwp                                                                                                                                                                                                                                                                                                               ; dffpipe_oe9                                         ; work         ;
;       |my_Sdram_WR_FIFO:write_fifo4|                                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_CCD|Sdram_Control_4Port:u6|my_Sdram_WR_FIFO:write_fifo4                                                                                                                                                                                                                                                                                                                                                                                     ; my_Sdram_WR_FIFO                                    ; work         ;
;          |dcfifo:dcfifo_component|                                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_CCD|Sdram_Control_4Port:u6|my_Sdram_WR_FIFO:write_fifo4|dcfifo:dcfifo_component                                                                                                                                                                                                                                                                                                                                                             ; dcfifo                                              ; work         ;
;             |dcfifo_klp1:auto_generated|                                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_CCD|Sdram_Control_4Port:u6|my_Sdram_WR_FIFO:write_fifo4|dcfifo:dcfifo_component|dcfifo_klp1:auto_generated                                                                                                                                                                                                                                                                                                                                  ; dcfifo_klp1                                         ; work         ;
;                |altsyncram_lr81:fifo_ram|                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_CCD|Sdram_Control_4Port:u6|my_Sdram_WR_FIFO:write_fifo4|dcfifo:dcfifo_component|dcfifo_klp1:auto_generated|altsyncram_lr81:fifo_ram                                                                                                                                                                                                                                                                                                         ; altsyncram_lr81                                     ; work         ;
;    |VGA_Controller:u1|                                                                                                                  ; 73 (73)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 49 (49)      ; 0 (0)             ; 24 (24)          ; |DE2_CCD|VGA_Controller:u1                                                                                                                                                                                                                                                                                                                                                                                                                       ; VGA_Controller                                      ; work         ;
;    |ball:b|                                                                                                                             ; 57 (57)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 35 (35)      ; 1 (1)             ; 21 (21)          ; |DE2_CCD|ball:b                                                                                                                                                                                                                                                                                                                                                                                                                                  ; ball                                                ; work         ;
;       |lpm_mult:Mult0|                                                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_CCD|ball:b|lpm_mult:Mult0                                                                                                                                                                                                                                                                                                                                                                                                                   ; lpm_mult                                            ; work         ;
;          |mult_p5t:auto_generated|                                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_CCD|ball:b|lpm_mult:Mult0|mult_p5t:auto_generated                                                                                                                                                                                                                                                                                                                                                                                           ; mult_p5t                                            ; work         ;
;       |lpm_mult:Mult1|                                                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_CCD|ball:b|lpm_mult:Mult1                                                                                                                                                                                                                                                                                                                                                                                                                   ; lpm_mult                                            ; work         ;
;          |mult_p5t:auto_generated|                                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_CCD|ball:b|lpm_mult:Mult1|mult_p5t:auto_generated                                                                                                                                                                                                                                                                                                                                                                                           ; mult_p5t                                            ; work         ;
;    |color_mapper:cm|                                                                                                                    ; 99 (99)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 84 (84)      ; 0 (0)             ; 15 (15)          ; |DE2_CCD|color_mapper:cm                                                                                                                                                                                                                                                                                                                                                                                                                         ; color_mapper                                        ; work         ;
;    |fsm:fsm|                                                                                                                            ; 29 (29)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 10 (10)          ; |DE2_CCD|fsm:fsm                                                                                                                                                                                                                                                                                                                                                                                                                                 ; fsm                                                 ; work         ;
;    |hpi_io_intf:hpi_io_inst|                                                                                                            ; 38 (38)     ; 38 (38)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 36 (36)           ; 2 (2)            ; |DE2_CCD|hpi_io_intf:hpi_io_inst                                                                                                                                                                                                                                                                                                                                                                                                                 ; hpi_io_intf                                         ; work         ;
;    |on_chip_fsm:soc|                                                                                                                    ; 2356 (0)    ; 1323 (0)                  ; 0 (0)         ; 830464      ; 105  ; 0            ; 0       ; 0         ; 0    ; 0            ; 1031 (0)     ; 276 (0)           ; 1049 (0)         ; |DE2_CCD|on_chip_fsm:soc                                                                                                                                                                                                                                                                                                                                                                                                                         ; on_chip_fsm                                         ; on_chip_fsm  ;
;       |altera_reset_controller:rst_controller_001|                                                                                      ; 16 (10)     ; 16 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (5)             ; 7 (5)            ; |DE2_CCD|on_chip_fsm:soc|altera_reset_controller:rst_controller_001                                                                                                                                                                                                                                                                                                                                                                              ; altera_reset_controller                             ; on_chip_fsm  ;
;          |altera_reset_synchronizer:alt_rst_req_sync_uq1|                                                                               ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |DE2_CCD|on_chip_fsm:soc|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_req_sync_uq1                                                                                                                                                                                                                                                                                                                               ; altera_reset_synchronizer                           ; on_chip_fsm  ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                   ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |DE2_CCD|on_chip_fsm:soc|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                                                                                   ; altera_reset_synchronizer                           ; on_chip_fsm  ;
;       |altera_reset_controller:rst_controller|                                                                                          ; 16 (10)     ; 16 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (5)             ; 7 (5)            ; |DE2_CCD|on_chip_fsm:soc|altera_reset_controller:rst_controller                                                                                                                                                                                                                                                                                                                                                                                  ; altera_reset_controller                             ; on_chip_fsm  ;
;          |altera_reset_synchronizer:alt_rst_req_sync_uq1|                                                                               ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |DE2_CCD|on_chip_fsm:soc|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_req_sync_uq1                                                                                                                                                                                                                                                                                                                                   ; altera_reset_synchronizer                           ; on_chip_fsm  ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                   ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |DE2_CCD|on_chip_fsm:soc|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                                                                                       ; altera_reset_synchronizer                           ; on_chip_fsm  ;
;       |on_chip_fsm_blue:blue|                                                                                                           ; 66 (66)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 28 (28)           ; 36 (36)          ; |DE2_CCD|on_chip_fsm:soc|on_chip_fsm_blue:blue                                                                                                                                                                                                                                                                                                                                                                                                   ; on_chip_fsm_blue                                    ; on_chip_fsm  ;
;       |on_chip_fsm_blue:exposure|                                                                                                       ; 66 (66)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 29 (29)           ; 35 (35)          ; |DE2_CCD|on_chip_fsm:soc|on_chip_fsm_blue:exposure                                                                                                                                                                                                                                                                                                                                                                                               ; on_chip_fsm_blue                                    ; on_chip_fsm  ;
;       |on_chip_fsm_blue:green1|                                                                                                         ; 65 (65)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 26 (26)           ; 37 (37)          ; |DE2_CCD|on_chip_fsm:soc|on_chip_fsm_blue:green1                                                                                                                                                                                                                                                                                                                                                                                                 ; on_chip_fsm_blue                                    ; on_chip_fsm  ;
;       |on_chip_fsm_blue:green2|                                                                                                         ; 66 (66)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 20 (20)           ; 44 (44)          ; |DE2_CCD|on_chip_fsm:soc|on_chip_fsm_blue:green2                                                                                                                                                                                                                                                                                                                                                                                                 ; on_chip_fsm_blue                                    ; on_chip_fsm  ;
;       |on_chip_fsm_blue:red|                                                                                                            ; 67 (67)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 26 (26)           ; 38 (38)          ; |DE2_CCD|on_chip_fsm:soc|on_chip_fsm_blue:red                                                                                                                                                                                                                                                                                                                                                                                                    ; on_chip_fsm_blue                                    ; on_chip_fsm  ;
;       |on_chip_fsm_calibrate_start:calibrate_start|                                                                                     ; 4 (4)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |DE2_CCD|on_chip_fsm:soc|on_chip_fsm_calibrate_start:calibrate_start                                                                                                                                                                                                                                                                                                                                                                             ; on_chip_fsm_calibrate_start                         ; on_chip_fsm  ;
;       |on_chip_fsm_calibrate_start:mouse_click|                                                                                         ; 4 (4)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |DE2_CCD|on_chip_fsm:soc|on_chip_fsm_calibrate_start:mouse_click                                                                                                                                                                                                                                                                                                                                                                                 ; on_chip_fsm_calibrate_start                         ; on_chip_fsm  ;
;       |on_chip_fsm_calibrate_start:otg_hpi_cs|                                                                                          ; 4 (4)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |DE2_CCD|on_chip_fsm:soc|on_chip_fsm_calibrate_start:otg_hpi_cs                                                                                                                                                                                                                                                                                                                                                                                  ; on_chip_fsm_calibrate_start                         ; on_chip_fsm  ;
;       |on_chip_fsm_calibrate_start:otg_hpi_reset|                                                                                       ; 4 (4)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |DE2_CCD|on_chip_fsm:soc|on_chip_fsm_calibrate_start:otg_hpi_reset                                                                                                                                                                                                                                                                                                                                                                               ; on_chip_fsm_calibrate_start                         ; on_chip_fsm  ;
;       |on_chip_fsm_calibrate_start:otg_hpi_r|                                                                                           ; 4 (4)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |DE2_CCD|on_chip_fsm:soc|on_chip_fsm_calibrate_start:otg_hpi_r                                                                                                                                                                                                                                                                                                                                                                                   ; on_chip_fsm_calibrate_start                         ; on_chip_fsm  ;
;       |on_chip_fsm_calibrate_start:otg_hpi_w|                                                                                           ; 4 (4)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |DE2_CCD|on_chip_fsm:soc|on_chip_fsm_calibrate_start:otg_hpi_w                                                                                                                                                                                                                                                                                                                                                                                   ; on_chip_fsm_calibrate_start                         ; on_chip_fsm  ;
;       |on_chip_fsm_jtag_uart_0:jtag_uart_0|                                                                                             ; 164 (42)    ; 105 (13)                  ; 0 (0)         ; 1024        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 49 (19)      ; 20 (4)            ; 95 (18)          ; |DE2_CCD|on_chip_fsm:soc|on_chip_fsm_jtag_uart_0:jtag_uart_0                                                                                                                                                                                                                                                                                                                                                                                     ; on_chip_fsm_jtag_uart_0                             ; on_chip_fsm  ;
;          |alt_jtag_atlantic:on_chip_fsm_jtag_uart_0_alt_jtag_atlantic|                                                                  ; 72 (72)     ; 52 (52)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 16 (16)           ; 37 (37)          ; |DE2_CCD|on_chip_fsm:soc|on_chip_fsm_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:on_chip_fsm_jtag_uart_0_alt_jtag_atlantic                                                                                                                                                                                                                                                                                                                         ; alt_jtag_atlantic                                   ; work         ;
;          |on_chip_fsm_jtag_uart_0_scfifo_r:the_on_chip_fsm_jtag_uart_0_scfifo_r|                                                        ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |DE2_CCD|on_chip_fsm:soc|on_chip_fsm_jtag_uart_0:jtag_uart_0|on_chip_fsm_jtag_uart_0_scfifo_r:the_on_chip_fsm_jtag_uart_0_scfifo_r                                                                                                                                                                                                                                                                                                               ; on_chip_fsm_jtag_uart_0_scfifo_r                    ; on_chip_fsm  ;
;             |scfifo:rfifo|                                                                                                              ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |DE2_CCD|on_chip_fsm:soc|on_chip_fsm_jtag_uart_0:jtag_uart_0|on_chip_fsm_jtag_uart_0_scfifo_r:the_on_chip_fsm_jtag_uart_0_scfifo_r|scfifo:rfifo                                                                                                                                                                                                                                                                                                  ; scfifo                                              ; work         ;
;                |scfifo_jr21:auto_generated|                                                                                             ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |DE2_CCD|on_chip_fsm:soc|on_chip_fsm_jtag_uart_0:jtag_uart_0|on_chip_fsm_jtag_uart_0_scfifo_r:the_on_chip_fsm_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated                                                                                                                                                                                                                                                                       ; scfifo_jr21                                         ; work         ;
;                   |a_dpfifo_l011:dpfifo|                                                                                                ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |DE2_CCD|on_chip_fsm:soc|on_chip_fsm_jtag_uart_0:jtag_uart_0|on_chip_fsm_jtag_uart_0_scfifo_r:the_on_chip_fsm_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo                                                                                                                                                                                                                                                  ; a_dpfifo_l011                                       ; work         ;
;                      |a_fefifo_7cf:fifo_state|                                                                                          ; 14 (8)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 8 (2)            ; |DE2_CCD|on_chip_fsm:soc|on_chip_fsm_jtag_uart_0:jtag_uart_0|on_chip_fsm_jtag_uart_0_scfifo_r:the_on_chip_fsm_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                                                                                                          ; a_fefifo_7cf                                        ; work         ;
;                         |cntr_do7:count_usedw|                                                                                          ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |DE2_CCD|on_chip_fsm:soc|on_chip_fsm_jtag_uart_0:jtag_uart_0|on_chip_fsm_jtag_uart_0_scfifo_r:the_on_chip_fsm_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw                                                                                                                                                                                                     ; cntr_do7                                            ; work         ;
;                      |altsyncram_nio1:FIFOram|                                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_CCD|on_chip_fsm:soc|on_chip_fsm_jtag_uart_0:jtag_uart_0|on_chip_fsm_jtag_uart_0_scfifo_r:the_on_chip_fsm_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram                                                                                                                                                                                                                          ; altsyncram_nio1                                     ; work         ;
;                      |cntr_1ob:rd_ptr_count|                                                                                            ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |DE2_CCD|on_chip_fsm:soc|on_chip_fsm_jtag_uart_0:jtag_uart_0|on_chip_fsm_jtag_uart_0_scfifo_r:the_on_chip_fsm_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|cntr_1ob:rd_ptr_count                                                                                                                                                                                                                            ; cntr_1ob                                            ; work         ;
;                      |cntr_1ob:wr_ptr|                                                                                                  ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |DE2_CCD|on_chip_fsm:soc|on_chip_fsm_jtag_uart_0:jtag_uart_0|on_chip_fsm_jtag_uart_0_scfifo_r:the_on_chip_fsm_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|cntr_1ob:wr_ptr                                                                                                                                                                                                                                  ; cntr_1ob                                            ; work         ;
;          |on_chip_fsm_jtag_uart_0_scfifo_w:the_on_chip_fsm_jtag_uart_0_scfifo_w|                                                        ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |DE2_CCD|on_chip_fsm:soc|on_chip_fsm_jtag_uart_0:jtag_uart_0|on_chip_fsm_jtag_uart_0_scfifo_w:the_on_chip_fsm_jtag_uart_0_scfifo_w                                                                                                                                                                                                                                                                                                               ; on_chip_fsm_jtag_uart_0_scfifo_w                    ; on_chip_fsm  ;
;             |scfifo:wfifo|                                                                                                              ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |DE2_CCD|on_chip_fsm:soc|on_chip_fsm_jtag_uart_0:jtag_uart_0|on_chip_fsm_jtag_uart_0_scfifo_w:the_on_chip_fsm_jtag_uart_0_scfifo_w|scfifo:wfifo                                                                                                                                                                                                                                                                                                  ; scfifo                                              ; work         ;
;                |scfifo_jr21:auto_generated|                                                                                             ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |DE2_CCD|on_chip_fsm:soc|on_chip_fsm_jtag_uart_0:jtag_uart_0|on_chip_fsm_jtag_uart_0_scfifo_w:the_on_chip_fsm_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated                                                                                                                                                                                                                                                                       ; scfifo_jr21                                         ; work         ;
;                   |a_dpfifo_l011:dpfifo|                                                                                                ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |DE2_CCD|on_chip_fsm:soc|on_chip_fsm_jtag_uart_0:jtag_uart_0|on_chip_fsm_jtag_uart_0_scfifo_w:the_on_chip_fsm_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo                                                                                                                                                                                                                                                  ; a_dpfifo_l011                                       ; work         ;
;                      |a_fefifo_7cf:fifo_state|                                                                                          ; 13 (7)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 8 (2)            ; |DE2_CCD|on_chip_fsm:soc|on_chip_fsm_jtag_uart_0:jtag_uart_0|on_chip_fsm_jtag_uart_0_scfifo_w:the_on_chip_fsm_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                                                                                                          ; a_fefifo_7cf                                        ; work         ;
;                         |cntr_do7:count_usedw|                                                                                          ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |DE2_CCD|on_chip_fsm:soc|on_chip_fsm_jtag_uart_0:jtag_uart_0|on_chip_fsm_jtag_uart_0_scfifo_w:the_on_chip_fsm_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw                                                                                                                                                                                                     ; cntr_do7                                            ; work         ;
;                      |altsyncram_nio1:FIFOram|                                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_CCD|on_chip_fsm:soc|on_chip_fsm_jtag_uart_0:jtag_uart_0|on_chip_fsm_jtag_uart_0_scfifo_w:the_on_chip_fsm_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram                                                                                                                                                                                                                          ; altsyncram_nio1                                     ; work         ;
;                      |cntr_1ob:rd_ptr_count|                                                                                            ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |DE2_CCD|on_chip_fsm:soc|on_chip_fsm_jtag_uart_0:jtag_uart_0|on_chip_fsm_jtag_uart_0_scfifo_w:the_on_chip_fsm_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|cntr_1ob:rd_ptr_count                                                                                                                                                                                                                            ; cntr_1ob                                            ; work         ;
;                      |cntr_1ob:wr_ptr|                                                                                                  ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |DE2_CCD|on_chip_fsm:soc|on_chip_fsm_jtag_uart_0:jtag_uart_0|on_chip_fsm_jtag_uart_0_scfifo_w:the_on_chip_fsm_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|cntr_1ob:wr_ptr                                                                                                                                                                                                                                  ; cntr_1ob                                            ; work         ;
;       |on_chip_fsm_mm_interconnect_0:mm_interconnect_0|                                                                                 ; 836 (0)     ; 384 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 389 (0)      ; 8 (0)             ; 439 (0)          ; |DE2_CCD|on_chip_fsm:soc|on_chip_fsm_mm_interconnect_0:mm_interconnect_0                                                                                                                                                                                                                                                                                                                                                                         ; on_chip_fsm_mm_interconnect_0                       ; on_chip_fsm  ;
;          |altera_avalon_sc_fifo:blue_s1_agent_rsp_fifo|                                                                                 ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |DE2_CCD|on_chip_fsm:soc|on_chip_fsm_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:blue_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                            ; altera_avalon_sc_fifo                               ; on_chip_fsm  ;
;          |altera_avalon_sc_fifo:calibrate_start_s1_agent_rsp_fifo|                                                                      ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 2 (2)            ; |DE2_CCD|on_chip_fsm:soc|on_chip_fsm_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:calibrate_start_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                 ; altera_avalon_sc_fifo                               ; on_chip_fsm  ;
;          |altera_avalon_sc_fifo:exposure_s1_agent_rsp_fifo|                                                                             ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |DE2_CCD|on_chip_fsm:soc|on_chip_fsm_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:exposure_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                        ; altera_avalon_sc_fifo                               ; on_chip_fsm  ;
;          |altera_avalon_sc_fifo:green1_s1_agent_rsp_fifo|                                                                               ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |DE2_CCD|on_chip_fsm:soc|on_chip_fsm_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:green1_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                          ; altera_avalon_sc_fifo                               ; on_chip_fsm  ;
;          |altera_avalon_sc_fifo:green2_s1_agent_rsp_fifo|                                                                               ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |DE2_CCD|on_chip_fsm:soc|on_chip_fsm_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:green2_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                          ; altera_avalon_sc_fifo                               ; on_chip_fsm  ;
;          |altera_avalon_sc_fifo:jtag_uart_0_avalon_jtag_slave_agent_rsp_fifo|                                                           ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |DE2_CCD|on_chip_fsm:soc|on_chip_fsm_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_0_avalon_jtag_slave_agent_rsp_fifo                                                                                                                                                                                                                                                                                                      ; altera_avalon_sc_fifo                               ; on_chip_fsm  ;
;          |altera_avalon_sc_fifo:mouse_click_s1_agent_rsp_fifo|                                                                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |DE2_CCD|on_chip_fsm:soc|on_chip_fsm_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mouse_click_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                     ; altera_avalon_sc_fifo                               ; on_chip_fsm  ;
;          |altera_avalon_sc_fifo:mouse_x_s1_agent_rsp_fifo|                                                                              ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |DE2_CCD|on_chip_fsm:soc|on_chip_fsm_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mouse_x_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                         ; altera_avalon_sc_fifo                               ; on_chip_fsm  ;
;          |altera_avalon_sc_fifo:mouse_y_s1_agent_rsp_fifo|                                                                              ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |DE2_CCD|on_chip_fsm:soc|on_chip_fsm_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mouse_y_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                         ; altera_avalon_sc_fifo                               ; on_chip_fsm  ;
;          |altera_avalon_sc_fifo:nios2_gen2_0_debug_mem_slave_agent_rsp_fifo|                                                            ; 11 (11)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 2 (2)             ; 4 (4)            ; |DE2_CCD|on_chip_fsm:soc|on_chip_fsm_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_gen2_0_debug_mem_slave_agent_rsp_fifo                                                                                                                                                                                                                                                                                                       ; altera_avalon_sc_fifo                               ; on_chip_fsm  ;
;          |altera_avalon_sc_fifo:onchip_memory2_0_s1_agent_rsp_fifo|                                                                     ; 9 (9)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 1 (1)             ; 5 (5)            ; |DE2_CCD|on_chip_fsm:soc|on_chip_fsm_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory2_0_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                ; altera_avalon_sc_fifo                               ; on_chip_fsm  ;
;          |altera_avalon_sc_fifo:otg_hpi_address_s1_agent_rsp_fifo|                                                                      ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |DE2_CCD|on_chip_fsm:soc|on_chip_fsm_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:otg_hpi_address_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                 ; altera_avalon_sc_fifo                               ; on_chip_fsm  ;
;          |altera_avalon_sc_fifo:otg_hpi_cs_s1_agent_rsp_fifo|                                                                           ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |DE2_CCD|on_chip_fsm:soc|on_chip_fsm_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:otg_hpi_cs_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                      ; altera_avalon_sc_fifo                               ; on_chip_fsm  ;
;          |altera_avalon_sc_fifo:otg_hpi_data_s1_agent_rsp_fifo|                                                                         ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |DE2_CCD|on_chip_fsm:soc|on_chip_fsm_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:otg_hpi_data_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                    ; altera_avalon_sc_fifo                               ; on_chip_fsm  ;
;          |altera_avalon_sc_fifo:otg_hpi_r_s1_agent_rsp_fifo|                                                                            ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 2 (2)            ; |DE2_CCD|on_chip_fsm:soc|on_chip_fsm_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:otg_hpi_r_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                       ; altera_avalon_sc_fifo                               ; on_chip_fsm  ;
;          |altera_avalon_sc_fifo:otg_hpi_reset_s1_agent_rsp_fifo|                                                                        ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |DE2_CCD|on_chip_fsm:soc|on_chip_fsm_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:otg_hpi_reset_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                   ; altera_avalon_sc_fifo                               ; on_chip_fsm  ;
;          |altera_avalon_sc_fifo:otg_hpi_w_s1_agent_rsp_fifo|                                                                            ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |DE2_CCD|on_chip_fsm:soc|on_chip_fsm_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:otg_hpi_w_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                       ; altera_avalon_sc_fifo                               ; on_chip_fsm  ;
;          |altera_avalon_sc_fifo:red_s1_agent_rsp_fifo|                                                                                  ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |DE2_CCD|on_chip_fsm:soc|on_chip_fsm_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:red_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                             ; altera_avalon_sc_fifo                               ; on_chip_fsm  ;
;          |altera_avalon_sc_fifo:sysid_qsys_0_control_slave_agent_rsp_fifo|                                                              ; 7 (7)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; |DE2_CCD|on_chip_fsm:soc|on_chip_fsm_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sysid_qsys_0_control_slave_agent_rsp_fifo                                                                                                                                                                                                                                                                                                         ; altera_avalon_sc_fifo                               ; on_chip_fsm  ;
;          |altera_merlin_master_agent:nios2_gen2_0_data_master_agent|                                                                    ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |DE2_CCD|on_chip_fsm:soc|on_chip_fsm_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:nios2_gen2_0_data_master_agent                                                                                                                                                                                                                                                                                                               ; altera_merlin_master_agent                          ; on_chip_fsm  ;
;          |altera_merlin_master_agent:nios2_gen2_0_instruction_master_agent|                                                             ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |DE2_CCD|on_chip_fsm:soc|on_chip_fsm_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:nios2_gen2_0_instruction_master_agent                                                                                                                                                                                                                                                                                                        ; altera_merlin_master_agent                          ; on_chip_fsm  ;
;          |altera_merlin_master_translator:nios2_gen2_0_data_master_translator|                                                          ; 9 (9)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 3 (3)            ; |DE2_CCD|on_chip_fsm:soc|on_chip_fsm_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_gen2_0_data_master_translator                                                                                                                                                                                                                                                                                                     ; altera_merlin_master_translator                     ; on_chip_fsm  ;
;          |altera_merlin_master_translator:nios2_gen2_0_instruction_master_translator|                                                   ; 7 (7)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 1 (1)            ; |DE2_CCD|on_chip_fsm:soc|on_chip_fsm_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_gen2_0_instruction_master_translator                                                                                                                                                                                                                                                                                              ; altera_merlin_master_translator                     ; on_chip_fsm  ;
;          |altera_merlin_slave_agent:calibrate_start_s1_agent|                                                                           ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |DE2_CCD|on_chip_fsm:soc|on_chip_fsm_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:calibrate_start_s1_agent                                                                                                                                                                                                                                                                                                                      ; altera_merlin_slave_agent                           ; on_chip_fsm  ;
;          |altera_merlin_slave_agent:nios2_gen2_0_debug_mem_slave_agent|                                                                 ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |DE2_CCD|on_chip_fsm:soc|on_chip_fsm_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:nios2_gen2_0_debug_mem_slave_agent                                                                                                                                                                                                                                                                                                            ; altera_merlin_slave_agent                           ; on_chip_fsm  ;
;          |altera_merlin_slave_agent:sysid_qsys_0_control_slave_agent|                                                                   ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |DE2_CCD|on_chip_fsm:soc|on_chip_fsm_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sysid_qsys_0_control_slave_agent                                                                                                                                                                                                                                                                                                              ; altera_merlin_slave_agent                           ; on_chip_fsm  ;
;          |altera_merlin_slave_translator:blue_s1_translator|                                                                            ; 37 (37)     ; 35 (35)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 36 (36)          ; |DE2_CCD|on_chip_fsm:soc|on_chip_fsm_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:blue_s1_translator                                                                                                                                                                                                                                                                                                                       ; altera_merlin_slave_translator                      ; on_chip_fsm  ;
;          |altera_merlin_slave_translator:calibrate_start_s1_translator|                                                                 ; 7 (7)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 4 (4)            ; |DE2_CCD|on_chip_fsm:soc|on_chip_fsm_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:calibrate_start_s1_translator                                                                                                                                                                                                                                                                                                            ; altera_merlin_slave_translator                      ; on_chip_fsm  ;
;          |altera_merlin_slave_translator:exposure_s1_translator|                                                                        ; 37 (37)     ; 35 (35)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 35 (35)          ; |DE2_CCD|on_chip_fsm:soc|on_chip_fsm_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:exposure_s1_translator                                                                                                                                                                                                                                                                                                                   ; altera_merlin_slave_translator                      ; on_chip_fsm  ;
;          |altera_merlin_slave_translator:green1_s1_translator|                                                                          ; 37 (37)     ; 35 (35)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 35 (35)          ; |DE2_CCD|on_chip_fsm:soc|on_chip_fsm_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:green1_s1_translator                                                                                                                                                                                                                                                                                                                     ; altera_merlin_slave_translator                      ; on_chip_fsm  ;
;          |altera_merlin_slave_translator:green2_s1_translator|                                                                          ; 37 (37)     ; 35 (35)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 35 (35)          ; |DE2_CCD|on_chip_fsm:soc|on_chip_fsm_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:green2_s1_translator                                                                                                                                                                                                                                                                                                                     ; altera_merlin_slave_translator                      ; on_chip_fsm  ;
;          |altera_merlin_slave_translator:jtag_uart_0_avalon_jtag_slave_translator|                                                      ; 24 (24)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (2)             ; 21 (21)          ; |DE2_CCD|on_chip_fsm:soc|on_chip_fsm_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:jtag_uart_0_avalon_jtag_slave_translator                                                                                                                                                                                                                                                                                                 ; altera_merlin_slave_translator                      ; on_chip_fsm  ;
;          |altera_merlin_slave_translator:mouse_click_s1_translator|                                                                     ; 6 (6)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 4 (4)            ; |DE2_CCD|on_chip_fsm:soc|on_chip_fsm_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:mouse_click_s1_translator                                                                                                                                                                                                                                                                                                                ; altera_merlin_slave_translator                      ; on_chip_fsm  ;
;          |altera_merlin_slave_translator:mouse_x_s1_translator|                                                                         ; 19 (19)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 15 (15)          ; |DE2_CCD|on_chip_fsm:soc|on_chip_fsm_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:mouse_x_s1_translator                                                                                                                                                                                                                                                                                                                    ; altera_merlin_slave_translator                      ; on_chip_fsm  ;
;          |altera_merlin_slave_translator:mouse_y_s1_translator|                                                                         ; 17 (17)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 15 (15)          ; |DE2_CCD|on_chip_fsm:soc|on_chip_fsm_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:mouse_y_s1_translator                                                                                                                                                                                                                                                                                                                    ; altera_merlin_slave_translator                      ; on_chip_fsm  ;
;          |altera_merlin_slave_translator:nios2_gen2_0_debug_mem_slave_translator|                                                       ; 33 (33)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; |DE2_CCD|on_chip_fsm:soc|on_chip_fsm_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:nios2_gen2_0_debug_mem_slave_translator                                                                                                                                                                                                                                                                                                  ; altera_merlin_slave_translator                      ; on_chip_fsm  ;
;          |altera_merlin_slave_translator:onchip_memory2_0_s1_translator|                                                                ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |DE2_CCD|on_chip_fsm:soc|on_chip_fsm_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:onchip_memory2_0_s1_translator                                                                                                                                                                                                                                                                                                           ; altera_merlin_slave_translator                      ; on_chip_fsm  ;
;          |altera_merlin_slave_translator:otg_hpi_address_s1_translator|                                                                 ; 7 (7)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 5 (5)            ; |DE2_CCD|on_chip_fsm:soc|on_chip_fsm_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:otg_hpi_address_s1_translator                                                                                                                                                                                                                                                                                                            ; altera_merlin_slave_translator                      ; on_chip_fsm  ;
;          |altera_merlin_slave_translator:otg_hpi_cs_s1_translator|                                                                      ; 6 (6)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 4 (4)            ; |DE2_CCD|on_chip_fsm:soc|on_chip_fsm_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:otg_hpi_cs_s1_translator                                                                                                                                                                                                                                                                                                                 ; altera_merlin_slave_translator                      ; on_chip_fsm  ;
;          |altera_merlin_slave_translator:otg_hpi_data_s1_translator|                                                                    ; 21 (21)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 2 (2)             ; 17 (17)          ; |DE2_CCD|on_chip_fsm:soc|on_chip_fsm_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:otg_hpi_data_s1_translator                                                                                                                                                                                                                                                                                                               ; altera_merlin_slave_translator                      ; on_chip_fsm  ;
;          |altera_merlin_slave_translator:otg_hpi_r_s1_translator|                                                                       ; 6 (6)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 4 (4)            ; |DE2_CCD|on_chip_fsm:soc|on_chip_fsm_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:otg_hpi_r_s1_translator                                                                                                                                                                                                                                                                                                                  ; altera_merlin_slave_translator                      ; on_chip_fsm  ;
;          |altera_merlin_slave_translator:otg_hpi_reset_s1_translator|                                                                   ; 6 (6)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 4 (4)            ; |DE2_CCD|on_chip_fsm:soc|on_chip_fsm_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:otg_hpi_reset_s1_translator                                                                                                                                                                                                                                                                                                              ; altera_merlin_slave_translator                      ; on_chip_fsm  ;
;          |altera_merlin_slave_translator:otg_hpi_w_s1_translator|                                                                       ; 6 (6)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 4 (4)            ; |DE2_CCD|on_chip_fsm:soc|on_chip_fsm_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:otg_hpi_w_s1_translator                                                                                                                                                                                                                                                                                                                  ; altera_merlin_slave_translator                      ; on_chip_fsm  ;
;          |altera_merlin_slave_translator:red_s1_translator|                                                                             ; 38 (38)     ; 35 (35)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 35 (35)          ; |DE2_CCD|on_chip_fsm:soc|on_chip_fsm_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:red_s1_translator                                                                                                                                                                                                                                                                                                                        ; altera_merlin_slave_translator                      ; on_chip_fsm  ;
;          |altera_merlin_slave_translator:sysid_qsys_0_control_slave_translator|                                                         ; 9 (9)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 4 (4)            ; |DE2_CCD|on_chip_fsm:soc|on_chip_fsm_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sysid_qsys_0_control_slave_translator                                                                                                                                                                                                                                                                                                    ; altera_merlin_slave_translator                      ; on_chip_fsm  ;
;          |on_chip_fsm_mm_interconnect_0_cmd_demux:cmd_demux|                                                                            ; 37 (37)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 37 (37)      ; 0 (0)             ; 0 (0)            ; |DE2_CCD|on_chip_fsm:soc|on_chip_fsm_mm_interconnect_0:mm_interconnect_0|on_chip_fsm_mm_interconnect_0_cmd_demux:cmd_demux                                                                                                                                                                                                                                                                                                                       ; on_chip_fsm_mm_interconnect_0_cmd_demux             ; on_chip_fsm  ;
;          |on_chip_fsm_mm_interconnect_0_cmd_demux_001:cmd_demux_001|                                                                    ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |DE2_CCD|on_chip_fsm:soc|on_chip_fsm_mm_interconnect_0:mm_interconnect_0|on_chip_fsm_mm_interconnect_0_cmd_demux_001:cmd_demux_001                                                                                                                                                                                                                                                                                                               ; on_chip_fsm_mm_interconnect_0_cmd_demux_001         ; on_chip_fsm  ;
;          |on_chip_fsm_mm_interconnect_0_cmd_mux_001:cmd_mux_001|                                                                        ; 14 (11)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (7)        ; 0 (0)             ; 6 (2)            ; |DE2_CCD|on_chip_fsm:soc|on_chip_fsm_mm_interconnect_0:mm_interconnect_0|on_chip_fsm_mm_interconnect_0_cmd_mux_001:cmd_mux_001                                                                                                                                                                                                                                                                                                                   ; on_chip_fsm_mm_interconnect_0_cmd_mux_001           ; on_chip_fsm  ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |DE2_CCD|on_chip_fsm:soc|on_chip_fsm_mm_interconnect_0:mm_interconnect_0|on_chip_fsm_mm_interconnect_0_cmd_mux_001:cmd_mux_001|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                      ; altera_merlin_arbitrator                            ; on_chip_fsm  ;
;          |on_chip_fsm_mm_interconnect_0_cmd_mux_001:cmd_mux_002|                                                                        ; 56 (53)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (4)        ; 1 (1)             ; 50 (47)          ; |DE2_CCD|on_chip_fsm:soc|on_chip_fsm_mm_interconnect_0:mm_interconnect_0|on_chip_fsm_mm_interconnect_0_cmd_mux_001:cmd_mux_002                                                                                                                                                                                                                                                                                                                   ; on_chip_fsm_mm_interconnect_0_cmd_mux_001           ; on_chip_fsm  ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |DE2_CCD|on_chip_fsm:soc|on_chip_fsm_mm_interconnect_0:mm_interconnect_0|on_chip_fsm_mm_interconnect_0_cmd_mux_001:cmd_mux_002|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                      ; altera_merlin_arbitrator                            ; on_chip_fsm  ;
;          |on_chip_fsm_mm_interconnect_0_cmd_mux_001:cmd_mux_003|                                                                        ; 62 (59)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 44 (43)      ; 0 (0)             ; 18 (14)          ; |DE2_CCD|on_chip_fsm:soc|on_chip_fsm_mm_interconnect_0:mm_interconnect_0|on_chip_fsm_mm_interconnect_0_cmd_mux_001:cmd_mux_003                                                                                                                                                                                                                                                                                                                   ; on_chip_fsm_mm_interconnect_0_cmd_mux_001           ; on_chip_fsm  ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |DE2_CCD|on_chip_fsm:soc|on_chip_fsm_mm_interconnect_0:mm_interconnect_0|on_chip_fsm_mm_interconnect_0_cmd_mux_001:cmd_mux_003|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                      ; altera_merlin_arbitrator                            ; on_chip_fsm  ;
;          |on_chip_fsm_mm_interconnect_0_router:router|                                                                                  ; 36 (36)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (36)      ; 0 (0)             ; 0 (0)            ; |DE2_CCD|on_chip_fsm:soc|on_chip_fsm_mm_interconnect_0:mm_interconnect_0|on_chip_fsm_mm_interconnect_0_router:router                                                                                                                                                                                                                                                                                                                             ; on_chip_fsm_mm_interconnect_0_router                ; on_chip_fsm  ;
;          |on_chip_fsm_mm_interconnect_0_router_001:router_001|                                                                          ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |DE2_CCD|on_chip_fsm:soc|on_chip_fsm_mm_interconnect_0:mm_interconnect_0|on_chip_fsm_mm_interconnect_0_router_001:router_001                                                                                                                                                                                                                                                                                                                     ; on_chip_fsm_mm_interconnect_0_router_001            ; on_chip_fsm  ;
;          |on_chip_fsm_mm_interconnect_0_rsp_demux_001:rsp_demux_001|                                                                    ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |DE2_CCD|on_chip_fsm:soc|on_chip_fsm_mm_interconnect_0:mm_interconnect_0|on_chip_fsm_mm_interconnect_0_rsp_demux_001:rsp_demux_001                                                                                                                                                                                                                                                                                                               ; on_chip_fsm_mm_interconnect_0_rsp_demux_001         ; on_chip_fsm  ;
;          |on_chip_fsm_mm_interconnect_0_rsp_demux_001:rsp_demux_002|                                                                    ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |DE2_CCD|on_chip_fsm:soc|on_chip_fsm_mm_interconnect_0:mm_interconnect_0|on_chip_fsm_mm_interconnect_0_rsp_demux_001:rsp_demux_002                                                                                                                                                                                                                                                                                                               ; on_chip_fsm_mm_interconnect_0_rsp_demux_001         ; on_chip_fsm  ;
;          |on_chip_fsm_mm_interconnect_0_rsp_demux_001:rsp_demux_003|                                                                    ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |DE2_CCD|on_chip_fsm:soc|on_chip_fsm_mm_interconnect_0:mm_interconnect_0|on_chip_fsm_mm_interconnect_0_rsp_demux_001:rsp_demux_003                                                                                                                                                                                                                                                                                                               ; on_chip_fsm_mm_interconnect_0_rsp_demux_001         ; on_chip_fsm  ;
;          |on_chip_fsm_mm_interconnect_0_rsp_mux:rsp_mux|                                                                                ; 193 (193)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 145 (145)    ; 0 (0)             ; 48 (48)          ; |DE2_CCD|on_chip_fsm:soc|on_chip_fsm_mm_interconnect_0:mm_interconnect_0|on_chip_fsm_mm_interconnect_0_rsp_mux:rsp_mux                                                                                                                                                                                                                                                                                                                           ; on_chip_fsm_mm_interconnect_0_rsp_mux               ; on_chip_fsm  ;
;          |on_chip_fsm_mm_interconnect_0_rsp_mux_001:rsp_mux_001|                                                                        ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |DE2_CCD|on_chip_fsm:soc|on_chip_fsm_mm_interconnect_0:mm_interconnect_0|on_chip_fsm_mm_interconnect_0_rsp_mux_001:rsp_mux_001                                                                                                                                                                                                                                                                                                                   ; on_chip_fsm_mm_interconnect_0_rsp_mux_001           ; on_chip_fsm  ;
;       |on_chip_fsm_mouse_x:mouse_x|                                                                                                     ; 26 (26)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 12 (12)           ; 12 (12)          ; |DE2_CCD|on_chip_fsm:soc|on_chip_fsm_mouse_x:mouse_x                                                                                                                                                                                                                                                                                                                                                                                             ; on_chip_fsm_mouse_x                                 ; on_chip_fsm  ;
;       |on_chip_fsm_mouse_x:mouse_y|                                                                                                     ; 26 (26)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 12 (12)           ; 12 (12)          ; |DE2_CCD|on_chip_fsm:soc|on_chip_fsm_mouse_x:mouse_y                                                                                                                                                                                                                                                                                                                                                                                             ; on_chip_fsm_mouse_x                                 ; on_chip_fsm  ;
;       |on_chip_fsm_nios2_gen2_0:nios2_gen2_0|                                                                                           ; 1072 (0)    ; 576 (0)                   ; 0 (0)         ; 10240       ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 492 (0)      ; 60 (0)            ; 520 (0)          ; |DE2_CCD|on_chip_fsm:soc|on_chip_fsm_nios2_gen2_0:nios2_gen2_0                                                                                                                                                                                                                                                                                                                                                                                   ; on_chip_fsm_nios2_gen2_0                            ; on_chip_fsm  ;
;          |on_chip_fsm_nios2_gen2_0_cpu:cpu|                                                                                             ; 1072 (684)  ; 576 (307)                 ; 0 (0)         ; 10240       ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 492 (373)    ; 60 (8)            ; 520 (303)        ; |DE2_CCD|on_chip_fsm:soc|on_chip_fsm_nios2_gen2_0:nios2_gen2_0|on_chip_fsm_nios2_gen2_0_cpu:cpu                                                                                                                                                                                                                                                                                                                                                  ; on_chip_fsm_nios2_gen2_0_cpu                        ; on_chip_fsm  ;
;             |on_chip_fsm_nios2_gen2_0_cpu_nios2_oci:the_on_chip_fsm_nios2_gen2_0_cpu_nios2_oci|                                         ; 388 (82)    ; 269 (80)                  ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 119 (2)      ; 52 (1)            ; 217 (79)         ; |DE2_CCD|on_chip_fsm:soc|on_chip_fsm_nios2_gen2_0:nios2_gen2_0|on_chip_fsm_nios2_gen2_0_cpu:cpu|on_chip_fsm_nios2_gen2_0_cpu_nios2_oci:the_on_chip_fsm_nios2_gen2_0_cpu_nios2_oci                                                                                                                                                                                                                                                                ; on_chip_fsm_nios2_gen2_0_cpu_nios2_oci              ; on_chip_fsm  ;
;                |on_chip_fsm_nios2_gen2_0_cpu_debug_slave_wrapper:the_on_chip_fsm_nios2_gen2_0_cpu_debug_slave_wrapper|                  ; 140 (0)     ; 96 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 44 (0)       ; 47 (0)            ; 49 (0)           ; |DE2_CCD|on_chip_fsm:soc|on_chip_fsm_nios2_gen2_0:nios2_gen2_0|on_chip_fsm_nios2_gen2_0_cpu:cpu|on_chip_fsm_nios2_gen2_0_cpu_nios2_oci:the_on_chip_fsm_nios2_gen2_0_cpu_nios2_oci|on_chip_fsm_nios2_gen2_0_cpu_debug_slave_wrapper:the_on_chip_fsm_nios2_gen2_0_cpu_debug_slave_wrapper                                                                                                                                                          ; on_chip_fsm_nios2_gen2_0_cpu_debug_slave_wrapper    ; on_chip_fsm  ;
;                   |on_chip_fsm_nios2_gen2_0_cpu_debug_slave_sysclk:the_on_chip_fsm_nios2_gen2_0_cpu_debug_slave_sysclk|                 ; 53 (49)     ; 49 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 38 (35)           ; 11 (10)          ; |DE2_CCD|on_chip_fsm:soc|on_chip_fsm_nios2_gen2_0:nios2_gen2_0|on_chip_fsm_nios2_gen2_0_cpu:cpu|on_chip_fsm_nios2_gen2_0_cpu_nios2_oci:the_on_chip_fsm_nios2_gen2_0_cpu_nios2_oci|on_chip_fsm_nios2_gen2_0_cpu_debug_slave_wrapper:the_on_chip_fsm_nios2_gen2_0_cpu_debug_slave_wrapper|on_chip_fsm_nios2_gen2_0_cpu_debug_slave_sysclk:the_on_chip_fsm_nios2_gen2_0_cpu_debug_slave_sysclk                                                      ; on_chip_fsm_nios2_gen2_0_cpu_debug_slave_sysclk     ; on_chip_fsm  ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer3|                                                             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |DE2_CCD|on_chip_fsm:soc|on_chip_fsm_nios2_gen2_0:nios2_gen2_0|on_chip_fsm_nios2_gen2_0_cpu:cpu|on_chip_fsm_nios2_gen2_0_cpu_nios2_oci:the_on_chip_fsm_nios2_gen2_0_cpu_nios2_oci|on_chip_fsm_nios2_gen2_0_cpu_debug_slave_wrapper:the_on_chip_fsm_nios2_gen2_0_cpu_debug_slave_wrapper|on_chip_fsm_nios2_gen2_0_cpu_debug_slave_sysclk:the_on_chip_fsm_nios2_gen2_0_cpu_debug_slave_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3 ; altera_std_synchronizer                             ; work         ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer4|                                                             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |DE2_CCD|on_chip_fsm:soc|on_chip_fsm_nios2_gen2_0:nios2_gen2_0|on_chip_fsm_nios2_gen2_0_cpu:cpu|on_chip_fsm_nios2_gen2_0_cpu_nios2_oci:the_on_chip_fsm_nios2_gen2_0_cpu_nios2_oci|on_chip_fsm_nios2_gen2_0_cpu_debug_slave_wrapper:the_on_chip_fsm_nios2_gen2_0_cpu_debug_slave_wrapper|on_chip_fsm_nios2_gen2_0_cpu_debug_slave_sysclk:the_on_chip_fsm_nios2_gen2_0_cpu_debug_slave_sysclk|altera_std_synchronizer:the_altera_std_synchronizer4 ; altera_std_synchronizer                             ; work         ;
;                   |on_chip_fsm_nios2_gen2_0_cpu_debug_slave_tck:the_on_chip_fsm_nios2_gen2_0_cpu_debug_slave_tck|                       ; 92 (88)     ; 47 (43)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 37 (37)      ; 9 (5)             ; 46 (46)          ; |DE2_CCD|on_chip_fsm:soc|on_chip_fsm_nios2_gen2_0:nios2_gen2_0|on_chip_fsm_nios2_gen2_0_cpu:cpu|on_chip_fsm_nios2_gen2_0_cpu_nios2_oci:the_on_chip_fsm_nios2_gen2_0_cpu_nios2_oci|on_chip_fsm_nios2_gen2_0_cpu_debug_slave_wrapper:the_on_chip_fsm_nios2_gen2_0_cpu_debug_slave_wrapper|on_chip_fsm_nios2_gen2_0_cpu_debug_slave_tck:the_on_chip_fsm_nios2_gen2_0_cpu_debug_slave_tck                                                            ; on_chip_fsm_nios2_gen2_0_cpu_debug_slave_tck        ; on_chip_fsm  ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer1|                                                             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |DE2_CCD|on_chip_fsm:soc|on_chip_fsm_nios2_gen2_0:nios2_gen2_0|on_chip_fsm_nios2_gen2_0_cpu:cpu|on_chip_fsm_nios2_gen2_0_cpu_nios2_oci:the_on_chip_fsm_nios2_gen2_0_cpu_nios2_oci|on_chip_fsm_nios2_gen2_0_cpu_debug_slave_wrapper:the_on_chip_fsm_nios2_gen2_0_cpu_debug_slave_wrapper|on_chip_fsm_nios2_gen2_0_cpu_debug_slave_tck:the_on_chip_fsm_nios2_gen2_0_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer1       ; altera_std_synchronizer                             ; work         ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer2|                                                             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |DE2_CCD|on_chip_fsm:soc|on_chip_fsm_nios2_gen2_0:nios2_gen2_0|on_chip_fsm_nios2_gen2_0_cpu:cpu|on_chip_fsm_nios2_gen2_0_cpu_nios2_oci:the_on_chip_fsm_nios2_gen2_0_cpu_nios2_oci|on_chip_fsm_nios2_gen2_0_cpu_debug_slave_wrapper:the_on_chip_fsm_nios2_gen2_0_cpu_debug_slave_wrapper|on_chip_fsm_nios2_gen2_0_cpu_debug_slave_tck:the_on_chip_fsm_nios2_gen2_0_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer2       ; altera_std_synchronizer                             ; work         ;
;                   |sld_virtual_jtag_basic:on_chip_fsm_nios2_gen2_0_cpu_debug_slave_phy|                                                 ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; |DE2_CCD|on_chip_fsm:soc|on_chip_fsm_nios2_gen2_0:nios2_gen2_0|on_chip_fsm_nios2_gen2_0_cpu:cpu|on_chip_fsm_nios2_gen2_0_cpu_nios2_oci:the_on_chip_fsm_nios2_gen2_0_cpu_nios2_oci|on_chip_fsm_nios2_gen2_0_cpu_debug_slave_wrapper:the_on_chip_fsm_nios2_gen2_0_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:on_chip_fsm_nios2_gen2_0_cpu_debug_slave_phy                                                                                      ; sld_virtual_jtag_basic                              ; work         ;
;                |on_chip_fsm_nios2_gen2_0_cpu_nios2_avalon_reg:the_on_chip_fsm_nios2_gen2_0_cpu_nios2_avalon_reg|                        ; 9 (9)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 3 (3)            ; |DE2_CCD|on_chip_fsm:soc|on_chip_fsm_nios2_gen2_0:nios2_gen2_0|on_chip_fsm_nios2_gen2_0_cpu:cpu|on_chip_fsm_nios2_gen2_0_cpu_nios2_oci:the_on_chip_fsm_nios2_gen2_0_cpu_nios2_oci|on_chip_fsm_nios2_gen2_0_cpu_nios2_avalon_reg:the_on_chip_fsm_nios2_gen2_0_cpu_nios2_avalon_reg                                                                                                                                                                ; on_chip_fsm_nios2_gen2_0_cpu_nios2_avalon_reg       ; on_chip_fsm  ;
;                |on_chip_fsm_nios2_gen2_0_cpu_nios2_oci_break:the_on_chip_fsm_nios2_gen2_0_cpu_nios2_oci_break|                          ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 32 (32)          ; |DE2_CCD|on_chip_fsm:soc|on_chip_fsm_nios2_gen2_0:nios2_gen2_0|on_chip_fsm_nios2_gen2_0_cpu:cpu|on_chip_fsm_nios2_gen2_0_cpu_nios2_oci:the_on_chip_fsm_nios2_gen2_0_cpu_nios2_oci|on_chip_fsm_nios2_gen2_0_cpu_nios2_oci_break:the_on_chip_fsm_nios2_gen2_0_cpu_nios2_oci_break                                                                                                                                                                  ; on_chip_fsm_nios2_gen2_0_cpu_nios2_oci_break        ; on_chip_fsm  ;
;                |on_chip_fsm_nios2_gen2_0_cpu_nios2_oci_debug:the_on_chip_fsm_nios2_gen2_0_cpu_nios2_oci_debug|                          ; 12 (10)     ; 9 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 3 (1)             ; 6 (6)            ; |DE2_CCD|on_chip_fsm:soc|on_chip_fsm_nios2_gen2_0:nios2_gen2_0|on_chip_fsm_nios2_gen2_0_cpu:cpu|on_chip_fsm_nios2_gen2_0_cpu_nios2_oci:the_on_chip_fsm_nios2_gen2_0_cpu_nios2_oci|on_chip_fsm_nios2_gen2_0_cpu_nios2_oci_debug:the_on_chip_fsm_nios2_gen2_0_cpu_nios2_oci_debug                                                                                                                                                                  ; on_chip_fsm_nios2_gen2_0_cpu_nios2_oci_debug        ; on_chip_fsm  ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer|                                                                 ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |DE2_CCD|on_chip_fsm:soc|on_chip_fsm_nios2_gen2_0:nios2_gen2_0|on_chip_fsm_nios2_gen2_0_cpu:cpu|on_chip_fsm_nios2_gen2_0_cpu_nios2_oci:the_on_chip_fsm_nios2_gen2_0_cpu_nios2_oci|on_chip_fsm_nios2_gen2_0_cpu_nios2_oci_debug:the_on_chip_fsm_nios2_gen2_0_cpu_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer                                                                                                              ; altera_std_synchronizer                             ; work         ;
;                |on_chip_fsm_nios2_gen2_0_cpu_nios2_ocimem:the_on_chip_fsm_nios2_gen2_0_cpu_nios2_ocimem|                                ; 113 (113)   ; 49 (49)                   ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 63 (63)      ; 1 (1)             ; 49 (49)          ; |DE2_CCD|on_chip_fsm:soc|on_chip_fsm_nios2_gen2_0:nios2_gen2_0|on_chip_fsm_nios2_gen2_0_cpu:cpu|on_chip_fsm_nios2_gen2_0_cpu_nios2_oci:the_on_chip_fsm_nios2_gen2_0_cpu_nios2_oci|on_chip_fsm_nios2_gen2_0_cpu_nios2_ocimem:the_on_chip_fsm_nios2_gen2_0_cpu_nios2_ocimem                                                                                                                                                                        ; on_chip_fsm_nios2_gen2_0_cpu_nios2_ocimem           ; on_chip_fsm  ;
;                   |on_chip_fsm_nios2_gen2_0_cpu_ociram_sp_ram_module:on_chip_fsm_nios2_gen2_0_cpu_ociram_sp_ram|                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_CCD|on_chip_fsm:soc|on_chip_fsm_nios2_gen2_0:nios2_gen2_0|on_chip_fsm_nios2_gen2_0_cpu:cpu|on_chip_fsm_nios2_gen2_0_cpu_nios2_oci:the_on_chip_fsm_nios2_gen2_0_cpu_nios2_oci|on_chip_fsm_nios2_gen2_0_cpu_nios2_ocimem:the_on_chip_fsm_nios2_gen2_0_cpu_nios2_ocimem|on_chip_fsm_nios2_gen2_0_cpu_ociram_sp_ram_module:on_chip_fsm_nios2_gen2_0_cpu_ociram_sp_ram                                                                           ; on_chip_fsm_nios2_gen2_0_cpu_ociram_sp_ram_module   ; on_chip_fsm  ;
;                      |altsyncram:the_altsyncram|                                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_CCD|on_chip_fsm:soc|on_chip_fsm_nios2_gen2_0:nios2_gen2_0|on_chip_fsm_nios2_gen2_0_cpu:cpu|on_chip_fsm_nios2_gen2_0_cpu_nios2_oci:the_on_chip_fsm_nios2_gen2_0_cpu_nios2_oci|on_chip_fsm_nios2_gen2_0_cpu_nios2_ocimem:the_on_chip_fsm_nios2_gen2_0_cpu_nios2_ocimem|on_chip_fsm_nios2_gen2_0_cpu_ociram_sp_ram_module:on_chip_fsm_nios2_gen2_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram                                                 ; altsyncram                                          ; work         ;
;                         |altsyncram_ac71:auto_generated|                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_CCD|on_chip_fsm:soc|on_chip_fsm_nios2_gen2_0:nios2_gen2_0|on_chip_fsm_nios2_gen2_0_cpu:cpu|on_chip_fsm_nios2_gen2_0_cpu_nios2_oci:the_on_chip_fsm_nios2_gen2_0_cpu_nios2_oci|on_chip_fsm_nios2_gen2_0_cpu_nios2_ocimem:the_on_chip_fsm_nios2_gen2_0_cpu_nios2_ocimem|on_chip_fsm_nios2_gen2_0_cpu_ociram_sp_ram_module:on_chip_fsm_nios2_gen2_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_ac71:auto_generated                  ; altsyncram_ac71                                     ; work         ;
;             |on_chip_fsm_nios2_gen2_0_cpu_register_bank_a_module:on_chip_fsm_nios2_gen2_0_cpu_register_bank_a|                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_CCD|on_chip_fsm:soc|on_chip_fsm_nios2_gen2_0:nios2_gen2_0|on_chip_fsm_nios2_gen2_0_cpu:cpu|on_chip_fsm_nios2_gen2_0_cpu_register_bank_a_module:on_chip_fsm_nios2_gen2_0_cpu_register_bank_a                                                                                                                                                                                                                                                 ; on_chip_fsm_nios2_gen2_0_cpu_register_bank_a_module ; on_chip_fsm  ;
;                |altsyncram:the_altsyncram|                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_CCD|on_chip_fsm:soc|on_chip_fsm_nios2_gen2_0:nios2_gen2_0|on_chip_fsm_nios2_gen2_0_cpu:cpu|on_chip_fsm_nios2_gen2_0_cpu_register_bank_a_module:on_chip_fsm_nios2_gen2_0_cpu_register_bank_a|altsyncram:the_altsyncram                                                                                                                                                                                                                       ; altsyncram                                          ; work         ;
;                   |altsyncram_6mc1:auto_generated|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_CCD|on_chip_fsm:soc|on_chip_fsm_nios2_gen2_0:nios2_gen2_0|on_chip_fsm_nios2_gen2_0_cpu:cpu|on_chip_fsm_nios2_gen2_0_cpu_register_bank_a_module:on_chip_fsm_nios2_gen2_0_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_6mc1:auto_generated                                                                                                                                                                                        ; altsyncram_6mc1                                     ; work         ;
;             |on_chip_fsm_nios2_gen2_0_cpu_register_bank_b_module:on_chip_fsm_nios2_gen2_0_cpu_register_bank_b|                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_CCD|on_chip_fsm:soc|on_chip_fsm_nios2_gen2_0:nios2_gen2_0|on_chip_fsm_nios2_gen2_0_cpu:cpu|on_chip_fsm_nios2_gen2_0_cpu_register_bank_b_module:on_chip_fsm_nios2_gen2_0_cpu_register_bank_b                                                                                                                                                                                                                                                 ; on_chip_fsm_nios2_gen2_0_cpu_register_bank_b_module ; on_chip_fsm  ;
;                |altsyncram:the_altsyncram|                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_CCD|on_chip_fsm:soc|on_chip_fsm_nios2_gen2_0:nios2_gen2_0|on_chip_fsm_nios2_gen2_0_cpu:cpu|on_chip_fsm_nios2_gen2_0_cpu_register_bank_b_module:on_chip_fsm_nios2_gen2_0_cpu_register_bank_b|altsyncram:the_altsyncram                                                                                                                                                                                                                       ; altsyncram                                          ; work         ;
;                   |altsyncram_6mc1:auto_generated|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_CCD|on_chip_fsm:soc|on_chip_fsm_nios2_gen2_0:nios2_gen2_0|on_chip_fsm_nios2_gen2_0_cpu:cpu|on_chip_fsm_nios2_gen2_0_cpu_register_bank_b_module:on_chip_fsm_nios2_gen2_0_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_6mc1:auto_generated                                                                                                                                                                                        ; altsyncram_6mc1                                     ; work         ;
;       |on_chip_fsm_onchip_memory2_0:onchip_memory2_0|                                                                                   ; 72 (2)      ; 2 (0)                     ; 0 (0)         ; 819200      ; 100  ; 0            ; 0       ; 0         ; 0    ; 0            ; 70 (2)       ; 0 (0)             ; 2 (0)            ; |DE2_CCD|on_chip_fsm:soc|on_chip_fsm_onchip_memory2_0:onchip_memory2_0                                                                                                                                                                                                                                                                                                                                                                           ; on_chip_fsm_onchip_memory2_0                        ; on_chip_fsm  ;
;          |altsyncram:the_altsyncram|                                                                                                    ; 70 (0)      ; 2 (0)                     ; 0 (0)         ; 819200      ; 100  ; 0            ; 0       ; 0         ; 0    ; 0            ; 68 (0)       ; 0 (0)             ; 2 (0)            ; |DE2_CCD|on_chip_fsm:soc|on_chip_fsm_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                                                                                                 ; altsyncram                                          ; work         ;
;             |altsyncram_ndd1:auto_generated|                                                                                            ; 70 (2)      ; 2 (2)                     ; 0 (0)         ; 819200      ; 100  ; 0            ; 0       ; 0         ; 0    ; 0            ; 68 (0)       ; 0 (0)             ; 2 (2)            ; |DE2_CCD|on_chip_fsm:soc|on_chip_fsm_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_ndd1:auto_generated                                                                                                                                                                                                                                                                                                                  ; altsyncram_ndd1                                     ; work         ;
;                |decode_msa:decode3|                                                                                                     ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |DE2_CCD|on_chip_fsm:soc|on_chip_fsm_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_ndd1:auto_generated|decode_msa:decode3                                                                                                                                                                                                                                                                                               ; decode_msa                                          ; work         ;
;                |mux_job:mux2|                                                                                                           ; 64 (64)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 64 (64)      ; 0 (0)             ; 0 (0)            ; |DE2_CCD|on_chip_fsm:soc|on_chip_fsm_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_ndd1:auto_generated|mux_job:mux2                                                                                                                                                                                                                                                                                                     ; mux_job                                             ; work         ;
;       |on_chip_fsm_otg_hpi_address:otg_hpi_address|                                                                                     ; 6 (6)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 2 (2)             ; 2 (2)            ; |DE2_CCD|on_chip_fsm:soc|on_chip_fsm_otg_hpi_address:otg_hpi_address                                                                                                                                                                                                                                                                                                                                                                             ; on_chip_fsm_otg_hpi_address                         ; on_chip_fsm  ;
;       |on_chip_fsm_otg_hpi_data:otg_hpi_data|                                                                                           ; 34 (34)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 15 (15)           ; 17 (17)          ; |DE2_CCD|on_chip_fsm:soc|on_chip_fsm_otg_hpi_data:otg_hpi_data                                                                                                                                                                                                                                                                                                                                                                                   ; on_chip_fsm_otg_hpi_data                            ; on_chip_fsm  ;
;    |register12:bottomRightX|                                                                                                            ; 13 (13)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 12 (12)          ; |DE2_CCD|register12:bottomRightX                                                                                                                                                                                                                                                                                                                                                                                                                 ; register12                                          ; work         ;
;    |register12:bottomRightY|                                                                                                            ; 14 (14)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 11 (11)          ; |DE2_CCD|register12:bottomRightY                                                                                                                                                                                                                                                                                                                                                                                                                 ; register12                                          ; work         ;
;    |register12:topLeftX|                                                                                                                ; 18 (18)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 1 (1)             ; 13 (13)          ; |DE2_CCD|register12:topLeftX                                                                                                                                                                                                                                                                                                                                                                                                                     ; register12                                          ; work         ;
;    |register12:topLeftY|                                                                                                                ; 15 (15)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 14 (14)          ; |DE2_CCD|register12:topLeftY                                                                                                                                                                                                                                                                                                                                                                                                                     ; register12                                          ; work         ;
;    |sld_hub:auto_hub|                                                                                                                   ; 165 (1)     ; 85 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 80 (1)       ; 17 (0)            ; 68 (0)           ; |DE2_CCD|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                                                                                                                        ; sld_hub                                             ; altera_sld   ;
;       |alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric| ; 164 (0)     ; 85 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 79 (0)       ; 17 (0)            ; 68 (0)           ; |DE2_CCD|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric                                                                                                                                                                                                                                                                                        ; alt_sld_fab_with_jtag_input                         ; altera_sld   ;
;          |alt_sld_fab:instrumentation_fabric|                                                                                           ; 164 (0)     ; 85 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 79 (0)       ; 17 (0)            ; 68 (0)           ; |DE2_CCD|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric                                                                                                                                                                                                                                                     ; alt_sld_fab                                         ; alt_sld_fab  ;
;             |alt_sld_fab_alt_sld_fab:alt_sld_fab|                                                                                       ; 164 (7)     ; 85 (6)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 79 (1)       ; 17 (4)            ; 68 (0)           ; |DE2_CCD|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab                                                                                                                                                                                                                 ; alt_sld_fab_alt_sld_fab                             ; alt_sld_fab  ;
;                |alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|                                                                            ; 159 (0)     ; 79 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 78 (0)       ; 13 (0)            ; 68 (0)           ; |DE2_CCD|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric                                                                                                                                                                     ; alt_sld_fab_alt_sld_fab_sldfabric                   ; alt_sld_fab  ;
;                   |sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|                                                                        ; 159 (114)   ; 79 (51)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 78 (61)      ; 13 (11)           ; 68 (43)          ; |DE2_CCD|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub                                                                                                                        ; sld_jtag_hub                                        ; work         ;
;                      |sld_rom_sr:hub_info_reg|                                                                                          ; 24 (24)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 9 (9)            ; |DE2_CCD|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg                                                                                                ; sld_rom_sr                                          ; work         ;
;                      |sld_shadow_jsm:shadow_jsm|                                                                                        ; 21 (21)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 2 (2)             ; 17 (17)          ; |DE2_CCD|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm                                                                                              ; sld_shadow_jsm                                      ; altera_sld   ;
;    |threshold_checker:tc|                                                                                                               ; 86 (86)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 83 (83)      ; 0 (0)             ; 3 (3)            ; |DE2_CCD|threshold_checker:tc                                                                                                                                                                                                                                                                                                                                                                                                                    ; threshold_checker                                   ; work         ;
;    |tracker:track|                                                                                                                      ; 218 (218)   ; 121 (121)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 96 (96)      ; 64 (64)           ; 58 (58)          ; |DE2_CCD|tracker:track                                                                                                                                                                                                                                                                                                                                                                                                                           ; tracker                                             ; work         ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                           ;
+---------------+----------+---------------+---------------+-----------------------+-----+------+
; Name          ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+---------------+----------+---------------+---------------+-----------------------+-----+------+
; CLOCK_27      ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; HEX0[0]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0[1]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0[2]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0[3]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0[4]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0[5]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0[6]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1[0]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1[1]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1[2]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1[3]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1[4]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1[5]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1[6]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2[0]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2[1]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2[2]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2[3]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2[4]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2[5]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2[6]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3[0]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3[1]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3[2]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3[3]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3[4]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3[5]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3[6]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX4[0]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX4[1]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX4[2]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX4[3]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX4[4]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX4[5]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX4[6]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX5[0]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX5[1]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX5[2]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX5[3]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX5[4]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX5[5]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX5[6]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX6[0]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX6[1]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX6[2]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX6[3]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX6[4]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX6[5]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX6[6]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX7[0]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX7[1]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX7[2]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX7[3]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX7[4]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX7[5]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX7[6]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDG[0]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDG[1]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDG[2]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDG[3]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDG[4]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDG[5]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDG[6]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDG[7]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDG[8]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[0]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[1]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[2]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[3]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[4]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[5]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[6]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[7]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[8]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[9]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[10]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[11]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[12]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[13]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[14]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[15]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[16]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[17]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[6]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[7]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[8]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[9]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[10] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[11] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_LDQM     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_UDQM     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_WE_N     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_CAS_N    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_RAS_N    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_CS_N     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_BA_0     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_BA_1     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_CLK      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_CKE      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OTG_ADDR[0]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OTG_ADDR[1]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OTG_CS_N      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OTG_RD_N      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OTG_WR_N      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OTG_RST_N     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OTG_INT       ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; I2C_SCLK      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_CLK       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_HS        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_VS        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_BLANK     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_SYNC      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_R[0]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_R[1]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_R[2]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_R[3]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_R[4]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_R[5]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_R[6]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_R[7]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_R[8]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_R[9]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_G[0]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_G[1]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_G[2]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_G[3]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_G[4]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_G[5]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_G[6]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_G[7]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_G[8]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_G[9]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_B[0]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_B[1]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_B[2]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_B[3]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_B[4]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_B[5]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_B[6]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_B[7]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_B[8]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_B[9]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_1[16]    ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_1[17]    ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_1[18]    ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_1[19]    ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_1[20]    ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_1[21]    ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_1[22]    ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_1[23]    ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_1[24]    ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_1[25]    ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_1[26]    ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_1[27]    ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_1[28]    ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_1[29]    ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_1[30]    ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_1[31]    ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_1[32]    ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_1[33]    ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_1[34]    ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_1[35]    ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[0]    ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[1]    ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[2]    ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[3]    ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[4]    ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[5]    ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[6]    ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; DRAM_DQ[7]    ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[8]    ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[9]    ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[10]   ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[11]   ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; DRAM_DQ[12]   ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[13]   ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[14]   ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; DRAM_DQ[15]   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; OTG_DATA[0]   ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; OTG_DATA[1]   ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; OTG_DATA[2]   ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; OTG_DATA[3]   ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; OTG_DATA[4]   ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; OTG_DATA[5]   ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; OTG_DATA[6]   ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; OTG_DATA[7]   ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; OTG_DATA[8]   ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; OTG_DATA[9]   ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; OTG_DATA[10]  ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; OTG_DATA[11]  ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; OTG_DATA[12]  ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; OTG_DATA[13]  ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; OTG_DATA[14]  ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; OTG_DATA[15]  ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; I2C_SDAT      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_1[0]     ; Bidir    ; --            ; --            ; (0) 0 ps              ; --  ; --   ;
; GPIO_1[1]     ; Bidir    ; --            ; --            ; (0) 0 ps              ; --  ; --   ;
; GPIO_1[2]     ; Bidir    ; --            ; --            ; (0) 0 ps              ; --  ; --   ;
; GPIO_1[3]     ; Bidir    ; --            ; --            ; (0) 0 ps              ; --  ; --   ;
; GPIO_1[4]     ; Bidir    ; --            ; --            ; (0) 0 ps              ; --  ; --   ;
; GPIO_1[5]     ; Bidir    ; --            ; --            ; (0) 0 ps              ; --  ; --   ;
; GPIO_1[6]     ; Bidir    ; --            ; --            ; (0) 0 ps              ; --  ; --   ;
; GPIO_1[7]     ; Bidir    ; --            ; --            ; (0) 0 ps              ; --  ; --   ;
; GPIO_1[8]     ; Bidir    ; --            ; --            ; (0) 0 ps              ; --  ; --   ;
; GPIO_1[9]     ; Bidir    ; --            ; --            ; (0) 0 ps              ; --  ; --   ;
; GPIO_1[10]    ; Bidir    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; GPIO_1[11]    ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_1[12]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; --  ; --   ;
; GPIO_1[13]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; --  ; --   ;
; GPIO_1[14]    ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_1[15]    ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; SW[4]         ; Input    ; (6) 1314 ps   ; (0) 0 ps      ; --                    ; --  ; --   ;
; SW[5]         ; Input    ; (6) 1314 ps   ; (0) 0 ps      ; --                    ; --  ; --   ;
; SW[6]         ; Input    ; (6) 1314 ps   ; (0) 0 ps      ; --                    ; --  ; --   ;
; SW[7]         ; Input    ; (6) 1314 ps   ; (0) 0 ps      ; --                    ; --  ; --   ;
; SW[8]         ; Input    ; (0) 0 ps      ; (6) 1314 ps   ; --                    ; --  ; --   ;
; SW[9]         ; Input    ; (0) 0 ps      ; (6) 1314 ps   ; --                    ; --  ; --   ;
; SW[10]        ; Input    ; (0) 0 ps      ; (6) 1314 ps   ; --                    ; --  ; --   ;
; SW[11]        ; Input    ; (6) 1314 ps   ; (0) 0 ps      ; --                    ; --  ; --   ;
; SW[0]         ; Input    ; (6) 1314 ps   ; (0) 0 ps      ; --                    ; --  ; --   ;
; SW[1]         ; Input    ; (6) 1314 ps   ; (0) 0 ps      ; --                    ; --  ; --   ;
; SW[2]         ; Input    ; (0) 0 ps      ; (6) 1314 ps   ; --                    ; --  ; --   ;
; SW[3]         ; Input    ; (0) 0 ps      ; (6) 1314 ps   ; --                    ; --  ; --   ;
; SW[12]        ; Input    ; (6) 1314 ps   ; (0) 0 ps      ; --                    ; --  ; --   ;
; SW[13]        ; Input    ; (6) 1314 ps   ; (0) 0 ps      ; --                    ; --  ; --   ;
; SW[14]        ; Input    ; (0) 0 ps      ; (6) 1314 ps   ; --                    ; --  ; --   ;
; SW[15]        ; Input    ; (6) 1314 ps   ; (0) 0 ps      ; --                    ; --  ; --   ;
; SW[16]        ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; SW[17]        ; Input    ; --            ; (0) 0 ps      ; --                    ; --  ; --   ;
; CLOCK_50      ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; KEY[2]        ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; KEY[3]        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; KEY[0]        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; KEY[1]        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
+---------------+----------+---------------+---------------+-----------------------+-----+------+


+-----------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                          ;
+-----------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                       ; Pad To Core Index ; Setting ;
+-----------------------------------------------------------+-------------------+---------+
; CLOCK_27                                                  ;                   ;         ;
; OTG_INT                                                   ;                   ;         ;
; GPIO_1[16]                                                ;                   ;         ;
; GPIO_1[17]                                                ;                   ;         ;
; GPIO_1[18]                                                ;                   ;         ;
; GPIO_1[19]                                                ;                   ;         ;
; GPIO_1[20]                                                ;                   ;         ;
; GPIO_1[21]                                                ;                   ;         ;
; GPIO_1[22]                                                ;                   ;         ;
; GPIO_1[23]                                                ;                   ;         ;
; GPIO_1[24]                                                ;                   ;         ;
; GPIO_1[25]                                                ;                   ;         ;
; GPIO_1[26]                                                ;                   ;         ;
; GPIO_1[27]                                                ;                   ;         ;
; GPIO_1[28]                                                ;                   ;         ;
; GPIO_1[29]                                                ;                   ;         ;
; GPIO_1[30]                                                ;                   ;         ;
; GPIO_1[31]                                                ;                   ;         ;
; GPIO_1[32]                                                ;                   ;         ;
; GPIO_1[33]                                                ;                   ;         ;
; GPIO_1[34]                                                ;                   ;         ;
; GPIO_1[35]                                                ;                   ;         ;
; DRAM_DQ[0]                                                ;                   ;         ;
; DRAM_DQ[1]                                                ;                   ;         ;
;      - Sdram_Control_4Port:u6|mDATAOUT[1]~feeder          ; 0                 ; 6       ;
; DRAM_DQ[2]                                                ;                   ;         ;
;      - Sdram_Control_4Port:u6|mDATAOUT[2]~feeder          ; 0                 ; 6       ;
; DRAM_DQ[3]                                                ;                   ;         ;
;      - Sdram_Control_4Port:u6|mDATAOUT[3]~feeder          ; 0                 ; 6       ;
; DRAM_DQ[4]                                                ;                   ;         ;
;      - Sdram_Control_4Port:u6|mDATAOUT[4]~feeder          ; 0                 ; 6       ;
; DRAM_DQ[5]                                                ;                   ;         ;
;      - Sdram_Control_4Port:u6|mDATAOUT[5]~feeder          ; 0                 ; 6       ;
; DRAM_DQ[6]                                                ;                   ;         ;
;      - Sdram_Control_4Port:u6|mDATAOUT[6]~feeder          ; 1                 ; 6       ;
; DRAM_DQ[7]                                                ;                   ;         ;
;      - Sdram_Control_4Port:u6|mDATAOUT[7]~feeder          ; 0                 ; 6       ;
; DRAM_DQ[8]                                                ;                   ;         ;
;      - Sdram_Control_4Port:u6|mDATAOUT[8]                 ; 0                 ; 6       ;
; DRAM_DQ[9]                                                ;                   ;         ;
;      - Sdram_Control_4Port:u6|mDATAOUT[9]~feeder          ; 0                 ; 6       ;
; DRAM_DQ[10]                                               ;                   ;         ;
;      - Sdram_Control_4Port:u6|mDATAOUT[10]~feeder         ; 0                 ; 6       ;
; DRAM_DQ[11]                                               ;                   ;         ;
;      - Sdram_Control_4Port:u6|mDATAOUT[11]~feeder         ; 1                 ; 6       ;
; DRAM_DQ[12]                                               ;                   ;         ;
;      - Sdram_Control_4Port:u6|mDATAOUT[12]~feeder         ; 0                 ; 6       ;
; DRAM_DQ[13]                                               ;                   ;         ;
;      - Sdram_Control_4Port:u6|mDATAOUT[13]~feeder         ; 0                 ; 6       ;
; DRAM_DQ[14]                                               ;                   ;         ;
;      - Sdram_Control_4Port:u6|mDATAOUT[14]~feeder         ; 1                 ; 6       ;
; DRAM_DQ[15]                                               ;                   ;         ;
; OTG_DATA[0]                                               ;                   ;         ;
;      - hpi_io_intf:hpi_io_inst|from_sw_data_in[0]~feeder  ; 1                 ; 6       ;
; OTG_DATA[1]                                               ;                   ;         ;
;      - hpi_io_intf:hpi_io_inst|from_sw_data_in[1]         ; 0                 ; 6       ;
; OTG_DATA[2]                                               ;                   ;         ;
;      - hpi_io_intf:hpi_io_inst|from_sw_data_in[2]         ; 1                 ; 6       ;
; OTG_DATA[3]                                               ;                   ;         ;
;      - hpi_io_intf:hpi_io_inst|from_sw_data_in[3]         ; 0                 ; 6       ;
; OTG_DATA[4]                                               ;                   ;         ;
;      - hpi_io_intf:hpi_io_inst|from_sw_data_in[4]         ; 0                 ; 6       ;
; OTG_DATA[5]                                               ;                   ;         ;
;      - hpi_io_intf:hpi_io_inst|from_sw_data_in[5]         ; 0                 ; 6       ;
; OTG_DATA[6]                                               ;                   ;         ;
;      - hpi_io_intf:hpi_io_inst|from_sw_data_in[6]~feeder  ; 0                 ; 6       ;
; OTG_DATA[7]                                               ;                   ;         ;
;      - hpi_io_intf:hpi_io_inst|from_sw_data_in[7]~feeder  ; 0                 ; 6       ;
; OTG_DATA[8]                                               ;                   ;         ;
;      - hpi_io_intf:hpi_io_inst|from_sw_data_in[8]         ; 1                 ; 6       ;
; OTG_DATA[9]                                               ;                   ;         ;
;      - hpi_io_intf:hpi_io_inst|from_sw_data_in[9]~feeder  ; 0                 ; 6       ;
; OTG_DATA[10]                                              ;                   ;         ;
;      - hpi_io_intf:hpi_io_inst|from_sw_data_in[10]        ; 0                 ; 6       ;
; OTG_DATA[11]                                              ;                   ;         ;
;      - hpi_io_intf:hpi_io_inst|from_sw_data_in[11]        ; 1                 ; 6       ;
; OTG_DATA[12]                                              ;                   ;         ;
;      - hpi_io_intf:hpi_io_inst|from_sw_data_in[12]        ; 0                 ; 6       ;
; OTG_DATA[13]                                              ;                   ;         ;
;      - hpi_io_intf:hpi_io_inst|from_sw_data_in[13]~feeder ; 1                 ; 6       ;
; OTG_DATA[14]                                              ;                   ;         ;
;      - hpi_io_intf:hpi_io_inst|from_sw_data_in[14]        ; 1                 ; 6       ;
; OTG_DATA[15]                                              ;                   ;         ;
;      - hpi_io_intf:hpi_io_inst|from_sw_data_in[15]        ; 0                 ; 6       ;
; I2C_SDAT                                                  ;                   ;         ;
; GPIO_1[0]                                                 ;                   ;         ;
; GPIO_1[1]                                                 ;                   ;         ;
; GPIO_1[2]                                                 ;                   ;         ;
; GPIO_1[3]                                                 ;                   ;         ;
; GPIO_1[4]                                                 ;                   ;         ;
; GPIO_1[5]                                                 ;                   ;         ;
; GPIO_1[6]                                                 ;                   ;         ;
; GPIO_1[7]                                                 ;                   ;         ;
; GPIO_1[8]                                                 ;                   ;         ;
; GPIO_1[9]                                                 ;                   ;         ;
; GPIO_1[10]                                                ;                   ;         ;
;      - GPIO_1[10]~inputclkctrl                            ; 0                 ; 0       ;
; GPIO_1[11]                                                ;                   ;         ;
; GPIO_1[12]                                                ;                   ;         ;
; GPIO_1[13]                                                ;                   ;         ;
; GPIO_1[14]                                                ;                   ;         ;
; GPIO_1[15]                                                ;                   ;         ;
;      - I2C_CCD_Config:u7|I2C_Controller:u0|Selector4~0    ; 1                 ; 6       ;
;      - I2C_CCD_Config:u7|I2C_Controller:u0|ACK2~2         ; 1                 ; 6       ;
;      - I2C_CCD_Config:u7|I2C_Controller:u0|ACK3~1         ; 1                 ; 6       ;
; SW[4]                                                     ;                   ;         ;
;      - hexValue[24]~24                                    ; 1                 ; 0       ;
;      - I2C_CCD_Config:u7|Mux3~1                           ; 0                 ; 6       ;
;      - LEDR[4]~output                                     ; 1                 ; 0       ;
; SW[5]                                                     ;                   ;         ;
;      - hexValue[25]~25                                    ; 1                 ; 0       ;
;      - I2C_CCD_Config:u7|Mux2~0                           ; 0                 ; 6       ;
;      - LEDR[5]~output                                     ; 1                 ; 0       ;
; SW[6]                                                     ;                   ;         ;
;      - hexValue[26]~26                                    ; 1                 ; 0       ;
;      - I2C_CCD_Config:u7|Mux1~0                           ; 0                 ; 6       ;
;      - LEDR[6]~output                                     ; 1                 ; 0       ;
; SW[7]                                                     ;                   ;         ;
;      - hexValue[27]~27                                    ; 1                 ; 0       ;
;      - I2C_CCD_Config:u7|Mux0~1                           ; 0                 ; 6       ;
;      - LEDR[7]~output                                     ; 1                 ; 0       ;
; SW[8]                                                     ;                   ;         ;
;      - hexValue[28]~28                                    ; 0                 ; 0       ;
;      - I2C_CCD_Config:u7|Mux7~5                           ; 1                 ; 6       ;
;      - LEDR[8]~output                                     ; 0                 ; 0       ;
; SW[9]                                                     ;                   ;         ;
;      - I2C_CCD_Config:u7|mI2C_DATA[1]                     ; 1                 ; 6       ;
;      - hexValue[29]~29                                    ; 0                 ; 0       ;
;      - LEDR[9]~output                                     ; 0                 ; 0       ;
; SW[10]                                                    ;                   ;         ;
;      - I2C_CCD_Config:u7|mI2C_DATA[2]                     ; 1                 ; 6       ;
;      - hexValue[30]~30                                    ; 0                 ; 0       ;
;      - LEDR[10]~output                                    ; 0                 ; 0       ;
; SW[11]                                                    ;                   ;         ;
;      - hexValue[31]~31                                    ; 1                 ; 0       ;
;      - I2C_CCD_Config:u7|Mux4~4                           ; 0                 ; 6       ;
;      - LEDR[11]~output                                    ; 1                 ; 0       ;
; SW[0]                                                     ;                   ;         ;
;      - I2C_CCD_Config:u7|Mux7~1                           ; 0                 ; 6       ;
;      - LEDR[0]~output                                     ; 1                 ; 0       ;
; SW[1]                                                     ;                   ;         ;
;      - I2C_CCD_Config:u7|Mux6~0                           ; 0                 ; 6       ;
;      - LEDR[1]~output                                     ; 1                 ; 0       ;
; SW[2]                                                     ;                   ;         ;
;      - I2C_CCD_Config:u7|Mux5~0                           ; 1                 ; 6       ;
;      - LEDR[2]~output                                     ; 0                 ; 0       ;
; SW[3]                                                     ;                   ;         ;
;      - I2C_CCD_Config:u7|Mux4~0                           ; 1                 ; 6       ;
;      - LEDR[3]~output                                     ; 0                 ; 0       ;
; SW[12]                                                    ;                   ;         ;
;      - I2C_CCD_Config:u7|Mux3~5                           ; 0                 ; 6       ;
;      - LEDR[12]~output                                    ; 1                 ; 0       ;
; SW[13]                                                    ;                   ;         ;
;      - I2C_CCD_Config:u7|mI2C_DATA[5]                     ; 0                 ; 6       ;
;      - LEDR[13]~output                                    ; 1                 ; 0       ;
; SW[14]                                                    ;                   ;         ;
;      - I2C_CCD_Config:u7|mI2C_DATA[6]                     ; 1                 ; 6       ;
;      - LEDR[14]~output                                    ; 0                 ; 0       ;
; SW[15]                                                    ;                   ;         ;
;      - I2C_CCD_Config:u7|mI2C_DATA[7]                     ; 0                 ; 6       ;
;      - LEDR[15]~output                                    ; 1                 ; 0       ;
; SW[16]                                                    ;                   ;         ;
;      - LEDR[16]~output                                    ; 0                 ; 0       ;
; SW[17]                                                    ;                   ;         ;
;      - LEDR[17]~output                                    ; 1                 ; 0       ;
; CLOCK_50                                                  ;                   ;         ;
; KEY[2]                                                    ;                   ;         ;
;      - CCD_Capture:u3|mSTART~0                            ; 1                 ; 6       ;
; KEY[3]                                                    ;                   ;         ;
;      - CCD_Capture:u3|mSTART~0                            ; 0                 ; 6       ;
; KEY[0]                                                    ;                   ;         ;
;      - Reset_Delay:u2|oRST_2                              ; 0                 ; 6       ;
;      - Reset_Delay:u2|oRST_1                              ; 0                 ; 6       ;
;      - Reset_Delay:u2|oRST_0                              ; 0                 ; 6       ;
;      - Reset_Delay:u2|Cont[0]                             ; 0                 ; 6       ;
;      - Reset_Delay:u2|Cont[1]                             ; 0                 ; 6       ;
;      - Reset_Delay:u2|Cont[2]                             ; 0                 ; 6       ;
;      - Reset_Delay:u2|Cont[3]                             ; 0                 ; 6       ;
;      - Reset_Delay:u2|Cont[4]                             ; 0                 ; 6       ;
;      - Reset_Delay:u2|Cont[5]                             ; 0                 ; 6       ;
;      - Reset_Delay:u2|Cont[6]                             ; 0                 ; 6       ;
;      - Reset_Delay:u2|Cont[7]                             ; 0                 ; 6       ;
;      - Reset_Delay:u2|Cont[8]                             ; 0                 ; 6       ;
;      - Reset_Delay:u2|Cont[9]                             ; 0                 ; 6       ;
;      - Reset_Delay:u2|Cont[10]                            ; 0                 ; 6       ;
;      - Reset_Delay:u2|Cont[11]                            ; 0                 ; 6       ;
;      - Reset_Delay:u2|Cont[12]                            ; 0                 ; 6       ;
;      - Reset_Delay:u2|Cont[13]                            ; 0                 ; 6       ;
;      - Reset_Delay:u2|Cont[14]                            ; 0                 ; 6       ;
;      - Reset_Delay:u2|Cont[15]                            ; 0                 ; 6       ;
;      - Reset_Delay:u2|Cont[16]                            ; 0                 ; 6       ;
;      - Reset_Delay:u2|Cont[17]                            ; 0                 ; 6       ;
;      - Reset_Delay:u2|Cont[18]                            ; 0                 ; 6       ;
;      - Reset_Delay:u2|Cont[19]                            ; 0                 ; 6       ;
;      - Reset_Delay:u2|Cont[20]                            ; 0                 ; 6       ;
;      - Reset_Delay:u2|Cont[21]                            ; 0                 ; 6       ;
; KEY[1]                                                    ;                   ;         ;
;      - I2C_CCD_Config:u7|mI2C_CTRL_CLK                    ; 0                 ; 6       ;
;      - I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[2]  ; 0                 ; 6       ;
;      - I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[3]  ; 0                 ; 6       ;
;      - I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[0]  ; 0                 ; 6       ;
;      - I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[1]  ; 0                 ; 6       ;
;      - I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[4]  ; 0                 ; 6       ;
;      - I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[5]  ; 0                 ; 6       ;
;      - I2C_CCD_Config:u7|mI2C_CLK_DIV[2]                  ; 0                 ; 6       ;
;      - I2C_CCD_Config:u7|mI2C_CLK_DIV[3]                  ; 0                 ; 6       ;
;      - I2C_CCD_Config:u7|mI2C_CLK_DIV[4]                  ; 0                 ; 6       ;
;      - I2C_CCD_Config:u7|mI2C_CLK_DIV[5]                  ; 0                 ; 6       ;
;      - I2C_CCD_Config:u7|mI2C_CLK_DIV[6]                  ; 0                 ; 6       ;
;      - I2C_CCD_Config:u7|mI2C_CLK_DIV[7]                  ; 0                 ; 6       ;
;      - I2C_CCD_Config:u7|mI2C_CLK_DIV[8]                  ; 0                 ; 6       ;
;      - I2C_CCD_Config:u7|mI2C_CLK_DIV[9]                  ; 0                 ; 6       ;
;      - I2C_CCD_Config:u7|mI2C_CLK_DIV[10]                 ; 0                 ; 6       ;
;      - I2C_CCD_Config:u7|mI2C_CLK_DIV[11]                 ; 0                 ; 6       ;
;      - I2C_CCD_Config:u7|mI2C_CLK_DIV[12]                 ; 0                 ; 6       ;
;      - I2C_CCD_Config:u7|mI2C_CLK_DIV[13]                 ; 0                 ; 6       ;
;      - I2C_CCD_Config:u7|mI2C_CLK_DIV[14]                 ; 0                 ; 6       ;
;      - I2C_CCD_Config:u7|mI2C_CLK_DIV[15]                 ; 0                 ; 6       ;
;      - I2C_CCD_Config:u7|mI2C_CLK_DIV[1]                  ; 0                 ; 6       ;
;      - I2C_CCD_Config:u7|LUT_INDEX[1]                     ; 0                 ; 6       ;
;      - I2C_CCD_Config:u7|LUT_INDEX[2]                     ; 0                 ; 6       ;
;      - I2C_CCD_Config:u7|LUT_INDEX[3]                     ; 0                 ; 6       ;
;      - I2C_CCD_Config:u7|LUT_INDEX[4]                     ; 0                 ; 6       ;
;      - I2C_CCD_Config:u7|LUT_INDEX[5]                     ; 0                 ; 6       ;
;      - I2C_CCD_Config:u7|mI2C_CLK_DIV[0]                  ; 0                 ; 6       ;
;      - I2C_CCD_Config:u7|I2C_Controller:u0|SCLK           ; 0                 ; 6       ;
;      - I2C_CCD_Config:u7|I2C_Controller:u0|SDO            ; 0                 ; 6       ;
;      - I2C_CCD_Config:u7|mI2C_GO                          ; 0                 ; 6       ;
;      - I2C_CCD_Config:u7|I2C_Controller:u0|END            ; 0                 ; 6       ;
;      - I2C_CCD_Config:u7|mSetup_ST.0010                   ; 0                 ; 6       ;
;      - I2C_CCD_Config:u7|mSetup_ST.0001                   ; 0                 ; 6       ;
;      - I2C_CCD_Config:u7|LUT_INDEX[0]                     ; 0                 ; 6       ;
;      - I2C_CCD_Config:u7|I2C_Controller:u0|SD[12]~1       ; 0                 ; 6       ;
;      - I2C_CCD_Config:u7|I2C_Controller:u0|ACK1           ; 0                 ; 6       ;
;      - I2C_CCD_Config:u7|I2C_Controller:u0|ACK2           ; 0                 ; 6       ;
;      - I2C_CCD_Config:u7|I2C_Controller:u0|ACK3           ; 0                 ; 6       ;
;      - I2C_CCD_Config:u7|mSetup_ST.0000                   ; 0                 ; 6       ;
;      - I2C_CCD_Config:u7|mI2C_DATA[12]~10                 ; 0                 ; 6       ;
+-----------------------------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                                                                      ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; CCD_Capture:u3|X_Cont[0]~15                                                                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X57_Y28_N2  ; 11      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; CCD_Capture:u3|X_Cont[0]~16                                                                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X57_Y28_N8  ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CCD_Capture:u3|Y_Cont[0]~3                                                                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X57_Y28_N30 ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CCD_Capture:u3|always2~0                                                                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X57_Y28_N26 ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CCD_Capture:u3|mCCD_FVAL                                                                                                                                                                                                                                                                                                                                                                                  ; FF_X57_Y28_N11     ; 7       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; CCD_Capture:u3|oDVAL                                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X57_Y28_N24 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CCD_MCLK                                                                                                                                                                                                                                                                                                                                                                                                  ; FF_X1_Y36_N21      ; 244     ; Clock                      ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; CLOCK_50                                                                                                                                                                                                                                                                                                                                                                                                  ; PIN_Y2             ; 1498    ; Clock                      ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; CLOCK_50                                                                                                                                                                                                                                                                                                                                                                                                  ; PIN_Y2             ; 4       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; GPIO_1[10]                                                                                                                                                                                                                                                                                                                                                                                                ; PIN_AC19           ; 246     ; Clock                      ; yes    ; Global Clock         ; GCLK17           ; --                        ;
; I2C_CCD_Config:u7|I2C_Controller:u0|SD[12]~1                                                                                                                                                                                                                                                                                                                                                              ; LCCOMB_X5_Y36_N14  ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[3]~9                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X52_Y37_N28 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; I2C_CCD_Config:u7|LUT_INDEX[0]                                                                                                                                                                                                                                                                                                                                                                            ; FF_X53_Y37_N5      ; 22      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; I2C_CCD_Config:u7|LUT_INDEX[5]~7                                                                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X54_Y37_N24 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; I2C_CCD_Config:u7|LessThan0~4                                                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X31_Y36_N24 ; 17      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; I2C_CCD_Config:u7|LessThan1~0                                                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X54_Y37_N14 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; I2C_CCD_Config:u7|Mux0~0                                                                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X55_Y41_N26 ; 5       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; I2C_CCD_Config:u7|mI2C_CTRL_CLK                                                                                                                                                                                                                                                                                                                                                                           ; FF_X1_Y36_N3       ; 50      ; Clock                      ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; I2C_CCD_Config:u7|mI2C_DATA[12]~11                                                                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X54_Y37_N16 ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; I2C_CCD_Config:u7|mI2C_GO                                                                                                                                                                                                                                                                                                                                                                                 ; FF_X53_Y37_N25     ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; KEY[0]                                                                                                                                                                                                                                                                                                                                                                                                    ; PIN_M23            ; 25      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; KEY[1]                                                                                                                                                                                                                                                                                                                                                                                                    ; PIN_M21            ; 41      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; Mirror_Col:u8|LessThan0~0                                                                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X50_Y24_N28 ; 10      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u4|mDVAL                                                                                                                                                                                                                                                                                                                                                                                          ; FF_X57_Y28_N13     ; 6       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u4|my_Line_Buffer:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_1uv:auto_generated|cntr_lvf:cntr1|cout_actual                                                                                                                                                                                                                                                                               ; LCCOMB_X63_Y24_N2  ; 11      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Reset_Delay:u2|Equal0~7                                                                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X56_Y29_N22 ; 23      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Reset_Delay:u2|oRST_0                                                                                                                                                                                                                                                                                                                                                                                     ; FF_X56_Y29_N29     ; 488     ; Async. clear               ; yes    ; Global Clock         ; GCLK16           ; --                        ;
; Reset_Delay:u2|oRST_1                                                                                                                                                                                                                                                                                                                                                                                     ; FF_X56_Y29_N31     ; 104     ; Async. clear               ; yes    ; Global Clock         ; GCLK18           ; --                        ;
; Reset_Delay:u2|oRST_2                                                                                                                                                                                                                                                                                                                                                                                     ; FF_X56_Y30_N9      ; 77      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Reset_Delay:u2|oRST_2                                                                                                                                                                                                                                                                                                                                                                                     ; FF_X56_Y30_N9      ; 23      ; Async. clear               ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; Sdram_Control_4Port:u6|CMD[1]~0                                                                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X16_Y27_N24 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u6|RD_MASK[1]~3                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X17_Y27_N18 ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u6|RD_MASK[1]~4                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X21_Y27_N26 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u6|WR_MASK[1]~0                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X21_Y27_N4  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u6|command:command1|OE                                                                                                                                                                                                                                                                                                                                                                ; FF_X1_Y29_N29      ; 16      ; Output enable              ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u6|command:command1|do_load_mode                                                                                                                                                                                                                                                                                                                                                      ; FF_X11_Y26_N29     ; 19      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u6|command:command1|rp_shift[2]~8                                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X12_Y26_N26 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u6|control_interface:control1|INIT_REQ                                                                                                                                                                                                                                                                                                                                                ; FF_X9_Y26_N19      ; 26      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u6|control_interface:control1|LessThan0~3                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X9_Y26_N2   ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u6|control_interface:control1|REF_REQ~1                                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X13_Y26_N16 ; 16      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u6|my_Sdram_PLL:sdram_pll1|altpll:altpll_component|my_Sdram_PLL_altpll:auto_generated|wire_pll1_clk[0]                                                                                                                                                                                                                                                                                ; PLL_1              ; 524     ; Clock                      ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; Sdram_Control_4Port:u6|my_Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_ssp1:auto_generated|valid_rdreq~0                                                                                                                                                                                                                                                                                       ; LCCOMB_X19_Y32_N14 ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u6|my_Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_ssp1:auto_generated|valid_wrreq~0                                                                                                                                                                                                                                                                                       ; LCCOMB_X18_Y31_N22 ; 21      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u6|my_Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_ssp1:auto_generated|valid_rdreq~0                                                                                                                                                                                                                                                                                       ; LCCOMB_X13_Y33_N30 ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u6|my_Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_ssp1:auto_generated|valid_wrreq~1                                                                                                                                                                                                                                                                                       ; LCCOMB_X12_Y33_N20 ; 21      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u6|my_Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_klp1:auto_generated|valid_rdreq~0                                                                                                                                                                                                                                                                                      ; LCCOMB_X32_Y24_N6  ; 19      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u6|my_Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_klp1:auto_generated|valid_wrreq~0                                                                                                                                                                                                                                                                                      ; LCCOMB_X38_Y24_N24 ; 18      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u6|my_Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_klp1:auto_generated|valid_rdreq~0                                                                                                                                                                                                                                                                                      ; LCCOMB_X38_Y27_N22 ; 19      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u6|my_Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_klp1:auto_generated|valid_wrreq~0                                                                                                                                                                                                                                                                                      ; LCCOMB_X38_Y24_N0  ; 19      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u6|rRD1_ADDR[10]~24                                                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X20_Y26_N24 ; 15      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u6|rRD1_ADDR[10]~25                                                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X21_Y27_N20 ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u6|rRD2_ADDR[13]~23                                                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X21_Y26_N16 ; 15      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u6|rRD2_ADDR[13]~24                                                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X21_Y27_N8  ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u6|rWR1_ADDR[17]~23                                                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X21_Y26_N24 ; 15      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u6|rWR1_ADDR[17]~24                                                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X21_Y27_N30 ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u6|rWR2_ADDR[17]~23                                                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X21_Y26_N0  ; 15      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u6|rWR2_ADDR[17]~24                                                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X21_Y27_N22 ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; VGA_Controller:u1|Equal0~2                                                                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X34_Y47_N8  ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; VGA_Controller:u1|LessThan6~1                                                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X34_Y48_N26 ; 10      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; VGA_Controller:u1|LessThan8~1                                                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X35_Y50_N4  ; 10      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                                                                                                              ; JTAG_X1_Y37_N0     ; 171     ; Clock                      ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                                                                              ; JTAG_X1_Y37_N0     ; 25      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; ball:b|Ball_X_Pos~0                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X23_Y54_N0  ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; on_chip_fsm:soc|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                                                                                                                                                                                                                                                     ; FF_X46_Y43_N1      ; 374     ; Async. clear               ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; on_chip_fsm:soc|altera_reset_controller:rst_controller|r_early_rst                                                                                                                                                                                                                                                                                                                                        ; FF_X38_Y29_N25     ; 102     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; on_chip_fsm:soc|altera_reset_controller:rst_controller|r_sync_rst                                                                                                                                                                                                                                                                                                                                         ; FF_X38_Y29_N21     ; 611     ; Async. clear               ; yes    ; Global Clock         ; GCLK19           ; --                        ;
; on_chip_fsm:soc|on_chip_fsm_blue:blue|always0~1                                                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X47_Y47_N10 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; on_chip_fsm:soc|on_chip_fsm_blue:exposure|always0~1                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X49_Y48_N6  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; on_chip_fsm:soc|on_chip_fsm_blue:green1|always0~1                                                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X53_Y47_N20 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; on_chip_fsm:soc|on_chip_fsm_blue:green2|always0~2                                                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X47_Y47_N4  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; on_chip_fsm:soc|on_chip_fsm_blue:red|always0~2                                                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X53_Y47_N12 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; on_chip_fsm:soc|on_chip_fsm_calibrate_start:otg_hpi_w|data_out                                                                                                                                                                                                                                                                                                                                            ; FF_X47_Y49_N23     ; 19      ; Output enable              ; no     ; --                   ; --               ; --                        ;
; on_chip_fsm:soc|on_chip_fsm_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:on_chip_fsm_jtag_uart_0_alt_jtag_atlantic|r_ena~0                                                                                                                                                                                                                                                                                   ; LCCOMB_X42_Y44_N24 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; on_chip_fsm:soc|on_chip_fsm_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:on_chip_fsm_jtag_uart_0_alt_jtag_atlantic|td_shift[0]~4                                                                                                                                                                                                                                                                             ; LCCOMB_X42_Y41_N2  ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; on_chip_fsm:soc|on_chip_fsm_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:on_chip_fsm_jtag_uart_0_alt_jtag_atlantic|wdata[1]~0                                                                                                                                                                                                                                                                                ; LCCOMB_X41_Y43_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; on_chip_fsm:soc|on_chip_fsm_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:on_chip_fsm_jtag_uart_0_alt_jtag_atlantic|write_stalled~1                                                                                                                                                                                                                                                                           ; LCCOMB_X41_Y43_N16 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; on_chip_fsm:soc|on_chip_fsm_jtag_uart_0:jtag_uart_0|fifo_rd~0                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X52_Y46_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; on_chip_fsm:soc|on_chip_fsm_jtag_uart_0:jtag_uart_0|fifo_wr                                                                                                                                                                                                                                                                                                                                               ; FF_X48_Y48_N27     ; 15      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; on_chip_fsm:soc|on_chip_fsm_jtag_uart_0:jtag_uart_0|ien_AE~0                                                                                                                                                                                                                                                                                                                                              ; LCCOMB_X48_Y48_N14 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; on_chip_fsm:soc|on_chip_fsm_jtag_uart_0:jtag_uart_0|on_chip_fsm_jtag_uart_0_scfifo_r:the_on_chip_fsm_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|a_fefifo_7cf:fifo_state|_~4                                                                                                                                                                                        ; LCCOMB_X47_Y45_N22 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; on_chip_fsm:soc|on_chip_fsm_jtag_uart_0:jtag_uart_0|on_chip_fsm_jtag_uart_0_scfifo_w:the_on_chip_fsm_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                                                                                                                                                        ; LCCOMB_X46_Y44_N4  ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; on_chip_fsm:soc|on_chip_fsm_jtag_uart_0:jtag_uart_0|r_val~0                                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X42_Y44_N2  ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; on_chip_fsm:soc|on_chip_fsm_jtag_uart_0:jtag_uart_0|read_0                                                                                                                                                                                                                                                                                                                                                ; FF_X47_Y45_N31     ; 16      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; on_chip_fsm:soc|on_chip_fsm_jtag_uart_0:jtag_uart_0|wr_rfifo                                                                                                                                                                                                                                                                                                                                              ; LCCOMB_X47_Y45_N16 ; 13      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; on_chip_fsm:soc|on_chip_fsm_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_gen2_0_debug_mem_slave_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                                                           ; LCCOMB_X56_Y45_N10 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; on_chip_fsm:soc|on_chip_fsm_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory2_0_s1_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                                                                    ; LCCOMB_X55_Y46_N18 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; on_chip_fsm:soc|on_chip_fsm_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sysid_qsys_0_control_slave_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                                                             ; LCCOMB_X55_Y47_N16 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; on_chip_fsm:soc|on_chip_fsm_mm_interconnect_0:mm_interconnect_0|on_chip_fsm_mm_interconnect_0_cmd_mux_001:cmd_mux_001|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                                  ; LCCOMB_X54_Y47_N18 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; on_chip_fsm:soc|on_chip_fsm_mm_interconnect_0:mm_interconnect_0|on_chip_fsm_mm_interconnect_0_cmd_mux_001:cmd_mux_001|update_grant~2                                                                                                                                                                                                                                                                      ; LCCOMB_X54_Y47_N22 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; on_chip_fsm:soc|on_chip_fsm_mm_interconnect_0:mm_interconnect_0|on_chip_fsm_mm_interconnect_0_cmd_mux_001:cmd_mux_002|altera_merlin_arbitrator:arb|top_priority_reg[0]~2                                                                                                                                                                                                                                  ; LCCOMB_X55_Y49_N16 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; on_chip_fsm:soc|on_chip_fsm_mm_interconnect_0:mm_interconnect_0|on_chip_fsm_mm_interconnect_0_cmd_mux_001:cmd_mux_002|update_grant~1                                                                                                                                                                                                                                                                      ; LCCOMB_X55_Y49_N30 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; on_chip_fsm:soc|on_chip_fsm_mm_interconnect_0:mm_interconnect_0|on_chip_fsm_mm_interconnect_0_cmd_mux_001:cmd_mux_003|altera_merlin_arbitrator:arb|top_priority_reg[0]~1                                                                                                                                                                                                                                  ; LCCOMB_X55_Y48_N18 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; on_chip_fsm:soc|on_chip_fsm_mm_interconnect_0:mm_interconnect_0|on_chip_fsm_mm_interconnect_0_cmd_mux_001:cmd_mux_003|update_grant~1                                                                                                                                                                                                                                                                      ; LCCOMB_X55_Y48_N16 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; on_chip_fsm:soc|on_chip_fsm_mouse_x:mouse_x|always0~1                                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X52_Y49_N20 ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; on_chip_fsm:soc|on_chip_fsm_mouse_x:mouse_y|always0~1                                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X46_Y47_N28 ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; on_chip_fsm:soc|on_chip_fsm_nios2_gen2_0:nios2_gen2_0|on_chip_fsm_nios2_gen2_0_cpu:cpu|D_ctrl_mem8~1                                                                                                                                                                                                                                                                                                      ; LCCOMB_X56_Y40_N0  ; 12      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; on_chip_fsm:soc|on_chip_fsm_nios2_gen2_0:nios2_gen2_0|on_chip_fsm_nios2_gen2_0_cpu:cpu|D_iw[2]                                                                                                                                                                                                                                                                                                            ; FF_X57_Y43_N21     ; 25      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; on_chip_fsm:soc|on_chip_fsm_nios2_gen2_0:nios2_gen2_0|on_chip_fsm_nios2_gen2_0_cpu:cpu|E_alu_result~0                                                                                                                                                                                                                                                                                                     ; LCCOMB_X61_Y42_N16 ; 62      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; on_chip_fsm:soc|on_chip_fsm_nios2_gen2_0:nios2_gen2_0|on_chip_fsm_nios2_gen2_0_cpu:cpu|E_new_inst                                                                                                                                                                                                                                                                                                         ; FF_X60_Y43_N25     ; 42      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; on_chip_fsm:soc|on_chip_fsm_nios2_gen2_0:nios2_gen2_0|on_chip_fsm_nios2_gen2_0_cpu:cpu|E_valid_from_R                                                                                                                                                                                                                                                                                                     ; FF_X60_Y43_N1      ; 26      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; on_chip_fsm:soc|on_chip_fsm_nios2_gen2_0:nios2_gen2_0|on_chip_fsm_nios2_gen2_0_cpu:cpu|F_valid~0                                                                                                                                                                                                                                                                                                          ; LCCOMB_X56_Y43_N0  ; 34      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; on_chip_fsm:soc|on_chip_fsm_nios2_gen2_0:nios2_gen2_0|on_chip_fsm_nios2_gen2_0_cpu:cpu|R_ctrl_hi_imm16                                                                                                                                                                                                                                                                                                    ; FF_X60_Y41_N25     ; 18      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; on_chip_fsm:soc|on_chip_fsm_nios2_gen2_0:nios2_gen2_0|on_chip_fsm_nios2_gen2_0_cpu:cpu|R_ctrl_shift_rot                                                                                                                                                                                                                                                                                                   ; FF_X62_Y40_N1      ; 33      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; on_chip_fsm:soc|on_chip_fsm_nios2_gen2_0:nios2_gen2_0|on_chip_fsm_nios2_gen2_0_cpu:cpu|R_src1~33                                                                                                                                                                                                                                                                                                          ; LCCOMB_X60_Y43_N10 ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; on_chip_fsm:soc|on_chip_fsm_nios2_gen2_0:nios2_gen2_0|on_chip_fsm_nios2_gen2_0_cpu:cpu|R_src2_hi~0                                                                                                                                                                                                                                                                                                        ; LCCOMB_X60_Y41_N26 ; 15      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; on_chip_fsm:soc|on_chip_fsm_nios2_gen2_0:nios2_gen2_0|on_chip_fsm_nios2_gen2_0_cpu:cpu|W_rf_wren                                                                                                                                                                                                                                                                                                          ; LCCOMB_X55_Y39_N10 ; 2       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; on_chip_fsm:soc|on_chip_fsm_nios2_gen2_0:nios2_gen2_0|on_chip_fsm_nios2_gen2_0_cpu:cpu|W_valid                                                                                                                                                                                                                                                                                                            ; FF_X60_Y43_N5      ; 19      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; on_chip_fsm:soc|on_chip_fsm_nios2_gen2_0:nios2_gen2_0|on_chip_fsm_nios2_gen2_0_cpu:cpu|av_ld_byte0_data[6]~0                                                                                                                                                                                                                                                                                              ; LCCOMB_X57_Y42_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; on_chip_fsm:soc|on_chip_fsm_nios2_gen2_0:nios2_gen2_0|on_chip_fsm_nios2_gen2_0_cpu:cpu|av_ld_byte1_data_en~0                                                                                                                                                                                                                                                                                              ; LCCOMB_X57_Y42_N6  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; on_chip_fsm:soc|on_chip_fsm_nios2_gen2_0:nios2_gen2_0|on_chip_fsm_nios2_gen2_0_cpu:cpu|av_ld_rshift8~1                                                                                                                                                                                                                                                                                                    ; LCCOMB_X57_Y42_N24 ; 28      ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; on_chip_fsm:soc|on_chip_fsm_nios2_gen2_0:nios2_gen2_0|on_chip_fsm_nios2_gen2_0_cpu:cpu|on_chip_fsm_nios2_gen2_0_cpu_nios2_oci:the_on_chip_fsm_nios2_gen2_0_cpu_nios2_oci|address[8]                                                                                                                                                                                                                       ; FF_X55_Y42_N15     ; 36      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; on_chip_fsm:soc|on_chip_fsm_nios2_gen2_0:nios2_gen2_0|on_chip_fsm_nios2_gen2_0_cpu:cpu|on_chip_fsm_nios2_gen2_0_cpu_nios2_oci:the_on_chip_fsm_nios2_gen2_0_cpu_nios2_oci|on_chip_fsm_nios2_gen2_0_cpu_debug_slave_wrapper:the_on_chip_fsm_nios2_gen2_0_cpu_debug_slave_wrapper|on_chip_fsm_nios2_gen2_0_cpu_debug_slave_sysclk:the_on_chip_fsm_nios2_gen2_0_cpu_debug_slave_sysclk|jxuir                  ; FF_X48_Y40_N17     ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; on_chip_fsm:soc|on_chip_fsm_nios2_gen2_0:nios2_gen2_0|on_chip_fsm_nios2_gen2_0_cpu:cpu|on_chip_fsm_nios2_gen2_0_cpu_nios2_oci:the_on_chip_fsm_nios2_gen2_0_cpu_nios2_oci|on_chip_fsm_nios2_gen2_0_cpu_debug_slave_wrapper:the_on_chip_fsm_nios2_gen2_0_cpu_debug_slave_wrapper|on_chip_fsm_nios2_gen2_0_cpu_debug_slave_sysclk:the_on_chip_fsm_nios2_gen2_0_cpu_debug_slave_sysclk|take_action_ocimem_a   ; LCCOMB_X53_Y39_N20 ; 5       ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; on_chip_fsm:soc|on_chip_fsm_nios2_gen2_0:nios2_gen2_0|on_chip_fsm_nios2_gen2_0_cpu:cpu|on_chip_fsm_nios2_gen2_0_cpu_nios2_oci:the_on_chip_fsm_nios2_gen2_0_cpu_nios2_oci|on_chip_fsm_nios2_gen2_0_cpu_debug_slave_wrapper:the_on_chip_fsm_nios2_gen2_0_cpu_debug_slave_wrapper|on_chip_fsm_nios2_gen2_0_cpu_debug_slave_sysclk:the_on_chip_fsm_nios2_gen2_0_cpu_debug_slave_sysclk|take_action_ocimem_a~0 ; LCCOMB_X48_Y40_N6  ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; on_chip_fsm:soc|on_chip_fsm_nios2_gen2_0:nios2_gen2_0|on_chip_fsm_nios2_gen2_0_cpu:cpu|on_chip_fsm_nios2_gen2_0_cpu_nios2_oci:the_on_chip_fsm_nios2_gen2_0_cpu_nios2_oci|on_chip_fsm_nios2_gen2_0_cpu_debug_slave_wrapper:the_on_chip_fsm_nios2_gen2_0_cpu_debug_slave_wrapper|on_chip_fsm_nios2_gen2_0_cpu_debug_slave_sysclk:the_on_chip_fsm_nios2_gen2_0_cpu_debug_slave_sysclk|take_action_ocimem_b   ; LCCOMB_X48_Y40_N20 ; 35      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; on_chip_fsm:soc|on_chip_fsm_nios2_gen2_0:nios2_gen2_0|on_chip_fsm_nios2_gen2_0_cpu:cpu|on_chip_fsm_nios2_gen2_0_cpu_nios2_oci:the_on_chip_fsm_nios2_gen2_0_cpu_nios2_oci|on_chip_fsm_nios2_gen2_0_cpu_debug_slave_wrapper:the_on_chip_fsm_nios2_gen2_0_cpu_debug_slave_wrapper|on_chip_fsm_nios2_gen2_0_cpu_debug_slave_sysclk:the_on_chip_fsm_nios2_gen2_0_cpu_debug_slave_sysclk|update_jdo_strobe      ; FF_X43_Y39_N3      ; 39      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; on_chip_fsm:soc|on_chip_fsm_nios2_gen2_0:nios2_gen2_0|on_chip_fsm_nios2_gen2_0_cpu:cpu|on_chip_fsm_nios2_gen2_0_cpu_nios2_oci:the_on_chip_fsm_nios2_gen2_0_cpu_nios2_oci|on_chip_fsm_nios2_gen2_0_cpu_debug_slave_wrapper:the_on_chip_fsm_nios2_gen2_0_cpu_debug_slave_wrapper|on_chip_fsm_nios2_gen2_0_cpu_debug_slave_tck:the_on_chip_fsm_nios2_gen2_0_cpu_debug_slave_tck|sr[34]~29                    ; LCCOMB_X49_Y38_N22 ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; on_chip_fsm:soc|on_chip_fsm_nios2_gen2_0:nios2_gen2_0|on_chip_fsm_nios2_gen2_0_cpu:cpu|on_chip_fsm_nios2_gen2_0_cpu_nios2_oci:the_on_chip_fsm_nios2_gen2_0_cpu_nios2_oci|on_chip_fsm_nios2_gen2_0_cpu_debug_slave_wrapper:the_on_chip_fsm_nios2_gen2_0_cpu_debug_slave_wrapper|on_chip_fsm_nios2_gen2_0_cpu_debug_slave_tck:the_on_chip_fsm_nios2_gen2_0_cpu_debug_slave_tck|sr[37]~21                    ; LCCOMB_X49_Y39_N2  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; on_chip_fsm:soc|on_chip_fsm_nios2_gen2_0:nios2_gen2_0|on_chip_fsm_nios2_gen2_0_cpu:cpu|on_chip_fsm_nios2_gen2_0_cpu_nios2_oci:the_on_chip_fsm_nios2_gen2_0_cpu_nios2_oci|on_chip_fsm_nios2_gen2_0_cpu_debug_slave_wrapper:the_on_chip_fsm_nios2_gen2_0_cpu_debug_slave_wrapper|on_chip_fsm_nios2_gen2_0_cpu_debug_slave_tck:the_on_chip_fsm_nios2_gen2_0_cpu_debug_slave_tck|sr[9]~13                     ; LCCOMB_X43_Y39_N18 ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; on_chip_fsm:soc|on_chip_fsm_nios2_gen2_0:nios2_gen2_0|on_chip_fsm_nios2_gen2_0_cpu:cpu|on_chip_fsm_nios2_gen2_0_cpu_nios2_oci:the_on_chip_fsm_nios2_gen2_0_cpu_nios2_oci|on_chip_fsm_nios2_gen2_0_cpu_debug_slave_wrapper:the_on_chip_fsm_nios2_gen2_0_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:on_chip_fsm_nios2_gen2_0_cpu_debug_slave_phy|virtual_state_sdr~0                                    ; LCCOMB_X43_Y39_N8  ; 39      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; on_chip_fsm:soc|on_chip_fsm_nios2_gen2_0:nios2_gen2_0|on_chip_fsm_nios2_gen2_0_cpu:cpu|on_chip_fsm_nios2_gen2_0_cpu_nios2_oci:the_on_chip_fsm_nios2_gen2_0_cpu_nios2_oci|on_chip_fsm_nios2_gen2_0_cpu_debug_slave_wrapper:the_on_chip_fsm_nios2_gen2_0_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:on_chip_fsm_nios2_gen2_0_cpu_debug_slave_phy|virtual_state_uir~0                                    ; LCCOMB_X43_Y39_N0  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; on_chip_fsm:soc|on_chip_fsm_nios2_gen2_0:nios2_gen2_0|on_chip_fsm_nios2_gen2_0_cpu:cpu|on_chip_fsm_nios2_gen2_0_cpu_nios2_oci:the_on_chip_fsm_nios2_gen2_0_cpu_nios2_oci|on_chip_fsm_nios2_gen2_0_cpu_nios2_avalon_reg:the_on_chip_fsm_nios2_gen2_0_cpu_nios2_avalon_reg|take_action_oci_intr_mask_reg~0                                                                                                  ; LCCOMB_X54_Y39_N4  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; on_chip_fsm:soc|on_chip_fsm_nios2_gen2_0:nios2_gen2_0|on_chip_fsm_nios2_gen2_0_cpu:cpu|on_chip_fsm_nios2_gen2_0_cpu_nios2_oci:the_on_chip_fsm_nios2_gen2_0_cpu_nios2_oci|on_chip_fsm_nios2_gen2_0_cpu_nios2_oci_break:the_on_chip_fsm_nios2_gen2_0_cpu_nios2_oci_break|break_readreg[26]~1                                                                                                                ; LCCOMB_X48_Y40_N2  ; 61      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; on_chip_fsm:soc|on_chip_fsm_nios2_gen2_0:nios2_gen2_0|on_chip_fsm_nios2_gen2_0_cpu:cpu|on_chip_fsm_nios2_gen2_0_cpu_nios2_oci:the_on_chip_fsm_nios2_gen2_0_cpu_nios2_oci|on_chip_fsm_nios2_gen2_0_cpu_nios2_oci_debug:the_on_chip_fsm_nios2_gen2_0_cpu_nios2_oci_debug|resetrequest                                                                                                                       ; FF_X55_Y39_N31     ; 3       ; Async. clear               ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; on_chip_fsm:soc|on_chip_fsm_nios2_gen2_0:nios2_gen2_0|on_chip_fsm_nios2_gen2_0_cpu:cpu|on_chip_fsm_nios2_gen2_0_cpu_nios2_oci:the_on_chip_fsm_nios2_gen2_0_cpu_nios2_oci|on_chip_fsm_nios2_gen2_0_cpu_nios2_ocimem:the_on_chip_fsm_nios2_gen2_0_cpu_nios2_ocimem|MonDReg[0]~9                                                                                                                             ; LCCOMB_X48_Y40_N12 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; on_chip_fsm:soc|on_chip_fsm_nios2_gen2_0:nios2_gen2_0|on_chip_fsm_nios2_gen2_0_cpu:cpu|on_chip_fsm_nios2_gen2_0_cpu_nios2_oci:the_on_chip_fsm_nios2_gen2_0_cpu_nios2_oci|on_chip_fsm_nios2_gen2_0_cpu_nios2_ocimem:the_on_chip_fsm_nios2_gen2_0_cpu_nios2_ocimem|ociram_reset_req                                                                                                                         ; LCCOMB_X47_Y39_N22 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; on_chip_fsm:soc|on_chip_fsm_nios2_gen2_0:nios2_gen2_0|on_chip_fsm_nios2_gen2_0_cpu:cpu|on_chip_fsm_nios2_gen2_0_cpu_nios2_oci:the_on_chip_fsm_nios2_gen2_0_cpu_nios2_oci|on_chip_fsm_nios2_gen2_0_cpu_nios2_ocimem:the_on_chip_fsm_nios2_gen2_0_cpu_nios2_ocimem|ociram_wr_en~1                                                                                                                           ; LCCOMB_X49_Y40_N30 ; 2       ; Read enable, Write enable  ; no     ; --                   ; --               ; --                        ;
; on_chip_fsm:soc|on_chip_fsm_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_ndd1:auto_generated|decode_msa:decode3|w_anode1076w[2]                                                                                                                                                                                                                                                 ; LCCOMB_X56_Y47_N26 ; 32      ; Write enable               ; no     ; --                   ; --               ; --                        ;
; on_chip_fsm:soc|on_chip_fsm_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_ndd1:auto_generated|decode_msa:decode3|w_anode1089w[2]~0                                                                                                                                                                                                                                               ; LCCOMB_X56_Y47_N6  ; 32      ; Write enable               ; no     ; --                   ; --               ; --                        ;
; on_chip_fsm:soc|on_chip_fsm_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_ndd1:auto_generated|decode_msa:decode3|w_anode1097w[2]~0                                                                                                                                                                                                                                               ; LCCOMB_X56_Y47_N16 ; 32      ; Write enable               ; no     ; --                   ; --               ; --                        ;
; on_chip_fsm:soc|on_chip_fsm_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_ndd1:auto_generated|decode_msa:decode3|w_anode1105w[2]~0                                                                                                                                                                                                                                               ; LCCOMB_X56_Y47_N8  ; 4       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; on_chip_fsm:soc|on_chip_fsm_onchip_memory2_0:onchip_memory2_0|wren~1                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X55_Y48_N24 ; 100     ; Read enable                ; no     ; --                   ; --               ; --                        ;
; on_chip_fsm:soc|on_chip_fsm_otg_hpi_address:otg_hpi_address|always0~1                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X49_Y50_N16 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; on_chip_fsm:soc|on_chip_fsm_otg_hpi_data:otg_hpi_data|always1~1                                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X53_Y50_N14 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; register12:bottomRightY|data[8]~1                                                                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X40_Y48_N30 ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; register12:topLeftY|data[9]~1                                                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X40_Y48_N16 ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg                                                                                  ; FF_X40_Y40_N15     ; 59      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_proc~0                                                                       ; LCCOMB_X36_Y39_N20 ; 4       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena                                                                         ; LCCOMB_X36_Y39_N24 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena~0                                                                       ; LCCOMB_X36_Y40_N18 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[0]~3                                                          ; LCCOMB_X36_Y39_N6  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][0]~14                                                                         ; LCCOMB_X41_Y40_N4  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]~14                                                                           ; LCCOMB_X43_Y40_N14 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[2]~10                                                            ; LCCOMB_X36_Y39_N26 ; 5       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[2]~11                                                            ; LCCOMB_X36_Y39_N28 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|node_ena~4                                                                               ; LCCOMB_X40_Y40_N28 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|reset_ena_reg_proc~0                                                                     ; LCCOMB_X40_Y40_N10 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][0]~7                                                                   ; LCCOMB_X41_Y40_N16 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[0]~7                                                     ; LCCOMB_X36_Y41_N22 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[2]~8                                                ; LCCOMB_X35_Y41_N8  ; 5       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[2]~9                                                ; LCCOMB_X36_Y41_N28 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[0]                                                       ; FF_X39_Y39_N1      ; 15      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[11]                                                      ; FF_X38_Y40_N9      ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]                                                       ; FF_X40_Y40_N27     ; 34      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[4]                                                       ; FF_X40_Y40_N31     ; 49      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_dr_scan_proc~0                                                                ; LCCOMB_X38_Y40_N6  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                                                                      ; FF_X38_Y39_N13     ; 36      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[0]~0                                                                                                                                                    ; LCCOMB_X36_Y39_N30 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; tracker:track|Bottomy[2]~1                                                                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X39_Y49_N10 ; 40      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; tracker:track|Tracktlx[9]~15                                                                                                                                                                                                                                                                                                                                                                              ; LCCOMB_X39_Y49_N30 ; 40      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; tracker:track|bottomtempx[7]~0                                                                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X39_Y47_N22 ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; tracker:track|toptempy[7]~0                                                                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X39_Y47_N8  ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                                                                                                                                                                                                 ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                ; Location       ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; CCD_MCLK                                                                                                                                                                                                                                                                            ; FF_X1_Y36_N21  ; 244     ; 0                                    ; Global Clock         ; GCLK1            ; --                        ;
; CLOCK_50                                                                                                                                                                                                                                                                            ; PIN_Y2         ; 1498    ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
; GPIO_1[10]                                                                                                                                                                                                                                                                          ; PIN_AC19       ; 246     ; 0                                    ; Global Clock         ; GCLK17           ; --                        ;
; I2C_CCD_Config:u7|mI2C_CTRL_CLK                                                                                                                                                                                                                                                     ; FF_X1_Y36_N3   ; 50      ; 0                                    ; Global Clock         ; GCLK0            ; --                        ;
; Reset_Delay:u2|oRST_0                                                                                                                                                                                                                                                               ; FF_X56_Y29_N29 ; 488     ; 0                                    ; Global Clock         ; GCLK16           ; --                        ;
; Reset_Delay:u2|oRST_1                                                                                                                                                                                                                                                               ; FF_X56_Y29_N31 ; 104     ; 0                                    ; Global Clock         ; GCLK18           ; --                        ;
; Reset_Delay:u2|oRST_2                                                                                                                                                                                                                                                               ; FF_X56_Y30_N9  ; 23      ; 0                                    ; Global Clock         ; GCLK10           ; --                        ;
; Sdram_Control_4Port:u6|my_Sdram_PLL:sdram_pll1|altpll:altpll_component|my_Sdram_PLL_altpll:auto_generated|wire_pll1_clk[0]                                                                                                                                                          ; PLL_1          ; 524     ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                        ; JTAG_X1_Y37_N0 ; 171     ; 0                                    ; Global Clock         ; GCLK2            ; --                        ;
; on_chip_fsm:soc|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                                                                                                                               ; FF_X46_Y43_N1  ; 374     ; 0                                    ; Global Clock         ; GCLK12           ; --                        ;
; on_chip_fsm:soc|altera_reset_controller:rst_controller|r_sync_rst                                                                                                                                                                                                                   ; FF_X38_Y29_N21 ; 611     ; 0                                    ; Global Clock         ; GCLK19           ; --                        ;
; on_chip_fsm:soc|on_chip_fsm_nios2_gen2_0:nios2_gen2_0|on_chip_fsm_nios2_gen2_0_cpu:cpu|on_chip_fsm_nios2_gen2_0_cpu_nios2_oci:the_on_chip_fsm_nios2_gen2_0_cpu_nios2_oci|on_chip_fsm_nios2_gen2_0_cpu_nios2_oci_debug:the_on_chip_fsm_nios2_gen2_0_cpu_nios2_oci_debug|resetrequest ; FF_X55_Y39_N31 ; 3       ; 0                                    ; Global Clock         ; GCLK15           ; --                        ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; Name                                                                                                                                                                                                                                                                                                                                                                                                                              ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF  ; Location                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; Mixed Width RDW Mode ; Port A RDW Mode        ; Port B RDW Mode        ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; Mirror_Col:u8|my_Stack_RAM:comb_130|altsyncram:altsyncram_component|altsyncram_pgp1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                                                                     ; M9K  ; Simple Dual Port ; Single Clock ; 640          ; 10           ; 640          ; 10           ; yes                    ; no                      ; yes                    ; yes                     ; 6400   ; 640                         ; 10                          ; 640                         ; 10                          ; 6400                ; 3    ; None ; M9K_X51_Y23_N0, M9K_X51_Y24_N0, M9K_X51_Y25_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; Mirror_Col:u8|my_Stack_RAM:comb_62|altsyncram:altsyncram_component|altsyncram_pgp1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                                                                      ; M9K  ; Simple Dual Port ; Single Clock ; 640          ; 10           ; 640          ; 10           ; yes                    ; no                      ; yes                    ; yes                     ; 6400   ; 640                         ; 10                          ; 640                         ; 10                          ; 6400                ; 3    ; None ; M9K_X51_Y23_N0, M9K_X51_Y24_N0, M9K_X51_Y25_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; Mirror_Col:u8|my_Stack_RAM:comb_96|altsyncram:altsyncram_component|altsyncram_pgp1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                                                                      ; M9K  ; Simple Dual Port ; Single Clock ; 640          ; 10           ; 640          ; 10           ; yes                    ; no                      ; yes                    ; yes                     ; 6400   ; 640                         ; 10                          ; 640                         ; 10                          ; 6400                ; 2    ; None ; M9K_X51_Y25_N0, M9K_X51_Y22_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; RAW2RGB:u4|my_Line_Buffer:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_1uv:auto_generated|altsyncram_jma1:altsyncram2|ALTSYNCRAM                                                                                                                                                                                                                                                                                           ; M9K  ; Simple Dual Port ; Single Clock ; 1278         ; 20           ; 1278         ; 20           ; yes                    ; no                      ; yes                    ; yes                     ; 25560  ; 1278                        ; 20                          ; 1278                        ; 20                          ; 25560               ; 5    ; None ; M9K_X64_Y25_N0, M9K_X64_Y23_N0, M9K_X64_Y22_N0, M9K_X64_Y24_N0, M9K_X64_Y21_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; Sdram_Control_4Port:u6|my_Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_ssp1:auto_generated|altsyncram_5u81:fifo_ram|ALTSYNCRAM                                                                                                                                                                                                                                                                                         ; M9K  ; Simple Dual Port ; Dual Clocks  ; 1024         ; 16           ; 1024         ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 16384  ; 1024                        ; 14                          ; 1024                        ; 14                          ; 14336               ; 2    ; None ; M9K_X15_Y31_N0, M9K_X15_Y30_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; Sdram_Control_4Port:u6|my_Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_ssp1:auto_generated|altsyncram_5u81:fifo_ram|ALTSYNCRAM                                                                                                                                                                                                                                                                                         ; M9K  ; Simple Dual Port ; Dual Clocks  ; 1024         ; 16           ; 1024         ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 16384  ; 1024                        ; 13                          ; 1024                        ; 13                          ; 13312               ; 2    ; None ; M9K_X15_Y33_N0, M9K_X15_Y32_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; Sdram_Control_4Port:u6|my_Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_klp1:auto_generated|altsyncram_lr81:fifo_ram|ALTSYNCRAM                                                                                                                                                                                                                                                                                        ; M9K  ; Simple Dual Port ; Dual Clocks  ; 512          ; 16           ; 512          ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 8192   ; 512                         ; 16                          ; 512                         ; 16                          ; 8192                ; 1    ; None ; M9K_X37_Y24_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; Sdram_Control_4Port:u6|my_Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_klp1:auto_generated|altsyncram_lr81:fifo_ram|ALTSYNCRAM                                                                                                                                                                                                                                                                                        ; M9K  ; Simple Dual Port ; Dual Clocks  ; 512          ; 16           ; 512          ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 8192   ; 512                         ; 16                          ; 512                         ; 16                          ; 8192                ; 1    ; None ; M9K_X37_Y27_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; Sdram_Control_4Port:u6|my_Sdram_WR_FIFO:write_fifo4|dcfifo:dcfifo_component|dcfifo_klp1:auto_generated|altsyncram_lr81:fifo_ram|ALTSYNCRAM                                                                                                                                                                                                                                                                                        ; M9K  ; Simple Dual Port ; Single Clock ; 512          ; 16           ; 512          ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 8192   ; 2                           ; 16                          ; 2                           ; 16                          ; 32                  ; 1    ; None ; M9K_X37_Y26_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; on_chip_fsm:soc|on_chip_fsm_jtag_uart_0:jtag_uart_0|on_chip_fsm_jtag_uart_0_scfifo_r:the_on_chip_fsm_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|ALTSYNCRAM                                                                                                                                                                                                         ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512    ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None ; M9K_X51_Y46_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; on_chip_fsm:soc|on_chip_fsm_jtag_uart_0:jtag_uart_0|on_chip_fsm_jtag_uart_0_scfifo_w:the_on_chip_fsm_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|ALTSYNCRAM                                                                                                                                                                                                         ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 512    ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None ; M9K_X37_Y44_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; on_chip_fsm:soc|on_chip_fsm_nios2_gen2_0:nios2_gen2_0|on_chip_fsm_nios2_gen2_0_cpu:cpu|on_chip_fsm_nios2_gen2_0_cpu_nios2_oci:the_on_chip_fsm_nios2_gen2_0_cpu_nios2_oci|on_chip_fsm_nios2_gen2_0_cpu_nios2_ocimem:the_on_chip_fsm_nios2_gen2_0_cpu_nios2_ocimem|on_chip_fsm_nios2_gen2_0_cpu_ociram_sp_ram_module:on_chip_fsm_nios2_gen2_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_ac71:auto_generated|ALTSYNCRAM ; AUTO ; Single Port      ; Single Clock ; 256          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 8192   ; 256                         ; 32                          ; --                          ; --                          ; 8192                ; 1    ; None ; M9K_X51_Y39_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; on_chip_fsm:soc|on_chip_fsm_nios2_gen2_0:nios2_gen2_0|on_chip_fsm_nios2_gen2_0_cpu:cpu|on_chip_fsm_nios2_gen2_0_cpu_register_bank_a_module:on_chip_fsm_nios2_gen2_0_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_6mc1:auto_generated|ALTSYNCRAM                                                                                                                                                                       ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024   ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; None ; M9K_X64_Y44_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; on_chip_fsm:soc|on_chip_fsm_nios2_gen2_0:nios2_gen2_0|on_chip_fsm_nios2_gen2_0_cpu:cpu|on_chip_fsm_nios2_gen2_0_cpu_register_bank_b_module:on_chip_fsm_nios2_gen2_0_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_6mc1:auto_generated|ALTSYNCRAM                                                                                                                                                                       ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024   ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; None ; M9K_X64_Y41_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; on_chip_fsm:soc|on_chip_fsm_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_ndd1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                                                 ; AUTO ; Single Port      ; Single Clock ; 25600        ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 819200 ; 25600                       ; 32                          ; --                          ; --                          ; 819200              ; 100  ; None ; M9K_X37_Y29_N0, M9K_X51_Y29_N0, M9K_X37_Y32_N0, M9K_X51_Y43_N0, M9K_X78_Y47_N0, M9K_X64_Y52_N0, M9K_X78_Y58_N0, M9K_X64_Y60_N0, M9K_X51_Y60_N0, M9K_X51_Y59_N0, M9K_X78_Y51_N0, M9K_X64_Y58_N0, M9K_X64_Y51_N0, M9K_X64_Y46_N0, M9K_X64_Y50_N0, M9K_X64_Y49_N0, M9K_X64_Y47_N0, M9K_X51_Y57_N0, M9K_X64_Y55_N0, M9K_X51_Y58_N0, M9K_X51_Y54_N0, M9K_X51_Y53_N0, M9K_X51_Y51_N0, M9K_X51_Y40_N0, M9K_X51_Y41_N0, M9K_X51_Y42_N0, M9K_X51_Y31_N0, M9K_X51_Y34_N0, M9K_X51_Y32_N0, M9K_X51_Y35_N0, M9K_X64_Y43_N0, M9K_X64_Y35_N0, M9K_X51_Y47_N0, M9K_X51_Y38_N0, M9K_X51_Y36_N0, M9K_X51_Y37_N0, M9K_X51_Y56_N0, M9K_X51_Y55_N0, M9K_X78_Y54_N0, M9K_X64_Y33_N0, M9K_X78_Y34_N0, M9K_X51_Y33_N0, M9K_X64_Y31_N0, M9K_X51_Y30_N0, M9K_X64_Y32_N0, M9K_X37_Y55_N0, M9K_X37_Y54_N0, M9K_X37_Y56_N0, M9K_X37_Y43_N0, M9K_X37_Y50_N0, M9K_X51_Y50_N0, M9K_X51_Y49_N0, M9K_X78_Y40_N0, M9K_X78_Y57_N0, M9K_X37_Y46_N0, M9K_X51_Y48_N0, M9K_X37_Y41_N0, M9K_X64_Y61_N0, M9K_X51_Y61_N0, M9K_X51_Y52_N0, M9K_X37_Y52_N0, M9K_X37_Y51_N0, M9K_X37_Y53_N0, M9K_X51_Y45_N0, M9K_X37_Y42_N0, M9K_X37_Y48_N0, M9K_X37_Y49_N0, M9K_X37_Y33_N0, M9K_X37_Y34_N0, M9K_X37_Y37_N0, M9K_X51_Y44_N0, M9K_X37_Y47_N0, M9K_X37_Y45_N0, M9K_X37_Y38_N0, M9K_X37_Y40_N0, M9K_X37_Y39_N0, M9K_X78_Y53_N0, M9K_X78_Y48_N0, M9K_X64_Y54_N0, M9K_X64_Y59_N0, M9K_X64_Y45_N0, M9K_X64_Y53_N0, M9K_X78_Y33_N0, M9K_X64_Y34_N0, M9K_X78_Y35_N0, M9K_X78_Y42_N0, M9K_X78_Y45_N0, M9K_X78_Y44_N0, M9K_X64_Y38_N0, M9K_X64_Y57_N0, M9K_X64_Y39_N0, M9K_X64_Y37_N0, M9K_X64_Y42_N0, M9K_X64_Y48_N0, M9K_X78_Y52_N0, M9K_X78_Y50_N0, M9K_X78_Y49_N0, M9K_X78_Y43_N0, M9K_X64_Y40_N0, M9K_X78_Y46_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 532               ;
; Simple Multipliers (18-bit)           ; 2           ; 1                   ; 266               ;
; Embedded Multiplier Blocks            ; 2           ; --                  ; 266               ;
; Embedded Multiplier 9-bit elements    ; 4           ; 2                   ; 532               ;
; Signed Embedded Multipliers           ; 2           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 0           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                         ;
+------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                       ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; ball:b|lpm_mult:Mult0|mult_p5t:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X22_Y54_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    ball:b|lpm_mult:Mult0|mult_p5t:auto_generated|mac_mult1 ;                            ; DSPMULT_X22_Y54_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; ball:b|lpm_mult:Mult1|mult_p5t:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X22_Y55_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    ball:b|lpm_mult:Mult1|mult_p5t:auto_generated|mac_mult1 ;                            ; DSPMULT_X22_Y55_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
+------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+-------------------------------------------------+
; Routing Usage Summary                           ;
+-----------------------+-------------------------+
; Routing Resource Type ; Usage                   ;
+-----------------------+-------------------------+
; Block interconnects   ; 8,049 / 342,891 ( 2 % ) ;
; C16 interconnects     ; 507 / 10,120 ( 5 % )    ;
; C4 interconnects      ; 4,285 / 209,544 ( 2 % ) ;
; Direct links          ; 960 / 342,891 ( < 1 % ) ;
; Global clocks         ; 12 / 20 ( 60 % )        ;
; Local interconnects   ; 2,350 / 119,088 ( 2 % ) ;
; R24 interconnects     ; 643 / 9,963 ( 6 % )     ;
; R4 interconnects      ; 5,046 / 289,782 ( 2 % ) ;
+-----------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 12.19) ; Number of LABs  (Total = 372) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 42                            ;
; 2                                           ; 13                            ;
; 3                                           ; 8                             ;
; 4                                           ; 5                             ;
; 5                                           ; 7                             ;
; 6                                           ; 4                             ;
; 7                                           ; 1                             ;
; 8                                           ; 7                             ;
; 9                                           ; 3                             ;
; 10                                          ; 8                             ;
; 11                                          ; 6                             ;
; 12                                          ; 13                            ;
; 13                                          ; 9                             ;
; 14                                          ; 20                            ;
; 15                                          ; 42                            ;
; 16                                          ; 184                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 2.03) ; Number of LABs  (Total = 372) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 210                           ;
; 1 Clock                            ; 306                           ;
; 1 Clock enable                     ; 114                           ;
; 1 Sync. clear                      ; 23                            ;
; 1 Sync. load                       ; 33                            ;
; 2 Async. clears                    ; 13                            ;
; 2 Clock enables                    ; 35                            ;
; 2 Clocks                           ; 21                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 18.30) ; Number of LABs  (Total = 372) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 1                             ;
; 1                                            ; 17                            ;
; 2                                            ; 31                            ;
; 3                                            ; 7                             ;
; 4                                            ; 3                             ;
; 5                                            ; 3                             ;
; 6                                            ; 7                             ;
; 7                                            ; 8                             ;
; 8                                            ; 3                             ;
; 9                                            ; 2                             ;
; 10                                           ; 5                             ;
; 11                                           ; 4                             ;
; 12                                           ; 5                             ;
; 13                                           ; 5                             ;
; 14                                           ; 8                             ;
; 15                                           ; 7                             ;
; 16                                           ; 13                            ;
; 17                                           ; 14                            ;
; 18                                           ; 4                             ;
; 19                                           ; 12                            ;
; 20                                           ; 17                            ;
; 21                                           ; 19                            ;
; 22                                           ; 21                            ;
; 23                                           ; 27                            ;
; 24                                           ; 18                            ;
; 25                                           ; 18                            ;
; 26                                           ; 16                            ;
; 27                                           ; 14                            ;
; 28                                           ; 17                            ;
; 29                                           ; 22                            ;
; 30                                           ; 6                             ;
; 31                                           ; 8                             ;
; 32                                           ; 10                            ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 7.93) ; Number of LABs  (Total = 372) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 1                             ;
; 1                                               ; 52                            ;
; 2                                               ; 26                            ;
; 3                                               ; 20                            ;
; 4                                               ; 15                            ;
; 5                                               ; 18                            ;
; 6                                               ; 20                            ;
; 7                                               ; 19                            ;
; 8                                               ; 30                            ;
; 9                                               ; 21                            ;
; 10                                              ; 24                            ;
; 11                                              ; 21                            ;
; 12                                              ; 28                            ;
; 13                                              ; 24                            ;
; 14                                              ; 10                            ;
; 15                                              ; 13                            ;
; 16                                              ; 24                            ;
; 17                                              ; 2                             ;
; 18                                              ; 2                             ;
; 19                                              ; 1                             ;
; 20                                              ; 0                             ;
; 21                                              ; 0                             ;
; 22                                              ; 0                             ;
; 23                                              ; 0                             ;
; 24                                              ; 0                             ;
; 25                                              ; 0                             ;
; 26                                              ; 0                             ;
; 27                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 15.09) ; Number of LABs  (Total = 372) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 1                             ;
; 2                                            ; 20                            ;
; 3                                            ; 22                            ;
; 4                                            ; 24                            ;
; 5                                            ; 9                             ;
; 6                                            ; 15                            ;
; 7                                            ; 16                            ;
; 8                                            ; 14                            ;
; 9                                            ; 11                            ;
; 10                                           ; 9                             ;
; 11                                           ; 7                             ;
; 12                                           ; 9                             ;
; 13                                           ; 11                            ;
; 14                                           ; 15                            ;
; 15                                           ; 9                             ;
; 16                                           ; 13                            ;
; 17                                           ; 8                             ;
; 18                                           ; 9                             ;
; 19                                           ; 6                             ;
; 20                                           ; 19                            ;
; 21                                           ; 17                            ;
; 22                                           ; 15                            ;
; 23                                           ; 18                            ;
; 24                                           ; 9                             ;
; 25                                           ; 8                             ;
; 26                                           ; 11                            ;
; 27                                           ; 3                             ;
; 28                                           ; 12                            ;
; 29                                           ; 3                             ;
; 30                                           ; 5                             ;
; 31                                           ; 4                             ;
; 32                                           ; 3                             ;
; 33                                           ; 5                             ;
; 34                                           ; 5                             ;
; 35                                           ; 3                             ;
; 36                                           ; 2                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 13    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 17    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                    ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules           ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass          ; 234          ; 12           ; 234          ; 0            ; 0            ; 245       ; 234          ; 0            ; 245       ; 245       ; 2            ; 0            ; 0            ; 0            ; 94           ; 2            ; 0            ; 94           ; 0            ; 0            ; 35           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 245       ; 0            ; 0            ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable  ; 11           ; 233          ; 11           ; 245          ; 245          ; 0         ; 11           ; 245          ; 0         ; 0         ; 243          ; 245          ; 245          ; 245          ; 151          ; 243          ; 245          ; 151          ; 245          ; 245          ; 210          ; 245          ; 245          ; 245          ; 245          ; 245          ; 245          ; 0         ; 245          ; 245          ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; CLOCK_27            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX6[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX6[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX6[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX6[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX6[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX6[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX6[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX7[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX7[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX7[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX7[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX7[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX7[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX7[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[7]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[8]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[7]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[8]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[9]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[10]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[11]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[12]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[13]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[14]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[15]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[16]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[17]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[0]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[1]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[2]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[3]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[4]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[5]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[6]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[7]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[8]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[9]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[10]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[11]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_LDQM           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_UDQM           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_WE_N           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CAS_N          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_RAS_N          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CS_N           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_BA_0           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_BA_1           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CLK            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CKE            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OTG_ADDR[0]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OTG_ADDR[1]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OTG_CS_N            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OTG_RD_N            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OTG_WR_N            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OTG_RST_N           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OTG_INT             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; I2C_SCLK            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_CLK             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_HS              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_VS              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_BLANK           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_SYNC            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[7]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[8]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[9]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[7]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[8]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[9]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[7]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[8]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[9]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1[16]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1[17]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1[18]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1[19]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1[20]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1[21]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1[22]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1[23]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1[24]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1[25]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1[26]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1[27]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1[28]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1[29]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1[30]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1[31]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1[32]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1[33]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1[34]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1[35]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[0]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[1]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[2]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[3]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[4]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[5]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[6]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[7]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[8]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[9]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[10]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[11]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[12]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[13]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[14]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[15]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OTG_DATA[0]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OTG_DATA[1]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OTG_DATA[2]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OTG_DATA[3]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OTG_DATA[4]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OTG_DATA[5]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OTG_DATA[6]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OTG_DATA[7]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OTG_DATA[8]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OTG_DATA[9]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OTG_DATA[10]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OTG_DATA[11]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OTG_DATA[12]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OTG_DATA[13]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OTG_DATA[14]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OTG_DATA[15]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; I2C_SDAT            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1[0]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1[1]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1[2]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1[3]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1[4]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1[5]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1[6]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1[7]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1[8]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1[9]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1[10]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1[11]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1[12]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1[13]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1[14]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1[15]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[4]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[5]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[6]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[7]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[8]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[9]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[10]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[11]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[0]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[1]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[2]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[3]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[12]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[13]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[14]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[15]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[16]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[17]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CLOCK_50            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[2]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[3]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[0]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[1]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; Unreserved               ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (119006): Selected device EP4CE115F29C7 for design "DE2_CCD"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (15536): Implemented PLL "Sdram_Control_4Port:u6|my_Sdram_PLL:sdram_pll1|altpll:altpll_component|my_Sdram_PLL_altpll:auto_generated|pll1" as Cyclone IV E PLL type, but with warnings File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/db/my_sdram_pll_altpll.v Line: 43
    Warning (15559): Can't achieve requested value -324.0 degrees for clock output Sdram_Control_4Port:u6|my_Sdram_PLL:sdram_pll1|altpll:altpll_component|my_Sdram_PLL_altpll:auto_generated|wire_pll1_clk[1] of parameter phase shift -- achieved value of -326.3 degrees File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/db/my_sdram_pll_altpll.v Line: 43
    Info (15099): Implementing clock multiplication of 3, clock division of 1, and phase shift of 0 degrees (0 ps) for Sdram_Control_4Port:u6|my_Sdram_PLL:sdram_pll1|altpll:altpll_component|my_Sdram_PLL_altpll:auto_generated|wire_pll1_clk[0] port File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/db/my_sdram_pll_altpll.v Line: 43
    Info (15099): Implementing clock multiplication of 3, clock division of 1, and phase shift of -326 degrees (-6042 ps) for Sdram_Control_4Port:u6|my_Sdram_PLL:sdram_pll1|altpll:altpll_component|my_Sdram_PLL_altpll:auto_generated|wire_pll1_clk[1] port File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/db/my_sdram_pll_altpll.v Line: 43
Warning (18550): Found RAM instances implemented as ROM because the write logic is disabled. One instance is listed below as an example.
    Info (119043): Atom "Sdram_Control_4Port:u6|my_Sdram_WR_FIFO:write_fifo4|dcfifo:dcfifo_component|dcfifo_klp1:auto_generated|altsyncram_lr81:fifo_ram|ram_block11a0" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:u6|my_Sdram_WR_FIFO:write_fifo4|dcfifo:dcfifo_component|dcfifo_klp1:auto_generated|altsyncram_lr81:fifo_ram|ram_block11a0" has a port clk0 that is stuck at GND File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/db/altsyncram_lr81.tdf Line: 37
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:u6|my_Sdram_WR_FIFO:write_fifo4|dcfifo:dcfifo_component|dcfifo_klp1:auto_generated|altsyncram_lr81:fifo_ram|ram_block11a1" has a port clk0 that is stuck at GND File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/db/altsyncram_lr81.tdf Line: 37
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:u6|my_Sdram_WR_FIFO:write_fifo4|dcfifo:dcfifo_component|dcfifo_klp1:auto_generated|altsyncram_lr81:fifo_ram|ram_block11a2" has a port clk0 that is stuck at GND File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/db/altsyncram_lr81.tdf Line: 37
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:u6|my_Sdram_WR_FIFO:write_fifo4|dcfifo:dcfifo_component|dcfifo_klp1:auto_generated|altsyncram_lr81:fifo_ram|ram_block11a3" has a port clk0 that is stuck at GND File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/db/altsyncram_lr81.tdf Line: 37
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:u6|my_Sdram_WR_FIFO:write_fifo4|dcfifo:dcfifo_component|dcfifo_klp1:auto_generated|altsyncram_lr81:fifo_ram|ram_block11a4" has a port clk0 that is stuck at GND File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/db/altsyncram_lr81.tdf Line: 37
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:u6|my_Sdram_WR_FIFO:write_fifo4|dcfifo:dcfifo_component|dcfifo_klp1:auto_generated|altsyncram_lr81:fifo_ram|ram_block11a5" has a port clk0 that is stuck at GND File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/db/altsyncram_lr81.tdf Line: 37
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:u6|my_Sdram_WR_FIFO:write_fifo4|dcfifo:dcfifo_component|dcfifo_klp1:auto_generated|altsyncram_lr81:fifo_ram|ram_block11a6" has a port clk0 that is stuck at GND File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/db/altsyncram_lr81.tdf Line: 37
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:u6|my_Sdram_WR_FIFO:write_fifo4|dcfifo:dcfifo_component|dcfifo_klp1:auto_generated|altsyncram_lr81:fifo_ram|ram_block11a7" has a port clk0 that is stuck at GND File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/db/altsyncram_lr81.tdf Line: 37
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:u6|my_Sdram_WR_FIFO:write_fifo4|dcfifo:dcfifo_component|dcfifo_klp1:auto_generated|altsyncram_lr81:fifo_ram|ram_block11a8" has a port clk0 that is stuck at GND File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/db/altsyncram_lr81.tdf Line: 37
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:u6|my_Sdram_WR_FIFO:write_fifo4|dcfifo:dcfifo_component|dcfifo_klp1:auto_generated|altsyncram_lr81:fifo_ram|ram_block11a9" has a port clk0 that is stuck at GND File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/db/altsyncram_lr81.tdf Line: 37
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:u6|my_Sdram_WR_FIFO:write_fifo4|dcfifo:dcfifo_component|dcfifo_klp1:auto_generated|altsyncram_lr81:fifo_ram|ram_block11a10" has a port clk0 that is stuck at GND File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/db/altsyncram_lr81.tdf Line: 37
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:u6|my_Sdram_WR_FIFO:write_fifo4|dcfifo:dcfifo_component|dcfifo_klp1:auto_generated|altsyncram_lr81:fifo_ram|ram_block11a11" has a port clk0 that is stuck at GND File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/db/altsyncram_lr81.tdf Line: 37
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:u6|my_Sdram_WR_FIFO:write_fifo4|dcfifo:dcfifo_component|dcfifo_klp1:auto_generated|altsyncram_lr81:fifo_ram|ram_block11a12" has a port clk0 that is stuck at GND File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/db/altsyncram_lr81.tdf Line: 37
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:u6|my_Sdram_WR_FIFO:write_fifo4|dcfifo:dcfifo_component|dcfifo_klp1:auto_generated|altsyncram_lr81:fifo_ram|ram_block11a13" has a port clk0 that is stuck at GND File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/db/altsyncram_lr81.tdf Line: 37
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:u6|my_Sdram_WR_FIFO:write_fifo4|dcfifo:dcfifo_component|dcfifo_klp1:auto_generated|altsyncram_lr81:fifo_ram|ram_block11a14" has a port clk0 that is stuck at GND File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/db/altsyncram_lr81.tdf Line: 37
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:u6|my_Sdram_WR_FIFO:write_fifo4|dcfifo:dcfifo_component|dcfifo_klp1:auto_generated|altsyncram_lr81:fifo_ram|ram_block11a15" has a port clk0 that is stuck at GND File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/db/altsyncram_lr81.tdf Line: 37
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE40F29C7 is compatible
    Info (176445): Device EP4CE40F29I7 is compatible
    Info (176445): Device EP4CE30F29C7 is compatible
    Info (176445): Device EP4CE30F29I7 is compatible
    Info (176445): Device EP4CE55F29C7 is compatible
    Info (176445): Device EP4CE55F29I7 is compatible
    Info (176445): Device EP4CE75F29C7 is compatible
    Info (176445): Device EP4CE75F29I7 is compatible
    Info (176445): Device EP4CE115F29I7 is compatible
Info (169124): Fitter converted 4 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location F4
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location E2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location P3
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location N7
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 7 pins of 241 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity alt_jtag_atlantic
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|jupdate}] -to [get_registers {*|alt_jtag_atlantic:*|jupdate1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read}] -to [get_registers {*|alt_jtag_atlantic:*|read1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read_req}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rvalid}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|tck_t_dav}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|user_saw_rvalid}] -to [get_registers {*|alt_jtag_atlantic:*|rvalid0*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write}] -to [get_registers {*|alt_jtag_atlantic:*|write1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_ena*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_pause*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_valid}]
    Info (332165): Entity altera_std_synchronizer
        Info (332166): set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
    Info (332165): Entity dcfifo_klp1
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_qe9:dffpipe16|dffe17a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_pe9:dffpipe13|dffe14a* 
    Info (332165): Entity dcfifo_ssp1
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_te9:dffpipe16|dffe17a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_se9:dffpipe13|dffe14a* 
    Info (332165): Entity sld_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 10MHz   
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'usb_nios_ball/on_chip_fsm/synthesis/submodules/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'usb_nios_ball/on_chip_fsm/synthesis/submodules/on_chip_fsm_nios2_gen2_0_cpu.sdc'
Info (332104): Reading SDC File: 'usb_nios_ball/on_chip_with_keyboard_pio/synthesis/submodules/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'usb_nios_ball/on_chip_with_keyboard_pio/synthesis/submodules/on_chip_with_keyboard_pio_nios2_gen2_0_cpu.sdc'
Warning (332174): Ignored filter at on_chip_with_keyboard_pio_nios2_gen2_0_cpu.sdc(46): *on_chip_with_keyboard_pio_nios2_gen2_0_cpu:*|on_chip_with_keyboard_pio_nios2_gen2_0_cpu_nios2_oci:the_on_chip_with_keyboard_pio_nios2_gen2_0_cpu_nios2_oci|on_chip_with_keyboard_pio_nios2_gen2_0_cpu_nios2_oci_break:the_on_chip_with_keyboard_pio_nios2_gen2_0_cpu_nios2_oci_break|break_readreg* could not be matched with a keeper File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/usb_nios_ball/on_chip_with_keyboard_pio/synthesis/submodules/on_chip_with_keyboard_pio_nios2_gen2_0_cpu.sdc Line: 46
Warning (332174): Ignored filter at on_chip_with_keyboard_pio_nios2_gen2_0_cpu.sdc(46): *on_chip_with_keyboard_pio_nios2_gen2_0_cpu:*|on_chip_with_keyboard_pio_nios2_gen2_0_cpu_nios2_oci:the_on_chip_with_keyboard_pio_nios2_gen2_0_cpu_nios2_oci|on_chip_with_keyboard_pio_nios2_gen2_0_cpu_debug_slave_wrapper:the_on_chip_with_keyboard_pio_nios2_gen2_0_cpu_debug_slave_wrapper|on_chip_with_keyboard_pio_nios2_gen2_0_cpu_debug_slave_tck:the_on_chip_with_keyboard_pio_nios2_gen2_0_cpu_debug_slave_tck|*sr* could not be matched with a keeper File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/usb_nios_ball/on_chip_with_keyboard_pio/synthesis/submodules/on_chip_with_keyboard_pio_nios2_gen2_0_cpu.sdc Line: 46
Warning (332049): Ignored set_false_path at on_chip_with_keyboard_pio_nios2_gen2_0_cpu.sdc(46): Argument <from> is an empty collection File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/usb_nios_ball/on_chip_with_keyboard_pio/synthesis/submodules/on_chip_with_keyboard_pio_nios2_gen2_0_cpu.sdc Line: 46
    Info (332050): set_false_path -from [get_keepers *$on_chip_with_keyboard_pio_nios2_gen2_0_cpu_oci_break_path|break_readreg*] -to [get_keepers *$on_chip_with_keyboard_pio_nios2_gen2_0_cpu_jtag_sr*] File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/usb_nios_ball/on_chip_with_keyboard_pio/synthesis/submodules/on_chip_with_keyboard_pio_nios2_gen2_0_cpu.sdc Line: 46
Warning (332049): Ignored set_false_path at on_chip_with_keyboard_pio_nios2_gen2_0_cpu.sdc(46): Argument <to> is an empty collection File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/usb_nios_ball/on_chip_with_keyboard_pio/synthesis/submodules/on_chip_with_keyboard_pio_nios2_gen2_0_cpu.sdc Line: 46
Warning (332174): Ignored filter at on_chip_with_keyboard_pio_nios2_gen2_0_cpu.sdc(47): *on_chip_with_keyboard_pio_nios2_gen2_0_cpu:*|on_chip_with_keyboard_pio_nios2_gen2_0_cpu_nios2_oci:the_on_chip_with_keyboard_pio_nios2_gen2_0_cpu_nios2_oci|on_chip_with_keyboard_pio_nios2_gen2_0_cpu_nios2_oci_debug:the_on_chip_with_keyboard_pio_nios2_gen2_0_cpu_nios2_oci_debug|*resetlatch could not be matched with a keeper File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/usb_nios_ball/on_chip_with_keyboard_pio/synthesis/submodules/on_chip_with_keyboard_pio_nios2_gen2_0_cpu.sdc Line: 47
Warning (332174): Ignored filter at on_chip_with_keyboard_pio_nios2_gen2_0_cpu.sdc(47): *on_chip_with_keyboard_pio_nios2_gen2_0_cpu:*|on_chip_with_keyboard_pio_nios2_gen2_0_cpu_nios2_oci:the_on_chip_with_keyboard_pio_nios2_gen2_0_cpu_nios2_oci|on_chip_with_keyboard_pio_nios2_gen2_0_cpu_debug_slave_wrapper:the_on_chip_with_keyboard_pio_nios2_gen2_0_cpu_debug_slave_wrapper|on_chip_with_keyboard_pio_nios2_gen2_0_cpu_debug_slave_tck:the_on_chip_with_keyboard_pio_nios2_gen2_0_cpu_debug_slave_tck|*sr[33] could not be matched with a keeper File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/usb_nios_ball/on_chip_with_keyboard_pio/synthesis/submodules/on_chip_with_keyboard_pio_nios2_gen2_0_cpu.sdc Line: 47
Warning (332049): Ignored set_false_path at on_chip_with_keyboard_pio_nios2_gen2_0_cpu.sdc(47): Argument <from> is an empty collection File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/usb_nios_ball/on_chip_with_keyboard_pio/synthesis/submodules/on_chip_with_keyboard_pio_nios2_gen2_0_cpu.sdc Line: 47
    Info (332050): set_false_path -from [get_keepers *$on_chip_with_keyboard_pio_nios2_gen2_0_cpu_oci_debug_path|*resetlatch]     -to [get_keepers *$on_chip_with_keyboard_pio_nios2_gen2_0_cpu_jtag_sr[33]] File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/usb_nios_ball/on_chip_with_keyboard_pio/synthesis/submodules/on_chip_with_keyboard_pio_nios2_gen2_0_cpu.sdc Line: 47
Warning (332049): Ignored set_false_path at on_chip_with_keyboard_pio_nios2_gen2_0_cpu.sdc(47): Argument <to> is an empty collection File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/usb_nios_ball/on_chip_with_keyboard_pio/synthesis/submodules/on_chip_with_keyboard_pio_nios2_gen2_0_cpu.sdc Line: 47
Warning (332174): Ignored filter at on_chip_with_keyboard_pio_nios2_gen2_0_cpu.sdc(48): *on_chip_with_keyboard_pio_nios2_gen2_0_cpu:*|on_chip_with_keyboard_pio_nios2_gen2_0_cpu_nios2_oci:the_on_chip_with_keyboard_pio_nios2_gen2_0_cpu_nios2_oci|on_chip_with_keyboard_pio_nios2_gen2_0_cpu_nios2_oci_debug:the_on_chip_with_keyboard_pio_nios2_gen2_0_cpu_nios2_oci_debug|monitor_ready could not be matched with a keeper File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/usb_nios_ball/on_chip_with_keyboard_pio/synthesis/submodules/on_chip_with_keyboard_pio_nios2_gen2_0_cpu.sdc Line: 48
Warning (332174): Ignored filter at on_chip_with_keyboard_pio_nios2_gen2_0_cpu.sdc(48): *on_chip_with_keyboard_pio_nios2_gen2_0_cpu:*|on_chip_with_keyboard_pio_nios2_gen2_0_cpu_nios2_oci:the_on_chip_with_keyboard_pio_nios2_gen2_0_cpu_nios2_oci|on_chip_with_keyboard_pio_nios2_gen2_0_cpu_debug_slave_wrapper:the_on_chip_with_keyboard_pio_nios2_gen2_0_cpu_debug_slave_wrapper|on_chip_with_keyboard_pio_nios2_gen2_0_cpu_debug_slave_tck:the_on_chip_with_keyboard_pio_nios2_gen2_0_cpu_debug_slave_tck|*sr[0] could not be matched with a keeper File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/usb_nios_ball/on_chip_with_keyboard_pio/synthesis/submodules/on_chip_with_keyboard_pio_nios2_gen2_0_cpu.sdc Line: 48
Warning (332049): Ignored set_false_path at on_chip_with_keyboard_pio_nios2_gen2_0_cpu.sdc(48): Argument <from> is an empty collection File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/usb_nios_ball/on_chip_with_keyboard_pio/synthesis/submodules/on_chip_with_keyboard_pio_nios2_gen2_0_cpu.sdc Line: 48
    Info (332050): set_false_path -from [get_keepers *$on_chip_with_keyboard_pio_nios2_gen2_0_cpu_oci_debug_path|monitor_ready]  -to [get_keepers *$on_chip_with_keyboard_pio_nios2_gen2_0_cpu_jtag_sr[0]] File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/usb_nios_ball/on_chip_with_keyboard_pio/synthesis/submodules/on_chip_with_keyboard_pio_nios2_gen2_0_cpu.sdc Line: 48
Warning (332049): Ignored set_false_path at on_chip_with_keyboard_pio_nios2_gen2_0_cpu.sdc(48): Argument <to> is an empty collection File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/usb_nios_ball/on_chip_with_keyboard_pio/synthesis/submodules/on_chip_with_keyboard_pio_nios2_gen2_0_cpu.sdc Line: 48
Warning (332174): Ignored filter at on_chip_with_keyboard_pio_nios2_gen2_0_cpu.sdc(49): *on_chip_with_keyboard_pio_nios2_gen2_0_cpu:*|on_chip_with_keyboard_pio_nios2_gen2_0_cpu_nios2_oci:the_on_chip_with_keyboard_pio_nios2_gen2_0_cpu_nios2_oci|on_chip_with_keyboard_pio_nios2_gen2_0_cpu_nios2_oci_debug:the_on_chip_with_keyboard_pio_nios2_gen2_0_cpu_nios2_oci_debug|monitor_error could not be matched with a keeper File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/usb_nios_ball/on_chip_with_keyboard_pio/synthesis/submodules/on_chip_with_keyboard_pio_nios2_gen2_0_cpu.sdc Line: 49
Warning (332174): Ignored filter at on_chip_with_keyboard_pio_nios2_gen2_0_cpu.sdc(49): *on_chip_with_keyboard_pio_nios2_gen2_0_cpu:*|on_chip_with_keyboard_pio_nios2_gen2_0_cpu_nios2_oci:the_on_chip_with_keyboard_pio_nios2_gen2_0_cpu_nios2_oci|on_chip_with_keyboard_pio_nios2_gen2_0_cpu_debug_slave_wrapper:the_on_chip_with_keyboard_pio_nios2_gen2_0_cpu_debug_slave_wrapper|on_chip_with_keyboard_pio_nios2_gen2_0_cpu_debug_slave_tck:the_on_chip_with_keyboard_pio_nios2_gen2_0_cpu_debug_slave_tck|*sr[34] could not be matched with a keeper File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/usb_nios_ball/on_chip_with_keyboard_pio/synthesis/submodules/on_chip_with_keyboard_pio_nios2_gen2_0_cpu.sdc Line: 49
Warning (332049): Ignored set_false_path at on_chip_with_keyboard_pio_nios2_gen2_0_cpu.sdc(49): Argument <from> is an empty collection File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/usb_nios_ball/on_chip_with_keyboard_pio/synthesis/submodules/on_chip_with_keyboard_pio_nios2_gen2_0_cpu.sdc Line: 49
    Info (332050): set_false_path -from [get_keepers *$on_chip_with_keyboard_pio_nios2_gen2_0_cpu_oci_debug_path|monitor_error]  -to [get_keepers *$on_chip_with_keyboard_pio_nios2_gen2_0_cpu_jtag_sr[34]] File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/usb_nios_ball/on_chip_with_keyboard_pio/synthesis/submodules/on_chip_with_keyboard_pio_nios2_gen2_0_cpu.sdc Line: 49
Warning (332049): Ignored set_false_path at on_chip_with_keyboard_pio_nios2_gen2_0_cpu.sdc(49): Argument <to> is an empty collection File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/usb_nios_ball/on_chip_with_keyboard_pio/synthesis/submodules/on_chip_with_keyboard_pio_nios2_gen2_0_cpu.sdc Line: 49
Warning (332174): Ignored filter at on_chip_with_keyboard_pio_nios2_gen2_0_cpu.sdc(50): *on_chip_with_keyboard_pio_nios2_gen2_0_cpu:*|on_chip_with_keyboard_pio_nios2_gen2_0_cpu_nios2_oci:the_on_chip_with_keyboard_pio_nios2_gen2_0_cpu_nios2_oci|on_chip_with_keyboard_pio_nios2_gen2_0_cpu_nios2_ocimem:the_on_chip_with_keyboard_pio_nios2_gen2_0_cpu_nios2_ocimem|*MonDReg* could not be matched with a keeper File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/usb_nios_ball/on_chip_with_keyboard_pio/synthesis/submodules/on_chip_with_keyboard_pio_nios2_gen2_0_cpu.sdc Line: 50
Warning (332049): Ignored set_false_path at on_chip_with_keyboard_pio_nios2_gen2_0_cpu.sdc(50): Argument <from> is an empty collection File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/usb_nios_ball/on_chip_with_keyboard_pio/synthesis/submodules/on_chip_with_keyboard_pio_nios2_gen2_0_cpu.sdc Line: 50
    Info (332050): set_false_path -from [get_keepers *$on_chip_with_keyboard_pio_nios2_gen2_0_cpu_ocimem_path|*MonDReg*] -to [get_keepers *$on_chip_with_keyboard_pio_nios2_gen2_0_cpu_jtag_sr*] File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/usb_nios_ball/on_chip_with_keyboard_pio/synthesis/submodules/on_chip_with_keyboard_pio_nios2_gen2_0_cpu.sdc Line: 50
Warning (332049): Ignored set_false_path at on_chip_with_keyboard_pio_nios2_gen2_0_cpu.sdc(50): Argument <to> is an empty collection File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/usb_nios_ball/on_chip_with_keyboard_pio/synthesis/submodules/on_chip_with_keyboard_pio_nios2_gen2_0_cpu.sdc Line: 50
Warning (332174): Ignored filter at on_chip_with_keyboard_pio_nios2_gen2_0_cpu.sdc(51): *on_chip_with_keyboard_pio_nios2_gen2_0_cpu:*|on_chip_with_keyboard_pio_nios2_gen2_0_cpu_nios2_oci:the_on_chip_with_keyboard_pio_nios2_gen2_0_cpu_nios2_oci|on_chip_with_keyboard_pio_nios2_gen2_0_cpu_debug_slave_wrapper:the_on_chip_with_keyboard_pio_nios2_gen2_0_cpu_debug_slave_wrapper|on_chip_with_keyboard_pio_nios2_gen2_0_cpu_debug_slave_tck:the_on_chip_with_keyboard_pio_nios2_gen2_0_cpu_debug_slave_tck|*sr* could not be matched with a clock or keeper or register or port or pin or cell or partition File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/usb_nios_ball/on_chip_with_keyboard_pio/synthesis/submodules/on_chip_with_keyboard_pio_nios2_gen2_0_cpu.sdc Line: 51
Warning (332174): Ignored filter at on_chip_with_keyboard_pio_nios2_gen2_0_cpu.sdc(51): *on_chip_with_keyboard_pio_nios2_gen2_0_cpu:*|on_chip_with_keyboard_pio_nios2_gen2_0_cpu_nios2_oci:the_on_chip_with_keyboard_pio_nios2_gen2_0_cpu_nios2_oci|on_chip_with_keyboard_pio_nios2_gen2_0_cpu_debug_slave_wrapper:the_on_chip_with_keyboard_pio_nios2_gen2_0_cpu_debug_slave_wrapper|on_chip_with_keyboard_pio_nios2_gen2_0_cpu_debug_slave_sysclk:the_on_chip_with_keyboard_pio_nios2_gen2_0_cpu_debug_slave_sysclk|*jdo* could not be matched with a clock or keeper or register or port or pin or cell or partition File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/usb_nios_ball/on_chip_with_keyboard_pio/synthesis/submodules/on_chip_with_keyboard_pio_nios2_gen2_0_cpu.sdc Line: 51
Warning (332049): Ignored set_false_path at on_chip_with_keyboard_pio_nios2_gen2_0_cpu.sdc(51): Argument <from> is not an object ID File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/usb_nios_ball/on_chip_with_keyboard_pio/synthesis/submodules/on_chip_with_keyboard_pio_nios2_gen2_0_cpu.sdc Line: 51
    Info (332050): set_false_path -from *$on_chip_with_keyboard_pio_nios2_gen2_0_cpu_jtag_sr*    -to *$on_chip_with_keyboard_pio_nios2_gen2_0_cpu_jtag_sysclk_path|*jdo* File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/usb_nios_ball/on_chip_with_keyboard_pio/synthesis/submodules/on_chip_with_keyboard_pio_nios2_gen2_0_cpu.sdc Line: 51
Warning (332049): Ignored set_false_path at on_chip_with_keyboard_pio_nios2_gen2_0_cpu.sdc(51): Argument <to> is not an object ID File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/usb_nios_ball/on_chip_with_keyboard_pio/synthesis/submodules/on_chip_with_keyboard_pio_nios2_gen2_0_cpu.sdc Line: 51
Warning (332174): Ignored filter at on_chip_with_keyboard_pio_nios2_gen2_0_cpu.sdc(52): *on_chip_with_keyboard_pio_nios2_gen2_0_cpu:*|on_chip_with_keyboard_pio_nios2_gen2_0_cpu_nios2_oci:the_on_chip_with_keyboard_pio_nios2_gen2_0_cpu_nios2_oci|on_chip_with_keyboard_pio_nios2_gen2_0_cpu_debug_slave_wrapper:the_on_chip_with_keyboard_pio_nios2_gen2_0_cpu_debug_slave_wrapper|on_chip_with_keyboard_pio_nios2_gen2_0_cpu_debug_slave_sysclk:the_on_chip_with_keyboard_pio_nios2_gen2_0_cpu_debug_slave_sysclk|ir* could not be matched with a clock or keeper or register or port or pin or cell or partition File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/usb_nios_ball/on_chip_with_keyboard_pio/synthesis/submodules/on_chip_with_keyboard_pio_nios2_gen2_0_cpu.sdc Line: 52
Warning (332049): Ignored set_false_path at on_chip_with_keyboard_pio_nios2_gen2_0_cpu.sdc(52): Argument <to> is not an object ID File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/usb_nios_ball/on_chip_with_keyboard_pio/synthesis/submodules/on_chip_with_keyboard_pio_nios2_gen2_0_cpu.sdc Line: 52
    Info (332050): set_false_path -from sld_hub:*|irf_reg* -to *$on_chip_with_keyboard_pio_nios2_gen2_0_cpu_jtag_sysclk_path|ir* File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/usb_nios_ball/on_chip_with_keyboard_pio/synthesis/submodules/on_chip_with_keyboard_pio_nios2_gen2_0_cpu.sdc Line: 52
Warning (332174): Ignored filter at on_chip_with_keyboard_pio_nios2_gen2_0_cpu.sdc(53): *on_chip_with_keyboard_pio_nios2_gen2_0_cpu:*|on_chip_with_keyboard_pio_nios2_gen2_0_cpu_nios2_oci:the_on_chip_with_keyboard_pio_nios2_gen2_0_cpu_nios2_oci|on_chip_with_keyboard_pio_nios2_gen2_0_cpu_nios2_oci_debug:the_on_chip_with_keyboard_pio_nios2_gen2_0_cpu_nios2_oci_debug|monitor_go could not be matched with a clock or keeper or register or port or pin or cell or partition File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/usb_nios_ball/on_chip_with_keyboard_pio/synthesis/submodules/on_chip_with_keyboard_pio_nios2_gen2_0_cpu.sdc Line: 53
Warning (332049): Ignored set_false_path at on_chip_with_keyboard_pio_nios2_gen2_0_cpu.sdc(53): Argument <to> is not an object ID File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/usb_nios_ball/on_chip_with_keyboard_pio/synthesis/submodules/on_chip_with_keyboard_pio_nios2_gen2_0_cpu.sdc Line: 53
    Info (332050): set_false_path -from sld_hub:*|sld_shadow_jsm:shadow_jsm|state[1] -to *$on_chip_with_keyboard_pio_nios2_gen2_0_cpu_oci_debug_path|monitor_go File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/usb_nios_ball/on_chip_with_keyboard_pio/synthesis/submodules/on_chip_with_keyboard_pio_nios2_gen2_0_cpu.sdc Line: 53
Info (332104): Reading SDC File: 'DE2_CCD.out.sdc'
Warning (332174): Ignored filter at DE2_CCD.out.sdc(49): u6|sdram_pll1|altpll_component|pll|inclk[0] could not be matched with a pin File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 49
Warning (332174): Ignored filter at DE2_CCD.out.sdc(49): u6|sdram_pll1|altpll_component|pll|clk[0] could not be matched with a pin File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 49
Critical Warning (332049): Ignored create_generated_clock at DE2_CCD.out.sdc(49): Argument <targets> is an empty collection File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 49
    Info (332050): create_generated_clock -name {u6|sdram_pll1|altpll_component|pll|clk[0]} -source [get_pins {u6|sdram_pll1|altpll_component|pll|inclk[0]}] -duty_cycle 50.000 -multiply_by 2 -master_clock {clk} [get_pins {u6|sdram_pll1|altpll_component|pll|clk[0]}]  File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 49
Warning (332049): Ignored create_generated_clock at DE2_CCD.out.sdc(49): Argument -source is an empty collection File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 49
Warning (332174): Ignored filter at DE2_CCD.out.sdc(50): u6|sdram_pll1|altpll_component|pll|clk[1] could not be matched with a pin File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 50
Critical Warning (332049): Ignored create_generated_clock at DE2_CCD.out.sdc(50): Argument <targets> is an empty collection File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 50
    Info (332050): create_generated_clock -name {u6|sdram_pll1|altpll_component|pll|clk[1]} -source [get_pins {u6|sdram_pll1|altpll_component|pll|inclk[0]}] -duty_cycle 50.000 -multiply_by 2 -phase -108.000 -master_clock {clk} [get_pins {u6|sdram_pll1|altpll_component|pll|clk[1]}]  File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 50
Warning (332049): Ignored create_generated_clock at DE2_CCD.out.sdc(50): Argument -source is an empty collection File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 50
Warning (332174): Ignored filter at DE2_CCD.out.sdc(217): OTG_DREQ0 could not be matched with a port File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 217
Warning (332049): Ignored set_input_delay at DE2_CCD.out.sdc(217): Argument <targets> is an empty collection File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 217
    Info (332050): set_input_delay -add_delay -max -clock [get_clocks {clk}]  3.000 [get_ports {OTG_DREQ0}] File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 217
Warning (332049): Ignored set_input_delay at DE2_CCD.out.sdc(218): Argument <targets> is an empty collection File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 218
    Info (332050): set_input_delay -add_delay -min -clock [get_clocks {clk}]  2.000 [get_ports {OTG_DREQ0}] File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 218
Warning (332174): Ignored filter at DE2_CCD.out.sdc(219): OTG_DREQ1 could not be matched with a port File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 219
Warning (332049): Ignored set_input_delay at DE2_CCD.out.sdc(219): Argument <targets> is an empty collection File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 219
    Info (332050): set_input_delay -add_delay -max -clock [get_clocks {clk}]  3.000 [get_ports {OTG_DREQ1}] File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 219
Warning (332049): Ignored set_input_delay at DE2_CCD.out.sdc(220): Argument <targets> is an empty collection File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 220
    Info (332050): set_input_delay -add_delay -min -clock [get_clocks {clk}]  2.000 [get_ports {OTG_DREQ1}] File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 220
Warning (332174): Ignored filter at DE2_CCD.out.sdc(221): OTG_INT0 could not be matched with a port File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 221
Warning (332049): Ignored set_input_delay at DE2_CCD.out.sdc(221): Argument <targets> is an empty collection File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 221
    Info (332050): set_input_delay -add_delay -max -clock [get_clocks {clk}]  3.000 [get_ports {OTG_INT0}] File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 221
Warning (332049): Ignored set_input_delay at DE2_CCD.out.sdc(222): Argument <targets> is an empty collection File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 222
    Info (332050): set_input_delay -add_delay -min -clock [get_clocks {clk}]  2.000 [get_ports {OTG_INT0}] File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 222
Warning (332174): Ignored filter at DE2_CCD.out.sdc(223): OTG_INT1 could not be matched with a port File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 223
Warning (332049): Ignored set_input_delay at DE2_CCD.out.sdc(223): Argument <targets> is an empty collection File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 223
    Info (332050): set_input_delay -add_delay -max -clock [get_clocks {clk}]  3.000 [get_ports {OTG_INT1}] File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 223
Warning (332049): Ignored set_input_delay at DE2_CCD.out.sdc(224): Argument <targets> is an empty collection File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 224
    Info (332050): set_input_delay -add_delay -min -clock [get_clocks {clk}]  2.000 [get_ports {OTG_INT1}] File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 224
Warning (332174): Ignored filter at DE2_CCD.out.sdc(342): ENET_CLK could not be matched with a port File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 342
Warning (332049): Ignored set_output_delay at DE2_CCD.out.sdc(342): Argument <targets> is an empty collection File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 342
    Info (332050): set_output_delay -add_delay -max -clock [get_clocks {clk}]  3.000 [get_ports {ENET_CLK}] File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 342
Warning (332049): Ignored set_output_delay at DE2_CCD.out.sdc(343): Argument <targets> is an empty collection File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 343
    Info (332050): set_output_delay -add_delay -min -clock [get_clocks {clk}]  2.000 [get_ports {ENET_CLK}] File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 343
Warning (332174): Ignored filter at DE2_CCD.out.sdc(344): ENET_CMD could not be matched with a port File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 344
Warning (332049): Ignored set_output_delay at DE2_CCD.out.sdc(344): Argument <targets> is an empty collection File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 344
    Info (332050): set_output_delay -add_delay -max -clock [get_clocks {clk}]  3.000 [get_ports {ENET_CMD}] File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 344
Warning (332049): Ignored set_output_delay at DE2_CCD.out.sdc(345): Argument <targets> is an empty collection File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 345
    Info (332050): set_output_delay -add_delay -min -clock [get_clocks {clk}]  2.000 [get_ports {ENET_CMD}] File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 345
Warning (332174): Ignored filter at DE2_CCD.out.sdc(346): ENET_CS_N could not be matched with a port File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 346
Warning (332049): Ignored set_output_delay at DE2_CCD.out.sdc(346): Argument <targets> is an empty collection File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 346
    Info (332050): set_output_delay -add_delay -max -clock [get_clocks {clk}]  3.000 [get_ports {ENET_CS_N}] File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 346
Warning (332049): Ignored set_output_delay at DE2_CCD.out.sdc(347): Argument <targets> is an empty collection File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 347
    Info (332050): set_output_delay -add_delay -min -clock [get_clocks {clk}]  2.000 [get_ports {ENET_CS_N}] File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 347
Warning (332174): Ignored filter at DE2_CCD.out.sdc(348): ENET_DATA[0] could not be matched with a port File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 348
Warning (332049): Ignored set_output_delay at DE2_CCD.out.sdc(348): Argument <targets> is an empty collection File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 348
    Info (332050): set_output_delay -add_delay -max -clock [get_clocks {clk}]  3.000 [get_ports {ENET_DATA[0]}] File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 348
Warning (332049): Ignored set_output_delay at DE2_CCD.out.sdc(349): Argument <targets> is an empty collection File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 349
    Info (332050): set_output_delay -add_delay -min -clock [get_clocks {clk}]  2.000 [get_ports {ENET_DATA[0]}] File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 349
Warning (332174): Ignored filter at DE2_CCD.out.sdc(350): ENET_DATA[1] could not be matched with a port File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 350
Warning (332049): Ignored set_output_delay at DE2_CCD.out.sdc(350): Argument <targets> is an empty collection File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 350
    Info (332050): set_output_delay -add_delay -max -clock [get_clocks {clk}]  3.000 [get_ports {ENET_DATA[1]}] File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 350
Warning (332049): Ignored set_output_delay at DE2_CCD.out.sdc(351): Argument <targets> is an empty collection File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 351
    Info (332050): set_output_delay -add_delay -min -clock [get_clocks {clk}]  2.000 [get_ports {ENET_DATA[1]}] File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 351
Warning (332174): Ignored filter at DE2_CCD.out.sdc(352): ENET_DATA[2] could not be matched with a port File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 352
Warning (332049): Ignored set_output_delay at DE2_CCD.out.sdc(352): Argument <targets> is an empty collection File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 352
    Info (332050): set_output_delay -add_delay -max -clock [get_clocks {clk}]  3.000 [get_ports {ENET_DATA[2]}] File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 352
Warning (332049): Ignored set_output_delay at DE2_CCD.out.sdc(353): Argument <targets> is an empty collection File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 353
    Info (332050): set_output_delay -add_delay -min -clock [get_clocks {clk}]  2.000 [get_ports {ENET_DATA[2]}] File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 353
Warning (332174): Ignored filter at DE2_CCD.out.sdc(354): ENET_DATA[3] could not be matched with a port File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 354
Warning (332049): Ignored set_output_delay at DE2_CCD.out.sdc(354): Argument <targets> is an empty collection File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 354
    Info (332050): set_output_delay -add_delay -max -clock [get_clocks {clk}]  3.000 [get_ports {ENET_DATA[3]}] File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 354
Warning (332049): Ignored set_output_delay at DE2_CCD.out.sdc(355): Argument <targets> is an empty collection File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 355
    Info (332050): set_output_delay -add_delay -min -clock [get_clocks {clk}]  2.000 [get_ports {ENET_DATA[3]}] File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 355
Warning (332174): Ignored filter at DE2_CCD.out.sdc(356): ENET_DATA[4] could not be matched with a port File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 356
Warning (332049): Ignored set_output_delay at DE2_CCD.out.sdc(356): Argument <targets> is an empty collection File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 356
    Info (332050): set_output_delay -add_delay -max -clock [get_clocks {clk}]  3.000 [get_ports {ENET_DATA[4]}] File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 356
Warning (332049): Ignored set_output_delay at DE2_CCD.out.sdc(357): Argument <targets> is an empty collection File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 357
    Info (332050): set_output_delay -add_delay -min -clock [get_clocks {clk}]  2.000 [get_ports {ENET_DATA[4]}] File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 357
Warning (332174): Ignored filter at DE2_CCD.out.sdc(358): ENET_DATA[5] could not be matched with a port File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 358
Warning (332049): Ignored set_output_delay at DE2_CCD.out.sdc(358): Argument <targets> is an empty collection File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 358
    Info (332050): set_output_delay -add_delay -max -clock [get_clocks {clk}]  3.000 [get_ports {ENET_DATA[5]}] File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 358
Warning (332049): Ignored set_output_delay at DE2_CCD.out.sdc(359): Argument <targets> is an empty collection File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 359
    Info (332050): set_output_delay -add_delay -min -clock [get_clocks {clk}]  2.000 [get_ports {ENET_DATA[5]}] File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 359
Warning (332174): Ignored filter at DE2_CCD.out.sdc(360): ENET_DATA[6] could not be matched with a port File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 360
Warning (332049): Ignored set_output_delay at DE2_CCD.out.sdc(360): Argument <targets> is an empty collection File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 360
    Info (332050): set_output_delay -add_delay -max -clock [get_clocks {clk}]  3.000 [get_ports {ENET_DATA[6]}] File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 360
Warning (332049): Ignored set_output_delay at DE2_CCD.out.sdc(361): Argument <targets> is an empty collection File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 361
    Info (332050): set_output_delay -add_delay -min -clock [get_clocks {clk}]  2.000 [get_ports {ENET_DATA[6]}] File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 361
Warning (332174): Ignored filter at DE2_CCD.out.sdc(362): ENET_DATA[7] could not be matched with a port File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 362
Warning (332049): Ignored set_output_delay at DE2_CCD.out.sdc(362): Argument <targets> is an empty collection File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 362
    Info (332050): set_output_delay -add_delay -max -clock [get_clocks {clk}]  3.000 [get_ports {ENET_DATA[7]}] File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 362
Warning (332049): Ignored set_output_delay at DE2_CCD.out.sdc(363): Argument <targets> is an empty collection File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 363
    Info (332050): set_output_delay -add_delay -min -clock [get_clocks {clk}]  2.000 [get_ports {ENET_DATA[7]}] File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 363
Warning (332174): Ignored filter at DE2_CCD.out.sdc(364): ENET_DATA[8] could not be matched with a port File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 364
Warning (332049): Ignored set_output_delay at DE2_CCD.out.sdc(364): Argument <targets> is an empty collection File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 364
    Info (332050): set_output_delay -add_delay -max -clock [get_clocks {clk}]  3.000 [get_ports {ENET_DATA[8]}] File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 364
Warning (332049): Ignored set_output_delay at DE2_CCD.out.sdc(365): Argument <targets> is an empty collection File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 365
    Info (332050): set_output_delay -add_delay -min -clock [get_clocks {clk}]  2.000 [get_ports {ENET_DATA[8]}] File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 365
Warning (332174): Ignored filter at DE2_CCD.out.sdc(366): ENET_DATA[9] could not be matched with a port File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 366
Warning (332049): Ignored set_output_delay at DE2_CCD.out.sdc(366): Argument <targets> is an empty collection File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 366
    Info (332050): set_output_delay -add_delay -max -clock [get_clocks {clk}]  3.000 [get_ports {ENET_DATA[9]}] File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 366
Warning (332049): Ignored set_output_delay at DE2_CCD.out.sdc(367): Argument <targets> is an empty collection File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 367
    Info (332050): set_output_delay -add_delay -min -clock [get_clocks {clk}]  2.000 [get_ports {ENET_DATA[9]}] File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 367
Warning (332174): Ignored filter at DE2_CCD.out.sdc(368): ENET_DATA[10] could not be matched with a port File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 368
Warning (332049): Ignored set_output_delay at DE2_CCD.out.sdc(368): Argument <targets> is an empty collection File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 368
    Info (332050): set_output_delay -add_delay -max -clock [get_clocks {clk}]  3.000 [get_ports {ENET_DATA[10]}] File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 368
Warning (332049): Ignored set_output_delay at DE2_CCD.out.sdc(369): Argument <targets> is an empty collection File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 369
    Info (332050): set_output_delay -add_delay -min -clock [get_clocks {clk}]  2.000 [get_ports {ENET_DATA[10]}] File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 369
Warning (332174): Ignored filter at DE2_CCD.out.sdc(370): ENET_DATA[11] could not be matched with a port File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 370
Warning (332049): Ignored set_output_delay at DE2_CCD.out.sdc(370): Argument <targets> is an empty collection File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 370
    Info (332050): set_output_delay -add_delay -max -clock [get_clocks {clk}]  3.000 [get_ports {ENET_DATA[11]}] File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 370
Warning (332049): Ignored set_output_delay at DE2_CCD.out.sdc(371): Argument <targets> is an empty collection File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 371
    Info (332050): set_output_delay -add_delay -min -clock [get_clocks {clk}]  2.000 [get_ports {ENET_DATA[11]}] File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 371
Warning (332174): Ignored filter at DE2_CCD.out.sdc(372): ENET_DATA[12] could not be matched with a port File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 372
Warning (332049): Ignored set_output_delay at DE2_CCD.out.sdc(372): Argument <targets> is an empty collection File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 372
    Info (332050): set_output_delay -add_delay -max -clock [get_clocks {clk}]  3.000 [get_ports {ENET_DATA[12]}] File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 372
Warning (332049): Ignored set_output_delay at DE2_CCD.out.sdc(373): Argument <targets> is an empty collection File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 373
    Info (332050): set_output_delay -add_delay -min -clock [get_clocks {clk}]  2.000 [get_ports {ENET_DATA[12]}] File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 373
Warning (332174): Ignored filter at DE2_CCD.out.sdc(374): ENET_DATA[13] could not be matched with a port File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 374
Warning (332049): Ignored set_output_delay at DE2_CCD.out.sdc(374): Argument <targets> is an empty collection File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 374
    Info (332050): set_output_delay -add_delay -max -clock [get_clocks {clk}]  3.000 [get_ports {ENET_DATA[13]}] File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 374
Warning (332049): Ignored set_output_delay at DE2_CCD.out.sdc(375): Argument <targets> is an empty collection File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 375
    Info (332050): set_output_delay -add_delay -min -clock [get_clocks {clk}]  2.000 [get_ports {ENET_DATA[13]}] File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 375
Warning (332174): Ignored filter at DE2_CCD.out.sdc(376): ENET_DATA[14] could not be matched with a port File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 376
Warning (332049): Ignored set_output_delay at DE2_CCD.out.sdc(376): Argument <targets> is an empty collection File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 376
    Info (332050): set_output_delay -add_delay -max -clock [get_clocks {clk}]  3.000 [get_ports {ENET_DATA[14]}] File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 376
Warning (332049): Ignored set_output_delay at DE2_CCD.out.sdc(377): Argument <targets> is an empty collection File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 377
    Info (332050): set_output_delay -add_delay -min -clock [get_clocks {clk}]  2.000 [get_ports {ENET_DATA[14]}] File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 377
Warning (332174): Ignored filter at DE2_CCD.out.sdc(378): ENET_DATA[15] could not be matched with a port File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 378
Warning (332049): Ignored set_output_delay at DE2_CCD.out.sdc(378): Argument <targets> is an empty collection File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 378
    Info (332050): set_output_delay -add_delay -max -clock [get_clocks {clk}]  3.000 [get_ports {ENET_DATA[15]}] File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 378
Warning (332049): Ignored set_output_delay at DE2_CCD.out.sdc(379): Argument <targets> is an empty collection File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 379
    Info (332050): set_output_delay -add_delay -min -clock [get_clocks {clk}]  2.000 [get_ports {ENET_DATA[15]}] File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 379
Warning (332174): Ignored filter at DE2_CCD.out.sdc(380): ENET_RD_N could not be matched with a port File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 380
Warning (332049): Ignored set_output_delay at DE2_CCD.out.sdc(380): Argument <targets> is an empty collection File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 380
    Info (332050): set_output_delay -add_delay -max -clock [get_clocks {clk}]  3.000 [get_ports {ENET_RD_N}] File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 380
Warning (332049): Ignored set_output_delay at DE2_CCD.out.sdc(381): Argument <targets> is an empty collection File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 381
    Info (332050): set_output_delay -add_delay -min -clock [get_clocks {clk}]  2.000 [get_ports {ENET_RD_N}] File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 381
Warning (332174): Ignored filter at DE2_CCD.out.sdc(382): ENET_RST_N could not be matched with a port File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 382
Warning (332049): Ignored set_output_delay at DE2_CCD.out.sdc(382): Argument <targets> is an empty collection File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 382
    Info (332050): set_output_delay -add_delay -max -clock [get_clocks {clk}]  3.000 [get_ports {ENET_RST_N}] File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 382
Warning (332049): Ignored set_output_delay at DE2_CCD.out.sdc(383): Argument <targets> is an empty collection File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 383
    Info (332050): set_output_delay -add_delay -min -clock [get_clocks {clk}]  2.000 [get_ports {ENET_RST_N}] File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 383
Warning (332174): Ignored filter at DE2_CCD.out.sdc(384): ENET_WR_N could not be matched with a port File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 384
Warning (332049): Ignored set_output_delay at DE2_CCD.out.sdc(384): Argument <targets> is an empty collection File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 384
    Info (332050): set_output_delay -add_delay -max -clock [get_clocks {clk}]  3.000 [get_ports {ENET_WR_N}] File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 384
Warning (332049): Ignored set_output_delay at DE2_CCD.out.sdc(385): Argument <targets> is an empty collection File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 385
    Info (332050): set_output_delay -add_delay -min -clock [get_clocks {clk}]  2.000 [get_ports {ENET_WR_N}] File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 385
Warning (332174): Ignored filter at DE2_CCD.out.sdc(386): FL_ADDR[0] could not be matched with a port File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 386
Warning (332049): Ignored set_output_delay at DE2_CCD.out.sdc(386): Argument <targets> is an empty collection File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 386
    Info (332050): set_output_delay -add_delay -max -clock [get_clocks {clk}]  3.000 [get_ports {FL_ADDR[0]}] File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 386
Warning (332049): Ignored set_output_delay at DE2_CCD.out.sdc(387): Argument <targets> is an empty collection File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 387
    Info (332050): set_output_delay -add_delay -min -clock [get_clocks {clk}]  2.000 [get_ports {FL_ADDR[0]}] File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 387
Warning (332174): Ignored filter at DE2_CCD.out.sdc(388): FL_ADDR[1] could not be matched with a port File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 388
Warning (332049): Ignored set_output_delay at DE2_CCD.out.sdc(388): Argument <targets> is an empty collection File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 388
    Info (332050): set_output_delay -add_delay -max -clock [get_clocks {clk}]  3.000 [get_ports {FL_ADDR[1]}] File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 388
Warning (332049): Ignored set_output_delay at DE2_CCD.out.sdc(389): Argument <targets> is an empty collection File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 389
    Info (332050): set_output_delay -add_delay -min -clock [get_clocks {clk}]  2.000 [get_ports {FL_ADDR[1]}] File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 389
Warning (332174): Ignored filter at DE2_CCD.out.sdc(390): FL_ADDR[2] could not be matched with a port File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 390
Warning (332049): Ignored set_output_delay at DE2_CCD.out.sdc(390): Argument <targets> is an empty collection File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 390
    Info (332050): set_output_delay -add_delay -max -clock [get_clocks {clk}]  3.000 [get_ports {FL_ADDR[2]}] File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 390
Warning (332049): Ignored set_output_delay at DE2_CCD.out.sdc(391): Argument <targets> is an empty collection File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 391
    Info (332050): set_output_delay -add_delay -min -clock [get_clocks {clk}]  2.000 [get_ports {FL_ADDR[2]}] File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 391
Warning (332174): Ignored filter at DE2_CCD.out.sdc(392): FL_ADDR[3] could not be matched with a port File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 392
Warning (332049): Ignored set_output_delay at DE2_CCD.out.sdc(392): Argument <targets> is an empty collection File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 392
    Info (332050): set_output_delay -add_delay -max -clock [get_clocks {clk}]  3.000 [get_ports {FL_ADDR[3]}] File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 392
Warning (332049): Ignored set_output_delay at DE2_CCD.out.sdc(393): Argument <targets> is an empty collection File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 393
    Info (332050): set_output_delay -add_delay -min -clock [get_clocks {clk}]  2.000 [get_ports {FL_ADDR[3]}] File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 393
Warning (332174): Ignored filter at DE2_CCD.out.sdc(394): FL_ADDR[4] could not be matched with a port File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 394
Warning (332049): Ignored set_output_delay at DE2_CCD.out.sdc(394): Argument <targets> is an empty collection File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 394
    Info (332050): set_output_delay -add_delay -max -clock [get_clocks {clk}]  3.000 [get_ports {FL_ADDR[4]}] File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 394
Warning (332049): Ignored set_output_delay at DE2_CCD.out.sdc(395): Argument <targets> is an empty collection File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 395
    Info (332050): set_output_delay -add_delay -min -clock [get_clocks {clk}]  2.000 [get_ports {FL_ADDR[4]}] File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 395
Warning (332174): Ignored filter at DE2_CCD.out.sdc(396): FL_ADDR[5] could not be matched with a port File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 396
Warning (332049): Ignored set_output_delay at DE2_CCD.out.sdc(396): Argument <targets> is an empty collection File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 396
    Info (332050): set_output_delay -add_delay -max -clock [get_clocks {clk}]  3.000 [get_ports {FL_ADDR[5]}] File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 396
Warning (332049): Ignored set_output_delay at DE2_CCD.out.sdc(397): Argument <targets> is an empty collection File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 397
    Info (332050): set_output_delay -add_delay -min -clock [get_clocks {clk}]  2.000 [get_ports {FL_ADDR[5]}] File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 397
Warning (332174): Ignored filter at DE2_CCD.out.sdc(398): FL_ADDR[6] could not be matched with a port File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 398
Warning (332049): Ignored set_output_delay at DE2_CCD.out.sdc(398): Argument <targets> is an empty collection File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 398
    Info (332050): set_output_delay -add_delay -max -clock [get_clocks {clk}]  3.000 [get_ports {FL_ADDR[6]}] File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 398
Warning (332049): Ignored set_output_delay at DE2_CCD.out.sdc(399): Argument <targets> is an empty collection File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 399
    Info (332050): set_output_delay -add_delay -min -clock [get_clocks {clk}]  2.000 [get_ports {FL_ADDR[6]}] File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 399
Warning (332174): Ignored filter at DE2_CCD.out.sdc(400): FL_ADDR[7] could not be matched with a port File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 400
Warning (332049): Ignored set_output_delay at DE2_CCD.out.sdc(400): Argument <targets> is an empty collection File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 400
    Info (332050): set_output_delay -add_delay -max -clock [get_clocks {clk}]  3.000 [get_ports {FL_ADDR[7]}] File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 400
Warning (332049): Ignored set_output_delay at DE2_CCD.out.sdc(401): Argument <targets> is an empty collection File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 401
    Info (332050): set_output_delay -add_delay -min -clock [get_clocks {clk}]  2.000 [get_ports {FL_ADDR[7]}] File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 401
Warning (332174): Ignored filter at DE2_CCD.out.sdc(402): FL_ADDR[8] could not be matched with a port File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 402
Warning (332049): Ignored set_output_delay at DE2_CCD.out.sdc(402): Argument <targets> is an empty collection File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 402
    Info (332050): set_output_delay -add_delay -max -clock [get_clocks {clk}]  3.000 [get_ports {FL_ADDR[8]}] File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 402
Warning (332049): Ignored set_output_delay at DE2_CCD.out.sdc(403): Argument <targets> is an empty collection File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 403
    Info (332050): set_output_delay -add_delay -min -clock [get_clocks {clk}]  2.000 [get_ports {FL_ADDR[8]}] File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 403
Warning (332174): Ignored filter at DE2_CCD.out.sdc(404): FL_ADDR[9] could not be matched with a port File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 404
Warning (332049): Ignored set_output_delay at DE2_CCD.out.sdc(404): Argument <targets> is an empty collection File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 404
    Info (332050): set_output_delay -add_delay -max -clock [get_clocks {clk}]  3.000 [get_ports {FL_ADDR[9]}] File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 404
Warning (332049): Ignored set_output_delay at DE2_CCD.out.sdc(405): Argument <targets> is an empty collection File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 405
    Info (332050): set_output_delay -add_delay -min -clock [get_clocks {clk}]  2.000 [get_ports {FL_ADDR[9]}] File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 405
Warning (332174): Ignored filter at DE2_CCD.out.sdc(406): FL_ADDR[10] could not be matched with a port File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 406
Warning (332049): Ignored set_output_delay at DE2_CCD.out.sdc(406): Argument <targets> is an empty collection File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 406
    Info (332050): set_output_delay -add_delay -max -clock [get_clocks {clk}]  3.000 [get_ports {FL_ADDR[10]}] File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 406
Warning (332049): Ignored set_output_delay at DE2_CCD.out.sdc(407): Argument <targets> is an empty collection File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 407
    Info (332050): set_output_delay -add_delay -min -clock [get_clocks {clk}]  2.000 [get_ports {FL_ADDR[10]}] File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 407
Warning (332174): Ignored filter at DE2_CCD.out.sdc(408): FL_ADDR[11] could not be matched with a port File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 408
Warning (332049): Ignored set_output_delay at DE2_CCD.out.sdc(408): Argument <targets> is an empty collection File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 408
    Info (332050): set_output_delay -add_delay -max -clock [get_clocks {clk}]  3.000 [get_ports {FL_ADDR[11]}] File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 408
Warning (332049): Ignored set_output_delay at DE2_CCD.out.sdc(409): Argument <targets> is an empty collection File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 409
    Info (332050): set_output_delay -add_delay -min -clock [get_clocks {clk}]  2.000 [get_ports {FL_ADDR[11]}] File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 409
Warning (332174): Ignored filter at DE2_CCD.out.sdc(410): FL_ADDR[12] could not be matched with a port File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 410
Warning (332049): Ignored set_output_delay at DE2_CCD.out.sdc(410): Argument <targets> is an empty collection File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 410
    Info (332050): set_output_delay -add_delay -max -clock [get_clocks {clk}]  3.000 [get_ports {FL_ADDR[12]}] File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 410
Warning (332049): Ignored set_output_delay at DE2_CCD.out.sdc(411): Argument <targets> is an empty collection File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 411
    Info (332050): set_output_delay -add_delay -min -clock [get_clocks {clk}]  2.000 [get_ports {FL_ADDR[12]}] File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 411
Warning (332174): Ignored filter at DE2_CCD.out.sdc(412): FL_ADDR[13] could not be matched with a port File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 412
Warning (332049): Ignored set_output_delay at DE2_CCD.out.sdc(412): Argument <targets> is an empty collection File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 412
    Info (332050): set_output_delay -add_delay -max -clock [get_clocks {clk}]  3.000 [get_ports {FL_ADDR[13]}] File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 412
Warning (332049): Ignored set_output_delay at DE2_CCD.out.sdc(413): Argument <targets> is an empty collection File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 413
    Info (332050): set_output_delay -add_delay -min -clock [get_clocks {clk}]  2.000 [get_ports {FL_ADDR[13]}] File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 413
Warning (332174): Ignored filter at DE2_CCD.out.sdc(414): FL_ADDR[14] could not be matched with a port File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 414
Warning (332049): Ignored set_output_delay at DE2_CCD.out.sdc(414): Argument <targets> is an empty collection File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 414
    Info (332050): set_output_delay -add_delay -max -clock [get_clocks {clk}]  3.000 [get_ports {FL_ADDR[14]}] File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 414
Warning (332049): Ignored set_output_delay at DE2_CCD.out.sdc(415): Argument <targets> is an empty collection File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 415
    Info (332050): set_output_delay -add_delay -min -clock [get_clocks {clk}]  2.000 [get_ports {FL_ADDR[14]}] File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 415
Warning (332174): Ignored filter at DE2_CCD.out.sdc(416): FL_ADDR[15] could not be matched with a port File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 416
Warning (332049): Ignored set_output_delay at DE2_CCD.out.sdc(416): Argument <targets> is an empty collection File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 416
    Info (332050): set_output_delay -add_delay -max -clock [get_clocks {clk}]  3.000 [get_ports {FL_ADDR[15]}] File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 416
Warning (332049): Ignored set_output_delay at DE2_CCD.out.sdc(417): Argument <targets> is an empty collection File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 417
    Info (332050): set_output_delay -add_delay -min -clock [get_clocks {clk}]  2.000 [get_ports {FL_ADDR[15]}] File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 417
Warning (332174): Ignored filter at DE2_CCD.out.sdc(418): FL_ADDR[16] could not be matched with a port File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 418
Warning (332049): Ignored set_output_delay at DE2_CCD.out.sdc(418): Argument <targets> is an empty collection File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 418
    Info (332050): set_output_delay -add_delay -max -clock [get_clocks {clk}]  3.000 [get_ports {FL_ADDR[16]}] File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 418
Warning (332049): Ignored set_output_delay at DE2_CCD.out.sdc(419): Argument <targets> is an empty collection File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 419
    Info (332050): set_output_delay -add_delay -min -clock [get_clocks {clk}]  2.000 [get_ports {FL_ADDR[16]}] File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 419
Warning (332174): Ignored filter at DE2_CCD.out.sdc(420): FL_ADDR[17] could not be matched with a port File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 420
Warning (332049): Ignored set_output_delay at DE2_CCD.out.sdc(420): Argument <targets> is an empty collection File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 420
    Info (332050): set_output_delay -add_delay -max -clock [get_clocks {clk}]  3.000 [get_ports {FL_ADDR[17]}] File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 420
Warning (332049): Ignored set_output_delay at DE2_CCD.out.sdc(421): Argument <targets> is an empty collection File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 421
    Info (332050): set_output_delay -add_delay -min -clock [get_clocks {clk}]  2.000 [get_ports {FL_ADDR[17]}] File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 421
Warning (332174): Ignored filter at DE2_CCD.out.sdc(422): FL_ADDR[18] could not be matched with a port File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 422
Warning (332049): Ignored set_output_delay at DE2_CCD.out.sdc(422): Argument <targets> is an empty collection File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 422
    Info (332050): set_output_delay -add_delay -max -clock [get_clocks {clk}]  3.000 [get_ports {FL_ADDR[18]}] File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 422
Warning (332049): Ignored set_output_delay at DE2_CCD.out.sdc(423): Argument <targets> is an empty collection File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 423
    Info (332050): set_output_delay -add_delay -min -clock [get_clocks {clk}]  2.000 [get_ports {FL_ADDR[18]}] File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 423
Warning (332174): Ignored filter at DE2_CCD.out.sdc(424): FL_ADDR[19] could not be matched with a port File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 424
Warning (332049): Ignored set_output_delay at DE2_CCD.out.sdc(424): Argument <targets> is an empty collection File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 424
    Info (332050): set_output_delay -add_delay -max -clock [get_clocks {clk}]  3.000 [get_ports {FL_ADDR[19]}] File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 424
Warning (332049): Ignored set_output_delay at DE2_CCD.out.sdc(425): Argument <targets> is an empty collection File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 425
    Info (332050): set_output_delay -add_delay -min -clock [get_clocks {clk}]  2.000 [get_ports {FL_ADDR[19]}] File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 425
Warning (332174): Ignored filter at DE2_CCD.out.sdc(426): FL_ADDR[20] could not be matched with a port File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 426
Warning (332049): Ignored set_output_delay at DE2_CCD.out.sdc(426): Argument <targets> is an empty collection File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 426
    Info (332050): set_output_delay -add_delay -max -clock [get_clocks {clk}]  3.000 [get_ports {FL_ADDR[20]}] File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 426
Warning (332049): Ignored set_output_delay at DE2_CCD.out.sdc(427): Argument <targets> is an empty collection File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 427
    Info (332050): set_output_delay -add_delay -min -clock [get_clocks {clk}]  2.000 [get_ports {FL_ADDR[20]}] File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 427
Warning (332174): Ignored filter at DE2_CCD.out.sdc(428): FL_ADDR[21] could not be matched with a port File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 428
Warning (332049): Ignored set_output_delay at DE2_CCD.out.sdc(428): Argument <targets> is an empty collection File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 428
    Info (332050): set_output_delay -add_delay -max -clock [get_clocks {clk}]  3.000 [get_ports {FL_ADDR[21]}] File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 428
Warning (332049): Ignored set_output_delay at DE2_CCD.out.sdc(429): Argument <targets> is an empty collection File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 429
    Info (332050): set_output_delay -add_delay -min -clock [get_clocks {clk}]  2.000 [get_ports {FL_ADDR[21]}] File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 429
Warning (332174): Ignored filter at DE2_CCD.out.sdc(430): FL_CE_N could not be matched with a port File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 430
Warning (332049): Ignored set_output_delay at DE2_CCD.out.sdc(430): Argument <targets> is an empty collection File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 430
    Info (332050): set_output_delay -add_delay -max -clock [get_clocks {clk}]  3.000 [get_ports {FL_CE_N}] File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 430
Warning (332049): Ignored set_output_delay at DE2_CCD.out.sdc(431): Argument <targets> is an empty collection File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 431
    Info (332050): set_output_delay -add_delay -min -clock [get_clocks {clk}]  2.000 [get_ports {FL_CE_N}] File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 431
Warning (332174): Ignored filter at DE2_CCD.out.sdc(432): FL_DQ[0] could not be matched with a port File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 432
Warning (332049): Ignored set_output_delay at DE2_CCD.out.sdc(432): Argument <targets> is an empty collection File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 432
    Info (332050): set_output_delay -add_delay -max -clock [get_clocks {clk}]  3.000 [get_ports {FL_DQ[0]}] File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 432
Warning (332049): Ignored set_output_delay at DE2_CCD.out.sdc(433): Argument <targets> is an empty collection File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 433
    Info (332050): set_output_delay -add_delay -min -clock [get_clocks {clk}]  2.000 [get_ports {FL_DQ[0]}] File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 433
Warning (332174): Ignored filter at DE2_CCD.out.sdc(434): FL_DQ[1] could not be matched with a port File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 434
Warning (332049): Ignored set_output_delay at DE2_CCD.out.sdc(434): Argument <targets> is an empty collection File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 434
    Info (332050): set_output_delay -add_delay -max -clock [get_clocks {clk}]  3.000 [get_ports {FL_DQ[1]}] File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 434
Warning (332049): Ignored set_output_delay at DE2_CCD.out.sdc(435): Argument <targets> is an empty collection File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 435
    Info (332050): set_output_delay -add_delay -min -clock [get_clocks {clk}]  2.000 [get_ports {FL_DQ[1]}] File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 435
Warning (332174): Ignored filter at DE2_CCD.out.sdc(436): FL_DQ[2] could not be matched with a port File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 436
Warning (332049): Ignored set_output_delay at DE2_CCD.out.sdc(436): Argument <targets> is an empty collection File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 436
    Info (332050): set_output_delay -add_delay -max -clock [get_clocks {clk}]  3.000 [get_ports {FL_DQ[2]}] File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 436
Warning (332049): Ignored set_output_delay at DE2_CCD.out.sdc(437): Argument <targets> is an empty collection File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 437
    Info (332050): set_output_delay -add_delay -min -clock [get_clocks {clk}]  2.000 [get_ports {FL_DQ[2]}] File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 437
Warning (332174): Ignored filter at DE2_CCD.out.sdc(438): FL_DQ[3] could not be matched with a port File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 438
Warning (332049): Ignored set_output_delay at DE2_CCD.out.sdc(438): Argument <targets> is an empty collection File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 438
    Info (332050): set_output_delay -add_delay -max -clock [get_clocks {clk}]  3.000 [get_ports {FL_DQ[3]}] File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 438
Warning (332049): Ignored set_output_delay at DE2_CCD.out.sdc(439): Argument <targets> is an empty collection File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 439
    Info (332050): set_output_delay -add_delay -min -clock [get_clocks {clk}]  2.000 [get_ports {FL_DQ[3]}] File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 439
Warning (332174): Ignored filter at DE2_CCD.out.sdc(440): FL_DQ[4] could not be matched with a port File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 440
Warning (332049): Ignored set_output_delay at DE2_CCD.out.sdc(440): Argument <targets> is an empty collection File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 440
    Info (332050): set_output_delay -add_delay -max -clock [get_clocks {clk}]  3.000 [get_ports {FL_DQ[4]}] File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 440
Warning (332049): Ignored set_output_delay at DE2_CCD.out.sdc(441): Argument <targets> is an empty collection File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 441
    Info (332050): set_output_delay -add_delay -min -clock [get_clocks {clk}]  2.000 [get_ports {FL_DQ[4]}] File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 441
Warning (332174): Ignored filter at DE2_CCD.out.sdc(442): FL_DQ[5] could not be matched with a port File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 442
Warning (332049): Ignored set_output_delay at DE2_CCD.out.sdc(442): Argument <targets> is an empty collection File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 442
    Info (332050): set_output_delay -add_delay -max -clock [get_clocks {clk}]  3.000 [get_ports {FL_DQ[5]}] File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 442
Warning (332049): Ignored set_output_delay at DE2_CCD.out.sdc(443): Argument <targets> is an empty collection File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 443
    Info (332050): set_output_delay -add_delay -min -clock [get_clocks {clk}]  2.000 [get_ports {FL_DQ[5]}] File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 443
Warning (332174): Ignored filter at DE2_CCD.out.sdc(444): FL_DQ[6] could not be matched with a port File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 444
Warning (332049): Ignored set_output_delay at DE2_CCD.out.sdc(444): Argument <targets> is an empty collection File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 444
    Info (332050): set_output_delay -add_delay -max -clock [get_clocks {clk}]  3.000 [get_ports {FL_DQ[6]}] File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 444
Warning (332049): Ignored set_output_delay at DE2_CCD.out.sdc(445): Argument <targets> is an empty collection File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 445
    Info (332050): set_output_delay -add_delay -min -clock [get_clocks {clk}]  2.000 [get_ports {FL_DQ[6]}] File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 445
Warning (332174): Ignored filter at DE2_CCD.out.sdc(446): FL_DQ[7] could not be matched with a port File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 446
Warning (332049): Ignored set_output_delay at DE2_CCD.out.sdc(446): Argument <targets> is an empty collection File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 446
    Info (332050): set_output_delay -add_delay -max -clock [get_clocks {clk}]  3.000 [get_ports {FL_DQ[7]}] File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 446
Warning (332049): Ignored set_output_delay at DE2_CCD.out.sdc(447): Argument <targets> is an empty collection File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 447
    Info (332050): set_output_delay -add_delay -min -clock [get_clocks {clk}]  2.000 [get_ports {FL_DQ[7]}] File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 447
Warning (332174): Ignored filter at DE2_CCD.out.sdc(448): FL_OE_N could not be matched with a port File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 448
Warning (332049): Ignored set_output_delay at DE2_CCD.out.sdc(448): Argument <targets> is an empty collection File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 448
    Info (332050): set_output_delay -add_delay -max -clock [get_clocks {clk}]  3.000 [get_ports {FL_OE_N}] File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 448
Warning (332049): Ignored set_output_delay at DE2_CCD.out.sdc(449): Argument <targets> is an empty collection File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 449
    Info (332050): set_output_delay -add_delay -min -clock [get_clocks {clk}]  2.000 [get_ports {FL_OE_N}] File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 449
Warning (332174): Ignored filter at DE2_CCD.out.sdc(450): FL_RST_N could not be matched with a port File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 450
Warning (332049): Ignored set_output_delay at DE2_CCD.out.sdc(450): Argument <targets> is an empty collection File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 450
    Info (332050): set_output_delay -add_delay -max -clock [get_clocks {clk}]  3.000 [get_ports {FL_RST_N}] File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 450
Warning (332049): Ignored set_output_delay at DE2_CCD.out.sdc(451): Argument <targets> is an empty collection File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 451
    Info (332050): set_output_delay -add_delay -min -clock [get_clocks {clk}]  2.000 [get_ports {FL_RST_N}] File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 451
Warning (332174): Ignored filter at DE2_CCD.out.sdc(452): FL_WE_N could not be matched with a port File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 452
Warning (332049): Ignored set_output_delay at DE2_CCD.out.sdc(452): Argument <targets> is an empty collection File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 452
    Info (332050): set_output_delay -add_delay -max -clock [get_clocks {clk}]  3.000 [get_ports {FL_WE_N}] File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 452
Warning (332049): Ignored set_output_delay at DE2_CCD.out.sdc(453): Argument <targets> is an empty collection File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 453
    Info (332050): set_output_delay -add_delay -min -clock [get_clocks {clk}]  2.000 [get_ports {FL_WE_N}] File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 453
Warning (332174): Ignored filter at DE2_CCD.out.sdc(702): OTG_DACK0_N could not be matched with a port File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 702
Warning (332049): Ignored set_output_delay at DE2_CCD.out.sdc(702): Argument <targets> is an empty collection File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 702
    Info (332050): set_output_delay -add_delay -max -clock [get_clocks {clk}]  3.000 [get_ports {OTG_DACK0_N}] File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 702
Warning (332049): Ignored set_output_delay at DE2_CCD.out.sdc(703): Argument <targets> is an empty collection File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 703
    Info (332050): set_output_delay -add_delay -min -clock [get_clocks {clk}]  2.000 [get_ports {OTG_DACK0_N}] File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 703
Warning (332174): Ignored filter at DE2_CCD.out.sdc(704): OTG_DACK1_N could not be matched with a port File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 704
Warning (332049): Ignored set_output_delay at DE2_CCD.out.sdc(704): Argument <targets> is an empty collection File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 704
    Info (332050): set_output_delay -add_delay -max -clock [get_clocks {clk}]  3.000 [get_ports {OTG_DACK1_N}] File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 704
Warning (332049): Ignored set_output_delay at DE2_CCD.out.sdc(705): Argument <targets> is an empty collection File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 705
    Info (332050): set_output_delay -add_delay -min -clock [get_clocks {clk}]  2.000 [get_ports {OTG_DACK1_N}] File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 705
Warning (332174): Ignored filter at DE2_CCD.out.sdc(738): OTG_FSPEED could not be matched with a port File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 738
Warning (332049): Ignored set_output_delay at DE2_CCD.out.sdc(738): Argument <targets> is an empty collection File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 738
    Info (332050): set_output_delay -add_delay -max -clock [get_clocks {clk}]  3.000 [get_ports {OTG_FSPEED}] File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 738
Warning (332049): Ignored set_output_delay at DE2_CCD.out.sdc(739): Argument <targets> is an empty collection File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 739
    Info (332050): set_output_delay -add_delay -min -clock [get_clocks {clk}]  2.000 [get_ports {OTG_FSPEED}] File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 739
Warning (332174): Ignored filter at DE2_CCD.out.sdc(740): OTG_LSPEED could not be matched with a port File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 740
Warning (332049): Ignored set_output_delay at DE2_CCD.out.sdc(740): Argument <targets> is an empty collection File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 740
    Info (332050): set_output_delay -add_delay -max -clock [get_clocks {clk}]  3.000 [get_ports {OTG_LSPEED}] File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 740
Warning (332049): Ignored set_output_delay at DE2_CCD.out.sdc(741): Argument <targets> is an empty collection File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 741
    Info (332050): set_output_delay -add_delay -min -clock [get_clocks {clk}]  2.000 [get_ports {OTG_LSPEED}] File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.out.sdc Line: 741
Warning (332060): Node: CCD_MCLK was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register VGA_Controller:u1|V_Cont[9] is being clocked by CCD_MCLK
Warning (332060): Node: GPIO_1[10] was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register Sdram_Control_4Port:u6|my_Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_klp1:auto_generated|delayed_wrptr_g[2] is being clocked by GPIO_1[10]
Warning (332060): Node: I2C_CCD_Config:u7|mI2C_CTRL_CLK was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[0] is being clocked by I2C_CCD_Config:u7|mI2C_CTRL_CLK
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: u6|sdram_pll1|altpll_component|auto_generated|pll1|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
    Warning (332056): Node: u6|sdram_pll1|altpll_component|auto_generated|pll1|clk[1] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From altera_reserved_tck (Rise) to altera_reserved_tck (Rise) (setup and hold)
    Critical Warning (332169): From altera_reserved_tck (Rise) to altera_reserved_tck (Fall) (setup and hold)
    Critical Warning (332169): From altera_reserved_tck (Fall) to altera_reserved_tck (Fall) (setup and hold)
    Critical Warning (332169): From clk (Rise) to clk (Rise) (setup and hold)
    Critical Warning (332169): From clk (Fall) to clk (Rise) (setup and hold)
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 2 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):  100.000 altera_reserved_tck
    Info (332111):   20.000          clk
Info (176353): Automatically promoted node CLOCK_50~input (placed in PIN Y2 (CLK2, DIFFCLK_1p)) File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.v Line: 86
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node CCD_MCLK File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.v Line: 296
        Info (176357): Destination node I2C_CCD_Config:u7|mI2C_CTRL_CLK File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/I2C_CCD_Config.v Line: 36
Info (176352): Promoted node GPIO_1[10]~input  File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.v Line: 146
    Info (176354): Promoted destinations to use location or clock signal Global Clock
Info (176342): Pin GPIO_1[10]~input drives global or regional clock Global Clock, but is not placed in a dedicated clock pin position File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.v Line: 146
Info (176353): Automatically promoted node Sdram_Control_4Port:u6|my_Sdram_PLL:sdram_pll1|altpll:altpll_component|my_Sdram_PLL_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C1 of PLL_1) File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/db/my_sdram_pll_altpll.v Line: 77
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
Info (176353): Automatically promoted node Sdram_Control_4Port:u6|my_Sdram_PLL:sdram_pll1|altpll:altpll_component|my_Sdram_PLL_altpll:auto_generated|wire_pll1_clk[1] (placed in counter C0 of PLL_1) File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/db/my_sdram_pll_altpll.v Line: 77
    Info (176355): Automatically promoted destinations to use location or clock signal External Clock Output CLKCTRL_PLL1E0
Info (176353): Automatically promoted node CCD_MCLK  File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.v Line: 296
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node GPIO_1[11]~output File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.v Line: 146
        Info (176357): Destination node ball:b|frame_clk_delayed File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/usb_nios_ball/ball.sv Line: 37
        Info (176357): Destination node ball:b|frame_clk_rising_edge~0 File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/usb_nios_ball/ball.sv Line: 37
        Info (176357): Destination node CCD_MCLK~0 File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.v Line: 296
        Info (176357): Destination node VGA_CLK~output File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.v Line: 136
Info (176353): Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node I2C_CCD_Config:u7|mI2C_CTRL_CLK  File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/I2C_CCD_Config.v Line: 36
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node I2C_CCD_Config:u7|I2C_Controller:u0|I2C_SCLK~2 File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/I2C_Controller.v Line: 62
        Info (176357): Destination node I2C_CCD_Config:u7|mI2C_CTRL_CLK~0 File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/I2C_CCD_Config.v Line: 36
Info (176353): Automatically promoted node on_chip_fsm:soc|altera_reset_controller:rst_controller|r_sync_rst  File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/usb_nios_ball/on_chip_fsm/synthesis/submodules/altera_reset_controller.v Line: 288
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node on_chip_fsm:soc|altera_reset_controller:rst_controller|WideOr0~0 File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/usb_nios_ball/on_chip_fsm/synthesis/submodules/altera_reset_controller.v Line: 290
Info (176353): Automatically promoted node Reset_Delay:u2|oRST_0  File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/Reset_Delay.v Line: 22
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node Sdram_Control_4Port:u6|RD_MASK[1]~1 File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/Sdram_Control_4Port/Sdram_Control_4Port.v Line: 757
        Info (176357): Destination node Reset_Delay:u2|oRST_0~0 File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/Reset_Delay.v Line: 22
        Info (176357): Destination node Sdram_Control_4Port:u6|rRD1_ADDR[10]~21 File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/Sdram_Control_4Port/Sdram_Control_4Port.v Line: 640
        Info (176357): Destination node Sdram_Control_4Port:u6|rRD1_ADDR[10]~25 File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/Sdram_Control_4Port/Sdram_Control_4Port.v Line: 640
        Info (176357): Destination node Sdram_Control_4Port:u6|rWR2_ADDR[17]~23 File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/Sdram_Control_4Port/Sdram_Control_4Port.v Line: 640
        Info (176357): Destination node Sdram_Control_4Port:u6|rWR2_ADDR[17]~24 File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/Sdram_Control_4Port/Sdram_Control_4Port.v Line: 640
        Info (176357): Destination node Sdram_Control_4Port:u6|rRD2_ADDR[13]~21 File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/Sdram_Control_4Port/Sdram_Control_4Port.v Line: 640
        Info (176357): Destination node Sdram_Control_4Port:u6|rRD2_ADDR[13]~24 File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/Sdram_Control_4Port/Sdram_Control_4Port.v Line: 640
        Info (176357): Destination node Sdram_Control_4Port:u6|rWR1_ADDR[17]~21 File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/Sdram_Control_4Port/Sdram_Control_4Port.v Line: 640
        Info (176357): Destination node Sdram_Control_4Port:u6|rWR1_ADDR[17]~24 File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/Sdram_Control_4Port/Sdram_Control_4Port.v Line: 640
Info (176353): Automatically promoted node on_chip_fsm:soc|altera_reset_controller:rst_controller_001|r_sync_rst  File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/usb_nios_ball/on_chip_fsm/synthesis/submodules/altera_reset_controller.v Line: 288
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node on_chip_fsm:soc|on_chip_fsm_nios2_gen2_0:nios2_gen2_0|on_chip_fsm_nios2_gen2_0_cpu:cpu|W_rf_wren File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/usb_nios_ball/on_chip_fsm/synthesis/submodules/on_chip_fsm_nios2_gen2_0_cpu.v Line: 3451
        Info (176357): Destination node on_chip_fsm:soc|altera_reset_controller:rst_controller_001|WideOr0~0 File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/usb_nios_ball/on_chip_fsm/synthesis/submodules/altera_reset_controller.v Line: 290
        Info (176357): Destination node on_chip_fsm:soc|on_chip_fsm_nios2_gen2_0:nios2_gen2_0|on_chip_fsm_nios2_gen2_0_cpu:cpu|on_chip_fsm_nios2_gen2_0_cpu_nios2_oci:the_on_chip_fsm_nios2_gen2_0_cpu_nios2_oci|on_chip_fsm_nios2_gen2_0_cpu_nios2_oci_debug:the_on_chip_fsm_nios2_gen2_0_cpu_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer|din_s1 File: c:/intelfpga_lite/18.0/quartus/libraries/megafunctions/altera_std_synchronizer.v Line: 45
Info (176353): Automatically promoted node Reset_Delay:u2|oRST_1  File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/Reset_Delay.v Line: 23
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node Reset_Delay:u2|oRST_1~0 File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/Reset_Delay.v Line: 23
Info (176353): Automatically promoted node Reset_Delay:u2|oRST_2  File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/Reset_Delay.v Line: 24
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node register12:topLeftX|data[9] File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/usb_nios_ball/fsm.sv Line: 153
        Info (176357): Destination node register12:topLeftX|data[8] File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/usb_nios_ball/fsm.sv Line: 153
        Info (176357): Destination node register12:topLeftX|data[7] File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/usb_nios_ball/fsm.sv Line: 153
        Info (176357): Destination node register12:topLeftX|data[6] File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/usb_nios_ball/fsm.sv Line: 153
        Info (176357): Destination node register12:topLeftX|data[5] File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/usb_nios_ball/fsm.sv Line: 153
        Info (176357): Destination node register12:topLeftX|data[4] File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/usb_nios_ball/fsm.sv Line: 153
        Info (176357): Destination node register12:topLeftX|data[3] File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/usb_nios_ball/fsm.sv Line: 153
        Info (176357): Destination node register12:topLeftX|data[2] File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/usb_nios_ball/fsm.sv Line: 153
        Info (176357): Destination node register12:topLeftX|data[1] File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/usb_nios_ball/fsm.sv Line: 153
        Info (176357): Destination node register12:topLeftX|data[0] File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/usb_nios_ball/fsm.sv Line: 153
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node on_chip_fsm:soc|on_chip_fsm_nios2_gen2_0:nios2_gen2_0|on_chip_fsm_nios2_gen2_0_cpu:cpu|on_chip_fsm_nios2_gen2_0_cpu_nios2_oci:the_on_chip_fsm_nios2_gen2_0_cpu_nios2_oci|on_chip_fsm_nios2_gen2_0_cpu_nios2_oci_debug:the_on_chip_fsm_nios2_gen2_0_cpu_nios2_oci_debug|resetrequest  File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/usb_nios_ball/on_chip_fsm/synthesis/submodules/on_chip_fsm_nios2_gen2_0_cpu.v Line: 186
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 8 registers into blocks of type Block RAM
    Extra Info (176218): Packed 12 registers into blocks of type I/O Input Buffer
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 7 (unused VREF, 3.3V VCCIO, 1 input, 6 output, 0 bidirectional)
        Info (176212): I/O standards used: 3.3-V LVTTL.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has 3.3V VCCIO pins. 26 total pin(s) used --  34 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has 3.3V VCCIO pins. 37 total pin(s) used --  26 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has 3.3V VCCIO pins. 2 total pin(s) used --  71 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has 3.3V VCCIO pins. 68 total pin(s) used --  3 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has 3.3V VCCIO pins. 34 total pin(s) used --  31 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has 3.3V VCCIO pins. 8 total pin(s) used --  50 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has 3.3V VCCIO pins. 30 total pin(s) used --  42 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has 3.3V VCCIO pins. 37 total pin(s) used --  34 pins available
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "DRAM_ADDR[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[18]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[19]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[20]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[21]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_CSn" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_DATA[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_DATA[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_DATA[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_DATA[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_DATA[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_DATA[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_DATA[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_DATA[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_D_Cn" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_WEn" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DACK0_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DACK1_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DREQ0" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DREQ1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_FSPEED" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_INT0" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_LSPEED" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PS2_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PS2_DAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SD_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SD_CMD" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SD_DAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SD_DAT3" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[18]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[19]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_CE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_LB_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_OE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_UB_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_WE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_HS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_RESET" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_VS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "UART_RXD" is assigned to location or region, but does not exist in design
    Warning (15706): Node "UART_TXD" is assigned to location or region, but does not exist in design
    Warning (15706): Node "clk" is assigned to location or region, but does not exist in design
    Warning (15706): Node "load" is assigned to location or region, but does not exist in design
    Warning (15706): Node "reset" is assigned to location or region, but does not exist in design
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:09
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:02
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:14
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 2% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 27% of the available device resources in the region that extends from location X46_Y37 to location X57_Y48
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:06
Info (11888): Total time spent on timing analysis during the Fitter is 4.10 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:04
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169177): 94 pins must meet Intel FPGA requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing Cyclone IV E Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin CLOCK_27 uses I/O standard 3.3-V LVTTL at AG15 File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.v Line: 85
    Info (169178): Pin OTG_INT uses I/O standard 3.3-V LVTTL at D5 File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.v Line: 129
    Info (169178): Pin GPIO_1[16] uses I/O standard 3.3-V LVTTL at AF25 File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.v Line: 146
    Info (169178): Pin GPIO_1[17] uses I/O standard 3.3-V LVTTL at AC22 File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.v Line: 146
    Info (169178): Pin GPIO_1[18] uses I/O standard 3.3-V LVTTL at AE22 File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.v Line: 146
    Info (169178): Pin GPIO_1[19] uses I/O standard 3.3-V LVTTL at AF21 File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.v Line: 146
    Info (169178): Pin GPIO_1[20] uses I/O standard 3.3-V LVTTL at AF22 File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.v Line: 146
    Info (169178): Pin GPIO_1[21] uses I/O standard 3.3-V LVTTL at AD22 File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.v Line: 146
    Info (169178): Pin GPIO_1[22] uses I/O standard 3.3-V LVTTL at AG25 File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.v Line: 146
    Info (169178): Pin GPIO_1[23] uses I/O standard 3.3-V LVTTL at AD25 File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.v Line: 146
    Info (169178): Pin GPIO_1[24] uses I/O standard 3.3-V LVTTL at AH25 File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.v Line: 146
    Info (169178): Pin GPIO_1[25] uses I/O standard 3.3-V LVTTL at AE25 File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.v Line: 146
    Info (169178): Pin GPIO_1[26] uses I/O standard 3.3-V LVTTL at AG22 File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.v Line: 146
    Info (169178): Pin GPIO_1[27] uses I/O standard 3.3-V LVTTL at AE24 File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.v Line: 146
    Info (169178): Pin GPIO_1[28] uses I/O standard 3.3-V LVTTL at AH22 File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.v Line: 146
    Info (169178): Pin GPIO_1[29] uses I/O standard 3.3-V LVTTL at AF26 File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.v Line: 146
    Info (169178): Pin GPIO_1[30] uses I/O standard 3.3-V LVTTL at AE20 File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.v Line: 146
    Info (169178): Pin GPIO_1[31] uses I/O standard 3.3-V LVTTL at AG23 File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.v Line: 146
    Info (169178): Pin GPIO_1[32] uses I/O standard 3.3-V LVTTL at AF20 File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.v Line: 146
    Info (169178): Pin GPIO_1[33] uses I/O standard 3.3-V LVTTL at AH26 File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.v Line: 146
    Info (169178): Pin GPIO_1[34] uses I/O standard 3.3-V LVTTL at AH23 File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.v Line: 146
    Info (169178): Pin GPIO_1[35] uses I/O standard 3.3-V LVTTL at AG26 File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.v Line: 146
    Info (169178): Pin DRAM_DQ[0] uses I/O standard 3.3-V LVTTL at W3 File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.v Line: 109
    Info (169178): Pin DRAM_DQ[1] uses I/O standard 3.3-V LVTTL at W2 File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.v Line: 109
    Info (169178): Pin DRAM_DQ[2] uses I/O standard 3.3-V LVTTL at V4 File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.v Line: 109
    Info (169178): Pin DRAM_DQ[3] uses I/O standard 3.3-V LVTTL at W1 File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.v Line: 109
    Info (169178): Pin DRAM_DQ[4] uses I/O standard 3.3-V LVTTL at V3 File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.v Line: 109
    Info (169178): Pin DRAM_DQ[5] uses I/O standard 3.3-V LVTTL at V2 File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.v Line: 109
    Info (169178): Pin DRAM_DQ[6] uses I/O standard 3.3-V LVTTL at V1 File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.v Line: 109
    Info (169178): Pin DRAM_DQ[7] uses I/O standard 3.3-V LVTTL at U3 File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.v Line: 109
    Info (169178): Pin DRAM_DQ[8] uses I/O standard 3.3-V LVTTL at Y3 File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.v Line: 109
    Info (169178): Pin DRAM_DQ[9] uses I/O standard 3.3-V LVTTL at Y4 File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.v Line: 109
    Info (169178): Pin DRAM_DQ[10] uses I/O standard 3.3-V LVTTL at AB1 File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.v Line: 109
    Info (169178): Pin DRAM_DQ[11] uses I/O standard 3.3-V LVTTL at AA3 File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.v Line: 109
    Info (169178): Pin DRAM_DQ[12] uses I/O standard 3.3-V LVTTL at AB2 File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.v Line: 109
    Info (169178): Pin DRAM_DQ[13] uses I/O standard 3.3-V LVTTL at AC1 File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.v Line: 109
    Info (169178): Pin DRAM_DQ[14] uses I/O standard 3.3-V LVTTL at AB3 File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.v Line: 109
    Info (169178): Pin DRAM_DQ[15] uses I/O standard 3.3-V LVTTL at AC2 File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.v Line: 109
    Info (169178): Pin OTG_DATA[0] uses I/O standard 3.3-V LVTTL at J6 File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.v Line: 123
    Info (169178): Pin OTG_DATA[1] uses I/O standard 3.3-V LVTTL at K4 File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.v Line: 123
    Info (169178): Pin OTG_DATA[2] uses I/O standard 3.3-V LVTTL at J5 File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.v Line: 123
    Info (169178): Pin OTG_DATA[3] uses I/O standard 3.3-V LVTTL at K3 File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.v Line: 123
    Info (169178): Pin OTG_DATA[4] uses I/O standard 3.3-V LVTTL at J4 File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.v Line: 123
    Info (169178): Pin OTG_DATA[5] uses I/O standard 3.3-V LVTTL at J3 File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.v Line: 123
    Info (169178): Pin OTG_DATA[6] uses I/O standard 3.3-V LVTTL at J7 File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.v Line: 123
    Info (169178): Pin OTG_DATA[7] uses I/O standard 3.3-V LVTTL at H6 File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.v Line: 123
    Info (169178): Pin OTG_DATA[8] uses I/O standard 3.3-V LVTTL at H3 File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.v Line: 123
    Info (169178): Pin OTG_DATA[9] uses I/O standard 3.3-V LVTTL at H4 File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.v Line: 123
    Info (169178): Pin OTG_DATA[10] uses I/O standard 3.3-V LVTTL at G1 File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.v Line: 123
    Info (169178): Pin OTG_DATA[11] uses I/O standard 3.3-V LVTTL at G2 File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.v Line: 123
    Info (169178): Pin OTG_DATA[12] uses I/O standard 3.3-V LVTTL at G3 File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.v Line: 123
    Info (169178): Pin OTG_DATA[13] uses I/O standard 3.3-V LVTTL at F1 File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.v Line: 123
    Info (169178): Pin OTG_DATA[14] uses I/O standard 3.3-V LVTTL at F3 File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.v Line: 123
    Info (169178): Pin OTG_DATA[15] uses I/O standard 3.3-V LVTTL at G4 File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.v Line: 123
    Info (169178): Pin I2C_SDAT uses I/O standard 3.3-V LVTTL at A8 File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.v Line: 132
    Info (169178): Pin GPIO_1[0] uses I/O standard 3.3-V LVTTL at AB22 File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.v Line: 146
    Info (169178): Pin GPIO_1[1] uses I/O standard 3.3-V LVTTL at AC15 File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.v Line: 146
    Info (169178): Pin GPIO_1[2] uses I/O standard 3.3-V LVTTL at AB21 File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.v Line: 146
    Info (169178): Pin GPIO_1[3] uses I/O standard 3.3-V LVTTL at Y17 File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.v Line: 146
    Info (169178): Pin GPIO_1[4] uses I/O standard 3.3-V LVTTL at AC21 File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.v Line: 146
    Info (169178): Pin GPIO_1[5] uses I/O standard 3.3-V LVTTL at Y16 File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.v Line: 146
    Info (169178): Pin GPIO_1[6] uses I/O standard 3.3-V LVTTL at AD21 File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.v Line: 146
    Info (169178): Pin GPIO_1[7] uses I/O standard 3.3-V LVTTL at AE16 File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.v Line: 146
    Info (169178): Pin GPIO_1[8] uses I/O standard 3.3-V LVTTL at AD15 File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.v Line: 146
    Info (169178): Pin GPIO_1[9] uses I/O standard 3.3-V LVTTL at AE15 File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.v Line: 146
    Info (169178): Pin GPIO_1[10] uses I/O standard 3.3-V LVTTL at AC19 File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.v Line: 146
    Info (169178): Pin GPIO_1[11] uses I/O standard 3.3-V LVTTL at AF16 File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.v Line: 146
    Info (169178): Pin GPIO_1[12] uses I/O standard 3.3-V LVTTL at AD19 File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.v Line: 146
    Info (169178): Pin GPIO_1[13] uses I/O standard 3.3-V LVTTL at AF15 File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.v Line: 146
    Info (169178): Pin GPIO_1[14] uses I/O standard 3.3-V LVTTL at AF24 File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.v Line: 146
    Info (169178): Pin GPIO_1[15] uses I/O standard 3.3-V LVTTL at AE21 File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.v Line: 146
    Info (169178): Pin SW[4] uses I/O standard 3.3-V LVTTL at AB27 File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.v Line: 92
    Info (169178): Pin SW[5] uses I/O standard 3.3-V LVTTL at AC26 File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.v Line: 92
    Info (169178): Pin SW[6] uses I/O standard 3.3-V LVTTL at AD26 File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.v Line: 92
    Info (169178): Pin SW[7] uses I/O standard 3.3-V LVTTL at AB26 File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.v Line: 92
    Info (169178): Pin SW[8] uses I/O standard 3.3-V LVTTL at AC25 File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.v Line: 92
    Info (169178): Pin SW[9] uses I/O standard 3.3-V LVTTL at AB25 File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.v Line: 92
    Info (169178): Pin SW[10] uses I/O standard 3.3-V LVTTL at AC24 File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.v Line: 92
    Info (169178): Pin SW[11] uses I/O standard 3.3-V LVTTL at AB24 File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.v Line: 92
    Info (169178): Pin SW[0] uses I/O standard 3.3-V LVTTL at AB28 File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.v Line: 92
    Info (169178): Pin SW[1] uses I/O standard 3.3-V LVTTL at AC28 File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.v Line: 92
    Info (169178): Pin SW[2] uses I/O standard 3.3-V LVTTL at AC27 File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.v Line: 92
    Info (169178): Pin SW[3] uses I/O standard 3.3-V LVTTL at AD27 File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.v Line: 92
    Info (169178): Pin SW[12] uses I/O standard 3.3-V LVTTL at AB23 File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.v Line: 92
    Info (169178): Pin SW[13] uses I/O standard 3.3-V LVTTL at AA24 File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.v Line: 92
    Info (169178): Pin SW[14] uses I/O standard 3.3-V LVTTL at AA23 File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.v Line: 92
    Info (169178): Pin SW[15] uses I/O standard 3.3-V LVTTL at AA22 File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.v Line: 92
    Info (169178): Pin SW[16] uses I/O standard 3.3-V LVTTL at Y24 File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.v Line: 92
    Info (169178): Pin SW[17] uses I/O standard 3.3-V LVTTL at Y23 File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.v Line: 92
    Info (169178): Pin CLOCK_50 uses I/O standard 3.3-V LVTTL at Y2 File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.v Line: 86
    Info (169178): Pin KEY[2] uses I/O standard 3.3-V LVTTL at N21 File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.v Line: 89
    Info (169178): Pin KEY[3] uses I/O standard 3.3-V LVTTL at R24 File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.v Line: 89
    Info (169178): Pin KEY[0] uses I/O standard 3.3-V LVTTL at M23 File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.v Line: 89
    Info (169178): Pin KEY[1] uses I/O standard 3.3-V LVTTL at M21 File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.v Line: 89
Warning (169064): Following 36 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin GPIO_1[16] has a permanently disabled output enable File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.v Line: 146
    Info (169065): Pin GPIO_1[17] has a permanently disabled output enable File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.v Line: 146
    Info (169065): Pin GPIO_1[18] has a permanently disabled output enable File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.v Line: 146
    Info (169065): Pin GPIO_1[19] has a permanently disabled output enable File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.v Line: 146
    Info (169065): Pin GPIO_1[20] has a permanently disabled output enable File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.v Line: 146
    Info (169065): Pin GPIO_1[21] has a permanently disabled output enable File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.v Line: 146
    Info (169065): Pin GPIO_1[22] has a permanently disabled output enable File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.v Line: 146
    Info (169065): Pin GPIO_1[23] has a permanently disabled output enable File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.v Line: 146
    Info (169065): Pin GPIO_1[24] has a permanently disabled output enable File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.v Line: 146
    Info (169065): Pin GPIO_1[25] has a permanently disabled output enable File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.v Line: 146
    Info (169065): Pin GPIO_1[26] has a permanently disabled output enable File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.v Line: 146
    Info (169065): Pin GPIO_1[27] has a permanently disabled output enable File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.v Line: 146
    Info (169065): Pin GPIO_1[28] has a permanently disabled output enable File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.v Line: 146
    Info (169065): Pin GPIO_1[29] has a permanently disabled output enable File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.v Line: 146
    Info (169065): Pin GPIO_1[30] has a permanently disabled output enable File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.v Line: 146
    Info (169065): Pin GPIO_1[31] has a permanently disabled output enable File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.v Line: 146
    Info (169065): Pin GPIO_1[32] has a permanently disabled output enable File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.v Line: 146
    Info (169065): Pin GPIO_1[33] has a permanently disabled output enable File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.v Line: 146
    Info (169065): Pin GPIO_1[34] has a permanently disabled output enable File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.v Line: 146
    Info (169065): Pin GPIO_1[35] has a permanently disabled output enable File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.v Line: 146
    Info (169065): Pin I2C_SDAT has a permanently disabled output enable File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.v Line: 132
    Info (169065): Pin GPIO_1[0] has a permanently disabled output enable File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.v Line: 146
    Info (169065): Pin GPIO_1[1] has a permanently disabled output enable File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.v Line: 146
    Info (169065): Pin GPIO_1[2] has a permanently disabled output enable File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.v Line: 146
    Info (169065): Pin GPIO_1[3] has a permanently disabled output enable File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.v Line: 146
    Info (169065): Pin GPIO_1[4] has a permanently disabled output enable File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.v Line: 146
    Info (169065): Pin GPIO_1[5] has a permanently disabled output enable File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.v Line: 146
    Info (169065): Pin GPIO_1[6] has a permanently disabled output enable File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.v Line: 146
    Info (169065): Pin GPIO_1[7] has a permanently disabled output enable File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.v Line: 146
    Info (169065): Pin GPIO_1[8] has a permanently disabled output enable File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.v Line: 146
    Info (169065): Pin GPIO_1[9] has a permanently disabled output enable File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.v Line: 146
    Info (169065): Pin GPIO_1[10] has a permanently disabled output enable File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.v Line: 146
    Info (169065): Pin GPIO_1[11] has a permanently enabled output enable File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.v Line: 146
    Info (169065): Pin GPIO_1[12] has a permanently disabled output enable File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.v Line: 146
    Info (169065): Pin GPIO_1[13] has a permanently disabled output enable File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.v Line: 146
    Info (169065): Pin GPIO_1[14] has a permanently enabled output enable File: C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.v Line: 146
Info (144001): Generated suppressed messages file C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 377 warnings
    Info: Peak virtual memory: 5625 megabytes
    Info: Processing ended: Thu May 16 17:07:23 2019
    Info: Elapsed time: 00:00:55
    Info: Total CPU time (on all processors): 00:01:02


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/neelo/Desktop/Sophomore/Spring/ECE385/FinalProject/FINALGIT/Project-LD/DE2_CCD.fit.smsg.


