module SG(inv, reset, clk, CS);
input inv, reset, clk;
reg [2:0] NS;
output reg [2:0] CS;

always@(posedge clk or posedge reset)
begin
	CS <= NS;
end

always@(reset or CS or inv)
begin
	if(reset == 1'd1)
		NS <= 3'd0;
	else 
	begin
		case(CS)
		3'd0 : NS <= 3'd1;
		3'd1 : begin
					if(inv == 1'd0)
						NS <= 3'd2;
					else
						NS <= 3'd4;
		3'd2 : begin
					if(inv == 1'd0)
						NS <= 3'd3;
					else
						NS <= 3'd1;
		3'd3 : begin
					if(inv == 1'd0)
						NS <= 3'd4;
					else
						NS <= 3'd2;
		3'd4 : begin
					if(inv == 1'd0)
						NS <= 3'd1;
					else
						NS <= 3'd3;
		default : NS <= 3'd0;
		endcase
	end
end		
	
	
	