Fitter Route Stage Report for afu_default
Thu May  6 12:22:26 2021
Quartus Prime Version 19.2.0 Build 57 06/24/2019 Patches 0.01rc SJ Pro Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. PLL Delay Chain Settings
  3. Delay Chain Summary
  4. Routing Usage Summary
  5. Route Messages
  6. Estimated Delay Added for Hold Timing Summary
  7. Estimated Delay Added for Hold Timing Details
  8. Global Router Wire Utilization Map
  9. Peak Wire Utilization Summary
 10. Peak Wire Utilization Details



----------------
; Legal Notice ;
----------------
Copyright (C) 2019  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+---------------------------------------------------------------------+
; PLL Delay Chain Settings                                            ;
+---------------------------------------------------------------+-----+
;                                                               ;     ;
+---------------------------------------------------------------+-----+
; u0|dcp_iopll|dcp_iopll|altera_iopll_i|twentynm_pll|iopll_inst ;     ;
;     -- Delay Chain Setting                                    ; N/A ;
;     -- PLL Output Counter 0                                   ;     ;
;             -- C Counter Delay Chain Setting                  ; 0   ;
;             -- LVDS Delay Chain Setting                       ; 0   ;
;     -- PLL Output Counter 1                                   ;     ;
;             -- C Counter Delay Chain Setting                  ; 0   ;
;             -- LVDS Delay Chain Setting                       ; 0   ;
;     -- PLL Output Counter 2                                   ;     ;
;             -- C Counter Delay Chain Setting                  ; 0   ;
;             -- LVDS Delay Chain Setting                       ; 0   ;
;     -- PLL Output Counter 3                                   ;     ;
;             -- C Counter Delay Chain Setting                  ; 0   ;
;             -- LVDS Delay Chain Setting                       ; 0   ;
;     -- PLL Output Counter 4                                   ;     ;
;             -- C Counter Delay Chain Setting                  ; 0   ;
;                                                               ;     ;
; mem|ddr4a|ddr4a|arch|arch_inst|pll_inst|pll_inst              ;     ;
;     -- Delay Chain Setting                                    ; N/A ;
;     -- PLL Output Counter 0                                   ;     ;
;             -- C Counter Delay Chain Setting                  ; 0   ;
;             -- LVDS Delay Chain Setting                       ; 0   ;
;     -- PLL Output Counter 1                                   ;     ;
;             -- C Counter Delay Chain Setting                  ; 0   ;
;             -- LVDS Delay Chain Setting                       ; 0   ;
;     -- PLL Output Counter 2                                   ;     ;
;             -- C Counter Delay Chain Setting                  ; 0   ;
;             -- LVDS Delay Chain Setting                       ; 0   ;
;     -- PLL Output Counter 3                                   ;     ;
;             -- C Counter Delay Chain Setting                  ; 0   ;
;             -- LVDS Delay Chain Setting                       ; 0   ;
;     -- PLL Output Counter 4                                   ;     ;
;             -- C Counter Delay Chain Setting                  ; 0   ;
;                                                               ;     ;
; mem|ddr4b|ddr4b|arch|arch_inst|pll_inst|pll_inst              ;     ;
;     -- Delay Chain Setting                                    ; N/A ;
;     -- PLL Output Counter 0                                   ;     ;
;             -- C Counter Delay Chain Setting                  ; 0   ;
;             -- LVDS Delay Chain Setting                       ; 0   ;
;     -- PLL Output Counter 1                                   ;     ;
;             -- C Counter Delay Chain Setting                  ; 0   ;
;             -- LVDS Delay Chain Setting                       ; 0   ;
;     -- PLL Output Counter 2                                   ;     ;
;             -- C Counter Delay Chain Setting                  ; 0   ;
;             -- LVDS Delay Chain Setting                       ; 0   ;
;     -- PLL Output Counter 3                                   ;     ;
;             -- C Counter Delay Chain Setting                  ; 0   ;
;             -- LVDS Delay Chain Setting                       ; 0   ;
;     -- PLL Output Counter 4                                   ;     ;
;             -- C Counter Delay Chain Setting                  ; 0   ;
;                                                               ;     ;
; mem|ddr4b|ddr4b|arch|arch_inst|pll_inst|pll_inst~_Duplicate   ;     ;
;     -- Delay Chain Setting                                    ; N/A ;
;                                                               ;     ;
; mem|ddr4b|ddr4b|arch|arch_inst|pll_inst|pll_inst~_Duplicate_1 ;     ;
;     -- Delay Chain Setting                                    ; N/A ;
;                                                               ;     ;
; mem|ddr4a|ddr4a|arch|arch_inst|pll_inst|pll_inst~_Duplicate   ;     ;
;     -- Delay Chain Setting                                    ; N/A ;
;                                                               ;     ;
; mem|ddr4a|ddr4a|arch|arch_inst|pll_inst|pll_inst~_Duplicate_1 ;     ;
;     -- Delay Chain Setting                                    ; N/A ;
;                                                               ;     ;
+---------------------------------------------------------------+-----+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                                                                ;
+-------------------+----------+---------------------+--------------------+----------------+-----------------------------------+-------------------------------------+
; Name              ; Pin Type ; Input Delay Chain 0 ; Output Delay Chain ; OE Delay Chain ; IO_12_LANE Input Data Delay Chain ; IO_12_LANE Input Strobe Delay Chain ;
+-------------------+----------+---------------------+--------------------+----------------+-----------------------------------+-------------------------------------+
; DDR4A_RESET_L     ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; DDR4B_RESET_L     ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; PCIE_TX[0]        ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; PCIE_TX[1]        ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; PCIE_TX[2]        ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; PCIE_TX[3]        ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; PCIE_TX[4]        ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; PCIE_TX[5]        ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; PCIE_TX[6]        ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; PCIE_TX[7]        ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; DDR4A_A[0]        ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; DDR4A_A[1]        ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; DDR4A_A[2]        ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; DDR4A_A[3]        ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; DDR4A_A[4]        ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; DDR4A_A[5]        ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; DDR4A_A[6]        ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; DDR4A_A[7]        ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; DDR4A_A[8]        ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; DDR4A_A[9]        ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; DDR4A_A[10]       ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; DDR4A_A[11]       ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; DDR4A_A[12]       ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; DDR4A_A[13]       ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; DDR4A_A[14]       ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; DDR4A_A[15]       ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; DDR4A_A[16]       ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; DDR4A_ACT_L       ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; DDR4A_BA[0]       ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; DDR4A_BA[1]       ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; DDR4A_BG          ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; DDR4A_CKE         ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; DDR4A_CS_L        ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; DDR4A_ODT         ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; DDR4A_CK_P        ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; DDR4A_CK_N        ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; DDR4A_PAR         ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; DDR4B_A[0]        ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; DDR4B_A[1]        ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; DDR4B_A[2]        ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; DDR4B_A[3]        ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; DDR4B_A[4]        ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; DDR4B_A[5]        ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; DDR4B_A[6]        ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; DDR4B_A[7]        ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; DDR4B_A[8]        ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; DDR4B_A[9]        ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; DDR4B_A[10]       ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; DDR4B_A[11]       ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; DDR4B_A[12]       ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; DDR4B_A[13]       ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; DDR4B_A[14]       ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; DDR4B_A[15]       ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; DDR4B_A[16]       ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; DDR4B_ACT_L       ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; DDR4B_BA[0]       ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; DDR4B_BA[1]       ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; DDR4B_BG          ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; DDR4B_CKE         ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; DDR4B_CS_L        ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; DDR4B_ODT         ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; DDR4B_CK_P        ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; DDR4B_CK_N        ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; DDR4B_PAR         ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; QSFP1_TX_P_1      ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; QSFP1_TX_P_2      ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; QSFP1_TX_P_3      ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; QSFP1_TX_P_4      ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; LED_L_0           ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; LED_L_1           ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; LED_L_2           ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; LED_L_3           ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; FPGA_I2C_MASTER_L ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; MACID_WP          ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; QSFP1_LP          ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; QSFP1_RST_L       ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; fcomp_l           ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; MACID_SCL         ; Bidir    ; 0                   ; 0                  ; 0              ; --                                ; --                                  ;
; MACID_SDA         ; Bidir    ; 0                   ; 0                  ; 0              ; --                                ; --                                  ;
; DDR4A_DQ[0]       ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4A_DQ[1]       ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4A_DQ[2]       ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4A_DQ[3]       ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4A_DQ[4]       ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4A_DQ[5]       ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4A_DQ[6]       ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4A_DQ[7]       ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4A_DQ[8]       ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4A_DQ[9]       ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4A_DQ[10]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4A_DQ[11]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4A_DQ[12]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4A_DQ[13]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4A_DQ[14]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4A_DQ[15]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4A_DQ[16]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4A_DQ[17]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4A_DQ[18]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4A_DQ[19]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4A_DQ[20]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4A_DQ[21]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4A_DQ[22]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4A_DQ[23]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4A_DQ[24]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4A_DQ[25]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4A_DQ[26]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4A_DQ[27]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4A_DQ[28]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4A_DQ[29]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4A_DQ[30]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4A_DQ[31]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4A_DQ[32]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4A_DQ[33]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4A_DQ[34]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4A_DQ[35]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4A_DQ[36]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4A_DQ[37]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4A_DQ[38]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4A_DQ[39]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4A_DQ[40]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4A_DQ[41]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4A_DQ[42]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4A_DQ[43]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4A_DQ[44]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4A_DQ[45]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4A_DQ[46]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4A_DQ[47]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4A_DQ[48]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4A_DQ[49]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4A_DQ[50]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4A_DQ[51]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4A_DQ[52]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4A_DQ[53]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4A_DQ[54]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4A_DQ[55]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4A_DQ[56]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4A_DQ[57]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4A_DQ[58]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4A_DQ[59]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4A_DQ[60]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4A_DQ[61]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4A_DQ[62]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4A_DQ[63]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4A_DQS_P[0]    ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; DDR4A_DQS_P[1]    ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; DDR4A_DQS_P[2]    ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; DDR4A_DQS_P[3]    ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; DDR4A_DQS_P[4]    ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; DDR4A_DQS_P[5]    ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; DDR4A_DQS_P[6]    ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; DDR4A_DQS_P[7]    ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; DDR4A_DQS_N[0]    ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; DDR4A_DQS_N[1]    ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; DDR4A_DQS_N[2]    ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; DDR4A_DQS_N[3]    ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; DDR4A_DQS_N[4]    ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; DDR4A_DQS_N[5]    ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; DDR4A_DQS_N[6]    ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; DDR4A_DQS_N[7]    ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; DDR4A_DBI_L[0]    ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4A_DBI_L[1]    ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4A_DBI_L[2]    ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4A_DBI_L[3]    ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4A_DBI_L[4]    ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4A_DBI_L[5]    ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4A_DBI_L[6]    ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4A_DBI_L[7]    ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4B_DQ[0]       ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4B_DQ[1]       ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4B_DQ[2]       ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4B_DQ[3]       ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4B_DQ[4]       ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4B_DQ[5]       ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4B_DQ[6]       ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4B_DQ[7]       ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4B_DQ[8]       ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4B_DQ[9]       ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4B_DQ[10]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4B_DQ[11]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4B_DQ[12]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4B_DQ[13]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4B_DQ[14]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4B_DQ[15]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4B_DQ[16]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4B_DQ[17]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4B_DQ[18]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4B_DQ[19]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4B_DQ[20]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4B_DQ[21]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4B_DQ[22]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4B_DQ[23]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4B_DQ[24]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4B_DQ[25]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4B_DQ[26]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4B_DQ[27]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4B_DQ[28]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4B_DQ[29]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4B_DQ[30]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4B_DQ[31]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4B_DQ[32]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4B_DQ[33]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4B_DQ[34]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4B_DQ[35]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4B_DQ[36]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4B_DQ[37]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4B_DQ[38]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4B_DQ[39]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4B_DQ[40]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4B_DQ[41]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4B_DQ[42]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4B_DQ[43]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4B_DQ[44]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4B_DQ[45]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4B_DQ[46]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4B_DQ[47]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4B_DQ[48]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4B_DQ[49]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4B_DQ[50]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4B_DQ[51]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4B_DQ[52]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4B_DQ[53]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4B_DQ[54]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4B_DQ[55]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4B_DQ[56]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4B_DQ[57]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4B_DQ[58]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4B_DQ[59]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4B_DQ[60]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4B_DQ[61]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4B_DQ[62]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4B_DQ[63]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4B_DQS_P[0]    ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; DDR4B_DQS_P[1]    ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; DDR4B_DQS_P[2]    ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; DDR4B_DQS_P[3]    ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; DDR4B_DQS_P[4]    ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; DDR4B_DQS_P[5]    ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; DDR4B_DQS_P[6]    ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; DDR4B_DQS_P[7]    ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; DDR4B_DQS_N[0]    ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; DDR4B_DQS_N[1]    ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; DDR4B_DQS_N[2]    ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; DDR4B_DQS_N[3]    ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; DDR4B_DQS_N[4]    ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; DDR4B_DQS_N[5]    ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; DDR4B_DQS_N[6]    ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; DDR4B_DQS_N[7]    ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; DDR4B_DBI_L[0]    ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4B_DBI_L[1]    ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4B_DBI_L[2]    ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4B_DBI_L[3]    ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4B_DBI_L[4]    ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4B_DBI_L[5]    ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4B_DBI_L[6]    ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4B_DBI_L[7]    ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; fspi_miso         ; Bidir    ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; SYS_RefClk        ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; DDR4A_ALERT_L     ; Input    ; 0                   ; --                 ; --             ; 0                                 ; --                                  ;
; DDR4B_ALERT_L     ; Input    ; 0                   ; --                 ; --             ; 0                                 ; --                                  ;
; RZQ_3C            ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; RZQ_3F            ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; PCIE_RESET_N      ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; PCIE_RX[0]        ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; PCIE_RX[1]        ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; PCIE_RX[2]        ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; PCIE_RX[3]        ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; PCIE_RX[4]        ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; PCIE_RX[5]        ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; PCIE_RX[6]        ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; PCIE_RX[7]        ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; PCIE_REFCLK       ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; QSFP1_RX_P_1      ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; QSFP1_RX_P_2      ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; QSFP1_RX_P_3      ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; QSFP1_RX_P_4      ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; DDR4_RefClk       ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; ETH_RefClk        ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; fspi_cs_l         ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; fspi_sclk         ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; QSFP1_INT_L       ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; QSFP1_PRS_L       ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; fspi_mosi         ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; PCIE_TX[0](n)     ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; PCIE_TX[1](n)     ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; PCIE_TX[2](n)     ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; PCIE_TX[3](n)     ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; PCIE_TX[4](n)     ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; PCIE_TX[5](n)     ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; PCIE_TX[6](n)     ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; PCIE_TX[7](n)     ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; QSFP1_TX_P_1(n)   ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; QSFP1_TX_P_2(n)   ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; QSFP1_TX_P_3(n)   ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; QSFP1_TX_P_4(n)   ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; SYS_RefClk(n)     ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; PCIE_RX[0](n)     ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; PCIE_RX[1](n)     ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; PCIE_RX[2](n)     ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; PCIE_RX[3](n)     ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; PCIE_RX[4](n)     ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; PCIE_RX[5](n)     ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; PCIE_RX[6](n)     ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; PCIE_RX[7](n)     ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; PCIE_REFCLK(n)    ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; QSFP1_RX_P_1(n)   ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; QSFP1_RX_P_2(n)   ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; QSFP1_RX_P_3(n)   ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; QSFP1_RX_P_4(n)   ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; DDR4_RefClk(n)    ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; ETH_RefClk(n)     ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
+-------------------+----------+---------------------+--------------------+----------------+-----------------------------------+-------------------------------------+


+-------------------------------------------------------------+
; Routing Usage Summary                                       ;
+------------------------------+------------------------------+
; Routing Resource Type        ; Usage                        ;
+------------------------------+------------------------------+
; Block interconnects          ; 154,399 / 3,375,986 ( 5 % )  ;
; C27 interconnects            ; 6,367 / 56,741 ( 11 % )      ;
; C4 interconnects             ; 120,096 / 2,570,048 ( 5 % )  ;
; Direct links                 ; 25,391 / 3,375,986 ( < 1 % ) ;
; Global clocks                ; 17 / 32 ( 53 % )             ;
; Periphery clocks             ; 4 / 910 ( < 1 % )            ;
; R3 interconnects             ; 56,613 / 1,214,760 ( 5 % )   ;
; R32 interconnects            ; 6,832 / 99,472 ( 7 % )       ;
; R32/C27 interconnect drivers ; 7,487 / 385,136 ( 2 % )      ;
; R6 interconnects             ; 101,227 / 2,336,152 ( 4 % )  ;
; Regional clock lefts         ; 3 / 16 ( 19 % )              ;
; Regional clock out bottoms   ; 0 / 16 ( 0 % )               ;
; Regional clock out tops      ; 3 / 16 ( 19 % )              ;
; Regional clock rights        ; 0 / 16 ( 0 % )               ;
; Regional clocks              ; 3 / 16 ( 19 % )              ;
; Spine buffers                ; 193 / 704 ( 27 % )           ;
; Spine clocks                 ; 379 / 1,056 ( 36 % )         ;
; Spine feedthroughs           ; 4 / 1,024 ( < 1 % )          ;
+------------------------------+------------------------------+


+----------------+
; Route Messages ;
+----------------+
Info: *******************************************************************
Info: Running Quartus Prime Fitter
    Info: Version 19.2.0 Build 57 06/24/2019 Patches 0.01rc SJ Pro Edition
    Info: Processing started: Thu May  6 12:09:14 2021
Info: Command: quartus_fit --read_settings_files=on --write_settings_files=off dcp -c afu_default
Info: qfit2_default_script.tcl version: #1
Info: Project  = dcp
Info: Revision = afu_default
Info (170193): Fitter routing operations beginning
Info (20215): Router estimated peak short interconnect utilization : 100% of right directional wire in region X0_Y77 to X7_Y83
    Info (20265): Estimated peak short right directional wire utilization : 100% in region X0_Y77 to X7_Y83
    Info (20265): Estimated peak short left directional wire utilization : 100% in region X8_Y77 to X15_Y83
    Info (20265): Estimated peak short up directional wire utilization : 68% in region X0_Y56 to X7_Y62
    Info (20265): Estimated peak short down directional wire utilization : 100% in region X0_Y77 to X7_Y83
Info (20215): Router estimated peak long high speed interconnect utilization : 135% of right directional wire in region X72_Y112 to X79_Y118
    Info (20265): Estimated peak long high speed right directional wire utilization : 135% in region X72_Y112 to X79_Y118
    Info (20265): Estimated peak long high speed left directional wire utilization : 100% in region X16_Y70 to X23_Y76
    Info (20265): Estimated peak long high speed up directional wire utilization : 106% in region X24_Y21 to X31_Y27
    Info (20265): Estimated peak long high speed down directional wire utilization : 100% in region X16_Y35 to X23_Y41
    Info (20315): Note that the router may use short wires to implement long connections at higher delay
Info (170239): Router is attempting to preserve 66.56 percent of routes from an earlier compilation, a user specified Routing Constraints File, or internal routing requirements.
Warning (335093): The Timing Analyzer is analyzing 512 combinational loops as latches. For more details, run the Check Timing command in the Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Synthesis report.
Critical Warning: get_entity_instances : Could not find any instances of entity platform_utils_dc_fifo
Info: Applying MPF multicycle constraints...
Info: Using default user clock frequencies.
Info (11888): Total time spent on timing analysis during Routing is 13.27 seconds.
Info (16607): Fitter routing operations ending: elapsed time is 00:03:35


+---------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                   ;
+------------------------------+------------------------------+-------------------+
; Source Clock(s)              ; Destination Clock(s)         ; Delay Added in ns ;
+------------------------------+------------------------------+-------------------+
; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 2995.2            ;
+------------------------------+------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                            ;
+--------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                      ; Destination Register                                                                                                                                          ; Delay Added in ns ;
+--------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|vtp.v_to_p|error_fifo|fifo|ctrl|valid_cnt[1]             ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|vtp.v_to_p|error_fifo|fifo|ctrl|notEmpty                                          ; 0.730             ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|vtp.v_to_p|error_fifo|fifo|ctrl|valid_cnt[0]             ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|vtp.v_to_p|error_fifo|fifo|ctrl|notEmpty                                          ; 0.610             ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|vtp.v_to_p|error_fifo|fifo|ctrl|notEmpty                 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|vtp.v_to_p|error_fifo|fifo|ctrl|notEmpty                                          ; 0.605             ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|rspOrder|buf_rx|fiu_raw.c1Tx.valid                       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|vtp.v_to_p|b|c1_fifo|fifo|ctrl|almostFull                                         ; 0.602             ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|vtp.v_to_p|b|c1_fifo|fifo|ctrl|valid_cnt[2]              ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|vtp.v_to_p|b|c1_fifo|fifo|ctrl|almostFull                                         ; 0.588             ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.d[0].dedup|to_server.lookupEn                          ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.vtp_l2|inp[0].in_fifo|fifo|ctrl|almostFull                                      ; 0.575             ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|vtp.v_to_p|b|c1_fifo|fifo|ctrl|valid_cnt[1]              ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|vtp.v_to_p|b|c1_fifo|fifo|ctrl|almostFull                                         ; 0.556             ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.d[0].l1|l1tlb|fifo|fifo|ctrl|notEmpty                  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.d[0].l1|l1tlb|fifo|fifo|ctrl|almostFull                                         ; 0.554             ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|vtp.v_to_p|b|c1_fifo|fifo|ctrl|valid_cnt[0]              ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|vtp.v_to_p|b|c1_fifo|fifo|ctrl|almostFull                                         ; 0.550             ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.walker|initialized                                     ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.vtp_l2|do_pt_walk|merged_fifo|fifo|ctrl|notFull                                 ; 0.539             ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.d[0].l1|l1tlb|fifo|fifo|ctrl|valid_cnt[1]              ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.d[0].l1|l1tlb|fifo|fifo|ctrl|almostFull                                         ; 0.532             ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.d[0].l1|l1tlb|state[3].reqEn                           ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.d[0].l1|l1tlb|fifo|fifo|ctrl|almostFull                                         ; 0.519             ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.vtp_l2|do_pt_walk|merged_fifo|r.first_reg_valid        ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.vtp_l2|do_pt_walk|merged_fifo|fifo|ctrl|notFull                                 ; 0.514             ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.d[0].l1|l1miss|tlb_fifo_out|r.first_reg[13]            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.d[0].l1|l1miss|tlb_lookup_rsp_q.pagePA[5]                                       ; 0.510             ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.d[1].l1|l1tlb|fifo|fifo|ctrl|notEmpty                  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.d[1].l1|l1tlb|fifo|fifo|ctrl|almostFull                                         ; 0.510             ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|vtp.v_to_p|b|c1_fifo|fifo|ctrl|notFull                   ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|vtp.v_to_p|b|c1_fifo|fifo|data|rbw.wen_q                                          ; 0.507             ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.d[0].l1|l1miss|tlb_fifo_out|r.first_reg[12]            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.d[0].l1|l1miss|tlb_lookup_rsp_q.pagePA[4]                                       ; 0.507             ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|dma_ctrl|rd_fifo|mem_rtl_0_bypass[474]                            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iMEM|internal_val[455]                                                                 ; 0.500             ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|dma_ctrl|rd_fifo|mem_rtl_0_bypass[357]                            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iMEM|internal_val[338]                                                                 ; 0.492             ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|controller|state.PRE_CHUNK_END2_5                        ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|controller|shift_cols                                                             ; 0.491             ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.d[1].l1|l1tlb|state[3].reqEn                           ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.d[1].l1|l1tlb|fifo|fifo|ctrl|almostFull                                         ; 0.491             ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.vtp_l2|tlb|tlb4kb|drop_duplicate_fills|hist_tag[1][20] ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.vtp_l2|tlb|tlb4kb|drop_duplicate_fills|hist_tag[2][20]                          ; 0.489             ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.d[1].dedup|rsp_fifo|fifo|ctrl|notEmpty                 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.d[1].dedup|rsp_fifo|fifo|ctrl|valid_cnt[4]                                      ; 0.486             ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|vtp.v_to_p|b|c1_fifo|fifo|ctrl|error                     ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|vtp.v_to_p|b|c1_fifo|fifo|ctrl|almostFull                                         ; 0.486             ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.d[0].l1|l1tlb|fifo|fifo|ctrl|valid_cnt[0]              ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.d[0].l1|l1tlb|fifo|fifo|ctrl|almostFull                                         ; 0.486             ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.d[1].l1|l1tlb|fifo|fifo|ctrl|valid_cnt[1]              ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.d[1].l1|l1tlb|fifo|fifo|ctrl|almostFull                                         ; 0.483             ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|eop|c0Rx[1].data[228]                                    ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|eop|afu.c0Rx.data[228]                                                            ; 0.475             ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.d[1].l1|l1tlb|fifo|fifo|ctrl|valid_cnt[0]              ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.d[1].l1|l1tlb|fifo|fifo|ctrl|almostFull                                         ; 0.475             ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.walker|rd_with_prefetch|pt_walk_reader.readData[361]   ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.walker|ptReadData_q[361]                                                        ; 0.456             ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.vtp_l2|processed_reqs|fifo|ctrl|notEmpty               ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.vtp_l2|processed_reqs|fifo|ctrl|almostFull                                      ; 0.455             ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|rspOrder|gen_rd_rob.rd_rob|memData|ram|c_wdata[225]      ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|rspOrder|gen_rd_rob.rd_rob|memData|ram|data|auto_generated|ram_block1a225~reg0    ; 0.453             ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.walker|ptReadData_q[105]                               ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.walker|cache|ins_line_words[1][41]                                              ; 0.452             ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|vtp.v_to_p|error_fifo|fifo|ctrl|valid_cnt[2]             ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|vtp.v_to_p|error_fifo|fifo|ctrl|valid_cnt[3]                                      ; 0.450             ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|rspOrder|gen_rd_rob.rd_rob|memData|ram|c_wdata[306]      ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|rspOrder|gen_rd_rob.rd_rob|memData|ram|data|auto_generated|ram_block1a306~reg0    ; 0.449             ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|rspOrder|gen_rd_rob.rd_rob|memData|ram|c_wdata[66]       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|rspOrder|gen_rd_rob.rd_rob|memData|ram|data|auto_generated|ram_block1a66~reg0     ; 0.449             ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|controller|state.UPDATE_READ                             ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|controller|rd_buffer_sel                                                          ; 0.443             ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.vtp_l2|processed_reqs|fifo|ctrl|valid_cnt[1]           ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.vtp_l2|processed_reqs|fifo|ctrl|almostFull                                      ; 0.442             ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.vtp_l2|tlb|tlb2mb|way_repl_vec[2]                      ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.vtp_l2|tlb|tlb2mb|tlb_wen[2]                                                    ; 0.441             ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|vtp.v_to_p|tr_c1|notFull                                 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|vtp.v_to_p|b|c1_fifo|fifo|ctrl|almostFull                                         ; 0.440             ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|requestController|dram_if.write_data[455]                ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|requestController|dram_if.write_data[463]                                         ; 0.435             ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|mpf_edge_afu|rsp_b.bf|c0rx[0].data[479]                  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|dma_ctrl|rd_fifo|mem_rtl_0|auto_generated|ram_block1a479~reg0                              ; 0.435             ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|rspOrder|gen_rd_rob.rd_rob|memData|ram|c_wdata[462]      ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|rspOrder|gen_rd_rob.rd_rob|memData|ram|data|auto_generated|ram_block1a462~reg0    ; 0.434             ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.vtp_l2|tlb|tlb2mb|way_repl_vec[0]                      ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.vtp_l2|tlb|tlb2mb|tlb_wen[0]                                                    ; 0.431             ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.vtp_l2|tlb|tlb2mb|stg_state[4].did_lookup              ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.vtp_l2|tlb|tlb2mb|lookup_miss                                                   ; 0.431             ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|rspOrder|gen_rd_rob.rd_rob|memData|ram|c_wdata[500]      ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|rspOrder|gen_rd_rob.rd_rob|memData|ram|data|auto_generated|ram_block1a500~reg0    ; 0.431             ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|rspOrder|gen_rd_rob.rd_rob|memData|ram|c_wdata[140]      ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|rspOrder|gen_rd_rob.rd_rob|memData|ram|data|auto_generated|ram_block1a140~reg0    ; 0.431             ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.vtp_l2|processed_reqs|fifo|ctrl|valid_cnt[0]           ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.vtp_l2|processed_reqs|fifo|ctrl|almostFull                                      ; 0.429             ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|controller|height_dec                                    ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|controller|shift_cols                                                             ; 0.428             ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|controller|state.FINAL_REQUEST                           ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|controller|state.FINAL_FLIP                                                       ; 0.428             ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|vtp.v_to_p|error_fifo|fifo|ctrl|first_idx[0]             ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|vtp.v_to_p|error_fifo|fifo|data|data_rtl_0|auto_generated|rdaddr_reg[1]           ; 0.428             ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.walker|ptReadData_q[425]                               ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.walker|cache|ins_line_words[6][41]                                              ; 0.427             ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|csr|rsp_fifo|fifo|ctrl|first_idx[0]                               ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|csr|rsp_fifo|fifo|data|data_rtl_0|auto_generated|rdaddr_reg[5]                             ; 0.424             ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.vtp_l2|tlb|tlb2mb|lookup_miss                          ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.vtp_l2|tlb|tlb2mb|tlb_if.lookupMiss                                             ; 0.424             ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|map_ifc|reg_in.reg_cp2af_sRx[0].c0.data[93]                           ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|eop|c0Rx[1].data[93]                                                              ; 0.424             ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.d[0].l1|l1tlb|l1_caches|insert_pa[18]                  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.d[0].l1|l1tlb|l1_caches|cache2mb|ram|ram|data|auto_generated|ram_block1a28~reg0 ; 0.423             ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|dma_ctrl|rd_fifo|mem_rtl_0_bypass[37]                             ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iMEM|internal_val[18]                                                                  ; 0.420             ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.walker|ptReadData_q[108]                               ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.walker|cache|ins_line_words[1][44]                                              ; 0.416             ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.d[1].l1|l1tlb|l1_caches|T3_cache_4kb_pa[6]             ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.d[1].l1|l1tlb|fifo|fifo|data|rbw.wdata_q[14]                                    ; 0.416             ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.vtp_l2|processed_reqs|fifo|ctrl|valid_cnt[2]           ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.vtp_l2|processed_reqs|fifo|ctrl|almostFull                                      ; 0.414             ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.d[1].l1|l1tlb|state[2].req.pageVA[18]                  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.d[1].l1|l1tlb|state[3].req.pageVA[18]                                           ; 0.413             ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|rspOrder|gen_rd_rob.rd_rob|memData|ram|c_wdata[460]      ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|rspOrder|gen_rd_rob.rd_rob|memData|ram|data|auto_generated|ram_block1a460~reg0    ; 0.413             ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|rspOrder|gen_rd_rob.rd_rob|memData|ram|c_wdata[347]      ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|rspOrder|gen_rd_rob.rd_rob|memData|ram|data|auto_generated|ram_block1a347~reg0    ; 0.412             ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|requestController|state.FPU_READY                        ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|requestController|state.WAIT_READ_DONE_LINE                                       ; 0.411             ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.walker|rd_with_prefetch|pt_walk_reader.readData[489]   ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.walker|ptReadData_q[489]                                                        ; 0.409             ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.d[1].l1|l1miss|vtp_svc.lookupReq.pageVA[12]            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.d[1].dedup|req_fifo|f|data[0][42]                                               ; 0.408             ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.d[1].l1|l1tlb|l1_caches|T3_cache_4kb_pa[0]             ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.d[1].l1|l1tlb|fifo|fifo|data|rbw.wdata_q[8]                                     ; 0.408             ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.d[0].l1|l1tlb|fifo|r.first_reg[7]                      ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.d[0].l1|l1tlb|fifo|fifo|ctrl|almostFull                                         ; 0.408             ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.walker|rd_with_prefetch|pt_walk_reader.readData[41]    ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.walker|ptReadData_q[41]                                                         ; 0.408             ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|vtp.v_to_p|tr_c1|tlb_fifo_out|r.first_reg[6]             ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|vtp.v_to_p|fiu.c1Tx.hdr.base.address[35]                                          ; 0.405             ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|rspOrder|gen_rd_rob.rd_rob|memData|ram|c_wdata[388]      ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|rspOrder|gen_rd_rob.rd_rob|memData|ram|data|auto_generated|ram_block1a388~reg0    ; 0.405             ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|rspOrder|gen_rd_rob.rd_rob|memData|ram|c_wdata[363]      ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|rspOrder|gen_rd_rob.rd_rob|memData|ram|data|auto_generated|ram_block1a363~reg0    ; 0.405             ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|rspOrder|gen_rd_rob.rd_rob|memData|ram|c_wdata[246]      ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|rspOrder|gen_rd_rob.rd_rob|memData|ram|data|auto_generated|ram_block1a246~reg0    ; 0.402             ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.d[1].l1|l1tlb|l1_caches|insert_pa[20]                  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.d[1].l1|l1tlb|l1_caches|cache2mb|ram|ram|data|auto_generated|ram_block1a30~reg0 ; 0.402             ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|rspOrder|gen_rd_rob.rd_rob|memData|ram|c_wdata[37]       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|rspOrder|gen_rd_rob.rd_rob|memData|ram|data|auto_generated|ram_block1a37~reg0     ; 0.402             ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.d[0].l1|l1tlb|l1_caches|insert_pa[23]                  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.d[0].l1|l1tlb|l1_caches|cache2mb|ram|ram|data|auto_generated|ram_block1a33~reg0 ; 0.401             ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.vtp_l2|merged_fifo|fifo|ctrl|notEmpty                  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.vtp_l2|merged_fifo|fifo|ctrl|notEmpty                                           ; 0.401             ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.d[0].l1|l1tlb|fifo|fifo|ctrl|first_idx[0]              ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.d[0].l1|l1tlb|fifo|fifo|data|data_rtl_0|auto_generated|rdaddr_reg[1]            ; 0.399             ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.d[0].l1|l1tlb|fifo|r.first_reg[45]                     ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.d[0].l1|l1tlb|fifo|fifo|ctrl|almostFull                                         ; 0.399             ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|eop|afu.c0Rx.data[255]                                   ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|vtp.v_to_p|afu_buf.c0Rx.data[255]                                                 ; 0.398             ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.d[1].l1|l1tlb|l1_caches|insert_pa[2]                   ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.d[1].l1|l1tlb|l1_caches|cache4kb|ram|ram|data|auto_generated|ram_block1a30~reg0 ; 0.398             ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.d[0].dedup|req_fifo|f|data[1][12]                      ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.d[0].dedup|to_server.lookupReq.pageVA[6]                                        ; 0.397             ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|rspOrder|gen_rd_rob.rd_rob|memData|ram|c_wdata[351]      ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|rspOrder|gen_rd_rob.rd_rob|memData|ram|data|auto_generated|ram_block1a351~reg0    ; 0.397             ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|rspOrder|gen_rd_rob.rd_rob|memData|ram|c_wdata[142]      ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|rspOrder|gen_rd_rob.rd_rob|memData|ram|data|auto_generated|ram_block1a142~reg0    ; 0.395             ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|requestController|buffer_write_data[8]                   ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|requestBuffer|rb1|[9].fpuram|mem_rtl_0|auto_generated|ram_block1a8~reg0           ; 0.395             ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.d[1].l1|l1tlb|l1_caches|T3_cache_4kb_pa[27]            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.d[1].l1|l1tlb|fifo|fifo|data|rbw.wdata_q[35]                                    ; 0.392             ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.walker|cache|data|ram|c_wdata[13]                      ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.walker|cache|data|ram|data|auto_generated|ram_block1a13~reg0                    ; 0.391             ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|rspOrder|gen_rd_rob.rd_rob|memData|ram|c_wdata[479]      ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|rspOrder|gen_rd_rob.rd_rob|memData|ram|data|auto_generated|ram_block1a479~reg0    ; 0.391             ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|rspOrder|gen_rd_rob.rd_rob|memData|ram|c_wdata[441]      ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|rspOrder|gen_rd_rob.rd_rob|memData|ram|data|auto_generated|ram_block1a441~reg0    ; 0.391             ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|dma_ctrl|rd_fifo|mem_rtl_0_bypass[341]                            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iMEM|internal_val[322]                                                                 ; 0.391             ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.d[1].l1|l1miss|insertVA[3]                             ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.d[1].l1|l1tlb|l1_caches|insert_va[3]                                            ; 0.391             ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.d[0].l1|l1miss|tlb_fifo_out|r.first_reg[20]            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.d[0].l1|l1miss|tlb_lookup_rsp_q.pagePA[12]                                      ; 0.391             ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.vtp_l2|tlb|tlb2mb|way_repl_vec[3]                      ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.vtp_l2|tlb|tlb2mb|tlb_wen[3]                                                    ; 0.390             ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.d[0].l1|l1miss|tlb_fifo_out|r.first_reg[11]            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.d[0].l1|l1miss|tlb_lookup_rsp_q.pagePA[3]                                       ; 0.390             ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.d[0].l1|l1tlb|fifo|r.first_reg_valid                   ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.d[0].l1|l1tlb|fifo|fifo|ctrl|almostFull                                         ; 0.388             ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.d[0].l1|l1hit|fifo|ctrl|notFull                        ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.d[0].l1|l1tlb|fifo|fifo|ctrl|almostFull                                         ; 0.388             ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.d[1].l1|l1miss|insertVA[35]                            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.d[1].l1|l1tlb|l1_caches|insert_va[35]                                           ; 0.387             ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_edge_fiu|b|c1_fifo|fifo|ctrl|valid_cnt[1]                     ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_edge_fiu|b|c1_fifo|fifo|ctrl|almostFull                                                ; 0.386             ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.vtp_l2|tlb|tlb2mb|way_repl_vec[1]                      ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.vtp_l2|tlb|tlb2mb|tlb_wen[1]                                                    ; 0.386             ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.d[1].l1|l1miss|insertVA[20]                            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.d[1].l1|l1tlb|l1_caches|insert_va[20]                                           ; 0.386             ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.vtp_l2|arb_grant_q[0]                                  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.vtp_l2|inp[0].in_fifo|fifo|ctrl|almostFull                                      ; 0.386             ;
+--------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


This report is unavailable in plain text report export.


+------------------------------------------------------------------------------------+
; Peak Wire Utilization Summary                                                      ;
+-----------------+-----------+-----------------------------------+------------------+
; Wire            ; Direction ; Grid [(Xmin, Ymin), (Xmax, Ymax)] ; Peak Utilization ;
+-----------------+-----------+-----------------------------------+------------------+
; short           ; right     ; [(0, 77), (7, 83)]                ; 100.000 %        ;
; short           ; left      ; [(8, 77), (15, 83)]               ; 100.000 %        ;
; short           ; up        ; [(0, 56), (7, 62)]                ; 68.119 %         ;
; short           ; down      ; [(0, 77), (7, 83)]                ; 100.000 %        ;
; long high speed ; right     ; [(72, 112), (79, 118)]            ; 135.714 %        ;
; long high speed ; left      ; [(16, 70), (23, 76)]              ; 100.000 %        ;
; long high speed ; up        ; [(24, 21), (31, 27)]              ; 106.250 %        ;
; long high speed ; down      ; [(16, 35), (23, 41)]              ; 100.000 %        ;
+-----------------+-----------+-----------------------------------+------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Peak Wire Utilization Details                                                                                                                                                                                                                                                                                                                                                                           ;
+-----------------+-----------+-----------------------------------+-----------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Wire            ; Direction ; Grid [(Xmin, Ymin), (Xmax, Ymax)] ; Peak Wire Utilization ; Net Names                                                                                                                                                                                                                                                                                                     ;
+-----------------+-----------+-----------------------------------+-----------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; short           ; right     ; [(0, 77), (7, 83)]                ; 100.000 %             ; High Routing Fan-Out                                                                                                                                                                                                                                                                                          ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|avl_cci_bridge|rx_valid_reg                                                                                                                                                                                                                                         ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|avl_cci_bridge|tr_cci_we~0                                                                                                                                                                                                                                          ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|avl_cci_bridge|rx_data_reg_pre[73]                                                                                                                                                                                                                                  ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|avl_cci_bridge|rx_data_reg_pre[74]                                                                                                                                                                                                                                  ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|avl_cci_bridge|rx_data_reg_pre[72]                                                                                                                                                                                                                                  ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|avl_cci_bridge|rx_data_reg_pre[75]                                                                                                                                                                                                                                  ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|avl_cci_bridge|rx_data_reg_pre[77]                                                                                                                                                                                                                                  ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|avl_cci_bridge|rx_sop_reg                                                                                                                                                                                                                                           ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|avl_cci_bridge|rx_data_reg[76]~DUPLICATE                                                                                                                                                                                                                            ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|avl_cci_bridge|rx_data_reg[3]                                                                                                                                                                                                                                       ;
; short           ; right     ; [(0, 77), (7, 83)]                ; 100.000 %             ; Long Distance                                                                                                                                                                                                                                                                                                 ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_xcvr_avmm|avmm_readdata[2]                                                                                                                               ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_xcvr_avmm|avmm_readdata[7]                                                                                                                               ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_xcvr_avmm|avmm_atom_insts[0].twentynm_hssi_avmm_if_inst~O_AVMMBUSY                                                                                       ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_xcvr_avmm|avmm_readdata[6]                                                                                                                               ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|out_pld_pma_rxpll_lock                                                                                                                               ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_xcvr_avmm|avmm_readdata[1]                                                                                                                               ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_xcvr_avmm|avmm_readdata[3]                                                                                                                               ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|out_pld_pma_pfdmode_lock                                                                                                                             ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|out_pld_rx_prbs_done                                                                                                                                 ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_xcvr_avmm|avmm_readdata[4]                                                                                                                               ;
; short           ; left      ; [(8, 77), (15, 83)]               ; 100.000 %             ; High Routing Fan-Out                                                                                                                                                                                                                                                                                          ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|clkpld_pcie_reset_status_r                                                                                                                                                                                                                                          ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|avl_cci_bridge|tr_cci_tags_reqs|inst_gram_sdp|ram_rtl_0|auto_generated|q_b[0]                                                                                                                                                                                       ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|avl_cci_bridge|cpl_pending_data_sub~DUPLICATE                                                                                                                                                                                                                       ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|avl_cci_bridge|tr_cci_tags_reqs|inst_gram_sdp|ram_rtl_0|auto_generated|q_b[17]                                                                                                                                                                                      ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|avl_cci_bridge|tr_cci_tags_reqs|inst_gram_sdp|ram_rtl_0|auto_generated|q_b[14]                                                                                                                                                                                      ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|avl_cci_bridge|tr_cci_tags_reqs|inst_gram_sdp|ram_rtl_0|auto_generated|q_b[11]                                                                                                                                                                                      ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|avl_cci_bridge|tr_cci_tags_reqs|inst_gram_sdp|ram_rtl_0|auto_generated|q_b[13]                                                                                                                                                                                      ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|avl_cci_bridge|tr_cci_tags_reqs|inst_gram_sdp|ram_rtl_0|auto_generated|q_b[5]                                                                                                                                                                                       ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|avl_cci_bridge|tr_cci_tags_reqs|inst_gram_sdp|ram_rtl_0|auto_generated|q_b[7]                                                                                                                                                                                       ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|avl_cci_bridge|tr_cci_tags_reqs|inst_gram_sdp|ram_rtl_0|auto_generated|q_b[8]                                                                                                                                                                                       ;
; short           ; left      ; [(8, 77), (15, 83)]               ; 100.000 %             ; Long Distance                                                                                                                                                                                                                                                                                                 ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|clkpld_pcie_reset_status_r                                                                                                                                                                                                                                          ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|avl_cci_bridge|tx_rd_vf_num                                                                                                                                                                                                                                         ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|avl_cci_bridge|tr_cci_tags_reqs|inst_gram_sdp|ram_rtl_0|auto_generated|q_b[0]                                                                                                                                                                                       ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_sriov_2.sriov2.sriov_bridge|altpcie_pcie_sriov2_top_inst|altpcie_sriov2_rx_bar_check_inst|RxStData_app_o[194]                                                                                                                            ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|avl_cci_bridge|cpl_pending_data_sub_val[1]                                                                                                                                                                                                                          ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|avl_cci_bridge|rx_cpl_vf_active                                                                                                                                                                                                                                     ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|avl_cci_bridge|tr_cci_tags_reqs|inst_gram_sdp|ram_rtl_0|auto_generated|q_b[18]                                                                                                                                                                                      ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|avl_cci_bridge|tr_cci_tags_reqs|inst_gram_sdp|ram_rtl_0|auto_generated|q_b[16]                                                                                                                                                                                      ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|avl_cci_bridge|tr_cci_tags_reqs|inst_gram_sdp|ram_rtl_0|auto_generated|q_b[8]                                                                                                                                                                                       ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|avl_cci_bridge|tr_cci_tags_reqs|inst_gram_sdp|ram_rtl_0|auto_generated|q_b[7]                                                                                                                                                                                       ;
; short           ; up        ; [(0, 56), (7, 62)]                ; 68.119 %              ; High Routing Fan-Out                                                                                                                                                                                                                                                                                          ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_sriov_2.sriov2.sriov_bridge|altpcie_pcie_sriov2_top_inst|altpcie_sriov2_cfg_dataflow_inst|rstn_001                                                                                                                                       ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_sriov_2.sriov2.sriov_bridge|altpcie_pcie_sriov2_top_inst|altpcie_sriov2_cfg_dataflow_inst|altpcie_sriov2_cfg_fn0_regset_inst|header_log_reg[30]~5                                                                                        ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_hssi_ctrl|reconfig_address[3]                                                                                                                                                                                                                                                      ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_sriov_2.sriov2.sriov_bridge|altpcie_pcie_sriov2_top_inst|altpcie_sriov2_cfg_dataflow_inst|rstn_pf0                                                                                                                                       ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[0].g_avmm_csr_enabled.embedded_debug_soft_csr|g_prbs_reg_en.r_prbs_reset                                                                                                       ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_sriov_2.sriov2.sriov_bridge|altpcie_pcie_sriov2_top_inst|altpcie_sriov2_cfg_dataflow_inst|cfg_req_pf0_vf_sel_reg                                                                                                                         ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_sriov_2.sriov2.sriov_bridge|altpcie_pcie_sriov2_top_inst|altpcie_sriov2_cfg_dataflow_inst|i1029                                                                                                                                          ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_sriov_2.sriov2.sriov_bridge|altpcie_pcie_sriov2_top_inst|altpcie_sriov2_cfg_dataflow_inst|compl_timeout_without_recovery_pf0                                                                                                             ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_sriov_2.sriov2.sriov_bridge|altpcie_pcie_sriov2_top_inst|altpcie_sriov2_rx_data_bridge_inst|out_data_reg[75]                                                                                                                             ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_sriov_2.sriov2.lmi_burst_intf|hip_lmi_ack_r                                                                                                                                                                                              ;
; short           ; up        ; [(0, 56), (7, 62)]                ; 68.119 %              ; Long Distance                                                                                                                                                                                                                                                                                                 ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_xcvr_avmm|avmm_readdata[1]                                                                                                                               ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_hssi_ctrl|reconfig_address[3]                                                                                                                                                                                                                                                      ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_xcvr_avmm|avmm_readdata[2]                                                                                                                               ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[0].g_avmm_csr_enabled.embedded_debug_soft_csr|g_prbs_reg_en.r_prbs_reset                                                                                                       ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_xcvr_avmm|avmm_atom_insts[0].twentynm_hssi_avmm_if_inst~O_AVMMBUSY                                                                                       ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|out_pld_pma_pfdmode_lock                                                                                                                             ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[0].g_avmm_csr_enabled.embedded_debug_soft_csr|csr_tx_digitalreset~0                                                                                                            ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_xcvr_avmm|avmm_readdata[2]                                                                                                                               ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_xcvr_avmm|avmm_readdata[3]                                                                                                                               ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_hssi_ctrl|atx0|altera_xcvr_atx_pll_ip_inst|a10_xcvr_avmm_inst|avmm_readdata[3]                                                                                                                                                                                                     ;
; short           ; down      ; [(0, 77), (7, 83)]                ; 100.000 %             ; High Routing Fan-Out                                                                                                                                                                                                                                                                                          ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|avl_cci_bridge|rx_data_reg[76]                                                                                                                                                                                                                                      ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|avl_cci_bridge|tr_cci_tags_reqs|inst_gram_sdp|ram_rtl_0|auto_generated|q_b[0]                                                                                                                                                                                       ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|avl_cci_bridge|rx_data_reg_pre[75]                                                                                                                                                                                                                                  ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_hssi_ctrl|reconfig_writedata[5]                                                                                                                                                                                                                                                    ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[2].g_prbs_accumulators_enable.prbs_soft_accumulators|rx_clk_prbs_reset_sync|resync_chains[0].sync_r[2]                                                                         ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|avl_cci_bridge|tr_cci_tags_reqs|inst_gram_sdp|ram_rtl_0|auto_generated|q_b[17]                                                                                                                                                                                      ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|avl_cci_bridge|tr_cci_tags_reqs|inst_gram_sdp|ram_rtl_0|auto_generated|q_b[14]                                                                                                                                                                                      ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|avl_cci_bridge|tr_cci_tags_reqs|inst_gram_sdp|ram_rtl_0|auto_generated|q_b[11]                                                                                                                                                                                      ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|avl_cci_bridge|tr_cci_tags_reqs|inst_gram_sdp|ram_rtl_0|auto_generated|q_b[13]                                                                                                                                                                                      ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|avl_cci_bridge|tr_cci_tags_reqs|inst_gram_sdp|ram_rtl_0|auto_generated|q_b[5]                                                                                                                                                                                       ;
; short           ; down      ; [(0, 77), (7, 83)]                ; 100.000 %             ; Long Distance                                                                                                                                                                                                                                                                                                 ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_hssi_ctrl|reconfig_writedata[5]                                                                                                                                                                                                                                                    ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|avl_cci_bridge|LessThan_39~2                                                                                                                                                                                                                                        ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|avl_cci_bridge|rx_data_reg[76]                                                                                                                                                                                                                                      ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|avl_cci_bridge|rx_data_reg[169]                                                                                                                                                                                                                                     ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|avl_cci_bridge|rx_data_reg[194]                                                                                                                                                                                                                                     ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|avl_cci_bridge|rx_data_reg[3]                                                                                                                                                                                                                                       ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|avl_cci_bridge|rx_data_reg[221]                                                                                                                                                                                                                                     ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|avl_cci_bridge|tr_cci_tags_reqs|inst_gram_sdp|ram_rtl_0|auto_generated|q_b[0]                                                                                                                                                                                       ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|avl_cci_bridge|cpl_pending                                                                                                                                                                                                                                          ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|avl_cci_bridge|tr_cci_tags_reqs|inst_gram_sdp|ram_rtl_0|auto_generated|q_b[18]                                                                                                                                                                                      ;
; long high speed ; right     ; [(72, 112), (79, 118)]            ; 135.714 %             ; High Routing Fan-Out                                                                                                                                                                                                                                                                                          ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|requestController|reduce_or_70~1                                                                                                                                                                                                  ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iARBITER|current.SRC4                                                                                                                                                                                                                  ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|requestController|reduce_or_70~0                                                                                                                                                                                                  ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|dma_ctrl|rd_fifo|mem~4                                                                                                                                                                                                                     ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|rspOrder|rd_rob_data_rdy                                                                                                                                                                                                          ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iMEM|rd_valid~0                                                                                                                                                                                                                        ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|dma_ctrl|rd_response_valid~0                                                                                                                                                                                                               ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|requestController|buffer_write_data[8]                                                                                                                                                                                            ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|requestController|buffer_write_data[25]                                                                                                                                                                                           ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|requestController|buffer_write_data[42]                                                                                                                                                                                           ;
; long high speed ; right     ; [(72, 112), (79, 118)]            ; 135.714 %             ; Long Distance                                                                                                                                                                                                                                                                                                 ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|gen_ccip_ports[0].inst_remote_green_stp|inst_stp_ep|inst_SLD_HUB_cont_sys|sld_hub_controller_system_without_sldep_0|sld_hub_controller_system_without_sldep_0|link|connection_id_rom|rom_writedata[2]                                                 ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|alt_pr_0|alt_pr_0|alt_pr_bitstream_host|alt_pr_bitstream_controller_v2|pr_data_reg[10]                                                                                                                                          ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|alt_pr_0|alt_pr_0|alt_pr_bitstream_host|alt_pr_bitstream_controller_v2|pr_data_reg[7]                                                                                                                                           ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|alt_pr_0|alt_pr_0|alt_pr_bitstream_host|alt_pr_bitstream_controller_v2|pr_data_reg[13]                                                                                                                                          ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|alt_pr_0|alt_pr_0|alt_pr_bitstream_host|alt_pr_bitstream_controller_v2|pr_data_reg[12]                                                                                                                                          ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|alt_pr_0|alt_pr_0|alt_pr_bitstream_host|alt_pr_bitstream_controller_v2|pr_data_reg[11]                                                                                                                                          ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|alt_pr_0|alt_pr_0|alt_pr_bitstream_host|alt_pr_bitstream_controller_v2|pr_data_reg[4]                                                                                                                                           ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|alt_pr_0|alt_pr_0|alt_pr_bitstream_host|alt_pr_bitstream_controller_v2|pr_data_reg[29]                                                                                                                                          ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|alt_pr_0|alt_pr_0|alt_pr_bitstream_host|alt_pr_bitstream_controller_v2|pr_data_reg[15]                                                                                                                                          ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|alt_pr_0|alt_pr_0|alt_pr_bitstream_host|alt_pr_bitstream_controller_v2|pr_data_reg[14]                                                                                                                                          ;
; long high speed ; left      ; [(16, 70), (23, 76)]              ; 100.000 %             ; High Routing Fan-Out                                                                                                                                                                                                                                                                                          ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_hssi_ctrl|reconfig_address[4]                                                                                                                                                                                                                                                      ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_hssi_ctrl|reconfig_address[1]                                                                                                                                                                                                                                                      ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_hssi_ctrl|reconfig_address[2]                                                                                                                                                                                                                                                      ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_hssi_ctrl|reconfig_address[3]                                                                                                                                                                                                                                                      ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_sriov_2.sriov2.sriov_bridge|altpcie_pcie_sriov2_top_inst|altpcie_sriov2_rx_data_bridge_inst|out_data_reg[66]                                                                                                                             ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_CfgTx_fifo|CfgTx_fifo.inst_async_CfgTx_fifo|fifo_0|dcfifo_component|auto_generated|fifo_ram|q_b[0]                                                                                                                                       ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_CfgTx_fifo|CfgTx_fifo.inst_async_CfgTx_fifo|fifo_0|dcfifo_component|auto_generated|fifo_ram|q_b[1]                                                                                                                                       ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_CfgTx_fifo|CfgTx_fifo.inst_async_CfgTx_fifo|fifo_0|dcfifo_component|auto_generated|fifo_ram|q_b[2]                                                                                                                                       ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_CfgTx_fifo|CfgTx_fifo.inst_async_CfgTx_fifo|fifo_0|dcfifo_component|auto_generated|fifo_ram|q_b[3]                                                                                                                                       ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_CfgTx_fifo|CfgTx_fifo.inst_async_CfgTx_fifo|fifo_0|dcfifo_component|auto_generated|fifo_ram|q_b[4]                                                                                                                                       ;
; long high speed ; left      ; [(16, 70), (23, 76)]              ; 100.000 %             ; Long Distance                                                                                                                                                                                                                                                                                                 ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_hssi_ctrl|reconfig_address[2]                                                                                                                                                                                                                                                      ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_hssi_ctrl|reconfig_address[3]                                                                                                                                                                                                                                                      ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_hssi_ctrl|reconfig_address[1]                                                                                                                                                                                                                                                      ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_hssi_ctrl|reconfig_writedata[0]                                                                                                                                                                                                                                                    ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_CfgTx_fifo|CfgTx_fifo.inst_async_CfgTx_fifo|fifo_0|dcfifo_component|auto_generated|fifo_ram|q_b[3]                                                                                                                                       ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_hssi_ctrl|reconfig_address[7]                                                                                                                                                                                                                                                      ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_hssi_ctrl|reconfig_address[6]                                                                                                                                                                                                                                                      ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_hssi_ctrl|reconfig_address[4]                                                                                                                                                                                                                                                      ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_hssi_ctrl|atx0|altera_xcvr_atx_pll_ip_inst|alt_xcvr_atx_pll_optional_rcfg_logic|g_arbiter_enable.alt_xcvr_rcfg_arb|i29                                                                                                                                                             ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_CfgTx_fifo|CfgTx_fifo.inst_async_CfgTx_fifo|fifo_0|dcfifo_component|auto_generated|fifo_ram|q_b[1]                                                                                                                                       ;
; long high speed ; up        ; [(24, 21), (31, 27)]              ; 106.250 %             ; High Routing Fan-Out                                                                                                                                                                                                                                                                                          ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|alt_xcvr_native_optional_rcfg_logic|g_pcie_dfe_ip.altera_xcvr_native_pcie_dfe_ip_inst|pcie_mgmt_master_for_dfe|mgmt_cpu_inst|Select_36~34       ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_sriov_2.sriov2.sriov_bridge|altpcie_pcie_sriov2_top_inst|altpcie_sriov2_cfg_dataflow_inst|gen_vf_regset_pf0.altpcie_sriov2_cfg_vf_regset_pf0_inst|altpcie_sriov2_cfg_vf_msix_cap_mod|state.RAM_INIT_ST                                   ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|map_ifc|reg_in.reg_cp2af_sRx[0].c0.data[339]                                                                                                                                                                                                   ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|map_ifc|reg_in.reg_cp2af_sRx[0].c0.data[107]                                                                                                                                                                                                   ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|map_ifc|reg_in.reg_cp2af_sRx[0].c0.data[494]                                                                                                                                                                                                   ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|map_ifc|reg_in.reg_cp2af_sRx[0].c0.data[235]                                                                                                                                                                                                   ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|map_ifc|reg_in.reg_cp2af_sRx[0].c0.data[291]                                                                                                                                                                                                   ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|map_ifc|reg_in.reg_cp2af_sRx[0].c0.data[401]                                                                                                                                                                                                   ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|map_ifc|reg_in.reg_cp2af_sRx[0].c0.data[335]                                                                                                                                                                                                   ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|map_ifc|reg_in.reg_cp2af_sRx[0].c0.data[398]                                                                                                                                                                                                   ;
; long high speed ; up        ; [(24, 21), (31, 27)]              ; 106.250 %             ; Long Distance                                                                                                                                                                                                                                                                                                 ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|alt_xcvr_native_optional_rcfg_logic|g_pcie_dfe_ip.altera_xcvr_native_pcie_dfe_ip_inst|pcie_mgmt_master_for_dfe|mgmt_cpu_inst|Select_36~34       ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|alt_xcvr_native_optional_rcfg_logic|g_pcie_dfe_ip.altera_xcvr_native_pcie_dfe_ip_inst|pcie_mgmt_master_for_dfe|mgmt_cpu_inst|cpu_memory[94][30] ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_sriov_2.sriov2.sriov_bridge|altpcie_pcie_sriov2_top_inst|altpcie_sriov2_cfg_dataflow_inst|gen_vf_regset_pf0.altpcie_sriov2_cfg_vf_regset_pf0_inst|cfg_read_data_o[14]                                                                    ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_sriov_2.sriov2.sriov_bridge|altpcie_pcie_sriov2_top_inst|altpcie_sriov2_rx_data_bridge_inst|out_data_reg[36]                                                                                                                             ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_sriov_2.sriov2.sriov_bridge|altpcie_pcie_sriov2_top_inst|altpcie_sriov2_cfg_dataflow_inst|gen_vf_regset_pf0.altpcie_sriov2_cfg_vf_regset_pf0_inst|altpcie_sriov2_cfg_vf_msix_cap_mod|state.RAM_INIT_ST                                   ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_sriov_2.sriov2.sriov_bridge|altpcie_pcie_sriov2_top_inst|altpcie_sriov2_cfg_dataflow_inst|gen_vf_regset_pf0.altpcie_sriov2_cfg_vf_regset_pf0_inst|cfg_read_data_o[8]                                                                     ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|eop|afu.c0Rx.data[441]                                                                                                                                                                                                            ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_sriov_2.sriov2.sriov_bridge|altpcie_pcie_sriov2_top_inst|altpcie_sriov2_cfg_dataflow_inst|gen_vf_regset_pf0.altpcie_sriov2_cfg_vf_regset_pf0_inst|altpcie_sriov2_cfg_vf_msix_cap_mod|read_data_reg[0]                                    ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|map_ifc|reg_in.reg_cp2af_sRx[0].c0.data[462]                                                                                                                                                                                                   ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|map_ifc|reg_in.reg_cp2af_sRx[0].c0.data[443]                                                                                                                                                                                                   ;
; long high speed ; down      ; [(16, 35), (23, 41)]              ; 100.000 %             ; High Routing Fan-Out                                                                                                                                                                                                                                                                                          ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Rx_fifo|C0Rx_fifo.inst_async_C0Rx_fifo|fifo_0|dcfifo_component|auto_generated|wrptr_g[1]                                                                                                                                               ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Rx_fifo|C0Rx_fifo.inst_async_C0Rx_fifo|fifo_0|dcfifo_component|auto_generated|wrptr_g[2]                                                                                                                                               ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Rx_fifo|C0Rx_fifo.inst_async_C0Rx_fifo|fifo_0|dcfifo_component|auto_generated|rdptr_g1p|counter1a0~_wirecell                                                                                                                           ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_sriov_2.sriov2.sriov_bridge|altpcie_pcie_sriov2_top_inst|altpcie_sriov2_cfg_dataflow_inst|rstn_001                                                                                                                                       ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|avl_cci_bridge|b2c_rx_data[383]~13                                                                                                                                                                                                                                  ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|avl_cci_bridge|b2c_rx_data[511]~14                                                                                                                                                                                                                                  ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_sriov_2.sriov2.sriov_bridge|altpcie_pcie_sriov2_top_inst|altpcie_sriov2_cfg_dataflow_inst|cfg_write_be[3]                                                                                                                                ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_sriov_2.sriov2.sriov_bridge|altpcie_pcie_sriov2_top_inst|altpcie_sriov2_cfg_dataflow_inst|cfg_write_data[0]                                                                                                                              ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_sriov_2.sriov2.sriov_bridge|altpcie_pcie_sriov2_top_inst|altpcie_sriov2_cfg_dataflow_inst|cfg_write_data[27]                                                                                                                             ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_sriov_2.sriov2.sriov_bridge|altpcie_pcie_sriov2_top_inst|altpcie_sriov2_cfg_dataflow_inst|altpcie_sriov2_cfg_fn0_regset_inst|sr_iov_ctl_reg_vf_enable                                                                                    ;
; long high speed ; down      ; [(16, 35), (23, 41)]              ; 100.000 %             ; Long Distance                                                                                                                                                                                                                                                                                                 ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Rx_fifo|C0Rx_fifo.inst_async_C0Rx_fifo|fifo_0|dcfifo_component|auto_generated|fifo_ram|q_b[143]                                                                                                                                        ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Rx_fifo|C0Rx_fifo.inst_async_C0Rx_fifo|fifo_0|dcfifo_component|auto_generated|fifo_ram|q_b[386]                                                                                                                                        ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Rx_fifo|C0Rx_fifo.inst_async_C0Rx_fifo|fifo_0|dcfifo_component|auto_generated|wrptr_g[1]                                                                                                                                               ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Rx_fifo|C0Rx_fifo.inst_async_C0Rx_fifo|fifo_0|dcfifo_component|auto_generated|rdptr_g1p|counter1a0~_wirecell                                                                                                                           ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Rx_fifo|C0Rx_fifo.inst_async_C0Rx_fifo|fifo_0|dcfifo_component|auto_generated|wrptr_g[2]                                                                                                                                               ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|avl_cci_bridge|b2c_rx_data[143]                                                                                                                                                                                                                                     ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_sriov_2.sriov2.sriov_bridge|altpcie_pcie_sriov2_top_inst|altpcie_sriov2_rx_bar_check_inst|RxStData_app_o[94]                                                                                                                             ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_sriov_2.sriov2.sriov_bridge|altpcie_pcie_sriov2_top_inst|altpcie_sriov2_rx_bar_check_inst|RxStData_app_o[91]                                                                                                                             ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_sriov_2.sriov2.sriov_bridge|altpcie_pcie_sriov2_top_inst|altpcie_sriov2_rx_bar_check_inst|RxStData_app_o[93]                                                                                                                             ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|c16ui_xy2cvl_RxPort.C0Data[320]                                                                                                                                                                                                                                    ;
+-----------------+-----------+-----------------------------------+-----------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


