高性能 缓存 系统 和 方法 本发明 给出 了 一个 包含 了 一个 处理器 核 和 一个 缓存 控制 单元 数字 系统 。 该 处理器 核 连接 一个 包含 数据 的 第一 存储器 和 一个 比 第一 存储器 速度 更快 的 第二 存储器 ， 且 该 处理器 用于 执行 一段 包含 至少 一条 使用 一个 基 地址 寄存器 在 第二 存储器 中 访问 数据 的 指令 。 该 缓存 控制 单元 连接 第一 存储器 、 第二 存储器 和 处理器 核 ， 用于 在 处理器 核 执行 访问 数据 的 指令 前 将 数据 从 第一 存储器 填充 到 第二 存储器 中 。 此外 ， 该 缓存 控制 单元 可 进一步 用于 对 指令 段 进行 审查 ， 从而 提取 出 至少 包含 数据 访问 指令 信息 和 最后 更新 寄存器 指令 信息 的 指令 信息 ， 并 根据 提取 出 的 指令 信息 建立 对应 指令 段 的 轨道 ， 该 缓存 控制 单元 还 可 进一步 用于 在 最后 更新 至少 一条 访问 数据 的 指令 所用 的 寄存器 的 指令 执行 后 ， 根据 指令 段 对应 的 轨道 将 第一 存储器 中 的 数据 填充 到 第二 存储器 中 。 
