clk 1 std_logic bool
rst 1 std_logic sc_logic
image_net_rsc_addr 16 std_logic_vector sc_lv
image_net_rsc_re 1 std_logic sc_logic
image_net_rsc_data_out 32 std_logic_vector sc_lv
image_net_rsc_triosy_lz 1 std_logic sc_logic
image_floue_rsc_addr 16 std_logic_vector sc_lv
image_floue_rsc_re 1 std_logic sc_logic
image_floue_rsc_data_out 32 std_logic_vector sc_lv
image_floue_rsc_triosy_lz 1 std_logic sc_logic
image_error_rsc_data_in 32 std_logic_vector sc_lv
image_error_rsc_addr 17 std_logic_vector sc_lv
image_error_rsc_re 1 std_logic sc_logic
image_error_rsc_we 1 std_logic sc_logic
image_error_rsc_data_out 32 std_logic_vector sc_lv
image_error_rsc_triosy_lz 1 std_logic sc_logic
depth_rsc_data_in 32 std_logic_vector sc_lv
depth_rsc_addr 16 std_logic_vector sc_lv
depth_rsc_we 1 std_logic sc_logic
depth_rsc_triosy_lz 1 std_logic sc_logic
return_rsc_z 32 std_logic_vector sc_lv
return_rsc_triosy_lz 1 std_logic sc_logic
