<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:23:52.2352</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2024.09.20</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2024-0127542</applicationNumber><claimCount>15</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>반도체 장치 및 전기 이동을 억제하기 위한 배리어 층이 있는 임베디드 트레이스 기판을 형성하는 방법</inventionTitle><inventionTitleEng>SEMICONDUCTOR DEVICE AND METHOD OF FORMING EMBEDDED TRACE  SUBSTRATE WITH BARRIER LAYER TO INHIBIT ELECTROMIGRATION</inventionTitleEng><openDate>2025.04.15</openDate><openNumber>10-2025-0050711</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/538</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/498</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 21/768</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H01L 21/48</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 본 발명에 따른 반도체 장치는 제1 전도층과 제1 전도층의 제1 부분 위에 형성된 제1 배리어 층 및 제1 전도층의 제2 부분 위에 형성된 제2 배리어 층을 포함하는 상호연결 기판을 갖는다. 제1 배리어 층과 제2 배리어 층은 제1 전도층을 실질적으로 둘러싼다. 제1 배리어 층은 전도성 재료이고, 제2 배리어 층은 비전도성 재료를 포함한다. 상호연결 구조는 또한 제1 전도층에 결합된 제2 전도층을 가지며, 제1 전도층과 제2 전도층 사이에는 절연층이 형성된다. 제3 배리어 층이 제2 전도층의 제1 부분 위에 형성되고, 제4 배리어 층이 제2 전도층의 제2 부분 위에 형성된다. 전기 구성요소가 상호연결 기판 위에 배치된다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 반도체 장치로서, 상기 반도체 장치는: 제1 전도층과 제1 전도층의 제1 부분 위에 형성된 제1 배리어 층 및 제1 전도층의 제2 부분 위에 형성된 제2 배리어 층을 포함하는 상호연결 기판; 및 상기 상호연결 기판 위에 배치된 전기 구성요소를 포함하는, 반도체 장치. </claim></claimInfo><claimInfo><claim>2. 제1항에 있어서, 제1 배리어 층은 전도성 재료를 포함하는, 반도체 장치. </claim></claimInfo><claimInfo><claim>3. 제1항에 있어서, 제2 배리어 층은 비전도성 재료를 포함하는, 반도체 장치. </claim></claimInfo><claimInfo><claim>4. 제1항에 있어서, 상호연결 구조는, 추가로: 제1 전도층에 결합된 제2 전도층; 제2 전도층의 제1 부분 위에 형성된 제3 배리어 층; 및 제2 전도층의 제2 부분 위에 형성된 제4 배리어 층을 포함하는, 반도체 장치. </claim></claimInfo><claimInfo><claim>5. 제4항에 있어서, 상호연결 구조는 제1 전도층과 제2 전도층 사이에 형성된 절연층을 더 포함하는, 반도체 장치. </claim></claimInfo><claimInfo><claim>6. 반도체 장치로서, 상기 반도체 장치는: 제1 전도층과 상기 제1 전도층 위에 형성된 제1 배리어 층을 포함하는 상호연결 기판; 및 상기 상호연결 기판 위에 배치된 전기 구성요소를 포함하는, 반도체 장치. </claim></claimInfo><claimInfo><claim>7. 제6항에 있어서, 상호연결 기판은 제1 전도층 위에 형성된 제2 배리어 층을 더 포함하는, 반도체 장치. </claim></claimInfo><claimInfo><claim>8. 제6항에 있어서, 제1 배리어 층은 전도성 재료를 포함하고 제2 배리어 층은 비전도성 재료를 포함하는, 반도체 장치. </claim></claimInfo><claimInfo><claim>9. 제6항에 있어서, 상호연결 구조는, 추가로: 제1 전도층에 결합된 제2 전도층; 제2 전도층 위에 형성된 제3 배리어 층; 및 제2 전도층 위에 형성된 제4 배리어 층을 포함하는, 반도체 장치. </claim></claimInfo><claimInfo><claim>10. 제9항에 있어서, 상호연결 구조는 제1 전도층과 제2 전도층 사이에 형성된 절연층을 더 포함하는, 반도체 장치. </claim></claimInfo><claimInfo><claim>11. 반도체 장치 제조 방법으로서, 상기 방법은: 제1 전도층과 제1 전도층의 제1 부분 위에 형성된 제1 배리어 층 및 제1 전도층의 제2 부분 위에 형성된 제2 배리어 층을 포함하는 상호연결 구조를 제공하는 단계; 및 상호연결 기판 위에 전기 구성요소를 배치하는 단계를 포함하는, 방법. </claim></claimInfo><claimInfo><claim>12. 제11항에 있어서, 제1 배리어 층은 전도성 재료를 포함하는, 방법. </claim></claimInfo><claimInfo><claim>13. 제11항에 있어서, 제2 배리어 층은 비전도성 재료를 포함하는, 방법. </claim></claimInfo><claimInfo><claim>14. 제11항에 있어서, 상호연결 구조를 제공하는 단계는, 추가로: 제1 전도층에 결합된 제2 전도층을 제공하는 단계; 제2 전도층의 제1 부분 위에 형성된 제3 배리어 층을 형성하는 단계; 및 제2 전도층의 제2 부분 위에 형성된 제4 배리어 층을 형성하는 단계를 포함하는, 방법. </claim></claimInfo><claimInfo><claim>15. 제14항에 있어서, 상호연결 구조를 제공하는 단계는 제1 전도층과 제2 전도층 사이에 절연층을 형성하는 단계를 더 포함하는, 방법. </claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>인천광역시 중구...</address><code>120230494277</code><country>대한민국</country><engName>JCET STATS ChipPAC Korea Limited</engName><name>제이셋스태츠칩팩코리아(유)</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>대한민국, 인천, 중구...</address><code> </code><country> </country><engName>LEE, SeungHyun</engName><name>이 승현</name></inventorInfo><inventorInfo><address>대한민국, 인천, 중구...</address><code> </code><country> </country><engName>LEE, HeeSoo</engName><name>이 희수</name></inventorInfo><inventorInfo><address>대한민국, 인천, 중구...</address><code> </code><country> </country><engName>SHIN, YongMoo</engName><name>신 용무</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울 종로구 새문안로*길 ** (당주동) **층(강명구특허법률사무소)</address><code>919980000027</code><country>대한민국</country><engName>Kang, Myungkoo</engName><name>강명구</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2023.10.06</priorityApplicationDate><priorityApplicationNumber>18/482,377</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2024.09.20</receiptDate><receiptNumber>1-1-2024-1028658-11</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>Submission of Priority Certificate(USPTO)</documentEngName><documentName>우선권주장증명서류제출서(USPTO)</documentName><receiptDate>2024.09.27</receiptDate><receiptNumber>9-1-2024-9010526-12</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>특허고객번호 정보변경(경정)신고서·정정신고서</documentName><receiptDate>2025.06.25</receiptDate><receiptNumber>4-1-2025-5172467-84</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020240127542.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93a494bbd86453539ae1b3a479a8b29a012b4837ef16f9e98ccac9c30083bd64298f1c0b5521d84d6de90adf43e8cf12f755a1775d97fc19d1</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cfedbf1dfcb2f03d0da087697905c61d482e287ffbebd57bfb18dcae09f34f7e75c4faa26750e7e4fe8cf6aaee3656f1eeaed2a0055490770c</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>