Fitter report for hisparc
Wed Jun 30 13:17:56 2010
Quartus II Version 9.0 Build 235 06/17/2009 Service Pack 2 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Pin-Out File
  7. Fitter Resource Usage Summary
  8. LogicLock Region Resource Usage
  9. Input Pins
 10. Output Pins
 11. Bidir Pins
 12. I/O Bank Usage
 13. All Package Pins
 14. PLL Summary
 15. PLL Usage
 16. Output Pin Default Load For Reported TCO
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Fitter RAM Summary
 24. Interconnect Usage Summary
 25. LAB Logic Elements
 26. LAB-wide Signals
 27. LAB Signals Sourced
 28. LAB Signals Sourced Out
 29. LAB Distinct Inputs
 30. Fitter Device Options
 31. Operating Settings and Conditions
 32. Estimated Delay Added for Hold Timing
 33. Fitter Messages
 34. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------------------+
; Fitter Summary                                                                     ;
+------------------------------------+-----------------------------------------------+
; Fitter Status                      ; Successful - Wed Jun 30 13:17:55 2010         ;
; Quartus II Version                 ; 9.0 Build 235 06/17/2009 SP 2 SJ Full Version ;
; Revision Name                      ; hisparc                                       ;
; Top-level Entity Name              ; hisparc                                       ;
; Family                             ; Cyclone II                                    ;
; Device                             ; EP2C35F484C6                                  ;
; Timing Models                      ; Final                                         ;
; Total logic elements               ; 6,405 / 33,216 ( 19 % )                       ;
;     Total combinational functions  ; 4,664 / 33,216 ( 14 % )                       ;
;     Dedicated logic registers      ; 4,095 / 33,216 ( 12 % )                       ;
; Total registers                    ; 4095                                          ;
; Total pins                         ; 212 / 322 ( 66 % )                            ;
; Total virtual pins                 ; 0                                             ;
; Total memory bits                  ; 290,184 / 483,840 ( 60 % )                    ;
; Embedded Multiplier 9-bit elements ; 0 / 70 ( 0 % )                                ;
; Total PLLs                         ; 1 / 4 ( 25 % )                                ;
+------------------------------------+-----------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                          ;
+--------------------------------------------------------------------+--------------------+--------------------------------+
; Option                                                             ; Setting            ; Default Value                  ;
+--------------------------------------------------------------------+--------------------+--------------------------------+
; Device                                                             ; EP2C35F484C6       ;                                ;
; Maximum processors allowed for parallel compilation                ; 1                  ;                                ;
; Fit Attempts to Skip                                               ; 0                  ; 0.0                            ;
; Device I/O Standard                                                ; LVTTL              ;                                ;
; Optimize Hold Timing                                               ; All Paths          ; IO Paths and Minimum TPD Paths ;
; Perform Physical Synthesis for Combinational Logic for Performance ; On                 ; Off                            ;
; Perform Register Duplication for Performance                       ; On                 ; Off                            ;
; Perform Register Retiming for Performance                          ; On                 ; Off                            ;
; Fitter Effort                                                      ; Standard Fit       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                    ; Extra              ; Normal                         ;
; Use smart compilation                                              ; Off                ; Off                            ;
; Use TimeQuest Timing Analyzer                                      ; Off                ; Off                            ;
; Router Timing Optimization Level                                   ; Normal             ; Normal                         ;
; Placement Effort Multiplier                                        ; 1.0                ; 1.0                            ;
; Router Effort Multiplier                                           ; 1.0                ; 1.0                            ;
; Always Enable Input Buffers                                        ; Off                ; Off                            ;
; Optimize Multi-Corner Timing                                       ; Off                ; Off                            ;
; PowerPlay Power Optimization                                       ; Normal compilation ; Normal compilation             ;
; Optimize Timing                                                    ; Normal compilation ; Normal compilation             ;
; Optimize Timing for ECOs                                           ; Off                ; Off                            ;
; Regenerate full fit report during ECO compiles                     ; Off                ; Off                            ;
; Optimize IOC Register Placement for Timing                         ; On                 ; On                             ;
; Limit to One Fitting Attempt                                       ; Off                ; Off                            ;
; Final Placement Optimizations                                      ; Automatically      ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                        ; Automatically      ; Automatically                  ;
; Fitter Initial Placement Seed                                      ; 1                  ; 1                              ;
; PCI I/O                                                            ; Off                ; Off                            ;
; Weak Pull-Up Resistor                                              ; Off                ; Off                            ;
; Enable Bus-Hold Circuitry                                          ; Off                ; Off                            ;
; Auto Global Memory Control Signals                                 ; Off                ; Off                            ;
; Auto Packed Registers                                              ; Auto               ; Auto                           ;
; Auto Delay Chains                                                  ; On                 ; On                             ;
; Auto Merge PLLs                                                    ; On                 ; On                             ;
; Ignore PLL Mode When Merging PLLs                                  ; Off                ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                ; Off                            ;
; Perform Asynchronous Signal Pipelining                             ; Off                ; Off                            ;
; Auto Global Clock                                                  ; On                 ; On                             ;
; Auto Global Register Control Signals                               ; On                 ; On                             ;
; Stop After Congestion Map Generation                               ; Off                ; Off                            ;
; Save Intermediate Fitting Results                                  ; Off                ; Off                            ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                ; Off                            ;
+--------------------------------------------------------------------+--------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                      ;
+-------------------------------------------------------------------+-----------------+--------------------+---------------------+-----------+----------------+------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                              ; Action          ; Operation          ; Reason              ; Node Port ; Node Port Name ; Destination Node                                                                                                                         ; Destination Port ; Destination Port Name ;
+-------------------------------------------------------------------+-----------------+--------------------+---------------------+-----------+----------------+------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u1|DATA_OUT[0]                  ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ;                ; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u1|altsyncram:RAM_BLOCK_rtl_6|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a0  ; PORTADATAOUT     ;                       ;
; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u1|DATA_OUT[1]                  ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ;                ; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u1|altsyncram:RAM_BLOCK_rtl_6|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a1  ; PORTADATAOUT     ;                       ;
; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u1|DATA_OUT[2]                  ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ;                ; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u1|altsyncram:RAM_BLOCK_rtl_6|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a2  ; PORTADATAOUT     ;                       ;
; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u1|DATA_OUT[3]                  ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ;                ; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u1|altsyncram:RAM_BLOCK_rtl_6|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a3  ; PORTADATAOUT     ;                       ;
; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u1|DATA_OUT[4]                  ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ;                ; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u1|altsyncram:RAM_BLOCK_rtl_6|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a4  ; PORTADATAOUT     ;                       ;
; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u1|DATA_OUT[5]                  ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ;                ; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u1|altsyncram:RAM_BLOCK_rtl_6|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a5  ; PORTADATAOUT     ;                       ;
; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u1|DATA_OUT[6]                  ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ;                ; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u1|altsyncram:RAM_BLOCK_rtl_6|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a6  ; PORTADATAOUT     ;                       ;
; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u1|DATA_OUT[7]                  ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ;                ; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u1|altsyncram:RAM_BLOCK_rtl_6|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a7  ; PORTADATAOUT     ;                       ;
; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u1|DATA_OUT[8]                  ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ;                ; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u1|altsyncram:RAM_BLOCK_rtl_6|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a8  ; PORTADATAOUT     ;                       ;
; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u1|DATA_OUT[9]                  ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ;                ; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u1|altsyncram:RAM_BLOCK_rtl_6|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a9  ; PORTADATAOUT     ;                       ;
; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u1|DATA_OUT[10]                 ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ;                ; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u1|altsyncram:RAM_BLOCK_rtl_6|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a10 ; PORTADATAOUT     ;                       ;
; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u1|DATA_OUT[11]                 ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ;                ; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u1|altsyncram:RAM_BLOCK_rtl_6|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a11 ; PORTADATAOUT     ;                       ;
; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u2|DATA_OUT[0]                  ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ;                ; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u2|altsyncram:RAM_BLOCK_rtl_5|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a0  ; PORTADATAOUT     ;                       ;
; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u2|DATA_OUT[1]                  ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ;                ; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u2|altsyncram:RAM_BLOCK_rtl_5|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a1  ; PORTADATAOUT     ;                       ;
; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u2|DATA_OUT[2]                  ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ;                ; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u2|altsyncram:RAM_BLOCK_rtl_5|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a2  ; PORTADATAOUT     ;                       ;
; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u2|DATA_OUT[3]                  ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ;                ; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u2|altsyncram:RAM_BLOCK_rtl_5|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a3  ; PORTADATAOUT     ;                       ;
; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u2|DATA_OUT[4]                  ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ;                ; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u2|altsyncram:RAM_BLOCK_rtl_5|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a4  ; PORTADATAOUT     ;                       ;
; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u2|DATA_OUT[5]                  ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ;                ; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u2|altsyncram:RAM_BLOCK_rtl_5|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a5  ; PORTADATAOUT     ;                       ;
; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u2|DATA_OUT[6]                  ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ;                ; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u2|altsyncram:RAM_BLOCK_rtl_5|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a6  ; PORTADATAOUT     ;                       ;
; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u2|DATA_OUT[7]                  ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ;                ; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u2|altsyncram:RAM_BLOCK_rtl_5|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a7  ; PORTADATAOUT     ;                       ;
; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u2|DATA_OUT[8]                  ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ;                ; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u2|altsyncram:RAM_BLOCK_rtl_5|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a8  ; PORTADATAOUT     ;                       ;
; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u2|DATA_OUT[9]                  ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ;                ; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u2|altsyncram:RAM_BLOCK_rtl_5|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a9  ; PORTADATAOUT     ;                       ;
; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u2|DATA_OUT[10]                 ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ;                ; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u2|altsyncram:RAM_BLOCK_rtl_5|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a10 ; PORTADATAOUT     ;                       ;
; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u2|DATA_OUT[11]                 ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ;                ; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u2|altsyncram:RAM_BLOCK_rtl_5|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a11 ; PORTADATAOUT     ;                       ;
; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u3|DATA_OUT[0]                  ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ;                ; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u3|altsyncram:RAM_BLOCK_rtl_8|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a0  ; PORTADATAOUT     ;                       ;
; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u3|DATA_OUT[1]                  ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ;                ; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u3|altsyncram:RAM_BLOCK_rtl_8|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a1  ; PORTADATAOUT     ;                       ;
; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u3|DATA_OUT[2]                  ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ;                ; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u3|altsyncram:RAM_BLOCK_rtl_8|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a2  ; PORTADATAOUT     ;                       ;
; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u3|DATA_OUT[3]                  ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ;                ; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u3|altsyncram:RAM_BLOCK_rtl_8|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a3  ; PORTADATAOUT     ;                       ;
; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u3|DATA_OUT[4]                  ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ;                ; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u3|altsyncram:RAM_BLOCK_rtl_8|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a4  ; PORTADATAOUT     ;                       ;
; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u3|DATA_OUT[5]                  ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ;                ; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u3|altsyncram:RAM_BLOCK_rtl_8|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a5  ; PORTADATAOUT     ;                       ;
; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u3|DATA_OUT[6]                  ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ;                ; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u3|altsyncram:RAM_BLOCK_rtl_8|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a6  ; PORTADATAOUT     ;                       ;
; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u3|DATA_OUT[7]                  ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ;                ; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u3|altsyncram:RAM_BLOCK_rtl_8|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a7  ; PORTADATAOUT     ;                       ;
; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u3|DATA_OUT[8]                  ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ;                ; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u3|altsyncram:RAM_BLOCK_rtl_8|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a8  ; PORTADATAOUT     ;                       ;
; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u3|DATA_OUT[9]                  ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ;                ; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u3|altsyncram:RAM_BLOCK_rtl_8|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a9  ; PORTADATAOUT     ;                       ;
; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u3|DATA_OUT[10]                 ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ;                ; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u3|altsyncram:RAM_BLOCK_rtl_8|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a10 ; PORTADATAOUT     ;                       ;
; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u3|DATA_OUT[11]                 ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ;                ; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u3|altsyncram:RAM_BLOCK_rtl_8|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a11 ; PORTADATAOUT     ;                       ;
; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u4|DATA_OUT[0]                  ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ;                ; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u4|altsyncram:RAM_BLOCK_rtl_2|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a0  ; PORTADATAOUT     ;                       ;
; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u4|DATA_OUT[1]                  ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ;                ; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u4|altsyncram:RAM_BLOCK_rtl_2|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a1  ; PORTADATAOUT     ;                       ;
; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u4|DATA_OUT[2]                  ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ;                ; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u4|altsyncram:RAM_BLOCK_rtl_2|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a2  ; PORTADATAOUT     ;                       ;
; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u4|DATA_OUT[3]                  ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ;                ; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u4|altsyncram:RAM_BLOCK_rtl_2|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a3  ; PORTADATAOUT     ;                       ;
; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u4|DATA_OUT[4]                  ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ;                ; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u4|altsyncram:RAM_BLOCK_rtl_2|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a4  ; PORTADATAOUT     ;                       ;
; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u4|DATA_OUT[5]                  ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ;                ; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u4|altsyncram:RAM_BLOCK_rtl_2|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a5  ; PORTADATAOUT     ;                       ;
; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u4|DATA_OUT[6]                  ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ;                ; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u4|altsyncram:RAM_BLOCK_rtl_2|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a6  ; PORTADATAOUT     ;                       ;
; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u4|DATA_OUT[7]                  ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ;                ; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u4|altsyncram:RAM_BLOCK_rtl_2|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a7  ; PORTADATAOUT     ;                       ;
; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u4|DATA_OUT[8]                  ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ;                ; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u4|altsyncram:RAM_BLOCK_rtl_2|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a8  ; PORTADATAOUT     ;                       ;
; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u4|DATA_OUT[9]                  ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ;                ; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u4|altsyncram:RAM_BLOCK_rtl_2|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a9  ; PORTADATAOUT     ;                       ;
; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u4|DATA_OUT[10]                 ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ;                ; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u4|altsyncram:RAM_BLOCK_rtl_2|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a10 ; PORTADATAOUT     ;                       ;
; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u4|DATA_OUT[11]                 ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ;                ; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u4|altsyncram:RAM_BLOCK_rtl_2|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a11 ; PORTADATAOUT     ;                       ;
; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u5|DATA_OUT[0]                  ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ;                ; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u5|altsyncram:RAM_BLOCK_rtl_1|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a0  ; PORTADATAOUT     ;                       ;
; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u5|DATA_OUT[1]                  ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ;                ; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u5|altsyncram:RAM_BLOCK_rtl_1|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a1  ; PORTADATAOUT     ;                       ;
; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u5|DATA_OUT[2]                  ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ;                ; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u5|altsyncram:RAM_BLOCK_rtl_1|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a2  ; PORTADATAOUT     ;                       ;
; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u5|DATA_OUT[3]                  ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ;                ; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u5|altsyncram:RAM_BLOCK_rtl_1|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a3  ; PORTADATAOUT     ;                       ;
; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u5|DATA_OUT[4]                  ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ;                ; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u5|altsyncram:RAM_BLOCK_rtl_1|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a4  ; PORTADATAOUT     ;                       ;
; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u5|DATA_OUT[5]                  ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ;                ; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u5|altsyncram:RAM_BLOCK_rtl_1|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a5  ; PORTADATAOUT     ;                       ;
; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u5|DATA_OUT[6]                  ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ;                ; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u5|altsyncram:RAM_BLOCK_rtl_1|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a6  ; PORTADATAOUT     ;                       ;
; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u5|DATA_OUT[7]                  ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ;                ; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u5|altsyncram:RAM_BLOCK_rtl_1|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a7  ; PORTADATAOUT     ;                       ;
; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u5|DATA_OUT[8]                  ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ;                ; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u5|altsyncram:RAM_BLOCK_rtl_1|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a8  ; PORTADATAOUT     ;                       ;
; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u5|DATA_OUT[9]                  ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ;                ; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u5|altsyncram:RAM_BLOCK_rtl_1|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a9  ; PORTADATAOUT     ;                       ;
; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u5|DATA_OUT[10]                 ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ;                ; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u5|altsyncram:RAM_BLOCK_rtl_1|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a10 ; PORTADATAOUT     ;                       ;
; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u5|DATA_OUT[11]                 ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ;                ; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u5|altsyncram:RAM_BLOCK_rtl_1|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a11 ; PORTADATAOUT     ;                       ;
; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u6|DATA_OUT[0]                  ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ;                ; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u6|altsyncram:RAM_BLOCK_rtl_7|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a0  ; PORTADATAOUT     ;                       ;
; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u6|DATA_OUT[1]                  ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ;                ; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u6|altsyncram:RAM_BLOCK_rtl_7|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a1  ; PORTADATAOUT     ;                       ;
; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u6|DATA_OUT[2]                  ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ;                ; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u6|altsyncram:RAM_BLOCK_rtl_7|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a2  ; PORTADATAOUT     ;                       ;
; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u6|DATA_OUT[3]                  ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ;                ; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u6|altsyncram:RAM_BLOCK_rtl_7|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a3  ; PORTADATAOUT     ;                       ;
; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u6|DATA_OUT[4]                  ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ;                ; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u6|altsyncram:RAM_BLOCK_rtl_7|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a4  ; PORTADATAOUT     ;                       ;
; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u6|DATA_OUT[5]                  ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ;                ; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u6|altsyncram:RAM_BLOCK_rtl_7|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a5  ; PORTADATAOUT     ;                       ;
; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u6|DATA_OUT[6]                  ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ;                ; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u6|altsyncram:RAM_BLOCK_rtl_7|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a6  ; PORTADATAOUT     ;                       ;
; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u6|DATA_OUT[7]                  ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ;                ; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u6|altsyncram:RAM_BLOCK_rtl_7|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a7  ; PORTADATAOUT     ;                       ;
; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u6|DATA_OUT[8]                  ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ;                ; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u6|altsyncram:RAM_BLOCK_rtl_7|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a8  ; PORTADATAOUT     ;                       ;
; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u6|DATA_OUT[9]                  ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ;                ; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u6|altsyncram:RAM_BLOCK_rtl_7|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a9  ; PORTADATAOUT     ;                       ;
; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u6|DATA_OUT[10]                 ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ;                ; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u6|altsyncram:RAM_BLOCK_rtl_7|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a10 ; PORTADATAOUT     ;                       ;
; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u6|DATA_OUT[11]                 ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ;                ; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u6|altsyncram:RAM_BLOCK_rtl_7|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a11 ; PORTADATAOUT     ;                       ;
; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u7|DATA_OUT[0]                  ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ;                ; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u7|altsyncram:RAM_BLOCK_rtl_4|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a0  ; PORTADATAOUT     ;                       ;
; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u7|DATA_OUT[1]                  ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ;                ; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u7|altsyncram:RAM_BLOCK_rtl_4|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a1  ; PORTADATAOUT     ;                       ;
; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u7|DATA_OUT[2]                  ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ;                ; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u7|altsyncram:RAM_BLOCK_rtl_4|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a2  ; PORTADATAOUT     ;                       ;
; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u7|DATA_OUT[3]                  ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ;                ; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u7|altsyncram:RAM_BLOCK_rtl_4|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a3  ; PORTADATAOUT     ;                       ;
; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u7|DATA_OUT[4]                  ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ;                ; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u7|altsyncram:RAM_BLOCK_rtl_4|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a4  ; PORTADATAOUT     ;                       ;
; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u7|DATA_OUT[5]                  ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ;                ; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u7|altsyncram:RAM_BLOCK_rtl_4|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a5  ; PORTADATAOUT     ;                       ;
; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u7|DATA_OUT[6]                  ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ;                ; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u7|altsyncram:RAM_BLOCK_rtl_4|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a6  ; PORTADATAOUT     ;                       ;
; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u7|DATA_OUT[7]                  ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ;                ; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u7|altsyncram:RAM_BLOCK_rtl_4|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a7  ; PORTADATAOUT     ;                       ;
; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u7|DATA_OUT[8]                  ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ;                ; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u7|altsyncram:RAM_BLOCK_rtl_4|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a8  ; PORTADATAOUT     ;                       ;
; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u7|DATA_OUT[9]                  ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ;                ; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u7|altsyncram:RAM_BLOCK_rtl_4|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a9  ; PORTADATAOUT     ;                       ;
; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u7|DATA_OUT[10]                 ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ;                ; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u7|altsyncram:RAM_BLOCK_rtl_4|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a10 ; PORTADATAOUT     ;                       ;
; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u7|DATA_OUT[11]                 ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ;                ; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u7|altsyncram:RAM_BLOCK_rtl_4|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a11 ; PORTADATAOUT     ;                       ;
; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u8|DATA_OUT[0]                  ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ;                ; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u8|altsyncram:RAM_BLOCK_rtl_3|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a0  ; PORTADATAOUT     ;                       ;
; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u8|DATA_OUT[1]                  ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ;                ; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u8|altsyncram:RAM_BLOCK_rtl_3|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a1  ; PORTADATAOUT     ;                       ;
; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u8|DATA_OUT[2]                  ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ;                ; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u8|altsyncram:RAM_BLOCK_rtl_3|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a2  ; PORTADATAOUT     ;                       ;
; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u8|DATA_OUT[3]                  ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ;                ; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u8|altsyncram:RAM_BLOCK_rtl_3|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a3  ; PORTADATAOUT     ;                       ;
; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u8|DATA_OUT[4]                  ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ;                ; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u8|altsyncram:RAM_BLOCK_rtl_3|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a4  ; PORTADATAOUT     ;                       ;
; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u8|DATA_OUT[5]                  ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ;                ; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u8|altsyncram:RAM_BLOCK_rtl_3|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a5  ; PORTADATAOUT     ;                       ;
; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u8|DATA_OUT[6]                  ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ;                ; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u8|altsyncram:RAM_BLOCK_rtl_3|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a6  ; PORTADATAOUT     ;                       ;
; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u8|DATA_OUT[7]                  ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ;                ; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u8|altsyncram:RAM_BLOCK_rtl_3|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a7  ; PORTADATAOUT     ;                       ;
; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u8|DATA_OUT[8]                  ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ;                ; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u8|altsyncram:RAM_BLOCK_rtl_3|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a8  ; PORTADATAOUT     ;                       ;
; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u8|DATA_OUT[9]                  ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ;                ; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u8|altsyncram:RAM_BLOCK_rtl_3|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a9  ; PORTADATAOUT     ;                       ;
; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u8|DATA_OUT[10]                 ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ;                ; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u8|altsyncram:RAM_BLOCK_rtl_3|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a10 ; PORTADATAOUT     ;                       ;
; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u8|DATA_OUT[11]                 ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ;                ; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u8|altsyncram:RAM_BLOCK_rtl_3|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a11 ; PORTADATAOUT     ;                       ;
; CONVERSION_12_TO_8_BIT:u6|Add1~1                                  ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                          ;                  ;                       ;
; CONVERSION_12_TO_8_BIT:u6|WR_ADDRESS_CNT~46                       ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                          ;                  ;                       ;
; CONVERSION_12_TO_8_BIT:u6|WR_ADDRESS_SELECT_END[1]~11             ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                          ;                  ;                       ;
; CONVERSION_12_TO_8_BIT:u6|WR_ADDRESS_SELECT_END[2]~10             ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                          ;                  ;                       ;
; DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|Add1~0                    ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                          ;                  ;                       ;
; DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|Add2~0                    ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                          ;                  ;                       ;
; DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|Add10~1                   ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                          ;                  ;                       ;
; DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|Add10~14                  ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                          ;                  ;                       ;
; DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|DAC_A0~18                 ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                          ;                  ;                       ;
; DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|DAC_A0~19                 ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                          ;                  ;                       ;
; DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|LessThan2~5               ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                          ;                  ;                       ;
; DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|TOTAL_TIME_3X[1]~0        ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                          ;                  ;                       ;
; EVENT_FIFO_CONTROL:u8|Add1~1                                      ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                          ;                  ;                       ;
; EVENT_FIFO_CONTROL:u8|Add1~41                                     ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                          ;                  ;                       ;
; FIFO_SELECT:u25|BLOCK_SWITCH~8                                    ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                          ;                  ;                       ;
; FIFO_SELECT:u25|BLOCK_SWITCH~10                                   ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                          ;                  ;                       ;
; FIFO_SELECT:u25|BLOCK_SWITCH~10_RESYN96_BDD97                     ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                          ;                  ;                       ;
; FIFO_SELECT:u25|COINC_SWITCH~9                                    ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                          ;                  ;                       ;
; FIFO_SELECT:u25|COINC_SWITCH~11                                   ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                          ;                  ;                       ;
; FIFO_SELECT:u25|COINC_SWITCH~11_RESYN162_BDD163                   ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                          ;                  ;                       ;
; GPS_STUFF:u14|Add3~1                                              ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                          ;                  ;                       ;
; GPS_STUFF:u14|Add5~1                                              ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                          ;                  ;                       ;
; GPS_STUFF:u14|Add5~2                                              ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                          ;                  ;                       ;
; GPS_STUFF:u14|SAMPLE_COUNT~26                                     ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                          ;                  ;                       ;
; STORAGE_CHANNELS:u2|RD_ADDRES_COUNTER:u13|Add0~1                  ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                          ;                  ;                       ;
; STORAGE_CHANNELS:u2|RD_ADDRES_COUNTER:u13|RD_ADDRESS_TMP~37       ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                          ;                  ;                       ;
; STORAGE_CHANNELS:u2|RD_ADDRES_COUNTER:u15|Add0~1                  ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                          ;                  ;                       ;
; STORAGE_CHANNELS:u2|RD_ADDRES_COUNTER:u15|RD_ADDRESS_TMP~37       ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                          ;                  ;                       ;
; STORAGE_CHANNELS:u2|RD_ADDRES_COUNTER:u16|Add0~1                  ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                          ;                  ;                       ;
; STORAGE_CHANNELS:u2|RD_ADDRES_COUNTER:u16|RD_ADDRESS_TMP~37       ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                          ;                  ;                       ;
; STORAGE_CHANNELS:u2|RD_ADDRES_COUNTER:u18|Add0~1                  ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                          ;                  ;                       ;
; STORAGE_CHANNELS:u2|RD_ADDRES_COUNTER:u18|RD_ADDRESS_TMP~37       ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                          ;                  ;                       ;
; STORAGE_CHANNELS:u2|WR_ADDRES_COUNTER:u12|Add1~1                  ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                          ;                  ;                       ;
; STORAGE_CHANNELS:u2|WR_ADDRES_COUNTER:u12|Add3~2                  ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                          ;                  ;                       ;
; STORAGE_CHANNELS:u2|WR_ADDRES_COUNTER:u12|Add3~3                  ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                          ;                  ;                       ;
; STORAGE_CHANNELS:u2|WR_ADDRES_COUNTER:u12|Add3~10                 ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                          ;                  ;                       ;
; STORAGE_CHANNELS:u2|WR_ADDRES_COUNTER:u12|Add5~1                  ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                          ;                  ;                       ;
; STORAGE_CHANNELS:u2|WR_ADDRES_COUNTER:u12|Add8~1                  ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                          ;                  ;                       ;
; STORAGE_CHANNELS:u2|WR_ADDRES_COUNTER:u12|Add9~1                  ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                          ;                  ;                       ;
; STORAGE_CHANNELS:u2|WR_ADDRES_COUNTER:u12|BEGIN_PRE_TIME_OUT[0]~0 ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                          ;                  ;                       ;
; STORAGE_CHANNELS:u2|WR_ADDRES_COUNTER:u12|WR_ADDRESS_TMP~11       ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                          ;                  ;                       ;
; STORAGE_CHANNELS:u2|WR_ADDRES_COUNTER:u17|Add1~1                  ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                          ;                  ;                       ;
; STORAGE_CHANNELS:u2|WR_ADDRES_COUNTER:u17|Add3~2                  ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                          ;                  ;                       ;
; STORAGE_CHANNELS:u2|WR_ADDRES_COUNTER:u17|Add3~3                  ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                          ;                  ;                       ;
; STORAGE_CHANNELS:u2|WR_ADDRES_COUNTER:u17|Add3~10                 ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                          ;                  ;                       ;
; STORAGE_CHANNELS:u2|WR_ADDRES_COUNTER:u17|Add5~1                  ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                          ;                  ;                       ;
; STORAGE_CHANNELS:u2|WR_ADDRES_COUNTER:u17|Add8~1                  ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                          ;                  ;                       ;
; STORAGE_CHANNELS:u2|WR_ADDRES_COUNTER:u17|Add9~1                  ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                          ;                  ;                       ;
; STORAGE_CHANNELS:u2|WR_ADDRES_COUNTER:u17|BEGIN_PRE_TIME_OUT[0]~0 ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                          ;                  ;                       ;
; STORAGE_CHANNELS:u2|WR_ADDRES_COUNTER:u17|WR_ADDRESS_TMP~11       ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                          ;                  ;                       ;
; TRIGGER_STUFF:u12|DISCRIMINATORS:u1|Add2~1                        ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                          ;                  ;                       ;
; TRIGGER_STUFF:u12|DISCRIMINATORS:u1|Add2~26                       ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                          ;                  ;                       ;
; TRIGGER_STUFF:u12|DISCRIMINATORS:u1|Add3~1                        ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                          ;                  ;                       ;
; TRIGGER_STUFF:u12|DISCRIMINATORS:u1|Add3~26                       ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                          ;                  ;                       ;
; TRIGGER_STUFF:u12|DISCRIMINATORS:u1|Add4~1                        ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                          ;                  ;                       ;
; TRIGGER_STUFF:u12|DISCRIMINATORS:u1|Add4~26                       ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                          ;                  ;                       ;
; TRIGGER_STUFF:u12|DISCRIMINATORS:u1|Add5~1                        ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                          ;                  ;                       ;
; TRIGGER_STUFF:u12|DISCRIMINATORS:u1|Add5~26                       ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                          ;                  ;                       ;
; TRIGGER_STUFF:u12|DISCRIMINATORS:u1|Add6~0                        ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                          ;                  ;                       ;
; TRIGGER_STUFF:u12|DISCRIMINATORS:u1|Add6~1                        ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                          ;                  ;                       ;
; TRIGGER_STUFF:u12|DISCRIMINATORS:u1|Add7~1                        ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                          ;                  ;                       ;
; TRIGGER_STUFF:u12|DISCRIMINATORS:u1|Add7~26                       ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                          ;                  ;                       ;
; TRIGGER_STUFF:u12|DISCRIMINATORS:u1|EXT_TR~2                      ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                          ;                  ;                       ;
; TRIGGER_STUFF:u12|DISCRIMINATORS:u1|EXT_TR~3                      ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                          ;                  ;                       ;
; TRIGGER_STUFF:u12|DISCRIMINATORS:u1|EXT_TR~3_RESYN90_BDD91        ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                          ;                  ;                       ;
; TRIGGER_STUFF:u12|DISCRIMINATORS:u1|EXT_TR~4                      ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                          ;                  ;                       ;
; TRIGGER_STUFF:u12|DISCRIMINATORS:u1|EXT_TR~4_RESYN134_BDD135      ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                          ;                  ;                       ;
; TRIGGER_STUFF:u12|DISCRIMINATORS:u1|EXT_TR~4_RESYN138_BDD139      ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                          ;                  ;                       ;
; TRIGGER_STUFF:u12|DISCRIMINATORS:u1|EXT_TR~4_RESYN140_BDD141      ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                          ;                  ;                       ;
; TRIGGER_STUFF:u12|DISCRIMINATORS:u1|EXT_TR~4_RESYN142_BDD143      ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                          ;                  ;                       ;
; TRIGGER_STUFF:u12|DISCRIMINATORS:u1|Equal0~0                      ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                          ;                  ;                       ;
; TRIGGER_STUFF:u12|DISCRIMINATORS:u1|Equal0~2                      ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                          ;                  ;                       ;
; TRIGGER_STUFF:u12|DISCRIMINATORS:u1|Equal0~4                      ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                          ;                  ;                       ;
; TRIGGER_STUFF:u12|DISCRIMINATORS:u1|Equal1~2                      ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                          ;                  ;                       ;
; TRIGGER_STUFF:u12|DISCRIMINATORS:u1|Equal1~3                      ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                          ;                  ;                       ;
; TRIGGER_STUFF:u12|DISCRIMINATORS:u1|Equal1~4                      ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                          ;                  ;                       ;
; TRIGGER_STUFF:u12|DISCRIMINATORS:u1|Equal2~2                      ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                          ;                  ;                       ;
; TRIGGER_STUFF:u12|DISCRIMINATORS:u1|Equal2~3                      ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                          ;                  ;                       ;
; TRIGGER_STUFF:u12|DISCRIMINATORS:u1|Equal2~4                      ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                          ;                  ;                       ;
; TRIGGER_STUFF:u12|DISCRIMINATORS:u1|Equal3~2                      ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                          ;                  ;                       ;
; TRIGGER_STUFF:u12|DISCRIMINATORS:u1|Equal3~3                      ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                          ;                  ;                       ;
; TRIGGER_STUFF:u12|DISCRIMINATORS:u1|Equal3~4                      ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                          ;                  ;                       ;
; TRIGGER_STUFF:u12|DISCRIMINATORS:u1|Equal4~2                      ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                          ;                  ;                       ;
; TRIGGER_STUFF:u12|DISCRIMINATORS:u1|Equal4~3                      ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                          ;                  ;                       ;
; TRIGGER_STUFF:u12|DISCRIMINATORS:u1|Equal4~4                      ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                          ;                  ;                       ;
; TRIGGER_STUFF:u12|DISCRIMINATORS:u1|MH1~2                         ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                          ;                  ;                       ;
; TRIGGER_STUFF:u12|DISCRIMINATORS:u1|MH1~3                         ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                          ;                  ;                       ;
; TRIGGER_STUFF:u12|DISCRIMINATORS:u1|MH1~3_RESYN70_BDD71           ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                          ;                  ;                       ;
; TRIGGER_STUFF:u12|DISCRIMINATORS:u1|MH1~4                         ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                          ;                  ;                       ;
; TRIGGER_STUFF:u12|DISCRIMINATORS:u1|MH1~4_RESYN102_BDD103         ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                          ;                  ;                       ;
; TRIGGER_STUFF:u12|DISCRIMINATORS:u1|MH1~4_RESYN106_BDD107         ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                          ;                  ;                       ;
; TRIGGER_STUFF:u12|DISCRIMINATORS:u1|MH1~4_RESYN108_BDD109         ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                          ;                  ;                       ;
; TRIGGER_STUFF:u12|DISCRIMINATORS:u1|MH1~4_RESYN110_BDD111         ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                          ;                  ;                       ;
; TRIGGER_STUFF:u12|DISCRIMINATORS:u1|MH2~2                         ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                          ;                  ;                       ;
; TRIGGER_STUFF:u12|DISCRIMINATORS:u1|MH2~3                         ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                          ;                  ;                       ;
; TRIGGER_STUFF:u12|DISCRIMINATORS:u1|MH2~3_RESYN82_BDD83           ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                          ;                  ;                       ;
; TRIGGER_STUFF:u12|DISCRIMINATORS:u1|MH2~4                         ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                          ;                  ;                       ;
; TRIGGER_STUFF:u12|DISCRIMINATORS:u1|MH2~4_RESYN122_BDD123         ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                          ;                  ;                       ;
; TRIGGER_STUFF:u12|DISCRIMINATORS:u1|MH2~4_RESYN126_BDD127         ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                          ;                  ;                       ;
; TRIGGER_STUFF:u12|DISCRIMINATORS:u1|MH2~4_RESYN128_BDD129         ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                          ;                  ;                       ;
; TRIGGER_STUFF:u12|DISCRIMINATORS:u1|MH2~4_RESYN130_BDD131         ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                          ;                  ;                       ;
; TRIGGER_STUFF:u12|DISCRIMINATORS:u1|ML1~2                         ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                          ;                  ;                       ;
; TRIGGER_STUFF:u12|DISCRIMINATORS:u1|ML1~3                         ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                          ;                  ;                       ;
; TRIGGER_STUFF:u12|DISCRIMINATORS:u1|ML1~3_RESYN98_BDD99           ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                          ;                  ;                       ;
; TRIGGER_STUFF:u12|DISCRIMINATORS:u1|ML1~4                         ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                          ;                  ;                       ;
; TRIGGER_STUFF:u12|DISCRIMINATORS:u1|ML1~4_RESYN150_BDD151         ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                          ;                  ;                       ;
; TRIGGER_STUFF:u12|DISCRIMINATORS:u1|ML1~4_RESYN152_BDD153         ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                          ;                  ;                       ;
; TRIGGER_STUFF:u12|DISCRIMINATORS:u1|ML1~4_RESYN154_BDD155         ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                          ;                  ;                       ;
; TRIGGER_STUFF:u12|DISCRIMINATORS:u1|ML1~4_RESYN156_BDD157         ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                          ;                  ;                       ;
; TRIGGER_STUFF:u12|DISCRIMINATORS:u1|ML2~2                         ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                          ;                  ;                       ;
; TRIGGER_STUFF:u12|DISCRIMINATORS:u1|ML2~3                         ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                          ;                  ;                       ;
; TRIGGER_STUFF:u12|DISCRIMINATORS:u1|ML2~3_RESYN76_BDD77           ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                          ;                  ;                       ;
; TRIGGER_STUFF:u12|DISCRIMINATORS:u1|ML2~4                         ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                          ;                  ;                       ;
; TRIGGER_STUFF:u12|DISCRIMINATORS:u1|ML2~4_RESYN112_BDD113         ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                          ;                  ;                       ;
; TRIGGER_STUFF:u12|DISCRIMINATORS:u1|ML2~4_RESYN116_BDD117         ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                          ;                  ;                       ;
; TRIGGER_STUFF:u12|DISCRIMINATORS:u1|ML2~4_RESYN118_BDD119         ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                          ;                  ;                       ;
; TRIGGER_STUFF:u12|DISCRIMINATORS:u1|ML2~4_RESYN120_BDD121         ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                          ;                  ;                       ;
; TRIGGER_STUFF:u12|TRIGGER_MATRIX:u2|Add2~1                        ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                          ;                  ;                       ;
; TRIGGER_STUFF:u12|TRIGGER_MATRIX:u2|Add2~32                       ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                          ;                  ;                       ;
; TRIGGER_STUFF:u12|TRIGGER_MATRIX:u2|Mux0~6                        ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                          ;                  ;                       ;
; TRIGGER_STUFF:u12|TRIGGER_MATRIX:u2|Mux0~7                        ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                          ;                  ;                       ;
; TRIGGER_STUFF:u12|TRIGGER_MATRIX:u2|Mux0~7_RESYN160_BDD161        ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                          ;                  ;                       ;
; TRIGGER_STUFF:u12|TRIGGER_MATRIX:u2|Mux1~7                        ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                          ;                  ;                       ;
; TRIGGER_STUFF:u12|TRIGGER_MATRIX:u2|Mux1~8                        ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                          ;                  ;                       ;
; TRIGGER_STUFF:u12|TRIGGER_MATRIX:u2|Mux1~8_RESYN158_BDD159        ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                          ;                  ;                       ;
+-------------------------------------------------------------------+-----------------+--------------------+---------------------+-----------+----------------+------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/PRJ/HiSparc/synt hisparc Quartus90/hisparc.pin.


+-----------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                               ;
+---------------------------------------------+-------------------------------+
; Resource                                    ; Usage                         ;
+---------------------------------------------+-------------------------------+
; Total logic elements                        ; 6,405 / 33,216 ( 19 % )       ;
;     -- Combinational with no register       ; 2310                          ;
;     -- Register only                        ; 1741                          ;
;     -- Combinational with a register        ; 2354                          ;
;                                             ;                               ;
; Logic element usage by number of LUT inputs ;                               ;
;     -- 4 input functions                    ; 2705                          ;
;     -- 3 input functions                    ; 722                           ;
;     -- <=2 input functions                  ; 1237                          ;
;     -- Register only                        ; 1741                          ;
;                                             ;                               ;
; Logic elements by mode                      ;                               ;
;     -- normal mode                          ; 3677                          ;
;     -- arithmetic mode                      ; 987                           ;
;                                             ;                               ;
; Total registers*                            ; 4,095 / 34,134 ( 12 % )       ;
;     -- Dedicated logic registers            ; 4,095 / 33,216 ( 12 % )       ;
;     -- I/O registers                        ; 0 / 918 ( 0 % )               ;
;                                             ;                               ;
; Total LABs:  partially or completely used   ; 470 / 2,076 ( 23 % )          ;
; User inserted logic elements                ; 0                             ;
; Virtual pins                                ; 0                             ;
; I/O pins                                    ; 212 / 322 ( 66 % )            ;
;     -- Clock pins                           ; 6 / 8 ( 75 % )                ;
; Global signals                              ; 16                            ;
; M4Ks                                        ; 72 / 105 ( 69 % )             ;
; Total block memory bits                     ; 290,184 / 483,840 ( 60 % )    ;
; Total block memory implementation bits      ; 331,776 / 483,840 ( 69 % )    ;
; Embedded Multiplier 9-bit elements          ; 0 / 70 ( 0 % )                ;
; PLLs                                        ; 1 / 4 ( 25 % )                ;
; Global clocks                               ; 16 / 16 ( 100 % )             ;
; JTAGs                                       ; 0 / 1 ( 0 % )                 ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )                 ;
; CRC blocks                                  ; 0 / 1 ( 0 % )                 ;
; Average interconnect usage (total/H/V)      ; 7% / 7% / 7%                  ;
; Peak interconnect usage (total/H/V)         ; 27% / 25% / 30%               ;
; Maximum fan-out node                        ; SOFT_RESET:u16|RESOUT~clkctrl ;
; Maximum fan-out                             ; 3584                          ;
; Highest non-global fan-out signal           ; GPS_STUFF:u14|process_15~3    ;
; Highest non-global fan-out                  ; 802                           ;
; Total fan-out                               ; 33549                         ;
; Average fan-out                             ; 3.26                          ;
+---------------------------------------------+-------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-------------------------------------------------------------------------------------------------------+
; LogicLock Region Resource Usage                                                                       ;
+---------------------------------------------+-----------------------+----------------+----------------+
; Statistic                                   ; Root Region           ; Region_0       ; Region_1       ;
+---------------------------------------------+-----------------------+----------------+----------------+
; Difficulty Clustering Region                ; Low                   ; Low            ; Low            ;
;                                             ;                       ;                ;                ;
; Total logic elements                        ; 6405 / 33216 ( 19 % ) ; 0 / 16 ( 0 % ) ; 0 / 16 ( 0 % ) ;
;     -- Combinational with no register       ; 2310                  ; 0              ; 0              ;
;     -- Register only                        ; 1741                  ; 0              ; 0              ;
;     -- Combinational with a register        ; 2354                  ; 0              ; 0              ;
;                                             ;                       ;                ;                ;
; Logic element usage by number of LUT inputs ;                       ;                ;                ;
;     -- 4 input functions                    ; 2705                  ; 0              ; 0              ;
;     -- 3 input functions                    ; 722                   ; 0              ; 0              ;
;     -- <=2 input functions                  ; 1237                  ; 0              ; 0              ;
;     -- Register only                        ; 1741                  ; 0              ; 0              ;
;                                             ;                       ;                ;                ;
; Logic elements by mode                      ;                       ;                ;                ;
;     -- normal mode                          ; 3677                  ; 0              ; 0              ;
;     -- arithmetic mode                      ; 987                   ; 0              ; 0              ;
;                                             ;                       ;                ;                ;
; Total registers                             ; 4095                  ; 0              ; 0              ;
;     -- Dedicated logic registers            ; 4095 / 33216 ( 12 % ) ; 0 / 16 ( 0 % ) ; 0 / 16 ( 0 % ) ;
;     -- I/O registers                        ; 0                     ; 0              ; 0              ;
;                                             ;                       ;                ;                ;
; Total LABs:  partially or completely used   ; 470 / 2076 ( 22 % )   ; 0 / 1 ( 0 % )  ; 0 / 1 ( 0 % )  ;
;                                             ;                       ;                ;                ;
; Virtual pins                                ; 0                     ; 0              ; 0              ;
; I/O pins                                    ; 212                   ; 0              ; 0              ;
; Embedded Multiplier 9-bit elements          ; 0 / 70 ( 0 % )        ; 0              ; 0              ;
; Total memory bits                           ; 290184                ; 0              ; 0              ;
; Total RAM block bits                        ; 331776                ; 0              ; 0              ;
; PLL                                         ; 1 / 4 ( 25 % )        ; 0              ; 0              ;
; M4K                                         ; 72 / 105 ( 68 % )     ; 0              ; 0              ;
; Clock control block                         ; 16 / 20 ( 80 % )      ; 0              ; 0              ;
;                                             ;                       ;                ;                ;
; Connections                                 ;                       ;                ;                ;
;     -- Input Connections                    ; 0                     ; 0              ; 0              ;
;     -- Registered Input Connections         ; 0                     ; 0              ; 0              ;
;     -- Output Connections                   ; 0                     ; 0              ; 0              ;
;     -- Registered Output Connections        ; 0                     ; 0              ; 0              ;
;                                             ;                       ;                ;                ;
; Internal Connections                        ;                       ;                ;                ;
;     -- Total Connections                    ; 33669                 ; 0              ; 0              ;
;     -- Registered Connections               ; 12089                 ; 0              ; 0              ;
;                                             ;                       ;                ;                ;
; External Connections                        ;                       ;                ;                ;
;     -- Root Region                          ; 0                     ; 0              ; 0              ;
;     -- Region_0                             ; 0                     ; 0              ; 0              ;
;     -- Region_1                             ; 0                     ; 0              ; 0              ;
;                                             ;                       ;                ;                ;
; Region Placement                            ;                       ;                ;                ;
;     -- Origin                               ; --                    ; X30_Y1         ; X51_Y21        ;
;     -- Width                                ; --                    ; 1              ; 1              ;
;     -- Height                               ; --                    ; 1              ; 1              ;
+---------------------------------------------+-----------------------+----------------+----------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                    ;
+-------------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name                    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+-------------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; ADC_1_NEG_OR            ; N22   ; 6        ; 65           ; 17           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off         ; User                 ;
; ADC_1_NEG_OR(n)         ; N21   ; 6        ; 65           ; 17           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off         ; Fitter               ;
; ADC_1_POS_OR            ; AB20  ; 7        ; 63           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off         ; User                 ;
; ADC_1_POS_OR(n)         ; AA20  ; 7        ; 63           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off         ; Fitter               ;
; ADC_2_NEG_OR            ; N1    ; 1        ; 0            ; 17           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off         ; User                 ;
; ADC_2_NEG_OR(n)         ; N2    ; 1        ; 0            ; 17           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off         ; Fitter               ;
; ADC_2_POS_OR            ; AB3   ; 8        ; 1            ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off         ; User                 ;
; ADC_2_POS_OR(n)         ; AA3   ; 8        ; 1            ; 0            ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off         ; Fitter               ;
; ADC_DATA[0]             ; G2    ; 2        ; 0            ; 25           ; 4           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ADC_DATA[1]             ; H1    ; 2        ; 0            ; 24           ; 3           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ADC_DATA[2]             ; H2    ; 2        ; 0            ; 24           ; 4           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ADC_DATA[3]             ; J1    ; 2        ; 0            ; 23           ; 3           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ADC_DATA[4]             ; E2    ; 2        ; 0            ; 27           ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ADC_DATA[5]             ; E1    ; 2        ; 0            ; 28           ; 4           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ADC_DATA[6]             ; D2    ; 2        ; 0            ; 29           ; 3           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ADC_DATA[7]             ; D1    ; 2        ; 0            ; 29           ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ADC_nINT                ; J3    ; 2        ; 0            ; 23           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ADC_nWR_RDY             ; F2    ; 2        ; 0            ; 27           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; CLK10MHz                ; E12   ; 3        ; 31           ; 36           ; 3           ; 2                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; CLK200MHz_LVDS          ; A12   ; 4        ; 31           ; 36           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off         ; User                 ;
; CLK200MHz_LVDS(n)       ; B12   ; 4        ; 31           ; 36           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off         ; Fitter               ;
; COMPH1                  ; M15   ; 6        ; 65           ; 15           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off         ; User                 ;
; COMPH1(n)               ; M16   ; 6        ; 65           ; 15           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off         ; Fitter               ;
; COMPH2                  ; N6    ; 1        ; 0            ; 15           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off         ; User                 ;
; COMPH2(n)               ; N5    ; 1        ; 0            ; 15           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off         ; Fitter               ;
; COMPL1                  ; M18   ; 6        ; 65           ; 18           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off         ; User                 ;
; COMPL1(n)               ; M19   ; 6        ; 65           ; 18           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off         ; Fitter               ;
; COMPL2                  ; N3    ; 1        ; 0            ; 14           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off         ; User                 ;
; COMPL2(n)               ; N4    ; 1        ; 0            ; 14           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off         ; Fitter               ;
; DATA_NEG_ADC_CH1[0]     ; Y22   ; 6        ; 65           ; 8            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off         ; User                 ;
; DATA_NEG_ADC_CH1[0](n)  ; Y21   ; 6        ; 65           ; 8            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off         ; Fitter               ;
; DATA_NEG_ADC_CH1[10]    ; P22   ; 6        ; 65           ; 16           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off         ; User                 ;
; DATA_NEG_ADC_CH1[10](n) ; P21   ; 6        ; 65           ; 16           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off         ; Fitter               ;
; DATA_NEG_ADC_CH1[11]    ; P19   ; 6        ; 65           ; 15           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off         ; User                 ;
; DATA_NEG_ADC_CH1[11](n) ; P20   ; 6        ; 65           ; 15           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off         ; Fitter               ;
; DATA_NEG_ADC_CH1[1]     ; Y20   ; 6        ; 65           ; 2            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off         ; User                 ;
; DATA_NEG_ADC_CH1[1](n)  ; Y19   ; 6        ; 65           ; 2            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off         ; Fitter               ;
; DATA_NEG_ADC_CH1[2]     ; W22   ; 6        ; 65           ; 6            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off         ; User                 ;
; DATA_NEG_ADC_CH1[2](n)  ; W21   ; 6        ; 65           ; 6            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off         ; Fitter               ;
; DATA_NEG_ADC_CH1[3]     ; W20   ; 6        ; 65           ; 2            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off         ; User                 ;
; DATA_NEG_ADC_CH1[3](n)  ; V19   ; 6        ; 65           ; 2            ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off         ; Fitter               ;
; DATA_NEG_ADC_CH1[4]     ; V22   ; 6        ; 65           ; 9            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off         ; User                 ;
; DATA_NEG_ADC_CH1[4](n)  ; V21   ; 6        ; 65           ; 9            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off         ; Fitter               ;
; DATA_NEG_ADC_CH1[5]     ; V20   ; 6        ; 65           ; 4            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off         ; User                 ;
; DATA_NEG_ADC_CH1[5](n)  ; U19   ; 6        ; 65           ; 4            ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off         ; Fitter               ;
; DATA_NEG_ADC_CH1[6]     ; U22   ; 6        ; 65           ; 10           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off         ; User                 ;
; DATA_NEG_ADC_CH1[6](n)  ; U21   ; 6        ; 65           ; 10           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off         ; Fitter               ;
; DATA_NEG_ADC_CH1[7]     ; T22   ; 6        ; 65           ; 12           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off         ; User                 ;
; DATA_NEG_ADC_CH1[7](n)  ; T21   ; 6        ; 65           ; 12           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off         ; Fitter               ;
; DATA_NEG_ADC_CH1[8]     ; R22   ; 6        ; 65           ; 13           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off         ; User                 ;
; DATA_NEG_ADC_CH1[8](n)  ; R21   ; 6        ; 65           ; 13           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off         ; Fitter               ;
; DATA_NEG_ADC_CH1[9]     ; R19   ; 6        ; 65           ; 10           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off         ; User                 ;
; DATA_NEG_ADC_CH1[9](n)  ; R18   ; 6        ; 65           ; 10           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off         ; Fitter               ;
; DATA_NEG_ADC_CH2[0]     ; Y3    ; 1        ; 0            ; 3            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off         ; User                 ;
; DATA_NEG_ADC_CH2[0](n)  ; Y4    ; 1        ; 0            ; 3            ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off         ; Fitter               ;
; DATA_NEG_ADC_CH2[10]    ; P4    ; 1        ; 0            ; 10           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off         ; User                 ;
; DATA_NEG_ADC_CH2[10](n) ; R4    ; 1        ; 0            ; 10           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off         ; Fitter               ;
; DATA_NEG_ADC_CH2[11]    ; P1    ; 1        ; 0            ; 16           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off         ; User                 ;
; DATA_NEG_ADC_CH2[11](n) ; P2    ; 1        ; 0            ; 16           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off         ; Fitter               ;
; DATA_NEG_ADC_CH2[1]     ; Y1    ; 1        ; 0            ; 5            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off         ; User                 ;
; DATA_NEG_ADC_CH2[1](n)  ; Y2    ; 1        ; 0            ; 5            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off         ; Fitter               ;
; DATA_NEG_ADC_CH2[2]     ; W3    ; 1        ; 0            ; 4            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off         ; User                 ;
; DATA_NEG_ADC_CH2[2](n)  ; W4    ; 1        ; 0            ; 4            ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off         ; Fitter               ;
; DATA_NEG_ADC_CH2[3]     ; W1    ; 1        ; 0            ; 6            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off         ; User                 ;
; DATA_NEG_ADC_CH2[3](n)  ; W2    ; 1        ; 0            ; 6            ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off         ; Fitter               ;
; DATA_NEG_ADC_CH2[4]     ; V1    ; 1        ; 0            ; 7            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off         ; User                 ;
; DATA_NEG_ADC_CH2[4](n)  ; V2    ; 1        ; 0            ; 7            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off         ; Fitter               ;
; DATA_NEG_ADC_CH2[5]     ; U1    ; 1        ; 0            ; 9            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off         ; User                 ;
; DATA_NEG_ADC_CH2[5](n)  ; U2    ; 1        ; 0            ; 9            ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off         ; Fitter               ;
; DATA_NEG_ADC_CH2[6]     ; T5    ; 1        ; 0            ; 7            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off         ; User                 ;
; DATA_NEG_ADC_CH2[6](n)  ; T6    ; 1        ; 0            ; 7            ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off         ; Fitter               ;
; DATA_NEG_ADC_CH2[7]     ; T1    ; 1        ; 0            ; 10           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off         ; User                 ;
; DATA_NEG_ADC_CH2[7](n)  ; T2    ; 1        ; 0            ; 10           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off         ; Fitter               ;
; DATA_NEG_ADC_CH2[8]     ; R5    ; 1        ; 0            ; 8            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off         ; User                 ;
; DATA_NEG_ADC_CH2[8](n)  ; R6    ; 1        ; 0            ; 8            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off         ; Fitter               ;
; DATA_NEG_ADC_CH2[9]     ; R1    ; 1        ; 0            ; 12           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off         ; User                 ;
; DATA_NEG_ADC_CH2[9](n)  ; R2    ; 1        ; 0            ; 12           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off         ; Fitter               ;
; DATA_POS_ADC_CH1[0]     ; AB12  ; 7        ; 35           ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off         ; User                 ;
; DATA_POS_ADC_CH1[0](n)  ; AA12  ; 7        ; 35           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off         ; Fitter               ;
; DATA_POS_ADC_CH1[10]    ; AB18  ; 7        ; 55           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off         ; User                 ;
; DATA_POS_ADC_CH1[10](n) ; AA18  ; 7        ; 55           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off         ; Fitter               ;
; DATA_POS_ADC_CH1[11]    ; AB19  ; 7        ; 63           ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off         ; User                 ;
; DATA_POS_ADC_CH1[11](n) ; AA19  ; 7        ; 63           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off         ; Fitter               ;
; DATA_POS_ADC_CH1[1]     ; AB13  ; 7        ; 37           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off         ; User                 ;
; DATA_POS_ADC_CH1[1](n)  ; AA13  ; 7        ; 37           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off         ; Fitter               ;
; DATA_POS_ADC_CH1[2]     ; W14   ; 7        ; 46           ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off         ; User                 ;
; DATA_POS_ADC_CH1[2](n)  ; V14   ; 7        ; 46           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off         ; Fitter               ;
; DATA_POS_ADC_CH1[3]     ; Y14   ; 7        ; 50           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off         ; User                 ;
; DATA_POS_ADC_CH1[3](n)  ; W15   ; 7        ; 50           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off         ; Fitter               ;
; DATA_POS_ADC_CH1[4]     ; AB14  ; 7        ; 42           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off         ; User                 ;
; DATA_POS_ADC_CH1[4](n)  ; AA14  ; 7        ; 42           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off         ; Fitter               ;
; DATA_POS_ADC_CH1[5]     ; AB16  ; 7        ; 44           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off         ; User                 ;
; DATA_POS_ADC_CH1[5](n)  ; AA16  ; 7        ; 44           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off         ; Fitter               ;
; DATA_POS_ADC_CH1[6]     ; U15   ; 7        ; 61           ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off         ; User                 ;
; DATA_POS_ADC_CH1[6](n)  ; V15   ; 7        ; 61           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off         ; Fitter               ;
; DATA_POS_ADC_CH1[7]     ; R16   ; 7        ; 59           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off         ; User                 ;
; DATA_POS_ADC_CH1[7](n)  ; T16   ; 7        ; 59           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off         ; Fitter               ;
; DATA_POS_ADC_CH1[8]     ; AB17  ; 7        ; 48           ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off         ; User                 ;
; DATA_POS_ADC_CH1[8](n)  ; AA17  ; 7        ; 48           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off         ; Fitter               ;
; DATA_POS_ADC_CH1[9]     ; Y17   ; 7        ; 61           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off         ; User                 ;
; DATA_POS_ADC_CH1[9](n)  ; W16   ; 7        ; 61           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off         ; Fitter               ;
; DATA_POS_ADC_CH2[0]     ; AB11  ; 8        ; 31           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off         ; User                 ;
; DATA_POS_ADC_CH2[0](n)  ; AA11  ; 8        ; 31           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off         ; Fitter               ;
; DATA_POS_ADC_CH2[10]    ; AB5   ; 8        ; 3            ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off         ; User                 ;
; DATA_POS_ADC_CH2[10](n) ; AA5   ; 8        ; 3            ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off         ; Fitter               ;
; DATA_POS_ADC_CH2[11]    ; AB4   ; 8        ; 1            ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off         ; User                 ;
; DATA_POS_ADC_CH2[11](n) ; AA4   ; 8        ; 1            ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off         ; Fitter               ;
; DATA_POS_ADC_CH2[1]     ; W11   ; 8        ; 29           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off         ; User                 ;
; DATA_POS_ADC_CH2[1](n)  ; V11   ; 8        ; 29           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off         ; Fitter               ;
; DATA_POS_ADC_CH2[2]     ; AB10  ; 8        ; 31           ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off         ; User                 ;
; DATA_POS_ADC_CH2[2](n)  ; AA10  ; 8        ; 31           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off         ; Fitter               ;
; DATA_POS_ADC_CH2[3]     ; AB9   ; 8        ; 27           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off         ; User                 ;
; DATA_POS_ADC_CH2[3](n)  ; AA9   ; 8        ; 27           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off         ; Fitter               ;
; DATA_POS_ADC_CH2[4]     ; Y9    ; 8        ; 18           ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off         ; User                 ;
; DATA_POS_ADC_CH2[4](n)  ; W9    ; 8        ; 18           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off         ; Fitter               ;
; DATA_POS_ADC_CH2[5]     ; V8    ; 8        ; 14           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off         ; User                 ;
; DATA_POS_ADC_CH2[5](n)  ; W7    ; 8        ; 14           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off         ; Fitter               ;
; DATA_POS_ADC_CH2[6]     ; AB8   ; 8        ; 24           ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off         ; User                 ;
; DATA_POS_ADC_CH2[6](n)  ; AA8   ; 8        ; 24           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off         ; Fitter               ;
; DATA_POS_ADC_CH2[7]     ; AB7   ; 8        ; 16           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off         ; User                 ;
; DATA_POS_ADC_CH2[7](n)  ; AA7   ; 8        ; 16           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off         ; Fitter               ;
; DATA_POS_ADC_CH2[8]     ; AB6   ; 8        ; 11           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off         ; User                 ;
; DATA_POS_ADC_CH2[8](n)  ; AA6   ; 8        ; 11           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off         ; Fitter               ;
; DATA_POS_ADC_CH2[9]     ; Y5    ; 8        ; 3            ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off         ; User                 ;
; DATA_POS_ADC_CH2[9](n)  ; Y6    ; 8        ; 3            ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off         ; Fitter               ;
; DCO_NEG_ADC_CH1         ; M22   ; 6        ; 65           ; 19           ; 2           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off         ; User                 ;
; DCO_NEG_ADC_CH1(n)      ; M21   ; 6        ; 65           ; 19           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off         ; Fitter               ;
; DCO_NEG_ADC_CH2         ; M1    ; 1        ; 0            ; 18           ; 2           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off         ; User                 ;
; DCO_NEG_ADC_CH2(n)      ; M2    ; 1        ; 0            ; 18           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off         ; Fitter               ;
; DCO_POS_ADC_CH1         ; W12   ; 7        ; 33           ; 0            ; 1           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off         ; User                 ;
; DCO_POS_ADC_CH1(n)      ; V12   ; 7        ; 33           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off         ; Fitter               ;
; DCO_POS_ADC_CH2         ; U11   ; 8        ; 33           ; 0            ; 3           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off         ; User                 ;
; DCO_POS_ADC_CH2(n)      ; U12   ; 8        ; 33           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off         ; Fitter               ;
; EXT_TR_IN               ; B4    ; 3        ; 1            ; 36           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; GPS_SDO                 ; B5    ; 3        ; 3            ; 36           ; 2           ; 17                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; LVDS_IN1                ; A20   ; 4        ; 63           ; 36           ; 3           ; 14                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off         ; User                 ;
; LVDS_IN1(n)             ; B20   ; 4        ; 63           ; 36           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off         ; Fitter               ;
; LVDS_IN2                ; A19   ; 4        ; 61           ; 36           ; 1           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off         ; User                 ;
; LVDS_IN2(n)             ; B19   ; 4        ; 61           ; 36           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off         ; Fitter               ;
; LVDS_IN3                ; A18   ; 4        ; 61           ; 36           ; 3           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off         ; User                 ;
; LVDS_IN3(n)             ; B18   ; 4        ; 61           ; 36           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off         ; Fitter               ;
; LVDS_IN4                ; E15   ; 4        ; 55           ; 36           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off         ; User                 ;
; LVDS_IN4(n)             ; D16   ; 4        ; 55           ; 36           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off         ; Fitter               ;
; ONE_PPS                 ; A5    ; 3        ; 3            ; 36           ; 3           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SERIAL_NUMBER[0]        ; K20   ; 5        ; 65           ; 23           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SERIAL_NUMBER[1]        ; J19   ; 5        ; 65           ; 25           ; 4           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SERIAL_NUMBER[2]        ; J18   ; 5        ; 65           ; 25           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SERIAL_NUMBER[3]        ; H19   ; 5        ; 65           ; 23           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SERIAL_NUMBER[4]        ; G6    ; 2        ; 0            ; 31           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SERIAL_NUMBER[5]        ; D4    ; 2        ; 0            ; 34           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SERIAL_NUMBER[6]        ; D5    ; 2        ; 0            ; 34           ; 4           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SERIAL_NUMBER[7]        ; D6    ; 2        ; 0            ; 33           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SERIAL_NUMBER[8]        ; D3    ; 2        ; 0            ; 34           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SERIAL_NUMBER[9]        ; H6    ; 2        ; 0            ; 28           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SPY_CON                 ; B6    ; 3        ; 3            ; 36           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SPY_SDO                 ; A3    ; 3        ; 1            ; 36           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; USB_RXF                 ; C7    ; 3        ; 7            ; 36           ; 3           ; 9                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; USB_TXE                 ; A8    ; 3        ; 16           ; 36           ; 1           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; nSYSRST                 ; D20   ; 5        ; 65           ; 34           ; 2           ; 25                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+-------------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                     ;
+----------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
; Name           ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ;
+----------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
; ADC_A0         ; C1    ; 2        ; 0            ; 33           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 5 pF ;
; ADC_A1         ; C2    ; 2        ; 0            ; 33           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 5 pF ;
; ADC_MODE       ; G1    ; 2        ; 0            ; 25           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 5 pF ;
; ADC_nCS        ; F1    ; 2        ; 0            ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 5 pF ;
; ADC_nRD        ; J2    ; 2        ; 0            ; 23           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 5 pF ;
; DAC_A0         ; K22   ; 5        ; 65           ; 20           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 5 pF ;
; DAC_A1         ; K21   ; 5        ; 65           ; 20           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 5 pF ;
; DAC_A2         ; J22   ; 5        ; 65           ; 21           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 5 pF ;
; DAC_DATA_0     ; F21   ; 5        ; 65           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 5 pF ;
; DAC_DATA_1     ; E20   ; 5        ; 65           ; 31           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 5 pF ;
; DAC_DATA_2     ; E22   ; 5        ; 65           ; 29           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 5 pF ;
; DAC_DATA_3     ; D22   ; 5        ; 65           ; 30           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 5 pF ;
; DAC_DATA_4     ; C21   ; 5        ; 65           ; 32           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 5 pF ;
; DAC_DATA_5     ; D21   ; 5        ; 65           ; 30           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 5 pF ;
; DAC_DATA_6     ; E21   ; 5        ; 65           ; 29           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 5 pF ;
; DAC_DATA_7     ; F22   ; 5        ; 65           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 5 pF ;
; DAC_nCLR       ; H21   ; 5        ; 65           ; 22           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 5 pF ;
; DAC_nCS1       ; G22   ; 5        ; 65           ; 26           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 5 pF ;
; DAC_nCS2       ; C22   ; 5        ; 65           ; 32           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 5 pF ;
; DAC_nLDAC      ; J21   ; 5        ; 65           ; 21           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 5 pF ;
; DAC_nRD        ; G21   ; 5        ; 65           ; 26           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 5 pF ;
; DAC_nWR        ; H22   ; 5        ; 65           ; 22           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 5 pF ;
; GPS_SDI        ; A6    ; 3        ; 3            ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 5 pF ;
; HITLED1        ; D7    ; 3        ; 11           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; HITLED2        ; F8    ; 3        ; 11           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; LED3           ; E11   ; 3        ; 29           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; LED4           ; G11   ; 3        ; 27           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; LED5           ; H11   ; 3        ; 27           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; LED6           ; F10   ; 3        ; 24           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; LED7           ; E7    ; 3        ; 7            ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; LED8           ; G7    ; 3        ; 5            ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; LED9           ; H7    ; 3        ; 5            ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; LVDS_OUT1      ; C14   ; 4        ; 50           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off         ; User                 ; 5 pF ;
; LVDS_OUT1(n)   ; D15   ; 4        ; 50           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off         ; Fitter               ; 5 pF ;
; LVDS_OUT2      ; A17   ; 4        ; 46           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off         ; User                 ; 5 pF ;
; LVDS_OUT2(n)   ; B17   ; 4        ; 46           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off         ; Fitter               ; 5 pF ;
; LVDS_OUT3      ; A16   ; 4        ; 42           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off         ; User                 ; 5 pF ;
; LVDS_OUT3(n)   ; B16   ; 4        ; 42           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off         ; Fitter               ; 5 pF ;
; LVDS_OUT4      ; A15   ; 4        ; 42           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off         ; User                 ; 5 pF ;
; LVDS_OUT4(n)   ; B15   ; 4        ; 42           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off         ; Fitter               ; 5 pF ;
; SPY_SDI        ; A4    ; 3        ; 1            ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; USB_RD         ; A11   ; 3        ; 29           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 5 pF ;
; USB_WR         ; B11   ; 3        ; 29           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 5 pF ;
; nMASTER        ; D11   ; 3        ; 29           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; nSLAVE_PRESENT ; F11   ; 3        ; 24           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 5 pF ;
+----------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                          ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
; USB_DATA[0] ; B7    ; 3        ; 16           ; 36           ; 2           ; 43                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 5 pF ;
; USB_DATA[1] ; A9    ; 3        ; 22           ; 36           ; 3           ; 42                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 5 pF ;
; USB_DATA[2] ; B8    ; 3        ; 16           ; 36           ; 0           ; 42                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 5 pF ;
; USB_DATA[3] ; B10   ; 3        ; 27           ; 36           ; 2           ; 44                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 5 pF ;
; USB_DATA[4] ; C9    ; 3        ; 14           ; 36           ; 3           ; 43                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 5 pF ;
; USB_DATA[5] ; C10   ; 3        ; 22           ; 36           ; 0           ; 43                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 5 pF ;
; USB_DATA[6] ; A10   ; 3        ; 27           ; 36           ; 3           ; 42                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 5 pF ;
; USB_DATA[7] ; B9    ; 3        ; 22           ; 36           ; 2           ; 43                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 5 pF ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 32 / 46 ( 70 % ) ; 2.5V          ; --           ;
; 2        ; 23 / 39 ( 59 % ) ; 3.3V          ; --           ;
; 3        ; 31 / 39 ( 79 % ) ; 3.3V          ; --           ;
; 4        ; 18 / 36 ( 50 % ) ; 2.5V          ; --           ;
; 5        ; 22 / 44 ( 50 % ) ; 3.3V          ; --           ;
; 6        ; 32 / 43 ( 74 % ) ; 2.5V          ; --           ;
; 7        ; 28 / 36 ( 78 % ) ; 2.5V          ; --           ;
; 8        ; 28 / 39 ( 72 % ) ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A3       ; 485        ; 3        ; SPY_SDO                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A4       ; 484        ; 3        ; SPY_SDI                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A5       ; 482        ; 3        ; ONE_PPS                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A6       ; 480        ; 3        ; GPS_SDI                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A7       ; 460        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A8       ; 458        ; 3        ; USB_TXE                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A9       ; 448        ; 3        ; USB_DATA[1]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A10      ; 440        ; 3        ; USB_DATA[6]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A11      ; 434        ; 3        ; USB_RD                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A12      ; 430        ; 4        ; CLK200MHz_LVDS                           ; input  ; LVDS         ;         ; Column I/O ; Y               ; no       ; Off          ;
; A13      ; 428        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A14      ; 423        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A15      ; 414        ; 4        ; LVDS_OUT4                                ; output ; LVDS         ;         ; Column I/O ; Y               ; no       ; Off          ;
; A16      ; 412        ; 4        ; LVDS_OUT3                                ; output ; LVDS         ;         ; Column I/O ; Y               ; no       ; Off          ;
; A17      ; 404        ; 4        ; LVDS_OUT2                                ; output ; LVDS         ;         ; Column I/O ; Y               ; no       ; Off          ;
; A18      ; 380        ; 4        ; LVDS_IN3                                 ; input  ; LVDS         ;         ; Column I/O ; Y               ; no       ; Off          ;
; A19      ; 378        ; 4        ; LVDS_IN2                                 ; input  ; LVDS         ;         ; Column I/O ; Y               ; no       ; Off          ;
; A20      ; 376        ; 4        ; LVDS_IN1                                 ; input  ; LVDS         ;         ; Column I/O ; Y               ; no       ; Off          ;
; A21      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 131        ; 8        ; ADC_2_POS_OR(n)                          ; input  ; LVDS         ;         ; Column I/O ; N               ; no       ; Off          ;
; AA4      ; 134        ; 8        ; DATA_POS_ADC_CH2[11](n)                  ; input  ; LVDS         ;         ; Column I/O ; N               ; no       ; Off          ;
; AA5      ; 138        ; 8        ; DATA_POS_ADC_CH2[10](n)                  ; input  ; LVDS         ;         ; Column I/O ; N               ; no       ; Off          ;
; AA6      ; 151        ; 8        ; DATA_POS_ADC_CH2[8](n)                   ; input  ; LVDS         ;         ; Column I/O ; N               ; no       ; Off          ;
; AA7      ; 158        ; 8        ; DATA_POS_ADC_CH2[7](n)                   ; input  ; LVDS         ;         ; Column I/O ; N               ; no       ; Off          ;
; AA8      ; 170        ; 8        ; DATA_POS_ADC_CH2[6](n)                   ; input  ; LVDS         ;         ; Column I/O ; N               ; no       ; Off          ;
; AA9      ; 176        ; 8        ; DATA_POS_ADC_CH2[3](n)                   ; input  ; LVDS         ;         ; Column I/O ; N               ; no       ; Off          ;
; AA10     ; 182        ; 8        ; DATA_POS_ADC_CH2[2](n)                   ; input  ; LVDS         ;         ; Column I/O ; N               ; no       ; Off          ;
; AA11     ; 184        ; 8        ; DATA_POS_ADC_CH2[0](n)                   ; input  ; LVDS         ;         ; Column I/O ; N               ; no       ; Off          ;
; AA12     ; 190        ; 7        ; DATA_POS_ADC_CH1[0](n)                   ; input  ; LVDS         ;         ; Column I/O ; N               ; no       ; Off          ;
; AA13     ; 195        ; 7        ; DATA_POS_ADC_CH1[1](n)                   ; input  ; LVDS         ;         ; Column I/O ; N               ; no       ; Off          ;
; AA14     ; 204        ; 7        ; DATA_POS_ADC_CH1[4](n)                   ; input  ; LVDS         ;         ; Column I/O ; N               ; no       ; Off          ;
; AA15     ; 206        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA16     ; 208        ; 7        ; DATA_POS_ADC_CH1[5](n)                   ; input  ; LVDS         ;         ; Column I/O ; N               ; no       ; Off          ;
; AA17     ; 214        ; 7        ; DATA_POS_ADC_CH1[8](n)                   ; input  ; LVDS         ;         ; Column I/O ; N               ; no       ; Off          ;
; AA18     ; 228        ; 7        ; DATA_POS_ADC_CH1[10](n)                  ; input  ; LVDS         ;         ; Column I/O ; N               ; no       ; Off          ;
; AA19     ; 242        ; 7        ; DATA_POS_ADC_CH1[11](n)                  ; input  ; LVDS         ;         ; Column I/O ; N               ; no       ; Off          ;
; AA20     ; 244        ; 7        ; ADC_1_POS_OR(n)                          ; input  ; LVDS         ;         ; Column I/O ; N               ; no       ; Off          ;
; AA21     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB1      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB3      ; 132        ; 8        ; ADC_2_POS_OR                             ; input  ; LVDS         ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB4      ; 133        ; 8        ; DATA_POS_ADC_CH2[11]                     ; input  ; LVDS         ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB5      ; 137        ; 8        ; DATA_POS_ADC_CH2[10]                     ; input  ; LVDS         ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB6      ; 150        ; 8        ; DATA_POS_ADC_CH2[8]                      ; input  ; LVDS         ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB7      ; 157        ; 8        ; DATA_POS_ADC_CH2[7]                      ; input  ; LVDS         ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB8      ; 169        ; 8        ; DATA_POS_ADC_CH2[6]                      ; input  ; LVDS         ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB9      ; 175        ; 8        ; DATA_POS_ADC_CH2[3]                      ; input  ; LVDS         ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB10     ; 181        ; 8        ; DATA_POS_ADC_CH2[2]                      ; input  ; LVDS         ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB11     ; 183        ; 8        ; DATA_POS_ADC_CH2[0]                      ; input  ; LVDS         ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB12     ; 189        ; 7        ; DATA_POS_ADC_CH1[0]                      ; input  ; LVDS         ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB13     ; 194        ; 7        ; DATA_POS_ADC_CH1[1]                      ; input  ; LVDS         ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB14     ; 203        ; 7        ; DATA_POS_ADC_CH1[4]                      ; input  ; LVDS         ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB15     ; 205        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB16     ; 207        ; 7        ; DATA_POS_ADC_CH1[5]                      ; input  ; LVDS         ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB17     ; 213        ; 7        ; DATA_POS_ADC_CH1[8]                      ; input  ; LVDS         ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB18     ; 227        ; 7        ; DATA_POS_ADC_CH1[10]                     ; input  ; LVDS         ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB19     ; 241        ; 7        ; DATA_POS_ADC_CH1[11]                     ; input  ; LVDS         ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB20     ; 243        ; 7        ; ADC_1_POS_OR                             ; input  ; LVDS         ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB21     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 486        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B4       ; 483        ; 3        ; EXT_TR_IN                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B5       ; 481        ; 3        ; GPS_SDO                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B6       ; 479        ; 3        ; SPY_CON                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B7       ; 459        ; 3        ; USB_DATA[0]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B8       ; 457        ; 3        ; USB_DATA[2]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B9       ; 447        ; 3        ; USB_DATA[7]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B10      ; 439        ; 3        ; USB_DATA[3]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B11      ; 433        ; 3        ; USB_WR                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B12      ; 429        ; 4        ; CLK200MHz_LVDS(n)                        ; input  ; LVDS         ;         ; Column I/O ; N               ; no       ; Off          ;
; B13      ; 427        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B14      ; 422        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B15      ; 413        ; 4        ; LVDS_OUT4(n)                             ; output ; LVDS         ;         ; Column I/O ; N               ; no       ; Off          ;
; B16      ; 411        ; 4        ; LVDS_OUT3(n)                             ; output ; LVDS         ;         ; Column I/O ; N               ; no       ; Off          ;
; B17      ; 403        ; 4        ; LVDS_OUT2(n)                             ; output ; LVDS         ;         ; Column I/O ; N               ; no       ; Off          ;
; B18      ; 379        ; 4        ; LVDS_IN3(n)                              ; input  ; LVDS         ;         ; Column I/O ; N               ; no       ; Off          ;
; B19      ; 377        ; 4        ; LVDS_IN2(n)                              ; input  ; LVDS         ;         ; Column I/O ; N               ; no       ; Off          ;
; B20      ; 375        ; 4        ; LVDS_IN1(n)                              ; input  ; LVDS         ;         ; Column I/O ; N               ; no       ; Off          ;
; B21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C1       ; 8          ; 2        ; ADC_A0                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C2       ; 9          ; 2        ; ADC_A1                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C3       ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C4       ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C7       ; 474        ; 3        ; USB_RXF                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C9       ; 464        ; 3        ; USB_DATA[4]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C10      ; 445        ; 3        ; USB_DATA[5]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C12      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C13      ; 415        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C14      ; 398        ; 4        ; LVDS_OUT1                                ; output ; LVDS         ;         ; Column I/O ; Y               ; no       ; Off          ;
; C15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C16      ; 388        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C17      ; 374        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C18      ; 373        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C19      ; 367        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C20      ; 368        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C21      ; 360        ; 5        ; DAC_DATA_4                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C22      ; 361        ; 5        ; DAC_nCS2                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D1       ; 26         ; 2        ; ADC_DATA[7]                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D2       ; 27         ; 2        ; ADC_DATA[6]                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D3       ; 2          ; 2        ; SERIAL_NUMBER[8]                         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D4       ; 3          ; 2        ; SERIAL_NUMBER[5]                         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D5       ; 4          ; 2        ; SERIAL_NUMBER[6]                         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D6       ; 5          ; 2        ; SERIAL_NUMBER[7]                         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D7       ; 466        ; 3        ; HITLED1                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D8       ; 463        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D9       ; 454        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 436        ; 3        ; nMASTER                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D12      ; 431        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D14      ; 408        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D15      ; 397        ; 4        ; LVDS_OUT1(n)                             ; output ; LVDS         ;         ; Column I/O ; N               ; no       ; Off          ;
; D16      ; 389        ; 4        ; LVDS_IN4(n)                              ; input  ; LVDS         ;         ; Column I/O ; N               ; no       ; Off          ;
; D17      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D19      ; 369        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D20      ; 370        ; 5        ; nSYSRST                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D21      ; 351        ; 5        ; DAC_DATA_5                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D22      ; 352        ; 5        ; DAC_DATA_3                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E1       ; 32         ; 2        ; ADC_DATA[5]                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ; 33         ; 2        ; ADC_DATA[4]                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E3       ; 6          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E4       ; 7          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E5       ;            ;          ; VCCD_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E6       ;            ;          ; VCCA_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E7       ; 472        ; 3        ; LED7                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E8       ; 462        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E9       ; 453        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E10      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E11      ; 435        ; 3        ; LED3                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E12      ; 432        ; 3        ; CLK10MHz                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E13      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E14      ; 407        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E15      ; 390        ; 4        ; LVDS_IN4                                 ; input  ; LVDS         ;         ; Column I/O ; Y               ; no       ; Off          ;
; E16      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E17      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E18      ; 372        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E19      ; 371        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E20      ; 358        ; 5        ; DAC_DATA_1                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E21      ; 349        ; 5        ; DAC_DATA_6                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E22      ; 350        ; 5        ; DAC_DATA_2                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F1       ; 34         ; 2        ; ADC_nCS                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F2       ; 35         ; 2        ; ADC_nWR_RDY                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F3       ; 25         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F4       ; 15         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F5       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; GNDA_PLL3                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F8       ; 467        ; 3        ; HITLED2                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F9       ; 461        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F10      ; 442        ; 3        ; LED6                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F11      ; 441        ; 3        ; nSLAVE_PRESENT                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F12      ; 418        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F13      ; 410        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F14      ; 409        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F15      ; 400        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F16      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F17      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F18      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F20      ; 359        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F21      ; 342        ; 5        ; DAC_DATA_0                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F22      ; 343        ; 5        ; DAC_DATA_7                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G1       ; 45         ; 2        ; ADC_MODE                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G2       ; 46         ; 2        ; ADC_DATA[0]                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G3       ; 28         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 17         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G6       ; 16         ; 2        ; SERIAL_NUMBER[4]                         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G7       ; 475        ; 3        ; LED8                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G8       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G11      ; 438        ; 3        ; LED4                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G16      ; 381        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G17      ; 353        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G18      ; 354        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G19      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G20      ; 357        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G21      ; 338        ; 5        ; DAC_nRD                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G22      ; 339        ; 5        ; DAC_nCS1                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H1       ; 50         ; 2        ; ADC_DATA[1]                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H2       ; 51         ; 2        ; ADC_DATA[2]                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H3       ; 44         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H4       ; 29         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H5       ; 30         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H6       ; 31         ; 2        ; SERIAL_NUMBER[9]                         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H7       ; 476        ; 3        ; LED9                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H8       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ; 437        ; 3        ; LED5                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H14      ; 391        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H15      ; 382        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H16      ; 334        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H17      ; 346        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H18      ; 345        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H19      ; 324        ; 5        ; SERIAL_NUMBER[3]                         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H21      ; 318        ; 5        ; DAC_nCLR                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H22      ; 319        ; 5        ; DAC_nWR                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J1       ; 55         ; 2        ; ADC_DATA[3]                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J2       ; 56         ; 2        ; ADC_nRD                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J3       ; 53         ; 2        ; ADC_nINT                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J4       ; 54         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J5       ; 48         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J6       ; 47         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J7       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ; 392        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J15      ; 335        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J16      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J17      ; 333        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J18      ; 331        ; 5        ; SERIAL_NUMBER[2]                         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J19      ; 330        ; 5        ; SERIAL_NUMBER[1]                         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J20      ; 323        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J21      ; 314        ; 5        ; DAC_nLDAC                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J22      ; 315        ; 5        ; DAC_A2                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K1       ; 63         ; 2        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K2       ; 58         ; 2        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ; 62         ; 2        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 57         ; 2        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K6       ; 59         ; 2        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ; 317        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K18      ; 322        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K20      ; 325        ; 5        ; SERIAL_NUMBER[0]                         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K21      ; 312        ; 5        ; DAC_A1                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K22      ; 313        ; 5        ; DAC_A0                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L1       ; 64         ; 2        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L2       ; 65         ; 2        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L3       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L4       ; 66         ; 2        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L5       ; 60         ; 2        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 61         ; 2        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L7       ; 52         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L8       ; 49         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ; 316        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L18      ; 311        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L19      ; 310        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L20      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L21      ; 308        ; 5        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L22      ; 309        ; 5        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M1       ; 67         ; 1        ; DCO_NEG_ADC_CH2                          ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M2       ; 68         ; 1        ; DCO_NEG_ADC_CH2(n)                       ; input  ; LVDS         ;         ; Row I/O    ; N               ; no       ; Off          ;
; M3       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ; 69         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M6       ; 70         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M7       ; 76         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M8       ; 75         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ; 294        ; 6        ; COMPH1                                   ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M16      ; 293        ; 6        ; COMPH1(n)                                ; input  ; LVDS         ;         ; Row I/O    ; N               ; no       ; Off          ;
; M17      ; 301        ; 6        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ; 305        ; 6        ; COMPL1                                   ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M19      ; 304        ; 6        ; COMPL1(n)                                ; input  ; LVDS         ;         ; Row I/O    ; N               ; no       ; Off          ;
; M20      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M21      ; 306        ; 6        ; DCO_NEG_ADC_CH1(n)                       ; input  ; LVDS         ;         ; Row I/O    ; N               ; no       ; Off          ;
; M22      ; 307        ; 6        ; DCO_NEG_ADC_CH1                          ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N1       ; 71         ; 1        ; ADC_2_NEG_OR                             ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N2       ; 72         ; 1        ; ADC_2_NEG_OR(n)                          ; input  ; LVDS         ;         ; Row I/O    ; N               ; no       ; Off          ;
; N3       ; 81         ; 1        ; COMPL2                                   ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N4       ; 82         ; 1        ; COMPL2(n)                                ; input  ; LVDS         ;         ; Row I/O    ; N               ; no       ; Off          ;
; N5       ; 78         ; 1        ; COMPH2(n)                                ; input  ; LVDS         ;         ; Row I/O    ; N               ; no       ; Off          ;
; N6       ; 77         ; 1        ; COMPH2                                   ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ; 290        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ; 300        ; 6        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ; 299        ; 6        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ; 298        ; 6        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N21      ; 302        ; 6        ; ADC_1_NEG_OR(n)                          ; input  ; LVDS         ;         ; Row I/O    ; N               ; no       ; Off          ;
; N22      ; 303        ; 6        ; ADC_1_NEG_OR                             ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P1       ; 73         ; 1        ; DATA_NEG_ADC_CH2[11]                     ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P2       ; 74         ; 1        ; DATA_NEG_ADC_CH2[11](n)                  ; input  ; LVDS         ;         ; Row I/O    ; N               ; no       ; Off          ;
; P3       ; 83         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P4       ; 98         ; 1        ; DATA_NEG_ADC_CH2[10]                     ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P5       ; 88         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P6       ; 89         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P7       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P15      ; 289        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P16      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P17      ; 277        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P18      ; 278        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P19      ; 292        ; 6        ; DATA_NEG_ADC_CH1[11]                     ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P20      ; 291        ; 6        ; DATA_NEG_ADC_CH1[11](n)                  ; input  ; LVDS         ;         ; Row I/O    ; N               ; no       ; Off          ;
; P21      ; 295        ; 6        ; DATA_NEG_ADC_CH1[10](n)                  ; input  ; LVDS         ;         ; Row I/O    ; N               ; no       ; Off          ;
; P22      ; 296        ; 6        ; DATA_NEG_ADC_CH1[10]                     ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R1       ; 90         ; 1        ; DATA_NEG_ADC_CH2[9]                      ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R2       ; 91         ; 1        ; DATA_NEG_ADC_CH2[9](n)                   ; input  ; LVDS         ;         ; Row I/O    ; N               ; no       ; Off          ;
; R3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ; 99         ; 1        ; DATA_NEG_ADC_CH2[10](n)                  ; input  ; LVDS         ;         ; Row I/O    ; N               ; no       ; Off          ;
; R5       ; 104        ; 1        ; DATA_NEG_ADC_CH2[8]                      ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R6       ; 105        ; 1        ; DATA_NEG_ADC_CH2[8](n)                   ; input  ; LVDS         ;         ; Row I/O    ; N               ; no       ; Off          ;
; R7       ; 87         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R8       ; 86         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ; 178        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ; 225        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R15      ; 226        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R16      ; 235        ; 7        ; DATA_POS_ADC_CH1[7]                      ; input  ; LVDS         ;         ; Column I/O ; Y               ; no       ; Off          ;
; R17      ; 265        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R18      ; 275        ; 6        ; DATA_NEG_ADC_CH1[9](n)                   ; input  ; LVDS         ;         ; Row I/O    ; N               ; no       ; Off          ;
; R19      ; 276        ; 6        ; DATA_NEG_ADC_CH1[9]                      ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R20      ; 288        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R21      ; 283        ; 6        ; DATA_NEG_ADC_CH1[8](n)                   ; input  ; LVDS         ;         ; Row I/O    ; N               ; no       ; Off          ;
; R22      ; 284        ; 6        ; DATA_NEG_ADC_CH1[8]                      ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T1       ; 96         ; 1        ; DATA_NEG_ADC_CH2[7]                      ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T2       ; 97         ; 1        ; DATA_NEG_ADC_CH2[7](n)                   ; input  ; LVDS         ;         ; Row I/O    ; N               ; no       ; Off          ;
; T3       ; 112        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T4       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T5       ; 110        ; 1        ; DATA_NEG_ADC_CH2[6]                      ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T6       ; 111        ; 1        ; DATA_NEG_ADC_CH2[6](n)                   ; input  ; LVDS         ;         ; Row I/O    ; N               ; no       ; Off          ;
; T7       ; 142        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T8       ; 141        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T9       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ; 177        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T16      ; 236        ; 7        ; DATA_POS_ADC_CH1[7](n)                   ; input  ; LVDS         ;         ; Column I/O ; N               ; no       ; Off          ;
; T17      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T18      ; 252        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T19      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 281        ; 6        ; DATA_NEG_ADC_CH1[7](n)                   ; input  ; LVDS         ;         ; Row I/O    ; N               ; no       ; Off          ;
; T22      ; 282        ; 6        ; DATA_NEG_ADC_CH1[7]                      ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U1       ; 101        ; 1        ; DATA_NEG_ADC_CH2[5]                      ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U2       ; 102        ; 1        ; DATA_NEG_ADC_CH2[5](n)                   ; input  ; LVDS         ;         ; Row I/O    ; N               ; no       ; Off          ;
; U3       ; 113        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U4       ; 129        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U5       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U7       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U8       ; 145        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U9       ; 163        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U10      ; 164        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U11      ; 185        ; 8        ; DCO_POS_ADC_CH2                          ; input  ; LVDS         ;         ; Column I/O ; Y               ; no       ; Off          ;
; U12      ; 186        ; 8        ; DCO_POS_ADC_CH2(n)                       ; input  ; LVDS         ;         ; Column I/O ; N               ; no       ; Off          ;
; U13      ; 199        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U14      ; 217        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U15      ; 237        ; 7        ; DATA_POS_ADC_CH1[6]                      ; input  ; LVDS         ;         ; Column I/O ; Y               ; no       ; Off          ;
; U16      ;            ;          ; VCCA_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; VCCD_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U18      ; 251        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U19      ; 253        ; 6        ; DATA_NEG_ADC_CH1[5](n)                   ; input  ; LVDS         ;         ; Row I/O    ; N               ; no       ; Off          ;
; U20      ; 259        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U21      ; 273        ; 6        ; DATA_NEG_ADC_CH1[6](n)                   ; input  ; LVDS         ;         ; Row I/O    ; N               ; no       ; Off          ;
; U22      ; 274        ; 6        ; DATA_NEG_ADC_CH1[6]                      ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V1       ; 108        ; 1        ; DATA_NEG_ADC_CH2[4]                      ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V2       ; 109        ; 1        ; DATA_NEG_ADC_CH2[4](n)                   ; input  ; LVDS         ;         ; Row I/O    ; N               ; no       ; Off          ;
; V3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V4       ; 130        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V5       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V6       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V7       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V8       ; 153        ; 8        ; DATA_POS_ADC_CH2[5]                      ; input  ; LVDS         ;         ; Column I/O ; Y               ; no       ; Off          ;
; V9       ; 156        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V10      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; V11      ; 180        ; 8        ; DATA_POS_ADC_CH2[1](n)                   ; input  ; LVDS         ;         ; Column I/O ; N               ; no       ; Off          ;
; V12      ; 188        ; 7        ; DCO_POS_ADC_CH1(n)                       ; input  ; LVDS         ;         ; Column I/O ; N               ; no       ; Off          ;
; V13      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; V14      ; 210        ; 7        ; DATA_POS_ADC_CH1[2](n)                   ; input  ; LVDS         ;         ; Column I/O ; N               ; no       ; Off          ;
; V15      ; 238        ; 7        ; DATA_POS_ADC_CH1[6](n)                   ; input  ; LVDS         ;         ; Column I/O ; N               ; no       ; Off          ;
; V16      ;            ;          ; GNDA_PLL4                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ; 246        ; 6        ; DATA_NEG_ADC_CH1[3](n)                   ; input  ; LVDS         ;         ; Row I/O    ; N               ; no       ; Off          ;
; V20      ; 254        ; 6        ; DATA_NEG_ADC_CH1[5]                      ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V21      ; 271        ; 6        ; DATA_NEG_ADC_CH1[4](n)                   ; input  ; LVDS         ;         ; Row I/O    ; N               ; no       ; Off          ;
; V22      ; 272        ; 6        ; DATA_NEG_ADC_CH1[4]                      ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W1       ; 114        ; 1        ; DATA_NEG_ADC_CH2[3]                      ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W2       ; 115        ; 1        ; DATA_NEG_ADC_CH2[3](n)                   ; input  ; LVDS         ;         ; Row I/O    ; N               ; no       ; Off          ;
; W3       ; 122        ; 1        ; DATA_NEG_ADC_CH2[2]                      ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W4       ; 123        ; 1        ; DATA_NEG_ADC_CH2[2](n)                   ; input  ; LVDS         ;         ; Row I/O    ; N               ; no       ; Off          ;
; W5       ; 128        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W6       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W7       ; 154        ; 8        ; DATA_POS_ADC_CH2[5](n)                   ; input  ; LVDS         ;         ; Column I/O ; N               ; no       ; Off          ;
; W8       ; 155        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W9       ; 160        ; 8        ; DATA_POS_ADC_CH2[4](n)                   ; input  ; LVDS         ;         ; Column I/O ; N               ; no       ; Off          ;
; W10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W11      ; 179        ; 8        ; DATA_POS_ADC_CH2[1]                      ; input  ; LVDS         ;         ; Column I/O ; Y               ; no       ; Off          ;
; W12      ; 187        ; 7        ; DCO_POS_ADC_CH1                          ; input  ; LVDS         ;         ; Column I/O ; Y               ; no       ; Off          ;
; W13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ; 209        ; 7        ; DATA_POS_ADC_CH1[2]                      ; input  ; LVDS         ;         ; Column I/O ; Y               ; no       ; Off          ;
; W15      ; 220        ; 7        ; DATA_POS_ADC_CH1[3](n)                   ; input  ; LVDS         ;         ; Column I/O ; N               ; no       ; Off          ;
; W16      ; 240        ; 7        ; DATA_POS_ADC_CH1[9](n)                   ; input  ; LVDS         ;         ; Column I/O ; N               ; no       ; Off          ;
; W17      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W18      ; 250        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ; 247        ; 6        ; DATA_NEG_ADC_CH1[3]                      ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W21      ; 260        ; 6        ; DATA_NEG_ADC_CH1[2](n)                   ; input  ; LVDS         ;         ; Row I/O    ; N               ; no       ; Off          ;
; W22      ; 261        ; 6        ; DATA_NEG_ADC_CH1[2]                      ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y1       ; 116        ; 1        ; DATA_NEG_ADC_CH2[1]                      ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y2       ; 117        ; 1        ; DATA_NEG_ADC_CH2[1](n)                   ; input  ; LVDS         ;         ; Row I/O    ; N               ; no       ; Off          ;
; Y3       ; 126        ; 1        ; DATA_NEG_ADC_CH2[0]                      ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y4       ; 127        ; 1        ; DATA_NEG_ADC_CH2[0](n)                   ; input  ; LVDS         ;         ; Row I/O    ; N               ; no       ; Off          ;
; Y5       ; 135        ; 8        ; DATA_POS_ADC_CH2[9]                      ; input  ; LVDS         ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y6       ; 136        ; 8        ; DATA_POS_ADC_CH2[9](n)                   ; input  ; LVDS         ;         ; Column I/O ; N               ; no       ; Off          ;
; Y7       ; 143        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y9       ; 159        ; 8        ; DATA_POS_ADC_CH2[4]                      ; input  ; LVDS         ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y10      ; 172        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y11      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y12      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y13      ; 202        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y14      ; 219        ; 7        ; DATA_POS_ADC_CH1[3]                      ; input  ; LVDS         ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y16      ; 229        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y17      ; 239        ; 7        ; DATA_POS_ADC_CH1[9]                      ; input  ; LVDS         ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y18      ; 245        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y19      ; 248        ; 6        ; DATA_NEG_ADC_CH1[1](n)                   ; input  ; LVDS         ;         ; Row I/O    ; N               ; no       ; Off          ;
; Y20      ; 249        ; 6        ; DATA_NEG_ADC_CH1[1]                      ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y21      ; 268        ; 6        ; DATA_NEG_ADC_CH1[0](n)                   ; input  ; LVDS         ;         ; Row I/O    ; N               ; no       ; Off          ;
; Y22      ; 269        ; 6        ; DATA_NEG_ADC_CH1[0]                      ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-----------------------------------------------------------------------+
; PLL Summary                                                           ;
+----------------------------------+------------------------------------+
; Name                             ; PLL:u4|altpll:altpll_component|pll ;
+----------------------------------+------------------------------------+
; SDC pin name                     ; u4|altpll_component|pll            ;
; PLL mode                         ; Normal                             ;
; Compensate clock                 ; clock0                             ;
; Compensated input/output pins    ; --                                 ;
; Self reset on gated loss of lock ; Off                                ;
; Gate lock counter                ; --                                 ;
; Input frequency 0                ; 200.0 MHz                          ;
; Input frequency 1                ; --                                 ;
; Nominal PFD frequency            ; 200.0 MHz                          ;
; Nominal VCO frequency            ; 800.0 MHz                          ;
; VCO post scale                   ; --                                 ;
; VCO multiply                     ; --                                 ;
; VCO divide                       ; --                                 ;
; Freq min lock                    ; 125.0 MHz                          ;
; Freq max lock                    ; 250.0 MHz                          ;
; M VCO Tap                        ; 0                                  ;
; M Initial                        ; 1                                  ;
; M value                          ; 4                                  ;
; N value                          ; 1                                  ;
; Preserve PLL counter order       ; Off                                ;
; PLL location                     ; PLL_3                              ;
; Inclk0 signal                    ; CLK200MHz_LVDS                     ;
; Inclk1 signal                    ; --                                 ;
; Inclk0 signal type               ; Dedicated Pin                      ;
; Inclk1 signal type               ; --                                 ;
+----------------------------------+------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                  ;
+--------------------------------------+--------------+------+-----+------------------+-------------+------------+---------+---------------+------------+---------+---------+--------------------------------+
; Name                                 ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Initial ; VCO Tap ; SDC Pin Name                   ;
+--------------------------------------+--------------+------+-----+------------------+-------------+------------+---------+---------------+------------+---------+---------+--------------------------------+
; PLL:u4|altpll:altpll_component|_clk0 ; clock0       ; 1    ; 1   ; 200.0 MHz        ; 0 (0 ps)    ; 50/50      ; C0      ; 4             ; 2/2 Even   ; 1       ; 0       ; u4|altpll_component|pll|clk[0] ;
+--------------------------------------+--------------+------+-----+------------------+-------------+------------+---------+---------------+------------+---------+---------+--------------------------------+


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                             ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                   ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                 ; Library Name ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |hisparc                                     ; 6405 (1)    ; 4095 (0)                  ; 0 (0)         ; 290184      ; 72   ; 0            ; 0       ; 0         ; 212  ; 0            ; 2310 (1)     ; 1741 (0)          ; 2354 (0)         ; |hisparc                                                                                                                            ; work         ;
;    |CLK_DIV:u15|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |hisparc|CLK_DIV:u15                                                                                                                ; work         ;
;    |CONVERSION_12_TO_8_BIT:u6|               ; 257 (257)   ; 134 (134)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 122 (122)    ; 3 (3)             ; 132 (132)        ; |hisparc|CONVERSION_12_TO_8_BIT:u6                                                                                                  ; work         ;
;    |DATA_CONTROLLER:u11|                     ; 2605 (0)    ; 991 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1135 (0)     ; 90 (0)            ; 1380 (0)         ; |hisparc|DATA_CONTROLLER:u11                                                                                                        ; work         ;
;       |EVENT_DATA_HANDLER:u1|                ; 37 (37)     ; 31 (31)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 15 (15)           ; 20 (20)          ; |hisparc|DATA_CONTROLLER:u11|EVENT_DATA_HANDLER:u1                                                                                  ; work         ;
;       |READOUT_TIMED_OUT:u0|                 ; 12 (12)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 4 (4)             ; 6 (6)            ; |hisparc|DATA_CONTROLLER:u11|READOUT_TIMED_OUT:u0                                                                                   ; work         ;
;       |USB_READ_HANDLER:u4|                  ; 1466 (1466) ; 890 (890)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 576 (576)    ; 64 (64)           ; 826 (826)        ; |hisparc|DATA_CONTROLLER:u11|USB_READ_HANDLER:u4                                                                                    ; work         ;
;       |USB_WRITE_HANDLER:u2|                 ; 1107 (1107) ; 60 (60)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 555 (555)    ; 7 (7)             ; 545 (545)        ; |hisparc|DATA_CONTROLLER:u11|USB_WRITE_HANDLER:u2                                                                                   ; work         ;
;    |EVENT_FIFO:u7|                           ; 24 (8)      ; 10 (8)                    ; 0 (0)         ; 96168       ; 24   ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 2 (0)             ; 9 (0)            ; |hisparc|EVENT_FIFO:u7                                                                                                              ; work         ;
;       |altsyncram:RAM_BLOCK_rtl_0|           ; 24 (0)      ; 2 (0)                     ; 0 (0)         ; 96168       ; 24   ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 2 (0)             ; 9 (0)            ; |hisparc|EVENT_FIFO:u7|altsyncram:RAM_BLOCK_rtl_0                                                                                   ; work         ;
;          |altsyncram_f5f1:auto_generated|    ; 24 (0)      ; 2 (0)                     ; 0 (0)         ; 96168       ; 24   ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 2 (0)             ; 9 (0)            ; |hisparc|EVENT_FIFO:u7|altsyncram:RAM_BLOCK_rtl_0|altsyncram_f5f1:auto_generated                                                    ; work         ;
;             |altsyncram_ioi1:altsyncram1|    ; 24 (2)      ; 2 (2)                     ; 0 (0)         ; 96168       ; 24   ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 2 (2)             ; 9 (0)            ; |hisparc|EVENT_FIFO:u7|altsyncram:RAM_BLOCK_rtl_0|altsyncram_f5f1:auto_generated|altsyncram_ioi1:altsyncram1                        ; work         ;
;                |decode_3oa:decode4|          ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |hisparc|EVENT_FIFO:u7|altsyncram:RAM_BLOCK_rtl_0|altsyncram_f5f1:auto_generated|altsyncram_ioi1:altsyncram1|decode_3oa:decode4     ; work         ;
;                |decode_3oa:decode_a|         ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |hisparc|EVENT_FIFO:u7|altsyncram:RAM_BLOCK_rtl_0|altsyncram_f5f1:auto_generated|altsyncram_ioi1:altsyncram1|decode_3oa:decode_a    ; work         ;
;                |mux_jib:mux5|                ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 9 (9)            ; |hisparc|EVENT_FIFO:u7|altsyncram:RAM_BLOCK_rtl_0|altsyncram_f5f1:auto_generated|altsyncram_ioi1:altsyncram1|mux_jib:mux5           ; work         ;
;    |EVENT_FIFO_CONTROL:u8|                   ; 61 (61)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 41 (41)      ; 0 (0)             ; 20 (20)          ; |hisparc|EVENT_FIFO_CONTROL:u8                                                                                                      ; work         ;
;    |FIFO_SELECT:u25|                         ; 333 (333)   ; 212 (212)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 199 (199)         ; 115 (115)        ; |hisparc|FIFO_SELECT:u25                                                                                                            ; work         ;
;    |GPS_STUFF:u14|                           ; 2081 (2081) ; 1827 (1827)               ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 254 (254)    ; 1212 (1212)       ; 615 (615)        ; |hisparc|GPS_STUFF:u14                                                                                                              ; work         ;
;    |LED_DRIVER:u23|                          ; 29 (29)     ; 21 (21)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 21 (21)          ; |hisparc|LED_DRIVER:u23                                                                                                             ; work         ;
;    |LED_DRIVER:u24|                          ; 29 (29)     ; 21 (21)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 21 (21)          ; |hisparc|LED_DRIVER:u24                                                                                                             ; work         ;
;    |LED_DRIVER:u26|                          ; 29 (29)     ; 21 (21)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 21 (21)          ; |hisparc|LED_DRIVER:u26                                                                                                             ; work         ;
;    |LED_DRIVER:u27|                          ; 29 (29)     ; 21 (21)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 21 (21)          ; |hisparc|LED_DRIVER:u27                                                                                                             ; work         ;
;    |LED_DRIVER:u28|                          ; 29 (29)     ; 21 (21)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 21 (21)          ; |hisparc|LED_DRIVER:u28                                                                                                             ; work         ;
;    |LED_DRIVER:u29|                          ; 29 (29)     ; 21 (21)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 21 (21)          ; |hisparc|LED_DRIVER:u29                                                                                                             ; work         ;
;    |LED_ONE_SHOT:u0|                         ; 30 (30)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 22 (22)          ; |hisparc|LED_ONE_SHOT:u0                                                                                                            ; work         ;
;    |LVDS_MUX:u13|                            ; 18 (18)     ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 1 (1)             ; 7 (7)            ; |hisparc|LVDS_MUX:u13                                                                                                               ; work         ;
;    |PLL:u4|                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |hisparc|PLL:u4                                                                                                                     ; work         ;
;       |altpll:altpll_component|              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |hisparc|PLL:u4|altpll:altpll_component                                                                                             ; work         ;
;    |SOFT_RESET:u16|                          ; 7 (7)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 4 (4)            ; |hisparc|SOFT_RESET:u16                                                                                                             ; work         ;
;    |STORAGE_CHANNELS:u2|                     ; 537 (0)     ; 124 (0)                   ; 0 (0)         ; 194016      ; 48   ; 0            ; 0       ; 0         ; 0    ; 0            ; 413 (0)      ; 35 (0)            ; 89 (0)           ; |hisparc|STORAGE_CHANNELS:u2                                                                                                        ; work         ;
;       |DUAL_PORT_RAM:u1|                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 24252       ; 12   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |hisparc|STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u1                                                                                       ; work         ;
;          |altsyncram:RAM_BLOCK_rtl_6|        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 24252       ; 12   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |hisparc|STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u1|altsyncram:RAM_BLOCK_rtl_6                                                            ; work         ;
;             |altsyncram_t4f1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 24252       ; 12   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |hisparc|STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u1|altsyncram:RAM_BLOCK_rtl_6|altsyncram_t4f1:auto_generated                             ; work         ;
;                |altsyncram_0oi1:altsyncram1| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 24252       ; 12   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |hisparc|STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u1|altsyncram:RAM_BLOCK_rtl_6|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1 ; work         ;
;       |DUAL_PORT_RAM:u2|                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 24252       ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |hisparc|STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u2                                                                                       ; work         ;
;          |altsyncram:RAM_BLOCK_rtl_5|        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 24252       ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |hisparc|STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u2|altsyncram:RAM_BLOCK_rtl_5                                                            ; work         ;
;             |altsyncram_t4f1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 24252       ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |hisparc|STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u2|altsyncram:RAM_BLOCK_rtl_5|altsyncram_t4f1:auto_generated                             ; work         ;
;                |altsyncram_0oi1:altsyncram1| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 24252       ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |hisparc|STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u2|altsyncram:RAM_BLOCK_rtl_5|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1 ; work         ;
;       |DUAL_PORT_RAM:u3|                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 24252       ; 12   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |hisparc|STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u3                                                                                       ; work         ;
;          |altsyncram:RAM_BLOCK_rtl_8|        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 24252       ; 12   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |hisparc|STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u3|altsyncram:RAM_BLOCK_rtl_8                                                            ; work         ;
;             |altsyncram_t4f1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 24252       ; 12   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |hisparc|STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u3|altsyncram:RAM_BLOCK_rtl_8|altsyncram_t4f1:auto_generated                             ; work         ;
;                |altsyncram_0oi1:altsyncram1| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 24252       ; 12   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |hisparc|STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u3|altsyncram:RAM_BLOCK_rtl_8|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1 ; work         ;
;       |DUAL_PORT_RAM:u4|                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 24252       ; 12   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |hisparc|STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u4                                                                                       ; work         ;
;          |altsyncram:RAM_BLOCK_rtl_2|        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 24252       ; 12   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |hisparc|STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u4|altsyncram:RAM_BLOCK_rtl_2                                                            ; work         ;
;             |altsyncram_t4f1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 24252       ; 12   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |hisparc|STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u4|altsyncram:RAM_BLOCK_rtl_2|altsyncram_t4f1:auto_generated                             ; work         ;
;                |altsyncram_0oi1:altsyncram1| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 24252       ; 12   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |hisparc|STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u4|altsyncram:RAM_BLOCK_rtl_2|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1 ; work         ;
;       |DUAL_PORT_RAM:u5|                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 24252       ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |hisparc|STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u5                                                                                       ; work         ;
;          |altsyncram:RAM_BLOCK_rtl_1|        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 24252       ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |hisparc|STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u5|altsyncram:RAM_BLOCK_rtl_1                                                            ; work         ;
;             |altsyncram_t4f1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 24252       ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |hisparc|STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u5|altsyncram:RAM_BLOCK_rtl_1|altsyncram_t4f1:auto_generated                             ; work         ;
;                |altsyncram_0oi1:altsyncram1| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 24252       ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |hisparc|STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u5|altsyncram:RAM_BLOCK_rtl_1|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1 ; work         ;
;       |DUAL_PORT_RAM:u6|                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 24252       ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |hisparc|STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u6                                                                                       ; work         ;
;          |altsyncram:RAM_BLOCK_rtl_7|        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 24252       ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |hisparc|STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u6|altsyncram:RAM_BLOCK_rtl_7                                                            ; work         ;
;             |altsyncram_t4f1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 24252       ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |hisparc|STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u6|altsyncram:RAM_BLOCK_rtl_7|altsyncram_t4f1:auto_generated                             ; work         ;
;                |altsyncram_0oi1:altsyncram1| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 24252       ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |hisparc|STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u6|altsyncram:RAM_BLOCK_rtl_7|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1 ; work         ;
;       |DUAL_PORT_RAM:u7|                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 24252       ; 12   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |hisparc|STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u7                                                                                       ; work         ;
;          |altsyncram:RAM_BLOCK_rtl_4|        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 24252       ; 12   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |hisparc|STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u7|altsyncram:RAM_BLOCK_rtl_4                                                            ; work         ;
;             |altsyncram_t4f1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 24252       ; 12   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |hisparc|STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u7|altsyncram:RAM_BLOCK_rtl_4|altsyncram_t4f1:auto_generated                             ; work         ;
;                |altsyncram_0oi1:altsyncram1| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 24252       ; 12   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |hisparc|STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u7|altsyncram:RAM_BLOCK_rtl_4|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1 ; work         ;
;       |DUAL_PORT_RAM:u8|                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 24252       ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |hisparc|STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u8                                                                                       ; work         ;
;          |altsyncram:RAM_BLOCK_rtl_3|        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 24252       ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |hisparc|STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u8|altsyncram:RAM_BLOCK_rtl_3                                                            ; work         ;
;             |altsyncram_t4f1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 24252       ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |hisparc|STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u8|altsyncram:RAM_BLOCK_rtl_3|altsyncram_t4f1:auto_generated                             ; work         ;
;                |altsyncram_0oi1:altsyncram1| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 24252       ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |hisparc|STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u8|altsyncram:RAM_BLOCK_rtl_3|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1 ; work         ;
;       |RD_ADDRES_COUNTER:u13|                ; 56 (56)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 37 (37)      ; 5 (5)             ; 14 (14)          ; |hisparc|STORAGE_CHANNELS:u2|RD_ADDRES_COUNTER:u13                                                                                  ; work         ;
;       |RD_ADDRES_COUNTER:u15|                ; 56 (56)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 37 (37)      ; 6 (6)             ; 13 (13)          ; |hisparc|STORAGE_CHANNELS:u2|RD_ADDRES_COUNTER:u15                                                                                  ; work         ;
;       |RD_ADDRES_COUNTER:u16|                ; 57 (57)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 37 (37)      ; 7 (7)             ; 13 (13)          ; |hisparc|STORAGE_CHANNELS:u2|RD_ADDRES_COUNTER:u16                                                                                  ; work         ;
;       |RD_ADDRES_COUNTER:u18|                ; 57 (57)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 37 (37)      ; 7 (7)             ; 13 (13)          ; |hisparc|STORAGE_CHANNELS:u2|RD_ADDRES_COUNTER:u18                                                                                  ; work         ;
;       |WR_ADDRES_COUNTER:u12|                ; 175 (175)   ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 151 (151)    ; 5 (5)             ; 19 (19)          ; |hisparc|STORAGE_CHANNELS:u2|WR_ADDRES_COUNTER:u12                                                                                  ; work         ;
;       |WR_ADDRES_COUNTER:u17|                ; 137 (137)   ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 114 (114)    ; 5 (5)             ; 18 (18)          ; |hisparc|STORAGE_CHANNELS:u2|WR_ADDRES_COUNTER:u17                                                                                  ; work         ;
;    |SYNCHRONISATION:u5|                      ; 60 (60)     ; 60 (60)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 37 (37)           ; 23 (23)          ; |hisparc|SYNCHRONISATION:u5                                                                                                         ; work         ;
;    |SYNCHRONISATION:u9|                      ; 61 (61)     ; 60 (60)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 45 (45)           ; 15 (15)          ; |hisparc|SYNCHRONISATION:u9                                                                                                         ; work         ;
;    |THRESHOLD_COUNTERS:u1|                   ; 139 (139)   ; 135 (135)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 44 (44)           ; 94 (94)          ; |hisparc|THRESHOLD_COUNTERS:u1                                                                                                      ; work         ;
;    |TRIGGER_STUFF:u12|                       ; 641 (0)     ; 362 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 241 (0)      ; 73 (0)            ; 327 (0)          ; |hisparc|TRIGGER_STUFF:u12                                                                                                          ; work         ;
;       |DISCRIMINATORS:u1|                    ; 277 (277)   ; 85 (85)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 154 (154)    ; 15 (15)           ; 108 (108)        ; |hisparc|TRIGGER_STUFF:u12|DISCRIMINATORS:u1                                                                                        ; work         ;
;       |LED_DRIVER:u4|                        ; 29 (29)     ; 21 (21)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 21 (21)          ; |hisparc|TRIGGER_STUFF:u12|LED_DRIVER:u4                                                                                            ; work         ;
;       |LED_DRIVER:u5|                        ; 29 (29)     ; 21 (21)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 21 (21)          ; |hisparc|TRIGGER_STUFF:u12|LED_DRIVER:u5                                                                                            ; work         ;
;       |SLAVE_DETECTOR:u0|                    ; 55 (55)     ; 44 (44)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 4 (4)             ; 41 (41)          ; |hisparc|TRIGGER_STUFF:u12|SLAVE_DETECTOR:u0                                                                                        ; work         ;
;       |TRIGGER_MATRIX:u2|                    ; 252 (252)   ; 191 (191)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 61 (61)      ; 54 (54)           ; 137 (137)        ; |hisparc|TRIGGER_STUFF:u12|TRIGGER_MATRIX:u2                                                                                        ; work         ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                              ;
+-------------------------+----------+---------------+---------------+-----------------------+-----+
; Name                    ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+-------------------------+----------+---------------+---------------+-----------------------+-----+
; ADC_1_NEG_OR            ; Input    ; 0             ; 0             ; --                    ; --  ;
; ADC_1_POS_OR            ; Input    ; 0             ; 0             ; --                    ; --  ;
; ADC_2_NEG_OR            ; Input    ; 0             ; 0             ; --                    ; --  ;
; ADC_2_POS_OR            ; Input    ; 0             ; 0             ; --                    ; --  ;
; ADC_nINT                ; Input    ; 0             ; 0             ; --                    ; --  ;
; ADC_nWR_RDY             ; Input    ; 0             ; 0             ; --                    ; --  ;
; COMPH1                  ; Input    ; 0             ; 0             ; --                    ; --  ;
; COMPH2                  ; Input    ; 0             ; 0             ; --                    ; --  ;
; COMPL1                  ; Input    ; 0             ; 0             ; --                    ; --  ;
; COMPL2                  ; Input    ; 0             ; 0             ; --                    ; --  ;
; SPY_SDO                 ; Input    ; 6             ; 6             ; --                    ; --  ;
; GPS_SDO                 ; Input    ; 6             ; 6             ; --                    ; --  ;
; ONE_PPS                 ; Input    ; 6             ; 6             ; --                    ; --  ;
; LVDS_IN2                ; Input    ; 6             ; 6             ; --                    ; --  ;
; LVDS_IN1                ; Input    ; 6             ; 6             ; --                    ; --  ;
; LVDS_IN4                ; Input    ; 6             ; 6             ; --                    ; --  ;
; LVDS_IN3                ; Input    ; 6             ; 6             ; --                    ; --  ;
; CLK10MHz                ; Input    ; 0             ; 0             ; --                    ; --  ;
; nSYSRST                 ; Input    ; 6             ; 6             ; --                    ; --  ;
; USB_RXF                 ; Input    ; 6             ; 6             ; --                    ; --  ;
; USB_TXE                 ; Input    ; 6             ; 6             ; --                    ; --  ;
; SPY_CON                 ; Input    ; 6             ; 6             ; --                    ; --  ;
; CLK200MHz_LVDS          ; Input    ; --            ; --            ; --                    ; --  ;
; SERIAL_NUMBER[8]        ; Input    ; 6             ; 6             ; --                    ; --  ;
; SERIAL_NUMBER[0]        ; Input    ; 6             ; 6             ; --                    ; --  ;
; SERIAL_NUMBER[9]        ; Input    ; 6             ; 6             ; --                    ; --  ;
; SERIAL_NUMBER[1]        ; Input    ; 6             ; 6             ; --                    ; --  ;
; SERIAL_NUMBER[2]        ; Input    ; 6             ; 6             ; --                    ; --  ;
; SERIAL_NUMBER[3]        ; Input    ; 6             ; 6             ; --                    ; --  ;
; SERIAL_NUMBER[4]        ; Input    ; 6             ; 6             ; --                    ; --  ;
; SERIAL_NUMBER[5]        ; Input    ; 6             ; 6             ; --                    ; --  ;
; SERIAL_NUMBER[6]        ; Input    ; 6             ; 6             ; --                    ; --  ;
; SERIAL_NUMBER[7]        ; Input    ; 6             ; 6             ; --                    ; --  ;
; ADC_DATA[0]             ; Input    ; 6             ; 6             ; --                    ; --  ;
; ADC_DATA[1]             ; Input    ; 6             ; 6             ; --                    ; --  ;
; ADC_DATA[2]             ; Input    ; 6             ; 6             ; --                    ; --  ;
; ADC_DATA[3]             ; Input    ; 6             ; 6             ; --                    ; --  ;
; ADC_DATA[4]             ; Input    ; 6             ; 6             ; --                    ; --  ;
; ADC_DATA[5]             ; Input    ; 6             ; 6             ; --                    ; --  ;
; ADC_DATA[6]             ; Input    ; 6             ; 6             ; --                    ; --  ;
; ADC_DATA[7]             ; Input    ; 6             ; 6             ; --                    ; --  ;
; EXT_TR_IN               ; Input    ; 6             ; 6             ; --                    ; --  ;
; DATA_NEG_ADC_CH2[11]    ; Input    ; 6             ; 6             ; --                    ; --  ;
; DCO_NEG_ADC_CH2         ; Input    ; 0             ; 0             ; --                    ; --  ;
; DATA_NEG_ADC_CH2[10]    ; Input    ; 6             ; 6             ; --                    ; --  ;
; DATA_NEG_ADC_CH2[9]     ; Input    ; 6             ; 6             ; --                    ; --  ;
; DATA_NEG_ADC_CH2[8]     ; Input    ; 6             ; 6             ; --                    ; --  ;
; DATA_NEG_ADC_CH2[7]     ; Input    ; 6             ; 6             ; --                    ; --  ;
; DATA_NEG_ADC_CH2[6]     ; Input    ; 6             ; 6             ; --                    ; --  ;
; DATA_NEG_ADC_CH2[5]     ; Input    ; 6             ; 6             ; --                    ; --  ;
; DATA_NEG_ADC_CH2[4]     ; Input    ; 6             ; 6             ; --                    ; --  ;
; DATA_NEG_ADC_CH2[3]     ; Input    ; 5             ; 6             ; --                    ; --  ;
; DATA_NEG_ADC_CH2[2]     ; Input    ; 6             ; 5             ; --                    ; --  ;
; DATA_NEG_ADC_CH2[1]     ; Input    ; 5             ; 6             ; --                    ; --  ;
; DATA_NEG_ADC_CH2[0]     ; Input    ; 6             ; 6             ; --                    ; --  ;
; DATA_NEG_ADC_CH1[11]    ; Input    ; 6             ; 6             ; --                    ; --  ;
; DCO_NEG_ADC_CH1         ; Input    ; 0             ; 0             ; --                    ; --  ;
; DATA_NEG_ADC_CH1[10]    ; Input    ; 6             ; 6             ; --                    ; --  ;
; DATA_NEG_ADC_CH1[9]     ; Input    ; 6             ; 6             ; --                    ; --  ;
; DATA_NEG_ADC_CH1[8]     ; Input    ; 6             ; 6             ; --                    ; --  ;
; DATA_NEG_ADC_CH1[7]     ; Input    ; 6             ; 6             ; --                    ; --  ;
; DATA_NEG_ADC_CH1[6]     ; Input    ; 6             ; 6             ; --                    ; --  ;
; DATA_NEG_ADC_CH1[5]     ; Input    ; 5             ; 6             ; --                    ; --  ;
; DATA_NEG_ADC_CH1[4]     ; Input    ; 6             ; 6             ; --                    ; --  ;
; DATA_NEG_ADC_CH1[3]     ; Input    ; 6             ; 5             ; --                    ; --  ;
; DATA_NEG_ADC_CH1[2]     ; Input    ; 6             ; 5             ; --                    ; --  ;
; DATA_NEG_ADC_CH1[1]     ; Input    ; 5             ; 6             ; --                    ; --  ;
; DATA_NEG_ADC_CH1[0]     ; Input    ; 6             ; 6             ; --                    ; --  ;
; DATA_POS_ADC_CH2[11]    ; Input    ; 6             ; 6             ; --                    ; --  ;
; DCO_POS_ADC_CH2         ; Input    ; 0             ; 0             ; --                    ; --  ;
; DATA_POS_ADC_CH2[10]    ; Input    ; 6             ; 6             ; --                    ; --  ;
; DATA_POS_ADC_CH2[9]     ; Input    ; 6             ; 6             ; --                    ; --  ;
; DATA_POS_ADC_CH2[8]     ; Input    ; 6             ; 6             ; --                    ; --  ;
; DATA_POS_ADC_CH2[7]     ; Input    ; 6             ; 6             ; --                    ; --  ;
; DATA_POS_ADC_CH2[6]     ; Input    ; 6             ; 6             ; --                    ; --  ;
; DATA_POS_ADC_CH2[5]     ; Input    ; 6             ; 6             ; --                    ; --  ;
; DATA_POS_ADC_CH2[4]     ; Input    ; 6             ; 6             ; --                    ; --  ;
; DATA_POS_ADC_CH2[3]     ; Input    ; 6             ; 6             ; --                    ; --  ;
; DATA_POS_ADC_CH2[2]     ; Input    ; 6             ; 6             ; --                    ; --  ;
; DATA_POS_ADC_CH2[1]     ; Input    ; 6             ; 6             ; --                    ; --  ;
; DATA_POS_ADC_CH2[0]     ; Input    ; 6             ; 6             ; --                    ; --  ;
; DATA_POS_ADC_CH1[11]    ; Input    ; 6             ; 6             ; --                    ; --  ;
; DCO_POS_ADC_CH1         ; Input    ; 0             ; 0             ; --                    ; --  ;
; DATA_POS_ADC_CH1[10]    ; Input    ; 6             ; 6             ; --                    ; --  ;
; DATA_POS_ADC_CH1[9]     ; Input    ; 6             ; 6             ; --                    ; --  ;
; DATA_POS_ADC_CH1[8]     ; Input    ; 6             ; 6             ; --                    ; --  ;
; DATA_POS_ADC_CH1[7]     ; Input    ; 6             ; 6             ; --                    ; --  ;
; DATA_POS_ADC_CH1[6]     ; Input    ; 6             ; 6             ; --                    ; --  ;
; DATA_POS_ADC_CH1[5]     ; Input    ; 6             ; 6             ; --                    ; --  ;
; DATA_POS_ADC_CH1[4]     ; Input    ; 6             ; 6             ; --                    ; --  ;
; DATA_POS_ADC_CH1[3]     ; Input    ; 6             ; 6             ; --                    ; --  ;
; DATA_POS_ADC_CH1[2]     ; Input    ; 6             ; 6             ; --                    ; --  ;
; DATA_POS_ADC_CH1[1]     ; Input    ; 6             ; 6             ; --                    ; --  ;
; DATA_POS_ADC_CH1[0]     ; Input    ; 6             ; 6             ; --                    ; --  ;
; ADC_A0                  ; Output   ; --            ; --            ; --                    ; --  ;
; ADC_A1                  ; Output   ; --            ; --            ; --                    ; --  ;
; ADC_MODE                ; Output   ; --            ; --            ; --                    ; --  ;
; ADC_nCS                 ; Output   ; --            ; --            ; --                    ; --  ;
; ADC_nRD                 ; Output   ; --            ; --            ; --                    ; --  ;
; DAC_A0                  ; Output   ; --            ; --            ; --                    ; --  ;
; DAC_A1                  ; Output   ; --            ; --            ; --                    ; --  ;
; DAC_A2                  ; Output   ; --            ; --            ; --                    ; --  ;
; DAC_DATA_0              ; Output   ; --            ; --            ; --                    ; --  ;
; DAC_DATA_1              ; Output   ; --            ; --            ; --                    ; --  ;
; DAC_DATA_2              ; Output   ; --            ; --            ; --                    ; --  ;
; DAC_DATA_3              ; Output   ; --            ; --            ; --                    ; --  ;
; DAC_DATA_4              ; Output   ; --            ; --            ; --                    ; --  ;
; DAC_DATA_5              ; Output   ; --            ; --            ; --                    ; --  ;
; DAC_DATA_6              ; Output   ; --            ; --            ; --                    ; --  ;
; DAC_DATA_7              ; Output   ; --            ; --            ; --                    ; --  ;
; DAC_nCLR                ; Output   ; --            ; --            ; --                    ; --  ;
; DAC_nCS1                ; Output   ; --            ; --            ; --                    ; --  ;
; DAC_nCS2                ; Output   ; --            ; --            ; --                    ; --  ;
; DAC_nLDAC               ; Output   ; --            ; --            ; --                    ; --  ;
; DAC_nRD                 ; Output   ; --            ; --            ; --                    ; --  ;
; DAC_nWR                 ; Output   ; --            ; --            ; --                    ; --  ;
; GPS_SDI                 ; Output   ; --            ; --            ; --                    ; --  ;
; HITLED1                 ; Output   ; --            ; --            ; --                    ; --  ;
; HITLED2                 ; Output   ; --            ; --            ; --                    ; --  ;
; LED3                    ; Output   ; --            ; --            ; --                    ; --  ;
; LED4                    ; Output   ; --            ; --            ; --                    ; --  ;
; LED5                    ; Output   ; --            ; --            ; --                    ; --  ;
; LED6                    ; Output   ; --            ; --            ; --                    ; --  ;
; LED7                    ; Output   ; --            ; --            ; --                    ; --  ;
; LED8                    ; Output   ; --            ; --            ; --                    ; --  ;
; LED9                    ; Output   ; --            ; --            ; --                    ; --  ;
; LVDS_OUT1               ; Output   ; --            ; --            ; --                    ; --  ;
; LVDS_OUT2               ; Output   ; --            ; --            ; --                    ; --  ;
; LVDS_OUT3               ; Output   ; --            ; --            ; --                    ; --  ;
; LVDS_OUT4               ; Output   ; --            ; --            ; --                    ; --  ;
; SPY_SDI                 ; Output   ; --            ; --            ; --                    ; --  ;
; USB_RD                  ; Output   ; --            ; --            ; --                    ; --  ;
; USB_WR                  ; Output   ; --            ; --            ; --                    ; --  ;
; nMASTER                 ; Output   ; --            ; --            ; --                    ; --  ;
; nSLAVE_PRESENT          ; Output   ; --            ; --            ; --                    ; --  ;
; USB_DATA[0]             ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; USB_DATA[1]             ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; USB_DATA[2]             ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; USB_DATA[3]             ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; USB_DATA[4]             ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; USB_DATA[5]             ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; USB_DATA[6]             ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; USB_DATA[7]             ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; ADC_1_NEG_OR(n)         ; Input    ; --            ; --            ; --                    ; --  ;
; ADC_1_POS_OR(n)         ; Input    ; --            ; --            ; --                    ; --  ;
; ADC_2_NEG_OR(n)         ; Input    ; --            ; --            ; --                    ; --  ;
; ADC_2_POS_OR(n)         ; Input    ; --            ; --            ; --                    ; --  ;
; COMPH1(n)               ; Input    ; --            ; --            ; --                    ; --  ;
; COMPH2(n)               ; Input    ; --            ; --            ; --                    ; --  ;
; COMPL1(n)               ; Input    ; --            ; --            ; --                    ; --  ;
; COMPL2(n)               ; Input    ; --            ; --            ; --                    ; --  ;
; LVDS_OUT1(n)            ; Output   ; --            ; --            ; --                    ; --  ;
; LVDS_OUT2(n)            ; Output   ; --            ; --            ; --                    ; --  ;
; LVDS_OUT3(n)            ; Output   ; --            ; --            ; --                    ; --  ;
; LVDS_OUT4(n)            ; Output   ; --            ; --            ; --                    ; --  ;
; LVDS_IN2(n)             ; Input    ; --            ; --            ; --                    ; --  ;
; LVDS_IN1(n)             ; Input    ; --            ; --            ; --                    ; --  ;
; LVDS_IN4(n)             ; Input    ; --            ; --            ; --                    ; --  ;
; LVDS_IN3(n)             ; Input    ; --            ; --            ; --                    ; --  ;
; CLK200MHz_LVDS(n)       ; Input    ; --            ; --            ; --                    ; --  ;
; DATA_NEG_ADC_CH2[11](n) ; Input    ; --            ; --            ; --                    ; --  ;
; DCO_NEG_ADC_CH2(n)      ; Input    ; --            ; --            ; --                    ; --  ;
; DATA_NEG_ADC_CH2[10](n) ; Input    ; --            ; --            ; --                    ; --  ;
; DATA_NEG_ADC_CH2[9](n)  ; Input    ; --            ; --            ; --                    ; --  ;
; DATA_NEG_ADC_CH2[8](n)  ; Input    ; --            ; --            ; --                    ; --  ;
; DATA_NEG_ADC_CH2[7](n)  ; Input    ; --            ; --            ; --                    ; --  ;
; DATA_NEG_ADC_CH2[6](n)  ; Input    ; --            ; --            ; --                    ; --  ;
; DATA_NEG_ADC_CH2[5](n)  ; Input    ; --            ; --            ; --                    ; --  ;
; DATA_NEG_ADC_CH2[4](n)  ; Input    ; --            ; --            ; --                    ; --  ;
; DATA_NEG_ADC_CH2[3](n)  ; Input    ; --            ; --            ; --                    ; --  ;
; DATA_NEG_ADC_CH2[2](n)  ; Input    ; --            ; --            ; --                    ; --  ;
; DATA_NEG_ADC_CH2[1](n)  ; Input    ; --            ; --            ; --                    ; --  ;
; DATA_NEG_ADC_CH2[0](n)  ; Input    ; --            ; --            ; --                    ; --  ;
; DATA_NEG_ADC_CH1[11](n) ; Input    ; --            ; --            ; --                    ; --  ;
; DCO_NEG_ADC_CH1(n)      ; Input    ; --            ; --            ; --                    ; --  ;
; DATA_NEG_ADC_CH1[10](n) ; Input    ; --            ; --            ; --                    ; --  ;
; DATA_NEG_ADC_CH1[9](n)  ; Input    ; --            ; --            ; --                    ; --  ;
; DATA_NEG_ADC_CH1[8](n)  ; Input    ; --            ; --            ; --                    ; --  ;
; DATA_NEG_ADC_CH1[7](n)  ; Input    ; --            ; --            ; --                    ; --  ;
; DATA_NEG_ADC_CH1[6](n)  ; Input    ; --            ; --            ; --                    ; --  ;
; DATA_NEG_ADC_CH1[5](n)  ; Input    ; --            ; --            ; --                    ; --  ;
; DATA_NEG_ADC_CH1[4](n)  ; Input    ; --            ; --            ; --                    ; --  ;
; DATA_NEG_ADC_CH1[3](n)  ; Input    ; --            ; --            ; --                    ; --  ;
; DATA_NEG_ADC_CH1[2](n)  ; Input    ; --            ; --            ; --                    ; --  ;
; DATA_NEG_ADC_CH1[1](n)  ; Input    ; --            ; --            ; --                    ; --  ;
; DATA_NEG_ADC_CH1[0](n)  ; Input    ; --            ; --            ; --                    ; --  ;
; DATA_POS_ADC_CH2[11](n) ; Input    ; --            ; --            ; --                    ; --  ;
; DCO_POS_ADC_CH2(n)      ; Input    ; --            ; --            ; --                    ; --  ;
; DATA_POS_ADC_CH2[10](n) ; Input    ; --            ; --            ; --                    ; --  ;
; DATA_POS_ADC_CH2[9](n)  ; Input    ; --            ; --            ; --                    ; --  ;
; DATA_POS_ADC_CH2[8](n)  ; Input    ; --            ; --            ; --                    ; --  ;
; DATA_POS_ADC_CH2[7](n)  ; Input    ; --            ; --            ; --                    ; --  ;
; DATA_POS_ADC_CH2[6](n)  ; Input    ; --            ; --            ; --                    ; --  ;
; DATA_POS_ADC_CH2[5](n)  ; Input    ; --            ; --            ; --                    ; --  ;
; DATA_POS_ADC_CH2[4](n)  ; Input    ; --            ; --            ; --                    ; --  ;
; DATA_POS_ADC_CH2[3](n)  ; Input    ; --            ; --            ; --                    ; --  ;
; DATA_POS_ADC_CH2[2](n)  ; Input    ; --            ; --            ; --                    ; --  ;
; DATA_POS_ADC_CH2[1](n)  ; Input    ; --            ; --            ; --                    ; --  ;
; DATA_POS_ADC_CH2[0](n)  ; Input    ; --            ; --            ; --                    ; --  ;
; DATA_POS_ADC_CH1[11](n) ; Input    ; --            ; --            ; --                    ; --  ;
; DCO_POS_ADC_CH1(n)      ; Input    ; --            ; --            ; --                    ; --  ;
; DATA_POS_ADC_CH1[10](n) ; Input    ; --            ; --            ; --                    ; --  ;
; DATA_POS_ADC_CH1[9](n)  ; Input    ; --            ; --            ; --                    ; --  ;
; DATA_POS_ADC_CH1[8](n)  ; Input    ; --            ; --            ; --                    ; --  ;
; DATA_POS_ADC_CH1[7](n)  ; Input    ; --            ; --            ; --                    ; --  ;
; DATA_POS_ADC_CH1[6](n)  ; Input    ; --            ; --            ; --                    ; --  ;
; DATA_POS_ADC_CH1[5](n)  ; Input    ; --            ; --            ; --                    ; --  ;
; DATA_POS_ADC_CH1[4](n)  ; Input    ; --            ; --            ; --                    ; --  ;
; DATA_POS_ADC_CH1[3](n)  ; Input    ; --            ; --            ; --                    ; --  ;
; DATA_POS_ADC_CH1[2](n)  ; Input    ; --            ; --            ; --                    ; --  ;
; DATA_POS_ADC_CH1[1](n)  ; Input    ; --            ; --            ; --                    ; --  ;
; DATA_POS_ADC_CH1[0](n)  ; Input    ; --            ; --            ; --                    ; --  ;
+-------------------------+----------+---------------+---------------+-----------------------+-----+


+---------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                ;
+---------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                             ; Pad To Core Index ; Setting ;
+---------------------------------------------------------------------------------+-------------------+---------+
; ADC_1_NEG_OR                                                                    ;                   ;         ;
; ADC_1_POS_OR                                                                    ;                   ;         ;
; ADC_2_NEG_OR                                                                    ;                   ;         ;
; ADC_2_POS_OR                                                                    ;                   ;         ;
; ADC_nINT                                                                        ;                   ;         ;
; ADC_nWR_RDY                                                                     ;                   ;         ;
; COMPH1                                                                          ;                   ;         ;
; COMPH2                                                                          ;                   ;         ;
; COMPL1                                                                          ;                   ;         ;
; COMPL2                                                                          ;                   ;         ;
; SPY_SDO                                                                         ;                   ;         ;
;      - GPS_STUFF:u14|GPS_SDI                                                    ; 0                 ; 6       ;
; GPS_SDO                                                                         ;                   ;         ;
;      - SPY_SDI                                                                  ; 0                 ; 6       ;
;      - LVDS_MUX:u13|LVDS_OUT1~1                                                 ; 0                 ; 6       ;
;      - GPS_STUFF:u14|GPS_SDO_DEL                                                ; 0                 ; 6       ;
;      - GPS_STUFF:u14|process_2~0                                                ; 0                 ; 6       ;
;      - GPS_STUFF:u14|process_3~2                                                ; 0                 ; 6       ;
;      - LVDS_MUX:u13|GPS_DATA_OUT~1                                              ; 0                 ; 6       ;
;      - GPS_STUFF:u14|Add4~44                                                    ; 0                 ; 6       ;
;      - GPS_STUFF:u14|Add4~45                                                    ; 0                 ; 6       ;
;      - GPS_STUFF:u14|Add4~46                                                    ; 0                 ; 6       ;
;      - GPS_STUFF:u14|Add4~47                                                    ; 0                 ; 6       ;
;      - GPS_STUFF:u14|Add4~48                                                    ; 0                 ; 6       ;
;      - GPS_STUFF:u14|Add4~49                                                    ; 0                 ; 6       ;
;      - GPS_STUFF:u14|Add4~50                                                    ; 0                 ; 6       ;
;      - GPS_STUFF:u14|Add4~51                                                    ; 0                 ; 6       ;
;      - GPS_STUFF:u14|Add4~52                                                    ; 0                 ; 6       ;
;      - GPS_STUFF:u14|Add4~53                                                    ; 0                 ; 6       ;
;      - GPS_STUFF:u14|Add4~54                                                    ; 0                 ; 6       ;
; ONE_PPS                                                                         ;                   ;         ;
;      - LVDS_MUX:u13|LVDS_OUT2~1                                                 ; 1                 ; 6       ;
;      - LED_DRIVER:u23|process_0~0                                               ; 1                 ; 6       ;
;      - LVDS_MUX:u13|ONE_PPS_OUT~0                                               ; 1                 ; 6       ;
; LVDS_IN2                                                                        ;                   ;         ;
;      - LVDS_MUX:u13|SH1~1                                                       ; 0                 ; 6       ;
;      - LED_DRIVER:u23|process_0~0                                               ; 0                 ; 6       ;
;      - LVDS_MUX:u13|ONE_PPS_OUT~0                                               ; 0                 ; 6       ;
; LVDS_IN1                                                                        ;                   ;         ;
;      - LVDS_MUX:u13|SL1~1                                                       ; 0                 ; 6       ;
;      - GPS_STUFF:u14|process_3~2                                                ; 0                 ; 6       ;
;      - LVDS_MUX:u13|GPS_DATA_OUT~1                                              ; 0                 ; 6       ;
;      - GPS_STUFF:u14|Add4~44                                                    ; 0                 ; 6       ;
;      - GPS_STUFF:u14|Add4~45                                                    ; 0                 ; 6       ;
;      - GPS_STUFF:u14|Add4~46                                                    ; 0                 ; 6       ;
;      - GPS_STUFF:u14|Add4~47                                                    ; 0                 ; 6       ;
;      - GPS_STUFF:u14|Add4~48                                                    ; 0                 ; 6       ;
;      - GPS_STUFF:u14|Add4~49                                                    ; 0                 ; 6       ;
;      - GPS_STUFF:u14|Add4~50                                                    ; 0                 ; 6       ;
;      - GPS_STUFF:u14|Add4~51                                                    ; 0                 ; 6       ;
;      - GPS_STUFF:u14|Add4~52                                                    ; 0                 ; 6       ;
;      - GPS_STUFF:u14|Add4~53                                                    ; 0                 ; 6       ;
;      - GPS_STUFF:u14|Add4~54                                                    ; 0                 ; 6       ;
; LVDS_IN4                                                                        ;                   ;         ;
;      - LVDS_MUX:u13|SH2~1                                                       ; 1                 ; 6       ;
; LVDS_IN3                                                                        ;                   ;         ;
;      - LVDS_MUX:u13|SL2~1                                                       ; 0                 ; 6       ;
;      - LVDS_MUX:u13|COINC~1                                                     ; 0                 ; 6       ;
; CLK10MHz                                                                        ;                   ;         ;
; nSYSRST                                                                         ;                   ;         ;
;      - SOFT_RESET:u16|SRESET_COUNT[3]                                           ; 0                 ; 6       ;
;      - SOFT_RESET:u16|RESOUT                                                    ; 0                 ; 6       ;
;      - CLK_DIV:u15|CLKRD_TMP                                                    ; 0                 ; 6       ;
;      - TRIGGER_STUFF:u12|LED_DRIVER:u4|process_0~0                              ; 0                 ; 6       ;
;      - TRIGGER_STUFF:u12|LED_DRIVER:u5|process_0~0                              ; 0                 ; 6       ;
;      - LED_DRIVER:u24|process_0~0                                               ; 0                 ; 6       ;
;      - LED_ONE_SHOT:u0|process_0~0                                              ; 0                 ; 6       ;
;      - LED_DRIVER:u27|process_0~0                                               ; 0                 ; 6       ;
;      - LED_DRIVER:u26|process_0~0                                               ; 0                 ; 6       ;
;      - LED_DRIVER:u29|process_0~0                                               ; 0                 ; 6       ;
;      - LED_DRIVER:u28|process_0~0                                               ; 0                 ; 6       ;
;      - SOFT_RESET:u16|SRESET_COUNT[2]                                           ; 0                 ; 6       ;
;      - SOFT_RESET:u16|SRESET_COUNT[1]                                           ; 0                 ; 6       ;
;      - SOFT_RESET:u16|SRESET_COUNT[0]                                           ; 0                 ; 6       ;
;      - DATA_CONTROLLER:u11|READOUT_TIMED_OUT:u0|TIME_OUT_COUNT[3]               ; 0                 ; 6       ;
;      - DATA_CONTROLLER:u11|READOUT_TIMED_OUT:u0|TIME_OUT_COUNT[2]               ; 0                 ; 6       ;
;      - DATA_CONTROLLER:u11|READOUT_TIMED_OUT:u0|TIME_OUT_COUNT[1]               ; 0                 ; 6       ;
;      - DATA_CONTROLLER:u11|READOUT_TIMED_OUT:u0|TIME_OUT_COUNT[0]               ; 0                 ; 6       ;
;      - DATA_CONTROLLER:u11|READOUT_TIMED_OUT:u0|ONE_PPS_DEL1                    ; 0                 ; 6       ;
;      - DATA_CONTROLLER:u11|READOUT_TIMED_OUT:u0|ONE_PPS_DEL2                    ; 0                 ; 6       ;
;      - DATA_CONTROLLER:u11|READOUT_TIMED_OUT:u0|USB_TXE_DEL2                    ; 0                 ; 6       ;
;      - DATA_CONTROLLER:u11|READOUT_TIMED_OUT:u0|USB_RXF_DEL2                    ; 0                 ; 6       ;
;      - DATA_CONTROLLER:u11|READOUT_TIMED_OUT:u0|USB_TXE_DEL1                    ; 0                 ; 6       ;
;      - DATA_CONTROLLER:u11|READOUT_TIMED_OUT:u0|USB_RXF_DEL1                    ; 0                 ; 6       ;
;      - SYNCHRONISATION:u9|RST                                                   ; 0                 ; 6       ;
; USB_RXF                                                                         ;                   ;         ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|STOP_READING~103                 ; 0                 ; 6       ;
;      - LED_DRIVER:u24|process_0~0                                               ; 0                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|RD_TMP~3                         ; 0                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|READ_COUNT~277                   ; 0                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|USB_READ_BUSY~7                  ; 0                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|READ_ERROR~100                   ; 0                 ; 6       ;
;      - DATA_CONTROLLER:u11|READOUT_TIMED_OUT:u0|USB_RXF_DEL1                    ; 0                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|USB_WRITE_ENABLE_TMP~4           ; 0                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|READ_ERROR_DATA[5]~783           ; 0                 ; 6       ;
; USB_TXE                                                                         ;                   ;         ;
;      - LED_DRIVER:u28|process_0~0                                               ; 0                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_WRITE_HANDLER:u2|WR_TMP~2                        ; 0                 ; 6       ;
;      - DATA_CONTROLLER:u11|READOUT_TIMED_OUT:u0|USB_TXE_DEL1~feeder             ; 0                 ; 6       ;
; SPY_CON                                                                         ;                   ;         ;
;      - SPY_SDI                                                                  ; 0                 ; 6       ;
; CLK200MHz_LVDS                                                                  ;                   ;         ;
; SERIAL_NUMBER[8]                                                                ;                   ;         ;
;      - DATA_CONTROLLER:u11|USB_WRITE_HANDLER:u2|Mux39~33                        ; 1                 ; 6       ;
; SERIAL_NUMBER[0]                                                                ;                   ;         ;
;      - DATA_CONTROLLER:u11|USB_WRITE_HANDLER:u2|Mux39~33                        ; 0                 ; 6       ;
; SERIAL_NUMBER[9]                                                                ;                   ;         ;
;      - DATA_CONTROLLER:u11|USB_WRITE_HANDLER:u2|Mux38~13                        ; 0                 ; 6       ;
; SERIAL_NUMBER[1]                                                                ;                   ;         ;
;      - DATA_CONTROLLER:u11|USB_WRITE_HANDLER:u2|Mux38~13                        ; 1                 ; 6       ;
; SERIAL_NUMBER[2]                                                                ;                   ;         ;
;      - DATA_CONTROLLER:u11|USB_WRITE_HANDLER:u2|Mux39~77                        ; 0                 ; 6       ;
; SERIAL_NUMBER[3]                                                                ;                   ;         ;
;      - DATA_CONTROLLER:u11|USB_WRITE_HANDLER:u2|Mux36~33                        ; 1                 ; 6       ;
; SERIAL_NUMBER[4]                                                                ;                   ;         ;
;      - DATA_CONTROLLER:u11|USB_WRITE_HANDLER:u2|Mux35~33                        ; 1                 ; 6       ;
; SERIAL_NUMBER[5]                                                                ;                   ;         ;
;      - DATA_CONTROLLER:u11|USB_WRITE_HANDLER:u2|Mux34~31                        ; 0                 ; 6       ;
; SERIAL_NUMBER[6]                                                                ;                   ;         ;
;      - DATA_CONTROLLER:u11|USB_WRITE_HANDLER:u2|Mux33~29                        ; 1                 ; 6       ;
; SERIAL_NUMBER[7]                                                                ;                   ;         ;
;      - DATA_CONTROLLER:u11|USB_WRITE_HANDLER:u2|Mux32~24                        ; 0                 ; 6       ;
; ADC_DATA[0]                                                                     ;                   ;         ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH2_PMT_SUPPLY_CURR[0]           ; 1                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH1_PMT_SUPPLY_CURR[0]           ; 1                 ; 6       ;
; ADC_DATA[1]                                                                     ;                   ;         ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH2_PMT_SUPPLY_CURR[1]           ; 1                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH1_PMT_SUPPLY_CURR[1]           ; 1                 ; 6       ;
; ADC_DATA[2]                                                                     ;                   ;         ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH2_PMT_SUPPLY_CURR[2]           ; 1                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH1_PMT_SUPPLY_CURR[2]           ; 1                 ; 6       ;
; ADC_DATA[3]                                                                     ;                   ;         ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH2_PMT_SUPPLY_CURR[3]           ; 1                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH1_PMT_SUPPLY_CURR[3]           ; 1                 ; 6       ;
; ADC_DATA[4]                                                                     ;                   ;         ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH2_PMT_SUPPLY_CURR[4]           ; 0                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH1_PMT_SUPPLY_CURR[4]           ; 0                 ; 6       ;
; ADC_DATA[5]                                                                     ;                   ;         ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH2_PMT_SUPPLY_CURR[5]           ; 1                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH1_PMT_SUPPLY_CURR[5]           ; 1                 ; 6       ;
; ADC_DATA[6]                                                                     ;                   ;         ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH2_PMT_SUPPLY_CURR[6]           ; 1                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH1_PMT_SUPPLY_CURR[6]           ; 1                 ; 6       ;
; ADC_DATA[7]                                                                     ;                   ;         ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH2_PMT_SUPPLY_CURR[7]           ; 1                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH1_PMT_SUPPLY_CURR[7]           ; 1                 ; 6       ;
; EXT_TR_IN                                                                       ;                   ;         ;
;      - TRIGGER_STUFF:u12|DISCRIMINATORS:u1|EXT_TR_IN_DEL1~feeder                ; 0                 ; 6       ;
; DATA_NEG_ADC_CH2[11]                                                            ;                   ;         ;
;      - SYNCHRONISATION:u5|DATA_NEG_ADC_TMP1[11]~feeder                          ; 1                 ; 6       ;
; DCO_NEG_ADC_CH2                                                                 ;                   ;         ;
; DATA_NEG_ADC_CH2[10]                                                            ;                   ;         ;
;      - SYNCHRONISATION:u5|DATA_NEG_ADC_TMP1[10]~feeder                          ; 0                 ; 6       ;
; DATA_NEG_ADC_CH2[9]                                                             ;                   ;         ;
;      - SYNCHRONISATION:u5|DATA_NEG_ADC_TMP1[9]~feeder                           ; 0                 ; 6       ;
; DATA_NEG_ADC_CH2[8]                                                             ;                   ;         ;
;      - SYNCHRONISATION:u5|DATA_NEG_ADC_TMP1[8]                                  ; 0                 ; 6       ;
; DATA_NEG_ADC_CH2[7]                                                             ;                   ;         ;
;      - SYNCHRONISATION:u5|DATA_NEG_ADC_TMP1[7]                                  ; 1                 ; 6       ;
; DATA_NEG_ADC_CH2[6]                                                             ;                   ;         ;
;      - SYNCHRONISATION:u5|DATA_NEG_ADC_TMP1[6]~feeder                           ; 1                 ; 6       ;
; DATA_NEG_ADC_CH2[5]                                                             ;                   ;         ;
;      - SYNCHRONISATION:u5|DATA_NEG_ADC_TMP1[5]                                  ; 1                 ; 6       ;
; DATA_NEG_ADC_CH2[4]                                                             ;                   ;         ;
;      - SYNCHRONISATION:u5|DATA_NEG_ADC_TMP1[4]                                  ; 1                 ; 6       ;
; DATA_NEG_ADC_CH2[3]                                                             ;                   ;         ;
;      - SYNCHRONISATION:u5|DATA_NEG_ADC_TMP1[3]~feeder                           ; 1                 ; 6       ;
; DATA_NEG_ADC_CH2[2]                                                             ;                   ;         ;
;      - SYNCHRONISATION:u5|DATA_NEG_ADC_TMP1[2]~feeder                           ; 0                 ; 6       ;
; DATA_NEG_ADC_CH2[1]                                                             ;                   ;         ;
;      - SYNCHRONISATION:u5|DATA_NEG_ADC_TMP1[1]                                  ; 1                 ; 6       ;
; DATA_NEG_ADC_CH2[0]                                                             ;                   ;         ;
;      - SYNCHRONISATION:u5|DATA_NEG_ADC_TMP1[0]~feeder                           ; 1                 ; 6       ;
; DATA_NEG_ADC_CH1[11]                                                            ;                   ;         ;
;      - SYNCHRONISATION:u9|DATA_NEG_ADC_TMP1[11]~feeder                          ; 1                 ; 6       ;
; DCO_NEG_ADC_CH1                                                                 ;                   ;         ;
; DATA_NEG_ADC_CH1[10]                                                            ;                   ;         ;
;      - SYNCHRONISATION:u9|DATA_NEG_ADC_TMP1[10]~feeder                          ; 0                 ; 6       ;
; DATA_NEG_ADC_CH1[9]                                                             ;                   ;         ;
;      - SYNCHRONISATION:u9|DATA_NEG_ADC_TMP1[9]~feeder                           ; 0                 ; 6       ;
; DATA_NEG_ADC_CH1[8]                                                             ;                   ;         ;
;      - SYNCHRONISATION:u9|DATA_NEG_ADC_TMP1[8]~feeder                           ; 0                 ; 6       ;
; DATA_NEG_ADC_CH1[7]                                                             ;                   ;         ;
;      - SYNCHRONISATION:u9|DATA_NEG_ADC_TMP1[7]                                  ; 0                 ; 6       ;
; DATA_NEG_ADC_CH1[6]                                                             ;                   ;         ;
;      - SYNCHRONISATION:u9|DATA_NEG_ADC_TMP1[6]                                  ; 0                 ; 6       ;
; DATA_NEG_ADC_CH1[5]                                                             ;                   ;         ;
;      - SYNCHRONISATION:u9|DATA_NEG_ADC_TMP1[5]                                  ; 1                 ; 6       ;
; DATA_NEG_ADC_CH1[4]                                                             ;                   ;         ;
;      - SYNCHRONISATION:u9|DATA_NEG_ADC_TMP1[4]~feeder                           ; 0                 ; 6       ;
; DATA_NEG_ADC_CH1[3]                                                             ;                   ;         ;
;      - SYNCHRONISATION:u9|DATA_NEG_ADC_TMP1[3]~feeder                           ; 0                 ; 6       ;
; DATA_NEG_ADC_CH1[2]                                                             ;                   ;         ;
;      - SYNCHRONISATION:u9|DATA_NEG_ADC_TMP1[2]~feeder                           ; 0                 ; 6       ;
; DATA_NEG_ADC_CH1[1]                                                             ;                   ;         ;
;      - SYNCHRONISATION:u9|DATA_NEG_ADC_TMP1[1]                                  ; 1                 ; 6       ;
; DATA_NEG_ADC_CH1[0]                                                             ;                   ;         ;
;      - SYNCHRONISATION:u9|DATA_NEG_ADC_TMP1[0]~feeder                           ; 0                 ; 6       ;
; DATA_POS_ADC_CH2[11]                                                            ;                   ;         ;
;      - SYNCHRONISATION:u5|DATA_POS_ADC_TMP1[11]~feeder                          ; 1                 ; 6       ;
; DCO_POS_ADC_CH2                                                                 ;                   ;         ;
; DATA_POS_ADC_CH2[10]                                                            ;                   ;         ;
;      - SYNCHRONISATION:u5|DATA_POS_ADC_TMP1[10]~feeder                          ; 0                 ; 6       ;
; DATA_POS_ADC_CH2[9]                                                             ;                   ;         ;
;      - SYNCHRONISATION:u5|DATA_POS_ADC_TMP1[9]~feeder                           ; 0                 ; 6       ;
; DATA_POS_ADC_CH2[8]                                                             ;                   ;         ;
;      - SYNCHRONISATION:u5|DATA_POS_ADC_TMP1[8]~feeder                           ; 1                 ; 6       ;
; DATA_POS_ADC_CH2[7]                                                             ;                   ;         ;
;      - SYNCHRONISATION:u5|DATA_POS_ADC_TMP1[7]~feeder                           ; 1                 ; 6       ;
; DATA_POS_ADC_CH2[6]                                                             ;                   ;         ;
;      - SYNCHRONISATION:u5|DATA_POS_ADC_TMP1[6]~feeder                           ; 0                 ; 6       ;
; DATA_POS_ADC_CH2[5]                                                             ;                   ;         ;
;      - SYNCHRONISATION:u5|DATA_POS_ADC_TMP1[5]~feeder                           ; 1                 ; 6       ;
; DATA_POS_ADC_CH2[4]                                                             ;                   ;         ;
;      - SYNCHRONISATION:u5|DATA_POS_ADC_TMP1[4]~feeder                           ; 0                 ; 6       ;
; DATA_POS_ADC_CH2[3]                                                             ;                   ;         ;
;      - SYNCHRONISATION:u5|DATA_POS_ADC_TMP1[3]~feeder                           ; 1                 ; 6       ;
; DATA_POS_ADC_CH2[2]                                                             ;                   ;         ;
;      - SYNCHRONISATION:u5|DATA_POS_ADC_TMP1[2]                                  ; 1                 ; 6       ;
; DATA_POS_ADC_CH2[1]                                                             ;                   ;         ;
;      - SYNCHRONISATION:u5|DATA_POS_ADC_TMP1[1]~feeder                           ; 1                 ; 6       ;
; DATA_POS_ADC_CH2[0]                                                             ;                   ;         ;
;      - SYNCHRONISATION:u5|DATA_POS_ADC_TMP1[0]~feeder                           ; 1                 ; 6       ;
; DATA_POS_ADC_CH1[11]                                                            ;                   ;         ;
;      - SYNCHRONISATION:u9|DATA_POS_ADC_TMP1[11]~feeder                          ; 0                 ; 6       ;
; DCO_POS_ADC_CH1                                                                 ;                   ;         ;
; DATA_POS_ADC_CH1[10]                                                            ;                   ;         ;
;      - SYNCHRONISATION:u9|DATA_POS_ADC_TMP1[10]~feeder                          ; 0                 ; 6       ;
; DATA_POS_ADC_CH1[9]                                                             ;                   ;         ;
;      - SYNCHRONISATION:u9|DATA_POS_ADC_TMP1[9]~feeder                           ; 0                 ; 6       ;
; DATA_POS_ADC_CH1[8]                                                             ;                   ;         ;
;      - SYNCHRONISATION:u9|DATA_POS_ADC_TMP1[8]~feeder                           ; 1                 ; 6       ;
; DATA_POS_ADC_CH1[7]                                                             ;                   ;         ;
;      - SYNCHRONISATION:u9|DATA_POS_ADC_TMP1[7]~feeder                           ; 0                 ; 6       ;
; DATA_POS_ADC_CH1[6]                                                             ;                   ;         ;
;      - SYNCHRONISATION:u9|DATA_POS_ADC_TMP1[6]~feeder                           ; 0                 ; 6       ;
; DATA_POS_ADC_CH1[5]                                                             ;                   ;         ;
;      - SYNCHRONISATION:u9|DATA_POS_ADC_TMP1[5]~feeder                           ; 1                 ; 6       ;
; DATA_POS_ADC_CH1[4]                                                             ;                   ;         ;
;      - SYNCHRONISATION:u9|DATA_POS_ADC_TMP1[4]~feeder                           ; 1                 ; 6       ;
; DATA_POS_ADC_CH1[3]                                                             ;                   ;         ;
;      - SYNCHRONISATION:u9|DATA_POS_ADC_TMP1[3]~feeder                           ; 1                 ; 6       ;
; DATA_POS_ADC_CH1[2]                                                             ;                   ;         ;
;      - SYNCHRONISATION:u9|DATA_POS_ADC_TMP1[2]~feeder                           ; 0                 ; 6       ;
; DATA_POS_ADC_CH1[1]                                                             ;                   ;         ;
;      - SYNCHRONISATION:u9|DATA_POS_ADC_TMP1[1]~feeder                           ; 1                 ; 6       ;
; DATA_POS_ADC_CH1[0]                                                             ;                   ;         ;
;      - SYNCHRONISATION:u9|DATA_POS_ADC_TMP1[0]~feeder                           ; 0                 ; 6       ;
; USB_DATA[0]                                                                     ;                   ;         ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|READ_ID[0]                       ; 1                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|Equal104~0                       ; 1                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH1_OFFSET_ADJ_POS_TMP[0]        ; 1                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|process_6~41                     ; 1                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|process_6~44                     ; 1                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|process_6~46                     ; 1                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|Equal1~2                         ; 1                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH1_OFFSET_ADJ_NEG_TMP[0]~57     ; 1                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH1_GAIN_ADJ_POS_TMP[0]~80       ; 1                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH1_GAIN_ADJ_POS_TMP~88          ; 1                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH2_OFFSET_ADJ_NEG_TMP[0]~74     ; 1                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH2_GAIN_ADJ_POS_TMP[0]~100      ; 1                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH2_GAIN_ADJ_NEG_TMP[0]~107      ; 1                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|COMMON_OFFSET_ADJ_TMP[0]~113     ; 1                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH1_GAIN_ADJ_NEG_TMP~92          ; 1                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH2_OFFSET_ADJ_POS_TMP[0]~64     ; 1                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH2_OFFSET_ADJ_POS_TMP~72        ; 1                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH2_INTEGRATOR_TMP[0]~139        ; 1                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH1_INTEGRATOR_TMP[0]~130        ; 1                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH1_PMT_HV_ADJ_TMP[0]~166        ; 1                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|COMP_THRES_HIGH_TMP[0]~155       ; 1                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH2_PMT_HV_ADJ_TMP[0]~170        ; 1                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|COMP_THRES_LOW_TMP[0]~145        ; 1                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|FULL_SCALE_ADJ_TMP[0]~126        ; 1                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|TR_CONDITION_TMP[0]~244          ; 1                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|SPARE_BYTES_TMP[0]~1239          ; 1                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|SPARE_BYTES_TMP[8]~1241          ; 1                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|SPARE_BYTES_TMP[24]~1244         ; 1                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|SPARE_BYTES_TMP[16]~1246         ; 1                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH2_THRES_HIGH_TMP[8]~465        ; 1                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH1_THRES_HIGH_TMP[8]~395        ; 1                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH1_THRES_HIGH_TMP[0]~399        ; 1                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH2_THRES_HIGH_TMP[0]~468        ; 1                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH2_THRES_LOW_TMP[8]~427         ; 1                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH1_THRES_LOW_TMP[8]~361         ; 1                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH1_THRES_LOW_TMP[0]~363         ; 1                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH2_THRES_LOW_TMP[0]~429         ; 1                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|POST_TIME_LOAD_TMP[8]~579        ; 1                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|POST_TIME_LOAD_TMP[0]~589        ; 1                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|COINC_TIME_LOAD_TMP[0]~540       ; 1                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|COINC_TIME_LOAD_TMP[8]~545       ; 1                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|PRE_TIME_LOAD_TMP[0]~508         ; 1                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|PRE_TIME_LOAD_TMP[8]~516         ; 1                 ; 6       ;
; USB_DATA[1]                                                                     ;                   ;         ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|READ_ID[1]                       ; 0                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|process_6~38                     ; 0                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH1_OFFSET_ADJ_POS_TMP[1]        ; 0                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|process_6~41                     ; 0                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|process_6~45                     ; 0                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|Equal1~1                         ; 0                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH1_OFFSET_ADJ_NEG_TMP[1]~58     ; 0                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH2_OFFSET_ADJ_NEG_TMP[1]~75     ; 0                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH1_GAIN_ADJ_POS_TMP[1]~81       ; 0                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH1_GAIN_ADJ_POS_TMP~89          ; 0                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH2_GAIN_ADJ_NEG_TMP[1]~108      ; 0                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH2_GAIN_ADJ_POS_TMP[1]~102      ; 0                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|COMMON_OFFSET_ADJ_TMP[1]~114     ; 0                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH1_GAIN_ADJ_NEG_TMP~93          ; 0                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH2_OFFSET_ADJ_POS_TMP[1]~65     ; 0                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH2_OFFSET_ADJ_POS_TMP~73        ; 0                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH1_INTEGRATOR_TMP[1]~131        ; 0                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH2_INTEGRATOR_TMP[1]~140        ; 0                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH1_PMT_HV_ADJ_TMP[1]~168        ; 0                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|COMP_THRES_HIGH_TMP[1]~156       ; 0                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH2_PMT_HV_ADJ_TMP[1]~171        ; 0                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|COMP_THRES_LOW_TMP[1]~146        ; 0                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|FULL_SCALE_ADJ_TMP[1]~127        ; 0                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|SPARE_BYTES_TMP[25]~1247         ; 0                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|SPARE_BYTES_TMP[1]~1248          ; 0                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|SPARE_BYTES_TMP[9]~1249          ; 0                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|SPARE_BYTES_TMP[17]~1250         ; 0                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH2_THRES_HIGH_TMP[9]~469        ; 0                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH2_THRES_HIGH_TMP[1]~470        ; 0                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|TR_CONDITION_TMP[1]~245          ; 0                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH2_THRES_LOW_TMP[1]~430         ; 0                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH1_THRES_HIGH_TMP[1]~400        ; 0                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH1_THRES_HIGH_TMP[9]~401        ; 0                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH2_THRES_LOW_TMP[9]~431         ; 0                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH1_THRES_LOW_TMP[1]~364         ; 0                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH1_THRES_LOW_TMP[9]~365         ; 0                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|POST_TIME_LOAD_TMP[9]~578        ; 0                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|POST_TIME_LOAD_TMP[1]~588        ; 0                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|COINC_TIME_LOAD_TMP[9]~543       ; 0                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|COINC_TIME_LOAD_TMP[1]~549       ; 0                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|PRE_TIME_LOAD_TMP[1]~512         ; 0                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|PRE_TIME_LOAD_TMP[9]~524         ; 0                 ; 6       ;
; USB_DATA[2]                                                                     ;                   ;         ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|READ_ID[2]                       ; 1                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|process_6~38                     ; 1                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|SPARE_BYTES_TMP[2]~1236          ; 1                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|process_6~40                     ; 1                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|process_6~44                     ; 1                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|Equal1~1                         ; 1                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH1_OFFSET_ADJ_NEG_TMP[2]~59     ; 1                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH1_GAIN_ADJ_POS_TMP[2]~82       ; 1                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH1_GAIN_ADJ_POS_TMP~90          ; 1                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH2_OFFSET_ADJ_NEG_TMP[2]~76     ; 1                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH2_GAIN_ADJ_POS_TMP[2]~103      ; 1                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH2_GAIN_ADJ_NEG_TMP[2]~109      ; 1                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|COMMON_OFFSET_ADJ_TMP[2]~115     ; 1                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH1_GAIN_ADJ_NEG_TMP~94          ; 1                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH2_OFFSET_ADJ_POS_TMP[2]~66     ; 1                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH2_OFFSET_ADJ_POS_TMP~74        ; 1                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH2_INTEGRATOR_TMP[2]~141        ; 1                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH1_INTEGRATOR_TMP[2]~132        ; 1                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|COMP_THRES_HIGH_TMP[2]~157       ; 1                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH1_PMT_HV_ADJ_TMP[2]~169        ; 1                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH2_PMT_HV_ADJ_TMP[2]~172        ; 1                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|COMP_THRES_LOW_TMP[2]~147        ; 1                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|FULL_SCALE_ADJ_TMP[2]~128        ; 1                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|SPARE_BYTES_TMP[10]~1251         ; 1                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|SPARE_BYTES_TMP[18]~1252         ; 1                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|SPARE_BYTES_TMP[26]~1253         ; 1                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH2_THRES_HIGH_TMP[10]~471       ; 1                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH2_THRES_HIGH_TMP[2]~472        ; 1                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|TR_CONDITION_TMP[2]~246          ; 1                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH2_THRES_LOW_TMP[2]~432         ; 1                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH1_THRES_HIGH_TMP[2]~402        ; 1                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH1_THRES_HIGH_TMP[10]~403       ; 1                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH2_THRES_LOW_TMP[10]~433        ; 1                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH1_THRES_LOW_TMP[2]~366         ; 1                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH1_THRES_LOW_TMP[10]~367        ; 1                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|POST_TIME_LOAD_TMP[10]~572       ; 1                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|POST_TIME_LOAD_TMP[2]~587        ; 1                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|COINC_TIME_LOAD_TMP[2]~548       ; 1                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|COINC_TIME_LOAD_TMP[10]~556      ; 1                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|PRE_TIME_LOAD_TMP[2]~511         ; 1                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|PRE_TIME_LOAD_TMP[10]~523        ; 1                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH1_OFFSET_ADJ_POS_TMP[2]~feeder ; 1                 ; 6       ;
; USB_DATA[3]                                                                     ;                   ;         ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|READ_ID[3]                       ; 1                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|Equal104~0                       ; 1                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH1_OFFSET_ADJ_POS_TMP[3]        ; 1                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|process_6~40                     ; 1                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|process_6~41                     ; 1                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|process_6~43                     ; 1                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|Equal1~0                         ; 1                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|Equal1~2                         ; 1                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|SPARE_BYTES_TMP[3]~1237          ; 1                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH1_OFFSET_ADJ_NEG_TMP[3]~60     ; 1                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH2_OFFSET_ADJ_NEG_TMP[3]~77     ; 1                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH1_GAIN_ADJ_POS_TMP[3]~83       ; 1                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH1_GAIN_ADJ_POS_TMP~91          ; 1                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH2_GAIN_ADJ_NEG_TMP[3]~110      ; 1                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH2_GAIN_ADJ_POS_TMP[3]~104      ; 1                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|COMMON_OFFSET_ADJ_TMP[3]~116     ; 1                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH1_GAIN_ADJ_NEG_TMP~95          ; 1                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH2_OFFSET_ADJ_POS_TMP[3]~67     ; 1                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH2_OFFSET_ADJ_POS_TMP~75        ; 1                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH1_INTEGRATOR_TMP[3]~133        ; 1                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH2_INTEGRATOR_TMP[3]~142        ; 1                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH1_PMT_HV_ADJ_TMP[3]~170        ; 1                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|COMP_THRES_HIGH_TMP[3]~158       ; 1                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH2_PMT_HV_ADJ_TMP[3]~173        ; 1                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|COMP_THRES_LOW_TMP[3]~148        ; 1                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|FULL_SCALE_ADJ_TMP[3]~129        ; 1                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|SPARE_BYTES_TMP[11]~1254         ; 1                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|SPARE_BYTES_TMP[19]~1255         ; 1                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|SPARE_BYTES_TMP[27]~1256         ; 1                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH2_THRES_HIGH_TMP[11]~473       ; 1                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH2_THRES_HIGH_TMP[3]~474        ; 1                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|TR_CONDITION_TMP[3]~247          ; 1                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH2_THRES_LOW_TMP[3]~434         ; 1                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH1_THRES_HIGH_TMP[3]~404        ; 1                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH1_THRES_HIGH_TMP[11]~405       ; 1                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH2_THRES_LOW_TMP[11]~435        ; 1                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH1_THRES_LOW_TMP[3]~368         ; 1                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH1_THRES_LOW_TMP[11]~369        ; 1                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|POST_TIME_LOAD_TMP[11]~573       ; 1                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|POST_TIME_LOAD_TMP[3]~586        ; 1                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|COINC_TIME_LOAD_TMP[3]~547       ; 1                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|COINC_TIME_LOAD_TMP[11]~555      ; 1                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|PRE_TIME_LOAD_TMP[3]~513         ; 1                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|PRE_TIME_LOAD_TMP[11]~522        ; 1                 ; 6       ;
; USB_DATA[4]                                                                     ;                   ;         ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|READ_ID[4]                       ; 0                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|Equal104~0                       ; 0                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|process_6~42                     ; 0                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|process_6~45                     ; 0                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|process_6~46                     ; 0                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|Equal1~2                         ; 0                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH1_OFFSET_ADJ_NEG_TMP[4]~61     ; 0                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH1_GAIN_ADJ_POS_TMP[4]~84       ; 0                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH1_GAIN_ADJ_POS_TMP~92          ; 0                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH2_OFFSET_ADJ_NEG_TMP[4]~78     ; 0                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH2_GAIN_ADJ_POS_TMP[4]~105      ; 0                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH2_GAIN_ADJ_NEG_TMP[4]~111      ; 0                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|COMMON_OFFSET_ADJ_TMP[4]~117     ; 0                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH1_GAIN_ADJ_NEG_TMP~96          ; 0                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH2_OFFSET_ADJ_POS_TMP[4]~68     ; 0                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH2_OFFSET_ADJ_POS_TMP~76        ; 0                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH2_INTEGRATOR_TMP[4]~143        ; 0                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH1_INTEGRATOR_TMP[4]~134        ; 0                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|COMP_THRES_HIGH_TMP[4]~159       ; 0                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH1_PMT_HV_ADJ_TMP[4]~171        ; 0                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH2_PMT_HV_ADJ_TMP[4]~174        ; 0                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|COMP_THRES_LOW_TMP[4]~149        ; 0                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|FULL_SCALE_ADJ_TMP[4]~130        ; 0                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|TR_CONDITION_TMP[4]~248          ; 0                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|SPARE_BYTES_TMP[4]~1257          ; 0                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|SPARE_BYTES_TMP[12]~1258         ; 0                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|SPARE_BYTES_TMP[20]~1259         ; 0                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|SPARE_BYTES_TMP[28]~1260         ; 0                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH2_THRES_HIGH_TMP[12]~475       ; 0                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH2_THRES_HIGH_TMP[4]~476        ; 0                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH2_THRES_LOW_TMP[4]~436         ; 0                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH1_THRES_HIGH_TMP[12]~406       ; 0                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH1_THRES_HIGH_TMP[4]~407        ; 0                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH2_THRES_LOW_TMP[12]~437        ; 0                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH1_THRES_LOW_TMP[4]~370         ; 0                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH1_THRES_LOW_TMP[12]~371        ; 0                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|POST_TIME_LOAD_TMP[12]~577       ; 0                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|POST_TIME_LOAD_TMP[4]~585        ; 0                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|COINC_TIME_LOAD_TMP[4]~550       ; 0                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|COINC_TIME_LOAD_TMP[12]~554      ; 0                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|PRE_TIME_LOAD_TMP[4]~510         ; 0                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|PRE_TIME_LOAD_TMP[12]~521        ; 0                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH1_OFFSET_ADJ_POS_TMP[4]~feeder ; 0                 ; 6       ;
; USB_DATA[5]                                                                     ;                   ;         ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|READ_ID[5]                       ; 0                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|process_6~38                     ; 0                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH1_OFFSET_ADJ_POS_TMP[5]        ; 0                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|process_6~40                     ; 0                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|process_6~41                     ; 0                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|process_6~43                     ; 0                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|Equal1~1                         ; 0                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH1_OFFSET_ADJ_NEG_TMP[5]~62     ; 0                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH2_OFFSET_ADJ_NEG_TMP[5]~79     ; 0                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH1_GAIN_ADJ_POS_TMP[5]~85       ; 0                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH1_GAIN_ADJ_POS_TMP~93          ; 0                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH2_GAIN_ADJ_NEG_TMP[5]~112      ; 0                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH2_GAIN_ADJ_POS_TMP[5]~106      ; 0                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|COMMON_OFFSET_ADJ_TMP[5]~118     ; 0                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH1_GAIN_ADJ_NEG_TMP~97          ; 0                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH2_OFFSET_ADJ_POS_TMP[5]~69     ; 0                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH2_OFFSET_ADJ_POS_TMP~77        ; 0                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH1_INTEGRATOR_TMP[5]~135        ; 0                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH2_INTEGRATOR_TMP[5]~144        ; 0                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH1_PMT_HV_ADJ_TMP[5]~172        ; 0                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|COMP_THRES_HIGH_TMP[5]~160       ; 0                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH2_PMT_HV_ADJ_TMP[5]~175        ; 0                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|COMP_THRES_LOW_TMP[5]~150        ; 0                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|FULL_SCALE_ADJ_TMP[5]~131        ; 0                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|SPARE_BYTES_TMP[13]~1261         ; 0                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH1_THRES_HIGH_TMP[13]~408       ; 0                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|SPARE_BYTES_TMP[5]~1262          ; 0                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH1_THRES_HIGH_TMP[5]~409        ; 0                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH2_THRES_LOW_TMP[13]~438        ; 0                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|SPARE_BYTES_TMP[21]~1263         ; 0                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH1_THRES_LOW_TMP[5]~372         ; 0                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH2_THRES_HIGH_TMP[5]~477        ; 0                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH2_THRES_HIGH_TMP[13]~478       ; 0                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|TR_CONDITION_TMP[5]~249          ; 0                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH2_THRES_LOW_TMP[5]~439         ; 0                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|SPARE_BYTES_TMP[29]~1264         ; 0                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH1_THRES_LOW_TMP[13]~373        ; 0                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|POST_TIME_LOAD_TMP[13]~576       ; 0                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|POST_TIME_LOAD_TMP[5]~584        ; 0                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|COINC_TIME_LOAD_TMP[5]~541       ; 0                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|COINC_TIME_LOAD_TMP[13]~553      ; 0                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|PRE_TIME_LOAD_TMP[5]~509         ; 0                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|PRE_TIME_LOAD_TMP[13]~520        ; 0                 ; 6       ;
; USB_DATA[6]                                                                     ;                   ;         ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|READ_ID[6]                       ; 0                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|process_6~38                     ; 0                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH1_OFFSET_ADJ_POS_TMP[6]        ; 0                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|process_6~39                     ; 0                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|process_6~43                     ; 0                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|Equal1~1                         ; 0                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH1_OFFSET_ADJ_NEG_TMP[6]~63     ; 0                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH1_GAIN_ADJ_POS_TMP[6]~86       ; 0                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH1_GAIN_ADJ_POS_TMP~94          ; 0                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH2_OFFSET_ADJ_NEG_TMP[6]~80     ; 0                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH2_GAIN_ADJ_POS_TMP[6]~107      ; 0                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH2_GAIN_ADJ_NEG_TMP[6]~113      ; 0                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|COMMON_OFFSET_ADJ_TMP[6]~119     ; 0                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH1_GAIN_ADJ_NEG_TMP~98          ; 0                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH2_OFFSET_ADJ_POS_TMP[6]~70     ; 0                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH2_OFFSET_ADJ_POS_TMP~78        ; 0                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH2_INTEGRATOR_TMP[6]~145        ; 0                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH1_INTEGRATOR_TMP[6]~136        ; 0                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|COMP_THRES_HIGH_TMP[6]~161       ; 0                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH1_PMT_HV_ADJ_TMP[6]~173        ; 0                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH2_PMT_HV_ADJ_TMP[6]~176        ; 0                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|COMP_THRES_LOW_TMP[6]~151        ; 0                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|FULL_SCALE_ADJ_TMP[6]~132        ; 0                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|TR_CONDITION_TMP[6]~243          ; 0                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH2_THRES_HIGH_TMP[14]~479       ; 0                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH2_THRES_HIGH_TMP[6]~480        ; 0                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH2_THRES_LOW_TMP[6]~440         ; 0                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|SPARE_BYTES_TMP[6]~1265          ; 0                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH1_THRES_HIGH_TMP[6]~410        ; 0                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|SPARE_BYTES_TMP[14]~1266         ; 0                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH1_THRES_HIGH_TMP[14]~411       ; 0                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH2_THRES_LOW_TMP[14]~441        ; 0                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|SPARE_BYTES_TMP[22]~1267         ; 0                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH1_THRES_LOW_TMP[6]~374         ; 0                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|SPARE_BYTES_TMP[30]~1268         ; 0                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH1_THRES_LOW_TMP[14]~375        ; 0                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|POST_TIME_LOAD_TMP[14]~575       ; 0                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|POST_TIME_LOAD_TMP[6]~583        ; 0                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|COINC_TIME_LOAD_TMP[6]~544       ; 0                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|COINC_TIME_LOAD_TMP[14]~552      ; 0                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|PRE_TIME_LOAD_TMP[6]~514         ; 0                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|PRE_TIME_LOAD_TMP[14]~519        ; 0                 ; 6       ;
; USB_DATA[7]                                                                     ;                   ;         ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|READ_ID[7]                       ; 1                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|Equal104~0                       ; 1                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH1_OFFSET_ADJ_POS_TMP[7]        ; 1                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|process_6~39                     ; 1                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|process_6~43                     ; 1                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|Equal1~0                         ; 1                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|Equal1~2                         ; 1                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH1_OFFSET_ADJ_NEG_TMP[7]~64     ; 1                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH2_OFFSET_ADJ_NEG_TMP[7]~81     ; 1                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH1_GAIN_ADJ_POS_TMP[7]~87       ; 1                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH1_GAIN_ADJ_POS_TMP~95          ; 1                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH2_GAIN_ADJ_NEG_TMP[7]~114      ; 1                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH2_GAIN_ADJ_POS_TMP[7]~108      ; 1                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|COMMON_OFFSET_ADJ_TMP[7]~120     ; 1                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH1_GAIN_ADJ_NEG_TMP~99          ; 1                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH2_OFFSET_ADJ_POS_TMP[7]~71     ; 1                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH2_OFFSET_ADJ_POS_TMP~79        ; 1                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH1_INTEGRATOR_TMP[7]~137        ; 1                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH2_INTEGRATOR_TMP[7]~146        ; 1                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH1_PMT_HV_ADJ_TMP[7]~174        ; 1                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|COMP_THRES_HIGH_TMP[7]~162       ; 1                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH2_PMT_HV_ADJ_TMP[7]~177        ; 1                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|COMP_THRES_LOW_TMP[7]~152        ; 1                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|FULL_SCALE_ADJ_TMP[7]~133        ; 1                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|TR_CONDITION_TMP[7]~242          ; 1                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|SPARE_BYTES_TMP[15]~1269         ; 1                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|SPARE_BYTES_TMP[7]~1270          ; 1                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|SPARE_BYTES_TMP[23]~1271         ; 1                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|SPARE_BYTES_TMP[31]~1272         ; 1                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH2_THRES_HIGH_TMP[7]~481        ; 1                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH2_THRES_HIGH_TMP[15]~482       ; 1                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH2_THRES_LOW_TMP[7]~442         ; 1                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH1_THRES_HIGH_TMP[7]~412        ; 1                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH1_THRES_HIGH_TMP[15]~413       ; 1                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH2_THRES_LOW_TMP[15]~443        ; 1                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH1_THRES_LOW_TMP[7]~376         ; 1                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH1_THRES_LOW_TMP[15]~377        ; 1                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|POST_TIME_LOAD_TMP[15]~574       ; 1                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|POST_TIME_LOAD_TMP[7]~582        ; 1                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|COINC_TIME_LOAD_TMP[7]~546       ; 1                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|COINC_TIME_LOAD_TMP[15]~551      ; 1                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|PRE_TIME_LOAD_TMP[7]~517         ; 1                 ; 6       ;
;      - DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|PRE_TIME_LOAD_TMP[15]~518        ; 1                 ; 6       ;
+---------------------------------------------------------------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                     ;
+-----------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+-----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                    ; Location           ; Fan-Out ; Usage                       ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+-----------------------------+--------+----------------------+------------------+---------------------------+
; CLK10MHz                                                                                                                                ; PIN_E12            ; 2       ; Clock                       ; no     ; --                   ; --               ; --                        ;
; CLK10MHz                                                                                                                                ; PIN_E12            ; 1431    ; Clock                       ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; CLK200MHz_LVDS                                                                                                                          ; PIN_A12            ; 1       ; Clock                       ; no     ; --                   ; --               ; --                        ;
; CLK_DIV:u15|CLKRD_TMP                                                                                                                   ; LCFF_X64_Y19_N31   ; 958     ; Clock                       ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; CONVERSION_12_TO_8_BIT:u6|DATA_VALID_SELECT~2                                                                                           ; LCCOMB_X21_Y19_N0  ; 30      ; Async. clear, Clock enable  ; no     ; --                   ; --               ; --                        ;
; CONVERSION_12_TO_8_BIT:u6|LessThan0~28                                                                                                  ; LCCOMB_X24_Y27_N16 ; 10      ; Sync. clear                 ; no     ; --                   ; --               ; --                        ;
; CONVERSION_12_TO_8_BIT:u6|PHASE1                                                                                                        ; LCFF_X23_Y27_N17   ; 11      ; Sync. load                  ; no     ; --                   ; --               ; --                        ;
; CONVERSION_12_TO_8_BIT:u6|WR_ADDRESS_CNT~32                                                                                             ; LCCOMB_X24_Y29_N4  ; 14      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; CONVERSION_12_TO_8_BIT:u6|process_5~3                                                                                                   ; LCCOMB_X21_Y25_N26 ; 101     ; Clock enable, Sync. load    ; no     ; --                   ; --               ; --                        ;
; DATA_CONTROLLER:u11|EVENT_DATA_HANDLER:u1|DATA_BUF1[0]~9                                                                                ; LCCOMB_X27_Y27_N28 ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; DATA_CONTROLLER:u11|EVENT_DATA_HANDLER:u1|DATA_BUF2[0]~8                                                                                ; LCCOMB_X27_Y27_N10 ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; DATA_CONTROLLER:u11|EVENT_DATA_HANDLER:u1|USB_DATA_TMP[3]~17                                                                            ; LCCOMB_X27_Y27_N20 ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; DATA_CONTROLLER:u11|READOUT_TIMED_OUT:u0|TIME_OUT_COUNT[1]~29                                                                           ; LCCOMB_X64_Y19_N20 ; 4       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; DATA_CONTROLLER:u11|READOUT_TIMED_OUT:u0|process_1~2                                                                                    ; LCCOMB_X30_Y26_N18 ; 5       ; Sync. clear                 ; no     ; --                   ; --               ; --                        ;
; DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH1_OFFSET_ADJ_POS_TMP[0]~49                                                                    ; LCCOMB_X37_Y29_N4  ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH1_PMT_SUPPLY_CURR[0]~1                                                                        ; LCCOMB_X23_Y26_N20 ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH1_THRES_LOW[11]~730                                                                           ; LCCOMB_X40_Y29_N16 ; 33      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH2_PMT_SUPPLY_CURR[0]~3                                                                        ; LCCOMB_X24_Y26_N26 ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|DAC_DATA_OUT[4]~274                                                                             ; LCCOMB_X34_Y28_N4  ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|Equal40~3                                                                                       ; LCCOMB_X40_Y30_N10 ; 28      ; Sync. load                  ; no     ; --                   ; --               ; --                        ;
; DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|LessThan2~4                                                                                     ; LCCOMB_X45_Y23_N18 ; 14      ; Sync. load                  ; no     ; --                   ; --               ; --                        ;
; DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|PRELOAD_DACS                                                                                    ; LCFF_X34_Y28_N11   ; 17      ; Async. clear                ; no     ; --                   ; --               ; --                        ;
; DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|READ_ERROR                                                                                      ; LCFF_X38_Y28_N29   ; 8       ; Sync. load                  ; no     ; --                   ; --               ; --                        ;
; DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|READ_ERROR_DATA[5]~783                                                                          ; LCCOMB_X38_Y28_N2  ; 4       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|READ_ID[7]~48                                                                                   ; LCCOMB_X37_Y27_N20 ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|SET_CH1_OFFSET_ADJ_POS                                                                          ; LCFF_X36_Y31_N9    ; 9       ; Clock enable, Sync. load    ; no     ; --                   ; --               ; --                        ;
; DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|SET_CURR_ADC                                                                                    ; LCFF_X25_Y26_N31   ; 13      ; Sync. clear                 ; no     ; --                   ; --               ; --                        ;
; DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|USB_WRITE_ENABLE_TMP                                                                            ; LCFF_X30_Y27_N17   ; 19      ; Clock enable, Output enable ; no     ; --                   ; --               ; --                        ;
; DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|process_6~1                                                                                     ; LCCOMB_X33_Y28_N26 ; 36      ; Sync. clear                 ; no     ; --                   ; --               ; --                        ;
; DATA_CONTROLLER:u11|USB_WRITE_HANDLER:u2|ADDITIONAL_DATA_COUNT[4]~29                                                                    ; LCCOMB_X24_Y25_N26 ; 5       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; DATA_CONTROLLER:u11|USB_WRITE_HANDLER:u2|GPS_DATA_COUNT[6]~39                                                                           ; LCCOMB_X30_Y19_N22 ; 7       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; DATA_CONTROLLER:u11|USB_WRITE_HANDLER:u2|PARAMETER_LIST_COUNT[3]~39                                                                     ; LCCOMB_X32_Y27_N16 ; 7       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; DATA_CONTROLLER:u11|USB_WRITE_HANDLER:u2|READ_ERROR_COUNT[1]~14                                                                         ; LCCOMB_X33_Y28_N10 ; 2       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; DATA_CONTROLLER:u11|USB_WRITE_HANDLER:u2|USB_WRITE_BUSY_TMP~4                                                                           ; LCCOMB_X29_Y27_N28 ; 9       ; Sync. clear                 ; no     ; --                   ; --               ; --                        ;
; DATA_CONTROLLER:u11|USB_WRITE_HANDLER:u2|process_13~0                                                                                   ; LCCOMB_X30_Y23_N16 ; 9       ; Sync. load                  ; no     ; --                   ; --               ; --                        ;
; DATA_CONTROLLER:u11|USB_WRITE_HANDLER:u2|process_21~0                                                                                   ; LCCOMB_X30_Y27_N26 ; 9       ; Sync. load                  ; no     ; --                   ; --               ; --                        ;
; DATA_CONTROLLER:u11|USB_WRITE_HANDLER:u2|process_5~0                                                                                    ; LCCOMB_X28_Y27_N28 ; 7       ; Sync. load                  ; no     ; --                   ; --               ; --                        ;
; DCO_NEG_ADC_CH1                                                                                                                         ; PIN_M22            ; 12      ; Clock                       ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; DCO_NEG_ADC_CH2                                                                                                                         ; PIN_M1             ; 12      ; Clock                       ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; DCO_POS_ADC_CH1                                                                                                                         ; PIN_W12            ; 12      ; Clock                       ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; DCO_POS_ADC_CH2                                                                                                                         ; PIN_U11            ; 12      ; Clock                       ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; EVENT_FIFO:u7|altsyncram:RAM_BLOCK_rtl_0|altsyncram_f5f1:auto_generated|altsyncram_ioi1:altsyncram1|decode_3oa:decode4|w_anode337w[2]~2 ; LCCOMB_X24_Y29_N8  ; 8       ; Clock enable, Write enable  ; no     ; --                   ; --               ; --                        ;
; EVENT_FIFO:u7|altsyncram:RAM_BLOCK_rtl_0|altsyncram_f5f1:auto_generated|altsyncram_ioi1:altsyncram1|decode_3oa:decode4|w_anode350w[2]   ; LCCOMB_X24_Y29_N10 ; 8       ; Clock enable, Write enable  ; no     ; --                   ; --               ; --                        ;
; EVENT_FIFO:u7|altsyncram:RAM_BLOCK_rtl_0|altsyncram_f5f1:auto_generated|altsyncram_ioi1:altsyncram1|decode_3oa:decode4|w_anode358w[2]~1 ; LCCOMB_X24_Y29_N12 ; 8       ; Clock enable, Write enable  ; no     ; --                   ; --               ; --                        ;
; EVENT_FIFO:u7|altsyncram:RAM_BLOCK_rtl_0|altsyncram_f5f1:auto_generated|altsyncram_ioi1:altsyncram1|decode_3oa:decode_a|w_anode337w[2]  ; LCCOMB_X25_Y28_N26 ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; EVENT_FIFO:u7|altsyncram:RAM_BLOCK_rtl_0|altsyncram_f5f1:auto_generated|altsyncram_ioi1:altsyncram1|decode_3oa:decode_a|w_anode350w[2]  ; LCCOMB_X25_Y28_N24 ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; EVENT_FIFO:u7|altsyncram:RAM_BLOCK_rtl_0|altsyncram_f5f1:auto_generated|altsyncram_ioi1:altsyncram1|decode_3oa:decode_a|w_anode358w[2]  ; LCCOMB_X25_Y28_N22 ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; FIFO_SELECT:u25|Mux13~0                                                                                                                 ; LCCOMB_X22_Y20_N24 ; 15      ; Sync. load                  ; no     ; --                   ; --               ; --                        ;
; FIFO_SELECT:u25|Mux14~0                                                                                                                 ; LCCOMB_X22_Y20_N18 ; 15      ; Sync. load                  ; no     ; --                   ; --               ; --                        ;
; FIFO_SELECT:u25|Mux30~0                                                                                                                 ; LCCOMB_X22_Y20_N26 ; 15      ; Sync. load                  ; no     ; --                   ; --               ; --                        ;
; FIFO_SELECT:u25|Mux31~1                                                                                                                 ; LCCOMB_X22_Y20_N4  ; 15      ; Sync. load                  ; no     ; --                   ; --               ; --                        ;
; FIFO_SELECT:u25|process_0~0                                                                                                             ; LCCOMB_X19_Y19_N16 ; 3       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; FIFO_SELECT:u25|process_6~0                                                                                                             ; LCCOMB_X20_Y19_N22 ; 88      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; FIFO_SELECT:u25|process_7~0                                                                                                             ; LCCOMB_X20_Y19_N10 ; 88      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; GPS_STUFF:u14|CLK_153600                                                                                                                ; LCFF_X31_Y35_N1    ; 893     ; Clock                       ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; GPS_STUFF:u14|COUNTER_153600[6]                                                                                                         ; LCFF_X31_Y35_N27   ; 9       ; Sync. clear                 ; no     ; --                   ; --               ; --                        ;
; GPS_STUFF:u14|DECODER_BYTE_COUNT[3]~21                                                                                                  ; LCCOMB_X40_Y19_N16 ; 15      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; GPS_STUFF:u14|GPS_ALT0[0]~2                                                                                                             ; LCCOMB_X38_Y19_N22 ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; GPS_STUFF:u14|GPS_ALT1[0]~0                                                                                                             ; LCCOMB_X38_Y19_N12 ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; GPS_STUFF:u14|GPS_ALT2[0]~0                                                                                                             ; LCCOMB_X38_Y20_N2  ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; GPS_STUFF:u14|GPS_ALT3[0]~1                                                                                                             ; LCCOMB_X38_Y20_N28 ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; GPS_STUFF:u14|GPS_ALT4[0]~5                                                                                                             ; LCCOMB_X38_Y20_N0  ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; GPS_STUFF:u14|GPS_ALT5[0]~4                                                                                                             ; LCCOMB_X38_Y20_N12 ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; GPS_STUFF:u14|GPS_ALT6[0]~4                                                                                                             ; LCCOMB_X38_Y20_N22 ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; GPS_STUFF:u14|GPS_ALT7[0]~6                                                                                                             ; LCCOMB_X38_Y20_N30 ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; GPS_STUFF:u14|GPS_DAY[0]~1                                                                                                              ; LCCOMB_X29_Y21_N18 ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; GPS_STUFF:u14|GPS_HOUR[0]~0                                                                                                             ; LCCOMB_X29_Y21_N6  ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; GPS_STUFF:u14|GPS_LAT0[0]~1                                                                                                             ; LCCOMB_X38_Y19_N18 ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; GPS_STUFF:u14|GPS_LAT1[0]~0                                                                                                             ; LCCOMB_X38_Y19_N20 ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; GPS_STUFF:u14|GPS_LAT2[0]~0                                                                                                             ; LCCOMB_X35_Y20_N20 ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; GPS_STUFF:u14|GPS_LAT3[0]~0                                                                                                             ; LCCOMB_X35_Y20_N6  ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; GPS_STUFF:u14|GPS_LAT4[0]~1                                                                                                             ; LCCOMB_X38_Y19_N4  ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; GPS_STUFF:u14|GPS_LAT5[0]~0                                                                                                             ; LCCOMB_X38_Y19_N30 ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; GPS_STUFF:u14|GPS_LAT6[0]~4                                                                                                             ; LCCOMB_X38_Y20_N26 ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; GPS_STUFF:u14|GPS_LAT7[0]~5                                                                                                             ; LCCOMB_X38_Y20_N6  ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; GPS_STUFF:u14|GPS_LONG0[0]~4                                                                                                            ; LCCOMB_X38_Y20_N8  ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; GPS_STUFF:u14|GPS_LONG1[0]~4                                                                                                            ; LCCOMB_X35_Y20_N8  ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; GPS_STUFF:u14|GPS_LONG2[0]~4                                                                                                            ; LCCOMB_X35_Y20_N30 ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; GPS_STUFF:u14|GPS_LONG3[0]~4                                                                                                            ; LCCOMB_X35_Y20_N10 ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; GPS_STUFF:u14|GPS_LONG4[0]~1                                                                                                            ; LCCOMB_X38_Y19_N24 ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; GPS_STUFF:u14|GPS_LONG5[0]~0                                                                                                            ; LCCOMB_X38_Y19_N10 ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; GPS_STUFF:u14|GPS_LONG6[0]~0                                                                                                            ; LCCOMB_X38_Y19_N8  ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; GPS_STUFF:u14|GPS_LONG7[0]~2                                                                                                            ; LCCOMB_X38_Y19_N6  ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; GPS_STUFF:u14|GPS_MIN[0]~0                                                                                                              ; LCCOMB_X29_Y21_N8  ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; GPS_STUFF:u14|GPS_MONTH[0]~0                                                                                                            ; LCCOMB_X29_Y21_N4  ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; GPS_STUFF:u14|GPS_QUANT0[0]~1                                                                                                           ; LCCOMB_X38_Y19_N16 ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; GPS_STUFF:u14|GPS_QUANT1[0]~4                                                                                                           ; LCCOMB_X35_Y20_N12 ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; GPS_STUFF:u14|GPS_QUANT2[0]~1                                                                                                           ; LCCOMB_X35_Y20_N28 ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; GPS_STUFF:u14|GPS_QUANT3[0]~2                                                                                                           ; LCCOMB_X35_Y20_N18 ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; GPS_STUFF:u14|GPS_SAT10LEV0[4]~1                                                                                                        ; LCCOMB_X38_Y16_N2  ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; GPS_STUFF:u14|GPS_SAT10LEV1[4]~0                                                                                                        ; LCCOMB_X38_Y16_N18 ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; GPS_STUFF:u14|GPS_SAT10LEV2[4]~2                                                                                                        ; LCCOMB_X37_Y19_N2  ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; GPS_STUFF:u14|GPS_SAT10LEV3[0]~0                                                                                                        ; LCCOMB_X38_Y16_N20 ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; GPS_STUFF:u14|GPS_SAT11LEV0[1]~3                                                                                                        ; LCCOMB_X38_Y17_N30 ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; GPS_STUFF:u14|GPS_SAT11LEV1[4]~1                                                                                                        ; LCCOMB_X36_Y17_N26 ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; GPS_STUFF:u14|GPS_SAT11LEV2[7]~0                                                                                                        ; LCCOMB_X40_Y16_N22 ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; GPS_STUFF:u14|GPS_SAT11LEV3[7]~0                                                                                                        ; LCCOMB_X38_Y18_N8  ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; GPS_STUFF:u14|GPS_SAT12LEV0[6]~3                                                                                                        ; LCCOMB_X38_Y18_N18 ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; GPS_STUFF:u14|GPS_SAT12LEV1[1]~0                                                                                                        ; LCCOMB_X40_Y16_N26 ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; GPS_STUFF:u14|GPS_SAT12LEV2[6]~0                                                                                                        ; LCCOMB_X36_Y16_N14 ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; GPS_STUFF:u14|GPS_SAT12LEV3[2]~0                                                                                                        ; LCCOMB_X38_Y17_N22 ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; GPS_STUFF:u14|GPS_SAT1LEV0[3]~1                                                                                                         ; LCCOMB_X34_Y16_N18 ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; GPS_STUFF:u14|GPS_SAT1LEV1[2]~10                                                                                                        ; LCCOMB_X35_Y19_N18 ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; GPS_STUFF:u14|GPS_SAT1LEV2[1]~2                                                                                                         ; LCCOMB_X38_Y18_N10 ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; GPS_STUFF:u14|GPS_SAT1LEV3[6]~7                                                                                                         ; LCCOMB_X38_Y17_N8  ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; GPS_STUFF:u14|GPS_SAT2LEV0[2]~1                                                                                                         ; LCCOMB_X34_Y16_N6  ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; GPS_STUFF:u14|GPS_SAT2LEV1[6]~1                                                                                                         ; LCCOMB_X34_Y16_N8  ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; GPS_STUFF:u14|GPS_SAT2LEV2[1]~1                                                                                                         ; LCCOMB_X34_Y16_N10 ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; GPS_STUFF:u14|GPS_SAT2LEV3[2]~0                                                                                                         ; LCCOMB_X34_Y16_N4  ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; GPS_STUFF:u14|GPS_SAT3LEV0[3]~3                                                                                                         ; LCCOMB_X38_Y18_N22 ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; GPS_STUFF:u14|GPS_SAT3LEV1[6]~1                                                                                                         ; LCCOMB_X36_Y19_N20 ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; GPS_STUFF:u14|GPS_SAT3LEV2[5]~1                                                                                                         ; LCCOMB_X40_Y16_N30 ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; GPS_STUFF:u14|GPS_SAT3LEV3[3]~0                                                                                                         ; LCCOMB_X35_Y19_N6  ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; GPS_STUFF:u14|GPS_SAT4LEV0[4]~0                                                                                                         ; LCCOMB_X35_Y19_N12 ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; GPS_STUFF:u14|GPS_SAT4LEV1[6]~0                                                                                                         ; LCCOMB_X38_Y18_N6  ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; GPS_STUFF:u14|GPS_SAT4LEV2[4]~1                                                                                                         ; LCCOMB_X35_Y19_N22 ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; GPS_STUFF:u14|GPS_SAT4LEV3[4]~1                                                                                                         ; LCCOMB_X35_Y16_N30 ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; GPS_STUFF:u14|GPS_SAT5LEV0[0]~1                                                                                                         ; LCCOMB_X40_Y16_N12 ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; GPS_STUFF:u14|GPS_SAT5LEV1[7]~1                                                                                                         ; LCCOMB_X35_Y19_N4  ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; GPS_STUFF:u14|GPS_SAT5LEV2[1]~1                                                                                                         ; LCCOMB_X38_Y17_N18 ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; GPS_STUFF:u14|GPS_SAT5LEV3[6]~1                                                                                                         ; LCCOMB_X38_Y18_N28 ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; GPS_STUFF:u14|GPS_SAT6LEV0[3]~0                                                                                                         ; LCCOMB_X36_Y19_N2  ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; GPS_STUFF:u14|GPS_SAT6LEV1[5]~0                                                                                                         ; LCCOMB_X40_Y16_N28 ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; GPS_STUFF:u14|GPS_SAT6LEV2[3]~1                                                                                                         ; LCCOMB_X38_Y18_N2  ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; GPS_STUFF:u14|GPS_SAT6LEV3[0]~5                                                                                                         ; LCCOMB_X40_Y17_N16 ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; GPS_STUFF:u14|GPS_SAT7LEV0[0]~1                                                                                                         ; LCCOMB_X38_Y16_N6  ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; GPS_STUFF:u14|GPS_SAT7LEV1[2]~1                                                                                                         ; LCCOMB_X40_Y17_N2  ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; GPS_STUFF:u14|GPS_SAT7LEV2[7]~2                                                                                                         ; LCCOMB_X38_Y16_N12 ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; GPS_STUFF:u14|GPS_SAT7LEV3[1]~0                                                                                                         ; LCCOMB_X38_Y18_N26 ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; GPS_STUFF:u14|GPS_SAT8LEV0[2]~3                                                                                                         ; LCCOMB_X38_Y16_N22 ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; GPS_STUFF:u14|GPS_SAT8LEV1[2]~3                                                                                                         ; LCCOMB_X38_Y16_N0  ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; GPS_STUFF:u14|GPS_SAT8LEV2[4]~0                                                                                                         ; LCCOMB_X36_Y16_N16 ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; GPS_STUFF:u14|GPS_SAT8LEV3[4]~1                                                                                                         ; LCCOMB_X38_Y16_N24 ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; GPS_STUFF:u14|GPS_SAT9LEV0[4]~0                                                                                                         ; LCCOMB_X36_Y19_N22 ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; GPS_STUFF:u14|GPS_SAT9LEV1[6]~0                                                                                                         ; LCCOMB_X38_Y17_N6  ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; GPS_STUFF:u14|GPS_SAT9LEV2[6]~6                                                                                                         ; LCCOMB_X36_Y19_N26 ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; GPS_STUFF:u14|GPS_SAT9LEV3[4]~0                                                                                                         ; LCCOMB_X36_Y16_N18 ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; GPS_STUFF:u14|GPS_SATCOUNT[0]~5                                                                                                         ; LCCOMB_X35_Y19_N30 ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; GPS_STUFF:u14|GPS_SATNUM10[4]~0                                                                                                         ; LCCOMB_X36_Y19_N0  ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; GPS_STUFF:u14|GPS_SATNUM11[6]~1                                                                                                         ; LCCOMB_X40_Y16_N16 ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; GPS_STUFF:u14|GPS_SATNUM12[3]~0                                                                                                         ; LCCOMB_X38_Y17_N12 ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; GPS_STUFF:u14|GPS_SATNUM1[3]~0                                                                                                          ; LCCOMB_X34_Y16_N16 ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; GPS_STUFF:u14|GPS_SATNUM2[6]~0                                                                                                          ; LCCOMB_X35_Y19_N24 ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; GPS_STUFF:u14|GPS_SATNUM3[6]~0                                                                                                          ; LCCOMB_X38_Y17_N10 ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; GPS_STUFF:u14|GPS_SATNUM4[7]~10                                                                                                         ; LCCOMB_X35_Y19_N16 ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; GPS_STUFF:u14|GPS_SATNUM5[3]~8                                                                                                          ; LCCOMB_X40_Y16_N18 ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; GPS_STUFF:u14|GPS_SATNUM6[2]~0                                                                                                          ; LCCOMB_X37_Y19_N16 ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; GPS_STUFF:u14|GPS_SATNUM7[2]~1                                                                                                          ; LCCOMB_X37_Y19_N4  ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; GPS_STUFF:u14|GPS_SATNUM8[2]~1                                                                                                          ; LCCOMB_X37_Y19_N14 ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; GPS_STUFF:u14|GPS_SATNUM9[4]~1                                                                                                          ; LCCOMB_X38_Y16_N16 ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; GPS_STUFF:u14|GPS_SEC[0]~0                                                                                                              ; LCCOMB_X29_Y21_N22 ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; GPS_STUFF:u14|GPS_TEMP0[0]~4                                                                                                            ; LCCOMB_X38_Y20_N16 ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; GPS_STUFF:u14|GPS_TEMP1[0]~4                                                                                                            ; LCCOMB_X38_Y20_N20 ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; GPS_STUFF:u14|GPS_TEMP2[0]~4                                                                                                            ; LCCOMB_X38_Y20_N10 ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; GPS_STUFF:u14|GPS_TEMP3[0]~5                                                                                                            ; LCCOMB_X38_Y20_N18 ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; GPS_STUFF:u14|GPS_YEAR0[0]~1                                                                                                            ; LCCOMB_X36_Y20_N24 ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; GPS_STUFF:u14|GPS_YEAR1[0]~0                                                                                                            ; LCCOMB_X29_Y21_N12 ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; GPS_STUFF:u14|MESSAGE_BYTE1[0]~24                                                                                                       ; LCCOMB_X41_Y18_N22 ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; GPS_STUFF:u14|MESSAGE_BYTE2[4]~17                                                                                                       ; LCCOMB_X40_Y19_N22 ; 16      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; GPS_STUFF:u14|MESSAGE_SELECT[0]~10                                                                                                      ; LCCOMB_X43_Y18_N10 ; 2       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; GPS_STUFF:u14|process_11~0                                                                                                              ; LCCOMB_X27_Y25_N16 ; 184     ; Clock enable, Sync. load    ; no     ; --                   ; --               ; --                        ;
; GPS_STUFF:u14|process_15~3                                                                                                              ; LCCOMB_X29_Y26_N16 ; 802     ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; LED_DRIVER:u23|Equal0~6                                                                                                                 ; LCCOMB_X29_Y34_N26 ; 21      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; LED_DRIVER:u23|process_0~0                                                                                                              ; LCCOMB_X27_Y25_N20 ; 21      ; Async. clear                ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; LED_DRIVER:u24|Equal0~6                                                                                                                 ; LCCOMB_X28_Y34_N26 ; 21      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; LED_DRIVER:u24|process_0~0                                                                                                              ; LCCOMB_X30_Y26_N20 ; 21      ; Async. clear                ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; LED_DRIVER:u26|Equal0~6                                                                                                                 ; LCCOMB_X8_Y33_N30  ; 21      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; LED_DRIVER:u26|process_0~0                                                                                                              ; LCCOMB_X22_Y19_N20 ; 21      ; Async. clear                ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; LED_DRIVER:u27|Equal0~6                                                                                                                 ; LCCOMB_X25_Y34_N26 ; 21      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; LED_DRIVER:u27|process_0~0                                                                                                              ; LCCOMB_X22_Y19_N18 ; 21      ; Async. clear                ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; LED_DRIVER:u28|Equal0~6                                                                                                                 ; LCCOMB_X6_Y33_N26  ; 21      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; LED_DRIVER:u28|process_0~0                                                                                                              ; LCCOMB_X30_Y26_N4  ; 21      ; Async. clear                ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; LED_DRIVER:u29|Equal0~6                                                                                                                 ; LCCOMB_X19_Y29_N26 ; 21      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; LED_DRIVER:u29|process_0~0                                                                                                              ; LCCOMB_X30_Y26_N26 ; 21      ; Async. clear                ; no     ; --                   ; --               ; --                        ;
; LED_ONE_SHOT:u0|Equal0~6                                                                                                                ; LCCOMB_X28_Y32_N20 ; 21      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; LED_ONE_SHOT:u0|process_0~0                                                                                                             ; LCCOMB_X22_Y19_N16 ; 22      ; Async. clear                ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; LVDS_MUX:u13|STARTUP_COUNT[3]                                                                                                           ; LCFF_X27_Y25_N27   ; 3       ; Async. clear                ; no     ; --                   ; --               ; --                        ;
; PLL:u4|altpll:altpll_component|_clk0                                                                                                    ; PLL_3              ; 908     ; Clock                       ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; SOFT_RESET:u16|RESOUT                                                                                                                   ; LCCOMB_X25_Y25_N4  ; 11      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; SOFT_RESET:u16|RESOUT                                                                                                                   ; LCCOMB_X25_Y25_N4  ; 3584    ; Async. clear                ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; SOFT_RESET:u16|process_0~0                                                                                                              ; LCCOMB_X36_Y25_N4  ; 4       ; Sync. load                  ; no     ; --                   ; --               ; --                        ;
; SPY_CON                                                                                                                                 ; PIN_B6             ; 1       ; Output enable               ; no     ; --                   ; --               ; --                        ;
; STORAGE_CHANNELS:u2|RD_ADDRES_COUNTER:u13|POS_NEG_PHASE~1                                                                               ; LCCOMB_X22_Y12_N2  ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; STORAGE_CHANNELS:u2|RD_ADDRES_COUNTER:u15|POS_NEG_PHASE~1                                                                               ; LCCOMB_X22_Y17_N2  ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; STORAGE_CHANNELS:u2|RD_ADDRES_COUNTER:u16|POS_NEG_PHASE~1                                                                               ; LCCOMB_X17_Y12_N0  ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; STORAGE_CHANNELS:u2|RD_ADDRES_COUNTER:u16|TAKE_DATA                                                                                     ; LCFF_X20_Y11_N17   ; 14      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; STORAGE_CHANNELS:u2|RD_ADDRES_COUNTER:u18|POS_NEG_PHASE~1                                                                               ; LCCOMB_X17_Y17_N16 ; 8       ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; STORAGE_CHANNELS:u2|RD_ADDRES_COUNTER:u18|TAKE_DATA                                                                                     ; LCFF_X21_Y18_N29   ; 14      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; STORAGE_CHANNELS:u2|WR_ADDRES_COUNTER:u12|WE                                                                                            ; LCFF_X20_Y13_N5    ; 24      ; Clock enable, Write enable  ; no     ; --                   ; --               ; --                        ;
; STORAGE_CHANNELS:u2|WR_ADDRES_COUNTER:u12|process_1~0                                                                                   ; LCCOMB_X20_Y19_N18 ; 24      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; STORAGE_CHANNELS:u2|WR_ADDRES_COUNTER:u17|WE                                                                                            ; LCFF_X21_Y18_N21   ; 24      ; Clock enable, Write enable  ; no     ; --                   ; --               ; --                        ;
; STORAGE_CHANNELS:u2|WR_ADDRES_COUNTER:u17|process_1~0                                                                                   ; LCCOMB_X20_Y19_N8  ; 24      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; SYNCHRONISATION:u9|RST                                                                                                                  ; LCCOMB_X22_Y19_N6  ; 120     ; Async. clear                ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; THRESHOLD_COUNTERS:u1|process_1~0                                                                                                       ; LCCOMB_X27_Y25_N8  ; 64      ; Sync. clear                 ; no     ; --                   ; --               ; --                        ;
; TRIGGER_STUFF:u12|LED_DRIVER:u4|Equal0~6                                                                                                ; LCCOMB_X24_Y32_N26 ; 21      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; TRIGGER_STUFF:u12|LED_DRIVER:u4|process_0~0                                                                                             ; LCCOMB_X25_Y25_N2  ; 21      ; Async. clear                ; no     ; --                   ; --               ; --                        ;
; TRIGGER_STUFF:u12|LED_DRIVER:u5|Equal0~6                                                                                                ; LCCOMB_X18_Y32_N22 ; 21      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; TRIGGER_STUFF:u12|LED_DRIVER:u5|process_0~0                                                                                             ; LCCOMB_X25_Y25_N16 ; 21      ; Async. clear                ; no     ; --                   ; --               ; --                        ;
; TRIGGER_STUFF:u12|SLAVE_DETECTOR:u0|HIT_ON_SH1                                                                                          ; LCFF_X19_Y25_N25   ; 10      ; Sync. clear                 ; no     ; --                   ; --               ; --                        ;
; TRIGGER_STUFF:u12|SLAVE_DETECTOR:u0|HIT_ON_SH2                                                                                          ; LCFF_X17_Y25_N1    ; 10      ; Sync. clear                 ; no     ; --                   ; --               ; --                        ;
; TRIGGER_STUFF:u12|SLAVE_DETECTOR:u0|HIT_ON_SL1                                                                                          ; LCFF_X19_Y25_N3    ; 10      ; Sync. clear                 ; no     ; --                   ; --               ; --                        ;
; TRIGGER_STUFF:u12|SLAVE_DETECTOR:u0|HIT_ON_SL2                                                                                          ; LCFF_X17_Y25_N15   ; 10      ; Sync. clear                 ; no     ; --                   ; --               ; --                        ;
; TRIGGER_STUFF:u12|TRIGGER_MATRIX:u2|process_35~2                                                                                        ; LCCOMB_X19_Y21_N0  ; 11      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; TRIGGER_STUFF:u12|TRIGGER_MATRIX:u2|process_69~0                                                                                        ; LCCOMB_X19_Y21_N12 ; 11      ; Clock enable                ; no     ; --                   ; --               ; --                        ;
; nSYSRST                                                                                                                                 ; PIN_D20            ; 25      ; Async. clear                ; no     ; --                   ; --               ; --                        ;
+-----------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+-----------------------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                               ;
+--------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+
; Name                                 ; Location           ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+
; CLK10MHz                             ; PIN_E12            ; 1431    ; Global Clock         ; GCLK9            ; --                        ;
; CLK_DIV:u15|CLKRD_TMP                ; LCFF_X64_Y19_N31   ; 958     ; Global Clock         ; GCLK6            ; --                        ;
; DCO_NEG_ADC_CH1                      ; PIN_M22            ; 12      ; Global Clock         ; GCLK7            ; --                        ;
; DCO_NEG_ADC_CH2                      ; PIN_M1             ; 12      ; Global Clock         ; GCLK3            ; --                        ;
; DCO_POS_ADC_CH1                      ; PIN_W12            ; 12      ; Global Clock         ; GCLK14           ; --                        ;
; DCO_POS_ADC_CH2                      ; PIN_U11            ; 12      ; Global Clock         ; GCLK15           ; --                        ;
; GPS_STUFF:u14|CLK_153600             ; LCFF_X31_Y35_N1    ; 893     ; Global Clock         ; GCLK8            ; --                        ;
; LED_DRIVER:u23|process_0~0           ; LCCOMB_X27_Y25_N20 ; 21      ; Global Clock         ; GCLK13           ; --                        ;
; LED_DRIVER:u24|process_0~0           ; LCCOMB_X30_Y26_N20 ; 21      ; Global Clock         ; GCLK4            ; --                        ;
; LED_DRIVER:u26|process_0~0           ; LCCOMB_X22_Y19_N20 ; 21      ; Global Clock         ; GCLK2            ; --                        ;
; LED_DRIVER:u27|process_0~0           ; LCCOMB_X22_Y19_N18 ; 21      ; Global Clock         ; GCLK1            ; --                        ;
; LED_DRIVER:u28|process_0~0           ; LCCOMB_X30_Y26_N4  ; 21      ; Global Clock         ; GCLK12           ; --                        ;
; LED_ONE_SHOT:u0|process_0~0          ; LCCOMB_X22_Y19_N16 ; 22      ; Global Clock         ; GCLK0            ; --                        ;
; PLL:u4|altpll:altpll_component|_clk0 ; PLL_3              ; 908     ; Global Clock         ; GCLK11           ; --                        ;
; SOFT_RESET:u16|RESOUT                ; LCCOMB_X25_Y25_N4  ; 3584    ; Global Clock         ; GCLK10           ; --                        ;
; SYNCHRONISATION:u9|RST               ; LCCOMB_X22_Y19_N6  ; 120     ; Global Clock         ; GCLK5            ; --                        ;
+--------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                             ;
+-------------------------------------------------------------------+---------+
; Name                                                              ; Fan-Out ;
+-------------------------------------------------------------------+---------+
; GPS_STUFF:u14|process_15~3                                        ; 802     ;
; GPS_STUFF:u14|process_11~0                                        ; 184     ;
; DATA_CONTROLLER:u11|USB_WRITE_HANDLER:u2|PARAMETER_LIST_COUNT[0]  ; 184     ;
; DATA_CONTROLLER:u11|USB_WRITE_HANDLER:u2|PARAMETER_LIST_COUNT[1]  ; 184     ;
; DATA_CONTROLLER:u11|USB_WRITE_HANDLER:u2|GPS_DATA_COUNT[1]        ; 126     ;
; DATA_CONTROLLER:u11|USB_WRITE_HANDLER:u2|GPS_DATA_COUNT[0]        ; 124     ;
; DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH1_OFFSET_ADJ_POS[0]~353 ; 121     ;
; DATA_CONTROLLER:u11|USB_WRITE_HANDLER:u2|GPS_DATA_COUNT[4]        ; 119     ;
; DATA_CONTROLLER:u11|USB_WRITE_HANDLER:u2|GPS_DATA_COUNT[2]        ; 119     ;
; FIFO_SELECT:u25|READY[1]                                          ; 111     ;
; FIFO_SELECT:u25|READY[0]                                          ; 109     ;
; DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|CH2_THRES_HIGH[8]~704     ; 108     ;
; DATA_CONTROLLER:u11|USB_WRITE_HANDLER:u2|GPS_DATA_COUNT[5]        ; 108     ;
; DATA_CONTROLLER:u11|USB_WRITE_HANDLER:u2|GPS_DATA_COUNT[3]        ; 108     ;
; CONVERSION_12_TO_8_BIT:u6|process_5~3                             ; 101     ;
; FIFO_SELECT:u25|process_7~0                                       ; 88      ;
; FIFO_SELECT:u25|process_6~0                                       ; 88      ;
; DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|READ_COUNT[2]             ; 71      ;
; DATA_CONTROLLER:u11|USB_WRITE_HANDLER:u2|PARAMETER_LIST_COUNT[3]  ; 67      ;
; DATA_CONTROLLER:u11|USB_WRITE_HANDLER:u2|PARAMETER_LIST_COUNT[2]  ; 66      ;
; THRESHOLD_COUNTERS:u1|process_1~0                                 ; 64      ;
; DATA_CONTROLLER:u11|USB_WRITE_HANDLER:u2|PARAMETER_LIST_COUNT[5]  ; 60      ;
; DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|READ_COUNT[5]             ; 59      ;
; GPS_STUFF:u14|DECODER_BYTE_COUNT[0]                               ; 58      ;
; DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|READ_COUNT[1]             ; 58      ;
; GPS_STUFF:u14|DECODER_BYTE_COUNT[1]                               ; 57      ;
; CONVERSION_12_TO_8_BIT:u6|CHANNEL_SELECT                          ; 56      ;
; DATA_CONTROLLER:u11|USB_WRITE_HANDLER:u2|PARAMETER_LIST_COUNT[4]  ; 56      ;
; ~GND                                                              ; 55      ;
; DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|FORCE_MASTER~0            ; 52      ;
; DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|READ_COUNT[0]             ; 51      ;
; DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|Mux333~0                  ; 50      ;
; STORAGE_CHANNELS:u2|WR_ADDRES_COUNTER:u17|WE                      ; 48      ;
; STORAGE_CHANNELS:u2|WR_ADDRES_COUNTER:u12|WE                      ; 48      ;
; GPS_STUFF:u14|DECODER_BYTE_COUNT[3]                               ; 48      ;
; GPS_STUFF:u14|DECODE_BYTE1[1]                                     ; 47      ;
; GPS_STUFF:u14|DECODE_BYTE1[2]                                     ; 47      ;
; GPS_STUFF:u14|DECODE_BYTE1[3]                                     ; 47      ;
; GPS_STUFF:u14|DECODE_BYTE1[4]                                     ; 47      ;
; GPS_STUFF:u14|DECODE_BYTE1[5]                                     ; 47      ;
; GPS_STUFF:u14|DECODE_BYTE1[6]                                     ; 47      ;
; GPS_STUFF:u14|DECODE_BYTE1[7]                                     ; 47      ;
; GPS_STUFF:u14|DECODE_BYTE1[0]                                     ; 47      ;
; GPS_STUFF:u14|DECODER_BYTE_COUNT[4]                               ; 46      ;
; GPS_STUFF:u14|DECODER_BYTE_COUNT[2]                               ; 46      ;
; USB_DATA[3]~4                                                     ; 44      ;
; USB_DATA[7]~0                                                     ; 43      ;
; USB_DATA[5]~2                                                     ; 43      ;
; USB_DATA[4]~3                                                     ; 43      ;
; USB_DATA[0]~7                                                     ; 43      ;
+-------------------------------------------------------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+---------------------------------------------------------------------------------------------------------------------------------------+------+----------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Name                                                                                                                                  ; Type ; Mode           ; Clock Mode  ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF  ; Location                                                                                                                                                                                                                                                                                                               ;
+---------------------------------------------------------------------------------------------------------------------------------------+------+----------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; EVENT_FIFO:u7|altsyncram:RAM_BLOCK_rtl_0|altsyncram_f5f1:auto_generated|altsyncram_ioi1:altsyncram1|ALTSYNCRAM                        ; AUTO ; True Dual Port ; Dual Clocks ; 12021        ; 8            ; 12021        ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 96168 ; 12021                       ; 8                           ; 12021                       ; 8                           ; 96168               ; 24   ; None ; M4K_X26_Y29, M4K_X13_Y30, M4K_X26_Y30, M4K_X52_Y33, M4K_X13_Y33, M4K_X52_Y27, M4K_X26_Y28, M4K_X13_Y28, M4K_X26_Y27, M4K_X52_Y29, M4K_X13_Y29, M4K_X52_Y28, M4K_X26_Y35, M4K_X13_Y34, M4K_X26_Y32, M4K_X26_Y33, M4K_X13_Y32, M4K_X26_Y31, M4K_X52_Y31, M4K_X13_Y31, M4K_X52_Y30, M4K_X52_Y34, M4K_X26_Y34, M4K_X52_Y32 ;
; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u1|altsyncram:RAM_BLOCK_rtl_6|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ALTSYNCRAM ; AUTO ; True Dual Port ; Dual Clocks ; 2021         ; 12           ; 2021         ; 12           ; yes                    ; yes                     ; yes                    ; no                      ; 24252 ; 2021                        ; 12                          ; 2021                        ; 12                          ; 24252               ; 12   ; None ; M4K_X13_Y11, M4K_X13_Y10, M4K_X26_Y9, M4K_X13_Y7, M4K_X13_Y5, M4K_X13_Y9, M4K_X13_Y6, M4K_X13_Y8, M4K_X26_Y5, M4K_X13_Y12, M4K_X26_Y7, M4K_X26_Y8                                                                                                                                                                      ;
; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u2|altsyncram:RAM_BLOCK_rtl_5|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ALTSYNCRAM ; AUTO ; True Dual Port ; Dual Clocks ; 2021         ; 12           ; 2021         ; 12           ; yes                    ; yes                     ; yes                    ; no                      ; 24252 ; 2021                        ; 12                          ; 2021                        ; 12                          ; 24252               ; 12   ; None ; M4K_X13_Y11, M4K_X13_Y10, M4K_X26_Y9, M4K_X13_Y7, M4K_X13_Y5, M4K_X13_Y9, M4K_X13_Y6, M4K_X13_Y8, M4K_X26_Y5, M4K_X13_Y12, M4K_X26_Y7, M4K_X26_Y8                                                                                                                                                                      ;
; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u3|altsyncram:RAM_BLOCK_rtl_8|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ALTSYNCRAM ; AUTO ; True Dual Port ; Dual Clocks ; 2021         ; 12           ; 2021         ; 12           ; yes                    ; yes                     ; yes                    ; no                      ; 24252 ; 2021                        ; 12                          ; 2021                        ; 12                          ; 24252               ; 12   ; None ; M4K_X13_Y15, M4K_X13_Y17, M4K_X26_Y21, M4K_X13_Y14, M4K_X13_Y19, M4K_X13_Y21, M4K_X13_Y18, M4K_X13_Y16, M4K_X26_Y13, M4K_X13_Y13, M4K_X26_Y14, M4K_X13_Y20                                                                                                                                                             ;
; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u4|altsyncram:RAM_BLOCK_rtl_2|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ALTSYNCRAM ; AUTO ; True Dual Port ; Dual Clocks ; 2021         ; 12           ; 2021         ; 12           ; yes                    ; yes                     ; yes                    ; no                      ; 24252 ; 2021                        ; 12                          ; 2021                        ; 12                          ; 24252               ; 12   ; None ; M4K_X52_Y13, M4K_X52_Y6, M4K_X26_Y10, M4K_X26_Y11, M4K_X52_Y12, M4K_X26_Y6, M4K_X52_Y10, M4K_X52_Y7, M4K_X26_Y12, M4K_X52_Y8, M4K_X52_Y9, M4K_X52_Y11                                                                                                                                                                  ;
; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u5|altsyncram:RAM_BLOCK_rtl_1|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ALTSYNCRAM ; AUTO ; True Dual Port ; Dual Clocks ; 2021         ; 12           ; 2021         ; 12           ; yes                    ; yes                     ; yes                    ; no                      ; 24252 ; 2021                        ; 12                          ; 2021                        ; 12                          ; 24252               ; 12   ; None ; M4K_X52_Y13, M4K_X52_Y6, M4K_X26_Y10, M4K_X26_Y11, M4K_X52_Y12, M4K_X26_Y6, M4K_X52_Y10, M4K_X52_Y7, M4K_X26_Y12, M4K_X52_Y8, M4K_X52_Y9, M4K_X52_Y11                                                                                                                                                                  ;
; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u6|altsyncram:RAM_BLOCK_rtl_7|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ALTSYNCRAM ; AUTO ; True Dual Port ; Dual Clocks ; 2021         ; 12           ; 2021         ; 12           ; yes                    ; yes                     ; yes                    ; no                      ; 24252 ; 2021                        ; 12                          ; 2021                        ; 12                          ; 24252               ; 12   ; None ; M4K_X13_Y15, M4K_X13_Y17, M4K_X26_Y21, M4K_X13_Y14, M4K_X13_Y19, M4K_X13_Y21, M4K_X13_Y18, M4K_X13_Y16, M4K_X26_Y13, M4K_X13_Y13, M4K_X26_Y14, M4K_X13_Y20                                                                                                                                                             ;
; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u7|altsyncram:RAM_BLOCK_rtl_4|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ALTSYNCRAM ; AUTO ; True Dual Port ; Dual Clocks ; 2021         ; 12           ; 2021         ; 12           ; yes                    ; yes                     ; yes                    ; no                      ; 24252 ; 2021                        ; 12                          ; 2021                        ; 12                          ; 24252               ; 12   ; None ; M4K_X52_Y16, M4K_X52_Y18, M4K_X26_Y17, M4K_X26_Y15, M4K_X26_Y20, M4K_X26_Y18, M4K_X52_Y17, M4K_X52_Y15, M4K_X26_Y19, M4K_X52_Y20, M4K_X26_Y16, M4K_X52_Y19                                                                                                                                                             ;
; STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u8|altsyncram:RAM_BLOCK_rtl_3|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ALTSYNCRAM ; AUTO ; True Dual Port ; Dual Clocks ; 2021         ; 12           ; 2021         ; 12           ; yes                    ; yes                     ; yes                    ; no                      ; 24252 ; 2021                        ; 12                          ; 2021                        ; 12                          ; 24252               ; 12   ; None ; M4K_X52_Y16, M4K_X52_Y18, M4K_X26_Y17, M4K_X26_Y15, M4K_X26_Y20, M4K_X26_Y18, M4K_X52_Y17, M4K_X52_Y15, M4K_X26_Y19, M4K_X52_Y20, M4K_X26_Y16, M4K_X52_Y19                                                                                                                                                             ;
+---------------------------------------------------------------------------------------------------------------------------------------+------+----------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+------------------------------------------------------+
; Interconnect Usage Summary                           ;
+----------------------------+-------------------------+
; Interconnect Resource Type ; Usage                   ;
+----------------------------+-------------------------+
; Block interconnects        ; 9,400 / 94,460 ( 10 % ) ;
; C16 interconnects          ; 128 / 3,315 ( 4 % )     ;
; C4 interconnects           ; 4,368 / 60,840 ( 7 % )  ;
; Direct links               ; 1,607 / 94,460 ( 2 % )  ;
; Global clocks              ; 16 / 16 ( 100 % )       ;
; Local interconnects        ; 3,093 / 33,216 ( 9 % )  ;
; R24 interconnects          ; 256 / 3,091 ( 8 % )     ;
; R4 interconnects           ; 5,039 / 81,294 ( 6 % )  ;
+----------------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 13.63) ; Number of LABs  (Total = 470) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 9                             ;
; 2                                           ; 30                            ;
; 3                                           ; 1                             ;
; 4                                           ; 5                             ;
; 5                                           ; 3                             ;
; 6                                           ; 4                             ;
; 7                                           ; 5                             ;
; 8                                           ; 3                             ;
; 9                                           ; 4                             ;
; 10                                          ; 9                             ;
; 11                                          ; 14                            ;
; 12                                          ; 10                            ;
; 13                                          ; 20                            ;
; 14                                          ; 33                            ;
; 15                                          ; 27                            ;
; 16                                          ; 293                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 2.24) ; Number of LABs  (Total = 470) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 387                           ;
; 1 Clock                            ; 249                           ;
; 1 Clock enable                     ; 68                            ;
; 1 Sync. clear                      ; 7                             ;
; 1 Sync. load                       ; 13                            ;
; 2 Async. clears                    ; 10                            ;
; 2 Clock enables                    ; 148                           ;
; 2 Clocks                           ; 173                           ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 20.79) ; Number of LABs  (Total = 470) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 7                             ;
; 2                                            ; 3                             ;
; 3                                            ; 9                             ;
; 4                                            ; 26                            ;
; 5                                            ; 2                             ;
; 6                                            ; 3                             ;
; 7                                            ; 4                             ;
; 8                                            ; 6                             ;
; 9                                            ; 1                             ;
; 10                                           ; 7                             ;
; 11                                           ; 8                             ;
; 12                                           ; 3                             ;
; 13                                           ; 7                             ;
; 14                                           ; 10                            ;
; 15                                           ; 17                            ;
; 16                                           ; 20                            ;
; 17                                           ; 12                            ;
; 18                                           ; 19                            ;
; 19                                           ; 11                            ;
; 20                                           ; 5                             ;
; 21                                           ; 16                            ;
; 22                                           ; 22                            ;
; 23                                           ; 15                            ;
; 24                                           ; 32                            ;
; 25                                           ; 33                            ;
; 26                                           ; 33                            ;
; 27                                           ; 27                            ;
; 28                                           ; 34                            ;
; 29                                           ; 26                            ;
; 30                                           ; 22                            ;
; 31                                           ; 12                            ;
; 32                                           ; 18                            ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 8.25) ; Number of LABs  (Total = 470) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 1                             ;
; 1                                               ; 44                            ;
; 2                                               ; 24                            ;
; 3                                               ; 17                            ;
; 4                                               ; 29                            ;
; 5                                               ; 30                            ;
; 6                                               ; 39                            ;
; 7                                               ; 31                            ;
; 8                                               ; 28                            ;
; 9                                               ; 43                            ;
; 10                                              ; 39                            ;
; 11                                              ; 25                            ;
; 12                                              ; 28                            ;
; 13                                              ; 21                            ;
; 14                                              ; 12                            ;
; 15                                              ; 12                            ;
; 16                                              ; 37                            ;
; 17                                              ; 3                             ;
; 18                                              ; 2                             ;
; 19                                              ; 1                             ;
; 20                                              ; 1                             ;
; 21                                              ; 1                             ;
; 22                                              ; 2                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 17.27) ; Number of LABs  (Total = 470) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 4                             ;
; 3                                            ; 5                             ;
; 4                                            ; 39                            ;
; 5                                            ; 18                            ;
; 6                                            ; 16                            ;
; 7                                            ; 9                             ;
; 8                                            ; 4                             ;
; 9                                            ; 6                             ;
; 10                                           ; 13                            ;
; 11                                           ; 13                            ;
; 12                                           ; 30                            ;
; 13                                           ; 15                            ;
; 14                                           ; 22                            ;
; 15                                           ; 15                            ;
; 16                                           ; 16                            ;
; 17                                           ; 16                            ;
; 18                                           ; 8                             ;
; 19                                           ; 14                            ;
; 20                                           ; 18                            ;
; 21                                           ; 12                            ;
; 22                                           ; 19                            ;
; 23                                           ; 16                            ;
; 24                                           ; 19                            ;
; 25                                           ; 15                            ;
; 26                                           ; 20                            ;
; 27                                           ; 22                            ;
; 28                                           ; 17                            ;
; 29                                           ; 11                            ;
; 30                                           ; 7                             ;
; 31                                           ; 9                             ;
; 32                                           ; 16                            ;
; 33                                           ; 5                             ;
+----------------------------------------------+-------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; Unreserved               ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing                      ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; CLK10MHz        ; CLK10MHz             ; 1.36303           ;
; I/O             ; DCO_POS_ADC_CH2      ; 0.16896           ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 9.0 Build 235 06/17/2009 Service Pack 2 SJ Full Version
    Info: Processing started: Wed Jun 30 13:16:24 2010
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off hisparc -c hisparc
Info: Selected device EP2C35F484C6 for design "hisparc"
Info: Implemented PLL "PLL:u4|altpll:altpll_component|pll" as Cyclone II PLL type
    Info: Implementing clock multiplication of 1, clock division of 1, and phase shift of 0 degrees (0 ps) for PLL:u4|altpll:altpll_component|_clk0 port
Info: Fitter is performing a Standard Fit compilation using maximum Fitter effort to optimize design performance
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device EP2C15AF484C6 is compatible
    Info: Device EP2C20F484C6 is compatible
    Info: Device EP2C50F484C6 is compatible
Info: Fitter converted 2 user pins into dedicated programming pins
    Info: Pin ~ASDO~ is reserved at location C4
    Info: Pin ~nCSO~ is reserved at location C3
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info: Fitter is using the Classic Timing Analyzer
Info: Detected fmax, tsu, tco, and/or tpd requirements -- optimizing circuit to achieve only the specified requirements
Info: Automatically promoted node PLL:u4|altpll:altpll_component|_clk0 (placed in counter C0 of PLL_3)
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G11
Info: Automatically promoted node CLK10MHz (placed in PIN E12 (CLK11, LVDSCLK5p, Input))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G9
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node GPS_STUFF:u14|CLK_153600
Info: Automatically promoted node DCO_NEG_ADC_CH1 (placed in PIN M22 (CLK6, LVDSCLK3p, Input))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G7
Info: Automatically promoted node DCO_NEG_ADC_CH2 (placed in PIN M1 (CLK2, LVDSCLK1p, Input))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info: Automatically promoted node DCO_POS_ADC_CH1 (placed in PIN W12 (CLK13, LVDSCLK6p, Input))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G14
Info: Automatically promoted node DCO_POS_ADC_CH2 (placed in PIN U11 (CLK15, LVDSCLK7p, Input))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G15
Info: Automatically promoted node CLK_DIV:u15|CLKRD_TMP 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node CLK_DIV:u15|CLKRD_TMP~0
Info: Automatically promoted node GPS_STUFF:u14|CLK_153600 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node SOFT_RESET:u16|RESOUT 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node LED_DRIVER:u23|process_0~0
        Info: Destination node GPS_STUFF:u14|CLK_153600
        Info: Destination node STORAGE_CHANNELS:u2|RD_ADDRES_COUNTER:u18|DATA_READY
        Info: Destination node STORAGE_CHANNELS:u2|RD_ADDRES_COUNTER:u15|DATA_READY
        Info: Destination node STORAGE_CHANNELS:u2|RD_ADDRES_COUNTER:u16|DATA_READY
        Info: Destination node STORAGE_CHANNELS:u2|RD_ADDRES_COUNTER:u13|DATA_READY
        Info: Destination node STORAGE_CHANNELS:u2|RD_ADDRES_COUNTER:u16|READOUT_BUSY
        Info: Destination node STORAGE_CHANNELS:u2|RD_ADDRES_COUNTER:u18|READOUT_BUSY
        Info: Destination node STORAGE_CHANNELS:u2|RD_ADDRES_COUNTER:u15|READOUT_BUSY
        Info: Destination node STORAGE_CHANNELS:u2|RD_ADDRES_COUNTER:u13|READOUT_BUSY
Info: Automatically promoted node SYNCHRONISATION:u9|RST 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node LED_ONE_SHOT:u0|process_0~0 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node LED_DRIVER:u23|process_0~0 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node LED_DRIVER:u24|process_0~0 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node LED_DRIVER:u26|process_0~0 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node LED_DRIVER:u27|process_0~0 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node LED_DRIVER:u28|process_0~0 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Starting register packing
Info: Finished register packing
    Extra Info: Packed 96 registers into blocks of type EC
Info: Starting physical synthesis optimizations for speed
Info: Starting physical synthesis algorithm register retiming
Info: Physical synthesis algorithm register retiming complete: estimated slack improvement of 0 ps
Info: Starting physical synthesis algorithm combinational resynthesis using boolean division
Info: Physical synthesis algorithm combinational resynthesis using boolean division complete: estimated slack improvement of 0 ps
Info: Starting physical synthesis algorithm register retiming
Info: Physical synthesis algorithm register retiming complete: estimated slack improvement of 0 ps
Info: Physical synthesis optimizations for speed complete: elapsed cpu time is 00:00:16
Info: Fitter preparation operations ending: elapsed time is 00:00:23
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:09
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:00:27
Info: Starting physical synthesis optimizations for speed
Info: Starting physical synthesis algorithm register retiming
Info: Physical synthesis algorithm register retiming complete: estimated slack improvement of 0 ps
Info: Starting physical synthesis algorithm combinational resynthesis using boolean division
Info: Physical synthesis algorithm combinational resynthesis using boolean division complete: estimated slack improvement of 0 ps
Info: Starting physical synthesis algorithm logic and register replication
Info: Physical synthesis algorithm logic and register replication complete: estimated slack improvement of 0 ps
Info: Starting physical synthesis algorithm fanout splitting
Info: Physical synthesis algorithm fanout splitting complete: estimated slack improvement of 0 ps
Info: Physical synthesis optimizations for speed complete: elapsed cpu time is 00:00:05
Info: Estimated most critical path is register to register delay of 0.671 ns
    Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LAB_X41_Y12; Fanout = 1; REG Node = 'SYNCHRONISATION:u9|DATA_NEG_ADC_TMP1[7]'
    Info: 2: + IC(0.587 ns) + CELL(0.084 ns) = 0.671 ns; Loc. = LAB_X41_Y12; Fanout = 4; REG Node = 'SYNCHRONISATION:u9|DOUT_NEG[7]'
    Info: Total cell delay = 0.084 ns ( 12.52 % )
    Info: Total interconnect delay = 0.587 ns ( 87.48 % )
Info: Fitter routing operations beginning
Info: Average interconnect usage is 6% of the available device resources
    Info: Peak interconnect usage is 26% of the available device resources in the region that extends from location X22_Y12 to location X32_Y23
Info: Fitter routing operations ending: elapsed time is 00:00:10
Info: Fitter merged 48 physical RAM blocks that contain multiple logical RAM slices into a single location
    Info: Following physical RAM blocks contain multiple logical RAM slices
        Info: Physical RAM block M4K_X52_Y13 contains the following logical RAM slices
            Info: RAM slice: STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u4|altsyncram:RAM_BLOCK_rtl_2|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a8
            Info: RAM slice: STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u5|altsyncram:RAM_BLOCK_rtl_1|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a8
        Info: Physical RAM block M4K_X13_Y15 contains the following logical RAM slices
            Info: RAM slice: STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u3|altsyncram:RAM_BLOCK_rtl_8|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a8
            Info: RAM slice: STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u6|altsyncram:RAM_BLOCK_rtl_7|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a8
        Info: Physical RAM block M4K_X13_Y11 contains the following logical RAM slices
            Info: RAM slice: STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u1|altsyncram:RAM_BLOCK_rtl_6|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a8
            Info: RAM slice: STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u2|altsyncram:RAM_BLOCK_rtl_5|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a8
        Info: Physical RAM block M4K_X52_Y16 contains the following logical RAM slices
            Info: RAM slice: STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u7|altsyncram:RAM_BLOCK_rtl_4|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a8
            Info: RAM slice: STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u8|altsyncram:RAM_BLOCK_rtl_3|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a8
        Info: Physical RAM block M4K_X52_Y6 contains the following logical RAM slices
            Info: RAM slice: STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u4|altsyncram:RAM_BLOCK_rtl_2|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a0
            Info: RAM slice: STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u5|altsyncram:RAM_BLOCK_rtl_1|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a0
        Info: Physical RAM block M4K_X13_Y17 contains the following logical RAM slices
            Info: RAM slice: STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u3|altsyncram:RAM_BLOCK_rtl_8|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a0
            Info: RAM slice: STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u6|altsyncram:RAM_BLOCK_rtl_7|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a0
        Info: Physical RAM block M4K_X13_Y10 contains the following logical RAM slices
            Info: RAM slice: STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u1|altsyncram:RAM_BLOCK_rtl_6|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a0
            Info: RAM slice: STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u2|altsyncram:RAM_BLOCK_rtl_5|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a0
        Info: Physical RAM block M4K_X52_Y18 contains the following logical RAM slices
            Info: RAM slice: STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u7|altsyncram:RAM_BLOCK_rtl_4|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a0
            Info: RAM slice: STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u8|altsyncram:RAM_BLOCK_rtl_3|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a0
        Info: Physical RAM block M4K_X26_Y10 contains the following logical RAM slices
            Info: RAM slice: STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u4|altsyncram:RAM_BLOCK_rtl_2|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a4
            Info: RAM slice: STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u5|altsyncram:RAM_BLOCK_rtl_1|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a4
        Info: Physical RAM block M4K_X26_Y21 contains the following logical RAM slices
            Info: RAM slice: STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u3|altsyncram:RAM_BLOCK_rtl_8|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a4
            Info: RAM slice: STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u6|altsyncram:RAM_BLOCK_rtl_7|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a4
        Info: Physical RAM block M4K_X26_Y9 contains the following logical RAM slices
            Info: RAM slice: STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u1|altsyncram:RAM_BLOCK_rtl_6|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a4
            Info: RAM slice: STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u2|altsyncram:RAM_BLOCK_rtl_5|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a4
        Info: Physical RAM block M4K_X26_Y17 contains the following logical RAM slices
            Info: RAM slice: STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u7|altsyncram:RAM_BLOCK_rtl_4|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a4
            Info: RAM slice: STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u8|altsyncram:RAM_BLOCK_rtl_3|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a4
        Info: Physical RAM block M4K_X26_Y11 contains the following logical RAM slices
            Info: RAM slice: STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u4|altsyncram:RAM_BLOCK_rtl_2|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a9
            Info: RAM slice: STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u5|altsyncram:RAM_BLOCK_rtl_1|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a9
        Info: Physical RAM block M4K_X13_Y14 contains the following logical RAM slices
            Info: RAM slice: STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u3|altsyncram:RAM_BLOCK_rtl_8|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a9
            Info: RAM slice: STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u6|altsyncram:RAM_BLOCK_rtl_7|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a9
        Info: Physical RAM block M4K_X13_Y7 contains the following logical RAM slices
            Info: RAM slice: STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u1|altsyncram:RAM_BLOCK_rtl_6|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a9
            Info: RAM slice: STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u2|altsyncram:RAM_BLOCK_rtl_5|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a9
        Info: Physical RAM block M4K_X26_Y15 contains the following logical RAM slices
            Info: RAM slice: STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u7|altsyncram:RAM_BLOCK_rtl_4|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a9
            Info: RAM slice: STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u8|altsyncram:RAM_BLOCK_rtl_3|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a9
        Info: Physical RAM block M4K_X52_Y12 contains the following logical RAM slices
            Info: RAM slice: STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u4|altsyncram:RAM_BLOCK_rtl_2|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a1
            Info: RAM slice: STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u5|altsyncram:RAM_BLOCK_rtl_1|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a1
        Info: Physical RAM block M4K_X13_Y19 contains the following logical RAM slices
            Info: RAM slice: STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u3|altsyncram:RAM_BLOCK_rtl_8|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a1
            Info: RAM slice: STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u6|altsyncram:RAM_BLOCK_rtl_7|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a1
        Info: Physical RAM block M4K_X13_Y5 contains the following logical RAM slices
            Info: RAM slice: STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u1|altsyncram:RAM_BLOCK_rtl_6|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a1
            Info: RAM slice: STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u2|altsyncram:RAM_BLOCK_rtl_5|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a1
        Info: Physical RAM block M4K_X26_Y20 contains the following logical RAM slices
            Info: RAM slice: STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u7|altsyncram:RAM_BLOCK_rtl_4|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a1
            Info: RAM slice: STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u8|altsyncram:RAM_BLOCK_rtl_3|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a1
        Info: Physical RAM block M4K_X26_Y6 contains the following logical RAM slices
            Info: RAM slice: STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u4|altsyncram:RAM_BLOCK_rtl_2|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a5
            Info: RAM slice: STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u5|altsyncram:RAM_BLOCK_rtl_1|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a5
        Info: Physical RAM block M4K_X13_Y21 contains the following logical RAM slices
            Info: RAM slice: STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u3|altsyncram:RAM_BLOCK_rtl_8|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a5
            Info: RAM slice: STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u6|altsyncram:RAM_BLOCK_rtl_7|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a5
        Info: Physical RAM block M4K_X13_Y9 contains the following logical RAM slices
            Info: RAM slice: STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u1|altsyncram:RAM_BLOCK_rtl_6|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a5
            Info: RAM slice: STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u2|altsyncram:RAM_BLOCK_rtl_5|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a5
        Info: Physical RAM block M4K_X26_Y18 contains the following logical RAM slices
            Info: RAM slice: STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u7|altsyncram:RAM_BLOCK_rtl_4|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a5
            Info: RAM slice: STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u8|altsyncram:RAM_BLOCK_rtl_3|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a5
        Info: Physical RAM block M4K_X52_Y10 contains the following logical RAM slices
            Info: RAM slice: STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u4|altsyncram:RAM_BLOCK_rtl_2|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a10
            Info: RAM slice: STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u5|altsyncram:RAM_BLOCK_rtl_1|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a10
        Info: Physical RAM block M4K_X13_Y18 contains the following logical RAM slices
            Info: RAM slice: STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u3|altsyncram:RAM_BLOCK_rtl_8|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a10
            Info: RAM slice: STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u6|altsyncram:RAM_BLOCK_rtl_7|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a10
        Info: Physical RAM block M4K_X13_Y6 contains the following logical RAM slices
            Info: RAM slice: STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u1|altsyncram:RAM_BLOCK_rtl_6|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a10
            Info: RAM slice: STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u2|altsyncram:RAM_BLOCK_rtl_5|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a10
        Info: Physical RAM block M4K_X52_Y17 contains the following logical RAM slices
            Info: RAM slice: STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u7|altsyncram:RAM_BLOCK_rtl_4|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a10
            Info: RAM slice: STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u8|altsyncram:RAM_BLOCK_rtl_3|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a10
        Info: Physical RAM block M4K_X52_Y7 contains the following logical RAM slices
            Info: RAM slice: STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u4|altsyncram:RAM_BLOCK_rtl_2|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a2
            Info: RAM slice: STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u5|altsyncram:RAM_BLOCK_rtl_1|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a2
        Info: Physical RAM block M4K_X13_Y16 contains the following logical RAM slices
            Info: RAM slice: STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u3|altsyncram:RAM_BLOCK_rtl_8|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a2
            Info: RAM slice: STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u6|altsyncram:RAM_BLOCK_rtl_7|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a2
        Info: Physical RAM block M4K_X13_Y8 contains the following logical RAM slices
            Info: RAM slice: STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u1|altsyncram:RAM_BLOCK_rtl_6|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a2
            Info: RAM slice: STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u2|altsyncram:RAM_BLOCK_rtl_5|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a2
        Info: Physical RAM block M4K_X52_Y15 contains the following logical RAM slices
            Info: RAM slice: STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u7|altsyncram:RAM_BLOCK_rtl_4|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a2
            Info: RAM slice: STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u8|altsyncram:RAM_BLOCK_rtl_3|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a2
        Info: Physical RAM block M4K_X26_Y12 contains the following logical RAM slices
            Info: RAM slice: STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u4|altsyncram:RAM_BLOCK_rtl_2|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a6
            Info: RAM slice: STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u5|altsyncram:RAM_BLOCK_rtl_1|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a6
        Info: Physical RAM block M4K_X26_Y13 contains the following logical RAM slices
            Info: RAM slice: STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u3|altsyncram:RAM_BLOCK_rtl_8|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a6
            Info: RAM slice: STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u6|altsyncram:RAM_BLOCK_rtl_7|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a6
        Info: Physical RAM block M4K_X26_Y5 contains the following logical RAM slices
            Info: RAM slice: STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u1|altsyncram:RAM_BLOCK_rtl_6|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a6
            Info: RAM slice: STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u2|altsyncram:RAM_BLOCK_rtl_5|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a6
        Info: Physical RAM block M4K_X26_Y19 contains the following logical RAM slices
            Info: RAM slice: STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u7|altsyncram:RAM_BLOCK_rtl_4|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a6
            Info: RAM slice: STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u8|altsyncram:RAM_BLOCK_rtl_3|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a6
        Info: Physical RAM block M4K_X52_Y8 contains the following logical RAM slices
            Info: RAM slice: STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u4|altsyncram:RAM_BLOCK_rtl_2|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a11
            Info: RAM slice: STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u5|altsyncram:RAM_BLOCK_rtl_1|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a11
        Info: Physical RAM block M4K_X13_Y13 contains the following logical RAM slices
            Info: RAM slice: STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u3|altsyncram:RAM_BLOCK_rtl_8|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a11
            Info: RAM slice: STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u6|altsyncram:RAM_BLOCK_rtl_7|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a11
        Info: Physical RAM block M4K_X13_Y12 contains the following logical RAM slices
            Info: RAM slice: STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u1|altsyncram:RAM_BLOCK_rtl_6|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a11
            Info: RAM slice: STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u2|altsyncram:RAM_BLOCK_rtl_5|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a11
        Info: Physical RAM block M4K_X52_Y20 contains the following logical RAM slices
            Info: RAM slice: STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u7|altsyncram:RAM_BLOCK_rtl_4|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a11
            Info: RAM slice: STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u8|altsyncram:RAM_BLOCK_rtl_3|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a11
        Info: Physical RAM block M4K_X52_Y9 contains the following logical RAM slices
            Info: RAM slice: STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u4|altsyncram:RAM_BLOCK_rtl_2|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a3
            Info: RAM slice: STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u5|altsyncram:RAM_BLOCK_rtl_1|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a3
        Info: Physical RAM block M4K_X26_Y14 contains the following logical RAM slices
            Info: RAM slice: STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u3|altsyncram:RAM_BLOCK_rtl_8|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a3
            Info: RAM slice: STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u6|altsyncram:RAM_BLOCK_rtl_7|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a3
        Info: Physical RAM block M4K_X26_Y7 contains the following logical RAM slices
            Info: RAM slice: STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u1|altsyncram:RAM_BLOCK_rtl_6|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a3
            Info: RAM slice: STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u2|altsyncram:RAM_BLOCK_rtl_5|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a3
        Info: Physical RAM block M4K_X26_Y16 contains the following logical RAM slices
            Info: RAM slice: STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u7|altsyncram:RAM_BLOCK_rtl_4|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a3
            Info: RAM slice: STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u8|altsyncram:RAM_BLOCK_rtl_3|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a3
        Info: Physical RAM block M4K_X52_Y11 contains the following logical RAM slices
            Info: RAM slice: STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u4|altsyncram:RAM_BLOCK_rtl_2|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a7
            Info: RAM slice: STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u5|altsyncram:RAM_BLOCK_rtl_1|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a7
        Info: Physical RAM block M4K_X13_Y20 contains the following logical RAM slices
            Info: RAM slice: STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u3|altsyncram:RAM_BLOCK_rtl_8|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a7
            Info: RAM slice: STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u6|altsyncram:RAM_BLOCK_rtl_7|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a7
        Info: Physical RAM block M4K_X26_Y8 contains the following logical RAM slices
            Info: RAM slice: STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u1|altsyncram:RAM_BLOCK_rtl_6|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a7
            Info: RAM slice: STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u2|altsyncram:RAM_BLOCK_rtl_5|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a7
        Info: Physical RAM block M4K_X52_Y19 contains the following logical RAM slices
            Info: RAM slice: STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u7|altsyncram:RAM_BLOCK_rtl_4|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a7
            Info: RAM slice: STORAGE_CHANNELS:u2|DUAL_PORT_RAM:u8|altsyncram:RAM_BLOCK_rtl_3|altsyncram_t4f1:auto_generated|altsyncram_0oi1:altsyncram1|ram_block2a7
Info: Started post-fitting delay annotation
Warning: Found 11 output pins without output pin load capacitance assignment
    Info: Pin "HITLED1" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HITLED2" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LED3" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LED4" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LED5" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LED6" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LED7" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LED8" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LED9" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SPY_SDI" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "nMASTER" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info: Delay annotation completed successfully
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning: Following 6 pins have nothing, GND, or VCC driving datain port -- changes to this connectivity may change fitting results
    Info: Pin ADC_A1 has GND driving its datain port
    Info: Pin ADC_MODE has GND driving its datain port
    Info: Pin ADC_nCS has GND driving its datain port
    Info: Pin DAC_nCLR has VCC driving its datain port
    Info: Pin DAC_nLDAC has GND driving its datain port
    Info: Pin DAC_nRD has VCC driving its datain port
Info: Following groups of pins have the same output enable
    Info: Following pins have the same output enable: DATA_CONTROLLER:u11|USB_READ_HANDLER:u4|USB_WRITE_ENABLE_TMP
        Info: Type bi-directional pin USB_DATA[1] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin USB_DATA[3] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin USB_DATA[5] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin USB_DATA[7] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin USB_DATA[0] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin USB_DATA[2] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin USB_DATA[4] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin USB_DATA[6] uses the 3.3-V LVTTL I/O standard
Warning: The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info: Generated suppressed messages file D:/PRJ/HiSparc/synt hisparc Quartus90/hisparc.fit.smsg
Info: Quartus II Fitter was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 290 megabytes
    Info: Processing ended: Wed Jun 30 13:17:56 2010
    Info: Elapsed time: 00:01:32
    Info: Total CPU time (on all processors): 00:01:30


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/PRJ/HiSparc/synt hisparc Quartus90/hisparc.fit.smsg.


