<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:02:46.246</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2021.03.04</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2022-7012998</applicationNumber><claimCount>20</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>레지스터 전송 레벨 벡터로의 글리치 전력 분석</inventionTitle><inventionTitleEng>GLITCH POWER ANALYSIS WITH REGISTER TRANSISTOR LEVEL VECTORS</inventionTitleEng><openDate>2022.10.25</openDate><openNumber>10-2022-0143809</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2024.01.08</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2022.04.19</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2020.01.01)</ipcDate><ipcNumber>G06F 30/3312</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2020.01.01)</ipcDate><ipcNumber>G06F 30/3315</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2020.01.01)</ipcDate><ipcNumber>G06F 30/337</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2020.01.01)</ipcDate><ipcNumber>G06F 119/12</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2020.01.01)</ipcDate><ipcNumber>G06F 119/06</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 방법은 회로 설계와 연관된 벡터 데이터 신호를 취득하는 단계, 상기 회로 설계에 대한 타이밍 정보를 결정하기 위해 타이밍 업데이트를 수행하는 단계, 및 시프트된 벡터 파형에 기초하여 상기 회로 설계에서 글리치를 식별하는 단계를 포함한다. 상기 타이밍 정보는 상기 회로 설계의 셀과 연관된 신호 지연을 포함한다. 상기 시프트된 벡터 파형은 상기 타이밍 정보에 기초하여 상기 벡터 데이터 신호를 시프트함으로써 생성된다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2021.09.10</internationOpenDate><internationOpenNumber>WO2021178674</internationOpenNumber><internationalApplicationDate>2021.03.04</internationalApplicationDate><internationalApplicationNumber>PCT/US2021/020889</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 방법에 있어서,회로 설계와 연관된 벡터 데이터 신호를 취득하는 단계;프로세서에 의해, 상기 회로 설계에 대한 타이밍 정보를 결정하기 위해 타이밍 업데이트를 수행하는 단계 - 상기 타이밍 정보는 상기 회로 설계의 셀과 연관된 신호 지연(signal delay)을 포함함 - ; 및시프트된 벡터 파형에 기초하여 상기 회로 설계에서 글리치(glitch)를 식별하는 단계 - 상기 시프트된 벡터 파형은 상기 타이밍 정보에 기초하여 상기 벡터 데이터 신호를 시프트함으로써 생성됨 - 를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서, 상기 타이밍 업데이트를 수행하는 단계는,상기 회로 설계의 셀에 대한 정적 타이밍 분석(static timing analysis, STA) 타이밍 데이터를 생성하는 단계; 및 상기 STA 타이밍 데이터를 사용하여 상기 신호 지연을 결정하는 단계를 더 포함하는 것인, 방법.</claim></claimInfo><claimInfo><claim>3. 제2항에 있어서,상기 회로 설계의 대응하는 감작된 신호 경로(sensitized signal path)를 따라 상기 STA 타이밍 데이터에 기초하여 시간 순서(chronological order)로 상기 벡터 데이터 신호를 점진적으로 시프트하는 단계를 더 포함하고, 상기 벡터 데이터 신호는 제로-지연 벡터이며 상기 제로-지연 벡터는 셀 지연을 모델링하지 않은 레지스터 전송 레벨(register transfer level, RTL) 시뮬레이션으로부터 획득되는 것인, 방법.</claim></claimInfo><claimInfo><claim>4. 제1항에 있어서,상기 글리치와 연관된 전력을 계산하는 것을 포함하는 상기 회로 설계에 대한 전력 분석을 수행하는 단계를 더 포함하는, 방법.</claim></claimInfo><claimInfo><claim>5. 제4항에 있어서,상기 글리치와 연관된 펄스 폭을 결정하는 단계; 및상기 글리치와 연관된 전력을, 상기 펄스 폭 및 평균 슬루(average slew)의 함수로서 상기 펄스 폭이 상기 셀의 입력 핀의 상기 평균 슬루보다 작을 때 디레이팅(de-rating)하는 단계를 더 포함하는, 방법.</claim></claimInfo><claimInfo><claim>6. 제1항에 있어서, 상기 글리치를 식별하는 단계는,상기 타이밍 정보를 사용하여 상기 셀에 대한 입력 신호들의 도착 시간들을 결정하는 단계; 상기 도착 시간들에 기초하여 상기 입력 신호들의 도착 순서를 결정하는 단계; 상기 도착 시간들, 상기 도착 순서, 및 아크 지연(arc delay)에 기초하여 출력 이벤트들을 결정하는 단계;한 쌍의 상기 출력 이벤트들의 도착 시간들의 차이에 기초하여 상기 글리치의 펄스 폭을 결정하는 단계; 및상기 펄스 폭을 셀 지연 문턱치와 비교하는 것에 기초하여 상기 글리치를 필터링하는 단계를 더 포함하는 것인, 방법.</claim></claimInfo><claimInfo><claim>7. 제6항에 있어서,상기 펄스 폭이 상기 셀 지연 문턱치보다 크다는 결정에 응답하여 상기 글리치를 전파하는 단계를 더 포함하는, 방법.</claim></claimInfo><claimInfo><claim>8. 제7항에 있어서, 상기 셀 지연 문턱치는 셀 지연의 50%와 동등한 것인, 방법.</claim></claimInfo><claimInfo><claim>9. 제7항에 있어서,전파된 글리치의 수에 기초하여 상기 회로 설계의 네트(net) 내의 글리치의 수를 결정하는 단계를 더 포함하는, 방법.</claim></claimInfo><claimInfo><claim>10. 시스템에 있어서,명령어들을 저장하는 메모리; 및상기 메모리와 결합되고 상기 명령어들을 실행하기 위한 프로세서를 포함하고, 상기 명령어들은 실행될 때 상기 프로세서가,회로 설계와 연관된 벡터 데이터 신호를 취득하게 하고,상기 회로 설계에 대한 타이밍 정보를 결정하기 위해 타이밍 업데이트를 수행하게 하며 - 상기 타이밍 정보는 상기 회로 설계의 셀과 연관된 신호 지연을 포함함 - , 그리고시프트된 벡터 파형에 기초하여 상기 회로 설계에서 글리치를 식별하게 - 상기 시프트된 벡터 파형은 상기 타이밍 정보에 기초하여 상기 벡터 데이터 신호를 시프트함으로써 생성됨 -  하는 것인, 시스템.</claim></claimInfo><claimInfo><claim>11. 제10항에 있어서, 상기 프로세서는 또한,상기 회로 설계의 셀에 대한 정적 타이밍 분석(STA) 타이밍 데이터를 생성하도록, 그리고상기 STA 타이밍 데이터를 사용하여 상기 신호 지연을 결정하도록 구성되는 것인, 시스템.</claim></claimInfo><claimInfo><claim>12. 제11항에 있어서, 상기 프로세서는 또한,상기 회로 설계의 대응하는 감작된 신호 경로를 따라 상기 STA 타이밍 데이터에 기초하여 시간 순서로 상기 벡터 데이터 신호를 점진적으로 시프트하도록 구성되고, 상기 벡터 데이터 신호는 제로-지연 벡터이며 상기 제로-지연 벡터는 셀 지연을 모델링하지 않은 레지스터 전송 레벨(RTL) 시뮬레이션으로부터 획득되는 것인, 시스템.</claim></claimInfo><claimInfo><claim>13. 제10항에 있어서, 상기 프로세서는 또한,상기 글리치와 연관된 전력을 계산하는 것을 포함하는 상기 회로 설계에 대한 전력 분석을 수행하도록 구성되는 것인, 시스템.</claim></claimInfo><claimInfo><claim>14. 제13항에 있어서, 상기 프로세서는 또한,상기 글리치와 연관된 펄스 폭을 결정하도록; 그리고상기 글리치와 연관된 전력을, 상기 펄스 폭 및 평균 슬루의 함수로서 상기 펄스 폭이 상기 셀의 입력 핀의 상기 평균 슬루보다 작을 때 디레이팅하도록 구성되는 것인, 시스템.</claim></claimInfo><claimInfo><claim>15. 제10항에 있어서, 상기 프로세서는 또한,상기 타이밍 정보를 사용하여 상기 셀에 대한 입력 신호들의 도착 시간들을 결정하도록; 상기 도착 시간들에 기초하여 상기 입력 신호들의 도착 순서를 결정하도록; 상기 도착 시간들, 상기 도착 순서, 및 아크 지연에 기초하여 출력 이벤트들을 결정하도록; 한 쌍의 상기 출력 이벤트들의 도착 시간들의 차이에 기초하여 상기 글리치의 펄스 폭을 결정하도록; 그리고상기 펄스 폭을 셀 지연 문턱치와 비교하는 것에 기초하여 상기 글리치를 필터링하도록 구성되는 것인, 시스템.</claim></claimInfo><claimInfo><claim>16. 제15항에 있어서, 상기 프로세서는 또한,상기 펄스 폭이 상기 셀 지연 문턱치보다 크다는 결정에 응답하여 상기 글리치를 전파하도록 구성되는 것인, 시스템.</claim></claimInfo><claimInfo><claim>17. 프로세서에 의해 실행될 때 상기 프로세서가 동작들을 수행하게 하는 저장된 명령어들을 포함하는 비일시적 컴퓨터 판독가능 매체에 있어서, 상기 동작들은,회로 설계와 연관된 벡터 데이터 신호를 취득하는 동작;상기 회로 설계에 대한 타이밍 정보를 결정하기 위해 타이밍 업데이트를 수행하는 동작 - 상기 타이밍 정보는 상기 회로 설계의 셀과 연관된 신호 지연을 포함함 - ; 및 시프트된 벡터 파형에 기초하여 상기 회로 설계에서 글리치를 식별하는 동작 - 상기 시프트된 벡터 파형은 상기 타이밍 정보에 기초하여 상기 벡터 데이터 신호를 시프트함으로써 생성됨 - 을 포함하는 것인, 프로세서에 의해 실행될 때 상기 프로세서가 동작들을 수행하게 하는 저장된 명령어들을 포함하는 비일시적 컴퓨터 판독가능 매체.</claim></claimInfo><claimInfo><claim>18. 제17항에 있어서, 상기 타이밍 업데이트를 수행하는 동작은,상기 회로 설계의 셀에 대한 정적 타이밍 분석(STA) 타이밍 데이터를 생성하는 동작; 및 상기 STA 타이밍 데이터를 사용하여 상기 신호 지연을 결정하는 동작을 더 포함하는 것인, 비일시적 컴퓨터 판독가능 매체.</claim></claimInfo><claimInfo><claim>19. 제18항에 있어서, 상기 동작들은,상기 회로 설계의 대응하는 감작된 신호 경로를 따라 상기 STA 타이밍 데이터에 기초하여 시간 순서로 상기 벡터 데이터 신호를 점진적으로 시프트하는 동작을 더 포함하고, 상기 벡터 데이터 신호는 제로-지연 벡터이며 상기 제로-지연 벡터는 셀 지연을 모델링하지 않은 레지스터 전송 레벨(RTL) 시뮬레이션으로부터 획득되는 것인, 비일시적 컴퓨터 판독가능 매체.</claim></claimInfo><claimInfo><claim>20. 제17항에 있어서, 상기 동작들은,상기 글리치와 연관된 전력을 계산하는 것을 포함하는 상기 회로 설계에 대한 전력 분석을 수행하는 동작을 더 포함하는 것인, 비일시적 컴퓨터 판독가능 매체.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>미국 ***** 캘리포니아 서니베일 알마너 애비뉴 ***</address><code>519980706039</code><country>미국</country><engName>Synopsys, Inc.</engName><name>시놉시스, 인크.</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>인도 카르나타카 ****** 방갈로르...</address><code> </code><country> </country><engName>BANERJEE, Joydeep</engName><name>바네르지 조이딥</name></inventorInfo><inventorInfo><address>인도 카르나타카 ****** 방갈로르 아이티...</address><code> </code><country> </country><engName>DAS ROY, Debabrata</engName><name>다스 로이 데바브라타</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울 서대문구 충정로 ** (충정로*가) 풍산빌딩 **층(리인터내셔널특허법률사무소)</address><code>919980001573</code><country>대한민국</country><engName>Kim Jin Hoe</engName><name>김진회</name></agentInfo><agentInfo><address>서울 서대문구 충정로 ** (충정로*가) 풍산빌딩 **층(리인터내셔널특허법률사무소)</address><code>919980001580</code><country>대한민국</country><engName>Kim Tae Hong</engName><name>김태홍</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>인도</priorityApplicationCountry><priorityApplicationDate>2020.03.04</priorityApplicationDate><priorityApplicationNumber>202041009292</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2022.04.19</receiptDate><receiptNumber>1-1-2022-0416890-40</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2022.10.06</receiptDate><receiptNumber>1-5-2022-0148897-98</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>특허고객번호 정보변경(경정)신고서·정정신고서</documentName><receiptDate>2023.07.12</receiptDate><receiptNumber>4-1-2023-5180570-42</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>보정승인간주 (Regarded as an acceptance of amendment) </commonCodeName><documentEngName>[Amendment to Description, etc.] Amendment</documentEngName><documentName>[명세서등 보정]보정서</documentName><receiptDate>2024.01.08</receiptDate><receiptNumber>1-1-2024-0025453-10</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2024.01.08</receiptDate><receiptNumber>1-1-2024-0025454-66</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020227012998.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93c66549dc5c0f7439d9b31c96eaf12975fdff3d33895e6857d081fa05f7493c1636d394e116240b78f7b8275a0965d4a7e133c9a2379a1d6a</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cff47d0251ba64e63e2335360827bbb9d3d7a1139549acad3b43a5a460cc94d3882848c878257449750f57882bbb2443ca37944ba40801ad5d</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>