# 컴퓨터 구조 #2

# 순서논리회로

## 플립플롭 (filp-flop)
- 순서 논리 회로는 상태를 저장하기 위해 플립 플롭 이라는 회로를 사용한다.
- 플립플롭은 한 비트의 정보를 저장하는 이진 셀(binary cell)이다.  
(입력 신호가 변할 때까지 현 상태유지, 0과 1을 저장할 수 있다, 램과 레지스터에 사용)
- 회로의 상태
    - 안정 : 일정한 값 유지
    - 불안정 : 회로의 값이 계속 변화

- SR 플립플롭 : 컴퓨터 내부 모듈들 간의 데이터 송수신을 동기화하기 위해 클럭 신호를 사용한다. SR latch에 클럭 신호를 추가한 회로  
(SR latch : 플립플롭에서 값을 S or R하는 역할)

## 플립플롭 종류
- SR 플립플롭 : Set/Reset 기능 사용
- JK 플립플롭 : Set/Reset/Toggle 기능, SR 플립플롭 입력 (S, R)에 (1, 1)을 사용하지 못하는 것을 수정한 것
- D 플립플롭 : 입력하는 값을 그대로 저장
- T 플립플롭 : Toggle 기능

# 컴퓨터 하드웨어

## 하드웨어 구성요소
- 중앙처리장치(CPU) : 컴퓨터의 머리 역할을 하며, 연산과 제어를 담당
- 주 기억 장치(Main Memory) : 입력 장치로부터 읽은 데이터와 프로그램 코드를 저장한다.
- 입출력장치
- 버스 : 컴퓨터 구성요소들 사이의 데이터를 주고받는 통로

## 중앙처리장치(CPU)
- 기계어 명령을 해독하고 해당 명령어를 수행하기 위해 세부 작업 실행
- 기본 역할 : 제어 명령, 연산 수행
- 내부 모듈 : 산술/논리 연산 장치, 제어장치, 레지스터

## 레지스터
- 실제 연산에 사용되는 데이터와 CPU의 상태를 저장하는 공간
- 메인 메모리에서 불러온 데이터를 저장하기 위한 임시 저장공간
- CPU가 연산중에 필요한 상태를 보관하는 공간
- 플립플랍으로 구성한다.

## 산술/논리 연산 장치 (ALU)
- CPU 내부에서 산술 연산과 논리 연산을 수행한다.
- 산술 연산 : 사칙연산 (1비트 가산기를 만들고 이를 확장하여 뺼셈, 곱셈, 나눗셈을 수행)
- 논리 연산 : 논리값(0,1)을 사용하는 연산 (산술연산 보다 빠르고 쉽게 구현 가능)

## 제어장치 (CU)
- 처리할 명령어들을 해석하고, 명령어 수행에 필요한 제어 신호를 생성해 모듈에게 보낸다. 명령어, CPU 상태 신호, 클럭을 입력으로 받는다.
- 제어장치 구현은 하드와이어 제어 방식과 마이크로 프로그램 기반 제어 방식이 있다.
    - 하드와이어 제어 방식 : 조합 논리 회로를 이용하여 구현하는 방식, 실행 속도가 빠르지만 명령어 세트를 변경할 수 없다.
    - 마이크로프로그램 방식 : PROM을 이용하고 메인메모리 외에 별도의 메모리가 필요하다.

## 마이크로프로그램 방식 제어장치 구성요소
- 명령어 레지스터(IR: Instruction Register): 현재 실행할 명령어를 기억한다.
- 명령어 해독기(Instruction Decoder): IR에 있는 명령어의 연산 코드를 해독해, 해당 연산을 수행하기 위한 루틴의 시작 주소를 결정한다.
- 제어 주소 레지스터(CAR: Control Address Register): 다음에 실행할 마이크로 명령어의 주소를 저장한다.
- 제어 기억 장치(Control Memory): 마이크로프로그램을 저장한다.
- 제어 버퍼 레지스터(CBR: Control Buffer Register): 제어 기억장치로부터 읽은 마이크로 명령어 비트들을 일시 저장한다.
- 디코더(Decoder): 명령어의 해독 결과로 생성된 마이크로 명령어에 따라서 각 장치로 보낼 제어 신호를 생성하는 회로다.
- 순서 제어 모듈(Sequencing Logic): 마이크로 명령어의 실행 순서를 결정하는 회로들의 집합이다. 기계어 명령어의 실행 순서에 따라 다음에 실행할 명령어의 주소를 결정한다.
