#ifndef _ARDUINO_FAST_INC_
#define _ARDUINO_FAST_INC_

.MACRO m_fast_pin_mode
	.if @1 == OUTPUT
		.if @0 == 0
			sbi(CORE_PIN0_DDRREG, CORE_PIN0_BIT)
		.elif @0 == 1
			sbi(CORE_PIN1_DDRREG, CORE_PIN1_BIT)
		.elif @0 == 2
			sbi(CORE_PIN2_DDRREG, CORE_PIN2_BIT)
		.elif @0 == 3
			sbi(CORE_PIN3_DDRREG, CORE_PIN3_BIT)
		.elif @0 == 4
			sbi(CORE_PIN4_DDRREG, CORE_PIN4_BIT)
		.elif @0 == 5
			sbi(CORE_PIN5_DDRREG, CORE_PIN5_BIT)
		.elif @0 == 6
			sbi(CORE_PIN6_DDRREG, CORE_PIN6_BIT)
		.elif @0 == 7
			sbi(CORE_PIN7_DDRREG, CORE_PIN7_BIT)
		.elif @0 == 8
			sbi(CORE_PIN8_DDRREG, CORE_PIN8_BIT)
		.elif @0 == 9
			sbi(CORE_PIN9_DDRREG, CORE_PIN9_BIT)
		.elif @0 == 10
			sbi(CORE_PIN10_DDRREG, CORE_PIN10_BIT)
		.elif @0 == 11
			sbi(CORE_PIN11_DDRREG, CORE_PIN11_BIT)
		.elif @0 == 12
			sbi(CORE_PIN12_DDRREG, CORE_PIN12_BIT)
		.elif @0 == 13
			sbi(CORE_PIN13_DDRREG, CORE_PIN13_BIT)
		.elif @0 == 14
			sbi(CORE_PIN14_DDRREG, CORE_PIN14_BIT)
		.elif @0 == 15
			sbi(CORE_PIN15_DDRREG, CORE_PIN15_BIT)
		.elif @0 == 16
			sbi(CORE_PIN16_DDRREG, CORE_PIN16_BIT)
		.elif @0 == 17
			sbi(CORE_PIN17_DDRREG, CORE_PIN17_BIT)
		.elif @0 == 18
			sbi(CORE_PIN18_DDRREG, CORE_PIN18_BIT)
		.elif @0 == 19
			sbi(CORE_PIN19_DDRREG, CORE_PIN19_BIT)
		.elif @0 == 20
			sbi(CORE_PIN20_DDRREG, CORE_PIN20_BIT)
		.elif @0  == 21
			sbi(CORE_PIN21_DDRREG, CORE_PIN21_BIT)
		.elif @0 == 22
			sbi(CORE_PIN22_DDRREG, CORE_PIN22_BIT)
		.elif @0 == 23
			sbi(CORE_PIN23_DDRREG, CORE_PIN23_BIT)
		.elif @0 == 24
			sbi(CORE_PIN24_DDRREG, CORE_PIN24_BIT)
		.elif @0  == 25
			sbi(CORE_PIN25_DDRREG, CORE_PIN25_BIT)
		.elif @0 == 26
			sbi(CORE_PIN26_DDRREG, CORE_PIN26_BIT)
		.elif @0 == 27
			sbi(CORE_PIN27_DDRREG, CORE_PIN27_BIT)
		.elif @0 == 28
			sbi(CORE_PIN28_DDRREG, CORE_PIN28_BIT)
		.elif @0 == 29
			sbi(CORE_PIN29_DDRREG, CORE_PIN29_BIT)
		.elif @0 == 30
			sbi(CORE_PIN30_DDRREG, CORE_PIN30_BIT)
		.elif @0 == 31
			sbi(CORE_PIN31_DDRREG, CORE_PIN31_BIT)
		.elif @0 == 32
			sbi(CORE_PIN32_DDRREG, CORE_PIN32_BIT)
		.elif @0 == 33
			sbi(CORE_PIN33_DDRREG, CORE_PIN33_BIT)
		.elif @0 == 34
			sbi(CORE_PIN34_DDRREG, CORE_PIN34_BIT)
		.elif @0 == 35
			sbi(CORE_PIN35_DDRREG, CORE_PIN35_BIT)
		.elif @0 == 36
			sbi(CORE_PIN36_DDRREG, CORE_PIN36_BIT)
		.elif @0 == 37
			sbi(CORE_PIN37_DDRREG, CORE_PIN37_BIT)
		.elif @0 == 38
			sbi(CORE_PIN38_DDRREG, CORE_PIN38_BIT)
		.elif @0 == 39
			sbi(CORE_PIN39_DDRREG, CORE_PIN39_BIT)
		.elif @0 == 40
			sbi(CORE_PIN40_DDRREG, CORE_PIN40_BIT)
		.elif @0 == 41
			sbi(CORE_PIN41_DDRREG, CORE_PIN41_BIT)
		.elif @0 == 42
			sbi(CORE_PIN42_DDRREG, CORE_PIN42_BIT)
		.elif @0 == 43
			sbi(CORE_PIN43_DDRREG, CORE_PIN43_BIT)
		.elif @0 == 44
			sbi(CORE_PIN44_DDRREG, CORE_PIN44_BIT)
		.elif @0 == 45
			sbi(CORE_PIN45_DDRREG, CORE_PIN45_BIT)
		.endif
	.elif @1 == INPUT_PULLUP
		.if @0 == 0
			cbi CORE_PIN0_DDRREG, CORE_PIN0_BIT
			sbi(CORE_PIN0_PORTREG, CORE_PIN0_BIT)
		.elif @0 == 1
			cbi CORE_PIN1_DDRREG, CORE_PIN1_BIT
			sbi(CORE_PIN1_PORTREG, CORE_PIN1_BIT)
		.elif @0 == 2
			cbi CORE_PIN2_DDRREG, CORE_PIN2_BIT
			sbi(CORE_PIN2_PORTREG, CORE_PIN2_BIT)
		.elif @0 == 3
			cbi CORE_PIN3_DDRREG, CORE_PIN3_BIT
			sbi(CORE_PIN3_PORTREG, CORE_PIN3_BIT)
		.elif @0 == 4
			cbi CORE_PIN4_DDRREG, CORE_PIN4_BIT
			sbi(CORE_PIN4_PORTREG, CORE_PIN4_BIT)
		.elif @0 == 5
			cbi CORE_PIN5_DDRREG, CORE_PIN5_BIT
			sbi(CORE_PIN5_PORTREG, CORE_PIN5_BIT)
		.elif @0 == 6
			cbi CORE_PIN6_DDRREG, CORE_PIN6_BIT
			sbi(CORE_PIN6_PORTREG, CORE_PIN6_BIT)
		.elif @0 == 7
			cbi CORE_PIN7_DDRREG, CORE_PIN7_BIT
			sbi(CORE_PIN7_PORTREG, CORE_PIN7_BIT)
		.elif @0 == 8
			cbi CORE_PIN8_DDRREG, CORE_PIN8_BIT
			sbi(CORE_PIN8_PORTREG, CORE_PIN8_BIT)
		.elif @0 == 9
			cbi CORE_PIN9_DDRREG, CORE_PIN9_BIT
			sbi(CORE_PIN9_PORTREG, CORE_PIN9_BIT)
		.elif @0 == 10
			cbi CORE_PIN10_DDRREG, CORE_PIN10_BIT
			sbi(CORE_PIN10_PORTREG, CORE_PIN10_BIT)
		.elif @0 == 11
			cbi CORE_PIN11_DDRREG, CORE_PIN11_BIT
			sbi(CORE_PIN11_PORTREG, CORE_PIN11_BIT)
		.elif @0 == 12
			cbi CORE_PIN12_DDRREG, CORE_PIN12_BIT
			sbi(CORE_PIN12_PORTREG, CORE_PIN12_BIT)
		.elif @0 == 13
			cbi CORE_PIN13_DDRREG, CORE_PIN13_BIT
			sbi(CORE_PIN13_PORTREG, CORE_PIN13_BIT)
		.elif @0 == 14
			cbi CORE_PIN14_DDRREG, CORE_PIN14_BIT
			sbi(CORE_PIN14_PORTREG, CORE_PIN14_BIT)
		.elif @0 == 15
			cbi CORE_PIN15_DDRREG, CORE_PIN15_BIT
			sbi(CORE_PIN15_PORTREG, CORE_PIN15_BIT)
		.elif @0 == 16
			cbi CORE_PIN16_DDRREG, CORE_PIN16_BIT
			sbi(CORE_PIN16_PORTREG, CORE_PIN16_BIT)
		.elif @0 == 17
			cbi CORE_PIN17_DDRREG, CORE_PIN17_BIT
			sbi(CORE_PIN17_PORTREG, CORE_PIN17_BIT)
		.elif @0 == 18
			cbi CORE_PIN18_DDRREG, CORE_PIN18_BIT
			sbi(CORE_PIN18_PORTREG, CORE_PIN18_BIT)
		.elif @0 == 19
			cbi CORE_PIN19_DDRREG, CORE_PIN19_BIT
			sbi(CORE_PIN19_PORTREG, CORE_PIN19_BIT)
		.elif @0 == 20
			cbi CORE_PIN20_DDRREG, CORE_PIN20_BIT
			sbi(CORE_PIN20_PORTREG, CORE_PIN20_BIT)
		.elif @0  == 21
			cbi CORE_PIN21_DDRREG, CORE_PIN21_BIT
			sbi(CORE_PIN21_PORTREG, CORE_PIN21_BIT)
		.elif @0 == 22
			cbi CORE_PIN22_DDRREG, CORE_PIN22_BIT
			sbi(CORE_PIN22_PORTREG, CORE_PIN22_BIT)
		.elif @0 == 23
			cbi CORE_PIN23_DDRREG, CORE_PIN23_BIT
			sbi(CORE_PIN23_PORTREG, CORE_PIN23_BIT)
		.elif @0 == 24
			cbi CORE_PIN24_DDRREG, CORE_PIN24_BIT
			sbi(CORE_PIN24_PORTREG, CORE_PIN24_BIT)
		.elif @0  == 25
			cbi CORE_PIN25_DDRREG, CORE_PIN25_BIT
			sbi(CORE_PIN25_PORTREG, CORE_PIN25_BIT)
		.elif @0 == 26
			cbi CORE_PIN26_DDRREG, CORE_PIN26_BIT
			sbi(CORE_PIN26_PORTREG, CORE_PIN26_BIT)
		.elif @0 == 27
			cbi CORE_PIN27_DDRREG, CORE_PIN27_BIT
			sbi(CORE_PIN27_PORTREG, CORE_PIN27_BIT)
		.elif @0 == 28
			cbi CORE_PIN28_DDRREG, CORE_PIN28_BIT
			sbi(CORE_PIN28_PORTREG, CORE_PIN28_BIT)
		.elif @0 == 29
			cbi CORE_PIN29_DDRREG, CORE_PIN29_BIT
			sbi(CORE_PIN29_PORTREG, CORE_PIN29_BIT)
		.elif @0 == 30
			cbi CORE_PIN30_DDRREG, CORE_PIN30_BIT
			sbi(CORE_PIN30_PORTREG, CORE_PIN30_BIT)
		.elif @0 == 31
			cbi CORE_PIN31_DDRREG, CORE_PIN31_BIT
			sbi(CORE_PIN31_PORTREG, CORE_PIN31_BIT)
		.elif @0 == 32
			cbi CORE_PIN32_DDRREG, CORE_PIN32_BIT
			sbi(CORE_PIN32_PORTREG, CORE_PIN32_BIT)
		.elif @0 == 33
			cbi CORE_PIN33_DDRREG, CORE_PIN33_BIT
			sbi(CORE_PIN33_PORTREG, CORE_PIN33_BIT)
		.elif @0 == 34
			cbi CORE_PIN34_DDRREG, CORE_PIN34_BIT
			sbi(CORE_PIN34_PORTREG, CORE_PIN34_BIT)
		.elif @0 == 35
			cbi CORE_PIN35_DDRREG, CORE_PIN35_BIT
			sbi(CORE_PIN35_PORTREG, CORE_PIN35_BIT)
		.elif @0 == 36
			cbi CORE_PIN36_DDRREG, CORE_PIN36_BIT
			sbi(CORE_PIN36_PORTREG, CORE_PIN36_BIT)
		.elif @0 == 37
			cbi CORE_PIN37_DDRREG, CORE_PIN37_BIT
			sbi(CORE_PIN37_PORTREG, CORE_PIN37_BIT)
		.elif @0 == 38
			cbi CORE_PIN38_DDRREG, CORE_PIN38_BIT
			sbi(CORE_PIN38_PORTREG, CORE_PIN38_BIT)
		.elif @0 == 39
			cbi CORE_PIN39_DDRREG, CORE_PIN39_BIT
			sbi(CORE_PIN39_PORTREG, CORE_PIN39_BIT)
		.elif @0 == 40
			cbi CORE_PIN40_DDRREG, CORE_PIN40_BIT
			sbi(CORE_PIN40_PORTREG, CORE_PIN40_BIT)
		.elif @0 == 41
			cbi CORE_PIN41_DDRREG, CORE_PIN41_BIT
			sbi(CORE_PIN41_PORTREG, CORE_PIN41_BIT)
		.elif @0 == 42
			cbi CORE_PIN42_DDRREG, CORE_PIN42_BIT
			sbi(CORE_PIN42_PORTREG, CORE_PIN42_BIT)
		.elif @0 == 43
			cbi CORE_PIN43_DDRREG, CORE_PIN43_BIT
			sbi(CORE_PIN43_PORTREG, CORE_PIN43_BIT)
		.elif @0 == 44
			cbi CORE_PIN44_DDRREG, CORE_PIN44_BIT
			sbi(CORE_PIN44_PORTREG, CORE_PIN44_BIT)
		.elif @0 == 45
			cbi CORE_PIN45_DDRREG, CORE_PIN45_BIT
			sbi(CORE_PIN45_PORTREG, CORE_PIN45_BIT)
		.endif
	.else
		.if @0 == 0
			cbi CORE_PIN0_DDRREG, CORE_PIN0_BIT
			cbi CORE_PIN0_PORTREG, CORE_PIN0_BIT
		.elif @0 == 1
			cbi CORE_PIN1_DDRREG, CORE_PIN1_BIT
			cbi CORE_PIN1_PORTREG, CORE_PIN1_BIT
		.elif @0 == 2
			cbi CORE_PIN2_DDRREG, CORE_PIN2_BIT
			cbi CORE_PIN2_PORTREG, CORE_PIN2_BIT
		.elif @0 == 3
			cbi CORE_PIN3_DDRREG, CORE_PIN3_BIT
			cbi CORE_PIN3_PORTREG, CORE_PIN3_BIT
		.elif @0 == 4
			cbi CORE_PIN4_DDRREG, CORE_PIN4_BIT
			cbi CORE_PIN4_PORTREG, CORE_PIN4_BIT
		.elif @0 == 5
			cbi CORE_PIN5_DDRREG, CORE_PIN5_BIT
			cbi CORE_PIN5_PORTREG, CORE_PIN5_BIT
		.elif @0 == 6
			cbi CORE_PIN6_DDRREG, CORE_PIN6_BIT
			cbi CORE_PIN6_PORTREG, CORE_PIN6_BIT
		.elif @0 == 7
			cbi CORE_PIN7_DDRREG, CORE_PIN7_BIT
			cbi CORE_PIN7_PORTREG, CORE_PIN7_BIT
		.elif @0 == 8
			cbi CORE_PIN8_DDRREG, CORE_PIN8_BIT
			cbi CORE_PIN8_PORTREG, CORE_PIN8_BIT
		.elif @0 == 9
			cbi CORE_PIN9_DDRREG, CORE_PIN9_BIT
			cbi CORE_PIN9_PORTREG, CORE_PIN9_BIT
		.elif @0 == 10
			cbi CORE_PIN10_DDRREG, CORE_PIN10_BIT
			cbi CORE_PIN10_PORTREG, CORE_PIN10_BIT
		.elif @0 == 11
			cbi CORE_PIN11_DDRREG, CORE_PIN11_BIT
			cbi CORE_PIN11_PORTREG, CORE_PIN11_BIT
		.elif @0 == 12
			cbi CORE_PIN12_DDRREG, CORE_PIN12_BIT
			cbi CORE_PIN12_PORTREG, CORE_PIN12_BIT
		.elif @0 == 13
			cbi CORE_PIN13_DDRREG, CORE_PIN13_BIT
			cbi CORE_PIN13_PORTREG, CORE_PIN13_BIT
		.elif @0 == 14
			cbi CORE_PIN14_DDRREG, CORE_PIN14_BIT
			cbi CORE_PIN14_PORTREG, CORE_PIN14_BIT
		.elif @0 == 15
			cbi CORE_PIN15_DDRREG, CORE_PIN15_BIT
			cbi CORE_PIN15_PORTREG, CORE_PIN15_BIT
		.elif @0 == 16
			cbi CORE_PIN16_DDRREG, CORE_PIN16_BIT
			cbi CORE_PIN16_PORTREG, CORE_PIN16_BIT
		.elif @0 == 17
			cbi CORE_PIN17_DDRREG, CORE_PIN17_BIT
			cbi CORE_PIN17_PORTREG, CORE_PIN17_BIT
		.elif @0 == 18
			cbi CORE_PIN18_DDRREG, CORE_PIN18_BIT
			cbi CORE_PIN18_PORTREG, CORE_PIN18_BIT
		.elif @0 == 19
			cbi CORE_PIN19_DDRREG, CORE_PIN19_BIT
			cbi CORE_PIN19_PORTREG, CORE_PIN19_BIT
		.elif @0 == 20
			cbi CORE_PIN20_DDRREG, CORE_PIN20_BIT
			cbi CORE_PIN20_PORTREG, CORE_PIN20_BIT
		.elif @0  == 21
			cbi CORE_PIN21_DDRREG, CORE_PIN21_BIT
			cbi CORE_PIN21_PORTREG, CORE_PIN21_BIT
		.elif @0 == 22
			cbi CORE_PIN22_DDRREG, CORE_PIN22_BIT
			cbi CORE_PIN22_PORTREG, CORE_PIN22_BIT
		.elif @0 == 23
			cbi CORE_PIN23_DDRREG, CORE_PIN23_BIT
			cbi CORE_PIN23_PORTREG, CORE_PIN23_BIT
		.elif @0 == 24
			cbi CORE_PIN24_DDRREG, CORE_PIN24_BIT
			cbi CORE_PIN24_PORTREG, CORE_PIN24_BIT
		.elif @0 == 25
			cbi CORE_PIN25_DDRREG, CORE_PIN25_BIT
			cbi CORE_PIN25_PORTREG, CORE_PIN25_BIT
		.elif @0 == 26
			cbi CORE_PIN26_DDRREG, CORE_PIN26_BIT
			cbi CORE_PIN26_PORTREG, CORE_PIN26_BIT
		.elif @0 == 27
			cbi CORE_PIN27_DDRREG, CORE_PIN27_BIT
			cbi CORE_PIN27_PORTREG, CORE_PIN27_BIT
		.elif @0 == 28
			cbi CORE_PIN28_DDRREG, CORE_PIN28_BIT
			cbi CORE_PIN28_PORTREG, CORE_PIN28_BIT
		.elif @0 == 29
			cbi CORE_PIN29_DDRREG, CORE_PIN29_BIT
			cbi CORE_PIN29_PORTREG, CORE_PIN29_BIT
		.elif @0 == 30
			cbi CORE_PIN30_DDRREG, CORE_PIN30_BIT
			cbi CORE_PIN30_PORTREG, CORE_PIN30_BIT
		.elif @0 == 31
			cbi CORE_PIN31_DDRREG, CORE_PIN31_BIT
			cbi CORE_PIN31_PORTREG, CORE_PIN31_BIT
		.elif @0 == 32
			cbi CORE_PIN32_DDRREG, CORE_PIN32_BIT
			cbi CORE_PIN32_PORTREG, CORE_PIN32_BIT
		.elif @0 == 33
			cbi CORE_PIN33_DDRREG, CORE_PIN33_BIT
			cbi CORE_PIN33_PORTREG, CORE_PIN33_BIT
		.elif @0 == 34
			cbi CORE_PIN34_DDRREG, CORE_PIN34_BIT
			cbi CORE_PIN34_PORTREG, CORE_PIN34_BIT
		.elif @0 == 35
			cbi CORE_PIN35_DDRREG, CORE_PIN35_BIT
			cbi CORE_PIN35_PORTREG, CORE_PIN35_BIT
		.elif @0 == 36
			cbi CORE_PIN36_DDRREG, CORE_PIN36_BIT
			cbi CORE_PIN36_PORTREG, CORE_PIN36_BIT
		.elif @0 == 37
			cbi CORE_PIN37_DDRREG, CORE_PIN37_BIT
			cbi CORE_PIN37_PORTREG, CORE_PIN37_BIT
		.elif @0 == 38
			cbi CORE_PIN38_DDRREG, CORE_PIN38_BIT
			cbi CORE_PIN38_PORTREG, CORE_PIN38_BIT
		.elif @0 == 39
			cbi CORE_PIN39_DDRREG, CORE_PIN39_BIT
			cbi CORE_PIN39_PORTREG, CORE_PIN39_BIT
		.elif @0 == 40
			cbi CORE_PIN40_DDRREG, CORE_PIN40_BIT
			cbi CORE_PIN40_PORTREG, CORE_PIN40_BIT
		.elif @0 == 41
			cbi CORE_PIN41_DDRREG, CORE_PIN41_BIT
			cbi CORE_PIN41_PORTREG, CORE_PIN41_BIT
		.elif @0 == 42
			cbi CORE_PIN42_DDRREG, CORE_PIN42_BIT
			cbi CORE_PIN42_PORTREG, CORE_PIN42_BIT
		.elif @0 == 43
			cbi CORE_PIN43_DDRREG, CORE_PIN43_BIT
			cbi CORE_PIN43_PORTREG, CORE_PIN43_BIT
		.elif @0 == 44
			cbi CORE_PIN44_DDRREG, CORE_PIN44_BIT
			cbi CORE_PIN44_PORTREG, CORE_PIN44_BIT
		.elif @0 == 45
			cbi CORE_PIN45_DDRREG, CORE_PIN45_BIT
			cbi CORE_PIN45_PORTREG, CORE_PIN45_BIT
		.endif
	.endif
	.if @1 == INPUT || @1 == INPUT_PULLUP
		.if @0 == 38
			andOnPortStsi DIDR0, ~0x01
		.elif @0 == 39
			andOnPortStsi DIDR0, ~0x02
		.elif @0 == 40
			andOnPortStsi DIDR0, ~0x04
		.elif @0 == 41
			andOnPortStsi DIDR0, ~0x08
		.elif @0 == 42
			andOnPortStsi DIDR0, ~0x10
		.elif @0 == 43
			andOnPortStsi DIDR0, ~0x20
		.elif @0 == 44
			andOnPortStsi DIDR0, ~0x40
		.elif @0 == 45
			andOnPortStsi DIDR0, ~0x80
		.endif
	.endif
.ENDM

#endif
