TimeQuest Timing Analyzer report for DE2_Clock
Thu Sep 10 15:28:58 2015
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'CLK_1MHZ'
 12. Slow Model Setup: 'clk_50Mhz'
 13. Slow Model Setup: 'CLK_400HZ'
 14. Slow Model Setup: 'CLK_2MHZ'
 15. Slow Model Setup: 'CLK_10HZ'
 16. Slow Model Hold: 'CLK_400HZ'
 17. Slow Model Hold: 'clk_50Mhz'
 18. Slow Model Hold: 'CLK_10HZ'
 19. Slow Model Hold: 'CLK_1MHZ'
 20. Slow Model Hold: 'CLK_2MHZ'
 21. Slow Model Recovery: 'clk_50Mhz'
 22. Slow Model Removal: 'clk_50Mhz'
 23. Slow Model Minimum Pulse Width: 'clk_50Mhz'
 24. Slow Model Minimum Pulse Width: 'CLK_1MHZ'
 25. Slow Model Minimum Pulse Width: 'CLK_400HZ'
 26. Slow Model Minimum Pulse Width: 'CLK_10HZ'
 27. Slow Model Minimum Pulse Width: 'CLK_2MHZ'
 28. Setup Times
 29. Hold Times
 30. Clock to Output Times
 31. Minimum Clock to Output Times
 32. Propagation Delay
 33. Minimum Propagation Delay
 34. Output Enable Times
 35. Minimum Output Enable Times
 36. Output Disable Times
 37. Minimum Output Disable Times
 38. Fast Model Setup Summary
 39. Fast Model Hold Summary
 40. Fast Model Recovery Summary
 41. Fast Model Removal Summary
 42. Fast Model Minimum Pulse Width Summary
 43. Fast Model Setup: 'CLK_1MHZ'
 44. Fast Model Setup: 'clk_50Mhz'
 45. Fast Model Setup: 'CLK_400HZ'
 46. Fast Model Setup: 'CLK_10HZ'
 47. Fast Model Setup: 'CLK_2MHZ'
 48. Fast Model Hold: 'CLK_400HZ'
 49. Fast Model Hold: 'clk_50Mhz'
 50. Fast Model Hold: 'CLK_10HZ'
 51. Fast Model Hold: 'CLK_1MHZ'
 52. Fast Model Hold: 'CLK_2MHZ'
 53. Fast Model Recovery: 'clk_50Mhz'
 54. Fast Model Removal: 'clk_50Mhz'
 55. Fast Model Minimum Pulse Width: 'clk_50Mhz'
 56. Fast Model Minimum Pulse Width: 'CLK_1MHZ'
 57. Fast Model Minimum Pulse Width: 'CLK_400HZ'
 58. Fast Model Minimum Pulse Width: 'CLK_10HZ'
 59. Fast Model Minimum Pulse Width: 'CLK_2MHZ'
 60. Setup Times
 61. Hold Times
 62. Clock to Output Times
 63. Minimum Clock to Output Times
 64. Propagation Delay
 65. Minimum Propagation Delay
 66. Output Enable Times
 67. Minimum Output Enable Times
 68. Output Disable Times
 69. Minimum Output Disable Times
 70. Multicorner Timing Analysis Summary
 71. Setup Times
 72. Hold Times
 73. Clock to Output Times
 74. Minimum Clock to Output Times
 75. Progagation Delay
 76. Minimum Progagation Delay
 77. Setup Transfers
 78. Hold Transfers
 79. Recovery Transfers
 80. Removal Transfers
 81. Report TCCS
 82. Report RSKM
 83. Unconstrained Paths
 84. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                        ;
+--------------------+-----------------------------------------------------+
; Quartus II Version ; Version 13.0.0 Build 156 04/24/2013 SJ Full Version ;
; Revision Name      ; DE2_Clock                                           ;
; Device Family      ; Cyclone II                                          ;
; Device Name        ; EP2C35F672C6                                        ;
; Timing Models      ; Final                                               ;
; Delay Model        ; Combined                                            ;
; Rise/Fall Delays   ; Unavailable                                         ;
+--------------------+-----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets       ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------+
; CLK_1MHZ   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK_1MHZ }  ;
; CLK_2MHZ   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK_2MHZ }  ;
; CLK_10HZ   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK_10HZ }  ;
; clk_50Mhz  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_50Mhz } ;
; CLK_400HZ  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK_400HZ } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------+


+---------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                           ;
+------------+-----------------+------------+-------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                  ;
+------------+-----------------+------------+-------------------------------------------------------+
; 1.46 MHz   ; 1.46 MHz        ; CLK_1MHZ   ;                                                       ;
; 179.21 MHz ; 179.21 MHz      ; clk_50Mhz  ;                                                       ;
; 436.87 MHz ; 436.87 MHz      ; CLK_400HZ  ;                                                       ;
; 510.99 MHz ; 500.0 MHz       ; CLK_2MHZ   ; limit due to high minimum pulse width violation (tch) ;
; 535.91 MHz ; 500.0 MHz       ; CLK_10HZ   ; limit due to high minimum pulse width violation (tch) ;
+------------+-----------------+------------+-------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------+
; Slow Model Setup Summary             ;
+-----------+----------+---------------+
; Clock     ; Slack    ; End Point TNS ;
+-----------+----------+---------------+
; CLK_1MHZ  ; -683.111 ; -7685.620     ;
; clk_50Mhz ; -4.580   ; -641.297      ;
; CLK_400HZ ; -1.289   ; -23.863       ;
; CLK_2MHZ  ; -0.957   ; -2.465        ;
; CLK_10HZ  ; -0.866   ; -4.583        ;
+-----------+----------+---------------+


+------------------------------------+
; Slow Model Hold Summary            ;
+-----------+--------+---------------+
; Clock     ; Slack  ; End Point TNS ;
+-----------+--------+---------------+
; CLK_400HZ ; -2.917 ; -2.917        ;
; clk_50Mhz ; -2.542 ; -7.592        ;
; CLK_10HZ  ; 0.391  ; 0.000         ;
; CLK_1MHZ  ; 0.391  ; 0.000         ;
; CLK_2MHZ  ; 0.391  ; 0.000         ;
+-----------+--------+---------------+


+------------------------------------+
; Slow Model Recovery Summary        ;
+-----------+--------+---------------+
; Clock     ; Slack  ; End Point TNS ;
+-----------+--------+---------------+
; clk_50Mhz ; -1.738 ; -231.025      ;
+-----------+--------+---------------+


+-----------------------------------+
; Slow Model Removal Summary        ;
+-----------+-------+---------------+
; Clock     ; Slack ; End Point TNS ;
+-----------+-------+---------------+
; clk_50Mhz ; 2.507 ; 0.000         ;
+-----------+-------+---------------+


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-----------+--------+-------------------+
; Clock     ; Slack  ; End Point TNS     ;
+-----------+--------+-------------------+
; clk_50Mhz ; -1.380 ; -390.380          ;
; CLK_1MHZ  ; -0.500 ; -60.000           ;
; CLK_400HZ ; -0.500 ; -43.000           ;
; CLK_10HZ  ; -0.500 ; -8.000            ;
; CLK_2MHZ  ; -0.500 ; -5.000            ;
+-----------+--------+-------------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLK_1MHZ'                                                                                 ;
+----------+-----------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack    ; From Node ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+----------+-----------+-----------------+--------------+-------------+--------------+------------+------------+
; -683.111 ; d1_1[-14] ; IMP_DUMMY[0][1] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.028      ; 684.175    ;
; -683.010 ; d1_1[-8]  ; IMP_DUMMY[0][1] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.028      ; 684.074    ;
; -682.956 ; d1_1[-9]  ; IMP_DUMMY[0][1] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.028      ; 684.020    ;
; -682.924 ; d1_1[-12] ; IMP_DUMMY[0][1] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.028      ; 683.988    ;
; -682.859 ; d1_1[-2]  ; IMP_DUMMY[0][1] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.016      ; 683.911    ;
; -682.744 ; d1_1[-11] ; IMP_DUMMY[0][1] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.028      ; 683.808    ;
; -682.702 ; d1_1[-3]  ; IMP_DUMMY[0][1] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.016      ; 683.754    ;
; -682.660 ; d1_1[-15] ; IMP_DUMMY[0][1] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.028      ; 683.724    ;
; -682.619 ; d1_1[4]   ; IMP_DUMMY[0][1] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.011      ; 683.666    ;
; -682.611 ; d1_1[-7]  ; IMP_DUMMY[0][1] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.009      ; 683.656    ;
; -682.593 ; d1_1[-10] ; IMP_DUMMY[0][1] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.028      ; 683.657    ;
; -682.526 ; d1_1[-5]  ; IMP_DUMMY[0][1] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.009      ; 683.571    ;
; -682.422 ; d1_1[-1]  ; IMP_DUMMY[0][1] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.022      ; 683.480    ;
; -682.408 ; d1_1[6]   ; IMP_DUMMY[0][1] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.011      ; 683.455    ;
; -682.296 ; d1_1[-13] ; IMP_DUMMY[0][1] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.028      ; 683.360    ;
; -682.188 ; d1_1[7]   ; IMP_DUMMY[0][1] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.011      ; 683.235    ;
; -682.025 ; d1_1[5]   ; IMP_DUMMY[0][1] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.011      ; 683.072    ;
; -681.986 ; d1_1[-14] ; IMP_DUMMY[0][0] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.007      ; 683.029    ;
; -681.937 ; d1_1[-6]  ; IMP_DUMMY[0][1] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.012      ; 682.985    ;
; -681.885 ; d1_1[-8]  ; IMP_DUMMY[0][0] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.007      ; 682.928    ;
; -681.831 ; d1_1[-9]  ; IMP_DUMMY[0][0] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.007      ; 682.874    ;
; -681.799 ; d1_1[-12] ; IMP_DUMMY[0][0] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.007      ; 682.842    ;
; -681.770 ; d1_1[-4]  ; IMP_DUMMY[0][1] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.011      ; 682.817    ;
; -681.734 ; d1_1[-2]  ; IMP_DUMMY[0][0] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; -0.005     ; 682.765    ;
; -681.679 ; d1_1[2]   ; IMP_DUMMY[0][1] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.011      ; 682.726    ;
; -681.620 ; d1_1[1]   ; IMP_DUMMY[0][1] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.011      ; 682.667    ;
; -681.619 ; d1_1[-11] ; IMP_DUMMY[0][0] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.007      ; 682.662    ;
; -681.577 ; d1_1[-3]  ; IMP_DUMMY[0][0] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; -0.005     ; 682.608    ;
; -681.550 ; d1_1[3]   ; IMP_DUMMY[0][1] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.011      ; 682.597    ;
; -681.535 ; d1_1[-15] ; IMP_DUMMY[0][0] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.007      ; 682.578    ;
; -681.494 ; d1_1[4]   ; IMP_DUMMY[0][0] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; -0.010     ; 682.520    ;
; -681.486 ; d1_1[-7]  ; IMP_DUMMY[0][0] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; -0.012     ; 682.510    ;
; -681.468 ; d1_1[-10] ; IMP_DUMMY[0][0] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.007      ; 682.511    ;
; -681.401 ; d1_1[-5]  ; IMP_DUMMY[0][0] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; -0.012     ; 682.425    ;
; -681.297 ; d1_1[-1]  ; IMP_DUMMY[0][0] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.001      ; 682.334    ;
; -681.283 ; d1_1[6]   ; IMP_DUMMY[0][0] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; -0.010     ; 682.309    ;
; -681.171 ; d1_1[-13] ; IMP_DUMMY[0][0] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.007      ; 682.214    ;
; -681.063 ; d1_1[7]   ; IMP_DUMMY[0][0] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; -0.010     ; 682.089    ;
; -680.900 ; d1_1[5]   ; IMP_DUMMY[0][0] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; -0.010     ; 681.926    ;
; -680.858 ; d1_1[0]   ; IMP_DUMMY[0][1] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.011      ; 681.905    ;
; -680.812 ; d1_1[-6]  ; IMP_DUMMY[0][0] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; -0.009     ; 681.839    ;
; -680.645 ; d1_1[-4]  ; IMP_DUMMY[0][0] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; -0.010     ; 681.671    ;
; -680.554 ; d1_1[2]   ; IMP_DUMMY[0][0] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; -0.010     ; 681.580    ;
; -680.495 ; d1_1[1]   ; IMP_DUMMY[0][0] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; -0.010     ; 681.521    ;
; -680.425 ; d1_1[3]   ; IMP_DUMMY[0][0] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; -0.010     ; 681.451    ;
; -680.237 ; d1_1[-14] ; IMP_DUMMY[0][2] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.020      ; 681.293    ;
; -680.136 ; d1_1[-8]  ; IMP_DUMMY[0][2] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.020      ; 681.192    ;
; -680.082 ; d1_1[-9]  ; IMP_DUMMY[0][2] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.020      ; 681.138    ;
; -680.050 ; d1_1[-12] ; IMP_DUMMY[0][2] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.020      ; 681.106    ;
; -679.985 ; d1_1[-2]  ; IMP_DUMMY[0][2] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.008      ; 681.029    ;
; -679.870 ; d1_1[-11] ; IMP_DUMMY[0][2] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.020      ; 680.926    ;
; -679.828 ; d1_1[-3]  ; IMP_DUMMY[0][2] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.008      ; 680.872    ;
; -679.786 ; d1_1[-15] ; IMP_DUMMY[0][2] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.020      ; 680.842    ;
; -679.745 ; d1_1[4]   ; IMP_DUMMY[0][2] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.003      ; 680.784    ;
; -679.737 ; d1_1[-7]  ; IMP_DUMMY[0][2] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.001      ; 680.774    ;
; -679.733 ; d1_1[0]   ; IMP_DUMMY[0][0] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; -0.010     ; 680.759    ;
; -679.719 ; d1_1[-10] ; IMP_DUMMY[0][2] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.020      ; 680.775    ;
; -679.652 ; d1_1[-5]  ; IMP_DUMMY[0][2] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.001      ; 680.689    ;
; -679.548 ; d1_1[-1]  ; IMP_DUMMY[0][2] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.014      ; 680.598    ;
; -679.534 ; d1_1[6]   ; IMP_DUMMY[0][2] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.003      ; 680.573    ;
; -679.422 ; d1_1[-13] ; IMP_DUMMY[0][2] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.020      ; 680.478    ;
; -679.314 ; d1_1[7]   ; IMP_DUMMY[0][2] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.003      ; 680.353    ;
; -679.151 ; d1_1[5]   ; IMP_DUMMY[0][2] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.003      ; 680.190    ;
; -679.063 ; d1_1[-6]  ; IMP_DUMMY[0][2] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.004      ; 680.103    ;
; -678.896 ; d1_1[-4]  ; IMP_DUMMY[0][2] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.003      ; 679.935    ;
; -678.805 ; d1_1[2]   ; IMP_DUMMY[0][2] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.003      ; 679.844    ;
; -678.746 ; d1_1[1]   ; IMP_DUMMY[0][2] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.003      ; 679.785    ;
; -678.676 ; d1_1[3]   ; IMP_DUMMY[0][2] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.003      ; 679.715    ;
; -677.984 ; d1_1[0]   ; IMP_DUMMY[0][2] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.003      ; 679.023    ;
; -675.368 ; d1_1[-14] ; IMP_DUMMY[0][3] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.029      ; 676.433    ;
; -675.267 ; d1_1[-8]  ; IMP_DUMMY[0][3] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.029      ; 676.332    ;
; -675.213 ; d1_1[-9]  ; IMP_DUMMY[0][3] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.029      ; 676.278    ;
; -675.181 ; d1_1[-12] ; IMP_DUMMY[0][3] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.029      ; 676.246    ;
; -675.116 ; d1_1[-2]  ; IMP_DUMMY[0][3] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.017      ; 676.169    ;
; -675.001 ; d1_1[-11] ; IMP_DUMMY[0][3] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.029      ; 676.066    ;
; -674.959 ; d1_1[-3]  ; IMP_DUMMY[0][3] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.017      ; 676.012    ;
; -674.917 ; d1_1[-15] ; IMP_DUMMY[0][3] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.029      ; 675.982    ;
; -674.876 ; d1_1[4]   ; IMP_DUMMY[0][3] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.012      ; 675.924    ;
; -674.868 ; d1_1[-7]  ; IMP_DUMMY[0][3] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.010      ; 675.914    ;
; -674.850 ; d1_1[-10] ; IMP_DUMMY[0][3] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.029      ; 675.915    ;
; -674.783 ; d1_1[-5]  ; IMP_DUMMY[0][3] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.010      ; 675.829    ;
; -674.679 ; d1_1[-1]  ; IMP_DUMMY[0][3] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.023      ; 675.738    ;
; -674.665 ; d1_1[6]   ; IMP_DUMMY[0][3] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.012      ; 675.713    ;
; -674.553 ; d1_1[-13] ; IMP_DUMMY[0][3] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.029      ; 675.618    ;
; -674.445 ; d1_1[7]   ; IMP_DUMMY[0][3] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.012      ; 675.493    ;
; -674.282 ; d1_1[5]   ; IMP_DUMMY[0][3] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.012      ; 675.330    ;
; -674.194 ; d1_1[-6]  ; IMP_DUMMY[0][3] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.013      ; 675.243    ;
; -674.027 ; d1_1[-4]  ; IMP_DUMMY[0][3] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.012      ; 675.075    ;
; -673.936 ; d1_1[2]   ; IMP_DUMMY[0][3] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.012      ; 674.984    ;
; -673.877 ; d1_1[1]   ; IMP_DUMMY[0][3] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.012      ; 674.925    ;
; -673.807 ; d1_1[3]   ; IMP_DUMMY[0][3] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.012      ; 674.855    ;
; -673.115 ; d1_1[0]   ; IMP_DUMMY[0][3] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.012      ; 674.163    ;
; -672.787 ; d1_1[-14] ; IMP_DUMMY[0][5] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.040      ; 673.863    ;
; -672.773 ; d1_1[-14] ; IMP_DUMMY[0][6] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.035      ; 673.844    ;
; -672.773 ; d1_1[-14] ; IMP_DUMMY[0][7] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.035      ; 673.844    ;
; -672.686 ; d1_1[-8]  ; IMP_DUMMY[0][5] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.040      ; 673.762    ;
; -672.672 ; d1_1[-8]  ; IMP_DUMMY[0][6] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.035      ; 673.743    ;
; -672.672 ; d1_1[-8]  ; IMP_DUMMY[0][7] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.035      ; 673.743    ;
; -672.632 ; d1_1[-9]  ; IMP_DUMMY[0][5] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.040      ; 673.708    ;
; -672.618 ; d1_1[-9]  ; IMP_DUMMY[0][6] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.035      ; 673.689    ;
+----------+-----------+-----------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_50Mhz'                                                                                       ;
+--------+------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -4.580 ; counter[23]      ; innerCounter[0]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.001     ; 5.615      ;
; -4.580 ; counter[23]      ; innerCounter[1]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.001     ; 5.615      ;
; -4.580 ; counter[23]      ; innerCounter[2]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.001     ; 5.615      ;
; -4.580 ; counter[23]      ; innerCounter[4]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.001     ; 5.615      ;
; -4.580 ; counter[23]      ; innerCounter[8]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.001     ; 5.615      ;
; -4.580 ; counter[23]      ; innerCounter[9]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.001     ; 5.615      ;
; -4.580 ; counter[23]      ; innerCounter[10]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.001     ; 5.615      ;
; -4.580 ; counter[23]      ; innerCounter[11]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.001     ; 5.615      ;
; -4.580 ; counter[23]      ; innerCounter[12]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.001     ; 5.615      ;
; -4.580 ; counter[23]      ; innerCounter[13]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.001     ; 5.615      ;
; -4.580 ; counter[23]      ; innerCounter[15]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.001     ; 5.615      ;
; -4.580 ; counter[23]      ; innerCounter[7]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.001     ; 5.615      ;
; -4.580 ; counter[23]      ; innerCounter[14]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.001     ; 5.615      ;
; -4.550 ; counter[23]      ; innerCounter[6]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.000      ; 5.586      ;
; -4.512 ; counter[23]      ; innerCounter[16]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.006     ; 5.542      ;
; -4.512 ; counter[23]      ; innerCounter[17]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.006     ; 5.542      ;
; -4.512 ; counter[23]      ; innerCounter[18]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.006     ; 5.542      ;
; -4.512 ; counter[23]      ; innerCounter[19]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.006     ; 5.542      ;
; -4.512 ; counter[23]      ; innerCounter[20]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.006     ; 5.542      ;
; -4.512 ; counter[23]      ; innerCounter[21]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.006     ; 5.542      ;
; -4.512 ; counter[23]      ; innerCounter[22]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.006     ; 5.542      ;
; -4.512 ; counter[23]      ; innerCounter[23]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.006     ; 5.542      ;
; -4.512 ; counter[23]      ; innerCounter[24]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.006     ; 5.542      ;
; -4.512 ; counter[23]      ; innerCounter[25]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.006     ; 5.542      ;
; -4.512 ; counter[23]      ; innerCounter[26]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.006     ; 5.542      ;
; -4.512 ; counter[23]      ; innerCounter[27]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.006     ; 5.542      ;
; -4.512 ; counter[23]      ; innerCounter[28]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.006     ; 5.542      ;
; -4.512 ; counter[23]      ; innerCounter[29]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.006     ; 5.542      ;
; -4.512 ; counter[23]      ; innerCounter[30]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.006     ; 5.542      ;
; -4.512 ; counter[23]      ; innerCounter[31]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.006     ; 5.542      ;
; -4.500 ; counter[23]      ; drv_i.io.SData[5] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.006     ; 5.530      ;
; -4.460 ; counter[23]      ; drv_i.io.SData[6] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.011     ; 5.485      ;
; -4.460 ; counter[23]      ; drv_i.io.SData[7] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.011     ; 5.485      ;
; -4.450 ; counter[23]      ; counter[30]       ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.000      ; 5.486      ;
; -4.437 ; counter[25]      ; innerCounter[0]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.001     ; 5.472      ;
; -4.437 ; counter[25]      ; innerCounter[1]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.001     ; 5.472      ;
; -4.437 ; counter[25]      ; innerCounter[2]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.001     ; 5.472      ;
; -4.437 ; counter[25]      ; innerCounter[4]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.001     ; 5.472      ;
; -4.437 ; counter[25]      ; innerCounter[8]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.001     ; 5.472      ;
; -4.437 ; counter[25]      ; innerCounter[9]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.001     ; 5.472      ;
; -4.437 ; counter[25]      ; innerCounter[10]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.001     ; 5.472      ;
; -4.437 ; counter[25]      ; innerCounter[11]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.001     ; 5.472      ;
; -4.437 ; counter[25]      ; innerCounter[12]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.001     ; 5.472      ;
; -4.437 ; counter[25]      ; innerCounter[13]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.001     ; 5.472      ;
; -4.437 ; counter[25]      ; innerCounter[15]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.001     ; 5.472      ;
; -4.437 ; counter[25]      ; innerCounter[7]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.001     ; 5.472      ;
; -4.437 ; counter[25]      ; innerCounter[14]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.001     ; 5.472      ;
; -4.407 ; counter[25]      ; innerCounter[6]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.000      ; 5.443      ;
; -4.405 ; counter[24]      ; innerCounter[0]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.001     ; 5.440      ;
; -4.405 ; counter[24]      ; innerCounter[1]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.001     ; 5.440      ;
; -4.405 ; counter[24]      ; innerCounter[2]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.001     ; 5.440      ;
; -4.405 ; counter[24]      ; innerCounter[4]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.001     ; 5.440      ;
; -4.405 ; counter[24]      ; innerCounter[8]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.001     ; 5.440      ;
; -4.405 ; counter[24]      ; innerCounter[9]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.001     ; 5.440      ;
; -4.405 ; counter[24]      ; innerCounter[10]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.001     ; 5.440      ;
; -4.405 ; counter[24]      ; innerCounter[11]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.001     ; 5.440      ;
; -4.405 ; counter[24]      ; innerCounter[12]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.001     ; 5.440      ;
; -4.405 ; counter[24]      ; innerCounter[13]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.001     ; 5.440      ;
; -4.405 ; counter[24]      ; innerCounter[15]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.001     ; 5.440      ;
; -4.405 ; counter[24]      ; innerCounter[7]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.001     ; 5.440      ;
; -4.405 ; counter[24]      ; innerCounter[14]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.001     ; 5.440      ;
; -4.394 ; innerCounter[25] ; counter[30]       ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.006      ; 5.436      ;
; -4.392 ; counter[22]      ; innerCounter[0]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.009      ; 5.437      ;
; -4.392 ; counter[22]      ; innerCounter[1]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.009      ; 5.437      ;
; -4.392 ; counter[22]      ; innerCounter[2]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.009      ; 5.437      ;
; -4.392 ; counter[22]      ; innerCounter[4]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.009      ; 5.437      ;
; -4.392 ; counter[22]      ; innerCounter[8]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.009      ; 5.437      ;
; -4.392 ; counter[22]      ; innerCounter[9]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.009      ; 5.437      ;
; -4.392 ; counter[22]      ; innerCounter[10]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.009      ; 5.437      ;
; -4.392 ; counter[22]      ; innerCounter[11]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.009      ; 5.437      ;
; -4.392 ; counter[22]      ; innerCounter[12]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.009      ; 5.437      ;
; -4.392 ; counter[22]      ; innerCounter[13]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.009      ; 5.437      ;
; -4.392 ; counter[22]      ; innerCounter[15]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.009      ; 5.437      ;
; -4.392 ; counter[22]      ; innerCounter[7]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.009      ; 5.437      ;
; -4.392 ; counter[22]      ; innerCounter[14]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.009      ; 5.437      ;
; -4.375 ; counter[24]      ; innerCounter[6]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.000      ; 5.411      ;
; -4.374 ; counter[7]       ; innerCounter[0]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.002     ; 5.408      ;
; -4.374 ; counter[7]       ; innerCounter[1]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.002     ; 5.408      ;
; -4.374 ; counter[7]       ; innerCounter[2]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.002     ; 5.408      ;
; -4.374 ; counter[7]       ; innerCounter[4]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.002     ; 5.408      ;
; -4.374 ; counter[7]       ; innerCounter[8]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.002     ; 5.408      ;
; -4.374 ; counter[7]       ; innerCounter[9]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.002     ; 5.408      ;
; -4.374 ; counter[7]       ; innerCounter[10]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.002     ; 5.408      ;
; -4.374 ; counter[7]       ; innerCounter[11]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.002     ; 5.408      ;
; -4.374 ; counter[7]       ; innerCounter[12]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.002     ; 5.408      ;
; -4.374 ; counter[7]       ; innerCounter[13]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.002     ; 5.408      ;
; -4.374 ; counter[7]       ; innerCounter[15]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.002     ; 5.408      ;
; -4.374 ; counter[7]       ; innerCounter[7]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.002     ; 5.408      ;
; -4.374 ; counter[7]       ; innerCounter[14]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.002     ; 5.408      ;
; -4.369 ; counter[25]      ; innerCounter[16]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.006     ; 5.399      ;
; -4.369 ; counter[25]      ; innerCounter[17]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.006     ; 5.399      ;
; -4.369 ; counter[25]      ; innerCounter[18]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.006     ; 5.399      ;
; -4.369 ; counter[25]      ; innerCounter[19]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.006     ; 5.399      ;
; -4.369 ; counter[25]      ; innerCounter[20]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.006     ; 5.399      ;
; -4.369 ; counter[25]      ; innerCounter[21]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.006     ; 5.399      ;
; -4.369 ; counter[25]      ; innerCounter[22]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.006     ; 5.399      ;
; -4.369 ; counter[25]      ; innerCounter[23]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.006     ; 5.399      ;
; -4.369 ; counter[25]      ; innerCounter[24]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.006     ; 5.399      ;
; -4.369 ; counter[25]      ; innerCounter[25]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.006     ; 5.399      ;
; -4.369 ; counter[25]      ; innerCounter[26]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.006     ; 5.399      ;
+--------+------------------+-------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLK_400HZ'                                                                                                      ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; -1.289 ; CLK_COUNT_10HZ[0]        ; CLK_COUNT_10HZ[0]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 2.325      ;
; -1.289 ; CLK_COUNT_10HZ[0]        ; CLK_COUNT_10HZ[1]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 2.325      ;
; -1.289 ; CLK_COUNT_10HZ[0]        ; CLK_COUNT_10HZ[2]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 2.325      ;
; -1.289 ; CLK_COUNT_10HZ[0]        ; CLK_COUNT_10HZ[3]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 2.325      ;
; -1.289 ; CLK_COUNT_10HZ[0]        ; CLK_COUNT_10HZ[5]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 2.325      ;
; -1.289 ; CLK_COUNT_10HZ[0]        ; CLK_COUNT_10HZ[6]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 2.325      ;
; -1.289 ; CLK_COUNT_10HZ[0]        ; CLK_COUNT_10HZ[7]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 2.325      ;
; -1.289 ; CLK_COUNT_10HZ[0]        ; CLK_COUNT_10HZ[4]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 2.325      ;
; -1.119 ; CLK_COUNT_10HZ[6]        ; CLK_10HZ                 ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 2.155      ;
; -1.086 ; CLK_COUNT_10HZ[5]        ; CLK_10HZ                 ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 2.122      ;
; -1.079 ; CLK_COUNT_10HZ[3]        ; CLK_COUNT_10HZ[0]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 2.115      ;
; -1.079 ; CLK_COUNT_10HZ[3]        ; CLK_COUNT_10HZ[1]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 2.115      ;
; -1.079 ; CLK_COUNT_10HZ[3]        ; CLK_COUNT_10HZ[2]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 2.115      ;
; -1.079 ; CLK_COUNT_10HZ[3]        ; CLK_COUNT_10HZ[3]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 2.115      ;
; -1.079 ; CLK_COUNT_10HZ[3]        ; CLK_COUNT_10HZ[5]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 2.115      ;
; -1.079 ; CLK_COUNT_10HZ[3]        ; CLK_COUNT_10HZ[6]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 2.115      ;
; -1.079 ; CLK_COUNT_10HZ[3]        ; CLK_COUNT_10HZ[7]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 2.115      ;
; -1.079 ; CLK_COUNT_10HZ[3]        ; CLK_COUNT_10HZ[4]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 2.115      ;
; -1.077 ; CLK_COUNT_10HZ[6]        ; CLK_COUNT_10HZ[0]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 2.113      ;
; -1.077 ; CLK_COUNT_10HZ[6]        ; CLK_COUNT_10HZ[1]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 2.113      ;
; -1.077 ; CLK_COUNT_10HZ[6]        ; CLK_COUNT_10HZ[2]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 2.113      ;
; -1.077 ; CLK_COUNT_10HZ[6]        ; CLK_COUNT_10HZ[3]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 2.113      ;
; -1.077 ; CLK_COUNT_10HZ[6]        ; CLK_COUNT_10HZ[5]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 2.113      ;
; -1.077 ; CLK_COUNT_10HZ[6]        ; CLK_COUNT_10HZ[6]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 2.113      ;
; -1.077 ; CLK_COUNT_10HZ[6]        ; CLK_COUNT_10HZ[7]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 2.113      ;
; -1.077 ; CLK_COUNT_10HZ[6]        ; CLK_COUNT_10HZ[4]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 2.113      ;
; -1.044 ; CLK_COUNT_10HZ[5]        ; CLK_COUNT_10HZ[0]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 2.080      ;
; -1.044 ; CLK_COUNT_10HZ[5]        ; CLK_COUNT_10HZ[1]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 2.080      ;
; -1.044 ; CLK_COUNT_10HZ[5]        ; CLK_COUNT_10HZ[2]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 2.080      ;
; -1.044 ; CLK_COUNT_10HZ[5]        ; CLK_COUNT_10HZ[3]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 2.080      ;
; -1.044 ; CLK_COUNT_10HZ[5]        ; CLK_COUNT_10HZ[5]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 2.080      ;
; -1.044 ; CLK_COUNT_10HZ[5]        ; CLK_COUNT_10HZ[6]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 2.080      ;
; -1.044 ; CLK_COUNT_10HZ[5]        ; CLK_COUNT_10HZ[7]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 2.080      ;
; -1.044 ; CLK_COUNT_10HZ[5]        ; CLK_COUNT_10HZ[4]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 2.080      ;
; -1.032 ; CLK_COUNT_10HZ[7]        ; CLK_10HZ                 ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 2.068      ;
; -0.990 ; CLK_COUNT_10HZ[7]        ; CLK_COUNT_10HZ[0]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 2.026      ;
; -0.990 ; CLK_COUNT_10HZ[7]        ; CLK_COUNT_10HZ[1]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 2.026      ;
; -0.990 ; CLK_COUNT_10HZ[7]        ; CLK_COUNT_10HZ[2]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 2.026      ;
; -0.990 ; CLK_COUNT_10HZ[7]        ; CLK_COUNT_10HZ[3]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 2.026      ;
; -0.990 ; CLK_COUNT_10HZ[7]        ; CLK_COUNT_10HZ[5]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 2.026      ;
; -0.990 ; CLK_COUNT_10HZ[7]        ; CLK_COUNT_10HZ[6]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 2.026      ;
; -0.990 ; CLK_COUNT_10HZ[7]        ; CLK_COUNT_10HZ[7]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 2.026      ;
; -0.990 ; CLK_COUNT_10HZ[7]        ; CLK_COUNT_10HZ[4]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 2.026      ;
; -0.981 ; CLK_COUNT_10HZ[1]        ; CLK_COUNT_10HZ[0]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 2.017      ;
; -0.981 ; CLK_COUNT_10HZ[1]        ; CLK_COUNT_10HZ[1]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 2.017      ;
; -0.981 ; CLK_COUNT_10HZ[1]        ; CLK_COUNT_10HZ[2]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 2.017      ;
; -0.981 ; CLK_COUNT_10HZ[1]        ; CLK_COUNT_10HZ[3]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 2.017      ;
; -0.981 ; CLK_COUNT_10HZ[1]        ; CLK_COUNT_10HZ[5]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 2.017      ;
; -0.981 ; CLK_COUNT_10HZ[1]        ; CLK_COUNT_10HZ[6]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 2.017      ;
; -0.981 ; CLK_COUNT_10HZ[1]        ; CLK_COUNT_10HZ[7]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 2.017      ;
; -0.981 ; CLK_COUNT_10HZ[1]        ; CLK_COUNT_10HZ[4]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 2.017      ;
; -0.939 ; CLK_COUNT_10HZ[4]        ; CLK_COUNT_10HZ[0]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.975      ;
; -0.939 ; CLK_COUNT_10HZ[4]        ; CLK_COUNT_10HZ[1]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.975      ;
; -0.939 ; CLK_COUNT_10HZ[4]        ; CLK_COUNT_10HZ[2]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.975      ;
; -0.939 ; CLK_COUNT_10HZ[4]        ; CLK_COUNT_10HZ[3]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.975      ;
; -0.939 ; CLK_COUNT_10HZ[4]        ; CLK_COUNT_10HZ[5]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.975      ;
; -0.939 ; CLK_COUNT_10HZ[4]        ; CLK_COUNT_10HZ[6]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.975      ;
; -0.939 ; CLK_COUNT_10HZ[4]        ; CLK_COUNT_10HZ[7]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.975      ;
; -0.939 ; CLK_COUNT_10HZ[4]        ; CLK_COUNT_10HZ[4]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.975      ;
; -0.873 ; CLK_COUNT_10HZ[0]        ; CLK_10HZ                 ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.909      ;
; -0.803 ; CLK_COUNT_10HZ[2]        ; CLK_COUNT_10HZ[7]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.839      ;
; -0.790 ; state.HOLD               ; DATA_BUS_VALUE[4]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.826      ;
; -0.787 ; CLK_COUNT_10HZ[2]        ; CLK_10HZ                 ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.823      ;
; -0.732 ; CLK_COUNT_10HZ[2]        ; CLK_COUNT_10HZ[6]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.768      ;
; -0.710 ; CLK_COUNT_10HZ[2]        ; CLK_COUNT_10HZ[0]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.746      ;
; -0.710 ; CLK_COUNT_10HZ[2]        ; CLK_COUNT_10HZ[1]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.746      ;
; -0.710 ; CLK_COUNT_10HZ[2]        ; CLK_COUNT_10HZ[2]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.746      ;
; -0.710 ; CLK_COUNT_10HZ[2]        ; CLK_COUNT_10HZ[3]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.746      ;
; -0.710 ; CLK_COUNT_10HZ[2]        ; CLK_COUNT_10HZ[5]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.746      ;
; -0.710 ; CLK_COUNT_10HZ[2]        ; CLK_COUNT_10HZ[4]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.746      ;
; -0.688 ; CLK_COUNT_10HZ[3]        ; CLK_10HZ                 ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.724      ;
; -0.673 ; state.TOGGLE_E           ; DATA_BUS_VALUE[2]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.002      ; 1.711      ;
; -0.663 ; CLK_COUNT_10HZ[4]        ; CLK_10HZ                 ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.699      ;
; -0.652 ; DATA_BUS_VALUE[3]        ; DATA_BUS_VALUE[3]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.688      ;
; -0.647 ; next_command.WRITE_CHAR1 ; next_command.WRITE_CHAR1 ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.683      ;
; -0.638 ; state.HOLD               ; DATA_BUS_VALUE[2]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.002      ; 1.676      ;
; -0.636 ; state.HOLD               ; DATA_BUS_VALUE[3]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; -0.004     ; 1.668      ;
; -0.627 ; state.TOGGLE_E           ; DATA_BUS_VALUE[3]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; -0.004     ; 1.659      ;
; -0.621 ; state.WRITE_CHAR3        ; DATA_BUS_VALUE[0]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.657      ;
; -0.611 ; state.RESET1             ; DATA_BUS_VALUE[3]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.647      ;
; -0.611 ; state.WRITE_CHAR3        ; DATA_BUS_VALUE[3]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; -0.004     ; 1.643      ;
; -0.609 ; state.WRITE_CHAR1        ; LCD_RS~reg0              ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.002      ; 1.647      ;
; -0.608 ; state.RESET1             ; DATA_BUS_VALUE[5]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.644      ;
; -0.608 ; state.WRITE_CHAR3        ; DATA_BUS_VALUE[5]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; -0.004     ; 1.640      ;
; -0.587 ; state.WRITE_CHAR1        ; DATA_BUS_VALUE[4]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.623      ;
; -0.563 ; CLK_COUNT_10HZ[1]        ; CLK_10HZ                 ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.599      ;
; -0.559 ; state.HOLD               ; DATA_BUS_VALUE[6]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; -0.004     ; 1.591      ;
; -0.559 ; state.HOLD               ; next_command.WRITE_CHAR3 ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; -0.004     ; 1.591      ;
; -0.557 ; state.HOLD               ; LCD_E~reg0               ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; -0.004     ; 1.589      ;
; -0.537 ; state.RESET2             ; DATA_BUS_VALUE[3]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.573      ;
; -0.534 ; state.RESET2             ; DATA_BUS_VALUE[5]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.570      ;
; -0.533 ; state.HOLD               ; next_command.RESET2      ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; -0.004     ; 1.565      ;
; -0.502 ; state.TOGGLE_E           ; DATA_BUS_VALUE[0]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.538      ;
; -0.500 ; state.FUNC_SET           ; DATA_BUS_VALUE[4]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.536      ;
; -0.497 ; state.TOGGLE_E           ; DATA_BUS_VALUE[6]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; -0.004     ; 1.529      ;
; -0.497 ; state.TOGGLE_E           ; next_command.WRITE_CHAR3 ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; -0.004     ; 1.529      ;
; -0.496 ; state.TOGGLE_E           ; next_command.DISPLAY_OFF ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; -0.004     ; 1.528      ;
; -0.495 ; state.TOGGLE_E           ; next_command.RESET3      ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; -0.004     ; 1.527      ;
; -0.494 ; state.HOLD               ; next_command.WRITE_CHAR1 ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.530      ;
; -0.486 ; state.TOGGLE_E           ; DATA_BUS_VALUE[5]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; -0.004     ; 1.518      ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLK_2MHZ'                                                                                 ;
+--------+---------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+---------------+--------------+-------------+--------------+------------+------------+
; -0.957 ; COUNT_DAC[0]  ; GPIO0[0]~reg0 ; CLK_2MHZ     ; CLK_2MHZ    ; 1.000        ; 0.000      ; 1.993      ;
; -0.943 ; COUNT_DAC[0]  ; COUNT_DAC[1]  ; CLK_2MHZ     ; CLK_2MHZ    ; 1.000        ; 0.000      ; 1.979      ;
; -0.565 ; DELAY_90      ; COUNT_DAC[0]  ; CLK_2MHZ     ; CLK_2MHZ    ; 1.000        ; 0.000      ; 1.601      ;
; -0.565 ; DELAY_90      ; COUNT_DAC[1]  ; CLK_2MHZ     ; CLK_2MHZ    ; 1.000        ; 0.000      ; 1.601      ;
; -0.416 ; COUNT_DAC[0]  ; COUNT_DAC[0]  ; CLK_2MHZ     ; CLK_2MHZ    ; 1.000        ; 0.000      ; 1.452      ;
; -0.299 ; COUNT_DAC[1]  ; GPIO0[0]~reg0 ; CLK_2MHZ     ; CLK_2MHZ    ; 1.000        ; 0.000      ; 1.335      ;
; -0.285 ; COUNT_DAC[1]  ; COUNT_DAC[1]  ; CLK_2MHZ     ; CLK_2MHZ    ; 1.000        ; 0.000      ; 1.321      ;
; -0.036 ; DELAY_90      ; GPIO0[0]~reg0 ; CLK_2MHZ     ; CLK_2MHZ    ; 1.000        ; 0.000      ; 1.072      ;
; 0.241  ; DELAY_90      ; r_w1          ; CLK_2MHZ     ; CLK_2MHZ    ; 1.000        ; 0.000      ; 0.795      ;
; 0.379  ; DELAY_90      ; DELAY_90      ; CLK_2MHZ     ; CLK_2MHZ    ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; GPIO0[0]~reg0 ; GPIO0[0]~reg0 ; CLK_2MHZ     ; CLK_2MHZ    ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; r_w1          ; r_w1          ; CLK_2MHZ     ; CLK_2MHZ    ; 1.000        ; 0.000      ; 0.657      ;
+--------+---------------+---------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLK_10HZ'                                                                               ;
+--------+--------------+--------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node    ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------+--------------+--------------+-------------+--------------+------------+------------+
; -0.866 ; BCD_TSEC[2]  ; BCD_SECD0[1] ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 1.902      ;
; -0.866 ; BCD_TSEC[2]  ; BCD_SECD0[2] ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 1.902      ;
; -0.866 ; BCD_TSEC[2]  ; BCD_SECD0[3] ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 1.902      ;
; -0.866 ; BCD_TSEC[2]  ; BCD_SECD0[0] ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 1.902      ;
; -0.823 ; BCD_TSEC[1]  ; BCD_SECD0[1] ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 1.859      ;
; -0.823 ; BCD_TSEC[1]  ; BCD_SECD0[2] ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 1.859      ;
; -0.823 ; BCD_TSEC[1]  ; BCD_SECD0[3] ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 1.859      ;
; -0.823 ; BCD_TSEC[1]  ; BCD_SECD0[0] ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 1.859      ;
; -0.705 ; BCD_TSEC[0]  ; BCD_SECD0[1] ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 1.741      ;
; -0.705 ; BCD_TSEC[0]  ; BCD_SECD0[2] ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 1.741      ;
; -0.705 ; BCD_TSEC[0]  ; BCD_SECD0[3] ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 1.741      ;
; -0.705 ; BCD_TSEC[0]  ; BCD_SECD0[0] ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 1.741      ;
; -0.581 ; BCD_TSEC[3]  ; BCD_SECD0[1] ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 1.617      ;
; -0.581 ; BCD_TSEC[3]  ; BCD_SECD0[2] ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 1.617      ;
; -0.581 ; BCD_TSEC[3]  ; BCD_SECD0[3] ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 1.617      ;
; -0.581 ; BCD_TSEC[3]  ; BCD_SECD0[0] ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 1.617      ;
; -0.410 ; BCD_TSEC[3]  ; BCD_TSEC[2]  ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 1.446      ;
; -0.258 ; BCD_TSEC[3]  ; BCD_TSEC[0]  ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 1.294      ;
; -0.235 ; BCD_TSEC[0]  ; BCD_TSEC[3]  ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 1.271      ;
; -0.232 ; BCD_TSEC[1]  ; BCD_TSEC[2]  ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 1.268      ;
; -0.220 ; BCD_TSEC[2]  ; BCD_TSEC[0]  ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 1.256      ;
; -0.216 ; BCD_TSEC[3]  ; BCD_TSEC[1]  ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 1.252      ;
; -0.188 ; BCD_TSEC[2]  ; BCD_TSEC[3]  ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 1.224      ;
; -0.087 ; BCD_SECD0[0] ; BCD_SECD0[1] ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 1.123      ;
; -0.085 ; BCD_SECD0[0] ; BCD_SECD0[2] ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 1.121      ;
; -0.073 ; BCD_SECD0[2] ; BCD_SECD0[0] ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 1.109      ;
; -0.054 ; BCD_SECD0[0] ; BCD_SECD0[3] ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 1.090      ;
; -0.044 ; BCD_SECD0[1] ; BCD_SECD0[0] ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 1.080      ;
; -0.041 ; BCD_SECD0[1] ; BCD_SECD0[2] ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 1.077      ;
; -0.008 ; BCD_SECD0[1] ; BCD_SECD0[3] ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 1.044      ;
; 0.040  ; BCD_TSEC[0]  ; BCD_TSEC[2]  ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 0.996      ;
; 0.043  ; BCD_TSEC[0]  ; BCD_TSEC[1]  ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 0.993      ;
; 0.077  ; BCD_TSEC[1]  ; BCD_TSEC[3]  ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 0.959      ;
; 0.079  ; BCD_TSEC[1]  ; BCD_TSEC[0]  ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 0.957      ;
; 0.230  ; BCD_SECD0[3] ; BCD_SECD0[0] ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 0.806      ;
; 0.233  ; BCD_SECD0[3] ; BCD_SECD0[1] ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 0.803      ;
; 0.233  ; BCD_SECD0[3] ; BCD_SECD0[2] ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 0.803      ;
; 0.236  ; BCD_SECD0[2] ; BCD_SECD0[3] ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 0.800      ;
; 0.379  ; BCD_TSEC[2]  ; BCD_TSEC[2]  ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; BCD_TSEC[0]  ; BCD_TSEC[0]  ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; BCD_TSEC[3]  ; BCD_TSEC[3]  ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; BCD_TSEC[1]  ; BCD_TSEC[1]  ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; BCD_SECD0[1] ; BCD_SECD0[1] ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; BCD_SECD0[2] ; BCD_SECD0[2] ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; BCD_SECD0[0] ; BCD_SECD0[0] ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; BCD_SECD0[3] ; BCD_SECD0[3] ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 0.657      ;
+--------+--------------+--------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLK_400HZ'                                                                                                           ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; -2.917 ; CLK_10HZ                   ; CLK_10HZ                   ; CLK_10HZ     ; CLK_400HZ   ; 0.000        ; 3.058      ; 0.657      ;
; -2.417 ; CLK_10HZ                   ; CLK_10HZ                   ; CLK_10HZ     ; CLK_400HZ   ; -0.500       ; 3.058      ; 0.657      ;
; 0.391  ; state.TOGGLE_E             ; state.TOGGLE_E             ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; next_command.RESET2        ; next_command.RESET2        ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; next_command.RESET3        ; next_command.RESET3        ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; next_command.FUNC_SET      ; next_command.FUNC_SET      ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; next_command.DISPLAY_OFF   ; next_command.DISPLAY_OFF   ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; next_command.DISPLAY_CLEAR ; next_command.DISPLAY_CLEAR ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; next_command.DISPLAY_ON    ; next_command.DISPLAY_ON    ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; next_command.MODE_SET      ; next_command.MODE_SET      ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; DATA_BUS_VALUE[6]          ; DATA_BUS_VALUE[6]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; next_command.WRITE_CHAR3   ; next_command.WRITE_CHAR3   ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; next_command.RETURN_HOME   ; next_command.RETURN_HOME   ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; LCD_E~reg0                 ; LCD_E~reg0                 ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; DATA_BUS_VALUE[7]          ; DATA_BUS_VALUE[7]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.657      ;
; 0.519  ; next_command.FUNC_SET      ; state.FUNC_SET             ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.785      ;
; 0.520  ; next_command.DISPLAY_OFF   ; state.DISPLAY_OFF          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.786      ;
; 0.525  ; DATA_BUS_VALUE[6]          ; state.WRITE_CHAR2          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.791      ;
; 0.526  ; state.RETURN_HOME          ; DATA_BUS_VALUE[7]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.792      ;
; 0.539  ; state.RESET1               ; next_command.RESET2        ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.805      ;
; 0.542  ; state.WRITE_CHAR2          ; next_command.WRITE_CHAR3   ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.808      ;
; 0.593  ; state.HOLD                 ; next_command.FUNC_SET      ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.859      ;
; 0.594  ; state.HOLD                 ; state.TOGGLE_E             ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.860      ;
; 0.640  ; state.MODE_SET             ; DATA_BUS_VALUE[2]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.906      ;
; 0.662  ; next_command.RETURN_HOME   ; state.RETURN_HOME          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.928      ;
; 0.692  ; next_command.RESET3        ; state.RESET3               ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.004      ; 0.962      ;
; 0.700  ; next_command.DISPLAY_ON    ; state.DISPLAY_ON           ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; -0.002     ; 0.964      ;
; 0.706  ; state.TOGGLE_E             ; state.HOLD                 ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.972      ;
; 0.707  ; next_command.WRITE_CHAR3   ; state.WRITE_CHAR3          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.004      ; 0.977      ;
; 0.710  ; state.DISPLAY_OFF          ; next_command.DISPLAY_CLEAR ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.004      ; 0.980      ;
; 0.717  ; next_command.WRITE_CHAR1   ; state.WRITE_CHAR1          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.983      ;
; 0.725  ; CLK_COUNT_10HZ[7]          ; CLK_COUNT_10HZ[7]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.991      ;
; 0.730  ; state.HOLD                 ; next_command.DISPLAY_OFF   ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; -0.004     ; 0.992      ;
; 0.731  ; state.HOLD                 ; state.RESET2               ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; -0.004     ; 0.993      ;
; 0.731  ; state.HOLD                 ; next_command.RESET3        ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; -0.004     ; 0.993      ;
; 0.741  ; state.DISPLAY_ON           ; next_command.MODE_SET      ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.002      ; 1.009      ;
; 0.744  ; state.WRITE_CHAR3          ; next_command.RETURN_HOME   ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.002      ; 1.012      ;
; 0.752  ; next_command.RESET2        ; state.RESET2               ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 1.018      ;
; 0.773  ; state.DISPLAY_CLEAR        ; DATA_BUS_VALUE[0]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; -0.002     ; 1.037      ;
; 0.785  ; state.TOGGLE_E             ; next_command.DISPLAY_ON    ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.002      ; 1.053      ;
; 0.792  ; state.DISPLAY_OFF          ; DATA_BUS_VALUE[3]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 1.058      ;
; 0.794  ; next_command.MODE_SET      ; state.MODE_SET             ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 1.060      ;
; 0.798  ; state.DISPLAY_CLEAR        ; next_command.DISPLAY_ON    ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 1.064      ;
; 0.802  ; CLK_COUNT_10HZ[6]          ; CLK_COUNT_10HZ[6]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 1.068      ;
; 0.806  ; CLK_COUNT_10HZ[4]          ; CLK_COUNT_10HZ[4]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 1.072      ;
; 0.812  ; state.RESET2               ; next_command.RESET3        ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 1.078      ;
; 0.814  ; CLK_COUNT_10HZ[2]          ; CLK_COUNT_10HZ[2]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 1.080      ;
; 0.828  ; next_command.DISPLAY_CLEAR ; state.DISPLAY_CLEAR        ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.002      ; 1.096      ;
; 0.839  ; state.HOLD                 ; state.DISPLAY_ON           ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 1.105      ;
; 0.839  ; state.HOLD                 ; state.WRITE_CHAR3          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 1.105      ;
; 0.840  ; state.HOLD                 ; state.RESET3               ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 1.106      ;
; 0.840  ; state.HOLD                 ; state.WRITE_CHAR1          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 1.106      ;
; 0.841  ; state.HOLD                 ; state.FUNC_SET             ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 1.107      ;
; 0.843  ; CLK_COUNT_10HZ[3]          ; CLK_COUNT_10HZ[3]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 1.109      ;
; 0.845  ; CLK_COUNT_10HZ[5]          ; CLK_COUNT_10HZ[5]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 1.111      ;
; 0.854  ; CLK_COUNT_10HZ[0]          ; CLK_COUNT_10HZ[0]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 1.120      ;
; 0.854  ; CLK_COUNT_10HZ[1]          ; CLK_COUNT_10HZ[1]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 1.120      ;
; 0.861  ; state.RESET3               ; next_command.FUNC_SET      ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 1.127      ;
; 0.920  ; state.WRITE_CHAR1          ; DATA_BUS_VALUE[6]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; -0.004     ; 1.182      ;
; 0.928  ; DATA_BUS_VALUE[0]          ; DATA_BUS_VALUE[0]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 1.194      ;
; 0.928  ; state.HOLD                 ; state.MODE_SET             ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.002      ; 1.196      ;
; 0.953  ; state.WRITE_CHAR3          ; DATA_BUS_VALUE[4]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 1.219      ;
; 0.956  ; state.RETURN_HOME          ; next_command.WRITE_CHAR1   ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; -0.002     ; 1.220      ;
; 0.973  ; state.RESET3               ; DATA_BUS_VALUE[3]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; -0.004     ; 1.235      ;
; 0.984  ; state.RESET3               ; DATA_BUS_VALUE[5]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; -0.004     ; 1.246      ;
; 0.984  ; state.TOGGLE_E             ; LCD_E~reg0                 ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; -0.004     ; 1.246      ;
; 1.008  ; state.RESET1               ; DATA_BUS_VALUE[4]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.004      ; 1.278      ;
; 1.016  ; state.HOLD                 ; next_command.DISPLAY_CLEAR ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 1.282      ;
; 1.017  ; state.WRITE_CHAR2          ; LCD_RS~reg0                ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.006      ; 1.289      ;
; 1.046  ; state.TOGGLE_E             ; next_command.MODE_SET      ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.002      ; 1.314      ;
; 1.046  ; state.WRITE_CHAR3          ; DATA_BUS_VALUE[2]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.002      ; 1.314      ;
; 1.047  ; state.TOGGLE_E             ; next_command.RETURN_HOME   ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.002      ; 1.315      ;
; 1.051  ; state.WRITE_CHAR3          ; LCD_RS~reg0                ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.002      ; 1.319      ;
; 1.052  ; state.TOGGLE_E             ; DATA_BUS_VALUE[7]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.002      ; 1.320      ;
; 1.074  ; state.RESET3               ; DATA_BUS_VALUE[4]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 1.340      ;
; 1.086  ; state.DISPLAY_ON           ; DATA_BUS_VALUE[2]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.002      ; 1.354      ;
; 1.095  ; state.TOGGLE_E             ; next_command.WRITE_CHAR1   ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 1.361      ;
; 1.099  ; state.HOLD                 ; state.RETURN_HOME          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.002      ; 1.367      ;
; 1.100  ; state.HOLD                 ; DATA_BUS_VALUE[7]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.002      ; 1.368      ;
; 1.103  ; state.HOLD                 ; next_command.RETURN_HOME   ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.002      ; 1.371      ;
; 1.104  ; state.HOLD                 ; next_command.MODE_SET      ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.002      ; 1.372      ;
; 1.104  ; state.HOLD                 ; state.DISPLAY_CLEAR        ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.002      ; 1.372      ;
; 1.105  ; state.HOLD                 ; next_command.DISPLAY_ON    ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.002      ; 1.373      ;
; 1.105  ; DATA_BUS_VALUE[4]          ; DATA_BUS_VALUE[4]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 1.371      ;
; 1.117  ; state.MODE_SET             ; next_command.WRITE_CHAR1   ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; -0.002     ; 1.381      ;
; 1.122  ; state.HOLD                 ; DATA_BUS_VALUE[5]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; -0.004     ; 1.384      ;
; 1.130  ; state.RESET2               ; DATA_BUS_VALUE[4]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.004      ; 1.400      ;
; 1.150  ; state.HOLD                 ; state.DISPLAY_OFF          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; -0.004     ; 1.412      ;
; 1.150  ; state.HOLD                 ; state.WRITE_CHAR2          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; -0.004     ; 1.412      ;
; 1.171  ; state.TOGGLE_E             ; LCD_RS~reg0                ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.002      ; 1.439      ;
; 1.173  ; state.TOGGLE_E             ; DATA_BUS_VALUE[1]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.002      ; 1.441      ;
; 1.185  ; CLK_COUNT_10HZ[6]          ; CLK_COUNT_10HZ[7]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 1.451      ;
; 1.186  ; state.DISPLAY_ON           ; DATA_BUS_VALUE[3]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; -0.004     ; 1.448      ;
; 1.188  ; DATA_BUS_VALUE[1]          ; DATA_BUS_VALUE[1]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 1.454      ;
; 1.189  ; CLK_COUNT_10HZ[4]          ; CLK_COUNT_10HZ[5]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 1.455      ;
; 1.194  ; state.FUNC_SET             ; next_command.DISPLAY_OFF   ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; -0.004     ; 1.456      ;
; 1.208  ; state.WRITE_CHAR2          ; DATA_BUS_VALUE[5]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 1.474      ;
; 1.214  ; state.WRITE_CHAR1          ; DATA_BUS_VALUE[1]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.002      ; 1.482      ;
; 1.222  ; state.TOGGLE_E             ; next_command.FUNC_SET      ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 1.488      ;
; 1.222  ; state.TOGGLE_E             ; next_command.DISPLAY_CLEAR ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 1.488      ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_50Mhz'                                                                                                                   ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -2.542 ; CLK_400HZ                      ; CLK_400HZ                      ; CLK_400HZ    ; clk_50Mhz   ; 0.000        ; 2.683      ; 0.657      ;
; -2.541 ; CLK_1MHZ                       ; CLK_1MHZ                       ; CLK_1MHZ     ; clk_50Mhz   ; 0.000        ; 2.682      ; 0.657      ;
; -2.509 ; CLK_2MHZ                       ; CLK_2MHZ                       ; CLK_2MHZ     ; clk_50Mhz   ; 0.000        ; 2.650      ; 0.657      ;
; -2.042 ; CLK_400HZ                      ; CLK_400HZ                      ; CLK_400HZ    ; clk_50Mhz   ; -0.500       ; 2.683      ; 0.657      ;
; -2.041 ; CLK_1MHZ                       ; CLK_1MHZ                       ; CLK_1MHZ     ; clk_50Mhz   ; -0.500       ; 2.682      ; 0.657      ;
; -2.009 ; CLK_2MHZ                       ; CLK_2MHZ                       ; CLK_2MHZ     ; clk_50Mhz   ; -0.500       ; 2.650      ; 0.657      ;
; 0.391  ; slowclk_en                     ; slowclk_en                     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; hal:h|r.count[0]               ; hal:h|r.count[0]               ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; hal:h|r.go                     ; hal:h|r.go                     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; hal:h|r.state.reset_st         ; hal:h|r.state.reset_st         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; devreq:dvrq|r.state.wait_ready ; devreq:dvrq|r.state.wait_ready ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; drv:d|r.st.cfg.cfg_complete    ; drv:d|r.st.cfg.cfg_complete    ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; drv:d|r.st.cfg.cfg             ; drv:d|r.st.cfg.cfg             ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; drv:d|r.st.global.configure    ; drv:d|r.st.global.configure    ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; devreq:dvrq|r.nr.inline[1]     ; devreq:dvrq|r.nr.inline[1]     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; devreq:dvrq|r.shift[0]         ; devreq:dvrq|r.shift[0]         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; devreq:dvrq|r.nr.inline[0]     ; devreq:dvrq|r.nr.inline[0]     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; devreq:dvrq|r.nr.descr_len[1]  ; devreq:dvrq|r.nr.descr_len[1]  ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; drv:d|r.st.irq.ep1_out         ; drv:d|r.st.irq.ep1_out         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; counter[9]                     ; counter[9]                     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; counter[10]                    ; counter[10]                    ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; counter[11]                    ; counter[11]                    ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; counter[12]                    ; counter[12]                    ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; counter[13]                    ; counter[13]                    ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; counter[14]                    ; counter[14]                    ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; counter[15]                    ; counter[15]                    ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; counter[16]                    ; counter[16]                    ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; counter[17]                    ; counter[17]                    ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; counter[18]                    ; counter[18]                    ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; counter[19]                    ; counter[19]                    ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; counter[20]                    ; counter[20]                    ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; counter[21]                    ; counter[21]                    ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; counter[22]                    ; counter[22]                    ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; counter[23]                    ; counter[23]                    ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; counter[24]                    ; counter[24]                    ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; counter[25]                    ; counter[25]                    ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; counter[26]                    ; counter[26]                    ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; counter[27]                    ; counter[27]                    ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; counter[28]                    ; counter[28]                    ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; counter[29]                    ; counter[29]                    ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; counter[30]                    ; counter[30]                    ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; counter[5]                     ; counter[5]                     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; counter[7]                     ; counter[7]                     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; counter[4]                     ; counter[4]                     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; counter[6]                     ; counter[6]                     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; counter[31]                    ; counter[31]                    ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; counter[8]                     ; counter[8]                     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; devreq:dvrq|r.configured       ; devreq:dvrq|r.configured       ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; drv:d|r.st.dev                 ; drv:d|r.st.dev                 ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; drv:d|r.st.TxFSM               ; drv:d|r.st.TxFSM               ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; \demo_send:a[0]                ; \demo_send:a[0]                ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; \demo_send:a[1]                ; \demo_send:a[1]                ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; \demo_send:k                   ; \demo_send:k                   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; devreq:dvrq|r.nr.descr_len[5]  ; devreq:dvrq|r.nr.descr_len[5]  ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; devreq:dvrq|r.nr.inline[2]     ; devreq:dvrq|r.nr.inline[2]     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; devreq:dvrq|r.shift[27]        ; devreq:dvrq|r.shift[27]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; drv:d|r.st.irq.ep0_out         ; drv:d|r.st.irq.ep0_out         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; drv:d|r.st.irq.ctrl            ; drv:d|r.st.irq.ctrl            ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; drv:d|r.st.irq.idev_req        ; drv:d|r.st.irq.idev_req        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; devreq:dvrq|r.state.idle       ; devreq:dvrq|r.state.idle       ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; devreq:dvrq|r.state.set_addr   ; devreq:dvrq|r.state.set_addr   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; devreq:dvrq|r.shift[30]        ; devreq:dvrq|r.shift[30]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; drv:d|r.st.global.gdev_req     ; drv:d|r.st.global.gdev_req     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; hal:h|r.reset                  ; hal:h|r.reset                  ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.517  ; reset_synch                    ; reset_usb                      ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.783      ;
; 0.517  ; drv:d|r.st.irq.ep1_out1        ; drv:d|r.st.irq.ep1_out2        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.783      ;
; 0.518  ; devreq:dvrq|r.configured       ; drv:d|r.st.dev                 ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.784      ;
; 0.523  ; drv:d|r.st.irq.serve_irq2      ; drv:d|r.st.irq.serve_irq3      ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.789      ;
; 0.523  ; drv:d|r.st.irq.ep1_out         ; drv:d|r.st.irq.ep1_out1        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.789      ;
; 0.524  ; drv:d|r.nr.hdata_out_cfg[0]    ; drv:d|r.nr.hdata_out[0]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.790      ;
; 0.526  ; drv:d|r.nr.hdata_out_cfg[3]    ; drv:d|r.nr.hdata_out[3]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.792      ;
; 0.526  ; devreq:dvrq|r.state.stall      ; devreq:dvrq|r.shift[27]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.792      ;
; 0.527  ; drv:d|r.st.cfg.cfg29           ; drv:d|r.st.cfg.cfg30           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.793      ;
; 0.527  ; drv:d|r.nr.hdata_out_cfg[1]    ; drv:d|r.nr.hdata_out[1]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.793      ;
; 0.527  ; hal:h|r.state.read_st          ; hal:h|r.state.readA_st         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.793      ;
; 0.528  ; drv:d|r.st.irq.ctrl            ; drv:d|r.st.irq.ctrl1           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.794      ;
; 0.529  ; drv:d|r.st.cfg.cfg25           ; drv:d|r.st.cfg.cfg26           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.795      ;
; 0.529  ; drv:d|r.st.cfg.cfg27           ; drv:d|r.st.cfg.cfg28           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.795      ;
; 0.529  ; hal:h|r.state.write_st         ; hal:h|r.state.writeA_st        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.795      ;
; 0.530  ; drv:d|r.st.cfg.cfg11           ; drv:d|r.st.cfg.cfg12           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.796      ;
; 0.531  ; innerCounter[31]               ; innerCounter[31]               ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.797      ;
; 0.531  ; drv:d|r.st.irq.ctrl7           ; drv:d|r.st.irq.idev_req        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.797      ;
; 0.532  ; drv:d|r.st.cfg.cfg31           ; drv:d|r.st.cfg.cfg32           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.798      ;
; 0.532  ; devreq:dvrq|r.nr.cnt[0]        ; devreq:dvrq|r.nr.neq           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.798      ;
; 0.532  ; drv:d|r.nr.int                 ; drv:d|r.st.irq.serve_irq       ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.798      ;
; 0.533  ; drv:d|r.st.irq.TxLoads1        ; drv:d|r.st.irq.TxLoads2        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.799      ;
; 0.534  ; drv:d|r.st.cfg.cfg20           ; drv:d|r.st.cfg.cfg21           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.800      ;
; 0.535  ; hal:h|r.state.reset_st         ; hal:h|r.state.idle_st          ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.801      ;
; 0.538  ; drv:d|r.st.cfg.cfg13           ; drv:d|r.st.cfg.cfg14           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.804      ;
; 0.542  ; CLK_COUNT_1MHZ[7]              ; CLK_COUNT_1MHZ[7]              ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.808      ;
; 0.543  ; hal:h|r.count[8]               ; hal:h|r.count[8]               ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.809      ;
; 0.544  ; devreq:dvrq|r.shift[5]         ; devreq:dvrq|r.nr.hal.data[14]  ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.810      ;
; 0.545  ; hal:h|r.state.writeA_st        ; hal:h|r.iface.rdy              ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.811      ;
; 0.545  ; slowclk_en                     ; hal:h|r.state.reset_st         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.811      ;
; 0.546  ; hal:h|r.state.writeA_st        ; hal:h|r.state.writeB_st        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.812      ;
; 0.547  ; hal:h|r.count[0]               ; hal:h|r.go                     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.813      ;
; 0.551  ; hal:h|r.state.writeA_st        ; hal:h|r.state.idleA_st         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.817      ;
; 0.551  ; hal:h|r.state.writeA_st        ; hal:h|r.rdy_out                ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.817      ;
; 0.552  ; devreq:dvrq|r.state.dev_descr  ; devreq:dvrq|r.nr.inline[0]     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.818      ;
; 0.554  ; devreq:dvrq|r.state.dev_descr  ; devreq:dvrq|r.nr.descr_len[1]  ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.820      ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLK_10HZ'                                                                               ;
+-------+--------------+--------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node    ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------+--------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; BCD_TSEC[2]  ; BCD_TSEC[2]  ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; BCD_TSEC[0]  ; BCD_TSEC[0]  ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; BCD_TSEC[1]  ; BCD_TSEC[1]  ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; BCD_TSEC[3]  ; BCD_TSEC[3]  ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; BCD_SECD0[1] ; BCD_SECD0[1] ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; BCD_SECD0[2] ; BCD_SECD0[2] ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; BCD_SECD0[3] ; BCD_SECD0[3] ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; BCD_SECD0[0] ; BCD_SECD0[0] ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 0.657      ;
; 0.534 ; BCD_SECD0[2] ; BCD_SECD0[3] ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 0.800      ;
; 0.537 ; BCD_SECD0[3] ; BCD_SECD0[1] ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 0.803      ;
; 0.537 ; BCD_SECD0[3] ; BCD_SECD0[2] ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 0.803      ;
; 0.540 ; BCD_SECD0[3] ; BCD_SECD0[0] ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 0.806      ;
; 0.691 ; BCD_TSEC[1]  ; BCD_TSEC[0]  ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 0.957      ;
; 0.693 ; BCD_TSEC[1]  ; BCD_TSEC[3]  ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 0.959      ;
; 0.727 ; BCD_TSEC[0]  ; BCD_TSEC[1]  ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 0.993      ;
; 0.730 ; BCD_TSEC[0]  ; BCD_TSEC[2]  ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 0.996      ;
; 0.778 ; BCD_SECD0[1] ; BCD_SECD0[3] ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 1.044      ;
; 0.811 ; BCD_SECD0[1] ; BCD_SECD0[2] ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 1.077      ;
; 0.814 ; BCD_SECD0[1] ; BCD_SECD0[0] ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 1.080      ;
; 0.824 ; BCD_SECD0[0] ; BCD_SECD0[3] ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 1.090      ;
; 0.843 ; BCD_SECD0[2] ; BCD_SECD0[0] ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 1.109      ;
; 0.855 ; BCD_SECD0[0] ; BCD_SECD0[2] ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 1.121      ;
; 0.857 ; BCD_SECD0[0] ; BCD_SECD0[1] ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 1.123      ;
; 0.958 ; BCD_TSEC[2]  ; BCD_TSEC[3]  ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 1.224      ;
; 0.986 ; BCD_TSEC[3]  ; BCD_TSEC[1]  ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 1.252      ;
; 0.990 ; BCD_TSEC[2]  ; BCD_TSEC[0]  ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 1.256      ;
; 1.002 ; BCD_TSEC[1]  ; BCD_TSEC[2]  ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 1.268      ;
; 1.005 ; BCD_TSEC[0]  ; BCD_TSEC[3]  ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 1.271      ;
; 1.028 ; BCD_TSEC[3]  ; BCD_TSEC[0]  ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 1.294      ;
; 1.180 ; BCD_TSEC[3]  ; BCD_TSEC[2]  ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 1.446      ;
; 1.351 ; BCD_TSEC[3]  ; BCD_SECD0[1] ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 1.617      ;
; 1.351 ; BCD_TSEC[3]  ; BCD_SECD0[2] ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 1.617      ;
; 1.351 ; BCD_TSEC[3]  ; BCD_SECD0[3] ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 1.617      ;
; 1.351 ; BCD_TSEC[3]  ; BCD_SECD0[0] ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 1.617      ;
; 1.475 ; BCD_TSEC[0]  ; BCD_SECD0[1] ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 1.741      ;
; 1.475 ; BCD_TSEC[0]  ; BCD_SECD0[2] ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 1.741      ;
; 1.475 ; BCD_TSEC[0]  ; BCD_SECD0[3] ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 1.741      ;
; 1.475 ; BCD_TSEC[0]  ; BCD_SECD0[0] ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 1.741      ;
; 1.593 ; BCD_TSEC[1]  ; BCD_SECD0[1] ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 1.859      ;
; 1.593 ; BCD_TSEC[1]  ; BCD_SECD0[2] ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 1.859      ;
; 1.593 ; BCD_TSEC[1]  ; BCD_SECD0[3] ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 1.859      ;
; 1.593 ; BCD_TSEC[1]  ; BCD_SECD0[0] ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 1.859      ;
; 1.636 ; BCD_TSEC[2]  ; BCD_SECD0[1] ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 1.902      ;
; 1.636 ; BCD_TSEC[2]  ; BCD_SECD0[2] ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 1.902      ;
; 1.636 ; BCD_TSEC[2]  ; BCD_SECD0[3] ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 1.902      ;
; 1.636 ; BCD_TSEC[2]  ; BCD_SECD0[0] ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 1.902      ;
+-------+--------------+--------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLK_1MHZ'                                                                               ;
+-------+--------------+--------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node    ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------+--------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; COUNT_RMS[0] ; COUNT_RMS[0] ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; COUNT_RMS[1] ; COUNT_RMS[1] ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; COUNT_RMS[2] ; COUNT_RMS[2] ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; r_w          ; r_w          ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 0.657      ;
; 0.535 ; COUNT_RMS[1] ; COUNT_RMS[2] ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 0.801      ;
; 1.276 ; d1_1[8]      ; d1_2[8]      ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.002      ; 1.544      ;
; 1.277 ; COUNT_RMS[0] ; COUNT_RMS[2] ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 1.543      ;
; 1.282 ; COUNT_RMS[0] ; COUNT_RMS[1] ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 1.548      ;
; 2.286 ; COUNT_RMS[1] ; d1_2[4]      ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.010      ; 2.562      ;
; 2.451 ; COUNT_RMS[1] ; d1_2[8]      ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.009      ; 2.726      ;
; 2.593 ; COUNT_RMS[0] ; d1_2[8]      ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.009      ; 2.868      ;
; 2.652 ; COUNT_RMS[1] ; d1_2[3]      ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.010      ; 2.928      ;
; 2.763 ; d1_1[5]      ; d1_2[5]      ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; -0.006     ; 3.023      ;
; 2.791 ; COUNT_RMS[0] ; d1_2[3]      ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.010      ; 3.067      ;
; 2.835 ; COUNT_RMS[1] ; d1_2[2]      ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.010      ; 3.111      ;
; 2.951 ; COUNT_RMS[1] ; d1_2[0]      ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.009      ; 3.226      ;
; 3.033 ; COUNT_RMS[0] ; d1_2[4]      ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.010      ; 3.309      ;
; 3.270 ; COUNT_RMS[1] ; d1_1[8]      ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.007      ; 3.543      ;
; 3.277 ; d1_1[-1]     ; d1_2[-1]     ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.002      ; 3.545      ;
; 3.306 ; COUNT_RMS[0] ; d1_2[6]      ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.010      ; 3.582      ;
; 3.315 ; COUNT_RMS[0] ; d1_2[2]      ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.010      ; 3.591      ;
; 3.395 ; d1_1[-4]     ; d1_2[-4]     ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; -0.009     ; 3.652      ;
; 3.398 ; d1_1[-5]     ; d1_2[-5]     ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; -0.011     ; 3.653      ;
; 3.431 ; COUNT_RMS[0] ; d1_2[0]      ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.009      ; 3.706      ;
; 3.440 ; COUNT_RMS[0] ; d1_1[8]      ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.007      ; 3.713      ;
; 3.478 ; d1_1[3]      ; d1_2[3]      ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; -0.006     ; 3.738      ;
; 3.486 ; d1_1[1]      ; d1_2[1]      ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; -0.006     ; 3.746      ;
; 3.496 ; COUNT_RMS[2] ; r_w          ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.020      ; 3.782      ;
; 3.516 ; d1_1[-7]     ; d1_2[-7]     ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; -0.011     ; 3.771      ;
; 3.520 ; d1_1[-9]     ; d1_2[-9]     ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.004      ; 3.790      ;
; 3.535 ; COUNT_RMS[1] ; d1_2[6]      ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.010      ; 3.811      ;
; 3.620 ; COUNT_RMS[2] ; d1_2[2]      ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.010      ; 3.896      ;
; 3.657 ; d1_1[-6]     ; d1_2[-6]     ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; -0.008     ; 3.915      ;
; 3.663 ; COUNT_RMS[2] ; d1_2[8]      ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.009      ; 3.938      ;
; 3.713 ; COUNT_RMS[0] ; r_w          ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.020      ; 3.999      ;
; 3.720 ; d1_1[-15]    ; d1_2[-15]    ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.004      ; 3.990      ;
; 3.736 ; COUNT_RMS[2] ; d1_2[0]      ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.009      ; 4.011      ;
; 3.745 ; COUNT_RMS[2] ; d1_2[4]      ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.010      ; 4.021      ;
; 3.763 ; d1_1[4]      ; d1_2[4]      ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; -0.006     ; 4.023      ;
; 3.763 ; COUNT_RMS[0] ; d1_2[1]      ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.010      ; 4.039      ;
; 3.783 ; COUNT_RMS[2] ; d1_2[6]      ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.010      ; 4.059      ;
; 3.792 ; d1_1[-11]    ; d1_2[-11]    ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.004      ; 4.062      ;
; 3.794 ; COUNT_RMS[1] ; d1_2[-6]     ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.007      ; 4.067      ;
; 3.796 ; d1_1[-12]    ; d1_2[-12]    ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.008      ; 4.070      ;
; 3.811 ; COUNT_RMS[1] ; d1_2[-11]    ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.003      ; 4.080      ;
; 3.837 ; COUNT_RMS[1] ; d1_2[-9]     ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.003      ; 4.106      ;
; 3.866 ; COUNT_RMS[2] ; d1_2[3]      ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.010      ; 4.142      ;
; 3.881 ; COUNT_RMS[0] ; d1_2[7]      ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.014      ; 4.161      ;
; 3.885 ; d1_1[7]      ; d1_2[7]      ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; -0.002     ; 4.149      ;
; 3.888 ; COUNT_RMS[2] ; d1_2[-6]     ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.007      ; 4.161      ;
; 3.896 ; d1_1[6]      ; d1_2[6]      ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; -0.006     ; 4.156      ;
; 3.902 ; COUNT_RMS[2] ; d1_2[-11]    ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.003      ; 4.171      ;
; 3.933 ; COUNT_RMS[2] ; d1_2[-9]     ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.003      ; 4.202      ;
; 3.946 ; COUNT_RMS[1] ; r_w          ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.020      ; 4.232      ;
; 3.955 ; d1_1[-8]     ; d1_2[-8]     ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.004      ; 4.225      ;
; 3.977 ; COUNT_RMS[1] ; d1_2[-13]    ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.036      ; 4.279      ;
; 3.979 ; d1_1[-14]    ; d1_2[-14]    ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.029      ; 4.274      ;
; 3.997 ; COUNT_RMS[1] ; d1_2[-10]    ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.003      ; 4.266      ;
; 4.016 ; d1_1[2]      ; d1_2[2]      ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; -0.006     ; 4.276      ;
; 4.059 ; COUNT_RMS[2] ; d1_2[1]      ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.010      ; 4.335      ;
; 4.089 ; COUNT_RMS[2] ; d1_2[-10]    ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.003      ; 4.358      ;
; 4.099 ; COUNT_RMS[1] ; d1_2[-12]    ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.007      ; 4.372      ;
; 4.103 ; COUNT_RMS[1] ; d1_2[-8]     ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.003      ; 4.372      ;
; 4.104 ; d1_1[-10]    ; d1_2[-10]    ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.004      ; 4.374      ;
; 4.109 ; COUNT_RMS[2] ; d1_2[5]      ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.010      ; 4.385      ;
; 4.133 ; COUNT_RMS[1] ; d1_2[-15]    ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.003      ; 4.402      ;
; 4.138 ; COUNT_RMS[1] ; d1_2[-2]     ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.007      ; 4.411      ;
; 4.153 ; d1_1[-13]    ; d1_2[-13]    ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.037      ; 4.456      ;
; 4.158 ; COUNT_RMS[0] ; d1_2[-6]     ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.007      ; 4.431      ;
; 4.163 ; COUNT_RMS[0] ; d1_2[-11]    ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.003      ; 4.432      ;
; 4.171 ; COUNT_RMS[2] ; d1_2[7]      ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.014      ; 4.451      ;
; 4.176 ; COUNT_RMS[0] ; d1_2[-4]     ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.007      ; 4.449      ;
; 4.191 ; COUNT_RMS[2] ; d1_2[-12]    ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.007      ; 4.464      ;
; 4.194 ; COUNT_RMS[2] ; d1_2[-8]     ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.003      ; 4.463      ;
; 4.203 ; COUNT_RMS[0] ; d1_2[-9]     ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.003      ; 4.472      ;
; 4.227 ; COUNT_RMS[2] ; d1_2[-15]    ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.003      ; 4.496      ;
; 4.229 ; COUNT_RMS[2] ; d1_2[-2]     ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.007      ; 4.502      ;
; 4.341 ; COUNT_RMS[0] ; d1_2[5]      ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.010      ; 4.617      ;
; 4.361 ; COUNT_RMS[0] ; d1_2[-10]    ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.003      ; 4.630      ;
; 4.378 ; COUNT_RMS[2] ; d1_2[-13]    ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.036      ; 4.680      ;
; 4.387 ; COUNT_RMS[0] ; d1_2[-1]     ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.007      ; 4.660      ;
; 4.399 ; COUNT_RMS[0] ; d1_2[-5]     ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.007      ; 4.672      ;
; 4.453 ; COUNT_RMS[2] ; d1_2[-4]     ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.007      ; 4.726      ;
; 4.455 ; COUNT_RMS[0] ; d1_2[-8]     ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.003      ; 4.724      ;
; 4.464 ; COUNT_RMS[0] ; d1_2[-12]    ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.007      ; 4.737      ;
; 4.477 ; COUNT_RMS[1] ; d1_2[1]      ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.010      ; 4.753      ;
; 4.489 ; COUNT_RMS[0] ; d1_2[-2]     ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.007      ; 4.762      ;
; 4.491 ; COUNT_RMS[0] ; d1_2[-7]     ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.007      ; 4.764      ;
; 4.496 ; COUNT_RMS[0] ; d1_2[-15]    ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.003      ; 4.765      ;
; 4.504 ; COUNT_RMS[2] ; d1_1[8]      ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.007      ; 4.777      ;
; 4.562 ; COUNT_RMS[1] ; d1_2[5]      ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.010      ; 4.838      ;
; 4.572 ; d1_1[-2]     ; d1_2[-2]     ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; -0.004     ; 4.834      ;
; 4.590 ; COUNT_RMS[1] ; d1_2[7]      ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.014      ; 4.870      ;
; 4.614 ; d1_1[0]      ; d1_2[0]      ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; -0.007     ; 4.873      ;
; 4.678 ; COUNT_RMS[2] ; d1_2[-5]     ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.007      ; 4.951      ;
; 4.740 ; COUNT_RMS[2] ; d1_2[-1]     ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.007      ; 5.013      ;
; 4.750 ; d1_2[8]      ; d1_1[8]      ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; -0.002     ; 5.014      ;
; 4.779 ; COUNT_RMS[2] ; d1_2[-7]     ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.007      ; 5.052      ;
; 4.803 ; COUNT_RMS[1] ; d1_2[-14]    ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.028      ; 5.097      ;
; 4.872 ; COUNT_RMS[1] ; d1_2[-4]     ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.007      ; 5.145      ;
+-------+--------------+--------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLK_2MHZ'                                                                                 ;
+-------+---------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node     ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+---------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; DELAY_90      ; DELAY_90      ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; GPIO0[0]~reg0 ; GPIO0[0]~reg0 ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; r_w1          ; r_w1          ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 0.657      ;
; 0.529 ; DELAY_90      ; r_w1          ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 0.795      ;
; 0.806 ; DELAY_90      ; GPIO0[0]~reg0 ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 1.072      ;
; 1.055 ; COUNT_DAC[1]  ; COUNT_DAC[1]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 1.321      ;
; 1.069 ; COUNT_DAC[1]  ; GPIO0[0]~reg0 ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 1.335      ;
; 1.186 ; COUNT_DAC[0]  ; COUNT_DAC[0]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 1.452      ;
; 1.335 ; DELAY_90      ; COUNT_DAC[0]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 1.601      ;
; 1.335 ; DELAY_90      ; COUNT_DAC[1]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 1.601      ;
; 1.713 ; COUNT_DAC[0]  ; COUNT_DAC[1]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 1.979      ;
; 1.727 ; COUNT_DAC[0]  ; GPIO0[0]~reg0 ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 1.993      ;
+-------+---------------+---------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'clk_50Mhz'                                                                                          ;
+--------+-----------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -1.738 ; reset_usb ; drv:d|r.st.cfg.cfg33           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.002     ; 2.772      ;
; -1.738 ; reset_usb ; drv:d|r.st.irq.ctrl2           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.017     ; 2.757      ;
; -1.738 ; reset_usb ; drv:d|r.st.irq.ctrl3           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.017     ; 2.757      ;
; -1.738 ; reset_usb ; devreq:dvrq|r.shift[32]        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.017     ; 2.757      ;
; -1.737 ; reset_usb ; hal:h|r.count[0]               ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.005     ; 2.768      ;
; -1.737 ; reset_usb ; hal:h|r.count[1]               ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.005     ; 2.768      ;
; -1.737 ; reset_usb ; hal:h|r.count[2]               ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.005     ; 2.768      ;
; -1.737 ; reset_usb ; hal:h|r.count[3]               ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.005     ; 2.768      ;
; -1.737 ; reset_usb ; hal:h|r.count[4]               ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.005     ; 2.768      ;
; -1.737 ; reset_usb ; hal:h|r.count[5]               ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.005     ; 2.768      ;
; -1.737 ; reset_usb ; hal:h|r.count[6]               ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.005     ; 2.768      ;
; -1.737 ; reset_usb ; hal:h|r.count[7]               ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.005     ; 2.768      ;
; -1.737 ; reset_usb ; hal:h|r.count[8]               ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.005     ; 2.768      ;
; -1.737 ; reset_usb ; hal:h|r.go                     ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.005     ; 2.768      ;
; -1.737 ; reset_usb ; hal:h|r.state.reset_st         ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.000      ; 2.773      ;
; -1.737 ; reset_usb ; devreq:dvrq|r.state.wait_ready ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.007     ; 2.766      ;
; -1.737 ; reset_usb ; drv:d|r.st.irq.serve_irq2      ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.003     ; 2.770      ;
; -1.737 ; reset_usb ; drv:d|r.st.irq.serve_irq3      ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.003     ; 2.770      ;
; -1.737 ; reset_usb ; drv:d|r.st.irq.bus_reset       ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.003     ; 2.770      ;
; -1.737 ; reset_usb ; drv:d|r.st.irq.reset_irq       ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.015     ; 2.758      ;
; -1.737 ; reset_usb ; hal:h|r.state.read_st          ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.000      ; 2.773      ;
; -1.737 ; reset_usb ; devreq:dvrq|r.shift[21]        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.006     ; 2.767      ;
; -1.737 ; reset_usb ; devreq:dvrq|r.shift[22]        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.006     ; 2.767      ;
; -1.737 ; reset_usb ; devreq:dvrq|r.shift[23]        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.006     ; 2.767      ;
; -1.737 ; reset_usb ; devreq:dvrq|r.shift[24]        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.006     ; 2.767      ;
; -1.737 ; reset_usb ; devreq:dvrq|r.shift[25]        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.008     ; 2.765      ;
; -1.737 ; reset_usb ; devreq:dvrq|r.shift[31]        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.008     ; 2.765      ;
; -1.737 ; reset_usb ; drv:d|r.st.cfg.cfg34           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.001      ; 2.774      ;
; -1.737 ; reset_usb ; drv:d|r.st.cfg.cfg_complete    ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.015     ; 2.758      ;
; -1.737 ; reset_usb ; drv:d|r.st.cfg.cfg             ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.015     ; 2.758      ;
; -1.737 ; reset_usb ; drv:d|r.st.cfg.cfg1            ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.007     ; 2.766      ;
; -1.737 ; reset_usb ; drv:d|r.st.cfg.cfg2            ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.001      ; 2.774      ;
; -1.737 ; reset_usb ; drv:d|r.st.cfg.cfg3            ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.002      ; 2.775      ;
; -1.737 ; reset_usb ; drv:d|r.st.cfg.cfg4            ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.002      ; 2.775      ;
; -1.737 ; reset_usb ; drv:d|r.st.cfg.cfg5            ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.002      ; 2.775      ;
; -1.737 ; reset_usb ; drv:d|r.st.cfg.cfg6            ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.002      ; 2.775      ;
; -1.737 ; reset_usb ; drv:d|r.st.cfg.cfg7            ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.002      ; 2.775      ;
; -1.737 ; reset_usb ; drv:d|r.st.cfg.cfg8            ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.002      ; 2.775      ;
; -1.737 ; reset_usb ; drv:d|r.st.cfg.cfg9            ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.002      ; 2.775      ;
; -1.737 ; reset_usb ; drv:d|r.st.cfg.cfg10           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.002      ; 2.775      ;
; -1.737 ; reset_usb ; drv:d|r.st.cfg.cfg11           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.003      ; 2.776      ;
; -1.737 ; reset_usb ; drv:d|r.st.cfg.cfg12           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.003      ; 2.776      ;
; -1.737 ; reset_usb ; drv:d|r.st.cfg.cfg13           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.004      ; 2.777      ;
; -1.737 ; reset_usb ; drv:d|r.st.cfg.cfg14           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.004      ; 2.777      ;
; -1.737 ; reset_usb ; drv:d|r.st.cfg.cfg15           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.002      ; 2.775      ;
; -1.737 ; reset_usb ; drv:d|r.st.cfg.cfg16           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.002      ; 2.775      ;
; -1.737 ; reset_usb ; drv:d|r.st.cfg.cfg17           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.002      ; 2.775      ;
; -1.737 ; reset_usb ; drv:d|r.st.cfg.cfg18           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.002      ; 2.775      ;
; -1.737 ; reset_usb ; drv:d|r.st.cfg.cfg19           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.004      ; 2.777      ;
; -1.737 ; reset_usb ; drv:d|r.st.cfg.cfg20           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.004      ; 2.777      ;
; -1.737 ; reset_usb ; drv:d|r.st.cfg.cfg21           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.004      ; 2.777      ;
; -1.737 ; reset_usb ; drv:d|r.st.cfg.cfg22           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.002      ; 2.775      ;
; -1.737 ; reset_usb ; drv:d|r.st.cfg.cfg23           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.001      ; 2.774      ;
; -1.737 ; reset_usb ; drv:d|r.st.cfg.cfg24           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.004      ; 2.777      ;
; -1.737 ; reset_usb ; drv:d|r.st.cfg.cfg25           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.004      ; 2.777      ;
; -1.737 ; reset_usb ; drv:d|r.st.cfg.cfg26           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.004      ; 2.777      ;
; -1.737 ; reset_usb ; drv:d|r.st.cfg.cfg27           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.004      ; 2.777      ;
; -1.737 ; reset_usb ; drv:d|r.st.cfg.cfg28           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.004      ; 2.777      ;
; -1.737 ; reset_usb ; drv:d|r.st.cfg.cfg29           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.004      ; 2.777      ;
; -1.737 ; reset_usb ; drv:d|r.st.cfg.cfg30           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.004      ; 2.777      ;
; -1.737 ; reset_usb ; drv:d|r.st.cfg.cfg31           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.002      ; 2.775      ;
; -1.737 ; reset_usb ; drv:d|r.st.cfg.cfg32           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.002      ; 2.775      ;
; -1.737 ; reset_usb ; drv:d|r.st.global.configure    ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.015     ; 2.758      ;
; -1.737 ; reset_usb ; devreq:dvrq|r.shift[4]         ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.006     ; 2.767      ;
; -1.737 ; reset_usb ; devreq:dvrq|r.shift[5]         ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.008     ; 2.765      ;
; -1.737 ; reset_usb ; devreq:dvrq|r.shift[6]         ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.008     ; 2.765      ;
; -1.737 ; reset_usb ; devreq:dvrq|r.shift[7]         ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.008     ; 2.765      ;
; -1.737 ; reset_usb ; devreq:dvrq|r.shift[8]         ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.006     ; 2.767      ;
; -1.737 ; reset_usb ; devreq:dvrq|r.shift[14]        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.006     ; 2.767      ;
; -1.737 ; reset_usb ; devreq:dvrq|r.shift[15]        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.008     ; 2.765      ;
; -1.737 ; reset_usb ; devreq:dvrq|r.state.conf_descr ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.003      ; 2.776      ;
; -1.737 ; reset_usb ; devreq:dvrq|r.shift[11]        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.001     ; 2.772      ;
; -1.737 ; reset_usb ; devreq:dvrq|r.shift[12]        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.001     ; 2.772      ;
; -1.737 ; reset_usb ; devreq:dvrq|r.shift[13]        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.001     ; 2.772      ;
; -1.737 ; reset_usb ; devreq:dvrq|r.shift[9]         ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.006     ; 2.767      ;
; -1.737 ; reset_usb ; devreq:dvrq|r.shift[10]        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.006     ; 2.767      ;
; -1.737 ; reset_usb ; devreq:dvrq|r.state.zero       ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.007     ; 2.766      ;
; -1.737 ; reset_usb ; devreq:dvrq|r.shift[0]         ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.003      ; 2.776      ;
; -1.737 ; reset_usb ; devreq:dvrq|r.shift[1]         ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.004      ; 2.777      ;
; -1.737 ; reset_usb ; devreq:dvrq|r.shift[2]         ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.001     ; 2.772      ;
; -1.737 ; reset_usb ; devreq:dvrq|r.shift[3]         ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.001     ; 2.772      ;
; -1.737 ; reset_usb ; devreq:dvrq|r.shift[16]        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.008     ; 2.765      ;
; -1.737 ; reset_usb ; devreq:dvrq|r.shift[17]        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.008     ; 2.765      ;
; -1.737 ; reset_usb ; devreq:dvrq|r.state.dev_descr  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.003      ; 2.776      ;
; -1.737 ; reset_usb ; drv:d|r.st.irq.ep1_out         ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.003     ; 2.770      ;
; -1.737 ; reset_usb ; devreq:dvrq|r.configured       ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.007     ; 2.766      ;
; -1.737 ; reset_usb ; drv:d|r.st.dev                 ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.007     ; 2.766      ;
; -1.737 ; reset_usb ; drv:d|r.st.irq.TxLoads         ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.008     ; 2.765      ;
; -1.737 ; reset_usb ; drv:d|r.st.irq.TxLoads1        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.009     ; 2.764      ;
; -1.737 ; reset_usb ; drv:d|r.st.irq.TxLoads2        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.009     ; 2.764      ;
; -1.737 ; reset_usb ; drv:d|r.st.irq.TxLoadDone      ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.009     ; 2.764      ;
; -1.737 ; reset_usb ; drv:d|r.st.TxFSM               ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.008     ; 2.765      ;
; -1.737 ; reset_usb ; drv:d|r.st.irq.ep1_out1        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.003     ; 2.770      ;
; -1.737 ; reset_usb ; drv:d|r.st.irq.ep1_out2        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.003     ; 2.770      ;
; -1.737 ; reset_usb ; drv:d|r.st.irq.ep1_out3        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.003     ; 2.770      ;
; -1.737 ; reset_usb ; drv:d|r.st.irq.ep1_out4        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.003     ; 2.770      ;
; -1.737 ; reset_usb ; drv:d|r.st.irq.ep1_out5        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.009     ; 2.764      ;
; -1.737 ; reset_usb ; devreq:dvrq|r.shift[29]        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.003      ; 2.776      ;
; -1.737 ; reset_usb ; devreq:dvrq|r.state.stall      ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.007     ; 2.766      ;
; -1.737 ; reset_usb ; devreq:dvrq|r.shift[27]        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.007     ; 2.766      ;
+--------+-----------+--------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'clk_50Mhz'                                                                                          ;
+-------+-----------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+--------------------------------+--------------+-------------+--------------+------------+------------+
; 2.507 ; reset_usb ; hal:h|r.count[0]               ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.005     ; 2.768      ;
; 2.507 ; reset_usb ; hal:h|r.count[1]               ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.005     ; 2.768      ;
; 2.507 ; reset_usb ; hal:h|r.count[2]               ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.005     ; 2.768      ;
; 2.507 ; reset_usb ; hal:h|r.count[3]               ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.005     ; 2.768      ;
; 2.507 ; reset_usb ; hal:h|r.count[4]               ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.005     ; 2.768      ;
; 2.507 ; reset_usb ; hal:h|r.count[5]               ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.005     ; 2.768      ;
; 2.507 ; reset_usb ; hal:h|r.count[6]               ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.005     ; 2.768      ;
; 2.507 ; reset_usb ; hal:h|r.count[7]               ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.005     ; 2.768      ;
; 2.507 ; reset_usb ; hal:h|r.count[8]               ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.005     ; 2.768      ;
; 2.507 ; reset_usb ; hal:h|r.go                     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.005     ; 2.768      ;
; 2.507 ; reset_usb ; hal:h|r.state.reset_st         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 2.773      ;
; 2.507 ; reset_usb ; devreq:dvrq|r.state.wait_ready ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.007     ; 2.766      ;
; 2.507 ; reset_usb ; drv:d|r.st.irq.serve_irq2      ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.003     ; 2.770      ;
; 2.507 ; reset_usb ; drv:d|r.st.irq.serve_irq3      ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.003     ; 2.770      ;
; 2.507 ; reset_usb ; drv:d|r.st.irq.bus_reset       ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.003     ; 2.770      ;
; 2.507 ; reset_usb ; drv:d|r.st.irq.reset_irq       ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.015     ; 2.758      ;
; 2.507 ; reset_usb ; hal:h|r.state.read_st          ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 2.773      ;
; 2.507 ; reset_usb ; devreq:dvrq|r.shift[21]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.006     ; 2.767      ;
; 2.507 ; reset_usb ; devreq:dvrq|r.shift[22]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.006     ; 2.767      ;
; 2.507 ; reset_usb ; devreq:dvrq|r.shift[23]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.006     ; 2.767      ;
; 2.507 ; reset_usb ; devreq:dvrq|r.shift[24]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.006     ; 2.767      ;
; 2.507 ; reset_usb ; devreq:dvrq|r.shift[25]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.008     ; 2.765      ;
; 2.507 ; reset_usb ; devreq:dvrq|r.shift[31]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.008     ; 2.765      ;
; 2.507 ; reset_usb ; drv:d|r.st.cfg.cfg34           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.001      ; 2.774      ;
; 2.507 ; reset_usb ; drv:d|r.st.cfg.cfg_complete    ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.015     ; 2.758      ;
; 2.507 ; reset_usb ; drv:d|r.st.cfg.cfg             ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.015     ; 2.758      ;
; 2.507 ; reset_usb ; drv:d|r.st.cfg.cfg1            ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.007     ; 2.766      ;
; 2.507 ; reset_usb ; drv:d|r.st.cfg.cfg2            ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.001      ; 2.774      ;
; 2.507 ; reset_usb ; drv:d|r.st.cfg.cfg3            ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.002      ; 2.775      ;
; 2.507 ; reset_usb ; drv:d|r.st.cfg.cfg4            ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.002      ; 2.775      ;
; 2.507 ; reset_usb ; drv:d|r.st.cfg.cfg5            ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.002      ; 2.775      ;
; 2.507 ; reset_usb ; drv:d|r.st.cfg.cfg6            ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.002      ; 2.775      ;
; 2.507 ; reset_usb ; drv:d|r.st.cfg.cfg7            ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.002      ; 2.775      ;
; 2.507 ; reset_usb ; drv:d|r.st.cfg.cfg8            ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.002      ; 2.775      ;
; 2.507 ; reset_usb ; drv:d|r.st.cfg.cfg9            ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.002      ; 2.775      ;
; 2.507 ; reset_usb ; drv:d|r.st.cfg.cfg10           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.002      ; 2.775      ;
; 2.507 ; reset_usb ; drv:d|r.st.cfg.cfg11           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.003      ; 2.776      ;
; 2.507 ; reset_usb ; drv:d|r.st.cfg.cfg12           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.003      ; 2.776      ;
; 2.507 ; reset_usb ; drv:d|r.st.cfg.cfg13           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.004      ; 2.777      ;
; 2.507 ; reset_usb ; drv:d|r.st.cfg.cfg14           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.004      ; 2.777      ;
; 2.507 ; reset_usb ; drv:d|r.st.cfg.cfg15           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.002      ; 2.775      ;
; 2.507 ; reset_usb ; drv:d|r.st.cfg.cfg16           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.002      ; 2.775      ;
; 2.507 ; reset_usb ; drv:d|r.st.cfg.cfg17           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.002      ; 2.775      ;
; 2.507 ; reset_usb ; drv:d|r.st.cfg.cfg18           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.002      ; 2.775      ;
; 2.507 ; reset_usb ; drv:d|r.st.cfg.cfg19           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.004      ; 2.777      ;
; 2.507 ; reset_usb ; drv:d|r.st.cfg.cfg20           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.004      ; 2.777      ;
; 2.507 ; reset_usb ; drv:d|r.st.cfg.cfg21           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.004      ; 2.777      ;
; 2.507 ; reset_usb ; drv:d|r.st.cfg.cfg22           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.002      ; 2.775      ;
; 2.507 ; reset_usb ; drv:d|r.st.cfg.cfg23           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.001      ; 2.774      ;
; 2.507 ; reset_usb ; drv:d|r.st.cfg.cfg24           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.004      ; 2.777      ;
; 2.507 ; reset_usb ; drv:d|r.st.cfg.cfg25           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.004      ; 2.777      ;
; 2.507 ; reset_usb ; drv:d|r.st.cfg.cfg26           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.004      ; 2.777      ;
; 2.507 ; reset_usb ; drv:d|r.st.cfg.cfg27           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.004      ; 2.777      ;
; 2.507 ; reset_usb ; drv:d|r.st.cfg.cfg28           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.004      ; 2.777      ;
; 2.507 ; reset_usb ; drv:d|r.st.cfg.cfg29           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.004      ; 2.777      ;
; 2.507 ; reset_usb ; drv:d|r.st.cfg.cfg30           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.004      ; 2.777      ;
; 2.507 ; reset_usb ; drv:d|r.st.cfg.cfg31           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.002      ; 2.775      ;
; 2.507 ; reset_usb ; drv:d|r.st.cfg.cfg32           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.002      ; 2.775      ;
; 2.507 ; reset_usb ; drv:d|r.st.global.configure    ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.015     ; 2.758      ;
; 2.507 ; reset_usb ; devreq:dvrq|r.shift[4]         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.006     ; 2.767      ;
; 2.507 ; reset_usb ; devreq:dvrq|r.shift[5]         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.008     ; 2.765      ;
; 2.507 ; reset_usb ; devreq:dvrq|r.shift[6]         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.008     ; 2.765      ;
; 2.507 ; reset_usb ; devreq:dvrq|r.shift[7]         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.008     ; 2.765      ;
; 2.507 ; reset_usb ; devreq:dvrq|r.shift[8]         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.006     ; 2.767      ;
; 2.507 ; reset_usb ; devreq:dvrq|r.shift[14]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.006     ; 2.767      ;
; 2.507 ; reset_usb ; devreq:dvrq|r.shift[15]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.008     ; 2.765      ;
; 2.507 ; reset_usb ; devreq:dvrq|r.state.conf_descr ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.003      ; 2.776      ;
; 2.507 ; reset_usb ; devreq:dvrq|r.shift[11]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.001     ; 2.772      ;
; 2.507 ; reset_usb ; devreq:dvrq|r.shift[12]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.001     ; 2.772      ;
; 2.507 ; reset_usb ; devreq:dvrq|r.shift[13]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.001     ; 2.772      ;
; 2.507 ; reset_usb ; devreq:dvrq|r.shift[9]         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.006     ; 2.767      ;
; 2.507 ; reset_usb ; devreq:dvrq|r.shift[10]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.006     ; 2.767      ;
; 2.507 ; reset_usb ; devreq:dvrq|r.state.zero       ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.007     ; 2.766      ;
; 2.507 ; reset_usb ; devreq:dvrq|r.shift[0]         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.003      ; 2.776      ;
; 2.507 ; reset_usb ; devreq:dvrq|r.shift[1]         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.004      ; 2.777      ;
; 2.507 ; reset_usb ; devreq:dvrq|r.shift[2]         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.001     ; 2.772      ;
; 2.507 ; reset_usb ; devreq:dvrq|r.shift[3]         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.001     ; 2.772      ;
; 2.507 ; reset_usb ; devreq:dvrq|r.shift[16]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.008     ; 2.765      ;
; 2.507 ; reset_usb ; devreq:dvrq|r.shift[17]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.008     ; 2.765      ;
; 2.507 ; reset_usb ; devreq:dvrq|r.state.dev_descr  ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.003      ; 2.776      ;
; 2.507 ; reset_usb ; drv:d|r.st.irq.ep1_out         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.003     ; 2.770      ;
; 2.507 ; reset_usb ; devreq:dvrq|r.configured       ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.007     ; 2.766      ;
; 2.507 ; reset_usb ; drv:d|r.st.dev                 ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.007     ; 2.766      ;
; 2.507 ; reset_usb ; drv:d|r.st.irq.TxLoads         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.008     ; 2.765      ;
; 2.507 ; reset_usb ; drv:d|r.st.irq.TxLoads1        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.009     ; 2.764      ;
; 2.507 ; reset_usb ; drv:d|r.st.irq.TxLoads2        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.009     ; 2.764      ;
; 2.507 ; reset_usb ; drv:d|r.st.irq.TxLoadDone      ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.009     ; 2.764      ;
; 2.507 ; reset_usb ; drv:d|r.st.TxFSM               ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.008     ; 2.765      ;
; 2.507 ; reset_usb ; drv:d|r.st.irq.ep1_out1        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.003     ; 2.770      ;
; 2.507 ; reset_usb ; drv:d|r.st.irq.ep1_out2        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.003     ; 2.770      ;
; 2.507 ; reset_usb ; drv:d|r.st.irq.ep1_out3        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.003     ; 2.770      ;
; 2.507 ; reset_usb ; drv:d|r.st.irq.ep1_out4        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.003     ; 2.770      ;
; 2.507 ; reset_usb ; drv:d|r.st.irq.ep1_out5        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.009     ; 2.764      ;
; 2.507 ; reset_usb ; devreq:dvrq|r.shift[29]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.003      ; 2.776      ;
; 2.507 ; reset_usb ; devreq:dvrq|r.state.stall      ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.007     ; 2.766      ;
; 2.507 ; reset_usb ; devreq:dvrq|r.shift[27]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.007     ; 2.766      ;
; 2.507 ; reset_usb ; devreq:dvrq|r.shift[28]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.015     ; 2.758      ;
; 2.507 ; reset_usb ; devreq:dvrq|r.shift[18]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.008     ; 2.765      ;
; 2.507 ; reset_usb ; devreq:dvrq|r.shift[19]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.008     ; 2.765      ;
; 2.507 ; reset_usb ; devreq:dvrq|r.shift[20]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.008     ; 2.765      ;
+-------+-----------+--------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_50Mhz'                                                              ;
+--------+--------------+----------------+------------------+-----------+------------+---------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target              ;
+--------+--------------+----------------+------------------+-----------+------------+---------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk_50Mhz ; Rise       ; clk_50Mhz           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_1MHZ            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_1MHZ            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_2MHZ            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_2MHZ            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_400HZ           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_400HZ           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_1MHZ[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_1MHZ[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_1MHZ[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_1MHZ[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_1MHZ[2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_1MHZ[2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_1MHZ[3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_1MHZ[3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_1MHZ[4]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_1MHZ[4]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_1MHZ[5]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_1MHZ[5]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_1MHZ[6]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_1MHZ[6]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_1MHZ[7]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_1MHZ[7]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_2MHZ[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_2MHZ[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_2MHZ[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_2MHZ[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_2MHZ[2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_2MHZ[2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_2MHZ[3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_2MHZ[3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_2MHZ[4]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_2MHZ[4]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_2MHZ[5]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_2MHZ[5]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_2MHZ[6]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_2MHZ[6]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_2MHZ[7]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_2MHZ[7]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; \demo_send:a[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; \demo_send:a[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; \demo_send:a[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; \demo_send:a[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; \demo_send:k        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; \demo_send:k        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; counter[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; counter[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; counter[10]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; counter[10]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; counter[11]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; counter[11]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; counter[12]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; counter[12]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; counter[13]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; counter[13]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; counter[14]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; counter[14]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; counter[15]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; counter[15]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; counter[16]         ;
+--------+--------------+----------------+------------------+-----------+------------+---------------------+


+-----------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLK_1MHZ'                                                          ;
+--------+--------------+----------------+------------------+----------+------------+-----------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target          ;
+--------+--------------+----------------+------------------+----------+------------+-----------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_1MHZ ; Fall       ; COUNT_RMS[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_1MHZ ; Fall       ; COUNT_RMS[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_1MHZ ; Fall       ; COUNT_RMS[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_1MHZ ; Fall       ; COUNT_RMS[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_1MHZ ; Fall       ; COUNT_RMS[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_1MHZ ; Fall       ; COUNT_RMS[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_1MHZ ; Fall       ; IMP_DUMMY[0][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_1MHZ ; Fall       ; IMP_DUMMY[0][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_1MHZ ; Fall       ; IMP_DUMMY[0][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_1MHZ ; Fall       ; IMP_DUMMY[0][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_1MHZ ; Fall       ; IMP_DUMMY[0][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_1MHZ ; Fall       ; IMP_DUMMY[0][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_1MHZ ; Fall       ; IMP_DUMMY[0][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_1MHZ ; Fall       ; IMP_DUMMY[0][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_1MHZ ; Fall       ; IMP_DUMMY[0][4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_1MHZ ; Fall       ; IMP_DUMMY[0][4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_1MHZ ; Fall       ; IMP_DUMMY[0][5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_1MHZ ; Fall       ; IMP_DUMMY[0][5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_1MHZ ; Fall       ; IMP_DUMMY[0][6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_1MHZ ; Fall       ; IMP_DUMMY[0][6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_1MHZ ; Fall       ; IMP_DUMMY[0][7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_1MHZ ; Fall       ; IMP_DUMMY[0][7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_1MHZ ; Fall       ; d1_1[-10]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_1MHZ ; Fall       ; d1_1[-10]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_1MHZ ; Fall       ; d1_1[-11]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_1MHZ ; Fall       ; d1_1[-11]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_1MHZ ; Fall       ; d1_1[-12]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_1MHZ ; Fall       ; d1_1[-12]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_1MHZ ; Fall       ; d1_1[-13]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_1MHZ ; Fall       ; d1_1[-13]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_1MHZ ; Fall       ; d1_1[-14]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_1MHZ ; Fall       ; d1_1[-14]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_1MHZ ; Fall       ; d1_1[-15]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_1MHZ ; Fall       ; d1_1[-15]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_1MHZ ; Fall       ; d1_1[-1]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_1MHZ ; Fall       ; d1_1[-1]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_1MHZ ; Fall       ; d1_1[-2]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_1MHZ ; Fall       ; d1_1[-2]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_1MHZ ; Fall       ; d1_1[-3]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_1MHZ ; Fall       ; d1_1[-3]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_1MHZ ; Fall       ; d1_1[-4]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_1MHZ ; Fall       ; d1_1[-4]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_1MHZ ; Fall       ; d1_1[-5]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_1MHZ ; Fall       ; d1_1[-5]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_1MHZ ; Fall       ; d1_1[-6]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_1MHZ ; Fall       ; d1_1[-6]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_1MHZ ; Fall       ; d1_1[-7]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_1MHZ ; Fall       ; d1_1[-7]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_1MHZ ; Fall       ; d1_1[-8]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_1MHZ ; Fall       ; d1_1[-8]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_1MHZ ; Fall       ; d1_1[-9]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_1MHZ ; Fall       ; d1_1[-9]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_1MHZ ; Fall       ; d1_1[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_1MHZ ; Fall       ; d1_1[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_1MHZ ; Fall       ; d1_1[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_1MHZ ; Fall       ; d1_1[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_1MHZ ; Fall       ; d1_1[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_1MHZ ; Fall       ; d1_1[2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_1MHZ ; Fall       ; d1_1[3]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_1MHZ ; Fall       ; d1_1[3]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_1MHZ ; Fall       ; d1_1[4]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_1MHZ ; Fall       ; d1_1[4]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_1MHZ ; Fall       ; d1_1[5]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_1MHZ ; Fall       ; d1_1[5]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_1MHZ ; Fall       ; d1_1[6]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_1MHZ ; Fall       ; d1_1[6]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_1MHZ ; Fall       ; d1_1[7]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_1MHZ ; Fall       ; d1_1[7]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_1MHZ ; Fall       ; d1_1[8]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_1MHZ ; Fall       ; d1_1[8]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_1MHZ ; Fall       ; d1_2[-10]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_1MHZ ; Fall       ; d1_2[-10]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_1MHZ ; Fall       ; d1_2[-11]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_1MHZ ; Fall       ; d1_2[-11]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_1MHZ ; Fall       ; d1_2[-12]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_1MHZ ; Fall       ; d1_2[-12]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_1MHZ ; Fall       ; d1_2[-13]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_1MHZ ; Fall       ; d1_2[-13]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_1MHZ ; Fall       ; d1_2[-14]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_1MHZ ; Fall       ; d1_2[-14]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_1MHZ ; Fall       ; d1_2[-15]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_1MHZ ; Fall       ; d1_2[-15]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_1MHZ ; Fall       ; d1_2[-1]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_1MHZ ; Fall       ; d1_2[-1]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_1MHZ ; Fall       ; d1_2[-2]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_1MHZ ; Fall       ; d1_2[-2]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_1MHZ ; Fall       ; d1_2[-3]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_1MHZ ; Fall       ; d1_2[-3]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_1MHZ ; Fall       ; d1_2[-4]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_1MHZ ; Fall       ; d1_2[-4]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_1MHZ ; Fall       ; d1_2[-5]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_1MHZ ; Fall       ; d1_2[-5]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_1MHZ ; Fall       ; d1_2[-6]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_1MHZ ; Fall       ; d1_2[-6]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_1MHZ ; Fall       ; d1_2[-7]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_1MHZ ; Fall       ; d1_2[-7]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_1MHZ ; Fall       ; d1_2[-8]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_1MHZ ; Fall       ; d1_2[-8]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_1MHZ ; Fall       ; d1_2[-9]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_1MHZ ; Fall       ; d1_2[-9]        ;
+--------+--------------+----------------+------------------+----------+------------+-----------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLK_400HZ'                                                                     ;
+--------+--------------+----------------+------------------+-----------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+-----------+------------+----------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; CLK_10HZ                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; CLK_10HZ                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; CLK_COUNT_10HZ[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; CLK_COUNT_10HZ[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; CLK_COUNT_10HZ[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; CLK_COUNT_10HZ[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; CLK_COUNT_10HZ[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; CLK_COUNT_10HZ[2]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; CLK_COUNT_10HZ[3]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; CLK_COUNT_10HZ[3]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; CLK_COUNT_10HZ[4]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; CLK_COUNT_10HZ[4]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; CLK_COUNT_10HZ[5]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; CLK_COUNT_10HZ[5]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; CLK_COUNT_10HZ[6]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; CLK_COUNT_10HZ[6]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; CLK_COUNT_10HZ[7]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; CLK_COUNT_10HZ[7]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; DATA_BUS_VALUE[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; DATA_BUS_VALUE[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; DATA_BUS_VALUE[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; DATA_BUS_VALUE[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; DATA_BUS_VALUE[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; DATA_BUS_VALUE[2]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; DATA_BUS_VALUE[3]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; DATA_BUS_VALUE[3]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; DATA_BUS_VALUE[4]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; DATA_BUS_VALUE[4]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; DATA_BUS_VALUE[5]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; DATA_BUS_VALUE[5]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; DATA_BUS_VALUE[6]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; DATA_BUS_VALUE[6]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; DATA_BUS_VALUE[7]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; DATA_BUS_VALUE[7]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; LCD_E~reg0                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; LCD_E~reg0                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; LCD_RS~reg0                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; LCD_RS~reg0                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; next_command.DISPLAY_CLEAR ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; next_command.DISPLAY_CLEAR ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; next_command.DISPLAY_OFF   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; next_command.DISPLAY_OFF   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; next_command.DISPLAY_ON    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; next_command.DISPLAY_ON    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; next_command.FUNC_SET      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; next_command.FUNC_SET      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; next_command.MODE_SET      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; next_command.MODE_SET      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; next_command.RESET2        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; next_command.RESET2        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; next_command.RESET3        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; next_command.RESET3        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; next_command.RETURN_HOME   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; next_command.RETURN_HOME   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; next_command.WRITE_CHAR1   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; next_command.WRITE_CHAR1   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; next_command.WRITE_CHAR3   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; next_command.WRITE_CHAR3   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; state.DISPLAY_CLEAR        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; state.DISPLAY_CLEAR        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; state.DISPLAY_OFF          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; state.DISPLAY_OFF          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; state.DISPLAY_ON           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; state.DISPLAY_ON           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; state.FUNC_SET             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; state.FUNC_SET             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; state.HOLD                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; state.HOLD                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; state.MODE_SET             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; state.MODE_SET             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; state.RESET1               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; state.RESET1               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; state.RESET2               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; state.RESET2               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; state.RESET3               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; state.RESET3               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; state.RETURN_HOME          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; state.RETURN_HOME          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; state.TOGGLE_E             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; state.TOGGLE_E             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; state.WRITE_CHAR1          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; state.WRITE_CHAR1          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; state.WRITE_CHAR2          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; state.WRITE_CHAR2          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; state.WRITE_CHAR3          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; state.WRITE_CHAR3          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; CLK_10HZ|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; CLK_10HZ|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; CLK_400HZ|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; CLK_400HZ|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; CLK_400HZ~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; CLK_400HZ~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; CLK_400HZ~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; CLK_400HZ~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; CLK_COUNT_10HZ[0]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; CLK_COUNT_10HZ[0]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; CLK_COUNT_10HZ[1]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; CLK_COUNT_10HZ[1]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; CLK_COUNT_10HZ[2]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; CLK_COUNT_10HZ[2]|clk      ;
+--------+--------------+----------------+------------------+-----------+------------+----------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLK_10HZ'                                                                    ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_10HZ ; Rise       ; BCD_SECD0[0]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_10HZ ; Rise       ; BCD_SECD0[0]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_10HZ ; Rise       ; BCD_SECD0[1]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_10HZ ; Rise       ; BCD_SECD0[1]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_10HZ ; Rise       ; BCD_SECD0[2]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_10HZ ; Rise       ; BCD_SECD0[2]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_10HZ ; Rise       ; BCD_SECD0[3]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_10HZ ; Rise       ; BCD_SECD0[3]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_10HZ ; Rise       ; BCD_TSEC[0]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_10HZ ; Rise       ; BCD_TSEC[0]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_10HZ ; Rise       ; BCD_TSEC[1]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_10HZ ; Rise       ; BCD_TSEC[1]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_10HZ ; Rise       ; BCD_TSEC[2]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_10HZ ; Rise       ; BCD_TSEC[2]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_10HZ ; Rise       ; BCD_TSEC[3]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_10HZ ; Rise       ; BCD_TSEC[3]               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_10HZ ; Rise       ; BCD_SECD0[0]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_10HZ ; Rise       ; BCD_SECD0[0]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_10HZ ; Rise       ; BCD_SECD0[1]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_10HZ ; Rise       ; BCD_SECD0[1]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_10HZ ; Rise       ; BCD_SECD0[2]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_10HZ ; Rise       ; BCD_SECD0[2]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_10HZ ; Rise       ; BCD_SECD0[3]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_10HZ ; Rise       ; BCD_SECD0[3]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_10HZ ; Rise       ; BCD_TSEC[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_10HZ ; Rise       ; BCD_TSEC[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_10HZ ; Rise       ; BCD_TSEC[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_10HZ ; Rise       ; BCD_TSEC[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_10HZ ; Rise       ; BCD_TSEC[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_10HZ ; Rise       ; BCD_TSEC[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_10HZ ; Rise       ; BCD_TSEC[3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_10HZ ; Rise       ; BCD_TSEC[3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_10HZ ; Rise       ; CLK_10HZ|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_10HZ ; Rise       ; CLK_10HZ|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_10HZ ; Rise       ; CLK_10HZ~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_10HZ ; Rise       ; CLK_10HZ~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_10HZ ; Rise       ; CLK_10HZ~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_10HZ ; Rise       ; CLK_10HZ~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLK_2MHZ'                                                                    ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Rise       ; COUNT_DAC[0]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Rise       ; COUNT_DAC[0]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Rise       ; COUNT_DAC[1]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Rise       ; COUNT_DAC[1]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Rise       ; DELAY_90                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Rise       ; DELAY_90                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Rise       ; GPIO0[0]~reg0             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Rise       ; GPIO0[0]~reg0             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Rise       ; r_w1                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Rise       ; r_w1                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_2MHZ ; Rise       ; CLK_2MHZ|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_2MHZ ; Rise       ; CLK_2MHZ|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_2MHZ ; Rise       ; CLK_2MHZ~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_2MHZ ; Rise       ; CLK_2MHZ~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_2MHZ ; Rise       ; CLK_2MHZ~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_2MHZ ; Rise       ; CLK_2MHZ~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_2MHZ ; Rise       ; COUNT_DAC[0]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_2MHZ ; Rise       ; COUNT_DAC[0]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_2MHZ ; Rise       ; COUNT_DAC[1]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_2MHZ ; Rise       ; COUNT_DAC[1]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_2MHZ ; Rise       ; DELAY_90|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_2MHZ ; Rise       ; DELAY_90|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_2MHZ ; Rise       ; GPIO0[0]~reg0|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_2MHZ ; Rise       ; GPIO0[0]~reg0|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_2MHZ ; Rise       ; r_w1|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_2MHZ ; Rise       ; r_w1|clk                  ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------+


+-----------------------------------------------------------------------------+
; Setup Times                                                                 ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; GPIO0[*]      ; CLK_1MHZ   ; 70.399 ; 70.399 ; Fall       ; CLK_1MHZ        ;
;  GPIO0[19]    ; CLK_1MHZ   ; 69.579 ; 69.579 ; Fall       ; CLK_1MHZ        ;
;  GPIO0[21]    ; CLK_1MHZ   ; 69.546 ; 69.546 ; Fall       ; CLK_1MHZ        ;
;  GPIO0[23]    ; CLK_1MHZ   ; 69.247 ; 69.247 ; Fall       ; CLK_1MHZ        ;
;  GPIO0[25]    ; CLK_1MHZ   ; 69.737 ; 69.737 ; Fall       ; CLK_1MHZ        ;
;  GPIO0[27]    ; CLK_1MHZ   ; 69.468 ; 69.468 ; Fall       ; CLK_1MHZ        ;
;  GPIO0[29]    ; CLK_1MHZ   ; 69.860 ; 69.860 ; Fall       ; CLK_1MHZ        ;
;  GPIO0[31]    ; CLK_1MHZ   ; 69.647 ; 69.647 ; Fall       ; CLK_1MHZ        ;
;  GPIO0[33]    ; CLK_1MHZ   ; 70.399 ; 70.399 ; Fall       ; CLK_1MHZ        ;
; reset         ; CLK_1MHZ   ; 10.681 ; 10.681 ; Fall       ; CLK_1MHZ        ;
; reset         ; CLK_2MHZ   ; 3.976  ; 3.976  ; Rise       ; CLK_2MHZ        ;
; reset         ; CLK_400HZ  ; 4.837  ; 4.837  ; Rise       ; CLK_400HZ       ;
; OTG_DATA[*]   ; clk_50Mhz  ; 3.293  ; 3.293  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[0]  ; clk_50Mhz  ; 3.146  ; 3.146  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[1]  ; clk_50Mhz  ; 3.293  ; 3.293  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[2]  ; clk_50Mhz  ; 2.863  ; 2.863  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[3]  ; clk_50Mhz  ; 2.832  ; 2.832  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[4]  ; clk_50Mhz  ; 2.817  ; 2.817  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[5]  ; clk_50Mhz  ; 2.787  ; 2.787  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[6]  ; clk_50Mhz  ; 3.048  ; 3.048  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[7]  ; clk_50Mhz  ; 3.044  ; 3.044  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[8]  ; clk_50Mhz  ; 2.885  ; 2.885  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[9]  ; clk_50Mhz  ; 2.846  ; 2.846  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[10] ; clk_50Mhz  ; 2.845  ; 2.845  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[11] ; clk_50Mhz  ; 2.843  ; 2.843  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[12] ; clk_50Mhz  ; 2.851  ; 2.851  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[13] ; clk_50Mhz  ; 3.148  ; 3.148  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[14] ; clk_50Mhz  ; 3.056  ; 3.056  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[15] ; clk_50Mhz  ; 3.051  ; 3.051  ; Rise       ; clk_50Mhz       ;
; OTG_INT1      ; clk_50Mhz  ; 3.718  ; 3.718  ; Rise       ; clk_50Mhz       ;
; SW[*]         ; clk_50Mhz  ; 3.478  ; 3.478  ; Rise       ; clk_50Mhz       ;
;  SW[0]        ; clk_50Mhz  ; 3.478  ; 3.478  ; Rise       ; clk_50Mhz       ;
; reset         ; clk_50Mhz  ; 6.519  ; 6.519  ; Rise       ; clk_50Mhz       ;
+---------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Hold Times                                                                    ;
+---------------+------------+---------+---------+------------+-----------------+
; Data Port     ; Clock Port ; Rise    ; Fall    ; Clock Edge ; Clock Reference ;
+---------------+------------+---------+---------+------------+-----------------+
; GPIO0[*]      ; CLK_1MHZ   ; -9.813  ; -9.813  ; Fall       ; CLK_1MHZ        ;
;  GPIO0[19]    ; CLK_1MHZ   ; -10.498 ; -10.498 ; Fall       ; CLK_1MHZ        ;
;  GPIO0[21]    ; CLK_1MHZ   ; -10.752 ; -10.752 ; Fall       ; CLK_1MHZ        ;
;  GPIO0[23]    ; CLK_1MHZ   ; -10.453 ; -10.453 ; Fall       ; CLK_1MHZ        ;
;  GPIO0[25]    ; CLK_1MHZ   ; -9.813  ; -9.813  ; Fall       ; CLK_1MHZ        ;
;  GPIO0[27]    ; CLK_1MHZ   ; -10.674 ; -10.674 ; Fall       ; CLK_1MHZ        ;
;  GPIO0[29]    ; CLK_1MHZ   ; -11.020 ; -11.020 ; Fall       ; CLK_1MHZ        ;
;  GPIO0[31]    ; CLK_1MHZ   ; -10.173 ; -10.173 ; Fall       ; CLK_1MHZ        ;
;  GPIO0[33]    ; CLK_1MHZ   ; -10.740 ; -10.740 ; Fall       ; CLK_1MHZ        ;
; reset         ; CLK_1MHZ   ; -4.246  ; -4.246  ; Fall       ; CLK_1MHZ        ;
; reset         ; CLK_2MHZ   ; -2.933  ; -2.933  ; Rise       ; CLK_2MHZ        ;
; reset         ; CLK_400HZ  ; -4.351  ; -4.351  ; Rise       ; CLK_400HZ       ;
; OTG_DATA[*]   ; clk_50Mhz  ; -2.557  ; -2.557  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[0]  ; clk_50Mhz  ; -2.916  ; -2.916  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[1]  ; clk_50Mhz  ; -3.063  ; -3.063  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[2]  ; clk_50Mhz  ; -2.633  ; -2.633  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[3]  ; clk_50Mhz  ; -2.602  ; -2.602  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[4]  ; clk_50Mhz  ; -2.587  ; -2.587  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[5]  ; clk_50Mhz  ; -2.557  ; -2.557  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[6]  ; clk_50Mhz  ; -2.818  ; -2.818  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[7]  ; clk_50Mhz  ; -2.814  ; -2.814  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[8]  ; clk_50Mhz  ; -2.655  ; -2.655  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[9]  ; clk_50Mhz  ; -2.616  ; -2.616  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[10] ; clk_50Mhz  ; -2.615  ; -2.615  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[11] ; clk_50Mhz  ; -2.613  ; -2.613  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[12] ; clk_50Mhz  ; -2.621  ; -2.621  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[13] ; clk_50Mhz  ; -2.918  ; -2.918  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[14] ; clk_50Mhz  ; -2.826  ; -2.826  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[15] ; clk_50Mhz  ; -2.821  ; -2.821  ; Rise       ; clk_50Mhz       ;
; OTG_INT1      ; clk_50Mhz  ; -3.488  ; -3.488  ; Rise       ; clk_50Mhz       ;
; SW[*]         ; clk_50Mhz  ; -0.367  ; -0.367  ; Rise       ; clk_50Mhz       ;
;  SW[0]        ; clk_50Mhz  ; -0.367  ; -0.367  ; Rise       ; clk_50Mhz       ;
; reset         ; clk_50Mhz  ; -4.588  ; -4.588  ; Rise       ; clk_50Mhz       ;
+---------------+------------+---------+---------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; SEC_LED       ; CLK_10HZ   ; 6.263 ; 6.263 ; Rise       ; CLK_10HZ        ;
; GPIO0[*]      ; CLK_1MHZ   ;       ; 5.483 ; Rise       ; CLK_1MHZ        ;
;  GPIO0[12]    ; CLK_1MHZ   ;       ; 5.483 ; Rise       ; CLK_1MHZ        ;
; GPIO0[*]      ; CLK_1MHZ   ; 7.494 ; 7.494 ; Fall       ; CLK_1MHZ        ;
;  GPIO0[12]    ; CLK_1MHZ   ; 5.483 ;       ; Fall       ; CLK_1MHZ        ;
;  GPIO0[14]    ; CLK_1MHZ   ; 7.494 ; 7.494 ; Fall       ; CLK_1MHZ        ;
; GPIO0[*]      ; CLK_2MHZ   ; 7.183 ; 7.183 ; Rise       ; CLK_2MHZ        ;
;  GPIO0[0]     ; CLK_2MHZ   ; 7.156 ; 7.156 ; Rise       ; CLK_2MHZ        ;
;  GPIO0[1]     ; CLK_2MHZ   ; 7.116 ; 7.116 ; Rise       ; CLK_2MHZ        ;
;  GPIO0[2]     ; CLK_2MHZ   ; 7.156 ; 7.156 ; Rise       ; CLK_2MHZ        ;
;  GPIO0[3]     ; CLK_2MHZ   ; 7.166 ; 7.166 ; Rise       ; CLK_2MHZ        ;
;  GPIO0[4]     ; CLK_2MHZ   ; 7.183 ; 7.183 ; Rise       ; CLK_2MHZ        ;
;  GPIO0[5]     ; CLK_2MHZ   ; 7.183 ; 7.183 ; Rise       ; CLK_2MHZ        ;
;  GPIO0[6]     ; CLK_2MHZ   ; 7.163 ; 7.163 ; Rise       ; CLK_2MHZ        ;
;  GPIO0[7]     ; CLK_2MHZ   ; 7.163 ; 7.163 ; Rise       ; CLK_2MHZ        ;
;  GPIO0[8]     ; CLK_2MHZ   ; 6.898 ; 6.898 ; Rise       ; CLK_2MHZ        ;
;  GPIO0[9]     ; CLK_2MHZ   ; 6.898 ; 6.898 ; Rise       ; CLK_2MHZ        ;
;  GPIO0[10]    ; CLK_2MHZ   ; 6.888 ; 6.888 ; Rise       ; CLK_2MHZ        ;
;  GPIO0[11]    ; CLK_2MHZ   ; 6.888 ; 6.888 ; Rise       ; CLK_2MHZ        ;
;  GPIO0[16]    ; CLK_2MHZ   ; 7.173 ; 7.173 ; Rise       ; CLK_2MHZ        ;
; GPIO1[*]      ; CLK_2MHZ   ; 5.854 ;       ; Rise       ; CLK_2MHZ        ;
;  GPIO1[8]     ; CLK_2MHZ   ; 5.854 ;       ; Rise       ; CLK_2MHZ        ;
; GPIO1[*]      ; CLK_2MHZ   ;       ; 5.854 ; Fall       ; CLK_2MHZ        ;
;  GPIO1[8]     ; CLK_2MHZ   ;       ; 5.854 ; Fall       ; CLK_2MHZ        ;
; DATA_BUS[*]   ; CLK_400HZ  ; 6.925 ; 6.925 ; Rise       ; CLK_400HZ       ;
;  DATA_BUS[0]  ; CLK_400HZ  ; 6.591 ; 6.591 ; Rise       ; CLK_400HZ       ;
;  DATA_BUS[1]  ; CLK_400HZ  ; 6.606 ; 6.606 ; Rise       ; CLK_400HZ       ;
;  DATA_BUS[2]  ; CLK_400HZ  ; 6.925 ; 6.925 ; Rise       ; CLK_400HZ       ;
;  DATA_BUS[3]  ; CLK_400HZ  ; 6.703 ; 6.703 ; Rise       ; CLK_400HZ       ;
;  DATA_BUS[4]  ; CLK_400HZ  ; 6.866 ; 6.866 ; Rise       ; CLK_400HZ       ;
;  DATA_BUS[5]  ; CLK_400HZ  ; 6.688 ; 6.688 ; Rise       ; CLK_400HZ       ;
;  DATA_BUS[6]  ; CLK_400HZ  ; 6.583 ; 6.583 ; Rise       ; CLK_400HZ       ;
;  DATA_BUS[7]  ; CLK_400HZ  ; 6.903 ; 6.903 ; Rise       ; CLK_400HZ       ;
; LCD_E         ; CLK_400HZ  ; 6.389 ; 6.389 ; Rise       ; CLK_400HZ       ;
; LCD_RS        ; CLK_400HZ  ; 6.606 ; 6.606 ; Rise       ; CLK_400HZ       ;
; OTG_ADDR[*]   ; clk_50Mhz  ; 7.948 ; 7.948 ; Rise       ; clk_50Mhz       ;
;  OTG_ADDR[0]  ; clk_50Mhz  ; 7.948 ; 7.948 ; Rise       ; clk_50Mhz       ;
; OTG_CS_N      ; clk_50Mhz  ; 7.529 ; 7.529 ; Rise       ; clk_50Mhz       ;
; OTG_DATA[*]   ; clk_50Mhz  ; 6.842 ; 6.842 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[0]  ; clk_50Mhz  ; 6.523 ; 6.523 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[1]  ; clk_50Mhz  ; 6.518 ; 6.518 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[2]  ; clk_50Mhz  ; 6.724 ; 6.724 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[3]  ; clk_50Mhz  ; 6.490 ; 6.490 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[4]  ; clk_50Mhz  ; 6.677 ; 6.677 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[5]  ; clk_50Mhz  ; 6.447 ; 6.447 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[6]  ; clk_50Mhz  ; 6.557 ; 6.557 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[7]  ; clk_50Mhz  ; 6.477 ; 6.477 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[8]  ; clk_50Mhz  ; 6.826 ; 6.826 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[9]  ; clk_50Mhz  ; 6.303 ; 6.303 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[10] ; clk_50Mhz  ; 6.786 ; 6.786 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[11] ; clk_50Mhz  ; 6.269 ; 6.269 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[12] ; clk_50Mhz  ; 6.269 ; 6.269 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[13] ; clk_50Mhz  ; 6.842 ; 6.842 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[14] ; clk_50Mhz  ; 6.558 ; 6.558 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[15] ; clk_50Mhz  ; 6.560 ; 6.560 ; Rise       ; clk_50Mhz       ;
; OTG_RD_N      ; clk_50Mhz  ; 6.863 ; 6.863 ; Rise       ; clk_50Mhz       ;
; OTG_RST_N     ; clk_50Mhz  ; 6.264 ; 6.264 ; Rise       ; clk_50Mhz       ;
; OTG_WR_N      ; clk_50Mhz  ; 6.836 ; 6.836 ; Rise       ; clk_50Mhz       ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; SEC_LED       ; CLK_10HZ   ; 6.263 ; 6.263 ; Rise       ; CLK_10HZ        ;
; GPIO0[*]      ; CLK_1MHZ   ;       ; 5.483 ; Rise       ; CLK_1MHZ        ;
;  GPIO0[12]    ; CLK_1MHZ   ;       ; 5.483 ; Rise       ; CLK_1MHZ        ;
; GPIO0[*]      ; CLK_1MHZ   ; 5.483 ; 7.494 ; Fall       ; CLK_1MHZ        ;
;  GPIO0[12]    ; CLK_1MHZ   ; 5.483 ;       ; Fall       ; CLK_1MHZ        ;
;  GPIO0[14]    ; CLK_1MHZ   ; 7.494 ; 7.494 ; Fall       ; CLK_1MHZ        ;
; GPIO0[*]      ; CLK_2MHZ   ; 6.888 ; 6.888 ; Rise       ; CLK_2MHZ        ;
;  GPIO0[0]     ; CLK_2MHZ   ; 7.156 ; 7.156 ; Rise       ; CLK_2MHZ        ;
;  GPIO0[1]     ; CLK_2MHZ   ; 7.116 ; 7.116 ; Rise       ; CLK_2MHZ        ;
;  GPIO0[2]     ; CLK_2MHZ   ; 7.156 ; 7.156 ; Rise       ; CLK_2MHZ        ;
;  GPIO0[3]     ; CLK_2MHZ   ; 7.166 ; 7.166 ; Rise       ; CLK_2MHZ        ;
;  GPIO0[4]     ; CLK_2MHZ   ; 7.183 ; 7.183 ; Rise       ; CLK_2MHZ        ;
;  GPIO0[5]     ; CLK_2MHZ   ; 7.183 ; 7.183 ; Rise       ; CLK_2MHZ        ;
;  GPIO0[6]     ; CLK_2MHZ   ; 7.163 ; 7.163 ; Rise       ; CLK_2MHZ        ;
;  GPIO0[7]     ; CLK_2MHZ   ; 7.163 ; 7.163 ; Rise       ; CLK_2MHZ        ;
;  GPIO0[8]     ; CLK_2MHZ   ; 6.898 ; 6.898 ; Rise       ; CLK_2MHZ        ;
;  GPIO0[9]     ; CLK_2MHZ   ; 6.898 ; 6.898 ; Rise       ; CLK_2MHZ        ;
;  GPIO0[10]    ; CLK_2MHZ   ; 6.888 ; 6.888 ; Rise       ; CLK_2MHZ        ;
;  GPIO0[11]    ; CLK_2MHZ   ; 6.888 ; 6.888 ; Rise       ; CLK_2MHZ        ;
;  GPIO0[16]    ; CLK_2MHZ   ; 7.173 ; 7.173 ; Rise       ; CLK_2MHZ        ;
; GPIO1[*]      ; CLK_2MHZ   ; 5.854 ;       ; Rise       ; CLK_2MHZ        ;
;  GPIO1[8]     ; CLK_2MHZ   ; 5.854 ;       ; Rise       ; CLK_2MHZ        ;
; GPIO1[*]      ; CLK_2MHZ   ;       ; 5.854 ; Fall       ; CLK_2MHZ        ;
;  GPIO1[8]     ; CLK_2MHZ   ;       ; 5.854 ; Fall       ; CLK_2MHZ        ;
; DATA_BUS[*]   ; CLK_400HZ  ; 6.583 ; 6.583 ; Rise       ; CLK_400HZ       ;
;  DATA_BUS[0]  ; CLK_400HZ  ; 6.591 ; 6.591 ; Rise       ; CLK_400HZ       ;
;  DATA_BUS[1]  ; CLK_400HZ  ; 6.606 ; 6.606 ; Rise       ; CLK_400HZ       ;
;  DATA_BUS[2]  ; CLK_400HZ  ; 6.925 ; 6.925 ; Rise       ; CLK_400HZ       ;
;  DATA_BUS[3]  ; CLK_400HZ  ; 6.703 ; 6.703 ; Rise       ; CLK_400HZ       ;
;  DATA_BUS[4]  ; CLK_400HZ  ; 6.866 ; 6.866 ; Rise       ; CLK_400HZ       ;
;  DATA_BUS[5]  ; CLK_400HZ  ; 6.688 ; 6.688 ; Rise       ; CLK_400HZ       ;
;  DATA_BUS[6]  ; CLK_400HZ  ; 6.583 ; 6.583 ; Rise       ; CLK_400HZ       ;
;  DATA_BUS[7]  ; CLK_400HZ  ; 6.903 ; 6.903 ; Rise       ; CLK_400HZ       ;
; LCD_E         ; CLK_400HZ  ; 6.389 ; 6.389 ; Rise       ; CLK_400HZ       ;
; LCD_RS        ; CLK_400HZ  ; 6.606 ; 6.606 ; Rise       ; CLK_400HZ       ;
; OTG_ADDR[*]   ; clk_50Mhz  ; 7.381 ; 7.381 ; Rise       ; clk_50Mhz       ;
;  OTG_ADDR[0]  ; clk_50Mhz  ; 7.381 ; 7.381 ; Rise       ; clk_50Mhz       ;
; OTG_CS_N      ; clk_50Mhz  ; 7.275 ; 7.275 ; Rise       ; clk_50Mhz       ;
; OTG_DATA[*]   ; clk_50Mhz  ; 6.269 ; 6.269 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[0]  ; clk_50Mhz  ; 6.523 ; 6.523 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[1]  ; clk_50Mhz  ; 6.518 ; 6.518 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[2]  ; clk_50Mhz  ; 6.724 ; 6.724 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[3]  ; clk_50Mhz  ; 6.490 ; 6.490 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[4]  ; clk_50Mhz  ; 6.677 ; 6.677 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[5]  ; clk_50Mhz  ; 6.447 ; 6.447 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[6]  ; clk_50Mhz  ; 6.557 ; 6.557 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[7]  ; clk_50Mhz  ; 6.477 ; 6.477 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[8]  ; clk_50Mhz  ; 6.826 ; 6.826 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[9]  ; clk_50Mhz  ; 6.303 ; 6.303 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[10] ; clk_50Mhz  ; 6.786 ; 6.786 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[11] ; clk_50Mhz  ; 6.269 ; 6.269 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[12] ; clk_50Mhz  ; 6.269 ; 6.269 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[13] ; clk_50Mhz  ; 6.842 ; 6.842 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[14] ; clk_50Mhz  ; 6.558 ; 6.558 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[15] ; clk_50Mhz  ; 6.560 ; 6.560 ; Rise       ; clk_50Mhz       ;
; OTG_RD_N      ; clk_50Mhz  ; 6.863 ; 6.863 ; Rise       ; clk_50Mhz       ;
; OTG_RST_N     ; clk_50Mhz  ; 6.264 ; 6.264 ; Rise       ; clk_50Mhz       ;
; OTG_WR_N      ; clk_50Mhz  ; 6.836 ; 6.836 ; Rise       ; clk_50Mhz       ;
+---------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+----+-------+-------+----+
; Input Port ; Output Port ; RR ; RF    ; FR    ; FF ;
+------------+-------------+----+-------+-------+----+
; reset      ; RESET_LED   ;    ; 9.239 ; 9.239 ;    ;
+------------+-------------+----+-------+-------+----+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+----+-------+-------+----+
; Input Port ; Output Port ; RR ; RF    ; FR    ; FF ;
+------------+-------------+----+-------+-------+----+
; reset      ; RESET_LED   ;    ; 9.239 ; 9.239 ;    ;
+------------+-------------+----+-------+-------+----+


+--------------------------------------------------------------------------+
; Output Enable Times                                                      ;
+---------------+------------+-------+------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+------+------------+-----------------+
; OTG_DATA[*]   ; clk_50Mhz  ; 7.165 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[0]  ; clk_50Mhz  ; 7.479 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[1]  ; clk_50Mhz  ; 7.499 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[2]  ; clk_50Mhz  ; 7.499 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[3]  ; clk_50Mhz  ; 7.469 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[4]  ; clk_50Mhz  ; 7.165 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[5]  ; clk_50Mhz  ; 7.165 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[6]  ; clk_50Mhz  ; 7.165 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[7]  ; clk_50Mhz  ; 7.175 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[8]  ; clk_50Mhz  ; 7.512 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[9]  ; clk_50Mhz  ; 7.512 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[10] ; clk_50Mhz  ; 7.472 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[11] ; clk_50Mhz  ; 7.472 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[12] ; clk_50Mhz  ; 7.472 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[13] ; clk_50Mhz  ; 7.497 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[14] ; clk_50Mhz  ; 7.477 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[15] ; clk_50Mhz  ; 7.467 ;      ; Rise       ; clk_50Mhz       ;
+---------------+------------+-------+------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Output Enable Times                                              ;
+---------------+------------+-------+------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+------+------------+-----------------+
; OTG_DATA[*]   ; clk_50Mhz  ; 6.837 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[0]  ; clk_50Mhz  ; 7.151 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[1]  ; clk_50Mhz  ; 7.171 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[2]  ; clk_50Mhz  ; 7.171 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[3]  ; clk_50Mhz  ; 7.141 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[4]  ; clk_50Mhz  ; 6.837 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[5]  ; clk_50Mhz  ; 6.837 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[6]  ; clk_50Mhz  ; 6.837 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[7]  ; clk_50Mhz  ; 6.847 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[8]  ; clk_50Mhz  ; 7.184 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[9]  ; clk_50Mhz  ; 7.184 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[10] ; clk_50Mhz  ; 7.144 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[11] ; clk_50Mhz  ; 7.144 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[12] ; clk_50Mhz  ; 7.144 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[13] ; clk_50Mhz  ; 7.169 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[14] ; clk_50Mhz  ; 7.149 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[15] ; clk_50Mhz  ; 7.139 ;      ; Rise       ; clk_50Mhz       ;
+---------------+------------+-------+------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Output Disable Times                                                              ;
+---------------+------------+-----------+-----------+------------+-----------------+
; Data Port     ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+---------------+------------+-----------+-----------+------------+-----------------+
; OTG_DATA[*]   ; clk_50Mhz  ; 7.165     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[0]  ; clk_50Mhz  ; 7.479     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[1]  ; clk_50Mhz  ; 7.499     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[2]  ; clk_50Mhz  ; 7.499     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[3]  ; clk_50Mhz  ; 7.469     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[4]  ; clk_50Mhz  ; 7.165     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[5]  ; clk_50Mhz  ; 7.165     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[6]  ; clk_50Mhz  ; 7.165     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[7]  ; clk_50Mhz  ; 7.175     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[8]  ; clk_50Mhz  ; 7.512     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[9]  ; clk_50Mhz  ; 7.512     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[10] ; clk_50Mhz  ; 7.472     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[11] ; clk_50Mhz  ; 7.472     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[12] ; clk_50Mhz  ; 7.472     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[13] ; clk_50Mhz  ; 7.497     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[14] ; clk_50Mhz  ; 7.477     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[15] ; clk_50Mhz  ; 7.467     ;           ; Rise       ; clk_50Mhz       ;
+---------------+------------+-----------+-----------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                      ;
+---------------+------------+-----------+-----------+------------+-----------------+
; Data Port     ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+---------------+------------+-----------+-----------+------------+-----------------+
; OTG_DATA[*]   ; clk_50Mhz  ; 6.837     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[0]  ; clk_50Mhz  ; 7.151     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[1]  ; clk_50Mhz  ; 7.171     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[2]  ; clk_50Mhz  ; 7.171     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[3]  ; clk_50Mhz  ; 7.141     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[4]  ; clk_50Mhz  ; 6.837     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[5]  ; clk_50Mhz  ; 6.837     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[6]  ; clk_50Mhz  ; 6.837     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[7]  ; clk_50Mhz  ; 6.847     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[8]  ; clk_50Mhz  ; 7.184     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[9]  ; clk_50Mhz  ; 7.184     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[10] ; clk_50Mhz  ; 7.144     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[11] ; clk_50Mhz  ; 7.144     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[12] ; clk_50Mhz  ; 7.144     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[13] ; clk_50Mhz  ; 7.169     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[14] ; clk_50Mhz  ; 7.149     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[15] ; clk_50Mhz  ; 7.139     ;           ; Rise       ; clk_50Mhz       ;
+---------------+------------+-----------+-----------+------------+-----------------+


+--------------------------------------+
; Fast Model Setup Summary             ;
+-----------+----------+---------------+
; Clock     ; Slack    ; End Point TNS ;
+-----------+----------+---------------+
; CLK_1MHZ  ; -306.144 ; -3413.544     ;
; clk_50Mhz ; -1.569   ; -132.323      ;
; CLK_400HZ ; -0.077   ; -0.616        ;
; CLK_10HZ  ; 0.064    ; 0.000         ;
; CLK_2MHZ  ; 0.143    ; 0.000         ;
+-----------+----------+---------------+


+------------------------------------+
; Fast Model Hold Summary            ;
+-----------+--------+---------------+
; Clock     ; Slack  ; End Point TNS ;
+-----------+--------+---------------+
; CLK_400HZ ; -1.687 ; -1.687        ;
; clk_50Mhz ; -1.585 ; -4.719        ;
; CLK_10HZ  ; 0.215  ; 0.000         ;
; CLK_1MHZ  ; 0.215  ; 0.000         ;
; CLK_2MHZ  ; 0.215  ; 0.000         ;
+-----------+--------+---------------+


+------------------------------------+
; Fast Model Recovery Summary        ;
+-----------+--------+---------------+
; Clock     ; Slack  ; End Point TNS ;
+-----------+--------+---------------+
; clk_50Mhz ; -0.637 ; -84.608       ;
+-----------+--------+---------------+


+-----------------------------------+
; Fast Model Removal Summary        ;
+-----------+-------+---------------+
; Clock     ; Slack ; End Point TNS ;
+-----------+-------+---------------+
; clk_50Mhz ; 1.516 ; 0.000         ;
+-----------+-------+---------------+


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-----------+--------+-------------------+
; Clock     ; Slack  ; End Point TNS     ;
+-----------+--------+-------------------+
; clk_50Mhz ; -1.380 ; -390.380          ;
; CLK_1MHZ  ; -0.500 ; -60.000           ;
; CLK_400HZ ; -0.500 ; -43.000           ;
; CLK_10HZ  ; -0.500 ; -8.000            ;
; CLK_2MHZ  ; -0.500 ; -5.000            ;
+-----------+--------+-------------------+


+--------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLK_1MHZ'                                                                                 ;
+----------+-----------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack    ; From Node ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+----------+-----------+-----------------+--------------+-------------+--------------+------------+------------+
; -306.144 ; d1_1[-14] ; IMP_DUMMY[0][1] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.027      ; 307.203    ;
; -306.099 ; d1_1[-8]  ; IMP_DUMMY[0][1] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.027      ; 307.158    ;
; -306.080 ; d1_1[-9]  ; IMP_DUMMY[0][1] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.027      ; 307.139    ;
; -306.056 ; d1_1[-12] ; IMP_DUMMY[0][1] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.027      ; 307.115    ;
; -306.026 ; d1_1[-2]  ; IMP_DUMMY[0][1] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.015      ; 307.073    ;
; -305.980 ; d1_1[-11] ; IMP_DUMMY[0][1] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.027      ; 307.039    ;
; -305.957 ; d1_1[-3]  ; IMP_DUMMY[0][1] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.015      ; 307.004    ;
; -305.922 ; d1_1[-15] ; IMP_DUMMY[0][1] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.027      ; 306.981    ;
; -305.899 ; d1_1[-10] ; IMP_DUMMY[0][1] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.027      ; 306.958    ;
; -305.887 ; d1_1[4]   ; IMP_DUMMY[0][1] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.011      ; 306.930    ;
; -305.886 ; d1_1[-7]  ; IMP_DUMMY[0][1] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.009      ; 306.927    ;
; -305.865 ; d1_1[-5]  ; IMP_DUMMY[0][1] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.009      ; 306.906    ;
; -305.820 ; d1_1[-1]  ; IMP_DUMMY[0][1] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.020      ; 306.872    ;
; -305.800 ; d1_1[6]   ; IMP_DUMMY[0][1] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.011      ; 306.843    ;
; -305.789 ; d1_1[-13] ; IMP_DUMMY[0][1] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.026      ; 306.847    ;
; -305.681 ; d1_1[7]   ; IMP_DUMMY[0][1] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.011      ; 306.724    ;
; -305.639 ; d1_1[5]   ; IMP_DUMMY[0][1] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.011      ; 306.682    ;
; -305.614 ; d1_1[-6]  ; IMP_DUMMY[0][1] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.011      ; 306.657    ;
; -305.599 ; d1_1[-14] ; IMP_DUMMY[0][0] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.007      ; 306.638    ;
; -305.554 ; d1_1[-8]  ; IMP_DUMMY[0][0] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.007      ; 306.593    ;
; -305.553 ; d1_1[-4]  ; IMP_DUMMY[0][1] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.011      ; 306.596    ;
; -305.535 ; d1_1[-9]  ; IMP_DUMMY[0][0] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.007      ; 306.574    ;
; -305.511 ; d1_1[-12] ; IMP_DUMMY[0][0] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.007      ; 306.550    ;
; -305.481 ; d1_1[-2]  ; IMP_DUMMY[0][0] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; -0.005     ; 306.508    ;
; -305.449 ; d1_1[2]   ; IMP_DUMMY[0][1] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.011      ; 306.492    ;
; -305.444 ; d1_1[1]   ; IMP_DUMMY[0][1] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.011      ; 306.487    ;
; -305.435 ; d1_1[-11] ; IMP_DUMMY[0][0] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.007      ; 306.474    ;
; -305.412 ; d1_1[-3]  ; IMP_DUMMY[0][0] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; -0.005     ; 306.439    ;
; -305.398 ; d1_1[3]   ; IMP_DUMMY[0][1] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.011      ; 306.441    ;
; -305.377 ; d1_1[-15] ; IMP_DUMMY[0][0] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.007      ; 306.416    ;
; -305.354 ; d1_1[-10] ; IMP_DUMMY[0][0] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.007      ; 306.393    ;
; -305.342 ; d1_1[4]   ; IMP_DUMMY[0][0] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; -0.009     ; 306.365    ;
; -305.341 ; d1_1[-7]  ; IMP_DUMMY[0][0] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; -0.011     ; 306.362    ;
; -305.320 ; d1_1[-5]  ; IMP_DUMMY[0][0] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; -0.011     ; 306.341    ;
; -305.275 ; d1_1[-1]  ; IMP_DUMMY[0][0] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 306.307    ;
; -305.255 ; d1_1[6]   ; IMP_DUMMY[0][0] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; -0.009     ; 306.278    ;
; -305.244 ; d1_1[-13] ; IMP_DUMMY[0][0] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.006      ; 306.282    ;
; -305.141 ; d1_1[0]   ; IMP_DUMMY[0][1] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.011      ; 306.184    ;
; -305.136 ; d1_1[7]   ; IMP_DUMMY[0][0] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; -0.009     ; 306.159    ;
; -305.094 ; d1_1[5]   ; IMP_DUMMY[0][0] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; -0.009     ; 306.117    ;
; -305.069 ; d1_1[-6]  ; IMP_DUMMY[0][0] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; -0.009     ; 306.092    ;
; -305.008 ; d1_1[-4]  ; IMP_DUMMY[0][0] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; -0.009     ; 306.031    ;
; -304.904 ; d1_1[2]   ; IMP_DUMMY[0][0] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; -0.009     ; 305.927    ;
; -304.899 ; d1_1[1]   ; IMP_DUMMY[0][0] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; -0.009     ; 305.922    ;
; -304.894 ; d1_1[-14] ; IMP_DUMMY[0][2] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.019      ; 305.945    ;
; -304.853 ; d1_1[3]   ; IMP_DUMMY[0][0] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; -0.009     ; 305.876    ;
; -304.849 ; d1_1[-8]  ; IMP_DUMMY[0][2] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.019      ; 305.900    ;
; -304.830 ; d1_1[-9]  ; IMP_DUMMY[0][2] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.019      ; 305.881    ;
; -304.806 ; d1_1[-12] ; IMP_DUMMY[0][2] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.019      ; 305.857    ;
; -304.776 ; d1_1[-2]  ; IMP_DUMMY[0][2] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.007      ; 305.815    ;
; -304.730 ; d1_1[-11] ; IMP_DUMMY[0][2] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.019      ; 305.781    ;
; -304.707 ; d1_1[-3]  ; IMP_DUMMY[0][2] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.007      ; 305.746    ;
; -304.672 ; d1_1[-15] ; IMP_DUMMY[0][2] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.019      ; 305.723    ;
; -304.649 ; d1_1[-10] ; IMP_DUMMY[0][2] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.019      ; 305.700    ;
; -304.637 ; d1_1[4]   ; IMP_DUMMY[0][2] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.003      ; 305.672    ;
; -304.636 ; d1_1[-7]  ; IMP_DUMMY[0][2] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.001      ; 305.669    ;
; -304.615 ; d1_1[-5]  ; IMP_DUMMY[0][2] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.001      ; 305.648    ;
; -304.596 ; d1_1[0]   ; IMP_DUMMY[0][0] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; -0.009     ; 305.619    ;
; -304.570 ; d1_1[-1]  ; IMP_DUMMY[0][2] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.012      ; 305.614    ;
; -304.550 ; d1_1[6]   ; IMP_DUMMY[0][2] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.003      ; 305.585    ;
; -304.539 ; d1_1[-13] ; IMP_DUMMY[0][2] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.018      ; 305.589    ;
; -304.431 ; d1_1[7]   ; IMP_DUMMY[0][2] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.003      ; 305.466    ;
; -304.389 ; d1_1[5]   ; IMP_DUMMY[0][2] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.003      ; 305.424    ;
; -304.364 ; d1_1[-6]  ; IMP_DUMMY[0][2] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.003      ; 305.399    ;
; -304.303 ; d1_1[-4]  ; IMP_DUMMY[0][2] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.003      ; 305.338    ;
; -304.199 ; d1_1[2]   ; IMP_DUMMY[0][2] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.003      ; 305.234    ;
; -304.194 ; d1_1[1]   ; IMP_DUMMY[0][2] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.003      ; 305.229    ;
; -304.148 ; d1_1[3]   ; IMP_DUMMY[0][2] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.003      ; 305.183    ;
; -303.891 ; d1_1[0]   ; IMP_DUMMY[0][2] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.003      ; 304.926    ;
; -302.886 ; d1_1[-14] ; IMP_DUMMY[0][3] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.028      ; 303.946    ;
; -302.841 ; d1_1[-8]  ; IMP_DUMMY[0][3] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.028      ; 303.901    ;
; -302.822 ; d1_1[-9]  ; IMP_DUMMY[0][3] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.028      ; 303.882    ;
; -302.798 ; d1_1[-12] ; IMP_DUMMY[0][3] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.028      ; 303.858    ;
; -302.768 ; d1_1[-2]  ; IMP_DUMMY[0][3] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.016      ; 303.816    ;
; -302.722 ; d1_1[-11] ; IMP_DUMMY[0][3] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.028      ; 303.782    ;
; -302.699 ; d1_1[-3]  ; IMP_DUMMY[0][3] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.016      ; 303.747    ;
; -302.664 ; d1_1[-15] ; IMP_DUMMY[0][3] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.028      ; 303.724    ;
; -302.641 ; d1_1[-10] ; IMP_DUMMY[0][3] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.028      ; 303.701    ;
; -302.629 ; d1_1[4]   ; IMP_DUMMY[0][3] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.012      ; 303.673    ;
; -302.628 ; d1_1[-7]  ; IMP_DUMMY[0][3] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.010      ; 303.670    ;
; -302.607 ; d1_1[-5]  ; IMP_DUMMY[0][3] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.010      ; 303.649    ;
; -302.562 ; d1_1[-1]  ; IMP_DUMMY[0][3] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.021      ; 303.615    ;
; -302.542 ; d1_1[6]   ; IMP_DUMMY[0][3] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.012      ; 303.586    ;
; -302.531 ; d1_1[-13] ; IMP_DUMMY[0][3] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.027      ; 303.590    ;
; -302.423 ; d1_1[7]   ; IMP_DUMMY[0][3] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.012      ; 303.467    ;
; -302.381 ; d1_1[5]   ; IMP_DUMMY[0][3] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.012      ; 303.425    ;
; -302.356 ; d1_1[-6]  ; IMP_DUMMY[0][3] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.012      ; 303.400    ;
; -302.295 ; d1_1[-4]  ; IMP_DUMMY[0][3] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.012      ; 303.339    ;
; -302.191 ; d1_1[2]   ; IMP_DUMMY[0][3] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.012      ; 303.235    ;
; -302.186 ; d1_1[1]   ; IMP_DUMMY[0][3] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.012      ; 303.230    ;
; -302.140 ; d1_1[3]   ; IMP_DUMMY[0][3] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.012      ; 303.184    ;
; -301.974 ; d1_1[-14] ; IMP_DUMMY[0][5] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.036      ; 303.042    ;
; -301.969 ; d1_1[-14] ; IMP_DUMMY[0][6] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.031      ; 303.032    ;
; -301.969 ; d1_1[-14] ; IMP_DUMMY[0][7] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.031      ; 303.032    ;
; -301.929 ; d1_1[-8]  ; IMP_DUMMY[0][5] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.036      ; 302.997    ;
; -301.924 ; d1_1[-8]  ; IMP_DUMMY[0][6] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.031      ; 302.987    ;
; -301.924 ; d1_1[-8]  ; IMP_DUMMY[0][7] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.031      ; 302.987    ;
; -301.910 ; d1_1[-9]  ; IMP_DUMMY[0][5] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.036      ; 302.978    ;
; -301.905 ; d1_1[-9]  ; IMP_DUMMY[0][6] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.031      ; 302.968    ;
; -301.905 ; d1_1[-9]  ; IMP_DUMMY[0][7] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.031      ; 302.968    ;
+----------+-----------+-----------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_50Mhz'                                                                                  ;
+--------+-------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+-------------------+--------------+-------------+--------------+------------+------------+
; -1.569 ; counter[23] ; drv_i.io.SData[5] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.003     ; 2.598      ;
; -1.548 ; counter[23] ; innerCounter[0]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.001     ; 2.579      ;
; -1.548 ; counter[23] ; innerCounter[1]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.001     ; 2.579      ;
; -1.548 ; counter[23] ; innerCounter[2]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.001     ; 2.579      ;
; -1.548 ; counter[23] ; innerCounter[4]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.001     ; 2.579      ;
; -1.548 ; counter[23] ; innerCounter[8]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.001     ; 2.579      ;
; -1.548 ; counter[23] ; innerCounter[9]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.001     ; 2.579      ;
; -1.548 ; counter[23] ; innerCounter[10]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.001     ; 2.579      ;
; -1.548 ; counter[23] ; innerCounter[11]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.001     ; 2.579      ;
; -1.548 ; counter[23] ; innerCounter[12]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.001     ; 2.579      ;
; -1.548 ; counter[23] ; innerCounter[13]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.001     ; 2.579      ;
; -1.548 ; counter[23] ; innerCounter[15]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.001     ; 2.579      ;
; -1.548 ; counter[23] ; innerCounter[7]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.001     ; 2.579      ;
; -1.548 ; counter[23] ; innerCounter[14]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.001     ; 2.579      ;
; -1.543 ; counter[23] ; innerCounter[6]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.000      ; 2.575      ;
; -1.535 ; counter[23] ; drv_i.io.SData[6] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.008     ; 2.559      ;
; -1.535 ; counter[23] ; drv_i.io.SData[7] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.008     ; 2.559      ;
; -1.529 ; counter[7]  ; counter[31]       ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.009     ; 2.552      ;
; -1.518 ; counter[4]  ; counter[31]       ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.009     ; 2.541      ;
; -1.517 ; counter[23] ; innerCounter[16]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.005     ; 2.544      ;
; -1.517 ; counter[23] ; innerCounter[17]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.005     ; 2.544      ;
; -1.517 ; counter[23] ; innerCounter[18]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.005     ; 2.544      ;
; -1.517 ; counter[23] ; innerCounter[19]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.005     ; 2.544      ;
; -1.517 ; counter[23] ; innerCounter[20]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.005     ; 2.544      ;
; -1.517 ; counter[23] ; innerCounter[21]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.005     ; 2.544      ;
; -1.517 ; counter[23] ; innerCounter[22]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.005     ; 2.544      ;
; -1.517 ; counter[23] ; innerCounter[23]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.005     ; 2.544      ;
; -1.517 ; counter[23] ; innerCounter[24]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.005     ; 2.544      ;
; -1.517 ; counter[23] ; innerCounter[25]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.005     ; 2.544      ;
; -1.517 ; counter[23] ; innerCounter[26]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.005     ; 2.544      ;
; -1.517 ; counter[23] ; innerCounter[27]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.005     ; 2.544      ;
; -1.517 ; counter[23] ; innerCounter[28]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.005     ; 2.544      ;
; -1.517 ; counter[23] ; innerCounter[29]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.005     ; 2.544      ;
; -1.517 ; counter[23] ; innerCounter[30]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.005     ; 2.544      ;
; -1.517 ; counter[23] ; innerCounter[31]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.005     ; 2.544      ;
; -1.510 ; counter[25] ; drv_i.io.SData[5] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.003     ; 2.539      ;
; -1.502 ; counter[24] ; drv_i.io.SData[5] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.003     ; 2.531      ;
; -1.489 ; counter[25] ; innerCounter[0]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.001     ; 2.520      ;
; -1.489 ; counter[25] ; innerCounter[1]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.001     ; 2.520      ;
; -1.489 ; counter[25] ; innerCounter[2]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.001     ; 2.520      ;
; -1.489 ; counter[25] ; innerCounter[4]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.001     ; 2.520      ;
; -1.489 ; counter[25] ; innerCounter[8]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.001     ; 2.520      ;
; -1.489 ; counter[25] ; innerCounter[9]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.001     ; 2.520      ;
; -1.489 ; counter[25] ; innerCounter[10]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.001     ; 2.520      ;
; -1.489 ; counter[25] ; innerCounter[11]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.001     ; 2.520      ;
; -1.489 ; counter[25] ; innerCounter[12]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.001     ; 2.520      ;
; -1.489 ; counter[25] ; innerCounter[13]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.001     ; 2.520      ;
; -1.489 ; counter[25] ; innerCounter[15]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.001     ; 2.520      ;
; -1.489 ; counter[25] ; innerCounter[7]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.001     ; 2.520      ;
; -1.489 ; counter[25] ; innerCounter[14]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.001     ; 2.520      ;
; -1.486 ; counter[0]  ; counter[31]       ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.006      ; 2.524      ;
; -1.484 ; counter[25] ; innerCounter[6]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.000      ; 2.516      ;
; -1.481 ; counter[24] ; innerCounter[0]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.001     ; 2.512      ;
; -1.481 ; counter[24] ; innerCounter[1]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.001     ; 2.512      ;
; -1.481 ; counter[24] ; innerCounter[2]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.001     ; 2.512      ;
; -1.481 ; counter[24] ; innerCounter[4]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.001     ; 2.512      ;
; -1.481 ; counter[24] ; innerCounter[8]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.001     ; 2.512      ;
; -1.481 ; counter[24] ; innerCounter[9]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.001     ; 2.512      ;
; -1.481 ; counter[24] ; innerCounter[10]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.001     ; 2.512      ;
; -1.481 ; counter[24] ; innerCounter[11]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.001     ; 2.512      ;
; -1.481 ; counter[24] ; innerCounter[12]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.001     ; 2.512      ;
; -1.481 ; counter[24] ; innerCounter[13]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.001     ; 2.512      ;
; -1.481 ; counter[24] ; innerCounter[15]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.001     ; 2.512      ;
; -1.481 ; counter[24] ; innerCounter[7]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.001     ; 2.512      ;
; -1.481 ; counter[24] ; innerCounter[14]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.001     ; 2.512      ;
; -1.476 ; counter[24] ; innerCounter[6]   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.000      ; 2.508      ;
; -1.476 ; counter[25] ; drv_i.io.SData[6] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.008     ; 2.500      ;
; -1.476 ; counter[25] ; drv_i.io.SData[7] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.008     ; 2.500      ;
; -1.468 ; counter[24] ; drv_i.io.SData[6] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.008     ; 2.492      ;
; -1.468 ; counter[24] ; drv_i.io.SData[7] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.008     ; 2.492      ;
; -1.458 ; counter[25] ; innerCounter[16]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.005     ; 2.485      ;
; -1.458 ; counter[25] ; innerCounter[17]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.005     ; 2.485      ;
; -1.458 ; counter[25] ; innerCounter[18]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.005     ; 2.485      ;
; -1.458 ; counter[25] ; innerCounter[19]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.005     ; 2.485      ;
; -1.458 ; counter[25] ; innerCounter[20]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.005     ; 2.485      ;
; -1.458 ; counter[25] ; innerCounter[21]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.005     ; 2.485      ;
; -1.458 ; counter[25] ; innerCounter[22]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.005     ; 2.485      ;
; -1.458 ; counter[25] ; innerCounter[23]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.005     ; 2.485      ;
; -1.458 ; counter[25] ; innerCounter[24]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.005     ; 2.485      ;
; -1.458 ; counter[25] ; innerCounter[25]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.005     ; 2.485      ;
; -1.458 ; counter[25] ; innerCounter[26]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.005     ; 2.485      ;
; -1.458 ; counter[25] ; innerCounter[27]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.005     ; 2.485      ;
; -1.458 ; counter[25] ; innerCounter[28]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.005     ; 2.485      ;
; -1.458 ; counter[25] ; innerCounter[29]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.005     ; 2.485      ;
; -1.458 ; counter[25] ; innerCounter[30]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.005     ; 2.485      ;
; -1.458 ; counter[25] ; innerCounter[31]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.005     ; 2.485      ;
; -1.458 ; counter[1]  ; counter[31]       ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.006      ; 2.496      ;
; -1.457 ; counter[22] ; drv_i.io.SData[5] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.006      ; 2.495      ;
; -1.453 ; counter[7]  ; drv_i.io.SData[5] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.004     ; 2.481      ;
; -1.451 ; counter[23] ; drv_i.io.SData[3] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.011     ; 2.472      ;
; -1.451 ; counter[9]  ; drv_i.io.SData[5] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.004     ; 2.479      ;
; -1.450 ; counter[24] ; innerCounter[16]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.005     ; 2.477      ;
; -1.450 ; counter[24] ; innerCounter[17]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.005     ; 2.477      ;
; -1.450 ; counter[24] ; innerCounter[18]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.005     ; 2.477      ;
; -1.450 ; counter[24] ; innerCounter[19]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.005     ; 2.477      ;
; -1.450 ; counter[24] ; innerCounter[20]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.005     ; 2.477      ;
; -1.450 ; counter[24] ; innerCounter[21]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.005     ; 2.477      ;
; -1.450 ; counter[24] ; innerCounter[22]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.005     ; 2.477      ;
; -1.450 ; counter[24] ; innerCounter[23]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.005     ; 2.477      ;
; -1.450 ; counter[24] ; innerCounter[24]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.005     ; 2.477      ;
+--------+-------------+-------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLK_400HZ'                                                                                                      ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; -0.077 ; CLK_COUNT_10HZ[0]        ; CLK_COUNT_10HZ[0]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.109      ;
; -0.077 ; CLK_COUNT_10HZ[0]        ; CLK_COUNT_10HZ[1]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.109      ;
; -0.077 ; CLK_COUNT_10HZ[0]        ; CLK_COUNT_10HZ[2]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.109      ;
; -0.077 ; CLK_COUNT_10HZ[0]        ; CLK_COUNT_10HZ[3]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.109      ;
; -0.077 ; CLK_COUNT_10HZ[0]        ; CLK_COUNT_10HZ[5]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.109      ;
; -0.077 ; CLK_COUNT_10HZ[0]        ; CLK_COUNT_10HZ[6]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.109      ;
; -0.077 ; CLK_COUNT_10HZ[0]        ; CLK_COUNT_10HZ[7]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.109      ;
; -0.077 ; CLK_COUNT_10HZ[0]        ; CLK_COUNT_10HZ[4]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.109      ;
; -0.039 ; CLK_COUNT_10HZ[6]        ; CLK_COUNT_10HZ[0]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.071      ;
; -0.039 ; CLK_COUNT_10HZ[6]        ; CLK_COUNT_10HZ[1]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.071      ;
; -0.039 ; CLK_COUNT_10HZ[6]        ; CLK_COUNT_10HZ[2]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.071      ;
; -0.039 ; CLK_COUNT_10HZ[6]        ; CLK_COUNT_10HZ[3]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.071      ;
; -0.039 ; CLK_COUNT_10HZ[6]        ; CLK_COUNT_10HZ[5]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.071      ;
; -0.039 ; CLK_COUNT_10HZ[6]        ; CLK_COUNT_10HZ[6]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.071      ;
; -0.039 ; CLK_COUNT_10HZ[6]        ; CLK_COUNT_10HZ[7]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.071      ;
; -0.039 ; CLK_COUNT_10HZ[6]        ; CLK_COUNT_10HZ[4]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.071      ;
; -0.005 ; CLK_COUNT_10HZ[5]        ; CLK_COUNT_10HZ[0]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.037      ;
; -0.005 ; CLK_COUNT_10HZ[5]        ; CLK_COUNT_10HZ[1]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.037      ;
; -0.005 ; CLK_COUNT_10HZ[5]        ; CLK_COUNT_10HZ[2]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.037      ;
; -0.005 ; CLK_COUNT_10HZ[5]        ; CLK_COUNT_10HZ[3]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.037      ;
; -0.005 ; CLK_COUNT_10HZ[5]        ; CLK_COUNT_10HZ[5]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.037      ;
; -0.005 ; CLK_COUNT_10HZ[5]        ; CLK_COUNT_10HZ[6]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.037      ;
; -0.005 ; CLK_COUNT_10HZ[5]        ; CLK_COUNT_10HZ[7]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.037      ;
; -0.005 ; CLK_COUNT_10HZ[5]        ; CLK_COUNT_10HZ[4]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.037      ;
; 0.001  ; CLK_COUNT_10HZ[3]        ; CLK_COUNT_10HZ[0]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.031      ;
; 0.001  ; CLK_COUNT_10HZ[3]        ; CLK_COUNT_10HZ[1]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.031      ;
; 0.001  ; CLK_COUNT_10HZ[3]        ; CLK_COUNT_10HZ[2]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.031      ;
; 0.001  ; CLK_COUNT_10HZ[3]        ; CLK_COUNT_10HZ[3]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.031      ;
; 0.001  ; CLK_COUNT_10HZ[3]        ; CLK_COUNT_10HZ[5]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.031      ;
; 0.001  ; CLK_COUNT_10HZ[3]        ; CLK_COUNT_10HZ[6]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.031      ;
; 0.001  ; CLK_COUNT_10HZ[3]        ; CLK_COUNT_10HZ[7]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.031      ;
; 0.001  ; CLK_COUNT_10HZ[3]        ; CLK_COUNT_10HZ[4]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.031      ;
; 0.025  ; CLK_COUNT_10HZ[7]        ; CLK_COUNT_10HZ[0]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.007      ;
; 0.025  ; CLK_COUNT_10HZ[7]        ; CLK_COUNT_10HZ[1]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.007      ;
; 0.025  ; CLK_COUNT_10HZ[7]        ; CLK_COUNT_10HZ[2]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.007      ;
; 0.025  ; CLK_COUNT_10HZ[7]        ; CLK_COUNT_10HZ[3]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.007      ;
; 0.025  ; CLK_COUNT_10HZ[7]        ; CLK_COUNT_10HZ[5]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.007      ;
; 0.025  ; CLK_COUNT_10HZ[7]        ; CLK_COUNT_10HZ[6]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.007      ;
; 0.025  ; CLK_COUNT_10HZ[7]        ; CLK_COUNT_10HZ[7]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.007      ;
; 0.025  ; CLK_COUNT_10HZ[7]        ; CLK_COUNT_10HZ[4]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.007      ;
; 0.040  ; CLK_COUNT_10HZ[6]        ; CLK_10HZ                 ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 0.992      ;
; 0.050  ; CLK_COUNT_10HZ[4]        ; CLK_COUNT_10HZ[0]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 0.982      ;
; 0.050  ; CLK_COUNT_10HZ[1]        ; CLK_COUNT_10HZ[0]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 0.982      ;
; 0.050  ; CLK_COUNT_10HZ[4]        ; CLK_COUNT_10HZ[1]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 0.982      ;
; 0.050  ; CLK_COUNT_10HZ[1]        ; CLK_COUNT_10HZ[1]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 0.982      ;
; 0.050  ; CLK_COUNT_10HZ[4]        ; CLK_COUNT_10HZ[2]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 0.982      ;
; 0.050  ; CLK_COUNT_10HZ[1]        ; CLK_COUNT_10HZ[2]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 0.982      ;
; 0.050  ; CLK_COUNT_10HZ[4]        ; CLK_COUNT_10HZ[3]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 0.982      ;
; 0.050  ; CLK_COUNT_10HZ[1]        ; CLK_COUNT_10HZ[3]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 0.982      ;
; 0.050  ; CLK_COUNT_10HZ[4]        ; CLK_COUNT_10HZ[5]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 0.982      ;
; 0.050  ; CLK_COUNT_10HZ[1]        ; CLK_COUNT_10HZ[5]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 0.982      ;
; 0.050  ; CLK_COUNT_10HZ[4]        ; CLK_COUNT_10HZ[6]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 0.982      ;
; 0.050  ; CLK_COUNT_10HZ[1]        ; CLK_COUNT_10HZ[6]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 0.982      ;
; 0.050  ; CLK_COUNT_10HZ[4]        ; CLK_COUNT_10HZ[7]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 0.982      ;
; 0.050  ; CLK_COUNT_10HZ[1]        ; CLK_COUNT_10HZ[7]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 0.982      ;
; 0.050  ; CLK_COUNT_10HZ[4]        ; CLK_COUNT_10HZ[4]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 0.982      ;
; 0.050  ; CLK_COUNT_10HZ[1]        ; CLK_COUNT_10HZ[4]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 0.982      ;
; 0.074  ; CLK_COUNT_10HZ[5]        ; CLK_10HZ                 ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 0.958      ;
; 0.104  ; CLK_COUNT_10HZ[7]        ; CLK_10HZ                 ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 0.928      ;
; 0.155  ; CLK_COUNT_10HZ[2]        ; CLK_COUNT_10HZ[0]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 0.877      ;
; 0.155  ; CLK_COUNT_10HZ[2]        ; CLK_COUNT_10HZ[1]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 0.877      ;
; 0.155  ; CLK_COUNT_10HZ[2]        ; CLK_COUNT_10HZ[2]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 0.877      ;
; 0.155  ; CLK_COUNT_10HZ[2]        ; CLK_COUNT_10HZ[3]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 0.877      ;
; 0.155  ; CLK_COUNT_10HZ[2]        ; CLK_COUNT_10HZ[5]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 0.877      ;
; 0.155  ; CLK_COUNT_10HZ[2]        ; CLK_COUNT_10HZ[6]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 0.877      ;
; 0.155  ; CLK_COUNT_10HZ[2]        ; CLK_COUNT_10HZ[7]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 0.877      ;
; 0.155  ; CLK_COUNT_10HZ[2]        ; CLK_COUNT_10HZ[4]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 0.877      ;
; 0.170  ; CLK_COUNT_10HZ[0]        ; CLK_10HZ                 ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 0.862      ;
; 0.186  ; CLK_COUNT_10HZ[2]        ; CLK_10HZ                 ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 0.846      ;
; 0.191  ; state.HOLD               ; DATA_BUS_VALUE[4]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 0.841      ;
; 0.238  ; state.TOGGLE_E           ; DATA_BUS_VALUE[2]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.002      ; 0.796      ;
; 0.247  ; state.HOLD               ; DATA_BUS_VALUE[3]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; -0.002     ; 0.783      ;
; 0.250  ; state.RESET1             ; DATA_BUS_VALUE[3]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 0.782      ;
; 0.251  ; CLK_COUNT_10HZ[4]        ; CLK_10HZ                 ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 0.781      ;
; 0.252  ; state.RESET1             ; DATA_BUS_VALUE[5]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 0.780      ;
; 0.253  ; CLK_COUNT_10HZ[3]        ; CLK_10HZ                 ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 0.779      ;
; 0.254  ; state.HOLD               ; DATA_BUS_VALUE[2]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.002      ; 0.780      ;
; 0.255  ; state.TOGGLE_E           ; DATA_BUS_VALUE[3]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; -0.002     ; 0.775      ;
; 0.256  ; state.WRITE_CHAR3        ; DATA_BUS_VALUE[3]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; -0.002     ; 0.774      ;
; 0.257  ; DATA_BUS_VALUE[3]        ; DATA_BUS_VALUE[3]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 0.775      ;
; 0.258  ; state.WRITE_CHAR3        ; DATA_BUS_VALUE[5]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; -0.002     ; 0.772      ;
; 0.259  ; next_command.WRITE_CHAR1 ; next_command.WRITE_CHAR1 ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 0.773      ;
; 0.260  ; state.RESET2             ; DATA_BUS_VALUE[3]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 0.772      ;
; 0.262  ; state.RESET2             ; DATA_BUS_VALUE[5]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 0.770      ;
; 0.266  ; state.WRITE_CHAR3        ; DATA_BUS_VALUE[0]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 0.766      ;
; 0.276  ; state.WRITE_CHAR1        ; LCD_RS~reg0              ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.002      ; 0.758      ;
; 0.280  ; state.HOLD               ; next_command.RESET2      ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; -0.002     ; 0.750      ;
; 0.280  ; state.HOLD               ; DATA_BUS_VALUE[6]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; -0.002     ; 0.750      ;
; 0.281  ; state.HOLD               ; next_command.WRITE_CHAR3 ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; -0.002     ; 0.749      ;
; 0.281  ; state.HOLD               ; LCD_E~reg0               ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; -0.002     ; 0.749      ;
; 0.284  ; state.WRITE_CHAR1        ; DATA_BUS_VALUE[4]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 0.748      ;
; 0.299  ; CLK_COUNT_10HZ[1]        ; CLK_10HZ                 ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 0.733      ;
; 0.306  ; state.TOGGLE_E           ; DATA_BUS_VALUE[6]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; -0.002     ; 0.724      ;
; 0.307  ; state.TOGGLE_E           ; next_command.RESET2      ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; -0.002     ; 0.723      ;
; 0.307  ; state.TOGGLE_E           ; next_command.WRITE_CHAR3 ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; -0.002     ; 0.723      ;
; 0.308  ; state.FUNC_SET           ; DATA_BUS_VALUE[3]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; -0.002     ; 0.722      ;
; 0.310  ; state.FUNC_SET           ; DATA_BUS_VALUE[5]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; -0.002     ; 0.720      ;
; 0.314  ; state.TOGGLE_E           ; DATA_BUS_VALUE[0]        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 0.718      ;
; 0.317  ; state.TOGGLE_E           ; next_command.DISPLAY_OFF ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; -0.002     ; 0.713      ;
; 0.318  ; state.TOGGLE_E           ; next_command.RESET3      ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; -0.002     ; 0.712      ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLK_10HZ'                                                                              ;
+-------+--------------+--------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node    ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------+--------------+--------------+-------------+--------------+------------+------------+
; 0.064 ; BCD_TSEC[2]  ; BCD_SECD0[1] ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 0.968      ;
; 0.064 ; BCD_TSEC[2]  ; BCD_SECD0[2] ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 0.968      ;
; 0.064 ; BCD_TSEC[2]  ; BCD_SECD0[3] ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 0.968      ;
; 0.064 ; BCD_TSEC[2]  ; BCD_SECD0[0] ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 0.968      ;
; 0.078 ; BCD_TSEC[1]  ; BCD_SECD0[1] ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 0.954      ;
; 0.078 ; BCD_TSEC[1]  ; BCD_SECD0[2] ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 0.954      ;
; 0.078 ; BCD_TSEC[1]  ; BCD_SECD0[3] ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 0.954      ;
; 0.078 ; BCD_TSEC[1]  ; BCD_SECD0[0] ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 0.954      ;
; 0.144 ; BCD_TSEC[0]  ; BCD_SECD0[1] ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 0.888      ;
; 0.144 ; BCD_TSEC[0]  ; BCD_SECD0[2] ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 0.888      ;
; 0.144 ; BCD_TSEC[0]  ; BCD_SECD0[3] ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 0.888      ;
; 0.144 ; BCD_TSEC[0]  ; BCD_SECD0[0] ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 0.888      ;
; 0.193 ; BCD_TSEC[3]  ; BCD_SECD0[1] ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 0.839      ;
; 0.193 ; BCD_TSEC[3]  ; BCD_SECD0[2] ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 0.839      ;
; 0.193 ; BCD_TSEC[3]  ; BCD_SECD0[3] ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 0.839      ;
; 0.193 ; BCD_TSEC[3]  ; BCD_SECD0[0] ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 0.839      ;
; 0.336 ; BCD_TSEC[3]  ; BCD_TSEC[2]  ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 0.696      ;
; 0.409 ; BCD_TSEC[0]  ; BCD_TSEC[3]  ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 0.623      ;
; 0.421 ; BCD_TSEC[3]  ; BCD_TSEC[0]  ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 0.611      ;
; 0.422 ; BCD_TSEC[3]  ; BCD_TSEC[1]  ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 0.610      ;
; 0.425 ; BCD_TSEC[1]  ; BCD_TSEC[2]  ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 0.607      ;
; 0.432 ; BCD_TSEC[2]  ; BCD_TSEC[3]  ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 0.600      ;
; 0.434 ; BCD_TSEC[2]  ; BCD_TSEC[0]  ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 0.598      ;
; 0.488 ; BCD_SECD0[0] ; BCD_SECD0[1] ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 0.544      ;
; 0.489 ; BCD_SECD0[0] ; BCD_SECD0[3] ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 0.543      ;
; 0.490 ; BCD_SECD0[0] ; BCD_SECD0[2] ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 0.542      ;
; 0.502 ; BCD_SECD0[2] ; BCD_SECD0[0] ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 0.530      ;
; 0.509 ; BCD_SECD0[1] ; BCD_SECD0[2] ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 0.523      ;
; 0.510 ; BCD_SECD0[1] ; BCD_SECD0[3] ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 0.522      ;
; 0.511 ; BCD_SECD0[1] ; BCD_SECD0[0] ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 0.521      ;
; 0.544 ; BCD_TSEC[0]  ; BCD_TSEC[2]  ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 0.488      ;
; 0.547 ; BCD_TSEC[0]  ; BCD_TSEC[1]  ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 0.485      ;
; 0.554 ; BCD_TSEC[1]  ; BCD_TSEC[3]  ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 0.478      ;
; 0.556 ; BCD_TSEC[1]  ; BCD_TSEC[0]  ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 0.476      ;
; 0.628 ; BCD_SECD0[3] ; BCD_SECD0[0] ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 0.404      ;
; 0.630 ; BCD_SECD0[3] ; BCD_SECD0[1] ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 0.402      ;
; 0.630 ; BCD_SECD0[3] ; BCD_SECD0[2] ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 0.402      ;
; 0.632 ; BCD_SECD0[2] ; BCD_SECD0[3] ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 0.400      ;
; 0.665 ; BCD_TSEC[2]  ; BCD_TSEC[2]  ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; BCD_TSEC[3]  ; BCD_TSEC[3]  ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; BCD_TSEC[0]  ; BCD_TSEC[0]  ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; BCD_TSEC[1]  ; BCD_TSEC[1]  ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; BCD_SECD0[1] ; BCD_SECD0[1] ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; BCD_SECD0[3] ; BCD_SECD0[3] ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; BCD_SECD0[2] ; BCD_SECD0[2] ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; BCD_SECD0[0] ; BCD_SECD0[0] ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 0.367      ;
+-------+--------------+--------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLK_2MHZ'                                                                                ;
+-------+---------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node     ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+---------------+--------------+-------------+--------------+------------+------------+
; 0.143 ; COUNT_DAC[0]  ; COUNT_DAC[1]  ; CLK_2MHZ     ; CLK_2MHZ    ; 1.000        ; 0.000      ; 0.889      ;
; 0.148 ; COUNT_DAC[0]  ; GPIO0[0]~reg0 ; CLK_2MHZ     ; CLK_2MHZ    ; 1.000        ; 0.000      ; 0.884      ;
; 0.181 ; DELAY_90      ; COUNT_DAC[0]  ; CLK_2MHZ     ; CLK_2MHZ    ; 1.000        ; 0.000      ; 0.851      ;
; 0.181 ; DELAY_90      ; COUNT_DAC[1]  ; CLK_2MHZ     ; CLK_2MHZ    ; 1.000        ; 0.000      ; 0.851      ;
; 0.362 ; COUNT_DAC[0]  ; COUNT_DAC[0]  ; CLK_2MHZ     ; CLK_2MHZ    ; 1.000        ; 0.000      ; 0.670      ;
; 0.398 ; COUNT_DAC[1]  ; COUNT_DAC[1]  ; CLK_2MHZ     ; CLK_2MHZ    ; 1.000        ; 0.000      ; 0.634      ;
; 0.403 ; COUNT_DAC[1]  ; GPIO0[0]~reg0 ; CLK_2MHZ     ; CLK_2MHZ    ; 1.000        ; 0.000      ; 0.629      ;
; 0.510 ; DELAY_90      ; GPIO0[0]~reg0 ; CLK_2MHZ     ; CLK_2MHZ    ; 1.000        ; 0.000      ; 0.522      ;
; 0.636 ; DELAY_90      ; r_w1          ; CLK_2MHZ     ; CLK_2MHZ    ; 1.000        ; 0.000      ; 0.396      ;
; 0.665 ; DELAY_90      ; DELAY_90      ; CLK_2MHZ     ; CLK_2MHZ    ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; GPIO0[0]~reg0 ; GPIO0[0]~reg0 ; CLK_2MHZ     ; CLK_2MHZ    ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; r_w1          ; r_w1          ; CLK_2MHZ     ; CLK_2MHZ    ; 1.000        ; 0.000      ; 0.367      ;
+-------+---------------+---------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLK_400HZ'                                                                                                           ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; -1.687 ; CLK_10HZ                   ; CLK_10HZ                   ; CLK_10HZ     ; CLK_400HZ   ; 0.000        ; 1.761      ; 0.367      ;
; -1.187 ; CLK_10HZ                   ; CLK_10HZ                   ; CLK_10HZ     ; CLK_400HZ   ; -0.500       ; 1.761      ; 0.367      ;
; 0.215  ; state.TOGGLE_E             ; state.TOGGLE_E             ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; next_command.RESET2        ; next_command.RESET2        ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; next_command.RESET3        ; next_command.RESET3        ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; next_command.FUNC_SET      ; next_command.FUNC_SET      ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; next_command.DISPLAY_OFF   ; next_command.DISPLAY_OFF   ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; next_command.DISPLAY_CLEAR ; next_command.DISPLAY_CLEAR ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; next_command.DISPLAY_ON    ; next_command.DISPLAY_ON    ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; next_command.MODE_SET      ; next_command.MODE_SET      ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; DATA_BUS_VALUE[6]          ; DATA_BUS_VALUE[6]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; next_command.WRITE_CHAR3   ; next_command.WRITE_CHAR3   ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; next_command.RETURN_HOME   ; next_command.RETURN_HOME   ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_E~reg0                 ; LCD_E~reg0                 ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; DATA_BUS_VALUE[7]          ; DATA_BUS_VALUE[7]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.367      ;
; 0.239  ; next_command.FUNC_SET      ; state.FUNC_SET             ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.391      ;
; 0.239  ; next_command.DISPLAY_OFF   ; state.DISPLAY_OFF          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.391      ;
; 0.241  ; DATA_BUS_VALUE[6]          ; state.WRITE_CHAR2          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.393      ;
; 0.241  ; state.RETURN_HOME          ; DATA_BUS_VALUE[7]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.393      ;
; 0.248  ; state.RESET1               ; next_command.RESET2        ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.400      ;
; 0.252  ; state.WRITE_CHAR2          ; next_command.WRITE_CHAR3   ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.404      ;
; 0.276  ; state.HOLD                 ; next_command.FUNC_SET      ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.428      ;
; 0.277  ; state.HOLD                 ; state.TOGGLE_E             ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.429      ;
; 0.300  ; state.MODE_SET             ; DATA_BUS_VALUE[2]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.452      ;
; 0.315  ; next_command.RESET3        ; state.RESET3               ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.002      ; 0.469      ;
; 0.319  ; next_command.DISPLAY_ON    ; state.DISPLAY_ON           ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; -0.002     ; 0.469      ;
; 0.321  ; next_command.RETURN_HOME   ; state.RETURN_HOME          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.473      ;
; 0.323  ; next_command.WRITE_CHAR3   ; state.WRITE_CHAR3          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.002      ; 0.477      ;
; 0.325  ; state.DISPLAY_OFF          ; next_command.DISPLAY_CLEAR ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.002      ; 0.479      ;
; 0.329  ; next_command.WRITE_CHAR1   ; state.WRITE_CHAR1          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.481      ;
; 0.332  ; CLK_COUNT_10HZ[7]          ; CLK_COUNT_10HZ[7]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.484      ;
; 0.341  ; state.DISPLAY_ON           ; next_command.MODE_SET      ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.002      ; 0.495      ;
; 0.343  ; state.WRITE_CHAR3          ; next_command.RETURN_HOME   ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.002      ; 0.497      ;
; 0.345  ; state.HOLD                 ; next_command.DISPLAY_OFF   ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; -0.002     ; 0.495      ;
; 0.346  ; state.HOLD                 ; state.RESET2               ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; -0.002     ; 0.496      ;
; 0.346  ; state.HOLD                 ; next_command.RESET3        ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; -0.002     ; 0.496      ;
; 0.352  ; state.TOGGLE_E             ; state.HOLD                 ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.504      ;
; 0.357  ; state.DISPLAY_CLEAR        ; next_command.DISPLAY_ON    ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.509      ;
; 0.360  ; CLK_COUNT_10HZ[6]          ; CLK_COUNT_10HZ[6]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; CLK_COUNT_10HZ[4]          ; CLK_COUNT_10HZ[4]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.512      ;
; 0.361  ; next_command.MODE_SET      ; state.MODE_SET             ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.513      ;
; 0.362  ; next_command.RESET2        ; state.RESET2               ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.514      ;
; 0.364  ; state.RESET2               ; next_command.RESET3        ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.516      ;
; 0.365  ; state.DISPLAY_CLEAR        ; DATA_BUS_VALUE[0]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; -0.002     ; 0.515      ;
; 0.365  ; state.TOGGLE_E             ; next_command.DISPLAY_ON    ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.002      ; 0.519      ;
; 0.367  ; CLK_COUNT_10HZ[2]          ; CLK_COUNT_10HZ[2]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.519      ;
; 0.375  ; state.DISPLAY_OFF          ; DATA_BUS_VALUE[3]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.527      ;
; 0.376  ; CLK_COUNT_10HZ[5]          ; CLK_COUNT_10HZ[5]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.528      ;
; 0.377  ; CLK_COUNT_10HZ[3]          ; CLK_COUNT_10HZ[3]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.529      ;
; 0.382  ; CLK_COUNT_10HZ[0]          ; CLK_COUNT_10HZ[0]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.534      ;
; 0.383  ; CLK_COUNT_10HZ[1]          ; CLK_COUNT_10HZ[1]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.535      ;
; 0.388  ; state.RESET3               ; next_command.FUNC_SET      ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.540      ;
; 0.392  ; next_command.DISPLAY_CLEAR ; state.DISPLAY_CLEAR        ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.002      ; 0.546      ;
; 0.398  ; state.HOLD                 ; state.DISPLAY_ON           ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.550      ;
; 0.398  ; state.HOLD                 ; state.WRITE_CHAR3          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.550      ;
; 0.399  ; state.HOLD                 ; state.RESET3               ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.551      ;
; 0.400  ; state.HOLD                 ; state.FUNC_SET             ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.552      ;
; 0.400  ; state.HOLD                 ; state.WRITE_CHAR1          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.552      ;
; 0.413  ; state.WRITE_CHAR1          ; DATA_BUS_VALUE[6]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; -0.002     ; 0.563      ;
; 0.413  ; DATA_BUS_VALUE[0]          ; DATA_BUS_VALUE[0]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.565      ;
; 0.437  ; state.RETURN_HOME          ; next_command.WRITE_CHAR1   ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; -0.002     ; 0.587      ;
; 0.445  ; state.HOLD                 ; state.MODE_SET             ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.002      ; 0.599      ;
; 0.446  ; state.TOGGLE_E             ; LCD_E~reg0                 ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; -0.002     ; 0.596      ;
; 0.453  ; state.WRITE_CHAR3          ; DATA_BUS_VALUE[4]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.605      ;
; 0.454  ; state.RESET1               ; DATA_BUS_VALUE[4]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.002      ; 0.608      ;
; 0.461  ; state.WRITE_CHAR2          ; LCD_RS~reg0                ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.004      ; 0.617      ;
; 0.461  ; state.HOLD                 ; next_command.DISPLAY_CLEAR ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.613      ;
; 0.467  ; state.RESET3               ; DATA_BUS_VALUE[3]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; -0.002     ; 0.617      ;
; 0.468  ; state.WRITE_CHAR3          ; DATA_BUS_VALUE[2]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.002      ; 0.622      ;
; 0.469  ; state.RESET3               ; DATA_BUS_VALUE[5]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; -0.002     ; 0.619      ;
; 0.472  ; state.WRITE_CHAR3          ; LCD_RS~reg0                ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.002      ; 0.626      ;
; 0.475  ; state.TOGGLE_E             ; next_command.MODE_SET      ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.002      ; 0.629      ;
; 0.476  ; state.TOGGLE_E             ; next_command.RETURN_HOME   ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.002      ; 0.630      ;
; 0.480  ; state.TOGGLE_E             ; DATA_BUS_VALUE[7]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.002      ; 0.634      ;
; 0.485  ; state.TOGGLE_E             ; next_command.WRITE_CHAR1   ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.637      ;
; 0.486  ; state.RESET3               ; DATA_BUS_VALUE[4]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.638      ;
; 0.489  ; DATA_BUS_VALUE[4]          ; DATA_BUS_VALUE[4]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.641      ;
; 0.490  ; state.DISPLAY_ON           ; DATA_BUS_VALUE[2]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.002      ; 0.644      ;
; 0.497  ; state.MODE_SET             ; next_command.WRITE_CHAR1   ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; -0.002     ; 0.647      ;
; 0.498  ; CLK_COUNT_10HZ[6]          ; CLK_COUNT_10HZ[7]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.650      ;
; 0.498  ; CLK_COUNT_10HZ[4]          ; CLK_COUNT_10HZ[5]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.650      ;
; 0.499  ; state.HOLD                 ; next_command.RETURN_HOME   ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.002      ; 0.653      ;
; 0.500  ; state.HOLD                 ; next_command.DISPLAY_ON    ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.002      ; 0.654      ;
; 0.500  ; state.HOLD                 ; next_command.MODE_SET      ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.002      ; 0.654      ;
; 0.500  ; state.HOLD                 ; DATA_BUS_VALUE[7]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.002      ; 0.654      ;
; 0.502  ; state.RESET2               ; DATA_BUS_VALUE[4]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.002      ; 0.656      ;
; 0.506  ; state.HOLD                 ; state.RETURN_HOME          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.002      ; 0.660      ;
; 0.506  ; state.HOLD                 ; state.DISPLAY_CLEAR        ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.002      ; 0.660      ;
; 0.507  ; state.HOLD                 ; DATA_BUS_VALUE[5]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; -0.002     ; 0.657      ;
; 0.516  ; CLK_COUNT_10HZ[5]          ; CLK_COUNT_10HZ[6]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.668      ;
; 0.517  ; CLK_COUNT_10HZ[3]          ; CLK_COUNT_10HZ[4]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.669      ;
; 0.521  ; DATA_BUS_VALUE[1]          ; DATA_BUS_VALUE[1]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.673      ;
; 0.522  ; CLK_COUNT_10HZ[0]          ; CLK_COUNT_10HZ[1]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.674      ;
; 0.523  ; CLK_COUNT_10HZ[1]          ; CLK_COUNT_10HZ[2]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.675      ;
; 0.525  ; state.TOGGLE_E             ; LCD_RS~reg0                ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.002      ; 0.679      ;
; 0.525  ; state.TOGGLE_E             ; DATA_BUS_VALUE[1]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.002      ; 0.679      ;
; 0.530  ; state.WRITE_CHAR2          ; DATA_BUS_VALUE[5]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.682      ;
; 0.531  ; state.FUNC_SET             ; next_command.DISPLAY_OFF   ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; -0.002     ; 0.681      ;
; 0.533  ; CLK_COUNT_10HZ[4]          ; CLK_COUNT_10HZ[6]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.685      ;
; 0.537  ; state.DISPLAY_ON           ; DATA_BUS_VALUE[3]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; -0.002     ; 0.687      ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_50Mhz'                                                                                                                   ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -1.585 ; CLK_1MHZ                       ; CLK_1MHZ                       ; CLK_1MHZ     ; clk_50Mhz   ; 0.000        ; 1.659      ; 0.367      ;
; -1.582 ; CLK_400HZ                      ; CLK_400HZ                      ; CLK_400HZ    ; clk_50Mhz   ; 0.000        ; 1.656      ; 0.367      ;
; -1.552 ; CLK_2MHZ                       ; CLK_2MHZ                       ; CLK_2MHZ     ; clk_50Mhz   ; 0.000        ; 1.626      ; 0.367      ;
; -1.085 ; CLK_1MHZ                       ; CLK_1MHZ                       ; CLK_1MHZ     ; clk_50Mhz   ; -0.500       ; 1.659      ; 0.367      ;
; -1.082 ; CLK_400HZ                      ; CLK_400HZ                      ; CLK_400HZ    ; clk_50Mhz   ; -0.500       ; 1.656      ; 0.367      ;
; -1.052 ; CLK_2MHZ                       ; CLK_2MHZ                       ; CLK_2MHZ     ; clk_50Mhz   ; -0.500       ; 1.626      ; 0.367      ;
; 0.215  ; slowclk_en                     ; slowclk_en                     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; hal:h|r.count[0]               ; hal:h|r.count[0]               ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; hal:h|r.go                     ; hal:h|r.go                     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; hal:h|r.state.reset_st         ; hal:h|r.state.reset_st         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; devreq:dvrq|r.state.wait_ready ; devreq:dvrq|r.state.wait_ready ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; drv:d|r.st.cfg.cfg_complete    ; drv:d|r.st.cfg.cfg_complete    ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; drv:d|r.st.cfg.cfg             ; drv:d|r.st.cfg.cfg             ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; drv:d|r.st.global.configure    ; drv:d|r.st.global.configure    ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; devreq:dvrq|r.nr.inline[1]     ; devreq:dvrq|r.nr.inline[1]     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; devreq:dvrq|r.shift[0]         ; devreq:dvrq|r.shift[0]         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; devreq:dvrq|r.nr.inline[0]     ; devreq:dvrq|r.nr.inline[0]     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; devreq:dvrq|r.nr.descr_len[1]  ; devreq:dvrq|r.nr.descr_len[1]  ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; drv:d|r.st.irq.ep1_out         ; drv:d|r.st.irq.ep1_out         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; counter[9]                     ; counter[9]                     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; counter[10]                    ; counter[10]                    ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; counter[11]                    ; counter[11]                    ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; counter[12]                    ; counter[12]                    ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; counter[13]                    ; counter[13]                    ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; counter[14]                    ; counter[14]                    ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; counter[15]                    ; counter[15]                    ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; counter[16]                    ; counter[16]                    ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; counter[17]                    ; counter[17]                    ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; counter[18]                    ; counter[18]                    ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; counter[19]                    ; counter[19]                    ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; counter[20]                    ; counter[20]                    ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; counter[21]                    ; counter[21]                    ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; counter[22]                    ; counter[22]                    ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; counter[23]                    ; counter[23]                    ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; counter[24]                    ; counter[24]                    ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; counter[25]                    ; counter[25]                    ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; counter[26]                    ; counter[26]                    ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; counter[27]                    ; counter[27]                    ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; counter[28]                    ; counter[28]                    ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; counter[29]                    ; counter[29]                    ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; counter[30]                    ; counter[30]                    ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; counter[5]                     ; counter[5]                     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; counter[7]                     ; counter[7]                     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; counter[4]                     ; counter[4]                     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; counter[6]                     ; counter[6]                     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; counter[31]                    ; counter[31]                    ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; counter[8]                     ; counter[8]                     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; devreq:dvrq|r.configured       ; devreq:dvrq|r.configured       ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; drv:d|r.st.dev                 ; drv:d|r.st.dev                 ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; drv:d|r.st.TxFSM               ; drv:d|r.st.TxFSM               ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; \demo_send:a[0]                ; \demo_send:a[0]                ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; \demo_send:a[1]                ; \demo_send:a[1]                ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; \demo_send:k                   ; \demo_send:k                   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; devreq:dvrq|r.nr.descr_len[5]  ; devreq:dvrq|r.nr.descr_len[5]  ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; devreq:dvrq|r.nr.inline[2]     ; devreq:dvrq|r.nr.inline[2]     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; devreq:dvrq|r.shift[27]        ; devreq:dvrq|r.shift[27]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; drv:d|r.st.irq.ep0_out         ; drv:d|r.st.irq.ep0_out         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; drv:d|r.st.irq.ctrl            ; drv:d|r.st.irq.ctrl            ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; drv:d|r.st.irq.idev_req        ; drv:d|r.st.irq.idev_req        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; devreq:dvrq|r.state.idle       ; devreq:dvrq|r.state.idle       ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; devreq:dvrq|r.state.set_addr   ; devreq:dvrq|r.state.set_addr   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; devreq:dvrq|r.shift[30]        ; devreq:dvrq|r.shift[30]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; drv:d|r.st.global.gdev_req     ; drv:d|r.st.global.gdev_req     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; hal:h|r.reset                  ; hal:h|r.reset                  ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.239  ; reset_synch                    ; reset_usb                      ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.391      ;
; 0.239  ; drv:d|r.st.irq.ep1_out         ; drv:d|r.st.irq.ep1_out1        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.391      ;
; 0.239  ; drv:d|r.st.irq.ep1_out1        ; drv:d|r.st.irq.ep1_out2        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.391      ;
; 0.239  ; devreq:dvrq|r.configured       ; drv:d|r.st.dev                 ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.391      ;
; 0.242  ; drv:d|r.nr.hdata_out_cfg[0]    ; drv:d|r.nr.hdata_out[0]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.394      ;
; 0.242  ; hal:h|r.state.read_st          ; hal:h|r.state.readA_st         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.394      ;
; 0.243  ; drv:d|r.st.irq.serve_irq2      ; drv:d|r.st.irq.serve_irq3      ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.395      ;
; 0.243  ; innerCounter[31]               ; innerCounter[31]               ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.395      ;
; 0.243  ; drv:d|r.st.irq.ctrl            ; drv:d|r.st.irq.ctrl1           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.395      ;
; 0.243  ; hal:h|r.state.write_st         ; hal:h|r.state.writeA_st        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.395      ;
; 0.243  ; devreq:dvrq|r.state.stall      ; devreq:dvrq|r.shift[27]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.395      ;
; 0.244  ; drv:d|r.st.cfg.cfg11           ; drv:d|r.st.cfg.cfg12           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.396      ;
; 0.244  ; drv:d|r.st.cfg.cfg29           ; drv:d|r.st.cfg.cfg30           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.396      ;
; 0.244  ; drv:d|r.nr.hdata_out_cfg[1]    ; drv:d|r.nr.hdata_out[1]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.396      ;
; 0.244  ; drv:d|r.nr.hdata_out_cfg[3]    ; drv:d|r.nr.hdata_out[3]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.396      ;
; 0.244  ; drv:d|r.st.irq.ctrl7           ; drv:d|r.st.irq.idev_req        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.396      ;
; 0.245  ; drv:d|r.st.cfg.cfg25           ; drv:d|r.st.cfg.cfg26           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.397      ;
; 0.245  ; drv:d|r.st.cfg.cfg27           ; drv:d|r.st.cfg.cfg28           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.397      ;
; 0.245  ; drv:d|r.st.cfg.cfg31           ; drv:d|r.st.cfg.cfg32           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.397      ;
; 0.245  ; drv:d|r.st.irq.TxLoads1        ; drv:d|r.st.irq.TxLoads2        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.397      ;
; 0.245  ; devreq:dvrq|r.nr.cnt[0]        ; devreq:dvrq|r.nr.neq           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.397      ;
; 0.246  ; drv:d|r.nr.int                 ; drv:d|r.st.irq.serve_irq       ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.398      ;
; 0.248  ; drv:d|r.st.cfg.cfg13           ; drv:d|r.st.cfg.cfg14           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.400      ;
; 0.248  ; drv:d|r.st.cfg.cfg20           ; drv:d|r.st.cfg.cfg21           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.400      ;
; 0.249  ; hal:h|r.state.reset_st         ; hal:h|r.state.idle_st          ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.401      ;
; 0.251  ; CLK_COUNT_1MHZ[7]              ; CLK_COUNT_1MHZ[7]              ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.403      ;
; 0.253  ; hal:h|r.count[8]               ; hal:h|r.count[8]               ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.405      ;
; 0.253  ; slowclk_en                     ; hal:h|r.state.reset_st         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.405      ;
; 0.254  ; hal:h|r.state.writeA_st        ; hal:h|r.state.writeB_st        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.406      ;
; 0.254  ; hal:h|r.state.writeA_st        ; hal:h|r.iface.rdy              ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.406      ;
; 0.254  ; devreq:dvrq|r.shift[5]         ; devreq:dvrq|r.nr.hal.data[14]  ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.406      ;
; 0.256  ; hal:h|r.count[0]               ; hal:h|r.go                     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.408      ;
; 0.258  ; devreq:dvrq|r.state.dev_descr  ; devreq:dvrq|r.nr.inline[0]     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.410      ;
; 0.259  ; hal:h|r.state.writeA_st        ; hal:h|r.state.idleA_st         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.411      ;
; 0.259  ; hal:h|r.state.writeA_st        ; hal:h|r.rdy_out                ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.411      ;
; 0.260  ; devreq:dvrq|r.state.conf_descr ; devreq:dvrq|r.nr.inline[1]     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.412      ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLK_10HZ'                                                                               ;
+-------+--------------+--------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node    ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------+--------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; BCD_TSEC[2]  ; BCD_TSEC[2]  ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; BCD_TSEC[0]  ; BCD_TSEC[0]  ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; BCD_TSEC[1]  ; BCD_TSEC[1]  ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; BCD_TSEC[3]  ; BCD_TSEC[3]  ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; BCD_SECD0[1] ; BCD_SECD0[1] ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; BCD_SECD0[2] ; BCD_SECD0[2] ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; BCD_SECD0[3] ; BCD_SECD0[3] ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; BCD_SECD0[0] ; BCD_SECD0[0] ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 0.367      ;
; 0.248 ; BCD_SECD0[2] ; BCD_SECD0[3] ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 0.400      ;
; 0.250 ; BCD_SECD0[3] ; BCD_SECD0[1] ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 0.402      ;
; 0.250 ; BCD_SECD0[3] ; BCD_SECD0[2] ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 0.402      ;
; 0.252 ; BCD_SECD0[3] ; BCD_SECD0[0] ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 0.404      ;
; 0.324 ; BCD_TSEC[1]  ; BCD_TSEC[0]  ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 0.476      ;
; 0.326 ; BCD_TSEC[1]  ; BCD_TSEC[3]  ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 0.478      ;
; 0.333 ; BCD_TSEC[0]  ; BCD_TSEC[1]  ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 0.485      ;
; 0.336 ; BCD_TSEC[0]  ; BCD_TSEC[2]  ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 0.488      ;
; 0.369 ; BCD_SECD0[1] ; BCD_SECD0[0] ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 0.521      ;
; 0.370 ; BCD_SECD0[1] ; BCD_SECD0[3] ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 0.522      ;
; 0.371 ; BCD_SECD0[1] ; BCD_SECD0[2] ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 0.523      ;
; 0.378 ; BCD_SECD0[2] ; BCD_SECD0[0] ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 0.530      ;
; 0.390 ; BCD_SECD0[0] ; BCD_SECD0[2] ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 0.542      ;
; 0.391 ; BCD_SECD0[0] ; BCD_SECD0[3] ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 0.543      ;
; 0.392 ; BCD_SECD0[0] ; BCD_SECD0[1] ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 0.544      ;
; 0.446 ; BCD_TSEC[2]  ; BCD_TSEC[0]  ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 0.598      ;
; 0.448 ; BCD_TSEC[2]  ; BCD_TSEC[3]  ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 0.600      ;
; 0.455 ; BCD_TSEC[1]  ; BCD_TSEC[2]  ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 0.607      ;
; 0.458 ; BCD_TSEC[3]  ; BCD_TSEC[1]  ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 0.610      ;
; 0.459 ; BCD_TSEC[3]  ; BCD_TSEC[0]  ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 0.611      ;
; 0.471 ; BCD_TSEC[0]  ; BCD_TSEC[3]  ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 0.623      ;
; 0.544 ; BCD_TSEC[3]  ; BCD_TSEC[2]  ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 0.696      ;
; 0.687 ; BCD_TSEC[3]  ; BCD_SECD0[1] ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 0.839      ;
; 0.687 ; BCD_TSEC[3]  ; BCD_SECD0[2] ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 0.839      ;
; 0.687 ; BCD_TSEC[3]  ; BCD_SECD0[3] ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 0.839      ;
; 0.687 ; BCD_TSEC[3]  ; BCD_SECD0[0] ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 0.839      ;
; 0.736 ; BCD_TSEC[0]  ; BCD_SECD0[1] ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 0.888      ;
; 0.736 ; BCD_TSEC[0]  ; BCD_SECD0[2] ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 0.888      ;
; 0.736 ; BCD_TSEC[0]  ; BCD_SECD0[3] ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 0.888      ;
; 0.736 ; BCD_TSEC[0]  ; BCD_SECD0[0] ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 0.888      ;
; 0.802 ; BCD_TSEC[1]  ; BCD_SECD0[1] ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 0.954      ;
; 0.802 ; BCD_TSEC[1]  ; BCD_SECD0[2] ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 0.954      ;
; 0.802 ; BCD_TSEC[1]  ; BCD_SECD0[3] ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 0.954      ;
; 0.802 ; BCD_TSEC[1]  ; BCD_SECD0[0] ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 0.954      ;
; 0.816 ; BCD_TSEC[2]  ; BCD_SECD0[1] ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 0.968      ;
; 0.816 ; BCD_TSEC[2]  ; BCD_SECD0[2] ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 0.968      ;
; 0.816 ; BCD_TSEC[2]  ; BCD_SECD0[3] ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 0.968      ;
; 0.816 ; BCD_TSEC[2]  ; BCD_SECD0[0] ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 0.968      ;
+-------+--------------+--------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLK_1MHZ'                                                                               ;
+-------+--------------+--------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node    ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------+--------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; COUNT_RMS[0] ; COUNT_RMS[0] ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; COUNT_RMS[1] ; COUNT_RMS[1] ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; COUNT_RMS[2] ; COUNT_RMS[2] ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; r_w          ; r_w          ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 0.367      ;
; 0.247 ; COUNT_RMS[1] ; COUNT_RMS[2] ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 0.399      ;
; 0.582 ; COUNT_RMS[0] ; COUNT_RMS[2] ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 0.734      ;
; 0.587 ; COUNT_RMS[0] ; COUNT_RMS[1] ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 0.739      ;
; 0.590 ; d1_1[8]      ; d1_2[8]      ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.002      ; 0.744      ;
; 1.049 ; COUNT_RMS[1] ; d1_2[4]      ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.010      ; 1.211      ;
; 1.132 ; COUNT_RMS[1] ; d1_2[8]      ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.008      ; 1.292      ;
; 1.207 ; COUNT_RMS[0] ; d1_2[8]      ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.008      ; 1.367      ;
; 1.213 ; COUNT_RMS[1] ; d1_2[3]      ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.010      ; 1.375      ;
; 1.265 ; d1_1[5]      ; d1_2[5]      ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; -0.004     ; 1.413      ;
; 1.287 ; COUNT_RMS[0] ; d1_2[3]      ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.010      ; 1.449      ;
; 1.288 ; COUNT_RMS[1] ; d1_2[2]      ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.010      ; 1.450      ;
; 1.385 ; COUNT_RMS[1] ; d1_2[0]      ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.008      ; 1.545      ;
; 1.393 ; COUNT_RMS[0] ; d1_2[4]      ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.010      ; 1.555      ;
; 1.508 ; COUNT_RMS[0] ; d1_2[2]      ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.010      ; 1.670      ;
; 1.513 ; COUNT_RMS[0] ; d1_2[6]      ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.010      ; 1.675      ;
; 1.521 ; COUNT_RMS[1] ; d1_1[8]      ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.006      ; 1.679      ;
; 1.558 ; d1_1[-5]     ; d1_2[-5]     ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; -0.010     ; 1.700      ;
; 1.563 ; d1_1[-1]     ; d1_2[-1]     ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.001      ; 1.716      ;
; 1.564 ; d1_1[-4]     ; d1_2[-4]     ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; -0.008     ; 1.708      ;
; 1.574 ; COUNT_RMS[0] ; d1_1[8]      ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.006      ; 1.732      ;
; 1.586 ; COUNT_RMS[2] ; r_w          ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.018      ; 1.756      ;
; 1.597 ; d1_1[1]      ; d1_2[1]      ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; -0.004     ; 1.745      ;
; 1.599 ; COUNT_RMS[1] ; d1_2[6]      ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.010      ; 1.761      ;
; 1.605 ; COUNT_RMS[0] ; d1_2[0]      ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.008      ; 1.765      ;
; 1.631 ; d1_1[-7]     ; d1_2[-7]     ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; -0.010     ; 1.773      ;
; 1.635 ; d1_1[-9]     ; d1_2[-9]     ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.005      ; 1.792      ;
; 1.648 ; COUNT_RMS[2] ; d1_2[2]      ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.010      ; 1.810      ;
; 1.662 ; COUNT_RMS[0] ; r_w          ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.018      ; 1.832      ;
; 1.674 ; d1_1[3]      ; d1_2[3]      ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; -0.004     ; 1.822      ;
; 1.690 ; COUNT_RMS[2] ; d1_2[8]      ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.008      ; 1.850      ;
; 1.691 ; d1_1[-6]     ; d1_2[-6]     ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; -0.008     ; 1.835      ;
; 1.714 ; COUNT_RMS[2] ; d1_2[4]      ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.010      ; 1.876      ;
; 1.714 ; COUNT_RMS[0] ; d1_2[1]      ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.010      ; 1.876      ;
; 1.730 ; COUNT_RMS[2] ; d1_2[6]      ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.010      ; 1.892      ;
; 1.744 ; d1_1[-15]    ; d1_2[-15]    ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.005      ; 1.901      ;
; 1.745 ; COUNT_RMS[2] ; d1_2[0]      ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.008      ; 1.905      ;
; 1.761 ; d1_1[4]      ; d1_2[4]      ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; -0.004     ; 1.909      ;
; 1.773 ; COUNT_RMS[2] ; d1_2[3]      ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.010      ; 1.935      ;
; 1.773 ; COUNT_RMS[1] ; d1_2[-6]     ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.006      ; 1.931      ;
; 1.774 ; d1_1[-12]    ; d1_2[-12]    ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.008      ; 1.934      ;
; 1.778 ; d1_1[7]      ; d1_2[7]      ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; -0.003     ; 1.927      ;
; 1.778 ; COUNT_RMS[0] ; d1_2[7]      ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.011      ; 1.941      ;
; 1.784 ; d1_1[-11]    ; d1_2[-11]    ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.005      ; 1.941      ;
; 1.791 ; COUNT_RMS[2] ; d1_2[-6]     ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.006      ; 1.949      ;
; 1.792 ; COUNT_RMS[1] ; d1_2[-9]     ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.003      ; 1.947      ;
; 1.794 ; COUNT_RMS[1] ; d1_2[-11]    ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.003      ; 1.949      ;
; 1.807 ; COUNT_RMS[2] ; d1_2[-11]    ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.003      ; 1.962      ;
; 1.809 ; d1_1[6]      ; d1_2[6]      ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; -0.004     ; 1.957      ;
; 1.811 ; COUNT_RMS[2] ; d1_2[-9]     ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.003      ; 1.966      ;
; 1.820 ; d1_1[-8]     ; d1_2[-8]     ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.005      ; 1.977      ;
; 1.821 ; COUNT_RMS[1] ; r_w          ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.018      ; 1.991      ;
; 1.849 ; COUNT_RMS[1] ; d1_2[-13]    ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.031      ; 2.032      ;
; 1.861 ; d1_1[2]      ; d1_2[2]      ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; -0.004     ; 2.009      ;
; 1.862 ; COUNT_RMS[2] ; d1_2[1]      ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.010      ; 2.024      ;
; 1.896 ; COUNT_RMS[1] ; d1_2[-10]    ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.003      ; 2.051      ;
; 1.897 ; COUNT_RMS[2] ; d1_2[5]      ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.010      ; 2.059      ;
; 1.897 ; d1_1[-13]    ; d1_2[-13]    ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.032      ; 2.081      ;
; 1.901 ; COUNT_RMS[0] ; d1_2[-6]     ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.006      ; 2.059      ;
; 1.910 ; COUNT_RMS[2] ; d1_2[-10]    ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.003      ; 2.065      ;
; 1.913 ; COUNT_RMS[0] ; d1_2[-11]    ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.003      ; 2.068      ;
; 1.920 ; COUNT_RMS[1] ; d1_2[-8]     ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.003      ; 2.075      ;
; 1.921 ; COUNT_RMS[0] ; d1_2[-9]     ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.003      ; 2.076      ;
; 1.921 ; COUNT_RMS[2] ; d1_2[7]      ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.011      ; 2.084      ;
; 1.922 ; COUNT_RMS[0] ; d1_2[-4]     ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.006      ; 2.080      ;
; 1.923 ; d1_1[-14]    ; d1_2[-14]    ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.027      ; 2.102      ;
; 1.925 ; COUNT_RMS[1] ; d1_2[-12]    ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.006      ; 2.083      ;
; 1.934 ; COUNT_RMS[2] ; d1_2[-8]     ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.003      ; 2.089      ;
; 1.940 ; COUNT_RMS[2] ; d1_2[-12]    ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.006      ; 2.098      ;
; 1.947 ; COUNT_RMS[1] ; d1_2[-2]     ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.006      ; 2.105      ;
; 1.959 ; d1_1[-10]    ; d1_2[-10]    ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.005      ; 2.116      ;
; 1.960 ; COUNT_RMS[2] ; d1_2[-2]     ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.006      ; 2.118      ;
; 1.963 ; COUNT_RMS[1] ; d1_2[-15]    ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.003      ; 2.118      ;
; 1.980 ; COUNT_RMS[2] ; d1_2[-15]    ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.003      ; 2.135      ;
; 1.985 ; COUNT_RMS[0] ; d1_2[5]      ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.010      ; 2.147      ;
; 2.011 ; COUNT_RMS[2] ; d1_2[-13]    ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.031      ; 2.194      ;
; 2.021 ; COUNT_RMS[0] ; d1_2[-5]     ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.006      ; 2.179      ;
; 2.021 ; COUNT_RMS[0] ; d1_2[-10]    ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.003      ; 2.176      ;
; 2.035 ; COUNT_RMS[0] ; d1_2[-8]     ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.003      ; 2.190      ;
; 2.042 ; COUNT_RMS[0] ; d1_2[-1]     ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.006      ; 2.200      ;
; 2.051 ; COUNT_RMS[0] ; d1_2[-12]    ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.006      ; 2.209      ;
; 2.055 ; COUNT_RMS[2] ; d1_2[-4]     ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.006      ; 2.213      ;
; 2.060 ; COUNT_RMS[2] ; d1_1[8]      ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.006      ; 2.218      ;
; 2.062 ; COUNT_RMS[0] ; d1_2[-2]     ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.006      ; 2.220      ;
; 2.081 ; COUNT_RMS[0] ; d1_2[-7]     ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.006      ; 2.239      ;
; 2.090 ; COUNT_RMS[0] ; d1_2[-15]    ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.003      ; 2.245      ;
; 2.094 ; COUNT_RMS[1] ; d1_2[1]      ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.010      ; 2.256      ;
; 2.123 ; d1_1[-2]     ; d1_2[-2]     ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; -0.004     ; 2.271      ;
; 2.134 ; COUNT_RMS[1] ; d1_2[5]      ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.010      ; 2.296      ;
; 2.152 ; COUNT_RMS[1] ; d1_2[7]      ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.011      ; 2.315      ;
; 2.155 ; COUNT_RMS[2] ; d1_2[-5]     ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.006      ; 2.313      ;
; 2.176 ; d1_1[0]      ; d1_2[0]      ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; -0.006     ; 2.322      ;
; 2.183 ; d1_2[8]      ; d1_1[8]      ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; -0.002     ; 2.333      ;
; 2.211 ; COUNT_RMS[2] ; d1_2[-1]     ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.006      ; 2.369      ;
; 2.219 ; COUNT_RMS[2] ; d1_2[-7]     ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.006      ; 2.377      ;
; 2.228 ; d1_1[-3]     ; d1_2[-3]     ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.008      ; 2.388      ;
; 2.272 ; COUNT_RMS[2] ; d1_2[-3]     ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.018      ; 2.442      ;
+-------+--------------+--------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLK_2MHZ'                                                                                 ;
+-------+---------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node     ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+---------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; DELAY_90      ; DELAY_90      ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; GPIO0[0]~reg0 ; GPIO0[0]~reg0 ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; r_w1          ; r_w1          ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 0.367      ;
; 0.244 ; DELAY_90      ; r_w1          ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 0.396      ;
; 0.370 ; DELAY_90      ; GPIO0[0]~reg0 ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 0.522      ;
; 0.477 ; COUNT_DAC[1]  ; GPIO0[0]~reg0 ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 0.629      ;
; 0.482 ; COUNT_DAC[1]  ; COUNT_DAC[1]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 0.634      ;
; 0.518 ; COUNT_DAC[0]  ; COUNT_DAC[0]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 0.670      ;
; 0.699 ; DELAY_90      ; COUNT_DAC[0]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 0.851      ;
; 0.699 ; DELAY_90      ; COUNT_DAC[1]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 0.851      ;
; 0.732 ; COUNT_DAC[0]  ; GPIO0[0]~reg0 ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 0.884      ;
; 0.737 ; COUNT_DAC[0]  ; COUNT_DAC[1]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 0.889      ;
+-------+---------------+---------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'clk_50Mhz'                                                                                          ;
+--------+-----------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -0.637 ; reset_usb ; drv:d|r.st.irq.reset_irq       ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.018     ; 1.651      ;
; -0.637 ; reset_usb ; drv:d|r.st.cfg.cfg_complete    ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.018     ; 1.651      ;
; -0.637 ; reset_usb ; drv:d|r.st.cfg.cfg             ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.018     ; 1.651      ;
; -0.637 ; reset_usb ; drv:d|r.st.global.configure    ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.018     ; 1.651      ;
; -0.637 ; reset_usb ; drv:d|r.st.irq.TxLoads1        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.012     ; 1.657      ;
; -0.637 ; reset_usb ; drv:d|r.st.irq.TxLoads2        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.012     ; 1.657      ;
; -0.637 ; reset_usb ; drv:d|r.st.irq.TxLoadDone      ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.012     ; 1.657      ;
; -0.637 ; reset_usb ; drv:d|r.st.irq.ep1_out5        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.012     ; 1.657      ;
; -0.637 ; reset_usb ; devreq:dvrq|r.shift[28]        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.018     ; 1.651      ;
; -0.637 ; reset_usb ; drv:d|r.st.irq.ep0_out1        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.018     ; 1.651      ;
; -0.637 ; reset_usb ; drv:d|r.st.irq.ep0_out2        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.018     ; 1.651      ;
; -0.637 ; reset_usb ; drv:d|r.st.irq.ctrl            ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.018     ; 1.651      ;
; -0.637 ; reset_usb ; drv:d|r.st.irq.ctrl1           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.018     ; 1.651      ;
; -0.637 ; reset_usb ; drv:d|r.st.irq.ctrl2           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.019     ; 1.650      ;
; -0.637 ; reset_usb ; drv:d|r.st.irq.ctrl3           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.019     ; 1.650      ;
; -0.637 ; reset_usb ; drv:d|r.st.irq.ctrl7           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.012     ; 1.657      ;
; -0.637 ; reset_usb ; drv:d|r.st.irq.idev_req        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.012     ; 1.657      ;
; -0.637 ; reset_usb ; drv:d|r.st.global.handle_irq   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.017     ; 1.652      ;
; -0.637 ; reset_usb ; devreq:dvrq|r.shift[32]        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.019     ; 1.650      ;
; -0.637 ; reset_usb ; drv:d|r.st.global.gdev_req     ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.018     ; 1.651      ;
; -0.636 ; reset_usb ; hal:h|r.count[0]               ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.008     ; 1.660      ;
; -0.636 ; reset_usb ; hal:h|r.count[1]               ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.008     ; 1.660      ;
; -0.636 ; reset_usb ; hal:h|r.count[2]               ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.008     ; 1.660      ;
; -0.636 ; reset_usb ; hal:h|r.count[3]               ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.008     ; 1.660      ;
; -0.636 ; reset_usb ; hal:h|r.count[4]               ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.008     ; 1.660      ;
; -0.636 ; reset_usb ; hal:h|r.count[5]               ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.008     ; 1.660      ;
; -0.636 ; reset_usb ; hal:h|r.count[6]               ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.008     ; 1.660      ;
; -0.636 ; reset_usb ; hal:h|r.count[7]               ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.008     ; 1.660      ;
; -0.636 ; reset_usb ; hal:h|r.count[8]               ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.008     ; 1.660      ;
; -0.636 ; reset_usb ; hal:h|r.go                     ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.008     ; 1.660      ;
; -0.636 ; reset_usb ; hal:h|r.state.reset_st         ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.004     ; 1.664      ;
; -0.636 ; reset_usb ; devreq:dvrq|r.state.wait_ready ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.009     ; 1.659      ;
; -0.636 ; reset_usb ; drv:d|r.st.irq.serve_irq2      ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.006     ; 1.662      ;
; -0.636 ; reset_usb ; drv:d|r.st.irq.serve_irq3      ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.006     ; 1.662      ;
; -0.636 ; reset_usb ; drv:d|r.st.irq.bus_reset       ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.006     ; 1.662      ;
; -0.636 ; reset_usb ; hal:h|r.state.read_st          ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.004     ; 1.664      ;
; -0.636 ; reset_usb ; devreq:dvrq|r.shift[21]        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.009     ; 1.659      ;
; -0.636 ; reset_usb ; devreq:dvrq|r.shift[22]        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.009     ; 1.659      ;
; -0.636 ; reset_usb ; devreq:dvrq|r.shift[23]        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.009     ; 1.659      ;
; -0.636 ; reset_usb ; devreq:dvrq|r.shift[24]        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.009     ; 1.659      ;
; -0.636 ; reset_usb ; devreq:dvrq|r.shift[25]        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.010     ; 1.658      ;
; -0.636 ; reset_usb ; devreq:dvrq|r.shift[31]        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.010     ; 1.658      ;
; -0.636 ; reset_usb ; drv:d|r.st.cfg.cfg34           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.002     ; 1.666      ;
; -0.636 ; reset_usb ; drv:d|r.st.cfg.cfg1            ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.009     ; 1.659      ;
; -0.636 ; reset_usb ; drv:d|r.st.cfg.cfg2            ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.002     ; 1.666      ;
; -0.636 ; reset_usb ; drv:d|r.st.cfg.cfg3            ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.001     ; 1.667      ;
; -0.636 ; reset_usb ; drv:d|r.st.cfg.cfg4            ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.001     ; 1.667      ;
; -0.636 ; reset_usb ; drv:d|r.st.cfg.cfg5            ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.001     ; 1.667      ;
; -0.636 ; reset_usb ; drv:d|r.st.cfg.cfg6            ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.001     ; 1.667      ;
; -0.636 ; reset_usb ; drv:d|r.st.cfg.cfg7            ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.001     ; 1.667      ;
; -0.636 ; reset_usb ; drv:d|r.st.cfg.cfg8            ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.001     ; 1.667      ;
; -0.636 ; reset_usb ; drv:d|r.st.cfg.cfg9            ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.001     ; 1.667      ;
; -0.636 ; reset_usb ; drv:d|r.st.cfg.cfg10           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.001     ; 1.667      ;
; -0.636 ; reset_usb ; drv:d|r.st.cfg.cfg11           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.000      ; 1.668      ;
; -0.636 ; reset_usb ; drv:d|r.st.cfg.cfg12           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.000      ; 1.668      ;
; -0.636 ; reset_usb ; drv:d|r.st.cfg.cfg13           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.001      ; 1.669      ;
; -0.636 ; reset_usb ; drv:d|r.st.cfg.cfg14           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.001      ; 1.669      ;
; -0.636 ; reset_usb ; drv:d|r.st.cfg.cfg15           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.001     ; 1.667      ;
; -0.636 ; reset_usb ; drv:d|r.st.cfg.cfg16           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.001     ; 1.667      ;
; -0.636 ; reset_usb ; drv:d|r.st.cfg.cfg17           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.001     ; 1.667      ;
; -0.636 ; reset_usb ; drv:d|r.st.cfg.cfg18           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.001     ; 1.667      ;
; -0.636 ; reset_usb ; drv:d|r.st.cfg.cfg19           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.001      ; 1.669      ;
; -0.636 ; reset_usb ; drv:d|r.st.cfg.cfg20           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.001      ; 1.669      ;
; -0.636 ; reset_usb ; drv:d|r.st.cfg.cfg21           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.001      ; 1.669      ;
; -0.636 ; reset_usb ; drv:d|r.st.cfg.cfg22           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.001     ; 1.667      ;
; -0.636 ; reset_usb ; drv:d|r.st.cfg.cfg23           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.002     ; 1.666      ;
; -0.636 ; reset_usb ; drv:d|r.st.cfg.cfg24           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.001      ; 1.669      ;
; -0.636 ; reset_usb ; drv:d|r.st.cfg.cfg25           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.001      ; 1.669      ;
; -0.636 ; reset_usb ; drv:d|r.st.cfg.cfg26           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.001      ; 1.669      ;
; -0.636 ; reset_usb ; drv:d|r.st.cfg.cfg27           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.001      ; 1.669      ;
; -0.636 ; reset_usb ; drv:d|r.st.cfg.cfg28           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.001      ; 1.669      ;
; -0.636 ; reset_usb ; drv:d|r.st.cfg.cfg29           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.001      ; 1.669      ;
; -0.636 ; reset_usb ; drv:d|r.st.cfg.cfg30           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.001      ; 1.669      ;
; -0.636 ; reset_usb ; drv:d|r.st.cfg.cfg31           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.001     ; 1.667      ;
; -0.636 ; reset_usb ; drv:d|r.st.cfg.cfg32           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.001     ; 1.667      ;
; -0.636 ; reset_usb ; drv:d|r.st.cfg.cfg33           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.005     ; 1.663      ;
; -0.636 ; reset_usb ; devreq:dvrq|r.shift[4]         ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.009     ; 1.659      ;
; -0.636 ; reset_usb ; devreq:dvrq|r.shift[5]         ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.010     ; 1.658      ;
; -0.636 ; reset_usb ; devreq:dvrq|r.shift[6]         ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.010     ; 1.658      ;
; -0.636 ; reset_usb ; devreq:dvrq|r.shift[7]         ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.010     ; 1.658      ;
; -0.636 ; reset_usb ; devreq:dvrq|r.shift[8]         ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.009     ; 1.659      ;
; -0.636 ; reset_usb ; devreq:dvrq|r.shift[14]        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.009     ; 1.659      ;
; -0.636 ; reset_usb ; devreq:dvrq|r.shift[15]        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.010     ; 1.658      ;
; -0.636 ; reset_usb ; devreq:dvrq|r.state.conf_descr ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.000      ; 1.668      ;
; -0.636 ; reset_usb ; devreq:dvrq|r.shift[11]        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.004     ; 1.664      ;
; -0.636 ; reset_usb ; devreq:dvrq|r.shift[12]        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.004     ; 1.664      ;
; -0.636 ; reset_usb ; devreq:dvrq|r.shift[13]        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.004     ; 1.664      ;
; -0.636 ; reset_usb ; devreq:dvrq|r.shift[9]         ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.009     ; 1.659      ;
; -0.636 ; reset_usb ; devreq:dvrq|r.shift[10]        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.009     ; 1.659      ;
; -0.636 ; reset_usb ; devreq:dvrq|r.state.zero       ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.009     ; 1.659      ;
; -0.636 ; reset_usb ; devreq:dvrq|r.shift[0]         ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.000      ; 1.668      ;
; -0.636 ; reset_usb ; devreq:dvrq|r.shift[1]         ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.001      ; 1.669      ;
; -0.636 ; reset_usb ; devreq:dvrq|r.shift[2]         ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.004     ; 1.664      ;
; -0.636 ; reset_usb ; devreq:dvrq|r.shift[3]         ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.004     ; 1.664      ;
; -0.636 ; reset_usb ; devreq:dvrq|r.shift[16]        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.010     ; 1.658      ;
; -0.636 ; reset_usb ; devreq:dvrq|r.shift[17]        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.010     ; 1.658      ;
; -0.636 ; reset_usb ; devreq:dvrq|r.state.dev_descr  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.000      ; 1.668      ;
; -0.636 ; reset_usb ; drv:d|r.st.irq.ep1_out         ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.006     ; 1.662      ;
; -0.636 ; reset_usb ; devreq:dvrq|r.configured       ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.009     ; 1.659      ;
; -0.636 ; reset_usb ; drv:d|r.st.dev                 ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.009     ; 1.659      ;
+--------+-----------+--------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'clk_50Mhz'                                                                                          ;
+-------+-----------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+--------------------------------+--------------+-------------+--------------+------------+------------+
; 1.516 ; reset_usb ; hal:h|r.count[0]               ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.008     ; 1.660      ;
; 1.516 ; reset_usb ; hal:h|r.count[1]               ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.008     ; 1.660      ;
; 1.516 ; reset_usb ; hal:h|r.count[2]               ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.008     ; 1.660      ;
; 1.516 ; reset_usb ; hal:h|r.count[3]               ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.008     ; 1.660      ;
; 1.516 ; reset_usb ; hal:h|r.count[4]               ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.008     ; 1.660      ;
; 1.516 ; reset_usb ; hal:h|r.count[5]               ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.008     ; 1.660      ;
; 1.516 ; reset_usb ; hal:h|r.count[6]               ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.008     ; 1.660      ;
; 1.516 ; reset_usb ; hal:h|r.count[7]               ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.008     ; 1.660      ;
; 1.516 ; reset_usb ; hal:h|r.count[8]               ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.008     ; 1.660      ;
; 1.516 ; reset_usb ; hal:h|r.go                     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.008     ; 1.660      ;
; 1.516 ; reset_usb ; hal:h|r.state.reset_st         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.004     ; 1.664      ;
; 1.516 ; reset_usb ; devreq:dvrq|r.state.wait_ready ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.009     ; 1.659      ;
; 1.516 ; reset_usb ; drv:d|r.st.irq.serve_irq2      ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.006     ; 1.662      ;
; 1.516 ; reset_usb ; drv:d|r.st.irq.serve_irq3      ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.006     ; 1.662      ;
; 1.516 ; reset_usb ; drv:d|r.st.irq.bus_reset       ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.006     ; 1.662      ;
; 1.516 ; reset_usb ; hal:h|r.state.read_st          ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.004     ; 1.664      ;
; 1.516 ; reset_usb ; devreq:dvrq|r.shift[21]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.009     ; 1.659      ;
; 1.516 ; reset_usb ; devreq:dvrq|r.shift[22]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.009     ; 1.659      ;
; 1.516 ; reset_usb ; devreq:dvrq|r.shift[23]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.009     ; 1.659      ;
; 1.516 ; reset_usb ; devreq:dvrq|r.shift[24]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.009     ; 1.659      ;
; 1.516 ; reset_usb ; devreq:dvrq|r.shift[25]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.010     ; 1.658      ;
; 1.516 ; reset_usb ; devreq:dvrq|r.shift[31]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.010     ; 1.658      ;
; 1.516 ; reset_usb ; drv:d|r.st.cfg.cfg34           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.002     ; 1.666      ;
; 1.516 ; reset_usb ; drv:d|r.st.cfg.cfg1            ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.009     ; 1.659      ;
; 1.516 ; reset_usb ; drv:d|r.st.cfg.cfg2            ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.002     ; 1.666      ;
; 1.516 ; reset_usb ; drv:d|r.st.cfg.cfg3            ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.001     ; 1.667      ;
; 1.516 ; reset_usb ; drv:d|r.st.cfg.cfg4            ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.001     ; 1.667      ;
; 1.516 ; reset_usb ; drv:d|r.st.cfg.cfg5            ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.001     ; 1.667      ;
; 1.516 ; reset_usb ; drv:d|r.st.cfg.cfg6            ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.001     ; 1.667      ;
; 1.516 ; reset_usb ; drv:d|r.st.cfg.cfg7            ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.001     ; 1.667      ;
; 1.516 ; reset_usb ; drv:d|r.st.cfg.cfg8            ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.001     ; 1.667      ;
; 1.516 ; reset_usb ; drv:d|r.st.cfg.cfg9            ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.001     ; 1.667      ;
; 1.516 ; reset_usb ; drv:d|r.st.cfg.cfg10           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.001     ; 1.667      ;
; 1.516 ; reset_usb ; drv:d|r.st.cfg.cfg11           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 1.668      ;
; 1.516 ; reset_usb ; drv:d|r.st.cfg.cfg12           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 1.668      ;
; 1.516 ; reset_usb ; drv:d|r.st.cfg.cfg13           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.001      ; 1.669      ;
; 1.516 ; reset_usb ; drv:d|r.st.cfg.cfg14           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.001      ; 1.669      ;
; 1.516 ; reset_usb ; drv:d|r.st.cfg.cfg15           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.001     ; 1.667      ;
; 1.516 ; reset_usb ; drv:d|r.st.cfg.cfg16           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.001     ; 1.667      ;
; 1.516 ; reset_usb ; drv:d|r.st.cfg.cfg17           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.001     ; 1.667      ;
; 1.516 ; reset_usb ; drv:d|r.st.cfg.cfg18           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.001     ; 1.667      ;
; 1.516 ; reset_usb ; drv:d|r.st.cfg.cfg19           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.001      ; 1.669      ;
; 1.516 ; reset_usb ; drv:d|r.st.cfg.cfg20           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.001      ; 1.669      ;
; 1.516 ; reset_usb ; drv:d|r.st.cfg.cfg21           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.001      ; 1.669      ;
; 1.516 ; reset_usb ; drv:d|r.st.cfg.cfg22           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.001     ; 1.667      ;
; 1.516 ; reset_usb ; drv:d|r.st.cfg.cfg23           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.002     ; 1.666      ;
; 1.516 ; reset_usb ; drv:d|r.st.cfg.cfg24           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.001      ; 1.669      ;
; 1.516 ; reset_usb ; drv:d|r.st.cfg.cfg25           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.001      ; 1.669      ;
; 1.516 ; reset_usb ; drv:d|r.st.cfg.cfg26           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.001      ; 1.669      ;
; 1.516 ; reset_usb ; drv:d|r.st.cfg.cfg27           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.001      ; 1.669      ;
; 1.516 ; reset_usb ; drv:d|r.st.cfg.cfg28           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.001      ; 1.669      ;
; 1.516 ; reset_usb ; drv:d|r.st.cfg.cfg29           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.001      ; 1.669      ;
; 1.516 ; reset_usb ; drv:d|r.st.cfg.cfg30           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.001      ; 1.669      ;
; 1.516 ; reset_usb ; drv:d|r.st.cfg.cfg31           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.001     ; 1.667      ;
; 1.516 ; reset_usb ; drv:d|r.st.cfg.cfg32           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.001     ; 1.667      ;
; 1.516 ; reset_usb ; drv:d|r.st.cfg.cfg33           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.005     ; 1.663      ;
; 1.516 ; reset_usb ; devreq:dvrq|r.shift[4]         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.009     ; 1.659      ;
; 1.516 ; reset_usb ; devreq:dvrq|r.shift[5]         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.010     ; 1.658      ;
; 1.516 ; reset_usb ; devreq:dvrq|r.shift[6]         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.010     ; 1.658      ;
; 1.516 ; reset_usb ; devreq:dvrq|r.shift[7]         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.010     ; 1.658      ;
; 1.516 ; reset_usb ; devreq:dvrq|r.shift[8]         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.009     ; 1.659      ;
; 1.516 ; reset_usb ; devreq:dvrq|r.shift[14]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.009     ; 1.659      ;
; 1.516 ; reset_usb ; devreq:dvrq|r.shift[15]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.010     ; 1.658      ;
; 1.516 ; reset_usb ; devreq:dvrq|r.state.conf_descr ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 1.668      ;
; 1.516 ; reset_usb ; devreq:dvrq|r.shift[11]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.004     ; 1.664      ;
; 1.516 ; reset_usb ; devreq:dvrq|r.shift[12]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.004     ; 1.664      ;
; 1.516 ; reset_usb ; devreq:dvrq|r.shift[13]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.004     ; 1.664      ;
; 1.516 ; reset_usb ; devreq:dvrq|r.shift[9]         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.009     ; 1.659      ;
; 1.516 ; reset_usb ; devreq:dvrq|r.shift[10]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.009     ; 1.659      ;
; 1.516 ; reset_usb ; devreq:dvrq|r.state.zero       ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.009     ; 1.659      ;
; 1.516 ; reset_usb ; devreq:dvrq|r.shift[0]         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 1.668      ;
; 1.516 ; reset_usb ; devreq:dvrq|r.shift[1]         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.001      ; 1.669      ;
; 1.516 ; reset_usb ; devreq:dvrq|r.shift[2]         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.004     ; 1.664      ;
; 1.516 ; reset_usb ; devreq:dvrq|r.shift[3]         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.004     ; 1.664      ;
; 1.516 ; reset_usb ; devreq:dvrq|r.shift[16]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.010     ; 1.658      ;
; 1.516 ; reset_usb ; devreq:dvrq|r.shift[17]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.010     ; 1.658      ;
; 1.516 ; reset_usb ; devreq:dvrq|r.state.dev_descr  ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 1.668      ;
; 1.516 ; reset_usb ; drv:d|r.st.irq.ep1_out         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.006     ; 1.662      ;
; 1.516 ; reset_usb ; devreq:dvrq|r.configured       ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.009     ; 1.659      ;
; 1.516 ; reset_usb ; drv:d|r.st.dev                 ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.009     ; 1.659      ;
; 1.516 ; reset_usb ; drv:d|r.st.irq.TxLoads         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.010     ; 1.658      ;
; 1.516 ; reset_usb ; drv:d|r.st.TxFSM               ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.010     ; 1.658      ;
; 1.516 ; reset_usb ; drv:d|r.st.irq.ep1_out1        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.006     ; 1.662      ;
; 1.516 ; reset_usb ; drv:d|r.st.irq.ep1_out2        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.006     ; 1.662      ;
; 1.516 ; reset_usb ; drv:d|r.st.irq.ep1_out3        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.006     ; 1.662      ;
; 1.516 ; reset_usb ; drv:d|r.st.irq.ep1_out4        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.006     ; 1.662      ;
; 1.516 ; reset_usb ; devreq:dvrq|r.shift[29]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 1.668      ;
; 1.516 ; reset_usb ; devreq:dvrq|r.state.stall      ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.009     ; 1.659      ;
; 1.516 ; reset_usb ; devreq:dvrq|r.shift[27]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.009     ; 1.659      ;
; 1.516 ; reset_usb ; devreq:dvrq|r.shift[18]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.010     ; 1.658      ;
; 1.516 ; reset_usb ; devreq:dvrq|r.shift[19]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.010     ; 1.658      ;
; 1.516 ; reset_usb ; devreq:dvrq|r.shift[20]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.010     ; 1.658      ;
; 1.516 ; reset_usb ; drv:d|r.st.irq.wait_irq        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.010     ; 1.658      ;
; 1.516 ; reset_usb ; drv:d|r.st.irq.serve_irq       ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.010     ; 1.658      ;
; 1.516 ; reset_usb ; drv:d|r.st.irq.serve_irq1      ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.009     ; 1.659      ;
; 1.516 ; reset_usb ; drv:d|r.st.irq.ep0_out         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.006     ; 1.662      ;
; 1.516 ; reset_usb ; drv:d|r.st.irq.ctrl4           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.006     ; 1.662      ;
; 1.516 ; reset_usb ; drv:d|r.st.irq.ctrl5           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.006     ; 1.662      ;
; 1.516 ; reset_usb ; drv:d|r.st.irq.ctrl6           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.006     ; 1.662      ;
; 1.516 ; reset_usb ; devreq:dvrq|r.state.idle       ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.009     ; 1.659      ;
+-------+-----------+--------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_50Mhz'                                                              ;
+--------+--------------+----------------+------------------+-----------+------------+---------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target              ;
+--------+--------------+----------------+------------------+-----------+------------+---------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk_50Mhz ; Rise       ; clk_50Mhz           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_1MHZ            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_1MHZ            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_2MHZ            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_2MHZ            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_400HZ           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_400HZ           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_1MHZ[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_1MHZ[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_1MHZ[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_1MHZ[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_1MHZ[2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_1MHZ[2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_1MHZ[3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_1MHZ[3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_1MHZ[4]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_1MHZ[4]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_1MHZ[5]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_1MHZ[5]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_1MHZ[6]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_1MHZ[6]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_1MHZ[7]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_1MHZ[7]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_2MHZ[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_2MHZ[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_2MHZ[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_2MHZ[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_2MHZ[2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_2MHZ[2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_2MHZ[3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_2MHZ[3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_2MHZ[4]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_2MHZ[4]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_2MHZ[5]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_2MHZ[5]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_2MHZ[6]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_2MHZ[6]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_2MHZ[7]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_2MHZ[7]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; \demo_send:a[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; \demo_send:a[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; \demo_send:a[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; \demo_send:a[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; \demo_send:k        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; \demo_send:k        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; counter[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; counter[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; counter[10]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; counter[10]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; counter[11]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; counter[11]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; counter[12]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; counter[12]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; counter[13]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; counter[13]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; counter[14]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; counter[14]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; counter[15]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; counter[15]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; counter[16]         ;
+--------+--------------+----------------+------------------+-----------+------------+---------------------+


+-----------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLK_1MHZ'                                                          ;
+--------+--------------+----------------+------------------+----------+------------+-----------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target          ;
+--------+--------------+----------------+------------------+----------+------------+-----------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_1MHZ ; Fall       ; COUNT_RMS[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_1MHZ ; Fall       ; COUNT_RMS[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_1MHZ ; Fall       ; COUNT_RMS[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_1MHZ ; Fall       ; COUNT_RMS[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_1MHZ ; Fall       ; COUNT_RMS[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_1MHZ ; Fall       ; COUNT_RMS[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_1MHZ ; Fall       ; IMP_DUMMY[0][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_1MHZ ; Fall       ; IMP_DUMMY[0][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_1MHZ ; Fall       ; IMP_DUMMY[0][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_1MHZ ; Fall       ; IMP_DUMMY[0][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_1MHZ ; Fall       ; IMP_DUMMY[0][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_1MHZ ; Fall       ; IMP_DUMMY[0][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_1MHZ ; Fall       ; IMP_DUMMY[0][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_1MHZ ; Fall       ; IMP_DUMMY[0][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_1MHZ ; Fall       ; IMP_DUMMY[0][4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_1MHZ ; Fall       ; IMP_DUMMY[0][4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_1MHZ ; Fall       ; IMP_DUMMY[0][5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_1MHZ ; Fall       ; IMP_DUMMY[0][5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_1MHZ ; Fall       ; IMP_DUMMY[0][6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_1MHZ ; Fall       ; IMP_DUMMY[0][6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_1MHZ ; Fall       ; IMP_DUMMY[0][7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_1MHZ ; Fall       ; IMP_DUMMY[0][7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_1MHZ ; Fall       ; d1_1[-10]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_1MHZ ; Fall       ; d1_1[-10]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_1MHZ ; Fall       ; d1_1[-11]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_1MHZ ; Fall       ; d1_1[-11]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_1MHZ ; Fall       ; d1_1[-12]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_1MHZ ; Fall       ; d1_1[-12]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_1MHZ ; Fall       ; d1_1[-13]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_1MHZ ; Fall       ; d1_1[-13]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_1MHZ ; Fall       ; d1_1[-14]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_1MHZ ; Fall       ; d1_1[-14]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_1MHZ ; Fall       ; d1_1[-15]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_1MHZ ; Fall       ; d1_1[-15]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_1MHZ ; Fall       ; d1_1[-1]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_1MHZ ; Fall       ; d1_1[-1]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_1MHZ ; Fall       ; d1_1[-2]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_1MHZ ; Fall       ; d1_1[-2]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_1MHZ ; Fall       ; d1_1[-3]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_1MHZ ; Fall       ; d1_1[-3]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_1MHZ ; Fall       ; d1_1[-4]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_1MHZ ; Fall       ; d1_1[-4]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_1MHZ ; Fall       ; d1_1[-5]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_1MHZ ; Fall       ; d1_1[-5]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_1MHZ ; Fall       ; d1_1[-6]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_1MHZ ; Fall       ; d1_1[-6]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_1MHZ ; Fall       ; d1_1[-7]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_1MHZ ; Fall       ; d1_1[-7]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_1MHZ ; Fall       ; d1_1[-8]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_1MHZ ; Fall       ; d1_1[-8]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_1MHZ ; Fall       ; d1_1[-9]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_1MHZ ; Fall       ; d1_1[-9]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_1MHZ ; Fall       ; d1_1[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_1MHZ ; Fall       ; d1_1[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_1MHZ ; Fall       ; d1_1[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_1MHZ ; Fall       ; d1_1[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_1MHZ ; Fall       ; d1_1[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_1MHZ ; Fall       ; d1_1[2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_1MHZ ; Fall       ; d1_1[3]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_1MHZ ; Fall       ; d1_1[3]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_1MHZ ; Fall       ; d1_1[4]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_1MHZ ; Fall       ; d1_1[4]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_1MHZ ; Fall       ; d1_1[5]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_1MHZ ; Fall       ; d1_1[5]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_1MHZ ; Fall       ; d1_1[6]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_1MHZ ; Fall       ; d1_1[6]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_1MHZ ; Fall       ; d1_1[7]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_1MHZ ; Fall       ; d1_1[7]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_1MHZ ; Fall       ; d1_1[8]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_1MHZ ; Fall       ; d1_1[8]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_1MHZ ; Fall       ; d1_2[-10]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_1MHZ ; Fall       ; d1_2[-10]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_1MHZ ; Fall       ; d1_2[-11]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_1MHZ ; Fall       ; d1_2[-11]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_1MHZ ; Fall       ; d1_2[-12]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_1MHZ ; Fall       ; d1_2[-12]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_1MHZ ; Fall       ; d1_2[-13]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_1MHZ ; Fall       ; d1_2[-13]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_1MHZ ; Fall       ; d1_2[-14]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_1MHZ ; Fall       ; d1_2[-14]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_1MHZ ; Fall       ; d1_2[-15]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_1MHZ ; Fall       ; d1_2[-15]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_1MHZ ; Fall       ; d1_2[-1]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_1MHZ ; Fall       ; d1_2[-1]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_1MHZ ; Fall       ; d1_2[-2]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_1MHZ ; Fall       ; d1_2[-2]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_1MHZ ; Fall       ; d1_2[-3]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_1MHZ ; Fall       ; d1_2[-3]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_1MHZ ; Fall       ; d1_2[-4]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_1MHZ ; Fall       ; d1_2[-4]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_1MHZ ; Fall       ; d1_2[-5]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_1MHZ ; Fall       ; d1_2[-5]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_1MHZ ; Fall       ; d1_2[-6]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_1MHZ ; Fall       ; d1_2[-6]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_1MHZ ; Fall       ; d1_2[-7]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_1MHZ ; Fall       ; d1_2[-7]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_1MHZ ; Fall       ; d1_2[-8]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_1MHZ ; Fall       ; d1_2[-8]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_1MHZ ; Fall       ; d1_2[-9]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_1MHZ ; Fall       ; d1_2[-9]        ;
+--------+--------------+----------------+------------------+----------+------------+-----------------+


+-----------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLK_400HZ'                                                                     ;
+--------+--------------+----------------+------------------+-----------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+-----------+------------+----------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; CLK_10HZ                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; CLK_10HZ                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; CLK_COUNT_10HZ[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; CLK_COUNT_10HZ[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; CLK_COUNT_10HZ[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; CLK_COUNT_10HZ[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; CLK_COUNT_10HZ[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; CLK_COUNT_10HZ[2]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; CLK_COUNT_10HZ[3]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; CLK_COUNT_10HZ[3]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; CLK_COUNT_10HZ[4]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; CLK_COUNT_10HZ[4]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; CLK_COUNT_10HZ[5]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; CLK_COUNT_10HZ[5]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; CLK_COUNT_10HZ[6]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; CLK_COUNT_10HZ[6]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; CLK_COUNT_10HZ[7]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; CLK_COUNT_10HZ[7]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; DATA_BUS_VALUE[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; DATA_BUS_VALUE[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; DATA_BUS_VALUE[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; DATA_BUS_VALUE[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; DATA_BUS_VALUE[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; DATA_BUS_VALUE[2]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; DATA_BUS_VALUE[3]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; DATA_BUS_VALUE[3]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; DATA_BUS_VALUE[4]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; DATA_BUS_VALUE[4]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; DATA_BUS_VALUE[5]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; DATA_BUS_VALUE[5]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; DATA_BUS_VALUE[6]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; DATA_BUS_VALUE[6]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; DATA_BUS_VALUE[7]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; DATA_BUS_VALUE[7]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; LCD_E~reg0                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; LCD_E~reg0                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; LCD_RS~reg0                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; LCD_RS~reg0                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; next_command.DISPLAY_CLEAR ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; next_command.DISPLAY_CLEAR ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; next_command.DISPLAY_OFF   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; next_command.DISPLAY_OFF   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; next_command.DISPLAY_ON    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; next_command.DISPLAY_ON    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; next_command.FUNC_SET      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; next_command.FUNC_SET      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; next_command.MODE_SET      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; next_command.MODE_SET      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; next_command.RESET2        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; next_command.RESET2        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; next_command.RESET3        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; next_command.RESET3        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; next_command.RETURN_HOME   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; next_command.RETURN_HOME   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; next_command.WRITE_CHAR1   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; next_command.WRITE_CHAR1   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; next_command.WRITE_CHAR3   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; next_command.WRITE_CHAR3   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; state.DISPLAY_CLEAR        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; state.DISPLAY_CLEAR        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; state.DISPLAY_OFF          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; state.DISPLAY_OFF          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; state.DISPLAY_ON           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; state.DISPLAY_ON           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; state.FUNC_SET             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; state.FUNC_SET             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; state.HOLD                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; state.HOLD                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; state.MODE_SET             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; state.MODE_SET             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; state.RESET1               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; state.RESET1               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; state.RESET2               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; state.RESET2               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; state.RESET3               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; state.RESET3               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; state.RETURN_HOME          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; state.RETURN_HOME          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; state.TOGGLE_E             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; state.TOGGLE_E             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; state.WRITE_CHAR1          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; state.WRITE_CHAR1          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; state.WRITE_CHAR2          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; state.WRITE_CHAR2          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; state.WRITE_CHAR3          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; state.WRITE_CHAR3          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; CLK_10HZ|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; CLK_10HZ|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; CLK_400HZ|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; CLK_400HZ|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; CLK_400HZ~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; CLK_400HZ~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; CLK_400HZ~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; CLK_400HZ~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; CLK_COUNT_10HZ[0]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; CLK_COUNT_10HZ[0]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; CLK_COUNT_10HZ[1]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; CLK_COUNT_10HZ[1]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; CLK_COUNT_10HZ[2]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; CLK_COUNT_10HZ[2]|clk      ;
+--------+--------------+----------------+------------------+-----------+------------+----------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLK_10HZ'                                                                    ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_10HZ ; Rise       ; BCD_SECD0[0]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_10HZ ; Rise       ; BCD_SECD0[0]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_10HZ ; Rise       ; BCD_SECD0[1]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_10HZ ; Rise       ; BCD_SECD0[1]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_10HZ ; Rise       ; BCD_SECD0[2]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_10HZ ; Rise       ; BCD_SECD0[2]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_10HZ ; Rise       ; BCD_SECD0[3]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_10HZ ; Rise       ; BCD_SECD0[3]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_10HZ ; Rise       ; BCD_TSEC[0]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_10HZ ; Rise       ; BCD_TSEC[0]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_10HZ ; Rise       ; BCD_TSEC[1]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_10HZ ; Rise       ; BCD_TSEC[1]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_10HZ ; Rise       ; BCD_TSEC[2]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_10HZ ; Rise       ; BCD_TSEC[2]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_10HZ ; Rise       ; BCD_TSEC[3]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_10HZ ; Rise       ; BCD_TSEC[3]               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_10HZ ; Rise       ; BCD_SECD0[0]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_10HZ ; Rise       ; BCD_SECD0[0]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_10HZ ; Rise       ; BCD_SECD0[1]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_10HZ ; Rise       ; BCD_SECD0[1]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_10HZ ; Rise       ; BCD_SECD0[2]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_10HZ ; Rise       ; BCD_SECD0[2]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_10HZ ; Rise       ; BCD_SECD0[3]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_10HZ ; Rise       ; BCD_SECD0[3]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_10HZ ; Rise       ; BCD_TSEC[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_10HZ ; Rise       ; BCD_TSEC[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_10HZ ; Rise       ; BCD_TSEC[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_10HZ ; Rise       ; BCD_TSEC[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_10HZ ; Rise       ; BCD_TSEC[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_10HZ ; Rise       ; BCD_TSEC[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_10HZ ; Rise       ; BCD_TSEC[3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_10HZ ; Rise       ; BCD_TSEC[3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_10HZ ; Rise       ; CLK_10HZ|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_10HZ ; Rise       ; CLK_10HZ|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_10HZ ; Rise       ; CLK_10HZ~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_10HZ ; Rise       ; CLK_10HZ~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_10HZ ; Rise       ; CLK_10HZ~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_10HZ ; Rise       ; CLK_10HZ~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLK_2MHZ'                                                                    ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Rise       ; COUNT_DAC[0]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Rise       ; COUNT_DAC[0]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Rise       ; COUNT_DAC[1]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Rise       ; COUNT_DAC[1]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Rise       ; DELAY_90                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Rise       ; DELAY_90                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Rise       ; GPIO0[0]~reg0             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Rise       ; GPIO0[0]~reg0             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Rise       ; r_w1                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Rise       ; r_w1                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_2MHZ ; Rise       ; CLK_2MHZ|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_2MHZ ; Rise       ; CLK_2MHZ|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_2MHZ ; Rise       ; CLK_2MHZ~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_2MHZ ; Rise       ; CLK_2MHZ~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_2MHZ ; Rise       ; CLK_2MHZ~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_2MHZ ; Rise       ; CLK_2MHZ~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_2MHZ ; Rise       ; COUNT_DAC[0]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_2MHZ ; Rise       ; COUNT_DAC[0]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_2MHZ ; Rise       ; COUNT_DAC[1]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_2MHZ ; Rise       ; COUNT_DAC[1]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_2MHZ ; Rise       ; DELAY_90|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_2MHZ ; Rise       ; DELAY_90|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_2MHZ ; Rise       ; GPIO0[0]~reg0|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_2MHZ ; Rise       ; GPIO0[0]~reg0|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_2MHZ ; Rise       ; r_w1|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_2MHZ ; Rise       ; r_w1|clk                  ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------+


+-----------------------------------------------------------------------------+
; Setup Times                                                                 ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; GPIO0[*]      ; CLK_1MHZ   ; 31.668 ; 31.668 ; Fall       ; CLK_1MHZ        ;
;  GPIO0[19]    ; CLK_1MHZ   ; 31.346 ; 31.346 ; Fall       ; CLK_1MHZ        ;
;  GPIO0[21]    ; CLK_1MHZ   ; 31.332 ; 31.332 ; Fall       ; CLK_1MHZ        ;
;  GPIO0[23]    ; CLK_1MHZ   ; 31.184 ; 31.184 ; Fall       ; CLK_1MHZ        ;
;  GPIO0[25]    ; CLK_1MHZ   ; 31.404 ; 31.404 ; Fall       ; CLK_1MHZ        ;
;  GPIO0[27]    ; CLK_1MHZ   ; 31.271 ; 31.271 ; Fall       ; CLK_1MHZ        ;
;  GPIO0[29]    ; CLK_1MHZ   ; 31.425 ; 31.425 ; Fall       ; CLK_1MHZ        ;
;  GPIO0[31]    ; CLK_1MHZ   ; 31.366 ; 31.366 ; Fall       ; CLK_1MHZ        ;
;  GPIO0[33]    ; CLK_1MHZ   ; 31.668 ; 31.668 ; Fall       ; CLK_1MHZ        ;
; reset         ; CLK_1MHZ   ; 5.583  ; 5.583  ; Fall       ; CLK_1MHZ        ;
; reset         ; CLK_2MHZ   ; 2.228  ; 2.228  ; Rise       ; CLK_2MHZ        ;
; reset         ; CLK_400HZ  ; 2.680  ; 2.680  ; Rise       ; CLK_400HZ       ;
; OTG_DATA[*]   ; clk_50Mhz  ; 1.838  ; 1.838  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[0]  ; clk_50Mhz  ; 1.737  ; 1.737  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[1]  ; clk_50Mhz  ; 1.838  ; 1.838  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[2]  ; clk_50Mhz  ; 1.617  ; 1.617  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[3]  ; clk_50Mhz  ; 1.584  ; 1.584  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[4]  ; clk_50Mhz  ; 1.571  ; 1.571  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[5]  ; clk_50Mhz  ; 1.570  ; 1.570  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[6]  ; clk_50Mhz  ; 1.677  ; 1.677  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[7]  ; clk_50Mhz  ; 1.675  ; 1.675  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[8]  ; clk_50Mhz  ; 1.637  ; 1.637  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[9]  ; clk_50Mhz  ; 1.630  ; 1.630  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[10] ; clk_50Mhz  ; 1.597  ; 1.597  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[11] ; clk_50Mhz  ; 1.595  ; 1.595  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[12] ; clk_50Mhz  ; 1.600  ; 1.600  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[13] ; clk_50Mhz  ; 1.743  ; 1.743  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[14] ; clk_50Mhz  ; 1.686  ; 1.686  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[15] ; clk_50Mhz  ; 1.679  ; 1.679  ; Rise       ; clk_50Mhz       ;
; OTG_INT1      ; clk_50Mhz  ; 2.029  ; 2.029  ; Rise       ; clk_50Mhz       ;
; SW[*]         ; clk_50Mhz  ; 1.392  ; 1.392  ; Rise       ; clk_50Mhz       ;
;  SW[0]        ; clk_50Mhz  ; 1.392  ; 1.392  ; Rise       ; clk_50Mhz       ;
; reset         ; clk_50Mhz  ; 3.437  ; 3.437  ; Rise       ; clk_50Mhz       ;
+---------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; GPIO0[*]      ; CLK_1MHZ   ; -4.891 ; -4.891 ; Fall       ; CLK_1MHZ        ;
;  GPIO0[19]    ; CLK_1MHZ   ; -5.225 ; -5.225 ; Fall       ; CLK_1MHZ        ;
;  GPIO0[21]    ; CLK_1MHZ   ; -5.343 ; -5.343 ; Fall       ; CLK_1MHZ        ;
;  GPIO0[23]    ; CLK_1MHZ   ; -5.212 ; -5.212 ; Fall       ; CLK_1MHZ        ;
;  GPIO0[25]    ; CLK_1MHZ   ; -4.891 ; -4.891 ; Fall       ; CLK_1MHZ        ;
;  GPIO0[27]    ; CLK_1MHZ   ; -5.299 ; -5.299 ; Fall       ; CLK_1MHZ        ;
;  GPIO0[29]    ; CLK_1MHZ   ; -5.378 ; -5.378 ; Fall       ; CLK_1MHZ        ;
;  GPIO0[31]    ; CLK_1MHZ   ; -5.046 ; -5.046 ; Fall       ; CLK_1MHZ        ;
;  GPIO0[33]    ; CLK_1MHZ   ; -5.259 ; -5.259 ; Fall       ; CLK_1MHZ        ;
; reset         ; CLK_1MHZ   ; -2.452 ; -2.452 ; Fall       ; CLK_1MHZ        ;
; reset         ; CLK_2MHZ   ; -1.695 ; -1.695 ; Rise       ; CLK_2MHZ        ;
; reset         ; CLK_400HZ  ; -2.543 ; -2.543 ; Rise       ; CLK_400HZ       ;
; OTG_DATA[*]   ; clk_50Mhz  ; -1.450 ; -1.450 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[0]  ; clk_50Mhz  ; -1.617 ; -1.617 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[1]  ; clk_50Mhz  ; -1.718 ; -1.718 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[2]  ; clk_50Mhz  ; -1.497 ; -1.497 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[3]  ; clk_50Mhz  ; -1.464 ; -1.464 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[4]  ; clk_50Mhz  ; -1.451 ; -1.451 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[5]  ; clk_50Mhz  ; -1.450 ; -1.450 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[6]  ; clk_50Mhz  ; -1.557 ; -1.557 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[7]  ; clk_50Mhz  ; -1.555 ; -1.555 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[8]  ; clk_50Mhz  ; -1.517 ; -1.517 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[9]  ; clk_50Mhz  ; -1.510 ; -1.510 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[10] ; clk_50Mhz  ; -1.477 ; -1.477 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[11] ; clk_50Mhz  ; -1.475 ; -1.475 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[12] ; clk_50Mhz  ; -1.480 ; -1.480 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[13] ; clk_50Mhz  ; -1.623 ; -1.623 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[14] ; clk_50Mhz  ; -1.566 ; -1.566 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[15] ; clk_50Mhz  ; -1.559 ; -1.559 ; Rise       ; clk_50Mhz       ;
; OTG_INT1      ; clk_50Mhz  ; -1.909 ; -1.909 ; Rise       ; clk_50Mhz       ;
; SW[*]         ; clk_50Mhz  ; 0.045  ; 0.045  ; Rise       ; clk_50Mhz       ;
;  SW[0]        ; clk_50Mhz  ; 0.045  ; 0.045  ; Rise       ; clk_50Mhz       ;
; reset         ; clk_50Mhz  ; -2.487 ; -2.487 ; Rise       ; clk_50Mhz       ;
+---------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; SEC_LED       ; CLK_10HZ   ; 3.527 ; 3.527 ; Rise       ; CLK_10HZ        ;
; GPIO0[*]      ; CLK_1MHZ   ;       ; 2.906 ; Rise       ; CLK_1MHZ        ;
;  GPIO0[12]    ; CLK_1MHZ   ;       ; 2.906 ; Rise       ; CLK_1MHZ        ;
; GPIO0[*]      ; CLK_1MHZ   ; 4.041 ; 4.041 ; Fall       ; CLK_1MHZ        ;
;  GPIO0[12]    ; CLK_1MHZ   ; 2.906 ;       ; Fall       ; CLK_1MHZ        ;
;  GPIO0[14]    ; CLK_1MHZ   ; 4.041 ; 4.041 ; Fall       ; CLK_1MHZ        ;
; GPIO0[*]      ; CLK_2MHZ   ; 3.958 ; 3.958 ; Rise       ; CLK_2MHZ        ;
;  GPIO0[0]     ; CLK_2MHZ   ; 3.948 ; 3.948 ; Rise       ; CLK_2MHZ        ;
;  GPIO0[1]     ; CLK_2MHZ   ; 3.908 ; 3.908 ; Rise       ; CLK_2MHZ        ;
;  GPIO0[2]     ; CLK_2MHZ   ; 3.948 ; 3.948 ; Rise       ; CLK_2MHZ        ;
;  GPIO0[3]     ; CLK_2MHZ   ; 3.958 ; 3.958 ; Rise       ; CLK_2MHZ        ;
;  GPIO0[4]     ; CLK_2MHZ   ; 3.952 ; 3.952 ; Rise       ; CLK_2MHZ        ;
;  GPIO0[5]     ; CLK_2MHZ   ; 3.952 ; 3.952 ; Rise       ; CLK_2MHZ        ;
;  GPIO0[6]     ; CLK_2MHZ   ; 3.932 ; 3.932 ; Rise       ; CLK_2MHZ        ;
;  GPIO0[7]     ; CLK_2MHZ   ; 3.932 ; 3.932 ; Rise       ; CLK_2MHZ        ;
;  GPIO0[8]     ; CLK_2MHZ   ; 3.823 ; 3.823 ; Rise       ; CLK_2MHZ        ;
;  GPIO0[9]     ; CLK_2MHZ   ; 3.823 ; 3.823 ; Rise       ; CLK_2MHZ        ;
;  GPIO0[10]    ; CLK_2MHZ   ; 3.813 ; 3.813 ; Rise       ; CLK_2MHZ        ;
;  GPIO0[11]    ; CLK_2MHZ   ; 3.813 ; 3.813 ; Rise       ; CLK_2MHZ        ;
;  GPIO0[16]    ; CLK_2MHZ   ; 3.947 ; 3.947 ; Rise       ; CLK_2MHZ        ;
; GPIO1[*]      ; CLK_2MHZ   ; 3.051 ;       ; Rise       ; CLK_2MHZ        ;
;  GPIO1[8]     ; CLK_2MHZ   ; 3.051 ;       ; Rise       ; CLK_2MHZ        ;
; GPIO1[*]      ; CLK_2MHZ   ;       ; 3.051 ; Fall       ; CLK_2MHZ        ;
;  GPIO1[8]     ; CLK_2MHZ   ;       ; 3.051 ; Fall       ; CLK_2MHZ        ;
; DATA_BUS[*]   ; CLK_400HZ  ; 3.768 ; 3.768 ; Rise       ; CLK_400HZ       ;
;  DATA_BUS[0]  ; CLK_400HZ  ; 3.605 ; 3.605 ; Rise       ; CLK_400HZ       ;
;  DATA_BUS[1]  ; CLK_400HZ  ; 3.616 ; 3.616 ; Rise       ; CLK_400HZ       ;
;  DATA_BUS[2]  ; CLK_400HZ  ; 3.768 ; 3.768 ; Rise       ; CLK_400HZ       ;
;  DATA_BUS[3]  ; CLK_400HZ  ; 3.660 ; 3.660 ; Rise       ; CLK_400HZ       ;
;  DATA_BUS[4]  ; CLK_400HZ  ; 3.723 ; 3.723 ; Rise       ; CLK_400HZ       ;
;  DATA_BUS[5]  ; CLK_400HZ  ; 3.648 ; 3.648 ; Rise       ; CLK_400HZ       ;
;  DATA_BUS[6]  ; CLK_400HZ  ; 3.607 ; 3.607 ; Rise       ; CLK_400HZ       ;
;  DATA_BUS[7]  ; CLK_400HZ  ; 3.759 ; 3.759 ; Rise       ; CLK_400HZ       ;
; LCD_E         ; CLK_400HZ  ; 3.511 ; 3.511 ; Rise       ; CLK_400HZ       ;
; LCD_RS        ; CLK_400HZ  ; 3.616 ; 3.616 ; Rise       ; CLK_400HZ       ;
; OTG_ADDR[*]   ; clk_50Mhz  ; 4.298 ; 4.298 ; Rise       ; clk_50Mhz       ;
;  OTG_ADDR[0]  ; clk_50Mhz  ; 4.298 ; 4.298 ; Rise       ; clk_50Mhz       ;
; OTG_CS_N      ; clk_50Mhz  ; 4.129 ; 4.129 ; Rise       ; clk_50Mhz       ;
; OTG_DATA[*]   ; clk_50Mhz  ; 3.826 ; 3.826 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[0]  ; clk_50Mhz  ; 3.676 ; 3.676 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[1]  ; clk_50Mhz  ; 3.681 ; 3.681 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[2]  ; clk_50Mhz  ; 3.768 ; 3.768 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[3]  ; clk_50Mhz  ; 3.652 ; 3.652 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[4]  ; clk_50Mhz  ; 3.719 ; 3.719 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[5]  ; clk_50Mhz  ; 3.616 ; 3.616 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[6]  ; clk_50Mhz  ; 3.671 ; 3.671 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[7]  ; clk_50Mhz  ; 3.636 ; 3.636 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[8]  ; clk_50Mhz  ; 3.822 ; 3.822 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[9]  ; clk_50Mhz  ; 3.585 ; 3.585 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[10] ; clk_50Mhz  ; 3.784 ; 3.784 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[11] ; clk_50Mhz  ; 3.546 ; 3.546 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[12] ; clk_50Mhz  ; 3.546 ; 3.546 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[13] ; clk_50Mhz  ; 3.826 ; 3.826 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[14] ; clk_50Mhz  ; 3.677 ; 3.677 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[15] ; clk_50Mhz  ; 3.673 ; 3.673 ; Rise       ; clk_50Mhz       ;
; OTG_RD_N      ; clk_50Mhz  ; 3.843 ; 3.843 ; Rise       ; clk_50Mhz       ;
; OTG_RST_N     ; clk_50Mhz  ; 3.548 ; 3.548 ; Rise       ; clk_50Mhz       ;
; OTG_WR_N      ; clk_50Mhz  ; 3.828 ; 3.828 ; Rise       ; clk_50Mhz       ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; SEC_LED       ; CLK_10HZ   ; 3.527 ; 3.527 ; Rise       ; CLK_10HZ        ;
; GPIO0[*]      ; CLK_1MHZ   ;       ; 2.906 ; Rise       ; CLK_1MHZ        ;
;  GPIO0[12]    ; CLK_1MHZ   ;       ; 2.906 ; Rise       ; CLK_1MHZ        ;
; GPIO0[*]      ; CLK_1MHZ   ; 2.906 ; 4.041 ; Fall       ; CLK_1MHZ        ;
;  GPIO0[12]    ; CLK_1MHZ   ; 2.906 ;       ; Fall       ; CLK_1MHZ        ;
;  GPIO0[14]    ; CLK_1MHZ   ; 4.041 ; 4.041 ; Fall       ; CLK_1MHZ        ;
; GPIO0[*]      ; CLK_2MHZ   ; 3.813 ; 3.813 ; Rise       ; CLK_2MHZ        ;
;  GPIO0[0]     ; CLK_2MHZ   ; 3.948 ; 3.948 ; Rise       ; CLK_2MHZ        ;
;  GPIO0[1]     ; CLK_2MHZ   ; 3.908 ; 3.908 ; Rise       ; CLK_2MHZ        ;
;  GPIO0[2]     ; CLK_2MHZ   ; 3.948 ; 3.948 ; Rise       ; CLK_2MHZ        ;
;  GPIO0[3]     ; CLK_2MHZ   ; 3.958 ; 3.958 ; Rise       ; CLK_2MHZ        ;
;  GPIO0[4]     ; CLK_2MHZ   ; 3.952 ; 3.952 ; Rise       ; CLK_2MHZ        ;
;  GPIO0[5]     ; CLK_2MHZ   ; 3.952 ; 3.952 ; Rise       ; CLK_2MHZ        ;
;  GPIO0[6]     ; CLK_2MHZ   ; 3.932 ; 3.932 ; Rise       ; CLK_2MHZ        ;
;  GPIO0[7]     ; CLK_2MHZ   ; 3.932 ; 3.932 ; Rise       ; CLK_2MHZ        ;
;  GPIO0[8]     ; CLK_2MHZ   ; 3.823 ; 3.823 ; Rise       ; CLK_2MHZ        ;
;  GPIO0[9]     ; CLK_2MHZ   ; 3.823 ; 3.823 ; Rise       ; CLK_2MHZ        ;
;  GPIO0[10]    ; CLK_2MHZ   ; 3.813 ; 3.813 ; Rise       ; CLK_2MHZ        ;
;  GPIO0[11]    ; CLK_2MHZ   ; 3.813 ; 3.813 ; Rise       ; CLK_2MHZ        ;
;  GPIO0[16]    ; CLK_2MHZ   ; 3.947 ; 3.947 ; Rise       ; CLK_2MHZ        ;
; GPIO1[*]      ; CLK_2MHZ   ; 3.051 ;       ; Rise       ; CLK_2MHZ        ;
;  GPIO1[8]     ; CLK_2MHZ   ; 3.051 ;       ; Rise       ; CLK_2MHZ        ;
; GPIO1[*]      ; CLK_2MHZ   ;       ; 3.051 ; Fall       ; CLK_2MHZ        ;
;  GPIO1[8]     ; CLK_2MHZ   ;       ; 3.051 ; Fall       ; CLK_2MHZ        ;
; DATA_BUS[*]   ; CLK_400HZ  ; 3.605 ; 3.605 ; Rise       ; CLK_400HZ       ;
;  DATA_BUS[0]  ; CLK_400HZ  ; 3.605 ; 3.605 ; Rise       ; CLK_400HZ       ;
;  DATA_BUS[1]  ; CLK_400HZ  ; 3.616 ; 3.616 ; Rise       ; CLK_400HZ       ;
;  DATA_BUS[2]  ; CLK_400HZ  ; 3.768 ; 3.768 ; Rise       ; CLK_400HZ       ;
;  DATA_BUS[3]  ; CLK_400HZ  ; 3.660 ; 3.660 ; Rise       ; CLK_400HZ       ;
;  DATA_BUS[4]  ; CLK_400HZ  ; 3.723 ; 3.723 ; Rise       ; CLK_400HZ       ;
;  DATA_BUS[5]  ; CLK_400HZ  ; 3.648 ; 3.648 ; Rise       ; CLK_400HZ       ;
;  DATA_BUS[6]  ; CLK_400HZ  ; 3.607 ; 3.607 ; Rise       ; CLK_400HZ       ;
;  DATA_BUS[7]  ; CLK_400HZ  ; 3.759 ; 3.759 ; Rise       ; CLK_400HZ       ;
; LCD_E         ; CLK_400HZ  ; 3.511 ; 3.511 ; Rise       ; CLK_400HZ       ;
; LCD_RS        ; CLK_400HZ  ; 3.616 ; 3.616 ; Rise       ; CLK_400HZ       ;
; OTG_ADDR[*]   ; clk_50Mhz  ; 4.039 ; 4.039 ; Rise       ; clk_50Mhz       ;
;  OTG_ADDR[0]  ; clk_50Mhz  ; 4.039 ; 4.039 ; Rise       ; clk_50Mhz       ;
; OTG_CS_N      ; clk_50Mhz  ; 4.021 ; 4.021 ; Rise       ; clk_50Mhz       ;
; OTG_DATA[*]   ; clk_50Mhz  ; 3.546 ; 3.546 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[0]  ; clk_50Mhz  ; 3.676 ; 3.676 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[1]  ; clk_50Mhz  ; 3.681 ; 3.681 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[2]  ; clk_50Mhz  ; 3.768 ; 3.768 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[3]  ; clk_50Mhz  ; 3.652 ; 3.652 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[4]  ; clk_50Mhz  ; 3.719 ; 3.719 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[5]  ; clk_50Mhz  ; 3.616 ; 3.616 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[6]  ; clk_50Mhz  ; 3.671 ; 3.671 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[7]  ; clk_50Mhz  ; 3.636 ; 3.636 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[8]  ; clk_50Mhz  ; 3.822 ; 3.822 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[9]  ; clk_50Mhz  ; 3.585 ; 3.585 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[10] ; clk_50Mhz  ; 3.784 ; 3.784 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[11] ; clk_50Mhz  ; 3.546 ; 3.546 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[12] ; clk_50Mhz  ; 3.546 ; 3.546 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[13] ; clk_50Mhz  ; 3.826 ; 3.826 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[14] ; clk_50Mhz  ; 3.677 ; 3.677 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[15] ; clk_50Mhz  ; 3.673 ; 3.673 ; Rise       ; clk_50Mhz       ;
; OTG_RD_N      ; clk_50Mhz  ; 3.843 ; 3.843 ; Rise       ; clk_50Mhz       ;
; OTG_RST_N     ; clk_50Mhz  ; 3.548 ; 3.548 ; Rise       ; clk_50Mhz       ;
; OTG_WR_N      ; clk_50Mhz  ; 3.828 ; 3.828 ; Rise       ; clk_50Mhz       ;
+---------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+----+-------+-------+----+
; Input Port ; Output Port ; RR ; RF    ; FR    ; FF ;
+------------+-------------+----+-------+-------+----+
; reset      ; RESET_LED   ;    ; 5.327 ; 5.327 ;    ;
+------------+-------------+----+-------+-------+----+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+----+-------+-------+----+
; Input Port ; Output Port ; RR ; RF    ; FR    ; FF ;
+------------+-------------+----+-------+-------+----+
; reset      ; RESET_LED   ;    ; 5.327 ; 5.327 ;    ;
+------------+-------------+----+-------+-------+----+


+--------------------------------------------------------------------------+
; Output Enable Times                                                      ;
+---------------+------------+-------+------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+------+------------+-----------------+
; OTG_DATA[*]   ; clk_50Mhz  ; 3.894 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[0]  ; clk_50Mhz  ; 4.050 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[1]  ; clk_50Mhz  ; 4.070 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[2]  ; clk_50Mhz  ; 4.070 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[3]  ; clk_50Mhz  ; 4.040 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[4]  ; clk_50Mhz  ; 3.894 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[5]  ; clk_50Mhz  ; 3.894 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[6]  ; clk_50Mhz  ; 3.894 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[7]  ; clk_50Mhz  ; 3.904 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[8]  ; clk_50Mhz  ; 4.082 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[9]  ; clk_50Mhz  ; 4.082 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[10] ; clk_50Mhz  ; 4.042 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[11] ; clk_50Mhz  ; 4.042 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[12] ; clk_50Mhz  ; 4.042 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[13] ; clk_50Mhz  ; 4.064 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[14] ; clk_50Mhz  ; 4.044 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[15] ; clk_50Mhz  ; 4.034 ;      ; Rise       ; clk_50Mhz       ;
+---------------+------------+-------+------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Output Enable Times                                              ;
+---------------+------------+-------+------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+------+------------+-----------------+
; OTG_DATA[*]   ; clk_50Mhz  ; 3.752 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[0]  ; clk_50Mhz  ; 3.908 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[1]  ; clk_50Mhz  ; 3.928 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[2]  ; clk_50Mhz  ; 3.928 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[3]  ; clk_50Mhz  ; 3.898 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[4]  ; clk_50Mhz  ; 3.752 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[5]  ; clk_50Mhz  ; 3.752 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[6]  ; clk_50Mhz  ; 3.752 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[7]  ; clk_50Mhz  ; 3.762 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[8]  ; clk_50Mhz  ; 3.940 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[9]  ; clk_50Mhz  ; 3.940 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[10] ; clk_50Mhz  ; 3.900 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[11] ; clk_50Mhz  ; 3.900 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[12] ; clk_50Mhz  ; 3.900 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[13] ; clk_50Mhz  ; 3.922 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[14] ; clk_50Mhz  ; 3.902 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[15] ; clk_50Mhz  ; 3.892 ;      ; Rise       ; clk_50Mhz       ;
+---------------+------------+-------+------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Output Disable Times                                                              ;
+---------------+------------+-----------+-----------+------------+-----------------+
; Data Port     ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+---------------+------------+-----------+-----------+------------+-----------------+
; OTG_DATA[*]   ; clk_50Mhz  ; 3.894     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[0]  ; clk_50Mhz  ; 4.050     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[1]  ; clk_50Mhz  ; 4.070     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[2]  ; clk_50Mhz  ; 4.070     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[3]  ; clk_50Mhz  ; 4.040     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[4]  ; clk_50Mhz  ; 3.894     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[5]  ; clk_50Mhz  ; 3.894     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[6]  ; clk_50Mhz  ; 3.894     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[7]  ; clk_50Mhz  ; 3.904     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[8]  ; clk_50Mhz  ; 4.082     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[9]  ; clk_50Mhz  ; 4.082     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[10] ; clk_50Mhz  ; 4.042     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[11] ; clk_50Mhz  ; 4.042     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[12] ; clk_50Mhz  ; 4.042     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[13] ; clk_50Mhz  ; 4.064     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[14] ; clk_50Mhz  ; 4.044     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[15] ; clk_50Mhz  ; 4.034     ;           ; Rise       ; clk_50Mhz       ;
+---------------+------------+-----------+-----------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                      ;
+---------------+------------+-----------+-----------+------------+-----------------+
; Data Port     ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+---------------+------------+-----------+-----------+------------+-----------------+
; OTG_DATA[*]   ; clk_50Mhz  ; 3.752     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[0]  ; clk_50Mhz  ; 3.908     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[1]  ; clk_50Mhz  ; 3.928     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[2]  ; clk_50Mhz  ; 3.928     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[3]  ; clk_50Mhz  ; 3.898     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[4]  ; clk_50Mhz  ; 3.752     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[5]  ; clk_50Mhz  ; 3.752     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[6]  ; clk_50Mhz  ; 3.752     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[7]  ; clk_50Mhz  ; 3.762     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[8]  ; clk_50Mhz  ; 3.940     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[9]  ; clk_50Mhz  ; 3.940     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[10] ; clk_50Mhz  ; 3.900     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[11] ; clk_50Mhz  ; 3.900     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[12] ; clk_50Mhz  ; 3.900     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[13] ; clk_50Mhz  ; 3.922     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[14] ; clk_50Mhz  ; 3.902     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[15] ; clk_50Mhz  ; 3.892     ;           ; Rise       ; clk_50Mhz       ;
+---------------+------------+-----------+-----------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                               ;
+------------------+-----------+---------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+---------+----------+---------+---------------------+
; Worst-case Slack ; -683.111  ; -2.917  ; -1.738   ; 1.516   ; -1.380              ;
;  CLK_10HZ        ; -0.866    ; 0.215   ; N/A      ; N/A     ; -0.500              ;
;  CLK_1MHZ        ; -683.111  ; 0.215   ; N/A      ; N/A     ; -0.500              ;
;  CLK_2MHZ        ; -0.957    ; 0.215   ; N/A      ; N/A     ; -0.500              ;
;  CLK_400HZ       ; -1.289    ; -2.917  ; N/A      ; N/A     ; -0.500              ;
;  clk_50Mhz       ; -4.580    ; -2.542  ; -1.738   ; 1.516   ; -1.380              ;
; Design-wide TNS  ; -8357.828 ; -10.509 ; -231.025 ; 0.0     ; -506.38             ;
;  CLK_10HZ        ; -4.583    ; 0.000   ; N/A      ; N/A     ; -8.000              ;
;  CLK_1MHZ        ; -7685.620 ; 0.000   ; N/A      ; N/A     ; -60.000             ;
;  CLK_2MHZ        ; -2.465    ; 0.000   ; N/A      ; N/A     ; -5.000              ;
;  CLK_400HZ       ; -23.863   ; -2.917  ; N/A      ; N/A     ; -43.000             ;
;  clk_50Mhz       ; -641.297  ; -7.592  ; -231.025 ; 0.000   ; -390.380            ;
+------------------+-----------+---------+----------+---------+---------------------+


+-----------------------------------------------------------------------------+
; Setup Times                                                                 ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; GPIO0[*]      ; CLK_1MHZ   ; 70.399 ; 70.399 ; Fall       ; CLK_1MHZ        ;
;  GPIO0[19]    ; CLK_1MHZ   ; 69.579 ; 69.579 ; Fall       ; CLK_1MHZ        ;
;  GPIO0[21]    ; CLK_1MHZ   ; 69.546 ; 69.546 ; Fall       ; CLK_1MHZ        ;
;  GPIO0[23]    ; CLK_1MHZ   ; 69.247 ; 69.247 ; Fall       ; CLK_1MHZ        ;
;  GPIO0[25]    ; CLK_1MHZ   ; 69.737 ; 69.737 ; Fall       ; CLK_1MHZ        ;
;  GPIO0[27]    ; CLK_1MHZ   ; 69.468 ; 69.468 ; Fall       ; CLK_1MHZ        ;
;  GPIO0[29]    ; CLK_1MHZ   ; 69.860 ; 69.860 ; Fall       ; CLK_1MHZ        ;
;  GPIO0[31]    ; CLK_1MHZ   ; 69.647 ; 69.647 ; Fall       ; CLK_1MHZ        ;
;  GPIO0[33]    ; CLK_1MHZ   ; 70.399 ; 70.399 ; Fall       ; CLK_1MHZ        ;
; reset         ; CLK_1MHZ   ; 10.681 ; 10.681 ; Fall       ; CLK_1MHZ        ;
; reset         ; CLK_2MHZ   ; 3.976  ; 3.976  ; Rise       ; CLK_2MHZ        ;
; reset         ; CLK_400HZ  ; 4.837  ; 4.837  ; Rise       ; CLK_400HZ       ;
; OTG_DATA[*]   ; clk_50Mhz  ; 3.293  ; 3.293  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[0]  ; clk_50Mhz  ; 3.146  ; 3.146  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[1]  ; clk_50Mhz  ; 3.293  ; 3.293  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[2]  ; clk_50Mhz  ; 2.863  ; 2.863  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[3]  ; clk_50Mhz  ; 2.832  ; 2.832  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[4]  ; clk_50Mhz  ; 2.817  ; 2.817  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[5]  ; clk_50Mhz  ; 2.787  ; 2.787  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[6]  ; clk_50Mhz  ; 3.048  ; 3.048  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[7]  ; clk_50Mhz  ; 3.044  ; 3.044  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[8]  ; clk_50Mhz  ; 2.885  ; 2.885  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[9]  ; clk_50Mhz  ; 2.846  ; 2.846  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[10] ; clk_50Mhz  ; 2.845  ; 2.845  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[11] ; clk_50Mhz  ; 2.843  ; 2.843  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[12] ; clk_50Mhz  ; 2.851  ; 2.851  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[13] ; clk_50Mhz  ; 3.148  ; 3.148  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[14] ; clk_50Mhz  ; 3.056  ; 3.056  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[15] ; clk_50Mhz  ; 3.051  ; 3.051  ; Rise       ; clk_50Mhz       ;
; OTG_INT1      ; clk_50Mhz  ; 3.718  ; 3.718  ; Rise       ; clk_50Mhz       ;
; SW[*]         ; clk_50Mhz  ; 3.478  ; 3.478  ; Rise       ; clk_50Mhz       ;
;  SW[0]        ; clk_50Mhz  ; 3.478  ; 3.478  ; Rise       ; clk_50Mhz       ;
; reset         ; clk_50Mhz  ; 6.519  ; 6.519  ; Rise       ; clk_50Mhz       ;
+---------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; GPIO0[*]      ; CLK_1MHZ   ; -4.891 ; -4.891 ; Fall       ; CLK_1MHZ        ;
;  GPIO0[19]    ; CLK_1MHZ   ; -5.225 ; -5.225 ; Fall       ; CLK_1MHZ        ;
;  GPIO0[21]    ; CLK_1MHZ   ; -5.343 ; -5.343 ; Fall       ; CLK_1MHZ        ;
;  GPIO0[23]    ; CLK_1MHZ   ; -5.212 ; -5.212 ; Fall       ; CLK_1MHZ        ;
;  GPIO0[25]    ; CLK_1MHZ   ; -4.891 ; -4.891 ; Fall       ; CLK_1MHZ        ;
;  GPIO0[27]    ; CLK_1MHZ   ; -5.299 ; -5.299 ; Fall       ; CLK_1MHZ        ;
;  GPIO0[29]    ; CLK_1MHZ   ; -5.378 ; -5.378 ; Fall       ; CLK_1MHZ        ;
;  GPIO0[31]    ; CLK_1MHZ   ; -5.046 ; -5.046 ; Fall       ; CLK_1MHZ        ;
;  GPIO0[33]    ; CLK_1MHZ   ; -5.259 ; -5.259 ; Fall       ; CLK_1MHZ        ;
; reset         ; CLK_1MHZ   ; -2.452 ; -2.452 ; Fall       ; CLK_1MHZ        ;
; reset         ; CLK_2MHZ   ; -1.695 ; -1.695 ; Rise       ; CLK_2MHZ        ;
; reset         ; CLK_400HZ  ; -2.543 ; -2.543 ; Rise       ; CLK_400HZ       ;
; OTG_DATA[*]   ; clk_50Mhz  ; -1.450 ; -1.450 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[0]  ; clk_50Mhz  ; -1.617 ; -1.617 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[1]  ; clk_50Mhz  ; -1.718 ; -1.718 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[2]  ; clk_50Mhz  ; -1.497 ; -1.497 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[3]  ; clk_50Mhz  ; -1.464 ; -1.464 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[4]  ; clk_50Mhz  ; -1.451 ; -1.451 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[5]  ; clk_50Mhz  ; -1.450 ; -1.450 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[6]  ; clk_50Mhz  ; -1.557 ; -1.557 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[7]  ; clk_50Mhz  ; -1.555 ; -1.555 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[8]  ; clk_50Mhz  ; -1.517 ; -1.517 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[9]  ; clk_50Mhz  ; -1.510 ; -1.510 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[10] ; clk_50Mhz  ; -1.477 ; -1.477 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[11] ; clk_50Mhz  ; -1.475 ; -1.475 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[12] ; clk_50Mhz  ; -1.480 ; -1.480 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[13] ; clk_50Mhz  ; -1.623 ; -1.623 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[14] ; clk_50Mhz  ; -1.566 ; -1.566 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[15] ; clk_50Mhz  ; -1.559 ; -1.559 ; Rise       ; clk_50Mhz       ;
; OTG_INT1      ; clk_50Mhz  ; -1.909 ; -1.909 ; Rise       ; clk_50Mhz       ;
; SW[*]         ; clk_50Mhz  ; 0.045  ; 0.045  ; Rise       ; clk_50Mhz       ;
;  SW[0]        ; clk_50Mhz  ; 0.045  ; 0.045  ; Rise       ; clk_50Mhz       ;
; reset         ; clk_50Mhz  ; -2.487 ; -2.487 ; Rise       ; clk_50Mhz       ;
+---------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; SEC_LED       ; CLK_10HZ   ; 6.263 ; 6.263 ; Rise       ; CLK_10HZ        ;
; GPIO0[*]      ; CLK_1MHZ   ;       ; 5.483 ; Rise       ; CLK_1MHZ        ;
;  GPIO0[12]    ; CLK_1MHZ   ;       ; 5.483 ; Rise       ; CLK_1MHZ        ;
; GPIO0[*]      ; CLK_1MHZ   ; 7.494 ; 7.494 ; Fall       ; CLK_1MHZ        ;
;  GPIO0[12]    ; CLK_1MHZ   ; 5.483 ;       ; Fall       ; CLK_1MHZ        ;
;  GPIO0[14]    ; CLK_1MHZ   ; 7.494 ; 7.494 ; Fall       ; CLK_1MHZ        ;
; GPIO0[*]      ; CLK_2MHZ   ; 7.183 ; 7.183 ; Rise       ; CLK_2MHZ        ;
;  GPIO0[0]     ; CLK_2MHZ   ; 7.156 ; 7.156 ; Rise       ; CLK_2MHZ        ;
;  GPIO0[1]     ; CLK_2MHZ   ; 7.116 ; 7.116 ; Rise       ; CLK_2MHZ        ;
;  GPIO0[2]     ; CLK_2MHZ   ; 7.156 ; 7.156 ; Rise       ; CLK_2MHZ        ;
;  GPIO0[3]     ; CLK_2MHZ   ; 7.166 ; 7.166 ; Rise       ; CLK_2MHZ        ;
;  GPIO0[4]     ; CLK_2MHZ   ; 7.183 ; 7.183 ; Rise       ; CLK_2MHZ        ;
;  GPIO0[5]     ; CLK_2MHZ   ; 7.183 ; 7.183 ; Rise       ; CLK_2MHZ        ;
;  GPIO0[6]     ; CLK_2MHZ   ; 7.163 ; 7.163 ; Rise       ; CLK_2MHZ        ;
;  GPIO0[7]     ; CLK_2MHZ   ; 7.163 ; 7.163 ; Rise       ; CLK_2MHZ        ;
;  GPIO0[8]     ; CLK_2MHZ   ; 6.898 ; 6.898 ; Rise       ; CLK_2MHZ        ;
;  GPIO0[9]     ; CLK_2MHZ   ; 6.898 ; 6.898 ; Rise       ; CLK_2MHZ        ;
;  GPIO0[10]    ; CLK_2MHZ   ; 6.888 ; 6.888 ; Rise       ; CLK_2MHZ        ;
;  GPIO0[11]    ; CLK_2MHZ   ; 6.888 ; 6.888 ; Rise       ; CLK_2MHZ        ;
;  GPIO0[16]    ; CLK_2MHZ   ; 7.173 ; 7.173 ; Rise       ; CLK_2MHZ        ;
; GPIO1[*]      ; CLK_2MHZ   ; 5.854 ;       ; Rise       ; CLK_2MHZ        ;
;  GPIO1[8]     ; CLK_2MHZ   ; 5.854 ;       ; Rise       ; CLK_2MHZ        ;
; GPIO1[*]      ; CLK_2MHZ   ;       ; 5.854 ; Fall       ; CLK_2MHZ        ;
;  GPIO1[8]     ; CLK_2MHZ   ;       ; 5.854 ; Fall       ; CLK_2MHZ        ;
; DATA_BUS[*]   ; CLK_400HZ  ; 6.925 ; 6.925 ; Rise       ; CLK_400HZ       ;
;  DATA_BUS[0]  ; CLK_400HZ  ; 6.591 ; 6.591 ; Rise       ; CLK_400HZ       ;
;  DATA_BUS[1]  ; CLK_400HZ  ; 6.606 ; 6.606 ; Rise       ; CLK_400HZ       ;
;  DATA_BUS[2]  ; CLK_400HZ  ; 6.925 ; 6.925 ; Rise       ; CLK_400HZ       ;
;  DATA_BUS[3]  ; CLK_400HZ  ; 6.703 ; 6.703 ; Rise       ; CLK_400HZ       ;
;  DATA_BUS[4]  ; CLK_400HZ  ; 6.866 ; 6.866 ; Rise       ; CLK_400HZ       ;
;  DATA_BUS[5]  ; CLK_400HZ  ; 6.688 ; 6.688 ; Rise       ; CLK_400HZ       ;
;  DATA_BUS[6]  ; CLK_400HZ  ; 6.583 ; 6.583 ; Rise       ; CLK_400HZ       ;
;  DATA_BUS[7]  ; CLK_400HZ  ; 6.903 ; 6.903 ; Rise       ; CLK_400HZ       ;
; LCD_E         ; CLK_400HZ  ; 6.389 ; 6.389 ; Rise       ; CLK_400HZ       ;
; LCD_RS        ; CLK_400HZ  ; 6.606 ; 6.606 ; Rise       ; CLK_400HZ       ;
; OTG_ADDR[*]   ; clk_50Mhz  ; 7.948 ; 7.948 ; Rise       ; clk_50Mhz       ;
;  OTG_ADDR[0]  ; clk_50Mhz  ; 7.948 ; 7.948 ; Rise       ; clk_50Mhz       ;
; OTG_CS_N      ; clk_50Mhz  ; 7.529 ; 7.529 ; Rise       ; clk_50Mhz       ;
; OTG_DATA[*]   ; clk_50Mhz  ; 6.842 ; 6.842 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[0]  ; clk_50Mhz  ; 6.523 ; 6.523 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[1]  ; clk_50Mhz  ; 6.518 ; 6.518 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[2]  ; clk_50Mhz  ; 6.724 ; 6.724 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[3]  ; clk_50Mhz  ; 6.490 ; 6.490 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[4]  ; clk_50Mhz  ; 6.677 ; 6.677 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[5]  ; clk_50Mhz  ; 6.447 ; 6.447 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[6]  ; clk_50Mhz  ; 6.557 ; 6.557 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[7]  ; clk_50Mhz  ; 6.477 ; 6.477 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[8]  ; clk_50Mhz  ; 6.826 ; 6.826 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[9]  ; clk_50Mhz  ; 6.303 ; 6.303 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[10] ; clk_50Mhz  ; 6.786 ; 6.786 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[11] ; clk_50Mhz  ; 6.269 ; 6.269 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[12] ; clk_50Mhz  ; 6.269 ; 6.269 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[13] ; clk_50Mhz  ; 6.842 ; 6.842 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[14] ; clk_50Mhz  ; 6.558 ; 6.558 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[15] ; clk_50Mhz  ; 6.560 ; 6.560 ; Rise       ; clk_50Mhz       ;
; OTG_RD_N      ; clk_50Mhz  ; 6.863 ; 6.863 ; Rise       ; clk_50Mhz       ;
; OTG_RST_N     ; clk_50Mhz  ; 6.264 ; 6.264 ; Rise       ; clk_50Mhz       ;
; OTG_WR_N      ; clk_50Mhz  ; 6.836 ; 6.836 ; Rise       ; clk_50Mhz       ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; SEC_LED       ; CLK_10HZ   ; 3.527 ; 3.527 ; Rise       ; CLK_10HZ        ;
; GPIO0[*]      ; CLK_1MHZ   ;       ; 2.906 ; Rise       ; CLK_1MHZ        ;
;  GPIO0[12]    ; CLK_1MHZ   ;       ; 2.906 ; Rise       ; CLK_1MHZ        ;
; GPIO0[*]      ; CLK_1MHZ   ; 2.906 ; 4.041 ; Fall       ; CLK_1MHZ        ;
;  GPIO0[12]    ; CLK_1MHZ   ; 2.906 ;       ; Fall       ; CLK_1MHZ        ;
;  GPIO0[14]    ; CLK_1MHZ   ; 4.041 ; 4.041 ; Fall       ; CLK_1MHZ        ;
; GPIO0[*]      ; CLK_2MHZ   ; 3.813 ; 3.813 ; Rise       ; CLK_2MHZ        ;
;  GPIO0[0]     ; CLK_2MHZ   ; 3.948 ; 3.948 ; Rise       ; CLK_2MHZ        ;
;  GPIO0[1]     ; CLK_2MHZ   ; 3.908 ; 3.908 ; Rise       ; CLK_2MHZ        ;
;  GPIO0[2]     ; CLK_2MHZ   ; 3.948 ; 3.948 ; Rise       ; CLK_2MHZ        ;
;  GPIO0[3]     ; CLK_2MHZ   ; 3.958 ; 3.958 ; Rise       ; CLK_2MHZ        ;
;  GPIO0[4]     ; CLK_2MHZ   ; 3.952 ; 3.952 ; Rise       ; CLK_2MHZ        ;
;  GPIO0[5]     ; CLK_2MHZ   ; 3.952 ; 3.952 ; Rise       ; CLK_2MHZ        ;
;  GPIO0[6]     ; CLK_2MHZ   ; 3.932 ; 3.932 ; Rise       ; CLK_2MHZ        ;
;  GPIO0[7]     ; CLK_2MHZ   ; 3.932 ; 3.932 ; Rise       ; CLK_2MHZ        ;
;  GPIO0[8]     ; CLK_2MHZ   ; 3.823 ; 3.823 ; Rise       ; CLK_2MHZ        ;
;  GPIO0[9]     ; CLK_2MHZ   ; 3.823 ; 3.823 ; Rise       ; CLK_2MHZ        ;
;  GPIO0[10]    ; CLK_2MHZ   ; 3.813 ; 3.813 ; Rise       ; CLK_2MHZ        ;
;  GPIO0[11]    ; CLK_2MHZ   ; 3.813 ; 3.813 ; Rise       ; CLK_2MHZ        ;
;  GPIO0[16]    ; CLK_2MHZ   ; 3.947 ; 3.947 ; Rise       ; CLK_2MHZ        ;
; GPIO1[*]      ; CLK_2MHZ   ; 3.051 ;       ; Rise       ; CLK_2MHZ        ;
;  GPIO1[8]     ; CLK_2MHZ   ; 3.051 ;       ; Rise       ; CLK_2MHZ        ;
; GPIO1[*]      ; CLK_2MHZ   ;       ; 3.051 ; Fall       ; CLK_2MHZ        ;
;  GPIO1[8]     ; CLK_2MHZ   ;       ; 3.051 ; Fall       ; CLK_2MHZ        ;
; DATA_BUS[*]   ; CLK_400HZ  ; 3.605 ; 3.605 ; Rise       ; CLK_400HZ       ;
;  DATA_BUS[0]  ; CLK_400HZ  ; 3.605 ; 3.605 ; Rise       ; CLK_400HZ       ;
;  DATA_BUS[1]  ; CLK_400HZ  ; 3.616 ; 3.616 ; Rise       ; CLK_400HZ       ;
;  DATA_BUS[2]  ; CLK_400HZ  ; 3.768 ; 3.768 ; Rise       ; CLK_400HZ       ;
;  DATA_BUS[3]  ; CLK_400HZ  ; 3.660 ; 3.660 ; Rise       ; CLK_400HZ       ;
;  DATA_BUS[4]  ; CLK_400HZ  ; 3.723 ; 3.723 ; Rise       ; CLK_400HZ       ;
;  DATA_BUS[5]  ; CLK_400HZ  ; 3.648 ; 3.648 ; Rise       ; CLK_400HZ       ;
;  DATA_BUS[6]  ; CLK_400HZ  ; 3.607 ; 3.607 ; Rise       ; CLK_400HZ       ;
;  DATA_BUS[7]  ; CLK_400HZ  ; 3.759 ; 3.759 ; Rise       ; CLK_400HZ       ;
; LCD_E         ; CLK_400HZ  ; 3.511 ; 3.511 ; Rise       ; CLK_400HZ       ;
; LCD_RS        ; CLK_400HZ  ; 3.616 ; 3.616 ; Rise       ; CLK_400HZ       ;
; OTG_ADDR[*]   ; clk_50Mhz  ; 4.039 ; 4.039 ; Rise       ; clk_50Mhz       ;
;  OTG_ADDR[0]  ; clk_50Mhz  ; 4.039 ; 4.039 ; Rise       ; clk_50Mhz       ;
; OTG_CS_N      ; clk_50Mhz  ; 4.021 ; 4.021 ; Rise       ; clk_50Mhz       ;
; OTG_DATA[*]   ; clk_50Mhz  ; 3.546 ; 3.546 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[0]  ; clk_50Mhz  ; 3.676 ; 3.676 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[1]  ; clk_50Mhz  ; 3.681 ; 3.681 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[2]  ; clk_50Mhz  ; 3.768 ; 3.768 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[3]  ; clk_50Mhz  ; 3.652 ; 3.652 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[4]  ; clk_50Mhz  ; 3.719 ; 3.719 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[5]  ; clk_50Mhz  ; 3.616 ; 3.616 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[6]  ; clk_50Mhz  ; 3.671 ; 3.671 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[7]  ; clk_50Mhz  ; 3.636 ; 3.636 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[8]  ; clk_50Mhz  ; 3.822 ; 3.822 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[9]  ; clk_50Mhz  ; 3.585 ; 3.585 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[10] ; clk_50Mhz  ; 3.784 ; 3.784 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[11] ; clk_50Mhz  ; 3.546 ; 3.546 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[12] ; clk_50Mhz  ; 3.546 ; 3.546 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[13] ; clk_50Mhz  ; 3.826 ; 3.826 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[14] ; clk_50Mhz  ; 3.677 ; 3.677 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[15] ; clk_50Mhz  ; 3.673 ; 3.673 ; Rise       ; clk_50Mhz       ;
; OTG_RD_N      ; clk_50Mhz  ; 3.843 ; 3.843 ; Rise       ; clk_50Mhz       ;
; OTG_RST_N     ; clk_50Mhz  ; 3.548 ; 3.548 ; Rise       ; clk_50Mhz       ;
; OTG_WR_N      ; clk_50Mhz  ; 3.828 ; 3.828 ; Rise       ; clk_50Mhz       ;
+---------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------+
; Progagation Delay                                  ;
+------------+-------------+----+-------+-------+----+
; Input Port ; Output Port ; RR ; RF    ; FR    ; FF ;
+------------+-------------+----+-------+-------+----+
; reset      ; RESET_LED   ;    ; 9.239 ; 9.239 ;    ;
+------------+-------------+----+-------+-------+----+


+----------------------------------------------------+
; Minimum Progagation Delay                          ;
+------------+-------------+----+-------+-------+----+
; Input Port ; Output Port ; RR ; RF    ; FR    ; FF ;
+------------+-------------+----+-------+-------+----+
; reset      ; RESET_LED   ;    ; 5.327 ; 5.327 ;    ;
+------------+-------------+----+-------+-------+----+


+------------------------------------------------------------------------+
; Setup Transfers                                                        ;
+------------+-----------+----------+----------+----------+--------------+
; From Clock ; To Clock  ; RR Paths ; FR Paths ; RF Paths ; FF Paths     ;
+------------+-----------+----------+----------+----------+--------------+
; CLK_1MHZ   ; CLK_1MHZ  ; 0        ; 0        ; 0        ; > 2147483647 ;
; CLK_2MHZ   ; CLK_2MHZ  ; 12       ; 0        ; 0        ; 0            ;
; CLK_10HZ   ; CLK_10HZ  ; 46       ; 0        ; 0        ; 0            ;
; CLK_1MHZ   ; clk_50Mhz ; 1        ; 9        ; 0        ; 0            ;
; CLK_2MHZ   ; clk_50Mhz ; 1        ; 1        ; 0        ; 0            ;
; clk_50Mhz  ; clk_50Mhz ; 15577    ; 0        ; 0        ; 0            ;
; CLK_400HZ  ; clk_50Mhz ; 1        ; 1        ; 0        ; 0            ;
; CLK_10HZ   ; CLK_400HZ ; 1        ; 1        ; 0        ; 0            ;
; CLK_400HZ  ; CLK_400HZ ; 235      ; 0        ; 0        ; 0            ;
+------------+-----------+----------+----------+----------+--------------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+------------------------------------------------------------------------+
; Hold Transfers                                                         ;
+------------+-----------+----------+----------+----------+--------------+
; From Clock ; To Clock  ; RR Paths ; FR Paths ; RF Paths ; FF Paths     ;
+------------+-----------+----------+----------+----------+--------------+
; CLK_1MHZ   ; CLK_1MHZ  ; 0        ; 0        ; 0        ; > 2147483647 ;
; CLK_2MHZ   ; CLK_2MHZ  ; 12       ; 0        ; 0        ; 0            ;
; CLK_10HZ   ; CLK_10HZ  ; 46       ; 0        ; 0        ; 0            ;
; CLK_1MHZ   ; clk_50Mhz ; 1        ; 9        ; 0        ; 0            ;
; CLK_2MHZ   ; clk_50Mhz ; 1        ; 1        ; 0        ; 0            ;
; clk_50Mhz  ; clk_50Mhz ; 15577    ; 0        ; 0        ; 0            ;
; CLK_400HZ  ; clk_50Mhz ; 1        ; 1        ; 0        ; 0            ;
; CLK_10HZ   ; CLK_400HZ ; 1        ; 1        ; 0        ; 0            ;
; CLK_400HZ  ; CLK_400HZ ; 235      ; 0        ; 0        ; 0            ;
+------------+-----------+----------+----------+----------+--------------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+--------------------------------------------------------------------+
; Recovery Transfers                                                 ;
+------------+-----------+----------+----------+----------+----------+
; From Clock ; To Clock  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+-----------+----------+----------+----------+----------+
; clk_50Mhz  ; clk_50Mhz ; 133      ; 0        ; 0        ; 0        ;
+------------+-----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+--------------------------------------------------------------------+
; Removal Transfers                                                  ;
+------------+-----------+----------+----------+----------+----------+
; From Clock ; To Clock  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+-----------+----------+----------+----------+----------+
; clk_50Mhz  ; clk_50Mhz ; 133      ; 0        ; 0        ; 0        ;
+------------+-----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 27    ; 27   ;
; Unconstrained Input Port Paths  ; 441   ; 441  ;
; Unconstrained Output Ports      ; 49    ; 49   ;
; Unconstrained Output Port Paths ; 83    ; 83   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.0 Build 156 04/24/2013 SJ Full Version
    Info: Processing started: Thu Sep 10 15:27:00 2015
Info: Command: quartus_sta DE2_Clock -c DE2_Clock
Info: qsta_default_script.tcl version: #1
Critical Warning (138069): Setting INCREMENTAL_COMPILATION to "OFF" is no longer supported. Assignment is ignored. To disable partitions, set the IGNORE_PARTITIONS global assignment to "ON" instead.
Warning (136002): Ignored duplicate of assignment XR_ROOT_REGION for node ""
Warning (136002): Ignored duplicate of assignment XR_MEMBER_STATE for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_PRESERVE_HIGH_SPEED_TILES for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_IGNORE_SOURCE_FILE_CHANGES for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_ALWAYS_USE_QXP_NETLIST for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_IMPORT_NEW_ASSIGNMENTS for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_IMPORT_EXISTING_ASSIGNMENTS for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_IMPORT_EXISTING_LOGICLOCK_REGIONS for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_IMPORT_PIN_ASSIGNMENTS for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_IMPORT_PROMOTE_ASSIGNMENTS for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_TYPE for node ""
Warning (136002): Ignored duplicate of assignment ALLOW_MULTIPLE_PERSONAS for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_ASD_REGION_ID for node ""
Warning (136002): Ignored duplicate of assignment CROSS_BOUNDARY_OPTIMIZATIONS for node ""
Warning (136002): Ignored duplicate of assignment PROPAGATE_CONSTANTS_ON_INPUTS for node ""
Warning (136002): Ignored duplicate of assignment PROPAGATE_INVERSIONS_ON_INPUTS for node ""
Warning (136002): Ignored duplicate of assignment REMOVE_LOGIC_ON_UNCONNECTED_OUTPUTS for node ""
Warning (136002): Ignored duplicate of assignment MERGE_EQUIVALENT_INPUTS for node ""
Warning (136002): Ignored duplicate of assignment MERGE_EQUIVALENT_BIDIRS for node ""
Warning (136002): Ignored duplicate of assignment ABSORB_PATHS_FROM_OUTPUTS_TO_INPUTS for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_EXTRACT_HARD_BLOCK_NODES for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_SOURCE for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_BACK_ANNOTATION for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_COLOR for node ""
Warning (136002): Ignored duplicate of assignment HIERARCHY_BLACKBOX_FILE for node "|"
Warning (136002): Ignored duplicate of assignment XR_ROOT_REGION for node ""
Warning (136002): Ignored duplicate of assignment XR_MEMBER_STATE for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_PRESERVE_HIGH_SPEED_TILES for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_IGNORE_SOURCE_FILE_CHANGES for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_ALWAYS_USE_QXP_NETLIST for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_IMPORT_NEW_ASSIGNMENTS for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_IMPORT_EXISTING_ASSIGNMENTS for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_IMPORT_EXISTING_LOGICLOCK_REGIONS for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_IMPORT_PIN_ASSIGNMENTS for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_IMPORT_PROMOTE_ASSIGNMENTS for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_TYPE for node ""
Warning (136002): Ignored duplicate of assignment ALLOW_MULTIPLE_PERSONAS for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_ASD_REGION_ID for node ""
Warning (136002): Ignored duplicate of assignment CROSS_BOUNDARY_OPTIMIZATIONS for node ""
Warning (136002): Ignored duplicate of assignment PROPAGATE_CONSTANTS_ON_INPUTS for node ""
Warning (136002): Ignored duplicate of assignment PROPAGATE_INVERSIONS_ON_INPUTS for node ""
Warning (136002): Ignored duplicate of assignment REMOVE_LOGIC_ON_UNCONNECTED_OUTPUTS for node ""
Warning (136002): Ignored duplicate of assignment MERGE_EQUIVALENT_INPUTS for node ""
Warning (136002): Ignored duplicate of assignment MERGE_EQUIVALENT_BIDIRS for node ""
Warning (136002): Ignored duplicate of assignment ABSORB_PATHS_FROM_OUTPUTS_TO_INPUTS for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_EXTRACT_HARD_BLOCK_NODES for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_SOURCE for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_BACK_ANNOTATION for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_COLOR for node ""
Warning (136002): Ignored duplicate of assignment HIERARCHY_BLACKBOX_FILE for node "|"
Critical Warning (332012): Synopsys Design Constraints File file not found: 'DE2_Clock.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk_50Mhz clk_50Mhz
    Info (332105): create_clock -period 1.000 -name CLK_1MHZ CLK_1MHZ
    Info (332105): create_clock -period 1.000 -name CLK_400HZ CLK_400HZ
    Info (332105): create_clock -period 1.000 -name CLK_2MHZ CLK_2MHZ
    Info (332105): create_clock -period 1.000 -name CLK_10HZ CLK_10HZ
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -683.111
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):  -683.111     -7685.620 CLK_1MHZ 
    Info (332119):    -4.580      -641.297 clk_50Mhz 
    Info (332119):    -1.289       -23.863 CLK_400HZ 
    Info (332119):    -0.957        -2.465 CLK_2MHZ 
    Info (332119):    -0.866        -4.583 CLK_10HZ 
Info (332146): Worst-case hold slack is -2.917
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.917        -2.917 CLK_400HZ 
    Info (332119):    -2.542        -7.592 clk_50Mhz 
    Info (332119):     0.391         0.000 CLK_10HZ 
    Info (332119):     0.391         0.000 CLK_1MHZ 
    Info (332119):     0.391         0.000 CLK_2MHZ 
Info (332146): Worst-case recovery slack is -1.738
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.738      -231.025 clk_50Mhz 
Info (332146): Worst-case removal slack is 2.507
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.507         0.000 clk_50Mhz 
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380      -390.380 clk_50Mhz 
    Info (332119):    -0.500       -60.000 CLK_1MHZ 
    Info (332119):    -0.500       -43.000 CLK_400HZ 
    Info (332119):    -0.500        -8.000 CLK_10HZ 
    Info (332119):    -0.500        -5.000 CLK_2MHZ 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -306.144
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):  -306.144     -3413.544 CLK_1MHZ 
    Info (332119):    -1.569      -132.323 clk_50Mhz 
    Info (332119):    -0.077        -0.616 CLK_400HZ 
    Info (332119):     0.064         0.000 CLK_10HZ 
    Info (332119):     0.143         0.000 CLK_2MHZ 
Info (332146): Worst-case hold slack is -1.687
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.687        -1.687 CLK_400HZ 
    Info (332119):    -1.585        -4.719 clk_50Mhz 
    Info (332119):     0.215         0.000 CLK_10HZ 
    Info (332119):     0.215         0.000 CLK_1MHZ 
    Info (332119):     0.215         0.000 CLK_2MHZ 
Info (332146): Worst-case recovery slack is -0.637
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.637       -84.608 clk_50Mhz 
Info (332146): Worst-case removal slack is 1.516
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.516         0.000 clk_50Mhz 
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380      -390.380 clk_50Mhz 
    Info (332119):    -0.500       -60.000 CLK_1MHZ 
    Info (332119):    -0.500       -43.000 CLK_400HZ 
    Info (332119):    -0.500        -8.000 CLK_10HZ 
    Info (332119):    -0.500        -5.000 CLK_2MHZ 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 54 warnings
    Info: Peak virtual memory: 758 megabytes
    Info: Processing ended: Thu Sep 10 15:28:58 2015
    Info: Elapsed time: 00:01:58
    Info: Total CPU time (on all processors): 00:01:52


