/****************************************************************************
 *     Copyright (c) 1999-2014, Broadcom Corporation
 *     All Rights Reserved
 *     Confidential Property of Broadcom Corporation
 *
 *
 * THIS SOFTWARE MAY ONLY BE USED SUBJECT TO AN EXECUTED SOFTWARE LICENSE
 * AGREEMENT  BETWEEN THE USER AND BROADCOM.  YOU HAVE NO RIGHT TO USE OR
 * EXPLOIT THIS MATERIAL EXCEPT SUBJECT TO THE TERMS OF SUCH AN AGREEMENT.
 *
 * Module Description:
 *                     DO NOT EDIT THIS FILE DIRECTLY
 *
 * This module was generated magically with RDB from a source description
 * file. You must edit the source file for changes to be made to this file.
 *
 *
 * Date:           Generated on               Wed Feb 11 10:13:58 2015
 *                 Full Compile MD5 Checksum  f7f4bd55341805fcfe958ba5e47e65f4
 *                     (minus title and desc)
 *                 MD5 Checksum               95b679a9655597a92593cae55222c397
 *
 * Compiled with:  RDB Utility                combo_header.pl
 *                 RDB.pm                     15653
 *                 unknown                    unknown
 *                 Perl Interpreter           5.008008
 *                 Operating System           linux
 *
 *
 ***************************************************************************/

#ifndef BCHP_PCIE_0_RC_TL_H__
#define BCHP_PCIE_0_RC_TL_H__

/***************************************************************************
 *PCIE_0_RC_TL
 ***************************************************************************/
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_0           0x00470800 /* [RW] tl_control_0 */
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_1           0x00470804 /* [RW] tl_control_1 */
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_2           0x00470808 /* [RW] tl_control_2 */
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_3           0x0047080c /* [RW] tl_control_3 */
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_4           0x00470810 /* [RW] tl_control_4 */
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_5           0x00470814 /* [RW] tl_control_5 */
#define BCHP_PCIE_0_RC_TL_L1_CTRL1               0x00470818 /* [RW] L1_ctrl1 */
#define BCHP_PCIE_0_RC_TL_USER_CONTROL_2         0x0047081c /* [RW] user_control_2 */
#define BCHP_PCIE_0_RC_TL_USER_CONTROL_3         0x00470820 /* [RW] user_control_3 */
#define BCHP_PCIE_0_RC_TL_USER_CONTROL_4         0x00470824 /* [RW] user_control_4 */
#define BCHP_PCIE_0_RC_TL_USER_CONTROL_5         0x00470828 /* [RW] user_control_5 */
#define BCHP_PCIE_0_RC_TL_USER_CONTROL_6         0x0047082c /* [RW] user_control_6 */
#define BCHP_PCIE_0_RC_TL_USER_CONTROL_7         0x00470830 /* [RW] user_control_7 */
#define BCHP_PCIE_0_RC_TL_USER_CONTROL_8         0x00470834 /* [RW] user_control_8 */
#define BCHP_PCIE_0_RC_TL_CRS_CLEAR_TIMER        0x00470838 /* [RW] crs_clear_timer */
#define BCHP_PCIE_0_RC_TL_SW_LTR_VAL             0x00470840 /* [RW] sw_ltr_val */
#define BCHP_PCIE_0_RC_TL_LTR0_REG               0x00470844 /* [RW] ltr0_reg */
#define BCHP_PCIE_0_RC_TL_LTR1_REG               0x00470848 /* [RW] ltr1_reg */
#define BCHP_PCIE_0_RC_TL_LTR2_REG               0x0047084c /* [RW] ltr2_reg */
#define BCHP_PCIE_0_RC_TL_TL_FUNC345_MASK        0x00470850 /* [RW] tl_func345_mask */
#define BCHP_PCIE_0_RC_TL_TL_FUNC345_STAT        0x00470854 /* [RO] tl_func345_stat */
#define BCHP_PCIE_0_RC_TL_TL_FUNC678_MASK        0x00470858 /* [RW] tl_func678_mask */
#define BCHP_PCIE_0_RC_TL_TL_FUNC678_STAT        0x0047085c /* [RO] tl_func678_stat */
#define BCHP_PCIE_0_RC_TL_FUNC_INT_SEL           0x00470860 /* [RW] func_int_sel */
#define BCHP_PCIE_0_RC_TL_TL_OBFF_CTRL           0x00470870 /* [RW] tl_obff_ctrl */
#define BCHP_PCIE_0_RC_TL_TL_CTLSTAT_0           0x00470874 /* [RW] tl_ctlstat_0 */
#define BCHP_PCIE_0_RC_TL_PM_STATUS_0            0x00470878 /* [RO] pm_status_0 */
#define BCHP_PCIE_0_RC_TL_PM_STATUS_1            0x0047087c /* [RO] pm_status_1 */
#define BCHP_PCIE_0_RC_TL_TL_STATUS_0            0x00470900 /* [RO] tl_status_0 */
#define BCHP_PCIE_0_RC_TL_TL_STATUS_1            0x00470904 /* [RO] tl_status_1 */
#define BCHP_PCIE_0_RC_TL_TL_STATUS_2            0x00470908 /* [RO] tl_status_2 */
#define BCHP_PCIE_0_RC_TL_TL_STATUS_3            0x0047090c /* [RO] tl_status_3 */
#define BCHP_PCIE_0_RC_TL_TL_STATUS_4            0x00470910 /* [RO] tl_status_4 */
#define BCHP_PCIE_0_RC_TL_TL_STATUS_5            0x00470914 /* [RO] tl_status_5 */
#define BCHP_PCIE_0_RC_TL_TL_STATUS_6            0x00470918 /* [RO] tl_status_6 */
#define BCHP_PCIE_0_RC_TL_TL_STATUS_7            0x0047091c /* [RO] tl_status_7 */
#define BCHP_PCIE_0_RC_TL_TL_STATUS_8            0x00470920 /* [RO] tl_status_8 */
#define BCHP_PCIE_0_RC_TL_TL_STATUS_9            0x00470924 /* [RO] tl_status_9 */
#define BCHP_PCIE_0_RC_TL_TL_STATUS_10           0x00470928 /* [RO] tl_status_10 */
#define BCHP_PCIE_0_RC_TL_TL_STATUS_11           0x0047092c /* [RO] tl_status_11 */
#define BCHP_PCIE_0_RC_TL_TL_STATUS_12           0x00470930 /* [RO] tl_status_12 */
#define BCHP_PCIE_0_RC_TL_TL_STATUS_13           0x00470934 /* [RO] tl_status_13 */
#define BCHP_PCIE_0_RC_TL_TL_STATUS_14           0x00470938 /* [RO] tl_status_14 */
#define BCHP_PCIE_0_RC_TL_TL_STATUS_15           0x0047093c /* [RO] tl_status_15 */
#define BCHP_PCIE_0_RC_TL_TL_STATUS_16           0x00470940 /* [RO] tl_status_16 */
#define BCHP_PCIE_0_RC_TL_TL_STATUS_17           0x00470944 /* [RO] tl_status_17 */
#define BCHP_PCIE_0_RC_TL_TL_STATUS_18           0x00470948 /* [RO] tl_status_18 */
#define BCHP_PCIE_0_RC_TL_TL_STATUS_19           0x0047094c /* [RO] tl_status_19 */
#define BCHP_PCIE_0_RC_TL_TL_STATUS_20           0x00470950 /* [RO] tl_status_20 */
#define BCHP_PCIE_0_RC_TL_TL_STATUS_21           0x00470954 /* [RO] tl_status_21 */
#define BCHP_PCIE_0_RC_TL_TL_STATUS_22           0x00470958 /* [RO] tl_status_22 */
#define BCHP_PCIE_0_RC_TL_TL_STATUS_23           0x0047095c /* [RO] tl_status_23 */
#define BCHP_PCIE_0_RC_TL_TL_STATUS_24           0x00470960 /* [RO] tl_status_24 */
#define BCHP_PCIE_0_RC_TL_TL_STATUS_25           0x00470964 /* [RO] tl_status_25 */
#define BCHP_PCIE_0_RC_TL_TL_STATUS_26           0x00470968 /* [RO] tl_status_26 */
#define BCHP_PCIE_0_RC_TL_TL_STATUS_27           0x0047096c /* [RO] tl_status_27 */
#define BCHP_PCIE_0_RC_TL_TL_STATUS_28           0x00470970 /* [RO] tl_status_28 */
#define BCHP_PCIE_0_RC_TL_TL_STATUS_29           0x00470974 /* [RO] tl_status_29 */
#define BCHP_PCIE_0_RC_TL_TL_STATUS_30           0x00470978 /* [RO] tl_status_30 */
#define BCHP_PCIE_0_RC_TL_TL_STATUS_31           0x0047097c /* [RO] tl_status_31 */
#define BCHP_PCIE_0_RC_TL_TL_HDR_FC_ST           0x00470980 /* [RO] tl_hdr_fc_st */
#define BCHP_PCIE_0_RC_TL_TL_DAT_FC_ST           0x00470984 /* [RO] tl_dat_fc_st */
#define BCHP_PCIE_0_RC_TL_TL_HDR_FCCON_ST        0x00470988 /* [RO] tl_hdr_fccon_st */
#define BCHP_PCIE_0_RC_TL_TL_DAT_FCCON_ST        0x0047098c /* [RO] tl_dat_fccon_st */
#define BCHP_PCIE_0_RC_TL_TL_TGT_CRDT_ST         0x00470990 /* [RO] tl_tgt_crdt_st */
#define BCHP_PCIE_0_RC_TL_TL_CRDT_ALLOC_ST       0x00470994 /* [RO] tl_crdt_alloc_st */
#define BCHP_PCIE_0_RC_TL_TL_SMLOGIC_ST          0x00470998 /* [RO] tl_smlogic_st */
#define BCHP_PCIE_0_RC_TL_PCIE_PM_DEBUG_REGISTERS 0x00470a00 /* [RO] pcie_pm_debug_registers */
#define BCHP_PCIE_0_RC_TL_UNUSED_OA2             0x00470a04 /* [RO] unused_oa2 */
#define BCHP_PCIE_0_RC_TL_TL_RST_DEBUG           0x00470a08 /* [RO] tl_rst_debug */
#define BCHP_PCIE_0_RC_TL_TL_FCIMM_NP_LIMIT      0x00470a10 /* [RW] tl_fcimm_np_limit */
#define BCHP_PCIE_0_RC_TL_TL_FCIMM_P_LIMIT       0x00470a14 /* [RW] tl_fcimm_p_limit */
#define BCHP_PCIE_0_RC_TL_TL_FCIMM_TIMEOUT_ENA   0x00470a18 /* [RW] tl_fcimm_timeout_ena */
#define BCHP_PCIE_0_RC_TL_REG_CAPENA_FN0_MASK    0x00470a1c /* [RW] reg_capena_fn0_mask */
#define BCHP_PCIE_0_RC_TL_PCIER_TL_STAT_TX_CTL   0x00470a50 /* [RW] PCIER_TL_STAT_TX_CTL */
#define BCHP_PCIE_0_RC_TL_PCIER_TL_STAT_TX_TYPE  0x00470a54 /* [RW] PCIER_TL_STAT_TX_TYPE */
#define BCHP_PCIE_0_RC_TL_PCIER_TL_STAT_TX_MASK  0x00470a58 /* [RW] PCIER_TL_STAT_TX_MASK */
#define BCHP_PCIE_0_RC_TL_PCIER_TL_STAT_TX_CTR   0x00470a5c /* [RO] PCIER_TL_STAT_TX_CTR */
#define BCHP_PCIE_0_RC_TL_PCIER_TL_STAT_TX_CTR_HI 0x00470a60 /* [RO] PCIER_TL_STAT_TX_CTR_HI */
#define BCHP_PCIE_0_RC_TL_PCIER_TL_STAT_RX_CTL   0x00470a64 /* [RW] PCIER_TL_STAT_RX_CTL */
#define BCHP_PCIE_0_RC_TL_PCIER_TL_STAT_RX_TYPE  0x00470a68 /* [RW] PCIER_TL_STAT_RX_TYPE */
#define BCHP_PCIE_0_RC_TL_PCIER_TL_STAT_RX_MASK  0x00470a6c /* [RW] PCIER_TL_STAT_RX_MASK */
#define BCHP_PCIE_0_RC_TL_PCIER_TL_STAT_RX_CTR   0x00470a70 /* [RO] PCIER_TL_STAT_RX_CTR */
#define BCHP_PCIE_0_RC_TL_PCIER_TL_STAT_RX_CTR_HI 0x00470a74 /* [RO] PCIER_TL_STAT_RX_CTR_HI */

/***************************************************************************
 *TL_CONTROL_0 - tl_control_0
 ***************************************************************************/
/* PCIE_0_RC_TL :: TL_CONTROL_0 :: UNUSED_1 [31:30] */
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_0_UNUSED_1_MASK               0xc0000000
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_0_UNUSED_1_SHIFT              30
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_0_UNUSED_1_DEFAULT            0x00000000

/* PCIE_0_RC_TL :: TL_CONTROL_0 :: REG_FORCE_SCND_RST [29:29] */
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_0_REG_FORCE_SCND_RST_MASK     0x20000000
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_0_REG_FORCE_SCND_RST_SHIFT    29
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_0_REG_FORCE_SCND_RST_DEFAULT  0x00000000

/* PCIE_0_RC_TL :: TL_CONTROL_0 :: REG_SCND_RST_ON_HOT [28:28] */
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_0_REG_SCND_RST_ON_HOT_MASK    0x10000000
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_0_REG_SCND_RST_ON_HOT_SHIFT   28
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_0_REG_SCND_RST_ON_HOT_DEFAULT 0x00000001

/* PCIE_0_RC_TL :: TL_CONTROL_0 :: REG_PERST_B_10MSSEL [27:27] */
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_0_REG_PERST_B_10MSSEL_MASK    0x08000000
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_0_REG_PERST_B_10MSSEL_SHIFT   27
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_0_REG_PERST_B_10MSSEL_DEFAULT 0x00000001

/* PCIE_0_RC_TL :: TL_CONTROL_0 :: PERST_B_80USSEL [26:26] */
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_0_PERST_B_80USSEL_MASK        0x04000000
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_0_PERST_B_80USSEL_SHIFT       26
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_0_PERST_B_80USSEL_DEFAULT     0x00000001

/* PCIE_0_RC_TL :: TL_CONTROL_0 :: PCIE_PHY_TX_SWING [25:25] */
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_0_PCIE_PHY_TX_SWING_MASK      0x02000000
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_0_PCIE_PHY_TX_SWING_SHIFT     25
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_0_PCIE_PHY_TX_SWING_DEFAULT   0x00000000

/* PCIE_0_RC_TL :: TL_CONTROL_0 :: PM_DIS_L1_REENTRY [24:24] */
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_0_PM_DIS_L1_REENTRY_MASK      0x01000000
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_0_PM_DIS_L1_REENTRY_SHIFT     24
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_0_PM_DIS_L1_REENTRY_DEFAULT   0x00000000

/* PCIE_0_RC_TL :: TL_CONTROL_0 :: RST_IGNORE_DLPDOWN [23:23] */
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_0_RST_IGNORE_DLPDOWN_MASK     0x00800000
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_0_RST_IGNORE_DLPDOWN_SHIFT    23
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_0_RST_IGNORE_DLPDOWN_DEFAULT  0x00000000

/* PCIE_0_RC_TL :: TL_CONTROL_0 :: UNUSED_4 [22:22] */
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_0_UNUSED_4_MASK               0x00400000
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_0_UNUSED_4_SHIFT              22
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_0_UNUSED_4_DEFAULT            0x00000001

/* PCIE_0_RC_TL :: TL_CONTROL_0 :: WAKE_L0_L1_EN [21:21] */
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_0_WAKE_L0_L1_EN_MASK          0x00200000
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_0_WAKE_L0_L1_EN_SHIFT         21
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_0_WAKE_L0_L1_EN_DEFAULT       0x00000001

/* PCIE_0_RC_TL :: TL_CONTROL_0 :: BEACON_DIS [20:20] */
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_0_BEACON_DIS_MASK             0x00100000
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_0_BEACON_DIS_SHIFT            20
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_0_BEACON_DIS_DEFAULT          0x00000000

/* PCIE_0_RC_TL :: TL_CONTROL_0 :: BEACON_MULTI_EN [19:19] */
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_0_BEACON_MULTI_EN_MASK        0x00080000
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_0_BEACON_MULTI_EN_SHIFT       19
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_0_BEACON_MULTI_EN_DEFAULT     0x00000000

/* PCIE_0_RC_TL :: TL_CONTROL_0 :: CFG_MSI_LOW_MODE [18:18] */
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_0_CFG_MSI_LOW_MODE_MASK       0x00040000
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_0_CFG_MSI_LOW_MODE_SHIFT      18
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_0_CFG_MSI_LOW_MODE_DEFAULT    0x00000000

/* PCIE_0_RC_TL :: TL_CONTROL_0 :: UNUSED_2 [17:17] */
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_0_UNUSED_2_MASK               0x00020000
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_0_UNUSED_2_SHIFT              17
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_0_UNUSED_2_DEFAULT            0x00000000

/* PCIE_0_RC_TL :: TL_CONTROL_0 :: CFG_FUNC_EN0 [16:16] */
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_0_CFG_FUNC_EN0_MASK           0x00010000
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_0_CFG_FUNC_EN0_SHIFT          16
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_0_CFG_FUNC_EN0_DEFAULT        0x00000000

/* PCIE_0_RC_TL :: TL_CONTROL_0 :: NO_CMPL_IN_FLR [15:15] */
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_0_NO_CMPL_IN_FLR_MASK         0x00008000
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_0_NO_CMPL_IN_FLR_SHIFT        15
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_0_NO_CMPL_IN_FLR_DEFAULT      0x00000000

/* PCIE_0_RC_TL :: TL_CONTROL_0 :: AUTO_CLR_CRS_POST_FLR [14:14] */
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_0_AUTO_CLR_CRS_POST_FLR_MASK  0x00004000
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_0_AUTO_CLR_CRS_POST_FLR_SHIFT 14
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_0_AUTO_CLR_CRS_POST_FLR_DEFAULT 0x00000000

/* PCIE_0_RC_TL :: TL_CONTROL_0 :: AUTO_CLR_FLR_AFTER_55MS [13:13] */
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_0_AUTO_CLR_FLR_AFTER_55MS_MASK 0x00002000
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_0_AUTO_CLR_FLR_AFTER_55MS_SHIFT 13
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_0_AUTO_CLR_FLR_AFTER_55MS_DEFAULT 0x00000000

/* PCIE_0_RC_TL :: TL_CONTROL_0 :: RETAIN_RID [12:12] */
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_0_RETAIN_RID_MASK             0x00001000
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_0_RETAIN_RID_SHIFT            12
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_0_RETAIN_RID_DEFAULT          0x00000000

/* PCIE_0_RC_TL :: TL_CONTROL_0 :: UNUSED_3 [11:10] */
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_0_UNUSED_3_MASK               0x00000c00
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_0_UNUSED_3_SHIFT              10
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_0_UNUSED_3_DEFAULT            0x00000000

/* PCIE_0_RC_TL :: TL_CONTROL_0 :: MEMRD_32DW_CHK [09:09] */
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_0_MEMRD_32DW_CHK_MASK         0x00000200
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_0_MEMRD_32DW_CHK_SHIFT        9
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_0_MEMRD_32DW_CHK_DEFAULT      0x00000000

/* PCIE_0_RC_TL :: TL_CONTROL_0 :: MEMWR_32DW_CHK [08:08] */
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_0_MEMWR_32DW_CHK_MASK         0x00000100
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_0_MEMWR_32DW_CHK_SHIFT        8
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_0_MEMWR_32DW_CHK_DEFAULT      0x00000000

/* PCIE_0_RC_TL :: TL_CONTROL_0 :: MEMWR_4DW_CHK [07:07] */
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_0_MEMWR_4DW_CHK_MASK          0x00000080
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_0_MEMWR_4DW_CHK_SHIFT         7
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_0_MEMWR_4DW_CHK_DEFAULT       0x00000000

/* PCIE_0_RC_TL :: TL_CONTROL_0 :: MEMRD_4DW_CHK [06:06] */
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_0_MEMRD_4DW_CHK_MASK          0x00000040
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_0_MEMRD_4DW_CHK_SHIFT         6
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_0_MEMRD_4DW_CHK_DEFAULT       0x00000000

/* PCIE_0_RC_TL :: TL_CONTROL_0 :: MEMRD_16DW_CHK [05:05] */
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_0_MEMRD_16DW_CHK_MASK         0x00000020
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_0_MEMRD_16DW_CHK_SHIFT        5
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_0_MEMRD_16DW_CHK_DEFAULT      0x00000000

/* PCIE_0_RC_TL :: TL_CONTROL_0 :: EXPROM_3DW_CHK [04:04] */
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_0_EXPROM_3DW_CHK_MASK         0x00000010
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_0_EXPROM_3DW_CHK_SHIFT        4
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_0_EXPROM_3DW_CHK_DEFAULT      0x00000000

/* PCIE_0_RC_TL :: TL_CONTROL_0 :: MEMWR_1DW_CHK [03:03] */
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_0_MEMWR_1DW_CHK_MASK          0x00000008
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_0_MEMWR_1DW_CHK_SHIFT         3
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_0_MEMWR_1DW_CHK_DEFAULT       0x00000000

/* PCIE_0_RC_TL :: TL_CONTROL_0 :: MEMRD_3DW_CHK [02:02] */
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_0_MEMRD_3DW_CHK_MASK          0x00000004
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_0_MEMRD_3DW_CHK_SHIFT         2
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_0_MEMRD_3DW_CHK_DEFAULT       0x00000000

/* PCIE_0_RC_TL :: TL_CONTROL_0 :: MEMRD_1DW_CHK [01:01] */
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_0_MEMRD_1DW_CHK_MASK          0x00000002
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_0_MEMRD_1DW_CHK_SHIFT         1
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_0_MEMRD_1DW_CHK_DEFAULT       0x00000000

/* PCIE_0_RC_TL :: TL_CONTROL_0 :: PM_TL_IGNORE_REQS [00:00] */
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_0_PM_TL_IGNORE_REQS_MASK      0x00000001
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_0_PM_TL_IGNORE_REQS_SHIFT     0
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_0_PM_TL_IGNORE_REQS_DEFAULT   0x00000000

/***************************************************************************
 *TL_CONTROL_1 - tl_control_1
 ***************************************************************************/
/* PCIE_0_RC_TL :: TL_CONTROL_1 :: SEND_IMMED_LTR [31:31] */
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_1_SEND_IMMED_LTR_MASK         0x80000000
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_1_SEND_IMMED_LTR_SHIFT        31
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_1_SEND_IMMED_LTR_DEFAULT      0x00000000

/* PCIE_0_RC_TL :: TL_CONTROL_1 :: EN_ASPM_LTR [30:30] */
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_1_EN_ASPM_LTR_MASK            0x40000000
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_1_EN_ASPM_LTR_SHIFT           30
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_1_EN_ASPM_LTR_DEFAULT         0x00000000

/* PCIE_0_RC_TL :: TL_CONTROL_1 :: WT_LTR_ASPM_VAL [29:26] */
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_1_WT_LTR_ASPM_VAL_MASK        0x3c000000
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_1_WT_LTR_ASPM_VAL_SHIFT       26
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_1_WT_LTR_ASPM_VAL_DEFAULT     0x00000003

/* PCIE_0_RC_TL :: TL_CONTROL_1 :: EN_LTR2 [25:25] */
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_1_EN_LTR2_MASK                0x02000000
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_1_EN_LTR2_SHIFT               25
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_1_EN_LTR2_DEFAULT             0x00000001

/* PCIE_0_RC_TL :: TL_CONTROL_1 :: EN_AUTOCRSCLR [24:24] */
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_1_EN_AUTOCRSCLR_MASK          0x01000000
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_1_EN_AUTOCRSCLR_SHIFT         24
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_1_EN_AUTOCRSCLR_DEFAULT       0x00000000

/* PCIE_0_RC_TL :: TL_CONTROL_1 :: EN_LTR1 [23:23] */
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_1_EN_LTR1_MASK                0x00800000
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_1_EN_LTR1_SHIFT               23
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_1_EN_LTR1_DEFAULT             0x00000001

/* PCIE_0_RC_TL :: TL_CONTROL_1 :: EN_BYTCNT_CHK [22:22] */
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_1_EN_BYTCNT_CHK_MASK          0x00400000
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_1_EN_BYTCNT_CHK_SHIFT         22
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_1_EN_BYTCNT_CHK_DEFAULT       0x00000001

/* PCIE_0_RC_TL :: TL_CONTROL_1 :: UNUSED1 [21:21] */
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_1_UNUSED1_MASK                0x00200000
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_1_UNUSED1_SHIFT               21
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_1_UNUSED1_DEFAULT             0x00000001

/* PCIE_0_RC_TL :: TL_CONTROL_1 :: REG_REL_NPHCRDT_ECRCERR [20:20] */
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_1_REG_REL_NPHCRDT_ECRCERR_MASK 0x00100000
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_1_REG_REL_NPHCRDT_ECRCERR_SHIFT 20
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_1_REG_REL_NPHCRDT_ECRCERR_DEFAULT 0x00000001

/* PCIE_0_RC_TL :: TL_CONTROL_1 :: REG_IGNORE_LTRWT_REQMT [19:19] */
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_1_REG_IGNORE_LTRWT_REQMT_MASK 0x00080000
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_1_REG_IGNORE_LTRWT_REQMT_SHIFT 19
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_1_REG_IGNORE_LTRWT_REQMT_DEFAULT 0x00000000

/* PCIE_0_RC_TL :: TL_CONTROL_1 :: REG_CRS_SET_ON_LINKDOWN [18:18] */
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_1_REG_CRS_SET_ON_LINKDOWN_MASK 0x00040000
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_1_REG_CRS_SET_ON_LINKDOWN_SHIFT 18
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_1_REG_CRS_SET_ON_LINKDOWN_DEFAULT 0x00000001

/* PCIE_0_RC_TL :: TL_CONTROL_1 :: RESERVED0 [17:11] */
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_1_RESERVED0_MASK              0x0003f800
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_1_RESERVED0_SHIFT             11

/* PCIE_0_RC_TL :: TL_CONTROL_1 :: EN_LWR_ADDR_CHK [10:10] */
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_1_EN_LWR_ADDR_CHK_MASK        0x00000400
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_1_EN_LWR_ADDR_CHK_SHIFT       10
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_1_EN_LWR_ADDR_CHK_DEFAULT     0x00000001

/* PCIE_0_RC_TL :: TL_CONTROL_1 :: EN_FC_CHK [09:09] */
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_1_EN_FC_CHK_MASK              0x00000200
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_1_EN_FC_CHK_SHIFT             9
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_1_EN_FC_CHK_DEFAULT           0x00000001

/* PCIE_0_RC_TL :: TL_CONTROL_1 :: EN_TAC_CHK [08:08] */
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_1_EN_TAC_CHK_MASK             0x00000100
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_1_EN_TAC_CHK_SHIFT            8
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_1_EN_TAC_CHK_DEFAULT          0x00000001

/* PCIE_0_RC_TL :: TL_CONTROL_1 :: EN_RTE_CHK [07:07] */
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_1_EN_RTE_CHK_MASK             0x00000080
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_1_EN_RTE_CHK_SHIFT            7
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_1_EN_RTE_CHK_DEFAULT          0x00000001

/* PCIE_0_RC_TL :: TL_CONTROL_1 :: EN_RCB_CHK [06:06] */
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_1_EN_RCB_CHK_MASK             0x00000040
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_1_EN_RCB_CHK_SHIFT            6
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_1_EN_RCB_CHK_DEFAULT          0x00000001

/* PCIE_0_RC_TL :: TL_CONTROL_1 :: EN_MPS_CHECK [05:05] */
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_1_EN_MPS_CHECK_MASK           0x00000020
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_1_EN_MPS_CHECK_SHIFT          5
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_1_EN_MPS_CHECK_DEFAULT        0x00000001

/* PCIE_0_RC_TL :: TL_CONTROL_1 :: EN_EP_CHK [04:04] */
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_1_EN_EP_CHK_MASK              0x00000010
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_1_EN_EP_CHK_SHIFT             4
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_1_EN_EP_CHK_DEFAULT           0x00000001

/* PCIE_0_RC_TL :: TL_CONTROL_1 :: EN_BE_CHK [03:03] */
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_1_EN_BE_CHK_MASK              0x00000008
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_1_EN_BE_CHK_SHIFT             3
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_1_EN_BE_CHK_DEFAULT           0x00000001

/* PCIE_0_RC_TL :: TL_CONTROL_1 :: EN_BC_CHK [02:02] */
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_1_EN_BC_CHK_MASK              0x00000004
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_1_EN_BC_CHK_SHIFT             2
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_1_EN_BC_CHK_DEFAULT           0x00000001

/* PCIE_0_RC_TL :: TL_CONTROL_1 :: EN_4K_CHK [01:01] */
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_1_EN_4K_CHK_MASK              0x00000002
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_1_EN_4K_CHK_SHIFT             1
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_1_EN_4K_CHK_DEFAULT           0x00000001

/* PCIE_0_RC_TL :: TL_CONTROL_1 :: EN_4G_CHK [00:00] */
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_1_EN_4G_CHK_MASK              0x00000001
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_1_EN_4G_CHK_SHIFT             0
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_1_EN_4G_CHK_DEFAULT           0x00000001

/***************************************************************************
 *TL_CONTROL_2 - tl_control_2
 ***************************************************************************/
/* PCIE_0_RC_TL :: TL_CONTROL_2 :: UNUSED_1 [31:30] */
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_2_UNUSED_1_MASK               0xc0000000
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_2_UNUSED_1_SHIFT              30
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_2_UNUSED_1_DEFAULT            0x00000000

/* PCIE_0_RC_TL :: TL_CONTROL_2 :: TTX_UNKNOWNTYPE_ERR [29:29] */
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_2_TTX_UNKNOWNTYPE_ERR_MASK    0x20000000
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_2_TTX_UNKNOWNTYPE_ERR_SHIFT   29
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_2_TTX_UNKNOWNTYPE_ERR_DEFAULT 0x00000000

/* PCIE_0_RC_TL :: TL_CONTROL_2 :: TTX_4KBOUND_ERR [28:28] */
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_2_TTX_4KBOUND_ERR_MASK        0x10000000
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_2_TTX_4KBOUND_ERR_SHIFT       28
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_2_TTX_4KBOUND_ERR_DEFAULT     0x00000000

/* PCIE_0_RC_TL :: TL_CONTROL_2 :: TTX_MRRS_ERR [27:27] */
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_2_TTX_MRRS_ERR_MASK           0x08000000
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_2_TTX_MRRS_ERR_SHIFT          27
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_2_TTX_MRRS_ERR_DEFAULT        0x00000000

/* PCIE_0_RC_TL :: TL_CONTROL_2 :: TTX_MPS_ERR [26:26] */
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_2_TTX_MPS_ERR_MASK            0x04000000
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_2_TTX_MPS_ERR_SHIFT           26
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_2_TTX_MPS_ERR_DEFAULT         0x00000000

/* PCIE_0_RC_TL :: TL_CONTROL_2 :: BRIDGE_FORWARD_ERR_ATTN [25:25] */
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_2_BRIDGE_FORWARD_ERR_ATTN_MASK 0x02000000
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_2_BRIDGE_FORWARD_ERR_ATTN_SHIFT 25
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_2_BRIDGE_FORWARD_ERR_ATTN_DEFAULT 0x00000000

/* PCIE_0_RC_TL :: TL_CONTROL_2 :: TXINTF_OVERFLOW_ATTN [24:24] */
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_2_TXINTF_OVERFLOW_ATTN_MASK   0x01000000
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_2_TXINTF_OVERFLOW_ATTN_SHIFT  24
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_2_TXINTF_OVERFLOW_ATTN_DEFAULT 0x00000000

/* PCIE_0_RC_TL :: TL_CONTROL_2 :: PHY_ERR_ATTN [23:23] */
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_2_PHY_ERR_ATTN_MASK           0x00800000
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_2_PHY_ERR_ATTN_SHIFT          23
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_2_PHY_ERR_ATTN_DEFAULT        0x00000001

/* PCIE_0_RC_TL :: TL_CONTROL_2 :: DL_ERR_ATTN [22:22] */
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_2_DL_ERR_ATTN_MASK            0x00400000
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_2_DL_ERR_ATTN_SHIFT           22
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_2_DL_ERR_ATTN_DEFAULT         0x00000001

/* PCIE_0_RC_TL :: TL_CONTROL_2 :: TX_TAG_IN_USE_ATTN [21:21] */
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_2_TX_TAG_IN_USE_ATTN_MASK     0x00200000
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_2_TX_TAG_IN_USE_ATTN_SHIFT    21
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_2_TX_TAG_IN_USE_ATTN_DEFAULT  0x00000000

/* PCIE_0_RC_TL :: TL_CONTROL_2 :: RTAG_VAL_UNEXP_ATTN [20:20] */
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_2_RTAG_VAL_UNEXP_ATTN_MASK    0x00100000
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_2_RTAG_VAL_UNEXP_ATTN_SHIFT   20
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_2_RTAG_VAL_UNEXP_ATTN_DEFAULT 0x00000000

/* PCIE_0_RC_TL :: TL_CONTROL_2 :: UNUSED_2 [19:10] */
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_2_UNUSED_2_MASK               0x000ffc00
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_2_UNUSED_2_SHIFT              10
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_2_UNUSED_2_DEFAULT            0x00000000

/* PCIE_0_RC_TL :: TL_CONTROL_2 :: RXTABRT0 [09:09] */
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_2_RXTABRT0_MASK               0x00000200
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_2_RXTABRT0_SHIFT              9
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_2_RXTABRT0_DEFAULT            0x00000000

/* PCIE_0_RC_TL :: TL_CONTROL_2 :: URES0 [08:08] */
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_2_URES0_MASK                  0x00000100
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_2_URES0_SHIFT                 8
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_2_URES0_DEFAULT               0x00000000

/* PCIE_0_RC_TL :: TL_CONTROL_2 :: ECRCS0 [07:07] */
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_2_ECRCS0_MASK                 0x00000080
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_2_ECRCS0_SHIFT                7
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_2_ECRCS0_DEFAULT              0x00000000

/* PCIE_0_RC_TL :: TL_CONTROL_2 :: MTLPS0 [06:06] */
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_2_MTLPS0_MASK                 0x00000040
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_2_MTLPS0_SHIFT                6
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_2_MTLPS0_DEFAULT              0x00000001

/* PCIE_0_RC_TL :: TL_CONTROL_2 :: ROS0 [05:05] */
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_2_ROS0_MASK                   0x00000020
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_2_ROS0_SHIFT                  5
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_2_ROS0_DEFAULT                0x00000001

/* PCIE_0_RC_TL :: TL_CONTROL_2 :: UCS0 [04:04] */
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_2_UCS0_MASK                   0x00000010
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_2_UCS0_SHIFT                  4
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_2_UCS0_DEFAULT                0x00000000

/* PCIE_0_RC_TL :: TL_CONTROL_2 :: RX_UR0 [03:03] */
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_2_RX_UR0_MASK                 0x00000008
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_2_RX_UR0_SHIFT                3
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_2_RX_UR0_DEFAULT              0x00000000

/* PCIE_0_RC_TL :: TL_CONTROL_2 :: CTS0 [02:02] */
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_2_CTS0_MASK                   0x00000004
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_2_CTS0_SHIFT                  2
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_2_CTS0_DEFAULT                0x00000000

/* PCIE_0_RC_TL :: TL_CONTROL_2 :: FCPES0 [01:01] */
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_2_FCPES0_MASK                 0x00000002
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_2_FCPES0_SHIFT                1
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_2_FCPES0_DEFAULT              0x00000001

/* PCIE_0_RC_TL :: TL_CONTROL_2 :: PES0 [00:00] */
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_2_PES0_MASK                   0x00000001
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_2_PES0_SHIFT                  0
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_2_PES0_DEFAULT                0x00000000

/***************************************************************************
 *TL_CONTROL_3 - tl_control_3
 ***************************************************************************/
/* PCIE_0_RC_TL :: TL_CONTROL_3 :: MAX_INTER_L1_GAP [31:17] */
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_3_MAX_INTER_L1_GAP_MASK       0xfffe0000
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_3_MAX_INTER_L1_GAP_SHIFT      17
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_3_MAX_INTER_L1_GAP_DEFAULT    0x00000004

/* PCIE_0_RC_TL :: TL_CONTROL_3 :: OVERRIDE_L1_ENTRY [16:16] */
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_3_OVERRIDE_L1_ENTRY_MASK      0x00010000
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_3_OVERRIDE_L1_ENTRY_SHIFT     16
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_3_OVERRIDE_L1_ENTRY_DEFAULT   0x00000000

/* PCIE_0_RC_TL :: TL_CONTROL_3 :: TL_REG_TXCTRL [15:08] */
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_3_TL_REG_TXCTRL_MASK          0x0000ff00
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_3_TL_REG_TXCTRL_SHIFT         8
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_3_TL_REG_TXCTRL_DEFAULT       0x00000000

/* PCIE_0_RC_TL :: TL_CONTROL_3 :: REG_EN_ASPM_L0L1 [07:06] */
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_3_REG_EN_ASPM_L0L1_MASK       0x000000c0
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_3_REG_EN_ASPM_L0L1_SHIFT      6
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_3_REG_EN_ASPM_L0L1_DEFAULT    0x00000003

/* PCIE_0_RC_TL :: TL_CONTROL_3 :: REG_DIS_D0STATE_L1 [05:05] */
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_3_REG_DIS_D0STATE_L1_MASK     0x00000020
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_3_REG_DIS_D0STATE_L1_SHIFT    5
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_3_REG_DIS_D0STATE_L1_DEFAULT  0x00000000

/* PCIE_0_RC_TL :: TL_CONTROL_3 :: REG_EN_ADVERR_RX_ERR [04:04] */
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_3_REG_EN_ADVERR_RX_ERR_MASK   0x00000010
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_3_REG_EN_ADVERR_RX_ERR_SHIFT  4
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_3_REG_EN_ADVERR_RX_ERR_DEFAULT 0x00000000

/* PCIE_0_RC_TL :: TL_CONTROL_3 :: EN_HOLD_DMACRDT [03:03] */
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_3_EN_HOLD_DMACRDT_MASK        0x00000008
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_3_EN_HOLD_DMACRDT_SHIFT       3
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_3_EN_HOLD_DMACRDT_DEFAULT     0x00000000

/* PCIE_0_RC_TL :: TL_CONTROL_3 :: EN_HOLD_PHCRDT [02:02] */
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_3_EN_HOLD_PHCRDT_MASK         0x00000004
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_3_EN_HOLD_PHCRDT_SHIFT        2
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_3_EN_HOLD_PHCRDT_DEFAULT      0x00000000

/* PCIE_0_RC_TL :: TL_CONTROL_3 :: EN_PSND_RETRY [01:01] */
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_3_EN_PSND_RETRY_MASK          0x00000002
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_3_EN_PSND_RETRY_SHIFT         1
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_3_EN_PSND_RETRY_DEFAULT       0x00000000

/* PCIE_0_RC_TL :: TL_CONTROL_3 :: EN_CMPL_RETRY [00:00] */
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_3_EN_CMPL_RETRY_MASK          0x00000001
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_3_EN_CMPL_RETRY_SHIFT         0
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_3_EN_CMPL_RETRY_DEFAULT       0x00000000

/***************************************************************************
 *TL_CONTROL_4 - tl_control_4
 ***************************************************************************/
/* PCIE_0_RC_TL :: TL_CONTROL_4 :: RESERVED1 [31:16] */
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_4_RESERVED1_MASK              0xffff0000
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_4_RESERVED1_SHIFT             16
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_4_RESERVED1_DEFAULT           0x00000000

/* PCIE_0_RC_TL :: TL_CONTROL_4 :: RESERVED2 [15:00] */
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_4_RESERVED2_MASK              0x0000ffff
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_4_RESERVED2_SHIFT             0
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_4_RESERVED2_DEFAULT           0x00000000

/***************************************************************************
 *TL_CONTROL_5 - tl_control_5
 ***************************************************************************/
/* PCIE_0_RC_TL :: TL_CONTROL_5 :: UNUSED_1 [31:30] */
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_5_UNUSED_1_MASK               0xc0000000
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_5_UNUSED_1_SHIFT              30
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_5_UNUSED_1_DEFAULT            0x00000000

/* PCIE_0_RC_TL :: TL_CONTROL_5 :: UNKNOWNTYPE_ERR_ATTN [29:29] */
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_5_UNKNOWNTYPE_ERR_ATTN_MASK   0x20000000
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_5_UNKNOWNTYPE_ERR_ATTN_SHIFT  29
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_5_UNKNOWNTYPE_ERR_ATTN_DEFAULT 0x00000000

/* PCIE_0_RC_TL :: TL_CONTROL_5 :: BOUNDARY4K_ERR_ATTN [28:28] */
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_5_BOUNDARY4K_ERR_ATTN_MASK    0x10000000
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_5_BOUNDARY4K_ERR_ATTN_SHIFT   28
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_5_BOUNDARY4K_ERR_ATTN_DEFAULT 0x00000000

/* PCIE_0_RC_TL :: TL_CONTROL_5 :: MRRS_ERR_ATTN [27:27] */
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_5_MRRS_ERR_ATTN_MASK          0x08000000
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_5_MRRS_ERR_ATTN_SHIFT         27
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_5_MRRS_ERR_ATTN_DEFAULT       0x00000000

/* PCIE_0_RC_TL :: TL_CONTROL_5 :: MPS_ERR_ATTN [26:26] */
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_5_MPS_ERR_ATTN_MASK           0x04000000
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_5_MPS_ERR_ATTN_SHIFT          26
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_5_MPS_ERR_ATTN_DEFAULT        0x00000000

/* PCIE_0_RC_TL :: TL_CONTROL_5 :: TTX_BRIDGE_FORWARD_ERR [25:25] */
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_5_TTX_BRIDGE_FORWARD_ERR_MASK 0x02000000
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_5_TTX_BRIDGE_FORWARD_ERR_SHIFT 25
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_5_TTX_BRIDGE_FORWARD_ERR_DEFAULT 0x00000000

/* PCIE_0_RC_TL :: TL_CONTROL_5 :: TTX_TXINTF_OVERFLOW [24:24] */
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_5_TTX_TXINTF_OVERFLOW_MASK    0x01000000
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_5_TTX_TXINTF_OVERFLOW_SHIFT   24
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_5_TTX_TXINTF_OVERFLOW_DEFAULT 0x00000000

/* PCIE_0_RC_TL :: TL_CONTROL_5 :: PHY_ERR_ATTN [23:23] */
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_5_PHY_ERR_ATTN_MASK           0x00800000
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_5_PHY_ERR_ATTN_SHIFT          23
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_5_PHY_ERR_ATTN_DEFAULT        0x00000000

/* PCIE_0_RC_TL :: TL_CONTROL_5 :: DL_ERR_ATTN [22:22] */
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_5_DL_ERR_ATTN_MASK            0x00400000
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_5_DL_ERR_ATTN_SHIFT           22
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_5_DL_ERR_ATTN_DEFAULT         0x00000000

/* PCIE_0_RC_TL :: TL_CONTROL_5 :: TTX_ERR_NP_TAG_IN_USE [21:21] */
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_5_TTX_ERR_NP_TAG_IN_USE_MASK  0x00200000
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_5_TTX_ERR_NP_TAG_IN_USE_SHIFT 21
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_5_TTX_ERR_NP_TAG_IN_USE_DEFAULT 0x00000000

/* PCIE_0_RC_TL :: TL_CONTROL_5 :: TRX_ERR_UNEXP_RTAG [20:20] */
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_5_TRX_ERR_UNEXP_RTAG_MASK     0x00100000
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_5_TRX_ERR_UNEXP_RTAG_SHIFT    20
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_5_TRX_ERR_UNEXP_RTAG_DEFAULT  0x00000000

/* PCIE_0_RC_TL :: TL_CONTROL_5 :: UNUSED_2 [19:10] */
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_5_UNUSED_2_MASK               0x000ffc00
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_5_UNUSED_2_SHIFT              10
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_5_UNUSED_2_DEFAULT            0x00000000

/* PCIE_0_RC_TL :: TL_CONTROL_5 :: PRI_SIG_TARGET_ABORT [09:09] */
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_5_PRI_SIG_TARGET_ABORT_MASK   0x00000200
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_5_PRI_SIG_TARGET_ABORT_SHIFT  9
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_5_PRI_SIG_TARGET_ABORT_DEFAULT 0x00000000

/* PCIE_0_RC_TL :: TL_CONTROL_5 :: ERR_UNSPPORT [08:08] */
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_5_ERR_UNSPPORT_MASK           0x00000100
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_5_ERR_UNSPPORT_SHIFT          8
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_5_ERR_UNSPPORT_DEFAULT        0x00000000

/* PCIE_0_RC_TL :: TL_CONTROL_5 :: ERR_ECRC [07:07] */
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_5_ERR_ECRC_MASK               0x00000080
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_5_ERR_ECRC_SHIFT              7
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_5_ERR_ECRC_DEFAULT            0x00000000

/* PCIE_0_RC_TL :: TL_CONTROL_5 :: ERR_MALF_TLP [06:06] */
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_5_ERR_MALF_TLP_MASK           0x00000040
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_5_ERR_MALF_TLP_SHIFT          6
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_5_ERR_MALF_TLP_DEFAULT        0x00000000

/* PCIE_0_RC_TL :: TL_CONTROL_5 :: ERR_RX_OFLOW [05:05] */
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_5_ERR_RX_OFLOW_MASK           0x00000020
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_5_ERR_RX_OFLOW_SHIFT          5
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_5_ERR_RX_OFLOW_DEFAULT        0x00000000

/* PCIE_0_RC_TL :: TL_CONTROL_5 :: ERR_UNEXP_CPL [04:04] */
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_5_ERR_UNEXP_CPL_MASK          0x00000010
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_5_ERR_UNEXP_CPL_SHIFT         4
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_5_ERR_UNEXP_CPL_DEFAULT       0x00000000

/* PCIE_0_RC_TL :: TL_CONTROL_5 :: ERR_MASTER_ABRT [03:03] */
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_5_ERR_MASTER_ABRT_MASK        0x00000008
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_5_ERR_MASTER_ABRT_SHIFT       3
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_5_ERR_MASTER_ABRT_DEFAULT     0x00000000

/* PCIE_0_RC_TL :: TL_CONTROL_5 :: ERR_CPL_TIMEOUT [02:02] */
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_5_ERR_CPL_TIMEOUT_MASK        0x00000004
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_5_ERR_CPL_TIMEOUT_SHIFT       2
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_5_ERR_CPL_TIMEOUT_DEFAULT     0x00000000

/* PCIE_0_RC_TL :: TL_CONTROL_5 :: ERR_FC_PRTL [01:01] */
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_5_ERR_FC_PRTL_MASK            0x00000002
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_5_ERR_FC_PRTL_SHIFT           1
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_5_ERR_FC_PRTL_DEFAULT         0x00000000

/* PCIE_0_RC_TL :: TL_CONTROL_5 :: ERR_PSND_TLP [00:00] */
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_5_ERR_PSND_TLP_MASK           0x00000001
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_5_ERR_PSND_TLP_SHIFT          0
#define BCHP_PCIE_0_RC_TL_TL_CONTROL_5_ERR_PSND_TLP_DEFAULT        0x00000000

/***************************************************************************
 *L1_CTRL1 - L1_ctrl1
 ***************************************************************************/
/* PCIE_0_RC_TL :: L1_CTRL1 :: UNUSED_0 [31:05] */
#define BCHP_PCIE_0_RC_TL_L1_CTRL1_UNUSED_0_MASK                   0xffffffe0
#define BCHP_PCIE_0_RC_TL_L1_CTRL1_UNUSED_0_SHIFT                  5
#define BCHP_PCIE_0_RC_TL_L1_CTRL1_UNUSED_0_DEFAULT                0x00000000

/* PCIE_0_RC_TL :: L1_CTRL1 :: REG_MAX_L1_WAIT [04:00] */
#define BCHP_PCIE_0_RC_TL_L1_CTRL1_REG_MAX_L1_WAIT_MASK            0x0000001f
#define BCHP_PCIE_0_RC_TL_L1_CTRL1_REG_MAX_L1_WAIT_SHIFT           0
#define BCHP_PCIE_0_RC_TL_L1_CTRL1_REG_MAX_L1_WAIT_DEFAULT         0x00000014

/***************************************************************************
 *USER_CONTROL_2 - user_control_2
 ***************************************************************************/
/* PCIE_0_RC_TL :: USER_CONTROL_2 :: USER_2 [31:00] */
#define BCHP_PCIE_0_RC_TL_USER_CONTROL_2_USER_2_MASK               0xffffffff
#define BCHP_PCIE_0_RC_TL_USER_CONTROL_2_USER_2_SHIFT              0
#define BCHP_PCIE_0_RC_TL_USER_CONTROL_2_USER_2_DEFAULT            0x00000000

/***************************************************************************
 *USER_CONTROL_3 - user_control_3
 ***************************************************************************/
/* PCIE_0_RC_TL :: USER_CONTROL_3 :: USER_3 [31:00] */
#define BCHP_PCIE_0_RC_TL_USER_CONTROL_3_USER_3_MASK               0xffffffff
#define BCHP_PCIE_0_RC_TL_USER_CONTROL_3_USER_3_SHIFT              0
#define BCHP_PCIE_0_RC_TL_USER_CONTROL_3_USER_3_DEFAULT            0x00000000

/***************************************************************************
 *USER_CONTROL_4 - user_control_4
 ***************************************************************************/
/* PCIE_0_RC_TL :: USER_CONTROL_4 :: USER_4 [31:00] */
#define BCHP_PCIE_0_RC_TL_USER_CONTROL_4_USER_4_MASK               0xffffffff
#define BCHP_PCIE_0_RC_TL_USER_CONTROL_4_USER_4_SHIFT              0
#define BCHP_PCIE_0_RC_TL_USER_CONTROL_4_USER_4_DEFAULT            0x00000000

/***************************************************************************
 *USER_CONTROL_5 - user_control_5
 ***************************************************************************/
/* PCIE_0_RC_TL :: USER_CONTROL_5 :: USER_5 [31:00] */
#define BCHP_PCIE_0_RC_TL_USER_CONTROL_5_USER_5_MASK               0xffffffff
#define BCHP_PCIE_0_RC_TL_USER_CONTROL_5_USER_5_SHIFT              0
#define BCHP_PCIE_0_RC_TL_USER_CONTROL_5_USER_5_DEFAULT            0x00000000

/***************************************************************************
 *USER_CONTROL_6 - user_control_6
 ***************************************************************************/
/* PCIE_0_RC_TL :: USER_CONTROL_6 :: USER_6 [31:00] */
#define BCHP_PCIE_0_RC_TL_USER_CONTROL_6_USER_6_MASK               0xffffffff
#define BCHP_PCIE_0_RC_TL_USER_CONTROL_6_USER_6_SHIFT              0
#define BCHP_PCIE_0_RC_TL_USER_CONTROL_6_USER_6_DEFAULT            0x00000000

/***************************************************************************
 *USER_CONTROL_7 - user_control_7
 ***************************************************************************/
/* PCIE_0_RC_TL :: USER_CONTROL_7 :: USER_7 [31:00] */
#define BCHP_PCIE_0_RC_TL_USER_CONTROL_7_USER_7_MASK               0xffffffff
#define BCHP_PCIE_0_RC_TL_USER_CONTROL_7_USER_7_SHIFT              0
#define BCHP_PCIE_0_RC_TL_USER_CONTROL_7_USER_7_DEFAULT            0x00000000

/***************************************************************************
 *USER_CONTROL_8 - user_control_8
 ***************************************************************************/
/* PCIE_0_RC_TL :: USER_CONTROL_8 :: USER_8 [31:00] */
#define BCHP_PCIE_0_RC_TL_USER_CONTROL_8_USER_8_MASK               0xffffffff
#define BCHP_PCIE_0_RC_TL_USER_CONTROL_8_USER_8_SHIFT              0
#define BCHP_PCIE_0_RC_TL_USER_CONTROL_8_USER_8_DEFAULT            0x00000000

/***************************************************************************
 *CRS_CLEAR_TIMER - crs_clear_timer
 ***************************************************************************/
/* PCIE_0_RC_TL :: CRS_CLEAR_TIMER :: CRS_CLEAR_TIMER [31:00] */
#define BCHP_PCIE_0_RC_TL_CRS_CLEAR_TIMER_CRS_CLEAR_TIMER_MASK     0xffffffff
#define BCHP_PCIE_0_RC_TL_CRS_CLEAR_TIMER_CRS_CLEAR_TIMER_SHIFT    0
#define BCHP_PCIE_0_RC_TL_CRS_CLEAR_TIMER_CRS_CLEAR_TIMER_DEFAULT  0xffffffff

/***************************************************************************
 *SW_LTR_VAL - sw_ltr_val
 ***************************************************************************/
/* PCIE_0_RC_TL :: SW_LTR_VAL :: SW_NO_SNOOP_REQ [31:31] */
#define BCHP_PCIE_0_RC_TL_SW_LTR_VAL_SW_NO_SNOOP_REQ_MASK          0x80000000
#define BCHP_PCIE_0_RC_TL_SW_LTR_VAL_SW_NO_SNOOP_REQ_SHIFT         31
#define BCHP_PCIE_0_RC_TL_SW_LTR_VAL_SW_NO_SNOOP_REQ_DEFAULT       0x00000000

/* PCIE_0_RC_TL :: SW_LTR_VAL :: RESERVED [30:29] */
#define BCHP_PCIE_0_RC_TL_SW_LTR_VAL_RESERVED_MASK                 0x60000000
#define BCHP_PCIE_0_RC_TL_SW_LTR_VAL_RESERVED_SHIFT                29
#define BCHP_PCIE_0_RC_TL_SW_LTR_VAL_RESERVED_DEFAULT              0x00000000

/* PCIE_0_RC_TL :: SW_LTR_VAL :: SW_NO_SNOOP_LAT_SCALE [28:26] */
#define BCHP_PCIE_0_RC_TL_SW_LTR_VAL_SW_NO_SNOOP_LAT_SCALE_MASK    0x1c000000
#define BCHP_PCIE_0_RC_TL_SW_LTR_VAL_SW_NO_SNOOP_LAT_SCALE_SHIFT   26
#define BCHP_PCIE_0_RC_TL_SW_LTR_VAL_SW_NO_SNOOP_LAT_SCALE_DEFAULT 0x00000000

/* PCIE_0_RC_TL :: SW_LTR_VAL :: SW_NO_SNOOP_LAT_VALUE [25:16] */
#define BCHP_PCIE_0_RC_TL_SW_LTR_VAL_SW_NO_SNOOP_LAT_VALUE_MASK    0x03ff0000
#define BCHP_PCIE_0_RC_TL_SW_LTR_VAL_SW_NO_SNOOP_LAT_VALUE_SHIFT   16
#define BCHP_PCIE_0_RC_TL_SW_LTR_VAL_SW_NO_SNOOP_LAT_VALUE_DEFAULT 0x00000000

/* PCIE_0_RC_TL :: SW_LTR_VAL :: SW_SNOOP_REQ [15:15] */
#define BCHP_PCIE_0_RC_TL_SW_LTR_VAL_SW_SNOOP_REQ_MASK             0x00008000
#define BCHP_PCIE_0_RC_TL_SW_LTR_VAL_SW_SNOOP_REQ_SHIFT            15
#define BCHP_PCIE_0_RC_TL_SW_LTR_VAL_SW_SNOOP_REQ_DEFAULT          0x00000000

/* PCIE_0_RC_TL :: SW_LTR_VAL :: RESERVED_0 [14:13] */
#define BCHP_PCIE_0_RC_TL_SW_LTR_VAL_RESERVED_0_MASK               0x00006000
#define BCHP_PCIE_0_RC_TL_SW_LTR_VAL_RESERVED_0_SHIFT              13
#define BCHP_PCIE_0_RC_TL_SW_LTR_VAL_RESERVED_0_DEFAULT            0x00000000

/* PCIE_0_RC_TL :: SW_LTR_VAL :: SW_SNOOP_LAT_SCALE [12:10] */
#define BCHP_PCIE_0_RC_TL_SW_LTR_VAL_SW_SNOOP_LAT_SCALE_MASK       0x00001c00
#define BCHP_PCIE_0_RC_TL_SW_LTR_VAL_SW_SNOOP_LAT_SCALE_SHIFT      10
#define BCHP_PCIE_0_RC_TL_SW_LTR_VAL_SW_SNOOP_LAT_SCALE_DEFAULT    0x00000000

/* PCIE_0_RC_TL :: SW_LTR_VAL :: SW_SNOOP_LAT_VALUE [09:00] */
#define BCHP_PCIE_0_RC_TL_SW_LTR_VAL_SW_SNOOP_LAT_VALUE_MASK       0x000003ff
#define BCHP_PCIE_0_RC_TL_SW_LTR_VAL_SW_SNOOP_LAT_VALUE_SHIFT      0
#define BCHP_PCIE_0_RC_TL_SW_LTR_VAL_SW_SNOOP_LAT_VALUE_DEFAULT    0x00000000

/***************************************************************************
 *LTR0_REG - ltr0_reg
 ***************************************************************************/
/* PCIE_0_RC_TL :: LTR0_REG :: LTR0_NO_SNOOP_REQ [31:31] */
#define BCHP_PCIE_0_RC_TL_LTR0_REG_LTR0_NO_SNOOP_REQ_MASK          0x80000000
#define BCHP_PCIE_0_RC_TL_LTR0_REG_LTR0_NO_SNOOP_REQ_SHIFT         31
#define BCHP_PCIE_0_RC_TL_LTR0_REG_LTR0_NO_SNOOP_REQ_DEFAULT       0x00000000

/* PCIE_0_RC_TL :: LTR0_REG :: RESERVED [30:29] */
#define BCHP_PCIE_0_RC_TL_LTR0_REG_RESERVED_MASK                   0x60000000
#define BCHP_PCIE_0_RC_TL_LTR0_REG_RESERVED_SHIFT                  29
#define BCHP_PCIE_0_RC_TL_LTR0_REG_RESERVED_DEFAULT                0x00000000

/* PCIE_0_RC_TL :: LTR0_REG :: LTR0_NO_SNOOP_LAT_SCALE [28:26] */
#define BCHP_PCIE_0_RC_TL_LTR0_REG_LTR0_NO_SNOOP_LAT_SCALE_MASK    0x1c000000
#define BCHP_PCIE_0_RC_TL_LTR0_REG_LTR0_NO_SNOOP_LAT_SCALE_SHIFT   26
#define BCHP_PCIE_0_RC_TL_LTR0_REG_LTR0_NO_SNOOP_LAT_SCALE_DEFAULT 0x00000000

/* PCIE_0_RC_TL :: LTR0_REG :: LTR0_NO_SNOOP_LAT_VALUE [25:16] */
#define BCHP_PCIE_0_RC_TL_LTR0_REG_LTR0_NO_SNOOP_LAT_VALUE_MASK    0x03ff0000
#define BCHP_PCIE_0_RC_TL_LTR0_REG_LTR0_NO_SNOOP_LAT_VALUE_SHIFT   16
#define BCHP_PCIE_0_RC_TL_LTR0_REG_LTR0_NO_SNOOP_LAT_VALUE_DEFAULT 0x00000000

/* PCIE_0_RC_TL :: LTR0_REG :: LTR0_SNOOP_REQ [15:15] */
#define BCHP_PCIE_0_RC_TL_LTR0_REG_LTR0_SNOOP_REQ_MASK             0x00008000
#define BCHP_PCIE_0_RC_TL_LTR0_REG_LTR0_SNOOP_REQ_SHIFT            15
#define BCHP_PCIE_0_RC_TL_LTR0_REG_LTR0_SNOOP_REQ_DEFAULT          0x00000000

/* PCIE_0_RC_TL :: LTR0_REG :: RESERVED_1 [14:13] */
#define BCHP_PCIE_0_RC_TL_LTR0_REG_RESERVED_1_MASK                 0x00006000
#define BCHP_PCIE_0_RC_TL_LTR0_REG_RESERVED_1_SHIFT                13
#define BCHP_PCIE_0_RC_TL_LTR0_REG_RESERVED_1_DEFAULT              0x00000000

/* PCIE_0_RC_TL :: LTR0_REG :: LTR0_SNOOP_LAT_SCALE [12:10] */
#define BCHP_PCIE_0_RC_TL_LTR0_REG_LTR0_SNOOP_LAT_SCALE_MASK       0x00001c00
#define BCHP_PCIE_0_RC_TL_LTR0_REG_LTR0_SNOOP_LAT_SCALE_SHIFT      10
#define BCHP_PCIE_0_RC_TL_LTR0_REG_LTR0_SNOOP_LAT_SCALE_DEFAULT    0x00000000

/* PCIE_0_RC_TL :: LTR0_REG :: LTR0_SNOOP_LAT_VALUE [09:00] */
#define BCHP_PCIE_0_RC_TL_LTR0_REG_LTR0_SNOOP_LAT_VALUE_MASK       0x000003ff
#define BCHP_PCIE_0_RC_TL_LTR0_REG_LTR0_SNOOP_LAT_VALUE_SHIFT      0
#define BCHP_PCIE_0_RC_TL_LTR0_REG_LTR0_SNOOP_LAT_VALUE_DEFAULT    0x00000000

/***************************************************************************
 *LTR1_REG - ltr1_reg
 ***************************************************************************/
/* PCIE_0_RC_TL :: LTR1_REG :: LTR1_NO_SNOOP_REQ [31:31] */
#define BCHP_PCIE_0_RC_TL_LTR1_REG_LTR1_NO_SNOOP_REQ_MASK          0x80000000
#define BCHP_PCIE_0_RC_TL_LTR1_REG_LTR1_NO_SNOOP_REQ_SHIFT         31
#define BCHP_PCIE_0_RC_TL_LTR1_REG_LTR1_NO_SNOOP_REQ_DEFAULT       0x00000000

/* PCIE_0_RC_TL :: LTR1_REG :: RESERVED [30:29] */
#define BCHP_PCIE_0_RC_TL_LTR1_REG_RESERVED_MASK                   0x60000000
#define BCHP_PCIE_0_RC_TL_LTR1_REG_RESERVED_SHIFT                  29
#define BCHP_PCIE_0_RC_TL_LTR1_REG_RESERVED_DEFAULT                0x00000000

/* PCIE_0_RC_TL :: LTR1_REG :: LTR1_NO_SNOOP_LAT_SCALE [28:26] */
#define BCHP_PCIE_0_RC_TL_LTR1_REG_LTR1_NO_SNOOP_LAT_SCALE_MASK    0x1c000000
#define BCHP_PCIE_0_RC_TL_LTR1_REG_LTR1_NO_SNOOP_LAT_SCALE_SHIFT   26
#define BCHP_PCIE_0_RC_TL_LTR1_REG_LTR1_NO_SNOOP_LAT_SCALE_DEFAULT 0x00000000

/* PCIE_0_RC_TL :: LTR1_REG :: LTR1_NO_SNOOP_LAT_VALUE [25:16] */
#define BCHP_PCIE_0_RC_TL_LTR1_REG_LTR1_NO_SNOOP_LAT_VALUE_MASK    0x03ff0000
#define BCHP_PCIE_0_RC_TL_LTR1_REG_LTR1_NO_SNOOP_LAT_VALUE_SHIFT   16
#define BCHP_PCIE_0_RC_TL_LTR1_REG_LTR1_NO_SNOOP_LAT_VALUE_DEFAULT 0x00000000

/* PCIE_0_RC_TL :: LTR1_REG :: LTR1_SNOOP_REQ [15:15] */
#define BCHP_PCIE_0_RC_TL_LTR1_REG_LTR1_SNOOP_REQ_MASK             0x00008000
#define BCHP_PCIE_0_RC_TL_LTR1_REG_LTR1_SNOOP_REQ_SHIFT            15
#define BCHP_PCIE_0_RC_TL_LTR1_REG_LTR1_SNOOP_REQ_DEFAULT          0x00000000

/* PCIE_0_RC_TL :: LTR1_REG :: RESERVED_2 [14:13] */
#define BCHP_PCIE_0_RC_TL_LTR1_REG_RESERVED_2_MASK                 0x00006000
#define BCHP_PCIE_0_RC_TL_LTR1_REG_RESERVED_2_SHIFT                13
#define BCHP_PCIE_0_RC_TL_LTR1_REG_RESERVED_2_DEFAULT              0x00000000

/* PCIE_0_RC_TL :: LTR1_REG :: LTR1_SNOOP_LAT_SCALE [12:10] */
#define BCHP_PCIE_0_RC_TL_LTR1_REG_LTR1_SNOOP_LAT_SCALE_MASK       0x00001c00
#define BCHP_PCIE_0_RC_TL_LTR1_REG_LTR1_SNOOP_LAT_SCALE_SHIFT      10
#define BCHP_PCIE_0_RC_TL_LTR1_REG_LTR1_SNOOP_LAT_SCALE_DEFAULT    0x00000000

/* PCIE_0_RC_TL :: LTR1_REG :: LTR1_SNOOP_LAT_VALUE [09:00] */
#define BCHP_PCIE_0_RC_TL_LTR1_REG_LTR1_SNOOP_LAT_VALUE_MASK       0x000003ff
#define BCHP_PCIE_0_RC_TL_LTR1_REG_LTR1_SNOOP_LAT_VALUE_SHIFT      0
#define BCHP_PCIE_0_RC_TL_LTR1_REG_LTR1_SNOOP_LAT_VALUE_DEFAULT    0x00000000

/***************************************************************************
 *LTR2_REG - ltr2_reg
 ***************************************************************************/
/* PCIE_0_RC_TL :: LTR2_REG :: LTR2_NO_SNOOP_REQ [31:31] */
#define BCHP_PCIE_0_RC_TL_LTR2_REG_LTR2_NO_SNOOP_REQ_MASK          0x80000000
#define BCHP_PCIE_0_RC_TL_LTR2_REG_LTR2_NO_SNOOP_REQ_SHIFT         31
#define BCHP_PCIE_0_RC_TL_LTR2_REG_LTR2_NO_SNOOP_REQ_DEFAULT       0x00000000

/* PCIE_0_RC_TL :: LTR2_REG :: RESERVED [30:29] */
#define BCHP_PCIE_0_RC_TL_LTR2_REG_RESERVED_MASK                   0x60000000
#define BCHP_PCIE_0_RC_TL_LTR2_REG_RESERVED_SHIFT                  29
#define BCHP_PCIE_0_RC_TL_LTR2_REG_RESERVED_DEFAULT                0x00000000

/* PCIE_0_RC_TL :: LTR2_REG :: LTR2_NO_SNOOP_LAT_SCALE [28:26] */
#define BCHP_PCIE_0_RC_TL_LTR2_REG_LTR2_NO_SNOOP_LAT_SCALE_MASK    0x1c000000
#define BCHP_PCIE_0_RC_TL_LTR2_REG_LTR2_NO_SNOOP_LAT_SCALE_SHIFT   26
#define BCHP_PCIE_0_RC_TL_LTR2_REG_LTR2_NO_SNOOP_LAT_SCALE_DEFAULT 0x00000000

/* PCIE_0_RC_TL :: LTR2_REG :: LTR2_NO_SNOOP_LAT_VALUE [25:16] */
#define BCHP_PCIE_0_RC_TL_LTR2_REG_LTR2_NO_SNOOP_LAT_VALUE_MASK    0x03ff0000
#define BCHP_PCIE_0_RC_TL_LTR2_REG_LTR2_NO_SNOOP_LAT_VALUE_SHIFT   16
#define BCHP_PCIE_0_RC_TL_LTR2_REG_LTR2_NO_SNOOP_LAT_VALUE_DEFAULT 0x00000000

/* PCIE_0_RC_TL :: LTR2_REG :: LTR2_SNOOP_REQ [15:15] */
#define BCHP_PCIE_0_RC_TL_LTR2_REG_LTR2_SNOOP_REQ_MASK             0x00008000
#define BCHP_PCIE_0_RC_TL_LTR2_REG_LTR2_SNOOP_REQ_SHIFT            15
#define BCHP_PCIE_0_RC_TL_LTR2_REG_LTR2_SNOOP_REQ_DEFAULT          0x00000000

/* PCIE_0_RC_TL :: LTR2_REG :: RESERVED_3 [14:13] */
#define BCHP_PCIE_0_RC_TL_LTR2_REG_RESERVED_3_MASK                 0x00006000
#define BCHP_PCIE_0_RC_TL_LTR2_REG_RESERVED_3_SHIFT                13
#define BCHP_PCIE_0_RC_TL_LTR2_REG_RESERVED_3_DEFAULT              0x00000000

/* PCIE_0_RC_TL :: LTR2_REG :: LTR2_SNOOP_LAT_SCALE [12:10] */
#define BCHP_PCIE_0_RC_TL_LTR2_REG_LTR2_SNOOP_LAT_SCALE_MASK       0x00001c00
#define BCHP_PCIE_0_RC_TL_LTR2_REG_LTR2_SNOOP_LAT_SCALE_SHIFT      10
#define BCHP_PCIE_0_RC_TL_LTR2_REG_LTR2_SNOOP_LAT_SCALE_DEFAULT    0x00000000

/* PCIE_0_RC_TL :: LTR2_REG :: LTR2_SNOOP_LAT_VALUE [09:00] */
#define BCHP_PCIE_0_RC_TL_LTR2_REG_LTR2_SNOOP_LAT_VALUE_MASK       0x000003ff
#define BCHP_PCIE_0_RC_TL_LTR2_REG_LTR2_SNOOP_LAT_VALUE_SHIFT      0
#define BCHP_PCIE_0_RC_TL_LTR2_REG_LTR2_SNOOP_LAT_VALUE_DEFAULT    0x00000000

/***************************************************************************
 *TL_FUNC345_MASK - tl_func345_mask
 ***************************************************************************/
/* PCIE_0_RC_TL :: TL_FUNC345_MASK :: UNUSED_1 [31:30] */
#define BCHP_PCIE_0_RC_TL_TL_FUNC345_MASK_UNUSED_1_MASK            0xc0000000
#define BCHP_PCIE_0_RC_TL_TL_FUNC345_MASK_UNUSED_1_SHIFT           30
#define BCHP_PCIE_0_RC_TL_TL_FUNC345_MASK_UNUSED_1_DEFAULT         0x00000000

/* PCIE_0_RC_TL :: TL_FUNC345_MASK :: UNUSED_2 [29:20] */
#define BCHP_PCIE_0_RC_TL_TL_FUNC345_MASK_UNUSED_2_MASK            0x3ff00000
#define BCHP_PCIE_0_RC_TL_TL_FUNC345_MASK_UNUSED_2_SHIFT           20
#define BCHP_PCIE_0_RC_TL_TL_FUNC345_MASK_UNUSED_2_DEFAULT         0x00000000

/* PCIE_0_RC_TL :: TL_FUNC345_MASK :: UNUSED_3 [19:10] */
#define BCHP_PCIE_0_RC_TL_TL_FUNC345_MASK_UNUSED_3_MASK            0x000ffc00
#define BCHP_PCIE_0_RC_TL_TL_FUNC345_MASK_UNUSED_3_SHIFT           10
#define BCHP_PCIE_0_RC_TL_TL_FUNC345_MASK_UNUSED_3_DEFAULT         0x00000000

/* PCIE_0_RC_TL :: TL_FUNC345_MASK :: RESERVED0 [09:00] */
#define BCHP_PCIE_0_RC_TL_TL_FUNC345_MASK_RESERVED0_MASK           0x000003ff
#define BCHP_PCIE_0_RC_TL_TL_FUNC345_MASK_RESERVED0_SHIFT          0

/***************************************************************************
 *TL_FUNC345_STAT - tl_func345_stat
 ***************************************************************************/
/* PCIE_0_RC_TL :: TL_FUNC345_STAT :: UNUSED_1 [31:30] */
#define BCHP_PCIE_0_RC_TL_TL_FUNC345_STAT_UNUSED_1_MASK            0xc0000000
#define BCHP_PCIE_0_RC_TL_TL_FUNC345_STAT_UNUSED_1_SHIFT           30
#define BCHP_PCIE_0_RC_TL_TL_FUNC345_STAT_UNUSED_1_DEFAULT         0x00000000

/* PCIE_0_RC_TL :: TL_FUNC345_STAT :: UNUSED_2 [29:20] */
#define BCHP_PCIE_0_RC_TL_TL_FUNC345_STAT_UNUSED_2_MASK            0x3ff00000
#define BCHP_PCIE_0_RC_TL_TL_FUNC345_STAT_UNUSED_2_SHIFT           20
#define BCHP_PCIE_0_RC_TL_TL_FUNC345_STAT_UNUSED_2_DEFAULT         0x00000000

/* PCIE_0_RC_TL :: TL_FUNC345_STAT :: UNUSED_3 [19:10] */
#define BCHP_PCIE_0_RC_TL_TL_FUNC345_STAT_UNUSED_3_MASK            0x000ffc00
#define BCHP_PCIE_0_RC_TL_TL_FUNC345_STAT_UNUSED_3_SHIFT           10
#define BCHP_PCIE_0_RC_TL_TL_FUNC345_STAT_UNUSED_3_DEFAULT         0x00000000

/* PCIE_0_RC_TL :: TL_FUNC345_STAT :: RESERVED0 [09:00] */
#define BCHP_PCIE_0_RC_TL_TL_FUNC345_STAT_RESERVED0_MASK           0x000003ff
#define BCHP_PCIE_0_RC_TL_TL_FUNC345_STAT_RESERVED0_SHIFT          0

/***************************************************************************
 *TL_FUNC678_MASK - tl_func678_mask
 ***************************************************************************/
/* PCIE_0_RC_TL :: TL_FUNC678_MASK :: UNUSED_1 [31:30] */
#define BCHP_PCIE_0_RC_TL_TL_FUNC678_MASK_UNUSED_1_MASK            0xc0000000
#define BCHP_PCIE_0_RC_TL_TL_FUNC678_MASK_UNUSED_1_SHIFT           30
#define BCHP_PCIE_0_RC_TL_TL_FUNC678_MASK_UNUSED_1_DEFAULT         0x00000000

/* PCIE_0_RC_TL :: TL_FUNC678_MASK :: UNUSED_2 [29:00] */
#define BCHP_PCIE_0_RC_TL_TL_FUNC678_MASK_UNUSED_2_MASK            0x3fffffff
#define BCHP_PCIE_0_RC_TL_TL_FUNC678_MASK_UNUSED_2_SHIFT           0
#define BCHP_PCIE_0_RC_TL_TL_FUNC678_MASK_UNUSED_2_DEFAULT         0x00000000

/***************************************************************************
 *TL_FUNC678_STAT - tl_func678_stat
 ***************************************************************************/
/* PCIE_0_RC_TL :: TL_FUNC678_STAT :: UNUSED_1 [31:30] */
#define BCHP_PCIE_0_RC_TL_TL_FUNC678_STAT_UNUSED_1_MASK            0xc0000000
#define BCHP_PCIE_0_RC_TL_TL_FUNC678_STAT_UNUSED_1_SHIFT           30
#define BCHP_PCIE_0_RC_TL_TL_FUNC678_STAT_UNUSED_1_DEFAULT         0x00000000

/* PCIE_0_RC_TL :: TL_FUNC678_STAT :: UNUSED_2 [29:00] */
#define BCHP_PCIE_0_RC_TL_TL_FUNC678_STAT_UNUSED_2_MASK            0x3fffffff
#define BCHP_PCIE_0_RC_TL_TL_FUNC678_STAT_UNUSED_2_SHIFT           0
#define BCHP_PCIE_0_RC_TL_TL_FUNC678_STAT_UNUSED_2_DEFAULT         0x00000000

/***************************************************************************
 *FUNC_INT_SEL - func_int_sel
 ***************************************************************************/
/* PCIE_0_RC_TL :: FUNC_INT_SEL :: UNUSED0 [31:24] */
#define BCHP_PCIE_0_RC_TL_FUNC_INT_SEL_UNUSED0_MASK                0xff000000
#define BCHP_PCIE_0_RC_TL_FUNC_INT_SEL_UNUSED0_SHIFT               24
#define BCHP_PCIE_0_RC_TL_FUNC_INT_SEL_UNUSED0_DEFAULT             0x00000000

/* PCIE_0_RC_TL :: FUNC_INT_SEL :: FUNC7_INT_SEL [23:21] */
#define BCHP_PCIE_0_RC_TL_FUNC_INT_SEL_FUNC7_INT_SEL_MASK          0x00e00000
#define BCHP_PCIE_0_RC_TL_FUNC_INT_SEL_FUNC7_INT_SEL_SHIFT         21
#define BCHP_PCIE_0_RC_TL_FUNC_INT_SEL_FUNC7_INT_SEL_DEFAULT       0x00000002

/* PCIE_0_RC_TL :: FUNC_INT_SEL :: FUNC6_INT_SEL [20:18] */
#define BCHP_PCIE_0_RC_TL_FUNC_INT_SEL_FUNC6_INT_SEL_MASK          0x001c0000
#define BCHP_PCIE_0_RC_TL_FUNC_INT_SEL_FUNC6_INT_SEL_SHIFT         18
#define BCHP_PCIE_0_RC_TL_FUNC_INT_SEL_FUNC6_INT_SEL_DEFAULT       0x00000001

/* PCIE_0_RC_TL :: FUNC_INT_SEL :: FUNC5_INT_SEL [17:15] */
#define BCHP_PCIE_0_RC_TL_FUNC_INT_SEL_FUNC5_INT_SEL_MASK          0x00038000
#define BCHP_PCIE_0_RC_TL_FUNC_INT_SEL_FUNC5_INT_SEL_SHIFT         15
#define BCHP_PCIE_0_RC_TL_FUNC_INT_SEL_FUNC5_INT_SEL_DEFAULT       0x00000002

/* PCIE_0_RC_TL :: FUNC_INT_SEL :: FUNC4_INT_SEL [14:12] */
#define BCHP_PCIE_0_RC_TL_FUNC_INT_SEL_FUNC4_INT_SEL_MASK          0x00007000
#define BCHP_PCIE_0_RC_TL_FUNC_INT_SEL_FUNC4_INT_SEL_SHIFT         12
#define BCHP_PCIE_0_RC_TL_FUNC_INT_SEL_FUNC4_INT_SEL_DEFAULT       0x00000001

/* PCIE_0_RC_TL :: FUNC_INT_SEL :: FUNC3_INT_SEL [11:09] */
#define BCHP_PCIE_0_RC_TL_FUNC_INT_SEL_FUNC3_INT_SEL_MASK          0x00000e00
#define BCHP_PCIE_0_RC_TL_FUNC_INT_SEL_FUNC3_INT_SEL_SHIFT         9
#define BCHP_PCIE_0_RC_TL_FUNC_INT_SEL_FUNC3_INT_SEL_DEFAULT       0x00000002

/* PCIE_0_RC_TL :: FUNC_INT_SEL :: FUNC2_INT_SEL [08:06] */
#define BCHP_PCIE_0_RC_TL_FUNC_INT_SEL_FUNC2_INT_SEL_MASK          0x000001c0
#define BCHP_PCIE_0_RC_TL_FUNC_INT_SEL_FUNC2_INT_SEL_SHIFT         6
#define BCHP_PCIE_0_RC_TL_FUNC_INT_SEL_FUNC2_INT_SEL_DEFAULT       0x00000001

/* PCIE_0_RC_TL :: FUNC_INT_SEL :: FUNC1_INT_SEL [05:03] */
#define BCHP_PCIE_0_RC_TL_FUNC_INT_SEL_FUNC1_INT_SEL_MASK          0x00000038
#define BCHP_PCIE_0_RC_TL_FUNC_INT_SEL_FUNC1_INT_SEL_SHIFT         3
#define BCHP_PCIE_0_RC_TL_FUNC_INT_SEL_FUNC1_INT_SEL_DEFAULT       0x00000002

/* PCIE_0_RC_TL :: FUNC_INT_SEL :: FUNC0_INT_SEL [02:00] */
#define BCHP_PCIE_0_RC_TL_FUNC_INT_SEL_FUNC0_INT_SEL_MASK          0x00000007
#define BCHP_PCIE_0_RC_TL_FUNC_INT_SEL_FUNC0_INT_SEL_SHIFT         0
#define BCHP_PCIE_0_RC_TL_FUNC_INT_SEL_FUNC0_INT_SEL_DEFAULT       0x00000001

/***************************************************************************
 *TL_OBFF_CTRL - tl_obff_ctrl
 ***************************************************************************/
/* PCIE_0_RC_TL :: TL_OBFF_CTRL :: RESERVED [31:16] */
#define BCHP_PCIE_0_RC_TL_TL_OBFF_CTRL_RESERVED_MASK               0xffff0000
#define BCHP_PCIE_0_RC_TL_TL_OBFF_CTRL_RESERVED_SHIFT              16
#define BCHP_PCIE_0_RC_TL_TL_OBFF_CTRL_RESERVED_DEFAULT            0x00000000

/* PCIE_0_RC_TL :: TL_OBFF_CTRL :: UNUSED_0 [15:15] */
#define BCHP_PCIE_0_RC_TL_TL_OBFF_CTRL_UNUSED_0_MASK               0x00008000
#define BCHP_PCIE_0_RC_TL_TL_OBFF_CTRL_UNUSED_0_SHIFT              15
#define BCHP_PCIE_0_RC_TL_TL_OBFF_CTRL_UNUSED_0_DEFAULT            0x00000000

/* PCIE_0_RC_TL :: TL_OBFF_CTRL :: MAX_OBFF_PULSE [14:08] */
#define BCHP_PCIE_0_RC_TL_TL_OBFF_CTRL_MAX_OBFF_PULSE_MASK         0x00007f00
#define BCHP_PCIE_0_RC_TL_TL_OBFF_CTRL_MAX_OBFF_PULSE_SHIFT        8
#define BCHP_PCIE_0_RC_TL_TL_OBFF_CTRL_MAX_OBFF_PULSE_DEFAULT      0x0000000a

/* PCIE_0_RC_TL :: TL_OBFF_CTRL :: UNUSED_1 [07:07] */
#define BCHP_PCIE_0_RC_TL_TL_OBFF_CTRL_UNUSED_1_MASK               0x00000080
#define BCHP_PCIE_0_RC_TL_TL_OBFF_CTRL_UNUSED_1_SHIFT              7
#define BCHP_PCIE_0_RC_TL_TL_OBFF_CTRL_UNUSED_1_DEFAULT            0x00000000

/* PCIE_0_RC_TL :: TL_OBFF_CTRL :: MIN_OBFF_PULSE [06:00] */
#define BCHP_PCIE_0_RC_TL_TL_OBFF_CTRL_MIN_OBFF_PULSE_MASK         0x0000007f
#define BCHP_PCIE_0_RC_TL_TL_OBFF_CTRL_MIN_OBFF_PULSE_SHIFT        0
#define BCHP_PCIE_0_RC_TL_TL_OBFF_CTRL_MIN_OBFF_PULSE_DEFAULT      0x0000000a

/***************************************************************************
 *TL_CTLSTAT_0 - tl_ctlstat_0
 ***************************************************************************/
/* PCIE_0_RC_TL :: TL_CTLSTAT_0 :: RESERVED [31:18] */
#define BCHP_PCIE_0_RC_TL_TL_CTLSTAT_0_RESERVED_MASK               0xfffc0000
#define BCHP_PCIE_0_RC_TL_TL_CTLSTAT_0_RESERVED_SHIFT              18
#define BCHP_PCIE_0_RC_TL_TL_CTLSTAT_0_RESERVED_DEFAULT            0x00000000

/* PCIE_0_RC_TL :: TL_CTLSTAT_0 :: RESERVED0 [17:01] */
#define BCHP_PCIE_0_RC_TL_TL_CTLSTAT_0_RESERVED0_MASK              0x0003fffe
#define BCHP_PCIE_0_RC_TL_TL_CTLSTAT_0_RESERVED0_SHIFT             1

/* PCIE_0_RC_TL :: TL_CTLSTAT_0 :: PCIE_FUNC_1_HIDDEN [00:00] */
#define BCHP_PCIE_0_RC_TL_TL_CTLSTAT_0_PCIE_FUNC_1_HIDDEN_MASK     0x00000001
#define BCHP_PCIE_0_RC_TL_TL_CTLSTAT_0_PCIE_FUNC_1_HIDDEN_SHIFT    0
#define BCHP_PCIE_0_RC_TL_TL_CTLSTAT_0_PCIE_FUNC_1_HIDDEN_DEFAULT  0x00000000

/***************************************************************************
 *PM_STATUS_0 - pm_status_0
 ***************************************************************************/
/* PCIE_0_RC_TL :: PM_STATUS_0 :: PM_LINK_STATE_SM [31:24] */
#define BCHP_PCIE_0_RC_TL_PM_STATUS_0_PM_LINK_STATE_SM_MASK        0xff000000
#define BCHP_PCIE_0_RC_TL_PM_STATUS_0_PM_LINK_STATE_SM_SHIFT       24
#define BCHP_PCIE_0_RC_TL_PM_STATUS_0_PM_LINK_STATE_SM_DEFAULT     0x00000000

/* PCIE_0_RC_TL :: PM_STATUS_0 :: PCIE_OBFF_STATE [23:20] */
#define BCHP_PCIE_0_RC_TL_PM_STATUS_0_PCIE_OBFF_STATE_MASK         0x00f00000
#define BCHP_PCIE_0_RC_TL_PM_STATUS_0_PCIE_OBFF_STATE_SHIFT        20
#define BCHP_PCIE_0_RC_TL_PM_STATUS_0_PCIE_OBFF_STATE_DEFAULT      0x00000000

/* PCIE_0_RC_TL :: PM_STATUS_0 :: OBFF_CURR_STATE [19:16] */
#define BCHP_PCIE_0_RC_TL_PM_STATUS_0_OBFF_CURR_STATE_MASK         0x000f0000
#define BCHP_PCIE_0_RC_TL_PM_STATUS_0_OBFF_CURR_STATE_SHIFT        16
#define BCHP_PCIE_0_RC_TL_PM_STATUS_0_OBFF_CURR_STATE_DEFAULT      0x00000000

/* PCIE_0_RC_TL :: PM_STATUS_0 :: RESERVED1 [15:13] */
#define BCHP_PCIE_0_RC_TL_PM_STATUS_0_RESERVED1_MASK               0x0000e000
#define BCHP_PCIE_0_RC_TL_PM_STATUS_0_RESERVED1_SHIFT              13

/* PCIE_0_RC_TL :: PM_STATUS_0 :: PME_SENT_SM1 [12:08] */
#define BCHP_PCIE_0_RC_TL_PM_STATUS_0_PME_SENT_SM1_MASK            0x00001f00
#define BCHP_PCIE_0_RC_TL_PM_STATUS_0_PME_SENT_SM1_SHIFT           8
#define BCHP_PCIE_0_RC_TL_PM_STATUS_0_PME_SENT_SM1_DEFAULT         0x00000001

/* PCIE_0_RC_TL :: PM_STATUS_0 :: RESERVED0 [07:05] */
#define BCHP_PCIE_0_RC_TL_PM_STATUS_0_RESERVED0_MASK               0x000000e0
#define BCHP_PCIE_0_RC_TL_PM_STATUS_0_RESERVED0_SHIFT              5

/* PCIE_0_RC_TL :: PM_STATUS_0 :: PME_SENT_SM0 [04:00] */
#define BCHP_PCIE_0_RC_TL_PM_STATUS_0_PME_SENT_SM0_MASK            0x0000001f
#define BCHP_PCIE_0_RC_TL_PM_STATUS_0_PME_SENT_SM0_SHIFT           0
#define BCHP_PCIE_0_RC_TL_PM_STATUS_0_PME_SENT_SM0_DEFAULT         0x00000000

/***************************************************************************
 *PM_STATUS_1 - pm_status_1
 ***************************************************************************/
/* PCIE_0_RC_TL :: PM_STATUS_1 :: RESERVED0 [31:06] */
#define BCHP_PCIE_0_RC_TL_PM_STATUS_1_RESERVED0_MASK               0xffffffc0
#define BCHP_PCIE_0_RC_TL_PM_STATUS_1_RESERVED0_SHIFT              6

/* PCIE_0_RC_TL :: PM_STATUS_1 :: CFG_AUX_PWR_PM_EN1 [05:05] */
#define BCHP_PCIE_0_RC_TL_PM_STATUS_1_CFG_AUX_PWR_PM_EN1_MASK      0x00000020
#define BCHP_PCIE_0_RC_TL_PM_STATUS_1_CFG_AUX_PWR_PM_EN1_SHIFT     5
#define BCHP_PCIE_0_RC_TL_PM_STATUS_1_CFG_AUX_PWR_PM_EN1_DEFAULT   0x00000000

/* PCIE_0_RC_TL :: PM_STATUS_1 :: CFG_PME_STATUS1 [04:04] */
#define BCHP_PCIE_0_RC_TL_PM_STATUS_1_CFG_PME_STATUS1_MASK         0x00000010
#define BCHP_PCIE_0_RC_TL_PM_STATUS_1_CFG_PME_STATUS1_SHIFT        4
#define BCHP_PCIE_0_RC_TL_PM_STATUS_1_CFG_PME_STATUS1_DEFAULT      0x00000000

/* PCIE_0_RC_TL :: PM_STATUS_1 :: CFG_PME_ENABLE1 [03:03] */
#define BCHP_PCIE_0_RC_TL_PM_STATUS_1_CFG_PME_ENABLE1_MASK         0x00000008
#define BCHP_PCIE_0_RC_TL_PM_STATUS_1_CFG_PME_ENABLE1_SHIFT        3
#define BCHP_PCIE_0_RC_TL_PM_STATUS_1_CFG_PME_ENABLE1_DEFAULT      0x00000000

/* PCIE_0_RC_TL :: PM_STATUS_1 :: CFG_AUX_PWR_PM_EN0 [02:02] */
#define BCHP_PCIE_0_RC_TL_PM_STATUS_1_CFG_AUX_PWR_PM_EN0_MASK      0x00000004
#define BCHP_PCIE_0_RC_TL_PM_STATUS_1_CFG_AUX_PWR_PM_EN0_SHIFT     2
#define BCHP_PCIE_0_RC_TL_PM_STATUS_1_CFG_AUX_PWR_PM_EN0_DEFAULT   0x00000001

/* PCIE_0_RC_TL :: PM_STATUS_1 :: CFG_PME_STATUS0 [01:01] */
#define BCHP_PCIE_0_RC_TL_PM_STATUS_1_CFG_PME_STATUS0_MASK         0x00000002
#define BCHP_PCIE_0_RC_TL_PM_STATUS_1_CFG_PME_STATUS0_SHIFT        1
#define BCHP_PCIE_0_RC_TL_PM_STATUS_1_CFG_PME_STATUS0_DEFAULT      0x00000000

/* PCIE_0_RC_TL :: PM_STATUS_1 :: CFG_PME_ENABLE0 [00:00] */
#define BCHP_PCIE_0_RC_TL_PM_STATUS_1_CFG_PME_ENABLE0_MASK         0x00000001
#define BCHP_PCIE_0_RC_TL_PM_STATUS_1_CFG_PME_ENABLE0_SHIFT        0
#define BCHP_PCIE_0_RC_TL_PM_STATUS_1_CFG_PME_ENABLE0_DEFAULT      0x00000000

/***************************************************************************
 *TL_STATUS_0 - tl_status_0
 ***************************************************************************/
/* PCIE_0_RC_TL :: TL_STATUS_0 :: LWR_ADDR [31:25] */
#define BCHP_PCIE_0_RC_TL_TL_STATUS_0_LWR_ADDR_MASK                0xfe000000
#define BCHP_PCIE_0_RC_TL_TL_STATUS_0_LWR_ADDR_SHIFT               25
#define BCHP_PCIE_0_RC_TL_TL_STATUS_0_LWR_ADDR_DEFAULT             0x00000000

/* PCIE_0_RC_TL :: TL_STATUS_0 :: BYTE_COUNT [24:12] */
#define BCHP_PCIE_0_RC_TL_TL_STATUS_0_BYTE_COUNT_MASK              0x01fff000
#define BCHP_PCIE_0_RC_TL_TL_STATUS_0_BYTE_COUNT_SHIFT             12
#define BCHP_PCIE_0_RC_TL_TL_STATUS_0_BYTE_COUNT_DEFAULT           0x00000000

/* PCIE_0_RC_TL :: TL_STATUS_0 :: ATTR [11:10] */
#define BCHP_PCIE_0_RC_TL_TL_STATUS_0_ATTR_MASK                    0x00000c00
#define BCHP_PCIE_0_RC_TL_TL_STATUS_0_ATTR_SHIFT                   10
#define BCHP_PCIE_0_RC_TL_TL_STATUS_0_ATTR_DEFAULT                 0x00000000

/* PCIE_0_RC_TL :: TL_STATUS_0 :: TC [09:07] */
#define BCHP_PCIE_0_RC_TL_TL_STATUS_0_TC_MASK                      0x00000380
#define BCHP_PCIE_0_RC_TL_TL_STATUS_0_TC_SHIFT                     7
#define BCHP_PCIE_0_RC_TL_TL_STATUS_0_TC_DEFAULT                   0x00000000

/* PCIE_0_RC_TL :: TL_STATUS_0 :: FUNC_NO [06:04] */
#define BCHP_PCIE_0_RC_TL_TL_STATUS_0_FUNC_NO_MASK                 0x00000070
#define BCHP_PCIE_0_RC_TL_TL_STATUS_0_FUNC_NO_SHIFT                4
#define BCHP_PCIE_0_RC_TL_TL_STATUS_0_FUNC_NO_DEFAULT              0x00000000

/* PCIE_0_RC_TL :: TL_STATUS_0 :: DEVICE_NO [03:00] */
#define BCHP_PCIE_0_RC_TL_TL_STATUS_0_DEVICE_NO_MASK               0x0000000f
#define BCHP_PCIE_0_RC_TL_TL_STATUS_0_DEVICE_NO_SHIFT              0
#define BCHP_PCIE_0_RC_TL_TL_STATUS_0_DEVICE_NO_DEFAULT            0x00000000

/***************************************************************************
 *TL_STATUS_1 - tl_status_1
 ***************************************************************************/
/* PCIE_0_RC_TL :: TL_STATUS_1 :: TL_STATUS_1 [31:00] */
#define BCHP_PCIE_0_RC_TL_TL_STATUS_1_TL_STATUS_1_MASK             0xffffffff
#define BCHP_PCIE_0_RC_TL_TL_STATUS_1_TL_STATUS_1_SHIFT            0
#define BCHP_PCIE_0_RC_TL_TL_STATUS_1_TL_STATUS_1_DEFAULT          0x00000000

/***************************************************************************
 *TL_STATUS_2 - tl_status_2
 ***************************************************************************/
/* PCIE_0_RC_TL :: TL_STATUS_2 :: TL_STATUS_2 [31:00] */
#define BCHP_PCIE_0_RC_TL_TL_STATUS_2_TL_STATUS_2_MASK             0xffffffff
#define BCHP_PCIE_0_RC_TL_TL_STATUS_2_TL_STATUS_2_SHIFT            0
#define BCHP_PCIE_0_RC_TL_TL_STATUS_2_TL_STATUS_2_DEFAULT          0x00000000

/***************************************************************************
 *TL_STATUS_3 - tl_status_3
 ***************************************************************************/
/* PCIE_0_RC_TL :: TL_STATUS_3 :: TL_STATUS_2 [31:00] */
#define BCHP_PCIE_0_RC_TL_TL_STATUS_3_TL_STATUS_2_MASK             0xffffffff
#define BCHP_PCIE_0_RC_TL_TL_STATUS_3_TL_STATUS_2_SHIFT            0
#define BCHP_PCIE_0_RC_TL_TL_STATUS_3_TL_STATUS_2_DEFAULT          0x00000000

/***************************************************************************
 *TL_STATUS_4 - tl_status_4
 ***************************************************************************/
/* PCIE_0_RC_TL :: TL_STATUS_4 :: TL_STATUS_4 [31:00] */
#define BCHP_PCIE_0_RC_TL_TL_STATUS_4_TL_STATUS_4_MASK             0xffffffff
#define BCHP_PCIE_0_RC_TL_TL_STATUS_4_TL_STATUS_4_SHIFT            0
#define BCHP_PCIE_0_RC_TL_TL_STATUS_4_TL_STATUS_4_DEFAULT          0x00000000

/***************************************************************************
 *TL_STATUS_5 - tl_status_5
 ***************************************************************************/
/* PCIE_0_RC_TL :: TL_STATUS_5 :: TL_STATUS_5 [31:00] */
#define BCHP_PCIE_0_RC_TL_TL_STATUS_5_TL_STATUS_5_MASK             0xffffffff
#define BCHP_PCIE_0_RC_TL_TL_STATUS_5_TL_STATUS_5_SHIFT            0
#define BCHP_PCIE_0_RC_TL_TL_STATUS_5_TL_STATUS_5_DEFAULT          0x00000000

/***************************************************************************
 *TL_STATUS_6 - tl_status_6
 ***************************************************************************/
/* PCIE_0_RC_TL :: TL_STATUS_6 :: TL_STATUS_6 [31:00] */
#define BCHP_PCIE_0_RC_TL_TL_STATUS_6_TL_STATUS_6_MASK             0xffffffff
#define BCHP_PCIE_0_RC_TL_TL_STATUS_6_TL_STATUS_6_SHIFT            0
#define BCHP_PCIE_0_RC_TL_TL_STATUS_6_TL_STATUS_6_DEFAULT          0x00000000

/***************************************************************************
 *TL_STATUS_7 - tl_status_7
 ***************************************************************************/
/* PCIE_0_RC_TL :: TL_STATUS_7 :: TL_STATUS_7 [31:00] */
#define BCHP_PCIE_0_RC_TL_TL_STATUS_7_TL_STATUS_7_MASK             0xffffffff
#define BCHP_PCIE_0_RC_TL_TL_STATUS_7_TL_STATUS_7_SHIFT            0
#define BCHP_PCIE_0_RC_TL_TL_STATUS_7_TL_STATUS_7_DEFAULT          0x00000000

/***************************************************************************
 *TL_STATUS_8 - tl_status_8
 ***************************************************************************/
/* PCIE_0_RC_TL :: TL_STATUS_8 :: TL_STATUS_8 [31:00] */
#define BCHP_PCIE_0_RC_TL_TL_STATUS_8_TL_STATUS_8_MASK             0xffffffff
#define BCHP_PCIE_0_RC_TL_TL_STATUS_8_TL_STATUS_8_SHIFT            0
#define BCHP_PCIE_0_RC_TL_TL_STATUS_8_TL_STATUS_8_DEFAULT          0x00000000

/***************************************************************************
 *TL_STATUS_9 - tl_status_9
 ***************************************************************************/
/* PCIE_0_RC_TL :: TL_STATUS_9 :: TL_STATUS_9 [31:00] */
#define BCHP_PCIE_0_RC_TL_TL_STATUS_9_TL_STATUS_9_MASK             0xffffffff
#define BCHP_PCIE_0_RC_TL_TL_STATUS_9_TL_STATUS_9_SHIFT            0
#define BCHP_PCIE_0_RC_TL_TL_STATUS_9_TL_STATUS_9_DEFAULT          0x00000000

/***************************************************************************
 *TL_STATUS_10 - tl_status_10
 ***************************************************************************/
/* PCIE_0_RC_TL :: TL_STATUS_10 :: TL_STATUS_10 [31:00] */
#define BCHP_PCIE_0_RC_TL_TL_STATUS_10_TL_STATUS_10_MASK           0xffffffff
#define BCHP_PCIE_0_RC_TL_TL_STATUS_10_TL_STATUS_10_SHIFT          0
#define BCHP_PCIE_0_RC_TL_TL_STATUS_10_TL_STATUS_10_DEFAULT        0x00000000

/***************************************************************************
 *TL_STATUS_11 - tl_status_11
 ***************************************************************************/
/* PCIE_0_RC_TL :: TL_STATUS_11 :: TL_STATUS_11 [31:00] */
#define BCHP_PCIE_0_RC_TL_TL_STATUS_11_TL_STATUS_11_MASK           0xffffffff
#define BCHP_PCIE_0_RC_TL_TL_STATUS_11_TL_STATUS_11_SHIFT          0
#define BCHP_PCIE_0_RC_TL_TL_STATUS_11_TL_STATUS_11_DEFAULT        0x00000000

/***************************************************************************
 *TL_STATUS_12 - tl_status_12
 ***************************************************************************/
/* PCIE_0_RC_TL :: TL_STATUS_12 :: TL_STATUS_12 [31:00] */
#define BCHP_PCIE_0_RC_TL_TL_STATUS_12_TL_STATUS_12_MASK           0xffffffff
#define BCHP_PCIE_0_RC_TL_TL_STATUS_12_TL_STATUS_12_SHIFT          0
#define BCHP_PCIE_0_RC_TL_TL_STATUS_12_TL_STATUS_12_DEFAULT        0x00000000

/***************************************************************************
 *TL_STATUS_13 - tl_status_13
 ***************************************************************************/
/* PCIE_0_RC_TL :: TL_STATUS_13 :: TL_STATUS_13 [31:00] */
#define BCHP_PCIE_0_RC_TL_TL_STATUS_13_TL_STATUS_13_MASK           0xffffffff
#define BCHP_PCIE_0_RC_TL_TL_STATUS_13_TL_STATUS_13_SHIFT          0
#define BCHP_PCIE_0_RC_TL_TL_STATUS_13_TL_STATUS_13_DEFAULT        0x00000000

/***************************************************************************
 *TL_STATUS_14 - tl_status_14
 ***************************************************************************/
/* PCIE_0_RC_TL :: TL_STATUS_14 :: TL_STATUS_14 [31:00] */
#define BCHP_PCIE_0_RC_TL_TL_STATUS_14_TL_STATUS_14_MASK           0xffffffff
#define BCHP_PCIE_0_RC_TL_TL_STATUS_14_TL_STATUS_14_SHIFT          0
#define BCHP_PCIE_0_RC_TL_TL_STATUS_14_TL_STATUS_14_DEFAULT        0x00000000

/***************************************************************************
 *TL_STATUS_15 - tl_status_15
 ***************************************************************************/
/* PCIE_0_RC_TL :: TL_STATUS_15 :: TL_STATUS_15 [31:00] */
#define BCHP_PCIE_0_RC_TL_TL_STATUS_15_TL_STATUS_15_MASK           0xffffffff
#define BCHP_PCIE_0_RC_TL_TL_STATUS_15_TL_STATUS_15_SHIFT          0
#define BCHP_PCIE_0_RC_TL_TL_STATUS_15_TL_STATUS_15_DEFAULT        0x00000000

/***************************************************************************
 *TL_STATUS_16 - tl_status_16
 ***************************************************************************/
/* PCIE_0_RC_TL :: TL_STATUS_16 :: TL_STATUS_16 [31:00] */
#define BCHP_PCIE_0_RC_TL_TL_STATUS_16_TL_STATUS_16_MASK           0xffffffff
#define BCHP_PCIE_0_RC_TL_TL_STATUS_16_TL_STATUS_16_SHIFT          0
#define BCHP_PCIE_0_RC_TL_TL_STATUS_16_TL_STATUS_16_DEFAULT        0x00000000

/***************************************************************************
 *TL_STATUS_17 - tl_status_17
 ***************************************************************************/
/* PCIE_0_RC_TL :: TL_STATUS_17 :: TL_STATUS_17 [31:00] */
#define BCHP_PCIE_0_RC_TL_TL_STATUS_17_TL_STATUS_17_MASK           0xffffffff
#define BCHP_PCIE_0_RC_TL_TL_STATUS_17_TL_STATUS_17_SHIFT          0
#define BCHP_PCIE_0_RC_TL_TL_STATUS_17_TL_STATUS_17_DEFAULT        0x00000000

/***************************************************************************
 *TL_STATUS_18 - tl_status_18
 ***************************************************************************/
/* PCIE_0_RC_TL :: TL_STATUS_18 :: TL_STATUS_18 [31:00] */
#define BCHP_PCIE_0_RC_TL_TL_STATUS_18_TL_STATUS_18_MASK           0xffffffff
#define BCHP_PCIE_0_RC_TL_TL_STATUS_18_TL_STATUS_18_SHIFT          0
#define BCHP_PCIE_0_RC_TL_TL_STATUS_18_TL_STATUS_18_DEFAULT        0x00000000

/***************************************************************************
 *TL_STATUS_19 - tl_status_19
 ***************************************************************************/
/* PCIE_0_RC_TL :: TL_STATUS_19 :: TL_STATUS_19 [31:00] */
#define BCHP_PCIE_0_RC_TL_TL_STATUS_19_TL_STATUS_19_MASK           0xffffffff
#define BCHP_PCIE_0_RC_TL_TL_STATUS_19_TL_STATUS_19_SHIFT          0
#define BCHP_PCIE_0_RC_TL_TL_STATUS_19_TL_STATUS_19_DEFAULT        0x00000000

/***************************************************************************
 *TL_STATUS_20 - tl_status_20
 ***************************************************************************/
/* PCIE_0_RC_TL :: TL_STATUS_20 :: TL_STATUS_20 [31:00] */
#define BCHP_PCIE_0_RC_TL_TL_STATUS_20_TL_STATUS_20_MASK           0xffffffff
#define BCHP_PCIE_0_RC_TL_TL_STATUS_20_TL_STATUS_20_SHIFT          0
#define BCHP_PCIE_0_RC_TL_TL_STATUS_20_TL_STATUS_20_DEFAULT        0x00000000

/***************************************************************************
 *TL_STATUS_21 - tl_status_21
 ***************************************************************************/
/* PCIE_0_RC_TL :: TL_STATUS_21 :: TL_STATUS_21 [31:00] */
#define BCHP_PCIE_0_RC_TL_TL_STATUS_21_TL_STATUS_21_MASK           0xffffffff
#define BCHP_PCIE_0_RC_TL_TL_STATUS_21_TL_STATUS_21_SHIFT          0
#define BCHP_PCIE_0_RC_TL_TL_STATUS_21_TL_STATUS_21_DEFAULT        0x00000000

/***************************************************************************
 *TL_STATUS_22 - tl_status_22
 ***************************************************************************/
/* PCIE_0_RC_TL :: TL_STATUS_22 :: TL_STATUS_22 [31:00] */
#define BCHP_PCIE_0_RC_TL_TL_STATUS_22_TL_STATUS_22_MASK           0xffffffff
#define BCHP_PCIE_0_RC_TL_TL_STATUS_22_TL_STATUS_22_SHIFT          0
#define BCHP_PCIE_0_RC_TL_TL_STATUS_22_TL_STATUS_22_DEFAULT        0x00000000

/***************************************************************************
 *TL_STATUS_23 - tl_status_23
 ***************************************************************************/
/* PCIE_0_RC_TL :: TL_STATUS_23 :: TL_STATUS_23 [31:00] */
#define BCHP_PCIE_0_RC_TL_TL_STATUS_23_TL_STATUS_23_MASK           0xffffffff
#define BCHP_PCIE_0_RC_TL_TL_STATUS_23_TL_STATUS_23_SHIFT          0
#define BCHP_PCIE_0_RC_TL_TL_STATUS_23_TL_STATUS_23_DEFAULT        0x00000000

/***************************************************************************
 *TL_STATUS_24 - tl_status_24
 ***************************************************************************/
/* PCIE_0_RC_TL :: TL_STATUS_24 :: TL_STATUS_24 [31:00] */
#define BCHP_PCIE_0_RC_TL_TL_STATUS_24_TL_STATUS_24_MASK           0xffffffff
#define BCHP_PCIE_0_RC_TL_TL_STATUS_24_TL_STATUS_24_SHIFT          0
#define BCHP_PCIE_0_RC_TL_TL_STATUS_24_TL_STATUS_24_DEFAULT        0x00000000

/***************************************************************************
 *TL_STATUS_25 - tl_status_25
 ***************************************************************************/
/* PCIE_0_RC_TL :: TL_STATUS_25 :: TL_STATUS_25 [31:00] */
#define BCHP_PCIE_0_RC_TL_TL_STATUS_25_TL_STATUS_25_MASK           0xffffffff
#define BCHP_PCIE_0_RC_TL_TL_STATUS_25_TL_STATUS_25_SHIFT          0
#define BCHP_PCIE_0_RC_TL_TL_STATUS_25_TL_STATUS_25_DEFAULT        0x00000000

/***************************************************************************
 *TL_STATUS_26 - tl_status_26
 ***************************************************************************/
/* PCIE_0_RC_TL :: TL_STATUS_26 :: TL_STATUS_26 [31:00] */
#define BCHP_PCIE_0_RC_TL_TL_STATUS_26_TL_STATUS_26_MASK           0xffffffff
#define BCHP_PCIE_0_RC_TL_TL_STATUS_26_TL_STATUS_26_SHIFT          0
#define BCHP_PCIE_0_RC_TL_TL_STATUS_26_TL_STATUS_26_DEFAULT        0x00000000

/***************************************************************************
 *TL_STATUS_27 - tl_status_27
 ***************************************************************************/
/* PCIE_0_RC_TL :: TL_STATUS_27 :: TL_STATUS_27 [31:00] */
#define BCHP_PCIE_0_RC_TL_TL_STATUS_27_TL_STATUS_27_MASK           0xffffffff
#define BCHP_PCIE_0_RC_TL_TL_STATUS_27_TL_STATUS_27_SHIFT          0
#define BCHP_PCIE_0_RC_TL_TL_STATUS_27_TL_STATUS_27_DEFAULT        0x00000000

/***************************************************************************
 *TL_STATUS_28 - tl_status_28
 ***************************************************************************/
/* PCIE_0_RC_TL :: TL_STATUS_28 :: TL_STATUS_28 [31:00] */
#define BCHP_PCIE_0_RC_TL_TL_STATUS_28_TL_STATUS_28_MASK           0xffffffff
#define BCHP_PCIE_0_RC_TL_TL_STATUS_28_TL_STATUS_28_SHIFT          0
#define BCHP_PCIE_0_RC_TL_TL_STATUS_28_TL_STATUS_28_DEFAULT        0x00000000

/***************************************************************************
 *TL_STATUS_29 - tl_status_29
 ***************************************************************************/
/* PCIE_0_RC_TL :: TL_STATUS_29 :: TL_STATUS_29 [31:00] */
#define BCHP_PCIE_0_RC_TL_TL_STATUS_29_TL_STATUS_29_MASK           0xffffffff
#define BCHP_PCIE_0_RC_TL_TL_STATUS_29_TL_STATUS_29_SHIFT          0
#define BCHP_PCIE_0_RC_TL_TL_STATUS_29_TL_STATUS_29_DEFAULT        0x00000000

/***************************************************************************
 *TL_STATUS_30 - tl_status_30
 ***************************************************************************/
/* PCIE_0_RC_TL :: TL_STATUS_30 :: TL_STATUS_30 [31:00] */
#define BCHP_PCIE_0_RC_TL_TL_STATUS_30_TL_STATUS_30_MASK           0xffffffff
#define BCHP_PCIE_0_RC_TL_TL_STATUS_30_TL_STATUS_30_SHIFT          0
#define BCHP_PCIE_0_RC_TL_TL_STATUS_30_TL_STATUS_30_DEFAULT        0x00000000

/***************************************************************************
 *TL_STATUS_31 - tl_status_31
 ***************************************************************************/
/* PCIE_0_RC_TL :: TL_STATUS_31 :: TL_STATUS_31 [31:00] */
#define BCHP_PCIE_0_RC_TL_TL_STATUS_31_TL_STATUS_31_MASK           0xffffffff
#define BCHP_PCIE_0_RC_TL_TL_STATUS_31_TL_STATUS_31_SHIFT          0
#define BCHP_PCIE_0_RC_TL_TL_STATUS_31_TL_STATUS_31_DEFAULT        0x00000000

/***************************************************************************
 *TL_HDR_FC_ST - tl_hdr_fc_st
 ***************************************************************************/
/* PCIE_0_RC_TL :: TL_HDR_FC_ST :: NPD_AVAIL_7_0 [31:24] */
#define BCHP_PCIE_0_RC_TL_TL_HDR_FC_ST_NPD_AVAIL_7_0_MASK          0xff000000
#define BCHP_PCIE_0_RC_TL_TL_HDR_FC_ST_NPD_AVAIL_7_0_SHIFT         24
#define BCHP_PCIE_0_RC_TL_TL_HDR_FC_ST_NPD_AVAIL_7_0_DEFAULT       0x00000000

/* PCIE_0_RC_TL :: TL_HDR_FC_ST :: CPLH_AVAIL [23:16] */
#define BCHP_PCIE_0_RC_TL_TL_HDR_FC_ST_CPLH_AVAIL_MASK             0x00ff0000
#define BCHP_PCIE_0_RC_TL_TL_HDR_FC_ST_CPLH_AVAIL_SHIFT            16
#define BCHP_PCIE_0_RC_TL_TL_HDR_FC_ST_CPLH_AVAIL_DEFAULT          0x00000000

/* PCIE_0_RC_TL :: TL_HDR_FC_ST :: PH_AVAIL [15:08] */
#define BCHP_PCIE_0_RC_TL_TL_HDR_FC_ST_PH_AVAIL_MASK               0x0000ff00
#define BCHP_PCIE_0_RC_TL_TL_HDR_FC_ST_PH_AVAIL_SHIFT              8
#define BCHP_PCIE_0_RC_TL_TL_HDR_FC_ST_PH_AVAIL_DEFAULT            0x00000000

/* PCIE_0_RC_TL :: TL_HDR_FC_ST :: NPH_AVAIL [07:00] */
#define BCHP_PCIE_0_RC_TL_TL_HDR_FC_ST_NPH_AVAIL_MASK              0x000000ff
#define BCHP_PCIE_0_RC_TL_TL_HDR_FC_ST_NPH_AVAIL_SHIFT             0
#define BCHP_PCIE_0_RC_TL_TL_HDR_FC_ST_NPH_AVAIL_DEFAULT           0x00000000

/***************************************************************************
 *TL_DAT_FC_ST - tl_dat_fc_st
 ***************************************************************************/
/* PCIE_0_RC_TL :: TL_DAT_FC_ST :: NPD_AVAIL_11_8 [31:28] */
#define BCHP_PCIE_0_RC_TL_TL_DAT_FC_ST_NPD_AVAIL_11_8_MASK         0xf0000000
#define BCHP_PCIE_0_RC_TL_TL_DAT_FC_ST_NPD_AVAIL_11_8_SHIFT        28
#define BCHP_PCIE_0_RC_TL_TL_DAT_FC_ST_NPD_AVAIL_11_8_DEFAULT      0x00000000

/* PCIE_0_RC_TL :: TL_DAT_FC_ST :: CPLD_AVAIL [27:16] */
#define BCHP_PCIE_0_RC_TL_TL_DAT_FC_ST_CPLD_AVAIL_MASK             0x0fff0000
#define BCHP_PCIE_0_RC_TL_TL_DAT_FC_ST_CPLD_AVAIL_SHIFT            16
#define BCHP_PCIE_0_RC_TL_TL_DAT_FC_ST_CPLD_AVAIL_DEFAULT          0x00000000

/* PCIE_0_RC_TL :: TL_DAT_FC_ST :: RESERVED0 [15:12] */
#define BCHP_PCIE_0_RC_TL_TL_DAT_FC_ST_RESERVED0_MASK              0x0000f000
#define BCHP_PCIE_0_RC_TL_TL_DAT_FC_ST_RESERVED0_SHIFT             12

/* PCIE_0_RC_TL :: TL_DAT_FC_ST :: PD_AVAIL [11:00] */
#define BCHP_PCIE_0_RC_TL_TL_DAT_FC_ST_PD_AVAIL_MASK               0x00000fff
#define BCHP_PCIE_0_RC_TL_TL_DAT_FC_ST_PD_AVAIL_SHIFT              0
#define BCHP_PCIE_0_RC_TL_TL_DAT_FC_ST_PD_AVAIL_DEFAULT            0x00000000

/***************************************************************************
 *TL_HDR_FCCON_ST - tl_hdr_fccon_st
 ***************************************************************************/
/* PCIE_0_RC_TL :: TL_HDR_FCCON_ST :: NPD_CC_7_0 [31:24] */
#define BCHP_PCIE_0_RC_TL_TL_HDR_FCCON_ST_NPD_CC_7_0_MASK          0xff000000
#define BCHP_PCIE_0_RC_TL_TL_HDR_FCCON_ST_NPD_CC_7_0_SHIFT         24
#define BCHP_PCIE_0_RC_TL_TL_HDR_FCCON_ST_NPD_CC_7_0_DEFAULT       0x00000000

/* PCIE_0_RC_TL :: TL_HDR_FCCON_ST :: CPLH_CC [23:16] */
#define BCHP_PCIE_0_RC_TL_TL_HDR_FCCON_ST_CPLH_CC_MASK             0x00ff0000
#define BCHP_PCIE_0_RC_TL_TL_HDR_FCCON_ST_CPLH_CC_SHIFT            16
#define BCHP_PCIE_0_RC_TL_TL_HDR_FCCON_ST_CPLH_CC_DEFAULT          0x00000000

/* PCIE_0_RC_TL :: TL_HDR_FCCON_ST :: PH_CC [15:08] */
#define BCHP_PCIE_0_RC_TL_TL_HDR_FCCON_ST_PH_CC_MASK               0x0000ff00
#define BCHP_PCIE_0_RC_TL_TL_HDR_FCCON_ST_PH_CC_SHIFT              8
#define BCHP_PCIE_0_RC_TL_TL_HDR_FCCON_ST_PH_CC_DEFAULT            0x00000000

/* PCIE_0_RC_TL :: TL_HDR_FCCON_ST :: NPH_CC [07:00] */
#define BCHP_PCIE_0_RC_TL_TL_HDR_FCCON_ST_NPH_CC_MASK              0x000000ff
#define BCHP_PCIE_0_RC_TL_TL_HDR_FCCON_ST_NPH_CC_SHIFT             0
#define BCHP_PCIE_0_RC_TL_TL_HDR_FCCON_ST_NPH_CC_DEFAULT           0x00000000

/***************************************************************************
 *TL_DAT_FCCON_ST - tl_dat_fccon_st
 ***************************************************************************/
/* PCIE_0_RC_TL :: TL_DAT_FCCON_ST :: NPD_CC_11_8 [31:28] */
#define BCHP_PCIE_0_RC_TL_TL_DAT_FCCON_ST_NPD_CC_11_8_MASK         0xf0000000
#define BCHP_PCIE_0_RC_TL_TL_DAT_FCCON_ST_NPD_CC_11_8_SHIFT        28
#define BCHP_PCIE_0_RC_TL_TL_DAT_FCCON_ST_NPD_CC_11_8_DEFAULT      0x00000000

/* PCIE_0_RC_TL :: TL_DAT_FCCON_ST :: CPLD_CC [27:16] */
#define BCHP_PCIE_0_RC_TL_TL_DAT_FCCON_ST_CPLD_CC_MASK             0x0fff0000
#define BCHP_PCIE_0_RC_TL_TL_DAT_FCCON_ST_CPLD_CC_SHIFT            16
#define BCHP_PCIE_0_RC_TL_TL_DAT_FCCON_ST_CPLD_CC_DEFAULT          0x00000000

/* PCIE_0_RC_TL :: TL_DAT_FCCON_ST :: RESERVED0 [15:12] */
#define BCHP_PCIE_0_RC_TL_TL_DAT_FCCON_ST_RESERVED0_MASK           0x0000f000
#define BCHP_PCIE_0_RC_TL_TL_DAT_FCCON_ST_RESERVED0_SHIFT          12

/* PCIE_0_RC_TL :: TL_DAT_FCCON_ST :: PD_CC [11:00] */
#define BCHP_PCIE_0_RC_TL_TL_DAT_FCCON_ST_PD_CC_MASK               0x00000fff
#define BCHP_PCIE_0_RC_TL_TL_DAT_FCCON_ST_PD_CC_SHIFT              0
#define BCHP_PCIE_0_RC_TL_TL_DAT_FCCON_ST_PD_CC_DEFAULT            0x00000000

/***************************************************************************
 *TL_TGT_CRDT_ST - tl_tgt_crdt_st
 ***************************************************************************/
/* PCIE_0_RC_TL :: TL_TGT_CRDT_ST :: RESERVED1 [31:28] */
#define BCHP_PCIE_0_RC_TL_TL_TGT_CRDT_ST_RESERVED1_MASK            0xf0000000
#define BCHP_PCIE_0_RC_TL_TL_TGT_CRDT_ST_RESERVED1_SHIFT           28

/* PCIE_0_RC_TL :: TL_TGT_CRDT_ST :: PD_CRDT_CNTR_11_8 [27:24] */
#define BCHP_PCIE_0_RC_TL_TL_TGT_CRDT_ST_PD_CRDT_CNTR_11_8_MASK    0x0f000000
#define BCHP_PCIE_0_RC_TL_TL_TGT_CRDT_ST_PD_CRDT_CNTR_11_8_SHIFT   24
#define BCHP_PCIE_0_RC_TL_TL_TGT_CRDT_ST_PD_CRDT_CNTR_11_8_DEFAULT 0x00000000

/* PCIE_0_RC_TL :: TL_TGT_CRDT_ST :: RESERVED0 [23:23] */
#define BCHP_PCIE_0_RC_TL_TL_TGT_CRDT_ST_RESERVED0_MASK            0x00800000
#define BCHP_PCIE_0_RC_TL_TL_TGT_CRDT_ST_RESERVED0_SHIFT           23

/* PCIE_0_RC_TL :: TL_TGT_CRDT_ST :: NP_CRDT_CNTR [22:16] */
#define BCHP_PCIE_0_RC_TL_TL_TGT_CRDT_ST_NP_CRDT_CNTR_MASK         0x007f0000
#define BCHP_PCIE_0_RC_TL_TL_TGT_CRDT_ST_NP_CRDT_CNTR_SHIFT        16
#define BCHP_PCIE_0_RC_TL_TL_TGT_CRDT_ST_NP_CRDT_CNTR_DEFAULT      0x00000000

/* PCIE_0_RC_TL :: TL_TGT_CRDT_ST :: PD_CRDT_CNTR_7_0 [15:08] */
#define BCHP_PCIE_0_RC_TL_TL_TGT_CRDT_ST_PD_CRDT_CNTR_7_0_MASK     0x0000ff00
#define BCHP_PCIE_0_RC_TL_TL_TGT_CRDT_ST_PD_CRDT_CNTR_7_0_SHIFT    8
#define BCHP_PCIE_0_RC_TL_TL_TGT_CRDT_ST_PD_CRDT_CNTR_7_0_DEFAULT  0x00000000

/* PCIE_0_RC_TL :: TL_TGT_CRDT_ST :: PH_CRDT_CNTR [07:00] */
#define BCHP_PCIE_0_RC_TL_TL_TGT_CRDT_ST_PH_CRDT_CNTR_MASK         0x000000ff
#define BCHP_PCIE_0_RC_TL_TL_TGT_CRDT_ST_PH_CRDT_CNTR_SHIFT        0
#define BCHP_PCIE_0_RC_TL_TL_TGT_CRDT_ST_PH_CRDT_CNTR_DEFAULT      0x00000000

/***************************************************************************
 *TL_CRDT_ALLOC_ST - tl_crdt_alloc_st
 ***************************************************************************/
/* PCIE_0_RC_TL :: TL_CRDT_ALLOC_ST :: PD_ALLOC [31:24] */
#define BCHP_PCIE_0_RC_TL_TL_CRDT_ALLOC_ST_PD_ALLOC_MASK           0xff000000
#define BCHP_PCIE_0_RC_TL_TL_CRDT_ALLOC_ST_PD_ALLOC_SHIFT          24
#define BCHP_PCIE_0_RC_TL_TL_CRDT_ALLOC_ST_PD_ALLOC_DEFAULT        0x00000000

/* PCIE_0_RC_TL :: TL_CRDT_ALLOC_ST :: PH_ALLOC [23:16] */
#define BCHP_PCIE_0_RC_TL_TL_CRDT_ALLOC_ST_PH_ALLOC_MASK           0x00ff0000
#define BCHP_PCIE_0_RC_TL_TL_CRDT_ALLOC_ST_PH_ALLOC_SHIFT          16
#define BCHP_PCIE_0_RC_TL_TL_CRDT_ALLOC_ST_PH_ALLOC_DEFAULT        0x00000008

/* PCIE_0_RC_TL :: TL_CRDT_ALLOC_ST :: NPD_ALLOC [15:08] */
#define BCHP_PCIE_0_RC_TL_TL_CRDT_ALLOC_ST_NPD_ALLOC_MASK          0x0000ff00
#define BCHP_PCIE_0_RC_TL_TL_CRDT_ALLOC_ST_NPD_ALLOC_SHIFT         8
#define BCHP_PCIE_0_RC_TL_TL_CRDT_ALLOC_ST_NPD_ALLOC_DEFAULT       0x00000000

/* PCIE_0_RC_TL :: TL_CRDT_ALLOC_ST :: NPH_ALLOC [07:00] */
#define BCHP_PCIE_0_RC_TL_TL_CRDT_ALLOC_ST_NPH_ALLOC_MASK          0x000000ff
#define BCHP_PCIE_0_RC_TL_TL_CRDT_ALLOC_ST_NPH_ALLOC_SHIFT         0
#define BCHP_PCIE_0_RC_TL_TL_CRDT_ALLOC_ST_NPH_ALLOC_DEFAULT       0x00000008

/***************************************************************************
 *TL_SMLOGIC_ST - tl_smlogic_st
 ***************************************************************************/
/* PCIE_0_RC_TL :: TL_SMLOGIC_ST :: ASPM_L1_2_ENA [31:31] */
#define BCHP_PCIE_0_RC_TL_TL_SMLOGIC_ST_ASPM_L1_2_ENA_MASK         0x80000000
#define BCHP_PCIE_0_RC_TL_TL_SMLOGIC_ST_ASPM_L1_2_ENA_SHIFT        31
#define BCHP_PCIE_0_RC_TL_TL_SMLOGIC_ST_ASPM_L1_2_ENA_DEFAULT      0x00000000

/* PCIE_0_RC_TL :: TL_SMLOGIC_ST :: MSG_ARBT_SM [30:26] */
#define BCHP_PCIE_0_RC_TL_TL_SMLOGIC_ST_MSG_ARBT_SM_MASK           0x7c000000
#define BCHP_PCIE_0_RC_TL_TL_SMLOGIC_ST_MSG_ARBT_SM_SHIFT          26
#define BCHP_PCIE_0_RC_TL_TL_SMLOGIC_ST_MSG_ARBT_SM_DEFAULT        0x00000000

/* PCIE_0_RC_TL :: TL_SMLOGIC_ST :: INTA_CURR_STATE [25:24] */
#define BCHP_PCIE_0_RC_TL_TL_SMLOGIC_ST_INTA_CURR_STATE_MASK       0x03000000
#define BCHP_PCIE_0_RC_TL_TL_SMLOGIC_ST_INTA_CURR_STATE_SHIFT      24
#define BCHP_PCIE_0_RC_TL_TL_SMLOGIC_ST_INTA_CURR_STATE_DEFAULT    0x00000000

/* PCIE_0_RC_TL :: TL_SMLOGIC_ST :: LTR_CURR_STATE [23:20] */
#define BCHP_PCIE_0_RC_TL_TL_SMLOGIC_ST_LTR_CURR_STATE_MASK        0x00f00000
#define BCHP_PCIE_0_RC_TL_TL_SMLOGIC_ST_LTR_CURR_STATE_SHIFT       20
#define BCHP_PCIE_0_RC_TL_TL_SMLOGIC_ST_LTR_CURR_STATE_DEFAULT     0x00000000

/* PCIE_0_RC_TL :: TL_SMLOGIC_ST :: RESERVED1 [19:19] */
#define BCHP_PCIE_0_RC_TL_TL_SMLOGIC_ST_RESERVED1_MASK             0x00080000
#define BCHP_PCIE_0_RC_TL_TL_SMLOGIC_ST_RESERVED1_SHIFT            19

/* PCIE_0_RC_TL :: TL_SMLOGIC_ST :: TX_SM [18:16] */
#define BCHP_PCIE_0_RC_TL_TL_SMLOGIC_ST_TX_SM_MASK                 0x00070000
#define BCHP_PCIE_0_RC_TL_TL_SMLOGIC_ST_TX_SM_SHIFT                16
#define BCHP_PCIE_0_RC_TL_TL_SMLOGIC_ST_TX_SM_DEFAULT              0x00000000

/* PCIE_0_RC_TL :: TL_SMLOGIC_ST :: RESERVED0 [15:10] */
#define BCHP_PCIE_0_RC_TL_TL_SMLOGIC_ST_RESERVED0_MASK             0x0000fc00
#define BCHP_PCIE_0_RC_TL_TL_SMLOGIC_ST_RESERVED0_SHIFT            10

/* PCIE_0_RC_TL :: TL_SMLOGIC_ST :: CPL_CURR_STATE [09:08] */
#define BCHP_PCIE_0_RC_TL_TL_SMLOGIC_ST_CPL_CURR_STATE_MASK        0x00000300
#define BCHP_PCIE_0_RC_TL_TL_SMLOGIC_ST_CPL_CURR_STATE_SHIFT       8
#define BCHP_PCIE_0_RC_TL_TL_SMLOGIC_ST_CPL_CURR_STATE_DEFAULT     0x00000000

/* PCIE_0_RC_TL :: TL_SMLOGIC_ST :: PH_CURR_STATE [07:04] */
#define BCHP_PCIE_0_RC_TL_TL_SMLOGIC_ST_PH_CURR_STATE_MASK         0x000000f0
#define BCHP_PCIE_0_RC_TL_TL_SMLOGIC_ST_PH_CURR_STATE_SHIFT        4
#define BCHP_PCIE_0_RC_TL_TL_SMLOGIC_ST_PH_CURR_STATE_DEFAULT      0x00000000

/* PCIE_0_RC_TL :: TL_SMLOGIC_ST :: NP_CURR_STATE [03:00] */
#define BCHP_PCIE_0_RC_TL_TL_SMLOGIC_ST_NP_CURR_STATE_MASK         0x0000000f
#define BCHP_PCIE_0_RC_TL_TL_SMLOGIC_ST_NP_CURR_STATE_SHIFT        0
#define BCHP_PCIE_0_RC_TL_TL_SMLOGIC_ST_NP_CURR_STATE_DEFAULT      0x00000000

/***************************************************************************
 *PCIE_PM_DEBUG_REGISTERS - pcie_pm_debug_registers
 ***************************************************************************/
/* PCIE_0_RC_TL :: PCIE_PM_DEBUG_REGISTERS :: RESERVED1 [31:26] */
#define BCHP_PCIE_0_RC_TL_PCIE_PM_DEBUG_REGISTERS_RESERVED1_MASK   0xfc000000
#define BCHP_PCIE_0_RC_TL_PCIE_PM_DEBUG_REGISTERS_RESERVED1_SHIFT  26

/* PCIE_0_RC_TL :: PCIE_PM_DEBUG_REGISTERS :: CLR_PM_TL_OBFF_MSG_PHASE [25:25] */
#define BCHP_PCIE_0_RC_TL_PCIE_PM_DEBUG_REGISTERS_CLR_PM_TL_OBFF_MSG_PHASE_MASK 0x02000000
#define BCHP_PCIE_0_RC_TL_PCIE_PM_DEBUG_REGISTERS_CLR_PM_TL_OBFF_MSG_PHASE_SHIFT 25
#define BCHP_PCIE_0_RC_TL_PCIE_PM_DEBUG_REGISTERS_CLR_PM_TL_OBFF_MSG_PHASE_DEFAULT 0x00000000

/* PCIE_0_RC_TL :: PCIE_PM_DEBUG_REGISTERS :: PM_TL_OBFF_MSG_PHASE [24:24] */
#define BCHP_PCIE_0_RC_TL_PCIE_PM_DEBUG_REGISTERS_PM_TL_OBFF_MSG_PHASE_MASK 0x01000000
#define BCHP_PCIE_0_RC_TL_PCIE_PM_DEBUG_REGISTERS_PM_TL_OBFF_MSG_PHASE_SHIFT 24
#define BCHP_PCIE_0_RC_TL_PCIE_PM_DEBUG_REGISTERS_PM_TL_OBFF_MSG_PHASE_DEFAULT 0x00000000

/* PCIE_0_RC_TL :: PCIE_PM_DEBUG_REGISTERS :: PM_TL_USER_OBFF_STATE [23:19] */
#define BCHP_PCIE_0_RC_TL_PCIE_PM_DEBUG_REGISTERS_PM_TL_USER_OBFF_STATE_MASK 0x00f80000
#define BCHP_PCIE_0_RC_TL_PCIE_PM_DEBUG_REGISTERS_PM_TL_USER_OBFF_STATE_SHIFT 19
#define BCHP_PCIE_0_RC_TL_PCIE_PM_DEBUG_REGISTERS_PM_TL_USER_OBFF_STATE_DEFAULT 0x00000000

/* PCIE_0_RC_TL :: PCIE_PM_DEBUG_REGISTERS :: RESERVED0 [18:18] */
#define BCHP_PCIE_0_RC_TL_PCIE_PM_DEBUG_REGISTERS_RESERVED0_MASK   0x00040000
#define BCHP_PCIE_0_RC_TL_PCIE_PM_DEBUG_REGISTERS_RESERVED0_SHIFT  18

/* PCIE_0_RC_TL :: PCIE_PM_DEBUG_REGISTERS :: NEXT_DELAY_CTR [17:12] */
#define BCHP_PCIE_0_RC_TL_PCIE_PM_DEBUG_REGISTERS_NEXT_DELAY_CTR_MASK 0x0003f000
#define BCHP_PCIE_0_RC_TL_PCIE_PM_DEBUG_REGISTERS_NEXT_DELAY_CTR_SHIFT 12
#define BCHP_PCIE_0_RC_TL_PCIE_PM_DEBUG_REGISTERS_NEXT_DELAY_CTR_DEFAULT 0x00000000

/* PCIE_0_RC_TL :: PCIE_PM_DEBUG_REGISTERS :: OBFF_EN_WAKE [11:11] */
#define BCHP_PCIE_0_RC_TL_PCIE_PM_DEBUG_REGISTERS_OBFF_EN_WAKE_MASK 0x00000800
#define BCHP_PCIE_0_RC_TL_PCIE_PM_DEBUG_REGISTERS_OBFF_EN_WAKE_SHIFT 11
#define BCHP_PCIE_0_RC_TL_PCIE_PM_DEBUG_REGISTERS_OBFF_EN_WAKE_DEFAULT 0x00000000

/* PCIE_0_RC_TL :: PCIE_PM_DEBUG_REGISTERS :: TRANS_CTR [10:08] */
#define BCHP_PCIE_0_RC_TL_PCIE_PM_DEBUG_REGISTERS_TRANS_CTR_MASK   0x00000700
#define BCHP_PCIE_0_RC_TL_PCIE_PM_DEBUG_REGISTERS_TRANS_CTR_SHIFT  8
#define BCHP_PCIE_0_RC_TL_PCIE_PM_DEBUG_REGISTERS_TRANS_CTR_DEFAULT 0x00000000

/* PCIE_0_RC_TL :: PCIE_PM_DEBUG_REGISTERS :: RC_PCIE_WAKE_B [07:07] */
#define BCHP_PCIE_0_RC_TL_PCIE_PM_DEBUG_REGISTERS_RC_PCIE_WAKE_B_MASK 0x00000080
#define BCHP_PCIE_0_RC_TL_PCIE_PM_DEBUG_REGISTERS_RC_PCIE_WAKE_B_SHIFT 7
#define BCHP_PCIE_0_RC_TL_PCIE_PM_DEBUG_REGISTERS_RC_PCIE_WAKE_B_DEFAULT 0x00000000

/* PCIE_0_RC_TL :: PCIE_PM_DEBUG_REGISTERS :: DCR_DELAY_CTR [06:06] */
#define BCHP_PCIE_0_RC_TL_PCIE_PM_DEBUG_REGISTERS_DCR_DELAY_CTR_MASK 0x00000040
#define BCHP_PCIE_0_RC_TL_PCIE_PM_DEBUG_REGISTERS_DCR_DELAY_CTR_SHIFT 6
#define BCHP_PCIE_0_RC_TL_PCIE_PM_DEBUG_REGISTERS_DCR_DELAY_CTR_DEFAULT 0x00000000

/* PCIE_0_RC_TL :: PCIE_PM_DEBUG_REGISTERS :: RC_OBFF_PRES_STATE [05:04] */
#define BCHP_PCIE_0_RC_TL_PCIE_PM_DEBUG_REGISTERS_RC_OBFF_PRES_STATE_MASK 0x00000030
#define BCHP_PCIE_0_RC_TL_PCIE_PM_DEBUG_REGISTERS_RC_OBFF_PRES_STATE_SHIFT 4
#define BCHP_PCIE_0_RC_TL_PCIE_PM_DEBUG_REGISTERS_RC_OBFF_PRES_STATE_DEFAULT 0x00000000

/* PCIE_0_RC_TL :: PCIE_PM_DEBUG_REGISTERS :: USER_OBFF_STATE [03:00] */
#define BCHP_PCIE_0_RC_TL_PCIE_PM_DEBUG_REGISTERS_USER_OBFF_STATE_MASK 0x0000000f
#define BCHP_PCIE_0_RC_TL_PCIE_PM_DEBUG_REGISTERS_USER_OBFF_STATE_SHIFT 0
#define BCHP_PCIE_0_RC_TL_PCIE_PM_DEBUG_REGISTERS_USER_OBFF_STATE_DEFAULT 0x00000000

/***************************************************************************
 *UNUSED_OA2 - unused_oa2
 ***************************************************************************/
/* PCIE_0_RC_TL :: UNUSED_OA2 :: RESERVED [31:00] */
#define BCHP_PCIE_0_RC_TL_UNUSED_OA2_RESERVED_MASK                 0xffffffff
#define BCHP_PCIE_0_RC_TL_UNUSED_OA2_RESERVED_SHIFT                0

/***************************************************************************
 *TL_RST_DEBUG - tl_rst_debug
 ***************************************************************************/
/* PCIE_0_RC_TL :: TL_RST_DEBUG :: RESERVED_1 [31:27] */
#define BCHP_PCIE_0_RC_TL_TL_RST_DEBUG_RESERVED_1_MASK             0xf8000000
#define BCHP_PCIE_0_RC_TL_TL_RST_DEBUG_RESERVED_1_SHIFT            27
#define BCHP_PCIE_0_RC_TL_TL_RST_DEBUG_RESERVED_1_DEFAULT          0x00000000

/* PCIE_0_RC_TL :: TL_RST_DEBUG :: AUX_DBG_SIGS_1 [26:16] */
#define BCHP_PCIE_0_RC_TL_TL_RST_DEBUG_AUX_DBG_SIGS_1_MASK         0x07ff0000
#define BCHP_PCIE_0_RC_TL_TL_RST_DEBUG_AUX_DBG_SIGS_1_SHIFT        16
#define BCHP_PCIE_0_RC_TL_TL_RST_DEBUG_AUX_DBG_SIGS_1_DEFAULT      0x00000000

/* PCIE_0_RC_TL :: TL_RST_DEBUG :: RESERVED [15:15] */
#define BCHP_PCIE_0_RC_TL_TL_RST_DEBUG_RESERVED_MASK               0x00008000
#define BCHP_PCIE_0_RC_TL_TL_RST_DEBUG_RESERVED_SHIFT              15
#define BCHP_PCIE_0_RC_TL_TL_RST_DEBUG_RESERVED_DEFAULT            0x00000000

/* PCIE_0_RC_TL :: TL_RST_DEBUG :: PERST_CFG_B [14:14] */
#define BCHP_PCIE_0_RC_TL_TL_RST_DEBUG_PERST_CFG_B_MASK            0x00004000
#define BCHP_PCIE_0_RC_TL_TL_RST_DEBUG_PERST_CFG_B_SHIFT           14
#define BCHP_PCIE_0_RC_TL_TL_RST_DEBUG_PERST_CFG_B_DEFAULT         0x00000000

/* PCIE_0_RC_TL :: TL_RST_DEBUG :: HARD_RST_CFG_B [13:13] */
#define BCHP_PCIE_0_RC_TL_TL_RST_DEBUG_HARD_RST_CFG_B_MASK         0x00002000
#define BCHP_PCIE_0_RC_TL_TL_RST_DEBUG_HARD_RST_CFG_B_SHIFT        13
#define BCHP_PCIE_0_RC_TL_TL_RST_DEBUG_HARD_RST_CFG_B_DEFAULT      0x00000000

/* PCIE_0_RC_TL :: TL_RST_DEBUG :: PCIE_LNK_PHY_RESET_UC_N [12:12] */
#define BCHP_PCIE_0_RC_TL_TL_RST_DEBUG_PCIE_LNK_PHY_RESET_UC_N_MASK 0x00001000
#define BCHP_PCIE_0_RC_TL_TL_RST_DEBUG_PCIE_LNK_PHY_RESET_UC_N_SHIFT 12
#define BCHP_PCIE_0_RC_TL_TL_RST_DEBUG_PCIE_LNK_PHY_RESET_UC_N_DEFAULT 0x00000000

/* PCIE_0_RC_TL :: TL_RST_DEBUG :: PCIE_LNK_PHY_RESET_MDIO_N [11:11] */
#define BCHP_PCIE_0_RC_TL_TL_RST_DEBUG_PCIE_LNK_PHY_RESET_MDIO_N_MASK 0x00000800
#define BCHP_PCIE_0_RC_TL_TL_RST_DEBUG_PCIE_LNK_PHY_RESET_MDIO_N_SHIFT 11
#define BCHP_PCIE_0_RC_TL_TL_RST_DEBUG_PCIE_LNK_PHY_RESET_MDIO_N_DEFAULT 0x00000000

/* PCIE_0_RC_TL :: TL_RST_DEBUG :: AUX_DBG_SIGS_0 [10:00] */
#define BCHP_PCIE_0_RC_TL_TL_RST_DEBUG_AUX_DBG_SIGS_0_MASK         0x000007ff
#define BCHP_PCIE_0_RC_TL_TL_RST_DEBUG_AUX_DBG_SIGS_0_SHIFT        0
#define BCHP_PCIE_0_RC_TL_TL_RST_DEBUG_AUX_DBG_SIGS_0_DEFAULT      0x00000000

/***************************************************************************
 *TL_FCIMM_NP_LIMIT - tl_fcimm_np_limit
 ***************************************************************************/
/* PCIE_0_RC_TL :: TL_FCIMM_NP_LIMIT :: RESERVED0 [31:26] */
#define BCHP_PCIE_0_RC_TL_TL_FCIMM_NP_LIMIT_RESERVED0_MASK         0xfc000000
#define BCHP_PCIE_0_RC_TL_TL_FCIMM_NP_LIMIT_RESERVED0_SHIFT        26

/* PCIE_0_RC_TL :: TL_FCIMM_NP_LIMIT :: REG_ENA_FC_NP_UPD_10US [25:25] */
#define BCHP_PCIE_0_RC_TL_TL_FCIMM_NP_LIMIT_REG_ENA_FC_NP_UPD_10US_MASK 0x02000000
#define BCHP_PCIE_0_RC_TL_TL_FCIMM_NP_LIMIT_REG_ENA_FC_NP_UPD_10US_SHIFT 25
#define BCHP_PCIE_0_RC_TL_TL_FCIMM_NP_LIMIT_REG_ENA_FC_NP_UPD_10US_DEFAULT 0x00000000

/* PCIE_0_RC_TL :: TL_FCIMM_NP_LIMIT :: REG_FC_NP_USCNT [24:21] */
#define BCHP_PCIE_0_RC_TL_TL_FCIMM_NP_LIMIT_REG_FC_NP_USCNT_MASK   0x01e00000
#define BCHP_PCIE_0_RC_TL_TL_FCIMM_NP_LIMIT_REG_FC_NP_USCNT_SHIFT  21
#define BCHP_PCIE_0_RC_TL_TL_FCIMM_NP_LIMIT_REG_FC_NP_USCNT_DEFAULT 0x0000000a

/* PCIE_0_RC_TL :: TL_FCIMM_NP_LIMIT :: REG_ENA_FC_NP_IMMEDIATE [20:20] */
#define BCHP_PCIE_0_RC_TL_TL_FCIMM_NP_LIMIT_REG_ENA_FC_NP_IMMEDIATE_MASK 0x00100000
#define BCHP_PCIE_0_RC_TL_TL_FCIMM_NP_LIMIT_REG_ENA_FC_NP_IMMEDIATE_SHIFT 20
#define BCHP_PCIE_0_RC_TL_TL_FCIMM_NP_LIMIT_REG_ENA_FC_NP_IMMEDIATE_DEFAULT 0x00000001

/* PCIE_0_RC_TL :: TL_FCIMM_NP_LIMIT :: REG_FC_NPH_IMM_LIMIT [19:12] */
#define BCHP_PCIE_0_RC_TL_TL_FCIMM_NP_LIMIT_REG_FC_NPH_IMM_LIMIT_MASK 0x000ff000
#define BCHP_PCIE_0_RC_TL_TL_FCIMM_NP_LIMIT_REG_FC_NPH_IMM_LIMIT_SHIFT 12
#define BCHP_PCIE_0_RC_TL_TL_FCIMM_NP_LIMIT_REG_FC_NPH_IMM_LIMIT_DEFAULT 0x00000008

/* PCIE_0_RC_TL :: TL_FCIMM_NP_LIMIT :: REG_FC_NPD_IMM_LIMIT [11:00] */
#define BCHP_PCIE_0_RC_TL_TL_FCIMM_NP_LIMIT_REG_FC_NPD_IMM_LIMIT_MASK 0x00000fff
#define BCHP_PCIE_0_RC_TL_TL_FCIMM_NP_LIMIT_REG_FC_NPD_IMM_LIMIT_SHIFT 0
#define BCHP_PCIE_0_RC_TL_TL_FCIMM_NP_LIMIT_REG_FC_NPD_IMM_LIMIT_DEFAULT 0x00000000

/***************************************************************************
 *TL_FCIMM_P_LIMIT - tl_fcimm_p_limit
 ***************************************************************************/
/* PCIE_0_RC_TL :: TL_FCIMM_P_LIMIT :: RESERVED0 [31:26] */
#define BCHP_PCIE_0_RC_TL_TL_FCIMM_P_LIMIT_RESERVED0_MASK          0xfc000000
#define BCHP_PCIE_0_RC_TL_TL_FCIMM_P_LIMIT_RESERVED0_SHIFT         26

/* PCIE_0_RC_TL :: TL_FCIMM_P_LIMIT :: REG_ENA_FC_P_UPD_10US [25:25] */
#define BCHP_PCIE_0_RC_TL_TL_FCIMM_P_LIMIT_REG_ENA_FC_P_UPD_10US_MASK 0x02000000
#define BCHP_PCIE_0_RC_TL_TL_FCIMM_P_LIMIT_REG_ENA_FC_P_UPD_10US_SHIFT 25
#define BCHP_PCIE_0_RC_TL_TL_FCIMM_P_LIMIT_REG_ENA_FC_P_UPD_10US_DEFAULT 0x00000001

/* PCIE_0_RC_TL :: TL_FCIMM_P_LIMIT :: REG_FC_P_USCNT [24:21] */
#define BCHP_PCIE_0_RC_TL_TL_FCIMM_P_LIMIT_REG_FC_P_USCNT_MASK     0x01e00000
#define BCHP_PCIE_0_RC_TL_TL_FCIMM_P_LIMIT_REG_FC_P_USCNT_SHIFT    21
#define BCHP_PCIE_0_RC_TL_TL_FCIMM_P_LIMIT_REG_FC_P_USCNT_DEFAULT  0x0000000a

/* PCIE_0_RC_TL :: TL_FCIMM_P_LIMIT :: REG_ENA_FC_P_IMMEDIATE [20:20] */
#define BCHP_PCIE_0_RC_TL_TL_FCIMM_P_LIMIT_REG_ENA_FC_P_IMMEDIATE_MASK 0x00100000
#define BCHP_PCIE_0_RC_TL_TL_FCIMM_P_LIMIT_REG_ENA_FC_P_IMMEDIATE_SHIFT 20
#define BCHP_PCIE_0_RC_TL_TL_FCIMM_P_LIMIT_REG_ENA_FC_P_IMMEDIATE_DEFAULT 0x00000001

/* PCIE_0_RC_TL :: TL_FCIMM_P_LIMIT :: REG_FC_PH_IMM_LIMIT [19:12] */
#define BCHP_PCIE_0_RC_TL_TL_FCIMM_P_LIMIT_REG_FC_PH_IMM_LIMIT_MASK 0x000ff000
#define BCHP_PCIE_0_RC_TL_TL_FCIMM_P_LIMIT_REG_FC_PH_IMM_LIMIT_SHIFT 12
#define BCHP_PCIE_0_RC_TL_TL_FCIMM_P_LIMIT_REG_FC_PH_IMM_LIMIT_DEFAULT 0x00000004

/* PCIE_0_RC_TL :: TL_FCIMM_P_LIMIT :: REG_FC_PD_IMM_LIMIT [11:00] */
#define BCHP_PCIE_0_RC_TL_TL_FCIMM_P_LIMIT_REG_FC_PD_IMM_LIMIT_MASK 0x00000fff
#define BCHP_PCIE_0_RC_TL_TL_FCIMM_P_LIMIT_REG_FC_PD_IMM_LIMIT_SHIFT 0
#define BCHP_PCIE_0_RC_TL_TL_FCIMM_P_LIMIT_REG_FC_PD_IMM_LIMIT_DEFAULT 0x00000040

/***************************************************************************
 *TL_FCIMM_TIMEOUT_ENA - tl_fcimm_timeout_ena
 ***************************************************************************/
/* PCIE_0_RC_TL :: TL_FCIMM_TIMEOUT_ENA :: RESERVED0 [31:08] */
#define BCHP_PCIE_0_RC_TL_TL_FCIMM_TIMEOUT_ENA_RESERVED0_MASK      0xffffff00
#define BCHP_PCIE_0_RC_TL_TL_FCIMM_TIMEOUT_ENA_RESERVED0_SHIFT     8

/* PCIE_0_RC_TL :: TL_FCIMM_TIMEOUT_ENA :: TL_REG_SET_FCIMM_TIMEOUT [07:07] */
#define BCHP_PCIE_0_RC_TL_TL_FCIMM_TIMEOUT_ENA_TL_REG_SET_FCIMM_TIMEOUT_MASK 0x00000080
#define BCHP_PCIE_0_RC_TL_TL_FCIMM_TIMEOUT_ENA_TL_REG_SET_FCIMM_TIMEOUT_SHIFT 7
#define BCHP_PCIE_0_RC_TL_TL_FCIMM_TIMEOUT_ENA_TL_REG_SET_FCIMM_TIMEOUT_DEFAULT 0x00000000

/* PCIE_0_RC_TL :: TL_FCIMM_TIMEOUT_ENA :: REG_FCIMM_TIMEOUT_ENA [06:06] */
#define BCHP_PCIE_0_RC_TL_TL_FCIMM_TIMEOUT_ENA_REG_FCIMM_TIMEOUT_ENA_MASK 0x00000040
#define BCHP_PCIE_0_RC_TL_TL_FCIMM_TIMEOUT_ENA_REG_FCIMM_TIMEOUT_ENA_SHIFT 6
#define BCHP_PCIE_0_RC_TL_TL_FCIMM_TIMEOUT_ENA_REG_FCIMM_TIMEOUT_ENA_DEFAULT 0x00000000

/* PCIE_0_RC_TL :: TL_FCIMM_TIMEOUT_ENA :: REG_FCIMM_TIMEOUT [05:00] */
#define BCHP_PCIE_0_RC_TL_TL_FCIMM_TIMEOUT_ENA_REG_FCIMM_TIMEOUT_MASK 0x0000003f
#define BCHP_PCIE_0_RC_TL_TL_FCIMM_TIMEOUT_ENA_REG_FCIMM_TIMEOUT_SHIFT 0
#define BCHP_PCIE_0_RC_TL_TL_FCIMM_TIMEOUT_ENA_REG_FCIMM_TIMEOUT_DEFAULT 0x0000001e

/***************************************************************************
 *REG_CAPENA_FN0_MASK - reg_capena_fn0_mask
 ***************************************************************************/
/* PCIE_0_RC_TL :: REG_CAPENA_FN0_MASK :: RESERVED1 [31:31] */
#define BCHP_PCIE_0_RC_TL_REG_CAPENA_FN0_MASK_RESERVED1_MASK       0x80000000
#define BCHP_PCIE_0_RC_TL_REG_CAPENA_FN0_MASK_RESERVED1_SHIFT      31

/* PCIE_0_RC_TL :: REG_CAPENA_FN0_MASK :: RC_EXT2_CAP_ENA_FN0_MASK [30:26] */
#define BCHP_PCIE_0_RC_TL_REG_CAPENA_FN0_MASK_RC_EXT2_CAP_ENA_FN0_MASK_MASK 0x7c000000
#define BCHP_PCIE_0_RC_TL_REG_CAPENA_FN0_MASK_RC_EXT2_CAP_ENA_FN0_MASK_SHIFT 26
#define BCHP_PCIE_0_RC_TL_REG_CAPENA_FN0_MASK_RC_EXT2_CAP_ENA_FN0_MASK_DEFAULT 0x00000000

/* PCIE_0_RC_TL :: REG_CAPENA_FN0_MASK :: RESERVED0 [25:24] */
#define BCHP_PCIE_0_RC_TL_REG_CAPENA_FN0_MASK_RESERVED0_MASK       0x03000000
#define BCHP_PCIE_0_RC_TL_REG_CAPENA_FN0_MASK_RESERVED0_SHIFT      24

/* PCIE_0_RC_TL :: REG_CAPENA_FN0_MASK :: EXT3_CAP_ENA_FN0_MASK [23:20] */
#define BCHP_PCIE_0_RC_TL_REG_CAPENA_FN0_MASK_EXT3_CAP_ENA_FN0_MASK_MASK 0x00f00000
#define BCHP_PCIE_0_RC_TL_REG_CAPENA_FN0_MASK_EXT3_CAP_ENA_FN0_MASK_SHIFT 20
#define BCHP_PCIE_0_RC_TL_REG_CAPENA_FN0_MASK_EXT3_CAP_ENA_FN0_MASK_DEFAULT 0x00000000

/* PCIE_0_RC_TL :: REG_CAPENA_FN0_MASK :: EXT2_CAP_ENA_FN0_MASK [19:16] */
#define BCHP_PCIE_0_RC_TL_REG_CAPENA_FN0_MASK_EXT2_CAP_ENA_FN0_MASK_MASK 0x000f0000
#define BCHP_PCIE_0_RC_TL_REG_CAPENA_FN0_MASK_EXT2_CAP_ENA_FN0_MASK_SHIFT 16
#define BCHP_PCIE_0_RC_TL_REG_CAPENA_FN0_MASK_EXT2_CAP_ENA_FN0_MASK_DEFAULT 0x00000000

/* PCIE_0_RC_TL :: REG_CAPENA_FN0_MASK :: RC_EXT_CAP_ENA_FN0_MASK [15:14] */
#define BCHP_PCIE_0_RC_TL_REG_CAPENA_FN0_MASK_RC_EXT_CAP_ENA_FN0_MASK_MASK 0x0000c000
#define BCHP_PCIE_0_RC_TL_REG_CAPENA_FN0_MASK_RC_EXT_CAP_ENA_FN0_MASK_SHIFT 14
#define BCHP_PCIE_0_RC_TL_REG_CAPENA_FN0_MASK_RC_EXT_CAP_ENA_FN0_MASK_DEFAULT 0x00000002

/* PCIE_0_RC_TL :: REG_CAPENA_FN0_MASK :: EXT_CAP_ENA_FN0_MASK [13:04] */
#define BCHP_PCIE_0_RC_TL_REG_CAPENA_FN0_MASK_EXT_CAP_ENA_FN0_MASK_MASK 0x00003ff0
#define BCHP_PCIE_0_RC_TL_REG_CAPENA_FN0_MASK_EXT_CAP_ENA_FN0_MASK_SHIFT 4
#define BCHP_PCIE_0_RC_TL_REG_CAPENA_FN0_MASK_EXT_CAP_ENA_FN0_MASK_DEFAULT 0x00000002

/* PCIE_0_RC_TL :: REG_CAPENA_FN0_MASK :: CAP_ENA_FN0_MASK [03:00] */
#define BCHP_PCIE_0_RC_TL_REG_CAPENA_FN0_MASK_CAP_ENA_FN0_MASK_MASK 0x0000000f
#define BCHP_PCIE_0_RC_TL_REG_CAPENA_FN0_MASK_CAP_ENA_FN0_MASK_SHIFT 0
#define BCHP_PCIE_0_RC_TL_REG_CAPENA_FN0_MASK_CAP_ENA_FN0_MASK_DEFAULT 0x00000000

/***************************************************************************
 *PCIER_TL_STAT_TX_CTL - PCIER_TL_STAT_TX_CTL
 ***************************************************************************/
/* PCIE_0_RC_TL :: PCIER_TL_STAT_TX_CTL :: REG_TTX_TLP_STAT_LEN [31:08] */
#define BCHP_PCIE_0_RC_TL_PCIER_TL_STAT_TX_CTL_REG_TTX_TLP_STAT_LEN_MASK 0xffffff00
#define BCHP_PCIE_0_RC_TL_PCIER_TL_STAT_TX_CTL_REG_TTX_TLP_STAT_LEN_SHIFT 8
#define BCHP_PCIE_0_RC_TL_PCIER_TL_STAT_TX_CTL_REG_TTX_TLP_STAT_LEN_DEFAULT 0x00000000

/* PCIE_0_RC_TL :: PCIER_TL_STAT_TX_CTL :: RESERVED0 [07:01] */
#define BCHP_PCIE_0_RC_TL_PCIER_TL_STAT_TX_CTL_RESERVED0_MASK      0x000000fe
#define BCHP_PCIE_0_RC_TL_PCIER_TL_STAT_TX_CTL_RESERVED0_SHIFT     1

/* PCIE_0_RC_TL :: PCIER_TL_STAT_TX_CTL :: REG_TTX_TLP_STAT_EN [00:00] */
#define BCHP_PCIE_0_RC_TL_PCIER_TL_STAT_TX_CTL_REG_TTX_TLP_STAT_EN_MASK 0x00000001
#define BCHP_PCIE_0_RC_TL_PCIER_TL_STAT_TX_CTL_REG_TTX_TLP_STAT_EN_SHIFT 0
#define BCHP_PCIE_0_RC_TL_PCIER_TL_STAT_TX_CTL_REG_TTX_TLP_STAT_EN_DEFAULT 0x00000000

/***************************************************************************
 *PCIER_TL_STAT_TX_TYPE - PCIER_TL_STAT_TX_TYPE
 ***************************************************************************/
/* PCIE_0_RC_TL :: PCIER_TL_STAT_TX_TYPE :: REG_TTX_DET_TLP_TYPE_3 [31:24] */
#define BCHP_PCIE_0_RC_TL_PCIER_TL_STAT_TX_TYPE_REG_TTX_DET_TLP_TYPE_3_MASK 0xff000000
#define BCHP_PCIE_0_RC_TL_PCIER_TL_STAT_TX_TYPE_REG_TTX_DET_TLP_TYPE_3_SHIFT 24
#define BCHP_PCIE_0_RC_TL_PCIER_TL_STAT_TX_TYPE_REG_TTX_DET_TLP_TYPE_3_DEFAULT 0x00000000

/* PCIE_0_RC_TL :: PCIER_TL_STAT_TX_TYPE :: REG_TTX_DET_TLP_TYPE_2 [23:16] */
#define BCHP_PCIE_0_RC_TL_PCIER_TL_STAT_TX_TYPE_REG_TTX_DET_TLP_TYPE_2_MASK 0x00ff0000
#define BCHP_PCIE_0_RC_TL_PCIER_TL_STAT_TX_TYPE_REG_TTX_DET_TLP_TYPE_2_SHIFT 16
#define BCHP_PCIE_0_RC_TL_PCIER_TL_STAT_TX_TYPE_REG_TTX_DET_TLP_TYPE_2_DEFAULT 0x00000000

/* PCIE_0_RC_TL :: PCIER_TL_STAT_TX_TYPE :: REG_TTX_DET_TLP_TYPE_1 [15:08] */
#define BCHP_PCIE_0_RC_TL_PCIER_TL_STAT_TX_TYPE_REG_TTX_DET_TLP_TYPE_1_MASK 0x0000ff00
#define BCHP_PCIE_0_RC_TL_PCIER_TL_STAT_TX_TYPE_REG_TTX_DET_TLP_TYPE_1_SHIFT 8
#define BCHP_PCIE_0_RC_TL_PCIER_TL_STAT_TX_TYPE_REG_TTX_DET_TLP_TYPE_1_DEFAULT 0x00000000

/* PCIE_0_RC_TL :: PCIER_TL_STAT_TX_TYPE :: REG_TTX_DET_TLP_TYPE_0 [07:00] */
#define BCHP_PCIE_0_RC_TL_PCIER_TL_STAT_TX_TYPE_REG_TTX_DET_TLP_TYPE_0_MASK 0x000000ff
#define BCHP_PCIE_0_RC_TL_PCIER_TL_STAT_TX_TYPE_REG_TTX_DET_TLP_TYPE_0_SHIFT 0
#define BCHP_PCIE_0_RC_TL_PCIER_TL_STAT_TX_TYPE_REG_TTX_DET_TLP_TYPE_0_DEFAULT 0x00000000

/***************************************************************************
 *PCIER_TL_STAT_TX_MASK - PCIER_TL_STAT_TX_MASK
 ***************************************************************************/
/* PCIE_0_RC_TL :: PCIER_TL_STAT_TX_MASK :: RESERVED3 [31:31] */
#define BCHP_PCIE_0_RC_TL_PCIER_TL_STAT_TX_MASK_RESERVED3_MASK     0x80000000
#define BCHP_PCIE_0_RC_TL_PCIER_TL_STAT_TX_MASK_RESERVED3_SHIFT    31

/* PCIE_0_RC_TL :: PCIER_TL_STAT_TX_MASK :: REG_TTX_DET_TLP_TYPE_MASK_3 [30:24] */
#define BCHP_PCIE_0_RC_TL_PCIER_TL_STAT_TX_MASK_REG_TTX_DET_TLP_TYPE_MASK_3_MASK 0x7f000000
#define BCHP_PCIE_0_RC_TL_PCIER_TL_STAT_TX_MASK_REG_TTX_DET_TLP_TYPE_MASK_3_SHIFT 24
#define BCHP_PCIE_0_RC_TL_PCIER_TL_STAT_TX_MASK_REG_TTX_DET_TLP_TYPE_MASK_3_DEFAULT 0x00000000

/* PCIE_0_RC_TL :: PCIER_TL_STAT_TX_MASK :: RESERVED2 [23:23] */
#define BCHP_PCIE_0_RC_TL_PCIER_TL_STAT_TX_MASK_RESERVED2_MASK     0x00800000
#define BCHP_PCIE_0_RC_TL_PCIER_TL_STAT_TX_MASK_RESERVED2_SHIFT    23

/* PCIE_0_RC_TL :: PCIER_TL_STAT_TX_MASK :: REG_TTX_DET_TLP_TYPE_MASK_2 [22:16] */
#define BCHP_PCIE_0_RC_TL_PCIER_TL_STAT_TX_MASK_REG_TTX_DET_TLP_TYPE_MASK_2_MASK 0x007f0000
#define BCHP_PCIE_0_RC_TL_PCIER_TL_STAT_TX_MASK_REG_TTX_DET_TLP_TYPE_MASK_2_SHIFT 16
#define BCHP_PCIE_0_RC_TL_PCIER_TL_STAT_TX_MASK_REG_TTX_DET_TLP_TYPE_MASK_2_DEFAULT 0x00000000

/* PCIE_0_RC_TL :: PCIER_TL_STAT_TX_MASK :: RESERVED1 [15:15] */
#define BCHP_PCIE_0_RC_TL_PCIER_TL_STAT_TX_MASK_RESERVED1_MASK     0x00008000
#define BCHP_PCIE_0_RC_TL_PCIER_TL_STAT_TX_MASK_RESERVED1_SHIFT    15

/* PCIE_0_RC_TL :: PCIER_TL_STAT_TX_MASK :: REG_TTX_DET_TLP_TYPE_MASK_1 [14:08] */
#define BCHP_PCIE_0_RC_TL_PCIER_TL_STAT_TX_MASK_REG_TTX_DET_TLP_TYPE_MASK_1_MASK 0x00007f00
#define BCHP_PCIE_0_RC_TL_PCIER_TL_STAT_TX_MASK_REG_TTX_DET_TLP_TYPE_MASK_1_SHIFT 8
#define BCHP_PCIE_0_RC_TL_PCIER_TL_STAT_TX_MASK_REG_TTX_DET_TLP_TYPE_MASK_1_DEFAULT 0x00000000

/* PCIE_0_RC_TL :: PCIER_TL_STAT_TX_MASK :: RESERVED0 [07:07] */
#define BCHP_PCIE_0_RC_TL_PCIER_TL_STAT_TX_MASK_RESERVED0_MASK     0x00000080
#define BCHP_PCIE_0_RC_TL_PCIER_TL_STAT_TX_MASK_RESERVED0_SHIFT    7

/* PCIE_0_RC_TL :: PCIER_TL_STAT_TX_MASK :: REG_TTX_DET_TLP_TYPE_MASK_0 [06:00] */
#define BCHP_PCIE_0_RC_TL_PCIER_TL_STAT_TX_MASK_REG_TTX_DET_TLP_TYPE_MASK_0_MASK 0x0000007f
#define BCHP_PCIE_0_RC_TL_PCIER_TL_STAT_TX_MASK_REG_TTX_DET_TLP_TYPE_MASK_0_SHIFT 0
#define BCHP_PCIE_0_RC_TL_PCIER_TL_STAT_TX_MASK_REG_TTX_DET_TLP_TYPE_MASK_0_DEFAULT 0x00000000

/***************************************************************************
 *PCIER_TL_STAT_TX_CTR - PCIER_TL_STAT_TX_CTR
 ***************************************************************************/
/* PCIE_0_RC_TL :: PCIER_TL_STAT_TX_CTR :: TTX_REG_TLP_STAT_CTR [31:00] */
#define BCHP_PCIE_0_RC_TL_PCIER_TL_STAT_TX_CTR_TTX_REG_TLP_STAT_CTR_MASK 0xffffffff
#define BCHP_PCIE_0_RC_TL_PCIER_TL_STAT_TX_CTR_TTX_REG_TLP_STAT_CTR_SHIFT 0
#define BCHP_PCIE_0_RC_TL_PCIER_TL_STAT_TX_CTR_TTX_REG_TLP_STAT_CTR_DEFAULT 0x00000000

/***************************************************************************
 *PCIER_TL_STAT_TX_CTR_HI - PCIER_TL_STAT_TX_CTR_HI
 ***************************************************************************/
/* PCIE_0_RC_TL :: PCIER_TL_STAT_TX_CTR_HI :: TTX_REG_TLP_STAT_CTR_HIGH [31:00] */
#define BCHP_PCIE_0_RC_TL_PCIER_TL_STAT_TX_CTR_HI_TTX_REG_TLP_STAT_CTR_HIGH_MASK 0xffffffff
#define BCHP_PCIE_0_RC_TL_PCIER_TL_STAT_TX_CTR_HI_TTX_REG_TLP_STAT_CTR_HIGH_SHIFT 0
#define BCHP_PCIE_0_RC_TL_PCIER_TL_STAT_TX_CTR_HI_TTX_REG_TLP_STAT_CTR_HIGH_DEFAULT 0x00000000

/***************************************************************************
 *PCIER_TL_STAT_RX_CTL - PCIER_TL_STAT_RX_CTL
 ***************************************************************************/
/* PCIE_0_RC_TL :: PCIER_TL_STAT_RX_CTL :: REG_TRX_TLP_STAT_LEN [31:08] */
#define BCHP_PCIE_0_RC_TL_PCIER_TL_STAT_RX_CTL_REG_TRX_TLP_STAT_LEN_MASK 0xffffff00
#define BCHP_PCIE_0_RC_TL_PCIER_TL_STAT_RX_CTL_REG_TRX_TLP_STAT_LEN_SHIFT 8
#define BCHP_PCIE_0_RC_TL_PCIER_TL_STAT_RX_CTL_REG_TRX_TLP_STAT_LEN_DEFAULT 0x00000000

/* PCIE_0_RC_TL :: PCIER_TL_STAT_RX_CTL :: RESERVED0 [07:01] */
#define BCHP_PCIE_0_RC_TL_PCIER_TL_STAT_RX_CTL_RESERVED0_MASK      0x000000fe
#define BCHP_PCIE_0_RC_TL_PCIER_TL_STAT_RX_CTL_RESERVED0_SHIFT     1

/* PCIE_0_RC_TL :: PCIER_TL_STAT_RX_CTL :: REG_TRX_TLP_STAT_EN [00:00] */
#define BCHP_PCIE_0_RC_TL_PCIER_TL_STAT_RX_CTL_REG_TRX_TLP_STAT_EN_MASK 0x00000001
#define BCHP_PCIE_0_RC_TL_PCIER_TL_STAT_RX_CTL_REG_TRX_TLP_STAT_EN_SHIFT 0
#define BCHP_PCIE_0_RC_TL_PCIER_TL_STAT_RX_CTL_REG_TRX_TLP_STAT_EN_DEFAULT 0x00000000

/***************************************************************************
 *PCIER_TL_STAT_RX_TYPE - PCIER_TL_STAT_RX_TYPE
 ***************************************************************************/
/* PCIE_0_RC_TL :: PCIER_TL_STAT_RX_TYPE :: REG_TRX_DET_TLP_TYPE_3 [31:24] */
#define BCHP_PCIE_0_RC_TL_PCIER_TL_STAT_RX_TYPE_REG_TRX_DET_TLP_TYPE_3_MASK 0xff000000
#define BCHP_PCIE_0_RC_TL_PCIER_TL_STAT_RX_TYPE_REG_TRX_DET_TLP_TYPE_3_SHIFT 24
#define BCHP_PCIE_0_RC_TL_PCIER_TL_STAT_RX_TYPE_REG_TRX_DET_TLP_TYPE_3_DEFAULT 0x00000000

/* PCIE_0_RC_TL :: PCIER_TL_STAT_RX_TYPE :: REG_TRX_DET_TLP_TYPE_2 [23:16] */
#define BCHP_PCIE_0_RC_TL_PCIER_TL_STAT_RX_TYPE_REG_TRX_DET_TLP_TYPE_2_MASK 0x00ff0000
#define BCHP_PCIE_0_RC_TL_PCIER_TL_STAT_RX_TYPE_REG_TRX_DET_TLP_TYPE_2_SHIFT 16
#define BCHP_PCIE_0_RC_TL_PCIER_TL_STAT_RX_TYPE_REG_TRX_DET_TLP_TYPE_2_DEFAULT 0x00000000

/* PCIE_0_RC_TL :: PCIER_TL_STAT_RX_TYPE :: REG_TRX_DET_TLP_TYPE_1 [15:08] */
#define BCHP_PCIE_0_RC_TL_PCIER_TL_STAT_RX_TYPE_REG_TRX_DET_TLP_TYPE_1_MASK 0x0000ff00
#define BCHP_PCIE_0_RC_TL_PCIER_TL_STAT_RX_TYPE_REG_TRX_DET_TLP_TYPE_1_SHIFT 8
#define BCHP_PCIE_0_RC_TL_PCIER_TL_STAT_RX_TYPE_REG_TRX_DET_TLP_TYPE_1_DEFAULT 0x00000000

/* PCIE_0_RC_TL :: PCIER_TL_STAT_RX_TYPE :: REG_TRX_DET_TLP_TYPE_0 [07:00] */
#define BCHP_PCIE_0_RC_TL_PCIER_TL_STAT_RX_TYPE_REG_TRX_DET_TLP_TYPE_0_MASK 0x000000ff
#define BCHP_PCIE_0_RC_TL_PCIER_TL_STAT_RX_TYPE_REG_TRX_DET_TLP_TYPE_0_SHIFT 0
#define BCHP_PCIE_0_RC_TL_PCIER_TL_STAT_RX_TYPE_REG_TRX_DET_TLP_TYPE_0_DEFAULT 0x00000000

/***************************************************************************
 *PCIER_TL_STAT_RX_MASK - PCIER_TL_STAT_RX_MASK
 ***************************************************************************/
/* PCIE_0_RC_TL :: PCIER_TL_STAT_RX_MASK :: RESERVED3 [31:31] */
#define BCHP_PCIE_0_RC_TL_PCIER_TL_STAT_RX_MASK_RESERVED3_MASK     0x80000000
#define BCHP_PCIE_0_RC_TL_PCIER_TL_STAT_RX_MASK_RESERVED3_SHIFT    31

/* PCIE_0_RC_TL :: PCIER_TL_STAT_RX_MASK :: REG_TRX_DET_TLP_TYPE_MASK_3 [30:24] */
#define BCHP_PCIE_0_RC_TL_PCIER_TL_STAT_RX_MASK_REG_TRX_DET_TLP_TYPE_MASK_3_MASK 0x7f000000
#define BCHP_PCIE_0_RC_TL_PCIER_TL_STAT_RX_MASK_REG_TRX_DET_TLP_TYPE_MASK_3_SHIFT 24
#define BCHP_PCIE_0_RC_TL_PCIER_TL_STAT_RX_MASK_REG_TRX_DET_TLP_TYPE_MASK_3_DEFAULT 0x00000000

/* PCIE_0_RC_TL :: PCIER_TL_STAT_RX_MASK :: RESERVED2 [23:23] */
#define BCHP_PCIE_0_RC_TL_PCIER_TL_STAT_RX_MASK_RESERVED2_MASK     0x00800000
#define BCHP_PCIE_0_RC_TL_PCIER_TL_STAT_RX_MASK_RESERVED2_SHIFT    23

/* PCIE_0_RC_TL :: PCIER_TL_STAT_RX_MASK :: REG_TRX_DET_TLP_TYPE_MASK_2 [22:16] */
#define BCHP_PCIE_0_RC_TL_PCIER_TL_STAT_RX_MASK_REG_TRX_DET_TLP_TYPE_MASK_2_MASK 0x007f0000
#define BCHP_PCIE_0_RC_TL_PCIER_TL_STAT_RX_MASK_REG_TRX_DET_TLP_TYPE_MASK_2_SHIFT 16
#define BCHP_PCIE_0_RC_TL_PCIER_TL_STAT_RX_MASK_REG_TRX_DET_TLP_TYPE_MASK_2_DEFAULT 0x00000000

/* PCIE_0_RC_TL :: PCIER_TL_STAT_RX_MASK :: RESERVED1 [15:15] */
#define BCHP_PCIE_0_RC_TL_PCIER_TL_STAT_RX_MASK_RESERVED1_MASK     0x00008000
#define BCHP_PCIE_0_RC_TL_PCIER_TL_STAT_RX_MASK_RESERVED1_SHIFT    15

/* PCIE_0_RC_TL :: PCIER_TL_STAT_RX_MASK :: REG_TRX_DET_TLP_TYPE_MASK_1 [14:08] */
#define BCHP_PCIE_0_RC_TL_PCIER_TL_STAT_RX_MASK_REG_TRX_DET_TLP_TYPE_MASK_1_MASK 0x00007f00
#define BCHP_PCIE_0_RC_TL_PCIER_TL_STAT_RX_MASK_REG_TRX_DET_TLP_TYPE_MASK_1_SHIFT 8
#define BCHP_PCIE_0_RC_TL_PCIER_TL_STAT_RX_MASK_REG_TRX_DET_TLP_TYPE_MASK_1_DEFAULT 0x00000000

/* PCIE_0_RC_TL :: PCIER_TL_STAT_RX_MASK :: RESERVED0 [07:07] */
#define BCHP_PCIE_0_RC_TL_PCIER_TL_STAT_RX_MASK_RESERVED0_MASK     0x00000080
#define BCHP_PCIE_0_RC_TL_PCIER_TL_STAT_RX_MASK_RESERVED0_SHIFT    7

/* PCIE_0_RC_TL :: PCIER_TL_STAT_RX_MASK :: REG_TRX_DET_TLP_TYPE_MASK_0 [06:00] */
#define BCHP_PCIE_0_RC_TL_PCIER_TL_STAT_RX_MASK_REG_TRX_DET_TLP_TYPE_MASK_0_MASK 0x0000007f
#define BCHP_PCIE_0_RC_TL_PCIER_TL_STAT_RX_MASK_REG_TRX_DET_TLP_TYPE_MASK_0_SHIFT 0
#define BCHP_PCIE_0_RC_TL_PCIER_TL_STAT_RX_MASK_REG_TRX_DET_TLP_TYPE_MASK_0_DEFAULT 0x00000000

/***************************************************************************
 *PCIER_TL_STAT_RX_CTR - PCIER_TL_STAT_RX_CTR
 ***************************************************************************/
/* PCIE_0_RC_TL :: PCIER_TL_STAT_RX_CTR :: TRX_REG_TLP_STAT_CTR [31:00] */
#define BCHP_PCIE_0_RC_TL_PCIER_TL_STAT_RX_CTR_TRX_REG_TLP_STAT_CTR_MASK 0xffffffff
#define BCHP_PCIE_0_RC_TL_PCIER_TL_STAT_RX_CTR_TRX_REG_TLP_STAT_CTR_SHIFT 0
#define BCHP_PCIE_0_RC_TL_PCIER_TL_STAT_RX_CTR_TRX_REG_TLP_STAT_CTR_DEFAULT 0x00000000

/***************************************************************************
 *PCIER_TL_STAT_RX_CTR_HI - PCIER_TL_STAT_RX_CTR_HI
 ***************************************************************************/
/* PCIE_0_RC_TL :: PCIER_TL_STAT_RX_CTR_HI :: TRX_REG_TLP_STAT_CTR_HIGH [31:00] */
#define BCHP_PCIE_0_RC_TL_PCIER_TL_STAT_RX_CTR_HI_TRX_REG_TLP_STAT_CTR_HIGH_MASK 0xffffffff
#define BCHP_PCIE_0_RC_TL_PCIER_TL_STAT_RX_CTR_HI_TRX_REG_TLP_STAT_CTR_HIGH_SHIFT 0
#define BCHP_PCIE_0_RC_TL_PCIER_TL_STAT_RX_CTR_HI_TRX_REG_TLP_STAT_CTR_HIGH_DEFAULT 0x00000000

#endif /* #ifndef BCHP_PCIE_0_RC_TL_H__ */

/* End of File */
