<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:18:33.1833</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2021.11.03</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2021-0149723</applicationNumber><claimCount>33</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>박막트랜지스터, 박막트랜지스터의 제조방법, 박막트랜지스터 어레이 기판 및 박막트랜지스터 어레이 기판의 제조방법</inventionTitle><inventionTitleEng>THIN FILM TRANSISTOR, METHOD FOR FABRICATING  THE THIN FILM TRANSISTOR, THIN FILM TRANSISTOR  ARRAY SUBSTRATE, AND METHOD FOR FABRICATING  THE THIN FILM TRANSISTOR ARRAY SUBSTRATE</inventionTitleEng><openDate>2023.05.11</openDate><openNumber>10-2023-0064677</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2024.09.10</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 30/67</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 59/00</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 박막트랜지스터, 박막트랜지스터의 제조방법, 박막트랜지스터 어레이 기판 및 박막트랜지스터 어레이 기판의 제조방법이 제공된다. 박막트랜지스터의 제조방법은 반도체층을 덮는 게이트절연막을 배치하는 단계 및 상기 게이트절연막을 덮는 확산방지막을 배치하는 단계 이후에, 상기 확산방지막과 상기 게이트절연막을 패터닝하여, 상기 반도체층의 상기 제1 전극영역의 일부에 대응하는 제1 전극홀 및 상기 반도체층의 상기 제2 전극영역의 일부에 대응하는 제2 전극홀을 배치하는 단계, 및 상기 확산방지막 상에, 상기 반도체층의 상기 채널영역에 중첩하는 게이트전극과, 상기 제1 전극홀을 통해 상기 반도체층의 상기 제1 전극영역에 연결되는 제1 전극과, 상기 제2 전극홀을 통해 상기 반도체층의 상기 제2 전극영역에 연결되는 제2 전극을 배치하는 단계를 포함한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 채널영역과 상기 채널영역의 양측에 접하는 제1 전극영역 및 제2 전극영역을 포함한 반도체층을 배치하는 단계;상기 반도체층을 덮는 게이트절연막을 배치하는 단계;상기 게이트절연막을 덮는 확산방지막을 배치하는 단계;상기 확산방지막 상에 패터닝마스크를 배치한 상태에서 상기 확산방지막과 상기 게이트절연막을 패터닝하여, 상기 반도체층의 상기 제1 전극영역의 일부에 대응하는 제1 전극홀 및 상기 반도체층의 상기 제2 전극영역의 일부에 대응하는 제2 전극홀을 배치하는 단계; 및상기 확산방지막을 덮는 도전재료막을 패터닝하여, 상기 반도체층의 상기 채널영역에 중첩하는 게이트전극과, 상기 제1 전극홀을 통해 상기 반도체층의 상기 제1 전극영역에 연결되는 제1 전극과, 상기 제2 전극홀을 통해 상기 반도체층의 상기 제2 전극영역에 연결되는 제2 전극을 배치하는 단계를 포함하는 박막트랜지스터의 제조방법.</claim></claimInfo><claimInfo><claim>2. 제1 항에 있어서,상기 반도체층을 배치하는 단계에서, 상기 반도체층은 산화물 반도체로 이루어지는 박막트랜지스터의 제조방법.</claim></claimInfo><claimInfo><claim>3. 제2 항에 있어서,상기 확산방지막은 티타늄(Ti)으로 이루어지는 박막트랜지스터의 제조방법.</claim></claimInfo><claimInfo><claim>4. 제2 항에 있어서,상기 제1 전극홀 및 상기 제2 전극홀을 배치하는 단계에서, 상기 제1 전극홀에 의해 노출되는 상기 반도체층의 상기 제1 전극영역의 일부, 및 상기 제2 전극홀에 의해 노출되는 상기 반도체층의 상기 제2 전극영역의 일부는 상기 확산방지막과 상기 게이트절연막의 패터닝을 위한 식각재료에 포함된 도핑재료로 도전화되는 박막트랜지스터의 제조방법.</claim></claimInfo><claimInfo><claim>5. 제4 항에 있어서,상기 제1 전극홀 및 상기 제2 전극홀을 배치하는 단계에서, 상기 반도체층 중 상기 제1 전극홀에 대응한 상기 제1 전극영역의 일부 및 상기 제2 전극홀에 대응한 상기 제2 전극영역의 일부를 제외한 나머지는 상기 확산방지막에 의해 상기 패터닝마스크를 이루는 마스크재료에 포함된 도핑재료로부터 차단되는 박막트랜지스터의 제조방법.</claim></claimInfo><claimInfo><claim>6. 제2 항에 있어서,상기 게이트절연막을 배치하는 단계 이후에, 상기 반도체층 및 상기 게이트절연막에서의 수소(H) 농도를 감소시키기 위한 열처리(Annealing)를 실시하는 단계를 더 포함하는 박막트랜지스터의 제조방법.</claim></claimInfo><claimInfo><claim>7. 제6 항에 있어서,상기 열처리를 실시하는 단계에서, 상기 열처리는 300℃ ~ 350℃의 온도로 실시되는 박막트랜지스터의 제조방법.</claim></claimInfo><claimInfo><claim>8. 제2 항에 있어서,상기 게이트전극, 상기 제1 전극 및 상기 제2 전극을 배치하는 단계 이후에, 상기 게이트전극, 상기 제1 전극 및 상기 제2 전극에 기초하여 상기 확산방지막과 상기 게이트절연막을 추가적으로 패터닝하는 단계를 더 포함하고,상기 확산방지막과 상기 게이트절연막을 추가적으로 패터닝하는 단계에서, 상기 반도체층 중 상기 게이트전극, 상기 제1 전극 및 상기 제2 전극과 중첩되는 부분을 제외한 나머지는 상기 확산방지막과 상기 게이트절연막의 패터닝을 위한 식각재료에 포함된 도핑재료로 도전화되는 박막트랜지스터의 제조방법.</claim></claimInfo><claimInfo><claim>9. 제2 항에 있어서,상기 반도체층을 배치하는 단계 이전에,기판 상에 차광층을 배치하는 단계; 및상기 기판 상에 상기 차광층을 덮는 버퍼막을 배치하는 단계를 더 포함하고,상기 반도체층을 배치하는 단계에서, 상기 반도체층은 상기 버퍼막 상에 배치되고, 상기 반도체층의 상기 채널영역은 상기 차광층에 중첩하는 박막트랜지스터의 제조방법.</claim></claimInfo><claimInfo><claim>10. 제1 항에 있어서,상기 게이트전극, 상기 제1 전극 및 상기 제2 전극을 배치하는 단계에서, 상기 도전재료막은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 마련되는 박막트랜지스터의 제조방법.</claim></claimInfo><claimInfo><claim>11. 복수의 화소영역을 포함하는 기판 상에, 상기 복수의 화소영역 각각에 대응하는 차광층을 배치하는 단계;상기 기판 상에 상기 차광층을 덮는 버퍼막을 배치하는 단계;상기 버퍼막 상에 상기 복수의 화소영역 각각에 대응하고 채널영역과 상기 채널영역 양측에 접하는 제1 전극영역 및 제2 전극영역을 포함한 반도체층을 배치하는 단계;상기 버퍼막 상에 상기 반도체층을 덮는 게이트절연막을 배치하는 단계;상기 게이트절연막을 덮는 확산방지막을 배치하는 단계;상기 확산방지막 상에 패터닝마스크를 배치한 상태에서 상기 확산방지막과 상기 게이트절연막을 패터닝하여, 상기 반도체층의 상기 제1 전극영역의 일부에 대응하는 제1 전극홀 및 상기 반도체층의 상기 제2 전극영역의 일부에 대응하는 제2 전극홀을 배치하는 단계; 및상기 확산방지막을 덮는 도전재료막을 패터닝하여, 상기 반도체층의 상기 채널영역에 중첩하는 게이트전극과, 상기 제1 전극홀을 통해 상기 반도체층의 상기 제1 전극영역에 연결되는 제1 전극과, 상기 제2 전극홀을 통해 상기 반도체층의 제2 전극영역에 연결되는 제2 전극을 배치하는 단계를 포함하는 박막트랜지스터 어레이 기판의 제조방법.</claim></claimInfo><claimInfo><claim>12. 제11 항에 있어서,상기 반도체층을 배치하는 단계에서, 상기 반도체층은 산화물 반도체로 이루어지는 박막트랜지스터 어레이 기판의 제조방법.</claim></claimInfo><claimInfo><claim>13. 제12 항에 있어서,상기 확산방지막을 배치하는 단계에서, 상기 확산방지막은 티타늄(Ti)로 이루어지는 박막트랜지스터 어레이 기판의 제조방법.</claim></claimInfo><claimInfo><claim>14. 제12 항에 있어서,상기 차광층을 배치하는 단계에서, 상기 기판 상에 데이터라인을 더 배치하며,상기 버퍼막을 배치하는 단계에서, 상기 버퍼막은 상기 데이터라인을 더 덮고, 상기 제1 전극홀 및 상기 제2 전극홀을 배치하는 단계에서, 상기 버퍼막을 더 패터닝하여, 상기 데이터라인의 일부에 대응하는 라인콘택홀을 더 배치하는 박막트랜지스터 어레이 기판의 제조방법.</claim></claimInfo><claimInfo><claim>15. 제14 항에 있어서,상기 게이트전극, 상기 제1 전극 및 상기 제2 전극을 배치하는 단계에서, 상기 확산방지막 상에 상기 데이터라인에 교차하는 방향으로 연장된 스캔라인을 더 배치하고, 상기 게이트전극은 상기 스캔라인의 일부로 이루어지며, 상기 제1 전극은 상기 라인콘택홀을 통해 상기 데이터라인에 연결되는 박막트랜지스터 어레이 기판의 제조방법.</claim></claimInfo><claimInfo><claim>16. 제12 항에 있어서,상기 제1 전극홀 및 상기 제2 전극홀을 배치하는 단계에서, 상기 제1 전극홀에 의해 노출되는 상기 반도체층의 상기 제1 전극영역의 일부, 및 상기 제2 전극홀에 의해 노출되는 상기 반도체층의 상기 제2 전극영역의 일부는 상기 확산방지막과 상기 게이트절연막의 패터닝을 위한 식각재료에 포함된 도핑재료로 도전화되는 박막트랜지스터 어레이 기판의 제조방법.</claim></claimInfo><claimInfo><claim>17. 제16 항에 있어서, 상기 제1 전극홀 및 상기 제2 전극홀을 배치하는 단계에서, 상기 반도체층 중 상기 제1 전극홀에 대응한 상기 제1 전극영역의 일부 및 상기 제2 전극홀에 대응한 상기 제2 전극영역의 일부를 제외한 나머지 일부는 상기 확산방지막에 의해 상기 패터닝마스크를 이루는 마스크재료에 포함된 도핑재료로부터 차단되는 박막트랜지스터 어레이 기판의 제조방법.</claim></claimInfo><claimInfo><claim>18. 제12 항에 있어서,상기 게이트절연막을 배치하는 단계 이후에, 상기 반도체층 및 상기 게이트절연막의 수소(H) 농도를 감소시키기 위한 열처리(Annealing)를 실시하는 단계를 더 포함하는 박막트랜지스터 어레이 기판의 제조방법.</claim></claimInfo><claimInfo><claim>19. 제18 항에 있어서,상기 열처리를 실시하는 단계에서, 상기 열처리는 300℃ ~ 350℃의 온도로 실시되는 박막트랜지스터 어레이 기판의 제조방법.</claim></claimInfo><claimInfo><claim>20. 제12 항에 있어서,상기 게이트전극, 상기 제1 전극 및 상기 제2 전극을 배치하는 단계 이후에, 상기 게이트전극, 상기 제1 전극 및 상기 제2 전극에 기초하여 상기 확산방지막과 상기 게이트절연막을 추가적으로 패터닝하는 단계를 더 포함하고,상기 확산방지막과 상기 게이트절연막을 추가적으로 패터닝하는 단계에서, 상기 반도체층 중 상기 게이트전극, 상기 제1 전극 및 상기 제2 전극과 중첩되는 부분들을 제외한 나머지는 상기 확산방지막과 상기 게이트절연막의 패터닝을 위한 식각재료에 포함된 도핑재료로 도전화되는 박막트랜지스터 어레이 기판의 제조방법.</claim></claimInfo><claimInfo><claim>21. 제20 항에 있어서,상기 확산방지막과 상기 게이트절연막을 추가적으로 패터닝하는 단계에서, 상기 반도체층의 상기 제2 전극영역 중 상기 차광층과 중첩되는 다른 일부가 도전화되는 박막트랜지스터 어레이 기판의 제조방법.</claim></claimInfo><claimInfo><claim>22. 채널영역과 상기 채널영역의 양측에 접하는 제1 전극영역 및 제2 전극영역을 포함한 반도체층;상기 반도체층을 덮는 게이트절연막;상기 게이트절연막을 덮는 확산방지막;상기 반도체층의 상기 제1 전극영역의 일부에 대응하고 상기 게이트절연막과 상기 확산방지막을 관통하는 제1 전극홀;상기 반도체층의 상기 제2 전극영역의 일부에 대응하고 상기 게이트절연막과 상기 확산방지막을 관통하는 제2 전극홀;상기 확산방지막 상에 배치되고 상기 반도체층의 상기 채널영역에 중첩하는 게이트전극;상기 확산방지막 상에 배치되고 상기 제1 전극홀을 통해 상기 반도체층의 상기 제1 전극영역에 연결되는 제1 전극; 및상기 확산방지막 상에 배치되고 상기 제2 전극홀을 통해 상기 반도체층의 상기 제2 전극영역에 연결되는 제2 전극을 포함하는 박막트랜지스터.</claim></claimInfo><claimInfo><claim>23. 제22 항에 있어서,상기 반도체층은 산화물 반도체로 이루어지는 박막트랜지스터.</claim></claimInfo><claimInfo><claim>24. 제23 항에 있어서,상기 확산방지막은 티타늄(Ti)으로 이루어지는 박막트랜지스터.</claim></claimInfo><claimInfo><claim>25. 제23 항에 있어서,상기 게이트전극, 상기 제1 전극 및 상기 제2 전극을 덮는 층간절연막을 더 포함하는 박막트랜지스터. </claim></claimInfo><claimInfo><claim>26. 제22 항에 있어서,상기 게이트전극과 상기 제1 전극 및 제2 전극 각각은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 마련되는 박막트랜지스터.</claim></claimInfo><claimInfo><claim>27. 영상 표시를 위한 복수의 화소영역 각각에 대응하는 박막트랜지스터;상기 복수의 화소영역의 박막트랜지스터에 연결되고 제1 방향으로 연장된 스캔라인; 및상기 복수의 화소영역의 박막트랜지스터에 연결되고 상기 제1 방향에 교차하는 제2 방향으로 연장된 데이터라인을 포함하고, 상기 복수의 화소영역의 박막트랜지스터 각각은기판 상에 배치되는 차광층;상기 차광층을 덮는 버퍼막 상에 배치되고, 채널영역과 상기 채널영역의 양측에 접하는 제1 전극영역 및 제2 전극영역을 포함하며 산화물 반도체로 이루어지는 반도체층;상기 반도체층을 덮는 게이트절연막과 상기 게이트절연막을 덮는 확산방지막을 관통하고, 상기 반도체층의 상기 제1 전극영역의 일부에 대응하는 제1 전극홀;상기 게이트절연막과 상기 확산방지막을 관통하고, 상기 반도체층의 상기 제2 전극영역의 일부에 대응하는 제2 전극홀;상기 확산방지막 상에 배치되고 상기 반도체층의 상기 채널영역에 중첩하는 게이트전극;상기 확산방지막 상에 배치되고 상기 제1 전극홀을 통해 상기 반도체층의 상기 제1 전극영역에 연결되는 제1 전극; 및상기 확산방지막 상에 배치되고 상기 제2 전극홀을 통해 상기 반도체층의 상기 제2 전극영역에 연결되는 제2 전극을 포함하는 박막트랜지스터 어레이 기판.</claim></claimInfo><claimInfo><claim>28. 제27 항에 있어서,상기 확산방지막은 티타늄(Ti)으로 이루어지는 박막트랜지스터 어레이 기판.</claim></claimInfo><claimInfo><claim>29. 제27 항에 있어서,상기 게이트전극, 상기 제1 전극 및 상기 제2 전극을 덮는 층간절연막을 더 포함하는 박막트랜지스터 어레이 기판. </claim></claimInfo><claimInfo><claim>30. 제29 항에 있어서,상기 반도체층 중 상기 게이트전극, 상기 제1 전극 및 상기 제2 전극에 중첩되는 부분들을 제외한 나머지는 상기 층간절연막에 접하는 박막트랜지스터 어레이 기판.</claim></claimInfo><claimInfo><claim>31. 제27 항에 있어서, 상기 데이터라인은 상기 기판 상에 배치되고,상기 스캔라인은 상기 확산방지막 상에 배치되며,상기 게이트전극은 상기 스캔라인의 일부로 이루어지는 박막트랜지스터 어레이 기판.</claim></claimInfo><claimInfo><claim>32. 제31 항에 있어서,상기 복수의 화소영역의 박막트랜지스터 각각은 상기 버퍼막과 상기 게이트절연막과 상기 확산방지막을 관통하고 상기 데이터라인의 일부에 대응하는 라인콘택홀을 더 포함하고,상기 제1 전극은 상기 라인콘택홀을 통해 상기 데이터라인에 연결되는 박막트랜지스터 어레이 기판.</claim></claimInfo><claimInfo><claim>33. 제27 항에 있어서,상기 복수의 화소영역 각각에 대응하는 스토리지 커패시터를 더 포함하고, 상기 스토리지 커패시터는 상기 반도체층의 상기 제2 전극영역과 상기 차광층 간의 중첩영역에 의해 마련되는 박막트랜지스터 어레이 기판.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>경기 용인시 기흥구...</address><code>120120164552</code><country>대한민국</country><engName>Samsung Display Co., Ltd.</engName><name>삼성디스플레이 주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>경기도 수원시 영통구...</address><code> </code><country> </country><engName>LEE, Jong Chan</engName><name>이종찬</name></inventorInfo><inventorInfo><address>서울특별시 관악구...</address><code> </code><country> </country><engName>HONG, Jung Eun</engName><name>홍정은</name></inventorInfo><inventorInfo><address>경기도 용인시 기흥구...</address><code> </code><country> </country><engName>KIM, Jin Taek</engName><name>김진택</name></inventorInfo><inventorInfo><address>서울특별시 광진구...</address><code> </code><country> </country><engName>KIM, Hyun</engName><name>김현</name></inventorInfo><inventorInfo><address>충청남도 아산시...</address><code> </code><country> </country><engName>PARK, Jeong Su</engName><name>박정수</name></inventorInfo><inventorInfo><address>서울특별시 동작구...</address><code> </code><country> </country><engName>JEONG, Woong Hee</engName><name>정웅희</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울 서초구 남부순환로 ****, *층(서초동, 한원빌딩)</address><code>920071001019</code><country>대한민국</country><engName>KASAN IP &amp; LAW FIRM</engName><name>특허법인가산</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2021.11.03</receiptDate><receiptNumber>1-1-2021-1267536-30</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2024.09.10</receiptDate><receiptNumber>1-1-2024-0995252-80</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notification of reason for refusal</documentEngName><documentName>의견제출통지서</documentName><receiptDate>2025.04.01</receiptDate><receiptNumber>9-5-2025-0318424-72</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[거절이유 등 통지에 따른 의견]의견서·답변서·소명서</documentName><receiptDate>2025.06.02</receiptDate><receiptNumber>1-1-2025-0616512-57</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>보정승인간주 (Regarded as an acceptance of amendment) </commonCodeName><documentEngName>[Amendment to Description, etc.] Amendment</documentEngName><documentName>[명세서등 보정]보정서</documentName><receiptDate>2025.06.02</receiptDate><receiptNumber>1-1-2025-0616513-03</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020210149723.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93acac1d6f24fbdcd16c480ed0eb409fe3ec00a571be290b16a7e6f5d372c67b85346e4a38e1b9887d7f5c203f052bf9d43690d0ae85bf62db</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf258eab45f6a5cb5908aa1ab2a7bbbbf674432a6deebca6919d700dc64a0af754b4b75c3985abce7c83d34060878dd8ddb7dd68b2247195bf</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>