Classic Timing Analyzer report for sum_of_product
Fri Dec 03 06:51:05 2021
Quartus II Version 9.0 Build 235 06/17/2009 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Parallel Compilation
  6. Clock Setup: 'clk'
  7. tsu
  8. tco
  9. th
 10. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                                                                                                                                                                                    ;
+------------------------------+-------+---------------+------------------------------------------------+-------------------------------------------------------------------------------+-----------------------------------------------------------------------------+------------+----------+--------------+
; Type                         ; Slack ; Required Time ; Actual Time                                    ; From                                                                          ; To                                                                          ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+-------+---------------+------------------------------------------------+-------------------------------------------------------------------------------+-----------------------------------------------------------------------------+------------+----------+--------------+
; Worst-case tsu               ; N/A   ; None          ; 3.586 ns                                       ; A[2]                                                                          ; reg_1[2]                                                                    ; --         ; clk      ; 0            ;
; Worst-case tco               ; N/A   ; None          ; 8.418 ns                                       ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|multout_atom~DATAOUT7 ; C[7]                                                                        ; clk        ; --       ; 0            ;
; Worst-case th                ; N/A   ; None          ; -2.430 ns                                      ; A[3]                                                                          ; reg_1[3]                                                                    ; --         ; clk      ; 0            ;
; Clock Setup: 'clk'           ; N/A   ; None          ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; reg_2[7]                                                                      ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT15 ; clk        ; clk      ; 0            ;
; Total number of failed paths ;       ;               ;                                                ;                                                                               ;                                                                             ;            ;          ; 0            ;
+------------------------------+-------+---------------+------------------------------------------------+-------------------------------------------------------------------------------+-----------------------------------------------------------------------------+------------+----------+--------------+


+--------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                           ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                              ; Setting            ; From ; To ; Entity Name ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                         ; EP2S15F484C3       ;      ;    ;             ;
; Timing Models                                                       ; Final              ;      ;    ;             ;
; Default hold multicycle                                             ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                           ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                              ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                      ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                    ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                               ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                             ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                    ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                       ; Off                ;      ;    ;             ;
; Number of source nodes to report per destination node               ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                               ; 10                 ;      ;    ;             ;
; Number of paths to report                                           ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                        ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                              ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                          ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                        ; On                 ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis      ; Off                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                          ; Near End           ;      ;    ;             ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; clk             ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'clk'                                                                                                                                                                                                                                                                                 ;
+-----------------------------------------+-----------------------------------------------------+----------+-----------------------------------------------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From     ; To                                                                          ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+----------+-----------------------------------------------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_1[0] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom           ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_2[0] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom           ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_1[0] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT1  ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_2[0] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT1  ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_1[1] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT1  ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_2[1] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT1  ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_1[0] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT2  ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_2[0] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT2  ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_1[1] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT2  ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_2[1] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT2  ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_1[2] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT2  ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_2[2] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT2  ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_1[0] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT3  ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_2[0] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT3  ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_1[1] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT3  ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_2[1] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT3  ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_1[2] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT3  ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_2[2] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT3  ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_1[3] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT3  ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_2[3] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT3  ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_1[0] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT4  ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_2[0] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT4  ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_1[1] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT4  ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_2[1] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT4  ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_1[2] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT4  ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_2[2] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT4  ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_1[3] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT4  ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_2[3] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT4  ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_1[4] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT4  ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_2[4] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT4  ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_1[0] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT5  ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_2[0] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT5  ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_1[1] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT5  ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_2[1] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT5  ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_1[2] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT5  ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_2[2] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT5  ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_1[3] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT5  ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_2[3] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT5  ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_1[4] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT5  ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_2[4] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT5  ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_1[5] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT5  ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_2[5] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT5  ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_1[0] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT6  ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_2[0] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT6  ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_1[1] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT6  ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_2[1] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT6  ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_1[2] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT6  ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_2[2] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT6  ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_1[3] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT6  ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_2[3] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT6  ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_1[4] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT6  ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_2[4] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT6  ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_1[5] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT6  ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_2[5] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT6  ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_1[6] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT6  ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_2[6] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT6  ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_1[0] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT7  ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_2[0] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT7  ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_1[1] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT7  ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_2[1] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT7  ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_1[2] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT7  ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_2[2] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT7  ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_1[3] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT7  ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_2[3] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT7  ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_1[4] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT7  ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_2[4] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT7  ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_1[5] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT7  ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_2[5] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT7  ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_1[6] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT7  ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_2[6] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT7  ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_1[7] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT7  ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_2[7] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT7  ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_1[0] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT8  ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_2[0] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT8  ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_1[1] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT8  ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_2[1] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT8  ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_1[2] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT8  ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_2[2] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT8  ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_1[3] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT8  ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_2[3] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT8  ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_1[4] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT8  ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_2[4] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT8  ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_1[5] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT8  ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_2[5] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT8  ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_1[6] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT8  ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_2[6] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT8  ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_1[7] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT8  ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_2[7] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT8  ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_1[0] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT9  ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_2[0] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT9  ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_1[1] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT9  ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_2[1] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT9  ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_1[2] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT9  ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_2[2] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT9  ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_1[3] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT9  ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_2[3] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT9  ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_1[4] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT9  ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_2[4] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT9  ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_1[5] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT9  ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_2[5] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT9  ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_1[6] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT9  ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_2[6] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT9  ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_1[7] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT9  ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_2[7] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT9  ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_1[0] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT10 ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_2[0] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT10 ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_1[1] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT10 ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_2[1] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT10 ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_1[2] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT10 ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_2[2] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT10 ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_1[3] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT10 ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_2[3] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT10 ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_1[4] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT10 ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_2[4] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT10 ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_1[5] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT10 ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_2[5] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT10 ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_1[6] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT10 ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_2[6] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT10 ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_1[7] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT10 ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_2[7] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT10 ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_1[0] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT11 ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_2[0] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT11 ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_1[1] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT11 ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_2[1] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT11 ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_1[2] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT11 ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_2[2] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT11 ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_1[3] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT11 ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_2[3] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT11 ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_1[4] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT11 ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_2[4] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT11 ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_1[5] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT11 ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_2[5] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT11 ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_1[6] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT11 ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_2[6] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT11 ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_1[7] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT11 ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_2[7] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT11 ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_1[0] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT12 ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_2[0] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT12 ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_1[1] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT12 ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_2[1] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT12 ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_1[2] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT12 ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_2[2] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT12 ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_1[3] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT12 ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_2[3] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT12 ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_1[4] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT12 ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_2[4] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT12 ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_1[5] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT12 ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_2[5] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT12 ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_1[6] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT12 ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_2[6] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT12 ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_1[7] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT12 ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_2[7] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT12 ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_1[0] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT13 ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_2[0] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT13 ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_1[1] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT13 ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_2[1] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT13 ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_1[2] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT13 ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_2[2] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT13 ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_1[3] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT13 ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_2[3] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT13 ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_1[4] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT13 ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_2[4] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT13 ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_1[5] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT13 ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_2[5] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT13 ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_1[6] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT13 ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_2[6] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT13 ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_1[7] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT13 ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_2[7] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT13 ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_1[0] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT14 ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_2[0] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT14 ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_1[1] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT14 ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_2[1] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT14 ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_1[2] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT14 ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_2[2] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT14 ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_1[3] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT14 ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_2[3] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT14 ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_1[4] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT14 ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_2[4] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT14 ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_1[5] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT14 ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_2[5] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT14 ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_1[6] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT14 ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_2[6] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT14 ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_1[7] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT14 ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_2[7] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT14 ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_1[0] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT15 ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_2[0] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT15 ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_1[1] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT15 ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_2[1] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT15 ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_1[2] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT15 ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_2[2] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT15 ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_1[3] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT15 ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_2[3] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT15 ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_1[4] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT15 ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_2[4] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT15 ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_1[5] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT15 ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_2[5] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT15 ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_1[6] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT15 ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_2[6] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT15 ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_1[7] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT15 ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 450.05 MHz ( period = 2.222 ns )      ; reg_2[7] ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT15 ; clk        ; clk      ; None                        ; None                      ; 2.010 ns                ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;          ;                                                                             ;            ;          ;                             ;                           ;                         ;
+-----------------------------------------+-----------------------------------------------------+----------+-----------------------------------------------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; tsu                                                                                                                                         ;
+-------+--------------+------------+-------------+--------------------------------------------------------------------------------+----------+
; Slack ; Required tsu ; Actual tsu ; From        ; To                                                                             ; To Clock ;
+-------+--------------+------------+-------------+--------------------------------------------------------------------------------+----------+
; N/A   ; None         ; 3.586 ns   ; A[2]        ; reg_1[2]                                                                       ; clk      ;
; N/A   ; None         ; 3.552 ns   ; B[4]        ; reg_2[4]                                                                       ; clk      ;
; N/A   ; None         ; 3.522 ns   ; input_valid ; reg_3                                                                          ; clk      ;
; N/A   ; None         ; 3.420 ns   ; en          ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|multout_atom           ; clk      ;
; N/A   ; None         ; 3.420 ns   ; en          ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|multout_atom~DATAOUT1  ; clk      ;
; N/A   ; None         ; 3.420 ns   ; en          ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|multout_atom~DATAOUT2  ; clk      ;
; N/A   ; None         ; 3.420 ns   ; en          ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|multout_atom~DATAOUT3  ; clk      ;
; N/A   ; None         ; 3.420 ns   ; en          ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|multout_atom~DATAOUT4  ; clk      ;
; N/A   ; None         ; 3.420 ns   ; en          ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|multout_atom~DATAOUT5  ; clk      ;
; N/A   ; None         ; 3.420 ns   ; en          ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|multout_atom~DATAOUT6  ; clk      ;
; N/A   ; None         ; 3.420 ns   ; en          ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|multout_atom~DATAOUT7  ; clk      ;
; N/A   ; None         ; 3.420 ns   ; en          ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|multout_atom~DATAOUT8  ; clk      ;
; N/A   ; None         ; 3.420 ns   ; en          ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|multout_atom~DATAOUT9  ; clk      ;
; N/A   ; None         ; 3.420 ns   ; en          ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|multout_atom~DATAOUT10 ; clk      ;
; N/A   ; None         ; 3.420 ns   ; en          ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|multout_atom~DATAOUT11 ; clk      ;
; N/A   ; None         ; 3.420 ns   ; en          ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|multout_atom~DATAOUT12 ; clk      ;
; N/A   ; None         ; 3.420 ns   ; en          ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|multout_atom~DATAOUT13 ; clk      ;
; N/A   ; None         ; 3.420 ns   ; en          ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|multout_atom~DATAOUT14 ; clk      ;
; N/A   ; None         ; 3.420 ns   ; en          ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|multout_atom~DATAOUT15 ; clk      ;
; N/A   ; None         ; 3.420 ns   ; en          ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|multout_atom~DATAOUT16 ; clk      ;
; N/A   ; None         ; 3.420 ns   ; en          ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|multout_atom~DATAOUT17 ; clk      ;
; N/A   ; None         ; 3.420 ns   ; en          ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|multout_atom~DATAOUT18 ; clk      ;
; N/A   ; None         ; 3.420 ns   ; en          ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|multout_atom~DATAOUT19 ; clk      ;
; N/A   ; None         ; 3.420 ns   ; en          ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|multout_atom~DATAOUT20 ; clk      ;
; N/A   ; None         ; 3.420 ns   ; en          ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|multout_atom~DATAOUT21 ; clk      ;
; N/A   ; None         ; 3.420 ns   ; en          ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|multout_atom~DATAOUT22 ; clk      ;
; N/A   ; None         ; 3.420 ns   ; en          ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|multout_atom~DATAOUT23 ; clk      ;
; N/A   ; None         ; 3.420 ns   ; en          ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|multout_atom~DATAOUT24 ; clk      ;
; N/A   ; None         ; 3.420 ns   ; en          ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|multout_atom~DATAOUT25 ; clk      ;
; N/A   ; None         ; 3.420 ns   ; en          ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|multout_atom~DATAOUT26 ; clk      ;
; N/A   ; None         ; 3.420 ns   ; en          ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|multout_atom~DATAOUT27 ; clk      ;
; N/A   ; None         ; 3.420 ns   ; en          ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|multout_atom~DATAOUT28 ; clk      ;
; N/A   ; None         ; 3.420 ns   ; en          ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|multout_atom~DATAOUT29 ; clk      ;
; N/A   ; None         ; 3.420 ns   ; en          ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|multout_atom~DATAOUT30 ; clk      ;
; N/A   ; None         ; 3.420 ns   ; en          ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|multout_atom~DATAOUT31 ; clk      ;
; N/A   ; None         ; 3.420 ns   ; en          ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom              ; clk      ;
; N/A   ; None         ; 3.420 ns   ; en          ; reg_1[0]                                                                       ; clk      ;
; N/A   ; None         ; 3.420 ns   ; en          ; reg_2[0]                                                                       ; clk      ;
; N/A   ; None         ; 3.420 ns   ; en          ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT1     ; clk      ;
; N/A   ; None         ; 3.420 ns   ; en          ; reg_1[1]                                                                       ; clk      ;
; N/A   ; None         ; 3.420 ns   ; en          ; reg_2[1]                                                                       ; clk      ;
; N/A   ; None         ; 3.420 ns   ; en          ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT2     ; clk      ;
; N/A   ; None         ; 3.420 ns   ; en          ; reg_1[2]                                                                       ; clk      ;
; N/A   ; None         ; 3.420 ns   ; en          ; reg_2[2]                                                                       ; clk      ;
; N/A   ; None         ; 3.420 ns   ; en          ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT3     ; clk      ;
; N/A   ; None         ; 3.420 ns   ; en          ; reg_1[3]                                                                       ; clk      ;
; N/A   ; None         ; 3.420 ns   ; en          ; reg_2[3]                                                                       ; clk      ;
; N/A   ; None         ; 3.420 ns   ; en          ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT4     ; clk      ;
; N/A   ; None         ; 3.420 ns   ; en          ; reg_1[4]                                                                       ; clk      ;
; N/A   ; None         ; 3.420 ns   ; en          ; reg_2[4]                                                                       ; clk      ;
; N/A   ; None         ; 3.420 ns   ; en          ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT5     ; clk      ;
; N/A   ; None         ; 3.420 ns   ; en          ; reg_1[5]                                                                       ; clk      ;
; N/A   ; None         ; 3.420 ns   ; en          ; reg_2[5]                                                                       ; clk      ;
; N/A   ; None         ; 3.420 ns   ; en          ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT6     ; clk      ;
; N/A   ; None         ; 3.420 ns   ; en          ; reg_1[6]                                                                       ; clk      ;
; N/A   ; None         ; 3.420 ns   ; en          ; reg_2[6]                                                                       ; clk      ;
; N/A   ; None         ; 3.420 ns   ; en          ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT7     ; clk      ;
; N/A   ; None         ; 3.420 ns   ; en          ; reg_1[7]                                                                       ; clk      ;
; N/A   ; None         ; 3.420 ns   ; en          ; reg_2[7]                                                                       ; clk      ;
; N/A   ; None         ; 3.420 ns   ; en          ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT8     ; clk      ;
; N/A   ; None         ; 3.420 ns   ; en          ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT9     ; clk      ;
; N/A   ; None         ; 3.420 ns   ; en          ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT10    ; clk      ;
; N/A   ; None         ; 3.420 ns   ; en          ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT11    ; clk      ;
; N/A   ; None         ; 3.420 ns   ; en          ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT12    ; clk      ;
; N/A   ; None         ; 3.420 ns   ; en          ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT13    ; clk      ;
; N/A   ; None         ; 3.420 ns   ; en          ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT14    ; clk      ;
; N/A   ; None         ; 3.420 ns   ; en          ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT15    ; clk      ;
; N/A   ; None         ; 3.418 ns   ; en          ; reg_7                                                                          ; clk      ;
; N/A   ; None         ; 3.418 ns   ; en          ; reg_5                                                                          ; clk      ;
; N/A   ; None         ; 3.418 ns   ; en          ; reg_3                                                                          ; clk      ;
; N/A   ; None         ; 3.328 ns   ; A[6]        ; reg_1[6]                                                                       ; clk      ;
; N/A   ; None         ; 3.149 ns   ; A[0]        ; reg_1[0]                                                                       ; clk      ;
; N/A   ; None         ; 3.093 ns   ; B[5]        ; reg_2[5]                                                                       ; clk      ;
; N/A   ; None         ; 2.875 ns   ; A[4]        ; reg_1[4]                                                                       ; clk      ;
; N/A   ; None         ; 2.797 ns   ; B[2]        ; reg_2[2]                                                                       ; clk      ;
; N/A   ; None         ; 2.775 ns   ; A[7]        ; reg_1[7]                                                                       ; clk      ;
; N/A   ; None         ; 2.762 ns   ; A[1]        ; reg_1[1]                                                                       ; clk      ;
; N/A   ; None         ; 2.737 ns   ; B[0]        ; reg_2[0]                                                                       ; clk      ;
; N/A   ; None         ; 2.701 ns   ; B[7]        ; reg_2[7]                                                                       ; clk      ;
; N/A   ; None         ; 2.695 ns   ; A[5]        ; reg_1[5]                                                                       ; clk      ;
; N/A   ; None         ; 2.695 ns   ; B[1]        ; reg_2[1]                                                                       ; clk      ;
; N/A   ; None         ; 2.691 ns   ; B[6]        ; reg_2[6]                                                                       ; clk      ;
; N/A   ; None         ; 2.686 ns   ; B[3]        ; reg_2[3]                                                                       ; clk      ;
; N/A   ; None         ; 2.660 ns   ; A[3]        ; reg_1[3]                                                                       ; clk      ;
+-------+--------------+------------+-------------+--------------------------------------------------------------------------------+----------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; tco                                                                                                                                            ;
+-------+--------------+------------+--------------------------------------------------------------------------------+--------------+------------+
; Slack ; Required tco ; Actual tco ; From                                                                           ; To           ; From Clock ;
+-------+--------------+------------+--------------------------------------------------------------------------------+--------------+------------+
; N/A   ; None         ; 8.418 ns   ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|multout_atom~DATAOUT7  ; C[7]         ; clk        ;
; N/A   ; None         ; 8.319 ns   ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|multout_atom~DATAOUT2  ; C[2]         ; clk        ;
; N/A   ; None         ; 8.276 ns   ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|multout_atom~DATAOUT15 ; C[15]        ; clk        ;
; N/A   ; None         ; 8.216 ns   ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|multout_atom~DATAOUT6  ; C[6]         ; clk        ;
; N/A   ; None         ; 7.984 ns   ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|multout_atom~DATAOUT12 ; C[12]        ; clk        ;
; N/A   ; None         ; 7.863 ns   ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|multout_atom~DATAOUT1  ; C[1]         ; clk        ;
; N/A   ; None         ; 7.855 ns   ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|multout_atom~DATAOUT5  ; C[5]         ; clk        ;
; N/A   ; None         ; 7.837 ns   ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|multout_atom~DATAOUT8  ; C[8]         ; clk        ;
; N/A   ; None         ; 7.832 ns   ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|multout_atom~DATAOUT11 ; C[11]        ; clk        ;
; N/A   ; None         ; 7.812 ns   ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|multout_atom~DATAOUT4  ; C[4]         ; clk        ;
; N/A   ; None         ; 7.760 ns   ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|multout_atom~DATAOUT9  ; C[9]         ; clk        ;
; N/A   ; None         ; 7.667 ns   ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|multout_atom~DATAOUT13 ; C[13]        ; clk        ;
; N/A   ; None         ; 6.478 ns   ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|multout_atom~DATAOUT10 ; C[10]        ; clk        ;
; N/A   ; None         ; 6.478 ns   ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|multout_atom~DATAOUT3  ; C[3]         ; clk        ;
; N/A   ; None         ; 6.459 ns   ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|multout_atom~DATAOUT14 ; C[14]        ; clk        ;
; N/A   ; None         ; 5.952 ns   ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|multout_atom           ; C[0]         ; clk        ;
; N/A   ; None         ; 5.558 ns   ; reg_7                                                                          ; output_valid ; clk        ;
+-------+--------------+------------+--------------------------------------------------------------------------------+--------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; th                                                                                                                                                ;
+---------------+-------------+-----------+-------------+--------------------------------------------------------------------------------+----------+
; Minimum Slack ; Required th ; Actual th ; From        ; To                                                                             ; To Clock ;
+---------------+-------------+-----------+-------------+--------------------------------------------------------------------------------+----------+
; N/A           ; None        ; -2.430 ns ; A[3]        ; reg_1[3]                                                                       ; clk      ;
; N/A           ; None        ; -2.456 ns ; B[3]        ; reg_2[3]                                                                       ; clk      ;
; N/A           ; None        ; -2.461 ns ; B[6]        ; reg_2[6]                                                                       ; clk      ;
; N/A           ; None        ; -2.465 ns ; A[5]        ; reg_1[5]                                                                       ; clk      ;
; N/A           ; None        ; -2.465 ns ; B[1]        ; reg_2[1]                                                                       ; clk      ;
; N/A           ; None        ; -2.471 ns ; B[7]        ; reg_2[7]                                                                       ; clk      ;
; N/A           ; None        ; -2.507 ns ; B[0]        ; reg_2[0]                                                                       ; clk      ;
; N/A           ; None        ; -2.532 ns ; A[1]        ; reg_1[1]                                                                       ; clk      ;
; N/A           ; None        ; -2.545 ns ; A[7]        ; reg_1[7]                                                                       ; clk      ;
; N/A           ; None        ; -2.567 ns ; B[2]        ; reg_2[2]                                                                       ; clk      ;
; N/A           ; None        ; -2.645 ns ; A[4]        ; reg_1[4]                                                                       ; clk      ;
; N/A           ; None        ; -2.863 ns ; B[5]        ; reg_2[5]                                                                       ; clk      ;
; N/A           ; None        ; -2.919 ns ; A[0]        ; reg_1[0]                                                                       ; clk      ;
; N/A           ; None        ; -3.098 ns ; A[6]        ; reg_1[6]                                                                       ; clk      ;
; N/A           ; None        ; -3.179 ns ; en          ; reg_7                                                                          ; clk      ;
; N/A           ; None        ; -3.179 ns ; en          ; reg_5                                                                          ; clk      ;
; N/A           ; None        ; -3.179 ns ; en          ; reg_3                                                                          ; clk      ;
; N/A           ; None        ; -3.190 ns ; en          ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|multout_atom           ; clk      ;
; N/A           ; None        ; -3.190 ns ; en          ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|multout_atom~DATAOUT1  ; clk      ;
; N/A           ; None        ; -3.190 ns ; en          ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|multout_atom~DATAOUT2  ; clk      ;
; N/A           ; None        ; -3.190 ns ; en          ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|multout_atom~DATAOUT3  ; clk      ;
; N/A           ; None        ; -3.190 ns ; en          ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|multout_atom~DATAOUT4  ; clk      ;
; N/A           ; None        ; -3.190 ns ; en          ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|multout_atom~DATAOUT5  ; clk      ;
; N/A           ; None        ; -3.190 ns ; en          ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|multout_atom~DATAOUT6  ; clk      ;
; N/A           ; None        ; -3.190 ns ; en          ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|multout_atom~DATAOUT7  ; clk      ;
; N/A           ; None        ; -3.190 ns ; en          ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|multout_atom~DATAOUT8  ; clk      ;
; N/A           ; None        ; -3.190 ns ; en          ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|multout_atom~DATAOUT9  ; clk      ;
; N/A           ; None        ; -3.190 ns ; en          ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|multout_atom~DATAOUT10 ; clk      ;
; N/A           ; None        ; -3.190 ns ; en          ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|multout_atom~DATAOUT11 ; clk      ;
; N/A           ; None        ; -3.190 ns ; en          ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|multout_atom~DATAOUT12 ; clk      ;
; N/A           ; None        ; -3.190 ns ; en          ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|multout_atom~DATAOUT13 ; clk      ;
; N/A           ; None        ; -3.190 ns ; en          ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|multout_atom~DATAOUT14 ; clk      ;
; N/A           ; None        ; -3.190 ns ; en          ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|multout_atom~DATAOUT15 ; clk      ;
; N/A           ; None        ; -3.190 ns ; en          ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|multout_atom~DATAOUT16 ; clk      ;
; N/A           ; None        ; -3.190 ns ; en          ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|multout_atom~DATAOUT17 ; clk      ;
; N/A           ; None        ; -3.190 ns ; en          ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|multout_atom~DATAOUT18 ; clk      ;
; N/A           ; None        ; -3.190 ns ; en          ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|multout_atom~DATAOUT19 ; clk      ;
; N/A           ; None        ; -3.190 ns ; en          ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|multout_atom~DATAOUT20 ; clk      ;
; N/A           ; None        ; -3.190 ns ; en          ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|multout_atom~DATAOUT21 ; clk      ;
; N/A           ; None        ; -3.190 ns ; en          ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|multout_atom~DATAOUT22 ; clk      ;
; N/A           ; None        ; -3.190 ns ; en          ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|multout_atom~DATAOUT23 ; clk      ;
; N/A           ; None        ; -3.190 ns ; en          ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|multout_atom~DATAOUT24 ; clk      ;
; N/A           ; None        ; -3.190 ns ; en          ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|multout_atom~DATAOUT25 ; clk      ;
; N/A           ; None        ; -3.190 ns ; en          ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|multout_atom~DATAOUT26 ; clk      ;
; N/A           ; None        ; -3.190 ns ; en          ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|multout_atom~DATAOUT27 ; clk      ;
; N/A           ; None        ; -3.190 ns ; en          ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|multout_atom~DATAOUT28 ; clk      ;
; N/A           ; None        ; -3.190 ns ; en          ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|multout_atom~DATAOUT29 ; clk      ;
; N/A           ; None        ; -3.190 ns ; en          ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|multout_atom~DATAOUT30 ; clk      ;
; N/A           ; None        ; -3.190 ns ; en          ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|multout_atom~DATAOUT31 ; clk      ;
; N/A           ; None        ; -3.190 ns ; en          ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom              ; clk      ;
; N/A           ; None        ; -3.190 ns ; en          ; reg_1[0]                                                                       ; clk      ;
; N/A           ; None        ; -3.190 ns ; en          ; reg_2[0]                                                                       ; clk      ;
; N/A           ; None        ; -3.190 ns ; en          ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT1     ; clk      ;
; N/A           ; None        ; -3.190 ns ; en          ; reg_1[1]                                                                       ; clk      ;
; N/A           ; None        ; -3.190 ns ; en          ; reg_2[1]                                                                       ; clk      ;
; N/A           ; None        ; -3.190 ns ; en          ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT2     ; clk      ;
; N/A           ; None        ; -3.190 ns ; en          ; reg_1[2]                                                                       ; clk      ;
; N/A           ; None        ; -3.190 ns ; en          ; reg_2[2]                                                                       ; clk      ;
; N/A           ; None        ; -3.190 ns ; en          ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT3     ; clk      ;
; N/A           ; None        ; -3.190 ns ; en          ; reg_1[3]                                                                       ; clk      ;
; N/A           ; None        ; -3.190 ns ; en          ; reg_2[3]                                                                       ; clk      ;
; N/A           ; None        ; -3.190 ns ; en          ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT4     ; clk      ;
; N/A           ; None        ; -3.190 ns ; en          ; reg_1[4]                                                                       ; clk      ;
; N/A           ; None        ; -3.190 ns ; en          ; reg_2[4]                                                                       ; clk      ;
; N/A           ; None        ; -3.190 ns ; en          ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT5     ; clk      ;
; N/A           ; None        ; -3.190 ns ; en          ; reg_1[5]                                                                       ; clk      ;
; N/A           ; None        ; -3.190 ns ; en          ; reg_2[5]                                                                       ; clk      ;
; N/A           ; None        ; -3.190 ns ; en          ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT6     ; clk      ;
; N/A           ; None        ; -3.190 ns ; en          ; reg_1[6]                                                                       ; clk      ;
; N/A           ; None        ; -3.190 ns ; en          ; reg_2[6]                                                                       ; clk      ;
; N/A           ; None        ; -3.190 ns ; en          ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT7     ; clk      ;
; N/A           ; None        ; -3.190 ns ; en          ; reg_1[7]                                                                       ; clk      ;
; N/A           ; None        ; -3.190 ns ; en          ; reg_2[7]                                                                       ; clk      ;
; N/A           ; None        ; -3.190 ns ; en          ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT8     ; clk      ;
; N/A           ; None        ; -3.190 ns ; en          ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT9     ; clk      ;
; N/A           ; None        ; -3.190 ns ; en          ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT10    ; clk      ;
; N/A           ; None        ; -3.190 ns ; en          ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT11    ; clk      ;
; N/A           ; None        ; -3.190 ns ; en          ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT12    ; clk      ;
; N/A           ; None        ; -3.190 ns ; en          ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT13    ; clk      ;
; N/A           ; None        ; -3.190 ns ; en          ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT14    ; clk      ;
; N/A           ; None        ; -3.190 ns ; en          ; altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom~DATAOUT15    ; clk      ;
; N/A           ; None        ; -3.283 ns ; input_valid ; reg_3                                                                          ; clk      ;
; N/A           ; None        ; -3.322 ns ; B[4]        ; reg_2[4]                                                                       ; clk      ;
; N/A           ; None        ; -3.356 ns ; A[2]        ; reg_1[2]                                                                       ; clk      ;
+---------------+-------------+-----------+-------------+--------------------------------------------------------------------------------+----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.0 Build 235 06/17/2009 Service Pack 2 SJ Web Edition
    Info: Processing started: Fri Dec 03 06:51:05 2021
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off sum_of_product -c sum_of_product --timing_analysis_only
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "clk" is an undefined clock
Info: Clock "clk" Internal fmax is restricted to 450.05 MHz between source register "reg_1[0]" and destination register "altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom"
    Info: fmax restricted to Clock High delay (1.111 ns) plus Clock Low delay (1.111 ns) : restricted to 2.222 ns. Expand message to see actual delay path.
        Info: + Longest register to register delay is 2.010 ns
            Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = DSPMULT_X28_Y25_N0; Fanout = 16; REG Node = 'reg_1[0]'
            Info: 2: + IC(0.000 ns) + CELL(2.010 ns) = 2.010 ns; Loc. = DSPMULT_X28_Y25_N0; Fanout = 32; REG Node = 'altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom'
            Info: Total cell delay = 2.010 ns ( 100.00 % )
        Info: - Smallest clock skew is 0.000 ns
            Info: + Shortest clock path from clock "clk" to destination register is 2.661 ns
                Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_N20; Fanout = 1; CLK Node = 'clk'
                Info: 2: + IC(0.343 ns) + CELL(0.000 ns) = 1.197 ns; Loc. = CLKCTRL_G3; Fanout = 107; COMB Node = 'clk~clkctrl'
                Info: 3: + IC(0.684 ns) + CELL(0.780 ns) = 2.661 ns; Loc. = DSPMULT_X28_Y25_N0; Fanout = 32; REG Node = 'altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|mult_atom'
                Info: Total cell delay = 1.634 ns ( 61.41 % )
                Info: Total interconnect delay = 1.027 ns ( 38.59 % )
            Info: - Longest clock path from clock "clk" to source register is 2.661 ns
                Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_N20; Fanout = 1; CLK Node = 'clk'
                Info: 2: + IC(0.343 ns) + CELL(0.000 ns) = 1.197 ns; Loc. = CLKCTRL_G3; Fanout = 107; COMB Node = 'clk~clkctrl'
                Info: 3: + IC(0.684 ns) + CELL(0.780 ns) = 2.661 ns; Loc. = DSPMULT_X28_Y25_N0; Fanout = 16; REG Node = 'reg_1[0]'
                Info: Total cell delay = 1.634 ns ( 61.41 % )
                Info: Total interconnect delay = 1.027 ns ( 38.59 % )
        Info: + Micro clock to output delay of source is 0.000 ns
        Info: + Micro setup delay of destination is 0.050 ns
Info: tsu for register "reg_1[2]" (data pin = "A[2]", clock pin = "clk") is 3.586 ns
    Info: + Longest pin to register delay is 6.197 ns
        Info: 1: + IC(0.000 ns) + CELL(0.857 ns) = 0.857 ns; Loc. = PIN_AB7; Fanout = 1; PIN Node = 'A[2]'
        Info: 2: + IC(4.780 ns) + CELL(0.560 ns) = 6.197 ns; Loc. = DSPMULT_X28_Y25_N0; Fanout = 14; REG Node = 'reg_1[2]'
        Info: Total cell delay = 1.417 ns ( 22.87 % )
        Info: Total interconnect delay = 4.780 ns ( 77.13 % )
    Info: + Micro setup delay of destination is 0.050 ns
    Info: - Shortest clock path from clock "clk" to destination register is 2.661 ns
        Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_N20; Fanout = 1; CLK Node = 'clk'
        Info: 2: + IC(0.343 ns) + CELL(0.000 ns) = 1.197 ns; Loc. = CLKCTRL_G3; Fanout = 107; COMB Node = 'clk~clkctrl'
        Info: 3: + IC(0.684 ns) + CELL(0.780 ns) = 2.661 ns; Loc. = DSPMULT_X28_Y25_N0; Fanout = 14; REG Node = 'reg_1[2]'
        Info: Total cell delay = 1.634 ns ( 61.41 % )
        Info: Total interconnect delay = 1.027 ns ( 38.59 % )
Info: tco from clock "clk" to destination pin "C[7]" through register "altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|multout_atom~DATAOUT7" is 8.418 ns
    Info: + Longest clock path from clock "clk" to source register is 2.661 ns
        Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_N20; Fanout = 1; CLK Node = 'clk'
        Info: 2: + IC(0.343 ns) + CELL(0.000 ns) = 1.197 ns; Loc. = CLKCTRL_G3; Fanout = 107; COMB Node = 'clk~clkctrl'
        Info: 3: + IC(0.684 ns) + CELL(0.780 ns) = 2.661 ns; Loc. = DSPOUT_X28_Y26_N2; Fanout = 53; REG Node = 'altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|multout_atom~DATAOUT7'
        Info: Total cell delay = 1.634 ns ( 61.41 % )
        Info: Total interconnect delay = 1.027 ns ( 38.59 % )
    Info: + Micro clock to output delay of source is 0.000 ns
    Info: + Longest register to pin delay is 5.757 ns
        Info: 1: + IC(0.000 ns) + CELL(0.580 ns) = 0.580 ns; Loc. = DSPOUT_X28_Y26_N2; Fanout = 53; REG Node = 'altmult_accum:Add0_rtl_0|mult_accum_13l1:auto_generated|multout_atom~DATAOUT7'
        Info: 2: + IC(3.205 ns) + CELL(1.972 ns) = 5.757 ns; Loc. = PIN_Y8; Fanout = 0; PIN Node = 'C[7]'
        Info: Total cell delay = 2.552 ns ( 44.33 % )
        Info: Total interconnect delay = 3.205 ns ( 55.67 % )
Info: th for register "reg_1[3]" (data pin = "A[3]", clock pin = "clk") is -2.430 ns
    Info: + Longest clock path from clock "clk" to destination register is 2.661 ns
        Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_N20; Fanout = 1; CLK Node = 'clk'
        Info: 2: + IC(0.343 ns) + CELL(0.000 ns) = 1.197 ns; Loc. = CLKCTRL_G3; Fanout = 107; COMB Node = 'clk~clkctrl'
        Info: 3: + IC(0.684 ns) + CELL(0.780 ns) = 2.661 ns; Loc. = DSPMULT_X28_Y25_N0; Fanout = 13; REG Node = 'reg_1[3]'
        Info: Total cell delay = 1.634 ns ( 61.41 % )
        Info: Total interconnect delay = 1.027 ns ( 38.59 % )
    Info: + Micro hold delay of destination is 0.180 ns
    Info: - Shortest pin to register delay is 5.271 ns
        Info: 1: + IC(0.000 ns) + CELL(0.772 ns) = 0.772 ns; Loc. = PIN_B10; Fanout = 1; PIN Node = 'A[3]'
        Info: 2: + IC(3.939 ns) + CELL(0.560 ns) = 5.271 ns; Loc. = DSPMULT_X28_Y25_N0; Fanout = 13; REG Node = 'reg_1[3]'
        Info: Total cell delay = 1.332 ns ( 25.27 % )
        Info: Total interconnect delay = 3.939 ns ( 74.73 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 181 megabytes
    Info: Processing ended: Fri Dec 03 06:51:05 2021
    Info: Elapsed time: 00:00:00
    Info: Total CPU time (on all processors): 00:00:00


