0.7
2020.2
Jun 16 2023
19:55:58
C:/VHDL/TESINA/esercizio_4/esercizio_4.srcs/sim_1/new/flip_flop_d_tb.vhd,1705698524,vhdl,,,,flip_flop_d_tb,,,,,,,,
C:/VHDL/TESINA/esercizio_4/esercizio_4.srcs/sim_1/new/mux_8_1_tb.vhd,1705698264,vhdl,,,,mux_8_1_tb,,,,,,,,
C:/VHDL/TESINA/esercizio_4/esercizio_4.srcs/sim_1/new/shift_register_behavioral_tb.vhd,1705696557,vhdl,,,,shift_register_tb,,,,,,,,
C:/VHDL/TESINA/esercizio_4/esercizio_4.srcs/sim_1/new/shift_register_structural_tb.vhd,1705697469,vhdl,,,,shift_register_structural_tb,,,,,,,,
C:/VHDL/TESINA/esercizio_4/esercizio_4.srcs/sources_1/new/flip_flop_d.vhd,1705603815,vhdl,,,,flip_flop_d,,,,,,,,
C:/VHDL/TESINA/esercizio_4/esercizio_4.srcs/sources_1/new/mux_8_1.vhd,1705697547,vhdl,,,,mux_8_1,,,,,,,,
C:/VHDL/TESINA/esercizio_4/esercizio_4.srcs/sources_1/new/shift_register.vhd,1706520221,vhdl,C:/VHDL/TESINA/esercizio_4/esercizio_4.srcs/sim_1/new/shift_register_structural_tb.vhd,,,shift_register,,,,,,,,
