Laquelle des expressions régulières suivantes est équivalente à (décrit le même ensemble de chaînes que) (a* + b)*(c + d) ?,a*(c + d)+ b(c + d),a*(c + d)* + b(c + d)*,a*(c + d)+ b*(c + d),(a + b)*c +(a + b)*d,D
"Une certaine machine RISC pipelinée possède 8 registres à usage général R0, R1, . . . , R7 et prend en charge les opérations suivantes.
ADD Rs1, Rs2, Rd Ajouter Rs1 à Rs2 et placer la somme dans Rd
MUL Rs1, Rs2, Rd Multiplier Rs1 par Rs2 et placer le produit dans Rd
Une opération prend normalement un cycle ; cependant, une opération prend deux cycles si elle produit un résultat requis par l'opération immédiatement suivante dans une séquence d'opérations. Considérons l'expression AB + ABC + BC, où les variables A, B, C sont situées dans les registres R0, R1, R2. Si le contenu de ces trois registres ne doit pas être modifié, quel est le nombre minimum de cycles d'horloge requis pour une séquence d'opérations qui calcule la valeur de AB + ABC + BC ?",5,6,7,8,B
"Le modèle de conception Singleton est utilisé pour garantir qu'une seule instance d'une classe peut être instanciée. Lequel (lesquels) des éléments suivants est (sont) vrai(s) pour ce modèle de conception ?
I. La classe Singleton possède une méthode d'usine statique pour fournir son instance.
II. La classe Singleton peut être une sous-classe d'une autre classe.
III. La classe Singleton possède un constructeur privé.",Je ne,II seulement,III uniquement,"I, II et III",D
"Un compilateur génère le code pour l'instruction d'affectation suivante.
G := (A + B) * C - (D + E) * F
La machine cible possède un accumulateur unique et un jeu d'instructions à adresse unique composé des instructions load, store, add, subtract et multiply. Pour les opérations arithmétiques, l'opérande gauche est pris dans l'accumulateur et le résultat apparaît dans l'accumulateur. Le plus petit nombre possible d'instructions dans le code résultant est le suivant",5,6,7,9,D
"Considérons un ordinateur dans lequel plusieurs processeurs, chacun doté d'une mémoire cache privée, partagent la mémoire globale à l'aide d'un seul bus. Ce bus est la ressource critique du système. Chaque processeur peut exécuter une instruction toutes les 500 nanosecondes tant que les références mémoire sont satisfaites par son cache local. Lorsqu'une mémoire cache est manquée, le processeur est retardé de 2 000 nanosecondes supplémentaires. Pendant la moitié de ce délai supplémentaire, le bus est consacré au traitement de la mémoire cache manquante. Pendant l'autre moitié, le processeur ne peut pas continuer, mais le bus est libre de répondre aux demandes d'autres processeurs. En moyenne, chaque instruction nécessite 2 références mémoire. En moyenne, les erreurs de cache se produisent sur 1 % des références. Quelle proportion de la capacité du bus un seul processeur consommerait-il, sans tenir compte des retards dus à la concurrence des autres processeurs ?",1/50,1/27,1/25,2/27,B
