*design* DebussyLib (btIdent Verdi_O-2018.09-SP2)
Command arguments:
    +define+verilog
    -f /home/orysduan/proj/Cosmos-plus-OpenSSD/source/work/tb/vip_axi3_bfm.f
        /home/orysduan/proj/Cosmos-plus-OpenSSD/source/work/tb/model/vip_axi3_slave_bfm/sim/vip_axi3_slave_bfm.sv
        /home/orysduan/proj/Cosmos-plus-OpenSSD/source/work/tb/model/vip_axi3_master_bfm/sim/vip_axi3_master_bfm.sv
        /asic/tools/xilinx/Vivado/2014.1/data/ip/xilinx/axi_vip_v1_1/hdl/axi_vip_v1_1_vl_rfs.sv
        -f /asic/tools/xilinx/Vivado/2014.1/data/xilinx_vip/xilinx_vip_pkg.list.f
            +incdir+/asic/tools/xilinx/Vivado/2014.1/data/xilinx_vip/include
            /asic/tools/xilinx/Vivado/2014.1/data/xilinx_vip/hdl/axi4stream_vip_axi4streampc.sv
            /asic/tools/xilinx/Vivado/2014.1/data/xilinx_vip/hdl/axi_vip_axi4pc.sv
            /asic/tools/xilinx/Vivado/2014.1/data/xilinx_vip/hdl/xil_common_vip_pkg.sv
            /asic/tools/xilinx/Vivado/2014.1/data/xilinx_vip/hdl/axi4stream_vip_pkg.sv
            /asic/tools/xilinx/Vivado/2014.1/data/xilinx_vip/hdl/axi_vip_pkg.sv
            /asic/tools/xilinx/Vivado/2014.1/data/xilinx_vip/hdl/axi4stream_vip_if.sv
            /asic/tools/xilinx/Vivado/2014.1/data/xilinx_vip/hdl/axi_vip_if.sv
            /asic/tools/xilinx/Vivado/2014.1/data/xilinx_vip/hdl/clk_vip_if.sv
            /asic/tools/xilinx/Vivado/2014.1/data/xilinx_vip/hdl/rst_vip_if.sv
    -sv
    +incdir+${XILINX_VIVADO}/data/xilinx_vip/include

Highest level modules:
vip_axi3_slave_bfm
vip_axi3_master_bfm
axi4stream_vip_if
clk_vip_if
rst_vip_if

Total	0 error(s),   0 warning(s)
