标题title
用于减小划道宽度的发光二极管芯片的制备方法
摘要abst
本公开提供了一种用于减小划道宽度的发光二极管芯片的制备方法，属于光电子制造技术领域。该制备方法包括：提供一外延片，所述外延片包括衬底和位于所述衬底上的外延层；在所述外延片远离所述衬底的表面形成掩膜结构，所述掩膜结构包括依次层叠在所述外延片上的第一氧化硅层、金属层、第二氧化硅层；刻蚀所述外延层上未形成所述掩膜结构的区域；去除所述掩膜结构。本公开实施例能改善芯片划道宽度较大的问题，便于芯片进一步微型化。
权利要求书clms
1.一种用于减小划道宽度的发光二极管芯片的制备方法，其特征在于，所述制备方法包括：提供一外延片，所述外延片包括衬底和位于所述衬底上的外延层；在所述外延片远离所述衬底的表面形成掩膜结构，所述掩膜结构包括依次层叠在所述外延片上的第一氧化硅层、金属层、第二氧化硅层；刻蚀所述外延层上未形成所述掩膜结构的区域；去除所述掩膜结构。2.根据权利要求1所述的制备方法，其特征在于，所述金属层包括Pt层。3.根据权利要求2所述的制备方法，其特征在于，所述第一氧化硅层的厚度为4000埃至6000埃，所述Pt层的厚度为2000埃至4000埃，所述第二氧化硅层的厚度为500埃至1500埃。4.根据权利要求2所述的制备方法，其特征在于，所述掩膜结构还包括两层过渡层，两层所述过渡层分别位于所述Pt层相反的两个表面；所述过渡层包括氧化硅膜和多个颗粒结构，多个所述颗粒结构嵌设于所述氧化硅膜中且间隔分布，所述颗粒结构为Pt金属。5.根据权利要求4所述的制备方法，其特征在于，所述过渡层的厚度为300埃至800埃。6.根据权利要求4所述的制备方法，其特征在于，所述在所述外延片远离所述衬底的表面形成掩膜结构包括：在所述外延层上形成第一氧化硅层；在所述第一氧化硅层上涂覆过渡液，所述过渡液为混有所述颗粒结构的氧化硅液体，并固化所述过渡液，形成第一层所述过渡层；在第一层所述过渡层上形成Pt层；在所述Pt层上涂覆所述过渡液，并固化所述过渡液，形成第二层所述过渡层；在第二层所述过渡层上形成第二氧化硅层。7.根据权利要求1至6任一项所述的制备方法，其特征在于，所述去除所述掩膜结构之后，所述制备方法还包括：在所述外延层上制备电极、钝化层和焊点块；所述掩膜结构包括第一区域和围绕所述第一区域的第二区域，所述第一区域在所述衬底上的正投影位于所述电极在所述衬底上的正投影内；所述去除所述掩膜结构包括：在所述第一区域形成光刻胶层，采用干法刻蚀去除位于所述第二区域的部分所述掩膜结构；在所述外延层上去除了所述掩膜结构的位置形成光刻胶层，采用湿法刻蚀去除位于所述第一区域的部分所述掩膜结构。8.根据权利要求7所述的制备方法，其特征在于，所述提供一外延片包括：提供一GaAs片；在所述GaAs片上生长外延层，所述外延层包括依次层叠的第一半导体层、多量子阱层和第二半导体层；在所述第二半导体层和蓝宝石衬底之间形成键合层，将所述外延层键合到所述蓝宝石衬底上；去除所述GaAs片，得到所述外延片。9.根据权利要求8所述的制备方法，其特征在于，所述在所述外延片远离所述衬底的表面形成掩膜结构包括：刻蚀所述外延片，在所述第一半导体层的表面形成露出所述第二半导体层的凹槽；在所述外延片上形成所述掩膜结构，所述掩膜结构位于所述第一半导体层且延伸至所述凹槽。10.根据权利要求9所述的制备方法，其特征在于，所述在所述外延层上制备电极、钝化层和焊点块包括：在所述第一半导体层上制作第一电极，在所述凹槽内制作第二电极；在所述外延片上制作钝化层，所述钝化层至少位于所述第一半导体层的表面、所述第一电极、所述第二电极和所述凹槽上；在所述钝化层上形成第一通孔和第二通孔，所述第一通孔延伸至所述第一电极，所述第二通孔延伸至所述第二电极；在所述钝化层的表面制作第一焊点块和第二焊点块，所述第一焊点块通过所述第一通孔与所述第一电极连接，所述第二焊点块通过所述第二通孔与所述第二电极连接。
说明书desc
技术领域本公开涉及光电子制造技术领域，特别涉及一种用于减小划道宽度的发光二极管芯片的制备方法。背景技术微型发光二极管是指边长在10μm至100μm的超小发光二极管，微型发光二极管的体积小，可以更密集的设置排列而大幅度提高分辨率，并且具有自发光特性，具有高亮度、高对比度、高反应性及省电的特点。相关技术中，在制备发光二级管芯片时，先在GaAs衬底上生长外延层，然后在外延层远离GaAs衬底的表面键合蓝宝石衬底，接着将外延层上的GaAs衬底去除，并在外延层去除GaAs衬底的表面制作电极。由于键合外延层和蓝宝石衬底时，会在外延层和蓝宝石衬底之间形成一层较厚的键合层，因此，使得发光二极管芯片的厚度较大。在对发光二极管芯片划片时，需要刻蚀的厚度也更大，相应地，刻蚀时采用的掩膜厚度也会更厚，因而导致芯片划片时的划道宽度较大，不便于划片。发明内容本公开实施例提供了一种用于减小划道宽度的发光二极管芯片的制备方法，能改善芯片划道宽度较大的问题，便于芯片进一步微型化。所述技术方案如下：本公开实施例提供了一种用于减小划道宽度的发光二极管芯片的制备方法，所述制备方法包括：提供一外延片，所述外延片包括衬底和位于所述衬底上的外延层；在所述外延片远离所述衬底的表面形成掩膜结构，所述掩膜结构包括依次层叠在所述外延片上的第一氧化硅层、金属层、第二氧化硅层；刻蚀所述外延层上未形成所述掩膜结构的区域；去除所述掩膜结构。可选地，所述金属层包括Pt层。可选地，所述第一氧化硅层的厚度为4000埃至6000埃，所述Pt层的厚度为2000埃至4000埃，所述第二氧化硅层的厚度为500埃至1500埃。可选地，所述掩膜结构还包括两层过渡层，两层所述过渡层分别位于所述Pt层相反的两个表面；所述过渡层包括氧化硅膜和多个颗粒结构，多个所述颗粒结构嵌设于所述氧化硅膜中且间隔分布，所述颗粒结构为Pt金属。可选地，所述过渡层的厚度为300埃至800埃。可选地，所述在所述外延片远离所述衬底的表面形成掩膜结构包括：在所述外延层上形成第一氧化硅层；在所述第一氧化硅层上涂覆过渡液，所述过渡液为混有所述颗粒结构的氧化硅液体，并固化所述过渡液，形成第一层所述过渡层；在第一层所述过渡层上形成Pt层；在所述Pt层上涂覆所述过渡液，并固化所述过渡液，形成第二层所述过渡层；在第二层所述过渡层上形成第二氧化硅层。可选地，所述去除所述掩膜结构之后，所述制备方法还包括：在所述外延层上制备电极、钝化层和焊点块；所述掩膜结构包括第一区域和围绕所述第一区域的第二区域，所述第一区域在所述衬底上的正投影位于所述电极在所述衬底上的正投影内；所述去除所述掩膜结构包括：在所述第一区域形成光刻胶层，采用干法刻蚀去除位于所述第二区域的部分所述掩膜结构；在所述外延层上去除了所述掩膜结构的位置形成光刻胶层，采用湿法刻蚀去除位于所述第一区域的部分所述掩膜结构。可选地，所述提供一外延片包括：提供一GaAs片；在所述GaAs片上生长外延层，所述外延层包括依次层叠的第一半导体层、多量子阱层和第二半导体层；在所述第二半导体层和蓝宝石衬底之间形成键合层，将所述外延层键合到所述蓝宝石衬底上；去除所述GaAs片，得到所述外延片。可选地，所述在所述外延片远离所述衬底的表面形成掩膜结构包括：刻蚀所述外延片，在所述第一半导体层的表面形成露出所述第二半导体层的凹槽；在所述外延片上形成所述掩膜结构，所述掩膜结构位于所述第一半导体层且延伸至所述凹槽。可选地，所述在所述外延层上制备电极、钝化层和焊点块包括：在所述第一半导体层上制作第一电极，在所述凹槽内制作第二电极；在所述外延片上制作钝化层，所述钝化层至少位于所述第一半导体层的表面、所述第一电极、所述第二电极和所述凹槽上；在所述钝化层上形成第一通孔和第二通孔，所述第一通孔延伸至所述第一电极，所述第二通孔延伸至所述第二电极；在所述钝化层的表面制作第一焊点块和第二焊点块，所述第一焊点块通过所述第一通孔与所述第一电极连接，所述第二焊点块通过所述第二通孔与所述第二电极连接。本公开实施例提供的技术方案带来的有益效果至少包括：本公开实施例提供的发光二极管芯片的制备方法，先提供一外延片，并在外延片远离衬底的表面形成掩膜结构，该掩膜结构包括依次层叠的第一氧化硅层、金属层和第二氧化硅层。其中，第一氧化硅层用于与外延片接触，以避免金属层直接和外延片接触，能有效提升掩膜结构和外延片的连接稳定性；金属层起主要的掩膜作用，相较于相关技术中的光刻胶掩膜，由于金属的掩膜作用更好，采用金属层作为掩膜结构能有效缩减掩膜结构的厚度，从而降低划片时刻蚀的厚度，减小了芯片的划道宽度，方便芯片进一步微型化；第二氧化硅层用于在后续去除掩膜结构时与光刻胶接触，能避免金属层直接和光刻胶接触，有效提升掩膜结构和光刻胶之间的连接稳定性。附图说明为了更清楚地说明本公开实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1是本公开实施例提供的一种发光二极管芯片的制备方法的流程图；图2是本公开实施例提供的一种发光二极管芯片的制备状态图；图3是本公开实施例提供的一种发光二极管芯片的制备状态图；图4是本公开实施例提供的一种发光二极管芯片的制备状态图；图5是本公开实施例提供的一种掩膜结构的层级示意图；图6是本公开实施例提供的一种发光二极管芯片的制备状态图；图7是本公开实施例提供的一种掩膜结构的俯视图；图8是本公开实施例提供的一种发光二极管芯片的制备状态图；图9是本公开实施例提供的一种发光二极管芯片的俯视图。图中各标记说明如下：10、衬底；11、GaAs片；20、外延层；21、第一半导体层；22、多量子阱层；23、第二半导体层；24、凹槽；30、掩膜结构；31、第一氧化硅层；32、金属层；33、第二氧化硅层；34、过渡层；341、氧化硅膜；342、颗粒结构；301、第一区域；302、第二区域；41、键合层；42、保护层；51、第一电极；52、第二电极；60、钝化层；61、第一通孔；62、第二通孔；71、第一焊点块；72、第二焊点块。具体实施方式为使本公开的目的、技术方案和优点更加清楚，下面将结合附图对本公开实施方式作进一步地详细描述。除非另作定义，此处使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开专利申请说明书以及权利要求书中使用的“第一”、“第二”、“第三”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”或者“一”等类似词语也不表示数量限制，而是表示存在至少一个。“包括”或者“包含”等类似的词语意指出现在“包括”或者“包含”前面的元件或者物件涵盖出现在“包括”或者“包含”后面列举的元件或者物件及其等同，并不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”、“顶”、“底”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则所述相对位置关系也可能相应地改变。图1是本公开实施例提供的一种发光二极管芯片的制备方法的流程图。如图1所示，该制备方法包括：步骤101：提供一外延片。其中，外延片包括衬底10和位于衬底10上的外延层20。步骤102：在外延片远离衬底10的表面形成掩膜结构30，掩膜结构30包括依次层叠在外延片上的第一氧化硅层31、金属层32、第二氧化硅层33。步骤103：刻蚀外延层20上未形成掩膜结构30的区域。步骤104：去除掩膜结构30。其中，去除掩膜结构30后，还可以在外延层20上制备电极，得到发光二级管芯片。本公开实施例提供的发光二极管芯片的制备方法，先提供一外延片，并在外延片远离衬底10的表面形成掩膜结构30，该掩膜结构30包括依次层叠的第一氧化硅层31、金属层32和第二氧化硅层33。其中，第一氧化硅层31用于与外延片接触，以避免金属层32直接和外延片接触，能有效提升掩膜结构30和外延片的连接稳定性；金属层32起主要的掩膜作用，相较于相关技术中的光刻胶掩膜，由于金属的掩膜作用更好，采用金属层32作为掩膜结构30能有效缩减掩膜结构30的厚度，从而降低划片时刻蚀的厚度，减小了芯片的划道宽度，方便芯片进一步微型化；第二氧化硅层33用于在后续去除掩膜结构30时与光刻胶接触，能避免金属层32直接和光刻胶接触，有效提升掩膜结构30和光刻胶之间的连接稳定性。图2是本公开实施例提供的一种发光二极管芯片的制备状态图。如图2所示，步骤101中制作外延片可以包括以下几步：第一步，提供一GaAs片11。第二步，在GaAs片11上生长外延层20，外延层20包括依次层叠的第一半导体层21、多量子阱层22和第二半导体层23。本公开实施例中，第一半导体层21和第二半导体层23中的一个为p型层，第一半导体层21和第二半导体层23中的另一个为n型层。示例性地，第一半导体层21可以是n型AlGaInP层。n型AlGaInP层的厚度可为0.5μm至3μm。示例性地，第二半导体层23为掺铟的p型AlInP层。p型AlInP层的厚度可为0.5μm至3μm。可选地，多量子阱层22包括交替生长的AlGaInP量子阱层和AlGaInP量子垒层，AlGaInP量子阱层和AlGaInP量子垒层中Al的含量不同。其中，多量子阱层22可以包括交替层叠的3至8个周期的AlGaInP量子阱层和AlGaInP量子垒层。作为示例，本公开实施例中，多量子阱层22包括交替层叠的5个周期的AlGaInP量子阱层和AlGaInP量子垒层。可选地，多量子阱层22的厚度可以为150nm至200nm。第二步中，在生长第一半导体层21前还可以先生长腐蚀截止层，且在生长多量子阱层22之前可以生长AlInP载流子限制层。在生长第二半导体层23之后还可以生长GaP窗口层，其中，GaP窗口层的厚度为10000埃至20000埃。示例性地，GaP窗口层的厚度为11000埃。图3是本公开实施例提供的一种发光二极管芯片的制备状态图。如图3所示，第三步，在第二半导体层23和蓝宝石衬底10之间形成键合层41，将外延层20键合到蓝宝石衬底10上。由于蓝宝石衬底10透光率比较高，且蓝宝石材料比较坚硬，化学特性比较稳定，因此采用蓝宝石衬底10能使发光二极管具有良好的发光效果和稳定性。第三步具体可以包括：在第二半导体层23的表面涂布氧化硅液体，将蓝宝石衬底10置于第二半导体层23的表面。并对外延片加热，加热固化氧化硅液体以在第二半导体层23和蓝宝石衬底10之间形成键合层41。可选地，外延片的加热温度为250℃至350℃。示例性地，加热温度可以是300℃。第四步，去除GaAs片11，得到外延片。图4是本公开实施例提供的一种发光二极管芯片的制备状态图。如图4所示，步骤102中，在外延片远离衬底10的表面形成掩膜结构30可以包括以下几步：第一步，刻蚀外延片，在第一半导体层21的表面形成露出第二半导体层23的凹槽24。如图4所示，刻蚀外延片具体可以包括：采用干法刻蚀的方式将第一半导体的部分区域刻除，并刻蚀至露出第二半导体层23。示例性地，刻蚀深度为1μm至2μm，例如，刻蚀深度为1.5μm。图5是本公开实施例提供的一种掩膜结构的层级示意图。如图5所示，第二步，在外延片上形成掩膜结构30，掩膜结构30位于第一半导体层21且延伸至凹槽24。第二步中，形成掩膜结构30可以包括：首先，在外延层20上形成第一氧化硅层31。具体可以包括：在第一半导体层21和第二半导体层23的表面涂布氧化硅液体，并对外延片加热，加热固化氧化硅液体以在第一半导体层21和第二半导体层23的表面形成第一氧化硅层31。示例性地，第一氧化硅层31的厚度为4000埃至6000埃。例如，第一氧化硅层31的厚度为5000埃。通过将第一氧化硅层31的厚度设置在上述范围内，避免第一氧化硅层31的厚度过大，而增大划片时的刻蚀厚度，影响划片；且还能避免第一氧化硅层31的厚度过小，而起不到稳定连接外延层20和掩膜结构30的作用。然后，在第一氧化硅层31上涂覆过渡液，过渡液为混有颗粒结构342的氧化硅液体，并固化过渡液，形成第一层过渡层34。本公开实施例中，氧化硅液体是由纳米氧化硅与液体形成的混合物，其中溶剂可以是水、乙醇、异丙醇、丙二醇、醚醇、酮类、酯类。具体可以包括：在第一氧化硅层31的表面涂布过渡液，并对外延片加热，加热固化过渡液以在第一氧化硅层31的表面形成第一层过渡层34。本公开实施例中，过渡层34包括氧化硅膜341和多个颗粒结构342，多个颗粒结构342嵌设于氧化硅膜341中且间隔分布，颗粒结构342为Pt金属。这样形成的过渡层34内嵌设有颗粒状的Pt，可以增强第一氧化硅层31和过渡层34的粘附性，还可以增强过渡层34和金属层32的粘附性。也即是，通过过渡层34让第一氧化硅层31和金属层32连接更加可靠。示例性地，第一层过渡层34的厚度为300埃至800埃。例如，第一层过渡层34的厚度为500埃。通过将过渡层34的厚度设置在上述范围内，避免过渡层34的厚度过大，而增大划片时的刻蚀厚度，且提高制作成本；且还能避免过渡层34的厚度过小，而起不到稳定连接第一氧化硅层31和金属层32的作用。接着，在第一层过渡层34上沉积形成Pt层。本公开实施例中，金属层32为Pt层。可以采用蒸镀的方式在第一层过渡层34上形成Pt层。由于Pt具有良好的阻挡能力，因而采用Pt层作为金属层32，能有效缩减金属层32的厚度，从而降低划片时的划道宽度，便于划片。示例性地，Pt层的厚度为2000埃至4000埃。例如，Pt层的厚度为3000埃。通过将Pt层的厚度设置在上述范围内，避免过渡层34的厚度过大，而增大制作成本；且还能避免Pt层的厚度过小，而起不到刻蚀过程中阻挡腐蚀的作用。然后，在Pt层上涂覆过渡液，并固化过渡液，形成第二层过渡层34。具体可以包括：在Pt层的表面涂布过渡液，并对外延片加热，加热固化过渡液以在Pt层的表面形成第二层过渡层34。这样形成的过渡层34内嵌设有颗粒状的Pt，可以增强金属层32和过渡层34的粘附性，还可以增强第二氧化硅层33和过渡层34的粘附性。也即是，通过过渡层34让第二氧化硅层33和金属层32连接更加可靠。示例性地，第二层过渡层34的厚度为300埃至800埃。例如，第二层过渡层34的厚度为500埃。通过将过渡层34的厚度设置在上述范围内，避免过渡层34的厚度过大，而增大划片时的刻蚀厚度，且提高制作成本；且还能避免过渡层34的厚度过小，而起不到稳定连接第二氧化硅层33和金属层32的作用。如图5所示，生长完第二层过渡层34后，在一层Pt层相反的两个表面形成两层过渡层34。最后，在第二层过渡层34上形成第二氧化硅层33。具体可以包括：在第二层过渡层34的表面涂布氧化硅液体，并对外延片加热，加热固化氧化硅液体以在第二层过渡层34的表面形成第二氧化硅层33。示例性地，第二氧化硅层33的厚度为500埃至1500埃。例如，第二氧化硅层33的厚度为1000埃。通过将第二氧化硅层33的厚度设置在上述范围内，避免第二氧化硅层33的厚度过大，而增大划片时的刻蚀厚度，影响划片；且还能避免第二氧化硅层33的厚度过小，而起不到稳定连接掩膜结构30和其他膜层的作用。相较于第一氧化硅层31，第二氧化硅层33与其他膜层的粘附要求较低，因而，第二氧化硅层33的厚度低于第一氧化硅层31的厚度，能有效节省成本。图6是本公开实施例提供的一种发光二极管芯片的制备状态图。如图6所示，步骤103中，刻蚀外延层20上未形成掩膜结构30的区域可以包括：采用干法刻蚀的方式刻穿外延层20，保留外延层20上形成有掩膜结构30的部分。可选地，掩膜结构30包括第一区域301和围绕第一区域301的第二区域302，第一区域301在衬底10上的正投影位于电极在衬底10上的正投影内。本公开实施例中，外延层20的表面设有两个电极，两个电极分别为第一电极51和第二电极52，第一电极51位于第一半导体层21的表面，第二电极52位于凹槽24内。图7是本公开实施例提供的一种掩膜结构30的俯视图。如图7所示，第一区域301包括两个部分，其中一个部分与第一电极51相对，另外一个部分与第二电极52相对。掩膜结构30中除了与电极相对的两个部分，剩余区域即为第二区域302。步骤104中，去除掩膜结构30可以包括以下几步：第一步，在第一区域301形成光刻胶层，采用干法刻蚀去除位于第二区域302的部分掩膜结构30。由于干法刻蚀较易造成外延层20接触电阻损伤，且第一区域301对应外延层20上设置电极的区域，因此，在第一区域301形成光刻胶层，不对第一区域301进行干法刻蚀，仅对第二区域302进行干法刻蚀，能有效防止外延层20上设置电极的区域被损伤，保证电极和外延层20之间的导电性。第二步，在外延层20上去除了掩膜结构30的位置形成光刻胶层，采用湿法刻蚀去除位于第一区域301的部分掩膜结构30。而湿法刻蚀会损伤键合材料，由于第一区域301的占比相对较小，因此，仅在第一区域301的位置进行湿法刻蚀，以避免湿法刻蚀过程中，影响外延层20和衬底10之间的键合层41。这样通过两次不同的刻蚀工艺，分别对掩膜结构30的不同区域进行刻蚀去除，就可以避免外延材料及键合材料被损伤。本公开实施例中，第一区域301上与第一电极51对应的部分的面积可以不大于第一电极51的面积，第一区域301上与第二电极52对应的部分的面积可以不大于第二电极52的面积。这样可以避免对外延层20上较大的区域湿法刻蚀，进一步防止键合材料受损。图8是本公开实施例提供的一种发光二极管芯片的制备状态图。如图8所示，步骤104中，去除完掩膜结构30后，制备方法还包括：在外延层上制备电极、钝化层和焊点块。具体可以包括以下几步：第一步，在第一半导体层21上制作第一电极51，在凹槽24内制作第二电极52。其中，形成第一电极51和第二电极52可以包括：采用负胶剥离的方式分别加工第一电极51和第二电极52。如图8所示，第二电极52位于在第二半导体层23的表面，第一电极51位于凹槽24的底面。其中，第一电极51以金铍为主体成分，第二电极52以金锗为基层材料蒸镀，金锗合金蒸发时也需要保证蒸发的功率，避免蒸发时间超过秒钟，以防止合金成分的偏离，并进行退火。第二步，在外延片上制作钝化层60，钝化层60至少位于第一半导体层21的表面、第一电极51、第二电极52和凹槽24上。如图8所示，钝化层60可以是分布式布拉格反射镜层，分布式布拉格反射镜层可以是DBR层，DBR层包括多个周期性交替层叠的SiO2层和TiO2层。且DBR层的周期数可以在10至30之间。例如，DBR层的周期数为11。其中，DBR层中SiO2层的厚度可以是800埃至1200埃，TiO2层的厚度可以是500埃至900埃。DBR层除了具有钝化作用外，还用于将从多量子阱层22射向钝化层60的光反射至衬底10，提高出光效果。其中，钝化层60还可以包括位于DBR层和外延层20之间的SiO2层，SiO2层的厚度可以是3000埃至6000埃，例如，SiO2层的厚度为5000埃。以提升钝化层60的钝化作用。第三步，在钝化层60上形成第一通孔61和第二通孔62，第一通孔61延伸至第一电极51，第二通孔62延伸至第二电极52。形成钝化层60后，在钝化层60远离衬底10的表面形第一通孔61和第二通孔62，第一通孔61延伸至第一电极51，第二通孔62延伸至第二电极52。第四步，在钝化层60的表面制作第一焊点块71和第二焊点块72，第一焊点块71通过第一通孔61与第一电极51连接，第二焊点块72通过第二通孔62与第二电极52连接。在钝化层60的表面采用光刻的方式形成第一焊点块71，使得第一焊点块71通过第一通孔61与第一电极51连接；然后，在钝化层60的表面采用光刻的方式形成第二焊点块72，使得第二焊点块72通过第二通孔62与第二电极52连接。本公开实施例中，第一焊点块71和第二焊点块72均可以包括依次层叠的Ti层、第一Ni层、Au层、第二Ni层和Sn合金层。示例性地，Ti层的厚度可以是500埃至1500埃，例如，Ti层的厚度可以是1000埃。示例性地，第一Ni层的厚度可以是500埃至1500埃，例如，第一Ni层的厚度可以是1000埃。示例性地，Au层的厚度可以是8000埃至12000埃，例如，Au层的厚度可以是10000埃。示例性地，第二Ni层的厚度可以是2000埃至4000埃，例如，第二Ni层的厚度可以是3000埃。示例性地，Sn合金层的厚度可以是80000埃至100000埃，例如，Sn合金层的厚度可以是90000埃。图9是本公开实施例提供的一种发光二极管芯片的俯视图。如图9所示，第一焊点块71和第二焊点块72均为矩形块，增大面积，便于导电。且在钝化层60的表面上，第一焊点块71和第二焊点块72间隔分布。本公开实施例中，如图8所示，制作完第一焊点块71和第二焊点块72后，制备方法还可以包括：在钝化层60的表面制作保护层42，且保护层42从钝化层60的表面延伸至衬底10。示例性地，本公开实施例中，保护层42可以是氧化硅层，氧化硅层的厚度为2000埃。需要说明的是，在钝化层60的表面生长保护层42后，可以采用光刻技术在保护层42表面刻蚀出露出焊点块的通孔，以便于通电连接。最后，可以对蓝宝石进行隐形切割划裂，隐形切割划裂可以较好的减少亮度的损失。然后，测试得到发光二极管芯片。以上所述仅为本公开的可选实施例，并不用以限制本公开，凡在本公开的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本公开的保护范围之内。
