Fitter report for Coprocessor_MichaelRosoft
Wed Oct  1 10:17:48 2025
Quartus Prime Version 23.1std.0 Build 991 11/28/2023 SC Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. I/O Assignment Warnings
 17. PLL Usage Summary
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Non-Global High Fan-Out Signals
 24. Fitter RAM Summary
 25. Fitter DSP Block Usage Summary
 26. DSP Block Details
 27. Routing Usage Summary
 28. I/O Rules Summary
 29. I/O Rules Details
 30. I/O Rules Matrix
 31. Fitter Device Options
 32. Operating Settings and Conditions
 33. Estimated Delay Added for Hold Timing Summary
 34. Estimated Delay Added for Hold Timing Details
 35. Fitter Messages
 36. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2023  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+---------------------------------+------------------------------------------------+
; Fitter Status                   ; Successful - Wed Oct  1 10:17:48 2025          ;
; Quartus Prime Version           ; 23.1std.0 Build 991 11/28/2023 SC Lite Edition ;
; Revision Name                   ; Coprocessor_MichaelRosoft                      ;
; Top-level Entity Name           ; Michael_Rosoft                                 ;
; Family                          ; Cyclone V                                      ;
; Device                          ; 5CSEMA5F31C6                                   ;
; Timing Models                   ; Final                                          ;
; Logic utilization (in ALMs)     ; 1,257 / 32,070 ( 4 % )                         ;
; Total registers                 ; 420                                            ;
; Total pins                      ; 48 / 457 ( 11 % )                              ;
; Total virtual pins              ; 0                                              ;
; Total block memory bits         ; 2,611,200 / 4,065,280 ( 64 % )                 ;
; Total RAM Blocks                ; 320 / 397 ( 81 % )                             ;
; Total DSP Blocks                ; 14 / 87 ( 16 % )                               ;
; Total HSSI RX PCSs              ; 0                                              ;
; Total HSSI PMA RX Deserializers ; 0                                              ;
; Total HSSI TX PCSs              ; 0                                              ;
; Total HSSI PMA TX Serializers   ; 0                                              ;
; Total PLLs                      ; 1 / 6 ( 17 % )                                 ;
; Total DLLs                      ; 0 / 4 ( 0 % )                                  ;
+---------------------------------+------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 5CSEMA5F31C6                          ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                 ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                        ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                   ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                   ; Care                                  ; Care                                  ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Active Serial clock source                                         ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Clamping Diode                                                     ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                     ; On                                    ; On                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 20          ;
; Maximum allowed            ; 14          ;
;                            ;             ;
; Average used               ; 1.65        ;
; Maximum used               ; 14          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   6.4%      ;
;     Processor 3            ;   6.1%      ;
;     Processor 4            ;   5.9%      ;
;     Processor 5            ;   4.8%      ;
;     Processor 6            ;   4.8%      ;
;     Processor 7            ;   4.7%      ;
;     Processor 8            ;   4.7%      ;
;     Processor 9            ;   4.6%      ;
;     Processor 10           ;   4.6%      ;
;     Processor 11           ;   4.6%      ;
;     Processor 12           ;   4.6%      ;
;     Processor 13           ;   4.6%      ;
;     Processor 14           ;   4.6%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                                                                                                                                                                                                                                     ; Action          ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                                                                                                                                                                                   ; Destination Port ; Destination Port Name ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; pll100mhz_0002:pll100mhz_inst|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0                                                                                                                                                                                                                                                                             ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; clk~inputCLKENA0                                                                                                                                                                                                                                                                                                                                         ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|col[0]                                                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|Mult8~mac                                                                                                                                                                                                                                                                                                                ; BY               ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|col[0]                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|col[0]~_Duplicate_1                                                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|col[0]~SCLR_LUT                                                                                                                                                                                                                                                                                                ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|col[0]~_Duplicate_1                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|Mult7~mac                                                                                                                                                                                                                                                                                                                ; BY               ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|col[0]~_Duplicate_1                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|col[0]~_Duplicate_2                                                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|col[0]~_Duplicate_2                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|Mult6~8                                                                                                                                                                                                                                                                                                                  ; AY               ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|col[0]~_Duplicate_2                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|col[0]~_Duplicate_3                                                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|col[1]                                                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|Mult8~mac                                                                                                                                                                                                                                                                                                                ; BY               ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|col[1]                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|col[1]~_Duplicate_1                                                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|col[1]~SCLR_LUT                                                                                                                                                                                                                                                                                                ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|col[1]~_Duplicate_1                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|Mult7~mac                                                                                                                                                                                                                                                                                                                ; BY               ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|col[1]~_Duplicate_1                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|col[1]~_Duplicate_2                                                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|col[1]~_Duplicate_2                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|Mult6~8                                                                                                                                                                                                                                                                                                                  ; AY               ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|col[1]~_Duplicate_2                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|col[1]~_Duplicate_3                                                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|col[2]                                                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|Mult8~mac                                                                                                                                                                                                                                                                                                                ; BY               ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|col[2]                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|col[2]~_Duplicate_1                                                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|col[2]~SCLR_LUT                                                                                                                                                                                                                                                                                                ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|col[2]~_Duplicate_1                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|Mult7~mac                                                                                                                                                                                                                                                                                                                ; BY               ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|col[2]~_Duplicate_1                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|col[2]~_Duplicate_2                                                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|col[2]~_Duplicate_2                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|Mult6~8                                                                                                                                                                                                                                                                                                                  ; AY               ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|col[2]~_Duplicate_2                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|col[2]~_Duplicate_3                                                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|col[3]                                                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|Mult8~mac                                                                                                                                                                                                                                                                                                                ; BY               ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|col[3]                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|col[3]~_Duplicate_1                                                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|col[3]~SCLR_LUT                                                                                                                                                                                                                                                                                                ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|col[3]~_Duplicate_1                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|Mult7~mac                                                                                                                                                                                                                                                                                                                ; BY               ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|col[3]~_Duplicate_1                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|col[3]~_Duplicate_2                                                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|col[3]~_Duplicate_2                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|Mult6~8                                                                                                                                                                                                                                                                                                                  ; AY               ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|col[3]~_Duplicate_2                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|col[3]~_Duplicate_3                                                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|col[4]                                                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|Mult8~mac                                                                                                                                                                                                                                                                                                                ; BY               ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|col[4]                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|col[4]~_Duplicate_1                                                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|col[4]~SCLR_LUT                                                                                                                                                                                                                                                                                                ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|col[4]~_Duplicate_1                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|Mult7~mac                                                                                                                                                                                                                                                                                                                ; BY               ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|col[4]~_Duplicate_1                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|col[4]~_Duplicate_2                                                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|col[4]~_Duplicate_2                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|Mult6~8                                                                                                                                                                                                                                                                                                                  ; AY               ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|col[4]~_Duplicate_2                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|col[4]~_Duplicate_3                                                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|col[5]                                                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|Mult8~mac                                                                                                                                                                                                                                                                                                                ; BY               ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|col[5]                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|col[5]~_Duplicate_1                                                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|col[5]~SCLR_LUT                                                                                                                                                                                                                                                                                                ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|col[5]~_Duplicate_1                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|Mult7~mac                                                                                                                                                                                                                                                                                                                ; BY               ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|col[5]~_Duplicate_1                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|col[5]~_Duplicate_2                                                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|col[5]~_Duplicate_2                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|Mult6~8                                                                                                                                                                                                                                                                                                                  ; AY               ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|col[5]~_Duplicate_2                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|col[5]~_Duplicate_3                                                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|col[6]                                                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|Mult8~mac                                                                                                                                                                                                                                                                                                                ; BY               ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|col[6]                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|col[6]~_Duplicate_1                                                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|col[6]~SCLR_LUT                                                                                                                                                                                                                                                                                                ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|col[6]~_Duplicate_1                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|Mult7~mac                                                                                                                                                                                                                                                                                                                ; BY               ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|col[6]~_Duplicate_1                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|col[6]~_Duplicate_2                                                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|col[6]~_Duplicate_2                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|Mult6~8                                                                                                                                                                                                                                                                                                                  ; AY               ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|col[6]~_Duplicate_2                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|col[6]~_Duplicate_3                                                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|col[7]                                                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|Mult8~mac                                                                                                                                                                                                                                                                                                                ; BY               ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|col[7]                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|col[7]~_Duplicate_1                                                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|col[7]~SCLR_LUT                                                                                                                                                                                                                                                                                                ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|col[7]~_Duplicate_1                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|Mult7~mac                                                                                                                                                                                                                                                                                                                ; BY               ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|col[7]~_Duplicate_1                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|col[7]~_Duplicate_2                                                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|col[7]~_Duplicate_2                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|Mult6~8                                                                                                                                                                                                                                                                                                                  ; AY               ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|col[7]~_Duplicate_2                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|col[7]~_Duplicate_3                                                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|col[8]                                                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|Mult8~mac                                                                                                                                                                                                                                                                                                                ; BY               ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|col[8]                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|col[8]~_Duplicate_1                                                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|col[8]~SCLR_LUT                                                                                                                                                                                                                                                                                                ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|col[8]~_Duplicate_1                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|Mult7~mac                                                                                                                                                                                                                                                                                                                ; BY               ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|col[8]~_Duplicate_1                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|col[8]~_Duplicate_2                                                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|col[8]~_Duplicate_2                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|Mult6~8                                                                                                                                                                                                                                                                                                                  ; AY               ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|col[8]~_Duplicate_2                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|col[8]~_Duplicate_3                                                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|col[9]                                                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|Mult8~mac                                                                                                                                                                                                                                                                                                                ; BY               ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|col[9]                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|col[9]~_Duplicate_1                                                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|col[9]~SCLR_LUT                                                                                                                                                                                                                                                                                                ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|col[9]~_Duplicate_1                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|Mult7~mac                                                                                                                                                                                                                                                                                                                ; BY               ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|col[9]~_Duplicate_1                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|col[9]~_Duplicate_2                                                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|col[9]~_Duplicate_2                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|Mult6~8                                                                                                                                                                                                                                                                                                                  ; AY               ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|col[9]~_Duplicate_2                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|col[9]~_Duplicate_3                                                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|col[10]                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|Mult8~mac                                                                                                                                                                                                                                                                                                                ; BY               ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|col[10]                                                                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|col[10]~_Duplicate_1                                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|col[10]~SCLR_LUT                                                                                                                                                                                                                                                                                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|col[10]~_Duplicate_1                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|Mult7~mac                                                                                                                                                                                                                                                                                                                ; BY               ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|col[10]~_Duplicate_1                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|col[10]~_Duplicate_2                                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|col[10]~_Duplicate_2                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|Mult6~8                                                                                                                                                                                                                                                                                                                  ; AY               ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|col[10]~_Duplicate_2                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|col[10]~_Duplicate_3                                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|col[11]                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|Mult8~mac                                                                                                                                                                                                                                                                                                                ; BY               ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|col[11]                                                                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|col[11]~_Duplicate_1                                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|col[11]~SCLR_LUT                                                                                                                                                                                                                                                                                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|col[11]~_Duplicate_1                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|Mult7~mac                                                                                                                                                                                                                                                                                                                ; BY               ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|col[11]~_Duplicate_1                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|col[11]~_Duplicate_2                                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|col[11]~_Duplicate_2                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|Mult6~8                                                                                                                                                                                                                                                                                                                  ; AY               ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|col[11]~_Duplicate_2                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|col[11]~_Duplicate_3                                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|col[12]                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|Mult8~mac                                                                                                                                                                                                                                                                                                                ; BY               ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|col[12]                                                                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|col[12]~_Duplicate_1                                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|col[12]~SCLR_LUT                                                                                                                                                                                                                                                                                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|col[12]~_Duplicate_1                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|Mult7~mac                                                                                                                                                                                                                                                                                                                ; BY               ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|col[12]~_Duplicate_1                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|col[12]~_Duplicate_2                                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|col[12]~_Duplicate_2                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|Mult6~8                                                                                                                                                                                                                                                                                                                  ; AY               ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|col[12]~_Duplicate_2                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|col[12]~_Duplicate_3                                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|col[13]                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|Mult8~mac                                                                                                                                                                                                                                                                                                                ; BY               ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|col[13]                                                                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|col[13]~_Duplicate_1                                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|col[13]~SCLR_LUT                                                                                                                                                                                                                                                                                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|col[13]~_Duplicate_1                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|Mult7~mac                                                                                                                                                                                                                                                                                                                ; BY               ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|col[13]~_Duplicate_1                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|col[13]~_Duplicate_2                                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|col[13]~_Duplicate_2                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|Mult6~8                                                                                                                                                                                                                                                                                                                  ; AY               ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|col[13]~_Duplicate_2                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|col[13]~_Duplicate_3                                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|col[14]                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|Mult8~mac                                                                                                                                                                                                                                                                                                                ; BY               ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|col[14]                                                                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|col[14]~_Duplicate_1                                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|col[14]~SCLR_LUT                                                                                                                                                                                                                                                                                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|col[14]~_Duplicate_1                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|Mult7~mac                                                                                                                                                                                                                                                                                                                ; BY               ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|col[14]~_Duplicate_1                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|col[14]~_Duplicate_2                                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|col[14]~_Duplicate_2                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|Mult6~8                                                                                                                                                                                                                                                                                                                  ; AY               ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|col[14]~_Duplicate_2                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|col[14]~_Duplicate_3                                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|col[15]                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|Mult8~mac                                                                                                                                                                                                                                                                                                                ; BY               ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|col[15]                                                                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|col[15]~_Duplicate_1                                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|col[15]~SCLR_LUT                                                                                                                                                                                                                                                                                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|col[15]~_Duplicate_1                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|Mult7~mac                                                                                                                                                                                                                                                                                                                ; BY               ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|col[15]~_Duplicate_1                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|col[15]~_Duplicate_2                                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|col[15]~_Duplicate_2                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|Mult6~8                                                                                                                                                                                                                                                                                                                  ; AY               ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|col[15]~_Duplicate_2                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|col[15]~_Duplicate_3                                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|dx_rep[0]                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|Mult12~mac                                                                                                                                                                                                                                                                                                               ; BY               ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|dx_rep[0]                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|dx_rep[0]~_Duplicate_1                                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|dx_rep[1]                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|Mult12~mac                                                                                                                                                                                                                                                                                                               ; BY               ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|dx_rep[1]                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|dx_rep[1]~_Duplicate_1                                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|dx_rep[2]                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|Mult12~mac                                                                                                                                                                                                                                                                                                               ; BY               ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|dx_rep[2]                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|dx_rep[2]~_Duplicate_1                                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|dx_rep[3]                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|Mult12~mac                                                                                                                                                                                                                                                                                                               ; BY               ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|dx_rep[3]                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|dx_rep[3]~_Duplicate_1                                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|dy_rep[0]                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|Mult10~mac                                                                                                                                                                                                                                                                                                               ; BY               ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|dy_rep[0]                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|dy_rep[0]~_Duplicate_1                                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|dy_rep[1]                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|Mult10~mac                                                                                                                                                                                                                                                                                                               ; BY               ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|dy_rep[1]                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|dy_rep[1]~_Duplicate_1                                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|dy_rep[2]                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|Mult10~mac                                                                                                                                                                                                                                                                                                               ; BY               ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|dy_rep[2]                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|dy_rep[2]~_Duplicate_1                                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|dy_rep[3]                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|Mult10~mac                                                                                                                                                                                                                                                                                                               ; BY               ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|dy_rep[3]                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|dy_rep[3]~_Duplicate_1                                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|row[0]                                                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|Mult8~mac                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|row[0]                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|row[0]~_Duplicate_1                                                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|row[0]~SCLR_LUT                                                                                                                                                                                                                                                                                                ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|row[0]~_Duplicate_1                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|Mult7~mac                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|row[0]~_Duplicate_1                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|row[0]~_Duplicate_2                                                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|row[0]~_Duplicate_2                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|Mult4~8                                                                                                                                                                                                                                                                                                                  ; AY               ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|row[0]~_Duplicate_2                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|row[0]~_Duplicate_3                                                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|row[1]                                                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|Mult8~mac                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|row[1]                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|row[1]~_Duplicate_1                                                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|row[1]~SCLR_LUT                                                                                                                                                                                                                                                                                                ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|row[1]~_Duplicate_1                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|Mult7~mac                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|row[1]~_Duplicate_1                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|row[1]~_Duplicate_2                                                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|row[1]~_Duplicate_2                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|Mult4~8                                                                                                                                                                                                                                                                                                                  ; AY               ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|row[1]~_Duplicate_2                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|row[1]~_Duplicate_3                                                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|row[2]                                                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|Mult8~mac                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|row[2]                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|row[2]~_Duplicate_1                                                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|row[2]~SCLR_LUT                                                                                                                                                                                                                                                                                                ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|row[2]~_Duplicate_1                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|Mult7~mac                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|row[2]~_Duplicate_1                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|row[2]~_Duplicate_2                                                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|row[2]~_Duplicate_2                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|Mult4~8                                                                                                                                                                                                                                                                                                                  ; AY               ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|row[2]~_Duplicate_2                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|row[2]~_Duplicate_3                                                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|row[3]                                                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|Mult8~mac                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|row[3]                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|row[3]~_Duplicate_1                                                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|row[3]~SCLR_LUT                                                                                                                                                                                                                                                                                                ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|row[3]~_Duplicate_1                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|Mult7~mac                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|row[3]~_Duplicate_1                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|row[3]~_Duplicate_2                                                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|row[3]~_Duplicate_2                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|Mult4~8                                                                                                                                                                                                                                                                                                                  ; AY               ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|row[3]~_Duplicate_2                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|row[3]~_Duplicate_3                                                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|row[4]                                                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|Mult8~mac                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|row[4]                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|row[4]~_Duplicate_1                                                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|row[4]~SCLR_LUT                                                                                                                                                                                                                                                                                                ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|row[4]~_Duplicate_1                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|Mult7~mac                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|row[4]~_Duplicate_1                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|row[4]~_Duplicate_2                                                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|row[4]~_Duplicate_2                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|Mult4~8                                                                                                                                                                                                                                                                                                                  ; AY               ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|row[4]~_Duplicate_2                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|row[4]~_Duplicate_3                                                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|row[5]                                                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|Mult8~mac                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|row[5]                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|row[5]~_Duplicate_1                                                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|row[5]~SCLR_LUT                                                                                                                                                                                                                                                                                                ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|row[5]~_Duplicate_1                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|Mult7~mac                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|row[5]~_Duplicate_1                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|row[5]~_Duplicate_2                                                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|row[5]~_Duplicate_2                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|Mult4~8                                                                                                                                                                                                                                                                                                                  ; AY               ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|row[5]~_Duplicate_2                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|row[5]~_Duplicate_3                                                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|row[6]                                                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|Mult8~mac                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|row[6]                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|row[6]~_Duplicate_1                                                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|row[6]~SCLR_LUT                                                                                                                                                                                                                                                                                                ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|row[6]~_Duplicate_1                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|Mult7~mac                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|row[6]~_Duplicate_1                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|row[6]~_Duplicate_2                                                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|row[6]~_Duplicate_2                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|Mult4~8                                                                                                                                                                                                                                                                                                                  ; AY               ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|row[6]~_Duplicate_2                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|row[6]~_Duplicate_3                                                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|row[7]                                                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|Mult8~mac                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|row[7]                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|row[7]~_Duplicate_1                                                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|row[7]~SCLR_LUT                                                                                                                                                                                                                                                                                                ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|row[7]~_Duplicate_1                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|Mult7~mac                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|row[7]~_Duplicate_1                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|row[7]~_Duplicate_2                                                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|row[7]~_Duplicate_2                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|Mult4~8                                                                                                                                                                                                                                                                                                                  ; AY               ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|row[7]~_Duplicate_2                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|row[7]~_Duplicate_3                                                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|row[8]                                                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|Mult8~mac                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|row[8]                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|row[8]~_Duplicate_1                                                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|row[8]~SCLR_LUT                                                                                                                                                                                                                                                                                                ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|row[8]~_Duplicate_1                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|Mult7~mac                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|row[8]~_Duplicate_1                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|row[8]~_Duplicate_2                                                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|row[8]~_Duplicate_2                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|Mult4~8                                                                                                                                                                                                                                                                                                                  ; AY               ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|row[8]~_Duplicate_2                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|row[8]~_Duplicate_3                                                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|row[9]                                                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|Mult8~mac                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|row[9]                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|row[9]~_Duplicate_1                                                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|row[9]~SCLR_LUT                                                                                                                                                                                                                                                                                                ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|row[9]~_Duplicate_1                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|Mult7~mac                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|row[9]~_Duplicate_1                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|row[9]~_Duplicate_2                                                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|row[9]~_Duplicate_2                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|Mult4~8                                                                                                                                                                                                                                                                                                                  ; AY               ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|row[9]~_Duplicate_2                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|row[9]~_Duplicate_3                                                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|row[10]                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|Mult8~mac                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|row[10]                                                                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|row[10]~_Duplicate_1                                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|row[10]~SCLR_LUT                                                                                                                                                                                                                                                                                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|row[10]~_Duplicate_1                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|Mult7~mac                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|row[10]~_Duplicate_1                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|row[10]~_Duplicate_2                                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|row[10]~_Duplicate_2                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|Mult4~8                                                                                                                                                                                                                                                                                                                  ; AY               ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|row[10]~_Duplicate_2                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|row[10]~_Duplicate_3                                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|row[11]                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|Mult8~mac                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|row[11]                                                                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|row[11]~_Duplicate_1                                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|row[11]~SCLR_LUT                                                                                                                                                                                                                                                                                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|row[11]~_Duplicate_1                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|Mult7~mac                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|row[11]~_Duplicate_1                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|row[11]~_Duplicate_2                                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|row[11]~_Duplicate_2                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|Mult4~8                                                                                                                                                                                                                                                                                                                  ; AY               ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|row[11]~_Duplicate_2                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|row[11]~_Duplicate_3                                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|row[12]                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|Mult8~mac                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|row[12]                                                                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|row[12]~_Duplicate_1                                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|row[12]~SCLR_LUT                                                                                                                                                                                                                                                                                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|row[12]~_Duplicate_1                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|Mult7~mac                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|row[12]~_Duplicate_1                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|row[12]~_Duplicate_2                                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|row[12]~_Duplicate_2                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|Mult4~8                                                                                                                                                                                                                                                                                                                  ; AY               ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|row[12]~_Duplicate_2                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|row[12]~_Duplicate_3                                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|row[13]                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|Mult8~mac                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|row[13]                                                                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|row[13]~_Duplicate_1                                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|row[13]~SCLR_LUT                                                                                                                                                                                                                                                                                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|row[13]~_Duplicate_1                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|Mult7~mac                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|row[13]~_Duplicate_1                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|row[13]~_Duplicate_2                                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|row[13]~_Duplicate_2                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|Mult4~8                                                                                                                                                                                                                                                                                                                  ; AY               ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|row[13]~_Duplicate_2                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|row[13]~_Duplicate_3                                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|row[14]                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|Mult8~mac                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|row[14]                                                                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|row[14]~_Duplicate_1                                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|row[14]~SCLR_LUT                                                                                                                                                                                                                                                                                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|row[14]~_Duplicate_1                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|Mult7~mac                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|row[14]~_Duplicate_1                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|row[14]~_Duplicate_2                                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|row[14]~_Duplicate_2                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|Mult4~8                                                                                                                                                                                                                                                                                                                  ; AY               ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|row[14]~_Duplicate_2                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|row[14]~_Duplicate_3                                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|row[15]                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|Mult8~mac                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|row[15]                                                                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|row[15]~_Duplicate_1                                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|row[15]~SCLR_LUT                                                                                                                                                                                                                                                                                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|row[15]~_Duplicate_1                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|Mult7~mac                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|row[15]~_Duplicate_1                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|row[15]~_Duplicate_2                                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|row[15]~_Duplicate_2                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|Mult4~8                                                                                                                                                                                                                                                                                                                  ; AY               ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|row[15]~_Duplicate_2                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|row[15]~_Duplicate_3                                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; coprocessor:coprocessor_inst|factor_in[1]                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|Mult0~8                                                                                                                                                                                                                                                                                                                  ; AY               ;                       ;
; coprocessor:coprocessor_inst|factor_in[1]                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|factor_in[1]~_Duplicate_1                                                                                                                                                                                                                                                                                                             ; Q                ;                       ;
; coprocessor:coprocessor_inst|factor_in[1]~_Duplicate_1                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|Mult1~8                                                                                                                                                                                                                                                                                                                  ; AY               ;                       ;
; coprocessor:coprocessor_inst|factor_in[1]~_Duplicate_1                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|factor_in[1]~_Duplicate_2                                                                                                                                                                                                                                                                                                             ; Q                ;                       ;
; coprocessor:coprocessor_inst|factor_in[1]~_Duplicate_2                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|Mult12~mac                                                                                                                                                                                                                                                                                                               ; AX               ;                       ;
; coprocessor:coprocessor_inst|factor_in[1]~_Duplicate_2                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|factor_in[1]~_Duplicate_3                                                                                                                                                                                                                                                                                                             ; Q                ;                       ;
; coprocessor:coprocessor_inst|factor_in[1]~_Duplicate_3                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|Mult10~mac                                                                                                                                                                                                                                                                                                               ; AX               ;                       ;
; coprocessor:coprocessor_inst|factor_in[1]~_Duplicate_3                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|factor_in[1]~_Duplicate_4                                                                                                                                                                                                                                                                                                             ; Q                ;                       ;
; coprocessor:coprocessor_inst|factor_in[2]                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|Mult0~8                                                                                                                                                                                                                                                                                                                  ; AY               ;                       ;
; coprocessor:coprocessor_inst|factor_in[2]                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|factor_in[2]~_Duplicate_1                                                                                                                                                                                                                                                                                                             ; Q                ;                       ;
; coprocessor:coprocessor_inst|factor_in[2]~_Duplicate_1                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|Mult1~8                                                                                                                                                                                                                                                                                                                  ; AY               ;                       ;
; coprocessor:coprocessor_inst|factor_in[2]~_Duplicate_1                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|factor_in[2]~_Duplicate_2                                                                                                                                                                                                                                                                                                             ; Q                ;                       ;
; coprocessor:coprocessor_inst|factor_in[2]~_Duplicate_2                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|Mult12~mac                                                                                                                                                                                                                                                                                                               ; AX               ;                       ;
; coprocessor:coprocessor_inst|factor_in[2]~_Duplicate_2                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|factor_in[2]~_Duplicate_3                                                                                                                                                                                                                                                                                                             ; Q                ;                       ;
; coprocessor:coprocessor_inst|factor_in[2]~_Duplicate_3                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|Mult10~mac                                                                                                                                                                                                                                                                                                               ; AX               ;                       ;
; coprocessor:coprocessor_inst|factor_in[2]~_Duplicate_3                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|factor_in[2]~_Duplicate_4                                                                                                                                                                                                                                                                                                             ; Q                ;                       ;
; coprocessor:coprocessor_inst|factor_reg[1]                                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|Mult6~8                                                                                                                                                                                                                                                                                                                  ; AX               ;                       ;
; coprocessor:coprocessor_inst|factor_reg[1]                                                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|factor_reg[1]~_Duplicate_1                                                                                                                                                                                                                                                                                                            ; Q                ;                       ;
; coprocessor:coprocessor_inst|factor_reg[1]~_Duplicate_1                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|Mult9~8                                                                                                                                                                                                                                                                                                                  ; AX               ;                       ;
; coprocessor:coprocessor_inst|factor_reg[1]~_Duplicate_1                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|factor_reg[1]~_Duplicate_2                                                                                                                                                                                                                                                                                                            ; Q                ;                       ;
; coprocessor:coprocessor_inst|factor_reg[1]~_Duplicate_2                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|Mult9~8                                                                                                                                                                                                                                                                                                                  ; AY               ;                       ;
; coprocessor:coprocessor_inst|factor_reg[1]~_Duplicate_2                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|factor_reg[1]~_Duplicate_3                                                                                                                                                                                                                                                                                                            ; Q                ;                       ;
; coprocessor:coprocessor_inst|factor_reg[1]~_Duplicate_3                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|Mult4~8                                                                                                                                                                                                                                                                                                                  ; AX               ;                       ;
; coprocessor:coprocessor_inst|factor_reg[1]~_Duplicate_3                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|factor_reg[1]~_Duplicate_4                                                                                                                                                                                                                                                                                                            ; Q                ;                       ;
; coprocessor:coprocessor_inst|factor_reg[2]                                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|Mult6~8                                                                                                                                                                                                                                                                                                                  ; AX               ;                       ;
; coprocessor:coprocessor_inst|factor_reg[2]                                                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|factor_reg[2]~_Duplicate_1                                                                                                                                                                                                                                                                                                            ; Q                ;                       ;
; coprocessor:coprocessor_inst|factor_reg[2]~_Duplicate_1                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|Mult9~8                                                                                                                                                                                                                                                                                                                  ; AX               ;                       ;
; coprocessor:coprocessor_inst|factor_reg[2]~_Duplicate_1                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|factor_reg[2]~_Duplicate_2                                                                                                                                                                                                                                                                                                            ; Q                ;                       ;
; coprocessor:coprocessor_inst|factor_reg[2]~_Duplicate_2                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|Mult9~8                                                                                                                                                                                                                                                                                                                  ; AY               ;                       ;
; coprocessor:coprocessor_inst|factor_reg[2]~_Duplicate_2                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|factor_reg[2]~_Duplicate_3                                                                                                                                                                                                                                                                                                            ; Q                ;                       ;
; coprocessor:coprocessor_inst|factor_reg[2]~_Duplicate_3                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|Mult4~8                                                                                                                                                                                                                                                                                                                  ; AX               ;                       ;
; coprocessor:coprocessor_inst|factor_reg[2]~_Duplicate_3                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|factor_reg[2]~_Duplicate_4                                                                                                                                                                                                                                                                                                            ; Q                ;                       ;
; coprocessor:coprocessor_inst|factor_reg[3]                                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|Mult6~8                                                                                                                                                                                                                                                                                                                  ; AX               ;                       ;
; coprocessor:coprocessor_inst|factor_reg[3]                                                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|factor_reg[3]~_Duplicate_1                                                                                                                                                                                                                                                                                                            ; Q                ;                       ;
; coprocessor:coprocessor_inst|factor_reg[3]~_Duplicate_1                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|Mult9~8                                                                                                                                                                                                                                                                                                                  ; AX               ;                       ;
; coprocessor:coprocessor_inst|factor_reg[3]~_Duplicate_1                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|factor_reg[3]~_Duplicate_2                                                                                                                                                                                                                                                                                                            ; Q                ;                       ;
; coprocessor:coprocessor_inst|factor_reg[3]~_Duplicate_2                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|Mult9~8                                                                                                                                                                                                                                                                                                                  ; AY               ;                       ;
; coprocessor:coprocessor_inst|factor_reg[3]~_Duplicate_2                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|factor_reg[3]~_Duplicate_3                                                                                                                                                                                                                                                                                                            ; Q                ;                       ;
; coprocessor:coprocessor_inst|factor_reg[3]~_Duplicate_3                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|alu:alu_inst|Mult4~8                                                                                                                                                                                                                                                                                                                  ; AX               ;                       ;
; coprocessor:coprocessor_inst|factor_reg[3]~_Duplicate_3                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; coprocessor:coprocessor_inst|factor_reg[3]~_Duplicate_4                                                                                                                                                                                                                                                                                                            ; Q                ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|row[3]~_Duplicate_3                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; coprocessor:coprocessor_inst|alu:alu_inst|row[3]~_Duplicate_3DUPLICATE                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|sum[0]                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; coprocessor:coprocessor_inst|alu:alu_inst|sum[0]~DUPLICATE                                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|sum[7]                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; coprocessor:coprocessor_inst|alu:alu_inst|sum[7]~DUPLICATE                                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; coprocessor:coprocessor_inst|alu:alu_inst|sum[15]                                                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; coprocessor:coprocessor_inst|alu:alu_inst|sum[15]~DUPLICATE                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|altsyncram_c7e2:altsyncram1|address_reg_b[0]                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|altsyncram_c7e2:altsyncram1|address_reg_b[0]~DUPLICATE                                                                                                                                                                                                                              ;                  ;                       ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|altsyncram_c7e2:altsyncram1|address_reg_b[1]                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|altsyncram_c7e2:altsyncram1|address_reg_b[1]~DUPLICATE                                                                                                                                                                                                                              ;                  ;                       ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|altsyncram_c7e2:altsyncram1|out_address_reg_a[1]                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|altsyncram_c7e2:altsyncram1|out_address_reg_a[1]~DUPLICATE                                                                                                                                                                                                                          ;                  ;                       ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|altsyncram_c7e2:altsyncram1|out_address_reg_a[2]                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|altsyncram_c7e2:altsyncram1|out_address_reg_a[2]~DUPLICATE                                                                                                                                                                                                                          ;                  ;                       ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_shift_cntr_reg[2]                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_shift_cntr_reg[2]~DUPLICATE                                                                                                                                                                                                                  ;                  ;                       ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[3]                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[3]~DUPLICATE                                                                                                                                                                              ;                  ;                       ;
; ram_initial:init|altsyncram:altsyncram_component|altsyncram_56r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_shift_cntr_reg[0]                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ram_initial:init|altsyncram:altsyncram_component|altsyncram_56r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_shift_cntr_reg[0]~DUPLICATE                                                                                                                                                                                                                 ;                  ;                       ;
; ram_initial:init|altsyncram:altsyncram_component|altsyncram_56r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_shift_cntr_reg[2]                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ram_initial:init|altsyncram:altsyncram_component|altsyncram_56r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_shift_cntr_reg[2]~DUPLICATE                                                                                                                                                                                                                 ;                  ;                       ;
; ram_initial:init|altsyncram:altsyncram_component|altsyncram_56r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[0]                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ram_initial:init|altsyncram:altsyncram_component|altsyncram_56r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[0]~DUPLICATE                                                                                                                                                                             ;                  ;                       ;
; ram_initial:init|altsyncram:altsyncram_component|altsyncram_56r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[3]                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ram_initial:init|altsyncram:altsyncram_component|altsyncram_56r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[3]~DUPLICATE                                                                                                                                                                             ;                  ;                       ;
; ram_initial:init|altsyncram:altsyncram_component|altsyncram_56r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[4]                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ram_initial:init|altsyncram:altsyncram_component|altsyncram_56r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[4]~DUPLICATE                                                                                                                                                                             ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[3]              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[3]~DUPLICATE              ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[1] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[1]~DUPLICATE ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[2] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[2]~DUPLICATE ;                  ;                       ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 2890 ) ; 0.00 % ( 0 / 2890 )        ; 0.00 % ( 0 / 2890 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 2890 ) ; 0.00 % ( 0 / 2890 )        ; 0.00 % ( 0 / 2890 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 2652 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; sld_hub:auto_hub               ; 0.00 % ( 0 / 221 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 17 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /home/aluno/Downloads/MichaelRosoft_Ultimate_Final2_plus/MichaelRosoft_Ultimate_Final/output_files/Coprocessor_MichaelRosoft.pin.


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+-------------------------------------------------------------+-----------------------+-------+
; Resource                                                    ; Usage                 ; %     ;
+-------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 1,257 / 32,070        ; 4 %   ;
; ALMs needed [=A-B+C]                                        ; 1,257                 ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 1,293 / 32,070        ; 4 %   ;
;         [a] ALMs used for LUT logic and registers           ; 125                   ;       ;
;         [b] ALMs used for LUT logic                         ; 1,092                 ;       ;
;         [c] ALMs used for registers                         ; 76                    ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 66 / 32,070           ; < 1 % ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 30 / 32,070           ; < 1 % ;
;         [a] Due to location constrained logic               ; 0                     ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 0                     ;       ;
;         [c] Due to LAB input limits                         ; 30                    ;       ;
;         [d] Due to virtual I/Os                             ; 0                     ;       ;
;                                                             ;                       ;       ;
; Difficulty packing design                                   ; Low                   ;       ;
;                                                             ;                       ;       ;
; Total LABs:  partially or completely used                   ; 215 / 3,207           ; 7 %   ;
;     -- Logic LABs                                           ; 215                   ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ;       ;
;                                                             ;                       ;       ;
; Combinational ALUT usage for logic                          ; 2,067                 ;       ;
;     -- 7 input functions                                    ; 34                    ;       ;
;     -- 6 input functions                                    ; 455                   ;       ;
;     -- 5 input functions                                    ; 282                   ;       ;
;     -- 4 input functions                                    ; 375                   ;       ;
;     -- <=3 input functions                                  ; 921                   ;       ;
; Combinational ALUT usage for route-throughs                 ; 78                    ;       ;
;                                                             ;                       ;       ;
; Dedicated logic registers                                   ; 420                   ;       ;
;     -- By type:                                             ;                       ;       ;
;         -- Primary logic registers                          ; 402 / 64,140          ; < 1 % ;
;         -- Secondary logic registers                        ; 18 / 64,140           ; < 1 % ;
;     -- By function:                                         ;                       ;       ;
;         -- Design implementation registers                  ; 402                   ;       ;
;         -- Routing optimization registers                   ; 18                    ;       ;
;                                                             ;                       ;       ;
; Virtual pins                                                ; 0                     ;       ;
; I/O pins                                                    ; 48 / 457              ; 11 %  ;
;     -- Clock pins                                           ; 3 / 8                 ; 38 %  ;
;     -- Dedicated input pins                                 ; 3 / 21                ; 14 %  ;
;                                                             ;                       ;       ;
; Hard processor system peripheral utilization                ;                       ;       ;
;     -- Boot from FPGA                                       ; 0 / 1 ( 0 % )         ;       ;
;     -- Clock resets                                         ; 0 / 1 ( 0 % )         ;       ;
;     -- Cross trigger                                        ; 0 / 1 ( 0 % )         ;       ;
;     -- S2F AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- F2S AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- AXI Lightweight                                      ; 0 / 1 ( 0 % )         ;       ;
;     -- SDRAM                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- Interrupts                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- JTAG                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- Loan I/O                                             ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU event standby                                    ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU general purpose                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- STM event                                            ; 0 / 1 ( 0 % )         ;       ;
;     -- TPIU trace                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- DMA                                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- CAN                                                  ; 0 / 2 ( 0 % )         ;       ;
;     -- EMAC                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- I2C                                                  ; 0 / 4 ( 0 % )         ;       ;
;     -- NAND Flash                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- QSPI                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- SDMMC                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- SPI Master                                           ; 0 / 2 ( 0 % )         ;       ;
;     -- SPI Slave                                            ; 0 / 2 ( 0 % )         ;       ;
;     -- UART                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- USB                                                  ; 0 / 2 ( 0 % )         ;       ;
;                                                             ;                       ;       ;
; M10K blocks                                                 ; 320 / 397             ; 81 %  ;
; Total MLAB memory bits                                      ; 0                     ;       ;
; Total block memory bits                                     ; 2,611,200 / 4,065,280 ; 64 %  ;
; Total block memory implementation bits                      ; 3,276,800 / 4,065,280 ; 81 %  ;
;                                                             ;                       ;       ;
; Total DSP Blocks                                            ; 14 / 87               ; 16 %  ;
;                                                             ;                       ;       ;
; Fractional PLLs                                             ; 1 / 6                 ; 17 %  ;
; Global signals                                              ; 2                     ;       ;
;     -- Global clocks                                        ; 2 / 16                ; 13 %  ;
;     -- Quadrant clocks                                      ; 0 / 66                ; 0 %   ;
;     -- Horizontal periphery clocks                          ; 0 / 18                ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 100               ; 0 %   ;
; SERDES Receivers                                            ; 0 / 100               ; 0 %   ;
; JTAGs                                                       ; 1 / 1                 ; 100 % ;
; ASMI blocks                                                 ; 0 / 1                 ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                 ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                 ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1                 ; 0 %   ;
; Impedance control blocks                                    ; 0 / 4                 ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 2                 ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 5.1% / 5.1% / 5.0%    ;       ;
; Peak interconnect usage (total/H/V)                         ; 18.0% / 18.4% / 17.0% ;       ;
; Maximum fan-out                                             ; 601                   ;       ;
; Highest non-global fan-out                                  ; 601                   ;       ;
; Total fan-out                                               ; 21023                 ;       ;
; Average fan-out                                             ; 6.98                  ;       ;
+-------------------------------------------------------------+-----------------------+-------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                                  ;
+-------------------------------------------------------------+-----------------------+-----------------------+--------------------------------+
; Statistic                                                   ; Top                   ; sld_hub:auto_hub      ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+-----------------------+-----------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 1172 / 32070 ( 4 % )  ; 85 / 32070 ( < 1 % )  ; 0 / 32070 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 1172                  ; 85                    ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 1193 / 32070 ( 4 % )  ; 100 / 32070 ( < 1 % ) ; 0 / 32070 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 103                   ; 22                    ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 1048                  ; 44                    ; 0                              ;
;         [c] ALMs used for registers                         ; 42                    ; 34                    ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ; 0                     ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 51 / 32070 ( < 1 % )  ; 15 / 32070 ( < 1 % )  ; 0 / 32070 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 30 / 32070 ( < 1 % )  ; 0 / 32070 ( 0 % )     ; 0 / 32070 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                     ; 0                     ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 0                     ; 0                     ; 0                              ;
;         [c] Due to LAB input limits                         ; 30                    ; 0                     ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                     ; 0                     ; 0                              ;
;                                                             ;                       ;                       ;                                ;
; Difficulty packing design                                   ; Low                   ; Low                   ; Low                            ;
;                                                             ;                       ;                       ;                                ;
; Total LABs:  partially or completely used                   ; 204 / 3207 ( 6 % )    ; 14 / 3207 ( < 1 % )   ; 0 / 3207 ( 0 % )               ;
;     -- Logic LABs                                           ; 204                   ; 14                    ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ; 0                     ; 0                              ;
;                                                             ;                       ;                       ;                                ;
; Combinational ALUT usage for logic                          ; 1958                  ; 109                   ; 0                              ;
;     -- 7 input functions                                    ; 32                    ; 2                     ; 0                              ;
;     -- 6 input functions                                    ; 432                   ; 23                    ; 0                              ;
;     -- 5 input functions                                    ; 252                   ; 30                    ; 0                              ;
;     -- 4 input functions                                    ; 363                   ; 12                    ; 0                              ;
;     -- <=3 input functions                                  ; 879                   ; 42                    ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 29                    ; 49                    ; 0                              ;
; Memory ALUT usage                                           ; 0                     ; 0                     ; 0                              ;
;     -- 64-address deep                                      ; 0                     ; 0                     ; 0                              ;
;     -- 32-address deep                                      ; 0                     ; 0                     ; 0                              ;
;                                                             ;                       ;                       ;                                ;
; Dedicated logic registers                                   ; 0                     ; 0                     ; 0                              ;
;     -- By type:                                             ;                       ;                       ;                                ;
;         -- Primary logic registers                          ; 290 / 64140 ( < 1 % ) ; 112 / 64140 ( < 1 % ) ; 0 / 64140 ( 0 % )              ;
;         -- Secondary logic registers                        ; 15 / 64140 ( < 1 % )  ; 3 / 64140 ( < 1 % )   ; 0 / 64140 ( 0 % )              ;
;     -- By function:                                         ;                       ;                       ;                                ;
;         -- Design implementation registers                  ; 290                   ; 112                   ; 0                              ;
;         -- Routing optimization registers                   ; 15                    ; 3                     ; 0                              ;
;                                                             ;                       ;                       ;                                ;
;                                                             ;                       ;                       ;                                ;
; Virtual pins                                                ; 0                     ; 0                     ; 0                              ;
; I/O pins                                                    ; 47                    ; 0                     ; 1                              ;
; I/O registers                                               ; 0                     ; 0                     ; 0                              ;
; Total block memory bits                                     ; 2611200               ; 0                     ; 0                              ;
; Total block memory implementation bits                      ; 3276800               ; 0                     ; 0                              ;
; JTAG                                                        ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )         ; 1 / 1 ( 100 % )                ;
; M10K block                                                  ; 320 / 397 ( 80 % )    ; 0 / 397 ( 0 % )       ; 0 / 397 ( 0 % )                ;
; DSP block                                                   ; 14 / 87 ( 16 % )      ; 0 / 87 ( 0 % )        ; 0 / 87 ( 0 % )                 ;
; Clock enable block                                          ; 0 / 116 ( 0 % )       ; 0 / 116 ( 0 % )       ; 2 / 116 ( 1 % )                ;
; Fractional PLL                                              ; 0 / 6 ( 0 % )         ; 0 / 6 ( 0 % )         ; 1 / 6 ( 16 % )                 ;
; PLL Output Counter                                          ; 0 / 54 ( 0 % )        ; 0 / 54 ( 0 % )        ; 1 / 54 ( 1 % )                 ;
; PLL Reconfiguration Block                                   ; 0 / 6 ( 0 % )         ; 0 / 6 ( 0 % )         ; 1 / 6 ( 16 % )                 ;
; PLL Reference Clock Select Block                            ; 0 / 6 ( 0 % )         ; 0 / 6 ( 0 % )         ; 1 / 6 ( 16 % )                 ;
;                                                             ;                       ;                       ;                                ;
; Connections                                                 ;                       ;                       ;                                ;
;     -- Input Connections                                    ; 1194                  ; 172                   ; 1                              ;
;     -- Registered Input Connections                         ; 317                   ; 123                   ; 0                              ;
;     -- Output Connections                                   ; 20                    ; 266                   ; 1081                           ;
;     -- Registered Output Connections                        ; 16                    ; 266                   ; 0                              ;
;                                                             ;                       ;                       ;                                ;
; Internal Connections                                        ;                       ;                       ;                                ;
;     -- Total Connections                                    ; 29843                 ; 1218                  ; 1123                           ;
;     -- Registered Connections                               ; 17410                 ; 915                   ; 0                              ;
;                                                             ;                       ;                       ;                                ;
; External Connections                                        ;                       ;                       ;                                ;
;     -- Top                                                  ; 0                     ; 285                   ; 929                            ;
;     -- sld_hub:auto_hub                                     ; 285                   ; 0                     ; 153                            ;
;     -- hard_block:auto_generated_inst                       ; 929                   ; 153                   ; 0                              ;
;                                                             ;                       ;                       ;                                ;
; Partition Interface                                         ;                       ;                       ;                                ;
;     -- Input Ports                                          ; 48                    ; 74                    ; 5                              ;
;     -- Output Ports                                         ; 58                    ; 91                    ; 11                             ;
;     -- Bidir Ports                                          ; 0                     ; 0                     ; 0                              ;
;                                                             ;                       ;                       ;                                ;
; Registered Ports                                            ;                       ;                       ;                                ;
;     -- Registered Input Ports                               ; 0                     ; 3                     ; 0                              ;
;     -- Registered Output Ports                              ; 0                     ; 53                    ; 0                              ;
;                                                             ;                       ;                       ;                                ;
; Port Connectivity                                           ;                       ;                       ;                                ;
;     -- Input Ports driven by GND                            ; 0                     ; 2                     ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                     ; 28                    ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                     ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                     ; 0                     ; 0                              ;
;     -- Input Ports with no Source                           ; 0                     ; 46                    ; 0                              ;
;     -- Output Ports with no Source                          ; 0                     ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                     ; 51                    ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                     ; 60                    ; 0                              ;
+-------------------------------------------------------------+-----------------------+-----------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                     ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name            ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; algo_sel[0]     ; AC9   ; 3A       ; 4            ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; algo_sel[1]     ; AD10  ; 3A       ; 4            ; 0            ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; algo_sel[2]     ; AE12  ; 3A       ; 2            ; 0            ; 57           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; clk             ; AF14  ; 3B       ; 32           ; 0            ; 0            ; 155                   ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; factor_out[0]   ; AB12  ; 3A       ; 12           ; 0            ; 17           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; factor_out[1]   ; AC12  ; 3A       ; 16           ; 0            ; 0            ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; rst_n           ; AA14  ; 3B       ; 36           ; 0            ; 0            ; 158                   ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; start           ; AJ25  ; 4A       ; 74           ; 0            ; 91           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; start_frame_btn ; AA15  ; 3B       ; 36           ; 0            ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; LEDS[0]  ; V16   ; 4A       ; 52           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDS[1]  ; W16   ; 4A       ; 52           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDS[2]  ; V17   ; 4A       ; 60           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDS[3]  ; V18   ; 4A       ; 80           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDS[4]  ; W17   ; 4A       ; 60           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDS[5]  ; W19   ; 4A       ; 80           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDS[6]  ; Y19   ; 4A       ; 84           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDS[7]  ; W20   ; 5A       ; 89           ; 6            ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDS[8]  ; W21   ; 5A       ; 89           ; 8            ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDS[9]  ; Y21   ; 5A       ; 89           ; 6            ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; blank    ; F10   ; 8A       ; 6            ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; blue[0]  ; B13   ; 8A       ; 40           ; 81           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; blue[1]  ; G13   ; 8A       ; 28           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; blue[2]  ; H13   ; 8A       ; 20           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; blue[3]  ; F14   ; 8A       ; 36           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; blue[4]  ; H14   ; 8A       ; 28           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; blue[5]  ; F15   ; 8A       ; 36           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; blue[6]  ; G15   ; 8A       ; 40           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; blue[7]  ; J14   ; 8A       ; 32           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; clk_vga  ; A11   ; 8A       ; 38           ; 81           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; green[0] ; J9    ; 8A       ; 4            ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; green[1] ; J10   ; 8A       ; 4            ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; green[2] ; H12   ; 8A       ; 20           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; green[3] ; G10   ; 8A       ; 6            ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; green[4] ; G11   ; 8A       ; 10           ; 81           ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; green[5] ; G12   ; 8A       ; 10           ; 81           ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; green[6] ; F11   ; 8A       ; 18           ; 81           ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; green[7] ; E11   ; 8A       ; 18           ; 81           ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hsync    ; B11   ; 8A       ; 36           ; 81           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; red[0]   ; A13   ; 8A       ; 40           ; 81           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; red[1]   ; C13   ; 8A       ; 38           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; red[2]   ; E13   ; 8A       ; 26           ; 81           ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; red[3]   ; B12   ; 8A       ; 38           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; red[4]   ; C12   ; 8A       ; 36           ; 81           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; red[5]   ; D12   ; 8A       ; 22           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; red[6]   ; E12   ; 8A       ; 22           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; red[7]   ; F13   ; 8A       ; 26           ; 81           ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; sync     ; C10   ; 8A       ; 28           ; 81           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; vsync    ; D11   ; 8A       ; 34           ; 81           ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+----------------------------------------------------------------------------+
; I/O Bank Usage                                                             ;
+----------+------------------+---------------+--------------+---------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+------------------+---------------+--------------+---------------+
; B2L      ; 0 / 0 ( -- )     ; --            ; --           ; --            ;
; B1L      ; 0 / 0 ( -- )     ; --            ; --           ; --            ;
; 3A       ; 5 / 32 ( 16 % )  ; 2.5V          ; --           ; 2.5V          ;
; 3B       ; 3 / 48 ( 6 % )   ; 2.5V          ; --           ; 2.5V          ;
; 4A       ; 8 / 80 ( 10 % )  ; 2.5V          ; --           ; 2.5V          ;
; 5A       ; 3 / 32 ( 9 % )   ; 2.5V          ; --           ; 2.5V          ;
; 5B       ; 0 / 16 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 6B       ; 0 / 44 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 6A       ; 0 / 56 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 0 / 19 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7B       ; 0 / 22 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7C       ; 0 / 12 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7D       ; 0 / 14 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 29 / 80 ( 36 % ) ; 2.5V          ; --           ; 2.5V          ;
+----------+------------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                  ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank       ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ; 493        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A4       ; 491        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A5       ; 489        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A6       ; 487        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A7       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A8       ; 473        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 471        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A10      ; 465        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A11      ; 463        ; 8A             ; clk_vga                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A13      ; 461        ; 8A             ; red[0]                          ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A14      ; 455        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 447        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A16      ; 439        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A18      ; 425        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A19      ; 423        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A20      ; 415        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A21      ; 411        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A23      ; 395        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A24      ; 391        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A25      ; 389        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A26      ; 382        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A28      ; 380        ; 7A             ; ^HPS_TRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A29      ; 378        ; 7A             ; ^HPS_TMS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; AA6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA7      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA8      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA9      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA10     ;            ; 3A             ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA11     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA12     ; 74         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA13     ; 90         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA14     ; 122        ; 3B             ; rst_n                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA15     ; 120        ; 3B             ; start_frame_btn                 ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA16     ; 146        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA17     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA18     ; 168        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA19     ; 176        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA20     ; 200        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA21     ; 210        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA22     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA23     ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AA24     ; 228        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA25     ; 224        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA26     ; 252        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA27     ;            ; 5B             ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA28     ; 251        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA29     ;            ; 5B             ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AA30     ; 250        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB4      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB6      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB7      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB8      ; 43         ; 3A             ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB9      ; 42         ; 3A             ; altera_reserved_tdo             ; output ; 2.5 V        ;                     ; --           ; N               ; no       ; Off          ;
; AB10     ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AB11     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB12     ; 72         ; 3A             ; factor_out[0]                   ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB13     ; 88         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB14     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB15     ; 106        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB16     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB17     ; 144        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB18     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB19     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB20     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB21     ; 208        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB22     ; 225        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB23     ; 227        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB24     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB25     ; 230        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB26     ; 226        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB27     ; 254        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB28     ; 249        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB29     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB30     ; 248        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC5      ; 46         ; 3A             ; altera_reserved_tck             ; input  ; 2.5 V        ;                     ; --           ; N               ; no       ; Off          ;
; AC6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC7      ; 45         ; 3A             ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AC8      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC9      ; 58         ; 3A             ; algo_sel[0]                     ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC10     ;            ; 3A             ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC11     ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC12     ; 82         ; 3A             ; factor_out[1]                   ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC13     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC14     ; 104        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC15     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC16     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC17     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC18     ; 162        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC19     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC20     ; 186        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC21     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC22     ; 207        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC23     ; 205        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC24     ;            ; 5A             ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC25     ; 215        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC26     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC27     ; 242        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC28     ; 245        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC29     ; 247        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC30     ; 259        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD3      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD4      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD6      ;            ; 3A             ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AD7      ; 62         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD8      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD9      ; 55         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD10     ; 56         ; 3A             ; algo_sel[1]                     ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD11     ; 54         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD12     ; 80         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD13     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD14     ; 98         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD15     ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD16     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD17     ; 160        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD18     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD19     ; 184        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD20     ; 199        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD21     ; 197        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD22     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD23     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD24     ; 211        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD25     ; 213        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD26     ; 240        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD27     ; 222        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD28     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD29     ; 255        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD30     ; 257        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE5      ; 49         ; 3A             ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE6      ; 51         ; 3A             ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE7      ; 60         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE8      ; 47         ; 3A             ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE9      ; 53         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE10     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE11     ; 59         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE12     ; 52         ; 3A             ; algo_sel[2]                     ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE13     ; 95         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE14     ; 96         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE15     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE16     ; 139        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE17     ; 135        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE18     ; 167        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE19     ; 165        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE20     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE21     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE22     ; 191        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE23     ; 189        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE24     ; 209        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE25     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE26     ; 220        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE27     ; 229        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE28     ; 231        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE29     ; 253        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE30     ;            ; 5B             ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF4      ; 66         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF5      ; 64         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF6      ; 75         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF7      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF8      ; 70         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF9      ; 67         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF10     ; 57         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF11     ; 87         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF12     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF13     ; 93         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF14     ; 114        ; 3B             ; clk                             ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF15     ; 112        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF16     ; 137        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF17     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF18     ; 133        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF19     ; 159        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF20     ; 175        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF21     ; 173        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF22     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF23     ; 183        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF24     ; 181        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF25     ; 206        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF26     ; 204        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF27     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF28     ; 235        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AF29     ; 237        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AF30     ; 239        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AG1      ; 71         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG2      ; 83         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG3      ; 63         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG4      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG5      ; 78         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG6      ; 73         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG7      ; 68         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG8      ; 65         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG9      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG10     ; 86         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG11     ; 85         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG12     ; 103        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG13     ; 101        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG14     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG15     ; 127        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG16     ; 134        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG17     ; 132        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG18     ; 150        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG19     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG20     ; 157        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG21     ; 143        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG22     ; 166        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG23     ; 163        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG24     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG25     ; 190        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG26     ; 203        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG27     ; 212        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AG28     ; 233        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AG29     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG30     ; 243        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AH1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH2      ; 69         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH3      ; 81         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH4      ; 61         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH5      ; 76         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH7      ; 115        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH8      ; 113        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH9      ; 84         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH10     ; 118        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH11     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH12     ; 126        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH13     ; 111        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH14     ; 109        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH15     ; 125        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH16     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AH17     ; 147        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH18     ; 145        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH19     ; 148        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH20     ; 141        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH21     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH22     ; 164        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH23     ; 174        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH24     ; 161        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH25     ; 188        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH26     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AH27     ; 201        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH28     ; 214        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AH29     ; 218        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AH30     ; 241        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AJ1      ; 79         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ2      ; 77         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ4      ; 94         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ5      ; 99         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ6      ; 102        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ7      ; 100        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ8      ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ9      ; 110        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ10     ; 116        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ11     ; 119        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ12     ; 124        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ13     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ14     ; 131        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ15     ;            ; 3B             ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ16     ; 142        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ17     ; 151        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ18     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ19     ; 155        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ20     ; 158        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ21     ; 156        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ22     ; 172        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ23     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ24     ; 182        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ25     ; 180        ; 4A             ; start                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ26     ; 187        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ27     ; 195        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ28     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ29     ; 216        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AJ30     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK2      ; 91         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK3      ; 89         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK4      ; 92         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK6      ; 97         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK7      ; 107        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK8      ; 105        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK9      ; 108        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK10     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AK11     ; 117        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK12     ; 123        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK13     ; 121        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK14     ; 129        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK15     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK16     ; 140        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK17     ;            ; 4A             ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AK18     ; 149        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK19     ; 153        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK20     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AK21     ; 171        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK22     ; 169        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK23     ; 179        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK24     ; 177        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK25     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK26     ; 185        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK27     ; 193        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK28     ; 198        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK29     ; 196        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B1       ; 509        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B2       ; 507        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B3       ; 513        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B4       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B5       ; 512        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B6       ; 510        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ; 477        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B8       ; 481        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B10      ;            ; 8A             ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B11      ; 469        ; 8A             ; hsync                           ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B12      ; 464        ; 8A             ; red[3]                          ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B13      ; 459        ; 8A             ; blue[0]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B15      ; 451        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B16      ; 441        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B17      ; 431        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B18      ; 418        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B20      ; 417        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B21      ; 413        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B22      ; 399        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B23      ; 397        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B25      ; 387        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B26      ; 386        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B27      ; 381        ; 7A             ; ^HPS_TDI                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B28      ; 376        ; 7A             ; ^HPS_TDO                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B30      ; 365        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C2       ; 517        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C3       ; 511        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C4       ; 501        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C5       ; 497        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C7       ; 475        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C8       ; 479        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 485        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C10      ; 483        ; 8A             ; sync                            ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C11      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C12      ; 467        ; 8A             ; red[4]                          ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C13      ; 462        ; 8A             ; red[1]                          ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C14      ; 448        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C15      ; 453        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C17      ; 433        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C18      ; 435        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C19      ; 427        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C20      ; 421        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C21      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C22      ; 396        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C23      ; 401        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C24      ; 393        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C25      ; 388        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C26      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C27      ; 374        ; 7A             ; ^HPS_nRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C28      ; 369        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C29      ; 367        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C30      ; 363        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D1       ; 529        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D2       ; 515        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D4       ; 521        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D5       ; 499        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D6       ; 495        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D7       ; 505        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D8       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D9       ; 480        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D10      ; 472        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D11      ; 470        ; 8A             ; vsync                           ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D12      ; 496        ; 8A             ; red[5]                          ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D14      ; 446        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D15      ; 449        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D16      ; 445        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D17      ; 440        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; 7C             ; VCCIO7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ; 426        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D20      ; 420        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D21      ; 419        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D22      ; 402        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D23      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D24      ; 404        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D25      ; 384        ; 7A             ; ^HPS_CLK1                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D26      ; 373        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D27      ; 371        ; 6A             ; HPS_RZQ_0                       ;        ;              ;                     ; --           ;                 ; no       ; On           ;
; D28      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D29      ; 361        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D30      ; 359        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E1       ; 527        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E2       ; 525        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E3       ; 523        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E4       ; 519        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E5       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E6       ; 533        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E7       ; 531        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E8       ; 503        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E9       ; 478        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E11      ; 504        ; 8A             ; green[7]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E12      ; 494        ; 8A             ; red[6]                          ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E13      ; 488        ; 8A             ; red[2]                          ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E14      ; 454        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E15      ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E16      ; 443        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ; 438        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E18      ; 437        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E19      ; 424        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E20      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E21      ; 412        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E22      ;            ; 7A, 7B, 7C, 7D ; VREFB7A7B7C7DN0_HPS             ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; E23      ; 394        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E24      ; 403        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E26      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E27      ; 357        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E28      ; 351        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E29      ; 353        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ; 539        ; 9A             ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ; 541        ; 9A             ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F6       ; 537        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F8       ; 536        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F9       ; 534        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F10      ; 528        ; 8A             ; blank                           ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F11      ; 502        ; 8A             ; green[6]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F12      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F13      ; 486        ; 8A             ; red[7]                          ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F14      ; 468        ; 8A             ; blue[3]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F15      ; 466        ; 8A             ; blue[5]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F16      ; 442        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F18      ; 430        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F19      ; 410        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F20      ; 407        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F21      ; 409        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F22      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F23      ; 375        ; 7A             ; ^HPS_nPOR                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F24      ; 383        ; 7A             ; ^HPS_PORSEL                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F25      ; 385        ; 7A             ; ^HPS_CLK2                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F26      ; 341        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F28      ; 345        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F29      ; 349        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F30      ; 347        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G1       ;            ;                ; RREF                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G5       ; 542        ; 9A             ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 543        ; 9A             ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G7       ; 535        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G8       ; 492        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G9       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G10      ; 526        ; 8A             ; green[3]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G11      ; 520        ; 8A             ; green[4]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G12      ; 518        ; 8A             ; green[5]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G13      ; 484        ; 8A             ; blue[1]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G14      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G15      ; 460        ; 8A             ; blue[6]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G16      ; 444        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 436        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G18      ; 432        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G19      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G20      ; 416        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G21      ; 392        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G22      ; 400        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G23      ; 377        ; 7A             ; ^VCCRSTCLK_HPS                  ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G25      ; 370        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G26      ; 362        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G27      ; 339        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; G28      ; 335        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G29      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G30      ; 343        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H7       ; 508        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H8       ; 490        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H9       ;            ; --             ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; H10      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H12      ; 500        ; 8A             ; green[2]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H13      ; 498        ; 8A             ; blue[2]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H14      ; 482        ; 8A             ; blue[4]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H15      ; 458        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H16      ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H17      ; 434        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H18      ; 422        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H19      ; 406        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H20      ; 398        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H21      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H22      ; 379        ; 7A             ; ^HPS_TCK                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H23      ; 390        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H24      ; 364        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H25      ; 368        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H26      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H27      ; 360        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H28      ; 333        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H29      ; 331        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H30      ; 337        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J5       ; 545        ; 9A             ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ; 547        ; 9A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J7       ; 506        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J9       ; 532        ; 8A             ; green[0]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J10      ; 530        ; 8A             ; green[1]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J11      ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J12      ; 516        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J13      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J14      ; 476        ; 8A             ; blue[7]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J15      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J16      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J17      ;            ; 7C             ; VCCPD7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J19      ; 408        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J20      ;            ; --             ; VCCRSTCLK_HPS                   ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J21      ;            ; --             ; VCC_AUX_SHARED                  ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J22      ; 372        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J23      ; 354        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J24      ; 352        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J25      ; 344        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J26      ; 323        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J27      ; 346        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J28      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J29      ; 327        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J30      ; 329        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K6       ; 540        ; 9A             ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K7       ; 522        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K8       ; 524        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K9       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K12      ; 514        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K13      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K14      ; 474        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K16      ;            ; 7D             ; VCCPD7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K17      ; 414        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K18      ;            ; 7B             ; VCCPD7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K19      ;            ; 7A             ; VCCPD7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K21      ; 366        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K22      ; 336        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K23      ; 338        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K24      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K26      ; 322        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K27      ; 319        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K28      ; 325        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K29      ; 321        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K30      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 544        ; 9A             ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L8       ; 538        ; 9A             ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L9       ; 546        ; 9A             ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L12      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L20      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L21      ;            ; --             ; VCCPLL_HPS                      ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L23      ; 350        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L24      ; 328        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L25      ; 330        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L26      ; 320        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L27      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L28      ; 313        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L29      ; 315        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L30      ; 317        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M6       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M17      ; 450        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M19      ; 334        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M22      ; 308        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M23      ; 348        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M24      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M25      ; 324        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M26      ; 314        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M27      ; 312        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M28      ; 309        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M30      ; 311        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N7       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ; 452        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ; 332        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N20      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N21      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N22      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N23      ; 310        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N24      ; 318        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N25      ; 316        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N26      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N27      ; 297        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N28      ; 303        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N29      ; 305        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N30      ; 307        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P6       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P15      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P22      ; 294        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P23      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P24      ; 290        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P25      ; 288        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P26      ; 298        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P27      ; 296        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P28      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P29      ; 299        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P30      ; 301        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R7       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R18      ; 302        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R19      ; 300        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R20      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R21      ; 286        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R22      ; 284        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R23      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R24      ; 272        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R25      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R26      ; 280        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R27      ; 282        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R28      ; 293        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R29      ; 295        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T6       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T21      ; 278        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T22      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T23      ; 270        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T24      ; 268        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T25      ; 266        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T26      ; 304        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T28      ; 287        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T29      ; 289        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T30      ; 291        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U7       ; 50         ; 3A             ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; U8       ; 48         ; 3A             ; altera_reserved_tdi             ; input  ; 2.5 V        ;                     ; --           ; N               ; no       ; Off          ;
; U9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U19      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U20      ; 276        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U21      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U23      ;            ; 5B             ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U25      ; 264        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U26      ; 306        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U27      ; 273        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U28      ; 285        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U30      ; 283        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; V1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V6       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V9       ; 44         ; 3A             ; altera_reserved_tms             ; input  ; 2.5 V        ;                     ; --           ; N               ; no       ; Off          ;
; V10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V16      ; 138        ; 4A             ; LEDS[0]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V17      ; 154        ; 4A             ; LEDS[2]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V18      ; 194        ; 4A             ; LEDS[3]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V20      ; 292        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V21      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V22      ;            ; 5A             ; VCCPD5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V23      ; 236        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V24      ;            ; 5A             ; VCCPD5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V25      ; 246        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V26      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V27      ; 265        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V28      ; 271        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V29      ; 275        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V30      ; 281        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W15      ; 130        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W16      ; 136        ; 4A             ; LEDS[1]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W17      ; 152        ; 4A             ; LEDS[4]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W19      ; 192        ; 4A             ; LEDS[5]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W20      ; 217        ; 5A             ; LEDS[7]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W21      ; 221        ; 5A             ; LEDS[8]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W22      ; 223        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W23      ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W24      ; 238        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W25      ; 244        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W26      ; 274        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W27      ; 261        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W28      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W29      ; 279        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W30      ; 277        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y6       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y16      ; 128        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y17      ; 170        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y18      ; 178        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y19      ; 202        ; 4A             ; LEDS[6]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y21      ; 219        ; 5A             ; LEDS[9]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y22      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y23      ; 232        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y24      ; 234        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y26      ; 256        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y27      ; 258        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y28      ; 269        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y29      ; 263        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------+
; I/O Assignment Warnings                         ;
+-----------------+-------------------------------+
; Pin Name        ; Reason                        ;
+-----------------+-------------------------------+
; start           ; Incomplete set of assignments ;
; red[0]          ; Incomplete set of assignments ;
; red[1]          ; Incomplete set of assignments ;
; red[2]          ; Incomplete set of assignments ;
; red[3]          ; Incomplete set of assignments ;
; red[4]          ; Incomplete set of assignments ;
; red[5]          ; Incomplete set of assignments ;
; red[6]          ; Incomplete set of assignments ;
; red[7]          ; Incomplete set of assignments ;
; green[0]        ; Incomplete set of assignments ;
; green[1]        ; Incomplete set of assignments ;
; green[2]        ; Incomplete set of assignments ;
; green[3]        ; Incomplete set of assignments ;
; green[4]        ; Incomplete set of assignments ;
; green[5]        ; Incomplete set of assignments ;
; green[6]        ; Incomplete set of assignments ;
; green[7]        ; Incomplete set of assignments ;
; blue[0]         ; Incomplete set of assignments ;
; blue[1]         ; Incomplete set of assignments ;
; blue[2]         ; Incomplete set of assignments ;
; blue[3]         ; Incomplete set of assignments ;
; blue[4]         ; Incomplete set of assignments ;
; blue[5]         ; Incomplete set of assignments ;
; blue[6]         ; Incomplete set of assignments ;
; blue[7]         ; Incomplete set of assignments ;
; hsync           ; Incomplete set of assignments ;
; vsync           ; Incomplete set of assignments ;
; sync            ; Incomplete set of assignments ;
; clk_vga         ; Incomplete set of assignments ;
; blank           ; Incomplete set of assignments ;
; LEDS[0]         ; Incomplete set of assignments ;
; LEDS[1]         ; Incomplete set of assignments ;
; LEDS[2]         ; Incomplete set of assignments ;
; LEDS[3]         ; Incomplete set of assignments ;
; LEDS[4]         ; Incomplete set of assignments ;
; LEDS[5]         ; Incomplete set of assignments ;
; LEDS[6]         ; Incomplete set of assignments ;
; LEDS[7]         ; Incomplete set of assignments ;
; LEDS[8]         ; Incomplete set of assignments ;
; LEDS[9]         ; Incomplete set of assignments ;
; rst_n           ; Incomplete set of assignments ;
; clk             ; Incomplete set of assignments ;
; algo_sel[2]     ; Incomplete set of assignments ;
; algo_sel[0]     ; Incomplete set of assignments ;
; factor_out[0]   ; Incomplete set of assignments ;
; factor_out[1]   ; Incomplete set of assignments ;
; algo_sel[1]     ; Incomplete set of assignments ;
; start_frame_btn ; Incomplete set of assignments ;
; start           ; Missing location assignment   ;
+-----------------+-------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage Summary                                                                                                                ;
+-----------------------------------------------------------------------------------------------------+----------------------------+
;                                                                                                     ;                            ;
+-----------------------------------------------------------------------------------------------------+----------------------------+
; pll100mhz_0002:pll100mhz_inst|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL                ;                            ;
;     -- PLL Type                                                                                     ; Integer PLL                ;
;     -- PLL Location                                                                                 ; FRACTIONALPLL_X0_Y15_N0    ;
;     -- PLL Feedback clock type                                                                      ; none                       ;
;     -- PLL Bandwidth                                                                                ; Auto                       ;
;         -- PLL Bandwidth Range                                                                      ; 2100000 to 1400000 Hz      ;
;     -- Reference Clock Frequency                                                                    ; 50.0 MHz                   ;
;     -- Reference Clock Sourced by                                                                   ; Dedicated Pin              ;
;     -- PLL VCO Frequency                                                                            ; 300.0 MHz                  ;
;     -- PLL Operation Mode                                                                           ; Direct                     ;
;     -- PLL Freq Min Lock                                                                            ; 50.000000 MHz              ;
;     -- PLL Freq Max Lock                                                                            ; 133.333333 MHz             ;
;     -- PLL Enable                                                                                   ; On                         ;
;     -- PLL Fractional Division                                                                      ; N/A                        ;
;     -- M Counter                                                                                    ; 12                         ;
;     -- N Counter                                                                                    ; 2                          ;
;     -- IOPLL Self RST                                                                               ; Off                        ;
;     -- PLL Refclk Select                                                                            ;                            ;
;             -- PLL Refclk Select Location                                                           ; PLLREFCLKSELECT_X0_Y21_N0  ;
;             -- PLL Reference Clock Input 0 source                                                   ; clk_0                      ;
;             -- PLL Reference Clock Input 1 source                                                   ; ref_clk1                   ;
;             -- ADJPLLIN source                                                                      ; N/A                        ;
;             -- CORECLKIN source                                                                     ; N/A                        ;
;             -- IQTXRXCLKIN source                                                                   ; N/A                        ;
;             -- PLLIQCLKIN source                                                                    ; N/A                        ;
;             -- RXIQCLKIN source                                                                     ; N/A                        ;
;             -- CLKIN(0) source                                                                      ; clk~input                  ;
;             -- CLKIN(1) source                                                                      ; N/A                        ;
;             -- CLKIN(2) source                                                                      ; N/A                        ;
;             -- CLKIN(3) source                                                                      ; N/A                        ;
;     -- PLL Output Counter                                                                           ;                            ;
;         -- pll100mhz_0002:pll100mhz_inst|altera_pll:altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER ;                            ;
;             -- Output Clock Frequency                                                               ; 100.0 MHz                  ;
;             -- Output Clock Location                                                                ; PLLOUTPUTCOUNTER_X0_Y21_N1 ;
;             -- C Counter Odd Divider Even Duty Enable                                               ; On                         ;
;             -- Duty Cycle                                                                           ; 50.0000                    ;
;             -- Phase Shift                                                                          ; 0.000000 degrees           ;
;             -- C Counter                                                                            ; 3                          ;
;             -- C Counter PH Mux PRST                                                                ; 0                          ;
;             -- C Counter PRST                                                                       ; 1                          ;
;                                                                                                     ;                            ;
+-----------------------------------------------------------------------------------------------------+----------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------+--------------+
; Compilation Hierarchy Node                                                                                                              ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                        ; Entity Name                       ; Library Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------+--------------+
; |Michael_Rosoft                                                                                                                         ; 1257.0 (104.2)       ; 1292.5 (107.7)                   ; 65.0 (3.5)                                        ; 29.5 (0.0)                       ; 0.0 (0.0)            ; 2067 (158)          ; 420 (0)                   ; 0 (0)         ; 2611200           ; 320   ; 14         ; 48   ; 0            ; |Michael_Rosoft                                                                                                                                                                                                                                                                                                                                            ; Michael_Rosoft                    ; work         ;
;    |clock_div_2:div|                                                                                                                    ; 0.0 (0.0)            ; 1.0 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Michael_Rosoft|clock_div_2:div                                                                                                                                                                                                                                                                                                                            ; clock_div_2                       ; work         ;
;       |d_flip_flop:dff_inst|                                                                                                            ; 0.0 (0.0)            ; 1.0 (1.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Michael_Rosoft|clock_div_2:div|d_flip_flop:dff_inst                                                                                                                                                                                                                                                                                                       ; d_flip_flop                       ; work         ;
;    |coprocessor:coprocessor_inst|                                                                                                       ; 627.2 (5.4)          ; 624.5 (7.2)                      ; 10.3 (2.8)                                        ; 13.0 (1.0)                       ; 0.0 (0.0)            ; 1204 (7)            ; 138 (11)                  ; 0 (0)         ; 0                 ; 0     ; 13         ; 0    ; 0            ; |Michael_Rosoft|coprocessor:coprocessor_inst                                                                                                                                                                                                                                                                                                               ; coprocessor                       ; work         ;
;       |alu:alu_inst|                                                                                                                    ; 618.1 (204.9)        ; 613.7 (199.7)                    ; 7.6 (6.5)                                         ; 12.0 (11.6)                      ; 0.0 (0.0)            ; 1191 (361)          ; 121 (121)                 ; 0 (0)         ; 0                 ; 0     ; 13         ; 0    ; 0            ; |Michael_Rosoft|coprocessor:coprocessor_inst|alu:alu_inst                                                                                                                                                                                                                                                                                                  ; alu                               ; work         ;
;          |lpm_divide:Div0|                                                                                                              ; 38.0 (0.0)           ; 38.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 75 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Michael_Rosoft|coprocessor:coprocessor_inst|alu:alu_inst|lpm_divide:Div0                                                                                                                                                                                                                                                                                  ; lpm_divide                        ; work         ;
;             |lpm_divide_ebm:auto_generated|                                                                                             ; 38.0 (0.0)           ; 38.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 75 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Michael_Rosoft|coprocessor:coprocessor_inst|alu:alu_inst|lpm_divide:Div0|lpm_divide_ebm:auto_generated                                                                                                                                                                                                                                                    ; lpm_divide_ebm                    ; work         ;
;                |sign_div_unsign_klh:divider|                                                                                            ; 38.0 (0.0)           ; 38.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 75 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Michael_Rosoft|coprocessor:coprocessor_inst|alu:alu_inst|lpm_divide:Div0|lpm_divide_ebm:auto_generated|sign_div_unsign_klh:divider                                                                                                                                                                                                                        ; sign_div_unsign_klh               ; work         ;
;                   |alt_u_div_eve:divider|                                                                                               ; 38.0 (38.0)          ; 38.0 (38.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 75 (75)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Michael_Rosoft|coprocessor:coprocessor_inst|alu:alu_inst|lpm_divide:Div0|lpm_divide_ebm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_eve:divider                                                                                                                                                                                                  ; alt_u_div_eve                     ; work         ;
;          |lpm_divide:Div1|                                                                                                              ; 35.5 (0.0)           ; 35.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 71 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Michael_Rosoft|coprocessor:coprocessor_inst|alu:alu_inst|lpm_divide:Div1                                                                                                                                                                                                                                                                                  ; lpm_divide                        ; work         ;
;             |lpm_divide_ebm:auto_generated|                                                                                             ; 35.5 (0.0)           ; 35.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 71 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Michael_Rosoft|coprocessor:coprocessor_inst|alu:alu_inst|lpm_divide:Div1|lpm_divide_ebm:auto_generated                                                                                                                                                                                                                                                    ; lpm_divide_ebm                    ; work         ;
;                |sign_div_unsign_klh:divider|                                                                                            ; 35.5 (0.0)           ; 35.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 71 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Michael_Rosoft|coprocessor:coprocessor_inst|alu:alu_inst|lpm_divide:Div1|lpm_divide_ebm:auto_generated|sign_div_unsign_klh:divider                                                                                                                                                                                                                        ; sign_div_unsign_klh               ; work         ;
;                   |alt_u_div_eve:divider|                                                                                               ; 35.5 (35.5)          ; 35.5 (35.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 71 (71)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Michael_Rosoft|coprocessor:coprocessor_inst|alu:alu_inst|lpm_divide:Div1|lpm_divide_ebm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_eve:divider                                                                                                                                                                                                  ; alt_u_div_eve                     ; work         ;
;          |lpm_divide:Div2|                                                                                                              ; 31.0 (0.0)           ; 31.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 62 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Michael_Rosoft|coprocessor:coprocessor_inst|alu:alu_inst|lpm_divide:Div2                                                                                                                                                                                                                                                                                  ; lpm_divide                        ; work         ;
;             |lpm_divide_5am:auto_generated|                                                                                             ; 31.0 (0.0)           ; 31.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 62 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Michael_Rosoft|coprocessor:coprocessor_inst|alu:alu_inst|lpm_divide:Div2|lpm_divide_5am:auto_generated                                                                                                                                                                                                                                                    ; lpm_divide_5am                    ; work         ;
;                |sign_div_unsign_bkh:divider|                                                                                            ; 31.0 (0.0)           ; 31.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 62 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Michael_Rosoft|coprocessor:coprocessor_inst|alu:alu_inst|lpm_divide:Div2|lpm_divide_5am:auto_generated|sign_div_unsign_bkh:divider                                                                                                                                                                                                                        ; sign_div_unsign_bkh               ; work         ;
;                   |alt_u_div_sse:divider|                                                                                               ; 31.0 (31.0)          ; 31.0 (31.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 62 (62)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Michael_Rosoft|coprocessor:coprocessor_inst|alu:alu_inst|lpm_divide:Div2|lpm_divide_5am:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_sse:divider                                                                                                                                                                                                  ; alt_u_div_sse                     ; work         ;
;          |lpm_divide:Div3|                                                                                                              ; 74.0 (0.0)           ; 74.5 (0.0)                       ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 149 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Michael_Rosoft|coprocessor:coprocessor_inst|alu:alu_inst|lpm_divide:Div3                                                                                                                                                                                                                                                                                  ; lpm_divide                        ; work         ;
;             |lpm_divide_kbm:auto_generated|                                                                                             ; 74.0 (0.0)           ; 74.5 (0.0)                       ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 149 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Michael_Rosoft|coprocessor:coprocessor_inst|alu:alu_inst|lpm_divide:Div3|lpm_divide_kbm:auto_generated                                                                                                                                                                                                                                                    ; lpm_divide_kbm                    ; work         ;
;                |sign_div_unsign_qlh:divider|                                                                                            ; 74.0 (0.0)           ; 74.5 (0.0)                       ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 149 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Michael_Rosoft|coprocessor:coprocessor_inst|alu:alu_inst|lpm_divide:Div3|lpm_divide_kbm:auto_generated|sign_div_unsign_qlh:divider                                                                                                                                                                                                                        ; sign_div_unsign_qlh               ; work         ;
;                   |alt_u_div_qve:divider|                                                                                               ; 74.0 (74.0)          ; 74.5 (74.5)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 149 (149)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Michael_Rosoft|coprocessor:coprocessor_inst|alu:alu_inst|lpm_divide:Div3|lpm_divide_kbm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_qve:divider                                                                                                                                                                                                  ; alt_u_div_qve                     ; work         ;
;          |lpm_divide:Div4|                                                                                                              ; 74.8 (0.0)           ; 74.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 149 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Michael_Rosoft|coprocessor:coprocessor_inst|alu:alu_inst|lpm_divide:Div4                                                                                                                                                                                                                                                                                  ; lpm_divide                        ; work         ;
;             |lpm_divide_kbm:auto_generated|                                                                                             ; 74.8 (0.0)           ; 74.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 149 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Michael_Rosoft|coprocessor:coprocessor_inst|alu:alu_inst|lpm_divide:Div4|lpm_divide_kbm:auto_generated                                                                                                                                                                                                                                                    ; lpm_divide_kbm                    ; work         ;
;                |sign_div_unsign_qlh:divider|                                                                                            ; 74.8 (0.0)           ; 74.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 149 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Michael_Rosoft|coprocessor:coprocessor_inst|alu:alu_inst|lpm_divide:Div4|lpm_divide_kbm:auto_generated|sign_div_unsign_qlh:divider                                                                                                                                                                                                                        ; sign_div_unsign_qlh               ; work         ;
;                   |alt_u_div_qve:divider|                                                                                               ; 74.8 (74.8)          ; 74.5 (74.5)                      ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 149 (149)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Michael_Rosoft|coprocessor:coprocessor_inst|alu:alu_inst|lpm_divide:Div4|lpm_divide_kbm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_qve:divider                                                                                                                                                                                                  ; alt_u_div_qve                     ; work         ;
;          |lpm_divide:Div5|                                                                                                              ; 126.9 (0.0)          ; 126.9 (0.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 258 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Michael_Rosoft|coprocessor:coprocessor_inst|alu:alu_inst|lpm_divide:Div5                                                                                                                                                                                                                                                                                  ; lpm_divide                        ; work         ;
;             |lpm_divide_obm:auto_generated|                                                                                             ; 126.9 (0.0)          ; 126.9 (0.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 258 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Michael_Rosoft|coprocessor:coprocessor_inst|alu:alu_inst|lpm_divide:Div5|lpm_divide_obm:auto_generated                                                                                                                                                                                                                                                    ; lpm_divide_obm                    ; work         ;
;                |sign_div_unsign_ulh:divider|                                                                                            ; 126.9 (0.0)          ; 126.9 (0.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 258 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Michael_Rosoft|coprocessor:coprocessor_inst|alu:alu_inst|lpm_divide:Div5|lpm_divide_obm:auto_generated|sign_div_unsign_ulh:divider                                                                                                                                                                                                                        ; sign_div_unsign_ulh               ; work         ;
;                   |alt_u_div_20f:divider|                                                                                               ; 126.9 (126.9)        ; 126.9 (126.9)                    ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 258 (258)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Michael_Rosoft|coprocessor:coprocessor_inst|alu:alu_inst|lpm_divide:Div5|lpm_divide_obm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_20f:divider                                                                                                                                                                                                  ; alt_u_div_20f                     ; work         ;
;          |lpm_divide:Mod0|                                                                                                              ; 32.6 (0.0)           ; 33.5 (0.0)                       ; 1.0 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 66 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Michael_Rosoft|coprocessor:coprocessor_inst|alu:alu_inst|lpm_divide:Mod0                                                                                                                                                                                                                                                                                  ; lpm_divide                        ; work         ;
;             |lpm_divide_82m:auto_generated|                                                                                             ; 32.6 (0.0)           ; 33.5 (0.0)                       ; 1.0 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 66 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Michael_Rosoft|coprocessor:coprocessor_inst|alu:alu_inst|lpm_divide:Mod0|lpm_divide_82m:auto_generated                                                                                                                                                                                                                                                    ; lpm_divide_82m                    ; work         ;
;                |sign_div_unsign_bkh:divider|                                                                                            ; 32.6 (0.0)           ; 33.5 (0.0)                       ; 1.0 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 66 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Michael_Rosoft|coprocessor:coprocessor_inst|alu:alu_inst|lpm_divide:Mod0|lpm_divide_82m:auto_generated|sign_div_unsign_bkh:divider                                                                                                                                                                                                                        ; sign_div_unsign_bkh               ; work         ;
;                   |alt_u_div_sse:divider|                                                                                               ; 32.6 (32.6)          ; 33.5 (33.5)                      ; 1.0 (1.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 66 (66)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Michael_Rosoft|coprocessor:coprocessor_inst|alu:alu_inst|lpm_divide:Mod0|lpm_divide_82m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_sse:divider                                                                                                                                                                                                  ; alt_u_div_sse                     ; work         ;
;       |control_unit:uc_inst|                                                                                                            ; 3.7 (3.7)            ; 3.7 (3.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Michael_Rosoft|coprocessor:coprocessor_inst|control_unit:uc_inst                                                                                                                                                                                                                                                                                          ; control_unit                      ; work         ;
;    |pll100mhz_0002:pll100mhz_inst|                                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Michael_Rosoft|pll100mhz_0002:pll100mhz_inst                                                                                                                                                                                                                                                                                                              ; pll100mhz_0002                    ; pll100mhz    ;
;       |altera_pll:altera_pll_i|                                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Michael_Rosoft|pll100mhz_0002:pll100mhz_inst|altera_pll:altera_pll_i                                                                                                                                                                                                                                                                                      ; altera_pll                        ; work         ;
;    |ram_final:final|                                                                                                                    ; 242.2 (0.0)          ; 249.0 (0.0)                      ; 14.2 (0.0)                                        ; 7.3 (0.0)                        ; 0.0 (0.0)            ; 334 (0)             ; 72 (0)                    ; 0 (0)         ; 2457600           ; 300   ; 0          ; 0    ; 0            ; |Michael_Rosoft|ram_final:final                                                                                                                                                                                                                                                                                                                            ; ram_final                         ; work         ;
;       |altsyncram:altsyncram_component|                                                                                                 ; 242.2 (0.0)          ; 249.0 (0.0)                      ; 14.2 (0.0)                                        ; 7.3 (0.0)                        ; 0.0 (0.0)            ; 334 (0)             ; 72 (0)                    ; 0 (0)         ; 2457600           ; 300   ; 0          ; 0    ; 0            ; |Michael_Rosoft|ram_final:final|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                                            ; altsyncram                        ; work         ;
;          |altsyncram_ern1:auto_generated|                                                                                               ; 242.2 (0.0)          ; 249.0 (0.0)                      ; 14.2 (0.0)                                        ; 7.3 (0.0)                        ; 0.0 (0.0)            ; 334 (0)             ; 72 (0)                    ; 0 (0)         ; 2457600           ; 300   ; 0          ; 0    ; 0            ; |Michael_Rosoft|ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated                                                                                                                                                                                                                                                             ; altsyncram_ern1                   ; work         ;
;             |altsyncram_c7e2:altsyncram1|                                                                                               ; 120.6 (6.6)          ; 125.8 (8.2)                      ; 5.8 (2.2)                                         ; 0.6 (0.6)                        ; 0.0 (0.0)            ; 193 (0)             ; 22 (22)                   ; 0 (0)         ; 2457600           ; 300   ; 0          ; 0    ; 0            ; |Michael_Rosoft|ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|altsyncram_c7e2:altsyncram1                                                                                                                                                                                                                                 ; altsyncram_c7e2                   ; work         ;
;                |decode_3na:decode4|                                                                                                     ; 19.5 (19.5)          ; 19.5 (19.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 38 (38)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Michael_Rosoft|ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|altsyncram_c7e2:altsyncram1|decode_3na:decode4                                                                                                                                                                                                              ; decode_3na                        ; work         ;
;                |decode_3na:decode5|                                                                                                     ; 20.4 (20.4)          ; 21.7 (21.7)                      ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 41 (41)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Michael_Rosoft|ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|altsyncram_c7e2:altsyncram1|decode_3na:decode5                                                                                                                                                                                                              ; decode_3na                        ; work         ;
;                |decode_s2a:rden_decode_a|                                                                                               ; 33.0 (33.0)          ; 35.0 (35.0)                      ; 2.0 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 51 (51)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Michael_Rosoft|ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|altsyncram_c7e2:altsyncram1|decode_s2a:rden_decode_a                                                                                                                                                                                                        ; decode_s2a                        ; work         ;
;                |decode_s2a:rden_decode_b|                                                                                               ; 24.5 (24.5)          ; 25.2 (25.2)                      ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 46 (46)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Michael_Rosoft|ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|altsyncram_c7e2:altsyncram1|decode_s2a:rden_decode_b                                                                                                                                                                                                        ; decode_s2a                        ; work         ;
;                |mux_jhb:mux7|                                                                                                           ; 15.7 (15.7)          ; 16.2 (16.2)                      ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Michael_Rosoft|ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|altsyncram_c7e2:altsyncram1|mux_jhb:mux7                                                                                                                                                                                                                    ; mux_jhb                           ; work         ;
;             |sld_mod_ram_rom:mgl_prim2|                                                                                                 ; 121.6 (112.1)        ; 123.2 (112.7)                    ; 8.3 (7.3)                                         ; 6.7 (6.7)                        ; 0.0 (0.0)            ; 141 (124)           ; 50 (40)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Michael_Rosoft|ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|sld_mod_ram_rom:mgl_prim2                                                                                                                                                                                                                                   ; sld_mod_ram_rom                   ; work         ;
;                |sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|                                                                     ; 9.5 (9.5)            ; 10.5 (10.5)                      ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Michael_Rosoft|ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr                                                                                                                                                                                ; sld_rom_sr                        ; work         ;
;    |ram_initial:init|                                                                                                                   ; 48.5 (0.0)           ; 60.7 (0.0)                       ; 12.2 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 81 (0)              ; 55 (0)                    ; 0 (0)         ; 153600            ; 20    ; 0          ; 0    ; 0            ; |Michael_Rosoft|ram_initial:init                                                                                                                                                                                                                                                                                                                           ; ram_initial                       ; work         ;
;       |altsyncram:altsyncram_component|                                                                                                 ; 48.5 (0.0)           ; 60.7 (0.0)                       ; 12.2 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 81 (0)              ; 55 (0)                    ; 0 (0)         ; 153600            ; 20    ; 0          ; 0    ; 0            ; |Michael_Rosoft|ram_initial:init|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                                           ; altsyncram                        ; work         ;
;          |altsyncram_56r1:auto_generated|                                                                                               ; 48.5 (0.0)           ; 60.7 (0.0)                       ; 12.2 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 81 (0)              ; 55 (0)                    ; 0 (0)         ; 153600            ; 20    ; 0          ; 0    ; 0            ; |Michael_Rosoft|ram_initial:init|altsyncram:altsyncram_component|altsyncram_56r1:auto_generated                                                                                                                                                                                                                                                            ; altsyncram_56r1                   ; work         ;
;             |altsyncram_qfh2:altsyncram1|                                                                                               ; 13.3 (1.3)           ; 15.5 (2.7)                       ; 2.2 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (0)              ; 6 (6)                     ; 0 (0)         ; 153600            ; 20    ; 0          ; 0    ; 0            ; |Michael_Rosoft|ram_initial:init|altsyncram:altsyncram_component|altsyncram_56r1:auto_generated|altsyncram_qfh2:altsyncram1                                                                                                                                                                                                                                ; altsyncram_qfh2                   ; work         ;
;                |decode_01a:rden_decode_a|                                                                                               ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Michael_Rosoft|ram_initial:init|altsyncram:altsyncram_component|altsyncram_56r1:auto_generated|altsyncram_qfh2:altsyncram1|decode_01a:rden_decode_a                                                                                                                                                                                                       ; decode_01a                        ; work         ;
;                |decode_01a:rden_decode_b|                                                                                               ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Michael_Rosoft|ram_initial:init|altsyncram:altsyncram_component|altsyncram_56r1:auto_generated|altsyncram_qfh2:altsyncram1|decode_01a:rden_decode_b                                                                                                                                                                                                       ; decode_01a                        ; work         ;
;                |decode_7la:decode5|                                                                                                     ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Michael_Rosoft|ram_initial:init|altsyncram:altsyncram_component|altsyncram_56r1:auto_generated|altsyncram_qfh2:altsyncram1|decode_7la:decode5                                                                                                                                                                                                             ; decode_7la                        ; work         ;
;                |mux_nfb:mux6|                                                                                                           ; 7.7 (7.7)            ; 9.0 (9.0)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Michael_Rosoft|ram_initial:init|altsyncram:altsyncram_component|altsyncram_56r1:auto_generated|altsyncram_qfh2:altsyncram1|mux_nfb:mux6                                                                                                                                                                                                                   ; mux_nfb                           ; work         ;
;             |sld_mod_ram_rom:mgl_prim2|                                                                                                 ; 35.2 (25.7)          ; 45.2 (30.7)                      ; 10.0 (5.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 56 (39)             ; 49 (37)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Michael_Rosoft|ram_initial:init|altsyncram:altsyncram_component|altsyncram_56r1:auto_generated|sld_mod_ram_rom:mgl_prim2                                                                                                                                                                                                                                  ; sld_mod_ram_rom                   ; work         ;
;                |sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|                                                                     ; 9.5 (9.5)            ; 14.5 (14.5)                      ; 5.0 (5.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Michael_Rosoft|ram_initial:init|altsyncram:altsyncram_component|altsyncram_56r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr                                                                                                                                                                               ; sld_rom_sr                        ; work         ;
;    |sld_hub:auto_hub|                                                                                                                   ; 85.0 (0.5)           ; 100.0 (0.5)                      ; 15.0 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 109 (1)             ; 115 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Michael_Rosoft|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                           ; sld_hub                           ; altera_sld   ;
;       |alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric| ; 84.5 (0.0)           ; 99.5 (0.0)                       ; 15.0 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 108 (0)             ; 115 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Michael_Rosoft|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric                                                                                                                                                                                           ; alt_sld_fab_with_jtag_input       ; altera_sld   ;
;          |alt_sld_fab:instrumentation_fabric|                                                                                           ; 84.5 (0.0)           ; 99.5 (0.0)                       ; 15.0 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 108 (0)             ; 115 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Michael_Rosoft|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric                                                                                                                                                        ; alt_sld_fab                       ; alt_sld_fab  ;
;             |alt_sld_fab_alt_sld_fab:alt_sld_fab|                                                                                       ; 84.5 (1.2)           ; 99.5 (3.2)                       ; 15.0 (2.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 108 (1)             ; 115 (6)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Michael_Rosoft|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab                                                                                                                    ; alt_sld_fab_alt_sld_fab           ; alt_sld_fab  ;
;                |alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|                                                                            ; 83.3 (0.0)           ; 96.3 (0.0)                       ; 13.0 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 107 (0)             ; 109 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Michael_Rosoft|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric                                                                        ; alt_sld_fab_alt_sld_fab_sldfabric ; alt_sld_fab  ;
;                   |sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|                                                                        ; 83.3 (64.7)          ; 96.3 (69.8)                      ; 13.0 (5.2)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 107 (74)            ; 109 (79)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Michael_Rosoft|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub                           ; sld_jtag_hub                      ; work         ;
;                      |sld_rom_sr:hub_info_reg|                                                                                          ; 8.5 (8.5)            ; 13.2 (13.2)                      ; 4.7 (4.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Michael_Rosoft|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg   ; sld_rom_sr                        ; work         ;
;                      |sld_shadow_jsm:shadow_jsm|                                                                                        ; 10.2 (10.2)          ; 13.3 (13.3)                      ; 3.2 (3.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Michael_Rosoft|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm ; sld_shadow_jsm                    ; altera_sld   ;
;    |vga_driver:vga|                                                                                                                     ; 150.0 (150.0)        ; 149.7 (149.7)                    ; 8.8 (8.8)                                         ; 9.1 (9.1)                        ; 0.0 (0.0)            ; 180 (180)           ; 39 (39)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Michael_Rosoft|vga_driver:vga                                                                                                                                                                                                                                                                                                                             ; vga_driver                        ; work         ;
+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                            ;
+-----------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name            ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+-----------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; start           ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; red[0]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; red[1]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; red[2]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; red[3]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; red[4]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; red[5]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; red[6]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; red[7]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; green[0]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; green[1]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; green[2]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; green[3]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; green[4]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; green[5]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; green[6]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; green[7]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; blue[0]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; blue[1]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; blue[2]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; blue[3]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; blue[4]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; blue[5]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; blue[6]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; blue[7]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hsync           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; vsync           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; sync            ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; clk_vga         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; blank           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDS[0]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDS[1]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDS[2]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDS[3]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDS[4]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDS[5]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDS[6]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDS[7]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDS[8]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDS[9]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; rst_n           ; Input    ; -- ; (0)  ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; clk             ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; algo_sel[2]     ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; algo_sel[0]     ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; factor_out[0]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; factor_out[1]   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; algo_sel[1]     ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; start_frame_btn ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+-----------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                              ;
+-------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                           ; Pad To Core Index ; Setting ;
+-------------------------------------------------------------------------------+-------------------+---------+
; start                                                                         ;                   ;         ;
; rst_n                                                                         ;                   ;         ;
;      - coprocessor:coprocessor_inst|factor_reg[1]~_Duplicate_4                ; 0                 ; 0       ;
;      - coprocessor:coprocessor_inst|factor_reg[2]~_Duplicate_4                ; 0                 ; 0       ;
;      - coprocessor:coprocessor_inst|factor_reg[3]~_Duplicate_4                ; 0                 ; 0       ;
;      - coprocessor:coprocessor_inst|algo_reg[0]                               ; 0                 ; 0       ;
;      - coprocessor:coprocessor_inst|algo_reg[2]                               ; 0                 ; 0       ;
;      - coprocessor:coprocessor_inst|alu:alu_inst|data_out[2]                  ; 0                 ; 0       ;
;      - coprocessor:coprocessor_inst|alu:alu_inst|data_out[6]                  ; 0                 ; 0       ;
;      - coprocessor:coprocessor_inst|alu:alu_inst|data_out[5]                  ; 0                 ; 0       ;
;      - coprocessor:coprocessor_inst|alu:alu_inst|data_out[1]                  ; 0                 ; 0       ;
;      - coprocessor:coprocessor_inst|alu:alu_inst|data_out[3]                  ; 0                 ; 0       ;
;      - coprocessor:coprocessor_inst|alu:alu_inst|data_out[4]                  ; 0                 ; 0       ;
;      - coprocessor:coprocessor_inst|alu:alu_inst|data_out[0]                  ; 0                 ; 0       ;
;      - coprocessor:coprocessor_inst|alu:alu_inst|data_out[7]                  ; 0                 ; 0       ;
;      - vga_driver:vga|color_reg[3]                                            ; 0                 ; 0       ;
;      - vga_driver:vga|color_reg[0]                                            ; 0                 ; 0       ;
;      - vga_driver:vga|color_reg[1]                                            ; 0                 ; 0       ;
;      - vga_driver:vga|color_reg[2]                                            ; 0                 ; 0       ;
;      - vga_driver:vga|color_reg[4]                                            ; 0                 ; 0       ;
;      - vga_driver:vga|color_reg[5]                                            ; 0                 ; 0       ;
;      - vga_driver:vga|color_reg[6]                                            ; 0                 ; 0       ;
;      - vga_driver:vga|color_reg[7]                                            ; 0                 ; 0       ;
;      - vga_driver:vga|hysnc_reg                                               ; 0                 ; 0       ;
;      - vga_driver:vga|vsync_reg                                               ; 0                 ; 0       ;
;      - vga_driver:vga|line_done                                               ; 0                 ; 0       ;
;      - vga_driver:vga|h_state.H_BACK_STATE                                    ; 0                 ; 0       ;
;      - vga_driver:vga|h_state.H_PULSE_STATE                                   ; 0                 ; 0       ;
;      - vga_driver:vga|h_state.H_FRONT_STATE                                   ; 0                 ; 0       ;
;      - vga_driver:vga|v_state.V_BACK_STATE                                    ; 0                 ; 0       ;
;      - vga_driver:vga|v_state.V_PULSE_STATE                                   ; 0                 ; 0       ;
;      - vga_driver:vga|v_state.V_FRONT_STATE                                   ; 0                 ; 0       ;
;      - coprocessor:coprocessor_inst|alu:alu_inst|addr_out[16]                 ; 1                 ; 0       ;
;      - coprocessor:coprocessor_inst|alu:alu_inst|addr_out[17]                 ; 1                 ; 0       ;
;      - coprocessor:coprocessor_inst|alu:alu_inst|addr_out[18]                 ; 0                 ; 0       ;
;      - coprocessor:coprocessor_inst|alu:alu_inst|addr_out[13]                 ; 0                 ; 0       ;
;      - coprocessor:coprocessor_inst|alu:alu_inst|addr_out[14]                 ; 0                 ; 0       ;
;      - coprocessor:coprocessor_inst|alu:alu_inst|addr_out[15]                 ; 0                 ; 0       ;
;      - coprocessor:coprocessor_inst|alu:alu_inst|addr_out[0]                  ; 1                 ; 0       ;
;      - coprocessor:coprocessor_inst|alu:alu_inst|addr_out[1]                  ; 0                 ; 0       ;
;      - coprocessor:coprocessor_inst|alu:alu_inst|addr_out[2]                  ; 1                 ; 0       ;
;      - coprocessor:coprocessor_inst|alu:alu_inst|addr_out[3]                  ; 1                 ; 0       ;
;      - coprocessor:coprocessor_inst|alu:alu_inst|addr_out[4]                  ; 1                 ; 0       ;
;      - coprocessor:coprocessor_inst|alu:alu_inst|addr_out[5]                  ; 0                 ; 0       ;
;      - coprocessor:coprocessor_inst|alu:alu_inst|addr_out[6]                  ; 1                 ; 0       ;
;      - coprocessor:coprocessor_inst|alu:alu_inst|addr_out[7]                  ; 0                 ; 0       ;
;      - coprocessor:coprocessor_inst|alu:alu_inst|addr_out[8]                  ; 1                 ; 0       ;
;      - coprocessor:coprocessor_inst|alu:alu_inst|addr_out[9]                  ; 0                 ; 0       ;
;      - coprocessor:coprocessor_inst|alu:alu_inst|addr_out[10]                 ; 0                 ; 0       ;
;      - coprocessor:coprocessor_inst|alu:alu_inst|addr_out[11]                 ; 1                 ; 0       ;
;      - coprocessor:coprocessor_inst|alu:alu_inst|addr_out[12]                 ; 0                 ; 0       ;
;      - coprocessor:coprocessor_inst|alu:alu_inst|col[0]~_Duplicate_3          ; 0                 ; 0       ;
;      - coprocessor:coprocessor_inst|alu:alu_inst|col[1]~_Duplicate_3          ; 0                 ; 0       ;
;      - coprocessor:coprocessor_inst|alu:alu_inst|col[2]~_Duplicate_3          ; 0                 ; 0       ;
;      - coprocessor:coprocessor_inst|alu:alu_inst|col[3]~_Duplicate_3          ; 0                 ; 0       ;
;      - coprocessor:coprocessor_inst|alu:alu_inst|col[4]~_Duplicate_3          ; 0                 ; 0       ;
;      - coprocessor:coprocessor_inst|alu:alu_inst|col[5]~_Duplicate_3          ; 0                 ; 0       ;
;      - coprocessor:coprocessor_inst|alu:alu_inst|col[6]~_Duplicate_3          ; 0                 ; 0       ;
;      - coprocessor:coprocessor_inst|alu:alu_inst|col[7]~_Duplicate_3          ; 0                 ; 0       ;
;      - coprocessor:coprocessor_inst|alu:alu_inst|col[8]~_Duplicate_3          ; 0                 ; 0       ;
;      - coprocessor:coprocessor_inst|alu:alu_inst|col[9]~_Duplicate_3          ; 0                 ; 0       ;
;      - coprocessor:coprocessor_inst|alu:alu_inst|col[10]~_Duplicate_3         ; 0                 ; 0       ;
;      - coprocessor:coprocessor_inst|alu:alu_inst|col[11]~_Duplicate_3         ; 0                 ; 0       ;
;      - coprocessor:coprocessor_inst|alu:alu_inst|col[12]~_Duplicate_3         ; 0                 ; 0       ;
;      - coprocessor:coprocessor_inst|alu:alu_inst|col[13]~_Duplicate_3         ; 0                 ; 0       ;
;      - coprocessor:coprocessor_inst|alu:alu_inst|col[14]~_Duplicate_3         ; 0                 ; 0       ;
;      - coprocessor:coprocessor_inst|alu:alu_inst|col[15]~_Duplicate_3         ; 0                 ; 0       ;
;      - coprocessor:coprocessor_inst|alu:alu_inst|row[0]~_Duplicate_3          ; 0                 ; 0       ;
;      - coprocessor:coprocessor_inst|alu:alu_inst|row[1]~_Duplicate_3          ; 0                 ; 0       ;
;      - coprocessor:coprocessor_inst|alu:alu_inst|row[2]~_Duplicate_3          ; 0                 ; 0       ;
;      - coprocessor:coprocessor_inst|alu:alu_inst|row[3]~_Duplicate_3          ; 0                 ; 0       ;
;      - coprocessor:coprocessor_inst|alu:alu_inst|row[4]~_Duplicate_3          ; 0                 ; 0       ;
;      - coprocessor:coprocessor_inst|alu:alu_inst|row[5]~_Duplicate_3          ; 0                 ; 0       ;
;      - coprocessor:coprocessor_inst|alu:alu_inst|row[6]~_Duplicate_3          ; 0                 ; 0       ;
;      - coprocessor:coprocessor_inst|alu:alu_inst|row[7]~_Duplicate_3          ; 0                 ; 0       ;
;      - coprocessor:coprocessor_inst|alu:alu_inst|row[8]~_Duplicate_3          ; 0                 ; 0       ;
;      - coprocessor:coprocessor_inst|alu:alu_inst|row[9]~_Duplicate_3          ; 0                 ; 0       ;
;      - coprocessor:coprocessor_inst|alu:alu_inst|row[10]~_Duplicate_3         ; 0                 ; 0       ;
;      - coprocessor:coprocessor_inst|alu:alu_inst|row[11]~_Duplicate_3         ; 0                 ; 0       ;
;      - coprocessor:coprocessor_inst|alu:alu_inst|row[12]~_Duplicate_3         ; 0                 ; 0       ;
;      - coprocessor:coprocessor_inst|alu:alu_inst|row[13]~_Duplicate_3         ; 0                 ; 0       ;
;      - coprocessor:coprocessor_inst|alu:alu_inst|row[14]~_Duplicate_3         ; 0                 ; 0       ;
;      - coprocessor:coprocessor_inst|alu:alu_inst|row[15]~_Duplicate_3         ; 0                 ; 0       ;
;      - coprocessor:coprocessor_inst|alu:alu_inst|wren                         ; 0                 ; 0       ;
;      - coprocessor:coprocessor_inst|control_unit:uc_inst|frame_ready          ; 0                 ; 0       ;
;      - vga_driver:vga|h_state~17                                              ; 0                 ; 0       ;
;      - vga_driver:vga|h_counter[0]~2                                          ; 0                 ; 0       ;
;      - vga_driver:vga|v_state~17                                              ; 0                 ; 0       ;
;      - vga_driver:vga|v_counter[7]~2                                          ; 0                 ; 0       ;
;      - vga_driver:vga|v_counter[7]~3                                          ; 0                 ; 0       ;
;      - coprocessor:coprocessor_inst|btn_sync1                                 ; 1                 ; 0       ;
;      - coprocessor:coprocessor_inst|btn_prev                                  ; 1                 ; 0       ;
;      - coprocessor:coprocessor_inst|alu:alu_inst|addr_in[14]                  ; 0                 ; 0       ;
;      - coprocessor:coprocessor_inst|alu:alu_inst|addr_in[13]                  ; 0                 ; 0       ;
;      - coprocessor:coprocessor_inst|alu:alu_inst|addr_in[0]                   ; 0                 ; 0       ;
;      - coprocessor:coprocessor_inst|alu:alu_inst|addr_in[1]                   ; 0                 ; 0       ;
;      - coprocessor:coprocessor_inst|alu:alu_inst|addr_in[2]                   ; 0                 ; 0       ;
;      - coprocessor:coprocessor_inst|alu:alu_inst|addr_in[3]                   ; 0                 ; 0       ;
;      - coprocessor:coprocessor_inst|alu:alu_inst|addr_in[4]                   ; 0                 ; 0       ;
;      - coprocessor:coprocessor_inst|alu:alu_inst|addr_in[5]                   ; 0                 ; 0       ;
;      - coprocessor:coprocessor_inst|alu:alu_inst|addr_in[6]                   ; 0                 ; 0       ;
;      - coprocessor:coprocessor_inst|alu:alu_inst|addr_in[7]                   ; 0                 ; 0       ;
;      - coprocessor:coprocessor_inst|alu:alu_inst|addr_in[8]                   ; 0                 ; 0       ;
;      - coprocessor:coprocessor_inst|alu:alu_inst|addr_in[9]                   ; 0                 ; 0       ;
;      - coprocessor:coprocessor_inst|alu:alu_inst|addr_in[10]                  ; 0                 ; 0       ;
;      - coprocessor:coprocessor_inst|alu:alu_inst|addr_in[11]                  ; 0                 ; 0       ;
;      - coprocessor:coprocessor_inst|alu:alu_inst|addr_in[12]                  ; 0                 ; 0       ;
;      - coprocessor:coprocessor_inst|alu:alu_inst|state.IDLE                   ; 0                 ; 0       ;
;      - coprocessor:coprocessor_inst|alu:alu_inst|state.NEXT                   ; 0                 ; 0       ;
;      - coprocessor:coprocessor_inst|alu:alu_inst|state.WRITE                  ; 0                 ; 0       ;
;      - coprocessor:coprocessor_inst|control_unit:uc_inst|state.RUN            ; 0                 ; 0       ;
;      - coprocessor:coprocessor_inst|control_unit:uc_inst|state.PREPARE        ; 0                 ; 0       ;
;      - coprocessor:coprocessor_inst|alu:alu_inst|alu_process_done             ; 0                 ; 0       ;
;      - coprocessor:coprocessor_inst|control_unit:uc_inst|state.DONE           ; 0                 ; 0       ;
;      - coprocessor:coprocessor_inst|algo_reg[1]                               ; 0                 ; 0       ;
;      - coprocessor:coprocessor_inst|alu:alu_inst|state.CALC_ADDRESS           ; 0                 ; 0       ;
;      - coprocessor:coprocessor_inst|alu:alu_inst|state.PREPARATION            ; 0                 ; 0       ;
;      - coprocessor:coprocessor_inst|btn_sync0                                 ; 1                 ; 0       ;
;      - coprocessor:coprocessor_inst|factor_in[1]~0                            ; 1                 ; 0       ;
;      - coprocessor:coprocessor_inst|alu:alu_inst|state.FETCH                  ; 0                 ; 0       ;
;      - coprocessor:coprocessor_inst|alu:alu_inst|state.WAIT_DONE              ; 0                 ; 0       ;
;      - coprocessor:coprocessor_inst|control_unit:uc_inst|start_alu            ; 0                 ; 0       ;
;      - coprocessor:coprocessor_inst|control_unit:uc_inst|state.IDLE           ; 0                 ; 0       ;
;      - coprocessor:coprocessor_inst|alu:alu_inst|state.DONE                   ; 0                 ; 0       ;
;      - coprocessor:coprocessor_inst|alu:alu_inst|cnt[5]                       ; 0                 ; 0       ;
;      - coprocessor:coprocessor_inst|alu:alu_inst|cnt[4]                       ; 0                 ; 0       ;
;      - coprocessor:coprocessor_inst|alu:alu_inst|cnt[3]                       ; 0                 ; 0       ;
;      - coprocessor:coprocessor_inst|alu:alu_inst|cnt[2]                       ; 0                 ; 0       ;
;      - coprocessor:coprocessor_inst|alu:alu_inst|cnt[1]                       ; 0                 ; 0       ;
;      - coprocessor:coprocessor_inst|alu:alu_inst|cnt[0]                       ; 0                 ; 0       ;
;      - coprocessor:coprocessor_inst|alu:alu_inst|cnt[7]                       ; 0                 ; 0       ;
;      - coprocessor:coprocessor_inst|alu:alu_inst|cnt[6]                       ; 0                 ; 0       ;
;      - coprocessor:coprocessor_inst|alu:alu_inst|state.WAIT_FETCH             ; 0                 ; 0       ;
;      - coprocessor:coprocessor_inst|alu:alu_inst|dy_rep[0]~0                  ; 0                 ; 0       ;
;      - coprocessor:coprocessor_inst|alu:alu_inst|dy_rep[0]~1                  ; 0                 ; 0       ;
;      - coprocessor:coprocessor_inst|alu:alu_inst|sum[8]                       ; 0                 ; 0       ;
;      - coprocessor:coprocessor_inst|alu:alu_inst|sum[9]                       ; 0                 ; 0       ;
;      - coprocessor:coprocessor_inst|alu:alu_inst|sum[10]                      ; 0                 ; 0       ;
;      - coprocessor:coprocessor_inst|alu:alu_inst|sum[11]                      ; 0                 ; 0       ;
;      - coprocessor:coprocessor_inst|alu:alu_inst|sum[12]                      ; 0                 ; 0       ;
;      - coprocessor:coprocessor_inst|alu:alu_inst|sum[13]                      ; 0                 ; 0       ;
;      - coprocessor:coprocessor_inst|alu:alu_inst|sum[14]                      ; 0                 ; 0       ;
;      - coprocessor:coprocessor_inst|alu:alu_inst|sum[15]                      ; 0                 ; 0       ;
;      - coprocessor:coprocessor_inst|alu:alu_inst|sum[7]                       ; 0                 ; 0       ;
;      - coprocessor:coprocessor_inst|alu:alu_inst|sum[6]                       ; 0                 ; 0       ;
;      - coprocessor:coprocessor_inst|alu:alu_inst|sum[5]                       ; 0                 ; 0       ;
;      - coprocessor:coprocessor_inst|alu:alu_inst|sum[4]                       ; 0                 ; 0       ;
;      - coprocessor:coprocessor_inst|alu:alu_inst|sum[3]                       ; 0                 ; 0       ;
;      - coprocessor:coprocessor_inst|alu:alu_inst|sum[2]                       ; 0                 ; 0       ;
;      - coprocessor:coprocessor_inst|alu:alu_inst|sum[1]                       ; 0                 ; 0       ;
;      - coprocessor:coprocessor_inst|alu:alu_inst|sum[0]                       ; 0                 ; 0       ;
;      - coprocessor:coprocessor_inst|alu:alu_inst|Mult8~mac                    ; 0                 ; 0       ;
;      - coprocessor:coprocessor_inst|alu:alu_inst|Mult7~mac                    ; 1                 ; 0       ;
;      - coprocessor:coprocessor_inst|alu:alu_inst|Mult6~8                      ; 0                 ; 0       ;
;      - coprocessor:coprocessor_inst|alu:alu_inst|Mult9~8                      ; 0                 ; 0       ;
;      - coprocessor:coprocessor_inst|alu:alu_inst|Mult4~8                      ; 0                 ; 0       ;
;      - coprocessor:coprocessor_inst|alu:alu_inst|row[3]~_Duplicate_3DUPLICATE ; 0                 ; 0       ;
;      - coprocessor:coprocessor_inst|alu:alu_inst|sum[15]~DUPLICATE            ; 0                 ; 0       ;
;      - coprocessor:coprocessor_inst|alu:alu_inst|sum[7]~DUPLICATE             ; 0                 ; 0       ;
;      - coprocessor:coprocessor_inst|alu:alu_inst|sum[0]~DUPLICATE             ; 0                 ; 0       ;
; clk                                                                           ;                   ;         ;
;      - clock_div_2:div|d_flip_flop:dff_inst|q                                 ; 0                 ; 0       ;
; algo_sel[2]                                                                   ;                   ;         ;
;      - coprocessor:coprocessor_inst|algo_reg[2]                               ; 0                 ; 0       ;
; algo_sel[0]                                                                   ;                   ;         ;
;      - coprocessor:coprocessor_inst|algo_reg[0]                               ; 0                 ; 0       ;
; factor_out[0]                                                                 ;                   ;         ;
;      - coprocessor:coprocessor_inst|factor_reg~0                              ; 1                 ; 0       ;
;      - coprocessor:coprocessor_inst|Decoder0~0                                ; 1                 ; 0       ;
;      - coprocessor:coprocessor_inst|Decoder0~1                                ; 1                 ; 0       ;
; factor_out[1]                                                                 ;                   ;         ;
;      - coprocessor:coprocessor_inst|factor_reg~0                              ; 0                 ; 0       ;
;      - coprocessor:coprocessor_inst|Decoder0~0                                ; 0                 ; 0       ;
;      - coprocessor:coprocessor_inst|Decoder0~1                                ; 0                 ; 0       ;
; algo_sel[1]                                                                   ;                   ;         ;
;      - coprocessor:coprocessor_inst|algo_reg[1]~feeder                        ; 1                 ; 0       ;
; start_frame_btn                                                               ;                   ;         ;
;      - coprocessor:coprocessor_inst|btn_sync0                                 ; 1                 ; 0       ;
+-------------------------------------------------------------------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------+-----------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                       ; Location                   ; Fan-Out ; Usage                                   ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------+-----------------------------------------+--------+----------------------+------------------+---------------------------+
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                                                               ; JTAG_X0_Y2_N3              ; 544     ; Clock                                   ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                               ; JTAG_X0_Y2_N3              ; 28      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; clk                                                                                                                                                                                                                                                                                                                                                        ; PIN_AF14                   ; 147     ; Clock                                   ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; clk                                                                                                                                                                                                                                                                                                                                                        ; PIN_AF14                   ; 3       ; Clock                                   ; no     ; --                   ; --               ; --                        ;
; clock_div_2:div|d_flip_flop:dff_inst|q                                                                                                                                                                                                                                                                                                                     ; FF_X34_Y20_N38             ; 41      ; Clock                                   ; no     ; --                   ; --               ; --                        ;
; coprocessor:coprocessor_inst|algo_reg[2]                                                                                                                                                                                                                                                                                                                   ; FF_X27_Y9_N50              ; 117     ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; coprocessor:coprocessor_inst|alu:alu_inst|Selector26~0                                                                                                                                                                                                                                                                                                     ; MLABCELL_X25_Y9_N24        ; 20      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; coprocessor:coprocessor_inst|alu:alu_inst|Selector42~0                                                                                                                                                                                                                                                                                                     ; LABCELL_X27_Y9_N48         ; 19      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; coprocessor:coprocessor_inst|alu:alu_inst|data_out[2]~0                                                                                                                                                                                                                                                                                                    ; LABCELL_X23_Y9_N54         ; 8       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; coprocessor:coprocessor_inst|alu:alu_inst|data_out[2]~1                                                                                                                                                                                                                                                                                                    ; LABCELL_X23_Y9_N3          ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; coprocessor:coprocessor_inst|alu:alu_inst|dy_rep[0]~0                                                                                                                                                                                                                                                                                                      ; LABCELL_X24_Y5_N21         ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; coprocessor:coprocessor_inst|alu:alu_inst|dy_rep[0]~1                                                                                                                                                                                                                                                                                                      ; LABCELL_X27_Y10_N6         ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; coprocessor:coprocessor_inst|alu:alu_inst|state.CALC_ADDRESS                                                                                                                                                                                                                                                                                               ; FF_X31_Y10_N20             ; 22      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; coprocessor:coprocessor_inst|alu:alu_inst|state.FETCH                                                                                                                                                                                                                                                                                                      ; FF_X27_Y10_N26             ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; coprocessor:coprocessor_inst|factor_in[1]~0                                                                                                                                                                                                                                                                                                                ; LABCELL_X33_Y10_N30        ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; coprocessor:coprocessor_inst|start_frame_pulse                                                                                                                                                                                                                                                                                                             ; LABCELL_X33_Y10_N33        ; 13      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; pll100mhz_0002:pll100mhz_inst|altera_pll:altera_pll_i|outclk_wire[0]                                                                                                                                                                                                                                                                                       ; PLLOUTPUTCOUNTER_X0_Y21_N1 ; 338     ; Clock                                   ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|altsyncram_c7e2:altsyncram1|decode_3na:decode4|w_anode4002w[3]                                                                                                                                                                                                              ; LABCELL_X40_Y17_N3         ; 8       ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|altsyncram_c7e2:altsyncram1|decode_3na:decode4|w_anode4019w[3]                                                                                                                                                                                                              ; LABCELL_X40_Y17_N9         ; 8       ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|altsyncram_c7e2:altsyncram1|decode_3na:decode4|w_anode4029w[3]                                                                                                                                                                                                              ; LABCELL_X40_Y17_N57        ; 8       ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|altsyncram_c7e2:altsyncram1|decode_3na:decode4|w_anode4039w[3]                                                                                                                                                                                                              ; MLABCELL_X39_Y17_N15       ; 8       ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|altsyncram_c7e2:altsyncram1|decode_3na:decode4|w_anode4049w[3]                                                                                                                                                                                                              ; LABCELL_X40_Y17_N24        ; 8       ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|altsyncram_c7e2:altsyncram1|decode_3na:decode4|w_anode4059w[3]                                                                                                                                                                                                              ; LABCELL_X37_Y17_N6         ; 8       ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|altsyncram_c7e2:altsyncram1|decode_3na:decode4|w_anode4069w[3]                                                                                                                                                                                                              ; LABCELL_X40_Y17_N12        ; 8       ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|altsyncram_c7e2:altsyncram1|decode_3na:decode4|w_anode4079w[3]                                                                                                                                                                                                              ; MLABCELL_X39_Y17_N12       ; 8       ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|altsyncram_c7e2:altsyncram1|decode_3na:decode4|w_anode4102w[3]                                                                                                                                                                                                              ; LABCELL_X40_Y17_N30        ; 8       ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|altsyncram_c7e2:altsyncram1|decode_3na:decode4|w_anode4113w[3]                                                                                                                                                                                                              ; LABCELL_X40_Y17_N6         ; 8       ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|altsyncram_c7e2:altsyncram1|decode_3na:decode4|w_anode4123w[3]                                                                                                                                                                                                              ; LABCELL_X40_Y17_N21        ; 8       ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|altsyncram_c7e2:altsyncram1|decode_3na:decode4|w_anode4133w[3]                                                                                                                                                                                                              ; MLABCELL_X39_Y17_N30       ; 8       ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|altsyncram_c7e2:altsyncram1|decode_3na:decode4|w_anode4143w[3]                                                                                                                                                                                                              ; LABCELL_X40_Y17_N48        ; 8       ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|altsyncram_c7e2:altsyncram1|decode_3na:decode4|w_anode4153w[3]                                                                                                                                                                                                              ; MLABCELL_X39_Y17_N45       ; 8       ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|altsyncram_c7e2:altsyncram1|decode_3na:decode4|w_anode4163w[3]                                                                                                                                                                                                              ; LABCELL_X37_Y17_N21        ; 8       ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|altsyncram_c7e2:altsyncram1|decode_3na:decode4|w_anode4173w[3]                                                                                                                                                                                                              ; MLABCELL_X39_Y17_N24       ; 8       ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|altsyncram_c7e2:altsyncram1|decode_3na:decode4|w_anode4195w[3]                                                                                                                                                                                                              ; LABCELL_X40_Y17_N33        ; 8       ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|altsyncram_c7e2:altsyncram1|decode_3na:decode4|w_anode4206w[3]                                                                                                                                                                                                              ; LABCELL_X40_Y17_N42        ; 8       ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|altsyncram_c7e2:altsyncram1|decode_3na:decode4|w_anode4216w[3]                                                                                                                                                                                                              ; LABCELL_X40_Y17_N36        ; 8       ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|altsyncram_c7e2:altsyncram1|decode_3na:decode4|w_anode4226w[3]                                                                                                                                                                                                              ; MLABCELL_X39_Y17_N33       ; 8       ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|altsyncram_c7e2:altsyncram1|decode_3na:decode4|w_anode4236w[3]                                                                                                                                                                                                              ; LABCELL_X40_Y17_N51        ; 8       ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|altsyncram_c7e2:altsyncram1|decode_3na:decode4|w_anode4246w[3]                                                                                                                                                                                                              ; MLABCELL_X39_Y17_N42       ; 8       ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|altsyncram_c7e2:altsyncram1|decode_3na:decode4|w_anode4256w[3]                                                                                                                                                                                                              ; LABCELL_X37_Y17_N18        ; 8       ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|altsyncram_c7e2:altsyncram1|decode_3na:decode4|w_anode4266w[3]                                                                                                                                                                                                              ; MLABCELL_X39_Y17_N27       ; 8       ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|altsyncram_c7e2:altsyncram1|decode_3na:decode4|w_anode4288w[3]                                                                                                                                                                                                              ; LABCELL_X40_Y17_N39        ; 8       ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|altsyncram_c7e2:altsyncram1|decode_3na:decode4|w_anode4299w[3]                                                                                                                                                                                                              ; LABCELL_X40_Y17_N15        ; 8       ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|altsyncram_c7e2:altsyncram1|decode_3na:decode4|w_anode4309w[3]                                                                                                                                                                                                              ; LABCELL_X40_Y17_N18        ; 8       ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|altsyncram_c7e2:altsyncram1|decode_3na:decode4|w_anode4319w[3]                                                                                                                                                                                                              ; MLABCELL_X39_Y17_N21       ; 8       ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|altsyncram_c7e2:altsyncram1|decode_3na:decode4|w_anode4329w[3]                                                                                                                                                                                                              ; MLABCELL_X39_Y17_N36       ; 8       ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|altsyncram_c7e2:altsyncram1|decode_3na:decode4|w_anode4339w[3]                                                                                                                                                                                                              ; MLABCELL_X39_Y17_N51       ; 8       ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|altsyncram_c7e2:altsyncram1|decode_3na:decode4|w_anode4349w[3]                                                                                                                                                                                                              ; LABCELL_X40_Y17_N45        ; 8       ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|altsyncram_c7e2:altsyncram1|decode_3na:decode4|w_anode4359w[3]                                                                                                                                                                                                              ; MLABCELL_X39_Y17_N48       ; 8       ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|altsyncram_c7e2:altsyncram1|decode_3na:decode4|w_anode4381w[3]                                                                                                                                                                                                              ; LABCELL_X40_Y17_N0         ; 8       ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|altsyncram_c7e2:altsyncram1|decode_3na:decode4|w_anode4392w[3]                                                                                                                                                                                                              ; MLABCELL_X39_Y17_N39       ; 8       ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|altsyncram_c7e2:altsyncram1|decode_3na:decode4|w_anode4402w[3]                                                                                                                                                                                                              ; LABCELL_X40_Y17_N54        ; 8       ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|altsyncram_c7e2:altsyncram1|decode_3na:decode4|w_anode4412w[3]                                                                                                                                                                                                              ; LABCELL_X37_Y17_N30        ; 8       ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|altsyncram_c7e2:altsyncram1|decode_3na:decode4|w_anode4422w[3]                                                                                                                                                                                                              ; LABCELL_X40_Y17_N27        ; 8       ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|altsyncram_c7e2:altsyncram1|decode_3na:decode4|w_anode4432w[3]                                                                                                                                                                                                              ; LABCELL_X37_Y17_N33        ; 4       ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|altsyncram_c7e2:altsyncram1|decode_3na:decode5|w_anode4002w[3]                                                                                                                                                                                                              ; LABCELL_X7_Y2_N27          ; 8       ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|altsyncram_c7e2:altsyncram1|decode_3na:decode5|w_anode4019w[3]                                                                                                                                                                                                              ; LABCELL_X35_Y18_N57        ; 8       ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|altsyncram_c7e2:altsyncram1|decode_3na:decode5|w_anode4029w[3]                                                                                                                                                                                                              ; LABCELL_X35_Y18_N12        ; 8       ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|altsyncram_c7e2:altsyncram1|decode_3na:decode5|w_anode4039w[3]                                                                                                                                                                                                              ; LABCELL_X35_Y18_N54        ; 8       ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|altsyncram_c7e2:altsyncram1|decode_3na:decode5|w_anode4049w[3]                                                                                                                                                                                                              ; LABCELL_X35_Y18_N48        ; 8       ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|altsyncram_c7e2:altsyncram1|decode_3na:decode5|w_anode4059w[3]                                                                                                                                                                                                              ; LABCELL_X35_Y18_N39        ; 8       ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|altsyncram_c7e2:altsyncram1|decode_3na:decode5|w_anode4069w[3]                                                                                                                                                                                                              ; LABCELL_X40_Y18_N9         ; 8       ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|altsyncram_c7e2:altsyncram1|decode_3na:decode5|w_anode4079w[3]                                                                                                                                                                                                              ; LABCELL_X40_Y18_N27        ; 8       ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|altsyncram_c7e2:altsyncram1|decode_3na:decode5|w_anode4102w[3]                                                                                                                                                                                                              ; LABCELL_X40_Y18_N54        ; 8       ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|altsyncram_c7e2:altsyncram1|decode_3na:decode5|w_anode4113w[3]                                                                                                                                                                                                              ; MLABCELL_X39_Y16_N18       ; 8       ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|altsyncram_c7e2:altsyncram1|decode_3na:decode5|w_anode4123w[3]                                                                                                                                                                                                              ; LABCELL_X43_Y18_N18        ; 8       ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|altsyncram_c7e2:altsyncram1|decode_3na:decode5|w_anode4133w[3]                                                                                                                                                                                                              ; LABCELL_X40_Y18_N48        ; 8       ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|altsyncram_c7e2:altsyncram1|decode_3na:decode5|w_anode4143w[3]                                                                                                                                                                                                              ; LABCELL_X40_Y18_N24        ; 8       ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|altsyncram_c7e2:altsyncram1|decode_3na:decode5|w_anode4153w[3]                                                                                                                                                                                                              ; LABCELL_X40_Y18_N6         ; 8       ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|altsyncram_c7e2:altsyncram1|decode_3na:decode5|w_anode4163w[3]                                                                                                                                                                                                              ; LABCELL_X40_Y18_N36        ; 8       ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|altsyncram_c7e2:altsyncram1|decode_3na:decode5|w_anode4173w[3]                                                                                                                                                                                                              ; LABCELL_X40_Y18_N39        ; 8       ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|altsyncram_c7e2:altsyncram1|decode_3na:decode5|w_anode4195w[3]                                                                                                                                                                                                              ; LABCELL_X35_Y18_N27        ; 8       ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|altsyncram_c7e2:altsyncram1|decode_3na:decode5|w_anode4206w[3]                                                                                                                                                                                                              ; LABCELL_X35_Y18_N24        ; 8       ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|altsyncram_c7e2:altsyncram1|decode_3na:decode5|w_anode4216w[3]                                                                                                                                                                                                              ; LABCELL_X35_Y18_N6         ; 8       ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|altsyncram_c7e2:altsyncram1|decode_3na:decode5|w_anode4226w[3]                                                                                                                                                                                                              ; LABCELL_X35_Y18_N9         ; 8       ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|altsyncram_c7e2:altsyncram1|decode_3na:decode5|w_anode4236w[3]                                                                                                                                                                                                              ; LABCELL_X35_Y18_N51        ; 8       ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|altsyncram_c7e2:altsyncram1|decode_3na:decode5|w_anode4246w[3]                                                                                                                                                                                                              ; LABCELL_X35_Y18_N36        ; 8       ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|altsyncram_c7e2:altsyncram1|decode_3na:decode5|w_anode4256w[3]                                                                                                                                                                                                              ; LABCELL_X40_Y18_N45        ; 8       ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|altsyncram_c7e2:altsyncram1|decode_3na:decode5|w_anode4266w[3]                                                                                                                                                                                                              ; LABCELL_X40_Y18_N15        ; 8       ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|altsyncram_c7e2:altsyncram1|decode_3na:decode5|w_anode4288w[3]                                                                                                                                                                                                              ; LABCELL_X40_Y18_N0         ; 8       ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|altsyncram_c7e2:altsyncram1|decode_3na:decode5|w_anode4299w[3]                                                                                                                                                                                                              ; LABCELL_X35_Y18_N33        ; 8       ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|altsyncram_c7e2:altsyncram1|decode_3na:decode5|w_anode4309w[3]                                                                                                                                                                                                              ; LABCELL_X40_Y18_N12        ; 8       ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|altsyncram_c7e2:altsyncram1|decode_3na:decode5|w_anode4319w[3]                                                                                                                                                                                                              ; LABCELL_X40_Y18_N51        ; 8       ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|altsyncram_c7e2:altsyncram1|decode_3na:decode5|w_anode4329w[3]                                                                                                                                                                                                              ; LABCELL_X40_Y18_N30        ; 8       ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|altsyncram_c7e2:altsyncram1|decode_3na:decode5|w_anode4339w[3]                                                                                                                                                                                                              ; MLABCELL_X39_Y20_N36       ; 8       ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|altsyncram_c7e2:altsyncram1|decode_3na:decode5|w_anode4349w[3]                                                                                                                                                                                                              ; LABCELL_X40_Y18_N21        ; 8       ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|altsyncram_c7e2:altsyncram1|decode_3na:decode5|w_anode4359w[3]                                                                                                                                                                                                              ; LABCELL_X40_Y18_N18        ; 8       ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|altsyncram_c7e2:altsyncram1|decode_3na:decode5|w_anode4381w[3]                                                                                                                                                                                                              ; LABCELL_X7_Y2_N24          ; 8       ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|altsyncram_c7e2:altsyncram1|decode_3na:decode5|w_anode4392w[3]                                                                                                                                                                                                              ; LABCELL_X35_Y18_N42        ; 8       ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|altsyncram_c7e2:altsyncram1|decode_3na:decode5|w_anode4402w[3]                                                                                                                                                                                                              ; LABCELL_X35_Y18_N15        ; 8       ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|altsyncram_c7e2:altsyncram1|decode_3na:decode5|w_anode4412w[3]                                                                                                                                                                                                              ; LABCELL_X7_Y2_N45          ; 8       ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|altsyncram_c7e2:altsyncram1|decode_3na:decode5|w_anode4422w[3]                                                                                                                                                                                                              ; LABCELL_X7_Y2_N42          ; 8       ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|altsyncram_c7e2:altsyncram1|decode_3na:decode5|w_anode4432w[3]                                                                                                                                                                                                              ; LABCELL_X35_Y18_N45        ; 4       ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|altsyncram_c7e2:altsyncram1|decode_s2a:rden_decode_a|w_anode4763w[3]~1                                                                                                                                                                                                      ; MLABCELL_X34_Y14_N18       ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|altsyncram_c7e2:altsyncram1|decode_s2a:rden_decode_a|w_anode4780w[3]                                                                                                                                                                                                        ; LABCELL_X37_Y15_N57        ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|altsyncram_c7e2:altsyncram1|decode_s2a:rden_decode_a|w_anode4790w[3]                                                                                                                                                                                                        ; MLABCELL_X34_Y14_N0        ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|altsyncram_c7e2:altsyncram1|decode_s2a:rden_decode_a|w_anode4800w[3]                                                                                                                                                                                                        ; LABCELL_X37_Y15_N36        ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|altsyncram_c7e2:altsyncram1|decode_s2a:rden_decode_a|w_anode4810w[3]                                                                                                                                                                                                        ; MLABCELL_X34_Y14_N6        ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|altsyncram_c7e2:altsyncram1|decode_s2a:rden_decode_a|w_anode4820w[3]                                                                                                                                                                                                        ; LABCELL_X37_Y15_N39        ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|altsyncram_c7e2:altsyncram1|decode_s2a:rden_decode_a|w_anode4830w[3]~1                                                                                                                                                                                                      ; MLABCELL_X34_Y14_N54       ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|altsyncram_c7e2:altsyncram1|decode_s2a:rden_decode_a|w_anode4840w[3]                                                                                                                                                                                                        ; LABCELL_X37_Y15_N6         ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|altsyncram_c7e2:altsyncram1|decode_s2a:rden_decode_a|w_anode4864w[3]                                                                                                                                                                                                        ; MLABCELL_X39_Y17_N54       ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|altsyncram_c7e2:altsyncram1|decode_s2a:rden_decode_a|w_anode4875w[3]                                                                                                                                                                                                        ; MLABCELL_X39_Y17_N0        ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|altsyncram_c7e2:altsyncram1|decode_s2a:rden_decode_a|w_anode4885w[3]                                                                                                                                                                                                        ; LABCELL_X40_Y21_N48        ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|altsyncram_c7e2:altsyncram1|decode_s2a:rden_decode_a|w_anode4895w[3]                                                                                                                                                                                                        ; LABCELL_X40_Y21_N6         ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|altsyncram_c7e2:altsyncram1|decode_s2a:rden_decode_a|w_anode4905w[3]                                                                                                                                                                                                        ; LABCELL_X40_Y21_N51        ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|altsyncram_c7e2:altsyncram1|decode_s2a:rden_decode_a|w_anode4915w[3]                                                                                                                                                                                                        ; LABCELL_X40_Y21_N54        ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|altsyncram_c7e2:altsyncram1|decode_s2a:rden_decode_a|w_anode4925w[3]                                                                                                                                                                                                        ; LABCELL_X40_Y21_N12        ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|altsyncram_c7e2:altsyncram1|decode_s2a:rden_decode_a|w_anode4935w[3]                                                                                                                                                                                                        ; LABCELL_X40_Y21_N0         ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|altsyncram_c7e2:altsyncram1|decode_s2a:rden_decode_a|w_anode4958w[3]                                                                                                                                                                                                        ; MLABCELL_X39_Y21_N15       ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|altsyncram_c7e2:altsyncram1|decode_s2a:rden_decode_a|w_anode4969w[3]                                                                                                                                                                                                        ; LABCELL_X40_Y21_N18        ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|altsyncram_c7e2:altsyncram1|decode_s2a:rden_decode_a|w_anode4979w[3]                                                                                                                                                                                                        ; LABCELL_X40_Y21_N21        ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|altsyncram_c7e2:altsyncram1|decode_s2a:rden_decode_a|w_anode4989w[3]                                                                                                                                                                                                        ; MLABCELL_X39_Y17_N9        ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|altsyncram_c7e2:altsyncram1|decode_s2a:rden_decode_a|w_anode4999w[3]                                                                                                                                                                                                        ; LABCELL_X40_Y21_N30        ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|altsyncram_c7e2:altsyncram1|decode_s2a:rden_decode_a|w_anode5009w[3]                                                                                                                                                                                                        ; MLABCELL_X39_Y17_N6        ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|altsyncram_c7e2:altsyncram1|decode_s2a:rden_decode_a|w_anode5019w[3]                                                                                                                                                                                                        ; LABCELL_X40_Y21_N15        ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|altsyncram_c7e2:altsyncram1|decode_s2a:rden_decode_a|w_anode5029w[3]                                                                                                                                                                                                        ; LABCELL_X40_Y21_N3         ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|altsyncram_c7e2:altsyncram1|decode_s2a:rden_decode_a|w_anode5052w[3]                                                                                                                                                                                                        ; LABCELL_X40_Y21_N33        ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|altsyncram_c7e2:altsyncram1|decode_s2a:rden_decode_a|w_anode5063w[3]                                                                                                                                                                                                        ; LABCELL_X40_Y21_N9         ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|altsyncram_c7e2:altsyncram1|decode_s2a:rden_decode_a|w_anode5073w[3]                                                                                                                                                                                                        ; LABCELL_X40_Y21_N39        ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|altsyncram_c7e2:altsyncram1|decode_s2a:rden_decode_a|w_anode5083w[3]                                                                                                                                                                                                        ; LABCELL_X40_Y21_N42        ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|altsyncram_c7e2:altsyncram1|decode_s2a:rden_decode_a|w_anode5093w[3]                                                                                                                                                                                                        ; LABCELL_X40_Y21_N36        ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|altsyncram_c7e2:altsyncram1|decode_s2a:rden_decode_a|w_anode5103w[3]                                                                                                                                                                                                        ; LABCELL_X40_Y21_N24        ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|altsyncram_c7e2:altsyncram1|decode_s2a:rden_decode_a|w_anode5113w[3]                                                                                                                                                                                                        ; LABCELL_X40_Y21_N27        ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|altsyncram_c7e2:altsyncram1|decode_s2a:rden_decode_a|w_anode5123w[3]                                                                                                                                                                                                        ; MLABCELL_X39_Y17_N18       ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|altsyncram_c7e2:altsyncram1|decode_s2a:rden_decode_a|w_anode5146w[3]                                                                                                                                                                                                        ; LABCELL_X37_Y15_N54        ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|altsyncram_c7e2:altsyncram1|decode_s2a:rden_decode_a|w_anode5157w[3]                                                                                                                                                                                                        ; LABCELL_X37_Y15_N48        ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|altsyncram_c7e2:altsyncram1|decode_s2a:rden_decode_a|w_anode5167w[3]                                                                                                                                                                                                        ; LABCELL_X37_Y15_N27        ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|altsyncram_c7e2:altsyncram1|decode_s2a:rden_decode_a|w_anode5177w[3]                                                                                                                                                                                                        ; LABCELL_X37_Y15_N18        ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|altsyncram_c7e2:altsyncram1|decode_s2a:rden_decode_a|w_anode5187w[3]                                                                                                                                                                                                        ; LABCELL_X37_Y15_N24        ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|altsyncram_c7e2:altsyncram1|decode_s2a:rden_decode_a|w_anode5197w[3]                                                                                                                                                                                                        ; LABCELL_X37_Y15_N21        ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|altsyncram_c7e2:altsyncram1|decode_s2a:rden_decode_b|w_anode4763w[3]                                                                                                                                                                                                        ; MLABCELL_X39_Y16_N6        ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|altsyncram_c7e2:altsyncram1|decode_s2a:rden_decode_b|w_anode4780w[3]                                                                                                                                                                                                        ; MLABCELL_X39_Y16_N30       ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|altsyncram_c7e2:altsyncram1|decode_s2a:rden_decode_b|w_anode4790w[3]~0                                                                                                                                                                                                      ; MLABCELL_X39_Y16_N3        ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|altsyncram_c7e2:altsyncram1|decode_s2a:rden_decode_b|w_anode4800w[3]                                                                                                                                                                                                        ; MLABCELL_X39_Y16_N51       ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|altsyncram_c7e2:altsyncram1|decode_s2a:rden_decode_b|w_anode4810w[3]~0                                                                                                                                                                                                      ; MLABCELL_X39_Y16_N0        ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|altsyncram_c7e2:altsyncram1|decode_s2a:rden_decode_b|w_anode4820w[3]                                                                                                                                                                                                        ; MLABCELL_X39_Y16_N27       ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|altsyncram_c7e2:altsyncram1|decode_s2a:rden_decode_b|w_anode4830w[3]~0                                                                                                                                                                                                      ; LABCELL_X43_Y18_N9         ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|altsyncram_c7e2:altsyncram1|decode_s2a:rden_decode_b|w_anode4840w[3]                                                                                                                                                                                                        ; LABCELL_X43_Y18_N3         ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|altsyncram_c7e2:altsyncram1|decode_s2a:rden_decode_b|w_anode4864w[3]                                                                                                                                                                                                        ; LABCELL_X43_Y18_N51        ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|altsyncram_c7e2:altsyncram1|decode_s2a:rden_decode_b|w_anode4875w[3]                                                                                                                                                                                                        ; MLABCELL_X39_Y16_N48       ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|altsyncram_c7e2:altsyncram1|decode_s2a:rden_decode_b|w_anode4885w[3]                                                                                                                                                                                                        ; LABCELL_X43_Y18_N6         ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|altsyncram_c7e2:altsyncram1|decode_s2a:rden_decode_b|w_anode4895w[3]                                                                                                                                                                                                        ; LABCELL_X43_Y18_N15        ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|altsyncram_c7e2:altsyncram1|decode_s2a:rden_decode_b|w_anode4905w[3]                                                                                                                                                                                                        ; LABCELL_X43_Y18_N39        ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|altsyncram_c7e2:altsyncram1|decode_s2a:rden_decode_b|w_anode4915w[3]                                                                                                                                                                                                        ; MLABCELL_X39_Y16_N54       ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|altsyncram_c7e2:altsyncram1|decode_s2a:rden_decode_b|w_anode4925w[3]                                                                                                                                                                                                        ; LABCELL_X43_Y18_N12        ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|altsyncram_c7e2:altsyncram1|decode_s2a:rden_decode_b|w_anode4935w[3]                                                                                                                                                                                                        ; MLABCELL_X39_Y20_N27       ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|altsyncram_c7e2:altsyncram1|decode_s2a:rden_decode_b|w_anode4958w[3]                                                                                                                                                                                                        ; MLABCELL_X39_Y16_N33       ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|altsyncram_c7e2:altsyncram1|decode_s2a:rden_decode_b|w_anode4969w[3]                                                                                                                                                                                                        ; MLABCELL_X39_Y16_N24       ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|altsyncram_c7e2:altsyncram1|decode_s2a:rden_decode_b|w_anode4979w[3]                                                                                                                                                                                                        ; MLABCELL_X39_Y16_N39       ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|altsyncram_c7e2:altsyncram1|decode_s2a:rden_decode_b|w_anode4989w[3]                                                                                                                                                                                                        ; MLABCELL_X39_Y16_N15       ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|altsyncram_c7e2:altsyncram1|decode_s2a:rden_decode_b|w_anode4999w[3]                                                                                                                                                                                                        ; MLABCELL_X39_Y16_N36       ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|altsyncram_c7e2:altsyncram1|decode_s2a:rden_decode_b|w_anode5009w[3]                                                                                                                                                                                                        ; MLABCELL_X39_Y16_N57       ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|altsyncram_c7e2:altsyncram1|decode_s2a:rden_decode_b|w_anode5019w[3]                                                                                                                                                                                                        ; MLABCELL_X39_Y16_N45       ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|altsyncram_c7e2:altsyncram1|decode_s2a:rden_decode_b|w_anode5029w[3]                                                                                                                                                                                                        ; MLABCELL_X39_Y20_N21       ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|altsyncram_c7e2:altsyncram1|decode_s2a:rden_decode_b|w_anode5052w[3]                                                                                                                                                                                                        ; LABCELL_X43_Y18_N36        ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|altsyncram_c7e2:altsyncram1|decode_s2a:rden_decode_b|w_anode5063w[3]                                                                                                                                                                                                        ; LABCELL_X43_Y18_N42        ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|altsyncram_c7e2:altsyncram1|decode_s2a:rden_decode_b|w_anode5073w[3]                                                                                                                                                                                                        ; LABCELL_X43_Y18_N45        ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|altsyncram_c7e2:altsyncram1|decode_s2a:rden_decode_b|w_anode5083w[3]                                                                                                                                                                                                        ; MLABCELL_X39_Y20_N48       ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|altsyncram_c7e2:altsyncram1|decode_s2a:rden_decode_b|w_anode5093w[3]                                                                                                                                                                                                        ; MLABCELL_X39_Y20_N0        ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|altsyncram_c7e2:altsyncram1|decode_s2a:rden_decode_b|w_anode5103w[3]                                                                                                                                                                                                        ; MLABCELL_X39_Y20_N18       ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|altsyncram_c7e2:altsyncram1|decode_s2a:rden_decode_b|w_anode5113w[3]                                                                                                                                                                                                        ; MLABCELL_X39_Y20_N24       ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|altsyncram_c7e2:altsyncram1|decode_s2a:rden_decode_b|w_anode5123w[3]                                                                                                                                                                                                        ; MLABCELL_X39_Y20_N54       ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|altsyncram_c7e2:altsyncram1|decode_s2a:rden_decode_b|w_anode5146w[3]                                                                                                                                                                                                        ; LABCELL_X43_Y18_N48        ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|altsyncram_c7e2:altsyncram1|decode_s2a:rden_decode_b|w_anode5157w[3]                                                                                                                                                                                                        ; LABCELL_X43_Y18_N30        ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|altsyncram_c7e2:altsyncram1|decode_s2a:rden_decode_b|w_anode5167w[3]                                                                                                                                                                                                        ; LABCELL_X43_Y18_N27        ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|altsyncram_c7e2:altsyncram1|decode_s2a:rden_decode_b|w_anode5177w[3]                                                                                                                                                                                                        ; MLABCELL_X39_Y16_N12       ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|altsyncram_c7e2:altsyncram1|decode_s2a:rden_decode_b|w_anode5187w[3]                                                                                                                                                                                                        ; LABCELL_X43_Y18_N24        ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|altsyncram_c7e2:altsyncram1|decode_s2a:rden_decode_b|w_anode5197w[3]                                                                                                                                                                                                        ; LABCELL_X43_Y18_N0         ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~0                                                                                                                                                                                                                                       ; LABCELL_X7_Y2_N51          ; 7       ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~1                                                                                                                                                                                                                                       ; LABCELL_X7_Y2_N6           ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~2                                                                                                                                                                                                                                       ; LABCELL_X7_Y2_N30          ; 20      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[0]~0                                                                                                                                                                                                                             ; LABCELL_X7_Y2_N18          ; 19      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[3]~14                                                                                                                                                                                                                            ; MLABCELL_X6_Y3_N12         ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[0]~2                                                                                                                                                                                   ; LABCELL_X7_Y2_N39          ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[3]~1                                                                                                                                                                              ; LABCELL_X1_Y5_N39          ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ram_initial:init|altsyncram:altsyncram_component|altsyncram_56r1:auto_generated|altsyncram_qfh2:altsyncram1|decode_01a:rden_decode_a|w_anode381w[2]                                                                                                                                                                                                        ; LABCELL_X17_Y6_N27         ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ram_initial:init|altsyncram:altsyncram_component|altsyncram_56r1:auto_generated|altsyncram_qfh2:altsyncram1|decode_01a:rden_decode_a|w_anode395w[2]                                                                                                                                                                                                        ; LABCELL_X17_Y6_N6          ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ram_initial:init|altsyncram:altsyncram_component|altsyncram_56r1:auto_generated|altsyncram_qfh2:altsyncram1|decode_01a:rden_decode_a|w_anode404w[2]                                                                                                                                                                                                        ; LABCELL_X17_Y6_N24         ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ram_initial:init|altsyncram:altsyncram_component|altsyncram_56r1:auto_generated|altsyncram_qfh2:altsyncram1|decode_01a:rden_decode_b|w_anode381w[2]~0                                                                                                                                                                                                      ; LABCELL_X4_Y4_N54          ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ram_initial:init|altsyncram:altsyncram_component|altsyncram_56r1:auto_generated|altsyncram_qfh2:altsyncram1|decode_01a:rden_decode_b|w_anode395w[2]~0                                                                                                                                                                                                      ; LABCELL_X4_Y4_N57          ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ram_initial:init|altsyncram:altsyncram_component|altsyncram_56r1:auto_generated|altsyncram_qfh2:altsyncram1|decode_01a:rden_decode_b|w_anode404w[2]~0                                                                                                                                                                                                      ; LABCELL_X4_Y4_N48          ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ram_initial:init|altsyncram:altsyncram_component|altsyncram_56r1:auto_generated|altsyncram_qfh2:altsyncram1|decode_7la:decode5|w_anode343w[2]~0                                                                                                                                                                                                            ; MLABCELL_X3_Y4_N18         ; 8       ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; ram_initial:init|altsyncram:altsyncram_component|altsyncram_56r1:auto_generated|altsyncram_qfh2:altsyncram1|decode_7la:decode5|w_anode356w[2]~0                                                                                                                                                                                                            ; MLABCELL_X3_Y4_N36         ; 8       ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; ram_initial:init|altsyncram:altsyncram_component|altsyncram_56r1:auto_generated|altsyncram_qfh2:altsyncram1|decode_7la:decode5|w_anode364w[2]~0                                                                                                                                                                                                            ; MLABCELL_X3_Y4_N39         ; 4       ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; ram_initial:init|altsyncram:altsyncram_component|altsyncram_56r1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~0                                                                                                                                                                                                                                      ; MLABCELL_X3_Y4_N24         ; 7       ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; ram_initial:init|altsyncram:altsyncram_component|altsyncram_56r1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~1                                                                                                                                                                                                                                      ; MLABCELL_X3_Y4_N45         ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ram_initial:init|altsyncram:altsyncram_component|altsyncram_56r1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~2                                                                                                                                                                                                                                      ; MLABCELL_X3_Y4_N42         ; 16      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; ram_initial:init|altsyncram:altsyncram_component|altsyncram_56r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[6]~0                                                                                                                                                                                                                            ; MLABCELL_X3_Y4_N3          ; 15      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ram_initial:init|altsyncram:altsyncram_component|altsyncram_56r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[1]~4                                                                                                                                                                                                                            ; LABCELL_X4_Y5_N33          ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ram_initial:init|altsyncram:altsyncram_component|altsyncram_56r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[0]~2                                                                                                                                                                                  ; LABCELL_X2_Y1_N36          ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ram_initial:init|altsyncram:altsyncram_component|altsyncram_56r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[0]~1                                                                                                                                                                             ; LABCELL_X2_Y1_N15          ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; rst_n                                                                                                                                                                                                                                                                                                                                                      ; PIN_AA14                   ; 158     ; Async. clear, Clock enable, Sync. clear ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg                                   ; FF_X2_Y4_N8                ; 51      ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[0]~3                      ; LABCELL_X4_Y3_N54          ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena~0                        ; LABCELL_X2_Y3_N36          ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_mode_reg[1]                           ; FF_X2_Y2_N20               ; 23      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[0]~0           ; LABCELL_X1_Y4_N30          ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][0]                             ; FF_X3_Y2_N2                ; 23      ; Async. clear, Sync. load                ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][0]~1                           ; LABCELL_X1_Y3_N33          ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][3]                             ; FF_X3_Y2_N26               ; 10      ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][0]                             ; FF_X4_Y1_N50               ; 19      ; Async. clear, Sync. load                ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][0]~3                           ; LABCELL_X2_Y4_N48          ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][3]                             ; FF_X4_Y1_N23               ; 11      ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]~4                             ; LABCELL_X4_Y2_N24          ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[3]~1              ; LABCELL_X1_Y4_N9           ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|node_ena~2                                ; LABCELL_X2_Y4_N30          ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[1][0]~2                    ; LABCELL_X1_Y3_N9           ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][0]~3                    ; LABCELL_X1_Y3_N6           ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]~2      ; MLABCELL_X3_Y3_N54         ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0]~1 ; MLABCELL_X3_Y3_N9          ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[0]        ; FF_X1_Y4_N44               ; 15      ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[11]       ; FF_X2_Y3_N17               ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]        ; FF_X2_Y4_N47               ; 50      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_dr_scan_proc~0                 ; LABCELL_X1_Y3_N48          ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                       ; FF_X3_Y3_N26               ; 72      ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[0]~0                                                                                                     ; LABCELL_X1_Y4_N6           ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; vga_driver:vga|color_reg[3]~14                                                                                                                                                                                                                                                                                                                             ; LABCELL_X30_Y15_N42        ; 8       ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; vga_driver:vga|h_counter[0]~2                                                                                                                                                                                                                                                                                                                              ; LABCELL_X29_Y15_N30        ; 10      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; vga_driver:vga|v_counter[7]~2                                                                                                                                                                                                                                                                                                                              ; LABCELL_X29_Y15_N45        ; 10      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; vga_driver:vga|v_counter[7]~3                                                                                                                                                                                                                                                                                                                              ; LABCELL_X29_Y15_N57        ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------+-----------------------------------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                       ;
+----------------------------------------------------------------------+----------------------------+---------+----------------------+------------------+---------------------------+
; Name                                                                 ; Location                   ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------------------------------+----------------------------+---------+----------------------+------------------+---------------------------+
; clk                                                                  ; PIN_AF14                   ; 147     ; Global Clock         ; GCLK4            ; --                        ;
; pll100mhz_0002:pll100mhz_inst|altera_pll:altera_pll_i|outclk_wire[0] ; PLLOUTPUTCOUNTER_X0_Y21_N1 ; 338     ; Global Clock         ; GCLK7            ; --                        ;
+----------------------------------------------------------------------+----------------------------+---------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                        ;
+------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                         ; Fan-Out ;
+------------------------------------------------------------------------------------------------------------------------------+---------+
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[0] ; 601     ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[1] ; 601     ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[2] ; 601     ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[3] ; 601     ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[4] ; 601     ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[5] ; 601     ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[6] ; 601     ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[7] ; 601     ;
; coprocessor:coprocessor_inst|alu:alu_inst|data_out[7]                                                                        ; 600     ;
; coprocessor:coprocessor_inst|alu:alu_inst|data_out[6]                                                                        ; 600     ;
; coprocessor:coprocessor_inst|alu:alu_inst|data_out[5]                                                                        ; 600     ;
; coprocessor:coprocessor_inst|alu:alu_inst|data_out[4]                                                                        ; 600     ;
; coprocessor:coprocessor_inst|alu:alu_inst|data_out[3]                                                                        ; 600     ;
; coprocessor:coprocessor_inst|alu:alu_inst|data_out[2]                                                                        ; 600     ;
; coprocessor:coprocessor_inst|alu:alu_inst|data_out[1]                                                                        ; 600     ;
; coprocessor:coprocessor_inst|alu:alu_inst|data_out[0]                                                                        ; 600     ;
; altera_internal_jtag~TCKUTAP                                                                                                 ; 544     ;
+------------------------------------------------------------------------------------------------------------------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+------------------------------------------------------------------------------------------------------------------------+------+----------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+---------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+-------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-----------------------+
; Name                                                                                                                   ; Type ; Mode           ; Clock Mode  ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size    ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLABs ; MIF                     ; Location                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs         ;
+------------------------------------------------------------------------------------------------------------------------+------+----------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+---------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+-------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-----------------------+
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|altsyncram_c7e2:altsyncram1|ALTSYNCRAM  ; AUTO ; True Dual Port ; Dual Clocks ; 307200       ; 8            ; 307200       ; 8            ; yes                    ; yes                     ; yes                    ; no                      ; 2457600 ; 307200                      ; 8                           ; 307200                      ; 8                           ; 2457600             ; 300         ; 0     ; None                    ; M10K_X41_Y13_N0, M10K_X38_Y5_N0, M10K_X14_Y13_N0, M10K_X5_Y32_N0, M10K_X14_Y17_N0, M10K_X5_Y14_N0, M10K_X14_Y10_N0, M10K_X26_Y7_N0, M10K_X49_Y8_N0, M10K_X76_Y2_N0, M10K_X69_Y10_N0, M10K_X41_Y6_N0, M10K_X38_Y8_N0, M10K_X69_Y9_N0, M10K_X69_Y3_N0, M10K_X41_Y21_N0, M10K_X58_Y13_N0, M10K_X49_Y16_N0, M10K_X41_Y22_N0, M10K_X41_Y2_N0, M10K_X26_Y16_N0, M10K_X49_Y12_N0, M10K_X49_Y35_N0, M10K_X38_Y25_N0, M10K_X41_Y24_N0, M10K_X41_Y30_N0, M10K_X5_Y33_N0, M10K_X14_Y16_N0, M10K_X38_Y27_N0, M10K_X41_Y20_N0, M10K_X5_Y35_N0, M10K_X69_Y34_N0, M10K_X49_Y27_N0, M10K_X58_Y31_N0, M10K_X5_Y34_N0, M10K_X69_Y27_N0, M10K_X41_Y35_N0, M10K_X38_Y26_N0, M10K_X26_Y6_N0, M10K_X14_Y12_N0, M10K_X5_Y12_N0, M10K_X14_Y41_N0, M10K_X5_Y41_N0, M10K_X26_Y9_N0, M10K_X41_Y9_N0, M10K_X38_Y9_N0, M10K_X76_Y7_N0, M10K_X41_Y12_N0, M10K_X49_Y11_N0, M10K_X14_Y11_N0, M10K_X58_Y8_N0, M10K_X69_Y12_N0, M10K_X69_Y28_N0, M10K_X69_Y13_N0, M10K_X58_Y24_N0, M10K_X69_Y24_N0, M10K_X69_Y8_N0, M10K_X58_Y17_N0, M10K_X76_Y21_N0, M10K_X49_Y41_N0, M10K_X14_Y39_N0, M10K_X49_Y40_N0, M10K_X14_Y38_N0, M10K_X26_Y29_N0, M10K_X14_Y18_N0, M10K_X14_Y34_N0, M10K_X58_Y30_N0, M10K_X38_Y34_N0, M10K_X26_Y35_N0, M10K_X14_Y40_N0, M10K_X49_Y34_N0, M10K_X49_Y32_N0, M10K_X69_Y18_N0, M10K_X69_Y32_N0, M10K_X41_Y19_N0, M10K_X38_Y14_N0, M10K_X38_Y4_N0, M10K_X14_Y20_N0, M10K_X26_Y23_N0, M10K_X14_Y22_N0, M10K_X26_Y40_N0, M10K_X14_Y14_N0, M10K_X38_Y13_N0, M10K_X38_Y7_N0, M10K_X58_Y11_N0, M10K_X69_Y6_N0, M10K_X58_Y6_N0, M10K_X26_Y11_N0, M10K_X69_Y11_N0, M10K_X76_Y4_N0, M10K_X69_Y21_N0, M10K_X76_Y13_N0, M10K_X38_Y19_N0, M10K_X58_Y23_N0, M10K_X49_Y4_N0, M10K_X69_Y16_N0, M10K_X76_Y16_N0, M10K_X38_Y41_N0, M10K_X26_Y33_N0, M10K_X38_Y37_N0, M10K_X26_Y37_N0, M10K_X41_Y28_N0, M10K_X14_Y15_N0, M10K_X14_Y25_N0, M10K_X58_Y29_N0, M10K_X49_Y31_N0, M10K_X41_Y27_N0, M10K_X14_Y31_N0, M10K_X41_Y39_N0, M10K_X69_Y29_N0, M10K_X69_Y19_N0, M10K_X49_Y25_N0, M10K_X76_Y11_N0, M10K_X26_Y13_N0, M10K_X14_Y21_N0, M10K_X14_Y27_N0, M10K_X14_Y29_N0, M10K_X14_Y23_N0, M10K_X38_Y3_N0, M10K_X26_Y4_N0, M10K_X49_Y3_N0, M10K_X58_Y3_N0, M10K_X69_Y5_N0, M10K_X49_Y6_N0, M10K_X41_Y8_N0, M10K_X58_Y5_N0, M10K_X76_Y3_N0, M10K_X58_Y28_N0, M10K_X58_Y20_N0, M10K_X69_Y33_N0, M10K_X76_Y24_N0, M10K_X58_Y4_N0, M10K_X41_Y25_N0, M10K_X58_Y21_N0, M10K_X26_Y31_N0, M10K_X14_Y28_N0, M10K_X14_Y33_N0, M10K_X14_Y32_N0, M10K_X41_Y29_N0, M10K_X26_Y18_N0, M10K_X58_Y34_N0, M10K_X14_Y30_N0, M10K_X38_Y29_N0, M10K_X26_Y26_N0, M10K_X14_Y26_N0, M10K_X49_Y24_N0, M10K_X69_Y22_N0, M10K_X76_Y10_N0, M10K_X76_Y22_N0, M10K_X76_Y15_N0, M10K_X38_Y17_N0, M10K_X41_Y5_N0, M10K_X38_Y12_N0, M10K_X26_Y19_N0, M10K_X38_Y33_N0, M10K_X26_Y39_N0, M10K_X49_Y5_N0, M10K_X26_Y8_N0, M10K_X49_Y9_N0, M10K_X49_Y10_N0, M10K_X76_Y5_N0, M10K_X58_Y10_N0, M10K_X26_Y10_N0, M10K_X76_Y6_N0, M10K_X38_Y6_N0, M10K_X41_Y18_N0, M10K_X76_Y18_N0, M10K_X38_Y16_N0, M10K_X76_Y19_N0, M10K_X58_Y15_N0, M10K_X26_Y24_N0, M10K_X76_Y17_N0, M10K_X41_Y37_N0, M10K_X49_Y39_N0, M10K_X49_Y38_N0, M10K_X38_Y35_N0, M10K_X26_Y28_N0, M10K_X41_Y15_N0, M10K_X38_Y30_N0, M10K_X49_Y30_N0, M10K_X41_Y32_N0, M10K_X41_Y33_N0, M10K_X38_Y38_N0, M10K_X41_Y38_N0, M10K_X58_Y25_N0, M10K_X49_Y19_N0, M10K_X58_Y32_N0, M10K_X76_Y9_N0, M10K_X26_Y15_N0, M10K_X26_Y12_N0, M10K_X5_Y13_N0, M10K_X41_Y17_N0, M10K_X14_Y19_N0, M10K_X49_Y22_N0, M10K_X38_Y11_N0, M10K_X49_Y13_N0, M10K_X76_Y14_N0, M10K_X69_Y7_N0, M10K_X58_Y7_N0, M10K_X41_Y10_N0, M10K_X41_Y11_N0, M10K_X58_Y14_N0, M10K_X69_Y20_N0, M10K_X76_Y20_N0, M10K_X69_Y25_N0, M10K_X76_Y23_N0, M10K_X49_Y14_N0, M10K_X58_Y16_N0, M10K_X69_Y17_N0, M10K_X26_Y27_N0, M10K_X5_Y36_N0, M10K_X14_Y36_N0, M10K_X5_Y37_N0, M10K_X49_Y29_N0, M10K_X38_Y18_N0, M10K_X14_Y24_N0, M10K_X38_Y22_N0, M10K_X26_Y34_N0, M10K_X38_Y32_N0, M10K_X14_Y37_N0, M10K_X58_Y36_N0, M10K_X58_Y27_N0, M10K_X49_Y17_N0, M10K_X69_Y31_N0, M10K_X49_Y15_N0, M10K_X38_Y15_N0, M10K_X38_Y2_N0, M10K_X38_Y21_N0, M10K_X26_Y25_N0, M10K_X41_Y26_N0, M10K_X26_Y32_N0, M10K_X49_Y2_N0, M10K_X41_Y3_N0, M10K_X49_Y1_N0, M10K_X58_Y1_N0, M10K_X58_Y12_N0, M10K_X58_Y9_N0, M10K_X38_Y10_N0, M10K_X69_Y4_N0, M10K_X58_Y2_N0, M10K_X49_Y18_N0, M10K_X41_Y16_N0, M10K_X58_Y33_N0, M10K_X49_Y21_N0, M10K_X69_Y2_N0, M10K_X69_Y15_N0, M10K_X69_Y14_N0, M10K_X41_Y36_N0, M10K_X49_Y36_N0, M10K_X26_Y36_N0, M10K_X38_Y36_N0, M10K_X38_Y24_N0, M10K_X41_Y14_N0, M10K_X26_Y22_N0, M10K_X69_Y30_N0, M10K_X38_Y31_N0, M10K_X41_Y34_N0, M10K_X26_Y30_N0, M10K_X58_Y26_N0, M10K_X69_Y26_N0, M10K_X58_Y19_N0, M10K_X41_Y31_N0, M10K_X58_Y22_N0, M10K_X26_Y2_N0, M10K_X26_Y20_N0, M10K_X26_Y17_N0, M10K_X26_Y41_N0, M10K_X26_Y21_N0, M10K_X5_Y11_N0, M10K_X26_Y3_N0, M10K_X38_Y1_N0, M10K_X41_Y1_N0, M10K_X41_Y7_N0, M10K_X49_Y7_N0, M10K_X14_Y9_N0, M10K_X41_Y4_N0, M10K_X76_Y1_N0, M10K_X49_Y20_N0, M10K_X58_Y18_N0, M10K_X49_Y33_N0, M10K_X69_Y23_N0, M10K_X69_Y1_N0, M10K_X38_Y20_N0, M10K_X76_Y12_N0, M10K_X26_Y38_N0, M10K_X5_Y39_N0, M10K_X5_Y40_N0, M10K_X5_Y38_N0, M10K_X41_Y23_N0, M10K_X26_Y14_N0, M10K_X14_Y35_N0, M10K_X38_Y23_N0, M10K_X49_Y28_N0, M10K_X38_Y28_N0, M10K_X38_Y40_N0, M10K_X38_Y39_N0, M10K_X49_Y23_N0, M10K_X76_Y8_N0, M10K_X76_Y26_N0, M10K_X49_Y26_N0 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mode ;
; ram_initial:init|altsyncram:altsyncram_component|altsyncram_56r1:auto_generated|altsyncram_qfh2:altsyncram1|ALTSYNCRAM ; AUTO ; True Dual Port ; Dual Clocks ; 19200        ; 8            ; 19200        ; 8            ; yes                    ; yes                     ; yes                    ; no                      ; 153600  ; 19200                       ; 8                           ; 19200                       ; 8                           ; 153600              ; 20          ; 0     ; gatinho2_convertido.mif ; M10K_X5_Y7_N0, M10K_X14_Y7_N0, M10K_X5_Y5_N0, M10K_X14_Y5_N0, M10K_X26_Y5_N0, M10K_X5_Y3_N0, M10K_X5_Y1_N0, M10K_X5_Y2_N0, M10K_X14_Y1_N0, M10K_X14_Y3_N0, M10K_X5_Y4_N0, M10K_X14_Y6_N0, M10K_X14_Y4_N0, M10K_X26_Y1_N0, M10K_X14_Y2_N0, M10K_X5_Y6_N0, M10K_X14_Y8_N0, M10K_X5_Y9_N0, M10K_X5_Y8_N0, M10K_X5_Y10_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mode ;
+------------------------------------------------------------------------------------------------------------------------+------+----------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+---------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+-------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-----------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+--------------------------------------------------------+
; Fitter DSP Block Usage Summary                         ;
+------------------------------------------+-------------+
; Statistic                                ; Number Used ;
+------------------------------------------+-------------+
; Independent 9x9                          ; 3           ;
; Two Independent 18x18                    ; 2           ;
; Independent 18x18 plus 36                ; 5           ;
; Independent 27x27                        ; 4           ;
; Total number of DSP blocks               ; 14          ;
;                                          ;             ;
; Fixed Point Unsigned Multiplier          ; 14          ;
; Fixed Point Dedicated Output Adder Chain ; 1           ;
+------------------------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+------------------------------------------------------+---------------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; Name                                                 ; Mode                      ; Location       ; Sign Representation ; Data AX Input Register ; Data AY Input Register ; Data AZ Input Register ; Data BX Input Register ; Data BY Input Register ; Data BZ Input Register ; Output Register ; Dedicated Shift Register Chain ; Dedicated Pre-Adder ; Dedicated Coefficient Storage ; Dedicated Output Adder Chain ; Dedicated Output Accumulator ;
+------------------------------------------------------+---------------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; coprocessor:coprocessor_inst|alu:alu_inst|Mult0~8    ; Independent 9x9           ; DSP_X32_Y14_N0 ; Unsigned            ; no                     ; yes                    ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; coprocessor:coprocessor_inst|alu:alu_inst|Mult1~8    ; Independent 9x9           ; DSP_X20_Y14_N0 ; Unsigned            ; no                     ; yes                    ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; Mult0~8                                              ; Independent 27x27         ; DSP_X32_Y12_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; coprocessor:coprocessor_inst|alu:alu_inst|Mult8~mac  ; Independent 18x18 plus 36 ; DSP_X32_Y10_N0 ; Unsigned            ; no                     ; yes                    ; --                     ; no                     ; yes                    ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; coprocessor:coprocessor_inst|alu:alu_inst|Mult12~mac ; Independent 18x18 plus 36 ; DSP_X20_Y10_N0 ; Unsigned            ; yes                    ; no                     ; --                     ; no                     ; yes                    ; --                     ; no              ; no                             ; no                  ; no                            ; yes                          ; no                           ;
; coprocessor:coprocessor_inst|alu:alu_inst|Mult7~mac  ; Independent 18x18 plus 36 ; DSP_X32_Y8_N0  ; Unsigned            ; no                     ; yes                    ; --                     ; no                     ; yes                    ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; coprocessor:coprocessor_inst|alu:alu_inst|Mult3~mac  ; Independent 18x18 plus 36 ; DSP_X20_Y6_N0  ; Unsigned            ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; coprocessor:coprocessor_inst|alu:alu_inst|Mult11~8   ; Independent 27x27         ; DSP_X20_Y12_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; coprocessor:coprocessor_inst|alu:alu_inst|Mult6~8    ; Two Independent 18x18     ; DSP_X32_Y6_N0  ; Unsigned            ; yes                    ; yes                    ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; coprocessor:coprocessor_inst|alu:alu_inst|Mult5~8    ; Independent 27x27         ; DSP_X32_Y2_N0  ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; coprocessor:coprocessor_inst|alu:alu_inst|Mult2~8    ; Independent 27x27         ; DSP_X20_Y2_N0  ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; coprocessor:coprocessor_inst|alu:alu_inst|Mult10~mac ; Independent 18x18 plus 36 ; DSP_X20_Y8_N0  ; Unsigned            ; yes                    ; no                     ; --                     ; no                     ; yes                    ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; coprocessor:coprocessor_inst|alu:alu_inst|Mult9~8    ; Independent 9x9           ; DSP_X20_Y4_N0  ; Unsigned            ; yes                    ; yes                    ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; coprocessor:coprocessor_inst|alu:alu_inst|Mult4~8    ; Two Independent 18x18     ; DSP_X32_Y4_N0  ; Unsigned            ; yes                    ; yes                    ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
+------------------------------------------------------+---------------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+


+------------------------------------------------------------------------+
; Routing Usage Summary                                                  ;
+---------------------------------------------+--------------------------+
; Routing Resource Type                       ; Usage                    ;
+---------------------------------------------+--------------------------+
; Block interconnects                         ; 14,658 / 289,320 ( 5 % ) ;
; C12 interconnects                           ; 516 / 13,420 ( 4 % )     ;
; C2 interconnects                            ; 4,532 / 119,108 ( 4 % )  ;
; C4 interconnects                            ; 3,569 / 56,300 ( 6 % )   ;
; DQS bus muxes                               ; 0 / 25 ( 0 % )           ;
; DQS-18 I/O buses                            ; 0 / 25 ( 0 % )           ;
; DQS-9 I/O buses                             ; 0 / 25 ( 0 % )           ;
; Direct links                                ; 376 / 289,320 ( < 1 % )  ;
; Global clocks                               ; 2 / 16 ( 13 % )          ;
; HPS SDRAM PLL inputs                        ; 0 / 1 ( 0 % )            ;
; HPS SDRAM PLL outputs                       ; 0 / 1 ( 0 % )            ;
; HPS_INTERFACE_BOOT_FROM_FPGA_INPUTs         ; 0 / 9 ( 0 % )            ;
; HPS_INTERFACE_CLOCKS_RESETS_INPUTs          ; 0 / 7 ( 0 % )            ;
; HPS_INTERFACE_CLOCKS_RESETS_OUTPUTs         ; 0 / 6 ( 0 % )            ;
; HPS_INTERFACE_CROSS_TRIGGER_INPUTs          ; 0 / 18 ( 0 % )           ;
; HPS_INTERFACE_CROSS_TRIGGER_OUTPUTs         ; 0 / 24 ( 0 % )           ;
; HPS_INTERFACE_DBG_APB_INPUTs                ; 0 / 37 ( 0 % )           ;
; HPS_INTERFACE_DBG_APB_OUTPUTs               ; 0 / 55 ( 0 % )           ;
; HPS_INTERFACE_DMA_INPUTs                    ; 0 / 16 ( 0 % )           ;
; HPS_INTERFACE_DMA_OUTPUTs                   ; 0 / 8 ( 0 % )            ;
; HPS_INTERFACE_FPGA2HPS_INPUTs               ; 0 / 287 ( 0 % )          ;
; HPS_INTERFACE_FPGA2HPS_OUTPUTs              ; 0 / 154 ( 0 % )          ;
; HPS_INTERFACE_FPGA2SDRAM_INPUTs             ; 0 / 852 ( 0 % )          ;
; HPS_INTERFACE_FPGA2SDRAM_OUTPUTs            ; 0 / 408 ( 0 % )          ;
; HPS_INTERFACE_HPS2FPGA_INPUTs               ; 0 / 165 ( 0 % )          ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_INPUTs  ; 0 / 67 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_OUTPUTs ; 0 / 156 ( 0 % )          ;
; HPS_INTERFACE_HPS2FPGA_OUTPUTs              ; 0 / 282 ( 0 % )          ;
; HPS_INTERFACE_INTERRUPTS_INPUTs             ; 0 / 64 ( 0 % )           ;
; HPS_INTERFACE_INTERRUPTS_OUTPUTs            ; 0 / 42 ( 0 % )           ;
; HPS_INTERFACE_JTAG_OUTPUTs                  ; 0 / 5 ( 0 % )            ;
; HPS_INTERFACE_LOAN_IO_INPUTs                ; 0 / 142 ( 0 % )          ;
; HPS_INTERFACE_LOAN_IO_OUTPUTs               ; 0 / 85 ( 0 % )           ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_INPUTs      ; 0 / 1 ( 0 % )            ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_OUTPUTs     ; 0 / 5 ( 0 % )            ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_INPUTs    ; 0 / 32 ( 0 % )           ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_OUTPUTs   ; 0 / 32 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_CAN_INPUTs         ; 0 / 2 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_CAN_OUTPUTs        ; 0 / 2 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_EMAC_INPUTs        ; 0 / 32 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_EMAC_OUTPUTs       ; 0 / 34 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_I2C_INPUTs         ; 0 / 8 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_I2C_OUTPUTs        ; 0 / 8 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_NAND_INPUTs        ; 0 / 12 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_NAND_OUTPUTs       ; 0 / 18 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_QSPI_INPUTs        ; 0 / 4 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_QSPI_OUTPUTs       ; 0 / 13 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_INPUTs       ; 0 / 13 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_OUTPUTs      ; 0 / 22 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_INPUTs  ; 0 / 4 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_OUTPUTs ; 0 / 14 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_INPUTs   ; 0 / 6 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_OUTPUTs  ; 0 / 4 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_UART_INPUTs        ; 0 / 10 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_UART_OUTPUTs       ; 0 / 10 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_USB_INPUTs         ; 0 / 22 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_USB_OUTPUTs        ; 0 / 34 ( 0 % )           ;
; HPS_INTERFACE_STM_EVENT_INPUTs              ; 0 / 28 ( 0 % )           ;
; HPS_INTERFACE_TEST_INPUTs                   ; 0 / 610 ( 0 % )          ;
; HPS_INTERFACE_TEST_OUTPUTs                  ; 0 / 513 ( 0 % )          ;
; HPS_INTERFACE_TPIU_TRACE_INPUTs             ; 0 / 2 ( 0 % )            ;
; HPS_INTERFACE_TPIU_TRACE_OUTPUTs            ; 0 / 33 ( 0 % )           ;
; Horizontal periphery clocks                 ; 0 / 72 ( 0 % )           ;
; Local interconnects                         ; 551 / 84,580 ( < 1 % )   ;
; Quadrant clocks                             ; 0 / 66 ( 0 % )           ;
; R14 interconnects                           ; 736 / 12,676 ( 6 % )     ;
; R14/C12 interconnect drivers                ; 938 / 20,720 ( 5 % )     ;
; R3 interconnects                            ; 5,706 / 130,992 ( 4 % )  ;
; R6 interconnects                            ; 11,128 / 266,960 ( 4 % ) ;
; Spine clocks                                ; 12 / 360 ( 3 % )         ;
; Wire stub REs                               ; 0 / 15,858 ( 0 % )       ;
+---------------------------------------------+--------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 19    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+--------------+
; Pin/Rules           ; IO_000002    ; IO_000001    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000047    ; IO_000046    ; IO_000045    ; IO_000027    ; IO_000026    ; IO_000024    ; IO_000023    ; IO_000022    ; IO_000021    ; IO_000020    ; IO_000019    ; IO_000018    ; IO_000015    ; IO_000014    ; IO_000013    ; IO_000012    ; IO_000011    ; IO_000010 ; IO_000009 ; IO_000034    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+--------------+
; Total Pass          ; 0            ; 47           ; 47           ; 0            ; 0            ; 52        ; 47           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 39           ; 0            ; 0            ; 0            ; 0            ; 39           ; 0            ; 0            ; 0            ; 0            ; 39           ; 0            ; 52        ; 52        ; 0            ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0         ; 0            ;
; Total Inapplicable  ; 52           ; 5            ; 5            ; 52           ; 52           ; 0         ; 5            ; 52           ; 52           ; 52           ; 52           ; 52           ; 52           ; 13           ; 52           ; 52           ; 52           ; 52           ; 13           ; 52           ; 52           ; 52           ; 52           ; 13           ; 52           ; 0         ; 0         ; 52           ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0         ; 0            ;
; start               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; red[0]              ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; red[1]              ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; red[2]              ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; red[3]              ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; red[4]              ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; red[5]              ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; red[6]              ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; red[7]              ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; green[0]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; green[1]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; green[2]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; green[3]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; green[4]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; green[5]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; green[6]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; green[7]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; blue[0]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; blue[1]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; blue[2]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; blue[3]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; blue[4]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; blue[5]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; blue[6]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; blue[7]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; hsync               ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; vsync               ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; sync                ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; clk_vga             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; blank               ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; LEDS[0]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; LEDS[1]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; LEDS[2]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; LEDS[3]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; LEDS[4]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; LEDS[5]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; LEDS[6]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; LEDS[7]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; LEDS[8]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; LEDS[9]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; rst_n               ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; clk                 ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; algo_sel[2]         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; algo_sel[0]         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; factor_out[0]       ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; factor_out[1]       ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; algo_sel[1]         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; start_frame_btn     ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+----------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                  ;
+---------------------+----------------------+-------------------+
; Source Clock(s)     ; Destination Clock(s) ; Delay Added in ns ;
+---------------------+----------------------+-------------------+
; altera_reserved_tck ; altera_reserved_tck  ; 4946.8            ;
+---------------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                                                                                                                                                                                                                          ; Destination Register                                                                                                                                                                                                                                                                                                                                     ; Delay Added in ns ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                     ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0] ; 2.285             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[8]      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0] ; 1.798             ;
; ram_initial:init|altsyncram:altsyncram_component|altsyncram_56r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[1]                                                                                                                                                                                  ; ram_initial:init|altsyncram:altsyncram_component|altsyncram_56r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[0]                                                                                                                                                                                  ; 1.379             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[7]      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_mode_reg[1]                         ; 1.348             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[5]      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_mode_reg[1]                         ; 1.326             ;
; ram_initial:init|altsyncram:altsyncram_component|altsyncram_56r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[1]                                                                                                                                                                             ; ram_initial:init|altsyncram:altsyncram_component|altsyncram_56r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[0]                                                                                                                                                                                  ; 1.307             ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[6]                                                                                                                                                                                                                             ; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[5]                                                                                                                                                                                                                             ; 1.255             ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[5]                                                                                                                                                                                                                             ; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[4]                                                                                                                                                                                                                             ; 1.255             ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[4]                                                                                                                                                                                                                             ; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[3]                                                                                                                                                                                                                             ; 1.255             ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[3]                                                                                                                                                                                                                             ; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[2]                                                                                                                                                                                                                             ; 1.255             ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[2]                                                                                                                                                                                                                             ; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[1]                                                                                                                                                                                                                             ; 1.255             ;
; ram_initial:init|altsyncram:altsyncram_component|altsyncram_56r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[4]                                                                                                                                                                             ; ram_initial:init|altsyncram:altsyncram_component|altsyncram_56r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[0]                                                                                                                                                                                  ; 1.253             ;
; ram_initial:init|altsyncram:altsyncram_component|altsyncram_56r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[3]                                                                                                                                                                                                                            ; ram_initial:init|altsyncram:altsyncram_component|altsyncram_56r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[2]                                                                                                                                                                                                                            ; 1.218             ;
; ram_initial:init|altsyncram:altsyncram_component|altsyncram_56r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[2]                                                                                                                                                                                                                            ; ram_initial:init|altsyncram:altsyncram_component|altsyncram_56r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[1]                                                                                                                                                                                                                            ; 1.218             ;
; ram_initial:init|altsyncram:altsyncram_component|altsyncram_56r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[1]                                                                                                                                                                                                                            ; ram_initial:init|altsyncram:altsyncram_component|altsyncram_56r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[0]                                                                                                                                                                                                                            ; 1.217             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[4]                             ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[7]                             ; 1.214             ;
; ram_initial:init|altsyncram:altsyncram_component|altsyncram_56r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[3]                                                                                                                                                                             ; ram_initial:init|altsyncram:altsyncram_component|altsyncram_56r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[0]                                                                                                                                                                                  ; 1.212             ;
; ram_initial:init|altsyncram:altsyncram_component|altsyncram_56r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[6]                                                                                                                                                                                                                            ; ram_initial:init|altsyncram:altsyncram_component|altsyncram_56r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[5]                                                                                                                                                                                                                            ; 1.211             ;
; ram_initial:init|altsyncram:altsyncram_component|altsyncram_56r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[5]                                                                                                                                                                                                                            ; ram_initial:init|altsyncram:altsyncram_component|altsyncram_56r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[4]                                                                                                                                                                                                                            ; 1.211             ;
; ram_initial:init|altsyncram:altsyncram_component|altsyncram_56r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[4]                                                                                                                                                                                                                            ; ram_initial:init|altsyncram:altsyncram_component|altsyncram_56r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[3]                                                                                                                                                                                                                            ; 1.211             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[1]                    ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[0]                    ; 1.206             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[3]                          ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[2]                          ; 1.205             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[1]                          ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[0]                          ; 1.205             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[3]                    ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[2]                    ; 1.196             ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[2]                                                                                                                                                                                   ; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[1]                                                                                                                                                                                   ; 1.184             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[2]                    ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[1]                    ; 1.184             ;
; ram_initial:init|altsyncram:altsyncram_component|altsyncram_56r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[0]                                                                                                                                                                             ; ram_initial:init|altsyncram:altsyncram_component|altsyncram_56r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[0]                                                                                                                                                                                  ; 1.180             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[0]      ; 1.174             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[1]                                                                                                     ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[1]                      ; 1.171             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[0]                                                                                                     ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[0]                      ; 1.171             ;
; altera_reserved_tms                                                                                                                                                                                                                                                                                                                                      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_mode_reg[1]                         ; 1.168             ;
; altera_internal_jtag~FF_17                                                                                                                                                                                                                                                                                                                               ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_mode_reg[1]                         ; 1.168             ;
; altera_internal_jtag~FF_36                                                                                                                                                                                                                                                                                                                               ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_mode_reg[1]                         ; 1.168             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[3]                                                                                                     ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[3]                      ; 1.156             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[2]                                                                                                     ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[2]                      ; 1.156             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[14]     ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_dr_scan_reg                     ; 1.146             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[10]     ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[12]     ; 1.144             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[12]     ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_dr_scan_reg                     ; 1.143             ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[0]                                                                                                                                                                              ; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[2]                                                                                                                                                                                   ; 1.142             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]              ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[0]                      ; 1.141             ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[4]                                                                                                                                                                              ; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[0]                                                                                                                                                                                   ; 1.139             ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[2]                                                                                                                                                                              ; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[0]                                                                                                                                                                                   ; 1.139             ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[3]                                                                                                                                                                              ; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[0]                                                                                                                                                                                   ; 1.139             ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[1]                                                                                                                                                                              ; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[0]                                                                                                                                                                                   ; 1.139             ;
; ram_initial:init|altsyncram:altsyncram_component|altsyncram_56r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[2]                                                                                                                                                                             ; ram_initial:init|altsyncram:altsyncram_component|altsyncram_56r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[0]                                                                                                                                                                                  ; 1.121             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[3]              ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[0]                      ; 1.116             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[2]      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]      ; 1.114             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[2]              ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[0]                      ; 1.113             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[2]                      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[1]                      ; 1.109             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[1]                      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[0]                      ; 1.109             ;
; ram_initial:init|altsyncram:altsyncram_component|altsyncram_56r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[3]                                                                                                                                                                                  ; ram_initial:init|altsyncram:altsyncram_component|altsyncram_56r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[2]                                                                                                                                                                                  ; 1.107             ;
; ram_initial:init|altsyncram:altsyncram_component|altsyncram_56r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[2]                                                                                                                                                                                  ; ram_initial:init|altsyncram:altsyncram_component|altsyncram_56r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[1]                                                                                                                                                                                  ; 1.107             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[0]              ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[3]                      ; 1.107             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[1]              ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[3]                      ; 1.107             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_mode_reg[2]                         ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg                                 ; 1.107             ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[1]                                                                                                                                                                                                                             ; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|altsyncram_c7e2:altsyncram1|ram_block3a12~portb_address_reg0                                                                                                                                                                                                              ; 1.098             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[3]                      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[2]                      ; 1.094             ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[3]                                                                                                                                                                                   ; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[2]                                                                                                                                                                                   ; 1.090             ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[1]                                                                                                                                                                                   ; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[0]                                                                                                                                                                                   ; 1.090             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[2] ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0] ; 1.075             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[3] ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0] ; 1.075             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0] ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0] ; 1.075             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[1] ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0] ; 1.075             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[4] ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0] ; 1.075             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_mode_reg[1]                         ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_mode_reg[2]                         ; 1.054             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[6]      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[6]      ; 1.027             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]                             ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_mode_reg[2]                         ; 1.017             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[8]                          ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[7]                          ; 1.006             ;
; ram_initial:init|altsyncram:altsyncram_component|altsyncram_56r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[1]                                                                                                                                                                                                                            ; ram_initial:init|altsyncram:altsyncram_component|altsyncram_56r1:auto_generated|altsyncram_qfh2:altsyncram1|ram_block3a12~portb_address_reg0                                                                                                                                                                                                             ; 0.998             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[11]     ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[12]     ; 0.997             ;
; ram_initial:init|altsyncram:altsyncram_component|altsyncram_56r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[13]                                                                                                                                                                                                                           ; ram_initial:init|altsyncram:altsyncram_component|altsyncram_56r1:auto_generated|altsyncram_qfh2:altsyncram1|address_reg_b[0]                                                                                                                                                                                                                             ; 0.993             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[9]                          ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[8]                          ; 0.992             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[7]                          ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[6]                          ; 0.992             ;
; ram_initial:init|altsyncram:altsyncram_component|altsyncram_56r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[0]                                                                                                                                                                                                                            ; ram_initial:init|altsyncram:altsyncram_component|altsyncram_56r1:auto_generated|altsyncram_qfh2:altsyncram1|ram_block3a8~portb_datain_reg0                                                                                                                                                                                                               ; 0.988             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[3]      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[2]      ; 0.981             ;
; ram_initial:init|altsyncram:altsyncram_component|altsyncram_56r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[11]                                                                                                                                                                                                                           ; ram_initial:init|altsyncram:altsyncram_component|altsyncram_56r1:auto_generated|altsyncram_qfh2:altsyncram1|ram_block3a0~portb_address_reg0                                                                                                                                                                                                              ; 0.981             ;
; ram_initial:init|altsyncram:altsyncram_component|altsyncram_56r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[10]                                                                                                                                                                                                                           ; ram_initial:init|altsyncram:altsyncram_component|altsyncram_56r1:auto_generated|altsyncram_qfh2:altsyncram1|ram_block3a0~portb_address_reg0                                                                                                                                                                                                              ; 0.981             ;
; ram_initial:init|altsyncram:altsyncram_component|altsyncram_56r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_shift_cntr_reg[1]                                                                                                                                                                                                                 ; ram_initial:init|altsyncram:altsyncram_component|altsyncram_56r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[7]                                                                                                                                                                                                                            ; 0.981             ;
; ram_initial:init|altsyncram:altsyncram_component|altsyncram_56r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[5]                                                                                                                                                                                                                            ; ram_initial:init|altsyncram:altsyncram_component|altsyncram_56r1:auto_generated|altsyncram_qfh2:altsyncram1|ram_block3a0~portb_address_reg0                                                                                                                                                                                                              ; 0.978             ;
; ram_initial:init|altsyncram:altsyncram_component|altsyncram_56r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[4]                                                                                                                                                                                                                            ; ram_initial:init|altsyncram:altsyncram_component|altsyncram_56r1:auto_generated|altsyncram_qfh2:altsyncram1|ram_block3a0~portb_address_reg0                                                                                                                                                                                                              ; 0.978             ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[9]                                                                                                                                                                                                                             ; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|altsyncram_c7e2:altsyncram1|ram_block3a12~portb_address_reg0                                                                                                                                                                                                              ; 0.977             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[8]                             ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|splitter_nodes_receive_0[3]                                                                                                      ; 0.977             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][6]                    ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][6]                           ; 0.976             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][4]                    ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][4]                           ; 0.976             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][0]                    ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][0]                           ; 0.976             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][2]                    ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][2]                           ; 0.976             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][1]                           ; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_shift_cntr_reg[2]                                                                                                                                                                                                                  ; 0.971             ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_shift_cntr_reg[1]                                                                                                                                                                                                                  ; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_shift_cntr_reg[2]                                                                                                                                                                                                                  ; 0.971             ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_shift_cntr_reg[2]                                                                                                                                                                                                                  ; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_shift_cntr_reg[2]                                                                                                                                                                                                                  ; 0.971             ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_shift_cntr_reg[0]                                                                                                                                                                                                                  ; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_shift_cntr_reg[2]                                                                                                                                                                                                                  ; 0.971             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][2]                           ; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_shift_cntr_reg[2]                                                                                                                                                                                                                  ; 0.971             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|splitter_nodes_receive_0[3]                                                                                                      ; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_shift_cntr_reg[2]                                                                                                                                                                                                                  ; 0.971             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[4]      ; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_shift_cntr_reg[2]                                                                                                                                                                                                                  ; 0.971             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[2]      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]      ; 0.967             ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[0]                                                                                                                                                                                                                             ; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|altsyncram_c7e2:altsyncram1|ram_block3a96~portb_address_reg0                                                                                                                                                                                                              ; 0.965             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][7]                    ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][7]                           ; 0.964             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][5]                    ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][5]                           ; 0.964             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][1]                    ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][1]                           ; 0.964             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][3]                    ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][3]                           ; 0.964             ;
; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[4]                                                                                                                                                                                                                             ; ram_final:final|altsyncram:altsyncram_component|altsyncram_ern1:auto_generated|altsyncram_c7e2:altsyncram1|ram_block3a96~portb_address_reg0                                                                                                                                                                                                              ; 0.960             ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 14 of the 14 processors detected
Info (119006): Selected device 5CSEMA5F31C6 for design "Coprocessor_MichaelRosoft"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning: RST port on the PLL is not properly connected on instance pll100mhz_0002:pll100mhz_inst|altera_pll:altera_pll_i|general[0].gpll. The reset port on the PLL should be connected. If the PLL loses lock for any reason, you might need to manually reset the PLL in order to re-establish lock to the reference clock. File: /opt/intelFPGA_lite/23.1/quartus/libraries/megafunctions/altera_pll.v Line: 749
    Info: Must be connected
Warning (21300): LOCKED port on the PLL is not properly connected on instance "pll100mhz_0002:pll100mhz_inst|altera_pll:altera_pll_i|general[0].gpll". The LOCKED port on the PLL should be connected when the FBOUTCLK port is connected. Although it is unnecessary to connect the LOCKED signal, any logic driven off of an output clock of the PLL will not know when the PLL is locked and ready.
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 1 pins of 48 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Info (184020): Starting Fitter periphery placement operations
Info (11178): Promoted 1 clock (1 global)
    Info (11162): pll100mhz_0002:pll100mhz_inst|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0 with 344 fanout uses global clock CLKCTRL_G7
Info (11191): Automatically promoted 1 clock (1 global)
    Info (11162): clk~inputCLKENA0 with 134 fanout uses global clock CLKCTRL_G4
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity sld_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 30MHz   
        Info (332166): if { [string equal quartus_fit $::TimeQuestInfo(nameofexecutable)] } { set_max_delay -to [get_ports { altera_reserved_tdo } ] 0 }
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Coprocessor_MichaelRosoft.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Warning (332060): Node: clock_div_2:div|d_flip_flop:dff_inst|q was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register vga_driver:vga|color_reg[0] is being clocked by clock_div_2:div|d_flip_flop:dff_inst|q
Warning (332060): Node: clk was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register clock_div_2:div|d_flip_flop:dff_inst|q is being clocked by clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: pll100mhz_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   33.333 altera_reserved_tck
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 124 registers into blocks of type DSP block
    Extra Info (176220): Created 124 register duplicates
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:08
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:05
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:05
Info (170193): Fitter routing operations beginning
Info (170089): 4e+03 ns of routing delay (approximately 2.4% of available device routing delay) has been added to meet hold timing. For more information, refer to the Estimated Delay Added for Hold Timing section in the Fitter report.
Info (170195): Router estimated average interconnect usage is 4% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 16% of the available device resources in the region that extends from location X0_Y0 to location X10_Y10
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:13
Info (11888): Total time spent on timing analysis during the Fitter is 3.64 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:08
Info (144001): Generated suppressed messages file /home/aluno/Downloads/MichaelRosoft_Ultimate_Final2_plus/MichaelRosoft_Ultimate_Final/output_files/Coprocessor_MichaelRosoft.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 11 warnings
    Info: Peak virtual memory: 2694 megabytes
    Info: Processing ended: Wed Oct  1 10:17:50 2025
    Info: Elapsed time: 00:00:53
    Info: Total CPU time (on all processors): 00:04:03


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in /home/aluno/Downloads/MichaelRosoft_Ultimate_Final2_plus/MichaelRosoft_Ultimate_Final/output_files/Coprocessor_MichaelRosoft.fit.smsg.


