---
publish: true
tags: 
aliases:
  - Page
finished: true
title: 题17
created: 2024-11-21 06:40
updated: 2024-11-21 07:40
---
## 题17
### 题目
> [!question]+
> 下列命中组合情况中，一次访存过程中不可能发生的是（ ）。
> 
> A. TLB 未命中，Cache 未命中，Page 未命中
> 
> B. TLB 未命中，Cache 命中，Page 命中
> 
> C. TLB 命中，Cache 未命中，Page 命中
> 
> D. TLB 命中，Cache 命中，Page 未命中
### 解
> [!done]+
> [[TLB]] 是 Translation Lookaside Buffer 的缩写，翻译成中文是 “地址转换高速缓存”，也称为[[页表]]缓存。它是计算机系统中的一个硬件组件，用于加速[[虚拟地址]]到[[物理地址]]的转换过程。
> 
> 在[[虚拟内存]]系统中，程序使用的内存地址是虚拟地址，而实际数据存储在物理内存中的物理地址上。[[虚拟地址]]需要通过地址转换机制映射到[[物理地址]]，这个转换过程涉及到页表的查询。为了提高地址转换的速度，计算机系统采用 [[TLB]] 作为高速缓存来存储最近使用过的页表项。
> 
> [[TLB]] 中保存了一部分最近使用的[[虚拟地址]]到[[物理地址]]的映射信息。当程序访问内存时，系统首先在 TLB 中查找虚拟地址对应的物理地址，如果能够命中 TLB，则直接使用 TLB 中的映射结果，从而加快地址转换的速度。如果 TLB 未命中，系统将通过[[页表]]进行地址转换，并将结果写入 TLB，以便下次访问相同虚拟地址时可以直接从 TLB 中取得映射结果。
> 
> TLB 的作用是减少每次内存访问时的地址转换时间，提高系统性能。它是在 CPU 内部或与 CPU 紧密结合的硬件上实现的，常见于现代计算机体系结构中。
> 
> 在同时具有虚拟页式存储器（有 [[TLB]]）和 Cache 的系统中，CPU 发出访存命令，先查找对应的 [[cache]] 块。
> 
> - 如果目标 [[页面|page]] 在内存中，[[TLB]] [[不命中|未命中]]表明缺少该地址转换。在这种情况下，处理器可以将（最后一级）页表中的地址转换加载到 TLB 中，并重新访问来处理未命中。
> - 如果目标 [[页面|page]] 不在内存中，那么 [[TLB]] [[不命中|未命中]]意味着真正的[[缺页]]。在这种情况下，处理器调用[[操作系统]]的 [[缺页处理|exception 处理]]。
> 
> 若 [[Cache]] 命中，则说明所需内容在 Cache 内，所在页面必然已调入[[内存|主存]]，因此 [[页面|Page]] 必然命中，但 TLB 不一定命中，因为 [[TLB]] 中保存了一部分最近使用的[[虚拟地址]]到[[物理地址]]的映射信息，所以 Page 命中的目标地址可能已经被置换出 TLB。B 正确，D 错误。
> 
> 若 Cache 未命中，需要访问 Page，若 TLB 未命中且 Page 未命中，表示发生缺页。A 正确。
> 
> 若 Cache 未命中，需要访问 Page，若 TLB 命中，则 Page 命中。C 正确。
> 
> 综上，TLB 命中 $\Rightarrow$ Page 命中，Cache 命中 $\Rightarrow$ Page 命中。
> 
> 参考[李无厌：存储器层次结构（五）虚拟机与虚拟存储 -- 页表、TLB(详细图解)](https://zhuanlan.zhihu.com/p/622827945)。
> 
> 本题选 D。