// Programs
0;CONFIG0.RES0.SSM;SUPERSTATE_MACHINE;
1;CONFIG0.RES0.AP;AUTOPRODUCTION;
2;CONFIG0.RES0.FAIL;FAILURE;
3;CONFIG0.RES0.WDTIMER;WATCHDOGTIMER;
4;CONFIG0.RES0.TST;TEST;

// Variables
0;VAR;CONFIG0.CONTROLLER_OUTPUT;CONFIG0.CONTROLLER_OUTPUT;BYTE;
1;VAR;CONFIG0.WDT;CONFIG0.WDT;UINT;
2;VAR;CONFIG0.CURRENT_SUPERSTATE;CONFIG0.CURRENT_SUPERSTATE;INT;
3;VAR;CONFIG0.SENSOR_OUTPUT;CONFIG0.SENSOR_OUTPUT;WORD;
4;VAR;CONFIG0.SSM_TRANSITIONS;CONFIG0.SSM_TRANSITIONS;WORD;
5;FB;CONFIG0.RES0.SSM;CONFIG0.RES0.SSM;SUPERSTATE_MACHINE;
6;EXT;CONFIG0.RES0.SSM.SSM_TRANSITIONS;CONFIG0.RES0.SSM.SSM_TRANSITIONS;WORD;
7;EXT;CONFIG0.RES0.SSM.CURRENT_SUPERSTATE;CONFIG0.RES0.SSM.CURRENT_SUPERSTATE;INT;
8;EXT;CONFIG0.RES0.SSM.WDT;CONFIG0.RES0.SSM.WDT;UINT;
9;VAR;CONFIG0.RES0.SSM.COL;CONFIG0.RES0.SSM.COL;INT;
10;VAR;CONFIG0.RES0.SSM.TMP1;CONFIG0.RES0.SSM.TMP1;WORD;
11;VAR;CONFIG0.RES0.SSM.TMP2;CONFIG0.RES0.SSM.TMP2;WORD;
12;VAR;CONFIG0.RES0.SSM.TMP3;CONFIG0.RES0.SSM.TMP3;INT;
13;EXT;CONFIG0.RES0.SSM.SENSOR_OUTPUT;CONFIG0.RES0.SSM.SENSOR_OUTPUT;WORD;
14;FB;CONFIG0.RES0.AP;CONFIG0.RES0.AP;AUTOPRODUCTION;
15;EXT;CONFIG0.RES0.AP.CONTROLLER_OUTPUT;CONFIG0.RES0.AP.CONTROLLER_OUTPUT;BYTE;
16;EXT;CONFIG0.RES0.AP.CURRENT_SUPERSTATE;CONFIG0.RES0.AP.CURRENT_SUPERSTATE;INT;
17;EXT;CONFIG0.RES0.AP.SENSOR_OUTPUT;CONFIG0.RES0.AP.SENSOR_OUTPUT;WORD;
18;EXT;CONFIG0.RES0.AP.WDT;CONFIG0.RES0.AP.WDT;UINT;
19;EXT;CONFIG0.RES0.AP.SSM_TRANSITIONS;CONFIG0.RES0.AP.SSM_TRANSITIONS;WORD;
20;VAR;CONFIG0.RES0.AP.CURRENT_STATE;CONFIG0.RES0.AP.CURRENT_STATE;INT;
21;VAR;CONFIG0.RES0.AP.COL;CONFIG0.RES0.AP.COL;INT;
22;FB;CONFIG0.RES0.FAIL;CONFIG0.RES0.FAIL;FAILURE;
23;EXT;CONFIG0.RES0.FAIL.CURRENT_SUPERSTATE;CONFIG0.RES0.FAIL.CURRENT_SUPERSTATE;INT;
24;EXT;CONFIG0.RES0.FAIL.SSM_TRANSITIONS;CONFIG0.RES0.FAIL.SSM_TRANSITIONS;WORD;
25;FB;CONFIG0.RES0.WDTIMER;CONFIG0.RES0.WDTIMER;WATCHDOGTIMER;
26;EXT;CONFIG0.RES0.WDTIMER.WDT;CONFIG0.RES0.WDTIMER.WDT;UINT;
27;FB;CONFIG0.RES0.TST;CONFIG0.RES0.TST;TEST;
28;VAR;CONFIG0.RES0.TST.V3_0;CONFIG0.RES0.TST.V3_0;INT;
29;VAR;CONFIG0.RES0.TST.V3_1;CONFIG0.RES0.TST.V3_1;INT;
30;VAR;CONFIG0.RES0.TST.V3_2;CONFIG0.RES0.TST.V3_2;INT;
31;VAR;CONFIG0.RES0.TST.V3_3;CONFIG0.RES0.TST.V3_3;INT;
32;VAR;CONFIG0.RES0.TST.MASK1_0;CONFIG0.RES0.TST.MASK1_0;INT;
33;VAR;CONFIG0.RES0.TST.MASK1_1;CONFIG0.RES0.TST.MASK1_1;INT;
34;VAR;CONFIG0.RES0.TST.MASK1_2;CONFIG0.RES0.TST.MASK1_2;INT;
35;VAR;CONFIG0.RES0.TST.MASK1_3;CONFIG0.RES0.TST.MASK1_3;INT;
36;VAR;CONFIG0.RES0.TST.MASK2_0;CONFIG0.RES0.TST.MASK2_0;INT;
37;VAR;CONFIG0.RES0.TST.MASK2_1;CONFIG0.RES0.TST.MASK2_1;INT;
38;VAR;CONFIG0.RES0.TST.MASK2_2;CONFIG0.RES0.TST.MASK2_2;INT;
39;VAR;CONFIG0.RES0.TST.MASK2_3;CONFIG0.RES0.TST.MASK2_3;INT;
40;VAR;CONFIG0.RES0.TST.HELP1_0;CONFIG0.RES0.TST.HELP1_0;INT;
41;VAR;CONFIG0.RES0.TST.HELP1_1;CONFIG0.RES0.TST.HELP1_1;INT;
42;VAR;CONFIG0.RES0.TST.HELP1_2;CONFIG0.RES0.TST.HELP1_2;INT;
43;VAR;CONFIG0.RES0.TST.HELP1_3;CONFIG0.RES0.TST.HELP1_3;INT;
44;VAR;CONFIG0.RES0.TST.SAME;CONFIG0.RES0.TST.SAME;BOOL;
45;FB;CONFIG0.RES0.TST.ARRAY_AND_INSTANCE;CONFIG0.RES0.TST.ARRAY_AND_INSTANCE;ARRAY_AND;
46;VAR;CONFIG0.RES0.TST.ARRAY_AND_INSTANCE.EN;CONFIG0.RES0.TST.ARRAY_AND_INSTANCE.EN;BOOL;
47;VAR;CONFIG0.RES0.TST.ARRAY_AND_INSTANCE.ENO;CONFIG0.RES0.TST.ARRAY_AND_INSTANCE.ENO;BOOL;
48;VAR;CONFIG0.RES0.TST.ARRAY_AND_INSTANCE.SIZE;CONFIG0.RES0.TST.ARRAY_AND_INSTANCE.SIZE;INT;
49;VAR;CONFIG0.RES0.TST.ARRAY_AND_INSTANCE.INDEX;CONFIG0.RES0.TST.ARRAY_AND_INSTANCE.INDEX;INT;
50;VAR;CONFIG0.RES0.TST.ARRAY_AND_INSTANCE.HELP;CONFIG0.RES0.TST.ARRAY_AND_INSTANCE.HELP;INT;
51;FB;CONFIG0.RES0.TST.ARRAY_XOR_INSTANCE;CONFIG0.RES0.TST.ARRAY_XOR_INSTANCE;ARRAY_XOR;
52;VAR;CONFIG0.RES0.TST.ARRAY_XOR_INSTANCE.EN;CONFIG0.RES0.TST.ARRAY_XOR_INSTANCE.EN;BOOL;
53;VAR;CONFIG0.RES0.TST.ARRAY_XOR_INSTANCE.ENO;CONFIG0.RES0.TST.ARRAY_XOR_INSTANCE.ENO;BOOL;
54;VAR;CONFIG0.RES0.TST.ARRAY_XOR_INSTANCE.SIZE;CONFIG0.RES0.TST.ARRAY_XOR_INSTANCE.SIZE;INT;
55;VAR;CONFIG0.RES0.TST.ARRAY_XOR_INSTANCE.INDEX;CONFIG0.RES0.TST.ARRAY_XOR_INSTANCE.INDEX;INT;
56;VAR;CONFIG0.RES0.TST.ARRAY_XOR_INSTANCE.HELP;CONFIG0.RES0.TST.ARRAY_XOR_INSTANCE.HELP;INT;
57;FB;CONFIG0.RES0.TST.ARRAY_EQUAL_INSTANCE;CONFIG0.RES0.TST.ARRAY_EQUAL_INSTANCE;ARRAY_EQUAL;
58;VAR;CONFIG0.RES0.TST.ARRAY_EQUAL_INSTANCE.EN;CONFIG0.RES0.TST.ARRAY_EQUAL_INSTANCE.EN;BOOL;
59;VAR;CONFIG0.RES0.TST.ARRAY_EQUAL_INSTANCE.ENO;CONFIG0.RES0.TST.ARRAY_EQUAL_INSTANCE.ENO;BOOL;
60;VAR;CONFIG0.RES0.TST.ARRAY_EQUAL_INSTANCE.SIZE;CONFIG0.RES0.TST.ARRAY_EQUAL_INSTANCE.SIZE;INT;
61;VAR;CONFIG0.RES0.TST.ARRAY_EQUAL_INSTANCE.OUTPUT;CONFIG0.RES0.TST.ARRAY_EQUAL_INSTANCE.OUTPUT;BOOL;
62;VAR;CONFIG0.RES0.TST.ARRAY_EQUAL_INSTANCE.INDEX;CONFIG0.RES0.TST.ARRAY_EQUAL_INSTANCE.INDEX;INT;
63;FB;CONFIG0.RES0.TST.ARRAY_MASK1_INSTANCE;CONFIG0.RES0.TST.ARRAY_MASK1_INSTANCE;ARRAY_MASK1;
64;VAR;CONFIG0.RES0.TST.ARRAY_MASK1_INSTANCE.EN;CONFIG0.RES0.TST.ARRAY_MASK1_INSTANCE.EN;BOOL;
65;VAR;CONFIG0.RES0.TST.ARRAY_MASK1_INSTANCE.ENO;CONFIG0.RES0.TST.ARRAY_MASK1_INSTANCE.ENO;BOOL;
66;VAR;CONFIG0.RES0.TST.ARRAY_MASK1_INSTANCE.SIZE;CONFIG0.RES0.TST.ARRAY_MASK1_INSTANCE.SIZE;INT;
67;VAR;CONFIG0.RES0.TST.ARRAY_MASK1_INSTANCE.INDEX;CONFIG0.RES0.TST.ARRAY_MASK1_INSTANCE.INDEX;INT;
68;VAR;CONFIG0.RES0.TST.ARRAY_MASK1_INSTANCE.HELP;CONFIG0.RES0.TST.ARRAY_MASK1_INSTANCE.HELP;INT;
69;FB;CONFIG0.RES0.TST.ARRAY_MASK2_INSTANCE;CONFIG0.RES0.TST.ARRAY_MASK2_INSTANCE;ARRAY_MASK2;
70;VAR;CONFIG0.RES0.TST.ARRAY_MASK2_INSTANCE.EN;CONFIG0.RES0.TST.ARRAY_MASK2_INSTANCE.EN;BOOL;
71;VAR;CONFIG0.RES0.TST.ARRAY_MASK2_INSTANCE.ENO;CONFIG0.RES0.TST.ARRAY_MASK2_INSTANCE.ENO;BOOL;
72;VAR;CONFIG0.RES0.TST.ARRAY_MASK2_INSTANCE.SIZE;CONFIG0.RES0.TST.ARRAY_MASK2_INSTANCE.SIZE;INT;
73;VAR;CONFIG0.RES0.TST.ARRAY_MASK2_INSTANCE.INDEX;CONFIG0.RES0.TST.ARRAY_MASK2_INSTANCE.INDEX;INT;
74;VAR;CONFIG0.RES0.TST.ARRAY_MASK2_INSTANCE.HELP;CONFIG0.RES0.TST.ARRAY_MASK2_INSTANCE.HELP;INT;
75;FB;CONFIG0.RES0.TST.ARRAY_NOT_INSTANCE;CONFIG0.RES0.TST.ARRAY_NOT_INSTANCE;ARRAY_NOT;
76;VAR;CONFIG0.RES0.TST.ARRAY_NOT_INSTANCE.EN;CONFIG0.RES0.TST.ARRAY_NOT_INSTANCE.EN;BOOL;
77;VAR;CONFIG0.RES0.TST.ARRAY_NOT_INSTANCE.ENO;CONFIG0.RES0.TST.ARRAY_NOT_INSTANCE.ENO;BOOL;
78;VAR;CONFIG0.RES0.TST.ARRAY_NOT_INSTANCE.SIZE;CONFIG0.RES0.TST.ARRAY_NOT_INSTANCE.SIZE;INT;
79;VAR;CONFIG0.RES0.TST.ARRAY_NOT_INSTANCE.INDEX;CONFIG0.RES0.TST.ARRAY_NOT_INSTANCE.INDEX;INT;
80;VAR;CONFIG0.RES0.TST.ARRAY_NOT_INSTANCE.HELP;CONFIG0.RES0.TST.ARRAY_NOT_INSTANCE.HELP;INT;
81;FB;CONFIG0.RES0.TST.ARRAY_ALL_1_INSTANCE;CONFIG0.RES0.TST.ARRAY_ALL_1_INSTANCE;ARRAY_ALL_1;
82;VAR;CONFIG0.RES0.TST.ARRAY_ALL_1_INSTANCE.EN;CONFIG0.RES0.TST.ARRAY_ALL_1_INSTANCE.EN;BOOL;
83;VAR;CONFIG0.RES0.TST.ARRAY_ALL_1_INSTANCE.ENO;CONFIG0.RES0.TST.ARRAY_ALL_1_INSTANCE.ENO;BOOL;
84;VAR;CONFIG0.RES0.TST.ARRAY_ALL_1_INSTANCE.SIZE;CONFIG0.RES0.TST.ARRAY_ALL_1_INSTANCE.SIZE;INT;
85;VAR;CONFIG0.RES0.TST.ARRAY_ALL_1_INSTANCE.OUTPUT;CONFIG0.RES0.TST.ARRAY_ALL_1_INSTANCE.OUTPUT;BOOL;
86;VAR;CONFIG0.RES0.TST.ARRAY_ALL_1_INSTANCE.HELP;CONFIG0.RES0.TST.ARRAY_ALL_1_INSTANCE.HELP;BOOL;
87;VAR;CONFIG0.RES0.TST.ARRAY_ALL_1_INSTANCE.INDEX;CONFIG0.RES0.TST.ARRAY_ALL_1_INSTANCE.INDEX;INT;
88;FB;CONFIG0.RES0.TST.ARRAY_MASK_INSTANCE;CONFIG0.RES0.TST.ARRAY_MASK_INSTANCE;ARRAY_MASK;
89;VAR;CONFIG0.RES0.TST.ARRAY_MASK_INSTANCE.EN;CONFIG0.RES0.TST.ARRAY_MASK_INSTANCE.EN;BOOL;
90;VAR;CONFIG0.RES0.TST.ARRAY_MASK_INSTANCE.ENO;CONFIG0.RES0.TST.ARRAY_MASK_INSTANCE.ENO;BOOL;
91;VAR;CONFIG0.RES0.TST.ARRAY_MASK_INSTANCE.OUTPUT;CONFIG0.RES0.TST.ARRAY_MASK_INSTANCE.OUTPUT;BOOL;
92;FB;CONFIG0.RES0.TST.ARRAY_MASK_INSTANCE.ARRAY_MASK1_INSTANCE;CONFIG0.RES0.TST.ARRAY_MASK_INSTANCE.ARRAY_MASK1_INSTANCE;ARRAY_MASK1;
93;VAR;CONFIG0.RES0.TST.ARRAY_MASK_INSTANCE.ARRAY_MASK1_INSTANCE.EN;CONFIG0.RES0.TST.ARRAY_MASK_INSTANCE.ARRAY_MASK1_INSTANCE.EN;BOOL;
94;VAR;CONFIG0.RES0.TST.ARRAY_MASK_INSTANCE.ARRAY_MASK1_INSTANCE.ENO;CONFIG0.RES0.TST.ARRAY_MASK_INSTANCE.ARRAY_MASK1_INSTANCE.ENO;BOOL;
95;VAR;CONFIG0.RES0.TST.ARRAY_MASK_INSTANCE.ARRAY_MASK1_INSTANCE.SIZE;CONFIG0.RES0.TST.ARRAY_MASK_INSTANCE.ARRAY_MASK1_INSTANCE.SIZE;INT;
96;VAR;CONFIG0.RES0.TST.ARRAY_MASK_INSTANCE.ARRAY_MASK1_INSTANCE.INDEX;CONFIG0.RES0.TST.ARRAY_MASK_INSTANCE.ARRAY_MASK1_INSTANCE.INDEX;INT;
97;VAR;CONFIG0.RES0.TST.ARRAY_MASK_INSTANCE.ARRAY_MASK1_INSTANCE.HELP;CONFIG0.RES0.TST.ARRAY_MASK_INSTANCE.ARRAY_MASK1_INSTANCE.HELP;INT;
98;FB;CONFIG0.RES0.TST.ARRAY_MASK_INSTANCE.ARRAY_MASK2_INSTANCE;CONFIG0.RES0.TST.ARRAY_MASK_INSTANCE.ARRAY_MASK2_INSTANCE;ARRAY_MASK2;
99;VAR;CONFIG0.RES0.TST.ARRAY_MASK_INSTANCE.ARRAY_MASK2_INSTANCE.EN;CONFIG0.RES0.TST.ARRAY_MASK_INSTANCE.ARRAY_MASK2_INSTANCE.EN;BOOL;
100;VAR;CONFIG0.RES0.TST.ARRAY_MASK_INSTANCE.ARRAY_MASK2_INSTANCE.ENO;CONFIG0.RES0.TST.ARRAY_MASK_INSTANCE.ARRAY_MASK2_INSTANCE.ENO;BOOL;
101;VAR;CONFIG0.RES0.TST.ARRAY_MASK_INSTANCE.ARRAY_MASK2_INSTANCE.SIZE;CONFIG0.RES0.TST.ARRAY_MASK_INSTANCE.ARRAY_MASK2_INSTANCE.SIZE;INT;
102;VAR;CONFIG0.RES0.TST.ARRAY_MASK_INSTANCE.ARRAY_MASK2_INSTANCE.INDEX;CONFIG0.RES0.TST.ARRAY_MASK_INSTANCE.ARRAY_MASK2_INSTANCE.INDEX;INT;
103;VAR;CONFIG0.RES0.TST.ARRAY_MASK_INSTANCE.ARRAY_MASK2_INSTANCE.HELP;CONFIG0.RES0.TST.ARRAY_MASK_INSTANCE.ARRAY_MASK2_INSTANCE.HELP;INT;
104;FB;CONFIG0.RES0.TST.ARRAY_MASK_INSTANCE.ARRAY_AND_INSTANCE;CONFIG0.RES0.TST.ARRAY_MASK_INSTANCE.ARRAY_AND_INSTANCE;ARRAY_AND;
105;VAR;CONFIG0.RES0.TST.ARRAY_MASK_INSTANCE.ARRAY_AND_INSTANCE.EN;CONFIG0.RES0.TST.ARRAY_MASK_INSTANCE.ARRAY_AND_INSTANCE.EN;BOOL;
106;VAR;CONFIG0.RES0.TST.ARRAY_MASK_INSTANCE.ARRAY_AND_INSTANCE.ENO;CONFIG0.RES0.TST.ARRAY_MASK_INSTANCE.ARRAY_AND_INSTANCE.ENO;BOOL;
107;VAR;CONFIG0.RES0.TST.ARRAY_MASK_INSTANCE.ARRAY_AND_INSTANCE.SIZE;CONFIG0.RES0.TST.ARRAY_MASK_INSTANCE.ARRAY_AND_INSTANCE.SIZE;INT;
108;VAR;CONFIG0.RES0.TST.ARRAY_MASK_INSTANCE.ARRAY_AND_INSTANCE.INDEX;CONFIG0.RES0.TST.ARRAY_MASK_INSTANCE.ARRAY_AND_INSTANCE.INDEX;INT;
109;VAR;CONFIG0.RES0.TST.ARRAY_MASK_INSTANCE.ARRAY_AND_INSTANCE.HELP;CONFIG0.RES0.TST.ARRAY_MASK_INSTANCE.ARRAY_AND_INSTANCE.HELP;INT;
110;FB;CONFIG0.RES0.TST.ARRAY_MASK_INSTANCE.ARRAY_XOR_INSTANCE;CONFIG0.RES0.TST.ARRAY_MASK_INSTANCE.ARRAY_XOR_INSTANCE;ARRAY_XOR;
111;VAR;CONFIG0.RES0.TST.ARRAY_MASK_INSTANCE.ARRAY_XOR_INSTANCE.EN;CONFIG0.RES0.TST.ARRAY_MASK_INSTANCE.ARRAY_XOR_INSTANCE.EN;BOOL;
112;VAR;CONFIG0.RES0.TST.ARRAY_MASK_INSTANCE.ARRAY_XOR_INSTANCE.ENO;CONFIG0.RES0.TST.ARRAY_MASK_INSTANCE.ARRAY_XOR_INSTANCE.ENO;BOOL;
113;VAR;CONFIG0.RES0.TST.ARRAY_MASK_INSTANCE.ARRAY_XOR_INSTANCE.SIZE;CONFIG0.RES0.TST.ARRAY_MASK_INSTANCE.ARRAY_XOR_INSTANCE.SIZE;INT;
114;VAR;CONFIG0.RES0.TST.ARRAY_MASK_INSTANCE.ARRAY_XOR_INSTANCE.INDEX;CONFIG0.RES0.TST.ARRAY_MASK_INSTANCE.ARRAY_XOR_INSTANCE.INDEX;INT;
115;VAR;CONFIG0.RES0.TST.ARRAY_MASK_INSTANCE.ARRAY_XOR_INSTANCE.HELP;CONFIG0.RES0.TST.ARRAY_MASK_INSTANCE.ARRAY_XOR_INSTANCE.HELP;INT;
116;FB;CONFIG0.RES0.TST.ARRAY_MASK_INSTANCE.ARRAY_ALL_1_INSTANCE;CONFIG0.RES0.TST.ARRAY_MASK_INSTANCE.ARRAY_ALL_1_INSTANCE;ARRAY_ALL_1;
117;VAR;CONFIG0.RES0.TST.ARRAY_MASK_INSTANCE.ARRAY_ALL_1_INSTANCE.EN;CONFIG0.RES0.TST.ARRAY_MASK_INSTANCE.ARRAY_ALL_1_INSTANCE.EN;BOOL;
118;VAR;CONFIG0.RES0.TST.ARRAY_MASK_INSTANCE.ARRAY_ALL_1_INSTANCE.ENO;CONFIG0.RES0.TST.ARRAY_MASK_INSTANCE.ARRAY_ALL_1_INSTANCE.ENO;BOOL;
119;VAR;CONFIG0.RES0.TST.ARRAY_MASK_INSTANCE.ARRAY_ALL_1_INSTANCE.SIZE;CONFIG0.RES0.TST.ARRAY_MASK_INSTANCE.ARRAY_ALL_1_INSTANCE.SIZE;INT;
120;VAR;CONFIG0.RES0.TST.ARRAY_MASK_INSTANCE.ARRAY_ALL_1_INSTANCE.OUTPUT;CONFIG0.RES0.TST.ARRAY_MASK_INSTANCE.ARRAY_ALL_1_INSTANCE.OUTPUT;BOOL;
121;VAR;CONFIG0.RES0.TST.ARRAY_MASK_INSTANCE.ARRAY_ALL_1_INSTANCE.HELP;CONFIG0.RES0.TST.ARRAY_MASK_INSTANCE.ARRAY_ALL_1_INSTANCE.HELP;BOOL;
122;VAR;CONFIG0.RES0.TST.ARRAY_MASK_INSTANCE.ARRAY_ALL_1_INSTANCE.INDEX;CONFIG0.RES0.TST.ARRAY_MASK_INSTANCE.ARRAY_ALL_1_INSTANCE.INDEX;INT;
123;FB;CONFIG0.RES0.TST.GET_MASK_INSTANCE;CONFIG0.RES0.TST.GET_MASK_INSTANCE;GET_MASK;
124;VAR;CONFIG0.RES0.TST.GET_MASK_INSTANCE.EN;CONFIG0.RES0.TST.GET_MASK_INSTANCE.EN;BOOL;
125;VAR;CONFIG0.RES0.TST.GET_MASK_INSTANCE.ENO;CONFIG0.RES0.TST.GET_MASK_INSTANCE.ENO;BOOL;
126;VAR;CONFIG0.RES0.TST.GET_MASK_INSTANCE.SIZE;CONFIG0.RES0.TST.GET_MASK_INSTANCE.SIZE;INT;
127;VAR;CONFIG0.RES0.TST.GET_MASK_INSTANCE.MASKINDEX;CONFIG0.RES0.TST.GET_MASK_INSTANCE.MASKINDEX;INT;
128;VAR;CONFIG0.RES0.TST.GET_MASK_INSTANCE.INDEX;CONFIG0.RES0.TST.GET_MASK_INSTANCE.INDEX;INT;


// Ticktime
10000000
