此项目用于FPGA实现基于LMS算法的主动降噪
编程语言为verilog,用vivado进行编译
其中cleaner_xn为原始的洗衣机噪声信号，dn为他的延时信号；
ham为机械噪声信号
xn为产生的白噪声信号（经过500hz低通滤波器滤波）

