// Generated by CIRCT firtool-1.62.0
module ALU(
  input  [31:0] io_a,
  input  [31:0] io_b,
  input  [4:0]  io_aluOp,
  output [31:0] io_result
);

  wire [62:0] _io_result_T_11 = {31'h0, io_a} << io_b[4:0];
  wire [31:0] _GEN = {27'h0, io_b[4:0]};
  wire [31:0] _io_result_T_18 = io_aluOp == 5'h0 ? io_a + io_b : 32'h0;
  wire [31:0] _io_result_T_20 = io_aluOp == 5'h1 ? io_a - io_b : _io_result_T_18;
  wire [31:0] _io_result_T_22 = io_aluOp == 5'h2 ? io_a & io_b : _io_result_T_20;
  wire [31:0] _io_result_T_24 = io_aluOp == 5'h3 ? io_a | io_b : _io_result_T_22;
  wire [31:0] _io_result_T_26 = io_aluOp == 5'h4 ? io_a ^ io_b : _io_result_T_24;
  wire [31:0] _io_result_T_28 =
    io_aluOp == 5'h5 ? {31'h0, $signed(io_a) < $signed(io_b)} : _io_result_T_26;
  wire [31:0] _io_result_T_30 = io_aluOp == 5'h6 ? {31'h0, io_a < io_b} : _io_result_T_28;
  wire [31:0] _io_result_T_32 =
    io_aluOp == 5'h7 ? _io_result_T_11[31:0] : _io_result_T_30;
  wire [31:0] _io_result_T_34 = io_aluOp == 5'h9 ? io_a >> _GEN : _io_result_T_32;
  wire [31:0] _io_result_T_36 =
    io_aluOp == 5'h8 ? $signed($signed(io_a) >>> _GEN) : _io_result_T_34;
  assign io_result = io_aluOp == 5'hF ? io_a : _io_result_T_36;
endmodule

