## 簡介
數位電路可以分成兩大類，分別是「組合邏輯電路」(Combinational Logic Circuit)與「序向邏輯電路」(Sequential Logic Circuit)兩大類。

「組合邏輯」是由邏輯閘所組合而成，沒有受到回授訊號、時間順序以及記憶狀態而改變，不因內部狀態而改變下一步動作，因此只有「準位觸發」；「序向邏輯」則是由回授電路與邏輯閘組合而成，受到回授訊號、時間順序以及記憶狀態而改變，也就是受到內部狀態而改變下一步狀態，除了有「準位觸發」還有「正緣觸發」與「負緣觸發」。

組合邏輯也是計算機結構的基礎組成之一，例如組合邏輯的基本元件與「暫存器」組成的「微運算」；「微運算」組成的「算術邏輯移位單元」；多工器、編碼器、三態閘組成的「匯流排」；由解碼器、控制邏輯閘組成「控制單元」，皆可以看到組合邏輯的身影，因此此章節是非常重要的。

這也是為什麼大多的數位邏輯書籍都會以「加法器」、「減法器」、「比較器」、「解碼器」、「編碼器」、「多工器」的基本元件作為介紹，因為後續會用在計算機結構上面。

## 加法器
加法器是常見的運算元件，也是數位邏輯中基本元件之一，加法器除了加法外可以延伸製作減法、乘法以及除法。

一個加法器包括了加數、被加數、進位、輸出，也因此最小一位元加法器單元有分成兩種，半加法器、全加法器。

而透過半加法器組成的全加法器中，依照速度與特性又分成兩種加法器：「漣波加法器」、「前瞻加法器」，分別以簡單與快速成為兩種的特性。

這邊都會詳細的說明其中原理與推導。

### 一位元半加法器

### 一位元全加法器

### 漣波加法器

### 前瞻加法器

## 減法器

## 乘法器

## 除法器

## 比較器
## 解碼器
## 編碼器
<details>
<summary>Verilog程式碼</summary>

```verilog
```
</details>

<details>
<summary>Verilog測試檔案</summary>

```verilog
```
</details>

<details>
<summary>HDL 程式碼</summary>

```hdl
```
</details>

## 多工器

![2021-09-23 00-54-42 的螢幕擷圖](https://i.imgur.com/YweseX5.png)

<details>
<summary>Verilog程式碼</summary>

```verilog
module nand_and (a, b, sel, out);
  input a, b, sel;
  output out;
  wire nand1_out, nand2_out;

  assign nand1_out = ~(a & ~sel);
  assign nand2_out = ~(b & sel);
  assign out = ~(nand1_out & nand2_out);

endmodule // nand_and

```
</details>

<details>
<summary>Verilog測試檔案</summary>

```verilog
```
</details>

<details>
<summary>HDL 程式碼</summary>

```hdl
// This file is part of www.nand2tetris.org
// and the book "The Elements of Computing Systems"
// by Nisan and Schocken, MIT Press.
// File name: projects/01/Mux.hdl

/**
 * Multiplexor:
 * out = a if sel == 0
 *       b otherwise
 */

CHIP Mux {
    IN a, b, sel;
    OUT out;

    PARTS:
    // Put your code here:
    Nand(a=a, b=selbar, out=nand1out);
    Nand(a=b, b=sel, out=nand2out);
    Not(in=sel, out=selbar);
    Nand(a=nand1out, b=nand2out, out=out);
}
```
</details>

| a   | b   | sel | out |
| --- | --- | --- | --- |
| 0   | 0   | 0   | 0   |
| 0   | 0   | 1   | 0   |
| 0   | 1   | 0   | 0   |
| 0   | 1   | 1   | 1   |
| 1   | 0   | 0   | 1   |
| 1   | 0   | 1   | 0   |
| 1   | 1   | 0   | 1   |
| 1   | 1   | 1   | 1   |

## 解多工器
![2021-09-23 01-25-05 的螢幕擷圖](https://i.imgur.com/RGXsjWv.png)

<details>
<summary>Verilog程式碼</summary>

```verilog
module nand_and (a, b, sel, out);
  input in, sel;
  output a, b;

  assign nand1_out = ~(~(in & ~sel));
  assign nand2_out = ~(~(in & sel));

endmodule // nand_and
```
</details>

<details>
<summary>Verilog測試檔案</summary>

```verilog
```
</details>

<details>
<summary>HDL 程式碼</summary>

```hdl
// This file is part of www.nand2tetris.org
// and the book "The Elements of Computing Systems"
// by Nisan and Schocken, MIT Press.
// File name: projects/01/DMux.hdl

/**
 * Demultiplexor:
 * {a, b} = {in, 0} if sel == 0
 *          {0, in} if sel == 1
 */

CHIP DMux {
    IN in, sel;
    OUT a, b;

    PARTS:
    // Put your code here:
    Not(in=sel, out=selbar);
    Nand(a=in, b=selbar, out=sela);
    Not(in=sela, out=a);
    Nand(a=in, b=sel, out=selb);
    Not(in=selb, out=b);
}
```
</details>

| in  | sel | a   | b   |
| --- | --- | --- | --- |
| 0   | 0   | 0   | 0   |
| 0   | 1   | 0   | 0   |
| 1   | 0   | 1   | 0   |
| 1   | 1   | 0   | 1   |
