Timing Analyzer report for vscode_fpga_project
Thu Apr 24 18:20:52 2025
Quartus Prime Version 23.1std.1 Build 993 05/14/2024 SC Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'clk'
 22. Slow 1200mV 0C Model Hold: 'clk'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'clk'
 30. Fast 1200mV 0C Model Hold: 'clk'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2024  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+--------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                        ;
+-----------------------+--------------------------------------------------------+
; Quartus Prime Version ; Version 23.1std.1 Build 993 05/14/2024 SC Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                                 ;
; Revision Name         ; vscode_fpga_project                                    ;
; Device Family         ; Cyclone IV E                                           ;
; Device Name           ; EP4CE10E22C8                                           ;
; Timing Models         ; Final                                                  ;
; Delay Model           ; Combined                                               ;
; Rise/Fall Delays      ; Enabled                                                ;
+-----------------------+--------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 16          ;
; Maximum allowed            ; 8           ;
;                            ;             ;
; Average used               ; 1.04        ;
; Maximum used               ; 8           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-8         ;   0.6%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 216.87 MHz ; 216.87 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -3.611 ; -230.282           ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.433 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -130.882                         ;
+-------+--------+----------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                       ;
+--------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.611 ; uart_rx:i_uart_rx|cycle_counter[8]  ; fifo:i_fifo|ext_wr_ptr[4]           ; clk          ; clk         ; 1.000        ; -0.095     ; 4.517      ;
; -3.611 ; uart_rx:i_uart_rx|cycle_counter[8]  ; fifo:i_fifo|ext_wr_ptr[3]           ; clk          ; clk         ; 1.000        ; -0.095     ; 4.517      ;
; -3.611 ; uart_rx:i_uart_rx|cycle_counter[8]  ; fifo:i_fifo|ext_wr_ptr[2]           ; clk          ; clk         ; 1.000        ; -0.095     ; 4.517      ;
; -3.611 ; uart_rx:i_uart_rx|cycle_counter[8]  ; fifo:i_fifo|ext_wr_ptr[1]           ; clk          ; clk         ; 1.000        ; -0.095     ; 4.517      ;
; -3.504 ; uart_rx:i_uart_rx|cycle_counter[0]  ; fifo:i_fifo|ext_wr_ptr[4]           ; clk          ; clk         ; 1.000        ; -0.095     ; 4.410      ;
; -3.504 ; uart_rx:i_uart_rx|cycle_counter[0]  ; fifo:i_fifo|ext_wr_ptr[3]           ; clk          ; clk         ; 1.000        ; -0.095     ; 4.410      ;
; -3.504 ; uart_rx:i_uart_rx|cycle_counter[0]  ; fifo:i_fifo|ext_wr_ptr[2]           ; clk          ; clk         ; 1.000        ; -0.095     ; 4.410      ;
; -3.504 ; uart_rx:i_uart_rx|cycle_counter[0]  ; fifo:i_fifo|ext_wr_ptr[1]           ; clk          ; clk         ; 1.000        ; -0.095     ; 4.410      ;
; -3.440 ; fifo:i_fifo|ext_rd_ptr[3]           ; fifo:i_fifo|ext_wr_ptr[4]           ; clk          ; clk         ; 1.000        ; -0.081     ; 4.360      ;
; -3.440 ; fifo:i_fifo|ext_rd_ptr[3]           ; fifo:i_fifo|ext_wr_ptr[3]           ; clk          ; clk         ; 1.000        ; -0.081     ; 4.360      ;
; -3.440 ; fifo:i_fifo|ext_rd_ptr[3]           ; fifo:i_fifo|ext_wr_ptr[2]           ; clk          ; clk         ; 1.000        ; -0.081     ; 4.360      ;
; -3.440 ; fifo:i_fifo|ext_rd_ptr[3]           ; fifo:i_fifo|ext_wr_ptr[1]           ; clk          ; clk         ; 1.000        ; -0.081     ; 4.360      ;
; -3.439 ; uart_rx:i_uart_rx|cycle_counter[5]  ; fifo:i_fifo|ext_wr_ptr[4]           ; clk          ; clk         ; 1.000        ; -0.095     ; 4.345      ;
; -3.439 ; uart_rx:i_uart_rx|cycle_counter[5]  ; fifo:i_fifo|ext_wr_ptr[3]           ; clk          ; clk         ; 1.000        ; -0.095     ; 4.345      ;
; -3.439 ; uart_rx:i_uart_rx|cycle_counter[5]  ; fifo:i_fifo|ext_wr_ptr[2]           ; clk          ; clk         ; 1.000        ; -0.095     ; 4.345      ;
; -3.439 ; uart_rx:i_uart_rx|cycle_counter[5]  ; fifo:i_fifo|ext_wr_ptr[1]           ; clk          ; clk         ; 1.000        ; -0.095     ; 4.345      ;
; -3.383 ; uart_rx:i_uart_rx|cycle_counter[8]  ; led_reg[0]                          ; clk          ; clk         ; 1.000        ; -0.081     ; 4.303      ;
; -3.383 ; uart_rx:i_uart_rx|cycle_counter[8]  ; led_reg[3]                          ; clk          ; clk         ; 1.000        ; -0.081     ; 4.303      ;
; -3.383 ; uart_rx:i_uart_rx|cycle_counter[8]  ; led_reg[2]                          ; clk          ; clk         ; 1.000        ; -0.081     ; 4.303      ;
; -3.383 ; uart_rx:i_uart_rx|cycle_counter[8]  ; led_reg[1]                          ; clk          ; clk         ; 1.000        ; -0.081     ; 4.303      ;
; -3.381 ; fifo:i_fifo|ext_wr_ptr[3]           ; fifo:i_fifo|ext_wr_ptr[4]           ; clk          ; clk         ; 1.000        ; -0.081     ; 4.301      ;
; -3.381 ; fifo:i_fifo|ext_wr_ptr[3]           ; fifo:i_fifo|ext_wr_ptr[3]           ; clk          ; clk         ; 1.000        ; -0.081     ; 4.301      ;
; -3.381 ; fifo:i_fifo|ext_wr_ptr[3]           ; fifo:i_fifo|ext_wr_ptr[2]           ; clk          ; clk         ; 1.000        ; -0.081     ; 4.301      ;
; -3.381 ; fifo:i_fifo|ext_wr_ptr[3]           ; fifo:i_fifo|ext_wr_ptr[1]           ; clk          ; clk         ; 1.000        ; -0.081     ; 4.301      ;
; -3.379 ; uart_rx:i_uart_rx|cycle_counter[6]  ; fifo:i_fifo|ext_wr_ptr[4]           ; clk          ; clk         ; 1.000        ; -0.095     ; 4.285      ;
; -3.379 ; uart_rx:i_uart_rx|cycle_counter[6]  ; fifo:i_fifo|ext_wr_ptr[3]           ; clk          ; clk         ; 1.000        ; -0.095     ; 4.285      ;
; -3.379 ; uart_rx:i_uart_rx|cycle_counter[6]  ; fifo:i_fifo|ext_wr_ptr[2]           ; clk          ; clk         ; 1.000        ; -0.095     ; 4.285      ;
; -3.379 ; uart_rx:i_uart_rx|cycle_counter[6]  ; fifo:i_fifo|ext_wr_ptr[1]           ; clk          ; clk         ; 1.000        ; -0.095     ; 4.285      ;
; -3.340 ; uart_rx:i_uart_rx|cycle_counter[8]  ; uart_rx:i_uart_rx|cycle_counter[11] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.260      ;
; -3.340 ; uart_rx:i_uart_rx|cycle_counter[8]  ; uart_rx:i_uart_rx|cycle_counter[9]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.260      ;
; -3.340 ; uart_rx:i_uart_rx|cycle_counter[8]  ; uart_rx:i_uart_rx|cycle_counter[0]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.260      ;
; -3.340 ; uart_rx:i_uart_rx|cycle_counter[8]  ; uart_rx:i_uart_rx|cycle_counter[1]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.260      ;
; -3.340 ; uart_rx:i_uart_rx|cycle_counter[8]  ; uart_rx:i_uart_rx|cycle_counter[2]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.260      ;
; -3.340 ; uart_rx:i_uart_rx|cycle_counter[8]  ; uart_rx:i_uart_rx|cycle_counter[3]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.260      ;
; -3.340 ; uart_rx:i_uart_rx|cycle_counter[8]  ; uart_rx:i_uart_rx|cycle_counter[4]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.260      ;
; -3.340 ; uart_rx:i_uart_rx|cycle_counter[8]  ; uart_rx:i_uart_rx|cycle_counter[5]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.260      ;
; -3.340 ; uart_rx:i_uart_rx|cycle_counter[8]  ; uart_rx:i_uart_rx|cycle_counter[6]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.260      ;
; -3.340 ; uart_rx:i_uart_rx|cycle_counter[8]  ; uart_rx:i_uart_rx|cycle_counter[7]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.260      ;
; -3.340 ; uart_rx:i_uart_rx|cycle_counter[8]  ; uart_rx:i_uart_rx|cycle_counter[8]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.260      ;
; -3.340 ; uart_rx:i_uart_rx|cycle_counter[8]  ; uart_rx:i_uart_rx|cycle_counter[12] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.260      ;
; -3.340 ; uart_rx:i_uart_rx|cycle_counter[8]  ; uart_rx:i_uart_rx|cycle_counter[10] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.260      ;
; -3.340 ; uart_rx:i_uart_rx|cycle_counter[8]  ; uart_rx:i_uart_rx|cycle_counter[13] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.260      ;
; -3.333 ; uart_rx:i_uart_rx|cycle_counter[2]  ; fifo:i_fifo|ext_wr_ptr[4]           ; clk          ; clk         ; 1.000        ; -0.095     ; 4.239      ;
; -3.333 ; uart_rx:i_uart_rx|cycle_counter[2]  ; fifo:i_fifo|ext_wr_ptr[3]           ; clk          ; clk         ; 1.000        ; -0.095     ; 4.239      ;
; -3.333 ; uart_rx:i_uart_rx|cycle_counter[2]  ; fifo:i_fifo|ext_wr_ptr[2]           ; clk          ; clk         ; 1.000        ; -0.095     ; 4.239      ;
; -3.333 ; uart_rx:i_uart_rx|cycle_counter[2]  ; fifo:i_fifo|ext_wr_ptr[1]           ; clk          ; clk         ; 1.000        ; -0.095     ; 4.239      ;
; -3.304 ; uart_rx:i_uart_rx|cycle_counter[1]  ; fifo:i_fifo|ext_wr_ptr[4]           ; clk          ; clk         ; 1.000        ; -0.095     ; 4.210      ;
; -3.304 ; uart_rx:i_uart_rx|cycle_counter[1]  ; fifo:i_fifo|ext_wr_ptr[3]           ; clk          ; clk         ; 1.000        ; -0.095     ; 4.210      ;
; -3.304 ; uart_rx:i_uart_rx|cycle_counter[1]  ; fifo:i_fifo|ext_wr_ptr[2]           ; clk          ; clk         ; 1.000        ; -0.095     ; 4.210      ;
; -3.304 ; uart_rx:i_uart_rx|cycle_counter[1]  ; fifo:i_fifo|ext_wr_ptr[1]           ; clk          ; clk         ; 1.000        ; -0.095     ; 4.210      ;
; -3.302 ; fifo:i_fifo|ext_rd_ptr[2]           ; fifo:i_fifo|ext_wr_ptr[4]           ; clk          ; clk         ; 1.000        ; -0.081     ; 4.222      ;
; -3.302 ; fifo:i_fifo|ext_rd_ptr[2]           ; fifo:i_fifo|ext_wr_ptr[3]           ; clk          ; clk         ; 1.000        ; -0.081     ; 4.222      ;
; -3.302 ; fifo:i_fifo|ext_rd_ptr[2]           ; fifo:i_fifo|ext_wr_ptr[2]           ; clk          ; clk         ; 1.000        ; -0.081     ; 4.222      ;
; -3.302 ; fifo:i_fifo|ext_rd_ptr[2]           ; fifo:i_fifo|ext_wr_ptr[1]           ; clk          ; clk         ; 1.000        ; -0.081     ; 4.222      ;
; -3.284 ; uart_rx:i_uart_rx|cycle_counter[8]  ; fifo:i_fifo|ext_wr_ptr[0]           ; clk          ; clk         ; 1.000        ; -0.095     ; 4.190      ;
; -3.276 ; uart_rx:i_uart_rx|cycle_counter[0]  ; led_reg[0]                          ; clk          ; clk         ; 1.000        ; -0.081     ; 4.196      ;
; -3.276 ; uart_rx:i_uart_rx|cycle_counter[0]  ; led_reg[3]                          ; clk          ; clk         ; 1.000        ; -0.081     ; 4.196      ;
; -3.276 ; uart_rx:i_uart_rx|cycle_counter[0]  ; led_reg[2]                          ; clk          ; clk         ; 1.000        ; -0.081     ; 4.196      ;
; -3.276 ; uart_rx:i_uart_rx|cycle_counter[0]  ; led_reg[1]                          ; clk          ; clk         ; 1.000        ; -0.081     ; 4.196      ;
; -3.272 ; uart_rx:i_uart_rx|cycle_counter[10] ; fifo:i_fifo|ext_wr_ptr[4]           ; clk          ; clk         ; 1.000        ; -0.095     ; 4.178      ;
; -3.272 ; uart_rx:i_uart_rx|cycle_counter[10] ; fifo:i_fifo|ext_wr_ptr[3]           ; clk          ; clk         ; 1.000        ; -0.095     ; 4.178      ;
; -3.272 ; uart_rx:i_uart_rx|cycle_counter[10] ; fifo:i_fifo|ext_wr_ptr[2]           ; clk          ; clk         ; 1.000        ; -0.095     ; 4.178      ;
; -3.272 ; uart_rx:i_uart_rx|cycle_counter[10] ; fifo:i_fifo|ext_wr_ptr[1]           ; clk          ; clk         ; 1.000        ; -0.095     ; 4.178      ;
; -3.268 ; uart_rx:i_uart_rx|cycle_counter[13] ; fifo:i_fifo|ext_wr_ptr[4]           ; clk          ; clk         ; 1.000        ; -0.095     ; 4.174      ;
; -3.268 ; uart_rx:i_uart_rx|cycle_counter[13] ; fifo:i_fifo|ext_wr_ptr[3]           ; clk          ; clk         ; 1.000        ; -0.095     ; 4.174      ;
; -3.268 ; uart_rx:i_uart_rx|cycle_counter[13] ; fifo:i_fifo|ext_wr_ptr[2]           ; clk          ; clk         ; 1.000        ; -0.095     ; 4.174      ;
; -3.268 ; uart_rx:i_uart_rx|cycle_counter[13] ; fifo:i_fifo|ext_wr_ptr[1]           ; clk          ; clk         ; 1.000        ; -0.095     ; 4.174      ;
; -3.233 ; uart_rx:i_uart_rx|cycle_counter[0]  ; uart_rx:i_uart_rx|cycle_counter[11] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.153      ;
; -3.233 ; uart_rx:i_uart_rx|cycle_counter[0]  ; uart_rx:i_uart_rx|cycle_counter[9]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.153      ;
; -3.233 ; uart_rx:i_uart_rx|cycle_counter[0]  ; uart_rx:i_uart_rx|cycle_counter[0]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.153      ;
; -3.233 ; uart_rx:i_uart_rx|cycle_counter[0]  ; uart_rx:i_uart_rx|cycle_counter[1]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.153      ;
; -3.233 ; uart_rx:i_uart_rx|cycle_counter[0]  ; uart_rx:i_uart_rx|cycle_counter[2]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.153      ;
; -3.233 ; uart_rx:i_uart_rx|cycle_counter[0]  ; uart_rx:i_uart_rx|cycle_counter[3]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.153      ;
; -3.233 ; uart_rx:i_uart_rx|cycle_counter[0]  ; uart_rx:i_uart_rx|cycle_counter[4]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.153      ;
; -3.233 ; uart_rx:i_uart_rx|cycle_counter[0]  ; uart_rx:i_uart_rx|cycle_counter[5]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.153      ;
; -3.233 ; uart_rx:i_uart_rx|cycle_counter[0]  ; uart_rx:i_uart_rx|cycle_counter[6]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.153      ;
; -3.233 ; uart_rx:i_uart_rx|cycle_counter[0]  ; uart_rx:i_uart_rx|cycle_counter[7]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.153      ;
; -3.233 ; uart_rx:i_uart_rx|cycle_counter[0]  ; uart_rx:i_uart_rx|cycle_counter[8]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.153      ;
; -3.233 ; uart_rx:i_uart_rx|cycle_counter[0]  ; uart_rx:i_uart_rx|cycle_counter[12] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.153      ;
; -3.233 ; uart_rx:i_uart_rx|cycle_counter[0]  ; uart_rx:i_uart_rx|cycle_counter[10] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.153      ;
; -3.233 ; uart_rx:i_uart_rx|cycle_counter[0]  ; uart_rx:i_uart_rx|cycle_counter[13] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.153      ;
; -3.211 ; uart_rx:i_uart_rx|cycle_counter[5]  ; led_reg[0]                          ; clk          ; clk         ; 1.000        ; -0.081     ; 4.131      ;
; -3.211 ; uart_rx:i_uart_rx|cycle_counter[5]  ; led_reg[3]                          ; clk          ; clk         ; 1.000        ; -0.081     ; 4.131      ;
; -3.211 ; uart_rx:i_uart_rx|cycle_counter[5]  ; led_reg[2]                          ; clk          ; clk         ; 1.000        ; -0.081     ; 4.131      ;
; -3.211 ; uart_rx:i_uart_rx|cycle_counter[5]  ; led_reg[1]                          ; clk          ; clk         ; 1.000        ; -0.081     ; 4.131      ;
; -3.195 ; fifo:i_fifo|ext_wr_ptr[2]           ; fifo:i_fifo|ext_wr_ptr[4]           ; clk          ; clk         ; 1.000        ; -0.081     ; 4.115      ;
; -3.195 ; fifo:i_fifo|ext_wr_ptr[2]           ; fifo:i_fifo|ext_wr_ptr[3]           ; clk          ; clk         ; 1.000        ; -0.081     ; 4.115      ;
; -3.195 ; fifo:i_fifo|ext_wr_ptr[2]           ; fifo:i_fifo|ext_wr_ptr[2]           ; clk          ; clk         ; 1.000        ; -0.081     ; 4.115      ;
; -3.195 ; fifo:i_fifo|ext_wr_ptr[2]           ; fifo:i_fifo|ext_wr_ptr[1]           ; clk          ; clk         ; 1.000        ; -0.081     ; 4.115      ;
; -3.177 ; uart_rx:i_uart_rx|cycle_counter[0]  ; fifo:i_fifo|ext_wr_ptr[0]           ; clk          ; clk         ; 1.000        ; -0.095     ; 4.083      ;
; -3.168 ; uart_rx:i_uart_rx|cycle_counter[5]  ; uart_rx:i_uart_rx|cycle_counter[11] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.088      ;
; -3.168 ; uart_rx:i_uart_rx|cycle_counter[5]  ; uart_rx:i_uart_rx|cycle_counter[9]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.088      ;
; -3.168 ; uart_rx:i_uart_rx|cycle_counter[5]  ; uart_rx:i_uart_rx|cycle_counter[0]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.088      ;
; -3.168 ; uart_rx:i_uart_rx|cycle_counter[5]  ; uart_rx:i_uart_rx|cycle_counter[1]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.088      ;
; -3.168 ; uart_rx:i_uart_rx|cycle_counter[5]  ; uart_rx:i_uart_rx|cycle_counter[2]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.088      ;
; -3.168 ; uart_rx:i_uart_rx|cycle_counter[5]  ; uart_rx:i_uart_rx|cycle_counter[3]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.088      ;
; -3.168 ; uart_rx:i_uart_rx|cycle_counter[5]  ; uart_rx:i_uart_rx|cycle_counter[4]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.088      ;
; -3.168 ; uart_rx:i_uart_rx|cycle_counter[5]  ; uart_rx:i_uart_rx|cycle_counter[5]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.088      ;
; -3.168 ; uart_rx:i_uart_rx|cycle_counter[5]  ; uart_rx:i_uart_rx|cycle_counter[6]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.088      ;
; -3.168 ; uart_rx:i_uart_rx|cycle_counter[5]  ; uart_rx:i_uart_rx|cycle_counter[7]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.088      ;
+--------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                           ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.433 ; uart_tx:i_uart_tx|data_to_send[7]     ; uart_tx:i_uart_tx|data_to_send[7]     ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.434 ; uart_rx:i_uart_rx|bit_sample          ; uart_rx:i_uart_rx|bit_sample          ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; uart_rx:i_uart_rx|fsm_state.FSM_IDLE  ; uart_rx:i_uart_rx|fsm_state.FSM_IDLE  ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; uart_rx:i_uart_rx|fsm_state.FSM_STOP  ; uart_rx:i_uart_rx|fsm_state.FSM_STOP  ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; uart_rx:i_uart_rx|fsm_state.FSM_RECV  ; uart_rx:i_uart_rx|fsm_state.FSM_RECV  ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; uart_rx:i_uart_rx|fsm_state.FSM_START ; uart_rx:i_uart_rx|fsm_state.FSM_START ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.453 ; uart_tx:i_uart_tx|fsm_state.FSM_START ; uart_tx:i_uart_tx|fsm_state.FSM_START ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_tx:i_uart_tx|fsm_state.FSM_SEND  ; uart_tx:i_uart_tx|fsm_state.FSM_SEND  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_tx:i_uart_tx|fsm_state.FSM_IDLE  ; uart_tx:i_uart_tx|fsm_state.FSM_IDLE  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fifo:i_fifo|ext_rd_ptr[0]             ; fifo:i_fifo|ext_rd_ptr[0]             ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fifo:i_fifo|ext_wr_ptr[0]             ; fifo:i_fifo|ext_wr_ptr[0]             ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx:i_uart_rx|bit_counter[1]      ; uart_rx:i_uart_rx|bit_counter[1]      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx:i_uart_rx|bit_counter[3]      ; uart_rx:i_uart_rx|bit_counter[3]      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx:i_uart_rx|bit_counter[2]      ; uart_rx:i_uart_rx|bit_counter[2]      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_tx:i_uart_tx|fsm_state.FSM_STOP  ; uart_tx:i_uart_tx|fsm_state.FSM_STOP  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_tx:i_uart_tx|bit_counter[0]      ; uart_tx:i_uart_tx|bit_counter[0]      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_tx:i_uart_tx|bit_counter[1]      ; uart_tx:i_uart_tx|bit_counter[1]      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_tx:i_uart_tx|bit_counter[2]      ; uart_tx:i_uart_tx|bit_counter[2]      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_tx:i_uart_tx|bit_counter[3]      ; uart_tx:i_uart_tx|bit_counter[3]      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.483 ; uart_tx:i_uart_tx|data_to_send[1]     ; uart_tx:i_uart_tx|data_to_send[0]     ; clk          ; clk         ; 0.000        ; 0.100      ; 0.795      ;
; 0.508 ; uart_rx:i_uart_rx|cycle_counter[13]   ; uart_rx:i_uart_rx|cycle_counter[13]   ; clk          ; clk         ; 0.000        ; 0.081      ; 0.801      ;
; 0.518 ; uart_rx:i_uart_rx|bit_counter[0]      ; uart_rx:i_uart_rx|bit_counter[1]      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.811      ;
; 0.717 ; uart_rx:i_uart_rx|rxd_reg             ; uart_rx:i_uart_rx|bit_sample          ; clk          ; clk         ; 0.000        ; 0.114      ; 1.043      ;
; 0.720 ; uart_tx:i_uart_tx|data_to_send[5]     ; uart_tx:i_uart_tx|data_to_send[4]     ; clk          ; clk         ; 0.000        ; 0.100      ; 1.032      ;
; 0.722 ; uart_tx:i_uart_tx|data_to_send[6]     ; uart_tx:i_uart_tx|data_to_send[5]     ; clk          ; clk         ; 0.000        ; 0.100      ; 1.034      ;
; 0.722 ; uart_rx:i_uart_rx|fsm_state.FSM_START ; uart_rx:i_uart_rx|fsm_state.FSM_RECV  ; clk          ; clk         ; 0.000        ; 0.100      ; 1.034      ;
; 0.723 ; uart_tx:i_uart_tx|data_to_send[3]     ; uart_tx:i_uart_tx|data_to_send[2]     ; clk          ; clk         ; 0.000        ; 0.100      ; 1.035      ;
; 0.744 ; uart_tx:i_uart_tx|cycle_counter[5]    ; uart_tx:i_uart_tx|cycle_counter[5]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.037      ;
; 0.745 ; uart_rx:i_uart_rx|cycle_counter[1]    ; uart_rx:i_uart_rx|cycle_counter[1]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.038      ;
; 0.746 ; uart_rx:i_uart_rx|recieved_data[1]    ; uart_rx:i_uart_rx|recieved_data[0]    ; clk          ; clk         ; 0.000        ; 0.102      ; 1.060      ;
; 0.746 ; uart_rx:i_uart_rx|recieved_data[2]    ; uart_rx:i_uart_rx|recieved_data[1]    ; clk          ; clk         ; 0.000        ; 0.102      ; 1.060      ;
; 0.746 ; uart_tx:i_uart_tx|cycle_counter[11]   ; uart_tx:i_uart_tx|cycle_counter[11]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.039      ;
; 0.747 ; fifo:i_fifo|ext_wr_ptr[2]             ; fifo:i_fifo|ext_wr_ptr[2]             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.040      ;
; 0.747 ; uart_tx:i_uart_tx|cycle_counter[7]    ; uart_tx:i_uart_tx|cycle_counter[7]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.040      ;
; 0.747 ; uart_tx:i_uart_tx|cycle_counter[6]    ; uart_tx:i_uart_tx|cycle_counter[6]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.040      ;
; 0.747 ; uart_tx:i_uart_tx|cycle_counter[4]    ; uart_tx:i_uart_tx|cycle_counter[4]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.040      ;
; 0.748 ; uart_rx:i_uart_rx|recieved_data[5]    ; uart_rx:i_uart_rx|recieved_data[4]    ; clk          ; clk         ; 0.000        ; 0.100      ; 1.060      ;
; 0.749 ; uart_tx:i_uart_tx|cycle_counter[10]   ; uart_tx:i_uart_tx|cycle_counter[10]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.042      ;
; 0.749 ; uart_tx:i_uart_tx|cycle_counter[8]    ; uart_tx:i_uart_tx|cycle_counter[8]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.042      ;
; 0.760 ; uart_tx:i_uart_tx|data_to_send[7]     ; uart_tx:i_uart_tx|data_to_send[6]     ; clk          ; clk         ; 0.000        ; 0.061      ; 1.033      ;
; 0.761 ; uart_tx:i_uart_tx|cycle_counter[3]    ; uart_tx:i_uart_tx|cycle_counter[3]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.054      ;
; 0.762 ; fifo:i_fifo|ext_wr_ptr[4]             ; fifo:i_fifo|ext_wr_ptr[4]             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; uart_rx:i_uart_rx|cycle_counter[5]    ; uart_rx:i_uart_rx|cycle_counter[5]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; uart_tx:i_uart_tx|cycle_counter[1]    ; uart_tx:i_uart_tx|cycle_counter[1]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.055      ;
; 0.763 ; fifo:i_fifo|ext_rd_ptr[2]             ; fifo:i_fifo|ext_rd_ptr[2]             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; uart_rx:i_uart_rx|cycle_counter[2]    ; uart_rx:i_uart_rx|cycle_counter[2]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.056      ;
; 0.764 ; uart_rx:i_uart_rx|cycle_counter[11]   ; uart_rx:i_uart_rx|cycle_counter[11]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; uart_rx:i_uart_rx|cycle_counter[9]    ; uart_rx:i_uart_rx|cycle_counter[9]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; uart_rx:i_uart_rx|cycle_counter[4]    ; uart_rx:i_uart_rx|cycle_counter[4]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; uart_rx:i_uart_rx|cycle_counter[12]   ; uart_rx:i_uart_rx|cycle_counter[12]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; uart_rx:i_uart_rx|cycle_counter[10]   ; uart_rx:i_uart_rx|cycle_counter[10]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; uart_tx:i_uart_tx|cycle_counter[2]    ; uart_tx:i_uart_tx|cycle_counter[2]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; uart_tx:i_uart_tx|cycle_counter[13]   ; uart_tx:i_uart_tx|cycle_counter[13]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.766 ; uart_rx:i_uart_rx|cycle_counter[6]    ; uart_rx:i_uart_rx|cycle_counter[6]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.059      ;
; 0.766 ; uart_rx:i_uart_rx|cycle_counter[8]    ; uart_rx:i_uart_rx|cycle_counter[8]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.059      ;
; 0.766 ; uart_tx:i_uart_tx|cycle_counter[12]   ; uart_tx:i_uart_tx|cycle_counter[12]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.059      ;
; 0.767 ; fifo:i_fifo|ext_wr_ptr[0]             ; fifo:i_fifo|ext_wr_ptr[1]             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.060      ;
; 0.767 ; uart_rx:i_uart_rx|bit_counter[2]      ; uart_rx:i_uart_rx|bit_counter[3]      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.060      ;
; 0.767 ; fifo:i_fifo|ext_wr_ptr[1]             ; fifo:i_fifo|ext_wr_ptr[1]             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.060      ;
; 0.782 ; uart_tx:i_uart_tx|cycle_counter[0]    ; uart_tx:i_uart_tx|cycle_counter[0]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.075      ;
; 0.784 ; fifo:i_fifo|ext_rd_ptr[1]             ; fifo:i_fifo|ext_rd_ptr[1]             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.077      ;
; 0.788 ; fifo:i_fifo|ext_rd_ptr[4]             ; fifo:i_fifo|ext_rd_ptr[4]             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.081      ;
; 0.825 ; uart_rx:i_uart_rx|rxd_reg_0           ; uart_rx:i_uart_rx|rxd_reg             ; clk          ; clk         ; 0.000        ; 0.100      ; 1.137      ;
; 0.884 ; uart_rx:i_uart_rx|recieved_data[5]    ; uart_rx:i_uart_rx|uart_rx_data[5]     ; clk          ; clk         ; 0.000        ; 0.094      ; 1.190      ;
; 0.887 ; uart_tx:i_uart_tx|fsm_state.FSM_IDLE  ; uart_tx:i_uart_tx|fsm_state.FSM_START ; clk          ; clk         ; 0.000        ; 0.081      ; 1.180      ;
; 0.924 ; uart_tx:i_uart_tx|data_to_send[2]     ; uart_tx:i_uart_tx|data_to_send[1]     ; clk          ; clk         ; 0.000        ; 0.100      ; 1.236      ;
; 0.924 ; uart_tx:i_uart_tx|data_to_send[4]     ; uart_tx:i_uart_tx|data_to_send[3]     ; clk          ; clk         ; 0.000        ; 0.100      ; 1.236      ;
; 0.924 ; uart_rx:i_uart_rx|recieved_data[6]    ; uart_rx:i_uart_rx|uart_rx_data[6]     ; clk          ; clk         ; 0.000        ; 0.094      ; 1.230      ;
; 0.925 ; uart_rx:i_uart_rx|recieved_data[6]    ; uart_rx:i_uart_rx|recieved_data[5]    ; clk          ; clk         ; 0.000        ; 0.100      ; 1.237      ;
; 0.935 ; uart_rx:i_uart_rx|recieved_data[3]    ; uart_rx:i_uart_rx|uart_rx_data[3]     ; clk          ; clk         ; 0.000        ; 0.094      ; 1.241      ;
; 0.948 ; uart_tx:i_uart_tx|bit_counter[0]      ; uart_tx:i_uart_tx|fsm_state.FSM_STOP  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.241      ;
; 0.949 ; uart_tx:i_uart_tx|fsm_state.FSM_START ; uart_tx:i_uart_tx|fsm_state.FSM_SEND  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.242      ;
; 0.950 ; fifo:i_fifo|ext_wr_ptr[3]             ; fifo:i_fifo|ext_wr_ptr[3]             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.243      ;
; 0.950 ; uart_tx:i_uart_tx|cycle_counter[9]    ; uart_tx:i_uart_tx|cycle_counter[9]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.243      ;
; 0.958 ; uart_rx:i_uart_rx|cycle_counter[3]    ; uart_rx:i_uart_rx|cycle_counter[3]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.251      ;
; 0.961 ; uart_tx:i_uart_tx|fsm_state.FSM_SEND  ; uart_tx:i_uart_tx|fsm_state.FSM_STOP  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.254      ;
; 0.964 ; uart_rx:i_uart_rx|cycle_counter[7]    ; uart_rx:i_uart_rx|cycle_counter[7]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.257      ;
; 0.969 ; uart_rx:i_uart_rx|fsm_state.FSM_IDLE  ; uart_rx:i_uart_rx|recieved_data[2]    ; clk          ; clk         ; 0.000        ; 0.132      ; 1.313      ;
; 0.970 ; uart_rx:i_uart_rx|fsm_state.FSM_IDLE  ; uart_rx:i_uart_rx|recieved_data[0]    ; clk          ; clk         ; 0.000        ; 0.132      ; 1.314      ;
; 0.970 ; uart_rx:i_uart_rx|fsm_state.FSM_IDLE  ; uart_rx:i_uart_rx|recieved_data[1]    ; clk          ; clk         ; 0.000        ; 0.132      ; 1.314      ;
; 0.971 ; fifo:i_fifo|ext_rd_ptr[3]             ; fifo:i_fifo|ext_rd_ptr[3]             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.264      ;
; 0.973 ; uart_rx:i_uart_rx|fsm_state.FSM_IDLE  ; uart_rx:i_uart_rx|recieved_data[7]    ; clk          ; clk         ; 0.000        ; 0.132      ; 1.317      ;
; 0.984 ; uart_rx:i_uart_rx|recieved_data[4]    ; uart_rx:i_uart_rx|uart_rx_data[4]     ; clk          ; clk         ; 0.000        ; 0.094      ; 1.290      ;
; 0.999 ; uart_rx:i_uart_rx|cycle_counter[0]    ; uart_rx:i_uart_rx|cycle_counter[0]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.292      ;
; 1.000 ; uart_rx:i_uart_rx|rxd_reg             ; uart_rx:i_uart_rx|fsm_state.FSM_START ; clk          ; clk         ; 0.000        ; 0.114      ; 1.326      ;
; 1.019 ; uart_rx:i_uart_rx|rxd_reg             ; uart_rx:i_uart_rx|fsm_state.FSM_IDLE  ; clk          ; clk         ; 0.000        ; 0.114      ; 1.345      ;
; 1.020 ; uart_tx:i_uart_tx|fsm_state.FSM_START ; uart_tx:i_uart_tx|txd_reg             ; clk          ; clk         ; 0.000        ; 0.080      ; 1.312      ;
; 1.028 ; uart_rx:i_uart_rx|bit_sample          ; uart_rx:i_uart_rx|recieved_data[7]    ; clk          ; clk         ; 0.000        ; 0.132      ; 1.372      ;
; 1.047 ; uart_tx:i_uart_tx|fsm_state.FSM_IDLE  ; uart_tx:i_uart_tx|cycle_counter[0]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.340      ;
; 1.058 ; uart_tx:i_uart_tx|bit_counter[1]      ; uart_tx:i_uart_tx|fsm_state.FSM_STOP  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.351      ;
; 1.086 ; uart_tx:i_uart_tx|bit_counter[0]      ; uart_tx:i_uart_tx|bit_counter[1]      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.379      ;
; 1.099 ; uart_tx:i_uart_tx|cycle_counter[5]    ; uart_tx:i_uart_tx|cycle_counter[6]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.392      ;
; 1.099 ; uart_rx:i_uart_rx|cycle_counter[1]    ; uart_rx:i_uart_rx|cycle_counter[2]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.392      ;
; 1.100 ; uart_rx:i_uart_rx|uart_rx_data[2]     ; led_reg[2]                            ; clk          ; clk         ; 0.000        ; -0.353     ; 0.959      ;
; 1.100 ; uart_rx:i_uart_rx|uart_rx_data[1]     ; led_reg[1]                            ; clk          ; clk         ; 0.000        ; -0.353     ; 0.959      ;
; 1.101 ; uart_rx:i_uart_rx|uart_rx_data[0]     ; led_reg[0]                            ; clk          ; clk         ; 0.000        ; -0.353     ; 0.960      ;
; 1.101 ; uart_tx:i_uart_tx|cycle_counter[7]    ; uart_tx:i_uart_tx|cycle_counter[8]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.394      ;
; 1.101 ; uart_tx:i_uart_tx|cycle_counter[11]   ; uart_tx:i_uart_tx|cycle_counter[12]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.394      ;
; 1.101 ; fifo:i_fifo|ext_wr_ptr[2]             ; fifo:i_fifo|ext_wr_ptr[3]             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.394      ;
; 1.108 ; uart_tx:i_uart_tx|cycle_counter[4]    ; uart_tx:i_uart_tx|cycle_counter[5]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.401      ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 232.07 MHz ; 232.07 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -3.309 ; -210.496          ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.382 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -130.882                        ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                        ;
+--------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.309 ; uart_rx:i_uart_rx|cycle_counter[8]  ; fifo:i_fifo|ext_wr_ptr[4]           ; clk          ; clk         ; 1.000        ; -0.086     ; 4.225      ;
; -3.309 ; uart_rx:i_uart_rx|cycle_counter[8]  ; fifo:i_fifo|ext_wr_ptr[3]           ; clk          ; clk         ; 1.000        ; -0.086     ; 4.225      ;
; -3.309 ; uart_rx:i_uart_rx|cycle_counter[8]  ; fifo:i_fifo|ext_wr_ptr[2]           ; clk          ; clk         ; 1.000        ; -0.086     ; 4.225      ;
; -3.309 ; uart_rx:i_uart_rx|cycle_counter[8]  ; fifo:i_fifo|ext_wr_ptr[1]           ; clk          ; clk         ; 1.000        ; -0.086     ; 4.225      ;
; -3.218 ; uart_rx:i_uart_rx|cycle_counter[0]  ; fifo:i_fifo|ext_wr_ptr[4]           ; clk          ; clk         ; 1.000        ; -0.086     ; 4.134      ;
; -3.218 ; uart_rx:i_uart_rx|cycle_counter[0]  ; fifo:i_fifo|ext_wr_ptr[3]           ; clk          ; clk         ; 1.000        ; -0.086     ; 4.134      ;
; -3.218 ; uart_rx:i_uart_rx|cycle_counter[0]  ; fifo:i_fifo|ext_wr_ptr[2]           ; clk          ; clk         ; 1.000        ; -0.086     ; 4.134      ;
; -3.218 ; uart_rx:i_uart_rx|cycle_counter[0]  ; fifo:i_fifo|ext_wr_ptr[1]           ; clk          ; clk         ; 1.000        ; -0.086     ; 4.134      ;
; -3.216 ; uart_rx:i_uart_rx|cycle_counter[5]  ; fifo:i_fifo|ext_wr_ptr[4]           ; clk          ; clk         ; 1.000        ; -0.086     ; 4.132      ;
; -3.216 ; uart_rx:i_uart_rx|cycle_counter[5]  ; fifo:i_fifo|ext_wr_ptr[3]           ; clk          ; clk         ; 1.000        ; -0.086     ; 4.132      ;
; -3.216 ; uart_rx:i_uart_rx|cycle_counter[5]  ; fifo:i_fifo|ext_wr_ptr[2]           ; clk          ; clk         ; 1.000        ; -0.086     ; 4.132      ;
; -3.216 ; uart_rx:i_uart_rx|cycle_counter[5]  ; fifo:i_fifo|ext_wr_ptr[1]           ; clk          ; clk         ; 1.000        ; -0.086     ; 4.132      ;
; -3.141 ; fifo:i_fifo|ext_rd_ptr[3]           ; fifo:i_fifo|ext_wr_ptr[4]           ; clk          ; clk         ; 1.000        ; -0.073     ; 4.070      ;
; -3.141 ; fifo:i_fifo|ext_rd_ptr[3]           ; fifo:i_fifo|ext_wr_ptr[3]           ; clk          ; clk         ; 1.000        ; -0.073     ; 4.070      ;
; -3.141 ; fifo:i_fifo|ext_rd_ptr[3]           ; fifo:i_fifo|ext_wr_ptr[2]           ; clk          ; clk         ; 1.000        ; -0.073     ; 4.070      ;
; -3.141 ; fifo:i_fifo|ext_rd_ptr[3]           ; fifo:i_fifo|ext_wr_ptr[1]           ; clk          ; clk         ; 1.000        ; -0.073     ; 4.070      ;
; -3.100 ; uart_rx:i_uart_rx|cycle_counter[2]  ; fifo:i_fifo|ext_wr_ptr[4]           ; clk          ; clk         ; 1.000        ; -0.086     ; 4.016      ;
; -3.100 ; uart_rx:i_uart_rx|cycle_counter[2]  ; fifo:i_fifo|ext_wr_ptr[3]           ; clk          ; clk         ; 1.000        ; -0.086     ; 4.016      ;
; -3.100 ; uart_rx:i_uart_rx|cycle_counter[2]  ; fifo:i_fifo|ext_wr_ptr[2]           ; clk          ; clk         ; 1.000        ; -0.086     ; 4.016      ;
; -3.100 ; uart_rx:i_uart_rx|cycle_counter[2]  ; fifo:i_fifo|ext_wr_ptr[1]           ; clk          ; clk         ; 1.000        ; -0.086     ; 4.016      ;
; -3.084 ; uart_rx:i_uart_rx|cycle_counter[8]  ; led_reg[0]                          ; clk          ; clk         ; 1.000        ; -0.072     ; 4.014      ;
; -3.084 ; uart_rx:i_uart_rx|cycle_counter[8]  ; led_reg[3]                          ; clk          ; clk         ; 1.000        ; -0.072     ; 4.014      ;
; -3.084 ; uart_rx:i_uart_rx|cycle_counter[8]  ; led_reg[2]                          ; clk          ; clk         ; 1.000        ; -0.072     ; 4.014      ;
; -3.084 ; uart_rx:i_uart_rx|cycle_counter[8]  ; led_reg[1]                          ; clk          ; clk         ; 1.000        ; -0.072     ; 4.014      ;
; -3.081 ; uart_rx:i_uart_rx|cycle_counter[6]  ; fifo:i_fifo|ext_wr_ptr[4]           ; clk          ; clk         ; 1.000        ; -0.086     ; 3.997      ;
; -3.081 ; uart_rx:i_uart_rx|cycle_counter[6]  ; fifo:i_fifo|ext_wr_ptr[3]           ; clk          ; clk         ; 1.000        ; -0.086     ; 3.997      ;
; -3.081 ; uart_rx:i_uart_rx|cycle_counter[6]  ; fifo:i_fifo|ext_wr_ptr[2]           ; clk          ; clk         ; 1.000        ; -0.086     ; 3.997      ;
; -3.081 ; uart_rx:i_uart_rx|cycle_counter[6]  ; fifo:i_fifo|ext_wr_ptr[1]           ; clk          ; clk         ; 1.000        ; -0.086     ; 3.997      ;
; -3.080 ; fifo:i_fifo|ext_wr_ptr[3]           ; fifo:i_fifo|ext_wr_ptr[4]           ; clk          ; clk         ; 1.000        ; -0.073     ; 4.009      ;
; -3.080 ; fifo:i_fifo|ext_wr_ptr[3]           ; fifo:i_fifo|ext_wr_ptr[3]           ; clk          ; clk         ; 1.000        ; -0.073     ; 4.009      ;
; -3.080 ; fifo:i_fifo|ext_wr_ptr[3]           ; fifo:i_fifo|ext_wr_ptr[2]           ; clk          ; clk         ; 1.000        ; -0.073     ; 4.009      ;
; -3.080 ; fifo:i_fifo|ext_wr_ptr[3]           ; fifo:i_fifo|ext_wr_ptr[1]           ; clk          ; clk         ; 1.000        ; -0.073     ; 4.009      ;
; -3.046 ; uart_rx:i_uart_rx|cycle_counter[8]  ; uart_rx:i_uart_rx|cycle_counter[11] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.976      ;
; -3.046 ; uart_rx:i_uart_rx|cycle_counter[8]  ; uart_rx:i_uart_rx|cycle_counter[9]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.976      ;
; -3.046 ; uart_rx:i_uart_rx|cycle_counter[8]  ; uart_rx:i_uart_rx|cycle_counter[0]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.976      ;
; -3.046 ; uart_rx:i_uart_rx|cycle_counter[8]  ; uart_rx:i_uart_rx|cycle_counter[1]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.976      ;
; -3.046 ; uart_rx:i_uart_rx|cycle_counter[8]  ; uart_rx:i_uart_rx|cycle_counter[2]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.976      ;
; -3.046 ; uart_rx:i_uart_rx|cycle_counter[8]  ; uart_rx:i_uart_rx|cycle_counter[3]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.976      ;
; -3.046 ; uart_rx:i_uart_rx|cycle_counter[8]  ; uart_rx:i_uart_rx|cycle_counter[4]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.976      ;
; -3.046 ; uart_rx:i_uart_rx|cycle_counter[8]  ; uart_rx:i_uart_rx|cycle_counter[5]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.976      ;
; -3.046 ; uart_rx:i_uart_rx|cycle_counter[8]  ; uart_rx:i_uart_rx|cycle_counter[6]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.976      ;
; -3.046 ; uart_rx:i_uart_rx|cycle_counter[8]  ; uart_rx:i_uart_rx|cycle_counter[7]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.976      ;
; -3.046 ; uart_rx:i_uart_rx|cycle_counter[8]  ; uart_rx:i_uart_rx|cycle_counter[8]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.976      ;
; -3.046 ; uart_rx:i_uart_rx|cycle_counter[8]  ; uart_rx:i_uart_rx|cycle_counter[12] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.976      ;
; -3.046 ; uart_rx:i_uart_rx|cycle_counter[8]  ; uart_rx:i_uart_rx|cycle_counter[10] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.976      ;
; -3.046 ; uart_rx:i_uart_rx|cycle_counter[8]  ; uart_rx:i_uart_rx|cycle_counter[13] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.976      ;
; -3.046 ; uart_rx:i_uart_rx|cycle_counter[1]  ; fifo:i_fifo|ext_wr_ptr[4]           ; clk          ; clk         ; 1.000        ; -0.086     ; 3.962      ;
; -3.046 ; uart_rx:i_uart_rx|cycle_counter[1]  ; fifo:i_fifo|ext_wr_ptr[3]           ; clk          ; clk         ; 1.000        ; -0.086     ; 3.962      ;
; -3.046 ; uart_rx:i_uart_rx|cycle_counter[1]  ; fifo:i_fifo|ext_wr_ptr[2]           ; clk          ; clk         ; 1.000        ; -0.086     ; 3.962      ;
; -3.046 ; uart_rx:i_uart_rx|cycle_counter[1]  ; fifo:i_fifo|ext_wr_ptr[1]           ; clk          ; clk         ; 1.000        ; -0.086     ; 3.962      ;
; -3.014 ; fifo:i_fifo|ext_rd_ptr[2]           ; fifo:i_fifo|ext_wr_ptr[4]           ; clk          ; clk         ; 1.000        ; -0.073     ; 3.943      ;
; -3.014 ; fifo:i_fifo|ext_rd_ptr[2]           ; fifo:i_fifo|ext_wr_ptr[3]           ; clk          ; clk         ; 1.000        ; -0.073     ; 3.943      ;
; -3.014 ; fifo:i_fifo|ext_rd_ptr[2]           ; fifo:i_fifo|ext_wr_ptr[2]           ; clk          ; clk         ; 1.000        ; -0.073     ; 3.943      ;
; -3.014 ; fifo:i_fifo|ext_rd_ptr[2]           ; fifo:i_fifo|ext_wr_ptr[1]           ; clk          ; clk         ; 1.000        ; -0.073     ; 3.943      ;
; -3.005 ; uart_rx:i_uart_rx|cycle_counter[13] ; fifo:i_fifo|ext_wr_ptr[4]           ; clk          ; clk         ; 1.000        ; -0.086     ; 3.921      ;
; -3.005 ; uart_rx:i_uart_rx|cycle_counter[13] ; fifo:i_fifo|ext_wr_ptr[3]           ; clk          ; clk         ; 1.000        ; -0.086     ; 3.921      ;
; -3.005 ; uart_rx:i_uart_rx|cycle_counter[13] ; fifo:i_fifo|ext_wr_ptr[2]           ; clk          ; clk         ; 1.000        ; -0.086     ; 3.921      ;
; -3.005 ; uart_rx:i_uart_rx|cycle_counter[13] ; fifo:i_fifo|ext_wr_ptr[1]           ; clk          ; clk         ; 1.000        ; -0.086     ; 3.921      ;
; -2.993 ; uart_rx:i_uart_rx|cycle_counter[0]  ; led_reg[0]                          ; clk          ; clk         ; 1.000        ; -0.072     ; 3.923      ;
; -2.993 ; uart_rx:i_uart_rx|cycle_counter[0]  ; led_reg[3]                          ; clk          ; clk         ; 1.000        ; -0.072     ; 3.923      ;
; -2.993 ; uart_rx:i_uart_rx|cycle_counter[0]  ; led_reg[2]                          ; clk          ; clk         ; 1.000        ; -0.072     ; 3.923      ;
; -2.993 ; uart_rx:i_uart_rx|cycle_counter[0]  ; led_reg[1]                          ; clk          ; clk         ; 1.000        ; -0.072     ; 3.923      ;
; -2.991 ; uart_rx:i_uart_rx|cycle_counter[5]  ; led_reg[0]                          ; clk          ; clk         ; 1.000        ; -0.072     ; 3.921      ;
; -2.991 ; uart_rx:i_uart_rx|cycle_counter[5]  ; led_reg[3]                          ; clk          ; clk         ; 1.000        ; -0.072     ; 3.921      ;
; -2.991 ; uart_rx:i_uart_rx|cycle_counter[5]  ; led_reg[2]                          ; clk          ; clk         ; 1.000        ; -0.072     ; 3.921      ;
; -2.991 ; uart_rx:i_uart_rx|cycle_counter[5]  ; led_reg[1]                          ; clk          ; clk         ; 1.000        ; -0.072     ; 3.921      ;
; -2.971 ; uart_rx:i_uart_rx|cycle_counter[10] ; fifo:i_fifo|ext_wr_ptr[4]           ; clk          ; clk         ; 1.000        ; -0.086     ; 3.887      ;
; -2.971 ; uart_rx:i_uart_rx|cycle_counter[10] ; fifo:i_fifo|ext_wr_ptr[3]           ; clk          ; clk         ; 1.000        ; -0.086     ; 3.887      ;
; -2.971 ; uart_rx:i_uart_rx|cycle_counter[10] ; fifo:i_fifo|ext_wr_ptr[2]           ; clk          ; clk         ; 1.000        ; -0.086     ; 3.887      ;
; -2.971 ; uart_rx:i_uart_rx|cycle_counter[10] ; fifo:i_fifo|ext_wr_ptr[1]           ; clk          ; clk         ; 1.000        ; -0.086     ; 3.887      ;
; -2.965 ; uart_rx:i_uart_rx|cycle_counter[8]  ; fifo:i_fifo|ext_wr_ptr[0]           ; clk          ; clk         ; 1.000        ; -0.086     ; 3.881      ;
; -2.955 ; uart_rx:i_uart_rx|cycle_counter[0]  ; uart_rx:i_uart_rx|cycle_counter[11] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.885      ;
; -2.955 ; uart_rx:i_uart_rx|cycle_counter[0]  ; uart_rx:i_uart_rx|cycle_counter[9]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.885      ;
; -2.955 ; uart_rx:i_uart_rx|cycle_counter[0]  ; uart_rx:i_uart_rx|cycle_counter[0]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.885      ;
; -2.955 ; uart_rx:i_uart_rx|cycle_counter[0]  ; uart_rx:i_uart_rx|cycle_counter[1]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.885      ;
; -2.955 ; uart_rx:i_uart_rx|cycle_counter[0]  ; uart_rx:i_uart_rx|cycle_counter[2]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.885      ;
; -2.955 ; uart_rx:i_uart_rx|cycle_counter[0]  ; uart_rx:i_uart_rx|cycle_counter[3]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.885      ;
; -2.955 ; uart_rx:i_uart_rx|cycle_counter[0]  ; uart_rx:i_uart_rx|cycle_counter[4]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.885      ;
; -2.955 ; uart_rx:i_uart_rx|cycle_counter[0]  ; uart_rx:i_uart_rx|cycle_counter[5]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.885      ;
; -2.955 ; uart_rx:i_uart_rx|cycle_counter[0]  ; uart_rx:i_uart_rx|cycle_counter[6]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.885      ;
; -2.955 ; uart_rx:i_uart_rx|cycle_counter[0]  ; uart_rx:i_uart_rx|cycle_counter[7]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.885      ;
; -2.955 ; uart_rx:i_uart_rx|cycle_counter[0]  ; uart_rx:i_uart_rx|cycle_counter[8]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.885      ;
; -2.955 ; uart_rx:i_uart_rx|cycle_counter[0]  ; uart_rx:i_uart_rx|cycle_counter[12] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.885      ;
; -2.955 ; uart_rx:i_uart_rx|cycle_counter[0]  ; uart_rx:i_uart_rx|cycle_counter[10] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.885      ;
; -2.955 ; uart_rx:i_uart_rx|cycle_counter[0]  ; uart_rx:i_uart_rx|cycle_counter[13] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.885      ;
; -2.953 ; uart_rx:i_uart_rx|cycle_counter[5]  ; uart_rx:i_uart_rx|cycle_counter[11] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.883      ;
; -2.953 ; uart_rx:i_uart_rx|cycle_counter[5]  ; uart_rx:i_uart_rx|cycle_counter[9]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.883      ;
; -2.953 ; uart_rx:i_uart_rx|cycle_counter[5]  ; uart_rx:i_uart_rx|cycle_counter[0]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.883      ;
; -2.953 ; uart_rx:i_uart_rx|cycle_counter[5]  ; uart_rx:i_uart_rx|cycle_counter[1]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.883      ;
; -2.953 ; uart_rx:i_uart_rx|cycle_counter[5]  ; uart_rx:i_uart_rx|cycle_counter[2]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.883      ;
; -2.953 ; uart_rx:i_uart_rx|cycle_counter[5]  ; uart_rx:i_uart_rx|cycle_counter[3]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.883      ;
; -2.953 ; uart_rx:i_uart_rx|cycle_counter[5]  ; uart_rx:i_uart_rx|cycle_counter[4]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.883      ;
; -2.953 ; uart_rx:i_uart_rx|cycle_counter[5]  ; uart_rx:i_uart_rx|cycle_counter[5]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.883      ;
; -2.953 ; uart_rx:i_uart_rx|cycle_counter[5]  ; uart_rx:i_uart_rx|cycle_counter[6]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.883      ;
; -2.953 ; uart_rx:i_uart_rx|cycle_counter[5]  ; uart_rx:i_uart_rx|cycle_counter[7]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.883      ;
; -2.953 ; uart_rx:i_uart_rx|cycle_counter[5]  ; uart_rx:i_uart_rx|cycle_counter[8]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.883      ;
; -2.953 ; uart_rx:i_uart_rx|cycle_counter[5]  ; uart_rx:i_uart_rx|cycle_counter[12] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.883      ;
; -2.953 ; uart_rx:i_uart_rx|cycle_counter[5]  ; uart_rx:i_uart_rx|cycle_counter[10] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.883      ;
; -2.953 ; uart_rx:i_uart_rx|cycle_counter[5]  ; uart_rx:i_uart_rx|cycle_counter[13] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.883      ;
; -2.875 ; uart_rx:i_uart_rx|cycle_counter[2]  ; led_reg[0]                          ; clk          ; clk         ; 1.000        ; -0.072     ; 3.805      ;
+--------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                            ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.382 ; uart_tx:i_uart_tx|data_to_send[7]     ; uart_tx:i_uart_tx|data_to_send[7]     ; clk          ; clk         ; 0.000        ; 0.092      ; 0.669      ;
; 0.383 ; uart_rx:i_uart_rx|bit_sample          ; uart_rx:i_uart_rx|bit_sample          ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; uart_rx:i_uart_rx|fsm_state.FSM_IDLE  ; uart_rx:i_uart_rx|fsm_state.FSM_IDLE  ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; uart_rx:i_uart_rx|fsm_state.FSM_STOP  ; uart_rx:i_uart_rx|fsm_state.FSM_STOP  ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; uart_rx:i_uart_rx|fsm_state.FSM_RECV  ; uart_rx:i_uart_rx|fsm_state.FSM_RECV  ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; uart_rx:i_uart_rx|fsm_state.FSM_START ; uart_rx:i_uart_rx|fsm_state.FSM_START ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.401 ; uart_tx:i_uart_tx|fsm_state.FSM_START ; uart_tx:i_uart_tx|fsm_state.FSM_START ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_tx:i_uart_tx|fsm_state.FSM_SEND  ; uart_tx:i_uart_tx|fsm_state.FSM_SEND  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_tx:i_uart_tx|fsm_state.FSM_IDLE  ; uart_tx:i_uart_tx|fsm_state.FSM_IDLE  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; fifo:i_fifo|ext_rd_ptr[0]             ; fifo:i_fifo|ext_rd_ptr[0]             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; fifo:i_fifo|ext_wr_ptr[0]             ; fifo:i_fifo|ext_wr_ptr[0]             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_rx:i_uart_rx|bit_counter[1]      ; uart_rx:i_uart_rx|bit_counter[1]      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_rx:i_uart_rx|bit_counter[3]      ; uart_rx:i_uart_rx|bit_counter[3]      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_rx:i_uart_rx|bit_counter[2]      ; uart_rx:i_uart_rx|bit_counter[2]      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_tx:i_uart_tx|fsm_state.FSM_STOP  ; uart_tx:i_uart_tx|fsm_state.FSM_STOP  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_tx:i_uart_tx|bit_counter[0]      ; uart_tx:i_uart_tx|bit_counter[0]      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_tx:i_uart_tx|bit_counter[1]      ; uart_tx:i_uart_tx|bit_counter[1]      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_tx:i_uart_tx|bit_counter[2]      ; uart_tx:i_uart_tx|bit_counter[2]      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_tx:i_uart_tx|bit_counter[3]      ; uart_tx:i_uart_tx|bit_counter[3]      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.454 ; uart_tx:i_uart_tx|data_to_send[1]     ; uart_tx:i_uart_tx|data_to_send[0]     ; clk          ; clk         ; 0.000        ; 0.090      ; 0.739      ;
; 0.469 ; uart_rx:i_uart_rx|cycle_counter[13]   ; uart_rx:i_uart_rx|cycle_counter[13]   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.736      ;
; 0.477 ; uart_rx:i_uart_rx|bit_counter[0]      ; uart_rx:i_uart_rx|bit_counter[1]      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.745      ;
; 0.631 ; uart_rx:i_uart_rx|rxd_reg             ; uart_rx:i_uart_rx|bit_sample          ; clk          ; clk         ; 0.000        ; 0.109      ; 0.935      ;
; 0.670 ; uart_tx:i_uart_tx|data_to_send[5]     ; uart_tx:i_uart_tx|data_to_send[4]     ; clk          ; clk         ; 0.000        ; 0.090      ; 0.955      ;
; 0.671 ; uart_tx:i_uart_tx|data_to_send[6]     ; uart_tx:i_uart_tx|data_to_send[5]     ; clk          ; clk         ; 0.000        ; 0.090      ; 0.956      ;
; 0.671 ; uart_rx:i_uart_rx|fsm_state.FSM_START ; uart_rx:i_uart_rx|fsm_state.FSM_RECV  ; clk          ; clk         ; 0.000        ; 0.091      ; 0.957      ;
; 0.672 ; uart_tx:i_uart_tx|data_to_send[3]     ; uart_tx:i_uart_tx|data_to_send[2]     ; clk          ; clk         ; 0.000        ; 0.090      ; 0.957      ;
; 0.692 ; uart_rx:i_uart_rx|recieved_data[1]    ; uart_rx:i_uart_rx|recieved_data[0]    ; clk          ; clk         ; 0.000        ; 0.092      ; 0.979      ;
; 0.692 ; uart_rx:i_uart_rx|recieved_data[2]    ; uart_rx:i_uart_rx|recieved_data[1]    ; clk          ; clk         ; 0.000        ; 0.092      ; 0.979      ;
; 0.692 ; uart_tx:i_uart_tx|cycle_counter[5]    ; uart_tx:i_uart_tx|cycle_counter[5]    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.960      ;
; 0.693 ; uart_tx:i_uart_tx|cycle_counter[6]    ; uart_tx:i_uart_tx|cycle_counter[6]    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.961      ;
; 0.694 ; uart_tx:i_uart_tx|cycle_counter[11]   ; uart_tx:i_uart_tx|cycle_counter[11]   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.962      ;
; 0.695 ; uart_rx:i_uart_rx|cycle_counter[1]    ; uart_rx:i_uart_rx|cycle_counter[1]    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.962      ;
; 0.695 ; uart_tx:i_uart_tx|cycle_counter[7]    ; uart_tx:i_uart_tx|cycle_counter[7]    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.963      ;
; 0.696 ; uart_rx:i_uart_rx|recieved_data[5]    ; uart_rx:i_uart_rx|recieved_data[4]    ; clk          ; clk         ; 0.000        ; 0.090      ; 0.981      ;
; 0.696 ; fifo:i_fifo|ext_wr_ptr[2]             ; fifo:i_fifo|ext_wr_ptr[2]             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.964      ;
; 0.697 ; uart_tx:i_uart_tx|cycle_counter[4]    ; uart_tx:i_uart_tx|cycle_counter[4]    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.965      ;
; 0.698 ; uart_tx:i_uart_tx|cycle_counter[10]   ; uart_tx:i_uart_tx|cycle_counter[10]   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.966      ;
; 0.699 ; uart_tx:i_uart_tx|cycle_counter[8]    ; uart_tx:i_uart_tx|cycle_counter[8]    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.967      ;
; 0.705 ; uart_tx:i_uart_tx|cycle_counter[3]    ; uart_tx:i_uart_tx|cycle_counter[3]    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.973      ;
; 0.706 ; fifo:i_fifo|ext_rd_ptr[2]             ; fifo:i_fifo|ext_rd_ptr[2]             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.974      ;
; 0.707 ; uart_rx:i_uart_rx|cycle_counter[5]    ; uart_rx:i_uart_rx|cycle_counter[5]    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; uart_tx:i_uart_tx|cycle_counter[13]   ; uart_tx:i_uart_tx|cycle_counter[13]   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; uart_tx:i_uart_tx|cycle_counter[1]    ; uart_tx:i_uart_tx|cycle_counter[1]    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.975      ;
; 0.708 ; uart_rx:i_uart_rx|cycle_counter[2]    ; uart_rx:i_uart_rx|cycle_counter[2]    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; uart_rx:i_uart_rx|cycle_counter[4]    ; uart_rx:i_uart_rx|cycle_counter[4]    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.975      ;
; 0.709 ; uart_rx:i_uart_rx|cycle_counter[11]   ; uart_rx:i_uart_rx|cycle_counter[11]   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; uart_rx:i_uart_rx|cycle_counter[12]   ; uart_rx:i_uart_rx|cycle_counter[12]   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; uart_rx:i_uart_rx|cycle_counter[10]   ; uart_rx:i_uart_rx|cycle_counter[10]   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.976      ;
; 0.710 ; uart_rx:i_uart_rx|cycle_counter[9]    ; uart_rx:i_uart_rx|cycle_counter[9]    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.977      ;
; 0.710 ; uart_tx:i_uart_tx|cycle_counter[2]    ; uart_tx:i_uart_tx|cycle_counter[2]    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.978      ;
; 0.711 ; uart_rx:i_uart_rx|bit_counter[2]      ; uart_rx:i_uart_rx|bit_counter[3]      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.979      ;
; 0.712 ; uart_tx:i_uart_tx|data_to_send[7]     ; uart_tx:i_uart_tx|data_to_send[6]     ; clk          ; clk         ; 0.000        ; 0.048      ; 0.955      ;
; 0.712 ; fifo:i_fifo|ext_wr_ptr[4]             ; fifo:i_fifo|ext_wr_ptr[4]             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.980      ;
; 0.712 ; uart_tx:i_uart_tx|cycle_counter[12]   ; uart_tx:i_uart_tx|cycle_counter[12]   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.980      ;
; 0.713 ; uart_rx:i_uart_rx|cycle_counter[6]    ; uart_rx:i_uart_rx|cycle_counter[6]    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.980      ;
; 0.713 ; uart_rx:i_uart_rx|cycle_counter[8]    ; uart_rx:i_uart_rx|cycle_counter[8]    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.980      ;
; 0.717 ; fifo:i_fifo|ext_wr_ptr[1]             ; fifo:i_fifo|ext_wr_ptr[1]             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.985      ;
; 0.719 ; fifo:i_fifo|ext_wr_ptr[0]             ; fifo:i_fifo|ext_wr_ptr[1]             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.987      ;
; 0.728 ; uart_tx:i_uart_tx|cycle_counter[0]    ; uart_tx:i_uart_tx|cycle_counter[0]    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.996      ;
; 0.729 ; fifo:i_fifo|ext_rd_ptr[4]             ; fifo:i_fifo|ext_rd_ptr[4]             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.997      ;
; 0.731 ; fifo:i_fifo|ext_rd_ptr[1]             ; fifo:i_fifo|ext_rd_ptr[1]             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.999      ;
; 0.757 ; uart_rx:i_uart_rx|rxd_reg_0           ; uart_rx:i_uart_rx|rxd_reg             ; clk          ; clk         ; 0.000        ; 0.090      ; 1.042      ;
; 0.799 ; uart_rx:i_uart_rx|recieved_data[5]    ; uart_rx:i_uart_rx|uart_rx_data[5]     ; clk          ; clk         ; 0.000        ; 0.085      ; 1.079      ;
; 0.823 ; uart_tx:i_uart_tx|fsm_state.FSM_IDLE  ; uart_tx:i_uart_tx|fsm_state.FSM_START ; clk          ; clk         ; 0.000        ; 0.073      ; 1.091      ;
; 0.833 ; uart_tx:i_uart_tx|data_to_send[4]     ; uart_tx:i_uart_tx|data_to_send[3]     ; clk          ; clk         ; 0.000        ; 0.090      ; 1.118      ;
; 0.834 ; uart_tx:i_uart_tx|data_to_send[2]     ; uart_tx:i_uart_tx|data_to_send[1]     ; clk          ; clk         ; 0.000        ; 0.090      ; 1.119      ;
; 0.840 ; uart_rx:i_uart_rx|recieved_data[6]    ; uart_rx:i_uart_rx|uart_rx_data[6]     ; clk          ; clk         ; 0.000        ; 0.085      ; 1.120      ;
; 0.843 ; uart_rx:i_uart_rx|recieved_data[3]    ; uart_rx:i_uart_rx|uart_rx_data[3]     ; clk          ; clk         ; 0.000        ; 0.085      ; 1.123      ;
; 0.843 ; uart_rx:i_uart_rx|recieved_data[6]    ; uart_rx:i_uart_rx|recieved_data[5]    ; clk          ; clk         ; 0.000        ; 0.090      ; 1.128      ;
; 0.859 ; fifo:i_fifo|ext_wr_ptr[3]             ; fifo:i_fifo|ext_wr_ptr[3]             ; clk          ; clk         ; 0.000        ; 0.073      ; 1.127      ;
; 0.860 ; uart_tx:i_uart_tx|bit_counter[0]      ; uart_tx:i_uart_tx|fsm_state.FSM_STOP  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.128      ;
; 0.867 ; uart_tx:i_uart_tx|fsm_state.FSM_START ; uart_tx:i_uart_tx|fsm_state.FSM_SEND  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.135      ;
; 0.870 ; uart_rx:i_uart_rx|recieved_data[4]    ; uart_rx:i_uart_rx|uart_rx_data[4]     ; clk          ; clk         ; 0.000        ; 0.085      ; 1.150      ;
; 0.871 ; uart_tx:i_uart_tx|cycle_counter[9]    ; uart_tx:i_uart_tx|cycle_counter[9]    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.139      ;
; 0.872 ; fifo:i_fifo|ext_rd_ptr[3]             ; fifo:i_fifo|ext_rd_ptr[3]             ; clk          ; clk         ; 0.000        ; 0.073      ; 1.140      ;
; 0.876 ; uart_rx:i_uart_rx|cycle_counter[7]    ; uart_rx:i_uart_rx|cycle_counter[7]    ; clk          ; clk         ; 0.000        ; 0.072      ; 1.143      ;
; 0.879 ; uart_rx:i_uart_rx|cycle_counter[3]    ; uart_rx:i_uart_rx|cycle_counter[3]    ; clk          ; clk         ; 0.000        ; 0.072      ; 1.146      ;
; 0.884 ; uart_rx:i_uart_rx|rxd_reg             ; uart_rx:i_uart_rx|fsm_state.FSM_START ; clk          ; clk         ; 0.000        ; 0.109      ; 1.188      ;
; 0.887 ; uart_rx:i_uart_rx|cycle_counter[0]    ; uart_rx:i_uart_rx|cycle_counter[0]    ; clk          ; clk         ; 0.000        ; 0.072      ; 1.154      ;
; 0.891 ; uart_rx:i_uart_rx|fsm_state.FSM_IDLE  ; uart_rx:i_uart_rx|recieved_data[7]    ; clk          ; clk         ; 0.000        ; 0.122      ; 1.208      ;
; 0.892 ; uart_tx:i_uart_tx|fsm_state.FSM_SEND  ; uart_tx:i_uart_tx|fsm_state.FSM_STOP  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.160      ;
; 0.913 ; uart_rx:i_uart_rx|fsm_state.FSM_IDLE  ; uart_rx:i_uart_rx|recieved_data[2]    ; clk          ; clk         ; 0.000        ; 0.122      ; 1.230      ;
; 0.913 ; uart_rx:i_uart_rx|fsm_state.FSM_IDLE  ; uart_rx:i_uart_rx|recieved_data[1]    ; clk          ; clk         ; 0.000        ; 0.122      ; 1.230      ;
; 0.914 ; uart_rx:i_uart_rx|fsm_state.FSM_IDLE  ; uart_rx:i_uart_rx|recieved_data[0]    ; clk          ; clk         ; 0.000        ; 0.122      ; 1.231      ;
; 0.919 ; uart_rx:i_uart_rx|bit_sample          ; uart_rx:i_uart_rx|recieved_data[7]    ; clk          ; clk         ; 0.000        ; 0.122      ; 1.236      ;
; 0.921 ; uart_rx:i_uart_rx|rxd_reg             ; uart_rx:i_uart_rx|fsm_state.FSM_IDLE  ; clk          ; clk         ; 0.000        ; 0.109      ; 1.225      ;
; 0.925 ; uart_tx:i_uart_tx|fsm_state.FSM_START ; uart_tx:i_uart_tx|txd_reg             ; clk          ; clk         ; 0.000        ; 0.072      ; 1.192      ;
; 0.934 ; uart_tx:i_uart_tx|fsm_state.FSM_IDLE  ; uart_tx:i_uart_tx|cycle_counter[0]    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.202      ;
; 0.969 ; uart_tx:i_uart_tx|bit_counter[1]      ; uart_tx:i_uart_tx|fsm_state.FSM_STOP  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.237      ;
; 0.986 ; uart_tx:i_uart_tx|bit_counter[0]      ; uart_tx:i_uart_tx|bit_counter[1]      ; clk          ; clk         ; 0.000        ; 0.073      ; 1.254      ;
; 1.008 ; uart_rx:i_uart_rx|recieved_data[2]    ; uart_rx:i_uart_rx|uart_rx_data[2]     ; clk          ; clk         ; 0.000        ; 0.029      ; 1.232      ;
; 1.012 ; uart_tx:i_uart_tx|cycle_counter[6]    ; uart_tx:i_uart_tx|cycle_counter[7]    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.280      ;
; 1.014 ; uart_tx:i_uart_tx|cycle_counter[5]    ; uart_tx:i_uart_tx|cycle_counter[6]    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.282      ;
; 1.015 ; fifo:i_fifo|ext_wr_ptr[0]             ; fifo:i_fifo|ext_wr_ptr[2]             ; clk          ; clk         ; 0.000        ; 0.073      ; 1.283      ;
; 1.016 ; uart_tx:i_uart_tx|cycle_counter[11]   ; uart_tx:i_uart_tx|cycle_counter[12]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.284      ;
; 1.016 ; uart_tx:i_uart_tx|cycle_counter[4]    ; uart_tx:i_uart_tx|cycle_counter[5]    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.284      ;
; 1.017 ; fifo:i_fifo|ext_wr_ptr[1]             ; fifo:i_fifo|ext_wr_ptr[2]             ; clk          ; clk         ; 0.000        ; 0.073      ; 1.285      ;
; 1.017 ; uart_tx:i_uart_tx|cycle_counter[10]   ; uart_tx:i_uart_tx|cycle_counter[11]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.285      ;
; 1.018 ; uart_tx:i_uart_tx|cycle_counter[8]    ; uart_tx:i_uart_tx|cycle_counter[9]    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.286      ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -0.967 ; -48.977           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.178 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -95.158                         ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                        ;
+--------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.967 ; uart_rx:i_uart_rx|cycle_counter[8]  ; fifo:i_fifo|ext_wr_ptr[4]           ; clk          ; clk         ; 1.000        ; -0.044     ; 1.910      ;
; -0.967 ; uart_rx:i_uart_rx|cycle_counter[8]  ; fifo:i_fifo|ext_wr_ptr[3]           ; clk          ; clk         ; 1.000        ; -0.044     ; 1.910      ;
; -0.967 ; uart_rx:i_uart_rx|cycle_counter[8]  ; fifo:i_fifo|ext_wr_ptr[2]           ; clk          ; clk         ; 1.000        ; -0.044     ; 1.910      ;
; -0.967 ; uart_rx:i_uart_rx|cycle_counter[8]  ; fifo:i_fifo|ext_wr_ptr[1]           ; clk          ; clk         ; 1.000        ; -0.044     ; 1.910      ;
; -0.937 ; uart_rx:i_uart_rx|cycle_counter[5]  ; fifo:i_fifo|ext_wr_ptr[4]           ; clk          ; clk         ; 1.000        ; -0.044     ; 1.880      ;
; -0.937 ; uart_rx:i_uart_rx|cycle_counter[5]  ; fifo:i_fifo|ext_wr_ptr[3]           ; clk          ; clk         ; 1.000        ; -0.044     ; 1.880      ;
; -0.937 ; uart_rx:i_uart_rx|cycle_counter[5]  ; fifo:i_fifo|ext_wr_ptr[2]           ; clk          ; clk         ; 1.000        ; -0.044     ; 1.880      ;
; -0.937 ; uart_rx:i_uart_rx|cycle_counter[5]  ; fifo:i_fifo|ext_wr_ptr[1]           ; clk          ; clk         ; 1.000        ; -0.044     ; 1.880      ;
; -0.902 ; uart_rx:i_uart_rx|cycle_counter[2]  ; fifo:i_fifo|ext_wr_ptr[4]           ; clk          ; clk         ; 1.000        ; -0.044     ; 1.845      ;
; -0.902 ; uart_rx:i_uart_rx|cycle_counter[2]  ; fifo:i_fifo|ext_wr_ptr[3]           ; clk          ; clk         ; 1.000        ; -0.044     ; 1.845      ;
; -0.902 ; uart_rx:i_uart_rx|cycle_counter[2]  ; fifo:i_fifo|ext_wr_ptr[2]           ; clk          ; clk         ; 1.000        ; -0.044     ; 1.845      ;
; -0.902 ; uart_rx:i_uart_rx|cycle_counter[2]  ; fifo:i_fifo|ext_wr_ptr[1]           ; clk          ; clk         ; 1.000        ; -0.044     ; 1.845      ;
; -0.895 ; uart_rx:i_uart_rx|cycle_counter[0]  ; fifo:i_fifo|ext_wr_ptr[4]           ; clk          ; clk         ; 1.000        ; -0.044     ; 1.838      ;
; -0.895 ; uart_rx:i_uart_rx|cycle_counter[0]  ; fifo:i_fifo|ext_wr_ptr[3]           ; clk          ; clk         ; 1.000        ; -0.044     ; 1.838      ;
; -0.895 ; uart_rx:i_uart_rx|cycle_counter[0]  ; fifo:i_fifo|ext_wr_ptr[2]           ; clk          ; clk         ; 1.000        ; -0.044     ; 1.838      ;
; -0.895 ; uart_rx:i_uart_rx|cycle_counter[0]  ; fifo:i_fifo|ext_wr_ptr[1]           ; clk          ; clk         ; 1.000        ; -0.044     ; 1.838      ;
; -0.879 ; fifo:i_fifo|ext_rd_ptr[3]           ; fifo:i_fifo|ext_wr_ptr[4]           ; clk          ; clk         ; 1.000        ; -0.036     ; 1.830      ;
; -0.879 ; fifo:i_fifo|ext_rd_ptr[3]           ; fifo:i_fifo|ext_wr_ptr[3]           ; clk          ; clk         ; 1.000        ; -0.036     ; 1.830      ;
; -0.879 ; fifo:i_fifo|ext_rd_ptr[3]           ; fifo:i_fifo|ext_wr_ptr[2]           ; clk          ; clk         ; 1.000        ; -0.036     ; 1.830      ;
; -0.879 ; fifo:i_fifo|ext_rd_ptr[3]           ; fifo:i_fifo|ext_wr_ptr[1]           ; clk          ; clk         ; 1.000        ; -0.036     ; 1.830      ;
; -0.876 ; uart_rx:i_uart_rx|cycle_counter[6]  ; fifo:i_fifo|ext_wr_ptr[4]           ; clk          ; clk         ; 1.000        ; -0.044     ; 1.819      ;
; -0.876 ; uart_rx:i_uart_rx|cycle_counter[6]  ; fifo:i_fifo|ext_wr_ptr[3]           ; clk          ; clk         ; 1.000        ; -0.044     ; 1.819      ;
; -0.876 ; uart_rx:i_uart_rx|cycle_counter[6]  ; fifo:i_fifo|ext_wr_ptr[2]           ; clk          ; clk         ; 1.000        ; -0.044     ; 1.819      ;
; -0.876 ; uart_rx:i_uart_rx|cycle_counter[6]  ; fifo:i_fifo|ext_wr_ptr[1]           ; clk          ; clk         ; 1.000        ; -0.044     ; 1.819      ;
; -0.862 ; fifo:i_fifo|ext_wr_ptr[3]           ; fifo:i_fifo|ext_wr_ptr[4]           ; clk          ; clk         ; 1.000        ; -0.036     ; 1.813      ;
; -0.862 ; fifo:i_fifo|ext_wr_ptr[3]           ; fifo:i_fifo|ext_wr_ptr[3]           ; clk          ; clk         ; 1.000        ; -0.036     ; 1.813      ;
; -0.862 ; fifo:i_fifo|ext_wr_ptr[3]           ; fifo:i_fifo|ext_wr_ptr[2]           ; clk          ; clk         ; 1.000        ; -0.036     ; 1.813      ;
; -0.862 ; fifo:i_fifo|ext_wr_ptr[3]           ; fifo:i_fifo|ext_wr_ptr[1]           ; clk          ; clk         ; 1.000        ; -0.036     ; 1.813      ;
; -0.827 ; uart_rx:i_uart_rx|cycle_counter[8]  ; led_reg[0]                          ; clk          ; clk         ; 1.000        ; -0.036     ; 1.778      ;
; -0.827 ; uart_rx:i_uart_rx|cycle_counter[8]  ; led_reg[3]                          ; clk          ; clk         ; 1.000        ; -0.036     ; 1.778      ;
; -0.827 ; uart_rx:i_uart_rx|cycle_counter[8]  ; led_reg[2]                          ; clk          ; clk         ; 1.000        ; -0.036     ; 1.778      ;
; -0.827 ; uart_rx:i_uart_rx|cycle_counter[8]  ; led_reg[1]                          ; clk          ; clk         ; 1.000        ; -0.036     ; 1.778      ;
; -0.823 ; fifo:i_fifo|ext_rd_ptr[2]           ; fifo:i_fifo|ext_wr_ptr[4]           ; clk          ; clk         ; 1.000        ; -0.036     ; 1.774      ;
; -0.823 ; fifo:i_fifo|ext_rd_ptr[2]           ; fifo:i_fifo|ext_wr_ptr[3]           ; clk          ; clk         ; 1.000        ; -0.036     ; 1.774      ;
; -0.823 ; fifo:i_fifo|ext_rd_ptr[2]           ; fifo:i_fifo|ext_wr_ptr[2]           ; clk          ; clk         ; 1.000        ; -0.036     ; 1.774      ;
; -0.823 ; fifo:i_fifo|ext_rd_ptr[2]           ; fifo:i_fifo|ext_wr_ptr[1]           ; clk          ; clk         ; 1.000        ; -0.036     ; 1.774      ;
; -0.821 ; uart_rx:i_uart_rx|cycle_counter[13] ; fifo:i_fifo|ext_wr_ptr[4]           ; clk          ; clk         ; 1.000        ; -0.044     ; 1.764      ;
; -0.821 ; uart_rx:i_uart_rx|cycle_counter[13] ; fifo:i_fifo|ext_wr_ptr[3]           ; clk          ; clk         ; 1.000        ; -0.044     ; 1.764      ;
; -0.821 ; uart_rx:i_uart_rx|cycle_counter[13] ; fifo:i_fifo|ext_wr_ptr[2]           ; clk          ; clk         ; 1.000        ; -0.044     ; 1.764      ;
; -0.821 ; uart_rx:i_uart_rx|cycle_counter[13] ; fifo:i_fifo|ext_wr_ptr[1]           ; clk          ; clk         ; 1.000        ; -0.044     ; 1.764      ;
; -0.819 ; uart_rx:i_uart_rx|cycle_counter[8]  ; fifo:i_fifo|ext_wr_ptr[0]           ; clk          ; clk         ; 1.000        ; -0.044     ; 1.762      ;
; -0.812 ; uart_rx:i_uart_rx|cycle_counter[1]  ; fifo:i_fifo|ext_wr_ptr[4]           ; clk          ; clk         ; 1.000        ; -0.044     ; 1.755      ;
; -0.812 ; uart_rx:i_uart_rx|cycle_counter[1]  ; fifo:i_fifo|ext_wr_ptr[3]           ; clk          ; clk         ; 1.000        ; -0.044     ; 1.755      ;
; -0.812 ; uart_rx:i_uart_rx|cycle_counter[1]  ; fifo:i_fifo|ext_wr_ptr[2]           ; clk          ; clk         ; 1.000        ; -0.044     ; 1.755      ;
; -0.812 ; uart_rx:i_uart_rx|cycle_counter[1]  ; fifo:i_fifo|ext_wr_ptr[1]           ; clk          ; clk         ; 1.000        ; -0.044     ; 1.755      ;
; -0.809 ; uart_rx:i_uart_rx|cycle_counter[8]  ; uart_rx:i_uart_rx|cycle_counter[11] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.760      ;
; -0.809 ; uart_rx:i_uart_rx|cycle_counter[8]  ; uart_rx:i_uart_rx|cycle_counter[9]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.760      ;
; -0.809 ; uart_rx:i_uart_rx|cycle_counter[8]  ; uart_rx:i_uart_rx|cycle_counter[0]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.760      ;
; -0.809 ; uart_rx:i_uart_rx|cycle_counter[8]  ; uart_rx:i_uart_rx|cycle_counter[1]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.760      ;
; -0.809 ; uart_rx:i_uart_rx|cycle_counter[8]  ; uart_rx:i_uart_rx|cycle_counter[2]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.760      ;
; -0.809 ; uart_rx:i_uart_rx|cycle_counter[8]  ; uart_rx:i_uart_rx|cycle_counter[3]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.760      ;
; -0.809 ; uart_rx:i_uart_rx|cycle_counter[8]  ; uart_rx:i_uart_rx|cycle_counter[4]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.760      ;
; -0.809 ; uart_rx:i_uart_rx|cycle_counter[8]  ; uart_rx:i_uart_rx|cycle_counter[5]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.760      ;
; -0.809 ; uart_rx:i_uart_rx|cycle_counter[8]  ; uart_rx:i_uart_rx|cycle_counter[6]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.760      ;
; -0.809 ; uart_rx:i_uart_rx|cycle_counter[8]  ; uart_rx:i_uart_rx|cycle_counter[7]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.760      ;
; -0.809 ; uart_rx:i_uart_rx|cycle_counter[8]  ; uart_rx:i_uart_rx|cycle_counter[8]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.760      ;
; -0.809 ; uart_rx:i_uart_rx|cycle_counter[8]  ; uart_rx:i_uart_rx|cycle_counter[12] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.760      ;
; -0.809 ; uart_rx:i_uart_rx|cycle_counter[8]  ; uart_rx:i_uart_rx|cycle_counter[10] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.760      ;
; -0.809 ; uart_rx:i_uart_rx|cycle_counter[8]  ; uart_rx:i_uart_rx|cycle_counter[13] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.760      ;
; -0.799 ; uart_rx:i_uart_rx|cycle_counter[10] ; fifo:i_fifo|ext_wr_ptr[4]           ; clk          ; clk         ; 1.000        ; -0.044     ; 1.742      ;
; -0.799 ; uart_rx:i_uart_rx|cycle_counter[10] ; fifo:i_fifo|ext_wr_ptr[3]           ; clk          ; clk         ; 1.000        ; -0.044     ; 1.742      ;
; -0.799 ; uart_rx:i_uart_rx|cycle_counter[10] ; fifo:i_fifo|ext_wr_ptr[2]           ; clk          ; clk         ; 1.000        ; -0.044     ; 1.742      ;
; -0.799 ; uart_rx:i_uart_rx|cycle_counter[10] ; fifo:i_fifo|ext_wr_ptr[1]           ; clk          ; clk         ; 1.000        ; -0.044     ; 1.742      ;
; -0.797 ; uart_rx:i_uart_rx|cycle_counter[5]  ; led_reg[0]                          ; clk          ; clk         ; 1.000        ; -0.036     ; 1.748      ;
; -0.797 ; uart_rx:i_uart_rx|cycle_counter[5]  ; led_reg[3]                          ; clk          ; clk         ; 1.000        ; -0.036     ; 1.748      ;
; -0.797 ; uart_rx:i_uart_rx|cycle_counter[5]  ; led_reg[2]                          ; clk          ; clk         ; 1.000        ; -0.036     ; 1.748      ;
; -0.797 ; uart_rx:i_uart_rx|cycle_counter[5]  ; led_reg[1]                          ; clk          ; clk         ; 1.000        ; -0.036     ; 1.748      ;
; -0.794 ; fifo:i_fifo|ext_wr_ptr[2]           ; fifo:i_fifo|ext_wr_ptr[4]           ; clk          ; clk         ; 1.000        ; -0.036     ; 1.745      ;
; -0.794 ; fifo:i_fifo|ext_wr_ptr[2]           ; fifo:i_fifo|ext_wr_ptr[3]           ; clk          ; clk         ; 1.000        ; -0.036     ; 1.745      ;
; -0.794 ; fifo:i_fifo|ext_wr_ptr[2]           ; fifo:i_fifo|ext_wr_ptr[2]           ; clk          ; clk         ; 1.000        ; -0.036     ; 1.745      ;
; -0.794 ; fifo:i_fifo|ext_wr_ptr[2]           ; fifo:i_fifo|ext_wr_ptr[1]           ; clk          ; clk         ; 1.000        ; -0.036     ; 1.745      ;
; -0.791 ; uart_rx:i_uart_rx|cycle_counter[3]  ; fifo:i_fifo|ext_wr_ptr[4]           ; clk          ; clk         ; 1.000        ; -0.044     ; 1.734      ;
; -0.791 ; uart_rx:i_uart_rx|cycle_counter[3]  ; fifo:i_fifo|ext_wr_ptr[3]           ; clk          ; clk         ; 1.000        ; -0.044     ; 1.734      ;
; -0.791 ; uart_rx:i_uart_rx|cycle_counter[3]  ; fifo:i_fifo|ext_wr_ptr[2]           ; clk          ; clk         ; 1.000        ; -0.044     ; 1.734      ;
; -0.791 ; uart_rx:i_uart_rx|cycle_counter[3]  ; fifo:i_fifo|ext_wr_ptr[1]           ; clk          ; clk         ; 1.000        ; -0.044     ; 1.734      ;
; -0.789 ; uart_rx:i_uart_rx|cycle_counter[5]  ; fifo:i_fifo|ext_wr_ptr[0]           ; clk          ; clk         ; 1.000        ; -0.044     ; 1.732      ;
; -0.779 ; uart_rx:i_uart_rx|cycle_counter[5]  ; uart_rx:i_uart_rx|cycle_counter[11] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.730      ;
; -0.779 ; uart_rx:i_uart_rx|cycle_counter[5]  ; uart_rx:i_uart_rx|cycle_counter[9]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.730      ;
; -0.779 ; uart_rx:i_uart_rx|cycle_counter[5]  ; uart_rx:i_uart_rx|cycle_counter[0]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.730      ;
; -0.779 ; uart_rx:i_uart_rx|cycle_counter[5]  ; uart_rx:i_uart_rx|cycle_counter[1]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.730      ;
; -0.779 ; uart_rx:i_uart_rx|cycle_counter[5]  ; uart_rx:i_uart_rx|cycle_counter[2]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.730      ;
; -0.779 ; uart_rx:i_uart_rx|cycle_counter[5]  ; uart_rx:i_uart_rx|cycle_counter[3]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.730      ;
; -0.779 ; uart_rx:i_uart_rx|cycle_counter[5]  ; uart_rx:i_uart_rx|cycle_counter[4]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.730      ;
; -0.779 ; uart_rx:i_uart_rx|cycle_counter[5]  ; uart_rx:i_uart_rx|cycle_counter[5]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.730      ;
; -0.779 ; uart_rx:i_uart_rx|cycle_counter[5]  ; uart_rx:i_uart_rx|cycle_counter[6]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.730      ;
; -0.779 ; uart_rx:i_uart_rx|cycle_counter[5]  ; uart_rx:i_uart_rx|cycle_counter[7]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.730      ;
; -0.779 ; uart_rx:i_uart_rx|cycle_counter[5]  ; uart_rx:i_uart_rx|cycle_counter[8]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.730      ;
; -0.779 ; uart_rx:i_uart_rx|cycle_counter[5]  ; uart_rx:i_uart_rx|cycle_counter[12] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.730      ;
; -0.779 ; uart_rx:i_uart_rx|cycle_counter[5]  ; uart_rx:i_uart_rx|cycle_counter[10] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.730      ;
; -0.779 ; uart_rx:i_uart_rx|cycle_counter[5]  ; uart_rx:i_uart_rx|cycle_counter[13] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.730      ;
; -0.762 ; uart_rx:i_uart_rx|cycle_counter[11] ; fifo:i_fifo|ext_wr_ptr[4]           ; clk          ; clk         ; 1.000        ; -0.044     ; 1.705      ;
; -0.762 ; uart_rx:i_uart_rx|cycle_counter[11] ; fifo:i_fifo|ext_wr_ptr[3]           ; clk          ; clk         ; 1.000        ; -0.044     ; 1.705      ;
; -0.762 ; uart_rx:i_uart_rx|cycle_counter[11] ; fifo:i_fifo|ext_wr_ptr[2]           ; clk          ; clk         ; 1.000        ; -0.044     ; 1.705      ;
; -0.762 ; uart_rx:i_uart_rx|cycle_counter[11] ; fifo:i_fifo|ext_wr_ptr[1]           ; clk          ; clk         ; 1.000        ; -0.044     ; 1.705      ;
; -0.762 ; uart_rx:i_uart_rx|cycle_counter[2]  ; led_reg[0]                          ; clk          ; clk         ; 1.000        ; -0.036     ; 1.713      ;
; -0.762 ; uart_rx:i_uart_rx|cycle_counter[2]  ; led_reg[3]                          ; clk          ; clk         ; 1.000        ; -0.036     ; 1.713      ;
; -0.762 ; uart_rx:i_uart_rx|cycle_counter[2]  ; led_reg[2]                          ; clk          ; clk         ; 1.000        ; -0.036     ; 1.713      ;
; -0.762 ; uart_rx:i_uart_rx|cycle_counter[2]  ; led_reg[1]                          ; clk          ; clk         ; 1.000        ; -0.036     ; 1.713      ;
; -0.755 ; uart_rx:i_uart_rx|cycle_counter[0]  ; led_reg[0]                          ; clk          ; clk         ; 1.000        ; -0.036     ; 1.706      ;
; -0.755 ; uart_rx:i_uart_rx|cycle_counter[0]  ; led_reg[3]                          ; clk          ; clk         ; 1.000        ; -0.036     ; 1.706      ;
+--------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                            ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.178 ; uart_tx:i_uart_tx|data_to_send[7]     ; uart_tx:i_uart_tx|data_to_send[7]     ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.179 ; uart_rx:i_uart_rx|bit_sample          ; uart_rx:i_uart_rx|bit_sample          ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; uart_rx:i_uart_rx|fsm_state.FSM_IDLE  ; uart_rx:i_uart_rx|fsm_state.FSM_IDLE  ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; uart_rx:i_uart_rx|fsm_state.FSM_STOP  ; uart_rx:i_uart_rx|fsm_state.FSM_STOP  ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; uart_rx:i_uart_rx|fsm_state.FSM_RECV  ; uart_rx:i_uart_rx|fsm_state.FSM_RECV  ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; uart_rx:i_uart_rx|fsm_state.FSM_START ; uart_rx:i_uart_rx|fsm_state.FSM_START ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.187 ; uart_tx:i_uart_tx|data_to_send[1]     ; uart_tx:i_uart_tx|data_to_send[0]     ; clk          ; clk         ; 0.000        ; 0.044      ; 0.315      ;
; 0.187 ; uart_tx:i_uart_tx|fsm_state.FSM_START ; uart_tx:i_uart_tx|fsm_state.FSM_START ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_tx:i_uart_tx|fsm_state.FSM_SEND  ; uart_tx:i_uart_tx|fsm_state.FSM_SEND  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_tx:i_uart_tx|fsm_state.FSM_IDLE  ; uart_tx:i_uart_tx|fsm_state.FSM_IDLE  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; fifo:i_fifo|ext_rd_ptr[0]             ; fifo:i_fifo|ext_rd_ptr[0]             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; fifo:i_fifo|ext_wr_ptr[0]             ; fifo:i_fifo|ext_wr_ptr[0]             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx:i_uart_rx|bit_counter[1]      ; uart_rx:i_uart_rx|bit_counter[1]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx:i_uart_rx|bit_counter[3]      ; uart_rx:i_uart_rx|bit_counter[3]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx:i_uart_rx|bit_counter[2]      ; uart_rx:i_uart_rx|bit_counter[2]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_tx:i_uart_tx|fsm_state.FSM_STOP  ; uart_tx:i_uart_tx|fsm_state.FSM_STOP  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_tx:i_uart_tx|bit_counter[0]      ; uart_tx:i_uart_tx|bit_counter[0]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_tx:i_uart_tx|bit_counter[1]      ; uart_tx:i_uart_tx|bit_counter[1]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_tx:i_uart_tx|bit_counter[2]      ; uart_tx:i_uart_tx|bit_counter[2]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_tx:i_uart_tx|bit_counter[3]      ; uart_tx:i_uart_tx|bit_counter[3]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.204 ; uart_rx:i_uart_rx|cycle_counter[13]   ; uart_rx:i_uart_rx|cycle_counter[13]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.324      ;
; 0.209 ; uart_rx:i_uart_rx|bit_counter[0]      ; uart_rx:i_uart_rx|bit_counter[1]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.329      ;
; 0.273 ; uart_rx:i_uart_rx|rxd_reg             ; uart_rx:i_uart_rx|bit_sample          ; clk          ; clk         ; 0.000        ; 0.046      ; 0.403      ;
; 0.286 ; uart_tx:i_uart_tx|data_to_send[5]     ; uart_tx:i_uart_tx|data_to_send[4]     ; clk          ; clk         ; 0.000        ; 0.044      ; 0.414      ;
; 0.287 ; uart_tx:i_uart_tx|data_to_send[6]     ; uart_tx:i_uart_tx|data_to_send[5]     ; clk          ; clk         ; 0.000        ; 0.044      ; 0.415      ;
; 0.288 ; uart_rx:i_uart_rx|fsm_state.FSM_START ; uart_rx:i_uart_rx|fsm_state.FSM_RECV  ; clk          ; clk         ; 0.000        ; 0.044      ; 0.416      ;
; 0.289 ; uart_tx:i_uart_tx|data_to_send[3]     ; uart_tx:i_uart_tx|data_to_send[2]     ; clk          ; clk         ; 0.000        ; 0.044      ; 0.417      ;
; 0.297 ; uart_rx:i_uart_rx|recieved_data[2]    ; uart_rx:i_uart_rx|recieved_data[1]    ; clk          ; clk         ; 0.000        ; 0.045      ; 0.426      ;
; 0.297 ; uart_tx:i_uart_tx|cycle_counter[5]    ; uart_tx:i_uart_tx|cycle_counter[5]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.418      ;
; 0.298 ; uart_rx:i_uart_rx|recieved_data[1]    ; uart_rx:i_uart_rx|recieved_data[0]    ; clk          ; clk         ; 0.000        ; 0.045      ; 0.427      ;
; 0.298 ; uart_tx:i_uart_tx|cycle_counter[11]   ; uart_tx:i_uart_tx|cycle_counter[11]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; uart_tx:i_uart_tx|cycle_counter[7]    ; uart_tx:i_uart_tx|cycle_counter[7]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; uart_tx:i_uart_tx|cycle_counter[6]    ; uart_tx:i_uart_tx|cycle_counter[6]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.419      ;
; 0.299 ; uart_rx:i_uart_rx|recieved_data[5]    ; uart_rx:i_uart_rx|recieved_data[4]    ; clk          ; clk         ; 0.000        ; 0.044      ; 0.427      ;
; 0.299 ; uart_rx:i_uart_rx|cycle_counter[1]    ; uart_rx:i_uart_rx|cycle_counter[1]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; uart_tx:i_uart_tx|cycle_counter[4]    ; uart_tx:i_uart_tx|cycle_counter[4]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.420      ;
; 0.300 ; fifo:i_fifo|ext_wr_ptr[2]             ; fifo:i_fifo|ext_wr_ptr[2]             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.420      ;
; 0.300 ; uart_tx:i_uart_tx|cycle_counter[10]   ; uart_tx:i_uart_tx|cycle_counter[10]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.421      ;
; 0.300 ; uart_tx:i_uart_tx|cycle_counter[8]    ; uart_tx:i_uart_tx|cycle_counter[8]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.421      ;
; 0.301 ; uart_tx:i_uart_tx|data_to_send[7]     ; uart_tx:i_uart_tx|data_to_send[6]     ; clk          ; clk         ; 0.000        ; 0.030      ; 0.415      ;
; 0.304 ; uart_tx:i_uart_tx|cycle_counter[3]    ; uart_tx:i_uart_tx|cycle_counter[3]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; uart_tx:i_uart_tx|cycle_counter[13]   ; uart_tx:i_uart_tx|cycle_counter[13]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; uart_tx:i_uart_tx|cycle_counter[1]    ; uart_tx:i_uart_tx|cycle_counter[1]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.305 ; fifo:i_fifo|ext_wr_ptr[1]             ; fifo:i_fifo|ext_wr_ptr[1]             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; fifo:i_fifo|ext_rd_ptr[2]             ; fifo:i_fifo|ext_rd_ptr[2]             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; uart_rx:i_uart_rx|cycle_counter[5]    ; uart_rx:i_uart_rx|cycle_counter[5]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.306 ; uart_rx:i_uart_rx|cycle_counter[2]    ; uart_rx:i_uart_rx|cycle_counter[2]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; uart_rx:i_uart_rx|cycle_counter[4]    ; uart_rx:i_uart_rx|cycle_counter[4]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; uart_rx:i_uart_rx|cycle_counter[12]   ; uart_rx:i_uart_rx|cycle_counter[12]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; uart_rx:i_uart_rx|cycle_counter[10]   ; uart_rx:i_uart_rx|cycle_counter[10]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; uart_tx:i_uart_tx|cycle_counter[2]    ; uart_tx:i_uart_tx|cycle_counter[2]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.307 ; uart_rx:i_uart_rx|cycle_counter[11]   ; uart_rx:i_uart_rx|cycle_counter[11]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; uart_rx:i_uart_rx|cycle_counter[9]    ; uart_rx:i_uart_rx|cycle_counter[9]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; uart_rx:i_uart_rx|cycle_counter[6]    ; uart_rx:i_uart_rx|cycle_counter[6]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; uart_rx:i_uart_rx|cycle_counter[8]    ; uart_rx:i_uart_rx|cycle_counter[8]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; uart_tx:i_uart_tx|cycle_counter[12]   ; uart_tx:i_uart_tx|cycle_counter[12]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.428      ;
; 0.307 ; uart_rx:i_uart_rx|bit_counter[2]      ; uart_rx:i_uart_rx|bit_counter[3]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; fifo:i_fifo|ext_wr_ptr[0]             ; fifo:i_fifo|ext_wr_ptr[1]             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.309 ; fifo:i_fifo|ext_wr_ptr[4]             ; fifo:i_fifo|ext_wr_ptr[4]             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.429      ;
; 0.310 ; uart_tx:i_uart_tx|cycle_counter[0]    ; uart_tx:i_uart_tx|cycle_counter[0]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.431      ;
; 0.313 ; uart_rx:i_uart_rx|rxd_reg_0           ; uart_rx:i_uart_rx|rxd_reg             ; clk          ; clk         ; 0.000        ; 0.044      ; 0.441      ;
; 0.313 ; fifo:i_fifo|ext_rd_ptr[1]             ; fifo:i_fifo|ext_rd_ptr[1]             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.433      ;
; 0.317 ; fifo:i_fifo|ext_rd_ptr[4]             ; fifo:i_fifo|ext_rd_ptr[4]             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.437      ;
; 0.334 ; uart_rx:i_uart_rx|recieved_data[5]    ; uart_rx:i_uart_rx|uart_rx_data[5]     ; clk          ; clk         ; 0.000        ; 0.042      ; 0.460      ;
; 0.355 ; uart_tx:i_uart_tx|data_to_send[2]     ; uart_tx:i_uart_tx|data_to_send[1]     ; clk          ; clk         ; 0.000        ; 0.044      ; 0.483      ;
; 0.355 ; uart_tx:i_uart_tx|data_to_send[4]     ; uart_tx:i_uart_tx|data_to_send[3]     ; clk          ; clk         ; 0.000        ; 0.044      ; 0.483      ;
; 0.356 ; uart_rx:i_uart_rx|recieved_data[6]    ; uart_rx:i_uart_rx|recieved_data[5]    ; clk          ; clk         ; 0.000        ; 0.044      ; 0.484      ;
; 0.357 ; uart_rx:i_uart_rx|recieved_data[6]    ; uart_rx:i_uart_rx|uart_rx_data[6]     ; clk          ; clk         ; 0.000        ; 0.042      ; 0.483      ;
; 0.360 ; uart_tx:i_uart_tx|fsm_state.FSM_IDLE  ; uart_tx:i_uart_tx|fsm_state.FSM_START ; clk          ; clk         ; 0.000        ; 0.036      ; 0.480      ;
; 0.362 ; uart_rx:i_uart_rx|recieved_data[3]    ; uart_rx:i_uart_rx|uart_rx_data[3]     ; clk          ; clk         ; 0.000        ; 0.042      ; 0.488      ;
; 0.367 ; uart_tx:i_uart_tx|cycle_counter[9]    ; uart_tx:i_uart_tx|cycle_counter[9]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.488      ;
; 0.367 ; uart_tx:i_uart_tx|fsm_state.FSM_START ; uart_tx:i_uart_tx|fsm_state.FSM_SEND  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.487      ;
; 0.368 ; fifo:i_fifo|ext_wr_ptr[3]             ; fifo:i_fifo|ext_wr_ptr[3]             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.488      ;
; 0.371 ; uart_rx:i_uart_rx|cycle_counter[3]    ; uart_rx:i_uart_rx|cycle_counter[3]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.491      ;
; 0.373 ; uart_rx:i_uart_rx|cycle_counter[7]    ; uart_rx:i_uart_rx|cycle_counter[7]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.493      ;
; 0.376 ; fifo:i_fifo|ext_rd_ptr[3]             ; fifo:i_fifo|ext_rd_ptr[3]             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.496      ;
; 0.376 ; uart_tx:i_uart_tx|fsm_state.FSM_SEND  ; uart_tx:i_uart_tx|fsm_state.FSM_STOP  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.496      ;
; 0.378 ; uart_rx:i_uart_rx|recieved_data[4]    ; uart_rx:i_uart_rx|uart_rx_data[4]     ; clk          ; clk         ; 0.000        ; 0.042      ; 0.504      ;
; 0.380 ; uart_rx:i_uart_rx|fsm_state.FSM_IDLE  ; uart_rx:i_uart_rx|recieved_data[2]    ; clk          ; clk         ; 0.000        ; 0.059      ; 0.523      ;
; 0.381 ; uart_rx:i_uart_rx|fsm_state.FSM_IDLE  ; uart_rx:i_uart_rx|recieved_data[1]    ; clk          ; clk         ; 0.000        ; 0.059      ; 0.524      ;
; 0.381 ; uart_rx:i_uart_rx|fsm_state.FSM_IDLE  ; uart_rx:i_uart_rx|recieved_data[0]    ; clk          ; clk         ; 0.000        ; 0.059      ; 0.524      ;
; 0.383 ; uart_rx:i_uart_rx|fsm_state.FSM_IDLE  ; uart_rx:i_uart_rx|recieved_data[7]    ; clk          ; clk         ; 0.000        ; 0.059      ; 0.526      ;
; 0.388 ; uart_rx:i_uart_rx|cycle_counter[0]    ; uart_rx:i_uart_rx|cycle_counter[0]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.508      ;
; 0.389 ; uart_rx:i_uart_rx|rxd_reg             ; uart_rx:i_uart_rx|fsm_state.FSM_START ; clk          ; clk         ; 0.000        ; 0.046      ; 0.519      ;
; 0.397 ; uart_rx:i_uart_rx|bit_sample          ; uart_rx:i_uart_rx|recieved_data[7]    ; clk          ; clk         ; 0.000        ; 0.059      ; 0.540      ;
; 0.401 ; uart_rx:i_uart_rx|rxd_reg             ; uart_rx:i_uart_rx|fsm_state.FSM_IDLE  ; clk          ; clk         ; 0.000        ; 0.046      ; 0.531      ;
; 0.407 ; uart_tx:i_uart_tx|bit_counter[0]      ; uart_tx:i_uart_tx|fsm_state.FSM_STOP  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.527      ;
; 0.409 ; uart_tx:i_uart_tx|fsm_state.FSM_START ; uart_tx:i_uart_tx|txd_reg             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.528      ;
; 0.413 ; uart_tx:i_uart_tx|fsm_state.FSM_IDLE  ; uart_tx:i_uart_tx|cycle_counter[0]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.533      ;
; 0.420 ; uart_tx:i_uart_tx|bit_counter[0]      ; uart_tx:i_uart_tx|bit_counter[1]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.540      ;
; 0.440 ; uart_rx:i_uart_rx|uart_rx_data[1]     ; led_reg[1]                            ; clk          ; clk         ; 0.000        ; -0.140     ; 0.384      ;
; 0.441 ; uart_rx:i_uart_rx|uart_rx_data[0]     ; led_reg[0]                            ; clk          ; clk         ; 0.000        ; -0.140     ; 0.385      ;
; 0.441 ; uart_rx:i_uart_rx|uart_rx_data[2]     ; led_reg[2]                            ; clk          ; clk         ; 0.000        ; -0.140     ; 0.385      ;
; 0.446 ; uart_tx:i_uart_tx|cycle_counter[5]    ; uart_tx:i_uart_tx|cycle_counter[6]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.567      ;
; 0.447 ; uart_tx:i_uart_tx|cycle_counter[7]    ; uart_tx:i_uart_tx|cycle_counter[8]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.568      ;
; 0.447 ; uart_tx:i_uart_tx|cycle_counter[11]   ; uart_tx:i_uart_tx|cycle_counter[12]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.568      ;
; 0.448 ; uart_rx:i_uart_rx|cycle_counter[1]    ; uart_rx:i_uart_rx|cycle_counter[2]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.568      ;
; 0.448 ; uart_tx:i_uart_tx|bit_counter[1]      ; uart_tx:i_uart_tx|fsm_state.FSM_STOP  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.568      ;
; 0.449 ; fifo:i_fifo|ext_wr_ptr[2]             ; fifo:i_fifo|ext_wr_ptr[3]             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.569      ;
; 0.452 ; uart_rx:i_uart_rx|recieved_data[2]    ; uart_rx:i_uart_rx|uart_rx_data[2]     ; clk          ; clk         ; 0.000        ; 0.023      ; 0.559      ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -3.611   ; 0.178 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -3.611   ; 0.178 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -230.282 ; 0.0   ; 0.0      ; 0.0     ; -130.882            ;
;  clk             ; -230.282 ; 0.000 ; N/A      ; N/A     ; -130.882            ;
+------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; uart_txd      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_valid      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; tx_busy       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; sw_1                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sw_0                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; uart_rxd                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; uart_txd      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; led[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; led[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; led[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; led[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; rx_valid      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; tx_busy       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; uart_txd      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; led[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; led[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; led[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; led[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; rx_valid      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; tx_busy       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; uart_txd      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; led[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; led[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; led[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; rx_valid      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; tx_busy       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 2107     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 2107     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 87    ; 87   ;
; Unconstrained Output Ports      ; 7     ; 7    ;
; Unconstrained Output Port Paths ; 21    ; 21   ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clk    ; clk   ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; sw_0       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; uart_rxd   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; led[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_valid    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; tx_busy     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; uart_txd    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; sw_0       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; uart_rxd   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; led[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_valid    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; tx_busy     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; uart_txd    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 23.1std.1 Build 993 05/14/2024 SC Lite Edition
    Info: Processing started: Thu Apr 24 18:20:51 2025
Info: Command: quartus_sta vscode_fpga_project -c vscode_fpga_project
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 8 of the 8 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'vscode_fpga_project.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.611
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.611            -230.282 clk 
Info (332146): Worst-case hold slack is 0.433
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.433               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -130.882 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.309
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.309            -210.496 clk 
Info (332146): Worst-case hold slack is 0.382
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.382               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -130.882 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -0.967
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.967             -48.977 clk 
Info (332146): Worst-case hold slack is 0.178
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.178               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -95.158 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4825 megabytes
    Info: Processing ended: Thu Apr 24 18:20:52 2025
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


