$comment
	File created using the following command:
		vcd file processador_programavel.msim.vcd -direction
$end
$date
	Sun Nov 24 20:58:48 2019
$end
$version
	ModelSim Version 10.1d
$end
$timescale
	1ps
$end
$scope module bloco_de_controle_vlg_vec_tst $end
$var reg 1 ! clock $end
$var reg 1 " saida_comparador $end
$var reg 16 # saida_registrador_de_instrucao [15:0] $end
$var wire 1 $ constante [7] $end
$var wire 1 % constante [6] $end
$var wire 1 & constante [5] $end
$var wire 1 ' constante [4] $end
$var wire 1 ( constante [3] $end
$var wire 1 ) constante [2] $end
$var wire 1 * constante [1] $end
$var wire 1 + constante [0] $end
$var wire 1 , endereco_1_para_leitura_banco [3] $end
$var wire 1 - endereco_1_para_leitura_banco [2] $end
$var wire 1 . endereco_1_para_leitura_banco [1] $end
$var wire 1 / endereco_1_para_leitura_banco [0] $end
$var wire 1 0 endereco_2_para_leitura_banco [3] $end
$var wire 1 1 endereco_2_para_leitura_banco [2] $end
$var wire 1 2 endereco_2_para_leitura_banco [1] $end
$var wire 1 3 endereco_2_para_leitura_banco [0] $end
$var wire 1 4 endereco_memoria_de_dados [7] $end
$var wire 1 5 endereco_memoria_de_dados [6] $end
$var wire 1 6 endereco_memoria_de_dados [5] $end
$var wire 1 7 endereco_memoria_de_dados [4] $end
$var wire 1 8 endereco_memoria_de_dados [3] $end
$var wire 1 9 endereco_memoria_de_dados [2] $end
$var wire 1 : endereco_memoria_de_dados [1] $end
$var wire 1 ; endereco_memoria_de_dados [0] $end
$var wire 1 < endereco_para_escrita_no_banco [3] $end
$var wire 1 = endereco_para_escrita_no_banco [2] $end
$var wire 1 > endereco_para_escrita_no_banco [1] $end
$var wire 1 ? endereco_para_escrita_no_banco [0] $end
$var wire 1 @ escrever_contador_de_programa $end
$var wire 1 A escrever_memoria_de_dados $end
$var wire 1 B escrever_no_banco $end
$var wire 1 C estado_atual [1] $end
$var wire 1 D estado_atual [0] $end
$var wire 1 E habilitar_leitura_no_banco [1] $end
$var wire 1 F habilitar_leitura_no_banco [0] $end
$var wire 1 G incrementar_contador_de_programa $end
$var wire 1 H ler_memoria_de_dados $end
$var wire 1 I ler_memoria_de_instrucoes $end
$var wire 1 J ler_registrador_de_instrucao $end
$var wire 1 K limpar_contador_de_programa $end
$var wire 1 L seletor_ALU [1] $end
$var wire 1 M seletor_ALU [0] $end
$var wire 1 N seletor_mux [1] $end
$var wire 1 O seletor_mux [0] $end
$var wire 1 P sampler $end
$scope module i1 $end
$var wire 1 Q gnd $end
$var wire 1 R vcc $end
$var wire 1 S unknown $end
$var tri1 1 T devclrn $end
$var tri1 1 U devpor $end
$var tri1 1 V devoe $end
$var wire 1 W clock~combout $end
$var wire 1 X clock~clkctrl_outclk $end
$var wire 1 Y saida_comparador~combout $end
$var wire 1 Z maquina_de_estados|estado_atual~0_combout $end
$var wire 1 [ maquina_de_estados|Equal2~1_combout $end
$var wire 1 \ maquina_de_estados|estado_atual[0]~1_combout $end
$var wire 1 ] maquina_de_estados|Equal2~0_combout $end
$var wire 1 ^ Equal2~0_combout $end
$var wire 1 _ decodificador|decodificador_memoria_de_dados|Equal1~0_combout $end
$var wire 1 ` decodificador|decodificador_memoria_de_dados|Equal0~0_combout $end
$var wire 1 a decodificador|decodificador_mux|seletor_mux[0]~0_combout $end
$var wire 1 b decodificador|decodificador_mux|seletor_mux[1]~1_combout $end
$var wire 1 c decodificador|decodificador_mux|seletor_mux~2_combout $end
$var wire 1 d decodificador|decodificador_banco|endereco_para_escrita_no_banco[0]~0_combout $end
$var wire 1 e decodificador|decodificador_banco|endereco_para_escrita_no_banco[1]~1_combout $end
$var wire 1 f decodificador|decodificador_banco|endereco_para_escrita_no_banco[2]~2_combout $end
$var wire 1 g decodificador|decodificador_banco|endereco_para_escrita_no_banco[3]~3_combout $end
$var wire 1 h decodificador|decodificador_banco|escrever_no_banco~combout $end
$var wire 1 i decodificador|decodificador_banco|habilitar_leitura_no_banco[0]~0_combout $end
$var wire 1 j decodificador|decodificador_mux|Equal2~0_combout $end
$var wire 1 k decodificador|decodificador_mux|Equal3~0_combout $end
$var wire 1 l maquina_de_estados|estado_atual [1] $end
$var wire 1 m maquina_de_estados|estado_atual [0] $end
$var wire 1 n saida_registrador_de_instrucao~combout [15] $end
$var wire 1 o saida_registrador_de_instrucao~combout [14] $end
$var wire 1 p saida_registrador_de_instrucao~combout [13] $end
$var wire 1 q saida_registrador_de_instrucao~combout [12] $end
$var wire 1 r saida_registrador_de_instrucao~combout [11] $end
$var wire 1 s saida_registrador_de_instrucao~combout [10] $end
$var wire 1 t saida_registrador_de_instrucao~combout [9] $end
$var wire 1 u saida_registrador_de_instrucao~combout [8] $end
$var wire 1 v saida_registrador_de_instrucao~combout [7] $end
$var wire 1 w saida_registrador_de_instrucao~combout [6] $end
$var wire 1 x saida_registrador_de_instrucao~combout [5] $end
$var wire 1 y saida_registrador_de_instrucao~combout [4] $end
$var wire 1 z saida_registrador_de_instrucao~combout [3] $end
$var wire 1 { saida_registrador_de_instrucao~combout [2] $end
$var wire 1 | saida_registrador_de_instrucao~combout [1] $end
$var wire 1 } saida_registrador_de_instrucao~combout [0] $end
$upscope $end
$upscope $end
$enddefinitions $end
#0
$dumpvars
0!
0"
b101011110100 #
0+
0*
1)
0(
1'
1&
1%
1$
0/
1.
0-
1,
13
12
11
10
0;
0:
19
08
17
16
15
14
0?
1>
0=
1<
0@
0A
1B
0D
0C
0F
0E
0G
1H
0I
0J
1K
0M
0L
1O
0N
xP
0Q
1R
xS
1T
1U
1V
0W
0X
0Y
0Z
0[
1\
0]
0^
0_
0`
1a
0b
0c
0d
1e
0f
1g
1h
0i
0j
0k
0m
0l
0}
0|
1{
0z
1y
1x
1w
1v
0u
1t
0s
1r
0q
0p
0o
0n
$end
#20000
1!
1W
1X
0P
1m
1^
1[
1Z
1D
0\
1J
1I
1G
0K
#40000
0!
0W
0X
1P
#60000
1!
1W
1X
0P
0m
1l
0[
0Z
0D
1C
1\
0J
0I
0G
#80000
0!
0W
0X
1P
#90000
1"
1Y
0P
1Z
#100000
1!
1W
1X
1P
1m
1]
0Z
1D
1@
#120000
0!
0W
0X
0P
#140000
0"
1!
0Y
1W
1X
1P
0l
0]
1[
1Z
0C
0\
0@
1J
1I
1G
#160000
0!
0W
0X
0P
#180000
1!
1W
1X
1P
0m
1l
0[
0Z
0D
1C
1\
0J
0I
0G
#200000
0!
0W
0X
0P
#220000
1!
1W
1X
1P
1m
0l
1[
1Z
1D
0C
0\
1J
1I
1G
#240000
0!
0W
0X
0P
#260000
1!
1W
1X
1P
0m
1l
0[
0Z
0D
1C
1\
0J
0I
0G
#280000
0!
0W
0X
0P
#300000
1!
1W
1X
1P
1m
0l
1[
1Z
1D
0C
0\
1J
1I
1G
#320000
0!
0W
0X
0P
#340000
1!
1W
1X
1P
0m
1l
0[
0Z
0D
1C
1\
0J
0I
0G
#360000
0!
0W
0X
0P
#380000
1!
1W
1X
1P
1m
0l
1[
1Z
1D
0C
0\
1J
1I
1G
#400000
0!
0W
0X
0P
#420000
1!
1W
1X
1P
0m
1l
0[
0Z
0D
1C
1\
0J
0I
0G
#440000
0!
0W
0X
0P
#460000
1!
1W
1X
1P
1m
0l
1[
1Z
1D
0C
0\
1J
1I
1G
#480000
0!
0W
0X
0P
#500000
1!
1W
1X
1P
0m
1l
0[
0Z
0D
1C
1\
0J
0I
0G
#520000
0!
0W
0X
0P
#540000
1!
1W
1X
1P
1m
0l
1[
1Z
1D
0C
0\
1J
1I
1G
#560000
0!
0W
0X
0P
#580000
1!
1W
1X
1P
0m
1l
0[
0Z
0D
1C
1\
0J
0I
0G
#600000
0!
0W
0X
0P
#620000
1!
1W
1X
1P
1m
0l
1[
1Z
1D
0C
0\
1J
1I
1G
#640000
0!
0W
0X
0P
#660000
1!
1W
1X
1P
0m
1l
0[
0Z
0D
1C
1\
0J
0I
0G
#680000
0!
0W
0X
0P
#700000
1!
1W
1X
1P
1m
0l
1[
1Z
1D
0C
0\
1J
1I
1G
#720000
0!
0W
0X
0P
#740000
1!
1W
1X
1P
0m
1l
0[
0Z
0D
1C
1\
0J
0I
0G
#760000
0!
0W
0X
0P
#780000
1!
1W
1X
1P
1m
0l
1[
1Z
1D
0C
0\
1J
1I
1G
#800000
0!
0W
0X
0P
#820000
1!
1W
1X
1P
0m
1l
0[
0Z
0D
1C
1\
0J
0I
0G
#840000
0!
0W
0X
0P
#860000
1!
1W
1X
1P
1m
0l
1[
1Z
1D
0C
0\
1J
1I
1G
#880000
0!
0W
0X
0P
#900000
1!
1W
1X
1P
0m
1l
0[
0Z
0D
1C
1\
0J
0I
0G
#920000
0!
0W
0X
0P
#940000
1!
1W
1X
1P
1m
0l
1[
1Z
1D
0C
0\
1J
1I
1G
#960000
0!
0W
0X
0P
#980000
1!
1W
1X
1P
0m
1l
0[
0Z
0D
1C
1\
0J
0I
0G
#1000000
