============================================================
  Generated by:           Encounter(R) RTL Compiler RC14.28 - v14.20-s067_1
  Generated on:           Mar 26 2019  08:53:47 pm
  Module:                 dsc_mul
  Technology library:     gscl45nm 
  Operating conditions:   typical (balanced_tree)
  Wireload mode:          enclosed
  Area mode:              timing library
============================================================

    Instance     Cells  Cell Area  Net Area  Total Area  Wireload     
----------------------------------------------------------------------
dsc_mul            153        550         0         550    <none> (D) 
  prg_b             57        187         0         187    <none> (D) 
    prg_ab          56        185         0         185    <none> (D) 
      ctr4          24        106         0         106    <none> (D) 
      comp4_b       16         39         0          39    <none> (D) 
        comp3        2          6         0           6    <none> (D) 
        comp2        2          6         0           6    <none> (D) 
        comp1        2          6         0           6    <none> (D) 
        comp0        2          4         0           4    <none> (D) 
      comp4_a       16         39         0          39    <none> (D) 
        comp3        2          6         0           6    <none> (D) 
        comp2        2          6         0           6    <none> (D) 
        comp1        2          6         0           6    <none> (D) 
        comp0        2          4         0           4    <none> (D) 
    min_gate         1          2         0           2    <none> (D) 
  prg_a             55        183         0         183    <none> (D) 
    prg_ab          54        181         0         181    <none> (D) 
      ctr4          22        102         0         102    <none> (D) 
      comp4_b       16         39         0          39    <none> (D) 
        comp3        2          6         0           6    <none> (D) 
        comp2        2          6         0           6    <none> (D) 
        comp1        2          6         0           6    <none> (D) 
        comp0        2          4         0           4    <none> (D) 
      comp4_a       16         39         0          39    <none> (D) 
        comp3        2          6         0           6    <none> (D) 
        comp2        2          6         0           6    <none> (D) 
        comp1        2          6         0           6    <none> (D) 
        comp0        2          4         0           4    <none> (D) 
    max_gate         1          2         0           2    <none> (D) 
  stoch2bin_out     38        174         0         174    <none> (D) 
  mul                1          2         0           2    <none> (D) 

 (D) = wireload is default in technology library
