/////////////////////////////////////////////////////////////
// Created by: Synopsys DC Ultra(TM) in wire load mode
// Version   : Q-2019.12-SP4
// Date      : Sun May 11 23:13:45 2025
/////////////////////////////////////////////////////////////


module STATE_LOGIC_v8_2 ( O, I0, I1, I2, I3, I4, I5 );
  input I0, I1, I2, I3, I4, I5;
  output O;

  assign O = 1'b0;

endmodule

