Fitter report for TopLevel
Thu Feb 18 17:09:23 2016
Quartus II 32-bit Version 12.0 Build 178 05/31/2012 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Pin-Out File
  6. Fitter Resource Usage Summary
  7. Input Pins
  8. Output Pins
  9. I/O Bank Usage
 10. All Package Pins
 11. Output Pin Default Load For Reported TCO
 12. Fitter Resource Utilization by Entity
 13. Delay Chain Summary
 14. Control Signals
 15. Global & Other Fast Signals
 16. Non-Global High Fan-Out Signals
 17. Interconnect Usage Summary
 18. LAB Logic Elements
 19. LAB-wide Signals
 20. LAB Signals Sourced
 21. LAB Signals Sourced Out
 22. LAB Distinct Inputs
 23. Fitter Device Options
 24. Estimated Delay Added for Hold Timing Summary
 25. Estimated Delay Added for Hold Timing Details
 26. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------+
; Fitter Summary                                                       ;
+---------------------------+------------------------------------------+
; Fitter Status             ; Successful - Thu Feb 18 17:09:23 2016    ;
; Quartus II 32-bit Version ; 12.0 Build 178 05/31/2012 SJ Web Edition ;
; Revision Name             ; TopLevel                                 ;
; Top-level Entity Name     ; TopLevel                                 ;
; Family                    ; MAX V                                    ;
; Device                    ; 5M1270ZT144C5                            ;
; Timing Models             ; Final                                    ;
; Total logic elements      ; 174 / 1,270 ( 14 % )                     ;
; Total pins                ; 5 / 114 ( 4 % )                          ;
; Total virtual pins        ; 0                                        ;
; UFM blocks                ; 0 / 1 ( 0 % )                            ;
+---------------------------+------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; 5M1270ZT144C5                  ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                    ;                                ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; Off                            ; Off                            ;
; Guarantee I/O Paths Have Zero Hold Time at Fast Corner                     ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; Slow Slew Rate                                                             ; Off                            ; Off                            ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                           ; Auto                           ;
; Auto Register Duplication                                                  ; Auto                           ; Auto                           ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /home/shyam/Desktop/f18/TopLevel.pin.


+----------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                ;
+---------------------------------------------+------------------------------------------------+
; Resource                                    ; Usage                                          ;
+---------------------------------------------+------------------------------------------------+
; Total logic elements                        ; 174 / 1,270 ( 14 % )                           ;
;     -- Combinational with no register       ; 125                                            ;
;     -- Register only                        ; 0                                              ;
;     -- Combinational with a register        ; 49                                             ;
;                                             ;                                                ;
; Logic element usage by number of LUT inputs ;                                                ;
;     -- 4 input functions                    ; 84                                             ;
;     -- 3 input functions                    ; 46                                             ;
;     -- 2 input functions                    ; 43                                             ;
;     -- 1 input functions                    ; 1                                              ;
;     -- 0 input functions                    ; 0                                              ;
;                                             ;                                                ;
; Logic elements by mode                      ;                                                ;
;     -- normal mode                          ; 167                                            ;
;     -- arithmetic mode                      ; 7                                              ;
;     -- qfbk mode                            ; 0                                              ;
;     -- register cascade mode                ; 0                                              ;
;     -- synchronous clear/load mode          ; 8                                              ;
;     -- asynchronous clear/load mode         ; 5                                              ;
;                                             ;                                                ;
; Total registers                             ; 49 / 1,270 ( 4 % )                             ;
; Total LABs                                  ; 20 / 127 ( 16 % )                              ;
; Logic elements in carry chains              ; 8                                              ;
; User inserted logic elements                ; 0                                              ;
; Virtual pins                                ; 0                                              ;
; I/O pins                                    ; 5 / 114 ( 4 % )                                ;
;     -- Clock pins                           ; 0 / 4 ( 0 % )                                  ;
;                                             ;                                                ;
; Global signals                              ; 2                                              ;
; UFM blocks                                  ; 0 / 1 ( 0 % )                                  ;
; Global clocks                               ; 2 / 4 ( 50 % )                                 ;
; JTAGs                                       ; 0 / 1 ( 0 % )                                  ;
; Average interconnect usage (total/H/V)      ; 6% / 7% / 6%                                   ;
; Peak interconnect usage (total/H/V)         ; 15% / 17% / 13%                                ;
; Maximum fan-out node                        ; TRST                                           ;
; Maximum fan-out                             ; 126                                            ;
; Highest non-global fan-out signal           ; Scan_Chain:scan_instance|Scan_Reg:Out_Reg|L1~0 ;
; Highest non-global fan-out                  ; 26                                             ;
; Total fan-out                               ; 662                                            ;
; Average fan-out                             ; 3.70                                           ;
+---------------------------------------------+------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                  ;
+------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+----------------------+
; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Location assigned by ;
+------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+----------------------+
; TCLK ; 23    ; 1        ; 0            ; 6            ; 2           ; 49                    ; 0                  ; yes    ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; TDI  ; 5     ; 1        ; 0            ; 9            ; 2           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; TMS  ; 7     ; 1        ; 0            ; 8            ; 0           ; 7                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; TRST ; 21    ; 1        ; 0            ; 6            ; 0           ; 118                   ; 0                  ; yes    ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
+------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                            ;
+------+-------+----------+--------------+--------------+-------------+-----------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+------------------------+----------------------+-------+----------------------+---------------------+
; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Fast Output Connection ; Location assigned by ; Load  ; Output Enable Source ; Output Enable Group ;
+------+-------+----------+--------------+--------------+-------------+-----------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+------------------------+----------------------+-------+----------------------+---------------------+
; TDO  ; 3     ; 1        ; 0            ; 10           ; 5           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
+------+-------+----------+--------------+--------------+-------------+-----------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+------------------------+----------------------+-------+----------------------+---------------------+


+-----------------------------------------------------------+
; I/O Bank Usage                                            ;
+----------+-----------------+---------------+--------------+
; I/O Bank ; Usage           ; VCCIO Voltage ; VREF Voltage ;
+----------+-----------------+---------------+--------------+
; 1        ; 5 / 25 ( 20 % ) ; 3.3V          ; --           ;
; 2        ; 0 / 30 ( 0 % )  ; 3.3V          ; --           ;
; 3        ; 0 / 29 ( 0 % )  ; 3.3V          ; --           ;
; 4        ; 0 / 30 ( 0 % )  ; 3.3V          ; --           ;
+----------+-----------------+---------------+--------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                             ;
+----------+------------+----------+----------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+----------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 2          ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 2        ; 3          ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 3        ; 5          ; 1        ; TDO            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 4        ; 7          ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 5        ; 9          ; 1        ; TDI            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 6        ; 10         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 7        ; 14         ; 1        ; TMS            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 8        ; 15         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 9        ;            ; 1        ; VCCIO1         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 10       ;            ;          ; GNDIO          ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 11       ;            ;          ; GNDIO          ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 12       ; 21         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 13       ; 22         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 14       ; 23         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 15       ; 24         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 16       ; 25         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 17       ;            ;          ; GNDINT         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 18       ; 26         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 19       ;            ;          ; VCCINT         ; power  ;              ; 1.8V    ; --         ;                 ; --       ; --           ;
; 20       ; 27         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 21       ; 28         ; 1        ; TRST           ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 22       ; 29         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 23       ; 30         ; 1        ; TCLK           ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 24       ; 31         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 25       ;            ; 1        ; VCCIO1         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 26       ;            ;          ; GNDIO          ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 27       ; 33         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 28       ; 36         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 29       ; 37         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 30       ; 41         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 31       ; 44         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 32       ; 47         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 33       ; 50         ; 1        ; #TMS           ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 34       ; 51         ; 1        ; #TDI           ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 35       ; 52         ; 1        ; #TCK           ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 36       ; 53         ; 1        ; #TDO           ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ; 56         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 38       ; 57         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 39       ; 60         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 40       ; 62         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 41       ; 63         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 42       ; 67         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 43       ; 68         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 44       ; 69         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 45       ; 74         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 46       ;            ; 4        ; VCCIO4         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 47       ;            ;          ; GNDIO          ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 48       ; 75         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 49       ; 76         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 50       ; 77         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 51       ; 78         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 52       ; 79         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 53       ; 80         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 54       ;            ;          ; GNDINT         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 55       ; 81         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 56       ;            ;          ; VCCINT         ; power  ;              ; 1.8V    ; --         ;                 ; --       ; --           ;
; 57       ; 82         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 58       ; 83         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 59       ; 84         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 60       ; 85         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 61       ; 86         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 62       ; 87         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 63       ; 88         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 64       ;            ; 4        ; VCCIO4         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 65       ;            ;          ; GNDIO          ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 66       ; 91         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 67       ; 92         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 68       ; 95         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 69       ; 98         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 70       ; 101        ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 71       ; 104        ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 72       ; 107        ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 73       ; 111        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 74       ; 112        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 75       ; 113        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 76       ; 115        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 77       ; 118        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 78       ;            ;          ; GNDIO          ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 79       ; 123        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 80       ; 124        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 81       ; 127        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 82       ;            ; 3        ; VCCIO3         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 83       ;            ;          ; GNDIO          ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 84       ; 129        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 85       ; 130        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 86       ; 131        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 87       ; 132        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 88       ; 133        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 89       ; 134        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 90       ;            ;          ; VCCINT         ; power  ;              ; 1.8V    ; --         ;                 ; --       ; --           ;
; 91       ; 135        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 92       ;            ;          ; GNDINT         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 93       ; 136        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 94       ; 137        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 95       ; 138        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 96       ; 139        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 97       ; 140        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 98       ; 141        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 99       ;            ;          ; GNDIO          ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 100      ;            ; 3        ; VCCIO3         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 101      ; 142        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 102      ; 146        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 103      ; 147        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 104      ; 151        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 105      ; 152        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 106      ; 154        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 107      ; 156        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 108      ; 158        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 109      ; 164        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 110      ; 165        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 111      ; 166        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 112      ; 171        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 113      ; 174        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 114      ; 177        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 115      ;            ;          ; GNDIO          ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 116      ;            ; 2        ; VCCIO2         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 117      ; 180        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 118      ; 181        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 119      ; 182        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 120      ; 183        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 121      ; 184        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 122      ; 185        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 123      ; 186        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 124      ; 187        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 125      ; 188        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 126      ;            ;          ; VCCINT         ; power  ;              ; 1.8V    ; --         ;                 ; --       ; --           ;
; 127      ; 189        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 128      ;            ;          ; GNDINT         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 129      ; 190        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 130      ; 191        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 131      ; 192        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 132      ; 193        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 133      ; 194        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 134      ; 195        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 135      ;            ;          ; GNDIO          ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 136      ;            ; 2        ; VCCIO2         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 137      ; 199        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 138      ; 200        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 139      ; 201        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 140      ; 204        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 141      ; 205        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 142      ; 208        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 143      ; 212        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 144      ; 215        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
+----------+------------+----------+----------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                    ;
+----------------------------+-------+------------------------+
; I/O Standard               ; Load  ; Termination Resistance ;
+----------------------------+-------+------------------------+
; 3.3-V LVTTL                ; 10 pF ; Not Available          ;
; 3.3-V LVCMOS               ; 10 pF ; Not Available          ;
; 2.5 V                      ; 10 pF ; Not Available          ;
; 1.8 V                      ; 10 pF ; Not Available          ;
; 1.5 V                      ; 10 pF ; Not Available          ;
; 3.3V Schmitt Trigger Input ; 10 pF ; Not Available          ;
; 2.5V Schmitt Trigger Input ; 10 pF ; Not Available          ;
; 1.2 V                      ; 10 pF ; Not Available          ;
; LVDS_E_3R                  ; 10 pF ; Not Available          ;
; RSDS_E_3R                  ; 10 pF ; Not Available          ;
; 3.3-V PCI                  ; 10 pF ; 25 Ohm (Parallel)      ;
+----------------------------+-------+------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                     ;
+---------------------------------+-------------+--------------+------------+------+--------------+--------------+-------------------+------------------+-----------------+------------+---------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node      ; Logic Cells ; LC Registers ; UFM Blocks ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Packed LCs ; Full Hierarchy Name                                                                                                 ; Library Name ;
+---------------------------------+-------------+--------------+------------+------+--------------+--------------+-------------------+------------------+-----------------+------------+---------------------------------------------------------------------------------------------------------------------+--------------+
; |TopLevel                       ; 174 (0)     ; 49           ; 0          ; 5    ; 0            ; 125 (0)      ; 0 (0)             ; 49 (0)           ; 8 (0)           ; 0 (0)      ; |TopLevel                                                                                                           ; work         ;
;    |ALU:dut_instance|           ; 70 (0)      ; 0            ; 0          ; 0    ; 0            ; 70 (0)       ; 0 (0)             ; 0 (0)            ; 8 (0)           ; 0 (0)      ; |TopLevel|ALU:dut_instance                                                                                          ; work         ;
;       |EightBitAdder:ea|        ; 8 (0)       ; 0            ; 0          ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; 8 (0)           ; 0 (0)      ; |TopLevel|ALU:dut_instance|EightBitAdder:ea                                                                         ; work         ;
;          |FullAdder:f1|         ; 8 (0)       ; 0            ; 0          ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; 8 (0)           ; 0 (0)      ; |TopLevel|ALU:dut_instance|EightBitAdder:ea|FullAdder:f1                                                            ; work         ;
;             |XORTwo:x2|         ; 8 (0)       ; 0            ; 0          ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; 8 (0)           ; 0 (0)      ; |TopLevel|ALU:dut_instance|EightBitAdder:ea|FullAdder:f1|XORTwo:x2                                                  ; work         ;
;                |ORTwo:o1|       ; 8 (8)       ; 0            ; 0          ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; 8 (8)           ; 0 (0)      ; |TopLevel|ALU:dut_instance|EightBitAdder:ea|FullAdder:f1|XORTwo:x2|ORTwo:o1                                         ; work         ;
;       |EightBitSubtractor:es|   ; 21 (0)      ; 0            ; 0          ; 0    ; 0            ; 21 (0)       ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |TopLevel|ALU:dut_instance|EightBitSubtractor:es                                                                    ; work         ;
;          |EightBitAdder:e1|     ; 14 (0)      ; 0            ; 0          ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |TopLevel|ALU:dut_instance|EightBitSubtractor:es|EightBitAdder:e1                                                   ; work         ;
;             |FullAdder:f0|      ; 1 (0)       ; 0            ; 0          ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |TopLevel|ALU:dut_instance|EightBitSubtractor:es|EightBitAdder:e1|FullAdder:f0                                      ; work         ;
;                |ANDTwo:a1|      ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |TopLevel|ALU:dut_instance|EightBitSubtractor:es|EightBitAdder:e1|FullAdder:f0|ANDTwo:a1                            ; work         ;
;             |FullAdder:f1|      ; 2 (0)       ; 0            ; 0          ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |TopLevel|ALU:dut_instance|EightBitSubtractor:es|EightBitAdder:e1|FullAdder:f1                                      ; work         ;
;                |ORTwo:o1|       ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |TopLevel|ALU:dut_instance|EightBitSubtractor:es|EightBitAdder:e1|FullAdder:f1|ORTwo:o1                             ; work         ;
;                |XORTwo:x2|      ; 1 (0)       ; 0            ; 0          ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |TopLevel|ALU:dut_instance|EightBitSubtractor:es|EightBitAdder:e1|FullAdder:f1|XORTwo:x2                            ; work         ;
;                   |ORTwo:o1|    ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |TopLevel|ALU:dut_instance|EightBitSubtractor:es|EightBitAdder:e1|FullAdder:f1|XORTwo:x2|ORTwo:o1                   ; work         ;
;             |FullAdder:f2|      ; 2 (0)       ; 0            ; 0          ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |TopLevel|ALU:dut_instance|EightBitSubtractor:es|EightBitAdder:e1|FullAdder:f2                                      ; work         ;
;                |ORTwo:o1|       ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |TopLevel|ALU:dut_instance|EightBitSubtractor:es|EightBitAdder:e1|FullAdder:f2|ORTwo:o1                             ; work         ;
;                |XORTwo:x2|      ; 1 (0)       ; 0            ; 0          ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |TopLevel|ALU:dut_instance|EightBitSubtractor:es|EightBitAdder:e1|FullAdder:f2|XORTwo:x2                            ; work         ;
;                   |ORTwo:o1|    ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |TopLevel|ALU:dut_instance|EightBitSubtractor:es|EightBitAdder:e1|FullAdder:f2|XORTwo:x2|ORTwo:o1                   ; work         ;
;             |FullAdder:f3|      ; 2 (0)       ; 0            ; 0          ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |TopLevel|ALU:dut_instance|EightBitSubtractor:es|EightBitAdder:e1|FullAdder:f3                                      ; work         ;
;                |ORTwo:o1|       ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |TopLevel|ALU:dut_instance|EightBitSubtractor:es|EightBitAdder:e1|FullAdder:f3|ORTwo:o1                             ; work         ;
;                |XORTwo:x2|      ; 1 (0)       ; 0            ; 0          ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |TopLevel|ALU:dut_instance|EightBitSubtractor:es|EightBitAdder:e1|FullAdder:f3|XORTwo:x2                            ; work         ;
;                   |ORTwo:o1|    ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |TopLevel|ALU:dut_instance|EightBitSubtractor:es|EightBitAdder:e1|FullAdder:f3|XORTwo:x2|ORTwo:o1                   ; work         ;
;             |FullAdder:f4|      ; 2 (0)       ; 0            ; 0          ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |TopLevel|ALU:dut_instance|EightBitSubtractor:es|EightBitAdder:e1|FullAdder:f4                                      ; work         ;
;                |ORTwo:o1|       ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |TopLevel|ALU:dut_instance|EightBitSubtractor:es|EightBitAdder:e1|FullAdder:f4|ORTwo:o1                             ; work         ;
;                |XORTwo:x2|      ; 1 (0)       ; 0            ; 0          ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |TopLevel|ALU:dut_instance|EightBitSubtractor:es|EightBitAdder:e1|FullAdder:f4|XORTwo:x2                            ; work         ;
;                   |ORTwo:o1|    ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |TopLevel|ALU:dut_instance|EightBitSubtractor:es|EightBitAdder:e1|FullAdder:f4|XORTwo:x2|ORTwo:o1                   ; work         ;
;             |FullAdder:f5|      ; 2 (0)       ; 0            ; 0          ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |TopLevel|ALU:dut_instance|EightBitSubtractor:es|EightBitAdder:e1|FullAdder:f5                                      ; work         ;
;                |ORTwo:o1|       ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |TopLevel|ALU:dut_instance|EightBitSubtractor:es|EightBitAdder:e1|FullAdder:f5|ORTwo:o1                             ; work         ;
;                |XORTwo:x2|      ; 1 (0)       ; 0            ; 0          ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |TopLevel|ALU:dut_instance|EightBitSubtractor:es|EightBitAdder:e1|FullAdder:f5|XORTwo:x2                            ; work         ;
;                   |ORTwo:o1|    ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |TopLevel|ALU:dut_instance|EightBitSubtractor:es|EightBitAdder:e1|FullAdder:f5|XORTwo:x2|ORTwo:o1                   ; work         ;
;             |FullAdder:f6|      ; 1 (0)       ; 0            ; 0          ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |TopLevel|ALU:dut_instance|EightBitSubtractor:es|EightBitAdder:e1|FullAdder:f6                                      ; work         ;
;                |XORTwo:x2|      ; 1 (0)       ; 0            ; 0          ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |TopLevel|ALU:dut_instance|EightBitSubtractor:es|EightBitAdder:e1|FullAdder:f6|XORTwo:x2                            ; work         ;
;                   |ORTwo:o1|    ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |TopLevel|ALU:dut_instance|EightBitSubtractor:es|EightBitAdder:e1|FullAdder:f6|XORTwo:x2|ORTwo:o1                   ; work         ;
;             |FullAdder:f7|      ; 2 (0)       ; 0            ; 0          ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |TopLevel|ALU:dut_instance|EightBitSubtractor:es|EightBitAdder:e1|FullAdder:f7                                      ; work         ;
;                |XORTwo:x2|      ; 2 (0)       ; 0            ; 0          ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |TopLevel|ALU:dut_instance|EightBitSubtractor:es|EightBitAdder:e1|FullAdder:f7|XORTwo:x2                            ; work         ;
;                   |ORTwo:o1|    ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |TopLevel|ALU:dut_instance|EightBitSubtractor:es|EightBitAdder:e1|FullAdder:f7|XORTwo:x2|ORTwo:o1                   ; work         ;
;          |TwosComplement:t0|    ; 7 (0)       ; 0            ; 0          ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |TopLevel|ALU:dut_instance|EightBitSubtractor:es|TwosComplement:t0                                                  ; work         ;
;             |EightBitAdder:f0|  ; 7 (0)       ; 0            ; 0          ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |TopLevel|ALU:dut_instance|EightBitSubtractor:es|TwosComplement:t0|EightBitAdder:f0                                 ; work         ;
;                |FullAdder:f2|   ; 1 (0)       ; 0            ; 0          ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |TopLevel|ALU:dut_instance|EightBitSubtractor:es|TwosComplement:t0|EightBitAdder:f0|FullAdder:f2                    ; work         ;
;                   |XORTwo:x2|   ; 1 (0)       ; 0            ; 0          ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |TopLevel|ALU:dut_instance|EightBitSubtractor:es|TwosComplement:t0|EightBitAdder:f0|FullAdder:f2|XORTwo:x2          ; work         ;
;                      |ORTwo:o1| ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |TopLevel|ALU:dut_instance|EightBitSubtractor:es|TwosComplement:t0|EightBitAdder:f0|FullAdder:f2|XORTwo:x2|ORTwo:o1 ; work         ;
;                |FullAdder:f3|   ; 2 (0)       ; 0            ; 0          ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |TopLevel|ALU:dut_instance|EightBitSubtractor:es|TwosComplement:t0|EightBitAdder:f0|FullAdder:f3                    ; work         ;
;                   |ANDTwo:a2|   ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |TopLevel|ALU:dut_instance|EightBitSubtractor:es|TwosComplement:t0|EightBitAdder:f0|FullAdder:f3|ANDTwo:a2          ; work         ;
;                   |XORTwo:x2|   ; 1 (0)       ; 0            ; 0          ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |TopLevel|ALU:dut_instance|EightBitSubtractor:es|TwosComplement:t0|EightBitAdder:f0|FullAdder:f3|XORTwo:x2          ; work         ;
;                      |ORTwo:o1| ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |TopLevel|ALU:dut_instance|EightBitSubtractor:es|TwosComplement:t0|EightBitAdder:f0|FullAdder:f3|XORTwo:x2|ORTwo:o1 ; work         ;
;                |FullAdder:f4|   ; 2 (0)       ; 0            ; 0          ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |TopLevel|ALU:dut_instance|EightBitSubtractor:es|TwosComplement:t0|EightBitAdder:f0|FullAdder:f4                    ; work         ;
;                   |ANDTwo:a2|   ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |TopLevel|ALU:dut_instance|EightBitSubtractor:es|TwosComplement:t0|EightBitAdder:f0|FullAdder:f4|ANDTwo:a2          ; work         ;
;                |FullAdder:f6|   ; 2 (0)       ; 0            ; 0          ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |TopLevel|ALU:dut_instance|EightBitSubtractor:es|TwosComplement:t0|EightBitAdder:f0|FullAdder:f6                    ; work         ;
;                   |ANDTwo:a2|   ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |TopLevel|ALU:dut_instance|EightBitSubtractor:es|TwosComplement:t0|EightBitAdder:f0|FullAdder:f6|ANDTwo:a2          ; work         ;
;                   |XORTwo:x2|   ; 1 (0)       ; 0            ; 0          ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |TopLevel|ALU:dut_instance|EightBitSubtractor:es|TwosComplement:t0|EightBitAdder:f0|FullAdder:f6|XORTwo:x2          ; work         ;
;                      |ORTwo:o1| ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |TopLevel|ALU:dut_instance|EightBitSubtractor:es|TwosComplement:t0|EightBitAdder:f0|FullAdder:f6|XORTwo:x2|ORTwo:o1 ; work         ;
;       |FourOneMux:m0|           ; 3 (0)       ; 0            ; 0          ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |TopLevel|ALU:dut_instance|FourOneMux:m0                                                                            ; work         ;
;          |Multiplexer:m3|       ; 3 (0)       ; 0            ; 0          ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |TopLevel|ALU:dut_instance|FourOneMux:m0|Multiplexer:m3                                                             ; work         ;
;             |ORTwo:o1|          ; 3 (3)       ; 0            ; 0          ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |TopLevel|ALU:dut_instance|FourOneMux:m0|Multiplexer:m3|ORTwo:o1                                                    ; work         ;
;       |FourOneMux:m1|           ; 2 (0)       ; 0            ; 0          ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |TopLevel|ALU:dut_instance|FourOneMux:m1                                                                            ; work         ;
;          |Multiplexer:m3|       ; 2 (0)       ; 0            ; 0          ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |TopLevel|ALU:dut_instance|FourOneMux:m1|Multiplexer:m3                                                             ; work         ;
;             |ORTwo:o1|          ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |TopLevel|ALU:dut_instance|FourOneMux:m1|Multiplexer:m3|ORTwo:o1                                                    ; work         ;
;       |ShiftLeft:sl|            ; 14 (0)      ; 0            ; 0          ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |TopLevel|ALU:dut_instance|ShiftLeft:sl                                                                             ; work         ;
;          |Multiplexer:m02|      ; 1 (0)       ; 0            ; 0          ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |TopLevel|ALU:dut_instance|ShiftLeft:sl|Multiplexer:m02                                                             ; work         ;
;             |ORTwo:o1|          ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |TopLevel|ALU:dut_instance|ShiftLeft:sl|Multiplexer:m02|ORTwo:o1                                                    ; work         ;
;          |Multiplexer:m03|      ; 1 (0)       ; 0            ; 0          ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |TopLevel|ALU:dut_instance|ShiftLeft:sl|Multiplexer:m03                                                             ; work         ;
;             |ORTwo:o1|          ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |TopLevel|ALU:dut_instance|ShiftLeft:sl|Multiplexer:m03|ORTwo:o1                                                    ; work         ;
;          |Multiplexer:m04|      ; 1 (0)       ; 0            ; 0          ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |TopLevel|ALU:dut_instance|ShiftLeft:sl|Multiplexer:m04                                                             ; work         ;
;             |ORTwo:o1|          ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |TopLevel|ALU:dut_instance|ShiftLeft:sl|Multiplexer:m04|ORTwo:o1                                                    ; work         ;
;          |Multiplexer:m05|      ; 1 (0)       ; 0            ; 0          ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |TopLevel|ALU:dut_instance|ShiftLeft:sl|Multiplexer:m05                                                             ; work         ;
;             |ORTwo:o1|          ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |TopLevel|ALU:dut_instance|ShiftLeft:sl|Multiplexer:m05|ORTwo:o1                                                    ; work         ;
;          |Multiplexer:m10|      ; 2 (0)       ; 0            ; 0          ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |TopLevel|ALU:dut_instance|ShiftLeft:sl|Multiplexer:m10                                                             ; work         ;
;             |ANDTwo:a1|         ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |TopLevel|ALU:dut_instance|ShiftLeft:sl|Multiplexer:m10|ANDTwo:a1                                                   ; work         ;
;          |Multiplexer:m11|      ; 1 (0)       ; 0            ; 0          ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |TopLevel|ALU:dut_instance|ShiftLeft:sl|Multiplexer:m11                                                             ; work         ;
;             |ANDTwo:a1|         ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |TopLevel|ALU:dut_instance|ShiftLeft:sl|Multiplexer:m11|ANDTwo:a1                                                   ; work         ;
;          |Multiplexer:m12|      ; 1 (0)       ; 0            ; 0          ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |TopLevel|ALU:dut_instance|ShiftLeft:sl|Multiplexer:m12                                                             ; work         ;
;             |ORTwo:o1|          ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |TopLevel|ALU:dut_instance|ShiftLeft:sl|Multiplexer:m12|ORTwo:o1                                                    ; work         ;
;          |Multiplexer:m13|      ; 3 (0)       ; 0            ; 0          ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |TopLevel|ALU:dut_instance|ShiftLeft:sl|Multiplexer:m13                                                             ; work         ;
;             |ORTwo:o1|          ; 3 (3)       ; 0            ; 0          ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |TopLevel|ALU:dut_instance|ShiftLeft:sl|Multiplexer:m13|ORTwo:o1                                                    ; work         ;
;          |Multiplexer:m21|      ; 1 (0)       ; 0            ; 0          ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |TopLevel|ALU:dut_instance|ShiftLeft:sl|Multiplexer:m21                                                             ; work         ;
;             |ANDTwo:a1|         ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |TopLevel|ALU:dut_instance|ShiftLeft:sl|Multiplexer:m21|ANDTwo:a1                                                   ; work         ;
;          |Multiplexer:m22|      ; 1 (0)       ; 0            ; 0          ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |TopLevel|ALU:dut_instance|ShiftLeft:sl|Multiplexer:m22                                                             ; work         ;
;             |ANDTwo:a1|         ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |TopLevel|ALU:dut_instance|ShiftLeft:sl|Multiplexer:m22|ANDTwo:a1                                                   ; work         ;
;          |Multiplexer:m23|      ; 1 (0)       ; 0            ; 0          ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |TopLevel|ALU:dut_instance|ShiftLeft:sl|Multiplexer:m23                                                             ; work         ;
;             |ANDTwo:a1|         ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |TopLevel|ALU:dut_instance|ShiftLeft:sl|Multiplexer:m23|ANDTwo:a1                                                   ; work         ;
;       |ShiftRight:sr|           ; 22 (0)      ; 0            ; 0          ; 0    ; 0            ; 22 (0)       ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |TopLevel|ALU:dut_instance|ShiftRight:sr                                                                            ; work         ;
;          |ShiftLeft:sl|         ; 22 (0)      ; 0            ; 0          ; 0    ; 0            ; 22 (0)       ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |TopLevel|ALU:dut_instance|ShiftRight:sr|ShiftLeft:sl                                                               ; work         ;
;             |Multiplexer:m01|   ; 1 (0)       ; 0            ; 0          ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |TopLevel|ALU:dut_instance|ShiftRight:sr|ShiftLeft:sl|Multiplexer:m01                                               ; work         ;
;                |ORTwo:o1|       ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |TopLevel|ALU:dut_instance|ShiftRight:sr|ShiftLeft:sl|Multiplexer:m01|ORTwo:o1                                      ; work         ;
;             |Multiplexer:m02|   ; 1 (0)       ; 0            ; 0          ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |TopLevel|ALU:dut_instance|ShiftRight:sr|ShiftLeft:sl|Multiplexer:m02                                               ; work         ;
;                |ORTwo:o1|       ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |TopLevel|ALU:dut_instance|ShiftRight:sr|ShiftLeft:sl|Multiplexer:m02|ORTwo:o1                                      ; work         ;
;             |Multiplexer:m03|   ; 2 (0)       ; 0            ; 0          ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |TopLevel|ALU:dut_instance|ShiftRight:sr|ShiftLeft:sl|Multiplexer:m03                                               ; work         ;
;                |ORTwo:o1|       ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |TopLevel|ALU:dut_instance|ShiftRight:sr|ShiftLeft:sl|Multiplexer:m03|ORTwo:o1                                      ; work         ;
;             |Multiplexer:m04|   ; 1 (0)       ; 0            ; 0          ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |TopLevel|ALU:dut_instance|ShiftRight:sr|ShiftLeft:sl|Multiplexer:m04                                               ; work         ;
;                |ORTwo:o1|       ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |TopLevel|ALU:dut_instance|ShiftRight:sr|ShiftLeft:sl|Multiplexer:m04|ORTwo:o1                                      ; work         ;
;             |Multiplexer:m05|   ; 1 (0)       ; 0            ; 0          ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |TopLevel|ALU:dut_instance|ShiftRight:sr|ShiftLeft:sl|Multiplexer:m05                                               ; work         ;
;                |ORTwo:o1|       ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |TopLevel|ALU:dut_instance|ShiftRight:sr|ShiftLeft:sl|Multiplexer:m05|ORTwo:o1                                      ; work         ;
;             |Multiplexer:m10|   ; 1 (0)       ; 0            ; 0          ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |TopLevel|ALU:dut_instance|ShiftRight:sr|ShiftLeft:sl|Multiplexer:m10                                               ; work         ;
;                |ANDTwo:a1|      ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |TopLevel|ALU:dut_instance|ShiftRight:sr|ShiftLeft:sl|Multiplexer:m10|ANDTwo:a1                                     ; work         ;
;             |Multiplexer:m11|   ; 2 (0)       ; 0            ; 0          ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |TopLevel|ALU:dut_instance|ShiftRight:sr|ShiftLeft:sl|Multiplexer:m11                                               ; work         ;
;                |ANDTwo:a1|      ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |TopLevel|ALU:dut_instance|ShiftRight:sr|ShiftLeft:sl|Multiplexer:m11|ANDTwo:a1                                     ; work         ;
;             |Multiplexer:m12|   ; 1 (0)       ; 0            ; 0          ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |TopLevel|ALU:dut_instance|ShiftRight:sr|ShiftLeft:sl|Multiplexer:m12                                               ; work         ;
;                |ORTwo:o1|       ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |TopLevel|ALU:dut_instance|ShiftRight:sr|ShiftLeft:sl|Multiplexer:m12|ORTwo:o1                                      ; work         ;
;             |Multiplexer:m13|   ; 1 (0)       ; 0            ; 0          ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |TopLevel|ALU:dut_instance|ShiftRight:sr|ShiftLeft:sl|Multiplexer:m13                                               ; work         ;
;                |ORTwo:o1|       ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |TopLevel|ALU:dut_instance|ShiftRight:sr|ShiftLeft:sl|Multiplexer:m13|ORTwo:o1                                      ; work         ;
;             |Multiplexer:m20|   ; 1 (0)       ; 0            ; 0          ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |TopLevel|ALU:dut_instance|ShiftRight:sr|ShiftLeft:sl|Multiplexer:m20                                               ; work         ;
;                |ANDTwo:a1|      ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |TopLevel|ALU:dut_instance|ShiftRight:sr|ShiftLeft:sl|Multiplexer:m20|ANDTwo:a1                                     ; work         ;
;             |Multiplexer:m21|   ; 1 (0)       ; 0            ; 0          ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |TopLevel|ALU:dut_instance|ShiftRight:sr|ShiftLeft:sl|Multiplexer:m21                                               ; work         ;
;                |ANDTwo:a1|      ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |TopLevel|ALU:dut_instance|ShiftRight:sr|ShiftLeft:sl|Multiplexer:m21|ANDTwo:a1                                     ; work         ;
;             |Multiplexer:m22|   ; 1 (0)       ; 0            ; 0          ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |TopLevel|ALU:dut_instance|ShiftRight:sr|ShiftLeft:sl|Multiplexer:m22                                               ; work         ;
;                |ANDTwo:a1|      ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |TopLevel|ALU:dut_instance|ShiftRight:sr|ShiftLeft:sl|Multiplexer:m22|ANDTwo:a1                                     ; work         ;
;             |Multiplexer:m23|   ; 1 (0)       ; 0            ; 0          ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |TopLevel|ALU:dut_instance|ShiftRight:sr|ShiftLeft:sl|Multiplexer:m23                                               ; work         ;
;                |ANDTwo:a1|      ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |TopLevel|ALU:dut_instance|ShiftRight:sr|ShiftLeft:sl|Multiplexer:m23|ANDTwo:a1                                     ; work         ;
;             |Multiplexer:m26|   ; 4 (0)       ; 0            ; 0          ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |TopLevel|ALU:dut_instance|ShiftRight:sr|ShiftLeft:sl|Multiplexer:m26                                               ; work         ;
;                |ORTwo:o1|       ; 4 (4)       ; 0            ; 0          ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |TopLevel|ALU:dut_instance|ShiftRight:sr|ShiftLeft:sl|Multiplexer:m26|ORTwo:o1                                      ; work         ;
;             |Multiplexer:m27|   ; 3 (0)       ; 0            ; 0          ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |TopLevel|ALU:dut_instance|ShiftRight:sr|ShiftLeft:sl|Multiplexer:m27                                               ; work         ;
;                |ORTwo:o1|       ; 3 (3)       ; 0            ; 0          ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |TopLevel|ALU:dut_instance|ShiftRight:sr|ShiftLeft:sl|Multiplexer:m27|ORTwo:o1                                      ; work         ;
;    |Scan_Chain:scan_instance|   ; 104 (10)    ; 49           ; 0          ; 0    ; 0            ; 55 (5)       ; 0 (0)             ; 49 (5)           ; 0 (0)           ; 0 (0)      ; |TopLevel|Scan_Chain:scan_instance                                                                                  ; work         ;
;       |Scan_Reg:In_Reg|         ; 56 (56)     ; 36           ; 0          ; 0    ; 0            ; 20 (20)      ; 0 (0)             ; 36 (36)          ; 0 (0)           ; 0 (0)      ; |TopLevel|Scan_Chain:scan_instance|Scan_Reg:In_Reg                                                                  ; work         ;
;       |Scan_Reg:Out_Reg|        ; 38 (38)     ; 8            ; 0          ; 0    ; 0            ; 30 (30)      ; 0 (0)             ; 8 (8)            ; 0 (0)           ; 0 (0)      ; |TopLevel|Scan_Chain:scan_instance|Scan_Reg:Out_Reg                                                                 ; work         ;
+---------------------------------+-------------+--------------+------------+------+--------------+--------------+-------------------+------------------+-----------------+------------+---------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------+
; Delay Chain Summary             ;
+------+----------+---------------+
; Name ; Pin Type ; Pad to Core 0 ;
+------+----------+---------------+
; TCLK ; Input    ; (0)           ;
; TRST ; Input    ; (0)           ;
; TMS  ; Input    ; (1)           ;
; TDI  ; Input    ; (1)           ;
; TDO  ; Output   ; --            ;
+------+----------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                     ;
+------------------------------------------------+-------------+---------+-----------------------------------------+--------+----------------------+------------------+
; Name                                           ; Location    ; Fan-Out ; Usage                                   ; Global ; Global Resource Used ; Global Line Name ;
+------------------------------------------------+-------------+---------+-----------------------------------------+--------+----------------------+------------------+
; Scan_Chain:scan_instance|Scan_Reg:In_Reg|L2~1  ; LC_X1_Y8_N9 ; 18      ; Clock enable                            ; no     ; --                   ; --               ;
; Scan_Chain:scan_instance|Scan_Reg:Out_Reg|L1~0 ; LC_X2_Y8_N6 ; 26      ; Clock enable                            ; no     ; --                   ; --               ;
; TCLK                                           ; PIN_23      ; 49      ; Clock                                   ; yes    ; Global Clock         ; GCLK3            ;
; TRST                                           ; PIN_21      ; 118     ; Async. clear, Latch enable, Sync. clear ; yes    ; Global Clock         ; GCLK2            ;
+------------------------------------------------+-------------+---------+-----------------------------------------+--------+----------------------+------------------+


+---------------------------------------------------------------------+
; Global & Other Fast Signals                                         ;
+------+----------+---------+----------------------+------------------+
; Name ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ;
+------+----------+---------+----------------------+------------------+
; TCLK ; PIN_23   ; 49      ; Global Clock         ; GCLK3            ;
; TRST ; PIN_21   ; 118     ; Global Clock         ; GCLK2            ;
+------+----------+---------+----------------------+------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                         ;
+---------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                          ; Fan-Out ;
+---------------------------------------------------------------------------------------------------------------+---------+
; Scan_Chain:scan_instance|Scan_Reg:Out_Reg|L1~0                                                                ; 26      ;
; Scan_Chain:scan_instance|Selector3~0                                                                          ; 25      ;
; Scan_Chain:scan_instance|Scan_Reg:In_Reg|L2[0]                                                                ; 24      ;
; Scan_Chain:scan_instance|Scan_Reg:In_Reg|L2~1                                                                 ; 18      ;
; Scan_Chain:scan_instance|Scan_Reg:In_Reg|L2[2]                                                                ; 17      ;
; Scan_Chain:scan_instance|Scan_Reg:In_Reg|L2[1]                                                                ; 14      ;
; Scan_Chain:scan_instance|Scan_Reg:In_Reg|L2[11]                                                               ; 10      ;
; Scan_Chain:scan_instance|Scan_Reg:In_Reg|PO[1]~2                                                              ; 10      ;
; Scan_Chain:scan_instance|Scan_Reg:In_Reg|L2[10]                                                               ; 9       ;
; Scan_Chain:scan_instance|Scan_Reg:In_Reg|L2[16]                                                               ; 8       ;
; TMS                                                                                                           ; 7       ;
; Scan_Chain:scan_instance|Scan_Reg:In_Reg|L2[12]                                                               ; 7       ;
; Scan_Chain:scan_instance|Scan_Reg:In_Reg|L2[8]                                                                ; 7       ;
; Scan_Chain:scan_instance|Scan_Reg:Out_Reg|L1[3]~6                                                             ; 6       ;
; Scan_Chain:scan_instance|Scan_Reg:Out_Reg|L1[3]~5                                                             ; 6       ;
; Scan_Chain:scan_instance|Scan_Reg:In_Reg|PO[17]~4                                                             ; 6       ;
; Scan_Chain:scan_instance|Scan_Reg:In_Reg|PO[0]~3                                                              ; 6       ;
; Scan_Chain:scan_instance|Scan_Reg:In_Reg|L2[9]                                                                ; 6       ;
; Scan_Chain:scan_instance|Scan_Reg:In_Reg|L2[15]                                                               ; 5       ;
; Scan_Chain:scan_instance|Scan_Reg:In_Reg|L2[13]                                                               ; 5       ;
; Scan_Chain:scan_instance|Scan_Reg:In_Reg|PO[14]~14                                                            ; 4       ;
; Scan_Chain:scan_instance|Scan_Reg:In_Reg|PO[13]~12                                                            ; 4       ;
; Scan_Chain:scan_instance|Scan_Reg:In_Reg|L2[3]                                                                ; 4       ;
; ALU:dut_instance|ShiftRight:sr|ShiftLeft:sl|Multiplexer:m01|ORTwo:o1|c~0                                      ; 4       ;
; Scan_Chain:scan_instance|Scan_Reg:In_Reg|L2[14]                                                               ; 4       ;
; Scan_Chain:scan_instance|Scan_Reg:In_Reg|PO[16]~1                                                             ; 4       ;
; Scan_Chain:scan_instance|current_state.s_shift                                                                ; 3       ;
; Scan_Chain:scan_instance|current_state.s_capture                                                              ; 3       ;
; Scan_Chain:scan_instance|Scan_Reg:In_Reg|L2[6]                                                                ; 3       ;
; Scan_Chain:scan_instance|Scan_Reg:Out_Reg|L1[6]~25                                                            ; 3       ;
; Scan_Chain:scan_instance|Scan_Reg:Out_Reg|L1[6]~24                                                            ; 3       ;
; ALU:dut_instance|EightBitSubtractor:es|TwosComplement:t0|EightBitAdder:f0|FullAdder:f4|ANDTwo:a2|c            ; 3       ;
; Scan_Chain:scan_instance|Scan_Reg:In_Reg|PO[5]~13                                                             ; 3       ;
; Scan_Chain:scan_instance|Scan_Reg:In_Reg|L2[5]                                                                ; 3       ;
; Scan_Chain:scan_instance|Scan_Reg:In_Reg|PO[4]~11                                                             ; 3       ;
; Scan_Chain:scan_instance|Scan_Reg:In_Reg|PO[12]~10                                                            ; 3       ;
; ALU:dut_instance|EightBitAdder:ea|FullAdder:f1|XORTwo:x2|ORTwo:o1|c~22                                        ; 3       ;
; Scan_Chain:scan_instance|Scan_Reg:Out_Reg|L1[4]~15                                                            ; 3       ;
; Scan_Chain:scan_instance|Scan_Reg:Out_Reg|L1[4]~14                                                            ; 3       ;
; Scan_Chain:scan_instance|Scan_Reg:Out_Reg|L1[6]~12                                                            ; 3       ;
; Scan_Chain:scan_instance|Scan_Reg:Out_Reg|L1[3]~2                                                             ; 3       ;
; Scan_Chain:scan_instance|Scan_Reg:Out_Reg|L1[3]~1                                                             ; 3       ;
; Scan_Chain:scan_instance|Scan_Reg:In_Reg|PO[9]~5                                                              ; 3       ;
; Scan_Chain:scan_instance|current_state.s_idle                                                                 ; 3       ;
; Scan_Chain:scan_instance|Scan_Reg:In_Reg|L2[17]                                                               ; 3       ;
; Scan_Chain:scan_instance|current_state.s_DR                                                                   ; 2       ;
; Scan_Chain:scan_instance|current_state.s_update                                                               ; 2       ;
; Scan_Chain:scan_instance|next_state.s_idle_194                                                                ; 2       ;
; Scan_Chain:scan_instance|Scan_Reg:In_Reg|L2[7]                                                                ; 2       ;
; Scan_Chain:scan_instance|Scan_Reg:In_Reg|PO[15]~15                                                            ; 2       ;
; Scan_Chain:scan_instance|Scan_Reg:In_Reg|L1[7]                                                                ; 2       ;
; ALU:dut_instance|EightBitSubtractor:es|TwosComplement:t0|EightBitAdder:f0|FullAdder:f6|XORTwo:x2|ORTwo:o1|c~0 ; 2       ;
; ALU:dut_instance|EightBitSubtractor:es|EightBitAdder:e1|FullAdder:f5|ORTwo:o1|c                               ; 2       ;
; Scan_Chain:scan_instance|Scan_Reg:In_Reg|L1[6]                                                                ; 2       ;
; ALU:dut_instance|EightBitSubtractor:es|TwosComplement:t0|EightBitAdder:f0|FullAdder:f4|ANDTwo:a2|c~0          ; 2       ;
; ALU:dut_instance|EightBitSubtractor:es|EightBitAdder:e1|FullAdder:f4|ORTwo:o1|c                               ; 2       ;
; ALU:dut_instance|ShiftLeft:sl|Multiplexer:m05|ORTwo:o1|c~0                                                    ; 2       ;
; Scan_Chain:scan_instance|Scan_Reg:In_Reg|L1[5]                                                                ; 2       ;
; ALU:dut_instance|EightBitSubtractor:es|TwosComplement:t0|EightBitAdder:f0|FullAdder:f3|ANDTwo:a2|c~0          ; 2       ;
; Scan_Chain:scan_instance|Scan_Reg:In_Reg|L2[4]                                                                ; 2       ;
; ALU:dut_instance|EightBitSubtractor:es|EightBitAdder:e1|FullAdder:f3|ORTwo:o1|c                               ; 2       ;
; ALU:dut_instance|ShiftLeft:sl|Multiplexer:m04|ORTwo:o1|c~0                                                    ; 2       ;
; Scan_Chain:scan_instance|Scan_Reg:In_Reg|L1[4]                                                                ; 2       ;
; ALU:dut_instance|EightBitSubtractor:es|TwosComplement:t0|EightBitAdder:f0|FullAdder:f3|XORTwo:x2|ORTwo:o1|c~0 ; 2       ;
; ALU:dut_instance|EightBitSubtractor:es|EightBitAdder:e1|FullAdder:f2|ORTwo:o1|c                               ; 2       ;
; ALU:dut_instance|ShiftRight:sr|ShiftLeft:sl|Multiplexer:m10|ANDTwo:a1|c~0                                     ; 2       ;
; ALU:dut_instance|ShiftRight:sr|ShiftLeft:sl|Multiplexer:m26|ORTwo:o1|c~3                                      ; 2       ;
; ALU:dut_instance|ShiftLeft:sl|Multiplexer:m13|ORTwo:o1|c~1                                                    ; 2       ;
; ALU:dut_instance|ShiftLeft:sl|Multiplexer:m13|ORTwo:o1|c~0                                                    ; 2       ;
; Scan_Chain:scan_instance|Scan_Reg:In_Reg|L1[3]                                                                ; 2       ;
; ALU:dut_instance|EightBitSubtractor:es|TwosComplement:t0|EightBitAdder:f0|FullAdder:f2|XORTwo:x2|ORTwo:o1|c~0 ; 2       ;
; ALU:dut_instance|EightBitSubtractor:es|EightBitAdder:e1|FullAdder:f1|ORTwo:o1|c                               ; 2       ;
; ALU:dut_instance|ShiftLeft:sl|Multiplexer:m12|ORTwo:o1|c~0                                                    ; 2       ;
; ALU:dut_instance|ShiftLeft:sl|Multiplexer:m02|ORTwo:o1|c~0                                                    ; 2       ;
; Scan_Chain:scan_instance|Scan_Reg:In_Reg|L1[17]                                                               ; 2       ;
; Scan_Chain:scan_instance|Scan_Reg:In_Reg|L1[10]                                                               ; 2       ;
; Scan_Chain:scan_instance|Scan_Reg:In_Reg|L1[11]                                                               ; 2       ;
; Scan_Chain:scan_instance|Scan_Reg:In_Reg|L1[9]                                                                ; 2       ;
; Scan_Chain:scan_instance|Scan_Reg:In_Reg|L1[15]                                                               ; 2       ;
; Scan_Chain:scan_instance|Scan_Reg:In_Reg|L1[14]                                                               ; 2       ;
; Scan_Chain:scan_instance|Scan_Reg:In_Reg|L1[13]                                                               ; 2       ;
; Scan_Chain:scan_instance|Scan_Reg:In_Reg|L1[12]                                                               ; 2       ;
; Scan_Chain:scan_instance|Scan_Reg:In_Reg|L1[16]                                                               ; 2       ;
; Scan_Chain:scan_instance|Scan_Reg:In_Reg|L1[2]                                                                ; 2       ;
; Scan_Chain:scan_instance|Scan_Reg:In_Reg|L1[0]                                                                ; 2       ;
; Scan_Chain:scan_instance|Scan_Reg:In_Reg|L1[1]                                                                ; 2       ;
; Scan_Chain:scan_instance|Scan_Reg:In_Reg|L1[8]                                                                ; 2       ;
; ALU:dut_instance|EightBitSubtractor:es|EightBitAdder:e1|FullAdder:f0|ANDTwo:a1|c                              ; 2       ;
; ALU:dut_instance|ShiftRight:sr|ShiftLeft:sl|Multiplexer:m12|ORTwo:o1|c~0                                      ; 2       ;
; ALU:dut_instance|ShiftLeft:sl|Multiplexer:m10|ANDTwo:a1|c~1                                                   ; 2       ;
; ALU:dut_instance|ShiftRight:sr|ShiftLeft:sl|Multiplexer:m02|ORTwo:o1|c~0                                      ; 2       ;
; ALU:dut_instance|ShiftLeft:sl|Multiplexer:m11|ANDTwo:a1|c                                                     ; 2       ;
; ALU:dut_instance|ShiftRight:sr|ShiftLeft:sl|Multiplexer:m03|ORTwo:o1|c~0                                      ; 2       ;
; Scan_Chain:scan_instance|Scan_Reg:In_Reg|PO[2]~0                                                              ; 2       ;
; ALU:dut_instance|ShiftLeft:sl|Multiplexer:m10|ANDTwo:a1|c~0                                                   ; 2       ;
; TDI                                                                                                           ; 1       ;
; Scan_Chain:scan_instance|next_state.s_DR_187                                                                  ; 1       ;
; Scan_Chain:scan_instance|next_state.s_update_166                                                              ; 1       ;
; Scan_Chain:scan_instance|next_state.s_shift_173                                                               ; 1       ;
; Scan_Chain:scan_instance|next_state.s_capture_180                                                             ; 1       ;
; ALU:dut_instance|FourOneMux:m0|Multiplexer:m3|ORTwo:o1|c~10                                                   ; 1       ;
; ALU:dut_instance|ShiftRight:sr|ShiftLeft:sl|Multiplexer:m20|ANDTwo:a1|c                                       ; 1       ;
; ALU:dut_instance|EightBitSubtractor:es|EightBitAdder:e1|FullAdder:f6|XORTwo:x2|ORTwo:o1|c~2                   ; 1       ;
; ALU:dut_instance|ShiftRight:sr|ShiftLeft:sl|Multiplexer:m21|ANDTwo:a1|c                                       ; 1       ;
; ALU:dut_instance|ShiftRight:sr|ShiftLeft:sl|Multiplexer:m11|ANDTwo:a1|c                                       ; 1       ;
; ALU:dut_instance|ShiftLeft:sl|Multiplexer:m22|ANDTwo:a1|c                                                     ; 1       ;
; ALU:dut_instance|ShiftLeft:sl|Multiplexer:m21|ANDTwo:a1|c                                                     ; 1       ;
; ALU:dut_instance|ShiftRight:sr|ShiftLeft:sl|Multiplexer:m13|ORTwo:o1|c~2                                      ; 1       ;
; Scan_Chain:scan_instance|Scan_Reg:In_Reg|PO[7]~17                                                             ; 1       ;
; Scan_Chain:scan_instance|Scan_Reg:In_Reg|PO[6]~16                                                             ; 1       ;
; Scan_Chain:scan_instance|Scan_Reg:Out_Reg|L1~33                                                               ; 1       ;
; ALU:dut_instance|EightBitSubtractor:es|EightBitAdder:e1|FullAdder:f7|XORTwo:x2|ORTwo:o1|c~1                   ; 1       ;
; ALU:dut_instance|EightBitSubtractor:es|EightBitAdder:e1|FullAdder:f7|XORTwo:x2|ORTwo:o1|c~0                   ; 1       ;
; ALU:dut_instance|EightBitSubtractor:es|TwosComplement:t0|EightBitAdder:f0|FullAdder:f6|ANDTwo:a2|c~0          ; 1       ;
; Scan_Chain:scan_instance|Scan_Reg:Out_Reg|L1~32                                                               ; 1       ;
; ALU:dut_instance|EightBitAdder:ea|FullAdder:f1|XORTwo:x2|ORTwo:o1|c~35                                        ; 1       ;
; Scan_Chain:scan_instance|Scan_Reg:Out_Reg|L1~31                                                               ; 1       ;
; Scan_Chain:scan_instance|Scan_Reg:Out_Reg|L1~30                                                               ; 1       ;
; ALU:dut_instance|ShiftLeft:sl|Multiplexer:m13|ORTwo:o1|c~2                                                    ; 1       ;
; Scan_Chain:scan_instance|Scan_Reg:Out_Reg|L1~29                                                               ; 1       ;
; Scan_Chain:scan_instance|Scan_Reg:Out_Reg|L1~28                                                               ; 1       ;
; Scan_Chain:scan_instance|Scan_Reg:Out_Reg|L1~27                                                               ; 1       ;
; Scan_Chain:scan_instance|Scan_Reg:Out_Reg|L1~26                                                               ; 1       ;
; ALU:dut_instance|EightBitAdder:ea|FullAdder:f1|XORTwo:x2|ORTwo:o1|c~32COUT1_58                                ; 1       ;
; ALU:dut_instance|EightBitAdder:ea|FullAdder:f1|XORTwo:x2|ORTwo:o1|c~32                                        ; 1       ;
; ALU:dut_instance|EightBitAdder:ea|FullAdder:f1|XORTwo:x2|ORTwo:o1|c~30                                        ; 1       ;
; Scan_Chain:scan_instance|Scan_Reg:Out_Reg|L1[7]                                                               ; 1       ;
; Scan_Chain:scan_instance|Scan_Reg:Out_Reg|L1[5]                                                               ; 1       ;
; ALU:dut_instance|EightBitSubtractor:es|EightBitAdder:e1|FullAdder:f5|XORTwo:x2|ORTwo:o1|c~0                   ; 1       ;
; Scan_Chain:scan_instance|Scan_Reg:Out_Reg|L1~22                                                               ; 1       ;
; Scan_Chain:scan_instance|Scan_Reg:Out_Reg|L1[6]                                                               ; 1       ;
; Scan_Chain:scan_instance|Scan_Reg:Out_Reg|L1~21                                                               ; 1       ;
; ALU:dut_instance|ShiftLeft:sl|Multiplexer:m03|ORTwo:o1|c~0                                                    ; 1       ;
; Scan_Chain:scan_instance|Scan_Reg:Out_Reg|L1~20                                                               ; 1       ;
; ALU:dut_instance|ShiftRight:sr|ShiftLeft:sl|Multiplexer:m22|ANDTwo:a1|c                                       ; 1       ;
; ALU:dut_instance|EightBitAdder:ea|FullAdder:f1|XORTwo:x2|ORTwo:o1|c~27COUT1_56                                ; 1       ;
; ALU:dut_instance|EightBitAdder:ea|FullAdder:f1|XORTwo:x2|ORTwo:o1|c~27                                        ; 1       ;
; ALU:dut_instance|EightBitAdder:ea|FullAdder:f1|XORTwo:x2|ORTwo:o1|c~25                                        ; 1       ;
; Scan_Chain:scan_instance|next_state~1                                                                         ; 1       ;
; Scan_Chain:scan_instance|Scan_Reg:Out_Reg|L1[4]                                                               ; 1       ;
; ALU:dut_instance|EightBitSubtractor:es|EightBitAdder:e1|FullAdder:f4|XORTwo:x2|ORTwo:o1|c~0                   ; 1       ;
; Scan_Chain:scan_instance|Scan_Reg:Out_Reg|L1~18                                                               ; 1       ;
; ALU:dut_instance|EightBitAdder:ea|FullAdder:f1|XORTwo:x2|ORTwo:o1|c~20                                        ; 1       ;
; Scan_Chain:scan_instance|Scan_Reg:Out_Reg|L1~17                                                               ; 1       ;
; Scan_Chain:scan_instance|Scan_Reg:Out_Reg|L1~16                                                               ; 1       ;
; ALU:dut_instance|ShiftRight:sr|ShiftLeft:sl|Multiplexer:m23|ANDTwo:a1|c                                       ; 1       ;
; Scan_Chain:scan_instance|Scan_Reg:In_Reg|PO[11]~9                                                             ; 1       ;
; Scan_Chain:scan_instance|Scan_Reg:In_Reg|PO[3]~8                                                              ; 1       ;
; Scan_Chain:scan_instance|Scan_Reg:Out_Reg|L1[3]                                                               ; 1       ;
; ALU:dut_instance|EightBitSubtractor:es|EightBitAdder:e1|FullAdder:f3|XORTwo:x2|ORTwo:o1|c~0                   ; 1       ;
; Scan_Chain:scan_instance|Scan_Reg:Out_Reg|L1~11                                                               ; 1       ;
; Scan_Chain:scan_instance|Scan_Reg:Out_Reg|L1~10                                                               ; 1       ;
; Scan_Chain:scan_instance|Scan_Reg:Out_Reg|L1~9                                                                ; 1       ;
; ALU:dut_instance|ShiftLeft:sl|Multiplexer:m23|ANDTwo:a1|c                                                     ; 1       ;
; ALU:dut_instance|ShiftRight:sr|ShiftLeft:sl|Multiplexer:m04|ORTwo:o1|c~0                                      ; 1       ;
; ALU:dut_instance|EightBitAdder:ea|FullAdder:f1|XORTwo:x2|ORTwo:o1|c~17COUT1_54                                ; 1       ;
; ALU:dut_instance|EightBitAdder:ea|FullAdder:f1|XORTwo:x2|ORTwo:o1|c~17                                        ; 1       ;
; ALU:dut_instance|EightBitAdder:ea|FullAdder:f1|XORTwo:x2|ORTwo:o1|c~15                                        ; 1       ;
; Scan_Chain:scan_instance|Scan_Reg:In_Reg|PO[10]~7                                                             ; 1       ;
; Scan_Chain:scan_instance|Scan_Reg:In_Reg|L2~14                                                                ; 1       ;
; Scan_Chain:scan_instance|Selector0~0                                                                          ; 1       ;
; Scan_Chain:scan_instance|next_state~0                                                                         ; 1       ;
; Scan_Chain:scan_instance|Scan_Reg:Out_Reg|L1[2]                                                               ; 1       ;
; ALU:dut_instance|EightBitSubtractor:es|EightBitAdder:e1|FullAdder:f2|XORTwo:x2|ORTwo:o1|c~0                   ; 1       ;
; Scan_Chain:scan_instance|Scan_Reg:Out_Reg|L1~7                                                                ; 1       ;
; ALU:dut_instance|EightBitAdder:ea|FullAdder:f1|XORTwo:x2|ORTwo:o1|c~12COUT1_52                                ; 1       ;
; ALU:dut_instance|EightBitAdder:ea|FullAdder:f1|XORTwo:x2|ORTwo:o1|c~12                                        ; 1       ;
; ALU:dut_instance|EightBitAdder:ea|FullAdder:f1|XORTwo:x2|ORTwo:o1|c~10                                        ; 1       ;
; Scan_Chain:scan_instance|Scan_Reg:Out_Reg|L1~4                                                                ; 1       ;
; ALU:dut_instance|ShiftRight:sr|ShiftLeft:sl|Multiplexer:m03|ORTwo:o1|c~1                                      ; 1       ;
; Scan_Chain:scan_instance|Scan_Reg:Out_Reg|L1~3                                                                ; 1       ;
; ALU:dut_instance|ShiftRight:sr|ShiftLeft:sl|Multiplexer:m05|ORTwo:o1|c~0                                      ; 1       ;
; Scan_Chain:scan_instance|Scan_Reg:In_Reg|PO[8]~6                                                              ; 1       ;
; ALU:dut_instance|FourOneMux:m1|Multiplexer:m3|ORTwo:o1|c~1                                                    ; 1       ;
; ALU:dut_instance|EightBitSubtractor:es|EightBitAdder:e1|FullAdder:f1|XORTwo:x2|ORTwo:o1|c~0                   ; 1       ;
; ALU:dut_instance|FourOneMux:m1|Multiplexer:m3|ORTwo:o1|c~0                                                    ; 1       ;
; ALU:dut_instance|ShiftRight:sr|ShiftLeft:sl|Multiplexer:m26|ORTwo:o1|c~2                                      ; 1       ;
; ALU:dut_instance|ShiftRight:sr|ShiftLeft:sl|Multiplexer:m26|ORTwo:o1|c~1                                      ; 1       ;
; ALU:dut_instance|ShiftRight:sr|ShiftLeft:sl|Multiplexer:m26|ORTwo:o1|c~0                                      ; 1       ;
; ALU:dut_instance|ShiftRight:sr|ShiftLeft:sl|Multiplexer:m11|ANDTwo:a1|c~2                                     ; 1       ;
; ALU:dut_instance|EightBitAdder:ea|FullAdder:f1|XORTwo:x2|ORTwo:o1|c~7COUT1_50                                 ; 1       ;
; ALU:dut_instance|EightBitAdder:ea|FullAdder:f1|XORTwo:x2|ORTwo:o1|c~7                                         ; 1       ;
; ALU:dut_instance|EightBitAdder:ea|FullAdder:f1|XORTwo:x2|ORTwo:o1|c~5                                         ; 1       ;
; ALU:dut_instance|FourOneMux:m0|Multiplexer:m3|ORTwo:o1|c~9                                                    ; 1       ;
; ALU:dut_instance|FourOneMux:m0|Multiplexer:m3|ORTwo:o1|c~8                                                    ; 1       ;
; ALU:dut_instance|ShiftRight:sr|ShiftLeft:sl|Multiplexer:m27|ORTwo:o1|c~2                                      ; 1       ;
; ALU:dut_instance|ShiftRight:sr|ShiftLeft:sl|Multiplexer:m27|ORTwo:o1|c~1                                      ; 1       ;
; ALU:dut_instance|ShiftRight:sr|ShiftLeft:sl|Multiplexer:m27|ORTwo:o1|c~0                                      ; 1       ;
; ALU:dut_instance|EightBitAdder:ea|FullAdder:f1|XORTwo:x2|ORTwo:o1|c~2COUT1_48                                 ; 1       ;
; ALU:dut_instance|EightBitAdder:ea|FullAdder:f1|XORTwo:x2|ORTwo:o1|c~2                                         ; 1       ;
; ALU:dut_instance|EightBitAdder:ea|FullAdder:f1|XORTwo:x2|ORTwo:o1|c~0                                         ; 1       ;
; Scan_Chain:scan_instance|Scan_Reg:Out_Reg|L1[1]                                                               ; 1       ;
; Scan_Chain:scan_instance|Scan_Reg:Out_Reg|L1[0]                                                               ; 1       ;
+---------------------------------------------------------------------------------------------------------------+---------+


+--------------------------------------------------+
; Interconnect Usage Summary                       ;
+----------------------------+---------------------+
; Interconnect Resource Type ; Usage               ;
+----------------------------+---------------------+
; C4s                        ; 143 / 2,870 ( 5 % ) ;
; Direct links               ; 51 / 3,938 ( 1 % )  ;
; Global clocks              ; 2 / 4 ( 50 % )      ;
; LAB clocks                 ; 8 / 72 ( 11 % )     ;
; LUT chains                 ; 14 / 1,143 ( 1 % )  ;
; Local interconnects        ; 320 / 3,938 ( 8 % ) ;
; R4s                        ; 183 / 2,832 ( 6 % ) ;
+----------------------------+---------------------+


+---------------------------------------------------------------------------+
; LAB Logic Elements                                                        ;
+--------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 8.70) ; Number of LABs  (Total = 20) ;
+--------------------------------------------+------------------------------+
; 1                                          ; 0                            ;
; 2                                          ; 0                            ;
; 3                                          ; 0                            ;
; 4                                          ; 2                            ;
; 5                                          ; 0                            ;
; 6                                          ; 0                            ;
; 7                                          ; 3                            ;
; 8                                          ; 1                            ;
; 9                                          ; 3                            ;
; 10                                         ; 11                           ;
+--------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.80) ; Number of LABs  (Total = 20) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 1                            ;
; 1 Clock                            ; 18                           ;
; 1 Clock enable                     ; 15                           ;
; 1 Sync. clear                      ; 1                            ;
; 2 Clock enables                    ; 1                            ;
+------------------------------------+------------------------------+


+----------------------------------------------------------------------------+
; LAB Signals Sourced                                                        ;
+---------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 8.90) ; Number of LABs  (Total = 20) ;
+---------------------------------------------+------------------------------+
; 0                                           ; 0                            ;
; 1                                           ; 0                            ;
; 2                                           ; 0                            ;
; 3                                           ; 0                            ;
; 4                                           ; 2                            ;
; 5                                           ; 0                            ;
; 6                                           ; 0                            ;
; 7                                           ; 3                            ;
; 8                                           ; 1                            ;
; 9                                           ; 2                            ;
; 10                                          ; 11                           ;
; 11                                          ; 0                            ;
; 12                                          ; 0                            ;
; 13                                          ; 1                            ;
+---------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 6.05) ; Number of LABs  (Total = 20) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 1                            ;
; 2                                               ; 2                            ;
; 3                                               ; 2                            ;
; 4                                               ; 2                            ;
; 5                                               ; 1                            ;
; 6                                               ; 3                            ;
; 7                                               ; 0                            ;
; 8                                               ; 3                            ;
; 9                                               ; 5                            ;
; 10                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 13.10) ; Number of LABs  (Total = 20) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 0                            ;
; 3                                            ; 0                            ;
; 4                                            ; 2                            ;
; 5                                            ; 1                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 0                            ;
; 9                                            ; 2                            ;
; 10                                           ; 1                            ;
; 11                                           ; 2                            ;
; 12                                           ; 1                            ;
; 13                                           ; 3                            ;
; 14                                           ; 2                            ;
; 15                                           ; 0                            ;
; 16                                           ; 0                            ;
; 17                                           ; 0                            ;
; 18                                           ; 0                            ;
; 19                                           ; 2                            ;
; 20                                           ; 2                            ;
; 21                                           ; 2                            ;
+----------------------------------------------+------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Passive Serial           ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; TCLK            ; TCLK                 ; 53.0              ;
; TCLK,I/O        ; TCLK                 ; 30.1              ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                          ;
+--------------------------------------------------+-------------------------------------------------+-------------------+
; Source Register                                  ; Destination Register                            ; Delay Added in ns ;
+--------------------------------------------------+-------------------------------------------------+-------------------+
; TRST                                             ; Scan_Chain:scan_instance|Scan_Reg:In_Reg|L2[9]  ; 6.037             ;
; TRST                                             ; Scan_Chain:scan_instance|Scan_Reg:In_Reg|L2[8]  ; 5.413             ;
; TRST                                             ; Scan_Chain:scan_instance|Scan_Reg:In_Reg|L2[1]  ; 5.413             ;
; TRST                                             ; Scan_Chain:scan_instance|Scan_Reg:In_Reg|L2[0]  ; 5.413             ;
; TRST                                             ; Scan_Chain:scan_instance|Scan_Reg:In_Reg|L2[4]  ; 5.413             ;
; TRST                                             ; Scan_Chain:scan_instance|Scan_Reg:In_Reg|L2[5]  ; 5.413             ;
; TRST                                             ; Scan_Chain:scan_instance|Scan_Reg:In_Reg|L2[6]  ; 5.413             ;
; TRST                                             ; Scan_Chain:scan_instance|Scan_Reg:In_Reg|L2[11] ; 4.823             ;
; TRST                                             ; Scan_Chain:scan_instance|Scan_Reg:In_Reg|L2[2]  ; 4.812             ;
; TRST                                             ; Scan_Chain:scan_instance|Scan_Reg:In_Reg|L2[3]  ; 4.812             ;
; TRST                                             ; Scan_Chain:scan_instance|Scan_Reg:Out_Reg|L1[6] ; 4.778             ;
; TRST                                             ; Scan_Chain:scan_instance|Scan_Reg:Out_Reg|L1[7] ; 4.778             ;
; TRST                                             ; Scan_Chain:scan_instance|Scan_Reg:Out_Reg|L1[0] ; 4.711             ;
; TRST                                             ; Scan_Chain:scan_instance|Scan_Reg:In_Reg|L2[16] ; 4.676             ;
; TRST                                             ; Scan_Chain:scan_instance|Scan_Reg:In_Reg|L2[7]  ; 4.676             ;
; TRST                                             ; Scan_Chain:scan_instance|Scan_Reg:Out_Reg|L1[1] ; 4.641             ;
; TRST                                             ; Scan_Chain:scan_instance|Scan_Reg:In_Reg|L1[16] ; 4.641             ;
; TRST                                             ; Scan_Chain:scan_instance|Scan_Reg:In_Reg|L1[12] ; 4.641             ;
; TRST                                             ; Scan_Chain:scan_instance|Scan_Reg:In_Reg|L1[13] ; 4.641             ;
; TRST                                             ; Scan_Chain:scan_instance|Scan_Reg:In_Reg|L1[14] ; 4.641             ;
; TRST                                             ; Scan_Chain:scan_instance|Scan_Reg:In_Reg|L1[15] ; 4.641             ;
; TRST                                             ; Scan_Chain:scan_instance|Scan_Reg:In_Reg|L1[11] ; 4.641             ;
; TRST                                             ; Scan_Chain:scan_instance|Scan_Reg:In_Reg|L2[17] ; 4.641             ;
; TRST                                             ; Scan_Chain:scan_instance|Scan_Reg:In_Reg|L1[17] ; 4.641             ;
; TRST                                             ; Scan_Chain:scan_instance|Scan_Reg:In_Reg|L1[9]  ; 4.601             ;
; TRST                                             ; Scan_Chain:scan_instance|Scan_Reg:In_Reg|L1[10] ; 4.601             ;
; TRST                                             ; Scan_Chain:scan_instance|Scan_Reg:In_Reg|L1[8]  ; 4.600             ;
; TRST                                             ; Scan_Chain:scan_instance|Scan_Reg:In_Reg|L1[1]  ; 4.600             ;
; TRST                                             ; Scan_Chain:scan_instance|Scan_Reg:In_Reg|L1[0]  ; 4.600             ;
; TRST                                             ; Scan_Chain:scan_instance|Scan_Reg:In_Reg|L1[2]  ; 4.600             ;
; TRST                                             ; Scan_Chain:scan_instance|Scan_Reg:In_Reg|L1[3]  ; 4.600             ;
; TRST                                             ; Scan_Chain:scan_instance|Scan_Reg:In_Reg|L1[4]  ; 4.600             ;
; TRST                                             ; Scan_Chain:scan_instance|Scan_Reg:In_Reg|L1[5]  ; 4.600             ;
; TRST                                             ; Scan_Chain:scan_instance|Scan_Reg:In_Reg|L1[6]  ; 4.600             ;
; TRST                                             ; Scan_Chain:scan_instance|Scan_Reg:In_Reg|L1[7]  ; 4.600             ;
; TRST                                             ; Scan_Chain:scan_instance|Scan_Reg:In_Reg|L2[14] ; 4.204             ;
; TRST                                             ; Scan_Chain:scan_instance|Scan_Reg:In_Reg|L2[10] ; 4.204             ;
; TRST                                             ; Scan_Chain:scan_instance|Scan_Reg:Out_Reg|L1[2] ; 4.161             ;
; TRST                                             ; Scan_Chain:scan_instance|Scan_Reg:Out_Reg|L1[3] ; 4.160             ;
; TRST                                             ; Scan_Chain:scan_instance|Scan_Reg:In_Reg|L2[12] ; 4.115             ;
; TRST                                             ; Scan_Chain:scan_instance|Scan_Reg:In_Reg|L2[13] ; 4.115             ;
; TRST                                             ; Scan_Chain:scan_instance|Scan_Reg:In_Reg|L2[15] ; 4.115             ;
; TRST                                             ; Scan_Chain:scan_instance|Scan_Reg:Out_Reg|L1[6] ; 3.684             ;
; TRST                                             ; Scan_Chain:scan_instance|Scan_Reg:Out_Reg|L1[7] ; 3.684             ;
; TRST                                             ; Scan_Chain:scan_instance|Scan_Reg:Out_Reg|L1[1] ; 3.546             ;
; TRST                                             ; Scan_Chain:scan_instance|Scan_Reg:Out_Reg|L1[3] ; 3.506             ;
; TRST                                             ; Scan_Chain:scan_instance|Scan_Reg:Out_Reg|L1[3] ; 3.336             ;
; TRST                                             ; Scan_Chain:scan_instance|Scan_Reg:Out_Reg|L1[4] ; 3.310             ;
; TRST                                             ; Scan_Chain:scan_instance|Scan_Reg:Out_Reg|L1[1] ; 3.142             ;
; TRST                                             ; Scan_Chain:scan_instance|Scan_Reg:Out_Reg|L1[5] ; 3.109             ;
; TRST                                             ; Scan_Chain:scan_instance|Scan_Reg:Out_Reg|L1[4] ; 3.021             ;
; TRST                                             ; Scan_Chain:scan_instance|Scan_Reg:Out_Reg|L1[6] ; 2.955             ;
; TRST                                             ; Scan_Chain:scan_instance|Scan_Reg:In_Reg|L2[15] ; 2.736             ;
; TRST                                             ; Scan_Chain:scan_instance|Scan_Reg:In_Reg|L2[17] ; 2.736             ;
; TRST                                             ; Scan_Chain:scan_instance|Scan_Reg:In_Reg|L1[11] ; 2.708             ;
; TRST                                             ; Scan_Chain:scan_instance|Scan_Reg:Out_Reg|L1[2] ; 2.682             ;
; TRST                                             ; Scan_Chain:scan_instance|Scan_Reg:Out_Reg|L1[4] ; 2.663             ;
; TRST                                             ; Scan_Chain:scan_instance|Scan_Reg:In_Reg|L2[0]  ; 2.603             ;
; TRST                                             ; Scan_Chain:scan_instance|Scan_Reg:In_Reg|L2[9]  ; 2.603             ;
; TRST                                             ; Scan_Chain:scan_instance|Scan_Reg:In_Reg|L2[3]  ; 2.603             ;
; TRST                                             ; Scan_Chain:scan_instance|Scan_Reg:In_Reg|L2[7]  ; 2.602             ;
; Scan_Chain:scan_instance|current_state.s_capture ; Scan_Chain:scan_instance|Scan_Reg:Out_Reg|L1[2] ; 2.463             ;
; Scan_Chain:scan_instance|current_state.s_shift   ; Scan_Chain:scan_instance|Scan_Reg:Out_Reg|L1[2] ; 2.463             ;
; TMS                                              ; Scan_Chain:scan_instance|Scan_Reg:Out_Reg|L1[2] ; 2.463             ;
; Scan_Chain:scan_instance|Scan_Reg:In_Reg|L2[16]  ; Scan_Chain:scan_instance|Scan_Reg:Out_Reg|L1[2] ; 2.463             ;
; Scan_Chain:scan_instance|Scan_Reg:In_Reg|L2[17]  ; Scan_Chain:scan_instance|Scan_Reg:Out_Reg|L1[2] ; 2.463             ;
; Scan_Chain:scan_instance|current_state.s_capture ; Scan_Chain:scan_instance|Scan_Reg:Out_Reg|L1[3] ; 2.455             ;
; Scan_Chain:scan_instance|current_state.s_shift   ; Scan_Chain:scan_instance|Scan_Reg:Out_Reg|L1[3] ; 2.455             ;
; TMS                                              ; Scan_Chain:scan_instance|Scan_Reg:Out_Reg|L1[3] ; 2.455             ;
; Scan_Chain:scan_instance|Scan_Reg:In_Reg|L2[17]  ; Scan_Chain:scan_instance|Scan_Reg:Out_Reg|L1[3] ; 2.455             ;
; TRST                                             ; Scan_Chain:scan_instance|Scan_Reg:Out_Reg|L1[5] ; 2.303             ;
; Scan_Chain:scan_instance|Scan_Reg:In_Reg|L2[16]  ; Scan_Chain:scan_instance|Scan_Reg:Out_Reg|L1[4] ; 2.289             ;
; Scan_Chain:scan_instance|Scan_Reg:In_Reg|L2[2]   ; Scan_Chain:scan_instance|Scan_Reg:Out_Reg|L1[2] ; 2.282             ;
; Scan_Chain:scan_instance|Scan_Reg:In_Reg|L2[16]  ; Scan_Chain:scan_instance|Scan_Reg:Out_Reg|L1[2] ; 2.282             ;
; Scan_Chain:scan_instance|Scan_Reg:In_Reg|L2[14]  ; Scan_Chain:scan_instance|Scan_Reg:Out_Reg|L1[7] ; 2.061             ;
; TRST                                             ; Scan_Chain:scan_instance|Scan_Reg:Out_Reg|L1[1] ; 2.058             ;
; TRST                                             ; Scan_Chain:scan_instance|Scan_Reg:In_Reg|L1[7]  ; 2.019             ;
; TRST                                             ; Scan_Chain:scan_instance|Scan_Reg:In_Reg|L2[11] ; 2.000             ;
; TRST                                             ; Scan_Chain:scan_instance|Scan_Reg:In_Reg|L2[6]  ; 2.000             ;
; TRST                                             ; Scan_Chain:scan_instance|Scan_Reg:In_Reg|L2[10] ; 1.995             ;
; TRST                                             ; Scan_Chain:scan_instance|Scan_Reg:Out_Reg|L1[7] ; 1.988             ;
; TRST                                             ; Scan_Chain:scan_instance|Scan_Reg:Out_Reg|L1[3] ; 1.980             ;
; TRST                                             ; Scan_Chain:scan_instance|Scan_Reg:Out_Reg|L1[4] ; 1.980             ;
; TRST                                             ; Scan_Chain:scan_instance|Scan_Reg:Out_Reg|L1[5] ; 1.977             ;
; Scan_Chain:scan_instance|Scan_Reg:In_Reg|L2[16]  ; Scan_Chain:scan_instance|Scan_Reg:Out_Reg|L1[2] ; 1.949             ;
; Scan_Chain:scan_instance|Scan_Reg:In_Reg|L2[17]  ; Scan_Chain:scan_instance|Scan_Reg:Out_Reg|L1[2] ; 1.949             ;
; Scan_Chain:scan_instance|current_state.s_capture ; Scan_Chain:scan_instance|Scan_Reg:Out_Reg|L1[2] ; 1.942             ;
; Scan_Chain:scan_instance|current_state.s_shift   ; Scan_Chain:scan_instance|Scan_Reg:Out_Reg|L1[2] ; 1.942             ;
; TMS                                              ; Scan_Chain:scan_instance|Scan_Reg:Out_Reg|L1[2] ; 1.942             ;
; TRST                                             ; Scan_Chain:scan_instance|Scan_Reg:Out_Reg|L1[5] ; 1.860             ;
; TRST                                             ; Scan_Chain:scan_instance|Scan_Reg:Out_Reg|L1[2] ; 1.821             ;
; Scan_Chain:scan_instance|Scan_Reg:In_Reg|L2[17]  ; Scan_Chain:scan_instance|Scan_Reg:Out_Reg|L1[0] ; 1.750             ;
; Scan_Chain:scan_instance|Scan_Reg:In_Reg|L2[0]   ; Scan_Chain:scan_instance|Scan_Reg:Out_Reg|L1[1] ; 1.734             ;
; Scan_Chain:scan_instance|Scan_Reg:In_Reg|L2[17]  ; Scan_Chain:scan_instance|Scan_Reg:Out_Reg|L1[1] ; 1.722             ;
; Scan_Chain:scan_instance|Scan_Reg:In_Reg|L2[1]   ; Scan_Chain:scan_instance|Scan_Reg:Out_Reg|L1[1] ; 1.720             ;
; Scan_Chain:scan_instance|Scan_Reg:In_Reg|L2[8]   ; Scan_Chain:scan_instance|Scan_Reg:Out_Reg|L1[3] ; 1.654             ;
; Scan_Chain:scan_instance|Scan_Reg:In_Reg|L2[1]   ; Scan_Chain:scan_instance|Scan_Reg:Out_Reg|L1[3] ; 1.654             ;
; Scan_Chain:scan_instance|Scan_Reg:In_Reg|L2[0]   ; Scan_Chain:scan_instance|Scan_Reg:Out_Reg|L1[3] ; 1.654             ;
; Scan_Chain:scan_instance|Scan_Reg:In_Reg|L2[2]   ; Scan_Chain:scan_instance|Scan_Reg:Out_Reg|L1[3] ; 1.654             ;
; Scan_Chain:scan_instance|Scan_Reg:In_Reg|L2[9]   ; Scan_Chain:scan_instance|Scan_Reg:Out_Reg|L1[3] ; 1.654             ;
+--------------------------------------------------+-------------------------------------------------+-------------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit Fitter
    Info: Version 12.0 Build 178 05/31/2012 SJ Web Edition
    Info: Processing started: Thu Feb 18 17:09:21 2016
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off TopLevel -c TopLevel
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device 5M1270ZT144C5 for design "TopLevel"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device 5M240ZT144C5 is compatible
    Info (176445): Device 5M240ZT144I5 is compatible
    Info (176445): Device 5M570ZT144C5 is compatible
    Info (176445): Device 5M570ZT144I5 is compatible
    Info (176445): Device 5M1270ZT144I5 is compatible
Warning (335093): TimeQuest Timing Analyzer is analyzing 5 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'TopLevel.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332128): Timing requirements not specified -- optimizing circuit to achieve the following default global requirements
    Info (332127): Assuming a default timing requirement
Info (332111): Found 2 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):    1.000         TCLK
    Info (332111):    1.000         TRST
Extra Info (176273): Performing register packing on registers with non-logic cell location assignments
Extra Info (176274): Completed register packing on registers with non-logic cell location assignments
Info (186079): Completed User Assigned Global Signals Promotion Operation
Info (186215): Automatically promoted signal "TCLK" to use Global clock
Info (186228): Pin "TCLK" drives global clock, but is not placed in a dedicated clock pin position
Info (186216): Automatically promoted some destinations of signal "TRST" to use Global clock
    Info (186217): Destination "Scan_Chain:scan_instance|Scan_Reg:Out_Reg|L1[0]" may be non-global or may not use global clock
    Info (186217): Destination "Scan_Chain:scan_instance|Scan_Reg:Out_Reg|L1[1]" may be non-global or may not use global clock
    Info (186217): Destination "Scan_Chain:scan_instance|Scan_Reg:In_Reg|L2[8]" may be non-global or may not use global clock
    Info (186217): Destination "Scan_Chain:scan_instance|Scan_Reg:In_Reg|L2[1]" may be non-global or may not use global clock
    Info (186217): Destination "Scan_Chain:scan_instance|Scan_Reg:In_Reg|L2[0]" may be non-global or may not use global clock
    Info (186217): Destination "ALU:dut_instance|ShiftLeft:sl|Multiplexer:m10|ANDTwo:a1|c~0" may be non-global or may not use global clock
    Info (186217): Destination "Scan_Chain:scan_instance|Scan_Reg:In_Reg|L2[2]" may be non-global or may not use global clock
    Info (186217): Destination "Scan_Chain:scan_instance|Scan_Reg:In_Reg|PO[2]~0" may be non-global or may not use global clock
    Info (186217): Destination "Scan_Chain:scan_instance|Scan_Reg:In_Reg|L2[16]" may be non-global or may not use global clock
    Info (186217): Destination "Scan_Chain:scan_instance|Scan_Reg:In_Reg|PO[16]~1" may be non-global or may not use global clock
    Info (186218): Limited to 10 non-global destinations
Info (186228): Pin "TRST" drives global clock, but is not placed in a dedicated clock pin position
Info (186079): Completed Auto Global Promotion Operation
Info (176234): Starting register packing
Info (186391): Fitter is using Normal packing mode for logic elements with Auto setting for Auto Packed Registers logic option
Extra Info (176244): Moving registers into LUTs to improve timing and density
Info (186468): Started processing fast register assignments
Info (186469): Finished processing fast register assignments
Extra Info (176245): Finished moving registers into LUTs: elapsed time is 00:00:00
Info (176235): Finished register packing
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:00
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:00
Info (170193): Fitter routing operations beginning
Info (170089): 3e+02 ns of routing delay (approximately 5.0% of available device routing delay) has been added to meet hold timing. For more information, refer to the Estimated Delay Added for Hold Timing section in the Fitter report.
Info (170195): Router estimated average interconnect usage is 5% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 11% of the available device resources in the region that extends from location X0_Y0 to location X8_Y11
Info (170194): Fitter routing operations ending: elapsed time is 00:00:01
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Warning (169174): The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info: Quartus II 32-bit Fitter was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 362 megabytes
    Info: Processing ended: Thu Feb 18 17:09:23 2016
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


