# 数字逻辑与计算机组成实验 第三次实验 算术逻辑部件实验 实验报告

> 211502008 李诚希
> chengxili@smail.nju.edu.cn

## 1. 带标志位的加减运算部件

### 整体设计

如下图，使用加法器和和一二路选择器和非门阵列实现带标志位的可以加法和减法的运算部件。其中的加法器使用四位先行进位串联成32位实现。

![image-20240323213631569](./截屏2024-03-24%2012.11.41.png)

### 模块设计

模块设计如下:

- **Adder32**:主模块，它接收两个32位的输入`x`和`y`，以及一个控制信号`sub`。如果`sub`为0，执行加法；如果为1，执行减法,即取反输入并将cin设置为1。它使用两个CLA_16模块来计算结果，并生成溢出（OF）、符号（SF）、零（ZF）和进位（CF）标志。

  ```verilog
  module Adder32(
        output [31:0] f,
        output OF, SF, ZF, CF,
        output cout,
        input [31:0] x, y,
        input sub
  	);
        wire [31:0] y_in = (sub == 0) ? y : ~y;
        wire cin, c_a2bm;
        assign cin = sub;
        CLA_16 CLA_16_0(
              .f(f[15:0]),
              .cout(c_a2b),
              .x(x[15:0]),
              .y(y_in[15:0]),
              .cin(cin)
        );
        CLA_16 CLA_16_1(
              .f(f[31:16]),
              .cout(cout),
              .x(x[31:16]),
              .y(y_in[31:16]),
              .cin(c_a2b)
        );
        assign OF = (~x[31] & ~y_in[31] & f[31]) | (x[31] & y_in[31] & ~f[31]);
        assign SF = f[31];
        assign CF = cin ^ cout;
        assign ZF = (f == 31'b0000000000000000) ? 1 : 0;
  endmodule
  ```

- **CLA_16**: 这是一个16位进位查找加法器（Carry-Lookahead Adder）模块，它用于加速加法操作中进位的计算。它接收两个16位的输入和一个进位输入（cin），并输出16位的结果和一个进位输出（cout）。

  ```verilog
  module CLA_16(
         output wire [15:0] f,
         output wire  cout, 
         input [15:0] x, y,
         input cin
    );
   //add your code here
        wire [3:0] Pi,Gi;
        wire [4:0] c;
        assign c[0] = cin;
        CLA_group cla0(f[3:0],Pi[0],Gi[0],x[3:0],y[3:0],c[0]);
        CLA_group cla1(f[7:4],Pi[1],Gi[1],x[7:4],y[7:4],c[1]);
        CLA_group cla2(f[11:8],Pi[2],Gi[2],x[11:8],y[11:8],c[2]);
        CLA_group cla3(f[15:12],Pi[3],Gi[3],x[15:12],y[15:12],c[3]);
        CLU clu(c[4:1],Pi,Gi, c[0]);
        assign cout = c[4];
  endmodule
  ```

- **CLA_group**: 这是一个4位进位查找组（Carry-Lookahead Group）模块，它是CLA_16模块的一部分。它接收4位的输入和一个进位输入，计算4位的结果，并生成组进位（pg）和组生成（gg）信号，这些信号用于进位的快速计算。

  ```verilog
  module CLA_group (
       output [3:0] f,
       output pg,gg,
       input [3:0] x, y,
        input cin
  );
        wire [4:0] c;
        wire [4:1] p, g;
        assign c[0] = cin;
        FA_PG fa0(f[0], p[1], g[1],x[0], y[0], c[0]);
        FA_PG fa1(f[1], p[2], g[2],x[1], y[1], c[1]);
        FA_PG fa2(f[2], p[3], g[3],x[2], y[2], c[2]);
        FA_PG fa3(f[3], p[4], g[4],x[3], y[3], c[3]);
        CLU clu(c[4:1],p, g, c[0]);
        assign pg=p[1] & p[2] & p[3] & p[4];
        assign gg= g[4] | (p[4] & g[3]) | (p[4] & p[3] & g[2]) | (p[4] & p[3] & p[2] & g[1]);
  endmodule
  ```

- **CLU**: 这是一个进位逻辑单元（Carry Logic Unit）模块，它根据进位生成（g）和进位传播（p）信号计算进位输出。

  ```verilog
  module CLU (
        output [4:1] c,
        input [4:1] p, g,
        input c0
  );
        assign c[1] = g[1] | (p[1] & c0);
        assign c[2] = g[2] | (p[2] & g[1]) | (p[2] & p[1] & c0);
        assign c[3] = g[3] | (p[3] & g[2]) | (&{p[3:2], g[1]}) | (&{p[3:1], c0});
        assign c[4] = g[4] | (p[4] & g[3]) | (&{p[4:3], g[2]}) | (&{p[4:2], g[1]}) | (&{p[4:1], c0});
  endmodule
  ```

- **FA_PG**: 这是一个全加器（Full Adder）模块，它接收两个1位输入和一个进位输入，计算1位的结果，并生成进位传播（p）和进位生成（g）信号。

  ```verilog
  module FA_PG (
        output f, p, g,
        input x, y, cin
  );
        assign f = x ^ y ^ cin;
        assign p = x | y;
        assign g = x & y;
  endmodule
  ```

### 仿真

仿真脚本直接给`Adder32`输入随机信号尝试不同的输入的输出与程序的计算结果是否相同：

```verilog
`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: 
// 
// Create Date: 2023/09/17 22:02:27
// Design Name: 
// Module Name: Adder32_tb
// Project Name: 
// Target Devices: 
// Tool Versions: 
// Description: 
// 
// Dependencies: 
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
//////////////////////////////////////////////////////////////////////////////////


module Adder32_tb(    );
  parameter N = 32;      // Operand widths
  reg [N-1:0] A, B;
  reg CIN;
  wire [N-1:0] S;
  wire COUT;
  wire OF,SF,ZF,CF;
  integer i, errors;
  reg xpectCF,xpectOF;
  reg [N-1:0] xpectS;
  
   Adder32 adder_inst(.f(S),.OF(OF),.SF(SF),.ZF(ZF),.CF(CF),.cout(COUT),.x(A),.y(B),.sub(CIN));
  task checkadd;
    begin
      //$display("%d,%d,%d,%d,%d,%d,%d,%d", CIN, A, B, S, OF, SF, ZF, CF);
       {xpectCF,xpectS} = (CIN ? (A-B):(A+B));         
      if ( (xpectCF!==CF) || (xpectS!==S) ) begin
        errors = errors + 1;
        $display("ERROR: CIN,A,B = %1b,%8h,%8h, CF,S = %1b,%8h, should be %1b,%8h, OF,SF,ZF,COUT=%1b, %1b, %1b, %1b." ,
                 CIN, A, B, CF, S, xpectCF, xpectS ,OF,SF,ZF,COUT);
      end
      if ((B==A) && (CIN==1)&&(ZF==0 )) begin
        errors = errors + 1;
        $display("ERROR: CIN,A,B = %1b,%8h,%8h, CF,S = %1b,%8h, should be %1b,%8h, OF,SF,ZF,COUT=%1b, %1b, %1b, %1b." ,
                 CIN, A, B, CF, S, xpectCF, xpectS ,OF,SF,ZF,COUT);
      end
      if(CIN) xpectOF=(~B[N-1]&A[N-1]&~S[N-1]) |(~A[N-1]&B[N-1]&S[N-1]); 
       else   xpectOF=(B[N-1]&A[N-1]&~S[N-1]) |(~A[N-1]&~B[N-1]&S[N-1]);
      if (xpectOF!=OF) begin
        errors = errors + 1;
        $display("ERROR: CIN,A,B = %1b,%8h,%8h, CF,S = %1b,%8h, should be %1b,%8h, OF,SF,ZF,COUT=%1b, %1b, %1b, %1b." ,
                 CIN, A, B, CF, S, xpectCF, xpectS ,OF,SF,ZF,COUT);
      end
    end
  endtask
  integer SEED;
  initial begin
    SEED = $time;
    $dumpfile("Adder32_tb.vcd");
    $dumpvars(0, Adder32_tb);
    errors = 0;
    A = $random(SEED);                           
   for (i=0; i<10000; i=i+1) begin          
          B = ~A; CIN = 0;  #10 ; checkadd;  
          B = ~A; CIN = 1;  #10 ; checkadd;     
          B = A;  CIN = 1;  #10 ; checkadd;    
          A = $random; B= $random;                          
          CIN = 0; #10 ; checkadd;     
          CIN = 1; #10 ; checkadd;        
    end
    $display("Adder32 test done. Errors: %0d .", errors);
    $stop(1);
  end

endmodule

```

为了方便使用iverilog编译和仿真我编写了如下Makefile:

```makefile
.PHONY : all module clean

FILES = $(wildcard $(module_name)*.v)
ALL_vFILES = $(wildcard *.v)
vvp_files = $(wildcard *.vvp)
vcd_files = $(wildcard *.vcd)
sim_file = $(wildcard *_sim)

module:
	iverilog $(FILES) -o $(module_name)_sim.vvp
	vvp -n $(module_name)_sim.vvp -lxt2

all:
	iverilog $(ALL_vFILES) -o $(project_name)_sim.vvp
	vvp -n $(project_name)_sim.vvp -lxt2

clean:
	rm $(vvp_files) $(vcd_files) $(sim_file)
```

接着使用如下指令进行编译和仿真得到波形文件：

```bash
make module module_name=Adder32
```
命令行输出如下：
```shell
iverilog Adder32_tb.v Adder32.v -o Adder32_sim.vvp
vvp -n Adder32_sim.vvp -lxt2
LXT2 info: dumpfile Adder32_tb.vcd opened for output.
Adder32 test done. Errors: 0 .
```
可见测试未发现错误。
使用GTKWave打开仿真生成的波形文件：
```bash
gtkwave ./Adder32_tb.vcd 
```

![image-20240312143018667](./截屏2024-03-24%2014.26.00.png)

仿真结果表明该电路可以正常工作。


## 2. 桶形移位器

### 整体设计

使用多路选择器级联实现一个周期内完成移位。
移位器使用二路选择器组合实现。

### 模块设计
设计中有若干个模块：
- chose_2to1 模块：这是一个2选1的多路选择器模块，它接收两个输入信号 a 和 b，以及一个选择信号 c。根据选择信号 c 的值，输出 a 或 b。如果 c 为0，则输出 a；如果 c 为1，则输出 b。
    ```verilog
    module chose_2to1(
        input a,// 0
        input b,// 1
        input c,
        output o
    );
        assign o = (~c & a) | (c & b);
    endmodule
    ```
- shift_left 模块：这个模块实现了向左移位的功能。它接收一个32位的输入 din 和一个5位的移位量 shamt。根据 shamt 的值，输入 din 向左移动相应的位数。模块内部通过一系列的 chose_2to1 模块来实现逐级移位，最终将移位后的结果输出到 dout。
    ```verilog  
    module shift_left(
        output [31:0] dout,
        input [31:0] din,
        input [4:0] shamt
    );
        wire [31:0] l2;
        wire [31:0] l4;
        wire [31:0] l8;
        wire [31:0] l16;
        /*
        python3
            j = 1
            for i in range(0, 32):
                shift_l = ''
                if i - j < 0:
                    shift_l = '1\'b0'
                else:
                    shift_l = "din[" + str(i-j) + "]"
                print("chose_2to1 l2_" + str(i) + "(")
                print("    .a(din[" + str(i) + "]),")
                print("    .b(" + shift_l + "),")
                print("    .c(shamt[0]),")
                print("    .o(l2["  + str(i) + "])")
                print(");")

            j = 2
            for i in range(0, 32):
                shift_l = ''
                if i - j < 0:
                    shift_l = '1\'b0'
                else:
                    shift_l = "l2[" + str(i-j) + "]"
                print("chose_2to1 l4_" + str(i) + "(")
                print("    .a(l2[" + str(i) + "]),")
                print("    .b(" + shift_l + "),")
                print("    .c(shamt[1]),")
                print("    .o(l4["  + str(i) + "])")
                print(");")

            j = 4
            for i in range(0, 32):
                shift_l = ''
                if i - j < 0:
                    shift_l = '1\'b0'
                else:
                    shift_l = "l4[" + str(i-j) + "]"
                print("chose_2to1 l8_" + str(i) + "(")
                print("    .a(l4[" + str(i) + "]),")
                print("    .b(" + shift_l + "),")
                print("    .c(shamt[2]),")
                print("    .o(l8["  + str(i) + "])")
                print(");")

            j = 8
            for i in range(0, 32):
                shift_l = ''
                if i - j < 0:
                    shift_l = '1\'b0'
                else:
                    shift_l = "l8[" + str(i-j) + "]"
                print("chose_2to1 l16_" + str(i) + "(")
                print("    .a(l8[" + str(i) + "]),")
                print("    .b(" + shift_l + "),")
                print("    .c(shamt[3]),")
                print("    .o(l16["  + str(i) + "])")
                print(");")

            j = 16
            for i in range(0, 32):
                shift_l = ''
                if i - j < 0:
                    shift_l = '1\'b0'
                else:
                    shift_l = "l16[" + str(i-j) + "]"
                print("chose_2to1 l32_" + str(i) + "(")
                print("    .a(l16[" + str(i) + "]),")
                print("    .b(" + shift_l + "),")
                print("    .c(shamt[4]),")
                print("    .o(dout["  + str(i) + "])")
                print(");")
        */  
        //生成的代码行数过多，不在此附上
    endmodule
    ```
-   shift_right 模块：与 shift_left 模块相对应，这个模块实现了向右移位的功能。它同样接收一个32位的输入 din 和一个5位的移位量 shamt，以及一个额外的输入 AL（算术左移标志）。根据 shamt 的值，输入 din 向右移动相应的位数。在移位过程中，最高位的填充取决于 AL 信号的值。模块内部也使用了一系列 chose_2to1 模块来实现逐级移位，并将结果输出到 dout。
    ```verilog
    module shift_right(
        output [31:0] dout,
        input [31:0] din,
        input [4:0] shamt,
        input AL
        );
        wire [31:0] r2;
        wire [31:0] r4;
        wire [31:0] r8;
        wire [31:0] r16;
        /*
        python3
        j = 1
        for i in range(0, 32):
            shift_l = ''
            if i + j >31:
                shift_l = str("AL & din[31]")
            else:
                shift_l = "din[" + str(i+j) + "]"
            print("chose_2to1 l2_" + str(i) + "(")
            print("    .a(din[" + str(i) + "]),")
            print("    .b(" + shift_l + "),")
            print("    .c(shamt[0]),")
            print("    .o(l2["  + str(i) + "])")
            print(");")

        j = 2
        for i in range(0, 32):
            shift_l = ''
            if i + j >31:
                shift_l = str("AL & din[31]")
            else:
                shift_l = "l2[" + str(i+j) + "]"
            print("chose_2to1 l4_" + str(i) + "(")
            print("    .a(l2[" + str(i) + "]),")
            print("    .b(" + shift_l + "),")
            print("    .c(shamt[1]),")
            print("    .o(l4["  + str(i) + "])")
            print(");")

        j = 4
        for i in range(0, 32):
            shift_l = ''
            if i + j >31:
                shift_l = str("AL & din[31]")
            else:
                shift_l = "l4[" + str(i+j) + "]"
            print("chose_2to1 l8_" + str(i) + "(")
            print("    .a(l4[" + str(i) + "]),")
            print("    .b(" + shift_l + "),")
            print("    .c(shamt[2]),")
            print("    .o(l8["  + str(i) + "])")
            print(");")

        j = 8
        for i in range(0, 32):
            shift_l = ''
            if i + j >31:
                shift_l = str("AL & din[31]")
            else:
                shift_l = "l8[" + str(i+j) + "]"
            print("chose_2to1 l16_" + str(i) + "(")
            print("    .a(l8[" + str(i) + "]),")
            print("    .b(" + shift_l + "),")
            print("    .c(shamt[3]),")
            print("    .o(l16["  + str(i) + "])")
            print(");")

        j = 16
        for i in range(0, 32):
            shift_l = ''
            if i + j >31:
                shift_l = str("AL & din[31]")
            else:
                shift_l = "l16[" + str(i+j) + "]"
            print("chose_2to1 l32_" + str(i) + "(")
            print("    .a(l16[" + str(i) + "]),")
            print("    .b(" + shift_l + "),")
            print("    .c(shamt[4]),")
            print("    .o(dout["  + str(i) + "])")
            print(");")
        */
        //...
        //生成的代码过长，不在此附上
    endmodule
    ```
-   barrelsft32 模块：这是整个桶形移位器的主模块，它整合了左右移位的功能。模块接收一个32位的输入 din，一个5位的移位量 shamt，以及两个控制信号 LR（左移/右移选择）和 AL（算术左移标志）。根据 LR 的值，模块将选择使用 shift_left 或 shift_right 模块的输出。最终，通过一系列的 chose_2to1 模块，模块将左移和右移的结果根据 LR 信号的选择合并，并输出到 dout。
    ```verilog
    module barrelsft32(
        output [31:0] dout,
        input [31:0] din,
        input [4:0] shamt,   
        input LR,           
        input AL       
    );
    //add your code here
        wire [31:0] S_L;
        wire [31:0] S_R;
        shift_left SL(
            .dout(S_L),
            .din(din),
            .shamt(shamt)
        );
        shift_right SR(
            .dout(S_R),
            .din(din),
            .shamt(shamt),
            .AL(AL)
        );
        /*
        python3
        for i in range(0, 32):
            print("chose_2to1 LR_{}(".format(str(i)))
            print("    .a(S_R[{}]),".format(str(i)))
            print("    .b(S_L[{}]),".format(str(i)))
            print("    .c(LR),")
            print("    .o(dout[{}])".format(str(i)))
            print(");")
        */
        //生成出的代码长度过长，不在此附上
    endmodule
    ```
### 仿真
仿真思路为，重复多次随机输入，检查模块输出与测试脚本计算结果是否相同：
```verilog
`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: 
// 
// Create Date: 2023/09/17 22:03:05
// Design Name: 
// Module Name: barrelsft32_tb
// Project Name: 
// Target Devices: 
// Tool Versions: 
// Description: 
// 
// Dependencies: 
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
//////////////////////////////////////////////////////////////////////////////////


module barrelsft32_tb( );
 parameter N = 32;      // Operand widths
 integer SEED;    // Change for a different random sequence
 wire [N-1:0] DOUT;
 reg signed [N-1:0] DIN;  //�������óɴ��������������������Ƴ���
 reg [4:0] SHAMT;      //�ƶ�λ��
 reg LR;               // LR=1 ʱ����,LR=0 ʱ����
 reg AL;              // AL=1 ʱ��������,AR=0 ʱ�߼�����
  integer i, sh, errors;
  reg [N-1:0] xpectS; 
 
  barrelsft32 barrelsft32_inst(.dout(DOUT),.din(DIN),.shamt(SHAMT),.LR(LR),.AL(AL));

  task checksh;   // Task to compare barrelsft32_inst output (DOUT) with expected (xpectS)
   input LR,AL;
   begin
      xpectS=((LR==1) ? ((DIN << SHAMT) ):((AL==1) ?(DIN >>> SHAMT ):(DIN >> SHAMT)));
        if (xpectS!==DOUT) begin
        errors = errors + 1;
        $display("Error: LR=%1B,AL=%1B,SHAMT=%5b, DIN=%32b, want= %32b, got= %32b", LR, AL, SHAMT,DIN, xpectS, DOUT);
      end
    end
  endtask
  
  initial begin
    $dumpfile("barrelsft32_tb.vcd");
    $dumpvars(0, barrelsft32_tb);
    SEED = $time;
    errors = 0; DIN = $random(SEED);
    for (i=0; i<2500; i=i+1) begin      // Test 2500 random input data vectors
      DIN = $random;                    // Apply random data input
      for (sh=1; sh<=N-1; sh=sh+1) begin // Test all possible shift amounts
        SHAMT = sh;                         // Apply shift amount
                                       
        LR=1'b0;AL=1'b0; #10  ; checksh(LR,AL);
        LR=1'b0;AL=1'b1; #10  ; checksh(LR,AL);
        LR=1'b1;AL=1'b0; #10  ; checksh(LR,AL);
        LR=1'b1;AL=1'b1; #10  ; checksh(LR,AL);
      end
    end
    $display("BarrelShifter32 test done, %0d errors.", errors); $fflush; 
    $stop(1);
  end
endmodule
```

使用上述makefile脚本和如下指令调用iverilog进编译和行仿真得到波形文件：

```bash
make module module_name=barrelsft32
```
命令行输出如下：
```shell
iverilog barrelsft32_tb.v barrelsft32.v -o barrelsft32_sim.vvp
vvp -n barrelsft32_sim.vvp -lxt2
LXT2 info: dumpfile barrelsft32_tb.vcd opened for output.
BarrelShifter32 test done, 0 errors.
```
仿真没有发现问题。

使用GTKWave打开仿真生成的波形文件：

```shell
gtkwave ./barrelsft32_tb.vcd 
```
![image-20240312163320726](./截屏2024-03-24%2014.56.43.png)

可以看到仿真结果符合预期，模块可以按照预期工作。

仿真结果符合预期。


## 3. 32 位 ALU

### 整体设计

通过将若干个模块，如加法器和与门阵列、或门阵列多路选选择器相连实现按照ALUctr信号输出想要的结果。

### 模块设计

该设计由1个模块组成：
-   ALU32 模块：
    - 功能：作为顶层模块，ALU32根据控制信号aluctr选择- 并执行不同的算术或逻辑操作。
    - 输入：两个32位数据输入dataa和datab，4位控制信号aluctr。
    - 输出：32位结果result，零标志zero。
    - 内部逻辑：
        - 使用Adder32模块执行加法和减法操作。
        - 使用barrelsft32模块执行逻辑右移位操作。
        - 通过多路选择器（由output_BUS数组和OPctr控制）来选择不同的操作结果作为最终输出。
        - 生成其他控制信号，如SFTctr、ALctr、SUBctr和SIGctr，用于控制ALU的行为。
    ```verilog
    module ALU32(
        output  [31:0] result,     
        output  zero,              
        input   [31:0] dataa,     
        input   [31:0] datab,      
        input   [3:0] aluctr       
        ); 
        //add your code here

        wire [31:0] output_BUS [0:7];
        wire OF_adder, SF_adder, CF_adder, COUT_adder;
        wire SFTctr, ALctr, SUBctr, SIGctr;
        wire [2:0] OPctr;
        wire [1:0] mux_1;
        assign mux_1[0] = SUBctr ^ COUT_adder;
        assign mux_1[1] = OF_adder ^ SF_adder;
        assign SFTctr = (aluctr == 4'b0001) ? 1'b1 : 1'b0;
        assign ALctr = (aluctr == 4'b1101) ? 1'b1 : 1'b0;
        assign SUBctr = (aluctr == 4'b0010 || aluctr == 4'b0011 || aluctr == 4'b1000) ? 1'b1 : 1'b0;
        assign SIGctr = (aluctr == 4'b0010) ? 1'b1 : 1'b0;
        assign OPctr = (aluctr == 4'b0000 || aluctr == 4'b1000) ? 3'b000 : 
                        ((aluctr == 4'b0001 || aluctr == 4'b1101) ? 3'b100 : 
                        ((aluctr == 4'b0010 || aluctr == 4'b0011) ? 3'b110 : 
                        ((aluctr == 4'b0100) ? 3'b011 : 
                        ((aluctr == 4'b0101 || aluctr == 4'b1101) ? 3'b100 : 
                        ((aluctr == 4'b0110) ? 3'b010 : 
                        ((aluctr == 4'b0111) ? 3'b001 : 3'b101))))));
        Adder32 my_adder(
            .f(output_BUS[0]),
            .OF(OF_adder),
            .SF(SF_adder), 
            .ZF(zero), 
            .CF(CF_adder),
            .cout(COUT_adder),
            .x(dataa),
            .y(datab),
            .sub(SUBctr)
        );    
        barrelsft32 my_barrel(
            .dout(output_BUS[4]),
            .din(dataa),
            .shamt(datab[4:0]),   
            .LR(SFTctr),           
            .AL(ALctr)   
        );
        assign output_BUS[1] = dataa & datab;
        assign output_BUS[2] = dataa | datab;
        assign output_BUS[3] = dataa ^ datab;
        assign output_BUS[5] = datab;
        assign output_BUS[6] = {31'b0000000000000000000000000, (mux_1[SIGctr])};
        assign output_BUS[7] = 32'b00000000000000000000000000;
        assign result = output_BUS[OPctr];
    endmodule    
    ```

### 仿真
仿真脚本思路为，随机输入并检查模块输出是否与脚本的计算结果相同：
```verilog
`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: 
// 
// Create Date: 2023/09/17 22:35:58
// Design Name: 
// Module Name: ALU32_tb
// Project Name: 
// Target Devices: 
// Tool Versions: 
// Description: 
// 
// Dependencies: 
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
//////////////////////////////////////////////////////////////////////////////////


module ALU32_tb(    );
  parameter N = 32;           
  wire [N-1:0] Result;              //32λ������
  wire zero;                         //���Ϊ0��־λ
  reg [N-1:0]  Data_A, Data_B;     //32λ��������,�͵�ALU�˿�A
  reg [3:0]   ALUctr;             //4λALU���������ź�
  integer i, errors;
  reg [N-1:0] TempS;
  reg [4:0] shamt;
//  reg tempZero;
  reg less;
  reg signed [31:0] tempdata_a,tempdata_b;
  
  parameter Addctr  = 4'b0000,   // ���岻ͬ����Ŀ�����
             Sllctr  = 4'b0001, 
             Sltctr  = 4'b0010, 
             Sltuctr = 4'b0011, 
             Xorctr  = 4'b0100, 
             Srlctr  = 4'b0101, 
             Orctr   = 4'b0110, 
             Andctr  = 4'b0111, 
             Subctr  = 4'b1000, 
             Sractr  = 4'b1101, 
             Luictr  = 4'b1111; 


ALU32 ALU32_inst(.result(Result),.zero(zero),.dataa(Data_A),.datab(Data_B),.aluctr(ALUctr));

  task checkalu;
    begin
    case (ALUctr)
    Addctr: begin 
                 TempS=Data_A+Data_B;   //�ӷ�����
                 if (TempS!=Result) 
                  begin     
                       errors = errors + 1;
                      $display("ERROR: ALUctr,Data_A,Data_B = %4b,%8h,%8h, want= %8h, got=%8h,%1b." ,
                      ALUctr, Data_A, Data_B, TempS, Result,zero);                 
                  end
             end
    Sllctr: begin 
                 shamt=Data_B[4:0];
                 TempS=Data_A << shamt;   //��������
                 if (TempS!=Result) 
                  begin     
                       errors = errors + 1;
                      $display("ERROR: ALUctr,Data_A,Data_B = %4b,%8h,%8h, want= %8h, got=%8h,%1b." ,
                      ALUctr, Data_A, Data_B, TempS, Result,zero);                 
                  end
             end
    Sltctr: begin                 //��������С�ڱȽ�����
                 tempdata_a=Data_A;
                 tempdata_b=Data_B;
                 less=tempdata_a < tempdata_b;
                 TempS={28'h0000000,3'b000,less};
                 if (TempS!=Result)
                  begin     
                       errors = errors + 1;
                      $display("ERROR: ALUctr,Data_A,Data_B = %4b,%8h,%8h, want= %8h, got=%8h,%1b." ,
                      ALUctr, Data_A, Data_B, TempS, Result,zero);                 
                  end
             end
    Sltuctr: begin                 //�޷�����С�ڱȽ�����
                 less=Data_A < Data_B;
                 TempS={28'h0000000,3'b000,less};
                 if (TempS!=Result)
                  begin     
                       errors = errors + 1;
                      $display("ERROR: ALUctr,Data_A,Data_B = %4b,%8h,%8h, want= %8h, got=%8h,%1b." ,
                      ALUctr, Data_A, Data_B, TempS, Result,zero);                 
                  end
             end
      Xorctr: begin 
                 TempS=Data_A ^ Data_B;   //�������
                 if (TempS!=Result) 
                  begin     
                       errors = errors + 1;
                      $display("ERROR: ALUctr,Data_A,Data_B = %4b,%8h,%8h, want= %8h, got=%8h,%1b." ,
                      ALUctr, Data_A, Data_B, TempS, Result,zero);                 
                  end
             end
      Srlctr: begin 
                 shamt=Data_B[4:0];
                 TempS=Data_A >> shamt;   //�߼���������
                 if (TempS!=Result) 
                  begin     
                       errors = errors + 1;
                      $display("ERROR: ALUctr,Data_A,Data_B = %4b,%8h,%8h, want= %8h, got=%8h,%1b." ,
                      ALUctr, Data_A, Data_B, TempS, Result,zero);                 
                  end
             end
      Orctr: begin 
                 TempS=Data_A | Data_B;   //������
                 if (TempS!=Result) 
                  begin     
                       errors = errors + 1;
                      $display("ERROR: ALUctr,Data_A,Data_B = %4b,%8h,%8h, want= %8h, got=%8h,%1b." ,
                      ALUctr, Data_A, Data_B, TempS, Result,zero);                 
                  end
             end
      Andctr: begin 
                 TempS=Data_A & Data_B;   //������
                 if (TempS!=Result) 
                  begin     
                       errors = errors + 1;
                      $display("ERROR: ALUctr,Data_A,Data_B = %4b,%8h,%8h, want= %8h, got=%8h,%1b." ,
                      ALUctr, Data_A, Data_B, TempS, Result,zero);                 
                  end
             end
      Subctr: begin 
                 TempS=Data_A-Data_B;   //��������
                 if (TempS!=Result) 
                  begin     
                       errors = errors + 1;
                      $display("ERROR: ALUctr,Data_A,Data_B = %4b,%8h,%8h, want= %8h, got=%8h,%1b." ,
                      ALUctr, Data_A, Data_B, TempS, Result,zero);                 
                  end
             end
      Sractr: begin 
                 shamt=Data_B[4:0];
                 TempS=tempdata_a >>> shamt;   //������������
                 if (TempS!=Result) 
                  begin     
                       errors = errors + 1;
                      $display("ERROR: ALUctr,Data_A,Data_B = %4b,%8h,%8h, want= %8h, got=%8h,%1b." ,
                      ALUctr, Data_A, Data_B, TempS, Result,zero);                 
                  end
             end
    Luictr: begin 
                 TempS=Data_B;   //ȡ������B
                 if (TempS!=Result) 
                  begin     
                       errors = errors + 1;
                      $display("ERROR: ALUctr,Data_A,Data_B = %4b,%8h,%8h, want= %8h, got=%8h,%1b." ,
                      ALUctr, Data_A, Data_B, TempS, Result,zero);                 
                  end
             end
           
             
    endcase
    end
  endtask
  integer SEED;
  initial begin
     SEED = $time;
     $dumpfile("ALU32_tb.vcd");
     $dumpvars(0, ALU32_tb);
    errors = 0;
           Data_A = $random(SEED);                        // Set pattern based on seed parameter
   for (i=0; i<10000; i=i+1) begin                //����10000��
          Data_B = ~Data_A; 
          ALUctr = Addctr;  #10 ; checkalu;     
          ALUctr = Sllctr;  #10 ; checkalu;     
          ALUctr = Sltctr;  #10 ; checkalu;     
          ALUctr = Sltuctr; #10 ; checkalu;     
          ALUctr = Xorctr;  #10 ; checkalu;     
          ALUctr = Srlctr;  #10 ; checkalu;     
          ALUctr = Orctr;   #10 ; checkalu;     
          ALUctr = Subctr;  #10 ; checkalu;     
          ALUctr = Sractr;  #10 ; checkalu;     
          ALUctr = Luictr;  #10 ; checkalu;     
          Data_B = Data_A; 
          ALUctr = Addctr;  #10 ; checkalu;     
          ALUctr = Sllctr;  #10 ; checkalu;     
          ALUctr = Sltctr;  #10 ; checkalu;     
          ALUctr = Sltuctr; #10 ; checkalu;     
          ALUctr = Xorctr;  #10 ; checkalu;     
          ALUctr = Srlctr;  #10 ; checkalu;     
          ALUctr = Orctr;   #10 ; checkalu;     
          ALUctr = Subctr;  #10 ; checkalu;     
          ALUctr = Sractr;  #10 ; checkalu;     
          ALUctr = Luictr;  #10 ; checkalu;     
          Data_A = $random; Data_B= $random;                          // Get random number, maybe > 32 bits wide
          ALUctr = Addctr;  #10 ; checkalu;     
          ALUctr = Sllctr;  #10 ; checkalu;     
          ALUctr = Sltctr;  #10 ; checkalu;     
          ALUctr = Sltuctr; #10 ; checkalu;     
          ALUctr = Xorctr;  #10 ; checkalu;     
          ALUctr = Srlctr;  #10 ; checkalu;     
          ALUctr = Orctr;   #10 ; checkalu;     
          ALUctr = Subctr;  #10 ; checkalu;     
          ALUctr = Sractr;  #10 ; checkalu;     
          ALUctr = Luictr;  #10 ; checkalu;     
    end
    $display("ALU32 test done. Errors: %0d .", errors);
    $stop(1);
  end




/*
     initial begin
         #10 begin Data_A=$random(SEED); Data_B=$random; aluctr=4'b0000;end
         
         #20 aluctr=4'b0001;
         #20 aluctr=4'b0010;
         #20 aluctr=4'b0011;
         #20 aluctr=4'b0100;
         #20 aluctr=4'b0101;
         #20 aluctr=4'b0110;
         #20 aluctr=4'b0111;
         #20 aluctr=4'b1000;
         #20 aluctr=4'b1101;
         #20 aluctr=4'b1111;
         #50 begin a=32'h80000000; b=32'h7fffffff; aluctr=4'b0010; end
         #20 aluctr=4'b0011; 
         #20 aluctr=4'b0100;
         #20 aluctr=4'b0101;
         #20 aluctr=4'b0110;
         #20 aluctr=4'b0111;
         #20 aluctr=4'b1000;
         #50 begin a=32'h00000000; b=32'hffffffff; aluctr=4'b0010; end
         #20 aluctr=4'b0011; 
         #20 aluctr=4'b0100;
         #20 aluctr=4'b0101;
         #20 aluctr=4'b0110;
         #20 aluctr=4'b0111;
         #20 aluctr=4'b1000;
         #20  $stop;
 end
*/
endmodule

```

使用如下命令进行仿真：
```shell
iverilog ./Adder32.v ./barrelsft32.v ./ALU32.v ./ALU32_tb.v -o ALU32_tb_sim.vvp
vvp -n ALU32_tb_sim.vvp -lxt2
```
命令行输出如下：
```shell
iverilog ./Adder32.v ./barrelsft32.v ./ALU32.v ./ALU32_tb.v -o ALU32_tb_sim.vvp
vvp -n ALU32_tb_sim.vvp -lxt2
LXT2 info: dumpfile ALU32_tb.vcd opened for output.
ALU32 test done. Errors: 0 .
```
可见没有发异常。
使用gtkwave打开生成的波形：
```shell
gtkwave ./ALU32_tb.vcd 
```
![](./截屏2024-03-24%2015.19.17.png)
波形图也没有异常，可以认为模块在模拟中可以正常工作。

### 验证

为了能够在实验板进行验证，分别使用 4 位输入开关表示输入端 a 和 b，使用 4 位输入开关表示 4 位
ALU 控制码，32 位运算结果现在 8 个七段数码管上，运算结果的低 16 位输出到 16 个 led 指示灯，结果为
0 的标志位输出到 3 色 led 的蓝色指示灯。
上级模块和约束如下：
```verilog
module ALU32_top(
    output [6:0] segs,           
    output [7:0] AN,            
    output  [15:0] result_l,       
    output  zero,            
    input   [3:0] data_a,          
    input   [3:0] data_b,     
    input   [3:0] aluctr,    
    input   clk
); 
//add your code here
    wire [31:0] ALU_result;
    ALU32 ALU_0(
        .result(ALU_result),     
        .zero(zero),              
        .dataa({data_a, data_a, data_a, data_a, data_a, data_a, data_a, data_a}),     
        .datab({data_b, data_b, data_b, data_b, data_b, data_b, data_b, data_b}),      
        .aluctr(aluctr)       
    ); 
    assign result_l = ALU_result[15:0];
    seg_display seg0(
        .I0(ALU_result[31:28]),
        .I1(ALU_result[27:24]),
        .I2(ALU_result[23:20]),
        .I3(ALU_result[19:16]),
        .I4(ALU_result[15:12]),
        .I5(ALU_result[11:8]),
        .I6(ALU_result[7:4]),
        .I7(ALU_result[3:0]),
        .clk(clk),
        .segs(segs),           
        .AN(AN)  
    );
endmodule
```
```verilog
set_property -dict { PACKAGE_PIN E3    IOSTANDARD LVCMOS33 } [get_ports { clk }]; #IO_L12P_T1_MRCC_35 Sch=clk100mhz
set_property -dict { PACKAGE_PIN J15   IOSTANDARD LVCMOS33 } [get_ports { data_a[0] }]; #IO_L24N_T3_RS0_15 Sch=sw[0]
set_property -dict { PACKAGE_PIN L16   IOSTANDARD LVCMOS33 } [get_ports { data_a[1] }]; #IO_L3N_T0_DQS_EMCCLK_14 Sch=sw[1]
set_property -dict { PACKAGE_PIN M13   IOSTANDARD LVCMOS33 } [get_ports { data_a[2] }]; #IO_L6N_T0_D08_VREF_14 Sch=sw[2]
set_property -dict { PACKAGE_PIN R15   IOSTANDARD LVCMOS33 } [get_ports { data_a[3] }]; #IO_L13N_T2_MRCC_14 Sch=sw[3]
set_property -dict { PACKAGE_PIN R17   IOSTANDARD LVCMOS33 } [get_ports { data_b[0] }]; #IO_L12N_T1_MRCC_14 Sch=sw[4]
set_property -dict { PACKAGE_PIN T18   IOSTANDARD LVCMOS33 } [get_ports { data_b[1] }]; #IO_L7N_T1_D10_14 Sch=sw[5]
set_property -dict { PACKAGE_PIN U18   IOSTANDARD LVCMOS33 } [get_ports { data_b[2] }]; #IO_L17N_T2_A13_D29_14 Sch=sw[6]
set_property -dict { PACKAGE_PIN R13   IOSTANDARD LVCMOS33 } [get_ports { data_b[3] }]; #IO_L5N_T0_D07_14 Sch=sw[7]
set_property -dict { PACKAGE_PIN H6    IOSTANDARD LVCMOS33 } [get_ports { aluctr[0] }]; #IO_L24P_T3_35 Sch=sw[12]
set_property -dict { PACKAGE_PIN U12   IOSTANDARD LVCMOS33 } [get_ports { aluctr[1] }]; #IO_L20P_T3_A08_D24_14 Sch=sw[13]
set_property -dict { PACKAGE_PIN U11   IOSTANDARD LVCMOS33 } [get_ports { aluctr[2] }]; #IO_L19N_T3_A09_D25_VREF_14 Sch=sw[14]
set_property -dict { PACKAGE_PIN V10   IOSTANDARD LVCMOS33 } [get_ports { aluctr[3] }]; #IO_L21P_T3_DQS_14 Sch=sw[15]
set_property -dict { PACKAGE_PIN H17   IOSTANDARD LVCMOS33 } [get_ports { result_l[0] }]; #IO_L18P_T2_A24_15 Sch=led[0]
set_property -dict { PACKAGE_PIN K15   IOSTANDARD LVCMOS33 } [get_ports { result_l[1] }]; #IO_L24P_T3_RS1_15 Sch=led[1]
set_property -dict { PACKAGE_PIN J13   IOSTANDARD LVCMOS33 } [get_ports { result_l[2] }]; #IO_L17N_T2_A25_15 Sch=led[2]
set_property -dict { PACKAGE_PIN N14   IOSTANDARD LVCMOS33 } [get_ports { result_l[3] }]; #IO_L8P_T1_D11_14 Sch=led[3]
set_property -dict { PACKAGE_PIN R18   IOSTANDARD LVCMOS33 } [get_ports { result_l[4] }]; #IO_L7P_T1_D09_14 Sch=led[4]
set_property -dict { PACKAGE_PIN V17   IOSTANDARD LVCMOS33 } [get_ports { result_l[5] }]; #IO_L18N_T2_A11_D27_14 Sch=led[5]
set_property -dict { PACKAGE_PIN U17   IOSTANDARD LVCMOS33 } [get_ports { result_l[6] }]; #IO_L17P_T2_A14_D30_14 Sch=led[6]
set_property -dict { PACKAGE_PIN U16   IOSTANDARD LVCMOS33 } [get_ports { result_l[7] }]; #IO_L18P_T2_A12_D28_14 Sch=led[7]
set_property -dict { PACKAGE_PIN V16   IOSTANDARD LVCMOS33 } [get_ports { result_l[8] }]; #IO_L16N_T2_A15_D31_14 Sch=led[8]
set_property -dict { PACKAGE_PIN T15   IOSTANDARD LVCMOS33 } [get_ports { result_l[9] }]; #IO_L14N_T2_SRCC_14 Sch=led[9]
set_property -dict { PACKAGE_PIN U14   IOSTANDARD LVCMOS33 } [get_ports { result_l[10] }]; #IO_L22P_T3_A05_D21_14 Sch=led[10]
set_property -dict { PACKAGE_PIN T16   IOSTANDARD LVCMOS33 } [get_ports { result_l[11] }]; #IO_L15N_T2_DQS_DOUT_CSO_B_14 Sch=led[11]
set_property -dict { PACKAGE_PIN V15   IOSTANDARD LVCMOS33 } [get_ports { result_l[12] }]; #IO_L16P_T2_CSI_B_14 Sch=led[12]
set_property -dict { PACKAGE_PIN V14   IOSTANDARD LVCMOS33 } [get_ports { result_l[13] }]; #IO_L22N_T3_A04_D20_14 Sch=led[13]
set_property -dict { PACKAGE_PIN V12   IOSTANDARD LVCMOS33 } [get_ports { result_l[14] }]; #IO_L20N_T3_A07_D23_14 Sch=led[14]
set_property -dict { PACKAGE_PIN V11   IOSTANDARD LVCMOS33 } [get_ports { result_l[15] }]; #IO_L21N_T3_DQS_A06_D22_14 Sch=led[15]
set_property -dict { PACKAGE_PIN R12   IOSTANDARD LVCMOS33 } [get_ports { zero }]; #IO_L5P_T0_D06_14 Sch=led16_b
set_property -dict { PACKAGE_PIN T10   IOSTANDARD LVCMOS33 } [get_ports { segs[0] }]; #IO_L24N_T3_A00_D16_14 Sch=ca
set_property -dict { PACKAGE_PIN R10   IOSTANDARD LVCMOS33 } [get_ports { segs[1] }]; #IO_25_14 Sch=cb
set_property -dict { PACKAGE_PIN K16   IOSTANDARD LVCMOS33 } [get_ports { segs[2] }]; #IO_25_15 Sch=cc
set_property -dict { PACKAGE_PIN K13   IOSTANDARD LVCMOS33 } [get_ports { segs[3] }]; #IO_L17P_T2_A26_15 Sch=cd
set_property -dict { PACKAGE_PIN P15   IOSTANDARD LVCMOS33 } [get_ports { segs[4] }]; #IO_L13P_T2_MRCC_14 Sch=ce
set_property -dict { PACKAGE_PIN T11   IOSTANDARD LVCMOS33 } [get_ports { segs[5] }]; #IO_L19P_T3_A10_D26_14 Sch=cf
set_property -dict { PACKAGE_PIN L18   IOSTANDARD LVCMOS33 } [get_ports { segs[6] }]; #IO_L4P_T0_D04_14 Sch=cg
set_property -dict { PACKAGE_PIN J17   IOSTANDARD LVCMOS33 } [get_ports { AN[0] }]; #IO_L23P_T3_FOE_B_15 Sch=an[0]
set_property -dict { PACKAGE_PIN J18   IOSTANDARD LVCMOS33 } [get_ports { AN[1] }]; #IO_L23N_T3_FWE_B_15 Sch=an[1]
set_property -dict { PACKAGE_PIN T9    IOSTANDARD LVCMOS33 } [get_ports { AN[2] }]; #IO_L24P_T3_A01_D17_14 Sch=an[2]
set_property -dict { PACKAGE_PIN J14   IOSTANDARD LVCMOS33 } [get_ports { AN[3] }]; #IO_L19P_T3_A22_15 Sch=an[3]
set_property -dict { PACKAGE_PIN P14   IOSTANDARD LVCMOS33 } [get_ports { AN[4] }]; #IO_L8N_T1_D12_14 Sch=an[4]
set_property -dict { PACKAGE_PIN T14   IOSTANDARD LVCMOS33 } [get_ports { AN[5] }]; #IO_L14P_T2_SRCC_14 Sch=an[5]
set_property -dict { PACKAGE_PIN K2    IOSTANDARD LVCMOS33 } [get_ports { AN[6] }]; #IO_L23P_T3_35 Sch=an[6]
set_property -dict { PACKAGE_PIN U13   IOSTANDARD LVCMOS33 } [get_ports { AN[7] }]; #IO_L23N_T3_A02_D18_14 Sch=an[7]
```
烧录进开发版后开发版行为如下：
![](./ALU32_photo/IMG_0904.jpg)
0+0=0,ZF=1
![](./ALU32_photo/IMG_0905.jpg)
1+3 = 4
![](./ALU32_photo/IMG_0906.jpg)
1<<1 = 2
![](./ALU32_photo/IMG_0907.jpg)
1<1 == 0
![](./ALU32_photo/IMG_0908.jpg)
2>1 == 1
![](./ALU32_photo/IMG_0910.jpg)
无符号数比较
![](./ALU32_photo/IMG_0912.jpg)
有符号数比较，负数<正数 == 0
![](./ALU32_photo/IMG_0913.jpg)
1^1 == 0
![](./ALU32_photo/IMG_0914.jpg)
3^1 == 2
![](./ALU32_photo/IMG_0915.jpg)
3 or 6 == 7
![](./ALU32_photo/IMG_0917.jpg)
3 and 6 == 2
![](./ALU32_photo/IMG_0918.jpg)
7 - 3 == 4
![](./ALU32_photo/IMG_0919.jpg)
算数右移
![](./ALU32_photo/IMG_0920.jpg)
取操作数b
### 错误现象及分析

实验中没有遇到错误。

---

## 思考题

### 1.分析 32 位 ALU 的资源占用情况。

分析如下：
![](./屏幕截图%202024-03-24%20113740.png)
![](./屏幕截图%202024-03-24%20113824.png)

该寄存器占用资源很少，只有不超过0.77%的逻辑片资源站占用。

### 2. 如果比较运算直接使用组合电路比较器来实现，则 32 位 ALU 电路原理图需要做哪些修改?
直接将两个输入连接到一个组合电路比较器上，比较器输出连接到输出多路选择器对应比较操作的位置。

### 3. 查找资料说明还有哪些并行加法器的设计方法，并详细介绍其中一种方法。
还有一些并行加法器，如：
- 进位跳过加法器（Carry-Skip Adder）
- 进位旁路加法器（Carry Bypass Adder）
- 进位选择加法器（Carry-Select Adder）
- 条件和加法器（Conditional-Sum Adder）
- 前瞻进位加法器（Lookahead Carry Adder）
其中进位跳过加法器是一种高速加法器设计，它通过在加法器的某些部分引入旁路逻辑来加速进位的传播，从而减少总体的加法延迟。这种加法器特别适合于位数较多的情况，因为它能有效地缩短进位传播的关键路径。

其中CSA的工作原理如下：
- CSA由多个固定位宽的块组成，每个块内部的进位信号逐位传递。 
- 块与块之间的进位可以通过旁路逻辑直接传播，而不需要经过每个全加器，这样就可以跳过内部的进位链。
- 当一个块内所有的进位生成逻辑（P）都为1时，表示该块可以产生进位，此时进位信号可以直接从该块的开始跳到结束，而不需要逐位传递。

### 4. 简述实现单精度浮点数加减法运算部件的设计方法。
其流程大致如下：
- 将两个浮点数的符号、指数和尾数分离，并恢复隐藏的1。
- 对阶：根据两个数的指数差值，对尾数进行移动操作，使得它们的指数相同。
- 尾数加减：执行尾数的加减运算。（如果是减法，使用补码运算进行）。
- 规格化：对结果进行规格化处理，确保尾数在预定的范围内。
- 舍入：根据IEEE标准，对结果进行舍入处理。
- 最后将计算后的符号、指数和尾数重新组合成浮点数格式。
