Fitter report for sd_audio
Thu Nov 24 16:27:11 2016
Quartus II 64-Bit Version 12.1 Build 177 11/07/2012 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Fitter Netlist Optimizations
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Bidir Pins
 16. Dual Purpose and Dedicated Pins
 17. I/O Bank Usage
 18. All Package Pins
 19. PLL Summary
 20. PLL Usage
 21. Fitter Resource Utilization by Entity
 22. Delay Chain Summary
 23. Pad To Core Delay Chain Fanout
 24. Control Signals
 25. Global & Other Fast Signals
 26. Non-Global High Fan-Out Signals
 27. Fitter RAM Summary
 28. Other Routing Usage Summary
 29. LAB Logic Elements
 30. LAB-wide Signals
 31. LAB Signals Sourced
 32. LAB Signals Sourced Out
 33. LAB Distinct Inputs
 34. I/O Rules Summary
 35. I/O Rules Details
 36. I/O Rules Matrix
 37. Fitter Device Options
 38. Operating Settings and Conditions
 39. Estimated Delay Added for Hold Timing Summary
 40. Estimated Delay Added for Hold Timing Details
 41. Fitter Messages
 42. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------+
; Fitter Summary                                                                 ;
+------------------------------------+-------------------------------------------+
; Fitter Status                      ; Successful - Thu Nov 24 16:27:11 2016     ;
; Quartus II 64-Bit Version          ; 12.1 Build 177 11/07/2012 SJ Full Version ;
; Revision Name                      ; sd_audio                                  ;
; Top-level Entity Name              ; sd_audio                                  ;
; Family                             ; Cyclone IV E                              ;
; Device                             ; EP4CE6F17C8                               ;
; Timing Models                      ; Final                                     ;
; Total logic elements               ; 822 / 6,272 ( 13 % )                      ;
;     Total combinational functions  ; 755 / 6,272 ( 12 % )                      ;
;     Dedicated logic registers      ; 525 / 6,272 ( 8 % )                       ;
; Total registers                    ; 525                                       ;
; Total pins                         ; 13 / 180 ( 7 % )                          ;
; Total virtual pins                 ; 0                                         ;
; Total memory bits                  ; 131,072 / 276,480 ( 47 % )                ;
; Embedded Multiplier 9-bit elements ; 0 / 30 ( 0 % )                            ;
; Total PLLs                         ; 1 / 2 ( 50 % )                            ;
+------------------------------------+-------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CE6F17C8                           ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 2.71        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-4 processors         ;  25.0%      ;
+----------------------------+-------------+


+------------------------------------+
; I/O Assignment Warnings            ;
+-----------+------------------------+
; Pin Name  ; Reason                 ;
+-----------+------------------------+
; SD_clk    ; Missing drive strength ;
; SD_cs     ; Missing drive strength ;
; SD_datain ; Missing drive strength ;
; DACDAT    ; Missing drive strength ;
; I2C_SCLK  ; Missing drive strength ;
; I2C_SDAT  ; Missing drive strength ;
+-----------+------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                              ;
+------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+-------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                           ; Action          ; Operation        ; Reason              ; Node Port ; Node Port Name ; Destination Node                                                                                      ; Destination Port ; Destination Port Name ;
+------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+-------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; ram_rw_control:ram_rw_control_inst|wav_data[0] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ram_rw_control:ram_rw_control_inst|altsyncram:myram_rtl_1|altsyncram_m6d1:auto_generated|ram_block1a0 ; PORTBDATAOUT     ;                       ;
; ram_rw_control:ram_rw_control_inst|wav_data[1] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ram_rw_control:ram_rw_control_inst|altsyncram:myram_rtl_1|altsyncram_m6d1:auto_generated|ram_block1a1 ; PORTBDATAOUT     ;                       ;
; ram_rw_control:ram_rw_control_inst|wav_data[2] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ram_rw_control:ram_rw_control_inst|altsyncram:myram_rtl_1|altsyncram_m6d1:auto_generated|ram_block1a2 ; PORTBDATAOUT     ;                       ;
; ram_rw_control:ram_rw_control_inst|wav_data[3] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ram_rw_control:ram_rw_control_inst|altsyncram:myram_rtl_1|altsyncram_m6d1:auto_generated|ram_block1a3 ; PORTBDATAOUT     ;                       ;
; ram_rw_control:ram_rw_control_inst|wav_data[4] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ram_rw_control:ram_rw_control_inst|altsyncram:myram_rtl_1|altsyncram_m6d1:auto_generated|ram_block1a4 ; PORTBDATAOUT     ;                       ;
; ram_rw_control:ram_rw_control_inst|wav_data[5] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ram_rw_control:ram_rw_control_inst|altsyncram:myram_rtl_1|altsyncram_m6d1:auto_generated|ram_block1a5 ; PORTBDATAOUT     ;                       ;
; ram_rw_control:ram_rw_control_inst|wav_data[6] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ram_rw_control:ram_rw_control_inst|altsyncram:myram_rtl_1|altsyncram_m6d1:auto_generated|ram_block1a6 ; PORTBDATAOUT     ;                       ;
; ram_rw_control:ram_rw_control_inst|wav_data[7] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ram_rw_control:ram_rw_control_inst|altsyncram:myram_rtl_1|altsyncram_m6d1:auto_generated|ram_block1a7 ; PORTBDATAOUT     ;                       ;
+------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+-------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 1345 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 1345 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 1333    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 12      ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in E:/AX301/18_sd_audio/output_files/sd_audio.pin.


+--------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                            ;
+---------------------------------------------+----------------------------+
; Resource                                    ; Usage                      ;
+---------------------------------------------+----------------------------+
; Total logic elements                        ; 822 / 6,272 ( 13 % )       ;
;     -- Combinational with no register       ; 297                        ;
;     -- Register only                        ; 67                         ;
;     -- Combinational with a register        ; 458                        ;
;                                             ;                            ;
; Logic element usage by number of LUT inputs ;                            ;
;     -- 4 input functions                    ; 261                        ;
;     -- 3 input functions                    ; 111                        ;
;     -- <=2 input functions                  ; 383                        ;
;     -- Register only                        ; 67                         ;
;                                             ;                            ;
; Logic elements by mode                      ;                            ;
;     -- normal mode                          ; 612                        ;
;     -- arithmetic mode                      ; 143                        ;
;                                             ;                            ;
; Total registers*                            ; 525 / 7,124 ( 7 % )        ;
;     -- Dedicated logic registers            ; 525 / 6,272 ( 8 % )        ;
;     -- I/O registers                        ; 0 / 852 ( 0 % )            ;
;                                             ;                            ;
; Total LABs:  partially or completely used   ; 61 / 392 ( 16 % )          ;
; Virtual pins                                ; 0                          ;
; I/O pins                                    ; 13 / 180 ( 7 % )           ;
;     -- Clock pins                           ; 2 / 3 ( 67 % )             ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )              ;
;                                             ;                            ;
; Global signals                              ; 3                          ;
; M9Ks                                        ; 16 / 30 ( 53 % )           ;
; Total block memory bits                     ; 131,072 / 276,480 ( 47 % ) ;
; Total block memory implementation bits      ; 147,456 / 276,480 ( 53 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 30 ( 0 % )             ;
; PLLs                                        ; 1 / 2 ( 50 % )             ;
; Global clocks                               ; 3 / 10 ( 30 % )            ;
; JTAGs                                       ; 0 / 1 ( 0 % )              ;
; CRC blocks                                  ; 0 / 1 ( 0 % )              ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )              ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )              ;
; Average interconnect usage (total/H/V)      ; 2% / 2% / 1%               ;
; Peak interconnect usage (total/H/V)         ; 5% / 5% / 6%               ;
; Maximum fan-out                             ; 468                        ;
; Highest non-global fan-out                  ; 102                        ;
; Total fan-out                               ; 4361                       ;
; Average fan-out                             ; 3.15                       ;
+---------------------------------------------+----------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                        ;
+---------------------------------------------+---------------------+--------------------------------+
; Statistic                                   ; Top                 ; hard_block:auto_generated_inst ;
+---------------------------------------------+---------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                 ; Low                            ;
;                                             ;                     ;                                ;
; Total logic elements                        ; 822 / 6272 ( 13 % ) ; 0 / 6272 ( 0 % )               ;
;     -- Combinational with no register       ; 297                 ; 0                              ;
;     -- Register only                        ; 67                  ; 0                              ;
;     -- Combinational with a register        ; 458                 ; 0                              ;
;                                             ;                     ;                                ;
; Logic element usage by number of LUT inputs ;                     ;                                ;
;     -- 4 input functions                    ; 261                 ; 0                              ;
;     -- 3 input functions                    ; 111                 ; 0                              ;
;     -- <=2 input functions                  ; 383                 ; 0                              ;
;     -- Register only                        ; 67                  ; 0                              ;
;                                             ;                     ;                                ;
; Logic elements by mode                      ;                     ;                                ;
;     -- normal mode                          ; 612                 ; 0                              ;
;     -- arithmetic mode                      ; 143                 ; 0                              ;
;                                             ;                     ;                                ;
; Total registers                             ; 525                 ; 0                              ;
;     -- Dedicated logic registers            ; 525 / 6272 ( 8 % )  ; 0 / 6272 ( 0 % )               ;
;                                             ;                     ;                                ;
; Total LABs:  partially or completely used   ; 61 / 392 ( 16 % )   ; 0 / 392 ( 0 % )                ;
;                                             ;                     ;                                ;
; Virtual pins                                ; 0                   ; 0                              ;
; I/O pins                                    ; 13                  ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 30 ( 0 % )      ; 0 / 30 ( 0 % )                 ;
; Total memory bits                           ; 131072              ; 0                              ;
; Total RAM block bits                        ; 147456              ; 0                              ;
; PLL                                         ; 0 / 2 ( 0 % )       ; 1 / 2 ( 50 % )                 ;
; M9K                                         ; 16 / 30 ( 53 % )    ; 0 / 30 ( 0 % )                 ;
; Clock control block                         ; 2 / 12 ( 16 % )     ; 1 / 12 ( 8 % )                 ;
;                                             ;                     ;                                ;
; Connections                                 ;                     ;                                ;
;     -- Input Connections                    ; 469                 ; 2                              ;
;     -- Registered Input Connections         ; 459                 ; 0                              ;
;     -- Output Connections                   ; 3                   ; 468                            ;
;     -- Registered Output Connections        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Internal Connections                        ;                     ;                                ;
;     -- Total Connections                    ; 4370                ; 477                            ;
;     -- Registered Connections               ; 2460                ; 0                              ;
;                                             ;                     ;                                ;
; External Connections                        ;                     ;                                ;
;     -- Top                                  ; 2                   ; 470                            ;
;     -- hard_block:auto_generated_inst       ; 470                 ; 0                              ;
;                                             ;                     ;                                ;
; Partition Interface                         ;                     ;                                ;
;     -- Input Ports                          ; 7                   ; 2                              ;
;     -- Output Ports                         ; 5                   ; 1                              ;
;     -- Bidir Ports                          ; 1                   ; 0                              ;
;                                             ;                     ;                                ;
; Registered Ports                            ;                     ;                                ;
;     -- Registered Input Ports               ; 0                   ; 0                              ;
;     -- Registered Output Ports              ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Port Connectivity                           ;                     ;                                ;
;     -- Input Ports driven by GND            ; 0                   ; 0                              ;
;     -- Output Ports driven by GND           ; 0                   ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                   ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                   ; 0                              ;
;     -- Input Ports with no Source           ; 0                   ; 0                              ;
;     -- Output Ports with no Source          ; 0                   ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                   ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                   ; 0                              ;
+---------------------------------------------+---------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                      ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; ADCDAT     ; B4    ; 8        ; 5            ; 24           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; ADCLRC     ; B5    ; 8        ; 5            ; 24           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; BCLK       ; A2    ; 8        ; 5            ; 24           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; DACLRC     ; A3    ; 8        ; 3            ; 24           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SD_dataout ; E15   ; 6        ; 34           ; 12           ; 0            ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; clk_50m    ; E1    ; 1        ; 0            ; 11           ; 7            ; 59                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; rst_n      ; N13   ; 5        ; 34           ; 2            ; 21           ; 50                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; DACDAT    ; B3    ; 8        ; 3            ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; I2C_SCLK  ; B1    ; 1        ; 0            ; 22           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SD_clk    ; D12   ; 7        ; 30           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SD_cs     ; D11   ; 7        ; 32           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SD_datain ; F10   ; 7        ; 23           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------+------+-----------------------------------------------------------------+---------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination ; Termination Control Block ; Location assigned by ; Load ; Output Enable Source                                            ; Output Enable Group ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------+------+-----------------------------------------------------------------+---------------------+
; I2C_SDAT ; C2    ; 1        ; 0            ; 22           ; 14           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; mywav:mywav_inst|reg_config:reg_config_inst|i2c_com:u1|reg_sdat ; -                   ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------+------+-----------------------------------------------------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; C1       ; DIFFIO_L1n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; D2       ; DIFFIO_L2p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; F4       ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; H1       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; H2       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; H5       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; J3       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; H14      ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; H13      ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; H12      ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; F16      ; DIFFIO_R3n, nCEO            ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+-----------------------------------------------------------+
; I/O Bank Usage                                            ;
+----------+-----------------+---------------+--------------+
; I/O Bank ; Usage           ; VCCIO Voltage ; VREF Voltage ;
+----------+-----------------+---------------+--------------+
; 1        ; 7 / 17 ( 41 % ) ; 3.3V          ; --           ;
; 2        ; 0 / 19 ( 0 % )  ; 2.5V          ; --           ;
; 3        ; 0 / 26 ( 0 % )  ; 2.5V          ; --           ;
; 4        ; 0 / 27 ( 0 % )  ; 2.5V          ; --           ;
; 5        ; 1 / 25 ( 4 % )  ; 3.3V          ; --           ;
; 6        ; 2 / 14 ( 14 % ) ; 3.3V          ; --           ;
; 7        ; 3 / 26 ( 12 % ) ; 3.3V          ; --           ;
; 8        ; 5 / 26 ( 19 % ) ; 3.3V          ; --           ;
+----------+-----------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A2       ; 194        ; 8        ; BCLK                                                      ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A3       ; 200        ; 8        ; DACLRC                                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A4       ; 196        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 192        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 188        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 183        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 177        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ; 175        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A10      ; 168        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 161        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 159        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ; 153        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A14      ; 155        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 167        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B1       ; 3          ; 1        ; I2C_SCLK                                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 201        ; 8        ; DACDAT                                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B4       ; 197        ; 8        ; ADCDAT                                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B5       ; 195        ; 8        ; ADCLRC                                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B6       ; 189        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 184        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 178        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ; 176        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B10      ; 169        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 162        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B12      ; 160        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B13      ; 154        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B14      ; 156        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B16      ; 141        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 5          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C2       ; 4          ; 1        ; I2C_SDAT                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C3       ; 202        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 187        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C8       ; 179        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 172        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C11      ; 163        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C14      ; 149        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 147        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C16      ; 146        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 7          ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; D3       ; 203        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D4       ; 0          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D5       ; 198        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 199        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ; 180        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 173        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 151        ; 7        ; SD_cs                                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D12      ; 152        ; 7        ; SD_clk                                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D13      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D14      ; 150        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 144        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D16      ; 143        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 24         ; 1        ; clk_50m                                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E6       ; 191        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ; 190        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ; 181        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ; 174        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E10      ; 158        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 157        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E15      ; 128        ; 6        ; SD_dataout                                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E16      ; 127        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F1       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 11         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F4       ; 9          ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F5       ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F6       ; 185        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F7       ; 186        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 182        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ; 165        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F10      ; 164        ; 7        ; SD_datain                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F11      ; 166        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F12      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ; 138        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F14      ; 142        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F15      ; 140        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F16      ; 139        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; G1       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 10         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G11      ; 145        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G12      ; 132        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 133        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G15      ; 137        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G16      ; 136        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ; 15         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; H2       ; 16         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; H3       ; 19         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ; 18         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H5       ; 17         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H12      ; 131        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ; 130        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ; 129        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 28         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ; 27         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J3       ; 22         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 21         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; J5       ; 20         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ; 29         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ; 117        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J12      ; 123        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J13      ; 124        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J14      ; 122        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J15      ; 121        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J16      ; 120        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 33         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 32         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 39         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K6       ; 30         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K8       ; 60         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K9       ; 76         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K10      ; 87         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K11      ; 110        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K12      ; 105        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K15      ; 119        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ; 118        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 35         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 34         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ; 36         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L4       ; 40         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L5       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L6       ; 31         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L7       ; 65         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L8       ; 68         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L9       ; 77         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L10      ; 88         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L11      ; 99         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L12      ; 104        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L13      ; 114        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L14      ; 113        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L15      ; 116        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ; 115        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 26         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M2       ; 25         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M6       ; 57         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M7       ; 59         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M8       ; 69         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M9       ; 78         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M10      ; 93         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M11      ; 100        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M12      ; 103        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M15      ; 126        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M16      ; 125        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N1       ; 38         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 37         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ; 45         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N4       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N5       ; 55         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N6       ; 56         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ; 70         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N9       ; 79         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ; 94         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N12      ; 101        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N13      ; 102        ; 5        ; rst_n                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N14      ; 106        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 112        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ; 111        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 44         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 43         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 46         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P4       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 58         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P7       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P8       ; 71         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P9       ; 89         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P10      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P11      ; 90         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P14      ; 98         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P15      ; 107        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ; 108        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ; 42         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ; 47         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R4       ; 53         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R5       ; 61         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R6       ; 63         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R7       ; 66         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R8       ; 72         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R9       ; 74         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R10      ; 80         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 83         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 85         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 91         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 97         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ; 109        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T2       ; 52         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T3       ; 48         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T4       ; 54         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T5       ; 62         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T6       ; 64         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T7       ; 67         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T8       ; 73         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T9       ; 75         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T10      ; 81         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T11      ; 84         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T12      ; 86         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T13      ; 92         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T14      ; 95         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T15      ; 96         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-----------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                         ;
+-------------------------------+---------------------------------------------------------------------+
; Name                          ; pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|pll1 ;
+-------------------------------+---------------------------------------------------------------------+
; SDC pin name                  ; pll_inst|altpll_component|auto_generated|pll1                       ;
; PLL mode                      ; Normal                                                              ;
; Compensate clock              ; clock0                                                              ;
; Compensated input/output pins ; --                                                                  ;
; Switchover type               ; --                                                                  ;
; Input frequency 0             ; 50.0 MHz                                                            ;
; Input frequency 1             ; --                                                                  ;
; Nominal PFD frequency         ; 50.0 MHz                                                            ;
; Nominal VCO frequency         ; 599.9 MHz                                                           ;
; VCO post scale K counter      ; 2                                                                   ;
; VCO frequency control         ; Auto                                                                ;
; VCO phase shift step          ; 208 ps                                                              ;
; VCO multiply                  ; --                                                                  ;
; VCO divide                    ; --                                                                  ;
; Freq min lock                 ; 25.0 MHz                                                            ;
; Freq max lock                 ; 54.18 MHz                                                           ;
; M VCO Tap                     ; 0                                                                   ;
; M Initial                     ; 1                                                                   ;
; M value                       ; 12                                                                  ;
; N value                       ; 1                                                                   ;
; Charge pump current           ; setting 1                                                           ;
; Loop filter resistance        ; setting 27                                                          ;
; Loop filter capacitance       ; setting 0                                                           ;
; Bandwidth                     ; 680 kHz to 980 kHz                                                  ;
; Bandwidth type                ; Medium                                                              ;
; Real time reconfigurable      ; Off                                                                 ;
; Scan chain MIF file           ; --                                                                  ;
; Preserve PLL counter order    ; Off                                                                 ;
; PLL location                  ; PLL_1                                                               ;
; Inclk0 signal                 ; clk_50m                                                             ;
; Inclk1 signal                 ; --                                                                  ;
; Inclk0 signal type            ; Dedicated Pin                                                       ;
; Inclk1 signal type            ; --                                                                  ;
+-------------------------------+---------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                      ;
+---------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+------------------------------------------------------+
; Name                                                                            ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                         ;
+---------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+------------------------------------------------------+
; pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0] ; clock0       ; 1    ; 2   ; 25.0 MHz         ; 0 (0 ps)    ; 1.88 (208 ps)    ; 50/50      ; C0      ; 24            ; 12/12 Even ; --            ; 1       ; 0       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
+---------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                         ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                ; Library Name ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------+--------------+
; |sd_audio                                 ; 822 (3)     ; 525 (0)                   ; 0 (0)         ; 131072      ; 16   ; 0            ; 0       ; 0         ; 13   ; 0            ; 297 (3)      ; 67 (0)            ; 458 (0)          ; |sd_audio                                                                                          ;              ;
;    |mywav:mywav_inst|                     ; 110 (0)     ; 58 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 52 (0)       ; 5 (0)             ; 53 (0)           ; |sd_audio|mywav:mywav_inst                                                                         ;              ;
;       |reg_config:reg_config_inst|        ; 90 (53)     ; 49 (37)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 41 (16)      ; 1 (1)             ; 48 (32)          ; |sd_audio|mywav:mywav_inst|reg_config:reg_config_inst                                              ;              ;
;          |i2c_com:u1|                     ; 41 (41)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (25)      ; 0 (0)             ; 16 (16)          ; |sd_audio|mywav:mywav_inst|reg_config:reg_config_inst|i2c_com:u1                                   ;              ;
;       |sinwave_gen:sinwave_gen_inst|      ; 20 (20)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 4 (4)             ; 5 (5)            ; |sd_audio|mywav:mywav_inst|sinwave_gen:sinwave_gen_inst                                            ;              ;
;    |pll:pll_inst|                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |sd_audio|pll:pll_inst                                                                             ;              ;
;       |altpll:altpll_component|           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |sd_audio|pll:pll_inst|altpll:altpll_component                                                     ;              ;
;          |pll_altpll:auto_generated|      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |sd_audio|pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated                           ;              ;
;    |ram_rw_control:ram_rw_control_inst|   ; 114 (114)   ; 75 (75)                   ; 0 (0)         ; 131072      ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (39)      ; 5 (5)             ; 70 (70)          ; |sd_audio|ram_rw_control:ram_rw_control_inst                                                       ;              ;
;       |altsyncram:myram_rtl_0|            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |sd_audio|ram_rw_control:ram_rw_control_inst|altsyncram:myram_rtl_0                                ;              ;
;          |altsyncram_60e1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |sd_audio|ram_rw_control:ram_rw_control_inst|altsyncram:myram_rtl_0|altsyncram_60e1:auto_generated ;              ;
;       |altsyncram:myram_rtl_1|            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |sd_audio|ram_rw_control:ram_rw_control_inst|altsyncram:myram_rtl_1                                ;              ;
;          |altsyncram_m6d1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |sd_audio|ram_rw_control:ram_rw_control_inst|altsyncram:myram_rtl_1|altsyncram_m6d1:auto_generated ;              ;
;    |sd_initial:sd_initial_inst|           ; 414 (414)   ; 276 (276)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 138 (138)    ; 48 (48)           ; 228 (228)        ; |sd_audio|sd_initial:sd_initial_inst                                                               ;              ;
;    |sd_read:sd_read_inst|                 ; 181 (181)   ; 116 (116)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 65 (65)      ; 9 (9)             ; 107 (107)        ; |sd_audio|sd_read:sd_read_inst                                                                     ;              ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                        ;
+------------+----------+---------------+---------------+-----------------------+-----+------+
; Name       ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+------------+----------+---------------+---------------+-----------------------+-----+------+
; SD_clk     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SD_cs      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SD_datain  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DACDAT     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ADCLRC     ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; ADCDAT     ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; I2C_SCLK   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; I2C_SDAT   ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; rst_n      ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; clk_50m    ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; DACLRC     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; BCLK       ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; SD_dataout ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
+------------+----------+---------------+---------------+-----------------------+-----+------+


+----------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                           ;
+----------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                        ; Pad To Core Index ; Setting ;
+----------------------------------------------------------------------------+-------------------+---------+
; ADCLRC                                                                     ;                   ;         ;
; ADCDAT                                                                     ;                   ;         ;
; I2C_SDAT                                                                   ;                   ;         ;
;      - mywav:mywav_inst|reg_config:reg_config_inst|i2c_com:u1|Selector4~0  ; 0                 ; 6       ;
;      - mywav:mywav_inst|reg_config:reg_config_inst|i2c_com:u1|ack2~2       ; 0                 ; 6       ;
;      - mywav:mywav_inst|reg_config:reg_config_inst|i2c_com:u1|ack3~2       ; 0                 ; 6       ;
; rst_n                                                                      ;                   ;         ;
;      - mywav:mywav_inst|reg_config:reg_config_inst|clock_20k               ; 1                 ; 6       ;
;      - mywav:mywav_inst|reg_config:reg_config_inst|i2c_com:u1|cyc_count[2] ; 1                 ; 6       ;
;      - mywav:mywav_inst|reg_config:reg_config_inst|i2c_com:u1|cyc_count[3] ; 1                 ; 6       ;
;      - mywav:mywav_inst|reg_config:reg_config_inst|i2c_com:u1|cyc_count[0] ; 1                 ; 6       ;
;      - mywav:mywav_inst|reg_config:reg_config_inst|i2c_com:u1|cyc_count[1] ; 1                 ; 6       ;
;      - mywav:mywav_inst|reg_config:reg_config_inst|i2c_com:u1|cyc_count[4] ; 1                 ; 6       ;
;      - mywav:mywav_inst|reg_config:reg_config_inst|i2c_com:u1|cyc_count[5] ; 1                 ; 6       ;
;      - sd_initial:sd_initial_inst|counter[9]                               ; 1                 ; 6       ;
;      - mywav:mywav_inst|reg_config:reg_config_inst|clock_20k_cnt[0]        ; 1                 ; 6       ;
;      - mywav:mywav_inst|reg_config:reg_config_inst|clock_20k_cnt[1]        ; 1                 ; 6       ;
;      - mywav:mywav_inst|reg_config:reg_config_inst|clock_20k_cnt[2]        ; 1                 ; 6       ;
;      - mywav:mywav_inst|reg_config:reg_config_inst|clock_20k_cnt[3]        ; 1                 ; 6       ;
;      - mywav:mywav_inst|reg_config:reg_config_inst|clock_20k_cnt[4]        ; 1                 ; 6       ;
;      - mywav:mywav_inst|reg_config:reg_config_inst|clock_20k_cnt[5]        ; 1                 ; 6       ;
;      - mywav:mywav_inst|reg_config:reg_config_inst|clock_20k_cnt[6]        ; 1                 ; 6       ;
;      - mywav:mywav_inst|reg_config:reg_config_inst|clock_20k_cnt[7]        ; 1                 ; 6       ;
;      - mywav:mywav_inst|reg_config:reg_config_inst|clock_20k_cnt[8]        ; 1                 ; 6       ;
;      - mywav:mywav_inst|reg_config:reg_config_inst|clock_20k_cnt[9]        ; 1                 ; 6       ;
;      - mywav:mywav_inst|reg_config:reg_config_inst|clock_20k_cnt[10]       ; 1                 ; 6       ;
;      - mywav:mywav_inst|reg_config:reg_config_inst|clock_20k_cnt[11]       ; 1                 ; 6       ;
;      - mywav:mywav_inst|reg_config:reg_config_inst|clock_20k_cnt[12]       ; 1                 ; 6       ;
;      - mywav:mywav_inst|reg_config:reg_config_inst|clock_20k_cnt[13]       ; 1                 ; 6       ;
;      - mywav:mywav_inst|reg_config:reg_config_inst|clock_20k_cnt[14]       ; 1                 ; 6       ;
;      - mywav:mywav_inst|reg_config:reg_config_inst|clock_20k_cnt[15]       ; 1                 ; 6       ;
;      - sd_initial:sd_initial_inst|counter[1]                               ; 1                 ; 6       ;
;      - sd_initial:sd_initial_inst|counter[2]                               ; 1                 ; 6       ;
;      - sd_initial:sd_initial_inst|counter[3]                               ; 1                 ; 6       ;
;      - sd_initial:sd_initial_inst|counter[4]                               ; 1                 ; 6       ;
;      - sd_initial:sd_initial_inst|counter[5]                               ; 1                 ; 6       ;
;      - sd_initial:sd_initial_inst|counter[6]                               ; 1                 ; 6       ;
;      - sd_initial:sd_initial_inst|counter[7]                               ; 1                 ; 6       ;
;      - sd_initial:sd_initial_inst|counter[8]                               ; 1                 ; 6       ;
;      - mywav:mywav_inst|reg_config:reg_config_inst|i2c_com:u1|sclk         ; 1                 ; 6       ;
;      - sd_initial:sd_initial_inst|reset                                    ; 1                 ; 6       ;
;      - mywav:mywav_inst|reg_config:reg_config_inst|start                   ; 1                 ; 6       ;
;      - sd_initial:sd_initial_inst|counter[0]                               ; 1                 ; 6       ;
;      - mywav:mywav_inst|reg_config:reg_config_inst|config_step.10          ; 1                 ; 6       ;
;      - mywav:mywav_inst|reg_config:reg_config_inst|i2c_com:u1|tr_end       ; 1                 ; 6       ;
;      - mywav:mywav_inst|reg_config:reg_config_inst|config_step.01          ; 1                 ; 6       ;
;      - mywav:mywav_inst|reg_config:reg_config_inst|reg_index[2]            ; 1                 ; 6       ;
;      - mywav:mywav_inst|reg_config:reg_config_inst|reg_index[1]            ; 1                 ; 6       ;
;      - mywav:mywav_inst|reg_config:reg_config_inst|reg_index[3]            ; 1                 ; 6       ;
;      - mywav:mywav_inst|reg_config:reg_config_inst|i2c_com:u1|reg_sdat     ; 1                 ; 6       ;
;      - mywav:mywav_inst|reg_config:reg_config_inst|i2c_com:u1|ack1         ; 1                 ; 6       ;
;      - mywav:mywav_inst|reg_config:reg_config_inst|i2c_com:u1|ack2         ; 1                 ; 6       ;
;      - mywav:mywav_inst|reg_config:reg_config_inst|i2c_com:u1|ack3         ; 1                 ; 6       ;
;      - mywav:mywav_inst|reg_config:reg_config_inst|config_step.00          ; 1                 ; 6       ;
;      - mywav:mywav_inst|reg_config:reg_config_inst|reg_index[0]            ; 1                 ; 6       ;
;      - mywav:mywav_inst|reg_config:reg_config_inst|i2c_data[12]~0          ; 1                 ; 6       ;
;      - pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|pll1 ; 1                 ; 6       ;
; clk_50m                                                                    ;                   ;         ;
; DACLRC                                                                     ;                   ;         ;
;      - mywav:mywav_inst|sinwave_gen:sinwave_gen_inst|dacclk_a~feeder       ; 0                 ; 6       ;
; BCLK                                                                       ;                   ;         ;
;      - mywav:mywav_inst|sinwave_gen:sinwave_gen_inst|bclk_a~feeder         ; 1                 ; 6       ;
; SD_dataout                                                                 ;                   ;         ;
+----------------------------------------------------------------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                       ;
+---------------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                            ; Location           ; Fan-Out ; Usage                                 ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; clk_50m                                                                         ; PIN_E1             ; 58      ; Clock                                 ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; clk_50m                                                                         ; PIN_E1             ; 2       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; mywav:mywav_inst|reg_config:reg_config_inst|LessThan0~5                         ; LCCOMB_X33_Y12_N6  ; 16      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; mywav:mywav_inst|reg_config:reg_config_inst|LessThan1~0                         ; LCCOMB_X28_Y12_N28 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mywav:mywav_inst|reg_config:reg_config_inst|clock_20k                           ; FF_X33_Y12_N1      ; 32      ; Clock                                 ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; mywav:mywav_inst|reg_config:reg_config_inst|i2c_com:u1|cyc_count[0]~9           ; LCCOMB_X31_Y12_N30 ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mywav:mywav_inst|reg_config:reg_config_inst|i2c_data[12]~0                      ; LCCOMB_X28_Y12_N22 ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mywav:mywav_inst|reg_config:reg_config_inst|start                               ; FF_X28_Y12_N9      ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; mywav:mywav_inst|sinwave_gen:sinwave_gen_inst|always1~0                         ; LCCOMB_X16_Y20_N18 ; 5       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; mywav:mywav_inst|sinwave_gen:sinwave_gen_inst|data_num[0]~8                     ; LCCOMB_X16_Y20_N20 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mywav:mywav_inst|sinwave_gen:sinwave_gen_inst|myvalid                           ; FF_X16_Y20_N5      ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0] ; PLL_1              ; 468     ; Clock                                 ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; ram_rw_control:ram_rw_control_inst|Equal4~2                                     ; LCCOMB_X23_Y19_N4  ; 17      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; ram_rw_control:ram_rw_control_inst|counter[9]~15                                ; LCCOMB_X23_Y19_N30 ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ram_rw_control:ram_rw_control_inst|myram~0                                      ; LCCOMB_X23_Y19_N6  ; 16      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; ram_rw_control:ram_rw_control_inst|read_sec[15]~36                              ; LCCOMB_X18_Y19_N24 ; 32      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; ram_rw_control:ram_rw_control_inst|read_sec[15]~37                              ; LCCOMB_X22_Y20_N4  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; rst_n                                                                           ; PIN_N13            ; 50      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; sd_initial:sd_initial_inst|ACMD41[47]~2                                         ; LCCOMB_X23_Y15_N28 ; 47      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sd_initial:sd_initial_inst|CMD0[47]~2                                           ; LCCOMB_X14_Y15_N10 ; 47      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sd_initial:sd_initial_inst|CMD55[47]~2                                          ; LCCOMB_X25_Y15_N6  ; 47      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sd_initial:sd_initial_inst|CMD8[47]~3                                           ; LCCOMB_X23_Y16_N2  ; 47      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sd_initial:sd_initial_inst|LessThan1~2                                          ; LCCOMB_X18_Y15_N0  ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sd_initial:sd_initial_inst|cnt[0]~13                                            ; LCCOMB_X21_Y15_N4  ; 10      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; sd_initial:sd_initial_inst|cnt[9]~16                                            ; LCCOMB_X21_Y15_N2  ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sd_initial:sd_initial_inst|init_o                                               ; FF_X21_Y15_N1      ; 102     ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; sd_initial:sd_initial_inst|reset                                                ; FF_X18_Y15_N9      ; 13      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; sd_read:sd_read_inst|CMD17[7]~2                                                 ; LCCOMB_X22_Y20_N6  ; 47      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sd_read:sd_read_inst|SD_datain~1                                                ; LCCOMB_X23_Y20_N2  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sd_read:sd_read_inst|cnt[21]~26                                                 ; LCCOMB_X22_Y21_N6  ; 22      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sd_read:sd_read_inst|cnt[8]~24                                                  ; LCCOMB_X23_Y21_N28 ; 22      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; sd_read:sd_read_inst|cntb[2]~1                                                  ; LCCOMB_X25_Y20_N6  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sd_read:sd_read_inst|mydata[0]~0                                                ; LCCOMB_X26_Y20_N14 ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sd_read:sd_read_inst|mydata_o[0]~1                                              ; LCCOMB_X26_Y20_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sd_read:sd_read_inst|myvalid_o~1                                                ; LCCOMB_X24_Y20_N2  ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sd_read:sd_read_inst|read_cnt[8]~2                                              ; LCCOMB_X26_Y20_N0  ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sd_read:sd_read_inst|read_step.01                                               ; FF_X22_Y20_N9      ; 21      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
+---------------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                            ;
+---------------------------------------------------------------------------------+---------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                            ; Location      ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------------+---------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; clk_50m                                                                         ; PIN_E1        ; 58      ; 0                                    ; Global Clock         ; GCLK2            ; --                        ;
; mywav:mywav_inst|reg_config:reg_config_inst|clock_20k                           ; FF_X33_Y12_N1 ; 32      ; 0                                    ; Global Clock         ; GCLK5            ; --                        ;
; pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0] ; PLL_1         ; 468     ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
+---------------------------------------------------------------------------------+---------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                 ;
+-----------------------------------------------------------------------+---------+
; Name                                                                  ; Fan-Out ;
+-----------------------------------------------------------------------+---------+
; sd_initial:sd_initial_inst|init_o                                     ; 102     ;
; sd_initial:sd_initial_inst|state[1]                                   ; 85      ;
; sd_initial:sd_initial_inst|state[2]                                   ; 73      ;
; sd_initial:sd_initial_inst|state[0]                                   ; 69      ;
; sd_read:sd_read_inst|mystate[0]                                       ; 60      ;
; rst_n~input                                                           ; 50      ;
; sd_initial:sd_initial_inst|CMD8[47]~3                                 ; 47      ;
; sd_initial:sd_initial_inst|CMD55[47]~2                                ; 47      ;
; sd_initial:sd_initial_inst|ACMD41[47]~2                               ; 47      ;
; sd_initial:sd_initial_inst|ACMD41[42]~0                               ; 47      ;
; sd_initial:sd_initial_inst|CMD0[47]~2                                 ; 47      ;
; sd_read:sd_read_inst|CMD17[7]~2                                       ; 47      ;
; ~GND                                                                  ; 40      ;
; ram_rw_control:ram_rw_control_inst|read_sec[15]~37                    ; 32      ;
; ram_rw_control:ram_rw_control_inst|read_sec[15]~36                    ; 32      ;
; ram_rw_control:ram_rw_control_inst|myram~0                            ; 32      ;
; sd_read:sd_read_inst|cnt[21]~26                                       ; 22      ;
; sd_read:sd_read_inst|cnt[8]~24                                        ; 22      ;
; sd_read:sd_read_inst|read_step.01                                     ; 21      ;
; mywav:mywav_inst|sinwave_gen:sinwave_gen_inst|myvalid                 ; 18      ;
; ram_rw_control:ram_rw_control_inst|ram_addr[12]                       ; 18      ;
; ram_rw_control:ram_rw_control_inst|ram_addr[11]                       ; 18      ;
; ram_rw_control:ram_rw_control_inst|ram_addr[10]                       ; 18      ;
; ram_rw_control:ram_rw_control_inst|ram_addr[9]                        ; 18      ;
; ram_rw_control:ram_rw_control_inst|ram_addr[8]                        ; 18      ;
; ram_rw_control:ram_rw_control_inst|ram_addr[7]                        ; 18      ;
; ram_rw_control:ram_rw_control_inst|ram_addr[6]                        ; 18      ;
; ram_rw_control:ram_rw_control_inst|ram_addr[5]                        ; 18      ;
; ram_rw_control:ram_rw_control_inst|ram_addr[4]                        ; 18      ;
; ram_rw_control:ram_rw_control_inst|ram_addr[3]                        ; 18      ;
; ram_rw_control:ram_rw_control_inst|ram_addr[2]                        ; 18      ;
; ram_rw_control:ram_rw_control_inst|ram_addr[1]                        ; 18      ;
; ram_rw_control:ram_rw_control_inst|ram_addr[0]                        ; 18      ;
; mywav:mywav_inst|reg_config:reg_config_inst|i2c_com:u1|cyc_count[3]   ; 18      ;
; mywav:mywav_inst|reg_config:reg_config_inst|i2c_com:u1|cyc_count[0]   ; 18      ;
; ram_rw_control:ram_rw_control_inst|Equal4~2                           ; 17      ;
; mywav:mywav_inst|reg_config:reg_config_inst|LessThan0~5               ; 16      ;
; mywav:mywav_inst|reg_config:reg_config_inst|reg_index[1]              ; 15      ;
; mywav:mywav_inst|reg_config:reg_config_inst|i2c_com:u1|cyc_count[2]   ; 15      ;
; mywav:mywav_inst|reg_config:reg_config_inst|reg_index[3]              ; 14      ;
; mywav:mywav_inst|reg_config:reg_config_inst|reg_index[2]              ; 14      ;
; ram_rw_control:ram_rw_control_inst|read_req_a                         ; 14      ;
; sd_initial:sd_initial_inst|state[3]                                   ; 14      ;
; mywav:mywav_inst|reg_config:reg_config_inst|reg_index[0]              ; 13      ;
; ram_rw_control:ram_rw_control_inst|read_req_b                         ; 13      ;
; sd_initial:sd_initial_inst|reset                                      ; 13      ;
; mywav:mywav_inst|reg_config:reg_config_inst|i2c_com:u1|cyc_count[1]   ; 13      ;
; mywav:mywav_inst|reg_config:reg_config_inst|i2c_data[12]~0            ; 12      ;
; sd_initial:sd_initial_inst|LessThan1~2                                ; 11      ;
; mywav:mywav_inst|reg_config:reg_config_inst|i2c_com:u1|cyc_count[4]   ; 11      ;
; sd_initial:sd_initial_inst|cnt[9]~16                                  ; 10      ;
; sd_initial:sd_initial_inst|cnt[0]~13                                  ; 10      ;
; ram_rw_control:ram_rw_control_inst|counter[9]~15                      ; 10      ;
; ram_rw_control:ram_rw_control_inst|ram_raddr[12]                      ; 10      ;
; ram_rw_control:ram_rw_control_inst|ram_raddr[11]                      ; 10      ;
; ram_rw_control:ram_rw_control_inst|ram_raddr[10]                      ; 10      ;
; ram_rw_control:ram_rw_control_inst|ram_raddr[9]                       ; 10      ;
; ram_rw_control:ram_rw_control_inst|ram_raddr[8]                       ; 10      ;
; ram_rw_control:ram_rw_control_inst|ram_raddr[7]                       ; 10      ;
; ram_rw_control:ram_rw_control_inst|ram_raddr[6]                       ; 10      ;
; ram_rw_control:ram_rw_control_inst|ram_raddr[5]                       ; 10      ;
; ram_rw_control:ram_rw_control_inst|ram_raddr[4]                       ; 10      ;
; ram_rw_control:ram_rw_control_inst|ram_raddr[3]                       ; 10      ;
; ram_rw_control:ram_rw_control_inst|ram_raddr[2]                       ; 10      ;
; ram_rw_control:ram_rw_control_inst|ram_raddr[1]                       ; 10      ;
; sd_read:sd_read_inst|mystate[2]                                       ; 10      ;
; mywav:mywav_inst|reg_config:reg_config_inst|i2c_com:u1|cyc_count[5]   ; 10      ;
; sd_read:sd_read_inst|read_cnt[8]~2                                    ; 9       ;
; ram_rw_control:ram_rw_control_inst|Add3~35                            ; 9       ;
; ram_rw_control:ram_rw_control_inst|Add3~32                            ; 9       ;
; ram_rw_control:ram_rw_control_inst|Add3~29                            ; 9       ;
; ram_rw_control:ram_rw_control_inst|Add3~26                            ; 9       ;
; ram_rw_control:ram_rw_control_inst|Add3~23                            ; 9       ;
; ram_rw_control:ram_rw_control_inst|Add3~20                            ; 9       ;
; ram_rw_control:ram_rw_control_inst|Add3~17                            ; 9       ;
; ram_rw_control:ram_rw_control_inst|Add3~14                            ; 9       ;
; ram_rw_control:ram_rw_control_inst|Add3~11                            ; 9       ;
; ram_rw_control:ram_rw_control_inst|Add3~8                             ; 9       ;
; ram_rw_control:ram_rw_control_inst|Add3~5                             ; 9       ;
; ram_rw_control:ram_rw_control_inst|Add3~2                             ; 9       ;
; sd_read:sd_read_inst|mystate[1]                                       ; 9       ;
; sd_read:sd_read_inst|read_cnt[9]                                      ; 9       ;
; SD_dataout~input                                                      ; 8       ;
; mywav:mywav_inst|reg_config:reg_config_inst|LessThan1~0               ; 8       ;
; sd_read:sd_read_inst|mydata_o[0]~1                                    ; 8       ;
; mywav:mywav_inst|reg_config:reg_config_inst|start                     ; 8       ;
; sd_initial:sd_initial_inst|rx_valid                                   ; 8       ;
; sd_read:sd_read_inst|aa~0                                             ; 7       ;
; sd_read:sd_read_inst|mydata[0]~0                                      ; 7       ;
; sd_initial:sd_initial_inst|aa~0                                       ; 7       ;
; mywav:mywav_inst|sinwave_gen:sinwave_gen_inst|data_num[0]             ; 7       ;
; mywav:mywav_inst|sinwave_gen:sinwave_gen_inst|data_num[1]             ; 7       ;
; mywav:mywav_inst|reg_config:reg_config_inst|config_step.10            ; 6       ;
; sd_initial:sd_initial_inst|LessThan3~2                                ; 6       ;
; sd_initial:sd_initial_inst|LessThan4~1                                ; 6       ;
; mywav:mywav_inst|reg_config:reg_config_inst|i2c_com:u1|cyc_count[0]~9 ; 6       ;
; mywav:mywav_inst|reg_config:reg_config_inst|i2c_com:u1|tr_end         ; 5       ;
; sd_read:sd_read_inst|cntb[0]                                          ; 5       ;
; sd_initial:sd_initial_inst|always3~3                                  ; 5       ;
; sd_initial:sd_initial_inst|CMD0[0]~0                                  ; 5       ;
; mywav:mywav_inst|sinwave_gen:sinwave_gen_inst|always1~0               ; 5       ;
; sd_initial:sd_initial_inst|CMD8[0]                                    ; 5       ;
; sd_read:sd_read_inst|en                                               ; 4       ;
; mywav:mywav_inst|reg_config:reg_config_inst|i2c_com:u1|reg_sdat       ; 4       ;
; mywav:mywav_inst|reg_config:reg_config_inst|config_step.01            ; 4       ;
; sd_read:sd_read_inst|LessThan3~0                                      ; 4       ;
; sd_initial:sd_initial_inst|en                                         ; 4       ;
; sd_initial:sd_initial_inst|cnt[9]~10                                  ; 4       ;
; sd_initial:sd_initial_inst|always3~1                                  ; 4       ;
; sd_initial:sd_initial_inst|rx[40]                                     ; 4       ;
; sd_initial:sd_initial_inst|always3~0                                  ; 4       ;
; ram_rw_control:ram_rw_control_inst|read_req                           ; 4       ;
; mywav:mywav_inst|sinwave_gen:sinwave_gen_inst|data_num[0]~8           ; 4       ;
; sd_initial:sd_initial_inst|Equal5~15                                  ; 4       ;
; sd_initial:sd_initial_inst|Equal0~15                                  ; 4       ;
; sd_read:sd_read_inst|cntb[1]                                          ; 4       ;
; sd_initial:sd_initial_inst|cnt[9]                                     ; 4       ;
; sd_initial:sd_initial_inst|cnt[8]                                     ; 4       ;
; sd_initial:sd_initial_inst|cnt[7]                                     ; 4       ;
; I2C_SDAT~input                                                        ; 3       ;
; mywav:mywav_inst|reg_config:reg_config_inst|i2c_com:u1|ack1           ; 3       ;
; sd_read:sd_read_inst|cntb[2]~1                                        ; 3       ;
; sd_read:sd_read_inst|aa[5]                                            ; 3       ;
; sd_read:sd_read_inst|aa[4]                                            ; 3       ;
; sd_initial:sd_initial_inst|counter[0]                                 ; 3       ;
; sd_initial:sd_initial_inst|aa[4]                                      ; 3       ;
; sd_initial:sd_initial_inst|aa[5]                                      ; 3       ;
; sd_initial:sd_initial_inst|always3~2                                  ; 3       ;
; sd_initial:sd_initial_inst|LessThan3~1                                ; 3       ;
; sd_initial:sd_initial_inst|Equal1~1                                   ; 3       ;
; sd_initial:sd_initial_inst|Equal1~0                                   ; 3       ;
; sd_read:sd_read_inst|mystate[1]~3                                     ; 3       ;
; mywav:mywav_inst|reg_config:reg_config_inst|i2c_com:u1|tr_end~0       ; 3       ;
; mywav:mywav_inst|sinwave_gen:sinwave_gen_inst|dacclk_a                ; 3       ;
; sd_initial:sd_initial_inst|Equal2~15                                  ; 3       ;
; sd_initial:sd_initial_inst|Equal4~14                                  ; 3       ;
; sd_initial:sd_initial_inst|Equal4~9                                   ; 3       ;
; sd_initial:sd_initial_inst|Equal4~4                                   ; 3       ;
; sd_initial:sd_initial_inst|CMD55[0]                                   ; 3       ;
; sd_initial:sd_initial_inst|Equal5~14                                  ; 3       ;
; sd_initial:sd_initial_inst|Equal5~9                                   ; 3       ;
; sd_initial:sd_initial_inst|Equal5~4                                   ; 3       ;
; sd_initial:sd_initial_inst|ACMD41[0]                                  ; 3       ;
; sd_initial:sd_initial_inst|CMD0[0]                                    ; 3       ;
; sd_initial:sd_initial_inst|Selector1~0                                ; 3       ;
; sd_read:sd_read_inst|Equal0~15                                        ; 3       ;
; sd_read:sd_read_inst|LessThan1~6                                      ; 3       ;
; sd_read:sd_read_inst|read_start                                       ; 3       ;
; sd_read:sd_read_inst|cntb[2]                                          ; 3       ;
; sd_read:sd_read_inst|read_finish                                      ; 3       ;
; ram_rw_control:ram_rw_control_inst|read_sec[31]                       ; 3       ;
; ram_rw_control:ram_rw_control_inst|read_sec[30]                       ; 3       ;
; ram_rw_control:ram_rw_control_inst|read_sec[29]                       ; 3       ;
; ram_rw_control:ram_rw_control_inst|read_sec[28]                       ; 3       ;
; ram_rw_control:ram_rw_control_inst|read_sec[27]                       ; 3       ;
; ram_rw_control:ram_rw_control_inst|read_sec[26]                       ; 3       ;
; ram_rw_control:ram_rw_control_inst|read_sec[25]                       ; 3       ;
; ram_rw_control:ram_rw_control_inst|read_sec[24]                       ; 3       ;
; ram_rw_control:ram_rw_control_inst|read_sec[23]                       ; 3       ;
; ram_rw_control:ram_rw_control_inst|read_sec[22]                       ; 3       ;
; ram_rw_control:ram_rw_control_inst|read_sec[21]                       ; 3       ;
; ram_rw_control:ram_rw_control_inst|read_sec[20]                       ; 3       ;
; ram_rw_control:ram_rw_control_inst|read_sec[19]                       ; 3       ;
; ram_rw_control:ram_rw_control_inst|read_sec[18]                       ; 3       ;
; ram_rw_control:ram_rw_control_inst|read_sec[17]                       ; 3       ;
; ram_rw_control:ram_rw_control_inst|read_sec[16]                       ; 3       ;
; ram_rw_control:ram_rw_control_inst|read_sec[15]                       ; 3       ;
; ram_rw_control:ram_rw_control_inst|read_sec[14]                       ; 3       ;
; ram_rw_control:ram_rw_control_inst|read_sec[13]                       ; 3       ;
; ram_rw_control:ram_rw_control_inst|read_sec[12]                       ; 3       ;
; ram_rw_control:ram_rw_control_inst|read_sec[11]                       ; 3       ;
; ram_rw_control:ram_rw_control_inst|read_sec[10]                       ; 3       ;
; ram_rw_control:ram_rw_control_inst|read_sec[9]                        ; 3       ;
; ram_rw_control:ram_rw_control_inst|read_sec[8]                        ; 3       ;
; ram_rw_control:ram_rw_control_inst|read_sec[7]                        ; 3       ;
; ram_rw_control:ram_rw_control_inst|read_sec[6]                        ; 3       ;
; ram_rw_control:ram_rw_control_inst|read_sec[5]                        ; 3       ;
; ram_rw_control:ram_rw_control_inst|read_sec[4]                        ; 3       ;
; ram_rw_control:ram_rw_control_inst|read_sec[3]                        ; 3       ;
; ram_rw_control:ram_rw_control_inst|read_sec[2]                        ; 3       ;
; ram_rw_control:ram_rw_control_inst|read_sec[1]                        ; 3       ;
; ram_rw_control:ram_rw_control_inst|read_sec[0]                        ; 3       ;
; mywav:mywav_inst|reg_config:reg_config_inst|clock_20k_cnt[15]         ; 3       ;
; ram_rw_control:ram_rw_control_inst|counter[0]                         ; 3       ;
; ram_rw_control:ram_rw_control_inst|counter[9]                         ; 3       ;
; sd_read:sd_read_inst|myvalid_o                                        ; 3       ;
; sd_initial:sd_initial_inst|counter[9]                                 ; 3       ;
; sd_read:sd_read_inst|CMD17[0]                                         ; 3       ;
; mywav:mywav_inst|sinwave_gen:sinwave_gen_inst|data_num[3]             ; 3       ;
; ram_rw_control:ram_rw_control_inst|next_read_reg                      ; 2       ;
; mywav:mywav_inst|reg_config:reg_config_inst|config_step.00            ; 2       ;
; mywav:mywav_inst|reg_config:reg_config_inst|config_step~10            ; 2       ;
; mywav:mywav_inst|reg_config:reg_config_inst|i2c_com:u1|ack3           ; 2       ;
; mywav:mywav_inst|reg_config:reg_config_inst|i2c_com:u1|ack2           ; 2       ;
; sd_read:sd_read_inst|LessThan0~0                                      ; 2       ;
; sd_read:sd_read_inst|aa[3]                                            ; 2       ;
; sd_read:sd_read_inst|aa[2]                                            ; 2       ;
; sd_read:sd_read_inst|aa[1]                                            ; 2       ;
; sd_read:sd_read_inst|aa[0]                                            ; 2       ;
; ram_rw_control:ram_rw_control_inst|always1~3                          ; 2       ;
; sd_read:sd_read_inst|mydata_o~7                                       ; 2       ;
; sd_read:sd_read_inst|mydata_o~6                                       ; 2       ;
; sd_read:sd_read_inst|mydata_o~5                                       ; 2       ;
; sd_read:sd_read_inst|mydata_o~4                                       ; 2       ;
; sd_read:sd_read_inst|mydata_o~3                                       ; 2       ;
; sd_read:sd_read_inst|mydata_o~2                                       ; 2       ;
; sd_read:sd_read_inst|mydata_o~0                                       ; 2       ;
; sd_initial:sd_initial_inst|Selector97~0                               ; 2       ;
; sd_initial:sd_initial_inst|ACMD41[47]~1                               ; 2       ;
; sd_initial:sd_initial_inst|CMD0[47]~1                                 ; 2       ;
; sd_initial:sd_initial_inst|CMD8[0]~0                                  ; 2       ;
; sd_initial:sd_initial_inst|CMD55[32]~0                                ; 2       ;
; sd_initial:sd_initial_inst|LessThan0~0                                ; 2       ;
; sd_initial:sd_initial_inst|aa[3]                                      ; 2       ;
; sd_initial:sd_initial_inst|aa[2]                                      ; 2       ;
; sd_initial:sd_initial_inst|aa[1]                                      ; 2       ;
; sd_initial:sd_initial_inst|aa[0]                                      ; 2       ;
; sd_initial:sd_initial_inst|state~5                                    ; 2       ;
; sd_initial:sd_initial_inst|state~1                                    ; 2       ;
; sd_initial:sd_initial_inst|Mux0~2                                     ; 2       ;
; sd_initial:sd_initial_inst|rx[46]                                     ; 2       ;
; sd_initial:sd_initial_inst|rx[45]                                     ; 2       ;
; sd_initial:sd_initial_inst|rx[44]                                     ; 2       ;
; sd_initial:sd_initial_inst|rx[43]                                     ; 2       ;
; sd_initial:sd_initial_inst|rx[42]                                     ; 2       ;
; sd_initial:sd_initial_inst|rx[41]                                     ; 2       ;
; sd_initial:sd_initial_inst|rx[19]                                     ; 2       ;
; sd_initial:sd_initial_inst|rx[18]                                     ; 2       ;
; sd_initial:sd_initial_inst|rx[17]                                     ; 2       ;
; sd_initial:sd_initial_inst|rx[16]                                     ; 2       ;
; sd_read:sd_read_inst|mystate[3]~7                                     ; 2       ;
; sd_read:sd_read_inst|Mux3~0                                           ; 2       ;
; sd_read:sd_read_inst|rx_valid                                         ; 2       ;
; sd_read:sd_read_inst|Selector49~0                                     ; 2       ;
; ram_rw_control:ram_rw_control_inst|next_read                          ; 2       ;
; mywav:mywav_inst|reg_config:reg_config_inst|LessThan0~4               ; 2       ;
; mywav:mywav_inst|reg_config:reg_config_inst|LessThan0~3               ; 2       ;
; sd_read:sd_read_inst|mydata_o[7]                                      ; 2       ;
; sd_read:sd_read_inst|mydata_o[4]                                      ; 2       ;
; sd_read:sd_read_inst|mydata_o[6]                                      ; 2       ;
; sd_read:sd_read_inst|mydata_o[5]                                      ; 2       ;
; sd_read:sd_read_inst|mydata_o[3]                                      ; 2       ;
; sd_read:sd_read_inst|mydata_o[0]                                      ; 2       ;
; sd_read:sd_read_inst|mydata_o[1]                                      ; 2       ;
; mywav:mywav_inst|sinwave_gen:sinwave_gen_inst|bclk_a                  ; 2       ;
; mywav:mywav_inst|sinwave_gen:sinwave_gen_inst|dacclk_b                ; 2       ;
; sd_read:sd_read_inst|mydata_o[2]                                      ; 2       ;
; ram_rw_control:ram_rw_control_inst|Equal4~1                           ; 2       ;
; ram_rw_control:ram_rw_control_inst|Equal4~0                           ; 2       ;
; sd_initial:sd_initial_inst|CMD8[45]                                   ; 2       ;
; sd_initial:sd_initial_inst|CMD8[44]                                   ; 2       ;
; sd_initial:sd_initial_inst|CMD8[46]                                   ; 2       ;
; sd_initial:sd_initial_inst|CMD8[42]                                   ; 2       ;
; sd_initial:sd_initial_inst|CMD8[41]                                   ; 2       ;
; sd_initial:sd_initial_inst|CMD8[40]                                   ; 2       ;
; sd_initial:sd_initial_inst|CMD8[43]                                   ; 2       ;
; sd_initial:sd_initial_inst|CMD8[39]                                   ; 2       ;
; sd_initial:sd_initial_inst|CMD8[38]                                   ; 2       ;
; sd_initial:sd_initial_inst|CMD8[37]                                   ; 2       ;
; sd_initial:sd_initial_inst|CMD8[36]                                   ; 2       ;
; sd_initial:sd_initial_inst|CMD8[35]                                   ; 2       ;
; sd_initial:sd_initial_inst|CMD8[34]                                   ; 2       ;
; sd_initial:sd_initial_inst|CMD8[33]                                   ; 2       ;
; sd_initial:sd_initial_inst|CMD8[32]                                   ; 2       ;
; sd_initial:sd_initial_inst|CMD8[31]                                   ; 2       ;
; sd_initial:sd_initial_inst|CMD8[30]                                   ; 2       ;
; sd_initial:sd_initial_inst|CMD8[29]                                   ; 2       ;
; sd_initial:sd_initial_inst|CMD8[28]                                   ; 2       ;
; sd_initial:sd_initial_inst|CMD8[27]                                   ; 2       ;
; sd_initial:sd_initial_inst|CMD8[26]                                   ; 2       ;
; sd_initial:sd_initial_inst|CMD8[25]                                   ; 2       ;
; sd_initial:sd_initial_inst|CMD8[24]                                   ; 2       ;
; sd_initial:sd_initial_inst|CMD8[23]                                   ; 2       ;
; sd_initial:sd_initial_inst|CMD8[22]                                   ; 2       ;
; sd_initial:sd_initial_inst|CMD8[21]                                   ; 2       ;
; sd_initial:sd_initial_inst|CMD8[20]                                   ; 2       ;
; sd_initial:sd_initial_inst|CMD8[19]                                   ; 2       ;
; sd_initial:sd_initial_inst|CMD8[18]                                   ; 2       ;
; sd_initial:sd_initial_inst|CMD8[17]                                   ; 2       ;
; sd_initial:sd_initial_inst|CMD8[16]                                   ; 2       ;
; sd_initial:sd_initial_inst|CMD8[14]                                   ; 2       ;
; sd_initial:sd_initial_inst|CMD8[12]                                   ; 2       ;
; sd_initial:sd_initial_inst|CMD8[15]                                   ; 2       ;
; sd_initial:sd_initial_inst|CMD8[13]                                   ; 2       ;
; sd_initial:sd_initial_inst|CMD8[10]                                   ; 2       ;
; sd_initial:sd_initial_inst|CMD8[8]                                    ; 2       ;
; sd_initial:sd_initial_inst|CMD8[11]                                   ; 2       ;
; sd_initial:sd_initial_inst|CMD8[9]                                    ; 2       ;
; sd_initial:sd_initial_inst|CMD8[6]                                    ; 2       ;
; sd_initial:sd_initial_inst|CMD8[5]                                    ; 2       ;
; sd_initial:sd_initial_inst|CMD8[4]                                    ; 2       ;
; sd_initial:sd_initial_inst|CMD8[7]                                    ; 2       ;
; sd_initial:sd_initial_inst|CMD8[3]                                    ; 2       ;
; sd_initial:sd_initial_inst|CMD8[2]                                    ; 2       ;
; sd_initial:sd_initial_inst|CMD8[1]                                    ; 2       ;
; sd_initial:sd_initial_inst|CMD8[47]                                   ; 2       ;
; sd_initial:sd_initial_inst|CMD55[46]                                  ; 2       ;
; sd_initial:sd_initial_inst|CMD55[45]                                  ; 2       ;
; sd_initial:sd_initial_inst|CMD55[44]                                  ; 2       ;
; sd_initial:sd_initial_inst|CMD55[42]                                  ; 2       ;
; sd_initial:sd_initial_inst|CMD55[41]                                  ; 2       ;
; sd_initial:sd_initial_inst|CMD55[40]                                  ; 2       ;
; sd_initial:sd_initial_inst|CMD55[43]                                  ; 2       ;
; sd_initial:sd_initial_inst|CMD55[39]                                  ; 2       ;
; sd_initial:sd_initial_inst|CMD55[38]                                  ; 2       ;
; sd_initial:sd_initial_inst|CMD55[37]                                  ; 2       ;
; sd_initial:sd_initial_inst|CMD55[36]                                  ; 2       ;
; sd_initial:sd_initial_inst|CMD55[35]                                  ; 2       ;
; sd_initial:sd_initial_inst|CMD55[34]                                  ; 2       ;
; sd_initial:sd_initial_inst|CMD55[33]                                  ; 2       ;
; sd_initial:sd_initial_inst|CMD55[32]                                  ; 2       ;
; sd_initial:sd_initial_inst|CMD55[31]                                  ; 2       ;
; sd_initial:sd_initial_inst|CMD55[30]                                  ; 2       ;
; sd_initial:sd_initial_inst|CMD55[29]                                  ; 2       ;
; sd_initial:sd_initial_inst|CMD55[28]                                  ; 2       ;
; sd_initial:sd_initial_inst|CMD55[27]                                  ; 2       ;
; sd_initial:sd_initial_inst|CMD55[26]                                  ; 2       ;
; sd_initial:sd_initial_inst|CMD55[25]                                  ; 2       ;
; sd_initial:sd_initial_inst|CMD55[24]                                  ; 2       ;
; sd_initial:sd_initial_inst|CMD55[23]                                  ; 2       ;
; sd_initial:sd_initial_inst|CMD55[22]                                  ; 2       ;
; sd_initial:sd_initial_inst|CMD55[21]                                  ; 2       ;
; sd_initial:sd_initial_inst|CMD55[20]                                  ; 2       ;
; sd_initial:sd_initial_inst|CMD55[19]                                  ; 2       ;
; sd_initial:sd_initial_inst|CMD55[18]                                  ; 2       ;
; sd_initial:sd_initial_inst|CMD55[17]                                  ; 2       ;
; sd_initial:sd_initial_inst|CMD55[16]                                  ; 2       ;
; sd_initial:sd_initial_inst|CMD55[15]                                  ; 2       ;
; sd_initial:sd_initial_inst|CMD55[14]                                  ; 2       ;
; sd_initial:sd_initial_inst|CMD55[13]                                  ; 2       ;
; sd_initial:sd_initial_inst|CMD55[12]                                  ; 2       ;
; sd_initial:sd_initial_inst|CMD55[11]                                  ; 2       ;
; sd_initial:sd_initial_inst|CMD55[10]                                  ; 2       ;
; sd_initial:sd_initial_inst|CMD55[9]                                   ; 2       ;
; sd_initial:sd_initial_inst|CMD55[8]                                   ; 2       ;
; sd_initial:sd_initial_inst|CMD55[7]                                   ; 2       ;
; sd_initial:sd_initial_inst|CMD55[6]                                   ; 2       ;
; sd_initial:sd_initial_inst|CMD55[5]                                   ; 2       ;
; sd_initial:sd_initial_inst|CMD55[4]                                   ; 2       ;
; sd_initial:sd_initial_inst|CMD55[3]                                   ; 2       ;
; sd_initial:sd_initial_inst|CMD55[2]                                   ; 2       ;
; sd_initial:sd_initial_inst|CMD55[1]                                   ; 2       ;
; sd_initial:sd_initial_inst|CMD55[47]                                  ; 2       ;
; sd_initial:sd_initial_inst|ACMD41[46]                                 ; 2       ;
; sd_initial:sd_initial_inst|ACMD41[45]                                 ; 2       ;
; sd_initial:sd_initial_inst|ACMD41[44]                                 ; 2       ;
; sd_initial:sd_initial_inst|ACMD41[43]                                 ; 2       ;
; sd_initial:sd_initial_inst|ACMD41[40]                                 ; 2       ;
; sd_initial:sd_initial_inst|ACMD41[42]                                 ; 2       ;
; sd_initial:sd_initial_inst|ACMD41[41]                                 ; 2       ;
; sd_initial:sd_initial_inst|ACMD41[38]                                 ; 2       ;
; sd_initial:sd_initial_inst|ACMD41[39]                                 ; 2       ;
; sd_initial:sd_initial_inst|ACMD41[37]                                 ; 2       ;
; sd_initial:sd_initial_inst|ACMD41[36]                                 ; 2       ;
; sd_initial:sd_initial_inst|ACMD41[35]                                 ; 2       ;
; sd_initial:sd_initial_inst|ACMD41[34]                                 ; 2       ;
; sd_initial:sd_initial_inst|ACMD41[33]                                 ; 2       ;
; sd_initial:sd_initial_inst|ACMD41[32]                                 ; 2       ;
; sd_initial:sd_initial_inst|ACMD41[31]                                 ; 2       ;
; sd_initial:sd_initial_inst|ACMD41[30]                                 ; 2       ;
; sd_initial:sd_initial_inst|ACMD41[29]                                 ; 2       ;
; sd_initial:sd_initial_inst|ACMD41[28]                                 ; 2       ;
; sd_initial:sd_initial_inst|ACMD41[27]                                 ; 2       ;
; sd_initial:sd_initial_inst|ACMD41[26]                                 ; 2       ;
; sd_initial:sd_initial_inst|ACMD41[25]                                 ; 2       ;
; sd_initial:sd_initial_inst|ACMD41[24]                                 ; 2       ;
; sd_initial:sd_initial_inst|ACMD41[23]                                 ; 2       ;
; sd_initial:sd_initial_inst|ACMD41[22]                                 ; 2       ;
; sd_initial:sd_initial_inst|ACMD41[21]                                 ; 2       ;
; sd_initial:sd_initial_inst|ACMD41[20]                                 ; 2       ;
; sd_initial:sd_initial_inst|ACMD41[19]                                 ; 2       ;
; sd_initial:sd_initial_inst|ACMD41[18]                                 ; 2       ;
; sd_initial:sd_initial_inst|ACMD41[17]                                 ; 2       ;
; sd_initial:sd_initial_inst|ACMD41[16]                                 ; 2       ;
; sd_initial:sd_initial_inst|ACMD41[15]                                 ; 2       ;
; sd_initial:sd_initial_inst|ACMD41[14]                                 ; 2       ;
; sd_initial:sd_initial_inst|ACMD41[13]                                 ; 2       ;
; sd_initial:sd_initial_inst|ACMD41[12]                                 ; 2       ;
; sd_initial:sd_initial_inst|ACMD41[11]                                 ; 2       ;
; sd_initial:sd_initial_inst|ACMD41[10]                                 ; 2       ;
; sd_initial:sd_initial_inst|ACMD41[9]                                  ; 2       ;
; sd_initial:sd_initial_inst|ACMD41[8]                                  ; 2       ;
; sd_initial:sd_initial_inst|ACMD41[7]                                  ; 2       ;
; sd_initial:sd_initial_inst|ACMD41[6]                                  ; 2       ;
; sd_initial:sd_initial_inst|ACMD41[5]                                  ; 2       ;
; sd_initial:sd_initial_inst|ACMD41[4]                                  ; 2       ;
; sd_initial:sd_initial_inst|ACMD41[3]                                  ; 2       ;
; sd_initial:sd_initial_inst|ACMD41[2]                                  ; 2       ;
; sd_initial:sd_initial_inst|ACMD41[1]                                  ; 2       ;
; sd_initial:sd_initial_inst|ACMD41[47]                                 ; 2       ;
; sd_initial:sd_initial_inst|state~0                                    ; 2       ;
; sd_initial:sd_initial_inst|CMD0[45]                                   ; 2       ;
; sd_initial:sd_initial_inst|CMD0[44]                                   ; 2       ;
; sd_initial:sd_initial_inst|CMD0[46]                                   ; 2       ;
; sd_initial:sd_initial_inst|CMD0[43]                                   ; 2       ;
; sd_initial:sd_initial_inst|CMD0[42]                                   ; 2       ;
; sd_initial:sd_initial_inst|CMD0[41]                                   ; 2       ;
; sd_initial:sd_initial_inst|CMD0[40]                                   ; 2       ;
; sd_initial:sd_initial_inst|CMD0[39]                                   ; 2       ;
; sd_initial:sd_initial_inst|CMD0[38]                                   ; 2       ;
; sd_initial:sd_initial_inst|CMD0[37]                                   ; 2       ;
; sd_initial:sd_initial_inst|CMD0[36]                                   ; 2       ;
; sd_initial:sd_initial_inst|CMD0[35]                                   ; 2       ;
; sd_initial:sd_initial_inst|CMD0[34]                                   ; 2       ;
; sd_initial:sd_initial_inst|CMD0[33]                                   ; 2       ;
; sd_initial:sd_initial_inst|CMD0[32]                                   ; 2       ;
; sd_initial:sd_initial_inst|CMD0[31]                                   ; 2       ;
; sd_initial:sd_initial_inst|CMD0[30]                                   ; 2       ;
; sd_initial:sd_initial_inst|CMD0[29]                                   ; 2       ;
; sd_initial:sd_initial_inst|CMD0[28]                                   ; 2       ;
; sd_initial:sd_initial_inst|CMD0[27]                                   ; 2       ;
; sd_initial:sd_initial_inst|CMD0[26]                                   ; 2       ;
; sd_initial:sd_initial_inst|CMD0[25]                                   ; 2       ;
; sd_initial:sd_initial_inst|CMD0[24]                                   ; 2       ;
; sd_initial:sd_initial_inst|CMD0[23]                                   ; 2       ;
; sd_initial:sd_initial_inst|CMD0[22]                                   ; 2       ;
; sd_initial:sd_initial_inst|CMD0[21]                                   ; 2       ;
; sd_initial:sd_initial_inst|CMD0[20]                                   ; 2       ;
; sd_initial:sd_initial_inst|CMD0[19]                                   ; 2       ;
; sd_initial:sd_initial_inst|CMD0[18]                                   ; 2       ;
; sd_initial:sd_initial_inst|CMD0[17]                                   ; 2       ;
; sd_initial:sd_initial_inst|CMD0[16]                                   ; 2       ;
; sd_initial:sd_initial_inst|CMD0[15]                                   ; 2       ;
; sd_initial:sd_initial_inst|CMD0[14]                                   ; 2       ;
; sd_initial:sd_initial_inst|CMD0[13]                                   ; 2       ;
; sd_initial:sd_initial_inst|CMD0[12]                                   ; 2       ;
; sd_initial:sd_initial_inst|CMD0[11]                                   ; 2       ;
; sd_initial:sd_initial_inst|CMD0[10]                                   ; 2       ;
; sd_initial:sd_initial_inst|CMD0[9]                                    ; 2       ;
; sd_initial:sd_initial_inst|CMD0[8]                                    ; 2       ;
; sd_initial:sd_initial_inst|CMD0[6]                                    ; 2       ;
; sd_initial:sd_initial_inst|CMD0[5]                                    ; 2       ;
; sd_initial:sd_initial_inst|CMD0[7]                                    ; 2       ;
; sd_initial:sd_initial_inst|CMD0[4]                                    ; 2       ;
; sd_initial:sd_initial_inst|CMD0[3]                                    ; 2       ;
; sd_initial:sd_initial_inst|CMD0[1]                                    ; 2       ;
; sd_initial:sd_initial_inst|CMD0[2]                                    ; 2       ;
; sd_initial:sd_initial_inst|CMD0[47]                                   ; 2       ;
; sd_read:sd_read_inst|SD_datain~1                                      ; 2       ;
; sd_read:sd_read_inst|Equal0~14                                        ; 2       ;
; sd_read:sd_read_inst|Equal0~9                                         ; 2       ;
; sd_read:sd_read_inst|Equal0~4                                         ; 2       ;
; sd_read:sd_read_inst|CMD17[47]                                        ; 2       ;
; sd_read:sd_read_inst|CMD17[46]                                        ; 2       ;
; sd_read:sd_read_inst|CMD17[45]                                        ; 2       ;
; sd_read:sd_read_inst|CMD17[44]                                        ; 2       ;
; sd_read:sd_read_inst|CMD17[43]                                        ; 2       ;
; sd_read:sd_read_inst|CMD17[42]                                        ; 2       ;
; sd_read:sd_read_inst|CMD17[41]                                        ; 2       ;
; sd_read:sd_read_inst|CMD17[40]                                        ; 2       ;
; sd_read:sd_read_inst|CMD17[7]                                         ; 2       ;
; sd_read:sd_read_inst|CMD17[6]                                         ; 2       ;
; sd_read:sd_read_inst|CMD17[5]                                         ; 2       ;
; sd_read:sd_read_inst|CMD17[4]                                         ; 2       ;
; sd_read:sd_read_inst|CMD17[3]                                         ; 2       ;
; sd_read:sd_read_inst|CMD17[2]                                         ; 2       ;
; sd_read:sd_read_inst|CMD17[1]                                         ; 2       ;
; sd_read:sd_read_inst|mystate[1]~2                                     ; 2       ;
; mywav:mywav_inst|reg_config:reg_config_inst|i2c_com:u1|sclk           ; 2       ;
; mywav:mywav_inst|reg_config:reg_config_inst|clock_20k                 ; 2       ;
; sd_read:sd_read_inst|data_come                                        ; 2       ;
; ram_rw_control:ram_rw_control_inst|myen                               ; 2       ;
; sd_initial:sd_initial_inst|counter[1]                                 ; 2       ;
; sd_initial:sd_initial_inst|counter[2]                                 ; 2       ;
; sd_initial:sd_initial_inst|counter[3]                                 ; 2       ;
; sd_initial:sd_initial_inst|counter[4]                                 ; 2       ;
; sd_initial:sd_initial_inst|counter[5]                                 ; 2       ;
; sd_initial:sd_initial_inst|counter[6]                                 ; 2       ;
; sd_initial:sd_initial_inst|counter[7]                                 ; 2       ;
; sd_initial:sd_initial_inst|counter[8]                                 ; 2       ;
; sd_initial:sd_initial_inst|cnt[6]                                     ; 2       ;
; sd_initial:sd_initial_inst|cnt[5]                                     ; 2       ;
; sd_initial:sd_initial_inst|cnt[4]                                     ; 2       ;
; sd_initial:sd_initial_inst|cnt[3]                                     ; 2       ;
; sd_initial:sd_initial_inst|cnt[2]                                     ; 2       ;
; sd_initial:sd_initial_inst|cnt[1]                                     ; 2       ;
; sd_initial:sd_initial_inst|cnt[0]                                     ; 2       ;
; mywav:mywav_inst|reg_config:reg_config_inst|clock_20k_cnt[14]         ; 2       ;
; mywav:mywav_inst|reg_config:reg_config_inst|clock_20k_cnt[13]         ; 2       ;
; mywav:mywav_inst|reg_config:reg_config_inst|clock_20k_cnt[12]         ; 2       ;
; mywav:mywav_inst|reg_config:reg_config_inst|clock_20k_cnt[11]         ; 2       ;
; mywav:mywav_inst|reg_config:reg_config_inst|clock_20k_cnt[10]         ; 2       ;
; mywav:mywav_inst|reg_config:reg_config_inst|clock_20k_cnt[9]          ; 2       ;
; mywav:mywav_inst|reg_config:reg_config_inst|clock_20k_cnt[8]          ; 2       ;
; mywav:mywav_inst|reg_config:reg_config_inst|clock_20k_cnt[4]          ; 2       ;
; mywav:mywav_inst|reg_config:reg_config_inst|clock_20k_cnt[3]          ; 2       ;
; mywav:mywav_inst|reg_config:reg_config_inst|clock_20k_cnt[2]          ; 2       ;
; mywav:mywav_inst|reg_config:reg_config_inst|clock_20k_cnt[1]          ; 2       ;
; mywav:mywav_inst|reg_config:reg_config_inst|clock_20k_cnt[0]          ; 2       ;
; mywav:mywav_inst|reg_config:reg_config_inst|clock_20k_cnt[7]          ; 2       ;
; mywav:mywav_inst|reg_config:reg_config_inst|clock_20k_cnt[6]          ; 2       ;
; mywav:mywav_inst|reg_config:reg_config_inst|clock_20k_cnt[5]          ; 2       ;
; ram_rw_control:ram_rw_control_inst|counter[8]                         ; 2       ;
; ram_rw_control:ram_rw_control_inst|counter[7]                         ; 2       ;
; ram_rw_control:ram_rw_control_inst|counter[6]                         ; 2       ;
; ram_rw_control:ram_rw_control_inst|counter[5]                         ; 2       ;
; ram_rw_control:ram_rw_control_inst|counter[4]                         ; 2       ;
; ram_rw_control:ram_rw_control_inst|counter[3]                         ; 2       ;
; ram_rw_control:ram_rw_control_inst|counter[2]                         ; 2       ;
; ram_rw_control:ram_rw_control_inst|counter[1]                         ; 2       ;
; sd_read:sd_read_inst|CMD17[39]                                        ; 2       ;
; sd_read:sd_read_inst|CMD17[38]                                        ; 2       ;
; sd_read:sd_read_inst|CMD17[37]                                        ; 2       ;
; sd_read:sd_read_inst|CMD17[36]                                        ; 2       ;
; sd_read:sd_read_inst|CMD17[35]                                        ; 2       ;
; sd_read:sd_read_inst|CMD17[34]                                        ; 2       ;
; sd_read:sd_read_inst|CMD17[33]                                        ; 2       ;
; sd_read:sd_read_inst|CMD17[32]                                        ; 2       ;
; sd_read:sd_read_inst|CMD17[31]                                        ; 2       ;
; sd_read:sd_read_inst|CMD17[30]                                        ; 2       ;
; sd_read:sd_read_inst|CMD17[29]                                        ; 2       ;
; sd_read:sd_read_inst|CMD17[28]                                        ; 2       ;
; sd_read:sd_read_inst|CMD17[27]                                        ; 2       ;
; sd_read:sd_read_inst|CMD17[26]                                        ; 2       ;
; sd_read:sd_read_inst|CMD17[25]                                        ; 2       ;
; sd_read:sd_read_inst|CMD17[24]                                        ; 2       ;
; sd_read:sd_read_inst|CMD17[23]                                        ; 2       ;
; sd_read:sd_read_inst|CMD17[22]                                        ; 2       ;
; sd_read:sd_read_inst|CMD17[21]                                        ; 2       ;
; sd_read:sd_read_inst|CMD17[20]                                        ; 2       ;
; sd_read:sd_read_inst|CMD17[19]                                        ; 2       ;
; sd_read:sd_read_inst|CMD17[18]                                        ; 2       ;
; sd_read:sd_read_inst|CMD17[17]                                        ; 2       ;
; sd_read:sd_read_inst|CMD17[16]                                        ; 2       ;
; sd_read:sd_read_inst|CMD17[15]                                        ; 2       ;
; sd_read:sd_read_inst|CMD17[14]                                        ; 2       ;
; sd_read:sd_read_inst|CMD17[13]                                        ; 2       ;
; sd_read:sd_read_inst|CMD17[12]                                        ; 2       ;
; sd_read:sd_read_inst|CMD17[11]                                        ; 2       ;
; sd_read:sd_read_inst|CMD17[10]                                        ; 2       ;
; sd_read:sd_read_inst|CMD17[9]                                         ; 2       ;
; sd_read:sd_read_inst|CMD17[8]                                         ; 2       ;
; sd_read:sd_read_inst|cnt[21]                                          ; 2       ;
; sd_read:sd_read_inst|cnt[20]                                          ; 2       ;
; sd_read:sd_read_inst|cnt[19]                                          ; 2       ;
; sd_read:sd_read_inst|cnt[18]                                          ; 2       ;
; sd_read:sd_read_inst|cnt[17]                                          ; 2       ;
; sd_read:sd_read_inst|cnt[16]                                          ; 2       ;
; sd_read:sd_read_inst|cnt[15]                                          ; 2       ;
; sd_read:sd_read_inst|cnt[14]                                          ; 2       ;
; sd_read:sd_read_inst|cnt[13]                                          ; 2       ;
; sd_read:sd_read_inst|cnt[12]                                          ; 2       ;
; sd_read:sd_read_inst|cnt[11]                                          ; 2       ;
; sd_read:sd_read_inst|cnt[10]                                          ; 2       ;
; sd_read:sd_read_inst|cnt[9]                                           ; 2       ;
; sd_read:sd_read_inst|cnt[8]                                           ; 2       ;
; sd_read:sd_read_inst|cnt[7]                                           ; 2       ;
; sd_read:sd_read_inst|cnt[6]                                           ; 2       ;
; sd_read:sd_read_inst|cnt[5]                                           ; 2       ;
; sd_read:sd_read_inst|cnt[4]                                           ; 2       ;
; sd_read:sd_read_inst|cnt[3]                                           ; 2       ;
; sd_read:sd_read_inst|cnt[2]                                           ; 2       ;
; sd_read:sd_read_inst|cnt[1]                                           ; 2       ;
; sd_read:sd_read_inst|cnt[0]                                           ; 2       ;
; mywav:mywav_inst|sinwave_gen:sinwave_gen_inst|data_num[2]             ; 2       ;
; BCLK~input                                                            ; 1       ;
; DACLRC~input                                                          ; 1       ;
; clk_50m~input                                                         ; 1       ;
; sd_initial:sd_initial_inst|reset~0                                    ; 1       ;
; mywav:mywav_inst|reg_config:reg_config_inst|i2c_com:u1|sclk~5         ; 1       ;
; mywav:mywav_inst|reg_config:reg_config_inst|reg_index[3]~7            ; 1       ;
; sd_initial:sd_initial_inst|Mux0~6                                     ; 1       ;
; sd_read:sd_read_inst|mystate[1]~9                                     ; 1       ;
; sd_initial:sd_initial_inst|rx[20]                                     ; 1       ;
; sd_initial:sd_initial_inst|rx[21]                                     ; 1       ;
; sd_initial:sd_initial_inst|rx[22]                                     ; 1       ;
; sd_initial:sd_initial_inst|rx[23]                                     ; 1       ;
; sd_initial:sd_initial_inst|rx[24]                                     ; 1       ;
; sd_initial:sd_initial_inst|rx[0]                                      ; 1       ;
; sd_initial:sd_initial_inst|rx[25]                                     ; 1       ;
; sd_initial:sd_initial_inst|rx[1]                                      ; 1       ;
; sd_initial:sd_initial_inst|rx[26]                                     ; 1       ;
; sd_initial:sd_initial_inst|rx[2]                                      ; 1       ;
; sd_initial:sd_initial_inst|rx[27]                                     ; 1       ;
; sd_initial:sd_initial_inst|rx[3]                                      ; 1       ;
; sd_initial:sd_initial_inst|rx[28]                                     ; 1       ;
; sd_initial:sd_initial_inst|rx[4]                                      ; 1       ;
; sd_initial:sd_initial_inst|rx[29]                                     ; 1       ;
; sd_initial:sd_initial_inst|rx[5]                                      ; 1       ;
; sd_initial:sd_initial_inst|rx[30]                                     ; 1       ;
; sd_initial:sd_initial_inst|rx[6]                                      ; 1       ;
; sd_initial:sd_initial_inst|rx[31]                                     ; 1       ;
; sd_initial:sd_initial_inst|rx[7]                                      ; 1       ;
; sd_initial:sd_initial_inst|rx[32]                                     ; 1       ;
; sd_initial:sd_initial_inst|rx[8]                                      ; 1       ;
; sd_initial:sd_initial_inst|rx[33]                                     ; 1       ;
; sd_initial:sd_initial_inst|rx[9]                                      ; 1       ;
; sd_initial:sd_initial_inst|rx[34]                                     ; 1       ;
; sd_initial:sd_initial_inst|rx[10]                                     ; 1       ;
; sd_initial:sd_initial_inst|rx[35]                                     ; 1       ;
; sd_initial:sd_initial_inst|rx[11]                                     ; 1       ;
; sd_initial:sd_initial_inst|rx[36]                                     ; 1       ;
; sd_initial:sd_initial_inst|rx[12]                                     ; 1       ;
; ram_rw_control:ram_rw_control_inst|next_read_reg~4                    ; 1       ;
; ram_rw_control:ram_rw_control_inst|next_read_reg~3                    ; 1       ;
; ram_rw_control:ram_rw_control_inst|next_read_reg~2                    ; 1       ;
; ram_rw_control:ram_rw_control_inst|next_read_reg~1                    ; 1       ;
; ram_rw_control:ram_rw_control_inst|next_read_reg~0                    ; 1       ;
; sd_initial:sd_initial_inst|rx[37]                                     ; 1       ;
; sd_initial:sd_initial_inst|rx[13]                                     ; 1       ;
; mywav:mywav_inst|reg_config:reg_config_inst|Decoder0~0                ; 1       ;
; mywav:mywav_inst|reg_config:reg_config_inst|WideOr2~0                 ; 1       ;
; mywav:mywav_inst|reg_config:reg_config_inst|WideOr1~0                 ; 1       ;
; mywav:mywav_inst|reg_config:reg_config_inst|WideOr4~0                 ; 1       ;
; mywav:mywav_inst|reg_config:reg_config_inst|Decoder1~0                ; 1       ;
; mywav:mywav_inst|reg_config:reg_config_inst|Decoder2~0                ; 1       ;
; mywav:mywav_inst|reg_config:reg_config_inst|WideOr3~0                 ; 1       ;
; mywav:mywav_inst|reg_config:reg_config_inst|WideOr7~0                 ; 1       ;
; mywav:mywav_inst|reg_config:reg_config_inst|Decoder3~0                ; 1       ;
; mywav:mywav_inst|reg_config:reg_config_inst|WideOr6~0                 ; 1       ;
; mywav:mywav_inst|reg_config:reg_config_inst|WideOr5~0                 ; 1       ;
; mywav:mywav_inst|reg_config:reg_config_inst|WideOr0~0                 ; 1       ;
; mywav:mywav_inst|reg_config:reg_config_inst|reg_index[0]~6            ; 1       ;
; mywav:mywav_inst|reg_config:reg_config_inst|Selector1~0               ; 1       ;
; mywav:mywav_inst|reg_config:reg_config_inst|i2c_com:u1|ack3~2         ; 1       ;
; mywav:mywav_inst|reg_config:reg_config_inst|i2c_com:u1|ack3~1         ; 1       ;
; mywav:mywav_inst|reg_config:reg_config_inst|i2c_com:u1|ack3~0         ; 1       ;
; mywav:mywav_inst|reg_config:reg_config_inst|i2c_com:u1|ack2~2         ; 1       ;
; mywav:mywav_inst|reg_config:reg_config_inst|i2c_com:u1|ack2~1         ; 1       ;
; mywav:mywav_inst|reg_config:reg_config_inst|i2c_com:u1|ack2~0         ; 1       ;
; mywav:mywav_inst|reg_config:reg_config_inst|i2c_com:u1|ack1~1         ; 1       ;
; mywav:mywav_inst|reg_config:reg_config_inst|i2c_com:u1|ack1~0         ; 1       ;
; mywav:mywav_inst|reg_config:reg_config_inst|i2c_com:u1|Selector4~0    ; 1       ;
; sd_read:sd_read_inst|Selector0~1                                      ; 1       ;
; sd_read:sd_read_inst|Selector0~0                                      ; 1       ;
; sd_read:sd_read_inst|read_cnt~10                                      ; 1       ;
; sd_read:sd_read_inst|read_cnt~9                                       ; 1       ;
; sd_read:sd_read_inst|read_cnt~8                                       ; 1       ;
; sd_read:sd_read_inst|read_cnt~7                                       ; 1       ;
; sd_read:sd_read_inst|read_cnt~6                                       ; 1       ;
; sd_read:sd_read_inst|read_cnt~5                                       ; 1       ;
; sd_read:sd_read_inst|read_cnt~4                                       ; 1       ;
; sd_read:sd_read_inst|read_cnt~3                                       ; 1       ;
; sd_read:sd_read_inst|read_cnt~1                                       ; 1       ;
; sd_initial:sd_initial_inst|rx[38]                                     ; 1       ;
; sd_initial:sd_initial_inst|rx[14]                                     ; 1       ;
; sd_read:sd_read_inst|data_come~0                                      ; 1       ;
; sd_read:sd_read_inst|aa~6                                             ; 1       ;
; sd_read:sd_read_inst|aa~5                                             ; 1       ;
; sd_read:sd_read_inst|aa~4                                             ; 1       ;
; sd_read:sd_read_inst|aa~3                                             ; 1       ;
; sd_read:sd_read_inst|aa~2                                             ; 1       ;
; sd_read:sd_read_inst|aa~1                                             ; 1       ;
; sd_read:sd_read_inst|en~0                                             ; 1       ;
; ram_rw_control:ram_rw_control_inst|next_read_reg_r1                   ; 1       ;
; mywav:mywav_inst|reg_config:reg_config_inst|i2c_com:u1|Mux0~14        ; 1       ;
; mywav:mywav_inst|reg_config:reg_config_inst|i2c_com:u1|Mux0~13        ; 1       ;
; mywav:mywav_inst|reg_config:reg_config_inst|i2c_com:u1|Mux0~12        ; 1       ;
; mywav:mywav_inst|reg_config:reg_config_inst|i2c_com:u1|Mux0~11        ; 1       ;
; mywav:mywav_inst|reg_config:reg_config_inst|i2c_data[12]              ; 1       ;
; mywav:mywav_inst|reg_config:reg_config_inst|i2c_com:u1|Mux0~10        ; 1       ;
; mywav:mywav_inst|reg_config:reg_config_inst|i2c_com:u1|Mux0~9         ; 1       ;
; mywav:mywav_inst|reg_config:reg_config_inst|i2c_com:u1|Mux0~8         ; 1       ;
; mywav:mywav_inst|reg_config:reg_config_inst|i2c_com:u1|Mux0~7         ; 1       ;
; mywav:mywav_inst|reg_config:reg_config_inst|i2c_data[5]               ; 1       ;
; mywav:mywav_inst|reg_config:reg_config_inst|i2c_data[6]               ; 1       ;
; mywav:mywav_inst|reg_config:reg_config_inst|i2c_com:u1|Mux0~6         ; 1       ;
; mywav:mywav_inst|reg_config:reg_config_inst|i2c_com:u1|Mux0~5         ; 1       ;
; mywav:mywav_inst|reg_config:reg_config_inst|i2c_data[3]               ; 1       ;
; mywav:mywav_inst|reg_config:reg_config_inst|i2c_com:u1|Mux0~4         ; 1       ;
; mywav:mywav_inst|reg_config:reg_config_inst|i2c_data[11]              ; 1       ;
; mywav:mywav_inst|reg_config:reg_config_inst|i2c_data[10]              ; 1       ;
; mywav:mywav_inst|reg_config:reg_config_inst|i2c_data[4]               ; 1       ;
; mywav:mywav_inst|reg_config:reg_config_inst|i2c_com:u1|Mux0~3         ; 1       ;
; mywav:mywav_inst|reg_config:reg_config_inst|i2c_data[0]               ; 1       ;
; mywav:mywav_inst|reg_config:reg_config_inst|i2c_data[7]               ; 1       ;
; mywav:mywav_inst|reg_config:reg_config_inst|i2c_com:u1|Mux0~2         ; 1       ;
; mywav:mywav_inst|reg_config:reg_config_inst|i2c_data[1]               ; 1       ;
; mywav:mywav_inst|reg_config:reg_config_inst|i2c_com:u1|Mux0~1         ; 1       ;
; mywav:mywav_inst|reg_config:reg_config_inst|i2c_data[2]               ; 1       ;
; mywav:mywav_inst|reg_config:reg_config_inst|i2c_data[9]               ; 1       ;
; mywav:mywav_inst|reg_config:reg_config_inst|i2c_com:u1|Mux0~0         ; 1       ;
; mywav:mywav_inst|reg_config:reg_config_inst|reg_index[3]~5            ; 1       ;
; mywav:mywav_inst|reg_config:reg_config_inst|reg_index[1]~4            ; 1       ;
; mywav:mywav_inst|reg_config:reg_config_inst|reg_index[2]~3            ; 1       ;
; mywav:mywav_inst|reg_config:reg_config_inst|reg_index[2]~2            ; 1       ;
; mywav:mywav_inst|reg_config:reg_config_inst|Selector2~0               ; 1       ;
; mywav:mywav_inst|reg_config:reg_config_inst|i2c_com:u1|tr_end~1       ; 1       ;
; mywav:mywav_inst|reg_config:reg_config_inst|config_step~11            ; 1       ;
; ram_rw_control:ram_rw_control_inst|myen~0                             ; 1       ;
; sd_read:sd_read_inst|read_step~7                                      ; 1       ;
; sd_read:sd_read_inst|read_step~6                                      ; 1       ;
; sd_read:sd_read_inst|read_cnt~0                                       ; 1       ;
; sd_read:sd_read_inst|read_cnt[0]                                      ; 1       ;
; sd_read:sd_read_inst|read_cnt[1]                                      ; 1       ;
; sd_read:sd_read_inst|read_cnt[2]                                      ; 1       ;
; sd_read:sd_read_inst|read_cnt[3]                                      ; 1       ;
; sd_read:sd_read_inst|read_cnt[4]                                      ; 1       ;
; sd_read:sd_read_inst|read_cnt[5]                                      ; 1       ;
; sd_read:sd_read_inst|read_cnt[6]                                      ; 1       ;
; sd_read:sd_read_inst|read_cnt[7]                                      ; 1       ;
; sd_read:sd_read_inst|read_cnt[8]                                      ; 1       ;
; sd_read:sd_read_inst|cntb~3                                           ; 1       ;
; sd_read:sd_read_inst|cntb~2                                           ; 1       ;
; sd_read:sd_read_inst|cntb~0                                           ; 1       ;
; sd_initial:sd_initial_inst|counter[0]~27                              ; 1       ;
; sd_initial:sd_initial_inst|aa~6                                       ; 1       ;
; sd_initial:sd_initial_inst|aa~5                                       ; 1       ;
; sd_initial:sd_initial_inst|aa~4                                       ; 1       ;
; sd_initial:sd_initial_inst|aa~3                                       ; 1       ;
; sd_initial:sd_initial_inst|aa~2                                       ; 1       ;
; sd_initial:sd_initial_inst|aa~1                                       ; 1       ;
; sd_initial:sd_initial_inst|en~0                                       ; 1       ;
; sd_initial:sd_initial_inst|cnt[9]~15                                  ; 1       ;
; sd_initial:sd_initial_inst|cnt[9]~14                                  ; 1       ;
; sd_initial:sd_initial_inst|rx[39]                                     ; 1       ;
; sd_initial:sd_initial_inst|rx[15]                                     ; 1       ;
; sd_read:sd_read_inst|read_finish~0                                    ; 1       ;
; ram_rw_control:ram_rw_control_inst|read_sec[15]~35                    ; 1       ;
; ram_rw_control:ram_rw_control_inst|read_sec[15]~34                    ; 1       ;
; ram_rw_control:ram_rw_control_inst|LessThan1~7                        ; 1       ;
; ram_rw_control:ram_rw_control_inst|LessThan1~6                        ; 1       ;
; ram_rw_control:ram_rw_control_inst|LessThan1~5                        ; 1       ;
; ram_rw_control:ram_rw_control_inst|LessThan1~4                        ; 1       ;
; ram_rw_control:ram_rw_control_inst|LessThan1~3                        ; 1       ;
; ram_rw_control:ram_rw_control_inst|LessThan1~2                        ; 1       ;
; ram_rw_control:ram_rw_control_inst|LessThan1~1                        ; 1       ;
; ram_rw_control:ram_rw_control_inst|LessThan1~0                        ; 1       ;
; sd_read:sd_read_inst|rx_valid~0                                       ; 1       ;
; ram_rw_control:ram_rw_control_inst|next_read_reg_r2                   ; 1       ;
; ram_rw_control:ram_rw_control_inst|read_req~0                         ; 1       ;
; ram_rw_control:ram_rw_control_inst|always1~2                          ; 1       ;
; ram_rw_control:ram_rw_control_inst|always1~1                          ; 1       ;
; ram_rw_control:ram_rw_control_inst|always1~0                          ; 1       ;
; mywav:mywav_inst|reg_config:reg_config_inst|Selector0~0               ; 1       ;
; sd_read:sd_read_inst|mydata_o~8                                       ; 1       ;
; sd_read:sd_read_inst|mydata[6]                                        ; 1       ;
; sd_read:sd_read_inst|mydata[3]                                        ; 1       ;
; sd_read:sd_read_inst|mydata[5]                                        ; 1       ;
; sd_read:sd_read_inst|mydata[4]                                        ; 1       ;
; sd_read:sd_read_inst|mydata[2]                                        ; 1       ;
; sd_read:sd_read_inst|mydata[0]                                        ; 1       ;
; ram_rw_control:ram_rw_control_inst|always7~0                          ; 1       ;
; sd_read:sd_read_inst|mydata[1]                                        ; 1       ;
; ram_rw_control:ram_rw_control_inst|counter[9]~14                      ; 1       ;
; sd_read:sd_read_inst|myvalid_o~1                                      ; 1       ;
; sd_read:sd_read_inst|myvalid_o~0                                      ; 1       ;
; sd_initial:sd_initial_inst|Selector100~0                              ; 1       ;
; sd_initial:sd_initial_inst|Selector101~0                              ; 1       ;
; sd_initial:sd_initial_inst|Selector99~0                               ; 1       ;
; sd_initial:sd_initial_inst|Selector103~0                              ; 1       ;
; sd_initial:sd_initial_inst|Selector104~0                              ; 1       ;
; sd_initial:sd_initial_inst|Selector105~0                              ; 1       ;
; sd_initial:sd_initial_inst|Selector102~0                              ; 1       ;
; sd_initial:sd_initial_inst|Selector106~0                              ; 1       ;
; sd_initial:sd_initial_inst|Selector107~0                              ; 1       ;
; sd_initial:sd_initial_inst|Selector108~0                              ; 1       ;
; sd_initial:sd_initial_inst|Selector109~0                              ; 1       ;
; sd_initial:sd_initial_inst|Selector110~0                              ; 1       ;
; sd_initial:sd_initial_inst|Selector111~0                              ; 1       ;
; sd_initial:sd_initial_inst|Selector112~0                              ; 1       ;
; sd_initial:sd_initial_inst|Selector113~0                              ; 1       ;
; sd_initial:sd_initial_inst|Selector114~0                              ; 1       ;
; sd_initial:sd_initial_inst|Selector115~0                              ; 1       ;
; sd_initial:sd_initial_inst|Selector116~0                              ; 1       ;
; sd_initial:sd_initial_inst|Selector117~0                              ; 1       ;
; sd_initial:sd_initial_inst|Selector118~0                              ; 1       ;
; sd_initial:sd_initial_inst|Selector119~0                              ; 1       ;
; sd_initial:sd_initial_inst|Selector120~0                              ; 1       ;
; sd_initial:sd_initial_inst|Selector121~0                              ; 1       ;
; sd_initial:sd_initial_inst|Selector122~0                              ; 1       ;
; sd_initial:sd_initial_inst|Selector123~0                              ; 1       ;
; sd_initial:sd_initial_inst|Selector124~0                              ; 1       ;
; sd_initial:sd_initial_inst|Selector125~0                              ; 1       ;
; sd_initial:sd_initial_inst|Selector126~0                              ; 1       ;
; sd_initial:sd_initial_inst|Selector127~0                              ; 1       ;
; sd_initial:sd_initial_inst|Selector128~0                              ; 1       ;
; sd_initial:sd_initial_inst|Selector129~0                              ; 1       ;
; sd_initial:sd_initial_inst|Selector131~0                              ; 1       ;
; sd_initial:sd_initial_inst|Selector133~0                              ; 1       ;
; sd_initial:sd_initial_inst|Selector130~0                              ; 1       ;
; sd_initial:sd_initial_inst|Selector132~0                              ; 1       ;
; sd_initial:sd_initial_inst|Selector135~0                              ; 1       ;
; sd_initial:sd_initial_inst|Selector137~0                              ; 1       ;
; sd_initial:sd_initial_inst|Selector134~0                              ; 1       ;
; sd_initial:sd_initial_inst|Selector136~0                              ; 1       ;
; sd_initial:sd_initial_inst|Selector139~0                              ; 1       ;
; sd_initial:sd_initial_inst|Selector140~0                              ; 1       ;
; sd_initial:sd_initial_inst|Selector141~0                              ; 1       ;
; sd_initial:sd_initial_inst|Selector138~0                              ; 1       ;
; sd_initial:sd_initial_inst|Selector142~0                              ; 1       ;
; sd_initial:sd_initial_inst|Selector143~0                              ; 1       ;
; sd_initial:sd_initial_inst|Selector144~0                              ; 1       ;
; sd_initial:sd_initial_inst|CMD8[0]~6                                  ; 1       ;
; sd_initial:sd_initial_inst|CMD8[0]~5                                  ; 1       ;
; sd_initial:sd_initial_inst|CMD8[0]~4                                  ; 1       ;
; sd_initial:sd_initial_inst|CMD8[47]~2                                 ; 1       ;
; sd_initial:sd_initial_inst|CMD8[47]~1                                 ; 1       ;
; sd_initial:sd_initial_inst|Selector98~0                               ; 1       ;
; sd_initial:sd_initial_inst|Selector51~0                               ; 1       ;
; sd_initial:sd_initial_inst|Selector52~0                               ; 1       ;
; sd_initial:sd_initial_inst|Selector53~0                               ; 1       ;
; sd_initial:sd_initial_inst|Selector55~0                               ; 1       ;
; sd_initial:sd_initial_inst|Selector56~0                               ; 1       ;
; sd_initial:sd_initial_inst|Selector57~0                               ; 1       ;
; sd_initial:sd_initial_inst|Selector54~0                               ; 1       ;
; sd_initial:sd_initial_inst|Selector58~0                               ; 1       ;
; sd_initial:sd_initial_inst|Selector59~0                               ; 1       ;
; sd_initial:sd_initial_inst|Selector60~0                               ; 1       ;
; sd_initial:sd_initial_inst|Selector61~0                               ; 1       ;
; sd_initial:sd_initial_inst|Selector62~0                               ; 1       ;
; sd_initial:sd_initial_inst|Selector63~0                               ; 1       ;
; sd_initial:sd_initial_inst|Selector64~0                               ; 1       ;
; sd_initial:sd_initial_inst|Selector65~0                               ; 1       ;
; sd_initial:sd_initial_inst|Selector66~0                               ; 1       ;
; sd_initial:sd_initial_inst|Selector67~0                               ; 1       ;
; sd_initial:sd_initial_inst|Selector68~0                               ; 1       ;
; sd_initial:sd_initial_inst|Selector69~0                               ; 1       ;
; sd_initial:sd_initial_inst|Selector70~0                               ; 1       ;
; sd_initial:sd_initial_inst|Selector71~0                               ; 1       ;
; sd_initial:sd_initial_inst|Selector72~0                               ; 1       ;
; sd_initial:sd_initial_inst|Selector73~0                               ; 1       ;
; sd_initial:sd_initial_inst|Selector74~0                               ; 1       ;
; sd_initial:sd_initial_inst|Selector75~0                               ; 1       ;
; sd_initial:sd_initial_inst|Selector76~0                               ; 1       ;
; sd_initial:sd_initial_inst|Selector77~0                               ; 1       ;
; sd_initial:sd_initial_inst|Selector78~0                               ; 1       ;
; sd_initial:sd_initial_inst|Selector79~0                               ; 1       ;
; sd_initial:sd_initial_inst|Selector80~0                               ; 1       ;
; sd_initial:sd_initial_inst|Selector81~0                               ; 1       ;
; sd_initial:sd_initial_inst|Selector82~0                               ; 1       ;
; sd_initial:sd_initial_inst|Selector83~0                               ; 1       ;
; sd_initial:sd_initial_inst|Selector84~0                               ; 1       ;
; sd_initial:sd_initial_inst|Selector85~0                               ; 1       ;
; sd_initial:sd_initial_inst|Selector86~0                               ; 1       ;
; sd_initial:sd_initial_inst|Selector87~0                               ; 1       ;
; sd_initial:sd_initial_inst|Selector88~0                               ; 1       ;
; sd_initial:sd_initial_inst|Selector89~0                               ; 1       ;
; sd_initial:sd_initial_inst|Selector90~0                               ; 1       ;
; sd_initial:sd_initial_inst|Selector91~0                               ; 1       ;
; sd_initial:sd_initial_inst|Selector92~0                               ; 1       ;
; sd_initial:sd_initial_inst|Selector93~0                               ; 1       ;
; sd_initial:sd_initial_inst|Selector94~0                               ; 1       ;
; sd_initial:sd_initial_inst|Selector95~0                               ; 1       ;
; sd_initial:sd_initial_inst|Selector96~0                               ; 1       ;
; sd_initial:sd_initial_inst|CMD55[0]~4                                 ; 1       ;
; sd_initial:sd_initial_inst|CMD55[0]~3                                 ; 1       ;
; sd_initial:sd_initial_inst|Selector97~1                               ; 1       ;
; sd_initial:sd_initial_inst|CMD55[47]~1                                ; 1       ;
; sd_initial:sd_initial_inst|Selector50~0                               ; 1       ;
; sd_initial:sd_initial_inst|Selector3~0                                ; 1       ;
; sd_initial:sd_initial_inst|Selector4~0                                ; 1       ;
; sd_initial:sd_initial_inst|Selector5~0                                ; 1       ;
; sd_initial:sd_initial_inst|Selector6~0                                ; 1       ;
; sd_initial:sd_initial_inst|Selector9~0                                ; 1       ;
; sd_initial:sd_initial_inst|Selector7~0                                ; 1       ;
; sd_initial:sd_initial_inst|Selector8~0                                ; 1       ;
; sd_initial:sd_initial_inst|Selector11~0                               ; 1       ;
; sd_initial:sd_initial_inst|Selector10~0                               ; 1       ;
; sd_initial:sd_initial_inst|Selector12~0                               ; 1       ;
; sd_initial:sd_initial_inst|Selector13~0                               ; 1       ;
; sd_initial:sd_initial_inst|Selector14~0                               ; 1       ;
; sd_initial:sd_initial_inst|Selector15~0                               ; 1       ;
; sd_initial:sd_initial_inst|Selector16~0                               ; 1       ;
; sd_initial:sd_initial_inst|Selector17~0                               ; 1       ;
; sd_initial:sd_initial_inst|Selector18~0                               ; 1       ;
; sd_initial:sd_initial_inst|Selector19~0                               ; 1       ;
; sd_initial:sd_initial_inst|Selector20~0                               ; 1       ;
; sd_initial:sd_initial_inst|Selector21~0                               ; 1       ;
; sd_initial:sd_initial_inst|Selector22~0                               ; 1       ;
; sd_initial:sd_initial_inst|Selector23~0                               ; 1       ;
; sd_initial:sd_initial_inst|Selector24~0                               ; 1       ;
; sd_initial:sd_initial_inst|Selector25~0                               ; 1       ;
; sd_initial:sd_initial_inst|Selector26~0                               ; 1       ;
; sd_initial:sd_initial_inst|Selector27~0                               ; 1       ;
; sd_initial:sd_initial_inst|Selector28~0                               ; 1       ;
; sd_initial:sd_initial_inst|Selector29~0                               ; 1       ;
; sd_initial:sd_initial_inst|Selector30~0                               ; 1       ;
; sd_initial:sd_initial_inst|Selector31~0                               ; 1       ;
; sd_initial:sd_initial_inst|Selector32~0                               ; 1       ;
; sd_initial:sd_initial_inst|Selector33~0                               ; 1       ;
; sd_initial:sd_initial_inst|Selector34~0                               ; 1       ;
; sd_initial:sd_initial_inst|Selector35~0                               ; 1       ;
; sd_initial:sd_initial_inst|Selector36~0                               ; 1       ;
; sd_initial:sd_initial_inst|Selector37~0                               ; 1       ;
; sd_initial:sd_initial_inst|Selector38~0                               ; 1       ;
; sd_initial:sd_initial_inst|Selector39~0                               ; 1       ;
; sd_initial:sd_initial_inst|Selector40~0                               ; 1       ;
; sd_initial:sd_initial_inst|Selector41~0                               ; 1       ;
; sd_initial:sd_initial_inst|Selector42~0                               ; 1       ;
; sd_initial:sd_initial_inst|Selector43~0                               ; 1       ;
; sd_initial:sd_initial_inst|Selector44~0                               ; 1       ;
; sd_initial:sd_initial_inst|Selector45~0                               ; 1       ;
; sd_initial:sd_initial_inst|Selector46~0                               ; 1       ;
; sd_initial:sd_initial_inst|Selector47~0                               ; 1       ;
; sd_initial:sd_initial_inst|Selector48~0                               ; 1       ;
; sd_initial:sd_initial_inst|ACMD41[0]~3                                ; 1       ;
; sd_initial:sd_initial_inst|Selector2~0                                ; 1       ;
; sd_initial:sd_initial_inst|Selector148~0                              ; 1       ;
; sd_initial:sd_initial_inst|Selector149~0                              ; 1       ;
; sd_initial:sd_initial_inst|Selector147~0                              ; 1       ;
; sd_initial:sd_initial_inst|Selector150~0                              ; 1       ;
; sd_initial:sd_initial_inst|Selector151~0                              ; 1       ;
; sd_initial:sd_initial_inst|Selector152~0                              ; 1       ;
; sd_initial:sd_initial_inst|Selector153~0                              ; 1       ;
; sd_initial:sd_initial_inst|Selector154~0                              ; 1       ;
; sd_initial:sd_initial_inst|Selector155~0                              ; 1       ;
; sd_initial:sd_initial_inst|Selector156~0                              ; 1       ;
; sd_initial:sd_initial_inst|Selector157~0                              ; 1       ;
; sd_initial:sd_initial_inst|Selector158~0                              ; 1       ;
; sd_initial:sd_initial_inst|Selector159~0                              ; 1       ;
; sd_initial:sd_initial_inst|Selector160~0                              ; 1       ;
; sd_initial:sd_initial_inst|Selector161~0                              ; 1       ;
; sd_initial:sd_initial_inst|Selector162~0                              ; 1       ;
; sd_initial:sd_initial_inst|Selector163~0                              ; 1       ;
; sd_initial:sd_initial_inst|Selector164~0                              ; 1       ;
; sd_initial:sd_initial_inst|Selector165~0                              ; 1       ;
; sd_initial:sd_initial_inst|Selector166~0                              ; 1       ;
; sd_initial:sd_initial_inst|Selector167~0                              ; 1       ;
; sd_initial:sd_initial_inst|Selector168~0                              ; 1       ;
; sd_initial:sd_initial_inst|Selector169~0                              ; 1       ;
; sd_initial:sd_initial_inst|Selector170~0                              ; 1       ;
; sd_initial:sd_initial_inst|Selector171~0                              ; 1       ;
; sd_initial:sd_initial_inst|Selector172~0                              ; 1       ;
; sd_initial:sd_initial_inst|Selector173~0                              ; 1       ;
; sd_initial:sd_initial_inst|Selector174~0                              ; 1       ;
; sd_initial:sd_initial_inst|Selector175~0                              ; 1       ;
; sd_initial:sd_initial_inst|Selector176~0                              ; 1       ;
; sd_initial:sd_initial_inst|Selector177~0                              ; 1       ;
; sd_initial:sd_initial_inst|Selector178~0                              ; 1       ;
; sd_initial:sd_initial_inst|Selector179~0                              ; 1       ;
; sd_initial:sd_initial_inst|Selector180~0                              ; 1       ;
; sd_initial:sd_initial_inst|Selector181~0                              ; 1       ;
; sd_initial:sd_initial_inst|Selector182~0                              ; 1       ;
; sd_initial:sd_initial_inst|Selector183~0                              ; 1       ;
; sd_initial:sd_initial_inst|Selector184~0                              ; 1       ;
; sd_initial:sd_initial_inst|Selector185~0                              ; 1       ;
; sd_initial:sd_initial_inst|Selector187~0                              ; 1       ;
; sd_initial:sd_initial_inst|Selector188~0                              ; 1       ;
; sd_initial:sd_initial_inst|Selector186~0                              ; 1       ;
; sd_initial:sd_initial_inst|Selector189~0                              ; 1       ;
; sd_initial:sd_initial_inst|Selector190~0                              ; 1       ;
; sd_initial:sd_initial_inst|Selector192~0                              ; 1       ;
; sd_initial:sd_initial_inst|Selector191~0                              ; 1       ;
; sd_initial:sd_initial_inst|CMD0[0]~3                                  ; 1       ;
; sd_initial:sd_initial_inst|Selector146~0                              ; 1       ;
; sd_initial:sd_initial_inst|LessThan1~1                                ; 1       ;
; sd_initial:sd_initial_inst|LessThan1~0                                ; 1       ;
; sd_initial:sd_initial_inst|Mux1~3                                     ; 1       ;
; sd_initial:sd_initial_inst|Mux1~2                                     ; 1       ;
; sd_initial:sd_initial_inst|Mux1~1                                     ; 1       ;
; sd_initial:sd_initial_inst|Mux1~0                                     ; 1       ;
; sd_initial:sd_initial_inst|state~12                                   ; 1       ;
; sd_initial:sd_initial_inst|Mux3~3                                     ; 1       ;
; sd_initial:sd_initial_inst|state~11                                   ; 1       ;
; sd_initial:sd_initial_inst|Mux3~2                                     ; 1       ;
; sd_initial:sd_initial_inst|state~10                                   ; 1       ;
; sd_initial:sd_initial_inst|state~9                                    ; 1       ;
; sd_initial:sd_initial_inst|state~8                                    ; 1       ;
; sd_initial:sd_initial_inst|rx_valid~0                                 ; 1       ;
; sd_initial:sd_initial_inst|state~7                                    ; 1       ;
; sd_initial:sd_initial_inst|Mux3~1                                     ; 1       ;
; sd_initial:sd_initial_inst|state~6                                    ; 1       ;
; sd_initial:sd_initial_inst|Mux3~0                                     ; 1       ;
; sd_initial:sd_initial_inst|state~4                                    ; 1       ;
; sd_initial:sd_initial_inst|state~3                                    ; 1       ;
; sd_initial:sd_initial_inst|state~2                                    ; 1       ;
; sd_initial:sd_initial_inst|Mux0~5                                     ; 1       ;
; sd_initial:sd_initial_inst|Mux0~4                                     ; 1       ;
; sd_initial:sd_initial_inst|Mux0~3                                     ; 1       ;
; sd_initial:sd_initial_inst|LessThan4~0                                ; 1       ;
; sd_initial:sd_initial_inst|LessThan3~0                                ; 1       ;
; sd_initial:sd_initial_inst|rx[47]                                     ; 1       ;
; sd_read:sd_read_inst|mystate[2]~8                                     ; 1       ;
; sd_read:sd_read_inst|mystate[3]~6                                     ; 1       ;
; sd_read:sd_read_inst|mystate[3]~5                                     ; 1       ;
; sd_read:sd_read_inst|mystate[2]~4                                     ; 1       ;
; sd_read:sd_read_inst|CMD17~48                                         ; 1       ;
; sd_read:sd_read_inst|CMD17~47                                         ; 1       ;
; sd_read:sd_read_inst|CMD17~46                                         ; 1       ;
; sd_read:sd_read_inst|CMD17~45                                         ; 1       ;
; sd_read:sd_read_inst|CMD17~44                                         ; 1       ;
; sd_read:sd_read_inst|CMD17~43                                         ; 1       ;
; sd_read:sd_read_inst|CMD17~42                                         ; 1       ;
; sd_read:sd_read_inst|CMD17~41                                         ; 1       ;
; sd_read:sd_read_inst|CMD17~40                                         ; 1       ;
; sd_read:sd_read_inst|CMD17~39                                         ; 1       ;
; sd_read:sd_read_inst|CMD17~38                                         ; 1       ;
; sd_read:sd_read_inst|CMD17~37                                         ; 1       ;
; sd_read:sd_read_inst|CMD17~36                                         ; 1       ;
; sd_read:sd_read_inst|CMD17~35                                         ; 1       ;
; sd_read:sd_read_inst|CMD17~34                                         ; 1       ;
; sd_read:sd_read_inst|CMD17~33                                         ; 1       ;
; sd_read:sd_read_inst|CMD17~32                                         ; 1       ;
; sd_read:sd_read_inst|CMD17~31                                         ; 1       ;
; sd_read:sd_read_inst|CMD17~30                                         ; 1       ;
; sd_read:sd_read_inst|CMD17~29                                         ; 1       ;
; sd_read:sd_read_inst|CMD17~28                                         ; 1       ;
; sd_read:sd_read_inst|CMD17~27                                         ; 1       ;
; sd_read:sd_read_inst|CMD17~26                                         ; 1       ;
; sd_read:sd_read_inst|CMD17~25                                         ; 1       ;
; sd_read:sd_read_inst|CMD17~24                                         ; 1       ;
; sd_read:sd_read_inst|CMD17~23                                         ; 1       ;
; sd_read:sd_read_inst|CMD17~22                                         ; 1       ;
; sd_read:sd_read_inst|CMD17~21                                         ; 1       ;
; sd_read:sd_read_inst|CMD17~20                                         ; 1       ;
; sd_read:sd_read_inst|CMD17~19                                         ; 1       ;
; sd_read:sd_read_inst|CMD17~18                                         ; 1       ;
; sd_read:sd_read_inst|CMD17~17                                         ; 1       ;
; sd_read:sd_read_inst|Selector49~1                                     ; 1       ;
+-----------------------------------------------------------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+-----------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+--------------------------------------------------------------------------------------------------------------------------------+
; Name                                                                                                ; Type ; Mode             ; Clock Mode  ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF  ; Location                                                                                                                       ;
+-----------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+--------------------------------------------------------------------------------------------------------------------------------+
; ram_rw_control:ram_rw_control_inst|altsyncram:myram_rtl_0|altsyncram_60e1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks ; 8192         ; 8            ; 8192         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 65536 ; 8192                        ; 8                           ; 8192                        ; 8                           ; 65536               ; 8    ; None ; M9K_X27_Y20_N0, M9K_X15_Y21_N0, M9K_X15_Y20_N0, M9K_X15_Y19_N0, M9K_X27_Y19_N0, M9K_X27_Y21_N0, M9K_X15_Y22_N0, M9K_X27_Y22_N0 ;
; ram_rw_control:ram_rw_control_inst|altsyncram:myram_rtl_1|altsyncram_m6d1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks ; 8192         ; 8            ; 8192         ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 65536 ; 8192                        ; 8                           ; 8192                        ; 8                           ; 65536               ; 8    ; None ; M9K_X27_Y16_N0, M9K_X27_Y17_N0, M9K_X15_Y18_N0, M9K_X27_Y18_N0, M9K_X27_Y15_N0, M9K_X15_Y16_N0, M9K_X15_Y15_N0, M9K_X15_Y17_N0 ;
+-----------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+--------------------------------------------------------------------------------------------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+------------------------------------------------------+
; Other Routing Usage Summary                          ;
+-----------------------------+------------------------+
; Other Routing Resource Type ; Usage                  ;
+-----------------------------+------------------------+
; Block interconnects         ; 1,020 / 32,401 ( 3 % ) ;
; C16 interconnects           ; 13 / 1,326 ( < 1 % )   ;
; C4 interconnects            ; 417 / 21,816 ( 2 % )   ;
; Direct links                ; 205 / 32,401 ( < 1 % ) ;
; Global clocks               ; 3 / 10 ( 30 % )        ;
; Local interconnects         ; 600 / 10,320 ( 6 % )   ;
; R24 interconnects           ; 24 / 1,289 ( 2 % )     ;
; R4 interconnects            ; 534 / 28,186 ( 2 % )   ;
+-----------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 13.48) ; Number of LABs  (Total = 61) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 4                            ;
; 2                                           ; 1                            ;
; 3                                           ; 1                            ;
; 4                                           ; 0                            ;
; 5                                           ; 2                            ;
; 6                                           ; 0                            ;
; 7                                           ; 0                            ;
; 8                                           ; 0                            ;
; 9                                           ; 1                            ;
; 10                                          ; 0                            ;
; 11                                          ; 2                            ;
; 12                                          ; 2                            ;
; 13                                          ; 1                            ;
; 14                                          ; 4                            ;
; 15                                          ; 9                            ;
; 16                                          ; 34                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.84) ; Number of LABs  (Total = 61) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 6                            ;
; 1 Clock                            ; 57                           ;
; 1 Clock enable                     ; 30                           ;
; 1 Sync. clear                      ; 12                           ;
; 1 Sync. load                       ; 4                            ;
; 2 Clock enables                    ; 1                            ;
; 2 Clocks                           ; 2                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 21.75) ; Number of LABs  (Total = 61) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 2                            ;
; 2                                            ; 2                            ;
; 3                                            ; 1                            ;
; 4                                            ; 0                            ;
; 5                                            ; 0                            ;
; 6                                            ; 1                            ;
; 7                                            ; 0                            ;
; 8                                            ; 0                            ;
; 9                                            ; 2                            ;
; 10                                           ; 0                            ;
; 11                                           ; 0                            ;
; 12                                           ; 0                            ;
; 13                                           ; 0                            ;
; 14                                           ; 0                            ;
; 15                                           ; 2                            ;
; 16                                           ; 0                            ;
; 17                                           ; 2                            ;
; 18                                           ; 1                            ;
; 19                                           ; 3                            ;
; 20                                           ; 3                            ;
; 21                                           ; 2                            ;
; 22                                           ; 1                            ;
; 23                                           ; 3                            ;
; 24                                           ; 5                            ;
; 25                                           ; 10                           ;
; 26                                           ; 6                            ;
; 27                                           ; 1                            ;
; 28                                           ; 6                            ;
; 29                                           ; 5                            ;
; 30                                           ; 0                            ;
; 31                                           ; 0                            ;
; 32                                           ; 3                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 5.97) ; Number of LABs  (Total = 61) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 12                           ;
; 2                                               ; 6                            ;
; 3                                               ; 5                            ;
; 4                                               ; 4                            ;
; 5                                               ; 7                            ;
; 6                                               ; 8                            ;
; 7                                               ; 4                            ;
; 8                                               ; 2                            ;
; 9                                               ; 1                            ;
; 10                                              ; 2                            ;
; 11                                              ; 0                            ;
; 12                                              ; 2                            ;
; 13                                              ; 2                            ;
; 14                                              ; 1                            ;
; 15                                              ; 0                            ;
; 16                                              ; 4                            ;
; 17                                              ; 0                            ;
; 18                                              ; 0                            ;
; 19                                              ; 0                            ;
; 20                                              ; 0                            ;
; 21                                              ; 0                            ;
; 22                                              ; 0                            ;
; 23                                              ; 0                            ;
; 24                                              ; 0                            ;
; 25                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                        ;
+---------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 8.98) ; Number of LABs  (Total = 61) ;
+---------------------------------------------+------------------------------+
; 0                                           ; 0                            ;
; 1                                           ; 0                            ;
; 2                                           ; 8                            ;
; 3                                           ; 5                            ;
; 4                                           ; 6                            ;
; 5                                           ; 10                           ;
; 6                                           ; 4                            ;
; 7                                           ; 3                            ;
; 8                                           ; 1                            ;
; 9                                           ; 0                            ;
; 10                                          ; 0                            ;
; 11                                          ; 2                            ;
; 12                                          ; 3                            ;
; 13                                          ; 4                            ;
; 14                                          ; 1                            ;
; 15                                          ; 4                            ;
; 16                                          ; 1                            ;
; 17                                          ; 1                            ;
; 18                                          ; 1                            ;
; 19                                          ; 1                            ;
; 20                                          ; 1                            ;
; 21                                          ; 1                            ;
; 22                                          ; 1                            ;
; 23                                          ; 1                            ;
; 24                                          ; 1                            ;
; 25                                          ; 0                            ;
; 26                                          ; 1                            ;
+---------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 10    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 20    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                    ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength or Termination assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 13        ; 0            ; 13        ; 0            ; 0            ; 13        ; 13        ; 0            ; 13        ; 13        ; 0            ; 0            ; 0            ; 0            ; 8            ; 0            ; 0            ; 8            ; 0            ; 0            ; 1            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 13        ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 13           ; 0         ; 13           ; 13           ; 0         ; 0         ; 13           ; 0         ; 0         ; 13           ; 13           ; 13           ; 13           ; 5            ; 13           ; 13           ; 5            ; 13           ; 13           ; 12           ; 13           ; 13           ; 13           ; 13           ; 13           ; 13           ; 0         ; 13           ; 13           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; SD_clk             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SD_cs              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SD_datain          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DACDAT             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADCLRC             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADCDAT             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; I2C_SCLK           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; I2C_SDAT           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rst_n              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk_50m            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DACLRC             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; BCLK               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SD_dataout         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                                   ;
+--------------------------------------------------------------+--------------------------------------------------------------+-------------------+
; Source Clock(s)                                              ; Destination Clock(s)                                         ; Delay Added in ns ;
+--------------------------------------------------------------+--------------------------------------------------------------+-------------------+
; pll_inst|altpll_component|auto_generated|pll1|clk[0],clk_50m ; clk_50m                                                      ; 146.4             ;
; pll_inst|altpll_component|auto_generated|pll1|clk[0]         ; clk_50m                                                      ; 30.4              ;
; pll_inst|altpll_component|auto_generated|pll1|clk[0]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0],clk_50m ; 14.3              ;
+--------------------------------------------------------------+--------------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                  ;
+-------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                 ; Destination Register                                                                                                     ; Delay Added in ns ;
+-------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------+-------------------+
; ram_rw_control:ram_rw_control_inst|read_req     ; ram_rw_control:ram_rw_control_inst|read_req_a                                                                            ; 4.927             ;
; ram_rw_control:ram_rw_control_inst|ram_addr[11] ; ram_rw_control:ram_rw_control_inst|next_read_reg                                                                         ; 4.170             ;
; ram_rw_control:ram_rw_control_inst|ram_addr[3]  ; ram_rw_control:ram_rw_control_inst|next_read_reg                                                                         ; 3.796             ;
; ram_rw_control:ram_rw_control_inst|ram_addr[1]  ; ram_rw_control:ram_rw_control_inst|next_read_reg                                                                         ; 3.784             ;
; ram_rw_control:ram_rw_control_inst|ram_addr[0]  ; ram_rw_control:ram_rw_control_inst|next_read_reg                                                                         ; 3.781             ;
; ram_rw_control:ram_rw_control_inst|ram_addr[8]  ; ram_rw_control:ram_rw_control_inst|next_read_reg                                                                         ; 3.780             ;
; ram_rw_control:ram_rw_control_inst|ram_addr[5]  ; ram_rw_control:ram_rw_control_inst|next_read_reg                                                                         ; 3.672             ;
; ram_rw_control:ram_rw_control_inst|ram_addr[6]  ; ram_rw_control:ram_rw_control_inst|next_read_reg                                                                         ; 3.653             ;
; ram_rw_control:ram_rw_control_inst|ram_addr[9]  ; ram_rw_control:ram_rw_control_inst|next_read_reg                                                                         ; 3.653             ;
; ram_rw_control:ram_rw_control_inst|ram_addr[10] ; ram_rw_control:ram_rw_control_inst|next_read_reg                                                                         ; 3.633             ;
; ram_rw_control:ram_rw_control_inst|ram_addr[4]  ; ram_rw_control:ram_rw_control_inst|next_read_reg                                                                         ; 3.609             ;
; ram_rw_control:ram_rw_control_inst|ram_addr[7]  ; ram_rw_control:ram_rw_control_inst|next_read_reg                                                                         ; 3.589             ;
; ram_rw_control:ram_rw_control_inst|ram_addr[2]  ; ram_rw_control:ram_rw_control_inst|next_read_reg                                                                         ; 3.588             ;
; sd_initial:sd_initial_inst|init_o               ; ram_rw_control:ram_rw_control_inst|myen                                                                                  ; 3.562             ;
; sd_initial:sd_initial_inst|init_o               ; ram_rw_control:ram_rw_control_inst|altsyncram:myram_rtl_1|altsyncram_m6d1:auto_generated|ram_block1a4~portb_address_reg0 ; 3.448             ;
; sd_initial:sd_initial_inst|init_o               ; ram_rw_control:ram_rw_control_inst|altsyncram:myram_rtl_1|altsyncram_m6d1:auto_generated|ram_block1a4~portb_address_reg0 ; 3.447             ;
; sd_initial:sd_initial_inst|init_o               ; ram_rw_control:ram_rw_control_inst|altsyncram:myram_rtl_1|altsyncram_m6d1:auto_generated|ram_block1a4~portb_address_reg0 ; 3.447             ;
; sd_initial:sd_initial_inst|init_o               ; ram_rw_control:ram_rw_control_inst|altsyncram:myram_rtl_1|altsyncram_m6d1:auto_generated|ram_block1a4~portb_address_reg0 ; 3.446             ;
; sd_initial:sd_initial_inst|init_o               ; ram_rw_control:ram_rw_control_inst|altsyncram:myram_rtl_1|altsyncram_m6d1:auto_generated|ram_block1a4~portb_address_reg0 ; 3.446             ;
; sd_initial:sd_initial_inst|init_o               ; ram_rw_control:ram_rw_control_inst|altsyncram:myram_rtl_1|altsyncram_m6d1:auto_generated|ram_block1a4~portb_address_reg0 ; 3.446             ;
; sd_initial:sd_initial_inst|init_o               ; ram_rw_control:ram_rw_control_inst|altsyncram:myram_rtl_1|altsyncram_m6d1:auto_generated|ram_block1a3~portb_address_reg0 ; 3.445             ;
; sd_initial:sd_initial_inst|init_o               ; ram_rw_control:ram_rw_control_inst|altsyncram:myram_rtl_1|altsyncram_m6d1:auto_generated|ram_block1a3~portb_address_reg0 ; 3.445             ;
; sd_initial:sd_initial_inst|init_o               ; ram_rw_control:ram_rw_control_inst|altsyncram:myram_rtl_1|altsyncram_m6d1:auto_generated|ram_block1a3~portb_address_reg0 ; 3.444             ;
; sd_initial:sd_initial_inst|init_o               ; ram_rw_control:ram_rw_control_inst|altsyncram:myram_rtl_1|altsyncram_m6d1:auto_generated|ram_block1a3~portb_address_reg0 ; 3.444             ;
; sd_initial:sd_initial_inst|init_o               ; ram_rw_control:ram_rw_control_inst|altsyncram:myram_rtl_1|altsyncram_m6d1:auto_generated|ram_block1a4~portb_address_reg0 ; 3.444             ;
; sd_initial:sd_initial_inst|init_o               ; ram_rw_control:ram_rw_control_inst|altsyncram:myram_rtl_1|altsyncram_m6d1:auto_generated|ram_block1a4~portb_address_reg0 ; 3.444             ;
; sd_initial:sd_initial_inst|init_o               ; ram_rw_control:ram_rw_control_inst|altsyncram:myram_rtl_1|altsyncram_m6d1:auto_generated|ram_block1a4~portb_address_reg0 ; 3.358             ;
; sd_initial:sd_initial_inst|init_o               ; ram_rw_control:ram_rw_control_inst|altsyncram:myram_rtl_1|altsyncram_m6d1:auto_generated|ram_block1a4~portb_address_reg0 ; 3.357             ;
; sd_initial:sd_initial_inst|init_o               ; ram_rw_control:ram_rw_control_inst|altsyncram:myram_rtl_1|altsyncram_m6d1:auto_generated|ram_block1a4~portb_address_reg0 ; 3.355             ;
; sd_initial:sd_initial_inst|init_o               ; ram_rw_control:ram_rw_control_inst|altsyncram:myram_rtl_1|altsyncram_m6d1:auto_generated|ram_block1a4~portb_address_reg0 ; 3.353             ;
; sd_initial:sd_initial_inst|init_o               ; ram_rw_control:ram_rw_control_inst|altsyncram:myram_rtl_1|altsyncram_m6d1:auto_generated|ram_block1a6~portb_address_reg0 ; 3.214             ;
; sd_initial:sd_initial_inst|init_o               ; ram_rw_control:ram_rw_control_inst|altsyncram:myram_rtl_1|altsyncram_m6d1:auto_generated|ram_block1a7~portb_address_reg0 ; 3.195             ;
; sd_initial:sd_initial_inst|init_o               ; ram_rw_control:ram_rw_control_inst|altsyncram:myram_rtl_1|altsyncram_m6d1:auto_generated|ram_block1a7~portb_address_reg0 ; 3.192             ;
; sd_initial:sd_initial_inst|init_o               ; ram_rw_control:ram_rw_control_inst|altsyncram:myram_rtl_1|altsyncram_m6d1:auto_generated|ram_block1a7~portb_address_reg0 ; 3.189             ;
; sd_initial:sd_initial_inst|init_o               ; ram_rw_control:ram_rw_control_inst|altsyncram:myram_rtl_1|altsyncram_m6d1:auto_generated|ram_block1a7~portb_address_reg0 ; 3.187             ;
; sd_initial:sd_initial_inst|init_o               ; ram_rw_control:ram_rw_control_inst|altsyncram:myram_rtl_1|altsyncram_m6d1:auto_generated|ram_block1a7~portb_address_reg0 ; 3.149             ;
; sd_initial:sd_initial_inst|init_o               ; ram_rw_control:ram_rw_control_inst|altsyncram:myram_rtl_1|altsyncram_m6d1:auto_generated|ram_block1a7~portb_address_reg0 ; 3.148             ;
; sd_initial:sd_initial_inst|init_o               ; ram_rw_control:ram_rw_control_inst|altsyncram:myram_rtl_1|altsyncram_m6d1:auto_generated|ram_block1a7~portb_address_reg0 ; 3.148             ;
; sd_initial:sd_initial_inst|init_o               ; ram_rw_control:ram_rw_control_inst|altsyncram:myram_rtl_1|altsyncram_m6d1:auto_generated|ram_block1a7~portb_address_reg0 ; 3.146             ;
; sd_initial:sd_initial_inst|init_o               ; ram_rw_control:ram_rw_control_inst|altsyncram:myram_rtl_1|altsyncram_m6d1:auto_generated|ram_block1a7~portb_address_reg0 ; 3.143             ;
; sd_initial:sd_initial_inst|init_o               ; ram_rw_control:ram_rw_control_inst|altsyncram:myram_rtl_1|altsyncram_m6d1:auto_generated|ram_block1a7~portb_address_reg0 ; 3.143             ;
; sd_initial:sd_initial_inst|init_o               ; ram_rw_control:ram_rw_control_inst|altsyncram:myram_rtl_1|altsyncram_m6d1:auto_generated|ram_block1a7~portb_address_reg0 ; 3.142             ;
; sd_initial:sd_initial_inst|init_o               ; ram_rw_control:ram_rw_control_inst|altsyncram:myram_rtl_1|altsyncram_m6d1:auto_generated|ram_block1a7~portb_address_reg0 ; 3.141             ;
; sd_initial:sd_initial_inst|init_o               ; ram_rw_control:ram_rw_control_inst|altsyncram:myram_rtl_1|altsyncram_m6d1:auto_generated|ram_block1a3~portb_address_reg0 ; 3.132             ;
; sd_initial:sd_initial_inst|init_o               ; ram_rw_control:ram_rw_control_inst|altsyncram:myram_rtl_1|altsyncram_m6d1:auto_generated|ram_block1a3~portb_address_reg0 ; 3.130             ;
; sd_read:sd_read_inst|myvalid_o                  ; ram_rw_control:ram_rw_control_inst|next_read_reg                                                                         ; 3.114             ;
; sd_initial:sd_initial_inst|init_o               ; ram_rw_control:ram_rw_control_inst|altsyncram:myram_rtl_1|altsyncram_m6d1:auto_generated|ram_block1a3~portb_address_reg0 ; 3.084             ;
; sd_initial:sd_initial_inst|init_o               ; ram_rw_control:ram_rw_control_inst|altsyncram:myram_rtl_1|altsyncram_m6d1:auto_generated|ram_block1a3~portb_address_reg0 ; 3.084             ;
; sd_initial:sd_initial_inst|init_o               ; ram_rw_control:ram_rw_control_inst|altsyncram:myram_rtl_1|altsyncram_m6d1:auto_generated|ram_block1a3~portb_address_reg0 ; 3.083             ;
; sd_initial:sd_initial_inst|init_o               ; ram_rw_control:ram_rw_control_inst|altsyncram:myram_rtl_1|altsyncram_m6d1:auto_generated|ram_block1a3~portb_address_reg0 ; 3.082             ;
; sd_initial:sd_initial_inst|init_o               ; ram_rw_control:ram_rw_control_inst|altsyncram:myram_rtl_1|altsyncram_m6d1:auto_generated|ram_block1a1~portb_address_reg0 ; 3.067             ;
; sd_initial:sd_initial_inst|init_o               ; ram_rw_control:ram_rw_control_inst|altsyncram:myram_rtl_1|altsyncram_m6d1:auto_generated|ram_block1a1~portb_address_reg0 ; 3.067             ;
; sd_initial:sd_initial_inst|init_o               ; ram_rw_control:ram_rw_control_inst|altsyncram:myram_rtl_1|altsyncram_m6d1:auto_generated|ram_block1a1~portb_address_reg0 ; 3.067             ;
; sd_initial:sd_initial_inst|init_o               ; ram_rw_control:ram_rw_control_inst|altsyncram:myram_rtl_1|altsyncram_m6d1:auto_generated|ram_block1a1~portb_address_reg0 ; 3.066             ;
; sd_initial:sd_initial_inst|init_o               ; ram_rw_control:ram_rw_control_inst|altsyncram:myram_rtl_1|altsyncram_m6d1:auto_generated|ram_block1a1~portb_address_reg0 ; 3.066             ;
; sd_initial:sd_initial_inst|init_o               ; ram_rw_control:ram_rw_control_inst|altsyncram:myram_rtl_1|altsyncram_m6d1:auto_generated|ram_block1a1~portb_address_reg0 ; 3.066             ;
; sd_initial:sd_initial_inst|init_o               ; ram_rw_control:ram_rw_control_inst|altsyncram:myram_rtl_1|altsyncram_m6d1:auto_generated|ram_block1a1~portb_address_reg0 ; 3.064             ;
; sd_initial:sd_initial_inst|init_o               ; ram_rw_control:ram_rw_control_inst|altsyncram:myram_rtl_1|altsyncram_m6d1:auto_generated|ram_block1a1~portb_address_reg0 ; 3.064             ;
; sd_initial:sd_initial_inst|init_o               ; ram_rw_control:ram_rw_control_inst|altsyncram:myram_rtl_1|altsyncram_m6d1:auto_generated|ram_block1a0~portb_address_reg0 ; 3.052             ;
; sd_initial:sd_initial_inst|init_o               ; ram_rw_control:ram_rw_control_inst|altsyncram:myram_rtl_1|altsyncram_m6d1:auto_generated|ram_block1a0~portb_address_reg0 ; 3.052             ;
; sd_initial:sd_initial_inst|init_o               ; ram_rw_control:ram_rw_control_inst|altsyncram:myram_rtl_1|altsyncram_m6d1:auto_generated|ram_block1a0~portb_address_reg0 ; 3.051             ;
; sd_initial:sd_initial_inst|init_o               ; ram_rw_control:ram_rw_control_inst|altsyncram:myram_rtl_1|altsyncram_m6d1:auto_generated|ram_block1a0~portb_address_reg0 ; 3.051             ;
; sd_initial:sd_initial_inst|init_o               ; ram_rw_control:ram_rw_control_inst|altsyncram:myram_rtl_1|altsyncram_m6d1:auto_generated|ram_block1a0~portb_address_reg0 ; 3.051             ;
; sd_initial:sd_initial_inst|init_o               ; ram_rw_control:ram_rw_control_inst|altsyncram:myram_rtl_1|altsyncram_m6d1:auto_generated|ram_block1a0~portb_address_reg0 ; 3.050             ;
; sd_initial:sd_initial_inst|init_o               ; ram_rw_control:ram_rw_control_inst|altsyncram:myram_rtl_1|altsyncram_m6d1:auto_generated|ram_block1a0~portb_address_reg0 ; 3.050             ;
; sd_initial:sd_initial_inst|init_o               ; ram_rw_control:ram_rw_control_inst|altsyncram:myram_rtl_1|altsyncram_m6d1:auto_generated|ram_block1a0~portb_address_reg0 ; 3.049             ;
; sd_initial:sd_initial_inst|init_o               ; ram_rw_control:ram_rw_control_inst|altsyncram:myram_rtl_1|altsyncram_m6d1:auto_generated|ram_block1a3~portb_address_reg0 ; 2.976             ;
; sd_initial:sd_initial_inst|init_o               ; ram_rw_control:ram_rw_control_inst|altsyncram:myram_rtl_1|altsyncram_m6d1:auto_generated|ram_block1a3~portb_address_reg0 ; 2.976             ;
; sd_initial:sd_initial_inst|init_o               ; ram_rw_control:ram_rw_control_inst|ram_raddr[1]                                                                          ; 2.971             ;
; sd_initial:sd_initial_inst|init_o               ; ram_rw_control:ram_rw_control_inst|altsyncram:myram_rtl_1|altsyncram_m6d1:auto_generated|ram_block1a0~portb_address_reg0 ; 2.966             ;
; sd_initial:sd_initial_inst|init_o               ; ram_rw_control:ram_rw_control_inst|altsyncram:myram_rtl_1|altsyncram_m6d1:auto_generated|ram_block1a1~portb_address_reg0 ; 2.966             ;
; sd_initial:sd_initial_inst|init_o               ; ram_rw_control:ram_rw_control_inst|altsyncram:myram_rtl_1|altsyncram_m6d1:auto_generated|ram_block1a1~portb_address_reg0 ; 2.965             ;
; sd_initial:sd_initial_inst|init_o               ; ram_rw_control:ram_rw_control_inst|altsyncram:myram_rtl_1|altsyncram_m6d1:auto_generated|ram_block1a1~portb_address_reg0 ; 2.963             ;
; sd_initial:sd_initial_inst|init_o               ; ram_rw_control:ram_rw_control_inst|altsyncram:myram_rtl_1|altsyncram_m6d1:auto_generated|ram_block1a1~portb_address_reg0 ; 2.963             ;
; sd_initial:sd_initial_inst|init_o               ; ram_rw_control:ram_rw_control_inst|altsyncram:myram_rtl_1|altsyncram_m6d1:auto_generated|ram_block1a0~portb_address_reg0 ; 2.959             ;
; sd_initial:sd_initial_inst|init_o               ; ram_rw_control:ram_rw_control_inst|altsyncram:myram_rtl_1|altsyncram_m6d1:auto_generated|ram_block1a0~portb_address_reg0 ; 2.957             ;
; sd_initial:sd_initial_inst|init_o               ; ram_rw_control:ram_rw_control_inst|altsyncram:myram_rtl_1|altsyncram_m6d1:auto_generated|ram_block1a0~portb_address_reg0 ; 2.957             ;
; sd_initial:sd_initial_inst|init_o               ; ram_rw_control:ram_rw_control_inst|altsyncram:myram_rtl_1|altsyncram_m6d1:auto_generated|ram_block1a6~portb_address_reg0 ; 2.901             ;
; sd_initial:sd_initial_inst|init_o               ; ram_rw_control:ram_rw_control_inst|altsyncram:myram_rtl_1|altsyncram_m6d1:auto_generated|ram_block1a6~portb_address_reg0 ; 2.898             ;
; sd_initial:sd_initial_inst|init_o               ; ram_rw_control:ram_rw_control_inst|altsyncram:myram_rtl_1|altsyncram_m6d1:auto_generated|ram_block1a6~portb_address_reg0 ; 2.898             ;
; sd_initial:sd_initial_inst|init_o               ; ram_rw_control:ram_rw_control_inst|altsyncram:myram_rtl_1|altsyncram_m6d1:auto_generated|ram_block1a6~portb_address_reg0 ; 2.898             ;
; sd_initial:sd_initial_inst|init_o               ; ram_rw_control:ram_rw_control_inst|altsyncram:myram_rtl_1|altsyncram_m6d1:auto_generated|ram_block1a6~portb_address_reg0 ; 2.898             ;
; sd_initial:sd_initial_inst|init_o               ; ram_rw_control:ram_rw_control_inst|ram_raddr[6]                                                                          ; 2.874             ;
; sd_initial:sd_initial_inst|init_o               ; ram_rw_control:ram_rw_control_inst|ram_raddr[8]                                                                          ; 2.873             ;
; sd_initial:sd_initial_inst|init_o               ; ram_rw_control:ram_rw_control_inst|ram_raddr[10]                                                                         ; 2.872             ;
; sd_initial:sd_initial_inst|init_o               ; ram_rw_control:ram_rw_control_inst|ram_raddr[12]                                                                         ; 2.872             ;
; sd_initial:sd_initial_inst|init_o               ; ram_rw_control:ram_rw_control_inst|ram_raddr[2]                                                                          ; 2.871             ;
; sd_initial:sd_initial_inst|init_o               ; ram_rw_control:ram_rw_control_inst|ram_raddr[11]                                                                         ; 2.870             ;
; sd_initial:sd_initial_inst|init_o               ; ram_rw_control:ram_rw_control_inst|ram_raddr[4]                                                                          ; 2.870             ;
; sd_initial:sd_initial_inst|init_o               ; ram_rw_control:ram_rw_control_inst|ram_raddr[5]                                                                          ; 2.870             ;
; sd_initial:sd_initial_inst|init_o               ; ram_rw_control:ram_rw_control_inst|ram_raddr[9]                                                                          ; 2.870             ;
; sd_initial:sd_initial_inst|init_o               ; ram_rw_control:ram_rw_control_inst|ram_raddr[3]                                                                          ; 2.869             ;
; sd_initial:sd_initial_inst|init_o               ; ram_rw_control:ram_rw_control_inst|ram_raddr[7]                                                                          ; 2.869             ;
; sd_initial:sd_initial_inst|init_o               ; ram_rw_control:ram_rw_control_inst|altsyncram:myram_rtl_1|altsyncram_m6d1:auto_generated|ram_block1a2~portb_address_reg0 ; 2.867             ;
; sd_initial:sd_initial_inst|init_o               ; ram_rw_control:ram_rw_control_inst|altsyncram:myram_rtl_1|altsyncram_m6d1:auto_generated|ram_block1a2~portb_address_reg0 ; 2.866             ;
; sd_initial:sd_initial_inst|init_o               ; ram_rw_control:ram_rw_control_inst|altsyncram:myram_rtl_1|altsyncram_m6d1:auto_generated|ram_block1a2~portb_address_reg0 ; 2.864             ;
; sd_initial:sd_initial_inst|init_o               ; ram_rw_control:ram_rw_control_inst|altsyncram:myram_rtl_1|altsyncram_m6d1:auto_generated|ram_block1a5~portb_address_reg0 ; 2.838             ;
; sd_initial:sd_initial_inst|init_o               ; ram_rw_control:ram_rw_control_inst|altsyncram:myram_rtl_1|altsyncram_m6d1:auto_generated|ram_block1a5~portb_address_reg0 ; 2.838             ;
; sd_initial:sd_initial_inst|init_o               ; ram_rw_control:ram_rw_control_inst|altsyncram:myram_rtl_1|altsyncram_m6d1:auto_generated|ram_block1a2~portb_address_reg0 ; 2.830             ;
; sd_initial:sd_initial_inst|init_o               ; ram_rw_control:ram_rw_control_inst|altsyncram:myram_rtl_1|altsyncram_m6d1:auto_generated|ram_block1a5~portb_address_reg0 ; 2.791             ;
+-------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 paths that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit Fitter
    Info: Version 12.1 Build 177 11/07/2012 SJ Full Version
    Info: Processing started: Thu Nov 24 16:27:03 2016
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off sd_audio -c sd_audio
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device EP4CE6F17C8 for design "sd_audio"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|pll1" as Cyclone IV E PLL type
    Info (15099): Implementing clock multiplication of 1, clock division of 2, and phase shift of 0 degrees (0 ps) for pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0] port
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE10F17C8 is compatible
    Info (176445): Device EP4CE15F17C8 is compatible
    Info (176445): Device EP4CE22F17C8 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location C1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location D2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location H1
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location H2
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location F16
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'sd_audio.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained generated clocks found in the design
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk_50m~input (placed in PIN E1 (CLK1, DIFFCLK_0n))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176353): Automatically promoted node pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info (176353): Automatically promoted node mywav:mywav_inst|reg_config:reg_config_inst|clock_20k 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node mywav:mywav_inst|reg_config:reg_config_inst|i2c_com:u1|i2c_sclk~2
        Info (176357): Destination node mywav:mywav_inst|reg_config:reg_config_inst|clock_20k~0
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 8 registers into blocks of type EC
Warning (15064): PLL "pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|pll1" output port clk[0] feeds output pin "SD_clk~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:02
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:01
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 1% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 5% of the available device resources in the region that extends from location X11_Y12 to location X22_Y24
Info (170194): Fitter routing operations ending: elapsed time is 00:00:01
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Warning (169177): 8 pins must meet Altera requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing Cyclone IV E Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin ADCLRC uses I/O standard 3.3-V LVTTL at B5
    Info (169178): Pin ADCDAT uses I/O standard 3.3-V LVTTL at B4
    Info (169178): Pin I2C_SDAT uses I/O standard 3.3-V LVTTL at C2
    Info (169178): Pin rst_n uses I/O standard 3.3-V LVTTL at N13
    Info (169178): Pin clk_50m uses I/O standard 3.3-V LVTTL at E1
    Info (169178): Pin DACLRC uses I/O standard 3.3-V LVTTL at A3
    Info (169178): Pin BCLK uses I/O standard 3.3-V LVTTL at A2
    Info (169178): Pin SD_dataout uses I/O standard 3.3-V LVTTL at E15
Info (144001): Generated suppressed messages file E:/AX301/18_sd_audio/output_files/sd_audio.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 700 megabytes
    Info: Processing ended: Thu Nov 24 16:27:11 2016
    Info: Elapsed time: 00:00:08
    Info: Total CPU time (on all processors): 00:00:10


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in E:/AX301/18_sd_audio/output_files/sd_audio.fit.smsg.


