Timing Analyzer report for uart_rx
Tue Nov 19 23:01:35 2024
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk_3125'
 13. Slow 1200mV 85C Model Hold: 'clk_3125'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'clk_3125'
 22. Slow 1200mV 0C Model Hold: 'clk_3125'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'clk_3125'
 30. Fast 1200mV 0C Model Hold: 'clk_3125'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; uart_rx                                             ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE22F17C6                                        ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.01        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   0.5%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                               ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets      ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; clk_3125   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_3125 } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 284.82 MHz ; 250.0 MHz       ; clk_3125   ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+----------+--------+-----------------+
; Clock    ; Slack  ; End Point TNS   ;
+----------+--------+-----------------+
; clk_3125 ; -2.511 ; -83.026         ;
+----------+--------+-----------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+----------+-------+-----------------+
; Clock    ; Slack ; End Point TNS   ;
+----------+-------+-----------------+
; clk_3125 ; 0.343 ; 0.000           ;
+----------+-------+-----------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+----------+--------+-------------------------------+
; Clock    ; Slack  ; End Point TNS                 ;
+----------+--------+-------------------------------+
; clk_3125 ; -3.000 ; -46.000                       ;
+----------+--------+-------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_3125'                                                                          ;
+--------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node       ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+
; -2.511 ; clk_counter[5]  ; clk_counter[5]  ; clk_3125     ; clk_3125    ; 1.000        ; -0.062     ; 3.444      ;
; -2.508 ; clk_counter[5]  ; clk_counter[6]  ; clk_3125     ; clk_3125    ; 1.000        ; -0.062     ; 3.441      ;
; -2.508 ; clk_counter[5]  ; clk_counter[7]  ; clk_3125     ; clk_3125    ; 1.000        ; -0.062     ; 3.441      ;
; -2.507 ; clk_counter[5]  ; clk_counter[2]  ; clk_3125     ; clk_3125    ; 1.000        ; -0.062     ; 3.440      ;
; -2.507 ; clk_counter[5]  ; clk_counter[8]  ; clk_3125     ; clk_3125    ; 1.000        ; -0.062     ; 3.440      ;
; -2.506 ; clk_counter[5]  ; clk_counter[4]  ; clk_3125     ; clk_3125    ; 1.000        ; -0.062     ; 3.439      ;
; -2.504 ; clk_counter[6]  ; clk_counter[5]  ; clk_3125     ; clk_3125    ; 1.000        ; -0.062     ; 3.437      ;
; -2.501 ; clk_counter[6]  ; clk_counter[6]  ; clk_3125     ; clk_3125    ; 1.000        ; -0.062     ; 3.434      ;
; -2.501 ; clk_counter[6]  ; clk_counter[7]  ; clk_3125     ; clk_3125    ; 1.000        ; -0.062     ; 3.434      ;
; -2.500 ; clk_counter[6]  ; clk_counter[2]  ; clk_3125     ; clk_3125    ; 1.000        ; -0.062     ; 3.433      ;
; -2.500 ; clk_counter[6]  ; clk_counter[8]  ; clk_3125     ; clk_3125    ; 1.000        ; -0.062     ; 3.433      ;
; -2.499 ; clk_counter[6]  ; clk_counter[4]  ; clk_3125     ; clk_3125    ; 1.000        ; -0.062     ; 3.432      ;
; -2.449 ; clk_counter[1]  ; clk_counter[5]  ; clk_3125     ; clk_3125    ; 1.000        ; -0.061     ; 3.383      ;
; -2.448 ; clk_counter[1]  ; clk_counter[7]  ; clk_3125     ; clk_3125    ; 1.000        ; -0.061     ; 3.382      ;
; -2.445 ; clk_counter[1]  ; clk_counter[2]  ; clk_3125     ; clk_3125    ; 1.000        ; -0.061     ; 3.379      ;
; -2.445 ; clk_counter[1]  ; clk_counter[6]  ; clk_3125     ; clk_3125    ; 1.000        ; -0.061     ; 3.379      ;
; -2.443 ; clk_counter[1]  ; clk_counter[8]  ; clk_3125     ; clk_3125    ; 1.000        ; -0.061     ; 3.377      ;
; -2.442 ; clk_counter[1]  ; clk_counter[4]  ; clk_3125     ; clk_3125    ; 1.000        ; -0.061     ; 3.376      ;
; -2.419 ; clk_counter[5]  ; bit_index[2]    ; clk_3125     ; clk_3125    ; 1.000        ; -0.060     ; 3.354      ;
; -2.419 ; clk_counter[5]  ; bit_index[0]    ; clk_3125     ; clk_3125    ; 1.000        ; -0.060     ; 3.354      ;
; -2.419 ; clk_counter[5]  ; bit_index[1]    ; clk_3125     ; clk_3125    ; 1.000        ; -0.060     ; 3.354      ;
; -2.419 ; clk_counter[5]  ; bit_index[3]    ; clk_3125     ; clk_3125    ; 1.000        ; -0.060     ; 3.354      ;
; -2.417 ; clk_counter[5]  ; clk_counter[12] ; clk_3125     ; clk_3125    ; 1.000        ; -0.064     ; 3.348      ;
; -2.415 ; clk_counter[5]  ; clk_counter[11] ; clk_3125     ; clk_3125    ; 1.000        ; -0.064     ; 3.346      ;
; -2.415 ; clk_counter[10] ; bit_index[2]    ; clk_3125     ; clk_3125    ; 1.000        ; -0.059     ; 3.351      ;
; -2.415 ; clk_counter[10] ; bit_index[0]    ; clk_3125     ; clk_3125    ; 1.000        ; -0.059     ; 3.351      ;
; -2.415 ; clk_counter[10] ; bit_index[1]    ; clk_3125     ; clk_3125    ; 1.000        ; -0.059     ; 3.351      ;
; -2.415 ; clk_counter[10] ; bit_index[3]    ; clk_3125     ; clk_3125    ; 1.000        ; -0.059     ; 3.351      ;
; -2.412 ; clk_counter[6]  ; bit_index[2]    ; clk_3125     ; clk_3125    ; 1.000        ; -0.060     ; 3.347      ;
; -2.412 ; clk_counter[6]  ; bit_index[0]    ; clk_3125     ; clk_3125    ; 1.000        ; -0.060     ; 3.347      ;
; -2.412 ; clk_counter[6]  ; bit_index[1]    ; clk_3125     ; clk_3125    ; 1.000        ; -0.060     ; 3.347      ;
; -2.412 ; clk_counter[6]  ; bit_index[3]    ; clk_3125     ; clk_3125    ; 1.000        ; -0.060     ; 3.347      ;
; -2.410 ; clk_counter[6]  ; clk_counter[12] ; clk_3125     ; clk_3125    ; 1.000        ; -0.064     ; 3.341      ;
; -2.408 ; clk_counter[7]  ; clk_counter[5]  ; clk_3125     ; clk_3125    ; 1.000        ; -0.062     ; 3.341      ;
; -2.408 ; clk_counter[6]  ; clk_counter[11] ; clk_3125     ; clk_3125    ; 1.000        ; -0.064     ; 3.339      ;
; -2.406 ; clk_counter[9]  ; bit_index[2]    ; clk_3125     ; clk_3125    ; 1.000        ; -0.059     ; 3.342      ;
; -2.406 ; clk_counter[9]  ; bit_index[0]    ; clk_3125     ; clk_3125    ; 1.000        ; -0.059     ; 3.342      ;
; -2.406 ; clk_counter[9]  ; bit_index[1]    ; clk_3125     ; clk_3125    ; 1.000        ; -0.059     ; 3.342      ;
; -2.406 ; clk_counter[9]  ; bit_index[3]    ; clk_3125     ; clk_3125    ; 1.000        ; -0.059     ; 3.342      ;
; -2.405 ; clk_counter[7]  ; clk_counter[6]  ; clk_3125     ; clk_3125    ; 1.000        ; -0.062     ; 3.338      ;
; -2.405 ; clk_counter[7]  ; clk_counter[7]  ; clk_3125     ; clk_3125    ; 1.000        ; -0.062     ; 3.338      ;
; -2.404 ; clk_counter[7]  ; clk_counter[2]  ; clk_3125     ; clk_3125    ; 1.000        ; -0.062     ; 3.337      ;
; -2.404 ; clk_counter[7]  ; clk_counter[8]  ; clk_3125     ; clk_3125    ; 1.000        ; -0.062     ; 3.337      ;
; -2.403 ; clk_counter[7]  ; clk_counter[4]  ; clk_3125     ; clk_3125    ; 1.000        ; -0.062     ; 3.336      ;
; -2.390 ; clk_counter[1]  ; clk_counter[12] ; clk_3125     ; clk_3125    ; 1.000        ; -0.063     ; 3.322      ;
; -2.384 ; clk_counter[1]  ; clk_counter[11] ; clk_3125     ; clk_3125    ; 1.000        ; -0.063     ; 3.316      ;
; -2.377 ; clk_counter[1]  ; bit_index[2]    ; clk_3125     ; clk_3125    ; 1.000        ; -0.059     ; 3.313      ;
; -2.377 ; clk_counter[1]  ; bit_index[0]    ; clk_3125     ; clk_3125    ; 1.000        ; -0.059     ; 3.313      ;
; -2.377 ; clk_counter[1]  ; bit_index[1]    ; clk_3125     ; clk_3125    ; 1.000        ; -0.059     ; 3.313      ;
; -2.377 ; clk_counter[1]  ; bit_index[3]    ; clk_3125     ; clk_3125    ; 1.000        ; -0.059     ; 3.313      ;
; -2.349 ; clk_counter[0]  ; clk_counter[5]  ; clk_3125     ; clk_3125    ; 1.000        ; -0.061     ; 3.283      ;
; -2.346 ; clk_counter[0]  ; clk_counter[6]  ; clk_3125     ; clk_3125    ; 1.000        ; -0.061     ; 3.280      ;
; -2.346 ; clk_counter[0]  ; clk_counter[7]  ; clk_3125     ; clk_3125    ; 1.000        ; -0.061     ; 3.280      ;
; -2.345 ; clk_counter[0]  ; clk_counter[2]  ; clk_3125     ; clk_3125    ; 1.000        ; -0.061     ; 3.279      ;
; -2.345 ; clk_counter[0]  ; clk_counter[8]  ; clk_3125     ; clk_3125    ; 1.000        ; -0.061     ; 3.279      ;
; -2.344 ; clk_counter[0]  ; clk_counter[4]  ; clk_3125     ; clk_3125    ; 1.000        ; -0.061     ; 3.278      ;
; -2.341 ; clk_counter[10] ; clk_counter[5]  ; clk_3125     ; clk_3125    ; 1.000        ; -0.061     ; 3.275      ;
; -2.338 ; clk_counter[10] ; clk_counter[6]  ; clk_3125     ; clk_3125    ; 1.000        ; -0.061     ; 3.272      ;
; -2.338 ; clk_counter[10] ; clk_counter[7]  ; clk_3125     ; clk_3125    ; 1.000        ; -0.061     ; 3.272      ;
; -2.337 ; clk_counter[10] ; clk_counter[2]  ; clk_3125     ; clk_3125    ; 1.000        ; -0.061     ; 3.271      ;
; -2.337 ; clk_counter[10] ; clk_counter[8]  ; clk_3125     ; clk_3125    ; 1.000        ; -0.061     ; 3.271      ;
; -2.336 ; clk_counter[10] ; clk_counter[4]  ; clk_3125     ; clk_3125    ; 1.000        ; -0.061     ; 3.270      ;
; -2.332 ; clk_counter[9]  ; clk_counter[5]  ; clk_3125     ; clk_3125    ; 1.000        ; -0.061     ; 3.266      ;
; -2.329 ; clk_counter[9]  ; clk_counter[6]  ; clk_3125     ; clk_3125    ; 1.000        ; -0.061     ; 3.263      ;
; -2.329 ; clk_counter[9]  ; clk_counter[7]  ; clk_3125     ; clk_3125    ; 1.000        ; -0.061     ; 3.263      ;
; -2.328 ; clk_counter[9]  ; clk_counter[2]  ; clk_3125     ; clk_3125    ; 1.000        ; -0.061     ; 3.262      ;
; -2.328 ; clk_counter[9]  ; clk_counter[8]  ; clk_3125     ; clk_3125    ; 1.000        ; -0.061     ; 3.262      ;
; -2.327 ; clk_counter[9]  ; clk_counter[4]  ; clk_3125     ; clk_3125    ; 1.000        ; -0.061     ; 3.261      ;
; -2.325 ; clk_counter[2]  ; clk_counter[5]  ; clk_3125     ; clk_3125    ; 1.000        ; -0.062     ; 3.258      ;
; -2.324 ; clk_counter[2]  ; clk_counter[7]  ; clk_3125     ; clk_3125    ; 1.000        ; -0.062     ; 3.257      ;
; -2.321 ; clk_counter[2]  ; clk_counter[2]  ; clk_3125     ; clk_3125    ; 1.000        ; -0.062     ; 3.254      ;
; -2.321 ; clk_counter[2]  ; clk_counter[6]  ; clk_3125     ; clk_3125    ; 1.000        ; -0.062     ; 3.254      ;
; -2.319 ; clk_counter[2]  ; clk_counter[8]  ; clk_3125     ; clk_3125    ; 1.000        ; -0.062     ; 3.252      ;
; -2.318 ; clk_counter[2]  ; clk_counter[4]  ; clk_3125     ; clk_3125    ; 1.000        ; -0.062     ; 3.251      ;
; -2.316 ; clk_counter[7]  ; bit_index[2]    ; clk_3125     ; clk_3125    ; 1.000        ; -0.060     ; 3.251      ;
; -2.316 ; clk_counter[7]  ; bit_index[0]    ; clk_3125     ; clk_3125    ; 1.000        ; -0.060     ; 3.251      ;
; -2.316 ; clk_counter[7]  ; bit_index[1]    ; clk_3125     ; clk_3125    ; 1.000        ; -0.060     ; 3.251      ;
; -2.316 ; clk_counter[7]  ; bit_index[3]    ; clk_3125     ; clk_3125    ; 1.000        ; -0.060     ; 3.251      ;
; -2.314 ; clk_counter[7]  ; clk_counter[12] ; clk_3125     ; clk_3125    ; 1.000        ; -0.064     ; 3.245      ;
; -2.312 ; clk_counter[7]  ; clk_counter[11] ; clk_3125     ; clk_3125    ; 1.000        ; -0.064     ; 3.243      ;
; -2.312 ; clk_counter[12] ; bit_index[2]    ; clk_3125     ; clk_3125    ; 1.000        ; -0.059     ; 3.248      ;
; -2.312 ; clk_counter[12] ; bit_index[0]    ; clk_3125     ; clk_3125    ; 1.000        ; -0.059     ; 3.248      ;
; -2.312 ; clk_counter[12] ; bit_index[1]    ; clk_3125     ; clk_3125    ; 1.000        ; -0.059     ; 3.248      ;
; -2.312 ; clk_counter[12] ; bit_index[3]    ; clk_3125     ; clk_3125    ; 1.000        ; -0.059     ; 3.248      ;
; -2.277 ; clk_counter[3]  ; clk_counter[5]  ; clk_3125     ; clk_3125    ; 1.000        ; -0.061     ; 3.211      ;
; -2.274 ; clk_counter[3]  ; clk_counter[6]  ; clk_3125     ; clk_3125    ; 1.000        ; -0.061     ; 3.208      ;
; -2.274 ; clk_counter[3]  ; clk_counter[7]  ; clk_3125     ; clk_3125    ; 1.000        ; -0.061     ; 3.208      ;
; -2.273 ; clk_counter[0]  ; clk_counter[12] ; clk_3125     ; clk_3125    ; 1.000        ; -0.063     ; 3.205      ;
; -2.273 ; clk_counter[3]  ; clk_counter[2]  ; clk_3125     ; clk_3125    ; 1.000        ; -0.061     ; 3.207      ;
; -2.273 ; clk_counter[3]  ; clk_counter[8]  ; clk_3125     ; clk_3125    ; 1.000        ; -0.061     ; 3.207      ;
; -2.272 ; clk_counter[3]  ; clk_counter[4]  ; clk_3125     ; clk_3125    ; 1.000        ; -0.061     ; 3.206      ;
; -2.271 ; clk_counter[8]  ; clk_counter[5]  ; clk_3125     ; clk_3125    ; 1.000        ; -0.062     ; 3.204      ;
; -2.271 ; clk_counter[0]  ; bit_index[2]    ; clk_3125     ; clk_3125    ; 1.000        ; -0.059     ; 3.207      ;
; -2.271 ; clk_counter[0]  ; bit_index[0]    ; clk_3125     ; clk_3125    ; 1.000        ; -0.059     ; 3.207      ;
; -2.271 ; clk_counter[0]  ; bit_index[1]    ; clk_3125     ; clk_3125    ; 1.000        ; -0.059     ; 3.207      ;
; -2.271 ; clk_counter[0]  ; bit_index[3]    ; clk_3125     ; clk_3125    ; 1.000        ; -0.059     ; 3.207      ;
; -2.268 ; clk_counter[8]  ; clk_counter[6]  ; clk_3125     ; clk_3125    ; 1.000        ; -0.062     ; 3.201      ;
; -2.268 ; clk_counter[8]  ; clk_counter[7]  ; clk_3125     ; clk_3125    ; 1.000        ; -0.062     ; 3.201      ;
; -2.267 ; clk_counter[8]  ; clk_counter[2]  ; clk_3125     ; clk_3125    ; 1.000        ; -0.062     ; 3.200      ;
; -2.267 ; clk_counter[8]  ; clk_counter[8]  ; clk_3125     ; clk_3125    ; 1.000        ; -0.062     ; 3.200      ;
+--------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_3125'                                                                                  ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node           ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; 0.343 ; data_buffer[2]      ; data_buffer[2]      ; clk_3125     ; clk_3125    ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; parity_bit_received ; parity_bit_received ; clk_3125     ; clk_3125    ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; data_buffer[1]      ; data_buffer[1]      ; clk_3125     ; clk_3125    ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; data_buffer[7]      ; data_buffer[7]      ; clk_3125     ; clk_3125    ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; data_buffer[0]      ; data_buffer[0]      ; clk_3125     ; clk_3125    ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; data_buffer[5]      ; data_buffer[5]      ; clk_3125     ; clk_3125    ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; data_buffer[4]      ; data_buffer[4]      ; clk_3125     ; clk_3125    ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; data_buffer[6]      ; data_buffer[6]      ; clk_3125     ; clk_3125    ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; data_buffer[3]      ; data_buffer[3]      ; clk_3125     ; clk_3125    ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; state.START_BIT     ; state.START_BIT     ; clk_3125     ; clk_3125    ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; state.PARITY_BIT    ; state.PARITY_BIT    ; clk_3125     ; clk_3125    ; 0.000        ; 0.077      ; 0.577      ;
; 0.357 ; clk_counter[0]      ; clk_counter[0]      ; clk_3125     ; clk_3125    ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; clk_counter[1]      ; clk_counter[1]      ; clk_3125     ; clk_3125    ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; clk_counter[3]      ; clk_counter[3]      ; clk_3125     ; clk_3125    ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; clk_counter[9]      ; clk_counter[9]      ; clk_3125     ; clk_3125    ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; clk_counter[10]     ; clk_counter[10]     ; clk_3125     ; clk_3125    ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; clk_counter[11]     ; clk_counter[11]     ; clk_3125     ; clk_3125    ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; clk_counter[12]     ; clk_counter[12]     ; clk_3125     ; clk_3125    ; 0.000        ; 0.063      ; 0.577      ;
; 0.358 ; rx_complete~reg0    ; rx_complete~reg0    ; clk_3125     ; clk_3125    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; clk_counter[4]      ; clk_counter[4]      ; clk_3125     ; clk_3125    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; clk_counter[2]      ; clk_counter[2]      ; clk_3125     ; clk_3125    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; clk_counter[8]      ; clk_counter[8]      ; clk_3125     ; clk_3125    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; clk_counter[5]      ; clk_counter[5]      ; clk_3125     ; clk_3125    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; clk_counter[6]      ; clk_counter[6]      ; clk_3125     ; clk_3125    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; clk_counter[7]      ; clk_counter[7]      ; clk_3125     ; clk_3125    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; bit_index[2]        ; bit_index[2]        ; clk_3125     ; clk_3125    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; bit_index[1]        ; bit_index[1]        ; clk_3125     ; clk_3125    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; bit_index[3]        ; bit_index[3]        ; clk_3125     ; clk_3125    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; state.DATA_BITS     ; state.DATA_BITS     ; clk_3125     ; clk_3125    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; state.IDLE          ; state.IDLE          ; clk_3125     ; clk_3125    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; state.STOP_BIT      ; state.STOP_BIT      ; clk_3125     ; clk_3125    ; 0.000        ; 0.062      ; 0.577      ;
; 0.361 ; bit_index[0]        ; bit_index[0]        ; clk_3125     ; clk_3125    ; 0.000        ; 0.062      ; 0.580      ;
; 0.406 ; bit_index[0]        ; bit_index[2]        ; clk_3125     ; clk_3125    ; 0.000        ; 0.062      ; 0.625      ;
; 0.406 ; bit_index[0]        ; bit_index[1]        ; clk_3125     ; clk_3125    ; 0.000        ; 0.062      ; 0.625      ;
; 0.423 ; state.DATA_BITS     ; bit_index[3]        ; clk_3125     ; clk_3125    ; 0.000        ; 0.062      ; 0.642      ;
; 0.424 ; state.DATA_BITS     ; bit_index[0]        ; clk_3125     ; clk_3125    ; 0.000        ; 0.062      ; 0.643      ;
; 0.579 ; bit_index[1]        ; bit_index[2]        ; clk_3125     ; clk_3125    ; 0.000        ; 0.062      ; 0.798      ;
; 0.581 ; bit_index[2]        ; bit_index[3]        ; clk_3125     ; clk_3125    ; 0.000        ; 0.062      ; 0.800      ;
; 0.605 ; state.DATA_BITS     ; bit_index[2]        ; clk_3125     ; clk_3125    ; 0.000        ; 0.062      ; 0.824      ;
; 0.605 ; state.DATA_BITS     ; bit_index[1]        ; clk_3125     ; clk_3125    ; 0.000        ; 0.062      ; 0.824      ;
; 0.606 ; state.IDLE          ; rx_complete~reg0    ; clk_3125     ; clk_3125    ; 0.000        ; 0.062      ; 0.825      ;
; 0.678 ; bit_index[2]        ; data_buffer[5]      ; clk_3125     ; clk_3125    ; 0.000        ; 0.426      ; 1.261      ;
; 0.681 ; bit_index[2]        ; data_buffer[7]      ; clk_3125     ; clk_3125    ; 0.000        ; 0.426      ; 1.264      ;
; 0.681 ; bit_index[2]        ; data_buffer[6]      ; clk_3125     ; clk_3125    ; 0.000        ; 0.426      ; 1.264      ;
; 0.687 ; bit_index[2]        ; data_buffer[2]      ; clk_3125     ; clk_3125    ; 0.000        ; 0.426      ; 1.270      ;
; 0.687 ; bit_index[2]        ; data_buffer[1]      ; clk_3125     ; clk_3125    ; 0.000        ; 0.426      ; 1.270      ;
; 0.687 ; bit_index[2]        ; data_buffer[3]      ; clk_3125     ; clk_3125    ; 0.000        ; 0.426      ; 1.270      ;
; 0.747 ; state.PARITY_BIT    ; parity_bit_received ; clk_3125     ; clk_3125    ; 0.000        ; 0.079      ; 0.983      ;
; 0.822 ; state.IDLE          ; clk_counter[9]      ; clk_3125     ; clk_3125    ; 0.000        ; 0.059      ; 1.038      ;
; 0.824 ; state.IDLE          ; clk_counter[0]      ; clk_3125     ; clk_3125    ; 0.000        ; 0.059      ; 1.040      ;
; 0.846 ; data_buffer[7]      ; rx_msg[2]~reg0      ; clk_3125     ; clk_3125    ; 0.000        ; 0.081      ; 1.084      ;
; 0.847 ; data_buffer[7]      ; rx_msg[3]~reg0      ; clk_3125     ; clk_3125    ; 0.000        ; 0.081      ; 1.085      ;
; 0.848 ; data_buffer[7]      ; rx_msg[1]~reg0      ; clk_3125     ; clk_3125    ; 0.000        ; 0.081      ; 1.086      ;
; 0.848 ; data_buffer[7]      ; rx_msg[6]~reg0      ; clk_3125     ; clk_3125    ; 0.000        ; 0.081      ; 1.086      ;
; 0.849 ; data_buffer[7]      ; rx_msg[4]~reg0      ; clk_3125     ; clk_3125    ; 0.000        ; 0.081      ; 1.087      ;
; 0.850 ; rx_buffer_1         ; rx_buffer_2         ; clk_3125     ; clk_3125    ; 0.000        ; 0.075      ; 1.082      ;
; 0.852 ; data_buffer[7]      ; rx_msg[5]~reg0      ; clk_3125     ; clk_3125    ; 0.000        ; 0.081      ; 1.090      ;
; 0.856 ; data_buffer[7]      ; rx_msg[7]~reg0      ; clk_3125     ; clk_3125    ; 0.000        ; 0.081      ; 1.094      ;
; 0.859 ; data_buffer[5]      ; rx_msg[5]~reg0      ; clk_3125     ; clk_3125    ; 0.000        ; 0.081      ; 1.097      ;
; 0.861 ; parity_bit_received ; rx_parity~reg0      ; clk_3125     ; clk_3125    ; 0.000        ; 0.080      ; 1.098      ;
; 0.862 ; bit_index[3]        ; data_buffer[4]      ; clk_3125     ; clk_3125    ; 0.000        ; 0.426      ; 1.445      ;
; 0.865 ; bit_index[0]        ; data_buffer[6]      ; clk_3125     ; clk_3125    ; 0.000        ; 0.426      ; 1.448      ;
; 0.866 ; bit_index[0]        ; data_buffer[2]      ; clk_3125     ; clk_3125    ; 0.000        ; 0.426      ; 1.449      ;
; 0.872 ; bit_index[0]        ; data_buffer[7]      ; clk_3125     ; clk_3125    ; 0.000        ; 0.426      ; 1.455      ;
; 0.873 ; bit_index[0]        ; data_buffer[5]      ; clk_3125     ; clk_3125    ; 0.000        ; 0.426      ; 1.456      ;
; 0.876 ; bit_index[0]        ; data_buffer[1]      ; clk_3125     ; clk_3125    ; 0.000        ; 0.426      ; 1.459      ;
; 0.876 ; bit_index[0]        ; data_buffer[3]      ; clk_3125     ; clk_3125    ; 0.000        ; 0.426      ; 1.459      ;
; 0.876 ; data_buffer[3]      ; rx_msg[3]~reg0      ; clk_3125     ; clk_3125    ; 0.000        ; 0.081      ; 1.114      ;
; 0.889 ; clk_counter[4]      ; parity_bit_received ; clk_3125     ; clk_3125    ; 0.000        ; 0.429      ; 1.475      ;
; 0.912 ; data_buffer[6]      ; rx_msg[6]~reg0      ; clk_3125     ; clk_3125    ; 0.000        ; 0.081      ; 1.150      ;
; 0.919 ; data_buffer[1]      ; rx_msg[1]~reg0      ; clk_3125     ; clk_3125    ; 0.000        ; 0.081      ; 1.157      ;
; 0.926 ; data_buffer[2]      ; rx_msg[2]~reg0      ; clk_3125     ; clk_3125    ; 0.000        ; 0.081      ; 1.164      ;
; 0.932 ; data_buffer[4]      ; rx_msg[4]~reg0      ; clk_3125     ; clk_3125    ; 0.000        ; 0.081      ; 1.170      ;
; 0.935 ; state.DATA_BITS     ; data_buffer[0]      ; clk_3125     ; clk_3125    ; 0.000        ; 0.427      ; 1.519      ;
; 0.936 ; state.DATA_BITS     ; data_buffer[4]      ; clk_3125     ; clk_3125    ; 0.000        ; 0.426      ; 1.519      ;
; 0.937 ; data_buffer[7]      ; rx_msg[0]~reg0      ; clk_3125     ; clk_3125    ; 0.000        ; 0.081      ; 1.175      ;
; 0.986 ; clk_counter[8]      ; parity_bit_received ; clk_3125     ; clk_3125    ; 0.000        ; 0.429      ; 1.572      ;
; 0.994 ; bit_index[2]        ; data_buffer[4]      ; clk_3125     ; clk_3125    ; 0.000        ; 0.426      ; 1.577      ;
; 0.994 ; clk_counter[1]      ; parity_bit_received ; clk_3125     ; clk_3125    ; 0.000        ; 0.431      ; 1.582      ;
; 1.014 ; data_buffer[0]      ; rx_msg[0]~reg0      ; clk_3125     ; clk_3125    ; 0.000        ; 0.080      ; 1.251      ;
; 1.026 ; data_buffer[3]      ; rx_msg[0]~reg0      ; clk_3125     ; clk_3125    ; 0.000        ; 0.081      ; 1.264      ;
; 1.030 ; data_buffer[3]      ; rx_msg[6]~reg0      ; clk_3125     ; clk_3125    ; 0.000        ; 0.081      ; 1.268      ;
; 1.031 ; data_buffer[3]      ; rx_msg[1]~reg0      ; clk_3125     ; clk_3125    ; 0.000        ; 0.081      ; 1.269      ;
; 1.032 ; data_buffer[3]      ; rx_msg[4]~reg0      ; clk_3125     ; clk_3125    ; 0.000        ; 0.081      ; 1.270      ;
; 1.044 ; state.IDLE          ; clk_counter[10]     ; clk_3125     ; clk_3125    ; 0.000        ; 0.059      ; 1.260      ;
; 1.045 ; state.IDLE          ; clk_counter[11]     ; clk_3125     ; clk_3125    ; 0.000        ; 0.059      ; 1.261      ;
; 1.045 ; state.IDLE          ; clk_counter[6]      ; clk_3125     ; clk_3125    ; 0.000        ; 0.060      ; 1.262      ;
; 1.046 ; state.IDLE          ; clk_counter[5]      ; clk_3125     ; clk_3125    ; 0.000        ; 0.060      ; 1.263      ;
; 1.046 ; state.IDLE          ; clk_counter[7]      ; clk_3125     ; clk_3125    ; 0.000        ; 0.060      ; 1.263      ;
; 1.047 ; state.IDLE          ; clk_counter[3]      ; clk_3125     ; clk_3125    ; 0.000        ; 0.059      ; 1.263      ;
; 1.047 ; state.IDLE          ; clk_counter[12]     ; clk_3125     ; clk_3125    ; 0.000        ; 0.059      ; 1.263      ;
; 1.047 ; state.IDLE          ; clk_counter[4]      ; clk_3125     ; clk_3125    ; 0.000        ; 0.060      ; 1.264      ;
; 1.047 ; state.IDLE          ; clk_counter[8]      ; clk_3125     ; clk_3125    ; 0.000        ; 0.060      ; 1.264      ;
; 1.049 ; clk_counter[2]      ; parity_bit_received ; clk_3125     ; clk_3125    ; 0.000        ; 0.429      ; 1.635      ;
; 1.055 ; bit_index[0]        ; data_buffer[4]      ; clk_3125     ; clk_3125    ; 0.000        ; 0.426      ; 1.638      ;
; 1.065 ; data_buffer[1]      ; rx_msg[5]~reg0      ; clk_3125     ; clk_3125    ; 0.000        ; 0.081      ; 1.303      ;
; 1.066 ; data_buffer[1]      ; rx_msg[2]~reg0      ; clk_3125     ; clk_3125    ; 0.000        ; 0.081      ; 1.304      ;
; 1.067 ; data_buffer[1]      ; rx_msg[7]~reg0      ; clk_3125     ; clk_3125    ; 0.000        ; 0.081      ; 1.305      ;
; 1.090 ; clk_counter[7]      ; parity_bit_received ; clk_3125     ; clk_3125    ; 0.000        ; 0.429      ; 1.676      ;
; 1.099 ; state.PARITY_BIT    ; state.STOP_BIT      ; clk_3125     ; clk_3125    ; 0.000        ; -0.288     ; 0.968      ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 316.16 MHz ; 250.0 MHz       ; clk_3125   ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+----------+--------+----------------+
; Clock    ; Slack  ; End Point TNS  ;
+----------+--------+----------------+
; clk_3125 ; -2.163 ; -70.177        ;
+----------+--------+----------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+----------+-------+----------------+
; Clock    ; Slack ; End Point TNS  ;
+----------+-------+----------------+
; clk_3125 ; 0.298 ; 0.000          ;
+----------+-------+----------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+----------+--------+------------------------------+
; Clock    ; Slack  ; End Point TNS                ;
+----------+--------+------------------------------+
; clk_3125 ; -3.000 ; -46.000                      ;
+----------+--------+------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_3125'                                                                           ;
+--------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node       ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+
; -2.163 ; clk_counter[5]  ; clk_counter[5]  ; clk_3125     ; clk_3125    ; 1.000        ; -0.055     ; 3.103      ;
; -2.160 ; clk_counter[5]  ; clk_counter[6]  ; clk_3125     ; clk_3125    ; 1.000        ; -0.055     ; 3.100      ;
; -2.160 ; clk_counter[5]  ; clk_counter[7]  ; clk_3125     ; clk_3125    ; 1.000        ; -0.055     ; 3.100      ;
; -2.159 ; clk_counter[5]  ; clk_counter[2]  ; clk_3125     ; clk_3125    ; 1.000        ; -0.055     ; 3.099      ;
; -2.159 ; clk_counter[5]  ; clk_counter[8]  ; clk_3125     ; clk_3125    ; 1.000        ; -0.055     ; 3.099      ;
; -2.158 ; clk_counter[5]  ; clk_counter[4]  ; clk_3125     ; clk_3125    ; 1.000        ; -0.055     ; 3.098      ;
; -2.157 ; clk_counter[6]  ; clk_counter[5]  ; clk_3125     ; clk_3125    ; 1.000        ; -0.055     ; 3.097      ;
; -2.154 ; clk_counter[6]  ; clk_counter[6]  ; clk_3125     ; clk_3125    ; 1.000        ; -0.055     ; 3.094      ;
; -2.154 ; clk_counter[6]  ; clk_counter[7]  ; clk_3125     ; clk_3125    ; 1.000        ; -0.055     ; 3.094      ;
; -2.153 ; clk_counter[6]  ; clk_counter[2]  ; clk_3125     ; clk_3125    ; 1.000        ; -0.055     ; 3.093      ;
; -2.153 ; clk_counter[6]  ; clk_counter[8]  ; clk_3125     ; clk_3125    ; 1.000        ; -0.055     ; 3.093      ;
; -2.152 ; clk_counter[6]  ; clk_counter[4]  ; clk_3125     ; clk_3125    ; 1.000        ; -0.055     ; 3.092      ;
; -2.084 ; clk_counter[5]  ; bit_index[2]    ; clk_3125     ; clk_3125    ; 1.000        ; -0.053     ; 3.026      ;
; -2.084 ; clk_counter[5]  ; bit_index[0]    ; clk_3125     ; clk_3125    ; 1.000        ; -0.053     ; 3.026      ;
; -2.084 ; clk_counter[5]  ; bit_index[1]    ; clk_3125     ; clk_3125    ; 1.000        ; -0.053     ; 3.026      ;
; -2.084 ; clk_counter[5]  ; bit_index[3]    ; clk_3125     ; clk_3125    ; 1.000        ; -0.053     ; 3.026      ;
; -2.078 ; clk_counter[7]  ; clk_counter[5]  ; clk_3125     ; clk_3125    ; 1.000        ; -0.055     ; 3.018      ;
; -2.078 ; clk_counter[6]  ; bit_index[2]    ; clk_3125     ; clk_3125    ; 1.000        ; -0.053     ; 3.020      ;
; -2.078 ; clk_counter[6]  ; bit_index[0]    ; clk_3125     ; clk_3125    ; 1.000        ; -0.053     ; 3.020      ;
; -2.078 ; clk_counter[6]  ; bit_index[1]    ; clk_3125     ; clk_3125    ; 1.000        ; -0.053     ; 3.020      ;
; -2.078 ; clk_counter[6]  ; bit_index[3]    ; clk_3125     ; clk_3125    ; 1.000        ; -0.053     ; 3.020      ;
; -2.075 ; clk_counter[7]  ; clk_counter[6]  ; clk_3125     ; clk_3125    ; 1.000        ; -0.055     ; 3.015      ;
; -2.075 ; clk_counter[7]  ; clk_counter[7]  ; clk_3125     ; clk_3125    ; 1.000        ; -0.055     ; 3.015      ;
; -2.075 ; clk_counter[1]  ; clk_counter[5]  ; clk_3125     ; clk_3125    ; 1.000        ; -0.054     ; 3.016      ;
; -2.074 ; clk_counter[7]  ; clk_counter[2]  ; clk_3125     ; clk_3125    ; 1.000        ; -0.055     ; 3.014      ;
; -2.074 ; clk_counter[7]  ; clk_counter[8]  ; clk_3125     ; clk_3125    ; 1.000        ; -0.055     ; 3.014      ;
; -2.074 ; clk_counter[1]  ; clk_counter[7]  ; clk_3125     ; clk_3125    ; 1.000        ; -0.054     ; 3.015      ;
; -2.073 ; clk_counter[7]  ; clk_counter[4]  ; clk_3125     ; clk_3125    ; 1.000        ; -0.055     ; 3.013      ;
; -2.071 ; clk_counter[1]  ; clk_counter[6]  ; clk_3125     ; clk_3125    ; 1.000        ; -0.054     ; 3.012      ;
; -2.070 ; clk_counter[1]  ; clk_counter[4]  ; clk_3125     ; clk_3125    ; 1.000        ; -0.054     ; 3.011      ;
; -2.070 ; clk_counter[1]  ; clk_counter[2]  ; clk_3125     ; clk_3125    ; 1.000        ; -0.054     ; 3.011      ;
; -2.070 ; clk_counter[1]  ; clk_counter[8]  ; clk_3125     ; clk_3125    ; 1.000        ; -0.054     ; 3.011      ;
; -2.069 ; clk_counter[10] ; bit_index[2]    ; clk_3125     ; clk_3125    ; 1.000        ; -0.052     ; 3.012      ;
; -2.069 ; clk_counter[10] ; bit_index[0]    ; clk_3125     ; clk_3125    ; 1.000        ; -0.052     ; 3.012      ;
; -2.069 ; clk_counter[10] ; bit_index[1]    ; clk_3125     ; clk_3125    ; 1.000        ; -0.052     ; 3.012      ;
; -2.069 ; clk_counter[10] ; bit_index[3]    ; clk_3125     ; clk_3125    ; 1.000        ; -0.052     ; 3.012      ;
; -2.062 ; clk_counter[9]  ; bit_index[2]    ; clk_3125     ; clk_3125    ; 1.000        ; -0.052     ; 3.005      ;
; -2.062 ; clk_counter[9]  ; bit_index[0]    ; clk_3125     ; clk_3125    ; 1.000        ; -0.052     ; 3.005      ;
; -2.062 ; clk_counter[9]  ; bit_index[1]    ; clk_3125     ; clk_3125    ; 1.000        ; -0.052     ; 3.005      ;
; -2.062 ; clk_counter[9]  ; bit_index[3]    ; clk_3125     ; clk_3125    ; 1.000        ; -0.052     ; 3.005      ;
; -2.051 ; clk_counter[5]  ; clk_counter[12] ; clk_3125     ; clk_3125    ; 1.000        ; -0.056     ; 2.990      ;
; -2.048 ; clk_counter[5]  ; clk_counter[11] ; clk_3125     ; clk_3125    ; 1.000        ; -0.056     ; 2.987      ;
; -2.045 ; clk_counter[6]  ; clk_counter[12] ; clk_3125     ; clk_3125    ; 1.000        ; -0.056     ; 2.984      ;
; -2.042 ; clk_counter[6]  ; clk_counter[11] ; clk_3125     ; clk_3125    ; 1.000        ; -0.056     ; 2.981      ;
; -2.031 ; clk_counter[0]  ; clk_counter[5]  ; clk_3125     ; clk_3125    ; 1.000        ; -0.054     ; 2.972      ;
; -2.028 ; clk_counter[0]  ; clk_counter[6]  ; clk_3125     ; clk_3125    ; 1.000        ; -0.054     ; 2.969      ;
; -2.028 ; clk_counter[0]  ; clk_counter[7]  ; clk_3125     ; clk_3125    ; 1.000        ; -0.054     ; 2.969      ;
; -2.027 ; clk_counter[0]  ; clk_counter[2]  ; clk_3125     ; clk_3125    ; 1.000        ; -0.054     ; 2.968      ;
; -2.027 ; clk_counter[0]  ; clk_counter[8]  ; clk_3125     ; clk_3125    ; 1.000        ; -0.054     ; 2.968      ;
; -2.026 ; clk_counter[0]  ; clk_counter[4]  ; clk_3125     ; clk_3125    ; 1.000        ; -0.054     ; 2.967      ;
; -2.026 ; clk_counter[1]  ; bit_index[2]    ; clk_3125     ; clk_3125    ; 1.000        ; -0.052     ; 2.969      ;
; -2.026 ; clk_counter[1]  ; bit_index[0]    ; clk_3125     ; clk_3125    ; 1.000        ; -0.052     ; 2.969      ;
; -2.026 ; clk_counter[1]  ; bit_index[1]    ; clk_3125     ; clk_3125    ; 1.000        ; -0.052     ; 2.969      ;
; -2.026 ; clk_counter[1]  ; bit_index[3]    ; clk_3125     ; clk_3125    ; 1.000        ; -0.052     ; 2.969      ;
; -2.021 ; clk_counter[1]  ; clk_counter[12] ; clk_3125     ; clk_3125    ; 1.000        ; -0.055     ; 2.961      ;
; -2.014 ; clk_counter[1]  ; clk_counter[11] ; clk_3125     ; clk_3125    ; 1.000        ; -0.055     ; 2.954      ;
; -2.008 ; clk_counter[10] ; clk_counter[5]  ; clk_3125     ; clk_3125    ; 1.000        ; -0.054     ; 2.949      ;
; -2.005 ; clk_counter[10] ; clk_counter[6]  ; clk_3125     ; clk_3125    ; 1.000        ; -0.054     ; 2.946      ;
; -2.005 ; clk_counter[10] ; clk_counter[7]  ; clk_3125     ; clk_3125    ; 1.000        ; -0.054     ; 2.946      ;
; -2.004 ; clk_counter[10] ; clk_counter[2]  ; clk_3125     ; clk_3125    ; 1.000        ; -0.054     ; 2.945      ;
; -2.004 ; clk_counter[10] ; clk_counter[8]  ; clk_3125     ; clk_3125    ; 1.000        ; -0.054     ; 2.945      ;
; -2.003 ; clk_counter[10] ; clk_counter[4]  ; clk_3125     ; clk_3125    ; 1.000        ; -0.054     ; 2.944      ;
; -2.001 ; clk_counter[9]  ; clk_counter[5]  ; clk_3125     ; clk_3125    ; 1.000        ; -0.054     ; 2.942      ;
; -1.999 ; clk_counter[7]  ; bit_index[2]    ; clk_3125     ; clk_3125    ; 1.000        ; -0.053     ; 2.941      ;
; -1.999 ; clk_counter[7]  ; bit_index[0]    ; clk_3125     ; clk_3125    ; 1.000        ; -0.053     ; 2.941      ;
; -1.999 ; clk_counter[7]  ; bit_index[1]    ; clk_3125     ; clk_3125    ; 1.000        ; -0.053     ; 2.941      ;
; -1.999 ; clk_counter[7]  ; bit_index[3]    ; clk_3125     ; clk_3125    ; 1.000        ; -0.053     ; 2.941      ;
; -1.999 ; clk_counter[2]  ; clk_counter[5]  ; clk_3125     ; clk_3125    ; 1.000        ; -0.055     ; 2.939      ;
; -1.998 ; clk_counter[2]  ; clk_counter[7]  ; clk_3125     ; clk_3125    ; 1.000        ; -0.055     ; 2.938      ;
; -1.998 ; clk_counter[9]  ; clk_counter[6]  ; clk_3125     ; clk_3125    ; 1.000        ; -0.054     ; 2.939      ;
; -1.998 ; clk_counter[9]  ; clk_counter[7]  ; clk_3125     ; clk_3125    ; 1.000        ; -0.054     ; 2.939      ;
; -1.997 ; clk_counter[9]  ; clk_counter[2]  ; clk_3125     ; clk_3125    ; 1.000        ; -0.054     ; 2.938      ;
; -1.997 ; clk_counter[9]  ; clk_counter[8]  ; clk_3125     ; clk_3125    ; 1.000        ; -0.054     ; 2.938      ;
; -1.996 ; clk_counter[9]  ; clk_counter[4]  ; clk_3125     ; clk_3125    ; 1.000        ; -0.054     ; 2.937      ;
; -1.995 ; clk_counter[2]  ; clk_counter[6]  ; clk_3125     ; clk_3125    ; 1.000        ; -0.055     ; 2.935      ;
; -1.994 ; clk_counter[2]  ; clk_counter[4]  ; clk_3125     ; clk_3125    ; 1.000        ; -0.055     ; 2.934      ;
; -1.994 ; clk_counter[2]  ; clk_counter[2]  ; clk_3125     ; clk_3125    ; 1.000        ; -0.055     ; 2.934      ;
; -1.994 ; clk_counter[2]  ; clk_counter[8]  ; clk_3125     ; clk_3125    ; 1.000        ; -0.055     ; 2.934      ;
; -1.994 ; clk_counter[0]  ; bit_index[2]    ; clk_3125     ; clk_3125    ; 1.000        ; -0.052     ; 2.937      ;
; -1.994 ; clk_counter[0]  ; bit_index[0]    ; clk_3125     ; clk_3125    ; 1.000        ; -0.052     ; 2.937      ;
; -1.994 ; clk_counter[0]  ; bit_index[1]    ; clk_3125     ; clk_3125    ; 1.000        ; -0.052     ; 2.937      ;
; -1.994 ; clk_counter[0]  ; bit_index[3]    ; clk_3125     ; clk_3125    ; 1.000        ; -0.052     ; 2.937      ;
; -1.984 ; clk_counter[12] ; bit_index[2]    ; clk_3125     ; clk_3125    ; 1.000        ; -0.052     ; 2.927      ;
; -1.984 ; clk_counter[12] ; bit_index[0]    ; clk_3125     ; clk_3125    ; 1.000        ; -0.052     ; 2.927      ;
; -1.984 ; clk_counter[12] ; bit_index[1]    ; clk_3125     ; clk_3125    ; 1.000        ; -0.052     ; 2.927      ;
; -1.984 ; clk_counter[12] ; bit_index[3]    ; clk_3125     ; clk_3125    ; 1.000        ; -0.052     ; 2.927      ;
; -1.970 ; clk_counter[3]  ; clk_counter[5]  ; clk_3125     ; clk_3125    ; 1.000        ; -0.054     ; 2.911      ;
; -1.967 ; clk_counter[3]  ; clk_counter[6]  ; clk_3125     ; clk_3125    ; 1.000        ; -0.054     ; 2.908      ;
; -1.967 ; clk_counter[3]  ; clk_counter[7]  ; clk_3125     ; clk_3125    ; 1.000        ; -0.054     ; 2.908      ;
; -1.966 ; clk_counter[7]  ; clk_counter[12] ; clk_3125     ; clk_3125    ; 1.000        ; -0.056     ; 2.905      ;
; -1.966 ; clk_counter[3]  ; clk_counter[2]  ; clk_3125     ; clk_3125    ; 1.000        ; -0.054     ; 2.907      ;
; -1.966 ; clk_counter[3]  ; clk_counter[8]  ; clk_3125     ; clk_3125    ; 1.000        ; -0.054     ; 2.907      ;
; -1.965 ; clk_counter[3]  ; clk_counter[4]  ; clk_3125     ; clk_3125    ; 1.000        ; -0.054     ; 2.906      ;
; -1.963 ; clk_counter[7]  ; clk_counter[11] ; clk_3125     ; clk_3125    ; 1.000        ; -0.056     ; 2.902      ;
; -1.951 ; clk_counter[8]  ; clk_counter[5]  ; clk_3125     ; clk_3125    ; 1.000        ; -0.055     ; 2.891      ;
; -1.950 ; clk_counter[2]  ; bit_index[2]    ; clk_3125     ; clk_3125    ; 1.000        ; -0.053     ; 2.892      ;
; -1.950 ; clk_counter[2]  ; bit_index[0]    ; clk_3125     ; clk_3125    ; 1.000        ; -0.053     ; 2.892      ;
; -1.950 ; clk_counter[2]  ; bit_index[1]    ; clk_3125     ; clk_3125    ; 1.000        ; -0.053     ; 2.892      ;
; -1.950 ; clk_counter[2]  ; bit_index[3]    ; clk_3125     ; clk_3125    ; 1.000        ; -0.053     ; 2.892      ;
; -1.948 ; clk_counter[8]  ; clk_counter[6]  ; clk_3125     ; clk_3125    ; 1.000        ; -0.055     ; 2.888      ;
+--------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_3125'                                                                                   ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node           ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; 0.298 ; data_buffer[2]      ; data_buffer[2]      ; clk_3125     ; clk_3125    ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; data_buffer[1]      ; data_buffer[1]      ; clk_3125     ; clk_3125    ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; data_buffer[7]      ; data_buffer[7]      ; clk_3125     ; clk_3125    ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; data_buffer[5]      ; data_buffer[5]      ; clk_3125     ; clk_3125    ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; data_buffer[4]      ; data_buffer[4]      ; clk_3125     ; clk_3125    ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; data_buffer[6]      ; data_buffer[6]      ; clk_3125     ; clk_3125    ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; data_buffer[3]      ; data_buffer[3]      ; clk_3125     ; clk_3125    ; 0.000        ; 0.069      ; 0.511      ;
; 0.299 ; parity_bit_received ; parity_bit_received ; clk_3125     ; clk_3125    ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; data_buffer[0]      ; data_buffer[0]      ; clk_3125     ; clk_3125    ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; state.START_BIT     ; state.START_BIT     ; clk_3125     ; clk_3125    ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; state.PARITY_BIT    ; state.PARITY_BIT    ; clk_3125     ; clk_3125    ; 0.000        ; 0.068      ; 0.511      ;
; 0.311 ; rx_complete~reg0    ; rx_complete~reg0    ; clk_3125     ; clk_3125    ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; bit_index[2]        ; bit_index[2]        ; clk_3125     ; clk_3125    ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; bit_index[1]        ; bit_index[1]        ; clk_3125     ; clk_3125    ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; bit_index[3]        ; bit_index[3]        ; clk_3125     ; clk_3125    ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; state.DATA_BITS     ; state.DATA_BITS     ; clk_3125     ; clk_3125    ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; state.IDLE          ; state.IDLE          ; clk_3125     ; clk_3125    ; 0.000        ; 0.056      ; 0.511      ;
; 0.312 ; clk_counter[0]      ; clk_counter[0]      ; clk_3125     ; clk_3125    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; clk_counter[4]      ; clk_counter[4]      ; clk_3125     ; clk_3125    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; clk_counter[1]      ; clk_counter[1]      ; clk_3125     ; clk_3125    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; clk_counter[2]      ; clk_counter[2]      ; clk_3125     ; clk_3125    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; clk_counter[3]      ; clk_counter[3]      ; clk_3125     ; clk_3125    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; clk_counter[8]      ; clk_counter[8]      ; clk_3125     ; clk_3125    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; clk_counter[5]      ; clk_counter[5]      ; clk_3125     ; clk_3125    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; clk_counter[6]      ; clk_counter[6]      ; clk_3125     ; clk_3125    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; clk_counter[7]      ; clk_counter[7]      ; clk_3125     ; clk_3125    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; clk_counter[9]      ; clk_counter[9]      ; clk_3125     ; clk_3125    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; clk_counter[10]     ; clk_counter[10]     ; clk_3125     ; clk_3125    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; clk_counter[11]     ; clk_counter[11]     ; clk_3125     ; clk_3125    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; clk_counter[12]     ; clk_counter[12]     ; clk_3125     ; clk_3125    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; state.STOP_BIT      ; state.STOP_BIT      ; clk_3125     ; clk_3125    ; 0.000        ; 0.055      ; 0.511      ;
; 0.319 ; bit_index[0]        ; bit_index[0]        ; clk_3125     ; clk_3125    ; 0.000        ; 0.056      ; 0.519      ;
; 0.359 ; bit_index[0]        ; bit_index[2]        ; clk_3125     ; clk_3125    ; 0.000        ; 0.056      ; 0.559      ;
; 0.359 ; bit_index[0]        ; bit_index[1]        ; clk_3125     ; clk_3125    ; 0.000        ; 0.056      ; 0.559      ;
; 0.379 ; state.DATA_BITS     ; bit_index[3]        ; clk_3125     ; clk_3125    ; 0.000        ; 0.056      ; 0.579      ;
; 0.379 ; state.DATA_BITS     ; bit_index[0]        ; clk_3125     ; clk_3125    ; 0.000        ; 0.056      ; 0.579      ;
; 0.519 ; bit_index[1]        ; bit_index[2]        ; clk_3125     ; clk_3125    ; 0.000        ; 0.056      ; 0.719      ;
; 0.522 ; bit_index[2]        ; bit_index[3]        ; clk_3125     ; clk_3125    ; 0.000        ; 0.056      ; 0.722      ;
; 0.539 ; state.DATA_BITS     ; bit_index[1]        ; clk_3125     ; clk_3125    ; 0.000        ; 0.056      ; 0.739      ;
; 0.540 ; state.DATA_BITS     ; bit_index[2]        ; clk_3125     ; clk_3125    ; 0.000        ; 0.056      ; 0.740      ;
; 0.544 ; state.IDLE          ; rx_complete~reg0    ; clk_3125     ; clk_3125    ; 0.000        ; 0.056      ; 0.744      ;
; 0.614 ; bit_index[2]        ; data_buffer[5]      ; clk_3125     ; clk_3125    ; 0.000        ; 0.382      ; 1.140      ;
; 0.617 ; bit_index[2]        ; data_buffer[6]      ; clk_3125     ; clk_3125    ; 0.000        ; 0.382      ; 1.143      ;
; 0.618 ; bit_index[2]        ; data_buffer[7]      ; clk_3125     ; clk_3125    ; 0.000        ; 0.382      ; 1.144      ;
; 0.624 ; bit_index[2]        ; data_buffer[1]      ; clk_3125     ; clk_3125    ; 0.000        ; 0.382      ; 1.150      ;
; 0.625 ; bit_index[2]        ; data_buffer[2]      ; clk_3125     ; clk_3125    ; 0.000        ; 0.382      ; 1.151      ;
; 0.625 ; bit_index[2]        ; data_buffer[3]      ; clk_3125     ; clk_3125    ; 0.000        ; 0.382      ; 1.151      ;
; 0.678 ; state.PARITY_BIT    ; parity_bit_received ; clk_3125     ; clk_3125    ; 0.000        ; 0.070      ; 0.892      ;
; 0.747 ; state.IDLE          ; clk_counter[9]      ; clk_3125     ; clk_3125    ; 0.000        ; 0.052      ; 0.943      ;
; 0.748 ; state.IDLE          ; clk_counter[0]      ; clk_3125     ; clk_3125    ; 0.000        ; 0.052      ; 0.944      ;
; 0.760 ; data_buffer[7]      ; rx_msg[2]~reg0      ; clk_3125     ; clk_3125    ; 0.000        ; 0.073      ; 0.977      ;
; 0.762 ; data_buffer[7]      ; rx_msg[1]~reg0      ; clk_3125     ; clk_3125    ; 0.000        ; 0.073      ; 0.979      ;
; 0.762 ; data_buffer[7]      ; rx_msg[3]~reg0      ; clk_3125     ; clk_3125    ; 0.000        ; 0.073      ; 0.979      ;
; 0.762 ; data_buffer[7]      ; rx_msg[6]~reg0      ; clk_3125     ; clk_3125    ; 0.000        ; 0.073      ; 0.979      ;
; 0.763 ; data_buffer[7]      ; rx_msg[4]~reg0      ; clk_3125     ; clk_3125    ; 0.000        ; 0.073      ; 0.980      ;
; 0.765 ; data_buffer[7]      ; rx_msg[5]~reg0      ; clk_3125     ; clk_3125    ; 0.000        ; 0.073      ; 0.982      ;
; 0.776 ; data_buffer[7]      ; rx_msg[7]~reg0      ; clk_3125     ; clk_3125    ; 0.000        ; 0.073      ; 0.993      ;
; 0.776 ; rx_buffer_1         ; rx_buffer_2         ; clk_3125     ; clk_3125    ; 0.000        ; 0.067      ; 0.987      ;
; 0.780 ; bit_index[3]        ; data_buffer[4]      ; clk_3125     ; clk_3125    ; 0.000        ; 0.382      ; 1.306      ;
; 0.786 ; parity_bit_received ; rx_parity~reg0      ; clk_3125     ; clk_3125    ; 0.000        ; 0.072      ; 1.002      ;
; 0.788 ; data_buffer[5]      ; rx_msg[5]~reg0      ; clk_3125     ; clk_3125    ; 0.000        ; 0.073      ; 1.005      ;
; 0.790 ; bit_index[0]        ; data_buffer[7]      ; clk_3125     ; clk_3125    ; 0.000        ; 0.382      ; 1.316      ;
; 0.791 ; bit_index[0]        ; data_buffer[5]      ; clk_3125     ; clk_3125    ; 0.000        ; 0.382      ; 1.317      ;
; 0.791 ; bit_index[0]        ; data_buffer[6]      ; clk_3125     ; clk_3125    ; 0.000        ; 0.382      ; 1.317      ;
; 0.792 ; bit_index[0]        ; data_buffer[2]      ; clk_3125     ; clk_3125    ; 0.000        ; 0.382      ; 1.318      ;
; 0.793 ; bit_index[0]        ; data_buffer[3]      ; clk_3125     ; clk_3125    ; 0.000        ; 0.382      ; 1.319      ;
; 0.794 ; bit_index[0]        ; data_buffer[1]      ; clk_3125     ; clk_3125    ; 0.000        ; 0.382      ; 1.320      ;
; 0.802 ; data_buffer[3]      ; rx_msg[3]~reg0      ; clk_3125     ; clk_3125    ; 0.000        ; 0.073      ; 1.019      ;
; 0.804 ; clk_counter[4]      ; parity_bit_received ; clk_3125     ; clk_3125    ; 0.000        ; 0.384      ; 1.332      ;
; 0.834 ; data_buffer[6]      ; rx_msg[6]~reg0      ; clk_3125     ; clk_3125    ; 0.000        ; 0.073      ; 1.051      ;
; 0.840 ; data_buffer[1]      ; rx_msg[1]~reg0      ; clk_3125     ; clk_3125    ; 0.000        ; 0.073      ; 1.057      ;
; 0.842 ; data_buffer[2]      ; rx_msg[2]~reg0      ; clk_3125     ; clk_3125    ; 0.000        ; 0.073      ; 1.059      ;
; 0.846 ; data_buffer[7]      ; rx_msg[0]~reg0      ; clk_3125     ; clk_3125    ; 0.000        ; 0.073      ; 1.063      ;
; 0.852 ; data_buffer[4]      ; rx_msg[4]~reg0      ; clk_3125     ; clk_3125    ; 0.000        ; 0.073      ; 1.069      ;
; 0.862 ; state.DATA_BITS     ; data_buffer[0]      ; clk_3125     ; clk_3125    ; 0.000        ; 0.382      ; 1.388      ;
; 0.864 ; state.DATA_BITS     ; data_buffer[4]      ; clk_3125     ; clk_3125    ; 0.000        ; 0.382      ; 1.390      ;
; 0.890 ; bit_index[2]        ; data_buffer[4]      ; clk_3125     ; clk_3125    ; 0.000        ; 0.382      ; 1.416      ;
; 0.902 ; clk_counter[8]      ; parity_bit_received ; clk_3125     ; clk_3125    ; 0.000        ; 0.384      ; 1.430      ;
; 0.920 ; clk_counter[1]      ; parity_bit_received ; clk_3125     ; clk_3125    ; 0.000        ; 0.385      ; 1.449      ;
; 0.934 ; data_buffer[3]      ; rx_msg[0]~reg0      ; clk_3125     ; clk_3125    ; 0.000        ; 0.073      ; 1.151      ;
; 0.937 ; data_buffer[3]      ; rx_msg[6]~reg0      ; clk_3125     ; clk_3125    ; 0.000        ; 0.073      ; 1.154      ;
; 0.938 ; data_buffer[3]      ; rx_msg[1]~reg0      ; clk_3125     ; clk_3125    ; 0.000        ; 0.073      ; 1.155      ;
; 0.939 ; clk_counter[2]      ; parity_bit_received ; clk_3125     ; clk_3125    ; 0.000        ; 0.384      ; 1.467      ;
; 0.940 ; data_buffer[3]      ; rx_msg[4]~reg0      ; clk_3125     ; clk_3125    ; 0.000        ; 0.073      ; 1.157      ;
; 0.945 ; data_buffer[0]      ; rx_msg[0]~reg0      ; clk_3125     ; clk_3125    ; 0.000        ; 0.072      ; 1.161      ;
; 0.954 ; state.IDLE          ; clk_counter[7]      ; clk_3125     ; clk_3125    ; 0.000        ; 0.053      ; 1.151      ;
; 0.956 ; state.IDLE          ; clk_counter[6]      ; clk_3125     ; clk_3125    ; 0.000        ; 0.053      ; 1.153      ;
; 0.956 ; state.IDLE          ; clk_counter[10]     ; clk_3125     ; clk_3125    ; 0.000        ; 0.052      ; 1.152      ;
; 0.956 ; state.IDLE          ; clk_counter[11]     ; clk_3125     ; clk_3125    ; 0.000        ; 0.052      ; 1.152      ;
; 0.957 ; state.IDLE          ; clk_counter[4]      ; clk_3125     ; clk_3125    ; 0.000        ; 0.053      ; 1.154      ;
; 0.957 ; state.IDLE          ; clk_counter[5]      ; clk_3125     ; clk_3125    ; 0.000        ; 0.053      ; 1.154      ;
; 0.958 ; state.IDLE          ; clk_counter[3]      ; clk_3125     ; clk_3125    ; 0.000        ; 0.052      ; 1.154      ;
; 0.958 ; state.IDLE          ; clk_counter[8]      ; clk_3125     ; clk_3125    ; 0.000        ; 0.053      ; 1.155      ;
; 0.958 ; state.IDLE          ; clk_counter[12]     ; clk_3125     ; clk_3125    ; 0.000        ; 0.052      ; 1.154      ;
; 0.967 ; bit_index[0]        ; data_buffer[4]      ; clk_3125     ; clk_3125    ; 0.000        ; 0.382      ; 1.493      ;
; 0.970 ; data_buffer[1]      ; rx_msg[5]~reg0      ; clk_3125     ; clk_3125    ; 0.000        ; 0.073      ; 1.187      ;
; 0.971 ; data_buffer[1]      ; rx_msg[2]~reg0      ; clk_3125     ; clk_3125    ; 0.000        ; 0.073      ; 1.188      ;
; 0.972 ; data_buffer[1]      ; rx_msg[7]~reg0      ; clk_3125     ; clk_3125    ; 0.000        ; 0.073      ; 1.189      ;
; 0.985 ; clk_counter[3]      ; parity_bit_received ; clk_3125     ; clk_3125    ; 0.000        ; 0.385      ; 1.514      ;
; 0.992 ; state.PARITY_BIT    ; state.STOP_BIT      ; clk_3125     ; clk_3125    ; 0.000        ; -0.259     ; 0.877      ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+----------+--------+----------------+
; Clock    ; Slack  ; End Point TNS  ;
+----------+--------+----------------+
; clk_3125 ; -0.962 ; -28.895        ;
+----------+--------+----------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+----------+-------+----------------+
; Clock    ; Slack ; End Point TNS  ;
+----------+-------+----------------+
; clk_3125 ; 0.178 ; 0.000          ;
+----------+-------+----------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+----------+--------+------------------------------+
; Clock    ; Slack  ; End Point TNS                ;
+----------+--------+------------------------------+
; clk_3125 ; -3.000 ; -49.143                      ;
+----------+--------+------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_3125'                                                                           ;
+--------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node       ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+
; -0.962 ; clk_counter[5]  ; clk_counter[5]  ; clk_3125     ; clk_3125    ; 1.000        ; -0.036     ; 1.913      ;
; -0.960 ; clk_counter[5]  ; clk_counter[6]  ; clk_3125     ; clk_3125    ; 1.000        ; -0.036     ; 1.911      ;
; -0.959 ; clk_counter[5]  ; clk_counter[7]  ; clk_3125     ; clk_3125    ; 1.000        ; -0.036     ; 1.910      ;
; -0.958 ; clk_counter[5]  ; clk_counter[2]  ; clk_3125     ; clk_3125    ; 1.000        ; -0.036     ; 1.909      ;
; -0.958 ; clk_counter[6]  ; clk_counter[5]  ; clk_3125     ; clk_3125    ; 1.000        ; -0.036     ; 1.909      ;
; -0.957 ; clk_counter[5]  ; clk_counter[4]  ; clk_3125     ; clk_3125    ; 1.000        ; -0.036     ; 1.908      ;
; -0.957 ; clk_counter[5]  ; clk_counter[8]  ; clk_3125     ; clk_3125    ; 1.000        ; -0.036     ; 1.908      ;
; -0.956 ; clk_counter[6]  ; clk_counter[6]  ; clk_3125     ; clk_3125    ; 1.000        ; -0.036     ; 1.907      ;
; -0.955 ; clk_counter[6]  ; clk_counter[7]  ; clk_3125     ; clk_3125    ; 1.000        ; -0.036     ; 1.906      ;
; -0.954 ; clk_counter[6]  ; clk_counter[2]  ; clk_3125     ; clk_3125    ; 1.000        ; -0.036     ; 1.905      ;
; -0.953 ; clk_counter[6]  ; clk_counter[4]  ; clk_3125     ; clk_3125    ; 1.000        ; -0.036     ; 1.904      ;
; -0.953 ; clk_counter[6]  ; clk_counter[8]  ; clk_3125     ; clk_3125    ; 1.000        ; -0.036     ; 1.904      ;
; -0.940 ; clk_counter[1]  ; clk_counter[5]  ; clk_3125     ; clk_3125    ; 1.000        ; -0.035     ; 1.892      ;
; -0.938 ; clk_counter[1]  ; clk_counter[6]  ; clk_3125     ; clk_3125    ; 1.000        ; -0.035     ; 1.890      ;
; -0.937 ; clk_counter[1]  ; clk_counter[7]  ; clk_3125     ; clk_3125    ; 1.000        ; -0.035     ; 1.889      ;
; -0.933 ; clk_counter[1]  ; clk_counter[2]  ; clk_3125     ; clk_3125    ; 1.000        ; -0.035     ; 1.885      ;
; -0.932 ; clk_counter[1]  ; clk_counter[4]  ; clk_3125     ; clk_3125    ; 1.000        ; -0.035     ; 1.884      ;
; -0.932 ; clk_counter[1]  ; clk_counter[8]  ; clk_3125     ; clk_3125    ; 1.000        ; -0.035     ; 1.884      ;
; -0.928 ; clk_counter[10] ; bit_index[2]    ; clk_3125     ; clk_3125    ; 1.000        ; -0.034     ; 1.881      ;
; -0.928 ; clk_counter[10] ; bit_index[0]    ; clk_3125     ; clk_3125    ; 1.000        ; -0.034     ; 1.881      ;
; -0.928 ; clk_counter[10] ; bit_index[1]    ; clk_3125     ; clk_3125    ; 1.000        ; -0.034     ; 1.881      ;
; -0.928 ; clk_counter[10] ; bit_index[3]    ; clk_3125     ; clk_3125    ; 1.000        ; -0.034     ; 1.881      ;
; -0.926 ; clk_counter[9]  ; bit_index[2]    ; clk_3125     ; clk_3125    ; 1.000        ; -0.034     ; 1.879      ;
; -0.926 ; clk_counter[9]  ; bit_index[0]    ; clk_3125     ; clk_3125    ; 1.000        ; -0.034     ; 1.879      ;
; -0.926 ; clk_counter[9]  ; bit_index[1]    ; clk_3125     ; clk_3125    ; 1.000        ; -0.034     ; 1.879      ;
; -0.926 ; clk_counter[9]  ; bit_index[3]    ; clk_3125     ; clk_3125    ; 1.000        ; -0.034     ; 1.879      ;
; -0.920 ; clk_counter[5]  ; clk_counter[12] ; clk_3125     ; clk_3125    ; 1.000        ; -0.038     ; 1.869      ;
; -0.917 ; clk_counter[5]  ; clk_counter[11] ; clk_3125     ; clk_3125    ; 1.000        ; -0.038     ; 1.866      ;
; -0.916 ; clk_counter[6]  ; clk_counter[12] ; clk_3125     ; clk_3125    ; 1.000        ; -0.038     ; 1.865      ;
; -0.913 ; clk_counter[6]  ; clk_counter[11] ; clk_3125     ; clk_3125    ; 1.000        ; -0.038     ; 1.862      ;
; -0.911 ; clk_counter[5]  ; bit_index[2]    ; clk_3125     ; clk_3125    ; 1.000        ; -0.035     ; 1.863      ;
; -0.911 ; clk_counter[5]  ; bit_index[0]    ; clk_3125     ; clk_3125    ; 1.000        ; -0.035     ; 1.863      ;
; -0.911 ; clk_counter[5]  ; bit_index[1]    ; clk_3125     ; clk_3125    ; 1.000        ; -0.035     ; 1.863      ;
; -0.911 ; clk_counter[5]  ; bit_index[3]    ; clk_3125     ; clk_3125    ; 1.000        ; -0.035     ; 1.863      ;
; -0.907 ; clk_counter[6]  ; bit_index[2]    ; clk_3125     ; clk_3125    ; 1.000        ; -0.035     ; 1.859      ;
; -0.907 ; clk_counter[6]  ; bit_index[0]    ; clk_3125     ; clk_3125    ; 1.000        ; -0.035     ; 1.859      ;
; -0.907 ; clk_counter[6]  ; bit_index[1]    ; clk_3125     ; clk_3125    ; 1.000        ; -0.035     ; 1.859      ;
; -0.907 ; clk_counter[6]  ; bit_index[3]    ; clk_3125     ; clk_3125    ; 1.000        ; -0.035     ; 1.859      ;
; -0.899 ; clk_counter[1]  ; clk_counter[12] ; clk_3125     ; clk_3125    ; 1.000        ; -0.037     ; 1.849      ;
; -0.897 ; clk_counter[7]  ; clk_counter[5]  ; clk_3125     ; clk_3125    ; 1.000        ; -0.036     ; 1.848      ;
; -0.895 ; clk_counter[1]  ; clk_counter[11] ; clk_3125     ; clk_3125    ; 1.000        ; -0.037     ; 1.845      ;
; -0.895 ; clk_counter[7]  ; clk_counter[6]  ; clk_3125     ; clk_3125    ; 1.000        ; -0.036     ; 1.846      ;
; -0.894 ; clk_counter[7]  ; clk_counter[7]  ; clk_3125     ; clk_3125    ; 1.000        ; -0.036     ; 1.845      ;
; -0.893 ; clk_counter[7]  ; clk_counter[2]  ; clk_3125     ; clk_3125    ; 1.000        ; -0.036     ; 1.844      ;
; -0.892 ; clk_counter[7]  ; clk_counter[4]  ; clk_3125     ; clk_3125    ; 1.000        ; -0.036     ; 1.843      ;
; -0.892 ; clk_counter[7]  ; clk_counter[8]  ; clk_3125     ; clk_3125    ; 1.000        ; -0.036     ; 1.843      ;
; -0.883 ; clk_counter[1]  ; bit_index[2]    ; clk_3125     ; clk_3125    ; 1.000        ; -0.034     ; 1.836      ;
; -0.883 ; clk_counter[1]  ; bit_index[0]    ; clk_3125     ; clk_3125    ; 1.000        ; -0.034     ; 1.836      ;
; -0.883 ; clk_counter[1]  ; bit_index[1]    ; clk_3125     ; clk_3125    ; 1.000        ; -0.034     ; 1.836      ;
; -0.883 ; clk_counter[1]  ; bit_index[3]    ; clk_3125     ; clk_3125    ; 1.000        ; -0.034     ; 1.836      ;
; -0.869 ; clk_counter[10] ; clk_counter[5]  ; clk_3125     ; clk_3125    ; 1.000        ; -0.035     ; 1.821      ;
; -0.869 ; clk_counter[0]  ; clk_counter[5]  ; clk_3125     ; clk_3125    ; 1.000        ; -0.035     ; 1.821      ;
; -0.867 ; clk_counter[10] ; clk_counter[6]  ; clk_3125     ; clk_3125    ; 1.000        ; -0.035     ; 1.819      ;
; -0.867 ; clk_counter[0]  ; clk_counter[6]  ; clk_3125     ; clk_3125    ; 1.000        ; -0.035     ; 1.819      ;
; -0.867 ; clk_counter[9]  ; clk_counter[5]  ; clk_3125     ; clk_3125    ; 1.000        ; -0.035     ; 1.819      ;
; -0.866 ; clk_counter[10] ; clk_counter[7]  ; clk_3125     ; clk_3125    ; 1.000        ; -0.035     ; 1.818      ;
; -0.866 ; clk_counter[0]  ; clk_counter[7]  ; clk_3125     ; clk_3125    ; 1.000        ; -0.035     ; 1.818      ;
; -0.866 ; clk_counter[12] ; bit_index[2]    ; clk_3125     ; clk_3125    ; 1.000        ; -0.034     ; 1.819      ;
; -0.866 ; clk_counter[12] ; bit_index[0]    ; clk_3125     ; clk_3125    ; 1.000        ; -0.034     ; 1.819      ;
; -0.866 ; clk_counter[12] ; bit_index[1]    ; clk_3125     ; clk_3125    ; 1.000        ; -0.034     ; 1.819      ;
; -0.866 ; clk_counter[12] ; bit_index[3]    ; clk_3125     ; clk_3125    ; 1.000        ; -0.034     ; 1.819      ;
; -0.865 ; clk_counter[10] ; clk_counter[2]  ; clk_3125     ; clk_3125    ; 1.000        ; -0.035     ; 1.817      ;
; -0.865 ; clk_counter[9]  ; clk_counter[6]  ; clk_3125     ; clk_3125    ; 1.000        ; -0.035     ; 1.817      ;
; -0.864 ; clk_counter[10] ; clk_counter[4]  ; clk_3125     ; clk_3125    ; 1.000        ; -0.035     ; 1.816      ;
; -0.864 ; clk_counter[10] ; clk_counter[8]  ; clk_3125     ; clk_3125    ; 1.000        ; -0.035     ; 1.816      ;
; -0.864 ; clk_counter[9]  ; clk_counter[7]  ; clk_3125     ; clk_3125    ; 1.000        ; -0.035     ; 1.816      ;
; -0.863 ; clk_counter[9]  ; clk_counter[2]  ; clk_3125     ; clk_3125    ; 1.000        ; -0.035     ; 1.815      ;
; -0.862 ; clk_counter[0]  ; clk_counter[2]  ; clk_3125     ; clk_3125    ; 1.000        ; -0.035     ; 1.814      ;
; -0.862 ; clk_counter[9]  ; clk_counter[4]  ; clk_3125     ; clk_3125    ; 1.000        ; -0.035     ; 1.814      ;
; -0.862 ; clk_counter[9]  ; clk_counter[8]  ; clk_3125     ; clk_3125    ; 1.000        ; -0.035     ; 1.814      ;
; -0.861 ; clk_counter[0]  ; clk_counter[4]  ; clk_3125     ; clk_3125    ; 1.000        ; -0.035     ; 1.813      ;
; -0.861 ; clk_counter[0]  ; clk_counter[8]  ; clk_3125     ; clk_3125    ; 1.000        ; -0.035     ; 1.813      ;
; -0.855 ; clk_counter[7]  ; clk_counter[12] ; clk_3125     ; clk_3125    ; 1.000        ; -0.038     ; 1.804      ;
; -0.852 ; clk_counter[7]  ; clk_counter[11] ; clk_3125     ; clk_3125    ; 1.000        ; -0.038     ; 1.801      ;
; -0.846 ; clk_counter[7]  ; bit_index[2]    ; clk_3125     ; clk_3125    ; 1.000        ; -0.035     ; 1.798      ;
; -0.846 ; clk_counter[7]  ; bit_index[0]    ; clk_3125     ; clk_3125    ; 1.000        ; -0.035     ; 1.798      ;
; -0.846 ; clk_counter[7]  ; bit_index[1]    ; clk_3125     ; clk_3125    ; 1.000        ; -0.035     ; 1.798      ;
; -0.846 ; clk_counter[7]  ; bit_index[3]    ; clk_3125     ; clk_3125    ; 1.000        ; -0.035     ; 1.798      ;
; -0.829 ; clk_counter[3]  ; clk_counter[5]  ; clk_3125     ; clk_3125    ; 1.000        ; -0.035     ; 1.781      ;
; -0.828 ; clk_counter[0]  ; clk_counter[12] ; clk_3125     ; clk_3125    ; 1.000        ; -0.037     ; 1.778      ;
; -0.827 ; clk_counter[2]  ; clk_counter[5]  ; clk_3125     ; clk_3125    ; 1.000        ; -0.036     ; 1.778      ;
; -0.827 ; clk_counter[3]  ; clk_counter[6]  ; clk_3125     ; clk_3125    ; 1.000        ; -0.035     ; 1.779      ;
; -0.827 ; clk_counter[10] ; clk_counter[12] ; clk_3125     ; clk_3125    ; 1.000        ; -0.037     ; 1.777      ;
; -0.826 ; clk_counter[8]  ; clk_counter[5]  ; clk_3125     ; clk_3125    ; 1.000        ; -0.036     ; 1.777      ;
; -0.826 ; clk_counter[3]  ; clk_counter[7]  ; clk_3125     ; clk_3125    ; 1.000        ; -0.035     ; 1.778      ;
; -0.825 ; clk_counter[2]  ; clk_counter[6]  ; clk_3125     ; clk_3125    ; 1.000        ; -0.036     ; 1.776      ;
; -0.825 ; clk_counter[9]  ; clk_counter[12] ; clk_3125     ; clk_3125    ; 1.000        ; -0.037     ; 1.775      ;
; -0.824 ; clk_counter[8]  ; clk_counter[6]  ; clk_3125     ; clk_3125    ; 1.000        ; -0.036     ; 1.775      ;
; -0.824 ; clk_counter[2]  ; clk_counter[7]  ; clk_3125     ; clk_3125    ; 1.000        ; -0.036     ; 1.775      ;
; -0.824 ; clk_counter[10] ; clk_counter[11] ; clk_3125     ; clk_3125    ; 1.000        ; -0.037     ; 1.774      ;
; -0.824 ; clk_counter[0]  ; clk_counter[11] ; clk_3125     ; clk_3125    ; 1.000        ; -0.037     ; 1.774      ;
; -0.823 ; clk_counter[8]  ; clk_counter[7]  ; clk_3125     ; clk_3125    ; 1.000        ; -0.036     ; 1.774      ;
; -0.822 ; clk_counter[2]  ; clk_counter[2]  ; clk_3125     ; clk_3125    ; 1.000        ; -0.036     ; 1.773      ;
; -0.822 ; clk_counter[8]  ; clk_counter[2]  ; clk_3125     ; clk_3125    ; 1.000        ; -0.036     ; 1.773      ;
; -0.822 ; clk_counter[3]  ; clk_counter[2]  ; clk_3125     ; clk_3125    ; 1.000        ; -0.035     ; 1.774      ;
; -0.822 ; clk_counter[9]  ; clk_counter[11] ; clk_3125     ; clk_3125    ; 1.000        ; -0.037     ; 1.772      ;
; -0.821 ; clk_counter[2]  ; clk_counter[4]  ; clk_3125     ; clk_3125    ; 1.000        ; -0.036     ; 1.772      ;
; -0.821 ; clk_counter[8]  ; clk_counter[4]  ; clk_3125     ; clk_3125    ; 1.000        ; -0.036     ; 1.772      ;
; -0.821 ; clk_counter[2]  ; clk_counter[8]  ; clk_3125     ; clk_3125    ; 1.000        ; -0.036     ; 1.772      ;
; -0.821 ; clk_counter[8]  ; clk_counter[8]  ; clk_3125     ; clk_3125    ; 1.000        ; -0.036     ; 1.772      ;
+--------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_3125'                                                                                   ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node           ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; 0.178 ; data_buffer[2]      ; data_buffer[2]      ; clk_3125     ; clk_3125    ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; data_buffer[1]      ; data_buffer[1]      ; clk_3125     ; clk_3125    ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; data_buffer[7]      ; data_buffer[7]      ; clk_3125     ; clk_3125    ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; data_buffer[5]      ; data_buffer[5]      ; clk_3125     ; clk_3125    ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; data_buffer[4]      ; data_buffer[4]      ; clk_3125     ; clk_3125    ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; data_buffer[6]      ; data_buffer[6]      ; clk_3125     ; clk_3125    ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; data_buffer[3]      ; data_buffer[3]      ; clk_3125     ; clk_3125    ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; state.PARITY_BIT    ; state.PARITY_BIT    ; clk_3125     ; clk_3125    ; 0.000        ; 0.045      ; 0.307      ;
; 0.179 ; parity_bit_received ; parity_bit_received ; clk_3125     ; clk_3125    ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; data_buffer[0]      ; data_buffer[0]      ; clk_3125     ; clk_3125    ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; state.START_BIT     ; state.START_BIT     ; clk_3125     ; clk_3125    ; 0.000        ; 0.044      ; 0.307      ;
; 0.186 ; rx_complete~reg0    ; rx_complete~reg0    ; clk_3125     ; clk_3125    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; clk_counter[0]      ; clk_counter[0]      ; clk_3125     ; clk_3125    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; clk_counter[1]      ; clk_counter[1]      ; clk_3125     ; clk_3125    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; clk_counter[3]      ; clk_counter[3]      ; clk_3125     ; clk_3125    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; clk_counter[9]      ; clk_counter[9]      ; clk_3125     ; clk_3125    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; clk_counter[10]     ; clk_counter[10]     ; clk_3125     ; clk_3125    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; clk_counter[11]     ; clk_counter[11]     ; clk_3125     ; clk_3125    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; clk_counter[12]     ; clk_counter[12]     ; clk_3125     ; clk_3125    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; bit_index[2]        ; bit_index[2]        ; clk_3125     ; clk_3125    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; bit_index[1]        ; bit_index[1]        ; clk_3125     ; clk_3125    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; bit_index[3]        ; bit_index[3]        ; clk_3125     ; clk_3125    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; state.DATA_BITS     ; state.DATA_BITS     ; clk_3125     ; clk_3125    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; state.IDLE          ; state.IDLE          ; clk_3125     ; clk_3125    ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; clk_counter[4]      ; clk_counter[4]      ; clk_3125     ; clk_3125    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; clk_counter[2]      ; clk_counter[2]      ; clk_3125     ; clk_3125    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; clk_counter[8]      ; clk_counter[8]      ; clk_3125     ; clk_3125    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; clk_counter[5]      ; clk_counter[5]      ; clk_3125     ; clk_3125    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; clk_counter[6]      ; clk_counter[6]      ; clk_3125     ; clk_3125    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; clk_counter[7]      ; clk_counter[7]      ; clk_3125     ; clk_3125    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; state.STOP_BIT      ; state.STOP_BIT      ; clk_3125     ; clk_3125    ; 0.000        ; 0.036      ; 0.307      ;
; 0.193 ; bit_index[0]        ; bit_index[0]        ; clk_3125     ; clk_3125    ; 0.000        ; 0.037      ; 0.314      ;
; 0.212 ; bit_index[0]        ; bit_index[2]        ; clk_3125     ; clk_3125    ; 0.000        ; 0.037      ; 0.333      ;
; 0.213 ; bit_index[0]        ; bit_index[1]        ; clk_3125     ; clk_3125    ; 0.000        ; 0.037      ; 0.334      ;
; 0.222 ; state.DATA_BITS     ; bit_index[0]        ; clk_3125     ; clk_3125    ; 0.000        ; 0.037      ; 0.343      ;
; 0.224 ; state.DATA_BITS     ; bit_index[3]        ; clk_3125     ; clk_3125    ; 0.000        ; 0.037      ; 0.345      ;
; 0.310 ; bit_index[1]        ; bit_index[2]        ; clk_3125     ; clk_3125    ; 0.000        ; 0.037      ; 0.431      ;
; 0.310 ; bit_index[2]        ; bit_index[3]        ; clk_3125     ; clk_3125    ; 0.000        ; 0.037      ; 0.431      ;
; 0.321 ; state.DATA_BITS     ; bit_index[1]        ; clk_3125     ; clk_3125    ; 0.000        ; 0.037      ; 0.442      ;
; 0.324 ; state.DATA_BITS     ; bit_index[2]        ; clk_3125     ; clk_3125    ; 0.000        ; 0.037      ; 0.445      ;
; 0.326 ; state.IDLE          ; rx_complete~reg0    ; clk_3125     ; clk_3125    ; 0.000        ; 0.037      ; 0.447      ;
; 0.362 ; bit_index[2]        ; data_buffer[5]      ; clk_3125     ; clk_3125    ; 0.000        ; 0.234      ; 0.680      ;
; 0.366 ; bit_index[2]        ; data_buffer[3]      ; clk_3125     ; clk_3125    ; 0.000        ; 0.234      ; 0.684      ;
; 0.368 ; bit_index[2]        ; data_buffer[6]      ; clk_3125     ; clk_3125    ; 0.000        ; 0.234      ; 0.686      ;
; 0.369 ; bit_index[2]        ; data_buffer[1]      ; clk_3125     ; clk_3125    ; 0.000        ; 0.234      ; 0.687      ;
; 0.369 ; bit_index[2]        ; data_buffer[7]      ; clk_3125     ; clk_3125    ; 0.000        ; 0.234      ; 0.687      ;
; 0.371 ; bit_index[2]        ; data_buffer[2]      ; clk_3125     ; clk_3125    ; 0.000        ; 0.234      ; 0.689      ;
; 0.388 ; state.PARITY_BIT    ; parity_bit_received ; clk_3125     ; clk_3125    ; 0.000        ; 0.047      ; 0.519      ;
; 0.437 ; state.IDLE          ; clk_counter[9]      ; clk_3125     ; clk_3125    ; 0.000        ; 0.034      ; 0.555      ;
; 0.439 ; state.IDLE          ; clk_counter[0]      ; clk_3125     ; clk_3125    ; 0.000        ; 0.034      ; 0.557      ;
; 0.441 ; rx_buffer_1         ; rx_buffer_2         ; clk_3125     ; clk_3125    ; 0.000        ; 0.042      ; 0.567      ;
; 0.443 ; parity_bit_received ; rx_parity~reg0      ; clk_3125     ; clk_3125    ; 0.000        ; 0.047      ; 0.574      ;
; 0.444 ; data_buffer[7]      ; rx_msg[2]~reg0      ; clk_3125     ; clk_3125    ; 0.000        ; 0.048      ; 0.576      ;
; 0.444 ; data_buffer[7]      ; rx_msg[3]~reg0      ; clk_3125     ; clk_3125    ; 0.000        ; 0.048      ; 0.576      ;
; 0.445 ; data_buffer[7]      ; rx_msg[1]~reg0      ; clk_3125     ; clk_3125    ; 0.000        ; 0.048      ; 0.577      ;
; 0.445 ; data_buffer[7]      ; rx_msg[6]~reg0      ; clk_3125     ; clk_3125    ; 0.000        ; 0.048      ; 0.577      ;
; 0.447 ; data_buffer[7]      ; rx_msg[4]~reg0      ; clk_3125     ; clk_3125    ; 0.000        ; 0.048      ; 0.579      ;
; 0.450 ; data_buffer[7]      ; rx_msg[5]~reg0      ; clk_3125     ; clk_3125    ; 0.000        ; 0.048      ; 0.582      ;
; 0.450 ; data_buffer[7]      ; rx_msg[7]~reg0      ; clk_3125     ; clk_3125    ; 0.000        ; 0.048      ; 0.582      ;
; 0.452 ; data_buffer[5]      ; rx_msg[5]~reg0      ; clk_3125     ; clk_3125    ; 0.000        ; 0.048      ; 0.584      ;
; 0.465 ; data_buffer[3]      ; rx_msg[3]~reg0      ; clk_3125     ; clk_3125    ; 0.000        ; 0.048      ; 0.597      ;
; 0.468 ; bit_index[3]        ; data_buffer[4]      ; clk_3125     ; clk_3125    ; 0.000        ; 0.234      ; 0.786      ;
; 0.469 ; bit_index[0]        ; data_buffer[6]      ; clk_3125     ; clk_3125    ; 0.000        ; 0.234      ; 0.787      ;
; 0.470 ; bit_index[0]        ; data_buffer[2]      ; clk_3125     ; clk_3125    ; 0.000        ; 0.234      ; 0.788      ;
; 0.474 ; clk_counter[4]      ; parity_bit_received ; clk_3125     ; clk_3125    ; 0.000        ; 0.235      ; 0.793      ;
; 0.479 ; data_buffer[1]      ; rx_msg[1]~reg0      ; clk_3125     ; clk_3125    ; 0.000        ; 0.048      ; 0.611      ;
; 0.480 ; data_buffer[6]      ; rx_msg[6]~reg0      ; clk_3125     ; clk_3125    ; 0.000        ; 0.048      ; 0.612      ;
; 0.481 ; data_buffer[2]      ; rx_msg[2]~reg0      ; clk_3125     ; clk_3125    ; 0.000        ; 0.048      ; 0.613      ;
; 0.483 ; bit_index[0]        ; data_buffer[7]      ; clk_3125     ; clk_3125    ; 0.000        ; 0.234      ; 0.801      ;
; 0.483 ; bit_index[0]        ; data_buffer[5]      ; clk_3125     ; clk_3125    ; 0.000        ; 0.234      ; 0.801      ;
; 0.484 ; bit_index[0]        ; data_buffer[1]      ; clk_3125     ; clk_3125    ; 0.000        ; 0.234      ; 0.802      ;
; 0.484 ; data_buffer[4]      ; rx_msg[4]~reg0      ; clk_3125     ; clk_3125    ; 0.000        ; 0.048      ; 0.616      ;
; 0.486 ; bit_index[0]        ; data_buffer[3]      ; clk_3125     ; clk_3125    ; 0.000        ; 0.234      ; 0.804      ;
; 0.498 ; data_buffer[7]      ; rx_msg[0]~reg0      ; clk_3125     ; clk_3125    ; 0.000        ; 0.048      ; 0.630      ;
; 0.501 ; state.DATA_BITS     ; data_buffer[0]      ; clk_3125     ; clk_3125    ; 0.000        ; 0.234      ; 0.819      ;
; 0.503 ; state.DATA_BITS     ; data_buffer[4]      ; clk_3125     ; clk_3125    ; 0.000        ; 0.234      ; 0.821      ;
; 0.516 ; clk_counter[1]      ; parity_bit_received ; clk_3125     ; clk_3125    ; 0.000        ; 0.237      ; 0.837      ;
; 0.520 ; clk_counter[8]      ; parity_bit_received ; clk_3125     ; clk_3125    ; 0.000        ; 0.235      ; 0.839      ;
; 0.532 ; data_buffer[0]      ; rx_msg[0]~reg0      ; clk_3125     ; clk_3125    ; 0.000        ; 0.047      ; 0.663      ;
; 0.536 ; data_buffer[3]      ; rx_msg[0]~reg0      ; clk_3125     ; clk_3125    ; 0.000        ; 0.048      ; 0.668      ;
; 0.542 ; data_buffer[3]      ; rx_msg[4]~reg0      ; clk_3125     ; clk_3125    ; 0.000        ; 0.048      ; 0.674      ;
; 0.543 ; bit_index[2]        ; data_buffer[4]      ; clk_3125     ; clk_3125    ; 0.000        ; 0.234      ; 0.861      ;
; 0.543 ; data_buffer[3]      ; rx_msg[1]~reg0      ; clk_3125     ; clk_3125    ; 0.000        ; 0.048      ; 0.675      ;
; 0.544 ; data_buffer[3]      ; rx_msg[6]~reg0      ; clk_3125     ; clk_3125    ; 0.000        ; 0.048      ; 0.676      ;
; 0.556 ; data_buffer[1]      ; rx_msg[2]~reg0      ; clk_3125     ; clk_3125    ; 0.000        ; 0.048      ; 0.688      ;
; 0.557 ; data_buffer[1]      ; rx_msg[7]~reg0      ; clk_3125     ; clk_3125    ; 0.000        ; 0.048      ; 0.689      ;
; 0.557 ; data_buffer[1]      ; rx_msg[5]~reg0      ; clk_3125     ; clk_3125    ; 0.000        ; 0.048      ; 0.689      ;
; 0.561 ; clk_counter[2]      ; parity_bit_received ; clk_3125     ; clk_3125    ; 0.000        ; 0.235      ; 0.880      ;
; 0.564 ; state.IDLE          ; clk_counter[10]     ; clk_3125     ; clk_3125    ; 0.000        ; 0.034      ; 0.682      ;
; 0.564 ; state.IDLE          ; clk_counter[11]     ; clk_3125     ; clk_3125    ; 0.000        ; 0.034      ; 0.682      ;
; 0.565 ; state.IDLE          ; clk_counter[3]      ; clk_3125     ; clk_3125    ; 0.000        ; 0.034      ; 0.683      ;
; 0.565 ; state.IDLE          ; clk_counter[12]     ; clk_3125     ; clk_3125    ; 0.000        ; 0.034      ; 0.683      ;
; 0.568 ; state.IDLE          ; clk_counter[4]      ; clk_3125     ; clk_3125    ; 0.000        ; 0.035      ; 0.687      ;
; 0.568 ; state.IDLE          ; clk_counter[8]      ; clk_3125     ; clk_3125    ; 0.000        ; 0.035      ; 0.687      ;
; 0.568 ; state.IDLE          ; clk_counter[6]      ; clk_3125     ; clk_3125    ; 0.000        ; 0.035      ; 0.687      ;
; 0.568 ; state.IDLE          ; clk_counter[7]      ; clk_3125     ; clk_3125    ; 0.000        ; 0.035      ; 0.687      ;
; 0.569 ; state.IDLE          ; clk_counter[5]      ; clk_3125     ; clk_3125    ; 0.000        ; 0.035      ; 0.688      ;
; 0.573 ; bit_index[0]        ; data_buffer[4]      ; clk_3125     ; clk_3125    ; 0.000        ; 0.234      ; 0.891      ;
; 0.578 ; clk_counter[7]      ; parity_bit_received ; clk_3125     ; clk_3125    ; 0.000        ; 0.235      ; 0.897      ;
; 0.581 ; state.STOP_BIT      ; state.START_BIT     ; clk_3125     ; clk_3125    ; 0.000        ; 0.235      ; 0.900      ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.511  ; 0.178 ; N/A      ; N/A     ; -3.000              ;
;  clk_3125        ; -2.511  ; 0.178 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -83.026 ; 0.0   ; 0.0      ; 0.0     ; -49.143             ;
;  clk_3125        ; -83.026 ; 0.000 ; N/A      ; N/A     ; -49.143             ;
+------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; rx_msg[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_msg[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_msg[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_msg[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_msg[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_msg[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_msg[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_msg[7]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_parity     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_complete   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk_3125                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rx                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; rx_msg[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; rx_msg[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; rx_msg[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; rx_msg[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; rx_msg[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; rx_msg[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.33 V              ; -0.00616 V          ; 0.191 V                              ; 0.099 V                              ; 2.83e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.33 V             ; -0.00616 V         ; 0.191 V                             ; 0.099 V                             ; 2.83e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; rx_msg[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; rx_msg[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; rx_parity     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; rx_complete   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.45e-09 V                   ; 2.38 V              ; -0.0609 V           ; 0.148 V                              ; 0.095 V                              ; 2.82e-10 s                  ; 2.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.45e-09 V                  ; 2.38 V             ; -0.0609 V          ; 0.148 V                             ; 0.095 V                             ; 2.82e-10 s                 ; 2.59e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; rx_msg[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; rx_msg[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; rx_msg[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; rx_msg[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; rx_msg[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; rx_msg[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.33 V              ; -0.00344 V          ; 0.134 V                              ; 0.075 V                              ; 3.33e-09 s                  ; 3.16e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.33 V             ; -0.00344 V         ; 0.134 V                             ; 0.075 V                             ; 3.33e-09 s                 ; 3.16e-09 s                 ; Yes                       ; Yes                       ;
; rx_msg[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; rx_msg[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; rx_parity     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; rx_complete   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.74e-07 V                   ; 2.36 V              ; -0.0201 V           ; 0.072 V                              ; 0.033 V                              ; 4.04e-10 s                  ; 3.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.74e-07 V                  ; 2.36 V             ; -0.0201 V          ; 0.072 V                             ; 0.033 V                             ; 4.04e-10 s                 ; 3.29e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; rx_msg[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; rx_msg[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; rx_msg[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; rx_msg[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; rx_msg[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; rx_msg[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; rx_msg[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; rx_msg[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; rx_parity     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; rx_complete   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk_3125   ; clk_3125 ; 1735     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk_3125   ; clk_3125 ; 1735     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 15    ; 15   ;
; Unconstrained Output Ports      ; 10    ; 10   ;
; Unconstrained Output Port Paths ; 10    ; 10   ;
+---------------------------------+-------+------+


+------------------------------------------+
; Clock Status Summary                     ;
+----------+----------+------+-------------+
; Target   ; Clock    ; Type ; Status      ;
+----------+----------+------+-------------+
; clk_3125 ; clk_3125 ; Base ; Constrained ;
+----------+----------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; rx         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; rx_complete ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_msg[0]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_msg[1]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_msg[2]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_msg[3]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_msg[4]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_msg[5]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_msg[6]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_msg[7]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_parity   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; rx         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; rx_complete ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_msg[0]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_msg[1]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_msg[2]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_msg[3]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_msg[4]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_msg[5]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_msg[6]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_msg[7]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_parity   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition
    Info: Processing started: Tue Nov 19 23:01:33 2024
Info: Command: quartus_sta uart_rx -c uart_rx
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'uart_rx.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk_3125 clk_3125
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.511
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.511             -83.026 clk_3125 
Info (332146): Worst-case hold slack is 0.343
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.343               0.000 clk_3125 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -46.000 clk_3125 
Info (332114): Report Metastability: Found 1 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.163
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.163             -70.177 clk_3125 
Info (332146): Worst-case hold slack is 0.298
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.298               0.000 clk_3125 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -46.000 clk_3125 
Info (332114): Report Metastability: Found 1 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -0.962
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.962             -28.895 clk_3125 
Info (332146): Worst-case hold slack is 0.178
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.178               0.000 clk_3125 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -49.143 clk_3125 
Info (332114): Report Metastability: Found 1 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4762 megabytes
    Info: Processing ended: Tue Nov 19 23:01:35 2024
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


