# RAM&串口实验报告

2017.11.09

计53 王润基 张耀楠 杨跻云

## 实验内容

实现对内存的访问  5.4.3 （1）（2）

实现对串口的访问  5.5.3（3）

最后将两个实验整合成一个实验内容，将数据从串口输入，存储到基本内存，然后存储到扩展内存，最终发送到串口显示。

实现时，每次读都将数据+1，这样最终发回电脑的数据为输入+3

## 实验过程

实现的模块：

* FakeRam：根据书上信号图模拟一个RAM，有20个地址的存储空间，用于测试
* RamProj：仅RAM读写，对应5.4.3(1)(2)。
* UartProj：仅串口读写，对应5.5.3(3)，接收数据后+1发回。
* RamUart：整合RAM和串口，对应最终检查的要求。
* Top：写好了所有的端口，可在上述三个模块间切换测试。

测试模块：

* TestFakeRam：测试模拟的RAM
* TestRamProj：模拟连续按clk，观察波形以测试RamProj

## 遇到的问题

1. RAM部分：由于书上没有明确说明，误以为ram1_enable=0是无效，=1是生效。导致读阶段异常（其实根本也没写进去）。
2. 串口部分：写时，应先设置数据，再置wrn=0。（书上状态图会误导人以为是同时进行）
