Fitter report for PINGMATRONIX
Mon Dec 04 20:50:29 2017
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Routing Usage Summary
 24. LAB Logic Elements
 25. LAB-wide Signals
 26. LAB Signals Sourced
 27. LAB Signals Sourced Out
 28. LAB Distinct Inputs
 29. I/O Rules Summary
 30. I/O Rules Details
 31. I/O Rules Matrix
 32. Fitter Device Options
 33. Operating Settings and Conditions
 34. Fitter Messages
 35. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------+
; Fitter Summary                                                                  ;
+------------------------------------+--------------------------------------------+
; Fitter Status                      ; Successful - Mon Dec 04 20:50:28 2017      ;
; Quartus II 64-Bit Version          ; 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name                      ; PINGMATRONIX                               ;
; Top-level Entity Name              ; control                                    ;
; Family                             ; Cyclone III                                ;
; Device                             ; EP3C16F484C6                               ;
; Timing Models                      ; Final                                      ;
; Total logic elements               ; 1,381 / 15,408 ( 9 % )                     ;
;     Total combinational functions  ; 1,374 / 15,408 ( 9 % )                     ;
;     Dedicated logic registers      ; 316 / 15,408 ( 2 % )                       ;
; Total registers                    ; 316                                        ;
; Total pins                         ; 47 / 347 ( 14 % )                          ;
; Total virtual pins                 ; 0                                          ;
; Total memory bits                  ; 0 / 516,096 ( 0 % )                        ;
; Embedded Multiplier 9-bit elements ; 0 / 112 ( 0 % )                            ;
; Total PLLs                         ; 0 / 4 ( 0 % )                              ;
+------------------------------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP3C16F484C6                          ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; RAM Bit Reservation (Cyclone III)                                          ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.17        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  16.7%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


+------------------------------------------------------------+
; I/O Assignment Warnings                                    ;
+---------------------+--------------------------------------+
; Pin Name            ; Reason                               ;
+---------------------+--------------------------------------+
; output_debug1[0][6] ; Missing drive strength and slew rate ;
; output_debug1[0][5] ; Missing drive strength and slew rate ;
; output_debug1[0][4] ; Missing drive strength and slew rate ;
; output_debug1[0][3] ; Missing drive strength and slew rate ;
; output_debug1[0][2] ; Missing drive strength and slew rate ;
; output_debug1[0][1] ; Missing drive strength and slew rate ;
; output_debug1[0][0] ; Missing drive strength and slew rate ;
; output_debug1[1][6] ; Missing drive strength and slew rate ;
; output_debug1[1][5] ; Missing drive strength and slew rate ;
; output_debug1[1][4] ; Missing drive strength and slew rate ;
; output_debug1[1][3] ; Missing drive strength and slew rate ;
; output_debug1[1][2] ; Missing drive strength and slew rate ;
; output_debug1[1][1] ; Missing drive strength and slew rate ;
; output_debug1[1][0] ; Missing drive strength and slew rate ;
; output_debug2[0][6] ; Missing drive strength and slew rate ;
; output_debug2[0][5] ; Missing drive strength and slew rate ;
; output_debug2[0][4] ; Missing drive strength and slew rate ;
; output_debug2[0][3] ; Missing drive strength and slew rate ;
; output_debug2[0][2] ; Missing drive strength and slew rate ;
; output_debug2[0][1] ; Missing drive strength and slew rate ;
; output_debug2[0][0] ; Missing drive strength and slew rate ;
; output_debug2[1][6] ; Missing drive strength and slew rate ;
; output_debug2[1][5] ; Missing drive strength and slew rate ;
; output_debug2[1][4] ; Missing drive strength and slew rate ;
; output_debug2[1][3] ; Missing drive strength and slew rate ;
; output_debug2[1][2] ; Missing drive strength and slew rate ;
; output_debug2[1][1] ; Missing drive strength and slew rate ;
; output_debug2[1][0] ; Missing drive strength and slew rate ;
; red[0]              ; Missing drive strength and slew rate ;
; red[1]              ; Missing drive strength and slew rate ;
; red[2]              ; Missing drive strength and slew rate ;
; red[3]              ; Missing drive strength and slew rate ;
; green[0]            ; Missing drive strength and slew rate ;
; green[1]            ; Missing drive strength and slew rate ;
; green[2]            ; Missing drive strength and slew rate ;
; green[3]            ; Missing drive strength and slew rate ;
; blue[0]             ; Missing drive strength and slew rate ;
; blue[1]             ; Missing drive strength and slew rate ;
; blue[2]             ; Missing drive strength and slew rate ;
; blue[3]             ; Missing drive strength and slew rate ;
; Hsync               ; Missing drive strength and slew rate ;
; Vsync               ; Missing drive strength and slew rate ;
+---------------------+--------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 1796 ) ; 0.00 % ( 0 / 1796 )        ; 0.00 % ( 0 / 1796 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 1796 ) ; 0.00 % ( 0 / 1796 )        ; 0.00 % ( 0 / 1796 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 1786 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 10 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/paulo/Documents/MEGA/UTFPR/8 Periodo/Logica reconfiguravel/projeto_final/PINGMATRONIX.pin.


+----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                        ;
+---------------------------------------------+------------------------+
; Resource                                    ; Usage                  ;
+---------------------------------------------+------------------------+
; Total logic elements                        ; 1,381 / 15,408 ( 9 % ) ;
;     -- Combinational with no register       ; 1065                   ;
;     -- Register only                        ; 7                      ;
;     -- Combinational with a register        ; 309                    ;
;                                             ;                        ;
; Logic element usage by number of LUT inputs ;                        ;
;     -- 4 input functions                    ; 347                    ;
;     -- 3 input functions                    ; 323                    ;
;     -- <=2 input functions                  ; 704                    ;
;     -- Register only                        ; 7                      ;
;                                             ;                        ;
; Logic elements by mode                      ;                        ;
;     -- normal mode                          ; 850                    ;
;     -- arithmetic mode                      ; 524                    ;
;                                             ;                        ;
; Total registers*                            ; 316 / 17,068 ( 2 % )   ;
;     -- Dedicated logic registers            ; 316 / 15,408 ( 2 % )   ;
;     -- I/O registers                        ; 0 / 1,660 ( 0 % )      ;
;                                             ;                        ;
; Total LABs:  partially or completely used   ; 106 / 963 ( 11 % )     ;
; Virtual pins                                ; 0                      ;
; I/O pins                                    ; 47 / 347 ( 14 % )      ;
;     -- Clock pins                           ; 1 / 8 ( 13 % )         ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )          ;
;                                             ;                        ;
; Global signals                              ; 1                      ;
; M9Ks                                        ; 0 / 56 ( 0 % )         ;
; Total block memory bits                     ; 0 / 516,096 ( 0 % )    ;
; Total block memory implementation bits      ; 0 / 516,096 ( 0 % )    ;
; Embedded Multiplier 9-bit elements          ; 0 / 112 ( 0 % )        ;
; PLLs                                        ; 0 / 4 ( 0 % )          ;
; Global clocks                               ; 1 / 20 ( 5 % )         ;
; JTAGs                                       ; 0 / 1 ( 0 % )          ;
; CRC blocks                                  ; 0 / 1 ( 0 % )          ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )          ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )          ;
; Average interconnect usage (total/H/V)      ; 1% / 1% / 1%           ;
; Peak interconnect usage (total/H/V)         ; 7% / 7% / 8%           ;
; Maximum fan-out                             ; 316                    ;
; Highest non-global fan-out                  ; 34                     ;
; Total fan-out                               ; 4486                   ;
; Average fan-out                             ; 2.49                   ;
+---------------------------------------------+------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                         ;
+---------------------------------------------+----------------------+--------------------------------+
; Statistic                                   ; Top                  ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                            ;
;                                             ;                      ;                                ;
; Total logic elements                        ; 1381 / 15408 ( 9 % ) ; 0 / 15408 ( 0 % )              ;
;     -- Combinational with no register       ; 1065                 ; 0                              ;
;     -- Register only                        ; 7                    ; 0                              ;
;     -- Combinational with a register        ; 309                  ; 0                              ;
;                                             ;                      ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                                ;
;     -- 4 input functions                    ; 347                  ; 0                              ;
;     -- 3 input functions                    ; 323                  ; 0                              ;
;     -- <=2 input functions                  ; 704                  ; 0                              ;
;     -- Register only                        ; 7                    ; 0                              ;
;                                             ;                      ;                                ;
; Logic elements by mode                      ;                      ;                                ;
;     -- normal mode                          ; 850                  ; 0                              ;
;     -- arithmetic mode                      ; 524                  ; 0                              ;
;                                             ;                      ;                                ;
; Total registers                             ; 316                  ; 0                              ;
;     -- Dedicated logic registers            ; 316 / 15408 ( 2 % )  ; 0 / 15408 ( 0 % )              ;
;     -- I/O registers                        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Total LABs:  partially or completely used   ; 106 / 963 ( 11 % )   ; 0 / 963 ( 0 % )                ;
;                                             ;                      ;                                ;
; Virtual pins                                ; 0                    ; 0                              ;
; I/O pins                                    ; 47                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 112 ( 0 % )      ; 0 / 112 ( 0 % )                ;
; Total memory bits                           ; 0                    ; 0                              ;
; Total RAM block bits                        ; 0                    ; 0                              ;
; Clock control block                         ; 1 / 24 ( 4 % )       ; 0 / 24 ( 0 % )                 ;
;                                             ;                      ;                                ;
; Connections                                 ;                      ;                                ;
;     -- Input Connections                    ; 0                    ; 0                              ;
;     -- Registered Input Connections         ; 0                    ; 0                              ;
;     -- Output Connections                   ; 0                    ; 0                              ;
;     -- Registered Output Connections        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Internal Connections                        ;                      ;                                ;
;     -- Total Connections                    ; 4481                 ; 5                              ;
;     -- Registered Connections               ; 1066                 ; 0                              ;
;                                             ;                      ;                                ;
; External Connections                        ;                      ;                                ;
;     -- Top                                  ; 0                    ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Partition Interface                         ;                      ;                                ;
;     -- Input Ports                          ; 5                    ; 0                              ;
;     -- Output Ports                         ; 42                   ; 0                              ;
;     -- Bidir Ports                          ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Registered Ports                            ;                      ;                                ;
;     -- Registered Input Ports               ; 0                    ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Port Connectivity                           ;                      ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 0                              ;
+---------------------------------------------+----------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                             ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name              ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; clk               ; G21   ; 6        ; 41           ; 15           ; 0            ; 316                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; in_desce_raquete1 ; H2    ; 1        ; 0            ; 21           ; 7            ; 24                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; in_missil1        ; F1    ; 1        ; 0            ; 23           ; 0            ; 23                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; in_sobe_raquete1  ; G3    ; 1        ; 0            ; 23           ; 14           ; 23                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; missil2           ; J6    ; 1        ; 0            ; 24           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name                ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Hsync               ; L21   ; 6        ; 41           ; 18           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Vsync               ; L22   ; 6        ; 41           ; 18           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; blue[0]             ; J18   ; 6        ; 41           ; 21           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; blue[1]             ; K21   ; 6        ; 41           ; 19           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; blue[2]             ; J22   ; 6        ; 41           ; 19           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; blue[3]             ; K18   ; 6        ; 41           ; 21           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; green[0]            ; H22   ; 6        ; 41           ; 20           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; green[1]            ; J17   ; 6        ; 41           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; green[2]            ; K17   ; 6        ; 41           ; 21           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; green[3]            ; J21   ; 6        ; 41           ; 20           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; output_debug1[0][0] ; D15   ; 7        ; 32           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; output_debug1[0][1] ; A16   ; 7        ; 30           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; output_debug1[0][2] ; B16   ; 7        ; 28           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; output_debug1[0][3] ; E15   ; 7        ; 30           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; output_debug1[0][4] ; A17   ; 7        ; 30           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; output_debug1[0][5] ; B17   ; 7        ; 30           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; output_debug1[0][6] ; F14   ; 7        ; 37           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; output_debug1[1][0] ; B18   ; 7        ; 32           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; output_debug1[1][1] ; F15   ; 7        ; 39           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; output_debug1[1][2] ; A19   ; 7        ; 32           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; output_debug1[1][3] ; B19   ; 7        ; 32           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; output_debug1[1][4] ; C19   ; 7        ; 37           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; output_debug1[1][5] ; D19   ; 7        ; 37           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; output_debug1[1][6] ; G15   ; 7        ; 39           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; output_debug2[0][0] ; E11   ; 7        ; 21           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; output_debug2[0][1] ; F11   ; 7        ; 21           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; output_debug2[0][2] ; H12   ; 7        ; 26           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; output_debug2[0][3] ; H13   ; 7        ; 28           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; output_debug2[0][4] ; G12   ; 7        ; 26           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; output_debug2[0][5] ; F12   ; 7        ; 28           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; output_debug2[0][6] ; F13   ; 7        ; 26           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; output_debug2[1][0] ; A13   ; 7        ; 21           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; output_debug2[1][1] ; B13   ; 7        ; 21           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; output_debug2[1][2] ; C13   ; 7        ; 23           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; output_debug2[1][3] ; A14   ; 7        ; 23           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; output_debug2[1][4] ; B14   ; 7        ; 23           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; output_debug2[1][5] ; E14   ; 7        ; 28           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; output_debug2[1][6] ; A15   ; 7        ; 26           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; red[0]              ; H19   ; 6        ; 41           ; 23           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; red[1]              ; H17   ; 6        ; 41           ; 25           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; red[2]              ; H20   ; 6        ; 41           ; 22           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; red[3]              ; H21   ; 6        ; 41           ; 21           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+---------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                    ;
+----------+----------------------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                               ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+----------------------------------------+--------------------------+-------------------------+---------------------------+
; D1       ; DIFFIO_L4n, DATA1, ASDO                ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; E2       ; DIFFIO_L6p, FLASH_nCE, nCSO            ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; K6       ; nSTATUS                                ; -                        ; -                       ; Dedicated Programming Pin ;
; K2       ; DCLK                                   ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; K1       ; DATA0                                  ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; K5       ; nCONFIG                                ; -                        ; -                       ; Dedicated Programming Pin ;
; L3       ; nCE                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; M18      ; CONF_DONE                              ; -                        ; -                       ; Dedicated Programming Pin ;
; M17      ; MSEL0                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; L18      ; MSEL1                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; L17      ; MSEL2                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; K20      ; MSEL3                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; L22      ; DIFFIO_R17n, INIT_DONE                 ; Use as regular IO        ; Vsync                   ; Dual Purpose Pin          ;
; L21      ; DIFFIO_R17p, CRC_ERROR                 ; Use as regular IO        ; Hsync                   ; Dual Purpose Pin          ;
; K22      ; DIFFIO_R16n, nCEO                      ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; K21      ; DIFFIO_R16p, CLKUSR                    ; Use as regular IO        ; blue[1]                 ; Dual Purpose Pin          ;
; B18      ; DIFFIO_T27p, PADD0                     ; Use as regular IO        ; output_debug1[1][0]     ; Dual Purpose Pin          ;
; A17      ; DIFFIO_T25n, PADD1                     ; Use as regular IO        ; output_debug1[0][4]     ; Dual Purpose Pin          ;
; B17      ; DIFFIO_T25p, PADD2                     ; Use as regular IO        ; output_debug1[0][5]     ; Dual Purpose Pin          ;
; E14      ; DIFFIO_T23n, PADD3                     ; Use as regular IO        ; output_debug2[1][5]     ; Dual Purpose Pin          ;
; F13      ; DIFFIO_T21p, PADD4, DQS2T/CQ3T,DPCLK8  ; Use as regular IO        ; output_debug2[0][6]     ; Dual Purpose Pin          ;
; A15      ; DIFFIO_T20n, PADD5                     ; Use as regular IO        ; output_debug2[1][6]     ; Dual Purpose Pin          ;
; C13      ; DIFFIO_T19n, PADD7                     ; Use as regular IO        ; output_debug2[1][2]     ; Dual Purpose Pin          ;
; A14      ; DIFFIO_T18n, PADD9                     ; Use as regular IO        ; output_debug2[1][3]     ; Dual Purpose Pin          ;
; B14      ; DIFFIO_T18p, PADD10                    ; Use as regular IO        ; output_debug2[1][4]     ; Dual Purpose Pin          ;
; A13      ; DIFFIO_T17n, PADD11                    ; Use as regular IO        ; output_debug2[1][0]     ; Dual Purpose Pin          ;
; B13      ; DIFFIO_T17p, PADD12, DQS4T/CQ5T,DPCLK9 ; Use as regular IO        ; output_debug2[1][1]     ; Dual Purpose Pin          ;
; E11      ; DIFFIO_T16n, PADD13                    ; Use as regular IO        ; output_debug2[0][0]     ; Dual Purpose Pin          ;
; F11      ; DIFFIO_T16p, PADD14                    ; Use as regular IO        ; output_debug2[0][1]     ; Dual Purpose Pin          ;
+----------+----------------------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 8 / 33 ( 24 % )  ; 2.5V          ; --           ;
; 2        ; 0 / 48 ( 0 % )   ; 2.5V          ; --           ;
; 3        ; 0 / 46 ( 0 % )   ; 2.5V          ; --           ;
; 4        ; 0 / 41 ( 0 % )   ; 2.5V          ; --           ;
; 5        ; 0 / 46 ( 0 % )   ; 2.5V          ; --           ;
; 6        ; 16 / 43 ( 37 % ) ; 2.5V          ; --           ;
; 7        ; 28 / 47 ( 60 % ) ; 2.5V          ; --           ;
; 8        ; 0 / 43 ( 0 % )   ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A3       ; 354        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 350        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 345        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 336        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 334        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 332        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ; 328        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A10      ; 326        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 321        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A12      ; 319        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A13      ; 314        ; 7        ; output_debug2[1][0]                                       ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A14      ; 312        ; 7        ; output_debug2[1][3]                                       ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A15      ; 307        ; 7        ; output_debug2[1][6]                                       ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A16      ; 298        ; 7        ; output_debug1[0][1]                                       ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A17      ; 296        ; 7        ; output_debug1[0][4]                                       ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A18      ; 291        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A19      ; 290        ; 7        ; output_debug1[1][2]                                       ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A20      ; 284        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A21      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 76         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA2      ; 75         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA3      ; 102        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA4      ; 106        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA5      ; 108        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA6      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA7      ; 115        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA8      ; 123        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA9      ; 126        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA10     ; 132        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ; 134        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA12     ; 136        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA13     ; 138        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA14     ; 140        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA15     ; 145        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA16     ; 149        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA17     ; 151        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA18     ; 163        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA19     ; 164        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA20     ; 169        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA21     ; 179        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA22     ; 178        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB1      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB3      ; 103        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB4      ; 107        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB5      ; 109        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB6      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB7      ; 116        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB8      ; 124        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB9      ; 127        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB10     ; 133        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB11     ; 135        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB12     ; 137        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB13     ; 139        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB14     ; 141        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 146        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB16     ; 150        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB17     ; 152        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB18     ; 162        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ; 165        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB20     ; 170        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB21     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B2       ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B3       ; 355        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 351        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 346        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ; 337        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 335        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 333        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ; 329        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B10      ; 327        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 322        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B12      ; 320        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B13      ; 315        ; 7        ; output_debug2[1][1]                                       ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B14      ; 313        ; 7        ; output_debug2[1][4]                                       ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B15      ; 308        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B16      ; 299        ; 7        ; output_debug1[0][2]                                       ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B17      ; 297        ; 7        ; output_debug1[0][5]                                       ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B18      ; 292        ; 7        ; output_debug1[1][0]                                       ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B19      ; 289        ; 7        ; output_debug1[1][3]                                       ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B20      ; 285        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B21      ; 269        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B22      ; 268        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 7          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C2       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 358        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 359        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 349        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 340        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 339        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C10      ; 330        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ; 309        ; 7        ; output_debug2[1][2]                                       ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 300        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C17      ; 286        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ; 282        ; 7        ; output_debug1[1][4]                                       ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C20      ; 270        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C21      ; 267        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C22      ; 266        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 9          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; D2       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D5       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D6       ; 356        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D10      ; 324        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D11      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D12      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D13      ; 310        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D14      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D15      ; 293        ; 7        ; output_debug1[0][0]                                       ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D17      ; 281        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D18      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D19      ; 283        ; 7        ; output_debug1[1][5]                                       ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D20      ; 271        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D21      ; 261        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D22      ; 260        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E2       ; 13         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; E3       ; 5          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E4       ; 4          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E5       ; 363        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E6       ; 362        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ; 357        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E9       ; 338        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E10      ; 325        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 317        ; 7        ; output_debug2[0][0]                                       ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E12      ; 316        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E13      ; 311        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E14      ; 301        ; 7        ; output_debug2[1][5]                                       ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E15      ; 294        ; 7        ; output_debug1[0][3]                                       ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E16      ; 275        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E17      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E18      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E21      ; 256        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E22      ; 255        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 16         ; 1        ; in_missil1                                                ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F2       ; 15         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F5       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F7       ; 360        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 352        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ; 347        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F10      ; 348        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F11      ; 318        ; 7        ; output_debug2[0][1]                                       ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F12      ; 302        ; 7        ; output_debug2[0][5]                                       ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F13      ; 306        ; 7        ; output_debug2[0][6]                                       ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F14      ; 279        ; 7        ; output_debug1[0][6]                                       ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F15      ; 276        ; 7        ; output_debug1[1][1]                                       ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F16      ; 274        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F17      ; 272        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F18      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F19      ; 263        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F20      ; 262        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F21      ; 251        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F22      ; 250        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 39         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G2       ; 38         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G3       ; 18         ; 1        ; in_sobe_raquete1                                          ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G4       ; 17         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G5       ; 3          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G7       ; 361        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G8       ; 353        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G9       ; 342        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G10      ; 341        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G11      ; 331        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G12      ; 305        ; 7        ; output_debug2[0][4]                                       ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G13      ; 295        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G14      ; 280        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G15      ; 278        ; 7        ; output_debug1[1][6]                                       ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G16      ; 277        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G17      ; 273        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G18      ; 264        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 226        ; 6        ; clk                                                       ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G22      ; 225        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H1       ; 26         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H2       ; 25         ; 1        ; in_desce_raquete1                                         ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H5       ; 0          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H6       ; 11         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H7       ; 10         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ; 344        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H10      ; 343        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H11      ; 323        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H12      ; 304        ; 7        ; output_debug2[0][2]                                       ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H13      ; 303        ; 7        ; output_debug2[0][3]                                       ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H14      ; 288        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ; 287        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H16      ; 259        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H17      ; 265        ; 6        ; red[1]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H18      ; 257        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H19      ; 254        ; 6        ; red[0]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H20      ; 253        ; 6        ; red[2]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H21      ; 246        ; 6        ; red[3]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H22      ; 245        ; 6        ; green[0]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J1       ; 29         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ; 28         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J3       ; 27         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J4       ; 24         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ; 12         ; 1        ; missil2                                                   ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J7       ; 22         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J15      ; 238        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J16      ; 243        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J17      ; 258        ; 6        ; green[1]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J18      ; 249        ; 6        ; blue[0]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J20      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J21      ; 242        ; 6        ; green[3]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J22      ; 241        ; 6        ; blue[2]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K1       ; 31         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; K2       ; 30         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; K3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K5       ; 32         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K6       ; 19         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ; 23         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K8       ; 21         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ; 236        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ; 244        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K17      ; 247        ; 6        ; green[2]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K18      ; 248        ; 6        ; blue[3]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K19      ; 237        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K20      ; 231        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 240        ; 6        ; blue[1]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K22      ; 239        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L1       ; 35         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L2       ; 34         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L3       ; 37         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L4       ; 36         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; L5       ; 33         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 42         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L7       ; 50         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L8       ; 20         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ; 233        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ; 232        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L17      ; 230        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 229        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L21      ; 235        ; 6        ; Hsync                                                     ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L22      ; 234        ; 6        ; Vsync                                                     ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M1       ; 45         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 44         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M3       ; 47         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 46         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M5       ; 51         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M6       ; 43         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M7       ; 65         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M8       ; 66         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ; 195        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M16      ; 222        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M17      ; 228        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ; 227        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ; 221        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M20      ; 220        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M21      ; 219        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M22      ; 218        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ; 49         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 48         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N5       ; 56         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N6       ; 64         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N7       ; 73         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N8       ; 67         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ; 189        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 196        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ; 205        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N17      ; 214        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N18      ; 215        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N19      ; 213        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N20      ; 212        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N21      ; 217        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N22      ; 216        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 53         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 52         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 58         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P4       ; 57         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P5       ; 63         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P6       ; 79         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P7       ; 74         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P8       ; 86         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ; 180        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P15      ; 192        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ; 193        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P17      ; 197        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P18      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 208        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P21      ; 211        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P22      ; 210        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ; 55         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ; 54         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R5       ; 80         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R6       ; 83         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R7       ; 84         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R8       ; 87         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R9       ; 88         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R10      ; 90         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 97         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 98         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 153        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 175        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R15      ; 176        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R16      ; 172        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R17      ; 194        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R18      ; 203        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R19      ; 204        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R20      ; 200        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R21      ; 207        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R22      ; 206        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ; 41         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T2       ; 40         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T3       ; 72         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T4       ; 81         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T5       ; 82         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T6       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T7       ; 85         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T8       ; 89         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T9       ; 91         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T10      ; 121        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T11      ; 125        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T12      ; 148        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T14      ; 160        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T15      ; 161        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T16      ; 171        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T17      ; 181        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T18      ; 182        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 224        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T22      ; 223        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U1       ; 60         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U2       ; 59         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U7       ; 94         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U8       ; 95         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U9       ; 112        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U10      ; 122        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U11      ; 128        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U12      ; 147        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U13      ; 156        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U14      ; 174        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U15      ; 173        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U18      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U19      ; 188        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U20      ; 187        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U21      ; 202        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U22      ; 201        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V1       ; 62         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V2       ; 61         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V3       ; 78         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V4       ; 77         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V5       ; 93         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V6       ; 92         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V7       ; 105        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V8       ; 113        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V9       ; 119        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V10      ; 120        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V11      ; 129        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V12      ; 142        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V13      ; 154        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V14      ; 157        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V15      ; 158        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V16      ; 168        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V17      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 199        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V22      ; 198        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 69         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W2       ; 68         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W5       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W6       ; 104        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W7       ; 110        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W8       ; 114        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W9       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W10      ; 130        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W11      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W12      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W13      ; 143        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W14      ; 155        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; W15      ; 159        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W17      ; 166        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W18      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W19      ; 184        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W20      ; 183        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W21      ; 191        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W22      ; 190        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y1       ; 71         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y2       ; 70         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y3       ; 99         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y4       ; 96         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y6       ; 101        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y7       ; 111        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y8       ; 117        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 131        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y13      ; 144        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y17      ; 167        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y21      ; 186        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y22      ; 185        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                       ; Library Name ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------+--------------+
; |control                                  ; 1381 (654)  ; 316 (199)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 47   ; 0            ; 1065 (455)   ; 7 (4)             ; 309 (195)        ; |control                                                                                                                  ; work         ;
;    |ScreenRender:VGA|                     ; 348 (115)   ; 42 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 306 (115)    ; 0 (0)             ; 42 (0)           ; |control|ScreenRender:VGA                                                                                                 ; work         ;
;       |lpm_divide:Div0|                   ; 82 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 82 (0)       ; 0 (0)             ; 0 (0)            ; |control|ScreenRender:VGA|lpm_divide:Div0                                                                                 ; work         ;
;          |lpm_divide_jhm:auto_generated|  ; 82 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 82 (0)       ; 0 (0)             ; 0 (0)            ; |control|ScreenRender:VGA|lpm_divide:Div0|lpm_divide_jhm:auto_generated                                                   ; work         ;
;             |sign_div_unsign_klh:divider| ; 82 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 82 (0)       ; 0 (0)             ; 0 (0)            ; |control|ScreenRender:VGA|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider                       ; work         ;
;                |alt_u_div_j5f:divider|    ; 82 (82)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 82 (82)      ; 0 (0)             ; 0 (0)            ; |control|ScreenRender:VGA|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider ; work         ;
;       |lpm_divide:Div1|                   ; 82 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 82 (0)       ; 0 (0)             ; 0 (0)            ; |control|ScreenRender:VGA|lpm_divide:Div1                                                                                 ; work         ;
;          |lpm_divide_jhm:auto_generated|  ; 82 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 82 (0)       ; 0 (0)             ; 0 (0)            ; |control|ScreenRender:VGA|lpm_divide:Div1|lpm_divide_jhm:auto_generated                                                   ; work         ;
;             |sign_div_unsign_klh:divider| ; 82 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 82 (0)       ; 0 (0)             ; 0 (0)            ; |control|ScreenRender:VGA|lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider                       ; work         ;
;                |alt_u_div_j5f:divider|    ; 82 (82)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 82 (82)      ; 0 (0)             ; 0 (0)            ; |control|ScreenRender:VGA|lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider ; work         ;
;       |sync_mod:vga_sync|                 ; 69 (69)     ; 42 (42)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (27)      ; 0 (0)             ; 42 (42)          ; |control|ScreenRender:VGA|sync_mod:vga_sync                                                                               ; work         ;
;    |debounce:DB1|                         ; 53 (53)     ; 25 (25)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (28)      ; 1 (1)             ; 24 (24)          ; |control|debounce:DB1                                                                                                     ; work         ;
;    |debounce:DB2|                         ; 53 (53)     ; 25 (25)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (28)      ; 1 (1)             ; 24 (24)          ; |control|debounce:DB2                                                                                                     ; work         ;
;    |debounce:DB3|                         ; 53 (53)     ; 25 (25)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (28)      ; 1 (1)             ; 24 (24)          ; |control|debounce:DB3                                                                                                     ; work         ;
;    |lpm_divide:Div1|                      ; 43 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (0)       ; 0 (0)             ; 0 (0)            ; |control|lpm_divide:Div1                                                                                                  ; work         ;
;       |lpm_divide_9gm:auto_generated|     ; 43 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (0)       ; 0 (0)             ; 0 (0)            ; |control|lpm_divide:Div1|lpm_divide_9gm:auto_generated                                                                    ; work         ;
;          |sign_div_unsign_akh:divider|    ; 43 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (0)       ; 0 (0)             ; 0 (0)            ; |control|lpm_divide:Div1|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider                                        ; work         ;
;             |alt_u_div_v2f:divider|       ; 43 (43)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (43)      ; 0 (0)             ; 0 (0)            ; |control|lpm_divide:Div1|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider                  ; work         ;
;    |lpm_divide:Div3|                      ; 43 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (0)       ; 0 (0)             ; 0 (0)            ; |control|lpm_divide:Div3                                                                                                  ; work         ;
;       |lpm_divide_9gm:auto_generated|     ; 43 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (0)       ; 0 (0)             ; 0 (0)            ; |control|lpm_divide:Div3|lpm_divide_9gm:auto_generated                                                                    ; work         ;
;          |sign_div_unsign_akh:divider|    ; 43 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (0)       ; 0 (0)             ; 0 (0)            ; |control|lpm_divide:Div3|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider                                        ; work         ;
;             |alt_u_div_v2f:divider|       ; 43 (43)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (43)      ; 0 (0)             ; 0 (0)            ; |control|lpm_divide:Div3|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider                  ; work         ;
;    |lpm_divide:Mod0|                      ; 55 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 55 (0)       ; 0 (0)             ; 0 (0)            ; |control|lpm_divide:Mod0                                                                                                  ; work         ;
;       |lpm_divide_f8m:auto_generated|     ; 55 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 55 (0)       ; 0 (0)             ; 0 (0)            ; |control|lpm_divide:Mod0|lpm_divide_f8m:auto_generated                                                                    ; work         ;
;          |sign_div_unsign_dkh:divider|    ; 55 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 55 (0)       ; 0 (0)             ; 0 (0)            ; |control|lpm_divide:Mod0|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider                                        ; work         ;
;             |alt_u_div_53f:divider|       ; 55 (55)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 55 (55)      ; 0 (0)             ; 0 (0)            ; |control|lpm_divide:Mod0|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider                  ; work         ;
;    |lpm_divide:Mod1|                      ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; |control|lpm_divide:Mod1                                                                                                  ; work         ;
;       |lpm_divide_f8m:auto_generated|     ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; |control|lpm_divide:Mod1|lpm_divide_f8m:auto_generated                                                                    ; work         ;
;          |sign_div_unsign_dkh:divider|    ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; |control|lpm_divide:Mod1|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider                                        ; work         ;
;             |alt_u_div_53f:divider|       ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; |control|lpm_divide:Mod1|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider                  ; work         ;
;    |lpm_divide:Mod2|                      ; 55 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 55 (0)       ; 0 (0)             ; 0 (0)            ; |control|lpm_divide:Mod2                                                                                                  ; work         ;
;       |lpm_divide_f8m:auto_generated|     ; 55 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 55 (0)       ; 0 (0)             ; 0 (0)            ; |control|lpm_divide:Mod2|lpm_divide_f8m:auto_generated                                                                    ; work         ;
;          |sign_div_unsign_dkh:divider|    ; 55 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 55 (0)       ; 0 (0)             ; 0 (0)            ; |control|lpm_divide:Mod2|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider                                        ; work         ;
;             |alt_u_div_53f:divider|       ; 55 (55)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 55 (55)      ; 0 (0)             ; 0 (0)            ; |control|lpm_divide:Mod2|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider                  ; work         ;
;    |lpm_divide:Mod3|                      ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; |control|lpm_divide:Mod3                                                                                                  ; work         ;
;       |lpm_divide_f8m:auto_generated|     ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; |control|lpm_divide:Mod3|lpm_divide_f8m:auto_generated                                                                    ; work         ;
;          |sign_div_unsign_dkh:divider|    ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; |control|lpm_divide:Mod3|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider                                        ; work         ;
;             |alt_u_div_53f:divider|       ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; |control|lpm_divide:Mod3|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider                  ; work         ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                 ;
+---------------------+----------+---------------+---------------+-----------------------+-----+------+
; Name                ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+---------------------+----------+---------------+---------------+-----------------------+-----+------+
; output_debug1[0][6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; output_debug1[0][5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; output_debug1[0][4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; output_debug1[0][3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; output_debug1[0][2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; output_debug1[0][1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; output_debug1[0][0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; output_debug1[1][6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; output_debug1[1][5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; output_debug1[1][4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; output_debug1[1][3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; output_debug1[1][2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; output_debug1[1][1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; output_debug1[1][0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; output_debug2[0][6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; output_debug2[0][5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; output_debug2[0][4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; output_debug2[0][3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; output_debug2[0][2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; output_debug2[0][1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; output_debug2[0][0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; output_debug2[1][6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; output_debug2[1][5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; output_debug2[1][4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; output_debug2[1][3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; output_debug2[1][2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; output_debug2[1][1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; output_debug2[1][0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; red[0]              ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; red[1]              ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; red[2]              ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; red[3]              ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; green[0]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; green[1]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; green[2]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; green[3]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; blue[0]             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; blue[1]             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; blue[2]             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; blue[3]             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Hsync               ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Vsync               ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; clk                 ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; missil2             ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; in_sobe_raquete1    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; in_desce_raquete1   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; in_missil1          ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
+---------------------+----------+---------------+---------------+-----------------------+-----+------+


+----------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                 ;
+----------------------------------+-------------------+---------+
; Source Pin / Fanout              ; Pad To Core Index ; Setting ;
+----------------------------------+-------------------+---------+
; clk                              ;                   ;         ;
; missil2                          ;                   ;         ;
;      - process_2~17              ; 1                 ; 6       ;
; in_sobe_raquete1                 ;                   ;         ;
;      - debounce:DB1|aux_output~0 ; 0                 ; 6       ;
;      - debounce:DB1|aux_output~8 ; 0                 ; 6       ;
;      - debounce:DB1|counter~0    ; 0                 ; 6       ;
;      - debounce:DB1|counter~1    ; 0                 ; 6       ;
;      - debounce:DB1|counter~2    ; 0                 ; 6       ;
;      - debounce:DB1|counter~3    ; 0                 ; 6       ;
;      - debounce:DB1|counter~4    ; 0                 ; 6       ;
;      - debounce:DB1|counter~5    ; 0                 ; 6       ;
;      - debounce:DB1|counter~6    ; 0                 ; 6       ;
;      - debounce:DB1|counter~7    ; 0                 ; 6       ;
;      - debounce:DB1|counter~8    ; 0                 ; 6       ;
;      - debounce:DB1|counter~9    ; 0                 ; 6       ;
;      - debounce:DB1|counter~10   ; 0                 ; 6       ;
;      - debounce:DB1|counter~11   ; 0                 ; 6       ;
;      - debounce:DB1|counter~12   ; 0                 ; 6       ;
;      - debounce:DB1|counter~13   ; 0                 ; 6       ;
;      - debounce:DB1|counter~14   ; 0                 ; 6       ;
;      - debounce:DB1|counter~15   ; 0                 ; 6       ;
;      - debounce:DB1|counter~16   ; 0                 ; 6       ;
;      - debounce:DB1|counter~17   ; 0                 ; 6       ;
;      - debounce:DB1|counter~18   ; 0                 ; 6       ;
;      - debounce:DB1|counter~19   ; 0                 ; 6       ;
;      - debounce:DB1|old_input~0  ; 0                 ; 6       ;
; in_desce_raquete1                ;                   ;         ;
;      - debounce:DB2|aux_output~0 ; 0                 ; 6       ;
;      - debounce:DB2|aux_output~7 ; 0                 ; 6       ;
;      - debounce:DB2|aux_output~8 ; 0                 ; 6       ;
;      - debounce:DB2|counter~0    ; 0                 ; 6       ;
;      - debounce:DB2|counter~1    ; 0                 ; 6       ;
;      - debounce:DB2|counter~2    ; 0                 ; 6       ;
;      - debounce:DB2|counter~3    ; 0                 ; 6       ;
;      - debounce:DB2|counter~4    ; 0                 ; 6       ;
;      - debounce:DB2|counter~5    ; 0                 ; 6       ;
;      - debounce:DB2|counter~6    ; 0                 ; 6       ;
;      - debounce:DB2|counter~7    ; 0                 ; 6       ;
;      - debounce:DB2|counter~8    ; 0                 ; 6       ;
;      - debounce:DB2|counter~9    ; 0                 ; 6       ;
;      - debounce:DB2|counter~10   ; 0                 ; 6       ;
;      - debounce:DB2|counter~11   ; 0                 ; 6       ;
;      - debounce:DB2|counter~12   ; 0                 ; 6       ;
;      - debounce:DB2|counter~13   ; 0                 ; 6       ;
;      - debounce:DB2|counter~14   ; 0                 ; 6       ;
;      - debounce:DB2|counter~15   ; 0                 ; 6       ;
;      - debounce:DB2|counter~16   ; 0                 ; 6       ;
;      - debounce:DB2|counter~17   ; 0                 ; 6       ;
;      - debounce:DB2|counter~18   ; 0                 ; 6       ;
;      - debounce:DB2|counter~19   ; 0                 ; 6       ;
;      - debounce:DB2|old_input~0  ; 0                 ; 6       ;
; in_missil1                       ;                   ;         ;
;      - debounce:DB3|aux_output~0 ; 1                 ; 6       ;
;      - debounce:DB3|aux_output~8 ; 1                 ; 6       ;
;      - debounce:DB3|counter~0    ; 1                 ; 6       ;
;      - debounce:DB3|counter~1    ; 1                 ; 6       ;
;      - debounce:DB3|counter~2    ; 1                 ; 6       ;
;      - debounce:DB3|counter~3    ; 1                 ; 6       ;
;      - debounce:DB3|counter~4    ; 1                 ; 6       ;
;      - debounce:DB3|counter~5    ; 1                 ; 6       ;
;      - debounce:DB3|counter~6    ; 1                 ; 6       ;
;      - debounce:DB3|counter~7    ; 1                 ; 6       ;
;      - debounce:DB3|counter~8    ; 1                 ; 6       ;
;      - debounce:DB3|counter~9    ; 1                 ; 6       ;
;      - debounce:DB3|counter~10   ; 1                 ; 6       ;
;      - debounce:DB3|counter~11   ; 1                 ; 6       ;
;      - debounce:DB3|counter~12   ; 1                 ; 6       ;
;      - debounce:DB3|counter~13   ; 1                 ; 6       ;
;      - debounce:DB3|counter~14   ; 1                 ; 6       ;
;      - debounce:DB3|counter~15   ; 1                 ; 6       ;
;      - debounce:DB3|counter~16   ; 1                 ; 6       ;
;      - debounce:DB3|counter~17   ; 1                 ; 6       ;
;      - debounce:DB3|counter~18   ; 1                 ; 6       ;
;      - debounce:DB3|counter~19   ; 1                 ; 6       ;
;      - debounce:DB3|old_input~0  ; 1                 ; 6       ;
+----------------------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                  ;
+-----------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                                                ; Location           ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; PONTOS1[0]~12                                       ; LCCOMB_X23_Y23_N26 ; 7       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; PONTOS2[6]~12                                       ; LCCOMB_X24_Y24_N26 ; 7       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ScreenRender:VGA|sync_mod:vga_sync|process_4~0      ; LCCOMB_X33_Y18_N30 ; 20      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ScreenRender:VGA|sync_mod:vga_sync|x_counter[0]~30  ; LCCOMB_X30_Y17_N0  ; 10      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; ScreenRender:VGA|sync_mod:vga_sync|x_counter[0]~31  ; LCCOMB_X30_Y17_N22 ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ScreenRender:VGA|sync_mod:vga_sync|y_counter_next~0 ; LCCOMB_X35_Y18_N10 ; 10      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; X[0]~5                                              ; LCCOMB_X23_Y22_N4  ; 11      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; \process_1:counter_aumenta_tempo[0]                 ; FF_X26_Y24_N5      ; 15      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; clk                                                 ; PIN_G21            ; 316     ; Clock        ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; y_missle_p1[0]~1                                    ; LCCOMB_X23_Y19_N30 ; 6       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; y_missle_p2[4]~1                                    ; LCCOMB_X27_Y21_N6  ; 6       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; y_racket_p1[0]~6                                    ; LCCOMB_X26_Y19_N24 ; 2       ; Clock enable ; no     ; --                   ; --               ; --                        ;
+-----------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                            ;
+------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name ; Location ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; clk  ; PIN_G21  ; 316     ; 53                                   ; Global Clock         ; GCLK9            ; --                        ;
+------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                      ;
+--------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                       ; Fan-Out ;
+--------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Equal2~8                                                                                                                                   ; 34      ;
; y_racket_p1[1]                                                                                                                             ; 28      ;
; in_desce_raquete1~input                                                                                                                    ; 24      ;
; in_missil1~input                                                                                                                           ; 23      ;
; in_sobe_raquete1~input                                                                                                                     ; 23      ;
; debounce:DB2|old_input                                                                                                                     ; 22      ;
; y_racket_p1[0]                                                                                                                             ; 22      ;
; debounce:DB3|old_input                                                                                                                     ; 21      ;
; debounce:DB1|old_input                                                                                                                     ; 21      ;
; Equal3~8                                                                                                                                   ; 21      ;
; ScreenRender:VGA|sync_mod:vga_sync|process_4~0                                                                                             ; 20      ;
; ScreenRender:VGA|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|add_sub_5_result_int[5]~8 ; 18      ;
; process_2~23                                                                                                                               ; 17      ;
; process_2~11                                                                                                                               ; 17      ;
; X[1]                                                                                                                                       ; 17      ;
; y_racket_p1[2]                                                                                                                             ; 17      ;
; y_racket_p1[3]                                                                                                                             ; 17      ;
; y_racket_p1[5]                                                                                                                             ; 17      ;
; ScreenRender:VGA|lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|add_sub_6_result_int[5]~8 ; 17      ;
; ScreenRender:VGA|lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|add_sub_5_result_int[5]~8 ; 17      ;
; ScreenRender:VGA|lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|add_sub_4_result_int[5]~8 ; 17      ;
; ScreenRender:VGA|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|add_sub_7_result_int[5]~8 ; 17      ;
; ScreenRender:VGA|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|add_sub_6_result_int[5]~8 ; 17      ;
; ScreenRender:VGA|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|add_sub_4_result_int[5]~8 ; 17      ;
; ScreenRender:VGA|lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|add_sub_7_result_int[5]~8 ; 16      ;
; ScreenRender:VGA|lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|add_sub_3_result_int[4]~6 ; 16      ;
; ScreenRender:VGA|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|add_sub_3_result_int[4]~6 ; 16      ;
; \process_1:counter_aumenta_tempo[0]                                                                                                        ; 15      ;
; X[5]                                                                                                                                       ; 14      ;
; ScreenRender:VGA|lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|add_sub_8_result_int[5]~8 ; 14      ;
; ScreenRender:VGA|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|add_sub_8_result_int[5]~8 ; 14      ;
; lpm_divide:Mod2|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider|add_sub_4_result_int[5]~8                  ; 14      ;
; lpm_divide:Mod0|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider|add_sub_4_result_int[5]~8                  ; 14      ;
; Equal24~5                                                                                                                                  ; 13      ;
; Y[5]                                                                                                                                       ; 13      ;
; Y[2]                                                                                                                                       ; 13      ;
; Y[3]                                                                                                                                       ; 13      ;
; Equal23~9                                                                                                                                  ; 12      ;
; Equal19~9                                                                                                                                  ; 12      ;
; DIR_X                                                                                                                                      ; 12      ;
; Y[1]                                                                                                                                       ; 12      ;
; y_racket_p1[4]                                                                                                                             ; 12      ;
; lpm_divide:Div3|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|add_sub_4_result_int[5]~8                  ; 12      ;
; lpm_divide:Div3|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|add_sub_3_result_int[4]~6                  ; 12      ;
; lpm_divide:Mod2|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider|add_sub_5_result_int[6]~10                 ; 12      ;
; lpm_divide:Div1|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|add_sub_4_result_int[5]~8                  ; 12      ;
; lpm_divide:Div1|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|add_sub_3_result_int[4]~6                  ; 12      ;
; lpm_divide:Mod0|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider|add_sub_5_result_int[6]~10                 ; 12      ;
; X[0]~5                                                                                                                                     ; 11      ;
; x_missle_p2[5]~3                                                                                                                           ; 11      ;
; x_missle_p2~2                                                                                                                              ; 11      ;
; Y[4]                                                                                                                                       ; 11      ;
; ScreenRender:VGA|Add2~0                                                                                                                    ; 11      ;
; lpm_divide:Mod2|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider|add_sub_3_result_int[4]~6                  ; 11      ;
; lpm_divide:Mod0|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider|add_sub_3_result_int[4]~6                  ; 11      ;
; ScreenRender:VGA|sync_mod:vga_sync|y_counter_next~0                                                                                        ; 10      ;
; ScreenRender:VGA|sync_mod:vga_sync|x_counter[0]~31                                                                                         ; 10      ;
; ScreenRender:VGA|sync_mod:vga_sync|x_counter[0]~30                                                                                         ; 10      ;
; Y[0]                                                                                                                                       ; 10      ;
; lpm_divide:Div3|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|add_sub_5_result_int[5]~8                  ; 10      ;
; lpm_divide:Div1|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|add_sub_5_result_int[5]~8                  ; 10      ;
; DIR_Y                                                                                                                                      ; 9       ;
; process_1~0                                                                                                                                ; 9       ;
; X[0]                                                                                                                                       ; 9       ;
; x_missle_p2[0]                                                                                                                             ; 9       ;
; x_missle_p1[0]                                                                                                                             ; 9       ;
; PONTOS2[3]                                                                                                                                 ; 9       ;
; PONTOS1[3]                                                                                                                                 ; 9       ;
; PONTOS1[0]                                                                                                                                 ; 9       ;
; debounce:DB2|output                                                                                                                        ; 8       ;
; PONTOS2[6]~10                                                                                                                              ; 8       ;
; PONTOS1[0]~10                                                                                                                              ; 8       ;
; x_missle_p2[1]                                                                                                                             ; 8       ;
; x_missle_p1[1]                                                                                                                             ; 8       ;
; lpm_divide:Mod1|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider|StageOut[45]~3                             ; 8       ;
; lpm_divide:Mod1|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider|StageOut[44]~2                             ; 8       ;
; lpm_divide:Mod1|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider|StageOut[43]~1                             ; 8       ;
; lpm_divide:Mod1|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider|StageOut[42]~0                             ; 8       ;
; lpm_divide:Mod0|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider|StageOut[45]~63                            ; 8       ;
; lpm_divide:Mod0|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider|StageOut[44]~62                            ; 8       ;
; lpm_divide:Mod0|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider|StageOut[43]~61                            ; 8       ;
; PONTOS2[0]                                                                                                                                 ; 8       ;
; Y~0                                                                                                                                        ; 7       ;
; X[0]~2                                                                                                                                     ; 7       ;
; x_missle_p1[0]~8                                                                                                                           ; 7       ;
; x_missle_p1[1]~2                                                                                                                           ; 7       ;
; PONTOS2[6]~12                                                                                                                              ; 7       ;
; PONTOS1[0]~12                                                                                                                              ; 7       ;
; ScreenRender:VGA|Add3~3                                                                                                                    ; 7       ;
; ScreenRender:VGA|Add3~2                                                                                                                    ; 7       ;
; ScreenRender:VGA|sync_mod:vga_sync|counter_v[2]                                                                                            ; 7       ;
; Equal57~0                                                                                                                                  ; 7       ;
; lpm_divide:Mod3|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider|StageOut[45]~3                             ; 7       ;
; lpm_divide:Mod3|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider|StageOut[44]~2                             ; 7       ;
; lpm_divide:Mod3|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider|StageOut[43]~1                             ; 7       ;
; lpm_divide:Mod3|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider|StageOut[42]~0                             ; 7       ;
; Equal42~0                                                                                                                                  ; 7       ;
; lpm_divide:Mod2|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider|StageOut[45]~63                            ; 7       ;
; lpm_divide:Mod2|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider|StageOut[44]~62                            ; 7       ;
; lpm_divide:Mod2|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider|StageOut[43]~61                            ; 7       ;
; PONTOS2[2]                                                                                                                                 ; 7       ;
; PONTOS2[4]                                                                                                                                 ; 7       ;
; PONTOS2[5]                                                                                                                                 ; 7       ;
; PONTOS1[2]                                                                                                                                 ; 7       ;
; PONTOS1[4]                                                                                                                                 ; 7       ;
; PONTOS1[5]                                                                                                                                 ; 7       ;
; process_1~3                                                                                                                                ; 6       ;
; VY[0]                                                                                                                                      ; 6       ;
; VY[1]                                                                                                                                      ; 6       ;
; y_missle_p2[4]~1                                                                                                                           ; 6       ;
; x_missle_p2[5]~1                                                                                                                           ; 6       ;
; y_missle_p1[0]~1                                                                                                                           ; 6       ;
; x_missle_p1[1]~1                                                                                                                           ; 6       ;
; ScreenRender:VGA|Add3~0                                                                                                                    ; 6       ;
; ScreenRender:VGA|sync_mod:vga_sync|Equal1~0                                                                                                ; 6       ;
; x_missle_p1[2]                                                                                                                             ; 6       ;
; x_missle_p1[3]                                                                                                                             ; 6       ;
; x_missle_p1[4]                                                                                                                             ; 6       ;
; x_missle_p1[5]                                                                                                                             ; 6       ;
; ScreenRender:VGA|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|add_sub_9_result_int[5]~8 ; 6       ;
; ScreenRender:VGA|sync_mod:vga_sync|x_counter[3]                                                                                            ; 6       ;
; ScreenRender:VGA|sync_mod:vga_sync|x_counter[4]                                                                                            ; 6       ;
; ScreenRender:VGA|sync_mod:vga_sync|x_counter[5]                                                                                            ; 6       ;
; ScreenRender:VGA|sync_mod:vga_sync|x_counter[6]                                                                                            ; 6       ;
; PONTOS2[6]                                                                                                                                 ; 6       ;
; PONTOS2[1]                                                                                                                                 ; 6       ;
; PONTOS1[6]                                                                                                                                 ; 6       ;
; PONTOS1[1]                                                                                                                                 ; 6       ;
; IS_MISSIL2                                                                                                                                 ; 5       ;
; debounce:DB1|output                                                                                                                        ; 5       ;
; Equal20~5                                                                                                                                  ; 5       ;
; IS_MISSIL1                                                                                                                                 ; 5       ;
; X[4]                                                                                                                                       ; 5       ;
; X[2]                                                                                                                                       ; 5       ;
; X[3]                                                                                                                                       ; 5       ;
; x_missle_p2[2]                                                                                                                             ; 5       ;
; x_missle_p2[3]                                                                                                                             ; 5       ;
; x_missle_p2[4]                                                                                                                             ; 5       ;
; x_missle_p2[5]                                                                                                                             ; 5       ;
; ScreenRender:VGA|Add3~1                                                                                                                    ; 5       ;
; ScreenRender:VGA|sync_mod:vga_sync|video_on~4                                                                                              ; 5       ;
; ScreenRender:VGA|sync_mod:vga_sync|counter_v[9]                                                                                            ; 5       ;
; ScreenRender:VGA|sync_mod:vga_sync|counter_h[9]                                                                                            ; 5       ;
; ScreenRender:VGA|lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|add_sub_9_result_int[5]~8 ; 5       ;
; ScreenRender:VGA|sync_mod:vga_sync|y_counter[3]                                                                                            ; 5       ;
; ScreenRender:VGA|sync_mod:vga_sync|y_counter[4]                                                                                            ; 5       ;
; ScreenRender:VGA|sync_mod:vga_sync|y_counter[5]                                                                                            ; 5       ;
; ScreenRender:VGA|sync_mod:vga_sync|y_counter[6]                                                                                            ; 5       ;
; ScreenRender:VGA|sync_mod:vga_sync|x_counter[2]                                                                                            ; 5       ;
; ScreenRender:VGA|sync_mod:vga_sync|x_counter[7]                                                                                            ; 5       ;
; ScreenRender:VGA|sync_mod:vga_sync|x_counter[8]                                                                                            ; 5       ;
; DIR_X~0                                                                                                                                    ; 4       ;
; Y[2]~3                                                                                                                                     ; 4       ;
; Equal0~8                                                                                                                                   ; 4       ;
; Equal1~9                                                                                                                                   ; 4       ;
; Equal24~4                                                                                                                                  ; 4       ;
; ScreenRender:VGA|sync_mod:vga_sync|Equal1~1                                                                                                ; 4       ;
; ScreenRender:VGA|sync_mod:vga_sync|Equal0~2                                                                                                ; 4       ;
; process_1~2                                                                                                                                ; 4       ;
; Add14~4                                                                                                                                    ; 4       ;
; Add14~3                                                                                                                                    ; 4       ;
; Add14~2                                                                                                                                    ; 4       ;
; ScreenRender:VGA|blue[0]~0                                                                                                                 ; 4       ;
; ScreenRender:VGA|green[0]~0                                                                                                                ; 4       ;
; ScreenRender:VGA|Add3~4                                                                                                                    ; 4       ;
; ScreenRender:VGA|red[0]~11                                                                                                                 ; 4       ;
; ScreenRender:VGA|Equal6~0                                                                                                                  ; 4       ;
; ScreenRender:VGA|sync_mod:vga_sync|counter_v[3]                                                                                            ; 4       ;
; ScreenRender:VGA|sync_mod:vga_sync|counter_v[0]                                                                                            ; 4       ;
; ScreenRender:VGA|sync_mod:vga_sync|counter_v[1]                                                                                            ; 4       ;
; ScreenRender:VGA|sync_mod:vga_sync|counter_h[6]                                                                                            ; 4       ;
; ScreenRender:VGA|sync_mod:vga_sync|counter_h[7]                                                                                            ; 4       ;
; ScreenRender:VGA|sync_mod:vga_sync|counter_h[8]                                                                                            ; 4       ;
; ScreenRender:VGA|Equal4~1                                                                                                                  ; 4       ;
; Add21~56                                                                                                                                   ; 4       ;
; Add16~56                                                                                                                                   ; 4       ;
; Add22~36                                                                                                                                   ; 4       ;
; Add22~34                                                                                                                                   ; 4       ;
; Add22~32                                                                                                                                   ; 4       ;
; ScreenRender:VGA|sync_mod:vga_sync|y_counter[2]                                                                                            ; 4       ;
; ScreenRender:VGA|sync_mod:vga_sync|y_counter[7]                                                                                            ; 4       ;
; ScreenRender:VGA|sync_mod:vga_sync|y_counter[8]                                                                                            ; 4       ;
; ScreenRender:VGA|sync_mod:vga_sync|x_counter[1]                                                                                            ; 4       ;
; ScreenRender:VGA|sync_mod:vga_sync|x_counter[9]                                                                                            ; 4       ;
; lpm_divide:Mod3|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider|add_sub_6_result_int[7]~14                 ; 4       ;
; lpm_divide:Mod1|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider|add_sub_6_result_int[7]~14                 ; 4       ;
; debounce:DB3|aux_output                                                                                                                    ; 3       ;
; process_1~16                                                                                                                               ; 3       ;
; VY[1]~1                                                                                                                                    ; 3       ;
; process_1~7                                                                                                                                ; 3       ;
; Equal11~4                                                                                                                                  ; 3       ;
; Equal11~3                                                                                                                                  ; 3       ;
; Equal11~1                                                                                                                                  ; 3       ;
; process_2~22                                                                                                                               ; 3       ;
; debounce:DB2|aux_output                                                                                                                    ; 3       ;
; debounce:DB1|aux_output                                                                                                                    ; 3       ;
; process_2~10                                                                                                                               ; 3       ;
; DIR_X~1                                                                                                                                    ; 3       ;
; X~1                                                                                                                                        ; 3       ;
; Add11~0                                                                                                                                    ; 3       ;
; Add10~0                                                                                                                                    ; 3       ;
; counter_missi2[0]                                                                                                                          ; 3       ;
; LessThan10~0                                                                                                                               ; 3       ;
; Add14~1                                                                                                                                    ; 3       ;
; Add14~0                                                                                                                                    ; 3       ;
; y_missle_p2[4]                                                                                                                             ; 3       ;
; y_missle_p2[5]                                                                                                                             ; 3       ;
; y_missle_p2[2]                                                                                                                             ; 3       ;
; y_missle_p2[3]                                                                                                                             ; 3       ;
; y_missle_p2[0]                                                                                                                             ; 3       ;
; y_missle_p2[1]                                                                                                                             ; 3       ;
; ScreenRender:VGA|Equal6~1                                                                                                                  ; 3       ;
; ScreenRender:VGA|sync_mod:vga_sync|counter_v[4]                                                                                            ; 3       ;
; ScreenRender:VGA|sync_mod:vga_sync|counter_v[5]                                                                                            ; 3       ;
; ScreenRender:VGA|sync_mod:vga_sync|counter_h[4]                                                                                            ; 3       ;
; ScreenRender:VGA|sync_mod:vga_sync|counter_h[5]                                                                                            ; 3       ;
; y_missle_p1[4]                                                                                                                             ; 3       ;
; y_missle_p1[5]                                                                                                                             ; 3       ;
; y_missle_p1[2]                                                                                                                             ; 3       ;
; y_missle_p1[3]                                                                                                                             ; 3       ;
; y_missle_p1[0]                                                                                                                             ; 3       ;
; y_missle_p1[1]                                                                                                                             ; 3       ;
; Add12~0                                                                                                                                    ; 3       ;
; Add21~58                                                                                                                                   ; 3       ;
; Add21~54                                                                                                                                   ; 3       ;
; Add16~58                                                                                                                                   ; 3       ;
; Add16~54                                                                                                                                   ; 3       ;
; Add6~58                                                                                                                                    ; 3       ;
; Add6~56                                                                                                                                    ; 3       ;
; Add6~54                                                                                                                                    ; 3       ;
; Add6~52                                                                                                                                    ; 3       ;
; Add6~50                                                                                                                                    ; 3       ;
; Add6~48                                                                                                                                    ; 3       ;
; Add6~40                                                                                                                                    ; 3       ;
; Add6~38                                                                                                                                    ; 3       ;
; Add6~34                                                                                                                                    ; 3       ;
; Add6~32                                                                                                                                    ; 3       ;
; Add6~24                                                                                                                                    ; 3       ;
; Add6~22                                                                                                                                    ; 3       ;
; Add6~20                                                                                                                                    ; 3       ;
; Add6~18                                                                                                                                    ; 3       ;
; Add6~12                                                                                                                                    ; 3       ;
; ScreenRender:VGA|sync_mod:vga_sync|y_counter[1]                                                                                            ; 3       ;
; ScreenRender:VGA|sync_mod:vga_sync|y_counter[9]                                                                                            ; 3       ;
; lpm_divide:Mod2|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider|add_sub_6_result_int[7]~12                 ; 3       ;
; lpm_divide:Mod0|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider|add_sub_6_result_int[7]~12                 ; 3       ;
; ScreenRender:VGA|lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|StageOut[37]~102          ; 2       ;
; ScreenRender:VGA|lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|StageOut[32]~101          ; 2       ;
; ScreenRender:VGA|lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|StageOut[27]~100          ; 2       ;
; ScreenRender:VGA|lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|StageOut[22]~99           ; 2       ;
; ScreenRender:VGA|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|StageOut[37]~102          ; 2       ;
; ScreenRender:VGA|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|StageOut[32]~101          ; 2       ;
; ScreenRender:VGA|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|StageOut[27]~100          ; 2       ;
; ScreenRender:VGA|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|StageOut[22]~99           ; 2       ;
; lpm_divide:Div3|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[22]~48                            ; 2       ;
; lpm_divide:Mod2|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider|StageOut[37]~70                            ; 2       ;
; lpm_divide:Mod2|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider|StageOut[30]~69                            ; 2       ;
; lpm_divide:Mod2|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider|StageOut[31]~68                            ; 2       ;
; lpm_divide:Mod2|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider|StageOut[32]~67                            ; 2       ;
; lpm_divide:Div1|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[22]~48                            ; 2       ;
; lpm_divide:Mod0|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider|StageOut[37]~70                            ; 2       ;
; lpm_divide:Mod0|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider|StageOut[30]~69                            ; 2       ;
; lpm_divide:Mod0|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider|StageOut[31]~68                            ; 2       ;
; lpm_divide:Mod0|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider|StageOut[32]~67                            ; 2       ;
; debounce:DB3|aux_output~0                                                                                                                  ; 2       ;
; debounce:DB1|aux_output~0                                                                                                                  ; 2       ;
; VY[0]~5                                                                                                                                    ; 2       ;
; process_1~8                                                                                                                                ; 2       ;
; Equal10~4                                                                                                                                  ; 2       ;
; counter_permite_missil2[28]                                                                                                                ; 2       ;
; counter_permite_missil2[29]                                                                                                                ; 2       ;
; counter_permite_missil2[0]                                                                                                                 ; 2       ;
; counter_permite_missil2[1]                                                                                                                 ; 2       ;
; counter_permite_missil2[2]                                                                                                                 ; 2       ;
; counter_permite_missil2[3]                                                                                                                 ; 2       ;
; counter_permite_missil2[4]                                                                                                                 ; 2       ;
; counter_permite_missil2[5]                                                                                                                 ; 2       ;
; counter_permite_missil2[6]                                                                                                                 ; 2       ;
; counter_permite_missil2[7]                                                                                                                 ; 2       ;
; counter_permite_missil2[8]                                                                                                                 ; 2       ;
; counter_permite_missil2[9]                                                                                                                 ; 2       ;
; counter_permite_missil2[10]                                                                                                                ; 2       ;
; counter_permite_missil2[11]                                                                                                                ; 2       ;
; counter_permite_missil2[12]                                                                                                                ; 2       ;
; counter_permite_missil2[13]                                                                                                                ; 2       ;
; counter_permite_missil2[14]                                                                                                                ; 2       ;
; counter_permite_missil2[15]                                                                                                                ; 2       ;
; counter_permite_missil2[16]                                                                                                                ; 2       ;
; counter_permite_missil2[17]                                                                                                                ; 2       ;
; counter_permite_missil2[18]                                                                                                                ; 2       ;
; counter_permite_missil2[19]                                                                                                                ; 2       ;
; counter_permite_missil2[20]                                                                                                                ; 2       ;
; counter_permite_missil2[21]                                                                                                                ; 2       ;
; counter_permite_missil2[22]                                                                                                                ; 2       ;
; counter_permite_missil2[23]                                                                                                                ; 2       ;
; counter_permite_missil2[24]                                                                                                                ; 2       ;
; counter_permite_missil2[25]                                                                                                                ; 2       ;
; counter_permite_missil2[26]                                                                                                                ; 2       ;
; counter_permite_missil2[27]                                                                                                                ; 2       ;
; counter_permite_missil1[28]                                                                                                                ; 2       ;
; counter_permite_missil1[29]                                                                                                                ; 2       ;
; counter_permite_missil1[0]                                                                                                                 ; 2       ;
; counter_permite_missil1[1]                                                                                                                 ; 2       ;
; counter_permite_missil1[2]                                                                                                                 ; 2       ;
; counter_permite_missil1[3]                                                                                                                 ; 2       ;
; counter_permite_missil1[4]                                                                                                                 ; 2       ;
; counter_permite_missil1[5]                                                                                                                 ; 2       ;
; counter_permite_missil1[6]                                                                                                                 ; 2       ;
; counter_permite_missil1[7]                                                                                                                 ; 2       ;
; counter_permite_missil1[8]                                                                                                                 ; 2       ;
; counter_permite_missil1[9]                                                                                                                 ; 2       ;
; counter_permite_missil1[10]                                                                                                                ; 2       ;
; counter_permite_missil1[11]                                                                                                                ; 2       ;
; counter_permite_missil1[12]                                                                                                                ; 2       ;
; counter_permite_missil1[13]                                                                                                                ; 2       ;
; counter_permite_missil1[14]                                                                                                                ; 2       ;
; counter_permite_missil1[15]                                                                                                                ; 2       ;
; counter_permite_missil1[16]                                                                                                                ; 2       ;
; counter_permite_missil1[17]                                                                                                                ; 2       ;
; counter_permite_missil1[18]                                                                                                                ; 2       ;
; counter_permite_missil1[19]                                                                                                                ; 2       ;
; counter_permite_missil1[20]                                                                                                                ; 2       ;
; counter_permite_missil1[21]                                                                                                                ; 2       ;
; counter_permite_missil1[22]                                                                                                                ; 2       ;
; counter_permite_missil1[23]                                                                                                                ; 2       ;
; counter_permite_missil1[24]                                                                                                                ; 2       ;
; counter_permite_missil1[25]                                                                                                                ; 2       ;
; counter_permite_missil1[26]                                                                                                                ; 2       ;
; counter_permite_missil1[27]                                                                                                                ; 2       ;
; Y~8                                                                                                                                        ; 2       ;
; Y[2]~2                                                                                                                                     ; 2       ;
; LessThan1~1                                                                                                                                ; 2       ;
; LessThan1~0                                                                                                                                ; 2       ;
; y_racket_p1[0]~6                                                                                                                           ; 2       ;
; Add11~1                                                                                                                                    ; 2       ;
; Add10~1                                                                                                                                    ; 2       ;
; ScreenRender:VGA|sync_mod:vga_sync|counter_h[2]                                                                                            ; 2       ;
; ScreenRender:VGA|sync_mod:vga_sync|counter_h[3]                                                                                            ; 2       ;
; ScreenRender:VGA|sync_mod:vga_sync|counter_h[0]                                                                                            ; 2       ;
; ScreenRender:VGA|sync_mod:vga_sync|counter_h[1]                                                                                            ; 2       ;
; counter_missi2[18]                                                                                                                         ; 2       ;
; counter_missi2[17]                                                                                                                         ; 2       ;
; counter_missi2[1]                                                                                                                          ; 2       ;
; counter_missi2[2]                                                                                                                          ; 2       ;
; counter_missi2[3]                                                                                                                          ; 2       ;
; counter_missi2[4]                                                                                                                          ; 2       ;
; counter_missi2[5]                                                                                                                          ; 2       ;
; counter_missi2[6]                                                                                                                          ; 2       ;
; counter_missi2[7]                                                                                                                          ; 2       ;
; counter_missi2[8]                                                                                                                          ; 2       ;
; counter_missi2[9]                                                                                                                          ; 2       ;
; counter_missi2[10]                                                                                                                         ; 2       ;
; counter_missi2[11]                                                                                                                         ; 2       ;
; counter_missi2[12]                                                                                                                         ; 2       ;
; counter_missi2[13]                                                                                                                         ; 2       ;
; counter_missi2[14]                                                                                                                         ; 2       ;
; counter_missi2[15]                                                                                                                         ; 2       ;
; counter_missi2[16]                                                                                                                         ; 2       ;
; process_1~1                                                                                                                                ; 2       ;
; Equal1~4                                                                                                                                   ; 2       ;
; \process_1:counter_aumenta_tempo[27]                                                                                                       ; 2       ;
; \process_1:counter_aumenta_tempo[26]                                                                                                       ; 2       ;
; \process_1:counter_aumenta_tempo[1]                                                                                                        ; 2       ;
; \process_1:counter_aumenta_tempo[2]                                                                                                        ; 2       ;
; \process_1:counter_aumenta_tempo[3]                                                                                                        ; 2       ;
; \process_1:counter_aumenta_tempo[4]                                                                                                        ; 2       ;
; \process_1:counter_aumenta_tempo[5]                                                                                                        ; 2       ;
; \process_1:counter_aumenta_tempo[6]                                                                                                        ; 2       ;
; \process_1:counter_aumenta_tempo[7]                                                                                                        ; 2       ;
; \process_1:counter_aumenta_tempo[8]                                                                                                        ; 2       ;
; \process_1:counter_aumenta_tempo[9]                                                                                                        ; 2       ;
; \process_1:counter_aumenta_tempo[10]                                                                                                       ; 2       ;
; \process_1:counter_aumenta_tempo[11]                                                                                                       ; 2       ;
; \process_1:counter_aumenta_tempo[12]                                                                                                       ; 2       ;
; \process_1:counter_aumenta_tempo[13]                                                                                                       ; 2       ;
; \process_1:counter_aumenta_tempo[14]                                                                                                       ; 2       ;
; \process_1:counter_aumenta_tempo[15]                                                                                                       ; 2       ;
; \process_1:counter_aumenta_tempo[16]                                                                                                       ; 2       ;
; \process_1:counter_aumenta_tempo[17]                                                                                                       ; 2       ;
; \process_1:counter_aumenta_tempo[18]                                                                                                       ; 2       ;
; \process_1:counter_aumenta_tempo[19]                                                                                                       ; 2       ;
; \process_1:counter_aumenta_tempo[20]                                                                                                       ; 2       ;
; \process_1:counter_aumenta_tempo[21]                                                                                                       ; 2       ;
; \process_1:counter_aumenta_tempo[22]                                                                                                       ; 2       ;
; \process_1:counter_aumenta_tempo[23]                                                                                                       ; 2       ;
; \process_1:counter_aumenta_tempo[24]                                                                                                       ; 2       ;
; \process_1:counter_aumenta_tempo[25]                                                                                                       ; 2       ;
; ScreenRender:VGA|red[0]~8                                                                                                                  ; 2       ;
; ScreenRender:VGA|process_0~12                                                                                                              ; 2       ;
; ScreenRender:VGA|red[0]~3                                                                                                                  ; 2       ;
; ScreenRender:VGA|LessThan3~10                                                                                                              ; 2       ;
; ScreenRender:VGA|red~2                                                                                                                     ; 2       ;
; ScreenRender:VGA|sync_mod:vga_sync|LessThan0~1                                                                                             ; 2       ;
; ScreenRender:VGA|sync_mod:vga_sync|LessThan0~0                                                                                             ; 2       ;
; ScreenRender:VGA|sync_mod:vga_sync|counter_v[6]                                                                                            ; 2       ;
; ScreenRender:VGA|sync_mod:vga_sync|counter_v[7]                                                                                            ; 2       ;
; ScreenRender:VGA|sync_mod:vga_sync|counter_v[8]                                                                                            ; 2       ;
; ScreenRender:VGA|sync_mod:vga_sync|video_on~2                                                                                              ; 2       ;
; ScreenRender:VGA|process_0~4                                                                                                               ; 2       ;
; ScreenRender:VGA|LessThan5~6                                                                                                               ; 2       ;
; ScreenRender:VGA|LessThan5~1                                                                                                               ; 2       ;
; lpm_divide:Mod2|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider|StageOut[36]~60                            ; 2       ;
; lpm_divide:Mod2|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider|StageOut[36]~59                            ; 2       ;
; lpm_divide:Mod2|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider|StageOut[37]~58                            ; 2       ;
; lpm_divide:Mod0|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider|StageOut[36]~60                            ; 2       ;
; lpm_divide:Mod0|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider|StageOut[36]~59                            ; 2       ;
; lpm_divide:Mod0|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider|StageOut[37]~58                            ; 2       ;
; debounce:DB3|Add0~40                                                                                                                       ; 2       ;
; debounce:DB3|Add0~38                                                                                                                       ; 2       ;
; debounce:DB3|Add0~36                                                                                                                       ; 2       ;
; debounce:DB3|Add0~34                                                                                                                       ; 2       ;
; debounce:DB3|Add0~32                                                                                                                       ; 2       ;
; debounce:DB3|Add0~30                                                                                                                       ; 2       ;
; debounce:DB3|Add0~28                                                                                                                       ; 2       ;
; debounce:DB3|Add0~26                                                                                                                       ; 2       ;
; debounce:DB3|Add0~24                                                                                                                       ; 2       ;
; debounce:DB3|Add0~22                                                                                                                       ; 2       ;
; debounce:DB3|Add0~20                                                                                                                       ; 2       ;
; debounce:DB3|Add0~18                                                                                                                       ; 2       ;
; debounce:DB3|Add0~16                                                                                                                       ; 2       ;
; debounce:DB3|Add0~14                                                                                                                       ; 2       ;
; debounce:DB3|Add0~12                                                                                                                       ; 2       ;
; debounce:DB3|Add0~10                                                                                                                       ; 2       ;
; debounce:DB3|Add0~8                                                                                                                        ; 2       ;
; debounce:DB3|Add0~6                                                                                                                        ; 2       ;
; debounce:DB3|Add0~4                                                                                                                        ; 2       ;
; debounce:DB3|Add0~2                                                                                                                        ; 2       ;
; debounce:DB2|Add0~40                                                                                                                       ; 2       ;
; debounce:DB2|Add0~38                                                                                                                       ; 2       ;
; debounce:DB2|Add0~36                                                                                                                       ; 2       ;
; debounce:DB2|Add0~34                                                                                                                       ; 2       ;
; debounce:DB2|Add0~32                                                                                                                       ; 2       ;
; debounce:DB2|Add0~30                                                                                                                       ; 2       ;
; debounce:DB2|Add0~28                                                                                                                       ; 2       ;
; debounce:DB2|Add0~26                                                                                                                       ; 2       ;
; debounce:DB2|Add0~24                                                                                                                       ; 2       ;
; debounce:DB2|Add0~22                                                                                                                       ; 2       ;
; debounce:DB2|Add0~20                                                                                                                       ; 2       ;
; debounce:DB2|Add0~18                                                                                                                       ; 2       ;
; debounce:DB2|Add0~16                                                                                                                       ; 2       ;
; debounce:DB2|Add0~14                                                                                                                       ; 2       ;
; debounce:DB2|Add0~12                                                                                                                       ; 2       ;
; debounce:DB2|Add0~10                                                                                                                       ; 2       ;
; debounce:DB2|Add0~8                                                                                                                        ; 2       ;
; debounce:DB2|Add0~6                                                                                                                        ; 2       ;
; debounce:DB2|Add0~4                                                                                                                        ; 2       ;
; debounce:DB2|Add0~2                                                                                                                        ; 2       ;
; debounce:DB2|Add0~0                                                                                                                        ; 2       ;
; debounce:DB1|Add0~40                                                                                                                       ; 2       ;
; debounce:DB1|Add0~38                                                                                                                       ; 2       ;
; debounce:DB1|Add0~36                                                                                                                       ; 2       ;
; debounce:DB1|Add0~34                                                                                                                       ; 2       ;
; debounce:DB1|Add0~32                                                                                                                       ; 2       ;
; debounce:DB1|Add0~30                                                                                                                       ; 2       ;
; debounce:DB1|Add0~28                                                                                                                       ; 2       ;
; debounce:DB1|Add0~26                                                                                                                       ; 2       ;
; debounce:DB1|Add0~24                                                                                                                       ; 2       ;
; debounce:DB1|Add0~22                                                                                                                       ; 2       ;
; debounce:DB1|Add0~20                                                                                                                       ; 2       ;
; debounce:DB1|Add0~18                                                                                                                       ; 2       ;
; debounce:DB1|Add0~16                                                                                                                       ; 2       ;
; debounce:DB1|Add0~14                                                                                                                       ; 2       ;
; debounce:DB1|Add0~12                                                                                                                       ; 2       ;
; debounce:DB1|Add0~10                                                                                                                       ; 2       ;
; debounce:DB1|Add0~8                                                                                                                        ; 2       ;
; debounce:DB1|Add0~6                                                                                                                        ; 2       ;
; debounce:DB1|Add0~4                                                                                                                        ; 2       ;
; debounce:DB1|Add0~2                                                                                                                        ; 2       ;
; Add21~52                                                                                                                                   ; 2       ;
; Add21~50                                                                                                                                   ; 2       ;
; Add21~48                                                                                                                                   ; 2       ;
; Add21~46                                                                                                                                   ; 2       ;
; Add21~44                                                                                                                                   ; 2       ;
; Add21~42                                                                                                                                   ; 2       ;
; Add21~40                                                                                                                                   ; 2       ;
; Add21~38                                                                                                                                   ; 2       ;
; Add21~36                                                                                                                                   ; 2       ;
; Add21~34                                                                                                                                   ; 2       ;
; Add21~32                                                                                                                                   ; 2       ;
; Add21~30                                                                                                                                   ; 2       ;
; Add21~28                                                                                                                                   ; 2       ;
; Add21~26                                                                                                                                   ; 2       ;
; Add21~24                                                                                                                                   ; 2       ;
; Add21~22                                                                                                                                   ; 2       ;
; Add21~20                                                                                                                                   ; 2       ;
; Add21~18                                                                                                                                   ; 2       ;
; Add21~16                                                                                                                                   ; 2       ;
; Add21~14                                                                                                                                   ; 2       ;
; Add21~12                                                                                                                                   ; 2       ;
; Add21~10                                                                                                                                   ; 2       ;
; Add21~8                                                                                                                                    ; 2       ;
; Add21~6                                                                                                                                    ; 2       ;
; Add21~4                                                                                                                                    ; 2       ;
; Add21~2                                                                                                                                    ; 2       ;
; Add21~0                                                                                                                                    ; 2       ;
; Add16~52                                                                                                                                   ; 2       ;
; Add16~50                                                                                                                                   ; 2       ;
; Add16~48                                                                                                                                   ; 2       ;
; Add16~46                                                                                                                                   ; 2       ;
; Add16~44                                                                                                                                   ; 2       ;
; Add16~42                                                                                                                                   ; 2       ;
; Add16~40                                                                                                                                   ; 2       ;
; Add16~38                                                                                                                                   ; 2       ;
; Add16~36                                                                                                                                   ; 2       ;
; Add16~34                                                                                                                                   ; 2       ;
; Add16~32                                                                                                                                   ; 2       ;
; Add16~30                                                                                                                                   ; 2       ;
; Add16~28                                                                                                                                   ; 2       ;
; Add16~26                                                                                                                                   ; 2       ;
; Add16~24                                                                                                                                   ; 2       ;
; Add16~22                                                                                                                                   ; 2       ;
; Add16~20                                                                                                                                   ; 2       ;
; Add16~18                                                                                                                                   ; 2       ;
; Add16~16                                                                                                                                   ; 2       ;
; Add16~14                                                                                                                                   ; 2       ;
; Add16~12                                                                                                                                   ; 2       ;
; Add16~10                                                                                                                                   ; 2       ;
; Add16~8                                                                                                                                    ; 2       ;
; Add16~6                                                                                                                                    ; 2       ;
; Add16~4                                                                                                                                    ; 2       ;
; Add16~2                                                                                                                                    ; 2       ;
; Add16~0                                                                                                                                    ; 2       ;
; Add22~30                                                                                                                                   ; 2       ;
; Add22~28                                                                                                                                   ; 2       ;
; Add22~26                                                                                                                                   ; 2       ;
; Add22~24                                                                                                                                   ; 2       ;
; Add22~22                                                                                                                                   ; 2       ;
; Add22~20                                                                                                                                   ; 2       ;
; Add22~18                                                                                                                                   ; 2       ;
; Add22~16                                                                                                                                   ; 2       ;
; Add22~14                                                                                                                                   ; 2       ;
; Add22~12                                                                                                                                   ; 2       ;
; Add22~10                                                                                                                                   ; 2       ;
; Add22~8                                                                                                                                    ; 2       ;
; Add22~6                                                                                                                                    ; 2       ;
; Add22~4                                                                                                                                    ; 2       ;
; Add22~2                                                                                                                                    ; 2       ;
; Add22~0                                                                                                                                    ; 2       ;
; ScreenRender:VGA|sync_mod:vga_sync|x_counter[0]                                                                                            ; 2       ;
; Add6~46                                                                                                                                    ; 2       ;
; Add6~44                                                                                                                                    ; 2       ;
; Add6~42                                                                                                                                    ; 2       ;
; Add6~36                                                                                                                                    ; 2       ;
; Add6~30                                                                                                                                    ; 2       ;
; Add6~28                                                                                                                                    ; 2       ;
; Add6~26                                                                                                                                    ; 2       ;
; Add6~16                                                                                                                                    ; 2       ;
; Add6~14                                                                                                                                    ; 2       ;
; Add6~10                                                                                                                                    ; 2       ;
; Add6~8                                                                                                                                     ; 2       ;
; Add6~6                                                                                                                                     ; 2       ;
; Add6~4                                                                                                                                     ; 2       ;
; Add6~2                                                                                                                                     ; 2       ;
; Add6~0                                                                                                                                     ; 2       ;
; Add7~54                                                                                                                                    ; 2       ;
; Add7~52                                                                                                                                    ; 2       ;
; Add7~50                                                                                                                                    ; 2       ;
; Add7~48                                                                                                                                    ; 2       ;
; Add7~46                                                                                                                                    ; 2       ;
; Add7~44                                                                                                                                    ; 2       ;
; Add7~42                                                                                                                                    ; 2       ;
; Add7~40                                                                                                                                    ; 2       ;
; Add7~38                                                                                                                                    ; 2       ;
; Add7~36                                                                                                                                    ; 2       ;
; Add7~34                                                                                                                                    ; 2       ;
; Add7~32                                                                                                                                    ; 2       ;
; Add7~30                                                                                                                                    ; 2       ;
; Add7~28                                                                                                                                    ; 2       ;
; Add7~26                                                                                                                                    ; 2       ;
; Add7~24                                                                                                                                    ; 2       ;
; Add7~22                                                                                                                                    ; 2       ;
; Add7~20                                                                                                                                    ; 2       ;
; Add7~18                                                                                                                                    ; 2       ;
; Add7~16                                                                                                                                    ; 2       ;
; Add7~14                                                                                                                                    ; 2       ;
; Add7~12                                                                                                                                    ; 2       ;
; Add7~10                                                                                                                                    ; 2       ;
; Add7~8                                                                                                                                     ; 2       ;
; Add7~6                                                                                                                                     ; 2       ;
; Add7~4                                                                                                                                     ; 2       ;
; Add7~2                                                                                                                                     ; 2       ;
; Add7~0                                                                                                                                     ; 2       ;
; ScreenRender:VGA|lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|add_sub_7_result_int[2]~2 ; 2       ;
; ScreenRender:VGA|lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|add_sub_7_result_int[1]~0 ; 2       ;
; ScreenRender:VGA|lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|add_sub_6_result_int[2]~2 ; 2       ;
; ScreenRender:VGA|lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|add_sub_6_result_int[1]~0 ; 2       ;
; ScreenRender:VGA|lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|add_sub_5_result_int[2]~2 ; 2       ;
; ScreenRender:VGA|lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|add_sub_5_result_int[1]~0 ; 2       ;
; ScreenRender:VGA|lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|add_sub_4_result_int[2]~2 ; 2       ;
; ScreenRender:VGA|lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|add_sub_4_result_int[1]~0 ; 2       ;
; ScreenRender:VGA|lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|add_sub_3_result_int[2]~2 ; 2       ;
; ScreenRender:VGA|lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|add_sub_3_result_int[1]~0 ; 2       ;
; ScreenRender:VGA|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|add_sub_7_result_int[2]~2 ; 2       ;
; ScreenRender:VGA|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|add_sub_7_result_int[1]~0 ; 2       ;
; ScreenRender:VGA|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|add_sub_6_result_int[2]~2 ; 2       ;
; ScreenRender:VGA|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|add_sub_6_result_int[1]~0 ; 2       ;
; ScreenRender:VGA|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|add_sub_5_result_int[2]~2 ; 2       ;
; ScreenRender:VGA|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|add_sub_5_result_int[1]~0 ; 2       ;
; ScreenRender:VGA|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|add_sub_4_result_int[2]~2 ; 2       ;
; ScreenRender:VGA|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|add_sub_4_result_int[1]~0 ; 2       ;
; ScreenRender:VGA|Add5~10                                                                                                                   ; 2       ;
; ScreenRender:VGA|Add5~8                                                                                                                    ; 2       ;
; ScreenRender:VGA|Add5~6                                                                                                                    ; 2       ;
; ScreenRender:VGA|Add5~4                                                                                                                    ; 2       ;
; ScreenRender:VGA|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|add_sub_3_result_int[2]~2 ; 2       ;
; ScreenRender:VGA|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|add_sub_3_result_int[1]~0 ; 2       ;
; lpm_divide:Div3|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|add_sub_6_result_int[5]~8                  ; 2       ;
; lpm_divide:Div3|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|add_sub_4_result_int[2]~2                  ; 2       ;
; lpm_divide:Div3|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|add_sub_4_result_int[1]~0                  ; 2       ;
; lpm_divide:Div3|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|add_sub_3_result_int[2]~2                  ; 2       ;
; lpm_divide:Div3|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|add_sub_3_result_int[1]~0                  ; 2       ;
; lpm_divide:Mod2|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider|add_sub_4_result_int[4]~6                  ; 2       ;
; lpm_divide:Mod2|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider|add_sub_4_result_int[3]~4                  ; 2       ;
; lpm_divide:Mod2|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider|add_sub_4_result_int[2]~2                  ; 2       ;
; lpm_divide:Mod2|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider|add_sub_4_result_int[1]~0                  ; 2       ;
; lpm_divide:Mod2|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider|add_sub_3_result_int[3]~4                  ; 2       ;
; lpm_divide:Mod2|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider|add_sub_3_result_int[2]~2                  ; 2       ;
; lpm_divide:Mod2|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider|add_sub_3_result_int[1]~0                  ; 2       ;
; lpm_divide:Div1|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|add_sub_6_result_int[5]~8                  ; 2       ;
; lpm_divide:Div1|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|add_sub_4_result_int[2]~2                  ; 2       ;
; lpm_divide:Div1|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|add_sub_4_result_int[1]~0                  ; 2       ;
; lpm_divide:Div1|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|add_sub_3_result_int[2]~2                  ; 2       ;
; lpm_divide:Div1|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|add_sub_3_result_int[1]~0                  ; 2       ;
; lpm_divide:Mod0|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider|add_sub_4_result_int[4]~6                  ; 2       ;
; lpm_divide:Mod0|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider|add_sub_4_result_int[3]~4                  ; 2       ;
; lpm_divide:Mod0|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider|add_sub_4_result_int[2]~2                  ; 2       ;
; lpm_divide:Mod0|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider|add_sub_4_result_int[1]~0                  ; 2       ;
; lpm_divide:Mod0|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider|add_sub_3_result_int[3]~4                  ; 2       ;
; lpm_divide:Mod0|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider|add_sub_3_result_int[2]~2                  ; 2       ;
; lpm_divide:Mod0|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider|add_sub_3_result_int[1]~0                  ; 2       ;
; missil2~input                                                                                                                              ; 1       ;
; debounce:DB3|old_input~0                                                                                                                   ; 1       ;
; debounce:DB2|old_input~0                                                                                                                   ; 1       ;
; debounce:DB1|old_input~0                                                                                                                   ; 1       ;
; y_racket_p1[0]~14                                                                                                                          ; 1       ;
; ScreenRender:VGA|LessThan5~8                                                                                                               ; 1       ;
; ScreenRender:VGA|LessThan5~7                                                                                                               ; 1       ;
; ScreenRender:VGA|LessThan7~6                                                                                                               ; 1       ;
; ScreenRender:VGA|LessThan7~5                                                                                                               ; 1       ;
; ScreenRender:VGA|lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|StageOut[42]~103          ; 1       ;
; ScreenRender:VGA|lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|StageOut[23]~98           ; 1       ;
; ScreenRender:VGA|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|StageOut[42]~103          ; 1       ;
; ScreenRender:VGA|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|StageOut[23]~98           ; 1       ;
; lpm_divide:Div3|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[27]~49                            ; 1       ;
; lpm_divide:Div3|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[23]~47                            ; 1       ;
; lpm_divide:Div1|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[27]~49                            ; 1       ;
; lpm_divide:Div1|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[23]~47                            ; 1       ;
; counter_permite_missil2~22                                                                                                                 ; 1       ;
; counter_permite_missil2~21                                                                                                                 ; 1       ;
; counter_permite_missil1~22                                                                                                                 ; 1       ;
; counter_permite_missil1~21                                                                                                                 ; 1       ;
; y_racket_p1[3]~13                                                                                                                          ; 1       ;
; y_racket_p1[4]~12                                                                                                                          ; 1       ;
; ScreenRender:VGA|LessThan7~4                                                                                                               ; 1       ;
; ScreenRender:VGA|LessThan3~12                                                                                                              ; 1       ;
; ScreenRender:VGA|lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|StageOut[43]~97           ; 1       ;
; ScreenRender:VGA|lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|StageOut[38]~96           ; 1       ;
; ScreenRender:VGA|lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|StageOut[33]~95           ; 1       ;
; ScreenRender:VGA|lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|StageOut[28]~94           ; 1       ;
; ScreenRender:VGA|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|StageOut[43]~97           ; 1       ;
; ScreenRender:VGA|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|StageOut[38]~96           ; 1       ;
; ScreenRender:VGA|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|StageOut[33]~95           ; 1       ;
; ScreenRender:VGA|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_j5f:divider|StageOut[28]~94           ; 1       ;
; lpm_divide:Div3|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[28]~46                            ; 1       ;
; lpm_divide:Mod2|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider|StageOut[38]~66                            ; 1       ;
; lpm_divide:Mod2|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider|StageOut[39]~65                            ; 1       ;
; lpm_divide:Mod2|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider|StageOut[40]~64                            ; 1       ;
; lpm_divide:Div1|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[28]~46                            ; 1       ;
; lpm_divide:Mod0|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider|StageOut[38]~66                            ; 1       ;
; lpm_divide:Mod0|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider|StageOut[39]~65                            ; 1       ;
; lpm_divide:Mod0|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider|StageOut[40]~64                            ; 1       ;
; debounce:DB3|counter~19                                                                                                                    ; 1       ;
; debounce:DB3|counter~18                                                                                                                    ; 1       ;
; debounce:DB3|counter~17                                                                                                                    ; 1       ;
; debounce:DB3|counter~16                                                                                                                    ; 1       ;
; debounce:DB3|counter~15                                                                                                                    ; 1       ;
; debounce:DB3|counter~14                                                                                                                    ; 1       ;
; debounce:DB3|counter~13                                                                                                                    ; 1       ;
; debounce:DB3|counter~12                                                                                                                    ; 1       ;
; debounce:DB3|counter~11                                                                                                                    ; 1       ;
; debounce:DB3|counter~10                                                                                                                    ; 1       ;
; debounce:DB3|counter~9                                                                                                                     ; 1       ;
; debounce:DB3|counter~8                                                                                                                     ; 1       ;
; debounce:DB3|counter~7                                                                                                                     ; 1       ;
; debounce:DB3|counter~6                                                                                                                     ; 1       ;
; debounce:DB3|counter~5                                                                                                                     ; 1       ;
; debounce:DB3|counter~4                                                                                                                     ; 1       ;
; debounce:DB3|counter~3                                                                                                                     ; 1       ;
; debounce:DB3|counter~2                                                                                                                     ; 1       ;
; debounce:DB3|counter~1                                                                                                                     ; 1       ;
; debounce:DB3|counter~0                                                                                                                     ; 1       ;
; debounce:DB2|counter~19                                                                                                                    ; 1       ;
; debounce:DB2|counter~18                                                                                                                    ; 1       ;
; debounce:DB2|counter~17                                                                                                                    ; 1       ;
; debounce:DB2|counter~16                                                                                                                    ; 1       ;
; debounce:DB2|counter~15                                                                                                                    ; 1       ;
; debounce:DB2|counter~14                                                                                                                    ; 1       ;
; debounce:DB2|counter~13                                                                                                                    ; 1       ;
; debounce:DB2|counter~12                                                                                                                    ; 1       ;
; debounce:DB2|counter~11                                                                                                                    ; 1       ;
; debounce:DB2|counter~10                                                                                                                    ; 1       ;
; debounce:DB2|counter~9                                                                                                                     ; 1       ;
; debounce:DB2|counter~8                                                                                                                     ; 1       ;
; debounce:DB2|counter~7                                                                                                                     ; 1       ;
; debounce:DB2|counter~6                                                                                                                     ; 1       ;
; debounce:DB2|counter~5                                                                                                                     ; 1       ;
; debounce:DB2|counter~4                                                                                                                     ; 1       ;
; debounce:DB2|counter~3                                                                                                                     ; 1       ;
; debounce:DB2|counter~2                                                                                                                     ; 1       ;
; debounce:DB2|counter~1                                                                                                                     ; 1       ;
; debounce:DB2|counter~0                                                                                                                     ; 1       ;
; debounce:DB2|aux_output~8                                                                                                                  ; 1       ;
; debounce:DB1|counter~19                                                                                                                    ; 1       ;
; debounce:DB1|counter~18                                                                                                                    ; 1       ;
; debounce:DB1|counter~17                                                                                                                    ; 1       ;
; debounce:DB1|counter~16                                                                                                                    ; 1       ;
; debounce:DB1|counter~15                                                                                                                    ; 1       ;
; debounce:DB1|counter~14                                                                                                                    ; 1       ;
; debounce:DB1|counter~13                                                                                                                    ; 1       ;
; debounce:DB1|counter~12                                                                                                                    ; 1       ;
; debounce:DB1|counter~11                                                                                                                    ; 1       ;
; debounce:DB1|counter~10                                                                                                                    ; 1       ;
; debounce:DB1|counter~9                                                                                                                     ; 1       ;
; debounce:DB1|counter~8                                                                                                                     ; 1       ;
; debounce:DB1|counter~7                                                                                                                     ; 1       ;
; debounce:DB1|counter~6                                                                                                                     ; 1       ;
; debounce:DB1|counter~5                                                                                                                     ; 1       ;
; debounce:DB1|counter~4                                                                                                                     ; 1       ;
; debounce:DB1|counter~3                                                                                                                     ; 1       ;
; debounce:DB1|counter~2                                                                                                                     ; 1       ;
; debounce:DB1|counter~1                                                                                                                     ; 1       ;
; debounce:DB1|counter~0                                                                                                                     ; 1       ;
; debounce:DB3|aux_output~8                                                                                                                  ; 1       ;
; debounce:DB3|aux_output~7                                                                                                                  ; 1       ;
; debounce:DB3|aux_output~6                                                                                                                  ; 1       ;
; debounce:DB3|counter[18]                                                                                                                   ; 1       ;
; debounce:DB3|counter[19]                                                                                                                   ; 1       ;
; debounce:DB3|counter[20]                                                                                                                   ; 1       ;
; debounce:DB3|aux_output~5                                                                                                                  ; 1       ;
; debounce:DB3|counter[17]                                                                                                                   ; 1       ;
; debounce:DB3|counter[14]                                                                                                                   ; 1       ;
; debounce:DB3|counter[15]                                                                                                                   ; 1       ;
; debounce:DB3|counter[16]                                                                                                                   ; 1       ;
; debounce:DB3|aux_output~4                                                                                                                  ; 1       ;
; debounce:DB3|counter[13]                                                                                                                   ; 1       ;
; debounce:DB3|counter[10]                                                                                                                   ; 1       ;
; debounce:DB3|counter[11]                                                                                                                   ; 1       ;
; debounce:DB3|counter[12]                                                                                                                   ; 1       ;
; debounce:DB3|aux_output~3                                                                                                                  ; 1       ;
; debounce:DB3|counter[8]                                                                                                                    ; 1       ;
; debounce:DB3|counter[9]                                                                                                                    ; 1       ;
; debounce:DB3|counter[7]                                                                                                                    ; 1       ;
; debounce:DB3|counter[6]                                                                                                                    ; 1       ;
; debounce:DB3|aux_output~2                                                                                                                  ; 1       ;
; debounce:DB3|aux_output~1                                                                                                                  ; 1       ;
; debounce:DB3|counter[5]                                                                                                                    ; 1       ;
; debounce:DB3|counter[4]                                                                                                                    ; 1       ;
; debounce:DB3|counter[3]                                                                                                                    ; 1       ;
; debounce:DB3|counter[2]                                                                                                                    ; 1       ;
; debounce:DB3|counter[0]                                                                                                                    ; 1       ;
; debounce:DB3|counter[1]                                                                                                                    ; 1       ;
; counter_permite_missil2~20                                                                                                                 ; 1       ;
; counter_permite_missil2~19                                                                                                                 ; 1       ;
; counter_permite_missil2~18                                                                                                                 ; 1       ;
; counter_permite_missil2~17                                                                                                                 ; 1       ;
; counter_permite_missil2~16                                                                                                                 ; 1       ;
; counter_permite_missil2~15                                                                                                                 ; 1       ;
; counter_permite_missil2~14                                                                                                                 ; 1       ;
; counter_permite_missil2~13                                                                                                                 ; 1       ;
; counter_permite_missil2~12                                                                                                                 ; 1       ;
; counter_permite_missil2~11                                                                                                                 ; 1       ;
; counter_permite_missil2~10                                                                                                                 ; 1       ;
; counter_permite_missil2~9                                                                                                                  ; 1       ;
; counter_permite_missil2~8                                                                                                                  ; 1       ;
; counter_permite_missil2~7                                                                                                                  ; 1       ;
; counter_permite_missil2~6                                                                                                                  ; 1       ;
; counter_permite_missil2~5                                                                                                                  ; 1       ;
; counter_permite_missil2~4                                                                                                                  ; 1       ;
; debounce:DB2|aux_output~7                                                                                                                  ; 1       ;
; debounce:DB2|aux_output~6                                                                                                                  ; 1       ;
; debounce:DB2|counter[18]                                                                                                                   ; 1       ;
; debounce:DB2|counter[19]                                                                                                                   ; 1       ;
; debounce:DB2|counter[20]                                                                                                                   ; 1       ;
; debounce:DB2|aux_output~5                                                                                                                  ; 1       ;
; debounce:DB2|counter[17]                                                                                                                   ; 1       ;
; debounce:DB2|counter[14]                                                                                                                   ; 1       ;
; debounce:DB2|counter[15]                                                                                                                   ; 1       ;
; debounce:DB2|counter[16]                                                                                                                   ; 1       ;
; debounce:DB2|aux_output~4                                                                                                                  ; 1       ;
; debounce:DB2|aux_output~3                                                                                                                  ; 1       ;
; debounce:DB2|counter[13]                                                                                                                   ; 1       ;
; debounce:DB2|counter[10]                                                                                                                   ; 1       ;
; debounce:DB2|counter[11]                                                                                                                   ; 1       ;
; debounce:DB2|counter[12]                                                                                                                   ; 1       ;
; debounce:DB2|aux_output~2                                                                                                                  ; 1       ;
; debounce:DB2|counter[8]                                                                                                                    ; 1       ;
; debounce:DB2|counter[9]                                                                                                                    ; 1       ;
; debounce:DB2|counter[7]                                                                                                                    ; 1       ;
; debounce:DB2|counter[6]                                                                                                                    ; 1       ;
; debounce:DB2|aux_output~1                                                                                                                  ; 1       ;
; debounce:DB2|counter[5]                                                                                                                    ; 1       ;
; debounce:DB2|counter[4]                                                                                                                    ; 1       ;
; debounce:DB2|counter[3]                                                                                                                    ; 1       ;
; debounce:DB2|counter[2]                                                                                                                    ; 1       ;
; debounce:DB2|aux_output~0                                                                                                                  ; 1       ;
; debounce:DB2|counter[1]                                                                                                                    ; 1       ;
; debounce:DB2|counter[0]                                                                                                                    ; 1       ;
; debounce:DB1|aux_output~8                                                                                                                  ; 1       ;
; debounce:DB1|aux_output~7                                                                                                                  ; 1       ;
; debounce:DB1|aux_output~6                                                                                                                  ; 1       ;
; debounce:DB1|counter[18]                                                                                                                   ; 1       ;
; debounce:DB1|counter[19]                                                                                                                   ; 1       ;
; debounce:DB1|counter[20]                                                                                                                   ; 1       ;
; debounce:DB1|aux_output~5                                                                                                                  ; 1       ;
; debounce:DB1|counter[17]                                                                                                                   ; 1       ;
; debounce:DB1|counter[14]                                                                                                                   ; 1       ;
; debounce:DB1|counter[15]                                                                                                                   ; 1       ;
; debounce:DB1|counter[16]                                                                                                                   ; 1       ;
; debounce:DB1|aux_output~4                                                                                                                  ; 1       ;
; debounce:DB1|counter[13]                                                                                                                   ; 1       ;
; debounce:DB1|counter[10]                                                                                                                   ; 1       ;
; debounce:DB1|counter[11]                                                                                                                   ; 1       ;
; debounce:DB1|counter[12]                                                                                                                   ; 1       ;
; debounce:DB1|aux_output~3                                                                                                                  ; 1       ;
; debounce:DB1|counter[8]                                                                                                                    ; 1       ;
; debounce:DB1|counter[9]                                                                                                                    ; 1       ;
; debounce:DB1|counter[7]                                                                                                                    ; 1       ;
; debounce:DB1|counter[6]                                                                                                                    ; 1       ;
; debounce:DB1|aux_output~2                                                                                                                  ; 1       ;
; debounce:DB1|aux_output~1                                                                                                                  ; 1       ;
; debounce:DB1|counter[5]                                                                                                                    ; 1       ;
; debounce:DB1|counter[4]                                                                                                                    ; 1       ;
; debounce:DB1|counter[3]                                                                                                                    ; 1       ;
; debounce:DB1|counter[2]                                                                                                                    ; 1       ;
; debounce:DB1|counter[0]                                                                                                                    ; 1       ;
; debounce:DB1|counter[1]                                                                                                                    ; 1       ;
; debounce:DB3|process_1~0                                                                                                                   ; 1       ;
; debounce:DB3|\process_1:old_input                                                                                                          ; 1       ;
; counter_permite_missil1~20                                                                                                                 ; 1       ;
; counter_permite_missil1~19                                                                                                                 ; 1       ;
; counter_permite_missil1~18                                                                                                                 ; 1       ;
; counter_permite_missil1~17                                                                                                                 ; 1       ;
; counter_permite_missil1~16                                                                                                                 ; 1       ;
; counter_permite_missil1~15                                                                                                                 ; 1       ;
; counter_permite_missil1~14                                                                                                                 ; 1       ;
; counter_permite_missil1~13                                                                                                                 ; 1       ;
; counter_permite_missil1~12                                                                                                                 ; 1       ;
; counter_permite_missil1~11                                                                                                                 ; 1       ;
; counter_permite_missil1~10                                                                                                                 ; 1       ;
; counter_permite_missil1~9                                                                                                                  ; 1       ;
; counter_permite_missil1~8                                                                                                                  ; 1       ;
; counter_permite_missil1~7                                                                                                                  ; 1       ;
; counter_permite_missil1~6                                                                                                                  ; 1       ;
; counter_permite_missil1~5                                                                                                                  ; 1       ;
; counter_permite_missil1~4                                                                                                                  ; 1       ;
; DIR_Y~0                                                                                                                                    ; 1       ;
; VY[0]~11                                                                                                                                   ; 1       ;
; VY[0]~10                                                                                                                                   ; 1       ;
; VY[0]~9                                                                                                                                    ; 1       ;
; VY[0]~8                                                                                                                                    ; 1       ;
; VY[0]~7                                                                                                                                    ; 1       ;
; VY[0]~6                                                                                                                                    ; 1       ;
; VY[1]~4                                                                                                                                    ; 1       ;
; VY[1]~3                                                                                                                                    ; 1       ;
; VY[1]~2                                                                                                                                    ; 1       ;
; process_1~15                                                                                                                               ; 1       ;
; process_1~14                                                                                                                               ; 1       ;
; process_1~13                                                                                                                               ; 1       ;
; process_1~12                                                                                                                               ; 1       ;
; process_1~11                                                                                                                               ; 1       ;
; process_1~10                                                                                                                               ; 1       ;
; process_1~9                                                                                                                                ; 1       ;
; VY[1]~0                                                                                                                                    ; 1       ;
; Equal15~2                                                                                                                                  ; 1       ;
; Equal15~1                                                                                                                                  ; 1       ;
; Equal15~0                                                                                                                                  ; 1       ;
; process_1~6                                                                                                                                ; 1       ;
; Equal9~0                                                                                                                                   ; 1       ;
; process_1~5                                                                                                                                ; 1       ;
; process_1~4                                                                                                                                ; 1       ;
; Equal10~3                                                                                                                                  ; 1       ;
; Equal10~2                                                                                                                                  ; 1       ;
; Equal10~1                                                                                                                                  ; 1       ;
; Equal10~0                                                                                                                                  ; 1       ;
; Equal11~2                                                                                                                                  ; 1       ;
; Equal11~0                                                                                                                                  ; 1       ;
; IS_MISSIL2~1                                                                                                                               ; 1       ;
; IS_MISSIL2~0                                                                                                                               ; 1       ;
; process_2~21                                                                                                                               ; 1       ;
; process_2~20                                                                                                                               ; 1       ;
; process_2~19                                                                                                                               ; 1       ;
; process_2~18                                                                                                                               ; 1       ;
; process_2~17                                                                                                                               ; 1       ;
; process_2~16                                                                                                                               ; 1       ;
; process_2~15                                                                                                                               ; 1       ;
; process_2~14                                                                                                                               ; 1       ;
; process_2~13                                                                                                                               ; 1       ;
; process_2~12                                                                                                                               ; 1       ;
; Equal23~8                                                                                                                                  ; 1       ;
; Equal23~7                                                                                                                                  ; 1       ;
; Equal23~6                                                                                                                                  ; 1       ;
; Equal23~5                                                                                                                                  ; 1       ;
; Equal23~4                                                                                                                                  ; 1       ;
; Equal23~3                                                                                                                                  ; 1       ;
; Equal23~2                                                                                                                                  ; 1       ;
; Equal23~1                                                                                                                                  ; 1       ;
; Equal23~0                                                                                                                                  ; 1       ;
; debounce:DB2|process_1~0                                                                                                                   ; 1       ;
; debounce:DB2|\process_1:old_input                                                                                                          ; 1       ;
; debounce:DB1|process_1~0                                                                                                                   ; 1       ;
; debounce:DB1|\process_1:old_input                                                                                                          ; 1       ;
; counter_missi2~10                                                                                                                          ; 1       ;
; counter_missi2~9                                                                                                                           ; 1       ;
; counter_missi2~8                                                                                                                           ; 1       ;
; counter_missi2~7                                                                                                                           ; 1       ;
; counter_missi2~6                                                                                                                           ; 1       ;
; counter_missi2~5                                                                                                                           ; 1       ;
; counter_missi2~4                                                                                                                           ; 1       ;
; counter_missi2~3                                                                                                                           ; 1       ;
; counter_missi2~2                                                                                                                           ; 1       ;
; counter_missi2~1                                                                                                                           ; 1       ;
; counter_missi2~0                                                                                                                           ; 1       ;
; IS_MISSIL1~1                                                                                                                               ; 1       ;
; IS_MISSIL1~0                                                                                                                               ; 1       ;
; process_2~9                                                                                                                                ; 1       ;
; process_2~8                                                                                                                                ; 1       ;
; process_2~7                                                                                                                                ; 1       ;
; process_2~6                                                                                                                                ; 1       ;
; process_2~5                                                                                                                                ; 1       ;
; debounce:DB3|output                                                                                                                        ; 1       ;
; process_2~4                                                                                                                                ; 1       ;
; process_2~3                                                                                                                                ; 1       ;
; process_2~2                                                                                                                                ; 1       ;
; process_2~1                                                                                                                                ; 1       ;
; process_2~0                                                                                                                                ; 1       ;
; Equal19~8                                                                                                                                  ; 1       ;
; Equal19~7                                                                                                                                  ; 1       ;
; Equal19~6                                                                                                                                  ; 1       ;
; Equal19~5                                                                                                                                  ; 1       ;
; Equal19~4                                                                                                                                  ; 1       ;
; Equal19~3                                                                                                                                  ; 1       ;
; Equal19~2                                                                                                                                  ; 1       ;
; Equal19~1                                                                                                                                  ; 1       ;
; Equal19~0                                                                                                                                  ; 1       ;
; counter~29                                                                                                                                 ; 1       ;
; counter~28                                                                                                                                 ; 1       ;
; counter~27                                                                                                                                 ; 1       ;
; counter~26                                                                                                                                 ; 1       ;
; counter~25                                                                                                                                 ; 1       ;
; counter~24                                                                                                                                 ; 1       ;
; counter~23                                                                                                                                 ; 1       ;
; counter~22                                                                                                                                 ; 1       ;
; counter~21                                                                                                                                 ; 1       ;
; counter~20                                                                                                                                 ; 1       ;
; counter~19                                                                                                                                 ; 1       ;
; counter~18                                                                                                                                 ; 1       ;
; counter~17                                                                                                                                 ; 1       ;
; counter~16                                                                                                                                 ; 1       ;
; counter~15                                                                                                                                 ; 1       ;
; counter~14                                                                                                                                 ; 1       ;
; counter~13                                                                                                                                 ; 1       ;
; counter~12                                                                                                                                 ; 1       ;
; counter~11                                                                                                                                 ; 1       ;
; counter~10                                                                                                                                 ; 1       ;
; counter~9                                                                                                                                  ; 1       ;
; counter~8                                                                                                                                  ; 1       ;
; counter~7                                                                                                                                  ; 1       ;
; counter~6                                                                                                                                  ; 1       ;
; counter~5                                                                                                                                  ; 1       ;
; counter~4                                                                                                                                  ; 1       ;
; counter~3                                                                                                                                  ; 1       ;
; counter~2                                                                                                                                  ; 1       ;
; counter~1                                                                                                                                  ; 1       ;
; counter~0                                                                                                                                  ; 1       ;
; DIR_X~3                                                                                                                                    ; 1       ;
; DIR_X~2                                                                                                                                    ; 1       ;
; ScreenRender:VGA|sync_mod:vga_sync|LessThan7~1                                                                                             ; 1       ;
; ScreenRender:VGA|sync_mod:vga_sync|LessThan7~0                                                                                             ; 1       ;
; ScreenRender:VGA|sync_mod:vga_sync|LessThan6~0                                                                                             ; 1       ;
; Y~15                                                                                                                                       ; 1       ;
; Y~14                                                                                                                                       ; 1       ;
; Y~13                                                                                                                                       ; 1       ;
; Y~12                                                                                                                                       ; 1       ;
; Y~11                                                                                                                                       ; 1       ;
; Y~10                                                                                                                                       ; 1       ;
; Y~9                                                                                                                                        ; 1       ;
; Y~7                                                                                                                                        ; 1       ;
; Y~6                                                                                                                                        ; 1       ;
; Y~5                                                                                                                                        ; 1       ;
; Y~4                                                                                                                                        ; 1       ;
; Y~1                                                                                                                                        ; 1       ;
; LessThan0~1                                                                                                                                ; 1       ;
; LessThan0~0                                                                                                                                ; 1       ;
; X~17                                                                                                                                       ; 1       ;
; X~16                                                                                                                                       ; 1       ;
; X~15                                                                                                                                       ; 1       ;
; Equal1~10                                                                                                                                  ; 1       ;
; X~14                                                                                                                                       ; 1       ;
; X~13                                                                                                                                       ; 1       ;
; X~12                                                                                                                                       ; 1       ;
+--------------------------------------------------------------------------------------------------------------------------------------------+---------+


+------------------------------------------------+
; Routing Usage Summary                          ;
+-----------------------+------------------------+
; Routing Resource Type ; Usage                  ;
+-----------------------+------------------------+
; Block interconnects   ; 1,277 / 47,787 ( 3 % ) ;
; C16 interconnects     ; 3 / 1,804 ( < 1 % )    ;
; C4 interconnects      ; 392 / 31,272 ( 1 % )   ;
; Direct links          ; 497 / 47,787 ( 1 % )   ;
; Global clocks         ; 1 / 20 ( 5 % )         ;
; Local interconnects   ; 750 / 15,408 ( 5 % )   ;
; R24 interconnects     ; 8 / 1,775 ( < 1 % )    ;
; R4 interconnects      ; 457 / 41,310 ( 1 % )   ;
+-----------------------+------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 13.03) ; Number of LABs  (Total = 106) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 2                             ;
; 2                                           ; 3                             ;
; 3                                           ; 3                             ;
; 4                                           ; 1                             ;
; 5                                           ; 0                             ;
; 6                                           ; 0                             ;
; 7                                           ; 6                             ;
; 8                                           ; 4                             ;
; 9                                           ; 3                             ;
; 10                                          ; 1                             ;
; 11                                          ; 6                             ;
; 12                                          ; 4                             ;
; 13                                          ; 4                             ;
; 14                                          ; 6                             ;
; 15                                          ; 9                             ;
; 16                                          ; 54                            ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 0.55) ; Number of LABs  (Total = 106) ;
+------------------------------------+-------------------------------+
; 1 Clock                            ; 53                            ;
; 1 Clock enable                     ; 4                             ;
; 1 Sync. clear                      ; 1                             ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 15.14) ; Number of LABs  (Total = 106) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 1                             ;
; 2                                            ; 2                             ;
; 3                                            ; 4                             ;
; 4                                            ; 1                             ;
; 5                                            ; 1                             ;
; 6                                            ; 1                             ;
; 7                                            ; 4                             ;
; 8                                            ; 6                             ;
; 9                                            ; 3                             ;
; 10                                           ; 2                             ;
; 11                                           ; 9                             ;
; 12                                           ; 3                             ;
; 13                                           ; 6                             ;
; 14                                           ; 7                             ;
; 15                                           ; 8                             ;
; 16                                           ; 9                             ;
; 17                                           ; 3                             ;
; 18                                           ; 2                             ;
; 19                                           ; 4                             ;
; 20                                           ; 4                             ;
; 21                                           ; 3                             ;
; 22                                           ; 3                             ;
; 23                                           ; 5                             ;
; 24                                           ; 6                             ;
; 25                                           ; 1                             ;
; 26                                           ; 5                             ;
; 27                                           ; 0                             ;
; 28                                           ; 0                             ;
; 29                                           ; 1                             ;
; 30                                           ; 2                             ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 7.84) ; Number of LABs  (Total = 106) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 6                             ;
; 2                                               ; 6                             ;
; 3                                               ; 8                             ;
; 4                                               ; 5                             ;
; 5                                               ; 6                             ;
; 6                                               ; 5                             ;
; 7                                               ; 21                            ;
; 8                                               ; 13                            ;
; 9                                               ; 7                             ;
; 10                                              ; 6                             ;
; 11                                              ; 5                             ;
; 12                                              ; 6                             ;
; 13                                              ; 2                             ;
; 14                                              ; 2                             ;
; 15                                              ; 1                             ;
; 16                                              ; 1                             ;
; 17                                              ; 2                             ;
; 18                                              ; 0                             ;
; 19                                              ; 0                             ;
; 20                                              ; 0                             ;
; 21                                              ; 2                             ;
; 22                                              ; 1                             ;
; 23                                              ; 0                             ;
; 24                                              ; 0                             ;
; 25                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 11.24) ; Number of LABs  (Total = 106) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 1                             ;
; 2                                            ; 2                             ;
; 3                                            ; 4                             ;
; 4                                            ; 5                             ;
; 5                                            ; 7                             ;
; 6                                            ; 8                             ;
; 7                                            ; 2                             ;
; 8                                            ; 9                             ;
; 9                                            ; 7                             ;
; 10                                           ; 9                             ;
; 11                                           ; 4                             ;
; 12                                           ; 9                             ;
; 13                                           ; 6                             ;
; 14                                           ; 7                             ;
; 15                                           ; 6                             ;
; 16                                           ; 4                             ;
; 17                                           ; 3                             ;
; 18                                           ; 2                             ;
; 19                                           ; 2                             ;
; 20                                           ; 1                             ;
; 21                                           ; 2                             ;
; 22                                           ; 1                             ;
; 23                                           ; 0                             ;
; 24                                           ; 0                             ;
; 25                                           ; 1                             ;
; 26                                           ; 0                             ;
; 27                                           ; 2                             ;
; 28                                           ; 0                             ;
; 29                                           ; 1                             ;
; 30                                           ; 0                             ;
; 31                                           ; 0                             ;
; 32                                           ; 0                             ;
; 33                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules           ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass          ; 46           ; 0            ; 46           ; 0            ; 0            ; 47        ; 46           ; 0            ; 47        ; 47        ; 0            ; 42           ; 0            ; 0            ; 5            ; 0            ; 42           ; 5            ; 0            ; 0            ; 0            ; 42           ; 0            ; 0            ; 0            ; 0            ; 0            ; 47        ; 0            ; 0            ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable  ; 1            ; 47           ; 1            ; 47           ; 47           ; 0         ; 1            ; 47           ; 0         ; 0         ; 47           ; 5            ; 47           ; 47           ; 42           ; 47           ; 5            ; 42           ; 47           ; 47           ; 47           ; 5            ; 47           ; 47           ; 47           ; 47           ; 47           ; 0         ; 47           ; 47           ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; output_debug1[0][6] ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; output_debug1[0][5] ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; output_debug1[0][4] ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; output_debug1[0][3] ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; output_debug1[0][2] ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; output_debug1[0][1] ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; output_debug1[0][0] ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; output_debug1[1][6] ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; output_debug1[1][5] ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; output_debug1[1][4] ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; output_debug1[1][3] ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; output_debug1[1][2] ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; output_debug1[1][1] ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; output_debug1[1][0] ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; output_debug2[0][6] ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; output_debug2[0][5] ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; output_debug2[0][4] ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; output_debug2[0][3] ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; output_debug2[0][2] ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; output_debug2[0][1] ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; output_debug2[0][0] ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; output_debug2[1][6] ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; output_debug2[1][5] ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; output_debug2[1][4] ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; output_debug2[1][3] ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; output_debug2[1][2] ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; output_debug2[1][1] ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; output_debug2[1][0] ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; red[0]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; red[1]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; red[2]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; red[3]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; green[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; green[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; green[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; green[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; blue[0]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; blue[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; blue[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; blue[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Hsync               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Vsync               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; missil2             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; in_sobe_raquete1    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; in_desce_raquete1   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; in_missil1          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (119006): Selected device EP3C16F484C6 for design "PINGMATRONIX"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP3C40F484C6 is compatible
    Info (176445): Device EP3C55F484C6 is compatible
    Info (176445): Device EP3C80F484C6 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location D1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location E2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location K2
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location K1
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location K22
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (169085): No exact pin location assignment(s) for 1 pins of 47 total pins
    Info (169086): Pin blue[0] not assigned to an exact location on the device
Critical Warning (332012): Synopsys Design Constraints File file not found: 'PINGMATRONIX.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk~input (placed in PIN G21 (CLK4, DIFFCLK_2p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G9
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 1 (unused VREF, 2.5V VCCIO, 0 input, 1 output, 0 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 8 total pin(s) used --  25 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  48 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  46 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  41 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  46 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has 2.5V VCCIO pins. 15 total pin(s) used --  28 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has 2.5V VCCIO pins. 28 total pin(s) used --  19 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  43 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:02
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:02
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 6% of the available device resources in the region that extends from location X21_Y20 to location X30_Y29
Info (170194): Fitter routing operations ending: elapsed time is 00:00:02
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.78 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Info (144001): Generated suppressed messages file C:/Users/paulo/Documents/MEGA/UTFPR/8 Periodo/Logica reconfiguravel/projeto_final/PINGMATRONIX.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 1068 megabytes
    Info: Processing ended: Mon Dec 04 20:50:29 2017
    Info: Elapsed time: 00:00:14
    Info: Total CPU time (on all processors): 00:00:15


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/paulo/Documents/MEGA/UTFPR/8 Periodo/Logica reconfiguravel/projeto_final/PINGMATRONIX.fit.smsg.


