TimeQuest Timing Analyzer report for Lab3
Thu Sep 23 16:35:00 2021
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'OP[0]'
 13. Slow 1200mV 85C Model Setup: 'Clock_Divider:cd|clk_tmp'
 14. Slow 1200mV 85C Model Setup: 'CLK'
 15. Slow 1200mV 85C Model Hold: 'CLK'
 16. Slow 1200mV 85C Model Hold: 'Clock_Divider:cd|clk_tmp'
 17. Slow 1200mV 85C Model Hold: 'OP[0]'
 18. Slow 1200mV 85C Model Minimum Pulse Width: 'CLK'
 19. Slow 1200mV 85C Model Minimum Pulse Width: 'OP[0]'
 20. Slow 1200mV 85C Model Minimum Pulse Width: 'Clock_Divider:cd|clk_tmp'
 21. Setup Times
 22. Hold Times
 23. Clock to Output Times
 24. Minimum Clock to Output Times
 25. Propagation Delay
 26. Minimum Propagation Delay
 27. Slow 1200mV 85C Model Metastability Report
 28. Slow 1200mV 0C Model Fmax Summary
 29. Slow 1200mV 0C Model Setup Summary
 30. Slow 1200mV 0C Model Hold Summary
 31. Slow 1200mV 0C Model Recovery Summary
 32. Slow 1200mV 0C Model Removal Summary
 33. Slow 1200mV 0C Model Minimum Pulse Width Summary
 34. Slow 1200mV 0C Model Setup: 'OP[0]'
 35. Slow 1200mV 0C Model Setup: 'Clock_Divider:cd|clk_tmp'
 36. Slow 1200mV 0C Model Setup: 'CLK'
 37. Slow 1200mV 0C Model Hold: 'CLK'
 38. Slow 1200mV 0C Model Hold: 'Clock_Divider:cd|clk_tmp'
 39. Slow 1200mV 0C Model Hold: 'OP[0]'
 40. Slow 1200mV 0C Model Minimum Pulse Width: 'CLK'
 41. Slow 1200mV 0C Model Minimum Pulse Width: 'OP[0]'
 42. Slow 1200mV 0C Model Minimum Pulse Width: 'Clock_Divider:cd|clk_tmp'
 43. Setup Times
 44. Hold Times
 45. Clock to Output Times
 46. Minimum Clock to Output Times
 47. Propagation Delay
 48. Minimum Propagation Delay
 49. Slow 1200mV 0C Model Metastability Report
 50. Fast 1200mV 0C Model Setup Summary
 51. Fast 1200mV 0C Model Hold Summary
 52. Fast 1200mV 0C Model Recovery Summary
 53. Fast 1200mV 0C Model Removal Summary
 54. Fast 1200mV 0C Model Minimum Pulse Width Summary
 55. Fast 1200mV 0C Model Setup: 'OP[0]'
 56. Fast 1200mV 0C Model Setup: 'Clock_Divider:cd|clk_tmp'
 57. Fast 1200mV 0C Model Setup: 'CLK'
 58. Fast 1200mV 0C Model Hold: 'CLK'
 59. Fast 1200mV 0C Model Hold: 'Clock_Divider:cd|clk_tmp'
 60. Fast 1200mV 0C Model Hold: 'OP[0]'
 61. Fast 1200mV 0C Model Minimum Pulse Width: 'CLK'
 62. Fast 1200mV 0C Model Minimum Pulse Width: 'OP[0]'
 63. Fast 1200mV 0C Model Minimum Pulse Width: 'Clock_Divider:cd|clk_tmp'
 64. Setup Times
 65. Hold Times
 66. Clock to Output Times
 67. Minimum Clock to Output Times
 68. Propagation Delay
 69. Minimum Propagation Delay
 70. Fast 1200mV 0C Model Metastability Report
 71. Multicorner Timing Analysis Summary
 72. Setup Times
 73. Hold Times
 74. Clock to Output Times
 75. Minimum Clock to Output Times
 76. Progagation Delay
 77. Minimum Progagation Delay
 78. Board Trace Model Assignments
 79. Input Transition Times
 80. Signal Integrity Metrics (Slow 1200mv 0c Model)
 81. Signal Integrity Metrics (Slow 1200mv 85c Model)
 82. Signal Integrity Metrics (Fast 1200mv 0c Model)
 83. Setup Transfers
 84. Hold Transfers
 85. Report TCCS
 86. Report RSKM
 87. Unconstrained Paths
 88. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Lab3                                                              ;
; Device Family      ; Cyclone IV GX                                                     ;
; Device Name        ; EP4CGX15BF14C6                                                    ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Enabled                                                           ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 16     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                             ;
+--------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------+
; Clock Name               ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                      ;
+--------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------+
; CLK                      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK }                      ;
; Clock_Divider:cd|clk_tmp ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Clock_Divider:cd|clk_tmp } ;
; OP[0]                    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { OP[0] }                    ;
+--------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                      ;
+------------+-----------------+--------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name               ; Note                                                          ;
+------------+-----------------+--------------------------+---------------------------------------------------------------+
; 150.29 MHz ; 150.29 MHz      ; OP[0]                    ;                                                               ;
; 208.03 MHz ; 208.03 MHz      ; Clock_Divider:cd|clk_tmp ;                                                               ;
; 267.81 MHz ; 250.0 MHz       ; CLK                      ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+--------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+---------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary               ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; OP[0]                    ; -5.127 ; -5.127        ;
; Clock_Divider:cd|clk_tmp ; -3.807 ; -48.842       ;
; CLK                      ; -2.734 ; -40.132       ;
+--------------------------+--------+---------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; CLK                      ; -0.215 ; -0.215        ;
; Clock_Divider:cd|clk_tmp ; 0.581  ; 0.000         ;
; OP[0]                    ; 1.624  ; 0.000         ;
+--------------------------+--------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; CLK                      ; -3.000 ; -29.000       ;
; OP[0]                    ; -3.000 ; -3.000        ;
; Clock_Divider:cd|clk_tmp ; -1.000 ; -23.000       ;
+--------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'OP[0]'                                                                                                                                    ;
+--------+-------------------------------------+----------------------------------------+--------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                                ; Launch Clock             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+----------------------------------------+--------------------------+-------------+--------------+------------+------------+
; -5.127 ; Register_File:rf|register_arr[0][0] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; 0.500        ; 0.173      ; 4.909      ;
; -5.124 ; Register_File:rf|register_arr[2][0] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; 0.500        ; 0.173      ; 4.906      ;
; -5.090 ; Register_File:rf|register_arr[0][2] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; 0.500        ; 0.173      ; 4.872      ;
; -5.072 ; Register_File:rf|register_arr[1][0] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; 0.500        ; 0.173      ; 4.854      ;
; -5.066 ; Register_File:rf|register_arr[0][1] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; 0.500        ; 0.173      ; 4.848      ;
; -4.947 ; Register_File:rf|register_arr[1][2] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; 0.500        ; 0.173      ; 4.729      ;
; -4.943 ; Register_File:rf|register_arr[2][2] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; 0.500        ; 0.173      ; 4.725      ;
; -4.931 ; Register_File:rf|register_arr[3][2] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; 0.500        ; 0.173      ; 4.713      ;
; -4.924 ; Register_File:rf|register_arr[2][1] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; 0.500        ; 0.173      ; 4.706      ;
; -4.877 ; Register_File:rf|register_arr[3][0] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; 0.500        ; 0.173      ; 4.659      ;
; -4.863 ; Register_File:rf|register_arr[0][3] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; 0.500        ; 0.173      ; 4.645      ;
; -4.822 ; Register_File:rf|register_arr[3][1] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; 0.500        ; 0.173      ; 4.604      ;
; -4.530 ; Register_File:rf|register_arr[2][3] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; 0.500        ; 0.173      ; 4.312      ;
; -4.472 ; Register_File:rf|register_arr[1][1] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; 0.500        ; 0.173      ; 4.254      ;
; -4.398 ; Register_File:rf|register_arr[1][3] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; 0.500        ; 0.173      ; 4.180      ;
; -4.387 ; Register_File:rf|register_arr[3][3] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; 0.500        ; 0.173      ; 4.169      ;
; -2.827 ; OP[0]                               ; ALU:the_best_alu_in_kista|sub_overflow ; OP[0]                    ; OP[0]       ; 0.500        ; 2.502      ; 4.968      ;
; -2.527 ; OP[0]                               ; ALU:the_best_alu_in_kista|sub_overflow ; OP[0]                    ; OP[0]       ; 1.000        ; 2.502      ; 5.168      ;
+--------+-------------------------------------+----------------------------------------+--------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'Clock_Divider:cd|clk_tmp'                                                                                                                           ;
+--------+-------------------------------------+-------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                             ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+-------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; -3.807 ; Register_File:rf|register_arr[0][1] ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.065     ; 4.737      ;
; -3.760 ; Register_File:rf|register_arr[0][0] ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.065     ; 4.690      ;
; -3.757 ; Register_File:rf|register_arr[2][0] ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.065     ; 4.687      ;
; -3.739 ; Register_File:rf|register_arr[0][0] ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.065     ; 4.669      ;
; -3.736 ; Register_File:rf|register_arr[2][0] ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.065     ; 4.666      ;
; -3.723 ; Register_File:rf|register_arr[0][2] ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.065     ; 4.653      ;
; -3.705 ; Register_File:rf|register_arr[1][0] ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.065     ; 4.635      ;
; -3.699 ; Register_File:rf|register_arr[0][1] ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.065     ; 4.629      ;
; -3.687 ; Register_File:rf|register_arr[0][2] ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.065     ; 4.617      ;
; -3.684 ; Register_File:rf|register_arr[1][0] ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.065     ; 4.614      ;
; -3.665 ; Register_File:rf|register_arr[2][1] ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.065     ; 4.595      ;
; -3.580 ; Register_File:rf|register_arr[1][2] ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.065     ; 4.510      ;
; -3.576 ; Register_File:rf|register_arr[2][2] ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.065     ; 4.506      ;
; -3.564 ; Register_File:rf|register_arr[3][2] ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.065     ; 4.494      ;
; -3.563 ; Register_File:rf|register_arr[3][1] ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.065     ; 4.493      ;
; -3.557 ; Register_File:rf|register_arr[2][1] ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.065     ; 4.487      ;
; -3.544 ; Register_File:rf|register_arr[1][2] ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.065     ; 4.474      ;
; -3.540 ; Register_File:rf|register_arr[2][2] ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.065     ; 4.470      ;
; -3.528 ; Register_File:rf|register_arr[3][2] ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.065     ; 4.458      ;
; -3.510 ; Register_File:rf|register_arr[3][0] ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.065     ; 4.440      ;
; -3.496 ; Register_File:rf|register_arr[0][3] ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.065     ; 4.426      ;
; -3.489 ; Register_File:rf|register_arr[3][0] ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.065     ; 4.419      ;
; -3.460 ; Register_File:rf|register_arr[0][3] ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.065     ; 4.390      ;
; -3.455 ; Register_File:rf|register_arr[3][1] ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.065     ; 4.385      ;
; -3.453 ; Register_File:rf|register_arr[0][0] ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.250      ; 4.698      ;
; -3.450 ; Register_File:rf|register_arr[2][0] ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.250      ; 4.695      ;
; -3.416 ; Register_File:rf|register_arr[0][2] ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.250      ; 4.661      ;
; -3.398 ; Register_File:rf|register_arr[1][0] ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.250      ; 4.643      ;
; -3.392 ; Register_File:rf|register_arr[0][1] ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.250      ; 4.637      ;
; -3.273 ; Register_File:rf|register_arr[1][2] ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.250      ; 4.518      ;
; -3.271 ; Register_File:rf|register_arr[0][0] ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.065     ; 4.201      ;
; -3.269 ; Register_File:rf|register_arr[2][2] ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.250      ; 4.514      ;
; -3.268 ; Register_File:rf|register_arr[2][0] ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.065     ; 4.198      ;
; -3.257 ; Register_File:rf|register_arr[3][2] ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.250      ; 4.502      ;
; -3.250 ; Register_File:rf|register_arr[2][1] ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.250      ; 4.495      ;
; -3.234 ; Register_File:rf|register_arr[0][2] ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.065     ; 4.164      ;
; -3.226 ; Register_File:rf|register_arr[0][1] ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.065     ; 4.156      ;
; -3.216 ; Register_File:rf|register_arr[1][0] ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.065     ; 4.146      ;
; -3.210 ; Register_File:rf|register_arr[0][1] ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.065     ; 4.140      ;
; -3.203 ; Register_File:rf|register_arr[3][0] ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.250      ; 4.448      ;
; -3.189 ; Register_File:rf|register_arr[0][3] ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.250      ; 4.434      ;
; -3.163 ; Register_File:rf|register_arr[2][3] ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.065     ; 4.093      ;
; -3.154 ; Register_File:rf|register_arr[0][0] ; ALU:the_best_alu_in_kista|SUM[1]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.065     ; 4.084      ;
; -3.152 ; Register_File:rf|register_arr[1][1] ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.065     ; 4.082      ;
; -3.151 ; Register_File:rf|register_arr[2][0] ; ALU:the_best_alu_in_kista|SUM[1]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.065     ; 4.081      ;
; -3.149 ; Register_File:rf|register_arr[0][0] ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.065     ; 4.079      ;
; -3.148 ; Register_File:rf|register_arr[3][1] ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.250      ; 4.393      ;
; -3.146 ; Register_File:rf|register_arr[2][0] ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.065     ; 4.076      ;
; -3.127 ; Register_File:rf|register_arr[2][3] ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.065     ; 4.057      ;
; -3.105 ; Register_File:rf|register_arr[1][1] ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.065     ; 4.035      ;
; -3.099 ; Register_File:rf|register_arr[1][0] ; ALU:the_best_alu_in_kista|SUM[1]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.065     ; 4.029      ;
; -3.094 ; Register_File:rf|register_arr[1][0] ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.065     ; 4.024      ;
; -3.091 ; Register_File:rf|register_arr[1][2] ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.065     ; 4.021      ;
; -3.087 ; Register_File:rf|register_arr[2][2] ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.065     ; 4.017      ;
; -3.084 ; Register_File:rf|register_arr[2][1] ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.065     ; 4.014      ;
; -3.075 ; Register_File:rf|register_arr[3][2] ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.065     ; 4.005      ;
; -3.068 ; Register_File:rf|register_arr[2][1] ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.065     ; 3.998      ;
; -3.031 ; Register_File:rf|register_arr[0][0] ; ALU:the_best_alu_in_kista|SUM[0]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.065     ; 3.961      ;
; -3.031 ; Register_File:rf|register_arr[1][3] ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.065     ; 3.961      ;
; -3.021 ; Register_File:rf|register_arr[3][0] ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.065     ; 3.951      ;
; -3.020 ; Register_File:rf|register_arr[3][3] ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.065     ; 3.950      ;
; -3.007 ; Register_File:rf|register_arr[0][3] ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.065     ; 3.937      ;
; -2.995 ; Register_File:rf|register_arr[1][3] ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.065     ; 3.925      ;
; -2.994 ; Register_File:rf|register_arr[2][0] ; ALU:the_best_alu_in_kista|SUM[0]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.065     ; 3.924      ;
; -2.984 ; Register_File:rf|register_arr[3][3] ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.065     ; 3.914      ;
; -2.982 ; Register_File:rf|register_arr[3][1] ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.065     ; 3.912      ;
; -2.977 ; Register_File:rf|register_arr[1][0] ; ALU:the_best_alu_in_kista|SUM[0]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.065     ; 3.907      ;
; -2.966 ; Register_File:rf|register_arr[3][1] ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.065     ; 3.896      ;
; -2.904 ; Register_File:rf|register_arr[3][0] ; ALU:the_best_alu_in_kista|SUM[1]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.065     ; 3.834      ;
; -2.899 ; Register_File:rf|register_arr[3][0] ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.065     ; 3.829      ;
; -2.856 ; Register_File:rf|register_arr[2][3] ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.250      ; 4.101      ;
; -2.798 ; Register_File:rf|register_arr[1][1] ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.250      ; 4.043      ;
; -2.789 ; Register_File:rf|register_arr[0][1] ; ALU:the_best_alu_in_kista|SUM[1]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.065     ; 3.719      ;
; -2.784 ; Register_File:rf|register_arr[3][0] ; ALU:the_best_alu_in_kista|SUM[0]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.065     ; 3.714      ;
; -2.773 ; Register_File:rf|register_arr[0][2] ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.065     ; 3.703      ;
; -2.744 ; Register_File:rf|register_arr[2][2] ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.065     ; 3.674      ;
; -2.724 ; Register_File:rf|register_arr[1][3] ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.250      ; 3.969      ;
; -2.713 ; Register_File:rf|register_arr[3][3] ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.250      ; 3.958      ;
; -2.674 ; Register_File:rf|register_arr[2][3] ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.065     ; 3.604      ;
; -2.647 ; Register_File:rf|register_arr[2][1] ; ALU:the_best_alu_in_kista|SUM[1]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.065     ; 3.577      ;
; -2.616 ; Register_File:rf|register_arr[1][1] ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.065     ; 3.546      ;
; -2.592 ; Register_File:rf|register_arr[1][2] ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.065     ; 3.522      ;
; -2.571 ; Register_File:rf|register_arr[1][1] ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.065     ; 3.501      ;
; -2.566 ; Register_File:rf|register_arr[3][2] ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.065     ; 3.496      ;
; -2.545 ; Register_File:rf|register_arr[3][1] ; ALU:the_best_alu_in_kista|SUM[1]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.065     ; 3.475      ;
; -2.542 ; Register_File:rf|register_arr[1][3] ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.065     ; 3.472      ;
; -2.531 ; Register_File:rf|register_arr[3][3] ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.065     ; 3.461      ;
; -2.286 ; OP[0]                               ; ALU:the_best_alu_in_kista|Z_Flag    ; OP[0]                    ; Clock_Divider:cd|clk_tmp ; 0.500        ; 2.218      ; 4.989      ;
; -2.279 ; ALU:the_best_alu_in_kista|SUM[3]    ; Register_File:rf|register_arr[0][3] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.392     ; 2.882      ;
; -2.278 ; ALU:the_best_alu_in_kista|SUM[3]    ; Register_File:rf|register_arr[2][3] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.392     ; 2.881      ;
; -2.275 ; ALU:the_best_alu_in_kista|SUM[0]    ; Register_File:rf|register_arr[0][0] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.064     ; 3.206      ;
; -2.246 ; OP[0]                               ; ALU:the_best_alu_in_kista|O_Flag    ; OP[0]                    ; Clock_Divider:cd|clk_tmp ; 0.500        ; 2.218      ; 4.949      ;
; -2.190 ; Register_File:rf|register_arr[1][1] ; ALU:the_best_alu_in_kista|SUM[1]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.065     ; 3.120      ;
; -1.939 ; OP[0]                               ; ALU:the_best_alu_in_kista|SUM[3]    ; OP[0]                    ; Clock_Divider:cd|clk_tmp ; 0.500        ; 2.533      ; 4.957      ;
; -1.937 ; ALU:the_best_alu_in_kista|SUM[0]    ; Register_File:rf|register_arr[1][0] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.063     ; 2.869      ;
; -1.933 ; ALU:the_best_alu_in_kista|SUM[0]    ; Register_File:rf|register_arr[3][0] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.063     ; 2.865      ;
; -1.908 ; ALU:the_best_alu_in_kista|SUM[3]    ; Register_File:rf|register_arr[3][3] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.391     ; 2.512      ;
; -1.757 ; OP[0]                               ; ALU:the_best_alu_in_kista|N_Flag    ; OP[0]                    ; Clock_Divider:cd|clk_tmp ; 0.500        ; 2.218      ; 4.460      ;
; -1.702 ; OP[0]                               ; ALU:the_best_alu_in_kista|SUM[2]    ; OP[0]                    ; Clock_Divider:cd|clk_tmp ; 0.500        ; 2.218      ; 4.405      ;
; -1.653 ; OP[0]                               ; ALU:the_best_alu_in_kista|SUM[0]    ; OP[0]                    ; Clock_Divider:cd|clk_tmp ; 0.500        ; 2.218      ; 4.356      ;
+--------+-------------------------------------+-------------------------------------+--------------------------+--------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLK'                                                                                                         ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; -2.734 ; Clock_Divider:cd|counter[8]  ; Clock_Divider:cd|clk_tmp     ; CLK          ; CLK         ; 1.000        ; -0.064     ; 3.665      ;
; -2.613 ; Clock_Divider:cd|counter[1]  ; Clock_Divider:cd|clk_tmp     ; CLK          ; CLK         ; 1.000        ; -0.064     ; 3.544      ;
; -2.610 ; Clock_Divider:cd|counter[3]  ; Clock_Divider:cd|clk_tmp     ; CLK          ; CLK         ; 1.000        ; -0.064     ; 3.541      ;
; -2.595 ; Clock_Divider:cd|counter[5]  ; Clock_Divider:cd|clk_tmp     ; CLK          ; CLK         ; 1.000        ; -0.064     ; 3.526      ;
; -2.590 ; Clock_Divider:cd|counter[7]  ; Clock_Divider:cd|clk_tmp     ; CLK          ; CLK         ; 1.000        ; -0.064     ; 3.521      ;
; -2.582 ; Clock_Divider:cd|counter[4]  ; Clock_Divider:cd|clk_tmp     ; CLK          ; CLK         ; 1.000        ; -0.064     ; 3.513      ;
; -2.574 ; Clock_Divider:cd|counter[10] ; Clock_Divider:cd|clk_tmp     ; CLK          ; CLK         ; 1.000        ; -0.064     ; 3.505      ;
; -2.440 ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|clk_tmp     ; CLK          ; CLK         ; 1.000        ; -0.064     ; 3.371      ;
; -2.425 ; Clock_Divider:cd|counter[9]  ; Clock_Divider:cd|clk_tmp     ; CLK          ; CLK         ; 1.000        ; -0.064     ; 3.356      ;
; -2.387 ; Clock_Divider:cd|counter[6]  ; Clock_Divider:cd|clk_tmp     ; CLK          ; CLK         ; 1.000        ; -0.064     ; 3.318      ;
; -2.355 ; Clock_Divider:cd|counter[12] ; Clock_Divider:cd|clk_tmp     ; CLK          ; CLK         ; 1.000        ; -0.065     ; 3.285      ;
; -2.344 ; Clock_Divider:cd|counter[14] ; Clock_Divider:cd|clk_tmp     ; CLK          ; CLK         ; 1.000        ; -0.065     ; 3.274      ;
; -2.343 ; Clock_Divider:cd|counter[11] ; Clock_Divider:cd|clk_tmp     ; CLK          ; CLK         ; 1.000        ; -0.065     ; 3.273      ;
; -2.333 ; Clock_Divider:cd|counter[2]  ; Clock_Divider:cd|clk_tmp     ; CLK          ; CLK         ; 1.000        ; -0.064     ; 3.264      ;
; -2.304 ; Clock_Divider:cd|counter[1]  ; Clock_Divider:cd|counter[22] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 3.235      ;
; -2.224 ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|counter[22] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 3.155      ;
; -2.213 ; Clock_Divider:cd|counter[13] ; Clock_Divider:cd|clk_tmp     ; CLK          ; CLK         ; 1.000        ; -0.065     ; 3.143      ;
; -2.191 ; Clock_Divider:cd|counter[3]  ; Clock_Divider:cd|counter[22] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 3.122      ;
; -2.159 ; Clock_Divider:cd|counter[15] ; Clock_Divider:cd|clk_tmp     ; CLK          ; CLK         ; 1.000        ; -0.064     ; 3.090      ;
; -2.115 ; Clock_Divider:cd|counter[17] ; Clock_Divider:cd|clk_tmp     ; CLK          ; CLK         ; 1.000        ; -0.064     ; 3.046      ;
; -2.107 ; Clock_Divider:cd|counter[2]  ; Clock_Divider:cd|counter[22] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 3.038      ;
; -2.098 ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|counter[19] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 3.029      ;
; -2.085 ; Clock_Divider:cd|counter[5]  ; Clock_Divider:cd|counter[22] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 3.016      ;
; -2.077 ; Clock_Divider:cd|counter[21] ; Clock_Divider:cd|clk_tmp     ; CLK          ; CLK         ; 1.000        ; -0.064     ; 3.008      ;
; -2.063 ; Clock_Divider:cd|counter[1]  ; Clock_Divider:cd|counter[19] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.994      ;
; -2.051 ; Clock_Divider:cd|counter[11] ; Clock_Divider:cd|counter[22] ; CLK          ; CLK         ; 1.000        ; -0.065     ; 2.981      ;
; -2.046 ; Clock_Divider:cd|counter[8]  ; Clock_Divider:cd|counter[18] ; CLK          ; CLK         ; 1.000        ; -0.065     ; 2.976      ;
; -2.046 ; Clock_Divider:cd|counter[8]  ; Clock_Divider:cd|counter[20] ; CLK          ; CLK         ; 1.000        ; -0.065     ; 2.976      ;
; -2.046 ; Clock_Divider:cd|counter[8]  ; Clock_Divider:cd|counter[21] ; CLK          ; CLK         ; 1.000        ; -0.065     ; 2.976      ;
; -2.044 ; Clock_Divider:cd|counter[8]  ; Clock_Divider:cd|counter[6]  ; CLK          ; CLK         ; 1.000        ; -0.065     ; 2.974      ;
; -2.043 ; Clock_Divider:cd|counter[8]  ; Clock_Divider:cd|counter[0]  ; CLK          ; CLK         ; 1.000        ; -0.065     ; 2.973      ;
; -2.024 ; Clock_Divider:cd|counter[18] ; Clock_Divider:cd|clk_tmp     ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.955      ;
; -2.015 ; Clock_Divider:cd|counter[23] ; Clock_Divider:cd|clk_tmp     ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.946      ;
; -2.007 ; Clock_Divider:cd|counter[19] ; Clock_Divider:cd|clk_tmp     ; CLK          ; CLK         ; 1.000        ; -0.065     ; 2.937      ;
; -2.001 ; Clock_Divider:cd|counter[16] ; Clock_Divider:cd|clk_tmp     ; CLK          ; CLK         ; 1.000        ; -0.065     ; 2.931      ;
; -2.000 ; Clock_Divider:cd|counter[22] ; Clock_Divider:cd|clk_tmp     ; CLK          ; CLK         ; 1.000        ; -0.065     ; 2.930      ;
; -1.992 ; Clock_Divider:cd|counter[4]  ; Clock_Divider:cd|counter[22] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.923      ;
; -1.985 ; Clock_Divider:cd|counter[1]  ; Clock_Divider:cd|counter[16] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.916      ;
; -1.980 ; Clock_Divider:cd|counter[1]  ; Clock_Divider:cd|counter[14] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.911      ;
; -1.980 ; Clock_Divider:cd|counter[2]  ; Clock_Divider:cd|counter[19] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.911      ;
; -1.967 ; Clock_Divider:cd|counter[8]  ; Clock_Divider:cd|counter[13] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.898      ;
; -1.961 ; Clock_Divider:cd|counter[1]  ; Clock_Divider:cd|counter[24] ; CLK          ; CLK         ; 1.000        ; 0.283      ; 3.239      ;
; -1.956 ; Clock_Divider:cd|counter[7]  ; Clock_Divider:cd|counter[22] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.887      ;
; -1.950 ; Clock_Divider:cd|counter[3]  ; Clock_Divider:cd|counter[19] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.881      ;
; -1.939 ; Clock_Divider:cd|counter[8]  ; Clock_Divider:cd|counter[19] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.870      ;
; -1.927 ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|counter[21] ; CLK          ; CLK         ; 1.000        ; -0.065     ; 2.857      ;
; -1.925 ; Clock_Divider:cd|counter[1]  ; Clock_Divider:cd|counter[18] ; CLK          ; CLK         ; 1.000        ; -0.065     ; 2.855      ;
; -1.925 ; Clock_Divider:cd|counter[1]  ; Clock_Divider:cd|counter[20] ; CLK          ; CLK         ; 1.000        ; -0.065     ; 2.855      ;
; -1.925 ; Clock_Divider:cd|counter[1]  ; Clock_Divider:cd|counter[21] ; CLK          ; CLK         ; 1.000        ; -0.065     ; 2.855      ;
; -1.923 ; Clock_Divider:cd|counter[1]  ; Clock_Divider:cd|counter[6]  ; CLK          ; CLK         ; 1.000        ; -0.065     ; 2.853      ;
; -1.922 ; Clock_Divider:cd|counter[5]  ; Clock_Divider:cd|counter[18] ; CLK          ; CLK         ; 1.000        ; -0.065     ; 2.852      ;
; -1.922 ; Clock_Divider:cd|counter[5]  ; Clock_Divider:cd|counter[20] ; CLK          ; CLK         ; 1.000        ; -0.065     ; 2.852      ;
; -1.922 ; Clock_Divider:cd|counter[5]  ; Clock_Divider:cd|counter[21] ; CLK          ; CLK         ; 1.000        ; -0.065     ; 2.852      ;
; -1.922 ; Clock_Divider:cd|counter[1]  ; Clock_Divider:cd|counter[0]  ; CLK          ; CLK         ; 1.000        ; -0.065     ; 2.852      ;
; -1.920 ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|counter[11] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.851      ;
; -1.920 ; Clock_Divider:cd|counter[5]  ; Clock_Divider:cd|counter[6]  ; CLK          ; CLK         ; 1.000        ; -0.065     ; 2.850      ;
; -1.919 ; Clock_Divider:cd|counter[5]  ; Clock_Divider:cd|counter[0]  ; CLK          ; CLK         ; 1.000        ; -0.065     ; 2.849      ;
; -1.919 ; Clock_Divider:cd|counter[3]  ; Clock_Divider:cd|counter[18] ; CLK          ; CLK         ; 1.000        ; -0.065     ; 2.849      ;
; -1.919 ; Clock_Divider:cd|counter[3]  ; Clock_Divider:cd|counter[20] ; CLK          ; CLK         ; 1.000        ; -0.065     ; 2.849      ;
; -1.919 ; Clock_Divider:cd|counter[3]  ; Clock_Divider:cd|counter[21] ; CLK          ; CLK         ; 1.000        ; -0.065     ; 2.849      ;
; -1.917 ; Clock_Divider:cd|counter[3]  ; Clock_Divider:cd|counter[6]  ; CLK          ; CLK         ; 1.000        ; -0.065     ; 2.847      ;
; -1.917 ; Clock_Divider:cd|counter[7]  ; Clock_Divider:cd|counter[18] ; CLK          ; CLK         ; 1.000        ; -0.065     ; 2.847      ;
; -1.917 ; Clock_Divider:cd|counter[7]  ; Clock_Divider:cd|counter[20] ; CLK          ; CLK         ; 1.000        ; -0.065     ; 2.847      ;
; -1.917 ; Clock_Divider:cd|counter[7]  ; Clock_Divider:cd|counter[21] ; CLK          ; CLK         ; 1.000        ; -0.065     ; 2.847      ;
; -1.916 ; Clock_Divider:cd|counter[3]  ; Clock_Divider:cd|counter[0]  ; CLK          ; CLK         ; 1.000        ; -0.065     ; 2.846      ;
; -1.915 ; Clock_Divider:cd|counter[7]  ; Clock_Divider:cd|counter[6]  ; CLK          ; CLK         ; 1.000        ; -0.065     ; 2.845      ;
; -1.914 ; Clock_Divider:cd|counter[7]  ; Clock_Divider:cd|counter[0]  ; CLK          ; CLK         ; 1.000        ; -0.065     ; 2.844      ;
; -1.909 ; Clock_Divider:cd|counter[4]  ; Clock_Divider:cd|counter[18] ; CLK          ; CLK         ; 1.000        ; -0.065     ; 2.839      ;
; -1.909 ; Clock_Divider:cd|counter[4]  ; Clock_Divider:cd|counter[20] ; CLK          ; CLK         ; 1.000        ; -0.065     ; 2.839      ;
; -1.909 ; Clock_Divider:cd|counter[4]  ; Clock_Divider:cd|counter[21] ; CLK          ; CLK         ; 1.000        ; -0.065     ; 2.839      ;
; -1.909 ; Clock_Divider:cd|counter[1]  ; Clock_Divider:cd|counter[11] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.840      ;
; -1.907 ; Clock_Divider:cd|counter[4]  ; Clock_Divider:cd|counter[6]  ; CLK          ; CLK         ; 1.000        ; -0.065     ; 2.837      ;
; -1.906 ; Clock_Divider:cd|counter[4]  ; Clock_Divider:cd|counter[0]  ; CLK          ; CLK         ; 1.000        ; -0.065     ; 2.836      ;
; -1.905 ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|counter[16] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.836      ;
; -1.900 ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|counter[14] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.831      ;
; -1.889 ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|counter[13] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.820      ;
; -1.882 ; Clock_Divider:cd|counter[1]  ; Clock_Divider:cd|counter[12] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.813      ;
; -1.882 ; Clock_Divider:cd|counter[10] ; Clock_Divider:cd|counter[18] ; CLK          ; CLK         ; 1.000        ; -0.065     ; 2.812      ;
; -1.882 ; Clock_Divider:cd|counter[10] ; Clock_Divider:cd|counter[20] ; CLK          ; CLK         ; 1.000        ; -0.065     ; 2.812      ;
; -1.882 ; Clock_Divider:cd|counter[10] ; Clock_Divider:cd|counter[21] ; CLK          ; CLK         ; 1.000        ; -0.065     ; 2.812      ;
; -1.881 ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|counter[24] ; CLK          ; CLK         ; 1.000        ; 0.283      ; 3.159      ;
; -1.880 ; Clock_Divider:cd|counter[10] ; Clock_Divider:cd|counter[6]  ; CLK          ; CLK         ; 1.000        ; -0.065     ; 2.810      ;
; -1.879 ; Clock_Divider:cd|counter[10] ; Clock_Divider:cd|counter[0]  ; CLK          ; CLK         ; 1.000        ; -0.065     ; 2.809      ;
; -1.878 ; Clock_Divider:cd|counter[1]  ; Clock_Divider:cd|counter[13] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.809      ;
; -1.877 ; Clock_Divider:cd|counter[6]  ; Clock_Divider:cd|counter[22] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.808      ;
; -1.872 ; Clock_Divider:cd|counter[3]  ; Clock_Divider:cd|counter[16] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.803      ;
; -1.867 ; Clock_Divider:cd|counter[4]  ; Clock_Divider:cd|counter[19] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.798      ;
; -1.867 ; Clock_Divider:cd|counter[3]  ; Clock_Divider:cd|counter[14] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.798      ;
; -1.849 ; Clock_Divider:cd|counter[9]  ; Clock_Divider:cd|counter[22] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.780      ;
; -1.848 ; Clock_Divider:cd|counter[3]  ; Clock_Divider:cd|counter[24] ; CLK          ; CLK         ; 1.000        ; 0.283      ; 3.126      ;
; -1.844 ; Clock_Divider:cd|counter[5]  ; Clock_Divider:cd|counter[19] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.775      ;
; -1.843 ; Clock_Divider:cd|counter[3]  ; Clock_Divider:cd|counter[13] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.774      ;
; -1.841 ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|counter[20] ; CLK          ; CLK         ; 1.000        ; -0.065     ; 2.771      ;
; -1.834 ; Clock_Divider:cd|counter[5]  ; Clock_Divider:cd|counter[13] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.765      ;
; -1.829 ; Clock_Divider:cd|counter[7]  ; Clock_Divider:cd|counter[13] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.760      ;
; -1.822 ; Clock_Divider:cd|counter[24] ; Clock_Divider:cd|clk_tmp     ; CLK          ; CLK         ; 1.000        ; -0.426     ; 2.391      ;
; -1.821 ; Clock_Divider:cd|counter[4]  ; Clock_Divider:cd|counter[13] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.752      ;
; -1.810 ; Clock_Divider:cd|counter[11] ; Clock_Divider:cd|counter[19] ; CLK          ; CLK         ; 1.000        ; -0.065     ; 2.740      ;
; -1.809 ; Clock_Divider:cd|counter[2]  ; Clock_Divider:cd|counter[21] ; CLK          ; CLK         ; 1.000        ; -0.065     ; 2.739      ;
; -1.807 ; Clock_Divider:cd|counter[10] ; Clock_Divider:cd|counter[13] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.738      ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLK'                                                                                                                      ;
+--------+------------------------------+------------------------------+--------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+--------------------------+-------------+--------------+------------+------------+
; -0.215 ; Clock_Divider:cd|clk_tmp     ; Clock_Divider:cd|clk_tmp     ; Clock_Divider:cd|clk_tmp ; CLK         ; 0.000        ; 2.357      ; 2.528      ;
; 0.350  ; Clock_Divider:cd|clk_tmp     ; Clock_Divider:cd|clk_tmp     ; Clock_Divider:cd|clk_tmp ; CLK         ; -0.500       ; 2.357      ; 2.593      ;
; 0.559  ; Clock_Divider:cd|counter[2]  ; Clock_Divider:cd|counter[2]  ; CLK                      ; CLK         ; 0.000        ; 0.065      ; 0.781      ;
; 0.559  ; Clock_Divider:cd|counter[7]  ; Clock_Divider:cd|counter[7]  ; CLK                      ; CLK         ; 0.000        ; 0.065      ; 0.781      ;
; 0.560  ; Clock_Divider:cd|counter[1]  ; Clock_Divider:cd|counter[1]  ; CLK                      ; CLK         ; 0.000        ; 0.065      ; 0.782      ;
; 0.560  ; Clock_Divider:cd|counter[3]  ; Clock_Divider:cd|counter[3]  ; CLK                      ; CLK         ; 0.000        ; 0.065      ; 0.782      ;
; 0.562  ; Clock_Divider:cd|counter[4]  ; Clock_Divider:cd|counter[4]  ; CLK                      ; CLK         ; 0.000        ; 0.065      ; 0.784      ;
; 0.571  ; Clock_Divider:cd|counter[9]  ; Clock_Divider:cd|counter[9]  ; CLK                      ; CLK         ; 0.000        ; 0.065      ; 0.793      ;
; 0.571  ; Clock_Divider:cd|counter[15] ; Clock_Divider:cd|counter[15] ; CLK                      ; CLK         ; 0.000        ; 0.065      ; 0.793      ;
; 0.572  ; Clock_Divider:cd|counter[5]  ; Clock_Divider:cd|counter[5]  ; CLK                      ; CLK         ; 0.000        ; 0.065      ; 0.794      ;
; 0.572  ; Clock_Divider:cd|counter[17] ; Clock_Divider:cd|counter[17] ; CLK                      ; CLK         ; 0.000        ; 0.065      ; 0.794      ;
; 0.572  ; Clock_Divider:cd|counter[23] ; Clock_Divider:cd|counter[23] ; CLK                      ; CLK         ; 0.000        ; 0.065      ; 0.794      ;
; 0.573  ; Clock_Divider:cd|counter[10] ; Clock_Divider:cd|counter[10] ; CLK                      ; CLK         ; 0.000        ; 0.065      ; 0.795      ;
; 0.574  ; Clock_Divider:cd|counter[8]  ; Clock_Divider:cd|counter[8]  ; CLK                      ; CLK         ; 0.000        ; 0.065      ; 0.796      ;
; 0.834  ; Clock_Divider:cd|counter[3]  ; Clock_Divider:cd|counter[4]  ; CLK                      ; CLK         ; 0.000        ; 0.065      ; 1.056      ;
; 0.834  ; Clock_Divider:cd|counter[7]  ; Clock_Divider:cd|counter[8]  ; CLK                      ; CLK         ; 0.000        ; 0.065      ; 1.056      ;
; 0.835  ; Clock_Divider:cd|counter[1]  ; Clock_Divider:cd|counter[2]  ; CLK                      ; CLK         ; 0.000        ; 0.065      ; 1.057      ;
; 0.846  ; Clock_Divider:cd|counter[9]  ; Clock_Divider:cd|counter[10] ; CLK                      ; CLK         ; 0.000        ; 0.065      ; 1.068      ;
; 0.847  ; Clock_Divider:cd|counter[2]  ; Clock_Divider:cd|counter[3]  ; CLK                      ; CLK         ; 0.000        ; 0.065      ; 1.069      ;
; 0.848  ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|counter[1]  ; CLK                      ; CLK         ; 0.000        ; 0.065      ; 1.070      ;
; 0.849  ; Clock_Divider:cd|counter[6]  ; Clock_Divider:cd|counter[7]  ; CLK                      ; CLK         ; 0.000        ; 0.065      ; 1.071      ;
; 0.849  ; Clock_Divider:cd|counter[4]  ; Clock_Divider:cd|counter[5]  ; CLK                      ; CLK         ; 0.000        ; 0.065      ; 1.071      ;
; 0.849  ; Clock_Divider:cd|counter[2]  ; Clock_Divider:cd|counter[4]  ; CLK                      ; CLK         ; 0.000        ; 0.065      ; 1.071      ;
; 0.850  ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|counter[2]  ; CLK                      ; CLK         ; 0.000        ; 0.065      ; 1.072      ;
; 0.851  ; Clock_Divider:cd|counter[6]  ; Clock_Divider:cd|counter[8]  ; CLK                      ; CLK         ; 0.000        ; 0.065      ; 1.073      ;
; 0.861  ; Clock_Divider:cd|counter[8]  ; Clock_Divider:cd|counter[9]  ; CLK                      ; CLK         ; 0.000        ; 0.065      ; 1.083      ;
; 0.863  ; Clock_Divider:cd|counter[21] ; Clock_Divider:cd|counter[21] ; CLK                      ; CLK         ; 0.000        ; 0.065      ; 1.085      ;
; 0.863  ; Clock_Divider:cd|counter[8]  ; Clock_Divider:cd|counter[10] ; CLK                      ; CLK         ; 0.000        ; 0.065      ; 1.085      ;
; 0.866  ; Clock_Divider:cd|counter[18] ; Clock_Divider:cd|counter[18] ; CLK                      ; CLK         ; 0.000        ; 0.065      ; 1.088      ;
; 0.866  ; Clock_Divider:cd|counter[20] ; Clock_Divider:cd|counter[20] ; CLK                      ; CLK         ; 0.000        ; 0.065      ; 1.088      ;
; 0.929  ; Clock_Divider:cd|counter[23] ; Clock_Divider:cd|counter[24] ; CLK                      ; CLK         ; 0.000        ; 0.427      ; 1.513      ;
; 0.944  ; Clock_Divider:cd|counter[3]  ; Clock_Divider:cd|counter[5]  ; CLK                      ; CLK         ; 0.000        ; 0.065      ; 1.166      ;
; 0.944  ; Clock_Divider:cd|counter[7]  ; Clock_Divider:cd|counter[9]  ; CLK                      ; CLK         ; 0.000        ; 0.065      ; 1.166      ;
; 0.945  ; Clock_Divider:cd|counter[1]  ; Clock_Divider:cd|counter[3]  ; CLK                      ; CLK         ; 0.000        ; 0.065      ; 1.167      ;
; 0.946  ; Clock_Divider:cd|counter[7]  ; Clock_Divider:cd|counter[10] ; CLK                      ; CLK         ; 0.000        ; 0.065      ; 1.168      ;
; 0.947  ; Clock_Divider:cd|counter[1]  ; Clock_Divider:cd|counter[4]  ; CLK                      ; CLK         ; 0.000        ; 0.065      ; 1.169      ;
; 0.955  ; Clock_Divider:cd|counter[24] ; Clock_Divider:cd|counter[24] ; CLK                      ; CLK         ; 0.000        ; 0.079      ; 1.191      ;
; 0.956  ; Clock_Divider:cd|counter[15] ; Clock_Divider:cd|counter[17] ; CLK                      ; CLK         ; 0.000        ; 0.065      ; 1.178      ;
; 0.956  ; Clock_Divider:cd|counter[5]  ; Clock_Divider:cd|counter[7]  ; CLK                      ; CLK         ; 0.000        ; 0.065      ; 1.178      ;
; 0.957  ; Clock_Divider:cd|counter[21] ; Clock_Divider:cd|counter[23] ; CLK                      ; CLK         ; 0.000        ; 0.065      ; 1.179      ;
; 0.958  ; Clock_Divider:cd|counter[5]  ; Clock_Divider:cd|counter[8]  ; CLK                      ; CLK         ; 0.000        ; 0.065      ; 1.180      ;
; 0.959  ; Clock_Divider:cd|counter[2]  ; Clock_Divider:cd|counter[5]  ; CLK                      ; CLK         ; 0.000        ; 0.065      ; 1.181      ;
; 0.960  ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|counter[3]  ; CLK                      ; CLK         ; 0.000        ; 0.065      ; 1.182      ;
; 0.961  ; Clock_Divider:cd|counter[6]  ; Clock_Divider:cd|counter[9]  ; CLK                      ; CLK         ; 0.000        ; 0.065      ; 1.183      ;
; 0.961  ; Clock_Divider:cd|counter[4]  ; Clock_Divider:cd|counter[7]  ; CLK                      ; CLK         ; 0.000        ; 0.065      ; 1.183      ;
; 0.962  ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|counter[4]  ; CLK                      ; CLK         ; 0.000        ; 0.065      ; 1.184      ;
; 0.963  ; Clock_Divider:cd|counter[6]  ; Clock_Divider:cd|counter[10] ; CLK                      ; CLK         ; 0.000        ; 0.065      ; 1.185      ;
; 0.963  ; Clock_Divider:cd|counter[4]  ; Clock_Divider:cd|counter[8]  ; CLK                      ; CLK         ; 0.000        ; 0.065      ; 1.185      ;
; 0.974  ; Clock_Divider:cd|counter[20] ; Clock_Divider:cd|counter[23] ; CLK                      ; CLK         ; 0.000        ; 0.065      ; 1.196      ;
; 0.985  ; Clock_Divider:cd|counter[22] ; Clock_Divider:cd|counter[23] ; CLK                      ; CLK         ; 0.000        ; 0.064      ; 1.206      ;
; 0.996  ; Clock_Divider:cd|counter[16] ; Clock_Divider:cd|counter[17] ; CLK                      ; CLK         ; 0.000        ; 0.064      ; 1.217      ;
; 1.008  ; Clock_Divider:cd|counter[14] ; Clock_Divider:cd|counter[15] ; CLK                      ; CLK         ; 0.000        ; 0.064      ; 1.229      ;
; 1.041  ; Clock_Divider:cd|counter[21] ; Clock_Divider:cd|counter[24] ; CLK                      ; CLK         ; 0.000        ; 0.427      ; 1.625      ;
; 1.056  ; Clock_Divider:cd|counter[3]  ; Clock_Divider:cd|counter[7]  ; CLK                      ; CLK         ; 0.000        ; 0.065      ; 1.278      ;
; 1.057  ; Clock_Divider:cd|counter[1]  ; Clock_Divider:cd|counter[5]  ; CLK                      ; CLK         ; 0.000        ; 0.065      ; 1.279      ;
; 1.058  ; Clock_Divider:cd|counter[3]  ; Clock_Divider:cd|counter[8]  ; CLK                      ; CLK         ; 0.000        ; 0.065      ; 1.280      ;
; 1.058  ; Clock_Divider:cd|counter[20] ; Clock_Divider:cd|counter[24] ; CLK                      ; CLK         ; 0.000        ; 0.427      ; 1.642      ;
; 1.068  ; Clock_Divider:cd|counter[5]  ; Clock_Divider:cd|counter[9]  ; CLK                      ; CLK         ; 0.000        ; 0.065      ; 1.290      ;
; 1.069  ; Clock_Divider:cd|counter[22] ; Clock_Divider:cd|counter[24] ; CLK                      ; CLK         ; 0.000        ; 0.426      ; 1.652      ;
; 1.070  ; Clock_Divider:cd|counter[5]  ; Clock_Divider:cd|counter[10] ; CLK                      ; CLK         ; 0.000        ; 0.065      ; 1.292      ;
; 1.071  ; Clock_Divider:cd|counter[2]  ; Clock_Divider:cd|counter[7]  ; CLK                      ; CLK         ; 0.000        ; 0.065      ; 1.293      ;
; 1.072  ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|counter[5]  ; CLK                      ; CLK         ; 0.000        ; 0.065      ; 1.294      ;
; 1.073  ; Clock_Divider:cd|counter[2]  ; Clock_Divider:cd|counter[8]  ; CLK                      ; CLK         ; 0.000        ; 0.065      ; 1.295      ;
; 1.073  ; Clock_Divider:cd|counter[4]  ; Clock_Divider:cd|counter[9]  ; CLK                      ; CLK         ; 0.000        ; 0.065      ; 1.295      ;
; 1.075  ; Clock_Divider:cd|counter[4]  ; Clock_Divider:cd|counter[10] ; CLK                      ; CLK         ; 0.000        ; 0.065      ; 1.297      ;
; 1.078  ; Clock_Divider:cd|counter[6]  ; Clock_Divider:cd|counter[6]  ; CLK                      ; CLK         ; 0.000        ; 0.065      ; 1.300      ;
; 1.079  ; Clock_Divider:cd|counter[13] ; Clock_Divider:cd|counter[15] ; CLK                      ; CLK         ; 0.000        ; 0.064      ; 1.300      ;
; 1.084  ; Clock_Divider:cd|counter[10] ; Clock_Divider:cd|counter[15] ; CLK                      ; CLK         ; 0.000        ; 0.065      ; 1.306      ;
; 1.086  ; Clock_Divider:cd|counter[18] ; Clock_Divider:cd|counter[23] ; CLK                      ; CLK         ; 0.000        ; 0.065      ; 1.308      ;
; 1.101  ; Clock_Divider:cd|counter[12] ; Clock_Divider:cd|counter[15] ; CLK                      ; CLK         ; 0.000        ; 0.064      ; 1.322      ;
; 1.120  ; Clock_Divider:cd|counter[14] ; Clock_Divider:cd|counter[17] ; CLK                      ; CLK         ; 0.000        ; 0.064      ; 1.341      ;
; 1.139  ; Clock_Divider:cd|counter[17] ; Clock_Divider:cd|counter[18] ; CLK                      ; CLK         ; 0.000        ; 0.065      ; 1.361      ;
; 1.154  ; Clock_Divider:cd|counter[20] ; Clock_Divider:cd|counter[21] ; CLK                      ; CLK         ; 0.000        ; 0.065      ; 1.376      ;
; 1.155  ; Clock_Divider:cd|counter[18] ; Clock_Divider:cd|counter[20] ; CLK                      ; CLK         ; 0.000        ; 0.065      ; 1.377      ;
; 1.168  ; Clock_Divider:cd|counter[3]  ; Clock_Divider:cd|counter[9]  ; CLK                      ; CLK         ; 0.000        ; 0.065      ; 1.390      ;
; 1.169  ; Clock_Divider:cd|counter[1]  ; Clock_Divider:cd|counter[7]  ; CLK                      ; CLK         ; 0.000        ; 0.065      ; 1.391      ;
; 1.170  ; Clock_Divider:cd|counter[18] ; Clock_Divider:cd|counter[24] ; CLK                      ; CLK         ; 0.000        ; 0.427      ; 1.754      ;
; 1.170  ; Clock_Divider:cd|counter[3]  ; Clock_Divider:cd|counter[10] ; CLK                      ; CLK         ; 0.000        ; 0.065      ; 1.392      ;
; 1.171  ; Clock_Divider:cd|counter[1]  ; Clock_Divider:cd|counter[8]  ; CLK                      ; CLK         ; 0.000        ; 0.065      ; 1.393      ;
; 1.180  ; Clock_Divider:cd|counter[9]  ; Clock_Divider:cd|counter[15] ; CLK                      ; CLK         ; 0.000        ; 0.065      ; 1.402      ;
; 1.181  ; Clock_Divider:cd|counter[17] ; Clock_Divider:cd|counter[23] ; CLK                      ; CLK         ; 0.000        ; 0.065      ; 1.403      ;
; 1.183  ; Clock_Divider:cd|counter[2]  ; Clock_Divider:cd|counter[9]  ; CLK                      ; CLK         ; 0.000        ; 0.065      ; 1.405      ;
; 1.184  ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|counter[7]  ; CLK                      ; CLK         ; 0.000        ; 0.065      ; 1.406      ;
; 1.185  ; Clock_Divider:cd|counter[2]  ; Clock_Divider:cd|counter[10] ; CLK                      ; CLK         ; 0.000        ; 0.065      ; 1.407      ;
; 1.186  ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|counter[8]  ; CLK                      ; CLK         ; 0.000        ; 0.065      ; 1.408      ;
; 1.191  ; Clock_Divider:cd|counter[13] ; Clock_Divider:cd|counter[17] ; CLK                      ; CLK         ; 0.000        ; 0.064      ; 1.412      ;
; 1.196  ; Clock_Divider:cd|counter[10] ; Clock_Divider:cd|counter[17] ; CLK                      ; CLK         ; 0.000        ; 0.065      ; 1.418      ;
; 1.197  ; Clock_Divider:cd|counter[8]  ; Clock_Divider:cd|counter[15] ; CLK                      ; CLK         ; 0.000        ; 0.065      ; 1.419      ;
; 1.213  ; Clock_Divider:cd|counter[12] ; Clock_Divider:cd|counter[17] ; CLK                      ; CLK         ; 0.000        ; 0.064      ; 1.434      ;
; 1.215  ; Clock_Divider:cd|counter[19] ; Clock_Divider:cd|counter[23] ; CLK                      ; CLK         ; 0.000        ; 0.064      ; 1.436      ;
; 1.232  ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|counter[0]  ; CLK                      ; CLK         ; 0.000        ; 0.065      ; 1.454      ;
; 1.232  ; Clock_Divider:cd|counter[22] ; Clock_Divider:cd|counter[22] ; CLK                      ; CLK         ; 0.000        ; 0.065      ; 1.454      ;
; 1.250  ; Clock_Divider:cd|counter[15] ; Clock_Divider:cd|counter[18] ; CLK                      ; CLK         ; 0.000        ; 0.065      ; 1.472      ;
; 1.250  ; Clock_Divider:cd|counter[17] ; Clock_Divider:cd|counter[20] ; CLK                      ; CLK         ; 0.000        ; 0.065      ; 1.472      ;
; 1.262  ; Clock_Divider:cd|counter[16] ; Clock_Divider:cd|counter[24] ; CLK                      ; CLK         ; 0.000        ; 0.426      ; 1.845      ;
; 1.263  ; Clock_Divider:cd|counter[19] ; Clock_Divider:cd|counter[24] ; CLK                      ; CLK         ; 0.000        ; 0.426      ; 1.846      ;
; 1.265  ; Clock_Divider:cd|counter[16] ; Clock_Divider:cd|counter[16] ; CLK                      ; CLK         ; 0.000        ; 0.065      ; 1.487      ;
; 1.265  ; Clock_Divider:cd|counter[17] ; Clock_Divider:cd|counter[24] ; CLK                      ; CLK         ; 0.000        ; 0.427      ; 1.849      ;
; 1.266  ; Clock_Divider:cd|counter[18] ; Clock_Divider:cd|counter[21] ; CLK                      ; CLK         ; 0.000        ; 0.065      ; 1.488      ;
; 1.280  ; Clock_Divider:cd|counter[24] ; Clock_Divider:cd|counter[16] ; CLK                      ; CLK         ; 0.000        ; -0.282     ; 1.155      ;
+--------+------------------------------+------------------------------+--------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'Clock_Divider:cd|clk_tmp'                                                                                                                              ;
+-------+----------------------------------------+-------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                             ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+-------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; 0.581 ; OP[0]                                  ; ALU:the_best_alu_in_kista|SUM[2]    ; OP[0]                    ; Clock_Divider:cd|clk_tmp ; 0.000        ; 2.328      ; 3.096      ;
; 0.582 ; OP[0]                                  ; ALU:the_best_alu_in_kista|SUM[0]    ; OP[0]                    ; Clock_Divider:cd|clk_tmp ; 0.000        ; 2.328      ; 3.097      ;
; 0.684 ; OP[0]                                  ; ALU:the_best_alu_in_kista|SUM[1]    ; OP[0]                    ; Clock_Divider:cd|clk_tmp ; 0.000        ; 2.328      ; 3.199      ;
; 0.820 ; OP[0]                                  ; ALU:the_best_alu_in_kista|N_Flag    ; OP[0]                    ; Clock_Divider:cd|clk_tmp ; 0.000        ; 2.328      ; 3.335      ;
; 0.847 ; ALU:the_best_alu_in_kista|sub_overflow ; ALU:the_best_alu_in_kista|O_Flag    ; OP[0]                    ; Clock_Divider:cd|clk_tmp ; -0.500       ; -0.174     ; 0.360      ;
; 0.966 ; OP[0]                                  ; ALU:the_best_alu_in_kista|SUM[3]    ; OP[0]                    ; Clock_Divider:cd|clk_tmp ; 0.000        ; 2.656      ; 3.809      ;
; 1.079 ; OP[0]                                  ; ALU:the_best_alu_in_kista|Z_Flag    ; OP[0]                    ; Clock_Divider:cd|clk_tmp ; 0.000        ; 2.328      ; 3.594      ;
; 1.109 ; ALU:the_best_alu_in_kista|SUM[1]       ; Register_File:rf|register_arr[0][1] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.065      ; 1.331      ;
; 1.251 ; OP[0]                                  ; ALU:the_best_alu_in_kista|O_Flag    ; OP[0]                    ; Clock_Divider:cd|clk_tmp ; 0.000        ; 2.328      ; 3.766      ;
; 1.298 ; OP[0]                                  ; ALU:the_best_alu_in_kista|SUM[0]    ; OP[0]                    ; Clock_Divider:cd|clk_tmp ; -0.500       ; 2.328      ; 3.313      ;
; 1.317 ; OP[0]                                  ; ALU:the_best_alu_in_kista|SUM[2]    ; OP[0]                    ; Clock_Divider:cd|clk_tmp ; -0.500       ; 2.328      ; 3.332      ;
; 1.408 ; OP[0]                                  ; ALU:the_best_alu_in_kista|SUM[1]    ; OP[0]                    ; Clock_Divider:cd|clk_tmp ; -0.500       ; 2.328      ; 3.423      ;
; 1.518 ; OP[0]                                  ; ALU:the_best_alu_in_kista|N_Flag    ; OP[0]                    ; Clock_Divider:cd|clk_tmp ; -0.500       ; 2.328      ; 3.533      ;
; 1.650 ; ALU:the_best_alu_in_kista|SUM[0]       ; Register_File:rf|register_arr[2][0] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.065      ; 1.872      ;
; 1.688 ; OP[0]                                  ; ALU:the_best_alu_in_kista|SUM[3]    ; OP[0]                    ; Clock_Divider:cd|clk_tmp ; -0.500       ; 2.656      ; 4.031      ;
; 1.723 ; Register_File:rf|register_arr[3][1]    ; ALU:the_best_alu_in_kista|SUM[1]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.063      ; 1.943      ;
; 1.731 ; ALU:the_best_alu_in_kista|SUM[1]       ; Register_File:rf|register_arr[1][1] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.065      ; 1.953      ;
; 1.733 ; ALU:the_best_alu_in_kista|SUM[1]       ; Register_File:rf|register_arr[3][1] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.065      ; 1.955      ;
; 1.804 ; OP[0]                                  ; ALU:the_best_alu_in_kista|Z_Flag    ; OP[0]                    ; Clock_Divider:cd|clk_tmp ; -0.500       ; 2.328      ; 3.819      ;
; 1.877 ; ALU:the_best_alu_in_kista|SUM[1]       ; Register_File:rf|register_arr[2][1] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.065      ; 2.099      ;
; 1.961 ; ALU:the_best_alu_in_kista|SUM[3]       ; Register_File:rf|register_arr[1][3] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; -0.250     ; 1.868      ;
; 1.962 ; OP[0]                                  ; ALU:the_best_alu_in_kista|O_Flag    ; OP[0]                    ; Clock_Divider:cd|clk_tmp ; -0.500       ; 2.328      ; 3.977      ;
; 1.971 ; Register_File:rf|register_arr[1][1]    ; ALU:the_best_alu_in_kista|SUM[1]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.063      ; 2.191      ;
; 2.010 ; ALU:the_best_alu_in_kista|SUM[2]       ; Register_File:rf|register_arr[2][2] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.065      ; 2.232      ;
; 2.052 ; ALU:the_best_alu_in_kista|SUM[2]       ; Register_File:rf|register_arr[0][2] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.065      ; 2.274      ;
; 2.065 ; ALU:the_best_alu_in_kista|SUM[2]       ; Register_File:rf|register_arr[1][2] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.065      ; 2.287      ;
; 2.067 ; ALU:the_best_alu_in_kista|SUM[2]       ; Register_File:rf|register_arr[3][2] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.065      ; 2.289      ;
; 2.118 ; Register_File:rf|register_arr[3][1]    ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.063      ; 2.338      ;
; 2.160 ; Register_File:rf|register_arr[2][1]    ; ALU:the_best_alu_in_kista|SUM[1]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.064      ; 2.381      ;
; 2.162 ; Register_File:rf|register_arr[3][0]    ; ALU:the_best_alu_in_kista|SUM[0]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.063      ; 2.382      ;
; 2.167 ; Register_File:rf|register_arr[2][0]    ; ALU:the_best_alu_in_kista|SUM[0]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.064      ; 2.388      ;
; 2.171 ; Register_File:rf|register_arr[3][3]    ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.063      ; 2.391      ;
; 2.172 ; Register_File:rf|register_arr[1][3]    ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.063      ; 2.392      ;
; 2.205 ; Register_File:rf|register_arr[3][3]    ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.063      ; 2.425      ;
; 2.206 ; Register_File:rf|register_arr[1][3]    ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.063      ; 2.426      ;
; 2.269 ; Register_File:rf|register_arr[0][1]    ; ALU:the_best_alu_in_kista|SUM[1]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.064      ; 2.490      ;
; 2.296 ; Register_File:rf|register_arr[0][3]    ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.064      ; 2.517      ;
; 2.300 ; Register_File:rf|register_arr[3][2]    ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.063      ; 2.520      ;
; 2.303 ; Register_File:rf|register_arr[2][2]    ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.063      ; 2.523      ;
; 2.309 ; Register_File:rf|register_arr[2][3]    ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.064      ; 2.530      ;
; 2.345 ; Register_File:rf|register_arr[0][0]    ; ALU:the_best_alu_in_kista|SUM[0]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.064      ; 2.566      ;
; 2.351 ; Register_File:rf|register_arr[3][3]    ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.391      ; 2.899      ;
; 2.352 ; Register_File:rf|register_arr[1][3]    ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.391      ; 2.900      ;
; 2.359 ; Register_File:rf|register_arr[1][0]    ; ALU:the_best_alu_in_kista|SUM[0]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.063      ; 2.579      ;
; 2.367 ; Register_File:rf|register_arr[1][1]    ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.063      ; 2.587      ;
; 2.369 ; Register_File:rf|register_arr[2][3]    ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.064      ; 2.590      ;
; 2.402 ; Register_File:rf|register_arr[0][3]    ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.064      ; 2.623      ;
; 2.405 ; ALU:the_best_alu_in_kista|SUM[0]       ; Register_File:rf|register_arr[3][0] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.065      ; 2.627      ;
; 2.408 ; ALU:the_best_alu_in_kista|SUM[0]       ; Register_File:rf|register_arr[1][0] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.065      ; 2.630      ;
; 2.419 ; ALU:the_best_alu_in_kista|SUM[3]       ; Register_File:rf|register_arr[3][3] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; -0.250     ; 2.326      ;
; 2.495 ; Register_File:rf|register_arr[1][2]    ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.063      ; 2.715      ;
; 2.515 ; Register_File:rf|register_arr[2][3]    ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.392      ; 3.064      ;
; 2.548 ; Register_File:rf|register_arr[0][3]    ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.392      ; 3.097      ;
; 2.555 ; Register_File:rf|register_arr[2][1]    ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.064      ; 2.776      ;
; 2.556 ; Register_File:rf|register_arr[0][2]    ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.063      ; 2.776      ;
; 2.560 ; Register_File:rf|register_arr[3][1]    ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.063      ; 2.780      ;
; 2.577 ; Register_File:rf|register_arr[3][1]    ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.063      ; 2.797      ;
; 2.632 ; Register_File:rf|register_arr[3][3]    ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.063      ; 2.852      ;
; 2.633 ; Register_File:rf|register_arr[1][3]    ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.063      ; 2.853      ;
; 2.664 ; Register_File:rf|register_arr[0][1]    ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.064      ; 2.885      ;
; 2.706 ; Register_File:rf|register_arr[3][1]    ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.391      ; 3.254      ;
; 2.719 ; Register_File:rf|register_arr[3][0]    ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.063      ; 2.939      ;
; 2.722 ; ALU:the_best_alu_in_kista|SUM[0]       ; Register_File:rf|register_arr[0][0] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.065      ; 2.944      ;
; 2.724 ; Register_File:rf|register_arr[2][0]    ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.064      ; 2.945      ;
; 2.784 ; Register_File:rf|register_arr[3][2]    ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.063      ; 3.004      ;
; 2.796 ; Register_File:rf|register_arr[1][1]    ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.063      ; 3.016      ;
; 2.796 ; Register_File:rf|register_arr[2][3]    ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.064      ; 3.017      ;
; 2.799 ; ALU:the_best_alu_in_kista|SUM[3]       ; Register_File:rf|register_arr[0][3] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; -0.250     ; 2.706      ;
; 2.799 ; ALU:the_best_alu_in_kista|SUM[3]       ; Register_File:rf|register_arr[2][3] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; -0.250     ; 2.706      ;
; 2.808 ; Register_File:rf|register_arr[1][1]    ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.063      ; 3.028      ;
; 2.827 ; Register_File:rf|register_arr[3][0]    ; ALU:the_best_alu_in_kista|SUM[1]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.063      ; 3.047      ;
; 2.829 ; Register_File:rf|register_arr[0][3]    ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.064      ; 3.050      ;
; 2.859 ; Register_File:rf|register_arr[3][2]    ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.063      ; 3.079      ;
; 2.862 ; Register_File:rf|register_arr[2][2]    ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.063      ; 3.082      ;
; 2.902 ; Register_File:rf|register_arr[0][0]    ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.064      ; 3.123      ;
; 2.916 ; Register_File:rf|register_arr[1][0]    ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.063      ; 3.136      ;
; 2.917 ; Register_File:rf|register_arr[3][0]    ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.063      ; 3.137      ;
; 2.921 ; Register_File:rf|register_arr[3][0]    ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.063      ; 3.141      ;
; 2.930 ; Register_File:rf|register_arr[3][2]    ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.391      ; 3.478      ;
; 2.942 ; Register_File:rf|register_arr[1][1]    ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.391      ; 3.490      ;
; 2.991 ; Register_File:rf|register_arr[3][1]    ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.063      ; 3.211      ;
; 3.001 ; Register_File:rf|register_arr[2][1]    ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.064      ; 3.222      ;
; 3.014 ; Register_File:rf|register_arr[2][1]    ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.064      ; 3.235      ;
; 3.034 ; Register_File:rf|register_arr[2][2]    ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.063      ; 3.254      ;
; 3.058 ; Register_File:rf|register_arr[1][2]    ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.063      ; 3.278      ;
; 3.062 ; Register_File:rf|register_arr[2][0]    ; ALU:the_best_alu_in_kista|SUM[1]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.064      ; 3.283      ;
; 3.063 ; Register_File:rf|register_arr[3][0]    ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.391      ; 3.611      ;
; 3.075 ; Register_File:rf|register_arr[1][2]    ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.063      ; 3.295      ;
; 3.110 ; Register_File:rf|register_arr[0][1]    ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.064      ; 3.331      ;
; 3.119 ; Register_File:rf|register_arr[1][0]    ; ALU:the_best_alu_in_kista|SUM[1]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.063      ; 3.339      ;
; 3.119 ; Register_File:rf|register_arr[0][2]    ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.063      ; 3.339      ;
; 3.123 ; Register_File:rf|register_arr[0][1]    ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.064      ; 3.344      ;
; 3.147 ; Register_File:rf|register_arr[2][1]    ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.392      ; 3.696      ;
; 3.147 ; Register_File:rf|register_arr[2][0]    ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.064      ; 3.368      ;
; 3.152 ; Register_File:rf|register_arr[2][0]    ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.064      ; 3.373      ;
; 3.180 ; Register_File:rf|register_arr[2][2]    ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.391      ; 3.728      ;
; 3.209 ; Register_File:rf|register_arr[1][0]    ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.063      ; 3.429      ;
; 3.209 ; Register_File:rf|register_arr[1][0]    ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.063      ; 3.429      ;
; 3.215 ; Register_File:rf|register_arr[3][2]    ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.063      ; 3.435      ;
; 3.221 ; Register_File:rf|register_arr[1][2]    ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.391      ; 3.769      ;
+-------+----------------------------------------+-------------------------------------+--------------------------+--------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'OP[0]'                                                                                                                                    ;
+-------+-------------------------------------+----------------------------------------+--------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                                ; Launch Clock             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+----------------------------------------+--------------------------+-------------+--------------+------------+------------+
; 1.624 ; OP[0]                               ; ALU:the_best_alu_in_kista|sub_overflow ; OP[0]                    ; OP[0]       ; 0.000        ; 2.585      ; 4.209      ;
; 1.910 ; OP[0]                               ; ALU:the_best_alu_in_kista|sub_overflow ; OP[0]                    ; OP[0]       ; -0.500       ; 2.585      ; 3.995      ;
; 2.469 ; Register_File:rf|register_arr[3][3] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; -0.500       ; 0.366      ; 2.365      ;
; 2.470 ; Register_File:rf|register_arr[1][3] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; -0.500       ; 0.366      ; 2.366      ;
; 2.633 ; Register_File:rf|register_arr[2][3] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; -0.500       ; 0.367      ; 2.530      ;
; 2.766 ; Register_File:rf|register_arr[0][3] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; -0.500       ; 0.367      ; 2.663      ;
; 3.544 ; Register_File:rf|register_arr[3][1] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; -0.500       ; 0.366      ; 3.440      ;
; 3.768 ; Register_File:rf|register_arr[3][2] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; -0.500       ; 0.366      ; 3.664      ;
; 3.780 ; Register_File:rf|register_arr[1][1] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; -0.500       ; 0.366      ; 3.676      ;
; 3.901 ; Register_File:rf|register_arr[3][0] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; -0.500       ; 0.366      ; 3.797      ;
; 3.985 ; Register_File:rf|register_arr[2][1] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; -0.500       ; 0.367      ; 3.882      ;
; 4.018 ; Register_File:rf|register_arr[2][2] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; -0.500       ; 0.366      ; 3.914      ;
; 4.059 ; Register_File:rf|register_arr[1][2] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; -0.500       ; 0.366      ; 3.955      ;
; 4.094 ; Register_File:rf|register_arr[0][1] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; -0.500       ; 0.367      ; 3.991      ;
; 4.136 ; Register_File:rf|register_arr[2][0] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; -0.500       ; 0.367      ; 4.033      ;
; 4.193 ; Register_File:rf|register_arr[1][0] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; -0.500       ; 0.366      ; 4.089      ;
; 4.232 ; Register_File:rf|register_arr[0][2] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; -0.500       ; 0.366      ; 4.128      ;
; 4.314 ; Register_File:rf|register_arr[0][0] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; -0.500       ; 0.367      ; 4.211      ;
+-------+-------------------------------------+----------------------------------------+--------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLK'                                                              ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; CLK   ; Rise       ; CLK                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Clock_Divider:cd|clk_tmp     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Clock_Divider:cd|counter[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Clock_Divider:cd|counter[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Clock_Divider:cd|counter[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Clock_Divider:cd|counter[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Clock_Divider:cd|counter[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Clock_Divider:cd|counter[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Clock_Divider:cd|counter[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Clock_Divider:cd|counter[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Clock_Divider:cd|counter[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Clock_Divider:cd|counter[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Clock_Divider:cd|counter[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Clock_Divider:cd|counter[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Clock_Divider:cd|counter[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Clock_Divider:cd|counter[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Clock_Divider:cd|counter[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Clock_Divider:cd|counter[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Clock_Divider:cd|counter[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Clock_Divider:cd|counter[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Clock_Divider:cd|counter[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Clock_Divider:cd|counter[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Clock_Divider:cd|counter[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Clock_Divider:cd|counter[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Clock_Divider:cd|counter[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Clock_Divider:cd|counter[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Clock_Divider:cd|counter[9]  ;
; 0.193  ; 0.377        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[24] ;
; 0.209  ; 0.393        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|clk_tmp     ;
; 0.209  ; 0.393        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[0]  ;
; 0.209  ; 0.393        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[10] ;
; 0.209  ; 0.393        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[11] ;
; 0.209  ; 0.393        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[12] ;
; 0.209  ; 0.393        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[13] ;
; 0.209  ; 0.393        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[14] ;
; 0.209  ; 0.393        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[15] ;
; 0.209  ; 0.393        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[16] ;
; 0.209  ; 0.393        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[17] ;
; 0.209  ; 0.393        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[18] ;
; 0.209  ; 0.393        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[19] ;
; 0.209  ; 0.393        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[1]  ;
; 0.209  ; 0.393        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[20] ;
; 0.209  ; 0.393        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[21] ;
; 0.209  ; 0.393        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[22] ;
; 0.209  ; 0.393        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[23] ;
; 0.209  ; 0.393        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[2]  ;
; 0.209  ; 0.393        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[3]  ;
; 0.209  ; 0.393        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[4]  ;
; 0.209  ; 0.393        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[5]  ;
; 0.209  ; 0.393        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[6]  ;
; 0.209  ; 0.393        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[7]  ;
; 0.209  ; 0.393        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[8]  ;
; 0.209  ; 0.393        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[9]  ;
; 0.326  ; 0.326        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~input|o                  ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~inputclkctrl|inclk[0]    ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~inputclkctrl|outclk      ;
; 0.354  ; 0.354        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[24]|clk           ;
; 0.369  ; 0.369        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|clk_tmp|clk               ;
; 0.369  ; 0.369        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[0]|clk            ;
; 0.369  ; 0.369        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[10]|clk           ;
; 0.369  ; 0.369        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[11]|clk           ;
; 0.369  ; 0.369        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[12]|clk           ;
; 0.369  ; 0.369        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[13]|clk           ;
; 0.369  ; 0.369        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[14]|clk           ;
; 0.369  ; 0.369        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[15]|clk           ;
; 0.369  ; 0.369        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[16]|clk           ;
; 0.369  ; 0.369        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[17]|clk           ;
; 0.369  ; 0.369        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[18]|clk           ;
; 0.369  ; 0.369        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[19]|clk           ;
; 0.369  ; 0.369        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[1]|clk            ;
; 0.369  ; 0.369        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[20]|clk           ;
; 0.369  ; 0.369        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[21]|clk           ;
; 0.369  ; 0.369        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[22]|clk           ;
; 0.369  ; 0.369        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[23]|clk           ;
; 0.369  ; 0.369        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[2]|clk            ;
; 0.369  ; 0.369        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[3]|clk            ;
; 0.369  ; 0.369        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[4]|clk            ;
; 0.369  ; 0.369        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[5]|clk            ;
; 0.369  ; 0.369        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[6]|clk            ;
; 0.369  ; 0.369        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[7]|clk            ;
; 0.369  ; 0.369        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[8]|clk            ;
; 0.369  ; 0.369        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[9]|clk            ;
; 0.390  ; 0.606        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|clk_tmp     ;
; 0.390  ; 0.606        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[0]  ;
; 0.390  ; 0.606        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[10] ;
; 0.390  ; 0.606        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[11] ;
; 0.390  ; 0.606        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[12] ;
; 0.390  ; 0.606        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[13] ;
; 0.390  ; 0.606        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[14] ;
; 0.390  ; 0.606        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[16] ;
; 0.390  ; 0.606        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[19] ;
; 0.390  ; 0.606        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[1]  ;
; 0.390  ; 0.606        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[22] ;
; 0.390  ; 0.606        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[2]  ;
; 0.390  ; 0.606        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[3]  ;
; 0.390  ; 0.606        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[4]  ;
; 0.390  ; 0.606        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[5]  ;
; 0.390  ; 0.606        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[6]  ;
; 0.390  ; 0.606        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[7]  ;
; 0.390  ; 0.606        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[8]  ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'OP[0]'                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; OP[0] ; Rise       ; OP[0]                                    ;
; 0.318  ; 0.318        ; 0.000          ; High Pulse Width ; OP[0] ; Fall       ; ALU:the_best_alu_in_kista|sub_overflow   ;
; 0.319  ; 0.319        ; 0.000          ; Low Pulse Width  ; OP[0] ; Rise       ; the_best_alu_in_kista|sub_overflow|datac ;
; 0.323  ; 0.323        ; 0.000          ; Low Pulse Width  ; OP[0] ; Rise       ; the_best_alu_in_kista|Equal0~0|datad     ;
; 0.326  ; 0.326        ; 0.000          ; Low Pulse Width  ; OP[0] ; Rise       ; OP[0]~input|o                            ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; OP[0] ; Rise       ; the_best_alu_in_kista|Equal0~0|combout   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; OP[0] ; Rise       ; OP[0]~input|i                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; OP[0] ; Rise       ; OP[0]~input|i                            ;
; 0.657  ; 0.657        ; 0.000          ; High Pulse Width ; OP[0] ; Rise       ; the_best_alu_in_kista|Equal0~0|combout   ;
; 0.674  ; 0.674        ; 0.000          ; High Pulse Width ; OP[0] ; Rise       ; OP[0]~input|o                            ;
; 0.677  ; 0.677        ; 0.000          ; High Pulse Width ; OP[0] ; Rise       ; the_best_alu_in_kista|Equal0~0|datad     ;
; 0.680  ; 0.680        ; 0.000          ; High Pulse Width ; OP[0] ; Rise       ; the_best_alu_in_kista|sub_overflow|datac ;
; 0.681  ; 0.681        ; 0.000          ; Low Pulse Width  ; OP[0] ; Fall       ; ALU:the_best_alu_in_kista|sub_overflow   ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'Clock_Divider:cd|clk_tmp'                                                                   ;
+--------+--------------+----------------+------------------+--------------------------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                    ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+--------------------------+------------+-------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|clk_tmp ; Rise       ; ALU:the_best_alu_in_kista|N_Flag    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|clk_tmp ; Rise       ; ALU:the_best_alu_in_kista|O_Flag    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|clk_tmp ; Rise       ; ALU:the_best_alu_in_kista|SUM[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|clk_tmp ; Rise       ; ALU:the_best_alu_in_kista|SUM[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|clk_tmp ; Rise       ; ALU:the_best_alu_in_kista|SUM[2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|clk_tmp ; Rise       ; ALU:the_best_alu_in_kista|SUM[3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|clk_tmp ; Rise       ; ALU:the_best_alu_in_kista|Z_Flag    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[0][0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[0][1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[0][2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[0][3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[1][0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[1][1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[1][2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[1][3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[2][0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[2][1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[2][2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[2][3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[3][0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[3][1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[3][2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[3][3] ;
; 0.280  ; 0.496        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; ALU:the_best_alu_in_kista|N_Flag    ;
; 0.280  ; 0.496        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; ALU:the_best_alu_in_kista|O_Flag    ;
; 0.280  ; 0.496        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; ALU:the_best_alu_in_kista|SUM[0]    ;
; 0.280  ; 0.496        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; ALU:the_best_alu_in_kista|SUM[1]    ;
; 0.280  ; 0.496        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; ALU:the_best_alu_in_kista|SUM[2]    ;
; 0.280  ; 0.496        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; ALU:the_best_alu_in_kista|Z_Flag    ;
; 0.280  ; 0.496        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[0][0] ;
; 0.280  ; 0.496        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[0][1] ;
; 0.280  ; 0.496        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[0][2] ;
; 0.280  ; 0.496        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[0][3] ;
; 0.280  ; 0.496        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[1][0] ;
; 0.280  ; 0.496        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[1][1] ;
; 0.280  ; 0.496        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[1][2] ;
; 0.280  ; 0.496        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[1][3] ;
; 0.280  ; 0.496        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[2][0] ;
; 0.280  ; 0.496        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[2][1] ;
; 0.280  ; 0.496        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[2][2] ;
; 0.280  ; 0.496        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[2][3] ;
; 0.280  ; 0.496        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[3][0] ;
; 0.280  ; 0.496        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[3][1] ;
; 0.280  ; 0.496        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[3][2] ;
; 0.280  ; 0.496        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[3][3] ;
; 0.284  ; 0.500        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; ALU:the_best_alu_in_kista|SUM[3]    ;
; 0.312  ; 0.496        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; ALU:the_best_alu_in_kista|SUM[3]    ;
; 0.317  ; 0.501        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; ALU:the_best_alu_in_kista|N_Flag    ;
; 0.317  ; 0.501        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; ALU:the_best_alu_in_kista|O_Flag    ;
; 0.317  ; 0.501        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; ALU:the_best_alu_in_kista|SUM[0]    ;
; 0.317  ; 0.501        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; ALU:the_best_alu_in_kista|SUM[1]    ;
; 0.317  ; 0.501        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; ALU:the_best_alu_in_kista|SUM[2]    ;
; 0.317  ; 0.501        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; ALU:the_best_alu_in_kista|Z_Flag    ;
; 0.317  ; 0.501        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[0][0] ;
; 0.317  ; 0.501        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[0][1] ;
; 0.317  ; 0.501        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[0][2] ;
; 0.317  ; 0.501        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[0][3] ;
; 0.317  ; 0.501        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[1][0] ;
; 0.317  ; 0.501        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[1][1] ;
; 0.317  ; 0.501        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[1][2] ;
; 0.317  ; 0.501        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[1][3] ;
; 0.317  ; 0.501        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[2][0] ;
; 0.317  ; 0.501        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[2][1] ;
; 0.317  ; 0.501        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[2][2] ;
; 0.317  ; 0.501        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[2][3] ;
; 0.317  ; 0.501        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[3][0] ;
; 0.317  ; 0.501        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[3][1] ;
; 0.317  ; 0.501        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[3][2] ;
; 0.317  ; 0.501        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[3][3] ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; cd|clk_tmp~clkctrl|inclk[0]         ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; cd|clk_tmp~clkctrl|outclk           ;
; 0.474  ; 0.474        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; the_best_alu_in_kista|SUM[3]|clk    ;
; 0.479  ; 0.479        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[0][0]|clk           ;
; 0.479  ; 0.479        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[0][1]|clk           ;
; 0.479  ; 0.479        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[0][2]|clk           ;
; 0.479  ; 0.479        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[0][3]|clk           ;
; 0.479  ; 0.479        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[1][0]|clk           ;
; 0.479  ; 0.479        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[1][1]|clk           ;
; 0.479  ; 0.479        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[1][2]|clk           ;
; 0.479  ; 0.479        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[1][3]|clk           ;
; 0.479  ; 0.479        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[2][0]|clk           ;
; 0.479  ; 0.479        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[2][1]|clk           ;
; 0.479  ; 0.479        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[2][2]|clk           ;
; 0.479  ; 0.479        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[2][3]|clk           ;
; 0.479  ; 0.479        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[3][0]|clk           ;
; 0.479  ; 0.479        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[3][1]|clk           ;
; 0.479  ; 0.479        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[3][2]|clk           ;
; 0.479  ; 0.479        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[3][3]|clk           ;
; 0.479  ; 0.479        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; the_best_alu_in_kista|N_Flag|clk    ;
; 0.479  ; 0.479        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; the_best_alu_in_kista|O_Flag|clk    ;
; 0.479  ; 0.479        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; the_best_alu_in_kista|SUM[0]|clk    ;
; 0.479  ; 0.479        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; the_best_alu_in_kista|SUM[1]|clk    ;
; 0.479  ; 0.479        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; the_best_alu_in_kista|SUM[2]|clk    ;
; 0.479  ; 0.479        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; the_best_alu_in_kista|Z_Flag|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; cd|clk_tmp|q                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; cd|clk_tmp|q                        ;
; 0.520  ; 0.520        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[0][0]|clk           ;
; 0.520  ; 0.520        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[0][1]|clk           ;
; 0.520  ; 0.520        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[0][2]|clk           ;
; 0.520  ; 0.520        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[0][3]|clk           ;
+--------+--------------+----------------+------------------+--------------------------+------------+-------------------------------------+


+-----------------------------------------------------------------------------------------------+
; Setup Times                                                                                   ;
+------------+--------------------------+-------+-------+------------+--------------------------+
; Data Port  ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+------------+--------------------------+-------+-------+------------+--------------------------+
; BypassA    ; Clock_Divider:cd|clk_tmp ; 5.922 ; 6.369 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; BypassB    ; Clock_Divider:cd|clk_tmp ; 5.998 ; 6.419 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; IE         ; Clock_Divider:cd|clk_tmp ; 3.619 ; 4.031 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; INPUT[*]   ; Clock_Divider:cd|clk_tmp ; 3.378 ; 3.863 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  INPUT[0]  ; Clock_Divider:cd|clk_tmp ; 3.274 ; 3.729 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  INPUT[1]  ; Clock_Divider:cd|clk_tmp ; 3.378 ; 3.855 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  INPUT[2]  ; Clock_Divider:cd|clk_tmp ; 3.013 ; 3.475 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  INPUT[3]  ; Clock_Divider:cd|clk_tmp ; 3.370 ; 3.863 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; OE         ; Clock_Divider:cd|clk_tmp ; 4.362 ; 4.857 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; OP[*]      ; Clock_Divider:cd|clk_tmp ; 2.742 ; 2.901 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OP[0]     ; Clock_Divider:cd|clk_tmp ; 2.580 ; 2.756 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OP[1]     ; Clock_Divider:cd|clk_tmp ; 2.609 ; 2.718 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OP[2]     ; Clock_Divider:cd|clk_tmp ; 2.742 ; 2.901 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; Offset[*]  ; Clock_Divider:cd|clk_tmp ; 5.655 ; 6.098 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  Offset[0] ; Clock_Divider:cd|clk_tmp ; 5.655 ; 6.098 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  Offset[1] ; Clock_Divider:cd|clk_tmp ; 3.481 ; 3.624 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  Offset[2] ; Clock_Divider:cd|clk_tmp ; 4.043 ; 4.164 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  Offset[3] ; Clock_Divider:cd|clk_tmp ; 4.929 ; 5.390 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; RA[*]      ; Clock_Divider:cd|clk_tmp ; 6.098 ; 6.580 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  RA[0]     ; Clock_Divider:cd|clk_tmp ; 5.671 ; 6.132 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  RA[1]     ; Clock_Divider:cd|clk_tmp ; 6.098 ; 6.580 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; RB[*]      ; Clock_Divider:cd|clk_tmp ; 6.065 ; 6.565 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  RB[0]     ; Clock_Divider:cd|clk_tmp ; 6.065 ; 6.565 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  RB[1]     ; Clock_Divider:cd|clk_tmp ; 5.798 ; 6.272 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; RESET      ; Clock_Divider:cd|clk_tmp ; 2.291 ; 2.353 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; ReadA      ; Clock_Divider:cd|clk_tmp ; 5.127 ; 5.643 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; ReadB      ; Clock_Divider:cd|clk_tmp ; 6.089 ; 6.573 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; WAddr[*]   ; Clock_Divider:cd|clk_tmp ; 3.428 ; 3.893 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  WAddr[0]  ; Clock_Divider:cd|clk_tmp ; 3.269 ; 3.727 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  WAddr[1]  ; Clock_Divider:cd|clk_tmp ; 3.428 ; 3.893 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; Write      ; Clock_Divider:cd|clk_tmp ; 2.982 ; 3.393 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; BypassA    ; OP[0]                    ; 6.733 ; 7.180 ; Fall       ; OP[0]                    ;
; BypassB    ; OP[0]                    ; 6.809 ; 7.230 ; Fall       ; OP[0]                    ;
; OP[*]      ; OP[0]                    ; 3.401 ; 3.527 ; Fall       ; OP[0]                    ;
;  OP[0]     ; OP[0]                    ; 3.327 ; 3.527 ; Fall       ; OP[0]                    ;
;  OP[1]     ; OP[0]                    ; 3.401 ; 3.485 ; Fall       ; OP[0]                    ;
;  OP[2]     ; OP[0]                    ; 3.327 ; 3.499 ; Fall       ; OP[0]                    ;
; Offset[*]  ; OP[0]                    ; 6.466 ; 6.909 ; Fall       ; OP[0]                    ;
;  Offset[0] ; OP[0]                    ; 6.466 ; 6.909 ; Fall       ; OP[0]                    ;
;  Offset[1] ; OP[0]                    ; 4.193 ; 4.327 ; Fall       ; OP[0]                    ;
;  Offset[2] ; OP[0]                    ; 4.854 ; 4.975 ; Fall       ; OP[0]                    ;
;  Offset[3] ; OP[0]                    ; 5.740 ; 6.201 ; Fall       ; OP[0]                    ;
; RA[*]      ; OP[0]                    ; 6.909 ; 7.391 ; Fall       ; OP[0]                    ;
;  RA[0]     ; OP[0]                    ; 6.482 ; 6.943 ; Fall       ; OP[0]                    ;
;  RA[1]     ; OP[0]                    ; 6.909 ; 7.391 ; Fall       ; OP[0]                    ;
; RB[*]      ; OP[0]                    ; 6.876 ; 7.376 ; Fall       ; OP[0]                    ;
;  RB[0]     ; OP[0]                    ; 6.876 ; 7.376 ; Fall       ; OP[0]                    ;
;  RB[1]     ; OP[0]                    ; 6.524 ; 6.997 ; Fall       ; OP[0]                    ;
; ReadA      ; OP[0]                    ; 5.830 ; 6.454 ; Fall       ; OP[0]                    ;
; ReadB      ; OP[0]                    ; 6.900 ; 7.384 ; Fall       ; OP[0]                    ;
+------------+--------------------------+-------+-------+------------+--------------------------+


+-------------------------------------------------------------------------------------------------+
; Hold Times                                                                                      ;
+------------+--------------------------+--------+--------+------------+--------------------------+
; Data Port  ; Clock Port               ; Rise   ; Fall   ; Clock Edge ; Clock Reference          ;
+------------+--------------------------+--------+--------+------------+--------------------------+
; BypassA    ; Clock_Divider:cd|clk_tmp ; -2.798 ; -3.257 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; BypassB    ; Clock_Divider:cd|clk_tmp ; -1.971 ; -2.378 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; IE         ; Clock_Divider:cd|clk_tmp ; -1.588 ; -2.018 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; INPUT[*]   ; Clock_Divider:cd|clk_tmp ; -1.746 ; -2.181 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  INPUT[0]  ; Clock_Divider:cd|clk_tmp ; -1.746 ; -2.181 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  INPUT[1]  ; Clock_Divider:cd|clk_tmp ; -2.147 ; -2.623 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  INPUT[2]  ; Clock_Divider:cd|clk_tmp ; -2.512 ; -2.963 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  INPUT[3]  ; Clock_Divider:cd|clk_tmp ; -2.058 ; -2.532 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; OE         ; Clock_Divider:cd|clk_tmp ; -3.050 ; -3.426 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; OP[*]      ; Clock_Divider:cd|clk_tmp ; 0.343  ; 0.198  ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OP[0]     ; Clock_Divider:cd|clk_tmp ; -0.611 ; -0.828 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OP[1]     ; Clock_Divider:cd|clk_tmp ; 0.210  ; 0.094  ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OP[2]     ; Clock_Divider:cd|clk_tmp ; 0.343  ; 0.198  ; Rise       ; Clock_Divider:cd|clk_tmp ;
; Offset[*]  ; Clock_Divider:cd|clk_tmp ; -1.178 ; -1.321 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  Offset[0] ; Clock_Divider:cd|clk_tmp ; -2.336 ; -2.779 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  Offset[1] ; Clock_Divider:cd|clk_tmp ; -1.178 ; -1.321 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  Offset[2] ; Clock_Divider:cd|clk_tmp ; -1.188 ; -1.338 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  Offset[3] ; Clock_Divider:cd|clk_tmp ; -2.865 ; -3.346 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; RA[*]      ; Clock_Divider:cd|clk_tmp ; -2.756 ; -3.168 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  RA[0]     ; Clock_Divider:cd|clk_tmp ; -2.756 ; -3.168 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  RA[1]     ; Clock_Divider:cd|clk_tmp ; -3.412 ; -3.858 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; RB[*]      ; Clock_Divider:cd|clk_tmp ; -3.000 ; -3.408 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  RB[0]     ; Clock_Divider:cd|clk_tmp ; -3.324 ; -3.746 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  RB[1]     ; Clock_Divider:cd|clk_tmp ; -3.000 ; -3.408 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; RESET      ; Clock_Divider:cd|clk_tmp ; -0.539 ; -0.604 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; ReadA      ; Clock_Divider:cd|clk_tmp ; -2.571 ; -2.970 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; ReadB      ; Clock_Divider:cd|clk_tmp ; -2.141 ; -2.582 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; WAddr[*]   ; Clock_Divider:cd|clk_tmp ; -2.503 ; -2.970 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  WAddr[0]  ; Clock_Divider:cd|clk_tmp ; -2.503 ; -2.970 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  WAddr[1]  ; Clock_Divider:cd|clk_tmp ; -2.708 ; -3.165 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; Write      ; Clock_Divider:cd|clk_tmp ; -2.276 ; -2.672 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; BypassA    ; OP[0]                    ; -2.672 ; -3.131 ; Fall       ; OP[0]                    ;
; BypassB    ; OP[0]                    ; -3.223 ; -3.648 ; Fall       ; OP[0]                    ;
; OP[*]      ; OP[0]                    ; -0.339 ; -0.476 ; Fall       ; OP[0]                    ;
;  OP[0]     ; OP[0]                    ; -1.410 ; -1.624 ; Fall       ; OP[0]                    ;
;  OP[1]     ; OP[0]                    ; -0.564 ; -0.659 ; Fall       ; OP[0]                    ;
;  OP[2]     ; OP[0]                    ; -0.339 ; -0.476 ; Fall       ; OP[0]                    ;
; Offset[*]  ; OP[0]                    ; -2.479 ; -2.698 ; Fall       ; OP[0]                    ;
;  Offset[0] ; OP[0]                    ; -4.447 ; -4.969 ; Fall       ; OP[0]                    ;
;  Offset[1] ; OP[0]                    ; -2.563 ; -2.790 ; Fall       ; OP[0]                    ;
;  Offset[2] ; OP[0]                    ; -2.479 ; -2.698 ; Fall       ; OP[0]                    ;
;  Offset[3] ; OP[0]                    ; -2.739 ; -3.234 ; Fall       ; OP[0]                    ;
; RA[*]      ; OP[0]                    ; -2.678 ; -3.076 ; Fall       ; OP[0]                    ;
;  RA[0]     ; OP[0]                    ; -2.678 ; -3.076 ; Fall       ; OP[0]                    ;
;  RA[1]     ; OP[0]                    ; -3.498 ; -3.946 ; Fall       ; OP[0]                    ;
; RB[*]      ; OP[0]                    ; -3.359 ; -3.807 ; Fall       ; OP[0]                    ;
;  RB[0]     ; OP[0]                    ; -3.359 ; -3.807 ; Fall       ; OP[0]                    ;
;  RB[1]     ; OP[0]                    ; -3.396 ; -3.841 ; Fall       ; OP[0]                    ;
; ReadA      ; OP[0]                    ; -2.476 ; -2.905 ; Fall       ; OP[0]                    ;
; ReadB      ; OP[0]                    ; -2.981 ; -3.415 ; Fall       ; OP[0]                    ;
+------------+--------------------------+--------+--------+------------+--------------------------+


+-----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                         ;
+------------+--------------------------+-------+-------+------------+--------------------------+
; Data Port  ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+------------+--------------------------+-------+-------+------------+--------------------------+
; CLK1HZ_po  ; Clock_Divider:cd|clk_tmp ; 4.470 ;       ; Rise       ; Clock_Divider:cd|clk_tmp ;
; N_Flag     ; Clock_Divider:cd|clk_tmp ; 6.914 ; 6.930 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; OUTPUT[*]  ; Clock_Divider:cd|clk_tmp ; 7.435 ; 7.420 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OUTPUT[0] ; Clock_Divider:cd|clk_tmp ; 6.645 ; 6.610 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OUTPUT[1] ; Clock_Divider:cd|clk_tmp ; 7.080 ; 7.073 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OUTPUT[2] ; Clock_Divider:cd|clk_tmp ; 6.191 ; 6.122 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OUTPUT[3] ; Clock_Divider:cd|clk_tmp ; 7.435 ; 7.420 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; O_Flag     ; Clock_Divider:cd|clk_tmp ; 5.940 ; 5.854 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; Z_Flag     ; Clock_Divider:cd|clk_tmp ; 6.886 ; 6.875 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; CLK1HZ_po  ; Clock_Divider:cd|clk_tmp ;       ; 4.469 ; Fall       ; Clock_Divider:cd|clk_tmp ;
+------------+--------------------------+-------+-------+------------+--------------------------+


+-----------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                 ;
+------------+--------------------------+-------+-------+------------+--------------------------+
; Data Port  ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+------------+--------------------------+-------+-------+------------+--------------------------+
; CLK1HZ_po  ; Clock_Divider:cd|clk_tmp ; 4.325 ;       ; Rise       ; Clock_Divider:cd|clk_tmp ;
; N_Flag     ; Clock_Divider:cd|clk_tmp ; 6.664 ; 6.676 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; OUTPUT[*]  ; Clock_Divider:cd|clk_tmp ; 5.963 ; 5.893 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OUTPUT[0] ; Clock_Divider:cd|clk_tmp ; 6.404 ; 6.368 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OUTPUT[1] ; Clock_Divider:cd|clk_tmp ; 6.850 ; 6.841 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OUTPUT[2] ; Clock_Divider:cd|clk_tmp ; 5.963 ; 5.893 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OUTPUT[3] ; Clock_Divider:cd|clk_tmp ; 7.163 ; 7.146 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; O_Flag     ; Clock_Divider:cd|clk_tmp ; 5.731 ; 5.645 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; Z_Flag     ; Clock_Divider:cd|clk_tmp ; 6.639 ; 6.624 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; CLK1HZ_po  ; Clock_Divider:cd|clk_tmp ;       ; 4.320 ; Fall       ; Clock_Divider:cd|clk_tmp ;
+------------+--------------------------+-------+-------+------------+--------------------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; OE         ; OUTPUT[0]   ; 6.491 ; 6.369 ; 6.905 ; 6.783 ;
; OE         ; OUTPUT[1]   ; 7.165 ; 7.069 ; 7.578 ; 7.482 ;
; OE         ; OUTPUT[2]   ; 6.319 ; 6.161 ; 6.732 ; 6.574 ;
; OE         ; OUTPUT[3]   ; 6.187 ; 6.065 ; 6.605 ; 6.483 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; OE         ; OUTPUT[0]   ; 6.273 ; 6.151 ; 6.674 ; 6.552 ;
; OE         ; OUTPUT[1]   ; 6.947 ; 6.851 ; 7.348 ; 7.252 ;
; OE         ; OUTPUT[2]   ; 6.101 ; 5.943 ; 6.502 ; 6.344 ;
; OE         ; OUTPUT[3]   ; 5.981 ; 5.859 ; 6.386 ; 6.264 ;
+------------+-------------+-------+-------+-------+-------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                       ;
+------------+-----------------+--------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name               ; Note                                                          ;
+------------+-----------------+--------------------------+---------------------------------------------------------------+
; 168.18 MHz ; 168.18 MHz      ; OP[0]                    ;                                                               ;
; 230.2 MHz  ; 230.2 MHz       ; Clock_Divider:cd|clk_tmp ;                                                               ;
; 296.3 MHz  ; 250.0 MHz       ; CLK                      ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+--------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; OP[0]                    ; -4.476 ; -4.476        ;
; Clock_Divider:cd|clk_tmp ; -3.344 ; -41.466       ;
; CLK                      ; -2.375 ; -32.891       ;
+--------------------------+--------+---------------+


+---------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                 ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; CLK                      ; -0.201 ; -0.201        ;
; Clock_Divider:cd|clk_tmp ; 0.589  ; 0.000         ;
; OP[0]                    ; 1.443  ; 0.000         ;
+--------------------------+--------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary  ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; CLK                      ; -3.000 ; -29.000       ;
; OP[0]                    ; -3.000 ; -3.000        ;
; Clock_Divider:cd|clk_tmp ; -1.000 ; -23.000       ;
+--------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'OP[0]'                                                                                                                                     ;
+--------+-------------------------------------+----------------------------------------+--------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                                ; Launch Clock             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+----------------------------------------+--------------------------+-------------+--------------+------------+------------+
; -4.476 ; Register_File:rf|register_arr[0][0] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; 0.500        ; 0.183      ; 4.362      ;
; -4.467 ; Register_File:rf|register_arr[2][0] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; 0.500        ; 0.183      ; 4.353      ;
; -4.456 ; Register_File:rf|register_arr[0][1] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; 0.500        ; 0.183      ; 4.342      ;
; -4.448 ; Register_File:rf|register_arr[1][0] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; 0.500        ; 0.183      ; 4.334      ;
; -4.443 ; Register_File:rf|register_arr[0][2] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; 0.500        ; 0.183      ; 4.329      ;
; -4.325 ; Register_File:rf|register_arr[2][1] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; 0.500        ; 0.183      ; 4.211      ;
; -4.315 ; Register_File:rf|register_arr[1][2] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; 0.500        ; 0.183      ; 4.201      ;
; -4.313 ; Register_File:rf|register_arr[2][2] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; 0.500        ; 0.183      ; 4.199      ;
; -4.305 ; Register_File:rf|register_arr[3][2] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; 0.500        ; 0.183      ; 4.191      ;
; -4.287 ; Register_File:rf|register_arr[0][3] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; 0.500        ; 0.183      ; 4.173      ;
; -4.255 ; Register_File:rf|register_arr[3][0] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; 0.500        ; 0.183      ; 4.141      ;
; -4.209 ; Register_File:rf|register_arr[3][1] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; 0.500        ; 0.183      ; 4.095      ;
; -3.985 ; Register_File:rf|register_arr[2][3] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; 0.500        ; 0.183      ; 3.871      ;
; -3.894 ; Register_File:rf|register_arr[1][1] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; 0.500        ; 0.183      ; 3.780      ;
; -3.834 ; Register_File:rf|register_arr[1][3] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; 0.500        ; 0.183      ; 3.720      ;
; -3.824 ; Register_File:rf|register_arr[3][3] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; 0.500        ; 0.183      ; 3.710      ;
; -2.473 ; OP[0]                               ; ALU:the_best_alu_in_kista|sub_overflow ; OP[0]                    ; OP[0]       ; 0.500        ; 2.267      ; 4.473      ;
; -2.131 ; OP[0]                               ; ALU:the_best_alu_in_kista|sub_overflow ; OP[0]                    ; OP[0]       ; 1.000        ; 2.267      ; 4.631      ;
+--------+-------------------------------------+----------------------------------------+--------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'Clock_Divider:cd|clk_tmp'                                                                                                                            ;
+--------+-------------------------------------+-------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                             ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+-------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; -3.344 ; Register_File:rf|register_arr[0][1] ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.058     ; 4.281      ;
; -3.224 ; Register_File:rf|register_arr[0][0] ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.058     ; 4.161      ;
; -3.217 ; Register_File:rf|register_arr[0][0] ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.058     ; 4.154      ;
; -3.215 ; Register_File:rf|register_arr[2][0] ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.058     ; 4.152      ;
; -3.213 ; Register_File:rf|register_arr[2][1] ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.058     ; 4.150      ;
; -3.208 ; Register_File:rf|register_arr[2][0] ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.058     ; 4.145      ;
; -3.204 ; Register_File:rf|register_arr[0][1] ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.058     ; 4.141      ;
; -3.196 ; Register_File:rf|register_arr[1][0] ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.058     ; 4.133      ;
; -3.191 ; Register_File:rf|register_arr[0][2] ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.058     ; 4.128      ;
; -3.189 ; Register_File:rf|register_arr[1][0] ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.058     ; 4.126      ;
; -3.179 ; Register_File:rf|register_arr[0][2] ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.058     ; 4.116      ;
; -3.097 ; Register_File:rf|register_arr[3][1] ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.058     ; 4.034      ;
; -3.073 ; Register_File:rf|register_arr[2][1] ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.058     ; 4.010      ;
; -3.063 ; Register_File:rf|register_arr[1][2] ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.058     ; 4.000      ;
; -3.061 ; Register_File:rf|register_arr[2][2] ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.058     ; 3.998      ;
; -3.053 ; Register_File:rf|register_arr[3][2] ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.058     ; 3.990      ;
; -3.051 ; Register_File:rf|register_arr[1][2] ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.058     ; 3.988      ;
; -3.049 ; Register_File:rf|register_arr[2][2] ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.058     ; 3.986      ;
; -3.041 ; Register_File:rf|register_arr[3][2] ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.058     ; 3.978      ;
; -3.035 ; Register_File:rf|register_arr[0][3] ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.058     ; 3.972      ;
; -3.023 ; Register_File:rf|register_arr[0][3] ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.058     ; 3.960      ;
; -3.003 ; Register_File:rf|register_arr[3][0] ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.058     ; 3.940      ;
; -2.996 ; Register_File:rf|register_arr[3][0] ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.058     ; 3.933      ;
; -2.957 ; Register_File:rf|register_arr[3][1] ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.058     ; 3.894      ;
; -2.949 ; Register_File:rf|register_arr[0][0] ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.229      ; 4.173      ;
; -2.940 ; Register_File:rf|register_arr[2][0] ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.229      ; 4.164      ;
; -2.929 ; Register_File:rf|register_arr[0][1] ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.229      ; 4.153      ;
; -2.921 ; Register_File:rf|register_arr[1][0] ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.229      ; 4.145      ;
; -2.916 ; Register_File:rf|register_arr[0][2] ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.229      ; 4.140      ;
; -2.814 ; Register_File:rf|register_arr[0][1] ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.058     ; 3.751      ;
; -2.799 ; Register_File:rf|register_arr[0][0] ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.058     ; 3.736      ;
; -2.798 ; Register_File:rf|register_arr[2][1] ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.229      ; 4.022      ;
; -2.790 ; Register_File:rf|register_arr[2][0] ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.058     ; 3.727      ;
; -2.788 ; Register_File:rf|register_arr[1][2] ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.229      ; 4.012      ;
; -2.786 ; Register_File:rf|register_arr[2][2] ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.229      ; 4.010      ;
; -2.779 ; Register_File:rf|register_arr[0][1] ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.058     ; 3.716      ;
; -2.778 ; Register_File:rf|register_arr[3][2] ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.229      ; 4.002      ;
; -2.771 ; Register_File:rf|register_arr[1][0] ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.058     ; 3.708      ;
; -2.766 ; Register_File:rf|register_arr[0][2] ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.058     ; 3.703      ;
; -2.760 ; Register_File:rf|register_arr[0][3] ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.229      ; 3.984      ;
; -2.744 ; Register_File:rf|register_arr[1][1] ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.058     ; 3.681      ;
; -2.733 ; Register_File:rf|register_arr[2][3] ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.058     ; 3.670      ;
; -2.728 ; Register_File:rf|register_arr[3][0] ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.229      ; 3.952      ;
; -2.721 ; Register_File:rf|register_arr[2][3] ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.058     ; 3.658      ;
; -2.713 ; Register_File:rf|register_arr[0][0] ; ALU:the_best_alu_in_kista|SUM[1]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.058     ; 3.650      ;
; -2.704 ; Register_File:rf|register_arr[2][0] ; ALU:the_best_alu_in_kista|SUM[1]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.058     ; 3.641      ;
; -2.687 ; Register_File:rf|register_arr[0][0] ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.058     ; 3.624      ;
; -2.685 ; Register_File:rf|register_arr[1][0] ; ALU:the_best_alu_in_kista|SUM[1]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.058     ; 3.622      ;
; -2.683 ; Register_File:rf|register_arr[2][1] ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.058     ; 3.620      ;
; -2.682 ; Register_File:rf|register_arr[3][1] ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.229      ; 3.906      ;
; -2.678 ; Register_File:rf|register_arr[2][0] ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.058     ; 3.615      ;
; -2.659 ; Register_File:rf|register_arr[1][0] ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.058     ; 3.596      ;
; -2.648 ; Register_File:rf|register_arr[2][1] ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.058     ; 3.585      ;
; -2.642 ; Register_File:rf|register_arr[1][1] ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.058     ; 3.579      ;
; -2.638 ; Register_File:rf|register_arr[1][2] ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.058     ; 3.575      ;
; -2.636 ; Register_File:rf|register_arr[2][2] ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.058     ; 3.573      ;
; -2.628 ; Register_File:rf|register_arr[3][2] ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.058     ; 3.565      ;
; -2.622 ; Register_File:rf|register_arr[0][0] ; ALU:the_best_alu_in_kista|SUM[0]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.058     ; 3.559      ;
; -2.610 ; Register_File:rf|register_arr[0][3] ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.058     ; 3.547      ;
; -2.582 ; Register_File:rf|register_arr[1][3] ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.058     ; 3.519      ;
; -2.578 ; Register_File:rf|register_arr[3][0] ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.058     ; 3.515      ;
; -2.574 ; Register_File:rf|register_arr[1][0] ; ALU:the_best_alu_in_kista|SUM[0]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.058     ; 3.511      ;
; -2.572 ; Register_File:rf|register_arr[3][3] ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.058     ; 3.509      ;
; -2.570 ; Register_File:rf|register_arr[1][3] ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.058     ; 3.507      ;
; -2.570 ; Register_File:rf|register_arr[2][0] ; ALU:the_best_alu_in_kista|SUM[0]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.058     ; 3.507      ;
; -2.567 ; Register_File:rf|register_arr[3][1] ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.058     ; 3.504      ;
; -2.560 ; Register_File:rf|register_arr[3][3] ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.058     ; 3.497      ;
; -2.532 ; Register_File:rf|register_arr[3][1] ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.058     ; 3.469      ;
; -2.492 ; Register_File:rf|register_arr[3][0] ; ALU:the_best_alu_in_kista|SUM[1]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.058     ; 3.429      ;
; -2.466 ; Register_File:rf|register_arr[3][0] ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.058     ; 3.403      ;
; -2.458 ; Register_File:rf|register_arr[2][3] ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.229      ; 3.682      ;
; -2.415 ; Register_File:rf|register_arr[0][1] ; ALU:the_best_alu_in_kista|SUM[1]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.058     ; 3.352      ;
; -2.389 ; Register_File:rf|register_arr[3][0] ; ALU:the_best_alu_in_kista|SUM[0]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.058     ; 3.326      ;
; -2.384 ; Register_File:rf|register_arr[0][2] ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.058     ; 3.321      ;
; -2.367 ; Register_File:rf|register_arr[1][1] ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.229      ; 3.591      ;
; -2.324 ; Register_File:rf|register_arr[2][2] ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.058     ; 3.261      ;
; -2.308 ; Register_File:rf|register_arr[2][3] ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.058     ; 3.245      ;
; -2.307 ; Register_File:rf|register_arr[1][3] ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.229      ; 3.531      ;
; -2.297 ; Register_File:rf|register_arr[3][3] ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.229      ; 3.521      ;
; -2.284 ; Register_File:rf|register_arr[2][1] ; ALU:the_best_alu_in_kista|SUM[1]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.058     ; 3.221      ;
; -2.229 ; Register_File:rf|register_arr[1][2] ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.058     ; 3.166      ;
; -2.217 ; Register_File:rf|register_arr[1][1] ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.058     ; 3.154      ;
; -2.214 ; Register_File:rf|register_arr[1][1] ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.058     ; 3.151      ;
; -2.200 ; Register_File:rf|register_arr[3][2] ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.058     ; 3.137      ;
; -2.157 ; Register_File:rf|register_arr[1][3] ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.058     ; 3.094      ;
; -2.147 ; Register_File:rf|register_arr[3][3] ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.058     ; 3.084      ;
; -2.147 ; Register_File:rf|register_arr[3][1] ; ALU:the_best_alu_in_kista|SUM[1]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.058     ; 3.084      ;
; -2.028 ; OP[0]                               ; ALU:the_best_alu_in_kista|Z_Flag    ; OP[0]                    ; Clock_Divider:cd|clk_tmp ; 0.500        ; 1.985      ; 4.498      ;
; -1.960 ; OP[0]                               ; ALU:the_best_alu_in_kista|O_Flag    ; OP[0]                    ; Clock_Divider:cd|clk_tmp ; 0.500        ; 1.985      ; 4.430      ;
; -1.947 ; ALU:the_best_alu_in_kista|SUM[3]    ; Register_File:rf|register_arr[0][3] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.355     ; 2.587      ;
; -1.947 ; ALU:the_best_alu_in_kista|SUM[3]    ; Register_File:rf|register_arr[2][3] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.355     ; 2.587      ;
; -1.926 ; ALU:the_best_alu_in_kista|SUM[0]    ; Register_File:rf|register_arr[0][0] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.056     ; 2.865      ;
; -1.824 ; Register_File:rf|register_arr[1][1] ; ALU:the_best_alu_in_kista|SUM[1]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.058     ; 2.761      ;
; -1.685 ; OP[0]                               ; ALU:the_best_alu_in_kista|SUM[3]    ; OP[0]                    ; Clock_Divider:cd|clk_tmp ; 0.500        ; 2.272      ; 4.442      ;
; -1.624 ; ALU:the_best_alu_in_kista|SUM[0]    ; Register_File:rf|register_arr[1][0] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.056     ; 2.563      ;
; -1.621 ; ALU:the_best_alu_in_kista|SUM[0]    ; Register_File:rf|register_arr[3][0] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.056     ; 2.560      ;
; -1.598 ; ALU:the_best_alu_in_kista|SUM[3]    ; Register_File:rf|register_arr[3][3] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.355     ; 2.238      ;
; -1.535 ; OP[0]                               ; ALU:the_best_alu_in_kista|N_Flag    ; OP[0]                    ; Clock_Divider:cd|clk_tmp ; 0.500        ; 1.985      ; 4.005      ;
; -1.498 ; OP[0]                               ; ALU:the_best_alu_in_kista|SUM[2]    ; OP[0]                    ; Clock_Divider:cd|clk_tmp ; 0.500        ; 1.985      ; 3.968      ;
; -1.450 ; OP[0]                               ; ALU:the_best_alu_in_kista|SUM[0]    ; OP[0]                    ; Clock_Divider:cd|clk_tmp ; 0.500        ; 1.985      ; 3.920      ;
+--------+-------------------------------------+-------------------------------------+--------------------------+--------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLK'                                                                                                          ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; -2.375 ; Clock_Divider:cd|counter[8]  ; Clock_Divider:cd|clk_tmp     ; CLK          ; CLK         ; 1.000        ; -0.057     ; 3.313      ;
; -2.281 ; Clock_Divider:cd|counter[5]  ; Clock_Divider:cd|clk_tmp     ; CLK          ; CLK         ; 1.000        ; -0.057     ; 3.219      ;
; -2.270 ; Clock_Divider:cd|counter[1]  ; Clock_Divider:cd|clk_tmp     ; CLK          ; CLK         ; 1.000        ; -0.057     ; 3.208      ;
; -2.269 ; Clock_Divider:cd|counter[7]  ; Clock_Divider:cd|clk_tmp     ; CLK          ; CLK         ; 1.000        ; -0.057     ; 3.207      ;
; -2.264 ; Clock_Divider:cd|counter[3]  ; Clock_Divider:cd|clk_tmp     ; CLK          ; CLK         ; 1.000        ; -0.057     ; 3.202      ;
; -2.261 ; Clock_Divider:cd|counter[4]  ; Clock_Divider:cd|clk_tmp     ; CLK          ; CLK         ; 1.000        ; -0.057     ; 3.199      ;
; -2.233 ; Clock_Divider:cd|counter[10] ; Clock_Divider:cd|clk_tmp     ; CLK          ; CLK         ; 1.000        ; -0.057     ; 3.171      ;
; -2.128 ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|clk_tmp     ; CLK          ; CLK         ; 1.000        ; -0.057     ; 3.066      ;
; -2.105 ; Clock_Divider:cd|counter[9]  ; Clock_Divider:cd|clk_tmp     ; CLK          ; CLK         ; 1.000        ; -0.057     ; 3.043      ;
; -2.045 ; Clock_Divider:cd|counter[6]  ; Clock_Divider:cd|clk_tmp     ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.983      ;
; -2.037 ; Clock_Divider:cd|counter[2]  ; Clock_Divider:cd|clk_tmp     ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.975      ;
; -2.017 ; Clock_Divider:cd|counter[12] ; Clock_Divider:cd|clk_tmp     ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.955      ;
; -2.006 ; Clock_Divider:cd|counter[11] ; Clock_Divider:cd|clk_tmp     ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.944      ;
; -2.006 ; Clock_Divider:cd|counter[14] ; Clock_Divider:cd|clk_tmp     ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.944      ;
; -1.909 ; Clock_Divider:cd|counter[1]  ; Clock_Divider:cd|counter[22] ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.847      ;
; -1.895 ; Clock_Divider:cd|counter[13] ; Clock_Divider:cd|clk_tmp     ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.833      ;
; -1.861 ; Clock_Divider:cd|counter[15] ; Clock_Divider:cd|clk_tmp     ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.799      ;
; -1.841 ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|counter[22] ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.779      ;
; -1.833 ; Clock_Divider:cd|counter[17] ; Clock_Divider:cd|clk_tmp     ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.771      ;
; -1.811 ; Clock_Divider:cd|counter[3]  ; Clock_Divider:cd|counter[22] ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.749      ;
; -1.783 ; Clock_Divider:cd|counter[21] ; Clock_Divider:cd|clk_tmp     ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.721      ;
; -1.758 ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|counter[19] ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.696      ;
; -1.747 ; Clock_Divider:cd|counter[8]  ; Clock_Divider:cd|counter[6]  ; CLK          ; CLK         ; 1.000        ; -0.058     ; 2.684      ;
; -1.747 ; Clock_Divider:cd|counter[8]  ; Clock_Divider:cd|counter[18] ; CLK          ; CLK         ; 1.000        ; -0.058     ; 2.684      ;
; -1.747 ; Clock_Divider:cd|counter[8]  ; Clock_Divider:cd|counter[20] ; CLK          ; CLK         ; 1.000        ; -0.058     ; 2.684      ;
; -1.747 ; Clock_Divider:cd|counter[8]  ; Clock_Divider:cd|counter[21] ; CLK          ; CLK         ; 1.000        ; -0.058     ; 2.684      ;
; -1.746 ; Clock_Divider:cd|counter[8]  ; Clock_Divider:cd|counter[0]  ; CLK          ; CLK         ; 1.000        ; -0.058     ; 2.683      ;
; -1.744 ; Clock_Divider:cd|counter[2]  ; Clock_Divider:cd|counter[22] ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.682      ;
; -1.744 ; Clock_Divider:cd|counter[23] ; Clock_Divider:cd|clk_tmp     ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.682      ;
; -1.726 ; Clock_Divider:cd|counter[18] ; Clock_Divider:cd|clk_tmp     ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.664      ;
; -1.720 ; Clock_Divider:cd|counter[5]  ; Clock_Divider:cd|counter[22] ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.658      ;
; -1.708 ; Clock_Divider:cd|counter[22] ; Clock_Divider:cd|clk_tmp     ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.646      ;
; -1.707 ; Clock_Divider:cd|counter[19] ; Clock_Divider:cd|clk_tmp     ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.645      ;
; -1.701 ; Clock_Divider:cd|counter[16] ; Clock_Divider:cd|clk_tmp     ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.639      ;
; -1.700 ; Clock_Divider:cd|counter[1]  ; Clock_Divider:cd|counter[19] ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.638      ;
; -1.699 ; Clock_Divider:cd|counter[11] ; Clock_Divider:cd|counter[22] ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.637      ;
; -1.664 ; Clock_Divider:cd|counter[5]  ; Clock_Divider:cd|counter[6]  ; CLK          ; CLK         ; 1.000        ; -0.058     ; 2.601      ;
; -1.664 ; Clock_Divider:cd|counter[5]  ; Clock_Divider:cd|counter[18] ; CLK          ; CLK         ; 1.000        ; -0.058     ; 2.601      ;
; -1.664 ; Clock_Divider:cd|counter[5]  ; Clock_Divider:cd|counter[20] ; CLK          ; CLK         ; 1.000        ; -0.058     ; 2.601      ;
; -1.664 ; Clock_Divider:cd|counter[5]  ; Clock_Divider:cd|counter[21] ; CLK          ; CLK         ; 1.000        ; -0.058     ; 2.601      ;
; -1.663 ; Clock_Divider:cd|counter[5]  ; Clock_Divider:cd|counter[0]  ; CLK          ; CLK         ; 1.000        ; -0.058     ; 2.600      ;
; -1.660 ; Clock_Divider:cd|counter[8]  ; Clock_Divider:cd|counter[13] ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.598      ;
; -1.657 ; Clock_Divider:cd|counter[2]  ; Clock_Divider:cd|counter[19] ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.595      ;
; -1.656 ; Clock_Divider:cd|counter[1]  ; Clock_Divider:cd|counter[14] ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.594      ;
; -1.653 ; Clock_Divider:cd|counter[1]  ; Clock_Divider:cd|counter[6]  ; CLK          ; CLK         ; 1.000        ; -0.058     ; 2.590      ;
; -1.653 ; Clock_Divider:cd|counter[1]  ; Clock_Divider:cd|counter[18] ; CLK          ; CLK         ; 1.000        ; -0.058     ; 2.590      ;
; -1.653 ; Clock_Divider:cd|counter[1]  ; Clock_Divider:cd|counter[20] ; CLK          ; CLK         ; 1.000        ; -0.058     ; 2.590      ;
; -1.653 ; Clock_Divider:cd|counter[1]  ; Clock_Divider:cd|counter[21] ; CLK          ; CLK         ; 1.000        ; -0.058     ; 2.590      ;
; -1.652 ; Clock_Divider:cd|counter[1]  ; Clock_Divider:cd|counter[0]  ; CLK          ; CLK         ; 1.000        ; -0.058     ; 2.589      ;
; -1.652 ; Clock_Divider:cd|counter[7]  ; Clock_Divider:cd|counter[6]  ; CLK          ; CLK         ; 1.000        ; -0.058     ; 2.589      ;
; -1.652 ; Clock_Divider:cd|counter[7]  ; Clock_Divider:cd|counter[18] ; CLK          ; CLK         ; 1.000        ; -0.058     ; 2.589      ;
; -1.652 ; Clock_Divider:cd|counter[7]  ; Clock_Divider:cd|counter[20] ; CLK          ; CLK         ; 1.000        ; -0.058     ; 2.589      ;
; -1.652 ; Clock_Divider:cd|counter[7]  ; Clock_Divider:cd|counter[21] ; CLK          ; CLK         ; 1.000        ; -0.058     ; 2.589      ;
; -1.651 ; Clock_Divider:cd|counter[7]  ; Clock_Divider:cd|counter[0]  ; CLK          ; CLK         ; 1.000        ; -0.058     ; 2.588      ;
; -1.647 ; Clock_Divider:cd|counter[3]  ; Clock_Divider:cd|counter[6]  ; CLK          ; CLK         ; 1.000        ; -0.058     ; 2.584      ;
; -1.647 ; Clock_Divider:cd|counter[3]  ; Clock_Divider:cd|counter[18] ; CLK          ; CLK         ; 1.000        ; -0.058     ; 2.584      ;
; -1.647 ; Clock_Divider:cd|counter[3]  ; Clock_Divider:cd|counter[20] ; CLK          ; CLK         ; 1.000        ; -0.058     ; 2.584      ;
; -1.647 ; Clock_Divider:cd|counter[3]  ; Clock_Divider:cd|counter[21] ; CLK          ; CLK         ; 1.000        ; -0.058     ; 2.584      ;
; -1.646 ; Clock_Divider:cd|counter[3]  ; Clock_Divider:cd|counter[0]  ; CLK          ; CLK         ; 1.000        ; -0.058     ; 2.583      ;
; -1.644 ; Clock_Divider:cd|counter[4]  ; Clock_Divider:cd|counter[6]  ; CLK          ; CLK         ; 1.000        ; -0.058     ; 2.581      ;
; -1.644 ; Clock_Divider:cd|counter[4]  ; Clock_Divider:cd|counter[18] ; CLK          ; CLK         ; 1.000        ; -0.058     ; 2.581      ;
; -1.644 ; Clock_Divider:cd|counter[4]  ; Clock_Divider:cd|counter[20] ; CLK          ; CLK         ; 1.000        ; -0.058     ; 2.581      ;
; -1.644 ; Clock_Divider:cd|counter[4]  ; Clock_Divider:cd|counter[21] ; CLK          ; CLK         ; 1.000        ; -0.058     ; 2.581      ;
; -1.643 ; Clock_Divider:cd|counter[4]  ; Clock_Divider:cd|counter[0]  ; CLK          ; CLK         ; 1.000        ; -0.058     ; 2.580      ;
; -1.641 ; Clock_Divider:cd|counter[4]  ; Clock_Divider:cd|counter[22] ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.579      ;
; -1.632 ; Clock_Divider:cd|counter[8]  ; Clock_Divider:cd|counter[19] ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.570      ;
; -1.631 ; Clock_Divider:cd|counter[1]  ; Clock_Divider:cd|counter[16] ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.569      ;
; -1.608 ; Clock_Divider:cd|counter[1]  ; Clock_Divider:cd|counter[24] ; CLK          ; CLK         ; 1.000        ; 0.259      ; 2.862      ;
; -1.608 ; Clock_Divider:cd|counter[7]  ; Clock_Divider:cd|counter[22] ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.546      ;
; -1.605 ; Clock_Divider:cd|counter[10] ; Clock_Divider:cd|counter[6]  ; CLK          ; CLK         ; 1.000        ; -0.058     ; 2.542      ;
; -1.605 ; Clock_Divider:cd|counter[10] ; Clock_Divider:cd|counter[18] ; CLK          ; CLK         ; 1.000        ; -0.058     ; 2.542      ;
; -1.605 ; Clock_Divider:cd|counter[10] ; Clock_Divider:cd|counter[20] ; CLK          ; CLK         ; 1.000        ; -0.058     ; 2.542      ;
; -1.605 ; Clock_Divider:cd|counter[10] ; Clock_Divider:cd|counter[21] ; CLK          ; CLK         ; 1.000        ; -0.058     ; 2.542      ;
; -1.604 ; Clock_Divider:cd|counter[10] ; Clock_Divider:cd|counter[0]  ; CLK          ; CLK         ; 1.000        ; -0.058     ; 2.541      ;
; -1.602 ; Clock_Divider:cd|counter[3]  ; Clock_Divider:cd|counter[19] ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.540      ;
; -1.588 ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|counter[14] ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.526      ;
; -1.585 ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|counter[11] ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.523      ;
; -1.581 ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|counter[21] ; CLK          ; CLK         ; 1.000        ; -0.058     ; 2.518      ;
; -1.580 ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|counter[13] ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.518      ;
; -1.577 ; Clock_Divider:cd|counter[5]  ; Clock_Divider:cd|counter[13] ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.515      ;
; -1.567 ; Clock_Divider:cd|counter[1]  ; Clock_Divider:cd|counter[12] ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.505      ;
; -1.566 ; Clock_Divider:cd|counter[1]  ; Clock_Divider:cd|counter[13] ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.504      ;
; -1.565 ; Clock_Divider:cd|counter[7]  ; Clock_Divider:cd|counter[13] ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.503      ;
; -1.564 ; Clock_Divider:cd|counter[1]  ; Clock_Divider:cd|counter[11] ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.502      ;
; -1.563 ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|counter[16] ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.501      ;
; -1.560 ; Clock_Divider:cd|counter[4]  ; Clock_Divider:cd|counter[19] ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.498      ;
; -1.560 ; Clock_Divider:cd|counter[3]  ; Clock_Divider:cd|counter[13] ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.498      ;
; -1.558 ; Clock_Divider:cd|counter[3]  ; Clock_Divider:cd|counter[14] ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.496      ;
; -1.557 ; Clock_Divider:cd|counter[4]  ; Clock_Divider:cd|counter[13] ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.495      ;
; -1.555 ; Clock_Divider:cd|counter[24] ; Clock_Divider:cd|clk_tmp     ; CLK          ; CLK         ; 1.000        ; -0.387     ; 2.163      ;
; -1.543 ; Clock_Divider:cd|counter[6]  ; Clock_Divider:cd|counter[22] ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.481      ;
; -1.540 ; Clock_Divider:cd|counter[5]  ; Clock_Divider:cd|counter[19] ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.478      ;
; -1.540 ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|counter[24] ; CLK          ; CLK         ; 1.000        ; 0.259      ; 2.794      ;
; -1.533 ; Clock_Divider:cd|counter[3]  ; Clock_Divider:cd|counter[16] ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.471      ;
; -1.528 ; Clock_Divider:cd|counter[7]  ; Clock_Divider:cd|counter[19] ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.466      ;
; -1.523 ; Clock_Divider:cd|counter[20] ; Clock_Divider:cd|clk_tmp     ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.461      ;
; -1.518 ; Clock_Divider:cd|counter[10] ; Clock_Divider:cd|counter[13] ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.456      ;
; -1.517 ; Clock_Divider:cd|counter[9]  ; Clock_Divider:cd|counter[22] ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.455      ;
; -1.511 ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|counter[6]  ; CLK          ; CLK         ; 1.000        ; -0.058     ; 2.448      ;
; -1.511 ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|counter[18] ; CLK          ; CLK         ; 1.000        ; -0.058     ; 2.448      ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLK'                                                                                                                       ;
+--------+------------------------------+------------------------------+--------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+--------------------------+-------------+--------------+------------+------------+
; -0.201 ; Clock_Divider:cd|clk_tmp     ; Clock_Divider:cd|clk_tmp     ; Clock_Divider:cd|clk_tmp ; CLK         ; 0.000        ; 2.129      ; 2.282      ;
; 0.331  ; Clock_Divider:cd|clk_tmp     ; Clock_Divider:cd|clk_tmp     ; Clock_Divider:cd|clk_tmp ; CLK         ; -0.500       ; 2.129      ; 2.314      ;
; 0.505  ; Clock_Divider:cd|counter[2]  ; Clock_Divider:cd|counter[2]  ; CLK                      ; CLK         ; 0.000        ; 0.058      ; 0.707      ;
; 0.505  ; Clock_Divider:cd|counter[3]  ; Clock_Divider:cd|counter[3]  ; CLK                      ; CLK         ; 0.000        ; 0.058      ; 0.707      ;
; 0.505  ; Clock_Divider:cd|counter[7]  ; Clock_Divider:cd|counter[7]  ; CLK                      ; CLK         ; 0.000        ; 0.058      ; 0.707      ;
; 0.506  ; Clock_Divider:cd|counter[1]  ; Clock_Divider:cd|counter[1]  ; CLK                      ; CLK         ; 0.000        ; 0.058      ; 0.708      ;
; 0.507  ; Clock_Divider:cd|counter[4]  ; Clock_Divider:cd|counter[4]  ; CLK                      ; CLK         ; 0.000        ; 0.058      ; 0.709      ;
; 0.514  ; Clock_Divider:cd|counter[9]  ; Clock_Divider:cd|counter[9]  ; CLK                      ; CLK         ; 0.000        ; 0.058      ; 0.716      ;
; 0.515  ; Clock_Divider:cd|counter[15] ; Clock_Divider:cd|counter[15] ; CLK                      ; CLK         ; 0.000        ; 0.058      ; 0.717      ;
; 0.516  ; Clock_Divider:cd|counter[5]  ; Clock_Divider:cd|counter[5]  ; CLK                      ; CLK         ; 0.000        ; 0.058      ; 0.718      ;
; 0.516  ; Clock_Divider:cd|counter[17] ; Clock_Divider:cd|counter[17] ; CLK                      ; CLK         ; 0.000        ; 0.058      ; 0.718      ;
; 0.516  ; Clock_Divider:cd|counter[23] ; Clock_Divider:cd|counter[23] ; CLK                      ; CLK         ; 0.000        ; 0.058      ; 0.718      ;
; 0.517  ; Clock_Divider:cd|counter[8]  ; Clock_Divider:cd|counter[8]  ; CLK                      ; CLK         ; 0.000        ; 0.058      ; 0.719      ;
; 0.517  ; Clock_Divider:cd|counter[10] ; Clock_Divider:cd|counter[10] ; CLK                      ; CLK         ; 0.000        ; 0.058      ; 0.719      ;
; 0.749  ; Clock_Divider:cd|counter[7]  ; Clock_Divider:cd|counter[8]  ; CLK                      ; CLK         ; 0.000        ; 0.058      ; 0.951      ;
; 0.750  ; Clock_Divider:cd|counter[1]  ; Clock_Divider:cd|counter[2]  ; CLK                      ; CLK         ; 0.000        ; 0.058      ; 0.952      ;
; 0.750  ; Clock_Divider:cd|counter[3]  ; Clock_Divider:cd|counter[4]  ; CLK                      ; CLK         ; 0.000        ; 0.058      ; 0.952      ;
; 0.754  ; Clock_Divider:cd|counter[2]  ; Clock_Divider:cd|counter[3]  ; CLK                      ; CLK         ; 0.000        ; 0.058      ; 0.956      ;
; 0.755  ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|counter[1]  ; CLK                      ; CLK         ; 0.000        ; 0.058      ; 0.957      ;
; 0.756  ; Clock_Divider:cd|counter[4]  ; Clock_Divider:cd|counter[5]  ; CLK                      ; CLK         ; 0.000        ; 0.058      ; 0.958      ;
; 0.757  ; Clock_Divider:cd|counter[6]  ; Clock_Divider:cd|counter[7]  ; CLK                      ; CLK         ; 0.000        ; 0.058      ; 0.959      ;
; 0.758  ; Clock_Divider:cd|counter[9]  ; Clock_Divider:cd|counter[10] ; CLK                      ; CLK         ; 0.000        ; 0.058      ; 0.960      ;
; 0.761  ; Clock_Divider:cd|counter[2]  ; Clock_Divider:cd|counter[4]  ; CLK                      ; CLK         ; 0.000        ; 0.058      ; 0.963      ;
; 0.762  ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|counter[2]  ; CLK                      ; CLK         ; 0.000        ; 0.058      ; 0.964      ;
; 0.764  ; Clock_Divider:cd|counter[6]  ; Clock_Divider:cd|counter[8]  ; CLK                      ; CLK         ; 0.000        ; 0.058      ; 0.966      ;
; 0.766  ; Clock_Divider:cd|counter[8]  ; Clock_Divider:cd|counter[9]  ; CLK                      ; CLK         ; 0.000        ; 0.058      ; 0.968      ;
; 0.773  ; Clock_Divider:cd|counter[8]  ; Clock_Divider:cd|counter[10] ; CLK                      ; CLK         ; 0.000        ; 0.058      ; 0.975      ;
; 0.780  ; Clock_Divider:cd|counter[21] ; Clock_Divider:cd|counter[21] ; CLK                      ; CLK         ; 0.000        ; 0.058      ; 0.982      ;
; 0.783  ; Clock_Divider:cd|counter[20] ; Clock_Divider:cd|counter[20] ; CLK                      ; CLK         ; 0.000        ; 0.058      ; 0.985      ;
; 0.784  ; Clock_Divider:cd|counter[18] ; Clock_Divider:cd|counter[18] ; CLK                      ; CLK         ; 0.000        ; 0.058      ; 0.986      ;
; 0.838  ; Clock_Divider:cd|counter[7]  ; Clock_Divider:cd|counter[9]  ; CLK                      ; CLK         ; 0.000        ; 0.058      ; 1.040      ;
; 0.839  ; Clock_Divider:cd|counter[23] ; Clock_Divider:cd|counter[24] ; CLK                      ; CLK         ; 0.000        ; 0.388      ; 1.371      ;
; 0.839  ; Clock_Divider:cd|counter[1]  ; Clock_Divider:cd|counter[3]  ; CLK                      ; CLK         ; 0.000        ; 0.058      ; 1.041      ;
; 0.839  ; Clock_Divider:cd|counter[3]  ; Clock_Divider:cd|counter[5]  ; CLK                      ; CLK         ; 0.000        ; 0.058      ; 1.041      ;
; 0.845  ; Clock_Divider:cd|counter[7]  ; Clock_Divider:cd|counter[10] ; CLK                      ; CLK         ; 0.000        ; 0.058      ; 1.047      ;
; 0.846  ; Clock_Divider:cd|counter[1]  ; Clock_Divider:cd|counter[4]  ; CLK                      ; CLK         ; 0.000        ; 0.058      ; 1.048      ;
; 0.848  ; Clock_Divider:cd|counter[15] ; Clock_Divider:cd|counter[17] ; CLK                      ; CLK         ; 0.000        ; 0.058      ; 1.050      ;
; 0.848  ; Clock_Divider:cd|counter[21] ; Clock_Divider:cd|counter[23] ; CLK                      ; CLK         ; 0.000        ; 0.058      ; 1.050      ;
; 0.850  ; Clock_Divider:cd|counter[5]  ; Clock_Divider:cd|counter[7]  ; CLK                      ; CLK         ; 0.000        ; 0.058      ; 1.052      ;
; 0.850  ; Clock_Divider:cd|counter[2]  ; Clock_Divider:cd|counter[5]  ; CLK                      ; CLK         ; 0.000        ; 0.058      ; 1.052      ;
; 0.851  ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|counter[3]  ; CLK                      ; CLK         ; 0.000        ; 0.058      ; 1.053      ;
; 0.852  ; Clock_Divider:cd|counter[4]  ; Clock_Divider:cd|counter[7]  ; CLK                      ; CLK         ; 0.000        ; 0.058      ; 1.054      ;
; 0.853  ; Clock_Divider:cd|counter[6]  ; Clock_Divider:cd|counter[9]  ; CLK                      ; CLK         ; 0.000        ; 0.058      ; 1.055      ;
; 0.857  ; Clock_Divider:cd|counter[5]  ; Clock_Divider:cd|counter[8]  ; CLK                      ; CLK         ; 0.000        ; 0.058      ; 1.059      ;
; 0.857  ; Clock_Divider:cd|counter[24] ; Clock_Divider:cd|counter[24] ; CLK                      ; CLK         ; 0.000        ; 0.071      ; 1.072      ;
; 0.858  ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|counter[4]  ; CLK                      ; CLK         ; 0.000        ; 0.058      ; 1.060      ;
; 0.859  ; Clock_Divider:cd|counter[4]  ; Clock_Divider:cd|counter[8]  ; CLK                      ; CLK         ; 0.000        ; 0.058      ; 1.061      ;
; 0.860  ; Clock_Divider:cd|counter[6]  ; Clock_Divider:cd|counter[10] ; CLK                      ; CLK         ; 0.000        ; 0.058      ; 1.062      ;
; 0.863  ; Clock_Divider:cd|counter[20] ; Clock_Divider:cd|counter[23] ; CLK                      ; CLK         ; 0.000        ; 0.058      ; 1.065      ;
; 0.885  ; Clock_Divider:cd|counter[22] ; Clock_Divider:cd|counter[23] ; CLK                      ; CLK         ; 0.000        ; 0.057      ; 1.086      ;
; 0.893  ; Clock_Divider:cd|counter[16] ; Clock_Divider:cd|counter[17] ; CLK                      ; CLK         ; 0.000        ; 0.057      ; 1.094      ;
; 0.907  ; Clock_Divider:cd|counter[14] ; Clock_Divider:cd|counter[15] ; CLK                      ; CLK         ; 0.000        ; 0.057      ; 1.108      ;
; 0.934  ; Clock_Divider:cd|counter[21] ; Clock_Divider:cd|counter[24] ; CLK                      ; CLK         ; 0.000        ; 0.388      ; 1.466      ;
; 0.935  ; Clock_Divider:cd|counter[1]  ; Clock_Divider:cd|counter[5]  ; CLK                      ; CLK         ; 0.000        ; 0.058      ; 1.137      ;
; 0.935  ; Clock_Divider:cd|counter[3]  ; Clock_Divider:cd|counter[7]  ; CLK                      ; CLK         ; 0.000        ; 0.058      ; 1.137      ;
; 0.942  ; Clock_Divider:cd|counter[3]  ; Clock_Divider:cd|counter[8]  ; CLK                      ; CLK         ; 0.000        ; 0.058      ; 1.144      ;
; 0.946  ; Clock_Divider:cd|counter[5]  ; Clock_Divider:cd|counter[9]  ; CLK                      ; CLK         ; 0.000        ; 0.058      ; 1.148      ;
; 0.946  ; Clock_Divider:cd|counter[2]  ; Clock_Divider:cd|counter[7]  ; CLK                      ; CLK         ; 0.000        ; 0.058      ; 1.148      ;
; 0.947  ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|counter[5]  ; CLK                      ; CLK         ; 0.000        ; 0.058      ; 1.149      ;
; 0.948  ; Clock_Divider:cd|counter[4]  ; Clock_Divider:cd|counter[9]  ; CLK                      ; CLK         ; 0.000        ; 0.058      ; 1.150      ;
; 0.949  ; Clock_Divider:cd|counter[20] ; Clock_Divider:cd|counter[24] ; CLK                      ; CLK         ; 0.000        ; 0.388      ; 1.481      ;
; 0.953  ; Clock_Divider:cd|counter[5]  ; Clock_Divider:cd|counter[10] ; CLK                      ; CLK         ; 0.000        ; 0.058      ; 1.155      ;
; 0.953  ; Clock_Divider:cd|counter[2]  ; Clock_Divider:cd|counter[8]  ; CLK                      ; CLK         ; 0.000        ; 0.058      ; 1.155      ;
; 0.955  ; Clock_Divider:cd|counter[4]  ; Clock_Divider:cd|counter[10] ; CLK                      ; CLK         ; 0.000        ; 0.058      ; 1.157      ;
; 0.958  ; Clock_Divider:cd|counter[10] ; Clock_Divider:cd|counter[15] ; CLK                      ; CLK         ; 0.000        ; 0.058      ; 1.160      ;
; 0.958  ; Clock_Divider:cd|counter[13] ; Clock_Divider:cd|counter[15] ; CLK                      ; CLK         ; 0.000        ; 0.057      ; 1.159      ;
; 0.959  ; Clock_Divider:cd|counter[18] ; Clock_Divider:cd|counter[23] ; CLK                      ; CLK         ; 0.000        ; 0.058      ; 1.161      ;
; 0.971  ; Clock_Divider:cd|counter[22] ; Clock_Divider:cd|counter[24] ; CLK                      ; CLK         ; 0.000        ; 0.387      ; 1.502      ;
; 0.975  ; Clock_Divider:cd|counter[6]  ; Clock_Divider:cd|counter[6]  ; CLK                      ; CLK         ; 0.000        ; 0.058      ; 1.177      ;
; 0.977  ; Clock_Divider:cd|counter[12] ; Clock_Divider:cd|counter[15] ; CLK                      ; CLK         ; 0.000        ; 0.057      ; 1.178      ;
; 1.003  ; Clock_Divider:cd|counter[14] ; Clock_Divider:cd|counter[17] ; CLK                      ; CLK         ; 0.000        ; 0.057      ; 1.204      ;
; 1.026  ; Clock_Divider:cd|counter[17] ; Clock_Divider:cd|counter[18] ; CLK                      ; CLK         ; 0.000        ; 0.058      ; 1.228      ;
; 1.028  ; Clock_Divider:cd|counter[20] ; Clock_Divider:cd|counter[21] ; CLK                      ; CLK         ; 0.000        ; 0.058      ; 1.230      ;
; 1.031  ; Clock_Divider:cd|counter[1]  ; Clock_Divider:cd|counter[7]  ; CLK                      ; CLK         ; 0.000        ; 0.058      ; 1.233      ;
; 1.031  ; Clock_Divider:cd|counter[3]  ; Clock_Divider:cd|counter[9]  ; CLK                      ; CLK         ; 0.000        ; 0.058      ; 1.233      ;
; 1.038  ; Clock_Divider:cd|counter[1]  ; Clock_Divider:cd|counter[8]  ; CLK                      ; CLK         ; 0.000        ; 0.058      ; 1.240      ;
; 1.038  ; Clock_Divider:cd|counter[3]  ; Clock_Divider:cd|counter[10] ; CLK                      ; CLK         ; 0.000        ; 0.058      ; 1.240      ;
; 1.039  ; Clock_Divider:cd|counter[18] ; Clock_Divider:cd|counter[20] ; CLK                      ; CLK         ; 0.000        ; 0.058      ; 1.241      ;
; 1.039  ; Clock_Divider:cd|counter[9]  ; Clock_Divider:cd|counter[15] ; CLK                      ; CLK         ; 0.000        ; 0.058      ; 1.241      ;
; 1.041  ; Clock_Divider:cd|counter[17] ; Clock_Divider:cd|counter[23] ; CLK                      ; CLK         ; 0.000        ; 0.058      ; 1.243      ;
; 1.042  ; Clock_Divider:cd|counter[2]  ; Clock_Divider:cd|counter[9]  ; CLK                      ; CLK         ; 0.000        ; 0.058      ; 1.244      ;
; 1.043  ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|counter[7]  ; CLK                      ; CLK         ; 0.000        ; 0.058      ; 1.245      ;
; 1.045  ; Clock_Divider:cd|counter[18] ; Clock_Divider:cd|counter[24] ; CLK                      ; CLK         ; 0.000        ; 0.388      ; 1.577      ;
; 1.049  ; Clock_Divider:cd|counter[2]  ; Clock_Divider:cd|counter[10] ; CLK                      ; CLK         ; 0.000        ; 0.058      ; 1.251      ;
; 1.050  ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|counter[8]  ; CLK                      ; CLK         ; 0.000        ; 0.058      ; 1.252      ;
; 1.054  ; Clock_Divider:cd|counter[10] ; Clock_Divider:cd|counter[17] ; CLK                      ; CLK         ; 0.000        ; 0.058      ; 1.256      ;
; 1.054  ; Clock_Divider:cd|counter[13] ; Clock_Divider:cd|counter[17] ; CLK                      ; CLK         ; 0.000        ; 0.057      ; 1.255      ;
; 1.054  ; Clock_Divider:cd|counter[8]  ; Clock_Divider:cd|counter[15] ; CLK                      ; CLK         ; 0.000        ; 0.058      ; 1.256      ;
; 1.073  ; Clock_Divider:cd|counter[12] ; Clock_Divider:cd|counter[17] ; CLK                      ; CLK         ; 0.000        ; 0.057      ; 1.274      ;
; 1.075  ; Clock_Divider:cd|counter[19] ; Clock_Divider:cd|counter[23] ; CLK                      ; CLK         ; 0.000        ; 0.057      ; 1.276      ;
; 1.099  ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|counter[0]  ; CLK                      ; CLK         ; 0.000        ; 0.058      ; 1.301      ;
; 1.121  ; Clock_Divider:cd|counter[15] ; Clock_Divider:cd|counter[18] ; CLK                      ; CLK         ; 0.000        ; 0.058      ; 1.323      ;
; 1.121  ; Clock_Divider:cd|counter[17] ; Clock_Divider:cd|counter[20] ; CLK                      ; CLK         ; 0.000        ; 0.058      ; 1.323      ;
; 1.124  ; Clock_Divider:cd|counter[18] ; Clock_Divider:cd|counter[21] ; CLK                      ; CLK         ; 0.000        ; 0.058      ; 1.326      ;
; 1.126  ; Clock_Divider:cd|counter[7]  ; Clock_Divider:cd|counter[15] ; CLK                      ; CLK         ; 0.000        ; 0.058      ; 1.328      ;
; 1.127  ; Clock_Divider:cd|counter[1]  ; Clock_Divider:cd|counter[9]  ; CLK                      ; CLK         ; 0.000        ; 0.058      ; 1.329      ;
; 1.127  ; Clock_Divider:cd|counter[17] ; Clock_Divider:cd|counter[24] ; CLK                      ; CLK         ; 0.000        ; 0.388      ; 1.659      ;
; 1.131  ; Clock_Divider:cd|counter[22] ; Clock_Divider:cd|counter[22] ; CLK                      ; CLK         ; 0.000        ; 0.057      ; 1.332      ;
; 1.134  ; Clock_Divider:cd|counter[1]  ; Clock_Divider:cd|counter[10] ; CLK                      ; CLK         ; 0.000        ; 0.058      ; 1.336      ;
; 1.135  ; Clock_Divider:cd|counter[9]  ; Clock_Divider:cd|counter[17] ; CLK                      ; CLK         ; 0.000        ; 0.058      ; 1.337      ;
+--------+------------------------------+------------------------------+--------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'Clock_Divider:cd|clk_tmp'                                                                                                                               ;
+-------+----------------------------------------+-------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                             ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+-------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; 0.589 ; OP[0]                                  ; ALU:the_best_alu_in_kista|SUM[2]    ; OP[0]                    ; Clock_Divider:cd|clk_tmp ; 0.000        ; 2.083      ; 2.846      ;
; 0.593 ; OP[0]                                  ; ALU:the_best_alu_in_kista|SUM[0]    ; OP[0]                    ; Clock_Divider:cd|clk_tmp ; 0.000        ; 2.083      ; 2.850      ;
; 0.690 ; OP[0]                                  ; ALU:the_best_alu_in_kista|SUM[1]    ; OP[0]                    ; Clock_Divider:cd|clk_tmp ; 0.000        ; 2.083      ; 2.947      ;
; 0.782 ; OP[0]                                  ; ALU:the_best_alu_in_kista|N_Flag    ; OP[0]                    ; Clock_Divider:cd|clk_tmp ; 0.000        ; 2.083      ; 3.039      ;
; 0.838 ; ALU:the_best_alu_in_kista|sub_overflow ; ALU:the_best_alu_in_kista|O_Flag    ; OP[0]                    ; Clock_Divider:cd|clk_tmp ; -0.500       ; -0.184     ; 0.328      ;
; 0.931 ; OP[0]                                  ; ALU:the_best_alu_in_kista|SUM[3]    ; OP[0]                    ; Clock_Divider:cd|clk_tmp ; 0.000        ; 2.382      ; 3.487      ;
; 0.998 ; ALU:the_best_alu_in_kista|SUM[1]       ; Register_File:rf|register_arr[0][1] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.058      ; 1.200      ;
; 1.043 ; OP[0]                                  ; ALU:the_best_alu_in_kista|Z_Flag    ; OP[0]                    ; Clock_Divider:cd|clk_tmp ; 0.000        ; 2.083      ; 3.300      ;
; 1.185 ; OP[0]                                  ; ALU:the_best_alu_in_kista|O_Flag    ; OP[0]                    ; Clock_Divider:cd|clk_tmp ; 0.000        ; 2.083      ; 3.442      ;
; 1.227 ; OP[0]                                  ; ALU:the_best_alu_in_kista|SUM[0]    ; OP[0]                    ; Clock_Divider:cd|clk_tmp ; -0.500       ; 2.083      ; 2.984      ;
; 1.244 ; OP[0]                                  ; ALU:the_best_alu_in_kista|SUM[2]    ; OP[0]                    ; Clock_Divider:cd|clk_tmp ; -0.500       ; 2.083      ; 3.001      ;
; 1.317 ; OP[0]                                  ; ALU:the_best_alu_in_kista|SUM[1]    ; OP[0]                    ; Clock_Divider:cd|clk_tmp ; -0.500       ; 2.083      ; 3.074      ;
; 1.409 ; OP[0]                                  ; ALU:the_best_alu_in_kista|N_Flag    ; OP[0]                    ; Clock_Divider:cd|clk_tmp ; -0.500       ; 2.083      ; 3.166      ;
; 1.521 ; ALU:the_best_alu_in_kista|SUM[0]       ; Register_File:rf|register_arr[2][0] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.058      ; 1.723      ;
; 1.537 ; Register_File:rf|register_arr[3][1]    ; ALU:the_best_alu_in_kista|SUM[1]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.056      ; 1.737      ;
; 1.559 ; OP[0]                                  ; ALU:the_best_alu_in_kista|SUM[3]    ; OP[0]                    ; Clock_Divider:cd|clk_tmp ; -0.500       ; 2.382      ; 3.615      ;
; 1.570 ; ALU:the_best_alu_in_kista|SUM[1]       ; Register_File:rf|register_arr[1][1] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.058      ; 1.772      ;
; 1.571 ; ALU:the_best_alu_in_kista|SUM[1]       ; Register_File:rf|register_arr[3][1] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.058      ; 1.773      ;
; 1.675 ; ALU:the_best_alu_in_kista|SUM[1]       ; Register_File:rf|register_arr[2][1] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.058      ; 1.877      ;
; 1.684 ; OP[0]                                  ; ALU:the_best_alu_in_kista|Z_Flag    ; OP[0]                    ; Clock_Divider:cd|clk_tmp ; -0.500       ; 2.083      ; 3.441      ;
; 1.776 ; Register_File:rf|register_arr[1][1]    ; ALU:the_best_alu_in_kista|SUM[1]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.056      ; 1.976      ;
; 1.791 ; ALU:the_best_alu_in_kista|SUM[3]       ; Register_File:rf|register_arr[1][3] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; -0.229     ; 1.706      ;
; 1.814 ; OP[0]                                  ; ALU:the_best_alu_in_kista|O_Flag    ; OP[0]                    ; Clock_Divider:cd|clk_tmp ; -0.500       ; 2.083      ; 3.571      ;
; 1.830 ; ALU:the_best_alu_in_kista|SUM[2]       ; Register_File:rf|register_arr[2][2] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.058      ; 2.032      ;
; 1.862 ; ALU:the_best_alu_in_kista|SUM[2]       ; Register_File:rf|register_arr[0][2] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.058      ; 2.064      ;
; 1.877 ; ALU:the_best_alu_in_kista|SUM[2]       ; Register_File:rf|register_arr[1][2] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.058      ; 2.079      ;
; 1.879 ; ALU:the_best_alu_in_kista|SUM[2]       ; Register_File:rf|register_arr[3][2] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.058      ; 2.081      ;
; 1.890 ; Register_File:rf|register_arr[3][1]    ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.056      ; 2.090      ;
; 1.950 ; Register_File:rf|register_arr[2][1]    ; ALU:the_best_alu_in_kista|SUM[1]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.056      ; 2.150      ;
; 1.974 ; Register_File:rf|register_arr[2][0]    ; ALU:the_best_alu_in_kista|SUM[0]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.056      ; 2.174      ;
; 1.976 ; Register_File:rf|register_arr[3][0]    ; ALU:the_best_alu_in_kista|SUM[0]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.056      ; 2.176      ;
; 1.980 ; Register_File:rf|register_arr[1][3]    ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.056      ; 2.180      ;
; 1.981 ; Register_File:rf|register_arr[3][3]    ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.056      ; 2.181      ;
; 2.018 ; Register_File:rf|register_arr[1][3]    ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.056      ; 2.218      ;
; 2.019 ; Register_File:rf|register_arr[3][3]    ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.056      ; 2.219      ;
; 2.049 ; Register_File:rf|register_arr[0][1]    ; ALU:the_best_alu_in_kista|SUM[1]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.056      ; 2.249      ;
; 2.056 ; Register_File:rf|register_arr[0][3]    ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.056      ; 2.256      ;
; 2.071 ; Register_File:rf|register_arr[3][2]    ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.056      ; 2.271      ;
; 2.073 ; Register_File:rf|register_arr[2][3]    ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.056      ; 2.273      ;
; 2.091 ; Register_File:rf|register_arr[2][2]    ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.056      ; 2.291      ;
; 2.140 ; Register_File:rf|register_arr[0][0]    ; ALU:the_best_alu_in_kista|SUM[0]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.056      ; 2.340      ;
; 2.143 ; Register_File:rf|register_arr[1][1]    ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.056      ; 2.343      ;
; 2.147 ; Register_File:rf|register_arr[2][3]    ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.056      ; 2.347      ;
; 2.151 ; Register_File:rf|register_arr[1][3]    ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.355      ; 2.650      ;
; 2.151 ; Register_File:rf|register_arr[0][3]    ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.056      ; 2.351      ;
; 2.152 ; Register_File:rf|register_arr[3][3]    ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.355      ; 2.651      ;
; 2.160 ; Register_File:rf|register_arr[1][0]    ; ALU:the_best_alu_in_kista|SUM[0]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.056      ; 2.360      ;
; 2.211 ; ALU:the_best_alu_in_kista|SUM[0]       ; Register_File:rf|register_arr[3][0] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.058      ; 2.413      ;
; 2.214 ; ALU:the_best_alu_in_kista|SUM[0]       ; Register_File:rf|register_arr[1][0] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.058      ; 2.416      ;
; 2.216 ; ALU:the_best_alu_in_kista|SUM[3]       ; Register_File:rf|register_arr[3][3] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; -0.229     ; 2.131      ;
; 2.236 ; Register_File:rf|register_arr[1][2]    ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.056      ; 2.436      ;
; 2.280 ; Register_File:rf|register_arr[2][3]    ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.355      ; 2.779      ;
; 2.282 ; Register_File:rf|register_arr[0][3]    ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.355      ; 2.781      ;
; 2.282 ; Register_File:rf|register_arr[0][2]    ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.056      ; 2.482      ;
; 2.302 ; Register_File:rf|register_arr[3][1]    ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.056      ; 2.502      ;
; 2.303 ; Register_File:rf|register_arr[2][1]    ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.056      ; 2.503      ;
; 2.307 ; Register_File:rf|register_arr[3][1]    ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.056      ; 2.507      ;
; 2.402 ; Register_File:rf|register_arr[0][1]    ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.056      ; 2.602      ;
; 2.405 ; Register_File:rf|register_arr[1][3]    ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.056      ; 2.605      ;
; 2.406 ; Register_File:rf|register_arr[3][3]    ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.056      ; 2.606      ;
; 2.450 ; Register_File:rf|register_arr[3][1]    ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.355      ; 2.949      ;
; 2.474 ; Register_File:rf|register_arr[2][0]    ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.056      ; 2.674      ;
; 2.476 ; Register_File:rf|register_arr[3][0]    ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.056      ; 2.676      ;
; 2.503 ; ALU:the_best_alu_in_kista|SUM[0]       ; Register_File:rf|register_arr[0][0] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.058      ; 2.705      ;
; 2.509 ; Register_File:rf|register_arr[3][2]    ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.056      ; 2.709      ;
; 2.516 ; Register_File:rf|register_arr[1][1]    ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.056      ; 2.716      ;
; 2.516 ; Register_File:rf|register_arr[1][1]    ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.056      ; 2.716      ;
; 2.533 ; ALU:the_best_alu_in_kista|SUM[3]       ; Register_File:rf|register_arr[2][3] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; -0.229     ; 2.448      ;
; 2.534 ; ALU:the_best_alu_in_kista|SUM[3]       ; Register_File:rf|register_arr[0][3] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; -0.229     ; 2.449      ;
; 2.534 ; Register_File:rf|register_arr[2][3]    ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.056      ; 2.734      ;
; 2.540 ; Register_File:rf|register_arr[0][3]    ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.056      ; 2.740      ;
; 2.559 ; Register_File:rf|register_arr[3][0]    ; ALU:the_best_alu_in_kista|SUM[1]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.056      ; 2.759      ;
; 2.573 ; Register_File:rf|register_arr[3][2]    ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.056      ; 2.773      ;
; 2.593 ; Register_File:rf|register_arr[2][2]    ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.056      ; 2.793      ;
; 2.608 ; Register_File:rf|register_arr[3][0]    ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.056      ; 2.808      ;
; 2.628 ; Register_File:rf|register_arr[3][0]    ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.056      ; 2.828      ;
; 2.639 ; Register_File:rf|register_arr[0][0]    ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.056      ; 2.839      ;
; 2.652 ; Register_File:rf|register_arr[3][2]    ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.355      ; 3.151      ;
; 2.659 ; Register_File:rf|register_arr[1][1]    ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.355      ; 3.158      ;
; 2.659 ; Register_File:rf|register_arr[1][0]    ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.056      ; 2.859      ;
; 2.704 ; Register_File:rf|register_arr[3][1]    ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.056      ; 2.904      ;
; 2.715 ; Register_File:rf|register_arr[2][1]    ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.056      ; 2.915      ;
; 2.722 ; Register_File:rf|register_arr[2][1]    ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.056      ; 2.922      ;
; 2.738 ; Register_File:rf|register_arr[2][2]    ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.056      ; 2.938      ;
; 2.738 ; Register_File:rf|register_arr[1][2]    ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.056      ; 2.938      ;
; 2.770 ; Register_File:rf|register_arr[1][2]    ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.056      ; 2.970      ;
; 2.771 ; Register_File:rf|register_arr[3][0]    ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.355      ; 3.270      ;
; 2.779 ; Register_File:rf|register_arr[2][0]    ; ALU:the_best_alu_in_kista|SUM[1]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.056      ; 2.979      ;
; 2.784 ; Register_File:rf|register_arr[0][2]    ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.056      ; 2.984      ;
; 2.814 ; Register_File:rf|register_arr[0][1]    ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.056      ; 3.014      ;
; 2.821 ; Register_File:rf|register_arr[0][1]    ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.056      ; 3.021      ;
; 2.825 ; Register_File:rf|register_arr[1][0]    ; ALU:the_best_alu_in_kista|SUM[1]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.056      ; 3.025      ;
; 2.843 ; Register_File:rf|register_arr[2][0]    ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.056      ; 3.043      ;
; 2.848 ; Register_File:rf|register_arr[2][0]    ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.056      ; 3.048      ;
; 2.865 ; Register_File:rf|register_arr[2][1]    ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.355      ; 3.364      ;
; 2.871 ; Register_File:rf|register_arr[1][0]    ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.056      ; 3.071      ;
; 2.881 ; Register_File:rf|register_arr[2][2]    ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.355      ; 3.380      ;
; 2.894 ; Register_File:rf|register_arr[1][0]    ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.056      ; 3.094      ;
; 2.906 ; Register_File:rf|register_arr[3][2]    ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.056      ; 3.106      ;
; 2.913 ; Register_File:rf|register_arr[1][2]    ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.355      ; 3.412      ;
+-------+----------------------------------------+-------------------------------------+--------------------------+--------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'OP[0]'                                                                                                                                     ;
+-------+-------------------------------------+----------------------------------------+--------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                                ; Launch Clock             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+----------------------------------------+--------------------------+-------------+--------------+------------+------------+
; 1.443 ; OP[0]                               ; ALU:the_best_alu_in_kista|sub_overflow ; OP[0]                    ; OP[0]       ; 0.000        ; 2.339      ; 3.782      ;
; 1.809 ; OP[0]                               ; ALU:the_best_alu_in_kista|sub_overflow ; OP[0]                    ; OP[0]       ; -0.500       ; 2.339      ; 3.648      ;
; 2.282 ; Register_File:rf|register_arr[1][3] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; -0.500       ; 0.353      ; 2.165      ;
; 2.283 ; Register_File:rf|register_arr[3][3] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; -0.500       ; 0.353      ; 2.166      ;
; 2.409 ; Register_File:rf|register_arr[2][3] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; -0.500       ; 0.353      ; 2.292      ;
; 2.489 ; Register_File:rf|register_arr[0][3] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; -0.500       ; 0.353      ; 2.372      ;
; 3.227 ; Register_File:rf|register_arr[3][1] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; -0.500       ; 0.353      ; 3.110      ;
; 3.429 ; Register_File:rf|register_arr[3][2] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; -0.500       ; 0.353      ; 3.312      ;
; 3.436 ; Register_File:rf|register_arr[1][1] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; -0.500       ; 0.353      ; 3.319      ;
; 3.548 ; Register_File:rf|register_arr[3][0] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; -0.500       ; 0.353      ; 3.431      ;
; 3.642 ; Register_File:rf|register_arr[2][1] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; -0.500       ; 0.353      ; 3.525      ;
; 3.658 ; Register_File:rf|register_arr[2][2] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; -0.500       ; 0.353      ; 3.541      ;
; 3.690 ; Register_File:rf|register_arr[1][2] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; -0.500       ; 0.353      ; 3.573      ;
; 3.741 ; Register_File:rf|register_arr[0][1] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; -0.500       ; 0.353      ; 3.624      ;
; 3.768 ; Register_File:rf|register_arr[2][0] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; -0.500       ; 0.353      ; 3.651      ;
; 3.814 ; Register_File:rf|register_arr[1][0] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; -0.500       ; 0.353      ; 3.697      ;
; 3.862 ; Register_File:rf|register_arr[0][2] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; -0.500       ; 0.353      ; 3.745      ;
; 3.921 ; Register_File:rf|register_arr[0][0] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; -0.500       ; 0.353      ; 3.804      ;
+-------+-------------------------------------+----------------------------------------+--------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLK'                                                               ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; CLK   ; Rise       ; CLK                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Clock_Divider:cd|clk_tmp     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Clock_Divider:cd|counter[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Clock_Divider:cd|counter[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Clock_Divider:cd|counter[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Clock_Divider:cd|counter[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Clock_Divider:cd|counter[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Clock_Divider:cd|counter[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Clock_Divider:cd|counter[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Clock_Divider:cd|counter[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Clock_Divider:cd|counter[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Clock_Divider:cd|counter[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Clock_Divider:cd|counter[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Clock_Divider:cd|counter[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Clock_Divider:cd|counter[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Clock_Divider:cd|counter[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Clock_Divider:cd|counter[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Clock_Divider:cd|counter[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Clock_Divider:cd|counter[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Clock_Divider:cd|counter[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Clock_Divider:cd|counter[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Clock_Divider:cd|counter[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Clock_Divider:cd|counter[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Clock_Divider:cd|counter[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Clock_Divider:cd|counter[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Clock_Divider:cd|counter[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Clock_Divider:cd|counter[9]  ;
; 0.212  ; 0.396        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[24] ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|clk_tmp     ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[0]  ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[10] ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[11] ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[12] ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[13] ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[14] ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[15] ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[16] ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[17] ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[18] ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[19] ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[1]  ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[20] ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[21] ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[22] ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[23] ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[2]  ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[3]  ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[4]  ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[5]  ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[6]  ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[7]  ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[8]  ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[9]  ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~input|o                  ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~inputclkctrl|inclk[0]    ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~inputclkctrl|outclk      ;
; 0.372  ; 0.372        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[24]|clk           ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|clk_tmp|clk               ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[0]|clk            ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[10]|clk           ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[11]|clk           ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[12]|clk           ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[13]|clk           ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[14]|clk           ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[15]|clk           ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[16]|clk           ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[17]|clk           ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[18]|clk           ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[19]|clk           ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[1]|clk            ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[20]|clk           ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[21]|clk           ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[22]|clk           ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[23]|clk           ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[2]|clk            ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[3]|clk            ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[4]|clk            ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[5]|clk            ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[6]|clk            ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[7]|clk            ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[8]|clk            ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[9]|clk            ;
; 0.384  ; 0.600        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[0]  ;
; 0.384  ; 0.600        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[10] ;
; 0.384  ; 0.600        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[15] ;
; 0.384  ; 0.600        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[17] ;
; 0.384  ; 0.600        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[18] ;
; 0.384  ; 0.600        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[1]  ;
; 0.384  ; 0.600        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[20] ;
; 0.384  ; 0.600        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[21] ;
; 0.384  ; 0.600        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[23] ;
; 0.384  ; 0.600        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[2]  ;
; 0.384  ; 0.600        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[3]  ;
; 0.384  ; 0.600        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[4]  ;
; 0.384  ; 0.600        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[5]  ;
; 0.384  ; 0.600        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[6]  ;
; 0.384  ; 0.600        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[7]  ;
; 0.384  ; 0.600        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[8]  ;
; 0.384  ; 0.600        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[9]  ;
; 0.385  ; 0.601        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|clk_tmp     ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'OP[0]'                                                                         ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; OP[0] ; Rise       ; OP[0]                                    ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; OP[0] ; Rise       ; OP[0]~input|o                            ;
; 0.361  ; 0.361        ; 0.000          ; Low Pulse Width  ; OP[0] ; Rise       ; the_best_alu_in_kista|Equal0~0|datad     ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; OP[0] ; Rise       ; the_best_alu_in_kista|sub_overflow|datac ;
; 0.380  ; 0.380        ; 0.000          ; High Pulse Width ; OP[0] ; Fall       ; ALU:the_best_alu_in_kista|sub_overflow   ;
; 0.383  ; 0.383        ; 0.000          ; Low Pulse Width  ; OP[0] ; Rise       ; the_best_alu_in_kista|Equal0~0|combout   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; OP[0] ; Rise       ; OP[0]~input|i                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; OP[0] ; Rise       ; OP[0]~input|i                            ;
; 0.615  ; 0.615        ; 0.000          ; High Pulse Width ; OP[0] ; Rise       ; the_best_alu_in_kista|Equal0~0|combout   ;
; 0.619  ; 0.619        ; 0.000          ; Low Pulse Width  ; OP[0] ; Fall       ; ALU:the_best_alu_in_kista|sub_overflow   ;
; 0.621  ; 0.621        ; 0.000          ; High Pulse Width ; OP[0] ; Rise       ; the_best_alu_in_kista|sub_overflow|datac ;
; 0.639  ; 0.639        ; 0.000          ; High Pulse Width ; OP[0] ; Rise       ; the_best_alu_in_kista|Equal0~0|datad     ;
; 0.656  ; 0.656        ; 0.000          ; High Pulse Width ; OP[0] ; Rise       ; OP[0]~input|o                            ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'Clock_Divider:cd|clk_tmp'                                                                    ;
+--------+--------------+----------------+------------------+--------------------------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                    ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+--------------------------+------------+-------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|clk_tmp ; Rise       ; ALU:the_best_alu_in_kista|N_Flag    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|clk_tmp ; Rise       ; ALU:the_best_alu_in_kista|O_Flag    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|clk_tmp ; Rise       ; ALU:the_best_alu_in_kista|SUM[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|clk_tmp ; Rise       ; ALU:the_best_alu_in_kista|SUM[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|clk_tmp ; Rise       ; ALU:the_best_alu_in_kista|SUM[2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|clk_tmp ; Rise       ; ALU:the_best_alu_in_kista|SUM[3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|clk_tmp ; Rise       ; ALU:the_best_alu_in_kista|Z_Flag    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[0][0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[0][1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[0][2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[0][3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[1][0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[1][1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[1][2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[1][3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[2][0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[2][1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[2][2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[2][3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[3][0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[3][1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[3][2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[3][3] ;
; 0.264  ; 0.480        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; ALU:the_best_alu_in_kista|SUM[3]    ;
; 0.270  ; 0.486        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; ALU:the_best_alu_in_kista|N_Flag    ;
; 0.270  ; 0.486        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; ALU:the_best_alu_in_kista|O_Flag    ;
; 0.270  ; 0.486        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; ALU:the_best_alu_in_kista|SUM[0]    ;
; 0.270  ; 0.486        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; ALU:the_best_alu_in_kista|SUM[1]    ;
; 0.270  ; 0.486        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; ALU:the_best_alu_in_kista|SUM[2]    ;
; 0.270  ; 0.486        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; ALU:the_best_alu_in_kista|Z_Flag    ;
; 0.270  ; 0.486        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[0][0] ;
; 0.270  ; 0.486        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[0][1] ;
; 0.270  ; 0.486        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[0][2] ;
; 0.270  ; 0.486        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[0][3] ;
; 0.270  ; 0.486        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[1][0] ;
; 0.270  ; 0.486        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[1][1] ;
; 0.270  ; 0.486        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[1][2] ;
; 0.270  ; 0.486        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[1][3] ;
; 0.270  ; 0.486        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[2][0] ;
; 0.270  ; 0.486        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[2][1] ;
; 0.270  ; 0.486        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[2][2] ;
; 0.270  ; 0.486        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[2][3] ;
; 0.270  ; 0.486        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[3][0] ;
; 0.270  ; 0.486        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[3][1] ;
; 0.270  ; 0.486        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[3][2] ;
; 0.270  ; 0.486        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[3][3] ;
; 0.329  ; 0.513        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; ALU:the_best_alu_in_kista|N_Flag    ;
; 0.329  ; 0.513        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; ALU:the_best_alu_in_kista|O_Flag    ;
; 0.329  ; 0.513        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; ALU:the_best_alu_in_kista|SUM[0]    ;
; 0.329  ; 0.513        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; ALU:the_best_alu_in_kista|SUM[1]    ;
; 0.329  ; 0.513        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; ALU:the_best_alu_in_kista|SUM[2]    ;
; 0.329  ; 0.513        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; ALU:the_best_alu_in_kista|Z_Flag    ;
; 0.329  ; 0.513        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[0][0] ;
; 0.329  ; 0.513        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[0][1] ;
; 0.329  ; 0.513        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[0][2] ;
; 0.329  ; 0.513        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[0][3] ;
; 0.329  ; 0.513        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[1][0] ;
; 0.329  ; 0.513        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[1][1] ;
; 0.329  ; 0.513        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[1][2] ;
; 0.329  ; 0.513        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[1][3] ;
; 0.329  ; 0.513        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[2][0] ;
; 0.329  ; 0.513        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[2][1] ;
; 0.329  ; 0.513        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[2][2] ;
; 0.329  ; 0.513        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[2][3] ;
; 0.329  ; 0.513        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[3][0] ;
; 0.329  ; 0.513        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[3][1] ;
; 0.329  ; 0.513        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[3][2] ;
; 0.329  ; 0.513        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[3][3] ;
; 0.336  ; 0.520        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; ALU:the_best_alu_in_kista|SUM[3]    ;
; 0.461  ; 0.461        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; cd|clk_tmp~clkctrl|inclk[0]         ;
; 0.461  ; 0.461        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; cd|clk_tmp~clkctrl|outclk           ;
; 0.489  ; 0.489        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[0][0]|clk           ;
; 0.489  ; 0.489        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[0][1]|clk           ;
; 0.489  ; 0.489        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[0][2]|clk           ;
; 0.489  ; 0.489        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[0][3]|clk           ;
; 0.489  ; 0.489        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[1][0]|clk           ;
; 0.489  ; 0.489        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[1][1]|clk           ;
; 0.489  ; 0.489        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[1][2]|clk           ;
; 0.489  ; 0.489        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[1][3]|clk           ;
; 0.489  ; 0.489        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[2][0]|clk           ;
; 0.489  ; 0.489        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[2][1]|clk           ;
; 0.489  ; 0.489        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[2][2]|clk           ;
; 0.489  ; 0.489        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[2][3]|clk           ;
; 0.489  ; 0.489        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[3][0]|clk           ;
; 0.489  ; 0.489        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[3][1]|clk           ;
; 0.489  ; 0.489        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[3][2]|clk           ;
; 0.489  ; 0.489        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[3][3]|clk           ;
; 0.489  ; 0.489        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; the_best_alu_in_kista|N_Flag|clk    ;
; 0.489  ; 0.489        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; the_best_alu_in_kista|O_Flag|clk    ;
; 0.489  ; 0.489        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; the_best_alu_in_kista|SUM[0]|clk    ;
; 0.489  ; 0.489        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; the_best_alu_in_kista|SUM[1]|clk    ;
; 0.489  ; 0.489        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; the_best_alu_in_kista|SUM[2]|clk    ;
; 0.489  ; 0.489        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; the_best_alu_in_kista|Z_Flag|clk    ;
; 0.496  ; 0.496        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; the_best_alu_in_kista|SUM[3]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; cd|clk_tmp|q                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; cd|clk_tmp|q                        ;
; 0.504  ; 0.504        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; the_best_alu_in_kista|SUM[3]|clk    ;
; 0.510  ; 0.510        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[0][0]|clk           ;
; 0.510  ; 0.510        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[0][1]|clk           ;
; 0.510  ; 0.510        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[0][2]|clk           ;
+--------+--------------+----------------+------------------+--------------------------+------------+-------------------------------------+


+-----------------------------------------------------------------------------------------------+
; Setup Times                                                                                   ;
+------------+--------------------------+-------+-------+------------+--------------------------+
; Data Port  ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+------------+--------------------------+-------+-------+------------+--------------------------+
; BypassA    ; Clock_Divider:cd|clk_tmp ; 5.235 ; 5.558 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; BypassB    ; Clock_Divider:cd|clk_tmp ; 5.268 ; 5.646 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; IE         ; Clock_Divider:cd|clk_tmp ; 3.192 ; 3.551 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; INPUT[*]   ; Clock_Divider:cd|clk_tmp ; 3.006 ; 3.352 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  INPUT[0]  ; Clock_Divider:cd|clk_tmp ; 2.909 ; 3.237 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  INPUT[1]  ; Clock_Divider:cd|clk_tmp ; 3.006 ; 3.346 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  INPUT[2]  ; Clock_Divider:cd|clk_tmp ; 2.682 ; 3.004 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  INPUT[3]  ; Clock_Divider:cd|clk_tmp ; 2.998 ; 3.352 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; OE         ; Clock_Divider:cd|clk_tmp ; 3.908 ; 4.253 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; OP[*]      ; Clock_Divider:cd|clk_tmp ; 2.511 ; 2.665 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OP[0]     ; Clock_Divider:cd|clk_tmp ; 2.395 ; 2.498 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OP[1]     ; Clock_Divider:cd|clk_tmp ; 2.391 ; 2.496 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OP[2]     ; Clock_Divider:cd|clk_tmp ; 2.511 ; 2.665 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; Offset[*]  ; Clock_Divider:cd|clk_tmp ; 5.000 ; 5.321 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  Offset[0] ; Clock_Divider:cd|clk_tmp ; 5.000 ; 5.321 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  Offset[1] ; Clock_Divider:cd|clk_tmp ; 3.182 ; 3.319 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  Offset[2] ; Clock_Divider:cd|clk_tmp ; 3.660 ; 3.744 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  Offset[3] ; Clock_Divider:cd|clk_tmp ; 4.367 ; 4.709 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; RA[*]      ; Clock_Divider:cd|clk_tmp ; 5.376 ; 5.741 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  RA[0]     ; Clock_Divider:cd|clk_tmp ; 4.969 ; 5.343 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  RA[1]     ; Clock_Divider:cd|clk_tmp ; 5.376 ; 5.741 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; RB[*]      ; Clock_Divider:cd|clk_tmp ; 5.419 ; 5.790 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  RB[0]     ; Clock_Divider:cd|clk_tmp ; 5.419 ; 5.790 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  RB[1]     ; Clock_Divider:cd|clk_tmp ; 5.166 ; 5.549 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; RESET      ; Clock_Divider:cd|clk_tmp ; 2.092 ; 2.230 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; ReadA      ; Clock_Divider:cd|clk_tmp ; 4.564 ; 4.910 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; ReadB      ; Clock_Divider:cd|clk_tmp ; 5.405 ; 5.736 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; WAddr[*]   ; Clock_Divider:cd|clk_tmp ; 3.043 ; 3.416 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  WAddr[0]  ; Clock_Divider:cd|clk_tmp ; 2.889 ; 3.265 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  WAddr[1]  ; Clock_Divider:cd|clk_tmp ; 3.043 ; 3.416 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; Write      ; Clock_Divider:cd|clk_tmp ; 2.634 ; 2.941 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; BypassA    ; OP[0]                    ; 5.936 ; 6.259 ; Fall       ; OP[0]                    ;
; BypassB    ; OP[0]                    ; 5.967 ; 6.347 ; Fall       ; OP[0]                    ;
; OP[*]      ; OP[0]                    ; 3.087 ; 3.159 ; Fall       ; OP[0]                    ;
;  OP[0]     ; OP[0]                    ; 2.973 ; 3.131 ; Fall       ; OP[0]                    ;
;  OP[1]     ; OP[0]                    ; 3.087 ; 3.159 ; Fall       ; OP[0]                    ;
;  OP[2]     ; OP[0]                    ; 2.993 ; 3.148 ; Fall       ; OP[0]                    ;
; Offset[*]  ; OP[0]                    ; 5.701 ; 6.022 ; Fall       ; OP[0]                    ;
;  Offset[0] ; OP[0]                    ; 5.701 ; 6.022 ; Fall       ; OP[0]                    ;
;  Offset[1] ; OP[0]                    ; 3.748 ; 3.880 ; Fall       ; OP[0]                    ;
;  Offset[2] ; OP[0]                    ; 4.361 ; 4.445 ; Fall       ; OP[0]                    ;
;  Offset[3] ; OP[0]                    ; 5.068 ; 5.410 ; Fall       ; OP[0]                    ;
; RA[*]      ; OP[0]                    ; 6.077 ; 6.442 ; Fall       ; OP[0]                    ;
;  RA[0]     ; OP[0]                    ; 5.670 ; 6.044 ; Fall       ; OP[0]                    ;
;  RA[1]     ; OP[0]                    ; 6.077 ; 6.442 ; Fall       ; OP[0]                    ;
; RB[*]      ; OP[0]                    ; 6.083 ; 6.472 ; Fall       ; OP[0]                    ;
;  RB[0]     ; OP[0]                    ; 6.083 ; 6.472 ; Fall       ; OP[0]                    ;
;  RB[1]     ; OP[0]                    ; 5.738 ; 6.121 ; Fall       ; OP[0]                    ;
; ReadA      ; OP[0]                    ; 5.125 ; 5.611 ; Fall       ; OP[0]                    ;
; ReadB      ; OP[0]                    ; 6.106 ; 6.435 ; Fall       ; OP[0]                    ;
+------------+--------------------------+-------+-------+------------+--------------------------+


+-------------------------------------------------------------------------------------------------+
; Hold Times                                                                                      ;
+------------+--------------------------+--------+--------+------------+--------------------------+
; Data Port  ; Clock Port               ; Rise   ; Fall   ; Clock Edge ; Clock Reference          ;
+------------+--------------------------+--------+--------+------------+--------------------------+
; BypassA    ; Clock_Divider:cd|clk_tmp ; -2.475 ; -2.827 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; BypassB    ; Clock_Divider:cd|clk_tmp ; -1.713 ; -2.048 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; IE         ; Clock_Divider:cd|clk_tmp ; -1.367 ; -1.714 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; INPUT[*]   ; Clock_Divider:cd|clk_tmp ; -1.518 ; -1.858 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  INPUT[0]  ; Clock_Divider:cd|clk_tmp ; -1.518 ; -1.858 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  INPUT[1]  ; Clock_Divider:cd|clk_tmp ; -1.882 ; -2.247 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  INPUT[2]  ; Clock_Divider:cd|clk_tmp ; -2.229 ; -2.549 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  INPUT[3]  ; Clock_Divider:cd|clk_tmp ; -1.808 ; -2.166 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; OE         ; Clock_Divider:cd|clk_tmp ; -2.700 ; -2.966 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; OP[*]      ; Clock_Divider:cd|clk_tmp ; 0.284  ; 0.118  ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OP[0]     ; Clock_Divider:cd|clk_tmp ; -0.619 ; -0.757 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OP[1]     ; Clock_Divider:cd|clk_tmp ; 0.166  ; 0.028  ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OP[2]     ; Clock_Divider:cd|clk_tmp ; 0.284  ; 0.118  ; Rise       ; Clock_Divider:cd|clk_tmp ;
; Offset[*]  ; Clock_Divider:cd|clk_tmp ; -1.078 ; -1.242 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  Offset[0] ; Clock_Divider:cd|clk_tmp ; -2.050 ; -2.397 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  Offset[1] ; Clock_Divider:cd|clk_tmp ; -1.078 ; -1.246 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  Offset[2] ; Clock_Divider:cd|clk_tmp ; -1.112 ; -1.242 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  Offset[3] ; Clock_Divider:cd|clk_tmp ; -2.536 ; -2.889 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; RA[*]      ; Clock_Divider:cd|clk_tmp ; -2.398 ; -2.744 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  RA[0]     ; Clock_Divider:cd|clk_tmp ; -2.398 ; -2.744 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  RA[1]     ; Clock_Divider:cd|clk_tmp ; -3.019 ; -3.348 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; RB[*]      ; Clock_Divider:cd|clk_tmp ; -2.649 ; -2.981 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  RB[0]     ; Clock_Divider:cd|clk_tmp ; -2.914 ; -3.282 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  RB[1]     ; Clock_Divider:cd|clk_tmp ; -2.649 ; -2.981 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; RESET      ; Clock_Divider:cd|clk_tmp ; -0.522 ; -0.628 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; ReadA      ; Clock_Divider:cd|clk_tmp ; -2.245 ; -2.565 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; ReadB      ; Clock_Divider:cd|clk_tmp ; -1.879 ; -2.220 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; WAddr[*]   ; Clock_Divider:cd|clk_tmp ; -2.208 ; -2.569 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  WAddr[0]  ; Clock_Divider:cd|clk_tmp ; -2.208 ; -2.569 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  WAddr[1]  ; Clock_Divider:cd|clk_tmp ; -2.400 ; -2.745 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; Write      ; Clock_Divider:cd|clk_tmp ; -1.981 ; -2.301 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; BypassA    ; OP[0]                    ; -2.348 ; -2.699 ; Fall       ; OP[0]                    ;
; BypassB    ; OP[0]                    ; -2.797 ; -3.126 ; Fall       ; OP[0]                    ;
; OP[*]      ; OP[0]                    ; -0.308 ; -0.470 ; Fall       ; OP[0]                    ;
;  OP[0]     ; OP[0]                    ; -1.309 ; -1.443 ; Fall       ; OP[0]                    ;
;  OP[1]     ; OP[0]                    ; -0.512 ; -0.636 ; Fall       ; OP[0]                    ;
;  OP[2]     ; OP[0]                    ; -0.308 ; -0.470 ; Fall       ; OP[0]                    ;
; Offset[*]  ; OP[0]                    ; -2.250 ; -2.459 ; Fall       ; OP[0]                    ;
;  Offset[0] ; OP[0]                    ; -3.933 ; -4.335 ; Fall       ; OP[0]                    ;
;  Offset[1] ; OP[0]                    ; -2.316 ; -2.546 ; Fall       ; OP[0]                    ;
;  Offset[2] ; OP[0]                    ; -2.250 ; -2.459 ; Fall       ; OP[0]                    ;
;  Offset[3] ; OP[0]                    ; -2.409 ; -2.761 ; Fall       ; OP[0]                    ;
; RA[*]      ; OP[0]                    ; -2.317 ; -2.631 ; Fall       ; OP[0]                    ;
;  RA[0]     ; OP[0]                    ; -2.317 ; -2.631 ; Fall       ; OP[0]                    ;
;  RA[1]     ; OP[0]                    ; -3.075 ; -3.430 ; Fall       ; OP[0]                    ;
; RB[*]      ; OP[0]                    ; -2.918 ; -3.286 ; Fall       ; OP[0]                    ;
;  RB[0]     ; OP[0]                    ; -2.918 ; -3.286 ; Fall       ; OP[0]                    ;
;  RB[1]     ; OP[0]                    ; -2.942 ; -3.300 ; Fall       ; OP[0]                    ;
; ReadA      ; OP[0]                    ; -2.157 ; -2.468 ; Fall       ; OP[0]                    ;
; ReadB      ; OP[0]                    ; -2.634 ; -2.926 ; Fall       ; OP[0]                    ;
+------------+--------------------------+--------+--------+------------+--------------------------+


+-----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                         ;
+------------+--------------------------+-------+-------+------------+--------------------------+
; Data Port  ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+------------+--------------------------+-------+-------+------------+--------------------------+
; CLK1HZ_po  ; Clock_Divider:cd|clk_tmp ; 4.000 ;       ; Rise       ; Clock_Divider:cd|clk_tmp ;
; N_Flag     ; Clock_Divider:cd|clk_tmp ; 6.211 ; 6.148 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; OUTPUT[*]  ; Clock_Divider:cd|clk_tmp ; 6.682 ; 6.589 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OUTPUT[0] ; Clock_Divider:cd|clk_tmp ; 5.954 ; 5.866 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OUTPUT[1] ; Clock_Divider:cd|clk_tmp ; 6.300 ; 6.261 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OUTPUT[2] ; Clock_Divider:cd|clk_tmp ; 5.520 ; 5.447 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OUTPUT[3] ; Clock_Divider:cd|clk_tmp ; 6.682 ; 6.589 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; O_Flag     ; Clock_Divider:cd|clk_tmp ; 5.322 ; 5.194 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; Z_Flag     ; Clock_Divider:cd|clk_tmp ; 6.182 ; 6.110 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; CLK1HZ_po  ; Clock_Divider:cd|clk_tmp ;       ; 3.962 ; Fall       ; Clock_Divider:cd|clk_tmp ;
+------------+--------------------------+-------+-------+------------+--------------------------+


+-----------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                 ;
+------------+--------------------------+-------+-------+------------+--------------------------+
; Data Port  ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+------------+--------------------------+-------+-------+------------+--------------------------+
; CLK1HZ_po  ; Clock_Divider:cd|clk_tmp ; 3.866 ;       ; Rise       ; Clock_Divider:cd|clk_tmp ;
; N_Flag     ; Clock_Divider:cd|clk_tmp ; 5.986 ; 5.923 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; OUTPUT[*]  ; Clock_Divider:cd|clk_tmp ; 5.316 ; 5.243 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OUTPUT[0] ; Clock_Divider:cd|clk_tmp ; 5.739 ; 5.651 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OUTPUT[1] ; Clock_Divider:cd|clk_tmp ; 6.094 ; 6.056 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OUTPUT[2] ; Clock_Divider:cd|clk_tmp ; 5.316 ; 5.243 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OUTPUT[3] ; Clock_Divider:cd|clk_tmp ; 6.438 ; 6.346 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; O_Flag     ; Clock_Divider:cd|clk_tmp ; 5.132 ; 5.006 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; Z_Flag     ; Clock_Divider:cd|clk_tmp ; 5.957 ; 5.883 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; CLK1HZ_po  ; Clock_Divider:cd|clk_tmp ;       ; 3.827 ; Fall       ; Clock_Divider:cd|clk_tmp ;
+------------+--------------------------+-------+-------+------------+--------------------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; OE         ; OUTPUT[0]   ; 5.711 ; 5.575 ; 6.047 ; 5.911 ;
; OE         ; OUTPUT[1]   ; 6.269 ; 6.179 ; 6.605 ; 6.515 ;
; OE         ; OUTPUT[2]   ; 5.528 ; 5.413 ; 5.864 ; 5.749 ;
; OE         ; OUTPUT[3]   ; 5.431 ; 5.295 ; 5.778 ; 5.642 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; OE         ; OUTPUT[0]   ; 5.513 ; 5.377 ; 5.841 ; 5.705 ;
; OE         ; OUTPUT[1]   ; 6.071 ; 5.981 ; 6.399 ; 6.309 ;
; OE         ; OUTPUT[2]   ; 5.330 ; 5.215 ; 5.658 ; 5.543 ;
; OE         ; OUTPUT[3]   ; 5.244 ; 5.108 ; 5.583 ; 5.447 ;
+------------+-------------+-------+-------+-------+-------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; OP[0]                    ; -2.405 ; -2.405        ;
; Clock_Divider:cd|clk_tmp ; -1.682 ; -18.136       ;
; CLK                      ; -1.095 ; -11.728       ;
+--------------------------+--------+---------------+


+---------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                 ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; CLK                      ; -0.193 ; -0.193        ;
; Clock_Divider:cd|clk_tmp ; 0.224  ; 0.000         ;
; OP[0]                    ; 0.893  ; 0.000         ;
+--------------------------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+---------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary  ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; CLK                      ; -3.000 ; -29.832       ;
; OP[0]                    ; -3.000 ; -3.000        ;
; Clock_Divider:cd|clk_tmp ; -1.000 ; -23.000       ;
+--------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'OP[0]'                                                                                                                                     ;
+--------+-------------------------------------+----------------------------------------+--------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                                ; Launch Clock             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+----------------------------------------+--------------------------+-------------+--------------+------------+------------+
; -2.405 ; Register_File:rf|register_arr[0][0] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; 0.500        ; 0.354      ; 2.752      ;
; -2.404 ; Register_File:rf|register_arr[2][0] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; 0.500        ; 0.354      ; 2.751      ;
; -2.371 ; Register_File:rf|register_arr[0][2] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; 0.500        ; 0.353      ; 2.717      ;
; -2.367 ; Register_File:rf|register_arr[1][0] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; 0.500        ; 0.354      ; 2.714      ;
; -2.355 ; Register_File:rf|register_arr[0][1] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; 0.500        ; 0.354      ; 2.702      ;
; -2.299 ; Register_File:rf|register_arr[2][2] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; 0.500        ; 0.353      ; 2.645      ;
; -2.297 ; Register_File:rf|register_arr[1][2] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; 0.500        ; 0.354      ; 2.644      ;
; -2.291 ; Register_File:rf|register_arr[3][2] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; 0.500        ; 0.354      ; 2.638      ;
; -2.277 ; Register_File:rf|register_arr[2][1] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; 0.500        ; 0.354      ; 2.624      ;
; -2.262 ; Register_File:rf|register_arr[0][3] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; 0.500        ; 0.354      ; 2.609      ;
; -2.257 ; Register_File:rf|register_arr[3][0] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; 0.500        ; 0.354      ; 2.604      ;
; -2.221 ; Register_File:rf|register_arr[3][1] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; 0.500        ; 0.354      ; 2.568      ;
; -2.072 ; Register_File:rf|register_arr[2][3] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; 0.500        ; 0.354      ; 2.419      ;
; -2.013 ; Register_File:rf|register_arr[1][1] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; 0.500        ; 0.354      ; 2.360      ;
; -2.000 ; Register_File:rf|register_arr[1][3] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; 0.500        ; 0.354      ; 2.347      ;
; -1.999 ; Register_File:rf|register_arr[3][3] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; 0.500        ; 0.354      ; 2.346      ;
; -1.035 ; OP[0]                               ; ALU:the_best_alu_in_kista|sub_overflow ; OP[0]                    ; OP[0]       ; 0.500        ; 1.698      ; 2.756      ;
; -0.958 ; OP[0]                               ; ALU:the_best_alu_in_kista|sub_overflow ; OP[0]                    ; OP[0]       ; 1.000        ; 1.698      ; 3.179      ;
+--------+-------------------------------------+----------------------------------------+--------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'Clock_Divider:cd|clk_tmp'                                                                                                                            ;
+--------+-------------------------------------+-------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                             ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+-------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; -1.682 ; Register_File:rf|register_arr[0][1] ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.037     ; 2.632      ;
; -1.680 ; Register_File:rf|register_arr[0][0] ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.037     ; 2.630      ;
; -1.679 ; Register_File:rf|register_arr[2][0] ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.037     ; 2.629      ;
; -1.672 ; Register_File:rf|register_arr[0][0] ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.037     ; 2.622      ;
; -1.671 ; Register_File:rf|register_arr[2][0] ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.037     ; 2.621      ;
; -1.646 ; Register_File:rf|register_arr[0][2] ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.038     ; 2.595      ;
; -1.642 ; Register_File:rf|register_arr[1][0] ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.037     ; 2.592      ;
; -1.634 ; Register_File:rf|register_arr[1][0] ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.037     ; 2.584      ;
; -1.630 ; Register_File:rf|register_arr[0][1] ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.037     ; 2.580      ;
; -1.613 ; Register_File:rf|register_arr[0][2] ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.038     ; 2.562      ;
; -1.604 ; Register_File:rf|register_arr[2][1] ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.037     ; 2.554      ;
; -1.574 ; Register_File:rf|register_arr[2][2] ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.038     ; 2.523      ;
; -1.572 ; Register_File:rf|register_arr[1][2] ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.037     ; 2.522      ;
; -1.566 ; Register_File:rf|register_arr[3][2] ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.037     ; 2.516      ;
; -1.552 ; Register_File:rf|register_arr[2][1] ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.037     ; 2.502      ;
; -1.548 ; Register_File:rf|register_arr[3][1] ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.037     ; 2.498      ;
; -1.541 ; Register_File:rf|register_arr[2][2] ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.038     ; 2.490      ;
; -1.539 ; Register_File:rf|register_arr[1][2] ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.037     ; 2.489      ;
; -1.537 ; Register_File:rf|register_arr[0][3] ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.037     ; 2.487      ;
; -1.533 ; Register_File:rf|register_arr[3][2] ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.037     ; 2.483      ;
; -1.532 ; Register_File:rf|register_arr[3][0] ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.037     ; 2.482      ;
; -1.524 ; Register_File:rf|register_arr[3][0] ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.037     ; 2.474      ;
; -1.504 ; Register_File:rf|register_arr[0][3] ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.037     ; 2.454      ;
; -1.499 ; Register_File:rf|register_arr[0][0] ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.135      ; 2.621      ;
; -1.498 ; Register_File:rf|register_arr[2][0] ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.135      ; 2.620      ;
; -1.496 ; Register_File:rf|register_arr[3][1] ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.037     ; 2.446      ;
; -1.465 ; Register_File:rf|register_arr[0][2] ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.134      ; 2.586      ;
; -1.461 ; Register_File:rf|register_arr[1][0] ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.135      ; 2.583      ;
; -1.449 ; Register_File:rf|register_arr[0][1] ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.135      ; 2.571      ;
; -1.406 ; Register_File:rf|register_arr[0][0] ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.037     ; 2.356      ;
; -1.405 ; Register_File:rf|register_arr[2][0] ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.037     ; 2.355      ;
; -1.393 ; Register_File:rf|register_arr[2][2] ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.134      ; 2.514      ;
; -1.391 ; Register_File:rf|register_arr[1][2] ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.135      ; 2.513      ;
; -1.385 ; Register_File:rf|register_arr[3][2] ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.135      ; 2.507      ;
; -1.372 ; Register_File:rf|register_arr[0][2] ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.038     ; 2.321      ;
; -1.371 ; Register_File:rf|register_arr[2][1] ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.135      ; 2.493      ;
; -1.368 ; Register_File:rf|register_arr[1][0] ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.037     ; 2.318      ;
; -1.360 ; Register_File:rf|register_arr[0][1] ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.037     ; 2.310      ;
; -1.356 ; Register_File:rf|register_arr[0][3] ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.135      ; 2.478      ;
; -1.356 ; Register_File:rf|register_arr[0][1] ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.037     ; 2.306      ;
; -1.356 ; OP[0]                               ; ALU:the_best_alu_in_kista|Z_Flag    ; OP[0]                    ; Clock_Divider:cd|clk_tmp ; 0.500        ; 1.280      ; 3.113      ;
; -1.351 ; Register_File:rf|register_arr[3][0] ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.135      ; 2.473      ;
; -1.350 ; Register_File:rf|register_arr[0][0] ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.037     ; 2.300      ;
; -1.349 ; Register_File:rf|register_arr[2][0] ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.037     ; 2.299      ;
; -1.347 ; Register_File:rf|register_arr[2][3] ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.037     ; 2.297      ;
; -1.340 ; Register_File:rf|register_arr[0][0] ; ALU:the_best_alu_in_kista|SUM[1]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.037     ; 2.290      ;
; -1.339 ; Register_File:rf|register_arr[2][0] ; ALU:the_best_alu_in_kista|SUM[1]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.037     ; 2.289      ;
; -1.317 ; Register_File:rf|register_arr[1][1] ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.037     ; 2.267      ;
; -1.315 ; Register_File:rf|register_arr[3][1] ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.135      ; 2.437      ;
; -1.314 ; Register_File:rf|register_arr[2][3] ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.037     ; 2.264      ;
; -1.312 ; Register_File:rf|register_arr[1][0] ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.037     ; 2.262      ;
; -1.302 ; Register_File:rf|register_arr[1][0] ; ALU:the_best_alu_in_kista|SUM[1]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.037     ; 2.252      ;
; -1.300 ; Register_File:rf|register_arr[2][2] ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.038     ; 2.249      ;
; -1.300 ; OP[0]                               ; ALU:the_best_alu_in_kista|O_Flag    ; OP[0]                    ; Clock_Divider:cd|clk_tmp ; 0.500        ; 1.280      ; 3.057      ;
; -1.298 ; Register_File:rf|register_arr[1][2] ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.037     ; 2.248      ;
; -1.292 ; Register_File:rf|register_arr[3][2] ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.037     ; 2.242      ;
; -1.288 ; Register_File:rf|register_arr[1][1] ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.037     ; 2.238      ;
; -1.282 ; Register_File:rf|register_arr[2][1] ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.037     ; 2.232      ;
; -1.278 ; Register_File:rf|register_arr[2][1] ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.037     ; 2.228      ;
; -1.275 ; Register_File:rf|register_arr[1][3] ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.037     ; 2.225      ;
; -1.274 ; Register_File:rf|register_arr[3][3] ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.037     ; 2.224      ;
; -1.263 ; Register_File:rf|register_arr[0][3] ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.037     ; 2.213      ;
; -1.258 ; Register_File:rf|register_arr[3][0] ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.037     ; 2.208      ;
; -1.242 ; Register_File:rf|register_arr[1][3] ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.037     ; 2.192      ;
; -1.241 ; Register_File:rf|register_arr[3][3] ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.037     ; 2.191      ;
; -1.240 ; Register_File:rf|register_arr[0][0] ; ALU:the_best_alu_in_kista|SUM[0]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.037     ; 2.190      ;
; -1.239 ; Register_File:rf|register_arr[2][0] ; ALU:the_best_alu_in_kista|SUM[0]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.037     ; 2.189      ;
; -1.226 ; Register_File:rf|register_arr[3][1] ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.037     ; 2.176      ;
; -1.225 ; Register_File:rf|register_arr[1][0] ; ALU:the_best_alu_in_kista|SUM[0]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.037     ; 2.175      ;
; -1.222 ; Register_File:rf|register_arr[3][1] ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.037     ; 2.172      ;
; -1.202 ; Register_File:rf|register_arr[3][0] ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.037     ; 2.152      ;
; -1.192 ; Register_File:rf|register_arr[3][0] ; ALU:the_best_alu_in_kista|SUM[1]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.037     ; 2.142      ;
; -1.166 ; Register_File:rf|register_arr[2][3] ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.135      ; 2.288      ;
; -1.155 ; Register_File:rf|register_arr[0][2] ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.038     ; 2.104      ;
; -1.149 ; Register_File:rf|register_arr[0][1] ; ALU:the_best_alu_in_kista|SUM[1]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.037     ; 2.099      ;
; -1.142 ; Register_File:rf|register_arr[2][2] ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.038     ; 2.091      ;
; -1.119 ; OP[0]                               ; ALU:the_best_alu_in_kista|SUM[3]    ; OP[0]                    ; Clock_Divider:cd|clk_tmp ; 0.500        ; 1.452      ; 3.048      ;
; -1.115 ; Register_File:rf|register_arr[3][0] ; ALU:the_best_alu_in_kista|SUM[0]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.037     ; 2.065      ;
; -1.107 ; Register_File:rf|register_arr[1][1] ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.135      ; 2.229      ;
; -1.094 ; Register_File:rf|register_arr[1][3] ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.135      ; 2.216      ;
; -1.093 ; Register_File:rf|register_arr[3][3] ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.135      ; 2.215      ;
; -1.073 ; Register_File:rf|register_arr[2][3] ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.037     ; 2.023      ;
; -1.071 ; Register_File:rf|register_arr[2][1] ; ALU:the_best_alu_in_kista|SUM[1]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.037     ; 2.021      ;
; -1.046 ; Register_File:rf|register_arr[1][2] ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.037     ; 1.996      ;
; -1.034 ; OP[0]                               ; ALU:the_best_alu_in_kista|SUM[2]    ; OP[0]                    ; Clock_Divider:cd|clk_tmp ; 0.500        ; 1.280      ; 2.791      ;
; -1.026 ; OP[0]                               ; ALU:the_best_alu_in_kista|N_Flag    ; OP[0]                    ; Clock_Divider:cd|clk_tmp ; 0.500        ; 1.280      ; 2.783      ;
; -1.015 ; Register_File:rf|register_arr[3][1] ; ALU:the_best_alu_in_kista|SUM[1]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.037     ; 1.965      ;
; -1.014 ; Register_File:rf|register_arr[1][1] ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.037     ; 1.964      ;
; -1.001 ; Register_File:rf|register_arr[1][3] ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.037     ; 1.951      ;
; -1.000 ; Register_File:rf|register_arr[3][3] ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.037     ; 1.950      ;
; -0.996 ; Register_File:rf|register_arr[3][2] ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.037     ; 1.946      ;
; -0.995 ; Register_File:rf|register_arr[1][1] ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.037     ; 1.945      ;
; -0.990 ; OP[0]                               ; ALU:the_best_alu_in_kista|SUM[0]    ; OP[0]                    ; Clock_Divider:cd|clk_tmp ; 0.500        ; 1.280      ; 2.747      ;
; -0.960 ; OP[0]                               ; ALU:the_best_alu_in_kista|SUM[1]    ; OP[0]                    ; Clock_Divider:cd|clk_tmp ; 0.500        ; 1.280      ; 2.717      ;
; -0.927 ; ALU:the_best_alu_in_kista|SUM[0]    ; Register_File:rf|register_arr[0][0] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.037     ; 1.877      ;
; -0.885 ; ALU:the_best_alu_in_kista|SUM[3]    ; Register_File:rf|register_arr[0][3] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.216     ; 1.656      ;
; -0.884 ; ALU:the_best_alu_in_kista|SUM[3]    ; Register_File:rf|register_arr[2][3] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.216     ; 1.655      ;
; -0.798 ; Register_File:rf|register_arr[1][1] ; ALU:the_best_alu_in_kista|SUM[1]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.037     ; 1.748      ;
; -0.719 ; ALU:the_best_alu_in_kista|SUM[0]    ; Register_File:rf|register_arr[1][0] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.037     ; 1.669      ;
; -0.715 ; ALU:the_best_alu_in_kista|SUM[0]    ; Register_File:rf|register_arr[3][0] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.037     ; 1.665      ;
+--------+-------------------------------------+-------------------------------------+--------------------------+--------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLK'                                                                                                          ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; -1.095 ; Clock_Divider:cd|counter[8]  ; Clock_Divider:cd|clk_tmp     ; CLK          ; CLK         ; 1.000        ; -0.037     ; 2.045      ;
; -1.045 ; Clock_Divider:cd|counter[1]  ; Clock_Divider:cd|clk_tmp     ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.995      ;
; -1.043 ; Clock_Divider:cd|counter[3]  ; Clock_Divider:cd|clk_tmp     ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.993      ;
; -1.031 ; Clock_Divider:cd|counter[5]  ; Clock_Divider:cd|clk_tmp     ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.981      ;
; -1.018 ; Clock_Divider:cd|counter[7]  ; Clock_Divider:cd|clk_tmp     ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.968      ;
; -1.016 ; Clock_Divider:cd|counter[4]  ; Clock_Divider:cd|clk_tmp     ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.966      ;
; -0.999 ; Clock_Divider:cd|counter[10] ; Clock_Divider:cd|clk_tmp     ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.949      ;
; -0.954 ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|clk_tmp     ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.904      ;
; -0.933 ; Clock_Divider:cd|counter[6]  ; Clock_Divider:cd|clk_tmp     ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.883      ;
; -0.925 ; Clock_Divider:cd|counter[9]  ; Clock_Divider:cd|clk_tmp     ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.875      ;
; -0.896 ; Clock_Divider:cd|counter[12] ; Clock_Divider:cd|clk_tmp     ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.846      ;
; -0.896 ; Clock_Divider:cd|counter[2]  ; Clock_Divider:cd|clk_tmp     ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.846      ;
; -0.892 ; Clock_Divider:cd|counter[14] ; Clock_Divider:cd|clk_tmp     ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.842      ;
; -0.889 ; Clock_Divider:cd|counter[11] ; Clock_Divider:cd|clk_tmp     ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.839      ;
; -0.878 ; Clock_Divider:cd|counter[1]  ; Clock_Divider:cd|counter[22] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.828      ;
; -0.833 ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|counter[22] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.783      ;
; -0.815 ; Clock_Divider:cd|counter[13] ; Clock_Divider:cd|clk_tmp     ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.765      ;
; -0.812 ; Clock_Divider:cd|counter[3]  ; Clock_Divider:cd|counter[22] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.762      ;
; -0.775 ; Clock_Divider:cd|counter[15] ; Clock_Divider:cd|clk_tmp     ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.725      ;
; -0.763 ; Clock_Divider:cd|counter[2]  ; Clock_Divider:cd|counter[22] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.713      ;
; -0.750 ; Clock_Divider:cd|counter[1]  ; Clock_Divider:cd|counter[19] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.700      ;
; -0.749 ; Clock_Divider:cd|counter[5]  ; Clock_Divider:cd|counter[22] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.699      ;
; -0.745 ; Clock_Divider:cd|counter[17] ; Clock_Divider:cd|clk_tmp     ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.695      ;
; -0.742 ; Clock_Divider:cd|counter[21] ; Clock_Divider:cd|clk_tmp     ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.692      ;
; -0.742 ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|counter[19] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.692      ;
; -0.730 ; Clock_Divider:cd|counter[11] ; Clock_Divider:cd|counter[22] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.680      ;
; -0.724 ; Clock_Divider:cd|counter[18] ; Clock_Divider:cd|clk_tmp     ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.674      ;
; -0.707 ; Clock_Divider:cd|counter[19] ; Clock_Divider:cd|clk_tmp     ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.657      ;
; -0.704 ; Clock_Divider:cd|counter[16] ; Clock_Divider:cd|clk_tmp     ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.654      ;
; -0.698 ; Clock_Divider:cd|counter[8]  ; Clock_Divider:cd|counter[6]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.648      ;
; -0.698 ; Clock_Divider:cd|counter[1]  ; Clock_Divider:cd|counter[24] ; CLK          ; CLK         ; 1.000        ; 0.150      ; 1.835      ;
; -0.697 ; Clock_Divider:cd|counter[8]  ; Clock_Divider:cd|counter[0]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.647      ;
; -0.697 ; Clock_Divider:cd|counter[22] ; Clock_Divider:cd|clk_tmp     ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.647      ;
; -0.696 ; Clock_Divider:cd|counter[4]  ; Clock_Divider:cd|counter[22] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.646      ;
; -0.694 ; Clock_Divider:cd|counter[23] ; Clock_Divider:cd|clk_tmp     ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.644      ;
; -0.690 ; Clock_Divider:cd|counter[1]  ; Clock_Divider:cd|counter[16] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.640      ;
; -0.688 ; Clock_Divider:cd|counter[8]  ; Clock_Divider:cd|counter[18] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.638      ;
; -0.687 ; Clock_Divider:cd|counter[8]  ; Clock_Divider:cd|counter[20] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.637      ;
; -0.687 ; Clock_Divider:cd|counter[8]  ; Clock_Divider:cd|counter[21] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.637      ;
; -0.685 ; Clock_Divider:cd|counter[1]  ; Clock_Divider:cd|counter[14] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.635      ;
; -0.684 ; Clock_Divider:cd|counter[3]  ; Clock_Divider:cd|counter[19] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.634      ;
; -0.674 ; Clock_Divider:cd|counter[7]  ; Clock_Divider:cd|counter[22] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.624      ;
; -0.674 ; Clock_Divider:cd|counter[2]  ; Clock_Divider:cd|counter[19] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.624      ;
; -0.663 ; Clock_Divider:cd|counter[1]  ; Clock_Divider:cd|counter[21] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.613      ;
; -0.662 ; Clock_Divider:cd|counter[1]  ; Clock_Divider:cd|counter[11] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.612      ;
; -0.659 ; Clock_Divider:cd|counter[1]  ; Clock_Divider:cd|counter[20] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.609      ;
; -0.655 ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|counter[21] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.605      ;
; -0.654 ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|counter[11] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.604      ;
; -0.653 ; Clock_Divider:cd|counter[8]  ; Clock_Divider:cd|counter[13] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.603      ;
; -0.653 ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|counter[24] ; CLK          ; CLK         ; 1.000        ; 0.150      ; 1.790      ;
; -0.652 ; Clock_Divider:cd|counter[1]  ; Clock_Divider:cd|counter[6]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.602      ;
; -0.651 ; Clock_Divider:cd|counter[1]  ; Clock_Divider:cd|counter[0]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.601      ;
; -0.650 ; Clock_Divider:cd|counter[3]  ; Clock_Divider:cd|counter[6]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.600      ;
; -0.649 ; Clock_Divider:cd|counter[3]  ; Clock_Divider:cd|counter[0]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.599      ;
; -0.645 ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|counter[16] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.595      ;
; -0.641 ; Clock_Divider:cd|counter[1]  ; Clock_Divider:cd|counter[18] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.591      ;
; -0.640 ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|counter[14] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.590      ;
; -0.639 ; Clock_Divider:cd|counter[3]  ; Clock_Divider:cd|counter[18] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.589      ;
; -0.639 ; Clock_Divider:cd|counter[3]  ; Clock_Divider:cd|counter[20] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.589      ;
; -0.639 ; Clock_Divider:cd|counter[3]  ; Clock_Divider:cd|counter[21] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.589      ;
; -0.638 ; Clock_Divider:cd|counter[5]  ; Clock_Divider:cd|counter[6]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.588      ;
; -0.637 ; Clock_Divider:cd|counter[5]  ; Clock_Divider:cd|counter[0]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.587      ;
; -0.634 ; Clock_Divider:cd|counter[1]  ; Clock_Divider:cd|counter[13] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.584      ;
; -0.632 ; Clock_Divider:cd|counter[8]  ; Clock_Divider:cd|counter[19] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.582      ;
; -0.632 ; Clock_Divider:cd|counter[3]  ; Clock_Divider:cd|counter[24] ; CLK          ; CLK         ; 1.000        ; 0.150      ; 1.769      ;
; -0.631 ; Clock_Divider:cd|counter[6]  ; Clock_Divider:cd|counter[22] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.581      ;
; -0.628 ; Clock_Divider:cd|counter[1]  ; Clock_Divider:cd|counter[12] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.578      ;
; -0.627 ; Clock_Divider:cd|counter[5]  ; Clock_Divider:cd|counter[18] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.577      ;
; -0.627 ; Clock_Divider:cd|counter[5]  ; Clock_Divider:cd|counter[20] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.577      ;
; -0.627 ; Clock_Divider:cd|counter[5]  ; Clock_Divider:cd|counter[21] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.577      ;
; -0.626 ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|counter[13] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.576      ;
; -0.625 ; Clock_Divider:cd|counter[7]  ; Clock_Divider:cd|counter[6]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.575      ;
; -0.624 ; Clock_Divider:cd|counter[3]  ; Clock_Divider:cd|counter[16] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.574      ;
; -0.624 ; Clock_Divider:cd|counter[7]  ; Clock_Divider:cd|counter[0]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.574      ;
; -0.623 ; Clock_Divider:cd|counter[4]  ; Clock_Divider:cd|counter[6]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.573      ;
; -0.622 ; Clock_Divider:cd|counter[4]  ; Clock_Divider:cd|counter[0]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.572      ;
; -0.621 ; Clock_Divider:cd|counter[5]  ; Clock_Divider:cd|counter[19] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.571      ;
; -0.619 ; Clock_Divider:cd|counter[3]  ; Clock_Divider:cd|counter[14] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.569      ;
; -0.614 ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|counter[20] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.564      ;
; -0.614 ; Clock_Divider:cd|counter[7]  ; Clock_Divider:cd|counter[18] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.564      ;
; -0.614 ; Clock_Divider:cd|counter[7]  ; Clock_Divider:cd|counter[20] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.564      ;
; -0.614 ; Clock_Divider:cd|counter[7]  ; Clock_Divider:cd|counter[21] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.564      ;
; -0.612 ; Clock_Divider:cd|counter[4]  ; Clock_Divider:cd|counter[18] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.562      ;
; -0.612 ; Clock_Divider:cd|counter[4]  ; Clock_Divider:cd|counter[20] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.562      ;
; -0.612 ; Clock_Divider:cd|counter[4]  ; Clock_Divider:cd|counter[21] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.562      ;
; -0.610 ; Clock_Divider:cd|counter[9]  ; Clock_Divider:cd|counter[22] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.560      ;
; -0.606 ; Clock_Divider:cd|counter[10] ; Clock_Divider:cd|counter[6]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.556      ;
; -0.605 ; Clock_Divider:cd|counter[4]  ; Clock_Divider:cd|counter[19] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.555      ;
; -0.605 ; Clock_Divider:cd|counter[10] ; Clock_Divider:cd|counter[0]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.555      ;
; -0.602 ; Clock_Divider:cd|counter[11] ; Clock_Divider:cd|counter[19] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.552      ;
; -0.602 ; Clock_Divider:cd|counter[3]  ; Clock_Divider:cd|counter[13] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.552      ;
; -0.596 ; Clock_Divider:cd|counter[3]  ; Clock_Divider:cd|counter[11] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.546      ;
; -0.595 ; Clock_Divider:cd|counter[10] ; Clock_Divider:cd|counter[18] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.545      ;
; -0.595 ; Clock_Divider:cd|counter[10] ; Clock_Divider:cd|counter[20] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.545      ;
; -0.595 ; Clock_Divider:cd|counter[10] ; Clock_Divider:cd|counter[21] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.545      ;
; -0.593 ; Clock_Divider:cd|counter[24] ; Clock_Divider:cd|clk_tmp     ; CLK          ; CLK         ; 1.000        ; -0.232     ; 1.348      ;
; -0.590 ; Clock_Divider:cd|counter[5]  ; Clock_Divider:cd|counter[13] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.540      ;
; -0.587 ; Clock_Divider:cd|counter[2]  ; Clock_Divider:cd|counter[21] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.537      ;
; -0.586 ; Clock_Divider:cd|counter[2]  ; Clock_Divider:cd|counter[11] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.536      ;
; -0.583 ; Clock_Divider:cd|counter[2]  ; Clock_Divider:cd|counter[24] ; CLK          ; CLK         ; 1.000        ; 0.150      ; 1.720      ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLK'                                                                                                                       ;
+--------+------------------------------+------------------------------+--------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+--------------------------+-------------+--------------+------------+------------+
; -0.193 ; Clock_Divider:cd|clk_tmp     ; Clock_Divider:cd|clk_tmp     ; Clock_Divider:cd|clk_tmp ; CLK         ; 0.000        ; 1.354      ; 1.380      ;
; 0.300  ; Clock_Divider:cd|counter[3]  ; Clock_Divider:cd|counter[3]  ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.421      ;
; 0.301  ; Clock_Divider:cd|counter[2]  ; Clock_Divider:cd|counter[2]  ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.422      ;
; 0.301  ; Clock_Divider:cd|counter[4]  ; Clock_Divider:cd|counter[4]  ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.422      ;
; 0.301  ; Clock_Divider:cd|counter[7]  ; Clock_Divider:cd|counter[7]  ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.422      ;
; 0.302  ; Clock_Divider:cd|counter[1]  ; Clock_Divider:cd|counter[1]  ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.423      ;
; 0.307  ; Clock_Divider:cd|counter[9]  ; Clock_Divider:cd|counter[9]  ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.428      ;
; 0.308  ; Clock_Divider:cd|counter[5]  ; Clock_Divider:cd|counter[5]  ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.429      ;
; 0.308  ; Clock_Divider:cd|counter[10] ; Clock_Divider:cd|counter[10] ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.429      ;
; 0.308  ; Clock_Divider:cd|counter[15] ; Clock_Divider:cd|counter[15] ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.429      ;
; 0.308  ; Clock_Divider:cd|counter[17] ; Clock_Divider:cd|counter[17] ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.429      ;
; 0.308  ; Clock_Divider:cd|counter[23] ; Clock_Divider:cd|counter[23] ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.429      ;
; 0.309  ; Clock_Divider:cd|counter[8]  ; Clock_Divider:cd|counter[8]  ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.430      ;
; 0.384  ; Clock_Divider:cd|clk_tmp     ; Clock_Divider:cd|clk_tmp     ; Clock_Divider:cd|clk_tmp ; CLK         ; -0.500       ; 1.354      ; 1.457      ;
; 0.449  ; Clock_Divider:cd|counter[3]  ; Clock_Divider:cd|counter[4]  ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.570      ;
; 0.450  ; Clock_Divider:cd|counter[7]  ; Clock_Divider:cd|counter[8]  ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.571      ;
; 0.451  ; Clock_Divider:cd|counter[1]  ; Clock_Divider:cd|counter[2]  ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.572      ;
; 0.456  ; Clock_Divider:cd|counter[9]  ; Clock_Divider:cd|counter[10] ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.577      ;
; 0.459  ; Clock_Divider:cd|counter[2]  ; Clock_Divider:cd|counter[3]  ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.580      ;
; 0.459  ; Clock_Divider:cd|counter[4]  ; Clock_Divider:cd|counter[5]  ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.580      ;
; 0.460  ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|counter[1]  ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.581      ;
; 0.461  ; Clock_Divider:cd|counter[21] ; Clock_Divider:cd|counter[21] ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.582      ;
; 0.462  ; Clock_Divider:cd|counter[20] ; Clock_Divider:cd|counter[20] ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.583      ;
; 0.462  ; Clock_Divider:cd|counter[6]  ; Clock_Divider:cd|counter[7]  ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.583      ;
; 0.462  ; Clock_Divider:cd|counter[2]  ; Clock_Divider:cd|counter[4]  ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.583      ;
; 0.463  ; Clock_Divider:cd|counter[18] ; Clock_Divider:cd|counter[18] ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.584      ;
; 0.463  ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|counter[2]  ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.584      ;
; 0.465  ; Clock_Divider:cd|counter[6]  ; Clock_Divider:cd|counter[8]  ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.586      ;
; 0.467  ; Clock_Divider:cd|counter[8]  ; Clock_Divider:cd|counter[9]  ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.588      ;
; 0.470  ; Clock_Divider:cd|counter[8]  ; Clock_Divider:cd|counter[10] ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.591      ;
; 0.490  ; Clock_Divider:cd|counter[23] ; Clock_Divider:cd|counter[24] ; CLK                      ; CLK         ; 0.000        ; 0.232      ; 0.806      ;
; 0.493  ; Clock_Divider:cd|counter[24] ; Clock_Divider:cd|counter[24] ; CLK                      ; CLK         ; 0.000        ; 0.045      ; 0.622      ;
; 0.512  ; Clock_Divider:cd|counter[3]  ; Clock_Divider:cd|counter[5]  ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.633      ;
; 0.513  ; Clock_Divider:cd|counter[7]  ; Clock_Divider:cd|counter[9]  ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.634      ;
; 0.514  ; Clock_Divider:cd|counter[1]  ; Clock_Divider:cd|counter[3]  ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.635      ;
; 0.516  ; Clock_Divider:cd|counter[7]  ; Clock_Divider:cd|counter[10] ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.637      ;
; 0.517  ; Clock_Divider:cd|counter[1]  ; Clock_Divider:cd|counter[4]  ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.638      ;
; 0.520  ; Clock_Divider:cd|counter[15] ; Clock_Divider:cd|counter[17] ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.641      ;
; 0.520  ; Clock_Divider:cd|counter[5]  ; Clock_Divider:cd|counter[7]  ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.641      ;
; 0.521  ; Clock_Divider:cd|counter[21] ; Clock_Divider:cd|counter[23] ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.642      ;
; 0.523  ; Clock_Divider:cd|counter[5]  ; Clock_Divider:cd|counter[8]  ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.644      ;
; 0.525  ; Clock_Divider:cd|counter[2]  ; Clock_Divider:cd|counter[5]  ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.646      ;
; 0.525  ; Clock_Divider:cd|counter[4]  ; Clock_Divider:cd|counter[7]  ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.646      ;
; 0.526  ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|counter[3]  ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.647      ;
; 0.527  ; Clock_Divider:cd|counter[22] ; Clock_Divider:cd|counter[23] ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.648      ;
; 0.528  ; Clock_Divider:cd|counter[6]  ; Clock_Divider:cd|counter[9]  ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.649      ;
; 0.528  ; Clock_Divider:cd|counter[4]  ; Clock_Divider:cd|counter[8]  ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.649      ;
; 0.529  ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|counter[4]  ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.650      ;
; 0.531  ; Clock_Divider:cd|counter[6]  ; Clock_Divider:cd|counter[10] ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.652      ;
; 0.531  ; Clock_Divider:cd|counter[16] ; Clock_Divider:cd|counter[17] ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.652      ;
; 0.534  ; Clock_Divider:cd|counter[20] ; Clock_Divider:cd|counter[23] ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.655      ;
; 0.535  ; Clock_Divider:cd|counter[14] ; Clock_Divider:cd|counter[15] ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.656      ;
; 0.557  ; Clock_Divider:cd|counter[21] ; Clock_Divider:cd|counter[24] ; CLK                      ; CLK         ; 0.000        ; 0.232      ; 0.873      ;
; 0.563  ; Clock_Divider:cd|counter[22] ; Clock_Divider:cd|counter[24] ; CLK                      ; CLK         ; 0.000        ; 0.232      ; 0.879      ;
; 0.570  ; Clock_Divider:cd|counter[20] ; Clock_Divider:cd|counter[24] ; CLK                      ; CLK         ; 0.000        ; 0.232      ; 0.886      ;
; 0.578  ; Clock_Divider:cd|counter[3]  ; Clock_Divider:cd|counter[7]  ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.699      ;
; 0.580  ; Clock_Divider:cd|counter[1]  ; Clock_Divider:cd|counter[5]  ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.701      ;
; 0.580  ; Clock_Divider:cd|counter[13] ; Clock_Divider:cd|counter[15] ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.701      ;
; 0.581  ; Clock_Divider:cd|counter[3]  ; Clock_Divider:cd|counter[8]  ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.702      ;
; 0.583  ; Clock_Divider:cd|counter[6]  ; Clock_Divider:cd|counter[6]  ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.704      ;
; 0.586  ; Clock_Divider:cd|counter[5]  ; Clock_Divider:cd|counter[9]  ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.707      ;
; 0.589  ; Clock_Divider:cd|counter[5]  ; Clock_Divider:cd|counter[10] ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.710      ;
; 0.591  ; Clock_Divider:cd|counter[2]  ; Clock_Divider:cd|counter[7]  ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.712      ;
; 0.591  ; Clock_Divider:cd|counter[4]  ; Clock_Divider:cd|counter[9]  ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.712      ;
; 0.592  ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|counter[5]  ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.713      ;
; 0.593  ; Clock_Divider:cd|counter[12] ; Clock_Divider:cd|counter[15] ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.714      ;
; 0.594  ; Clock_Divider:cd|counter[2]  ; Clock_Divider:cd|counter[8]  ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.715      ;
; 0.594  ; Clock_Divider:cd|counter[4]  ; Clock_Divider:cd|counter[10] ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.715      ;
; 0.598  ; Clock_Divider:cd|counter[10] ; Clock_Divider:cd|counter[15] ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.719      ;
; 0.600  ; Clock_Divider:cd|counter[18] ; Clock_Divider:cd|counter[23] ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.721      ;
; 0.601  ; Clock_Divider:cd|counter[14] ; Clock_Divider:cd|counter[17] ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.722      ;
; 0.610  ; Clock_Divider:cd|counter[17] ; Clock_Divider:cd|counter[18] ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.731      ;
; 0.620  ; Clock_Divider:cd|counter[20] ; Clock_Divider:cd|counter[21] ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.741      ;
; 0.623  ; Clock_Divider:cd|counter[18] ; Clock_Divider:cd|counter[20] ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.744      ;
; 0.636  ; Clock_Divider:cd|counter[18] ; Clock_Divider:cd|counter[24] ; CLK                      ; CLK         ; 0.000        ; 0.232      ; 0.952      ;
; 0.644  ; Clock_Divider:cd|counter[3]  ; Clock_Divider:cd|counter[9]  ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.765      ;
; 0.646  ; Clock_Divider:cd|counter[1]  ; Clock_Divider:cd|counter[7]  ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.767      ;
; 0.646  ; Clock_Divider:cd|counter[13] ; Clock_Divider:cd|counter[17] ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.767      ;
; 0.647  ; Clock_Divider:cd|counter[3]  ; Clock_Divider:cd|counter[10] ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.768      ;
; 0.649  ; Clock_Divider:cd|counter[1]  ; Clock_Divider:cd|counter[8]  ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.770      ;
; 0.650  ; Clock_Divider:cd|counter[22] ; Clock_Divider:cd|counter[22] ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.771      ;
; 0.651  ; Clock_Divider:cd|counter[9]  ; Clock_Divider:cd|counter[15] ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.772      ;
; 0.652  ; Clock_Divider:cd|counter[17] ; Clock_Divider:cd|counter[23] ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.773      ;
; 0.657  ; Clock_Divider:cd|counter[19] ; Clock_Divider:cd|counter[23] ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.778      ;
; 0.657  ; Clock_Divider:cd|counter[2]  ; Clock_Divider:cd|counter[9]  ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.778      ;
; 0.658  ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|counter[7]  ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.779      ;
; 0.659  ; Clock_Divider:cd|counter[12] ; Clock_Divider:cd|counter[17] ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.780      ;
; 0.660  ; Clock_Divider:cd|counter[2]  ; Clock_Divider:cd|counter[10] ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.781      ;
; 0.661  ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|counter[8]  ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.782      ;
; 0.662  ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|counter[0]  ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.783      ;
; 0.663  ; Clock_Divider:cd|counter[16] ; Clock_Divider:cd|counter[16] ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.784      ;
; 0.664  ; Clock_Divider:cd|counter[10] ; Clock_Divider:cd|counter[17] ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.785      ;
; 0.665  ; Clock_Divider:cd|counter[8]  ; Clock_Divider:cd|counter[15] ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.786      ;
; 0.671  ; Clock_Divider:cd|counter[19] ; Clock_Divider:cd|counter[19] ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.792      ;
; 0.675  ; Clock_Divider:cd|counter[17] ; Clock_Divider:cd|counter[20] ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.796      ;
; 0.676  ; Clock_Divider:cd|counter[15] ; Clock_Divider:cd|counter[18] ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.797      ;
; 0.680  ; Clock_Divider:cd|counter[19] ; Clock_Divider:cd|counter[20] ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.801      ;
; 0.682  ; Clock_Divider:cd|counter[20] ; Clock_Divider:cd|counter[16] ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.803      ;
; 0.684  ; Clock_Divider:cd|counter[20] ; Clock_Divider:cd|counter[22] ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.805      ;
; 0.685  ; Clock_Divider:cd|counter[20] ; Clock_Divider:cd|counter[12] ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.806      ;
+--------+------------------------------+------------------------------+--------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'Clock_Divider:cd|clk_tmp'                                                                                                                               ;
+-------+----------------------------------------+-------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                             ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+-------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; 0.224 ; OP[0]                                  ; ALU:the_best_alu_in_kista|SUM[2]    ; OP[0]                    ; Clock_Divider:cd|clk_tmp ; 0.000        ; 1.344      ; 1.682      ;
; 0.229 ; OP[0]                                  ; ALU:the_best_alu_in_kista|SUM[0]    ; OP[0]                    ; Clock_Divider:cd|clk_tmp ; 0.000        ; 1.344      ; 1.687      ;
; 0.267 ; OP[0]                                  ; ALU:the_best_alu_in_kista|SUM[1]    ; OP[0]                    ; Clock_Divider:cd|clk_tmp ; 0.000        ; 1.344      ; 1.725      ;
; 0.340 ; OP[0]                                  ; ALU:the_best_alu_in_kista|N_Flag    ; OP[0]                    ; Clock_Divider:cd|clk_tmp ; 0.000        ; 1.344      ; 1.798      ;
; 0.411 ; OP[0]                                  ; ALU:the_best_alu_in_kista|SUM[3]    ; OP[0]                    ; Clock_Divider:cd|clk_tmp ; 0.000        ; 1.523      ; 2.048      ;
; 0.481 ; OP[0]                                  ; ALU:the_best_alu_in_kista|Z_Flag    ; OP[0]                    ; Clock_Divider:cd|clk_tmp ; 0.000        ; 1.344      ; 1.939      ;
; 0.576 ; OP[0]                                  ; ALU:the_best_alu_in_kista|O_Flag    ; OP[0]                    ; Clock_Divider:cd|clk_tmp ; 0.000        ; 1.344      ; 2.034      ;
; 0.580 ; ALU:the_best_alu_in_kista|SUM[1]       ; Register_File:rf|register_arr[0][1] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.037      ; 0.701      ;
; 0.900 ; ALU:the_best_alu_in_kista|SUM[1]       ; Register_File:rf|register_arr[1][1] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.037      ; 1.021      ;
; 0.901 ; ALU:the_best_alu_in_kista|SUM[1]       ; Register_File:rf|register_arr[3][1] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.037      ; 1.022      ;
; 0.910 ; ALU:the_best_alu_in_kista|SUM[0]       ; Register_File:rf|register_arr[2][0] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.037      ; 1.031      ;
; 0.912 ; Register_File:rf|register_arr[3][1]    ; ALU:the_best_alu_in_kista|SUM[1]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.037      ; 1.033      ;
; 0.930 ; ALU:the_best_alu_in_kista|sub_overflow ; ALU:the_best_alu_in_kista|O_Flag    ; OP[0]                    ; Clock_Divider:cd|clk_tmp ; -0.500       ; -0.354     ; 0.190      ;
; 0.978 ; ALU:the_best_alu_in_kista|SUM[1]       ; Register_File:rf|register_arr[2][1] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.037      ; 1.099      ;
; 1.045 ; Register_File:rf|register_arr[1][1]    ; ALU:the_best_alu_in_kista|SUM[1]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.037      ; 1.166      ;
; 1.051 ; ALU:the_best_alu_in_kista|SUM[3]       ; Register_File:rf|register_arr[1][3] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; -0.135     ; 1.000      ;
; 1.065 ; ALU:the_best_alu_in_kista|SUM[2]       ; Register_File:rf|register_arr[2][2] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.038      ; 1.187      ;
; 1.082 ; ALU:the_best_alu_in_kista|SUM[2]       ; Register_File:rf|register_arr[0][2] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.038      ; 1.204      ;
; 1.088 ; ALU:the_best_alu_in_kista|SUM[2]       ; Register_File:rf|register_arr[1][2] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.037      ; 1.209      ;
; 1.089 ; ALU:the_best_alu_in_kista|SUM[2]       ; Register_File:rf|register_arr[3][2] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.037      ; 1.210      ;
; 1.126 ; Register_File:rf|register_arr[3][1]    ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.037      ; 1.247      ;
; 1.140 ; Register_File:rf|register_arr[2][1]    ; ALU:the_best_alu_in_kista|SUM[1]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.037      ; 1.261      ;
; 1.141 ; Register_File:rf|register_arr[1][3]    ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.037      ; 1.262      ;
; 1.141 ; Register_File:rf|register_arr[3][3]    ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.037      ; 1.262      ;
; 1.148 ; Register_File:rf|register_arr[3][0]    ; ALU:the_best_alu_in_kista|SUM[0]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.037      ; 1.269      ;
; 1.162 ; Register_File:rf|register_arr[2][0]    ; ALU:the_best_alu_in_kista|SUM[0]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.037      ; 1.283      ;
; 1.172 ; Register_File:rf|register_arr[1][3]    ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.037      ; 1.293      ;
; 1.172 ; Register_File:rf|register_arr[3][3]    ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.037      ; 1.293      ;
; 1.202 ; Register_File:rf|register_arr[0][1]    ; ALU:the_best_alu_in_kista|SUM[1]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.037      ; 1.323      ;
; 1.217 ; Register_File:rf|register_arr[0][3]    ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.037      ; 1.338      ;
; 1.223 ; Register_File:rf|register_arr[2][3]    ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.037      ; 1.344      ;
; 1.227 ; Register_File:rf|register_arr[2][2]    ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.036      ; 1.347      ;
; 1.228 ; OP[0]                                  ; ALU:the_best_alu_in_kista|SUM[0]    ; OP[0]                    ; Clock_Divider:cd|clk_tmp ; -0.500       ; 1.344      ; 2.186      ;
; 1.234 ; OP[0]                                  ; ALU:the_best_alu_in_kista|SUM[2]    ; OP[0]                    ; Clock_Divider:cd|clk_tmp ; -0.500       ; 1.344      ; 2.192      ;
; 1.235 ; Register_File:rf|register_arr[3][2]    ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.037      ; 1.356      ;
; 1.243 ; Register_File:rf|register_arr[1][3]    ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.216      ; 1.543      ;
; 1.243 ; Register_File:rf|register_arr[3][3]    ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.216      ; 1.543      ;
; 1.245 ; Register_File:rf|register_arr[1][0]    ; ALU:the_best_alu_in_kista|SUM[0]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.037      ; 1.366      ;
; 1.251 ; Register_File:rf|register_arr[0][0]    ; ALU:the_best_alu_in_kista|SUM[0]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.037      ; 1.372      ;
; 1.251 ; OP[0]                                  ; ALU:the_best_alu_in_kista|SUM[1]    ; OP[0]                    ; Clock_Divider:cd|clk_tmp ; -0.500       ; 1.344      ; 2.209      ;
; 1.259 ; Register_File:rf|register_arr[1][1]    ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.037      ; 1.380      ;
; 1.267 ; Register_File:rf|register_arr[2][3]    ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.037      ; 1.388      ;
; 1.278 ; Register_File:rf|register_arr[0][3]    ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.037      ; 1.399      ;
; 1.290 ; ALU:the_best_alu_in_kista|SUM[3]       ; Register_File:rf|register_arr[3][3] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; -0.135     ; 1.239      ;
; 1.301 ; ALU:the_best_alu_in_kista|SUM[0]       ; Register_File:rf|register_arr[3][0] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.037      ; 1.422      ;
; 1.304 ; ALU:the_best_alu_in_kista|SUM[0]       ; Register_File:rf|register_arr[1][0] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.037      ; 1.425      ;
; 1.316 ; Register_File:rf|register_arr[1][2]    ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.037      ; 1.437      ;
; 1.321 ; OP[0]                                  ; ALU:the_best_alu_in_kista|N_Flag    ; OP[0]                    ; Clock_Divider:cd|clk_tmp ; -0.500       ; 1.344      ; 2.279      ;
; 1.338 ; Register_File:rf|register_arr[2][3]    ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.216      ; 1.638      ;
; 1.349 ; Register_File:rf|register_arr[0][3]    ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.216      ; 1.649      ;
; 1.354 ; Register_File:rf|register_arr[2][1]    ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.037      ; 1.475      ;
; 1.354 ; Register_File:rf|register_arr[3][1]    ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.037      ; 1.475      ;
; 1.360 ; Register_File:rf|register_arr[3][1]    ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.037      ; 1.481      ;
; 1.363 ; Register_File:rf|register_arr[0][2]    ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.036      ; 1.483      ;
; 1.392 ; OP[0]                                  ; ALU:the_best_alu_in_kista|SUM[3]    ; OP[0]                    ; Clock_Divider:cd|clk_tmp ; -0.500       ; 1.523      ; 2.529      ;
; 1.398 ; Register_File:rf|register_arr[1][3]    ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.037      ; 1.519      ;
; 1.398 ; Register_File:rf|register_arr[3][3]    ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.037      ; 1.519      ;
; 1.416 ; Register_File:rf|register_arr[0][1]    ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.037      ; 1.537      ;
; 1.425 ; Register_File:rf|register_arr[3][1]    ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.216      ; 1.725      ;
; 1.446 ; Register_File:rf|register_arr[3][0]    ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.037      ; 1.567      ;
; 1.460 ; Register_File:rf|register_arr[2][0]    ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.037      ; 1.581      ;
; 1.465 ; OP[0]                                  ; ALU:the_best_alu_in_kista|Z_Flag    ; OP[0]                    ; Clock_Divider:cd|clk_tmp ; -0.500       ; 1.344      ; 2.423      ;
; 1.472 ; ALU:the_best_alu_in_kista|SUM[0]       ; Register_File:rf|register_arr[0][0] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.037      ; 1.593      ;
; 1.480 ; Register_File:rf|register_arr[3][2]    ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.037      ; 1.601      ;
; 1.484 ; Register_File:rf|register_arr[3][0]    ; ALU:the_best_alu_in_kista|SUM[1]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.037      ; 1.605      ;
; 1.487 ; ALU:the_best_alu_in_kista|SUM[3]       ; Register_File:rf|register_arr[2][3] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; -0.135     ; 1.436      ;
; 1.487 ; Register_File:rf|register_arr[1][1]    ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.037      ; 1.608      ;
; 1.488 ; ALU:the_best_alu_in_kista|SUM[3]       ; Register_File:rf|register_arr[0][3] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; -0.135     ; 1.437      ;
; 1.493 ; Register_File:rf|register_arr[1][1]    ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.037      ; 1.614      ;
; 1.493 ; Register_File:rf|register_arr[2][3]    ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.037      ; 1.614      ;
; 1.504 ; Register_File:rf|register_arr[0][3]    ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.037      ; 1.625      ;
; 1.527 ; Register_File:rf|register_arr[2][2]    ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.036      ; 1.647      ;
; 1.535 ; Register_File:rf|register_arr[3][2]    ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.037      ; 1.656      ;
; 1.543 ; Register_File:rf|register_arr[1][0]    ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.037      ; 1.664      ;
; 1.546 ; Register_File:rf|register_arr[3][0]    ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.037      ; 1.667      ;
; 1.549 ; Register_File:rf|register_arr[0][0]    ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.037      ; 1.670      ;
; 1.551 ; Register_File:rf|register_arr[3][2]    ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.216      ; 1.851      ;
; 1.552 ; Register_File:rf|register_arr[3][0]    ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.037      ; 1.673      ;
; 1.557 ; OP[0]                                  ; ALU:the_best_alu_in_kista|O_Flag    ; OP[0]                    ; Clock_Divider:cd|clk_tmp ; -0.500       ; 1.344      ; 2.515      ;
; 1.558 ; Register_File:rf|register_arr[1][1]    ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.216      ; 1.858      ;
; 1.582 ; Register_File:rf|register_arr[2][1]    ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.037      ; 1.703      ;
; 1.588 ; Register_File:rf|register_arr[2][1]    ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.037      ; 1.709      ;
; 1.590 ; Register_File:rf|register_arr[3][1]    ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.037      ; 1.711      ;
; 1.616 ; Register_File:rf|register_arr[1][2]    ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.037      ; 1.737      ;
; 1.617 ; Register_File:rf|register_arr[3][0]    ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.216      ; 1.917      ;
; 1.618 ; Register_File:rf|register_arr[2][2]    ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.036      ; 1.738      ;
; 1.627 ; Register_File:rf|register_arr[2][0]    ; ALU:the_best_alu_in_kista|SUM[1]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.037      ; 1.748      ;
; 1.631 ; Register_File:rf|register_arr[1][2]    ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.037      ; 1.752      ;
; 1.637 ; Register_File:rf|register_arr[1][0]    ; ALU:the_best_alu_in_kista|SUM[1]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.037      ; 1.758      ;
; 1.644 ; Register_File:rf|register_arr[0][1]    ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.037      ; 1.765      ;
; 1.650 ; Register_File:rf|register_arr[0][1]    ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.037      ; 1.771      ;
; 1.653 ; Register_File:rf|register_arr[2][1]    ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.216      ; 1.953      ;
; 1.663 ; Register_File:rf|register_arr[0][2]    ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.036      ; 1.783      ;
; 1.689 ; Register_File:rf|register_arr[2][2]    ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.215      ; 1.988      ;
; 1.689 ; Register_File:rf|register_arr[2][0]    ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.037      ; 1.810      ;
; 1.695 ; Register_File:rf|register_arr[2][0]    ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.037      ; 1.816      ;
; 1.699 ; Register_File:rf|register_arr[1][0]    ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.037      ; 1.820      ;
; 1.702 ; Register_File:rf|register_arr[1][2]    ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.216      ; 2.002      ;
; 1.705 ; Register_File:rf|register_arr[1][0]    ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.037      ; 1.826      ;
; 1.715 ; Register_File:rf|register_arr[0][1]    ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.216      ; 2.015      ;
+-------+----------------------------------------+-------------------------------------+--------------------------+--------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'OP[0]'                                                                                                                                     ;
+-------+-------------------------------------+----------------------------------------+--------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                                ; Launch Clock             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+----------------------------------------+--------------------------+-------------+--------------+------------+------------+
; 0.893 ; OP[0]                               ; ALU:the_best_alu_in_kista|sub_overflow ; OP[0]                    ; OP[0]       ; 0.000        ; 1.744      ; 2.637      ;
; 0.912 ; OP[0]                               ; ALU:the_best_alu_in_kista|sub_overflow ; OP[0]                    ; OP[0]       ; -0.500       ; 1.744      ; 2.156      ;
; 1.267 ; Register_File:rf|register_arr[1][3] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; -0.500       ; 0.464      ; 1.261      ;
; 1.267 ; Register_File:rf|register_arr[3][3] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; -0.500       ; 0.464      ; 1.261      ;
; 1.362 ; Register_File:rf|register_arr[2][3] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; -0.500       ; 0.464      ; 1.356      ;
; 1.431 ; Register_File:rf|register_arr[0][3] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; -0.500       ; 0.464      ; 1.425      ;
; 1.839 ; Register_File:rf|register_arr[3][1] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; -0.500       ; 0.464      ; 1.833      ;
; 1.965 ; Register_File:rf|register_arr[3][2] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; -0.500       ; 0.464      ; 1.959      ;
; 1.972 ; Register_File:rf|register_arr[1][1] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; -0.500       ; 0.464      ; 1.966      ;
; 2.031 ; Register_File:rf|register_arr[3][0] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; -0.500       ; 0.464      ; 2.025      ;
; 2.067 ; Register_File:rf|register_arr[2][1] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; -0.500       ; 0.464      ; 2.061      ;
; 2.103 ; Register_File:rf|register_arr[2][2] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; -0.500       ; 0.463      ; 2.096      ;
; 2.116 ; Register_File:rf|register_arr[1][2] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; -0.500       ; 0.464      ; 2.110      ;
; 2.129 ; Register_File:rf|register_arr[0][1] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; -0.500       ; 0.464      ; 2.123      ;
; 2.174 ; Register_File:rf|register_arr[2][0] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; -0.500       ; 0.464      ; 2.168      ;
; 2.184 ; Register_File:rf|register_arr[1][0] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; -0.500       ; 0.464      ; 2.178      ;
; 2.202 ; Register_File:rf|register_arr[0][2] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; -0.500       ; 0.463      ; 2.195      ;
; 2.263 ; Register_File:rf|register_arr[0][0] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; -0.500       ; 0.464      ; 2.257      ;
+-------+-------------------------------------+----------------------------------------+--------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLK'                                                               ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; CLK   ; Rise       ; CLK                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Clock_Divider:cd|clk_tmp     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Clock_Divider:cd|counter[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Clock_Divider:cd|counter[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Clock_Divider:cd|counter[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Clock_Divider:cd|counter[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Clock_Divider:cd|counter[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Clock_Divider:cd|counter[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Clock_Divider:cd|counter[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Clock_Divider:cd|counter[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Clock_Divider:cd|counter[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Clock_Divider:cd|counter[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Clock_Divider:cd|counter[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Clock_Divider:cd|counter[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Clock_Divider:cd|counter[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Clock_Divider:cd|counter[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Clock_Divider:cd|counter[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Clock_Divider:cd|counter[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Clock_Divider:cd|counter[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Clock_Divider:cd|counter[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Clock_Divider:cd|counter[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Clock_Divider:cd|counter[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Clock_Divider:cd|counter[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Clock_Divider:cd|counter[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Clock_Divider:cd|counter[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Clock_Divider:cd|counter[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Clock_Divider:cd|counter[9]  ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[24] ;
; -0.031 ; 0.153        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|clk_tmp     ;
; -0.031 ; 0.153        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[0]  ;
; -0.031 ; 0.153        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[10] ;
; -0.031 ; 0.153        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[11] ;
; -0.031 ; 0.153        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[12] ;
; -0.031 ; 0.153        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[13] ;
; -0.031 ; 0.153        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[14] ;
; -0.031 ; 0.153        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[15] ;
; -0.031 ; 0.153        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[16] ;
; -0.031 ; 0.153        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[17] ;
; -0.031 ; 0.153        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[18] ;
; -0.031 ; 0.153        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[19] ;
; -0.031 ; 0.153        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[1]  ;
; -0.031 ; 0.153        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[20] ;
; -0.031 ; 0.153        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[21] ;
; -0.031 ; 0.153        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[22] ;
; -0.031 ; 0.153        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[23] ;
; -0.031 ; 0.153        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[2]  ;
; -0.031 ; 0.153        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[3]  ;
; -0.031 ; 0.153        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[4]  ;
; -0.031 ; 0.153        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[5]  ;
; -0.031 ; 0.153        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[6]  ;
; -0.031 ; 0.153        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[7]  ;
; -0.031 ; 0.153        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[8]  ;
; -0.031 ; 0.153        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[9]  ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[24]|clk           ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~input|o                  ;
; 0.139  ; 0.139        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~inputclkctrl|inclk[0]    ;
; 0.139  ; 0.139        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~inputclkctrl|outclk      ;
; 0.148  ; 0.148        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|clk_tmp|clk               ;
; 0.148  ; 0.148        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[11]|clk           ;
; 0.148  ; 0.148        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[12]|clk           ;
; 0.148  ; 0.148        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[13]|clk           ;
; 0.148  ; 0.148        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[14]|clk           ;
; 0.148  ; 0.148        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[16]|clk           ;
; 0.148  ; 0.148        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[19]|clk           ;
; 0.148  ; 0.148        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[22]|clk           ;
; 0.149  ; 0.149        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[0]|clk            ;
; 0.149  ; 0.149        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[10]|clk           ;
; 0.149  ; 0.149        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[15]|clk           ;
; 0.149  ; 0.149        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[17]|clk           ;
; 0.149  ; 0.149        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[18]|clk           ;
; 0.149  ; 0.149        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[1]|clk            ;
; 0.149  ; 0.149        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[20]|clk           ;
; 0.149  ; 0.149        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[21]|clk           ;
; 0.149  ; 0.149        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[23]|clk           ;
; 0.149  ; 0.149        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[2]|clk            ;
; 0.149  ; 0.149        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[3]|clk            ;
; 0.149  ; 0.149        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[4]|clk            ;
; 0.149  ; 0.149        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[5]|clk            ;
; 0.149  ; 0.149        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[6]|clk            ;
; 0.149  ; 0.149        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[7]|clk            ;
; 0.149  ; 0.149        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[8]|clk            ;
; 0.149  ; 0.149        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[9]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~input|i                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~input|i                  ;
; 0.629  ; 0.845        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[0]  ;
; 0.629  ; 0.845        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[10] ;
; 0.629  ; 0.845        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[15] ;
; 0.629  ; 0.845        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[17] ;
; 0.629  ; 0.845        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[18] ;
; 0.629  ; 0.845        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[1]  ;
; 0.629  ; 0.845        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[20] ;
; 0.629  ; 0.845        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[21] ;
; 0.629  ; 0.845        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[23] ;
; 0.629  ; 0.845        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[2]  ;
; 0.629  ; 0.845        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[3]  ;
; 0.629  ; 0.845        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[4]  ;
; 0.629  ; 0.845        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[5]  ;
; 0.629  ; 0.845        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[6]  ;
; 0.629  ; 0.845        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[7]  ;
; 0.629  ; 0.845        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[8]  ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'OP[0]'                                                                         ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; OP[0] ; Rise       ; OP[0]                                    ;
; 0.056  ; 0.056        ; 0.000          ; High Pulse Width ; OP[0] ; Fall       ; ALU:the_best_alu_in_kista|sub_overflow   ;
; 0.059  ; 0.059        ; 0.000          ; Low Pulse Width  ; OP[0] ; Rise       ; the_best_alu_in_kista|sub_overflow|datac ;
; 0.087  ; 0.087        ; 0.000          ; Low Pulse Width  ; OP[0] ; Rise       ; the_best_alu_in_kista|Equal0~0|datad     ;
; 0.092  ; 0.092        ; 0.000          ; Low Pulse Width  ; OP[0] ; Rise       ; the_best_alu_in_kista|Equal0~0|combout   ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; OP[0] ; Rise       ; OP[0]~input|o                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; OP[0] ; Rise       ; OP[0]~input|i                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; OP[0] ; Rise       ; OP[0]~input|i                            ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; OP[0] ; Rise       ; OP[0]~input|o                            ;
; 0.908  ; 0.908        ; 0.000          ; High Pulse Width ; OP[0] ; Rise       ; the_best_alu_in_kista|Equal0~0|combout   ;
; 0.912  ; 0.912        ; 0.000          ; High Pulse Width ; OP[0] ; Rise       ; the_best_alu_in_kista|Equal0~0|datad     ;
; 0.940  ; 0.940        ; 0.000          ; High Pulse Width ; OP[0] ; Rise       ; the_best_alu_in_kista|sub_overflow|datac ;
; 0.943  ; 0.943        ; 0.000          ; Low Pulse Width  ; OP[0] ; Fall       ; ALU:the_best_alu_in_kista|sub_overflow   ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'Clock_Divider:cd|clk_tmp'                                                                    ;
+--------+--------------+----------------+------------------+--------------------------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                    ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+--------------------------+------------+-------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|clk_tmp ; Rise       ; ALU:the_best_alu_in_kista|N_Flag    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|clk_tmp ; Rise       ; ALU:the_best_alu_in_kista|O_Flag    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|clk_tmp ; Rise       ; ALU:the_best_alu_in_kista|SUM[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|clk_tmp ; Rise       ; ALU:the_best_alu_in_kista|SUM[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|clk_tmp ; Rise       ; ALU:the_best_alu_in_kista|SUM[2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|clk_tmp ; Rise       ; ALU:the_best_alu_in_kista|SUM[3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|clk_tmp ; Rise       ; ALU:the_best_alu_in_kista|Z_Flag    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[0][0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[0][1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[0][2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[0][3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[1][0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[1][1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[1][2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[1][3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[2][0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[2][1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[2][2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[2][3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[3][0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[3][1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[3][2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[3][3] ;
; 0.259  ; 0.443        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; ALU:the_best_alu_in_kista|SUM[3]    ;
; 0.274  ; 0.458        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[0][0] ;
; 0.274  ; 0.458        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[0][1] ;
; 0.274  ; 0.458        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[0][3] ;
; 0.274  ; 0.458        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[1][0] ;
; 0.274  ; 0.458        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[1][1] ;
; 0.274  ; 0.458        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[1][2] ;
; 0.274  ; 0.458        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[1][3] ;
; 0.274  ; 0.458        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[2][0] ;
; 0.274  ; 0.458        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[2][1] ;
; 0.274  ; 0.458        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[2][3] ;
; 0.274  ; 0.458        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[3][0] ;
; 0.274  ; 0.458        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[3][1] ;
; 0.274  ; 0.458        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[3][2] ;
; 0.274  ; 0.458        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[3][3] ;
; 0.275  ; 0.459        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; ALU:the_best_alu_in_kista|N_Flag    ;
; 0.275  ; 0.459        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; ALU:the_best_alu_in_kista|O_Flag    ;
; 0.275  ; 0.459        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; ALU:the_best_alu_in_kista|SUM[0]    ;
; 0.275  ; 0.459        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; ALU:the_best_alu_in_kista|SUM[1]    ;
; 0.275  ; 0.459        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; ALU:the_best_alu_in_kista|SUM[2]    ;
; 0.275  ; 0.459        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; ALU:the_best_alu_in_kista|Z_Flag    ;
; 0.275  ; 0.459        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[0][2] ;
; 0.275  ; 0.459        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[2][2] ;
; 0.322  ; 0.538        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; ALU:the_best_alu_in_kista|N_Flag    ;
; 0.322  ; 0.538        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; ALU:the_best_alu_in_kista|O_Flag    ;
; 0.322  ; 0.538        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; ALU:the_best_alu_in_kista|SUM[0]    ;
; 0.322  ; 0.538        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; ALU:the_best_alu_in_kista|SUM[1]    ;
; 0.322  ; 0.538        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; ALU:the_best_alu_in_kista|SUM[2]    ;
; 0.322  ; 0.538        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; ALU:the_best_alu_in_kista|Z_Flag    ;
; 0.322  ; 0.538        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[0][0] ;
; 0.322  ; 0.538        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[0][1] ;
; 0.322  ; 0.538        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[0][2] ;
; 0.322  ; 0.538        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[0][3] ;
; 0.322  ; 0.538        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[1][0] ;
; 0.322  ; 0.538        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[1][1] ;
; 0.322  ; 0.538        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[1][2] ;
; 0.322  ; 0.538        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[1][3] ;
; 0.322  ; 0.538        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[2][0] ;
; 0.322  ; 0.538        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[2][1] ;
; 0.322  ; 0.538        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[2][2] ;
; 0.322  ; 0.538        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[2][3] ;
; 0.322  ; 0.538        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[3][0] ;
; 0.322  ; 0.538        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[3][1] ;
; 0.322  ; 0.538        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[3][2] ;
; 0.322  ; 0.538        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[3][3] ;
; 0.337  ; 0.553        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; ALU:the_best_alu_in_kista|SUM[3]    ;
; 0.439  ; 0.439        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; the_best_alu_in_kista|SUM[3]|clk    ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; cd|clk_tmp~clkctrl|inclk[0]         ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; cd|clk_tmp~clkctrl|outclk           ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[0][0]|clk           ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[0][1]|clk           ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[0][3]|clk           ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[1][0]|clk           ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[1][1]|clk           ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[1][2]|clk           ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[1][3]|clk           ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[2][0]|clk           ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[2][1]|clk           ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[2][3]|clk           ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[3][0]|clk           ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[3][1]|clk           ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[3][2]|clk           ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[3][3]|clk           ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[0][2]|clk           ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[2][2]|clk           ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; the_best_alu_in_kista|N_Flag|clk    ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; the_best_alu_in_kista|O_Flag|clk    ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; the_best_alu_in_kista|SUM[0]|clk    ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; the_best_alu_in_kista|SUM[1]|clk    ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; the_best_alu_in_kista|SUM[2]|clk    ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; the_best_alu_in_kista|Z_Flag|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; cd|clk_tmp|q                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; cd|clk_tmp|q                        ;
; 0.544  ; 0.544        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[0][0]|clk           ;
; 0.544  ; 0.544        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[0][1]|clk           ;
; 0.544  ; 0.544        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[0][2]|clk           ;
; 0.544  ; 0.544        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[0][3]|clk           ;
+--------+--------------+----------------+------------------+--------------------------+------------+-------------------------------------+


+-----------------------------------------------------------------------------------------------+
; Setup Times                                                                                   ;
+------------+--------------------------+-------+-------+------------+--------------------------+
; Data Port  ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+------------+--------------------------+-------+-------+------------+--------------------------+
; BypassA    ; Clock_Divider:cd|clk_tmp ; 3.321 ; 3.948 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; BypassB    ; Clock_Divider:cd|clk_tmp ; 3.366 ; 3.886 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; IE         ; Clock_Divider:cd|clk_tmp ; 2.077 ; 2.568 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; INPUT[*]   ; Clock_Divider:cd|clk_tmp ; 1.865 ; 2.530 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  INPUT[0]  ; Clock_Divider:cd|clk_tmp ; 1.791 ; 2.459 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  INPUT[1]  ; Clock_Divider:cd|clk_tmp ; 1.840 ; 2.502 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  INPUT[2]  ; Clock_Divider:cd|clk_tmp ; 1.651 ; 2.299 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  INPUT[3]  ; Clock_Divider:cd|clk_tmp ; 1.865 ; 2.530 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; OE         ; Clock_Divider:cd|clk_tmp ; 2.424 ; 3.141 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; OP[*]      ; Clock_Divider:cd|clk_tmp ; 1.499 ; 1.848 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OP[0]     ; Clock_Divider:cd|clk_tmp ; 1.347 ; 1.826 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OP[1]     ; Clock_Divider:cd|clk_tmp ; 1.442 ; 1.760 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OP[2]     ; Clock_Divider:cd|clk_tmp ; 1.499 ; 1.848 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; Offset[*]  ; Clock_Divider:cd|clk_tmp ; 3.126 ; 3.754 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  Offset[0] ; Clock_Divider:cd|clk_tmp ; 3.126 ; 3.754 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  Offset[1] ; Clock_Divider:cd|clk_tmp ; 1.890 ; 2.228 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  Offset[2] ; Clock_Divider:cd|clk_tmp ; 2.201 ; 2.573 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  Offset[3] ; Clock_Divider:cd|clk_tmp ; 2.757 ; 3.371 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; RA[*]      ; Clock_Divider:cd|clk_tmp ; 3.420 ; 4.041 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  RA[0]     ; Clock_Divider:cd|clk_tmp ; 3.168 ; 3.753 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  RA[1]     ; Clock_Divider:cd|clk_tmp ; 3.420 ; 4.041 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; RB[*]      ; Clock_Divider:cd|clk_tmp ; 3.427 ; 4.056 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  RB[0]     ; Clock_Divider:cd|clk_tmp ; 3.427 ; 4.056 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  RB[1]     ; Clock_Divider:cd|clk_tmp ; 3.235 ; 3.829 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; RESET      ; Clock_Divider:cd|clk_tmp ; 1.395 ; 1.598 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; ReadA      ; Clock_Divider:cd|clk_tmp ; 2.805 ; 3.493 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; ReadB      ; Clock_Divider:cd|clk_tmp ; 3.357 ; 4.027 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; WAddr[*]   ; Clock_Divider:cd|clk_tmp ; 1.926 ; 2.507 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  WAddr[0]  ; Clock_Divider:cd|clk_tmp ; 1.859 ; 2.421 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  WAddr[1]  ; Clock_Divider:cd|clk_tmp ; 1.926 ; 2.507 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; Write      ; Clock_Divider:cd|clk_tmp ; 1.618 ; 2.221 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; BypassA    ; OP[0]                    ; 3.509 ; 4.136 ; Fall       ; OP[0]                    ;
; BypassB    ; OP[0]                    ; 3.554 ; 4.074 ; Fall       ; OP[0]                    ;
; OP[*]      ; OP[0]                    ; 1.608 ; 1.958 ; Fall       ; OP[0]                    ;
;  OP[0]     ; OP[0]                    ; 1.535 ; 1.958 ; Fall       ; OP[0]                    ;
;  OP[1]     ; OP[0]                    ; 1.608 ; 1.948 ; Fall       ; OP[0]                    ;
;  OP[2]     ; OP[0]                    ; 1.570 ; 1.919 ; Fall       ; OP[0]                    ;
; Offset[*]  ; OP[0]                    ; 3.314 ; 3.942 ; Fall       ; OP[0]                    ;
;  Offset[0] ; OP[0]                    ; 3.314 ; 3.942 ; Fall       ; OP[0]                    ;
;  Offset[1] ; OP[0]                    ; 2.037 ; 2.364 ; Fall       ; OP[0]                    ;
;  Offset[2] ; OP[0]                    ; 2.389 ; 2.761 ; Fall       ; OP[0]                    ;
;  Offset[3] ; OP[0]                    ; 2.945 ; 3.559 ; Fall       ; OP[0]                    ;
; RA[*]      ; OP[0]                    ; 3.608 ; 4.229 ; Fall       ; OP[0]                    ;
;  RA[0]     ; OP[0]                    ; 3.356 ; 3.941 ; Fall       ; OP[0]                    ;
;  RA[1]     ; OP[0]                    ; 3.608 ; 4.229 ; Fall       ; OP[0]                    ;
; RB[*]      ; OP[0]                    ; 3.615 ; 4.244 ; Fall       ; OP[0]                    ;
;  RB[0]     ; OP[0]                    ; 3.615 ; 4.244 ; Fall       ; OP[0]                    ;
;  RB[1]     ; OP[0]                    ; 3.388 ; 3.981 ; Fall       ; OP[0]                    ;
; ReadA      ; OP[0]                    ; 2.941 ; 3.681 ; Fall       ; OP[0]                    ;
; ReadB      ; OP[0]                    ; 3.545 ; 4.215 ; Fall       ; OP[0]                    ;
+------------+--------------------------+-------+-------+------------+--------------------------+


+-------------------------------------------------------------------------------------------------+
; Hold Times                                                                                      ;
+------------+--------------------------+--------+--------+------------+--------------------------+
; Data Port  ; Clock Port               ; Rise   ; Fall   ; Clock Edge ; Clock Reference          ;
+------------+--------------------------+--------+--------+------------+--------------------------+
; BypassA    ; Clock_Divider:cd|clk_tmp ; -1.537 ; -2.130 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; BypassB    ; Clock_Divider:cd|clk_tmp ; -1.081 ; -1.619 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; IE         ; Clock_Divider:cd|clk_tmp ; -0.872 ; -1.449 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; INPUT[*]   ; Clock_Divider:cd|clk_tmp ; -0.971 ; -1.571 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  INPUT[0]  ; Clock_Divider:cd|clk_tmp ; -0.971 ; -1.571 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  INPUT[1]  ; Clock_Divider:cd|clk_tmp ; -1.181 ; -1.813 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  INPUT[2]  ; Clock_Divider:cd|clk_tmp ; -1.375 ; -2.018 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  INPUT[3]  ; Clock_Divider:cd|clk_tmp ; -1.161 ; -1.785 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; OE         ; Clock_Divider:cd|clk_tmp ; -1.650 ; -2.247 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; OP[*]      ; Clock_Divider:cd|clk_tmp ; 0.191  ; -0.112 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OP[0]     ; Clock_Divider:cd|clk_tmp ; -0.254 ; -0.758 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OP[1]     ; Clock_Divider:cd|clk_tmp ; 0.104  ; -0.171 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OP[2]     ; Clock_Divider:cd|clk_tmp ; 0.191  ; -0.112 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; Offset[*]  ; Clock_Divider:cd|clk_tmp ; -0.622 ; -0.934 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  Offset[0] ; Clock_Divider:cd|clk_tmp ; -1.277 ; -1.867 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  Offset[1] ; Clock_Divider:cd|clk_tmp ; -0.622 ; -0.934 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  Offset[2] ; Clock_Divider:cd|clk_tmp ; -0.622 ; -0.986 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  Offset[3] ; Clock_Divider:cd|clk_tmp ; -1.564 ; -2.238 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; RA[*]      ; Clock_Divider:cd|clk_tmp ; -1.498 ; -2.035 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  RA[0]     ; Clock_Divider:cd|clk_tmp ; -1.498 ; -2.035 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  RA[1]     ; Clock_Divider:cd|clk_tmp ; -1.859 ; -2.465 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; RB[*]      ; Clock_Divider:cd|clk_tmp ; -1.636 ; -2.190 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  RB[0]     ; Clock_Divider:cd|clk_tmp ; -1.832 ; -2.401 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  RB[1]     ; Clock_Divider:cd|clk_tmp ; -1.636 ; -2.190 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; RESET      ; Clock_Divider:cd|clk_tmp ; -0.402 ; -0.609 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; ReadA      ; Clock_Divider:cd|clk_tmp ; -1.383 ; -1.967 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; ReadB      ; Clock_Divider:cd|clk_tmp ; -1.163 ; -1.754 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; WAddr[*]   ; Clock_Divider:cd|clk_tmp ; -1.407 ; -2.012 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  WAddr[0]  ; Clock_Divider:cd|clk_tmp ; -1.407 ; -2.012 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  WAddr[1]  ; Clock_Divider:cd|clk_tmp ; -1.508 ; -2.108 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; Write      ; Clock_Divider:cd|clk_tmp ; -1.234 ; -1.800 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; BypassA    ; OP[0]                    ; -1.220 ; -1.813 ; Fall       ; OP[0]                    ;
; BypassB    ; OP[0]                    ; -1.489 ; -2.082 ; Fall       ; OP[0]                    ;
; OP[*]      ; OP[0]                    ; 0.079  ; -0.206 ; Fall       ; OP[0]                    ;
;  OP[0]     ; OP[0]                    ; -0.412 ; -0.893 ; Fall       ; OP[0]                    ;
;  OP[1]     ; OP[0]                    ; -0.050 ; -0.312 ; Fall       ; OP[0]                    ;
;  OP[2]     ; OP[0]                    ; 0.079  ; -0.206 ; Fall       ; OP[0]                    ;
; Offset[*]  ; OP[0]                    ; -1.055 ; -1.439 ; Fall       ; OP[0]                    ;
;  Offset[0] ; OP[0]                    ; -2.142 ; -2.830 ; Fall       ; OP[0]                    ;
;  Offset[1] ; OP[0]                    ; -1.106 ; -1.468 ; Fall       ; OP[0]                    ;
;  Offset[2] ; OP[0]                    ; -1.055 ; -1.439 ; Fall       ; OP[0]                    ;
;  Offset[3] ; OP[0]                    ; -1.247 ; -1.911 ; Fall       ; OP[0]                    ;
; RA[*]      ; OP[0]                    ; -1.184 ; -1.740 ; Fall       ; OP[0]                    ;
;  RA[0]     ; OP[0]                    ; -1.184 ; -1.740 ; Fall       ; OP[0]                    ;
;  RA[1]     ; OP[0]                    ; -1.649 ; -2.238 ; Fall       ; OP[0]                    ;
; RB[*]      ; OP[0]                    ; -1.586 ; -2.172 ; Fall       ; OP[0]                    ;
;  RB[0]     ; OP[0]                    ; -1.603 ; -2.172 ; Fall       ; OP[0]                    ;
;  RB[1]     ; OP[0]                    ; -1.586 ; -2.174 ; Fall       ; OP[0]                    ;
; ReadA      ; OP[0]                    ; -1.083 ; -1.700 ; Fall       ; OP[0]                    ;
; ReadB      ; OP[0]                    ; -1.359 ; -2.012 ; Fall       ; OP[0]                    ;
+------------+--------------------------+--------+--------+------------+--------------------------+


+-----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                         ;
+------------+--------------------------+-------+-------+------------+--------------------------+
; Data Port  ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+------------+--------------------------+-------+-------+------------+--------------------------+
; CLK1HZ_po  ; Clock_Divider:cd|clk_tmp ; 2.636 ;       ; Rise       ; Clock_Divider:cd|clk_tmp ;
; N_Flag     ; Clock_Divider:cd|clk_tmp ; 4.104 ; 4.182 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; OUTPUT[*]  ; Clock_Divider:cd|clk_tmp ; 4.362 ; 4.454 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OUTPUT[0] ; Clock_Divider:cd|clk_tmp ; 3.938 ; 3.987 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OUTPUT[1] ; Clock_Divider:cd|clk_tmp ; 4.277 ; 4.343 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OUTPUT[2] ; Clock_Divider:cd|clk_tmp ; 3.620 ; 3.672 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OUTPUT[3] ; Clock_Divider:cd|clk_tmp ; 4.362 ; 4.454 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; O_Flag     ; Clock_Divider:cd|clk_tmp ; 3.476 ; 3.518 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; Z_Flag     ; Clock_Divider:cd|clk_tmp ; 4.021 ; 4.151 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; CLK1HZ_po  ; Clock_Divider:cd|clk_tmp ;       ; 2.768 ; Fall       ; Clock_Divider:cd|clk_tmp ;
+------------+--------------------------+-------+-------+------------+--------------------------+


+-----------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                 ;
+------------+--------------------------+-------+-------+------------+--------------------------+
; Data Port  ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+------------+--------------------------+-------+-------+------------+--------------------------+
; CLK1HZ_po  ; Clock_Divider:cd|clk_tmp ; 2.548 ;       ; Rise       ; Clock_Divider:cd|clk_tmp ;
; N_Flag     ; Clock_Divider:cd|clk_tmp ; 3.956 ; 4.029 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; OUTPUT[*]  ; Clock_Divider:cd|clk_tmp ; 3.485 ; 3.534 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OUTPUT[0] ; Clock_Divider:cd|clk_tmp ; 3.796 ; 3.842 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OUTPUT[1] ; Clock_Divider:cd|clk_tmp ; 4.141 ; 4.204 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OUTPUT[2] ; Clock_Divider:cd|clk_tmp ; 3.485 ; 3.534 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OUTPUT[3] ; Clock_Divider:cd|clk_tmp ; 4.204 ; 4.290 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; O_Flag     ; Clock_Divider:cd|clk_tmp ; 3.352 ; 3.392 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; Z_Flag     ; Clock_Divider:cd|clk_tmp ; 3.874 ; 3.998 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; CLK1HZ_po  ; Clock_Divider:cd|clk_tmp ;       ; 2.674 ; Fall       ; Clock_Divider:cd|clk_tmp ;
+------------+--------------------------+-------+-------+------------+--------------------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; OE         ; OUTPUT[0]   ; 3.885 ; 3.803 ; 4.434 ; 4.352 ;
; OE         ; OUTPUT[1]   ; 4.359 ; 4.315 ; 4.904 ; 4.860 ;
; OE         ; OUTPUT[2]   ; 3.720 ; 3.677 ; 4.265 ; 4.222 ;
; OE         ; OUTPUT[3]   ; 3.715 ; 3.633 ; 4.246 ; 4.164 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; OE         ; OUTPUT[0]   ; 3.759 ; 3.677 ; 4.300 ; 4.218 ;
; OE         ; OUTPUT[1]   ; 4.233 ; 4.189 ; 4.771 ; 4.727 ;
; OE         ; OUTPUT[2]   ; 3.594 ; 3.551 ; 4.132 ; 4.089 ;
; OE         ; OUTPUT[3]   ; 3.595 ; 3.513 ; 4.120 ; 4.038 ;
+------------+-------------+-------+-------+-------+-------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                     ;
+---------------------------+---------+--------+----------+---------+---------------------+
; Clock                     ; Setup   ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------+---------+--------+----------+---------+---------------------+
; Worst-case Slack          ; -5.127  ; -0.215 ; N/A      ; N/A     ; -3.000              ;
;  CLK                      ; -2.734  ; -0.215 ; N/A      ; N/A     ; -3.000              ;
;  Clock_Divider:cd|clk_tmp ; -3.807  ; 0.224  ; N/A      ; N/A     ; -1.000              ;
;  OP[0]                    ; -5.127  ; 0.893  ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS           ; -94.101 ; -0.215 ; 0.0      ; 0.0     ; -55.832             ;
;  CLK                      ; -40.132 ; -0.215 ; N/A      ; N/A     ; -29.832             ;
;  Clock_Divider:cd|clk_tmp ; -48.842 ; 0.000  ; N/A      ; N/A     ; -23.000             ;
;  OP[0]                    ; -5.127  ; 0.000  ; N/A      ; N/A     ; -3.000              ;
+---------------------------+---------+--------+----------+---------+---------------------+


+-----------------------------------------------------------------------------------------------+
; Setup Times                                                                                   ;
+------------+--------------------------+-------+-------+------------+--------------------------+
; Data Port  ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+------------+--------------------------+-------+-------+------------+--------------------------+
; BypassA    ; Clock_Divider:cd|clk_tmp ; 5.922 ; 6.369 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; BypassB    ; Clock_Divider:cd|clk_tmp ; 5.998 ; 6.419 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; IE         ; Clock_Divider:cd|clk_tmp ; 3.619 ; 4.031 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; INPUT[*]   ; Clock_Divider:cd|clk_tmp ; 3.378 ; 3.863 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  INPUT[0]  ; Clock_Divider:cd|clk_tmp ; 3.274 ; 3.729 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  INPUT[1]  ; Clock_Divider:cd|clk_tmp ; 3.378 ; 3.855 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  INPUT[2]  ; Clock_Divider:cd|clk_tmp ; 3.013 ; 3.475 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  INPUT[3]  ; Clock_Divider:cd|clk_tmp ; 3.370 ; 3.863 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; OE         ; Clock_Divider:cd|clk_tmp ; 4.362 ; 4.857 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; OP[*]      ; Clock_Divider:cd|clk_tmp ; 2.742 ; 2.901 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OP[0]     ; Clock_Divider:cd|clk_tmp ; 2.580 ; 2.756 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OP[1]     ; Clock_Divider:cd|clk_tmp ; 2.609 ; 2.718 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OP[2]     ; Clock_Divider:cd|clk_tmp ; 2.742 ; 2.901 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; Offset[*]  ; Clock_Divider:cd|clk_tmp ; 5.655 ; 6.098 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  Offset[0] ; Clock_Divider:cd|clk_tmp ; 5.655 ; 6.098 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  Offset[1] ; Clock_Divider:cd|clk_tmp ; 3.481 ; 3.624 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  Offset[2] ; Clock_Divider:cd|clk_tmp ; 4.043 ; 4.164 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  Offset[3] ; Clock_Divider:cd|clk_tmp ; 4.929 ; 5.390 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; RA[*]      ; Clock_Divider:cd|clk_tmp ; 6.098 ; 6.580 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  RA[0]     ; Clock_Divider:cd|clk_tmp ; 5.671 ; 6.132 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  RA[1]     ; Clock_Divider:cd|clk_tmp ; 6.098 ; 6.580 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; RB[*]      ; Clock_Divider:cd|clk_tmp ; 6.065 ; 6.565 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  RB[0]     ; Clock_Divider:cd|clk_tmp ; 6.065 ; 6.565 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  RB[1]     ; Clock_Divider:cd|clk_tmp ; 5.798 ; 6.272 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; RESET      ; Clock_Divider:cd|clk_tmp ; 2.291 ; 2.353 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; ReadA      ; Clock_Divider:cd|clk_tmp ; 5.127 ; 5.643 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; ReadB      ; Clock_Divider:cd|clk_tmp ; 6.089 ; 6.573 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; WAddr[*]   ; Clock_Divider:cd|clk_tmp ; 3.428 ; 3.893 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  WAddr[0]  ; Clock_Divider:cd|clk_tmp ; 3.269 ; 3.727 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  WAddr[1]  ; Clock_Divider:cd|clk_tmp ; 3.428 ; 3.893 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; Write      ; Clock_Divider:cd|clk_tmp ; 2.982 ; 3.393 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; BypassA    ; OP[0]                    ; 6.733 ; 7.180 ; Fall       ; OP[0]                    ;
; BypassB    ; OP[0]                    ; 6.809 ; 7.230 ; Fall       ; OP[0]                    ;
; OP[*]      ; OP[0]                    ; 3.401 ; 3.527 ; Fall       ; OP[0]                    ;
;  OP[0]     ; OP[0]                    ; 3.327 ; 3.527 ; Fall       ; OP[0]                    ;
;  OP[1]     ; OP[0]                    ; 3.401 ; 3.485 ; Fall       ; OP[0]                    ;
;  OP[2]     ; OP[0]                    ; 3.327 ; 3.499 ; Fall       ; OP[0]                    ;
; Offset[*]  ; OP[0]                    ; 6.466 ; 6.909 ; Fall       ; OP[0]                    ;
;  Offset[0] ; OP[0]                    ; 6.466 ; 6.909 ; Fall       ; OP[0]                    ;
;  Offset[1] ; OP[0]                    ; 4.193 ; 4.327 ; Fall       ; OP[0]                    ;
;  Offset[2] ; OP[0]                    ; 4.854 ; 4.975 ; Fall       ; OP[0]                    ;
;  Offset[3] ; OP[0]                    ; 5.740 ; 6.201 ; Fall       ; OP[0]                    ;
; RA[*]      ; OP[0]                    ; 6.909 ; 7.391 ; Fall       ; OP[0]                    ;
;  RA[0]     ; OP[0]                    ; 6.482 ; 6.943 ; Fall       ; OP[0]                    ;
;  RA[1]     ; OP[0]                    ; 6.909 ; 7.391 ; Fall       ; OP[0]                    ;
; RB[*]      ; OP[0]                    ; 6.876 ; 7.376 ; Fall       ; OP[0]                    ;
;  RB[0]     ; OP[0]                    ; 6.876 ; 7.376 ; Fall       ; OP[0]                    ;
;  RB[1]     ; OP[0]                    ; 6.524 ; 6.997 ; Fall       ; OP[0]                    ;
; ReadA      ; OP[0]                    ; 5.830 ; 6.454 ; Fall       ; OP[0]                    ;
; ReadB      ; OP[0]                    ; 6.900 ; 7.384 ; Fall       ; OP[0]                    ;
+------------+--------------------------+-------+-------+------------+--------------------------+


+-------------------------------------------------------------------------------------------------+
; Hold Times                                                                                      ;
+------------+--------------------------+--------+--------+------------+--------------------------+
; Data Port  ; Clock Port               ; Rise   ; Fall   ; Clock Edge ; Clock Reference          ;
+------------+--------------------------+--------+--------+------------+--------------------------+
; BypassA    ; Clock_Divider:cd|clk_tmp ; -1.537 ; -2.130 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; BypassB    ; Clock_Divider:cd|clk_tmp ; -1.081 ; -1.619 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; IE         ; Clock_Divider:cd|clk_tmp ; -0.872 ; -1.449 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; INPUT[*]   ; Clock_Divider:cd|clk_tmp ; -0.971 ; -1.571 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  INPUT[0]  ; Clock_Divider:cd|clk_tmp ; -0.971 ; -1.571 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  INPUT[1]  ; Clock_Divider:cd|clk_tmp ; -1.181 ; -1.813 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  INPUT[2]  ; Clock_Divider:cd|clk_tmp ; -1.375 ; -2.018 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  INPUT[3]  ; Clock_Divider:cd|clk_tmp ; -1.161 ; -1.785 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; OE         ; Clock_Divider:cd|clk_tmp ; -1.650 ; -2.247 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; OP[*]      ; Clock_Divider:cd|clk_tmp ; 0.343  ; 0.198  ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OP[0]     ; Clock_Divider:cd|clk_tmp ; -0.254 ; -0.757 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OP[1]     ; Clock_Divider:cd|clk_tmp ; 0.210  ; 0.094  ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OP[2]     ; Clock_Divider:cd|clk_tmp ; 0.343  ; 0.198  ; Rise       ; Clock_Divider:cd|clk_tmp ;
; Offset[*]  ; Clock_Divider:cd|clk_tmp ; -0.622 ; -0.934 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  Offset[0] ; Clock_Divider:cd|clk_tmp ; -1.277 ; -1.867 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  Offset[1] ; Clock_Divider:cd|clk_tmp ; -0.622 ; -0.934 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  Offset[2] ; Clock_Divider:cd|clk_tmp ; -0.622 ; -0.986 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  Offset[3] ; Clock_Divider:cd|clk_tmp ; -1.564 ; -2.238 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; RA[*]      ; Clock_Divider:cd|clk_tmp ; -1.498 ; -2.035 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  RA[0]     ; Clock_Divider:cd|clk_tmp ; -1.498 ; -2.035 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  RA[1]     ; Clock_Divider:cd|clk_tmp ; -1.859 ; -2.465 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; RB[*]      ; Clock_Divider:cd|clk_tmp ; -1.636 ; -2.190 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  RB[0]     ; Clock_Divider:cd|clk_tmp ; -1.832 ; -2.401 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  RB[1]     ; Clock_Divider:cd|clk_tmp ; -1.636 ; -2.190 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; RESET      ; Clock_Divider:cd|clk_tmp ; -0.402 ; -0.604 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; ReadA      ; Clock_Divider:cd|clk_tmp ; -1.383 ; -1.967 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; ReadB      ; Clock_Divider:cd|clk_tmp ; -1.163 ; -1.754 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; WAddr[*]   ; Clock_Divider:cd|clk_tmp ; -1.407 ; -2.012 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  WAddr[0]  ; Clock_Divider:cd|clk_tmp ; -1.407 ; -2.012 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  WAddr[1]  ; Clock_Divider:cd|clk_tmp ; -1.508 ; -2.108 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; Write      ; Clock_Divider:cd|clk_tmp ; -1.234 ; -1.800 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; BypassA    ; OP[0]                    ; -1.220 ; -1.813 ; Fall       ; OP[0]                    ;
; BypassB    ; OP[0]                    ; -1.489 ; -2.082 ; Fall       ; OP[0]                    ;
; OP[*]      ; OP[0]                    ; 0.079  ; -0.206 ; Fall       ; OP[0]                    ;
;  OP[0]     ; OP[0]                    ; -0.412 ; -0.893 ; Fall       ; OP[0]                    ;
;  OP[1]     ; OP[0]                    ; -0.050 ; -0.312 ; Fall       ; OP[0]                    ;
;  OP[2]     ; OP[0]                    ; 0.079  ; -0.206 ; Fall       ; OP[0]                    ;
; Offset[*]  ; OP[0]                    ; -1.055 ; -1.439 ; Fall       ; OP[0]                    ;
;  Offset[0] ; OP[0]                    ; -2.142 ; -2.830 ; Fall       ; OP[0]                    ;
;  Offset[1] ; OP[0]                    ; -1.106 ; -1.468 ; Fall       ; OP[0]                    ;
;  Offset[2] ; OP[0]                    ; -1.055 ; -1.439 ; Fall       ; OP[0]                    ;
;  Offset[3] ; OP[0]                    ; -1.247 ; -1.911 ; Fall       ; OP[0]                    ;
; RA[*]      ; OP[0]                    ; -1.184 ; -1.740 ; Fall       ; OP[0]                    ;
;  RA[0]     ; OP[0]                    ; -1.184 ; -1.740 ; Fall       ; OP[0]                    ;
;  RA[1]     ; OP[0]                    ; -1.649 ; -2.238 ; Fall       ; OP[0]                    ;
; RB[*]      ; OP[0]                    ; -1.586 ; -2.172 ; Fall       ; OP[0]                    ;
;  RB[0]     ; OP[0]                    ; -1.603 ; -2.172 ; Fall       ; OP[0]                    ;
;  RB[1]     ; OP[0]                    ; -1.586 ; -2.174 ; Fall       ; OP[0]                    ;
; ReadA      ; OP[0]                    ; -1.083 ; -1.700 ; Fall       ; OP[0]                    ;
; ReadB      ; OP[0]                    ; -1.359 ; -2.012 ; Fall       ; OP[0]                    ;
+------------+--------------------------+--------+--------+------------+--------------------------+


+-----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                         ;
+------------+--------------------------+-------+-------+------------+--------------------------+
; Data Port  ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+------------+--------------------------+-------+-------+------------+--------------------------+
; CLK1HZ_po  ; Clock_Divider:cd|clk_tmp ; 4.470 ;       ; Rise       ; Clock_Divider:cd|clk_tmp ;
; N_Flag     ; Clock_Divider:cd|clk_tmp ; 6.914 ; 6.930 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; OUTPUT[*]  ; Clock_Divider:cd|clk_tmp ; 7.435 ; 7.420 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OUTPUT[0] ; Clock_Divider:cd|clk_tmp ; 6.645 ; 6.610 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OUTPUT[1] ; Clock_Divider:cd|clk_tmp ; 7.080 ; 7.073 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OUTPUT[2] ; Clock_Divider:cd|clk_tmp ; 6.191 ; 6.122 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OUTPUT[3] ; Clock_Divider:cd|clk_tmp ; 7.435 ; 7.420 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; O_Flag     ; Clock_Divider:cd|clk_tmp ; 5.940 ; 5.854 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; Z_Flag     ; Clock_Divider:cd|clk_tmp ; 6.886 ; 6.875 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; CLK1HZ_po  ; Clock_Divider:cd|clk_tmp ;       ; 4.469 ; Fall       ; Clock_Divider:cd|clk_tmp ;
+------------+--------------------------+-------+-------+------------+--------------------------+


+-----------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                 ;
+------------+--------------------------+-------+-------+------------+--------------------------+
; Data Port  ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+------------+--------------------------+-------+-------+------------+--------------------------+
; CLK1HZ_po  ; Clock_Divider:cd|clk_tmp ; 2.548 ;       ; Rise       ; Clock_Divider:cd|clk_tmp ;
; N_Flag     ; Clock_Divider:cd|clk_tmp ; 3.956 ; 4.029 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; OUTPUT[*]  ; Clock_Divider:cd|clk_tmp ; 3.485 ; 3.534 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OUTPUT[0] ; Clock_Divider:cd|clk_tmp ; 3.796 ; 3.842 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OUTPUT[1] ; Clock_Divider:cd|clk_tmp ; 4.141 ; 4.204 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OUTPUT[2] ; Clock_Divider:cd|clk_tmp ; 3.485 ; 3.534 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OUTPUT[3] ; Clock_Divider:cd|clk_tmp ; 4.204 ; 4.290 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; O_Flag     ; Clock_Divider:cd|clk_tmp ; 3.352 ; 3.392 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; Z_Flag     ; Clock_Divider:cd|clk_tmp ; 3.874 ; 3.998 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; CLK1HZ_po  ; Clock_Divider:cd|clk_tmp ;       ; 2.674 ; Fall       ; Clock_Divider:cd|clk_tmp ;
+------------+--------------------------+-------+-------+------------+--------------------------+


+----------------------------------------------------------+
; Progagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; OE         ; OUTPUT[0]   ; 6.491 ; 6.369 ; 6.905 ; 6.783 ;
; OE         ; OUTPUT[1]   ; 7.165 ; 7.069 ; 7.578 ; 7.482 ;
; OE         ; OUTPUT[2]   ; 6.319 ; 6.161 ; 6.732 ; 6.574 ;
; OE         ; OUTPUT[3]   ; 6.187 ; 6.065 ; 6.605 ; 6.483 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; OE         ; OUTPUT[0]   ; 3.759 ; 3.677 ; 4.300 ; 4.218 ;
; OE         ; OUTPUT[1]   ; 4.233 ; 4.189 ; 4.771 ; 4.727 ;
; OE         ; OUTPUT[2]   ; 3.594 ; 3.551 ; 4.132 ; 4.089 ;
; OE         ; OUTPUT[3]   ; 3.595 ; 3.513 ; 4.120 ; 4.038 ;
+------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; CLK1HZ_po     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OUTPUT[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OUTPUT[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OUTPUT[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OUTPUT[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Z_Flag        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; N_Flag        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; O_Flag        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+-------------------------------------------------------------------+
; Input Transition Times                                            ;
+----------------+--------------+-----------------+-----------------+
; Pin            ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+----------------+--------------+-----------------+-----------------+
; CLK            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; OE             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; BypassB        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Offset[0]      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RB[1]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RB[0]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ReadB          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RA[1]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RA[0]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ReadA          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; BypassA        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; OP[0]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; OP[1]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; OP[2]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Offset[3]      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Offset[2]      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Offset[1]      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RESET          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; IE             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; INPUT[0]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; WAddr[0]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; WAddr[1]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Write          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; INPUT[3]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; INPUT[2]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; INPUT[1]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO~  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_NCSO~  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+----------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; CLK1HZ_po     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00339 V          ; 0.206 V                              ; 0.007 V                              ; 2.77e-10 s                  ; 3.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00339 V         ; 0.206 V                             ; 0.007 V                             ; 2.77e-10 s                 ; 3.24e-10 s                 ; Yes                       ; Yes                       ;
; OUTPUT[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; OUTPUT[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.34 V              ; -0.00633 V          ; 0.232 V                              ; 0.083 V                              ; 1.94e-09 s                  ; 1.83e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.34 V             ; -0.00633 V         ; 0.232 V                             ; 0.083 V                             ; 1.94e-09 s                 ; 1.83e-09 s                 ; No                        ; Yes                       ;
; OUTPUT[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.4 V               ; -0.00557 V          ; 0.238 V                              ; 0.014 V                              ; 2.9e-10 s                   ; 3.48e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.4 V              ; -0.00557 V         ; 0.238 V                             ; 0.014 V                             ; 2.9e-10 s                  ; 3.48e-10 s                 ; No                        ; Yes                       ;
; OUTPUT[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; Z_Flag        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; N_Flag        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; O_Flag        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.76e-09 V                   ; 2.4 V               ; -0.034 V            ; 0.102 V                              ; 0.065 V                              ; 2.49e-10 s                  ; 3.49e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.76e-09 V                  ; 2.4 V              ; -0.034 V           ; 0.102 V                             ; 0.065 V                             ; 2.49e-10 s                 ; 3.49e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.94e-09 V                   ; 2.39 V              ; -0.0343 V           ; 0.156 V                              ; 0.09 V                               ; 2.68e-10 s                  ; 2.6e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.94e-09 V                  ; 2.39 V             ; -0.0343 V          ; 0.156 V                             ; 0.09 V                              ; 2.68e-10 s                 ; 2.6e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; CLK1HZ_po     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.37 V              ; -0.00606 V          ; 0.107 V                              ; 0.021 V                              ; 4.26e-10 s                  ; 4.03e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.37 V             ; -0.00606 V         ; 0.107 V                             ; 0.021 V                             ; 4.26e-10 s                 ; 4.03e-10 s                 ; Yes                       ; Yes                       ;
; OUTPUT[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; OUTPUT[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.33 V              ; -0.00252 V          ; 0.203 V                              ; 0.046 V                              ; 2.34e-09 s                  ; 2.24e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.33 V             ; -0.00252 V         ; 0.203 V                             ; 0.046 V                             ; 2.34e-09 s                 ; 2.24e-09 s                 ; Yes                       ; Yes                       ;
; OUTPUT[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.36 V              ; -0.00623 V          ; 0.121 V                              ; 0.03 V                               ; 4.4e-10 s                   ; 4.28e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.36 V             ; -0.00623 V         ; 0.121 V                             ; 0.03 V                              ; 4.4e-10 s                  ; 4.28e-10 s                 ; Yes                       ; Yes                       ;
; OUTPUT[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; Z_Flag        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; N_Flag        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; O_Flag        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.93e-07 V                   ; 2.37 V              ; -0.0278 V           ; 0.106 V                              ; 0.115 V                              ; 2.69e-10 s                  ; 4.05e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.93e-07 V                  ; 2.37 V             ; -0.0278 V          ; 0.106 V                             ; 0.115 V                             ; 2.69e-10 s                 ; 4.05e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.76e-07 V                   ; 2.36 V              ; -0.00433 V          ; 0.088 V                              ; 0.007 V                              ; 4.05e-10 s                  ; 3.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.76e-07 V                  ; 2.36 V             ; -0.00433 V         ; 0.088 V                             ; 0.007 V                             ; 4.05e-10 s                 ; 3.35e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; CLK1HZ_po     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; OUTPUT[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; OUTPUT[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.65 V              ; -0.0109 V           ; 0.234 V                              ; 0.125 V                              ; 1.64e-09 s                  ; 1.59e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.65 V             ; -0.0109 V          ; 0.234 V                             ; 0.125 V                             ; 1.64e-09 s                 ; 1.59e-09 s                 ; No                        ; Yes                       ;
; OUTPUT[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.72 V              ; -0.0199 V           ; 0.186 V                              ; 0.027 V                              ; 2.63e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.72 V             ; -0.0199 V          ; 0.186 V                             ; 0.027 V                             ; 2.63e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; OUTPUT[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; Z_Flag        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; N_Flag        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; O_Flag        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.06e-08 V                   ; 2.86 V              ; -0.0341 V           ; 0.364 V                              ; 0.046 V                              ; 1.17e-10 s                  ; 2.6e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 3.06e-08 V                  ; 2.86 V             ; -0.0341 V          ; 0.364 V                             ; 0.046 V                             ; 1.17e-10 s                 ; 2.6e-10 s                  ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.81e-08 V                   ; 2.72 V              ; -0.0546 V           ; 0.144 V                              ; 0.087 V                              ; 2.55e-10 s                  ; 2.14e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.81e-08 V                  ; 2.72 V             ; -0.0546 V          ; 0.144 V                             ; 0.087 V                             ; 2.55e-10 s                 ; 2.14e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                 ;
+--------------------------+--------------------------+----------+----------+----------+----------+
; From Clock               ; To Clock                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------+--------------------------+----------+----------+----------+----------+
; CLK                      ; CLK                      ; 675      ; 0        ; 0        ; 0        ;
; Clock_Divider:cd|clk_tmp ; CLK                      ; 1        ; 1        ; 0        ; 0        ;
; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 448      ; 0        ; 0        ; 0        ;
; OP[0]                    ; Clock_Divider:cd|clk_tmp ; 68       ; 69       ; 0        ; 0        ;
; Clock_Divider:cd|clk_tmp ; OP[0]                    ; 0        ; 0        ; 60       ; 0        ;
; OP[0]                    ; OP[0]                    ; 0        ; 0        ; 8        ; 8        ;
+--------------------------+--------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                  ;
+--------------------------+--------------------------+----------+----------+----------+----------+
; From Clock               ; To Clock                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------+--------------------------+----------+----------+----------+----------+
; CLK                      ; CLK                      ; 675      ; 0        ; 0        ; 0        ;
; Clock_Divider:cd|clk_tmp ; CLK                      ; 1        ; 1        ; 0        ; 0        ;
; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 448      ; 0        ; 0        ; 0        ;
; OP[0]                    ; Clock_Divider:cd|clk_tmp ; 68       ; 69       ; 0        ; 0        ;
; Clock_Divider:cd|clk_tmp ; OP[0]                    ; 0        ; 0        ; 60       ; 0        ;
; OP[0]                    ; OP[0]                    ; 0        ; 0        ; 8        ; 8        ;
+--------------------------+--------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 24    ; 24   ;
; Unconstrained Input Port Paths  ; 227   ; 227  ;
; Unconstrained Output Ports      ; 8     ; 8    ;
; Unconstrained Output Port Paths ; 12    ; 12   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Thu Sep 23 16:34:58 2021
Info: Command: quartus_sta Lab3 -c Lab3
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Warning (335093): TimeQuest Timing Analyzer is analyzing 1 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Lab3.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name Clock_Divider:cd|clk_tmp Clock_Divider:cd|clk_tmp
    Info (332105): create_clock -period 1.000 -name CLK CLK
    Info (332105): create_clock -period 1.000 -name OP[0] OP[0]
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -5.127
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.127        -5.127 OP[0] 
    Info (332119):    -3.807       -48.842 Clock_Divider:cd|clk_tmp 
    Info (332119):    -2.734       -40.132 CLK 
Info (332146): Worst-case hold slack is -0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.215        -0.215 CLK 
    Info (332119):     0.581         0.000 Clock_Divider:cd|clk_tmp 
    Info (332119):     1.624         0.000 OP[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -29.000 CLK 
    Info (332119):    -3.000        -3.000 OP[0] 
    Info (332119):    -1.000       -23.000 Clock_Divider:cd|clk_tmp 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.476
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.476        -4.476 OP[0] 
    Info (332119):    -3.344       -41.466 Clock_Divider:cd|clk_tmp 
    Info (332119):    -2.375       -32.891 CLK 
Info (332146): Worst-case hold slack is -0.201
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.201        -0.201 CLK 
    Info (332119):     0.589         0.000 Clock_Divider:cd|clk_tmp 
    Info (332119):     1.443         0.000 OP[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -29.000 CLK 
    Info (332119):    -3.000        -3.000 OP[0] 
    Info (332119):    -1.000       -23.000 Clock_Divider:cd|clk_tmp 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.405
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.405        -2.405 OP[0] 
    Info (332119):    -1.682       -18.136 Clock_Divider:cd|clk_tmp 
    Info (332119):    -1.095       -11.728 CLK 
Info (332146): Worst-case hold slack is -0.193
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.193        -0.193 CLK 
    Info (332119):     0.224         0.000 Clock_Divider:cd|clk_tmp 
    Info (332119):     0.893         0.000 OP[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -29.832 CLK 
    Info (332119):    -3.000        -3.000 OP[0] 
    Info (332119):    -1.000       -23.000 Clock_Divider:cd|clk_tmp 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 560 megabytes
    Info: Processing ended: Thu Sep 23 16:35:00 2021
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


