A 卷

一，填空
1，0的IEEE 754表示
2，流水线三种冲突
3，TEC2008的字长，编址方式，主存大小，与终端使用__行接口通信，采用__输入输出方式
4，Cache 的三种缺失
5，页式存储，在__中设置__进行虚实转换
6，中断步骤

二，判断(错的要写理由)
没有列的题目往年都出现过，请参考精华区往年题
5，RAID5 的纠错检错能力强于 RAID4
7，虚拟存储管理中，虚页数一定等于实页数
8，直接映射的Cache可以使用LRU或FIFO的替换方式
9，动态预测可以增加Cache Hit
10, 段式管理中，段表中有段长信息进行越界检查

三，选择题
1，16位的数据，发现2位错，纠正1位错至少需要__位？
2，BNEZ R4，F9 采用的寻址方式为__和__?
3, 计算机的最小功能单元是?
4, 下列关于RISC错误的是？
   A, 寻址简单 B，指令格式规范 C，指令功能简单 D，一般采用微程序实现
5，字长16bit，内存32KW，用2k * 8bit的存储芯片,需要几片？

中间几题没抄

9，冯诺依曼机区别指令和数据的方法是？

四，数据旁路的含义和目的

五，给一个及其抽象和表意的多周期CPU示意图，问：
  1，寄存器1，2，3的用处？为什么3不需要写信号？
  2，分析ADDU rd,rs,rt 和 BEQ rs,rt,imm 这两个指令的运行过程

六，CPU频率500MHz，字长16bit，一个外设速度是20KB/s,如果采用中断处理的话，中断需要500周期，问是否可以采用中断来实现IO？如果外设的速度是2MB/s又如何？

七，TLB 共16项，两路，Cache 1kB,直接映射，块大小为16B，页大小4KB，
1，问ABCDEFG各多少bit，虚页号是多少bit
2，给以下程序，求Cache Miss Rate
integer a[1000]
for i 1 to 1000
    for j 1 to 1000
        a[i]=a[i]+1