<!DOCTYPE html>
<html lang="en"><head>
	<meta charset="utf-8">
	<meta http-equiv="X-UA-Compatible" content="IE=edge">
	<meta name="viewport" content="width=device-width, initial-scale=1"><link type="application/atom+xml" rel="alternate" href="http://localhost:4000/feed.xml" title="Seil Park" /></head>
<style>@import url(/public/css/syntax/monokai.css);</style>
  <title>Seil Park</title>
  <!-- <link href="/public/css/bootstrap.min.css" rel="stylesheet"> -->

  <link href="/public/css/style.css" rel="stylesheet">
  <body>
  	<div class="container"> 
		<div class="sidebar">
			<div class="sidebar-item sidebar-header">
	<div class='sidebar-brand'>
		<a href="/">Seil Park</a>
	</div>
	<p class="lead"></p></div>

<div class="sidebar-item sidebar-nav">
	<ul class="nav">
      <li class="nav-title" style="text-align: center;">Introduction</li>
	  <li>
	  	<a class="nav-item" href="/">About</a>
	  </li>
	  <li>
		<a class="nav-item" href="/research">Research</a>
	  </li>
	</ul>
</div>

<div class="sidebar-item sidebar-nav">
  	<ul class="nav">
			<li class="nav-title" style="text-align: center;">Articles</li>
		
	    <li>
	    	<a class="nav-item" href="/category/#Electromagnetics">
				<span class="name">Electromagnetics</span>
				<span class="badge">3</span>
	    	</a>
 		</li>
	    
	    <li>
	    	<a class="nav-item" href="/category/#Circuits">
				<span class="name">Circuits</span>
				<span class="badge">5</span>
	    	</a>
 		</li>
	    
	    <li>
	    	<a class="nav-item" href="/category/#History">
				<span class="name">History</span>
				<span class="badge">20</span>
	    	</a>
 		</li>
	    
	    <li>
	    	<a class="nav-item" href="/category/#Market">
				<span class="name">Market</span>
				<span class="badge">12</span>
	    	</a>
 		</li>
	    
	    <li>
	    	<a class="nav-item" href="/category/#Miscellaneous">
				<span class="name">Miscellaneous</span>
				<span class="badge">11</span>
	    	</a>
 		</li>
	    
	    <li>
	    	<a class="nav-item" href="/category/#Process">
				<span class="name">Process</span>
				<span class="badge">9</span>
	    	</a>
 		</li>
	    
	    <li>
	    	<a class="nav-item" href="/category/#Time-Frequency">
				<span class="name">Time-Frequency</span>
				<span class="badge">2</span>
	    	</a>
 		</li>
	    
	  </nav>
	</ul>
</div>

<div class="sidebar-item sidebar-footer">
	<p>Powered by <a href="https://github.com/jekyll/jekyll">Jekyll</a></p>
</div>

		</div>
		<div class="content">
			<script src="https://cdn.mathjax.org/mathjax/latest/MathJax.js?config=TeX-AMS-MML_HTMLorMML" type="text/javascript"></script>
<article class="post">
	<header class="post-header">
		<div class="post-title"> 
			Cosim
		</div>
		<time class="post-date dt-published" datetime="2023-10-04T19:31:29+09:00" itemprop="datePublished">2023/10/04
		</time>		
	</header>

	<div class="post-content">
		<p>Cosim Simulation:<br />
지금까지는 칩 안의 아날로그 파트만 시뮬레이션했는데, 사실 전체 칩은 로직+아날로그니까 전체 칩 반응을 보려면 한꺼번에 돌려봐야 한다. 거기에 쓰는게 Cosim이다.<br />
<br />
Single power chip: 아날로그와 디지털이 같은 전압을 사용하는 chip<br />
이때는 LDO도 필요 없다.<br />
<br />
근데 DW7601은 Dual Power Chip이다. 이 칩은 1.8V와 3.3V를 쓰기 때문에, LDO가 필요하다.<br />
동운아나텍에서 쓰는 LDO는 로직에 전원 공급하기 위해 쓴다.<br />
<br />
Cosim에서, 로직은 모두 function으로 모델링되어 있다. Gate가 몇만개씩 들어가다보니, 그걸 다 모델링 없이 schematic으로 돌리면 진짜 너무 오래 걸릴 것이다.<br />
<br />
아날로그쪽도, 아날로그쪽 전체를 schematic으로 돌리면 너무 오래 걸리기 때문에 main function, 즉 검증하고자 하는 부분만 schematic으로 남겨두고 나머지는 Verilog로 모델링한다.<br />
<br />
그래서 옛날 프로젝트들을 보면 아날로그 block도 Verilog 모델이 있는 경우가 많다. BGR같은건 Verilog로 모델링하기 쉬우니까.<br />
<br />
External input: DW7601은 TP(Thermopile)이 external input이고, AF는 액추에이터 출력이 external input이다.<br />
<br />
로직 팀한테 cosim 만들어달라고 하면, 레지스터 맵에 나오는거 모두 control 가능할 정도로 만들어서 준다. 로직팀이 만들어주는건 RTL이랑 DK다.<br />
<br />
RTL: Register Tranfer Language,<br />
DK: Design Kit<br />
<br />
로직 팀이 만들어준걸로 측정, 입력은 우리가 한다.<br />
<br />
근데 Design Kit에 Standard cell, Memory IP, RTL 모두 포함이라고도 적혀있다.<br />
<br />
이때 memory 파일은 열어보면 1이랑 0밖에 안적혀있으니, 뭐가 뭔지 로직 팀한테 물어봐야 한다.<br />
<br />
또 강조하셨던 점은, 메모리 파일이랑 메모리가 저장되는 파일은 따로라는거다. 둘 다 가져와야 한다.<br />
<br />
task파일은 내가 손대는 파일은 아니고, 로직 팀에 원하는 기능 말하면 그거대로 만들어준다.<br />
<br />
cosim에서 전체를 schematic으로 돌리면, 오래 걸리는게 문제가 아니라 그냥 에러가 나버린다.<br />
<br />
cosim에서 썼던 cosim test plan이 그대로 CV plan이 된다.<br />
<br />
Clock이 들어간 block일 경우에는 cosim 돌아가는게 오래 걸린다.<br />
근데 I2C도 clock based잖아? 그래서 I2C는 다 verilog로 모델링해놨다.<br />
<br />
Config 파일에는 top schematic을 구성하는 모든 소자, block들의 정보가 들어있다.<br />
Config 파일에서 특정 cell을 schematic으로 돌릴지, verilog로 돌릴지 정할 수 있다.<br />
<br />
어떤 block을 시뮬레이션할 경우, 그 block과 연관된 block들도 모두 schematic으로 만들어놓아야 한다. 예를 들어 LDO를 simulation하면, LDO 뿐 아니라 관련 block들까지 다 schematic으로 만든다.<br />
<br />
그래서 cosim을 어떻게 돌리는가? 그냥 config 만들어주고, ADE L 켜서 simulator를 ams로 바꿔주면 된다. 원래는 spectre로 되어있을텐데, ams가 mixed signal용 시뮬레이터다.<br />
<br />
ams에서는 Verilog, Verilog-A, Verilog-AMS, VHDL, VHDL-AMS, SystemC, System Verilog등이 쓰일 수 있다.<br />
<br />
그 다음에 simulation – options – AMS simulator. 여기에서 ‘include option settings’를 하면 탭이 2개 있다.<br />
Library files/directories: .v file,<br />
Include options: .f file<br />
.f file은 .v file을 모아놓은 file이다.<br />
<br />
원래 logic쪽은 .v 파일, 즉 Verilog 파일을 받으면 virtuoso가 자동으로 .v파일에 적힌 내용을 구현하도록 gate를 연결해 회로도도 그려주고 layout도 그려준다. 그래서 원래는 .v파일만 있으면 된다.<br />
<br />
근데, revision할때가 문제다. Logic 내에서 작은 부분만 바꾸고 싶을 경우, Verilog 코드를 바꾸면 layout 결과가 이전과 크게 다를 수 있다.
코드에서 작은 부분만 바꿨고, layout에서 바꾸고 싶었던 부분도 작은 부분인데!<br />
이럴때는 .f파일을 봐야 한다. .f파일은 .v파일들을 묶어놓은 파일이다.<br />
그래서 .f파일 열어보면 .v파일들의 경로가 적혀있다.<br />
<br />
이 .f파일을 시뮬레이션에 포함시키지 않아야, 다시 말해 .v파일들을 세트로 묶어놓지 않아야 이상한 곳까지 바뀌는 일이 일어나지 않는다.<br />
<br />
.f파일 중 메모리 파일 위치가 쓰인 것도 있다. 앞에서 언급했듯, 메모리는 메모리 파일(.v)과 데이터 파일(.dat)이다. 메모리 파일 있는 위치에 가서 .dat까지 복사해와야 한다.<br />
<br />
그 뒤에는 discipline을 정해줘야 한다. 로직 영역별로 사용할 전압을 정해주는 과정이다.<br />
<br />
어디어디 cell은 1.8V, 어디어디 cell은 3.3V로 정한다.<br />
<br />
이게 되게 중요한데, 같은 1.2V여도 1.8V discipline에서는 0.9V보다 크니 HIGH로 읽히고, 3.3V discipline에서는 1.65V보다 작으니 LOW로 읽힌다.<br />
<br />
이거만 하면 되는 것이 아니고, connect rule도 정해줘야 한다.<br />
Connect rule 파일에는 1.8V면 실제 연결을 어떻게 해야 하고 3.3V면 어떻게 해야 하는지 적혀있다. 그래서 Vth라거나 이런 값들도 다 적혀있다. Connect rule 파일은 .vams 파일이다.<br />
<br />
Spectre랑 ams는 netlist 만드는 방식이 다르다. Schematic에 digital이 섞이면 ams 써야 한다.<br />
<br />
Config의 view list: schematic에서 한단계씩 내려가며, stop list에 있는 view가 나오면 멈추고 그 view를 쓴다. Verilog -&gt; schematic -&gt; transistor 이런 식이다.<br /></p>

	</div>
</article>
		</div>
	</div>
  </body>
</html>