<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="synth_1" LaunchPart="xc7a100tcsg324-1" LaunchTime="1576232598">
  <File Type="VDS-TIMING-PB" Name="top_Mandelbrot_timing_summary_synth.pb"/>
  <File Type="VDS-TIMINGSUMMARY" Name="top_Mandelbrot_timing_summary_synth.rpt"/>
  <File Type="RDS-DCP" Name="top_Mandelbrot.dcp"/>
  <File Type="RDS-UTIL-PB" Name="top_Mandelbrot_utilization_synth.pb"/>
  <File Type="RDS-UTIL" Name="top_Mandelbrot_utilization_synth.rpt"/>
  <File Type="RDS-PROPCONSTRS" Name="top_Mandelbrot_drc_synth.rpt"/>
  <File Type="RDS-RDS" Name="top_Mandelbrot.vds"/>
  <File Type="REPORTS-TCL" Name="top_Mandelbrot_reports.tcl"/>
  <File Type="PA-TCL" Name="top_Mandelbrot.tcl"/>
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PSRCDIR/sources_1/new/decodeur_7seg.vhd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/Affichage_7seg.vhd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/vga_bitmap_640x480.vhd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/Affichage_VGA.vhd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/Convergence.vhd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/Gestionnaire_Horloge.vhd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/src/PmodJSTK_Demo.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../EN201_nexys_modules-master/prj_JSTK_pmod/src/PmodJSTK_Demo.vhd"/>
        <Attr Name="ImportTime" Val="1575025415"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/ViewController.vhd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/vhdl/conv.vhd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/vhdl/convergence_do_convergence.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Fractal-It-Flo/fractale_hls/solution1/impl/ip/hdl/vhdl/convergence_do_convergence.vhd"/>
        <Attr Name="ImportTime" Val="1576234192"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/debounce.vhd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/vhdl/dimage.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Fractal-It-Flo/fractale_hls/solution1/impl/ip/hdl/vhdl/dimage.vhd"/>
        <Attr Name="ImportTime" Val="1576234192"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/vhdl/dimage_do_image.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Fractal-It-Flo/fractale_hls/solution1/impl/ip/hdl/vhdl/dimage_do_image.vhd"/>
        <Attr Name="ImportTime" Val="1576234192"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/vhdl/dimage_do_image_cbkb.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Fractal-It-Flo/fractale_hls/solution1/impl/ip/hdl/vhdl/dimage_do_image_cbkb.vhd"/>
        <Attr Name="ImportTime" Val="1576234192"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/vhdl/fifo_w8_d1_A.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Fractal-It-Flo/fractale_hls/solution1/impl/ip/hdl/vhdl/fifo_w8_d1_A.vhd"/>
        <Attr Name="ImportTime" Val="1576234192"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/push_detector.vhd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/src/spiCtrl.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../EN201_nexys_modules-master/prj_JSTK_pmod/src/spiCtrl.vhd"/>
        <Attr Name="ImportTime" Val="1575023897"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/src/spiMode0.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../EN201_nexys_modules-master/prj_JSTK_pmod/src/spiMode0.vhd"/>
        <Attr Name="ImportTime" Val="1575025503"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/top_Mandelbrot.vhd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/vhdl/convergence.vhd">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Fractal-It-Flo/fractale_hls/solution1/impl/ip/hdl/vhdl/convergence.vhd"/>
        <Attr Name="ImportTime" Val="1576234192"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/clk_wiz_0.vhd">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/clk_wiz_0_clk_wiz.vhd">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="top_Mandelbrot"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1">
    <Filter Type="Constrs"/>
    <File Path="$PSRCDIR/constrs_1/new/Nexys4DDR.xdc">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="ConstrsType" Val="XDC"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2018"/>
    <Step Id="synth_design"/>
  </Strategy>
</GenRun>
