<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="synth_1" LaunchPart="xc7a100tcsg324-1" LaunchTime="1530737146">
  <File Type="PA-TCL" Name="top_level.tcl"/>
  <File Type="RDS-PROPCONSTRS" Name="top_level_drc_synth.rpt"/>
  <File Type="REPORTS-TCL" Name="top_level_reports.tcl"/>
  <File Type="RDS-RDS" Name="top_level.vds"/>
  <File Type="RDS-UTIL" Name="top_level_utilization_synth.rpt"/>
  <File Type="RDS-UTIL-PB" Name="top_level_utilization_synth.pb"/>
  <File Type="RDS-DCP" Name="top_level.dcp"/>
  <File Type="VDS-TIMINGSUMMARY" Name="top_level_timing_summary_synth.rpt"/>
  <File Type="VDS-TIMING-PB" Name="top_level_timing_summary_synth.pb"/>
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PSRCDIR/sources_1/bd/BRAMRW/BRAMRW.bd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../computer_artchitecture_final/BRAMtoVGA/BRAMtoVGA.srcs/sources_1/bd/BRAMRW/BRAMRW.bd"/>
        <Attr Name="ImportTime" Val="1528960770"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/bd/clk25M/clk25M.bd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../computer_artchitecture_final/BRAMtoVGA/BRAMtoVGA.srcs/sources_1/bd/clk25M/clk25M.bd"/>
        <Attr Name="ImportTime" Val="1527067698"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/ADXL362Ctrl.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../computer_artchitecture_final/BRAMtoVGA/BRAMtoVGA.srcs/sources_1/new/ADXL362Ctrl.vhd"/>
        <Attr Name="ImportTime" Val="1526433276"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/AccelArithmetics.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../computer_artchitecture_final/BRAMtoVGA/BRAMtoVGA.srcs/sources_1/new/AccelArithmetics.vhd"/>
        <Attr Name="ImportTime" Val="1530736857"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/AccelerometerCtl.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../computer_artchitecture_final/BRAMtoVGA/BRAMtoVGA.srcs/sources_1/new/AccelerometerCtl.vhd"/>
        <Attr Name="ImportTime" Val="1530736817"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/bd/BRAMRW/hdl/BRAMRW_wrapper.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../computer_artchitecture_final/BRAMtoVGA/BRAMtoVGA.srcs/sources_1/bd/BRAMRW/hdl/BRAMRW_wrapper.vhd"/>
        <Attr Name="ImportTime" Val="1528961716"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/SPI_If.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../computer_artchitecture_final/BRAMtoVGA/BRAMtoVGA.srcs/sources_1/new/SPI_If.vhd"/>
        <Attr Name="ImportTime" Val="1526433278"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/VGA_Sync.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../computer_artchitecture_final/BRAMtoVGA/BRAMtoVGA.srcs/sources_1/new/VGA_Sync.vhd"/>
        <Attr Name="ImportTime" Val="1527091510"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/hdl/clk25M_wrapper.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../computer_artchitecture_final/BRAMtoVGA/BRAMtoVGA.srcs/sources_1/bd/clk25M/hdl/clk25M_wrapper.vhd"/>
        <Attr Name="ImportTime" Val="1527089297"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/top_level.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../computer_artchitecture_final/BRAMtoVGA/BRAMtoVGA.srcs/sources_1/new/top_level.vhd"/>
        <Attr Name="ImportTime" Val="1530736731"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/BRAMtoVGA/my_coe.coe">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../computer_artchitecture_final/BRAMtoVGA/my_coe.coe"/>
        <Attr Name="ImportTime" Val="1527142872"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/BRAMtoVGA/blank.coe">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../computer_artchitecture_final/BRAMtoVGA/blank.coe"/>
        <Attr Name="ImportTime" Val="1528960453"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/BRAMtoVGA/newlogo.coe">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../computer_artchitecture_final/BRAMtoVGA/newlogo.coe"/>
        <Attr Name="ImportTime" Val="1528962276"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="top_level"/>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1">
    <Filter Type="Constrs"/>
    <File Path="$PSRCDIR/constrs_1/imports/BRAMtoVGA/Nexys-4-Master.xdc">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../computer_artchitecture_final/BRAMtoVGA/Nexys-4-Master.xdc"/>
        <Attr Name="ImportTime" Val="1528962752"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="ConstrsType" Val="XDC"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2018"/>
    <Step Id="synth_design"/>
  </Strategy>
  <BlockFileSet Type="BlockSrcs" Name="logo_rom"/>
  <BlockFileSet Type="BlockSrcs" Name="BRAMRW_blk_mem_gen_0_0"/>
</GenRun>
