|top
clk => clk.IN2
rst_n => _.IN1
rst_n => _.IN1
lcd_dclk <= video_clk.DB_MAX_OUTPUT_PORT_TYPE
lcd_hs <= color_bar:color_bar_m0.hs
lcd_vs <= color_bar:color_bar_m0.vs
lcd_de <= color_bar:color_bar_m0.de
lcd_r[0] <= color_bar:color_bar_m0.rgb_r
lcd_r[1] <= color_bar:color_bar_m0.rgb_r
lcd_r[2] <= color_bar:color_bar_m0.rgb_r
lcd_r[3] <= color_bar:color_bar_m0.rgb_r
lcd_r[4] <= color_bar:color_bar_m0.rgb_r
lcd_r[5] <= color_bar:color_bar_m0.rgb_r
lcd_r[6] <= color_bar:color_bar_m0.rgb_r
lcd_r[7] <= color_bar:color_bar_m0.rgb_r
lcd_g[0] <= color_bar:color_bar_m0.rgb_g
lcd_g[1] <= color_bar:color_bar_m0.rgb_g
lcd_g[2] <= color_bar:color_bar_m0.rgb_g
lcd_g[3] <= color_bar:color_bar_m0.rgb_g
lcd_g[4] <= color_bar:color_bar_m0.rgb_g
lcd_g[5] <= color_bar:color_bar_m0.rgb_g
lcd_g[6] <= color_bar:color_bar_m0.rgb_g
lcd_g[7] <= color_bar:color_bar_m0.rgb_g
lcd_b[0] <= color_bar:color_bar_m0.rgb_b
lcd_b[1] <= color_bar:color_bar_m0.rgb_b
lcd_b[2] <= color_bar:color_bar_m0.rgb_b
lcd_b[3] <= color_bar:color_bar_m0.rgb_b
lcd_b[4] <= color_bar:color_bar_m0.rgb_b
lcd_b[5] <= color_bar:color_bar_m0.rgb_b
lcd_b[6] <= color_bar:color_bar_m0.rgb_b
lcd_b[7] <= color_bar:color_bar_m0.rgb_b
lcd_pwm <= ax_pwm:ax_pwm_m0.pwm_out


|top|ax_pwm:ax_pwm_m0
clk => pwm_r.CLK
clk => period_cnt[0].CLK
clk => period_cnt[1].CLK
clk => period_cnt[2].CLK
clk => period_cnt[3].CLK
clk => period_cnt[4].CLK
clk => period_cnt[5].CLK
clk => period_cnt[6].CLK
clk => period_cnt[7].CLK
clk => period_cnt[8].CLK
clk => period_cnt[9].CLK
clk => period_cnt[10].CLK
clk => period_cnt[11].CLK
clk => period_cnt[12].CLK
clk => period_cnt[13].CLK
clk => period_cnt[14].CLK
clk => period_cnt[15].CLK
clk => period_cnt[16].CLK
clk => period_cnt[17].CLK
clk => period_cnt[18].CLK
clk => period_cnt[19].CLK
clk => period_cnt[20].CLK
clk => period_cnt[21].CLK
clk => duty_r[0].CLK
clk => duty_r[1].CLK
clk => duty_r[2].CLK
clk => duty_r[3].CLK
clk => duty_r[4].CLK
clk => duty_r[5].CLK
clk => duty_r[6].CLK
clk => duty_r[7].CLK
clk => duty_r[8].CLK
clk => duty_r[9].CLK
clk => duty_r[10].CLK
clk => duty_r[11].CLK
clk => duty_r[12].CLK
clk => duty_r[13].CLK
clk => duty_r[14].CLK
clk => duty_r[15].CLK
clk => duty_r[16].CLK
clk => duty_r[17].CLK
clk => duty_r[18].CLK
clk => duty_r[19].CLK
clk => duty_r[20].CLK
clk => duty_r[21].CLK
clk => period_r[0].CLK
clk => period_r[1].CLK
clk => period_r[2].CLK
clk => period_r[3].CLK
clk => period_r[4].CLK
clk => period_r[5].CLK
clk => period_r[6].CLK
clk => period_r[7].CLK
clk => period_r[8].CLK
clk => period_r[9].CLK
clk => period_r[10].CLK
clk => period_r[11].CLK
clk => period_r[12].CLK
clk => period_r[13].CLK
clk => period_r[14].CLK
clk => period_r[15].CLK
clk => period_r[16].CLK
clk => period_r[17].CLK
clk => period_r[18].CLK
clk => period_r[19].CLK
clk => period_r[20].CLK
clk => period_r[21].CLK
rst => pwm_r.ACLR
rst => period_cnt[0].ACLR
rst => period_cnt[1].ACLR
rst => period_cnt[2].ACLR
rst => period_cnt[3].ACLR
rst => period_cnt[4].ACLR
rst => period_cnt[5].ACLR
rst => period_cnt[6].ACLR
rst => period_cnt[7].ACLR
rst => period_cnt[8].ACLR
rst => period_cnt[9].ACLR
rst => period_cnt[10].ACLR
rst => period_cnt[11].ACLR
rst => period_cnt[12].ACLR
rst => period_cnt[13].ACLR
rst => period_cnt[14].ACLR
rst => period_cnt[15].ACLR
rst => period_cnt[16].ACLR
rst => period_cnt[17].ACLR
rst => period_cnt[18].ACLR
rst => period_cnt[19].ACLR
rst => period_cnt[20].ACLR
rst => period_cnt[21].ACLR
rst => duty_r[0].ACLR
rst => duty_r[1].ACLR
rst => duty_r[2].ACLR
rst => duty_r[3].ACLR
rst => duty_r[4].ACLR
rst => duty_r[5].ACLR
rst => duty_r[6].ACLR
rst => duty_r[7].ACLR
rst => duty_r[8].ACLR
rst => duty_r[9].ACLR
rst => duty_r[10].ACLR
rst => duty_r[11].ACLR
rst => duty_r[12].ACLR
rst => duty_r[13].ACLR
rst => duty_r[14].ACLR
rst => duty_r[15].ACLR
rst => duty_r[16].ACLR
rst => duty_r[17].ACLR
rst => duty_r[18].ACLR
rst => duty_r[19].ACLR
rst => duty_r[20].ACLR
rst => duty_r[21].ACLR
rst => period_r[0].ACLR
rst => period_r[1].ACLR
rst => period_r[2].ACLR
rst => period_r[3].ACLR
rst => period_r[4].ACLR
rst => period_r[5].ACLR
rst => period_r[6].ACLR
rst => period_r[7].ACLR
rst => period_r[8].ACLR
rst => period_r[9].ACLR
rst => period_r[10].ACLR
rst => period_r[11].ACLR
rst => period_r[12].ACLR
rst => period_r[13].ACLR
rst => period_r[14].ACLR
rst => period_r[15].ACLR
rst => period_r[16].ACLR
rst => period_r[17].ACLR
rst => period_r[18].ACLR
rst => period_r[19].ACLR
rst => period_r[20].ACLR
rst => period_r[21].ACLR
period[0] => period_r[0].DATAIN
period[1] => period_r[1].DATAIN
period[2] => period_r[2].DATAIN
period[3] => period_r[3].DATAIN
period[4] => period_r[4].DATAIN
period[5] => period_r[5].DATAIN
period[6] => period_r[6].DATAIN
period[7] => period_r[7].DATAIN
period[8] => period_r[8].DATAIN
period[9] => period_r[9].DATAIN
period[10] => period_r[10].DATAIN
period[11] => period_r[11].DATAIN
period[12] => period_r[12].DATAIN
period[13] => period_r[13].DATAIN
period[14] => period_r[14].DATAIN
period[15] => period_r[15].DATAIN
period[16] => period_r[16].DATAIN
period[17] => period_r[17].DATAIN
period[18] => period_r[18].DATAIN
period[19] => period_r[19].DATAIN
period[20] => period_r[20].DATAIN
period[21] => period_r[21].DATAIN
duty[0] => duty_r[0].DATAIN
duty[1] => duty_r[1].DATAIN
duty[2] => duty_r[2].DATAIN
duty[3] => duty_r[3].DATAIN
duty[4] => duty_r[4].DATAIN
duty[5] => duty_r[5].DATAIN
duty[6] => duty_r[6].DATAIN
duty[7] => duty_r[7].DATAIN
duty[8] => duty_r[8].DATAIN
duty[9] => duty_r[9].DATAIN
duty[10] => duty_r[10].DATAIN
duty[11] => duty_r[11].DATAIN
duty[12] => duty_r[12].DATAIN
duty[13] => duty_r[13].DATAIN
duty[14] => duty_r[14].DATAIN
duty[15] => duty_r[15].DATAIN
duty[16] => duty_r[16].DATAIN
duty[17] => duty_r[17].DATAIN
duty[18] => duty_r[18].DATAIN
duty[19] => duty_r[19].DATAIN
duty[20] => duty_r[20].DATAIN
duty[21] => duty_r[21].DATAIN
pwm_out <= pwm_r.DB_MAX_OUTPUT_PORT_TYPE


|top|video_pll:video_pll_m0
inclk0 => sub_wire1[0].IN1
c0 <= altpll:altpll_component.clk


|top|video_pll:video_pll_m0|altpll:altpll_component
inclk[0] => video_pll_altpll:auto_generated.inclk[0]
inclk[1] => video_pll_altpll:auto_generated.inclk[1]
fbin => ~NO_FANOUT~
pllena => ~NO_FANOUT~
clkswitch => ~NO_FANOUT~
areset => ~NO_FANOUT~
pfdena => ~NO_FANOUT~
clkena[0] => ~NO_FANOUT~
clkena[1] => ~NO_FANOUT~
clkena[2] => ~NO_FANOUT~
clkena[3] => ~NO_FANOUT~
clkena[4] => ~NO_FANOUT~
clkena[5] => ~NO_FANOUT~
extclkena[0] => ~NO_FANOUT~
extclkena[1] => ~NO_FANOUT~
extclkena[2] => ~NO_FANOUT~
extclkena[3] => ~NO_FANOUT~
scanclk => ~NO_FANOUT~
scanclkena => ~NO_FANOUT~
scanaclr => ~NO_FANOUT~
scanread => ~NO_FANOUT~
scanwrite => ~NO_FANOUT~
scandata => ~NO_FANOUT~
phasecounterselect[0] => ~NO_FANOUT~
phasecounterselect[1] => ~NO_FANOUT~
phasecounterselect[2] => ~NO_FANOUT~
phasecounterselect[3] => ~NO_FANOUT~
phaseupdown => ~NO_FANOUT~
phasestep => ~NO_FANOUT~
configupdate => ~NO_FANOUT~
fbmimicbidir <> <GND>
clk[0] <= clk[0].DB_MAX_OUTPUT_PORT_TYPE
clk[1] <= clk[1].DB_MAX_OUTPUT_PORT_TYPE
clk[2] <= clk[2].DB_MAX_OUTPUT_PORT_TYPE
clk[3] <= clk[3].DB_MAX_OUTPUT_PORT_TYPE
clk[4] <= clk[4].DB_MAX_OUTPUT_PORT_TYPE
extclk[0] <= <GND>
extclk[1] <= <GND>
extclk[2] <= <GND>
extclk[3] <= <GND>
clkbad[0] <= <GND>
clkbad[1] <= <GND>
enable1 <= <GND>
enable0 <= <GND>
activeclock <= <GND>
clkloss <= <GND>
locked <= <GND>
scandataout <= <GND>
scandone <= <GND>
sclkout0 <= <GND>
sclkout1 <= <GND>
phasedone <= <GND>
vcooverrange <= <GND>
vcounderrange <= <GND>
fbout <= <GND>
fref <= <GND>
icdrclk <= <GND>


|top|video_pll:video_pll_m0|altpll:altpll_component|video_pll_altpll:auto_generated
clk[0] <= pll1.CLK
clk[1] <= pll1.CLK1
clk[2] <= pll1.CLK2
clk[3] <= pll1.CLK3
clk[4] <= pll1.CLK4
inclk[0] => pll1.CLK
inclk[1] => pll1.CLK1


|top|color_bar:color_bar_m0
clk => rgb_b_reg[0].CLK
clk => rgb_b_reg[1].CLK
clk => rgb_b_reg[2].CLK
clk => rgb_b_reg[3].CLK
clk => rgb_b_reg[4].CLK
clk => rgb_b_reg[5].CLK
clk => rgb_b_reg[6].CLK
clk => rgb_b_reg[7].CLK
clk => rgb_g_reg[0].CLK
clk => rgb_g_reg[1].CLK
clk => rgb_g_reg[2].CLK
clk => rgb_g_reg[3].CLK
clk => rgb_g_reg[4].CLK
clk => rgb_g_reg[5].CLK
clk => rgb_g_reg[6].CLK
clk => rgb_g_reg[7].CLK
clk => rgb_r_reg[0].CLK
clk => rgb_r_reg[1].CLK
clk => rgb_r_reg[2].CLK
clk => rgb_r_reg[3].CLK
clk => rgb_r_reg[4].CLK
clk => rgb_r_reg[5].CLK
clk => rgb_r_reg[6].CLK
clk => rgb_r_reg[7].CLK
clk => v_active.CLK
clk => vs_reg.CLK
clk => h_active.CLK
clk => hs_reg.CLK
clk => v_cnt[0].CLK
clk => v_cnt[1].CLK
clk => v_cnt[2].CLK
clk => v_cnt[3].CLK
clk => v_cnt[4].CLK
clk => v_cnt[5].CLK
clk => v_cnt[6].CLK
clk => v_cnt[7].CLK
clk => v_cnt[8].CLK
clk => v_cnt[9].CLK
clk => v_cnt[10].CLK
clk => v_cnt[11].CLK
clk => active_x[0].CLK
clk => active_x[1].CLK
clk => active_x[2].CLK
clk => active_x[3].CLK
clk => active_x[4].CLK
clk => active_x[5].CLK
clk => active_x[6].CLK
clk => active_x[7].CLK
clk => active_x[8].CLK
clk => active_x[9].CLK
clk => active_x[10].CLK
clk => active_x[11].CLK
clk => h_cnt[0].CLK
clk => h_cnt[1].CLK
clk => h_cnt[2].CLK
clk => h_cnt[3].CLK
clk => h_cnt[4].CLK
clk => h_cnt[5].CLK
clk => h_cnt[6].CLK
clk => h_cnt[7].CLK
clk => h_cnt[8].CLK
clk => h_cnt[9].CLK
clk => h_cnt[10].CLK
clk => h_cnt[11].CLK
clk => video_active_d0.CLK
clk => vs_reg_d0.CLK
clk => hs_reg_d0.CLK
rst => rgb_b_reg[0].ACLR
rst => rgb_b_reg[1].ACLR
rst => rgb_b_reg[2].ACLR
rst => rgb_b_reg[3].ACLR
rst => rgb_b_reg[4].ACLR
rst => rgb_b_reg[5].ACLR
rst => rgb_b_reg[6].ACLR
rst => rgb_b_reg[7].ACLR
rst => rgb_g_reg[0].ACLR
rst => rgb_g_reg[1].ACLR
rst => rgb_g_reg[2].ACLR
rst => rgb_g_reg[3].ACLR
rst => rgb_g_reg[4].ACLR
rst => rgb_g_reg[5].ACLR
rst => rgb_g_reg[6].ACLR
rst => rgb_g_reg[7].ACLR
rst => rgb_r_reg[0].ACLR
rst => rgb_r_reg[1].ACLR
rst => rgb_r_reg[2].ACLR
rst => rgb_r_reg[3].ACLR
rst => rgb_r_reg[4].ACLR
rst => rgb_r_reg[5].ACLR
rst => rgb_r_reg[6].ACLR
rst => rgb_r_reg[7].ACLR
rst => v_active.ACLR
rst => vs_reg.ACLR
rst => h_active.ACLR
rst => hs_reg.ACLR
rst => v_cnt[0].ACLR
rst => v_cnt[1].ACLR
rst => v_cnt[2].ACLR
rst => v_cnt[3].ACLR
rst => v_cnt[4].ACLR
rst => v_cnt[5].ACLR
rst => v_cnt[6].ACLR
rst => v_cnt[7].ACLR
rst => v_cnt[8].ACLR
rst => v_cnt[9].ACLR
rst => v_cnt[10].ACLR
rst => v_cnt[11].ACLR
rst => active_x[0].ACLR
rst => active_x[1].ACLR
rst => active_x[2].ACLR
rst => active_x[3].ACLR
rst => active_x[4].ACLR
rst => active_x[5].ACLR
rst => active_x[6].ACLR
rst => active_x[7].ACLR
rst => active_x[8].ACLR
rst => active_x[9].ACLR
rst => active_x[10].ACLR
rst => active_x[11].ACLR
rst => h_cnt[0].ACLR
rst => h_cnt[1].ACLR
rst => h_cnt[2].ACLR
rst => h_cnt[3].ACLR
rst => h_cnt[4].ACLR
rst => h_cnt[5].ACLR
rst => h_cnt[6].ACLR
rst => h_cnt[7].ACLR
rst => h_cnt[8].ACLR
rst => h_cnt[9].ACLR
rst => h_cnt[10].ACLR
rst => h_cnt[11].ACLR
rst => video_active_d0.ACLR
rst => vs_reg_d0.ACLR
rst => hs_reg_d0.ACLR
hs <= hs_reg_d0.DB_MAX_OUTPUT_PORT_TYPE
vs <= vs_reg_d0.DB_MAX_OUTPUT_PORT_TYPE
de <= video_active_d0.DB_MAX_OUTPUT_PORT_TYPE
rgb_r[0] <= rgb_r_reg[0].DB_MAX_OUTPUT_PORT_TYPE
rgb_r[1] <= rgb_r_reg[1].DB_MAX_OUTPUT_PORT_TYPE
rgb_r[2] <= rgb_r_reg[2].DB_MAX_OUTPUT_PORT_TYPE
rgb_r[3] <= rgb_r_reg[3].DB_MAX_OUTPUT_PORT_TYPE
rgb_r[4] <= rgb_r_reg[4].DB_MAX_OUTPUT_PORT_TYPE
rgb_r[5] <= rgb_r_reg[5].DB_MAX_OUTPUT_PORT_TYPE
rgb_r[6] <= rgb_r_reg[6].DB_MAX_OUTPUT_PORT_TYPE
rgb_r[7] <= rgb_r_reg[7].DB_MAX_OUTPUT_PORT_TYPE
rgb_g[0] <= rgb_g_reg[0].DB_MAX_OUTPUT_PORT_TYPE
rgb_g[1] <= rgb_g_reg[1].DB_MAX_OUTPUT_PORT_TYPE
rgb_g[2] <= rgb_g_reg[2].DB_MAX_OUTPUT_PORT_TYPE
rgb_g[3] <= rgb_g_reg[3].DB_MAX_OUTPUT_PORT_TYPE
rgb_g[4] <= rgb_g_reg[4].DB_MAX_OUTPUT_PORT_TYPE
rgb_g[5] <= rgb_g_reg[5].DB_MAX_OUTPUT_PORT_TYPE
rgb_g[6] <= rgb_g_reg[6].DB_MAX_OUTPUT_PORT_TYPE
rgb_g[7] <= rgb_g_reg[7].DB_MAX_OUTPUT_PORT_TYPE
rgb_b[0] <= rgb_b_reg[0].DB_MAX_OUTPUT_PORT_TYPE
rgb_b[1] <= rgb_b_reg[1].DB_MAX_OUTPUT_PORT_TYPE
rgb_b[2] <= rgb_b_reg[2].DB_MAX_OUTPUT_PORT_TYPE
rgb_b[3] <= rgb_b_reg[3].DB_MAX_OUTPUT_PORT_TYPE
rgb_b[4] <= rgb_b_reg[4].DB_MAX_OUTPUT_PORT_TYPE
rgb_b[5] <= rgb_b_reg[5].DB_MAX_OUTPUT_PORT_TYPE
rgb_b[6] <= rgb_b_reg[6].DB_MAX_OUTPUT_PORT_TYPE
rgb_b[7] <= rgb_b_reg[7].DB_MAX_OUTPUT_PORT_TYPE


