# CPU流水线项目所需模块

以下Verilog模块在现有项目文件中被引用/使用，但在`project_1/project_1.srcs/sources_1/new/`目录中不存在。这些模块需要实现：

## 多路复用器模块
- **MUX2_1** - 2选1多路复用器
- **MUX4_1** - 4选1多路复用器
- **MUX8_1** - 8选1多路复用器
- **MUX6_1** - 复杂多路复用器（可能是6选1）用于next_pc选择

## 存储器模块
- **IMEM_ip** - 指令存储器IP模块
- **DMEM_ip** - 数据存储器IP模块

## 算术和逻辑模块
- **ALU** - 算术逻辑单元，支持多种运算
- **MULer** - 乘法器单元
- **DIVer** - 除法器单元
- **Counter** - 计数器模块（可能用于特定运算）

## 特殊寄存器模块
- **Regfile** - 寄存器文件（32个寄存器）具有多个读/写端口
- **CP0** - 协处理器0寄存器库，用于系统控制

## 控制模块
- **PipeControlUnit** - 流水线控制单元，管理冒险、转发和控制信号
- **Compare_ID** - 比较模块，用于ID阶段的分支指令

## 实用模块
- **Cutter** - 数据操作/切割模块（可能用于存储器操作）

## 注释
- 这些模块可能代表参数化IP核或需要实现的实用模块
- 其中一些可能是需要生成的Xilinx IP核
- 这些模块具有现有流水线模块所期望的特定接口