降低封裝時金線使用重量，長期間可提供銅線取代金線時在
導線偏移問題的評估，對降低產業成本並提升其世界競爭
力，提供一份努力。 
 
中文關鍵詞： 三維及多模組晶片、金線線徑、偏移勁度、迴圈跨距 
英 文 摘 要 ：  
英文關鍵詞：  
 
摘要 
隨著對電子產品輕、薄、短、小及高容量、多功能的要求，各種功能之晶片常須整合
在一起，所以因應而生各種形式之三維模組晶片 (3-Dimensional Chips)及多模組晶片
(Multi-Chips Modules)。所以三維模組晶片及多模組晶片為現在及未來都會繼續發展之技
術，但由於多晶片模組內各晶片尺寸大小不同，打線接合(wire bonding)使用的迴圈跨距
(bond span)、迴圈高度(bond height) 及晶片厚度(die thickness)皆不相同，在封裝過程中使
用更小線徑(不管金線或銅線)，封裝時最大問題-導線偏移問題會更形嚴峻。所以對三維模
組晶片及多模組晶片之封裝問題未來對導線偏移量(wire sweep)的控制有極高的需求性，目
前世界大廠 K&S 與日本 TANAKA 公司皆極力欲開發低偏移量的導線，以求降低導線間隔
距離(fine pitch)，以便容納更多導線接點數。 
三維模組晶片及多模組晶片封裝對避免金線偏移量過大導致之短路皆使用最大之金線
線徑，即不管迴圈使用的迴圈跨距(bond span)、迴圈高度(bond height) 及晶片厚度(die 
thickness)，皆使用同一種且使用最大值之金線線徑以避免任何一條迴圈發生金線偏移導致
晶片短路失效。從金線使用成本及設計觀點，這是非常不符合經濟成本，尤其目前金線價
格是 2009 年之 2 倍且持續漲價之情況下，半導體封裝公司將如何降低使用金線成本或用銅
線取代列為公司發展重點。但由於目前銅線氧化問題尚未解決，短中期間對中、高階晶片
仍將以金線封裝為主流。 
本計畫主要將針對三維模組及多模組晶片內(1)使用單一種金線線徑(2) 使用多種金線
線徑及(3) 使用單一種金線線徑但具可調整偏移勁度之設計方法。使用單一種金線線徑為目
前半導體封裝公司正使用之最不經濟方法，使用多種金線線徑雖可節省材料成本，但由於
使用不同金線線徑，打線時須更換不同機台，也相當耗時且不可靠，第 3 種使用單一種金
線線徑但具可調整偏移勁度之設計方法將於本計畫中提出，希望能針對三維模組及多模組
晶片發展出一具經濟效益且節省成本之封裝方法。 
實驗中的導線偏移(wire sweep)量測技術，目前全世界僅有本研究團隊能夠準確定義並
完成實驗，目前隨著導線使用線徑愈來愈小，從早期的 1 mil(25 m )到 0.9 mil(23 m )直到
最近 0.8 mil(20 m )。金線線徑雖然僅從 1 mil 降到 0.8 mil，但金線用量可減少 36%。目前
本研究團隊除希望將使用之導線線徑推進到 0.6 mil(15 m )及 05 mil(13 m )研究領域外，並
將探討未來銅線取代金線於半導體封裝製程中可能產生之問題，這對減少黃金使用量及降
低公司封裝成本，提升產業競爭力有極大幫助。本計畫若能獲得通過，研究成果短期間可
降低封裝時金線使用重量，長期間可提供銅線取代金線時在導線偏移問題的評估，對降低
產業成本並提升其世界競爭力，提供一份努力。 
 
Abstract 
To meet the requirements of lightness, thinness, and multi-functions of new state-of-the-art 
electronic products, the needs of bond span, bond height and die thickness of the wire bonding 
will not be the same any more in the Multi-Chip Module and/or 3-Dimensional chips. 
Consequently, how to control the wire sweep will be an essential issue in the near future. This is 
why so many world-known companies like K&S and Japan’s TANAKA have made a lot of 
及”與打線架接合度”，而此問題會因銅氧化而進一步深化，甚至導致無法到量產階段。
所以針對較高階之電子產品，仍以使用金線封裝為主，以避免不必要的品質問題，因小失
大，甚至損失整個市場。 
 
圖 2.1 三維模組封裝型式及多晶片模組型式 
為提高獲利及節省費用，半導體業界主要採取使用較小線徑金線，目前隨著金線使用
線徑愈來愈小，從幾年前的 1 mil(25 m )到 0.9  mil(23 m )直到最近 0.8 mil(20 m )。
金線線徑雖然僅從 1 mil降到 0.8 mil，但金線用量可減少 36%。目前本研究團隊已可將使
用金線線徑推進到 0.6 mil(15 m )，則金線黃金使用量可進一步降低 28%重量，這對減少
黃金使用量及降低公司封裝成本，提升產業競爭力有極大幫助(圖 2.2)。 
 
64%
36%
16%
m25
m23
m20
m15
 
圖 2.2 微小線徑使用，黃金重量及成本減少之比率圖。 
 
3.實驗結果與討論 
The typical finite element model for horizontal ellipse is shown in Fig. 3.1. This cross 
section is used to construct the loop of a wire bond with 2 mm bond span and 150 m bond 
height. The measure of ellipse area is controlled to be identical to circular area. The vertical 
ellipse model is also conducted in the numerical analysis. 
 
Fig. 3.1 The bottom view of the element distribution of a wire bond near the neck location. 
 
Fig. 3.2 shows the whole view of the loop of a wire bond with 2 mm bond span and 150 m 
bond height. The bottom view of the element distribution of a wire bond near the neck location is 
also given. Both of the numerical and theoretical response of horizontal ellipse and vertical 
ellipse to the drag force will be given in the following. 
 
 
Fig. 3.2 The loop of a wire bond with 2 mm bond span and 150 m bond height. 
4. 結論 
In this paper, a matching wire sweep design is proposed to match the corresponding sweep 
stiffness by just manipulating the cross section geometry of bonding wire without changing the 
measure of area of bonding wire. It reveals that the sweep stiffness of a wire bond can be 
improved through the enhancement of the moment of inertia and the polar moment of inertia. An 
example is given to discuss increase of sweep stiffness and the reduction of wire sweep. This 
methodology can be applied to both gold wire and copper wire without any doubts. 
 
5. 計畫成果自評 
項次 計畫成果目標 計畫成果目標達成情形 
1. 
完成 Case 1 單一種金線線徑之
金線跨距與金線偏移關係分析 
金線線徑之金線跨距與金線偏移關
係分析比較 
2. 
完成使用多種金線線徑之金線
跨距與金線偏移關係分析 
完成多種金線線徑之金線跨距與金
線偏移關係分析比較 
3. 
完成使用單一種金線線徑但具
可調整偏移勁度設計方法之金
線跨距與金線偏移關係 
完成單一線徑但具可調整偏移勁度
設計方法之金線分析比較 
4. 
完成 MOLDEX3D 軟體模流流
場分析及 ANSYS 軟體單一金
線偏移分析 
完成 MOLDEX3D 軟體模流流場分析
及 ANSYS 軟體金線偏移分析 
5. 
建立單一種金線線徑但具可調
整偏移勁度設計方法之資料庫 
建立可調整偏移勁度設計方法之資
料庫 
6. 
單一種金線線徑但具可調整偏
移勁度設計方法之機構構想設
計 
完成單一種金線線徑但具可調整偏
移勁度設計方法之機構構想設計 
 
國科會補助計畫衍生研發成果推廣資料表
日期:2012/09/27
國科會補助計畫
計畫名稱: 三維及多晶片封裝內不同跨距和高度金線之等偏移勁度設計對策與方法研究
計畫主持人: 龔皇光
計畫編號: 100-2221-E-230-016- 學門領域: 其他–機械工程技術
無研發成果推廣資料
其他成果 
(無法以量化表達之成
果如辦理學術活動、獲
得獎項、重要國際合
作、研究成果國際影響
力及其他協助產業技
術發展之具體效益事
項等，請以文字敘述填
列。) 
無 
 成果項目 量化 名稱或內容性質簡述 
測驗工具(含質性與量性) 0  
課程/模組 0  
電腦及網路系統或工具 0  
教材 0  
舉辦之活動/競賽 0  
研討會/工作坊 0  
電子報、網站 0  
科 
教 
處 
計 
畫 
加 
填 
項 
目 計畫成果推廣之參與（閱聽）人數 0  
 
