
<html>
<head>
  <meta http-equiv="Content-Type" content="text/html;charset=utf-8"/>
  <title>Questa Coverage Report</title>
  <link rel="StyleSheet" media="screen" href="../css/hdl2html.css"/>
</head>
<body id="hdl2html">
  <tt>
<pre>
<a name="1"><q-n>     1  </q-n></a><q-m>//////////////////////////////////////////////////////////////////</q-m>
<a name="2"><q-n>     2  </q-n></a><q-m>////</q-m>
<a name="3"><q-n>     3  </q-n></a><q-m>////</q-m>
<a name="4"><q-n>     4  </q-n></a><q-m>//// 	TOP I2C BLOCK to I2C Core</q-m>
<a name="5"><q-n>     5  </q-n></a><q-m>////</q-m>
<a name="6"><q-n>     6  </q-n></a><q-m>////</q-m>
<a name="7"><q-n>     7  </q-n></a><q-m>////</q-m>
<a name="8"><q-n>     8  </q-n></a><q-m>//// This file is part of the APB to I2C project</q-m>
<a name="9"><q-n>     9  </q-n></a><q-m>////</q-m>
<a name="10"><q-n>     10  </q-n></a><q-m>//// http://www.opencores.org/cores/apbi2c/</q-m>
<a name="11"><q-n>     11  </q-n></a><q-m>////</q-m>
<a name="12"><q-n>     12  </q-n></a><q-m>////</q-m>
<a name="13"><q-n>     13  </q-n></a><q-m>////</q-m>
<a name="14"><q-n>     14  </q-n></a><q-m>//// Description</q-m>
<a name="15"><q-n>     15  </q-n></a><q-m>////</q-m>
<a name="16"><q-n>     16  </q-n></a><q-m>//// Implementation of APB IP core according to</q-m>
<a name="17"><q-n>     17  </q-n></a><q-m>////</q-m>
<a name="18"><q-n>     18  </q-n></a><q-m>//// apbi2c_spec IP core specification document.</q-m>
<a name="19"><q-n>     19  </q-n></a><q-m>////</q-m>
<a name="20"><q-n>     20  </q-n></a><q-m>////</q-m>
<a name="21"><q-n>     21  </q-n></a><q-m>////</q-m>
<a name="22"><q-n>     22  </q-n></a><q-m>//// To Do: Things are right here but always all block can suffer changes</q-m>
<a name="23"><q-n>     23  </q-n></a><q-m>////</q-m>
<a name="24"><q-n>     24  </q-n></a><q-m>////</q-m>
<a name="25"><q-n>     25  </q-n></a><q-m>////</q-m>
<a name="26"><q-n>     26  </q-n></a><q-m>////</q-m>
<a name="27"><q-n>     27  </q-n></a><q-m>////</q-m>
<a name="28"><q-n>     28  </q-n></a><q-m>//// Author(s): - Felipe Fernandes Da Costa, fefe2560@gmail.com</q-m>
<a name="29"><q-n>     29  </q-n></a><q-m>////		  Ronal Dario Celaya ,rcelaya.dario@gmail.com</q-m>
<a name="30"><q-n>     30  </q-n></a><q-m>////</q-m>
<a name="31"><q-n>     31  </q-n></a><q-m>///////////////////////////////////////////////////////////////// </q-m>
<a name="32"><q-n>     32  </q-n></a><q-m>////</q-m>
<a name="33"><q-n>     33  </q-n></a><q-m>////</q-m>
<a name="34"><q-n>     34  </q-n></a><q-m>//// Copyright (C) 2009 Authors and OPENCORES.ORG</q-m>
<a name="35"><q-n>     35  </q-n></a><q-m>////</q-m>
<a name="36"><q-n>     36  </q-n></a><q-m>////</q-m>
<a name="37"><q-n>     37  </q-n></a><q-m>////</q-m>
<a name="38"><q-n>     38  </q-n></a><q-m>//// This source file may be used and distributed without</q-m>
<a name="39"><q-n>     39  </q-n></a><q-m>////</q-m>
<a name="40"><q-n>     40  </q-n></a><q-m>//// restriction provided that this copyright statement is not</q-m>
<a name="41"><q-n>     41  </q-n></a><q-m>////</q-m>
<a name="42"><q-n>     42  </q-n></a><q-m>//// removed from the file and that any derivative work contains</q-m>
<a name="43"><q-n>     43  </q-n></a><q-m>//// the original copyright notice and the associated disclaimer.</q-m>
<a name="44"><q-n>     44  </q-n></a><q-m>////</q-m>
<a name="45"><q-n>     45  </q-n></a><q-m>////</q-m>
<a name="46"><q-n>     46  </q-n></a><q-m>//// This source file is free software; you can redistribute it</q-m>
<a name="47"><q-n>     47  </q-n></a><q-m>////</q-m>
<a name="48"><q-n>     48  </q-n></a><q-m>//// and/or modify it under the terms of the GNU Lesser General</q-m>
<a name="49"><q-n>     49  </q-n></a><q-m>////</q-m>
<a name="50"><q-n>     50  </q-n></a><q-m>//// Public License as published by the Free Software Foundation;</q-m>
<a name="51"><q-n>     51  </q-n></a><q-m>//// either version 2.1 of the License, or (at your option) any</q-m>
<a name="52"><q-n>     52  </q-n></a><q-m>////</q-m>
<a name="53"><q-n>     53  </q-n></a><q-m>//// later version.</q-m>
<a name="54"><q-n>     54  </q-n></a><q-m>////</q-m>
<a name="55"><q-n>     55  </q-n></a><q-m>////</q-m>
<a name="56"><q-n>     56  </q-n></a><q-m>////</q-m>
<a name="57"><q-n>     57  </q-n></a><q-m>//// This source is distributed in the hope that it will be</q-m>
<a name="58"><q-n>     58  </q-n></a><q-m>////</q-m>
<a name="59"><q-n>     59  </q-n></a><q-m>//// useful, but WITHOUT ANY WARRANTY; without even the implied</q-m>
<a name="60"><q-n>     60  </q-n></a><q-m>////</q-m>
<a name="61"><q-n>     61  </q-n></a><q-m>//// warranty of MERCHANTABILITY or FITNESS FOR A PARTICULAR</q-m>
<a name="62"><q-n>     62  </q-n></a><q-m>////</q-m>
<a name="63"><q-n>     63  </q-n></a><q-m>//// PURPOSE. See the GNU Lesser General Public License for more</q-m>
<a name="64"><q-n>     64  </q-n></a><q-m>//// details.</q-m>
<a name="65"><q-n>     65  </q-n></a><q-m>////</q-m>
<a name="66"><q-n>     66  </q-n></a><q-m>////</q-m>
<a name="67"><q-n>     67  </q-n></a><q-m>////</q-m>
<a name="68"><q-n>     68  </q-n></a><q-m>//// You should have received a copy of the GNU Lesser General</q-m>
<a name="69"><q-n>     69  </q-n></a><q-m>////</q-m>
<a name="70"><q-n>     70  </q-n></a><q-m>//// Public License along with this source; if not, download it</q-m>
<a name="71"><q-n>     71  </q-n></a><q-m>////</q-m>
<a name="72"><q-n>     72  </q-n></a><q-m>//// from http://www.opencores.org/lgpl.shtml</q-m>
<a name="73"><q-n>     73  </q-n></a><q-m>////</q-m>
<a name="74"><q-n>     74  </q-n></a><q-m>////</q-m>
<a name="75"><q-n>     75  </q-n></a><q-m>///////////////////////////////////////////////////////////////////</q-m>
<a name="76"><q-n>     76  </q-n></a>
<a name="77"><q-n>     77  </q-n></a>
<a name="78"><q-n>     78  </q-n></a>`<q-a>timescale</q-w> 1<q-v>ns</q-w>/1<q-v>ps</q-w> <q-m>//timescale </q-m>
<a name="79"><q-n>     79  </q-n></a>
<a name="80"><q-n>     80  </q-n></a><q-w>module</q-w> module_i2c#(
<a name="81"><q-n>     81  </q-n></a>			<q-m>//THIS IS USED ONLY LIKE PARAMETER TO BEM CONFIGURABLE</q-m>
<a name="82"><q-n>     82  </q-n></a>			<q-w>parameter</q-w> <q-w>integer</q-w> DWIDTH = 32,
<a name="83"><q-n>     83  </q-n></a>			<q-w>parameter</q-w> <q-w>integer</q-w> AWIDTH = 14
<a name="84"><q-n>     84  </q-n></a>		)
<a name="85"><q-n>     85  </q-n></a>		(
<a name="86"><q-n>     86  </q-n></a>		<q-m>//I2C INTERFACE WITH ANOTHER BLOCKS</q-m>
<a name="87"><q-n>     87  </q-n></a>		 <q-w>input</q-w> PCLK,
<a name="88"><q-n>     88  </q-n></a>		 <q-w>input</q-w> PRESETn,
<a name="89"><q-n>     89  </q-n></a>		 
<a name="90"><q-n>     90  </q-n></a>		<q-m>//INTERFACE WITH FIFO TRANSMISSION</q-m>
<a name="91"><q-n>     91  </q-n></a>		 <q-w>input</q-w> fifo_tx_f_full,
<a name="92"><q-n>     92  </q-n></a>		 <q-w>input</q-w> fifo_tx_f_empty,
<a name="93"><q-n>     93  </q-n></a>		 <q-w>input</q-w> [DWIDTH-1:0] fifo_tx_data_out,
<a name="94"><q-n>     94  </q-n></a>
<a name="95"><q-n>     95  </q-n></a>		<q-m>//INTERFACE WITH FIFO RECEIVER</q-m>
<a name="96"><q-n>     96  </q-n></a>		 <q-w>input</q-w> fifo_rx_f_full,
<a name="97"><q-n>     97  </q-n></a>		 <q-w>input</q-w> fifo_rx_f_empty,
<a name="98"><q-n>     98  </q-n></a>		 <q-w>output</q-w> <q-w>reg</q-w> fifo_rx_wr_en,
<a name="99"><q-n>     99  </q-n></a>		 <q-w>output</q-w> <q-w>reg</q-w> [DWIDTH-1:0] fifo_rx_data_in, 
<a name="100"><q-n>     100  </q-n></a>
<a name="101"><q-n>     101  </q-n></a>		<q-m>//INTERFACE WITH REGISTER CONFIGURATION</q-m>
<a name="102"><q-n>     102  </q-n></a>		 <q-w>input</q-w> [AWIDTH-1:0] DATA_CONFIG_REG,
<a name="103"><q-n>     103  </q-n></a> 		 <q-w>input</q-w> [AWIDTH-1:0] TIMEOUT_TX,
<a name="104"><q-n>     104  </q-n></a>		
<a name="105"><q-n>     105  </q-n></a>		<q-m>//INTERFACE TO APB AND READ FOR FIFO   </q-m>
<a name="106"><q-n>     106  </q-n></a>		 <q-w>output</q-w> <q-w>reg</q-w> fifo_tx_rd_en,
<a name="107"><q-n>     107  </q-n></a>		 <q-w>output</q-w>   TX_EMPTY,
<a name="108"><q-n>     108  </q-n></a>		 <q-w>output</q-w>   RX_EMPTY,
<a name="109"><q-n>     109  </q-n></a>		 <q-w>output</q-w> ERROR,
<a name="110"><q-n>     110  </q-n></a>		 <q-w>output</q-w> ENABLE_SDA,
<a name="111"><q-n>     111  </q-n></a>		 <q-w>output</q-w> ENABLE_SCL,
<a name="112"><q-n>     112  </q-n></a>
<a name="113"><q-n>     113  </q-n></a>		<q-m>//I2C BI DIRETIONAL PORTS</q-m>
<a name="114"><q-n>     114  </q-n></a>		<q-w>inout</q-w> SDA,
<a name="115"><q-n>     115  </q-n></a>		<q-w>inout</q-w> SCL
<a name="116"><q-n>     116  </q-n></a>		 
<a name="117"><q-n>     117  </q-n></a>
<a name="118"><q-n>     118  </q-n></a>		 );
<a name="119"><q-n>     119  </q-n></a>
<a name="120"><q-n>     120  </q-n></a><q-m>//THIS IS USED TO GENERATE INTERRUPTIONS</q-m>
<a name="121"><q-n>     121  </q-n></a><q-w>assign</q-w> TX_EMPTY = (fifo_tx_f_empty == 1'b1)? 1'b1:1'b0;
<a name="122"><q-n>     122  </q-n></a><q-w>assign</q-w> RX_EMPTY = (fifo_rx_f_empty == 1'b1)? 1'b1:1'b0;
<a name="123"><q-n>     123  </q-n></a>
<a name="124"><q-n>     124  </q-n></a>	<q-m>//THIS COUNT IS USED TO CONTROL DATA ACCROSS FSM	</q-m>
<a name="125"><q-n>     125  </q-n></a>	<q-w>reg</q-w> [1:0] count_tx;
<a name="126"><q-n>     126  </q-n></a>	<q-w>reg</q-w> [1:0] count_rx;
<a name="127"><q-n>     127  </q-n></a>	<q-m>//CONTROL CLOCK AND COUNTER</q-m>
<a name="128"><q-n>     128  </q-n></a>	<q-w>reg</q-w> [11:0] count_send_data;
<a name="129"><q-n>     129  </q-n></a>	<q-w>reg</q-w> [11:0] count_receive_data;
<a name="130"><q-n>     130  </q-n></a>	<q-w>reg</q-w> [11:0] count_timeout;
<a name="131"><q-n>     131  </q-n></a>	<q-w>reg</q-w> BR_CLK_O;
<a name="132"><q-n>     132  </q-n></a>	<q-w>reg</q-w> SDA_OUT;
<a name="133"><q-n>     133  </q-n></a>
<a name="134"><q-n>     134  </q-n></a>	<q-w>reg</q-w> BR_CLK_O_RX;
<a name="135"><q-n>     135  </q-n></a>	<q-w>reg</q-w> SDA_OUT_RX;
<a name="136"><q-n>     136  </q-n></a>
<a name="137"><q-n>     137  </q-n></a>	<q-m>//RESPONSE USED TO HOLD SIGNAL TO ACK OR NACK</q-m>
<a name="138"><q-n>     138  </q-n></a>	<q-w>reg</q-w> RESPONSE;
<a name="139"><q-n>     139  </q-n></a>
<a name="140"><q-n>     140  </q-n></a><q-m>//    PARAMETERS USED TO STATE MACHINE</q-m>
<a name="141"><q-n>     141  </q-n></a>
<a name="142"><q-n>     142  </q-n></a>localparam [5:0] IDLE = 6'd0, <q-m>//IDLE</q-m>
<a name="143"><q-n>     143  </q-n></a>
<a name="144"><q-n>     144  </q-n></a>	   START = 6'd1,<q-m>//START BIT</q-m>
<a name="145"><q-n>     145  </q-n></a>
<a name="146"><q-n>     146  </q-n></a>	     CONTROLIN_1 = 6'd2, <q-m>//START BYTE</q-m>
<a name="147"><q-n>     147  </q-n></a>	     CONTROLIN_2 = 6'd3,
<a name="148"><q-n>     148  </q-n></a>	     CONTROLIN_3 = 6'd4,
<a name="149"><q-n>     149  </q-n></a>             CONTROLIN_4 = 6'd5,
<a name="150"><q-n>     150  </q-n></a>	     CONTROLIN_5 = 6'd6,
<a name="151"><q-n>     151  </q-n></a>	     CONTROLIN_6 = 6'd7,
<a name="152"><q-n>     152  </q-n></a>             CONTROLIN_7 = 6'd8,
<a name="153"><q-n>     153  </q-n></a>             CONTROLIN_8 = 6'd9, <q-m>//END FIRST BYTE</q-m>
<a name="154"><q-n>     154  </q-n></a>
<a name="155"><q-n>     155  </q-n></a>	     RESPONSE_CIN =6'd10, <q-m>//RESPONSE</q-m>
<a name="156"><q-n>     156  </q-n></a>
<a name="157"><q-n>     157  </q-n></a>	     ADDRESS_1 = 6'd11,<q-m>//START BYTE</q-m>
<a name="158"><q-n>     158  </q-n></a>	     ADDRESS_2 = 6'd12,
<a name="159"><q-n>     159  </q-n></a>	     ADDRESS_3 = 6'd13,
<a name="160"><q-n>     160  </q-n></a>             ADDRESS_4 = 6'd14,
<a name="161"><q-n>     161  </q-n></a>	     ADDRESS_5 = 6'd15,
<a name="162"><q-n>     162  </q-n></a>	     ADDRESS_6 = 6'd16,
<a name="163"><q-n>     163  </q-n></a>             ADDRESS_7 = 6'd17,
<a name="164"><q-n>     164  </q-n></a>             ADDRESS_8 = 6'd18,<q-m>//END FIRST BYTE</q-m>
<a name="165"><q-n>     165  </q-n></a>
<a name="166"><q-n>     166  </q-n></a>	     RESPONSE_ADDRESS =6'd19, <q-m>//RESPONSE</q-m>
<a name="167"><q-n>     167  </q-n></a>
<a name="168"><q-n>     168  </q-n></a>	     DATA0_1 = 6'd20,<q-m>//START BYTE</q-m>
<a name="169"><q-n>     169  </q-n></a>	     DATA0_2 = 6'd21,
<a name="170"><q-n>     170  </q-n></a>	     DATA0_3 = 6'd22,
<a name="171"><q-n>     171  </q-n></a>             DATA0_4 = 6'd23,
<a name="172"><q-n>     172  </q-n></a>	     DATA0_5 = 6'd24,
<a name="173"><q-n>     173  </q-n></a>	     DATA0_6 = 6'd25,
<a name="174"><q-n>     174  </q-n></a>             DATA0_7 = 6'd26,
<a name="175"><q-n>     175  </q-n></a>             DATA0_8 = 6'd27,<q-m>//END FIRST BYTE</q-m>
<a name="176"><q-n>     176  </q-n></a>
<a name="177"><q-n>     177  </q-n></a>	     RESPONSE_DATA0_1 = 6'd28,  <q-m>//RESPONSE</q-m>
<a name="178"><q-n>     178  </q-n></a>	   
<a name="179"><q-n>     179  </q-n></a>	     DATA1_1 = 6'd29,<q-m>//START BYTE</q-m>
<a name="180"><q-n>     180  </q-n></a>	     DATA1_2 = 6'd30,
<a name="181"><q-n>     181  </q-n></a>	     DATA1_3 = 6'd31,
<a name="182"><q-n>     182  </q-n></a>             DATA1_4 = 6'd32,
<a name="183"><q-n>     183  </q-n></a>	     DATA1_5 = 6'd33,
<a name="184"><q-n>     184  </q-n></a>	     DATA1_6 = 6'd34,
<a name="185"><q-n>     185  </q-n></a>             DATA1_7 = 6'd35,
<a name="186"><q-n>     186  </q-n></a>             DATA1_8 = 6'd36,<q-m>//END FIRST BYTE</q-m>
<a name="187"><q-n>     187  </q-n></a>
<a name="188"><q-n>     188  </q-n></a>	     RESPONSE_DATA1_1 = 6'd37,<q-m>//RESPONSE</q-m>
<a name="189"><q-n>     189  </q-n></a>
<a name="190"><q-n>     190  </q-n></a>	     DELAY_BYTES = 6'd38,<q-m>//USED ONLY IN ACK TO DELAY BETWEEN</q-m>
<a name="191"><q-n>     191  </q-n></a>	     NACK = 6'd39,<q-m>//USED ONLY IN ACK TO DELAY BETWEEN BYTES</q-m>
<a name="192"><q-n>     192  </q-n></a>	     STOP = 6'd40;<q-m>//USED TO SEND STOP BIT</q-m>
<a name="193"><q-n>     193  </q-n></a>
<a name="194"><q-n>     194  </q-n></a>	<q-m>//STATE CONTROL </q-m>
<a name="195"><q-n>     195  </q-n></a>	<q-w>reg</q-w> [5:0] state_tx;
<a name="196"><q-n>     196  </q-n></a>	<q-w>reg</q-w> [5:0] next_state_tx;
<a name="197"><q-n>     197  </q-n></a>
<a name="198"><q-n>     198  </q-n></a><q-m>//ASSIGN REGISTERS TO BIDIRETIONAL PORTS</q-m>
<a name="199"><q-n>     199  </q-n></a><q-w>assign</q-w> SDA =(DATA_CONFIG_REG[0] == 1'b1 &amp; DATA_CONFIG_REG[1] == 1'b0 &amp; state_tx != RESPONSE_CIN &amp; state_tx != RESPONSE_ADDRESS &amp; state_tx != RESPONSE_DATA0_1 &amp; state_tx != RESPONSE_DATA1_1)?SDA_OUT:SDA_OUT_RX;
<a name="200"><q-n>     200  </q-n></a>
<a name="201"><q-n>     201  </q-n></a>
<a name="202"><q-n>     202  </q-n></a><q-w>assign</q-w> SCL = (DATA_CONFIG_REG[0] == 1'b1 &amp; DATA_CONFIG_REG[1] == 1'b0)?BR_CLK_O:BR_CLK_O_RX;
<a name="203"><q-n>     203  </q-n></a>
<a name="204"><q-n>     204  </q-n></a><q-m>//STANDARD ERROR</q-m>
<a name="205"><q-n>     205  </q-n></a><q-w>assign</q-w> ERROR = (DATA_CONFIG_REG[0] == 1'b1 &amp; DATA_CONFIG_REG[1] == 1'b1)?1'b1:1'b0;
<a name="206"><q-n>     206  </q-n></a>
<a name="207"><q-n>     207  </q-n></a>
<a name="208"><q-n>     208  </q-n></a><q-m>//COMBINATIONAL BLOCK TO   </q-m>
<a name="209"><q-n>     209  </q-n></a><q-w>always</q-w>@(*)
<a name="210"><q-n>     210  </q-n></a><q-w>begin</q-w>
<a name="211"><q-n>     211  </q-n></a>
<a name="212"><q-n>     212  </q-n></a>	<q-m>//THE FUN START HERE :-)</q-m>
<a name="213"><q-n>     213  </q-n></a>	<q-m>//COMBINATIONAL UPDATE STATE BE CAREFUL WITH WHAT YOU MAKE HERE</q-m>
<a name="214"><q-n>     214  </q-n></a>	next_state_tx=state_tx;
<a name="215"><q-n>     215  </q-n></a>
<a name="216"><q-n>     216  </q-n></a>	<q-w>case</q-w>(state_tx)<q-m>//state_   IS MORE SECURE CHANGE ONLY IF YOU KNOW WHAT ARE YOU DOING </q-m>
<a name="217"><q-n>     217  </q-n></a>	IDLE:
<a name="218"><q-n>     218  </q-n></a>	<q-w>begin</q-w>
<a name="219"><q-n>     219  </q-n></a>		<q-m>//OBEYING SPEC</q-m>
<a name="220"><q-n>     220  </q-n></a>		<q-w>if</q-w>(DATA_CONFIG_REG[0] == 1'b0 &amp;&amp; (fifo_tx_f_full == 1'b1 || fifo_tx_f_empty == 1'b0) &amp;&amp; DATA_CONFIG_REG[1] == 1'b0)
<a name="221"><q-n>     221  </q-n></a>		<q-w>begin</q-w>
<a name="222"><q-n>     222  </q-n></a>			next_state_tx   = IDLE;
<a name="223"><q-n>     223  </q-n></a>		<q-w>end</q-w>
<a name="224"><q-n>     224  </q-n></a>		<q-w>else</q-w> <q-w>if</q-w>(DATA_CONFIG_REG[0] == 1'b1 &amp;&amp; (fifo_tx_f_full == 1'b1 || fifo_tx_f_empty == 1'b0) &amp;&amp; DATA_CONFIG_REG[1] == 1'b1)
<a name="225"><q-n>     225  </q-n></a>		<q-w>begin</q-w>
<a name="226"><q-n>     226  </q-n></a>			next_state_tx   = IDLE;
<a name="227"><q-n>     227  </q-n></a>		<q-w>end</q-w>
<a name="228"><q-n>     228  </q-n></a>		<q-w>else</q-w> <q-w>if</q-w>(DATA_CONFIG_REG[0] == 1'b1 &amp;&amp; ((fifo_tx_f_full == 1'b0 &amp;&amp; fifo_tx_f_empty == 1'b0) || fifo_tx_f_full == 1'b1) &amp;&amp; DATA_CONFIG_REG[1] == 1'b0 &amp;&amp; count_timeout &lt; TIMEOUT_TX)
<a name="229"><q-n>     229  </q-n></a>		<q-w>begin</q-w>
<a name="230"><q-n>     230  </q-n></a>			next_state_tx   = START;
<a name="231"><q-n>     231  </q-n></a>		<q-w>end</q-w>
<a name="232"><q-n>     232  </q-n></a>
<a name="233"><q-n>     233  </q-n></a>
<a name="234"><q-n>     234  </q-n></a>	<q-w>end</q-w>
<a name="235"><q-n>     235  </q-n></a>	START:<q-m>//THIS IS USED TOO ALL STATE MACHINES THE COUNTER_SEND_DATA</q-m>
<a name="236"><q-n>     236  </q-n></a>	<q-w>begin</q-w>
<a name="237"><q-n>     237  </q-n></a>		<q-w>if</q-w>(count_send_data != DATA_CONFIG_REG[13:2])
<a name="238"><q-n>     238  </q-n></a>		<q-w>begin</q-w>
<a name="239"><q-n>     239  </q-n></a>			next_state_tx   = START;
<a name="240"><q-n>     240  </q-n></a>		<q-w>end</q-w>
<a name="241"><q-n>     241  </q-n></a>		<q-w>else</q-w>
<a name="242"><q-n>     242  </q-n></a>		<q-w>begin</q-w>
<a name="243"><q-n>     243  </q-n></a>			next_state_tx   = CONTROLIN_1;
<a name="244"><q-n>     244  </q-n></a>		<q-w>end</q-w>
<a name="245"><q-n>     245  </q-n></a>		
<a name="246"><q-n>     246  </q-n></a>	<q-w>end</q-w>
<a name="247"><q-n>     247  </q-n></a>	CONTROLIN_1:
<a name="248"><q-n>     248  </q-n></a>	<q-w>begin</q-w>
<a name="249"><q-n>     249  </q-n></a>		<q-w>if</q-w>(count_send_data != DATA_CONFIG_REG[13:2])
<a name="250"><q-n>     250  </q-n></a>		<q-w>begin</q-w>
<a name="251"><q-n>     251  </q-n></a>			next_state_tx  = CONTROLIN_1;
<a name="252"><q-n>     252  </q-n></a>		<q-w>end</q-w>
<a name="253"><q-n>     253  </q-n></a>		<q-w>else</q-w>
<a name="254"><q-n>     254  </q-n></a>		<q-w>begin</q-w>
<a name="255"><q-n>     255  </q-n></a>			next_state_tx  =  CONTROLIN_2;
<a name="256"><q-n>     256  </q-n></a>		<q-w>end</q-w>
<a name="257"><q-n>     257  </q-n></a>
<a name="258"><q-n>     258  </q-n></a>	<q-w>end</q-w>
<a name="259"><q-n>     259  </q-n></a>	CONTROLIN_2:
<a name="260"><q-n>     260  </q-n></a>	<q-w>begin</q-w>
<a name="261"><q-n>     261  </q-n></a>
<a name="262"><q-n>     262  </q-n></a>		<q-w>if</q-w>(count_send_data != DATA_CONFIG_REG[13:2])
<a name="263"><q-n>     263  </q-n></a>		<q-w>begin</q-w>
<a name="264"><q-n>     264  </q-n></a>			next_state_tx   = CONTROLIN_2;
<a name="265"><q-n>     265  </q-n></a>		<q-w>end</q-w>
<a name="266"><q-n>     266  </q-n></a>		<q-w>else</q-w>
<a name="267"><q-n>     267  </q-n></a>		<q-w>begin</q-w>
<a name="268"><q-n>     268  </q-n></a>			next_state_tx   = CONTROLIN_3;
<a name="269"><q-n>     269  </q-n></a>		<q-w>end</q-w>
<a name="270"><q-n>     270  </q-n></a>
<a name="271"><q-n>     271  </q-n></a>	<q-w>end</q-w>
<a name="272"><q-n>     272  </q-n></a>	CONTROLIN_3:
<a name="273"><q-n>     273  </q-n></a>	<q-w>begin</q-w>
<a name="274"><q-n>     274  </q-n></a>
<a name="275"><q-n>     275  </q-n></a>		<q-w>if</q-w>(count_send_data != DATA_CONFIG_REG[13:2])
<a name="276"><q-n>     276  </q-n></a>		<q-w>begin</q-w>
<a name="277"><q-n>     277  </q-n></a>			next_state_tx  =  CONTROLIN_3;
<a name="278"><q-n>     278  </q-n></a>		<q-w>end</q-w>
<a name="279"><q-n>     279  </q-n></a>		<q-w>else</q-w>
<a name="280"><q-n>     280  </q-n></a>		<q-w>begin</q-w>
<a name="281"><q-n>     281  </q-n></a>			next_state_tx   = CONTROLIN_4;
<a name="282"><q-n>     282  </q-n></a>		<q-w>end</q-w>		
<a name="283"><q-n>     283  </q-n></a>	<q-w>end</q-w>
<a name="284"><q-n>     284  </q-n></a>	CONTROLIN_4:
<a name="285"><q-n>     285  </q-n></a>	<q-w>begin</q-w>
<a name="286"><q-n>     286  </q-n></a>
<a name="287"><q-n>     287  </q-n></a>		<q-w>if</q-w>(count_send_data != DATA_CONFIG_REG[13:2])
<a name="288"><q-n>     288  </q-n></a>		<q-w>begin</q-w>
<a name="289"><q-n>     289  </q-n></a>			next_state_tx   = CONTROLIN_4;
<a name="290"><q-n>     290  </q-n></a>		<q-w>end</q-w>
<a name="291"><q-n>     291  </q-n></a>		<q-w>else</q-w>
<a name="292"><q-n>     292  </q-n></a>		<q-w>begin</q-w>
<a name="293"><q-n>     293  </q-n></a>			next_state_tx   = CONTROLIN_5;
<a name="294"><q-n>     294  </q-n></a>		<q-w>end</q-w>		
<a name="295"><q-n>     295  </q-n></a>	<q-w>end</q-w>
<a name="296"><q-n>     296  </q-n></a>	CONTROLIN_5:
<a name="297"><q-n>     297  </q-n></a>	<q-w>begin</q-w>
<a name="298"><q-n>     298  </q-n></a>
<a name="299"><q-n>     299  </q-n></a>		<q-w>if</q-w>(count_send_data != DATA_CONFIG_REG[13:2])
<a name="300"><q-n>     300  </q-n></a>		<q-w>begin</q-w>
<a name="301"><q-n>     301  </q-n></a>			next_state_tx = CONTROLIN_5;
<a name="302"><q-n>     302  </q-n></a>		<q-w>end</q-w>
<a name="303"><q-n>     303  </q-n></a>		<q-w>else</q-w>
<a name="304"><q-n>     304  </q-n></a>		<q-w>begin</q-w>
<a name="305"><q-n>     305  </q-n></a>			next_state_tx = CONTROLIN_6;
<a name="306"><q-n>     306  </q-n></a>		<q-w>end</q-w>		
<a name="307"><q-n>     307  </q-n></a>	<q-w>end</q-w>
<a name="308"><q-n>     308  </q-n></a>	CONTROLIN_6:
<a name="309"><q-n>     309  </q-n></a>	<q-w>begin</q-w>
<a name="310"><q-n>     310  </q-n></a>
<a name="311"><q-n>     311  </q-n></a>		<q-w>if</q-w>(count_send_data != DATA_CONFIG_REG[13:2])
<a name="312"><q-n>     312  </q-n></a>		<q-w>begin</q-w>
<a name="313"><q-n>     313  </q-n></a>			next_state_tx = CONTROLIN_6;
<a name="314"><q-n>     314  </q-n></a>		<q-w>end</q-w>
<a name="315"><q-n>     315  </q-n></a>		<q-w>else</q-w>
<a name="316"><q-n>     316  </q-n></a>		<q-w>begin</q-w>
<a name="317"><q-n>     317  </q-n></a>			next_state_tx = CONTROLIN_7;
<a name="318"><q-n>     318  </q-n></a>		<q-w>end</q-w>		
<a name="319"><q-n>     319  </q-n></a>	<q-w>end</q-w>
<a name="320"><q-n>     320  </q-n></a>	CONTROLIN_7:
<a name="321"><q-n>     321  </q-n></a>	<q-w>begin</q-w>
<a name="322"><q-n>     322  </q-n></a>
<a name="323"><q-n>     323  </q-n></a>		<q-w>if</q-w>(count_send_data != DATA_CONFIG_REG[13:2])
<a name="324"><q-n>     324  </q-n></a>		<q-w>begin</q-w>
<a name="325"><q-n>     325  </q-n></a>			next_state_tx = CONTROLIN_7;
<a name="326"><q-n>     326  </q-n></a>		<q-w>end</q-w>
<a name="327"><q-n>     327  </q-n></a>		<q-w>else</q-w>
<a name="328"><q-n>     328  </q-n></a>		<q-w>begin</q-w>
<a name="329"><q-n>     329  </q-n></a>			next_state_tx = CONTROLIN_8;
<a name="330"><q-n>     330  </q-n></a>		<q-w>end</q-w>		
<a name="331"><q-n>     331  </q-n></a>	<q-w>end</q-w>
<a name="332"><q-n>     332  </q-n></a>	CONTROLIN_8:
<a name="333"><q-n>     333  </q-n></a>	<q-w>begin</q-w>
<a name="334"><q-n>     334  </q-n></a>
<a name="335"><q-n>     335  </q-n></a>		<q-w>if</q-w>(count_send_data != DATA_CONFIG_REG[13:2])
<a name="336"><q-n>     336  </q-n></a>		<q-w>begin</q-w>
<a name="337"><q-n>     337  </q-n></a>			next_state_tx  = CONTROLIN_8;
<a name="338"><q-n>     338  </q-n></a>		<q-w>end</q-w>
<a name="339"><q-n>     339  </q-n></a>		<q-w>else</q-w> 
<a name="340"><q-n>     340  </q-n></a>		<q-w>begin</q-w>
<a name="341"><q-n>     341  </q-n></a>			next_state_tx  = RESPONSE_CIN;
<a name="342"><q-n>     342  </q-n></a>		<q-w>end</q-w>		
<a name="343"><q-n>     343  </q-n></a>	<q-w>end</q-w>
<a name="344"><q-n>     344  </q-n></a>	RESPONSE_CIN:
<a name="345"><q-n>     345  </q-n></a>	<q-w>begin</q-w>
<a name="346"><q-n>     346  </q-n></a>
<a name="347"><q-n>     347  </q-n></a>		<q-w>if</q-w>(count_send_data != DATA_CONFIG_REG[13:2])
<a name="348"><q-n>     348  </q-n></a>		<q-w>begin</q-w>
<a name="349"><q-n>     349  </q-n></a>			next_state_tx = RESPONSE_CIN;
<a name="350"><q-n>     350  </q-n></a>		<q-w>end</q-w>
<a name="351"><q-n>     351  </q-n></a>		<q-w>else</q-w> <q-w>if</q-w>(RESPONSE == 1'b0)<q-m>//ACK</q-m>
<a name="352"><q-n>     352  </q-n></a>		<q-w>begin</q-w> 
<a name="353"><q-n>     353  </q-n></a>			next_state_tx = DELAY_BYTES;
<a name="354"><q-n>     354  </q-n></a>		<q-w>end</q-w>
<a name="355"><q-n>     355  </q-n></a>		<q-w>else</q-w> <q-w>if</q-w>(RESPONSE == 1'b1)<q-m>//NACK</q-m>
<a name="356"><q-n>     356  </q-n></a>		<q-w>begin</q-w>
<a name="357"><q-n>     357  </q-n></a>			next_state_tx = NACK;
<a name="358"><q-n>     358  </q-n></a>		<q-w>end</q-w>	
<a name="359"><q-n>     359  </q-n></a>		
<a name="360"><q-n>     360  </q-n></a>	<q-w>end</q-w>
<a name="361"><q-n>     361  </q-n></a>
<a name="362"><q-n>     362  </q-n></a>	<q-m>//NOW SENDING ADDRESS</q-m>
<a name="363"><q-n>     363  </q-n></a>	ADDRESS_1:
<a name="364"><q-n>     364  </q-n></a>	<q-w>begin</q-w>
<a name="365"><q-n>     365  </q-n></a>		<q-w>if</q-w>(count_send_data != DATA_CONFIG_REG[13:2])
<a name="366"><q-n>     366  </q-n></a>		<q-w>begin</q-w>
<a name="367"><q-n>     367  </q-n></a>			next_state_tx  = ADDRESS_1;
<a name="368"><q-n>     368  </q-n></a>		<q-w>end</q-w>
<a name="369"><q-n>     369  </q-n></a>		<q-w>else</q-w>
<a name="370"><q-n>     370  </q-n></a>		<q-w>begin</q-w>
<a name="371"><q-n>     371  </q-n></a>			next_state_tx  =  ADDRESS_2;
<a name="372"><q-n>     372  </q-n></a>		<q-w>end</q-w>	
<a name="373"><q-n>     373  </q-n></a>	<q-w>end</q-w>
<a name="374"><q-n>     374  </q-n></a>	ADDRESS_2:
<a name="375"><q-n>     375  </q-n></a>	<q-w>begin</q-w>
<a name="376"><q-n>     376  </q-n></a>		<q-w>if</q-w>(count_send_data != DATA_CONFIG_REG[13:2])
<a name="377"><q-n>     377  </q-n></a>		<q-w>begin</q-w>
<a name="378"><q-n>     378  </q-n></a>			next_state_tx = ADDRESS_2;
<a name="379"><q-n>     379  </q-n></a>		<q-w>end</q-w>
<a name="380"><q-n>     380  </q-n></a>		<q-w>else</q-w>
<a name="381"><q-n>     381  </q-n></a>		<q-w>begin</q-w>
<a name="382"><q-n>     382  </q-n></a>			next_state_tx = ADDRESS_3;
<a name="383"><q-n>     383  </q-n></a>		<q-w>end</q-w>	
<a name="384"><q-n>     384  </q-n></a>	<q-w>end</q-w>
<a name="385"><q-n>     385  </q-n></a>	ADDRESS_3:
<a name="386"><q-n>     386  </q-n></a>	<q-w>begin</q-w>
<a name="387"><q-n>     387  </q-n></a>		<q-w>if</q-w>(count_send_data != DATA_CONFIG_REG[13:2])
<a name="388"><q-n>     388  </q-n></a>		<q-w>begin</q-w>
<a name="389"><q-n>     389  </q-n></a>			next_state_tx = ADDRESS_3;
<a name="390"><q-n>     390  </q-n></a>		<q-w>end</q-w>
<a name="391"><q-n>     391  </q-n></a>		<q-w>else</q-w>
<a name="392"><q-n>     392  </q-n></a>		<q-w>begin</q-w>
<a name="393"><q-n>     393  </q-n></a>			next_state_tx = ADDRESS_4;
<a name="394"><q-n>     394  </q-n></a>		<q-w>end</q-w>	
<a name="395"><q-n>     395  </q-n></a>	<q-w>end</q-w>
<a name="396"><q-n>     396  </q-n></a>	ADDRESS_4:
<a name="397"><q-n>     397  </q-n></a>	<q-w>begin</q-w>
<a name="398"><q-n>     398  </q-n></a>		<q-w>if</q-w>(count_send_data != DATA_CONFIG_REG[13:2])
<a name="399"><q-n>     399  </q-n></a>		<q-w>begin</q-w>
<a name="400"><q-n>     400  </q-n></a>			next_state_tx = ADDRESS_4;
<a name="401"><q-n>     401  </q-n></a>		<q-w>end</q-w>
<a name="402"><q-n>     402  </q-n></a>		<q-w>else</q-w>
<a name="403"><q-n>     403  </q-n></a>		<q-w>begin</q-w>
<a name="404"><q-n>     404  </q-n></a>			next_state_tx = ADDRESS_5;
<a name="405"><q-n>     405  </q-n></a>		<q-w>end</q-w>	
<a name="406"><q-n>     406  </q-n></a>	<q-w>end</q-w>
<a name="407"><q-n>     407  </q-n></a>	ADDRESS_5:
<a name="408"><q-n>     408  </q-n></a>	<q-w>begin</q-w>
<a name="409"><q-n>     409  </q-n></a>		<q-w>if</q-w>(count_send_data != DATA_CONFIG_REG[13:2])
<a name="410"><q-n>     410  </q-n></a>		<q-w>begin</q-w>
<a name="411"><q-n>     411  </q-n></a>			next_state_tx = ADDRESS_5;
<a name="412"><q-n>     412  </q-n></a>		<q-w>end</q-w>
<a name="413"><q-n>     413  </q-n></a>		<q-w>else</q-w>
<a name="414"><q-n>     414  </q-n></a>		<q-w>begin</q-w>
<a name="415"><q-n>     415  </q-n></a>			next_state_tx = ADDRESS_6;
<a name="416"><q-n>     416  </q-n></a>		<q-w>end</q-w>	
<a name="417"><q-n>     417  </q-n></a>	<q-w>end</q-w>
<a name="418"><q-n>     418  </q-n></a>	ADDRESS_6:
<a name="419"><q-n>     419  </q-n></a>	<q-w>begin</q-w>
<a name="420"><q-n>     420  </q-n></a>		<q-w>if</q-w>(count_send_data != DATA_CONFIG_REG[13:2])
<a name="421"><q-n>     421  </q-n></a>		<q-w>begin</q-w>
<a name="422"><q-n>     422  </q-n></a>			next_state_tx = ADDRESS_6;
<a name="423"><q-n>     423  </q-n></a>		<q-w>end</q-w>
<a name="424"><q-n>     424  </q-n></a>		<q-w>else</q-w>
<a name="425"><q-n>     425  </q-n></a>		<q-w>begin</q-w>
<a name="426"><q-n>     426  </q-n></a>			next_state_tx = ADDRESS_7;
<a name="427"><q-n>     427  </q-n></a>		<q-w>end</q-w>	
<a name="428"><q-n>     428  </q-n></a>	<q-w>end</q-w>
<a name="429"><q-n>     429  </q-n></a>	ADDRESS_7:
<a name="430"><q-n>     430  </q-n></a>	<q-w>begin</q-w>
<a name="431"><q-n>     431  </q-n></a>		<q-w>if</q-w>(count_send_data != DATA_CONFIG_REG[13:2])
<a name="432"><q-n>     432  </q-n></a>		<q-w>begin</q-w>
<a name="433"><q-n>     433  </q-n></a>			next_state_tx = ADDRESS_7;
<a name="434"><q-n>     434  </q-n></a>		<q-w>end</q-w>
<a name="435"><q-n>     435  </q-n></a>		<q-w>else</q-w>
<a name="436"><q-n>     436  </q-n></a>		<q-w>begin</q-w>
<a name="437"><q-n>     437  </q-n></a>			next_state_tx = ADDRESS_8;
<a name="438"><q-n>     438  </q-n></a>		<q-w>end</q-w>	
<a name="439"><q-n>     439  </q-n></a>	<q-w>end</q-w>
<a name="440"><q-n>     440  </q-n></a>	ADDRESS_8:
<a name="441"><q-n>     441  </q-n></a>	<q-w>begin</q-w>
<a name="442"><q-n>     442  </q-n></a>		<q-w>if</q-w>(count_send_data != DATA_CONFIG_REG[13:2])
<a name="443"><q-n>     443  </q-n></a>		<q-w>begin</q-w>
<a name="444"><q-n>     444  </q-n></a>			next_state_tx = ADDRESS_8;
<a name="445"><q-n>     445  </q-n></a>		<q-w>end</q-w>
<a name="446"><q-n>     446  </q-n></a>		<q-w>else</q-w>
<a name="447"><q-n>     447  </q-n></a>		<q-w>begin</q-w>
<a name="448"><q-n>     448  </q-n></a>			next_state_tx = RESPONSE_ADDRESS;
<a name="449"><q-n>     449  </q-n></a>		<q-w>end</q-w>	
<a name="450"><q-n>     450  </q-n></a>	<q-w>end</q-w>
<a name="451"><q-n>     451  </q-n></a>	RESPONSE_ADDRESS:
<a name="452"><q-n>     452  </q-n></a>	<q-w>begin</q-w>
<a name="453"><q-n>     453  </q-n></a>		<q-w>if</q-w>(count_send_data != DATA_CONFIG_REG[13:2])
<a name="454"><q-n>     454  </q-n></a>		<q-w>begin</q-w>
<a name="455"><q-n>     455  </q-n></a>			next_state_tx = RESPONSE_ADDRESS;
<a name="456"><q-n>     456  </q-n></a>		<q-w>end</q-w>
<a name="457"><q-n>     457  </q-n></a>		<q-w>else</q-w> <q-w>if</q-w>(RESPONSE == 1'b0)<q-m>//ACK</q-m>
<a name="458"><q-n>     458  </q-n></a>		<q-w>begin</q-w> 
<a name="459"><q-n>     459  </q-n></a>			next_state_tx = DELAY_BYTES;
<a name="460"><q-n>     460  </q-n></a>		<q-w>end</q-w>
<a name="461"><q-n>     461  </q-n></a>		<q-w>else</q-w> <q-w>if</q-w>(RESPONSE == 1'b1)<q-m>//NACK --&gt; RESTART CONDITION AND BACK TO START BYTE AGAIN</q-m>
<a name="462"><q-n>     462  </q-n></a>		<q-w>begin</q-w>
<a name="463"><q-n>     463  </q-n></a>			next_state_tx = NACK;
<a name="464"><q-n>     464  </q-n></a>		<q-w>end</q-w>	
<a name="465"><q-n>     465  </q-n></a>	<q-w>end</q-w>
<a name="466"><q-n>     466  </q-n></a>	
<a name="467"><q-n>     467  </q-n></a>	<q-m>//data in</q-m>
<a name="468"><q-n>     468  </q-n></a>	DATA0_1:
<a name="469"><q-n>     469  </q-n></a>	<q-w>begin</q-w>
<a name="470"><q-n>     470  </q-n></a>		<q-w>if</q-w>(count_send_data != DATA_CONFIG_REG[13:2])
<a name="471"><q-n>     471  </q-n></a>		<q-w>begin</q-w>
<a name="472"><q-n>     472  </q-n></a>			next_state_tx = DATA0_1;
<a name="473"><q-n>     473  </q-n></a>		<q-w>end</q-w>
<a name="474"><q-n>     474  </q-n></a>		<q-w>else</q-w>
<a name="475"><q-n>     475  </q-n></a>		<q-w>begin</q-w>
<a name="476"><q-n>     476  </q-n></a>			next_state_tx = DATA0_2;
<a name="477"><q-n>     477  </q-n></a>		<q-w>end</q-w>
<a name="478"><q-n>     478  </q-n></a>	<q-w>end</q-w>
<a name="479"><q-n>     479  </q-n></a>	DATA0_2:
<a name="480"><q-n>     480  </q-n></a>	<q-w>begin</q-w>
<a name="481"><q-n>     481  </q-n></a>		<q-w>if</q-w>(count_send_data != DATA_CONFIG_REG[13:2])
<a name="482"><q-n>     482  </q-n></a>		<q-w>begin</q-w>
<a name="483"><q-n>     483  </q-n></a>			next_state_tx = DATA0_2;
<a name="484"><q-n>     484  </q-n></a>		<q-w>end</q-w>
<a name="485"><q-n>     485  </q-n></a>		<q-w>else</q-w>
<a name="486"><q-n>     486  </q-n></a>		<q-w>begin</q-w>
<a name="487"><q-n>     487  </q-n></a>			next_state_tx = DATA0_3;
<a name="488"><q-n>     488  </q-n></a>		<q-w>end</q-w>
<a name="489"><q-n>     489  </q-n></a>	<q-w>end</q-w>
<a name="490"><q-n>     490  </q-n></a>	DATA0_3:
<a name="491"><q-n>     491  </q-n></a>	<q-w>begin</q-w>
<a name="492"><q-n>     492  </q-n></a>		<q-w>if</q-w>(count_send_data != DATA_CONFIG_REG[13:2])
<a name="493"><q-n>     493  </q-n></a>		<q-w>begin</q-w>
<a name="494"><q-n>     494  </q-n></a>			next_state_tx = DATA0_3;
<a name="495"><q-n>     495  </q-n></a>		<q-w>end</q-w>
<a name="496"><q-n>     496  </q-n></a>		<q-w>else</q-w>
<a name="497"><q-n>     497  </q-n></a>		<q-w>begin</q-w>
<a name="498"><q-n>     498  </q-n></a>			next_state_tx = DATA0_4;
<a name="499"><q-n>     499  </q-n></a>		<q-w>end</q-w>
<a name="500"><q-n>     500  </q-n></a>	<q-w>end</q-w>
<a name="501"><q-n>     501  </q-n></a>	DATA0_4:
<a name="502"><q-n>     502  </q-n></a>	<q-w>begin</q-w>
<a name="503"><q-n>     503  </q-n></a>		<q-w>if</q-w>(count_send_data != DATA_CONFIG_REG[13:2])
<a name="504"><q-n>     504  </q-n></a>		<q-w>begin</q-w>
<a name="505"><q-n>     505  </q-n></a>			next_state_tx = DATA0_4;
<a name="506"><q-n>     506  </q-n></a>		<q-w>end</q-w>
<a name="507"><q-n>     507  </q-n></a>		<q-w>else</q-w>
<a name="508"><q-n>     508  </q-n></a>		<q-w>begin</q-w>
<a name="509"><q-n>     509  </q-n></a>			next_state_tx = DATA0_5;
<a name="510"><q-n>     510  </q-n></a>		<q-w>end</q-w>
<a name="511"><q-n>     511  </q-n></a>	<q-w>end</q-w>
<a name="512"><q-n>     512  </q-n></a>	DATA0_5:
<a name="513"><q-n>     513  </q-n></a>	<q-w>begin</q-w>
<a name="514"><q-n>     514  </q-n></a>		<q-w>if</q-w>(count_send_data != DATA_CONFIG_REG[13:2])
<a name="515"><q-n>     515  </q-n></a>		<q-w>begin</q-w>
<a name="516"><q-n>     516  </q-n></a>			next_state_tx = DATA0_5;
<a name="517"><q-n>     517  </q-n></a>		<q-w>end</q-w>
<a name="518"><q-n>     518  </q-n></a>		<q-w>else</q-w>
<a name="519"><q-n>     519  </q-n></a>		<q-w>begin</q-w>
<a name="520"><q-n>     520  </q-n></a>			next_state_tx   = DATA0_6;
<a name="521"><q-n>     521  </q-n></a>		<q-w>end</q-w>
<a name="522"><q-n>     522  </q-n></a>	<q-w>end</q-w>
<a name="523"><q-n>     523  </q-n></a>	DATA0_6:
<a name="524"><q-n>     524  </q-n></a>	<q-w>begin</q-w>
<a name="525"><q-n>     525  </q-n></a>		<q-w>if</q-w>(count_send_data != DATA_CONFIG_REG[13:2])
<a name="526"><q-n>     526  </q-n></a>		<q-w>begin</q-w>
<a name="527"><q-n>     527  </q-n></a>			next_state_tx  = DATA0_6;
<a name="528"><q-n>     528  </q-n></a>		<q-w>end</q-w>
<a name="529"><q-n>     529  </q-n></a>		<q-w>else</q-w>
<a name="530"><q-n>     530  </q-n></a>		<q-w>begin</q-w>
<a name="531"><q-n>     531  </q-n></a>			next_state_tx  = DATA0_7;
<a name="532"><q-n>     532  </q-n></a>		<q-w>end</q-w>
<a name="533"><q-n>     533  </q-n></a>	<q-w>end</q-w>
<a name="534"><q-n>     534  </q-n></a>	DATA0_7:
<a name="535"><q-n>     535  </q-n></a>	<q-w>begin</q-w>
<a name="536"><q-n>     536  </q-n></a>		<q-w>if</q-w>(count_send_data != DATA_CONFIG_REG[13:2])
<a name="537"><q-n>     537  </q-n></a>		<q-w>begin</q-w>
<a name="538"><q-n>     538  </q-n></a>			next_state_tx  = DATA0_7;
<a name="539"><q-n>     539  </q-n></a>		<q-w>end</q-w>
<a name="540"><q-n>     540  </q-n></a>		<q-w>else</q-w>
<a name="541"><q-n>     541  </q-n></a>		<q-w>begin</q-w>
<a name="542"><q-n>     542  </q-n></a>			next_state_tx  = DATA0_8;
<a name="543"><q-n>     543  </q-n></a>		<q-w>end</q-w>
<a name="544"><q-n>     544  </q-n></a>	<q-w>end</q-w>
<a name="545"><q-n>     545  </q-n></a>	DATA0_8:
<a name="546"><q-n>     546  </q-n></a>	<q-w>begin</q-w>
<a name="547"><q-n>     547  </q-n></a>		<q-w>if</q-w>(count_send_data != DATA_CONFIG_REG[13:2])
<a name="548"><q-n>     548  </q-n></a>		<q-w>begin</q-w>
<a name="549"><q-n>     549  </q-n></a>			next_state_tx  = DATA0_8;
<a name="550"><q-n>     550  </q-n></a>		<q-w>end</q-w>
<a name="551"><q-n>     551  </q-n></a>		<q-w>else</q-w>
<a name="552"><q-n>     552  </q-n></a>		<q-w>begin</q-w>
<a name="553"><q-n>     553  </q-n></a>			next_state_tx  =  RESPONSE_DATA0_1;
<a name="554"><q-n>     554  </q-n></a>		<q-w>end</q-w>
<a name="555"><q-n>     555  </q-n></a>	<q-w>end</q-w>
<a name="556"><q-n>     556  </q-n></a>	RESPONSE_DATA0_1:
<a name="557"><q-n>     557  </q-n></a>	<q-w>begin</q-w>
<a name="558"><q-n>     558  </q-n></a>		<q-w>if</q-w>(count_send_data != DATA_CONFIG_REG[13:2])
<a name="559"><q-n>     559  </q-n></a>		<q-w>begin</q-w>
<a name="560"><q-n>     560  </q-n></a>			next_state_tx  =  RESPONSE_DATA0_1;
<a name="561"><q-n>     561  </q-n></a>		<q-w>end</q-w>
<a name="562"><q-n>     562  </q-n></a>		<q-w>else</q-w> <q-w>if</q-w>(RESPONSE == 1'b0)<q-m>//ACK</q-m>
<a name="563"><q-n>     563  </q-n></a>		<q-w>begin</q-w> 
<a name="564"><q-n>     564  </q-n></a>			next_state_tx  =   DELAY_BYTES;
<a name="565"><q-n>     565  </q-n></a>		<q-w>end</q-w>
<a name="566"><q-n>     566  </q-n></a>		<q-w>else</q-w> <q-w>if</q-w>(RESPONSE == 1'b1)<q-m>//NACK</q-m>
<a name="567"><q-n>     567  </q-n></a>		<q-w>begin</q-w>
<a name="568"><q-n>     568  </q-n></a>			next_state_tx  =   NACK;
<a name="569"><q-n>     569  </q-n></a>		<q-w>end</q-w>	
<a name="570"><q-n>     570  </q-n></a>	<q-w>end</q-w>
<a name="571"><q-n>     571  </q-n></a>
<a name="572"><q-n>     572  </q-n></a>	<q-m>//second byte</q-m>
<a name="573"><q-n>     573  </q-n></a>	DATA1_1:
<a name="574"><q-n>     574  </q-n></a>	<q-w>begin</q-w>
<a name="575"><q-n>     575  </q-n></a>		<q-w>if</q-w>(count_send_data != DATA_CONFIG_REG[13:2])
<a name="576"><q-n>     576  </q-n></a>		<q-w>begin</q-w>
<a name="577"><q-n>     577  </q-n></a>			next_state_tx  = DATA1_1;
<a name="578"><q-n>     578  </q-n></a>		<q-w>end</q-w>
<a name="579"><q-n>     579  </q-n></a>		<q-w>else</q-w>
<a name="580"><q-n>     580  </q-n></a>		<q-w>begin</q-w>
<a name="581"><q-n>     581  </q-n></a>			next_state_tx  = DATA1_2;
<a name="582"><q-n>     582  </q-n></a>		<q-w>end</q-w>
<a name="583"><q-n>     583  </q-n></a>	<q-w>end</q-w>
<a name="584"><q-n>     584  </q-n></a>	DATA1_2:
<a name="585"><q-n>     585  </q-n></a>	<q-w>begin</q-w>
<a name="586"><q-n>     586  </q-n></a>		<q-w>if</q-w>(count_send_data != DATA_CONFIG_REG[13:2])
<a name="587"><q-n>     587  </q-n></a>		<q-w>begin</q-w>
<a name="588"><q-n>     588  </q-n></a>			next_state_tx = DATA1_2;
<a name="589"><q-n>     589  </q-n></a>		<q-w>end</q-w>
<a name="590"><q-n>     590  </q-n></a>		<q-w>else</q-w>
<a name="591"><q-n>     591  </q-n></a>		<q-w>begin</q-w>
<a name="592"><q-n>     592  </q-n></a>			next_state_tx = DATA1_3;
<a name="593"><q-n>     593  </q-n></a>		<q-w>end</q-w>
<a name="594"><q-n>     594  </q-n></a>	<q-w>end</q-w>
<a name="595"><q-n>     595  </q-n></a>	DATA1_3:
<a name="596"><q-n>     596  </q-n></a>	<q-w>begin</q-w>
<a name="597"><q-n>     597  </q-n></a>		<q-w>if</q-w>(count_send_data != DATA_CONFIG_REG[13:2])
<a name="598"><q-n>     598  </q-n></a>		<q-w>begin</q-w>
<a name="599"><q-n>     599  </q-n></a>			next_state_tx  = DATA1_3;
<a name="600"><q-n>     600  </q-n></a>		<q-w>end</q-w>
<a name="601"><q-n>     601  </q-n></a>		<q-w>else</q-w>
<a name="602"><q-n>     602  </q-n></a>		<q-w>begin</q-w>
<a name="603"><q-n>     603  </q-n></a>			next_state_tx  =  DATA1_4;
<a name="604"><q-n>     604  </q-n></a>		<q-w>end</q-w>
<a name="605"><q-n>     605  </q-n></a>	<q-w>end</q-w>
<a name="606"><q-n>     606  </q-n></a>	DATA1_4:
<a name="607"><q-n>     607  </q-n></a>	<q-w>begin</q-w>
<a name="608"><q-n>     608  </q-n></a>		<q-w>if</q-w>(count_send_data != DATA_CONFIG_REG[13:2])
<a name="609"><q-n>     609  </q-n></a>		<q-w>begin</q-w>
<a name="610"><q-n>     610  </q-n></a>			next_state_tx  = DATA1_4;
<a name="611"><q-n>     611  </q-n></a>		<q-w>end</q-w>
<a name="612"><q-n>     612  </q-n></a>		<q-w>else</q-w>
<a name="613"><q-n>     613  </q-n></a>		<q-w>begin</q-w>
<a name="614"><q-n>     614  </q-n></a>			next_state_tx  = DATA1_5;
<a name="615"><q-n>     615  </q-n></a>		<q-w>end</q-w>
<a name="616"><q-n>     616  </q-n></a>	<q-w>end</q-w>
<a name="617"><q-n>     617  </q-n></a>	DATA1_5:
<a name="618"><q-n>     618  </q-n></a>	<q-w>begin</q-w>
<a name="619"><q-n>     619  </q-n></a>		<q-w>if</q-w>(count_send_data != DATA_CONFIG_REG[13:2])
<a name="620"><q-n>     620  </q-n></a>		<q-w>begin</q-w>
<a name="621"><q-n>     621  </q-n></a>			next_state_tx = DATA1_5;
<a name="622"><q-n>     622  </q-n></a>		<q-w>end</q-w>
<a name="623"><q-n>     623  </q-n></a>		<q-w>else</q-w>
<a name="624"><q-n>     624  </q-n></a>		<q-w>begin</q-w>
<a name="625"><q-n>     625  </q-n></a>			next_state_tx = DATA1_6;
<a name="626"><q-n>     626  </q-n></a>		<q-w>end</q-w>
<a name="627"><q-n>     627  </q-n></a>	<q-w>end</q-w>
<a name="628"><q-n>     628  </q-n></a>	DATA1_6:
<a name="629"><q-n>     629  </q-n></a>	<q-w>begin</q-w>
<a name="630"><q-n>     630  </q-n></a>		<q-w>if</q-w>(count_send_data != DATA_CONFIG_REG[13:2])
<a name="631"><q-n>     631  </q-n></a>		<q-w>begin</q-w>
<a name="632"><q-n>     632  </q-n></a>			next_state_tx  =  DATA1_6;
<a name="633"><q-n>     633  </q-n></a>		<q-w>end</q-w>
<a name="634"><q-n>     634  </q-n></a>		<q-w>else</q-w>
<a name="635"><q-n>     635  </q-n></a>		<q-w>begin</q-w>
<a name="636"><q-n>     636  </q-n></a>			next_state_tx  =  DATA1_7;
<a name="637"><q-n>     637  </q-n></a>		<q-w>end</q-w>
<a name="638"><q-n>     638  </q-n></a>	<q-w>end</q-w>
<a name="639"><q-n>     639  </q-n></a>	DATA1_7:
<a name="640"><q-n>     640  </q-n></a>	<q-w>begin</q-w>
<a name="641"><q-n>     641  </q-n></a>		<q-w>if</q-w>(count_send_data != DATA_CONFIG_REG[13:2])
<a name="642"><q-n>     642  </q-n></a>		<q-w>begin</q-w>
<a name="643"><q-n>     643  </q-n></a>			next_state_tx =  DATA1_7;
<a name="644"><q-n>     644  </q-n></a>		<q-w>end</q-w>
<a name="645"><q-n>     645  </q-n></a>		<q-w>else</q-w>
<a name="646"><q-n>     646  </q-n></a>		<q-w>begin</q-w>
<a name="647"><q-n>     647  </q-n></a>			next_state_tx =  DATA1_8;
<a name="648"><q-n>     648  </q-n></a>		<q-w>end</q-w>
<a name="649"><q-n>     649  </q-n></a>	<q-w>end</q-w>
<a name="650"><q-n>     650  </q-n></a>	DATA1_8:
<a name="651"><q-n>     651  </q-n></a>	<q-w>begin</q-w>
<a name="652"><q-n>     652  </q-n></a>		<q-w>if</q-w>(count_send_data != DATA_CONFIG_REG[13:2])
<a name="653"><q-n>     653  </q-n></a>		<q-w>begin</q-w>
<a name="654"><q-n>     654  </q-n></a>			next_state_tx = DATA1_8;
<a name="655"><q-n>     655  </q-n></a>		<q-w>end</q-w>
<a name="656"><q-n>     656  </q-n></a>		<q-w>else</q-w>
<a name="657"><q-n>     657  </q-n></a>		<q-w>begin</q-w>
<a name="658"><q-n>     658  </q-n></a>			next_state_tx = RESPONSE_DATA1_1;
<a name="659"><q-n>     659  </q-n></a>		<q-w>end</q-w>
<a name="660"><q-n>     660  </q-n></a>	<q-w>end</q-w>
<a name="661"><q-n>     661  </q-n></a>	RESPONSE_DATA1_1:
<a name="662"><q-n>     662  </q-n></a>	<q-w>begin</q-w>
<a name="663"><q-n>     663  </q-n></a>		<q-w>if</q-w>(count_send_data != DATA_CONFIG_REG[13:2])
<a name="664"><q-n>     664  </q-n></a>		<q-w>begin</q-w>
<a name="665"><q-n>     665  </q-n></a>			next_state_tx   =  RESPONSE_DATA1_1;
<a name="666"><q-n>     666  </q-n></a>		<q-w>end</q-w>
<a name="667"><q-n>     667  </q-n></a>		<q-w>else</q-w> <q-w>if</q-w>(RESPONSE == 1'b0)<q-m>//ACK</q-m>
<a name="668"><q-n>     668  </q-n></a>		<q-w>begin</q-w> 
<a name="669"><q-n>     669  </q-n></a>			next_state_tx   =  DELAY_BYTES;
<a name="670"><q-n>     670  </q-n></a>		<q-w>end</q-w>
<a name="671"><q-n>     671  </q-n></a>		<q-w>else</q-w> <q-w>if</q-w>(RESPONSE == 1'b1)<q-m>//NACK</q-m>
<a name="672"><q-n>     672  </q-n></a>		<q-w>begin</q-w>
<a name="673"><q-n>     673  </q-n></a>			next_state_tx   =  NACK;
<a name="674"><q-n>     674  </q-n></a>		<q-w>end</q-w>	
<a name="675"><q-n>     675  </q-n></a>	<q-w>end</q-w>
<a name="676"><q-n>     676  </q-n></a>	DELAY_BYTES:<q-m>//THIS FORM WORKS </q-m>
<a name="677"><q-n>     677  </q-n></a>	<q-w>begin</q-w>
<a name="678"><q-n>     678  </q-n></a>
<a name="679"><q-n>     679  </q-n></a>		
<a name="680"><q-n>     680  </q-n></a>		<q-w>if</q-w>(count_send_data != DATA_CONFIG_REG[13:2])
<a name="681"><q-n>     681  </q-n></a>		<q-w>begin</q-w>
<a name="682"><q-n>     682  </q-n></a>			next_state_tx =  DELAY_BYTES;
<a name="683"><q-n>     683  </q-n></a>		<q-w>end</q-w>
<a name="684"><q-n>     684  </q-n></a>		<q-w>else</q-w>
<a name="685"><q-n>     685  </q-n></a>		<q-w>begin</q-w>
<a name="686"><q-n>     686  </q-n></a>
<a name="687"><q-n>     687  </q-n></a>			<q-w>if</q-w>(count_tx == 2'd0)
<a name="688"><q-n>     688  </q-n></a>			<q-w>begin</q-w>
<a name="689"><q-n>     689  </q-n></a>				next_state_tx = ADDRESS_1;
<a name="690"><q-n>     690  </q-n></a>			<q-w>end</q-w>
<a name="691"><q-n>     691  </q-n></a>			<q-w>else</q-w> <q-w>if</q-w>(count_tx   == 2'd1)
<a name="692"><q-n>     692  </q-n></a>			<q-w>begin</q-w>
<a name="693"><q-n>     693  </q-n></a>				next_state_tx = DATA0_1;
<a name="694"><q-n>     694  </q-n></a>			<q-w>end</q-w>
<a name="695"><q-n>     695  </q-n></a>			<q-w>else</q-w> <q-w>if</q-w>(count_tx   == 2'd2)
<a name="696"><q-n>     696  </q-n></a>			<q-w>begin</q-w>
<a name="697"><q-n>     697  </q-n></a>				next_state_tx = DATA1_1;
<a name="698"><q-n>     698  </q-n></a>			<q-w>end</q-w>
<a name="699"><q-n>     699  </q-n></a>			<q-w>else</q-w> <q-w>if</q-w>(count_tx   == 2'd3)
<a name="700"><q-n>     700  </q-n></a>			<q-w>begin</q-w>
<a name="701"><q-n>     701  </q-n></a>				next_state_tx = STOP;
<a name="702"><q-n>     702  </q-n></a>			<q-w>end</q-w>
<a name="703"><q-n>     703  </q-n></a>			
<a name="704"><q-n>     704  </q-n></a>		<q-w>end</q-w>
<a name="705"><q-n>     705  </q-n></a>
<a name="706"><q-n>     706  </q-n></a>	<q-w>end</q-w>
<a name="707"><q-n>     707  </q-n></a>	NACK:<q-m>//NOT TESTED YET !!!!</q-m>
<a name="708"><q-n>     708  </q-n></a>	<q-w>begin</q-w>
<a name="709"><q-n>     709  </q-n></a>		<q-w>if</q-w>(count_send_data != DATA_CONFIG_REG[13:2]*2'd2)
<a name="710"><q-n>     710  </q-n></a>		<q-w>begin</q-w>
<a name="711"><q-n>     711  </q-n></a>			next_state_tx  = NACK;
<a name="712"><q-n>     712  </q-n></a>		<q-w>end</q-w>
<a name="713"><q-n>     713  </q-n></a>		<q-w>else</q-w>
<a name="714"><q-n>     714  </q-n></a>		<q-w>begin</q-w>
<a name="715"><q-n>     715  </q-n></a>			<q-w>if</q-w>(count_tx == 2'd0)
<a name="716"><q-n>     716  </q-n></a>			<q-w>begin</q-w>
<a name="717"><q-n>     717  </q-n></a>				next_state_tx = CONTROLIN_1;
<a name="718"><q-n>     718  </q-n></a>			<q-w>end</q-w>
<a name="719"><q-n>     719  </q-n></a>			<q-w>else</q-w> <q-w>if</q-w>(count_tx == 2'd1)
<a name="720"><q-n>     720  </q-n></a>			<q-w>begin</q-w>
<a name="721"><q-n>     721  </q-n></a>				next_state_tx = ADDRESS_1;
<a name="722"><q-n>     722  </q-n></a>			<q-w>end</q-w>
<a name="723"><q-n>     723  </q-n></a>			<q-w>else</q-w> <q-w>if</q-w>(count_tx  == 2'd2)
<a name="724"><q-n>     724  </q-n></a>			<q-w>begin</q-w>
<a name="725"><q-n>     725  </q-n></a>				next_state_tx   = DATA0_1;
<a name="726"><q-n>     726  </q-n></a>			<q-w>end</q-w>
<a name="727"><q-n>     727  </q-n></a>			<q-w>else</q-w> <q-w>if</q-w>(count_tx == 2'd3)
<a name="728"><q-n>     728  </q-n></a>			<q-w>begin</q-w>
<a name="729"><q-n>     729  </q-n></a>				next_state_tx = DATA1_1;
<a name="730"><q-n>     730  </q-n></a>			<q-w>end</q-w>
<a name="731"><q-n>     731  </q-n></a>		<q-w>end</q-w>
<a name="732"><q-n>     732  </q-n></a>	<q-w>end</q-w>
<a name="733"><q-n>     733  </q-n></a>	STOP:<q-m>//THIS WORK</q-m>
<a name="734"><q-n>     734  </q-n></a>	<q-w>begin</q-w>
<a name="735"><q-n>     735  </q-n></a>		<q-w>if</q-w>(count_send_data != DATA_CONFIG_REG[13:2])
<a name="736"><q-n>     736  </q-n></a>		<q-w>begin</q-w>
<a name="737"><q-n>     737  </q-n></a>			next_state_tx = STOP;
<a name="738"><q-n>     738  </q-n></a>		<q-w>end</q-w>
<a name="739"><q-n>     739  </q-n></a>		<q-w>else</q-w>
<a name="740"><q-n>     740  </q-n></a>		<q-w>begin</q-w>
<a name="741"><q-n>     741  </q-n></a>			next_state_tx = IDLE;
<a name="742"><q-n>     742  </q-n></a>		<q-w>end</q-w>
<a name="743"><q-n>     743  </q-n></a>	<q-w>end</q-w>
<a name="744"><q-n>     744  </q-n></a>	<q-w>default</q-w>:
<a name="745"><q-n>     745  </q-n></a>	<q-w>begin</q-w>
<a name="746"><q-n>     746  </q-n></a>		next_state_tx =  IDLE;
<a name="747"><q-n>     747  </q-n></a>	<q-w>end</q-w>
<a name="748"><q-n>     748  </q-n></a>	<q-w>endcase</q-w>
<a name="749"><q-n>     749  </q-n></a>
<a name="750"><q-n>     750  </q-n></a>
<a name="751"><q-n>     751  </q-n></a><q-w>end</q-w>
<a name="752"><q-n>     752  </q-n></a>
<a name="753"><q-n>     753  </q-n></a>
<a name="754"><q-n>     754  </q-n></a>
<a name="755"><q-n>     755  </q-n></a><q-m>//SEQUENTIAL   </q-m>
<a name="756"><q-n>     756  </q-n></a><q-w>always</q-w>@(<q-a>posedge</q-w> PCLK)
<a name="757"><q-n>     757  </q-n></a><q-w>begin</q-w>
<a name="758"><q-n>     758  </q-n></a>
<a name="759"><q-n>     759  </q-n></a>	<q-m>//RESET SYNC</q-m>
<a name="760"><q-n>     760  </q-n></a>	<q-w>if</q-w>(!PRESETn)
<a name="761"><q-n>     761  </q-n></a>	<q-w>begin</q-w>
<a name="762"><q-n>     762  </q-n></a>		<q-m>//SIGNALS MUST BE RESETED</q-m>
<a name="763"><q-n>     763  </q-n></a>		count_send_data &lt;= 12'd0;
<a name="764"><q-n>     764  </q-n></a>		state_tx   &lt;= IDLE;	
<a name="765"><q-n>     765  </q-n></a>		SDA_OUT&lt;= 1'b1;
<a name="766"><q-n>     766  </q-n></a>		fifo_tx_rd_en &lt;= 1'b0;
<a name="767"><q-n>     767  </q-n></a>		count_tx   &lt;= 2'd0;
<a name="768"><q-n>     768  </q-n></a>		BR_CLK_O &lt;= 1'b1;
<a name="769"><q-n>     769  </q-n></a>		RESPONSE&lt;= 1'b0;	
<a name="770"><q-n>     770  </q-n></a>	<q-w>end</q-w>
<a name="771"><q-n>     771  </q-n></a>	<q-w>else</q-w>
<a name="772"><q-n>     772  </q-n></a>	<q-w>begin</q-w>
<a name="773"><q-n>     773  </q-n></a>		
<a name="774"><q-n>     774  </q-n></a>		<q-m>// SEQUENTIAL FUN START</q-m>
<a name="775"><q-n>     775  </q-n></a>		state_tx  &lt;= next_state_tx;
<a name="776"><q-n>     776  </q-n></a>
<a name="777"><q-n>     777  </q-n></a>		<q-w>case</q-w>(state_tx)
<a name="778"><q-n>     778  </q-n></a>		IDLE:
<a name="779"><q-n>     779  </q-n></a>		<q-w>begin</q-w>
<a name="780"><q-n>     780  </q-n></a>
<a name="781"><q-n>     781  </q-n></a>			fifo_tx_rd_en &lt;= 1'b0;
<a name="782"><q-n>     782  </q-n></a>			
<a name="783"><q-n>     783  </q-n></a> 
<a name="784"><q-n>     784  </q-n></a>			<q-w>if</q-w>(DATA_CONFIG_REG[0] == 1'b0 &amp;&amp; (fifo_tx_f_full == 1'b1 ||fifo_tx_f_empty == 1'b0) &amp;&amp; DATA_CONFIG_REG[1] == 1'b0)
<a name="785"><q-n>     785  </q-n></a>			<q-w>begin</q-w>
<a name="786"><q-n>     786  </q-n></a>				count_send_data &lt;= 12'd0;
<a name="787"><q-n>     787  </q-n></a>				SDA_OUT&lt;= 1'b1;
<a name="788"><q-n>     788  </q-n></a>				BR_CLK_O &lt;= 1'b1;
<a name="789"><q-n>     789  </q-n></a>			<q-w>end</q-w>
<a name="790"><q-n>     790  </q-n></a>			<q-w>else</q-w> <q-w>if</q-w>(DATA_CONFIG_REG[0] == 1'b1 &amp;&amp; ((fifo_tx_f_empty == 1'b0 &amp;&amp; fifo_tx_f_full == 1'b0 )|| fifo_tx_f_full == 1'b1 ) &amp;&amp; DATA_CONFIG_REG[1] == 1'b0)
<a name="791"><q-n>     791  </q-n></a>			<q-w>begin</q-w>
<a name="792"><q-n>     792  </q-n></a>				count_send_data &lt;= count_send_data + 12'd1;
<a name="793"><q-n>     793  </q-n></a>				SDA_OUT&lt;=1'b0;			
<a name="794"><q-n>     794  </q-n></a>			<q-w>end</q-w>
<a name="795"><q-n>     795  </q-n></a>			<q-w>else</q-w> <q-w>if</q-w>(DATA_CONFIG_REG[0] == 1'b1 &amp;&amp; (fifo_tx_f_full == 1'b1 ||fifo_tx_f_empty == 1'b0) &amp;&amp; DATA_CONFIG_REG[1] == 1'b1)
<a name="796"><q-n>     796  </q-n></a>			<q-w>begin</q-w>
<a name="797"><q-n>     797  </q-n></a>				count_send_data &lt;= 12'd0;
<a name="798"><q-n>     798  </q-n></a>				SDA_OUT&lt;= 1'b1;
<a name="799"><q-n>     799  </q-n></a>				BR_CLK_O &lt;= 1'b1;
<a name="800"><q-n>     800  </q-n></a>			<q-w>end</q-w>			
<a name="801"><q-n>     801  </q-n></a>
<a name="802"><q-n>     802  </q-n></a>		<q-w>end</q-w>
<a name="803"><q-n>     803  </q-n></a>		START:
<a name="804"><q-n>     804  </q-n></a>		<q-w>begin</q-w>
<a name="805"><q-n>     805  </q-n></a>
<a name="806"><q-n>     806  </q-n></a>			<q-w>if</q-w>(count_send_data &lt; DATA_CONFIG_REG[13:2])
<a name="807"><q-n>     807  </q-n></a>			<q-w>begin</q-w>
<a name="808"><q-n>     808  </q-n></a>				count_send_data &lt;= count_send_data + 12'd1;
<a name="809"><q-n>     809  </q-n></a>				BR_CLK_O &lt;= 1'b0;
<a name="810"><q-n>     810  </q-n></a>			<q-w>end</q-w>
<a name="811"><q-n>     811  </q-n></a>			<q-w>else</q-w>
<a name="812"><q-n>     812  </q-n></a>			<q-w>begin</q-w>
<a name="813"><q-n>     813  </q-n></a>				count_send_data &lt;= 12'd0;					
<a name="814"><q-n>     814  </q-n></a>			<q-w>end</q-w>	
<a name="815"><q-n>     815  </q-n></a>
<a name="816"><q-n>     816  </q-n></a>			<q-w>if</q-w>(count_send_data == DATA_CONFIG_REG[13:2]- 12'd1)
<a name="817"><q-n>     817  </q-n></a>			<q-w>begin</q-w>
<a name="818"><q-n>     818  </q-n></a>				SDA_OUT&lt;=fifo_tx_data_out[0:0];
<a name="819"><q-n>     819  </q-n></a>				count_tx   &lt;= 2'd0;
<a name="820"><q-n>     820  </q-n></a>			<q-w>end</q-w>
<a name="821"><q-n>     821  </q-n></a>
<a name="822"><q-n>     822  </q-n></a>		<q-w>end</q-w>
<a name="823"><q-n>     823  </q-n></a>		CONTROLIN_1:
<a name="824"><q-n>     824  </q-n></a>		<q-w>begin</q-w>
<a name="825"><q-n>     825  </q-n></a>
<a name="826"><q-n>     826  </q-n></a>			
<a name="827"><q-n>     827  </q-n></a>
<a name="828"><q-n>     828  </q-n></a>			<q-w>if</q-w>(count_send_data &lt; DATA_CONFIG_REG[13:2])
<a name="829"><q-n>     829  </q-n></a>			<q-w>begin</q-w>
<a name="830"><q-n>     830  </q-n></a>				
<a name="831"><q-n>     831  </q-n></a>				count_send_data &lt;= count_send_data + 12'd1;
<a name="832"><q-n>     832  </q-n></a>				SDA_OUT&lt;=fifo_tx_data_out[0:0];	
<a name="833"><q-n>     833  </q-n></a>
<a name="834"><q-n>     834  </q-n></a>								
<a name="835"><q-n>     835  </q-n></a>				<q-w>if</q-w>(count_send_data &lt; DATA_CONFIG_REG[13:2]/12'd4)
<a name="836"><q-n>     836  </q-n></a>				<q-w>begin</q-w>
<a name="837"><q-n>     837  </q-n></a>					BR_CLK_O &lt;= 1'b0;
<a name="838"><q-n>     838  </q-n></a>				<q-w>end</q-w>
<a name="839"><q-n>     839  </q-n></a>				<q-w>else</q-w> <q-w>if</q-w>(count_send_data &gt;= DATA_CONFIG_REG[13:2]/12'd4 &amp;&amp; count_send_data &lt; (DATA_CONFIG_REG[13:2]-(DATA_CONFIG_REG[13:2]/12'd4))-12'd1)
<a name="840"><q-n>     840  </q-n></a>				<q-w>begin</q-w>
<a name="841"><q-n>     841  </q-n></a>					BR_CLK_O &lt;= 1'b1;
<a name="842"><q-n>     842  </q-n></a>				<q-w>end</q-w>
<a name="843"><q-n>     843  </q-n></a>				<q-w>else</q-w>
<a name="844"><q-n>     844  </q-n></a>				<q-w>begin</q-w>
<a name="845"><q-n>     845  </q-n></a>					BR_CLK_O &lt;= 1'b0;
<a name="846"><q-n>     846  </q-n></a>				<q-w>end</q-w>			
<a name="847"><q-n>     847  </q-n></a>			<q-w>end</q-w>
<a name="848"><q-n>     848  </q-n></a>			<q-w>else</q-w>
<a name="849"><q-n>     849  </q-n></a>			<q-w>begin</q-w>
<a name="850"><q-n>     850  </q-n></a>				count_send_data &lt;= 12'd0;
<a name="851"><q-n>     851  </q-n></a>				SDA_OUT&lt;=fifo_tx_data_out[1:1];
<a name="852"><q-n>     852  </q-n></a>			<q-w>end</q-w>
<a name="853"><q-n>     853  </q-n></a>
<a name="854"><q-n>     854  </q-n></a>				
<a name="855"><q-n>     855  </q-n></a>		<q-w>end</q-w>
<a name="856"><q-n>     856  </q-n></a>		
<a name="857"><q-n>     857  </q-n></a>		CONTROLIN_2:
<a name="858"><q-n>     858  </q-n></a>		<q-w>begin</q-w>
<a name="859"><q-n>     859  </q-n></a>
<a name="860"><q-n>     860  </q-n></a>			
<a name="861"><q-n>     861  </q-n></a>
<a name="862"><q-n>     862  </q-n></a>			<q-w>if</q-w>(count_send_data &lt; DATA_CONFIG_REG[13:2])
<a name="863"><q-n>     863  </q-n></a>			<q-w>begin</q-w>
<a name="864"><q-n>     864  </q-n></a>				count_send_data &lt;= count_send_data + 12'd1;
<a name="865"><q-n>     865  </q-n></a>				SDA_OUT&lt;=fifo_tx_data_out[1:1];
<a name="866"><q-n>     866  </q-n></a>
<a name="867"><q-n>     867  </q-n></a>				<q-w>if</q-w>(count_send_data &lt; DATA_CONFIG_REG[13:2]/12'd4)
<a name="868"><q-n>     868  </q-n></a>				<q-w>begin</q-w>
<a name="869"><q-n>     869  </q-n></a>					BR_CLK_O &lt;= 1'b0;
<a name="870"><q-n>     870  </q-n></a>				<q-w>end</q-w>
<a name="871"><q-n>     871  </q-n></a>				<q-w>else</q-w> <q-w>if</q-w>(count_send_data &gt;= DATA_CONFIG_REG[13:2]/12'd4 &amp;&amp; count_send_data &lt; (DATA_CONFIG_REG[13:2]-(DATA_CONFIG_REG[13:2]/12'd4))-12'd1)
<a name="872"><q-n>     872  </q-n></a>				<q-w>begin</q-w>
<a name="873"><q-n>     873  </q-n></a>					BR_CLK_O &lt;= 1'b1;
<a name="874"><q-n>     874  </q-n></a>				<q-w>end</q-w>
<a name="875"><q-n>     875  </q-n></a>				<q-w>else</q-w>
<a name="876"><q-n>     876  </q-n></a>				<q-w>begin</q-w>
<a name="877"><q-n>     877  </q-n></a>					BR_CLK_O &lt;= 1'b0;
<a name="878"><q-n>     878  </q-n></a>				<q-w>end</q-w>		
<a name="879"><q-n>     879  </q-n></a>			<q-w>end</q-w>
<a name="880"><q-n>     880  </q-n></a>			<q-w>else</q-w>
<a name="881"><q-n>     881  </q-n></a>			<q-w>begin</q-w>
<a name="882"><q-n>     882  </q-n></a>				count_send_data &lt;= 12'd0;
<a name="883"><q-n>     883  </q-n></a>				SDA_OUT&lt;=fifo_tx_data_out[2:2];
<a name="884"><q-n>     884  </q-n></a>			<q-w>end</q-w>
<a name="885"><q-n>     885  </q-n></a>				
<a name="886"><q-n>     886  </q-n></a>		<q-w>end</q-w>
<a name="887"><q-n>     887  </q-n></a>
<a name="888"><q-n>     888  </q-n></a>		CONTROLIN_3:
<a name="889"><q-n>     889  </q-n></a>		<q-w>begin</q-w>
<a name="890"><q-n>     890  </q-n></a>
<a name="891"><q-n>     891  </q-n></a>			
<a name="892"><q-n>     892  </q-n></a>
<a name="893"><q-n>     893  </q-n></a>			<q-w>if</q-w>(count_send_data &lt; DATA_CONFIG_REG[13:2])
<a name="894"><q-n>     894  </q-n></a>			<q-w>begin</q-w>
<a name="895"><q-n>     895  </q-n></a>				count_send_data &lt;= count_send_data + 12'd1;
<a name="896"><q-n>     896  </q-n></a>				SDA_OUT&lt;=fifo_tx_data_out[2:2];
<a name="897"><q-n>     897  </q-n></a>
<a name="898"><q-n>     898  </q-n></a>				<q-w>if</q-w>(count_send_data &lt; DATA_CONFIG_REG[13:2]/12'd4)
<a name="899"><q-n>     899  </q-n></a>				<q-w>begin</q-w>
<a name="900"><q-n>     900  </q-n></a>					BR_CLK_O &lt;= 1'b0;
<a name="901"><q-n>     901  </q-n></a>				<q-w>end</q-w>
<a name="902"><q-n>     902  </q-n></a>				<q-w>else</q-w> <q-w>if</q-w>(count_send_data &gt;= DATA_CONFIG_REG[13:2]/12'd4 &amp;&amp; count_send_data &lt; (DATA_CONFIG_REG[13:2]-(DATA_CONFIG_REG[13:2]/12'd4))-12'd1)
<a name="903"><q-n>     903  </q-n></a>				<q-w>begin</q-w>
<a name="904"><q-n>     904  </q-n></a>					BR_CLK_O &lt;= 1'b1;
<a name="905"><q-n>     905  </q-n></a>				<q-w>end</q-w>
<a name="906"><q-n>     906  </q-n></a>				<q-w>else</q-w>
<a name="907"><q-n>     907  </q-n></a>				<q-w>begin</q-w>
<a name="908"><q-n>     908  </q-n></a>					BR_CLK_O &lt;= 1'b0;
<a name="909"><q-n>     909  </q-n></a>				<q-w>end</q-w>		
<a name="910"><q-n>     910  </q-n></a>			<q-w>end</q-w>
<a name="911"><q-n>     911  </q-n></a>			<q-w>else</q-w>
<a name="912"><q-n>     912  </q-n></a>			<q-w>begin</q-w>
<a name="913"><q-n>     913  </q-n></a>				count_send_data &lt;= 12'd0;
<a name="914"><q-n>     914  </q-n></a>				SDA_OUT&lt;=fifo_tx_data_out[3:3];
<a name="915"><q-n>     915  </q-n></a>			<q-w>end</q-w>	
<a name="916"><q-n>     916  </q-n></a>
<a name="917"><q-n>     917  </q-n></a>
<a name="918"><q-n>     918  </q-n></a>				
<a name="919"><q-n>     919  </q-n></a>		<q-w>end</q-w>
<a name="920"><q-n>     920  </q-n></a>		CONTROLIN_4:
<a name="921"><q-n>     921  </q-n></a>		<q-w>begin</q-w>
<a name="922"><q-n>     922  </q-n></a>
<a name="923"><q-n>     923  </q-n></a>			<q-w>if</q-w>(count_send_data &lt; DATA_CONFIG_REG[13:2])
<a name="924"><q-n>     924  </q-n></a>			<q-w>begin</q-w>
<a name="925"><q-n>     925  </q-n></a>				count_send_data &lt;= count_send_data + 12'd1;
<a name="926"><q-n>     926  </q-n></a>				SDA_OUT&lt;=fifo_tx_data_out[3:3];
<a name="927"><q-n>     927  </q-n></a>
<a name="928"><q-n>     928  </q-n></a>				<q-w>if</q-w>(count_send_data &lt; DATA_CONFIG_REG[13:2]/12'd4)
<a name="929"><q-n>     929  </q-n></a>				<q-w>begin</q-w>
<a name="930"><q-n>     930  </q-n></a>					BR_CLK_O &lt;= 1'b0;
<a name="931"><q-n>     931  </q-n></a>				<q-w>end</q-w>
<a name="932"><q-n>     932  </q-n></a>				<q-w>else</q-w> <q-w>if</q-w>(count_send_data &gt;= DATA_CONFIG_REG[13:2]/12'd4 &amp;&amp; count_send_data &lt; (DATA_CONFIG_REG[13:2]-(DATA_CONFIG_REG[13:2]/12'd4))-12'd1)
<a name="933"><q-n>     933  </q-n></a>				<q-w>begin</q-w>
<a name="934"><q-n>     934  </q-n></a>					BR_CLK_O &lt;= 1'b1;
<a name="935"><q-n>     935  </q-n></a>				<q-w>end</q-w>
<a name="936"><q-n>     936  </q-n></a>				<q-w>else</q-w>
<a name="937"><q-n>     937  </q-n></a>				<q-w>begin</q-w>
<a name="938"><q-n>     938  </q-n></a>					BR_CLK_O &lt;= 1'b0;
<a name="939"><q-n>     939  </q-n></a>				<q-w>end</q-w>				
<a name="940"><q-n>     940  </q-n></a>			<q-w>end</q-w>
<a name="941"><q-n>     941  </q-n></a>			<q-w>else</q-w>
<a name="942"><q-n>     942  </q-n></a>			<q-w>begin</q-w>
<a name="943"><q-n>     943  </q-n></a>				count_send_data &lt;= 12'd0;
<a name="944"><q-n>     944  </q-n></a>				SDA_OUT&lt;=fifo_tx_data_out[4:4];
<a name="945"><q-n>     945  </q-n></a>			<q-w>end</q-w>
<a name="946"><q-n>     946  </q-n></a>				
<a name="947"><q-n>     947  </q-n></a>		<q-w>end</q-w>
<a name="948"><q-n>     948  </q-n></a>
<a name="949"><q-n>     949  </q-n></a>		CONTROLIN_5:
<a name="950"><q-n>     950  </q-n></a>		<q-w>begin</q-w>
<a name="951"><q-n>     951  </q-n></a>
<a name="952"><q-n>     952  </q-n></a>			
<a name="953"><q-n>     953  </q-n></a>
<a name="954"><q-n>     954  </q-n></a>			<q-w>if</q-w>(count_send_data &lt; DATA_CONFIG_REG[13:2])
<a name="955"><q-n>     955  </q-n></a>			<q-w>begin</q-w>
<a name="956"><q-n>     956  </q-n></a>				count_send_data &lt;= count_send_data + 12'd1;
<a name="957"><q-n>     957  </q-n></a>				SDA_OUT&lt;=fifo_tx_data_out[4:4];
<a name="958"><q-n>     958  </q-n></a>
<a name="959"><q-n>     959  </q-n></a>				<q-w>if</q-w>(count_send_data &lt; DATA_CONFIG_REG[13:2]/12'd4)
<a name="960"><q-n>     960  </q-n></a>				<q-w>begin</q-w>
<a name="961"><q-n>     961  </q-n></a>					BR_CLK_O &lt;= 1'b0;
<a name="962"><q-n>     962  </q-n></a>				<q-w>end</q-w>
<a name="963"><q-n>     963  </q-n></a>				<q-w>else</q-w> <q-w>if</q-w>(count_send_data &gt;= DATA_CONFIG_REG[13:2]/12'd4 &amp;&amp; count_send_data &lt; (DATA_CONFIG_REG[13:2]-(DATA_CONFIG_REG[13:2]/12'd4))-12'd1)
<a name="964"><q-n>     964  </q-n></a>				<q-w>begin</q-w>
<a name="965"><q-n>     965  </q-n></a>					BR_CLK_O &lt;= 1'b1;
<a name="966"><q-n>     966  </q-n></a>				<q-w>end</q-w>
<a name="967"><q-n>     967  </q-n></a>				<q-w>else</q-w>
<a name="968"><q-n>     968  </q-n></a>				<q-w>begin</q-w>
<a name="969"><q-n>     969  </q-n></a>					BR_CLK_O &lt;= 1'b0;
<a name="970"><q-n>     970  </q-n></a>				<q-w>end</q-w>			
<a name="971"><q-n>     971  </q-n></a>			<q-w>end</q-w>
<a name="972"><q-n>     972  </q-n></a>			<q-w>else</q-w>
<a name="973"><q-n>     973  </q-n></a>			<q-w>begin</q-w>
<a name="974"><q-n>     974  </q-n></a>				count_send_data &lt;= 12'd0;
<a name="975"><q-n>     975  </q-n></a>				SDA_OUT&lt;=fifo_tx_data_out[5:5];
<a name="976"><q-n>     976  </q-n></a>			<q-w>end</q-w>	
<a name="977"><q-n>     977  </q-n></a>
<a name="978"><q-n>     978  </q-n></a>		<q-w>end</q-w>
<a name="979"><q-n>     979  </q-n></a>		CONTROLIN_6:
<a name="980"><q-n>     980  </q-n></a>		<q-w>begin</q-w>
<a name="981"><q-n>     981  </q-n></a>
<a name="982"><q-n>     982  </q-n></a>			<q-w>if</q-w>(count_send_data &lt; DATA_CONFIG_REG[13:2])
<a name="983"><q-n>     983  </q-n></a>			<q-w>begin</q-w>
<a name="984"><q-n>     984  </q-n></a>				count_send_data &lt;= count_send_data + 12'd1;
<a name="985"><q-n>     985  </q-n></a>				SDA_OUT&lt;=fifo_tx_data_out[5:5];
<a name="986"><q-n>     986  </q-n></a>
<a name="987"><q-n>     987  </q-n></a>				<q-w>if</q-w>(count_send_data &lt; DATA_CONFIG_REG[13:2]/12'd4)
<a name="988"><q-n>     988  </q-n></a>				<q-w>begin</q-w>
<a name="989"><q-n>     989  </q-n></a>					BR_CLK_O &lt;= 1'b0;
<a name="990"><q-n>     990  </q-n></a>				<q-w>end</q-w>
<a name="991"><q-n>     991  </q-n></a>				<q-w>else</q-w> <q-w>if</q-w>(count_send_data &gt;= DATA_CONFIG_REG[13:2]/12'd4 &amp;&amp; count_send_data &lt; (DATA_CONFIG_REG[13:2]-(DATA_CONFIG_REG[13:2]/12'd4))-12'd1)
<a name="992"><q-n>     992  </q-n></a>				<q-w>begin</q-w>
<a name="993"><q-n>     993  </q-n></a>					BR_CLK_O &lt;= 1'b1;
<a name="994"><q-n>     994  </q-n></a>				<q-w>end</q-w>
<a name="995"><q-n>     995  </q-n></a>				<q-w>else</q-w>
<a name="996"><q-n>     996  </q-n></a>				<q-w>begin</q-w>
<a name="997"><q-n>     997  </q-n></a>					BR_CLK_O &lt;= 1'b0;
<a name="998"><q-n>     998  </q-n></a>				<q-w>end</q-w>	
<a name="999"><q-n>     999  </q-n></a>			<q-w>end</q-w>
<a name="1000"><q-n>     1000  </q-n></a>			<q-w>else</q-w>
<a name="1001"><q-n>     1001  </q-n></a>			<q-w>begin</q-w>
<a name="1002"><q-n>     1002  </q-n></a>				count_send_data &lt;= 12'd0;
<a name="1003"><q-n>     1003  </q-n></a>				SDA_OUT&lt;=fifo_tx_data_out[6:6];
<a name="1004"><q-n>     1004  </q-n></a>			<q-w>end</q-w>	
<a name="1005"><q-n>     1005  </q-n></a>
<a name="1006"><q-n>     1006  </q-n></a>				
<a name="1007"><q-n>     1007  </q-n></a>		<q-w>end</q-w>
<a name="1008"><q-n>     1008  </q-n></a>
<a name="1009"><q-n>     1009  </q-n></a>		CONTROLIN_7:
<a name="1010"><q-n>     1010  </q-n></a>		<q-w>begin</q-w>
<a name="1011"><q-n>     1011  </q-n></a>
<a name="1012"><q-n>     1012  </q-n></a>			<q-w>if</q-w>(count_send_data &lt; DATA_CONFIG_REG[13:2])
<a name="1013"><q-n>     1013  </q-n></a>			<q-w>begin</q-w>
<a name="1014"><q-n>     1014  </q-n></a>				count_send_data &lt;= count_send_data + 12'd1;
<a name="1015"><q-n>     1015  </q-n></a>				SDA_OUT&lt;=fifo_tx_data_out[6:6];
<a name="1016"><q-n>     1016  </q-n></a>
<a name="1017"><q-n>     1017  </q-n></a>				<q-w>if</q-w>(count_send_data &lt; DATA_CONFIG_REG[13:2]/12'd4)
<a name="1018"><q-n>     1018  </q-n></a>				<q-w>begin</q-w>
<a name="1019"><q-n>     1019  </q-n></a>					BR_CLK_O &lt;= 1'b0;
<a name="1020"><q-n>     1020  </q-n></a>				<q-w>end</q-w>
<a name="1021"><q-n>     1021  </q-n></a>				<q-w>else</q-w> <q-w>if</q-w>(count_send_data &gt;= DATA_CONFIG_REG[13:2]/12'd4 &amp;&amp; count_send_data &lt; (DATA_CONFIG_REG[13:2]-(DATA_CONFIG_REG[13:2]/12'd4))-12'd1)
<a name="1022"><q-n>     1022  </q-n></a>				<q-w>begin</q-w>
<a name="1023"><q-n>     1023  </q-n></a>					BR_CLK_O &lt;= 1'b1;
<a name="1024"><q-n>     1024  </q-n></a>				<q-w>end</q-w>
<a name="1025"><q-n>     1025  </q-n></a>				<q-w>else</q-w>
<a name="1026"><q-n>     1026  </q-n></a>				<q-w>begin</q-w>
<a name="1027"><q-n>     1027  </q-n></a>					BR_CLK_O &lt;= 1'b0;
<a name="1028"><q-n>     1028  </q-n></a>				<q-w>end</q-w>	
<a name="1029"><q-n>     1029  </q-n></a>			<q-w>end</q-w>
<a name="1030"><q-n>     1030  </q-n></a>			<q-w>else</q-w>
<a name="1031"><q-n>     1031  </q-n></a>			<q-w>begin</q-w>
<a name="1032"><q-n>     1032  </q-n></a>				count_send_data &lt;= 12'd0;
<a name="1033"><q-n>     1033  </q-n></a>				SDA_OUT&lt;=fifo_tx_data_out[7:7];
<a name="1034"><q-n>     1034  </q-n></a>			<q-w>end</q-w>	
<a name="1035"><q-n>     1035  </q-n></a>
<a name="1036"><q-n>     1036  </q-n></a>				
<a name="1037"><q-n>     1037  </q-n></a>		<q-w>end</q-w>
<a name="1038"><q-n>     1038  </q-n></a>		CONTROLIN_8:
<a name="1039"><q-n>     1039  </q-n></a>		<q-w>begin</q-w>
<a name="1040"><q-n>     1040  </q-n></a>
<a name="1041"><q-n>     1041  </q-n></a>			<q-w>if</q-w>(count_send_data &lt; DATA_CONFIG_REG[13:2])
<a name="1042"><q-n>     1042  </q-n></a>			<q-w>begin</q-w>
<a name="1043"><q-n>     1043  </q-n></a>				count_send_data &lt;= count_send_data + 12'd1;
<a name="1044"><q-n>     1044  </q-n></a>				SDA_OUT&lt;=fifo_tx_data_out[7:7];
<a name="1045"><q-n>     1045  </q-n></a>
<a name="1046"><q-n>     1046  </q-n></a>				<q-w>if</q-w>(count_send_data &lt; DATA_CONFIG_REG[13:2]/12'd4)
<a name="1047"><q-n>     1047  </q-n></a>				<q-w>begin</q-w>
<a name="1048"><q-n>     1048  </q-n></a>					BR_CLK_O &lt;= 1'b0;
<a name="1049"><q-n>     1049  </q-n></a>				<q-w>end</q-w>
<a name="1050"><q-n>     1050  </q-n></a>				<q-w>else</q-w> <q-w>if</q-w>(count_send_data &gt;= DATA_CONFIG_REG[13:2]/12'd4 &amp;&amp; count_send_data &lt; (DATA_CONFIG_REG[13:2]-(DATA_CONFIG_REG[13:2]/12'd4))-12'd1)
<a name="1051"><q-n>     1051  </q-n></a>				<q-w>begin</q-w>
<a name="1052"><q-n>     1052  </q-n></a>					BR_CLK_O &lt;= 1'b1;
<a name="1053"><q-n>     1053  </q-n></a>				<q-w>end</q-w>
<a name="1054"><q-n>     1054  </q-n></a>				<q-w>else</q-w>
<a name="1055"><q-n>     1055  </q-n></a>				<q-w>begin</q-w>
<a name="1056"><q-n>     1056  </q-n></a>					BR_CLK_O &lt;= 1'b0;
<a name="1057"><q-n>     1057  </q-n></a>				<q-w>end</q-w>		
<a name="1058"><q-n>     1058  </q-n></a>			<q-w>end</q-w>
<a name="1059"><q-n>     1059  </q-n></a>			<q-w>else</q-w>
<a name="1060"><q-n>     1060  </q-n></a>			<q-w>begin</q-w>
<a name="1061"><q-n>     1061  </q-n></a>				count_send_data &lt;= 12'd0;
<a name="1062"><q-n>     1062  </q-n></a>				SDA_OUT&lt;= 1'b0;
<a name="1063"><q-n>     1063  </q-n></a>			<q-w>end</q-w>
<a name="1064"><q-n>     1064  </q-n></a>
<a name="1065"><q-n>     1065  </q-n></a>				
<a name="1066"><q-n>     1066  </q-n></a>		<q-w>end</q-w>
<a name="1067"><q-n>     1067  </q-n></a>		RESPONSE_CIN:
<a name="1068"><q-n>     1068  </q-n></a>		<q-w>begin</q-w>
<a name="1069"><q-n>     1069  </q-n></a>
<a name="1070"><q-n>     1070  </q-n></a>			<q-w>if</q-w>(count_send_data &lt; DATA_CONFIG_REG[13:2])
<a name="1071"><q-n>     1071  </q-n></a>			<q-w>begin</q-w>
<a name="1072"><q-n>     1072  </q-n></a>				count_send_data &lt;= count_send_data + 12'd1;
<a name="1073"><q-n>     1073  </q-n></a>
<a name="1074"><q-n>     1074  </q-n></a>				<q-m>//LETS TRY USE THIS BUT I DONT THINK IF WORKS  </q-m>
<a name="1075"><q-n>     1075  </q-n></a>				RESPONSE&lt;= SDA;
<a name="1076"><q-n>     1076  </q-n></a>
<a name="1077"><q-n>     1077  </q-n></a>				<q-w>if</q-w>(count_send_data &lt; DATA_CONFIG_REG[13:2]/12'd4)
<a name="1078"><q-n>     1078  </q-n></a>				<q-w>begin</q-w>
<a name="1079"><q-n>     1079  </q-n></a>					BR_CLK_O &lt;= 1'b0;
<a name="1080"><q-n>     1080  </q-n></a>				<q-w>end</q-w>
<a name="1081"><q-n>     1081  </q-n></a>				<q-w>else</q-w> <q-w>if</q-w>(count_send_data &gt;= DATA_CONFIG_REG[13:2]/12'd4 &amp;&amp; count_send_data &lt; (DATA_CONFIG_REG[13:2]-(DATA_CONFIG_REG[13:2]/12'd4))-12'd1)
<a name="1082"><q-n>     1082  </q-n></a>				<q-w>begin</q-w>
<a name="1083"><q-n>     1083  </q-n></a>					BR_CLK_O &lt;= 1'b1;
<a name="1084"><q-n>     1084  </q-n></a>				<q-w>end</q-w>
<a name="1085"><q-n>     1085  </q-n></a>				<q-w>else</q-w>
<a name="1086"><q-n>     1086  </q-n></a>				<q-w>begin</q-w>
<a name="1087"><q-n>     1087  </q-n></a>					BR_CLK_O &lt;= 1'b0;
<a name="1088"><q-n>     1088  </q-n></a>				<q-w>end</q-w>		
<a name="1089"><q-n>     1089  </q-n></a>			<q-w>end</q-w>
<a name="1090"><q-n>     1090  </q-n></a>			<q-w>else</q-w>
<a name="1091"><q-n>     1091  </q-n></a>			<q-w>begin</q-w>
<a name="1092"><q-n>     1092  </q-n></a>				count_send_data &lt;= 12'd0;
<a name="1093"><q-n>     1093  </q-n></a>			<q-w>end</q-w>	
<a name="1094"><q-n>     1094  </q-n></a>
<a name="1095"><q-n>     1095  </q-n></a>
<a name="1096"><q-n>     1096  </q-n></a>		<q-w>end</q-w>
<a name="1097"><q-n>     1097  </q-n></a>		ADDRESS_1:
<a name="1098"><q-n>     1098  </q-n></a>		<q-w>begin</q-w>
<a name="1099"><q-n>     1099  </q-n></a>
<a name="1100"><q-n>     1100  </q-n></a>			<q-w>if</q-w>(count_send_data &lt; DATA_CONFIG_REG[13:2])
<a name="1101"><q-n>     1101  </q-n></a>			<q-w>begin</q-w>
<a name="1102"><q-n>     1102  </q-n></a>				count_send_data &lt;= count_send_data + 12'd1;
<a name="1103"><q-n>     1103  </q-n></a>				SDA_OUT&lt;=fifo_tx_data_out[8:8];
<a name="1104"><q-n>     1104  </q-n></a>
<a name="1105"><q-n>     1105  </q-n></a>				<q-w>if</q-w>(count_send_data &lt; DATA_CONFIG_REG[13:2]/12'd4)
<a name="1106"><q-n>     1106  </q-n></a>				<q-w>begin</q-w>
<a name="1107"><q-n>     1107  </q-n></a>					BR_CLK_O &lt;= 1'b0;
<a name="1108"><q-n>     1108  </q-n></a>				<q-w>end</q-w>
<a name="1109"><q-n>     1109  </q-n></a>				<q-w>else</q-w> <q-w>if</q-w>(count_send_data &gt;= DATA_CONFIG_REG[13:2]/12'd4 &amp;&amp; count_send_data &lt; (DATA_CONFIG_REG[13:2]-(DATA_CONFIG_REG[13:2]/12'd4))-12'd1)
<a name="1110"><q-n>     1110  </q-n></a>				<q-w>begin</q-w>
<a name="1111"><q-n>     1111  </q-n></a>					BR_CLK_O &lt;= 1'b1;
<a name="1112"><q-n>     1112  </q-n></a>				<q-w>end</q-w>
<a name="1113"><q-n>     1113  </q-n></a>				<q-w>else</q-w>
<a name="1114"><q-n>     1114  </q-n></a>				<q-w>begin</q-w>
<a name="1115"><q-n>     1115  </q-n></a>					BR_CLK_O &lt;= 1'b0;
<a name="1116"><q-n>     1116  </q-n></a>				<q-w>end</q-w>		
<a name="1117"><q-n>     1117  </q-n></a>			<q-w>end</q-w>
<a name="1118"><q-n>     1118  </q-n></a>			<q-w>else</q-w>
<a name="1119"><q-n>     1119  </q-n></a>			<q-w>begin</q-w>
<a name="1120"><q-n>     1120  </q-n></a>				count_send_data &lt;= 12'd0;
<a name="1121"><q-n>     1121  </q-n></a>				SDA_OUT&lt;=fifo_tx_data_out[9:9];
<a name="1122"><q-n>     1122  </q-n></a>			<q-w>end</q-w>	
<a name="1123"><q-n>     1123  </q-n></a>				
<a name="1124"><q-n>     1124  </q-n></a>		<q-w>end</q-w>		
<a name="1125"><q-n>     1125  </q-n></a>		ADDRESS_2:
<a name="1126"><q-n>     1126  </q-n></a>		<q-w>begin</q-w>
<a name="1127"><q-n>     1127  </q-n></a>
<a name="1128"><q-n>     1128  </q-n></a>			<q-w>if</q-w>(count_send_data &lt; DATA_CONFIG_REG[13:2])
<a name="1129"><q-n>     1129  </q-n></a>			<q-w>begin</q-w>
<a name="1130"><q-n>     1130  </q-n></a>				count_send_data &lt;= count_send_data + 12'd1;
<a name="1131"><q-n>     1131  </q-n></a>				SDA_OUT&lt;=fifo_tx_data_out[9:9];
<a name="1132"><q-n>     1132  </q-n></a>
<a name="1133"><q-n>     1133  </q-n></a>				<q-w>if</q-w>(count_send_data &lt; DATA_CONFIG_REG[13:2]/12'd4)
<a name="1134"><q-n>     1134  </q-n></a>				<q-w>begin</q-w>
<a name="1135"><q-n>     1135  </q-n></a>					BR_CLK_O &lt;= 1'b0;
<a name="1136"><q-n>     1136  </q-n></a>				<q-w>end</q-w>
<a name="1137"><q-n>     1137  </q-n></a>				<q-w>else</q-w> <q-w>if</q-w>(count_send_data &gt;= DATA_CONFIG_REG[13:2]/12'd4 &amp;&amp; count_send_data &lt; (DATA_CONFIG_REG[13:2]-(DATA_CONFIG_REG[13:2]/12'd4))-12'd1)
<a name="1138"><q-n>     1138  </q-n></a>				<q-w>begin</q-w>
<a name="1139"><q-n>     1139  </q-n></a>					BR_CLK_O &lt;= 1'b1;
<a name="1140"><q-n>     1140  </q-n></a>				<q-w>end</q-w>
<a name="1141"><q-n>     1141  </q-n></a>				<q-w>else</q-w>
<a name="1142"><q-n>     1142  </q-n></a>				<q-w>begin</q-w>
<a name="1143"><q-n>     1143  </q-n></a>					BR_CLK_O &lt;= 1'b0;
<a name="1144"><q-n>     1144  </q-n></a>				<q-w>end</q-w>		
<a name="1145"><q-n>     1145  </q-n></a>			<q-w>end</q-w>
<a name="1146"><q-n>     1146  </q-n></a>			<q-w>else</q-w>
<a name="1147"><q-n>     1147  </q-n></a>			<q-w>begin</q-w>
<a name="1148"><q-n>     1148  </q-n></a>				count_send_data &lt;= 12'd0;
<a name="1149"><q-n>     1149  </q-n></a>				SDA_OUT&lt;=fifo_tx_data_out[10:10];
<a name="1150"><q-n>     1150  </q-n></a>			<q-w>end</q-w>	
<a name="1151"><q-n>     1151  </q-n></a>
<a name="1152"><q-n>     1152  </q-n></a>		<q-w>end</q-w>
<a name="1153"><q-n>     1153  </q-n></a>		ADDRESS_3:
<a name="1154"><q-n>     1154  </q-n></a>		<q-w>begin</q-w>
<a name="1155"><q-n>     1155  </q-n></a>
<a name="1156"><q-n>     1156  </q-n></a>			<q-w>if</q-w>(count_send_data &lt; DATA_CONFIG_REG[13:2])
<a name="1157"><q-n>     1157  </q-n></a>			<q-w>begin</q-w>
<a name="1158"><q-n>     1158  </q-n></a>				count_send_data &lt;= count_send_data + 12'd1;
<a name="1159"><q-n>     1159  </q-n></a>				SDA_OUT&lt;=fifo_tx_data_out[10:10];
<a name="1160"><q-n>     1160  </q-n></a>
<a name="1161"><q-n>     1161  </q-n></a>				<q-w>if</q-w>(count_send_data &lt; DATA_CONFIG_REG[13:2]/12'd4)
<a name="1162"><q-n>     1162  </q-n></a>				<q-w>begin</q-w>
<a name="1163"><q-n>     1163  </q-n></a>					BR_CLK_O &lt;= 1'b0;
<a name="1164"><q-n>     1164  </q-n></a>				<q-w>end</q-w>
<a name="1165"><q-n>     1165  </q-n></a>				<q-w>else</q-w> <q-w>if</q-w>(count_send_data &gt;= DATA_CONFIG_REG[13:2]/12'd4 &amp;&amp; count_send_data &lt; (DATA_CONFIG_REG[13:2]-(DATA_CONFIG_REG[13:2]/12'd4))-12'd1)
<a name="1166"><q-n>     1166  </q-n></a>				<q-w>begin</q-w>
<a name="1167"><q-n>     1167  </q-n></a>					BR_CLK_O &lt;= 1'b1;
<a name="1168"><q-n>     1168  </q-n></a>				<q-w>end</q-w>
<a name="1169"><q-n>     1169  </q-n></a>				<q-w>else</q-w>
<a name="1170"><q-n>     1170  </q-n></a>				<q-w>begin</q-w>
<a name="1171"><q-n>     1171  </q-n></a>					BR_CLK_O &lt;= 1'b0;
<a name="1172"><q-n>     1172  </q-n></a>				<q-w>end</q-w>			
<a name="1173"><q-n>     1173  </q-n></a>			<q-w>end</q-w>
<a name="1174"><q-n>     1174  </q-n></a>			<q-w>else</q-w>
<a name="1175"><q-n>     1175  </q-n></a>			<q-w>begin</q-w>
<a name="1176"><q-n>     1176  </q-n></a>				count_send_data &lt;= 12'd0;
<a name="1177"><q-n>     1177  </q-n></a>				SDA_OUT&lt;=fifo_tx_data_out[11:11];
<a name="1178"><q-n>     1178  </q-n></a>			<q-w>end</q-w>	
<a name="1179"><q-n>     1179  </q-n></a>
<a name="1180"><q-n>     1180  </q-n></a>		<q-w>end</q-w>
<a name="1181"><q-n>     1181  </q-n></a>		ADDRESS_4:
<a name="1182"><q-n>     1182  </q-n></a>		<q-w>begin</q-w>
<a name="1183"><q-n>     1183  </q-n></a>
<a name="1184"><q-n>     1184  </q-n></a>			<q-w>if</q-w>(count_send_data &lt; DATA_CONFIG_REG[13:2])
<a name="1185"><q-n>     1185  </q-n></a>			<q-w>begin</q-w>
<a name="1186"><q-n>     1186  </q-n></a>				count_send_data &lt;= count_send_data + 12'd1;
<a name="1187"><q-n>     1187  </q-n></a>				SDA_OUT&lt;=fifo_tx_data_out[11:11];
<a name="1188"><q-n>     1188  </q-n></a>
<a name="1189"><q-n>     1189  </q-n></a>				<q-w>if</q-w>(count_send_data &lt; DATA_CONFIG_REG[13:2]/12'd4)
<a name="1190"><q-n>     1190  </q-n></a>				<q-w>begin</q-w>
<a name="1191"><q-n>     1191  </q-n></a>					BR_CLK_O &lt;= 1'b0;
<a name="1192"><q-n>     1192  </q-n></a>				<q-w>end</q-w>
<a name="1193"><q-n>     1193  </q-n></a>				<q-w>else</q-w> <q-w>if</q-w>(count_send_data &gt;= DATA_CONFIG_REG[13:2]/12'd4 &amp;&amp; count_send_data &lt; (DATA_CONFIG_REG[13:2]-(DATA_CONFIG_REG[13:2]/12'd4))-12'd1)
<a name="1194"><q-n>     1194  </q-n></a>				<q-w>begin</q-w>
<a name="1195"><q-n>     1195  </q-n></a>					BR_CLK_O &lt;= 1'b1;
<a name="1196"><q-n>     1196  </q-n></a>				<q-w>end</q-w>
<a name="1197"><q-n>     1197  </q-n></a>				<q-w>else</q-w>
<a name="1198"><q-n>     1198  </q-n></a>				<q-w>begin</q-w>
<a name="1199"><q-n>     1199  </q-n></a>					BR_CLK_O &lt;= 1'b0;
<a name="1200"><q-n>     1200  </q-n></a>				<q-w>end</q-w>			
<a name="1201"><q-n>     1201  </q-n></a>			<q-w>end</q-w>
<a name="1202"><q-n>     1202  </q-n></a>			<q-w>else</q-w>
<a name="1203"><q-n>     1203  </q-n></a>			<q-w>begin</q-w>
<a name="1204"><q-n>     1204  </q-n></a>				count_send_data &lt;= 12'd0;
<a name="1205"><q-n>     1205  </q-n></a>				SDA_OUT&lt;=fifo_tx_data_out[12:12];
<a name="1206"><q-n>     1206  </q-n></a>			<q-w>end</q-w>	
<a name="1207"><q-n>     1207  </q-n></a>		<q-w>end</q-w>
<a name="1208"><q-n>     1208  </q-n></a>		ADDRESS_5:
<a name="1209"><q-n>     1209  </q-n></a>		<q-w>begin</q-w>
<a name="1210"><q-n>     1210  </q-n></a>
<a name="1211"><q-n>     1211  </q-n></a>			<q-w>if</q-w>(count_send_data &lt; DATA_CONFIG_REG[13:2])
<a name="1212"><q-n>     1212  </q-n></a>			<q-w>begin</q-w>
<a name="1213"><q-n>     1213  </q-n></a>				count_send_data &lt;= count_send_data + 12'd1;
<a name="1214"><q-n>     1214  </q-n></a>				SDA_OUT&lt;=fifo_tx_data_out[12:12];
<a name="1215"><q-n>     1215  </q-n></a>
<a name="1216"><q-n>     1216  </q-n></a>				<q-w>if</q-w>(count_send_data &lt; DATA_CONFIG_REG[13:2]/12'd4)
<a name="1217"><q-n>     1217  </q-n></a>				<q-w>begin</q-w>
<a name="1218"><q-n>     1218  </q-n></a>					BR_CLK_O &lt;= 1'b0;
<a name="1219"><q-n>     1219  </q-n></a>				<q-w>end</q-w>
<a name="1220"><q-n>     1220  </q-n></a>				<q-w>else</q-w> <q-w>if</q-w>(count_send_data &gt;= DATA_CONFIG_REG[13:2]/12'd4 &amp;&amp; count_send_data &lt; (DATA_CONFIG_REG[13:2]-(DATA_CONFIG_REG[13:2]/12'd4))-12'd1)
<a name="1221"><q-n>     1221  </q-n></a>				<q-w>begin</q-w>
<a name="1222"><q-n>     1222  </q-n></a>					BR_CLK_O &lt;= 1'b1;
<a name="1223"><q-n>     1223  </q-n></a>				<q-w>end</q-w>
<a name="1224"><q-n>     1224  </q-n></a>				<q-w>else</q-w>
<a name="1225"><q-n>     1225  </q-n></a>				<q-w>begin</q-w>
<a name="1226"><q-n>     1226  </q-n></a>					BR_CLK_O &lt;= 1'b0;
<a name="1227"><q-n>     1227  </q-n></a>				<q-w>end</q-w>				
<a name="1228"><q-n>     1228  </q-n></a>			<q-w>end</q-w>
<a name="1229"><q-n>     1229  </q-n></a>			<q-w>else</q-w>
<a name="1230"><q-n>     1230  </q-n></a>			<q-w>begin</q-w>
<a name="1231"><q-n>     1231  </q-n></a>				count_send_data &lt;= 12'd0;
<a name="1232"><q-n>     1232  </q-n></a>				SDA_OUT&lt;=fifo_tx_data_out[13:13];
<a name="1233"><q-n>     1233  </q-n></a>			<q-w>end</q-w>	
<a name="1234"><q-n>     1234  </q-n></a>
<a name="1235"><q-n>     1235  </q-n></a>				
<a name="1236"><q-n>     1236  </q-n></a>		<q-w>end</q-w>
<a name="1237"><q-n>     1237  </q-n></a>		ADDRESS_6:
<a name="1238"><q-n>     1238  </q-n></a>		<q-w>begin</q-w>
<a name="1239"><q-n>     1239  </q-n></a>
<a name="1240"><q-n>     1240  </q-n></a>			<q-w>if</q-w>(count_send_data &lt; DATA_CONFIG_REG[13:2])
<a name="1241"><q-n>     1241  </q-n></a>			<q-w>begin</q-w>
<a name="1242"><q-n>     1242  </q-n></a>				count_send_data &lt;= count_send_data + 12'd1;
<a name="1243"><q-n>     1243  </q-n></a>				SDA_OUT&lt;=fifo_tx_data_out[13:13];
<a name="1244"><q-n>     1244  </q-n></a>
<a name="1245"><q-n>     1245  </q-n></a>				<q-w>if</q-w>(count_send_data &lt; DATA_CONFIG_REG[13:2]/12'd4)
<a name="1246"><q-n>     1246  </q-n></a>				<q-w>begin</q-w>
<a name="1247"><q-n>     1247  </q-n></a>					BR_CLK_O &lt;= 1'b0;
<a name="1248"><q-n>     1248  </q-n></a>				<q-w>end</q-w>
<a name="1249"><q-n>     1249  </q-n></a>				<q-w>else</q-w> <q-w>if</q-w>(count_send_data &gt;= DATA_CONFIG_REG[13:2]/12'd4 &amp;&amp; count_send_data &lt; (DATA_CONFIG_REG[13:2]-(DATA_CONFIG_REG[13:2]/12'd4))-12'd1)
<a name="1250"><q-n>     1250  </q-n></a>				<q-w>begin</q-w>
<a name="1251"><q-n>     1251  </q-n></a>					BR_CLK_O &lt;= 1'b1;
<a name="1252"><q-n>     1252  </q-n></a>				<q-w>end</q-w>
<a name="1253"><q-n>     1253  </q-n></a>				<q-w>else</q-w>
<a name="1254"><q-n>     1254  </q-n></a>				<q-w>begin</q-w>
<a name="1255"><q-n>     1255  </q-n></a>					BR_CLK_O &lt;= 1'b0;
<a name="1256"><q-n>     1256  </q-n></a>				<q-w>end</q-w>		
<a name="1257"><q-n>     1257  </q-n></a>			<q-w>end</q-w>
<a name="1258"><q-n>     1258  </q-n></a>			<q-w>else</q-w>
<a name="1259"><q-n>     1259  </q-n></a>			<q-w>begin</q-w>
<a name="1260"><q-n>     1260  </q-n></a>				count_send_data &lt;= 12'd0;		
<a name="1261"><q-n>     1261  </q-n></a>				SDA_OUT&lt;=fifo_tx_data_out[14:14];
<a name="1262"><q-n>     1262  </q-n></a>			<q-w>end</q-w>	
<a name="1263"><q-n>     1263  </q-n></a>				
<a name="1264"><q-n>     1264  </q-n></a>		<q-w>end</q-w>
<a name="1265"><q-n>     1265  </q-n></a>		ADDRESS_7:
<a name="1266"><q-n>     1266  </q-n></a>		<q-w>begin</q-w>
<a name="1267"><q-n>     1267  </q-n></a>
<a name="1268"><q-n>     1268  </q-n></a>			<q-w>if</q-w>(count_send_data &lt; DATA_CONFIG_REG[13:2])
<a name="1269"><q-n>     1269  </q-n></a>			<q-w>begin</q-w>
<a name="1270"><q-n>     1270  </q-n></a>				count_send_data &lt;= count_send_data + 12'd1;
<a name="1271"><q-n>     1271  </q-n></a>				SDA_OUT&lt;=fifo_tx_data_out[14:14];
<a name="1272"><q-n>     1272  </q-n></a>
<a name="1273"><q-n>     1273  </q-n></a>				<q-w>if</q-w>(count_send_data &lt; DATA_CONFIG_REG[13:2]/12'd4)
<a name="1274"><q-n>     1274  </q-n></a>				<q-w>begin</q-w>
<a name="1275"><q-n>     1275  </q-n></a>					BR_CLK_O &lt;= 1'b0;
<a name="1276"><q-n>     1276  </q-n></a>				<q-w>end</q-w>
<a name="1277"><q-n>     1277  </q-n></a>				<q-w>else</q-w> <q-w>if</q-w>(count_send_data &gt;= DATA_CONFIG_REG[13:2]/12'd4 &amp;&amp; count_send_data &lt; (DATA_CONFIG_REG[13:2]-(DATA_CONFIG_REG[13:2]/12'd4))-12'd1)
<a name="1278"><q-n>     1278  </q-n></a>				<q-w>begin</q-w>
<a name="1279"><q-n>     1279  </q-n></a>					BR_CLK_O &lt;= 1'b1;
<a name="1280"><q-n>     1280  </q-n></a>				<q-w>end</q-w>
<a name="1281"><q-n>     1281  </q-n></a>				<q-w>else</q-w>
<a name="1282"><q-n>     1282  </q-n></a>				<q-w>begin</q-w>
<a name="1283"><q-n>     1283  </q-n></a>					BR_CLK_O &lt;= 1'b0;
<a name="1284"><q-n>     1284  </q-n></a>				<q-w>end</q-w>		
<a name="1285"><q-n>     1285  </q-n></a>			<q-w>end</q-w>
<a name="1286"><q-n>     1286  </q-n></a>			<q-w>else</q-w>
<a name="1287"><q-n>     1287  </q-n></a>			<q-w>begin</q-w>
<a name="1288"><q-n>     1288  </q-n></a>				count_send_data &lt;= 12'd0;
<a name="1289"><q-n>     1289  </q-n></a>				SDA_OUT&lt;=fifo_tx_data_out[15:15];
<a name="1290"><q-n>     1290  </q-n></a>			<q-w>end</q-w>	
<a name="1291"><q-n>     1291  </q-n></a>
<a name="1292"><q-n>     1292  </q-n></a>				
<a name="1293"><q-n>     1293  </q-n></a>		<q-w>end</q-w>
<a name="1294"><q-n>     1294  </q-n></a>		ADDRESS_8:
<a name="1295"><q-n>     1295  </q-n></a>		<q-w>begin</q-w>
<a name="1296"><q-n>     1296  </q-n></a>
<a name="1297"><q-n>     1297  </q-n></a>			<q-w>if</q-w>(count_send_data &lt; DATA_CONFIG_REG[13:2])
<a name="1298"><q-n>     1298  </q-n></a>			<q-w>begin</q-w>
<a name="1299"><q-n>     1299  </q-n></a>				count_send_data &lt;= count_send_data + 12'd1;
<a name="1300"><q-n>     1300  </q-n></a>				SDA_OUT&lt;=fifo_tx_data_out[15:15];
<a name="1301"><q-n>     1301  </q-n></a>
<a name="1302"><q-n>     1302  </q-n></a>				<q-w>if</q-w>(count_send_data &lt; DATA_CONFIG_REG[13:2]/12'd4)
<a name="1303"><q-n>     1303  </q-n></a>				<q-w>begin</q-w>
<a name="1304"><q-n>     1304  </q-n></a>					BR_CLK_O &lt;= 1'b0;
<a name="1305"><q-n>     1305  </q-n></a>				<q-w>end</q-w>
<a name="1306"><q-n>     1306  </q-n></a>				<q-w>else</q-w> <q-w>if</q-w>(count_send_data &gt;= DATA_CONFIG_REG[13:2]/12'd4 &amp;&amp; count_send_data &lt; (DATA_CONFIG_REG[13:2]-(DATA_CONFIG_REG[13:2]/12'd4))-12'd1)
<a name="1307"><q-n>     1307  </q-n></a>				<q-w>begin</q-w>
<a name="1308"><q-n>     1308  </q-n></a>					BR_CLK_O &lt;= 1'b1;
<a name="1309"><q-n>     1309  </q-n></a>				<q-w>end</q-w>
<a name="1310"><q-n>     1310  </q-n></a>				<q-w>else</q-w>
<a name="1311"><q-n>     1311  </q-n></a>				<q-w>begin</q-w>
<a name="1312"><q-n>     1312  </q-n></a>					BR_CLK_O &lt;= 1'b0;
<a name="1313"><q-n>     1313  </q-n></a>				<q-w>end</q-w>		
<a name="1314"><q-n>     1314  </q-n></a>			<q-w>end</q-w>
<a name="1315"><q-n>     1315  </q-n></a>			<q-w>else</q-w>
<a name="1316"><q-n>     1316  </q-n></a>			<q-w>begin</q-w>
<a name="1317"><q-n>     1317  </q-n></a>				count_send_data &lt;= 12'd0;
<a name="1318"><q-n>     1318  </q-n></a>				SDA_OUT&lt;=1'b0;
<a name="1319"><q-n>     1319  </q-n></a>			<q-w>end</q-w>	
<a name="1320"><q-n>     1320  </q-n></a>				
<a name="1321"><q-n>     1321  </q-n></a>		<q-w>end</q-w>
<a name="1322"><q-n>     1322  </q-n></a>		RESPONSE_ADDRESS:
<a name="1323"><q-n>     1323  </q-n></a>		<q-w>begin</q-w>
<a name="1324"><q-n>     1324  </q-n></a>			<q-w>if</q-w>(count_send_data &lt; DATA_CONFIG_REG[13:2])
<a name="1325"><q-n>     1325  </q-n></a>			<q-w>begin</q-w>
<a name="1326"><q-n>     1326  </q-n></a>				count_send_data &lt;= count_send_data + 12'd1;
<a name="1327"><q-n>     1327  </q-n></a>
<a name="1328"><q-n>     1328  </q-n></a>				<q-m>//LETS TRY USE THIS BUT I DONT THINK IF WORKS  </q-m>
<a name="1329"><q-n>     1329  </q-n></a>				RESPONSE&lt;= SDA;
<a name="1330"><q-n>     1330  </q-n></a>
<a name="1331"><q-n>     1331  </q-n></a>				<q-w>if</q-w>(count_send_data &lt; DATA_CONFIG_REG[13:2]/12'd4)
<a name="1332"><q-n>     1332  </q-n></a>				<q-w>begin</q-w>
<a name="1333"><q-n>     1333  </q-n></a>					BR_CLK_O &lt;= 1'b0;
<a name="1334"><q-n>     1334  </q-n></a>				<q-w>end</q-w>
<a name="1335"><q-n>     1335  </q-n></a>				<q-w>else</q-w> <q-w>if</q-w>(count_send_data &gt;= DATA_CONFIG_REG[13:2]/12'd4 &amp;&amp; count_send_data &lt; (DATA_CONFIG_REG[13:2]-(DATA_CONFIG_REG[13:2]/12'd4))-12'd1)
<a name="1336"><q-n>     1336  </q-n></a>				<q-w>begin</q-w>
<a name="1337"><q-n>     1337  </q-n></a>					BR_CLK_O &lt;= 1'b1;
<a name="1338"><q-n>     1338  </q-n></a>				<q-w>end</q-w>
<a name="1339"><q-n>     1339  </q-n></a>				<q-w>else</q-w>
<a name="1340"><q-n>     1340  </q-n></a>				<q-w>begin</q-w>
<a name="1341"><q-n>     1341  </q-n></a>					BR_CLK_O &lt;= 1'b0;
<a name="1342"><q-n>     1342  </q-n></a>				<q-w>end</q-w>		
<a name="1343"><q-n>     1343  </q-n></a>			<q-w>end</q-w>
<a name="1344"><q-n>     1344  </q-n></a>			<q-w>else</q-w>
<a name="1345"><q-n>     1345  </q-n></a>			<q-w>begin</q-w>
<a name="1346"><q-n>     1346  </q-n></a>				count_send_data &lt;= 12'd0;
<a name="1347"><q-n>     1347  </q-n></a>			<q-w>end</q-w>
<a name="1348"><q-n>     1348  </q-n></a>
<a name="1349"><q-n>     1349  </q-n></a>		<q-w>end</q-w>
<a name="1350"><q-n>     1350  </q-n></a>		DATA0_1:
<a name="1351"><q-n>     1351  </q-n></a>		<q-w>begin</q-w>
<a name="1352"><q-n>     1352  </q-n></a>
<a name="1353"><q-n>     1353  </q-n></a>			<q-w>if</q-w>(count_send_data &lt; DATA_CONFIG_REG[13:2])
<a name="1354"><q-n>     1354  </q-n></a>			<q-w>begin</q-w>
<a name="1355"><q-n>     1355  </q-n></a>				count_send_data &lt;= count_send_data + 12'd1;
<a name="1356"><q-n>     1356  </q-n></a>				SDA_OUT&lt;=fifo_tx_data_out[16:16];
<a name="1357"><q-n>     1357  </q-n></a>
<a name="1358"><q-n>     1358  </q-n></a>				<q-w>if</q-w>(count_send_data &lt; DATA_CONFIG_REG[13:2]/12'd4)
<a name="1359"><q-n>     1359  </q-n></a>				<q-w>begin</q-w>
<a name="1360"><q-n>     1360  </q-n></a>					BR_CLK_O &lt;= 1'b0;
<a name="1361"><q-n>     1361  </q-n></a>				<q-w>end</q-w>
<a name="1362"><q-n>     1362  </q-n></a>				<q-w>else</q-w> <q-w>if</q-w>(count_send_data &gt;= DATA_CONFIG_REG[13:2]/12'd4 &amp;&amp; count_send_data &lt; (DATA_CONFIG_REG[13:2]-(DATA_CONFIG_REG[13:2]/12'd4))-12'd1)
<a name="1363"><q-n>     1363  </q-n></a>				<q-w>begin</q-w>
<a name="1364"><q-n>     1364  </q-n></a>					BR_CLK_O &lt;= 1'b1;
<a name="1365"><q-n>     1365  </q-n></a>				<q-w>end</q-w>
<a name="1366"><q-n>     1366  </q-n></a>				<q-w>else</q-w>
<a name="1367"><q-n>     1367  </q-n></a>				<q-w>begin</q-w>
<a name="1368"><q-n>     1368  </q-n></a>					BR_CLK_O &lt;= 1'b0;
<a name="1369"><q-n>     1369  </q-n></a>				<q-w>end</q-w>		
<a name="1370"><q-n>     1370  </q-n></a>			<q-w>end</q-w>
<a name="1371"><q-n>     1371  </q-n></a>			<q-w>else</q-w>
<a name="1372"><q-n>     1372  </q-n></a>			<q-w>begin</q-w>
<a name="1373"><q-n>     1373  </q-n></a>				count_send_data &lt;= 12'd0;				
<a name="1374"><q-n>     1374  </q-n></a>				SDA_OUT&lt;=fifo_tx_data_out[17:17];
<a name="1375"><q-n>     1375  </q-n></a>			<q-w>end</q-w>	
<a name="1376"><q-n>     1376  </q-n></a>
<a name="1377"><q-n>     1377  </q-n></a>				
<a name="1378"><q-n>     1378  </q-n></a>		<q-w>end</q-w>
<a name="1379"><q-n>     1379  </q-n></a>		DATA0_2:
<a name="1380"><q-n>     1380  </q-n></a>		<q-w>begin</q-w>
<a name="1381"><q-n>     1381  </q-n></a>
<a name="1382"><q-n>     1382  </q-n></a>			<q-w>if</q-w>(count_send_data &lt; DATA_CONFIG_REG[13:2])
<a name="1383"><q-n>     1383  </q-n></a>			<q-w>begin</q-w>
<a name="1384"><q-n>     1384  </q-n></a>				count_send_data &lt;= count_send_data + 12'd1;
<a name="1385"><q-n>     1385  </q-n></a>				SDA_OUT&lt;=fifo_tx_data_out[17:17];
<a name="1386"><q-n>     1386  </q-n></a>
<a name="1387"><q-n>     1387  </q-n></a>				<q-w>if</q-w>(count_send_data &lt; DATA_CONFIG_REG[13:2]/12'd4)
<a name="1388"><q-n>     1388  </q-n></a>				<q-w>begin</q-w>
<a name="1389"><q-n>     1389  </q-n></a>					BR_CLK_O &lt;= 1'b0;
<a name="1390"><q-n>     1390  </q-n></a>				<q-w>end</q-w>
<a name="1391"><q-n>     1391  </q-n></a>				<q-w>else</q-w> <q-w>if</q-w>(count_send_data &gt;= DATA_CONFIG_REG[13:2]/12'd4 &amp;&amp; count_send_data &lt; (DATA_CONFIG_REG[13:2]-(DATA_CONFIG_REG[13:2]/12'd4))-12'd1)
<a name="1392"><q-n>     1392  </q-n></a>				<q-w>begin</q-w>
<a name="1393"><q-n>     1393  </q-n></a>					BR_CLK_O &lt;= 1'b1;
<a name="1394"><q-n>     1394  </q-n></a>				<q-w>end</q-w>
<a name="1395"><q-n>     1395  </q-n></a>				<q-w>else</q-w>
<a name="1396"><q-n>     1396  </q-n></a>				<q-w>begin</q-w>
<a name="1397"><q-n>     1397  </q-n></a>					BR_CLK_O &lt;= 1'b0;
<a name="1398"><q-n>     1398  </q-n></a>				<q-w>end</q-w>		
<a name="1399"><q-n>     1399  </q-n></a>			<q-w>end</q-w>
<a name="1400"><q-n>     1400  </q-n></a>			<q-w>else</q-w>
<a name="1401"><q-n>     1401  </q-n></a>			<q-w>begin</q-w>
<a name="1402"><q-n>     1402  </q-n></a>				count_send_data &lt;= 12'd0;
<a name="1403"><q-n>     1403  </q-n></a>				SDA_OUT&lt;=fifo_tx_data_out[18:18];
<a name="1404"><q-n>     1404  </q-n></a>			<q-w>end</q-w>	
<a name="1405"><q-n>     1405  </q-n></a>
<a name="1406"><q-n>     1406  </q-n></a>				
<a name="1407"><q-n>     1407  </q-n></a>		<q-w>end</q-w>		
<a name="1408"><q-n>     1408  </q-n></a>		DATA0_3:
<a name="1409"><q-n>     1409  </q-n></a>		<q-w>begin</q-w>
<a name="1410"><q-n>     1410  </q-n></a>
<a name="1411"><q-n>     1411  </q-n></a>			<q-w>if</q-w>(count_send_data &lt; DATA_CONFIG_REG[13:2])
<a name="1412"><q-n>     1412  </q-n></a>			<q-w>begin</q-w>
<a name="1413"><q-n>     1413  </q-n></a>				count_send_data &lt;= count_send_data + 12'd1;
<a name="1414"><q-n>     1414  </q-n></a>				SDA_OUT&lt;=fifo_tx_data_out[18:18];
<a name="1415"><q-n>     1415  </q-n></a>
<a name="1416"><q-n>     1416  </q-n></a>				<q-w>if</q-w>(count_send_data &lt; DATA_CONFIG_REG[13:2]/12'd4)
<a name="1417"><q-n>     1417  </q-n></a>				<q-w>begin</q-w>
<a name="1418"><q-n>     1418  </q-n></a>					BR_CLK_O &lt;= 1'b0;
<a name="1419"><q-n>     1419  </q-n></a>				<q-w>end</q-w>
<a name="1420"><q-n>     1420  </q-n></a>				<q-w>else</q-w> <q-w>if</q-w>(count_send_data &gt;= DATA_CONFIG_REG[13:2]/12'd4 &amp;&amp; count_send_data &lt; (DATA_CONFIG_REG[13:2]-(DATA_CONFIG_REG[13:2]/12'd4))-12'd1)
<a name="1421"><q-n>     1421  </q-n></a>				<q-w>begin</q-w>
<a name="1422"><q-n>     1422  </q-n></a>					BR_CLK_O &lt;= 1'b1;
<a name="1423"><q-n>     1423  </q-n></a>				<q-w>end</q-w>
<a name="1424"><q-n>     1424  </q-n></a>				<q-w>else</q-w>
<a name="1425"><q-n>     1425  </q-n></a>				<q-w>begin</q-w>
<a name="1426"><q-n>     1426  </q-n></a>					BR_CLK_O &lt;= 1'b0;
<a name="1427"><q-n>     1427  </q-n></a>				<q-w>end</q-w>		
<a name="1428"><q-n>     1428  </q-n></a>			<q-w>end</q-w>
<a name="1429"><q-n>     1429  </q-n></a>			<q-w>else</q-w>
<a name="1430"><q-n>     1430  </q-n></a>			<q-w>begin</q-w>
<a name="1431"><q-n>     1431  </q-n></a>				count_send_data &lt;= 12'd0;
<a name="1432"><q-n>     1432  </q-n></a>				SDA_OUT&lt;=fifo_tx_data_out[19:19];
<a name="1433"><q-n>     1433  </q-n></a>			<q-w>end</q-w>	
<a name="1434"><q-n>     1434  </q-n></a>				
<a name="1435"><q-n>     1435  </q-n></a>		<q-w>end</q-w>
<a name="1436"><q-n>     1436  </q-n></a>		DATA0_4:
<a name="1437"><q-n>     1437  </q-n></a>		<q-w>begin</q-w>
<a name="1438"><q-n>     1438  </q-n></a>
<a name="1439"><q-n>     1439  </q-n></a>			<q-w>if</q-w>(count_send_data &lt; DATA_CONFIG_REG[13:2])
<a name="1440"><q-n>     1440  </q-n></a>			<q-w>begin</q-w>
<a name="1441"><q-n>     1441  </q-n></a>				count_send_data &lt;= count_send_data + 12'd1;
<a name="1442"><q-n>     1442  </q-n></a>				SDA_OUT&lt;=fifo_tx_data_out[19:19];
<a name="1443"><q-n>     1443  </q-n></a>
<a name="1444"><q-n>     1444  </q-n></a>				<q-w>if</q-w>(count_send_data &lt; DATA_CONFIG_REG[13:2]/12'd4)
<a name="1445"><q-n>     1445  </q-n></a>				<q-w>begin</q-w>
<a name="1446"><q-n>     1446  </q-n></a>					BR_CLK_O &lt;= 1'b0;
<a name="1447"><q-n>     1447  </q-n></a>				<q-w>end</q-w>
<a name="1448"><q-n>     1448  </q-n></a>				<q-w>else</q-w> <q-w>if</q-w>(count_send_data &gt;= DATA_CONFIG_REG[13:2]/12'd4 &amp;&amp; count_send_data &lt; (DATA_CONFIG_REG[13:2]-(DATA_CONFIG_REG[13:2]/12'd4))-12'd1)
<a name="1449"><q-n>     1449  </q-n></a>				<q-w>begin</q-w>
<a name="1450"><q-n>     1450  </q-n></a>					BR_CLK_O &lt;= 1'b1;
<a name="1451"><q-n>     1451  </q-n></a>				<q-w>end</q-w>
<a name="1452"><q-n>     1452  </q-n></a>				<q-w>else</q-w>
<a name="1453"><q-n>     1453  </q-n></a>				<q-w>begin</q-w>
<a name="1454"><q-n>     1454  </q-n></a>					BR_CLK_O &lt;= 1'b0;
<a name="1455"><q-n>     1455  </q-n></a>				<q-w>end</q-w>		
<a name="1456"><q-n>     1456  </q-n></a>			<q-w>end</q-w>
<a name="1457"><q-n>     1457  </q-n></a>			<q-w>else</q-w>
<a name="1458"><q-n>     1458  </q-n></a>			<q-w>begin</q-w>
<a name="1459"><q-n>     1459  </q-n></a>				count_send_data &lt;= 12'd0;
<a name="1460"><q-n>     1460  </q-n></a>				SDA_OUT&lt;=fifo_tx_data_out[20:20];
<a name="1461"><q-n>     1461  </q-n></a>			<q-w>end</q-w>	
<a name="1462"><q-n>     1462  </q-n></a>				
<a name="1463"><q-n>     1463  </q-n></a>		<q-w>end</q-w>
<a name="1464"><q-n>     1464  </q-n></a>		DATA0_5:
<a name="1465"><q-n>     1465  </q-n></a>		<q-w>begin</q-w>
<a name="1466"><q-n>     1466  </q-n></a>
<a name="1467"><q-n>     1467  </q-n></a>			<q-w>if</q-w>(count_send_data &lt; DATA_CONFIG_REG[13:2])
<a name="1468"><q-n>     1468  </q-n></a>			<q-w>begin</q-w>
<a name="1469"><q-n>     1469  </q-n></a>				count_send_data &lt;= count_send_data + 12'd1;
<a name="1470"><q-n>     1470  </q-n></a>				SDA_OUT&lt;=fifo_tx_data_out[20:20];
<a name="1471"><q-n>     1471  </q-n></a>
<a name="1472"><q-n>     1472  </q-n></a>				<q-w>if</q-w>(count_send_data &lt; DATA_CONFIG_REG[13:2]/12'd4)
<a name="1473"><q-n>     1473  </q-n></a>				<q-w>begin</q-w>
<a name="1474"><q-n>     1474  </q-n></a>					BR_CLK_O &lt;= 1'b0;
<a name="1475"><q-n>     1475  </q-n></a>				<q-w>end</q-w>
<a name="1476"><q-n>     1476  </q-n></a>				<q-w>else</q-w> <q-w>if</q-w>(count_send_data &gt;= DATA_CONFIG_REG[13:2]/12'd4 &amp;&amp; count_send_data &lt; (DATA_CONFIG_REG[13:2]-(DATA_CONFIG_REG[13:2]/12'd4))-12'd1)
<a name="1477"><q-n>     1477  </q-n></a>				<q-w>begin</q-w>
<a name="1478"><q-n>     1478  </q-n></a>					BR_CLK_O &lt;= 1'b1;
<a name="1479"><q-n>     1479  </q-n></a>				<q-w>end</q-w>
<a name="1480"><q-n>     1480  </q-n></a>				<q-w>else</q-w>
<a name="1481"><q-n>     1481  </q-n></a>				<q-w>begin</q-w>
<a name="1482"><q-n>     1482  </q-n></a>					BR_CLK_O &lt;= 1'b0;
<a name="1483"><q-n>     1483  </q-n></a>				<q-w>end</q-w>			
<a name="1484"><q-n>     1484  </q-n></a>			<q-w>end</q-w>
<a name="1485"><q-n>     1485  </q-n></a>			<q-w>else</q-w>
<a name="1486"><q-n>     1486  </q-n></a>			<q-w>begin</q-w>
<a name="1487"><q-n>     1487  </q-n></a>				count_send_data &lt;= 12'd0;
<a name="1488"><q-n>     1488  </q-n></a>				SDA_OUT&lt;=fifo_tx_data_out[21:21];
<a name="1489"><q-n>     1489  </q-n></a>			<q-w>end</q-w>
<a name="1490"><q-n>     1490  </q-n></a>
<a name="1491"><q-n>     1491  </q-n></a>		<q-w>end</q-w>
<a name="1492"><q-n>     1492  </q-n></a>		DATA0_6:
<a name="1493"><q-n>     1493  </q-n></a>		<q-w>begin</q-w>
<a name="1494"><q-n>     1494  </q-n></a>
<a name="1495"><q-n>     1495  </q-n></a>			<q-w>if</q-w>(count_send_data &lt; DATA_CONFIG_REG[13:2])
<a name="1496"><q-n>     1496  </q-n></a>			<q-w>begin</q-w>
<a name="1497"><q-n>     1497  </q-n></a>				count_send_data &lt;= count_send_data + 12'd1;
<a name="1498"><q-n>     1498  </q-n></a>				SDA_OUT&lt;=fifo_tx_data_out[21:21];
<a name="1499"><q-n>     1499  </q-n></a>
<a name="1500"><q-n>     1500  </q-n></a>				<q-w>if</q-w>(count_send_data &lt; DATA_CONFIG_REG[13:2]/12'd4)
<a name="1501"><q-n>     1501  </q-n></a>				<q-w>begin</q-w>
<a name="1502"><q-n>     1502  </q-n></a>					BR_CLK_O &lt;= 1'b0;
<a name="1503"><q-n>     1503  </q-n></a>				<q-w>end</q-w>
<a name="1504"><q-n>     1504  </q-n></a>				<q-w>else</q-w> <q-w>if</q-w>(count_send_data &gt;= DATA_CONFIG_REG[13:2]/12'd4 &amp;&amp; count_send_data &lt; (DATA_CONFIG_REG[13:2]-(DATA_CONFIG_REG[13:2]/12'd4))-12'd1)
<a name="1505"><q-n>     1505  </q-n></a>				<q-w>begin</q-w>
<a name="1506"><q-n>     1506  </q-n></a>					BR_CLK_O &lt;= 1'b1;
<a name="1507"><q-n>     1507  </q-n></a>				<q-w>end</q-w>
<a name="1508"><q-n>     1508  </q-n></a>				<q-w>else</q-w>
<a name="1509"><q-n>     1509  </q-n></a>				<q-w>begin</q-w>
<a name="1510"><q-n>     1510  </q-n></a>					BR_CLK_O &lt;= 1'b0;
<a name="1511"><q-n>     1511  </q-n></a>				<q-w>end</q-w>			
<a name="1512"><q-n>     1512  </q-n></a>			<q-w>end</q-w>
<a name="1513"><q-n>     1513  </q-n></a>			<q-w>else</q-w>
<a name="1514"><q-n>     1514  </q-n></a>			<q-w>begin</q-w>
<a name="1515"><q-n>     1515  </q-n></a>				count_send_data &lt;= 12'd0;
<a name="1516"><q-n>     1516  </q-n></a>				SDA_OUT&lt;=fifo_tx_data_out[22:22];
<a name="1517"><q-n>     1517  </q-n></a>			<q-w>end</q-w>
<a name="1518"><q-n>     1518  </q-n></a>				
<a name="1519"><q-n>     1519  </q-n></a>		<q-w>end</q-w>
<a name="1520"><q-n>     1520  </q-n></a>		DATA0_7:
<a name="1521"><q-n>     1521  </q-n></a>		<q-w>begin</q-w>
<a name="1522"><q-n>     1522  </q-n></a>
<a name="1523"><q-n>     1523  </q-n></a>			<q-w>if</q-w>(count_send_data &lt; DATA_CONFIG_REG[13:2])
<a name="1524"><q-n>     1524  </q-n></a>			<q-w>begin</q-w>
<a name="1525"><q-n>     1525  </q-n></a>				count_send_data &lt;= count_send_data + 12'd1;
<a name="1526"><q-n>     1526  </q-n></a>				SDA_OUT&lt;=fifo_tx_data_out[22:22];
<a name="1527"><q-n>     1527  </q-n></a>
<a name="1528"><q-n>     1528  </q-n></a>				<q-w>if</q-w>(count_send_data &lt; DATA_CONFIG_REG[13:2]/12'd4)
<a name="1529"><q-n>     1529  </q-n></a>				<q-w>begin</q-w>
<a name="1530"><q-n>     1530  </q-n></a>					BR_CLK_O &lt;= 1'b0;
<a name="1531"><q-n>     1531  </q-n></a>				<q-w>end</q-w>
<a name="1532"><q-n>     1532  </q-n></a>				<q-w>else</q-w> <q-w>if</q-w>(count_send_data &gt;= DATA_CONFIG_REG[13:2]/12'd4 &amp;&amp; count_send_data &lt; (DATA_CONFIG_REG[13:2]-(DATA_CONFIG_REG[13:2]/12'd4))-12'd1)
<a name="1533"><q-n>     1533  </q-n></a>				<q-w>begin</q-w>
<a name="1534"><q-n>     1534  </q-n></a>					BR_CLK_O &lt;= 1'b1;
<a name="1535"><q-n>     1535  </q-n></a>				<q-w>end</q-w>
<a name="1536"><q-n>     1536  </q-n></a>				<q-w>else</q-w>
<a name="1537"><q-n>     1537  </q-n></a>				<q-w>begin</q-w>
<a name="1538"><q-n>     1538  </q-n></a>					BR_CLK_O &lt;= 1'b0;
<a name="1539"><q-n>     1539  </q-n></a>				<q-w>end</q-w>		
<a name="1540"><q-n>     1540  </q-n></a>			<q-w>end</q-w>
<a name="1541"><q-n>     1541  </q-n></a>			<q-w>else</q-w>
<a name="1542"><q-n>     1542  </q-n></a>			<q-w>begin</q-w>
<a name="1543"><q-n>     1543  </q-n></a>				count_send_data &lt;= 12'd0;
<a name="1544"><q-n>     1544  </q-n></a>				SDA_OUT&lt;=fifo_tx_data_out[23:23];
<a name="1545"><q-n>     1545  </q-n></a>			<q-w>end</q-w>	
<a name="1546"><q-n>     1546  </q-n></a>				
<a name="1547"><q-n>     1547  </q-n></a>		<q-w>end</q-w>
<a name="1548"><q-n>     1548  </q-n></a>		DATA0_8:
<a name="1549"><q-n>     1549  </q-n></a>		<q-w>begin</q-w>
<a name="1550"><q-n>     1550  </q-n></a>
<a name="1551"><q-n>     1551  </q-n></a>			<q-w>if</q-w>(count_send_data &lt; DATA_CONFIG_REG[13:2])
<a name="1552"><q-n>     1552  </q-n></a>			<q-w>begin</q-w>
<a name="1553"><q-n>     1553  </q-n></a>				count_send_data &lt;= count_send_data + 12'd1;
<a name="1554"><q-n>     1554  </q-n></a>				SDA_OUT&lt;=fifo_tx_data_out[23:23];
<a name="1555"><q-n>     1555  </q-n></a>
<a name="1556"><q-n>     1556  </q-n></a>				<q-w>if</q-w>(count_send_data &lt; DATA_CONFIG_REG[13:2]/12'd4)
<a name="1557"><q-n>     1557  </q-n></a>				<q-w>begin</q-w>
<a name="1558"><q-n>     1558  </q-n></a>					BR_CLK_O &lt;= 1'b0;
<a name="1559"><q-n>     1559  </q-n></a>				<q-w>end</q-w>
<a name="1560"><q-n>     1560  </q-n></a>				<q-w>else</q-w> <q-w>if</q-w>(count_send_data &gt;= DATA_CONFIG_REG[13:2]/12'd4 &amp;&amp; count_send_data &lt; (DATA_CONFIG_REG[13:2]-(DATA_CONFIG_REG[13:2]/12'd4))-12'd1)
<a name="1561"><q-n>     1561  </q-n></a>				<q-w>begin</q-w>
<a name="1562"><q-n>     1562  </q-n></a>					BR_CLK_O &lt;= 1'b1;
<a name="1563"><q-n>     1563  </q-n></a>				<q-w>end</q-w>
<a name="1564"><q-n>     1564  </q-n></a>				<q-w>else</q-w>
<a name="1565"><q-n>     1565  </q-n></a>				<q-w>begin</q-w>
<a name="1566"><q-n>     1566  </q-n></a>					BR_CLK_O &lt;= 1'b0;
<a name="1567"><q-n>     1567  </q-n></a>				<q-w>end</q-w>		
<a name="1568"><q-n>     1568  </q-n></a>
<a name="1569"><q-n>     1569  </q-n></a>			<q-w>end</q-w>
<a name="1570"><q-n>     1570  </q-n></a>			<q-w>else</q-w>
<a name="1571"><q-n>     1571  </q-n></a>			<q-w>begin</q-w>
<a name="1572"><q-n>     1572  </q-n></a>				count_send_data &lt;= 12'd0;
<a name="1573"><q-n>     1573  </q-n></a>				SDA_OUT&lt;=1'b0;
<a name="1574"><q-n>     1574  </q-n></a>			<q-w>end</q-w>	
<a name="1575"><q-n>     1575  </q-n></a>				
<a name="1576"><q-n>     1576  </q-n></a>		<q-w>end</q-w>
<a name="1577"><q-n>     1577  </q-n></a>		RESPONSE_DATA0_1:
<a name="1578"><q-n>     1578  </q-n></a>		<q-w>begin</q-w>
<a name="1579"><q-n>     1579  </q-n></a>
<a name="1580"><q-n>     1580  </q-n></a>			<q-w>if</q-w>(count_send_data &lt; DATA_CONFIG_REG[13:2])
<a name="1581"><q-n>     1581  </q-n></a>			<q-w>begin</q-w>
<a name="1582"><q-n>     1582  </q-n></a>				count_send_data &lt;= count_send_data + 12'd1;
<a name="1583"><q-n>     1583  </q-n></a>
<a name="1584"><q-n>     1584  </q-n></a>				<q-m>//LETS TRY USE THIS BUT I DONT THINK IF WORKS  </q-m>
<a name="1585"><q-n>     1585  </q-n></a>				RESPONSE&lt;= SDA;
<a name="1586"><q-n>     1586  </q-n></a>
<a name="1587"><q-n>     1587  </q-n></a>				<q-w>if</q-w>(count_send_data &lt; DATA_CONFIG_REG[13:2]/12'd4)
<a name="1588"><q-n>     1588  </q-n></a>				<q-w>begin</q-w>
<a name="1589"><q-n>     1589  </q-n></a>					BR_CLK_O &lt;= 1'b0;
<a name="1590"><q-n>     1590  </q-n></a>				<q-w>end</q-w>
<a name="1591"><q-n>     1591  </q-n></a>				<q-w>else</q-w> <q-w>if</q-w>(count_send_data &gt;= DATA_CONFIG_REG[13:2]/12'd4 &amp;&amp; count_send_data &lt; (DATA_CONFIG_REG[13:2]-(DATA_CONFIG_REG[13:2]/12'd4))-12'd1)
<a name="1592"><q-n>     1592  </q-n></a>				<q-w>begin</q-w>
<a name="1593"><q-n>     1593  </q-n></a>					BR_CLK_O &lt;= 1'b1;
<a name="1594"><q-n>     1594  </q-n></a>				<q-w>end</q-w>
<a name="1595"><q-n>     1595  </q-n></a>				<q-w>else</q-w>
<a name="1596"><q-n>     1596  </q-n></a>				<q-w>begin</q-w>
<a name="1597"><q-n>     1597  </q-n></a>					BR_CLK_O &lt;= 1'b0;
<a name="1598"><q-n>     1598  </q-n></a>				<q-w>end</q-w>				
<a name="1599"><q-n>     1599  </q-n></a>			<q-w>end</q-w>
<a name="1600"><q-n>     1600  </q-n></a>			<q-w>else</q-w>
<a name="1601"><q-n>     1601  </q-n></a>			<q-w>begin</q-w>
<a name="1602"><q-n>     1602  </q-n></a>				count_send_data &lt;= 12'd0;
<a name="1603"><q-n>     1603  </q-n></a>			<q-w>end</q-w>
<a name="1604"><q-n>     1604  </q-n></a>
<a name="1605"><q-n>     1605  </q-n></a>		<q-w>end</q-w>
<a name="1606"><q-n>     1606  </q-n></a>		DATA1_1:
<a name="1607"><q-n>     1607  </q-n></a>		<q-w>begin</q-w>
<a name="1608"><q-n>     1608  </q-n></a>
<a name="1609"><q-n>     1609  </q-n></a>			<q-w>if</q-w>(count_send_data &lt; DATA_CONFIG_REG[13:2])
<a name="1610"><q-n>     1610  </q-n></a>			<q-w>begin</q-w>
<a name="1611"><q-n>     1611  </q-n></a>				count_send_data &lt;= count_send_data + 12'd1;
<a name="1612"><q-n>     1612  </q-n></a>				SDA_OUT&lt;=fifo_tx_data_out[24:24];
<a name="1613"><q-n>     1613  </q-n></a>
<a name="1614"><q-n>     1614  </q-n></a>				<q-w>if</q-w>(count_send_data &lt; DATA_CONFIG_REG[13:2]/12'd4)
<a name="1615"><q-n>     1615  </q-n></a>				<q-w>begin</q-w>
<a name="1616"><q-n>     1616  </q-n></a>					BR_CLK_O &lt;= 1'b0;
<a name="1617"><q-n>     1617  </q-n></a>				<q-w>end</q-w>
<a name="1618"><q-n>     1618  </q-n></a>				<q-w>else</q-w> <q-w>if</q-w>(count_send_data &gt;= DATA_CONFIG_REG[13:2]/12'd4 &amp;&amp; count_send_data &lt; (DATA_CONFIG_REG[13:2]-(DATA_CONFIG_REG[13:2]/12'd4))-12'd1)
<a name="1619"><q-n>     1619  </q-n></a>				<q-w>begin</q-w>
<a name="1620"><q-n>     1620  </q-n></a>					BR_CLK_O &lt;= 1'b1;
<a name="1621"><q-n>     1621  </q-n></a>				<q-w>end</q-w>
<a name="1622"><q-n>     1622  </q-n></a>				<q-w>else</q-w>
<a name="1623"><q-n>     1623  </q-n></a>				<q-w>begin</q-w>
<a name="1624"><q-n>     1624  </q-n></a>					BR_CLK_O &lt;= 1'b0;
<a name="1625"><q-n>     1625  </q-n></a>				<q-w>end</q-w>				
<a name="1626"><q-n>     1626  </q-n></a>			<q-w>end</q-w>
<a name="1627"><q-n>     1627  </q-n></a>			<q-w>else</q-w>
<a name="1628"><q-n>     1628  </q-n></a>			<q-w>begin</q-w>
<a name="1629"><q-n>     1629  </q-n></a>				count_send_data &lt;= 12'd0;
<a name="1630"><q-n>     1630  </q-n></a>				SDA_OUT&lt;=fifo_tx_data_out[25:25];
<a name="1631"><q-n>     1631  </q-n></a>
<a name="1632"><q-n>     1632  </q-n></a>			<q-w>end</q-w>
<a name="1633"><q-n>     1633  </q-n></a>
<a name="1634"><q-n>     1634  </q-n></a>				
<a name="1635"><q-n>     1635  </q-n></a>		<q-w>end</q-w>
<a name="1636"><q-n>     1636  </q-n></a>		DATA1_2:
<a name="1637"><q-n>     1637  </q-n></a>		<q-w>begin</q-w>
<a name="1638"><q-n>     1638  </q-n></a>
<a name="1639"><q-n>     1639  </q-n></a>			<q-w>if</q-w>(count_send_data &lt; DATA_CONFIG_REG[13:2])
<a name="1640"><q-n>     1640  </q-n></a>			<q-w>begin</q-w>
<a name="1641"><q-n>     1641  </q-n></a>				count_send_data &lt;= count_send_data + 12'd1;
<a name="1642"><q-n>     1642  </q-n></a>				SDA_OUT&lt;=fifo_tx_data_out[25:25];
<a name="1643"><q-n>     1643  </q-n></a>
<a name="1644"><q-n>     1644  </q-n></a>				<q-w>if</q-w>(count_send_data &lt; DATA_CONFIG_REG[13:2]/12'd4)
<a name="1645"><q-n>     1645  </q-n></a>				<q-w>begin</q-w>
<a name="1646"><q-n>     1646  </q-n></a>					BR_CLK_O &lt;= 1'b0;
<a name="1647"><q-n>     1647  </q-n></a>				<q-w>end</q-w>
<a name="1648"><q-n>     1648  </q-n></a>				<q-w>else</q-w> <q-w>if</q-w>(count_send_data &gt;= DATA_CONFIG_REG[13:2]/12'd4 &amp;&amp; count_send_data &lt; (DATA_CONFIG_REG[13:2]-(DATA_CONFIG_REG[13:2]/12'd4))-12'd1)
<a name="1649"><q-n>     1649  </q-n></a>				<q-w>begin</q-w>
<a name="1650"><q-n>     1650  </q-n></a>					BR_CLK_O &lt;= 1'b1;
<a name="1651"><q-n>     1651  </q-n></a>				<q-w>end</q-w>
<a name="1652"><q-n>     1652  </q-n></a>				<q-w>else</q-w>
<a name="1653"><q-n>     1653  </q-n></a>				<q-w>begin</q-w>
<a name="1654"><q-n>     1654  </q-n></a>					BR_CLK_O &lt;= 1'b0;
<a name="1655"><q-n>     1655  </q-n></a>				<q-w>end</q-w>	
<a name="1656"><q-n>     1656  </q-n></a>			<q-w>end</q-w>
<a name="1657"><q-n>     1657  </q-n></a>			<q-w>else</q-w>
<a name="1658"><q-n>     1658  </q-n></a>			<q-w>begin</q-w>
<a name="1659"><q-n>     1659  </q-n></a>				count_send_data &lt;= 12'd0;
<a name="1660"><q-n>     1660  </q-n></a>				SDA_OUT&lt;=fifo_tx_data_out[26:26];
<a name="1661"><q-n>     1661  </q-n></a>			<q-w>end</q-w>	
<a name="1662"><q-n>     1662  </q-n></a>
<a name="1663"><q-n>     1663  </q-n></a>		<q-w>end</q-w>
<a name="1664"><q-n>     1664  </q-n></a>		DATA1_3:
<a name="1665"><q-n>     1665  </q-n></a>		<q-w>begin</q-w>
<a name="1666"><q-n>     1666  </q-n></a>
<a name="1667"><q-n>     1667  </q-n></a>			<q-w>if</q-w>(count_send_data &lt; DATA_CONFIG_REG[13:2])
<a name="1668"><q-n>     1668  </q-n></a>			<q-w>begin</q-w>
<a name="1669"><q-n>     1669  </q-n></a>				count_send_data &lt;= count_send_data + 12'd1;
<a name="1670"><q-n>     1670  </q-n></a>				SDA_OUT&lt;=fifo_tx_data_out[26:26];
<a name="1671"><q-n>     1671  </q-n></a>
<a name="1672"><q-n>     1672  </q-n></a>				<q-w>if</q-w>(count_send_data &lt; DATA_CONFIG_REG[13:2]/12'd4)
<a name="1673"><q-n>     1673  </q-n></a>				<q-w>begin</q-w>
<a name="1674"><q-n>     1674  </q-n></a>					BR_CLK_O &lt;= 1'b0;
<a name="1675"><q-n>     1675  </q-n></a>				<q-w>end</q-w>
<a name="1676"><q-n>     1676  </q-n></a>				<q-w>else</q-w> <q-w>if</q-w>(count_send_data &gt;= DATA_CONFIG_REG[13:2]/12'd4 &amp;&amp; count_send_data &lt; (DATA_CONFIG_REG[13:2]-(DATA_CONFIG_REG[13:2]/12'd4))-12'd1)
<a name="1677"><q-n>     1677  </q-n></a>				<q-w>begin</q-w>
<a name="1678"><q-n>     1678  </q-n></a>					BR_CLK_O &lt;= 1'b1;
<a name="1679"><q-n>     1679  </q-n></a>				<q-w>end</q-w>
<a name="1680"><q-n>     1680  </q-n></a>				<q-w>else</q-w>
<a name="1681"><q-n>     1681  </q-n></a>				<q-w>begin</q-w>
<a name="1682"><q-n>     1682  </q-n></a>					BR_CLK_O &lt;= 1'b0;
<a name="1683"><q-n>     1683  </q-n></a>				<q-w>end</q-w>			
<a name="1684"><q-n>     1684  </q-n></a>
<a name="1685"><q-n>     1685  </q-n></a>			<q-w>end</q-w>
<a name="1686"><q-n>     1686  </q-n></a>			<q-w>else</q-w>
<a name="1687"><q-n>     1687  </q-n></a>			<q-w>begin</q-w>
<a name="1688"><q-n>     1688  </q-n></a>				count_send_data &lt;= 12'd0;
<a name="1689"><q-n>     1689  </q-n></a>				SDA_OUT&lt;=fifo_tx_data_out[27:27];
<a name="1690"><q-n>     1690  </q-n></a>			<q-w>end</q-w>	
<a name="1691"><q-n>     1691  </q-n></a>				
<a name="1692"><q-n>     1692  </q-n></a>		<q-w>end</q-w>
<a name="1693"><q-n>     1693  </q-n></a>		DATA1_4:
<a name="1694"><q-n>     1694  </q-n></a>		<q-w>begin</q-w>
<a name="1695"><q-n>     1695  </q-n></a>
<a name="1696"><q-n>     1696  </q-n></a>			<q-w>if</q-w>(count_send_data &lt; DATA_CONFIG_REG[13:2])
<a name="1697"><q-n>     1697  </q-n></a>			<q-w>begin</q-w>
<a name="1698"><q-n>     1698  </q-n></a>				count_send_data &lt;= count_send_data + 12'd1;
<a name="1699"><q-n>     1699  </q-n></a>				SDA_OUT&lt;=fifo_tx_data_out[27:27];
<a name="1700"><q-n>     1700  </q-n></a>
<a name="1701"><q-n>     1701  </q-n></a>				<q-w>if</q-w>(count_send_data &lt; DATA_CONFIG_REG[13:2]/12'd4)
<a name="1702"><q-n>     1702  </q-n></a>				<q-w>begin</q-w>
<a name="1703"><q-n>     1703  </q-n></a>					BR_CLK_O &lt;= 1'b0;
<a name="1704"><q-n>     1704  </q-n></a>				<q-w>end</q-w>
<a name="1705"><q-n>     1705  </q-n></a>				<q-w>else</q-w> <q-w>if</q-w>(count_send_data &gt;= DATA_CONFIG_REG[13:2]/12'd4 &amp;&amp; count_send_data &lt; (DATA_CONFIG_REG[13:2]-(DATA_CONFIG_REG[13:2]/12'd4))-12'd1)
<a name="1706"><q-n>     1706  </q-n></a>				<q-w>begin</q-w>
<a name="1707"><q-n>     1707  </q-n></a>					BR_CLK_O &lt;= 1'b1;
<a name="1708"><q-n>     1708  </q-n></a>				<q-w>end</q-w>
<a name="1709"><q-n>     1709  </q-n></a>				<q-w>else</q-w>
<a name="1710"><q-n>     1710  </q-n></a>				<q-w>begin</q-w>
<a name="1711"><q-n>     1711  </q-n></a>					BR_CLK_O &lt;= 1'b0;
<a name="1712"><q-n>     1712  </q-n></a>				<q-w>end</q-w>			
<a name="1713"><q-n>     1713  </q-n></a>
<a name="1714"><q-n>     1714  </q-n></a>			<q-w>end</q-w>
<a name="1715"><q-n>     1715  </q-n></a>			<q-w>else</q-w>
<a name="1716"><q-n>     1716  </q-n></a>			<q-w>begin</q-w>
<a name="1717"><q-n>     1717  </q-n></a>				count_send_data &lt;= 12'd0;
<a name="1718"><q-n>     1718  </q-n></a>				SDA_OUT&lt;=fifo_tx_data_out[28:28];
<a name="1719"><q-n>     1719  </q-n></a>			<q-w>end</q-w>	
<a name="1720"><q-n>     1720  </q-n></a>				
<a name="1721"><q-n>     1721  </q-n></a>		<q-w>end</q-w>
<a name="1722"><q-n>     1722  </q-n></a>		DATA1_5:
<a name="1723"><q-n>     1723  </q-n></a>		<q-w>begin</q-w>
<a name="1724"><q-n>     1724  </q-n></a>
<a name="1725"><q-n>     1725  </q-n></a>			<q-w>if</q-w>(count_send_data &lt; DATA_CONFIG_REG[13:2])
<a name="1726"><q-n>     1726  </q-n></a>			<q-w>begin</q-w>
<a name="1727"><q-n>     1727  </q-n></a>				count_send_data &lt;= count_send_data + 12'd1;
<a name="1728"><q-n>     1728  </q-n></a>				SDA_OUT&lt;=fifo_tx_data_out[28:28];
<a name="1729"><q-n>     1729  </q-n></a>
<a name="1730"><q-n>     1730  </q-n></a>				<q-w>if</q-w>(count_send_data &lt; DATA_CONFIG_REG[13:2]/12'd4)
<a name="1731"><q-n>     1731  </q-n></a>				<q-w>begin</q-w>
<a name="1732"><q-n>     1732  </q-n></a>					BR_CLK_O &lt;= 1'b0;
<a name="1733"><q-n>     1733  </q-n></a>				<q-w>end</q-w>
<a name="1734"><q-n>     1734  </q-n></a>				<q-w>else</q-w> <q-w>if</q-w>(count_send_data &gt;= DATA_CONFIG_REG[13:2]/12'd4 &amp;&amp; count_send_data &lt; (DATA_CONFIG_REG[13:2]-(DATA_CONFIG_REG[13:2]/12'd4))-12'd1)
<a name="1735"><q-n>     1735  </q-n></a>				<q-w>begin</q-w>
<a name="1736"><q-n>     1736  </q-n></a>					BR_CLK_O &lt;= 1'b1;
<a name="1737"><q-n>     1737  </q-n></a>				<q-w>end</q-w>
<a name="1738"><q-n>     1738  </q-n></a>				<q-w>else</q-w>
<a name="1739"><q-n>     1739  </q-n></a>				<q-w>begin</q-w>
<a name="1740"><q-n>     1740  </q-n></a>					BR_CLK_O &lt;= 1'b0;
<a name="1741"><q-n>     1741  </q-n></a>				<q-w>end</q-w>		
<a name="1742"><q-n>     1742  </q-n></a>
<a name="1743"><q-n>     1743  </q-n></a>			<q-w>end</q-w>
<a name="1744"><q-n>     1744  </q-n></a>			<q-w>else</q-w>
<a name="1745"><q-n>     1745  </q-n></a>			<q-w>begin</q-w>
<a name="1746"><q-n>     1746  </q-n></a>				count_send_data &lt;= 12'd0;
<a name="1747"><q-n>     1747  </q-n></a>				SDA_OUT&lt;=fifo_tx_data_out[29:29];
<a name="1748"><q-n>     1748  </q-n></a>			<q-w>end</q-w>	
<a name="1749"><q-n>     1749  </q-n></a>				
<a name="1750"><q-n>     1750  </q-n></a>		<q-w>end</q-w>
<a name="1751"><q-n>     1751  </q-n></a>		DATA1_6:
<a name="1752"><q-n>     1752  </q-n></a>		<q-w>begin</q-w>
<a name="1753"><q-n>     1753  </q-n></a>
<a name="1754"><q-n>     1754  </q-n></a>			<q-w>if</q-w>(count_send_data &lt; DATA_CONFIG_REG[13:2])
<a name="1755"><q-n>     1755  </q-n></a>			<q-w>begin</q-w>
<a name="1756"><q-n>     1756  </q-n></a>				count_send_data &lt;= count_send_data + 12'd1;
<a name="1757"><q-n>     1757  </q-n></a>				SDA_OUT&lt;=fifo_tx_data_out[29:29];
<a name="1758"><q-n>     1758  </q-n></a>
<a name="1759"><q-n>     1759  </q-n></a>				<q-w>if</q-w>(count_send_data &lt; DATA_CONFIG_REG[13:2]/12'd4)
<a name="1760"><q-n>     1760  </q-n></a>				<q-w>begin</q-w>
<a name="1761"><q-n>     1761  </q-n></a>					BR_CLK_O &lt;= 1'b0;
<a name="1762"><q-n>     1762  </q-n></a>				<q-w>end</q-w>
<a name="1763"><q-n>     1763  </q-n></a>				<q-w>else</q-w> <q-w>if</q-w>(count_send_data &gt;= DATA_CONFIG_REG[13:2]/12'd4 &amp;&amp; count_send_data &lt; (DATA_CONFIG_REG[13:2]-(DATA_CONFIG_REG[13:2]/12'd4))-12'd1)
<a name="1764"><q-n>     1764  </q-n></a>				<q-w>begin</q-w>
<a name="1765"><q-n>     1765  </q-n></a>					BR_CLK_O &lt;= 1'b1;
<a name="1766"><q-n>     1766  </q-n></a>				<q-w>end</q-w>
<a name="1767"><q-n>     1767  </q-n></a>				<q-w>else</q-w>
<a name="1768"><q-n>     1768  </q-n></a>				<q-w>begin</q-w>
<a name="1769"><q-n>     1769  </q-n></a>					BR_CLK_O &lt;= 1'b0;
<a name="1770"><q-n>     1770  </q-n></a>				<q-w>end</q-w>		
<a name="1771"><q-n>     1771  </q-n></a>
<a name="1772"><q-n>     1772  </q-n></a>			<q-w>end</q-w>
<a name="1773"><q-n>     1773  </q-n></a>			<q-w>else</q-w>
<a name="1774"><q-n>     1774  </q-n></a>			<q-w>begin</q-w>
<a name="1775"><q-n>     1775  </q-n></a>				count_send_data &lt;= 12'd0;
<a name="1776"><q-n>     1776  </q-n></a>				SDA_OUT&lt;=fifo_tx_data_out[30:30];
<a name="1777"><q-n>     1777  </q-n></a>			<q-w>end</q-w>	
<a name="1778"><q-n>     1778  </q-n></a>				
<a name="1779"><q-n>     1779  </q-n></a>		<q-w>end</q-w>
<a name="1780"><q-n>     1780  </q-n></a>		DATA1_7:
<a name="1781"><q-n>     1781  </q-n></a>		<q-w>begin</q-w>
<a name="1782"><q-n>     1782  </q-n></a>
<a name="1783"><q-n>     1783  </q-n></a>			<q-w>if</q-w>(count_send_data &lt; DATA_CONFIG_REG[13:2])
<a name="1784"><q-n>     1784  </q-n></a>			<q-w>begin</q-w>
<a name="1785"><q-n>     1785  </q-n></a>				count_send_data &lt;= count_send_data + 12'd1;
<a name="1786"><q-n>     1786  </q-n></a>				SDA_OUT&lt;=fifo_tx_data_out[30:30];
<a name="1787"><q-n>     1787  </q-n></a>
<a name="1788"><q-n>     1788  </q-n></a>				<q-w>if</q-w>(count_send_data &lt; DATA_CONFIG_REG[13:2]/12'd4)
<a name="1789"><q-n>     1789  </q-n></a>				<q-w>begin</q-w>
<a name="1790"><q-n>     1790  </q-n></a>					BR_CLK_O &lt;= 1'b0;
<a name="1791"><q-n>     1791  </q-n></a>				<q-w>end</q-w>
<a name="1792"><q-n>     1792  </q-n></a>				<q-w>else</q-w> <q-w>if</q-w>(count_send_data &gt;= DATA_CONFIG_REG[13:2]/12'd4 &amp;&amp; count_send_data &lt; (DATA_CONFIG_REG[13:2]-(DATA_CONFIG_REG[13:2]/12'd4))-12'd1)
<a name="1793"><q-n>     1793  </q-n></a>				<q-w>begin</q-w>
<a name="1794"><q-n>     1794  </q-n></a>					BR_CLK_O &lt;= 1'b1;
<a name="1795"><q-n>     1795  </q-n></a>				<q-w>end</q-w>
<a name="1796"><q-n>     1796  </q-n></a>				<q-w>else</q-w>
<a name="1797"><q-n>     1797  </q-n></a>				<q-w>begin</q-w>
<a name="1798"><q-n>     1798  </q-n></a>					BR_CLK_O &lt;= 1'b0;
<a name="1799"><q-n>     1799  </q-n></a>				<q-w>end</q-w>		
<a name="1800"><q-n>     1800  </q-n></a>
<a name="1801"><q-n>     1801  </q-n></a>			<q-w>end</q-w>
<a name="1802"><q-n>     1802  </q-n></a>			<q-w>else</q-w>
<a name="1803"><q-n>     1803  </q-n></a>			<q-w>begin</q-w>
<a name="1804"><q-n>     1804  </q-n></a>				count_send_data &lt;= 12'd0;
<a name="1805"><q-n>     1805  </q-n></a>				SDA_OUT&lt;=fifo_tx_data_out[31:31];
<a name="1806"><q-n>     1806  </q-n></a>			<q-w>end</q-w>	
<a name="1807"><q-n>     1807  </q-n></a>
<a name="1808"><q-n>     1808  </q-n></a>				
<a name="1809"><q-n>     1809  </q-n></a>		<q-w>end</q-w>
<a name="1810"><q-n>     1810  </q-n></a>		DATA1_8:
<a name="1811"><q-n>     1811  </q-n></a>		<q-w>begin</q-w>
<a name="1812"><q-n>     1812  </q-n></a>
<a name="1813"><q-n>     1813  </q-n></a>			<q-w>if</q-w>(count_send_data &lt; DATA_CONFIG_REG[13:2])
<a name="1814"><q-n>     1814  </q-n></a>			<q-w>begin</q-w>
<a name="1815"><q-n>     1815  </q-n></a>				count_send_data &lt;= count_send_data + 12'd1;
<a name="1816"><q-n>     1816  </q-n></a>				SDA_OUT&lt;=fifo_tx_data_out[31:31];
<a name="1817"><q-n>     1817  </q-n></a>
<a name="1818"><q-n>     1818  </q-n></a>				<q-w>if</q-w>(count_send_data &lt; DATA_CONFIG_REG[13:2]/12'd4)
<a name="1819"><q-n>     1819  </q-n></a>				<q-w>begin</q-w>
<a name="1820"><q-n>     1820  </q-n></a>					BR_CLK_O &lt;= 1'b0;
<a name="1821"><q-n>     1821  </q-n></a>				<q-w>end</q-w>
<a name="1822"><q-n>     1822  </q-n></a>				<q-w>else</q-w> <q-w>if</q-w>(count_send_data &gt;= DATA_CONFIG_REG[13:2]/12'd4 &amp;&amp; count_send_data &lt; (DATA_CONFIG_REG[13:2]-(DATA_CONFIG_REG[13:2]/12'd4))-12'd1)
<a name="1823"><q-n>     1823  </q-n></a>				<q-w>begin</q-w>
<a name="1824"><q-n>     1824  </q-n></a>					BR_CLK_O &lt;= 1'b1;
<a name="1825"><q-n>     1825  </q-n></a>				<q-w>end</q-w>
<a name="1826"><q-n>     1826  </q-n></a>				<q-w>else</q-w>
<a name="1827"><q-n>     1827  </q-n></a>				<q-w>begin</q-w>
<a name="1828"><q-n>     1828  </q-n></a>					BR_CLK_O &lt;= 1'b0;
<a name="1829"><q-n>     1829  </q-n></a>				<q-w>end</q-w>		
<a name="1830"><q-n>     1830  </q-n></a>
<a name="1831"><q-n>     1831  </q-n></a>			<q-w>end</q-w>
<a name="1832"><q-n>     1832  </q-n></a>			<q-w>else</q-w>
<a name="1833"><q-n>     1833  </q-n></a>			<q-w>begin</q-w>
<a name="1834"><q-n>     1834  </q-n></a>				count_send_data &lt;= 12'd0;
<a name="1835"><q-n>     1835  </q-n></a>				SDA_OUT&lt;=1'b0;
<a name="1836"><q-n>     1836  </q-n></a>			<q-w>end</q-w>	
<a name="1837"><q-n>     1837  </q-n></a>				
<a name="1838"><q-n>     1838  </q-n></a>		<q-w>end</q-w>
<a name="1839"><q-n>     1839  </q-n></a>		RESPONSE_DATA1_1:
<a name="1840"><q-n>     1840  </q-n></a>		<q-w>begin</q-w>
<a name="1841"><q-n>     1841  </q-n></a>			<q-m>//fifo_  _rd_en &lt;= 1'b1;</q-m>
<a name="1842"><q-n>     1842  </q-n></a>
<a name="1843"><q-n>     1843  </q-n></a>			<q-w>if</q-w>(count_send_data &lt; DATA_CONFIG_REG[13:2])
<a name="1844"><q-n>     1844  </q-n></a>			<q-w>begin</q-w>
<a name="1845"><q-n>     1845  </q-n></a>				count_send_data &lt;= count_send_data + 12'd1;
<a name="1846"><q-n>     1846  </q-n></a>
<a name="1847"><q-n>     1847  </q-n></a>				<q-m>//LETS TRY USE THIS BUT I DONT THINK IF WORKS  </q-m>
<a name="1848"><q-n>     1848  </q-n></a>				RESPONSE&lt;= SDA;
<a name="1849"><q-n>     1849  </q-n></a>
<a name="1850"><q-n>     1850  </q-n></a>				<q-w>if</q-w>(count_send_data &lt; DATA_CONFIG_REG[13:2]/12'd4)
<a name="1851"><q-n>     1851  </q-n></a>				<q-w>begin</q-w>
<a name="1852"><q-n>     1852  </q-n></a>					BR_CLK_O &lt;= 1'b0;
<a name="1853"><q-n>     1853  </q-n></a>				<q-w>end</q-w>
<a name="1854"><q-n>     1854  </q-n></a>				<q-w>else</q-w> <q-w>if</q-w>(count_send_data &gt;= DATA_CONFIG_REG[13:2]/12'd4 &amp;&amp; count_send_data &lt; (DATA_CONFIG_REG[13:2]-(DATA_CONFIG_REG[13:2]/12'd4))-12'd1)
<a name="1855"><q-n>     1855  </q-n></a>				<q-w>begin</q-w>
<a name="1856"><q-n>     1856  </q-n></a>					BR_CLK_O &lt;= 1'b1;
<a name="1857"><q-n>     1857  </q-n></a>				<q-w>end</q-w>
<a name="1858"><q-n>     1858  </q-n></a>				<q-w>else</q-w>
<a name="1859"><q-n>     1859  </q-n></a>				<q-w>begin</q-w>
<a name="1860"><q-n>     1860  </q-n></a>					BR_CLK_O &lt;= 1'b0;
<a name="1861"><q-n>     1861  </q-n></a>				<q-w>end</q-w>		
<a name="1862"><q-n>     1862  </q-n></a>			<q-w>end</q-w>
<a name="1863"><q-n>     1863  </q-n></a>			<q-w>else</q-w>
<a name="1864"><q-n>     1864  </q-n></a>			<q-w>begin</q-w>
<a name="1865"><q-n>     1865  </q-n></a>				count_send_data &lt;= 12'd0;
<a name="1866"><q-n>     1866  </q-n></a>				fifo_tx_rd_en &lt;= 1'b1;
<a name="1867"><q-n>     1867  </q-n></a>			<q-w>end</q-w>	
<a name="1868"><q-n>     1868  </q-n></a>
<a name="1869"><q-n>     1869  </q-n></a>		<q-w>end</q-w>
<a name="1870"><q-n>     1870  </q-n></a>		DELAY_BYTES:
<a name="1871"><q-n>     1871  </q-n></a>		<q-w>begin</q-w>
<a name="1872"><q-n>     1872  </q-n></a>			
<a name="1873"><q-n>     1873  </q-n></a>			fifo_tx_rd_en &lt;= 1'b0;
<a name="1874"><q-n>     1874  </q-n></a>		
<a name="1875"><q-n>     1875  </q-n></a>			<q-w>if</q-w>(count_send_data &lt; DATA_CONFIG_REG[13:2])
<a name="1876"><q-n>     1876  </q-n></a>			<q-w>begin</q-w>
<a name="1877"><q-n>     1877  </q-n></a>				
<a name="1878"><q-n>     1878  </q-n></a>				count_send_data &lt;= count_send_data + 12'd1;	
<a name="1879"><q-n>     1879  </q-n></a>				BR_CLK_O &lt;= 1'b0;
<a name="1880"><q-n>     1880  </q-n></a>				SDA_OUT&lt;=1'b0;		
<a name="1881"><q-n>     1881  </q-n></a>			<q-w>end</q-w>
<a name="1882"><q-n>     1882  </q-n></a>			<q-w>else</q-w>
<a name="1883"><q-n>     1883  </q-n></a>			<q-w>begin</q-w>
<a name="1884"><q-n>     1884  </q-n></a>
<a name="1885"><q-n>     1885  </q-n></a>
<a name="1886"><q-n>     1886  </q-n></a>				<q-w>if</q-w>(count_tx == 2'd0)
<a name="1887"><q-n>     1887  </q-n></a>				<q-w>begin</q-w>
<a name="1888"><q-n>     1888  </q-n></a>					count_tx &lt;= count_tx + 2'd1;
<a name="1889"><q-n>     1889  </q-n></a>					SDA_OUT&lt;=fifo_tx_data_out[8:8];
<a name="1890"><q-n>     1890  </q-n></a>				<q-w>end</q-w>
<a name="1891"><q-n>     1891  </q-n></a>				<q-w>else</q-w> <q-w>if</q-w>(count_tx   == 2'd1)
<a name="1892"><q-n>     1892  </q-n></a>				<q-w>begin</q-w>
<a name="1893"><q-n>     1893  </q-n></a>					count_tx &lt;= count_tx + 2'd1;
<a name="1894"><q-n>     1894  </q-n></a>					SDA_OUT&lt;=fifo_tx_data_out[16:16];
<a name="1895"><q-n>     1895  </q-n></a>				<q-w>end</q-w>
<a name="1896"><q-n>     1896  </q-n></a>				<q-w>else</q-w> <q-w>if</q-w>(count_tx == 2'd2)
<a name="1897"><q-n>     1897  </q-n></a>				<q-w>begin</q-w>
<a name="1898"><q-n>     1898  </q-n></a>					count_tx &lt;= count_tx + 2'd1;
<a name="1899"><q-n>     1899  </q-n></a>					SDA_OUT&lt;=fifo_tx_data_out[24:24];
<a name="1900"><q-n>     1900  </q-n></a>				<q-w>end</q-w>
<a name="1901"><q-n>     1901  </q-n></a>				<q-w>else</q-w> <q-w>if</q-w>(count_tx == 2'd3)
<a name="1902"><q-n>     1902  </q-n></a>				<q-w>begin</q-w>
<a name="1903"><q-n>     1903  </q-n></a>					count_tx &lt;= 2'd0;
<a name="1904"><q-n>     1904  </q-n></a>				<q-w>end</q-w>
<a name="1905"><q-n>     1905  </q-n></a>
<a name="1906"><q-n>     1906  </q-n></a>				count_send_data &lt;= 12'd0;
<a name="1907"><q-n>     1907  </q-n></a>			
<a name="1908"><q-n>     1908  </q-n></a>			<q-w>end</q-w>
<a name="1909"><q-n>     1909  </q-n></a>
<a name="1910"><q-n>     1910  </q-n></a>		<q-w>end</q-w>
<a name="1911"><q-n>     1911  </q-n></a>		<q-m>//THIS BLOCK MUST BE CHECKED WITH CARE</q-m>
<a name="1912"><q-n>     1912  </q-n></a>		NACK:<q-m>// MORE A RESTART </q-m>
<a name="1913"><q-n>     1913  </q-n></a>		<q-w>begin</q-w>
<a name="1914"><q-n>     1914  </q-n></a>			fifo_tx_rd_en &lt;= 1'b0;
<a name="1915"><q-n>     1915  </q-n></a>		
<a name="1916"><q-n>     1916  </q-n></a>			<q-w>if</q-w>(count_send_data &lt; DATA_CONFIG_REG[13:2]*2'd3)
<a name="1917"><q-n>     1917  </q-n></a>			<q-w>begin</q-w>		
<a name="1918"><q-n>     1918  </q-n></a>				count_send_data &lt;= count_send_data + 12'd1;
<a name="1919"><q-n>     1919  </q-n></a>	
<a name="1920"><q-n>     1920  </q-n></a>				<q-w>if</q-w>(count_receive_data &lt; DATA_CONFIG_REG[13:2]/12'd2)
<a name="1921"><q-n>     1921  </q-n></a>				<q-w>begin</q-w>
<a name="1922"><q-n>     1922  </q-n></a>					SDA_OUT&lt;=1'b0;
<a name="1923"><q-n>     1923  </q-n></a>				<q-w>end</q-w>
<a name="1924"><q-n>     1924  </q-n></a>				<q-w>else</q-w> <q-w>if</q-w>(count_send_data &gt; DATA_CONFIG_REG[13:2]/12'd2-12'd1 &amp;&amp; count_send_data &lt; DATA_CONFIG_REG[13:2])
<a name="1925"><q-n>     1925  </q-n></a>				<q-w>begin</q-w>
<a name="1926"><q-n>     1926  </q-n></a>					SDA_OUT&lt;=1'b1;
<a name="1927"><q-n>     1927  </q-n></a>				<q-w>end</q-w>
<a name="1928"><q-n>     1928  </q-n></a>				<q-w>else</q-w> <q-w>if</q-w>(count_send_data  == DATA_CONFIG_REG[13:2]*2'd2)
<a name="1929"><q-n>     1929  </q-n></a>				<q-w>begin</q-w>
<a name="1930"><q-n>     1930  </q-n></a>					SDA_OUT&lt;=1'b0;
<a name="1931"><q-n>     1931  </q-n></a>				<q-w>end</q-w>
<a name="1932"><q-n>     1932  </q-n></a>
<a name="1933"><q-n>     1933  </q-n></a>				<q-w>if</q-w>(count_send_data &lt; DATA_CONFIG_REG[13:2]/12'd2)
<a name="1934"><q-n>     1934  </q-n></a>				<q-w>begin</q-w>
<a name="1935"><q-n>     1935  </q-n></a>					BR_CLK_O &lt;= 1'b1;
<a name="1936"><q-n>     1936  </q-n></a>				<q-w>end</q-w>
<a name="1937"><q-n>     1937  </q-n></a>				<q-w>else</q-w> <q-w>if</q-w>(count_send_data &gt; DATA_CONFIG_REG[13:2]/12'd2-12'd1 &amp;&amp; count_send_data &lt; DATA_CONFIG_REG[13:2])
<a name="1938"><q-n>     1938  </q-n></a>				<q-w>begin</q-w>
<a name="1939"><q-n>     1939  </q-n></a>					BR_CLK_O &lt;= 1'b0;
<a name="1940"><q-n>     1940  </q-n></a>				<q-w>end</q-w>
<a name="1941"><q-n>     1941  </q-n></a>				<q-w>else</q-w> <q-w>if</q-w>(count_send_data &lt; DATA_CONFIG_REG[13:2]*2'd2)
<a name="1942"><q-n>     1942  </q-n></a>				<q-w>begin</q-w>
<a name="1943"><q-n>     1943  </q-n></a>					BR_CLK_O &lt;= 1'b1;
<a name="1944"><q-n>     1944  </q-n></a>				<q-w>end</q-w>
<a name="1945"><q-n>     1945  </q-n></a>		
<a name="1946"><q-n>     1946  </q-n></a>			<q-w>end</q-w>
<a name="1947"><q-n>     1947  </q-n></a>			<q-w>else</q-w>
<a name="1948"><q-n>     1948  </q-n></a>			<q-w>begin</q-w>
<a name="1949"><q-n>     1949  </q-n></a>				count_send_data &lt;= 12'd0;
<a name="1950"><q-n>     1950  </q-n></a>
<a name="1951"><q-n>     1951  </q-n></a>				<q-w>if</q-w>(count_tx == 2'd0)
<a name="1952"><q-n>     1952  </q-n></a>				<q-w>begin</q-w>
<a name="1953"><q-n>     1953  </q-n></a>					count_tx &lt;= 2'd0;
<a name="1954"><q-n>     1954  </q-n></a>					SDA_OUT&lt;=fifo_tx_data_out[0:0];
<a name="1955"><q-n>     1955  </q-n></a>				<q-w>end</q-w>
<a name="1956"><q-n>     1956  </q-n></a>				<q-w>else</q-w> <q-w>if</q-w>(count_tx == 2'd1)
<a name="1957"><q-n>     1957  </q-n></a>				<q-w>begin</q-w>
<a name="1958"><q-n>     1958  </q-n></a>					count_tx &lt;= 2'd1;
<a name="1959"><q-n>     1959  </q-n></a>					SDA_OUT&lt;=fifo_tx_data_out[8:8];
<a name="1960"><q-n>     1960  </q-n></a>				<q-w>end</q-w>
<a name="1961"><q-n>     1961  </q-n></a>				<q-w>else</q-w> <q-w>if</q-w>(count_tx == 2'd2)
<a name="1962"><q-n>     1962  </q-n></a>				<q-w>begin</q-w>
<a name="1963"><q-n>     1963  </q-n></a>					count_tx &lt;= 2'd2;
<a name="1964"><q-n>     1964  </q-n></a>					SDA_OUT&lt;=fifo_tx_data_out[16:16];
<a name="1965"><q-n>     1965  </q-n></a>				<q-w>end</q-w>
<a name="1966"><q-n>     1966  </q-n></a>				<q-w>else</q-w> <q-w>if</q-w>(count_tx == 2'd3)
<a name="1967"><q-n>     1967  </q-n></a>				<q-w>begin</q-w>
<a name="1968"><q-n>     1968  </q-n></a>					count_tx &lt;= 2'd3;
<a name="1969"><q-n>     1969  </q-n></a>					SDA_OUT&lt;=fifo_tx_data_out[24:24];
<a name="1970"><q-n>     1970  </q-n></a>				<q-w>end</q-w>
<a name="1971"><q-n>     1971  </q-n></a>
<a name="1972"><q-n>     1972  </q-n></a>			
<a name="1973"><q-n>     1973  </q-n></a>			<q-w>end</q-w>
<a name="1974"><q-n>     1974  </q-n></a>		<q-w>end</q-w>
<a name="1975"><q-n>     1975  </q-n></a>		STOP:
<a name="1976"><q-n>     1976  </q-n></a>		<q-w>begin</q-w>
<a name="1977"><q-n>     1977  </q-n></a>
<a name="1978"><q-n>     1978  </q-n></a>			BR_CLK_O &lt;= 1'b1;
<a name="1979"><q-n>     1979  </q-n></a>
<a name="1980"><q-n>     1980  </q-n></a>			<q-w>if</q-w>(count_send_data &lt; DATA_CONFIG_REG[13:2])
<a name="1981"><q-n>     1981  </q-n></a>			<q-w>begin</q-w>
<a name="1982"><q-n>     1982  </q-n></a>				count_send_data &lt;= count_send_data + 12'd1;
<a name="1983"><q-n>     1983  </q-n></a>
<a name="1984"><q-n>     1984  </q-n></a>				<q-w>if</q-w>(count_send_data &lt; DATA_CONFIG_REG[13:2]/12'd2-12'd2)
<a name="1985"><q-n>     1985  </q-n></a>				<q-w>begin</q-w>
<a name="1986"><q-n>     1986  </q-n></a>					SDA_OUT&lt;=1'b0;
<a name="1987"><q-n>     1987  </q-n></a>				<q-w>end</q-w>
<a name="1988"><q-n>     1988  </q-n></a>				<q-w>else</q-w> <q-w>if</q-w>(count_send_data &gt; DATA_CONFIG_REG[13:2]/12'd2-12'd1 &amp;&amp; count_send_data &lt; DATA_CONFIG_REG[13:2])
<a name="1989"><q-n>     1989  </q-n></a>				<q-w>begin</q-w>
<a name="1990"><q-n>     1990  </q-n></a>					SDA_OUT&lt;=1'b1;
<a name="1991"><q-n>     1991  </q-n></a>				<q-w>end</q-w>	
<a name="1992"><q-n>     1992  </q-n></a>			<q-w>end</q-w>
<a name="1993"><q-n>     1993  </q-n></a>			<q-w>else</q-w>
<a name="1994"><q-n>     1994  </q-n></a>			<q-w>begin</q-w>
<a name="1995"><q-n>     1995  </q-n></a>				count_send_data &lt;= 12'd0;
<a name="1996"><q-n>     1996  </q-n></a>			<q-w>end</q-w>
<a name="1997"><q-n>     1997  </q-n></a>		<q-w>end</q-w>
<a name="1998"><q-n>     1998  </q-n></a>		<q-w>default</q-w>:
<a name="1999"><q-n>     1999  </q-n></a>		<q-w>begin</q-w>
<a name="2000"><q-n>     2000  </q-n></a>			fifo_tx_rd_en &lt;= 1'b0;
<a name="2001"><q-n>     2001  </q-n></a>			count_send_data &lt;= 12'd4095;
<a name="2002"><q-n>     2002  </q-n></a>		<q-w>end</q-w>
<a name="2003"><q-n>     2003  </q-n></a>		<q-w>endcase</q-w>
<a name="2004"><q-n>     2004  </q-n></a>		
<a name="2005"><q-n>     2005  </q-n></a>	<q-w>end</q-w>
<a name="2006"><q-n>     2006  </q-n></a>
<a name="2007"><q-n>     2007  </q-n></a>
<a name="2008"><q-n>     2008  </q-n></a><q-w>end</q-w> 
<a name="2009"><q-n>     2009  </q-n></a>
<a name="2010"><q-n>     2010  </q-n></a>
<a name="2011"><q-n>     2011  </q-n></a>	<q-m>//STATE CONTROL </q-m>
<a name="2012"><q-n>     2012  </q-n></a>	<q-w>reg</q-w> [5:0] state_rx;
<a name="2013"><q-n>     2013  </q-n></a>	<q-w>reg</q-w> [5:0] next_state_rx;
<a name="2014"><q-n>     2014  </q-n></a>
<a name="2015"><q-n>     2015  </q-n></a><q-w>assign</q-w> ENABLE_SDA = (state_rx ==  RESPONSE_CIN|| 
<a name="2016"><q-n>     2016  </q-n></a>		     state_rx ==  RESPONSE_ADDRESS|| 
<a name="2017"><q-n>     2017  </q-n></a>		     state_rx == RESPONSE_DATA0_1|| 
<a name="2018"><q-n>     2018  </q-n></a>		     state_rx == RESPONSE_DATA1_1)?1'b1:
<a name="2019"><q-n>     2019  </q-n></a>		    (state_tx ==  RESPONSE_CIN|| 
<a name="2020"><q-n>     2020  </q-n></a>		     state_tx ==  RESPONSE_ADDRESS|| 
<a name="2021"><q-n>     2021  </q-n></a>		     state_tx == RESPONSE_DATA0_1|| 
<a name="2022"><q-n>     2022  </q-n></a>		     state_tx == RESPONSE_DATA1_1)?1'b0:1'b1;
<a name="2023"><q-n>     2023  </q-n></a>
<a name="2024"><q-n>     2024  </q-n></a>
<a name="2025"><q-n>     2025  </q-n></a><q-w>assign</q-w> ENABLE_SCL = (state_rx ==  RESPONSE_CIN|| 
<a name="2026"><q-n>     2026  </q-n></a>		     state_rx ==  RESPONSE_ADDRESS|| 
<a name="2027"><q-n>     2027  </q-n></a>		     state_rx == RESPONSE_DATA0_1|| 
<a name="2028"><q-n>     2028  </q-n></a>		     state_rx == RESPONSE_DATA1_1)?1'b1:
<a name="2029"><q-n>     2029  </q-n></a>		    (state_tx ==  RESPONSE_CIN|| 
<a name="2030"><q-n>     2030  </q-n></a>		     state_tx ==  RESPONSE_ADDRESS|| 
<a name="2031"><q-n>     2031  </q-n></a>		     state_tx == RESPONSE_DATA0_1|| 
<a name="2032"><q-n>     2032  </q-n></a>		     state_tx == RESPONSE_DATA1_1)?1'b1:1'b0;
<a name="2033"><q-n>     2033  </q-n></a>
<a name="2034"><q-n>     2034  </q-n></a>
<a name="2035"><q-n>     2035  </q-n></a><q-m>//COMBINATIONAL BLOCK TO RX</q-m>
<a name="2036"><q-n>     2036  </q-n></a><q-w>always</q-w>@(*)
<a name="2037"><q-n>     2037  </q-n></a><q-w>begin</q-w>
<a name="2038"><q-n>     2038  </q-n></a>
<a name="2039"><q-n>     2039  </q-n></a>	<q-m>//THE FUN START HERE :-)</q-m>
<a name="2040"><q-n>     2040  </q-n></a>	<q-m>//COMBINATIONAL UPDATE STATE BE CAREFUL WITH WHAT YOU MAKE HERE</q-m>
<a name="2041"><q-n>     2041  </q-n></a>	next_state_rx = state_rx;
<a name="2042"><q-n>     2042  </q-n></a>
<a name="2043"><q-n>     2043  </q-n></a>	<q-w>case</q-w>(state_rx)<q-m>//state_rx IS MORE SECURE CHANGE ONLY IF YOU KNOW WHAT ARE YOU DOING </q-m>
<a name="2044"><q-n>     2044  </q-n></a>	IDLE:
<a name="2045"><q-n>     2045  </q-n></a>	<q-w>begin</q-w>
<a name="2046"><q-n>     2046  </q-n></a>		<q-m>//OBEYING SPEC</q-m>
<a name="2047"><q-n>     2047  </q-n></a>		<q-w>if</q-w>(DATA_CONFIG_REG[0] == 1'b0 &amp;&amp; DATA_CONFIG_REG[1] == 1'b0)
<a name="2048"><q-n>     2048  </q-n></a>		<q-w>begin</q-w>
<a name="2049"><q-n>     2049  </q-n></a>			next_state_rx =   IDLE;
<a name="2050"><q-n>     2050  </q-n></a>		<q-w>end</q-w>
<a name="2051"><q-n>     2051  </q-n></a>		<q-w>else</q-w> <q-w>if</q-w>(DATA_CONFIG_REG[0] == 1'b1 &amp;&amp; DATA_CONFIG_REG[1] == 1'b1)
<a name="2052"><q-n>     2052  </q-n></a>		<q-w>begin</q-w>
<a name="2053"><q-n>     2053  </q-n></a>			next_state_rx =   IDLE;
<a name="2054"><q-n>     2054  </q-n></a>		<q-w>end</q-w>
<a name="2055"><q-n>     2055  </q-n></a>		<q-w>else</q-w> <q-w>if</q-w>(DATA_CONFIG_REG[0] == 1'b0 &amp;&amp; DATA_CONFIG_REG[1] == 1'b1 &amp;&amp; SDA_OUT_RX == 1'b0 &amp;&amp; BR_CLK_O_RX == 1'b0)
<a name="2056"><q-n>     2056  </q-n></a>		<q-w>begin</q-w>
<a name="2057"><q-n>     2057  </q-n></a>			next_state_rx =   START;
<a name="2058"><q-n>     2058  </q-n></a>		<q-w>end</q-w>
<a name="2059"><q-n>     2059  </q-n></a>
<a name="2060"><q-n>     2060  </q-n></a>
<a name="2061"><q-n>     2061  </q-n></a>	<q-w>end</q-w>
<a name="2062"><q-n>     2062  </q-n></a>	START:<q-m>//THIS IS USED TOO ALL STATE MACHINES THE COUNTER_SEND_DATA</q-m>
<a name="2063"><q-n>     2063  </q-n></a>	<q-w>begin</q-w>
<a name="2064"><q-n>     2064  </q-n></a>
<a name="2065"><q-n>     2065  </q-n></a>		<q-w>if</q-w>(  count_receive_data != DATA_CONFIG_REG[13:2])
<a name="2066"><q-n>     2066  </q-n></a>		<q-w>begin</q-w>
<a name="2067"><q-n>     2067  </q-n></a>			next_state_rx =   START;
<a name="2068"><q-n>     2068  </q-n></a>		<q-w>end</q-w>
<a name="2069"><q-n>     2069  </q-n></a>		<q-w>else</q-w> <q-w>if</q-w>(fifo_rx_data_in[0] == 1'b0 &amp;&amp; fifo_rx_data_in[1] == 1'b0)
<a name="2070"><q-n>     2070  </q-n></a>		<q-w>begin</q-w>
<a name="2071"><q-n>     2071  </q-n></a>			next_state_rx =   CONTROLIN_1;
<a name="2072"><q-n>     2072  </q-n></a>		<q-w>end</q-w>
<a name="2073"><q-n>     2073  </q-n></a>		<q-w>else</q-w> 
<a name="2074"><q-n>     2074  </q-n></a>		<q-w>begin</q-w>
<a name="2075"><q-n>     2075  </q-n></a>			next_state_rx =   IDLE;
<a name="2076"><q-n>     2076  </q-n></a>		<q-w>end</q-w>
<a name="2077"><q-n>     2077  </q-n></a>		
<a name="2078"><q-n>     2078  </q-n></a>	<q-w>end</q-w>
<a name="2079"><q-n>     2079  </q-n></a>	  CONTROLIN_1:
<a name="2080"><q-n>     2080  </q-n></a>	<q-w>begin</q-w>
<a name="2081"><q-n>     2081  </q-n></a>		<q-w>if</q-w>(  count_receive_data != DATA_CONFIG_REG[13:2])
<a name="2082"><q-n>     2082  </q-n></a>		<q-w>begin</q-w>
<a name="2083"><q-n>     2083  </q-n></a>			next_state_rx =   CONTROLIN_1;
<a name="2084"><q-n>     2084  </q-n></a>		<q-w>end</q-w>
<a name="2085"><q-n>     2085  </q-n></a>		<q-w>else</q-w>
<a name="2086"><q-n>     2086  </q-n></a>		<q-w>begin</q-w>
<a name="2087"><q-n>     2087  </q-n></a>			next_state_rx =   CONTROLIN_2;
<a name="2088"><q-n>     2088  </q-n></a>		<q-w>end</q-w>
<a name="2089"><q-n>     2089  </q-n></a>
<a name="2090"><q-n>     2090  </q-n></a>	<q-w>end</q-w>
<a name="2091"><q-n>     2091  </q-n></a>	  CONTROLIN_2:
<a name="2092"><q-n>     2092  </q-n></a>	<q-w>begin</q-w>
<a name="2093"><q-n>     2093  </q-n></a>
<a name="2094"><q-n>     2094  </q-n></a>		<q-w>if</q-w>(  count_receive_data != DATA_CONFIG_REG[13:2])
<a name="2095"><q-n>     2095  </q-n></a>		<q-w>begin</q-w>
<a name="2096"><q-n>     2096  </q-n></a>			next_state_rx =   CONTROLIN_2;
<a name="2097"><q-n>     2097  </q-n></a>		<q-w>end</q-w>
<a name="2098"><q-n>     2098  </q-n></a>		<q-w>else</q-w>
<a name="2099"><q-n>     2099  </q-n></a>		<q-w>begin</q-w>
<a name="2100"><q-n>     2100  </q-n></a>			next_state_rx =   CONTROLIN_3;
<a name="2101"><q-n>     2101  </q-n></a>		<q-w>end</q-w>
<a name="2102"><q-n>     2102  </q-n></a>
<a name="2103"><q-n>     2103  </q-n></a>	<q-w>end</q-w>
<a name="2104"><q-n>     2104  </q-n></a>	  CONTROLIN_3:
<a name="2105"><q-n>     2105  </q-n></a>	<q-w>begin</q-w>
<a name="2106"><q-n>     2106  </q-n></a>
<a name="2107"><q-n>     2107  </q-n></a>		<q-w>if</q-w>(  count_receive_data != DATA_CONFIG_REG[13:2])
<a name="2108"><q-n>     2108  </q-n></a>		<q-w>begin</q-w>
<a name="2109"><q-n>     2109  </q-n></a>			next_state_rx =   CONTROLIN_3;
<a name="2110"><q-n>     2110  </q-n></a>		<q-w>end</q-w>
<a name="2111"><q-n>     2111  </q-n></a>		<q-w>else</q-w>
<a name="2112"><q-n>     2112  </q-n></a>		<q-w>begin</q-w>
<a name="2113"><q-n>     2113  </q-n></a>			next_state_rx =   CONTROLIN_4;
<a name="2114"><q-n>     2114  </q-n></a>		<q-w>end</q-w>		
<a name="2115"><q-n>     2115  </q-n></a>	<q-w>end</q-w>
<a name="2116"><q-n>     2116  </q-n></a>	  CONTROLIN_4:
<a name="2117"><q-n>     2117  </q-n></a>	<q-w>begin</q-w>
<a name="2118"><q-n>     2118  </q-n></a>
<a name="2119"><q-n>     2119  </q-n></a>		<q-w>if</q-w>(  count_receive_data != DATA_CONFIG_REG[13:2])
<a name="2120"><q-n>     2120  </q-n></a>		<q-w>begin</q-w>
<a name="2121"><q-n>     2121  </q-n></a>			next_state_rx =   CONTROLIN_4;
<a name="2122"><q-n>     2122  </q-n></a>		<q-w>end</q-w>
<a name="2123"><q-n>     2123  </q-n></a>		<q-w>else</q-w>
<a name="2124"><q-n>     2124  </q-n></a>		<q-w>begin</q-w>
<a name="2125"><q-n>     2125  </q-n></a>			next_state_rx =   CONTROLIN_5;
<a name="2126"><q-n>     2126  </q-n></a>		<q-w>end</q-w>		
<a name="2127"><q-n>     2127  </q-n></a>	<q-w>end</q-w>
<a name="2128"><q-n>     2128  </q-n></a>	  CONTROLIN_5:
<a name="2129"><q-n>     2129  </q-n></a>	<q-w>begin</q-w>
<a name="2130"><q-n>     2130  </q-n></a>
<a name="2131"><q-n>     2131  </q-n></a>		<q-w>if</q-w>(  count_receive_data != DATA_CONFIG_REG[13:2])
<a name="2132"><q-n>     2132  </q-n></a>		<q-w>begin</q-w>
<a name="2133"><q-n>     2133  </q-n></a>			next_state_rx =   CONTROLIN_5;
<a name="2134"><q-n>     2134  </q-n></a>		<q-w>end</q-w>
<a name="2135"><q-n>     2135  </q-n></a>		<q-w>else</q-w>
<a name="2136"><q-n>     2136  </q-n></a>		<q-w>begin</q-w>
<a name="2137"><q-n>     2137  </q-n></a>			next_state_rx =   CONTROLIN_6;
<a name="2138"><q-n>     2138  </q-n></a>		<q-w>end</q-w>		
<a name="2139"><q-n>     2139  </q-n></a>	<q-w>end</q-w>
<a name="2140"><q-n>     2140  </q-n></a>	  CONTROLIN_6:
<a name="2141"><q-n>     2141  </q-n></a>	<q-w>begin</q-w>
<a name="2142"><q-n>     2142  </q-n></a>
<a name="2143"><q-n>     2143  </q-n></a>		<q-w>if</q-w>(  count_receive_data != DATA_CONFIG_REG[13:2])
<a name="2144"><q-n>     2144  </q-n></a>		<q-w>begin</q-w>
<a name="2145"><q-n>     2145  </q-n></a>			next_state_rx =   CONTROLIN_6;
<a name="2146"><q-n>     2146  </q-n></a>		<q-w>end</q-w>
<a name="2147"><q-n>     2147  </q-n></a>		<q-w>else</q-w>
<a name="2148"><q-n>     2148  </q-n></a>		<q-w>begin</q-w>
<a name="2149"><q-n>     2149  </q-n></a>			next_state_rx =   CONTROLIN_7;
<a name="2150"><q-n>     2150  </q-n></a>		<q-w>end</q-w>		
<a name="2151"><q-n>     2151  </q-n></a>	<q-w>end</q-w>
<a name="2152"><q-n>     2152  </q-n></a>	  CONTROLIN_7:
<a name="2153"><q-n>     2153  </q-n></a>	<q-w>begin</q-w>
<a name="2154"><q-n>     2154  </q-n></a>
<a name="2155"><q-n>     2155  </q-n></a>		<q-w>if</q-w>(  count_receive_data != DATA_CONFIG_REG[13:2])
<a name="2156"><q-n>     2156  </q-n></a>		<q-w>begin</q-w>
<a name="2157"><q-n>     2157  </q-n></a>			next_state_rx =   CONTROLIN_7;
<a name="2158"><q-n>     2158  </q-n></a>		<q-w>end</q-w>
<a name="2159"><q-n>     2159  </q-n></a>		<q-w>else</q-w>
<a name="2160"><q-n>     2160  </q-n></a>		<q-w>begin</q-w>
<a name="2161"><q-n>     2161  </q-n></a>			next_state_rx =   CONTROLIN_8;
<a name="2162"><q-n>     2162  </q-n></a>		<q-w>end</q-w>		
<a name="2163"><q-n>     2163  </q-n></a>	<q-w>end</q-w>
<a name="2164"><q-n>     2164  </q-n></a>	  CONTROLIN_8:
<a name="2165"><q-n>     2165  </q-n></a>	<q-w>begin</q-w>
<a name="2166"><q-n>     2166  </q-n></a>
<a name="2167"><q-n>     2167  </q-n></a>		<q-w>if</q-w>(  count_receive_data != DATA_CONFIG_REG[13:2])
<a name="2168"><q-n>     2168  </q-n></a>		<q-w>begin</q-w>
<a name="2169"><q-n>     2169  </q-n></a>			next_state_rx =   CONTROLIN_8;
<a name="2170"><q-n>     2170  </q-n></a>		<q-w>end</q-w>
<a name="2171"><q-n>     2171  </q-n></a>		<q-w>else</q-w> 
<a name="2172"><q-n>     2172  </q-n></a>		<q-w>begin</q-w>
<a name="2173"><q-n>     2173  </q-n></a>			next_state_rx =   RESPONSE_CIN;
<a name="2174"><q-n>     2174  </q-n></a>		<q-w>end</q-w>		
<a name="2175"><q-n>     2175  </q-n></a>	<q-w>end</q-w>
<a name="2176"><q-n>     2176  </q-n></a>	RESPONSE_CIN:
<a name="2177"><q-n>     2177  </q-n></a>	<q-w>begin</q-w>
<a name="2178"><q-n>     2178  </q-n></a>
<a name="2179"><q-n>     2179  </q-n></a>		<q-w>if</q-w>(count_receive_data != DATA_CONFIG_REG[13:2])
<a name="2180"><q-n>     2180  </q-n></a>		<q-w>begin</q-w>
<a name="2181"><q-n>     2181  </q-n></a>			next_state_rx =   RESPONSE_CIN;
<a name="2182"><q-n>     2182  </q-n></a>		<q-w>end</q-w>
<a name="2183"><q-n>     2183  </q-n></a>		<q-w>else</q-w> <q-w>if</q-w>(RESPONSE == 1'b0)<q-m>//ACK</q-m>
<a name="2184"><q-n>     2184  </q-n></a>		<q-w>begin</q-w> 
<a name="2185"><q-n>     2185  </q-n></a>			next_state_rx  =   DELAY_BYTES;
<a name="2186"><q-n>     2186  </q-n></a>		<q-w>end</q-w>
<a name="2187"><q-n>     2187  </q-n></a>		<q-w>else</q-w> <q-w>if</q-w>(RESPONSE == 1'b1)<q-m>//NACK</q-m>
<a name="2188"><q-n>     2188  </q-n></a>		<q-w>begin</q-w>
<a name="2189"><q-n>     2189  </q-n></a>			next_state_rx  =   NACK;
<a name="2190"><q-n>     2190  </q-n></a>		<q-w>end</q-w>
<a name="2191"><q-n>     2191  </q-n></a>		
<a name="2192"><q-n>     2192  </q-n></a>	<q-w>end</q-w>
<a name="2193"><q-n>     2193  </q-n></a>	<q-m>//NOW SENDING ADDRESS</q-m>
<a name="2194"><q-n>     2194  </q-n></a>	ADDRESS_1:
<a name="2195"><q-n>     2195  </q-n></a>	<q-w>begin</q-w>
<a name="2196"><q-n>     2196  </q-n></a>		<q-w>if</q-w>(  count_receive_data != DATA_CONFIG_REG[13:2])
<a name="2197"><q-n>     2197  </q-n></a>		<q-w>begin</q-w>
<a name="2198"><q-n>     2198  </q-n></a>			next_state_rx =   ADDRESS_1;
<a name="2199"><q-n>     2199  </q-n></a>		<q-w>end</q-w>
<a name="2200"><q-n>     2200  </q-n></a>		<q-w>else</q-w>
<a name="2201"><q-n>     2201  </q-n></a>		<q-w>begin</q-w>
<a name="2202"><q-n>     2202  </q-n></a>			next_state_rx =   ADDRESS_2;
<a name="2203"><q-n>     2203  </q-n></a>		<q-w>end</q-w>	
<a name="2204"><q-n>     2204  </q-n></a>	<q-w>end</q-w>
<a name="2205"><q-n>     2205  </q-n></a>	ADDRESS_2:
<a name="2206"><q-n>     2206  </q-n></a>	<q-w>begin</q-w>
<a name="2207"><q-n>     2207  </q-n></a>		<q-w>if</q-w>(  count_receive_data != DATA_CONFIG_REG[13:2])
<a name="2208"><q-n>     2208  </q-n></a>		<q-w>begin</q-w>
<a name="2209"><q-n>     2209  </q-n></a>			next_state_rx =   ADDRESS_2;
<a name="2210"><q-n>     2210  </q-n></a>		<q-w>end</q-w>
<a name="2211"><q-n>     2211  </q-n></a>		<q-w>else</q-w>
<a name="2212"><q-n>     2212  </q-n></a>		<q-w>begin</q-w>
<a name="2213"><q-n>     2213  </q-n></a>			next_state_rx =   ADDRESS_3;
<a name="2214"><q-n>     2214  </q-n></a>		<q-w>end</q-w>	
<a name="2215"><q-n>     2215  </q-n></a>	<q-w>end</q-w>
<a name="2216"><q-n>     2216  </q-n></a>	ADDRESS_3:
<a name="2217"><q-n>     2217  </q-n></a>	<q-w>begin</q-w>
<a name="2218"><q-n>     2218  </q-n></a>		<q-w>if</q-w>(  count_receive_data != DATA_CONFIG_REG[13:2])
<a name="2219"><q-n>     2219  </q-n></a>		<q-w>begin</q-w>
<a name="2220"><q-n>     2220  </q-n></a>			next_state_rx =   ADDRESS_3;
<a name="2221"><q-n>     2221  </q-n></a>		<q-w>end</q-w>
<a name="2222"><q-n>     2222  </q-n></a>		<q-w>else</q-w>
<a name="2223"><q-n>     2223  </q-n></a>		<q-w>begin</q-w>
<a name="2224"><q-n>     2224  </q-n></a>			next_state_rx =   ADDRESS_4;
<a name="2225"><q-n>     2225  </q-n></a>		<q-w>end</q-w>	
<a name="2226"><q-n>     2226  </q-n></a>	<q-w>end</q-w>
<a name="2227"><q-n>     2227  </q-n></a>	ADDRESS_4:
<a name="2228"><q-n>     2228  </q-n></a>	<q-w>begin</q-w>
<a name="2229"><q-n>     2229  </q-n></a>		<q-w>if</q-w>(  count_receive_data != DATA_CONFIG_REG[13:2])
<a name="2230"><q-n>     2230  </q-n></a>		<q-w>begin</q-w>
<a name="2231"><q-n>     2231  </q-n></a>			next_state_rx =   ADDRESS_4;
<a name="2232"><q-n>     2232  </q-n></a>		<q-w>end</q-w>
<a name="2233"><q-n>     2233  </q-n></a>		<q-w>else</q-w>
<a name="2234"><q-n>     2234  </q-n></a>		<q-w>begin</q-w>
<a name="2235"><q-n>     2235  </q-n></a>			next_state_rx =   ADDRESS_5;
<a name="2236"><q-n>     2236  </q-n></a>		<q-w>end</q-w>	
<a name="2237"><q-n>     2237  </q-n></a>	<q-w>end</q-w>
<a name="2238"><q-n>     2238  </q-n></a>	ADDRESS_5:
<a name="2239"><q-n>     2239  </q-n></a>	<q-w>begin</q-w>
<a name="2240"><q-n>     2240  </q-n></a>		<q-w>if</q-w>(  count_receive_data != DATA_CONFIG_REG[13:2])
<a name="2241"><q-n>     2241  </q-n></a>		<q-w>begin</q-w>
<a name="2242"><q-n>     2242  </q-n></a>			next_state_rx =   ADDRESS_5;
<a name="2243"><q-n>     2243  </q-n></a>		<q-w>end</q-w>
<a name="2244"><q-n>     2244  </q-n></a>		<q-w>else</q-w>
<a name="2245"><q-n>     2245  </q-n></a>		<q-w>begin</q-w>
<a name="2246"><q-n>     2246  </q-n></a>			next_state_rx =   ADDRESS_6;
<a name="2247"><q-n>     2247  </q-n></a>		<q-w>end</q-w>	
<a name="2248"><q-n>     2248  </q-n></a>	<q-w>end</q-w>
<a name="2249"><q-n>     2249  </q-n></a>	ADDRESS_6:
<a name="2250"><q-n>     2250  </q-n></a>	<q-w>begin</q-w>
<a name="2251"><q-n>     2251  </q-n></a>		<q-w>if</q-w>(  count_receive_data != DATA_CONFIG_REG[13:2])
<a name="2252"><q-n>     2252  </q-n></a>		<q-w>begin</q-w>
<a name="2253"><q-n>     2253  </q-n></a>			next_state_rx =   ADDRESS_6;
<a name="2254"><q-n>     2254  </q-n></a>		<q-w>end</q-w>
<a name="2255"><q-n>     2255  </q-n></a>		<q-w>else</q-w>
<a name="2256"><q-n>     2256  </q-n></a>		<q-w>begin</q-w>
<a name="2257"><q-n>     2257  </q-n></a>			next_state_rx =   ADDRESS_7;
<a name="2258"><q-n>     2258  </q-n></a>		<q-w>end</q-w>	
<a name="2259"><q-n>     2259  </q-n></a>	<q-w>end</q-w>
<a name="2260"><q-n>     2260  </q-n></a>	ADDRESS_7:
<a name="2261"><q-n>     2261  </q-n></a>	<q-w>begin</q-w>
<a name="2262"><q-n>     2262  </q-n></a>		<q-w>if</q-w>(  count_receive_data != DATA_CONFIG_REG[13:2])
<a name="2263"><q-n>     2263  </q-n></a>		<q-w>begin</q-w>
<a name="2264"><q-n>     2264  </q-n></a>			next_state_rx =   ADDRESS_7;
<a name="2265"><q-n>     2265  </q-n></a>		<q-w>end</q-w>
<a name="2266"><q-n>     2266  </q-n></a>		<q-w>else</q-w>
<a name="2267"><q-n>     2267  </q-n></a>		<q-w>begin</q-w>
<a name="2268"><q-n>     2268  </q-n></a>			next_state_rx =   ADDRESS_8;
<a name="2269"><q-n>     2269  </q-n></a>		<q-w>end</q-w>	
<a name="2270"><q-n>     2270  </q-n></a>	<q-w>end</q-w>
<a name="2271"><q-n>     2271  </q-n></a>	ADDRESS_8:
<a name="2272"><q-n>     2272  </q-n></a>	<q-w>begin</q-w>
<a name="2273"><q-n>     2273  </q-n></a>		<q-w>if</q-w>(  count_receive_data != DATA_CONFIG_REG[13:2])
<a name="2274"><q-n>     2274  </q-n></a>		<q-w>begin</q-w>
<a name="2275"><q-n>     2275  </q-n></a>			next_state_rx =   ADDRESS_8;
<a name="2276"><q-n>     2276  </q-n></a>		<q-w>end</q-w>
<a name="2277"><q-n>     2277  </q-n></a>		<q-w>else</q-w>
<a name="2278"><q-n>     2278  </q-n></a>		<q-w>begin</q-w>
<a name="2279"><q-n>     2279  </q-n></a>			next_state_rx =   RESPONSE_ADDRESS;
<a name="2280"><q-n>     2280  </q-n></a>		<q-w>end</q-w>	
<a name="2281"><q-n>     2281  </q-n></a>	<q-w>end</q-w>
<a name="2282"><q-n>     2282  </q-n></a>	RESPONSE_ADDRESS:
<a name="2283"><q-n>     2283  </q-n></a>	<q-w>begin</q-w>
<a name="2284"><q-n>     2284  </q-n></a>		<q-w>if</q-w>(count_receive_data != DATA_CONFIG_REG[13:2])
<a name="2285"><q-n>     2285  </q-n></a>		<q-w>begin</q-w>
<a name="2286"><q-n>     2286  </q-n></a>			next_state_rx =   RESPONSE_ADDRESS;
<a name="2287"><q-n>     2287  </q-n></a>		<q-w>end</q-w>
<a name="2288"><q-n>     2288  </q-n></a>		<q-w>else</q-w> <q-w>if</q-w>(RESPONSE == 1'b0)<q-m>//ACK</q-m>
<a name="2289"><q-n>     2289  </q-n></a>		<q-w>begin</q-w> 
<a name="2290"><q-n>     2290  </q-n></a>			next_state_rx  =   DELAY_BYTES;
<a name="2291"><q-n>     2291  </q-n></a>		<q-w>end</q-w>
<a name="2292"><q-n>     2292  </q-n></a>		<q-w>else</q-w> <q-w>if</q-w>(RESPONSE == 1'b1)<q-m>//NACK</q-m>
<a name="2293"><q-n>     2293  </q-n></a>		<q-w>begin</q-w>
<a name="2294"><q-n>     2294  </q-n></a>			next_state_rx  =   NACK;
<a name="2295"><q-n>     2295  </q-n></a>		<q-w>end</q-w>
<a name="2296"><q-n>     2296  </q-n></a>	<q-w>end</q-w>
<a name="2297"><q-n>     2297  </q-n></a>	<q-m>//data in</q-m>
<a name="2298"><q-n>     2298  </q-n></a>	DATA0_1:
<a name="2299"><q-n>     2299  </q-n></a>	<q-w>begin</q-w>
<a name="2300"><q-n>     2300  </q-n></a>		<q-w>if</q-w>(  count_receive_data != DATA_CONFIG_REG[13:2])
<a name="2301"><q-n>     2301  </q-n></a>		<q-w>begin</q-w>
<a name="2302"><q-n>     2302  </q-n></a>			next_state_rx =   DATA0_1;
<a name="2303"><q-n>     2303  </q-n></a>		<q-w>end</q-w>
<a name="2304"><q-n>     2304  </q-n></a>		<q-w>else</q-w>
<a name="2305"><q-n>     2305  </q-n></a>		<q-w>begin</q-w>
<a name="2306"><q-n>     2306  </q-n></a>			next_state_rx =   DATA0_2;
<a name="2307"><q-n>     2307  </q-n></a>		<q-w>end</q-w>
<a name="2308"><q-n>     2308  </q-n></a>	<q-w>end</q-w>
<a name="2309"><q-n>     2309  </q-n></a>	  DATA0_2:
<a name="2310"><q-n>     2310  </q-n></a>	<q-w>begin</q-w>
<a name="2311"><q-n>     2311  </q-n></a>		<q-w>if</q-w>(  count_receive_data != DATA_CONFIG_REG[13:2])
<a name="2312"><q-n>     2312  </q-n></a>		<q-w>begin</q-w>
<a name="2313"><q-n>     2313  </q-n></a>			next_state_rx =   DATA0_2;
<a name="2314"><q-n>     2314  </q-n></a>		<q-w>end</q-w>
<a name="2315"><q-n>     2315  </q-n></a>		<q-w>else</q-w>
<a name="2316"><q-n>     2316  </q-n></a>		<q-w>begin</q-w>
<a name="2317"><q-n>     2317  </q-n></a>			next_state_rx =   DATA0_3;
<a name="2318"><q-n>     2318  </q-n></a>		<q-w>end</q-w>
<a name="2319"><q-n>     2319  </q-n></a>	<q-w>end</q-w>
<a name="2320"><q-n>     2320  </q-n></a>	  DATA0_3:
<a name="2321"><q-n>     2321  </q-n></a>	<q-w>begin</q-w>
<a name="2322"><q-n>     2322  </q-n></a>		<q-w>if</q-w>(  count_receive_data != DATA_CONFIG_REG[13:2])
<a name="2323"><q-n>     2323  </q-n></a>		<q-w>begin</q-w>
<a name="2324"><q-n>     2324  </q-n></a>			next_state_rx =   DATA0_3;
<a name="2325"><q-n>     2325  </q-n></a>		<q-w>end</q-w>
<a name="2326"><q-n>     2326  </q-n></a>		<q-w>else</q-w>
<a name="2327"><q-n>     2327  </q-n></a>		<q-w>begin</q-w>
<a name="2328"><q-n>     2328  </q-n></a>			next_state_rx =   DATA0_4;
<a name="2329"><q-n>     2329  </q-n></a>		<q-w>end</q-w>
<a name="2330"><q-n>     2330  </q-n></a>	<q-w>end</q-w>
<a name="2331"><q-n>     2331  </q-n></a>	  DATA0_4:
<a name="2332"><q-n>     2332  </q-n></a>	<q-w>begin</q-w>
<a name="2333"><q-n>     2333  </q-n></a>		<q-w>if</q-w>(  count_receive_data != DATA_CONFIG_REG[13:2])
<a name="2334"><q-n>     2334  </q-n></a>		<q-w>begin</q-w>
<a name="2335"><q-n>     2335  </q-n></a>			next_state_rx =   DATA0_4;
<a name="2336"><q-n>     2336  </q-n></a>		<q-w>end</q-w>
<a name="2337"><q-n>     2337  </q-n></a>		<q-w>else</q-w>
<a name="2338"><q-n>     2338  </q-n></a>		<q-w>begin</q-w>
<a name="2339"><q-n>     2339  </q-n></a>			next_state_rx =   DATA0_5;
<a name="2340"><q-n>     2340  </q-n></a>		<q-w>end</q-w>
<a name="2341"><q-n>     2341  </q-n></a>	<q-w>end</q-w>
<a name="2342"><q-n>     2342  </q-n></a>	  DATA0_5:
<a name="2343"><q-n>     2343  </q-n></a>	<q-w>begin</q-w>
<a name="2344"><q-n>     2344  </q-n></a>		<q-w>if</q-w>(  count_receive_data != DATA_CONFIG_REG[13:2])
<a name="2345"><q-n>     2345  </q-n></a>		<q-w>begin</q-w>
<a name="2346"><q-n>     2346  </q-n></a>			next_state_rx =   DATA0_5;
<a name="2347"><q-n>     2347  </q-n></a>		<q-w>end</q-w>
<a name="2348"><q-n>     2348  </q-n></a>		<q-w>else</q-w>
<a name="2349"><q-n>     2349  </q-n></a>		<q-w>begin</q-w>
<a name="2350"><q-n>     2350  </q-n></a>			next_state_rx =   DATA0_6;
<a name="2351"><q-n>     2351  </q-n></a>		<q-w>end</q-w>
<a name="2352"><q-n>     2352  </q-n></a>	<q-w>end</q-w>
<a name="2353"><q-n>     2353  </q-n></a>	  DATA0_6:
<a name="2354"><q-n>     2354  </q-n></a>	<q-w>begin</q-w>
<a name="2355"><q-n>     2355  </q-n></a>		<q-w>if</q-w>(  count_receive_data != DATA_CONFIG_REG[13:2])
<a name="2356"><q-n>     2356  </q-n></a>		<q-w>begin</q-w>
<a name="2357"><q-n>     2357  </q-n></a>			next_state_rx =   DATA0_6;
<a name="2358"><q-n>     2358  </q-n></a>		<q-w>end</q-w>
<a name="2359"><q-n>     2359  </q-n></a>		<q-w>else</q-w>
<a name="2360"><q-n>     2360  </q-n></a>		<q-w>begin</q-w>
<a name="2361"><q-n>     2361  </q-n></a>			next_state_rx =   DATA0_7;
<a name="2362"><q-n>     2362  </q-n></a>		<q-w>end</q-w>
<a name="2363"><q-n>     2363  </q-n></a>	<q-w>end</q-w>
<a name="2364"><q-n>     2364  </q-n></a>	  DATA0_7:
<a name="2365"><q-n>     2365  </q-n></a>	<q-w>begin</q-w>
<a name="2366"><q-n>     2366  </q-n></a>		<q-w>if</q-w>(  count_receive_data != DATA_CONFIG_REG[13:2])
<a name="2367"><q-n>     2367  </q-n></a>		<q-w>begin</q-w>
<a name="2368"><q-n>     2368  </q-n></a>			next_state_rx =   DATA0_7;
<a name="2369"><q-n>     2369  </q-n></a>		<q-w>end</q-w>
<a name="2370"><q-n>     2370  </q-n></a>		<q-w>else</q-w>
<a name="2371"><q-n>     2371  </q-n></a>		<q-w>begin</q-w>
<a name="2372"><q-n>     2372  </q-n></a>			next_state_rx =   DATA0_8;
<a name="2373"><q-n>     2373  </q-n></a>		<q-w>end</q-w>
<a name="2374"><q-n>     2374  </q-n></a>	<q-w>end</q-w>
<a name="2375"><q-n>     2375  </q-n></a>	  DATA0_8:
<a name="2376"><q-n>     2376  </q-n></a>	<q-w>begin</q-w>
<a name="2377"><q-n>     2377  </q-n></a>		<q-w>if</q-w>(  count_receive_data != DATA_CONFIG_REG[13:2])
<a name="2378"><q-n>     2378  </q-n></a>		<q-w>begin</q-w>
<a name="2379"><q-n>     2379  </q-n></a>			next_state_rx =   DATA0_8;
<a name="2380"><q-n>     2380  </q-n></a>		<q-w>end</q-w>
<a name="2381"><q-n>     2381  </q-n></a>		<q-w>else</q-w>
<a name="2382"><q-n>     2382  </q-n></a>		<q-w>begin</q-w>
<a name="2383"><q-n>     2383  </q-n></a>			next_state_rx =   RESPONSE_DATA0_1;
<a name="2384"><q-n>     2384  </q-n></a>		<q-w>end</q-w>
<a name="2385"><q-n>     2385  </q-n></a>	<q-w>end</q-w>
<a name="2386"><q-n>     2386  </q-n></a>	RESPONSE_DATA0_1:
<a name="2387"><q-n>     2387  </q-n></a>	<q-w>begin</q-w>
<a name="2388"><q-n>     2388  </q-n></a>
<a name="2389"><q-n>     2389  </q-n></a>		<q-w>if</q-w>(count_receive_data != DATA_CONFIG_REG[13:2])
<a name="2390"><q-n>     2390  </q-n></a>		<q-w>begin</q-w>
<a name="2391"><q-n>     2391  </q-n></a>			next_state_rx =   RESPONSE_DATA0_1;
<a name="2392"><q-n>     2392  </q-n></a>		<q-w>end</q-w>
<a name="2393"><q-n>     2393  </q-n></a>		<q-w>else</q-w> <q-w>if</q-w>(RESPONSE == 1'b0)<q-m>//ACK</q-m>
<a name="2394"><q-n>     2394  </q-n></a>		<q-w>begin</q-w> 
<a name="2395"><q-n>     2395  </q-n></a>			next_state_rx  =   DELAY_BYTES;
<a name="2396"><q-n>     2396  </q-n></a>		<q-w>end</q-w>
<a name="2397"><q-n>     2397  </q-n></a>		<q-w>else</q-w> <q-w>if</q-w>(RESPONSE == 1'b1)<q-m>//NACK</q-m>
<a name="2398"><q-n>     2398  </q-n></a>		<q-w>begin</q-w>
<a name="2399"><q-n>     2399  </q-n></a>			next_state_rx  =   NACK;
<a name="2400"><q-n>     2400  </q-n></a>		<q-w>end</q-w>	
<a name="2401"><q-n>     2401  </q-n></a>	<q-w>end</q-w>
<a name="2402"><q-n>     2402  </q-n></a>	<q-m>//second byte</q-m>
<a name="2403"><q-n>     2403  </q-n></a>	DATA1_1:
<a name="2404"><q-n>     2404  </q-n></a>	<q-w>begin</q-w>
<a name="2405"><q-n>     2405  </q-n></a>		<q-w>if</q-w>(  count_receive_data != DATA_CONFIG_REG[13:2])
<a name="2406"><q-n>     2406  </q-n></a>		<q-w>begin</q-w>
<a name="2407"><q-n>     2407  </q-n></a>			next_state_rx =   DATA1_1;
<a name="2408"><q-n>     2408  </q-n></a>		<q-w>end</q-w>
<a name="2409"><q-n>     2409  </q-n></a>		<q-w>else</q-w>
<a name="2410"><q-n>     2410  </q-n></a>		<q-w>begin</q-w>
<a name="2411"><q-n>     2411  </q-n></a>			next_state_rx =   DATA1_2;
<a name="2412"><q-n>     2412  </q-n></a>		<q-w>end</q-w>
<a name="2413"><q-n>     2413  </q-n></a>	<q-w>end</q-w>
<a name="2414"><q-n>     2414  </q-n></a>	DATA1_2:
<a name="2415"><q-n>     2415  </q-n></a>	<q-w>begin</q-w>
<a name="2416"><q-n>     2416  </q-n></a>		<q-w>if</q-w>(  count_receive_data != DATA_CONFIG_REG[13:2])
<a name="2417"><q-n>     2417  </q-n></a>		<q-w>begin</q-w>
<a name="2418"><q-n>     2418  </q-n></a>			next_state_rx =   DATA1_2;
<a name="2419"><q-n>     2419  </q-n></a>		<q-w>end</q-w>
<a name="2420"><q-n>     2420  </q-n></a>		<q-w>else</q-w>
<a name="2421"><q-n>     2421  </q-n></a>		<q-w>begin</q-w>
<a name="2422"><q-n>     2422  </q-n></a>			next_state_rx =   DATA1_3;
<a name="2423"><q-n>     2423  </q-n></a>		<q-w>end</q-w>
<a name="2424"><q-n>     2424  </q-n></a>	<q-w>end</q-w>
<a name="2425"><q-n>     2425  </q-n></a>	DATA1_3:
<a name="2426"><q-n>     2426  </q-n></a>	<q-w>begin</q-w>
<a name="2427"><q-n>     2427  </q-n></a>		<q-w>if</q-w>(  count_receive_data != DATA_CONFIG_REG[13:2])
<a name="2428"><q-n>     2428  </q-n></a>		<q-w>begin</q-w>
<a name="2429"><q-n>     2429  </q-n></a>			next_state_rx =   DATA1_3;
<a name="2430"><q-n>     2430  </q-n></a>		<q-w>end</q-w>
<a name="2431"><q-n>     2431  </q-n></a>		<q-w>else</q-w>
<a name="2432"><q-n>     2432  </q-n></a>		<q-w>begin</q-w>
<a name="2433"><q-n>     2433  </q-n></a>			next_state_rx =   DATA1_4;
<a name="2434"><q-n>     2434  </q-n></a>		<q-w>end</q-w>
<a name="2435"><q-n>     2435  </q-n></a>	<q-w>end</q-w>
<a name="2436"><q-n>     2436  </q-n></a>	  DATA1_4:
<a name="2437"><q-n>     2437  </q-n></a>	<q-w>begin</q-w>
<a name="2438"><q-n>     2438  </q-n></a>		<q-w>if</q-w>(  count_receive_data != DATA_CONFIG_REG[13:2])
<a name="2439"><q-n>     2439  </q-n></a>		<q-w>begin</q-w>
<a name="2440"><q-n>     2440  </q-n></a>			next_state_rx =   DATA1_4;
<a name="2441"><q-n>     2441  </q-n></a>		<q-w>end</q-w>
<a name="2442"><q-n>     2442  </q-n></a>		<q-w>else</q-w>
<a name="2443"><q-n>     2443  </q-n></a>		<q-w>begin</q-w>
<a name="2444"><q-n>     2444  </q-n></a>			next_state_rx =   DATA1_5;
<a name="2445"><q-n>     2445  </q-n></a>		<q-w>end</q-w>
<a name="2446"><q-n>     2446  </q-n></a>	<q-w>end</q-w>
<a name="2447"><q-n>     2447  </q-n></a>	  DATA1_5:
<a name="2448"><q-n>     2448  </q-n></a>	<q-w>begin</q-w>
<a name="2449"><q-n>     2449  </q-n></a>		<q-w>if</q-w>(  count_receive_data != DATA_CONFIG_REG[13:2])
<a name="2450"><q-n>     2450  </q-n></a>		<q-w>begin</q-w>
<a name="2451"><q-n>     2451  </q-n></a>			next_state_rx =   DATA1_5;
<a name="2452"><q-n>     2452  </q-n></a>		<q-w>end</q-w>
<a name="2453"><q-n>     2453  </q-n></a>		<q-w>else</q-w>
<a name="2454"><q-n>     2454  </q-n></a>		<q-w>begin</q-w>
<a name="2455"><q-n>     2455  </q-n></a>			next_state_rx =   DATA1_6;
<a name="2456"><q-n>     2456  </q-n></a>		<q-w>end</q-w>
<a name="2457"><q-n>     2457  </q-n></a>	<q-w>end</q-w>
<a name="2458"><q-n>     2458  </q-n></a>	  DATA1_6:
<a name="2459"><q-n>     2459  </q-n></a>	<q-w>begin</q-w>
<a name="2460"><q-n>     2460  </q-n></a>		<q-w>if</q-w>(  count_receive_data != DATA_CONFIG_REG[13:2])
<a name="2461"><q-n>     2461  </q-n></a>		<q-w>begin</q-w>
<a name="2462"><q-n>     2462  </q-n></a>			next_state_rx =   DATA1_6;
<a name="2463"><q-n>     2463  </q-n></a>		<q-w>end</q-w>
<a name="2464"><q-n>     2464  </q-n></a>		<q-w>else</q-w>
<a name="2465"><q-n>     2465  </q-n></a>		<q-w>begin</q-w>
<a name="2466"><q-n>     2466  </q-n></a>			next_state_rx =   DATA1_7;
<a name="2467"><q-n>     2467  </q-n></a>		<q-w>end</q-w>
<a name="2468"><q-n>     2468  </q-n></a>	<q-w>end</q-w>
<a name="2469"><q-n>     2469  </q-n></a>	  DATA1_7:
<a name="2470"><q-n>     2470  </q-n></a>	<q-w>begin</q-w>
<a name="2471"><q-n>     2471  </q-n></a>		<q-w>if</q-w>(  count_receive_data != DATA_CONFIG_REG[13:2])
<a name="2472"><q-n>     2472  </q-n></a>		<q-w>begin</q-w>
<a name="2473"><q-n>     2473  </q-n></a>			next_state_rx =   DATA1_7;
<a name="2474"><q-n>     2474  </q-n></a>		<q-w>end</q-w>
<a name="2475"><q-n>     2475  </q-n></a>		<q-w>else</q-w>
<a name="2476"><q-n>     2476  </q-n></a>		<q-w>begin</q-w>
<a name="2477"><q-n>     2477  </q-n></a>			next_state_rx =   DATA1_8;
<a name="2478"><q-n>     2478  </q-n></a>		<q-w>end</q-w>
<a name="2479"><q-n>     2479  </q-n></a>	<q-w>end</q-w>
<a name="2480"><q-n>     2480  </q-n></a>	  DATA1_8:
<a name="2481"><q-n>     2481  </q-n></a>	<q-w>begin</q-w>
<a name="2482"><q-n>     2482  </q-n></a>		<q-w>if</q-w>(  count_receive_data != DATA_CONFIG_REG[13:2])
<a name="2483"><q-n>     2483  </q-n></a>		<q-w>begin</q-w>
<a name="2484"><q-n>     2484  </q-n></a>			next_state_rx =   DATA1_8;
<a name="2485"><q-n>     2485  </q-n></a>		<q-w>end</q-w>
<a name="2486"><q-n>     2486  </q-n></a>		<q-w>else</q-w>
<a name="2487"><q-n>     2487  </q-n></a>		<q-w>begin</q-w>
<a name="2488"><q-n>     2488  </q-n></a>			next_state_rx =   RESPONSE_DATA1_1;
<a name="2489"><q-n>     2489  </q-n></a>		<q-w>end</q-w>
<a name="2490"><q-n>     2490  </q-n></a>	<q-w>end</q-w>
<a name="2491"><q-n>     2491  </q-n></a>	RESPONSE_DATA1_1:
<a name="2492"><q-n>     2492  </q-n></a>	<q-w>begin</q-w>
<a name="2493"><q-n>     2493  </q-n></a>		<q-w>if</q-w>(count_receive_data != DATA_CONFIG_REG[13:2])
<a name="2494"><q-n>     2494  </q-n></a>		<q-w>begin</q-w>
<a name="2495"><q-n>     2495  </q-n></a>			next_state_rx =   RESPONSE_DATA0_1;
<a name="2496"><q-n>     2496  </q-n></a>		<q-w>end</q-w>
<a name="2497"><q-n>     2497  </q-n></a>		<q-w>else</q-w> <q-w>if</q-w>(RESPONSE == 1'b0)<q-m>//ACK</q-m>
<a name="2498"><q-n>     2498  </q-n></a>		<q-w>begin</q-w> 
<a name="2499"><q-n>     2499  </q-n></a>			next_state_rx  =   DELAY_BYTES;
<a name="2500"><q-n>     2500  </q-n></a>		<q-w>end</q-w>
<a name="2501"><q-n>     2501  </q-n></a>		<q-w>else</q-w> <q-w>if</q-w>(RESPONSE == 1'b1)<q-m>//NACK</q-m>
<a name="2502"><q-n>     2502  </q-n></a>		<q-w>begin</q-w>
<a name="2503"><q-n>     2503  </q-n></a>			next_state_rx  =   NACK;
<a name="2504"><q-n>     2504  </q-n></a>		<q-w>end</q-w>	
<a name="2505"><q-n>     2505  </q-n></a>	
<a name="2506"><q-n>     2506  </q-n></a>	<q-w>end</q-w>
<a name="2507"><q-n>     2507  </q-n></a>	DELAY_BYTES:<q-m>//THIS FORM WORKS </q-m>
<a name="2508"><q-n>     2508  </q-n></a>	<q-w>begin</q-w>
<a name="2509"><q-n>     2509  </q-n></a>
<a name="2510"><q-n>     2510  </q-n></a>		
<a name="2511"><q-n>     2511  </q-n></a>		<q-w>if</q-w>(  count_receive_data != DATA_CONFIG_REG[13:2])
<a name="2512"><q-n>     2512  </q-n></a>		<q-w>begin</q-w>
<a name="2513"><q-n>     2513  </q-n></a>			next_state_rx =   DELAY_BYTES;
<a name="2514"><q-n>     2514  </q-n></a>		<q-w>end</q-w>
<a name="2515"><q-n>     2515  </q-n></a>		<q-w>else</q-w>
<a name="2516"><q-n>     2516  </q-n></a>		<q-w>begin</q-w>
<a name="2517"><q-n>     2517  </q-n></a>
<a name="2518"><q-n>     2518  </q-n></a>			<q-w>if</q-w>(count_rx == 2'd0)
<a name="2519"><q-n>     2519  </q-n></a>			<q-w>begin</q-w>
<a name="2520"><q-n>     2520  </q-n></a>				next_state_rx =   ADDRESS_1;
<a name="2521"><q-n>     2521  </q-n></a>			<q-w>end</q-w>
<a name="2522"><q-n>     2522  </q-n></a>			<q-w>else</q-w> <q-w>if</q-w>(count_rx == 2'd1)
<a name="2523"><q-n>     2523  </q-n></a>			<q-w>begin</q-w>
<a name="2524"><q-n>     2524  </q-n></a>				next_state_rx =   DATA0_1;
<a name="2525"><q-n>     2525  </q-n></a>			<q-w>end</q-w>
<a name="2526"><q-n>     2526  </q-n></a>			<q-w>else</q-w> <q-w>if</q-w>(count_rx == 2'd2)
<a name="2527"><q-n>     2527  </q-n></a>			<q-w>begin</q-w>
<a name="2528"><q-n>     2528  </q-n></a>				next_state_rx =   DATA1_1;
<a name="2529"><q-n>     2529  </q-n></a>			<q-w>end</q-w>
<a name="2530"><q-n>     2530  </q-n></a>			<q-w>else</q-w> <q-w>if</q-w>(count_rx == 2'd3)
<a name="2531"><q-n>     2531  </q-n></a>			<q-w>begin</q-w>
<a name="2532"><q-n>     2532  </q-n></a>				next_state_rx =   STOP;
<a name="2533"><q-n>     2533  </q-n></a>			<q-w>end</q-w>
<a name="2534"><q-n>     2534  </q-n></a>			
<a name="2535"><q-n>     2535  </q-n></a>		<q-w>end</q-w>
<a name="2536"><q-n>     2536  </q-n></a>
<a name="2537"><q-n>     2537  </q-n></a>	<q-w>end</q-w>
<a name="2538"><q-n>     2538  </q-n></a>	  STOP:<q-m>//THIS WORK</q-m>
<a name="2539"><q-n>     2539  </q-n></a>	<q-w>begin</q-w>
<a name="2540"><q-n>     2540  </q-n></a>		<q-w>if</q-w>(  count_receive_data != DATA_CONFIG_REG[13:2])
<a name="2541"><q-n>     2541  </q-n></a>		<q-w>begin</q-w>
<a name="2542"><q-n>     2542  </q-n></a>			next_state_rx =   STOP;
<a name="2543"><q-n>     2543  </q-n></a>		<q-w>end</q-w>
<a name="2544"><q-n>     2544  </q-n></a>		<q-w>else</q-w>
<a name="2545"><q-n>     2545  </q-n></a>		<q-w>begin</q-w>
<a name="2546"><q-n>     2546  </q-n></a>			next_state_rx =   IDLE;
<a name="2547"><q-n>     2547  </q-n></a>		<q-w>end</q-w>
<a name="2548"><q-n>     2548  </q-n></a>	<q-w>end</q-w>
<a name="2549"><q-n>     2549  </q-n></a>	<q-w>default</q-w>:
<a name="2550"><q-n>     2550  </q-n></a>	<q-w>begin</q-w>
<a name="2551"><q-n>     2551  </q-n></a>			next_state_rx =   IDLE;
<a name="2552"><q-n>     2552  </q-n></a>	<q-w>end</q-w>
<a name="2553"><q-n>     2553  </q-n></a>	<q-w>endcase</q-w>
<a name="2554"><q-n>     2554  </q-n></a>
<a name="2555"><q-n>     2555  </q-n></a>
<a name="2556"><q-n>     2556  </q-n></a><q-w>end</q-w>
<a name="2557"><q-n>     2557  </q-n></a>
<a name="2558"><q-n>     2558  </q-n></a>
<a name="2559"><q-n>     2559  </q-n></a>
<a name="2560"><q-n>     2560  </q-n></a><q-m>//SEQUENTIAL   </q-m>
<a name="2561"><q-n>     2561  </q-n></a><q-w>always</q-w>@(<q-a>posedge</q-w> PCLK)
<a name="2562"><q-n>     2562  </q-n></a><q-w>begin</q-w>
<a name="2563"><q-n>     2563  </q-n></a>
<a name="2564"><q-n>     2564  </q-n></a>	<q-m>//RESET SYNC</q-m>
<a name="2565"><q-n>     2565  </q-n></a>	<q-w>if</q-w>(!PRESETn)
<a name="2566"><q-n>     2566  </q-n></a>	<q-w>begin</q-w>
<a name="2567"><q-n>     2567  </q-n></a>		<q-m>//SIGNALS MUST BE RESETED</q-m>
<a name="2568"><q-n>     2568  </q-n></a>		  count_receive_data &lt;= 12'd0;
<a name="2569"><q-n>     2569  </q-n></a>		state_rx &lt;=   IDLE;	
<a name="2570"><q-n>     2570  </q-n></a>		SDA_OUT_RX&lt;= 1'b0;
<a name="2571"><q-n>     2571  </q-n></a>		fifo_rx_wr_en &lt;= 1'b0;
<a name="2572"><q-n>     2572  </q-n></a>		count_rx &lt;= 2'd0;
<a name="2573"><q-n>     2573  </q-n></a>		BR_CLK_O_RX &lt;= 1'b0;	
<a name="2574"><q-n>     2574  </q-n></a>	<q-w>end</q-w>
<a name="2575"><q-n>     2575  </q-n></a>	<q-w>else</q-w> 
<a name="2576"><q-n>     2576  </q-n></a>	<q-w>begin</q-w>
<a name="2577"><q-n>     2577  </q-n></a>		
<a name="2578"><q-n>     2578  </q-n></a>		<q-m>// SEQUENTIAL FUN START</q-m>
<a name="2579"><q-n>     2579  </q-n></a>		state_rx &lt;= next_state_rx;
<a name="2580"><q-n>     2580  </q-n></a>
<a name="2581"><q-n>     2581  </q-n></a>		<q-w>case</q-w>(state_rx)
<a name="2582"><q-n>     2582  </q-n></a>		  IDLE:
<a name="2583"><q-n>     2583  </q-n></a>		<q-w>begin</q-w>
<a name="2584"><q-n>     2584  </q-n></a>
<a name="2585"><q-n>     2585  </q-n></a>
<a name="2586"><q-n>     2586  </q-n></a>
<a name="2587"><q-n>     2587  </q-n></a>			<q-w>if</q-w>(((fifo_rx_f_full == 1'b0 &amp;&amp; fifo_rx_f_empty == 1'b0) || (fifo_rx_f_full == 1'b0 &amp;&amp; fifo_rx_f_empty == 1'b1)) &amp;&amp; DATA_CONFIG_REG[1] == 1'b1)
<a name="2588"><q-n>     2588  </q-n></a>			<q-w>begin</q-w>
<a name="2589"><q-n>     2589  </q-n></a>
<a name="2590"><q-n>     2590  </q-n></a>				  SDA_OUT_RX&lt;= SDA;
<a name="2591"><q-n>     2591  </q-n></a>				  BR_CLK_O_RX&lt;=SCL;
<a name="2592"><q-n>     2592  </q-n></a>				  count_receive_data &lt;=   count_receive_data + 12'd1;
<a name="2593"><q-n>     2593  </q-n></a>			<q-w>end</q-w>
<a name="2594"><q-n>     2594  </q-n></a>			<q-w>else</q-w>
<a name="2595"><q-n>     2595  </q-n></a>			<q-w>begin</q-w>
<a name="2596"><q-n>     2596  </q-n></a>				  SDA_OUT_RX&lt;= SDA_OUT_RX;
<a name="2597"><q-n>     2597  </q-n></a>				  BR_CLK_O_RX&lt;=BR_CLK_O_RX;
<a name="2598"><q-n>     2598  </q-n></a>				  count_receive_data &lt;=   count_receive_data;		
<a name="2599"><q-n>     2599  </q-n></a>			<q-w>end</q-w>
<a name="2600"><q-n>     2600  </q-n></a>	
<a name="2601"><q-n>     2601  </q-n></a>		<q-w>end</q-w>
<a name="2602"><q-n>     2602  </q-n></a>		  START:
<a name="2603"><q-n>     2603  </q-n></a>		<q-w>begin</q-w>
<a name="2604"><q-n>     2604  </q-n></a>
<a name="2605"><q-n>     2605  </q-n></a>			<q-w>if</q-w>(  count_receive_data &lt; DATA_CONFIG_REG[13:2])
<a name="2606"><q-n>     2606  </q-n></a>			<q-w>begin</q-w>
<a name="2607"><q-n>     2607  </q-n></a>				  count_receive_data &lt;=   count_receive_data + 12'd1;
<a name="2608"><q-n>     2608  </q-n></a>			<q-w>end</q-w>
<a name="2609"><q-n>     2609  </q-n></a>			<q-w>else</q-w>
<a name="2610"><q-n>     2610  </q-n></a>			<q-w>begin</q-w>
<a name="2611"><q-n>     2611  </q-n></a>				  count_receive_data &lt;= 12'd0;
<a name="2612"><q-n>     2612  </q-n></a>			<q-w>end</q-w>
<a name="2613"><q-n>     2613  </q-n></a>
<a name="2614"><q-n>     2614  </q-n></a>			<q-w>if</q-w>(  count_receive_data &gt;= DATA_CONFIG_REG[13:2]/12'd4 &amp;&amp;   count_receive_data &lt; (DATA_CONFIG_REG[13:2]-(DATA_CONFIG_REG[13:2]/12'd4))-12'd1)
<a name="2615"><q-n>     2615  </q-n></a>			<q-w>begin</q-w>
<a name="2616"><q-n>     2616  </q-n></a>				fifo_rx_data_in[0]&lt;= SDA;
<a name="2617"><q-n>     2617  </q-n></a>				fifo_rx_data_in[1]&lt;= SCL;			
<a name="2618"><q-n>     2618  </q-n></a>			<q-w>end</q-w>
<a name="2619"><q-n>     2619  </q-n></a>
<a name="2620"><q-n>     2620  </q-n></a>		<q-w>end</q-w>
<a name="2621"><q-n>     2621  </q-n></a>		  CONTROLIN_1:
<a name="2622"><q-n>     2622  </q-n></a>		<q-w>begin</q-w>
<a name="2623"><q-n>     2623  </q-n></a>
<a name="2624"><q-n>     2624  </q-n></a>			<q-w>if</q-w>(  count_receive_data &lt; DATA_CONFIG_REG[13:2])
<a name="2625"><q-n>     2625  </q-n></a>			<q-w>begin</q-w>
<a name="2626"><q-n>     2626  </q-n></a>				  count_receive_data &lt;=   count_receive_data + 12'd1;
<a name="2627"><q-n>     2627  </q-n></a>			<q-w>end</q-w>
<a name="2628"><q-n>     2628  </q-n></a>			<q-w>else</q-w>
<a name="2629"><q-n>     2629  </q-n></a>			<q-w>begin</q-w>
<a name="2630"><q-n>     2630  </q-n></a>				  count_receive_data &lt;= 12'd0;
<a name="2631"><q-n>     2631  </q-n></a>			<q-w>end</q-w>
<a name="2632"><q-n>     2632  </q-n></a>
<a name="2633"><q-n>     2633  </q-n></a>			<q-w>if</q-w>(SCL == 1'b1 &amp;&amp;   count_receive_data &gt;= DATA_CONFIG_REG[13:2]/12'd4 &amp;&amp;   count_receive_data &lt; (DATA_CONFIG_REG[13:2]-(DATA_CONFIG_REG[13:2]/12'd4))-12'd1)
<a name="2634"><q-n>     2634  </q-n></a>			<q-w>begin</q-w>
<a name="2635"><q-n>     2635  </q-n></a>				fifo_rx_data_in[0]&lt;= SDA;			
<a name="2636"><q-n>     2636  </q-n></a>			<q-w>end</q-w>
<a name="2637"><q-n>     2637  </q-n></a>
<a name="2638"><q-n>     2638  </q-n></a>		<q-w>end</q-w>		
<a name="2639"><q-n>     2639  </q-n></a>		  CONTROLIN_2:
<a name="2640"><q-n>     2640  </q-n></a>		<q-w>begin</q-w>
<a name="2641"><q-n>     2641  </q-n></a>	
<a name="2642"><q-n>     2642  </q-n></a>			<q-w>if</q-w>(  count_receive_data &lt; DATA_CONFIG_REG[13:2])
<a name="2643"><q-n>     2643  </q-n></a>			<q-w>begin</q-w>
<a name="2644"><q-n>     2644  </q-n></a>				  count_receive_data &lt;=   count_receive_data + 12'd1;
<a name="2645"><q-n>     2645  </q-n></a>			<q-w>end</q-w>
<a name="2646"><q-n>     2646  </q-n></a>			<q-w>else</q-w>
<a name="2647"><q-n>     2647  </q-n></a>			<q-w>begin</q-w>
<a name="2648"><q-n>     2648  </q-n></a>				  count_receive_data &lt;= 12'd0;
<a name="2649"><q-n>     2649  </q-n></a>			<q-w>end</q-w>
<a name="2650"><q-n>     2650  </q-n></a>
<a name="2651"><q-n>     2651  </q-n></a>			<q-w>if</q-w>(SCL == 1'b1 &amp;&amp;   count_receive_data &gt;= DATA_CONFIG_REG[13:2]/12'd4 &amp;&amp;   count_receive_data &lt; (DATA_CONFIG_REG[13:2]-(DATA_CONFIG_REG[13:2]/12'd4))-12'd1)
<a name="2652"><q-n>     2652  </q-n></a>			<q-w>begin</q-w>
<a name="2653"><q-n>     2653  </q-n></a>				fifo_rx_data_in[1]&lt;= SDA;			
<a name="2654"><q-n>     2654  </q-n></a>			<q-w>end</q-w>
<a name="2655"><q-n>     2655  </q-n></a>				
<a name="2656"><q-n>     2656  </q-n></a>		<q-w>end</q-w>
<a name="2657"><q-n>     2657  </q-n></a>		  CONTROLIN_3:
<a name="2658"><q-n>     2658  </q-n></a>		<q-w>begin</q-w>
<a name="2659"><q-n>     2659  </q-n></a>
<a name="2660"><q-n>     2660  </q-n></a>			<q-w>if</q-w>(  count_receive_data &lt; DATA_CONFIG_REG[13:2])
<a name="2661"><q-n>     2661  </q-n></a>			<q-w>begin</q-w>
<a name="2662"><q-n>     2662  </q-n></a>				  count_receive_data &lt;=   count_receive_data + 12'd1;
<a name="2663"><q-n>     2663  </q-n></a>			<q-w>end</q-w>
<a name="2664"><q-n>     2664  </q-n></a>			<q-w>else</q-w>
<a name="2665"><q-n>     2665  </q-n></a>			<q-w>begin</q-w>
<a name="2666"><q-n>     2666  </q-n></a>				  count_receive_data &lt;= 12'd0;
<a name="2667"><q-n>     2667  </q-n></a>			<q-w>end</q-w>
<a name="2668"><q-n>     2668  </q-n></a>
<a name="2669"><q-n>     2669  </q-n></a>
<a name="2670"><q-n>     2670  </q-n></a>			<q-w>if</q-w>(SCL == 1'b1 &amp;&amp;   count_receive_data &gt;= DATA_CONFIG_REG[13:2]/12'd4 &amp;&amp;   count_receive_data &lt; (DATA_CONFIG_REG[13:2]-(DATA_CONFIG_REG[13:2]/12'd4))-12'd1)
<a name="2671"><q-n>     2671  </q-n></a>			<q-w>begin</q-w>
<a name="2672"><q-n>     2672  </q-n></a>				fifo_rx_data_in[2]&lt;= SDA;			
<a name="2673"><q-n>     2673  </q-n></a>			<q-w>end</q-w>
<a name="2674"><q-n>     2674  </q-n></a>
<a name="2675"><q-n>     2675  </q-n></a>		
<a name="2676"><q-n>     2676  </q-n></a>		<q-w>end</q-w>
<a name="2677"><q-n>     2677  </q-n></a>		  CONTROLIN_4:
<a name="2678"><q-n>     2678  </q-n></a>		<q-w>begin</q-w>
<a name="2679"><q-n>     2679  </q-n></a>	
<a name="2680"><q-n>     2680  </q-n></a>			<q-w>if</q-w>(  count_receive_data &lt; DATA_CONFIG_REG[13:2])
<a name="2681"><q-n>     2681  </q-n></a>			<q-w>begin</q-w>
<a name="2682"><q-n>     2682  </q-n></a>				  count_receive_data &lt;=   count_receive_data + 12'd1;
<a name="2683"><q-n>     2683  </q-n></a>			<q-w>end</q-w>
<a name="2684"><q-n>     2684  </q-n></a>			<q-w>else</q-w>
<a name="2685"><q-n>     2685  </q-n></a>			<q-w>begin</q-w>
<a name="2686"><q-n>     2686  </q-n></a>				  count_receive_data &lt;= 12'd0;
<a name="2687"><q-n>     2687  </q-n></a>			<q-w>end</q-w>
<a name="2688"><q-n>     2688  </q-n></a>
<a name="2689"><q-n>     2689  </q-n></a>			<q-w>if</q-w>(SCL == 1'b1 &amp;&amp;   count_receive_data &gt;= DATA_CONFIG_REG[13:2]/12'd4 &amp;&amp;   count_receive_data &lt; (DATA_CONFIG_REG[13:2]-(DATA_CONFIG_REG[13:2]/12'd4))-12'd1)
<a name="2690"><q-n>     2690  </q-n></a>			<q-w>begin</q-w>
<a name="2691"><q-n>     2691  </q-n></a>				fifo_rx_data_in[3]&lt;= SDA;			
<a name="2692"><q-n>     2692  </q-n></a>			<q-w>end</q-w>
<a name="2693"><q-n>     2693  </q-n></a>				
<a name="2694"><q-n>     2694  </q-n></a>		<q-w>end</q-w>
<a name="2695"><q-n>     2695  </q-n></a>		  CONTROLIN_5:
<a name="2696"><q-n>     2696  </q-n></a>		<q-w>begin</q-w>
<a name="2697"><q-n>     2697  </q-n></a>
<a name="2698"><q-n>     2698  </q-n></a>			
<a name="2699"><q-n>     2699  </q-n></a>			<q-w>if</q-w>(  count_receive_data &lt; DATA_CONFIG_REG[13:2])
<a name="2700"><q-n>     2700  </q-n></a>			<q-w>begin</q-w>
<a name="2701"><q-n>     2701  </q-n></a>				  count_receive_data &lt;=   count_receive_data + 12'd1;
<a name="2702"><q-n>     2702  </q-n></a>			<q-w>end</q-w>
<a name="2703"><q-n>     2703  </q-n></a>			<q-w>else</q-w>
<a name="2704"><q-n>     2704  </q-n></a>			<q-w>begin</q-w>
<a name="2705"><q-n>     2705  </q-n></a>				  count_receive_data &lt;= 12'd0;
<a name="2706"><q-n>     2706  </q-n></a>			<q-w>end</q-w>
<a name="2707"><q-n>     2707  </q-n></a>
<a name="2708"><q-n>     2708  </q-n></a>			<q-w>if</q-w>(SCL == 1'b1 &amp;&amp;   count_receive_data &gt;= DATA_CONFIG_REG[13:2]/12'd4 &amp;&amp;   count_receive_data &lt; (DATA_CONFIG_REG[13:2]-(DATA_CONFIG_REG[13:2]/12'd4))-12'd1)
<a name="2709"><q-n>     2709  </q-n></a>			<q-w>begin</q-w>
<a name="2710"><q-n>     2710  </q-n></a>					fifo_rx_data_in[4]&lt;= SDA;			
<a name="2711"><q-n>     2711  </q-n></a>			<q-w>end</q-w>
<a name="2712"><q-n>     2712  </q-n></a>		
<a name="2713"><q-n>     2713  </q-n></a>
<a name="2714"><q-n>     2714  </q-n></a>		<q-w>end</q-w>
<a name="2715"><q-n>     2715  </q-n></a>		  CONTROLIN_6:
<a name="2716"><q-n>     2716  </q-n></a>		<q-w>begin</q-w>
<a name="2717"><q-n>     2717  </q-n></a>				<q-w>if</q-w>(  count_receive_data &lt; DATA_CONFIG_REG[13:2])
<a name="2718"><q-n>     2718  </q-n></a>				<q-w>begin</q-w>
<a name="2719"><q-n>     2719  </q-n></a>					  count_receive_data &lt;=   count_receive_data + 12'd1;
<a name="2720"><q-n>     2720  </q-n></a>				<q-w>end</q-w>
<a name="2721"><q-n>     2721  </q-n></a>				<q-w>else</q-w>
<a name="2722"><q-n>     2722  </q-n></a>				<q-w>begin</q-w>
<a name="2723"><q-n>     2723  </q-n></a>					  count_receive_data &lt;= 12'd0;
<a name="2724"><q-n>     2724  </q-n></a>				<q-w>end</q-w>
<a name="2725"><q-n>     2725  </q-n></a>
<a name="2726"><q-n>     2726  </q-n></a>				<q-w>if</q-w>(SCL == 1'b1 &amp;&amp;   count_receive_data &gt;= DATA_CONFIG_REG[13:2]/12'd4 &amp;&amp;   count_receive_data &lt; (DATA_CONFIG_REG[13:2]-(DATA_CONFIG_REG[13:2]/12'd4))-12'd1)
<a name="2727"><q-n>     2727  </q-n></a>				<q-w>begin</q-w>
<a name="2728"><q-n>     2728  </q-n></a>					fifo_rx_data_in[5]&lt;= SDA;			
<a name="2729"><q-n>     2729  </q-n></a>				<q-w>end</q-w>		
<a name="2730"><q-n>     2730  </q-n></a>		<q-w>end</q-w>
<a name="2731"><q-n>     2731  </q-n></a>
<a name="2732"><q-n>     2732  </q-n></a>		  CONTROLIN_7:
<a name="2733"><q-n>     2733  </q-n></a>		<q-w>begin</q-w>
<a name="2734"><q-n>     2734  </q-n></a>
<a name="2735"><q-n>     2735  </q-n></a>			<q-w>if</q-w>(  count_receive_data &lt; DATA_CONFIG_REG[13:2])
<a name="2736"><q-n>     2736  </q-n></a>			<q-w>begin</q-w>
<a name="2737"><q-n>     2737  </q-n></a>				  count_receive_data &lt;=   count_receive_data + 12'd1;
<a name="2738"><q-n>     2738  </q-n></a>			<q-w>end</q-w>
<a name="2739"><q-n>     2739  </q-n></a>			<q-w>else</q-w>
<a name="2740"><q-n>     2740  </q-n></a>			<q-w>begin</q-w>
<a name="2741"><q-n>     2741  </q-n></a>				  count_receive_data &lt;= 12'd0;
<a name="2742"><q-n>     2742  </q-n></a>			<q-w>end</q-w>
<a name="2743"><q-n>     2743  </q-n></a>
<a name="2744"><q-n>     2744  </q-n></a>			<q-w>if</q-w>(SCL == 1'b1 &amp;&amp;   count_receive_data &gt;= DATA_CONFIG_REG[13:2]/12'd4 &amp;&amp;   count_receive_data &lt; (DATA_CONFIG_REG[13:2]-(DATA_CONFIG_REG[13:2]/12'd4))-12'd1)
<a name="2745"><q-n>     2745  </q-n></a>			<q-w>begin</q-w>
<a name="2746"><q-n>     2746  </q-n></a>				fifo_rx_data_in[6]&lt;= SDA;			
<a name="2747"><q-n>     2747  </q-n></a>			<q-w>end</q-w>
<a name="2748"><q-n>     2748  </q-n></a>		<q-w>end</q-w>
<a name="2749"><q-n>     2749  </q-n></a>		  CONTROLIN_8:
<a name="2750"><q-n>     2750  </q-n></a>		<q-w>begin</q-w>
<a name="2751"><q-n>     2751  </q-n></a>
<a name="2752"><q-n>     2752  </q-n></a>
<a name="2753"><q-n>     2753  </q-n></a>			<q-w>if</q-w>(  count_receive_data &lt; DATA_CONFIG_REG[13:2])
<a name="2754"><q-n>     2754  </q-n></a>			<q-w>begin</q-w>
<a name="2755"><q-n>     2755  </q-n></a>				  count_receive_data &lt;=   count_receive_data + 12'd1;
<a name="2756"><q-n>     2756  </q-n></a>			<q-w>end</q-w>
<a name="2757"><q-n>     2757  </q-n></a>			<q-w>else</q-w>
<a name="2758"><q-n>     2758  </q-n></a>			<q-w>begin</q-w>
<a name="2759"><q-n>     2759  </q-n></a>				  count_receive_data &lt;= 12'd0;
<a name="2760"><q-n>     2760  </q-n></a>			<q-w>end</q-w>
<a name="2761"><q-n>     2761  </q-n></a>
<a name="2762"><q-n>     2762  </q-n></a>			<q-w>if</q-w>(SCL == 1'b1 &amp;&amp;   count_receive_data &gt;= DATA_CONFIG_REG[13:2]/12'd4 &amp;&amp;   count_receive_data &lt; (DATA_CONFIG_REG[13:2]-(DATA_CONFIG_REG[13:2]/12'd4))-12'd1)
<a name="2763"><q-n>     2763  </q-n></a>			<q-w>begin</q-w>
<a name="2764"><q-n>     2764  </q-n></a>				fifo_rx_data_in[7]&lt;= SDA;			
<a name="2765"><q-n>     2765  </q-n></a>			<q-w>end</q-w>
<a name="2766"><q-n>     2766  </q-n></a>	
<a name="2767"><q-n>     2767  </q-n></a>
<a name="2768"><q-n>     2768  </q-n></a>				
<a name="2769"><q-n>     2769  </q-n></a>		<q-w>end</q-w>
<a name="2770"><q-n>     2770  </q-n></a>		  RESPONSE_CIN:
<a name="2771"><q-n>     2771  </q-n></a>		<q-w>begin</q-w>
<a name="2772"><q-n>     2772  </q-n></a>
<a name="2773"><q-n>     2773  </q-n></a>			<q-w>if</q-w>(  count_receive_data &lt; DATA_CONFIG_REG[13:2])
<a name="2774"><q-n>     2774  </q-n></a>			<q-w>begin</q-w>
<a name="2775"><q-n>     2775  </q-n></a>				  count_receive_data &lt;=   count_receive_data + 12'd1;
<a name="2776"><q-n>     2776  </q-n></a>			<q-w>end</q-w>
<a name="2777"><q-n>     2777  </q-n></a>			<q-w>else</q-w>
<a name="2778"><q-n>     2778  </q-n></a>			<q-w>begin</q-w>
<a name="2779"><q-n>     2779  </q-n></a>				  count_receive_data &lt;= 12'd0;
<a name="2780"><q-n>     2780  </q-n></a>			<q-w>end</q-w>
<a name="2781"><q-n>     2781  </q-n></a>
<a name="2782"><q-n>     2782  </q-n></a>		<q-w>end</q-w>
<a name="2783"><q-n>     2783  </q-n></a>		  ADDRESS_1:
<a name="2784"><q-n>     2784  </q-n></a>		<q-w>begin</q-w>
<a name="2785"><q-n>     2785  </q-n></a>
<a name="2786"><q-n>     2786  </q-n></a>
<a name="2787"><q-n>     2787  </q-n></a>			<q-w>if</q-w>(  count_receive_data &lt; DATA_CONFIG_REG[13:2])
<a name="2788"><q-n>     2788  </q-n></a>			<q-w>begin</q-w>
<a name="2789"><q-n>     2789  </q-n></a>				  count_receive_data &lt;=   count_receive_data + 12'd1;
<a name="2790"><q-n>     2790  </q-n></a>			<q-w>end</q-w>
<a name="2791"><q-n>     2791  </q-n></a>			<q-w>else</q-w>
<a name="2792"><q-n>     2792  </q-n></a>			<q-w>begin</q-w>
<a name="2793"><q-n>     2793  </q-n></a>				  count_receive_data &lt;= 12'd0;
<a name="2794"><q-n>     2794  </q-n></a>			<q-w>end</q-w>
<a name="2795"><q-n>     2795  </q-n></a>
<a name="2796"><q-n>     2796  </q-n></a>			<q-w>if</q-w>(SCL == 1'b1 &amp;&amp;   count_receive_data &gt;= DATA_CONFIG_REG[13:2]/12'd4 &amp;&amp;   count_receive_data &lt; (DATA_CONFIG_REG[13:2]-(DATA_CONFIG_REG[13:2]/12'd4))-12'd1)
<a name="2797"><q-n>     2797  </q-n></a>			<q-w>begin</q-w>
<a name="2798"><q-n>     2798  </q-n></a>				fifo_rx_data_in[8]&lt;= SDA;			
<a name="2799"><q-n>     2799  </q-n></a>			<q-w>end</q-w>
<a name="2800"><q-n>     2800  </q-n></a>	
<a name="2801"><q-n>     2801  </q-n></a>				
<a name="2802"><q-n>     2802  </q-n></a>		<q-w>end</q-w>		
<a name="2803"><q-n>     2803  </q-n></a>		  ADDRESS_2:
<a name="2804"><q-n>     2804  </q-n></a>		<q-w>begin</q-w>
<a name="2805"><q-n>     2805  </q-n></a>
<a name="2806"><q-n>     2806  </q-n></a>
<a name="2807"><q-n>     2807  </q-n></a>			<q-w>if</q-w>(  count_receive_data &lt; DATA_CONFIG_REG[13:2])
<a name="2808"><q-n>     2808  </q-n></a>			<q-w>begin</q-w>
<a name="2809"><q-n>     2809  </q-n></a>				  count_receive_data &lt;=   count_receive_data + 12'd1;
<a name="2810"><q-n>     2810  </q-n></a>			<q-w>end</q-w>
<a name="2811"><q-n>     2811  </q-n></a>			<q-w>else</q-w>
<a name="2812"><q-n>     2812  </q-n></a>			<q-w>begin</q-w>
<a name="2813"><q-n>     2813  </q-n></a>				  count_receive_data &lt;= 12'd0;
<a name="2814"><q-n>     2814  </q-n></a>			<q-w>end</q-w>
<a name="2815"><q-n>     2815  </q-n></a>
<a name="2816"><q-n>     2816  </q-n></a>			<q-w>if</q-w>(SCL == 1'b1 &amp;&amp;   count_receive_data &gt;= DATA_CONFIG_REG[13:2]/12'd4 &amp;&amp;   count_receive_data &lt; (DATA_CONFIG_REG[13:2]-(DATA_CONFIG_REG[13:2]/12'd4))-12'd1)
<a name="2817"><q-n>     2817  </q-n></a>			<q-w>begin</q-w>
<a name="2818"><q-n>     2818  </q-n></a>				fifo_rx_data_in[9]&lt;= SDA;			
<a name="2819"><q-n>     2819  </q-n></a>			<q-w>end</q-w>
<a name="2820"><q-n>     2820  </q-n></a>	
<a name="2821"><q-n>     2821  </q-n></a>
<a name="2822"><q-n>     2822  </q-n></a>		<q-w>end</q-w>
<a name="2823"><q-n>     2823  </q-n></a>		  ADDRESS_3:
<a name="2824"><q-n>     2824  </q-n></a>		<q-w>begin</q-w>
<a name="2825"><q-n>     2825  </q-n></a>
<a name="2826"><q-n>     2826  </q-n></a>
<a name="2827"><q-n>     2827  </q-n></a>			<q-w>if</q-w>(  count_receive_data &lt; DATA_CONFIG_REG[13:2])
<a name="2828"><q-n>     2828  </q-n></a>			<q-w>begin</q-w>
<a name="2829"><q-n>     2829  </q-n></a>				  count_receive_data &lt;=   count_receive_data + 12'd1;
<a name="2830"><q-n>     2830  </q-n></a>			<q-w>end</q-w>
<a name="2831"><q-n>     2831  </q-n></a>			<q-w>else</q-w>
<a name="2832"><q-n>     2832  </q-n></a>			<q-w>begin</q-w>
<a name="2833"><q-n>     2833  </q-n></a>				  count_receive_data &lt;= 12'd0;
<a name="2834"><q-n>     2834  </q-n></a>			<q-w>end</q-w>
<a name="2835"><q-n>     2835  </q-n></a>
<a name="2836"><q-n>     2836  </q-n></a>			<q-w>if</q-w>(SCL == 1'b1 &amp;&amp;   count_receive_data &gt;= DATA_CONFIG_REG[13:2]/12'd4 &amp;&amp;   count_receive_data &lt; (DATA_CONFIG_REG[13:2]-(DATA_CONFIG_REG[13:2]/12'd4))-12'd1)
<a name="2837"><q-n>     2837  </q-n></a>			<q-w>begin</q-w>
<a name="2838"><q-n>     2838  </q-n></a>				fifo_rx_data_in[10]&lt;= SDA;			
<a name="2839"><q-n>     2839  </q-n></a>			<q-w>end</q-w>
<a name="2840"><q-n>     2840  </q-n></a>	
<a name="2841"><q-n>     2841  </q-n></a>	
<a name="2842"><q-n>     2842  </q-n></a>
<a name="2843"><q-n>     2843  </q-n></a>		<q-w>end</q-w>
<a name="2844"><q-n>     2844  </q-n></a>		  ADDRESS_4:
<a name="2845"><q-n>     2845  </q-n></a>		<q-w>begin</q-w>
<a name="2846"><q-n>     2846  </q-n></a>
<a name="2847"><q-n>     2847  </q-n></a>
<a name="2848"><q-n>     2848  </q-n></a>			<q-w>if</q-w>(  count_receive_data &lt; DATA_CONFIG_REG[13:2])
<a name="2849"><q-n>     2849  </q-n></a>			<q-w>begin</q-w>
<a name="2850"><q-n>     2850  </q-n></a>				  count_receive_data &lt;=   count_receive_data + 12'd1;
<a name="2851"><q-n>     2851  </q-n></a>			<q-w>end</q-w>
<a name="2852"><q-n>     2852  </q-n></a>			<q-w>else</q-w>
<a name="2853"><q-n>     2853  </q-n></a>			<q-w>begin</q-w>
<a name="2854"><q-n>     2854  </q-n></a>				  count_receive_data &lt;= 12'd0;
<a name="2855"><q-n>     2855  </q-n></a>			<q-w>end</q-w>
<a name="2856"><q-n>     2856  </q-n></a>
<a name="2857"><q-n>     2857  </q-n></a>			<q-w>if</q-w>(SCL == 1'b1 &amp;&amp;   count_receive_data &gt;= DATA_CONFIG_REG[13:2]/12'd4 &amp;&amp;   count_receive_data &lt; (DATA_CONFIG_REG[13:2]-(DATA_CONFIG_REG[13:2]/12'd4))-12'd1)
<a name="2858"><q-n>     2858  </q-n></a>			<q-w>begin</q-w>
<a name="2859"><q-n>     2859  </q-n></a>				fifo_rx_data_in[11]&lt;= SDA;			
<a name="2860"><q-n>     2860  </q-n></a>			<q-w>end</q-w>
<a name="2861"><q-n>     2861  </q-n></a>	
<a name="2862"><q-n>     2862  </q-n></a>		<q-w>end</q-w>
<a name="2863"><q-n>     2863  </q-n></a>		  ADDRESS_5:
<a name="2864"><q-n>     2864  </q-n></a>		<q-w>begin</q-w>
<a name="2865"><q-n>     2865  </q-n></a>
<a name="2866"><q-n>     2866  </q-n></a>
<a name="2867"><q-n>     2867  </q-n></a>				
<a name="2868"><q-n>     2868  </q-n></a>			<q-w>if</q-w>(  count_receive_data &lt; DATA_CONFIG_REG[13:2])
<a name="2869"><q-n>     2869  </q-n></a>			<q-w>begin</q-w>
<a name="2870"><q-n>     2870  </q-n></a>				  count_receive_data &lt;=   count_receive_data + 12'd1;
<a name="2871"><q-n>     2871  </q-n></a>			<q-w>end</q-w>
<a name="2872"><q-n>     2872  </q-n></a>			<q-w>else</q-w>
<a name="2873"><q-n>     2873  </q-n></a>			<q-w>begin</q-w>
<a name="2874"><q-n>     2874  </q-n></a>				  count_receive_data &lt;= 12'd0;
<a name="2875"><q-n>     2875  </q-n></a>			<q-w>end</q-w>
<a name="2876"><q-n>     2876  </q-n></a>
<a name="2877"><q-n>     2877  </q-n></a>			<q-w>if</q-w>(SCL == 1'b1 &amp;&amp;   count_receive_data &gt;= DATA_CONFIG_REG[13:2]/12'd4 &amp;&amp;   count_receive_data &lt; (DATA_CONFIG_REG[13:2]-(DATA_CONFIG_REG[13:2]/12'd4))-12'd1)
<a name="2878"><q-n>     2878  </q-n></a>			<q-w>begin</q-w>
<a name="2879"><q-n>     2879  </q-n></a>				fifo_rx_data_in[12]&lt;= SDA;			
<a name="2880"><q-n>     2880  </q-n></a>			<q-w>end</q-w>
<a name="2881"><q-n>     2881  </q-n></a>
<a name="2882"><q-n>     2882  </q-n></a>					
<a name="2883"><q-n>     2883  </q-n></a>		<q-w>end</q-w>
<a name="2884"><q-n>     2884  </q-n></a>		  ADDRESS_6:
<a name="2885"><q-n>     2885  </q-n></a>		<q-w>begin</q-w>
<a name="2886"><q-n>     2886  </q-n></a>
<a name="2887"><q-n>     2887  </q-n></a>			<q-w>if</q-w>(  count_receive_data &lt; DATA_CONFIG_REG[13:2])
<a name="2888"><q-n>     2888  </q-n></a>			<q-w>begin</q-w>
<a name="2889"><q-n>     2889  </q-n></a>				  count_receive_data &lt;=   count_receive_data + 12'd1;
<a name="2890"><q-n>     2890  </q-n></a>			<q-w>end</q-w>
<a name="2891"><q-n>     2891  </q-n></a>			<q-w>else</q-w>
<a name="2892"><q-n>     2892  </q-n></a>			<q-w>begin</q-w>
<a name="2893"><q-n>     2893  </q-n></a>				  count_receive_data &lt;= 12'd0;
<a name="2894"><q-n>     2894  </q-n></a>			<q-w>end</q-w>
<a name="2895"><q-n>     2895  </q-n></a>
<a name="2896"><q-n>     2896  </q-n></a>			<q-w>if</q-w>(SCL == 1'b1 &amp;&amp;   count_receive_data &gt;= DATA_CONFIG_REG[13:2]/12'd4 &amp;&amp;   count_receive_data &lt; (DATA_CONFIG_REG[13:2]-(DATA_CONFIG_REG[13:2]/12'd4))-12'd1)
<a name="2897"><q-n>     2897  </q-n></a>			<q-w>begin</q-w>
<a name="2898"><q-n>     2898  </q-n></a>				fifo_rx_data_in[13]&lt;= SDA;			
<a name="2899"><q-n>     2899  </q-n></a>			<q-w>end</q-w>
<a name="2900"><q-n>     2900  </q-n></a>	
<a name="2901"><q-n>     2901  </q-n></a>		<q-w>end</q-w>
<a name="2902"><q-n>     2902  </q-n></a>		  ADDRESS_7:
<a name="2903"><q-n>     2903  </q-n></a>		<q-w>begin</q-w>
<a name="2904"><q-n>     2904  </q-n></a>
<a name="2905"><q-n>     2905  </q-n></a>
<a name="2906"><q-n>     2906  </q-n></a>			<q-w>if</q-w>(  count_receive_data &lt; DATA_CONFIG_REG[13:2])
<a name="2907"><q-n>     2907  </q-n></a>			<q-w>begin</q-w>
<a name="2908"><q-n>     2908  </q-n></a>				  count_receive_data &lt;=   count_receive_data + 12'd1;
<a name="2909"><q-n>     2909  </q-n></a>			<q-w>end</q-w>
<a name="2910"><q-n>     2910  </q-n></a>			<q-w>else</q-w>
<a name="2911"><q-n>     2911  </q-n></a>			<q-w>begin</q-w>
<a name="2912"><q-n>     2912  </q-n></a>				  count_receive_data &lt;= 12'd0;
<a name="2913"><q-n>     2913  </q-n></a>			<q-w>end</q-w>
<a name="2914"><q-n>     2914  </q-n></a>
<a name="2915"><q-n>     2915  </q-n></a>			<q-w>if</q-w>(SCL == 1'b1 &amp;&amp;   count_receive_data &gt;= DATA_CONFIG_REG[13:2]/12'd4 &amp;&amp;   count_receive_data &lt; (DATA_CONFIG_REG[13:2]-(DATA_CONFIG_REG[13:2]/12'd4))-12'd1)
<a name="2916"><q-n>     2916  </q-n></a>			<q-w>begin</q-w>
<a name="2917"><q-n>     2917  </q-n></a>				fifo_rx_data_in[14]&lt;= SDA;			
<a name="2918"><q-n>     2918  </q-n></a>			<q-w>end</q-w>
<a name="2919"><q-n>     2919  </q-n></a>				
<a name="2920"><q-n>     2920  </q-n></a>		<q-w>end</q-w>
<a name="2921"><q-n>     2921  </q-n></a>		  ADDRESS_8:
<a name="2922"><q-n>     2922  </q-n></a>		<q-w>begin</q-w>
<a name="2923"><q-n>     2923  </q-n></a>
<a name="2924"><q-n>     2924  </q-n></a>
<a name="2925"><q-n>     2925  </q-n></a>			<q-w>if</q-w>(  count_receive_data &lt; DATA_CONFIG_REG[13:2])
<a name="2926"><q-n>     2926  </q-n></a>			<q-w>begin</q-w>
<a name="2927"><q-n>     2927  </q-n></a>				  count_receive_data &lt;=   count_receive_data + 12'd1;
<a name="2928"><q-n>     2928  </q-n></a>			<q-w>end</q-w>
<a name="2929"><q-n>     2929  </q-n></a>			<q-w>else</q-w>
<a name="2930"><q-n>     2930  </q-n></a>			<q-w>begin</q-w>
<a name="2931"><q-n>     2931  </q-n></a>				  count_receive_data &lt;= 12'd0;
<a name="2932"><q-n>     2932  </q-n></a>			<q-w>end</q-w>
<a name="2933"><q-n>     2933  </q-n></a>
<a name="2934"><q-n>     2934  </q-n></a>			<q-w>if</q-w>(SCL == 1'b1 &amp;&amp;   count_receive_data &gt;= DATA_CONFIG_REG[13:2]/12'd4 &amp;&amp;   count_receive_data &lt; (DATA_CONFIG_REG[13:2]-(DATA_CONFIG_REG[13:2]/12'd4))-12'd1)
<a name="2935"><q-n>     2935  </q-n></a>			<q-w>begin</q-w>
<a name="2936"><q-n>     2936  </q-n></a>				fifo_rx_data_in[15]&lt;= SDA;			
<a name="2937"><q-n>     2937  </q-n></a>			<q-w>end</q-w>
<a name="2938"><q-n>     2938  </q-n></a>
<a name="2939"><q-n>     2939  </q-n></a>				
<a name="2940"><q-n>     2940  </q-n></a>		<q-w>end</q-w>
<a name="2941"><q-n>     2941  </q-n></a>		  RESPONSE_ADDRESS:
<a name="2942"><q-n>     2942  </q-n></a>		<q-w>begin</q-w>
<a name="2943"><q-n>     2943  </q-n></a>
<a name="2944"><q-n>     2944  </q-n></a>			<q-w>if</q-w>(  count_receive_data &lt; DATA_CONFIG_REG[13:2])
<a name="2945"><q-n>     2945  </q-n></a>			<q-w>begin</q-w>
<a name="2946"><q-n>     2946  </q-n></a>				  count_receive_data &lt;=   count_receive_data + 12'd1;
<a name="2947"><q-n>     2947  </q-n></a>			<q-w>end</q-w>
<a name="2948"><q-n>     2948  </q-n></a>			<q-w>else</q-w>
<a name="2949"><q-n>     2949  </q-n></a>			<q-w>begin</q-w>
<a name="2950"><q-n>     2950  </q-n></a>				  count_receive_data &lt;= 12'd0;
<a name="2951"><q-n>     2951  </q-n></a>			<q-w>end</q-w>
<a name="2952"><q-n>     2952  </q-n></a>
<a name="2953"><q-n>     2953  </q-n></a>
<a name="2954"><q-n>     2954  </q-n></a>		<q-w>end</q-w>
<a name="2955"><q-n>     2955  </q-n></a>		  DATA0_1:
<a name="2956"><q-n>     2956  </q-n></a>		<q-w>begin</q-w>
<a name="2957"><q-n>     2957  </q-n></a>
<a name="2958"><q-n>     2958  </q-n></a>
<a name="2959"><q-n>     2959  </q-n></a>			<q-w>if</q-w>(  count_receive_data &lt; DATA_CONFIG_REG[13:2])
<a name="2960"><q-n>     2960  </q-n></a>			<q-w>begin</q-w>
<a name="2961"><q-n>     2961  </q-n></a>				  count_receive_data &lt;=   count_receive_data + 12'd1;
<a name="2962"><q-n>     2962  </q-n></a>			<q-w>end</q-w>
<a name="2963"><q-n>     2963  </q-n></a>			<q-w>else</q-w>
<a name="2964"><q-n>     2964  </q-n></a>			<q-w>begin</q-w>
<a name="2965"><q-n>     2965  </q-n></a>				  count_receive_data &lt;= 12'd0;
<a name="2966"><q-n>     2966  </q-n></a>			<q-w>end</q-w>
<a name="2967"><q-n>     2967  </q-n></a>
<a name="2968"><q-n>     2968  </q-n></a>			<q-w>if</q-w>(SCL == 1'b1 &amp;&amp;   count_receive_data &gt;= DATA_CONFIG_REG[13:2]/12'd4 &amp;&amp;   count_receive_data &lt; (DATA_CONFIG_REG[13:2]-(DATA_CONFIG_REG[13:2]/12'd4))-12'd1)
<a name="2969"><q-n>     2969  </q-n></a>			<q-w>begin</q-w>
<a name="2970"><q-n>     2970  </q-n></a>				fifo_rx_data_in[16]&lt;= SDA;			
<a name="2971"><q-n>     2971  </q-n></a>			<q-w>end</q-w>
<a name="2972"><q-n>     2972  </q-n></a>	
<a name="2973"><q-n>     2973  </q-n></a>
<a name="2974"><q-n>     2974  </q-n></a>				
<a name="2975"><q-n>     2975  </q-n></a>		<q-w>end</q-w>
<a name="2976"><q-n>     2976  </q-n></a>		  DATA0_2:
<a name="2977"><q-n>     2977  </q-n></a>		<q-w>begin</q-w>
<a name="2978"><q-n>     2978  </q-n></a>
<a name="2979"><q-n>     2979  </q-n></a>
<a name="2980"><q-n>     2980  </q-n></a>			<q-w>if</q-w>(  count_receive_data &lt; DATA_CONFIG_REG[13:2])
<a name="2981"><q-n>     2981  </q-n></a>			<q-w>begin</q-w>
<a name="2982"><q-n>     2982  </q-n></a>				  count_receive_data &lt;=   count_receive_data + 12'd1;
<a name="2983"><q-n>     2983  </q-n></a>			<q-w>end</q-w>
<a name="2984"><q-n>     2984  </q-n></a>			<q-w>else</q-w>
<a name="2985"><q-n>     2985  </q-n></a>			<q-w>begin</q-w>
<a name="2986"><q-n>     2986  </q-n></a>				  count_receive_data &lt;= 12'd0;
<a name="2987"><q-n>     2987  </q-n></a>			<q-w>end</q-w>
<a name="2988"><q-n>     2988  </q-n></a>
<a name="2989"><q-n>     2989  </q-n></a>			<q-w>if</q-w>(SCL == 1'b1 &amp;&amp;   count_receive_data &gt;= DATA_CONFIG_REG[13:2]/12'd4 &amp;&amp;   count_receive_data &lt; (DATA_CONFIG_REG[13:2]-(DATA_CONFIG_REG[13:2]/12'd4))-12'd1)
<a name="2990"><q-n>     2990  </q-n></a>			<q-w>begin</q-w>
<a name="2991"><q-n>     2991  </q-n></a>				fifo_rx_data_in[17]&lt;= SDA;			
<a name="2992"><q-n>     2992  </q-n></a>			<q-w>end</q-w>
<a name="2993"><q-n>     2993  </q-n></a>	
<a name="2994"><q-n>     2994  </q-n></a>				
<a name="2995"><q-n>     2995  </q-n></a>		<q-w>end</q-w>		
<a name="2996"><q-n>     2996  </q-n></a>		  DATA0_3:
<a name="2997"><q-n>     2997  </q-n></a>		<q-w>begin</q-w>
<a name="2998"><q-n>     2998  </q-n></a>
<a name="2999"><q-n>     2999  </q-n></a>			<q-w>if</q-w>(  count_receive_data &lt; DATA_CONFIG_REG[13:2])
<a name="3000"><q-n>     3000  </q-n></a>			<q-w>begin</q-w>
<a name="3001"><q-n>     3001  </q-n></a>				  count_receive_data &lt;=   count_receive_data + 12'd1;
<a name="3002"><q-n>     3002  </q-n></a>			<q-w>end</q-w>
<a name="3003"><q-n>     3003  </q-n></a>			<q-w>else</q-w>
<a name="3004"><q-n>     3004  </q-n></a>			<q-w>begin</q-w>
<a name="3005"><q-n>     3005  </q-n></a>				  count_receive_data &lt;= 12'd0;
<a name="3006"><q-n>     3006  </q-n></a>			<q-w>end</q-w>
<a name="3007"><q-n>     3007  </q-n></a>
<a name="3008"><q-n>     3008  </q-n></a>			<q-w>if</q-w>(SCL == 1'b1 &amp;&amp;   count_receive_data &gt;= DATA_CONFIG_REG[13:2]/12'd4 &amp;&amp;   count_receive_data &lt; (DATA_CONFIG_REG[13:2]-(DATA_CONFIG_REG[13:2]/12'd4))-12'd1)
<a name="3009"><q-n>     3009  </q-n></a>			<q-w>begin</q-w>
<a name="3010"><q-n>     3010  </q-n></a>				fifo_rx_data_in[18]&lt;= SDA;			
<a name="3011"><q-n>     3011  </q-n></a>			<q-w>end</q-w>
<a name="3012"><q-n>     3012  </q-n></a>				
<a name="3013"><q-n>     3013  </q-n></a>		<q-w>end</q-w>
<a name="3014"><q-n>     3014  </q-n></a>		  DATA0_4:
<a name="3015"><q-n>     3015  </q-n></a>		<q-w>begin</q-w>
<a name="3016"><q-n>     3016  </q-n></a>
<a name="3017"><q-n>     3017  </q-n></a>
<a name="3018"><q-n>     3018  </q-n></a>
<a name="3019"><q-n>     3019  </q-n></a>			<q-w>if</q-w>(  count_receive_data &lt; DATA_CONFIG_REG[13:2])
<a name="3020"><q-n>     3020  </q-n></a>			<q-w>begin</q-w>
<a name="3021"><q-n>     3021  </q-n></a>				  count_receive_data &lt;=   count_receive_data + 12'd1;
<a name="3022"><q-n>     3022  </q-n></a>			<q-w>end</q-w>
<a name="3023"><q-n>     3023  </q-n></a>			<q-w>else</q-w>
<a name="3024"><q-n>     3024  </q-n></a>			<q-w>begin</q-w>
<a name="3025"><q-n>     3025  </q-n></a>				  count_receive_data &lt;= 12'd0;
<a name="3026"><q-n>     3026  </q-n></a>			<q-w>end</q-w>
<a name="3027"><q-n>     3027  </q-n></a>
<a name="3028"><q-n>     3028  </q-n></a>			<q-w>if</q-w>(SCL == 1'b1 &amp;&amp;   count_receive_data &gt;= DATA_CONFIG_REG[13:2]/12'd4 &amp;&amp;   count_receive_data &lt; (DATA_CONFIG_REG[13:2]-(DATA_CONFIG_REG[13:2]/12'd4))-12'd1)
<a name="3029"><q-n>     3029  </q-n></a>			<q-w>begin</q-w>
<a name="3030"><q-n>     3030  </q-n></a>				fifo_rx_data_in[19]&lt;= SDA;			
<a name="3031"><q-n>     3031  </q-n></a>			<q-w>end</q-w>
<a name="3032"><q-n>     3032  </q-n></a>	
<a name="3033"><q-n>     3033  </q-n></a>		<q-w>end</q-w>
<a name="3034"><q-n>     3034  </q-n></a>		  DATA0_5:
<a name="3035"><q-n>     3035  </q-n></a>		<q-w>begin</q-w>
<a name="3036"><q-n>     3036  </q-n></a>
<a name="3037"><q-n>     3037  </q-n></a>
<a name="3038"><q-n>     3038  </q-n></a>			<q-w>if</q-w>(  count_receive_data &lt; DATA_CONFIG_REG[13:2])
<a name="3039"><q-n>     3039  </q-n></a>			<q-w>begin</q-w>
<a name="3040"><q-n>     3040  </q-n></a>				  count_receive_data &lt;=   count_receive_data + 12'd1;
<a name="3041"><q-n>     3041  </q-n></a>			<q-w>end</q-w>
<a name="3042"><q-n>     3042  </q-n></a>			<q-w>else</q-w>
<a name="3043"><q-n>     3043  </q-n></a>			<q-w>begin</q-w>
<a name="3044"><q-n>     3044  </q-n></a>				  count_receive_data &lt;= 12'd0;
<a name="3045"><q-n>     3045  </q-n></a>			<q-w>end</q-w>
<a name="3046"><q-n>     3046  </q-n></a>
<a name="3047"><q-n>     3047  </q-n></a>			<q-w>if</q-w>(SCL == 1'b1 &amp;&amp;   count_receive_data &gt;= DATA_CONFIG_REG[13:2]/12'd4 &amp;&amp;   count_receive_data &lt; (DATA_CONFIG_REG[13:2]-(DATA_CONFIG_REG[13:2]/12'd4))-12'd1)
<a name="3048"><q-n>     3048  </q-n></a>			<q-w>begin</q-w>
<a name="3049"><q-n>     3049  </q-n></a>				fifo_rx_data_in[20]&lt;= SDA;			
<a name="3050"><q-n>     3050  </q-n></a>			<q-w>end</q-w>
<a name="3051"><q-n>     3051  </q-n></a>
<a name="3052"><q-n>     3052  </q-n></a>
<a name="3053"><q-n>     3053  </q-n></a>		<q-w>end</q-w>
<a name="3054"><q-n>     3054  </q-n></a>		  DATA0_6:
<a name="3055"><q-n>     3055  </q-n></a>		<q-w>begin</q-w>
<a name="3056"><q-n>     3056  </q-n></a>
<a name="3057"><q-n>     3057  </q-n></a>			<q-w>if</q-w>(  count_receive_data &lt; DATA_CONFIG_REG[13:2])
<a name="3058"><q-n>     3058  </q-n></a>			<q-w>begin</q-w>
<a name="3059"><q-n>     3059  </q-n></a>				  count_receive_data &lt;=   count_receive_data + 12'd1;
<a name="3060"><q-n>     3060  </q-n></a>			<q-w>end</q-w>
<a name="3061"><q-n>     3061  </q-n></a>			<q-w>else</q-w>
<a name="3062"><q-n>     3062  </q-n></a>			<q-w>begin</q-w>
<a name="3063"><q-n>     3063  </q-n></a>				  count_receive_data &lt;= 12'd0;
<a name="3064"><q-n>     3064  </q-n></a>			<q-w>end</q-w>
<a name="3065"><q-n>     3065  </q-n></a>
<a name="3066"><q-n>     3066  </q-n></a>			<q-w>if</q-w>(SCL == 1'b1 &amp;&amp;   count_receive_data &gt;= DATA_CONFIG_REG[13:2]/12'd4 &amp;&amp;   count_receive_data &lt; (DATA_CONFIG_REG[13:2]-(DATA_CONFIG_REG[13:2]/12'd4))-12'd1)
<a name="3067"><q-n>     3067  </q-n></a>			<q-w>begin</q-w>
<a name="3068"><q-n>     3068  </q-n></a>				fifo_rx_data_in[21]&lt;= SDA;			
<a name="3069"><q-n>     3069  </q-n></a>			<q-w>end</q-w>
<a name="3070"><q-n>     3070  </q-n></a>	
<a name="3071"><q-n>     3071  </q-n></a>		<q-w>end</q-w>
<a name="3072"><q-n>     3072  </q-n></a>		  DATA0_7:
<a name="3073"><q-n>     3073  </q-n></a>		<q-w>begin</q-w>
<a name="3074"><q-n>     3074  </q-n></a>
<a name="3075"><q-n>     3075  </q-n></a>			<q-w>if</q-w>(  count_receive_data &lt; DATA_CONFIG_REG[13:2])
<a name="3076"><q-n>     3076  </q-n></a>			<q-w>begin</q-w>
<a name="3077"><q-n>     3077  </q-n></a>				  count_receive_data &lt;=   count_receive_data + 12'd1;
<a name="3078"><q-n>     3078  </q-n></a>			<q-w>end</q-w>
<a name="3079"><q-n>     3079  </q-n></a>			<q-w>else</q-w>
<a name="3080"><q-n>     3080  </q-n></a>			<q-w>begin</q-w>
<a name="3081"><q-n>     3081  </q-n></a>				  count_receive_data &lt;= 12'd0;
<a name="3082"><q-n>     3082  </q-n></a>			<q-w>end</q-w>
<a name="3083"><q-n>     3083  </q-n></a>
<a name="3084"><q-n>     3084  </q-n></a>			<q-w>if</q-w>(SCL == 1'b1 &amp;&amp;   count_receive_data &gt;= DATA_CONFIG_REG[13:2]/12'd4 &amp;&amp;   count_receive_data &lt; (DATA_CONFIG_REG[13:2]-(DATA_CONFIG_REG[13:2]/12'd4))-12'd1)
<a name="3085"><q-n>     3085  </q-n></a>			<q-w>begin</q-w>
<a name="3086"><q-n>     3086  </q-n></a>				fifo_rx_data_in[22]&lt;= SDA;			
<a name="3087"><q-n>     3087  </q-n></a>			<q-w>end</q-w>
<a name="3088"><q-n>     3088  </q-n></a>				
<a name="3089"><q-n>     3089  </q-n></a>		<q-w>end</q-w>
<a name="3090"><q-n>     3090  </q-n></a>		  DATA0_8:
<a name="3091"><q-n>     3091  </q-n></a>		<q-w>begin</q-w>
<a name="3092"><q-n>     3092  </q-n></a>
<a name="3093"><q-n>     3093  </q-n></a>			<q-w>if</q-w>(  count_receive_data &lt; DATA_CONFIG_REG[13:2])
<a name="3094"><q-n>     3094  </q-n></a>			<q-w>begin</q-w>
<a name="3095"><q-n>     3095  </q-n></a>				  count_receive_data &lt;=   count_receive_data + 12'd1;
<a name="3096"><q-n>     3096  </q-n></a>			<q-w>end</q-w>
<a name="3097"><q-n>     3097  </q-n></a>			<q-w>else</q-w>
<a name="3098"><q-n>     3098  </q-n></a>			<q-w>begin</q-w>
<a name="3099"><q-n>     3099  </q-n></a>				  count_receive_data &lt;= 12'd0;
<a name="3100"><q-n>     3100  </q-n></a>			<q-w>end</q-w>
<a name="3101"><q-n>     3101  </q-n></a>
<a name="3102"><q-n>     3102  </q-n></a>			<q-w>if</q-w>(SCL == 1'b1 &amp;&amp;   count_receive_data &gt;= DATA_CONFIG_REG[13:2]/12'd4 &amp;&amp;   count_receive_data &lt; (DATA_CONFIG_REG[13:2]-(DATA_CONFIG_REG[13:2]/12'd4))-12'd1)
<a name="3103"><q-n>     3103  </q-n></a>			<q-w>begin</q-w>
<a name="3104"><q-n>     3104  </q-n></a>				fifo_rx_data_in[23]&lt;= SDA;			
<a name="3105"><q-n>     3105  </q-n></a>			<q-w>end</q-w>
<a name="3106"><q-n>     3106  </q-n></a>		
<a name="3107"><q-n>     3107  </q-n></a>		<q-w>end</q-w>
<a name="3108"><q-n>     3108  </q-n></a>		  RESPONSE_DATA0_1:
<a name="3109"><q-n>     3109  </q-n></a>		<q-w>begin</q-w>
<a name="3110"><q-n>     3110  </q-n></a>
<a name="3111"><q-n>     3111  </q-n></a>			<q-w>if</q-w>(  count_receive_data &lt; DATA_CONFIG_REG[13:2])
<a name="3112"><q-n>     3112  </q-n></a>			<q-w>begin</q-w>
<a name="3113"><q-n>     3113  </q-n></a>				  count_receive_data &lt;=   count_receive_data + 12'd1;
<a name="3114"><q-n>     3114  </q-n></a>			<q-w>end</q-w>
<a name="3115"><q-n>     3115  </q-n></a>			<q-w>else</q-w>
<a name="3116"><q-n>     3116  </q-n></a>			<q-w>begin</q-w>
<a name="3117"><q-n>     3117  </q-n></a>				  count_receive_data &lt;= 12'd0;
<a name="3118"><q-n>     3118  </q-n></a>			<q-w>end</q-w>
<a name="3119"><q-n>     3119  </q-n></a>
<a name="3120"><q-n>     3120  </q-n></a>		<q-w>end</q-w>
<a name="3121"><q-n>     3121  </q-n></a>		  DATA1_1:
<a name="3122"><q-n>     3122  </q-n></a>		<q-w>begin</q-w>
<a name="3123"><q-n>     3123  </q-n></a>
<a name="3124"><q-n>     3124  </q-n></a>
<a name="3125"><q-n>     3125  </q-n></a>			<q-w>if</q-w>(  count_receive_data &lt; DATA_CONFIG_REG[13:2])
<a name="3126"><q-n>     3126  </q-n></a>			<q-w>begin</q-w>
<a name="3127"><q-n>     3127  </q-n></a>				  count_receive_data &lt;=   count_receive_data + 12'd1;
<a name="3128"><q-n>     3128  </q-n></a>			<q-w>end</q-w>
<a name="3129"><q-n>     3129  </q-n></a>			<q-w>else</q-w>
<a name="3130"><q-n>     3130  </q-n></a>			<q-w>begin</q-w>
<a name="3131"><q-n>     3131  </q-n></a>				  count_receive_data &lt;= 12'd0;
<a name="3132"><q-n>     3132  </q-n></a>			<q-w>end</q-w>
<a name="3133"><q-n>     3133  </q-n></a>
<a name="3134"><q-n>     3134  </q-n></a>			<q-w>if</q-w>(SCL == 1'b1 &amp;&amp;   count_receive_data &gt;= DATA_CONFIG_REG[13:2]/12'd4 &amp;&amp;   count_receive_data &lt; (DATA_CONFIG_REG[13:2]-(DATA_CONFIG_REG[13:2]/12'd4))-12'd1)
<a name="3135"><q-n>     3135  </q-n></a>			<q-w>begin</q-w>
<a name="3136"><q-n>     3136  </q-n></a>				fifo_rx_data_in[24]&lt;= SDA;			
<a name="3137"><q-n>     3137  </q-n></a>			<q-w>end</q-w>
<a name="3138"><q-n>     3138  </q-n></a>				
<a name="3139"><q-n>     3139  </q-n></a>		<q-w>end</q-w>
<a name="3140"><q-n>     3140  </q-n></a>		  DATA1_2:
<a name="3141"><q-n>     3141  </q-n></a>		<q-w>begin</q-w>
<a name="3142"><q-n>     3142  </q-n></a>
<a name="3143"><q-n>     3143  </q-n></a>			<q-w>if</q-w>(  count_receive_data &lt; DATA_CONFIG_REG[13:2])
<a name="3144"><q-n>     3144  </q-n></a>			<q-w>begin</q-w>
<a name="3145"><q-n>     3145  </q-n></a>				  count_receive_data &lt;=   count_receive_data + 12'd1;
<a name="3146"><q-n>     3146  </q-n></a>			<q-w>end</q-w>
<a name="3147"><q-n>     3147  </q-n></a>			<q-w>else</q-w>
<a name="3148"><q-n>     3148  </q-n></a>			<q-w>begin</q-w>
<a name="3149"><q-n>     3149  </q-n></a>				  count_receive_data &lt;= 12'd0;
<a name="3150"><q-n>     3150  </q-n></a>			<q-w>end</q-w>
<a name="3151"><q-n>     3151  </q-n></a>
<a name="3152"><q-n>     3152  </q-n></a>			<q-w>if</q-w>(SCL == 1'b1 &amp;&amp;   count_receive_data &gt;= DATA_CONFIG_REG[13:2]/12'd4 &amp;&amp;   count_receive_data &lt; (DATA_CONFIG_REG[13:2]-(DATA_CONFIG_REG[13:2]/12'd4))-12'd1)
<a name="3153"><q-n>     3153  </q-n></a>			<q-w>begin</q-w>
<a name="3154"><q-n>     3154  </q-n></a>				fifo_rx_data_in[25]&lt;= SDA;			
<a name="3155"><q-n>     3155  </q-n></a>			<q-w>end</q-w>
<a name="3156"><q-n>     3156  </q-n></a>
<a name="3157"><q-n>     3157  </q-n></a>
<a name="3158"><q-n>     3158  </q-n></a>		<q-w>end</q-w>
<a name="3159"><q-n>     3159  </q-n></a>		  DATA1_3:
<a name="3160"><q-n>     3160  </q-n></a>		<q-w>begin</q-w>
<a name="3161"><q-n>     3161  </q-n></a>
<a name="3162"><q-n>     3162  </q-n></a>
<a name="3163"><q-n>     3163  </q-n></a>			<q-w>if</q-w>(  count_receive_data &lt; DATA_CONFIG_REG[13:2])
<a name="3164"><q-n>     3164  </q-n></a>			<q-w>begin</q-w>
<a name="3165"><q-n>     3165  </q-n></a>				  count_receive_data &lt;=   count_receive_data + 12'd1;
<a name="3166"><q-n>     3166  </q-n></a>			<q-w>end</q-w>
<a name="3167"><q-n>     3167  </q-n></a>			<q-w>else</q-w>
<a name="3168"><q-n>     3168  </q-n></a>			<q-w>begin</q-w>
<a name="3169"><q-n>     3169  </q-n></a>				  count_receive_data &lt;= 12'd0;
<a name="3170"><q-n>     3170  </q-n></a>			<q-w>end</q-w>
<a name="3171"><q-n>     3171  </q-n></a>
<a name="3172"><q-n>     3172  </q-n></a>			<q-w>if</q-w>(SCL == 1'b1 &amp;&amp;   count_receive_data &gt;= DATA_CONFIG_REG[13:2]/12'd4 &amp;&amp;   count_receive_data &lt; (DATA_CONFIG_REG[13:2]-(DATA_CONFIG_REG[13:2]/12'd4))-12'd1)
<a name="3173"><q-n>     3173  </q-n></a>			<q-w>begin</q-w>
<a name="3174"><q-n>     3174  </q-n></a>				fifo_rx_data_in[26]&lt;= SDA;			
<a name="3175"><q-n>     3175  </q-n></a>			<q-w>end</q-w>
<a name="3176"><q-n>     3176  </q-n></a>
<a name="3177"><q-n>     3177  </q-n></a>				
<a name="3178"><q-n>     3178  </q-n></a>		<q-w>end</q-w>
<a name="3179"><q-n>     3179  </q-n></a>		  DATA1_4:
<a name="3180"><q-n>     3180  </q-n></a>		<q-w>begin</q-w>
<a name="3181"><q-n>     3181  </q-n></a>
<a name="3182"><q-n>     3182  </q-n></a>
<a name="3183"><q-n>     3183  </q-n></a>			<q-w>if</q-w>(  count_receive_data &lt; DATA_CONFIG_REG[13:2])
<a name="3184"><q-n>     3184  </q-n></a>			<q-w>begin</q-w>
<a name="3185"><q-n>     3185  </q-n></a>				  count_receive_data &lt;=   count_receive_data + 12'd1;
<a name="3186"><q-n>     3186  </q-n></a>			<q-w>end</q-w>
<a name="3187"><q-n>     3187  </q-n></a>			<q-w>else</q-w>
<a name="3188"><q-n>     3188  </q-n></a>			<q-w>begin</q-w>
<a name="3189"><q-n>     3189  </q-n></a>				  count_receive_data &lt;= 12'd0;
<a name="3190"><q-n>     3190  </q-n></a>			<q-w>end</q-w>
<a name="3191"><q-n>     3191  </q-n></a>
<a name="3192"><q-n>     3192  </q-n></a>			<q-w>if</q-w>(SCL == 1'b1 &amp;&amp;   count_receive_data &gt;= DATA_CONFIG_REG[13:2]/12'd4 &amp;&amp;   count_receive_data &lt; (DATA_CONFIG_REG[13:2]-(DATA_CONFIG_REG[13:2]/12'd4))-12'd1)
<a name="3193"><q-n>     3193  </q-n></a>			<q-w>begin</q-w>
<a name="3194"><q-n>     3194  </q-n></a>				fifo_rx_data_in[27]&lt;= SDA;			
<a name="3195"><q-n>     3195  </q-n></a>			<q-w>end</q-w>
<a name="3196"><q-n>     3196  </q-n></a>	
<a name="3197"><q-n>     3197  </q-n></a>				
<a name="3198"><q-n>     3198  </q-n></a>		<q-w>end</q-w>
<a name="3199"><q-n>     3199  </q-n></a>		  DATA1_5:
<a name="3200"><q-n>     3200  </q-n></a>		<q-w>begin</q-w>
<a name="3201"><q-n>     3201  </q-n></a>
<a name="3202"><q-n>     3202  </q-n></a>
<a name="3203"><q-n>     3203  </q-n></a>
<a name="3204"><q-n>     3204  </q-n></a>			<q-w>if</q-w>(  count_receive_data &lt; DATA_CONFIG_REG[13:2])
<a name="3205"><q-n>     3205  </q-n></a>			<q-w>begin</q-w>
<a name="3206"><q-n>     3206  </q-n></a>				  count_receive_data &lt;=   count_receive_data + 12'd1;
<a name="3207"><q-n>     3207  </q-n></a>			<q-w>end</q-w>
<a name="3208"><q-n>     3208  </q-n></a>			<q-w>else</q-w>
<a name="3209"><q-n>     3209  </q-n></a>			<q-w>begin</q-w>
<a name="3210"><q-n>     3210  </q-n></a>				  count_receive_data &lt;= 12'd0;
<a name="3211"><q-n>     3211  </q-n></a>			<q-w>end</q-w>
<a name="3212"><q-n>     3212  </q-n></a>
<a name="3213"><q-n>     3213  </q-n></a>			<q-w>if</q-w>(SCL == 1'b1 &amp;&amp;   count_receive_data &gt;= DATA_CONFIG_REG[13:2]/12'd4 &amp;&amp;   count_receive_data &lt; (DATA_CONFIG_REG[13:2]-(DATA_CONFIG_REG[13:2]/12'd4))-12'd1)
<a name="3214"><q-n>     3214  </q-n></a>			<q-w>begin</q-w>
<a name="3215"><q-n>     3215  </q-n></a>				fifo_rx_data_in[28]&lt;= SDA;			
<a name="3216"><q-n>     3216  </q-n></a>			<q-w>end</q-w>
<a name="3217"><q-n>     3217  </q-n></a>	
<a name="3218"><q-n>     3218  </q-n></a>				
<a name="3219"><q-n>     3219  </q-n></a>		<q-w>end</q-w>
<a name="3220"><q-n>     3220  </q-n></a>		  DATA1_6:
<a name="3221"><q-n>     3221  </q-n></a>		<q-w>begin</q-w>
<a name="3222"><q-n>     3222  </q-n></a>
<a name="3223"><q-n>     3223  </q-n></a>
<a name="3224"><q-n>     3224  </q-n></a>			<q-w>if</q-w>(  count_receive_data &lt; DATA_CONFIG_REG[13:2])
<a name="3225"><q-n>     3225  </q-n></a>			<q-w>begin</q-w>
<a name="3226"><q-n>     3226  </q-n></a>				  count_receive_data &lt;=   count_receive_data + 12'd1;
<a name="3227"><q-n>     3227  </q-n></a>			<q-w>end</q-w>
<a name="3228"><q-n>     3228  </q-n></a>			<q-w>else</q-w>
<a name="3229"><q-n>     3229  </q-n></a>			<q-w>begin</q-w>
<a name="3230"><q-n>     3230  </q-n></a>				  count_receive_data &lt;= 12'd0;
<a name="3231"><q-n>     3231  </q-n></a>			<q-w>end</q-w>
<a name="3232"><q-n>     3232  </q-n></a>
<a name="3233"><q-n>     3233  </q-n></a>			<q-w>if</q-w>(SCL == 1'b1 &amp;&amp;   count_receive_data &gt;= DATA_CONFIG_REG[13:2]/12'd4 &amp;&amp;   count_receive_data &lt; (DATA_CONFIG_REG[13:2]-(DATA_CONFIG_REG[13:2]/12'd4))-12'd1)
<a name="3234"><q-n>     3234  </q-n></a>			<q-w>begin</q-w>
<a name="3235"><q-n>     3235  </q-n></a>				fifo_rx_data_in[29]&lt;= SDA;			
<a name="3236"><q-n>     3236  </q-n></a>			<q-w>end</q-w>
<a name="3237"><q-n>     3237  </q-n></a>
<a name="3238"><q-n>     3238  </q-n></a>
<a name="3239"><q-n>     3239  </q-n></a>				
<a name="3240"><q-n>     3240  </q-n></a>		<q-w>end</q-w>
<a name="3241"><q-n>     3241  </q-n></a>		  DATA1_7:
<a name="3242"><q-n>     3242  </q-n></a>		<q-w>begin</q-w>
<a name="3243"><q-n>     3243  </q-n></a>
<a name="3244"><q-n>     3244  </q-n></a>
<a name="3245"><q-n>     3245  </q-n></a>			<q-w>if</q-w>(  count_receive_data &lt; DATA_CONFIG_REG[13:2])
<a name="3246"><q-n>     3246  </q-n></a>			<q-w>begin</q-w>
<a name="3247"><q-n>     3247  </q-n></a>				  count_receive_data &lt;=   count_receive_data + 12'd1;
<a name="3248"><q-n>     3248  </q-n></a>			<q-w>end</q-w>
<a name="3249"><q-n>     3249  </q-n></a>			<q-w>else</q-w>
<a name="3250"><q-n>     3250  </q-n></a>			<q-w>begin</q-w>
<a name="3251"><q-n>     3251  </q-n></a>				  count_receive_data &lt;= 12'd0;
<a name="3252"><q-n>     3252  </q-n></a>			<q-w>end</q-w>
<a name="3253"><q-n>     3253  </q-n></a>
<a name="3254"><q-n>     3254  </q-n></a>			<q-w>if</q-w>(SCL == 1'b1 &amp;&amp;   count_receive_data &gt;= DATA_CONFIG_REG[13:2]/12'd4 &amp;&amp;   count_receive_data &lt; (DATA_CONFIG_REG[13:2]-(DATA_CONFIG_REG[13:2]/12'd4))-12'd1)
<a name="3255"><q-n>     3255  </q-n></a>			<q-w>begin</q-w>
<a name="3256"><q-n>     3256  </q-n></a>				fifo_rx_data_in[30]&lt;= SDA;			
<a name="3257"><q-n>     3257  </q-n></a>			<q-w>end</q-w>
<a name="3258"><q-n>     3258  </q-n></a>
<a name="3259"><q-n>     3259  </q-n></a>
<a name="3260"><q-n>     3260  </q-n></a>				
<a name="3261"><q-n>     3261  </q-n></a>		<q-w>end</q-w>
<a name="3262"><q-n>     3262  </q-n></a>		  DATA1_8:
<a name="3263"><q-n>     3263  </q-n></a>		<q-w>begin</q-w>
<a name="3264"><q-n>     3264  </q-n></a>
<a name="3265"><q-n>     3265  </q-n></a>
<a name="3266"><q-n>     3266  </q-n></a>			<q-w>if</q-w>(  count_receive_data &lt; DATA_CONFIG_REG[13:2])
<a name="3267"><q-n>     3267  </q-n></a>			<q-w>begin</q-w>
<a name="3268"><q-n>     3268  </q-n></a>				  count_receive_data &lt;=   count_receive_data + 12'd1;
<a name="3269"><q-n>     3269  </q-n></a>			<q-w>end</q-w>
<a name="3270"><q-n>     3270  </q-n></a>			<q-w>else</q-w>
<a name="3271"><q-n>     3271  </q-n></a>			<q-w>begin</q-w>
<a name="3272"><q-n>     3272  </q-n></a>				  count_receive_data &lt;= 12'd0;
<a name="3273"><q-n>     3273  </q-n></a>			<q-w>end</q-w>
<a name="3274"><q-n>     3274  </q-n></a>
<a name="3275"><q-n>     3275  </q-n></a>			<q-w>if</q-w>(SCL == 1'b1 &amp;&amp;   count_receive_data &gt;= DATA_CONFIG_REG[13:2]/12'd4 &amp;&amp;   count_receive_data &lt; (DATA_CONFIG_REG[13:2]-(DATA_CONFIG_REG[13:2]/12'd4))-12'd1)
<a name="3276"><q-n>     3276  </q-n></a>			<q-w>begin</q-w>
<a name="3277"><q-n>     3277  </q-n></a>				fifo_rx_data_in[31]&lt;= SDA;			
<a name="3278"><q-n>     3278  </q-n></a>			<q-w>end</q-w>
<a name="3279"><q-n>     3279  </q-n></a>				
<a name="3280"><q-n>     3280  </q-n></a>		<q-w>end</q-w>
<a name="3281"><q-n>     3281  </q-n></a>		RESPONSE_DATA1_1:
<a name="3282"><q-n>     3282  </q-n></a>		<q-w>begin</q-w>
<a name="3283"><q-n>     3283  </q-n></a>
<a name="3284"><q-n>     3284  </q-n></a>			<q-w>if</q-w>(  count_receive_data &lt; DATA_CONFIG_REG[13:2])
<a name="3285"><q-n>     3285  </q-n></a>			<q-w>begin</q-w>
<a name="3286"><q-n>     3286  </q-n></a>				  count_receive_data &lt;=   count_receive_data + 12'd1;
<a name="3287"><q-n>     3287  </q-n></a>			<q-w>end</q-w>
<a name="3288"><q-n>     3288  </q-n></a>			<q-w>else</q-w>
<a name="3289"><q-n>     3289  </q-n></a>			<q-w>begin</q-w>
<a name="3290"><q-n>     3290  </q-n></a>				  count_receive_data &lt;= 12'd0;
<a name="3291"><q-n>     3291  </q-n></a>			<q-w>end</q-w>
<a name="3292"><q-n>     3292  </q-n></a>			<q-m>//fifo_  _rd_en &lt;= 1'b1;</q-m>
<a name="3293"><q-n>     3293  </q-n></a>
<a name="3294"><q-n>     3294  </q-n></a>		<q-w>end</q-w>
<a name="3295"><q-n>     3295  </q-n></a>		DELAY_BYTES:
<a name="3296"><q-n>     3296  </q-n></a>		<q-w>begin</q-w>
<a name="3297"><q-n>     3297  </q-n></a>
<a name="3298"><q-n>     3298  </q-n></a>			<q-w>if</q-w>(  count_receive_data &lt; DATA_CONFIG_REG[13:2])
<a name="3299"><q-n>     3299  </q-n></a>			<q-w>begin</q-w>
<a name="3300"><q-n>     3300  </q-n></a>				  count_receive_data &lt;=   count_receive_data + 12'd1;
<a name="3301"><q-n>     3301  </q-n></a>			<q-w>end</q-w>
<a name="3302"><q-n>     3302  </q-n></a>			<q-w>else</q-w>
<a name="3303"><q-n>     3303  </q-n></a>			<q-w>begin</q-w>
<a name="3304"><q-n>     3304  </q-n></a>
<a name="3305"><q-n>     3305  </q-n></a>
<a name="3306"><q-n>     3306  </q-n></a>				<q-w>if</q-w>(count_rx == 2'd0)
<a name="3307"><q-n>     3307  </q-n></a>				<q-w>begin</q-w>
<a name="3308"><q-n>     3308  </q-n></a>					count_rx &lt;= count_rx + 2'd1;
<a name="3309"><q-n>     3309  </q-n></a>					<q-m>//SDA_OUT&lt;=fifo_tx_data_out[8:8];</q-m>
<a name="3310"><q-n>     3310  </q-n></a>				<q-w>end</q-w>
<a name="3311"><q-n>     3311  </q-n></a>				<q-w>else</q-w> <q-w>if</q-w>(count_rx   == 2'd1)
<a name="3312"><q-n>     3312  </q-n></a>				<q-w>begin</q-w>
<a name="3313"><q-n>     3313  </q-n></a>					count_rx &lt;= count_tx + 2'd1;
<a name="3314"><q-n>     3314  </q-n></a>					<q-m>//SDA_OUT&lt;=fifo_tx_data_out[16:16];</q-m>
<a name="3315"><q-n>     3315  </q-n></a>				<q-w>end</q-w>
<a name="3316"><q-n>     3316  </q-n></a>				<q-w>else</q-w> <q-w>if</q-w>(count_rx == 2'd2)
<a name="3317"><q-n>     3317  </q-n></a>				<q-w>begin</q-w>
<a name="3318"><q-n>     3318  </q-n></a>					count_rx &lt;= count_rx + 2'd1;
<a name="3319"><q-n>     3319  </q-n></a>					<q-m>//SDA_OUT&lt;=fifo_tx_data_out[24:24];</q-m>
<a name="3320"><q-n>     3320  </q-n></a>				<q-w>end</q-w>
<a name="3321"><q-n>     3321  </q-n></a>				<q-w>else</q-w> <q-w>if</q-w>(count_rx == 2'd3)
<a name="3322"><q-n>     3322  </q-n></a>				<q-w>begin</q-w>
<a name="3323"><q-n>     3323  </q-n></a>					count_rx &lt;= 2'd0;
<a name="3324"><q-n>     3324  </q-n></a>				<q-w>end</q-w>
<a name="3325"><q-n>     3325  </q-n></a>
<a name="3326"><q-n>     3326  </q-n></a>				count_receive_data &lt;= 12'd0;
<a name="3327"><q-n>     3327  </q-n></a>			
<a name="3328"><q-n>     3328  </q-n></a>			<q-w>end</q-w>
<a name="3329"><q-n>     3329  </q-n></a>
<a name="3330"><q-n>     3330  </q-n></a>
<a name="3331"><q-n>     3331  </q-n></a>		<q-w>end</q-w>
<a name="3332"><q-n>     3332  </q-n></a>		STOP:
<a name="3333"><q-n>     3333  </q-n></a>		<q-w>begin</q-w>
<a name="3334"><q-n>     3334  </q-n></a>			<q-w>if</q-w>(  count_receive_data &lt; DATA_CONFIG_REG[13:2])
<a name="3335"><q-n>     3335  </q-n></a>			<q-w>begin</q-w>
<a name="3336"><q-n>     3336  </q-n></a>				  count_receive_data &lt;=   count_receive_data + 12'd1;
<a name="3337"><q-n>     3337  </q-n></a>			<q-w>end</q-w>
<a name="3338"><q-n>     3338  </q-n></a>			<q-w>else</q-w>
<a name="3339"><q-n>     3339  </q-n></a>			<q-w>begin</q-w>
<a name="3340"><q-n>     3340  </q-n></a>				  count_receive_data &lt;= 12'd0;
<a name="3341"><q-n>     3341  </q-n></a>			<q-w>end</q-w>
<a name="3342"><q-n>     3342  </q-n></a>			fifo_rx_wr_en &lt;= 1'b0;
<a name="3343"><q-n>     3343  </q-n></a>		<q-w>end</q-w>
<a name="3344"><q-n>     3344  </q-n></a>		<q-w>default</q-w>:
<a name="3345"><q-n>     3345  </q-n></a>		<q-w>begin</q-w>
<a name="3346"><q-n>     3346  </q-n></a>			fifo_rx_wr_en &lt;= 1'b0;
<a name="3347"><q-n>     3347  </q-n></a>			  count_receive_data &lt;= 12'd4095;
<a name="3348"><q-n>     3348  </q-n></a>		<q-w>end</q-w>
<a name="3349"><q-n>     3349  </q-n></a>		<q-w>endcase</q-w>
<a name="3350"><q-n>     3350  </q-n></a>		
<a name="3351"><q-n>     3351  </q-n></a>	<q-w>end</q-w>
<a name="3352"><q-n>     3352  </q-n></a>
<a name="3353"><q-n>     3353  </q-n></a>
<a name="3354"><q-n>     3354  </q-n></a><q-w>end</q-w> 
<a name="3355"><q-n>     3355  </q-n></a>
<a name="3356"><q-n>     3356  </q-n></a><q-m>//USED ONLY TO COUNTER TIME</q-m>
<a name="3357"><q-n>     3357  </q-n></a><q-w>always</q-w>@(<q-a>posedge</q-w> PCLK)
<a name="3358"><q-n>     3358  </q-n></a><q-w>begin</q-w>
<a name="3359"><q-n>     3359  </q-n></a>
<a name="3360"><q-n>     3360  </q-n></a>	<q-m>//RESET SYNC</q-m>
<a name="3361"><q-n>     3361  </q-n></a>	<q-w>if</q-w>(!PRESETn)
<a name="3362"><q-n>     3362  </q-n></a>	<q-w>begin</q-w>
<a name="3363"><q-n>     3363  </q-n></a>		count_timeout &lt;= 12'd0;
<a name="3364"><q-n>     3364  </q-n></a>	<q-w>end</q-w>
<a name="3365"><q-n>     3365  </q-n></a>	<q-w>else</q-w>
<a name="3366"><q-n>     3366  </q-n></a>	<q-w>begin</q-w>
<a name="3367"><q-n>     3367  </q-n></a>		<q-w>if</q-w>(count_timeout &lt;= TIMEOUT_TX &amp;&amp; state_tx == IDLE)
<a name="3368"><q-n>     3368  </q-n></a>		<q-w>begin</q-w>
<a name="3369"><q-n>     3369  </q-n></a>			<q-w>if</q-w>(SDA == 1'b0 &amp;&amp; SCL == 1'b0)
<a name="3370"><q-n>     3370  </q-n></a>			count_timeout &lt;= count_timeout + 12'd1;
<a name="3371"><q-n>     3371  </q-n></a>		<q-w>end</q-w>
<a name="3372"><q-n>     3372  </q-n></a>		<q-w>else</q-w>
<a name="3373"><q-n>     3373  </q-n></a>		<q-w>begin</q-w>
<a name="3374"><q-n>     3374  </q-n></a>			count_timeout &lt;= 12'd0;
<a name="3375"><q-n>     3375  </q-n></a>		<q-w>end</q-w>
<a name="3376"><q-n>     3376  </q-n></a>
<a name="3377"><q-n>     3377  </q-n></a>	<q-w>end</q-w>
<a name="3378"><q-n>     3378  </q-n></a>
<a name="3379"><q-n>     3379  </q-n></a><q-w>end</q-w>
<a name="3380"><q-n>     3380  </q-n></a>
<a name="3381"><q-n>     3381  </q-n></a>
<a name="3382"><q-n>     3382  </q-n></a><q-w>endmodule</q-w>
<a name="3383"><q-n>     3383  </q-n></a>
</pre>
</tt>

  
</body>
</html>
