RTL(Verilog)変換
==========================

学習が完了したネットは結果パラメータに基づいて、ユーザ側で自由に実装可能ですが、
BinaryBrainでも若干のサポート関数を備えています。

.. automodule:: binarybrain.verilog
   :members:
   :show-inheritance:


.. 
 :undoc-members:
 dump_verilog_lut_layers 関数
  -----------------------------------
 .. automethod:: binarybrain.verilog.dump_verilog_lut_layers
 dump_verilog_lut_cnv_layers 関数
 -----------------------------------
 .. automethod:: binarybrain.verilog.dump_verilog_lut_cnv_layers

