`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: 
// 
// Create Date: 03/07/2016 01:28:30 PM
// Design Name: 
// Module Name: 3_xor
// Project Name: 
// Target Devices: 
// Tool Versions: 
// Description: 
// 
// Dependencies: 
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
//////////////////////////////////////////////////////////////////////////////////


module xor_tri
	# (parameter W = 6)
	(
        input [W-1:0] wire A_i,
        input [W-1:0] wire B_i,
        input [W-1:0] wire C_i,
        output [W-1:0] wire Z_o
    );
    
    assign Z_o = A_i ^ B_i ^C_i;
    
endmodule
