
在我比较有限的见识里，目前主流还维持金线键合的封装类型有存储芯片、光通信、射频器件，以及大多数军工器件等等。这里面军工器件事关国家安防，不敢妄加评论，直接跳过。先简单聊聊存储器件。

关于存储器件的耗材，大概在五年前左右我参与的时候，用得主流还都是金线，不放心，找了一个业内用量比较大的终端朋友核实了下，他们家的目前还都是金线，且要求4N，不过没告诉我原因，只说是规定，好像有这种规定的封装厂也蛮多的。

一般情况下，耗材的选择，都逃不开可加工性、性能、可靠性，以及价格等。

价格不必多说，金线吊打铜线。

可加工性方面金线也具备绝对优势，首先存储芯片用得多是铝焊盘，金铝wire Bonding时IMC形成相比金铜更具优势。这时候可能会有人提出反对意见：首先铜铝键合已绝对成熟，在易键合性方面铜铝和金铝的差异已经很小，金线键合已不再具备不可替代优势；其次就是金铝IMC生长过快在铜铝面前也不具备绝对优势。

上面这些是我和朋友讨论时他提出的不同意见。第一条主要是针对易键合性提出来的。没错现在铜线键合在多数场合早已成为大哥大了。但是在BPO较小的应用场景，比如40um以下的场合，虽有在用，但调试难度依然偏高。其次就是存储芯片ball on ball的叠球加工结构以及悬空的wire Bonding设计，让更加柔软且不易氧化的金丝拥有了更大的发挥空间。

![](https://raw.githubusercontent.com/LeroyK111/pictureBed/master/20260112230826790.png)


没有侧视图，用一个不太清晰的俯视图凑个数吧！

这点其实也可以归类到成本考量。一颗存储芯片中，常见4层、8层、16层堆叠，一根线失效，16颗芯片全废，且存储芯片通常面积较大，一片12寸的wafer，一共也才几百颗芯片，金丝的成本占了多少？如果改成铜线，会增加多少PPM的良率损失？这些良率损失预估又会是多少？这个我们不在封装厂干也不得而知，从这么些年，仍然还是4N金线主导地位的情况来看，良率损失的成本应该还是远高于金丝增加的成本。

可靠性这块，金铝IMC生长过快虽然确实存在柯肯达尔空洞的问题，但这也都是陈年旧事了，市面上主流的金线品牌也都有推出高可靠性的金丝。存储类器件的最大市场是消费类电子。回头看七八年前的旧电脑，好像没听谁说过SSD坏掉的。

最后顺便再聊下性能吧。这点上金线确实不占优势，金的电阻率大概在2.44 μΩ·cm，铜则在**1.68 μΩ·cm。这个东西在存储器件中会影响什么呢？**

**一个是信号传输的延迟，当时学习信号完整性的笔记本不在身边，不然能说的更清楚一点。大致来讲就是信号在传输过程中的延迟，是受一个串联的RC影响的，R代表寄生电阻，C代表寄生电容，两个的乘积越大，延迟越高。而键合金丝主要带来的是寄生电阻的差异。除此之外，寄生电阻到焦耳热再到功率损耗，也是影响性能的一个考量。好在存储芯片封装中键合金丝长度通常都很小，相邻芯片间的长度差异通常小于1mm，线长越短，对于寄生电阻的影响就越小。**

**综合考量，其实就是金丝带来材料成本的增加 VS 更改铜线后造成良率损失增加的成本 VS 更换铜线后性能提升了多少？这些复杂的对比就让专业的人去做吧，我们捋个大概逻辑就好。**


