---
title: 2023-09-01-再次理解Cache设计
date: 2023-09-01 11:15
tags:
- cpu
- cache
- VIPT
categories:
- 杂文
---

涉及虚拟cache导致的同名和重名问题；重名问题bank和L2两种解决方法；进程切换时TLB的操作；什么时候需要显示地控制cache等。

<!-- more -->
## 虚拟cache的问题

这里的虚拟cache指的是virtual index, virtual tag

虚拟cache位于cpu和tlb之间，由于cache命中就不需要tlb地址映射，因此不会对CPU频率造成负面影响。

![](https://raw.githubusercontent.com/TheRainstorm/.image-bed/main/20230901112851.png)

![](https://raw.githubusercontent.com/TheRainstorm/.image-bed/main/20230901112840.png)
### 同名问题(homonyms)

不同进程有着独立的虚拟地址空间，相同的虚拟地址对应不同的物理地址。

进程切换时，由于cache中采用virtual tag，因此可能从cache中读取到其它进程的值。（物理cache没有这个问题）

解决方法：可能只能通过手动无效掉cache来解决。
### 重名问题(alias)

操作系统使用虚拟地址映射实现共享内存（不同虚拟地址VA1,VA2，映射到相同物理地址PA）
**如果采用虚拟索引（virtual index），会带来重名问题：不同虚拟地址VA1,VA2，映射到相同物理地址PA，但是映射到不同cache set**
- 一份数据被存储了两遍
- 并且修改其中一个数据不会自动修改另一个

![](https://raw.githubusercontent.com/TheRainstorm/.image-bed/main/20230901113513.png)
#### VIPT

VIPT是一种并行了TLB和cache访问的实现方法，被广泛使用。利用了虚拟地址到物理地址offset部分是不变的特点。
- **index ≤ offset时等价于PIPT，不同的是访问TLB和索引cache line可以并行**
- index > offset是才是virtual index，且virtual index = {a, offset}，只有a部分是虚拟的

![](https://raw.githubusercontent.com/TheRainstorm/.image-bed/main/20230901113445.png)

如果要求index <= offset的话，则cache一路的大小被限制为最大一页的大小（比如4KB），增大cache的大小只能增加组相联度。

而重名问题只要是采用虚拟索引就会存在。因此VIPT当index > offset时，也会存在重名问题。因此解决重名问题非常重要。
## 重名解决方法

有两种解决重名的方法
- bank方法本质还是将VIPT转换乘PIPT
- L2 共享cache的方法则通过L2来判断L1是否发生了重名，然后无效掉重名部分
#### 使用bank解决

- 图中直接映射cache大小为8k，页大小为4k。index -offset = 1。一个物理地址最多可能出现在两个cache line
- 使用VIPT的好处便是能够并行访问TLB和cache。如果virtual index > page offset位数，**我们可以把所有可能的physical index都读出来（使用bank并行）**，然后再根据TLB翻译的结果多路选择。这样本质上又回到了PIPT。
  - cache的tag和data需要分开存储，写入时，先读取tag，命中后，再写data部分。
- 另一个理解：相当于PFN 12位为0的写入bank0，为1的写入bank1。物理地址是确定的，因此不会发生重名。
![](https://raw.githubusercontent.com/TheRainstorm/.image-bed/main/20230901102407.png)

#### 使用L2 cache解决

**使用L2 inclusive cache解决虚拟cache 重名问题。**
- 思路：L1 cache中重名的的虚拟地址，只存储一份，另一个无效掉
过程
- VA2访问L1如果缺失，则PA访问L2（使用PIPT）
- L2中如果已经存在PA的数据，则表示L1可能存在重名。
    - L2除了正常的physical tag，还需要存储L1中VA的a。如果VA2的a和存储的a不同，则表示L1存在重名的cache line
- 重名的话，将L1中的VA1（a+offset）cache line置为无效

![](https://raw.githubusercontent.com/TheRainstorm/.image-bed/main/20230831193427.png)

## TLB ASID, cache控制指令

### TLB ASID

进程切换时，会切换页表。但是TLB中仍然保存着数据，因此可能会错误命中。

**TLB中缓存着页表项（虚拟页号到物理页号的映射），当进程切换后，理论上需要清空TLB，可能浪费了有用的值。**
为了解决低效的清空操作，引入了ASID
> 既然无法直接从虚拟地址中判断它属于哪个进程，那么就为每个进程赋一个编号，每个进程中产生的虚拟地址都附上这个编号，这个编号就相当于是虚拟地址的一部分，这样不同进程的虚拟地址就肯定是不一样了。这个编号称为PID(Process ID),当然更通用的叫法是ASID(Address Space IDentifier)

同时TLB中还添加了global位，如果G位为1，则忽略ASID，用于实现全局共享。
### cache控制指令

可能存在一些操作，可能导致cache中数据和ram中不一致，需要手动管理cache

cache一致性
- DMA
  - src如果dirty，需要写回内存
  - 写入dst后，需要无效掉cache保证读到最新数据
- 自修改程序。程序可能有时需要动态生成指令执行，生成的指令会作为数据写入d cache中。由于i cache和d cache间不会自动同步
  - 要想执行这些指令，需要将数据写回内存，并无效掉i-cache中对应指令。
- 有时就是需要将cache中dirty部分写回内存，比如page fault时替换掉dirty的页。

cache操作可以总结为几种：clean，无效
(l)能够将I-Cache内的所有Cache Line都置为无效；
(2)能够将I-Cache内的某个Cache Line置为无效；
(3)能够将D-Cache内的所有Cache Line进行clean;
(4)能够将D-Cache内的某个Cache Line进行clean;
(5)能够将D-Cache内的所有Cache Line进行clean,并置为无效；
(6)能够将D-Cache内的某个Cache Line进行clean,并置为无效。

定位cache line有几种方式
- set/way
- 地址（根据cache类型，可能是虚拟地址也可能是物理地址）

#### ARM

ARM使用CP15协处理器（通过控制其寄存器来管理cache）

```
MRC{<cond>)<coproc>,<Op1>,<Rt>,CRn>,CRm>,<Op2>}
MCR[<cond>)<coproc>,<Op1>,<Rt>,CRn>,CRm>,<Op2>)
```

MRC指令将协处理器中某个寄存器的内容放到处理器内部指定的通用寄存器中，
MCR指令将处理器内部某个通用寄存器的内容放到协处理器内部指定的寄存器中

![](https://raw.githubusercontent.com/TheRainstorm/.image-bed/main/20230901111355.png)
#### MIPS
MIPS中使用CACHE指令

![](https://raw.githubusercontent.com/TheRainstorm/.image-bed/main/20230901111019.png)

格式和load，store指令类似，计算Effective address`EA = GPR[base] + offset`
![](https://raw.githubusercontent.com/TheRainstorm/.image-bed/main/20230901111033.png)