#include <stdio.h>
#include <mpi.h>
#include "../../src/util.h"
#include "../../src/svsim_nvgpu_mpi.cuh"
//Use the NWQSim namespace to enable C++/CUDA APIs
using namespace NWQSim;

void prepare_circuit(Simulation &sim)
{
	sim.RZ(1.57079632679, 0);
	sim.SX(0);
	sim.RZ(1.57079632679, 0);
	sim.RZ(-0.3, 0);
	sim.RZ(1.57079632679, 1);
	sim.SX(1);
	sim.RZ(1.57079632679, 1);
	sim.RZ(0.3, 1);
	sim.RZ(0.3, 1);
	sim.CX(0, 1);
	sim.RZ(1.57079632679, 2);
	sim.SX(2);
	sim.RZ(1.57079632679, 2);
	sim.RZ(-0.36, 2);
	sim.RZ(1.57079632679, 3);
	sim.SX(3);
	sim.RZ(1.57079632679, 3);
	sim.RZ(0.36, 3);
	sim.RZ(0.36, 3);
	sim.CX(2, 3);
	sim.RZ(1.57079632679, 4);
	sim.SX(4);
	sim.RZ(1.57079632679, 4);
	sim.RZ(-0.12, 4);
	sim.CX(1, 4);
	sim.CX(4, 1);
	sim.CX(1, 4);
	sim.RZ(-0.3, 4);
	sim.RZ(1.57079632679, 5);
	sim.SX(5);
	sim.RZ(1.57079632679, 5);
	sim.RZ(0.12, 5);
	sim.RZ(0.12, 5);
	sim.CX(3, 5);
	sim.CX(5, 3);
	sim.CX(3, 5);
	sim.CX(2, 3);
	sim.CX(3, 2);
	sim.CX(2, 3);
	sim.CX(1, 2);
	sim.CX(0, 1);
	sim.CX(1, 0);
	sim.CX(0, 1);
	sim.CX(1, 4);
	sim.CX(0, 1);
	sim.CX(1, 0);
	sim.CX(0, 1);
	sim.RZ(1.57079632679, 0);
	sim.SX(0);
	sim.RZ(1.57079632679, 0);
	sim.RZ(-1.92, 0);
	sim.RZ(1.57079632679, 0);
	sim.SX(0);
	sim.RZ(1.57079632679, 0);
	sim.RZ(-0.288, 0);
	sim.RZ(-0.9, 0);
	sim.RZ(-0.12, 2);
	sim.CX(1, 2);
	sim.RZ(0.26, 1);
	sim.RZ(0.26, 1);
	sim.RZ(0.38, 2);
	sim.CX(1, 2);
	sim.CX(2, 1);
	sim.CX(1, 2);
	sim.RZ(0.26, 4);
	sim.CX(1, 4);
	sim.CX(4, 1);
	sim.CX(1, 4);
	sim.RZ(-0.36, 5);
	sim.CX(3, 5);
	sim.RZ(-0.26, 3);
	sim.RZ(-0.26, 3);
	sim.CX(2, 3);
	sim.CX(3, 2);
	sim.CX(2, 3);
	sim.CX(1, 2);
	sim.RZ(0.26, 2);
	sim.CX(1, 2);
	sim.RZ(1.57079632679, 1);
	sim.SX(1);
	sim.RZ(1.57079632679, 1);
	sim.RZ(-1.92, 1);
	sim.RZ(1.57079632679, 1);
	sim.SX(1);
	sim.RZ(1.57079632679, 1);
	sim.RZ(0.864, 1);
	sim.RZ(0.9, 1);
	sim.RZ(0.9, 1);
	sim.CX(0, 1);
	sim.RZ(1.57079632679, 2);
	sim.SX(2);
	sim.RZ(1.57079632679, 2);
	sim.RZ(-1.92, 2);
	sim.RZ(1.57079632679, 2);
	sim.SX(2);
	sim.RZ(1.57079632679, 2);
	sim.RZ(1.152, 2);
	sim.RZ(-1.08, 2);
	sim.RZ(-0.26, 5);
	sim.CX(5, 3);
	sim.RZ(-0.26, 3);
	sim.CX(5, 3);
	sim.RZ(1.57079632679, 3);
	sim.SX(3);
	sim.RZ(1.57079632679, 3);
	sim.RZ(-1.92, 3);
	sim.RZ(1.57079632679, 3);
	sim.SX(3);
	sim.RZ(1.57079632679, 3);
	sim.RZ(-1.44, 3);
	sim.RZ(-0.36, 3);
	sim.RZ(1.57079632679, 5);
	sim.SX(5);
	sim.RZ(1.57079632679, 5);
	sim.RZ(-1.92, 5);
	sim.RZ(1.57079632679, 5);
	sim.SX(5);
	sim.RZ(1.57079632679, 5);
	sim.RZ(-1.056, 5);
	sim.RZ(1.08, 5);
	sim.RZ(1.08, 5);
	sim.CX(3, 5);
	sim.CX(5, 3);
	sim.CX(3, 5);
	sim.CX(2, 3);
	sim.CX(3, 5);
	sim.CX(5, 3);
	sim.CX(3, 5);
	sim.CX(2, 3);
	sim.CX(3, 2);
	sim.CX(2, 3);
	sim.RZ(-1.08, 5);
	sim.CX(3, 5);
	sim.RZ(-0.78, 3);
	sim.RZ(-0.78, 3);
	sim.RZ(-0.78, 5);
	sim.RZ(1.57079632679, 6);
	sim.SX(6);
	sim.RZ(1.57079632679, 6);
	sim.RZ(0.22, 6);
	sim.RZ(1.57079632679, 7);
	sim.SX(7);
	sim.RZ(1.57079632679, 7);
	sim.RZ(-0.22, 7);
	sim.RZ(-0.22, 7);
	sim.CX(6, 7);
	sim.RZ(0.22, 7);
	sim.CX(6, 7);
	sim.RZ(-0.38, 6);
	sim.RZ(-0.38, 6);
	sim.RZ(-0.26, 7);
	sim.RZ(1.57079632679, 8);
	sim.SX(8);
	sim.RZ(1.57079632679, 8);
	sim.RZ(0.08, 8);
	sim.RZ(1.57079632679, 9);
	sim.SX(9);
	sim.RZ(1.57079632679, 9);
	sim.RZ(-0.08, 9);
	sim.RZ(-0.08, 9);
	sim.CX(8, 9);
	sim.RZ(0.08, 9);
	sim.CX(8, 9);
	sim.RZ(0.26, 8);
	sim.RZ(0.26, 8);
	sim.RZ(1.57079632679, 9);
	sim.SX(9);
	sim.RZ(1.57079632679, 9);
	sim.RZ(-1.92, 9);
	sim.RZ(1.57079632679, 9);
	sim.SX(9);
	sim.RZ(1.57079632679, 9);
	sim.RZ(-1.824, 9);
	sim.RZ(-0.24, 9);
	sim.RZ(-0.24, 9);
	sim.CX(7, 10);
	sim.CX(10, 7);
	sim.CX(7, 10);
	sim.CX(6, 7);
	sim.CX(7, 6);
	sim.CX(6, 7);
	sim.CX(4, 7);
	sim.RZ(0.38, 7);
	sim.CX(4, 7);
	sim.RZ(1.57079632679, 4);
	sim.SX(4);
	sim.RZ(1.57079632679, 4);
	sim.RZ(-1.92, 4);
	sim.RZ(1.57079632679, 4);
	sim.SX(4);
	sim.RZ(1.57079632679, 4);
	sim.RZ(-0.576, 4);
	sim.RZ(0.36, 4);
	sim.RZ(0.36, 4);
	sim.CX(1, 4);
	sim.CX(4, 1);
	sim.CX(1, 4);
	sim.CX(2, 1);
	sim.RZ(-0.36, 1);
	sim.CX(0, 1);
	sim.CX(1, 0);
	sim.CX(0, 1);
	sim.RZ(-0.9, 4);
	sim.CX(1, 4);
	sim.CX(1, 2);
	sim.CX(2, 1);
	sim.CX(1, 2);
	sim.CX(1, 0);
	sim.RZ(1.14, 0);
	sim.RZ(0.78, 1);
	sim.RZ(0.78, 1);
	sim.RZ(1.57079632679, 2);
	sim.SX(2);
	sim.RZ(1.57079632679, 2);
	sim.RZ(-0.96, 2);
	sim.CX(2, 3);
	sim.CX(3, 2);
	sim.CX(2, 3);
	sim.CX(1, 2);
	sim.CX(2, 1);
	sim.CX(1, 2);
	sim.CX(3, 5);
	sim.RZ(0.78, 4);
	sim.CX(5, 3);
	sim.CX(3, 5);
	sim.CX(3, 2);
	sim.RZ(-0.78, 2);
	sim.CX(3, 2);
	sim.RZ(1.57079632679, 2);
	sim.SX(2);
	sim.RZ(1.57079632679, 2);
	sim.RZ(-0.96, 2);
	sim.RZ(1.57079632679, 2);
	sim.SX(2);
	sim.RZ(1.57079632679, 2);
	sim.RZ(-0.72, 2);
	sim.RZ(-0.6, 2);
	sim.RZ(1.57079632679, 3);
	sim.SX(3);
	sim.RZ(1.57079632679, 3);
	sim.RZ(-0.96, 3);
	sim.RZ(1.57079632679, 3);
	sim.SX(3);
	sim.RZ(1.57079632679, 3);
	sim.RZ(-0.528, 3);
	sim.RZ(1.8, 3);
	sim.RZ(1.8, 3);
	sim.RZ(1.57079632679, 5);
	sim.SX(5);
	sim.RZ(1.57079632679, 5);
	sim.RZ(-0.144, 5);
	sim.RZ(-1.5, 5);
	sim.CX(3, 5);
	sim.CX(5, 3);
	sim.CX(3, 5);
	sim.CX(2, 3);
	sim.CX(3, 2);
	sim.CX(2, 3);
	sim.CX(3, 5);
	sim.CX(5, 3);
	sim.CX(3, 5);
	sim.RZ(1.57079632679, 7);
	sim.SX(7);
	sim.RZ(1.57079632679, 7);
	sim.RZ(-1.92, 7);
	sim.RZ(1.57079632679, 7);
	sim.SX(7);
	sim.RZ(1.57079632679, 7);
	sim.RZ(1.536, 7);
	sim.RZ(0.66, 7);
	sim.CX(8, 11);
	sim.CX(11, 8);
	sim.CX(8, 11);
	sim.CX(8, 9);
	sim.CX(9, 8);
	sim.CX(8, 9);
	sim.CX(10, 12);
	sim.CX(12, 10);
	sim.CX(10, 12);
	sim.CX(7, 10);
	sim.CX(10, 7);
	sim.CX(7, 10);
	sim.CX(12, 13);
	sim.CX(13, 12);
	sim.CX(12, 13);
	sim.CX(11, 14);
	sim.CX(14, 11);
	sim.CX(11, 14);
	sim.CX(13, 14);
	sim.RZ(-0.26, 14);
	sim.CX(13, 14);
	sim.RZ(1.57079632679, 13);
	sim.SX(13);
	sim.RZ(1.57079632679, 13);
	sim.RZ(-1.92, 13);
	sim.RZ(1.57079632679, 13);
	sim.SX(13);
	sim.RZ(1.57079632679, 13);
	sim.RZ(-0.288, 13);
	sim.RZ(-0.66, 13);
	sim.RZ(-0.66, 13);
	sim.CX(12, 13);
	sim.CX(13, 12);
	sim.CX(12, 13);
	sim.CX(10, 12);
	sim.RZ(0.66, 12);
	sim.CX(10, 12);
	sim.RZ(-1.14, 10);
	sim.RZ(-1.14, 10);
	sim.RZ(-0.78, 12);
	sim.CX(12, 13);
	sim.CX(13, 12);
	sim.CX(12, 13);
	sim.RZ(1.57079632679, 14);
	sim.SX(14);
	sim.RZ(1.57079632679, 14);
	sim.RZ(-1.92, 14);
	sim.RZ(1.57079632679, 14);
	sim.SX(14);
	sim.RZ(1.57079632679, 14);
	sim.RZ(1.248, 14);
	sim.RZ(0.24, 14);
	sim.CX(11, 14);
	sim.CX(14, 11);
	sim.CX(11, 14);
	sim.CX(11, 8);
	sim.CX(7, 10);
	sim.CX(10, 7);
	sim.CX(7, 10);
	sim.CX(4, 7);
	sim.CX(7, 4);
	sim.CX(4, 7);
	sim.CX(1, 4);
	sim.CX(4, 1);
	sim.CX(1, 4);
	sim.CX(0, 1);
	sim.RZ(1.14, 1);
	sim.CX(0, 1);
	sim.RZ(1.57079632679, 0);
	sim.SX(0);
	sim.RZ(1.57079632679, 0);
	sim.RZ(-0.96, 0);
	sim.RZ(1.57079632679, 0);
	sim.SX(0);
	sim.RZ(1.57079632679, 0);
	sim.RZ(-0.288, 0);
	sim.RZ(0.6, 0);
	sim.RZ(0.6, 0);
	sim.RZ(1.57079632679, 1);
	sim.SX(1);
	sim.RZ(1.57079632679, 1);
	sim.RZ(-0.96, 1);
	sim.RZ(1.57079632679, 1);
	sim.SX(1);
	sim.RZ(1.57079632679, 1);
	sim.RZ(0.768, 1);
	sim.RZ(1.1, 1);
	sim.CX(7, 4);
	sim.RZ(0.78, 4);
	sim.CX(7, 4);
	sim.RZ(1.57079632679, 4);
	sim.SX(4);
	sim.RZ(1.57079632679, 4);
	sim.RZ(-0.96, 4);
	sim.RZ(1.57079632679, 4);
	sim.SX(4);
	sim.RZ(1.57079632679, 4);
	sim.RZ(0.576, 4);
	sim.RZ(-1.8, 4);
	sim.CX(1, 4);
	sim.CX(4, 1);
	sim.CX(1, 4);
	sim.RZ(1.57079632679, 7);
	sim.SX(7);
	sim.RZ(1.57079632679, 7);
	sim.RZ(-0.96, 7);
	sim.RZ(1.57079632679, 7);
	sim.SX(7);
	sim.RZ(1.57079632679, 7);
	sim.RZ(0.432, 7);
	sim.RZ(1.5, 7);
	sim.CX(4, 7);
	sim.CX(7, 4);
	sim.CX(4, 7);
	sim.RZ(1.5, 4);
	sim.CX(1, 4);
	sim.CX(4, 1);
	sim.CX(1, 4);
	sim.CX(2, 1);
	sim.CX(1, 4);
	sim.CX(2, 3);
	sim.CX(3, 2);
	sim.CX(2, 3);
	sim.CX(3, 5);
	sim.CX(4, 1);
	sim.CX(1, 4);
	sim.CX(1, 2);
	sim.CX(0, 1);
	sim.CX(1, 0);
	sim.CX(0, 1);
	sim.RZ(-1.5, 4);
	sim.CX(5, 3);
	sim.CX(3, 5);
	sim.CX(2, 3);
	sim.CX(3, 2);
	sim.CX(2, 3);
	sim.CX(2, 1);
	sim.RZ(-0.6, 1);
	sim.CX(1, 4);
	sim.RZ(-1.8, 3);
	sim.CX(3, 5);
	sim.CX(4, 1);
	sim.CX(1, 4);
	sim.CX(1, 2);
	sim.CX(2, 1);
	sim.CX(1, 2);
	sim.CX(0, 1);
	sim.CX(1, 0);
	sim.CX(0, 1);
	sim.CX(5, 3);
	sim.CX(3, 5);
	sim.CX(3, 2);
	sim.CX(1, 2);
	sim.CX(2, 1);
	sim.CX(1, 2);
	sim.CX(1, 4);
	sim.CX(3, 5);
	sim.CX(4, 1);
	sim.CX(1, 4);
	sim.CX(0, 1);
	sim.RZ(1.3, 0);
	sim.RZ(1.3, 0);
	sim.RZ(1.9, 1);
	sim.RZ(1.3, 4);
	sim.CX(5, 3);
	sim.CX(3, 5);
	sim.CX(2, 3);
	sim.RZ(-1.3, 2);
	sim.RZ(-1.3, 2);
	sim.RZ(-1.3, 3);
	sim.RZ(1.57079632679, 5);
	sim.SX(5);
	sim.RZ(1.57079632679, 5);
	sim.RZ(0, 5);
	sim.RZ(1.57079632679, 5);
	sim.SX(5);
	sim.RZ(1.57079632679, 5);
	sim.RZ(0, 5);
	sim.RZ(-2.1, 5);
	sim.RZ(0.24, 8);
	sim.CX(11, 8);
	sim.RZ(0.78, 11);
	sim.RZ(0.78, 11);
	sim.CX(11, 14);
	sim.CX(14, 11);
	sim.CX(11, 14);
	sim.CX(13, 14);
	sim.RZ(-0.78, 14);
	sim.CX(13, 14);
	sim.RZ(1.57079632679, 13);
	sim.SX(13);
	sim.RZ(1.57079632679, 13);
	sim.RZ(-0.96, 13);
	sim.RZ(1.57079632679, 13);
	sim.SX(13);
	sim.RZ(1.57079632679, 13);
	sim.RZ(-0.144, 13);
	sim.RZ(-1.1, 13);
	sim.RZ(-1.1, 13);
	sim.CX(12, 13);
	sim.CX(13, 12);
	sim.CX(12, 13);
	sim.CX(10, 12);
	sim.CX(12, 10);
	sim.CX(10, 12);
	sim.RZ(1.57079632679, 14);
	sim.SX(14);
	sim.RZ(1.57079632679, 14);
	sim.RZ(-0.96, 14);
	sim.RZ(1.57079632679, 14);
	sim.SX(14);
	sim.RZ(1.57079632679, 14);
	sim.RZ(0.624, 14);
	sim.RZ(0.4, 14);
	sim.CX(7, 10);
	sim.RZ(1.1, 10);
	sim.CX(7, 10);
	sim.RZ(-1.3, 10);
	sim.CX(10, 12);
	sim.CX(12, 10);
	sim.CX(10, 12);
	sim.RZ(-1.9, 7);
	sim.RZ(-1.9, 7);
	sim.CX(4, 7);
	sim.CX(7, 4);
	sim.CX(4, 7);
	sim.CX(1, 4);
	sim.CX(0, 1);
	sim.CX(1, 0);
	sim.CX(0, 1);
	sim.CX(1, 2);
	sim.CX(2, 1);
	sim.CX(1, 2);
	sim.CX(3, 2);
	sim.RZ(-1.3, 2);
	sim.CX(3, 2);
	sim.RZ(1.57079632679, 2);
	sim.SX(2);
	sim.RZ(1.57079632679, 2);
	sim.RZ(0, 2);
	sim.RZ(1.57079632679, 2);
	sim.SX(2);
	sim.RZ(1.57079632679, 2);
	sim.RZ(0, 2);
	sim.RZ(-0.84, 2);
	sim.RZ(1.57079632679, 3);
	sim.SX(3);
	sim.RZ(1.57079632679, 3);
	sim.RZ(0, 3);
	sim.RZ(1.57079632679, 3);
	sim.SX(3);
	sim.RZ(1.57079632679, 3);
	sim.RZ(0, 3);
	sim.RZ(2.52, 3);
	sim.RZ(2.52, 3);
	sim.CX(3, 5);
	sim.CX(4, 7);
	sim.CX(5, 3);
	sim.CX(3, 5);
	sim.CX(7, 4);
	sim.CX(4, 7);
	sim.CX(4, 1);
	sim.CX(0, 1);
	sim.CX(1, 0);
	sim.CX(0, 1);
	sim.RZ(1.3, 0);
	sim.RZ(1.9, 7);
	sim.CX(4, 7);
	sim.CX(7, 4);
	sim.CX(4, 7);
	sim.CX(1, 4);
	sim.CX(0, 1);
	sim.CX(1, 0);
	sim.CX(0, 1);
	sim.RZ(1.57079632679, 0);
	sim.SX(0);
	sim.RZ(1.57079632679, 0);
	sim.RZ(0, 0);
	sim.RZ(1.57079632679, 0);
	sim.SX(0);
	sim.RZ(1.57079632679, 0);
	sim.RZ(0, 0);
	sim.RZ(0.84, 0);
	sim.RZ(0.84, 0);
	sim.CX(4, 7);
	sim.CX(7, 4);
	sim.CX(4, 7);
	sim.CX(4, 1);
	sim.RZ(1.57079632679, 1);
	sim.SX(1);
	sim.RZ(1.57079632679, 1);
	sim.RZ(0, 1);
	sim.RZ(1.57079632679, 1);
	sim.SX(1);
	sim.RZ(1.57079632679, 1);
	sim.RZ(0, 1);
	sim.RZ(-2.52, 1);
	sim.CX(1, 2);
	sim.CX(2, 1);
	sim.CX(1, 2);
	sim.CX(1, 0);
	sim.RZ(-0.84, 0);
	sim.CX(2, 3);
	sim.CX(3, 2);
	sim.CX(2, 3);
	sim.CX(3, 5);
	sim.RZ(1.57079632679, 4);
	sim.SX(4);
	sim.RZ(1.57079632679, 4);
	sim.RZ(0, 4);
	sim.RZ(1.57079632679, 4);
	sim.SX(4);
	sim.RZ(1.57079632679, 4);
	sim.RZ(0, 4);
	sim.RZ(2.1, 4);
	sim.RZ(2.1, 4);
	sim.CX(1, 4);
	sim.CX(4, 1);
	sim.CX(1, 4);
	sim.CX(2, 1);
	sim.CX(1, 4);
	sim.CX(4, 1);
	sim.CX(1, 4);
	sim.CX(1, 0);
	sim.RZ(2.66, 0);
	sim.RZ(-2.1, 4);
	sim.CX(1, 4);
	sim.CX(4, 1);
	sim.CX(1, 4);
	sim.CX(2, 1);
	sim.CX(0, 1);
	sim.CX(1, 0);
	sim.CX(0, 1);
	sim.RZ(1.82, 0);
	sim.RZ(1.57079632679, 2);
	sim.SX(2);
	sim.RZ(1.57079632679, 2);
	sim.RZ(1.82, 4);
	sim.RZ(-2.52, 5);
	sim.CX(3, 5);
	sim.RZ(-1.82, 3);
	sim.RZ(-1.82, 5);
	sim.CX(3, 5);
	sim.CX(5, 3);
	sim.CX(3, 5);
	sim.CX(2, 3);
	sim.CX(3, 2);
	sim.CX(2, 3);
	sim.RZ(0.96, 3);
	sim.RZ(-1.82, 5);
	sim.CX(3, 5);
	sim.CX(5, 3);
	sim.CX(3, 5);
	sim.RZ(1.57079632679, 5);
	sim.SX(5);
	sim.RZ(1.57079632679, 5);
	sim.RZ(0.144, 5);
	sim.RZ(-2.7, 5);
	sim.RZ(1.57079632679, 7);
	sim.SX(7);
	sim.RZ(1.57079632679, 7);
	sim.RZ(0, 7);
	sim.RZ(1.57079632679, 7);
	sim.SX(7);
	sim.RZ(1.57079632679, 7);
	sim.RZ(0, 7);
	sim.RZ(1.54, 7);
	sim.RZ(1.57079632679, 8);
	sim.SX(8);
	sim.RZ(1.57079632679, 8);
	sim.RZ(-0.96, 8);
	sim.RZ(1.57079632679, 8);
	sim.SX(8);
	sim.RZ(1.57079632679, 8);
	sim.RZ(-0.912, 8);
	sim.RZ(-0.4, 8);
	sim.RZ(-0.4, 8);
	sim.CX(8, 11);
	sim.CX(11, 8);
	sim.CX(8, 11);
	sim.CX(14, 11);
	sim.RZ(0.4, 11);
	sim.CX(14, 11);
	sim.RZ(1.57079632679, 11);
	sim.SX(11);
	sim.RZ(1.57079632679, 11);
	sim.RZ(0, 11);
	sim.RZ(1.57079632679, 11);
	sim.SX(11);
	sim.RZ(1.57079632679, 11);
	sim.RZ(0, 11);
	sim.RZ(-0.56, 11);
	sim.RZ(-0.56, 11);
	sim.RZ(1.3, 14);
	sim.RZ(1.3, 14);
	sim.CX(13, 14);
	sim.CX(14, 13);
	sim.CX(13, 14);
	sim.CX(11, 14);
	sim.CX(12, 13);
	sim.RZ(-1.3, 13);
	sim.CX(12, 13);
	sim.RZ(1.57079632679, 12);
	sim.SX(12);
	sim.RZ(1.57079632679, 12);
	sim.RZ(0, 12);
	sim.RZ(1.57079632679, 12);
	sim.SX(12);
	sim.RZ(1.57079632679, 12);
	sim.RZ(0, 12);
	sim.RZ(-1.54, 12);
	sim.RZ(-1.54, 12);
	sim.CX(10, 12);
	sim.CX(12, 10);
	sim.CX(10, 12);
	sim.RZ(1.57079632679, 13);
	sim.SX(13);
	sim.RZ(1.57079632679, 13);
	sim.RZ(0, 13);
	sim.RZ(1.57079632679, 13);
	sim.SX(13);
	sim.RZ(1.57079632679, 13);
	sim.RZ(0, 13);
	sim.RZ(0.56, 13);
	sim.CX(14, 11);
	sim.CX(11, 14);
	sim.CX(13, 14);
	sim.RZ(0.56, 14);
	sim.CX(13, 14);
	sim.RZ(1.82, 13);
	sim.RZ(1.82, 13);
	sim.CX(12, 13);
	sim.CX(13, 12);
	sim.CX(12, 13);
	sim.RZ(1.57079632679, 14);
	sim.SX(14);
	sim.RZ(1.57079632679, 14);
	sim.RZ(0.96, 14);
	sim.RZ(1.57079632679, 14);
	sim.SX(14);
	sim.RZ(1.57079632679, 14);
	sim.RZ(0.912, 14);
	sim.RZ(-0.72, 14);
	sim.RZ(-0.72, 14);
	sim.CX(13, 14);
	sim.CX(14, 13);
	sim.CX(13, 14);
	sim.CX(7, 10);
	sim.RZ(1.54, 10);
	sim.CX(7, 10);
	sim.RZ(-1.82, 10);
	sim.CX(10, 12);
	sim.RZ(-1.82, 12);
	sim.CX(10, 12);
	sim.RZ(1.57079632679, 10);
	sim.SX(10);
	sim.RZ(1.57079632679, 10);
	sim.RZ(0.96, 10);
	sim.RZ(1.57079632679, 10);
	sim.SX(10);
	sim.RZ(1.57079632679, 10);
	sim.RZ(0.144, 10);
	sim.RZ(-1.98, 10);
	sim.RZ(-1.98, 10);
	sim.RZ(1.57079632679, 12);
	sim.SX(12);
	sim.RZ(1.57079632679, 12);
	sim.RZ(0.96, 12);
	sim.RZ(1.57079632679, 12);
	sim.SX(12);
	sim.RZ(1.57079632679, 12);
	sim.RZ(-0.624, 12);
	sim.RZ(0.72, 12);
	sim.CX(12, 13);
	sim.RZ(0.72, 13);
	sim.CX(12, 13);
	sim.RZ(2.34, 12);
	sim.RZ(2.34, 12);
	sim.RZ(1.57079632679, 13);
	sim.SX(13);
	sim.RZ(1.57079632679, 13);
	sim.RZ(1.92, 13);
	sim.RZ(1.57079632679, 13);
	sim.SX(13);
	sim.RZ(1.57079632679, 13);
	sim.RZ(1.824, 13);
	sim.RZ(-2.66, 7);
	sim.RZ(-2.66, 7);
	sim.CX(4, 7);
	sim.CX(7, 4);
	sim.CX(4, 7);
	sim.CX(1, 4);
	sim.RZ(1.82, 7);
	sim.CX(4, 7);
	sim.CX(7, 4);
	sim.CX(4, 7);
	sim.CX(1, 4);
	sim.CX(4, 1);
	sim.CX(1, 4);
	sim.CX(2, 1);
	sim.CX(0, 1);
	sim.CX(1, 0);
	sim.CX(0, 1);
	sim.RZ(-1.82, 0);
	sim.CX(1, 2);
	sim.CX(2, 1);
	sim.CX(1, 2);
	sim.CX(1, 0);
	sim.RZ(1.57079632679, 0);
	sim.SX(0);
	sim.RZ(1.57079632679, 0);
	sim.RZ(0.96, 0);
	sim.RZ(1.57079632679, 0);
	sim.SX(0);
	sim.RZ(1.57079632679, 0);
	sim.RZ(0.72, 0);
	sim.RZ(-1.08, 0);
	sim.RZ(1.57079632679, 1);
	sim.SX(1);
	sim.RZ(1.57079632679, 1);
	sim.RZ(0.96, 1);
	sim.RZ(1.57079632679, 1);
	sim.SX(1);
	sim.RZ(1.57079632679, 1);
	sim.RZ(0.528, 1);
	sim.RZ(3.24, 1);
	sim.CX(0, 1);
	sim.CX(1, 0);
	sim.CX(0, 1);
	sim.RZ(3.24, 0);
	sim.CX(2, 3);
	sim.RZ(1.82, 3);
	sim.CX(2, 3);
	sim.RZ(1.57079632679, 2);
	sim.SX(2);
	sim.RZ(1.57079632679, 2);
	sim.RZ(0.96, 2);
	sim.RZ(1.57079632679, 2);
	sim.SX(2);
	sim.RZ(1.57079632679, 2);
	sim.RZ(-0.432, 2);
	sim.RZ(2.7, 2);
	sim.RZ(1.57079632679, 3);
	sim.SX(3);
	sim.RZ(1.57079632679, 3);
	sim.RZ(0.96, 3);
	sim.RZ(1.57079632679, 3);
	sim.SX(3);
	sim.RZ(1.57079632679, 3);
	sim.RZ(-0.576, 3);
	sim.RZ(-3.24, 3);
	sim.CX(2, 3);
	sim.CX(3, 2);
	sim.CX(2, 3);
	sim.RZ(2.7, 3);
	sim.CX(5, 3);
	sim.RZ(-2.7, 3);
	sim.CX(5, 3);
	sim.RZ(2.34, 3);
	sim.RZ(1.57079632679, 5);
	sim.SX(5);
	sim.RZ(1.57079632679, 5);
	sim.RZ(1.92, 5);
	sim.RZ(1.57079632679, 5);
	sim.SX(5);
	sim.RZ(1.57079632679, 5);
	sim.RZ(0.288, 5);
	sim.RZ(2.66, 7);
	sim.CX(4, 7);
	sim.RZ(1.57079632679, 4);
	sim.SX(4);
	sim.RZ(1.57079632679, 4);
	sim.RZ(0.96, 4);
	sim.RZ(1.57079632679, 4);
	sim.SX(4);
	sim.RZ(1.57079632679, 4);
	sim.RZ(0.288, 4);
	sim.RZ(1.08, 4);
	sim.RZ(1.08, 4);
	sim.CX(1, 4);
	sim.CX(0, 1);
	sim.CX(1, 0);
	sim.CX(0, 1);
	sim.CX(2, 1);
	sim.CX(0, 1);
	sim.CX(1, 0);
	sim.CX(0, 1);
	sim.RZ(-3.24, 0);
	sim.RZ(-1.08, 4);
	sim.CX(1, 4);
	sim.CX(0, 1);
	sim.CX(1, 0);
	sim.CX(0, 1);
	sim.RZ(2.34, 0);
	sim.RZ(2.34, 0);
	sim.CX(2, 1);
	sim.RZ(-2.34, 1);
	sim.CX(1, 0);
	sim.RZ(-2.34, 0);
	sim.CX(1, 0);
	sim.RZ(1.57079632679, 0);
	sim.SX(0);
	sim.RZ(1.57079632679, 0);
	sim.RZ(1.92, 0);
	sim.RZ(1.57079632679, 0);
	sim.SX(0);
	sim.RZ(1.57079632679, 0);
	sim.RZ(1.44, 0);
	sim.RZ(1.57079632679, 1);
	sim.SX(1);
	sim.RZ(1.57079632679, 1);
	sim.RZ(1.92, 1);
	sim.RZ(1.57079632679, 1);
	sim.SX(1);
	sim.RZ(1.57079632679, 1);
	sim.RZ(1.056, 1);
	sim.RZ(-2.34, 2);
	sim.RZ(-2.34, 2);
	sim.CX(3, 2);
	sim.RZ(2.34, 2);
	sim.CX(3, 2);
	sim.RZ(1.57079632679, 2);
	sim.SX(2);
	sim.RZ(1.57079632679, 2);
	sim.RZ(1.92, 2);
	sim.RZ(1.57079632679, 2);
	sim.SX(2);
	sim.RZ(1.57079632679, 2);
	sim.RZ(-1.152, 2);
	sim.RZ(1.57079632679, 3);
	sim.SX(3);
	sim.RZ(1.57079632679, 3);
	sim.RZ(1.92, 3);
	sim.RZ(1.57079632679, 3);
	sim.SX(3);
	sim.RZ(1.57079632679, 3);
	sim.RZ(-0.864, 3);
	sim.RZ(3.42, 4);
	sim.RZ(1.57079632679, 7);
	sim.SX(7);
	sim.RZ(1.57079632679, 7);
	sim.RZ(0.96, 7);
	sim.RZ(1.57079632679, 7);
	sim.SX(7);
	sim.RZ(1.57079632679, 7);
	sim.RZ(-0.768, 7);
	sim.RZ(1.98, 7);
	sim.CX(7, 10);
	sim.RZ(1.98, 10);
	sim.CX(7, 10);
	sim.RZ(-2.34, 10);
	sim.CX(10, 12);
	sim.RZ(-2.34, 12);
	sim.CX(10, 12);
	sim.RZ(1.57079632679, 10);
	sim.SX(10);
	sim.RZ(1.57079632679, 10);
	sim.RZ(1.92, 10);
	sim.RZ(1.57079632679, 10);
	sim.SX(10);
	sim.RZ(1.57079632679, 10);
	sim.RZ(0.288, 10);
	sim.RZ(1.57079632679, 12);
	sim.SX(12);
	sim.RZ(1.57079632679, 12);
	sim.RZ(1.92, 12);
	sim.RZ(1.57079632679, 12);
	sim.SX(12);
	sim.RZ(1.57079632679, 12);
	sim.RZ(-1.248, 12);
	sim.RZ(-3.42, 7);
	sim.RZ(-3.42, 7);
	sim.CX(4, 7);
	sim.RZ(3.42, 7);
	sim.CX(4, 7);
	sim.RZ(1.57079632679, 4);
	sim.SX(4);
	sim.RZ(1.57079632679, 4);
	sim.RZ(1.92, 4);
	sim.RZ(1.57079632679, 4);
	sim.SX(4);
	sim.RZ(1.57079632679, 4);
	sim.RZ(0.576, 4);
	sim.RZ(1.57079632679, 7);
	sim.SX(7);
	sim.RZ(1.57079632679, 7);
	sim.RZ(1.92, 7);
	sim.RZ(1.57079632679, 7);
	sim.SX(7);
	sim.RZ(1.57079632679, 7);
	sim.RZ(-1.536, 7);
}

int main(int argc, char *argv[])
{
	MPI_Init(&argc, &argv);
	Simulation sim(15);
	prepare_circuit(sim);
    auto* res = sim.measure_all(10);
    if (sim.i_gpu==0) printf("\n -------- ising_n15 ---------\n");
    if (sim.i_gpu==0) print_measurement(res,15,10);
	MPI_Finalize();
	return 0;
}
