# Verilog-Auto-Debug<h3><p align="right">*Verilog auto debug with LLMs*</p></h3>
- Workflow ![Workflow](https://github.com/Satan-23333/Verilog-Auto-Debug/blob/main/Workflow.png)
- 流程 ![流程](https://github.com/Satan-23333/Verilog-Auto-Debug/blob/main/%E6%B5%81%E7%A8%8B.png)
## How to use
- 下载modelsim仿真工具
- 将Verilog代码放在合适的文件夹内，并编写TestBench
- sim.bat执行仿真，仿真.do文件为wave.do，可自行修改路径参数
- 执行py脚本，利用以下指令安装依赖
```cmd
  pip install -r requirements.txt
```

upload.py执行修改markdown和上传网页操作，现暂时不使用

