#### 基于STM32F103ZET6的 FSMC 扩展外部 SRAM 

##### 设备型号——IS62WV51216ALL（55ns）

<img src="C:/Users/%E9%99%88/AppData/Roaming/Typora/typora-user-images/image-20230802173509616.png" alt="image-20230802173509616" style="zoom:40%;" />

![image-20230802173535382](C:/Users/%E9%99%88/AppData/Roaming/Typora/typora-user-images/image-20230802173535382.png)

| **信号线** | 类型 | **说明**                                                     |
| ---------- | ---- | ------------------------------------------------------------ |
| A0-A18     | I    | 地址输入                                                     |
| I/O0-I/O7  | I/O  | 数据输入输出信号，低字节                                     |
| I/O8-I/O15 | I/O  | 数据输入输出信号，高字节                                     |
| CS和CS1#   | I    | 片选信号，CS2高电平有效，CS1#低电平有效，部分芯片只有其中一个引脚 |
| OE#        | I    | 输出使能信号，低电平有效                                     |
| WE#        | I    | 写入使能，低电平有效                                         |
| UB#        | I    | 数据掩码信号Upper Byte，高位字节允许访问，低电平有效         |
| LB#        | I    | 数据掩码信号Lower Byte，低位字节允许访问，低电平有效         |

​		SRAM的控制比较简单，只要控制信号线使能了访问，从地址线输入要访问的地址，

即可从I/O数据线写入或读出数据。

#### 存储器修改字节

​		本型号SRAM的有 $2^8 * 1024$ 个字节空间，共计 1M，由于空间较小，只存在按行寻址，即 $2^8 * 1024$ 行，

##### 读时序

![image-20230802181157085](C:/Users/%E9%99%88/AppData/Roaming/Typora/typora-user-images/image-20230802181157085.png)

![image-20230803115633946](C:/Users/%E9%99%88/AppData/Roaming/Typora/typora-user-images/image-20230803115633946.png)

##### 写时序

![image-20230802181202274](C:/Users/%E9%99%88/AppData/Roaming/Typora/typora-user-images/image-20230802181202274.png)

![image-20230803115644542](C:/Users/%E9%99%88/AppData/Roaming/Typora/typora-user-images/image-20230803115644542.png)

#### 通过FSMC来控制SRAM

​		存在三种寄存器，每种寄存器有四个

FSMC_BCR 控制寄存器可配置要控制的存储器类型，数据线宽度以及信号有效性能参数

FSMC_BTR 时序寄存器用于配置 SRAM 访问时的各种事件延迟，如数据保持时间，地址保存时间

FSMC_BWTR 写时序寄存器与 FMC_BTR 寄存器控制的参数类似，它专门用于控制写时序的时间参数

![image-20230803114311816](C:/Users/%E9%99%88/AppData/Roaming/Typora/typora-user-images/image-20230803114311816.png)

总通信时间在 55 ns 内，设备型号——IS62WV51216ALL（55ns）

SRAM/NOR-Flash chip-select timing registers 1..4 (FSMC_BTR1..4)------查手册

FSMC只能以32位的形式进行操作--本次扩展的SRAM设备为异步通信设备！！！

```c
uint32_tFSMC_AddressSetupTime;       /*地址建立时间，0-0xF个HCLK期*/

	ADDSET: Address setup phase duration——配置读使能的时间——写入数据（0001)
	延时 20ns，STM32F103ZET6的时钟周期为72MHz，一个时钟周期为13.8888 ns，故需要两个时钟周期，故需要27.6 ns 
        
/*****************************************************************************/
uint32_tFSMC_AddressHoldTime;        /*地址保持时间，0-0xF个HCLK周期*/
	SRAM 不需要配置此选项
/*****************************************************************************/
uint32_tFSMC_DataSetupTime;           /*地址建立时间，0-0xF个HCLK周期*/
	写程序时配置
/*****************************************************************************/
uint32_tFSMC_BusTurnAroundDuration;/*总线转换周期,0-0xF个HCLK周期，在NOR FLASH */
	分时复用操作-不配置
/*****************************************************************************/
	
uint32_tFSMC_CLKDivision;/*时钟分频因子,1-0xF，若控制异步存储器，本参数无效*/
/*****************************************************************************/
uint32_tFSMC_DataLatency;    /*数据延迟时间，若控制异步存储器，本参数无效*/
/*****************************************************************************/
uint32_tFSMC_AccessMode;             /*设置访问模式*/ 
	访问模式 A 00
/*****************************************************************************/
}FSMC_NORSRAMTimingInitTypeDef;
```

##### 写时序的要求

DATAST = 2

ADDSET = 0

1.   ADDSET + ATAST + 1  > 55ns    
2.   DATAST + 1 > 40 ns     41.7 ns
3.   ADDSET + 1 > 0 ns

##### 读时序的要求

DATAST = 1		（经测试 DATAST 配置成 1 无法正常工作）

ADDSET = 0

1.   ADDSET + ATAST + 2  > 55ns    ==== 1 + 1 + 1 + 2 = 69.5 ns
2.   DATAST + 1 > 25 ns ==  27.6 ns
3.   ADDSET + 1 > 0 ns === 13.9 ns



