---
layout:     post
title:      "DDR-简单时序分析"
subtitle:   "S5PV210 DDR"
date:       2017-03-11 11:00:00
author:     "陈登龙"
header-img: "img/post-bg-ddr.jpg"
catalog: true
tags:
    - DDR
---


# DDR-简单时序分析

**一，DDR简单时序分析**

这次我们简单分析下DDR的读取时序，这次介绍的时序是最基本的时序，在后来又开发了许多增强的时序，但都是以这个为基础的，所以我们需要了解这个基本的时序，有助于我们理解DRAM和MemoryControl的原理。


**1.下面是CPU对MemCtl的控制模型图：**

![MemCtl][1]

可以分析出：

1.CPU将地址发送给MemCtl。

2.MemCtl在内部有一个**地址队列**，用来存储CPU发来的地址，因为CPU发送的速度非常快。

3.MemCtl将地址拆分成**行地址**和**列地址**然后送到DRAM中。

4.在从DRAM中得到数据后，MemCtl又将数据处理后送回CPU中。





**2.这是DRAM对MemCtl所拆分地址处理的过程图：**

![DRAM][2]

分析如下：
1.MemCtl发送经过拆分的行地址给DRAM，DRAM进行**行地址锁存(Row Address Stole)**并解码。

2.MemCtl发送经过拆分的列地址给DRAM，DRAM进行**列地址锁存(Column Address Stole)**并解码。

3.DRAM把数据放到数据总线上。

4.MemCtl取得数据然后适当处理，再送回CPU




**3.这是处理过程的时序图：**
![Timing][3]
这个时序就符合了我们上面的描述，**在一个周期中，MemCtl分别发送行地址和列地址，然后DRAM将数据放到数据总线上**。

  [1]: https://cheng-zhi.github.io/img/DDR/post-2017-3-11-MemCtl.png
  [2]: https://cheng-zhi.github.io/img/DDR/post-2017-3-11-DRAM.png
  [3]: https://cheng-zhi.github.io/img/DDR/post-2017-3-11-DRAMTiming.png