# FIFO_Arty7
Cource work

Очередь (FIFO) произвольной разрядности и размера.
myFIFO.v 		- модуль очереди;
uart_top.v 		- модуль uart (baud rate = 9600, 1 stop-bit);
UART_service.v		- модуль, обеспечивающий связь между FIFO и UART модулями;
Top_FIFO_UART.v		- топ-модуль для отладки очереди через UART;

Работает логический анализатор (ILA) ((просьба не мешать))

После прошивки платы требуется подать сигнал сброса (rst) с помощью движкового переключателя sw0.

При работе через UART на стороне ПК использовать терминал COM-порта (Tera Term и проч. и проч.).
В режиме отладки через UART:
1. Послать команду (в формате char символа) из следующего списка:
	- '0': Запись в очередь;
	- '1': Чтение из очереди;
	- '2': Чтение и запись в очередь;
2. В случае записи в очередь ('0''2') следующим пакетом отправить записываемое в очередь значение;

Для отладки по UART используется очередь разрядностью 8 бит и размером 7 значений. 

Для конфигурирования очереди использовать макросы в файле myFIFO.v:
	BIT_DEPTH 		- разрядность очереди;
	FIFO_VOLUME		- размер (длина) очереди, рекомендуется выбирать значение (2^n)-1;
	FIFO_VOLUME_BIT_DEPTH	- минимальная разрядность числа для хранения значения (FIFO_VOLUME + 1);