/*
 * stm32f446xx.h
 *
 *  Created on: Feb 16, 2024
 *  Author: Imran Shaik
 */

#ifndef INC_STM32F446XX_H_
#define INC_STM32F446XX_H_


/********************* Base address of FLASH and SRAM Memories*********/
#define FLASH_BASE_ADDR						0x08000000U
#define SRAM_1_BASE_ADDR					0x20000000U //112KB
#define SRAM_2_BASE_ADDR					0x2001C000U //16KB
#define ROM_BASE_ADDR						0x1FFF0000U
#define SRAM								SRAM_1_BASE_ADDR
/**********************************************************************/


/****************Base address of PeriPherals************************/
#define PERIPH_BASE_ADDR					0x40000000U
#define APB1_PERIPH_BASE_ADDR				PERIPH_BASE_ADDR
#define APB2_PERIPH_BASE_ADDR				0x40010000U
#define AHB1_PERIPH_BASE_ADDR				0x40020000U
#define AHB2_PERIPH_BASE_ADDR				0x50000000U
#define AHB3_PERIPH_BASE_ADDR				0x60000000U

///For GPIOx(APBH1) Base addresses 									//Offset
#define GPIOA_BASE_ADDR 					(AHB1_PERIPH_BASE_ADDR + 0x0000)
#define GPIOB_BASE_ADDR						(AHB1_PERIPH_BASE_ADDR + 0x0400)
#define GPIOC_BASE_ADDR						(AHB1_PERIPH_BASE_ADDR + 0x0800)
#define GPIOD_BASE_ADDR						(AHB1_PERIPH_BASE_ADDR + 0x0C00)
#define GPIOE_BASE_ADDR						(AHB1_PERIPH_BASE_ADDR + 0x1000)
#define GPIOF_BASE_ADDR						(AHB1_PERIPH_BASE_ADDR + 0x1400)
#define GPIOG_BASE_ADDR						(AHB1_PERIPH_BASE_ADDR + 0x1800)
#define GPIOH_BASE_ADDR						(AHB1_PERIPH_BASE_ADDR + 0x1C00)

/***************************APB1 Peripherals ******************************************/
//I2C
#define I2C1_BASE_ADDR						(APB1_PERIPH_BASE_ADDR + 0x5400)
#define I2C2_BASE_ADDR						(APB1_PERIPH_BASE_ADDR + 0x5800)
#define I2C3_BASE_ADDR						(APB1_PERIPH_BASE_ADDR + 0x5C00)

//SPI
#define SPI2_BASE_ADDR						(APB1_PERIPH_BASE_ADDR + 0x3800)
#define SPI3_BASE_ADDR						(APB1_PERIPH_BASE_ADDR + 0x3C00)

//UART
#define UART4_BASE_ADDR						(APB1_PERIPH_BASE_ADDR + 0x4000)
#define UART5_BASE_ADDR						(APB1_PERIPH_BASE_ADDR + 0x5000)

//USART
#define USART2_BASE_ADDR					(APB1_PERIPH_BASE_ADDR + 0x4400)
#define USART3_BASE_ADDR					(APB1_PERIPH_BASE_ADDR + 0x4800)

//Timers
#define TIM2_BASE_ADDR						(APB1_PERIPH_BASE_ADDR + 0x0000)
#define TIM3_BASE_ADDR						(APB1_PERIPH_BASE_ADDR + 0x0400)
#define TIM4_BASE_ADDR						(APB1_PERIPH_BASE_ADDR + 0x0800)
#define TIM5_BASE_ADDR						(APB1_PERIPH_BASE_ADDR + 0x0C00)
#define TIM6_BASE_ADDR						(APB1_PERIPH_BASE_ADDR + 0x1000)
#define TIM7_BASE_ADDR						(APB1_PERIPH_BASE_ADDR + 0x1400)
#define TIM12_BASE_ADDR						(APB1_PERIPH_BASE_ADDR + 0x1800)
#define TIM13_BASE_ADDR						(APB1_PERIPH_BASE_ADDR + 0x1C00)
#define TIM14_BASE_ADDR						(APB1_PERIPH_BASE_ADDR + 0x2000)

//WatchDog Timer
#define WWDG_BASE_ADDR						(APB1_PERIPH_BASE_ADDR + 0x2C00)

/*--------------------------------------------------------------------------------*/

/********************************   APB2 Peripherals    ********************************* **/

//SPI
#define SPI1_BASE_ADDR						(APB2_PERIPH_BASE_ADDR + 0x3000)
#define SPI4_BASE_ADDR						(APB2_PERIPH_BASE_ADDR + 0x3400)

//USART
#define USART1_BASE_ADDR					(APB2_PERIPH_BASE_ADDR + 0x1000)
#define USART6_BASE_ADDR					(APB2_PERIPH_BASE_ADDR + 0x1400)

//TIMER
#define	TIM1_BASE_ADDR						(APB2_PERIPH_BASE_ADDR + 0x0000)
#define TIM8_BASE_ADDR						(APB2_PERIPH_BASE_ADDR + 0x0400)
#define TIM9_BASE_ADDR						(APB2_PERIPH_BASE_ADDR + 0x4000)
#define TIM10_BASE_ADDR						(APB2_PERIPH_BASE_ADDR + 0x4400)
#define TIM11_BASE_ADDR						(APB2_PERIPH_BASE_ADDR + 0x4000)

#define


#endif /* INC_STM32F446XX_H_ */
