---
layout: post
title: "【原创】i.MXRT J-Flash烧写算法使能eFuse熔丝位写入"
date: "2022-10-28T22:20:30.071Z"
---
【原创】i.MXRT J-Flash烧写算法使能eFuse熔丝位写入
==================================

![【原创】i.MXRT J-Flash烧写算法使能eFuse熔丝位写入](https://img2022.cnblogs.com/blog/2276406/202210/2276406-20221028232801524-1172496549.png) 本文旨在介绍一种新的方法，在J-Flash的烧写算法之中加入对i.MXRT系列内部eFuse熔丝位的写入，解决用户对于RT系列BootCFG IO的设计烦扰。

​       临近年底，终于又憋了一篇文章出来，本来年初的时候是有计划把去年总结的一些东西整理下发布出来的，结果还是被工作和生活上各种琐事给耽搁了。哎，今年刚过了自己35岁的生日，眼瞅着这个人生节点过来了，未来该如何走呢，目前还真没想好。回首这不到一年的时间，发生了好多大事情，年初悲痛的东航事件，尴尬的上海疫情封城，全国人民直播观看佩罗西访台，俄乌战争从年初打到现在还没完，到现在刚刚结束的二十大，一年的时间很短，短到等我意识到写第二篇博客时已经快要到年底了，一年时间又很长，长到这么一年的时间里会发生这么多的事情。哎，珍惜身边人，继续提升自己，然后迎接即将到来的2023（咳咳，还有俩月。。。）

       好吧，前文还在各种感慨各种装x然后立刻切换到技术上来貌似有点生硬有点突兀，不过看我博客的人都习惯我唠叨了，不影响大家学习知识就好，哈哈。。。下文进入正题。

       i.MXRT系列在Internal Boot模式下正常启动时，默认配置会在POR\_B复位管脚上升沿的时刻从Boot CFG GPIO管脚获取到电平状态并装载到SRC\_SBMR1寄存器，然后BOOT\_ROM会以该寄存器的值来决定外部启动设备的类型和相关的启动配置，比如Flexspi接口启动还是SEMC接口启动还是SDHC启动，还有Flexspi是Norflash启动还是Nandflash启动，以及启动时的时钟频率和使用的哪组管脚配置，具体请查询i.MXRT RM手册SystemBoot章节（注意不同RT系列，它的BOOT\_CFG对应的IO管脚可能是不一样的，下图是RT1060的）。

![](https://img-blog.csdnimg.cn/img_convert/568f53a5ac87ee7e93e3cd1a23001b69.png)![](https://img2022.cnblogs.com/blog/2276406/202210/2276406-20221028232835957-1717992430.gif "点击并拖拽以移动")  

![](https://img-blog.csdnimg.cn/img_convert/7670647afa8b4aa52e2bf13008219d36.png)

       不过在实际应用中，有些系统设计对IO利用率要求较高，由于可用IO数量不够而使用到BOOT\_CFG相关的IO管脚同时外部电路又没办法保证在刚上电时POR\_B上升沿时刻这些管脚的电平状态是可控的，这种情况下如果继续使用Internal Boot模式下的默认配置则可能会由于启动配置装载的IO状态不是预期的进而导致MCU启动失败（可通过dump SRC\_SBMR1寄存器看到BOOT\_CFG信号不正常非预期）。针对这种情况，i.MXRT在Internal Boot模式下提供了从内部eFuse熔丝位获取启动配置的方式，即MCU上电复位后不再从BOOT\_CFG IO管脚电平获取启动配置而是使用内部eFuse的配置，具体见RM手册SystemBoot章节如下图，当内部熔丝位BT\_FUSE\_SEL写成1之后（出厂默认为0），GPIO状态不再决定启动配置而是由eFuse熔丝内部的BOOT\_CFG1和BOOT\_CFG2位决定。

![](https://img2022.cnblogs.com/blog/2276406/202210/2276406-20221028232416555-1938953800.png)

![](https://img2022.cnblogs.com/blog/2276406/202210/2276406-20221028232441984-59288783.png)

       从上述解释说明我们知道了通过烧写内部eFuse熔丝位BT\_FUSE\_SEL和BOOT\_CFG1和2可以决定RT的启动配置，那这两个熔丝位的位置具体在哪里以及如何写入。从RT的RM手册里Fusemap章节找到boot fusemap table如下，可以看到BOOT\_CFG1和2位于eFuse地址0x450的\[15:0\]位，BT\_FUSE\_SEL位于地址0x460的bit4位，这些eFuse位出厂默认均为0，如果用户的外部Flash是我们平时最常用的QSPI Flash的话，则从下图eFuse位说明可以看到BOOT\_CFG1和2位不需要再写入（保持0即可），我们只需要把BT\_FUSE\_SEL写1即可（注意eFuse只能从0写成1，而且只能写一次）。

![](https://img-blog.csdnimg.cn/img_convert/1f2200da91e8eb02953fe41ae6ac27a0.png)

       本项目最新的Flash烧写算法新加入了对eFuse熔丝位的写入支持，一旦使能了该功能后，用户在给RT下载更新程序的同时也会写入eFuse，对用户来说是无感的，最大程度减少用户额外的操作，不过对eFuse的写入大家一定要谨慎，因为eFuse一旦从0写成1就无法再逆向回去了 （这也是叫做熔丝位的原因）。如下图，加入了eFuse的写入，不过默认是不生效的，用户如果想使能eFuse的烧写的话，需要打开BT\_FUSE这个宏然后重新编译生成对应的elf文件，再参考我之前的一篇文章<[All in One i.MXRT1050/RT1020 SPI Flash Algorithm for J-Flash](http://blog.chinaaet.com/jihceng0622/p/5100066783 "All in One i.MXRT1050/RT1020 SPI Flash Algorithm for J-Flash")\>更新到J-Flash的支持里面去。

![](https://img-blog.csdnimg.cn/img_convert/395f81ae694a16f3099c38f5c32b172a.png)

       对于上述的eFuse写入代码，这里简单解释一下，由于eFuse是一块独立的物理存储空间不在CPU内部的4G可寻址空间范围内，要对其进行操作需要借助于OCOTP控制器，而eFuse的地址和OCOTP里的地址有个映射关系即eFuse address = OCOTP index \* 0x10 + 0x400，所以上图中我们传入OCOTP的参数0x06对应的是eFuse空间中的0x460，也就是BT\_FUSE\_SEL熔丝位所在的物理空间地址。如果用户想要操作其他eFuse空间，则可以参考该代码中的API用法自行添加和修改，但是一定要注意对eFuse的操作是一次性的。

       本文的最新代码和文档我已update到我的github仓库，欢迎下载和star。老话继续，本文首发[ChinaAET](https://blog.chinaaet.com/jihceng0622/p/5100069029 "ChinaAET")，续发于CSDN和博客园，未完待续！

[jicheng0622/All-in-One-Flash-Algorithm-for-NXP-i.MXRT: A Uniform Flashloader Algorithm for NXP i.MXRT MCU family on different IDEs (github.com)](https://github.com/jicheng0622/All-in-One-Flash-Algorithm-for-NXP-i.MXRT "jicheng0622/All-in-One-Flash-Algorithm-for-NXP-i.MXRT: A Uniform Flashloader Algorithm for NXP i.MXRT MCU family on different IDEs (github.com)")

​