## 字节跳动-硬件开发实习生
概述：3月25日上午10点30开始的技术面试，共分为两面，两面间隔不超过五分钟。

### 第一面：基础知识+项目经验-30分钟
这一面开始做了一下自我介绍，介绍结束后面试官开始针对简历上的内容进行一些提问，主要是简历上的项目，自己首先介绍了一下项目的内容，中间穿插面试官对项目的一些提问。整个面试过程中，面试官会随时打断对项目细节进行提问。同时面试官也会对一些数字设计的基础知识提问，这方面我懂得不深，答的很差，面试官也说我缺乏数字设计相关的系统知识。面试最后，面试官提到了验证相关的一些方法以及工具，希望我能更多的了解这方面的知识。

一些问题：
- 项目中的微处理器核的架构

MiniMIPS是一款基于MIPS32指令集架构设计的32位微处理器，它是按照经典的五极流水线（取指、译码、执行、访存、写回）设计的，支持小端序字节访存，支持哈佛结构（指令和数据接口分开），支持诸如数据前推、流水线暂停、延迟转移等流水线技术，同时我们还实现了MIPS架构中的CP0协处理器，以支持异常和中断的处理。
- regfile的位置，采用了几个读写端口

regfile位于译码阶段，采用了两个读写端口，分别对应于MIPS指令架构中指令的rs、rt位。
- 对数字逻辑的理解

数字逻辑可分为组合逻辑和时序逻辑。组合逻辑电路由基本的逻辑门电路组成，特点是输出值只与当前的输入值有关，电路没有记忆功能。输出状态随电路的输入状态变化；时序逻辑电路由基本的逻辑门电路和反馈逻辑回路组成，与组合逻辑电路的本质区别在于其具有记忆功能，特点是输出不仅取决于当时的输入值，而且还与电路过去的状态有关。
- 阻塞赋值和非阻塞赋值的区别

阻塞赋值对应于组合逻辑，非阻塞赋值对应于时序逻辑，其最本质的区别是，阻塞赋值在表达式右边计算完成后立即把结果赋值给左边，而非阻塞赋值会在所有式子右边计算完成后，时钟沿触发结束时，统一进行赋值。多条阻塞赋值语句串行执行，多条非阻塞赋值语句却是并行执行的。正因为数字电路设计中有非阻塞赋值的存在，时序逻辑和时序电路才能实现。

- UVM

### 第二面：主要是项目内容-30分钟
这一面在上一面之后5分钟内开始的，面试官好像在食堂进行的面试，氛围较上一面轻松一些。

开始时没有再进行自我介绍，面试官直接对项目进行提问。照常先简单介绍一下自己的项目，介绍完成后，面试官开始对项目细节进行提问。面试最后，面试官也提到了系统验证的知识，希望我能更多的学习下验证相关的东西，可能FPGA做验证的比较多。

一些问题：
- 数据前推怎么处理数据相关
- 数据冒险是什么
- 寄存器的位宽和深度
- 延迟转移的实现，以及有什么更好的技术
- CP0协处理器的实现，以及是如何处理异常和中断的
- 怎么验证项目的正确性，能否覆盖所有测试，怎样确保覆盖完全

### 总结
感觉这次面试不算太难，但是自己的知识体系太薄弱了，很多数字设计相关的基础知识都答不出来，以后要多复习这方面的知识（数字逻辑，计算机体系结构）。
这次的两位面试官都来自于字节跳动的AI Lab，他们团队目前主要在做的是神经网络的硬件加速，主要面向数据中心做一些硬件上的优化。