Fitter report for SoC
Mon Jul 06 21:44:11 2020
Quartus Prime Version 15.1.0 Build 185 10/21/2015 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Fitter Netlist Optimizations
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Fitter RAM Summary
 23. Routing Usage Summary
 24. I/O Rules Summary
 25. I/O Rules Details
 26. I/O Rules Matrix
 27. Fitter Device Options
 28. Operating Settings and Conditions
 29. Estimated Delay Added for Hold Timing Summary
 30. Estimated Delay Added for Hold Timing Details
 31. Fitter Messages
 32. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2015 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus Prime License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+---------------------------------+---------------------------------------------+
; Fitter Status                   ; Successful - Mon Jul 06 21:44:11 2020       ;
; Quartus Prime Version           ; 15.1.0 Build 185 10/21/2015 SJ Lite Edition ;
; Revision Name                   ; SoC                                         ;
; Top-level Entity Name           ; SoC                                         ;
; Family                          ; Cyclone V                                   ;
; Device                          ; 5CSEMA5F31C6                                ;
; Timing Models                   ; Final                                       ;
; Logic utilization (in ALMs)     ; 2,271 / 32,070 ( 7 % )                      ;
; Total registers                 ; 1874                                        ;
; Total pins                      ; 50 / 457 ( 11 % )                           ;
; Total virtual pins              ; 0                                           ;
; Total block memory bits         ; 131,072 / 4,065,280 ( 3 % )                 ;
; Total RAM Blocks                ; 16 / 397 ( 4 % )                            ;
; Total DSP Blocks                ; 0 / 87 ( 0 % )                              ;
; Total HSSI RX PCSs              ; 0                                           ;
; Total HSSI PMA RX Deserializers ; 0                                           ;
; Total HSSI TX PCSs              ; 0                                           ;
; Total HSSI PMA TX Serializers   ; 0                                           ;
; Total PLLs                      ; 0 / 6 ( 0 % )                               ;
; Total DLLs                      ; 0 / 4 ( 0 % )                               ;
+---------------------------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; 5CSEMA5F31C6                          ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                         ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                                ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                           ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                           ; Care                                  ; Care                                  ;
; PowerPlay Power Optimization During Fitting                                ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization                       ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Active Serial clock source                                                 ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Clamping Diode                                                             ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                             ; On                                    ; On                                    ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-------------------------------------------------------------------+
; I/O Assignment Warnings                                           ;
+-----------------------------------+-------------------------------+
; Pin Name                          ; Reason                        ;
+-----------------------------------+-------------------------------+
; PeripheralStatus[0]               ; Incomplete set of assignments ;
; PeripheralStatus[1]               ; Incomplete set of assignments ;
; PeripheralStatus[2]               ; Incomplete set of assignments ;
; PeripheralStatus[3]               ; Incomplete set of assignments ;
; SpySignal.CpuSpy.CounterCount[0]  ; Incomplete set of assignments ;
; SpySignal.CpuSpy.CounterCount[1]  ; Incomplete set of assignments ;
; SpySignal.CpuSpy.CounterCount[2]  ; Incomplete set of assignments ;
; SpySignal.CpuSpy.CounterCount[3]  ; Incomplete set of assignments ;
; SpySignal.CpuSpy.CounterCount[4]  ; Incomplete set of assignments ;
; SpySignal.CpuSpy.CounterCount[5]  ; Incomplete set of assignments ;
; SpySignal.CpuSpy.CounterCount[6]  ; Incomplete set of assignments ;
; SpySignal.CpuSpy.CounterCount[7]  ; Incomplete set of assignments ;
; SpySignal.CpuSpy.CounterCount[8]  ; Incomplete set of assignments ;
; SpySignal.CpuSpy.CounterCount[9]  ; Incomplete set of assignments ;
; SpySignal.CpuSpy.CounterCount[10] ; Incomplete set of assignments ;
; SpySignal.CpuSpy.CounterCount[11] ; Incomplete set of assignments ;
; SpySignal.CpuSpy.CounterCount[12] ; Incomplete set of assignments ;
; SpySignal.CpuSpy.CounterCount[13] ; Incomplete set of assignments ;
; SpySignal.CpuSpy.CounterCount[14] ; Incomplete set of assignments ;
; SpySignal.CpuSpy.CounterCount[15] ; Incomplete set of assignments ;
; SpySignal.CpuSpy.CounterCount[16] ; Incomplete set of assignments ;
; SpySignal.CpuSpy.CounterCount[17] ; Incomplete set of assignments ;
; SpySignal.CpuSpy.CounterCount[18] ; Incomplete set of assignments ;
; SpySignal.CpuSpy.CounterCount[19] ; Incomplete set of assignments ;
; SpySignal.CpuSpy.CounterCount[20] ; Incomplete set of assignments ;
; SpySignal.CpuSpy.CounterCount[21] ; Incomplete set of assignments ;
; SpySignal.CpuSpy.CounterCount[22] ; Incomplete set of assignments ;
; SpySignal.CpuSpy.CounterCount[23] ; Incomplete set of assignments ;
; SpySignal.CpuSpy.CounterCount[24] ; Incomplete set of assignments ;
; SpySignal.CpuSpy.CounterCount[25] ; Incomplete set of assignments ;
; SpySignal.CpuSpy.CounterCount[26] ; Incomplete set of assignments ;
; SpySignal.CpuSpy.CounterCount[27] ; Incomplete set of assignments ;
; SpySignal.CpuSpy.CounterCount[28] ; Incomplete set of assignments ;
; SpySignal.CpuSpy.CounterCount[29] ; Incomplete set of assignments ;
; SpySignal.CpuSpy.CounterCount[30] ; Incomplete set of assignments ;
; SpySignal.CpuSpy.CounterCount[31] ; Incomplete set of assignments ;
; SpySignal.Error                   ; Incomplete set of assignments ;
; SpySignal.Qs[0]                   ; Incomplete set of assignments ;
; SpySignal.Qs[1]                   ; Incomplete set of assignments ;
; SpySignal.Qs[2]                   ; Incomplete set of assignments ;
; SpySignal.Qs[3]                   ; Incomplete set of assignments ;
; SpySignal.Qs[4]                   ; Incomplete set of assignments ;
; SpySignal.Qs[5]                   ; Incomplete set of assignments ;
; SpySignal.Qs[6]                   ; Incomplete set of assignments ;
; PeripheralPort[0]                 ; Incomplete set of assignments ;
; Clk                               ; Incomplete set of assignments ;
; Reset                             ; Incomplete set of assignments ;
; PeripheralPort[1]                 ; Incomplete set of assignments ;
; PeripheralPort[2]                 ; Incomplete set of assignments ;
; PeripheralPort[3]                 ; Incomplete set of assignments ;
; PeripheralStatus[0]               ; Missing location assignment   ;
; PeripheralStatus[1]               ; Missing location assignment   ;
; PeripheralStatus[2]               ; Missing location assignment   ;
; PeripheralStatus[3]               ; Missing location assignment   ;
; SpySignal.CpuSpy.CounterCount[0]  ; Missing location assignment   ;
; SpySignal.CpuSpy.CounterCount[1]  ; Missing location assignment   ;
; SpySignal.CpuSpy.CounterCount[2]  ; Missing location assignment   ;
; SpySignal.CpuSpy.CounterCount[3]  ; Missing location assignment   ;
; SpySignal.CpuSpy.CounterCount[4]  ; Missing location assignment   ;
; SpySignal.CpuSpy.CounterCount[5]  ; Missing location assignment   ;
; SpySignal.CpuSpy.CounterCount[6]  ; Missing location assignment   ;
; SpySignal.CpuSpy.CounterCount[7]  ; Missing location assignment   ;
; SpySignal.CpuSpy.CounterCount[8]  ; Missing location assignment   ;
; SpySignal.CpuSpy.CounterCount[9]  ; Missing location assignment   ;
; SpySignal.CpuSpy.CounterCount[10] ; Missing location assignment   ;
; SpySignal.CpuSpy.CounterCount[11] ; Missing location assignment   ;
; SpySignal.CpuSpy.CounterCount[12] ; Missing location assignment   ;
; SpySignal.CpuSpy.CounterCount[13] ; Missing location assignment   ;
; SpySignal.CpuSpy.CounterCount[14] ; Missing location assignment   ;
; SpySignal.CpuSpy.CounterCount[15] ; Missing location assignment   ;
; SpySignal.CpuSpy.CounterCount[16] ; Missing location assignment   ;
; SpySignal.CpuSpy.CounterCount[17] ; Missing location assignment   ;
; SpySignal.CpuSpy.CounterCount[18] ; Missing location assignment   ;
; SpySignal.CpuSpy.CounterCount[19] ; Missing location assignment   ;
; SpySignal.CpuSpy.CounterCount[20] ; Missing location assignment   ;
; SpySignal.CpuSpy.CounterCount[21] ; Missing location assignment   ;
; SpySignal.CpuSpy.CounterCount[22] ; Missing location assignment   ;
; SpySignal.CpuSpy.CounterCount[23] ; Missing location assignment   ;
; SpySignal.CpuSpy.CounterCount[24] ; Missing location assignment   ;
; SpySignal.CpuSpy.CounterCount[25] ; Missing location assignment   ;
; SpySignal.CpuSpy.CounterCount[26] ; Missing location assignment   ;
; SpySignal.CpuSpy.CounterCount[27] ; Missing location assignment   ;
; SpySignal.CpuSpy.CounterCount[28] ; Missing location assignment   ;
; SpySignal.CpuSpy.CounterCount[29] ; Missing location assignment   ;
; SpySignal.CpuSpy.CounterCount[30] ; Missing location assignment   ;
; SpySignal.CpuSpy.CounterCount[31] ; Missing location assignment   ;
; SpySignal.Error                   ; Missing location assignment   ;
; SpySignal.Qs[0]                   ; Missing location assignment   ;
; SpySignal.Qs[1]                   ; Missing location assignment   ;
; SpySignal.Qs[2]                   ; Missing location assignment   ;
; SpySignal.Qs[3]                   ; Missing location assignment   ;
; SpySignal.Qs[4]                   ; Missing location assignment   ;
; SpySignal.Qs[5]                   ; Missing location assignment   ;
; SpySignal.Qs[6]                   ; Missing location assignment   ;
; PeripheralPort[0]                 ; Missing location assignment   ;
; Clk                               ; Missing location assignment   ;
; Reset                             ; Missing location assignment   ;
; PeripheralPort[1]                 ; Missing location assignment   ;
; PeripheralPort[2]                 ; Missing location assignment   ;
; PeripheralPort[3]                 ; Missing location assignment   ;
+-----------------------------------+-------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                            ;
+------------------------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+----------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                               ; Action     ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node                                                                             ; Destination Port ; Destination Port Name ;
+------------------------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+----------------------------------------------------------------------------------------------+------------------+-----------------------+
; Clk~inputCLKENA0                                                                   ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                              ;                  ;                       ;
; Reset~inputCLKENA0                                                                 ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                              ;                  ;                       ;
; RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|ArithmeticShiftRight:Asr|Q[7]              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|ArithmeticShiftRight:Asr|Q[7]~DUPLICATE              ;                  ;                       ;
; RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|ArithmeticShiftRight:Asr|Q[30]             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|ArithmeticShiftRight:Asr|Q[30]~DUPLICATE             ;                  ;                       ;
; RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|LeftShift:Ls|Q[0]                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|LeftShift:Ls|Q[0]~DUPLICATE                          ;                  ;                       ;
; RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|LeftShift:Ls|Q[3]                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|LeftShift:Ls|Q[3]~DUPLICATE                          ;                  ;                       ;
; RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|LeftShift:Ls|Q[10]                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|LeftShift:Ls|Q[10]~DUPLICATE                         ;                  ;                       ;
; RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|LeftShift:Ls|Q[18]                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|LeftShift:Ls|Q[18]~DUPLICATE                         ;                  ;                       ;
; RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|LeftShift:Ls|Q[19]                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|LeftShift:Ls|Q[19]~DUPLICATE                         ;                  ;                       ;
; RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|LeftShift:Ls|Q[25]                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|LeftShift:Ls|Q[25]~DUPLICATE                         ;                  ;                       ;
; RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|LeftShift:Ls|Q[26]                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|LeftShift:Ls|Q[26]~DUPLICATE                         ;                  ;                       ;
; RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|LogicalShiftRight:Lsr|Q[9]                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|LogicalShiftRight:Lsr|Q[9]~DUPLICATE                 ;                  ;                       ;
; RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|LogicalShiftRight:Lsr|Q[25]                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|LogicalShiftRight:Lsr|Q[25]~DUPLICATE                ;                  ;                       ;
; RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|LogicalShiftRight:Lsr|Q[28]                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|LogicalShiftRight:Lsr|Q[28]~DUPLICATE                ;                  ;                       ;
; RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|LogicalShiftRight:Lsr|Q[31]                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|LogicalShiftRight:Lsr|Q[31]~DUPLICATE                ;                  ;                       ;
; RiscV:CpuRiscV|CSR:ControlStatusRegisters|Mstatus[4]                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|CSR:ControlStatusRegisters|Mstatus[4]~DUPLICATE                               ;                  ;                       ;
; RiscV:CpuRiscV|ControlUnit:Control|Q[10]                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|ControlUnit:Control|Q[10]~DUPLICATE                                           ;                  ;                       ;
; RiscV:CpuRiscV|ControlUnit:Control|Q[11]                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|ControlUnit:Control|Q[11]~DUPLICATE                                           ;                  ;                       ;
; RiscV:CpuRiscV|ControlUnit:Control|Q[15]                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|ControlUnit:Control|Q[15]~DUPLICATE                                           ;                  ;                       ;
; RiscV:CpuRiscV|ControlUnit:Control|Q[16]                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|ControlUnit:Control|Q[16]~DUPLICATE                                           ;                  ;                       ;
; RiscV:CpuRiscV|ControlUnit:Control|Q[20]                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|ControlUnit:Control|Q[20]~DUPLICATE                                           ;                  ;                       ;
; RiscV:CpuRiscV|ControlUnit:Control|Q[21]                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|ControlUnit:Control|Q[21]~DUPLICATE                                           ;                  ;                       ;
; RiscV:CpuRiscV|ControlUnit:Control|Q[29]                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|ControlUnit:Control|Q[29]~DUPLICATE                                           ;                  ;                       ;
; RiscV:CpuRiscV|ControlUnit:Control|Q[32]                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|ControlUnit:Control|Q[32]~DUPLICATE                                           ;                  ;                       ;
; RiscV:CpuRiscV|ControlUnit:Control|Q[35]                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|ControlUnit:Control|Q[35]~DUPLICATE                                           ;                  ;                       ;
; RiscV:CpuRiscV|ControlUnit:Control|Q[36]                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|ControlUnit:Control|Q[36]~DUPLICATE                                           ;                  ;                       ;
; RiscV:CpuRiscV|ControlUnit:Control|Q[37]                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|ControlUnit:Control|Q[37]~DUPLICATE                                           ;                  ;                       ;
; RiscV:CpuRiscV|ControlUnit:Control|Q[40]                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|ControlUnit:Control|Q[40]~DUPLICATE                                           ;                  ;                       ;
; RiscV:CpuRiscV|ControlUnit:Control|Q[41]                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|ControlUnit:Control|Q[41]~DUPLICATE                                           ;                  ;                       ;
; RiscV:CpuRiscV|ControlUnit:Control|Q[44]                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|ControlUnit:Control|Q[44]~DUPLICATE                                           ;                  ;                       ;
; RiscV:CpuRiscV|ControlUnit:Control|Q[45]                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|ControlUnit:Control|Q[45]~DUPLICATE                                           ;                  ;                       ;
; RiscV:CpuRiscV|ControlUnit:Control|Q[46]                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|ControlUnit:Control|Q[46]~DUPLICATE                                           ;                  ;                       ;
; RiscV:CpuRiscV|ControlUnit:Control|Q[47]                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|ControlUnit:Control|Q[47]~DUPLICATE                                           ;                  ;                       ;
; RiscV:CpuRiscV|ControlUnit:Control|Q[49]                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|ControlUnit:Control|Q[49]~DUPLICATE                                           ;                  ;                       ;
; RiscV:CpuRiscV|ControlUnit:Control|Q[50]                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|ControlUnit:Control|Q[50]~DUPLICATE                                           ;                  ;                       ;
; RiscV:CpuRiscV|ControlUnit:Control|Q[51]                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|ControlUnit:Control|Q[51]~DUPLICATE                                           ;                  ;                       ;
; RiscV:CpuRiscV|ControlUnit:Control|Q[52]                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|ControlUnit:Control|Q[52]~DUPLICATE                                           ;                  ;                       ;
; RiscV:CpuRiscV|ControlUnit:Control|Q[53]                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|ControlUnit:Control|Q[53]~DUPLICATE                                           ;                  ;                       ;
; RiscV:CpuRiscV|ControlUnit:Control|Q[56]                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|ControlUnit:Control|Q[56]~DUPLICATE                                           ;                  ;                       ;
; RiscV:CpuRiscV|ControlUnit:Control|Q[58]                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|ControlUnit:Control|Q[58]~DUPLICATE                                           ;                  ;                       ;
; RiscV:CpuRiscV|ControlUnit:Control|Q[60]                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|ControlUnit:Control|Q[60]~DUPLICATE                                           ;                  ;                       ;
; RiscV:CpuRiscV|ControlUnit:Control|Q[63]                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|ControlUnit:Control|Q[63]~DUPLICATE                                           ;                  ;                       ;
; RiscV:CpuRiscV|ControlUnit:Control|Q[64]                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|ControlUnit:Control|Q[64]~DUPLICATE                                           ;                  ;                       ;
; RiscV:CpuRiscV|ControlUnit:Control|Q[65]                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|ControlUnit:Control|Q[65]~DUPLICATE                                           ;                  ;                       ;
; RiscV:CpuRiscV|ControlUnit:Control|Q[72]                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|ControlUnit:Control|Q[72]~DUPLICATE                                           ;                  ;                       ;
; RiscV:CpuRiscV|ControlUnit:Control|Q[73]                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|ControlUnit:Control|Q[73]~DUPLICATE                                           ;                  ;                       ;
; RiscV:CpuRiscV|ControlUnit:Control|Q[80]                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|ControlUnit:Control|Q[80]~DUPLICATE                                           ;                  ;                       ;
; RiscV:CpuRiscV|ControlUnit:Control|Q[83]                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|ControlUnit:Control|Q[83]~DUPLICATE                                           ;                  ;                       ;
; RiscV:CpuRiscV|ControlUnit:Control|Q[85]                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|ControlUnit:Control|Q[85]~DUPLICATE                                           ;                  ;                       ;
; RiscV:CpuRiscV|ControlUnit:Control|Q[87]                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|ControlUnit:Control|Q[87]~DUPLICATE                                           ;                  ;                       ;
; RiscV:CpuRiscV|ControlUnit:Control|Q[94]                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|ControlUnit:Control|Q[94]~DUPLICATE                                           ;                  ;                       ;
; RiscV:CpuRiscV|ControlUnit:Control|Q[97]                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|ControlUnit:Control|Q[97]~DUPLICATE                                           ;                  ;                       ;
; RiscV:CpuRiscV|Counter:C|auxQ[2]                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Counter:C|auxQ[2]~DUPLICATE                                                   ;                  ;                       ;
; RiscV:CpuRiscV|Counter:C|auxQ[6]                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Counter:C|auxQ[6]~DUPLICATE                                                   ;                  ;                       ;
; RiscV:CpuRiscV|Counter:C|auxQ[7]                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Counter:C|auxQ[7]~DUPLICATE                                                   ;                  ;                       ;
; RiscV:CpuRiscV|Counter:C|auxQ[8]                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Counter:C|auxQ[8]~DUPLICATE                                                   ;                  ;                       ;
; RiscV:CpuRiscV|Counter:C|auxQ[9]                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Counter:C|auxQ[9]~DUPLICATE                                                   ;                  ;                       ;
; RiscV:CpuRiscV|Counter:C|auxQ[10]                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Counter:C|auxQ[10]~DUPLICATE                                                  ;                  ;                       ;
; RiscV:CpuRiscV|Counter:C|auxQ[11]                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Counter:C|auxQ[11]~DUPLICATE                                                  ;                  ;                       ;
; RiscV:CpuRiscV|Counter:C|auxQ[15]                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Counter:C|auxQ[15]~DUPLICATE                                                  ;                  ;                       ;
; RiscV:CpuRiscV|Counter:C|auxQ[20]                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Counter:C|auxQ[20]~DUPLICATE                                                  ;                  ;                       ;
; RiscV:CpuRiscV|Counter:C|auxQ[24]                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Counter:C|auxQ[24]~DUPLICATE                                                  ;                  ;                       ;
; RiscV:CpuRiscV|Counter:C|auxQ[26]                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Counter:C|auxQ[26]~DUPLICATE                                                  ;                  ;                       ;
; RiscV:CpuRiscV|Ir:IntructionRegister|Q[0]                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Ir:IntructionRegister|Q[0]~DUPLICATE                                          ;                  ;                       ;
; RiscV:CpuRiscV|Ir:IntructionRegister|Q[5]                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Ir:IntructionRegister|Q[5]~DUPLICATE                                          ;                  ;                       ;
; RiscV:CpuRiscV|Ir:IntructionRegister|Q[14]                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Ir:IntructionRegister|Q[14]~DUPLICATE                                         ;                  ;                       ;
; RiscV:CpuRiscV|Ir:IntructionRegister|Q[15]                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Ir:IntructionRegister|Q[15]~DUPLICATE                                         ;                  ;                       ;
; RiscV:CpuRiscV|Ir:IntructionRegister|Q[16]                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Ir:IntructionRegister|Q[16]~DUPLICATE                                         ;                  ;                       ;
; RiscV:CpuRiscV|Ir:IntructionRegister|Q[21]                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Ir:IntructionRegister|Q[21]~DUPLICATE                                         ;                  ;                       ;
; RiscV:CpuRiscV|Ir:IntructionRegister|Q[22]                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Ir:IntructionRegister|Q[22]~DUPLICATE                                         ;                  ;                       ;
; RiscV:CpuRiscV|Ir:IntructionRegister|Q[24]                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Ir:IntructionRegister|Q[24]~DUPLICATE                                         ;                  ;                       ;
; RiscV:CpuRiscV|Ir:IntructionRegister|Q[27]                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Ir:IntructionRegister|Q[27]~DUPLICATE                                         ;                  ;                       ;
; RiscV:CpuRiscV|Ir:IntructionRegister|Q[28]                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Ir:IntructionRegister|Q[28]~DUPLICATE                                         ;                  ;                       ;
; RiscV:CpuRiscV|Ir:IntructionRegister|Q[29]                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Ir:IntructionRegister|Q[29]~DUPLICATE                                         ;                  ;                       ;
; RiscV:CpuRiscV|Mar:MemoryAddressRegister|auxQ[7]                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Mar:MemoryAddressRegister|auxQ[7]~DUPLICATE                                   ;                  ;                       ;
; RiscV:CpuRiscV|Pc:ProgramCounter|Q[4]                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Pc:ProgramCounter|Q[4]~DUPLICATE                                              ;                  ;                       ;
; RiscV:CpuRiscV|Pc:ProgramCounter|Q[24]                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Pc:ProgramCounter|Q[24]~DUPLICATE                                             ;                  ;                       ;
; RiscV:CpuRiscV|Pc:ProgramCounter|Q[26]                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Pc:ProgramCounter|Q[26]~DUPLICATE                                             ;                  ;                       ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Sp:X2|Q[1]                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Sp:X2|Q[1]~DUPLICATE                          ;                  ;                       ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Sp:X2|Q[3]                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Sp:X2|Q[3]~DUPLICATE                          ;                  ;                       ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Sp:X2|Q[5]                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Sp:X2|Q[5]~DUPLICATE                          ;                  ;                       ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Sp:X2|Q[7]                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Sp:X2|Q[7]~DUPLICATE                          ;                  ;                       ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Sp:X2|Q[12]                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Sp:X2|Q[12]~DUPLICATE                         ;                  ;                       ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Sp:X2|Q[13]                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Sp:X2|Q[13]~DUPLICATE                         ;                  ;                       ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Sp:X2|Q[15]                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Sp:X2|Q[15]~DUPLICATE                         ;                  ;                       ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Sp:X2|Q[19]                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Sp:X2|Q[19]~DUPLICATE                         ;                  ;                       ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Sp:X2|Q[20]                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Sp:X2|Q[20]~DUPLICATE                         ;                  ;                       ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Sp:X2|Q[21]                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Sp:X2|Q[21]~DUPLICATE                         ;                  ;                       ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Sp:X2|Q[22]                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Sp:X2|Q[22]~DUPLICATE                         ;                  ;                       ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Sp:X2|Q[25]                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Sp:X2|Q[25]~DUPLICATE                         ;                  ;                       ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Sp:X2|Q[26]                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Sp:X2|Q[26]~DUPLICATE                         ;                  ;                       ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Sp:X2|Q[27]                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Sp:X2|Q[27]~DUPLICATE                         ;                  ;                       ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Sp:X2|Q[28]                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Sp:X2|Q[28]~DUPLICATE                         ;                  ;                       ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:X1|Q[3]                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:X1|Q[3]~DUPLICATE                        ;                  ;                       ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:X1|Q[8]                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:X1|Q[8]~DUPLICATE                        ;                  ;                       ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:X1|Q[13]                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:X1|Q[13]~DUPLICATE                       ;                  ;                       ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:X1|Q[14]                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:X1|Q[14]~DUPLICATE                       ;                  ;                       ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:X1|Q[17]                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:X1|Q[17]~DUPLICATE                       ;                  ;                       ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:X1|Q[19]                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:X1|Q[19]~DUPLICATE                       ;                  ;                       ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:3:X|Q[2]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:3:X|Q[2]~DUPLICATE   ;                  ;                       ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:3:X|Q[4]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:3:X|Q[4]~DUPLICATE   ;                  ;                       ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:3:X|Q[9]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:3:X|Q[9]~DUPLICATE   ;                  ;                       ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:3:X|Q[13]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:3:X|Q[13]~DUPLICATE  ;                  ;                       ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:3:X|Q[14]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:3:X|Q[14]~DUPLICATE  ;                  ;                       ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:3:X|Q[18]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:3:X|Q[18]~DUPLICATE  ;                  ;                       ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:3:X|Q[20]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:3:X|Q[20]~DUPLICATE  ;                  ;                       ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:4:X|Q[1]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:4:X|Q[1]~DUPLICATE   ;                  ;                       ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:4:X|Q[5]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:4:X|Q[5]~DUPLICATE   ;                  ;                       ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:4:X|Q[6]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:4:X|Q[6]~DUPLICATE   ;                  ;                       ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:4:X|Q[7]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:4:X|Q[7]~DUPLICATE   ;                  ;                       ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:4:X|Q[15]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:4:X|Q[15]~DUPLICATE  ;                  ;                       ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:4:X|Q[21]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:4:X|Q[21]~DUPLICATE  ;                  ;                       ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:5:X|Q[2]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:5:X|Q[2]~DUPLICATE   ;                  ;                       ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:5:X|Q[5]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:5:X|Q[5]~DUPLICATE   ;                  ;                       ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:5:X|Q[7]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:5:X|Q[7]~DUPLICATE   ;                  ;                       ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:5:X|Q[10]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:5:X|Q[10]~DUPLICATE  ;                  ;                       ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:5:X|Q[23]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:5:X|Q[23]~DUPLICATE  ;                  ;                       ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:6:X|Q[5]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:6:X|Q[5]~DUPLICATE   ;                  ;                       ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:6:X|Q[14]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:6:X|Q[14]~DUPLICATE  ;                  ;                       ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:6:X|Q[15]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:6:X|Q[15]~DUPLICATE  ;                  ;                       ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:6:X|Q[17]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:6:X|Q[17]~DUPLICATE  ;                  ;                       ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:6:X|Q[20]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:6:X|Q[20]~DUPLICATE  ;                  ;                       ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:7:X|Q[10]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:7:X|Q[10]~DUPLICATE  ;                  ;                       ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:7:X|Q[11]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:7:X|Q[11]~DUPLICATE  ;                  ;                       ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:7:X|Q[13]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:7:X|Q[13]~DUPLICATE  ;                  ;                       ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:7:X|Q[14]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:7:X|Q[14]~DUPLICATE  ;                  ;                       ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:7:X|Q[15]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:7:X|Q[15]~DUPLICATE  ;                  ;                       ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:7:X|Q[17]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:7:X|Q[17]~DUPLICATE  ;                  ;                       ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:7:X|Q[18]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:7:X|Q[18]~DUPLICATE  ;                  ;                       ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:7:X|Q[21]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:7:X|Q[21]~DUPLICATE  ;                  ;                       ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:8:X|Q[17]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:8:X|Q[17]~DUPLICATE  ;                  ;                       ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:8:X|Q[24]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:8:X|Q[24]~DUPLICATE  ;                  ;                       ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:9:X|Q[2]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:9:X|Q[2]~DUPLICATE   ;                  ;                       ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:9:X|Q[5]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:9:X|Q[5]~DUPLICATE   ;                  ;                       ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:9:X|Q[11]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:9:X|Q[11]~DUPLICATE  ;                  ;                       ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:9:X|Q[17]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:9:X|Q[17]~DUPLICATE  ;                  ;                       ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:10:X|Q[6]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:10:X|Q[6]~DUPLICATE  ;                  ;                       ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:10:X|Q[11] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:10:X|Q[11]~DUPLICATE ;                  ;                       ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:11:X|Q[2]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:11:X|Q[2]~DUPLICATE  ;                  ;                       ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:11:X|Q[5]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:11:X|Q[5]~DUPLICATE  ;                  ;                       ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:11:X|Q[17] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:11:X|Q[17]~DUPLICATE ;                  ;                       ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:12:X|Q[3]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:12:X|Q[3]~DUPLICATE  ;                  ;                       ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:12:X|Q[10] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:12:X|Q[10]~DUPLICATE ;                  ;                       ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:12:X|Q[12] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:12:X|Q[12]~DUPLICATE ;                  ;                       ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:12:X|Q[17] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:12:X|Q[17]~DUPLICATE ;                  ;                       ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:12:X|Q[18] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:12:X|Q[18]~DUPLICATE ;                  ;                       ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:13:X|Q[0]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:13:X|Q[0]~DUPLICATE  ;                  ;                       ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:13:X|Q[2]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:13:X|Q[2]~DUPLICATE  ;                  ;                       ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:13:X|Q[16] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:13:X|Q[16]~DUPLICATE ;                  ;                       ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:13:X|Q[17] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:13:X|Q[17]~DUPLICATE ;                  ;                       ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:13:X|Q[19] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:13:X|Q[19]~DUPLICATE ;                  ;                       ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:13:X|Q[20] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:13:X|Q[20]~DUPLICATE ;                  ;                       ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:14:X|Q[0]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:14:X|Q[0]~DUPLICATE  ;                  ;                       ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:14:X|Q[2]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:14:X|Q[2]~DUPLICATE  ;                  ;                       ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:14:X|Q[10] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:14:X|Q[10]~DUPLICATE ;                  ;                       ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:14:X|Q[12] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:14:X|Q[12]~DUPLICATE ;                  ;                       ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:14:X|Q[13] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:14:X|Q[13]~DUPLICATE ;                  ;                       ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:15:X|Q[4]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:15:X|Q[4]~DUPLICATE  ;                  ;                       ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:15:X|Q[9]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:15:X|Q[9]~DUPLICATE  ;                  ;                       ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:15:X|Q[10] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:15:X|Q[10]~DUPLICATE ;                  ;                       ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:15:X|Q[12] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:15:X|Q[12]~DUPLICATE ;                  ;                       ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:15:X|Q[18] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:15:X|Q[18]~DUPLICATE ;                  ;                       ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:15:X|Q[22] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:15:X|Q[22]~DUPLICATE ;                  ;                       ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:16:X|Q[3]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:16:X|Q[3]~DUPLICATE  ;                  ;                       ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:16:X|Q[16] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:16:X|Q[16]~DUPLICATE ;                  ;                       ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:17:X|Q[3]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:17:X|Q[3]~DUPLICATE  ;                  ;                       ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:17:X|Q[4]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:17:X|Q[4]~DUPLICATE  ;                  ;                       ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:17:X|Q[20] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:17:X|Q[20]~DUPLICATE ;                  ;                       ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:18:X|Q[3]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:18:X|Q[3]~DUPLICATE  ;                  ;                       ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:18:X|Q[7]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:18:X|Q[7]~DUPLICATE  ;                  ;                       ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:18:X|Q[11] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:18:X|Q[11]~DUPLICATE ;                  ;                       ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:18:X|Q[23] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:18:X|Q[23]~DUPLICATE ;                  ;                       ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:18:X|Q[29] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:18:X|Q[29]~DUPLICATE ;                  ;                       ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:18:X|Q[31] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:18:X|Q[31]~DUPLICATE ;                  ;                       ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:19:X|Q[7]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:19:X|Q[7]~DUPLICATE  ;                  ;                       ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:19:X|Q[17] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:19:X|Q[17]~DUPLICATE ;                  ;                       ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:19:X|Q[19] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:19:X|Q[19]~DUPLICATE ;                  ;                       ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:20:X|Q[0]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:20:X|Q[0]~DUPLICATE  ;                  ;                       ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:20:X|Q[4]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:20:X|Q[4]~DUPLICATE  ;                  ;                       ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:20:X|Q[8]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:20:X|Q[8]~DUPLICATE  ;                  ;                       ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:20:X|Q[15] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:20:X|Q[15]~DUPLICATE ;                  ;                       ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:20:X|Q[16] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:20:X|Q[16]~DUPLICATE ;                  ;                       ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:21:X|Q[2]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:21:X|Q[2]~DUPLICATE  ;                  ;                       ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:21:X|Q[4]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:21:X|Q[4]~DUPLICATE  ;                  ;                       ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:21:X|Q[11] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:21:X|Q[11]~DUPLICATE ;                  ;                       ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:21:X|Q[14] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:21:X|Q[14]~DUPLICATE ;                  ;                       ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:21:X|Q[28] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:21:X|Q[28]~DUPLICATE ;                  ;                       ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:21:X|Q[31] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:21:X|Q[31]~DUPLICATE ;                  ;                       ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:22:X|Q[12] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:22:X|Q[12]~DUPLICATE ;                  ;                       ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:22:X|Q[16] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:22:X|Q[16]~DUPLICATE ;                  ;                       ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:22:X|Q[25] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:22:X|Q[25]~DUPLICATE ;                  ;                       ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:23:X|Q[0]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:23:X|Q[0]~DUPLICATE  ;                  ;                       ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:23:X|Q[13] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:23:X|Q[13]~DUPLICATE ;                  ;                       ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:23:X|Q[21] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:23:X|Q[21]~DUPLICATE ;                  ;                       ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:24:X|Q[1]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:24:X|Q[1]~DUPLICATE  ;                  ;                       ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:24:X|Q[2]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:24:X|Q[2]~DUPLICATE  ;                  ;                       ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:24:X|Q[3]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:24:X|Q[3]~DUPLICATE  ;                  ;                       ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:24:X|Q[8]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:24:X|Q[8]~DUPLICATE  ;                  ;                       ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:24:X|Q[9]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:24:X|Q[9]~DUPLICATE  ;                  ;                       ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:24:X|Q[10] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:24:X|Q[10]~DUPLICATE ;                  ;                       ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:24:X|Q[14] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:24:X|Q[14]~DUPLICATE ;                  ;                       ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:24:X|Q[26] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:24:X|Q[26]~DUPLICATE ;                  ;                       ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:25:X|Q[0]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:25:X|Q[0]~DUPLICATE  ;                  ;                       ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:25:X|Q[3]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:25:X|Q[3]~DUPLICATE  ;                  ;                       ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:25:X|Q[10] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:25:X|Q[10]~DUPLICATE ;                  ;                       ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:25:X|Q[11] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:25:X|Q[11]~DUPLICATE ;                  ;                       ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:25:X|Q[13] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:25:X|Q[13]~DUPLICATE ;                  ;                       ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:25:X|Q[14] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:25:X|Q[14]~DUPLICATE ;                  ;                       ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:25:X|Q[15] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:25:X|Q[15]~DUPLICATE ;                  ;                       ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:26:X|Q[3]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:26:X|Q[3]~DUPLICATE  ;                  ;                       ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:26:X|Q[9]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:26:X|Q[9]~DUPLICATE  ;                  ;                       ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:26:X|Q[11] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:26:X|Q[11]~DUPLICATE ;                  ;                       ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:26:X|Q[14] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:26:X|Q[14]~DUPLICATE ;                  ;                       ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:26:X|Q[17] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:26:X|Q[17]~DUPLICATE ;                  ;                       ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:26:X|Q[19] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:26:X|Q[19]~DUPLICATE ;                  ;                       ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:27:X|Q[1]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:27:X|Q[1]~DUPLICATE  ;                  ;                       ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:27:X|Q[11] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:27:X|Q[11]~DUPLICATE ;                  ;                       ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:27:X|Q[16] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:27:X|Q[16]~DUPLICATE ;                  ;                       ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:27:X|Q[18] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:27:X|Q[18]~DUPLICATE ;                  ;                       ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:27:X|Q[21] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:27:X|Q[21]~DUPLICATE ;                  ;                       ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:28:X|Q[1]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:28:X|Q[1]~DUPLICATE  ;                  ;                       ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:28:X|Q[3]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:28:X|Q[3]~DUPLICATE  ;                  ;                       ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:28:X|Q[8]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:28:X|Q[8]~DUPLICATE  ;                  ;                       ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:28:X|Q[9]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:28:X|Q[9]~DUPLICATE  ;                  ;                       ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:28:X|Q[10] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:28:X|Q[10]~DUPLICATE ;                  ;                       ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:28:X|Q[15] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:28:X|Q[15]~DUPLICATE ;                  ;                       ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:28:X|Q[16] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:28:X|Q[16]~DUPLICATE ;                  ;                       ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:28:X|Q[17] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:28:X|Q[17]~DUPLICATE ;                  ;                       ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:28:X|Q[22] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:28:X|Q[22]~DUPLICATE ;                  ;                       ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:28:X|Q[29] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:28:X|Q[29]~DUPLICATE ;                  ;                       ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:29:X|Q[0]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:29:X|Q[0]~DUPLICATE  ;                  ;                       ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:29:X|Q[2]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:29:X|Q[2]~DUPLICATE  ;                  ;                       ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:29:X|Q[3]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:29:X|Q[3]~DUPLICATE  ;                  ;                       ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:29:X|Q[4]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:29:X|Q[4]~DUPLICATE  ;                  ;                       ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:29:X|Q[7]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:29:X|Q[7]~DUPLICATE  ;                  ;                       ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:29:X|Q[9]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:29:X|Q[9]~DUPLICATE  ;                  ;                       ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:29:X|Q[10] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:29:X|Q[10]~DUPLICATE ;                  ;                       ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:29:X|Q[12] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:29:X|Q[12]~DUPLICATE ;                  ;                       ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:29:X|Q[13] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:29:X|Q[13]~DUPLICATE ;                  ;                       ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:29:X|Q[15] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:29:X|Q[15]~DUPLICATE ;                  ;                       ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:29:X|Q[19] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:29:X|Q[19]~DUPLICATE ;                  ;                       ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:29:X|Q[27] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:29:X|Q[27]~DUPLICATE ;                  ;                       ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:30:X|Q[1]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:30:X|Q[1]~DUPLICATE  ;                  ;                       ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:30:X|Q[7]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:30:X|Q[7]~DUPLICATE  ;                  ;                       ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:30:X|Q[8]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:30:X|Q[8]~DUPLICATE  ;                  ;                       ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:30:X|Q[11] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:30:X|Q[11]~DUPLICATE ;                  ;                       ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:30:X|Q[14] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:30:X|Q[14]~DUPLICATE ;                  ;                       ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:30:X|Q[15] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:30:X|Q[15]~DUPLICATE ;                  ;                       ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:30:X|Q[20] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:30:X|Q[20]~DUPLICATE ;                  ;                       ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:30:X|Q[22] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:30:X|Q[22]~DUPLICATE ;                  ;                       ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:31:X|Q[7]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:31:X|Q[7]~DUPLICATE  ;                  ;                       ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:31:X|Q[9]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:31:X|Q[9]~DUPLICATE  ;                  ;                       ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:31:X|Q[13] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:31:X|Q[13]~DUPLICATE ;                  ;                       ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:31:X|Q[18] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:31:X|Q[18]~DUPLICATE ;                  ;                       ;
+------------------------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+----------------------------------------------------------------------------------------------+------------------+-----------------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 4929 ) ; 0.00 % ( 0 / 4929 )        ; 0.00 % ( 0 / 4929 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 4929 ) ; 0.00 % ( 0 / 4929 )        ; 0.00 % ( 0 / 4929 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 4929 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 0 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/usuario/Documents/GitHub/RISC-V-Processor-AHPL/SoC/output_files/SoC.pin.


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+-------------------------------------------------------------+-----------------------+-------+
; Resource                                                    ; Usage                 ; %     ;
+-------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 2,271 / 32,070        ; 7 %   ;
; ALMs needed [=A-B+C]                                        ; 2,271                 ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 2,590 / 32,070        ; 8 %   ;
;         [a] ALMs used for LUT logic and registers           ; 321                   ;       ;
;         [b] ALMs used for LUT logic                         ; 1,793                 ;       ;
;         [c] ALMs used for registers                         ; 476                   ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 351 / 32,070          ; 1 %   ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 32 / 32,070           ; < 1 % ;
;         [a] Due to location constrained logic               ; 0                     ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 1                     ;       ;
;         [c] Due to LAB input limits                         ; 31                    ;       ;
;         [d] Due to virtual I/Os                             ; 0                     ;       ;
;                                                             ;                       ;       ;
; Difficulty packing design                                   ; Low                   ;       ;
;                                                             ;                       ;       ;
; Total LABs:  partially or completely used                   ; 340 / 3,207           ; 11 %  ;
;     -- Logic LABs                                           ; 340                   ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ;       ;
;                                                             ;                       ;       ;
; Combinational ALUT usage for logic                          ; 3,174                 ;       ;
;     -- 7 input functions                                    ; 38                    ;       ;
;     -- 6 input functions                                    ; 1,164                 ;       ;
;     -- 5 input functions                                    ; 1,002                 ;       ;
;     -- 4 input functions                                    ; 425                   ;       ;
;     -- <=3 input functions                                  ; 545                   ;       ;
; Combinational ALUT usage for route-throughs                 ; 392                   ;       ;
; Dedicated logic registers                                   ; 1,874                 ;       ;
;     -- By type:                                             ;                       ;       ;
;         -- Primary logic registers                          ; 1,593 / 64,140        ; 2 %   ;
;         -- Secondary logic registers                        ; 281 / 64,140          ; < 1 % ;
;     -- By function:                                         ;                       ;       ;
;         -- Design implementation registers                  ; 1,622                 ;       ;
;         -- Routing optimization registers                   ; 252                   ;       ;
;                                                             ;                       ;       ;
; Virtual pins                                                ; 0                     ;       ;
; I/O pins                                                    ; 50 / 457              ; 11 %  ;
;     -- Clock pins                                           ; 2 / 8                 ; 25 %  ;
;     -- Dedicated input pins                                 ; 0 / 21                ; 0 %   ;
;                                                             ;                       ;       ;
; Hard processor system peripheral utilization                ;                       ;       ;
;     -- Boot from FPGA                                       ; 0 / 1 ( 0 % )         ;       ;
;     -- Clock resets                                         ; 0 / 1 ( 0 % )         ;       ;
;     -- Cross trigger                                        ; 0 / 1 ( 0 % )         ;       ;
;     -- S2F AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- F2S AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- AXI Lightweight                                      ; 0 / 1 ( 0 % )         ;       ;
;     -- SDRAM                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- Interrupts                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- JTAG                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- Loan I/O                                             ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU event standby                                    ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU general purpose                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- STM event                                            ; 0 / 1 ( 0 % )         ;       ;
;     -- TPIU trace                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- DMA                                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- CAN                                                  ; 0 / 2 ( 0 % )         ;       ;
;     -- EMAC                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- I2C                                                  ; 0 / 4 ( 0 % )         ;       ;
;     -- NAND Flash                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- QSPI                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- SDMMC                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- SPI Master                                           ; 0 / 2 ( 0 % )         ;       ;
;     -- SPI Slave                                            ; 0 / 2 ( 0 % )         ;       ;
;     -- UART                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- USB                                                  ; 0 / 2 ( 0 % )         ;       ;
;                                                             ;                       ;       ;
; Global signals                                              ; 2                     ;       ;
; M10K blocks                                                 ; 16 / 397              ; 4 %   ;
; Total MLAB memory bits                                      ; 0                     ;       ;
; Total block memory bits                                     ; 131,072 / 4,065,280   ; 3 %   ;
; Total block memory implementation bits                      ; 163,840 / 4,065,280   ; 4 %   ;
;                                                             ;                       ;       ;
; Total DSP Blocks                                            ; 0 / 87                ; 0 %   ;
;                                                             ;                       ;       ;
; Fractional PLLs                                             ; 0 / 6                 ; 0 %   ;
; Global clocks                                               ; 2 / 16                ; 13 %  ;
; Quadrant clocks                                             ; 0 / 66                ; 0 %   ;
; Horizontal periphery clocks                                 ; 0 / 18                ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 100               ; 0 %   ;
; SERDES Receivers                                            ; 0 / 100               ; 0 %   ;
; JTAGs                                                       ; 0 / 1                 ; 0 %   ;
; ASMI blocks                                                 ; 0 / 1                 ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                 ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                 ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1                 ; 0 %   ;
; Impedance control blocks                                    ; 0 / 4                 ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 2                 ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 2.8% / 2.8% / 2.6%    ;       ;
; Peak interconnect usage (total/H/V)                         ; 45.5% / 47.5% / 39.4% ;       ;
; Maximum fan-out                                             ; 1890                  ;       ;
; Highest non-global fan-out                                  ; 170                   ;       ;
; Total fan-out                                               ; 23662                 ;       ;
; Average fan-out                                             ; 4.26                  ;       ;
+-------------------------------------------------------------+-----------------------+-------+


+----------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                          ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Statistic                                                   ; Top                   ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 2271 / 32070 ( 7 % )  ; 0 / 32070 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 2271                  ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 2590 / 32070 ( 8 % )  ; 0 / 32070 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 321                   ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 1793                  ; 0                              ;
;         [c] ALMs used for registers                         ; 476                   ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 351 / 32070 ( 1 % )   ; 0 / 32070 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 32 / 32070 ( < 1 % )  ; 0 / 32070 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                     ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 1                     ; 0                              ;
;         [c] Due to LAB input limits                         ; 31                    ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Difficulty packing design                                   ; Low                   ; Low                            ;
;                                                             ;                       ;                                ;
; Total LABs:  partially or completely used                   ; 340 / 3207 ( 11 % )   ; 0 / 3207 ( 0 % )               ;
;     -- Logic LABs                                           ; 340                   ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Combinational ALUT usage for logic                          ; 3174                  ; 0                              ;
;     -- 7 input functions                                    ; 38                    ; 0                              ;
;     -- 6 input functions                                    ; 1164                  ; 0                              ;
;     -- 5 input functions                                    ; 1002                  ; 0                              ;
;     -- 4 input functions                                    ; 425                   ; 0                              ;
;     -- <=3 input functions                                  ; 545                   ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 392                   ; 0                              ;
; Memory ALUT usage                                           ; 0                     ; 0                              ;
;     -- 64-address deep                                      ; 0                     ; 0                              ;
;     -- 32-address deep                                      ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Dedicated logic registers                                   ; 0                     ; 0                              ;
;     -- By type:                                             ;                       ;                                ;
;         -- Primary logic registers                          ; 1593 / 64140 ( 2 % )  ; 0 / 64140 ( 0 % )              ;
;         -- Secondary logic registers                        ; 281 / 64140 ( < 1 % ) ; 0 / 64140 ( 0 % )              ;
;     -- By function:                                         ;                       ;                                ;
;         -- Design implementation registers                  ; 1622                  ; 0                              ;
;         -- Routing optimization registers                   ; 252                   ; 0                              ;
;                                                             ;                       ;                                ;
;                                                             ;                       ;                                ;
; Virtual pins                                                ; 0                     ; 0                              ;
; I/O pins                                                    ; 50                    ; 0                              ;
; I/O registers                                               ; 0                     ; 0                              ;
; Total block memory bits                                     ; 131072                ; 0                              ;
; Total block memory implementation bits                      ; 163840                ; 0                              ;
; M10K block                                                  ; 16 / 397 ( 4 % )      ; 0 / 397 ( 0 % )                ;
; Clock enable block                                          ; 2 / 116 ( 1 % )       ; 0 / 116 ( 0 % )                ;
;                                                             ;                       ;                                ;
; Connections                                                 ;                       ;                                ;
;     -- Input Connections                                    ; 0                     ; 0                              ;
;     -- Registered Input Connections                         ; 0                     ; 0                              ;
;     -- Output Connections                                   ; 0                     ; 0                              ;
;     -- Registered Output Connections                        ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Internal Connections                                        ;                       ;                                ;
;     -- Total Connections                                    ; 23886                 ; 0                              ;
;     -- Registered Connections                               ; 4996                  ; 0                              ;
;                                                             ;                       ;                                ;
; External Connections                                        ;                       ;                                ;
;     -- Top                                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst                       ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Partition Interface                                         ;                       ;                                ;
;     -- Input Ports                                          ; 6                     ; 0                              ;
;     -- Output Ports                                         ; 44                    ; 0                              ;
;     -- Bidir Ports                                          ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Registered Ports                                            ;                       ;                                ;
;     -- Registered Input Ports                               ; 0                     ; 0                              ;
;     -- Registered Output Ports                              ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Port Connectivity                                           ;                       ;                                ;
;     -- Input Ports driven by GND                            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                     ; 0                              ;
;     -- Input Ports with no Source                           ; 0                     ; 0                              ;
;     -- Output Ports with no Source                          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                     ; 0                              ;
+-------------------------------------------------------------+-----------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                       ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name              ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Clk               ; AB27  ; 5B       ; 89           ; 23           ; 20           ; 1890                  ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; PeripheralPort[0] ; AB23  ; 5A       ; 89           ; 9            ; 20           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; PeripheralPort[1] ; AE27  ; 5A       ; 89           ; 11           ; 77           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; PeripheralPort[2] ; W22   ; 5A       ; 89           ; 8            ; 20           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; PeripheralPort[3] ; AB25  ; 5A       ; 89           ; 11           ; 60           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; Reset             ; Y27   ; 5B       ; 89           ; 25           ; 20           ; 1874                  ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+-----------------------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name                              ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-----------------------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; PeripheralStatus[0]               ; AB26  ; 5A       ; 89           ; 9            ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; PeripheralStatus[1]               ; AE28  ; 5A       ; 89           ; 11           ; 94           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; PeripheralStatus[2]               ; AB22  ; 5A       ; 89           ; 9            ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; PeripheralStatus[3]               ; AC22  ; 4A       ; 86           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; SpySignal.CpuSpy.CounterCount[0]  ; Y21   ; 5A       ; 89           ; 6            ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; SpySignal.CpuSpy.CounterCount[10] ; AG25  ; 4A       ; 78           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; SpySignal.CpuSpy.CounterCount[11] ; AD21  ; 4A       ; 82           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; SpySignal.CpuSpy.CounterCount[12] ; W19   ; 4A       ; 80           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; SpySignal.CpuSpy.CounterCount[13] ; AE23  ; 4A       ; 78           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; SpySignal.CpuSpy.CounterCount[14] ; AH19  ; 4A       ; 58           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; SpySignal.CpuSpy.CounterCount[15] ; AK26  ; 4A       ; 76           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; SpySignal.CpuSpy.CounterCount[16] ; AJ26  ; 4A       ; 76           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; SpySignal.CpuSpy.CounterCount[17] ; AH23  ; 4A       ; 70           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; SpySignal.CpuSpy.CounterCount[18] ; AC20  ; 4A       ; 76           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; SpySignal.CpuSpy.CounterCount[19] ; AK24  ; 4A       ; 72           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; SpySignal.CpuSpy.CounterCount[1]  ; AK28  ; 4A       ; 82           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; SpySignal.CpuSpy.CounterCount[20] ; AJ27  ; 4A       ; 80           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; SpySignal.CpuSpy.CounterCount[21] ; AK27  ; 4A       ; 80           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; SpySignal.CpuSpy.CounterCount[22] ; AF24  ; 4A       ; 74           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; SpySignal.CpuSpy.CounterCount[23] ; AJ25  ; 4A       ; 74           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; SpySignal.CpuSpy.CounterCount[24] ; AA19  ; 4A       ; 72           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; SpySignal.CpuSpy.CounterCount[25] ; AK22  ; 4A       ; 68           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; SpySignal.CpuSpy.CounterCount[26] ; AJ24  ; 4A       ; 74           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; SpySignal.CpuSpy.CounterCount[27] ; Y18   ; 4A       ; 72           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; SpySignal.CpuSpy.CounterCount[28] ; AF20  ; 4A       ; 70           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; SpySignal.CpuSpy.CounterCount[29] ; AD19  ; 4A       ; 76           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; SpySignal.CpuSpy.CounterCount[2]  ; AG27  ; 5A       ; 89           ; 4            ; 77           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; SpySignal.CpuSpy.CounterCount[30] ; AF23  ; 4A       ; 74           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; SpySignal.CpuSpy.CounterCount[31] ; AH25  ; 4A       ; 78           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; SpySignal.CpuSpy.CounterCount[3]  ; W20   ; 5A       ; 89           ; 6            ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; SpySignal.CpuSpy.CounterCount[4]  ; AD25  ; 5A       ; 89           ; 4            ; 43           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; SpySignal.CpuSpy.CounterCount[5]  ; AK29  ; 4A       ; 82           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; SpySignal.CpuSpy.CounterCount[6]  ; AG26  ; 4A       ; 84           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; SpySignal.CpuSpy.CounterCount[7]  ; AE22  ; 4A       ; 78           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; SpySignal.CpuSpy.CounterCount[8]  ; AD20  ; 4A       ; 82           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; SpySignal.CpuSpy.CounterCount[9]  ; V18   ; 4A       ; 80           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; SpySignal.Error                   ; Y23   ; 5A       ; 89           ; 13           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; SpySignal.Qs[0]                   ; AD26  ; 5A       ; 89           ; 16           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; SpySignal.Qs[1]                   ; AG28  ; 5A       ; 89           ; 13           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; SpySignal.Qs[2]                   ; Y24   ; 5A       ; 89           ; 13           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; SpySignal.Qs[3]                   ; AF29  ; 5A       ; 89           ; 15           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; SpySignal.Qs[4]                   ; W24   ; 5A       ; 89           ; 15           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; SpySignal.Qs[5]                   ; AF28  ; 5A       ; 89           ; 13           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; SpySignal.Qs[6]                   ; AA24  ; 5A       ; 89           ; 11           ; 43           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
+-----------------------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+----------------------------------------------------------------------------+
; I/O Bank Usage                                                             ;
+----------+------------------+---------------+--------------+---------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+------------------+---------------+--------------+---------------+
; B2L      ; 0 / 0 ( -- )     ; --            ; --           ; --            ;
; B1L      ; 0 / 0 ( -- )     ; --            ; --           ; --            ;
; 3A       ; 0 / 32 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 3B       ; 0 / 48 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 4A       ; 29 / 80 ( 36 % ) ; 2.5V          ; --           ; 2.5V          ;
; 5A       ; 19 / 32 ( 59 % ) ; 2.5V          ; --           ; 2.5V          ;
; 5B       ; 2 / 16 ( 13 % )  ; 2.5V          ; --           ; 2.5V          ;
; 6B       ; 0 / 44 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 6A       ; 0 / 56 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 0 / 19 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7B       ; 0 / 22 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7C       ; 0 / 12 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7D       ; 0 / 14 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 0 / 80 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
+----------+------------------+---------------+--------------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                    ;
+----------+------------+----------------+-----------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank       ; Pin Name/Usage                    ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------------+-----------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A2       ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ; 493        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A4       ; 491        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A5       ; 489        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A6       ; 487        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A7       ;            ; 8A             ; VCCIO8A                           ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A8       ; 473        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 471        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A10      ; 465        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A11      ; 463        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A12      ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A13      ; 461        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A14      ; 455        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 447        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A16      ; 439        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A17      ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A18      ; 425        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A19      ; 423        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A20      ; 415        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A21      ; 411        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A22      ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A23      ; 395        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A24      ; 391        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A25      ; 389        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A26      ; 382        ; 7A             ; ^GND                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A27      ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A28      ; 380        ; 7A             ; ^HPS_TRST                         ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A29      ; 378        ; 7A             ; ^HPS_TMS                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA1      ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA2      ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA3      ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ;            ; --             ; VCC                               ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; AA6      ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA7      ;            ;                ; DNU                               ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA8      ;            ; --             ; VCCA_FPLL                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA9      ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA10     ;            ; 3A             ; VCCPD3A                           ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA11     ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA12     ; 74         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA13     ; 90         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA14     ; 122        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA15     ; 120        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA16     ; 146        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA17     ;            ; 4A             ; VCCIO4A                           ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA18     ; 168        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA19     ; 176        ; 4A             ; SpySignal.CpuSpy.CounterCount[24] ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA20     ; 200        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA21     ; 210        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA22     ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA23     ;            ; --             ; VCCPGM                            ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AA24     ; 228        ; 5A             ; SpySignal.Qs[6]                   ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AA25     ; 224        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA26     ; 252        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA27     ;            ; 5B             ; VCCIO5B                           ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA28     ; 251        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA29     ;            ; 5B             ; VREFB5BN0                         ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AA30     ; 250        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB1      ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ;            ;                ; DNU                               ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB4      ;            ;                ; DNU                               ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB5      ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB6      ;            ; --             ; VCCA_FPLL                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB7      ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB8      ; 43         ; 3A             ; ^nCSO, DATA4                      ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB9      ; 42         ; 3A             ; #TDO                              ; output ;              ;                     ; --           ;                 ; --       ; --           ;
; AB10     ;            ; --             ; VCCPGM                            ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AB11     ;            ; --             ; VCC_AUX                           ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB12     ; 72         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB13     ; 88         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB14     ;            ; 3B             ; VCCIO3B                           ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB15     ; 106        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB16     ;            ; --             ; VCC_AUX                           ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB17     ; 144        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB18     ;            ; 3B, 4A         ; VCCPD3B4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB19     ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB20     ;            ; 3B, 4A         ; VCCPD3B4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB21     ; 208        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB22     ; 225        ; 5A             ; PeripheralStatus[2]               ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AB23     ; 227        ; 5A             ; PeripheralPort[0]                 ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AB24     ;            ; 5A             ; VCCIO5A                           ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB25     ; 230        ; 5A             ; PeripheralPort[3]                 ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AB26     ; 226        ; 5A             ; PeripheralStatus[0]               ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AB27     ; 254        ; 5B             ; Clk                               ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AB28     ; 249        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB29     ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB30     ; 248        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC1      ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC2      ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC3      ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC4      ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC5      ; 46         ; 3A             ; #TCK                              ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC6      ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC7      ; 45         ; 3A             ; ^AS_DATA3, DATA3                  ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AC8      ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC9      ; 58         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC10     ;            ; 3A             ; VCCPD3A                           ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC11     ;            ; 3A             ; VCCIO3A                           ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC12     ; 82         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC13     ;            ; 3B, 4A         ; VCCPD3B4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC14     ; 104        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC15     ;            ; 3B, 4A         ; VCCPD3B4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC16     ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC17     ;            ; 3B, 4A         ; VCCPD3B4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC18     ; 162        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC19     ;            ; 3B, 4A         ; VCCPD3B4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC20     ; 186        ; 4A             ; SpySignal.CpuSpy.CounterCount[18] ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AC21     ;            ; 4A             ; VCCIO4A                           ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC22     ; 207        ; 4A             ; PeripheralStatus[3]               ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AC23     ; 205        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC24     ;            ; 5A             ; VREFB5AN0                         ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC25     ; 215        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC26     ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC27     ; 242        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC28     ; 245        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC29     ; 247        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC30     ; 259        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD1      ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD2      ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD3      ;            ;                ; DNU                               ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD4      ;            ;                ; DNU                               ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD5      ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD6      ;            ; 3A             ; VREFB3AN0                         ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AD7      ; 62         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD8      ;            ; 3A             ; VCCIO3A                           ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD9      ; 55         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD10     ; 56         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD11     ; 54         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD12     ; 80         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD13     ;            ; 3B             ; VCCIO3B                           ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD14     ; 98         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD15     ;            ;                ; DNU                               ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD16     ;            ; 3B, 4A         ; VCCPD3B4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD17     ; 160        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD18     ;            ; 4A             ; VCCIO4A                           ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD19     ; 184        ; 4A             ; SpySignal.CpuSpy.CounterCount[29] ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AD20     ; 199        ; 4A             ; SpySignal.CpuSpy.CounterCount[8]  ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AD21     ; 197        ; 4A             ; SpySignal.CpuSpy.CounterCount[11] ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AD22     ;            ; --             ; VCC_AUX                           ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD23     ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD24     ; 211        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD25     ; 213        ; 5A             ; SpySignal.CpuSpy.CounterCount[4]  ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AD26     ; 240        ; 5A             ; SpySignal.Qs[0]                   ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AD27     ; 222        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD28     ;            ; 5A             ; VCCIO5A                           ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD29     ; 255        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD30     ; 257        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE1      ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE2      ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE3      ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE4      ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE5      ; 49         ; 3A             ; ^AS_DATA1, DATA1                  ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE6      ; 51         ; 3A             ; ^AS_DATA0, ASDO, DATA0            ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE7      ; 60         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE8      ; 47         ; 3A             ; ^AS_DATA2, DATA2                  ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE9      ; 53         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE10     ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE11     ; 59         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE12     ; 52         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE13     ; 95         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE14     ; 96         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE15     ;            ; 3B             ; VCCIO3B                           ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE16     ; 139        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE17     ; 135        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE18     ; 167        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE19     ; 165        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE20     ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE21     ;            ; 3B, 4A         ; VCCPD3B4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE22     ; 191        ; 4A             ; SpySignal.CpuSpy.CounterCount[7]  ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AE23     ; 189        ; 4A             ; SpySignal.CpuSpy.CounterCount[13] ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AE24     ; 209        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE25     ;            ; 4A             ; VCCIO4A                           ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE26     ; 220        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE27     ; 229        ; 5A             ; PeripheralPort[1]                 ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AE28     ; 231        ; 5A             ; PeripheralStatus[1]               ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AE29     ; 253        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE30     ;            ; 5B             ; VCCIO5B                           ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF1      ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF2      ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF3      ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF4      ; 66         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF5      ; 64         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF6      ; 75         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF7      ;            ; 3A             ; VCCIO3A                           ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF8      ; 70         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF9      ; 67         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF10     ; 57         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF11     ; 87         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF12     ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF13     ; 93         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF14     ; 114        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF15     ; 112        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF16     ; 137        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF17     ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF18     ; 133        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF19     ; 159        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF20     ; 175        ; 4A             ; SpySignal.CpuSpy.CounterCount[28] ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF21     ; 173        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF22     ;            ; 4A             ; VCCIO4A                           ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF23     ; 183        ; 4A             ; SpySignal.CpuSpy.CounterCount[30] ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF24     ; 181        ; 4A             ; SpySignal.CpuSpy.CounterCount[22] ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF25     ; 206        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF26     ; 204        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF27     ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF28     ; 235        ; 5A             ; SpySignal.Qs[5]                   ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AF29     ; 237        ; 5A             ; SpySignal.Qs[3]                   ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AF30     ; 239        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AG1      ; 71         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG2      ; 83         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG3      ; 63         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG4      ;            ; 3A             ; VCCIO3A                           ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG5      ; 78         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG6      ; 73         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG7      ; 68         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG8      ; 65         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG9      ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG10     ; 86         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG11     ; 85         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG12     ; 103        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG13     ; 101        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG14     ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG15     ; 127        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG16     ; 134        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG17     ; 132        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG18     ; 150        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG19     ;            ; 4A             ; VCCIO4A                           ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG20     ; 157        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG21     ; 143        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG22     ; 166        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG23     ; 163        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG24     ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG25     ; 190        ; 4A             ; SpySignal.CpuSpy.CounterCount[10] ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG26     ; 203        ; 4A             ; SpySignal.CpuSpy.CounterCount[6]  ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG27     ; 212        ; 5A             ; SpySignal.CpuSpy.CounterCount[2]  ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AG28     ; 233        ; 5A             ; SpySignal.Qs[1]                   ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AG29     ;            ; 5A             ; VCCIO5A                           ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG30     ; 243        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AH1      ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH2      ; 69         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH3      ; 81         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH4      ; 61         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH5      ; 76         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH6      ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH7      ; 115        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH8      ; 113        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH9      ; 84         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH10     ; 118        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH11     ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH12     ; 126        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH13     ; 111        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH14     ; 109        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH15     ; 125        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH16     ;            ; 4A             ; VCCIO4A                           ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AH17     ; 147        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH18     ; 145        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH19     ; 148        ; 4A             ; SpySignal.CpuSpy.CounterCount[14] ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH20     ; 141        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH21     ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH22     ; 164        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH23     ; 174        ; 4A             ; SpySignal.CpuSpy.CounterCount[17] ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH24     ; 161        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH25     ; 188        ; 4A             ; SpySignal.CpuSpy.CounterCount[31] ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH26     ;            ; 4A             ; VCCIO4A                           ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AH27     ; 201        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH28     ; 214        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AH29     ; 218        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AH30     ; 241        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AJ1      ; 79         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ2      ; 77         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ3      ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ4      ; 94         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ5      ; 99         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ6      ; 102        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ7      ; 100        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ8      ;            ; 3B             ; VCCIO3B                           ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ9      ; 110        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ10     ; 116        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ11     ; 119        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ12     ; 124        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ13     ;            ; 3B             ; VCCIO3B                           ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ14     ; 131        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ15     ;            ; 3B             ; VREFB3BN0                         ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ16     ; 142        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ17     ; 151        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ18     ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ19     ; 155        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ20     ; 158        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ21     ; 156        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ22     ; 172        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ23     ;            ; 4A             ; VCCIO4A                           ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ24     ; 182        ; 4A             ; SpySignal.CpuSpy.CounterCount[26] ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ25     ; 180        ; 4A             ; SpySignal.CpuSpy.CounterCount[23] ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ26     ; 187        ; 4A             ; SpySignal.CpuSpy.CounterCount[16] ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ27     ; 195        ; 4A             ; SpySignal.CpuSpy.CounterCount[20] ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ28     ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ29     ; 216        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AJ30     ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK2      ; 91         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK3      ; 89         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK4      ; 92         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK5      ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK6      ; 97         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK7      ; 107        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK8      ; 105        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK9      ; 108        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK10     ;            ; 3B             ; VCCIO3B                           ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AK11     ; 117        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK12     ; 123        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK13     ; 121        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK14     ; 129        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK15     ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK16     ; 140        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK17     ;            ; 4A             ; VREFB4AN0                         ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AK18     ; 149        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK19     ; 153        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK20     ;            ; 4A             ; VCCIO4A                           ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AK21     ; 171        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK22     ; 169        ; 4A             ; SpySignal.CpuSpy.CounterCount[25] ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK23     ; 179        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK24     ; 177        ; 4A             ; SpySignal.CpuSpy.CounterCount[19] ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK25     ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK26     ; 185        ; 4A             ; SpySignal.CpuSpy.CounterCount[15] ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK27     ; 193        ; 4A             ; SpySignal.CpuSpy.CounterCount[21] ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK28     ; 198        ; 4A             ; SpySignal.CpuSpy.CounterCount[1]  ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK29     ; 196        ; 4A             ; SpySignal.CpuSpy.CounterCount[5]  ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; B1       ; 509        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B2       ; 507        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B3       ; 513        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B4       ;            ; 8A             ; VCCIO8A                           ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B5       ; 512        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B6       ; 510        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ; 477        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B8       ; 481        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B9       ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B10      ;            ; 8A             ; VREFB8AN0                         ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B11      ; 469        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B12      ; 464        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B13      ; 459        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B14      ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B15      ; 451        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B16      ; 441        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B17      ; 431        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B18      ; 418        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B19      ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B20      ; 417        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B21      ; 413        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B22      ; 399        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B23      ; 397        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B24      ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B25      ; 387        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B26      ; 386        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B27      ; 381        ; 7A             ; ^HPS_TDI                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B28      ; 376        ; 7A             ; ^HPS_TDO                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B29      ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B30      ; 365        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C1       ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C2       ; 517        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C3       ; 511        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C4       ; 501        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C5       ; 497        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C6       ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C7       ; 475        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C8       ; 479        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 485        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C10      ; 483        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C11      ;            ; 8A             ; VCCIO8A                           ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C12      ; 467        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C13      ; 462        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C14      ; 448        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C15      ; 453        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C17      ; 433        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C18      ; 435        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C19      ; 427        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C20      ; 421        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C21      ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C22      ; 396        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C23      ; 401        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C24      ; 393        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C25      ; 388        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C26      ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C27      ; 374        ; 7A             ; ^HPS_nRST                         ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C28      ; 369        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C29      ; 367        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C30      ; 363        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D1       ; 529        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D2       ; 515        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D3       ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D4       ; 521        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D5       ; 499        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D6       ; 495        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D7       ; 505        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D8       ;            ; 8A             ; VCCIO8A                           ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D9       ; 480        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D10      ; 472        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D11      ; 470        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D12      ; 496        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D13      ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D14      ; 446        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D15      ; 449        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D16      ; 445        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D17      ; 440        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; 7C             ; VCCIO7C_HPS                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ; 426        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D20      ; 420        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D21      ; 419        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D22      ; 402        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D23      ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D24      ; 404        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D25      ; 384        ; 7A             ; ^HPS_CLK1                         ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D26      ; 373        ; 7A             ; ^GND                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D27      ; 371        ; 6A             ; HPS_RZQ_0                         ;        ;              ;                     ; --           ;                 ; no       ; On           ;
; D28      ;            ; 6A             ; VCCIO6A_HPS                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D29      ; 361        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D30      ; 359        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E1       ; 527        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E2       ; 525        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E3       ; 523        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E4       ; 519        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E5       ;            ; 8A             ; VCCIO8A                           ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E6       ; 533        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E7       ; 531        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E8       ; 503        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E9       ; 478        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E10      ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E11      ; 504        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E12      ; 494        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E13      ; 488        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E14      ; 454        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E15      ;            ; 7D             ; VCCIO7D_HPS                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E16      ; 443        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ; 438        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E18      ; 437        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E19      ; 424        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E20      ;            ; 7B             ; VCCIO7B_HPS                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E21      ; 412        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E22      ;            ; 7A, 7B, 7C, 7D ; VREFB7A7B7C7DN0_HPS               ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; E23      ; 394        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E24      ; 403        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E25      ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E26      ;            ;                ; DNU                               ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E27      ; 357        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E28      ; 351        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E29      ; 353        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E30      ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F1       ;            ;                ; DNU                               ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ; 539        ; 9A             ; ^CONF_DONE                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ; 541        ; 9A             ; ^nSTATUS                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F5       ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F6       ; 537        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F7       ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F8       ; 536        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F9       ; 534        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F10      ; 528        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F11      ; 502        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F12      ;            ; 8A             ; VCCIO8A                           ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F13      ; 486        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F14      ; 468        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F15      ; 466        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F16      ; 442        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F17      ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F18      ; 430        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F19      ; 410        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F20      ; 407        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F21      ; 409        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F22      ;            ; 7A             ; VCCIO7A_HPS                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F23      ; 375        ; 7A             ; ^HPS_nPOR                         ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F24      ; 383        ; 7A             ; ^HPS_PORSEL                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F25      ; 385        ; 7A             ; ^HPS_CLK2                         ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F26      ; 341        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F27      ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F28      ; 345        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F29      ; 349        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F30      ; 347        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G1       ;            ;                ; GND                               ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G2       ;            ;                ; DNU                               ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G3       ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G5       ; 542        ; 9A             ; ^nCE                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 543        ; 9A             ; ^MSEL2                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G7       ; 535        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G8       ; 492        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G9       ;            ; 8A             ; VCCIO8A                           ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G10      ; 526        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G11      ; 520        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G12      ; 518        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G13      ; 484        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G14      ;            ; 8A             ; VCCIO8A                           ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G15      ; 460        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G16      ; 444        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 436        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G18      ; 432        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G19      ;            ; 7B             ; VCCIO7B_HPS                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G20      ; 416        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G21      ; 392        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G22      ; 400        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G23      ; 377        ; 7A             ; ^VCCRSTCLK_HPS                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G24      ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G25      ; 370        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G26      ; 362        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G27      ; 339        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; G28      ; 335        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G29      ;            ; 6A             ; VCCIO6A_HPS                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G30      ; 343        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H1       ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;                ; DNU                               ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;                ; DNU                               ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ;            ; 8A             ; VCCIO8A                           ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H7       ; 508        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H8       ; 490        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H9       ;            ; --             ; VCCBAT                            ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; H10      ;            ; --             ; VCC_AUX                           ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H11      ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H12      ; 500        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H13      ; 498        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H14      ; 482        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H15      ; 458        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H16      ;            ; 7D             ; VCCIO7D_HPS                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H17      ; 434        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H18      ; 422        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H19      ; 406        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H20      ; 398        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H21      ;            ; 7A             ; VCCIO7A_HPS                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H22      ; 379        ; 7A             ; ^HPS_TCK                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H23      ; 390        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H24      ; 364        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H25      ; 368        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H26      ;            ; 6A             ; VCCIO6A_HPS                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H27      ; 360        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H28      ; 333        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H29      ; 331        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H30      ; 337        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J1       ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J2       ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J3       ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J5       ; 545        ; 9A             ; ^nCONFIG                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ; 547        ; 9A             ; ^GND                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J7       ; 506        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J8       ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J9       ; 532        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J10      ; 530        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J11      ;            ; --             ; VCCPGM                            ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J12      ; 516        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J13      ;            ; 8A             ; VCCIO8A                           ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J14      ; 476        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J15      ;            ;                ; DNU                               ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J16      ;            ; --             ; VCC_AUX                           ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J17      ;            ; 7C             ; VCCPD7C_HPS                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J18      ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J19      ; 408        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J20      ;            ; --             ; VCCRSTCLK_HPS                     ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J21      ;            ; --             ; VCC_AUX_SHARED                    ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J22      ; 372        ; 7A             ; ^GND                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J23      ; 354        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J24      ; 352        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J25      ; 344        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J26      ; 323        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J27      ; 346        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J28      ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J29      ; 327        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J30      ; 329        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K1       ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ;                ; DNU                               ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K4       ;            ;                ; DNU                               ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K6       ; 540        ; 9A             ; ^MSEL1                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K7       ; 522        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K8       ; 524        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K9       ;            ; --             ; VCCA_FPLL                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K10      ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ; 8A             ; VCCPD8A                           ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K12      ; 514        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K13      ;            ; 8A             ; VCCPD8A                           ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K14      ; 474        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K15      ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K16      ;            ; 7D             ; VCCPD7D_HPS                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K17      ; 414        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K18      ;            ; 7B             ; VCCPD7B_HPS                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K19      ;            ; 7A             ; VCCPD7A_HPS                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K20      ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K21      ; 366        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K22      ; 336        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K23      ; 338        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K24      ;            ; 6A             ; VCCIO6A_HPS                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K25      ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K26      ; 322        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K27      ; 319        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K28      ; 325        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K29      ; 321        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K30      ;            ; 6A             ; VCCIO6A_HPS                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L1       ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L2       ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L3       ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L5       ;            ; --             ; VCC                               ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L6       ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 544        ; 9A             ; ^MSEL3                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L8       ; 538        ; 9A             ; ^MSEL0                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L9       ; 546        ; 9A             ; ^MSEL4                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ; 8A             ; VCCPD8A                           ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L11      ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L12      ;            ; 8A             ; VCCPD8A                           ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; 8A             ; VCCPD8A                           ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --             ; VCC_HPS                           ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L18      ;            ; --             ; VCC_HPS                           ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L19      ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L20      ;            ; --             ; VCC_HPS                           ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L21      ;            ; --             ; VCCPLL_HPS                        ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L22      ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L23      ; 350        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L24      ; 328        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L25      ; 330        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L26      ; 320        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L27      ;            ; 6A             ; VCCIO6A_HPS                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L28      ; 313        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L29      ; 315        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L30      ; 317        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ;                ; DNU                               ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M4       ;            ;                ; DNU                               ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M5       ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M6       ;            ; --             ; VCC                               ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M7       ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M8       ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M9       ;            ; --             ; VCC                               ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M10      ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ; --             ; VCC                               ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M12      ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M13      ;            ; --             ; VCC                               ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --             ; VCC_HPS                           ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M17      ; 450        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M18      ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M19      ; 334        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M20      ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M22      ; 308        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M23      ; 348        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M24      ;            ; 6A             ; VCCIO6A_HPS                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M25      ; 324        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M26      ; 314        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M27      ; 312        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M28      ; 309        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M29      ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M30      ; 311        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N1       ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N2       ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N3       ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N5       ;            ; --             ; VCC                               ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N6       ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N7       ;            ; --             ; VCCA_FPLL                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N8       ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N9       ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N10      ;            ; --             ; VCC                               ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N12      ;            ; --             ; VCC                               ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --             ; VCC                               ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ; 452        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N17      ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ; 332        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N19      ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N20      ;            ; --             ; VCC_HPS                           ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N21      ;            ; 6A             ; VCCIO6A_HPS                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N22      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N23      ; 310        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N24      ; 318        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N25      ; 316        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N26      ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N27      ; 297        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N28      ; 303        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N29      ; 305        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N30      ; 307        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P1       ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ;                ; DNU                               ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P4       ;            ;                ; DNU                               ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P5       ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P6       ;            ; --             ; VCCA_FPLL                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P7       ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P8       ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P9       ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P10      ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --             ; VCC                               ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P13      ;            ; --             ; VCC                               ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P15      ;            ; --             ; VCC_HPS                           ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P17      ;            ; --             ; VCC_HPS                           ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P18      ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P19      ;            ; --             ; VCC_HPS                           ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P20      ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P22      ; 294        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P23      ;            ; 6B             ; VCCIO6B_HPS                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P24      ; 290        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P25      ; 288        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P26      ; 298        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P27      ; 296        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P28      ;            ; 6B             ; VCCIO6B_HPS                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P29      ; 299        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P30      ; 301        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R1       ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R2       ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R3       ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R5       ;            ; --             ; VCC                               ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R6       ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R7       ;            ; --             ; VCCA_FPLL                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R8       ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R9       ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R10      ;            ; --             ; VCC                               ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R11      ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R12      ;            ; --             ; VCC                               ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R13      ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ;            ; --             ; VCC                               ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R15      ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R16      ;            ; --             ; VCC_HPS                           ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R17      ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R18      ; 302        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R19      ; 300        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R20      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R21      ; 286        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R22      ; 284        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R23      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R24      ; 272        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R25      ;            ; 6B             ; VCCIO6B_HPS                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R26      ; 280        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R27      ; 282        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R28      ; 293        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R29      ; 295        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R30      ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T1       ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ;                ; DNU                               ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T4       ;            ;                ; DNU                               ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T5       ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T6       ;            ; --             ; VCC                               ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T7       ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T8       ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T9       ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T10      ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T11      ;            ; --             ; VCC                               ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T12      ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T13      ;            ; --             ; VCC                               ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T14      ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T15      ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T16      ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T17      ;            ; --             ; VCC_HPS                           ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T18      ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T19      ;            ; --             ; VCC_HPS                           ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T20      ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T21      ; 278        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T22      ;            ; 6B             ; VCCIO6B_HPS                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T23      ; 270        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T24      ; 268        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T25      ; 266        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T26      ; 304        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T27      ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T28      ; 287        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T29      ; 289        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T30      ; 291        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U2       ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U3       ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U5       ;            ; --             ; VCC                               ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U6       ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U7       ; 50         ; 3A             ; ^DCLK                             ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; U8       ; 48         ; 3A             ; #TDI                              ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; U9       ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U10      ;            ; --             ; VCC                               ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U11      ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U12      ;            ; --             ; VCC                               ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U13      ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U14      ;            ; --             ; VCC                               ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U15      ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U16      ;            ; --             ; VCC_HPS                           ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U17      ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U18      ;            ; --             ; VCC_HPS                           ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U19      ;            ; 6B             ; VCCIO6B_HPS                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U20      ; 276        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U21      ;            ; --             ; VCC                               ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U22      ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U23      ;            ; 5B             ; VCCPD5B                           ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U24      ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U25      ; 264        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U26      ; 306        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U27      ; 273        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U28      ; 285        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U29      ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U30      ; 283        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; V1       ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ;            ;                ; DNU                               ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V4       ;            ;                ; DNU                               ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V6       ;            ; --             ; VCCA_FPLL                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V7       ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ; --             ; VCCA_FPLL                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V9       ; 44         ; 3A             ; #TMS                              ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; V10      ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V11      ;            ; --             ; VCC                               ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V12      ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V13      ;            ; --             ; VCC                               ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V14      ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V15      ;            ; --             ; VCC                               ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V16      ; 138        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V17      ; 154        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V18      ; 194        ; 4A             ; SpySignal.CpuSpy.CounterCount[9]  ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V19      ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V20      ; 292        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V21      ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V22      ;            ; 5A             ; VCCPD5A                           ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V23      ; 236        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V24      ;            ; 5A             ; VCCPD5A                           ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V25      ; 246        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V26      ;            ; 6B             ; VCCIO6B_HPS                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V27      ; 265        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V28      ; 271        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V29      ; 275        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V30      ; 281        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W1       ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W3       ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ;            ; --             ; VCC                               ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W6       ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W7       ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W8       ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W9       ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W10      ;            ; --             ; VCC                               ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W11      ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W12      ;            ; --             ; VCC                               ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W13      ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W14      ;            ; --             ; VCC                               ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W15      ; 130        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W16      ; 136        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W17      ; 152        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W18      ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W19      ; 192        ; 4A             ; SpySignal.CpuSpy.CounterCount[12] ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; W20      ; 217        ; 5A             ; SpySignal.CpuSpy.CounterCount[3]  ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; W21      ; 221        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W22      ; 223        ; 5A             ; PeripheralPort[2]                 ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; W23      ;            ; 5A             ; VCCIO5A                           ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W24      ; 238        ; 5A             ; SpySignal.Qs[4]                   ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; W25      ; 244        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W26      ; 274        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W27      ; 261        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W28      ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W29      ; 279        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W30      ; 277        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y1       ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ;            ;                ; DNU                               ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y4       ;            ;                ; DNU                               ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y5       ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y6       ;            ; --             ; VCC                               ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y7       ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y8       ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y9       ;            ; --             ; VCC                               ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y10      ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y11      ;            ; --             ; VCC                               ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y12      ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ;            ; --             ; VCC                               ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y14      ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y15      ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y16      ; 128        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y17      ; 170        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y18      ; 178        ; 4A             ; SpySignal.CpuSpy.CounterCount[27] ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y19      ; 202        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y20      ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y21      ; 219        ; 5A             ; SpySignal.CpuSpy.CounterCount[0]  ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; Y22      ;            ; --             ; VCCA_FPLL                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y23      ; 232        ; 5A             ; SpySignal.Error                   ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; Y24      ; 234        ; 5A             ; SpySignal.Qs[2]                   ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; Y25      ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y26      ; 256        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y27      ; 258        ; 5B             ; Reset                             ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; Y28      ; 269        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y29      ; 263        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP   ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y30      ;            ;                ; GND                               ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
+----------+------------+----------------+-----------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-----------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                  ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                   ; Library Name ;
+---------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-----------------------------------------------------------------------------------------------------------------------+--------------+
; |SoC                                        ; 2270.5 (0.5)         ; 2589.5 (0.5)                     ; 350.5 (0.0)                                       ; 31.5 (0.0)                       ; 0.0 (0.0)            ; 3174 (1)            ; 1874 (0)                  ; 0 (0)         ; 131072            ; 16    ; 0          ; 50   ; 0            ; |SoC                                                                                                                  ; work         ;
;    |MyMemory:SummonMemory|                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 131072            ; 16    ; 0          ; 0    ; 0            ; |SoC|MyMemory:SummonMemory                                                                                            ; work         ;
;       |altsyncram:altsyncram_component|     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 131072            ; 16    ; 0          ; 0    ; 0            ; |SoC|MyMemory:SummonMemory|altsyncram:altsyncram_component                                                            ; work         ;
;          |altsyncram_tk24:auto_generated|   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 131072            ; 16    ; 0          ; 0    ; 0            ; |SoC|MyMemory:SummonMemory|altsyncram:altsyncram_component|altsyncram_tk24:auto_generated                             ; work         ;
;    |PeriphericCircuit:PeriphericControl|    ; 1.8 (1.8)            ; 1.8 (1.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|PeriphericCircuit:PeriphericControl                                                                              ; work         ;
;    |RiscV:CpuRiscV|                         ; 2268.0 (0.0)         ; 2587.2 (0.0)                     ; 350.7 (0.0)                                       ; 31.5 (0.0)                       ; 0.0 (0.0)            ; 3169 (0)            ; 1870 (0)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV                                                                                                   ; work         ;
;       |Alu:AlgorithmicLogicUnit|            ; 780.5 (214.9)        ; 863.3 (236.0)                    ; 87.6 (23.6)                                       ; 4.8 (2.5)                        ; 0.0 (0.0)            ; 1241 (383)          ; 109 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit                                                                          ; work         ;
;          |ArithmeticShiftRight:Asr|         ; 9.2 (9.2)            ; 11.6 (11.6)                      ; 2.5 (2.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 34 (34)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|ArithmeticShiftRight:Asr                                                 ; work         ;
;          |BlockAnd:OpAnd|                   ; 10.1 (10.1)          ; 10.0 (10.0)                      ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 13 (13)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|BlockAnd:OpAnd                                                           ; work         ;
;          |BlockOr:OpOr|                     ; 4.7 (4.7)            ; 4.7 (4.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|BlockOr:OpOr                                                             ; work         ;
;          |BlockXor:OpXor|                   ; 6.6 (6.6)            ; 8.5 (8.5)                        ; 2.0 (2.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 12 (12)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|BlockXor:OpXor                                                           ; work         ;
;          |CRAAdder32:CraA32|                ; 37.4 (37.4)          ; 40.2 (40.2)                      ; 3.0 (3.0)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 65 (65)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|CRAAdder32:CraA32                                                        ; work         ;
;          |LeftShift:Ls|                     ; 14.5 (14.5)          ; 16.3 (16.3)                      ; 1.9 (1.9)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 3 (3)               ; 39 (39)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|LeftShift:Ls                                                             ; work         ;
;          |LogicalShiftRight:Lsr|            ; 16.8 (16.8)          ; 16.8 (16.8)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 36 (36)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|LogicalShiftRight:Lsr                                                    ; work         ;
;          |Multiplier32Bits:Mul|             ; 466.0 (0.0)          ; 519.2 (0.0)                      ; 55.0 (0.0)                                        ; 1.8 (0.0)                        ; 0.0 (0.0)            ; 755 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul                                                     ; work         ;
;             |BoothDecoder:BD1|              ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|BoothDecoder:BD1                                    ; work         ;
;             |BoothDecoder:BD10|             ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|BoothDecoder:BD10                                   ; work         ;
;             |BoothDecoder:BD11|             ; 0.1 (0.1)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|BoothDecoder:BD11                                   ; work         ;
;             |BoothDecoder:BD12|             ; 0.0 (0.0)            ; 0.3 (0.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|BoothDecoder:BD12                                   ; work         ;
;             |BoothDecoder:BD13|             ; 0.0 (0.0)            ; 0.3 (0.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|BoothDecoder:BD13                                   ; work         ;
;             |BoothDecoder:BD2|              ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|BoothDecoder:BD2                                    ; work         ;
;             |BoothDecoder:BD3|              ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|BoothDecoder:BD3                                    ; work         ;
;             |BoothDecoder:BD4|              ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|BoothDecoder:BD4                                    ; work         ;
;             |BoothDecoder:BD5|              ; 0.0 (0.0)            ; 1.0 (1.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|BoothDecoder:BD5                                    ; work         ;
;             |BoothDecoder:BD6|              ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|BoothDecoder:BD6                                    ; work         ;
;             |BoothDecoder:BD7|              ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|BoothDecoder:BD7                                    ; work         ;
;             |BoothDecoder:BD8|              ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|BoothDecoder:BD8                                    ; work         ;
;             |BoothDecoder:BD9|              ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|BoothDecoder:BD9                                    ; work         ;
;             |CRAAdder10:Add10A|             ; 3.3 (3.3)            ; 3.3 (3.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|CRAAdder10:Add10A                                   ; work         ;
;             |CRAAdder10:Add10B|             ; 4.5 (4.5)            ; 4.5 (4.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|CRAAdder10:Add10B                                   ; work         ;
;             |CRAAdder14:Add14|              ; 5.3 (5.3)            ; 5.3 (5.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|CRAAdder14:Add14                                    ; work         ;
;             |CRAAdder18:Add18A|             ; 9.0 (9.0)            ; 9.5 (9.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|CRAAdder18:Add18A                                   ; work         ;
;             |CRAAdder18:Add18B|             ; 8.8 (8.8)            ; 8.8 (8.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|CRAAdder18:Add18B                                   ; work         ;
;             |CRAAdder18:Add18C|             ; 7.2 (7.2)            ; 7.2 (7.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|CRAAdder18:Add18C                                   ; work         ;
;             |CRAAdder22:Add22|              ; 13.5 (13.5)          ; 13.5 (13.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|CRAAdder22:Add22                                    ; work         ;
;             |CRAAdder26:Add26A|             ; 20.5 (20.5)          ; 23.7 (23.7)                      ; 3.2 (3.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 34 (34)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|CRAAdder26:Add26A                                   ; work         ;
;             |CRAAdder26:Add26B|             ; 24.1 (24.1)          ; 24.0 (24.0)                      ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 34 (34)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|CRAAdder26:Add26B                                   ; work         ;
;             |CRAAdder30:Add30|              ; 41.2 (41.2)          ; 44.5 (44.5)                      ; 3.3 (3.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 61 (61)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|CRAAdder30:Add30                                    ; work         ;
;             |CRAAdder32:Add32A|             ; 41.8 (41.8)          ; 45.8 (45.8)                      ; 4.0 (4.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 67 (67)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|CRAAdder32:Add32A                                   ; work         ;
;             |CRAAdder32:Add32B|             ; 52.6 (52.6)          ; 52.0 (52.0)                      ; 0.3 (0.3)                                         ; 0.9 (0.9)                        ; 0.0 (0.0)            ; 62 (62)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|CRAAdder32:Add32B                                   ; work         ;
;             |CRAAdder32:Add32C|             ; 38.7 (38.7)          ; 38.5 (38.5)                      ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 48 (48)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|CRAAdder32:Add32C                                   ; work         ;
;             |CRAAdder32:Add32D|             ; 33.6 (33.6)          ; 35.3 (35.3)                      ; 1.8 (1.8)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 45 (45)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|CRAAdder32:Add32D                                   ; work         ;
;             |CRAAdder6:Add6|                ; 1.0 (1.0)            ; 1.7 (1.7)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|CRAAdder6:Add6                                      ; work         ;
;             |FullPartialProduct:FPP0|       ; 23.2 (0.0)           ; 26.8 (0.0)                       ; 3.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 36 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP0                             ; work         ;
;                |SinglePartialProduct:BPP10| ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP0|SinglePartialProduct:BPP10  ; work         ;
;                |SinglePartialProduct:BPP11| ; 0.5 (0.5)            ; 0.7 (0.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP0|SinglePartialProduct:BPP11  ; work         ;
;                |SinglePartialProduct:BPP12| ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP0|SinglePartialProduct:BPP12  ; work         ;
;                |SinglePartialProduct:BPP13| ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP0|SinglePartialProduct:BPP13  ; work         ;
;                |SinglePartialProduct:BPP14| ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP0|SinglePartialProduct:BPP14  ; work         ;
;                |SinglePartialProduct:BPP15| ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP0|SinglePartialProduct:BPP15  ; work         ;
;                |SinglePartialProduct:BPP16| ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP0|SinglePartialProduct:BPP16  ; work         ;
;                |SinglePartialProduct:BPP17| ; 0.5 (0.5)            ; 0.7 (0.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP0|SinglePartialProduct:BPP17  ; work         ;
;                |SinglePartialProduct:BPP18| ; 0.5 (0.5)            ; 0.7 (0.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP0|SinglePartialProduct:BPP18  ; work         ;
;                |SinglePartialProduct:BPP19| ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP0|SinglePartialProduct:BPP19  ; work         ;
;                |SinglePartialProduct:BPP2|  ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP0|SinglePartialProduct:BPP2   ; work         ;
;                |SinglePartialProduct:BPP20| ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP0|SinglePartialProduct:BPP20  ; work         ;
;                |SinglePartialProduct:BPP21| ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP0|SinglePartialProduct:BPP21  ; work         ;
;                |SinglePartialProduct:BPP22| ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP0|SinglePartialProduct:BPP22  ; work         ;
;                |SinglePartialProduct:BPP23| ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP0|SinglePartialProduct:BPP23  ; work         ;
;                |SinglePartialProduct:BPP24| ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP0|SinglePartialProduct:BPP24  ; work         ;
;                |SinglePartialProduct:BPP25| ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP0|SinglePartialProduct:BPP25  ; work         ;
;                |SinglePartialProduct:BPP26| ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP0|SinglePartialProduct:BPP26  ; work         ;
;                |SinglePartialProduct:BPP27| ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP0|SinglePartialProduct:BPP27  ; work         ;
;                |SinglePartialProduct:BPP28| ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP0|SinglePartialProduct:BPP28  ; work         ;
;                |SinglePartialProduct:BPP29| ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP0|SinglePartialProduct:BPP29  ; work         ;
;                |SinglePartialProduct:BPP3|  ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP0|SinglePartialProduct:BPP3   ; work         ;
;                |SinglePartialProduct:BPP30| ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP0|SinglePartialProduct:BPP30  ; work         ;
;                |SinglePartialProduct:BPP4|  ; 2.2 (2.2)            ; 2.2 (2.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP0|SinglePartialProduct:BPP4   ; work         ;
;                |SinglePartialProduct:BPP5|  ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP0|SinglePartialProduct:BPP5   ; work         ;
;                |SinglePartialProduct:BPP6|  ; 4.0 (4.0)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP0|SinglePartialProduct:BPP6   ; work         ;
;                |SinglePartialProduct:BPP7|  ; 0.5 (0.5)            ; 0.7 (0.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP0|SinglePartialProduct:BPP7   ; work         ;
;                |SinglePartialProduct:BPP8|  ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP0|SinglePartialProduct:BPP8   ; work         ;
;                |SinglePartialProduct:BPP9|  ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP0|SinglePartialProduct:BPP9   ; work         ;
;             |FullPartialProduct:FPP1|       ; 20.2 (0.0)           ; 24.5 (0.0)                       ; 4.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 33 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP1                             ; work         ;
;                |SinglePartialProduct:BPP0|  ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP1|SinglePartialProduct:BPP0   ; work         ;
;                |SinglePartialProduct:BPP1|  ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP1|SinglePartialProduct:BPP1   ; work         ;
;                |SinglePartialProduct:BPP10| ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP1|SinglePartialProduct:BPP10  ; work         ;
;                |SinglePartialProduct:BPP11| ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP1|SinglePartialProduct:BPP11  ; work         ;
;                |SinglePartialProduct:BPP12| ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP1|SinglePartialProduct:BPP12  ; work         ;
;                |SinglePartialProduct:BPP13| ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP1|SinglePartialProduct:BPP13  ; work         ;
;                |SinglePartialProduct:BPP14| ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP1|SinglePartialProduct:BPP14  ; work         ;
;                |SinglePartialProduct:BPP15| ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP1|SinglePartialProduct:BPP15  ; work         ;
;                |SinglePartialProduct:BPP16| ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP1|SinglePartialProduct:BPP16  ; work         ;
;                |SinglePartialProduct:BPP17| ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP1|SinglePartialProduct:BPP17  ; work         ;
;                |SinglePartialProduct:BPP18| ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP1|SinglePartialProduct:BPP18  ; work         ;
;                |SinglePartialProduct:BPP19| ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP1|SinglePartialProduct:BPP19  ; work         ;
;                |SinglePartialProduct:BPP2|  ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP1|SinglePartialProduct:BPP2   ; work         ;
;                |SinglePartialProduct:BPP20| ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP1|SinglePartialProduct:BPP20  ; work         ;
;                |SinglePartialProduct:BPP21| ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP1|SinglePartialProduct:BPP21  ; work         ;
;                |SinglePartialProduct:BPP22| ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP1|SinglePartialProduct:BPP22  ; work         ;
;                |SinglePartialProduct:BPP23| ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP1|SinglePartialProduct:BPP23  ; work         ;
;                |SinglePartialProduct:BPP24| ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP1|SinglePartialProduct:BPP24  ; work         ;
;                |SinglePartialProduct:BPP25| ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP1|SinglePartialProduct:BPP25  ; work         ;
;                |SinglePartialProduct:BPP26| ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP1|SinglePartialProduct:BPP26  ; work         ;
;                |SinglePartialProduct:BPP27| ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP1|SinglePartialProduct:BPP27  ; work         ;
;                |SinglePartialProduct:BPP28| ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP1|SinglePartialProduct:BPP28  ; work         ;
;                |SinglePartialProduct:BPP29| ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP1|SinglePartialProduct:BPP29  ; work         ;
;                |SinglePartialProduct:BPP3|  ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP1|SinglePartialProduct:BPP3   ; work         ;
;                |SinglePartialProduct:BPP4|  ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP1|SinglePartialProduct:BPP4   ; work         ;
;                |SinglePartialProduct:BPP5|  ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP1|SinglePartialProduct:BPP5   ; work         ;
;                |SinglePartialProduct:BPP6|  ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP1|SinglePartialProduct:BPP6   ; work         ;
;                |SinglePartialProduct:BPP7|  ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP1|SinglePartialProduct:BPP7   ; work         ;
;                |SinglePartialProduct:BPP8|  ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP1|SinglePartialProduct:BPP8   ; work         ;
;                |SinglePartialProduct:BPP9|  ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP1|SinglePartialProduct:BPP9   ; work         ;
;             |FullPartialProduct:FPP10|      ; 5.0 (0.0)            ; 5.7 (0.0)                        ; 0.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP10                            ; work         ;
;                |SinglePartialProduct:BPP10| ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP10|SinglePartialProduct:BPP10 ; work         ;
;                |SinglePartialProduct:BPP2|  ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP10|SinglePartialProduct:BPP2  ; work         ;
;                |SinglePartialProduct:BPP3|  ; 0.5 (0.5)            ; 0.7 (0.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP10|SinglePartialProduct:BPP3  ; work         ;
;                |SinglePartialProduct:BPP4|  ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP10|SinglePartialProduct:BPP4  ; work         ;
;                |SinglePartialProduct:BPP5|  ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP10|SinglePartialProduct:BPP5  ; work         ;
;                |SinglePartialProduct:BPP6|  ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP10|SinglePartialProduct:BPP6  ; work         ;
;                |SinglePartialProduct:BPP7|  ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP10|SinglePartialProduct:BPP7  ; work         ;
;                |SinglePartialProduct:BPP8|  ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP10|SinglePartialProduct:BPP8  ; work         ;
;                |SinglePartialProduct:BPP9|  ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP10|SinglePartialProduct:BPP9  ; work         ;
;             |FullPartialProduct:FPP11|      ; 5.6 (0.0)            ; 6.2 (0.0)                        ; 0.7 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 9 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP11                            ; work         ;
;                |SinglePartialProduct:BPP1|  ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP11|SinglePartialProduct:BPP1  ; work         ;
;                |SinglePartialProduct:BPP2|  ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP11|SinglePartialProduct:BPP2  ; work         ;
;                |SinglePartialProduct:BPP3|  ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP11|SinglePartialProduct:BPP3  ; work         ;
;                |SinglePartialProduct:BPP4|  ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP11|SinglePartialProduct:BPP4  ; work         ;
;                |SinglePartialProduct:BPP5|  ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP11|SinglePartialProduct:BPP5  ; work         ;
;                |SinglePartialProduct:BPP6|  ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP11|SinglePartialProduct:BPP6  ; work         ;
;                |SinglePartialProduct:BPP7|  ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP11|SinglePartialProduct:BPP7  ; work         ;
;                |SinglePartialProduct:BPP8|  ; 0.6 (0.6)            ; 0.7 (0.7)                        ; 0.2 (0.2)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP11|SinglePartialProduct:BPP8  ; work         ;
;                |SinglePartialProduct:BPP9|  ; 0.6 (0.6)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP11|SinglePartialProduct:BPP9  ; work         ;
;             |FullPartialProduct:FPP12|      ; 3.5 (0.0)            ; 4.2 (0.0)                        ; 0.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP12                            ; work         ;
;                |SinglePartialProduct:BPP2|  ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP12|SinglePartialProduct:BPP2  ; work         ;
;                |SinglePartialProduct:BPP3|  ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP12|SinglePartialProduct:BPP3  ; work         ;
;                |SinglePartialProduct:BPP4|  ; 0.5 (0.5)            ; 0.7 (0.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP12|SinglePartialProduct:BPP4  ; work         ;
;                |SinglePartialProduct:BPP5|  ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP12|SinglePartialProduct:BPP5  ; work         ;
;                |SinglePartialProduct:BPP6|  ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP12|SinglePartialProduct:BPP6  ; work         ;
;                |SinglePartialProduct:BPP7|  ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP12|SinglePartialProduct:BPP7  ; work         ;
;             |FullPartialProduct:FPP13|      ; 2.7 (0.0)            ; 4.3 (0.0)                        ; 1.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP13                            ; work         ;
;                |SinglePartialProduct:BPP1|  ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP13|SinglePartialProduct:BPP1  ; work         ;
;                |SinglePartialProduct:BPP2|  ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP13|SinglePartialProduct:BPP2  ; work         ;
;                |SinglePartialProduct:BPP3|  ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP13|SinglePartialProduct:BPP3  ; work         ;
;                |SinglePartialProduct:BPP4|  ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP13|SinglePartialProduct:BPP4  ; work         ;
;                |SinglePartialProduct:BPP5|  ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP13|SinglePartialProduct:BPP5  ; work         ;
;             |FullPartialProduct:FPP14|      ; 1.5 (0.0)            ; 1.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP14                            ; work         ;
;                |SinglePartialProduct:BPP2|  ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP14|SinglePartialProduct:BPP2  ; work         ;
;                |SinglePartialProduct:BPP3|  ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP14|SinglePartialProduct:BPP3  ; work         ;
;             |FullPartialProduct:FPP15|      ; 0.5 (0.0)            ; 1.0 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP15                            ; work         ;
;                |SinglePartialProduct:BPP0|  ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP15|SinglePartialProduct:BPP0  ; work         ;
;                |SinglePartialProduct:BPP1|  ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP15|SinglePartialProduct:BPP1  ; work         ;
;             |FullPartialProduct:FPP2|       ; 16.7 (0.0)           ; 23.7 (0.0)                       ; 7.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 27 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP2                             ; work         ;
;                |SinglePartialProduct:BPP10| ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP2|SinglePartialProduct:BPP10  ; work         ;
;                |SinglePartialProduct:BPP11| ; 0.5 (0.5)            ; 0.7 (0.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP2|SinglePartialProduct:BPP11  ; work         ;
;                |SinglePartialProduct:BPP12| ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP2|SinglePartialProduct:BPP12  ; work         ;
;                |SinglePartialProduct:BPP13| ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP2|SinglePartialProduct:BPP13  ; work         ;
;                |SinglePartialProduct:BPP14| ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP2|SinglePartialProduct:BPP14  ; work         ;
;                |SinglePartialProduct:BPP15| ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP2|SinglePartialProduct:BPP15  ; work         ;
;                |SinglePartialProduct:BPP16| ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP2|SinglePartialProduct:BPP16  ; work         ;
;                |SinglePartialProduct:BPP17| ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP2|SinglePartialProduct:BPP17  ; work         ;
;                |SinglePartialProduct:BPP18| ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP2|SinglePartialProduct:BPP18  ; work         ;
;                |SinglePartialProduct:BPP19| ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP2|SinglePartialProduct:BPP19  ; work         ;
;                |SinglePartialProduct:BPP2|  ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP2|SinglePartialProduct:BPP2   ; work         ;
;                |SinglePartialProduct:BPP20| ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP2|SinglePartialProduct:BPP20  ; work         ;
;                |SinglePartialProduct:BPP21| ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP2|SinglePartialProduct:BPP21  ; work         ;
;                |SinglePartialProduct:BPP22| ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP2|SinglePartialProduct:BPP22  ; work         ;
;                |SinglePartialProduct:BPP23| ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP2|SinglePartialProduct:BPP23  ; work         ;
;                |SinglePartialProduct:BPP24| ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP2|SinglePartialProduct:BPP24  ; work         ;
;                |SinglePartialProduct:BPP25| ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP2|SinglePartialProduct:BPP25  ; work         ;
;                |SinglePartialProduct:BPP26| ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP2|SinglePartialProduct:BPP26  ; work         ;
;                |SinglePartialProduct:BPP27| ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP2|SinglePartialProduct:BPP27  ; work         ;
;                |SinglePartialProduct:BPP3|  ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP2|SinglePartialProduct:BPP3   ; work         ;
;                |SinglePartialProduct:BPP4|  ; 1.7 (1.7)            ; 2.0 (2.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP2|SinglePartialProduct:BPP4   ; work         ;
;                |SinglePartialProduct:BPP5|  ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP2|SinglePartialProduct:BPP5   ; work         ;
;                |SinglePartialProduct:BPP6|  ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP2|SinglePartialProduct:BPP6   ; work         ;
;                |SinglePartialProduct:BPP7|  ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP2|SinglePartialProduct:BPP7   ; work         ;
;                |SinglePartialProduct:BPP8|  ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP2|SinglePartialProduct:BPP8   ; work         ;
;                |SinglePartialProduct:BPP9|  ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP2|SinglePartialProduct:BPP9   ; work         ;
;             |FullPartialProduct:FPP3|       ; 15.8 (0.0)           ; 23.0 (0.0)                       ; 7.3 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 26 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP3                             ; work         ;
;                |SinglePartialProduct:BPP0|  ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP3|SinglePartialProduct:BPP0   ; work         ;
;                |SinglePartialProduct:BPP1|  ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP3|SinglePartialProduct:BPP1   ; work         ;
;                |SinglePartialProduct:BPP10| ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP3|SinglePartialProduct:BPP10  ; work         ;
;                |SinglePartialProduct:BPP11| ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP3|SinglePartialProduct:BPP11  ; work         ;
;                |SinglePartialProduct:BPP12| ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP3|SinglePartialProduct:BPP12  ; work         ;
;                |SinglePartialProduct:BPP13| ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP3|SinglePartialProduct:BPP13  ; work         ;
;                |SinglePartialProduct:BPP14| ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP3|SinglePartialProduct:BPP14  ; work         ;
;                |SinglePartialProduct:BPP15| ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP3|SinglePartialProduct:BPP15  ; work         ;
;                |SinglePartialProduct:BPP16| ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP3|SinglePartialProduct:BPP16  ; work         ;
;                |SinglePartialProduct:BPP17| ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP3|SinglePartialProduct:BPP17  ; work         ;
;                |SinglePartialProduct:BPP18| ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP3|SinglePartialProduct:BPP18  ; work         ;
;                |SinglePartialProduct:BPP19| ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP3|SinglePartialProduct:BPP19  ; work         ;
;                |SinglePartialProduct:BPP2|  ; 1.7 (1.7)            ; 2.0 (2.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP3|SinglePartialProduct:BPP2   ; work         ;
;                |SinglePartialProduct:BPP20| ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP3|SinglePartialProduct:BPP20  ; work         ;
;                |SinglePartialProduct:BPP21| ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP3|SinglePartialProduct:BPP21  ; work         ;
;                |SinglePartialProduct:BPP22| ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP3|SinglePartialProduct:BPP22  ; work         ;
;                |SinglePartialProduct:BPP23| ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP3|SinglePartialProduct:BPP23  ; work         ;
;                |SinglePartialProduct:BPP24| ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP3|SinglePartialProduct:BPP24  ; work         ;
;                |SinglePartialProduct:BPP3|  ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP3|SinglePartialProduct:BPP3   ; work         ;
;                |SinglePartialProduct:BPP4|  ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP3|SinglePartialProduct:BPP4   ; work         ;
;                |SinglePartialProduct:BPP5|  ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP3|SinglePartialProduct:BPP5   ; work         ;
;                |SinglePartialProduct:BPP6|  ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP3|SinglePartialProduct:BPP6   ; work         ;
;                |SinglePartialProduct:BPP7|  ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP3|SinglePartialProduct:BPP7   ; work         ;
;                |SinglePartialProduct:BPP8|  ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP3|SinglePartialProduct:BPP8   ; work         ;
;                |SinglePartialProduct:BPP9|  ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP3|SinglePartialProduct:BPP9   ; work         ;
;             |FullPartialProduct:FPP4|       ; 12.5 (0.0)           ; 15.7 (0.0)                       ; 3.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 23 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP4                             ; work         ;
;                |SinglePartialProduct:BPP0|  ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP4|SinglePartialProduct:BPP0   ; work         ;
;                |SinglePartialProduct:BPP10| ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP4|SinglePartialProduct:BPP10  ; work         ;
;                |SinglePartialProduct:BPP11| ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP4|SinglePartialProduct:BPP11  ; work         ;
;                |SinglePartialProduct:BPP12| ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP4|SinglePartialProduct:BPP12  ; work         ;
;                |SinglePartialProduct:BPP13| ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP4|SinglePartialProduct:BPP13  ; work         ;
;                |SinglePartialProduct:BPP14| ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP4|SinglePartialProduct:BPP14  ; work         ;
;                |SinglePartialProduct:BPP15| ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP4|SinglePartialProduct:BPP15  ; work         ;
;                |SinglePartialProduct:BPP16| ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP4|SinglePartialProduct:BPP16  ; work         ;
;                |SinglePartialProduct:BPP17| ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP4|SinglePartialProduct:BPP17  ; work         ;
;                |SinglePartialProduct:BPP18| ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP4|SinglePartialProduct:BPP18  ; work         ;
;                |SinglePartialProduct:BPP19| ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP4|SinglePartialProduct:BPP19  ; work         ;
;                |SinglePartialProduct:BPP2|  ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP4|SinglePartialProduct:BPP2   ; work         ;
;                |SinglePartialProduct:BPP20| ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP4|SinglePartialProduct:BPP20  ; work         ;
;                |SinglePartialProduct:BPP21| ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP4|SinglePartialProduct:BPP21  ; work         ;
;                |SinglePartialProduct:BPP22| ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP4|SinglePartialProduct:BPP22  ; work         ;
;                |SinglePartialProduct:BPP23| ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP4|SinglePartialProduct:BPP23  ; work         ;
;                |SinglePartialProduct:BPP3|  ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP4|SinglePartialProduct:BPP3   ; work         ;
;                |SinglePartialProduct:BPP4|  ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP4|SinglePartialProduct:BPP4   ; work         ;
;                |SinglePartialProduct:BPP5|  ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP4|SinglePartialProduct:BPP5   ; work         ;
;                |SinglePartialProduct:BPP6|  ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP4|SinglePartialProduct:BPP6   ; work         ;
;                |SinglePartialProduct:BPP7|  ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP4|SinglePartialProduct:BPP7   ; work         ;
;                |SinglePartialProduct:BPP8|  ; 0.5 (0.5)            ; 0.7 (0.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP4|SinglePartialProduct:BPP8   ; work         ;
;                |SinglePartialProduct:BPP9|  ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP4|SinglePartialProduct:BPP9   ; work         ;
;             |FullPartialProduct:FPP5|       ; 10.0 (0.0)           ; 15.0 (0.0)                       ; 5.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP5                             ; work         ;
;                |SinglePartialProduct:BPP0|  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP5|SinglePartialProduct:BPP0   ; work         ;
;                |SinglePartialProduct:BPP1|  ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP5|SinglePartialProduct:BPP1   ; work         ;
;                |SinglePartialProduct:BPP10| ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP5|SinglePartialProduct:BPP10  ; work         ;
;                |SinglePartialProduct:BPP11| ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP5|SinglePartialProduct:BPP11  ; work         ;
;                |SinglePartialProduct:BPP12| ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP5|SinglePartialProduct:BPP12  ; work         ;
;                |SinglePartialProduct:BPP13| ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP5|SinglePartialProduct:BPP13  ; work         ;
;                |SinglePartialProduct:BPP14| ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP5|SinglePartialProduct:BPP14  ; work         ;
;                |SinglePartialProduct:BPP15| ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP5|SinglePartialProduct:BPP15  ; work         ;
;                |SinglePartialProduct:BPP16| ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP5|SinglePartialProduct:BPP16  ; work         ;
;                |SinglePartialProduct:BPP17| ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP5|SinglePartialProduct:BPP17  ; work         ;
;                |SinglePartialProduct:BPP18| ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP5|SinglePartialProduct:BPP18  ; work         ;
;                |SinglePartialProduct:BPP19| ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP5|SinglePartialProduct:BPP19  ; work         ;
;                |SinglePartialProduct:BPP2|  ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP5|SinglePartialProduct:BPP2   ; work         ;
;                |SinglePartialProduct:BPP20| ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP5|SinglePartialProduct:BPP20  ; work         ;
;                |SinglePartialProduct:BPP3|  ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP5|SinglePartialProduct:BPP3   ; work         ;
;                |SinglePartialProduct:BPP4|  ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP5|SinglePartialProduct:BPP4   ; work         ;
;                |SinglePartialProduct:BPP5|  ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP5|SinglePartialProduct:BPP5   ; work         ;
;                |SinglePartialProduct:BPP6|  ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP5|SinglePartialProduct:BPP6   ; work         ;
;                |SinglePartialProduct:BPP7|  ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP5|SinglePartialProduct:BPP7   ; work         ;
;                |SinglePartialProduct:BPP8|  ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP5|SinglePartialProduct:BPP8   ; work         ;
;                |SinglePartialProduct:BPP9|  ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP5|SinglePartialProduct:BPP9   ; work         ;
;             |FullPartialProduct:FPP6|       ; 9.0 (0.0)            ; 14.0 (0.0)                       ; 5.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP6                             ; work         ;
;                |SinglePartialProduct:BPP10| ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP6|SinglePartialProduct:BPP10  ; work         ;
;                |SinglePartialProduct:BPP11| ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP6|SinglePartialProduct:BPP11  ; work         ;
;                |SinglePartialProduct:BPP12| ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP6|SinglePartialProduct:BPP12  ; work         ;
;                |SinglePartialProduct:BPP13| ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP6|SinglePartialProduct:BPP13  ; work         ;
;                |SinglePartialProduct:BPP14| ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP6|SinglePartialProduct:BPP14  ; work         ;
;                |SinglePartialProduct:BPP15| ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP6|SinglePartialProduct:BPP15  ; work         ;
;                |SinglePartialProduct:BPP16| ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP6|SinglePartialProduct:BPP16  ; work         ;
;                |SinglePartialProduct:BPP17| ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP6|SinglePartialProduct:BPP17  ; work         ;
;                |SinglePartialProduct:BPP18| ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP6|SinglePartialProduct:BPP18  ; work         ;
;                |SinglePartialProduct:BPP19| ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP6|SinglePartialProduct:BPP19  ; work         ;
;                |SinglePartialProduct:BPP2|  ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP6|SinglePartialProduct:BPP2   ; work         ;
;                |SinglePartialProduct:BPP3|  ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP6|SinglePartialProduct:BPP3   ; work         ;
;                |SinglePartialProduct:BPP4|  ; 0.5 (0.5)            ; 0.7 (0.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP6|SinglePartialProduct:BPP4   ; work         ;
;                |SinglePartialProduct:BPP5|  ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP6|SinglePartialProduct:BPP5   ; work         ;
;                |SinglePartialProduct:BPP6|  ; 0.5 (0.5)            ; 0.7 (0.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP6|SinglePartialProduct:BPP6   ; work         ;
;                |SinglePartialProduct:BPP7|  ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP6|SinglePartialProduct:BPP7   ; work         ;
;                |SinglePartialProduct:BPP8|  ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP6|SinglePartialProduct:BPP8   ; work         ;
;                |SinglePartialProduct:BPP9|  ; 0.5 (0.5)            ; 0.7 (0.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP6|SinglePartialProduct:BPP9   ; work         ;
;             |FullPartialProduct:FPP7|       ; 9.0 (0.0)            ; 10.5 (0.0)                       ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP7                             ; work         ;
;                |SinglePartialProduct:BPP0|  ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP7|SinglePartialProduct:BPP0   ; work         ;
;                |SinglePartialProduct:BPP1|  ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP7|SinglePartialProduct:BPP1   ; work         ;
;                |SinglePartialProduct:BPP10| ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP7|SinglePartialProduct:BPP10  ; work         ;
;                |SinglePartialProduct:BPP11| ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP7|SinglePartialProduct:BPP11  ; work         ;
;                |SinglePartialProduct:BPP12| ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP7|SinglePartialProduct:BPP12  ; work         ;
;                |SinglePartialProduct:BPP13| ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP7|SinglePartialProduct:BPP13  ; work         ;
;                |SinglePartialProduct:BPP14| ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP7|SinglePartialProduct:BPP14  ; work         ;
;                |SinglePartialProduct:BPP15| ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP7|SinglePartialProduct:BPP15  ; work         ;
;                |SinglePartialProduct:BPP16| ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP7|SinglePartialProduct:BPP16  ; work         ;
;                |SinglePartialProduct:BPP2|  ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP7|SinglePartialProduct:BPP2   ; work         ;
;                |SinglePartialProduct:BPP3|  ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP7|SinglePartialProduct:BPP3   ; work         ;
;                |SinglePartialProduct:BPP4|  ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP7|SinglePartialProduct:BPP4   ; work         ;
;                |SinglePartialProduct:BPP5|  ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP7|SinglePartialProduct:BPP5   ; work         ;
;                |SinglePartialProduct:BPP6|  ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP7|SinglePartialProduct:BPP6   ; work         ;
;                |SinglePartialProduct:BPP7|  ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP7|SinglePartialProduct:BPP7   ; work         ;
;                |SinglePartialProduct:BPP8|  ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP7|SinglePartialProduct:BPP8   ; work         ;
;                |SinglePartialProduct:BPP9|  ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP7|SinglePartialProduct:BPP9   ; work         ;
;             |FullPartialProduct:FPP8|       ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP8                             ; work         ;
;                |SinglePartialProduct:BPP0|  ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP8|SinglePartialProduct:BPP0   ; work         ;
;                |SinglePartialProduct:BPP10| ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP8|SinglePartialProduct:BPP10  ; work         ;
;                |SinglePartialProduct:BPP11| ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP8|SinglePartialProduct:BPP11  ; work         ;
;                |SinglePartialProduct:BPP12| ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP8|SinglePartialProduct:BPP12  ; work         ;
;                |SinglePartialProduct:BPP13| ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP8|SinglePartialProduct:BPP13  ; work         ;
;                |SinglePartialProduct:BPP14| ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP8|SinglePartialProduct:BPP14  ; work         ;
;                |SinglePartialProduct:BPP2|  ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP8|SinglePartialProduct:BPP2   ; work         ;
;                |SinglePartialProduct:BPP3|  ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP8|SinglePartialProduct:BPP3   ; work         ;
;                |SinglePartialProduct:BPP4|  ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP8|SinglePartialProduct:BPP4   ; work         ;
;                |SinglePartialProduct:BPP5|  ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP8|SinglePartialProduct:BPP5   ; work         ;
;                |SinglePartialProduct:BPP6|  ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP8|SinglePartialProduct:BPP6   ; work         ;
;                |SinglePartialProduct:BPP7|  ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP8|SinglePartialProduct:BPP7   ; work         ;
;                |SinglePartialProduct:BPP8|  ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP8|SinglePartialProduct:BPP8   ; work         ;
;                |SinglePartialProduct:BPP9|  ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP8|SinglePartialProduct:BPP9   ; work         ;
;             |FullPartialProduct:FPP9|       ; 6.5 (0.0)            ; 7.8 (0.0)                        ; 1.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP9                             ; work         ;
;                |SinglePartialProduct:BPP0|  ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP9|SinglePartialProduct:BPP0   ; work         ;
;                |SinglePartialProduct:BPP1|  ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP9|SinglePartialProduct:BPP1   ; work         ;
;                |SinglePartialProduct:BPP10| ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP9|SinglePartialProduct:BPP10  ; work         ;
;                |SinglePartialProduct:BPP11| ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP9|SinglePartialProduct:BPP11  ; work         ;
;                |SinglePartialProduct:BPP12| ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP9|SinglePartialProduct:BPP12  ; work         ;
;                |SinglePartialProduct:BPP13| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP9|SinglePartialProduct:BPP13  ; work         ;
;                |SinglePartialProduct:BPP2|  ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP9|SinglePartialProduct:BPP2   ; work         ;
;                |SinglePartialProduct:BPP3|  ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP9|SinglePartialProduct:BPP3   ; work         ;
;                |SinglePartialProduct:BPP4|  ; 0.5 (0.5)            ; 0.7 (0.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP9|SinglePartialProduct:BPP4   ; work         ;
;                |SinglePartialProduct:BPP5|  ; 0.5 (0.5)            ; 0.7 (0.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP9|SinglePartialProduct:BPP5   ; work         ;
;                |SinglePartialProduct:BPP6|  ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP9|SinglePartialProduct:BPP6   ; work         ;
;                |SinglePartialProduct:BPP7|  ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP9|SinglePartialProduct:BPP7   ; work         ;
;                |SinglePartialProduct:BPP8|  ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP9|SinglePartialProduct:BPP8   ; work         ;
;                |SinglePartialProduct:BPP9|  ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Multiplier32Bits:Mul|FullPartialProduct:FPP9|SinglePartialProduct:BPP9   ; work         ;
;       |CSR:ControlStatusRegisters|          ; 221.8 (221.8)        ; 263.2 (263.2)                    ; 48.3 (48.3)                                       ; 7.0 (7.0)                        ; 0.0 (0.0)            ; 354 (354)           ; 321 (321)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|CSR:ControlStatusRegisters                                                                        ; work         ;
;       |ControlUnit:Control|                 ; 262.3 (262.3)        ; 275.5 (275.5)                    ; 13.3 (13.3)                                       ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 398 (398)           ; 138 (138)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|ControlUnit:Control                                                                               ; work         ;
;       |Counter:C|                           ; 38.5 (38.5)          ; 40.0 (40.0)                      ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 65 (65)             ; 43 (43)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Counter:C                                                                                         ; work         ;
;       |Ir:IntructionRegister|               ; 9.3 (9.3)            ; 11.9 (11.9)                      ; 2.6 (2.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 43 (43)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Ir:IntructionRegister                                                                             ; work         ;
;       |Mar:MemoryAddressRegister|           ; 12.4 (12.4)          ; 12.3 (12.3)                      ; 0.7 (0.7)                                         ; 0.8 (0.8)                        ; 0.0 (0.0)            ; 14 (14)             ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Mar:MemoryAddressRegister                                                                         ; work         ;
;       |Pc:ProgramCounter|                   ; 39.7 (39.7)          ; 38.2 (38.2)                      ; 3.5 (3.5)                                         ; 5.0 (5.0)                        ; 0.0 (0.0)            ; 65 (65)             ; 35 (35)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Pc:ProgramCounter                                                                                 ; work         ;
;       |Registers:Rpg|                       ; 903.4 (0.0)          ; 1082.8 (0.0)                     ; 193.2 (0.0)                                       ; 13.8 (0.0)                       ; 0.0 (0.0)            ; 1032 (0)            ; 1168 (0)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Registers:Rpg                                                                                     ; work         ;
;          |InputManager:IManager|            ; 68.4 (68.4)          ; 79.9 (79.9)                      ; 12.9 (12.9)                                       ; 1.4 (1.4)                        ; 0.0 (0.0)            ; 132 (132)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Registers:Rpg|InputManager:IManager                                                               ; work         ;
;          |OutputManager:OManager|           ; 559.7 (559.7)        ; 601.7 (601.7)                    ; 49.6 (49.6)                                       ; 7.6 (7.6)                        ; 0.0 (0.0)            ; 866 (866)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Registers:Rpg|OutputManager:OManager                                                              ; work         ;
;          |RegistersBlock:Xn|                ; 275.3 (0.0)          ; 401.1 (0.0)                      ; 130.6 (0.0)                                       ; 4.8 (0.0)                        ; 0.0 (0.0)            ; 34 (0)              ; 1168 (0)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn                                                                   ; work         ;
;             |Sp:X2|                         ; 16.8 (16.8)          ; 16.8 (16.8)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 34 (34)             ; 47 (47)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Sp:X2                                                             ; work         ;
;             |Word:X1|                       ; 11.1 (11.1)          ; 11.8 (11.8)                      ; 2.2 (2.2)                                         ; 1.4 (1.4)                        ; 0.0 (0.0)            ; 0 (0)               ; 38 (38)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:X1                                                           ; work         ;
;             |Word:\RegistersGenerator:10:X| ; 8.2 (8.2)            ; 11.2 (11.2)                      ; 3.0 (3.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 34 (34)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:10:X                                     ; work         ;
;             |Word:\RegistersGenerator:11:X| ; 10.9 (10.9)          ; 11.7 (11.7)                      ; 1.0 (1.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 0 (0)               ; 35 (35)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:11:X                                     ; work         ;
;             |Word:\RegistersGenerator:12:X| ; 5.7 (5.7)            ; 13.7 (13.7)                      ; 8.1 (8.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 37 (37)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:12:X                                     ; work         ;
;             |Word:\RegistersGenerator:13:X| ; 4.6 (4.6)            ; 14.0 (14.0)                      ; 9.5 (9.5)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 38 (38)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:13:X                                     ; work         ;
;             |Word:\RegistersGenerator:14:X| ; 10.6 (10.6)          ; 12.8 (12.8)                      ; 2.3 (2.3)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 37 (37)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:14:X                                     ; work         ;
;             |Word:\RegistersGenerator:15:X| ; 10.6 (10.6)          ; 12.9 (12.9)                      ; 2.4 (2.4)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 38 (38)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:15:X                                     ; work         ;
;             |Word:\RegistersGenerator:16:X| ; 6.2 (6.2)            ; 13.3 (13.3)                      ; 7.2 (7.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 34 (34)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:16:X                                     ; work         ;
;             |Word:\RegistersGenerator:17:X| ; 6.2 (6.2)            ; 14.2 (14.2)                      ; 8.0 (8.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 35 (35)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:17:X                                     ; work         ;
;             |Word:\RegistersGenerator:18:X| ; 6.7 (6.7)            ; 15.2 (15.2)                      ; 8.7 (8.7)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 0 (0)               ; 38 (38)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:18:X                                     ; work         ;
;             |Word:\RegistersGenerator:19:X| ; 6.7 (6.7)            ; 13.8 (13.8)                      ; 7.2 (7.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 35 (35)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:19:X                                     ; work         ;
;             |Word:\RegistersGenerator:20:X| ; 5.0 (5.0)            ; 14.4 (14.4)                      ; 9.6 (9.6)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 37 (37)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:20:X                                     ; work         ;
;             |Word:\RegistersGenerator:21:X| ; 5.8 (5.8)            ; 12.7 (12.7)                      ; 6.9 (6.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 38 (38)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:21:X                                     ; work         ;
;             |Word:\RegistersGenerator:22:X| ; 8.7 (8.7)            ; 13.3 (13.3)                      ; 4.6 (4.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 35 (35)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:22:X                                     ; work         ;
;             |Word:\RegistersGenerator:23:X| ; 9.1 (9.1)            ; 12.5 (12.5)                      ; 3.5 (3.5)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 35 (35)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:23:X                                     ; work         ;
;             |Word:\RegistersGenerator:24:X| ; 10.0 (10.0)          ; 13.0 (13.0)                      ; 3.0 (3.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 40 (40)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:24:X                                     ; work         ;
;             |Word:\RegistersGenerator:25:X| ; 10.7 (10.7)          ; 12.8 (12.8)                      ; 2.2 (2.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 39 (39)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:25:X                                     ; work         ;
;             |Word:\RegistersGenerator:26:X| ; 8.9 (8.9)            ; 12.9 (12.9)                      ; 4.3 (4.3)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 0 (0)               ; 38 (38)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:26:X                                     ; work         ;
;             |Word:\RegistersGenerator:27:X| ; 9.1 (9.1)            ; 12.1 (12.1)                      ; 3.1 (3.1)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 37 (37)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:27:X                                     ; work         ;
;             |Word:\RegistersGenerator:28:X| ; 10.5 (10.5)          ; 13.4 (13.4)                      ; 3.6 (3.6)                                         ; 0.7 (0.7)                        ; 0.0 (0.0)            ; 0 (0)               ; 42 (42)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:28:X                                     ; work         ;
;             |Word:\RegistersGenerator:29:X| ; 10.2 (10.2)          ; 12.8 (12.8)                      ; 2.7 (2.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 44 (44)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:29:X                                     ; work         ;
;             |Word:\RegistersGenerator:30:X| ; 10.6 (10.6)          ; 12.8 (12.8)                      ; 2.3 (2.3)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 40 (40)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:30:X                                     ; work         ;
;             |Word:\RegistersGenerator:31:X| ; 10.7 (10.7)          ; 12.2 (12.2)                      ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 36 (36)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:31:X                                     ; work         ;
;             |Word:\RegistersGenerator:3:X|  ; 10.3 (10.3)          ; 12.0 (12.0)                      ; 2.3 (2.3)                                         ; 0.6 (0.6)                        ; 0.0 (0.0)            ; 0 (0)               ; 39 (39)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:3:X                                      ; work         ;
;             |Word:\RegistersGenerator:4:X|  ; 8.2 (8.2)            ; 11.7 (11.7)                      ; 3.5 (3.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 38 (38)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:4:X                                      ; work         ;
;             |Word:\RegistersGenerator:5:X|  ; 6.0 (6.0)            ; 12.3 (12.3)                      ; 6.5 (6.5)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 0 (0)               ; 37 (37)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:5:X                                      ; work         ;
;             |Word:\RegistersGenerator:6:X|  ; 10.5 (10.5)          ; 11.1 (11.1)                      ; 0.8 (0.8)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 0 (0)               ; 37 (37)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:6:X                                      ; work         ;
;             |Word:\RegistersGenerator:7:X|  ; 11.0 (11.0)          ; 12.0 (12.0)                      ; 1.3 (1.3)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 0 (0)               ; 40 (40)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:7:X                                      ; work         ;
;             |Word:\RegistersGenerator:8:X|  ; 6.3 (6.3)            ; 13.2 (13.2)                      ; 6.8 (6.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 34 (34)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:8:X                                      ; work         ;
;             |Word:\RegistersGenerator:9:X|  ; 9.5 (9.5)            ; 12.3 (12.3)                      ; 2.8 (2.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 36 (36)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoC|RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:9:X                                      ; work         ;
+---------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-----------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                                              ;
+-----------------------------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name                              ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+-----------------------------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; PeripheralStatus[0]               ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; PeripheralStatus[1]               ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; PeripheralStatus[2]               ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; PeripheralStatus[3]               ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SpySignal.CpuSpy.CounterCount[0]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SpySignal.CpuSpy.CounterCount[1]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SpySignal.CpuSpy.CounterCount[2]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SpySignal.CpuSpy.CounterCount[3]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SpySignal.CpuSpy.CounterCount[4]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SpySignal.CpuSpy.CounterCount[5]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SpySignal.CpuSpy.CounterCount[6]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SpySignal.CpuSpy.CounterCount[7]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SpySignal.CpuSpy.CounterCount[8]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SpySignal.CpuSpy.CounterCount[9]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SpySignal.CpuSpy.CounterCount[10] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SpySignal.CpuSpy.CounterCount[11] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SpySignal.CpuSpy.CounterCount[12] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SpySignal.CpuSpy.CounterCount[13] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SpySignal.CpuSpy.CounterCount[14] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SpySignal.CpuSpy.CounterCount[15] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SpySignal.CpuSpy.CounterCount[16] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SpySignal.CpuSpy.CounterCount[17] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SpySignal.CpuSpy.CounterCount[18] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SpySignal.CpuSpy.CounterCount[19] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SpySignal.CpuSpy.CounterCount[20] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SpySignal.CpuSpy.CounterCount[21] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SpySignal.CpuSpy.CounterCount[22] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SpySignal.CpuSpy.CounterCount[23] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SpySignal.CpuSpy.CounterCount[24] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SpySignal.CpuSpy.CounterCount[25] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SpySignal.CpuSpy.CounterCount[26] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SpySignal.CpuSpy.CounterCount[27] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SpySignal.CpuSpy.CounterCount[28] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SpySignal.CpuSpy.CounterCount[29] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SpySignal.CpuSpy.CounterCount[30] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SpySignal.CpuSpy.CounterCount[31] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SpySignal.Error                   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SpySignal.Qs[0]                   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SpySignal.Qs[1]                   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SpySignal.Qs[2]                   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SpySignal.Qs[3]                   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SpySignal.Qs[4]                   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SpySignal.Qs[5]                   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SpySignal.Qs[6]                   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; PeripheralPort[0]                 ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Clk                               ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Reset                             ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; PeripheralPort[1]                 ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; PeripheralPort[2]                 ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; PeripheralPort[3]                 ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+-----------------------------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+---------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                        ;
+---------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                     ; Pad To Core Index ; Setting ;
+---------------------------------------------------------+-------------------+---------+
; PeripheralPort[0]                                       ;                   ;         ;
;      - PeriphericCircuit:PeriphericControl|NextState0~0 ; 0                 ; 0       ;
; Clk                                                     ;                   ;         ;
; Reset                                                   ;                   ;         ;
; PeripheralPort[1]                                       ;                   ;         ;
;      - PeriphericCircuit:PeriphericControl|NextState1~0 ; 1                 ; 0       ;
; PeripheralPort[2]                                       ;                   ;         ;
;      - PeriphericCircuit:PeriphericControl|NextState2~0 ; 0                 ; 0       ;
; PeripheralPort[3]                                       ;                   ;         ;
;      - PeriphericCircuit:PeriphericControl|NextState3~0 ; 0                 ; 0       ;
+---------------------------------------------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                     ;
+----------------------------------------------------------------------+----------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                                                                 ; Location             ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------------------------------+----------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Clk                                                                  ; PIN_AB27             ; 1890    ; Clock        ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; Reset                                                                ; PIN_Y27              ; 1874    ; Async. clear ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|ASRReplace~0                 ; LABCELL_X75_Y11_N54  ; 35      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|ArithmeticShiftRight:Asr|Q~0 ; LABCELL_X74_Y10_N33  ; 39      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|LeftShift:Ls|Q~0             ; MLABCELL_X87_Y5_N9   ; 38      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|LogicalShiftRight:Lsr|Q~0    ; LABCELL_X83_Y5_N33   ; 35      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|LsrReplace                   ; LABCELL_X75_Y11_N42  ; 35      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; RiscV:CpuRiscV|Alu:AlgorithmicLogicUnit|Lsreplace                    ; MLABCELL_X87_Y6_N3   ; 38      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; RiscV:CpuRiscV|CSR:ControlStatusRegisters|Mstatus[15]~0              ; LABCELL_X85_Y10_N30  ; 33      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RiscV:CpuRiscV|CSR:ControlStatusRegisters|process_0~0                ; LABCELL_X85_Y10_N24  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RiscV:CpuRiscV|CSR:ControlStatusRegisters|process_0~1                ; LABCELL_X85_Y11_N54  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RiscV:CpuRiscV|CSR:ControlStatusRegisters|process_0~2                ; LABCELL_X85_Y10_N27  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RiscV:CpuRiscV|CSR:ControlStatusRegisters|process_0~3                ; LABCELL_X85_Y10_N33  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RiscV:CpuRiscV|CSR:ControlStatusRegisters|process_0~4                ; LABCELL_X85_Y10_N0   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RiscV:CpuRiscV|CSR:ControlStatusRegisters|process_0~5                ; LABCELL_X85_Y10_N54  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RiscV:CpuRiscV|CSR:ControlStatusRegisters|process_0~6                ; LABCELL_X85_Y10_N3   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RiscV:CpuRiscV|CSR:ControlStatusRegisters|process_0~7                ; LABCELL_X85_Y10_N39  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RiscV:CpuRiscV|CSR:ControlStatusRegisters|process_0~8                ; LABCELL_X85_Y10_N15  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RiscV:CpuRiscV|ControlUnit:Control|ControlMemoryRdWr[1]              ; LABCELL_X77_Y10_N27  ; 16      ; Write enable ; no     ; --                   ; --               ; --                        ;
; RiscV:CpuRiscV|ControlUnit:Control|Q[4]                              ; FF_X83_Y12_N56       ; 51      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RiscV:CpuRiscV|ControlUnit:Control|Q[5]                              ; FF_X78_Y10_N32       ; 19      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; RiscV:CpuRiscV|Mar:MemoryAddressRegister|Enable                      ; LABCELL_X79_Y8_N39   ; 13      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RiscV:CpuRiscV|Pc:ProgramCounter|Q[7]~0                              ; LABCELL_X79_Y9_N33   ; 35      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RiscV:CpuRiscV|Registers:Rpg|InputManager:IManager|Mux0~5            ; LABCELL_X66_Y14_N36  ; 36      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RiscV:CpuRiscV|Registers:Rpg|InputManager:IManager|Mux10~0           ; LABCELL_X66_Y14_N15  ; 38      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RiscV:CpuRiscV|Registers:Rpg|InputManager:IManager|Mux11~0           ; MLABCELL_X65_Y14_N27 ; 37      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RiscV:CpuRiscV|Registers:Rpg|InputManager:IManager|Mux12~0           ; LABCELL_X66_Y14_N42  ; 35      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RiscV:CpuRiscV|Registers:Rpg|InputManager:IManager|Mux13~0           ; MLABCELL_X65_Y14_N48 ; 38      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RiscV:CpuRiscV|Registers:Rpg|InputManager:IManager|Mux14~0           ; LABCELL_X66_Y14_N27  ; 35      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RiscV:CpuRiscV|Registers:Rpg|InputManager:IManager|Mux15~0           ; MLABCELL_X65_Y14_N18 ; 34      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RiscV:CpuRiscV|Registers:Rpg|InputManager:IManager|Mux16~0           ; LABCELL_X66_Y14_N0   ; 38      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RiscV:CpuRiscV|Registers:Rpg|InputManager:IManager|Mux17~0           ; MLABCELL_X65_Y14_N57 ; 37      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RiscV:CpuRiscV|Registers:Rpg|InputManager:IManager|Mux18~0           ; LABCELL_X66_Y14_N33  ; 38      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RiscV:CpuRiscV|Registers:Rpg|InputManager:IManager|Mux19~0           ; MLABCELL_X65_Y14_N30 ; 37      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RiscV:CpuRiscV|Registers:Rpg|InputManager:IManager|Mux1~0            ; MLABCELL_X65_Y14_N12 ; 40      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RiscV:CpuRiscV|Registers:Rpg|InputManager:IManager|Mux20~0           ; LABCELL_X66_Y14_N39  ; 35      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RiscV:CpuRiscV|Registers:Rpg|InputManager:IManager|Mux21~0           ; MLABCELL_X65_Y14_N51 ; 34      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RiscV:CpuRiscV|Registers:Rpg|InputManager:IManager|Mux22~0           ; LABCELL_X66_Y14_N57  ; 36      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RiscV:CpuRiscV|Registers:Rpg|InputManager:IManager|Mux23~0           ; MLABCELL_X65_Y14_N39 ; 34      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RiscV:CpuRiscV|Registers:Rpg|InputManager:IManager|Mux24~0           ; LABCELL_X66_Y14_N54  ; 40      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RiscV:CpuRiscV|Registers:Rpg|InputManager:IManager|Mux25~0           ; MLABCELL_X65_Y14_N33 ; 37      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RiscV:CpuRiscV|Registers:Rpg|InputManager:IManager|Mux26~0           ; LABCELL_X66_Y14_N51  ; 37      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RiscV:CpuRiscV|Registers:Rpg|InputManager:IManager|Mux27~0           ; MLABCELL_X65_Y14_N45 ; 38      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RiscV:CpuRiscV|Registers:Rpg|InputManager:IManager|Mux28~0           ; LABCELL_X66_Y14_N12  ; 39      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RiscV:CpuRiscV|Registers:Rpg|InputManager:IManager|Mux2~0            ; LABCELL_X66_Y14_N9   ; 44      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RiscV:CpuRiscV|Registers:Rpg|InputManager:IManager|Mux30~0           ; LABCELL_X66_Y14_N30  ; 38      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RiscV:CpuRiscV|Registers:Rpg|InputManager:IManager|Mux3~0            ; MLABCELL_X65_Y14_N6  ; 42      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RiscV:CpuRiscV|Registers:Rpg|InputManager:IManager|Mux4~0            ; LABCELL_X66_Y14_N3   ; 37      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RiscV:CpuRiscV|Registers:Rpg|InputManager:IManager|Mux5~0            ; MLABCELL_X65_Y14_N9  ; 38      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RiscV:CpuRiscV|Registers:Rpg|InputManager:IManager|Mux6~0            ; LABCELL_X66_Y14_N6   ; 39      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RiscV:CpuRiscV|Registers:Rpg|InputManager:IManager|Mux7~0            ; MLABCELL_X65_Y14_N0  ; 40      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RiscV:CpuRiscV|Registers:Rpg|InputManager:IManager|Mux8~0            ; LABCELL_X66_Y14_N18  ; 35      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RiscV:CpuRiscV|Registers:Rpg|InputManager:IManager|Mux9~0            ; MLABCELL_X65_Y14_N54 ; 35      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Sp:X2|Q[13]~0         ; LABCELL_X75_Y9_N9    ; 47      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Sp:X2|Q[13]~1         ; LABCELL_X74_Y13_N24  ; 47      ; Clock enable ; no     ; --                   ; --               ; --                        ;
+----------------------------------------------------------------------+----------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                      ;
+-------+----------+---------+----------------------+------------------+---------------------------+
; Name  ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------+----------+---------+----------------------+------------------+---------------------------+
; Clk   ; PIN_AB27 ; 1890    ; Global Clock         ; GCLK11           ; --                        ;
; Reset ; PIN_Y27  ; 1874    ; Global Clock         ; GCLK10           ; --                        ;
+-------+----------+---------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+-------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+-----------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+-----------------------+
; Name                                                                                            ; Type ; Mode        ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLAB cells ; MIF                   ; Location                                                                                                                                                                                                                                                       ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; Fits in MLABs         ;
+-------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+-----------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+-----------------------+
; MyMemory:SummonMemory|altsyncram:altsyncram_component|altsyncram_tk24:auto_generated|ALTSYNCRAM ; AUTO ; Single Port ; Single Clock ; 4096         ; 32           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 131072 ; 4096                        ; 32                          ; --                          ; --                          ; 131072              ; 16          ; 0          ; ./VHDL/MemoryData.hex ; M10K_X76_Y9_N0, M10K_X69_Y6_N0, M10K_X69_Y3_N0, M10K_X76_Y6_N0, M10K_X69_Y4_N0, M10K_X76_Y8_N0, M10K_X76_Y5_N0, M10K_X69_Y9_N0, M10K_X69_Y8_N0, M10K_X69_Y5_N0, M10K_X76_Y4_N0, M10K_X76_Y3_N0, M10K_X76_Y7_N0, M10K_X76_Y1_N0, M10K_X76_Y2_N0, M10K_X69_Y2_N0 ; Don't care           ; New data        ; New data        ; No - Address Too Wide ;
+-------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+-----------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+-----------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------+
; Routing Usage Summary                                                 ;
+---------------------------------------------+-------------------------+
; Routing Resource Type                       ; Usage                   ;
+---------------------------------------------+-------------------------+
; Block interconnects                         ; 9,350 / 289,320 ( 3 % ) ;
; C12 interconnects                           ; 150 / 13,420 ( 1 % )    ;
; C2 interconnects                            ; 3,300 / 119,108 ( 3 % ) ;
; C4 interconnects                            ; 1,606 / 56,300 ( 3 % )  ;
; DQS bus muxes                               ; 0 / 25 ( 0 % )          ;
; DQS-18 I/O buses                            ; 0 / 25 ( 0 % )          ;
; DQS-9 I/O buses                             ; 0 / 25 ( 0 % )          ;
; Direct links                                ; 658 / 289,320 ( < 1 % ) ;
; Global clocks                               ; 2 / 16 ( 13 % )         ;
; HPS SDRAM PLL inputs                        ; 0 / 1 ( 0 % )           ;
; HPS SDRAM PLL outputs                       ; 0 / 1 ( 0 % )           ;
; HPS_INTERFACE_BOOT_FROM_FPGA_INPUTs         ; 0 / 9 ( 0 % )           ;
; HPS_INTERFACE_CLOCKS_RESETS_INPUTs          ; 0 / 7 ( 0 % )           ;
; HPS_INTERFACE_CLOCKS_RESETS_OUTPUTs         ; 0 / 6 ( 0 % )           ;
; HPS_INTERFACE_CROSS_TRIGGER_INPUTs          ; 0 / 18 ( 0 % )          ;
; HPS_INTERFACE_CROSS_TRIGGER_OUTPUTs         ; 0 / 24 ( 0 % )          ;
; HPS_INTERFACE_DBG_APB_INPUTs                ; 0 / 37 ( 0 % )          ;
; HPS_INTERFACE_DBG_APB_OUTPUTs               ; 0 / 55 ( 0 % )          ;
; HPS_INTERFACE_DMA_INPUTs                    ; 0 / 16 ( 0 % )          ;
; HPS_INTERFACE_DMA_OUTPUTs                   ; 0 / 8 ( 0 % )           ;
; HPS_INTERFACE_FPGA2HPS_INPUTs               ; 0 / 287 ( 0 % )         ;
; HPS_INTERFACE_FPGA2HPS_OUTPUTs              ; 0 / 154 ( 0 % )         ;
; HPS_INTERFACE_FPGA2SDRAM_INPUTs             ; 0 / 852 ( 0 % )         ;
; HPS_INTERFACE_FPGA2SDRAM_OUTPUTs            ; 0 / 408 ( 0 % )         ;
; HPS_INTERFACE_HPS2FPGA_INPUTs               ; 0 / 165 ( 0 % )         ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_INPUTs  ; 0 / 67 ( 0 % )          ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_OUTPUTs ; 0 / 156 ( 0 % )         ;
; HPS_INTERFACE_HPS2FPGA_OUTPUTs              ; 0 / 282 ( 0 % )         ;
; HPS_INTERFACE_INTERRUPTS_INPUTs             ; 0 / 64 ( 0 % )          ;
; HPS_INTERFACE_INTERRUPTS_OUTPUTs            ; 0 / 42 ( 0 % )          ;
; HPS_INTERFACE_JTAG_OUTPUTs                  ; 0 / 5 ( 0 % )           ;
; HPS_INTERFACE_LOAN_IO_INPUTs                ; 0 / 142 ( 0 % )         ;
; HPS_INTERFACE_LOAN_IO_OUTPUTs               ; 0 / 85 ( 0 % )          ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_INPUTs      ; 0 / 1 ( 0 % )           ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_OUTPUTs     ; 0 / 5 ( 0 % )           ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_INPUTs    ; 0 / 32 ( 0 % )          ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_OUTPUTs   ; 0 / 32 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_CAN_INPUTs         ; 0 / 2 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_CAN_OUTPUTs        ; 0 / 2 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_EMAC_INPUTs        ; 0 / 32 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_EMAC_OUTPUTs       ; 0 / 34 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_I2C_INPUTs         ; 0 / 8 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_I2C_OUTPUTs        ; 0 / 8 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_NAND_INPUTs        ; 0 / 12 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_NAND_OUTPUTs       ; 0 / 18 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_QSPI_INPUTs        ; 0 / 4 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_QSPI_OUTPUTs       ; 0 / 13 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_INPUTs       ; 0 / 13 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_OUTPUTs      ; 0 / 22 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_INPUTs  ; 0 / 4 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_OUTPUTs ; 0 / 14 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_INPUTs   ; 0 / 6 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_OUTPUTs  ; 0 / 4 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_UART_INPUTs        ; 0 / 10 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_UART_OUTPUTs       ; 0 / 10 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_USB_INPUTs         ; 0 / 22 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_USB_OUTPUTs        ; 0 / 34 ( 0 % )          ;
; HPS_INTERFACE_STM_EVENT_INPUTs              ; 0 / 28 ( 0 % )          ;
; HPS_INTERFACE_TEST_INPUTs                   ; 0 / 610 ( 0 % )         ;
; HPS_INTERFACE_TEST_OUTPUTs                  ; 0 / 513 ( 0 % )         ;
; HPS_INTERFACE_TPIU_TRACE_INPUTs             ; 0 / 2 ( 0 % )           ;
; HPS_INTERFACE_TPIU_TRACE_OUTPUTs            ; 0 / 33 ( 0 % )          ;
; Horizontal periphery clocks                 ; 0 / 72 ( 0 % )          ;
; Local interconnects                         ; 1,942 / 84,580 ( 2 % )  ;
; Quadrant clocks                             ; 0 / 66 ( 0 % )          ;
; R14 interconnects                           ; 290 / 12,676 ( 2 % )    ;
; R14/C12 interconnect drivers                ; 403 / 20,720 ( 2 % )    ;
; R3 interconnects                            ; 3,897 / 130,992 ( 3 % ) ;
; R6 interconnects                            ; 5,864 / 266,960 ( 2 % ) ;
; Spine clocks                                ; 4 / 360 ( 1 % )         ;
; Wire stub REs                               ; 0 / 15,858 ( 0 % )      ;
+---------------------------------------------+-------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 6     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 22    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+-----------------------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules                         ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+-----------------------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass                        ; 0            ; 0            ; 0            ; 0            ; 0            ; 50        ; 0            ; 0            ; 50        ; 50        ; 0            ; 44           ; 0            ; 0            ; 0            ; 0            ; 44           ; 0            ; 0            ; 0            ; 0            ; 44           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked                   ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable                ; 50           ; 50           ; 50           ; 50           ; 50           ; 0         ; 50           ; 50           ; 0         ; 0         ; 50           ; 6            ; 50           ; 50           ; 50           ; 50           ; 6            ; 50           ; 50           ; 50           ; 50           ; 6            ; 50           ; 50           ; 50           ; 50           ; 50           ; 50           ;
; Total Fail                        ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; PeripheralStatus[0]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; PeripheralStatus[1]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; PeripheralStatus[2]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; PeripheralStatus[3]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SpySignal.CpuSpy.CounterCount[0]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SpySignal.CpuSpy.CounterCount[1]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SpySignal.CpuSpy.CounterCount[2]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SpySignal.CpuSpy.CounterCount[3]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SpySignal.CpuSpy.CounterCount[4]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SpySignal.CpuSpy.CounterCount[5]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SpySignal.CpuSpy.CounterCount[6]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SpySignal.CpuSpy.CounterCount[7]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SpySignal.CpuSpy.CounterCount[8]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SpySignal.CpuSpy.CounterCount[9]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SpySignal.CpuSpy.CounterCount[10] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SpySignal.CpuSpy.CounterCount[11] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SpySignal.CpuSpy.CounterCount[12] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SpySignal.CpuSpy.CounterCount[13] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SpySignal.CpuSpy.CounterCount[14] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SpySignal.CpuSpy.CounterCount[15] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SpySignal.CpuSpy.CounterCount[16] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SpySignal.CpuSpy.CounterCount[17] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SpySignal.CpuSpy.CounterCount[18] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SpySignal.CpuSpy.CounterCount[19] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SpySignal.CpuSpy.CounterCount[20] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SpySignal.CpuSpy.CounterCount[21] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SpySignal.CpuSpy.CounterCount[22] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SpySignal.CpuSpy.CounterCount[23] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SpySignal.CpuSpy.CounterCount[24] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SpySignal.CpuSpy.CounterCount[25] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SpySignal.CpuSpy.CounterCount[26] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SpySignal.CpuSpy.CounterCount[27] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SpySignal.CpuSpy.CounterCount[28] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SpySignal.CpuSpy.CounterCount[29] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SpySignal.CpuSpy.CounterCount[30] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SpySignal.CpuSpy.CounterCount[31] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SpySignal.Error                   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SpySignal.Qs[0]                   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SpySignal.Qs[1]                   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SpySignal.Qs[2]                   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SpySignal.Qs[3]                   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SpySignal.Qs[4]                   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SpySignal.Qs[5]                   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SpySignal.Qs[6]                   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; PeripheralPort[0]                 ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Clk                               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Reset                             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; PeripheralPort[1]                 ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; PeripheralPort[2]                 ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; PeripheralPort[3]                 ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+-----------------------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; Clk             ; Clk                  ; 28.5              ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                               ;
+------------------------------------------------------------------------------------+----------------------------------------------------+-------------------+
; Source Register                                                                    ; Destination Register                               ; Delay Added in ns ;
+------------------------------------------------------------------------------------+----------------------------------------------------+-------------------+
; RiscV:CpuRiscV|Ir:IntructionRegister|Q[1]                                          ; RiscV:CpuRiscV|ControlUnit:Control|Q[84]           ; 0.665             ;
; RiscV:CpuRiscV|ControlUnit:Control|Q[5]                                            ; RiscV:CpuRiscV|ControlUnit:Control|Q[84]           ; 0.655             ;
; RiscV:CpuRiscV|Counter:C|auxQ[0]                                                   ; RiscV:CpuRiscV|Counter:C|auxQ[10]                  ; 0.537             ;
; RiscV:CpuRiscV|Counter:C|auxQ[13]                                                  ; RiscV:CpuRiscV|Counter:C|auxQ[16]                  ; 0.467             ;
; RiscV:CpuRiscV|Counter:C|auxQ[21]                                                  ; RiscV:CpuRiscV|Counter:C|auxQ[24]                  ; 0.464             ;
; RiscV:CpuRiscV|Ir:IntructionRegister|Q[0]                                          ; RiscV:CpuRiscV|ControlUnit:Control|Q[84]           ; 0.457             ;
; RiscV:CpuRiscV|Counter:C|auxQ[23]                                                  ; RiscV:CpuRiscV|Counter:C|auxQ[24]                  ; 0.455             ;
; RiscV:CpuRiscV|Counter:C|auxQ[20]                                                  ; RiscV:CpuRiscV|Counter:C|auxQ[24]                  ; 0.451             ;
; RiscV:CpuRiscV|Ir:IntructionRegister|Q[3]                                          ; RiscV:CpuRiscV|ControlUnit:Control|Q[84]           ; 0.442             ;
; RiscV:CpuRiscV|Ir:IntructionRegister|Q[4]                                          ; RiscV:CpuRiscV|ControlUnit:Control|Q[84]           ; 0.442             ;
; RiscV:CpuRiscV|Ir:IntructionRegister|Q[6]                                          ; RiscV:CpuRiscV|ControlUnit:Control|Q[84]           ; 0.442             ;
; RiscV:CpuRiscV|Counter:C|auxQ[1]                                                   ; RiscV:CpuRiscV|Counter:C|auxQ[10]                  ; 0.421             ;
; RiscV:CpuRiscV|Counter:C|auxQ[3]                                                   ; RiscV:CpuRiscV|Counter:C|auxQ[10]                  ; 0.412             ;
; RiscV:CpuRiscV|Counter:C|auxQ[19]                                                  ; RiscV:CpuRiscV|Counter:C|auxQ[24]                  ; 0.380             ;
; RiscV:CpuRiscV|Counter:C|auxQ[2]                                                   ; RiscV:CpuRiscV|Counter:C|auxQ[10]                  ; 0.378             ;
; RiscV:CpuRiscV|Counter:C|auxQ[4]                                                   ; RiscV:CpuRiscV|Counter:C|auxQ[10]                  ; 0.366             ;
; RiscV:CpuRiscV|Counter:C|auxQ[11]                                                  ; RiscV:CpuRiscV|Counter:C|auxQ[16]                  ; 0.353             ;
; RiscV:CpuRiscV|Counter:C|auxQ[24]                                                  ; RiscV:CpuRiscV|Counter:C|auxQ[30]                  ; 0.350             ;
; RiscV:CpuRiscV|Pc:ProgramCounter|Q[5]                                              ; RiscV:CpuRiscV|Mar:MemoryAddressRegister|auxQ[5]   ; 0.342             ;
; RiscV:CpuRiscV|Counter:C|auxQ[18]                                                  ; RiscV:CpuRiscV|Counter:C|auxQ[24]                  ; 0.341             ;
; RiscV:CpuRiscV|Pc:ProgramCounter|Q[3]                                              ; RiscV:CpuRiscV|Mar:MemoryAddressRegister|auxQ[3]   ; 0.341             ;
; RiscV:CpuRiscV|Pc:ProgramCounter|Q[11]                                             ; RiscV:CpuRiscV|Mar:MemoryAddressRegister|auxQ[11]  ; 0.341             ;
; RiscV:CpuRiscV|Pc:ProgramCounter|Q[9]                                              ; RiscV:CpuRiscV|Mar:MemoryAddressRegister|auxQ[9]   ; 0.341             ;
; RiscV:CpuRiscV|Pc:ProgramCounter|Q[1]                                              ; RiscV:CpuRiscV|Mar:MemoryAddressRegister|auxQ[1]   ; 0.341             ;
; RiscV:CpuRiscV|Pc:ProgramCounter|Q[10]                                             ; RiscV:CpuRiscV|Mar:MemoryAddressRegister|auxQ[10]  ; 0.338             ;
; RiscV:CpuRiscV|Pc:ProgramCounter|Q[8]                                              ; RiscV:CpuRiscV|Mar:MemoryAddressRegister|auxQ[8]   ; 0.338             ;
; RiscV:CpuRiscV|Pc:ProgramCounter|Q[6]                                              ; RiscV:CpuRiscV|Mar:MemoryAddressRegister|auxQ[6]   ; 0.338             ;
; RiscV:CpuRiscV|Counter:C|auxQ[30]                                                  ; RiscV:CpuRiscV|Counter:C|auxQ[31]                  ; 0.335             ;
; RiscV:CpuRiscV|Pc:ProgramCounter|Q[4]                                              ; RiscV:CpuRiscV|Mar:MemoryAddressRegister|auxQ[4]   ; 0.334             ;
; RiscV:CpuRiscV|Pc:ProgramCounter|Q[7]                                              ; RiscV:CpuRiscV|Mar:MemoryAddressRegister|auxQ[7]   ; 0.334             ;
; RiscV:CpuRiscV|Pc:ProgramCounter|Q[2]                                              ; RiscV:CpuRiscV|Mar:MemoryAddressRegister|auxQ[2]   ; 0.334             ;
; RiscV:CpuRiscV|Counter:C|auxQ[5]                                                   ; RiscV:CpuRiscV|Counter:C|auxQ[6]                   ; 0.318             ;
; RiscV:CpuRiscV|Counter:C|auxQ[26]                                                  ; RiscV:CpuRiscV|Counter:C|auxQ[27]                  ; 0.317             ;
; RiscV:CpuRiscV|Counter:C|auxQ[25]                                                  ; RiscV:CpuRiscV|Counter:C|auxQ[30]                  ; 0.315             ;
; RiscV:CpuRiscV|CSR:ControlStatusRegisters|MIP[4]                                   ; RiscV:CpuRiscV|CSR:ControlStatusRegisters|MEPC[4]  ; 0.305             ;
; RiscV:CpuRiscV|CSR:ControlStatusRegisters|MIP[25]                                  ; RiscV:CpuRiscV|CSR:ControlStatusRegisters|Misa[25] ; 0.303             ;
; RiscV:CpuRiscV|Counter:C|auxQ[10]                                                  ; RiscV:CpuRiscV|Counter:C|auxQ[16]                  ; 0.299             ;
; RiscV:CpuRiscV|Counter:C|auxQ[8]                                                   ; RiscV:CpuRiscV|Counter:C|auxQ[9]                   ; 0.299             ;
; RiscV:CpuRiscV|CSR:ControlStatusRegisters|MIP[7]                                   ; RiscV:CpuRiscV|CSR:ControlStatusRegisters|Misa[7]  ; 0.296             ;
; RiscV:CpuRiscV|CSR:ControlStatusRegisters|MIP[15]                                  ; RiscV:CpuRiscV|CSR:ControlStatusRegisters|Misa[15] ; 0.296             ;
; RiscV:CpuRiscV|CSR:ControlStatusRegisters|MIP[22]                                  ; RiscV:CpuRiscV|CSR:ControlStatusRegisters|MEPC[22] ; 0.296             ;
; RiscV:CpuRiscV|CSR:ControlStatusRegisters|MIP[12]                                  ; RiscV:CpuRiscV|CSR:ControlStatusRegisters|Misa[12] ; 0.296             ;
; RiscV:CpuRiscV|CSR:ControlStatusRegisters|MIP[8]                                   ; RiscV:CpuRiscV|CSR:ControlStatusRegisters|Misa[8]  ; 0.296             ;
; RiscV:CpuRiscV|CSR:ControlStatusRegisters|MIP[13]                                  ; RiscV:CpuRiscV|CSR:ControlStatusRegisters|Misa[13] ; 0.295             ;
; RiscV:CpuRiscV|CSR:ControlStatusRegisters|MIP[6]                                   ; RiscV:CpuRiscV|CSR:ControlStatusRegisters|Misa[6]  ; 0.291             ;
; RiscV:CpuRiscV|CSR:ControlStatusRegisters|MIP[20]                                  ; RiscV:CpuRiscV|CSR:ControlStatusRegisters|MEPC[20] ; 0.291             ;
; RiscV:CpuRiscV|CSR:ControlStatusRegisters|MIP[21]                                  ; RiscV:CpuRiscV|CSR:ControlStatusRegisters|Misa[21] ; 0.291             ;
; RiscV:CpuRiscV|CSR:ControlStatusRegisters|MIP[24]                                  ; RiscV:CpuRiscV|CSR:ControlStatusRegisters|Misa[24] ; 0.291             ;
; RiscV:CpuRiscV|Counter:C|auxQ[7]                                                   ; RiscV:CpuRiscV|Counter:C|auxQ[10]                  ; 0.282             ;
; RiscV:CpuRiscV|CSR:ControlStatusRegisters|MIP[9]                                   ; RiscV:CpuRiscV|CSR:ControlStatusRegisters|MEPC[9]  ; 0.281             ;
; RiscV:CpuRiscV|CSR:ControlStatusRegisters|MIP[16]                                  ; RiscV:CpuRiscV|CSR:ControlStatusRegisters|MEPC[16] ; 0.281             ;
; RiscV:CpuRiscV|CSR:ControlStatusRegisters|MIP[14]                                  ; RiscV:CpuRiscV|CSR:ControlStatusRegisters|MEPC[14] ; 0.281             ;
; RiscV:CpuRiscV|CSR:ControlStatusRegisters|MIP[5]                                   ; RiscV:CpuRiscV|CSR:ControlStatusRegisters|MEPC[5]  ; 0.281             ;
; RiscV:CpuRiscV|CSR:ControlStatusRegisters|MIP[17]                                  ; RiscV:CpuRiscV|CSR:ControlStatusRegisters|Misa[17] ; 0.280             ;
; RiscV:CpuRiscV|CSR:ControlStatusRegisters|MIP[10]                                  ; RiscV:CpuRiscV|CSR:ControlStatusRegisters|Misa[10] ; 0.280             ;
; RiscV:CpuRiscV|CSR:ControlStatusRegisters|MIP[18]                                  ; RiscV:CpuRiscV|CSR:ControlStatusRegisters|MEPC[18] ; 0.278             ;
; RiscV:CpuRiscV|CSR:ControlStatusRegisters|MIP[23]                                  ; RiscV:CpuRiscV|CSR:ControlStatusRegisters|Misa[23] ; 0.278             ;
; RiscV:CpuRiscV|CSR:ControlStatusRegisters|MIP[19]                                  ; RiscV:CpuRiscV|CSR:ControlStatusRegisters|Misa[19] ; 0.278             ;
; RiscV:CpuRiscV|Counter:C|auxQ[17]                                                  ; RiscV:CpuRiscV|Counter:C|auxQ[24]                  ; 0.276             ;
; RiscV:CpuRiscV|Pc:ProgramCounter|Q[0]                                              ; RiscV:CpuRiscV|Mar:MemoryAddressRegister|auxQ[0]   ; 0.271             ;
; RiscV:CpuRiscV|CSR:ControlStatusRegisters|MIE[28]                                  ; RiscV:CpuRiscV|ControlUnit:Control|Q[98]           ; 0.271             ;
; RiscV:CpuRiscV|Counter:C|auxQ[12]                                                  ; RiscV:CpuRiscV|Counter:C|auxQ[16]                  ; 0.263             ;
; RiscV:CpuRiscV|CSR:ControlStatusRegisters|MIE[30]                                  ; RiscV:CpuRiscV|ControlUnit:Control|Q[92]           ; 0.257             ;
; RiscV:CpuRiscV|ControlUnit:Control|Q[49]                                           ; RiscV:CpuRiscV|ControlUnit:Control|Q[52]           ; 0.255             ;
; RiscV:CpuRiscV|CSR:ControlStatusRegisters|MIE[31]                                  ; RiscV:CpuRiscV|ControlUnit:Control|Q[93]           ; 0.254             ;
; RiscV:CpuRiscV|CSR:ControlStatusRegisters|MIE[29]                                  ; RiscV:CpuRiscV|ControlUnit:Control|Q[91]           ; 0.253             ;
; RiscV:CpuRiscV|ControlUnit:Control|Q[91]                                           ; RiscV:CpuRiscV|CSR:ControlStatusRegisters|Misa[27] ; 0.235             ;
; RiscV:CpuRiscV|CSR:ControlStatusRegisters|MIP[27]                                  ; RiscV:CpuRiscV|CSR:ControlStatusRegisters|Misa[27] ; 0.235             ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:16:X|Q[27] ; RiscV:CpuRiscV|CSR:ControlStatusRegisters|Misa[27] ; 0.235             ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:24:X|Q[27] ; RiscV:CpuRiscV|CSR:ControlStatusRegisters|Misa[27] ; 0.235             ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:20:X|Q[27] ; RiscV:CpuRiscV|CSR:ControlStatusRegisters|Misa[27] ; 0.235             ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:28:X|Q[27] ; RiscV:CpuRiscV|CSR:ControlStatusRegisters|Misa[27] ; 0.235             ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:17:X|Q[27] ; RiscV:CpuRiscV|CSR:ControlStatusRegisters|Misa[27] ; 0.235             ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:25:X|Q[27] ; RiscV:CpuRiscV|CSR:ControlStatusRegisters|Misa[27] ; 0.235             ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:21:X|Q[27] ; RiscV:CpuRiscV|CSR:ControlStatusRegisters|Misa[27] ; 0.235             ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:29:X|Q[27] ; RiscV:CpuRiscV|CSR:ControlStatusRegisters|Misa[27] ; 0.235             ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:18:X|Q[27] ; RiscV:CpuRiscV|CSR:ControlStatusRegisters|Misa[27] ; 0.235             ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:26:X|Q[27] ; RiscV:CpuRiscV|CSR:ControlStatusRegisters|Misa[27] ; 0.235             ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:22:X|Q[27] ; RiscV:CpuRiscV|CSR:ControlStatusRegisters|Misa[27] ; 0.235             ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:30:X|Q[27] ; RiscV:CpuRiscV|CSR:ControlStatusRegisters|Misa[27] ; 0.235             ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:19:X|Q[27] ; RiscV:CpuRiscV|CSR:ControlStatusRegisters|Misa[27] ; 0.235             ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:27:X|Q[27] ; RiscV:CpuRiscV|CSR:ControlStatusRegisters|Misa[27] ; 0.235             ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:23:X|Q[27] ; RiscV:CpuRiscV|CSR:ControlStatusRegisters|Misa[27] ; 0.235             ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:31:X|Q[27] ; RiscV:CpuRiscV|CSR:ControlStatusRegisters|Misa[27] ; 0.235             ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:8:X|Q[27]  ; RiscV:CpuRiscV|CSR:ControlStatusRegisters|Misa[27] ; 0.235             ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:9:X|Q[27]  ; RiscV:CpuRiscV|CSR:ControlStatusRegisters|Misa[27] ; 0.235             ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:10:X|Q[27] ; RiscV:CpuRiscV|CSR:ControlStatusRegisters|Misa[27] ; 0.235             ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:12:X|Q[27] ; RiscV:CpuRiscV|CSR:ControlStatusRegisters|Misa[27] ; 0.235             ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:13:X|Q[27] ; RiscV:CpuRiscV|CSR:ControlStatusRegisters|Misa[27] ; 0.235             ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:14:X|Q[27] ; RiscV:CpuRiscV|CSR:ControlStatusRegisters|Misa[27] ; 0.235             ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:15:X|Q[27] ; RiscV:CpuRiscV|CSR:ControlStatusRegisters|Misa[27] ; 0.235             ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:4:X|Q[27]  ; RiscV:CpuRiscV|CSR:ControlStatusRegisters|Misa[27] ; 0.235             ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:5:X|Q[27]  ; RiscV:CpuRiscV|CSR:ControlStatusRegisters|Misa[27] ; 0.235             ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:6:X|Q[27]  ; RiscV:CpuRiscV|CSR:ControlStatusRegisters|Misa[27] ; 0.235             ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:7:X|Q[27]  ; RiscV:CpuRiscV|CSR:ControlStatusRegisters|Misa[27] ; 0.235             ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:\RegistersGenerator:3:X|Q[27]  ; RiscV:CpuRiscV|CSR:ControlStatusRegisters|Misa[27] ; 0.235             ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Word:X1|Q[27]                       ; RiscV:CpuRiscV|CSR:ControlStatusRegisters|Misa[27] ; 0.235             ;
; RiscV:CpuRiscV|ControlUnit:Control|Q[92]                                           ; RiscV:CpuRiscV|CSR:ControlStatusRegisters|Misa[27] ; 0.235             ;
; RiscV:CpuRiscV|Registers:Rpg|RegistersBlock:Xn|Sp:X2|Q[27]                         ; RiscV:CpuRiscV|CSR:ControlStatusRegisters|Misa[27] ; 0.235             ;
; RiscV:CpuRiscV|Ir:IntructionRegister|Q[22]                                         ; RiscV:CpuRiscV|CSR:ControlStatusRegisters|Misa[27] ; 0.235             ;
+------------------------------------------------------------------------------------+----------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device 5CSEMA5F31C6 for design "SoC"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 50 pins of 50 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Info (184020): Starting Fitter periphery placement operations
Info (11191): Automatically promoted 2 clocks (2 global)
    Info (11162): Clk~inputCLKENA0 with 1654 fanout uses global clock CLKCTRL_G11
    Info (11162): Reset~inputCLKENA0 with 1622 fanout uses global clock CLKCTRL_G10
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Info (176233): Starting register packing
Critical Warning (332012): Synopsys Design Constraints File file not found: 'SoC.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:16
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:40
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:44
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 2% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 37% of the available device resources in the region that extends from location X67_Y0 to location X77_Y10
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:46
Info (11888): Total time spent on timing analysis during the Fitter is 8.47 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:26
Info (144001): Generated suppressed messages file C:/Users/usuario/Documents/GitHub/RISC-V-Processor-AHPL/SoC/output_files/SoC.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 6251 megabytes
    Info: Processing ended: Mon Jul 06 21:44:13 2020
    Info: Elapsed time: 00:03:29
    Info: Total CPU time (on all processors): 00:05:20


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/usuario/Documents/GitHub/RISC-V-Processor-AHPL/SoC/output_files/SoC.fit.smsg.


