---
layout: default
---

# RISC-V 雙周簡報 (2017-12-07)

要點新聞：

- 第七屆RISC-V Workshop在加州成功舉辦
- WD在RISC-V Workshop上發表其宏大的構想
- 下屆Workshop將在明年5月在Barcelona舉辦

## 第七屆RISC-V Workshop專欄
### 第七屆RISC-V Workshop在加州成功舉辦

![7th Workshop at WD](/assets/images/bi-weekly-rpts/2017-12-07/wd-7th-rv-workshop.jpg)

上周在加州WD總部舉辦的第七屆RISC-V Workshop非常成功，為期兩天的研討會包含了47個session，以及26個poster/demo session。總共有近500人參加，因為安排緊湊，這次甚至取消了提問環節。

下一屆Workshop將於明年5月在Barcelona的BSC-CNS(Barcelona Supercomputing Center舉行，有機會前往的千萬不要錯過。

目前基金會有100個左右會員，其中個人會員在過去半年增長了一倍左右。

更多Workshop的詳細信息在正式的Video在Youtube上公布之前，可以參看lowRISC的Alex寫的Blog文章，接下來的簡報也會有更多信息。

Link:

1. [http://www.lowrisc.org/blog/2017/11/seventh-risc-v-workshop-day-one/](http://www.lowrisc.org/blog/2017/11/seventh-risc-v-workshop-day-one/)
2. [http://www.lowrisc.org/blog/2017/11/seventh-risc-v-workshop-day-two/](http://www.lowrisc.org/blog/2017/11/seventh-risc-v-workshop-day-two/)

### WD在RISC-V Workshop上發表其宏大的構想

WD，一家老牌的資料存儲公司，正在努力的將自身轉變為一家以資料為中心並且提供開放計算平台和環境的公司。

在Workshop上西數的CTO Martin Fink發表了令人激動的演講，他首先闡明了公司的願景，同時表明在其每年出貨的產品中包含了10億個處理器核心。WD希望在未來將這
些處理器都替換為RISC-V架構的CPU。編者表示這絕對能讓WD省下一大筆授權費和版稅。為了實現這個目標，WD將全力支持RISC-V標準的發展，且積極的採用相關的技術和產品或者投資相關領域的公司。Esperanto這家做高端RISC-V處理器的公司就是WD投資的對象之一。

編者認為這個新聞所帶來的傳播價值遠大於其本身，這向所有對RISC-V持懷疑態度的人們傳達了一個更加積極的信息，相信能夠讓更多的夥伴加入到RISC-V的這場革命中來。

相關報道見WD官方新聞以及Forbes的報道。

Link:

1. [WESTERN DIGITAL TO ACCELERATE THE FUTURE OF NEXT-GENERATION COMPUTING ARCHITECTURES FOR BIG DATA AND FAST DATA ENVIRONMENTS](https://www.wdc.com/about-wd/newsroom/press-room/2017-11-28-western-digital-to-accelerate-the-future-of-next-generation-computing-architectures-for-big-data-and-fast-data-environments.html)
2. [Western Digital Gives A Billion Unit Boost To Open Source RISC-V CPU](https://www.forbes.com/sites/tiriasresearch/2017/12/06/western-digital-gives-a-billion-unit-boost-to-open-source-risc-v-cpu/#229d7cf32266)

### 人人都關心的RISC-V Vector-Extension

這次研討會上，向量extension指令級是大家所非常期待和關心的。

Roger Espasa代表基金會的V-extworkgroup匯報了當前最新的進展。

他首先談到了V-ext的目標是為了達到更好的能效並且減少指令和memory access的bandwidth，也希望能夠有很強的extension性以支持各類規模的實現，當然深度學習和人工智能也和這有一定的關係。

workgroup希望充分吸取過去的教訓，來定義一種史上最好的向量指令集。這包括充分的可extension性和靈活性，不僅支持標量和向量運算也希望可選的支持矩陣(2D)運算。

當前的草案中包含（最多）32個向量寄存器，數量是可動態變化的。同時每個寄存器的大小也是可變的，甚至可以是一個Matrix，而且有自己的類型定義。

而向量指令則包含一系列的向量運算和內存相關操作，很多操作都支持Mask，來使得部分計算變得可能。

workgroup希望在下次Workshop前ratified這個extension，同時更加重要的是，他們期待能有志願者來幫助完成LLVM和GCC auto-vectorizer的支持，這裏目前可能還是個空白，並且極具挑戰性。如果你有興趣，可以加入基金會和workgroup貢獻你的力量。

### 關於RISC-V Securityextension

研討會上緊隨著V-ext，Securityextensionworkgroup也報告了其進展，Security這個議題主要包含隔離和加密兩部分，這次的報告更多的是闡述其加密extension。

值得一提的是，Securityextension嚴重依賴正在定制中的V-ext來實現高效的crypto加速，Securityextension額外增加了一些如GF操作的指令，配合v-ext來高效的實現加密功能。

### 再說BOOMv2

BOOM的作者Chris Celio臨近博士畢業，這一次他在另一個來自台灣的同事的幫助下，共同完成了BOOM的改進工作。

BOOM已經tape-out，整個tapeout的工作僅用了兩個人4個月的時間。這也一定程度上體現了chisel的優勢，當需要對一個覆雜的CPU體系架構做優化時，更高級的抽象和優化有效的減少了開發的時間，而且chisel這種開放的平台可以允許開發者生成各種不同的實現組合，然後通過後期的Simulation和評估結果選擇最好的那個。

Chris表示這四個月中大部分的時間都花在physical design相關的工作上，真正重寫chisel並沒太花時間。

另外Chris Celio已經被Esperanto收入麾下。

### Esperanto決心開發高性能的RISC-V處理器

Esperanto這家公司似乎已經低調了數年，在這次Workshop上其決定要更多的出現在公眾視野中。

這家公司希望能夠補足RISC-V目前沒有高性能處理器的這個缺口，並且表示SiFive並不是他們的競爭對手而更多的是夥伴。

Esperanto發布了數個處理器開發計劃，並且很多應用涉及了人工智能等熱門的領域。

ET-Maxion是基於BOOMv2的，並且會為7nm CMOS工藝做優化。

編者評：理想很美麗，現實很骨感，活下去或許最重要！我看好你們！



## RV新聞

### RISC-V 的 J extension group

David Chisnall 在isa-dev上公開了J Extension Group的計劃，並征求夥伴加入。這個 workgroup 將針對 managed, interpreted 和 JITed 的語言，像是 C#, Go, Haskell, Java, JavaScript, OCaml, PHP, Python, R, Ruby, Scala or WebAssembly等，提出extension。

可能的方式包括針對GC(垃圾收集器)和 dynamic memory allocation的hw support，以及對數學運算的overflow處理等。

詳情請參考：[連結](https://groups.google.com/a/groups.riscv.org/d/msgid/sw-dev/A01AD003-EC8D-4769-B477-063B6B2AA483%40cl.cam.ac.uk)

### Andes 提出 P extension 的 proposal

Pextension (Packed SIMD) 一直是大家關注的焦點，可惜一直沒有一個 workgroup 專門的推動它。最近，Andes在isa-dev上提出了他們的proposal，計劃用他們在AndesStar V3 ISA中針對 DSP和 SIMD 所開發的指令當基礎，來推動P extension。Andes所提出的指令，包括SIMD add,shift, compare等，以及非SIMD的部份，像是packing instruction及HW loop。

更多細節可參考mailing list及Andes提出的proposal：[連結](https://groups.google.com/a/groups.riscv.org/d/msgid/isa-dev/07af1851-92fc-4a46-ad1e-9c51442c11df%40groups.riscv.org?utm_medium=email&utm_source=footer)

## 技術討論

### RISC-V memory model草案

nvidia的Daniel Lustig在月初公布了RISC-Vmemory model的最新版草案並征求意見。
計劃在意見反饋之後，將memory model草案提交RISC-V基金會討論，並融入正式標準。
關心memory model的同學請閱讀草案（見下面鏈接郵件的附件）並在isa-dev郵件列表上提出意見。

這次的草案進一步細化了RISC-Vmemory model的定義，包括支持的種類，各種memory model中具體內存操作的順序（即硬體必須遵守而不能調整的memory access順序）。
RISC-Vmemory model支持兩種模式：類似ARM和PowerPC的弱memory modelRVWMO和類似Intel x86的強memory modelRVTSO。
一個架構支持兩種memory model是比較奇怪的，大多數的架構只支持一種memory model。
RISC-V的部分使用者（包括nvidia，SiFive和部分ARM處理器的使用者）其實更支持使用類似ARM的弱memory modelRVWMO，即使用fence來顯式地強制需要按序執行的內存操作，而讓處理器和微架構確定其他的memory access順序以提高性能和降低功耗。
然而，有一部分地x86使用者希望能通過簡單重編譯地方式將原有跑在x86處理器地程序移植到RISC-V處理器。
軟體上修改memory model需要手動修改代碼，現在還不能由編譯器自動完成。
這就導致了重編譯地程序默認硬體使用TSO地memory model。
作為折衷，RISC-Vmemory model草案規定：
- 處理器硬體實現的memory model不能比RVWMO更弱，但是可以選擇性的變強，可以選擇實現RVTSO。
- 軟體設計應當盡可能使用RVWMO模型。所有RISC-V的庫、編譯器都將使用RVWMO模型。
- 軟體可以使用RVTSO模型編譯，但是必須在ELF標註TSO模型。以這種方式編譯的程序只能運行在實現RVTSO的處理器上。
- 使用RVTSO模型編譯的程序可以鏈接RVWMO模型的庫。RVWMO模型的fence指令在RVTSO模型的處理器上當作NOP執行。

具體軟體硬體可組合的方式：

|             | RVWMO的處理器 | RVTSO的處理器  |
| ---------:  |  :----:       | :---:         |
| **RVWMO的程序**  | 正常高效執行  | 正常低效執行    |
| **RVTSO的程序**  | 執行出錯      | 正常執行       |

討論還在繼續中：RISC-V isa-dev 郵件列表 [https://goo.gl/5o8rpk](https://groups.google.com/a/groups.riscv.org/d/msg/isa-dev/hKywNHBkAXM/wLwNIEpDAwAJ)



### 由硬體控制的page table A/Dflag引發的思考

（小編：這個討論有點發散，不得不驚嘆於Architecture還是有那麽多令人糾結的驚人的細節）
RISC-V priv spec在page table 的leaf node （也就是具體內存頁的page table entry）上有A(已訪問)和D(已修改)兩個flag。
RISC-V可以支持硬體或者軟體管理的A/D控制。
現在大部分的處理器和操作系統都使用軟體方式，即：出現訪問一個頁而A==0的時候或修改一個頁而D==0的時候，TLB引發頁錯誤要求軟體修改flag。
鑒於該操作可能會很頻繁並影響性能，處理器可以選擇使用硬體處理，即TLB直接修改page table 。這裏就引出了好幾個問題：

- 如果操作系統不知道怎麽辦？操作系統原本可能會software cache 住 page table 的 flag，完全硬體處理則會導致軟體硬體不一致。這個問題還算好解決，硬體處理A/Dflag的處理器需要在device tree中說明。

- 為什麽只有leaf node 才有A/Dflag？中間page table entry也可以設置A/Dflag。這樣很可能可以在page table 的第二級就發現缺頁。但是維護非leaf node 的A/Dflag很複雜！

- 如果硬體修改flag，TLB會不會誤改？比如說ITLB的預取指和深流水線。如果解決該問題，那麽所有TLB修改就是個fence了。如果是fence，hypervisor（虛擬層）的行為就不確定了，就不能嚴格重跑了（hypervisor的一個重要功能）。（小編：這些問題，現在看起來，還是很無解）

isa-dev上的討論：[https://goo.gl/TywzWt](https://groups.google.com/a/groups.riscv.org/d/msg/isa-dev/0aIYw-W0tl4/eAXB_tXRBwAJ)

### 有副作用的NOP要不要被定義成非法指令？

這是一個有趣的問題。
舉個例子，`SC rd, rs1, rs2`，該指令會檢查之前`LR`指令加上的鎖是否完好，如果完好，則將`rs2`的值寫入`rs1`所指向的內存，用`rd`返回1，
否則返回0並不執行寫操作。
可是，如果`rd`是常置0的寄存器`x0`呢？按標準定義，如果鎖完好，那麽寫操作將會執行，但是`x0`不能被賦值，所以返回值仍然是0，軟體看見的原子操作失敗。
顯然，一個正常的編譯器不會生成這樣的代碼。

於是，有人提問:

> 應該把這條指令定義為非法指令嗎？這樣該指令就可以以後被extension為其他指令了啊。

的確啊，該指令沒有什麽合法用途，完全浪費指令空間啊。
可是，RISC-V的產生就是為了設計一個對硬體高效同時軟體也高性能的指令集。
指令集的一個基本設計思路就是避免將RISC逐步變成一個CISC。
這也是為什麽條件執行、多寄存器壓棧等等指令都沒有被標準指令級採納的原因。
如果定義該指令為非法指令，硬體上就必須把它當作一個特殊情況處理。
這樣的特殊情況多了，RISC-V就變成"CISC-V"了。

- 郵件列表上的討論：[https://goo.gl/yhpu5V](https://groups.google.com/a/groups.riscv.org/d/msg/isa-dev/eaNx93Dm9WI/7zE7e1YUAwAJ)

### AXI4Deinterleaver的用途

Rocket-Chip提供了一個叫做AXI4Deinterleavermodule 。該module 用於重排從AXI總線到TileLink總線的突發報文。
AXI總線允許兩個多傳輸周期的突發報文互相交疊子周期的傳輸（利用報文的id區分），但是TileLink則不允許一個突發報文被其他報文打斷。
為了解決該協議沖突，AXI4Deinterleaver則對多個並發的突發報文經行緩沖再串行傳輸。

- Rocket-Chip的issue \#1141: [https://git.io/vbGn7](https://github.com/freechipsproject/rocket-chip/issues/1141)


## 代碼更新

### Chisel3 v3.0.0 正式發布

Chisel3終於正式發布了。

相比之前的預發布版本，正式版有一些較明顯的語法變動：

- 顯式設定信號的位寬

```scala
value.U(width), value.asUInt(width) /* explicit width */
```

- 寄存器初始化使用`RegInit()`和`RegNext()`方法

```scala
Reg(init=...) -> RegInit(...)
Reg(next=...) -> RegNext(...)
```

- 引入`DontCare`對象來代表可以不連接的信號

```scala
io.out.debug := true.B
io.out.debugOption := DontCare   // explicit undriven input

{  
  ...
  val nElements = 5
  val io = IO(new Bundle {
    val outs = Output(Vec(nElements, Bool()))
  })
  io.outs <> DontCare  // unload output
  ...
}
```

- 支持參數化黑盒子定義。但是黑盒子內部不再支持有任何Chisel硬體邏輯（就是說Chisel3的黑盒子必須是純的框架定義）。
- 默認時鐘信號從`clk`更名為`clock`。
- 內存module 實例化方法參數調整。
- 增加`IrrevocableIO`類型。該類型類似於`ReadyValidIO`，但是`valid`信號一旦被置高，在`ready`為高之前，不能撤回。
- 重構Chisel3的測試支持。
- 新添很多實驗特性。
- 新添多種`Module`類型，比如支持用戶自定義時鐘覆位端口的`RawModule`類型。

更詳細的說明，請參看Chisel3的[發布聲明](https://github.com/freechipsproject/chisel3/releases/tag/v3.0.0)

### QEMU 的risc-v port 加入了針對priv 1.10的支持及針對SMP的支持
Michael Clark 最近幫 QEMU 的risc-v port 加上了不少功能，包括針對 priv 1.10 丶SMP丶及PLIC的支援。為了支援還未升級的軟體，舊有針對 priv 1.9.1 的部份仍被保存。

更多細節可參考 pull request [71](https://github.com/riscv/riscv-qemu/pull/71)

## 暴走事件

### 十二月

+ [RISC-V Day 2017 Tokyo](https://riscv.tokyo/2017/10/07/%E6%9C%80%E5%88%9D%E3%81%AE%E3%83%96%E3%83%AD%E3%82%B0%E6%8A%95%E7%A8%BF/)  2017年12月18日，在東京會有一場跟 RISC-V有關的活動，由日本SHC公司主辦。SHC公司也是基金會的其中一個成員。Esperanto, SiFive, Andes, RedHat等公司的人員都會參加並給演講。

### 二月

+ [FOSDEM'18](https://fosdem.org/2018/) 2018年2月3-4日，FOSDEM (Free and Open Source Developers’ European Meeting)將在比利時的布魯塞爾舉行。

+ [PULP WORKSHOP AT HPCA2018](http://pulp-platform.org/hpca2018) 2018年2月25日，在維也納的HPCA中，會有一場跟Pulp 有關的workshop。PULP小組會介紹PULP最新的發展，和他們未來的走向，包括  PULP-CAPI (Coherent Accelerator Processor Interface) 和 Ariane （Next generation of 64-bit RISC-V implementations）等。詳情可參考 pulpino mailing list 中的 < PULP newsletter - 4Q2017 >。


## 招聘簡訊

_CNRV提供為行業公司提供公益性質的一句話的招聘信息發布，若有任何Architecture、IC設計、軟體開發的招聘信息，歡迎聯系我們！_

----

整理編集: 宋威、黃柏瑋、郭雄飛


----

**歡迎關註微信公眾號CNRV，接收最新最時尚的RISC-V訊息！**

![CNRV微信公眾號](/assets/images/cnrv_qr.png)

----

<a rel="license" href="http://creativecommons.org/licenses/by-nc-sa/3.0/tw/"><img alt="創用 CC 授權條款" style="border-width:0" src="https://i.creativecommons.org/l/by-nc-sa/3.0/tw/88x31.png" /></a><br />本著作係採用<a rel="license" href="http://creativecommons.org/licenses/by-nc-sa/3.0/tw/">創用 CC 姓名標示-非商業性-相同方式分享 3.0 台灣 授權條款</a>授權.
