# 实验7文件说明

## 实验要求

译码器的Verilog代码与ModelSim仿真

ALU的Verilog代码与TestBench仿真

编写TestBench模拟测试使用上述ALU实现无符号乘法操作（32位，移位相加）

这分别对应三个文件夹


## 3_ALUmulmodelism说明**

前两个较为简单，就是普通的激励设计进行仿真，但是第三个是灵活运用ALU及TB文件的实例化，相对复杂，报了很多错才调通

要点：ALU仅实例化一次，新手(我)会有误区，就是ALU运算有三次(条件相加、被乘数左移一位、被乘数右移一位)，看上去要实例化三次

多次实例化实际行不通，因为我们的运算数一定有reg型(reg [31:0] result )但是**输出规定为wire型(modelism规定)**

所以要用赋值给wire型的A,B来搞定，像这样：

            // 被乘数左移一位
			
            A = multiplicand;
			
            B = 16'd1;
			
            ALUOP = 3'b110;             // 左移操作
			
            #10;
			
            multiplicand = S;
			
			
如上，将被乘数赋值给A,移位数为1，指令为逻辑左移，10单位时间后，再将运算结果赋值给被乘数

利用三个wire变量，就实现了ALU功能隔离，感觉ChatGPT就是🐂，哥们还要多学