TimeQuest Timing Analyzer report for Project2
Wed Dec 03 01:26:33 2014
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow Model Fmax Summary
  7. Slow Model Setup Summary
  8. Slow Model Hold Summary
  9. Slow Model Recovery Summary
 10. Slow Model Removal Summary
 11. Slow Model Minimum Pulse Width Summary
 12. Slow Model Setup: 'Clock10'
 13. Slow Model Hold: 'Clock10'
 14. Slow Model Minimum Pulse Width: 'Clock10'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Fast Model Setup Summary
 20. Fast Model Hold Summary
 21. Fast Model Recovery Summary
 22. Fast Model Removal Summary
 23. Fast Model Minimum Pulse Width Summary
 24. Fast Model Setup: 'Clock10'
 25. Fast Model Hold: 'Clock10'
 26. Fast Model Minimum Pulse Width: 'Clock10'
 27. Setup Times
 28. Hold Times
 29. Clock to Output Times
 30. Minimum Clock to Output Times
 31. Multicorner Timing Analysis Summary
 32. Setup Times
 33. Hold Times
 34. Clock to Output Times
 35. Minimum Clock to Output Times
 36. Setup Transfers
 37. Hold Transfers
 38. Report TCCS
 39. Report RSKM
 40. Unconstrained Paths
 41. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Project2                                                          ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C20F484C7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; Timing.sdc    ; OK     ; Wed Dec 03 01:26:29 2014 ;
+---------------+--------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                ;
+------------+------+---------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; Clock Name ; Type ; Period  ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets      ;
+------------+------+---------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; Clock10    ; Base ; 100.000 ; 10.0 MHz  ; 0.000 ; 50.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 } ;
+------------+------+---------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 136.22 MHz ; 136.22 MHz      ; Clock10    ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------+
; Slow Model Setup Summary         ;
+---------+--------+---------------+
; Clock   ; Slack  ; End Point TNS ;
+---------+--------+---------------+
; Clock10 ; 92.659 ; 0.000         ;
+---------+--------+---------------+


+---------------------------------+
; Slow Model Hold Summary         ;
+---------+-------+---------------+
; Clock   ; Slack ; End Point TNS ;
+---------+-------+---------------+
; Clock10 ; 0.445 ; 0.000         ;
+---------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+---------+--------+---------------------+
; Clock   ; Slack  ; End Point TNS       ;
+---------+--------+---------------------+
; Clock10 ; 48.889 ; 0.000               ;
+---------+--------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'Clock10'                                                                                                                                                                      ;
+--------+-----------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                 ; To Node                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 92.659 ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[4]     ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[5] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 7.379      ;
; 92.659 ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[4]     ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[4] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 7.379      ;
; 92.659 ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[4]     ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[8] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 7.379      ;
; 92.659 ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[4]     ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[9] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 7.379      ;
; 92.664 ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[4]     ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[7] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 7.374      ;
; 92.664 ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[4]     ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[6] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 7.374      ;
; 92.664 ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[4]     ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[0] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 7.374      ;
; 92.664 ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[4]     ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[1] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 7.374      ;
; 92.664 ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[4]     ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[3] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 7.374      ;
; 92.664 ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[4]     ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[2] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 7.374      ;
; 92.666 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[5] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[5] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 7.372      ;
; 92.666 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[5] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[4] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 7.372      ;
; 92.666 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[5] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[8] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 7.372      ;
; 92.666 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[5] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[9] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 7.372      ;
; 92.671 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[5] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[7] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 7.367      ;
; 92.671 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[5] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[6] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 7.367      ;
; 92.671 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[5] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[0] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 7.367      ;
; 92.671 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[5] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[1] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 7.367      ;
; 92.671 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[5] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[3] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 7.367      ;
; 92.671 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[5] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[2] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 7.367      ;
; 92.764 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[25] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[5] ; Clock10      ; Clock10     ; 100.000      ; -0.006     ; 7.268      ;
; 92.764 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[25] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[4] ; Clock10      ; Clock10     ; 100.000      ; -0.006     ; 7.268      ;
; 92.764 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[25] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[8] ; Clock10      ; Clock10     ; 100.000      ; -0.006     ; 7.268      ;
; 92.764 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[25] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[9] ; Clock10      ; Clock10     ; 100.000      ; -0.006     ; 7.268      ;
; 92.769 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[25] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[7] ; Clock10      ; Clock10     ; 100.000      ; -0.006     ; 7.263      ;
; 92.769 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[25] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[6] ; Clock10      ; Clock10     ; 100.000      ; -0.006     ; 7.263      ;
; 92.769 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[25] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[0] ; Clock10      ; Clock10     ; 100.000      ; -0.006     ; 7.263      ;
; 92.769 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[25] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[1] ; Clock10      ; Clock10     ; 100.000      ; -0.006     ; 7.263      ;
; 92.769 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[25] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[3] ; Clock10      ; Clock10     ; 100.000      ; -0.006     ; 7.263      ;
; 92.769 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[25] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[2] ; Clock10      ; Clock10     ; 100.000      ; -0.006     ; 7.263      ;
; 92.868 ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[5]     ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[5] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 7.170      ;
; 92.868 ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[5]     ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[4] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 7.170      ;
; 92.868 ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[5]     ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[8] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 7.170      ;
; 92.868 ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[5]     ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[9] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 7.170      ;
; 92.873 ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[5]     ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[7] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 7.165      ;
; 92.873 ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[5]     ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[6] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 7.165      ;
; 92.873 ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[5]     ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[0] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 7.165      ;
; 92.873 ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[5]     ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[1] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 7.165      ;
; 92.873 ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[5]     ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[3] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 7.165      ;
; 92.873 ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[5]     ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[2] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 7.165      ;
; 92.960 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[3] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[5] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 7.078      ;
; 92.960 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[3] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[4] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 7.078      ;
; 92.960 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[3] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[8] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 7.078      ;
; 92.960 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[3] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[9] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 7.078      ;
; 92.965 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[3] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[7] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 7.073      ;
; 92.965 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[3] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[6] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 7.073      ;
; 92.965 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[3] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[0] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 7.073      ;
; 92.965 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[3] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[1] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 7.073      ;
; 92.965 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[3] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[3] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 7.073      ;
; 92.965 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[3] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[2] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 7.073      ;
; 92.975 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[2] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[5] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 7.063      ;
; 92.975 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[2] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[4] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 7.063      ;
; 92.975 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[2] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[8] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 7.063      ;
; 92.975 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[2] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[9] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 7.063      ;
; 92.980 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[2] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[7] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 7.058      ;
; 92.980 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[2] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[6] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 7.058      ;
; 92.980 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[2] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[0] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 7.058      ;
; 92.980 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[2] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[1] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 7.058      ;
; 92.980 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[2] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[3] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 7.058      ;
; 92.980 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[2] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[2] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 7.058      ;
; 93.017 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[4] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[5] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 7.021      ;
; 93.017 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[4] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[4] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 7.021      ;
; 93.017 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[4] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[8] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 7.021      ;
; 93.017 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[4] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[9] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 7.021      ;
; 93.022 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[4] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[7] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 7.016      ;
; 93.022 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[4] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[6] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 7.016      ;
; 93.022 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[4] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[0] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 7.016      ;
; 93.022 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[4] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[1] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 7.016      ;
; 93.022 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[4] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[3] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 7.016      ;
; 93.022 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[4] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[2] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 7.016      ;
; 93.040 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[16] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[5] ; Clock10      ; Clock10     ; 100.000      ; -0.006     ; 6.992      ;
; 93.040 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[16] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[4] ; Clock10      ; Clock10     ; 100.000      ; -0.006     ; 6.992      ;
; 93.040 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[16] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[8] ; Clock10      ; Clock10     ; 100.000      ; -0.006     ; 6.992      ;
; 93.040 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[16] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[9] ; Clock10      ; Clock10     ; 100.000      ; -0.006     ; 6.992      ;
; 93.045 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[20] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[5] ; Clock10      ; Clock10     ; 100.000      ; -0.006     ; 6.987      ;
; 93.045 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[20] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[4] ; Clock10      ; Clock10     ; 100.000      ; -0.006     ; 6.987      ;
; 93.045 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[20] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[8] ; Clock10      ; Clock10     ; 100.000      ; -0.006     ; 6.987      ;
; 93.045 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[20] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[9] ; Clock10      ; Clock10     ; 100.000      ; -0.006     ; 6.987      ;
; 93.045 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[16] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[7] ; Clock10      ; Clock10     ; 100.000      ; -0.006     ; 6.987      ;
; 93.045 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[16] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[6] ; Clock10      ; Clock10     ; 100.000      ; -0.006     ; 6.987      ;
; 93.045 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[16] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[0] ; Clock10      ; Clock10     ; 100.000      ; -0.006     ; 6.987      ;
; 93.045 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[16] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[1] ; Clock10      ; Clock10     ; 100.000      ; -0.006     ; 6.987      ;
; 93.045 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[16] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[3] ; Clock10      ; Clock10     ; 100.000      ; -0.006     ; 6.987      ;
; 93.045 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[16] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[2] ; Clock10      ; Clock10     ; 100.000      ; -0.006     ; 6.987      ;
; 93.050 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[20] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[7] ; Clock10      ; Clock10     ; 100.000      ; -0.006     ; 6.982      ;
; 93.050 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[20] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[6] ; Clock10      ; Clock10     ; 100.000      ; -0.006     ; 6.982      ;
; 93.050 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[20] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[0] ; Clock10      ; Clock10     ; 100.000      ; -0.006     ; 6.982      ;
; 93.050 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[20] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[1] ; Clock10      ; Clock10     ; 100.000      ; -0.006     ; 6.982      ;
; 93.050 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[20] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[3] ; Clock10      ; Clock10     ; 100.000      ; -0.006     ; 6.982      ;
; 93.050 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[20] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[2] ; Clock10      ; Clock10     ; 100.000      ; -0.006     ; 6.982      ;
; 93.071 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[27] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[5] ; Clock10      ; Clock10     ; 100.000      ; -0.006     ; 6.961      ;
; 93.071 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[27] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[4] ; Clock10      ; Clock10     ; 100.000      ; -0.006     ; 6.961      ;
; 93.071 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[27] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[8] ; Clock10      ; Clock10     ; 100.000      ; -0.006     ; 6.961      ;
; 93.071 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[27] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[9] ; Clock10      ; Clock10     ; 100.000      ; -0.006     ; 6.961      ;
; 93.075 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[7] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[5] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 6.963      ;
; 93.075 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[7] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[4] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 6.963      ;
; 93.075 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[7] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[8] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 6.963      ;
; 93.075 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[7] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[9] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 6.963      ;
; 93.076 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[27] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[7] ; Clock10      ; Clock10     ; 100.000      ; -0.006     ; 6.956      ;
; 93.076 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[27] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[6] ; Clock10      ; Clock10     ; 100.000      ; -0.006     ; 6.956      ;
+--------+-----------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'Clock10'                                                                                                                                                                          ;
+-------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                 ; To Node                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.445 ; IO_controller:ioCtrl|SwitchDevices:switches|swctrl[2]     ; IO_controller:ioCtrl|SwitchDevices:switches|swctrl[2]     ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; IO_controller:ioCtrl|KeyDevices:key|kctrl[2]              ; IO_controller:ioCtrl|KeyDevices:key|kctrl[2]              ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; IO_controller:ioCtrl|SwitchDevices:switches|swctrl[0]     ; IO_controller:ioCtrl|SwitchDevices:switches|swctrl[0]     ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; IO_controller:ioCtrl|KeyDevices:key|kctrl[0]              ; IO_controller:ioCtrl|KeyDevices:key|kctrl[0]              ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; ClkDivider:clkdi|clkReg                                   ; ClkDivider:clkdi|clkReg                                   ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; IO_controller:ioCtrl|ClkDivider:msClk|clkReg              ; IO_controller:ioCtrl|ClkDivider:msClk|clkReg              ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.731      ;
; 0.629 ; ClkDivider:clkdi|counter[31]                              ; ClkDivider:clkdi|counter[31]                              ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.915      ;
; 0.629 ; IO_controller:ioCtrl|ClkDivider:msClk|counter[31]         ; IO_controller:ioCtrl|ClkDivider:msClk|counter[31]         ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.915      ;
; 0.629 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[31] ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[31] ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.915      ;
; 0.646 ; IO_controller:ioCtrl|KeyDevices:key|kctrl[0]              ; IO_controller:ioCtrl|KeyDevices:key|kctrl[2]              ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.932      ;
; 0.968 ; ClkDivider:clkdi|counter[23]                              ; ClkDivider:clkdi|counter[23]                              ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.254      ;
; 0.968 ; ClkDivider:clkdi|counter[15]                              ; ClkDivider:clkdi|counter[15]                              ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.254      ;
; 0.968 ; IO_controller:ioCtrl|ClkDivider:msClk|counter[15]         ; IO_controller:ioCtrl|ClkDivider:msClk|counter[15]         ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.254      ;
; 0.968 ; IO_controller:ioCtrl|ClkDivider:msClk|counter[16]         ; IO_controller:ioCtrl|ClkDivider:msClk|counter[16]         ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.254      ;
; 0.968 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[0]  ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[0]  ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.254      ;
; 0.968 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[16] ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[16] ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.254      ;
; 0.968 ; IO_controller:ioCtrl|SwitchDevices:switches|swctrl[0]     ; IO_controller:ioCtrl|SwitchDevices:switches|swctrl[2]     ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.254      ;
; 0.971 ; ClkDivider:clkdi|counter[1]                               ; ClkDivider:clkdi|counter[1]                               ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.257      ;
; 0.972 ; ClkDivider:clkdi|counter[9]                               ; ClkDivider:clkdi|counter[9]                               ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.258      ;
; 0.972 ; IO_controller:ioCtrl|ClkDivider:msClk|counter[4]          ; IO_controller:ioCtrl|ClkDivider:msClk|counter[4]          ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.258      ;
; 0.972 ; IO_controller:ioCtrl|ClkDivider:msClk|counter[2]          ; IO_controller:ioCtrl|ClkDivider:msClk|counter[2]          ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.258      ;
; 0.975 ; ClkDivider:clkdi|counter[17]                              ; ClkDivider:clkdi|counter[17]                              ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.261      ;
; 0.975 ; IO_controller:ioCtrl|ClkDivider:msClk|counter[1]          ; IO_controller:ioCtrl|ClkDivider:msClk|counter[1]          ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.261      ;
; 0.975 ; IO_controller:ioCtrl|ClkDivider:msClk|counter[17]         ; IO_controller:ioCtrl|ClkDivider:msClk|counter[17]         ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.261      ;
; 0.975 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[1]  ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[1]  ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.261      ;
; 0.975 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[17] ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[17] ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.261      ;
; 0.976 ; ClkDivider:clkdi|counter[25]                              ; ClkDivider:clkdi|counter[25]                              ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.262      ;
; 0.976 ; ClkDivider:clkdi|counter[2]                               ; ClkDivider:clkdi|counter[2]                               ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.262      ;
; 0.976 ; IO_controller:ioCtrl|ClkDivider:msClk|counter[25]         ; IO_controller:ioCtrl|ClkDivider:msClk|counter[25]         ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.262      ;
; 0.976 ; IO_controller:ioCtrl|ClkDivider:msClk|counter[9]          ; IO_controller:ioCtrl|ClkDivider:msClk|counter[9]          ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.262      ;
; 0.976 ; IO_controller:ioCtrl|ClkDivider:msClk|counter[18]         ; IO_controller:ioCtrl|ClkDivider:msClk|counter[18]         ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.262      ;
; 0.976 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[2]  ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[2]  ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.262      ;
; 0.976 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[9]  ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[9]  ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.262      ;
; 0.976 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[18] ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[18] ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.262      ;
; 0.976 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[25] ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[25] ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.262      ;
; 0.977 ; ClkDivider:clkdi|counter[27]                              ; ClkDivider:clkdi|counter[27]                              ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; ClkDivider:clkdi|counter[7]                               ; ClkDivider:clkdi|counter[7]                               ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; ClkDivider:clkdi|counter[4]                               ; ClkDivider:clkdi|counter[4]                               ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; ClkDivider:clkdi|counter[29]                              ; ClkDivider:clkdi|counter[29]                              ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; ClkDivider:clkdi|counter[30]                              ; ClkDivider:clkdi|counter[30]                              ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; IO_controller:ioCtrl|ClkDivider:msClk|counter[27]         ; IO_controller:ioCtrl|ClkDivider:msClk|counter[27]         ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; IO_controller:ioCtrl|ClkDivider:msClk|counter[29]         ; IO_controller:ioCtrl|ClkDivider:msClk|counter[29]         ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; IO_controller:ioCtrl|ClkDivider:msClk|counter[30]         ; IO_controller:ioCtrl|ClkDivider:msClk|counter[30]         ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; IO_controller:ioCtrl|ClkDivider:msClk|counter[11]         ; IO_controller:ioCtrl|ClkDivider:msClk|counter[11]         ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; IO_controller:ioCtrl|ClkDivider:msClk|counter[20]         ; IO_controller:ioCtrl|ClkDivider:msClk|counter[20]         ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; IO_controller:ioCtrl|ClkDivider:msClk|counter[23]         ; IO_controller:ioCtrl|ClkDivider:msClk|counter[23]         ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[4]  ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[4]  ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[7]  ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[7]  ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[11] ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[11] ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[13] ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[13] ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[14] ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[14] ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[15] ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[15] ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[20] ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[20] ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[23] ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[23] ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[27] ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[27] ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[29] ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[29] ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[30] ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[30] ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.263      ;
; 0.982 ; IO_controller:ioCtrl|ClkDivider:msClk|counter[23]         ; IO_controller:ioCtrl|ClkDivider:msClk|clkReg              ; Clock10      ; Clock10     ; 0.000        ; 0.798      ; 2.066      ;
; 1.007 ; IO_controller:ioCtrl|ClkDivider:msClk|counter[6]          ; IO_controller:ioCtrl|ClkDivider:msClk|counter[6]          ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.293      ;
; 1.011 ; ClkDivider:clkdi|counter[10]                              ; ClkDivider:clkdi|counter[10]                              ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.297      ;
; 1.011 ; ClkDivider:clkdi|counter[26]                              ; ClkDivider:clkdi|counter[26]                              ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.297      ;
; 1.011 ; ClkDivider:clkdi|counter[8]                               ; ClkDivider:clkdi|counter[8]                               ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.297      ;
; 1.011 ; IO_controller:ioCtrl|ClkDivider:msClk|counter[10]         ; IO_controller:ioCtrl|ClkDivider:msClk|counter[10]         ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.297      ;
; 1.012 ; ClkDivider:clkdi|counter[5]                               ; ClkDivider:clkdi|counter[5]                               ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.298      ;
; 1.012 ; ClkDivider:clkdi|counter[3]                               ; ClkDivider:clkdi|counter[3]                               ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.298      ;
; 1.012 ; ClkDivider:clkdi|counter[28]                              ; ClkDivider:clkdi|counter[28]                              ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.298      ;
; 1.012 ; IO_controller:ioCtrl|ClkDivider:msClk|counter[12]         ; IO_controller:ioCtrl|ClkDivider:msClk|counter[12]         ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.298      ;
; 1.015 ; IO_controller:ioCtrl|ClkDivider:msClk|counter[24]         ; IO_controller:ioCtrl|ClkDivider:msClk|counter[24]         ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.301      ;
; 1.015 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[8]  ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[8]  ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.301      ;
; 1.015 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[24] ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[24] ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.301      ;
; 1.016 ; IO_controller:ioCtrl|ClkDivider:msClk|counter[26]         ; IO_controller:ioCtrl|ClkDivider:msClk|counter[26]         ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; IO_controller:ioCtrl|ClkDivider:msClk|counter[28]         ; IO_controller:ioCtrl|ClkDivider:msClk|counter[28]         ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; IO_controller:ioCtrl|ClkDivider:msClk|counter[19]         ; IO_controller:ioCtrl|ClkDivider:msClk|counter[19]         ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; IO_controller:ioCtrl|ClkDivider:msClk|counter[21]         ; IO_controller:ioCtrl|ClkDivider:msClk|counter[21]         ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; IO_controller:ioCtrl|ClkDivider:msClk|counter[22]         ; IO_controller:ioCtrl|ClkDivider:msClk|counter[22]         ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[3]  ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[3]  ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[5]  ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[5]  ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[6]  ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[6]  ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[10] ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[10] ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[12] ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[12] ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[19] ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[19] ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[21] ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[21] ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[22] ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[22] ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[26] ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[26] ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[28] ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[28] ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.302      ;
; 1.244 ; IO_controller:ioCtrl|SwitchDevices:switches|oneTimeSwInit ; IO_controller:ioCtrl|KeyDevices:key|kctrl[0]              ; Clock10      ; Clock10     ; 0.000        ; 0.005      ; 1.535      ;
; 1.282 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[2] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[2]     ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.568      ;
; 1.291 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[6] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[6]     ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.577      ;
; 1.291 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[0] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[0]     ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.577      ;
; 1.342 ; IO_controller:ioCtrl|ClkDivider:msClk|counter[22]         ; IO_controller:ioCtrl|ClkDivider:msClk|clkReg              ; Clock10      ; Clock10     ; 0.000        ; 0.798      ; 2.426      ;
; 1.400 ; IO_controller:ioCtrl|ClkDivider:msClk|counter[16]         ; IO_controller:ioCtrl|ClkDivider:msClk|counter[17]         ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.686      ;
; 1.400 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[0]  ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[1]  ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.686      ;
; 1.400 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[16] ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[17] ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.686      ;
; 1.403 ; ClkDivider:clkdi|counter[1]                               ; ClkDivider:clkdi|counter[2]                               ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.689      ;
; 1.404 ; ClkDivider:clkdi|counter[9]                               ; ClkDivider:clkdi|counter[10]                              ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.690      ;
; 1.407 ; IO_controller:ioCtrl|ClkDivider:msClk|counter[1]          ; IO_controller:ioCtrl|ClkDivider:msClk|counter[2]          ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.693      ;
; 1.407 ; IO_controller:ioCtrl|ClkDivider:msClk|counter[17]         ; IO_controller:ioCtrl|ClkDivider:msClk|counter[18]         ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.693      ;
; 1.407 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[1]  ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[2]  ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.693      ;
; 1.407 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[17] ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[18] ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.693      ;
; 1.408 ; ClkDivider:clkdi|counter[25]                              ; ClkDivider:clkdi|counter[26]                              ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.694      ;
+-------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Clock10'                                                                                            ;
+--------+--------------+----------------+------------------+---------+------------+---------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                            ;
+--------+--------------+----------------+------------------+---------+------------+---------------------------------------------------+
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|clkReg                           ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|clkReg                           ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[0]                       ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[0]                       ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[10]                      ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[10]                      ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[11]                      ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[11]                      ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[12]                      ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[12]                      ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[13]                      ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[13]                      ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[14]                      ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[14]                      ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[15]                      ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[15]                      ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[16]                      ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[16]                      ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[17]                      ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[17]                      ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[18]                      ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[18]                      ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[19]                      ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[19]                      ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[1]                       ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[1]                       ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[20]                      ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[20]                      ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[21]                      ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[21]                      ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[22]                      ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[22]                      ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[23]                      ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[23]                      ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[24]                      ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[24]                      ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[25]                      ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[25]                      ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[26]                      ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[26]                      ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[27]                      ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[27]                      ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[28]                      ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[28]                      ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[29]                      ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[29]                      ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[2]                       ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[2]                       ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[30]                      ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[30]                      ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[31]                      ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[31]                      ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[3]                       ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[3]                       ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[4]                       ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[4]                       ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[5]                       ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[5]                       ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[6]                       ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[6]                       ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[7]                       ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[7]                       ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[8]                       ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[8]                       ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[9]                       ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[9]                       ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|clkReg      ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|clkReg      ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[0]  ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[0]  ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[10] ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[10] ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[11] ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[11] ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[12] ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[12] ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[13] ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[13] ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[14] ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[14] ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[15] ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[15] ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[16] ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[16] ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[17] ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[17] ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[18] ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[18] ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[19] ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[19] ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[1]  ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[1]  ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[20] ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[20] ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[21] ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[21] ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[22] ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[22] ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[23] ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[23] ;
+--------+--------------+----------------+------------------+---------+------------+---------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; KEY[*]    ; Clock10    ; 7.470 ; 7.470 ; Rise       ; Clock10         ;
;  KEY[0]   ; Clock10    ; 7.185 ; 7.185 ; Rise       ; Clock10         ;
;  KEY[1]   ; Clock10    ; 7.265 ; 7.265 ; Rise       ; Clock10         ;
;  KEY[2]   ; Clock10    ; 7.283 ; 7.283 ; Rise       ; Clock10         ;
;  KEY[3]   ; Clock10    ; 7.470 ; 7.470 ; Rise       ; Clock10         ;
; SW[*]     ; Clock10    ; 8.358 ; 8.358 ; Rise       ; Clock10         ;
;  SW[0]    ; Clock10    ; 6.080 ; 6.080 ; Rise       ; Clock10         ;
;  SW[1]    ; Clock10    ; 8.358 ; 8.358 ; Rise       ; Clock10         ;
;  SW[2]    ; Clock10    ; 6.210 ; 6.210 ; Rise       ; Clock10         ;
;  SW[3]    ; Clock10    ; 8.264 ; 8.264 ; Rise       ; Clock10         ;
;  SW[4]    ; Clock10    ; 5.625 ; 5.625 ; Rise       ; Clock10         ;
;  SW[5]    ; Clock10    ; 5.415 ; 5.415 ; Rise       ; Clock10         ;
;  SW[6]    ; Clock10    ; 6.086 ; 6.086 ; Rise       ; Clock10         ;
;  SW[7]    ; Clock10    ; 6.485 ; 6.485 ; Rise       ; Clock10         ;
;  SW[8]    ; Clock10    ; 6.091 ; 6.091 ; Rise       ; Clock10         ;
;  SW[9]    ; Clock10    ; 7.773 ; 7.773 ; Rise       ; Clock10         ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; Clock10    ; -3.707 ; -3.707 ; Rise       ; Clock10         ;
;  KEY[0]   ; Clock10    ; -3.721 ; -3.721 ; Rise       ; Clock10         ;
;  KEY[1]   ; Clock10    ; -3.707 ; -3.707 ; Rise       ; Clock10         ;
;  KEY[2]   ; Clock10    ; -3.727 ; -3.727 ; Rise       ; Clock10         ;
;  KEY[3]   ; Clock10    ; -3.777 ; -3.777 ; Rise       ; Clock10         ;
; SW[*]     ; Clock10    ; -2.139 ; -2.139 ; Rise       ; Clock10         ;
;  SW[0]    ; Clock10    ; -2.300 ; -2.300 ; Rise       ; Clock10         ;
;  SW[1]    ; Clock10    ; -2.139 ; -2.139 ; Rise       ; Clock10         ;
;  SW[2]    ; Clock10    ; -2.289 ; -2.289 ; Rise       ; Clock10         ;
;  SW[3]    ; Clock10    ; -2.261 ; -2.261 ; Rise       ; Clock10         ;
;  SW[4]    ; Clock10    ; -2.159 ; -2.159 ; Rise       ; Clock10         ;
;  SW[5]    ; Clock10    ; -2.314 ; -2.314 ; Rise       ; Clock10         ;
;  SW[6]    ; Clock10    ; -2.431 ; -2.431 ; Rise       ; Clock10         ;
;  SW[7]    ; Clock10    ; -2.292 ; -2.292 ; Rise       ; Clock10         ;
;  SW[8]    ; Clock10    ; -2.220 ; -2.220 ; Rise       ; Clock10         ;
;  SW[9]    ; Clock10    ; -2.499 ; -2.499 ; Rise       ; Clock10         ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; LEDG[*]   ; Clock10    ; 9.090 ; 9.090 ; Rise       ; Clock10         ;
;  LEDG[0]  ; Clock10    ; 9.090 ; 9.090 ; Rise       ; Clock10         ;
; LEDR[*]   ; Clock10    ; 9.651 ; 9.651 ; Rise       ; Clock10         ;
;  LEDR[7]  ; Clock10    ; 9.651 ; 9.651 ; Rise       ; Clock10         ;
;  LEDR[8]  ; Clock10    ; 9.089 ; 9.089 ; Rise       ; Clock10         ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; LEDG[*]   ; Clock10    ; 9.063 ; 9.063 ; Rise       ; Clock10         ;
;  LEDG[0]  ; Clock10    ; 9.063 ; 9.063 ; Rise       ; Clock10         ;
; LEDR[*]   ; Clock10    ; 9.018 ; 9.018 ; Rise       ; Clock10         ;
;  LEDR[7]  ; Clock10    ; 9.580 ; 9.580 ; Rise       ; Clock10         ;
;  LEDR[8]  ; Clock10    ; 9.018 ; 9.018 ; Rise       ; Clock10         ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------+
; Fast Model Setup Summary         ;
+---------+--------+---------------+
; Clock   ; Slack  ; End Point TNS ;
+---------+--------+---------------+
; Clock10 ; 97.111 ; 0.000         ;
+---------+--------+---------------+


+---------------------------------+
; Fast Model Hold Summary         ;
+---------+-------+---------------+
; Clock   ; Slack ; End Point TNS ;
+---------+-------+---------------+
; Clock10 ; 0.215 ; 0.000         ;
+---------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+---------+--------+---------------------+
; Clock   ; Slack  ; End Point TNS       ;
+---------+--------+---------------------+
; Clock10 ; 49.000 ; 0.000               ;
+---------+--------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'Clock10'                                                                                                                                                                      ;
+--------+-----------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                 ; To Node                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 97.111 ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[4]     ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[5] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 2.921      ;
; 97.111 ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[4]     ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[4] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 2.921      ;
; 97.111 ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[4]     ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[8] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 2.921      ;
; 97.111 ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[4]     ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[9] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 2.921      ;
; 97.113 ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[4]     ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[7] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 2.919      ;
; 97.113 ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[4]     ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[6] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 2.919      ;
; 97.113 ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[4]     ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[0] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 2.919      ;
; 97.113 ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[4]     ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[1] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 2.919      ;
; 97.113 ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[4]     ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[3] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 2.919      ;
; 97.113 ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[4]     ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[2] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 2.919      ;
; 97.118 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[5] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[5] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 2.914      ;
; 97.118 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[5] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[4] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 2.914      ;
; 97.118 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[5] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[8] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 2.914      ;
; 97.118 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[5] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[9] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 2.914      ;
; 97.120 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[5] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[7] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 2.912      ;
; 97.120 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[5] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[6] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 2.912      ;
; 97.120 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[5] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[0] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 2.912      ;
; 97.120 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[5] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[1] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 2.912      ;
; 97.120 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[5] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[3] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 2.912      ;
; 97.120 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[5] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[2] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 2.912      ;
; 97.191 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[25] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[5] ; Clock10      ; Clock10     ; 100.000      ; -0.005     ; 2.836      ;
; 97.191 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[25] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[4] ; Clock10      ; Clock10     ; 100.000      ; -0.005     ; 2.836      ;
; 97.191 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[25] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[8] ; Clock10      ; Clock10     ; 100.000      ; -0.005     ; 2.836      ;
; 97.191 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[25] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[9] ; Clock10      ; Clock10     ; 100.000      ; -0.005     ; 2.836      ;
; 97.193 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[25] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[7] ; Clock10      ; Clock10     ; 100.000      ; -0.005     ; 2.834      ;
; 97.193 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[25] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[6] ; Clock10      ; Clock10     ; 100.000      ; -0.005     ; 2.834      ;
; 97.193 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[25] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[0] ; Clock10      ; Clock10     ; 100.000      ; -0.005     ; 2.834      ;
; 97.193 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[25] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[1] ; Clock10      ; Clock10     ; 100.000      ; -0.005     ; 2.834      ;
; 97.193 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[25] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[3] ; Clock10      ; Clock10     ; 100.000      ; -0.005     ; 2.834      ;
; 97.193 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[25] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[2] ; Clock10      ; Clock10     ; 100.000      ; -0.005     ; 2.834      ;
; 97.199 ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[5]     ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[5] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 2.833      ;
; 97.199 ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[5]     ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[4] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 2.833      ;
; 97.199 ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[5]     ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[8] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 2.833      ;
; 97.199 ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[5]     ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[9] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 2.833      ;
; 97.201 ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[5]     ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[7] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 2.831      ;
; 97.201 ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[5]     ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[6] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 2.831      ;
; 97.201 ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[5]     ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[0] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 2.831      ;
; 97.201 ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[5]     ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[1] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 2.831      ;
; 97.201 ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[5]     ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[3] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 2.831      ;
; 97.201 ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[5]     ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[2] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 2.831      ;
; 97.220 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[3] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[5] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 2.812      ;
; 97.220 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[3] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[4] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 2.812      ;
; 97.220 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[3] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[8] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 2.812      ;
; 97.220 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[3] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[9] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 2.812      ;
; 97.222 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[3] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[7] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 2.810      ;
; 97.222 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[3] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[6] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 2.810      ;
; 97.222 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[3] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[0] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 2.810      ;
; 97.222 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[3] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[1] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 2.810      ;
; 97.222 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[3] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[3] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 2.810      ;
; 97.222 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[3] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[2] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 2.810      ;
; 97.236 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[2] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[5] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 2.796      ;
; 97.236 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[2] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[4] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 2.796      ;
; 97.236 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[2] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[8] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 2.796      ;
; 97.236 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[2] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[9] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 2.796      ;
; 97.238 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[2] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[7] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 2.794      ;
; 97.238 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[2] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[6] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 2.794      ;
; 97.238 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[2] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[0] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 2.794      ;
; 97.238 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[2] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[1] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 2.794      ;
; 97.238 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[2] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[3] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 2.794      ;
; 97.238 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[2] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[2] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 2.794      ;
; 97.245 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[4] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[5] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 2.787      ;
; 97.245 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[4] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[4] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 2.787      ;
; 97.245 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[4] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[8] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 2.787      ;
; 97.245 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[4] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[9] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 2.787      ;
; 97.247 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[4] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[7] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 2.785      ;
; 97.247 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[4] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[6] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 2.785      ;
; 97.247 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[4] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[0] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 2.785      ;
; 97.247 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[4] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[1] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 2.785      ;
; 97.247 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[4] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[3] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 2.785      ;
; 97.247 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[4] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[2] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 2.785      ;
; 97.267 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[20] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[5] ; Clock10      ; Clock10     ; 100.000      ; -0.005     ; 2.760      ;
; 97.267 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[20] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[4] ; Clock10      ; Clock10     ; 100.000      ; -0.005     ; 2.760      ;
; 97.267 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[20] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[8] ; Clock10      ; Clock10     ; 100.000      ; -0.005     ; 2.760      ;
; 97.267 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[20] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[9] ; Clock10      ; Clock10     ; 100.000      ; -0.005     ; 2.760      ;
; 97.268 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[7] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[5] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 2.764      ;
; 97.268 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[7] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[4] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 2.764      ;
; 97.268 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[7] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[8] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 2.764      ;
; 97.268 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[7] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[9] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 2.764      ;
; 97.269 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[20] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[7] ; Clock10      ; Clock10     ; 100.000      ; -0.005     ; 2.758      ;
; 97.269 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[20] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[6] ; Clock10      ; Clock10     ; 100.000      ; -0.005     ; 2.758      ;
; 97.269 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[20] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[0] ; Clock10      ; Clock10     ; 100.000      ; -0.005     ; 2.758      ;
; 97.269 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[20] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[1] ; Clock10      ; Clock10     ; 100.000      ; -0.005     ; 2.758      ;
; 97.269 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[20] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[3] ; Clock10      ; Clock10     ; 100.000      ; -0.005     ; 2.758      ;
; 97.269 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[20] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[2] ; Clock10      ; Clock10     ; 100.000      ; -0.005     ; 2.758      ;
; 97.270 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[7] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[7] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 2.762      ;
; 97.270 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[7] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[6] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 2.762      ;
; 97.270 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[7] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[0] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 2.762      ;
; 97.270 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[7] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[1] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 2.762      ;
; 97.270 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[7] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[3] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 2.762      ;
; 97.270 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[7] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[2] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 2.762      ;
; 97.273 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[1] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[5] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 2.759      ;
; 97.273 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[1] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[4] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 2.759      ;
; 97.273 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[1] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[8] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 2.759      ;
; 97.273 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[1] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[9] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 2.759      ;
; 97.275 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[1] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[7] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 2.757      ;
; 97.275 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[1] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[6] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 2.757      ;
; 97.275 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[1] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[0] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 2.757      ;
; 97.275 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[1] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[1] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 2.757      ;
; 97.275 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[1] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[3] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 2.757      ;
; 97.275 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[1] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[2] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 2.757      ;
+--------+-----------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'Clock10'                                                                                                                                                                          ;
+-------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                 ; To Node                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; IO_controller:ioCtrl|SwitchDevices:switches|swctrl[2]     ; IO_controller:ioCtrl|SwitchDevices:switches|swctrl[2]     ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; IO_controller:ioCtrl|KeyDevices:key|kctrl[2]              ; IO_controller:ioCtrl|KeyDevices:key|kctrl[2]              ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; IO_controller:ioCtrl|SwitchDevices:switches|swctrl[0]     ; IO_controller:ioCtrl|SwitchDevices:switches|swctrl[0]     ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; IO_controller:ioCtrl|KeyDevices:key|kctrl[0]              ; IO_controller:ioCtrl|KeyDevices:key|kctrl[0]              ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ClkDivider:clkdi|clkReg                                   ; ClkDivider:clkdi|clkReg                                   ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; IO_controller:ioCtrl|ClkDivider:msClk|clkReg              ; IO_controller:ioCtrl|ClkDivider:msClk|clkReg              ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.367      ;
; 0.243 ; ClkDivider:clkdi|counter[31]                              ; ClkDivider:clkdi|counter[31]                              ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; IO_controller:ioCtrl|ClkDivider:msClk|counter[31]         ; IO_controller:ioCtrl|ClkDivider:msClk|counter[31]         ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[31] ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[31] ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.395      ;
; 0.254 ; IO_controller:ioCtrl|KeyDevices:key|kctrl[0]              ; IO_controller:ioCtrl|KeyDevices:key|kctrl[2]              ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.406      ;
; 0.355 ; IO_controller:ioCtrl|ClkDivider:msClk|counter[16]         ; IO_controller:ioCtrl|ClkDivider:msClk|counter[16]         ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.507      ;
; 0.355 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[0]  ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[0]  ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.507      ;
; 0.355 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[16] ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[16] ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.507      ;
; 0.356 ; ClkDivider:clkdi|counter[23]                              ; ClkDivider:clkdi|counter[23]                              ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.508      ;
; 0.357 ; ClkDivider:clkdi|counter[9]                               ; ClkDivider:clkdi|counter[9]                               ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.509      ;
; 0.357 ; ClkDivider:clkdi|counter[15]                              ; ClkDivider:clkdi|counter[15]                              ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.509      ;
; 0.357 ; ClkDivider:clkdi|counter[1]                               ; ClkDivider:clkdi|counter[1]                               ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.509      ;
; 0.357 ; IO_controller:ioCtrl|ClkDivider:msClk|counter[15]         ; IO_controller:ioCtrl|ClkDivider:msClk|counter[15]         ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.509      ;
; 0.357 ; IO_controller:ioCtrl|SwitchDevices:switches|swctrl[0]     ; IO_controller:ioCtrl|SwitchDevices:switches|swctrl[2]     ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.509      ;
; 0.358 ; IO_controller:ioCtrl|ClkDivider:msClk|counter[4]          ; IO_controller:ioCtrl|ClkDivider:msClk|counter[4]          ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; IO_controller:ioCtrl|ClkDivider:msClk|counter[2]          ; IO_controller:ioCtrl|ClkDivider:msClk|counter[2]          ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.510      ;
; 0.359 ; ClkDivider:clkdi|counter[17]                              ; ClkDivider:clkdi|counter[17]                              ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; IO_controller:ioCtrl|ClkDivider:msClk|counter[1]          ; IO_controller:ioCtrl|ClkDivider:msClk|counter[1]          ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; IO_controller:ioCtrl|ClkDivider:msClk|counter[17]         ; IO_controller:ioCtrl|ClkDivider:msClk|counter[17]         ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[1]  ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[1]  ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[17] ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[17] ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.511      ;
; 0.360 ; ClkDivider:clkdi|counter[25]                              ; ClkDivider:clkdi|counter[25]                              ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; ClkDivider:clkdi|counter[27]                              ; ClkDivider:clkdi|counter[27]                              ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; ClkDivider:clkdi|counter[2]                               ; ClkDivider:clkdi|counter[2]                               ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; IO_controller:ioCtrl|ClkDivider:msClk|counter[25]         ; IO_controller:ioCtrl|ClkDivider:msClk|counter[25]         ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; IO_controller:ioCtrl|ClkDivider:msClk|counter[27]         ; IO_controller:ioCtrl|ClkDivider:msClk|counter[27]         ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; IO_controller:ioCtrl|ClkDivider:msClk|counter[9]          ; IO_controller:ioCtrl|ClkDivider:msClk|counter[9]          ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; IO_controller:ioCtrl|ClkDivider:msClk|counter[11]         ; IO_controller:ioCtrl|ClkDivider:msClk|counter[11]         ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; IO_controller:ioCtrl|ClkDivider:msClk|counter[18]         ; IO_controller:ioCtrl|ClkDivider:msClk|counter[18]         ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[2]  ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[2]  ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[9]  ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[9]  ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[11] ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[11] ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[18] ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[18] ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[25] ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[25] ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[27] ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[27] ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; ClkDivider:clkdi|counter[7]                               ; ClkDivider:clkdi|counter[7]                               ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; ClkDivider:clkdi|counter[4]                               ; ClkDivider:clkdi|counter[4]                               ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; ClkDivider:clkdi|counter[29]                              ; ClkDivider:clkdi|counter[29]                              ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; ClkDivider:clkdi|counter[30]                              ; ClkDivider:clkdi|counter[30]                              ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; IO_controller:ioCtrl|ClkDivider:msClk|counter[29]         ; IO_controller:ioCtrl|ClkDivider:msClk|counter[29]         ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; IO_controller:ioCtrl|ClkDivider:msClk|counter[30]         ; IO_controller:ioCtrl|ClkDivider:msClk|counter[30]         ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; IO_controller:ioCtrl|ClkDivider:msClk|counter[20]         ; IO_controller:ioCtrl|ClkDivider:msClk|counter[20]         ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; IO_controller:ioCtrl|ClkDivider:msClk|counter[23]         ; IO_controller:ioCtrl|ClkDivider:msClk|counter[23]         ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[4]  ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[4]  ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[7]  ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[7]  ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[13] ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[13] ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[14] ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[14] ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[15] ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[15] ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[20] ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[20] ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[23] ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[23] ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[29] ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[29] ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[30] ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[30] ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.513      ;
; 0.367 ; IO_controller:ioCtrl|ClkDivider:msClk|counter[6]          ; IO_controller:ioCtrl|ClkDivider:msClk|counter[6]          ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.519      ;
; 0.369 ; ClkDivider:clkdi|counter[10]                              ; ClkDivider:clkdi|counter[10]                              ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; ClkDivider:clkdi|counter[26]                              ; ClkDivider:clkdi|counter[26]                              ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; ClkDivider:clkdi|counter[8]                               ; ClkDivider:clkdi|counter[8]                               ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; ClkDivider:clkdi|counter[5]                               ; ClkDivider:clkdi|counter[5]                               ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; ClkDivider:clkdi|counter[3]                               ; ClkDivider:clkdi|counter[3]                               ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; ClkDivider:clkdi|counter[28]                              ; ClkDivider:clkdi|counter[28]                              ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; IO_controller:ioCtrl|ClkDivider:msClk|counter[10]         ; IO_controller:ioCtrl|ClkDivider:msClk|counter[10]         ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; IO_controller:ioCtrl|ClkDivider:msClk|counter[12]         ; IO_controller:ioCtrl|ClkDivider:msClk|counter[12]         ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.521      ;
; 0.371 ; IO_controller:ioCtrl|ClkDivider:msClk|counter[24]         ; IO_controller:ioCtrl|ClkDivider:msClk|counter[24]         ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; IO_controller:ioCtrl|ClkDivider:msClk|counter[26]         ; IO_controller:ioCtrl|ClkDivider:msClk|counter[26]         ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; IO_controller:ioCtrl|ClkDivider:msClk|counter[19]         ; IO_controller:ioCtrl|ClkDivider:msClk|counter[19]         ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[3]  ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[3]  ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[8]  ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[8]  ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[10] ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[10] ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[19] ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[19] ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[24] ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[24] ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[26] ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[26] ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; IO_controller:ioCtrl|ClkDivider:msClk|counter[28]         ; IO_controller:ioCtrl|ClkDivider:msClk|counter[28]         ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; IO_controller:ioCtrl|ClkDivider:msClk|counter[21]         ; IO_controller:ioCtrl|ClkDivider:msClk|counter[21]         ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; IO_controller:ioCtrl|ClkDivider:msClk|counter[22]         ; IO_controller:ioCtrl|ClkDivider:msClk|counter[22]         ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[5]  ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[5]  ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[6]  ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[6]  ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[12] ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[12] ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[21] ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[21] ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[22] ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[22] ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[28] ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[28] ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.524      ;
; 0.374 ; SW[8]                                                     ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[8] ; Clock10      ; Clock10     ; 0.000        ; 1.785      ; 2.311      ;
; 0.381 ; SW[1]                                                     ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[1] ; Clock10      ; Clock10     ; 0.000        ; 1.785      ; 2.318      ;
; 0.390 ; SW[4]                                                     ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[4] ; Clock10      ; Clock10     ; 0.000        ; 1.785      ; 2.327      ;
; 0.405 ; SW[3]                                                     ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[3] ; Clock10      ; Clock10     ; 0.000        ; 1.785      ; 2.342      ;
; 0.430 ; SW[0]                                                     ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[0] ; Clock10      ; Clock10     ; 0.000        ; 1.785      ; 2.367      ;
; 0.474 ; SW[7]                                                     ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[7] ; Clock10      ; Clock10     ; 0.000        ; 1.785      ; 2.411      ;
; 0.483 ; SW[2]                                                     ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[2] ; Clock10      ; Clock10     ; 0.000        ; 1.785      ; 2.420      ;
; 0.488 ; IO_controller:ioCtrl|SwitchDevices:switches|oneTimeSwInit ; IO_controller:ioCtrl|KeyDevices:key|kctrl[0]              ; Clock10      ; Clock10     ; 0.000        ; 0.005      ; 0.645      ;
; 0.493 ; SW[9]                                                     ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[9] ; Clock10      ; Clock10     ; 0.000        ; 1.785      ; 2.430      ;
; 0.493 ; IO_controller:ioCtrl|ClkDivider:msClk|counter[16]         ; IO_controller:ioCtrl|ClkDivider:msClk|counter[17]         ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.645      ;
; 0.493 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[0]  ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[1]  ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.645      ;
; 0.493 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[16] ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[17] ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.645      ;
; 0.495 ; ClkDivider:clkdi|counter[1]                               ; ClkDivider:clkdi|counter[2]                               ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.647      ;
; 0.495 ; ClkDivider:clkdi|counter[9]                               ; ClkDivider:clkdi|counter[10]                              ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.647      ;
; 0.497 ; IO_controller:ioCtrl|ClkDivider:msClk|counter[1]          ; IO_controller:ioCtrl|ClkDivider:msClk|counter[2]          ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.649      ;
; 0.497 ; IO_controller:ioCtrl|ClkDivider:msClk|counter[17]         ; IO_controller:ioCtrl|ClkDivider:msClk|counter[18]         ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.649      ;
+-------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Clock10'                                                                                            ;
+--------+--------------+----------------+------------------+---------+------------+---------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                            ;
+--------+--------------+----------------+------------------+---------+------------+---------------------------------------------------+
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|clkReg                           ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|clkReg                           ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[0]                       ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[0]                       ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[10]                      ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[10]                      ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[11]                      ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[11]                      ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[12]                      ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[12]                      ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[13]                      ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[13]                      ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[14]                      ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[14]                      ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[15]                      ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[15]                      ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[16]                      ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[16]                      ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[17]                      ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[17]                      ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[18]                      ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[18]                      ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[19]                      ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[19]                      ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[1]                       ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[1]                       ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[20]                      ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[20]                      ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[21]                      ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[21]                      ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[22]                      ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[22]                      ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[23]                      ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[23]                      ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[24]                      ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[24]                      ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[25]                      ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[25]                      ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[26]                      ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[26]                      ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[27]                      ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[27]                      ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[28]                      ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[28]                      ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[29]                      ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[29]                      ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[2]                       ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[2]                       ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[30]                      ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[30]                      ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[31]                      ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[31]                      ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[3]                       ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[3]                       ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[4]                       ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[4]                       ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[5]                       ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[5]                       ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[6]                       ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[6]                       ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[7]                       ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[7]                       ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[8]                       ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[8]                       ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[9]                       ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[9]                       ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|clkReg      ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|clkReg      ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[0]  ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[0]  ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[10] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[10] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[11] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[11] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[12] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[12] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[13] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[13] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[14] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[14] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[15] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[15] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[16] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[16] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[17] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[17] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[18] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[18] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[19] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[19] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[1]  ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[1]  ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[20] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[20] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[21] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[21] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[22] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[22] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[23] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[23] ;
+--------+--------------+----------------+------------------+---------+------------+---------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; KEY[*]    ; Clock10    ; 3.233 ; 3.233 ; Rise       ; Clock10         ;
;  KEY[0]   ; Clock10    ; 3.113 ; 3.113 ; Rise       ; Clock10         ;
;  KEY[1]   ; Clock10    ; 3.154 ; 3.154 ; Rise       ; Clock10         ;
;  KEY[2]   ; Clock10    ; 3.138 ; 3.138 ; Rise       ; Clock10         ;
;  KEY[3]   ; Clock10    ; 3.233 ; 3.233 ; Rise       ; Clock10         ;
; SW[*]     ; Clock10    ; 2.775 ; 2.775 ; Rise       ; Clock10         ;
;  SW[0]    ; Clock10    ; 1.862 ; 1.862 ; Rise       ; Clock10         ;
;  SW[1]    ; Clock10    ; 2.775 ; 2.775 ; Rise       ; Clock10         ;
;  SW[2]    ; Clock10    ; 1.923 ; 1.923 ; Rise       ; Clock10         ;
;  SW[3]    ; Clock10    ; 2.744 ; 2.744 ; Rise       ; Clock10         ;
;  SW[4]    ; Clock10    ; 1.633 ; 1.633 ; Rise       ; Clock10         ;
;  SW[5]    ; Clock10    ; 1.560 ; 1.560 ; Rise       ; Clock10         ;
;  SW[6]    ; Clock10    ; 1.915 ; 1.915 ; Rise       ; Clock10         ;
;  SW[7]    ; Clock10    ; 2.043 ; 2.043 ; Rise       ; Clock10         ;
;  SW[8]    ; Clock10    ; 1.945 ; 1.945 ; Rise       ; Clock10         ;
;  SW[9]    ; Clock10    ; 2.549 ; 2.549 ; Rise       ; Clock10         ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; Clock10    ; -1.691 ; -1.691 ; Rise       ; Clock10         ;
;  KEY[0]   ; Clock10    ; -1.708 ; -1.708 ; Rise       ; Clock10         ;
;  KEY[1]   ; Clock10    ; -1.706 ; -1.706 ; Rise       ; Clock10         ;
;  KEY[2]   ; Clock10    ; -1.691 ; -1.691 ; Rise       ; Clock10         ;
;  KEY[3]   ; Clock10    ; -1.745 ; -1.745 ; Rise       ; Clock10         ;
; SW[*]     ; Clock10    ; -0.374 ; -0.374 ; Rise       ; Clock10         ;
;  SW[0]    ; Clock10    ; -0.430 ; -0.430 ; Rise       ; Clock10         ;
;  SW[1]    ; Clock10    ; -0.381 ; -0.381 ; Rise       ; Clock10         ;
;  SW[2]    ; Clock10    ; -0.483 ; -0.483 ; Rise       ; Clock10         ;
;  SW[3]    ; Clock10    ; -0.405 ; -0.405 ; Rise       ; Clock10         ;
;  SW[4]    ; Clock10    ; -0.390 ; -0.390 ; Rise       ; Clock10         ;
;  SW[5]    ; Clock10    ; -0.567 ; -0.567 ; Rise       ; Clock10         ;
;  SW[6]    ; Clock10    ; -0.721 ; -0.721 ; Rise       ; Clock10         ;
;  SW[7]    ; Clock10    ; -0.474 ; -0.474 ; Rise       ; Clock10         ;
;  SW[8]    ; Clock10    ; -0.374 ; -0.374 ; Rise       ; Clock10         ;
;  SW[9]    ; Clock10    ; -0.493 ; -0.493 ; Rise       ; Clock10         ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; LEDG[*]   ; Clock10    ; 4.555 ; 4.555 ; Rise       ; Clock10         ;
;  LEDG[0]  ; Clock10    ; 4.555 ; 4.555 ; Rise       ; Clock10         ;
; LEDR[*]   ; Clock10    ; 4.807 ; 4.807 ; Rise       ; Clock10         ;
;  LEDR[7]  ; Clock10    ; 4.807 ; 4.807 ; Rise       ; Clock10         ;
;  LEDR[8]  ; Clock10    ; 4.509 ; 4.509 ; Rise       ; Clock10         ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; LEDG[*]   ; Clock10    ; 4.545 ; 4.545 ; Rise       ; Clock10         ;
;  LEDG[0]  ; Clock10    ; 4.545 ; 4.545 ; Rise       ; Clock10         ;
; LEDR[*]   ; Clock10    ; 4.499 ; 4.499 ; Rise       ; Clock10         ;
;  LEDR[7]  ; Clock10    ; 4.797 ; 4.797 ; Rise       ; Clock10         ;
;  LEDR[8]  ; Clock10    ; 4.499 ; 4.499 ; Rise       ; Clock10         ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                          ;
+------------------+--------+-------+----------+---------+---------------------+
; Clock            ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack ; 92.659 ; 0.215 ; N/A      ; N/A     ; 48.889              ;
;  Clock10         ; 92.659 ; 0.215 ; N/A      ; N/A     ; 48.889              ;
; Design-wide TNS  ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  Clock10         ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+------------------+--------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; KEY[*]    ; Clock10    ; 7.470 ; 7.470 ; Rise       ; Clock10         ;
;  KEY[0]   ; Clock10    ; 7.185 ; 7.185 ; Rise       ; Clock10         ;
;  KEY[1]   ; Clock10    ; 7.265 ; 7.265 ; Rise       ; Clock10         ;
;  KEY[2]   ; Clock10    ; 7.283 ; 7.283 ; Rise       ; Clock10         ;
;  KEY[3]   ; Clock10    ; 7.470 ; 7.470 ; Rise       ; Clock10         ;
; SW[*]     ; Clock10    ; 8.358 ; 8.358 ; Rise       ; Clock10         ;
;  SW[0]    ; Clock10    ; 6.080 ; 6.080 ; Rise       ; Clock10         ;
;  SW[1]    ; Clock10    ; 8.358 ; 8.358 ; Rise       ; Clock10         ;
;  SW[2]    ; Clock10    ; 6.210 ; 6.210 ; Rise       ; Clock10         ;
;  SW[3]    ; Clock10    ; 8.264 ; 8.264 ; Rise       ; Clock10         ;
;  SW[4]    ; Clock10    ; 5.625 ; 5.625 ; Rise       ; Clock10         ;
;  SW[5]    ; Clock10    ; 5.415 ; 5.415 ; Rise       ; Clock10         ;
;  SW[6]    ; Clock10    ; 6.086 ; 6.086 ; Rise       ; Clock10         ;
;  SW[7]    ; Clock10    ; 6.485 ; 6.485 ; Rise       ; Clock10         ;
;  SW[8]    ; Clock10    ; 6.091 ; 6.091 ; Rise       ; Clock10         ;
;  SW[9]    ; Clock10    ; 7.773 ; 7.773 ; Rise       ; Clock10         ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; Clock10    ; -1.691 ; -1.691 ; Rise       ; Clock10         ;
;  KEY[0]   ; Clock10    ; -1.708 ; -1.708 ; Rise       ; Clock10         ;
;  KEY[1]   ; Clock10    ; -1.706 ; -1.706 ; Rise       ; Clock10         ;
;  KEY[2]   ; Clock10    ; -1.691 ; -1.691 ; Rise       ; Clock10         ;
;  KEY[3]   ; Clock10    ; -1.745 ; -1.745 ; Rise       ; Clock10         ;
; SW[*]     ; Clock10    ; -0.374 ; -0.374 ; Rise       ; Clock10         ;
;  SW[0]    ; Clock10    ; -0.430 ; -0.430 ; Rise       ; Clock10         ;
;  SW[1]    ; Clock10    ; -0.381 ; -0.381 ; Rise       ; Clock10         ;
;  SW[2]    ; Clock10    ; -0.483 ; -0.483 ; Rise       ; Clock10         ;
;  SW[3]    ; Clock10    ; -0.405 ; -0.405 ; Rise       ; Clock10         ;
;  SW[4]    ; Clock10    ; -0.390 ; -0.390 ; Rise       ; Clock10         ;
;  SW[5]    ; Clock10    ; -0.567 ; -0.567 ; Rise       ; Clock10         ;
;  SW[6]    ; Clock10    ; -0.721 ; -0.721 ; Rise       ; Clock10         ;
;  SW[7]    ; Clock10    ; -0.474 ; -0.474 ; Rise       ; Clock10         ;
;  SW[8]    ; Clock10    ; -0.374 ; -0.374 ; Rise       ; Clock10         ;
;  SW[9]    ; Clock10    ; -0.493 ; -0.493 ; Rise       ; Clock10         ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; LEDG[*]   ; Clock10    ; 9.090 ; 9.090 ; Rise       ; Clock10         ;
;  LEDG[0]  ; Clock10    ; 9.090 ; 9.090 ; Rise       ; Clock10         ;
; LEDR[*]   ; Clock10    ; 9.651 ; 9.651 ; Rise       ; Clock10         ;
;  LEDR[7]  ; Clock10    ; 9.651 ; 9.651 ; Rise       ; Clock10         ;
;  LEDR[8]  ; Clock10    ; 9.089 ; 9.089 ; Rise       ; Clock10         ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; LEDG[*]   ; Clock10    ; 4.545 ; 4.545 ; Rise       ; Clock10         ;
;  LEDG[0]  ; Clock10    ; 4.545 ; 4.545 ; Rise       ; Clock10         ;
; LEDR[*]   ; Clock10    ; 4.499 ; 4.499 ; Rise       ; Clock10         ;
;  LEDR[7]  ; Clock10    ; 4.797 ; 4.797 ; Rise       ; Clock10         ;
;  LEDR[8]  ; Clock10    ; 4.499 ; 4.499 ; Rise       ; Clock10         ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; Clock10    ; Clock10  ; 5162     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; Clock10    ; Clock10  ; 5162     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 2     ; 2    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 0     ; 0    ;
; Unconstrained Output Port Paths ; 0     ; 0    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Wed Dec 03 01:26:18 2014
Info: Command: quartus_sta Project5 -c Project2
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'Timing.sdc'
Warning (332060): Node: ClkDivider:clkdi|clkReg was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: IO_controller:ioCtrl|ClkDivider:msClk|clkReg was determined to be a clock but was found without an associated clock assignment.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Info (332146): Worst-case setup slack is 92.659
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    92.659         0.000 Clock10 
Info (332146): Worst-case hold slack is 0.445
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.445         0.000 Clock10 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 48.889
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    48.889         0.000 Clock10 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 92.659
    Info (332115): -to_clock [get_clocks {Clock10}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 92.659 
    Info (332115): ===================================================================
    Info (332115): From Node    : IO_controller:ioCtrl|SwitchDevices:switches|swdata[4]
    Info (332115): To Node      : IO_controller:ioCtrl|SwitchDevices:switches|swdata[5]
    Info (332115): Launch Clock : Clock10
    Info (332115): Latch Clock  : Clock10
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      2.848      2.848  R        clock network delay
    Info (332115):      3.125      0.277     uTco  IO_controller:ioCtrl|SwitchDevices:switches|swdata[4]
    Info (332115):      3.125      0.000 FF  CELL  ioCtrl|switches|swdata[4]|regout
    Info (332115):      3.516      0.391 FF    IC  ioCtrl|switches|Equal1~3|dataa
    Info (332115):      4.028      0.512 FF  CELL  ioCtrl|switches|Equal1~3|combout
    Info (332115):      4.605      0.577 FF    IC  ioCtrl|switches|Equal1~5|dataa
    Info (332115):      5.117      0.512 FF  CELL  ioCtrl|switches|Equal1~5|combout
    Info (332115):      5.998      0.881 FF    IC  ioCtrl|switches|always0~0|datab
    Info (332115):      6.514      0.516 FR  CELL  ioCtrl|switches|always0~0|combout
    Info (332115):      7.387      0.873 RR    IC  ioCtrl|switches|swdata[9]~11|datad
    Info (332115):      7.565      0.178 RR  CELL  ioCtrl|switches|swdata[9]~11|combout
    Info (332115):      9.469      1.904 RR    IC  ioCtrl|switches|swdata[5]|ena
    Info (332115):     10.227      0.758 RR  CELL  IO_controller:ioCtrl|SwitchDevices:switches|swdata[5]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):    100.000    100.000           latch edge time
    Info (332115):    102.848      2.848  R        clock network delay
    Info (332115):    102.886      0.038     uTsu  IO_controller:ioCtrl|SwitchDevices:switches|swdata[5]
    Info (332115): 
    Info (332115): Data Arrival Time  :    10.227
    Info (332115): Data Required Time :   102.886
    Info (332115): Slack              :    92.659 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.445
    Info (332115): -to_clock [get_clocks {Clock10}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.445 
    Info (332115): ===================================================================
    Info (332115): From Node    : IO_controller:ioCtrl|SwitchDevices:switches|swctrl[2]
    Info (332115): To Node      : IO_controller:ioCtrl|SwitchDevices:switches|swctrl[2]
    Info (332115): Launch Clock : Clock10
    Info (332115): Latch Clock  : Clock10
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      2.849      2.849  R        clock network delay
    Info (332115):      3.126      0.277     uTco  IO_controller:ioCtrl|SwitchDevices:switches|swctrl[2]
    Info (332115):      3.126      0.000 RR  CELL  ioCtrl|switches|swctrl[2]|regout
    Info (332115):      3.126      0.000 RR    IC  ioCtrl|switches|swctrl~1|datac
    Info (332115):      3.484      0.358 RR  CELL  ioCtrl|switches|swctrl~1|combout
    Info (332115):      3.484      0.000 RR    IC  ioCtrl|switches|swctrl[2]|datain
    Info (332115):      3.580      0.096 RR  CELL  IO_controller:ioCtrl|SwitchDevices:switches|swctrl[2]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      2.849      2.849  R        clock network delay
    Info (332115):      3.135      0.286      uTh  IO_controller:ioCtrl|SwitchDevices:switches|swctrl[2]
    Info (332115): 
    Info (332115): Data Arrival Time  :     3.580
    Info (332115): Data Required Time :     3.135
    Info (332115): Slack              :     0.445 
    Info (332115): ===================================================================
    Info (332115): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 48.889
    Info (332113): Targets: [get_clocks {Clock10}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 48.889 
    Info (332113): ===================================================================
    Info (332113): Node             : ClkDivider:clkdi|clkReg
    Info (332113): Clock            : Clock10
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           CLOCK_50
    Info (332113):      1.026      1.026 RR  CELL  CLOCK_50|combout
    Info (332113):      1.430      0.404 RR    IC  clkdi|clkReg|clk
    Info (332113):      2.032      0.602 RR  CELL  ClkDivider:clkdi|clkReg
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     50.000     50.000           launch edge time
    Info (332113):     50.000      0.000           source latency
    Info (332113):     50.000      0.000           CLOCK_50
    Info (332113):     51.026      1.026 FF  CELL  CLOCK_50|combout
    Info (332113):     51.430      0.404 FF    IC  clkdi|clkReg|clk
    Info (332113):     52.032      0.602 FF  CELL  ClkDivider:clkdi|clkReg
    Info (332113): 
    Info (332113): Required Width   :     1.111
    Info (332113): Actual Width     :    50.000
    Info (332113): Slack            :    48.889
    Info (332113): ===================================================================
    Info (332113): 
Info: Analyzing Fast Model
Warning (332060): Node: ClkDivider:clkdi|clkReg was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: IO_controller:ioCtrl|ClkDivider:msClk|clkReg was determined to be a clock but was found without an associated clock assignment.
Info (332146): Worst-case setup slack is 97.111
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    97.111         0.000 Clock10 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 Clock10 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 49.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    49.000         0.000 Clock10 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 97.111
    Info (332115): -to_clock [get_clocks {Clock10}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 97.111 
    Info (332115): ===================================================================
    Info (332115): From Node    : IO_controller:ioCtrl|SwitchDevices:switches|swdata[4]
    Info (332115): To Node      : IO_controller:ioCtrl|SwitchDevices:switches|swdata[5]
    Info (332115): Launch Clock : Clock10
    Info (332115): Latch Clock  : Clock10
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      1.785      1.785  R        clock network delay
    Info (332115):      1.926      0.141     uTco  IO_controller:ioCtrl|SwitchDevices:switches|swdata[4]
    Info (332115):      1.926      0.000 FF  CELL  ioCtrl|switches|swdata[4]|regout
    Info (332115):      2.089      0.163 FF    IC  ioCtrl|switches|Equal1~3|dataa
    Info (332115):      2.276      0.187 FF  CELL  ioCtrl|switches|Equal1~3|combout
    Info (332115):      2.490      0.214 FF    IC  ioCtrl|switches|Equal1~5|dataa
    Info (332115):      2.677      0.187 FF  CELL  ioCtrl|switches|Equal1~5|combout
    Info (332115):      3.006      0.329 FF    IC  ioCtrl|switches|always0~0|datab
    Info (332115):      3.186      0.180 FR  CELL  ioCtrl|switches|always0~0|combout
    Info (332115):      3.510      0.324 RR    IC  ioCtrl|switches|swdata[9]~11|datad
    Info (332115):      3.569      0.059 RR  CELL  ioCtrl|switches|swdata[9]~11|combout
    Info (332115):      4.333      0.764 RR    IC  ioCtrl|switches|swdata[5]|ena
    Info (332115):      4.706      0.373 RR  CELL  IO_controller:ioCtrl|SwitchDevices:switches|swdata[5]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):    100.000    100.000           latch edge time
    Info (332115):    101.785      1.785  R        clock network delay
    Info (332115):    101.817      0.032     uTsu  IO_controller:ioCtrl|SwitchDevices:switches|swdata[5]
    Info (332115): 
    Info (332115): Data Arrival Time  :     4.706
    Info (332115): Data Required Time :   101.817
    Info (332115): Slack              :    97.111 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.215
    Info (332115): -to_clock [get_clocks {Clock10}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.215 
    Info (332115): ===================================================================
    Info (332115): From Node    : IO_controller:ioCtrl|SwitchDevices:switches|swctrl[2]
    Info (332115): To Node      : IO_controller:ioCtrl|SwitchDevices:switches|swctrl[2]
    Info (332115): Launch Clock : Clock10
    Info (332115): Latch Clock  : Clock10
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      1.786      1.786  R        clock network delay
    Info (332115):      1.927      0.141     uTco  IO_controller:ioCtrl|SwitchDevices:switches|swctrl[2]
    Info (332115):      1.927      0.000 RR  CELL  ioCtrl|switches|swctrl[2]|regout
    Info (332115):      1.927      0.000 RR    IC  ioCtrl|switches|swctrl~1|datac
    Info (332115):      2.111      0.184 RR  CELL  ioCtrl|switches|swctrl~1|combout
    Info (332115):      2.111      0.000 RR    IC  ioCtrl|switches|swctrl[2]|datain
    Info (332115):      2.153      0.042 RR  CELL  IO_controller:ioCtrl|SwitchDevices:switches|swctrl[2]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      1.786      1.786  R        clock network delay
    Info (332115):      1.938      0.152      uTh  IO_controller:ioCtrl|SwitchDevices:switches|swctrl[2]
    Info (332115): 
    Info (332115): Data Arrival Time  :     2.153
    Info (332115): Data Required Time :     1.938
    Info (332115): Slack              :     0.215 
    Info (332115): ===================================================================
    Info (332115): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 49.000
    Info (332113): Targets: [get_clocks {Clock10}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 49.000 
    Info (332113): ===================================================================
    Info (332113): Node             : ClkDivider:clkdi|clkReg
    Info (332113): Clock            : Clock10
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           CLOCK_50
    Info (332113):      0.571      0.571 RR  CELL  CLOCK_50|combout
    Info (332113):      0.715      0.144 RR    IC  clkdi|clkReg|clk
    Info (332113):      1.037      0.322 RR  CELL  ClkDivider:clkdi|clkReg
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     50.000     50.000           launch edge time
    Info (332113):     50.000      0.000           source latency
    Info (332113):     50.000      0.000           CLOCK_50
    Info (332113):     50.571      0.571 FF  CELL  CLOCK_50|combout
    Info (332113):     50.715      0.144 FF    IC  clkdi|clkReg|clk
    Info (332113):     51.037      0.322 FF  CELL  ClkDivider:clkdi|clkReg
    Info (332113): 
    Info (332113): Required Width   :     1.000
    Info (332113): Actual Width     :    50.000
    Info (332113): Slack            :    49.000
    Info (332113): ===================================================================
    Info (332113): 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 416 megabytes
    Info: Processing ended: Wed Dec 03 01:26:33 2014
    Info: Elapsed time: 00:00:15
    Info: Total CPU time (on all processors): 00:00:12


