---
sidebar_position: 1
title: Introduction
---

# Introduction

:::info[English Version Status]
The English version of this documentation is currently being prepared. We are working to translate the existing Chinese content into English as soon as possible. In the meantime, you may refer to the Chinese version of this documentation or use your browser's translation tool to read it.
:::

Verilua 是一个基于中间件分层架构的硬件验证解耦仿真框架，通过引入 **VPIML**（VPI 中心中间层）统一了硬件验证语言（`HVL`）、硬件脚本引擎（`HSE`）和波形分析语言（`WAL`）三种执行模式，解决了验证生态碎片化问题，实现了验证资产“一次编写，处处验证”（Write Once, Verify Everywhere）的核心理念。

<figure>
  <img src={require('./images/hvl_hse_wal_in_flow.png').default} alt="hvl_hse_wal_in_flow" style={{width: '70%'}} />
  <figcaption>HVL、HSE、WAL 能够覆盖硬件验证中的多个流程</figcaption>
</figure>

:::note[硬件验证生态碎片化问题]
随着各种开源验证框架/语言的出现，使用各种开源的验证框架/语言开发与验证芯片逐渐成为主流，而现代高性能处理器的验证也越来越复杂化。完整的验证流程中不同层次不同模块的验证通常就会包括多个不同的验证环境，不同的验证环境会根据验证需求的不同采用不同的 HVL（Hardware Verification Language）。例如对于 ST（System Test），此时对于仿真速度有更高的要求，因此会采用 HVL_A；对于 UT（Unit Test）则对验证效率有更高的要求，UT 的验证环境需要能够快速迭代，因此就可能采用 HVL_B。不同 HVL 编写的验证组件在不同的验证环境下难以复用，这就导致了验证生态存在碎片化问题，因为这些不同 HVL 编写的验证组件就像孤立的岛屿，难以在多样化的验证场景中实现有效迁移与复用，最终导致整体的验证效率低下。

<figure>
  <img src={require('./images/reuse_issue.png').default} alt="reuse_issue" style={{width: '50%'}} />
  <figcaption>验证组件的复用问题</figcaption>
</figure>
:::

## 为什么使用 Verilua?

- **传统 SystemVerilog + UVM 芯片验证方法的不足：**
    - ❌ 学习曲线陡峭：UVM 框架庞大复杂，组件繁多且规则严格，新手需要较长时间掌握，开发效率较低。
    - ❌ SV 语言局限性：SystemVerilog 作为硬件描述语言，受限于硬件设计语义，缺乏普通编程语言（如 Python 或 C++）的灵活性，限制了验证开发的效率和表达能力（例如实现一个数据库的数据保存功能，可能需要 SV -> DPI-C -> SV 的方式来实现）。

- **[Cocotb](https://www.cocotb.org/) 等框架的优点：**
    - ✅ Cocotb 是一个开源的基于 Python 的硬件验证框架，允许用户使用 Python 语言编写验证平台，基于 coroutine（协程）实现类似 SV 中的并发控制，适用于硬件验证场景。
    - ✅ Cocotb 在开源社区中广泛使用，成熟且稳定，并且能使用 Python 的强大的第三方库生态。

- **但 Cocotb 并不适合在生产环境下使用：**
    - ❌ 因为采用 Python，存在性能问题，Python 几乎是最慢的脚本语言之一，编写复杂的验证环境时，这种性能问题会影响验证效率。
    - ❌ Cocotb 编写的硬件验证组件无法复用（在其他非 Cocotb 的验证平台中使用），只能在自己的框架下使用，隔离的验证生态使得团队难以与行业主流验证工具链无缝对接。

- **Verilua 的特点：**
    - ✅ **基于 Lua/LuaJIT**：Lua 语言简单易学，功能完整，同样具备 coroutine 功能，能够实现并发控制逻辑。采用 LuaJIT 实现，性能远超 Python，能够满足硬件验证的性能需求。
    - ✅ **优秀的开发体验**：Lua 的使用人数远多于 SystemVerilog，开发者积极开发各种插件提高 Lua 语言的开发体验，例如：EmmyLuaLs、LuaLS。
    - ✅ **VPIML 解耦架构**：通过 VPIML 中间层将验证资产的执行模型与具体仿真后端解耦，使得同一套验证组件可以在 HVL、HSE、WAL 三种场景下无缝复用，从根本上解决验证生态碎片化问题。
    - ✅ **全生命周期复用**：Verilua 支持 HVL（硬件验证语言）、HSE（硬件脚本引擎）、WAL（波形分析语言）三种验证场景，能够实现验证组件的跨验证平台、跨场景复用，解决非 SV 验证平台的验证组件复用问题。无论是单元验证、系统协同仿真，还是离线波形分析，都可以使用同一套基于 Verilua 编写的验证组件。

- **Verilua 的缺点/不足：**
    - ❌ Verilua 的底层基于 VPI，不是直接与硬件信号进行交互，而是通过中间层 API 的方式进行，因此与纯 SV 的验证环境相比存在一定的性能差距。但对于绝大多数验证任务，这种差距在可接受范围内，且 Verilua 通过多种优化技术显著缩小了这一差距。
    - ...

## Verilua 的核心理念：一次编写，处处验证

Verilua 的架构设计围绕一个核心目标：**让验证资产在整个硬件验证生命周期中无缝流动**。通过 VPIML 中间层，Verilua 将硬件交互的复杂性封装在底层，向上提供统一、简洁的 DSL，向下适配多种执行后端。这一设计使得为 HVL 编写的 Monitor、Scoreboard 等组件可以原封不动地用于 HSE 的动态调试和 WAL 的离线波形分析，真正实现了“一次编写，处处验证”。

## Hardware Verification Language（`HVL`）

硬件验证语言，专门用于硬件验证场景，能够控制验证平台的运行或者描述复杂的验证逻辑。我们熟悉的 SystemVerilog 就属于一种 HVL（当然也属于 HDL），类似地 Cocotb 框架允许将 Python 作为一种 HVL，而 [Verilator](https://veripool.org/guide/latest/) 能够允许用户将 C++ 作为一种 HVL。

在 Verilua 中，Lua 语言被选择用来作为 Verilua 的 HVL（Verilua 的名字由来：Verification + Lua），具体而言采用的是 [LuaJIT](https://luajit.org/) 这一 Lua 实现，因为 LuaJIT 是一个性能更高的 Lua 实现，并且支持 JIT 编译，这能够为 Verilua 提供更好的 HVL 性能。Verilua 在 LuaJIT 的基础上构造了一个 DSL（Domain Specific Language），以方便用户能够使用 Lua 语言来进行硬件验证业务代码的编写，从而能够使用 Lua 语言作为一种 HVL。

## Hardware Script Engine（`HSE`）

脚本引擎（Script Engine, SE）作为一种动态代码执行环境，在浏览器和游戏开发中得到了广泛应用，例如浏览器通过 JavaScript SE 扩展功能，游戏开发则常嵌入 Lua SE 以支持用户编写插件。Verilua 将这一概念扩展到了硬件仿真中，提出了 Hardware Script Engine（HSE）。例如在硬件仿真的过程中我们经常会有动态打印某些信号的 log 或者需要动态统计某些信号的性能事件的需求，传统的做法通常是修改 RTL 代码向其中临时插入相关业务代码（如 print 语句）来实现这些功能，但是事实上我们完全可以使用一个动态的 SE 来实现，也就是在 RTL 仿真的时候嵌入一个 Lua SE，并且在 SE 中可以通过 VPI 访问所有 RTL 信号信息，并可以使用 Lua 来编写动态的代码以应对时刻变化的需求。

HSE 底层的接口基于 VPI（Verilog Procedural Interface），由于 VPI 的通用性（几乎所有的硬件仿真器都支持 VPI），因此 HSE 能够使得 Verilua 编写的验证组件在非 Verilua 的任何支持 VPI 的验证环境中使用。因此 HSE 是 Verilua 中实现跨环境验证组件复用的关键。得益于 Verilua 的解耦框架设计，HSE 能够复用 HVL 中编写的验证组件，也就是说如果用户在 HVL 场景下编写了一系列的验证组件（例如 Monitor、Scoreboard），那么在 HSE 中是可以直接拿过来复用的，这使得 Verilua 编写的验证组件具有更好的复用性。

为了进一步提升 HSE 在商业仿真器上的性能，Verilua 提供了可选的 **DummyVPI 机制**，通过静态分析自动生成 DPI 函数，并将 VPI 调用透明地重定向到高性能 DPI 接口，大幅降低 VPI 开销，使 HSE 在性能敏感场景下也能保持高效。

## Waveform Analysis Language（`WAL`）

WAL 的概念最早于 2022 年由 Lucas Klemmer 等人的一篇[论文](https://ics.jku.at/files/2022ASPDAC_WAL.pdf)提出（[github 仓库](https://github.com/ics-jku/wal)，后续标记为 `lisp-wal`），其基本思想是利用编程语言自动化波形分析。不同于 lisp-wal 使用 lisp 语言实现 WAL，Verilua 采用了 Lua 语言，并针对波形分析场景开发了高性能后端 **WaveVPI**，支持 VCD、FST、FSDB 等多种波形格式。

WaveVPI 通过模拟标准 VPI 环境，将静态波形文件转化为可重放的仿真数据流，使得为 HVL 和 HSE 编写的验证组件可以不加修改地直接用于离线波形分析。这种复用能力极大地提升了波形分析的效率，用户可以通过自动化脚本快速定位错误，无需手动检查波形。

## Verilua 架构概览

Verilua 的解耦框架中，分为 Frontend、Kernel、Backend 三个层次：

- **Frontend**：用户的业务代码，即使用 Verilua DSL 编写的验证组件。
- **Kernel**：与仿真器无关的核心，包含任务调度器（Scheduler）、硬件信号抽象层（Handles）以及 **VPIML** 接口，所有与后端交互的逻辑均通过 VPIML 进行。
- **Backend**：执行后端。对于 HVL 和 HSE，对接的是具体硬件仿真器（如 Verilator、VCS、iverilog 等）；对于 WAL，对接的是 Verilua 自研的 WaveVPI 后端。

HVL、HSE、WAL 基于同一个中间件（VPIML）与 Kernel 通信，VPIML 提供了统一的硬件交互模型，使得用户代码可以在不同后端间平滑迁移，无需额外适配。

<figure>
  <img src={require('./images/verilua_architecture.png').default} alt="verilua_architecture" style={{width: '70%'}} />
  <figcaption>Verilua 架构</figcaption>
</figure>

:::note[Verilua 的验证组件复用]
Verilua 的解耦框架设计允许 HVL、HSE、WAL 的验证组件在这三种场景下的任意一种中复用，任意一种场景下编写的验证组件无需考虑复用性问题，Verilua 从框架层面上就支持复用。从下图可以看到所有相同颜色的组件都是同一份代码，它们在 HVL、HSE、WAL 三个场景下都能无修改复用。

<figure>
  <img src={require('./images/verilua_component_reuse.png').default} alt="verilua_component_reuse" style={{width: '50%'}} />
  <figcaption>Verilua 的验证组件复用</figcaption>
</figure>
:::

## 应用案例

在本节中，我们将展示 Verilua 作为硬件验证语言（HVL）、硬件仿真引擎（HSE）和波形分析语言（WAL）的用例，展示其与传统仿真框架相比的独特特性。我们所有的案例将围绕[香山处理器](https://github.com/OpenXiangShan/XiangShan)南湖V3（`NHV3`）系列开源高性能处理器的缓存子系统的验证和调试过程展开。

### Verilua as an HVL

在 NHV3 中，我们使用 Verilua 构建了一个针对缓存子系统（包括 L2/L3 缓存）的验证平台，如下图所示。Verilua 作为一种硬件验证语言（HVL）的应用，涉及多个关键的验证组件，例如 FakeCache、FakeDMA、TLCAgent、TLULAgent、L2Monitor、L3Monitor 和 GlobalScoreboard，这些组件均使用 Lua 编写。其中，FakeCache 和 FakeDMA 组件通过 VPIML 与待测设计（DUT）的信号进行交互。

<figure>
  <img src={require('./images/verilua_as_an_hvl.png').default} alt="verilua_as_an_hvl" style={{width: '70%'}} />
  <figcaption>Verilua as an HVL</figcaption>
</figure>

在该验证平台中，每个组件都具备相对独立的功能。例如，L2/L3 Monitor 负责从 L2/L3 缓存中读取总线信号并记录日志，以便后续分析。GlobalScoreboard 是一个关键的检查组件，用于确保缓存系统内的全局数据一致性，这对于维护缓存操作的完整性至关重要。

使用 Lua 编写这些组件的一个显著优势是，对业务逻辑的修改无需重新编译整个验证平台。这种能力使得平台能够快速迭代和开发，从而提高了整体效率。此外，Lua 高效且灵活的语法有助于创建适应性强的验证平台。与传统的 SystemVerilog 验证平台相比，Lua 的轻量级和动态特性使得验证环境更易于维护和扩展。

### Verilua as an HSE

在本示例中，我们将 Verilua 作为硬件仿真引擎（HSE）嵌入到现有的仿真框架中。在 NHV3 的顶层仿真中，[difftest](https://github.com/OpenXiangShan/difftest) 执行指令级比较以确保正确性。如果 L2/L3 缓存中存在错误，该错误会通过处理器流水线传播，并仅在 difftest 比较架构寄存器时被检测到。这使得验证工程师难以定位错误，需要追溯到缓存子系统，这一过程耗时且严重影响调试效率。

通过将 Verilua 嵌入到 difftest 仿真环境中，我们可以利用之前开发的组件（如 L2/L3Monitor 和 GlobalScoreboard），并通过 VPI 将它们连接到 L2/L3 缓存总线信号，如下图所示。这种设置使得 Monitor 组件能够记录总线行为，而 GlobalScoreboard 则实时检查数据正确性。如果发生错误，仿真会立即停止，并提供错误信息，从而帮助快速将问题定位到 L2/L3 缓存。

<figure>
  <img src={require('./images/verilua_as_an_hse.png').default} alt="verilua_as_an_hse" style={{width: '70%'}} />
  <figcaption>Verilua as an HSE</figcaption>
</figure>

在这种情况下，Verilua 的使用促进了现有验证组件的重用，而无需重写或插入调试代码片段。整个过程是非侵入式的，最大限度地减少了对原始 RTL 设计的干扰，并避免了因频繁修改 RTL 代码而引入新错误的风险，最终提高了验证过程的效率和准确性。

将 Verilua 作为 HSE 使用，使我们能够灵活地收集各种仿真信号信息。例如，一个简单的 Lua 脚本可以统计缓存命中率、未命中率、读写延迟等，并在仿真过程中打印这些信息。这种方法无需修改 RTL 来扩展仿真功能，因为所有功能都可以通过 Lua 脚本动态实现。

### Verilua as an WAL

在最后一个示例中，我们展示了 Verilua 作为波形分析语言（WAL）如何提高波形分析效率。假设验证工程师在使用其他验证平台时遇到了一个错误，但无法定位问题。他们发送给我们一个波形文件进行调试。通常情况下，我们需要从他们提供的有限信息入手，逐步排查问题，这一过程可能非常耗时，尤其是当问题出现在缓存子系统的 L3Cache 中时。

借助 Verilua，我们可以使用 WaveVPI 后端对波形文件进行仿真。在此仿真过程中，我们可以利用 L2/L3Monitor、GlobalScoreboard 以及前文示例中的其他组件（如下图所示）来帮助识别错误并收集总线信息。通过将这些组件集成到波形仿真场景中，我们能够高效地分析波形。Monitors 和 GlobalScoreboard 会在仿真过程中精确定位错误发生的位置，并告知我们错误的具体来源。这种方法避免了繁琐的波形检查，使得我们可以将 Verilua 作为 WAL 来分析波形并重用验证组件，从而显著提升分析效率，节省调试时间，并提高生产力。

<figure>
  <img src={require('./images/verilua_as_an_wal.png').default} alt="verilua_as_an_wal" style={{width: '70%'}} />
  <figcaption>Verilua as an WAL</figcaption>
</figure>

在这些案例中，Verilua 能够利用同一套基于 Lua 的验证组件来应对 HVL、HSE 和 WAL 的不同场景。这展示了 Verilua 强大的可重用性，并显著提升了验证过程的效率。

## 下一步

- **快速开始**：请参阅 [安装指南](./getting-started/install.mdx) 和 [HVL 示例](./getting-started/simple_hvl_example.mdx)。
- **深入了解**：探索 [HSE](./getting-started/simple_hse_example.mdx) 和 [WAL](./getting-started/simple_wal_example.mdx) 的使用方法。
- **参与贡献**：欢迎访问我们的 [GitHub 仓库](https://github.com/cyril0124/verilua) 提交问题或贡献代码。
