Trabalho desenvolvido na cadeira de Sistemas Digitais da Graduação em Engenharia de Computação da Universidade Federal do Rio Grande do Sul.
Foi desenvolvido uma descrição do hardware sintetizavel para FPGA de uma versão extendida do processador teórico Neander da UFRGS, onde além de
ser implementada toda a organização foi também projetado as modificações da ISA assim como modificações de design fisico para suportá-las. 
