tms_version 5 [Tool:	VERILOG-XL	08.20.001-p]
verilog_options 

 -1 /h/nkurin0a/Inverter.run1/testfixture.template 
-2 2 1 21 96 0 1 525 1 9 363 11 1 522 12 2 47 15 1 363 17 1 522 18 2 
-2 4 23 13 305 0 6 364 7 4 59 11 1 
-2 7 38 12 308 0 4 364 6 4 59 10 1 
-2 9 51 10 318 0 3 364 5 3 59 8 1 
-2 13 64 26 364 0 8 364 9 3 40 12 1 364 13 4 44 17 1 364 19 3 41 22 1 59 23 1 
-2 16 93 15 96 0 1 550 1 5 364 7 7 
-2 19 189 33 96 2 1 553 3 7 366 11 21
 -7 testfixture.verilog 
-2 8 107 8 297 0 7 
-2 9 115 7 270 0 5 
-2 11 123 15 364 3 3 61 7 1 363 9 1 362 10 2 363 12 1 59 13 1 
-2 12 138 18 35 3 1 363 4 1 364 6 3 61 10 1 363 12 1 362 13 2 363 15 1 59 16 1 
-2 13 156 18 35 3 1 363 4 1 364 6 3 61 10 1 363 12 1 362 13 2 363 15 1 59 16 1 
-2 14 174 15 35 3 1 363 4 1 365 6 7 59 13 1 
-2 16 190 5 280 0 3
 -8  
-2 20 222 7 96 0 1 552 1 5 
-2 22 230 16 96 0 1 550 1 5 364 7 8 
-2 28 361 17 96 0 1 550 1 5 364 7 9 
-2 33 495 11 283 0 9
 -1 /h/nkurin0a/public_html/EE103/Adder/Inverter/functional/verilog.v 
-2 3 51 20 96 0 1 525 1 9 363 11 1 522 12 2 47 14 1 363 15 2 523 17 2 
-2 5 72 31 305 0 6 364 7 8 40 16 1 364 18 4 44 22 1 364 24 3 41 28 1 59 29 1 
-2 7 104 13 299 2 5 364 8 3 59 11 1 
-2 8 117 15 310 2 6 364 9 4 59 13 1 
-2 10 133 24 295 2 3 35 6 1 363 7 1 364 9 2 40 11 1 364 12 4 44 16 1 364 17 3 41 20 1 59 21 1 
-2 12 158 10 283 0 9
 -3
test test 0 0 0 0 0 /h/nkurin0a/Inverter.run1/testfixture.template
test.top Inverter 0 0 0 0 0 /h/nkurin0a/public_html/EE103/Adder/Inverter/functional/verilog.v
 -4 -4
-5 -5
-6 test
Vout 22
Vin 33
top 95
-6 Inverter
Vout 20
Vout 22
Vin 19
Vin 22
n1 53
