<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="synth_1" LaunchPart="xc7z020clg400-3" LaunchTime="1517454623">
  <File Type="VDS-TIMING-PB" Name="z1top_timing_summary_synth.pb"/>
  <File Type="VDS-TIMINGSUMMARY" Name="z1top_timing_summary_synth.rpt"/>
  <File Type="RDS-DCP" Name="z1top.dcp"/>
  <File Type="RDS-UTIL-PB" Name="z1top_utilization_synth.pb"/>
  <File Type="RDS-UTIL" Name="z1top_utilization_synth.rpt"/>
  <File Type="RDS-PROPCONSTRS" Name="z1top_drc_synth.rpt"/>
  <File Type="RDS-RDS" Name="z1top.vds"/>
  <File Type="PA-TCL" Name="z1top.tcl"/>
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PSRCDIR/sources_1/new/full_adder.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../src/eecs151-sp18/fpga_labs/staging/lab2/lab2/lab2.srcs/sources_1/new/full_adder.v"/>
        <Attr Name="ImportTime" Val="1517425445"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/tone_generator.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../src/eecs151-sp18/fpga_labs/staging/lab2/lab2/lab2.srcs/sources_1/new/tone_generator.v"/>
        <Attr Name="ImportTime" Val="1517425488"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/adder_tester.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../src/eecs151-sp18/fpga_labs/staging/lab2/lab2/lab2.srcs/sources_1/new/adder_tester.v"/>
        <Attr Name="ImportTime" Val="1517369005"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/behavioral_adder.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../src/eecs151-sp18/fpga_labs/staging/lab2/lab2/lab2.srcs/sources_1/new/behavioral_adder.v"/>
        <Attr Name="ImportTime" Val="1517369005"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/structural_adder.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../src/eecs151-sp18/fpga_labs/staging/lab2/lab2/lab2.srcs/sources_1/new/structural_adder.v"/>
        <Attr Name="ImportTime" Val="1517425660"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/z1top.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../src/eecs151-sp18/fpga_labs/staging/lab2/lab2/lab2.srcs/sources_1/new/z1top.v"/>
        <Attr Name="ImportTime" Val="1517425391"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/adder_testbench.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../src/eecs151-sp18/fpga_labs/staging/lab2/lab2/lab2.srcs/sources_1/new/adder_testbench.v"/>
        <Attr Name="ImportTime" Val="1517369005"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/archive_project_summary.txt"/>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="z1top"/>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1">
    <Filter Type="Constrs"/>
    <File Path="$PSRCDIR/constrs_1/PYNQ-Z1_C.xdc">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../src/eecs151-sp18/fpga_labs/staging/lab2/lab2/lab2.srcs/constrs_1/PYNQ-Z1_C.xdc"/>
        <Attr Name="ImportTime" Val="1517425273"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="ConstrsType" Val="XDC"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2016"/>
    <Step Id="synth_design"/>
  </Strategy>
</GenRun>
