+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                                ;
+----------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                            ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+----------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; tx_path_unit|wishbone_master_inst                                    ; 56    ; 18             ; 0            ; 18             ; 62     ; 18              ; 18            ; 18              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tx_path_unit|wb_slave_inst                                           ; 47    ; 18             ; 2            ; 18             ; 45     ; 18              ; 18            ; 18              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tx_path_unit|tx_fifo_inst                                            ; 13    ; 8              ; 0            ; 8              ; 18     ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tx_path_unit|tx_crc_inst                                             ; 13    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tx_path_unit|tx_ram_inst                                             ; 28    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tx_path_unit|tx_uart_inst                                            ; 12    ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tx_path_unit|tx_mpe_inst                                             ; 46    ; 0              ; 0            ; 0              ; 30     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tx_path_unit|bus_to_enc_fsm_inst                                     ; 30    ; 19             ; 5            ; 19             ; 60     ; 19              ; 19            ; 19              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tx_path_unit                                                         ; 48    ; 0              ; 0            ; 0              ; 46     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; output_block_unit|input_block_ws                                     ; 47    ; 53             ; 2            ; 53             ; 45     ; 53              ; 53            ; 53              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; output_block_unit|output_block_ws                                    ; 47    ; 18             ; 2            ; 18             ; 45     ; 18              ; 18            ; 18              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; output_block_unit|output_block_wm                                    ; 56    ; 61             ; 0            ; 61             ; 62     ; 61              ; 61            ; 61              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; output_block_unit|fifo                                               ; 13    ; 3              ; 0            ; 3              ; 29     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; output_block_unit|short_fifo                                         ; 13    ; 9              ; 0            ; 9              ; 17     ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; output_block_unit                                                    ; 84    ; 0              ; 8            ; 0              ; 55     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; signal_generator_inst|registers_inst                                 ; 21    ; 0              ; 1            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; signal_generator_inst|signal_generator_inst                          ; 19    ; 0              ; 9            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; signal_generator_inst|wishbone_slave_inst                            ; 47    ; 18             ; 2            ; 18             ; 45     ; 18              ; 18            ; 18              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; signal_generator_inst                                                ; 47    ; 9              ; 0            ; 9              ; 19     ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core_inst|data_out_size_inst|\cordinator1_proc:equal_cordenator_proc ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core_inst|data_out_size_inst                                         ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core_inst|wishbone_slave_inst                                        ; 47    ; 18             ; 2            ; 18             ; 45     ; 18              ; 18            ; 18              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core_inst|core_registers_inst                                        ; 22    ; 7              ; 0            ; 7              ; 32     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core_inst|wishbone_master_inst                                       ; 56    ; 78             ; 0            ; 78             ; 62     ; 78              ; 78            ; 78              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core_inst|read_controller_inst                                       ; 16    ; 0              ; 0            ; 0              ; 15     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core_inst|write_controller_inst                                      ; 27    ; 0              ; 4            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core_inst|enable_fsm_inst                                            ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core_inst|RAM_inst|\power_sign_dec:ram_gen:0:RAM_inst                ; 20    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core_inst|RAM_inst                                                   ; 20    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core_inst                                                            ; 57    ; 1              ; 0            ; 1              ; 46     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; intercon|watchdog_timer_inst                                         ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; intercon                                                             ; 177   ; 98             ; 0            ; 98             ; 278    ; 98              ; 98            ; 98              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rx_path_unit|wb_slave_inst                                           ; 47    ; 34             ; 2            ; 34             ; 45     ; 34              ; 34            ; 34              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rx_path_unit|error_register_inst                                     ; 20    ; 3              ; 0            ; 3              ; 10     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rx_path_unit|wishbone_master_inst                                    ; 56    ; 27             ; 1            ; 27             ; 62     ; 27              ; 27            ; 27              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rx_path_unit|ram_simple_inst                                         ; 28    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rx_path_unit|crc_gen_inst                                            ; 13    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rx_path_unit|mp_dec_inst                                             ; 20    ; 0              ; 0            ; 0              ; 55     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rx_path_unit|uart_rx_inst                                            ; 3     ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rx_path_unit                                                         ; 42    ; 1              ; 0            ; 1              ; 46     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
+----------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
