41 2 0
38 1
22 7 32 47 12 0 \NUL
Lab 1
22 8 64 142 44 0 \NUL
Chiang, Meng-Chieh
22 8 96 48 76 0 \NUL
sslug
22 64 272 264 252 0 \NUL
Part A Output                            
8 216 184 265 135 1 0
8 280 184 329 135 1 0
8 352 184 401 135 1 0
11 168 424 195 326 0 1
20 264 208 331 189 0
in_3
20 336 208 403 189 0
in_2
20 408 208 475 189 0
in_1
8 424 184 473 135 1 0
20 480 208 547 189 0
in_0
19 72 312 139 293 0
a_3
19 56 336 123 317 0
a_2
19 40 360 107 341 0
a_1
19 24 384 91 365 0
a_0
22 64 472 208 452 0 \NUL
Place comments here
22 64 496 204 476 0 \NUL
describing the output
22 448 472 592 452 0 \NUL
Place comments here
7 360 664 409 615 0 1
7 360 704 409 655 0 1
19 264 592 331 573 0
c_2
19 264 632 331 613 0
c_1
19 264 672 331 653 0
c_0
22 416 688 480 668 0 \NUL
SOP/POS
22 416 648 492 628 0 \NUL
NAND Only
22 416 608 484 588 0 \NUL
NOR Only
22 448 496 588 476 0 \NUL
describing the output
22 272 744 416 724 0 \NUL
Place comments here
22 272 768 412 748 0 \NUL
describing the output
22 280 32 653 12 0 \NUL
You are only permitted to modify or add text to this page.
22 280 56 605 36 0 \NUL
Your circuit must use senders and/or receivers to
22 280 80 538 60 0 \NUL
interface with these inputs and outputs.
7 472 360 521 311 0 1
7 544 360 593 311 0 1
7 616 360 665 311 0 1
19 408 392 475 373 0
b_2
19 480 392 547 373 0
b_1
19 552 392 619 373 0
b_0
7 360 624 409 575 0 1
22 64 136 616 116 0 \NUL
Input                                                                                                                                 
22 448 272 650 252 0 \NUL
Part B Output                            
22 272 552 473 532 0 \NUL
Part C Output                            
1 470 159 481 198
1 409 198 398 159
1 337 198 326 159
1 265 198 262 159
1 169 390 136 302
1 169 396 120 326
1 169 402 104 350
1 169 408 88 374
1 328 622 361 639
1 328 662 361 679
1 472 382 473 335
1 544 382 545 335
1 616 382 617 335
1 328 582 361 599
38 2
22 8 32 48 12 0 \NUL
Lab 1
22 8 64 142 44 0 \NUL
Chiang, Meng-Chieh
22 8 96 75 76 0 \NUL
mchian12
22 24 600 390 580 0 \NUL
these are only present so circuit simulates without error
22 24 624 291 604 0 \NUL
remove these once logic is implemented
22 32 184 262 164 0 \NUL
placeholder senders and receivers
22 209 350 645 330 0 \NUL
We suggest building each part on a new page using the -/+ buttons
38 3
22 8 32 48 12 0 \NUL
Lab 1
22 8 64 142 44 0 \NUL
Chiang, Meng-Chieh
22 8 96 75 76 0 \NUL
mchian12
19 133 215 200 196 0
in_3
19 134 240 201 221 0
in_2
19 134 264 201 245 0
in_1
19 134 288 201 269 0
in_0
22 8 32 48 12 0 \NUL
Lab 1
22 8 32 48 12 0 \NUL
Lab 1
22 8 32 48 12 0 \NUL
Lab 1
22 105 33 143 13 0 \NUL
PartA
20 523 215 590 196 0
a_3
20 522 240 589 221 0
a_2
20 522 264 589 245 0
a_1
20 522 288 589 269 0
a_0
22 336 366 412 346 0 \NUL
one by one
1 197 205 524 205
1 198 230 523 230
1 198 254 523 254
1 198 278 523 278
38 4
22 8 32 48 12 0 \NUL
Lab 1
22 8 64 142 44 0 \NUL
Chiang, Meng-Chieh
22 8 96 75 76 0 \NUL
mchian12
22 91 33 135 13 0 \NUL
Part B
19 62 168 129 149 0
in_1
19 64 273 131 254 0
in_0
20 405 273 472 254 0
b_1
20 405 169 472 150 0
b_2
35 272 234 321 185 0 0
20 406 331 473 312 0
b_0
8 62 346 111 297 1 0
22 488 334 625 314 0 \NUL
keep b_0 always off 
22 300 246 356 226 0 \NUL
OR gate
22 349 359 626 339 0 \NUL
because b_0 on the display it always be 0
1 273 195 126 158
1 406 263 128 263
1 406 159 318 209
1 273 223 128 263
1 407 321 108 321
38 5
22 8 32 48 12 0 \NUL
Lab 1
22 8 64 142 44 0 \NUL
Chiang, Meng-Chieh
22 8 96 75 76 0 \NUL
mchian12
19 35 126 102 107 0
in_2
19 34 154 101 135 0
in_1
19 34 181 101 162 0
in_0
20 806 339 873 320 0
c_0
22 96 33 135 13 0 \NUL
PartC
19 34 223 101 204 0
in_2
19 33 251 100 232 0
in_1
19 33 278 100 259 0
in_0
19 31 318 98 299 0
in_2
19 30 346 97 327 0
in_1
19 30 373 97 354 0
in_0
19 32 407 99 388 0
in_2
19 31 435 98 416 0
in_1
19 31 462 98 443 0
in_0
3 430 179 479 130 1 0
3 427 270 476 221 1 0
3 420 354 469 305 1 0
3 417 441 466 392 1 0
4 635 353 684 304 2 0
5 241 135 290 86 0
5 244 174 293 125 0
5 251 238 300 189 0
5 246 301 295 252 0
5 252 401 301 352 0
5 253 358 302 309 0
22 599 35 655 15 0 \NUL
in_2 = a
22 599 62 655 42 0 \NUL
in_1 = b
22 601 90 656 70 0 \NUL
in_0 = c
22 427 128 462 108 0 \NUL
a'b'c
22 428 217 463 197 0 \NUL
a'bc'
22 425 303 460 283 0 \NUL
ab'c'
22 427 391 454 371 0 \NUL
abc
22 816 276 848 256 0 \NUL
SOP
19 31 522 98 503 0
in_2
19 31 551 98 532 0
in_1
19 31 580 98 561 0
in_0
19 35 126 102 107 0
in_2
19 34 154 101 135 0
in_1
19 34 181 101 162 0
in_0
3 275 525 324 476 0 1
3 272 569 321 520 0 1
3 272 631 321 582 0 1
3 272 687 321 638 0 1
3 271 753 320 704 0 1
3 270 801 319 752 0 1
3 455 578 504 529 1 1
3 455 659 504 610 1 1
3 454 746 503 697 1 1
3 456 846 505 797 1 1
3 800 716 849 667 2 1
19 29 622 96 603 0
in_2
19 28 651 95 632 0
in_1
19 28 677 95 658 0
in_0
19 30 715 97 696 0
in_2
19 29 743 96 724 0
in_1
19 29 770 96 751 0
in_0
19 30 813 97 794 0
in_2
19 29 841 96 822 0
in_1
19 29 868 96 849 0
in_0
19 23 933 90 914 0
in_2
19 24 972 91 953 0
in_1
3 520 576 569 527 0 1
3 522 654 571 605 0 1
3 530 746 579 697 0 1
3 533 844 582 795 0 1
20 893 704 960 685 0
c_1
22 905 634 947 614 0 \NUL
NAND
3 661 579 710 530 0 1
3 662 652 711 603 0 1
3 662 749 711 700 0 1
3 662 842 711 793 0 1
4 269 913 318 864 0 1
4 271 961 320 912 0 1
4 418 961 467 912 0 1
4 417 909 466 860 0 1
4 573 983 622 934 1 1
19 28 1051 95 1032 0
in_2
19 27 1092 94 1073 0
in_1
19 27 1135 94 1116 0
in_0
4 417 1014 466 965 0 1
4 280 1062 329 1013 0 1
4 283 1159 332 1110 0 1
4 417 1065 466 1016 0 1
4 414 1157 463 1108 0 1
4 266 1274 315 1225 0 1
4 579 1110 628 1061 1 1
4 891 1119 940 1070 0 1
4 266 1333 315 1284 0 1
19 25 1012 92 993 0
in_0
19 30 1215 97 1196 0
in_2
19 29 1256 96 1237 0
in_1
19 29 1299 96 1280 0
in_0
4 580 1278 629 1229 1 1
4 587 1429 636 1380 1 1
4 401 1283 450 1234 0 1
4 401 1336 450 1287 0 1
4 416 1108 465 1059 0 1
4 403 1225 452 1176 0 1
4 409 1387 458 1338 0 1
4 410 1439 459 1390 0 1
4 414 1489 463 1440 0 1
19 25 1380 92 1361 0
in_2
19 24 1421 91 1402 0
in_1
19 24 1464 91 1445 0
in_0
4 747 1106 796 1057 2 1
20 1012 1105 1079 1086 0
c_2
22 1017 1067 1051 1047 0 \NUL
NOR
1 98 171 431 168
1 97 241 428 245
1 95 308 421 315
1 96 397 418 402
1 95 425 418 416
1 95 452 418 430
1 99 116 242 110
1 98 144 245 149
1 98 213 252 213
1 97 268 247 276
1 94 336 254 333
1 94 363 253 376
1 287 110 431 140
1 290 149 431 154
1 297 213 428 231
1 292 276 428 259
1 299 333 421 329
1 298 376 421 343
1 476 154 636 314
1 636 323 473 245
1 466 329 636 333
1 463 416 636 342
1 681 328 807 329
1 95 512 276 486
1 276 514 95 512
1 95 541 273 530
1 273 558 95 541
1 321 500 456 539
1 318 544 456 553
1 95 570 456 567
1 93 612 273 592
1 273 620 93 612
1 92 667 273 648
1 273 676 92 667
1 272 714 93 733
1 272 742 93 733
1 271 762 93 760
1 271 790 93 760
1 92 641 456 634
1 318 606 456 620
1 456 648 318 662
1 317 728 455 721
1 316 776 455 735
1 94 705 455 707
1 94 803 457 807
1 457 821 93 831
1 93 858 457 835
1 501 553 521 537
1 521 565 501 553
1 501 634 523 615
1 501 634 523 643
1 500 721 531 707
1 500 721 531 735
1 502 821 534 805
1 502 821 534 833
1 846 691 894 694
1 566 551 662 540
1 566 551 662 568
1 568 629 663 613
1 568 629 663 641
1 576 721 663 710
1 576 721 663 738
1 579 819 663 803
1 579 819 663 831
1 707 554 801 677
1 708 627 801 686
1 708 724 801 696
1 708 817 801 705
1 87 923 270 874
1 270 902 87 923
1 315 888 418 870
1 418 898 315 888
1 317 936 419 922
1 463 884 574 944
1 574 958 464 936
1 88 962 272 922
1 88 962 272 950
1 317 936 419 950
1 267 1235 93 1246
1 267 1263 93 1246
1 267 1294 93 1289
1 93 1289 267 1322
1 418 1026 326 1037
1 418 1054 326 1037
1 418 975 89 1002
1 89 1002 418 1003
1 574 972 463 989
1 281 1023 92 1041
1 92 1041 281 1051
1 91 1125 284 1120
1 91 1125 284 1148
1 415 1118 329 1134
1 415 1146 329 1134
1 417 1069 91 1082
1 417 1097 91 1082
1 580 1071 463 1040
1 580 1085 462 1083
1 404 1186 94 1205
1 404 1214 94 1205
1 402 1244 312 1249
1 402 1272 312 1249
1 402 1297 312 1308
1 402 1325 312 1308
1 580 1099 460 1132
1 581 1239 449 1200
1 581 1253 447 1258
1 581 1267 447 1311
1 588 1390 455 1362
1 588 1404 456 1414
1 588 1418 460 1464
1 410 1348 89 1370
1 410 1376 89 1370
1 411 1400 88 1411
1 411 1428 88 1411
1 88 1454 415 1450
1 88 1454 415 1478
1 748 1067 619 958
1 625 1085 748 1076
1 626 1253 748 1086
1 633 1404 748 1095
1 892 1080 793 1081
1 892 1108 793 1081
1 1013 1095 937 1094
38 6
22 8 32 48 12 0 \NUL
Lab 1
22 8 64 142 44 0 \NUL
Chiang, Meng-Chieh
22 8 96 75 76 0 \NUL
mchian12
39 16777215
47 0
40 1 10 8
50 1500 1500
51 1 30
30
System
20
700
0
0
1
2
2
34
