TimeQuest Timing Analyzer report for Debug
Wed Nov 19 15:19:27 2014
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow Model Fmax Summary
  7. Slow Model Setup Summary
  8. Slow Model Hold Summary
  9. Slow Model Recovery Summary
 10. Slow Model Removal Summary
 11. Slow Model Minimum Pulse Width Summary
 12. Slow Model Setup: 'Clock10'
 13. Slow Model Hold: 'Clock10'
 14. Slow Model Minimum Pulse Width: 'Clock10'
 15. Slow Model Datasheet Report
 16. Fast Model Setup Summary
 17. Fast Model Hold Summary
 18. Fast Model Recovery Summary
 19. Fast Model Removal Summary
 20. Fast Model Minimum Pulse Width Summary
 21. Fast Model Setup: 'Clock10'
 22. Fast Model Hold: 'Clock10'
 23. Fast Model Minimum Pulse Width: 'Clock10'
 24. Fast Model Datasheet Report
 25. Multicorner Timing Analysis Summary
 26. Setup Transfers
 27. Hold Transfers
 28. Report TCCS
 29. Report RSKM
 30. Unconstrained Paths
 31. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Debug                                                             ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C20F484C7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; Timing.sdc    ; OK     ; Wed Nov 19 15:19:26 2014 ;
+---------------+--------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                ;
+------------+------+---------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; Clock Name ; Type ; Period  ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets      ;
+------------+------+---------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; Clock10    ; Base ; 100.000 ; 10.0 MHz  ; 0.000 ; 50.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 } ;
+------------+------+---------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 176.18 MHz ; 176.18 MHz      ; Clock10    ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------+
; Slow Model Setup Summary         ;
+---------+--------+---------------+
; Clock   ; Slack  ; End Point TNS ;
+---------+--------+---------------+
; Clock10 ; 94.324 ; 0.000         ;
+---------+--------+---------------+


+---------------------------------+
; Slow Model Hold Summary         ;
+---------+-------+---------------+
; Clock   ; Slack ; End Point TNS ;
+---------+-------+---------------+
; Clock10 ; 0.445 ; 0.000         ;
+---------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+---------+--------+---------------------+
; Clock   ; Slack  ; End Point TNS       ;
+---------+--------+---------------------+
; Clock10 ; 48.889 ; 0.000               ;
+---------+--------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'Clock10'                                                                                                                                      ;
+--------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; 94.324 ; SWD:sw_d|ClkDivider:divider|counter[5]  ; SWD:sw_d|ClkDivider:divider|clkReg      ; Clock10      ; Clock10     ; 100.000      ; -0.818     ; 4.896      ;
; 94.324 ; SWD:sw_d|ClkDivider:divider|counter[5]  ; Timer:timer_d|ClkDivider:divider|clkReg ; Clock10      ; Clock10     ; 100.000      ; -0.818     ; 4.896      ;
; 94.329 ; SWD:sw_d|ClkDivider:divider|counter[1]  ; SWD:sw_d|ClkDivider:divider|clkReg      ; Clock10      ; Clock10     ; 100.000      ; -0.818     ; 4.891      ;
; 94.329 ; SWD:sw_d|ClkDivider:divider|counter[1]  ; Timer:timer_d|ClkDivider:divider|clkReg ; Clock10      ; Clock10     ; 100.000      ; -0.818     ; 4.891      ;
; 94.351 ; SWD:sw_d|ClkDivider:divider|counter[22] ; SWD:sw_d|ClkDivider:divider|clkReg      ; Clock10      ; Clock10     ; 100.000      ; -0.812     ; 4.875      ;
; 94.351 ; SWD:sw_d|ClkDivider:divider|counter[22] ; Timer:timer_d|ClkDivider:divider|clkReg ; Clock10      ; Clock10     ; 100.000      ; -0.812     ; 4.875      ;
; 94.388 ; SWD:sw_d|ClkDivider:divider|counter[16] ; SWD:sw_d|ClkDivider:divider|clkReg      ; Clock10      ; Clock10     ; 100.000      ; -0.812     ; 4.838      ;
; 94.388 ; SWD:sw_d|ClkDivider:divider|counter[16] ; Timer:timer_d|ClkDivider:divider|clkReg ; Clock10      ; Clock10     ; 100.000      ; -0.812     ; 4.838      ;
; 94.416 ; SWD:sw_d|ClkDivider:divider|counter[18] ; SWD:sw_d|ClkDivider:divider|clkReg      ; Clock10      ; Clock10     ; 100.000      ; -0.812     ; 4.810      ;
; 94.416 ; SWD:sw_d|ClkDivider:divider|counter[18] ; Timer:timer_d|ClkDivider:divider|clkReg ; Clock10      ; Clock10     ; 100.000      ; -0.812     ; 4.810      ;
; 94.468 ; SWD:sw_d|ClkDivider:divider|counter[10] ; SWD:sw_d|ClkDivider:divider|clkReg      ; Clock10      ; Clock10     ; 100.000      ; -0.818     ; 4.752      ;
; 94.468 ; SWD:sw_d|ClkDivider:divider|counter[10] ; Timer:timer_d|ClkDivider:divider|clkReg ; Clock10      ; Clock10     ; 100.000      ; -0.818     ; 4.752      ;
; 94.477 ; SWD:sw_d|ClkDivider:divider|counter[21] ; SWD:sw_d|ClkDivider:divider|clkReg      ; Clock10      ; Clock10     ; 100.000      ; -0.812     ; 4.749      ;
; 94.477 ; SWD:sw_d|ClkDivider:divider|counter[21] ; Timer:timer_d|ClkDivider:divider|clkReg ; Clock10      ; Clock10     ; 100.000      ; -0.812     ; 4.749      ;
; 94.538 ; SWD:sw_d|ClkDivider:divider|counter[19] ; SWD:sw_d|ClkDivider:divider|clkReg      ; Clock10      ; Clock10     ; 100.000      ; -0.812     ; 4.688      ;
; 94.538 ; SWD:sw_d|ClkDivider:divider|counter[19] ; Timer:timer_d|ClkDivider:divider|clkReg ; Clock10      ; Clock10     ; 100.000      ; -0.812     ; 4.688      ;
; 94.561 ; SWD:sw_d|ClkDivider:divider|counter[6]  ; SWD:sw_d|ClkDivider:divider|clkReg      ; Clock10      ; Clock10     ; 100.000      ; -0.818     ; 4.659      ;
; 94.561 ; SWD:sw_d|ClkDivider:divider|counter[6]  ; Timer:timer_d|ClkDivider:divider|clkReg ; Clock10      ; Clock10     ; 100.000      ; -0.818     ; 4.659      ;
; 94.586 ; SWD:sw_d|ClkDivider:divider|counter[23] ; SWD:sw_d|ClkDivider:divider|clkReg      ; Clock10      ; Clock10     ; 100.000      ; -0.812     ; 4.640      ;
; 94.586 ; SWD:sw_d|ClkDivider:divider|counter[23] ; Timer:timer_d|ClkDivider:divider|clkReg ; Clock10      ; Clock10     ; 100.000      ; -0.812     ; 4.640      ;
; 94.649 ; SWD:sw_d|ClkDivider:divider|counter[28] ; SWD:sw_d|ClkDivider:divider|clkReg      ; Clock10      ; Clock10     ; 100.000      ; -0.812     ; 4.577      ;
; 94.649 ; SWD:sw_d|ClkDivider:divider|counter[28] ; Timer:timer_d|ClkDivider:divider|clkReg ; Clock10      ; Clock10     ; 100.000      ; -0.812     ; 4.577      ;
; 94.662 ; SWD:sw_d|ClkDivider:divider|counter[27] ; SWD:sw_d|ClkDivider:divider|clkReg      ; Clock10      ; Clock10     ; 100.000      ; -0.812     ; 4.564      ;
; 94.662 ; SWD:sw_d|ClkDivider:divider|counter[27] ; Timer:timer_d|ClkDivider:divider|clkReg ; Clock10      ; Clock10     ; 100.000      ; -0.812     ; 4.564      ;
; 94.682 ; SWD:sw_d|ClkDivider:divider|counter[17] ; SWD:sw_d|ClkDivider:divider|clkReg      ; Clock10      ; Clock10     ; 100.000      ; -0.812     ; 4.544      ;
; 94.682 ; SWD:sw_d|ClkDivider:divider|counter[17] ; Timer:timer_d|ClkDivider:divider|clkReg ; Clock10      ; Clock10     ; 100.000      ; -0.812     ; 4.544      ;
; 94.739 ; SWD:sw_d|ClkDivider:divider|counter[2]  ; SWD:sw_d|ClkDivider:divider|clkReg      ; Clock10      ; Clock10     ; 100.000      ; -0.818     ; 4.481      ;
; 94.739 ; SWD:sw_d|ClkDivider:divider|counter[2]  ; Timer:timer_d|ClkDivider:divider|clkReg ; Clock10      ; Clock10     ; 100.000      ; -0.818     ; 4.481      ;
; 94.775 ; SWD:sw_d|ClkDivider:divider|counter[0]  ; SWD:sw_d|ClkDivider:divider|counter[15] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 5.263      ;
; 94.801 ; SWD:sw_d|ClkDivider:divider|counter[30] ; SWD:sw_d|ClkDivider:divider|clkReg      ; Clock10      ; Clock10     ; 100.000      ; -0.812     ; 4.425      ;
; 94.801 ; SWD:sw_d|ClkDivider:divider|counter[30] ; Timer:timer_d|ClkDivider:divider|clkReg ; Clock10      ; Clock10     ; 100.000      ; -0.812     ; 4.425      ;
; 94.828 ; SWD:sw_d|ClkDivider:divider|counter[31] ; SWD:sw_d|ClkDivider:divider|clkReg      ; Clock10      ; Clock10     ; 100.000      ; -0.812     ; 4.398      ;
; 94.828 ; SWD:sw_d|ClkDivider:divider|counter[31] ; Timer:timer_d|ClkDivider:divider|clkReg ; Clock10      ; Clock10     ; 100.000      ; -0.812     ; 4.398      ;
; 94.859 ; SWD:sw_d|ClkDivider:divider|counter[0]  ; SWD:sw_d|ClkDivider:divider|counter[31] ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 5.178      ;
; 94.866 ; SWD:sw_d|ClkDivider:divider|counter[4]  ; SWD:sw_d|ClkDivider:divider|clkReg      ; Clock10      ; Clock10     ; 100.000      ; -0.818     ; 4.354      ;
; 94.866 ; SWD:sw_d|ClkDivider:divider|counter[4]  ; Timer:timer_d|ClkDivider:divider|clkReg ; Clock10      ; Clock10     ; 100.000      ; -0.818     ; 4.354      ;
; 94.886 ; SWD:sw_d|ClkDivider:divider|counter[20] ; SWD:sw_d|ClkDivider:divider|clkReg      ; Clock10      ; Clock10     ; 100.000      ; -0.812     ; 4.340      ;
; 94.886 ; SWD:sw_d|ClkDivider:divider|counter[20] ; Timer:timer_d|ClkDivider:divider|clkReg ; Clock10      ; Clock10     ; 100.000      ; -0.812     ; 4.340      ;
; 94.917 ; SWD:sw_d|ClkDivider:divider|counter[8]  ; SWD:sw_d|ClkDivider:divider|clkReg      ; Clock10      ; Clock10     ; 100.000      ; -0.813     ; 4.308      ;
; 94.917 ; SWD:sw_d|ClkDivider:divider|counter[8]  ; Timer:timer_d|ClkDivider:divider|clkReg ; Clock10      ; Clock10     ; 100.000      ; -0.813     ; 4.308      ;
; 94.939 ; SWD:sw_d|ClkDivider:divider|counter[0]  ; SWD:sw_d|ClkDivider:divider|counter[30] ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 5.098      ;
; 94.943 ; SWD:sw_d|ClkDivider:divider|counter[7]  ; SWD:sw_d|ClkDivider:divider|clkReg      ; Clock10      ; Clock10     ; 100.000      ; -0.819     ; 4.276      ;
; 94.943 ; SWD:sw_d|ClkDivider:divider|counter[7]  ; Timer:timer_d|ClkDivider:divider|clkReg ; Clock10      ; Clock10     ; 100.000      ; -0.819     ; 4.276      ;
; 94.949 ; SWD:sw_d|ClkDivider:divider|counter[24] ; SWD:sw_d|ClkDivider:divider|clkReg      ; Clock10      ; Clock10     ; 100.000      ; -0.812     ; 4.277      ;
; 94.949 ; SWD:sw_d|ClkDivider:divider|counter[24] ; Timer:timer_d|ClkDivider:divider|clkReg ; Clock10      ; Clock10     ; 100.000      ; -0.812     ; 4.277      ;
; 94.950 ; SWD:sw_d|ClkDivider:divider|counter[14] ; SWD:sw_d|ClkDivider:divider|clkReg      ; Clock10      ; Clock10     ; 100.000      ; -0.813     ; 4.275      ;
; 94.950 ; SWD:sw_d|ClkDivider:divider|counter[14] ; Timer:timer_d|ClkDivider:divider|clkReg ; Clock10      ; Clock10     ; 100.000      ; -0.813     ; 4.275      ;
; 94.959 ; SWD:sw_d|ClkDivider:divider|counter[9]  ; SWD:sw_d|ClkDivider:divider|clkReg      ; Clock10      ; Clock10     ; 100.000      ; -0.813     ; 4.266      ;
; 94.959 ; SWD:sw_d|ClkDivider:divider|counter[9]  ; Timer:timer_d|ClkDivider:divider|clkReg ; Clock10      ; Clock10     ; 100.000      ; -0.813     ; 4.266      ;
; 95.003 ; SWD:sw_d|ClkDivider:divider|counter[15] ; SWD:sw_d|ClkDivider:divider|clkReg      ; Clock10      ; Clock10     ; 100.000      ; -0.813     ; 4.222      ;
; 95.003 ; SWD:sw_d|ClkDivider:divider|counter[15] ; Timer:timer_d|ClkDivider:divider|clkReg ; Clock10      ; Clock10     ; 100.000      ; -0.813     ; 4.222      ;
; 95.019 ; SWD:sw_d|ClkDivider:divider|counter[0]  ; SWD:sw_d|ClkDivider:divider|counter[29] ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 5.018      ;
; 95.025 ; SWD:sw_d|ClkDivider:divider|counter[0]  ; SWD:sw_d|ClkDivider:divider|counter[13] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 5.013      ;
; 95.070 ; SWD:sw_d|ClkDivider:divider|counter[29] ; SWD:sw_d|ClkDivider:divider|clkReg      ; Clock10      ; Clock10     ; 100.000      ; -0.812     ; 4.156      ;
; 95.070 ; SWD:sw_d|ClkDivider:divider|counter[29] ; Timer:timer_d|ClkDivider:divider|clkReg ; Clock10      ; Clock10     ; 100.000      ; -0.812     ; 4.156      ;
; 95.071 ; SWD:sw_d|ClkDivider:divider|counter[26] ; SWD:sw_d|ClkDivider:divider|clkReg      ; Clock10      ; Clock10     ; 100.000      ; -0.812     ; 4.155      ;
; 95.071 ; SWD:sw_d|ClkDivider:divider|counter[26] ; Timer:timer_d|ClkDivider:divider|clkReg ; Clock10      ; Clock10     ; 100.000      ; -0.812     ; 4.155      ;
; 95.095 ; SWD:sw_d|ClkDivider:divider|counter[0]  ; SWD:sw_d|ClkDivider:divider|counter[14] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 4.943      ;
; 95.099 ; SWD:sw_d|ClkDivider:divider|counter[0]  ; SWD:sw_d|ClkDivider:divider|counter[28] ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 4.938      ;
; 95.101 ; SWD:sw_d|ClkDivider:divider|counter[0]  ; SWD:sw_d|ClkDivider:divider|counter[9]  ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 4.937      ;
; 95.116 ; SWD:sw_d|ClkDivider:divider|counter[3]  ; SWD:sw_d|ClkDivider:divider|clkReg      ; Clock10      ; Clock10     ; 100.000      ; -0.813     ; 4.109      ;
; 95.116 ; SWD:sw_d|ClkDivider:divider|counter[3]  ; Timer:timer_d|ClkDivider:divider|clkReg ; Clock10      ; Clock10     ; 100.000      ; -0.813     ; 4.109      ;
; 95.179 ; SWD:sw_d|ClkDivider:divider|counter[0]  ; SWD:sw_d|ClkDivider:divider|counter[27] ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 4.858      ;
; 95.181 ; SWD:sw_d|ClkDivider:divider|counter[0]  ; SWD:sw_d|ClkDivider:divider|counter[11] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 4.857      ;
; 95.230 ; SWD:sw_d|ClkDivider:divider|counter[25] ; SWD:sw_d|ClkDivider:divider|clkReg      ; Clock10      ; Clock10     ; 100.000      ; -0.812     ; 3.996      ;
; 95.230 ; SWD:sw_d|ClkDivider:divider|counter[25] ; Timer:timer_d|ClkDivider:divider|clkReg ; Clock10      ; Clock10     ; 100.000      ; -0.812     ; 3.996      ;
; 95.254 ; SWD:sw_d|ClkDivider:divider|counter[0]  ; SWD:sw_d|ClkDivider:divider|counter[12] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 4.784      ;
; 95.259 ; SWD:sw_d|ClkDivider:divider|counter[0]  ; SWD:sw_d|ClkDivider:divider|counter[26] ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 4.778      ;
; 95.265 ; SWD:sw_d|ClkDivider:divider|counter[12] ; SWD:sw_d|ClkDivider:divider|clkReg      ; Clock10      ; Clock10     ; 100.000      ; -0.813     ; 3.960      ;
; 95.265 ; SWD:sw_d|ClkDivider:divider|counter[12] ; Timer:timer_d|ClkDivider:divider|clkReg ; Clock10      ; Clock10     ; 100.000      ; -0.813     ; 3.960      ;
; 95.330 ; SWD:sw_d|ClkDivider:divider|counter[3]  ; SWD:sw_d|ClkDivider:divider|counter[15] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 4.708      ;
; 95.339 ; SWD:sw_d|ClkDivider:divider|counter[0]  ; SWD:sw_d|ClkDivider:divider|counter[25] ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 4.698      ;
; 95.414 ; SWD:sw_d|ClkDivider:divider|counter[3]  ; SWD:sw_d|ClkDivider:divider|counter[31] ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 4.623      ;
; 95.415 ; ClkDivider:clkdi|counter[0]             ; ClkDivider:clkdi|counter[31]            ; Clock10      ; Clock10     ; 100.000      ; 0.001      ; 4.624      ;
; 95.419 ; SWD:sw_d|ClkDivider:divider|counter[0]  ; SWD:sw_d|ClkDivider:divider|counter[24] ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 4.618      ;
; 95.449 ; SWD:sw_d|ClkDivider:divider|counter[13] ; SWD:sw_d|ClkDivider:divider|clkReg      ; Clock10      ; Clock10     ; 100.000      ; -0.813     ; 3.776      ;
; 95.449 ; SWD:sw_d|ClkDivider:divider|counter[13] ; Timer:timer_d|ClkDivider:divider|clkReg ; Clock10      ; Clock10     ; 100.000      ; -0.813     ; 3.776      ;
; 95.459 ; SWD:sw_d|ClkDivider:divider|counter[0]  ; SWD:sw_d|ClkDivider:divider|clkReg      ; Clock10      ; Clock10     ; 100.000      ; -0.813     ; 3.766      ;
; 95.459 ; SWD:sw_d|ClkDivider:divider|counter[0]  ; Timer:timer_d|ClkDivider:divider|clkReg ; Clock10      ; Clock10     ; 100.000      ; -0.813     ; 3.766      ;
; 95.487 ; SWD:sw_d|ClkDivider:divider|counter[11] ; SWD:sw_d|ClkDivider:divider|clkReg      ; Clock10      ; Clock10     ; 100.000      ; -0.813     ; 3.738      ;
; 95.487 ; SWD:sw_d|ClkDivider:divider|counter[11] ; Timer:timer_d|ClkDivider:divider|clkReg ; Clock10      ; Clock10     ; 100.000      ; -0.813     ; 3.738      ;
; 95.494 ; SWD:sw_d|ClkDivider:divider|counter[3]  ; SWD:sw_d|ClkDivider:divider|counter[30] ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 4.543      ;
; 95.495 ; ClkDivider:clkdi|counter[0]             ; ClkDivider:clkdi|counter[30]            ; Clock10      ; Clock10     ; 100.000      ; 0.001      ; 4.544      ;
; 95.574 ; SWD:sw_d|ClkDivider:divider|counter[3]  ; SWD:sw_d|ClkDivider:divider|counter[29] ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 4.463      ;
; 95.575 ; ClkDivider:clkdi|counter[0]             ; ClkDivider:clkdi|counter[29]            ; Clock10      ; Clock10     ; 100.000      ; 0.001      ; 4.464      ;
; 95.580 ; SWD:sw_d|ClkDivider:divider|counter[3]  ; SWD:sw_d|ClkDivider:divider|counter[13] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 4.458      ;
; 95.593 ; SWD:sw_d|ClkDivider:divider|counter[0]  ; SWD:sw_d|ClkDivider:divider|counter[23] ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 4.444      ;
; 95.599 ; ClkDivider:clkdi|counter[0]             ; ClkDivider:clkdi|counter[21]            ; Clock10      ; Clock10     ; 100.000      ; 0.002      ; 4.441      ;
; 95.650 ; SWD:sw_d|ClkDivider:divider|counter[3]  ; SWD:sw_d|ClkDivider:divider|counter[14] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 4.388      ;
; 95.654 ; SWD:sw_d|ClkDivider:divider|counter[3]  ; SWD:sw_d|ClkDivider:divider|counter[28] ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 4.383      ;
; 95.655 ; ClkDivider:clkdi|counter[0]             ; ClkDivider:clkdi|counter[28]            ; Clock10      ; Clock10     ; 100.000      ; 0.001      ; 4.384      ;
; 95.656 ; SWD:sw_d|ClkDivider:divider|counter[3]  ; SWD:sw_d|ClkDivider:divider|counter[9]  ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 4.382      ;
; 95.673 ; SWD:sw_d|ClkDivider:divider|counter[0]  ; SWD:sw_d|ClkDivider:divider|counter[22] ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 4.364      ;
; 95.673 ; SWD:sw_d|ClkDivider:divider|counter[1]  ; SWD:sw_d|ClkDivider:divider|counter[15] ; Clock10      ; Clock10     ; 100.000      ; -0.005     ; 4.360      ;
; 95.688 ; SWD:sw_d|ClkDivider:divider|counter[0]  ; SWD:sw_d|ClkDivider:divider|counter[3]  ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 4.350      ;
; 95.703 ; ClkDivider:clkdi|counter[0]             ; ClkDivider:clkdi|counter[18]            ; Clock10      ; Clock10     ; 100.000      ; 0.002      ; 4.337      ;
; 95.733 ; SWD:sw_d|ClkDivider:divider|counter[8]  ; SWD:sw_d|ClkDivider:divider|counter[15] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 4.305      ;
; 95.734 ; SWD:sw_d|ClkDivider:divider|counter[3]  ; SWD:sw_d|ClkDivider:divider|counter[27] ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 4.303      ;
; 95.735 ; ClkDivider:clkdi|counter[0]             ; ClkDivider:clkdi|counter[27]            ; Clock10      ; Clock10     ; 100.000      ; 0.001      ; 4.304      ;
; 95.736 ; SWD:sw_d|ClkDivider:divider|counter[3]  ; SWD:sw_d|ClkDivider:divider|counter[11] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 4.302      ;
+--------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'Clock10'                                                                                                                                      ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.445 ; ClkDivider:clkdi|clkReg                 ; ClkDivider:clkdi|clkReg                 ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; SWD:sw_d|ClkDivider:divider|clkReg      ; SWD:sw_d|ClkDivider:divider|clkReg      ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Timer:timer_d|ClkDivider:divider|clkReg ; Timer:timer_d|ClkDivider:divider|clkReg ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.731      ;
; 0.629 ; ClkDivider:clkdi|counter[31]            ; ClkDivider:clkdi|counter[31]            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.915      ;
; 0.629 ; SWD:sw_d|ClkDivider:divider|counter[31] ; SWD:sw_d|ClkDivider:divider|counter[31] ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.915      ;
; 0.968 ; ClkDivider:clkdi|counter[16]            ; ClkDivider:clkdi|counter[16]            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.254      ;
; 0.968 ; SWD:sw_d|ClkDivider:divider|counter[16] ; SWD:sw_d|ClkDivider:divider|counter[16] ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.254      ;
; 0.968 ; SWD:sw_d|ClkDivider:divider|counter[1]  ; SWD:sw_d|ClkDivider:divider|counter[1]  ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.254      ;
; 0.972 ; ClkDivider:clkdi|counter[15]            ; ClkDivider:clkdi|counter[15]            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.258      ;
; 0.972 ; ClkDivider:clkdi|counter[14]            ; ClkDivider:clkdi|counter[14]            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.258      ;
; 0.972 ; ClkDivider:clkdi|counter[2]             ; ClkDivider:clkdi|counter[2]             ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.258      ;
; 0.972 ; ClkDivider:clkdi|counter[4]             ; ClkDivider:clkdi|counter[4]             ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.258      ;
; 0.972 ; ClkDivider:clkdi|counter[20]            ; ClkDivider:clkdi|counter[20]            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.258      ;
; 0.972 ; ClkDivider:clkdi|counter[23]            ; ClkDivider:clkdi|counter[23]            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.258      ;
; 0.972 ; ClkDivider:clkdi|counter[25]            ; ClkDivider:clkdi|counter[25]            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.258      ;
; 0.972 ; ClkDivider:clkdi|counter[27]            ; ClkDivider:clkdi|counter[27]            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.258      ;
; 0.972 ; SWD:sw_d|ClkDivider:divider|counter[2]  ; SWD:sw_d|ClkDivider:divider|counter[2]  ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.258      ;
; 0.972 ; SWD:sw_d|ClkDivider:divider|counter[4]  ; SWD:sw_d|ClkDivider:divider|counter[4]  ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.258      ;
; 0.975 ; ClkDivider:clkdi|counter[1]             ; ClkDivider:clkdi|counter[1]             ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.261      ;
; 0.975 ; SWD:sw_d|ClkDivider:divider|counter[17] ; SWD:sw_d|ClkDivider:divider|counter[17] ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.261      ;
; 0.976 ; ClkDivider:clkdi|counter[9]             ; ClkDivider:clkdi|counter[9]             ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.262      ;
; 0.976 ; SWD:sw_d|ClkDivider:divider|counter[18] ; SWD:sw_d|ClkDivider:divider|counter[18] ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.262      ;
; 0.976 ; SWD:sw_d|ClkDivider:divider|counter[25] ; SWD:sw_d|ClkDivider:divider|counter[25] ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.262      ;
; 0.977 ; ClkDivider:clkdi|counter[11]            ; ClkDivider:clkdi|counter[11]            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; ClkDivider:clkdi|counter[29]            ; ClkDivider:clkdi|counter[29]            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; ClkDivider:clkdi|counter[30]            ; ClkDivider:clkdi|counter[30]            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; SWD:sw_d|ClkDivider:divider|counter[20] ; SWD:sw_d|ClkDivider:divider|counter[20] ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; SWD:sw_d|ClkDivider:divider|counter[23] ; SWD:sw_d|ClkDivider:divider|counter[23] ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; SWD:sw_d|ClkDivider:divider|counter[27] ; SWD:sw_d|ClkDivider:divider|counter[27] ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; SWD:sw_d|ClkDivider:divider|counter[29] ; SWD:sw_d|ClkDivider:divider|counter[29] ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; SWD:sw_d|ClkDivider:divider|counter[30] ; SWD:sw_d|ClkDivider:divider|counter[30] ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.263      ;
; 1.007 ; ClkDivider:clkdi|counter[12]            ; ClkDivider:clkdi|counter[12]            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.293      ;
; 1.007 ; SWD:sw_d|ClkDivider:divider|counter[10] ; SWD:sw_d|ClkDivider:divider|counter[10] ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.293      ;
; 1.011 ; ClkDivider:clkdi|counter[3]             ; ClkDivider:clkdi|counter[3]             ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.297      ;
; 1.011 ; ClkDivider:clkdi|counter[19]            ; ClkDivider:clkdi|counter[19]            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.297      ;
; 1.012 ; ClkDivider:clkdi|counter[6]             ; ClkDivider:clkdi|counter[6]             ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.298      ;
; 1.012 ; ClkDivider:clkdi|counter[22]            ; ClkDivider:clkdi|counter[22]            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.298      ;
; 1.012 ; SWD:sw_d|ClkDivider:divider|counter[5]  ; SWD:sw_d|ClkDivider:divider|counter[5]  ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.298      ;
; 1.012 ; SWD:sw_d|ClkDivider:divider|counter[6]  ; SWD:sw_d|ClkDivider:divider|counter[6]  ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.298      ;
; 1.015 ; ClkDivider:clkdi|counter[24]            ; ClkDivider:clkdi|counter[24]            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.301      ;
; 1.015 ; SWD:sw_d|ClkDivider:divider|counter[24] ; SWD:sw_d|ClkDivider:divider|counter[24] ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.301      ;
; 1.016 ; ClkDivider:clkdi|counter[26]            ; ClkDivider:clkdi|counter[26]            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; ClkDivider:clkdi|counter[28]            ; ClkDivider:clkdi|counter[28]            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; SWD:sw_d|ClkDivider:divider|counter[19] ; SWD:sw_d|ClkDivider:divider|counter[19] ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; SWD:sw_d|ClkDivider:divider|counter[21] ; SWD:sw_d|ClkDivider:divider|counter[21] ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; SWD:sw_d|ClkDivider:divider|counter[22] ; SWD:sw_d|ClkDivider:divider|counter[22] ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; SWD:sw_d|ClkDivider:divider|counter[26] ; SWD:sw_d|ClkDivider:divider|counter[26] ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; SWD:sw_d|ClkDivider:divider|counter[28] ; SWD:sw_d|ClkDivider:divider|counter[28] ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.302      ;
; 1.400 ; SWD:sw_d|ClkDivider:divider|counter[1]  ; SWD:sw_d|ClkDivider:divider|counter[2]  ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.686      ;
; 1.400 ; SWD:sw_d|ClkDivider:divider|counter[16] ; SWD:sw_d|ClkDivider:divider|counter[17] ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.686      ;
; 1.404 ; ClkDivider:clkdi|counter[14]            ; ClkDivider:clkdi|counter[15]            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.690      ;
; 1.404 ; ClkDivider:clkdi|counter[2]             ; ClkDivider:clkdi|counter[3]             ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.690      ;
; 1.404 ; SWD:sw_d|ClkDivider:divider|counter[4]  ; SWD:sw_d|ClkDivider:divider|counter[5]  ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.690      ;
; 1.404 ; ClkDivider:clkdi|counter[25]            ; ClkDivider:clkdi|counter[26]            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.690      ;
; 1.404 ; ClkDivider:clkdi|counter[27]            ; ClkDivider:clkdi|counter[28]            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.690      ;
; 1.407 ; ClkDivider:clkdi|counter[1]             ; ClkDivider:clkdi|counter[2]             ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.693      ;
; 1.407 ; SWD:sw_d|ClkDivider:divider|counter[17] ; SWD:sw_d|ClkDivider:divider|counter[18] ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.693      ;
; 1.408 ; SWD:sw_d|ClkDivider:divider|counter[18] ; SWD:sw_d|ClkDivider:divider|counter[19] ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.694      ;
; 1.408 ; SWD:sw_d|ClkDivider:divider|counter[25] ; SWD:sw_d|ClkDivider:divider|counter[26] ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.694      ;
; 1.409 ; ClkDivider:clkdi|counter[30]            ; ClkDivider:clkdi|counter[31]            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.695      ;
; 1.409 ; SWD:sw_d|ClkDivider:divider|counter[30] ; SWD:sw_d|ClkDivider:divider|counter[31] ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.695      ;
; 1.409 ; ClkDivider:clkdi|counter[29]            ; ClkDivider:clkdi|counter[30]            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.695      ;
; 1.409 ; SWD:sw_d|ClkDivider:divider|counter[29] ; SWD:sw_d|ClkDivider:divider|counter[30] ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.695      ;
; 1.409 ; ClkDivider:clkdi|counter[11]            ; ClkDivider:clkdi|counter[12]            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.695      ;
; 1.409 ; SWD:sw_d|ClkDivider:divider|counter[20] ; SWD:sw_d|ClkDivider:divider|counter[21] ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.695      ;
; 1.409 ; SWD:sw_d|ClkDivider:divider|counter[27] ; SWD:sw_d|ClkDivider:divider|counter[28] ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.695      ;
; 1.444 ; ClkDivider:clkdi|counter[3]             ; ClkDivider:clkdi|counter[4]             ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.730      ;
; 1.444 ; ClkDivider:clkdi|counter[19]            ; ClkDivider:clkdi|counter[20]            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.730      ;
; 1.445 ; ClkDivider:clkdi|counter[22]            ; ClkDivider:clkdi|counter[23]            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.731      ;
; 1.445 ; SWD:sw_d|ClkDivider:divider|counter[5]  ; SWD:sw_d|ClkDivider:divider|counter[6]  ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.731      ;
; 1.448 ; ClkDivider:clkdi|counter[24]            ; ClkDivider:clkdi|counter[25]            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.734      ;
; 1.448 ; SWD:sw_d|ClkDivider:divider|counter[24] ; SWD:sw_d|ClkDivider:divider|counter[25] ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.734      ;
; 1.449 ; ClkDivider:clkdi|counter[26]            ; ClkDivider:clkdi|counter[27]            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.735      ;
; 1.449 ; ClkDivider:clkdi|counter[28]            ; ClkDivider:clkdi|counter[29]            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.735      ;
; 1.449 ; SWD:sw_d|ClkDivider:divider|counter[19] ; SWD:sw_d|ClkDivider:divider|counter[20] ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.735      ;
; 1.449 ; SWD:sw_d|ClkDivider:divider|counter[22] ; SWD:sw_d|ClkDivider:divider|counter[23] ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.735      ;
; 1.449 ; SWD:sw_d|ClkDivider:divider|counter[26] ; SWD:sw_d|ClkDivider:divider|counter[27] ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.735      ;
; 1.449 ; SWD:sw_d|ClkDivider:divider|counter[28] ; SWD:sw_d|ClkDivider:divider|counter[29] ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.735      ;
; 1.449 ; SWD:sw_d|ClkDivider:divider|counter[21] ; SWD:sw_d|ClkDivider:divider|counter[22] ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.735      ;
; 1.480 ; SWD:sw_d|ClkDivider:divider|counter[16] ; SWD:sw_d|ClkDivider:divider|counter[18] ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.766      ;
; 1.484 ; SWD:sw_d|ClkDivider:divider|counter[2]  ; SWD:sw_d|ClkDivider:divider|counter[4]  ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.770      ;
; 1.484 ; ClkDivider:clkdi|counter[4]             ; ClkDivider:clkdi|counter[6]             ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.770      ;
; 1.484 ; ClkDivider:clkdi|counter[20]            ; ClkDivider:clkdi|counter[22]            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.770      ;
; 1.484 ; ClkDivider:clkdi|counter[2]             ; ClkDivider:clkdi|counter[4]             ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.770      ;
; 1.484 ; SWD:sw_d|ClkDivider:divider|counter[4]  ; SWD:sw_d|ClkDivider:divider|counter[6]  ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.770      ;
; 1.484 ; ClkDivider:clkdi|counter[25]            ; ClkDivider:clkdi|counter[27]            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.770      ;
; 1.484 ; ClkDivider:clkdi|counter[27]            ; ClkDivider:clkdi|counter[29]            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.770      ;
; 1.487 ; ClkDivider:clkdi|counter[1]             ; ClkDivider:clkdi|counter[3]             ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.773      ;
; 1.487 ; SWD:sw_d|ClkDivider:divider|counter[17] ; SWD:sw_d|ClkDivider:divider|counter[19] ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.773      ;
; 1.488 ; ClkDivider:clkdi|counter[9]             ; ClkDivider:clkdi|counter[11]            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.774      ;
; 1.488 ; SWD:sw_d|ClkDivider:divider|counter[18] ; SWD:sw_d|ClkDivider:divider|counter[20] ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.774      ;
; 1.488 ; SWD:sw_d|ClkDivider:divider|counter[25] ; SWD:sw_d|ClkDivider:divider|counter[27] ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.774      ;
; 1.489 ; ClkDivider:clkdi|counter[29]            ; ClkDivider:clkdi|counter[31]            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.775      ;
; 1.489 ; SWD:sw_d|ClkDivider:divider|counter[29] ; SWD:sw_d|ClkDivider:divider|counter[31] ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.775      ;
; 1.489 ; SWD:sw_d|ClkDivider:divider|counter[27] ; SWD:sw_d|ClkDivider:divider|counter[29] ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.775      ;
; 1.489 ; SWD:sw_d|ClkDivider:divider|counter[20] ; SWD:sw_d|ClkDivider:divider|counter[22] ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.775      ;
; 1.502 ; ClkDivider:clkdi|counter[15]            ; ClkDivider:clkdi|counter[16]            ; Clock10      ; Clock10     ; 0.000        ; 0.002      ; 1.790      ;
; 1.505 ; ClkDivider:clkdi|counter[23]            ; ClkDivider:clkdi|counter[24]            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.791      ;
; 1.510 ; SWD:sw_d|ClkDivider:divider|counter[23] ; SWD:sw_d|ClkDivider:divider|counter[24] ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.796      ;
; 1.520 ; ClkDivider:clkdi|counter[12]            ; ClkDivider:clkdi|counter[14]            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.806      ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Clock10'                                                                                  ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                  ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------------+
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|clkReg                 ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|clkReg                 ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[0]             ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[0]             ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[10]            ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[10]            ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[11]            ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[11]            ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[12]            ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[12]            ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[13]            ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[13]            ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[14]            ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[14]            ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[15]            ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[15]            ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[16]            ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[16]            ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[17]            ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[17]            ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[18]            ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[18]            ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[19]            ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[19]            ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[1]             ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[1]             ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[20]            ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[20]            ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[21]            ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[21]            ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[22]            ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[22]            ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[23]            ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[23]            ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[24]            ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[24]            ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[25]            ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[25]            ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[26]            ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[26]            ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[27]            ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[27]            ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[28]            ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[28]            ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[29]            ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[29]            ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[2]             ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[2]             ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[30]            ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[30]            ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[31]            ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[31]            ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[3]             ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[3]             ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[4]             ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[4]             ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[5]             ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[5]             ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[6]             ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[6]             ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[7]             ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[7]             ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[8]             ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[8]             ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[9]             ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[9]             ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; SWD:sw_d|ClkDivider:divider|clkReg      ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; SWD:sw_d|ClkDivider:divider|clkReg      ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; SWD:sw_d|ClkDivider:divider|counter[0]  ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; SWD:sw_d|ClkDivider:divider|counter[0]  ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; SWD:sw_d|ClkDivider:divider|counter[10] ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; SWD:sw_d|ClkDivider:divider|counter[10] ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; SWD:sw_d|ClkDivider:divider|counter[11] ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; SWD:sw_d|ClkDivider:divider|counter[11] ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; SWD:sw_d|ClkDivider:divider|counter[12] ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; SWD:sw_d|ClkDivider:divider|counter[12] ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; SWD:sw_d|ClkDivider:divider|counter[13] ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; SWD:sw_d|ClkDivider:divider|counter[13] ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; SWD:sw_d|ClkDivider:divider|counter[14] ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; SWD:sw_d|ClkDivider:divider|counter[14] ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; SWD:sw_d|ClkDivider:divider|counter[15] ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; SWD:sw_d|ClkDivider:divider|counter[15] ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; SWD:sw_d|ClkDivider:divider|counter[16] ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; SWD:sw_d|ClkDivider:divider|counter[16] ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; SWD:sw_d|ClkDivider:divider|counter[17] ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; SWD:sw_d|ClkDivider:divider|counter[17] ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; SWD:sw_d|ClkDivider:divider|counter[18] ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; SWD:sw_d|ClkDivider:divider|counter[18] ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; SWD:sw_d|ClkDivider:divider|counter[19] ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; SWD:sw_d|ClkDivider:divider|counter[19] ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; SWD:sw_d|ClkDivider:divider|counter[1]  ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; SWD:sw_d|ClkDivider:divider|counter[1]  ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; SWD:sw_d|ClkDivider:divider|counter[20] ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; SWD:sw_d|ClkDivider:divider|counter[20] ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; SWD:sw_d|ClkDivider:divider|counter[21] ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; SWD:sw_d|ClkDivider:divider|counter[21] ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; SWD:sw_d|ClkDivider:divider|counter[22] ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; SWD:sw_d|ClkDivider:divider|counter[22] ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; SWD:sw_d|ClkDivider:divider|counter[23] ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; SWD:sw_d|ClkDivider:divider|counter[23] ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------------+


-------------------------------
; Slow Model Datasheet Report ;
-------------------------------
Nothing to report.


+----------------------------------+
; Fast Model Setup Summary         ;
+---------+--------+---------------+
; Clock   ; Slack  ; End Point TNS ;
+---------+--------+---------------+
; Clock10 ; 97.253 ; 0.000         ;
+---------+--------+---------------+


+---------------------------------+
; Fast Model Hold Summary         ;
+---------+-------+---------------+
; Clock   ; Slack ; End Point TNS ;
+---------+-------+---------------+
; Clock10 ; 0.215 ; 0.000         ;
+---------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+---------+--------+---------------------+
; Clock   ; Slack  ; End Point TNS       ;
+---------+--------+---------------------+
; Clock10 ; 49.000 ; 0.000               ;
+---------+--------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'Clock10'                                                                                                                                      ;
+--------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; 97.253 ; SWD:sw_d|ClkDivider:divider|counter[1]  ; SWD:sw_d|ClkDivider:divider|clkReg      ; Clock10      ; Clock10     ; 100.000      ; -0.747     ; 2.032      ;
; 97.253 ; SWD:sw_d|ClkDivider:divider|counter[1]  ; Timer:timer_d|ClkDivider:divider|clkReg ; Clock10      ; Clock10     ; 100.000      ; -0.747     ; 2.032      ;
; 97.254 ; SWD:sw_d|ClkDivider:divider|counter[22] ; SWD:sw_d|ClkDivider:divider|clkReg      ; Clock10      ; Clock10     ; 100.000      ; -0.742     ; 2.036      ;
; 97.254 ; SWD:sw_d|ClkDivider:divider|counter[22] ; Timer:timer_d|ClkDivider:divider|clkReg ; Clock10      ; Clock10     ; 100.000      ; -0.742     ; 2.036      ;
; 97.255 ; SWD:sw_d|ClkDivider:divider|counter[16] ; SWD:sw_d|ClkDivider:divider|clkReg      ; Clock10      ; Clock10     ; 100.000      ; -0.742     ; 2.035      ;
; 97.255 ; SWD:sw_d|ClkDivider:divider|counter[16] ; Timer:timer_d|ClkDivider:divider|clkReg ; Clock10      ; Clock10     ; 100.000      ; -0.742     ; 2.035      ;
; 97.263 ; SWD:sw_d|ClkDivider:divider|counter[5]  ; SWD:sw_d|ClkDivider:divider|clkReg      ; Clock10      ; Clock10     ; 100.000      ; -0.747     ; 2.022      ;
; 97.263 ; SWD:sw_d|ClkDivider:divider|counter[5]  ; Timer:timer_d|ClkDivider:divider|clkReg ; Clock10      ; Clock10     ; 100.000      ; -0.747     ; 2.022      ;
; 97.271 ; SWD:sw_d|ClkDivider:divider|counter[18] ; SWD:sw_d|ClkDivider:divider|clkReg      ; Clock10      ; Clock10     ; 100.000      ; -0.742     ; 2.019      ;
; 97.271 ; SWD:sw_d|ClkDivider:divider|counter[18] ; Timer:timer_d|ClkDivider:divider|clkReg ; Clock10      ; Clock10     ; 100.000      ; -0.742     ; 2.019      ;
; 97.322 ; SWD:sw_d|ClkDivider:divider|counter[21] ; SWD:sw_d|ClkDivider:divider|clkReg      ; Clock10      ; Clock10     ; 100.000      ; -0.742     ; 1.968      ;
; 97.322 ; SWD:sw_d|ClkDivider:divider|counter[21] ; Timer:timer_d|ClkDivider:divider|clkReg ; Clock10      ; Clock10     ; 100.000      ; -0.742     ; 1.968      ;
; 97.333 ; SWD:sw_d|ClkDivider:divider|counter[23] ; SWD:sw_d|ClkDivider:divider|clkReg      ; Clock10      ; Clock10     ; 100.000      ; -0.742     ; 1.957      ;
; 97.333 ; SWD:sw_d|ClkDivider:divider|counter[23] ; Timer:timer_d|ClkDivider:divider|clkReg ; Clock10      ; Clock10     ; 100.000      ; -0.742     ; 1.957      ;
; 97.338 ; SWD:sw_d|ClkDivider:divider|counter[19] ; SWD:sw_d|ClkDivider:divider|clkReg      ; Clock10      ; Clock10     ; 100.000      ; -0.742     ; 1.952      ;
; 97.338 ; SWD:sw_d|ClkDivider:divider|counter[19] ; Timer:timer_d|ClkDivider:divider|clkReg ; Clock10      ; Clock10     ; 100.000      ; -0.742     ; 1.952      ;
; 97.343 ; SWD:sw_d|ClkDivider:divider|counter[10] ; SWD:sw_d|ClkDivider:divider|clkReg      ; Clock10      ; Clock10     ; 100.000      ; -0.747     ; 1.942      ;
; 97.343 ; SWD:sw_d|ClkDivider:divider|counter[10] ; Timer:timer_d|ClkDivider:divider|clkReg ; Clock10      ; Clock10     ; 100.000      ; -0.747     ; 1.942      ;
; 97.345 ; SWD:sw_d|ClkDivider:divider|counter[6]  ; SWD:sw_d|ClkDivider:divider|clkReg      ; Clock10      ; Clock10     ; 100.000      ; -0.747     ; 1.940      ;
; 97.345 ; SWD:sw_d|ClkDivider:divider|counter[6]  ; Timer:timer_d|ClkDivider:divider|clkReg ; Clock10      ; Clock10     ; 100.000      ; -0.747     ; 1.940      ;
; 97.372 ; SWD:sw_d|ClkDivider:divider|counter[27] ; SWD:sw_d|ClkDivider:divider|clkReg      ; Clock10      ; Clock10     ; 100.000      ; -0.742     ; 1.918      ;
; 97.372 ; SWD:sw_d|ClkDivider:divider|counter[27] ; Timer:timer_d|ClkDivider:divider|clkReg ; Clock10      ; Clock10     ; 100.000      ; -0.742     ; 1.918      ;
; 97.375 ; SWD:sw_d|ClkDivider:divider|counter[28] ; SWD:sw_d|ClkDivider:divider|clkReg      ; Clock10      ; Clock10     ; 100.000      ; -0.742     ; 1.915      ;
; 97.375 ; SWD:sw_d|ClkDivider:divider|counter[28] ; Timer:timer_d|ClkDivider:divider|clkReg ; Clock10      ; Clock10     ; 100.000      ; -0.742     ; 1.915      ;
; 97.388 ; SWD:sw_d|ClkDivider:divider|counter[17] ; SWD:sw_d|ClkDivider:divider|clkReg      ; Clock10      ; Clock10     ; 100.000      ; -0.742     ; 1.902      ;
; 97.388 ; SWD:sw_d|ClkDivider:divider|counter[17] ; Timer:timer_d|ClkDivider:divider|clkReg ; Clock10      ; Clock10     ; 100.000      ; -0.742     ; 1.902      ;
; 97.399 ; SWD:sw_d|ClkDivider:divider|counter[31] ; SWD:sw_d|ClkDivider:divider|clkReg      ; Clock10      ; Clock10     ; 100.000      ; -0.742     ; 1.891      ;
; 97.399 ; SWD:sw_d|ClkDivider:divider|counter[31] ; Timer:timer_d|ClkDivider:divider|clkReg ; Clock10      ; Clock10     ; 100.000      ; -0.742     ; 1.891      ;
; 97.405 ; SWD:sw_d|ClkDivider:divider|counter[30] ; SWD:sw_d|ClkDivider:divider|clkReg      ; Clock10      ; Clock10     ; 100.000      ; -0.742     ; 1.885      ;
; 97.405 ; SWD:sw_d|ClkDivider:divider|counter[30] ; Timer:timer_d|ClkDivider:divider|clkReg ; Clock10      ; Clock10     ; 100.000      ; -0.742     ; 1.885      ;
; 97.427 ; SWD:sw_d|ClkDivider:divider|counter[2]  ; SWD:sw_d|ClkDivider:divider|clkReg      ; Clock10      ; Clock10     ; 100.000      ; -0.747     ; 1.858      ;
; 97.427 ; SWD:sw_d|ClkDivider:divider|counter[2]  ; Timer:timer_d|ClkDivider:divider|clkReg ; Clock10      ; Clock10     ; 100.000      ; -0.747     ; 1.858      ;
; 97.469 ; SWD:sw_d|ClkDivider:divider|counter[20] ; SWD:sw_d|ClkDivider:divider|clkReg      ; Clock10      ; Clock10     ; 100.000      ; -0.742     ; 1.821      ;
; 97.469 ; SWD:sw_d|ClkDivider:divider|counter[20] ; Timer:timer_d|ClkDivider:divider|clkReg ; Clock10      ; Clock10     ; 100.000      ; -0.742     ; 1.821      ;
; 97.482 ; SWD:sw_d|ClkDivider:divider|counter[24] ; SWD:sw_d|ClkDivider:divider|clkReg      ; Clock10      ; Clock10     ; 100.000      ; -0.742     ; 1.808      ;
; 97.482 ; SWD:sw_d|ClkDivider:divider|counter[24] ; Timer:timer_d|ClkDivider:divider|clkReg ; Clock10      ; Clock10     ; 100.000      ; -0.742     ; 1.808      ;
; 97.484 ; SWD:sw_d|ClkDivider:divider|counter[4]  ; SWD:sw_d|ClkDivider:divider|clkReg      ; Clock10      ; Clock10     ; 100.000      ; -0.747     ; 1.801      ;
; 97.484 ; SWD:sw_d|ClkDivider:divider|counter[4]  ; Timer:timer_d|ClkDivider:divider|clkReg ; Clock10      ; Clock10     ; 100.000      ; -0.747     ; 1.801      ;
; 97.487 ; SWD:sw_d|ClkDivider:divider|counter[7]  ; SWD:sw_d|ClkDivider:divider|clkReg      ; Clock10      ; Clock10     ; 100.000      ; -0.748     ; 1.797      ;
; 97.487 ; SWD:sw_d|ClkDivider:divider|counter[7]  ; Timer:timer_d|ClkDivider:divider|clkReg ; Clock10      ; Clock10     ; 100.000      ; -0.748     ; 1.797      ;
; 97.495 ; SWD:sw_d|ClkDivider:divider|counter[14] ; SWD:sw_d|ClkDivider:divider|clkReg      ; Clock10      ; Clock10     ; 100.000      ; -0.742     ; 1.795      ;
; 97.495 ; SWD:sw_d|ClkDivider:divider|counter[14] ; Timer:timer_d|ClkDivider:divider|clkReg ; Clock10      ; Clock10     ; 100.000      ; -0.742     ; 1.795      ;
; 97.510 ; SWD:sw_d|ClkDivider:divider|counter[15] ; SWD:sw_d|ClkDivider:divider|clkReg      ; Clock10      ; Clock10     ; 100.000      ; -0.742     ; 1.780      ;
; 97.510 ; SWD:sw_d|ClkDivider:divider|counter[15] ; Timer:timer_d|ClkDivider:divider|clkReg ; Clock10      ; Clock10     ; 100.000      ; -0.742     ; 1.780      ;
; 97.515 ; SWD:sw_d|ClkDivider:divider|counter[8]  ; SWD:sw_d|ClkDivider:divider|clkReg      ; Clock10      ; Clock10     ; 100.000      ; -0.742     ; 1.775      ;
; 97.515 ; SWD:sw_d|ClkDivider:divider|counter[8]  ; Timer:timer_d|ClkDivider:divider|clkReg ; Clock10      ; Clock10     ; 100.000      ; -0.742     ; 1.775      ;
; 97.525 ; SWD:sw_d|ClkDivider:divider|counter[29] ; SWD:sw_d|ClkDivider:divider|clkReg      ; Clock10      ; Clock10     ; 100.000      ; -0.742     ; 1.765      ;
; 97.525 ; SWD:sw_d|ClkDivider:divider|counter[29] ; Timer:timer_d|ClkDivider:divider|clkReg ; Clock10      ; Clock10     ; 100.000      ; -0.742     ; 1.765      ;
; 97.529 ; SWD:sw_d|ClkDivider:divider|counter[9]  ; SWD:sw_d|ClkDivider:divider|clkReg      ; Clock10      ; Clock10     ; 100.000      ; -0.742     ; 1.761      ;
; 97.529 ; SWD:sw_d|ClkDivider:divider|counter[9]  ; Timer:timer_d|ClkDivider:divider|clkReg ; Clock10      ; Clock10     ; 100.000      ; -0.742     ; 1.761      ;
; 97.549 ; SWD:sw_d|ClkDivider:divider|counter[26] ; SWD:sw_d|ClkDivider:divider|clkReg      ; Clock10      ; Clock10     ; 100.000      ; -0.742     ; 1.741      ;
; 97.549 ; SWD:sw_d|ClkDivider:divider|counter[26] ; Timer:timer_d|ClkDivider:divider|clkReg ; Clock10      ; Clock10     ; 100.000      ; -0.742     ; 1.741      ;
; 97.570 ; SWD:sw_d|ClkDivider:divider|counter[3]  ; SWD:sw_d|ClkDivider:divider|clkReg      ; Clock10      ; Clock10     ; 100.000      ; -0.742     ; 1.720      ;
; 97.570 ; SWD:sw_d|ClkDivider:divider|counter[3]  ; Timer:timer_d|ClkDivider:divider|clkReg ; Clock10      ; Clock10     ; 100.000      ; -0.742     ; 1.720      ;
; 97.607 ; SWD:sw_d|ClkDivider:divider|counter[25] ; SWD:sw_d|ClkDivider:divider|clkReg      ; Clock10      ; Clock10     ; 100.000      ; -0.742     ; 1.683      ;
; 97.607 ; SWD:sw_d|ClkDivider:divider|counter[25] ; Timer:timer_d|ClkDivider:divider|clkReg ; Clock10      ; Clock10     ; 100.000      ; -0.742     ; 1.683      ;
; 97.639 ; SWD:sw_d|ClkDivider:divider|counter[12] ; SWD:sw_d|ClkDivider:divider|clkReg      ; Clock10      ; Clock10     ; 100.000      ; -0.742     ; 1.651      ;
; 97.639 ; SWD:sw_d|ClkDivider:divider|counter[12] ; Timer:timer_d|ClkDivider:divider|clkReg ; Clock10      ; Clock10     ; 100.000      ; -0.742     ; 1.651      ;
; 97.667 ; SWD:sw_d|ClkDivider:divider|counter[13] ; SWD:sw_d|ClkDivider:divider|clkReg      ; Clock10      ; Clock10     ; 100.000      ; -0.742     ; 1.623      ;
; 97.667 ; SWD:sw_d|ClkDivider:divider|counter[13] ; Timer:timer_d|ClkDivider:divider|clkReg ; Clock10      ; Clock10     ; 100.000      ; -0.742     ; 1.623      ;
; 97.678 ; SWD:sw_d|ClkDivider:divider|counter[11] ; SWD:sw_d|ClkDivider:divider|clkReg      ; Clock10      ; Clock10     ; 100.000      ; -0.742     ; 1.612      ;
; 97.678 ; SWD:sw_d|ClkDivider:divider|counter[11] ; Timer:timer_d|ClkDivider:divider|clkReg ; Clock10      ; Clock10     ; 100.000      ; -0.742     ; 1.612      ;
; 97.693 ; SWD:sw_d|ClkDivider:divider|counter[0]  ; SWD:sw_d|ClkDivider:divider|clkReg      ; Clock10      ; Clock10     ; 100.000      ; -0.742     ; 1.597      ;
; 97.693 ; SWD:sw_d|ClkDivider:divider|counter[0]  ; Timer:timer_d|ClkDivider:divider|clkReg ; Clock10      ; Clock10     ; 100.000      ; -0.742     ; 1.597      ;
; 97.865 ; SWD:sw_d|ClkDivider:divider|counter[0]  ; SWD:sw_d|ClkDivider:divider|counter[31] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 2.167      ;
; 97.900 ; SWD:sw_d|ClkDivider:divider|counter[0]  ; SWD:sw_d|ClkDivider:divider|counter[30] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 2.132      ;
; 97.933 ; SWD:sw_d|ClkDivider:divider|counter[0]  ; SWD:sw_d|ClkDivider:divider|counter[15] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 2.099      ;
; 97.935 ; SWD:sw_d|ClkDivider:divider|counter[0]  ; SWD:sw_d|ClkDivider:divider|counter[29] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 2.097      ;
; 97.970 ; SWD:sw_d|ClkDivider:divider|counter[0]  ; SWD:sw_d|ClkDivider:divider|counter[28] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 2.062      ;
; 98.005 ; SWD:sw_d|ClkDivider:divider|counter[0]  ; SWD:sw_d|ClkDivider:divider|counter[27] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 2.027      ;
; 98.040 ; SWD:sw_d|ClkDivider:divider|counter[0]  ; SWD:sw_d|ClkDivider:divider|counter[26] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 1.992      ;
; 98.048 ; SWD:sw_d|ClkDivider:divider|counter[0]  ; SWD:sw_d|ClkDivider:divider|counter[13] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 1.984      ;
; 98.072 ; ClkDivider:clkdi|counter[0]             ; ClkDivider:clkdi|counter[31]            ; Clock10      ; Clock10     ; 100.000      ; 0.001      ; 1.961      ;
; 98.075 ; SWD:sw_d|ClkDivider:divider|counter[0]  ; SWD:sw_d|ClkDivider:divider|counter[25] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 1.957      ;
; 98.093 ; SWD:sw_d|ClkDivider:divider|counter[3]  ; SWD:sw_d|ClkDivider:divider|counter[31] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 1.939      ;
; 98.105 ; SWD:sw_d|ClkDivider:divider|counter[0]  ; SWD:sw_d|ClkDivider:divider|counter[14] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 1.927      ;
; 98.107 ; ClkDivider:clkdi|counter[0]             ; ClkDivider:clkdi|counter[30]            ; Clock10      ; Clock10     ; 100.000      ; 0.001      ; 1.926      ;
; 98.110 ; SWD:sw_d|ClkDivider:divider|counter[0]  ; SWD:sw_d|ClkDivider:divider|counter[24] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 1.922      ;
; 98.119 ; SWD:sw_d|ClkDivider:divider|counter[0]  ; SWD:sw_d|ClkDivider:divider|counter[11] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 1.913      ;
; 98.128 ; SWD:sw_d|ClkDivider:divider|counter[3]  ; SWD:sw_d|ClkDivider:divider|counter[30] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 1.904      ;
; 98.140 ; SWD:sw_d|ClkDivider:divider|counter[0]  ; SWD:sw_d|ClkDivider:divider|counter[9]  ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 1.892      ;
; 98.142 ; ClkDivider:clkdi|counter[0]             ; ClkDivider:clkdi|counter[29]            ; Clock10      ; Clock10     ; 100.000      ; 0.001      ; 1.891      ;
; 98.155 ; ClkDivider:clkdi|counter[11]            ; ClkDivider:clkdi|clkReg                 ; Clock10      ; Clock10     ; 100.000      ; -0.390     ; 1.487      ;
; 98.161 ; SWD:sw_d|ClkDivider:divider|counter[3]  ; SWD:sw_d|ClkDivider:divider|counter[15] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 1.871      ;
; 98.163 ; SWD:sw_d|ClkDivider:divider|counter[3]  ; SWD:sw_d|ClkDivider:divider|counter[29] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 1.869      ;
; 98.172 ; ClkDivider:clkdi|counter[8]             ; ClkDivider:clkdi|clkReg                 ; Clock10      ; Clock10     ; 100.000      ; -0.391     ; 1.469      ;
; 98.176 ; SWD:sw_d|ClkDivider:divider|counter[0]  ; SWD:sw_d|ClkDivider:divider|counter[12] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 1.856      ;
; 98.177 ; ClkDivider:clkdi|counter[0]             ; ClkDivider:clkdi|counter[28]            ; Clock10      ; Clock10     ; 100.000      ; 0.001      ; 1.856      ;
; 98.182 ; ClkDivider:clkdi|counter[9]             ; ClkDivider:clkdi|clkReg                 ; Clock10      ; Clock10     ; 100.000      ; -0.390     ; 1.460      ;
; 98.197 ; SWD:sw_d|ClkDivider:divider|counter[1]  ; SWD:sw_d|ClkDivider:divider|counter[31] ; Clock10      ; Clock10     ; 100.000      ; -0.005     ; 1.830      ;
; 98.198 ; SWD:sw_d|ClkDivider:divider|counter[3]  ; SWD:sw_d|ClkDivider:divider|counter[28] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 1.834      ;
; 98.200 ; ClkDivider:clkdi|counter[1]             ; ClkDivider:clkdi|counter[31]            ; Clock10      ; Clock10     ; 100.000      ; 0.002      ; 1.834      ;
; 98.204 ; SWD:sw_d|ClkDivider:divider|counter[0]  ; SWD:sw_d|ClkDivider:divider|counter[23] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 1.828      ;
; 98.211 ; ClkDivider:clkdi|counter[4]             ; ClkDivider:clkdi|clkReg                 ; Clock10      ; Clock10     ; 100.000      ; -0.390     ; 1.431      ;
; 98.212 ; ClkDivider:clkdi|counter[0]             ; ClkDivider:clkdi|counter[27]            ; Clock10      ; Clock10     ; 100.000      ; 0.001      ; 1.821      ;
; 98.225 ; ClkDivider:clkdi|counter[27]            ; ClkDivider:clkdi|clkReg                 ; Clock10      ; Clock10     ; 100.000      ; -0.392     ; 1.415      ;
; 98.229 ; SWD:sw_d|ClkDivider:divider|counter[2]  ; SWD:sw_d|ClkDivider:divider|counter[31] ; Clock10      ; Clock10     ; 100.000      ; -0.005     ; 1.798      ;
; 98.231 ; ClkDivider:clkdi|counter[0]             ; ClkDivider:clkdi|counter[21]            ; Clock10      ; Clock10     ; 100.000      ; 0.002      ; 1.803      ;
; 98.232 ; SWD:sw_d|ClkDivider:divider|counter[1]  ; SWD:sw_d|ClkDivider:divider|counter[30] ; Clock10      ; Clock10     ; 100.000      ; -0.005     ; 1.795      ;
; 98.233 ; SWD:sw_d|ClkDivider:divider|counter[3]  ; SWD:sw_d|ClkDivider:divider|counter[27] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 1.799      ;
+--------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'Clock10'                                                                                                                                      ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; ClkDivider:clkdi|clkReg                 ; ClkDivider:clkdi|clkReg                 ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SWD:sw_d|ClkDivider:divider|clkReg      ; SWD:sw_d|ClkDivider:divider|clkReg      ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Timer:timer_d|ClkDivider:divider|clkReg ; Timer:timer_d|ClkDivider:divider|clkReg ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.367      ;
; 0.243 ; ClkDivider:clkdi|counter[31]            ; ClkDivider:clkdi|counter[31]            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; SWD:sw_d|ClkDivider:divider|counter[31] ; SWD:sw_d|ClkDivider:divider|counter[31] ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.395      ;
; 0.355 ; ClkDivider:clkdi|counter[16]            ; ClkDivider:clkdi|counter[16]            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.507      ;
; 0.355 ; SWD:sw_d|ClkDivider:divider|counter[16] ; SWD:sw_d|ClkDivider:divider|counter[16] ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.507      ;
; 0.355 ; SWD:sw_d|ClkDivider:divider|counter[1]  ; SWD:sw_d|ClkDivider:divider|counter[1]  ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.507      ;
; 0.358 ; ClkDivider:clkdi|counter[15]            ; ClkDivider:clkdi|counter[15]            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; ClkDivider:clkdi|counter[14]            ; ClkDivider:clkdi|counter[14]            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; ClkDivider:clkdi|counter[2]             ; ClkDivider:clkdi|counter[2]             ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; ClkDivider:clkdi|counter[4]             ; ClkDivider:clkdi|counter[4]             ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; ClkDivider:clkdi|counter[20]            ; ClkDivider:clkdi|counter[20]            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; ClkDivider:clkdi|counter[23]            ; ClkDivider:clkdi|counter[23]            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; ClkDivider:clkdi|counter[25]            ; ClkDivider:clkdi|counter[25]            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; ClkDivider:clkdi|counter[27]            ; ClkDivider:clkdi|counter[27]            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; SWD:sw_d|ClkDivider:divider|counter[2]  ; SWD:sw_d|ClkDivider:divider|counter[2]  ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; SWD:sw_d|ClkDivider:divider|counter[4]  ; SWD:sw_d|ClkDivider:divider|counter[4]  ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.510      ;
; 0.359 ; ClkDivider:clkdi|counter[1]             ; ClkDivider:clkdi|counter[1]             ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; SWD:sw_d|ClkDivider:divider|counter[17] ; SWD:sw_d|ClkDivider:divider|counter[17] ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.511      ;
; 0.360 ; ClkDivider:clkdi|counter[11]            ; ClkDivider:clkdi|counter[11]            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; ClkDivider:clkdi|counter[9]             ; ClkDivider:clkdi|counter[9]             ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; SWD:sw_d|ClkDivider:divider|counter[18] ; SWD:sw_d|ClkDivider:divider|counter[18] ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; SWD:sw_d|ClkDivider:divider|counter[25] ; SWD:sw_d|ClkDivider:divider|counter[25] ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; SWD:sw_d|ClkDivider:divider|counter[27] ; SWD:sw_d|ClkDivider:divider|counter[27] ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; ClkDivider:clkdi|counter[29]            ; ClkDivider:clkdi|counter[29]            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; ClkDivider:clkdi|counter[30]            ; ClkDivider:clkdi|counter[30]            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; SWD:sw_d|ClkDivider:divider|counter[20] ; SWD:sw_d|ClkDivider:divider|counter[20] ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; SWD:sw_d|ClkDivider:divider|counter[23] ; SWD:sw_d|ClkDivider:divider|counter[23] ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; SWD:sw_d|ClkDivider:divider|counter[29] ; SWD:sw_d|ClkDivider:divider|counter[29] ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; SWD:sw_d|ClkDivider:divider|counter[30] ; SWD:sw_d|ClkDivider:divider|counter[30] ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.513      ;
; 0.367 ; ClkDivider:clkdi|counter[12]            ; ClkDivider:clkdi|counter[12]            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; SWD:sw_d|ClkDivider:divider|counter[10] ; SWD:sw_d|ClkDivider:divider|counter[10] ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.519      ;
; 0.369 ; ClkDivider:clkdi|counter[3]             ; ClkDivider:clkdi|counter[3]             ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; ClkDivider:clkdi|counter[6]             ; ClkDivider:clkdi|counter[6]             ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; ClkDivider:clkdi|counter[19]            ; ClkDivider:clkdi|counter[19]            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; ClkDivider:clkdi|counter[22]            ; ClkDivider:clkdi|counter[22]            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; SWD:sw_d|ClkDivider:divider|counter[5]  ; SWD:sw_d|ClkDivider:divider|counter[5]  ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; SWD:sw_d|ClkDivider:divider|counter[6]  ; SWD:sw_d|ClkDivider:divider|counter[6]  ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.521      ;
; 0.371 ; ClkDivider:clkdi|counter[24]            ; ClkDivider:clkdi|counter[24]            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; ClkDivider:clkdi|counter[26]            ; ClkDivider:clkdi|counter[26]            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; SWD:sw_d|ClkDivider:divider|counter[19] ; SWD:sw_d|ClkDivider:divider|counter[19] ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; SWD:sw_d|ClkDivider:divider|counter[24] ; SWD:sw_d|ClkDivider:divider|counter[24] ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; SWD:sw_d|ClkDivider:divider|counter[26] ; SWD:sw_d|ClkDivider:divider|counter[26] ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; ClkDivider:clkdi|counter[28]            ; ClkDivider:clkdi|counter[28]            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; SWD:sw_d|ClkDivider:divider|counter[21] ; SWD:sw_d|ClkDivider:divider|counter[21] ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; SWD:sw_d|ClkDivider:divider|counter[22] ; SWD:sw_d|ClkDivider:divider|counter[22] ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; SWD:sw_d|ClkDivider:divider|counter[28] ; SWD:sw_d|ClkDivider:divider|counter[28] ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.524      ;
; 0.493 ; SWD:sw_d|ClkDivider:divider|counter[1]  ; SWD:sw_d|ClkDivider:divider|counter[2]  ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.645      ;
; 0.493 ; SWD:sw_d|ClkDivider:divider|counter[16] ; SWD:sw_d|ClkDivider:divider|counter[17] ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.645      ;
; 0.496 ; ClkDivider:clkdi|counter[14]            ; ClkDivider:clkdi|counter[15]            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.648      ;
; 0.496 ; ClkDivider:clkdi|counter[2]             ; ClkDivider:clkdi|counter[3]             ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.648      ;
; 0.496 ; SWD:sw_d|ClkDivider:divider|counter[4]  ; SWD:sw_d|ClkDivider:divider|counter[5]  ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.648      ;
; 0.496 ; ClkDivider:clkdi|counter[25]            ; ClkDivider:clkdi|counter[26]            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.648      ;
; 0.496 ; ClkDivider:clkdi|counter[27]            ; ClkDivider:clkdi|counter[28]            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.648      ;
; 0.497 ; ClkDivider:clkdi|counter[1]             ; ClkDivider:clkdi|counter[2]             ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.649      ;
; 0.497 ; SWD:sw_d|ClkDivider:divider|counter[17] ; SWD:sw_d|ClkDivider:divider|counter[18] ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.649      ;
; 0.498 ; ClkDivider:clkdi|counter[11]            ; ClkDivider:clkdi|counter[12]            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.650      ;
; 0.498 ; SWD:sw_d|ClkDivider:divider|counter[18] ; SWD:sw_d|ClkDivider:divider|counter[19] ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.650      ;
; 0.498 ; SWD:sw_d|ClkDivider:divider|counter[25] ; SWD:sw_d|ClkDivider:divider|counter[26] ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.650      ;
; 0.498 ; SWD:sw_d|ClkDivider:divider|counter[27] ; SWD:sw_d|ClkDivider:divider|counter[28] ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.650      ;
; 0.499 ; ClkDivider:clkdi|counter[30]            ; ClkDivider:clkdi|counter[31]            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; SWD:sw_d|ClkDivider:divider|counter[30] ; SWD:sw_d|ClkDivider:divider|counter[31] ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; ClkDivider:clkdi|counter[29]            ; ClkDivider:clkdi|counter[30]            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; SWD:sw_d|ClkDivider:divider|counter[29] ; SWD:sw_d|ClkDivider:divider|counter[30] ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; SWD:sw_d|ClkDivider:divider|counter[20] ; SWD:sw_d|ClkDivider:divider|counter[21] ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.651      ;
; 0.509 ; ClkDivider:clkdi|counter[3]             ; ClkDivider:clkdi|counter[4]             ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.661      ;
; 0.509 ; ClkDivider:clkdi|counter[19]            ; ClkDivider:clkdi|counter[20]            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.661      ;
; 0.509 ; ClkDivider:clkdi|counter[22]            ; ClkDivider:clkdi|counter[23]            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.661      ;
; 0.509 ; SWD:sw_d|ClkDivider:divider|counter[5]  ; SWD:sw_d|ClkDivider:divider|counter[6]  ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.661      ;
; 0.511 ; ClkDivider:clkdi|counter[24]            ; ClkDivider:clkdi|counter[25]            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; ClkDivider:clkdi|counter[26]            ; ClkDivider:clkdi|counter[27]            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; SWD:sw_d|ClkDivider:divider|counter[24] ; SWD:sw_d|ClkDivider:divider|counter[25] ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; SWD:sw_d|ClkDivider:divider|counter[26] ; SWD:sw_d|ClkDivider:divider|counter[27] ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; SWD:sw_d|ClkDivider:divider|counter[19] ; SWD:sw_d|ClkDivider:divider|counter[20] ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.663      ;
; 0.512 ; ClkDivider:clkdi|counter[28]            ; ClkDivider:clkdi|counter[29]            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.664      ;
; 0.512 ; SWD:sw_d|ClkDivider:divider|counter[22] ; SWD:sw_d|ClkDivider:divider|counter[23] ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.664      ;
; 0.512 ; SWD:sw_d|ClkDivider:divider|counter[28] ; SWD:sw_d|ClkDivider:divider|counter[29] ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.664      ;
; 0.512 ; SWD:sw_d|ClkDivider:divider|counter[21] ; SWD:sw_d|ClkDivider:divider|counter[22] ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.664      ;
; 0.528 ; SWD:sw_d|ClkDivider:divider|counter[16] ; SWD:sw_d|ClkDivider:divider|counter[18] ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.680      ;
; 0.531 ; SWD:sw_d|ClkDivider:divider|counter[2]  ; SWD:sw_d|ClkDivider:divider|counter[4]  ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.683      ;
; 0.531 ; ClkDivider:clkdi|counter[4]             ; ClkDivider:clkdi|counter[6]             ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.683      ;
; 0.531 ; ClkDivider:clkdi|counter[20]            ; ClkDivider:clkdi|counter[22]            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.683      ;
; 0.531 ; ClkDivider:clkdi|counter[2]             ; ClkDivider:clkdi|counter[4]             ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.683      ;
; 0.531 ; SWD:sw_d|ClkDivider:divider|counter[4]  ; SWD:sw_d|ClkDivider:divider|counter[6]  ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.683      ;
; 0.531 ; ClkDivider:clkdi|counter[25]            ; ClkDivider:clkdi|counter[27]            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.683      ;
; 0.531 ; ClkDivider:clkdi|counter[27]            ; ClkDivider:clkdi|counter[29]            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.683      ;
; 0.532 ; ClkDivider:clkdi|counter[1]             ; ClkDivider:clkdi|counter[3]             ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.684      ;
; 0.532 ; SWD:sw_d|ClkDivider:divider|counter[17] ; SWD:sw_d|ClkDivider:divider|counter[19] ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.684      ;
; 0.533 ; ClkDivider:clkdi|counter[9]             ; ClkDivider:clkdi|counter[11]            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.685      ;
; 0.533 ; SWD:sw_d|ClkDivider:divider|counter[25] ; SWD:sw_d|ClkDivider:divider|counter[27] ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.685      ;
; 0.533 ; SWD:sw_d|ClkDivider:divider|counter[18] ; SWD:sw_d|ClkDivider:divider|counter[20] ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.685      ;
; 0.533 ; SWD:sw_d|ClkDivider:divider|counter[27] ; SWD:sw_d|ClkDivider:divider|counter[29] ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.685      ;
; 0.534 ; ClkDivider:clkdi|counter[29]            ; ClkDivider:clkdi|counter[31]            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.686      ;
; 0.534 ; SWD:sw_d|ClkDivider:divider|counter[29] ; SWD:sw_d|ClkDivider:divider|counter[31] ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.686      ;
; 0.534 ; SWD:sw_d|ClkDivider:divider|counter[20] ; SWD:sw_d|ClkDivider:divider|counter[22] ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.686      ;
; 0.541 ; ClkDivider:clkdi|counter[15]            ; ClkDivider:clkdi|counter[16]            ; Clock10      ; Clock10     ; 0.000        ; 0.002      ; 0.695      ;
; 0.542 ; ClkDivider:clkdi|counter[12]            ; ClkDivider:clkdi|counter[14]            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.694      ;
; 0.546 ; ClkDivider:clkdi|counter[24]            ; ClkDivider:clkdi|counter[26]            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.698      ;
; 0.546 ; ClkDivider:clkdi|counter[26]            ; ClkDivider:clkdi|counter[28]            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.698      ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Clock10'                                                                                  ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                  ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------------+
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|clkReg                 ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|clkReg                 ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[0]             ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[0]             ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[10]            ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[10]            ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[11]            ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[11]            ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[12]            ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[12]            ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[13]            ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[13]            ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[14]            ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[14]            ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[15]            ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[15]            ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[16]            ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[16]            ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[17]            ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[17]            ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[18]            ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[18]            ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[19]            ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[19]            ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[1]             ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[1]             ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[20]            ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[20]            ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[21]            ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[21]            ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[22]            ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[22]            ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[23]            ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[23]            ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[24]            ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[24]            ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[25]            ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[25]            ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[26]            ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[26]            ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[27]            ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[27]            ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[28]            ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[28]            ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[29]            ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[29]            ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[2]             ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[2]             ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[30]            ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[30]            ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[31]            ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[31]            ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[3]             ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[3]             ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[4]             ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[4]             ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[5]             ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[5]             ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[6]             ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[6]             ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[7]             ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[7]             ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[8]             ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[8]             ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[9]             ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[9]             ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; SWD:sw_d|ClkDivider:divider|clkReg      ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; SWD:sw_d|ClkDivider:divider|clkReg      ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; SWD:sw_d|ClkDivider:divider|counter[0]  ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; SWD:sw_d|ClkDivider:divider|counter[0]  ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; SWD:sw_d|ClkDivider:divider|counter[10] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; SWD:sw_d|ClkDivider:divider|counter[10] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; SWD:sw_d|ClkDivider:divider|counter[11] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; SWD:sw_d|ClkDivider:divider|counter[11] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; SWD:sw_d|ClkDivider:divider|counter[12] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; SWD:sw_d|ClkDivider:divider|counter[12] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; SWD:sw_d|ClkDivider:divider|counter[13] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; SWD:sw_d|ClkDivider:divider|counter[13] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; SWD:sw_d|ClkDivider:divider|counter[14] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; SWD:sw_d|ClkDivider:divider|counter[14] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; SWD:sw_d|ClkDivider:divider|counter[15] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; SWD:sw_d|ClkDivider:divider|counter[15] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; SWD:sw_d|ClkDivider:divider|counter[16] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; SWD:sw_d|ClkDivider:divider|counter[16] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; SWD:sw_d|ClkDivider:divider|counter[17] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; SWD:sw_d|ClkDivider:divider|counter[17] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; SWD:sw_d|ClkDivider:divider|counter[18] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; SWD:sw_d|ClkDivider:divider|counter[18] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; SWD:sw_d|ClkDivider:divider|counter[19] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; SWD:sw_d|ClkDivider:divider|counter[19] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; SWD:sw_d|ClkDivider:divider|counter[1]  ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; SWD:sw_d|ClkDivider:divider|counter[1]  ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; SWD:sw_d|ClkDivider:divider|counter[20] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; SWD:sw_d|ClkDivider:divider|counter[20] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; SWD:sw_d|ClkDivider:divider|counter[21] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; SWD:sw_d|ClkDivider:divider|counter[21] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; SWD:sw_d|ClkDivider:divider|counter[22] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; SWD:sw_d|ClkDivider:divider|counter[22] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; SWD:sw_d|ClkDivider:divider|counter[23] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; SWD:sw_d|ClkDivider:divider|counter[23] ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------------+


-------------------------------
; Fast Model Datasheet Report ;
-------------------------------
Nothing to report.


+------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                          ;
+------------------+--------+-------+----------+---------+---------------------+
; Clock            ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack ; 94.324 ; 0.215 ; N/A      ; N/A     ; 48.889              ;
;  Clock10         ; 94.324 ; 0.215 ; N/A      ; N/A     ; 48.889              ;
; Design-wide TNS  ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  Clock10         ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+------------------+--------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; Clock10    ; Clock10  ; 1635     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; Clock10    ; Clock10  ; 1635     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 3     ; 3    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 0     ; 0    ;
; Unconstrained Output Port Paths ; 0     ; 0    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Wed Nov 19 15:19:25 2014
Info: Command: quartus_sta Project2 -c Debug
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 64 combinational loops as latches.
Info (332104): Reading SDC File: 'Timing.sdc'
Warning (332060): Node: ClkDivider:clkdi|clkReg was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: SWD:sw_d|ClkDivider:divider|clkReg was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: Timer:timer_d|ClkDivider:divider|clkReg was determined to be a clock but was found without an associated clock assignment.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Info (332146): Worst-case setup slack is 94.324
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    94.324         0.000 Clock10 
Info (332146): Worst-case hold slack is 0.445
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.445         0.000 Clock10 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 48.889
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    48.889         0.000 Clock10 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 94.324
    Info (332115): -to_clock [get_clocks {Clock10}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 94.324 
    Info (332115): ===================================================================
    Info (332115): From Node    : SWD:sw_d|ClkDivider:divider|counter[5]
    Info (332115): To Node      : SWD:sw_d|ClkDivider:divider|clkReg
    Info (332115): Launch Clock : Clock10
    Info (332115): Latch Clock  : Clock10
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      2.850      2.850  R        clock network delay
    Info (332115):      3.127      0.277     uTco  SWD:sw_d|ClkDivider:divider|counter[5]
    Info (332115):      3.127      0.000 FF  CELL  sw_d|divider|counter[5]|regout
    Info (332115):      3.982      0.855 FF    IC  sw_d|divider|Equal0~1|datab
    Info (332115):      4.433      0.451 FR  CELL  sw_d|divider|Equal0~1|combout
    Info (332115):      5.258      0.825 RR    IC  sw_d|divider|Equal0~4|datad
    Info (332115):      5.436      0.178 RR  CELL  sw_d|divider|Equal0~4|combout
    Info (332115):      6.550      1.114 RR    IC  sw_d|divider|Equal0~10|datad
    Info (332115):      6.728      0.178 RR  CELL  sw_d|divider|Equal0~10|combout
    Info (332115):      6.988      0.260 RR    IC  sw_d|divider|clkReg|ena
    Info (332115):      7.746      0.758 RR  CELL  SWD:sw_d|ClkDivider:divider|clkReg
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):    100.000    100.000           latch edge time
    Info (332115):    102.032      2.032  R        clock network delay
    Info (332115):    102.070      0.038     uTsu  SWD:sw_d|ClkDivider:divider|clkReg
    Info (332115): 
    Info (332115): Data Arrival Time  :     7.746
    Info (332115): Data Required Time :   102.070
    Info (332115): Slack              :    94.324 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.445
    Info (332115): -to_clock [get_clocks {Clock10}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.445 
    Info (332115): ===================================================================
    Info (332115): From Node    : ClkDivider:clkdi|clkReg
    Info (332115): To Node      : ClkDivider:clkdi|clkReg
    Info (332115): Launch Clock : Clock10
    Info (332115): Latch Clock  : Clock10
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      2.873      2.873  R        clock network delay
    Info (332115):      3.150      0.277     uTco  ClkDivider:clkdi|clkReg
    Info (332115):      3.150      0.000 RR  CELL  clkdi|clkReg|regout
    Info (332115):      3.150      0.000 RR    IC  clkdi|clkReg~0|datac
    Info (332115):      3.508      0.358 RR  CELL  clkdi|clkReg~0|combout
    Info (332115):      3.508      0.000 RR    IC  clkdi|clkReg|datain
    Info (332115):      3.604      0.096 RR  CELL  ClkDivider:clkdi|clkReg
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      2.873      2.873  R        clock network delay
    Info (332115):      3.159      0.286      uTh  ClkDivider:clkdi|clkReg
    Info (332115): 
    Info (332115): Data Arrival Time  :     3.604
    Info (332115): Data Required Time :     3.159
    Info (332115): Slack              :     0.445 
    Info (332115): ===================================================================
    Info (332115): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 48.889
    Info (332113): Targets: [get_clocks {Clock10}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 48.889 
    Info (332113): ===================================================================
    Info (332113): Node             : ClkDivider:clkdi|clkReg
    Info (332113): Clock            : Clock10
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           CLOCK_50
    Info (332113):      1.026      1.026 RR  CELL  CLOCK_50|combout
    Info (332113):      2.271      1.245 RR    IC  clkdi|clkReg|clk
    Info (332113):      2.873      0.602 RR  CELL  ClkDivider:clkdi|clkReg
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     50.000     50.000           launch edge time
    Info (332113):     50.000      0.000           source latency
    Info (332113):     50.000      0.000           CLOCK_50
    Info (332113):     51.026      1.026 FF  CELL  CLOCK_50|combout
    Info (332113):     52.271      1.245 FF    IC  clkdi|clkReg|clk
    Info (332113):     52.873      0.602 FF  CELL  ClkDivider:clkdi|clkReg
    Info (332113): 
    Info (332113): Required Width   :     1.111
    Info (332113): Actual Width     :    50.000
    Info (332113): Slack            :    48.889
    Info (332113): ===================================================================
    Info (332113): 
Info: Analyzing Fast Model
Warning (332060): Node: ClkDivider:clkdi|clkReg was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: SWD:sw_d|ClkDivider:divider|clkReg was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: Timer:timer_d|ClkDivider:divider|clkReg was determined to be a clock but was found without an associated clock assignment.
Info (332146): Worst-case setup slack is 97.253
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    97.253         0.000 Clock10 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 Clock10 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 49.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    49.000         0.000 Clock10 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 97.253
    Info (332115): -to_clock [get_clocks {Clock10}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 97.253 
    Info (332115): ===================================================================
    Info (332115): From Node    : SWD:sw_d|ClkDivider:divider|counter[1]
    Info (332115): To Node      : SWD:sw_d|ClkDivider:divider|clkReg
    Info (332115): Launch Clock : Clock10
    Info (332115): Latch Clock  : Clock10
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      1.784      1.784  R        clock network delay
    Info (332115):      1.925      0.141     uTco  SWD:sw_d|ClkDivider:divider|counter[1]
    Info (332115):      1.925      0.000 FF  CELL  sw_d|divider|counter[1]|regout
    Info (332115):      2.385      0.460 FF    IC  sw_d|divider|Equal0~0|dataa
    Info (332115):      2.572      0.187 FR  CELL  sw_d|divider|Equal0~0|combout
    Info (332115):      2.688      0.116 RR    IC  sw_d|divider|Equal0~4|datac
    Info (332115):      2.821      0.133 RR  CELL  sw_d|divider|Equal0~4|combout
    Info (332115):      3.285      0.464 RR    IC  sw_d|divider|Equal0~10|datad
    Info (332115):      3.344      0.059 RR  CELL  sw_d|divider|Equal0~10|combout
    Info (332115):      3.443      0.099 RR    IC  sw_d|divider|clkReg|ena
    Info (332115):      3.816      0.373 RR  CELL  SWD:sw_d|ClkDivider:divider|clkReg
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):    100.000    100.000           latch edge time
    Info (332115):    101.037      1.037  R        clock network delay
    Info (332115):    101.069      0.032     uTsu  SWD:sw_d|ClkDivider:divider|clkReg
    Info (332115): 
    Info (332115): Data Arrival Time  :     3.816
    Info (332115): Data Required Time :   101.069
    Info (332115): Slack              :    97.253 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.215
    Info (332115): -to_clock [get_clocks {Clock10}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.215 
    Info (332115): ===================================================================
    Info (332115): From Node    : ClkDivider:clkdi|clkReg
    Info (332115): To Node      : ClkDivider:clkdi|clkReg
    Info (332115): Launch Clock : Clock10
    Info (332115): Latch Clock  : Clock10
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      1.404      1.404  R        clock network delay
    Info (332115):      1.545      0.141     uTco  ClkDivider:clkdi|clkReg
    Info (332115):      1.545      0.000 RR  CELL  clkdi|clkReg|regout
    Info (332115):      1.545      0.000 RR    IC  clkdi|clkReg~0|datac
    Info (332115):      1.729      0.184 RR  CELL  clkdi|clkReg~0|combout
    Info (332115):      1.729      0.000 RR    IC  clkdi|clkReg|datain
    Info (332115):      1.771      0.042 RR  CELL  ClkDivider:clkdi|clkReg
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      1.404      1.404  R        clock network delay
    Info (332115):      1.556      0.152      uTh  ClkDivider:clkdi|clkReg
    Info (332115): 
    Info (332115): Data Arrival Time  :     1.771
    Info (332115): Data Required Time :     1.556
    Info (332115): Slack              :     0.215 
    Info (332115): ===================================================================
    Info (332115): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 49.000
    Info (332113): Targets: [get_clocks {Clock10}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 49.000 
    Info (332113): ===================================================================
    Info (332113): Node             : ClkDivider:clkdi|clkReg
    Info (332113): Clock            : Clock10
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           CLOCK_50
    Info (332113):      0.571      0.571 RR  CELL  CLOCK_50|combout
    Info (332113):      1.082      0.511 RR    IC  clkdi|clkReg|clk
    Info (332113):      1.404      0.322 RR  CELL  ClkDivider:clkdi|clkReg
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     50.000     50.000           launch edge time
    Info (332113):     50.000      0.000           source latency
    Info (332113):     50.000      0.000           CLOCK_50
    Info (332113):     50.571      0.571 FF  CELL  CLOCK_50|combout
    Info (332113):     51.082      0.511 FF    IC  clkdi|clkReg|clk
    Info (332113):     51.404      0.322 FF  CELL  ClkDivider:clkdi|clkReg
    Info (332113): 
    Info (332113): Required Width   :     1.000
    Info (332113): Actual Width     :    50.000
    Info (332113): Slack            :    49.000
    Info (332113): ===================================================================
    Info (332113): 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 8 warnings
    Info: Peak virtual memory: 426 megabytes
    Info: Processing ended: Wed Nov 19 15:19:27 2014
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


