autoidx 0

module \top
  wire input 1 \clk
  wire input 1 \rx
  wire width 1 \wire2

  cell $eq $cell3
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \rx
    connect \B 1'0
    connect \Y \wire2
  end

  wire width 1 \wire4
  connect \wire4 \wire2 [0]
  wire width 1 \wire5

  cell $logic_not $cell6
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \wire4
    connect \Y \wire5
  end

  wire width 18 \wire7
  wire width 2 \wire9

  cell $eq $cell10
    parameter \A_SIGNED 0
    parameter \A_WIDTH 2
    parameter \B_SIGNED 0
    parameter \B_WIDTH 2
    parameter \Y_WIDTH 2
    connect \A \wire7 [1:0]
    connect \B 2'00
    connect \Y \wire9
  end

  wire width 1 \wire11
  connect \wire11 \wire9 [0]
  wire width 2 \wire12

  cell $eq $cell13
    parameter \A_SIGNED 0
    parameter \A_WIDTH 2
    parameter \B_SIGNED 0
    parameter \B_WIDTH 2
    parameter \Y_WIDTH 2
    connect \A \wire7 [1:0]
    connect \B 2'01
    connect \Y \wire12
  end

  wire width 1 \wire14
  connect \wire14 \wire12 [0]
  wire width 2 \wire15

  cell $eq $cell16
    parameter \A_SIGNED 0
    parameter \A_WIDTH 2
    parameter \B_SIGNED 0
    parameter \B_WIDTH 2
    parameter \Y_WIDTH 2
    connect \A \wire7 [1:0]
    connect \B 2'10
    connect \Y \wire15
  end

  wire width 1 \wire17
  connect \wire17 \wire15 [0]
  wire width 16 \wire18

  cell $eq $cell19
    parameter \A_SIGNED 0
    parameter \A_WIDTH 16
    parameter \B_SIGNED 0
    parameter \B_WIDTH 16
    parameter \Y_WIDTH 16
    connect \A \wire7 [17:2]
    connect \B 16'0000000100111000
    connect \Y \wire18
  end

  wire width 1 \wire20
  connect \wire20 \wire18 [0]
  wire width 1 \wire21

  cell $logic_and $cell22
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \wire20
    connect \B \wire14
    connect \Y \wire21
  end

  wire width 16 \wire23

  cell $eq $cell24
    parameter \A_SIGNED 0
    parameter \A_WIDTH 16
    parameter \B_SIGNED 0
    parameter \B_WIDTH 16
    parameter \Y_WIDTH 16
    connect \A \wire7 [17:2]
    connect \B 16'0000001001110000
    connect \Y \wire23
  end

  wire width 1 \wire25
  connect \wire25 \wire23 [0]
  wire width 1 \wire26

  cell $logic_and $cell27
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \wire25
    connect \B \wire17
    connect \Y \wire26
  end

  wire width 3 \wire28
  wire width 3 \wire30

  cell $eq $cell31
    parameter \A_SIGNED 0
    parameter \A_WIDTH 3
    parameter \B_SIGNED 0
    parameter \B_WIDTH 3
    parameter \Y_WIDTH 3
    connect \A \wire28
    connect \B 3'111
    connect \Y \wire30
  end

  wire width 1 \wire32
  connect \wire32 \wire30 [0]
  wire width 3 \wire33

  cell $add $cell34
    parameter \A_SIGNED 0
    parameter \A_WIDTH 3
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 3
    connect \A \wire28
    connect \B 1'1
    connect \Y \wire33
  end

  wire width 3 \wire35

  cell $mux $cell36
    parameter \WIDTH 3
    connect \A \wire33
    connect \B 3'000
    connect \S \wire32
    connect \Y \wire35
  end

  wire width 3 \wire37

  cell $mux $cell38
    parameter \WIDTH 3
    connect \A \wire28
    connect \B \wire35
    connect \S { \wire26 \rx } [1:1]
    connect \Y \wire37
  end


  process $proc29
    


    sync posedge \clk
      update \wire28 \wire37
  end

  wire width 3 \wire39

  cell $eq $cell40
    parameter \A_SIGNED 0
    parameter \A_WIDTH 3
    parameter \B_SIGNED 0
    parameter \B_WIDTH 3
    parameter \Y_WIDTH 3
    connect \A \wire28
    connect \B 3'111
    connect \Y \wire39
  end

  wire width 1 \wire41
  connect \wire41 \wire39 [0]
  wire width 8 \wire42
  wire width 8 \wire44

  cell $mux $cell45
    parameter \WIDTH 8
    connect \A \wire42
    connect \B { { \wire26 \rx } [0:0] \wire42 [7:7] \wire42 [6:6] \wire42 [5:5] \wire42 [4:4] \wire42 [3:3] \wire42 [2:2] \wire42 [1:1] }
    connect \S { \wire26 \rx } [1:1]
    connect \Y \wire44
  end


  process $proc43
    


    sync posedge \clk
      update \wire42 \wire44
  end

  wire width 1 \wire46
  wire width 1 \wire48

  cell $logic_and $cell49
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \wire41
    connect \B { \wire26 \rx } [1:1]
    connect \Y \wire48
  end


  process $proc47
    


    sync posedge \clk
      update \wire46 \wire48
  end

  wire width 1 \wire50

  cell $logic_and $cell51
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \wire4
    connect \B \wire11
    connect \Y \wire50
  end

  wire width 1 \wire52

  cell $logic_and $cell53
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \wire4
    connect \B \wire21
    connect \Y \wire52
  end

  wire width 1 \wire54

  cell $logic_and $cell55
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A { \wire46 \wire42 } [8:8]
    connect \B \wire17
    connect \Y \wire54
  end

  wire width 1 \wire56

  cell $logic_and $cell57
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \wire5
    connect \B \wire21
    connect \Y \wire56
  end

  wire width 2 \wire58

  cell $eq $cell59
    parameter \A_SIGNED 0
    parameter \A_WIDTH 2
    parameter \B_SIGNED 0
    parameter \B_WIDTH 2
    parameter \Y_WIDTH 2
    connect \A \wire7 [1:0]
    connect \B 2'11
    connect \Y \wire58
  end

  wire width 1 \wire60
  connect \wire60 \wire58 [0]
  wire width 1 \wire61

  cell $logic_and $cell62
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \wire25
    connect \B \wire60
    connect \Y \wire61
  end

  wire width 1 \wire63

  cell $logic_or $cell64
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \wire56
    connect \B \wire61
    connect \Y \wire63
  end

  wire width 2 \wire65

  cell $mux $cell66
    parameter \WIDTH 2
    connect \A \wire7 [1:0]
    connect \B 2'00
    connect \S \wire63
    connect \Y \wire65
  end

  wire width 2 \wire67

  cell $mux $cell68
    parameter \WIDTH 2
    connect \A \wire65
    connect \B 2'11
    connect \S \wire54
    connect \Y \wire67
  end

  wire width 2 \wire69

  cell $mux $cell70
    parameter \WIDTH 2
    connect \A \wire67
    connect \B 2'10
    connect \S \wire52
    connect \Y \wire69
  end

  wire width 2 \wire71

  cell $mux $cell72
    parameter \WIDTH 2
    connect \A \wire69
    connect \B 2'01
    connect \S \wire50
    connect \Y \wire71
  end

  wire width 1 \wire73

  cell $logic_or $cell74
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \wire11
    connect \B \wire21
    connect \Y \wire73
  end

  wire width 1 \wire75

  cell $logic_or $cell76
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \wire73
    connect \B \wire25
    connect \Y \wire75
  end

  wire width 16 \wire77

  cell $add $cell78
    parameter \A_SIGNED 0
    parameter \A_WIDTH 16
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 16
    connect \A \wire7 [17:2]
    connect \B 1'1
    connect \Y \wire77
  end

  wire width 16 \wire79

  cell $mux $cell80
    parameter \WIDTH 16
    connect \A \wire77
    connect \B 16'0000000000000000
    connect \S \wire75
    connect \Y \wire79
  end


  process $proc8
    


    sync posedge \clk
      update \wire7 { \wire79 \wire71 }
  end

  wire width 1 \wire81
  wire width 1 \wire83

  cell $eq $cell84
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \wire81
    connect \B 1'0
    connect \Y \wire83
  end

  wire width 1 \wire85
  connect \wire85 \wire83 [0]
  wire width 16 \wire86
  wire width 16 \wire88

  cell $eq $cell89
    parameter \A_SIGNED 0
    parameter \A_WIDTH 16
    parameter \B_SIGNED 0
    parameter \B_WIDTH 16
    parameter \Y_WIDTH 16
    connect \A \wire86
    connect \B 16'0000001001110000
    connect \Y \wire88
  end

  wire width 1 \wire90
  connect \wire90 \wire88 [0]
  wire width 1 \wire91

  cell $logic_or $cell92
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \wire85
    connect \B \wire90
    connect \Y \wire91
  end

  wire width 16 \wire93

  cell $add $cell94
    parameter \A_SIGNED 0
    parameter \A_WIDTH 16
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 16
    connect \A \wire86
    connect \B 1'1
    connect \Y \wire93
  end

  wire width 16 \wire95

  cell $mux $cell96
    parameter \WIDTH 16
    connect \A \wire93
    connect \B 16'0000000000000000
    connect \S \wire91
    connect \Y \wire95
  end


  process $proc87
    


    sync posedge \clk
      update \wire86 \wire95
  end

  wire width 16 \wire97

  cell $eq $cell98
    parameter \A_SIGNED 0
    parameter \A_WIDTH 16
    parameter \B_SIGNED 0
    parameter \B_WIDTH 16
    parameter \Y_WIDTH 16
    connect \A \wire86
    connect \B 16'0000001001110000
    connect \Y \wire97
  end

  wire width 1 \wire99
  connect \wire99 \wire97 [0]
  wire width 1 \wire100

  cell $logic_not $cell101
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \wire99
    connect \Y \wire100
  end

  wire width 8 \wire102
  wire width 8 \wire104

  cell $eq $cell105
    parameter \A_SIGNED 0
    parameter \A_WIDTH 8
    parameter \B_SIGNED 0
    parameter \B_WIDTH 8
    parameter \Y_WIDTH 8
    connect \A \wire102
    connect \B 8'00001001
    connect \Y \wire104
  end

  wire width 1 \wire106
  connect \wire106 \wire104 [0]
  wire width 8 \wire107

  cell $add $cell108
    parameter \A_SIGNED 0
    parameter \A_WIDTH 8
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 8
    connect \A \wire102
    connect \B 1'1
    connect \Y \wire107
  end

  wire width 8 \wire109

  cell $mux $cell110
    parameter \WIDTH 8
    connect \A \wire107
    connect \B 8'00000000
    connect \S \wire106
    connect \Y \wire109
  end

  wire width 8 \wire111

  cell $mux $cell112
    parameter \WIDTH 8
    connect \A \wire109
    connect \B \wire102
    connect \S \wire100
    connect \Y \wire111
  end


  process $proc103
    


    sync posedge \clk
      update \wire102 \wire111
  end

  wire width 8 \wire113

  cell $eq $cell114
    parameter \A_SIGNED 0
    parameter \A_WIDTH 8
    parameter \B_SIGNED 0
    parameter \B_WIDTH 8
    parameter \Y_WIDTH 8
    connect \A \wire102
    connect \B 8'00000000
    connect \Y \wire113
  end

  wire width 1 \wire115
  connect \wire115 \wire113 [0]
  wire width 8 \wire116

  cell $eq $cell117
    parameter \A_SIGNED 0
    parameter \A_WIDTH 8
    parameter \B_SIGNED 0
    parameter \B_WIDTH 8
    parameter \Y_WIDTH 8
    connect \A \wire102
    connect \B 8'00001001
    connect \Y \wire116
  end

  wire width 1 \wire118
  connect \wire118 \wire116 [0]
  wire width 8 \wire119
  wire width 8 \wire121

  cell $shr $cell122
    parameter \A_SIGNED 0
    parameter \A_WIDTH 8
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 8
    connect \A \wire119
    connect \B 1'1
    connect \Y \wire121
  end

  wire width 8 \wire123

  cell $mux $cell124
    parameter \WIDTH 8
    connect \A \wire121
    connect \B \wire119
    connect \S \wire100
    connect \Y \wire123
  end

  wire width 8 \wire125

  cell $mux $cell126
    parameter \WIDTH 8
    connect \A \wire123
    connect \B \wire119
    connect \S \wire115
    connect \Y \wire125
  end

  wire width 8 \wire127

  cell $mux $cell128
    parameter \WIDTH 8
    connect \A \wire125
    connect \B { \wire46 \wire42 } [7:0]
    connect \S \wire85
    connect \Y \wire127
  end


  process $proc120
    


    sync posedge \clk
      update \wire119 \wire127
  end

  wire width 1 \wire129
  connect \wire129 \wire119 [0]
  wire width 1 \wire130

  cell $mux $cell131
    parameter \WIDTH 1
    connect \A \wire129
    connect \B 1'1
    connect \S \wire118
    connect \Y \wire130
  end

  wire width 1 \wire132

  cell $mux $cell133
    parameter \WIDTH 1
    connect \A \wire130
    connect \B 1'0
    connect \S \wire115
    connect \Y \wire132
  end

  wire width 1 \wire134

  cell $mux $cell135
    parameter \WIDTH 1
    connect \A \wire132
    connect \B 1'1
    connect \S \wire85
    connect \Y \wire134
  end

  wire output 136 \tx
  connect \tx \wire134
  wire width 1 \wire137

  cell $logic_and $cell138
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \wire99
    connect \B \wire118
    connect \Y \wire137
  end

  wire width 1 \wire139

  cell $logic_not $cell140
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \wire137
    connect \Y \wire139
  end

  wire width 1 \wire141

  cell $mux $cell142
    parameter \WIDTH 1
    connect \A \wire139
    connect \B { \wire46 \wire42 } [8:8]
    connect \S \wire85
    connect \Y \wire141
  end


  process $proc82
    


    sync posedge \clk
      update \wire81 \wire141
  end

end
