aig 426 86 33 0 307 0 0 1
283 174
303 176
327 178
351 180
375 182
399 184
423 186
447 188
471 190
495 192
519 194
543 196
567 198
591 200
615 202
635 204
641 206
657 208
679 210
701 212
725 214
749 216
759 218
283 220
94
102
164
166
168
170
172
830
1
3
846
850
852
0	&!%[\!#C'$=/+YZ57A;RûS-D-W0XMO?Sjúk+\EUHVeg=kÇöÉ)t]S`T};Éöòõ'åuQxRïó9õ≤ñ≥%§çOêP≠Ø7≥ îÀ#º•M®N≈«5À‚í„!‘ΩK¿L›ﬂ3„˙ê˚Ï’IÿJı˜1˚íéìÑÌGHçè/ì™å´úÖEàF•ß-´¬ä√¥ùC†DΩø+√⁄à€ÃµA∏B’◊)€ÚÜÛ‰Õ?–@ÌÔ'ÛäÑã¸Ê=ÅÉ%á
ãÛäë˚ñí)ù
ò°ú)†%ê¨¶+≥¶#∑™´¶¬¥3…∏'Õ¿Ωªæ⁄»7·‡ÂºÂ„÷Ú'˘çürÉxœB÷§˚¸ÿ	ÿ◊ó†=íí”í!¥¥¥¥≤≤" ,ÃÕ4Ÿ‡ıÍ‚	„·	„ÂËi0 convert.input63
i1 convert.input62
i2 convert.input61
i3 convert.input60
i4 convert.input59
i5 convert.input58
i6 convert.input57
i7 convert.input56
i8 convert.input55
i9 convert.input54
i10 convert.input53
i11 convert.input52
i12 convert.input51
i13 convert.input50
i14 convert.input49
i15 convert.input48
i16 convert.input47
i17 convert.input46
i18 convert.input45
i19 convert.input44
i20 convert.input12
i21 convert.input10
i22 convert.input8
i23 convert.input6
i24 convert.input4
i25 convert.input3
i26 convert.input2
i27 convert.input1
i28 convert.input13
i29 convert.input43
i30 convert.input0
i31 Verilog.UART_T.tx_data[0]
i32 Verilog.UART_T.tx_data[1]
i33 Verilog.UART_T.tx_data[2]
i34 Verilog.UART_T.tx_data[3]
i35 Verilog.UART_T.tx_data[4]
i36 Verilog.UART_T.tx_data[5]
i37 Verilog.UART_T.tx_data[6]
i38 Verilog.UART_T.tx_data[7]
i39 Verilog.UART_T.tx_data[8]
i40 Verilog.UART_T.tx_data[9]
i41 Verilog.UART_T.tx_data[10]
i42 Verilog.UART_T.tx_data[11]
i43 Verilog.UART_T.tx_data[12]
i44 Verilog.UART_T.tx_data[13]
i45 convert.input30
i46 AIGER_NEXT_Verilog.UART_T.tx_ena
i47 convert.input28
i48 convert.input11
i49 convert.input41
i50 AIGER_NEXT_Verilog.UART_T.rst
i51 convert.input26
i52 convert.input9
i53 convert.input39
i54 Verilog.UART_T.clk
i55 convert.input24
i56 convert.input7
i57 convert.input37
i58 convert.input20
i59 convert.input22
i60 convert.input5
i61 convert.input35
i62 convert.input14
i63 convert.input15
i64 convert.input16
i65 convert.input17
i66 convert.input18
i67 convert.input19
i68 convert.input21
i69 convert.input23
i70 convert.input25
i71 convert.input27
i72 convert.input29
i73 convert.input31
i74 convert.input32
i75 convert.input33
i76 convert.input34
i77 convert.input36
i78 convert.input38
i79 convert.input40
i80 convert.input42
i81 AIGER_NEXT_LTL_1_SPECF_7
i82 AIGER_NEXT_LTL_1_SPECF_5
i83 AIGER_NEXT_LTL_1_SPECF_3
i84 AIGER_NEXT_LTL_1_SPECF_1
i85 AIGER_NEXT_IGNORE_LTL_1
l0 Verilog.UART_T.tx_buffer[0]
l1 Verilog.UART_T.tx_buffer[1]
l2 Verilog.UART_T.tx_buffer[2]
l3 Verilog.UART_T.tx_buffer[3]
l4 Verilog.UART_T.tx_buffer[4]
l5 Verilog.UART_T.tx_buffer[5]
l6 Verilog.UART_T.tx_buffer[6]
l7 Verilog.UART_T.tx_buffer[7]
l8 Verilog.UART_T.tx_buffer[8]
l9 Verilog.UART_T.tx_buffer[9]
l10 Verilog.UART_T.tx_buffer[10]
l11 Verilog.UART_T.tx_buffer[11]
l12 Verilog.UART_T.tx_buffer[12]
l13 Verilog.UART_T.tx_buffer[13]
l14 Verilog.UART_T.tx_buffer[14]
l15 Verilog.UART_T.tx_buffer[15]
l16 Verilog.UART_T.tx_state
l17 Verilog.UART_T.tx_cnt[0]
l18 Verilog.UART_T.tx_cnt[1]
l19 Verilog.UART_T.tx_cnt[2]
l20 Verilog.UART_T.tx_cnt[3]
l21 Verilog.UART_T.tx_cnt[4]
l22 Verilog.UART_T.tx_busy
l23 Verilog.UART_T.tx
l24 Verilog.UART_T.tx_ena
l25 Verilog.UART_T.rst
l26 LTL_1_SPECF_7
l27 LTL_1_SPECF_5
l28 LTL_1_SPECF_3
l29 LTL_1_SPECF_1
l30 IGNORE_LTL_1
l31 AIGER_VALID
l32 AIGER_INITIALIZED
j0 AIGER_JUST_0
c
smvtoaig
1.9
../../Tools/abc_mc/SMV/uart_transmit_9.smv
