[
    {
        "0": "ADDWF",
        "1": "f, d, a",
        "2": "Add WREG and f",
        "3": "1",
        "4": "0010",
        "5": "01da",
        "6": "ffff",
        "7": "ffff",
        "8": "C, DC, Z, OV, N",
        "9": "1"
    },
    {
        "0": "ADDWFC",
        "1": "f, d, a",
        "2": "Add WREG and Carry bit to f",
        "3": "1",
        "4": "0010",
        "5": "00da",
        "6": "ffff",
        "7": "ffff",
        "8": "C, DC, Z, OV, N",
        "9": "1"
    },
    {
        "0": "ANDWF",
        "1": "f, d, a",
        "2": "AND WREG with f",
        "3": "1",
        "4": "0001",
        "5": "01da",
        "6": "ffff",
        "7": "ffff",
        "8": "Z, N",
        "9": "1"
    },
    {
        "0": "CLRF",
        "1": "f, a",
        "2": "Clear f",
        "3": "1",
        "4": "0110",
        "5": "101a",
        "6": "ffff",
        "7": "ffff",
        "8": "Z",
        "9": ""
    },
    {
        "0": "COMF",
        "1": "f, d, a",
        "2": "Complement f",
        "3": "1",
        "4": "0001",
        "5": "11da",
        "6": "ffff",
        "7": "ffff",
        "8": "Z, N",
        "9": "1"
    },
    {
        "0": "DECF",
        "1": "f, d, a",
        "2": "Decrement f",
        "3": "1",
        "4": "0000",
        "5": "01da",
        "6": "ffff",
        "7": "ffff",
        "8": "C, DC, Z, OV, N",
        "9": "1"
    },
    {
        "0": "INCF",
        "1": "f, d, a",
        "2": "Increment f",
        "3": "1",
        "4": "0010",
        "5": "10da",
        "6": "ffff",
        "7": "ffff",
        "8": "C, DC, Z, OV, N",
        "9": "1"
    },
    {
        "0": "IORWF",
        "1": "f, d, a",
        "2": "Inclusive OR WREG with f",
        "3": "1",
        "4": "0001",
        "5": "00da",
        "6": "ffff",
        "7": "ffff",
        "8": "Z, N",
        "9": "1"
    },
    {
        "0": "MOVF",
        "1": "f, d, a",
        "2": "Move f to WREG or f",
        "3": "1",
        "4": "0101",
        "5": "00da",
        "6": "ffff",
        "7": "ffff",
        "8": "Z, N",
        "9": "1"
    },
    {
        "0": "MOVFF",
        "1": "fs, fd",
        "2": "Move fs (12-bit source)\nto fd (12-bit destination)",
        "3": "2",
        "4": "1100",
        "5": "fsfsfsfs",
        "6": "fsfsfsfs",
        "7": "fsfsfsfs",
        "8": "None",
        "9": "1, 3, 4"
    },
    {
        "0": "",
        "1": "",
        "2": "",
        "3": "",
        "4": "1111",
        "5": "fdfdfdfd",
        "6": "fdfdfdfd",
        "7": "fdfdfdfd",
        "8": "",
        "9": ""
    },
    {
        "0": "MOVFFL",
        "1": "fs, fd",
        "2": "Move fs (14-bit source)\nto fd (14-bit destination)",
        "3": "3",
        "4": "0000",
        "5": "0000",
        "6": "0110",
        "7": "fsfsfsfs",
        "8": "None",
        "9": "1, 3"
    },
    {
        "0": "",
        "1": "",
        "2": "",
        "3": "",
        "4": "1111",
        "5": "fsfsfsfs",
        "6": "fsfsfsfs",
        "7": "fsfsfdfd",
        "8": "",
        "9": ""
    },
    {
        "0": "",
        "1": "",
        "2": "",
        "3": "",
        "4": "1111",
        "5": "fdfdfdfd",
        "6": "fdfdfdfd",
        "7": "fdfdfdfd",
        "8": "",
        "9": ""
    },
    {
        "0": "MOVWF",
        "1": "f, a",
        "2": "Move WREG to f",
        "3": "1",
        "4": "0110",
        "5": "111a",
        "6": "ffff",
        "7": "ffff",
        "8": "None",
        "9": ""
    },
    {
        "0": "MULWF",
        "1": "f, a",
        "2": "Multiply WREG with f",
        "3": "1",
        "4": "0000",
        "5": "001a",
        "6": "ffff",
        "7": "ffff",
        "8": "None",
        "9": "1"
    },
    {
        "0": "NEGF",
        "1": "f, a",
        "2": "Negate f",
        "3": "1",
        "4": "0110",
        "5": "110a",
        "6": "ffff",
        "7": "ffff",
        "8": "C, DC, Z, OV, N",
        "9": "1"
    },
    {
        "0": "RLCF",
        "1": "f, d, a",
        "2": "Rotate Left f through Carry",
        "3": "1",
        "4": "0011",
        "5": "01da",
        "6": "ffff",
        "7": "ffff",
        "8": "C, Z, N",
        "9": "1"
    },
    {
        "0": "RLNCF",
        "1": "f, d, a",
        "2": "Rotate Left f (No Carry)",
        "3": "1",
        "4": "0100",
        "5": "01da",
        "6": "ffff",
        "7": "ffff",
        "8": "Z, N",
        "9": "1"
    },
    {
        "0": "RRCF",
        "1": "f, d, a",
        "2": "Rotate Right f through Carry",
        "3": "1",
        "4": "0011",
        "5": "00da",
        "6": "ffff",
        "7": "ffff",
        "8": "C, Z, N",
        "9": "1"
    },
    {
        "0": "RRNCF",
        "1": "f, d, a",
        "2": "Rotate Right f (No Carry)",
        "3": "1",
        "4": "0100",
        "5": "00da",
        "6": "ffff",
        "7": "ffff",
        "8": "Z, N",
        "9": "1"
    },
    {
        "0": "SETF",
        "1": "f, a",
        "2": "Set f",
        "3": "1",
        "4": "0110",
        "5": "100a",
        "6": "ffff",
        "7": "ffff",
        "8": "None",
        "9": ""
    },
    {
        "0": "SUBFWB",
        "1": "f, d, a",
        "2": "Subtract f from WREG with\nBorrow",
        "3": "1",
        "4": "0101",
        "5": "01da",
        "6": "ffff",
        "7": "ffff",
        "8": "C, DC, Z, OV, N",
        "9": "1"
    },
    {
        "0": "SUBWF",
        "1": "f, d, a",
        "2": "Subtract WREG from f",
        "3": "1",
        "4": "0101",
        "5": "11da",
        "6": "ffff",
        "7": "ffff",
        "8": "C, DC, Z, OV, N",
        "9": "1"
    },
    {
        "0": "SUBWFB",
        "1": "f, d, a",
        "2": "Subtract WREG from f with\nBorrow",
        "3": "1",
        "4": "0101",
        "5": "10da",
        "6": "ffff",
        "7": "ffff",
        "8": "C, DC, Z, OV, N",
        "9": "1"
    },
    {
        "0": "SWAPF",
        "1": "f, d, a",
        "2": "Swap nibbles in f",
        "3": "1",
        "4": "0011",
        "5": "10da",
        "6": "ffff",
        "7": "ffff",
        "8": "None",
        "9": "1"
    },
    {
        "0": "XORWF",
        "1": "f, d, a",
        "2": "Exclusive OR WREG with f",
        "3": "1",
        "4": "0001",
        "5": "10da",
        "6": "ffff",
        "7": "ffff",
        "8": "Z, N",
        "9": "1"
    },
    {
        "0": "CPFSEQ",
        "1": "f, a",
        "2": "Compare f with WREG, skip\nif =",
        "3": "1 \u2013 4",
        "4": "0110",
        "5": "001a",
        "6": "ffff",
        "7": "ffff",
        "8": "None",
        "9": "1, 2"
    },
    {
        "0": "CPFSGT",
        "1": "f, a",
        "2": "Compare f with WREG, skip\nif >",
        "3": "1 \u2013 4",
        "4": "0110",
        "5": "010a",
        "6": "ffff",
        "7": "ffff",
        "8": "None",
        "9": "1, 2"
    },
    {
        "0": "CPFSLT",
        "1": "f, a",
        "2": "Compare f with WREG, skip\nif <",
        "3": "1 \u2013 4",
        "4": "0110",
        "5": "000a",
        "6": "ffff",
        "7": "ffff",
        "8": "None",
        "9": "1, 2"
    },
    {
        "0": "DECFSZ",
        "1": "f, d, a",
        "2": "Decrement f, Skip if 0",
        "3": "1 \u2013 4",
        "4": "0010",
        "5": "11da",
        "6": "ffff",
        "7": "ffff",
        "8": "None",
        "9": "1, 2"
    },
    {
        "0": "DCFSNZ",
        "1": "f, d, a",
        "2": "Decrement f, Skip if Not 0",
        "3": "1 \u2013 4",
        "4": "0100",
        "5": "11da",
        "6": "ffff",
        "7": "ffff",
        "8": "None",
        "9": "1, 2"
    },
    {
        "0": "INCFSZ",
        "1": "f, d, a",
        "2": "Increment f, Skip if 0",
        "3": "1 \u2013 4",
        "4": "0011",
        "5": "11da",
        "6": "ffff",
        "7": "ffff",
        "8": "None",
        "9": "1, 2"
    },
    {
        "0": "INFSNZ",
        "1": "f, d, a",
        "2": "Increment f, Skip if Not 0",
        "3": "1 \u2013 4",
        "4": "0100",
        "5": "10da",
        "6": "ffff",
        "7": "ffff",
        "8": "None",
        "9": "1, 2"
    },
    {
        "0": "TSTFSZ",
        "1": "f, a",
        "2": "Test f, skip if 0",
        "3": "1 \u2013 4",
        "4": "0110",
        "5": "011a",
        "6": "ffff",
        "7": "ffff",
        "8": "None",
        "9": "1, 2"
    },
    {
        "0": "BCF",
        "1": "f, b, a",
        "2": "Bit Clear f",
        "3": "1",
        "4": "1001",
        "5": "bbba",
        "6": "ffff",
        "7": "ffff",
        "8": "None",
        "9": "1"
    },
    {
        "0": "BSF",
        "1": "f, b, a",
        "2": "Bit Set f",
        "3": "1",
        "4": "1000",
        "5": "bbba",
        "6": "ffff",
        "7": "ffff",
        "8": "None",
        "9": "1"
    },
    {
        "0": "BTG",
        "1": "f, b, a",
        "2": "Bit Toggle f",
        "3": "1",
        "4": "0111",
        "5": "bbba",
        "6": "ffff",
        "7": "ffff",
        "8": "None",
        "9": "1"
    },
    {
        "0": "BC",
        "1": "n",
        "2": "Branch if Carry",
        "3": "1 \u2013 2",
        "4": "1110",
        "5": "0010",
        "6": "nnnn",
        "7": "nnnn",
        "8": "None",
        "9": "2"
    },
    {
        "0": "BN",
        "1": "n",
        "2": "Branch if Negative",
        "3": "1 \u2013 2",
        "4": "1110",
        "5": "0110",
        "6": "nnnn",
        "7": "nnnn",
        "8": "None",
        "9": "2"
    },
    {
        "0": "BNC",
        "1": "n",
        "2": "Branch if Not Carry",
        "3": "1 \u2013 2",
        "4": "1110",
        "5": "0011",
        "6": "nnnn",
        "7": "nnnn",
        "8": "None",
        "9": "2"
    },
    {
        "0": "BNN",
        "1": "n",
        "2": "Branch if Not Negative",
        "3": "1 \u2013 2",
        "4": "1110",
        "5": "0111",
        "6": "nnnn",
        "7": "nnnn",
        "8": "None",
        "9": "2"
    },
    {
        "0": "BNOV",
        "1": "n",
        "2": "Branch if Not Overflow",
        "3": "1 \u2013 2",
        "4": "1110",
        "5": "0101",
        "6": "nnnn",
        "7": "nnnn",
        "8": "None",
        "9": "2"
    },
    {
        "0": "BNZ",
        "1": "n",
        "2": "Branch if Not Zero",
        "3": "1 \u2013 2",
        "4": "1110",
        "5": "0001",
        "6": "nnnn",
        "7": "nnnn",
        "8": "None",
        "9": "2"
    },
    {
        "0": "BOV",
        "1": "n",
        "2": "Branch if Overflow",
        "3": "1 \u2013 2",
        "4": "1110",
        "5": "0100",
        "6": "nnnn",
        "7": "nnnn",
        "8": "None",
        "9": "2"
    },
    {
        "0": "BRA",
        "1": "n",
        "2": "Branch Unconditionally",
        "3": "2",
        "4": "1101",
        "5": "0nnn",
        "6": "nnnn",
        "7": "nnnn",
        "8": "None",
        "9": "2"
    },
    {
        "0": "BZ",
        "1": "n",
        "2": "Branch if Zero",
        "3": "1 \u2013 2",
        "4": "1110",
        "5": "0000",
        "6": "nnnn",
        "7": "nnnn",
        "8": "None",
        "9": "2"
    },
    {
        "0": "CALL",
        "1": "k, s",
        "2": "Call subroutine",
        "3": "2",
        "4": "1110",
        "5": "110s",
        "6": "kkkk",
        "7": "kkkk",
        "8": "None",
        "9": "2, 3"
    },
    {
        "0": "",
        "1": "",
        "2": "",
        "3": "",
        "4": "1111",
        "5": "kkkk",
        "6": "kkkk",
        "7": "kkkk",
        "8": "",
        "9": ""
    },
    {
        "0": "CALLW",
        "1": "\u2014",
        "2": "Call subroutine using WREG",
        "3": "2",
        "4": "0000",
        "5": "0000",
        "6": "0001",
        "7": "0100",
        "8": "None",
        "9": "2"
    },
    {
        "0": "GOTO",
        "1": "k",
        "2": "Go to address",
        "3": "2",
        "4": "1110",
        "5": "1111",
        "6": "kkkk",
        "7": "kkkk",
        "8": "None",
        "9": "3"
    },
    {
        "0": "",
        "1": "",
        "2": "",
        "3": "",
        "4": "1111",
        "5": "kkkk",
        "6": "kkkk",
        "7": "kkkk",
        "8": "",
        "9": ""
    },
    {
        "0": "RCALL",
        "1": "n",
        "2": "Relative Call",
        "3": "2",
        "4": "1101",
        "5": "1nnn",
        "6": "nnnn",
        "7": "nnnn",
        "8": "None",
        "9": "2"
    },
    {
        "0": "RETFIE",
        "1": "s",
        "2": "Return from interrupt enable",
        "3": "2",
        "4": "0000",
        "5": "0000",
        "6": "0001",
        "7": "000s",
        "8": "INTCONx STAT bits",
        "9": "2"
    },
    {
        "0": "RETLW",
        "1": "k",
        "2": "Return with literal in WREG",
        "3": "2",
        "4": "0000",
        "5": "1100",
        "6": "kkkk",
        "7": "kkkk",
        "8": "None",
        "9": "2"
    },
    {
        "0": "RETURN",
        "1": "s",
        "2": "Return from Subroutine",
        "3": "2",
        "4": "0000",
        "5": "0000",
        "6": "0001",
        "7": "001s",
        "8": "None",
        "9": "2"
    },
    {
        "0": "DAW",
        "1": "\u2014",
        "2": "Decimal Adjust WREG",
        "3": "1",
        "4": "0000",
        "5": "0000",
        "6": "0000",
        "7": "0111",
        "8": "C",
        "9": ""
    },
    {
        "0": "NOP",
        "1": "\u2014",
        "2": "No Operation",
        "3": "1",
        "4": "0000",
        "5": "0000",
        "6": "0000",
        "7": "0000",
        "8": "None",
        "9": ""
    },
    {
        "0": "NOP",
        "1": "\u2014",
        "2": "No Operation",
        "3": "1",
        "4": "1111",
        "5": "xxxx",
        "6": "xxxx",
        "7": "xxxx",
        "8": "None",
        "9": "3"
    },
    {
        "0": "POP",
        "1": "\u2014",
        "2": "Pop top of return stack\n(TOS)",
        "3": "1",
        "4": "0000",
        "5": "0000",
        "6": "0000",
        "7": "0110",
        "8": "None",
        "9": ""
    },
    {
        "0": "PUSH",
        "1": "\u2014",
        "2": "Push top of return stack\n(TOS)",
        "3": "1",
        "4": "0000",
        "5": "0000",
        "6": "0000",
        "7": "0101",
        "8": "None",
        "9": ""
    },
    {
        "0": "RESET",
        "1": "\u2014",
        "2": "Software device Reset",
        "3": "1",
        "4": "0000",
        "5": "0000",
        "6": "1111",
        "7": "1111",
        "8": "All",
        "9": ""
    },
    {
        "0": "SLEEP",
        "1": "\u2014",
        "2": "Go into Standby mode",
        "3": "1",
        "4": "0000",
        "5": "0000",
        "6": "0000",
        "7": "0011",
        "8": "TO, PD",
        "9": ""
    },
    {
        "0": "ADDFSR",
        "1": "fn, k",
        "2": "Add FSR (fn) with literal (k)",
        "3": "1",
        "4": "1110",
        "5": "1000",
        "6": "fnfnkk",
        "7": "kkkk",
        "8": "None",
        "9": ""
    },
    {
        "0": "ADDLW",
        "1": "k",
        "2": "Add literal and WREG",
        "3": "1",
        "4": "0000",
        "5": "1111",
        "6": "kkkk",
        "7": "kkkk",
        "8": "C, DC, Z, OV, N",
        "9": ""
    },
    {
        "0": "ANDLW",
        "1": "k",
        "2": "AND literal with WREG",
        "3": "1",
        "4": "0000",
        "5": "1011",
        "6": "kkkk",
        "7": "kkkk",
        "8": "Z, N",
        "9": ""
    },
    {
        "0": "IORLW",
        "1": "k",
        "2": "Inclusive OR literal with\nWREG",
        "3": "1",
        "4": "0000",
        "5": "1001",
        "6": "kkkk",
        "7": "kkkk",
        "8": "Z, N",
        "9": ""
    },
    {
        "0": "LFSR",
        "1": "fn, k",
        "2": "Load FSR(fn) with a 14-bit\nliteral (k)",
        "3": "2",
        "4": "1110",
        "5": "1110",
        "6": "00fnfn",
        "7": "kkkk",
        "8": "None",
        "9": "3"
    },
    {
        "0": "",
        "1": "",
        "2": "",
        "3": "",
        "4": "1111",
        "5": "00kk",
        "6": "kkkk",
        "7": "kkkk",
        "8": "",
        "9": ""
    },
    {
        "0": "MOVLB",
        "1": "k",
        "2": "Move literal to BSR<5:0>",
        "3": "1",
        "4": "0000",
        "5": "0001",
        "6": "00kk",
        "7": "kkkk",
        "8": "None",
        "9": ""
    },
    {
        "0": "MOVLW",
        "1": "k",
        "2": "Move literal to WREG",
        "3": "1",
        "4": "0000",
        "5": "1110",
        "6": "kkkk",
        "7": "kkkk",
        "8": "None",
        "9": ""
    },
    {
        "0": "MULLW",
        "1": "k",
        "2": "Multiply literal with WREG",
        "3": "1",
        "4": "0000",
        "5": "1101",
        "6": "kkkk",
        "7": "kkkk",
        "8": "None",
        "9": ""
    },
    {
        "0": "RETLW",
        "1": "k",
        "2": "Return with literal in WREG",
        "3": "2",
        "4": "0000",
        "5": "1100",
        "6": "kkkk",
        "7": "kkkk",
        "8": "None",
        "9": ""
    },
    {
        "0": "SUBFSR",
        "1": "fn, k",
        "2": "Subtract literal (k) from FSR\n(fn)",
        "3": "1",
        "4": "1110",
        "5": "1001",
        "6": "fnfnkk",
        "7": "kkkk",
        "8": "None",
        "9": ""
    },
    {
        "0": "SUBLW",
        "1": "k",
        "2": "Subtract WREG from literal",
        "3": "1",
        "4": "0000",
        "5": "1000",
        "6": "kkkk",
        "7": "kkkk",
        "8": "C, DC, Z, OV, N",
        "9": ""
    },
    {
        "0": "TBLRD*",
        "1": "\u2014",
        "2": "Table Read",
        "3": "2",
        "4": "0000",
        "5": "0000",
        "6": "0000",
        "7": "1000",
        "8": "None",
        "9": ""
    },
    {
        "0": "TBLRD*+",
        "1": "\u2014",
        "2": "Table Read with post-\nincrement",
        "3": "2",
        "4": "0000",
        "5": "0000",
        "6": "0000",
        "7": "1001",
        "8": "None",
        "9": ""
    },
    {
        "0": "TBLRD*-",
        "1": "\u2014",
        "2": "Table Read with post-\ndecrement",
        "3": "2",
        "4": "0000",
        "5": "0000",
        "6": "0000",
        "7": "1010",
        "8": "None",
        "9": ""
    },
    {
        "0": "TBLRD+*",
        "1": "\u2014",
        "2": "Table Read with pre-\nincrement",
        "3": "2",
        "4": "0000",
        "5": "0000",
        "6": "0000",
        "7": "1011",
        "8": "None",
        "9": ""
    },
    {
        "0": "TBLWT*",
        "1": "\u2014",
        "2": "Table Write",
        "3": "2",
        "4": "0000",
        "5": "0000",
        "6": "0000",
        "7": "1100",
        "8": "None",
        "9": ""
    },
    {
        "0": "TBLWT*+",
        "1": "\u2014",
        "2": "Table Write with post-\nincrement",
        "3": "2",
        "4": "0000",
        "5": "0000",
        "6": "0000",
        "7": "1101",
        "8": "None",
        "9": ""
    },
    {
        "0": "TBLWT*-",
        "1": "\u2014",
        "2": "Table Write with post-\ndecrement",
        "3": "2",
        "4": "0000",
        "5": "0000",
        "6": "0000",
        "7": "1110",
        "8": "None",
        "9": ""
    },
    {
        "0": "TBLWT+*",
        "1": "\u2014",
        "2": "Table Write with pre-\nincrement",
        "3": "2",
        "4": "0000",
        "5": "0000",
        "6": "0000",
        "7": "1111",
        "8": "None",
        "9": ""
    }
]