// Generated by CIRCT unknown git version
// Standard header to adapt well known macros to our needs.
`ifndef RANDOMIZE
  `ifdef RANDOMIZE_REG_INIT
    `define RANDOMIZE
  `endif // RANDOMIZE_REG_INIT
`endif // not def RANDOMIZE
`ifndef RANDOMIZE
  `ifdef RANDOMIZE_MEM_INIT
    `define RANDOMIZE
  `endif // RANDOMIZE_MEM_INIT
`endif // not def RANDOMIZE

// RANDOM may be set to an expression that produces a 32-bit random unsigned value.
`ifndef RANDOM
  `define RANDOM $random
`endif // not def RANDOM

// Users can define 'PRINTF_COND' to add an extra gate to prints.
`ifndef PRINTF_COND_
  `ifdef PRINTF_COND
    `define PRINTF_COND_ (`PRINTF_COND)
  `else  // PRINTF_COND
    `define PRINTF_COND_ 1
  `endif // PRINTF_COND
`endif // not def PRINTF_COND_

// Users can define 'ASSERT_VERBOSE_COND' to add an extra gate to assert error printing.
`ifndef ASSERT_VERBOSE_COND_
  `ifdef ASSERT_VERBOSE_COND
    `define ASSERT_VERBOSE_COND_ (`ASSERT_VERBOSE_COND)
  `else  // ASSERT_VERBOSE_COND
    `define ASSERT_VERBOSE_COND_ 1
  `endif // ASSERT_VERBOSE_COND
`endif // not def ASSERT_VERBOSE_COND_

// Users can define 'STOP_COND' to add an extra gate to stop conditions.
`ifndef STOP_COND_
  `ifdef STOP_COND
    `define STOP_COND_ (`STOP_COND)
  `else  // STOP_COND
    `define STOP_COND_ 1
  `endif // STOP_COND
`endif // not def STOP_COND_

// Users can define INIT_RANDOM as general code that gets injected into the
// initializer block for modules with registers.
`ifndef INIT_RANDOM
  `define INIT_RANDOM
`endif // not def INIT_RANDOM

// If using random initialization, you can also define RANDOMIZE_DELAY to
// customize the delay used, otherwise 0.002 is used.
`ifndef RANDOMIZE_DELAY
  `define RANDOMIZE_DELAY 0.002
`endif // not def RANDOMIZE_DELAY

// Define INIT_RANDOM_PROLOG_ for use in our modules below.
`ifndef INIT_RANDOM_PROLOG_
  `ifdef RANDOMIZE
    `ifdef VERILATOR
      `define INIT_RANDOM_PROLOG_ `INIT_RANDOM
    `else  // VERILATOR
      `define INIT_RANDOM_PROLOG_ `INIT_RANDOM #`RANDOMIZE_DELAY begin end
    `endif // VERILATOR
  `else  // RANDOMIZE
    `define INIT_RANDOM_PROLOG_
  `endif // RANDOMIZE
`endif // not def INIT_RANDOM_PROLOG_

module TwoPortSyncMem(
  input         clock,
                reset,
  input  [8:0]  io_waddr,
                io_raddr,
  input  [31:0] io_wdata_0_0,
                io_wdata_1_0,
                io_wdata_2_0,
                io_wdata_3_0,
                io_wdata_4_0,
                io_wdata_5_0,
                io_wdata_6_0,
                io_wdata_7_0,
                io_wdata_8_0,
                io_wdata_9_0,
                io_wdata_10_0,
                io_wdata_11_0,
                io_wdata_12_0,
                io_wdata_13_0,
                io_wdata_14_0,
                io_wdata_15_0,
  input         io_wen,
                io_ren,
                io_mask_0,
                io_mask_1,
                io_mask_2,
                io_mask_3,
                io_mask_4,
                io_mask_5,
                io_mask_6,
                io_mask_7,
                io_mask_8,
                io_mask_9,
                io_mask_10,
                io_mask_11,
                io_mask_12,
                io_mask_13,
                io_mask_14,
                io_mask_15,
                io_mask_16,
                io_mask_17,
                io_mask_18,
                io_mask_19,
                io_mask_20,
                io_mask_21,
                io_mask_22,
                io_mask_23,
                io_mask_24,
                io_mask_25,
                io_mask_26,
                io_mask_27,
                io_mask_28,
                io_mask_29,
                io_mask_30,
                io_mask_31,
                io_mask_32,
                io_mask_33,
                io_mask_34,
                io_mask_35,
                io_mask_36,
                io_mask_37,
                io_mask_38,
                io_mask_39,
                io_mask_40,
                io_mask_41,
                io_mask_42,
                io_mask_43,
                io_mask_44,
                io_mask_45,
                io_mask_46,
                io_mask_47,
                io_mask_48,
                io_mask_49,
                io_mask_50,
                io_mask_51,
                io_mask_52,
                io_mask_53,
                io_mask_54,
                io_mask_55,
                io_mask_56,
                io_mask_57,
                io_mask_58,
                io_mask_59,
                io_mask_60,
                io_mask_61,
                io_mask_62,
                io_mask_63,
  output [31:0] io_rdata_0_0,
                io_rdata_1_0,
                io_rdata_2_0,
                io_rdata_3_0,
                io_rdata_4_0,
                io_rdata_5_0,
                io_rdata_6_0,
                io_rdata_7_0,
                io_rdata_8_0,
                io_rdata_9_0,
                io_rdata_10_0,
                io_rdata_11_0,
                io_rdata_12_0,
                io_rdata_13_0,
                io_rdata_14_0,
                io_rdata_15_0
);

  wire [511:0] _mem_R0_data;	// @[SyncMem.scala:45:24]
  `ifndef SYNTHESIS	// @[SyncMem.scala:41:9]
    always @(posedge clock) begin	// @[SyncMem.scala:41:9]
      if (~reset & io_wen & io_ren & io_raddr == io_waddr) begin	// @[SyncMem.scala:41:{9,41}]
        if (`ASSERT_VERBOSE_COND_)	// @[SyncMem.scala:41:9]
          $error("Assertion failed: undefined behavior in dual-ported SRAM\n    at SyncMem.scala:41 assert(!(io.wen && io.ren && io.raddr === io.waddr), \"undefined behavior in dual-ported SRAM\")\n");	// @[SyncMem.scala:41:9]
        if (`STOP_COND_)	// @[SyncMem.scala:41:9]
          $fatal;	// @[SyncMem.scala:41:9]
      end
    end // always @(posedge)
  `endif // not def SYNTHESIS
  mem_0 mem (	// @[SyncMem.scala:45:24]
    .R0_addr (io_raddr),
    .R0_en   (io_ren),
    .R0_clk  (clock),
    .W0_addr (io_waddr),
    .W0_en   (io_wen),
    .W0_clk  (clock),
    .W0_data ({io_wdata_15_0, io_wdata_14_0, io_wdata_13_0, io_wdata_12_0, io_wdata_11_0, io_wdata_10_0, io_wdata_9_0, io_wdata_8_0, io_wdata_7_0, io_wdata_6_0, io_wdata_5_0, io_wdata_4_0, io_wdata_3_0, io_wdata_2_0, io_wdata_1_0, io_wdata_0_0}),	// @[SyncMem.scala:50:42]
    .W0_mask ({io_mask_63, io_mask_62, io_mask_61, io_mask_60, io_mask_59, io_mask_58, io_mask_57, io_mask_56, io_mask_55, io_mask_54, io_mask_53, io_mask_52, io_mask_51, io_mask_50, io_mask_49, io_mask_48, io_mask_47, io_mask_46, io_mask_45, io_mask_44, io_mask_43, io_mask_42, io_mask_41, io_mask_40, io_mask_39, io_mask_38, io_mask_37, io_mask_36, io_mask_35, io_mask_34, io_mask_33, io_mask_32, io_mask_31, io_mask_30, io_mask_29, io_mask_28, io_mask_27, io_mask_26, io_mask_25, io_mask_24, io_mask_23, io_mask_22, io_mask_21, io_mask_20, io_mask_19, io_mask_18, io_mask_17, io_mask_16, io_mask_15, io_mask_14, io_mask_13, io_mask_12, io_mask_11, io_mask_10, io_mask_9, io_mask_8, io_mask_7, io_mask_6, io_mask_5, io_mask_4, io_mask_3, io_mask_2, io_mask_1, io_mask_0}),	// @[SyncMem.scala:45:24]
    .R0_data (_mem_R0_data)
  );
  assign io_rdata_0_0 = _mem_R0_data[31:0];	// @[SyncMem.scala:45:24, :47:50]
  assign io_rdata_1_0 = _mem_R0_data[63:32];	// @[SyncMem.scala:45:24, :47:50]
  assign io_rdata_2_0 = _mem_R0_data[95:64];	// @[SyncMem.scala:45:24, :47:50]
  assign io_rdata_3_0 = _mem_R0_data[127:96];	// @[SyncMem.scala:45:24, :47:50]
  assign io_rdata_4_0 = _mem_R0_data[159:128];	// @[SyncMem.scala:45:24, :47:50]
  assign io_rdata_5_0 = _mem_R0_data[191:160];	// @[SyncMem.scala:45:24, :47:50]
  assign io_rdata_6_0 = _mem_R0_data[223:192];	// @[SyncMem.scala:45:24, :47:50]
  assign io_rdata_7_0 = _mem_R0_data[255:224];	// @[SyncMem.scala:45:24, :47:50]
  assign io_rdata_8_0 = _mem_R0_data[287:256];	// @[SyncMem.scala:45:24, :47:50]
  assign io_rdata_9_0 = _mem_R0_data[319:288];	// @[SyncMem.scala:45:24, :47:50]
  assign io_rdata_10_0 = _mem_R0_data[351:320];	// @[SyncMem.scala:45:24, :47:50]
  assign io_rdata_11_0 = _mem_R0_data[383:352];	// @[SyncMem.scala:45:24, :47:50]
  assign io_rdata_12_0 = _mem_R0_data[415:384];	// @[SyncMem.scala:45:24, :47:50]
  assign io_rdata_13_0 = _mem_R0_data[447:416];	// @[SyncMem.scala:45:24, :47:50]
  assign io_rdata_14_0 = _mem_R0_data[479:448];	// @[SyncMem.scala:45:24, :47:50]
  assign io_rdata_15_0 = _mem_R0_data[511:480];	// @[SyncMem.scala:45:24, :47:50]
endmodule

