Partition Merge report for DE1_SoC_i2sound
Fri Mar 29 16:22:05 2019
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Partition Merge Summary
  3. Partition Merge Netlist Types Used
  4. Connections to In-System Debugging Instance "test"
  5. Partition Merge Partition Statistics
  6. Partition Merge Partition Pin Processing
  7. Partition Merge Resource Usage Summary
  8. Partition Merge RAM Summary
  9. Partition Merge Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-------------------------------------------------------------------------------+
; Partition Merge Summary                                                       ;
+---------------------------------+---------------------------------------------+
; Partition Merge Status          ; Successful - Fri Mar 29 16:22:05 2019       ;
; Quartus Prime Version           ; 18.1.0 Build 625 09/12/2018 SJ Lite Edition ;
; Revision Name                   ; DE1_SoC_i2sound                             ;
; Top-level Entity Name           ; DE1_SoC_i2sound                             ;
; Family                          ; Cyclone V                                   ;
; Logic utilization (in ALMs)     ; N/A                                         ;
; Total registers                 ; 2047                                        ;
; Total pins                      ; 241                                         ;
; Total virtual pins              ; 0                                           ;
; Total block memory bits         ; 720,896                                     ;
; Total DSP Blocks                ; 0                                           ;
; Total HSSI RX PCSs              ; 0                                           ;
; Total HSSI PMA RX Deserializers ; 0                                           ;
; Total HSSI TX PCSs              ; 0                                           ;
; Total HSSI PMA TX Serializers   ; 0                                           ;
; Total PLLs                      ; 0                                           ;
; Total DLLs                      ; 0                                           ;
+---------------------------------+---------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Netlist Types Used                                                                                            ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Netlist Type Requested ; Partition Contents             ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; Source File            ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; Post-Synthesis         ; sld_hub:auto_hub               ;
; sld_signaltap:test             ; Auto-generated ; Post-Synthesis    ; Post-Synthesis         ; sld_signaltap:test             ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; Source File            ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Connections to In-System Debugging Instance "test"                                                                                                          ;
+-----------------------------------------+---------------+-----------+--------------------+-------------------+------------------------------------+---------+
; Name                                    ; Type          ; Status    ; Partition Name     ; Netlist Type Used ; Actual Connection                  ; Details ;
+-----------------------------------------+---------------+-----------+--------------------+-------------------+------------------------------------+---------+
; ADC_Deserializer:u4|ADCDAT_PAR[0]~reg0  ; pre-synthesis ; connected ; Top                ; post-synthesis    ; ADC_Deserializer:u4|ADCDAT_PAR[0]  ; N/A     ;
; ADC_Deserializer:u4|ADCDAT_PAR[0]~reg0  ; pre-synthesis ; connected ; Top                ; post-synthesis    ; ADC_Deserializer:u4|ADCDAT_PAR[0]  ; N/A     ;
; ADC_Deserializer:u4|ADCDAT_PAR[10]~reg0 ; pre-synthesis ; connected ; Top                ; post-synthesis    ; ADC_Deserializer:u4|ADCDAT_PAR[10] ; N/A     ;
; ADC_Deserializer:u4|ADCDAT_PAR[10]~reg0 ; pre-synthesis ; connected ; Top                ; post-synthesis    ; ADC_Deserializer:u4|ADCDAT_PAR[10] ; N/A     ;
; ADC_Deserializer:u4|ADCDAT_PAR[11]~reg0 ; pre-synthesis ; connected ; Top                ; post-synthesis    ; ADC_Deserializer:u4|ADCDAT_PAR[11] ; N/A     ;
; ADC_Deserializer:u4|ADCDAT_PAR[11]~reg0 ; pre-synthesis ; connected ; Top                ; post-synthesis    ; ADC_Deserializer:u4|ADCDAT_PAR[11] ; N/A     ;
; ADC_Deserializer:u4|ADCDAT_PAR[12]~reg0 ; pre-synthesis ; connected ; Top                ; post-synthesis    ; ADC_Deserializer:u4|ADCDAT_PAR[12] ; N/A     ;
; ADC_Deserializer:u4|ADCDAT_PAR[12]~reg0 ; pre-synthesis ; connected ; Top                ; post-synthesis    ; ADC_Deserializer:u4|ADCDAT_PAR[12] ; N/A     ;
; ADC_Deserializer:u4|ADCDAT_PAR[13]~reg0 ; pre-synthesis ; connected ; Top                ; post-synthesis    ; ADC_Deserializer:u4|ADCDAT_PAR[13] ; N/A     ;
; ADC_Deserializer:u4|ADCDAT_PAR[13]~reg0 ; pre-synthesis ; connected ; Top                ; post-synthesis    ; ADC_Deserializer:u4|ADCDAT_PAR[13] ; N/A     ;
; ADC_Deserializer:u4|ADCDAT_PAR[14]~reg0 ; pre-synthesis ; connected ; Top                ; post-synthesis    ; ADC_Deserializer:u4|ADCDAT_PAR[14] ; N/A     ;
; ADC_Deserializer:u4|ADCDAT_PAR[14]~reg0 ; pre-synthesis ; connected ; Top                ; post-synthesis    ; ADC_Deserializer:u4|ADCDAT_PAR[14] ; N/A     ;
; ADC_Deserializer:u4|ADCDAT_PAR[15]~reg0 ; pre-synthesis ; connected ; Top                ; post-synthesis    ; ADC_Deserializer:u4|ADCDAT_PAR[15] ; N/A     ;
; ADC_Deserializer:u4|ADCDAT_PAR[15]~reg0 ; pre-synthesis ; connected ; Top                ; post-synthesis    ; ADC_Deserializer:u4|ADCDAT_PAR[15] ; N/A     ;
; ADC_Deserializer:u4|ADCDAT_PAR[16]~reg0 ; pre-synthesis ; connected ; Top                ; post-synthesis    ; ADC_Deserializer:u4|ADCDAT_PAR[16] ; N/A     ;
; ADC_Deserializer:u4|ADCDAT_PAR[16]~reg0 ; pre-synthesis ; connected ; Top                ; post-synthesis    ; ADC_Deserializer:u4|ADCDAT_PAR[16] ; N/A     ;
; ADC_Deserializer:u4|ADCDAT_PAR[17]~reg0 ; pre-synthesis ; connected ; Top                ; post-synthesis    ; ADC_Deserializer:u4|ADCDAT_PAR[17] ; N/A     ;
; ADC_Deserializer:u4|ADCDAT_PAR[17]~reg0 ; pre-synthesis ; connected ; Top                ; post-synthesis    ; ADC_Deserializer:u4|ADCDAT_PAR[17] ; N/A     ;
; ADC_Deserializer:u4|ADCDAT_PAR[18]~reg0 ; pre-synthesis ; connected ; Top                ; post-synthesis    ; ADC_Deserializer:u4|ADCDAT_PAR[18] ; N/A     ;
; ADC_Deserializer:u4|ADCDAT_PAR[18]~reg0 ; pre-synthesis ; connected ; Top                ; post-synthesis    ; ADC_Deserializer:u4|ADCDAT_PAR[18] ; N/A     ;
; ADC_Deserializer:u4|ADCDAT_PAR[19]~reg0 ; pre-synthesis ; connected ; Top                ; post-synthesis    ; ADC_Deserializer:u4|ADCDAT_PAR[19] ; N/A     ;
; ADC_Deserializer:u4|ADCDAT_PAR[19]~reg0 ; pre-synthesis ; connected ; Top                ; post-synthesis    ; ADC_Deserializer:u4|ADCDAT_PAR[19] ; N/A     ;
; ADC_Deserializer:u4|ADCDAT_PAR[1]~reg0  ; pre-synthesis ; connected ; Top                ; post-synthesis    ; ADC_Deserializer:u4|ADCDAT_PAR[1]  ; N/A     ;
; ADC_Deserializer:u4|ADCDAT_PAR[1]~reg0  ; pre-synthesis ; connected ; Top                ; post-synthesis    ; ADC_Deserializer:u4|ADCDAT_PAR[1]  ; N/A     ;
; ADC_Deserializer:u4|ADCDAT_PAR[20]~reg0 ; pre-synthesis ; connected ; Top                ; post-synthesis    ; ADC_Deserializer:u4|ADCDAT_PAR[20] ; N/A     ;
; ADC_Deserializer:u4|ADCDAT_PAR[20]~reg0 ; pre-synthesis ; connected ; Top                ; post-synthesis    ; ADC_Deserializer:u4|ADCDAT_PAR[20] ; N/A     ;
; ADC_Deserializer:u4|ADCDAT_PAR[21]~reg0 ; pre-synthesis ; connected ; Top                ; post-synthesis    ; ADC_Deserializer:u4|ADCDAT_PAR[21] ; N/A     ;
; ADC_Deserializer:u4|ADCDAT_PAR[21]~reg0 ; pre-synthesis ; connected ; Top                ; post-synthesis    ; ADC_Deserializer:u4|ADCDAT_PAR[21] ; N/A     ;
; ADC_Deserializer:u4|ADCDAT_PAR[22]~reg0 ; pre-synthesis ; connected ; Top                ; post-synthesis    ; ADC_Deserializer:u4|ADCDAT_PAR[22] ; N/A     ;
; ADC_Deserializer:u4|ADCDAT_PAR[22]~reg0 ; pre-synthesis ; connected ; Top                ; post-synthesis    ; ADC_Deserializer:u4|ADCDAT_PAR[22] ; N/A     ;
; ADC_Deserializer:u4|ADCDAT_PAR[23]~reg0 ; pre-synthesis ; connected ; Top                ; post-synthesis    ; ADC_Deserializer:u4|ADCDAT_PAR[23] ; N/A     ;
; ADC_Deserializer:u4|ADCDAT_PAR[23]~reg0 ; pre-synthesis ; connected ; Top                ; post-synthesis    ; ADC_Deserializer:u4|ADCDAT_PAR[23] ; N/A     ;
; ADC_Deserializer:u4|ADCDAT_PAR[24]~reg0 ; pre-synthesis ; connected ; Top                ; post-synthesis    ; ADC_Deserializer:u4|ADCDAT_PAR[24] ; N/A     ;
; ADC_Deserializer:u4|ADCDAT_PAR[24]~reg0 ; pre-synthesis ; connected ; Top                ; post-synthesis    ; ADC_Deserializer:u4|ADCDAT_PAR[24] ; N/A     ;
; ADC_Deserializer:u4|ADCDAT_PAR[25]~reg0 ; pre-synthesis ; connected ; Top                ; post-synthesis    ; ADC_Deserializer:u4|ADCDAT_PAR[25] ; N/A     ;
; ADC_Deserializer:u4|ADCDAT_PAR[25]~reg0 ; pre-synthesis ; connected ; Top                ; post-synthesis    ; ADC_Deserializer:u4|ADCDAT_PAR[25] ; N/A     ;
; ADC_Deserializer:u4|ADCDAT_PAR[26]~reg0 ; pre-synthesis ; connected ; Top                ; post-synthesis    ; ADC_Deserializer:u4|ADCDAT_PAR[26] ; N/A     ;
; ADC_Deserializer:u4|ADCDAT_PAR[26]~reg0 ; pre-synthesis ; connected ; Top                ; post-synthesis    ; ADC_Deserializer:u4|ADCDAT_PAR[26] ; N/A     ;
; ADC_Deserializer:u4|ADCDAT_PAR[27]~reg0 ; pre-synthesis ; connected ; Top                ; post-synthesis    ; ADC_Deserializer:u4|ADCDAT_PAR[27] ; N/A     ;
; ADC_Deserializer:u4|ADCDAT_PAR[27]~reg0 ; pre-synthesis ; connected ; Top                ; post-synthesis    ; ADC_Deserializer:u4|ADCDAT_PAR[27] ; N/A     ;
; ADC_Deserializer:u4|ADCDAT_PAR[28]~reg0 ; pre-synthesis ; connected ; Top                ; post-synthesis    ; ADC_Deserializer:u4|ADCDAT_PAR[28] ; N/A     ;
; ADC_Deserializer:u4|ADCDAT_PAR[28]~reg0 ; pre-synthesis ; connected ; Top                ; post-synthesis    ; ADC_Deserializer:u4|ADCDAT_PAR[28] ; N/A     ;
; ADC_Deserializer:u4|ADCDAT_PAR[29]~reg0 ; pre-synthesis ; connected ; Top                ; post-synthesis    ; ADC_Deserializer:u4|ADCDAT_PAR[29] ; N/A     ;
; ADC_Deserializer:u4|ADCDAT_PAR[29]~reg0 ; pre-synthesis ; connected ; Top                ; post-synthesis    ; ADC_Deserializer:u4|ADCDAT_PAR[29] ; N/A     ;
; ADC_Deserializer:u4|ADCDAT_PAR[2]~reg0  ; pre-synthesis ; connected ; Top                ; post-synthesis    ; ADC_Deserializer:u4|ADCDAT_PAR[2]  ; N/A     ;
; ADC_Deserializer:u4|ADCDAT_PAR[2]~reg0  ; pre-synthesis ; connected ; Top                ; post-synthesis    ; ADC_Deserializer:u4|ADCDAT_PAR[2]  ; N/A     ;
; ADC_Deserializer:u4|ADCDAT_PAR[30]~reg0 ; pre-synthesis ; connected ; Top                ; post-synthesis    ; ADC_Deserializer:u4|ADCDAT_PAR[30] ; N/A     ;
; ADC_Deserializer:u4|ADCDAT_PAR[30]~reg0 ; pre-synthesis ; connected ; Top                ; post-synthesis    ; ADC_Deserializer:u4|ADCDAT_PAR[30] ; N/A     ;
; ADC_Deserializer:u4|ADCDAT_PAR[31]~reg0 ; pre-synthesis ; connected ; Top                ; post-synthesis    ; ADC_Deserializer:u4|ADCDAT_PAR[31] ; N/A     ;
; ADC_Deserializer:u4|ADCDAT_PAR[31]~reg0 ; pre-synthesis ; connected ; Top                ; post-synthesis    ; ADC_Deserializer:u4|ADCDAT_PAR[31] ; N/A     ;
; ADC_Deserializer:u4|ADCDAT_PAR[3]~reg0  ; pre-synthesis ; connected ; Top                ; post-synthesis    ; ADC_Deserializer:u4|ADCDAT_PAR[3]  ; N/A     ;
; ADC_Deserializer:u4|ADCDAT_PAR[3]~reg0  ; pre-synthesis ; connected ; Top                ; post-synthesis    ; ADC_Deserializer:u4|ADCDAT_PAR[3]  ; N/A     ;
; ADC_Deserializer:u4|ADCDAT_PAR[4]~reg0  ; pre-synthesis ; connected ; Top                ; post-synthesis    ; ADC_Deserializer:u4|ADCDAT_PAR[4]  ; N/A     ;
; ADC_Deserializer:u4|ADCDAT_PAR[4]~reg0  ; pre-synthesis ; connected ; Top                ; post-synthesis    ; ADC_Deserializer:u4|ADCDAT_PAR[4]  ; N/A     ;
; ADC_Deserializer:u4|ADCDAT_PAR[5]~reg0  ; pre-synthesis ; connected ; Top                ; post-synthesis    ; ADC_Deserializer:u4|ADCDAT_PAR[5]  ; N/A     ;
; ADC_Deserializer:u4|ADCDAT_PAR[5]~reg0  ; pre-synthesis ; connected ; Top                ; post-synthesis    ; ADC_Deserializer:u4|ADCDAT_PAR[5]  ; N/A     ;
; ADC_Deserializer:u4|ADCDAT_PAR[6]~reg0  ; pre-synthesis ; connected ; Top                ; post-synthesis    ; ADC_Deserializer:u4|ADCDAT_PAR[6]  ; N/A     ;
; ADC_Deserializer:u4|ADCDAT_PAR[6]~reg0  ; pre-synthesis ; connected ; Top                ; post-synthesis    ; ADC_Deserializer:u4|ADCDAT_PAR[6]  ; N/A     ;
; ADC_Deserializer:u4|ADCDAT_PAR[7]~reg0  ; pre-synthesis ; connected ; Top                ; post-synthesis    ; ADC_Deserializer:u4|ADCDAT_PAR[7]  ; N/A     ;
; ADC_Deserializer:u4|ADCDAT_PAR[7]~reg0  ; pre-synthesis ; connected ; Top                ; post-synthesis    ; ADC_Deserializer:u4|ADCDAT_PAR[7]  ; N/A     ;
; ADC_Deserializer:u4|ADCDAT_PAR[8]~reg0  ; pre-synthesis ; connected ; Top                ; post-synthesis    ; ADC_Deserializer:u4|ADCDAT_PAR[8]  ; N/A     ;
; ADC_Deserializer:u4|ADCDAT_PAR[8]~reg0  ; pre-synthesis ; connected ; Top                ; post-synthesis    ; ADC_Deserializer:u4|ADCDAT_PAR[8]  ; N/A     ;
; ADC_Deserializer:u4|ADCDAT_PAR[9]~reg0  ; pre-synthesis ; connected ; Top                ; post-synthesis    ; ADC_Deserializer:u4|ADCDAT_PAR[9]  ; N/A     ;
; ADC_Deserializer:u4|ADCDAT_PAR[9]~reg0  ; pre-synthesis ; connected ; Top                ; post-synthesis    ; ADC_Deserializer:u4|ADCDAT_PAR[9]  ; N/A     ;
; ADC_Deserializer:u4|i[0]                ; pre-synthesis ; connected ; Top                ; post-synthesis    ; ADC_Deserializer:u4|i[0]~_wirecell ; N/A     ;
; ADC_Deserializer:u4|i[0]                ; pre-synthesis ; connected ; Top                ; post-synthesis    ; ADC_Deserializer:u4|i[0]~_wirecell ; N/A     ;
; ADC_Deserializer:u4|i[1]                ; pre-synthesis ; connected ; Top                ; post-synthesis    ; ADC_Deserializer:u4|i[1]~_wirecell ; N/A     ;
; ADC_Deserializer:u4|i[1]                ; pre-synthesis ; connected ; Top                ; post-synthesis    ; ADC_Deserializer:u4|i[1]~_wirecell ; N/A     ;
; ADC_Deserializer:u4|i[2]                ; pre-synthesis ; connected ; Top                ; post-synthesis    ; ADC_Deserializer:u4|i[2]~_wirecell ; N/A     ;
; ADC_Deserializer:u4|i[2]                ; pre-synthesis ; connected ; Top                ; post-synthesis    ; ADC_Deserializer:u4|i[2]~_wirecell ; N/A     ;
; ADC_Deserializer:u4|i[3]                ; pre-synthesis ; connected ; Top                ; post-synthesis    ; ADC_Deserializer:u4|i[3]~_wirecell ; N/A     ;
; ADC_Deserializer:u4|i[3]                ; pre-synthesis ; connected ; Top                ; post-synthesis    ; ADC_Deserializer:u4|i[3]~_wirecell ; N/A     ;
; ADC_Deserializer:u4|i[4]                ; pre-synthesis ; connected ; Top                ; post-synthesis    ; ADC_Deserializer:u4|i[4]~_wirecell ; N/A     ;
; ADC_Deserializer:u4|i[4]                ; pre-synthesis ; connected ; Top                ; post-synthesis    ; ADC_Deserializer:u4|i[4]~_wirecell ; N/A     ;
; ADC_Deserializer:u4|i[5]                ; pre-synthesis ; connected ; Top                ; post-synthesis    ; GND                                ; N/A     ;
; ADC_Deserializer:u4|i[5]                ; pre-synthesis ; connected ; Top                ; post-synthesis    ; GND                                ; N/A     ;
; AUD_DACDAT                              ; pre-synthesis ; connected ; Top                ; post-synthesis    ; DAC_DATA_SER                       ; N/A     ;
; AUD_DACDAT                              ; pre-synthesis ; connected ; Top                ; post-synthesis    ; DAC_DATA_SER                       ; N/A     ;
; CLOCK_50                                ; pre-synthesis ; connected ; Top                ; post-synthesis    ; CLOCK_50                           ; N/A     ;
; j[0]                                    ; pre-synthesis ; connected ; Top                ; post-synthesis    ; j[0]~_wirecell                     ; N/A     ;
; j[0]                                    ; pre-synthesis ; connected ; Top                ; post-synthesis    ; j[0]~_wirecell                     ; N/A     ;
; j[1]                                    ; pre-synthesis ; connected ; Top                ; post-synthesis    ; j[1]~_wirecell                     ; N/A     ;
; j[1]                                    ; pre-synthesis ; connected ; Top                ; post-synthesis    ; j[1]~_wirecell                     ; N/A     ;
; j[2]                                    ; pre-synthesis ; connected ; Top                ; post-synthesis    ; j[2]~_wirecell                     ; N/A     ;
; j[2]                                    ; pre-synthesis ; connected ; Top                ; post-synthesis    ; j[2]~_wirecell                     ; N/A     ;
; j[3]                                    ; pre-synthesis ; connected ; Top                ; post-synthesis    ; j[3]~_wirecell                     ; N/A     ;
; j[3]                                    ; pre-synthesis ; connected ; Top                ; post-synthesis    ; j[3]~_wirecell                     ; N/A     ;
; j[4]                                    ; pre-synthesis ; connected ; Top                ; post-synthesis    ; j[4]~_wirecell                     ; N/A     ;
; j[4]                                    ; pre-synthesis ; connected ; Top                ; post-synthesis    ; j[4]~_wirecell                     ; N/A     ;
; j[5]                                    ; pre-synthesis ; connected ; Top                ; post-synthesis    ; j[5]                               ; N/A     ;
; j[5]                                    ; pre-synthesis ; connected ; Top                ; post-synthesis    ; j[5]                               ; N/A     ;
; ADC_Deserializer:u4|buffer[0]           ; post-fitting  ; connected ; Top                ; post-synthesis    ; ADC_Deserializer:u4|buffer[0]      ; N/A     ;
; ADC_Deserializer:u4|buffer[0]           ; post-fitting  ; connected ; Top                ; post-synthesis    ; ADC_Deserializer:u4|buffer[0]      ; N/A     ;
; ADC_Deserializer:u4|buffer[10]          ; post-fitting  ; connected ; Top                ; post-synthesis    ; ADC_Deserializer:u4|buffer[10]     ; N/A     ;
; ADC_Deserializer:u4|buffer[10]          ; post-fitting  ; connected ; Top                ; post-synthesis    ; ADC_Deserializer:u4|buffer[10]     ; N/A     ;
; ADC_Deserializer:u4|buffer[11]          ; post-fitting  ; connected ; Top                ; post-synthesis    ; ADC_Deserializer:u4|buffer[11]     ; N/A     ;
; ADC_Deserializer:u4|buffer[11]          ; post-fitting  ; connected ; Top                ; post-synthesis    ; ADC_Deserializer:u4|buffer[11]     ; N/A     ;
; ADC_Deserializer:u4|buffer[12]          ; post-fitting  ; connected ; Top                ; post-synthesis    ; ADC_Deserializer:u4|buffer[12]     ; N/A     ;
; ADC_Deserializer:u4|buffer[12]          ; post-fitting  ; connected ; Top                ; post-synthesis    ; ADC_Deserializer:u4|buffer[12]     ; N/A     ;
; ADC_Deserializer:u4|buffer[13]          ; post-fitting  ; connected ; Top                ; post-synthesis    ; ADC_Deserializer:u4|buffer[13]     ; N/A     ;
; ADC_Deserializer:u4|buffer[13]          ; post-fitting  ; connected ; Top                ; post-synthesis    ; ADC_Deserializer:u4|buffer[13]     ; N/A     ;
; ADC_Deserializer:u4|buffer[14]          ; post-fitting  ; connected ; Top                ; post-synthesis    ; ADC_Deserializer:u4|buffer[14]     ; N/A     ;
; ADC_Deserializer:u4|buffer[14]          ; post-fitting  ; connected ; Top                ; post-synthesis    ; ADC_Deserializer:u4|buffer[14]     ; N/A     ;
; ADC_Deserializer:u4|buffer[15]          ; post-fitting  ; connected ; Top                ; post-synthesis    ; ADC_Deserializer:u4|buffer[15]     ; N/A     ;
; ADC_Deserializer:u4|buffer[15]          ; post-fitting  ; connected ; Top                ; post-synthesis    ; ADC_Deserializer:u4|buffer[15]     ; N/A     ;
; ADC_Deserializer:u4|buffer[16]          ; post-fitting  ; connected ; Top                ; post-synthesis    ; ADC_Deserializer:u4|buffer[16]     ; N/A     ;
; ADC_Deserializer:u4|buffer[16]          ; post-fitting  ; connected ; Top                ; post-synthesis    ; ADC_Deserializer:u4|buffer[16]     ; N/A     ;
; ADC_Deserializer:u4|buffer[17]          ; post-fitting  ; connected ; Top                ; post-synthesis    ; ADC_Deserializer:u4|buffer[17]     ; N/A     ;
; ADC_Deserializer:u4|buffer[17]          ; post-fitting  ; connected ; Top                ; post-synthesis    ; ADC_Deserializer:u4|buffer[17]     ; N/A     ;
; ADC_Deserializer:u4|buffer[18]          ; post-fitting  ; connected ; Top                ; post-synthesis    ; ADC_Deserializer:u4|buffer[18]     ; N/A     ;
; ADC_Deserializer:u4|buffer[18]          ; post-fitting  ; connected ; Top                ; post-synthesis    ; ADC_Deserializer:u4|buffer[18]     ; N/A     ;
; ADC_Deserializer:u4|buffer[19]          ; post-fitting  ; connected ; Top                ; post-synthesis    ; ADC_Deserializer:u4|buffer[19]     ; N/A     ;
; ADC_Deserializer:u4|buffer[19]          ; post-fitting  ; connected ; Top                ; post-synthesis    ; ADC_Deserializer:u4|buffer[19]     ; N/A     ;
; ADC_Deserializer:u4|buffer[1]           ; post-fitting  ; connected ; Top                ; post-synthesis    ; ADC_Deserializer:u4|buffer[1]      ; N/A     ;
; ADC_Deserializer:u4|buffer[1]           ; post-fitting  ; connected ; Top                ; post-synthesis    ; ADC_Deserializer:u4|buffer[1]      ; N/A     ;
; ADC_Deserializer:u4|buffer[20]          ; post-fitting  ; connected ; Top                ; post-synthesis    ; ADC_Deserializer:u4|buffer[20]     ; N/A     ;
; ADC_Deserializer:u4|buffer[20]          ; post-fitting  ; connected ; Top                ; post-synthesis    ; ADC_Deserializer:u4|buffer[20]     ; N/A     ;
; ADC_Deserializer:u4|buffer[21]          ; post-fitting  ; connected ; Top                ; post-synthesis    ; ADC_Deserializer:u4|buffer[21]     ; N/A     ;
; ADC_Deserializer:u4|buffer[21]          ; post-fitting  ; connected ; Top                ; post-synthesis    ; ADC_Deserializer:u4|buffer[21]     ; N/A     ;
; ADC_Deserializer:u4|buffer[22]          ; post-fitting  ; connected ; Top                ; post-synthesis    ; ADC_Deserializer:u4|buffer[22]     ; N/A     ;
; ADC_Deserializer:u4|buffer[22]          ; post-fitting  ; connected ; Top                ; post-synthesis    ; ADC_Deserializer:u4|buffer[22]     ; N/A     ;
; ADC_Deserializer:u4|buffer[23]          ; post-fitting  ; connected ; Top                ; post-synthesis    ; ADC_Deserializer:u4|buffer[23]     ; N/A     ;
; ADC_Deserializer:u4|buffer[23]          ; post-fitting  ; connected ; Top                ; post-synthesis    ; ADC_Deserializer:u4|buffer[23]     ; N/A     ;
; ADC_Deserializer:u4|buffer[24]          ; post-fitting  ; connected ; Top                ; post-synthesis    ; ADC_Deserializer:u4|buffer[24]     ; N/A     ;
; ADC_Deserializer:u4|buffer[24]          ; post-fitting  ; connected ; Top                ; post-synthesis    ; ADC_Deserializer:u4|buffer[24]     ; N/A     ;
; ADC_Deserializer:u4|buffer[25]          ; post-fitting  ; connected ; Top                ; post-synthesis    ; ADC_Deserializer:u4|buffer[25]     ; N/A     ;
; ADC_Deserializer:u4|buffer[25]          ; post-fitting  ; connected ; Top                ; post-synthesis    ; ADC_Deserializer:u4|buffer[25]     ; N/A     ;
; ADC_Deserializer:u4|buffer[26]          ; post-fitting  ; connected ; Top                ; post-synthesis    ; ADC_Deserializer:u4|buffer[26]     ; N/A     ;
; ADC_Deserializer:u4|buffer[26]          ; post-fitting  ; connected ; Top                ; post-synthesis    ; ADC_Deserializer:u4|buffer[26]     ; N/A     ;
; ADC_Deserializer:u4|buffer[27]          ; post-fitting  ; connected ; Top                ; post-synthesis    ; ADC_Deserializer:u4|buffer[27]     ; N/A     ;
; ADC_Deserializer:u4|buffer[27]          ; post-fitting  ; connected ; Top                ; post-synthesis    ; ADC_Deserializer:u4|buffer[27]     ; N/A     ;
; ADC_Deserializer:u4|buffer[28]          ; post-fitting  ; connected ; Top                ; post-synthesis    ; ADC_Deserializer:u4|buffer[28]     ; N/A     ;
; ADC_Deserializer:u4|buffer[28]          ; post-fitting  ; connected ; Top                ; post-synthesis    ; ADC_Deserializer:u4|buffer[28]     ; N/A     ;
; ADC_Deserializer:u4|buffer[29]          ; post-fitting  ; connected ; Top                ; post-synthesis    ; ADC_Deserializer:u4|buffer[29]     ; N/A     ;
; ADC_Deserializer:u4|buffer[29]          ; post-fitting  ; connected ; Top                ; post-synthesis    ; ADC_Deserializer:u4|buffer[29]     ; N/A     ;
; ADC_Deserializer:u4|buffer[2]           ; post-fitting  ; connected ; Top                ; post-synthesis    ; ADC_Deserializer:u4|buffer[2]      ; N/A     ;
; ADC_Deserializer:u4|buffer[2]           ; post-fitting  ; connected ; Top                ; post-synthesis    ; ADC_Deserializer:u4|buffer[2]      ; N/A     ;
; ADC_Deserializer:u4|buffer[30]          ; post-fitting  ; connected ; Top                ; post-synthesis    ; ADC_Deserializer:u4|buffer[30]     ; N/A     ;
; ADC_Deserializer:u4|buffer[30]          ; post-fitting  ; connected ; Top                ; post-synthesis    ; ADC_Deserializer:u4|buffer[30]     ; N/A     ;
; ADC_Deserializer:u4|buffer[31]          ; post-fitting  ; connected ; Top                ; post-synthesis    ; ADC_Deserializer:u4|buffer[31]     ; N/A     ;
; ADC_Deserializer:u4|buffer[31]          ; post-fitting  ; connected ; Top                ; post-synthesis    ; ADC_Deserializer:u4|buffer[31]     ; N/A     ;
; ADC_Deserializer:u4|buffer[3]           ; post-fitting  ; connected ; Top                ; post-synthesis    ; ADC_Deserializer:u4|buffer[3]      ; N/A     ;
; ADC_Deserializer:u4|buffer[3]           ; post-fitting  ; connected ; Top                ; post-synthesis    ; ADC_Deserializer:u4|buffer[3]      ; N/A     ;
; ADC_Deserializer:u4|buffer[4]           ; post-fitting  ; connected ; Top                ; post-synthesis    ; ADC_Deserializer:u4|buffer[4]      ; N/A     ;
; ADC_Deserializer:u4|buffer[4]           ; post-fitting  ; connected ; Top                ; post-synthesis    ; ADC_Deserializer:u4|buffer[4]      ; N/A     ;
; ADC_Deserializer:u4|buffer[5]           ; post-fitting  ; connected ; Top                ; post-synthesis    ; ADC_Deserializer:u4|buffer[5]      ; N/A     ;
; ADC_Deserializer:u4|buffer[5]           ; post-fitting  ; connected ; Top                ; post-synthesis    ; ADC_Deserializer:u4|buffer[5]      ; N/A     ;
; ADC_Deserializer:u4|buffer[6]           ; post-fitting  ; connected ; Top                ; post-synthesis    ; ADC_Deserializer:u4|buffer[6]      ; N/A     ;
; ADC_Deserializer:u4|buffer[6]           ; post-fitting  ; connected ; Top                ; post-synthesis    ; ADC_Deserializer:u4|buffer[6]      ; N/A     ;
; ADC_Deserializer:u4|buffer[7]           ; post-fitting  ; connected ; Top                ; post-synthesis    ; ADC_Deserializer:u4|buffer[7]      ; N/A     ;
; ADC_Deserializer:u4|buffer[7]           ; post-fitting  ; connected ; Top                ; post-synthesis    ; ADC_Deserializer:u4|buffer[7]      ; N/A     ;
; ADC_Deserializer:u4|buffer[8]           ; post-fitting  ; connected ; Top                ; post-synthesis    ; ADC_Deserializer:u4|buffer[8]      ; N/A     ;
; ADC_Deserializer:u4|buffer[8]           ; post-fitting  ; connected ; Top                ; post-synthesis    ; ADC_Deserializer:u4|buffer[8]      ; N/A     ;
; ADC_Deserializer:u4|buffer[9]           ; post-fitting  ; connected ; Top                ; post-synthesis    ; ADC_Deserializer:u4|buffer[9]      ; N/A     ;
; ADC_Deserializer:u4|buffer[9]           ; post-fitting  ; connected ; Top                ; post-synthesis    ; ADC_Deserializer:u4|buffer[9]      ; N/A     ;
; AUD_ADCDAT                              ; post-fitting  ; connected ; Top                ; post-synthesis    ; AUD_ADCDAT                         ; N/A     ;
; AUD_ADCDAT                              ; post-fitting  ; connected ; Top                ; post-synthesis    ; AUD_ADCDAT                         ; N/A     ;
; AUD_ADCLRCK                             ; post-fitting  ; connected ; Top                ; post-synthesis    ; AUD_ADCLRCK                        ; N/A     ;
; AUD_ADCLRCK                             ; post-fitting  ; connected ; Top                ; post-synthesis    ; AUD_ADCLRCK                        ; N/A     ;
; AUD_BCLK                                ; post-fitting  ; connected ; Top                ; post-synthesis    ; AUD_BCLK                           ; N/A     ;
; AUD_BCLK                                ; post-fitting  ; connected ; Top                ; post-synthesis    ; AUD_BCLK                           ; N/A     ;
; AUD_DACLRCK                             ; post-fitting  ; connected ; Top                ; post-synthesis    ; AUD_DACLRCK                        ; N/A     ;
; AUD_DACLRCK                             ; post-fitting  ; connected ; Top                ; post-synthesis    ; AUD_DACLRCK                        ; N/A     ;
; DAC_DATA_SER                            ; post-fitting  ; connected ; Top                ; post-synthesis    ; DAC_DATA_SER                       ; N/A     ;
; DAC_DATA_SER                            ; post-fitting  ; connected ; Top                ; post-synthesis    ; DAC_DATA_SER                       ; N/A     ;
; test|gnd                                ; post-fitting  ; connected ; sld_signaltap:test ; post-synthesis    ; sld_signaltap:test|~GND            ; N/A     ;
; test|gnd                                ; post-fitting  ; connected ; sld_signaltap:test ; post-synthesis    ; sld_signaltap:test|~GND            ; N/A     ;
; test|gnd                                ; post-fitting  ; connected ; sld_signaltap:test ; post-synthesis    ; sld_signaltap:test|~GND            ; N/A     ;
; test|gnd                                ; post-fitting  ; connected ; sld_signaltap:test ; post-synthesis    ; sld_signaltap:test|~GND            ; N/A     ;
; test|gnd                                ; post-fitting  ; connected ; sld_signaltap:test ; post-synthesis    ; sld_signaltap:test|~GND            ; N/A     ;
; test|gnd                                ; post-fitting  ; connected ; sld_signaltap:test ; post-synthesis    ; sld_signaltap:test|~GND            ; N/A     ;
; test|gnd                                ; post-fitting  ; connected ; sld_signaltap:test ; post-synthesis    ; sld_signaltap:test|~GND            ; N/A     ;
; test|gnd                                ; post-fitting  ; connected ; sld_signaltap:test ; post-synthesis    ; sld_signaltap:test|~GND            ; N/A     ;
; test|gnd                                ; post-fitting  ; connected ; sld_signaltap:test ; post-synthesis    ; sld_signaltap:test|~GND            ; N/A     ;
; test|gnd                                ; post-fitting  ; connected ; sld_signaltap:test ; post-synthesis    ; sld_signaltap:test|~GND            ; N/A     ;
; test|gnd                                ; post-fitting  ; connected ; sld_signaltap:test ; post-synthesis    ; sld_signaltap:test|~GND            ; N/A     ;
; test|gnd                                ; post-fitting  ; connected ; sld_signaltap:test ; post-synthesis    ; sld_signaltap:test|~GND            ; N/A     ;
; test|gnd                                ; post-fitting  ; connected ; sld_signaltap:test ; post-synthesis    ; sld_signaltap:test|~GND            ; N/A     ;
; test|gnd                                ; post-fitting  ; connected ; sld_signaltap:test ; post-synthesis    ; sld_signaltap:test|~GND            ; N/A     ;
; test|gnd                                ; post-fitting  ; connected ; sld_signaltap:test ; post-synthesis    ; sld_signaltap:test|~GND            ; N/A     ;
; test|gnd                                ; post-fitting  ; connected ; sld_signaltap:test ; post-synthesis    ; sld_signaltap:test|~GND            ; N/A     ;
; test|vcc                                ; post-fitting  ; connected ; sld_signaltap:test ; post-synthesis    ; sld_signaltap:test|~VCC            ; N/A     ;
; test|vcc                                ; post-fitting  ; connected ; sld_signaltap:test ; post-synthesis    ; sld_signaltap:test|~VCC            ; N/A     ;
; test|vcc                                ; post-fitting  ; connected ; sld_signaltap:test ; post-synthesis    ; sld_signaltap:test|~VCC            ; N/A     ;
; test|vcc                                ; post-fitting  ; connected ; sld_signaltap:test ; post-synthesis    ; sld_signaltap:test|~VCC            ; N/A     ;
; test|vcc                                ; post-fitting  ; connected ; sld_signaltap:test ; post-synthesis    ; sld_signaltap:test|~VCC            ; N/A     ;
; test|vcc                                ; post-fitting  ; connected ; sld_signaltap:test ; post-synthesis    ; sld_signaltap:test|~VCC            ; N/A     ;
; test|vcc                                ; post-fitting  ; connected ; sld_signaltap:test ; post-synthesis    ; sld_signaltap:test|~VCC            ; N/A     ;
; test|vcc                                ; post-fitting  ; connected ; sld_signaltap:test ; post-synthesis    ; sld_signaltap:test|~VCC            ; N/A     ;
; test|vcc                                ; post-fitting  ; connected ; sld_signaltap:test ; post-synthesis    ; sld_signaltap:test|~VCC            ; N/A     ;
; test|vcc                                ; post-fitting  ; connected ; sld_signaltap:test ; post-synthesis    ; sld_signaltap:test|~VCC            ; N/A     ;
; test|vcc                                ; post-fitting  ; connected ; sld_signaltap:test ; post-synthesis    ; sld_signaltap:test|~VCC            ; N/A     ;
; test|vcc                                ; post-fitting  ; connected ; sld_signaltap:test ; post-synthesis    ; sld_signaltap:test|~VCC            ; N/A     ;
; test|vcc                                ; post-fitting  ; connected ; sld_signaltap:test ; post-synthesis    ; sld_signaltap:test|~VCC            ; N/A     ;
; test|vcc                                ; post-fitting  ; connected ; sld_signaltap:test ; post-synthesis    ; sld_signaltap:test|~VCC            ; N/A     ;
; test|vcc                                ; post-fitting  ; connected ; sld_signaltap:test ; post-synthesis    ; sld_signaltap:test|~VCC            ; N/A     ;
; test|vcc                                ; post-fitting  ; connected ; sld_signaltap:test ; post-synthesis    ; sld_signaltap:test|~VCC            ; N/A     ;
; t~0                                     ; post-fitting  ; connected ; Top                ; post-synthesis    ; t~0                                ; N/A     ;
; t~0                                     ; post-fitting  ; connected ; Top                ; post-synthesis    ; t~0                                ; N/A     ;
; t~1                                     ; post-fitting  ; connected ; Top                ; post-synthesis    ; t~1                                ; N/A     ;
; t~1                                     ; post-fitting  ; connected ; Top                ; post-synthesis    ; t~1                                ; N/A     ;
; t~2                                     ; post-fitting  ; connected ; Top                ; post-synthesis    ; t~2                                ; N/A     ;
; t~2                                     ; post-fitting  ; connected ; Top                ; post-synthesis    ; t~2                                ; N/A     ;
; t~3                                     ; post-fitting  ; connected ; Top                ; post-synthesis    ; t~3                                ; N/A     ;
; t~3                                     ; post-fitting  ; connected ; Top                ; post-synthesis    ; t~3                                ; N/A     ;
; t~4                                     ; post-fitting  ; connected ; Top                ; post-synthesis    ; t~4                                ; N/A     ;
; t~4                                     ; post-fitting  ; connected ; Top                ; post-synthesis    ; t~4                                ; N/A     ;
; t~5                                     ; post-fitting  ; connected ; Top                ; post-synthesis    ; t~5                                ; N/A     ;
; t~5                                     ; post-fitting  ; connected ; Top                ; post-synthesis    ; t~5                                ; N/A     ;
+-----------------------------------------+---------------+-----------+--------------------+-------------------+------------------------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Partition Statistics                                                                                        ;
+---------------------------------------------+------+------------------+--------------------+--------------------------------+
; Statistic                                   ; Top  ; sld_hub:auto_hub ; sld_signaltap:test ; hard_block:auto_generated_inst ;
+---------------------------------------------+------+------------------+--------------------+--------------------------------+
; Estimate of Logic utilization (ALMs needed) ; 121  ; 63               ; 942                ; 0                              ;
;                                             ;      ;                  ;                    ;                                ;
; Combinational ALUT usage for logic          ; 196  ; 91               ; 464                ; 0                              ;
;     -- 7 input functions                    ; 8    ; 0                ; 0                  ; 0                              ;
;     -- 6 input functions                    ; 22   ; 12               ; 88                 ; 0                              ;
;     -- 5 input functions                    ; 46   ; 26               ; 207                ; 0                              ;
;     -- 4 input functions                    ; 25   ; 16               ; 28                 ; 0                              ;
;     -- <=3 input functions                  ; 95   ; 37               ; 141                ; 0                              ;
; Memory ALUT usage                           ; 0    ; 0                ; 0                  ; 0                              ;
;     -- 64-address deep                      ; 0    ; 0                ; 0                  ; 0                              ;
;     -- 32-address deep                      ; 0    ; 0                ; 0                  ; 0                              ;
;                                             ;      ;                  ;                    ;                                ;
; Dedicated logic registers                   ; 157  ; 91               ; 1799               ; 0                              ;
;                                             ;      ;                  ;                    ;                                ;
;                                             ;      ;                  ;                    ;                                ;
; I/O pins                                    ; 241  ; 0                ; 0                  ; 0                              ;
; I/O registers                               ; 0    ; 0                ; 0                  ; 0                              ;
; Total block memory bits                     ; 0    ; 0                ; 720896             ; 0                              ;
; Total block memory implementation bits      ; 0    ; 0                ; 0                  ; 0                              ;
; JTAG                                        ; 0    ; 0                ; 0                  ; 1                              ;
;                                             ;      ;                  ;                    ;                                ;
; Connections                                 ;      ;                  ;                    ;                                ;
;     -- Input Connections                    ; 96   ; 134              ; 2493               ; 1                              ;
;     -- Registered Input Connections         ; 0    ; 110              ; 2006               ; 0                              ;
;     -- Output Connections                   ; 1320 ; 315              ; 34                 ; 1055                           ;
;     -- Registered Output Connections        ; 134  ; 315              ; 0                  ; 0                              ;
;                                             ;      ;                  ;                    ;                                ;
; Internal Connections                        ;      ;                  ;                    ;                                ;
;     -- Total Connections                    ; 2729 ; 964              ; 10506              ; 1064                           ;
;     -- Registered Connections               ; 801  ; 787              ; 8153               ; 0                              ;
;                                             ;      ;                  ;                    ;                                ;
; External Connections                        ;      ;                  ;                    ;                                ;
;     -- Top                                  ; 192  ; 0                ; 1224               ; 0                              ;
;     -- sld_hub:auto_hub                     ; 0    ; 20               ; 306                ; 123                            ;
;     -- sld_signaltap:test                   ; 1224 ; 306              ; 64                 ; 933                            ;
;     -- hard_block:auto_generated_inst       ; 0    ; 123              ; 933                ; 0                              ;
;                                             ;      ;                  ;                    ;                                ;
; Partition Interface                         ;      ;                  ;                    ;                                ;
;     -- Input Ports                          ; 35   ; 45               ; 333                ; 4                              ;
;     -- Output Ports                         ; 158  ; 62               ; 191                ; 9                              ;
;     -- Bidir Ports                          ; 96   ; 0                ; 0                  ; 0                              ;
;                                             ;      ;                  ;                    ;                                ;
; Registered Ports                            ;      ;                  ;                    ;                                ;
;     -- Registered Input Ports               ; 0    ; 13               ; 181                ; 0                              ;
;     -- Registered Output Ports              ; 0    ; 29               ; 177                ; 0                              ;
;                                             ;      ;                  ;                    ;                                ;
; Port Connectivity                           ;      ;                  ;                    ;                                ;
;     -- Input Ports driven by GND            ; 0    ; 0                ; 18                 ; 0                              ;
;     -- Output Ports driven by GND           ; 0    ; 28               ; 2                  ; 0                              ;
;     -- Input Ports driven by VCC            ; 0    ; 0                ; 16                 ; 0                              ;
;     -- Output Ports driven by VCC           ; 0    ; 0                ; 1                  ; 0                              ;
;     -- Input Ports with no Source           ; 0    ; 25               ; 92                 ; 0                              ;
;     -- Output Ports with no Source          ; 0    ; 0                ; 0                  ; 0                              ;
;     -- Input Ports with no Fanout           ; 0    ; 30               ; 106                ; 0                              ;
;     -- Output Ports with no Fanout          ; 0    ; 29               ; 179                ; 0                              ;
+---------------------------------------------+------+------------------+--------------------+--------------------------------+
Note: Resource usage numbers presented for Partitions containing post-synthesis logic are estimates.  For Partitions containing post-fit logic, resource usage numbers are accurate based on previous placement information.  Actual Fitter results may vary depending on current Fitter Preservation Level assignments.


+-----------------------------------------------------------------------------------------------------------------------+
; Partition Merge Partition Pin Processing                                                                              ;
+-----------------------------------+-----------+---------------+----------+--------------------------------------------+
; Name                              ; Partition ; Type          ; Location ; Status                                     ;
+-----------------------------------+-----------+---------------+----------+--------------------------------------------+
; ADC_CONVST                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- ADC_CONVST                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- ADC_CONVST~output          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; ADC_DIN                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- ADC_DIN                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- ADC_DIN~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; ADC_DOUT                          ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- ADC_DOUT                   ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- ADC_DOUT~input             ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; ADC_SCLK                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- ADC_SCLK                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- ADC_SCLK~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; AUD_ADCDAT                        ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- AUD_ADCDAT                 ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- AUD_ADCDAT~input           ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; AUD_ADCLRCK                       ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- AUD_ADCLRCK                ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- AUD_ADCLRCK~output         ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; AUD_BCLK                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- AUD_BCLK                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- AUD_BCLK~output            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; AUD_DACDAT                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- AUD_DACDAT                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- AUD_DACDAT~output          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; AUD_DACLRCK                       ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- AUD_DACLRCK                ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- AUD_DACLRCK~output         ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; AUD_XCK                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- AUD_XCK                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- AUD_XCK~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; CLOCK2_50                         ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- CLOCK2_50                  ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- CLOCK2_50~input            ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; CLOCK3_50                         ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- CLOCK3_50                  ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- CLOCK3_50~input            ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; CLOCK4_50                         ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- CLOCK4_50                  ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- CLOCK4_50~input            ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; CLOCK_50                          ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- CLOCK_50                   ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- CLOCK_50~input             ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_ADDR[0]                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[0]               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[0]~output        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_ADDR[10]                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[10]              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[10]~output       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_ADDR[11]                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[11]              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[11]~output       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_ADDR[12]                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[12]              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[12]~output       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_ADDR[1]                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[1]               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[1]~output        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_ADDR[2]                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[2]               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[2]~output        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_ADDR[3]                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[3]               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[3]~output        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_ADDR[4]                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[4]               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[4]~output        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_ADDR[5]                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[5]               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[5]~output        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_ADDR[6]                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[6]               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[6]~output        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_ADDR[7]                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[7]               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[7]~output        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_ADDR[8]                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[8]               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[8]~output        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_ADDR[9]                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[9]               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[9]~output        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_BA[0]                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_BA[0]                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_BA[0]~output          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_BA[1]                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_BA[1]                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_BA[1]~output          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_CAS_N                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_CAS_N                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_CAS_N~output          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_CKE                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_CKE                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_CKE~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_CLK                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_CLK                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_CLK~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_CS_N                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_CS_N                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_CS_N~output           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_DQ[0]                        ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[0]                 ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[0]~output          ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_DQ[10]                       ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[10]                ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[10]~output         ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_DQ[11]                       ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[11]                ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[11]~output         ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_DQ[12]                       ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[12]                ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[12]~output         ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_DQ[13]                       ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[13]                ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[13]~output         ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_DQ[14]                       ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[14]                ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[14]~output         ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_DQ[15]                       ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[15]                ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[15]~output         ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_DQ[1]                        ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[1]                 ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[1]~output          ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_DQ[2]                        ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[2]                 ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[2]~output          ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_DQ[3]                        ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[3]                 ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[3]~output          ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_DQ[4]                        ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[4]                 ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[4]~output          ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_DQ[5]                        ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[5]                 ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[5]~output          ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_DQ[6]                        ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[6]                 ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[6]~output          ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_DQ[7]                        ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[7]                 ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[7]~output          ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_DQ[8]                        ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[8]                 ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[8]~output          ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_DQ[9]                        ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[9]                 ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[9]~output          ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_LDQM                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_LDQM                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_LDQM~output           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_RAS_N                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_RAS_N                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_RAS_N~output          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_UDQM                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_UDQM                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_UDQM~output           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_WE_N                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_WE_N                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_WE_N~output           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; FAN_CTRL                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- FAN_CTRL                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- FAN_CTRL~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; FPGA_I2C_SCLK                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- FPGA_I2C_SCLK              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- FPGA_I2C_SCLK~output       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; FPGA_I2C_SDAT                     ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- FPGA_I2C_SDAT              ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- FPGA_I2C_SDAT~output       ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; GPIO_0[0]                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0[0]                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0[0]~output           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; GPIO_0[10]                        ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0[10]                 ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0[10]~output          ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; GPIO_0[11]                        ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0[11]                 ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0[11]~output          ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; GPIO_0[12]                        ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0[12]                 ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0[12]~output          ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; GPIO_0[13]                        ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0[13]                 ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0[13]~output          ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; GPIO_0[14]                        ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0[14]                 ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0[14]~output          ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; GPIO_0[15]                        ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0[15]                 ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0[15]~output          ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; GPIO_0[16]                        ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0[16]                 ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0[16]~output          ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; GPIO_0[17]                        ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0[17]                 ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0[17]~output          ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; GPIO_0[18]                        ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0[18]                 ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0[18]~output          ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; GPIO_0[19]                        ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0[19]                 ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0[19]~output          ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; GPIO_0[1]                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0[1]                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0[1]~output           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; GPIO_0[20]                        ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0[20]                 ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0[20]~output          ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; GPIO_0[21]                        ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0[21]                 ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0[21]~output          ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; GPIO_0[22]                        ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0[22]                 ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0[22]~output          ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; GPIO_0[23]                        ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0[23]                 ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0[23]~output          ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; GPIO_0[24]                        ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0[24]                 ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0[24]~output          ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; GPIO_0[25]                        ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0[25]                 ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0[25]~output          ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; GPIO_0[26]                        ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0[26]                 ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0[26]~output          ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; GPIO_0[27]                        ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0[27]                 ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0[27]~output          ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; GPIO_0[28]                        ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0[28]                 ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0[28]~output          ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; GPIO_0[29]                        ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0[29]                 ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0[29]~output          ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; GPIO_0[2]                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0[2]                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0[2]~output           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; GPIO_0[30]                        ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0[30]                 ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0[30]~output          ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; GPIO_0[31]                        ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0[31]                 ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0[31]~output          ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; GPIO_0[32]                        ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0[32]                 ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0[32]~output          ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; GPIO_0[33]                        ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0[33]                 ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0[33]~output          ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; GPIO_0[34]                        ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0[34]                 ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0[34]~output          ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; GPIO_0[35]                        ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0[35]                 ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0[35]~output          ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; GPIO_0[3]                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0[3]                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0[3]~output           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; GPIO_0[4]                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0[4]                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0[4]~output           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; GPIO_0[5]                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0[5]                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0[5]~output           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; GPIO_0[6]                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0[6]                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0[6]~output           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; GPIO_0[7]                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0[7]                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0[7]~output           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; GPIO_0[8]                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0[8]                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0[8]~output           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; GPIO_0[9]                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0[9]                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0[9]~output           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; GPIO_1[0]                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_1[0]                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_1[0]~output           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; GPIO_1[10]                        ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_1[10]                 ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_1[10]~output          ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; GPIO_1[11]                        ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_1[11]                 ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_1[11]~output          ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; GPIO_1[12]                        ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_1[12]                 ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_1[12]~output          ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; GPIO_1[13]                        ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_1[13]                 ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_1[13]~output          ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; GPIO_1[14]                        ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_1[14]                 ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_1[14]~output          ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; GPIO_1[15]                        ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_1[15]                 ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_1[15]~output          ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; GPIO_1[16]                        ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_1[16]                 ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_1[16]~output          ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; GPIO_1[17]                        ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_1[17]                 ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_1[17]~output          ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; GPIO_1[18]                        ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_1[18]                 ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_1[18]~output          ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; GPIO_1[19]                        ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_1[19]                 ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_1[19]~output          ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; GPIO_1[1]                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_1[1]                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_1[1]~output           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; GPIO_1[20]                        ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_1[20]                 ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_1[20]~output          ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; GPIO_1[21]                        ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_1[21]                 ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_1[21]~output          ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; GPIO_1[22]                        ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_1[22]                 ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_1[22]~output          ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; GPIO_1[23]                        ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_1[23]                 ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_1[23]~output          ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; GPIO_1[24]                        ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_1[24]                 ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_1[24]~output          ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; GPIO_1[25]                        ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_1[25]                 ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_1[25]~output          ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; GPIO_1[26]                        ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_1[26]                 ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_1[26]~output          ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; GPIO_1[27]                        ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_1[27]                 ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_1[27]~output          ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; GPIO_1[28]                        ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_1[28]                 ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_1[28]~output          ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; GPIO_1[29]                        ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_1[29]                 ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_1[29]~output          ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; GPIO_1[2]                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_1[2]                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_1[2]~output           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; GPIO_1[30]                        ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_1[30]                 ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_1[30]~output          ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; GPIO_1[31]                        ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_1[31]                 ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_1[31]~output          ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; GPIO_1[32]                        ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_1[32]                 ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_1[32]~output          ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; GPIO_1[33]                        ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_1[33]                 ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_1[33]~output          ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; GPIO_1[34]                        ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_1[34]                 ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_1[34]~output          ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; GPIO_1[35]                        ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_1[35]                 ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_1[35]~output          ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; GPIO_1[3]                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_1[3]                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_1[3]~output           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; GPIO_1[4]                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_1[4]                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_1[4]~output           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; GPIO_1[5]                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_1[5]                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_1[5]~output           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; GPIO_1[6]                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_1[6]                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_1[6]~output           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; GPIO_1[7]                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_1[7]                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_1[7]~output           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; GPIO_1[8]                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_1[8]                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_1[8]~output           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; GPIO_1[9]                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_1[9]                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_1[9]~output           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; HEX0[0]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX0[0]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX0[0]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX0[1]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX0[1]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX0[1]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX0[2]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX0[2]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX0[2]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX0[3]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX0[3]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX0[3]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX0[4]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX0[4]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX0[4]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX0[5]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX0[5]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX0[5]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX0[6]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX0[6]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX0[6]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX1[0]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX1[0]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX1[0]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX1[1]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX1[1]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX1[1]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX1[2]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX1[2]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX1[2]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX1[3]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX1[3]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX1[3]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX1[4]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX1[4]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX1[4]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX1[5]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX1[5]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX1[5]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX1[6]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX1[6]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX1[6]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX2[0]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX2[0]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX2[0]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX2[1]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX2[1]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX2[1]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX2[2]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX2[2]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX2[2]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX2[3]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX2[3]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX2[3]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX2[4]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX2[4]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX2[4]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX2[5]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX2[5]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX2[5]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX2[6]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX2[6]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX2[6]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX3[0]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX3[0]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX3[0]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX3[1]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX3[1]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX3[1]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX3[2]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX3[2]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX3[2]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX3[3]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX3[3]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX3[3]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX3[4]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX3[4]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX3[4]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX3[5]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX3[5]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX3[5]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX3[6]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX3[6]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX3[6]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX4[0]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX4[0]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX4[0]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX4[1]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX4[1]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX4[1]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX4[2]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX4[2]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX4[2]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX4[3]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX4[3]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX4[3]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX4[4]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX4[4]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX4[4]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX4[5]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX4[5]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX4[5]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX4[6]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX4[6]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX4[6]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX5[0]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX5[0]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX5[0]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX5[1]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX5[1]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX5[1]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX5[2]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX5[2]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX5[2]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX5[3]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX5[3]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX5[3]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX5[4]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX5[4]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX5[4]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX5[5]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX5[5]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX5[5]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX5[6]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX5[6]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX5[6]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; IRDA_RXD                          ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- IRDA_RXD                   ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- IRDA_RXD~input             ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; IRDA_TXD                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- IRDA_TXD                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- IRDA_TXD~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; KEY[0]                            ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- KEY[0]                     ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- KEY[0]~input               ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; KEY[1]                            ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- KEY[1]                     ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- KEY[1]~input               ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; KEY[2]                            ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- KEY[2]                     ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- KEY[2]~input               ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; KEY[3]                            ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- KEY[3]                     ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- KEY[3]~input               ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; LEDR[0]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[0]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[0]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; LEDR[1]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[1]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[1]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; LEDR[2]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[2]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[2]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; LEDR[3]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[3]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[3]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; LEDR[4]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[4]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[4]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; LEDR[5]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[5]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[5]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; LEDR[6]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[6]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[6]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; LEDR[7]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[7]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[7]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; LEDR[8]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[8]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[8]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; LEDR[9]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[9]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[9]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; PS2_CLK                           ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- PS2_CLK                    ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- PS2_CLK~output             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; PS2_CLK2                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- PS2_CLK2                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- PS2_CLK2~output            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; PS2_DAT                           ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- PS2_DAT                    ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- PS2_DAT~output             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; PS2_DAT2                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- PS2_DAT2                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- PS2_DAT2~output            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; SW[0]                             ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[0]                      ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[0]~input                ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; SW[1]                             ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[1]                      ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[1]~input                ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; SW[2]                             ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[2]                      ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[2]~input                ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; SW[3]                             ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[3]                      ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[3]~input                ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; SW[4]                             ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[4]                      ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[4]~input                ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; SW[5]                             ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[5]                      ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[5]~input                ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; SW[6]                             ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[6]                      ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[6]~input                ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; SW[7]                             ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[7]                      ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[7]~input                ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; SW[8]                             ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[8]                      ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[8]~input                ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; SW[9]                             ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[9]                      ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[9]~input                ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; TD_CLK27                          ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- TD_CLK27                   ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- TD_CLK27~input             ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; TD_DATA[0]                        ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- TD_DATA[0]                 ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- TD_DATA[0]~input           ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; TD_DATA[1]                        ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- TD_DATA[1]                 ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- TD_DATA[1]~input           ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; TD_DATA[2]                        ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- TD_DATA[2]                 ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- TD_DATA[2]~input           ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; TD_DATA[3]                        ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- TD_DATA[3]                 ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- TD_DATA[3]~input           ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; TD_DATA[4]                        ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- TD_DATA[4]                 ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- TD_DATA[4]~input           ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; TD_DATA[5]                        ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- TD_DATA[5]                 ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- TD_DATA[5]~input           ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; TD_DATA[6]                        ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- TD_DATA[6]                 ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- TD_DATA[6]~input           ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; TD_DATA[7]                        ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- TD_DATA[7]                 ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- TD_DATA[7]~input           ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; TD_HS                             ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- TD_HS                      ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- TD_HS~input                ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; TD_RESET_N                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- TD_RESET_N                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- TD_RESET_N~output          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; TD_VS                             ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- TD_VS                      ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- TD_VS~input                ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; VGA_BLANK_N                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_BLANK_N                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_BLANK_N~output         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; VGA_B[0]                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_B[0]                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_B[0]~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; VGA_B[1]                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_B[1]                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_B[1]~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; VGA_B[2]                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_B[2]                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_B[2]~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; VGA_B[3]                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_B[3]                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_B[3]~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; VGA_B[4]                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_B[4]                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_B[4]~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; VGA_B[5]                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_B[5]                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_B[5]~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; VGA_B[6]                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_B[6]                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_B[6]~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; VGA_B[7]                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_B[7]                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_B[7]~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; VGA_CLK                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_CLK                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_CLK~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; VGA_G[0]                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_G[0]                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_G[0]~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; VGA_G[1]                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_G[1]                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_G[1]~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; VGA_G[2]                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_G[2]                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_G[2]~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; VGA_G[3]                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_G[3]                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_G[3]~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; VGA_G[4]                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_G[4]                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_G[4]~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; VGA_G[5]                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_G[5]                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_G[5]~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; VGA_G[6]                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_G[6]                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_G[6]~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; VGA_G[7]                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_G[7]                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_G[7]~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; VGA_HS                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_HS                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_HS~output              ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; VGA_R[0]                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_R[0]                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_R[0]~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; VGA_R[1]                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_R[1]                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_R[1]~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; VGA_R[2]                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_R[2]                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_R[2]~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; VGA_R[3]                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_R[3]                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_R[3]~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; VGA_R[4]                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_R[4]                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_R[4]~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; VGA_R[5]                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_R[5]                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_R[5]~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; VGA_R[6]                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_R[6]                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_R[6]~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; VGA_R[7]                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_R[7]                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_R[7]~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; VGA_SYNC_N                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_SYNC_N                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_SYNC_N~output          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; VGA_VS                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_VS                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_VS~output              ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; altera_reserved_tck               ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- altera_reserved_tck        ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tck~input  ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; altera_reserved_tdi               ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- altera_reserved_tdi        ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tdi~input  ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; altera_reserved_tdo               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- altera_reserved_tdo        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tdo~output ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; altera_reserved_tms               ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- altera_reserved_tms        ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tms~input  ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.j_0_                   ; Top       ; Output Port   ; n/a      ;                                            ;
;                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.j_1_                   ; Top       ; Output Port   ; n/a      ;                                            ;
;                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.j_2_                   ; Top       ; Output Port   ; n/a      ;                                            ;
;                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.j_3_                   ; Top       ; Output Port   ; n/a      ;                                            ;
;                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.j_4_                   ; Top       ; Output Port   ; n/a      ;                                            ;
;                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.j_5_                   ; Top       ; Output Port   ; n/a      ;                                            ;
;                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.u4_ADCDAT_PAR_0_~reg0  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.u4_ADCDAT_PAR_10_~reg0 ; Top       ; Output Port   ; n/a      ;                                            ;
;                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.u4_ADCDAT_PAR_11_~reg0 ; Top       ; Output Port   ; n/a      ;                                            ;
;                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.u4_ADCDAT_PAR_12_~reg0 ; Top       ; Output Port   ; n/a      ;                                            ;
;                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.u4_ADCDAT_PAR_13_~reg0 ; Top       ; Output Port   ; n/a      ;                                            ;
;                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.u4_ADCDAT_PAR_14_~reg0 ; Top       ; Output Port   ; n/a      ;                                            ;
;                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.u4_ADCDAT_PAR_15_~reg0 ; Top       ; Output Port   ; n/a      ;                                            ;
;                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.u4_ADCDAT_PAR_16_~reg0 ; Top       ; Output Port   ; n/a      ;                                            ;
;                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.u4_ADCDAT_PAR_17_~reg0 ; Top       ; Output Port   ; n/a      ;                                            ;
;                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.u4_ADCDAT_PAR_18_~reg0 ; Top       ; Output Port   ; n/a      ;                                            ;
;                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.u4_ADCDAT_PAR_19_~reg0 ; Top       ; Output Port   ; n/a      ;                                            ;
;                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.u4_ADCDAT_PAR_1_~reg0  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.u4_ADCDAT_PAR_20_~reg0 ; Top       ; Output Port   ; n/a      ;                                            ;
;                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.u4_ADCDAT_PAR_21_~reg0 ; Top       ; Output Port   ; n/a      ;                                            ;
;                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.u4_ADCDAT_PAR_22_~reg0 ; Top       ; Output Port   ; n/a      ;                                            ;
;                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.u4_ADCDAT_PAR_23_~reg0 ; Top       ; Output Port   ; n/a      ;                                            ;
;                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.u4_ADCDAT_PAR_24_~reg0 ; Top       ; Output Port   ; n/a      ;                                            ;
;                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.u4_ADCDAT_PAR_25_~reg0 ; Top       ; Output Port   ; n/a      ;                                            ;
;                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.u4_ADCDAT_PAR_26_~reg0 ; Top       ; Output Port   ; n/a      ;                                            ;
;                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.u4_ADCDAT_PAR_27_~reg0 ; Top       ; Output Port   ; n/a      ;                                            ;
;                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.u4_ADCDAT_PAR_28_~reg0 ; Top       ; Output Port   ; n/a      ;                                            ;
;                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.u4_ADCDAT_PAR_29_~reg0 ; Top       ; Output Port   ; n/a      ;                                            ;
;                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.u4_ADCDAT_PAR_2_~reg0  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.u4_ADCDAT_PAR_30_~reg0 ; Top       ; Output Port   ; n/a      ;                                            ;
;                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.u4_ADCDAT_PAR_31_~reg0 ; Top       ; Output Port   ; n/a      ;                                            ;
;                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.u4_ADCDAT_PAR_3_~reg0  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.u4_ADCDAT_PAR_4_~reg0  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.u4_ADCDAT_PAR_5_~reg0  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.u4_ADCDAT_PAR_6_~reg0  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.u4_ADCDAT_PAR_7_~reg0  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.u4_ADCDAT_PAR_8_~reg0  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.u4_ADCDAT_PAR_9_~reg0  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.u4_i_0_                ; Top       ; Output Port   ; n/a      ;                                            ;
;                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.u4_i_1_                ; Top       ; Output Port   ; n/a      ;                                            ;
;                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.u4_i_2_                ; Top       ; Output Port   ; n/a      ;                                            ;
;                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.u4_i_3_                ; Top       ; Output Port   ; n/a      ;                                            ;
;                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.u4_i_4_                ; Top       ; Output Port   ; n/a      ;                                            ;
;                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.u4_i_5_                ; Top       ; Output Port   ; n/a      ;                                            ;
;                                   ;           ;               ;          ;                                            ;
+-----------------------------------+-----------+---------------+----------+--------------------------------------------+


+--------------------------------------------------------------+
; Partition Merge Resource Usage Summary                       ;
+---------------------------------------------+----------------+
; Resource                                    ; Usage          ;
+---------------------------------------------+----------------+
; Estimate of Logic utilization (ALMs needed) ; 1123           ;
;                                             ;                ;
; Combinational ALUT usage for logic          ; 751            ;
;     -- 7 input functions                    ; 8              ;
;     -- 6 input functions                    ; 122            ;
;     -- 5 input functions                    ; 279            ;
;     -- 4 input functions                    ; 69             ;
;     -- <=3 input functions                  ; 273            ;
;                                             ;                ;
; Dedicated logic registers                   ; 2047           ;
;                                             ;                ;
; I/O pins                                    ; 241            ;
; Total MLAB memory bits                      ; 0              ;
; Total block memory bits                     ; 720896         ;
;                                             ;                ;
; Total DSP Blocks                            ; 0              ;
;                                             ;                ;
; Maximum fan-out node                        ; CLOCK_50~input ;
; Maximum fan-out                             ; 1059           ;
; Total fan-out                               ; 12559          ;
; Average fan-out                             ; 3.62           ;
+---------------------------------------------+----------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge RAM Summary                                                                                                                                                                                                                                                                     ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------+------+
; Name                                                                                                                                                                                      ; Type ; Mode             ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Size   ; MIF  ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------+------+
; sld_signaltap:test|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_ii84:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; 8192         ; 88           ; 8192         ; 88           ; 720896 ; None ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------+------+


+--------------------------+
; Partition Merge Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Partition Merge
    Info: Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition
    Info: Processing started: Fri Mar 29 16:22:03 2019
Info: Command: quartus_cdb --read_settings_files=off --write_settings_files=off DE1_SoC_i2sound -c DE1_SoC_i2sound --merge=on
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (35007): Using synthesis netlist for partition "Top"
Info (35007): Using synthesis netlist for partition "sld_hub:auto_hub"
Info (35007): Using synthesis netlist for partition "sld_signaltap:test"
Info (35024): Successfully connected in-system debug instance "test" to all 209 required data inputs, trigger inputs, acquisition clocks, and dynamic pins
Info (35002): Resolved and merged 3 partition(s)
Info (16010): Generating hard_block partition "hard_block:auto_generated_inst"
    Info (16011): Adding 9 node(s), including 0 DDIO, 0 PLL, 0 transceiver and 0 LCELL
Critical Warning (138067): Current license file does not support incremental compilation. The Quartus Prime software removes all the user-specified design partitions in the design automatically.
Warning (21074): Design contains 28 input pin(s) that do not drive logic
    Warning (15610): No output dependent on input pin "ADC_DOUT" File: C:/Users/Windows/Desktop/DE1_SoC_i2sound/de1_soc_i2sound.v Line: 42
    Warning (15610): No output dependent on input pin "CLOCK2_50" File: C:/Users/Windows/Desktop/DE1_SoC_i2sound/de1_soc_i2sound.v Line: 54
    Warning (15610): No output dependent on input pin "CLOCK3_50" File: C:/Users/Windows/Desktop/DE1_SoC_i2sound/de1_soc_i2sound.v Line: 57
    Warning (15610): No output dependent on input pin "CLOCK4_50" File: C:/Users/Windows/Desktop/DE1_SoC_i2sound/de1_soc_i2sound.v Line: 60
    Warning (15610): No output dependent on input pin "IRDA_RXD" File: C:/Users/Windows/Desktop/DE1_SoC_i2sound/de1_soc_i2sound.v Line: 165
    Warning (15610): No output dependent on input pin "KEY[2]" File: C:/Users/Windows/Desktop/DE1_SoC_i2sound/de1_soc_i2sound.v Line: 169
    Warning (15610): No output dependent on input pin "KEY[3]" File: C:/Users/Windows/Desktop/DE1_SoC_i2sound/de1_soc_i2sound.v Line: 169
    Warning (15610): No output dependent on input pin "SW[0]" File: C:/Users/Windows/Desktop/DE1_SoC_i2sound/de1_soc_i2sound.v Line: 181
    Warning (15610): No output dependent on input pin "SW[1]" File: C:/Users/Windows/Desktop/DE1_SoC_i2sound/de1_soc_i2sound.v Line: 181
    Warning (15610): No output dependent on input pin "SW[2]" File: C:/Users/Windows/Desktop/DE1_SoC_i2sound/de1_soc_i2sound.v Line: 181
    Warning (15610): No output dependent on input pin "SW[3]" File: C:/Users/Windows/Desktop/DE1_SoC_i2sound/de1_soc_i2sound.v Line: 181
    Warning (15610): No output dependent on input pin "SW[4]" File: C:/Users/Windows/Desktop/DE1_SoC_i2sound/de1_soc_i2sound.v Line: 181
    Warning (15610): No output dependent on input pin "SW[5]" File: C:/Users/Windows/Desktop/DE1_SoC_i2sound/de1_soc_i2sound.v Line: 181
    Warning (15610): No output dependent on input pin "SW[6]" File: C:/Users/Windows/Desktop/DE1_SoC_i2sound/de1_soc_i2sound.v Line: 181
    Warning (15610): No output dependent on input pin "SW[7]" File: C:/Users/Windows/Desktop/DE1_SoC_i2sound/de1_soc_i2sound.v Line: 181
    Warning (15610): No output dependent on input pin "SW[8]" File: C:/Users/Windows/Desktop/DE1_SoC_i2sound/de1_soc_i2sound.v Line: 181
    Warning (15610): No output dependent on input pin "SW[9]" File: C:/Users/Windows/Desktop/DE1_SoC_i2sound/de1_soc_i2sound.v Line: 181
    Warning (15610): No output dependent on input pin "TD_CLK27" File: C:/Users/Windows/Desktop/DE1_SoC_i2sound/de1_soc_i2sound.v Line: 184
    Warning (15610): No output dependent on input pin "TD_DATA[0]" File: C:/Users/Windows/Desktop/DE1_SoC_i2sound/de1_soc_i2sound.v Line: 185
    Warning (15610): No output dependent on input pin "TD_DATA[1]" File: C:/Users/Windows/Desktop/DE1_SoC_i2sound/de1_soc_i2sound.v Line: 185
    Warning (15610): No output dependent on input pin "TD_DATA[2]" File: C:/Users/Windows/Desktop/DE1_SoC_i2sound/de1_soc_i2sound.v Line: 185
    Warning (15610): No output dependent on input pin "TD_DATA[3]" File: C:/Users/Windows/Desktop/DE1_SoC_i2sound/de1_soc_i2sound.v Line: 185
    Warning (15610): No output dependent on input pin "TD_DATA[4]" File: C:/Users/Windows/Desktop/DE1_SoC_i2sound/de1_soc_i2sound.v Line: 185
    Warning (15610): No output dependent on input pin "TD_DATA[5]" File: C:/Users/Windows/Desktop/DE1_SoC_i2sound/de1_soc_i2sound.v Line: 185
    Warning (15610): No output dependent on input pin "TD_DATA[6]" File: C:/Users/Windows/Desktop/DE1_SoC_i2sound/de1_soc_i2sound.v Line: 185
    Warning (15610): No output dependent on input pin "TD_DATA[7]" File: C:/Users/Windows/Desktop/DE1_SoC_i2sound/de1_soc_i2sound.v Line: 185
    Warning (15610): No output dependent on input pin "TD_HS" File: C:/Users/Windows/Desktop/DE1_SoC_i2sound/de1_soc_i2sound.v Line: 186
    Warning (15610): No output dependent on input pin "TD_VS" File: C:/Users/Windows/Desktop/DE1_SoC_i2sound/de1_soc_i2sound.v Line: 188
Info (21057): Implemented 2702 device resources after synthesis - the final resource count might be different
    Info (21058): Implemented 35 input pins
    Info (21059): Implemented 114 output pins
    Info (21060): Implemented 96 bidirectional pins
    Info (21061): Implemented 2368 logic cells
    Info (21064): Implemented 88 RAM segments
Info: Quartus Prime Partition Merge was successful. 0 errors, 31 warnings
    Info: Peak virtual memory: 4783 megabytes
    Info: Processing ended: Fri Mar 29 16:22:06 2019
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


