---
title: "Chapter03"
excerpt: "Chapter03. Design of Digital System"

categories:
  - DesignOfDigitalSystem
tags:
  - [Design Of Digital System]

permalink: /categories/DDS/Chapter03_DSS

toc: true
toc_sticky: true

date: 2025-04-23
last_modified_at: 2025-04-23
---



⸻

📘 Chapter 3: Verilog Basics

✅ 개요

이 장에서는 Verilog HDL의 기본 개념과 구조를 설명하며, 모듈 설계, 데이터 타입, 시뮬레이션 기법 등을 다룬다. 실제 회로 설계를 위한 HDL 언어 사용법에 대한 기초적인 이해를 제공한다.

⸻

🔹 HDL이란?

📄 슬라이드 3–8 | PDF p.4–9

💡 핵심 개념
	•	HDL (Hardware Description Language): 하드웨어 동작을 설명하고 시뮬레이션할 수 있는 언어
	•	주요 언어: Verilog, VHDL
	•	설계 흐름:

HDL → Synthesis → Netlist (게이트/플립플롭 수준)



⸻

🔹 Verilog의 기본 구조

📄 슬라이드 18–20 | PDF p.19–21

💡 모듈 구성

module <module_name> (<port_list>);
  // 입력/출력 선언
  // 내부 신호 선언
  // assign / always
  // 하위 모듈 인스턴스
endmodule

주요 키워드:
	•	module, endmodule, assign, always, input, output, wire, reg

⸻

🔹 3가지 설계 스타일

📄 슬라이드 22 | PDF p.23
	1.	Structural: 회로도처럼 게이트를 직접 연결
	2.	Dataflow (assign): 논리식 기반 동작 설명
	3.	Behavioral (always): 제어문 기반 동작 정의 (if, case)

⸻

🔹 Verilog 설계 예제들

📄 슬라이드 23–28 | PDF p.24–29

💡 예시 1: Full Adder (Structural)

xor xor1(w1, A, B);
xor xor2(sum, w1, Cin);
or or1(w2, A, B);
and and1(w3, w2, Cin);
...

💡 예시 2: Full Adder (Behavioral)

always @(A, B, Cin) begin
  case ({A, B, Cin})
    3'b000: {SUM, Co} = 2'b00;
    3'b001: {SUM, Co} = 2'b10;
    ...
  endcase
end

💡 예시 3: Full Adder (Dataflow)

assign SUM = A ^ B ^ Cin;
assign Co = (A & B) | (B & Cin) | (A & Cin);



⸻

🔹 포트와 인스턴스

📄 슬라이드 30–39 | PDF p.30–39

포트 선언

module full_adder(input A, B, Cin, output SUM, Co);

인스턴스 생성

full_adder FA0(.A(A), .B(B), .Cin(Cin), .SUM(SUM), .Co(Co));



⸻

🔹 데이터 타입

📄 슬라이드 50–63 | PDF p.51–64

기본 타입
	•	wire: 연결선 (연산 불가)
	•	reg: 저장소 (할당 가능)
	•	integer, real, time
	•	vector: 다비트 표현 (예: [7:0])

2진 표현

4'b1010     // 4비트 이진수
8'd255      // 10진수
12'hFA3     // 16진수



⸻

🔹 System Tasks (시뮬레이션용 함수)

📄 슬라이드 64–68 | PDF p.65–69

주요 시스템 함수
	•	$display(...) : 값 출력 (printf와 유사)
	•	$monitor(...) : 값 변화 모니터링
	•	$stop, $finish : 시뮬레이션 중단 및 종료

⸻

🔹 Compiler Directives

📄 슬라이드 69–70 | PDF p.70–71

💡 예시

`define WIDTH 32
`include "header.v"



⸻

🔹 시뮬레이션과 테스트벤치

📄 슬라이드 73–84 | PDF p.74–85

💡 Testbench 구조 예시

module tb;
  reg [3:0] A, B;
  wire [3:0] SUM;
  ripple_carry_adder RCA (.a(A), .b(B), .sum(SUM));
  
  initial begin
    A = 4'b0101; B = 4'b0011;
    #10;
    ...
    $finish;
  end
endmodule



⸻

📌 이 장의 핵심 요약
	•	Verilog는 하드웨어를 코드로 표현하는 언어
	•	회로 설계는 Structural / Dataflow / Behavioral 3가지 스타일 존재
	•	module은 모든 Verilog의 기본 단위이며 포트 + 내부 기능 + 인스턴스 구성
	•	Testbench로 시뮬레이션 기반 검증 수행
	•	다양한 데이터 타입 및 시스템 함수 활용 가능

⸻

좋아! 아래는 **“03Design of Digital Systems - Ch03 Verilog Basics.pdf”**를 GitHub 블로그에 바로 올릴 수 있도록 정리한 내용이야. 각 파트는 슬라이드 기준 페이지 번호와 함께 명확하게 연결되어 있어. 마크다운 형식으로 작성했으니 그대로 복붙해서 사용하면 돼.

⸻

📘 Chapter 3: Verilog Basics (Verilog 기초)

출처: Young-woo Lee 교수님, Inha University, 
강의자료: 03Design of Digital Systems - Ch03 Verilog Basics.pdf

⸻

🧭 목차 및 전체 흐름 (p.2)
	•	HDL 개요 및 설계 방법론
	•	Verilog Module 구조 및 스타일
	•	예시 (Full Adder, Counter 등)
	•	데이터 타입, 포트 연결
	•	시뮬레이션 개념 및 Testbench
	•	시스템 태스크와 컴파일러 지시문

⸻

1. HDL (Hardware Description Language) 개요

🔹 HDL의 정의 및 특징 (p.3–5)
	•	정의: 디지털 회로의 기능 및 타이밍을 기술하는 언어
	•	예시 언어: Verilog, VHDL
	•	수식 없이 표현된 개념
	•	C 언어와 문법 유사, 병렬성 표현 가능

⸻

2. 설계 방법론 (Design Methodology)

🔹 Top-Down / Bottom-Up 방식 (p.14–15)
	•	Top-Down: 추상적 → 구체적 설계
	•	Bottom-Up: 소규모 블록 → 전체 시스템
	•	실무에서는 둘을 혼합하여 사용

⸻

3. Verilog Module 구조

🔹 Module의 기본 구조 (p.18–21)

module <module_name> (<port_list>);
  // 변수 선언
  // assign 문
  // always 블록
  // 하위 모듈 인스턴스화
endmodule

🔹 Module 작성 스타일 (p.22–26)
	•	Structural: 회로 게이트로 구성
	•	Behavioral: always 블록 활용
	•	Dataflow: assign 문과 불 대수식 사용

🔹 Full Adder 예시
	•	Structural (p.23)
	•	Behavioral (p.24)
	•	Dataflow (p.26)

⸻

4. 인스턴스화 (Instantiation)

🔹 모듈 인스턴스 생성 예시 (p.30–32)

full_adder FA0(a[0], b[0], 1'b0, sum[0], c_out1);

	•	하나의 모듈 템플릿 → 여러 개 인스턴스 생성 가능

⸻

5. 포트 (Ports)

🔹 포트 선언과 연결 (p.34–39)
	•	포트 타입: input, output, inout
	•	연결 방식: 순서 기반(position) 또는 이름 기반(named)

⸻

6. Lexical Conventions (어휘 규칙)

🔹 숫자 표기법 및 연산자 (p.40–46)

4'b1010  // 4비트 바이너리
12'habc  // 12비트 헥사
-8'd2    // 2의 보수 표현

	•	연산자 종류: 단항, 이항, 삼항 (~, &&, ?:)
	•	식별자 규칙: 대소문자 구분, 예약어 사용 불가

⸻

7. 데이터 타입 (Data Types)

🔹 주요 타입과 예시 (p.50–63)
	•	wire, reg, integer, real, time, array, memories
	•	벡터 선언:

wire [7:0] bus; // 8비트 벡터
reg [3:0] Q;

	•	메모리 선언:

reg [7:0] mem[0:1023]; // 1K 메모리



⸻

8. 시스템 태스크 (System Tasks)

🔹 대표 명령어 (p.64–68)
	•	$display, $monitor, $stop, $finish
	•	디버깅과 시뮬레이션 제어에 사용

⸻

9. 컴파일러 지시문 (Compiler Directives)

🔹 define, include (p.69–70)

`define WORD_SIZE 32
`include "header.v"



⸻

10. 계층적 이름 (Hierarchical Names)

🔹 식별자 참조 방식 (p.71–72)
	•	TOP.MODULE1.MODULE2.SIGNAL 형태
	•	대규모 설계에서 구조를 명확히 나타냄

⸻

11. 시뮬레이션 및 Testbench

🔹 시뮬레이션 개요 (p.73–74)
	•	설계 블록 + Testbench로 검증
	•	병렬 처리 모사

🔹 Testbench 예시 (p.80, p.83)

initial begin
  a = 4'b0101; b = 4'b1010;
  #100;
  $finish;
end



⸻

12. 정리 (Summary, p.86)
	•	Modules: Verilog의 기본 단위
	•	Data Types: 다양한 표현 가능
	•	Simulation: 테스트와 검증의 핵심
	•	System Tasks/Compiler Directives: 시뮬레이션 제어 및 재사용 지원

⸻

