{
    "hands_on_practices": [
        {
            "introduction": "RISC 与 CISC 设计理念最核心的区别之一在于指令格式。RISC 采用的定长指令便于处理器快速、并行地提取和解码，而 CISC 的变长指令则以更高的代码密度为优势。本练习  将通过一个具体的性能模型，让你亲手计算指令长度如何直接影响处理器前端的吞吐能力，并最终决定其理论上的每周期指令数（IPC）上限，从而量化这一关键的设计权衡。",
            "id": "3674716",
            "problem": "正在评估一个超标量微处理器，以在相同的指令缓存约束下比较精简指令集计算机 (RISC) 和复杂指令集计算机 (CISC) 的前端行为。指令缓存 (I-cache) 每周期可提供 $B$ 字节的取指宽度，译码器每周期最多能接收 $W$ 条指令。后端每周期最多能引退 $R$ 条指令。假设完美的分支预测、无指令缓存未命中，并且指令对齐不降低可用取指带宽。对于 RISC，每条指令的长度是固定的 $L_{\\mathrm{RISC}} = 4$ 字节。对于 CISC，指令是变长的，平均长度为 $\\bar{\\ell}_{\\mathrm{CISC}}$，且译码时每条 CISC 指令产生一条架构指令（无微操作扩展）。使用基本定义：平均速率等于资源带宽除以单位工作的平均消耗，以及可实现的稳态每周期指令数受限于各个独立阶段容量的最小值。\n\n给定 $B = 32$ 字节/周期，$W = 6$ 条指令/周期，$R = 8$ 条指令/周期，$L_{\\mathrm{RISC}} = 4$ 字节，以及 $\\bar{\\ell}_{\\mathrm{CISC}} = \\frac{11}{2}$ 字节，确定：\n1. 对于 RISC 和 CISC 两种情况，仅由 I-cache 取指带宽所能支持的最大每周期可译码指令数。\n2. 结合 I-cache 带宽限制、译码器宽度和引退宽度，得出 RISC 和 CISC 的每周期指令数 (IPC) 上限。\n\n将这两个 IPC 上限按 $\\left(\\mathrm{RISC}, \\mathrm{CISC}\\right)$ 的顺序以单行矩阵的形式报告。如果您的数值是精确分数，请保持分数形式，不要四舍五入。IPC 是无量纲的，因此最终答案中无需单位。",
            "solution": "首先对问题陈述进行验证。\n\n**步骤 1：提取已知条件**\n以下数据和约束逐字取自问题陈述：\n- I-cache 取指宽度：$B = 32$ 字节/周期\n- 译码器宽度：$W = 6$ 条指令/周期\n- 引退宽度：$R = 8$ 条指令/周期\n- RISC 指令长度：$L_{\\mathrm{RISC}} = 4$ 字节\n- CISC 平均指令长度：$\\bar{\\ell}_{\\mathrm{CISC}} = \\frac{11}{2}$ 字节\n- 假设：完美的分支预测\n- 假设：无指令缓存未命中\n- 假设：指令对齐不降低可用取指带宽\n- 假设：译码时每条 CISC 指令产生一条架构指令（无微操作扩展）\n- 原则 1：平均速率等于资源带宽除以单位工作的平均消耗。\n- 原则 2：可实现的稳态每周期指令数受限于各个独立阶段容量的最小值。\n\n**步骤 2：使用提取的已知条件进行验证**\n该问题在科学上基于计算机体系结构的基本原理，特别是处理器流水线瓶颈的分析。取指带宽、译码器宽度、引退宽度、指令长度及其对每周期指令数 (IPC) 的影响是该领域的标准概念。所述假设（完美缓存、完美预测）是理论性能分析中为分离特定架构参数影响而使用的常见简化方法。该问题提法明确，提供了所有必要数据和一个清晰的逻辑规则（各阶段容量的最小值），可以得出一个唯一的解。语言客观而精确。该问题不违反任何有效性标准。\n\n**步骤 3：结论与行动**\n该问题被判定为**有效**。现在将展开一个合理的解答。\n\n通过将处理器建模为一个包含取指、译码和引退三个阶段的流水线来推导解决方案。每个阶段的吞吐率，以每周期指令数 (IPC) 衡量，代表一个潜在的性能上限。整个系统的 IPC 由这些阶段中的最小吞吐率决定，因为该阶段构成了瓶颈。\n\n**第 1 部分：确定取指阶段吞吐率 ($IPC_{\\mathrm{fetch}}$)**\n\n每周期可以获取的最大指令数由 I-cache 取指带宽 ($B$) 和平均指令长度决定。根据所给原则，取指速率等于带宽除以平均消耗（每条指令的字节数）。\n\n对于 RISC 架构，指令长度固定为 $L_{\\mathrm{RISC}} = 4$ 字节。取指阶段所支持的最大 IPC，记为 $IPC_{\\mathrm{fetch, RISC}}$，为：\n$$IPC_{\\mathrm{fetch, RISC}} = \\frac{B}{L_{\\mathrm{RISC}}} = \\frac{32 \\text{ 字节/周期}}{4 \\text{ 字节/指令}} = 8 \\text{ 条指令/周期}$$\n\n对于 CISC 架构，指令是变长的，指定平均长度为 $\\bar{\\ell}_{\\mathrm{CISC}} = \\frac{11}{2}$ 字节。取指阶段所支持的平均 IPC，记为 $IPC_{\\mathrm{fetch, CISC}}$，为：\n$$IPC_{\\mathrm{fetch, CISC}} = \\frac{B}{\\bar{\\ell}_{\\mathrm{CISC}}} = \\frac{32 \\text{ 字节/周期}}{\\frac{11}{2} \\text{ 字节/指令}} = \\frac{32 \\times 2}{11} = \\frac{64}{11} \\text{ 条指令/周期}$$\n数值上，$\\frac{64}{11} \\approx 5.818...$ 条指令/周期。\n\n**第 2 部分：确定总体 IPC 上限**\n\n总体的稳态 IPC 是取指、译码和引退阶段容量的最小值。各阶段容量如下：\n- 取指容量：$IPC_{\\mathrm{fetch}}$（已为每个架构计算得出）\n- 译码容量：$W = 6$ 条指令/周期\n- 引退容量：$R = 8$ 条指令/周期\n\n每个架构的总体 IPC，$IPC_{\\mathrm{RISC}}$ 和 $IPC_{\\mathrm{CISC}}$，计算如下：\n$$IPC_{\\text{arch}} = \\min(IPC_{\\mathrm{fetch, arch}}, W, R)$$\n\n对于 RISC 架构：\n我们比较三个阶段的吞吐率：$IPC_{\\mathrm{fetch, RISC}} = 8$，$W = 6$，以及 $R = 8$。\n$$IPC_{\\mathrm{RISC}} = \\min(8, 6, 8) = 6$$\n在 RISC 的情况下，性能受限于译码器宽度。取指单元可以提供比译码器所能接收的更多的指令（$8$ > $6$）。\n\n对于 CISC 架构：\n我们比较三个阶段的吞吐率：$IPC_{\\mathrm{fetch, CISC}} = \\frac{64}{11}$，$W = 6$，以及 $R = 8$。\n为了找到最小值，我们将分数值与整数进行比较：$\\frac{64}{11} = 5 + \\frac{9}{11}$。该值小于 $6$。\n$$IPC_{\\mathrm{CISC}} = \\min\\left(\\frac{64}{11}, 6, 8\\right) = \\frac{64}{11}$$\n在 CISC 的情况下，性能受限于取指带宽。由于平均指令尺寸较大，取指单元无法以足够快的速度提供指令来饱和 6 宽度的译码器。\n\n问题要求将 RISC 和 CISC 的最终 IPC 上限以行矩阵的形式给出。结果值对于 RISC 是 $6$，对于 CISC 是 $\\frac{64}{11}$。",
            "answer": "$$\n\\boxed{\n\\begin{pmatrix}\n6 & \\frac{64}{11}\n\\end{pmatrix}\n}\n$$"
        },
        {
            "introduction": "除了指令格式，RISC 和 CISC 的哲学也深刻影响着处理器如何处理复杂的运行时事件。本练习  聚焦于一个经典场景：非对齐内存访问。我们将通过精确的周期计数模型，对比 RISC 架构（简化硬件，依赖软件异常处理）与 CISC 架构（通过复杂的微码硬件处理）各自的性能开销，帮助你深入理解硬件复杂性与软件开销之间的权衡。",
            "id": "3674725",
            "problem": "一个精简指令集计算机 (RISC) 设计对字长加载强制执行严格的对齐，而一个复杂指令集计算机 (CISC) 设计在指令级允许非对齐的内存操作数。考虑一个系统，其字长为 $w = 8$ 字节，外部数据总线宽度也为 $8$ 字节，因此任何非对齐的 $8$ 字节加载都会跨越总线边界。使用以下周期级模型，该模型基于事件的周期惩罚定义为该事件的周期成本与相同操作的基准对齐成本之间的差值。\n\n两种设计的对齐基准：\n- 单个对齐的 $8$ 字节内存事务成本为 $L = 4$ 个周期。\n\nRISC 非对齐处理（对齐错误和软件模拟）：\n- 产生一个陷阱，开销为 $t = 16$ 个周期。\n- 使用两次对齐加载来模拟非对齐字，每次加载成本为 $L$ 个周期。\n- 组装最终字的合并与移位序列成本为 $u = 3$ 个周期。\n- 陷阱处理器中的地址计算和边界处理增加 $s = 2$ 个周期。\n\nCISC 非对齐处理（微码操作数对齐）：\n- 由于操作数跨越总线边界，发出两个内存事务，每个成本为 $L$ 个周期。\n- 微码执行对齐序列，开销为 $m = 5$ 个周期。\n- 内部对齐器引入一个额外的流水线气泡，成本为 $b = 2$ 个周期。\n\n从每次非对齐访问的周期惩罚定义为相对于相同操作数大小的对齐基准的超额周期数出发，推导 RISC 和 CISC 惩罚关于 $L$、$t$、$u$、$s$、$m$ 和 $b$ 的符号表达式。然后，代入给定值，并将 RISC 惩罚与 CISC 惩罚的比率计算为一个精确的最简分数。将此比率作为你的最终答案。不需要四舍五入，该比率是无量纲的。",
            "solution": "基本依据是周期核算的定义：对于给定的操作，其周期惩罚定义为在特定条件下的操作周期数与相同操作的基准对齐周期数之间的差值。形式上，如果 $C_{\\text{aligned}}$ 是对齐周期数，而 $C_{\\text{unaligned}}$ 是针对相同操作数大小和语义的非对齐周期数，那么惩罚为\n$$\nP \\equiv C_{\\text{unaligned}} - C_{\\text{aligned}}.\n$$\n\n我们将此应用于每种设计。\n\n两种设计的对齐基准是单个对齐的内存事务，成本为 $L$ 个周期，因此\n$$\nC_{\\text{aligned}} = L.\n$$\n\n精简指令集计算机 (RISC) 的非对齐处理使用陷阱和软件模拟。非对齐加载需要：\n- $t$ 个周期的陷阱开销，\n- 两次对齐加载，每次成本为 $L$ 个周期，总计 $2L$ 个周期，\n- 成本为 $u$ 个周期的合并与移位计算，\n- 成本为 $s$ 个周期的额外地址计算开销。\n\n因此，RISC 的非对齐周期数为\n$$\nC_{\\text{unaligned,RISC}} = t + 2L + u + s.\n$$\n根据惩罚的定义，\n$$\nP_{\\text{RISC}} = C_{\\text{unaligned,RISC}} - C_{\\text{aligned}} = \\left(t + 2L + u + s\\right) - L = t + L + u + s.\n$$\n\n复杂指令集计算机 (CISC) 的非对齐处理使用微码对齐。非对齐加载需要：\n- 两次内存事务，每次成本为 $L$ 个周期，总计 $2L$ 个周期，\n- $m$ 个周期的微码开销，\n- $b$ 个周期的内部对齐器流水线气泡。\n\n因此，CISC 的非对齐周期数为\n$$\nC_{\\text{unaligned,CISC}} = 2L + m + b.\n$$\n根据惩罚的定义，\n$$\nP_{\\text{CISC}} = C_{\\text{unaligned,CISC}} - C_{\\text{aligned}} = \\left(2L + m + b\\right) - L = L + m + b.\n$$\n\n题目要求我们计算 RISC 惩罚与 CISC 惩罚的比率，\n$$\nR \\equiv \\frac{P_{\\text{RISC}}}{P_{\\text{CISC}}} = \\frac{t + L + u + s}{L + m + b}.\n$$\n\n代入给定值 $L = 4$，$t = 16$，$u = 3$，$s = 2$，$m = 5$ 和 $b = 2$：\n$$\nP_{\\text{RISC}} = t + L + u + s = 16 + 4 + 3 + 2 = 25,\n$$\n$$\nP_{\\text{CISC}} = L + m + b = 4 + 5 + 2 = 11,\n$$\n所以\n$$\nR = \\frac{25}{11}.\n$$\n这个分数已经是化简形式，并且由于它是周期惩罚的比率，所以是无量纲的。",
            "answer": "$$\\boxed{\\frac{25}{11}}$$"
        },
        {
            "introduction": "指令集架构的选择会对整个处理器微架构设计产生连锁反应，其中就包括对最佳流水线深度的影响。更深的流水线虽然可以提升时钟频率，但同时也会加剧分支预测失败时的性能损失。本练习  将引导你运用一个性能模型来寻找最优流水线深度，揭示指令集的基本特性（如每条指令的工作量和分支频率）是如何影响这一关键的微架构决策的。",
            "id": "3674767",
            "problem": "一位设计人员正在评估两款实现不同指令集理念的处理器：精简指令集计算机 (RISC) 和复杂指令集计算机 (CISC)。两者均为单发射、顺序执行设计，具有深度为 $p$ 级的统一流水线。设计人员希望选择流水线深度 $p$ 以最小化每条指令的执行时间，同时考虑到更深的流水线会缩短周期时间但会增加分支预测错误的惩罚这一权衡。\n\n使用以下经过充分检验的建模假设：\n- 每个程序的执行时间为 $T = N \\times \\mathrm{CPI} \\times T_{\\text{cycle}}$，其中 $N$ 是动态指令数，$\\mathrm{CPI}$ 是平均每指令周期数，$T_{\\text{cycle}}$ 是周期时间。\n- 对于固定的每指令组合逻辑功 $W$，周期时间近似地按 $T_{\\text{cycle}}(p) = \\frac{W}{p} + t_{r}$ 变化，其中 $t_{r}$ 是每级流水线寄存器开销。\n- 每个条件分支以频率 $\\beta$（指令比例）出现，并以概率 $\\mu$ 被预测错误。一次预测错误的分支会招致 $p$ 个周期的损失，因此分支预测错误对 $\\mathrm{CPI}$ 的贡献是 $\\beta \\mu p$。设 $\\mathrm{CPI}_{0}$ 表示不包括分支预测错误惩罚的基础每指令周期数。因此，$\\mathrm{CPI}(p) = \\mathrm{CPI}_{0} + \\beta \\mu p$。\n\n假设以下特定于架构的参数（所有时间单位为皮秒）：\n- RISC: $\\mathrm{CPI}_{0,\\mathrm{R}} = 1.0$, $W_{\\mathrm{R}} = 900$, $\\beta_{\\mathrm{R}} = 0.18$, $\\mu_{\\mathrm{R}} = 0.10$.\n- CISC: $\\mathrm{CPI}_{0,\\mathrm{C}} = 1.2$, $W_{\\mathrm{C}} = 1400$, $\\beta_{\\mathrm{C}} = 0.12$, $\\mu_{\\mathrm{C}} = 0.15$.\n- 公共流水线寄存器开销: $t_{r} = 90$.\n\n仅使用上述建模假设和性能第一性原理 ($T = N \\times \\mathrm{CPI} \\times T_{\\text{cycle}}$)，推导对于给定架构能最小化每条指令执行时间的最佳流水线深度 $p^{\\star}$ 的表达式，然后计算所提供参数值下的比率 $\\frac{p^{\\star}_{\\mathrm{RISC}}}{p^{\\star}_{\\mathrm{CISC}}}$。将最终比率四舍五入到三位有效数字。该比率为无量纲；不要在最终答案中包含单位。",
            "solution": "此问题陈述被评估为有效，因为它科学地基于计算机体系结构中已建立的性能建模原则，问题设定良好，有明确的目标和足够的数据，并以客观、可形式化的语言表达。\n\n主要目标是找到能最小化每条指令执行时间的流水线深度 $p$。一个包含 $N$ 条动态指令的程序的总执行时间 $T$ 由基本性能方程给出：\n$$T = N \\times \\mathrm{CPI} \\times T_{\\text{cycle}}$$\n其中 $\\mathrm{CPI}$ 是平均每指令周期数，$T_{\\text{cycle}}$ 是处理器的周期时间。\n\n因此，每条指令的执行时间，我们记为 $T_{\\text{instr}}$，是：\n$$T_{\\text{instr}} = \\frac{T}{N} = \\mathrm{CPI} \\times T_{\\text{cycle}}$$\n$\\mathrm{CPI}$ 和 $T_{\\text{cycle}}$ 都作为流水线深度 $p$ 的函数给出。其模型为：\n$$T_{\\text{cycle}}(p) = \\frac{W}{p} + t_{r}$$\n$$\\mathrm{CPI}(p) = \\mathrm{CPI}_{0} + \\beta \\mu p$$\n这里，$W$ 是每条指令的总组合逻辑功，$t_{r}$ 是流水线寄存器开销，$\\mathrm{CPI}_{0}$ 是不含惩罚的基础CPI，$\\beta$ 是条件分支的频率，$\\mu$ 是分支预测错误的概率。项 $\\beta \\mu p$ 表示由于分支预测错误导致的每指令周期数惩罚，其中每次预测错误的惩罚假定为 $p$ 个周期。\n\n我们必须找到使 $T_{\\text{instr}}(p)$ 最小化的 $p$ 值。我们将 $\\mathrm{CPI}(p)$ 和 $T_{\\text{cycle}}(p)$ 的表达式代入 $T_{\\text{instr}}$ 的方程中：\n$$T_{\\text{instr}}(p) = (\\mathrm{CPI}_{0} + \\beta \\mu p) \\left( \\frac{W}{p} + t_{r} \\right)$$\n展开此表达式得到：\n$$T_{\\text{instr}}(p) = \\mathrm{CPI}_{0} \\frac{W}{p} + \\mathrm{CPI}_{0} t_{r} + (\\beta \\mu p) \\frac{W}{p} + (\\beta \\mu p) t_{r}$$\n$$T_{\\text{instr}}(p) = \\frac{\\mathrm{CPI}_{0} W}{p} + \\mathrm{CPI}_{0} t_{r} + \\beta \\mu W + (\\beta \\mu t_{r}) p$$\n为了找到使该函数最小化的最佳流水线深度 $p^{\\star}$，我们将 $p$ 视为一个连续变量，计算 $T_{\\text{instr}}(p)$ 关于 $p$ 的导数，然后将其设为零。\n$$\\frac{d}{dp} T_{\\text{instr}}(p) = \\frac{d}{dp} \\left( \\frac{\\mathrm{CPI}_{0} W}{p} + \\mathrm{CPI}_{0} t_{r} + \\beta \\mu W + \\beta \\mu t_{r} p \\right)$$\n项 $\\mathrm{CPI}_{0} t_{r}$ 和 $\\beta \\mu W$ 相对于 $p$ 是常数，因此它们的导数为零。\n$$\\frac{d}{dp} T_{\\text{instr}}(p) = -\\frac{\\mathrm{CPI}_{0} W}{p^2} + \\beta \\mu t_{r}$$\n将导数设为零以找到临界点：\n$$-\\frac{\\mathrm{CPI}_{0} W}{p^2} + \\beta \\mu t_{r} = 0$$\n$$\\beta \\mu t_{r} = \\frac{\\mathrm{CPI}_{0} W}{p^2}$$\n解出 $p^2$：\n$$p^2 = \\frac{\\mathrm{CPI}_{0} W}{\\beta \\mu t_{r}}$$\n由于流水线深度 $p$ 必须是一个正数，我们取正平方根来找到最优值 $p^{\\star}$：\n$$p^{\\star} = \\sqrt{\\frac{\\mathrm{CPI}_{0} W}{\\beta \\mu t_{r}}}$$\n为了确认这是一个最小值，我们可以检查二阶导数：\n$$\\frac{d^2}{dp^2} T_{\\text{instr}}(p) = \\frac{d}{dp} \\left( -\\mathrm{CPI}_{0} W p^{-2} + \\beta \\mu t_{r} \\right) = 2 \\mathrm{CPI}_{0} W p^{-3} = \\frac{2 \\mathrm{CPI}_{0} W}{p^3}$$\n由于 $\\mathrm{CPI}_{0}$、$W$ 和 $p$ 都是正的物理量，二阶导数总是正的，这证实了 $p^{\\star}$ 对应于一个局部最小值。\n\n现在，我们将此通用公式应用于RISC和CISC架构，使用它们的特定参数。\n对于RISC架构：\n$$p^{\\star}_{\\mathrm{RISC}} = \\sqrt{\\frac{\\mathrm{CPI}_{0,\\mathrm{R}} W_{\\mathrm{R}}}{\\beta_{\\mathrm{R}} \\mu_{\\mathrm{R}} t_{r}}}$$\n对于CISC架构：\n$$p^{\\star}_{\\mathrm{CISC}} = \\sqrt{\\frac{\\mathrm{CPI}_{0,\\mathrm{C}} W_{\\mathrm{C}}}{\\beta_{\\mathrm{C}} \\mu_{\\mathrm{C}} t_{r}}}$$\n问题要求计算比率 $\\frac{p^{\\star}_{\\mathrm{RISC}}}{p^{\\star}_{\\mathrm{CISC}}}$：\n$$\\frac{p^{\\star}_{\\mathrm{RISC}}}{p^{\\star}_{\\mathrm{CISC}}} = \\frac{\\sqrt{\\frac{\\mathrm{CPI}_{0,\\mathrm{R}} W_{\\mathrm{R}}}{\\beta_{\\mathrm{R}} \\mu_{\\mathrm{R}} t_{r}}}}{\\sqrt{\\frac{\\mathrm{CPI}_{0,\\mathrm{C}} W_{\\mathrm{C}}}{\\beta_{\\mathrm{C}} \\mu_{\\mathrm{C}} t_{r}}}}$$\n我们可以将这些项合并到一个平方根下：\n$$\\frac{p^{\\star}_{\\mathrm{RISC}}}{p^{\\star}_{\\mathrm{CISC}}} = \\sqrt{\\frac{\\mathrm{CPI}_{0,\\mathrm{R}} W_{\\mathrm{R}}}{\\beta_{\\mathrm{R}} \\mu_{\\mathrm{R}} t_{r}} \\times \\frac{\\beta_{\\mathrm{C}} \\mu_{\\mathrm{C}} t_{r}}{\\mathrm{CPI}_{0,\\mathrm{C}} W_{\\mathrm{C}}}}$$\n公共流水线寄存器开销 $t_{r}$ 被消去：\n$$\\frac{p^{\\star}_{\\mathrm{RISC}}}{p^{\\star}_{\\mathrm{CISC}}} = \\sqrt{\\frac{\\mathrm{CPI}_{0,\\mathrm{R}} W_{\\mathrm{R}} \\beta_{\\mathrm{C}} \\mu_{\\mathrm{C}}}{\\mathrm{CPI}_{0,\\mathrm{C}} W_{\\mathrm{C}} \\beta_{\\mathrm{R}} \\mu_{\\mathrm{R}}}}$$\n现在我们代入给定的数值：\n- RISC: $\\mathrm{CPI}_{0,\\mathrm{R}} = 1.0$, $W_{\\mathrm{R}} = 900$, $\\beta_{\\mathrm{R}} = 0.18$, $\\mu_{\\mathrm{R}} = 0.10$.\n- CISC: $\\mathrm{CPI}_{0,\\mathrm{C}} = 1.2$, $W_{\\mathrm{C}} = 1400$, $\\beta_{\\mathrm{C}} = 0.12$, $\\mu_{\\mathrm{C}} = 0.15$.\n\n平方根内分数的分子是：\n$$\\mathrm{CPI}_{0,\\mathrm{R}} W_{\\mathrm{R}} \\beta_{\\mathrm{C}} \\mu_{\\mathrm{C}} = (1.0) \\times (900) \\times (0.12) \\times (0.15) = 900 \\times 0.018 = 16.2$$\n平方根内分数的分母是：\n$$\\mathrm{CPI}_{0,\\mathrm{C}} W_{\\mathrm{C}} \\beta_{\\mathrm{R}} \\mu_{\\mathrm{R}} = (1.2) \\times (1400) \\times (0.18) \\times (0.10) = 1680 \\times 0.018 = 30.24$$\n现在，我们计算比率：\n$$\\frac{p^{\\star}_{\\mathrm{RISC}}}{p^{\\star}_{\\mathrm{CISC}}} = \\sqrt{\\frac{16.2}{30.24}} \\approx \\sqrt{0.53571428...} \\approx 0.73192504...$$\n将最终结果四舍五入到三位有效数字，我们得到 $0.732$。",
            "answer": "$$\\boxed{0.732}$$"
        }
    ]
}