#Substrate Graph
# noVertices
40
# noArcs
114
# Vertices: id availableCpu routingCapacity isCenter
0 386 386 1
1 447 447 1
2 150 150 0
3 418 418 1
4 450 450 1
5 436 436 1
6 298 298 1
7 336 336 0
8 125 125 0
9 280 280 1
10 279 279 1
11 279 279 1
12 499 499 1
13 336 336 0
14 150 150 0
15 150 150 0
16 336 336 0
17 418 418 1
18 125 125 0
19 243 243 1
20 125 125 0
21 418 418 1
22 280 280 1
23 387 387 1
24 150 150 0
25 274 274 1
26 125 125 0
27 125 125 0
28 37 37 0
29 261 261 1
30 243 243 1
31 150 150 0
32 100 100 0
33 100 100 0
34 100 100 0
35 298 298 1
36 125 125 0
37 37 37 0
38 150 150 0
39 442 442 1
# Arcs: idS idT delay bandwidth
12 13 3 112
12 14 3 75
12 15 4 75
12 16 1 112
12 17 3 125
18 19 1 75
18 20 1 50
19 18 1 75
19 1 2 93
19 20 1 75
15 12 4 75
15 22 1 75
23 24 1 75
23 16 3 112
23 25 4 125
23 26 4 75
6 7 3 112
6 0 1 93
6 21 1 93
20 18 1 50
20 19 1 75
0 2 2 75
0 4 2 125
0 6 1 93
0 11 1 93
7 9 6 112
7 22 5 112
7 6 3 112
28 25 1 37
21 3 1 125
21 2 2 75
21 4 2 125
21 6 1 93
5 3 1 125
5 4 2 125
5 10 1 93
5 11 1 93
22 7 5 112
22 1 2 93
22 15 1 75
29 30 1 93
29 27 1 75
29 9 4 93
30 8 1 75
30 31 4 75
30 29 1 93
8 30 1 75
8 27 1 50
32 33 1 50
32 34 2 50
27 8 1 50
27 29 1 75
33 32 1 50
33 34 2 50
25 36 3 75
25 28 1 37
25 23 4 125
25 37 3 37
2 0 2 75
2 21 2 75
26 36 3 50
26 23 4 75
4 0 2 125
4 21 2 125
4 5 2 125
4 38 2 75
35 13 1 112
35 39 1 93
35 17 1 93
1 19 2 93
1 24 3 75
1 22 2 93
1 10 3 93
1 11 3 93
34 32 2 50
34 33 2 50
39 13 1 112
39 35 1 93
39 16 3 112
39 17 1 125
17 12 3 125
17 14 1 75
17 35 1 93
17 39 1 125
16 12 1 112
16 23 3 112
16 39 3 112
13 12 3 112
13 35 1 112
13 39 1 112
37 25 3 37
36 26 3 50
36 25 3 75
31 30 4 75
31 9 1 75
9 7 6 112
9 31 1 75
9 29 4 93
14 12 3 75
14 17 1 75
24 1 3 75
24 23 1 75
38 3 1 75
38 4 2 75
3 21 1 125
3 5 1 125
3 10 1 93
3 38 1 75
10 3 1 93
10 5 1 93
10 1 3 93
11 0 1 93
11 5 1 93
11 1 3 93
